TimeQuest Timing Analyzer report for 3DES_Project
Sun Feb 14 18:22:11 2016
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Setup: 'uart:uart1|newClock:c1|newClock'
 14. Slow 1200mV 85C Model Setup: 'uart:uart1|tx:tx1|busy~1'
 15. Slow 1200mV 85C Model Hold: 'clock'
 16. Slow 1200mV 85C Model Hold: 'uart:uart1|tx:tx1|busy~1'
 17. Slow 1200mV 85C Model Hold: 'uart:uart1|newClock:c1|newClock'
 18. Slow 1200mV 85C Model Recovery: 'uart:uart1|newClock:c1|newClock'
 19. Slow 1200mV 85C Model Recovery: 'clock'
 20. Slow 1200mV 85C Model Removal: 'clock'
 21. Slow 1200mV 85C Model Removal: 'uart:uart1|newClock:c1|newClock'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart1|newClock:c1|newClock'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart1|tx:tx1|busy~1'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'clock'
 37. Slow 1200mV 0C Model Setup: 'uart:uart1|newClock:c1|newClock'
 38. Slow 1200mV 0C Model Setup: 'uart:uart1|tx:tx1|busy~1'
 39. Slow 1200mV 0C Model Hold: 'clock'
 40. Slow 1200mV 0C Model Hold: 'uart:uart1|tx:tx1|busy~1'
 41. Slow 1200mV 0C Model Hold: 'uart:uart1|newClock:c1|newClock'
 42. Slow 1200mV 0C Model Recovery: 'uart:uart1|newClock:c1|newClock'
 43. Slow 1200mV 0C Model Recovery: 'clock'
 44. Slow 1200mV 0C Model Removal: 'clock'
 45. Slow 1200mV 0C Model Removal: 'uart:uart1|newClock:c1|newClock'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|newClock:c1|newClock'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|tx:tx1|busy~1'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'uart:uart1|newClock:c1|newClock'
 60. Fast 1200mV 0C Model Setup: 'uart:uart1|tx:tx1|busy~1'
 61. Fast 1200mV 0C Model Setup: 'clock'
 62. Fast 1200mV 0C Model Hold: 'clock'
 63. Fast 1200mV 0C Model Hold: 'uart:uart1|tx:tx1|busy~1'
 64. Fast 1200mV 0C Model Hold: 'uart:uart1|newClock:c1|newClock'
 65. Fast 1200mV 0C Model Recovery: 'uart:uart1|newClock:c1|newClock'
 66. Fast 1200mV 0C Model Recovery: 'clock'
 67. Fast 1200mV 0C Model Removal: 'clock'
 68. Fast 1200mV 0C Model Removal: 'uart:uart1|newClock:c1|newClock'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 70. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|newClock:c1|newClock'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|tx:tx1|busy~1'
 72. Setup Times
 73. Hold Times
 74. Clock to Output Times
 75. Minimum Clock to Output Times
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Board Trace Model Assignments
 83. Input Transition Times
 84. Signal Integrity Metrics (Slow 1200mv 0c Model)
 85. Signal Integrity Metrics (Slow 1200mv 85c Model)
 86. Signal Integrity Metrics (Fast 1200mv 0c Model)
 87. Setup Transfers
 88. Hold Transfers
 89. Recovery Transfers
 90. Removal Transfers
 91. Report TCCS
 92. Report RSKM
 93. Unconstrained Paths
 94. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; 3DES_Project                                       ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clock                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                           ;
; uart:uart1|newClock:c1|newClock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uart1|newClock:c1|newClock } ;
; uart:uart1|tx:tx1|busy~1        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { uart:uart1|tx:tx1|busy~1 }        ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                    ;
+------------+-----------------+---------------------------------+-------------------------+
; 196.16 MHz ; 196.16 MHz      ; clock                           ;                         ;
; 254.0 MHz  ; 182.02 MHz      ; uart:uart1|tx:tx1|busy~1        ; limit due to hold check ;
; 285.31 MHz ; 285.31 MHz      ; uart:uart1|newClock:c1|newClock ;                         ;
+------------+-----------------+---------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -4.098 ; -12090.470    ;
; uart:uart1|newClock:c1|newClock ; -4.081 ; -51.035       ;
; uart:uart1|tx:tx1|busy~1        ; -3.617 ; -21.295       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -3.193 ; -9.741        ;
; uart:uart1|tx:tx1|busy~1        ; -2.729 ; -11.635       ;
; uart:uart1|newClock:c1|newClock ; -2.036 ; -7.985        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; uart:uart1|newClock:c1|newClock ; -5.778 ; -31.529       ;
; clock                           ; -1.522 ; -232.740      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                   ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clock                           ; 0.587 ; 0.000         ;
; uart:uart1|newClock:c1|newClock ; 1.008 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -3.000 ; -6231.476     ;
; uart:uart1|newClock:c1|newClock ; -1.285 ; -41.120       ;
; uart:uart1|tx:tx1|busy~1        ; 0.435  ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.098 ; estado.st_menuPrincipal                                                                             ; contador[1]                                                                                          ; clock        ; clock       ; 1.000        ; -0.497     ; 4.599      ;
; -4.098 ; estado.st_menuPrincipal                                                                             ; contador[0]                                                                                          ; clock        ; clock       ; 1.000        ; -0.497     ; 4.599      ;
; -4.092 ; estado.st_menuTexto                                                                                 ; contador[2]                                                                                          ; clock        ; clock       ; 1.000        ; -0.514     ; 4.576      ;
; -4.003 ; uart:uart1|dado_recebido[1]                                                                         ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.090     ; 4.911      ;
; -3.948 ; estado.st_menuPrincipal                                                                             ; contador[2]                                                                                          ; clock        ; clock       ; 1.000        ; -0.497     ; 4.449      ;
; -3.920 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[0]                                                                 ; clock        ; clock       ; 1.000        ; -0.086     ; 4.832      ;
; -3.920 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[12]                                                                ; clock        ; clock       ; 1.000        ; -0.086     ; 4.832      ;
; -3.920 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[7]                                                           ; clock        ; clock       ; 1.000        ; -0.086     ; 4.832      ;
; -3.920 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[10]                                                                ; clock        ; clock       ; 1.000        ; -0.086     ; 4.832      ;
; -3.908 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[30]                                                                ; clock        ; clock       ; 1.000        ; -0.085     ; 4.821      ;
; -3.908 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[43]                                                                ; clock        ; clock       ; 1.000        ; -0.085     ; 4.821      ;
; -3.908 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[28]                                                                ; clock        ; clock       ; 1.000        ; -0.085     ; 4.821      ;
; -3.908 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[25]                                                                ; clock        ; clock       ; 1.000        ; -0.085     ; 4.821      ;
; -3.906 ; uart:uart1|dado_recebido[5]                                                                         ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.090     ; 4.814      ;
; -3.903 ; uart:uart1|dado_recebido[3]                                                                         ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.089     ; 4.812      ;
; -3.897 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[0]                                                                 ; clock        ; clock       ; 1.000        ; -0.086     ; 4.809      ;
; -3.897 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[12]                                                                ; clock        ; clock       ; 1.000        ; -0.086     ; 4.809      ;
; -3.897 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[7]                                                           ; clock        ; clock       ; 1.000        ; -0.086     ; 4.809      ;
; -3.897 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[10]                                                                ; clock        ; clock       ; 1.000        ; -0.086     ; 4.809      ;
; -3.891 ; uart:uart1|dado_recebido[7]                                                                         ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.089     ; 4.800      ;
; -3.885 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[29]                                                          ; clock        ; clock       ; 1.000        ; -0.065     ; 4.818      ;
; -3.885 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[30]                                                                ; clock        ; clock       ; 1.000        ; -0.085     ; 4.798      ;
; -3.885 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[43]                                                                ; clock        ; clock       ; 1.000        ; -0.085     ; 4.798      ;
; -3.885 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[28]                                                                ; clock        ; clock       ; 1.000        ; -0.085     ; 4.798      ;
; -3.885 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[25]                                                                ; clock        ; clock       ; 1.000        ; -0.085     ; 4.798      ;
; -3.879 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[40]                                                                ; clock        ; clock       ; 1.000        ; -0.084     ; 4.793      ;
; -3.879 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[9]                                                                 ; clock        ; clock       ; 1.000        ; -0.071     ; 4.806      ;
; -3.879 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[6]                                                           ; clock        ; clock       ; 1.000        ; -0.071     ; 4.806      ;
; -3.879 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[5]                                                                 ; clock        ; clock       ; 1.000        ; -0.084     ; 4.793      ;
; -3.879 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[14]                                                          ; clock        ; clock       ; 1.000        ; -0.071     ; 4.806      ;
; -3.879 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[18]                                                          ; clock        ; clock       ; 1.000        ; -0.071     ; 4.806      ;
; -3.879 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[27]                                                          ; clock        ; clock       ; 1.000        ; -0.084     ; 4.793      ;
; -3.876 ; estado.st_menuTexto                                                                                 ; contador[1]                                                                                          ; clock        ; clock       ; 1.000        ; -0.514     ; 4.360      ;
; -3.872 ; uart:uart1|dado_recebido[4]                                                                         ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.090     ; 4.780      ;
; -3.870 ; uart:uart1|dado_recebido[6]                                                                         ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.089     ; 4.779      ;
; -3.862 ; i[0]                                                                                                ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~portb_address_reg0 ; clock        ; clock       ; 1.000        ; 0.292      ; 5.192      ;
; -3.862 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[29]                                                          ; clock        ; clock       ; 1.000        ; -0.065     ; 4.795      ;
; -3.860 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[21]                                                          ; clock        ; clock       ; 1.000        ; -0.066     ; 4.792      ;
; -3.860 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[10]                                                          ; clock        ; clock       ; 1.000        ; -0.066     ; 4.792      ;
; -3.856 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[40]                                                                ; clock        ; clock       ; 1.000        ; -0.084     ; 4.770      ;
; -3.856 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[9]                                                                 ; clock        ; clock       ; 1.000        ; -0.071     ; 4.783      ;
; -3.856 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[6]                                                           ; clock        ; clock       ; 1.000        ; -0.071     ; 4.783      ;
; -3.856 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[5]                                                                 ; clock        ; clock       ; 1.000        ; -0.084     ; 4.770      ;
; -3.856 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[14]                                                          ; clock        ; clock       ; 1.000        ; -0.071     ; 4.783      ;
; -3.856 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[18]                                                          ; clock        ; clock       ; 1.000        ; -0.071     ; 4.783      ;
; -3.856 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[27]                                                          ; clock        ; clock       ; 1.000        ; -0.084     ; 4.770      ;
; -3.850 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[22]                                                          ; clock        ; clock       ; 1.000        ; -0.069     ; 4.779      ;
; -3.850 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[33]                                                                ; clock        ; clock       ; 1.000        ; -0.069     ; 4.779      ;
; -3.844 ; estado.st_retorna_texto_envia                                                                       ; contador[1]                                                                                          ; clock        ; clock       ; 1.000        ; -0.085     ; 4.757      ;
; -3.844 ; estado.st_retorna_texto_envia                                                                       ; contador[0]                                                                                          ; clock        ; clock       ; 1.000        ; -0.085     ; 4.757      ;
; -3.842 ; uart:uart1|dado_recebido[3]                                                                         ; estado.st_carregando_texto                                                                           ; clock        ; clock       ; 1.000        ; -0.093     ; 4.747      ;
; -3.842 ; uart:uart1|dado_recebido[3]                                                                         ; estado.st_menuTexto                                                                                  ; clock        ; clock       ; 1.000        ; 0.337      ; 5.177      ;
; -3.839 ; t_des:crito1|des:mapDes|state.op_fe_working                                                         ; t_des:crito1|des:mapDes|sig_f_halfBlock[6]                                                           ; clock        ; clock       ; 1.000        ; -0.504     ; 4.333      ;
; -3.837 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[21]                                                          ; clock        ; clock       ; 1.000        ; -0.066     ; 4.769      ;
; -3.837 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[10]                                                          ; clock        ; clock       ; 1.000        ; -0.066     ; 4.769      ;
; -3.827 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_halfBlock[22]                                                          ; clock        ; clock       ; 1.000        ; -0.069     ; 4.756      ;
; -3.827 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[33]                                                                ; clock        ; clock       ; 1.000        ; -0.069     ; 4.756      ;
; -3.817 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[19]                                                                ; clock        ; clock       ; 1.000        ; -0.081     ; 4.734      ;
; -3.817 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[1]                                                                 ; clock        ; clock       ; 1.000        ; -0.081     ; 4.734      ;
; -3.817 ; t_des:crito1|des:mapDes|state.op_f7_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[16]                                                                ; clock        ; clock       ; 1.000        ; -0.081     ; 4.734      ;
; -3.809 ; estado.st_menuTexto                                                                                 ; bloco[10]                                                                                            ; clock        ; clock       ; 1.000        ; -0.511     ; 4.296      ;
; -3.809 ; estado.st_menuTexto                                                                                 ; bloco[14]                                                                                            ; clock        ; clock       ; 1.000        ; -0.511     ; 4.296      ;
; -3.809 ; estado.st_menuTexto                                                                                 ; bloco[18]                                                                                            ; clock        ; clock       ; 1.000        ; -0.511     ; 4.296      ;
; -3.809 ; estado.st_menuTexto                                                                                 ; bloco[22]                                                                                            ; clock        ; clock       ; 1.000        ; -0.511     ; 4.296      ;
; -3.809 ; estado.st_menuTexto                                                                                 ; bloco[11]                                                                                            ; clock        ; clock       ; 1.000        ; -0.511     ; 4.296      ;
; -3.809 ; estado.st_menuTexto                                                                                 ; bloco[15]                                                                                            ; clock        ; clock       ; 1.000        ; -0.511     ; 4.296      ;
; -3.809 ; estado.st_menuTexto                                                                                 ; bloco[19]                                                                                            ; clock        ; clock       ; 1.000        ; -0.511     ; 4.296      ;
; -3.809 ; estado.st_menuTexto                                                                                 ; bloco[9]                                                                                             ; clock        ; clock       ; 1.000        ; -0.511     ; 4.296      ;
; -3.809 ; estado.st_menuTexto                                                                                 ; bloco[13]                                                                                            ; clock        ; clock       ; 1.000        ; -0.511     ; 4.296      ;
; -3.809 ; estado.st_menuTexto                                                                                 ; bloco[21]                                                                                            ; clock        ; clock       ; 1.000        ; -0.511     ; 4.296      ;
; -3.809 ; estado.st_menuTexto                                                                                 ; bloco[12]                                                                                            ; clock        ; clock       ; 1.000        ; -0.511     ; 4.296      ;
; -3.809 ; estado.st_menuTexto                                                                                 ; bloco[16]                                                                                            ; clock        ; clock       ; 1.000        ; -0.511     ; 4.296      ;
; -3.807 ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~portb_address_reg0 ; ramTexto:mapram|dataout[19]                                                                          ; clock        ; clock       ; 1.000        ; -0.440     ; 4.365      ;
; -3.801 ; t_des:crito1|des:mapDes|state.op_f6_working                                                         ; t_des:crito1|des:mapDes|sig_f_key[40]                                                                ; clock        ; clock       ; 1.000        ; -0.530     ; 4.269      ;
; -3.794 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[19]                                                                ; clock        ; clock       ; 1.000        ; -0.081     ; 4.711      ;
; -3.794 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[1]                                                                 ; clock        ; clock       ; 1.000        ; -0.081     ; 4.711      ;
; -3.794 ; t_des:crito1|des:mapDes|state.op_f3_done                                                            ; t_des:crito1|des:mapDes|sig_f_key[16]                                                                ; clock        ; clock       ; 1.000        ; -0.081     ; 4.711      ;
; -3.793 ; t_des:crito1|des:mapDes|state.op_ff_working                                                         ; t_des:crito1|des:mapDes|sig_f_key[0]                                                                 ; clock        ; clock       ; 1.000        ; -0.519     ; 4.272      ;
; -3.790 ; t_des:crito1|des:mapDes|state.op_fe_working                                                         ; t_des:crito1|des:mapDes|sig_f_key[9]                                                                 ; clock        ; clock       ; 1.000        ; -0.504     ; 4.284      ;
; -3.787 ; t_des:crito1|des:mapDes|state.op_f1_working                                                         ; t_des:crito1|des:mapDes|sig_f_key[33]                                                                ; clock        ; clock       ; 1.000        ; -0.557     ; 4.228      ;
; -3.784 ; estado.st_menuTexto                                                                                 ; bloco[28]                                                                                            ; clock        ; clock       ; 1.000        ; -0.514     ; 4.268      ;
; -3.784 ; estado.st_menuTexto                                                                                 ; bloco[32]                                                                                            ; clock        ; clock       ; 1.000        ; -0.514     ; 4.268      ;
; -3.784 ; estado.st_menuTexto                                                                                 ; bloco[36]                                                                                            ; clock        ; clock       ; 1.000        ; -0.514     ; 4.268      ;
; -3.784 ; estado.st_menuTexto                                                                                 ; bloco[40]                                                                                            ; clock        ; clock       ; 1.000        ; -0.514     ; 4.268      ;
; -3.784 ; estado.st_menuTexto                                                                                 ; bloco[38]                                                                                            ; clock        ; clock       ; 1.000        ; -0.514     ; 4.268      ;
; -3.784 ; estado.st_menuTexto                                                                                 ; bloco[43]                                                                                            ; clock        ; clock       ; 1.000        ; -0.514     ; 4.268      ;
; -3.784 ; estado.st_menuTexto                                                                                 ; bloco[48]                                                                                            ; clock        ; clock       ; 1.000        ; -0.514     ; 4.268      ;
; -3.784 ; estado.st_menuTexto                                                                                 ; bloco[56]                                                                                            ; clock        ; clock       ; 1.000        ; -0.514     ; 4.268      ;
; -3.784 ; estado.st_menuTexto                                                                                 ; bloco[42]                                                                                            ; clock        ; clock       ; 1.000        ; -0.514     ; 4.268      ;
; -3.781 ; uart:uart1|dado_recebido[4]                                                                         ; estado.st_menuTexto                                                                                  ; clock        ; clock       ; 1.000        ; 0.336      ; 5.115      ;
; -3.776 ; estado.st_menuTexto                                                                                 ; bloco[41]                                                                                            ; clock        ; clock       ; 1.000        ; -0.515     ; 4.259      ;
; -3.776 ; estado.st_menuTexto                                                                                 ; bloco[45]                                                                                            ; clock        ; clock       ; 1.000        ; -0.515     ; 4.259      ;
; -3.776 ; estado.st_menuTexto                                                                                 ; bloco[49]                                                                                            ; clock        ; clock       ; 1.000        ; -0.515     ; 4.259      ;
; -3.776 ; estado.st_menuTexto                                                                                 ; bloco[53]                                                                                            ; clock        ; clock       ; 1.000        ; -0.515     ; 4.259      ;
; -3.776 ; estado.st_menuTexto                                                                                 ; bloco[51]                                                                                            ; clock        ; clock       ; 1.000        ; -0.515     ; 4.259      ;
; -3.776 ; estado.st_menuTexto                                                                                 ; bloco[55]                                                                                            ; clock        ; clock       ; 1.000        ; -0.515     ; 4.259      ;
; -3.776 ; estado.st_menuTexto                                                                                 ; bloco[52]                                                                                            ; clock        ; clock       ; 1.000        ; -0.515     ; 4.259      ;
; -3.776 ; estado.st_menuTexto                                                                                 ; bloco[46]                                                                                            ; clock        ; clock       ; 1.000        ; -0.515     ; 4.259      ;
; -3.776 ; estado.st_menuTexto                                                                                 ; bloco[50]                                                                                            ; clock        ; clock       ; 1.000        ; -0.515     ; 4.259      ;
; -3.776 ; estado.st_menuTexto                                                                                 ; bloco[54]                                                                                            ; clock        ; clock       ; 1.000        ; -0.515     ; 4.259      ;
+--------+-----------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:uart1|newClock:c1|newClock'                                                                                                                                    ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -4.081 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.643     ; 2.936      ;
; -3.699 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.630     ; 4.057      ;
; -3.677 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.481     ; 2.694      ;
; -3.665 ; uart:uart1|tx:tx1|datafll[1]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.037     ; 2.126      ;
; -3.662 ; uart:uart1|tx:tx1|datafll[7]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.065     ; 2.095      ;
; -3.606 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.631     ; 2.473      ;
; -3.596 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.474     ; 2.620      ;
; -3.592 ; uart:uart1|tx:tx1|datafll[6]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.063     ; 2.027      ;
; -3.582 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.469     ; 2.611      ;
; -3.582 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.631     ; 2.449      ;
; -3.567 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.631     ; 2.434      ;
; -3.520 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.631     ; 2.387      ;
; -3.501 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.259     ; 1.740      ;
; -3.446 ; uart:uart1|tx:tx1|datafll[8]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.066     ; 1.878      ;
; -3.428 ; uart:uart1|tx:tx1|datafll[5]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.066     ; 1.860      ;
; -3.365 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.618     ; 3.735      ;
; -3.362 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.618     ; 3.732      ;
; -3.353 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.469     ; 2.382      ;
; -3.341 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.462     ; 2.377      ;
; -3.337 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.618     ; 3.707      ;
; -3.327 ; uart:uart1|tx:tx1|datafll[3]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.038     ; 1.787      ;
; -3.325 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.462     ; 2.361      ;
; -3.323 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.462     ; 2.359      ;
; -3.317 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.469     ; 2.346      ;
; -3.256 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.246     ; 2.998      ;
; -3.245 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.462     ; 2.281      ;
; -3.242 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.090     ; 1.650      ;
; -3.240 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.097     ; 1.641      ;
; -3.224 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.618     ; 3.594      ;
; -3.212 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.462     ; 2.248      ;
; -3.165 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.474     ; 2.189      ;
; -3.129 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.469     ; 2.158      ;
; -3.117 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.462     ; 2.153      ;
; -3.087 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.462     ; 2.123      ;
; -3.086 ; uart:uart1|tx:tx1|datafll[4]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.066     ; 1.518      ;
; -2.995 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.090     ; 1.403      ;
; -2.807 ; uart:uart1|tx:tx1|datafll[2]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -2.067     ; 1.238      ;
; -2.505 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.091     ; 3.412      ;
; -2.407 ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.602     ; 1.303      ;
; -2.396 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.472      ; 3.866      ;
; -2.262 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.091     ; 3.169      ;
; -2.167 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 3.086      ;
; -2.161 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.484      ; 3.643      ;
; -2.158 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.090     ; 3.066      ;
; -2.125 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.484      ; 3.607      ;
; -2.122 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.484      ; 3.604      ;
; -2.048 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.144     ; 2.902      ;
; -2.039 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.958      ;
; -2.033 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.798     ; 2.233      ;
; -2.023 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.942      ;
; -2.022 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.484      ; 3.504      ;
; -1.991 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.910      ;
; -1.945 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.864      ;
; -1.938 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.857      ;
; -1.923 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 2.843      ;
; -1.916 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.798     ; 2.116      ;
; -1.906 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.825      ;
; -1.901 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.797     ; 2.102      ;
; -1.887 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 2.807      ;
; -1.884 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 2.804      ;
; -1.787 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 2.707      ;
; -1.784 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 2.704      ;
; -1.737 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.090     ; 2.645      ;
; -1.730 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.079     ; 2.649      ;
; -1.679 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 2.599      ;
; -1.641 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.797     ; 1.842      ;
; -1.633 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.078     ; 2.553      ;
; -1.531 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.447      ;
; -1.478 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.081     ; 2.395      ;
; -1.459 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.375      ;
; -1.444 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.360      ;
; -1.424 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.340      ;
; -1.414 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.330      ;
; -1.395 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.311      ;
; -1.395 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.081     ; 2.312      ;
; -1.390 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.081     ; 2.307      ;
; -1.389 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.081     ; 2.306      ;
; -1.373 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.289      ;
; -1.345 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.261      ;
; -1.343 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.259      ;
; -1.310 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.226      ;
; -1.309 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.511     ; 1.796      ;
; -1.308 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.511     ; 1.795      ;
; -1.308 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.511     ; 1.795      ;
; -1.305 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.511     ; 1.792      ;
; -1.305 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.511     ; 1.792      ;
; -1.266 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.182      ;
; -1.254 ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.077     ; 2.175      ;
; -1.254 ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.077     ; 2.175      ;
; -1.232 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.509     ; 1.721      ;
; -1.227 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.080     ; 2.145      ;
; -1.223 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.139      ;
; -1.222 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.080     ; 2.140      ;
; -1.216 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.081     ; 2.133      ;
; -1.213 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.129      ;
; -1.208 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.124      ;
; -1.203 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.082     ; 2.119      ;
; -1.193 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.509     ; 1.682      ;
; -1.191 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.081     ; 2.108      ;
; -1.173 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.508     ; 1.663      ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'uart:uart1|tx:tx1|busy~1'                                                                                                                             ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -3.617 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~13 ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.761      ; 3.829      ;
; -3.401 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~9  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.606      ; 3.589      ;
; -3.026 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~5  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.598      ; 3.218      ;
; -2.937 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.062     ; 2.836      ;
; -2.758 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~1   ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.722      ; 2.938      ;
; -2.720 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~1  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.598      ; 2.912      ;
; -2.652 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.209      ; 3.322      ;
; -2.552 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.055     ; 2.589      ;
; -2.434 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.863      ; 3.758      ;
; -2.431 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.054      ; 3.077      ;
; -2.218 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.708      ; 3.518      ;
; -1.890 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.700      ; 3.194      ;
; -1.888 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.056     ; 1.936      ;
; -1.743 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.047      ; 2.394      ;
; -1.584 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.700      ; 2.888      ;
; -1.575 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.056     ; 1.623      ;
; -1.567 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.824      ; 2.859      ;
; -1.511 ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.060     ; 1.419      ;
; -1.440 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.047      ; 2.091      ;
; -1.401 ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.183      ; 2.052      ;
; -1.073 ; uart:uart1|tx_data[7]                ; uart:uart1|tx:tx1|datafll[8]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.335      ; 2.595      ;
; -0.772 ; uart:uart1|tx_data[2]                ; uart:uart1|tx:tx1|datafll[3]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.294      ; 2.674      ;
; -0.724 ; uart:uart1|tx_data[4]                ; uart:uart1|tx:tx1|datafll[5]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.335      ; 2.665      ;
; -0.716 ; uart:uart1|tx_data[3]                ; uart:uart1|tx:tx1|datafll[4]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.335      ; 2.659      ;
; -0.715 ; uart:uart1|tx_data[0]                ; uart:uart1|tx:tx1|datafll[1]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.307      ; 2.625      ;
; -0.688 ; uart:uart1|tx_data[5]                ; uart:uart1|tx:tx1|datafll[6]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.332      ; 2.616      ;
; -0.644 ; uart:uart1|tx_data[6]                ; uart:uart1|tx:tx1|datafll[7]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.334      ; 2.612      ;
; -0.441 ; uart:uart1|tx_data[1]                ; uart:uart1|tx:tx1|datafll[2]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.336      ; 2.558      ;
; 0.837  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.990      ; 3.614      ;
; 1.053  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.835      ; 3.374      ;
; 1.334  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.990      ; 3.617      ;
; 1.381  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.827      ; 3.050      ;
; 1.550  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.835      ; 3.377      ;
; 1.687  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.827      ; 2.744      ;
; 1.704  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.951      ; 2.715      ;
; 1.907  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.827      ; 3.024      ;
; 2.193  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.951      ; 2.726      ;
; 2.213  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.827      ; 2.718      ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+---------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                                                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -3.193 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_start                                                                                 ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 4.229      ; 1.252      ;
; -2.695 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_start                                                                                 ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 4.229      ; 1.250      ;
; -0.933 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|estadoTX.enviandoInformacao                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.076      ; 2.359      ;
; -0.922 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|estadoTX.esperaComandoEnviar                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.076      ; 2.370      ;
; -0.824 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|enviar_busy                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.070      ; 2.462      ;
; -0.491 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[7]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.061      ; 2.786      ;
; -0.491 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[0]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.061      ; 2.786      ;
; -0.491 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[1]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.061      ; 2.786      ;
; -0.491 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[3]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.061      ; 2.786      ;
; -0.491 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[4]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.061      ; 2.786      ;
; -0.491 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[6]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.061      ; 2.786      ;
; -0.491 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[5]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.061      ; 2.786      ;
; -0.435 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|estadoTX.enviandoInformacao                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.076      ; 2.357      ;
; -0.432 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[2]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.075      ; 2.859      ;
; -0.424 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|estadoTX.esperaComandoEnviar                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.076      ; 2.368      ;
; -0.326 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|enviar_busy                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.070      ; 2.460      ;
; -0.098 ; uart:uart1|estadoTX.esperaComandoEnviar                 ; uart:uart1|tx_start                                                                                 ; clock                           ; clock       ; 0.000        ; 1.266      ; 1.354      ;
; -0.085 ; uart:uart1|tx:tx1|busy~_emulated                        ; uart:uart1|tx_start                                                                                 ; uart:uart1|newClock:c1|newClock ; clock       ; 0.000        ; 1.246      ; 1.377      ;
; -0.061 ; s_comm_enviar                                           ; uart:uart1|tx_start                                                                                 ; clock                           ; clock       ; 0.000        ; 1.275      ; 1.400      ;
; 0.007  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[7]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.061      ; 2.784      ;
; 0.007  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[0]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.061      ; 2.784      ;
; 0.007  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[1]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.061      ; 2.784      ;
; 0.007  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[3]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.061      ; 2.784      ;
; 0.007  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[4]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.061      ; 2.784      ;
; 0.007  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[6]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.061      ; 2.784      ;
; 0.007  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[5]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.061      ; 2.784      ;
; 0.066  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[2]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.075      ; 2.857      ;
; 0.346  ; s_ram_datain[34]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0  ; clock                           ; clock       ; 0.000        ; 0.449      ; 1.017      ;
; 0.360  ; s_ram_datain[27]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.448      ; 1.030      ;
; 0.363  ; s_ram_datain[23]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock                           ; clock       ; 0.000        ; 0.442      ; 1.027      ;
; 0.368  ; s_ram_datain[47]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_datain_reg0  ; clock                           ; clock       ; 0.000        ; 0.445      ; 1.035      ;
; 0.371  ; s_ram_datain[2]                                         ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0  ; clock                           ; clock       ; 0.000        ; 0.449      ; 1.042      ;
; 0.373  ; t_des:crito1|des:mapDes|lc[14]                          ; t_des:crito1|des:mapDes|rd[14]                                                                      ; clock                           ; clock       ; 0.000        ; 0.511      ; 1.070      ;
; 0.380  ; s_ram_datain[56]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock                           ; clock       ; 0.000        ; 0.442      ; 1.044      ;
; 0.383  ; s_ram_endereco[0]                                       ; s_ram_endereco[0]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.100      ; 0.669      ;
; 0.383  ; s_ram_endereco[4]                                       ; s_ram_endereco[4]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.100      ; 0.669      ;
; 0.383  ; s_ram_endereco[5]                                       ; s_ram_endereco[5]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.100      ; 0.669      ;
; 0.383  ; s_ram_endereco[2]                                       ; s_ram_endereco[2]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.100      ; 0.669      ;
; 0.383  ; s_ram_endereco[3]                                       ; s_ram_endereco[3]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.100      ; 0.669      ;
; 0.383  ; s_ram_endereco[7]                                       ; s_ram_endereco[7]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.100      ; 0.669      ;
; 0.383  ; s_ram_endereco[6]                                       ; s_ram_endereco[6]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.100      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|done                            ; t_des:crito1|des:mapDes|done                                                                        ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_f3_working             ; t_des:crito1|des:mapDes|state.op_f3_working                                                         ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_f2_working             ; t_des:crito1|des:mapDes|state.op_f2_working                                                         ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_f1_working             ; t_des:crito1|des:mapDes|state.op_f1_working                                                         ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.384  ; t_des:crito1|des:mapDes|state.op_f0_working             ; t_des:crito1|des:mapDes|state.op_f0_working                                                         ; clock                           ; clock       ; 0.000        ; 0.099      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_clean                                                ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean                                                ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done                                                 ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_done                                                 ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_clean                                                ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_working                                              ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_clean                                                ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_clean                                                ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_done                                                 ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip_final    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip_final                                                ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; reg_key_192[95]                                         ; reg_key_192[95]                                                                                     ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; reg_key_192[122]                                        ; reg_key_192[122]                                                                                    ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; reg_key_192[118]                                        ; reg_key_192[118]                                                                                    ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; reg_key_192[86]                                         ; reg_key_192[86]                                                                                     ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; reg_key_192[54]                                         ; reg_key_192[54]                                                                                     ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; reg_key_192[22]                                         ; reg_key_192[22]                                                                                     ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; reg_key_192[188]                                        ; reg_key_192[188]                                                                                    ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; s_ram_endereco[9]                                       ; s_ram_endereco[9]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; s_tdecodificador_displays[4]                            ; s_tdecodificador_displays[4]                                                                        ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; s_tdecodificador_displays[16]                           ; s_tdecodificador_displays[16]                                                                       ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; s_tdecodificador_displays[5]                            ; s_tdecodificador_displays[5]                                                                        ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; s_tdecodificador_displays[17]                           ; s_tdecodificador_displays[17]                                                                       ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; s_tdecodificador_displays[18]                           ; s_tdecodificador_displays[18]                                                                       ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; s_tdecodificador_displays[6]                            ; s_tdecodificador_displays[6]                                                                        ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; s_tdecodificador_displays[7]                            ; s_tdecodificador_displays[7]                                                                        ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; s_tdecodificador_displays[19]                           ; s_tdecodificador_displays[19]                                                                       ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_des:crito1|des:mapDes|state.op_process_key            ; t_des:crito1|des:mapDes|state.op_process_key                                                        ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_des:crito1|des:mapDes|state.op_f6_working             ; t_des:crito1|des:mapDes|state.op_f6_working                                                         ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_des:crito1|des:mapDes|state.op_fc_clean               ; t_des:crito1|des:mapDes|state.op_fc_clean                                                           ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_des:crito1|des:mapDes|state.op_fd_clean               ; t_des:crito1|des:mapDes|state.op_fd_clean                                                           ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385  ; t_des:crito1|des:mapDes|sig_k_reset                     ; t_des:crito1|des:mapDes|sig_k_reset                                                                 ; clock                           ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_working                                              ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_done                                                 ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_process_key ; t_un_des:decrito1|un_des:mapUN_Des|state.op_process_key                                             ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working                                              ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_working                                              ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip          ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip                                                      ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working                                              ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done                                                 ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_working                                              ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working                                              ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean                                                ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working                                              ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done                                                 ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean                                                ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working                                              ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working                                              ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_done                                                 ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_clean                                                ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean                                                ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_working                                              ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_reset_key   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_reset_key                                               ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working                                              ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.386  ; t_un_des:decrito1|un_des:mapUN_Des|done                 ; t_un_des:decrito1|un_des:mapUN_Des|done                                                             ; clock                           ; clock       ; 0.000        ; 0.097      ; 0.669      ;
+--------+---------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:uart1|tx:tx1|busy~1'                                                                                                                              ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -2.729 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 5.201      ; 2.472      ;
; -2.655 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 5.073      ; 2.418      ;
; -2.340 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 5.073      ; 2.733      ;
; -2.247 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 5.201      ; 2.474      ;
; -2.201 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 5.073      ; 2.392      ;
; -1.965 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 5.242      ; 3.277      ;
; -1.946 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 5.080      ; 3.134      ;
; -1.886 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 5.073      ; 2.707      ;
; -1.486 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 5.242      ; 3.276      ;
; -1.467 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 5.080      ; 3.133      ;
; 0.180  ; uart:uart1|tx_data[1]                ; uart:uart1|tx:tx1|datafll[2]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.717      ; 2.427      ;
; 0.221  ; uart:uart1|tx_data[7]                ; uart:uart1|tx:tx1|datafll[8]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.716      ; 2.467      ;
; 0.234  ; uart:uart1|tx_data[6]                ; uart:uart1|tx:tx1|datafll[7]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.715      ; 2.479      ;
; 0.246  ; uart:uart1|tx_data[5]                ; uart:uart1|tx:tx1|datafll[6]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.713      ; 2.489      ;
; 0.278  ; uart:uart1|tx_data[0]                ; uart:uart1|tx:tx1|datafll[1]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.687      ; 2.495      ;
; 0.287  ; uart:uart1|tx_data[3]                ; uart:uart1|tx:tx1|datafll[4]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.716      ; 2.533      ;
; 0.287  ; uart:uart1|tx_data[4]                ; uart:uart1|tx:tx1|datafll[5]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.716      ; 2.533      ;
; 0.366  ; uart:uart1|tx_data[2]                ; uart:uart1|tx:tx1|datafll[3]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.675      ; 2.571      ;
; 0.450  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~13 ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.173      ; 1.153      ;
; 0.692  ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.602      ; 1.814      ;
; 0.772  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~9  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.011      ; 1.313      ;
; 0.823  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~1  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.004      ; 1.357      ;
; 0.823  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~5  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.004      ; 1.357      ;
; 0.861  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.218      ; 2.599      ;
; 0.870  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~1   ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.132      ; 1.532      ;
; 0.927  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.090      ; 2.537      ;
; 0.930  ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.462      ; 1.912      ;
; 1.241  ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.462      ; 2.223      ;
; 1.242  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.090      ; 2.852      ;
; 1.257  ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.060      ; 1.317      ;
; 1.465  ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.056      ; 1.521      ;
; 1.625  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.259      ; 3.404      ;
; 1.644  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.097      ; 3.261      ;
; 1.778  ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.056      ; 1.834      ;
; 1.852  ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.631      ; 3.003      ;
; 1.867  ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.469      ; 2.856      ;
; 2.384  ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.055      ; 2.439      ;
; 2.524  ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.062      ; 2.586      ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'uart:uart1|newClock:c1|newClock'                                                                                                                                   ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.036 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.127      ; 1.297      ;
; -1.510 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.127      ; 1.323      ;
; -1.300 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.781      ; 2.687      ;
; -1.223 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.780      ; 2.763      ;
; -1.172 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.780      ; 2.814      ;
; -1.131 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.781      ; 2.856      ;
; -1.123 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.768      ; 2.851      ;
; -0.799 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.781      ; 2.688      ;
; -0.722 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.780      ; 2.764      ;
; -0.663 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.780      ; 2.823      ;
; -0.622 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.781      ; 2.865      ;
; -0.597 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.768      ; 2.877      ;
; 0.404  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|busy             ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|datafll[4]       ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[4]          ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|datafll[6]       ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[6]          ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|datafll[7]       ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[7]          ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|datafll[2]       ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[2]          ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|datafll[3]       ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[3]          ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|datafll[5]       ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[5]          ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[0]          ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|datafll[1]       ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.404  ; uart:uart1|rx:rx1|data[1]          ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.669      ;
; 0.439  ; uart:uart1|rx:rx1|datafll[0]       ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.704      ;
; 0.453  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.718      ;
; 0.474  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.739      ;
; 0.479  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.744      ;
; 0.646  ; uart:uart1|rx:rx1|datafll[5]       ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.911      ;
; 0.660  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 0.926      ;
; 0.662  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 0.926      ;
; 0.686  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.951      ;
; 0.730  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.995      ;
; 0.734  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 0.999      ;
; 0.783  ; uart:uart1|rx:rx1|datafll[0]       ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.048      ;
; 0.836  ; uart:uart1|rx:rx1|datafll[7]       ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.101      ;
; 0.850  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.116      ;
; 0.863  ; uart:uart1|rx:rx1|estado.st_reset  ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.333     ; 0.716      ;
; 0.864  ; uart:uart1|rx:rx1|datafll[6]       ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.130      ;
; 0.867  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.132      ;
; 0.876  ; uart:uart1|rx:rx1|datafll[3]       ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.142      ;
; 0.892  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.158      ;
; 0.893  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.159      ;
; 0.895  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.161      ;
; 0.951  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.217      ;
; 1.048  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.314      ;
; 1.049  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.315      ;
; 1.052  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.318      ;
; 1.053  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.318      ;
; 1.058  ; uart:uart1|rx:rx1|datafll[1]       ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.081      ; 1.325      ;
; 1.063  ; uart:uart1|rx:rx1|datafll[4]       ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.081      ; 1.330      ;
; 1.070  ; uart:uart1|rx:rx1|datafll[2]       ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.335      ;
; 1.075  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.340      ;
; 1.103  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.368      ;
; 1.112  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.144      ; 1.442      ;
; 1.122  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.387      ;
; 1.123  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.081      ; 1.390      ;
; 1.123  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.388      ;
; 1.126  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.391      ;
; 1.149  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.415      ;
; 1.163  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.081      ; 1.430      ;
; 1.163  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.427      ;
; 1.172  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.436      ;
; 1.205  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.077      ; 1.468      ;
; 1.207  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.471      ;
; 1.208  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.472      ;
; 1.209  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.473      ;
; 1.209  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.473      ;
; 1.210  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.474      ;
; 1.216  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.482      ;
; 1.223  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.489      ;
; 1.249  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.066      ; 1.501      ;
; 1.277  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.543      ;
; 1.289  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.554      ;
; 1.294  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.558      ;
; 1.304  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.569      ;
; 1.309  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.574      ;
; 1.331  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.595      ;
; 1.332  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.597      ;
; 1.351  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.616      ;
; 1.352  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.617      ;
; 1.369  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.077      ; 1.632      ;
; 1.371  ; uart:uart1|rx:rx1|estado.st_reset  ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.348     ; 1.209      ;
; 1.376  ; uart:uart1|rx:rx1|estado.st_reset  ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.334     ; 1.228      ;
; 1.442  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.706      ;
; 1.447  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.712      ;
; 1.448  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.712      ;
; 1.449  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.080      ; 1.715      ;
; 1.451  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.716      ;
; 1.452  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.079      ; 1.717      ;
; 1.458  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.078      ; 1.722      ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'uart:uart1|newClock:c1|newClock'                                                                                                                             ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -5.778 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.246     ; 5.520      ;
; -5.151 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.618     ; 5.521      ;
; -5.151 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.618     ; 5.521      ;
; -5.150 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.618     ; 5.520      ;
; -5.150 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.618     ; 5.520      ;
; -5.149 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.630     ; 5.507      ;
; -4.642 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.144     ; 5.496      ;
; -4.015 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.484      ; 5.497      ;
; -4.015 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.484      ; 5.497      ;
; -4.014 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.484      ; 5.496      ;
; -4.014 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.484      ; 5.496      ;
; -4.013 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.472      ; 5.483      ;
; -1.845 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 2.983      ; 5.326      ;
; -1.371 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 2.983      ; 5.352      ;
; -1.218 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.611      ; 5.327      ;
; -1.218 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.611      ; 5.327      ;
; -1.217 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.611      ; 5.326      ;
; -1.217 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.611      ; 5.326      ;
; -1.216 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.599      ; 5.313      ;
; -0.744 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.611      ; 5.353      ;
; -0.744 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.611      ; 5.353      ;
; -0.743 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.611      ; 5.352      ;
; -0.743 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.611      ; 5.352      ;
; -0.742 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.599      ; 5.339      ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clock'                                                                                                                                                             ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.522 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc1                   ; clock        ; clock       ; 1.000        ; -0.106     ; 2.414      ;
; -1.522 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_1                 ; clock        ; clock       ; 1.000        ; -0.106     ; 2.414      ;
; -1.522 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao2_1            ; clock        ; clock       ; 1.000        ; -0.106     ; 2.414      ;
; -1.486 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoa_2            ; clock        ; clock       ; 1.000        ; -0.518     ; 1.966      ;
; -1.486 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_a                 ; clock        ; clock       ; 1.000        ; -0.518     ; 1.966      ;
; -1.486 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_c                 ; clock        ; clock       ; 1.000        ; -0.518     ; 1.966      ;
; -1.486 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_d                 ; clock        ; clock       ; 1.000        ; -0.518     ; 1.966      ;
; -1.431 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_b                 ; clock        ; clock       ; 1.000        ; -0.518     ; 1.911      ;
; -1.431 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoc_2            ; clock        ; clock       ; 1.000        ; -0.518     ; 1.911      ;
; -1.431 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pronto                ; clock        ; clock       ; 1.000        ; -0.518     ; 1.911      ;
; -1.397 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao1_1            ; clock        ; clock       ; 1.000        ; -0.507     ; 1.888      ;
; -1.397 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|done                        ; clock        ; clock       ; 1.000        ; -0.507     ; 1.888      ;
; -1.362 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaob_2            ; clock        ; clock       ; 1.000        ; -0.082     ; 2.278      ;
; -1.362 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaod_2            ; clock        ; clock       ; 1.000        ; -0.082     ; 2.278      ;
; -1.362 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoe_2            ; clock        ; clock       ; 1.000        ; -0.082     ; 2.278      ;
; -1.362 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_e                 ; clock        ; clock       ; 1.000        ; -0.082     ; 2.278      ;
; -1.362 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaof_2            ; clock        ; clock       ; 1.000        ; -0.082     ; 2.278      ;
; -1.362 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_f                 ; clock        ; clock       ; 1.000        ; -0.082     ; 2.278      ;
; -1.362 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaog_1            ; clock        ; clock       ; 1.000        ; -0.082     ; 2.278      ;
; -1.362 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_g                 ; clock        ; clock       ; 1.000        ; -0.082     ; 2.278      ;
; -1.253 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_done                            ; clock        ; clock       ; 1.000        ; -0.085     ; 2.166      ;
; -1.253 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f0_done                            ; clock        ; clock       ; 1.000        ; -0.085     ; 2.166      ;
; -1.253 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|sig_f_reset                                 ; clock        ; clock       ; 1.000        ; -0.085     ; 2.166      ;
; -1.236 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ff_done                            ; clock        ; clock       ; 1.000        ; -0.078     ; 2.156      ;
; -1.236 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_done                            ; clock        ; clock       ; 1.000        ; -0.078     ; 2.156      ;
; -1.236 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fd_done                            ; clock        ; clock       ; 1.000        ; -0.078     ; 2.156      ;
; -1.236 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_done                            ; clock        ; clock       ; 1.000        ; -0.078     ; 2.156      ;
; -1.236 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_done                            ; clock        ; clock       ; 1.000        ; -0.078     ; 2.156      ;
; -1.236 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fc_done                            ; clock        ; clock       ; 1.000        ; -0.078     ; 2.156      ;
; -1.236 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_clean                           ; clock        ; clock       ; 1.000        ; -0.078     ; 2.156      ;
; -1.222 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_clean                           ; clock        ; clock       ; 1.000        ; -0.085     ; 2.135      ;
; -1.222 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f1_done                            ; clock        ; clock       ; 1.000        ; -0.085     ; 2.135      ;
; -1.198 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f7_working                         ; clock        ; clock       ; 1.000        ; -0.080     ; 2.116      ;
; -1.198 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f4_working                         ; clock        ; clock       ; 1.000        ; -0.080     ; 2.116      ;
; -1.198 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f5_working                         ; clock        ; clock       ; 1.000        ; -0.080     ; 2.116      ;
; -1.198 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|done                                        ; clock        ; clock       ; 1.000        ; 0.343      ; 2.539      ;
; -1.197 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_clean                           ; clock        ; clock       ; 1.000        ; -0.079     ; 2.116      ;
; -1.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f8_clean                           ; clock        ; clock       ; 1.000        ; -0.084     ; 2.067      ;
; -1.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_working                         ; clock        ; clock       ; 1.000        ; -0.084     ; 2.067      ;
; -1.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fd_working                         ; clock        ; clock       ; 1.000        ; -0.084     ; 2.067      ;
; -1.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_clean                           ; clock        ; clock       ; 1.000        ; -0.084     ; 2.067      ;
; -1.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_working                         ; clock        ; clock       ; 1.000        ; -0.084     ; 2.067      ;
; -1.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fc_working                         ; clock        ; clock       ; 1.000        ; -0.084     ; 2.067      ;
; -1.091 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_xor                         ; clock        ; clock       ; 1.000        ; -0.095     ; 1.994      ;
; -1.091 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                       ; clock        ; clock       ; 1.000        ; -0.095     ; 1.994      ;
; -1.091 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_sbox                        ; clock        ; clock       ; 1.000        ; -0.095     ; 1.994      ;
; -1.091 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_p_box                       ; clock        ; clock       ; 1.000        ; -0.095     ; 1.994      ;
; -1.091 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.pronto                         ; clock        ; clock       ; 1.000        ; -0.095     ; 1.994      ;
; -1.070 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_working              ; clock        ; clock       ; 1.000        ; -0.091     ; 1.977      ;
; -1.064 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_done                 ; clock        ; clock       ; 1.000        ; -0.093     ; 1.969      ;
; -1.064 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_working              ; clock        ; clock       ; 1.000        ; -0.093     ; 1.969      ;
; -1.064 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_clean                ; clock        ; clock       ; 1.000        ; -0.093     ; 1.969      ;
; -1.059 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|sig_k_reset                                 ; clock        ; clock       ; 1.000        ; 0.338      ; 2.395      ;
; -1.047 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f6_working                         ; clock        ; clock       ; 1.000        ; 0.345      ; 2.390      ;
; -1.045 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_done                            ; clock        ; clock       ; 1.000        ; -0.083     ; 1.960      ;
; -1.045 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f7_done                            ; clock        ; clock       ; 1.000        ; -0.083     ; 1.960      ;
; -1.045 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f6_done                            ; clock        ; clock       ; 1.000        ; -0.083     ; 1.960      ;
; -1.045 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f8_done                            ; clock        ; clock       ; 1.000        ; -0.083     ; 1.960      ;
; -1.034 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                      ; clock        ; clock       ; 1.000        ; -0.089     ; 1.943      ;
; -0.999 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[24]                                  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.922      ;
; -0.999 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[25]                                  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.922      ;
; -0.999 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[26]                                  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.922      ;
; -0.999 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[29]                                  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.922      ;
; -0.999 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[32]                                  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.922      ;
; -0.999 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[33]                                  ; clock        ; clock       ; 1.000        ; -0.075     ; 1.922      ;
; -0.985 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_working              ; clock        ; clock       ; 1.000        ; -0.095     ; 1.888      ;
; -0.985 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_done                 ; clock        ; clock       ; 1.000        ; -0.095     ; 1.888      ;
; -0.980 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sig_reset_sbox            ; clock        ; clock       ; 1.000        ; -0.096     ; 1.882      ;
; -0.980 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_working                         ; clock        ; clock       ; 1.000        ; 0.386      ; 2.364      ;
; -0.980 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f2_working                         ; clock        ; clock       ; 1.000        ; 0.386      ; 2.364      ;
; -0.980 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f1_working                         ; clock        ; clock       ; 1.000        ; 0.386      ; 2.364      ;
; -0.980 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f0_working                         ; clock        ; clock       ; 1.000        ; 0.386      ; 2.364      ;
; -0.979 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[21]                                  ; clock        ; clock       ; 1.000        ; -0.081     ; 1.896      ;
; -0.979 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[23]                                  ; clock        ; clock       ; 1.000        ; -0.081     ; 1.896      ;
; -0.979 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[31]                                  ; clock        ; clock       ; 1.000        ; -0.081     ; 1.896      ;
; -0.926 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f4_done                            ; clock        ; clock       ; 1.000        ; -0.081     ; 1.843      ;
; -0.926 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f2_done                            ; clock        ; clock       ; 1.000        ; -0.081     ; 1.843      ;
; -0.926 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_reset_key                          ; clock        ; clock       ; 1.000        ; -0.081     ; 1.843      ;
; -0.926 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ip_final                           ; clock        ; clock       ; 1.000        ; -0.081     ; 1.843      ;
; -0.926 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.pronto                                ; clock        ; clock       ; 1.000        ; -0.081     ; 1.843      ;
; -0.891 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[50]                                  ; clock        ; clock       ; 1.000        ; -0.077     ; 1.812      ;
; -0.891 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[51]                                  ; clock        ; clock       ; 1.000        ; -0.077     ; 1.812      ;
; -0.891 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[52]                                  ; clock        ; clock       ; 1.000        ; -0.077     ; 1.812      ;
; -0.891 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[53]                                  ; clock        ; clock       ; 1.000        ; -0.077     ; 1.812      ;
; -0.891 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[54]                                  ; clock        ; clock       ; 1.000        ; -0.077     ; 1.812      ;
; -0.891 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[55]                                  ; clock        ; clock       ; 1.000        ; -0.077     ; 1.812      ;
; -0.750 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao1_1 ; clock        ; clock       ; 1.000        ; -0.078     ; 1.670      ;
; -0.750 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_1      ; clock        ; clock       ; 1.000        ; -0.078     ; 1.670      ;
; -0.750 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao2_1 ; clock        ; clock       ; 1.000        ; -0.078     ; 1.670      ;
; -0.747 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoa_2 ; clock        ; clock       ; 1.000        ; -0.082     ; 1.663      ;
; -0.747 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_a      ; clock        ; clock       ; 1.000        ; -0.082     ; 1.663      ;
; -0.747 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaob_2 ; clock        ; clock       ; 1.000        ; -0.082     ; 1.663      ;
; -0.747 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_b      ; clock        ; clock       ; 1.000        ; -0.082     ; 1.663      ;
; -0.747 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoc_2 ; clock        ; clock       ; 1.000        ; -0.082     ; 1.663      ;
; -0.747 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_c      ; clock        ; clock       ; 1.000        ; -0.082     ; 1.663      ;
; -0.747 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaod_2 ; clock        ; clock       ; 1.000        ; -0.082     ; 1.663      ;
; -0.747 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_d      ; clock        ; clock       ; 1.000        ; -0.082     ; 1.663      ;
; -0.747 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoe_2 ; clock        ; clock       ; 1.000        ; -0.082     ; 1.663      ;
; -0.747 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_e      ; clock        ; clock       ; 1.000        ; -0.082     ; 1.663      ;
; -0.747 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaof_2 ; clock        ; clock       ; 1.000        ; -0.082     ; 1.663      ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clock'                                                                                                                                                                                              ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.587 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_xor                             ; clock        ; clock       ; 0.000        ; 0.511      ; 1.284      ;
; 0.590 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.pronto                                                    ; clock        ; clock       ; 0.000        ; 0.514      ; 1.290      ;
; 0.591 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_done                                ; clock        ; clock       ; 0.000        ; 0.513      ; 1.290      ;
; 0.591 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done                                ; clock        ; clock       ; 0.000        ; 0.513      ; 1.290      ;
; 0.591 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_done                                ; clock        ; clock       ; 0.000        ; 0.513      ; 1.290      ;
; 0.591 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_done                                ; clock        ; clock       ; 0.000        ; 0.513      ; 1.290      ;
; 0.591 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_done                                ; clock        ; clock       ; 0.000        ; 0.513      ; 1.290      ;
; 0.591 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip_final                               ; clock        ; clock       ; 0.000        ; 0.513      ; 1.290      ;
; 0.613 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sig_reset_sbox         ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|state.liberaSbox            ; clock        ; clock       ; 0.000        ; 0.514      ; 1.313      ;
; 0.613 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.inicia ; clock        ; clock       ; 0.000        ; 0.514      ; 1.313      ;
; 0.768 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_process_key                            ; clock        ; clock       ; 0.000        ; 0.509      ; 1.463      ;
; 0.768 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_done                                ; clock        ; clock       ; 0.000        ; 0.509      ; 1.463      ;
; 0.806 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_done                                ; clock        ; clock       ; 0.000        ; 0.515      ; 1.507      ;
; 0.806 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_clean                               ; clock        ; clock       ; 0.000        ; 0.515      ; 1.507      ;
; 0.806 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working                             ; clock        ; clock       ; 0.000        ; 0.515      ; 1.507      ;
; 0.806 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean                               ; clock        ; clock       ; 0.000        ; 0.515      ; 1.507      ;
; 0.806 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working                             ; clock        ; clock       ; 0.000        ; 0.515      ; 1.507      ;
; 0.806 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done                                ; clock        ; clock       ; 0.000        ; 0.515      ; 1.507      ;
; 0.806 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean                               ; clock        ; clock       ; 0.000        ; 0.515      ; 1.507      ;
; 0.806 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working                             ; clock        ; clock       ; 0.000        ; 0.515      ; 1.507      ;
; 0.832 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc1                       ; clock        ; clock       ; 0.000        ; 0.516      ; 1.534      ;
; 0.971 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f6_clean                                          ; clock        ; clock       ; 0.000        ; 0.081      ; 1.238      ;
; 0.971 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f5_clean                                          ; clock        ; clock       ; 0.000        ; 0.081      ; 1.238      ;
; 0.971 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f4_clean                                          ; clock        ; clock       ; 0.000        ; 0.081      ; 1.238      ;
; 0.971 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f7_clean                                          ; clock        ; clock       ; 0.000        ; 0.081      ; 1.238      ;
; 0.971 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_ip                                                ; clock        ; clock       ; 0.000        ; 0.081      ; 1.238      ;
; 0.971 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_ff_clean                                          ; clock        ; clock       ; 0.000        ; 0.081      ; 1.238      ;
; 0.984 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferOut[49]                                                 ; clock        ; clock       ; 0.000        ; 0.525      ; 1.695      ;
; 0.988 ; s_tdes_reset                                                     ; t_des:crito1|estado.state_reset                                                    ; clock        ; clock       ; 0.000        ; 0.082      ; 1.256      ;
; 0.988 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3Opera                                                      ; clock        ; clock       ; 0.000        ; 0.082      ; 1.256      ;
; 0.988 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1Carrega                                                    ; clock        ; clock       ; 0.000        ; 0.082      ; 1.256      ;
; 0.988 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1Opera                                                      ; clock        ; clock       ; 0.000        ; 0.082      ; 1.256      ;
; 0.988 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1SalvaInformacao                                            ; clock        ; clock       ; 0.000        ; 0.082      ; 1.256      ;
; 0.988 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2Carrega                                                    ; clock        ; clock       ; 0.000        ; 0.082      ; 1.256      ;
; 0.988 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2Opera                                                      ; clock        ; clock       ; 0.000        ; 0.082      ; 1.256      ;
; 0.988 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2SalvaInformacao                                            ; clock        ; clock       ; 0.000        ; 0.082      ; 1.256      ;
; 0.988 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3Carrega                                                    ; clock        ; clock       ; 0.000        ; 0.082      ; 1.256      ;
; 0.988 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3SalvaInformacao                                            ; clock        ; clock       ; 0.000        ; 0.082      ; 1.256      ;
; 0.988 ; s_tdes_reset                                                     ; t_des:crito1|estado.pronto                                                         ; clock        ; clock       ; 0.000        ; 0.082      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[0]                                                   ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[24]                                                  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[28]                                                  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[1]                                                   ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[9]                                                   ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[5]                                                   ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[13]                                                  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[17]                                                  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[21]                                                  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[10]                                                  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[22]                                                  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[11]                                                  ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[7]                                                   ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferOut[22]                                                 ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.991 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferOut[27]                                                 ; clock        ; clock       ; 0.000        ; 0.079      ; 1.256      ;
; 0.997 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip                                     ; clock        ; clock       ; 0.000        ; 0.506      ; 1.689      ;
; 0.997 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working                             ; clock        ; clock       ; 0.000        ; 0.506      ; 1.689      ;
; 0.997 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done                                ; clock        ; clock       ; 0.000        ; 0.506      ; 1.689      ;
; 0.997 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean                               ; clock        ; clock       ; 0.000        ; 0.506      ; 1.689      ;
; 0.997 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working                             ; clock        ; clock       ; 0.000        ; 0.506      ; 1.689      ;
; 0.997 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_reset_key                              ; clock        ; clock       ; 0.000        ; 0.506      ; 1.689      ;
; 0.997 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.pronto                                    ; clock        ; clock       ; 0.000        ; 0.506      ; 1.689      ;
; 1.006 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_process_key                                       ; clock        ; clock       ; 0.000        ; 0.511      ; 1.703      ;
; 1.006 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f5_done                                           ; clock        ; clock       ; 0.000        ; 0.511      ; 1.703      ;
; 1.006 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_fc_clean                                          ; clock        ; clock       ; 0.000        ; 0.511      ; 1.703      ;
; 1.006 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_fd_clean                                          ; clock        ; clock       ; 0.000        ; 0.511      ; 1.703      ;
; 1.006 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|state.liberaSbox                       ; clock        ; clock       ; 0.000        ; 0.080      ; 1.272      ;
; 1.006 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset                              ; clock        ; clock       ; 0.000        ; 0.080      ; 1.272      ;
; 1.006 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|state.espera                           ; clock        ; clock       ; 0.000        ; 0.080      ; 1.272      ;
; 1.006 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|state.pronto                           ; clock        ; clock       ; 0.000        ; 0.080      ; 1.272      ;
; 1.006 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|done                                   ; clock        ; clock       ; 0.000        ; 0.080      ; 1.272      ;
; 1.014 ; t_des:crito1|des:mapDes|sig_f_reset                              ; t_des:crito1|des:mapDes|f:mapF|done                                                ; clock        ; clock       ; 0.000        ; 0.080      ; 1.280      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|count[0]                                                      ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|count[1]                                                      ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|count[2]                                                      ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[12]                                                  ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[20]                                                  ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[16]                                                  ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[29]                                                  ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[26]                                                  ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[14]                                                  ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[2]                                                   ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[6]                                                   ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[27]                                                  ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[15]                                                  ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[3]                                                   ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.017 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[19]                                                  ; clock        ; clock       ; 0.000        ; 0.492      ; 1.695      ;
; 1.018 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_sbox                            ; clock        ; clock       ; 0.000        ; 0.080      ; 1.284      ;
; 1.018 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_p_box                           ; clock        ; clock       ; 0.000        ; 0.080      ; 1.284      ;
; 1.018 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.pronto                             ; clock        ; clock       ; 0.000        ; 0.080      ; 1.284      ;
; 1.018 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|done                                     ; clock        ; clock       ; 0.000        ; 0.080      ; 1.284      ;
; 1.024 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des3Opera                                              ; clock        ; clock       ; 0.000        ; 0.080      ; 1.290      ;
; 1.024 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des3SalvaInformacao                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.290      ;
; 1.024 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des2Carrega                                            ; clock        ; clock       ; 0.000        ; 0.080      ; 1.290      ;
; 1.024 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des2Opera                                              ; clock        ; clock       ; 0.000        ; 0.080      ; 1.290      ;
; 1.024 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des2SalvaInformacao                                    ; clock        ; clock       ; 0.000        ; 0.080      ; 1.290      ;
; 1.024 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des1Carrega                                            ; clock        ; clock       ; 0.000        ; 0.080      ; 1.290      ;
; 1.024 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des1Opera                                              ; clock        ; clock       ; 0.000        ; 0.080      ; 1.290      ;
; 1.024 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.state_reset                                               ; clock        ; clock       ; 0.000        ; 0.080      ; 1.290      ;
; 1.024 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des3Carrega                                            ; clock        ; clock       ; 0.000        ; 0.080      ; 1.290      ;
; 1.024 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_clean                               ; clock        ; clock       ; 0.000        ; 0.509      ; 1.719      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'uart:uart1|newClock:c1|newClock'                                                                                                                             ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 1.008 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.780      ; 4.994      ;
; 1.008 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.780      ; 4.994      ;
; 1.008 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.781      ; 4.995      ;
; 1.008 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.781      ; 4.995      ;
; 1.008 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.768      ; 4.982      ;
; 1.534 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.780      ; 5.020      ;
; 1.534 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.780      ; 5.020      ;
; 1.534 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.781      ; 5.021      ;
; 1.534 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.781      ; 5.021      ;
; 1.534 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.768      ; 5.008      ;
; 1.661 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.127      ; 4.994      ;
; 2.187 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.127      ; 5.020      ;
; 4.156 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.797      ; 5.139      ;
; 4.156 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.797      ; 5.139      ;
; 4.156 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.798      ; 5.140      ;
; 4.156 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.798      ; 5.140      ;
; 4.156 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.785      ; 5.127      ;
; 4.809 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.144      ; 5.139      ;
; 5.359 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.289     ; 5.286      ;
; 5.359 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.289     ; 5.286      ;
; 5.359 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.288     ; 5.287      ;
; 5.359 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.288     ; 5.287      ;
; 5.359 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.301     ; 5.274      ;
; 6.012 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.942     ; 5.286      ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                              ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                                ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a22~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~portb_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a6~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[0]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[10]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[11]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[12]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[13]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[14]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[15]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[16]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[17]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[18]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[19]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[1]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[20]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[21]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[22]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[23]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[24]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[25]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[26]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[27]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[28]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[29]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[2]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[30]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[31]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[32]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[33]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[34]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[35]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[36]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[37]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[38]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[39]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[3]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[40]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[41]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[42]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[43]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[44]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[45]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[46]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[47]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[48]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[49]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[4]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[50]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[51]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[52]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[53]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[54]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[55]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[56]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[57]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[58]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[59]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[5]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[60]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[61]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[62]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[63]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[6]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[7]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[8]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[9]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; contador[0]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; contador[1]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; contador[2]                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart1|newClock:c1|newClock'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.274  ; 0.462        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; 0.283  ; 0.471        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; 0.284  ; 0.472        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.285  ; 0.473        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; 0.287  ; 0.475        ; 0.188          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; 0.301  ; 0.521        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; 0.304  ; 0.524        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; 0.305  ; 0.525        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; 0.306  ; 0.526        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; 0.306  ; 0.526        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; 0.314  ; 0.534        ; 0.220          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|tx1|busy~_emulated|clk         ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|c1|newClock~clkctrl|inclk[0]   ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|c1|newClock~clkctrl|outclk     ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|tx1|index[0]~_emulated|clk     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'uart:uart1|tx:tx1|busy~1'                                                                     ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|inclk[0]       ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|outclk         ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[0]~13|datac            ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|tx_line~1|datac              ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[0]~13          ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|datad                 ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[2]~5|datad             ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[3]~1|datad             ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|tx_line~1            ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[2]|datad             ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[4]|datad             ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[5]|datad             ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[7]|datad             ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[8]|datad             ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[1]~9|datad             ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|inclk[0] ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|outclk   ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[6]|datad             ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[3]|datad             ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]|datad             ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|datab                 ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[2]~5           ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[3]~1           ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[2]           ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[4]           ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[5]           ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[7]           ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[8]           ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[1]~9           ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[6]           ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[3]           ;
; 0.482 ; 0.482        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|datad           ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[1]           ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|combout         ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|combout               ;
; 0.501 ; 0.501        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|combout               ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|combout         ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[1]           ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|datad           ;
; 0.514 ; 0.514        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[3]           ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[6]           ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[2]           ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[4]           ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[5]           ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[7]           ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[8]           ;
; 0.523 ; 0.523        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[1]~9           ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[2]~5           ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[3]~1           ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|datab                 ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]|datad             ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[3]|datad             ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|inclk[0] ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|outclk   ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[6]|datad             ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[2]|datad             ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[4]|datad             ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[5]|datad             ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[7]|datad             ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[8]|datad             ;
; 0.552 ; 0.552        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[1]~9|datad             ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[2]~5|datad             ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[3]~1|datad             ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|tx_line~1            ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|datad                 ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[0]~13          ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|tx_line~1|datac              ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[0]~13|datac            ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|inclk[0]       ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|outclk         ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; botao_0   ; clock                           ; 2.887 ; 3.302 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; 4.808 ; 5.204 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; 4.247 ; 4.642 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; 3.012 ; 3.580 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; botao_0   ; clock                           ; -2.309 ; -2.715 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; -3.748 ; -4.090 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; -3.209 ; -3.550 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; -1.383 ; -1.897 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 13.653 ; 13.774 ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 9.312  ; 9.453  ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 10.383 ; 10.615 ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 8.987  ; 9.017  ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 10.304 ; 10.203 ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 10.068 ; 10.063 ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 13.653 ; 13.774 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 9.966  ; 9.778  ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 7.895  ; 7.976  ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 9.036  ; 9.146  ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 8.981  ; 9.082  ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 10.311 ; 10.409 ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 7.870  ; 7.895  ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 9.553  ; 9.617  ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 10.719 ; 10.547 ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 8.493  ; 8.525  ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 8.153  ; 8.167  ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 8.788  ; 8.685  ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 8.768  ; 8.668  ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 8.866  ; 8.732  ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 8.570  ; 8.500  ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 8.703  ; 8.867  ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 7.861  ; 7.888  ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 8.304  ; 8.294  ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 9.312  ; 9.455  ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 10.032 ; 9.917  ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 8.388  ; 8.471  ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 10.154 ; 10.032 ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 9.785  ; 9.870  ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 10.100 ; 10.094 ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 9.404  ; 9.379  ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 8.627  ; 8.590  ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 8.445  ; 8.395  ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 8.656  ; 8.582  ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 8.716  ; 8.715  ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 8.212  ; 8.218  ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 8.909  ; 8.815  ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 10.647 ; 10.683 ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 9.830  ; 9.844  ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 8.337  ; 8.271  ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 7.633  ; 7.647  ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 8.679  ; 8.609  ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 7.841  ; 7.843  ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 8.507  ; 8.431  ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 8.394  ; 8.398  ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 8.628  ; 8.668  ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 9.136  ; 9.062  ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 7.808  ; 7.838  ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 9.951  ; 9.990  ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 7.528  ; 7.517  ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 8.688  ; 8.667  ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 7.835  ; 7.824  ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 8.962  ; 8.880  ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 8.994  ; 8.924  ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 7.877  ; 7.880  ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 7.951  ; 7.892  ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 9.255  ; 9.197  ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 10.821 ; 10.728 ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 13.087 ; 13.026 ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 12.404 ; 12.181 ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 13.087 ; 13.026 ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 11.096 ; 10.993 ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 11.409 ; 11.441 ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 10.109 ; 10.291 ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 10.366 ; 10.281 ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 8.587  ; 8.631  ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 10.156 ; 10.080 ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 11.805 ; 11.685 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 10.195 ; 10.128 ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 6.914  ; 6.857  ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 10.858 ; 10.762 ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 7.271  ; 7.262  ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 8.988  ; 9.121  ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 10.068 ; 10.294 ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 8.675  ; 8.701  ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 9.934  ; 9.835  ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 9.706  ; 9.701  ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 13.202 ; 13.321 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 9.607  ; 9.428  ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 7.620  ; 7.697  ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 8.719  ; 8.824  ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 8.666  ; 8.762  ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 9.943  ; 10.036 ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 7.600  ; 7.623  ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 9.266  ; 9.330  ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 10.389 ; 10.221 ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 8.199  ; 8.228  ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 7.872  ; 7.884  ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 8.482  ; 8.382  ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 8.462  ; 8.365  ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 8.556  ; 8.427  ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 8.272  ; 8.204  ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 8.400  ; 8.558  ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 7.591  ; 7.616  ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 8.012  ; 8.002  ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 9.040  ; 9.180  ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 9.676  ; 9.564  ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 8.100  ; 8.178  ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 9.795  ; 9.677  ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 9.438  ; 9.521  ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 9.742  ; 9.735  ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 9.075  ; 9.048  ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 8.331  ; 8.294  ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 8.156  ; 8.107  ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 8.357  ; 8.283  ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 8.414  ; 8.412  ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 7.928  ; 7.936  ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 8.599  ; 8.507  ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 10.322 ; 10.359 ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 9.483  ; 9.495  ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 8.052  ; 7.987  ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 7.376  ; 7.388  ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 8.378  ; 8.309  ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 7.574  ; 7.578  ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 8.213  ; 8.138  ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 8.105  ; 8.107  ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 8.329  ; 8.365  ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 8.817  ; 8.743  ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 7.542  ; 7.569  ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 9.653  ; 9.693  ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 7.271  ; 7.262  ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 8.387  ; 8.365  ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 7.567  ; 7.555  ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 8.651  ; 8.570  ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 8.682  ; 8.613  ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 7.608  ; 7.609  ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 7.680  ; 7.621  ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 8.928  ; 8.874  ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 10.434 ; 10.343 ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 8.290  ; 8.331  ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 11.953 ; 11.738 ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 12.609 ; 12.549 ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 10.700 ; 10.599 ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 11.001 ; 11.030 ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 9.752  ; 9.924  ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 10.000 ; 9.916  ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 8.290  ; 8.331  ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 9.798  ; 9.723  ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 10.897 ; 10.846 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 9.549  ; 9.443  ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 6.593  ; 6.536  ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 6.591  ; 6.540  ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                        ;
+------------+-----------------+---------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                    ;
+------------+-----------------+---------------------------------+-------------------------+
; 212.86 MHz ; 212.86 MHz      ; clock                           ;                         ;
; 277.32 MHz ; 209.29 MHz      ; uart:uart1|tx:tx1|busy~1        ; limit due to hold check ;
; 317.46 MHz ; 317.46 MHz      ; uart:uart1|newClock:c1|newClock ;                         ;
+------------+-----------------+---------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -3.698 ; -10736.187    ;
; uart:uart1|newClock:c1|newClock ; -3.540 ; -43.065       ;
; uart:uart1|tx:tx1|busy~1        ; -3.392 ; -20.618       ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -2.934 ; -8.975        ;
; uart:uart1|tx:tx1|busy~1        ; -2.382 ; -10.159       ;
; uart:uart1|newClock:c1|newClock ; -1.914 ; -7.453        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                    ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; uart:uart1|newClock:c1|newClock ; -5.093 ; -28.048       ;
; clock                           ; -1.321 ; -177.458      ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                    ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clock                           ; 0.525 ; 0.000         ;
; uart:uart1|newClock:c1|newClock ; 0.898 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -3.000 ; -6230.068     ;
; uart:uart1|newClock:c1|newClock ; -1.285 ; -41.120       ;
; uart:uart1|tx:tx1|busy~1        ; 0.377  ; 0.000         ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                               ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.698 ; estado.st_menuTexto                         ; contador[2]                                                                                          ; clock        ; clock       ; 1.000        ; -0.468     ; 4.229      ;
; -3.681 ; estado.st_menuPrincipal                     ; contador[1]                                                                                          ; clock        ; clock       ; 1.000        ; -0.453     ; 4.227      ;
; -3.681 ; estado.st_menuPrincipal                     ; contador[0]                                                                                          ; clock        ; clock       ; 1.000        ; -0.453     ; 4.227      ;
; -3.576 ; uart:uart1|dado_recebido[1]                 ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.081     ; 4.494      ;
; -3.529 ; estado.st_menuPrincipal                     ; contador[2]                                                                                          ; clock        ; clock       ; 1.000        ; -0.453     ; 4.075      ;
; -3.526 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[0]                                                                 ; clock        ; clock       ; 1.000        ; -0.078     ; 4.447      ;
; -3.526 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[12]                                                                ; clock        ; clock       ; 1.000        ; -0.078     ; 4.447      ;
; -3.526 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[7]                                                           ; clock        ; clock       ; 1.000        ; -0.078     ; 4.447      ;
; -3.526 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[10]                                                                ; clock        ; clock       ; 1.000        ; -0.078     ; 4.447      ;
; -3.515 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[30]                                                                ; clock        ; clock       ; 1.000        ; -0.074     ; 4.440      ;
; -3.515 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[43]                                                                ; clock        ; clock       ; 1.000        ; -0.074     ; 4.440      ;
; -3.515 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[28]                                                                ; clock        ; clock       ; 1.000        ; -0.074     ; 4.440      ;
; -3.515 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[25]                                                                ; clock        ; clock       ; 1.000        ; -0.074     ; 4.440      ;
; -3.505 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[0]                                                                 ; clock        ; clock       ; 1.000        ; -0.078     ; 4.426      ;
; -3.505 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[12]                                                                ; clock        ; clock       ; 1.000        ; -0.078     ; 4.426      ;
; -3.505 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[7]                                                           ; clock        ; clock       ; 1.000        ; -0.078     ; 4.426      ;
; -3.505 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[10]                                                                ; clock        ; clock       ; 1.000        ; -0.078     ; 4.426      ;
; -3.497 ; estado.st_menuTexto                         ; contador[1]                                                                                          ; clock        ; clock       ; 1.000        ; -0.468     ; 4.028      ;
; -3.495 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[29]                                                          ; clock        ; clock       ; 1.000        ; -0.056     ; 4.438      ;
; -3.494 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[30]                                                                ; clock        ; clock       ; 1.000        ; -0.074     ; 4.419      ;
; -3.494 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[43]                                                                ; clock        ; clock       ; 1.000        ; -0.074     ; 4.419      ;
; -3.494 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[28]                                                                ; clock        ; clock       ; 1.000        ; -0.074     ; 4.419      ;
; -3.494 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[25]                                                                ; clock        ; clock       ; 1.000        ; -0.074     ; 4.419      ;
; -3.492 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[9]                                                                 ; clock        ; clock       ; 1.000        ; -0.063     ; 4.428      ;
; -3.492 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[6]                                                           ; clock        ; clock       ; 1.000        ; -0.063     ; 4.428      ;
; -3.492 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[14]                                                          ; clock        ; clock       ; 1.000        ; -0.063     ; 4.428      ;
; -3.492 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[18]                                                          ; clock        ; clock       ; 1.000        ; -0.063     ; 4.428      ;
; -3.489 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[40]                                                                ; clock        ; clock       ; 1.000        ; -0.073     ; 4.415      ;
; -3.489 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[5]                                                                 ; clock        ; clock       ; 1.000        ; -0.073     ; 4.415      ;
; -3.489 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[27]                                                          ; clock        ; clock       ; 1.000        ; -0.073     ; 4.415      ;
; -3.487 ; uart:uart1|dado_recebido[3]                 ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.080     ; 4.406      ;
; -3.484 ; uart:uart1|dado_recebido[6]                 ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.080     ; 4.403      ;
; -3.483 ; uart:uart1|dado_recebido[5]                 ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.081     ; 4.401      ;
; -3.481 ; uart:uart1|dado_recebido[3]                 ; estado.st_menuTexto                                                                                  ; clock        ; clock       ; 1.000        ; 0.309      ; 4.789      ;
; -3.480 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[21]                                                          ; clock        ; clock       ; 1.000        ; -0.057     ; 4.422      ;
; -3.480 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[10]                                                          ; clock        ; clock       ; 1.000        ; -0.057     ; 4.422      ;
; -3.479 ; uart:uart1|dado_recebido[4]                 ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.081     ; 4.397      ;
; -3.479 ; uart:uart1|dado_recebido[7]                 ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.080     ; 4.398      ;
; -3.474 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[29]                                                          ; clock        ; clock       ; 1.000        ; -0.056     ; 4.417      ;
; -3.471 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[9]                                                                 ; clock        ; clock       ; 1.000        ; -0.063     ; 4.407      ;
; -3.471 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[6]                                                           ; clock        ; clock       ; 1.000        ; -0.063     ; 4.407      ;
; -3.471 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[14]                                                          ; clock        ; clock       ; 1.000        ; -0.063     ; 4.407      ;
; -3.471 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[18]                                                          ; clock        ; clock       ; 1.000        ; -0.063     ; 4.407      ;
; -3.468 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[22]                                                          ; clock        ; clock       ; 1.000        ; -0.061     ; 4.406      ;
; -3.468 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[33]                                                                ; clock        ; clock       ; 1.000        ; -0.061     ; 4.406      ;
; -3.468 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[40]                                                                ; clock        ; clock       ; 1.000        ; -0.073     ; 4.394      ;
; -3.468 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[5]                                                                 ; clock        ; clock       ; 1.000        ; -0.073     ; 4.394      ;
; -3.468 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[27]                                                          ; clock        ; clock       ; 1.000        ; -0.073     ; 4.394      ;
; -3.459 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[21]                                                          ; clock        ; clock       ; 1.000        ; -0.057     ; 4.401      ;
; -3.459 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[10]                                                          ; clock        ; clock       ; 1.000        ; -0.057     ; 4.401      ;
; -3.449 ; i[0]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~portb_address_reg0 ; clock        ; clock       ; 1.000        ; 0.258      ; 4.737      ;
; -3.449 ; estado.st_retorna_texto_envia               ; contador[1]                                                                                          ; clock        ; clock       ; 1.000        ; -0.076     ; 4.372      ;
; -3.449 ; estado.st_retorna_texto_envia               ; contador[0]                                                                                          ; clock        ; clock       ; 1.000        ; -0.076     ; 4.372      ;
; -3.447 ; t_des:crito1|des:mapDes|state.op_fe_working ; t_des:crito1|des:mapDes|sig_f_key[9]                                                                 ; clock        ; clock       ; 1.000        ; -0.462     ; 3.984      ;
; -3.447 ; t_des:crito1|des:mapDes|state.op_fe_working ; t_des:crito1|des:mapDes|sig_f_halfBlock[6]                                                           ; clock        ; clock       ; 1.000        ; -0.462     ; 3.984      ;
; -3.447 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[22]                                                          ; clock        ; clock       ; 1.000        ; -0.061     ; 4.385      ;
; -3.447 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[33]                                                                ; clock        ; clock       ; 1.000        ; -0.061     ; 4.385      ;
; -3.439 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[19]                                                                ; clock        ; clock       ; 1.000        ; -0.071     ; 4.367      ;
; -3.439 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[1]                                                                 ; clock        ; clock       ; 1.000        ; -0.071     ; 4.367      ;
; -3.439 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[16]                                                                ; clock        ; clock       ; 1.000        ; -0.071     ; 4.367      ;
; -3.433 ; estado.st_menuTexto                         ; bloco[10]                                                                                            ; clock        ; clock       ; 1.000        ; -0.464     ; 3.968      ;
; -3.433 ; estado.st_menuTexto                         ; bloco[14]                                                                                            ; clock        ; clock       ; 1.000        ; -0.464     ; 3.968      ;
; -3.433 ; estado.st_menuTexto                         ; bloco[18]                                                                                            ; clock        ; clock       ; 1.000        ; -0.464     ; 3.968      ;
; -3.433 ; estado.st_menuTexto                         ; bloco[22]                                                                                            ; clock        ; clock       ; 1.000        ; -0.464     ; 3.968      ;
; -3.433 ; estado.st_menuTexto                         ; bloco[11]                                                                                            ; clock        ; clock       ; 1.000        ; -0.464     ; 3.968      ;
; -3.433 ; estado.st_menuTexto                         ; bloco[15]                                                                                            ; clock        ; clock       ; 1.000        ; -0.464     ; 3.968      ;
; -3.433 ; estado.st_menuTexto                         ; bloco[19]                                                                                            ; clock        ; clock       ; 1.000        ; -0.464     ; 3.968      ;
; -3.433 ; estado.st_menuTexto                         ; bloco[9]                                                                                             ; clock        ; clock       ; 1.000        ; -0.464     ; 3.968      ;
; -3.433 ; estado.st_menuTexto                         ; bloco[13]                                                                                            ; clock        ; clock       ; 1.000        ; -0.464     ; 3.968      ;
; -3.433 ; estado.st_menuTexto                         ; bloco[21]                                                                                            ; clock        ; clock       ; 1.000        ; -0.464     ; 3.968      ;
; -3.433 ; estado.st_menuTexto                         ; bloco[12]                                                                                            ; clock        ; clock       ; 1.000        ; -0.464     ; 3.968      ;
; -3.433 ; estado.st_menuTexto                         ; bloco[16]                                                                                            ; clock        ; clock       ; 1.000        ; -0.464     ; 3.968      ;
; -3.419 ; t_des:crito1|des:mapDes|state.op_ff_working ; t_des:crito1|des:mapDes|sig_f_key[0]                                                                 ; clock        ; clock       ; 1.000        ; -0.477     ; 3.941      ;
; -3.419 ; t_des:crito1|des:mapDes|state.op_f1_working ; t_des:crito1|des:mapDes|sig_f_key[1]                                                                 ; clock        ; clock       ; 1.000        ; -0.521     ; 3.897      ;
; -3.418 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[19]                                                                ; clock        ; clock       ; 1.000        ; -0.071     ; 4.346      ;
; -3.418 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[1]                                                                 ; clock        ; clock       ; 1.000        ; -0.071     ; 4.346      ;
; -3.418 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[16]                                                                ; clock        ; clock       ; 1.000        ; -0.071     ; 4.346      ;
; -3.416 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|state.op_ff_clean                                                            ; clock        ; clock       ; 1.000        ; -0.069     ; 4.346      ;
; -3.407 ; uart:uart1|dado_recebido[4]                 ; estado.st_menuTexto                                                                                  ; clock        ; clock       ; 1.000        ; 0.308      ; 4.714      ;
; -3.403 ; estado.st_menuTexto                         ; bloco[41]                                                                                            ; clock        ; clock       ; 1.000        ; -0.469     ; 3.933      ;
; -3.403 ; estado.st_menuTexto                         ; bloco[45]                                                                                            ; clock        ; clock       ; 1.000        ; -0.469     ; 3.933      ;
; -3.403 ; estado.st_menuTexto                         ; bloco[49]                                                                                            ; clock        ; clock       ; 1.000        ; -0.469     ; 3.933      ;
; -3.403 ; estado.st_menuTexto                         ; bloco[53]                                                                                            ; clock        ; clock       ; 1.000        ; -0.469     ; 3.933      ;
; -3.403 ; estado.st_menuTexto                         ; bloco[51]                                                                                            ; clock        ; clock       ; 1.000        ; -0.469     ; 3.933      ;
; -3.403 ; estado.st_menuTexto                         ; bloco[55]                                                                                            ; clock        ; clock       ; 1.000        ; -0.469     ; 3.933      ;
; -3.403 ; estado.st_menuTexto                         ; bloco[52]                                                                                            ; clock        ; clock       ; 1.000        ; -0.469     ; 3.933      ;
; -3.403 ; estado.st_menuTexto                         ; bloco[46]                                                                                            ; clock        ; clock       ; 1.000        ; -0.469     ; 3.933      ;
; -3.403 ; estado.st_menuTexto                         ; bloco[50]                                                                                            ; clock        ; clock       ; 1.000        ; -0.469     ; 3.933      ;
; -3.403 ; estado.st_menuTexto                         ; bloco[54]                                                                                            ; clock        ; clock       ; 1.000        ; -0.469     ; 3.933      ;
; -3.402 ; estado.st_menuTexto                         ; bloco[28]                                                                                            ; clock        ; clock       ; 1.000        ; -0.468     ; 3.933      ;
; -3.402 ; estado.st_menuTexto                         ; bloco[32]                                                                                            ; clock        ; clock       ; 1.000        ; -0.468     ; 3.933      ;
; -3.402 ; estado.st_menuTexto                         ; bloco[36]                                                                                            ; clock        ; clock       ; 1.000        ; -0.468     ; 3.933      ;
; -3.402 ; estado.st_menuTexto                         ; bloco[40]                                                                                            ; clock        ; clock       ; 1.000        ; -0.468     ; 3.933      ;
; -3.402 ; estado.st_menuTexto                         ; bloco[38]                                                                                            ; clock        ; clock       ; 1.000        ; -0.468     ; 3.933      ;
; -3.402 ; estado.st_menuTexto                         ; bloco[43]                                                                                            ; clock        ; clock       ; 1.000        ; -0.468     ; 3.933      ;
; -3.402 ; estado.st_menuTexto                         ; bloco[48]                                                                                            ; clock        ; clock       ; 1.000        ; -0.468     ; 3.933      ;
; -3.402 ; estado.st_menuTexto                         ; bloco[56]                                                                                            ; clock        ; clock       ; 1.000        ; -0.468     ; 3.933      ;
; -3.402 ; estado.st_menuTexto                         ; bloco[42]                                                                                            ; clock        ; clock       ; 1.000        ; -0.468     ; 3.933      ;
; -3.399 ; t_des:crito1|des:mapDes|state.op_f0_working ; t_des:crito1|des:mapDes|sig_f_key[1]                                                                 ; clock        ; clock       ; 1.000        ; -0.521     ; 3.877      ;
; -3.395 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|state.op_ff_clean                                                            ; clock        ; clock       ; 1.000        ; -0.069     ; 4.325      ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:uart1|newClock:c1|newClock'                                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.540 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.404     ; 2.635      ;
; -3.330 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.593     ; 3.726      ;
; -3.212 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.256     ; 2.455      ;
; -3.157 ; uart:uart1|tx:tx1|datafll[7]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.773     ; 1.883      ;
; -3.157 ; uart:uart1|tx:tx1|datafll[1]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.752     ; 1.904      ;
; -3.152 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.247     ; 2.404      ;
; -3.150 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.390     ; 2.259      ;
; -3.132 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.390     ; 2.241      ;
; -3.132 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.242     ; 2.389      ;
; -3.130 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.389     ; 2.240      ;
; -3.092 ; uart:uart1|tx:tx1|datafll[6]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.772     ; 1.819      ;
; -3.077 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.389     ; 2.187      ;
; -3.040 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.579     ; 3.450      ;
; -3.039 ; uart:uart1|tx:tx1|datafll[8]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.774     ; 1.764      ;
; -2.989 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.579     ; 3.399      ;
; -2.987 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.892     ; 1.594      ;
; -2.965 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.578     ; 3.376      ;
; -2.942 ; uart:uart1|tx:tx1|datafll[5]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.774     ; 1.667      ;
; -2.913 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.242     ; 2.170      ;
; -2.909 ; uart:uart1|tx:tx1|datafll[3]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.752     ; 1.656      ;
; -2.907 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.233     ; 2.173      ;
; -2.904 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.578     ; 3.315      ;
; -2.897 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.233     ; 2.163      ;
; -2.893 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.241     ; 2.151      ;
; -2.876 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.232     ; 2.143      ;
; -2.842 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.232     ; 2.109      ;
; -2.822 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.081     ; 2.730      ;
; -2.814 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.232     ; 2.081      ;
; -2.778 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.247     ; 2.030      ;
; -2.741 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.241     ; 1.999      ;
; -2.734 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.744     ; 1.489      ;
; -2.730 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.735     ; 1.494      ;
; -2.726 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.233     ; 1.992      ;
; -2.690 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.233     ; 1.956      ;
; -2.654 ; uart:uart1|tx:tx1|datafll[4]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.774     ; 1.379      ;
; -2.540 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.735     ; 1.304      ;
; -2.383 ; uart:uart1|tx:tx1|datafll[2]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.775     ; 1.107      ;
; -2.150 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.088     ; 3.061      ;
; -2.143 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.355      ; 3.497      ;
; -2.068 ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.363     ; 1.204      ;
; -1.981 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.088     ; 2.892      ;
; -1.939 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.369      ; 3.307      ;
; -1.921 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.369      ; 3.289      ;
; -1.919 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.370      ; 3.288      ;
; -1.901 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.826      ;
; -1.881 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.087     ; 2.793      ;
; -1.803 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.370      ; 3.172      ;
; -1.760 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.685      ;
; -1.755 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.133     ; 2.621      ;
; -1.742 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.667      ;
; -1.740 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 2.666      ;
; -1.699 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 2.625      ;
; -1.691 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.658     ; 2.032      ;
; -1.670 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.595      ;
; -1.663 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 2.589      ;
; -1.650 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 2.576      ;
; -1.645 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 2.571      ;
; -1.643 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 2.570      ;
; -1.585 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.658     ; 1.926      ;
; -1.572 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 2.499      ;
; -1.561 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.657     ; 1.903      ;
; -1.544 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.072     ; 2.471      ;
; -1.510 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 2.436      ;
; -1.508 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.087     ; 2.420      ;
; -1.456 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 2.382      ;
; -1.420 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 2.346      ;
; -1.352 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.657     ; 1.694      ;
; -1.315 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 2.239      ;
; -1.266 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.191      ;
; -1.242 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 2.166      ;
; -1.218 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 2.142      ;
; -1.210 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 2.134      ;
; -1.200 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 2.124      ;
; -1.184 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 2.108      ;
; -1.164 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.089      ;
; -1.148 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.073      ;
; -1.138 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 2.063      ;
; -1.135 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 2.059      ;
; -1.117 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 2.041      ;
; -1.111 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.470     ; 1.640      ;
; -1.111 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.470     ; 1.640      ;
; -1.110 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.470     ; 1.639      ;
; -1.110 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 2.034      ;
; -1.108 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.470     ; 1.637      ;
; -1.108 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.470     ; 1.637      ;
; -1.089 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 2.013      ;
; -1.086 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 2.010      ;
; -1.051 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 1.975      ;
; -1.043 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.074     ; 1.968      ;
; -1.039 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 1.963      ;
; -1.038 ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.071     ; 1.966      ;
; -1.037 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 1.961      ;
; -1.035 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 1.961      ;
; -1.033 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.073     ; 1.959      ;
; -1.032 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 1.956      ;
; -1.021 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.468     ; 1.552      ;
; -1.018 ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.071     ; 1.946      ;
; -1.007 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.468     ; 1.538      ;
; -1.005 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.468     ; 1.536      ;
; -0.997 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.075     ; 1.921      ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'uart:uart1|tx:tx1|busy~1'                                                                                                                              ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -3.392 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~13 ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.585      ; 3.524      ;
; -3.204 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~9  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.442      ; 3.313      ;
; -2.798 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~5  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.433      ; 2.909      ;
; -2.606 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.055     ; 2.608      ;
; -2.591 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~1   ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.546      ; 2.689      ;
; -2.528 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~1  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.433      ; 2.638      ;
; -2.481 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.008      ; 3.046      ;
; -2.352 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.533      ; 3.442      ;
; -2.288 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.865      ; 2.830      ;
; -2.266 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.050     ; 2.393      ;
; -2.164 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.390      ; 3.231      ;
; -1.803 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.381      ; 2.872      ;
; -1.641 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.050     ; 1.779      ;
; -1.623 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.857      ; 2.168      ;
; -1.551 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.494      ; 2.607      ;
; -1.533 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.381      ; 2.601      ;
; -1.347 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.050     ; 1.484      ;
; -1.342 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.857      ; 1.886      ;
; -1.299 ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.985      ; 1.846      ;
; -1.289 ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.053     ; 1.298      ;
; -1.102 ; uart:uart1|tx_data[7]                ; uart:uart1|tx:tx1|datafll[8]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.024      ; 2.403      ;
; -0.798 ; uart:uart1|tx_data[2]                ; uart:uart1|tx:tx1|datafll[3]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.986      ; 2.474      ;
; -0.757 ; uart:uart1|tx_data[3]                ; uart:uart1|tx:tx1|datafll[4]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.024      ; 2.471      ;
; -0.751 ; uart:uart1|tx_data[4]                ; uart:uart1|tx:tx1|datafll[5]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.024      ; 2.464      ;
; -0.742 ; uart:uart1|tx_data[5]                ; uart:uart1|tx:tx1|datafll[6]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.021      ; 2.442      ;
; -0.733 ; uart:uart1|tx_data[0]                ; uart:uart1|tx:tx1|datafll[1]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.002      ; 2.421      ;
; -0.713 ; uart:uart1|tx_data[6]                ; uart:uart1|tx:tx1|datafll[7]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.023      ; 2.432      ;
; -0.509 ; uart:uart1|tx_data[1]                ; uart:uart1|tx:tx1|datafll[2]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.024      ; 2.368      ;
; 0.688  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.444      ; 3.313      ;
; 0.875  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.301      ; 3.103      ;
; 1.172  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.444      ; 3.329      ;
; 1.232  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.292      ; 2.748      ;
; 1.360  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.301      ; 3.118      ;
; 1.495  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.405      ; 2.472      ;
; 1.502  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 4.292      ; 2.477      ;
; 1.767  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.292      ; 2.713      ;
; 1.973  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.405      ; 2.494      ;
; 2.037  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 4.292      ; 2.442      ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                  ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -2.934 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_start                                     ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 3.859      ; 1.126      ;
; -2.447 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_start                                     ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 3.859      ; 1.113      ;
; -0.875 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|estadoTX.esperaComandoEnviar                 ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.791      ; 2.117      ;
; -0.870 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|estadoTX.enviandoInformacao                  ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.791      ; 2.122      ;
; -0.771 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|enviar_busy                                  ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.785      ; 2.215      ;
; -0.448 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[7]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.774      ; 2.527      ;
; -0.448 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[0]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.774      ; 2.527      ;
; -0.448 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[1]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.774      ; 2.527      ;
; -0.448 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[3]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.774      ; 2.527      ;
; -0.448 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[4]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.774      ; 2.527      ;
; -0.448 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[6]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.774      ; 2.527      ;
; -0.448 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[5]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.774      ; 2.527      ;
; -0.389 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[2]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.790      ; 2.602      ;
; -0.388 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|estadoTX.esperaComandoEnviar                 ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.791      ; 2.104      ;
; -0.383 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|estadoTX.enviandoInformacao                  ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.791      ; 2.109      ;
; -0.284 ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|enviar_busy                                  ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.785      ; 2.202      ;
; -0.103 ; uart:uart1|estadoTX.esperaComandoEnviar                 ; uart:uart1|tx_start                                     ; clock                           ; clock       ; 0.000        ; 1.168      ; 1.236      ;
; -0.060 ; s_comm_enviar                                           ; uart:uart1|tx_start                                     ; clock                           ; clock       ; 0.000        ; 1.178      ; 1.289      ;
; -0.043 ; uart:uart1|tx:tx1|busy~_emulated                        ; uart:uart1|tx_start                                     ; uart:uart1|newClock:c1|newClock ; clock       ; 0.000        ; 1.081      ; 1.239      ;
; 0.039  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[7]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.774      ; 2.514      ;
; 0.039  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[0]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.774      ; 2.514      ;
; 0.039  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[1]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.774      ; 2.514      ;
; 0.039  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[3]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.774      ; 2.514      ;
; 0.039  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[4]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.774      ; 2.514      ;
; 0.039  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[6]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.774      ; 2.514      ;
; 0.039  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[5]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.774      ; 2.514      ;
; 0.098  ; uart:uart1|tx:tx1|busy~1                                ; uart:uart1|tx_data[2]                                   ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.790      ; 2.589      ;
; 0.333  ; t_des:crito1|des:mapDes|lc[14]                          ; t_des:crito1|des:mapDes|rd[14]                          ; clock                           ; clock       ; 0.000        ; 0.468      ; 0.972      ;
; 0.337  ; t_des:crito1|des:mapDes|done                            ; t_des:crito1|des:mapDes|done                            ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; s_ram_endereco[0]                                       ; s_ram_endereco[0]                                       ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; s_ram_endereco[4]                                       ; s_ram_endereco[4]                                       ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; s_ram_endereco[5]                                       ; s_ram_endereco[5]                                       ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; s_ram_endereco[2]                                       ; s_ram_endereco[2]                                       ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; s_ram_endereco[3]                                       ; s_ram_endereco[3]                                       ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; s_ram_endereco[7]                                       ; s_ram_endereco[7]                                       ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; s_ram_endereco[6]                                       ; s_ram_endereco[6]                                       ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; s_ram_endereco[9]                                       ; s_ram_endereco[9]                                       ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|des:mapDes|state.op_f3_working             ; t_des:crito1|des:mapDes|state.op_f3_working             ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|des:mapDes|state.op_f2_working             ; t_des:crito1|des:mapDes|state.op_f2_working             ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|des:mapDes|state.op_f1_working             ; t_des:crito1|des:mapDes|state.op_f1_working             ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.337  ; t_des:crito1|des:mapDes|state.op_f0_working             ; t_des:crito1|des:mapDes|state.op_f0_working             ; clock                           ; clock       ; 0.000        ; 0.089      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working  ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean    ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working  ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done     ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean    ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working  ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; reg_key_192[122]                                        ; reg_key_192[122]                                        ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; reg_key_192[118]                                        ; reg_key_192[118]                                        ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; reg_key_192[188]                                        ; reg_key_192[188]                                        ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; s_tdecodificador_displays[16]                           ; s_tdecodificador_displays[16]                           ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; s_tdecodificador_displays[17]                           ; s_tdecodificador_displays[17]                           ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; s_tdecodificador_displays[18]                           ; s_tdecodificador_displays[18]                           ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; s_tdecodificador_displays[6]                            ; s_tdecodificador_displays[6]                            ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; s_tdecodificador_displays[19]                           ; s_tdecodificador_displays[19]                           ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_ff_working             ; t_des:crito1|des:mapDes|state.op_ff_working             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_process_key            ; t_des:crito1|des:mapDes|state.op_process_key            ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_f2_clean               ; t_des:crito1|des:mapDes|state.op_f2_clean               ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_f6_working             ; t_des:crito1|des:mapDes|state.op_f6_working             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_f3_clean               ; t_des:crito1|des:mapDes|state.op_f3_clean               ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_f1_clean               ; t_des:crito1|des:mapDes|state.op_f1_clean               ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_f8_working             ; t_des:crito1|des:mapDes|state.op_f8_working             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_f9_working             ; t_des:crito1|des:mapDes|state.op_f9_working             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_fc_clean               ; t_des:crito1|des:mapDes|state.op_fc_clean               ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_fd_clean               ; t_des:crito1|des:mapDes|state.op_fd_clean               ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_fe_working             ; t_des:crito1|des:mapDes|state.op_fe_working             ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|state.op_f0_clean               ; t_des:crito1|des:mapDes|state.op_f0_clean               ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338  ; t_des:crito1|des:mapDes|sig_k_reset                     ; t_des:crito1|des:mapDes|sig_k_reset                     ; clock                           ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_working  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_done     ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_process_key ; t_un_des:decrito1|un_des:mapUN_Des|state.op_process_key ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_clean    ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_working  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip          ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip          ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done     ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean    ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_working  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done     ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean    ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_done     ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_clean    ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_working  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_clean    ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_done     ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_clean    ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_done     ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_done     ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_clean    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_clean    ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_working  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_working  ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_reset_key   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_reset_key   ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip_final    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip_final    ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; t_un_des:decrito1|un_des:mapUN_Des|done                 ; t_un_des:decrito1|un_des:mapUN_Des|done                 ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; reg_key_192[95]                                         ; reg_key_192[95]                                         ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; reg_key_192[86]                                         ; reg_key_192[86]                                         ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; reg_key_192[82]                                         ; reg_key_192[82]                                         ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; reg_key_192[54]                                         ; reg_key_192[54]                                         ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
; 0.339  ; reg_key_192[22]                                         ; reg_key_192[22]                                         ; clock                           ; clock       ; 0.000        ; 0.087      ; 0.597      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:uart1|tx:tx1|busy~1'                                                                                                                               ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -2.382 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.629      ; 2.247      ;
; -2.300 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.513      ; 2.213      ;
; -2.019 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.513      ; 2.494      ;
; -1.889 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.629      ; 2.260      ;
; -1.829 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.513      ; 2.204      ;
; -1.741 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.670      ; 2.929      ;
; -1.717 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 4.522      ; 2.805      ;
; -1.548 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.513      ; 2.485      ;
; -1.248 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.670      ; 2.942      ;
; -1.224 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 4.522      ; 2.818      ;
; 0.288  ; uart:uart1|tx_data[1]                ; uart:uart1|tx:tx1|datafll[2]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.367      ; 2.185      ;
; 0.322  ; uart:uart1|tx_data[7]                ; uart:uart1|tx:tx1|datafll[8]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.366      ; 2.218      ;
; 0.329  ; uart:uart1|tx_data[6]                ; uart:uart1|tx:tx1|datafll[7]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.365      ; 2.224      ;
; 0.340  ; uart:uart1|tx_data[5]                ; uart:uart1|tx:tx1|datafll[6]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.364      ; 2.234      ;
; 0.378  ; uart:uart1|tx_data[3]                ; uart:uart1|tx:tx1|datafll[4]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.366      ; 2.274      ;
; 0.384  ; uart:uart1|tx_data[4]                ; uart:uart1|tx:tx1|datafll[5]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.366      ; 2.280      ;
; 0.405  ; uart:uart1|tx_data[0]                ; uart:uart1|tx:tx1|datafll[1]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.344      ; 2.279      ;
; 0.462  ; uart:uart1|tx_data[2]                ; uart:uart1|tx:tx1|datafll[3]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.328      ; 2.320      ;
; 0.562  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~13 ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.954      ; 1.046      ;
; 0.760  ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.363      ; 1.643      ;
; 0.856  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~9  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.806      ; 1.192      ;
; 0.918  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~1  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.797      ; 1.245      ;
; 0.918  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~5  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.797      ; 1.245      ;
; 0.962  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~1   ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.913      ; 1.405      ;
; 0.993  ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.233      ; 1.746      ;
; 1.002  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.851      ; 2.373      ;
; 1.080  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.735      ; 2.335      ;
; 1.138  ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.053      ; 1.191      ;
; 1.250  ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.233      ; 2.003      ;
; 1.339  ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.050      ; 1.389      ;
; 1.361  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.735      ; 2.616      ;
; 1.598  ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.050      ; 1.648      ;
; 1.643  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.892      ; 3.055      ;
; 1.667  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.744      ; 2.931      ;
; 1.800  ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.389      ; 2.709      ;
; 1.820  ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.241      ; 2.581      ;
; 2.145  ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.050      ; 2.195      ;
; 2.269  ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.055      ; 2.324      ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'uart:uart1|newClock:c1|newClock'                                                                                                                                    ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.914 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 2.911      ; 1.188      ;
; -1.405 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 2.911      ; 1.197      ;
; -1.217 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.436      ; 2.410      ;
; -1.150 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.435      ; 2.476      ;
; -1.097 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.435      ; 2.529      ;
; -1.038 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.436      ; 2.589      ;
; -1.037 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.420      ; 2.574      ;
; -0.730 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.436      ; 2.397      ;
; -0.663 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.435      ; 2.463      ;
; -0.610 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.435      ; 2.516      ;
; -0.551 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.436      ; 2.576      ;
; -0.528 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.420      ; 2.583      ;
; 0.353  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|busy             ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|datafll[4]       ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|data[4]          ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|datafll[6]       ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|data[6]          ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|datafll[7]       ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|data[7]          ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|datafll[2]       ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|data[2]          ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|datafll[3]       ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|data[3]          ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|datafll[5]       ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|data[5]          ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|data[0]          ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|datafll[1]       ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; uart:uart1|rx:rx1|data[1]          ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.597      ;
; 0.403  ; uart:uart1|rx:rx1|datafll[0]       ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.646      ;
; 0.416  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.659      ;
; 0.437  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.680      ;
; 0.442  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.685      ;
; 0.590  ; uart:uart1|rx:rx1|datafll[5]       ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.833      ;
; 0.606  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.071      ; 0.848      ;
; 0.617  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 0.861      ;
; 0.625  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.868      ;
; 0.666  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.909      ;
; 0.669  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.912      ;
; 0.723  ; uart:uart1|rx:rx1|datafll[0]       ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 0.966      ;
; 0.768  ; uart:uart1|rx:rx1|datafll[6]       ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.012      ;
; 0.773  ; uart:uart1|rx:rx1|datafll[7]       ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.016      ;
; 0.785  ; uart:uart1|rx:rx1|estado.st_reset  ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.306     ; 0.650      ;
; 0.786  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.030      ;
; 0.795  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.039      ;
; 0.812  ; uart:uart1|rx:rx1|datafll[3]       ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.056      ;
; 0.821  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.065      ;
; 0.823  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.067      ;
; 0.824  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.068      ;
; 0.873  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.117      ;
; 0.969  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.213      ;
; 0.972  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.216      ;
; 0.974  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.218      ;
; 0.974  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.218      ;
; 0.978  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.222      ;
; 0.988  ; uart:uart1|rx:rx1|datafll[1]       ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.233      ;
; 0.991  ; uart:uart1|rx:rx1|datafll[4]       ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.236      ;
; 0.996  ; uart:uart1|rx:rx1|datafll[2]       ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.239      ;
; 1.003  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.246      ;
; 1.013  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.258      ;
; 1.015  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.133      ; 1.319      ;
; 1.027  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.270      ;
; 1.028  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.271      ;
; 1.031  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.274      ;
; 1.056  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.074      ; 1.301      ;
; 1.056  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.299      ;
; 1.063  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.307      ;
; 1.079  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.071      ; 1.321      ;
; 1.081  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.071      ; 1.323      ;
; 1.120  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.071      ; 1.362      ;
; 1.120  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.071      ; 1.362      ;
; 1.122  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.071      ; 1.364      ;
; 1.122  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.071      ; 1.364      ;
; 1.123  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.071      ; 1.365      ;
; 1.124  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.368      ;
; 1.126  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.058      ; 1.355      ;
; 1.129  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.373      ;
; 1.176  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.420      ;
; 1.183  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.427      ;
; 1.196  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.439      ;
; 1.198  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.441      ;
; 1.202  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.446      ;
; 1.209  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.452      ;
; 1.217  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.461      ;
; 1.235  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.478      ;
; 1.239  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.482      ;
; 1.264  ; uart:uart1|rx:rx1|estado.st_reset  ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.322     ; 1.113      ;
; 1.265  ; uart:uart1|rx:rx1|estado.st_reset  ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.307     ; 1.129      ;
; 1.270  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.071      ; 1.512      ;
; 1.293  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.536      ;
; 1.302  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.545      ;
; 1.307  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.550      ;
; 1.308  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.551      ;
; 1.328  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.057      ; 1.556      ;
; 1.332  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.073      ; 1.576      ;
; 1.341  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.072      ; 1.584      ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'uart:uart1|newClock:c1|newClock'                                                                                                                              ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -5.093 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -1.081     ; 5.001      ;
; -4.591 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.579     ; 5.001      ;
; -4.591 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.579     ; 5.001      ;
; -4.591 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.578     ; 5.002      ;
; -4.591 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.578     ; 5.002      ;
; -4.591 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.593     ; 4.987      ;
; -4.053 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.133     ; 4.919      ;
; -3.551 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.369      ; 4.919      ;
; -3.551 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.369      ; 4.919      ;
; -3.551 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.370      ; 4.920      ;
; -3.551 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.370      ; 4.920      ;
; -3.551 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.355      ; 4.905      ;
; -1.529 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 2.778      ; 4.806      ;
; -1.027 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.280      ; 4.806      ;
; -1.027 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.280      ; 4.806      ;
; -1.027 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.281      ; 4.807      ;
; -1.027 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.281      ; 4.807      ;
; -1.027 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 3.266      ; 4.792      ;
; -1.009 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 2.778      ; 4.786      ;
; -0.508 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.266      ; 4.773      ;
; -0.507 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.280      ; 4.786      ;
; -0.507 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.280      ; 4.786      ;
; -0.507 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.281      ; 4.787      ;
; -0.507 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 3.281      ; 4.787      ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clock'                                                                                                                                                              ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.321 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc1                   ; clock        ; clock       ; 1.000        ; -0.094     ; 2.226      ;
; -1.321 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_1                 ; clock        ; clock       ; 1.000        ; -0.094     ; 2.226      ;
; -1.321 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao2_1            ; clock        ; clock       ; 1.000        ; -0.094     ; 2.226      ;
; -1.253 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoa_2            ; clock        ; clock       ; 1.000        ; -0.474     ; 1.778      ;
; -1.253 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_a                 ; clock        ; clock       ; 1.000        ; -0.474     ; 1.778      ;
; -1.253 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_c                 ; clock        ; clock       ; 1.000        ; -0.474     ; 1.778      ;
; -1.253 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_d                 ; clock        ; clock       ; 1.000        ; -0.474     ; 1.778      ;
; -1.221 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_b                 ; clock        ; clock       ; 1.000        ; -0.473     ; 1.747      ;
; -1.221 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoc_2            ; clock        ; clock       ; 1.000        ; -0.473     ; 1.747      ;
; -1.221 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pronto                ; clock        ; clock       ; 1.000        ; -0.473     ; 1.747      ;
; -1.192 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao1_1            ; clock        ; clock       ; 1.000        ; -0.464     ; 1.727      ;
; -1.192 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|done                        ; clock        ; clock       ; 1.000        ; -0.464     ; 1.727      ;
; -1.164 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaob_2            ; clock        ; clock       ; 1.000        ; -0.076     ; 2.087      ;
; -1.164 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaod_2            ; clock        ; clock       ; 1.000        ; -0.076     ; 2.087      ;
; -1.164 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoe_2            ; clock        ; clock       ; 1.000        ; -0.076     ; 2.087      ;
; -1.164 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_e                 ; clock        ; clock       ; 1.000        ; -0.076     ; 2.087      ;
; -1.164 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaof_2            ; clock        ; clock       ; 1.000        ; -0.076     ; 2.087      ;
; -1.164 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_f                 ; clock        ; clock       ; 1.000        ; -0.076     ; 2.087      ;
; -1.164 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaog_1            ; clock        ; clock       ; 1.000        ; -0.076     ; 2.087      ;
; -1.164 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_g                 ; clock        ; clock       ; 1.000        ; -0.076     ; 2.087      ;
; -1.024 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_done                            ; clock        ; clock       ; 1.000        ; -0.077     ; 1.946      ;
; -1.024 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f0_done                            ; clock        ; clock       ; 1.000        ; -0.077     ; 1.946      ;
; -1.024 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|sig_f_reset                                 ; clock        ; clock       ; 1.000        ; -0.077     ; 1.946      ;
; -1.011 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ff_done                            ; clock        ; clock       ; 1.000        ; -0.070     ; 1.940      ;
; -1.011 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_done                            ; clock        ; clock       ; 1.000        ; -0.070     ; 1.940      ;
; -1.011 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fd_done                            ; clock        ; clock       ; 1.000        ; -0.070     ; 1.940      ;
; -1.011 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_done                            ; clock        ; clock       ; 1.000        ; -0.070     ; 1.940      ;
; -1.011 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_done                            ; clock        ; clock       ; 1.000        ; -0.070     ; 1.940      ;
; -1.011 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fc_done                            ; clock        ; clock       ; 1.000        ; -0.070     ; 1.940      ;
; -1.011 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_clean                           ; clock        ; clock       ; 1.000        ; -0.070     ; 1.940      ;
; -0.997 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_clean                           ; clock        ; clock       ; 1.000        ; -0.076     ; 1.920      ;
; -0.997 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f1_done                            ; clock        ; clock       ; 1.000        ; -0.076     ; 1.920      ;
; -0.978 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f7_working                         ; clock        ; clock       ; 1.000        ; -0.072     ; 1.905      ;
; -0.978 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f4_working                         ; clock        ; clock       ; 1.000        ; -0.072     ; 1.905      ;
; -0.978 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f5_working                         ; clock        ; clock       ; 1.000        ; -0.072     ; 1.905      ;
; -0.978 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_clean                           ; clock        ; clock       ; 1.000        ; -0.071     ; 1.906      ;
; -0.960 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|done                                        ; clock        ; clock       ; 1.000        ; 0.321      ; 2.280      ;
; -0.940 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f8_clean                           ; clock        ; clock       ; 1.000        ; -0.075     ; 1.864      ;
; -0.940 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_working                         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.864      ;
; -0.940 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fd_working                         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.864      ;
; -0.940 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_clean                           ; clock        ; clock       ; 1.000        ; -0.075     ; 1.864      ;
; -0.940 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_working                         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.864      ;
; -0.940 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fc_working                         ; clock        ; clock       ; 1.000        ; -0.075     ; 1.864      ;
; -0.894 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_xor                         ; clock        ; clock       ; 1.000        ; -0.088     ; 1.805      ;
; -0.894 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                       ; clock        ; clock       ; 1.000        ; -0.088     ; 1.805      ;
; -0.894 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_sbox                        ; clock        ; clock       ; 1.000        ; -0.088     ; 1.805      ;
; -0.894 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_p_box                       ; clock        ; clock       ; 1.000        ; -0.088     ; 1.805      ;
; -0.894 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.pronto                         ; clock        ; clock       ; 1.000        ; -0.088     ; 1.805      ;
; -0.875 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|sig_k_reset                                 ; clock        ; clock       ; 1.000        ; 0.313      ; 2.187      ;
; -0.861 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_working              ; clock        ; clock       ; 1.000        ; -0.083     ; 1.777      ;
; -0.859 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_done                 ; clock        ; clock       ; 1.000        ; -0.085     ; 1.773      ;
; -0.859 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_working              ; clock        ; clock       ; 1.000        ; -0.085     ; 1.773      ;
; -0.859 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_clean                ; clock        ; clock       ; 1.000        ; -0.085     ; 1.773      ;
; -0.858 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f6_working                         ; clock        ; clock       ; 1.000        ; 0.319      ; 2.176      ;
; -0.841 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_done                            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.765      ;
; -0.841 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f7_done                            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.765      ;
; -0.841 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f6_done                            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.765      ;
; -0.841 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f8_done                            ; clock        ; clock       ; 1.000        ; -0.075     ; 1.765      ;
; -0.831 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                      ; clock        ; clock       ; 1.000        ; -0.082     ; 1.748      ;
; -0.806 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sig_reset_sbox            ; clock        ; clock       ; 1.000        ; -0.086     ; 1.719      ;
; -0.804 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_working                         ; clock        ; clock       ; 1.000        ; 0.358      ; 2.161      ;
; -0.804 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f2_working                         ; clock        ; clock       ; 1.000        ; 0.358      ; 2.161      ;
; -0.804 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f1_working                         ; clock        ; clock       ; 1.000        ; 0.358      ; 2.161      ;
; -0.804 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f0_working                         ; clock        ; clock       ; 1.000        ; 0.358      ; 2.161      ;
; -0.795 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[24]                                  ; clock        ; clock       ; 1.000        ; -0.066     ; 1.728      ;
; -0.795 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[25]                                  ; clock        ; clock       ; 1.000        ; -0.066     ; 1.728      ;
; -0.795 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[26]                                  ; clock        ; clock       ; 1.000        ; -0.066     ; 1.728      ;
; -0.795 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[29]                                  ; clock        ; clock       ; 1.000        ; -0.066     ; 1.728      ;
; -0.795 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[32]                                  ; clock        ; clock       ; 1.000        ; -0.066     ; 1.728      ;
; -0.795 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[33]                                  ; clock        ; clock       ; 1.000        ; -0.066     ; 1.728      ;
; -0.789 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_working              ; clock        ; clock       ; 1.000        ; -0.087     ; 1.701      ;
; -0.789 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_done                 ; clock        ; clock       ; 1.000        ; -0.087     ; 1.701      ;
; -0.780 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[21]                                  ; clock        ; clock       ; 1.000        ; -0.073     ; 1.706      ;
; -0.780 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[23]                                  ; clock        ; clock       ; 1.000        ; -0.073     ; 1.706      ;
; -0.780 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[31]                                  ; clock        ; clock       ; 1.000        ; -0.073     ; 1.706      ;
; -0.728 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f4_done                            ; clock        ; clock       ; 1.000        ; -0.073     ; 1.654      ;
; -0.728 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f2_done                            ; clock        ; clock       ; 1.000        ; -0.073     ; 1.654      ;
; -0.728 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_reset_key                          ; clock        ; clock       ; 1.000        ; -0.073     ; 1.654      ;
; -0.728 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ip_final                           ; clock        ; clock       ; 1.000        ; -0.073     ; 1.654      ;
; -0.728 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.pronto                                ; clock        ; clock       ; 1.000        ; -0.073     ; 1.654      ;
; -0.699 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[50]                                  ; clock        ; clock       ; 1.000        ; -0.068     ; 1.630      ;
; -0.699 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[51]                                  ; clock        ; clock       ; 1.000        ; -0.068     ; 1.630      ;
; -0.699 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[52]                                  ; clock        ; clock       ; 1.000        ; -0.068     ; 1.630      ;
; -0.699 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[53]                                  ; clock        ; clock       ; 1.000        ; -0.068     ; 1.630      ;
; -0.699 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[54]                                  ; clock        ; clock       ; 1.000        ; -0.068     ; 1.630      ;
; -0.699 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[55]                                  ; clock        ; clock       ; 1.000        ; -0.068     ; 1.630      ;
; -0.578 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao1_1 ; clock        ; clock       ; 1.000        ; -0.069     ; 1.508      ;
; -0.578 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_1      ; clock        ; clock       ; 1.000        ; -0.069     ; 1.508      ;
; -0.578 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao2_1 ; clock        ; clock       ; 1.000        ; -0.069     ; 1.508      ;
; -0.573 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoa_2 ; clock        ; clock       ; 1.000        ; -0.073     ; 1.499      ;
; -0.573 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_a      ; clock        ; clock       ; 1.000        ; -0.073     ; 1.499      ;
; -0.573 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaob_2 ; clock        ; clock       ; 1.000        ; -0.073     ; 1.499      ;
; -0.573 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_b      ; clock        ; clock       ; 1.000        ; -0.073     ; 1.499      ;
; -0.573 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoc_2 ; clock        ; clock       ; 1.000        ; -0.073     ; 1.499      ;
; -0.573 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_c      ; clock        ; clock       ; 1.000        ; -0.073     ; 1.499      ;
; -0.573 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaod_2 ; clock        ; clock       ; 1.000        ; -0.073     ; 1.499      ;
; -0.573 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_d      ; clock        ; clock       ; 1.000        ; -0.073     ; 1.499      ;
; -0.573 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoe_2 ; clock        ; clock       ; 1.000        ; -0.073     ; 1.499      ;
; -0.573 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_e      ; clock        ; clock       ; 1.000        ; -0.073     ; 1.499      ;
; -0.573 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaof_2 ; clock        ; clock       ; 1.000        ; -0.073     ; 1.499      ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clock'                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.525 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_done                                ; clock        ; clock       ; 0.000        ; 0.470      ; 1.166      ;
; 0.525 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done                                ; clock        ; clock       ; 0.000        ; 0.470      ; 1.166      ;
; 0.525 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_done                                ; clock        ; clock       ; 0.000        ; 0.470      ; 1.166      ;
; 0.525 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_done                                ; clock        ; clock       ; 0.000        ; 0.470      ; 1.166      ;
; 0.525 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_done                                ; clock        ; clock       ; 0.000        ; 0.470      ; 1.166      ;
; 0.525 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip_final                               ; clock        ; clock       ; 0.000        ; 0.470      ; 1.166      ;
; 0.526 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.pronto                                                    ; clock        ; clock       ; 0.000        ; 0.470      ; 1.167      ;
; 0.530 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_xor                             ; clock        ; clock       ; 0.000        ; 0.468      ; 1.169      ;
; 0.556 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sig_reset_sbox         ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|state.liberaSbox            ; clock        ; clock       ; 0.000        ; 0.471      ; 1.198      ;
; 0.557 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.inicia ; clock        ; clock       ; 0.000        ; 0.470      ; 1.198      ;
; 0.698 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_process_key                            ; clock        ; clock       ; 0.000        ; 0.466      ; 1.335      ;
; 0.698 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_done                                ; clock        ; clock       ; 0.000        ; 0.466      ; 1.335      ;
; 0.733 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_done                                ; clock        ; clock       ; 0.000        ; 0.472      ; 1.376      ;
; 0.733 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_clean                               ; clock        ; clock       ; 0.000        ; 0.472      ; 1.376      ;
; 0.733 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working                             ; clock        ; clock       ; 0.000        ; 0.472      ; 1.376      ;
; 0.733 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean                               ; clock        ; clock       ; 0.000        ; 0.472      ; 1.376      ;
; 0.733 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working                             ; clock        ; clock       ; 0.000        ; 0.472      ; 1.376      ;
; 0.733 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done                                ; clock        ; clock       ; 0.000        ; 0.472      ; 1.376      ;
; 0.733 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean                               ; clock        ; clock       ; 0.000        ; 0.472      ; 1.376      ;
; 0.733 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working                             ; clock        ; clock       ; 0.000        ; 0.472      ; 1.376      ;
; 0.760 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc1                       ; clock        ; clock       ; 0.000        ; 0.472      ; 1.403      ;
; 0.876 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f6_clean                                          ; clock        ; clock       ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f5_clean                                          ; clock        ; clock       ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f4_clean                                          ; clock        ; clock       ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f7_clean                                          ; clock        ; clock       ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_ip                                                ; clock        ; clock       ; 0.000        ; 0.072      ; 1.119      ;
; 0.876 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_ff_clean                                          ; clock        ; clock       ; 0.000        ; 0.072      ; 1.119      ;
; 0.889 ; s_tdes_reset                                                     ; t_des:crito1|estado.state_reset                                                    ; clock        ; clock       ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3Opera                                                      ; clock        ; clock       ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1Carrega                                                    ; clock        ; clock       ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1Opera                                                      ; clock        ; clock       ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1SalvaInformacao                                            ; clock        ; clock       ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2Carrega                                                    ; clock        ; clock       ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2Opera                                                      ; clock        ; clock       ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2SalvaInformacao                                            ; clock        ; clock       ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3Carrega                                                    ; clock        ; clock       ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3SalvaInformacao                                            ; clock        ; clock       ; 0.000        ; 0.073      ; 1.133      ;
; 0.889 ; s_tdes_reset                                                     ; t_des:crito1|estado.pronto                                                         ; clock        ; clock       ; 0.000        ; 0.073      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[0]                                                   ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[24]                                                  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[28]                                                  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[1]                                                   ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[9]                                                   ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[5]                                                   ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[13]                                                  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[17]                                                  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[21]                                                  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[10]                                                  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[22]                                                  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[11]                                                  ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[7]                                                   ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferOut[22]                                                 ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.891 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferOut[27]                                                 ; clock        ; clock       ; 0.000        ; 0.071      ; 1.133      ;
; 0.910 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferOut[49]                                                 ; clock        ; clock       ; 0.000        ; 0.479      ; 1.560      ;
; 0.914 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip                                     ; clock        ; clock       ; 0.000        ; 0.464      ; 1.549      ;
; 0.914 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working                             ; clock        ; clock       ; 0.000        ; 0.464      ; 1.549      ;
; 0.914 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done                                ; clock        ; clock       ; 0.000        ; 0.464      ; 1.549      ;
; 0.914 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean                               ; clock        ; clock       ; 0.000        ; 0.464      ; 1.549      ;
; 0.914 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working                             ; clock        ; clock       ; 0.000        ; 0.464      ; 1.549      ;
; 0.914 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_reset_key                              ; clock        ; clock       ; 0.000        ; 0.464      ; 1.549      ;
; 0.914 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.pronto                                    ; clock        ; clock       ; 0.000        ; 0.464      ; 1.549      ;
; 0.917 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|state.liberaSbox                       ; clock        ; clock       ; 0.000        ; 0.071      ; 1.159      ;
; 0.917 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset                              ; clock        ; clock       ; 0.000        ; 0.071      ; 1.159      ;
; 0.917 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|state.espera                           ; clock        ; clock       ; 0.000        ; 0.071      ; 1.159      ;
; 0.917 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|state.pronto                           ; clock        ; clock       ; 0.000        ; 0.071      ; 1.159      ;
; 0.917 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|done                                   ; clock        ; clock       ; 0.000        ; 0.071      ; 1.159      ;
; 0.921 ; t_des:crito1|des:mapDes|sig_f_reset                              ; t_des:crito1|des:mapDes|f:mapF|done                                                ; clock        ; clock       ; 0.000        ; 0.072      ; 1.164      ;
; 0.923 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_clean                               ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
; 0.923 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_done                                ; clock        ; clock       ; 0.000        ; 0.072      ; 1.166      ;
; 0.925 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des3Opera                                              ; clock        ; clock       ; 0.000        ; 0.071      ; 1.167      ;
; 0.925 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des3SalvaInformacao                                    ; clock        ; clock       ; 0.000        ; 0.071      ; 1.167      ;
; 0.925 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des2Carrega                                            ; clock        ; clock       ; 0.000        ; 0.071      ; 1.167      ;
; 0.925 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des2Opera                                              ; clock        ; clock       ; 0.000        ; 0.071      ; 1.167      ;
; 0.925 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des2SalvaInformacao                                    ; clock        ; clock       ; 0.000        ; 0.071      ; 1.167      ;
; 0.925 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des1Carrega                                            ; clock        ; clock       ; 0.000        ; 0.071      ; 1.167      ;
; 0.925 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des1Opera                                              ; clock        ; clock       ; 0.000        ; 0.071      ; 1.167      ;
; 0.925 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.state_reset                                               ; clock        ; clock       ; 0.000        ; 0.071      ; 1.167      ;
; 0.925 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des3Carrega                                            ; clock        ; clock       ; 0.000        ; 0.071      ; 1.167      ;
; 0.925 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.un_des1SalvaInformacao                                    ; clock        ; clock       ; 0.000        ; 0.071      ; 1.167      ;
; 0.927 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_sbox                            ; clock        ; clock       ; 0.000        ; 0.071      ; 1.169      ;
; 0.927 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_p_box                           ; clock        ; clock       ; 0.000        ; 0.071      ; 1.169      ;
; 0.927 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.pronto                             ; clock        ; clock       ; 0.000        ; 0.071      ; 1.169      ;
; 0.927 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|done                                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.169      ;
; 0.931 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_process_key                                       ; clock        ; clock       ; 0.000        ; 0.467      ; 1.569      ;
; 0.931 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f5_done                                           ; clock        ; clock       ; 0.000        ; 0.467      ; 1.569      ;
; 0.931 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_fc_clean                                          ; clock        ; clock       ; 0.000        ; 0.467      ; 1.569      ;
; 0.931 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_fd_clean                                          ; clock        ; clock       ; 0.000        ; 0.467      ; 1.569      ;
; 0.933 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_clean                               ; clock        ; clock       ; 0.000        ; 0.466      ; 1.570      ;
; 0.933 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_clean                               ; clock        ; clock       ; 0.000        ; 0.466      ; 1.570      ;
; 0.933 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean                               ; clock        ; clock       ; 0.000        ; 0.466      ; 1.570      ;
; 0.933 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_clean                               ; clock        ; clock       ; 0.000        ; 0.466      ; 1.570      ;
; 0.941 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_2                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.183      ;
; 0.941 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao3_2                ; clock        ; clock       ; 0.000        ; 0.071      ; 1.183      ;
; 0.941 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_3                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.183      ;
; 0.941 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao4_2                ; clock        ; clock       ; 0.000        ; 0.071      ; 1.183      ;
; 0.941 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_4                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.183      ;
; 0.941 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao5_2                ; clock        ; clock       ; 0.000        ; 0.071      ; 1.183      ;
; 0.941 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_5                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.183      ;
; 0.941 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao6_2                ; clock        ; clock       ; 0.000        ; 0.071      ; 1.183      ;
; 0.941 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_6                     ; clock        ; clock       ; 0.000        ; 0.071      ; 1.183      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'uart:uart1|newClock:c1|newClock'                                                                                                                              ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.898 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.435      ; 4.524      ;
; 0.898 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.435      ; 4.524      ;
; 0.898 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.436      ; 4.525      ;
; 0.898 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.436      ; 4.525      ;
; 0.900 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 3.420      ; 4.511      ;
; 1.385 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.435      ; 4.511      ;
; 1.385 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.435      ; 4.511      ;
; 1.385 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.436      ; 4.512      ;
; 1.385 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.436      ; 4.512      ;
; 1.387 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 3.420      ; 4.498      ;
; 1.422 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 2.911      ; 4.524      ;
; 1.909 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 2.911      ; 4.511      ;
; 3.809 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.657      ; 4.637      ;
; 3.809 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.657      ; 4.637      ;
; 3.809 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.658      ; 4.638      ;
; 3.809 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.658      ; 4.638      ;
; 3.811 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.642      ; 4.624      ;
; 4.333 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.133      ; 4.637      ;
; 4.827 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.281     ; 4.747      ;
; 4.827 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.281     ; 4.747      ;
; 4.827 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.280     ; 4.748      ;
; 4.827 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.280     ; 4.748      ;
; 4.829 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.296     ; 4.734      ;
; 5.351 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.805     ; 4.747      ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                                                                                                ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a22~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a22~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a22~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~portb_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a6~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; clock ; Rise       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[0]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[10]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[11]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[12]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[13]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[14]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[15]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[16]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[17]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[18]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[19]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[1]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[20]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[21]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[22]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[23]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[24]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[25]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[26]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[27]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[28]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[29]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[2]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[30]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[31]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[32]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[33]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[34]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[35]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[36]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[37]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[38]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[39]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[3]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[40]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[41]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[42]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[43]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[44]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[45]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[46]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[47]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[48]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[49]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[4]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[50]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[51]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[52]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[53]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[54]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[55]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[56]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[57]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[58]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[59]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[5]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[60]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[61]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[62]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[63]                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[6]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[7]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[8]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; bloco[9]                                                                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; contador[0]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; contador[1]                                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clock ; Rise       ; contador[2]                                                                                          ;
+--------+--------------+----------------+------------+-------+------------+------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|newClock:c1|newClock'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.206  ; 0.424        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; 0.222  ; 0.440        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; 0.240  ; 0.458        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; 0.241  ; 0.459        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; 0.242  ; 0.460        ; 0.218          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; 0.352  ; 0.538        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; 0.353  ; 0.539        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; 0.371  ; 0.557        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; 0.387  ; 0.573        ; 0.186          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; 0.464  ; 0.464        ; 0.000          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|tx1|busy~_emulated|clk         ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|rx1|estado.st_reset|clk        ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|c1|newClock~clkctrl|inclk[0]   ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|c1|newClock~clkctrl|outclk     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|tx:tx1|busy~1'                                                                      ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[1]           ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[3]           ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[8]           ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[2]           ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[4]           ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[5]           ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[6]           ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[7]           ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[1]~9           ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[2]~5           ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[3]~1           ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]|datad             ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[3]|datad             ;
; 0.414 ; 0.414        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[8]|datad             ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[2]|datad             ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[4]|datad             ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[5]|datad             ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[6]|datad             ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[7]|datad             ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|inclk[0] ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|outclk   ;
; 0.434 ; 0.434        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|tx_line~1            ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[0]~13          ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[1]~9|datad             ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|datad                 ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[2]~5|datad             ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[3]~1|datad             ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|tx_line~1|datac              ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|combout         ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[0]~13|datac            ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|inclk[0]       ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|outclk         ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|datab                 ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|datad           ;
; 0.487 ; 0.487        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|combout               ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|combout               ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|datad           ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|datab                 ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|inclk[0]       ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|outclk         ;
; 0.552 ; 0.552        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|combout         ;
; 0.553 ; 0.553        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[0]~13|datac            ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|tx_line~1|datac              ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|datad                 ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[2]~5|datad             ;
; 0.559 ; 0.559        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[3]~1|datad             ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[1]~9|datad             ;
; 0.564 ; 0.564        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[0]~13          ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|tx_line~1            ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|inclk[0] ;
; 0.570 ; 0.570        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|outclk   ;
; 0.584 ; 0.584        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[4]|datad             ;
; 0.584 ; 0.584        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[5]|datad             ;
; 0.584 ; 0.584        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[7]|datad             ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[2]|datad             ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[6]|datad             ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[8]|datad             ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]|datad             ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[3]|datad             ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[2]~5           ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[3]~1           ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[1]~9           ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[4]           ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[5]           ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[7]           ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[2]           ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[6]           ;
; 0.619 ; 0.619        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[8]           ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[1]           ;
; 0.623 ; 0.623        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[3]           ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; botao_0   ; clock                           ; 2.578 ; 2.834 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; 4.280 ; 4.635 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; 3.756 ; 4.119 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; 2.703 ; 3.053 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; botao_0   ; clock                           ; -2.046 ; -2.326 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; -3.309 ; -3.649 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; -2.806 ; -3.153 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; -1.222 ; -1.557 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 12.444 ; 12.309 ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 8.473  ; 8.482  ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 9.388  ; 9.463  ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 8.182  ; 8.084  ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 9.395  ; 9.167  ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 9.179  ; 9.046  ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 12.444 ; 12.309 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 8.944  ; 8.895  ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 7.143  ; 7.156  ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 8.222  ; 8.205  ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 8.173  ; 8.144  ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 9.408  ; 9.334  ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 7.135  ; 7.080  ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 8.608  ; 8.563  ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 9.549  ; 9.532  ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 7.717  ; 7.645  ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 7.400  ; 7.323  ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 7.993  ; 7.788  ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 7.973  ; 7.769  ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 8.073  ; 7.827  ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 7.790  ; 7.620  ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 7.806  ; 8.075  ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 7.130  ; 7.072  ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 7.526  ; 7.438  ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 8.379  ; 8.420  ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 9.134  ; 8.909  ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 7.605  ; 7.611  ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 9.246  ; 9.015  ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 8.790  ; 8.983  ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 9.200  ; 9.068  ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 8.553  ; 8.430  ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 7.822  ; 7.732  ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 7.662  ; 7.547  ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 7.850  ; 7.709  ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 7.912  ; 7.826  ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 7.377  ; 7.434  ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 8.074  ; 7.907  ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 9.631  ; 9.522  ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 8.942  ; 8.844  ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 7.562  ; 7.436  ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 6.894  ; 6.870  ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 7.866  ; 7.727  ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 7.040  ; 7.106  ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 7.715  ; 7.562  ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 7.615  ; 7.538  ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 7.849  ; 7.764  ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 8.305  ; 8.143  ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 7.067  ; 7.022  ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 8.993  ; 8.904  ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 6.757  ; 6.782  ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 7.865  ; 7.797  ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 7.089  ; 7.020  ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 8.163  ; 7.978  ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 8.187  ; 8.019  ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 7.131  ; 7.076  ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 7.214  ; 7.072  ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 8.306  ; 8.367  ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 9.882  ; 9.646  ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 11.991 ; 11.716 ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 11.363 ; 10.951 ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 11.991 ; 11.716 ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 10.128 ; 9.889  ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 10.417 ; 10.296 ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 9.220  ; 9.236  ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 9.456  ; 9.259  ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 7.793  ; 7.747  ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 9.260  ; 9.082  ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 10.758 ; 10.533 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 9.357  ; 9.177  ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 6.311  ; 6.133  ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 9.766  ; 9.582  ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                            ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 6.510  ; 6.535  ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 8.160  ; 8.168  ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 9.085  ; 9.159  ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 7.880  ; 7.785  ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 9.042  ; 8.823  ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 8.834  ; 8.707  ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 12.016 ; 11.889 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 8.609  ; 8.562  ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 6.880  ; 6.892  ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 7.919  ; 7.902  ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 7.872  ; 7.843  ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 9.058  ; 8.987  ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 6.877  ; 6.823  ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 8.333  ; 8.292  ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 9.239  ; 9.221  ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 7.436  ; 7.365  ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 7.132  ; 7.056  ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 7.701  ; 7.502  ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 7.681  ; 7.483  ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 7.777  ; 7.539  ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 7.506  ; 7.341  ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 7.520  ; 7.780  ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 6.872  ; 6.815  ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 7.247  ; 7.162  ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 8.116  ; 8.156  ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 8.793  ; 8.576  ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 7.326  ; 7.332  ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 8.902  ; 8.680  ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 8.462  ; 8.648  ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 8.856  ; 8.729  ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 8.236  ; 8.117  ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 7.536  ; 7.449  ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 7.382  ; 7.272  ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 7.561  ; 7.425  ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 7.621  ; 7.537  ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 7.106  ; 7.161  ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 7.776  ; 7.615  ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 9.318  ; 9.215  ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 8.609  ; 8.514  ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 7.286  ; 7.164  ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 6.644  ; 6.621  ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 7.576  ; 7.442  ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 6.784  ; 6.848  ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 7.431  ; 7.283  ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 7.335  ; 7.260  ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 7.558  ; 7.476  ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 7.997  ; 7.841  ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 6.808  ; 6.764  ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 8.705  ; 8.621  ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 6.510  ; 6.535  ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 7.575  ; 7.509  ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 6.830  ; 6.763  ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 7.862  ; 7.684  ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 7.886  ; 7.724  ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 6.871  ; 6.818  ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 6.951  ; 6.815  ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 7.997  ; 8.056  ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 9.510  ; 9.283  ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 7.507  ; 7.463  ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 10.934 ; 10.537 ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 11.536 ; 11.271 ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 9.750  ; 9.520  ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 10.028 ; 9.911  ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 8.877  ; 8.892  ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 9.105  ; 8.915  ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 7.507  ; 7.463  ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 8.917  ; 8.745  ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 9.911  ; 9.770  ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 8.655  ; 8.470  ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 5.972  ; 5.831  ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 5.959  ; 5.818  ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; uart:uart1|newClock:c1|newClock ; -1.933 ; -12.785       ;
; uart:uart1|tx:tx1|busy~1        ; -1.535 ; -6.970        ;
; clock                           ; -1.515 ; -3843.145     ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -1.835 ; -7.170        ;
; uart:uart1|tx:tx1|busy~1        ; -1.614 ; -7.209        ;
; uart:uart1|newClock:c1|newClock ; -1.014 ; -4.865        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                    ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; uart:uart1|newClock:c1|newClock ; -2.791 ; -14.614       ;
; clock                           ; -0.305 ; -9.655        ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                    ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clock                           ; 0.282 ; 0.000         ;
; uart:uart1|newClock:c1|newClock ; 0.489 ; 0.000         ;
+---------------------------------+-------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clock                           ; -3.000 ; -5121.018     ;
; uart:uart1|newClock:c1|newClock ; -1.000 ; -32.000       ;
; uart:uart1|tx:tx1|busy~1        ; 0.271  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:uart1|newClock:c1|newClock'                                                                                                                                     ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.933 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.958     ; 1.462      ;
; -1.752 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.886     ; 1.353      ;
; -1.752 ; uart:uart1|tx:tx1|datafll[1]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.175     ; 1.064      ;
; -1.719 ; uart:uart1|tx:tx1|datafll[7]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.182     ; 1.024      ;
; -1.717 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.373     ; 0.831      ;
; -1.699 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.880     ; 1.306      ;
; -1.695 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.945     ; 1.237      ;
; -1.693 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.945     ; 1.235      ;
; -1.685 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.875     ; 1.297      ;
; -1.671 ; uart:uart1|tx:tx1|datafll[6]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.180     ; 0.978      ;
; -1.657 ; uart:uart1|tx:tx1|datafll[8]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.183     ; 0.961      ;
; -1.649 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.947     ; 1.189      ;
; -1.645 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.947     ; 1.185      ;
; -1.607 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.301     ; 0.793      ;
; -1.603 ; uart:uart1|tx:tx1|datafll[5]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.183     ; 0.907      ;
; -1.602 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.295     ; 0.794      ;
; -1.588 ; uart:uart1|tx:tx1|datafll[3]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.175     ; 0.900      ;
; -1.546 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.867     ; 1.166      ;
; -1.544 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.875     ; 1.156      ;
; -1.540 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.869     ; 1.158      ;
; -1.539 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.867     ; 1.159      ;
; -1.532 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.869     ; 1.150      ;
; -1.526 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.867     ; 1.146      ;
; -1.512 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.873     ; 1.126      ;
; -1.510 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.873     ; 1.124      ;
; -1.491 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.880     ; 1.098      ;
; -1.491 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.869     ; 1.109      ;
; -1.486 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.295     ; 0.678      ;
; -1.449 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.431     ; 1.995      ;
; -1.448 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.869     ; 1.066      ;
; -1.434 ; uart:uart1|tx:tx1|datafll[4]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.183     ; 0.738      ;
; -1.305 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.846     ; 1.436      ;
; -1.293 ; uart:uart1|tx:tx1|datafll[2]         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -1.184     ; 0.596      ;
; -1.254 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.420     ; 1.811      ;
; -1.247 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.418     ; 1.806      ;
; -1.243 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.420     ; 1.800      ;
; -1.240 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.418     ; 1.799      ;
; -1.073 ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; -0.928     ; 0.632      ;
; -0.757 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.054     ; 1.690      ;
; -0.645 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.054     ; 1.578      ;
; -0.589 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.517     ; 1.059      ;
; -0.584 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.052     ; 1.519      ;
; -0.578 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.345      ; 1.910      ;
; -0.578 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.522      ;
; -0.548 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.517     ; 1.018      ;
; -0.535 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.515     ; 1.007      ;
; -0.519 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.041     ; 1.465      ;
; -0.517 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.041     ; 1.463      ;
; -0.481 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.070     ; 1.398      ;
; -0.479 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.423      ;
; -0.469 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.413      ;
; -0.437 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.381      ;
; -0.433 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.039     ; 1.381      ;
; -0.426 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.039     ; 1.374      ;
; -0.425 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.041     ; 1.371      ;
; -0.423 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.358      ; 1.768      ;
; -0.421 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.515     ; 0.893      ;
; -0.420 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.041     ; 1.366      ;
; -0.419 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.356      ; 1.762      ;
; -0.417 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.041     ; 1.363      ;
; -0.416 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.358      ; 1.761      ;
; -0.411 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.356      ; 1.754      ;
; -0.405 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.041     ; 1.351      ;
; -0.388 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.039     ; 1.336      ;
; -0.378 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.052     ; 1.313      ;
; -0.378 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.041     ; 1.324      ;
; -0.335 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.041     ; 1.281      ;
; -0.223 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.165      ;
; -0.211 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.153      ;
; -0.202 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.044     ; 1.145      ;
; -0.201 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.143      ;
; -0.200 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.044     ; 1.143      ;
; -0.194 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.044     ; 1.137      ;
; -0.185 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.044     ; 1.128      ;
; -0.184 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.126      ;
; -0.181 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.123      ;
; -0.171 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.113      ;
; -0.167 ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.039     ; 1.115      ;
; -0.167 ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.039     ; 1.115      ;
; -0.164 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.106      ;
; -0.163 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.247     ; 0.903      ;
; -0.162 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.247     ; 0.902      ;
; -0.162 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.104      ;
; -0.161 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.247     ; 0.901      ;
; -0.159 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.247     ; 0.899      ;
; -0.159 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.247     ; 0.899      ;
; -0.153 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.095      ;
; -0.143 ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.085      ;
; -0.109 ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.040     ; 1.056      ;
; -0.098 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.044     ; 1.041      ;
; -0.097 ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.040     ; 1.044      ;
; -0.083 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.245     ; 0.825      ;
; -0.072 ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.016      ;
; -0.070 ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.044     ; 1.013      ;
; -0.070 ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.014      ;
; -0.070 ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.045     ; 1.012      ;
; -0.069 ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.013      ;
; -0.068 ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.012      ;
; -0.064 ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.043     ; 1.008      ;
; -0.060 ; uart:uart1|rx:rx1|estado.st_reset    ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.246     ; 0.801      ;
+--------+--------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'uart:uart1|tx:tx1|busy~1'                                                                                                                              ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -1.535 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~13 ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.394      ; 1.911      ;
; -1.422 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~9  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.325      ; 1.789      ;
; -1.179 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~5  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.320      ; 1.546      ;
; -1.060 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~1   ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.366      ; 1.409      ;
; -1.025 ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~1  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.320      ; 1.392      ;
; -1.003 ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.033     ; 1.462      ;
; -0.975 ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.723      ; 1.690      ;
; -0.856 ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.654      ; 1.562      ;
; -0.815 ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.030     ; 1.337      ;
; -0.727 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.170      ; 1.889      ;
; -0.614 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.101      ; 1.767      ;
; -0.446 ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.651      ; 1.154      ;
; -0.413 ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.029     ; 0.941      ;
; -0.392 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.096      ; 1.545      ;
; -0.296 ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.651      ; 1.004      ;
; -0.289 ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 0.709      ; 0.991      ;
; -0.269 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.142      ; 1.404      ;
; -0.261 ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.029     ; 0.789      ;
; -0.255 ; uart:uart1|tx_data[7]                ; uart:uart1|tx:tx1|datafll[8]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.280      ; 1.375      ;
; -0.238 ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.096      ; 1.391      ;
; -0.232 ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; -0.031     ; 0.694      ;
; -0.118 ; uart:uart1|tx_data[2]                ; uart:uart1|tx:tx1|datafll[3]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.257      ; 1.429      ;
; -0.098 ; uart:uart1|tx_data[0]                ; uart:uart1|tx:tx1|datafll[1]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.271      ; 1.421      ;
; -0.092 ; uart:uart1|tx_data[4]                ; uart:uart1|tx:tx1|datafll[5]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.279      ; 1.425      ;
; -0.086 ; uart:uart1|tx_data[3]                ; uart:uart1|tx:tx1|datafll[4]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.279      ; 1.419      ;
; -0.072 ; uart:uart1|tx_data[5]                ; uart:uart1|tx:tx1|datafll[6]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.277      ; 1.401      ;
; -0.028 ; uart:uart1|tx_data[6]                ; uart:uart1|tx:tx1|datafll[7]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.278      ; 1.374      ;
; 0.063  ; uart:uart1|tx_data[1]                ; uart:uart1|tx:tx1|datafll[2]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 1.280      ; 1.365      ;
; 0.862  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.682      ; 1.812      ;
; 0.975  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.613      ; 1.690      ;
; 1.197  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.608      ; 1.468      ;
; 1.320  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.654      ; 1.327      ;
; 1.351  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.500        ; 2.608      ; 1.314      ;
; 1.352  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 2.682      ; 1.822      ;
; 1.465  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 2.613      ; 1.700      ;
; 1.687  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 2.608      ; 1.478      ;
; 1.810  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 2.654      ; 1.337      ;
; 1.841  ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 1.000        ; 2.608      ; 1.324      ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                               ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.515 ; t_des:crito1|des:mapDes|state.op_f6_working ; t_des:crito1|des:mapDes|sig_f_key[21]                                                                ; clock        ; clock       ; 1.000        ; -0.070     ; 2.432      ;
; -1.514 ; t_des:crito1|des:mapDes|state.op_f6_working ; t_des:crito1|des:mapDes|sig_f_key[40]                                                                ; clock        ; clock       ; 1.000        ; -0.256     ; 2.245      ;
; -1.507 ; t_des:crito1|des:mapDes|state.op_fe_working ; t_des:crito1|des:mapDes|sig_f_halfBlock[6]                                                           ; clock        ; clock       ; 1.000        ; -0.234     ; 2.260      ;
; -1.505 ; estado.st_menuTexto                         ; contador[2]                                                                                          ; clock        ; clock       ; 1.000        ; -0.248     ; 2.244      ;
; -1.494 ; t_des:crito1|des:mapDes|state.op_f6_working ; t_des:crito1|des:mapDes|sig_f_key[8]                                                                 ; clock        ; clock       ; 1.000        ; -0.081     ; 2.400      ;
; -1.493 ; t_des:crito1|des:mapDes|state.op_f6_working ; t_des:crito1|des:mapDes|sig_f_key[37]                                                                ; clock        ; clock       ; 1.000        ; -0.083     ; 2.397      ;
; -1.488 ; uart:uart1|dado_recebido[1]                 ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.044     ; 2.431      ;
; -1.486 ; t_des:crito1|des:mapDes|state.op_f1_working ; t_des:crito1|des:mapDes|sig_f_key[33]                                                                ; clock        ; clock       ; 1.000        ; -0.264     ; 2.209      ;
; -1.478 ; estado.st_menuPrincipal                     ; contador[1]                                                                                          ; clock        ; clock       ; 1.000        ; -0.225     ; 2.240      ;
; -1.478 ; estado.st_menuPrincipal                     ; contador[0]                                                                                          ; clock        ; clock       ; 1.000        ; -0.225     ; 2.240      ;
; -1.475 ; t_des:crito1|des:mapDes|state.op_f1_working ; t_des:crito1|des:mapDes|sig_f_key[1]                                                                 ; clock        ; clock       ; 1.000        ; -0.274     ; 2.188      ;
; -1.473 ; t_des:crito1|des:mapDes|state.op_fe_working ; t_des:crito1|des:mapDes|sig_f_key[9]                                                                 ; clock        ; clock       ; 1.000        ; -0.234     ; 2.226      ;
; -1.448 ; t_des:crito1|des:mapDes|state.op_fe_working ; t_des:crito1|des:mapDes|sig_f_halfBlock[7]                                                           ; clock        ; clock       ; 1.000        ; -0.249     ; 2.186      ;
; -1.448 ; t_des:crito1|des:mapDes|state.op_f0_working ; t_des:crito1|des:mapDes|sig_f_key[1]                                                                 ; clock        ; clock       ; 1.000        ; -0.274     ; 2.161      ;
; -1.447 ; t_des:crito1|des:mapDes|state.op_ff_working ; t_des:crito1|des:mapDes|sig_f_key[0]                                                                 ; clock        ; clock       ; 1.000        ; -0.249     ; 2.185      ;
; -1.447 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[0]                                                                 ; clock        ; clock       ; 1.000        ; -0.046     ; 2.388      ;
; -1.447 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[12]                                                                ; clock        ; clock       ; 1.000        ; -0.046     ; 2.388      ;
; -1.447 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[7]                                                           ; clock        ; clock       ; 1.000        ; -0.046     ; 2.388      ;
; -1.447 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[10]                                                                ; clock        ; clock       ; 1.000        ; -0.046     ; 2.388      ;
; -1.445 ; i[0]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~portb_address_reg0 ; clock        ; clock       ; 1.000        ; 0.150      ; 2.604      ;
; -1.441 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[30]                                                                ; clock        ; clock       ; 1.000        ; -0.042     ; 2.386      ;
; -1.441 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[43]                                                                ; clock        ; clock       ; 1.000        ; -0.042     ; 2.386      ;
; -1.441 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[28]                                                                ; clock        ; clock       ; 1.000        ; -0.042     ; 2.386      ;
; -1.441 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[25]                                                                ; clock        ; clock       ; 1.000        ; -0.042     ; 2.386      ;
; -1.441 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[0]                                                                 ; clock        ; clock       ; 1.000        ; -0.046     ; 2.382      ;
; -1.441 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[12]                                                                ; clock        ; clock       ; 1.000        ; -0.046     ; 2.382      ;
; -1.441 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[7]                                                           ; clock        ; clock       ; 1.000        ; -0.046     ; 2.382      ;
; -1.441 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[10]                                                                ; clock        ; clock       ; 1.000        ; -0.046     ; 2.382      ;
; -1.440 ; t_des:crito1|des:mapDes|state.op_f1_working ; t_des:crito1|des:mapDes|sig_f_key[35]                                                                ; clock        ; clock       ; 1.000        ; -0.095     ; 2.332      ;
; -1.435 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[30]                                                                ; clock        ; clock       ; 1.000        ; -0.042     ; 2.380      ;
; -1.435 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[43]                                                                ; clock        ; clock       ; 1.000        ; -0.042     ; 2.380      ;
; -1.435 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[28]                                                                ; clock        ; clock       ; 1.000        ; -0.042     ; 2.380      ;
; -1.435 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[25]                                                                ; clock        ; clock       ; 1.000        ; -0.042     ; 2.380      ;
; -1.432 ; t_des:crito1|des:mapDes|state.op_fe_working ; t_des:crito1|des:mapDes|sig_f_halfBlock[12]                                                          ; clock        ; clock       ; 1.000        ; -0.066     ; 2.353      ;
; -1.431 ; t_des:crito1|des:mapDes|state.op_ff_working ; t_des:crito1|des:mapDes|sig_f_halfBlock[14]                                                          ; clock        ; clock       ; 1.000        ; -0.234     ; 2.184      ;
; -1.427 ; t_des:crito1|des:mapDes|state.op_f1_working ; t_des:crito1|des:mapDes|sig_f_key[10]                                                                ; clock        ; clock       ; 1.000        ; -0.281     ; 2.133      ;
; -1.422 ; estado.st_carregando_texto                  ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~portb_address_reg0 ; clock        ; clock       ; 1.000        ; 0.160      ; 2.591      ;
; -1.422 ; t_des:crito1|des:mapDes|state.op_f9_working ; t_des:crito1|des:mapDes|sig_f_key[22]                                                                ; clock        ; clock       ; 1.000        ; -0.239     ; 2.170      ;
; -1.419 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[40]                                                                ; clock        ; clock       ; 1.000        ; -0.041     ; 2.365      ;
; -1.419 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[5]                                                                 ; clock        ; clock       ; 1.000        ; -0.041     ; 2.365      ;
; -1.419 ; t_des:crito1|des:mapDes|state.op_fe_working ; t_des:crito1|des:mapDes|sig_f_halfBlock[27]                                                          ; clock        ; clock       ; 1.000        ; -0.244     ; 2.162      ;
; -1.419 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[27]                                                          ; clock        ; clock       ; 1.000        ; -0.041     ; 2.365      ;
; -1.417 ; uart:uart1|dado_recebido[3]                 ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.042     ; 2.362      ;
; -1.416 ; t_des:crito1|des:mapDes|state.op_f8_working ; t_des:crito1|des:mapDes|sig_f_key[23]                                                                ; clock        ; clock       ; 1.000        ; -0.037     ; 2.366      ;
; -1.415 ; t_des:crito1|des:mapDes|state.op_f9_working ; t_des:crito1|des:mapDes|sig_f_key[19]                                                                ; clock        ; clock       ; 1.000        ; -0.242     ; 2.160      ;
; -1.414 ; uart:uart1|dado_recebido[3]                 ; estado.st_menuTexto                                                                                  ; clock        ; clock       ; 1.000        ; 0.161      ; 2.562      ;
; -1.414 ; uart:uart1|dado_recebido[5]                 ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.044     ; 2.357      ;
; -1.413 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[40]                                                                ; clock        ; clock       ; 1.000        ; -0.041     ; 2.359      ;
; -1.413 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[5]                                                                 ; clock        ; clock       ; 1.000        ; -0.041     ; 2.359      ;
; -1.413 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[27]                                                          ; clock        ; clock       ; 1.000        ; -0.041     ; 2.359      ;
; -1.412 ; estado.st_menuPrincipal                     ; contador[2]                                                                                          ; clock        ; clock       ; 1.000        ; -0.230     ; 2.169      ;
; -1.411 ; t_des:crito1|des:mapDes|state.op_f9_working ; t_des:crito1|des:mapDes|sig_f_halfBlock[18]                                                          ; clock        ; clock       ; 1.000        ; -0.234     ; 2.164      ;
; -1.409 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[29]                                                          ; clock        ; clock       ; 1.000        ; -0.024     ; 2.372      ;
; -1.409 ; t_des:crito1|des:mapDes|state.op_f5_working ; t_des:crito1|des:mapDes|sig_f_key[16]                                                                ; clock        ; clock       ; 1.000        ; -0.043     ; 2.353      ;
; -1.403 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[29]                                                          ; clock        ; clock       ; 1.000        ; -0.024     ; 2.366      ;
; -1.401 ; t_des:crito1|des:mapDes|state.op_f3_working ; t_des:crito1|des:mapDes|sig_f_key[9]                                                                 ; clock        ; clock       ; 1.000        ; -0.266     ; 2.122      ;
; -1.400 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[21]                                                          ; clock        ; clock       ; 1.000        ; -0.026     ; 2.361      ;
; -1.400 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[10]                                                          ; clock        ; clock       ; 1.000        ; -0.026     ; 2.361      ;
; -1.398 ; uart:uart1|dado_recebido[3]                 ; estado.st_carregando_texto                                                                           ; clock        ; clock       ; 1.000        ; -0.050     ; 2.335      ;
; -1.398 ; uart:uart1|dado_recebido[1]                 ; estado.st_carregando_texto                                                                           ; clock        ; clock       ; 1.000        ; -0.052     ; 2.333      ;
; -1.397 ; t_des:crito1|des:mapDes|state.op_f9_working ; t_des:crito1|des:mapDes|sig_f_key[36]                                                                ; clock        ; clock       ; 1.000        ; -0.061     ; 2.323      ;
; -1.394 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[22]                                                          ; clock        ; clock       ; 1.000        ; -0.029     ; 2.352      ;
; -1.394 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[33]                                                                ; clock        ; clock       ; 1.000        ; -0.029     ; 2.352      ;
; -1.394 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_key[9]                                                                 ; clock        ; clock       ; 1.000        ; -0.031     ; 2.350      ;
; -1.394 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[6]                                                           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.350      ;
; -1.394 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[14]                                                          ; clock        ; clock       ; 1.000        ; -0.031     ; 2.350      ;
; -1.394 ; t_des:crito1|des:mapDes|state.op_f7_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[18]                                                          ; clock        ; clock       ; 1.000        ; -0.031     ; 2.350      ;
; -1.394 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[21]                                                          ; clock        ; clock       ; 1.000        ; -0.026     ; 2.355      ;
; -1.394 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[10]                                                          ; clock        ; clock       ; 1.000        ; -0.026     ; 2.355      ;
; -1.393 ; estado.st_menuTexto                         ; contador[1]                                                                                          ; clock        ; clock       ; 1.000        ; -0.243     ; 2.137      ;
; -1.392 ; uart:uart1|dado_recebido[4]                 ; estado.st_resultado_seleciona_bloco                                                                  ; clock        ; clock       ; 1.000        ; -0.052     ; 2.327      ;
; -1.391 ; t_des:crito1|des:mapDes|state.op_f9_working ; t_des:crito1|des:mapDes|sig_f_key[37]                                                                ; clock        ; clock       ; 1.000        ; -0.071     ; 2.307      ;
; -1.388 ; estado.st_menuTexto                         ; bloco[10]                                                                                            ; clock        ; clock       ; 1.000        ; -0.239     ; 2.136      ;
; -1.388 ; estado.st_menuTexto                         ; bloco[14]                                                                                            ; clock        ; clock       ; 1.000        ; -0.239     ; 2.136      ;
; -1.388 ; estado.st_menuTexto                         ; bloco[18]                                                                                            ; clock        ; clock       ; 1.000        ; -0.239     ; 2.136      ;
; -1.388 ; estado.st_menuTexto                         ; bloco[22]                                                                                            ; clock        ; clock       ; 1.000        ; -0.239     ; 2.136      ;
; -1.388 ; estado.st_menuTexto                         ; bloco[11]                                                                                            ; clock        ; clock       ; 1.000        ; -0.239     ; 2.136      ;
; -1.388 ; estado.st_menuTexto                         ; bloco[15]                                                                                            ; clock        ; clock       ; 1.000        ; -0.239     ; 2.136      ;
; -1.388 ; estado.st_menuTexto                         ; bloco[19]                                                                                            ; clock        ; clock       ; 1.000        ; -0.239     ; 2.136      ;
; -1.388 ; estado.st_menuTexto                         ; bloco[9]                                                                                             ; clock        ; clock       ; 1.000        ; -0.239     ; 2.136      ;
; -1.388 ; estado.st_menuTexto                         ; bloco[13]                                                                                            ; clock        ; clock       ; 1.000        ; -0.239     ; 2.136      ;
; -1.388 ; estado.st_menuTexto                         ; bloco[21]                                                                                            ; clock        ; clock       ; 1.000        ; -0.239     ; 2.136      ;
; -1.388 ; estado.st_menuTexto                         ; bloco[12]                                                                                            ; clock        ; clock       ; 1.000        ; -0.239     ; 2.136      ;
; -1.388 ; estado.st_menuTexto                         ; bloco[16]                                                                                            ; clock        ; clock       ; 1.000        ; -0.239     ; 2.136      ;
; -1.388 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[22]                                                          ; clock        ; clock       ; 1.000        ; -0.029     ; 2.346      ;
; -1.388 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[33]                                                                ; clock        ; clock       ; 1.000        ; -0.029     ; 2.346      ;
; -1.388 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_key[9]                                                                 ; clock        ; clock       ; 1.000        ; -0.031     ; 2.344      ;
; -1.388 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[6]                                                           ; clock        ; clock       ; 1.000        ; -0.031     ; 2.344      ;
; -1.388 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[14]                                                          ; clock        ; clock       ; 1.000        ; -0.031     ; 2.344      ;
; -1.388 ; t_des:crito1|des:mapDes|state.op_f3_done    ; t_des:crito1|des:mapDes|sig_f_halfBlock[18]                                                          ; clock        ; clock       ; 1.000        ; -0.031     ; 2.344      ;
; -1.387 ; uart:uart1|dado_recebido[6]                 ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.042     ; 2.332      ;
; -1.387 ; uart:uart1|dado_recebido[4]                 ; estado.st_menuTexto                                                                                  ; clock        ; clock       ; 1.000        ; 0.159      ; 2.533      ;
; -1.386 ; t_des:crito1|des:mapDes|state.op_ff_working ; t_des:crito1|des:mapDes|sig_f_key[22]                                                                ; clock        ; clock       ; 1.000        ; -0.239     ; 2.134      ;
; -1.381 ; t_des:crito1|des:mapDes|state.op_f1_working ; t_des:crito1|des:mapDes|sig_f_halfBlock[19]                                                          ; clock        ; clock       ; 1.000        ; -0.272     ; 2.096      ;
; -1.379 ; t_des:crito1|des:mapDes|state.op_f1_working ; t_des:crito1|des:mapDes|sig_f_halfBlock[7]                                                           ; clock        ; clock       ; 1.000        ; -0.281     ; 2.085      ;
; -1.376 ; t_des:crito1|des:mapDes|state.op_fe_working ; t_des:crito1|des:mapDes|sig_f_halfBlock[14]                                                          ; clock        ; clock       ; 1.000        ; -0.234     ; 2.129      ;
; -1.375 ; uart:uart1|dado_recebido[4]                 ; estado.st_carregando_quantidade_blocos                                                               ; clock        ; clock       ; 1.000        ; -0.044     ; 2.318      ;
; -1.374 ; estado.st_menuTexto                         ; bloco[41]                                                                                            ; clock        ; clock       ; 1.000        ; -0.243     ; 2.118      ;
; -1.374 ; estado.st_menuTexto                         ; bloco[45]                                                                                            ; clock        ; clock       ; 1.000        ; -0.243     ; 2.118      ;
; -1.374 ; estado.st_menuTexto                         ; bloco[49]                                                                                            ; clock        ; clock       ; 1.000        ; -0.243     ; 2.118      ;
+--------+---------------------------------------------+------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                                                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.835 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_start                                                                                 ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 2.288      ; 0.567      ;
; -1.307 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_start                                                                                 ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 2.288      ; 0.595      ;
; -0.678 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.enviandoInformacao                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.635      ; 1.071      ;
; -0.651 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.esperaComandoEnviar                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.635      ; 1.098      ;
; -0.626 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|enviar_busy                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.633      ; 1.121      ;
; -0.426 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[7]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.619      ; 1.307      ;
; -0.426 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[0]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.619      ; 1.307      ;
; -0.426 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[1]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.619      ; 1.307      ;
; -0.426 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[3]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.619      ; 1.307      ;
; -0.426 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[4]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.619      ; 1.307      ;
; -0.426 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[6]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.619      ; 1.307      ;
; -0.426 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[5]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.619      ; 1.307      ;
; -0.398 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[2]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; 0.000        ; 1.634      ; 1.350      ;
; -0.328 ; uart:uart1|tx:tx1|busy~_emulated                       ; uart:uart1|tx_start                                                                                 ; uart:uart1|newClock:c1|newClock ; clock       ; 0.000        ; 0.846      ; 0.632      ;
; -0.179 ; uart:uart1|estadoTX.esperaComandoEnviar                ; uart:uart1|tx_start                                                                                 ; clock                           ; clock       ; 0.000        ; 0.714      ; 0.619      ;
; -0.161 ; s_comm_enviar                                          ; uart:uart1|tx_start                                                                                 ; clock                           ; clock       ; 0.000        ; 0.721      ; 0.644      ;
; -0.150 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.enviandoInformacao                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.635      ; 1.099      ;
; -0.123 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|estadoTX.esperaComandoEnviar                                                             ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.635      ; 1.126      ;
; -0.098 ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|enviar_busy                                                                              ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.633      ; 1.149      ;
; 0.102  ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[7]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.619      ; 1.335      ;
; 0.102  ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[0]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.619      ; 1.335      ;
; 0.102  ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[1]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.619      ; 1.335      ;
; 0.102  ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[3]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.619      ; 1.335      ;
; 0.102  ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[4]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.619      ; 1.335      ;
; 0.102  ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[6]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.619      ; 1.335      ;
; 0.102  ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[5]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.619      ; 1.335      ;
; 0.130  ; uart:uart1|tx:tx1|busy~1                               ; uart:uart1|tx_data[2]                                                                               ; uart:uart1|tx:tx1|busy~1        ; clock       ; -0.500       ; 1.634      ; 1.378      ;
; 0.140  ; s_ram_datain[34]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0  ; clock                           ; clock       ; 0.000        ; 0.229      ; 0.473      ;
; 0.146  ; s_ram_datain[27]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a27~porta_datain_reg0 ; clock                           ; clock       ; 0.000        ; 0.229      ; 0.479      ;
; 0.148  ; s_ram_datain[23]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock                           ; clock       ; 0.000        ; 0.227      ; 0.479      ;
; 0.151  ; s_ram_datain[47]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_datain_reg0  ; clock                           ; clock       ; 0.000        ; 0.229      ; 0.484      ;
; 0.152  ; s_ram_datain[2]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a2~porta_datain_reg0  ; clock                           ; clock       ; 0.000        ; 0.229      ; 0.485      ;
; 0.155  ; t_des:crito1|des:mapDes|lc[14]                         ; t_des:crito1|des:mapDes|rd[14]                                                                      ; clock                           ; clock       ; 0.000        ; 0.247      ; 0.486      ;
; 0.158  ; s_ram_datain[21]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a5~porta_datain_reg0  ; clock                           ; clock       ; 0.000        ; 0.227      ; 0.489      ;
; 0.158  ; s_ram_datain[56]                                       ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock                           ; clock       ; 0.000        ; 0.227      ; 0.489      ;
; 0.172  ; s_ram_endereco[0]                                      ; s_ram_endereco[0]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.051      ; 0.307      ;
; 0.172  ; s_ram_endereco[4]                                      ; s_ram_endereco[4]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.051      ; 0.307      ;
; 0.172  ; s_ram_endereco[5]                                      ; s_ram_endereco[5]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.051      ; 0.307      ;
; 0.172  ; s_ram_endereco[2]                                      ; s_ram_endereco[2]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.051      ; 0.307      ;
; 0.172  ; s_ram_endereco[3]                                      ; s_ram_endereco[3]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.051      ; 0.307      ;
; 0.172  ; s_ram_endereco[7]                                      ; s_ram_endereco[7]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.051      ; 0.307      ;
; 0.172  ; s_ram_endereco[6]                                      ; s_ram_endereco[6]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.051      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|done                           ; t_des:crito1|des:mapDes|done                                                                        ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; s_ram_endereco[9]                                      ; s_ram_endereco[9]                                                                                   ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; s_ram_datain[7]                                        ; ramTexto:mapram|altsyncram:ram_rtl_0|altsyncram_qcm1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock                           ; clock       ; 0.000        ; 0.227      ; 0.504      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_f3_working            ; t_des:crito1|des:mapDes|state.op_f3_working                                                         ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_f6_working            ; t_des:crito1|des:mapDes|state.op_f6_working                                                         ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_f2_working            ; t_des:crito1|des:mapDes|state.op_f2_working                                                         ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_f1_working            ; t_des:crito1|des:mapDes|state.op_f1_working                                                         ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173  ; t_des:crito1|des:mapDes|state.op_f0_working            ; t_des:crito1|des:mapDes|state.op_f0_working                                                         ; clock                           ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_working                                              ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_done                                                 ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_clean                                                ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_working                                              ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean                                                ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_working                                              ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done                                                 ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working                                              ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean                                                ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working                                              ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done                                                 ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_done                                                 ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_clean                                                ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_working                                              ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_clean                                                ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_working                                              ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_done                                                 ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_clean                                                ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_done    ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_done                                                 ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_clean                                                ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean                                                ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working                                              ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip_final   ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip_final                                                ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; reg_key_192[95]                                        ; reg_key_192[95]                                                                                     ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; reg_key_192[122]                                       ; reg_key_192[122]                                                                                    ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; reg_key_192[118]                                       ; reg_key_192[118]                                                                                    ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; reg_key_192[86]                                        ; reg_key_192[86]                                                                                     ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; reg_key_192[82]                                        ; reg_key_192[82]                                                                                     ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; reg_key_192[54]                                        ; reg_key_192[54]                                                                                     ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; reg_key_192[22]                                        ; reg_key_192[22]                                                                                     ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; reg_key_192[188]                                       ; reg_key_192[188]                                                                                    ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_tdecodificador_displays[4]                           ; s_tdecodificador_displays[4]                                                                        ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_tdecodificador_displays[16]                          ; s_tdecodificador_displays[16]                                                                       ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_tdecodificador_displays[5]                           ; s_tdecodificador_displays[5]                                                                        ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_tdecodificador_displays[17]                          ; s_tdecodificador_displays[17]                                                                       ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_tdecodificador_displays[18]                          ; s_tdecodificador_displays[18]                                                                       ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_tdecodificador_displays[6]                           ; s_tdecodificador_displays[6]                                                                        ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_tdecodificador_displays[7]                           ; s_tdecodificador_displays[7]                                                                        ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; s_tdecodificador_displays[19]                          ; s_tdecodificador_displays[19]                                                                       ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_des:crito1|des:mapDes|state.op_ff_working            ; t_des:crito1|des:mapDes|state.op_ff_working                                                         ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_des:crito1|des:mapDes|state.op_process_key           ; t_des:crito1|des:mapDes|state.op_process_key                                                        ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_des:crito1|des:mapDes|state.op_f2_clean              ; t_des:crito1|des:mapDes|state.op_f2_clean                                                           ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_des:crito1|des:mapDes|state.op_f3_clean              ; t_des:crito1|des:mapDes|state.op_f3_clean                                                           ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_des:crito1|des:mapDes|state.op_f1_clean              ; t_des:crito1|des:mapDes|state.op_f1_clean                                                           ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_des:crito1|des:mapDes|state.op_f8_working            ; t_des:crito1|des:mapDes|state.op_f8_working                                                         ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_des:crito1|des:mapDes|state.op_f9_working            ; t_des:crito1|des:mapDes|state.op_f9_working                                                         ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_des:crito1|des:mapDes|state.op_fc_clean              ; t_des:crito1|des:mapDes|state.op_fc_clean                                                           ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_des:crito1|des:mapDes|state.op_fd_clean              ; t_des:crito1|des:mapDes|state.op_fd_clean                                                           ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_des:crito1|des:mapDes|state.op_fe_working            ; t_des:crito1|des:mapDes|state.op_fe_working                                                         ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
; 0.174  ; t_des:crito1|des:mapDes|state.op_f0_clean              ; t_des:crito1|des:mapDes|state.op_f0_clean                                                           ; clock                           ; clock       ; 0.000        ; 0.049      ; 0.307      ;
+--------+--------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:uart1|tx:tx1|busy~1'                                                                                                                               ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                       ; Launch Clock                    ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+
; -1.614 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 2.737      ; 1.123      ;
; -1.607 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 2.785      ; 1.178      ;
; -1.477 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 2.737      ; 1.260      ;
; -1.257 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 2.815      ; 1.558      ;
; -1.254 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 2.743      ; 1.489      ;
; -1.162 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.737      ; 1.095      ;
; -1.155 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.785      ; 1.150      ;
; -1.025 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.737      ; 1.232      ;
; -0.805 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.815      ; 1.530      ;
; -0.802 ; uart:uart1|tx:tx1|busy~1             ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 2.743      ; 1.461      ;
; 0.147  ; uart:uart1|tx_data[1]                ; uart:uart1|tx:tx1|datafll[2]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.483      ; 1.160      ;
; 0.153  ; uart:uart1|tx_data[7]                ; uart:uart1|tx:tx1|datafll[8]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.482      ; 1.165      ;
; 0.159  ; uart:uart1|tx_data[6]                ; uart:uart1|tx:tx1|datafll[7]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.481      ; 1.170      ;
; 0.183  ; uart:uart1|tx_data[5]                ; uart:uart1|tx:tx1|datafll[6]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.479      ; 1.192      ;
; 0.186  ; uart:uart1|tx_data[4]                ; uart:uart1|tx:tx1|datafll[5]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.482      ; 1.198      ;
; 0.191  ; uart:uart1|tx_data[3]                ; uart:uart1|tx:tx1|datafll[4]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.482      ; 1.203      ;
; 0.211  ; uart:uart1|tx_data[0]                ; uart:uart1|tx:tx1|datafll[1]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.474      ; 1.215      ;
; 0.234  ; uart:uart1|tx_data[2]                ; uart:uart1|tx:tx1|datafll[3]  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.459      ; 1.223      ;
; 0.345  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.295      ; 1.160      ;
; 0.352  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.343      ; 1.215      ;
; 0.391  ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.928      ; 0.839      ;
; 0.402  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[0]~13 ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.614      ; 0.546      ;
; 0.477  ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.869      ; 0.866      ;
; 0.482  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.295      ; 1.297      ;
; 0.545  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[1]~9  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.542      ; 0.617      ;
; 0.563  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[2]~5  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.536      ; 0.629      ;
; 0.565  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|index[3]~1  ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.536      ; 0.631      ;
; 0.565  ; uart:uart1|tx:tx1|tx_line~1          ; uart:uart1|tx:tx1|tx_line~1   ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.031      ; 0.596      ;
; 0.607  ; uart:uart1|tx_start                  ; uart:uart1|tx:tx1|tx_line~1   ; clock                           ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.584      ; 0.721      ;
; 0.610  ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.869      ; 0.999      ;
; 0.653  ; uart:uart1|tx:tx1|index[3]~1         ; uart:uart1|tx:tx1|index[3]~1  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.029      ; 0.682      ;
; 0.702  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.373      ; 1.595      ;
; 0.705  ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 1.301      ; 1.526      ;
; 0.789  ; uart:uart1|tx:tx1|index[2]~5         ; uart:uart1|tx:tx1|index[2]~5  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.029      ; 0.818      ;
; 0.943  ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.873      ; 1.336      ;
; 0.944  ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1 ; -0.500       ; 0.945      ; 1.409      ;
; 1.121  ; uart:uart1|tx:tx1|index[1]~9         ; uart:uart1|tx:tx1|index[1]~9  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.030      ; 1.151      ;
; 1.190  ; uart:uart1|tx:tx1|index[0]~13        ; uart:uart1|tx:tx1|index[0]~13 ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1 ; 0.000        ; 0.033      ; 1.223      ;
+--------+--------------------------------------+-------------------------------+---------------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'uart:uart1|newClock:c1|newClock'                                                                                                                                    ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.014 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.512      ; 0.602      ;
; -0.802 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.957      ; 1.259      ;
; -0.799 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.959      ; 1.264      ;
; -0.779 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.957      ; 1.282      ;
; -0.736 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.959      ; 1.327      ;
; -0.735 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.945      ; 1.314      ;
; -0.486 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.512      ; 0.630      ;
; -0.274 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.957      ; 1.287      ;
; -0.271 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.959      ; 1.292      ;
; -0.251 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.957      ; 1.310      ;
; -0.208 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.959      ; 1.355      ;
; -0.207 ; uart:uart1|tx:tx1|busy~1           ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.945      ; 1.342      ;
; 0.181  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|data[4]          ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|datafll[5]       ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|data[5]          ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|data[0]          ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; uart:uart1|rx:rx1|data[1]          ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|datafll[4]       ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|datafll[6]       ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|data[6]          ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|datafll[7]       ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|data[7]          ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|datafll[2]       ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|data[2]          ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|datafll[3]       ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|data[3]          ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; uart:uart1|rx:rx1|datafll[1]       ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.307      ;
; 0.183  ; uart:uart1|rx:rx1|busy             ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.040      ; 0.307      ;
; 0.193  ; uart:uart1|rx:rx1|datafll[0]       ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.319      ;
; 0.199  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.325      ;
; 0.212  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.337      ;
; 0.217  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.342      ;
; 0.290  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|estado.st_1_8      ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.040      ; 0.414      ;
; 0.291  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.418      ;
; 0.293  ; uart:uart1|rx:rx1|datafll[5]       ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.419      ;
; 0.316  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.441      ;
; 0.339  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.465      ;
; 0.339  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.464      ;
; 0.344  ; uart:uart1|rx:rx1|datafll[0]       ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.470      ;
; 0.375  ; uart:uart1|rx:rx1|datafll[7]       ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.500      ;
; 0.377  ; uart:uart1|rx:rx1|datafll[6]       ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.503      ;
; 0.381  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.508      ;
; 0.389  ; uart:uart1|rx:rx1|datafll[3]       ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.515      ;
; 0.390  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.516      ;
; 0.402  ; uart:uart1|rx:rx1|estado.st_reset  ; uart:uart1|rx:rx1|index[0]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.153     ; 0.333      ;
; 0.406  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.533      ;
; 0.407  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.534      ;
; 0.409  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.536      ;
; 0.436  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|estado.st_start    ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.563      ;
; 0.466  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.593      ;
; 0.466  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.593      ;
; 0.469  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.596      ;
; 0.471  ; uart:uart1|rx:rx1|datafll[1]       ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.599      ;
; 0.474  ; uart:uart1|rx:rx1|datafll[4]       ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.602      ;
; 0.475  ; uart:uart1|rx:rx1|datafll[2]       ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.600      ;
; 0.479  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.605      ;
; 0.490  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.616      ;
; 0.494  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.619      ;
; 0.504  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|index[1]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.632      ;
; 0.513  ; uart:uart1|tx:tx1|busy~_emulated   ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.070      ; 0.667      ;
; 0.514  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[5]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[1]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.640      ;
; 0.515  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.642      ;
; 0.517  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[4]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.643      ;
; 0.519  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.044      ; 0.647      ;
; 0.538  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.040      ; 0.662      ;
; 0.547  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[0]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.674      ;
; 0.552  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.679      ;
; 0.561  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[2]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.040      ; 0.685      ;
; 0.561  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[1]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.040      ; 0.685      ;
; 0.563  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[4]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.040      ; 0.687      ;
; 0.563  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[6]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.040      ; 0.687      ;
; 0.563  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|datafll[3]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.040      ; 0.687      ;
; 0.570  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.695      ;
; 0.575  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.702      ;
; 0.580  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.027      ; 0.691      ;
; 0.584  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.709      ;
; 0.584  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.710      ;
; 0.587  ; uart:uart1|rx:rx1|estado.st_ocioso ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.713      ;
; 0.596  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[3]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.722      ;
; 0.599  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|datafll[7]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.724      ;
; 0.604  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.039      ; 0.727      ;
; 0.617  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|index[2]           ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.743      ;
; 0.623  ; uart:uart1|rx:rx1|index[3]         ; uart:uart1|rx:rx1|estado.st_9        ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.039      ; 0.746      ;
; 0.623  ; uart:uart1|rx:rx1|estado.st_start  ; uart:uart1|rx:rx1|data[0]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.042      ; 0.749      ;
; 0.629  ; uart:uart1|rx:rx1|estado.st_reset  ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.154     ; 0.559      ;
; 0.641  ; uart:uart1|rx:rx1|index[1]         ; uart:uart1|rx:rx1|datafll[5]         ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.766      ;
; 0.649  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[7]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.774      ;
; 0.651  ; uart:uart1|rx:rx1|estado.st_reset  ; uart:uart1|rx:rx1|busy               ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.170     ; 0.565      ;
; 0.653  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[6]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.778      ;
; 0.654  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[3]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.779      ;
; 0.662  ; uart:uart1|rx:rx1|estado.st_9      ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.043      ; 0.789      ;
; 0.666  ; uart:uart1|rx:rx1|index[2]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.791      ;
; 0.667  ; uart:uart1|rx:rx1|index[0]         ; uart:uart1|rx:rx1|estado.st_ocioso   ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.041      ; 0.792      ;
; 0.675  ; uart:uart1|rx:rx1|estado.st_1_8    ; uart:uart1|rx:rx1|data[2]            ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.040      ; 0.799      ;
+--------+------------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'uart:uart1|newClock:c1|newClock'                                                                                                                              ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.791 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.846     ; 2.922      ;
; -2.365 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.420     ; 2.922      ;
; -2.365 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.420     ; 2.922      ;
; -2.365 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.418     ; 2.924      ;
; -2.365 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.418     ; 2.924      ;
; -2.363 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.431     ; 2.909      ;
; -2.004 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; -0.070     ; 2.921      ;
; -1.578 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.356      ; 2.921      ;
; -1.578 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.356      ; 2.921      ;
; -1.578 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.358      ; 2.923      ;
; -1.578 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.358      ; 2.923      ;
; -1.576 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 1.000        ; 0.345      ; 2.908      ;
; -0.925 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.442      ; 2.854      ;
; -0.499 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.868      ; 2.854      ;
; -0.499 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.868      ; 2.854      ;
; -0.499 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.870      ; 2.856      ;
; -0.499 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.870      ; 2.856      ;
; -0.497 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.500        ; 1.857      ; 2.841      ;
; -0.415 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.442      ; 2.844      ;
; 0.011  ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.868      ; 2.844      ;
; 0.011  ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.868      ; 2.844      ;
; 0.011  ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.870      ; 2.846      ;
; 0.011  ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.870      ; 2.846      ;
; 0.013  ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 1.000        ; 1.857      ; 2.831      ;
+--------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clock'                                                                                                                                                              ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.305 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc1                   ; clock        ; clock       ; 1.000        ; -0.055     ; 1.237      ;
; -0.305 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_1                 ; clock        ; clock       ; 1.000        ; -0.055     ; 1.237      ;
; -0.305 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao2_1            ; clock        ; clock       ; 1.000        ; -0.055     ; 1.237      ;
; -0.262 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoa_2            ; clock        ; clock       ; 1.000        ; -0.248     ; 1.001      ;
; -0.262 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_a                 ; clock        ; clock       ; 1.000        ; -0.248     ; 1.001      ;
; -0.262 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_c                 ; clock        ; clock       ; 1.000        ; -0.248     ; 1.001      ;
; -0.262 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_d                 ; clock        ; clock       ; 1.000        ; -0.248     ; 1.001      ;
; -0.231 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaob_2            ; clock        ; clock       ; 1.000        ; -0.044     ; 1.174      ;
; -0.231 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_b                 ; clock        ; clock       ; 1.000        ; -0.247     ; 0.971      ;
; -0.231 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoc_2            ; clock        ; clock       ; 1.000        ; -0.247     ; 0.971      ;
; -0.231 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaod_2            ; clock        ; clock       ; 1.000        ; -0.044     ; 1.174      ;
; -0.231 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaoe_2            ; clock        ; clock       ; 1.000        ; -0.044     ; 1.174      ;
; -0.231 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_e                 ; clock        ; clock       ; 1.000        ; -0.044     ; 1.174      ;
; -0.231 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaof_2            ; clock        ; clock       ; 1.000        ; -0.044     ; 1.174      ;
; -0.231 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_f                 ; clock        ; clock       ; 1.000        ; -0.044     ; 1.174      ;
; -0.231 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacaog_1            ; clock        ; clock       ; 1.000        ; -0.044     ; 1.174      ;
; -0.231 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pc2_g                 ; clock        ; clock       ; 1.000        ; -0.044     ; 1.174      ;
; -0.231 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.pronto                ; clock        ; clock       ; 1.000        ; -0.247     ; 0.971      ;
; -0.218 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|state.rotacao1_1            ; clock        ; clock       ; 1.000        ; -0.241     ; 0.964      ;
; -0.218 ; t_des:crito1|des:mapDes|sig_k_reset            ; t_des:crito1|des:mapDes|processKey:mapK|done                        ; clock        ; clock       ; 1.000        ; -0.241     ; 0.964      ;
; -0.169 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|done                                        ; clock        ; clock       ; 1.000        ; 0.163      ; 1.319      ;
; -0.166 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_done                            ; clock        ; clock       ; 1.000        ; -0.048     ; 1.105      ;
; -0.166 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f0_done                            ; clock        ; clock       ; 1.000        ; -0.048     ; 1.105      ;
; -0.166 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|sig_f_reset                                 ; clock        ; clock       ; 1.000        ; -0.048     ; 1.105      ;
; -0.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ff_done                            ; clock        ; clock       ; 1.000        ; -0.040     ; 1.100      ;
; -0.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_done                            ; clock        ; clock       ; 1.000        ; -0.040     ; 1.100      ;
; -0.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fd_done                            ; clock        ; clock       ; 1.000        ; -0.040     ; 1.100      ;
; -0.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_done                            ; clock        ; clock       ; 1.000        ; -0.040     ; 1.100      ;
; -0.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_done                            ; clock        ; clock       ; 1.000        ; -0.040     ; 1.100      ;
; -0.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fc_done                            ; clock        ; clock       ; 1.000        ; -0.040     ; 1.100      ;
; -0.153 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_clean                           ; clock        ; clock       ; 1.000        ; -0.040     ; 1.100      ;
; -0.148 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_clean                           ; clock        ; clock       ; 1.000        ; -0.047     ; 1.088      ;
; -0.148 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f1_done                            ; clock        ; clock       ; 1.000        ; -0.047     ; 1.088      ;
; -0.136 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f7_working                         ; clock        ; clock       ; 1.000        ; -0.040     ; 1.083      ;
; -0.136 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f4_working                         ; clock        ; clock       ; 1.000        ; -0.040     ; 1.083      ;
; -0.136 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f5_working                         ; clock        ; clock       ; 1.000        ; -0.040     ; 1.083      ;
; -0.134 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_clean                           ; clock        ; clock       ; 1.000        ; -0.041     ; 1.080      ;
; -0.107 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f8_clean                           ; clock        ; clock       ; 1.000        ; -0.046     ; 1.048      ;
; -0.107 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_working                         ; clock        ; clock       ; 1.000        ; -0.046     ; 1.048      ;
; -0.107 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fd_working                         ; clock        ; clock       ; 1.000        ; -0.046     ; 1.048      ;
; -0.107 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fa_clean                           ; clock        ; clock       ; 1.000        ; -0.046     ; 1.048      ;
; -0.107 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fb_working                         ; clock        ; clock       ; 1.000        ; -0.046     ; 1.048      ;
; -0.107 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fc_working                         ; clock        ; clock       ; 1.000        ; -0.046     ; 1.048      ;
; -0.092 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_xor                         ; clock        ; clock       ; 1.000        ; -0.056     ; 1.023      ;
; -0.092 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                       ; clock        ; clock       ; 1.000        ; -0.056     ; 1.023      ;
; -0.092 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_sbox                        ; clock        ; clock       ; 1.000        ; -0.056     ; 1.023      ;
; -0.092 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.op_p_box                       ; clock        ; clock       ; 1.000        ; -0.056     ; 1.023      ;
; -0.092 ; t_des:crito1|des:mapDes|sig_f_reset            ; t_des:crito1|des:mapDes|f:mapF|state.pronto                         ; clock        ; clock       ; 1.000        ; -0.056     ; 1.023      ;
; -0.089 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|sig_k_reset                                 ; clock        ; clock       ; 1.000        ; 0.159      ; 1.235      ;
; -0.081 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f6_working                         ; clock        ; clock       ; 1.000        ; 0.162      ; 1.230      ;
; -0.061 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_working              ; clock        ; clock       ; 1.000        ; -0.048     ; 1.000      ;
; -0.057 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f7_done                 ; clock        ; clock       ; 1.000        ; -0.050     ; 0.994      ;
; -0.057 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_working              ; clock        ; clock       ; 1.000        ; -0.050     ; 0.994      ;
; -0.057 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_clean                ; clock        ; clock       ; 1.000        ; -0.050     ; 0.994      ;
; -0.056 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_working                         ; clock        ; clock       ; 1.000        ; 0.182      ; 1.225      ;
; -0.056 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f2_working                         ; clock        ; clock       ; 1.000        ; 0.182      ; 1.225      ;
; -0.056 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f1_working                         ; clock        ; clock       ; 1.000        ; 0.182      ; 1.225      ;
; -0.056 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f0_working                         ; clock        ; clock       ; 1.000        ; 0.182      ; 1.225      ;
; -0.054 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_done                            ; clock        ; clock       ; 1.000        ; -0.044     ; 0.997      ;
; -0.054 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f7_done                            ; clock        ; clock       ; 1.000        ; -0.044     ; 0.997      ;
; -0.054 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f6_done                            ; clock        ; clock       ; 1.000        ; -0.044     ; 0.997      ;
; -0.054 ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f8_done                            ; clock        ; clock       ; 1.000        ; -0.044     ; 0.997      ;
; -0.046 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                      ; clock        ; clock       ; 1.000        ; -0.049     ; 0.984      ;
; -0.019 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sig_reset_sbox            ; clock        ; clock       ; 1.000        ; -0.052     ; 0.954      ;
; -0.017 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_working              ; clock        ; clock       ; 1.000        ; -0.052     ; 0.952      ;
; -0.017 ; t_un_des:decrito1|sig_undes_reset              ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_done                 ; clock        ; clock       ; 1.000        ; -0.052     ; 0.952      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[24]                                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[25]                                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[26]                                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[29]                                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[32]                                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.962      ;
; -0.011 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[33]                                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.962      ;
; -0.010 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[21]                                  ; clock        ; clock       ; 1.000        ; -0.043     ; 0.954      ;
; -0.010 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[23]                                  ; clock        ; clock       ; 1.000        ; -0.043     ; 0.954      ;
; -0.010 ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[31]                                  ; clock        ; clock       ; 1.000        ; -0.043     ; 0.954      ;
; 0.026  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f4_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 0.919      ;
; 0.026  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f2_done                            ; clock        ; clock       ; 1.000        ; -0.042     ; 0.919      ;
; 0.026  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_reset_key                          ; clock        ; clock       ; 1.000        ; -0.042     ; 0.919      ;
; 0.026  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ip_final                           ; clock        ; clock       ; 1.000        ; -0.042     ; 0.919      ;
; 0.026  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.pronto                                ; clock        ; clock       ; 1.000        ; -0.042     ; 0.919      ;
; 0.042  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[50]                                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.909      ;
; 0.042  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[51]                                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.909      ;
; 0.042  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[52]                                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.909      ;
; 0.042  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[53]                                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.909      ;
; 0.042  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[54]                                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.909      ;
; 0.042  ; led_reset~reg0                                 ; decodificador7seg:d1|bufferOut[55]                                  ; clock        ; clock       ; 1.000        ; -0.036     ; 0.909      ;
; 0.109  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_ff_working                         ; clock        ; clock       ; 1.000        ; 0.151      ; 1.029      ;
; 0.109  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f2_clean                           ; clock        ; clock       ; 1.000        ; 0.151      ; 1.029      ;
; 0.109  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f3_clean                           ; clock        ; clock       ; 1.000        ; 0.151      ; 1.029      ;
; 0.109  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f1_clean                           ; clock        ; clock       ; 1.000        ; 0.151      ; 1.029      ;
; 0.109  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f8_working                         ; clock        ; clock       ; 1.000        ; 0.151      ; 1.029      ;
; 0.109  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f9_working                         ; clock        ; clock       ; 1.000        ; 0.151      ; 1.029      ;
; 0.109  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_fe_working                         ; clock        ; clock       ; 1.000        ; 0.151      ; 1.029      ;
; 0.109  ; t_des:crito1|sig_des_reset                     ; t_des:crito1|des:mapDes|state.op_f0_clean                           ; clock        ; clock       ; 1.000        ; 0.151      ; 1.029      ;
; 0.118  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao1_1 ; clock        ; clock       ; 1.000        ; -0.038     ; 0.831      ;
; 0.118  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_1      ; clock        ; clock       ; 1.000        ; -0.038     ; 0.831      ;
; 0.118  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao2_1 ; clock        ; clock       ; 1.000        ; -0.038     ; 0.831      ;
; 0.118  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaoa_2 ; clock        ; clock       ; 1.000        ; -0.042     ; 0.827      ;
; 0.118  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_a      ; clock        ; clock       ; 1.000        ; -0.042     ; 0.827      ;
; 0.118  ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacaob_2 ; clock        ; clock       ; 1.000        ; -0.042     ; 0.827      ;
+--------+------------------------------------------------+---------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clock'                                                                                                                                                                                               ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.282 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_xor                             ; clock        ; clock       ; 0.000        ; 0.243      ; 0.609      ;
; 0.292 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sig_reset_sbox         ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|state.liberaSbox            ; clock        ; clock       ; 0.000        ; 0.244      ; 0.620      ;
; 0.293 ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sig_reset ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|sbox:mapSbox|sbox1:mapSbox1|state.inicia ; clock        ; clock       ; 0.000        ; 0.243      ; 0.620      ;
; 0.296 ; s_tundes_reset                                                   ; t_un_des:decrito1|estado.pronto                                                    ; clock        ; clock       ; 0.000        ; 0.244      ; 0.624      ;
; 0.297 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f1_done                                ; clock        ; clock       ; 0.000        ; 0.244      ; 0.625      ;
; 0.297 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fa_done                                ; clock        ; clock       ; 0.000        ; 0.244      ; 0.625      ;
; 0.297 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_done                                ; clock        ; clock       ; 0.000        ; 0.244      ; 0.625      ;
; 0.297 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f0_done                                ; clock        ; clock       ; 0.000        ; 0.244      ; 0.625      ;
; 0.297 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_done                                ; clock        ; clock       ; 0.000        ; 0.244      ; 0.625      ;
; 0.297 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip_final                               ; clock        ; clock       ; 0.000        ; 0.244      ; 0.625      ;
; 0.375 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_process_key                            ; clock        ; clock       ; 0.000        ; 0.241      ; 0.700      ;
; 0.375 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f5_done                                ; clock        ; clock       ; 0.000        ; 0.241      ; 0.700      ;
; 0.383 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc1                       ; clock        ; clock       ; 0.000        ; 0.246      ; 0.713      ;
; 0.387 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_done                                ; clock        ; clock       ; 0.000        ; 0.246      ; 0.717      ;
; 0.387 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fe_clean                               ; clock        ; clock       ; 0.000        ; 0.246      ; 0.717      ;
; 0.387 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_working                             ; clock        ; clock       ; 0.000        ; 0.246      ; 0.717      ;
; 0.387 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fd_clean                               ; clock        ; clock       ; 0.000        ; 0.246      ; 0.717      ;
; 0.387 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_working                             ; clock        ; clock       ; 0.000        ; 0.246      ; 0.717      ;
; 0.387 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_done                                ; clock        ; clock       ; 0.000        ; 0.246      ; 0.717      ;
; 0.387 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fc_clean                               ; clock        ; clock       ; 0.000        ; 0.246      ; 0.717      ;
; 0.387 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_working                             ; clock        ; clock       ; 0.000        ; 0.246      ; 0.717      ;
; 0.470 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferOut[49]                                                 ; clock        ; clock       ; 0.000        ; 0.253      ; 0.807      ;
; 0.476 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f6_clean                                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.601      ;
; 0.476 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f5_clean                                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.601      ;
; 0.476 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f4_clean                                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.601      ;
; 0.476 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f7_clean                                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.601      ;
; 0.476 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_ip                                                ; clock        ; clock       ; 0.000        ; 0.041      ; 0.601      ;
; 0.476 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_ff_clean                                          ; clock        ; clock       ; 0.000        ; 0.041      ; 0.601      ;
; 0.481 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ip                                     ; clock        ; clock       ; 0.000        ; 0.237      ; 0.802      ;
; 0.481 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_working                             ; clock        ; clock       ; 0.000        ; 0.237      ; 0.802      ;
; 0.481 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_ff_done                                ; clock        ; clock       ; 0.000        ; 0.237      ; 0.802      ;
; 0.481 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f9_clean                               ; clock        ; clock       ; 0.000        ; 0.237      ; 0.802      ;
; 0.481 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f8_working                             ; clock        ; clock       ; 0.000        ; 0.237      ; 0.802      ;
; 0.481 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_reset_key                              ; clock        ; clock       ; 0.000        ; 0.237      ; 0.802      ;
; 0.481 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.pronto                                    ; clock        ; clock       ; 0.000        ; 0.237      ; 0.802      ;
; 0.481 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_process_key                                       ; clock        ; clock       ; 0.000        ; 0.242      ; 0.807      ;
; 0.481 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_f5_done                                           ; clock        ; clock       ; 0.000        ; 0.242      ; 0.807      ;
; 0.481 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_fc_clean                                          ; clock        ; clock       ; 0.000        ; 0.242      ; 0.807      ;
; 0.481 ; t_des:crito1|sig_des_reset                                       ; t_des:crito1|des:mapDes|state.op_fd_clean                                          ; clock        ; clock       ; 0.000        ; 0.242      ; 0.807      ;
; 0.481 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|state.liberaSbox                       ; clock        ; clock       ; 0.000        ; 0.040      ; 0.605      ;
; 0.481 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|sig_reset                              ; clock        ; clock       ; 0.000        ; 0.040      ; 0.605      ;
; 0.481 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|state.espera                           ; clock        ; clock       ; 0.000        ; 0.040      ; 0.605      ;
; 0.481 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|state.pronto                           ; clock        ; clock       ; 0.000        ; 0.040      ; 0.605      ;
; 0.481 ; t_des:crito1|des:mapDes|f:mapF|sig_reset_sbox                    ; t_des:crito1|des:mapDes|f:mapF|sbox:mapSbox|done                                   ; clock        ; clock       ; 0.000        ; 0.040      ; 0.605      ;
; 0.481 ; t_des:crito1|des:mapDes|sig_f_reset                              ; t_des:crito1|des:mapDes|f:mapF|done                                                ; clock        ; clock       ; 0.000        ; 0.041      ; 0.606      ;
; 0.484 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_sbox                            ; clock        ; clock       ; 0.000        ; 0.041      ; 0.609      ;
; 0.484 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.op_p_box                           ; clock        ; clock       ; 0.000        ; 0.041      ; 0.609      ;
; 0.484 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|state.pronto                             ; clock        ; clock       ; 0.000        ; 0.041      ; 0.609      ;
; 0.484 ; t_un_des:decrito1|un_des:mapUN_Des|sig_f_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|f:mapF|done                                     ; clock        ; clock       ; 0.000        ; 0.041      ; 0.609      ;
; 0.484 ; s_tdes_reset                                                     ; t_des:crito1|estado.state_reset                                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.610      ;
; 0.484 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3Opera                                                      ; clock        ; clock       ; 0.000        ; 0.042      ; 0.610      ;
; 0.484 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1Carrega                                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.610      ;
; 0.484 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1Opera                                                      ; clock        ; clock       ; 0.000        ; 0.042      ; 0.610      ;
; 0.484 ; s_tdes_reset                                                     ; t_des:crito1|estado.des1SalvaInformacao                                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.610      ;
; 0.484 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2Carrega                                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.610      ;
; 0.484 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2Opera                                                      ; clock        ; clock       ; 0.000        ; 0.042      ; 0.610      ;
; 0.484 ; s_tdes_reset                                                     ; t_des:crito1|estado.des2SalvaInformacao                                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.610      ;
; 0.484 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3Carrega                                                    ; clock        ; clock       ; 0.000        ; 0.042      ; 0.610      ;
; 0.484 ; s_tdes_reset                                                     ; t_des:crito1|estado.des3SalvaInformacao                                            ; clock        ; clock       ; 0.000        ; 0.042      ; 0.610      ;
; 0.484 ; s_tdes_reset                                                     ; t_des:crito1|estado.pronto                                                         ; clock        ; clock       ; 0.000        ; 0.042      ; 0.610      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|count[0]                                                      ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|count[1]                                                      ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|count[2]                                                      ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[12]                                                  ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[20]                                                  ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[16]                                                  ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[29]                                                  ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[26]                                                  ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[14]                                                  ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[2]                                                   ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[6]                                                   ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[27]                                                  ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[15]                                                  ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[3]                                                   ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.485 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[19]                                                  ; clock        ; clock       ; 0.000        ; 0.238      ; 0.807      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[0]                                                   ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[24]                                                  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[28]                                                  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[1]                                                   ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[9]                                                   ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[5]                                                   ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[13]                                                  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[17]                                                  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[21]                                                  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[10]                                                  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[22]                                                  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[11]                                                  ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferIn[7]                                                   ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferOut[22]                                                 ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.487 ; led_reset~reg0                                                   ; decodificador7seg:d1|bufferOut[27]                                                 ; clock        ; clock       ; 0.000        ; 0.040      ; 0.611      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f6_clean                               ; clock        ; clock       ; 0.000        ; 0.240      ; 0.812      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f2_clean                               ; clock        ; clock       ; 0.000        ; 0.240      ; 0.812      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_fb_clean                               ; clock        ; clock       ; 0.000        ; 0.240      ; 0.812      ;
; 0.488 ; t_un_des:decrito1|sig_undes_reset                                ; t_un_des:decrito1|un_des:mapUN_Des|state.op_f3_clean                               ; clock        ; clock       ; 0.000        ; 0.240      ; 0.812      ;
; 0.493 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_2                     ; clock        ; clock       ; 0.000        ; 0.040      ; 0.617      ;
; 0.493 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao3_2                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.617      ;
; 0.493 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_3                     ; clock        ; clock       ; 0.000        ; 0.040      ; 0.617      ;
; 0.493 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao4_2                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.617      ;
; 0.493 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.pc2_4                     ; clock        ; clock       ; 0.000        ; 0.040      ; 0.617      ;
; 0.493 ; t_un_des:decrito1|un_des:mapUN_Des|sig_k_reset                   ; t_un_des:decrito1|un_des:mapUN_Des|processKey:mapK|state.rotacao5_2                ; clock        ; clock       ; 0.000        ; 0.040      ; 0.617      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'uart:uart1|newClock:c1|newClock'                                                                                                                              ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.489 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.957      ; 2.550      ;
; 0.489 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.957      ; 2.550      ;
; 0.489 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.959      ; 2.552      ;
; 0.489 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.959      ; 2.552      ;
; 0.489 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.945      ; 2.538      ;
; 0.934 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 0.000        ; 1.512      ; 2.550      ;
; 1.017 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.957      ; 2.578      ;
; 1.017 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.957      ; 2.578      ;
; 1.017 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.959      ; 2.580      ;
; 1.017 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.959      ; 2.580      ;
; 1.017 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.945      ; 2.566      ;
; 1.462 ; uart:uart1|tx:tx1|busy~1         ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; -0.500       ; 1.512      ; 2.578      ;
; 2.016 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[2]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.515      ; 2.615      ;
; 2.016 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[3]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.515      ; 2.615      ;
; 2.016 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[0]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.517      ; 2.617      ;
; 2.016 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|index[1]~_emulated ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.517      ; 2.617      ;
; 2.016 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|tx_line~_emulated  ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.503      ; 2.603      ;
; 2.461 ; uart:uart1|tx:tx1|busy~_emulated ; uart:uart1|tx:tx1|busy~_emulated     ; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 0.000        ; 0.070      ; 2.615      ;
; 2.836 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[2]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.244     ; 2.706      ;
; 2.836 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[3]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.244     ; 2.706      ;
; 2.836 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[0]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.242     ; 2.708      ;
; 2.836 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|index[1]~_emulated ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.242     ; 2.708      ;
; 2.836 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|tx_line~_emulated  ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.256     ; 2.694      ;
; 3.281 ; uart:uart1|tx_start              ; uart:uart1|tx:tx1|busy~_emulated     ; clock                           ; uart:uart1|newClock:c1|newClock ; 0.000        ; -0.689     ; 2.706      ;
+-------+----------------------------------+--------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[10]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[11]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[12]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[13]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[14]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[15]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[16]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[17]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[18]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[19]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[20]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[21]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[22]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[23]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[24]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[25]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[26]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[27]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[28]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[29]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[30]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[31]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[32]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[33]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[34]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[35]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[36]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[37]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[38]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[39]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[40]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[41]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[42]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[43]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[44]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[45]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[46]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[47]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[48]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[49]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[50]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[51]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[52]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[53]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[54]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[55]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[56]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[57]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[58]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[59]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[60]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[61]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[62]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[63]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[8]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; bloco[9]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; contador[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; contador[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; contador[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; contador[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; contador[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; contador[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; controle_recebido                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|atual[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|atual[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|atual[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|atual[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; decodificador7seg:d1|bufferIn[3]  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|newClock:c1|newClock'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.113  ; 0.297        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|busy~_emulated     ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_reset    ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[2]~_emulated ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[3]~_emulated ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|tx1|busy~_emulated|clk         ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|rx1|estado.st_reset|clk        ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|busy               ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[2]            ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[1]         ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[2]         ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[3]         ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[4]         ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[6]         ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|tx1|index[2]~_emulated|clk     ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|tx1|index[3]~_emulated|clk     ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[0]            ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[1]            ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[3]            ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[4]            ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[5]            ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[6]            ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|data[7]            ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[0]         ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[5]         ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|datafll[7]         ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_1_8      ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_9        ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_ocioso   ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|estado.st_start    ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[0]           ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[1]           ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[2]           ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|rx:rx1|index[3]           ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|tx_line~_emulated  ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|tx1|index[0]~_emulated|clk     ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|tx1|index[1]~_emulated|clk     ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|tx1|tx_line~_emulated|clk      ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[0]~_emulated ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; uart:uart1|newClock:c1|newClock ; Rise       ; uart:uart1|tx:tx1|index[1]~_emulated ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; uart:uart1|newClock:c1|newClock ; Rise       ; uart1|rx1|busy|clk                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'uart:uart1|tx:tx1|busy~1'                                                                      ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                    ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+
; 0.271 ; 0.271        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[2]|datad             ;
; 0.271 ; 0.271        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[4]|datad             ;
; 0.271 ; 0.271        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[5]|datad             ;
; 0.271 ; 0.271        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[7]|datad             ;
; 0.271 ; 0.271        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[8]|datad             ;
; 0.272 ; 0.272        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[6]|datad             ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]|datad             ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[3]|datad             ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[2]           ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[4]           ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[5]           ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[7]           ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[8]           ;
; 0.277 ; 0.277        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[6]           ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[1]           ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[3]           ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[0]~13          ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|tx_line~1            ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[0]~13|datac            ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|inclk[0] ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|outclk   ;
; 0.312 ; 0.312        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|datad                 ;
; 0.312 ; 0.312        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[2]~5|datad             ;
; 0.312 ; 0.312        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[3]~1|datad             ;
; 0.312 ; 0.312        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|tx_line~1|datac              ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[1]~9|datad             ;
; 0.317 ; 0.317        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[2]~5           ;
; 0.317 ; 0.317        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[3]~1           ;
; 0.318 ; 0.318        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[1]~9           ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|inclk[0]       ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|outclk         ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|datad           ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|combout         ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|datab                 ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|combout               ;
; 0.517 ; 0.517        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|combout               ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2|datab                 ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|combout         ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0|datad           ;
; 0.645 ; 0.645        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|inclk[0]       ;
; 0.645 ; 0.645        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~2clkctrl|outclk         ;
; 0.674 ; 0.674        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[1]~9           ;
; 0.676 ; 0.676        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[2]~5           ;
; 0.676 ; 0.676        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[3]~1           ;
; 0.678 ; 0.678        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[1]~9|datad             ;
; 0.680 ; 0.680        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|busy~1|datad                 ;
; 0.680 ; 0.680        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[2]~5|datad             ;
; 0.680 ; 0.680        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[3]~1|datad             ;
; 0.680 ; 0.680        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|tx_line~1|datac              ;
; 0.681 ; 0.681        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|inclk[0] ;
; 0.681 ; 0.681        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]~0clkctrl|outclk   ;
; 0.681 ; 0.681        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|index[0]~13|datac            ;
; 0.683 ; 0.683        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|tx_line~1            ;
; 0.684 ; 0.684        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|index[0]~13          ;
; 0.710 ; 0.710        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[1]           ;
; 0.711 ; 0.711        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[3]           ;
; 0.714 ; 0.714        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[1]|datad             ;
; 0.715 ; 0.715        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[3]|datad             ;
; 0.715 ; 0.715        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[2]           ;
; 0.715 ; 0.715        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[4]           ;
; 0.715 ; 0.715        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[5]           ;
; 0.715 ; 0.715        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[6]           ;
; 0.715 ; 0.715        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[7]           ;
; 0.716 ; 0.716        ; 0.000          ; Low Pulse Width  ; uart:uart1|tx:tx1|busy~1 ; Fall       ; uart:uart1|tx:tx1|datafll[8]           ;
; 0.719 ; 0.719        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[2]|datad             ;
; 0.719 ; 0.719        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[4]|datad             ;
; 0.719 ; 0.719        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[5]|datad             ;
; 0.719 ; 0.719        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[6]|datad             ;
; 0.719 ; 0.719        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[7]|datad             ;
; 0.720 ; 0.720        ; 0.000          ; High Pulse Width ; uart:uart1|tx:tx1|busy~1 ; Rise       ; uart1|tx1|datafll[8]|datad             ;
+-------+--------------+----------------+------------------+--------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; botao_0   ; clock                           ; 1.376 ; 2.021 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; 2.391 ; 2.920 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; 2.095 ; 2.596 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; 1.450 ; 2.256 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; botao_0   ; clock                           ; -1.077 ; -1.720 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; -1.893 ; -2.365 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; -1.610 ; -2.054 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; -0.684 ; -1.408 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                  ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 7.292 ; 7.773 ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 4.900 ; 5.172 ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 5.681 ; 5.979 ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 4.697 ; 4.907 ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 5.341 ; 5.611 ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 5.263 ; 5.534 ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 7.292 ; 7.773 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 5.456 ; 5.137 ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 4.162 ; 4.325 ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 4.740 ; 5.001 ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 4.699 ; 4.956 ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 5.365 ; 5.704 ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 4.138 ; 4.296 ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 5.193 ; 5.397 ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 6.021 ; 5.725 ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 4.454 ; 4.647 ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 4.275 ; 4.444 ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 4.550 ; 4.737 ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 4.542 ; 4.720 ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 4.580 ; 4.753 ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 4.457 ; 4.636 ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 4.742 ; 4.589 ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 4.146 ; 4.297 ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 4.348 ; 4.504 ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 5.110 ; 5.313 ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 5.184 ; 5.426 ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 4.435 ; 4.630 ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 5.254 ; 5.508 ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 5.363 ; 5.120 ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 5.259 ; 5.532 ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 4.912 ; 5.136 ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 4.561 ; 4.727 ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 4.443 ; 4.600 ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 4.520 ; 4.680 ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 4.556 ; 4.746 ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 4.478 ; 4.322 ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 4.616 ; 4.799 ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 5.747 ; 6.005 ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 5.124 ; 5.390 ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 4.389 ; 4.527 ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 4.044 ; 4.169 ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 4.516 ; 4.677 ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 4.272 ; 4.146 ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 4.423 ; 4.575 ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 4.394 ; 4.565 ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 4.485 ; 4.680 ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 4.751 ; 4.944 ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 4.082 ; 4.215 ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 5.402 ; 5.626 ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 4.073 ; 3.960 ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 4.528 ; 4.689 ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 4.110 ; 4.241 ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 4.677 ; 4.859 ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 4.696 ; 4.894 ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 4.155 ; 4.288 ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 4.150 ; 4.264 ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 5.046 ; 4.796 ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 5.602 ; 5.901 ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 6.777 ; 7.240 ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 6.368 ; 6.734 ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 6.777 ; 7.240 ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 5.781 ; 6.093 ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 5.977 ; 6.344 ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 5.304 ; 5.640 ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 5.436 ; 5.708 ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 4.533 ; 4.719 ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 5.345 ; 5.594 ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 6.128 ; 6.254 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 5.138 ; 5.299 ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 3.531 ; 3.690 ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 5.705 ; 5.842 ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 3.909 ; 3.827 ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 4.733 ; 4.993 ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 5.518 ; 5.806 ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 4.537 ; 4.739 ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 5.156 ; 5.415 ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 5.081 ; 5.341 ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 7.065 ; 7.529 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 5.266 ; 4.959 ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 4.023 ; 4.180 ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 4.580 ; 4.832 ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 4.540 ; 4.788 ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 5.180 ; 5.507 ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 4.003 ; 4.155 ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 5.050 ; 5.248 ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 5.848 ; 5.561 ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 4.307 ; 4.493 ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 4.134 ; 4.298 ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 4.399 ; 4.579 ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 4.390 ; 4.562 ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 4.427 ; 4.594 ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 4.309 ; 4.482 ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 4.584 ; 4.437 ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 4.010 ; 4.157 ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 4.201 ; 4.352 ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 4.970 ; 5.167 ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 5.002 ; 5.235 ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 4.285 ; 4.473 ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 5.072 ; 5.315 ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 5.175 ; 4.942 ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 5.075 ; 5.337 ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 4.742 ; 4.958 ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 4.407 ; 4.567 ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 4.294 ; 4.445 ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 4.366 ; 4.520 ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 4.401 ; 4.583 ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 4.326 ; 4.176 ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 4.458 ; 4.633 ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 5.580 ; 5.830 ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 4.944 ; 5.200 ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 4.241 ; 4.374 ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 3.909 ; 4.030 ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 4.362 ; 4.516 ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 4.129 ; 4.008 ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 4.271 ; 4.417 ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 4.244 ; 4.409 ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 4.330 ; 4.518 ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 4.586 ; 4.772 ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 3.944 ; 4.072 ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 5.249 ; 5.466 ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 3.936 ; 3.827 ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 4.373 ; 4.528 ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 3.973 ; 4.098 ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 4.518 ; 4.693 ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 4.537 ; 4.727 ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 4.017 ; 4.144 ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 4.012 ; 4.122 ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 4.871 ; 4.630 ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 5.404 ; 5.691 ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 4.379 ; 4.558 ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 6.140 ; 6.492 ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 6.533 ; 6.978 ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 5.579 ; 5.878 ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 5.768 ; 6.120 ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 5.120 ; 5.442 ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 5.247 ; 5.509 ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 4.379 ; 4.558 ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 5.160 ; 5.399 ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 5.688 ; 5.842 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 4.860 ; 4.994 ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 3.353 ; 3.487 ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 3.381 ; 3.515 ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+----------------------------------+------------+---------+----------+---------+---------------------+
; Clock                            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack                 ; -4.098     ; -3.193  ; -5.778   ; 0.282   ; -3.000              ;
;  clock                           ; -4.098     ; -3.193  ; -1.522   ; 0.282   ; -3.000              ;
;  uart:uart1|newClock:c1|newClock ; -4.081     ; -2.036  ; -5.778   ; 0.489   ; -1.285              ;
;  uart:uart1|tx:tx1|busy~1        ; -3.617     ; -2.729  ; N/A      ; N/A     ; 0.271               ;
; Design-wide TNS                  ; -12162.8   ; -29.361 ; -264.269 ; 0.0     ; -6272.596           ;
;  clock                           ; -12090.470 ; -9.741  ; -232.740 ; 0.000   ; -6231.476           ;
;  uart:uart1|newClock:c1|newClock ; -51.035    ; -7.985  ; -31.529  ; 0.000   ; -41.120             ;
;  uart:uart1|tx:tx1|busy~1        ; -21.295    ; -11.635 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+------------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; botao_0   ; clock                           ; 2.887 ; 3.302 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; 4.808 ; 5.204 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; 4.247 ; 4.642 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; 3.012 ; 3.580 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; botao_0   ; clock                           ; -1.077 ; -1.720 ; Rise       ; clock                           ;
; botao_2   ; clock                           ; -1.893 ; -2.365 ; Rise       ; clock                           ;
; botao_3   ; clock                           ; -1.610 ; -2.054 ; Rise       ; clock                           ;
; pin_1_in  ; uart:uart1|newClock:c1|newClock ; -0.684 ; -1.408 ; Rise       ; uart:uart1|newClock:c1|newClock ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                    ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 13.653 ; 13.774 ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 9.312  ; 9.453  ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 10.383 ; 10.615 ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 8.987  ; 9.017  ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 10.304 ; 10.203 ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 10.068 ; 10.063 ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 13.653 ; 13.774 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 9.966  ; 9.778  ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 7.895  ; 7.976  ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 9.036  ; 9.146  ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 8.981  ; 9.082  ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 10.311 ; 10.409 ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 7.870  ; 7.895  ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 9.553  ; 9.617  ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 10.719 ; 10.547 ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 8.493  ; 8.525  ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 8.153  ; 8.167  ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 8.788  ; 8.685  ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 8.768  ; 8.668  ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 8.866  ; 8.732  ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 8.570  ; 8.500  ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 8.703  ; 8.867  ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 7.861  ; 7.888  ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 8.304  ; 8.294  ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 9.312  ; 9.455  ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 10.032 ; 9.917  ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 8.388  ; 8.471  ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 10.154 ; 10.032 ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 9.785  ; 9.870  ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 10.100 ; 10.094 ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 9.404  ; 9.379  ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 8.627  ; 8.590  ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 8.445  ; 8.395  ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 8.656  ; 8.582  ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 8.716  ; 8.715  ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 8.212  ; 8.218  ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 8.909  ; 8.815  ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 10.647 ; 10.683 ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 9.830  ; 9.844  ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 8.337  ; 8.271  ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 7.633  ; 7.647  ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 8.679  ; 8.609  ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 7.841  ; 7.843  ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 8.507  ; 8.431  ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 8.394  ; 8.398  ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 8.628  ; 8.668  ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 9.136  ; 9.062  ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 7.808  ; 7.838  ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 9.951  ; 9.990  ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 7.528  ; 7.517  ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 8.688  ; 8.667  ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 7.835  ; 7.824  ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 8.962  ; 8.880  ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 8.994  ; 8.924  ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 7.877  ; 7.880  ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 7.951  ; 7.892  ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 9.255  ; 9.197  ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 10.821 ; 10.728 ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 13.087 ; 13.026 ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 12.404 ; 12.181 ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 13.087 ; 13.026 ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 11.096 ; 10.993 ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 11.409 ; 11.441 ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 10.109 ; 10.291 ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 10.366 ; 10.281 ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 8.587  ; 8.631  ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 10.156 ; 10.080 ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 11.805 ; 11.685 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 10.195 ; 10.128 ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 6.914  ; 6.857  ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 10.858 ; 10.762 ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                          ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port             ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+
; bus_displays_out[*]   ; clock                           ; 3.909 ; 3.827 ; Rise       ; clock                           ;
;  bus_displays_out[0]  ; clock                           ; 4.733 ; 4.993 ; Rise       ; clock                           ;
;  bus_displays_out[1]  ; clock                           ; 5.518 ; 5.806 ; Rise       ; clock                           ;
;  bus_displays_out[2]  ; clock                           ; 4.537 ; 4.739 ; Rise       ; clock                           ;
;  bus_displays_out[3]  ; clock                           ; 5.156 ; 5.415 ; Rise       ; clock                           ;
;  bus_displays_out[4]  ; clock                           ; 5.081 ; 5.341 ; Rise       ; clock                           ;
;  bus_displays_out[5]  ; clock                           ; 7.065 ; 7.529 ; Rise       ; clock                           ;
;  bus_displays_out[6]  ; clock                           ; 5.266 ; 4.959 ; Rise       ; clock                           ;
;  bus_displays_out[7]  ; clock                           ; 4.023 ; 4.180 ; Rise       ; clock                           ;
;  bus_displays_out[8]  ; clock                           ; 4.580 ; 4.832 ; Rise       ; clock                           ;
;  bus_displays_out[9]  ; clock                           ; 4.540 ; 4.788 ; Rise       ; clock                           ;
;  bus_displays_out[10] ; clock                           ; 5.180 ; 5.507 ; Rise       ; clock                           ;
;  bus_displays_out[11] ; clock                           ; 4.003 ; 4.155 ; Rise       ; clock                           ;
;  bus_displays_out[12] ; clock                           ; 5.050 ; 5.248 ; Rise       ; clock                           ;
;  bus_displays_out[13] ; clock                           ; 5.848 ; 5.561 ; Rise       ; clock                           ;
;  bus_displays_out[14] ; clock                           ; 4.307 ; 4.493 ; Rise       ; clock                           ;
;  bus_displays_out[15] ; clock                           ; 4.134 ; 4.298 ; Rise       ; clock                           ;
;  bus_displays_out[16] ; clock                           ; 4.399 ; 4.579 ; Rise       ; clock                           ;
;  bus_displays_out[17] ; clock                           ; 4.390 ; 4.562 ; Rise       ; clock                           ;
;  bus_displays_out[18] ; clock                           ; 4.427 ; 4.594 ; Rise       ; clock                           ;
;  bus_displays_out[19] ; clock                           ; 4.309 ; 4.482 ; Rise       ; clock                           ;
;  bus_displays_out[20] ; clock                           ; 4.584 ; 4.437 ; Rise       ; clock                           ;
;  bus_displays_out[21] ; clock                           ; 4.010 ; 4.157 ; Rise       ; clock                           ;
;  bus_displays_out[22] ; clock                           ; 4.201 ; 4.352 ; Rise       ; clock                           ;
;  bus_displays_out[23] ; clock                           ; 4.970 ; 5.167 ; Rise       ; clock                           ;
;  bus_displays_out[24] ; clock                           ; 5.002 ; 5.235 ; Rise       ; clock                           ;
;  bus_displays_out[25] ; clock                           ; 4.285 ; 4.473 ; Rise       ; clock                           ;
;  bus_displays_out[26] ; clock                           ; 5.072 ; 5.315 ; Rise       ; clock                           ;
;  bus_displays_out[27] ; clock                           ; 5.175 ; 4.942 ; Rise       ; clock                           ;
;  bus_displays_out[28] ; clock                           ; 5.075 ; 5.337 ; Rise       ; clock                           ;
;  bus_displays_out[29] ; clock                           ; 4.742 ; 4.958 ; Rise       ; clock                           ;
;  bus_displays_out[30] ; clock                           ; 4.407 ; 4.567 ; Rise       ; clock                           ;
;  bus_displays_out[31] ; clock                           ; 4.294 ; 4.445 ; Rise       ; clock                           ;
;  bus_displays_out[32] ; clock                           ; 4.366 ; 4.520 ; Rise       ; clock                           ;
;  bus_displays_out[33] ; clock                           ; 4.401 ; 4.583 ; Rise       ; clock                           ;
;  bus_displays_out[34] ; clock                           ; 4.326 ; 4.176 ; Rise       ; clock                           ;
;  bus_displays_out[35] ; clock                           ; 4.458 ; 4.633 ; Rise       ; clock                           ;
;  bus_displays_out[36] ; clock                           ; 5.580 ; 5.830 ; Rise       ; clock                           ;
;  bus_displays_out[37] ; clock                           ; 4.944 ; 5.200 ; Rise       ; clock                           ;
;  bus_displays_out[38] ; clock                           ; 4.241 ; 4.374 ; Rise       ; clock                           ;
;  bus_displays_out[39] ; clock                           ; 3.909 ; 4.030 ; Rise       ; clock                           ;
;  bus_displays_out[40] ; clock                           ; 4.362 ; 4.516 ; Rise       ; clock                           ;
;  bus_displays_out[41] ; clock                           ; 4.129 ; 4.008 ; Rise       ; clock                           ;
;  bus_displays_out[42] ; clock                           ; 4.271 ; 4.417 ; Rise       ; clock                           ;
;  bus_displays_out[43] ; clock                           ; 4.244 ; 4.409 ; Rise       ; clock                           ;
;  bus_displays_out[44] ; clock                           ; 4.330 ; 4.518 ; Rise       ; clock                           ;
;  bus_displays_out[45] ; clock                           ; 4.586 ; 4.772 ; Rise       ; clock                           ;
;  bus_displays_out[46] ; clock                           ; 3.944 ; 4.072 ; Rise       ; clock                           ;
;  bus_displays_out[47] ; clock                           ; 5.249 ; 5.466 ; Rise       ; clock                           ;
;  bus_displays_out[48] ; clock                           ; 3.936 ; 3.827 ; Rise       ; clock                           ;
;  bus_displays_out[49] ; clock                           ; 4.373 ; 4.528 ; Rise       ; clock                           ;
;  bus_displays_out[50] ; clock                           ; 3.973 ; 4.098 ; Rise       ; clock                           ;
;  bus_displays_out[51] ; clock                           ; 4.518 ; 4.693 ; Rise       ; clock                           ;
;  bus_displays_out[52] ; clock                           ; 4.537 ; 4.727 ; Rise       ; clock                           ;
;  bus_displays_out[53] ; clock                           ; 4.017 ; 4.144 ; Rise       ; clock                           ;
;  bus_displays_out[54] ; clock                           ; 4.012 ; 4.122 ; Rise       ; clock                           ;
;  bus_displays_out[55] ; clock                           ; 4.871 ; 4.630 ; Rise       ; clock                           ;
; led_reset             ; clock                           ; 5.404 ; 5.691 ; Rise       ; clock                           ;
; leds_green[*]         ; clock                           ; 4.379 ; 4.558 ; Rise       ; clock                           ;
;  leds_green[0]        ; clock                           ; 6.140 ; 6.492 ; Rise       ; clock                           ;
;  leds_green[1]        ; clock                           ; 6.533 ; 6.978 ; Rise       ; clock                           ;
;  leds_green[2]        ; clock                           ; 5.579 ; 5.878 ; Rise       ; clock                           ;
;  leds_green[3]        ; clock                           ; 5.768 ; 6.120 ; Rise       ; clock                           ;
;  leds_green[4]        ; clock                           ; 5.120 ; 5.442 ; Rise       ; clock                           ;
;  leds_green[5]        ; clock                           ; 5.247 ; 5.509 ; Rise       ; clock                           ;
;  leds_green[6]        ; clock                           ; 4.379 ; 4.558 ; Rise       ; clock                           ;
;  leds_green[7]        ; clock                           ; 5.160 ; 5.399 ; Rise       ; clock                           ;
; pin_5_out             ; clock                           ; 5.688 ; 5.842 ; Rise       ; clock                           ;
; pin_5_out             ; uart:uart1|newClock:c1|newClock ; 4.860 ; 4.994 ; Rise       ; uart:uart1|newClock:c1|newClock ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 3.353 ; 3.487 ; Rise       ; uart:uart1|tx:tx1|busy~1        ;
; pin_5_out             ; uart:uart1|tx:tx1|busy~1        ; 3.381 ; 3.515 ; Fall       ; uart:uart1|tx:tx1|busy~1        ;
+-----------------------+---------------------------------+-------+-------+------------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                  ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds_green[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds_green[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_reset            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_5_out            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[18] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[19] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[20] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[21] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[22] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[23] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[24] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[25] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[26] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[27] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[28] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[29] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[30] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[31] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[32] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[33] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[34] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[35] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[36] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[37] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[38] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[39] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[40] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[41] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[42] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[43] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[44] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[45] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[46] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[47] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[48] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[49] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[50] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[51] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[52] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[53] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[54] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bus_displays_out[55] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; botao_1                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botao_2                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botao_3                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; botao_0                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pin_1_in                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_green[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds_green[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_reset            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; pin_5_out            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[32] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[33] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[34] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[35] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[36] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[37] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[38] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[39] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[40] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[41] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[42] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[43] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[44] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[45] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[46] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[47] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[48] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[49] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[50] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[51] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[52] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[53] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[54] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[55] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_green[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_reset            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; pin_5_out            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[32] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[33] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[34] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[35] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[36] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[37] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[38] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[39] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[40] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[41] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[42] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[43] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[44] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[45] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[46] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[47] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[48] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[49] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[50] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[51] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[52] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[53] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[54] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[55] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                  ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds_green[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds_green[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_reset            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pin_5_out            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[18] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[19] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[20] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[21] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bus_displays_out[22] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[23] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[24] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[25] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[26] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[27] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[28] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[29] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[30] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[31] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[32] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[33] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[34] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[35] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[36] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[37] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[38] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[39] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[40] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[41] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[42] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[43] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[44] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[45] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[46] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[47] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; bus_displays_out[48] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[49] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[50] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[51] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[52] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[53] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[54] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; bus_displays_out[55] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+----------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clock                           ; clock                           ; 37335    ; 0        ; 0        ; 0        ;
; uart:uart1|newClock:c1|newClock ; clock                           ; 25       ; 0        ; 0        ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; clock                           ; 12       ; 12       ; 0        ; 0        ;
; clock                           ; uart:uart1|newClock:c1|newClock ; 77       ; 0        ; 0        ; 0        ;
; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 235      ; 0        ; 0        ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 40       ; 91       ; 0        ; 0        ;
; clock                           ; uart:uart1|tx:tx1|busy~1        ; 0        ; 0        ; 18       ; 0        ;
; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1        ; 0        ; 0        ; 10       ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1        ; 0        ; 0        ; 5        ; 10       ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clock                           ; clock                           ; 37335    ; 0        ; 0        ; 0        ;
; uart:uart1|newClock:c1|newClock ; clock                           ; 25       ; 0        ; 0        ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; clock                           ; 12       ; 12       ; 0        ; 0        ;
; clock                           ; uart:uart1|newClock:c1|newClock ; 77       ; 0        ; 0        ; 0        ;
; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 235      ; 0        ; 0        ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 40       ; 91       ; 0        ; 0        ;
; clock                           ; uart:uart1|tx:tx1|busy~1        ; 0        ; 0        ; 18       ; 0        ;
; uart:uart1|newClock:c1|newClock ; uart:uart1|tx:tx1|busy~1        ; 0        ; 0        ; 10       ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; uart:uart1|tx:tx1|busy~1        ; 0        ; 0        ; 5        ; 10       ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clock                           ; clock                           ; 323      ; 0        ; 0        ; 0        ;
; clock                           ; uart:uart1|newClock:c1|newClock ; 6        ; 0        ; 0        ; 0        ;
; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 6        ; 0        ; 0        ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 6        ; 6        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clock                           ; clock                           ; 323      ; 0        ; 0        ; 0        ;
; clock                           ; uart:uart1|newClock:c1|newClock ; 6        ; 0        ; 0        ; 0        ;
; uart:uart1|newClock:c1|newClock ; uart:uart1|newClock:c1|newClock ; 6        ; 0        ; 0        ; 0        ;
; uart:uart1|tx:tx1|busy~1        ; uart:uart1|newClock:c1|newClock ; 6        ; 6        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 66    ; 66   ;
; Unconstrained Output Port Paths ; 70    ; 70   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Feb 14 18:21:59 2016
Info: Command: quartus_sta 3DES_Project -c 3DES_Project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: '3DES_Project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name uart:uart1|newClock:c1|newClock uart:uart1|newClock:c1|newClock
    Info (332105): create_clock -period 1.000 -name uart:uart1|tx:tx1|busy~1 uart:uart1|tx:tx1|busy~1
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "uart1|tx1|tx_line~12|combout"
    Warning (332126): Node "uart1|tx1|tx_line~2|dataa"
    Warning (332126): Node "uart1|tx1|tx_line~2|combout"
    Warning (332126): Node "uart1|tx1|tx_line~12|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "uart1|tx1|index[3]~2|combout"
    Warning (332126): Node "uart1|tx1|index~27|datac"
    Warning (332126): Node "uart1|tx1|index~27|combout"
    Warning (332126): Node "uart1|tx1|index[3]~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "uart1|tx1|index[2]~6|combout"
    Warning (332126): Node "uart1|tx1|index~24|datac"
    Warning (332126): Node "uart1|tx1|index~24|combout"
    Warning (332126): Node "uart1|tx1|index[2]~6|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "uart1|tx1|index[0]~14|combout"
    Warning (332126): Node "uart1|tx1|index~25|datab"
    Warning (332126): Node "uart1|tx1|index~25|combout"
    Warning (332126): Node "uart1|tx1|index[0]~14|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "uart1|tx1|index[1]~10|combout"
    Warning (332126): Node "uart1|tx1|index~26|datad"
    Warning (332126): Node "uart1|tx1|index~26|combout"
    Warning (332126): Node "uart1|tx1|index[1]~10|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "uart1|tx1|busy~2|combout"
    Warning (332126): Node "uart1|tx1|busy~2|dataa"
Warning (332191): Clock target uart:uart1|tx:tx1|busy~1 of clock uart:uart1|tx:tx1|busy~1 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: uart1|tx1|busy~2  from: datab  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.098
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.098    -12090.470 clock 
    Info (332119):    -4.081       -51.035 uart:uart1|newClock:c1|newClock 
    Info (332119):    -3.617       -21.295 uart:uart1|tx:tx1|busy~1 
Info (332146): Worst-case hold slack is -3.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.193        -9.741 clock 
    Info (332119):    -2.729       -11.635 uart:uart1|tx:tx1|busy~1 
    Info (332119):    -2.036        -7.985 uart:uart1|newClock:c1|newClock 
Info (332146): Worst-case recovery slack is -5.778
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.778       -31.529 uart:uart1|newClock:c1|newClock 
    Info (332119):    -1.522      -232.740 clock 
Info (332146): Worst-case removal slack is 0.587
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.587         0.000 clock 
    Info (332119):     1.008         0.000 uart:uart1|newClock:c1|newClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -6231.476 clock 
    Info (332119):    -1.285       -41.120 uart:uart1|newClock:c1|newClock 
    Info (332119):     0.435         0.000 uart:uart1|tx:tx1|busy~1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332191): Clock target uart:uart1|tx:tx1|busy~1 of clock uart:uart1|tx:tx1|busy~1 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: uart1|tx1|busy~2  from: datab  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.698
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.698    -10736.187 clock 
    Info (332119):    -3.540       -43.065 uart:uart1|newClock:c1|newClock 
    Info (332119):    -3.392       -20.618 uart:uart1|tx:tx1|busy~1 
Info (332146): Worst-case hold slack is -2.934
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.934        -8.975 clock 
    Info (332119):    -2.382       -10.159 uart:uart1|tx:tx1|busy~1 
    Info (332119):    -1.914        -7.453 uart:uart1|newClock:c1|newClock 
Info (332146): Worst-case recovery slack is -5.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.093       -28.048 uart:uart1|newClock:c1|newClock 
    Info (332119):    -1.321      -177.458 clock 
Info (332146): Worst-case removal slack is 0.525
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.525         0.000 clock 
    Info (332119):     0.898         0.000 uart:uart1|newClock:c1|newClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -6230.068 clock 
    Info (332119):    -1.285       -41.120 uart:uart1|newClock:c1|newClock 
    Info (332119):     0.377         0.000 uart:uart1|tx:tx1|busy~1 
Info: Analyzing Fast 1200mV 0C Model
Warning (332191): Clock target uart:uart1|tx:tx1|busy~1 of clock uart:uart1|tx:tx1|busy~1 is fed by another target of the same clock.
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: uart1|tx1|busy~2  from: datab  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.933
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.933       -12.785 uart:uart1|newClock:c1|newClock 
    Info (332119):    -1.535        -6.970 uart:uart1|tx:tx1|busy~1 
    Info (332119):    -1.515     -3843.145 clock 
Info (332146): Worst-case hold slack is -1.835
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.835        -7.170 clock 
    Info (332119):    -1.614        -7.209 uart:uart1|tx:tx1|busy~1 
    Info (332119):    -1.014        -4.865 uart:uart1|newClock:c1|newClock 
Info (332146): Worst-case recovery slack is -2.791
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.791       -14.614 uart:uart1|newClock:c1|newClock 
    Info (332119):    -0.305        -9.655 clock 
Info (332146): Worst-case removal slack is 0.282
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.282         0.000 clock 
    Info (332119):     0.489         0.000 uart:uart1|newClock:c1|newClock 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -5121.018 clock 
    Info (332119):    -1.000       -32.000 uart:uart1|newClock:c1|newClock 
    Info (332119):     0.271         0.000 uart:uart1|tx:tx1|busy~1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 37 warnings
    Info: Peak virtual memory: 590 megabytes
    Info: Processing ended: Sun Feb 14 18:22:11 2016
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:10


