{
  "deps": [],
  "project":
  {
     "name": "and",
     "label": "",
     "ports": {
        "in": [ { "id": "a", "label": "" },
                { "id": "b", "label": "" } ],
        "out": [ { "id": "out", "label": "" } ]
     },
     "code": {
        "type": "verilog",
        "data" : "assign out = a & b;"
     }
   }
}
