TimeQuest Timing Analyzer report for cpu
Wed Mar 31 07:50:55 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Setup: 'control_unit:U1|current_state.S_FETCH_0'
 14. Slow 1200mV 85C Model Hold: 'control_unit:U1|current_state.S_FETCH_0'
 15. Slow 1200mV 85C Model Hold: 'clock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:U1|current_state.S_FETCH_0'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clock'
 28. Slow 1200mV 0C Model Setup: 'control_unit:U1|current_state.S_FETCH_0'
 29. Slow 1200mV 0C Model Hold: 'control_unit:U1|current_state.S_FETCH_0'
 30. Slow 1200mV 0C Model Hold: 'clock'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:U1|current_state.S_FETCH_0'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clock'
 42. Fast 1200mV 0C Model Setup: 'control_unit:U1|current_state.S_FETCH_0'
 43. Fast 1200mV 0C Model Hold: 'control_unit:U1|current_state.S_FETCH_0'
 44. Fast 1200mV 0C Model Hold: 'clock'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:U1|current_state.S_FETCH_0'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Slow Corner Signal Integrity Metrics
 56. Fast Corner Signal Integrity Metrics
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; cpu                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C5E144C7                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                           ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; Clock Name                              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                     ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+
; clock                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                                   ;
; control_unit:U1|current_state.S_FETCH_0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control_unit:U1|current_state.S_FETCH_0 } ;
+-----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 477.55 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                              ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clock                                   ; -1.721 ; -27.020       ;
; control_unit:U1|current_state.S_FETCH_0 ; -0.129 ; -0.253        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; control_unit:U1|current_state.S_FETCH_0 ; -0.219 ; -0.386        ;
; clock                                   ; 0.412  ; 0.000         ;
+-----------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clock                                   ; -3.000 ; -28.700       ;
; control_unit:U1|current_state.S_FETCH_0 ; 0.392  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                           ;
+--------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -1.721 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[1] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.775     ; 0.934      ;
; -1.721 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[2] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.775     ; 0.934      ;
; -1.721 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[3] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.775     ; 0.934      ;
; -1.721 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[4] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.775     ; 0.934      ;
; -1.721 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[5] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.775     ; 0.934      ;
; -1.721 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[6] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.775     ; 0.934      ;
; -1.721 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[7] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.775     ; 0.934      ;
; -1.712 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[0]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.773     ; 0.927      ;
; -1.712 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[1]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.773     ; 0.927      ;
; -1.712 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[2]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.773     ; 0.927      ;
; -1.712 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[3]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.773     ; 0.927      ;
; -1.712 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[4]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.773     ; 0.927      ;
; -1.712 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[5]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.773     ; 0.927      ;
; -1.712 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[6]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.773     ; 0.927      ;
; -1.712 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[7]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.773     ; 0.927      ;
; -1.277 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[0] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.775     ; 0.490      ;
; -1.094 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 2.021      ;
; -1.008 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.935      ;
; -1.003 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.930      ;
; -0.985 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.912      ;
; -0.972 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.899      ;
; -0.968 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.895      ;
; -0.962 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.889      ;
; -0.943 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.870      ;
; -0.876 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.803      ;
; -0.872 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.799      ;
; -0.871 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.798      ;
; -0.853 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.780      ;
; -0.841 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.768      ;
; -0.840 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.767      ;
; -0.836 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.763      ;
; -0.834 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.761      ;
; -0.830 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.757      ;
; -0.826 ; data_path:U2|PC_uns[6]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.753      ;
; -0.811 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.738      ;
; -0.744 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.671      ;
; -0.740 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.667      ;
; -0.740 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.667      ;
; -0.739 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.666      ;
; -0.709 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.636      ;
; -0.708 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.635      ;
; -0.708 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.635      ;
; -0.704 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.631      ;
; -0.301 ; data_path:U2|PC_uns[6]      ; data_path:U2|MAR[6]    ; clock                                   ; clock       ; 1.000        ; -0.074     ; 1.225      ;
; -0.286 ; data_path:U2|PC_uns[2]      ; data_path:U2|MAR[2]    ; clock                                   ; clock       ; 1.000        ; -0.074     ; 1.210      ;
; -0.278 ; data_path:U2|PC_uns[3]      ; data_path:U2|MAR[3]    ; clock                                   ; clock       ; 1.000        ; -0.074     ; 1.202      ;
; -0.259 ; data_path:U2|PC_uns[0]      ; data_path:U2|MAR[0]    ; clock                                   ; clock       ; 1.000        ; -0.074     ; 1.183      ;
; -0.241 ; data_path:U2|PC_uns[1]      ; data_path:U2|MAR[1]    ; clock                                   ; clock       ; 1.000        ; -0.074     ; 1.165      ;
; -0.233 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[1] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.160      ;
; -0.231 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.158      ;
; -0.227 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.154      ;
; -0.227 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.154      ;
; -0.226 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[1] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.153      ;
; -0.210 ; data_path:U2|PC_uns[5]      ; data_path:U2|MAR[5]    ; clock                                   ; clock       ; 1.000        ; -0.074     ; 1.134      ;
; -0.208 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.135      ;
; -0.204 ; data_path:U2|PC_uns[6]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 1.131      ;
; -0.083 ; data_path:U2|PC_uns[4]      ; data_path:U2|MAR[4]    ; clock                                   ; clock       ; 1.000        ; -0.074     ; 1.007      ;
; -0.074 ; data_path:U2|PC_uns[7]      ; data_path:U2|MAR[7]    ; clock                                   ; clock       ; 1.000        ; -0.074     ; 0.998      ;
; 0.108  ; data_path:U2|PC_uns[7]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 0.819      ;
; 0.162  ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[0] ; clock                                   ; clock       ; 1.000        ; -0.071     ; 0.765      ;
+--------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control_unit:U1|current_state.S_FETCH_0'                                                                                                           ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                     ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -0.129 ; control_unit:U1|current_state.S_FETCH_1 ; control_unit:U1|Bus2_Sel[0] ; clock        ; control_unit:U1|current_state.S_FETCH_0 ; 1.000        ; 0.813      ; 1.047      ;
; -0.124 ; control_unit:U1|current_state.S_FETCH_1 ; control_unit:U1|PC_Inc      ; clock        ; control_unit:U1|current_state.S_FETCH_0 ; 1.000        ; 0.817      ; 1.027      ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control_unit:U1|current_state.S_FETCH_0'                                                                                                            ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                     ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -0.219 ; control_unit:U1|current_state.S_FETCH_1 ; control_unit:U1|Bus2_Sel[0] ; clock        ; control_unit:U1|current_state.S_FETCH_0 ; 0.000        ; 1.089      ; 0.900      ;
; -0.167 ; control_unit:U1|current_state.S_FETCH_1 ; control_unit:U1|PC_Inc      ; clock        ; control_unit:U1|current_state.S_FETCH_0 ; 0.000        ; 1.094      ; 0.957      ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                           ;
+-------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; 0.412 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[0] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 0.669      ;
; 0.450 ; data_path:U2|PC_uns[7]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 0.707      ;
; 0.662 ; data_path:U2|PC_uns[7]      ; data_path:U2|MAR[7]    ; clock                                   ; clock       ; 0.000        ; 0.068      ; 0.916      ;
; 0.665 ; data_path:U2|PC_uns[6]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 0.922      ;
; 0.668 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 0.925      ;
; 0.671 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 0.928      ;
; 0.672 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 0.929      ;
; 0.678 ; data_path:U2|PC_uns[4]      ; data_path:U2|MAR[4]    ; clock                                   ; clock       ; 0.000        ; 0.068      ; 0.932      ;
; 0.685 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[1] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 0.942      ;
; 0.685 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[1] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 0.942      ;
; 0.691 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 0.948      ;
; 0.759 ; data_path:U2|PC_uns[5]      ; data_path:U2|MAR[5]    ; clock                                   ; clock       ; 0.000        ; 0.068      ; 1.013      ;
; 0.797 ; data_path:U2|PC_uns[1]      ; data_path:U2|MAR[1]    ; clock                                   ; clock       ; 0.000        ; 0.068      ; 1.051      ;
; 0.846 ; data_path:U2|PC_uns[0]      ; data_path:U2|MAR[0]    ; clock                                   ; clock       ; 0.000        ; 0.068      ; 1.100      ;
; 0.870 ; data_path:U2|PC_uns[2]      ; data_path:U2|MAR[2]    ; clock                                   ; clock       ; 0.000        ; 0.068      ; 1.124      ;
; 0.884 ; data_path:U2|PC_uns[3]      ; data_path:U2|MAR[3]    ; clock                                   ; clock       ; 0.000        ; 0.068      ; 1.138      ;
; 0.907 ; data_path:U2|PC_uns[6]      ; data_path:U2|MAR[6]    ; clock                                   ; clock       ; 0.000        ; 0.068      ; 1.161      ;
; 0.983 ; data_path:U2|PC_uns[6]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.240      ;
; 0.985 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.242      ;
; 0.995 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.252      ;
; 0.998 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.255      ;
; 0.998 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.255      ;
; 0.999 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.256      ;
; 1.000 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.257      ;
; 1.003 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.260      ;
; 1.003 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.260      ;
; 1.004 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.261      ;
; 1.008 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.265      ;
; 1.106 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.363      ;
; 1.111 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.368      ;
; 1.121 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.378      ;
; 1.124 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.381      ;
; 1.125 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.382      ;
; 1.126 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.383      ;
; 1.129 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.386      ;
; 1.129 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.386      ;
; 1.130 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.387      ;
; 1.134 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.391      ;
; 1.232 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.489      ;
; 1.237 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.494      ;
; 1.247 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.504      ;
; 1.250 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.507      ;
; 1.252 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.509      ;
; 1.255 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.071      ; 1.512      ;
; 1.731 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[0] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.526     ; 0.421      ;
; 2.314 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[0]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.525     ; 1.005      ;
; 2.314 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[1]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.525     ; 1.005      ;
; 2.314 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[2]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.525     ; 1.005      ;
; 2.314 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[3]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.525     ; 1.005      ;
; 2.314 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[4]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.525     ; 1.005      ;
; 2.314 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[5]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.525     ; 1.005      ;
; 2.314 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[6]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.525     ; 1.005      ;
; 2.314 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[7]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.525     ; 1.005      ;
; 2.327 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[1] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.526     ; 1.017      ;
; 2.327 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[2] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.526     ; 1.017      ;
; 2.327 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[3] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.526     ; 1.017      ;
; 2.327 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[4] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.526     ; 1.017      ;
; 2.327 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[5] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.526     ; 1.017      ;
; 2.327 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[6] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.526     ; 1.017      ;
; 2.327 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[7] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.526     ; 1.017      ;
+-------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; control_unit:U1|current_state.S_DECODE_3 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[0]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[1]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[2]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[3]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[4]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[5]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[6]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[7]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[7]                   ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; control_unit:U1|current_state.S_DECODE_3 ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_0  ;
; 0.234  ; 0.422        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_2  ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[0]                      ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[1]                      ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[2]                      ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[3]                      ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[4]                      ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[5]                      ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[6]                      ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[7]                      ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[0]                   ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[1]                   ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[2]                   ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[3]                   ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[4]                   ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[5]                   ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[6]                   ;
; 0.235  ; 0.423        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[7]                   ;
; 0.253  ; 0.441        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_1  ;
; 0.339  ; 0.559        ; 0.220          ; High Pulse Width ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_1  ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; clock ; Rise       ; control_unit:U1|current_state.S_DECODE_3 ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_0  ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_2  ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[0]                   ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[1]                   ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[2]                   ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[3]                   ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[4]                   ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[5]                   ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[6]                   ;
; 0.356  ; 0.576        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[7]                   ;
; 0.357  ; 0.577        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[0]                      ;
; 0.357  ; 0.577        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[1]                      ;
; 0.357  ; 0.577        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[2]                      ;
; 0.357  ; 0.577        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[3]                      ;
; 0.357  ; 0.577        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[4]                      ;
; 0.357  ; 0.577        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[5]                      ;
; 0.357  ; 0.577        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[6]                      ;
; 0.357  ; 0.577        ; 0.220          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[7]                      ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|current_state.S_DECODE_3|clk          ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|current_state.S_FETCH_0|clk           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|current_state.S_FETCH_2|clk           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[0]|clk                            ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[1]|clk                            ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[2]|clk                            ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[3]|clk                            ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[4]|clk                            ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[5]|clk                            ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[6]|clk                            ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[7]|clk                            ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[0]|clk                         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[1]|clk                         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[2]|clk                         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[3]|clk                         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[4]|clk                         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[5]|clk                         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[6]|clk                         ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[7]|clk                         ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                            ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|current_state.S_FETCH_1|clk           ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]              ;
; 0.413  ; 0.413        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                            ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]              ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk                ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|current_state.S_FETCH_1|clk           ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                            ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|current_state.S_DECODE_3|clk          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|current_state.S_FETCH_0|clk           ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|current_state.S_FETCH_2|clk           ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[0]|clk                            ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[1]|clk                            ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[2]|clk                            ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[3]|clk                            ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[4]|clk                            ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[5]|clk                            ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[6]|clk                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control_unit:U1|current_state.S_FETCH_0'                                                           ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+------------------------------+
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; control_unit:U1|Bus2_Sel[0]  ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; control_unit:U1|PC_Inc       ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0~clkctrl|inclk[0] ;
; 0.395 ; 0.395        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0~clkctrl|outclk   ;
; 0.422 ; 0.422        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|Bus2_Sel[0]|datad         ;
; 0.423 ; 0.423        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|PC_Inc|datad              ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; U1|WideNor0|datac            ;
; 0.454 ; 0.454        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; U1|current_state.S_FETCH_0|q ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; U1|current_state.S_FETCH_0|q ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0|combout          ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; U1|WideNor0|datac            ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|Bus2_Sel[0]|datad         ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|PC_Inc|datad              ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0~clkctrl|inclk[0] ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0~clkctrl|outclk   ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; control_unit:U1|Bus2_Sel[0]  ;
; 0.603 ; 0.603        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; control_unit:U1|PC_Inc       ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; address[*]    ; clock      ; 6.096 ; 6.075 ; Rise       ; clock           ;
;  address[0]   ; clock      ; 5.910 ; 5.928 ; Rise       ; clock           ;
;  address[1]   ; clock      ; 6.014 ; 5.927 ; Rise       ; clock           ;
;  address[2]   ; clock      ; 6.096 ; 6.075 ; Rise       ; clock           ;
;  address[3]   ; clock      ; 5.685 ; 5.641 ; Rise       ; clock           ;
;  address[4]   ; clock      ; 5.770 ; 5.774 ; Rise       ; clock           ;
;  address[5]   ; clock      ; 5.460 ; 5.440 ; Rise       ; clock           ;
;  address[6]   ; clock      ; 5.954 ; 5.933 ; Rise       ; clock           ;
;  address[7]   ; clock      ; 5.983 ; 5.934 ; Rise       ; clock           ;
; to_memory[*]  ; clock      ; 7.980 ; 7.979 ; Rise       ; clock           ;
;  to_memory[0] ; clock      ; 5.769 ; 5.727 ; Rise       ; clock           ;
;  to_memory[1] ; clock      ; 7.980 ; 7.979 ; Rise       ; clock           ;
;  to_memory[2] ; clock      ; 5.493 ; 5.475 ; Rise       ; clock           ;
;  to_memory[3] ; clock      ; 6.101 ; 6.033 ; Rise       ; clock           ;
;  to_memory[4] ; clock      ; 5.550 ; 5.524 ; Rise       ; clock           ;
;  to_memory[5] ; clock      ; 6.069 ; 5.999 ; Rise       ; clock           ;
;  to_memory[6] ; clock      ; 7.413 ; 7.456 ; Rise       ; clock           ;
;  to_memory[7] ; clock      ; 6.098 ; 6.050 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; address[*]    ; clock      ; 5.350 ; 5.330 ; Rise       ; clock           ;
;  address[0]   ; clock      ; 5.782 ; 5.798 ; Rise       ; clock           ;
;  address[1]   ; clock      ; 5.882 ; 5.797 ; Rise       ; clock           ;
;  address[2]   ; clock      ; 5.961 ; 5.939 ; Rise       ; clock           ;
;  address[3]   ; clock      ; 5.566 ; 5.522 ; Rise       ; clock           ;
;  address[4]   ; clock      ; 5.647 ; 5.650 ; Rise       ; clock           ;
;  address[5]   ; clock      ; 5.350 ; 5.330 ; Rise       ; clock           ;
;  address[6]   ; clock      ; 5.824 ; 5.802 ; Rise       ; clock           ;
;  address[7]   ; clock      ; 5.853 ; 5.804 ; Rise       ; clock           ;
; to_memory[*]  ; clock      ; 5.382 ; 5.364 ; Rise       ; clock           ;
;  to_memory[0] ; clock      ; 5.647 ; 5.605 ; Rise       ; clock           ;
;  to_memory[1] ; clock      ; 7.824 ; 7.826 ; Rise       ; clock           ;
;  to_memory[2] ; clock      ; 5.382 ; 5.364 ; Rise       ; clock           ;
;  to_memory[3] ; clock      ; 5.966 ; 5.900 ; Rise       ; clock           ;
;  to_memory[4] ; clock      ; 5.437 ; 5.411 ; Rise       ; clock           ;
;  to_memory[5] ; clock      ; 5.935 ; 5.866 ; Rise       ; clock           ;
;  to_memory[6] ; clock      ; 7.280 ; 7.324 ; Rise       ; clock           ;
;  to_memory[7] ; clock      ; 5.962 ; 5.916 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 534.47 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clock                                   ; -1.400 ; -21.902       ;
; control_unit:U1|current_state.S_FETCH_0 ; -0.121 ; -0.241        ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; control_unit:U1|current_state.S_FETCH_0 ; -0.084 ; -0.112        ;
; clock                                   ; 0.363  ; 0.000         ;
+-----------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clock                                   ; -3.000 ; -28.700       ;
; control_unit:U1|current_state.S_FETCH_0 ; 0.324  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                            ;
+--------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -1.400 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[1] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.529     ; 0.860      ;
; -1.400 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[2] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.529     ; 0.860      ;
; -1.400 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[3] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.529     ; 0.860      ;
; -1.400 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[4] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.529     ; 0.860      ;
; -1.400 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[5] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.529     ; 0.860      ;
; -1.400 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[6] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.529     ; 0.860      ;
; -1.400 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[7] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.529     ; 0.860      ;
; -1.390 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[0]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.527     ; 0.852      ;
; -1.390 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[1]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.527     ; 0.852      ;
; -1.390 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[2]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.527     ; 0.852      ;
; -1.390 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[3]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.527     ; 0.852      ;
; -1.390 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[4]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.527     ; 0.852      ;
; -1.390 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[5]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.527     ; 0.852      ;
; -1.390 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[6]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.527     ; 0.852      ;
; -1.390 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[7]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.527     ; 0.852      ;
; -0.982 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[0] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -1.529     ; 0.442      ;
; -0.871 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.807      ;
; -0.798 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.734      ;
; -0.792 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.728      ;
; -0.776 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.712      ;
; -0.775 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.711      ;
; -0.769 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.705      ;
; -0.755 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.691      ;
; -0.726 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.662      ;
; -0.682 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.618      ;
; -0.676 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.612      ;
; -0.676 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.612      ;
; -0.660 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.596      ;
; -0.660 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.596      ;
; -0.659 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.595      ;
; -0.653 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.589      ;
; -0.639 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.575      ;
; -0.635 ; data_path:U2|PC_uns[6]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.571      ;
; -0.631 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.567      ;
; -0.610 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.546      ;
; -0.566 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.502      ;
; -0.561 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.497      ;
; -0.560 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.496      ;
; -0.560 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.496      ;
; -0.544 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.480      ;
; -0.544 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.480      ;
; -0.543 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.479      ;
; -0.537 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.473      ;
; -0.195 ; data_path:U2|PC_uns[6]      ; data_path:U2|MAR[6]    ; clock                                   ; clock       ; 1.000        ; -0.066     ; 1.128      ;
; -0.174 ; data_path:U2|PC_uns[2]      ; data_path:U2|MAR[2]    ; clock                                   ; clock       ; 1.000        ; -0.066     ; 1.107      ;
; -0.172 ; data_path:U2|PC_uns[3]      ; data_path:U2|MAR[3]    ; clock                                   ; clock       ; 1.000        ; -0.066     ; 1.105      ;
; -0.137 ; data_path:U2|PC_uns[0]      ; data_path:U2|MAR[0]    ; clock                                   ; clock       ; 1.000        ; -0.066     ; 1.070      ;
; -0.110 ; data_path:U2|PC_uns[1]      ; data_path:U2|MAR[1]    ; clock                                   ; clock       ; 1.000        ; -0.066     ; 1.043      ;
; -0.109 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.045      ;
; -0.105 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[1] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.041      ;
; -0.100 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.036      ;
; -0.099 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.035      ;
; -0.099 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[1] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.035      ;
; -0.088 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.024      ;
; -0.086 ; data_path:U2|PC_uns[6]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 1.022      ;
; -0.083 ; data_path:U2|PC_uns[5]      ; data_path:U2|MAR[5]    ; clock                                   ; clock       ; 1.000        ; -0.066     ; 1.016      ;
; 0.026  ; data_path:U2|PC_uns[4]      ; data_path:U2|MAR[4]    ; clock                                   ; clock       ; 1.000        ; -0.066     ; 0.907      ;
; 0.039  ; data_path:U2|PC_uns[7]      ; data_path:U2|MAR[7]    ; clock                                   ; clock       ; 1.000        ; -0.066     ; 0.894      ;
; 0.193  ; data_path:U2|PC_uns[7]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 0.743      ;
; 0.253  ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[0] ; clock                                   ; clock       ; 1.000        ; -0.063     ; 0.683      ;
+--------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control_unit:U1|current_state.S_FETCH_0'                                                                                                            ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                     ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -0.121 ; control_unit:U1|current_state.S_FETCH_1 ; control_unit:U1|Bus2_Sel[0] ; clock        ; control_unit:U1|current_state.S_FETCH_0 ; 1.000        ; 0.632      ; 0.940      ;
; -0.120 ; control_unit:U1|current_state.S_FETCH_1 ; control_unit:U1|PC_Inc      ; clock        ; control_unit:U1|current_state.S_FETCH_0 ; 1.000        ; 0.636      ; 0.927      ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control_unit:U1|current_state.S_FETCH_0'                                                                                                             ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                     ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -0.084 ; control_unit:U1|current_state.S_FETCH_1 ; control_unit:U1|Bus2_Sel[0] ; clock        ; control_unit:U1|current_state.S_FETCH_0 ; 0.000        ; 0.881      ; 0.827      ;
; -0.028 ; control_unit:U1|current_state.S_FETCH_1 ; control_unit:U1|PC_Inc      ; clock        ; control_unit:U1|current_state.S_FETCH_0 ; 0.000        ; 0.886      ; 0.888      ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                            ;
+-------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; 0.363 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[0] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 0.597      ;
; 0.409 ; data_path:U2|PC_uns[7]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 0.643      ;
; 0.609 ; data_path:U2|PC_uns[7]      ; data_path:U2|MAR[7]    ; clock                                   ; clock       ; 0.000        ; 0.061      ; 0.841      ;
; 0.610 ; data_path:U2|PC_uns[6]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 0.844      ;
; 0.611 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 0.845      ;
; 0.615 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 0.849      ;
; 0.615 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 0.849      ;
; 0.618 ; data_path:U2|PC_uns[4]      ; data_path:U2|MAR[4]    ; clock                                   ; clock       ; 0.000        ; 0.061      ; 0.850      ;
; 0.629 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[1] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 0.863      ;
; 0.629 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[1] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 0.863      ;
; 0.632 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 0.866      ;
; 0.708 ; data_path:U2|PC_uns[5]      ; data_path:U2|MAR[5]    ; clock                                   ; clock       ; 0.000        ; 0.061      ; 0.940      ;
; 0.745 ; data_path:U2|PC_uns[1]      ; data_path:U2|MAR[1]    ; clock                                   ; clock       ; 0.000        ; 0.061      ; 0.977      ;
; 0.781 ; data_path:U2|PC_uns[2]      ; data_path:U2|MAR[2]    ; clock                                   ; clock       ; 0.000        ; 0.061      ; 1.013      ;
; 0.782 ; data_path:U2|PC_uns[3]      ; data_path:U2|MAR[3]    ; clock                                   ; clock       ; 0.000        ; 0.061      ; 1.014      ;
; 0.787 ; data_path:U2|PC_uns[0]      ; data_path:U2|MAR[0]    ; clock                                   ; clock       ; 0.000        ; 0.061      ; 1.019      ;
; 0.801 ; data_path:U2|PC_uns[6]      ; data_path:U2|MAR[6]    ; clock                                   ; clock       ; 0.000        ; 0.061      ; 1.033      ;
; 0.896 ; data_path:U2|PC_uns[6]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.130      ;
; 0.897 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.131      ;
; 0.898 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.132      ;
; 0.902 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.136      ;
; 0.903 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.137      ;
; 0.903 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.137      ;
; 0.908 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.142      ;
; 0.913 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.147      ;
; 0.914 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.148      ;
; 0.914 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.148      ;
; 0.919 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.153      ;
; 0.997 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.231      ;
; 1.007 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.241      ;
; 1.008 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.242      ;
; 1.012 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.246      ;
; 1.013 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.247      ;
; 1.018 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.252      ;
; 1.018 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.252      ;
; 1.023 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.257      ;
; 1.024 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.258      ;
; 1.029 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.263      ;
; 1.107 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.341      ;
; 1.117 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.351      ;
; 1.118 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.352      ;
; 1.122 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.356      ;
; 1.128 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.362      ;
; 1.133 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.063      ; 1.367      ;
; 1.485 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[0] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.306     ; 0.380      ;
; 2.026 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[0]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.304     ; 0.923      ;
; 2.026 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[1]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.304     ; 0.923      ;
; 2.026 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[2]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.304     ; 0.923      ;
; 2.026 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[3]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.304     ; 0.923      ;
; 2.026 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[4]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.304     ; 0.923      ;
; 2.026 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[5]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.304     ; 0.923      ;
; 2.026 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[6]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.304     ; 0.923      ;
; 2.026 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[7]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.304     ; 0.923      ;
; 2.039 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[1] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.306     ; 0.934      ;
; 2.039 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[2] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.306     ; 0.934      ;
; 2.039 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[3] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.306     ; 0.934      ;
; 2.039 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[4] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.306     ; 0.934      ;
; 2.039 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[5] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.306     ; 0.934      ;
; 2.039 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[6] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.306     ; 0.934      ;
; 2.039 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[7] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -1.306     ; 0.934      ;
+-------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; control_unit:U1|current_state.S_DECODE_3 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_0  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[0]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[1]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[2]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[3]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[4]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[5]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[6]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[7]                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[0]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[1]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[2]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[3]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[4]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[5]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[6]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[7]                   ;
; 0.191  ; 0.377        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_1  ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[0]                      ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[1]                      ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[2]                      ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[3]                      ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[4]                      ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[5]                      ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[6]                      ;
; 0.230  ; 0.416        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[7]                      ;
; 0.231  ; 0.417        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; control_unit:U1|current_state.S_DECODE_3 ;
; 0.231  ; 0.417        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_0  ;
; 0.231  ; 0.417        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_2  ;
; 0.231  ; 0.417        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[0]                   ;
; 0.231  ; 0.417        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[1]                   ;
; 0.231  ; 0.417        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[2]                   ;
; 0.231  ; 0.417        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[3]                   ;
; 0.231  ; 0.417        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[4]                   ;
; 0.231  ; 0.417        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[5]                   ;
; 0.231  ; 0.417        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[6]                   ;
; 0.231  ; 0.417        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[7]                   ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|current_state.S_FETCH_1|clk           ;
; 0.364  ; 0.582        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[0]                      ;
; 0.364  ; 0.582        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[1]                      ;
; 0.364  ; 0.582        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[2]                      ;
; 0.364  ; 0.582        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[3]                      ;
; 0.364  ; 0.582        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[4]                      ;
; 0.364  ; 0.582        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[5]                      ;
; 0.364  ; 0.582        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[6]                      ;
; 0.364  ; 0.582        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[7]                      ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; clock ; Rise       ; control_unit:U1|current_state.S_DECODE_3 ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_0  ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_2  ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[0]                   ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[1]                   ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[2]                   ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[3]                   ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[4]                   ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[5]                   ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[6]                   ;
; 0.365  ; 0.583        ; 0.218          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[7]                   ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|current_state.S_DECODE_3|clk          ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|current_state.S_FETCH_0|clk           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|current_state.S_FETCH_2|clk           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[0]|clk                         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[1]|clk                         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[2]|clk                         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[3]|clk                         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[4]|clk                         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[5]|clk                         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[6]|clk                         ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[7]|clk                         ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[0]|clk                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[1]|clk                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[2]|clk                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[3]|clk                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[4]|clk                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[5]|clk                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[6]|clk                            ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[7]|clk                            ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]              ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk                ;
; 0.404  ; 0.622        ; 0.218          ; High Pulse Width ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                            ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]              ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk                ;
; 0.605  ; 0.605        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                            ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|current_state.S_DECODE_3|clk          ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|current_state.S_FETCH_0|clk           ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|current_state.S_FETCH_2|clk           ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|PC_uns[0]|clk                         ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|PC_uns[1]|clk                         ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|PC_uns[2]|clk                         ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|PC_uns[3]|clk                         ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|PC_uns[4]|clk                         ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|PC_uns[5]|clk                         ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|PC_uns[6]|clk                         ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|PC_uns[7]|clk                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control_unit:U1|current_state.S_FETCH_0'                                                            ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+------------------------------+
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; control_unit:U1|Bus2_Sel[0]  ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; control_unit:U1|PC_Inc       ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0~clkctrl|inclk[0] ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0~clkctrl|outclk   ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|Bus2_Sel[0]|datad         ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|PC_Inc|datad              ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; U1|WideNor0|datac            ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; U1|current_state.S_FETCH_0|q ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; U1|current_state.S_FETCH_0|q ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0|combout          ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; U1|WideNor0|datac            ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|Bus2_Sel[0]|datad         ;
; 0.636 ; 0.636        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|PC_Inc|datad              ;
; 0.644 ; 0.644        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0~clkctrl|inclk[0] ;
; 0.644 ; 0.644        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0~clkctrl|outclk   ;
; 0.670 ; 0.670        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; control_unit:U1|Bus2_Sel[0]  ;
; 0.670 ; 0.670        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; control_unit:U1|PC_Inc       ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; address[*]    ; clock      ; 5.818 ; 5.736 ; Rise       ; clock           ;
;  address[0]   ; clock      ; 5.638 ; 5.590 ; Rise       ; clock           ;
;  address[1]   ; clock      ; 5.747 ; 5.609 ; Rise       ; clock           ;
;  address[2]   ; clock      ; 5.818 ; 5.736 ; Rise       ; clock           ;
;  address[3]   ; clock      ; 5.432 ; 5.355 ; Rise       ; clock           ;
;  address[4]   ; clock      ; 5.507 ; 5.460 ; Rise       ; clock           ;
;  address[5]   ; clock      ; 5.218 ; 5.170 ; Rise       ; clock           ;
;  address[6]   ; clock      ; 5.682 ; 5.620 ; Rise       ; clock           ;
;  address[7]   ; clock      ; 5.714 ; 5.609 ; Rise       ; clock           ;
; to_memory[*]  ; clock      ; 7.682 ; 7.609 ; Rise       ; clock           ;
;  to_memory[0] ; clock      ; 5.513 ; 5.423 ; Rise       ; clock           ;
;  to_memory[1] ; clock      ; 7.682 ; 7.609 ; Rise       ; clock           ;
;  to_memory[2] ; clock      ; 5.246 ; 5.198 ; Rise       ; clock           ;
;  to_memory[3] ; clock      ; 5.821 ; 5.699 ; Rise       ; clock           ;
;  to_memory[4] ; clock      ; 5.304 ; 5.246 ; Rise       ; clock           ;
;  to_memory[5] ; clock      ; 5.794 ; 5.671 ; Rise       ; clock           ;
;  to_memory[6] ; clock      ; 7.133 ; 7.125 ; Rise       ; clock           ;
;  to_memory[7] ; clock      ; 5.821 ; 5.714 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; address[*]    ; clock      ; 5.119 ; 5.071 ; Rise       ; clock           ;
;  address[0]   ; clock      ; 5.521 ; 5.475 ; Rise       ; clock           ;
;  address[1]   ; clock      ; 5.626 ; 5.493 ; Rise       ; clock           ;
;  address[2]   ; clock      ; 5.695 ; 5.615 ; Rise       ; clock           ;
;  address[3]   ; clock      ; 5.324 ; 5.249 ; Rise       ; clock           ;
;  address[4]   ; clock      ; 5.396 ; 5.350 ; Rise       ; clock           ;
;  address[5]   ; clock      ; 5.119 ; 5.071 ; Rise       ; clock           ;
;  address[6]   ; clock      ; 5.564 ; 5.503 ; Rise       ; clock           ;
;  address[7]   ; clock      ; 5.595 ; 5.494 ; Rise       ; clock           ;
; to_memory[*]  ; clock      ; 5.147 ; 5.100 ; Rise       ; clock           ;
;  to_memory[0] ; clock      ; 5.403 ; 5.315 ; Rise       ; clock           ;
;  to_memory[1] ; clock      ; 7.540 ; 7.472 ; Rise       ; clock           ;
;  to_memory[2] ; clock      ; 5.147 ; 5.100 ; Rise       ; clock           ;
;  to_memory[3] ; clock      ; 5.699 ; 5.581 ; Rise       ; clock           ;
;  to_memory[4] ; clock      ; 5.202 ; 5.146 ; Rise       ; clock           ;
;  to_memory[5] ; clock      ; 5.672 ; 5.553 ; Rise       ; clock           ;
;  to_memory[6] ; clock      ; 7.013 ; 7.008 ; Rise       ; clock           ;
;  to_memory[7] ; clock      ; 5.698 ; 5.595 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                               ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clock                                   ; -0.439 ; -6.769        ;
; control_unit:U1|current_state.S_FETCH_0 ; 0.482  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; control_unit:U1|current_state.S_FETCH_0 ; -0.197 ; -0.381        ;
; clock                                   ; 0.187  ; 0.000         ;
+-----------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                 ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; clock                                   ; -3.000 ; -24.159       ;
; control_unit:U1|current_state.S_FETCH_0 ; 0.403  ; 0.000         ;
+-----------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                            ;
+--------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; -0.439 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[1] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.976     ; 0.440      ;
; -0.439 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[2] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.976     ; 0.440      ;
; -0.439 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[3] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.976     ; 0.440      ;
; -0.439 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[4] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.976     ; 0.440      ;
; -0.439 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[5] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.976     ; 0.440      ;
; -0.439 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[6] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.976     ; 0.440      ;
; -0.439 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[7] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.976     ; 0.440      ;
; -0.433 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[0]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.975     ; 0.435      ;
; -0.433 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[1]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.975     ; 0.435      ;
; -0.433 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[2]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.975     ; 0.435      ;
; -0.433 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[3]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.975     ; 0.435      ;
; -0.433 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[4]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.975     ; 0.435      ;
; -0.433 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[5]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.975     ; 0.435      ;
; -0.433 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[6]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.975     ; 0.435      ;
; -0.433 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[7]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.975     ; 0.435      ;
; -0.232 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[0] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 1.000        ; -0.976     ; 0.233      ;
; -0.021 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.972      ;
; 0.025  ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.926      ;
; 0.027  ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.924      ;
; 0.034  ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.917      ;
; 0.043  ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.908      ;
; 0.047  ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.904      ;
; 0.056  ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.895      ;
; 0.057  ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.894      ;
; 0.093  ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.858      ;
; 0.095  ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.856      ;
; 0.095  ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.856      ;
; 0.098  ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.853      ;
; 0.102  ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.849      ;
; 0.111  ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.840      ;
; 0.115  ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.836      ;
; 0.119  ; data_path:U2|PC_uns[6]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.832      ;
; 0.124  ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.827      ;
; 0.125  ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.826      ;
; 0.125  ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.826      ;
; 0.161  ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.790      ;
; 0.162  ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.789      ;
; 0.163  ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.788      ;
; 0.163  ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.788      ;
; 0.192  ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.759      ;
; 0.193  ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.758      ;
; 0.193  ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.758      ;
; 0.193  ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.758      ;
; 0.343  ; data_path:U2|PC_uns[6]      ; data_path:U2|MAR[6]    ; clock                                   ; clock       ; 1.000        ; -0.037     ; 0.607      ;
; 0.354  ; data_path:U2|PC_uns[3]      ; data_path:U2|MAR[3]    ; clock                                   ; clock       ; 1.000        ; -0.037     ; 0.596      ;
; 0.359  ; data_path:U2|PC_uns[2]      ; data_path:U2|MAR[2]    ; clock                                   ; clock       ; 1.000        ; -0.037     ; 0.591      ;
; 0.389  ; data_path:U2|PC_uns[1]      ; data_path:U2|MAR[1]    ; clock                                   ; clock       ; 1.000        ; -0.037     ; 0.561      ;
; 0.395  ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.556      ;
; 0.396  ; data_path:U2|PC_uns[0]      ; data_path:U2|MAR[0]    ; clock                                   ; clock       ; 1.000        ; -0.037     ; 0.554      ;
; 0.397  ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[1] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.554      ;
; 0.398  ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.553      ;
; 0.398  ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[1] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.553      ;
; 0.399  ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.552      ;
; 0.408  ; data_path:U2|PC_uns[5]      ; data_path:U2|MAR[5]    ; clock                                   ; clock       ; 1.000        ; -0.037     ; 0.542      ;
; 0.408  ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.543      ;
; 0.411  ; data_path:U2|PC_uns[6]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.540      ;
; 0.464  ; data_path:U2|PC_uns[4]      ; data_path:U2|MAR[4]    ; clock                                   ; clock       ; 1.000        ; -0.037     ; 0.486      ;
; 0.468  ; data_path:U2|PC_uns[7]      ; data_path:U2|MAR[7]    ; clock                                   ; clock       ; 1.000        ; -0.037     ; 0.482      ;
; 0.568  ; data_path:U2|PC_uns[7]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.383      ;
; 0.592  ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[0] ; clock                                   ; clock       ; 1.000        ; -0.036     ; 0.359      ;
+--------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control_unit:U1|current_state.S_FETCH_0'                                                                                                           ;
+-------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                     ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.482 ; control_unit:U1|current_state.S_FETCH_1 ; control_unit:U1|Bus2_Sel[0] ; clock        ; control_unit:U1|current_state.S_FETCH_0 ; 1.000        ; 0.436      ; 0.506      ;
; 0.493 ; control_unit:U1|current_state.S_FETCH_1 ; control_unit:U1|PC_Inc      ; clock        ; control_unit:U1|current_state.S_FETCH_0 ; 1.000        ; 0.438      ; 0.491      ;
+-------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control_unit:U1|current_state.S_FETCH_0'                                                                                                             ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                     ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -0.197 ; control_unit:U1|current_state.S_FETCH_1 ; control_unit:U1|Bus2_Sel[0] ; clock        ; control_unit:U1|current_state.S_FETCH_0 ; 0.000        ; 0.582      ; 0.415      ;
; -0.184 ; control_unit:U1|current_state.S_FETCH_1 ; control_unit:U1|PC_Inc      ; clock        ; control_unit:U1|current_state.S_FETCH_0 ; 0.000        ; 0.584      ; 0.430      ;
+--------+-----------------------------------------+-----------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                            ;
+-------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                ; Launch Clock                            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+
; 0.187 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[0] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.205 ; data_path:U2|PC_uns[7]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.325      ;
; 0.287 ; data_path:U2|PC_uns[7]      ; data_path:U2|MAR[7]    ; clock                                   ; clock       ; 0.000        ; 0.035      ; 0.406      ;
; 0.294 ; data_path:U2|PC_uns[4]      ; data_path:U2|MAR[4]    ; clock                                   ; clock       ; 0.000        ; 0.035      ; 0.413      ;
; 0.306 ; data_path:U2|PC_uns[6]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.428      ;
; 0.312 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[1] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[1] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.433      ;
; 0.318 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.438      ;
; 0.337 ; data_path:U2|PC_uns[5]      ; data_path:U2|MAR[5]    ; clock                                   ; clock       ; 0.000        ; 0.035      ; 0.456      ;
; 0.352 ; data_path:U2|PC_uns[1]      ; data_path:U2|MAR[1]    ; clock                                   ; clock       ; 0.000        ; 0.035      ; 0.471      ;
; 0.366 ; data_path:U2|PC_uns[0]      ; data_path:U2|MAR[0]    ; clock                                   ; clock       ; 0.000        ; 0.035      ; 0.485      ;
; 0.384 ; data_path:U2|PC_uns[2]      ; data_path:U2|MAR[2]    ; clock                                   ; clock       ; 0.000        ; 0.035      ; 0.503      ;
; 0.388 ; data_path:U2|PC_uns[3]      ; data_path:U2|MAR[3]    ; clock                                   ; clock       ; 0.000        ; 0.035      ; 0.507      ;
; 0.396 ; data_path:U2|PC_uns[6]      ; data_path:U2|MAR[6]    ; clock                                   ; clock       ; 0.000        ; 0.035      ; 0.515      ;
; 0.455 ; data_path:U2|PC_uns[6]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.575      ;
; 0.464 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[2] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; data_path:U2|PC_uns[5]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[3] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.589      ;
; 0.518 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.638      ;
; 0.521 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.641      ;
; 0.530 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[4] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; data_path:U2|PC_uns[4]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; data_path:U2|PC_uns[3]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[5] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.655      ;
; 0.584 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.704      ;
; 0.587 ; data_path:U2|PC_uns[2]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.707      ;
; 0.596 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.716      ;
; 0.598 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[6] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.718      ;
; 0.599 ; data_path:U2|PC_uns[1]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.719      ;
; 0.601 ; data_path:U2|PC_uns[0]      ; data_path:U2|PC_uns[7] ; clock                                   ; clock       ; 0.000        ; 0.036      ; 0.721      ;
; 0.924 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[0] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.846     ; 0.192      ;
; 1.204 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[0]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.845     ; 0.473      ;
; 1.204 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[1]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.845     ; 0.473      ;
; 1.204 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[2]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.845     ; 0.473      ;
; 1.204 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[3]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.845     ; 0.473      ;
; 1.204 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[4]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.845     ; 0.473      ;
; 1.204 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[5]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.845     ; 0.473      ;
; 1.204 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[6]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.845     ; 0.473      ;
; 1.204 ; control_unit:U1|Bus2_Sel[0] ; data_path:U2|MAR[7]    ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.845     ; 0.473      ;
; 1.209 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[1] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.846     ; 0.477      ;
; 1.209 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[2] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.846     ; 0.477      ;
; 1.209 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[3] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.846     ; 0.477      ;
; 1.209 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[4] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.846     ; 0.477      ;
; 1.209 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[5] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.846     ; 0.477      ;
; 1.209 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[6] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.846     ; 0.477      ;
; 1.209 ; control_unit:U1|PC_Inc      ; data_path:U2|PC_uns[7] ; control_unit:U1|current_state.S_FETCH_0 ; clock       ; 0.000        ; -0.846     ; 0.477      ;
+-------+-----------------------------+------------------------+-----------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; control_unit:U1|current_state.S_DECODE_3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[5]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[6]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|MAR[7]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; data_path:U2|PC_uns[7]                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; control_unit:U1|current_state.S_DECODE_3 ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_0  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_2  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[0]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[1]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[2]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[3]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[4]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[5]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[6]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|MAR[7]                      ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[0]                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[1]                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[2]                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[3]                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[4]                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[5]                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[6]                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; data_path:U2|PC_uns[7]                   ;
; 0.051  ; 0.235        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_1  ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|current_state.S_DECODE_3|clk          ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|current_state.S_FETCH_0|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|current_state.S_FETCH_2|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[0]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[1]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[2]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[3]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[4]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[5]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[6]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|MAR[7]|clk                            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[0]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[1]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[2]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[3]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[4]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[5]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[6]|clk                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U2|PC_uns[7]|clk                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                            ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|inclk[0]              ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~inputclkctrl|outclk                ;
; 0.229  ; 0.229        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|current_state.S_FETCH_1|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                            ;
; 0.547  ; 0.763        ; 0.216          ; High Pulse Width ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_1  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; control_unit:U1|current_state.S_DECODE_3 ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_0  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; control_unit:U1|current_state.S_FETCH_2  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[0]                      ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[1]                      ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[2]                      ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[3]                      ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[4]                      ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[5]                      ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[6]                      ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|MAR[7]                      ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[0]                   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[1]                   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[2]                   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[3]                   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[4]                   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[5]                   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[6]                   ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clock ; Rise       ; data_path:U2|PC_uns[7]                   ;
; 0.767  ; 0.767        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|current_state.S_FETCH_1|clk           ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|inclk[0]              ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~inputclkctrl|outclk                ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|current_state.S_DECODE_3|clk          ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|current_state.S_FETCH_0|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|current_state.S_FETCH_2|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[0]|clk                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[1]|clk                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[2]|clk                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[3]|clk                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[4]|clk                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[5]|clk                            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U2|MAR[6]|clk                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control_unit:U1|current_state.S_FETCH_0'                                                            ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+------------------------------+
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|Bus2_Sel[0]|datad         ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|PC_Inc|datad              ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; control_unit:U1|Bus2_Sel[0]  ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; control_unit:U1|PC_Inc       ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0~clkctrl|inclk[0] ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0~clkctrl|outclk   ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; U1|WideNor0|datac            ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; U1|current_state.S_FETCH_0|q ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; U1|current_state.S_FETCH_0|q ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0|combout          ;
; 0.545 ; 0.545        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; U1|WideNor0|datac            ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0~clkctrl|inclk[0] ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|WideNor0~clkctrl|outclk   ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; control_unit:U1|Bus2_Sel[0]  ;
; 0.589 ; 0.589        ; 0.000          ; Low Pulse Width  ; control_unit:U1|current_state.S_FETCH_0 ; Rise       ; control_unit:U1|PC_Inc       ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|Bus2_Sel[0]|datad         ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; control_unit:U1|current_state.S_FETCH_0 ; Fall       ; U1|PC_Inc|datad              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+------------------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; address[*]    ; clock      ; 3.206 ; 3.310 ; Rise       ; clock           ;
;  address[0]   ; clock      ; 3.120 ; 3.214 ; Rise       ; clock           ;
;  address[1]   ; clock      ; 3.120 ; 3.219 ; Rise       ; clock           ;
;  address[2]   ; clock      ; 3.206 ; 3.310 ; Rise       ; clock           ;
;  address[3]   ; clock      ; 2.980 ; 3.041 ; Rise       ; clock           ;
;  address[4]   ; clock      ; 3.033 ; 3.109 ; Rise       ; clock           ;
;  address[5]   ; clock      ; 2.878 ; 2.933 ; Rise       ; clock           ;
;  address[6]   ; clock      ; 3.131 ; 3.219 ; Rise       ; clock           ;
;  address[7]   ; clock      ; 3.132 ; 3.209 ; Rise       ; clock           ;
; to_memory[*]  ; clock      ; 4.361 ; 4.547 ; Rise       ; clock           ;
;  to_memory[0] ; clock      ; 3.022 ; 3.088 ; Rise       ; clock           ;
;  to_memory[1] ; clock      ; 4.361 ; 4.547 ; Rise       ; clock           ;
;  to_memory[2] ; clock      ; 2.895 ; 2.950 ; Rise       ; clock           ;
;  to_memory[3] ; clock      ; 3.187 ; 3.268 ; Rise       ; clock           ;
;  to_memory[4] ; clock      ; 2.921 ; 2.975 ; Rise       ; clock           ;
;  to_memory[5] ; clock      ; 3.160 ; 3.258 ; Rise       ; clock           ;
;  to_memory[6] ; clock      ; 4.091 ; 4.220 ; Rise       ; clock           ;
;  to_memory[7] ; clock      ; 3.192 ; 3.273 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; address[*]    ; clock      ; 2.823 ; 2.876 ; Rise       ; clock           ;
;  address[0]   ; clock      ; 3.055 ; 3.146 ; Rise       ; clock           ;
;  address[1]   ; clock      ; 3.055 ; 3.151 ; Rise       ; clock           ;
;  address[2]   ; clock      ; 3.137 ; 3.238 ; Rise       ; clock           ;
;  address[3]   ; clock      ; 2.921 ; 2.980 ; Rise       ; clock           ;
;  address[4]   ; clock      ; 2.972 ; 3.045 ; Rise       ; clock           ;
;  address[5]   ; clock      ; 2.823 ; 2.876 ; Rise       ; clock           ;
;  address[6]   ; clock      ; 3.066 ; 3.150 ; Rise       ; clock           ;
;  address[7]   ; clock      ; 3.068 ; 3.142 ; Rise       ; clock           ;
; to_memory[*]  ; clock      ; 2.839 ; 2.892 ; Rise       ; clock           ;
;  to_memory[0] ; clock      ; 2.962 ; 3.025 ; Rise       ; clock           ;
;  to_memory[1] ; clock      ; 4.284 ; 4.465 ; Rise       ; clock           ;
;  to_memory[2] ; clock      ; 2.839 ; 2.892 ; Rise       ; clock           ;
;  to_memory[3] ; clock      ; 3.120 ; 3.198 ; Rise       ; clock           ;
;  to_memory[4] ; clock      ; 2.864 ; 2.917 ; Rise       ; clock           ;
;  to_memory[5] ; clock      ; 3.094 ; 3.188 ; Rise       ; clock           ;
;  to_memory[6] ; clock      ; 4.025 ; 4.152 ; Rise       ; clock           ;
;  to_memory[7] ; clock      ; 3.124 ; 3.203 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                    ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                         ; -1.721  ; -0.219 ; N/A      ; N/A     ; -3.000              ;
;  clock                                   ; -1.721  ; 0.187  ; N/A      ; N/A     ; -3.000              ;
;  control_unit:U1|current_state.S_FETCH_0 ; -0.129  ; -0.219 ; N/A      ; N/A     ; 0.324               ;
; Design-wide TNS                          ; -27.273 ; -0.386 ; 0.0      ; 0.0     ; -28.7               ;
;  clock                                   ; -27.020 ; 0.000  ; N/A      ; N/A     ; -28.700             ;
;  control_unit:U1|current_state.S_FETCH_0 ; -0.253  ; -0.386 ; N/A      ; N/A     ; 0.000               ;
+------------------------------------------+---------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; address[*]    ; clock      ; 6.096 ; 6.075 ; Rise       ; clock           ;
;  address[0]   ; clock      ; 5.910 ; 5.928 ; Rise       ; clock           ;
;  address[1]   ; clock      ; 6.014 ; 5.927 ; Rise       ; clock           ;
;  address[2]   ; clock      ; 6.096 ; 6.075 ; Rise       ; clock           ;
;  address[3]   ; clock      ; 5.685 ; 5.641 ; Rise       ; clock           ;
;  address[4]   ; clock      ; 5.770 ; 5.774 ; Rise       ; clock           ;
;  address[5]   ; clock      ; 5.460 ; 5.440 ; Rise       ; clock           ;
;  address[6]   ; clock      ; 5.954 ; 5.933 ; Rise       ; clock           ;
;  address[7]   ; clock      ; 5.983 ; 5.934 ; Rise       ; clock           ;
; to_memory[*]  ; clock      ; 7.980 ; 7.979 ; Rise       ; clock           ;
;  to_memory[0] ; clock      ; 5.769 ; 5.727 ; Rise       ; clock           ;
;  to_memory[1] ; clock      ; 7.980 ; 7.979 ; Rise       ; clock           ;
;  to_memory[2] ; clock      ; 5.493 ; 5.475 ; Rise       ; clock           ;
;  to_memory[3] ; clock      ; 6.101 ; 6.033 ; Rise       ; clock           ;
;  to_memory[4] ; clock      ; 5.550 ; 5.524 ; Rise       ; clock           ;
;  to_memory[5] ; clock      ; 6.069 ; 5.999 ; Rise       ; clock           ;
;  to_memory[6] ; clock      ; 7.413 ; 7.456 ; Rise       ; clock           ;
;  to_memory[7] ; clock      ; 6.098 ; 6.050 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; address[*]    ; clock      ; 2.823 ; 2.876 ; Rise       ; clock           ;
;  address[0]   ; clock      ; 3.055 ; 3.146 ; Rise       ; clock           ;
;  address[1]   ; clock      ; 3.055 ; 3.151 ; Rise       ; clock           ;
;  address[2]   ; clock      ; 3.137 ; 3.238 ; Rise       ; clock           ;
;  address[3]   ; clock      ; 2.921 ; 2.980 ; Rise       ; clock           ;
;  address[4]   ; clock      ; 2.972 ; 3.045 ; Rise       ; clock           ;
;  address[5]   ; clock      ; 2.823 ; 2.876 ; Rise       ; clock           ;
;  address[6]   ; clock      ; 3.066 ; 3.150 ; Rise       ; clock           ;
;  address[7]   ; clock      ; 3.068 ; 3.142 ; Rise       ; clock           ;
; to_memory[*]  ; clock      ; 2.839 ; 2.892 ; Rise       ; clock           ;
;  to_memory[0] ; clock      ; 2.962 ; 3.025 ; Rise       ; clock           ;
;  to_memory[1] ; clock      ; 4.284 ; 4.465 ; Rise       ; clock           ;
;  to_memory[2] ; clock      ; 2.839 ; 2.892 ; Rise       ; clock           ;
;  to_memory[3] ; clock      ; 3.120 ; 3.198 ; Rise       ; clock           ;
;  to_memory[4] ; clock      ; 2.864 ; 2.917 ; Rise       ; clock           ;
;  to_memory[5] ; clock      ; 3.094 ; 3.188 ; Rise       ; clock           ;
;  to_memory[6] ; clock      ; 4.025 ; 4.152 ; Rise       ; clock           ;
;  to_memory[7] ; clock      ; 3.124 ; 3.203 ; Rise       ; clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; to_memory[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; to_memory[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; address[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; writen        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; from_memory[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[3]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[4]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[5]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[6]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; from_memory[7]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; to_memory[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.33 V              ; -0.00259 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.33 V             ; -0.00259 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; to_memory[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.33 V              ; -0.00259 V          ; 0.108 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.33 V             ; -0.00259 V         ; 0.108 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; to_memory[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.36 V              ; -0.00376 V          ; 0.11 V                               ; 0.005 V                              ; 4.55e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.36 V             ; -0.00376 V         ; 0.11 V                              ; 0.005 V                             ; 4.55e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; address[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; address[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; writen        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.43e-07 V                   ; 2.35 V              ; -0.00795 V          ; 0.123 V                              ; 0.028 V                              ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.43e-07 V                  ; 2.35 V             ; -0.00795 V         ; 0.123 V                             ; 0.028 V                             ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-07 V                   ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-07 V                  ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.8e-07 V                    ; 2.35 V              ; -0.00679 V          ; 0.09 V                               ; 0.045 V                              ; 6.2e-10 s                   ; 7.91e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.8e-07 V                   ; 2.35 V             ; -0.00679 V         ; 0.09 V                              ; 0.045 V                             ; 6.2e-10 s                  ; 7.91e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; to_memory[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; to_memory[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; to_memory[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; to_memory[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; address[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; address[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; address[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; writen        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                               ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; clock                                   ; clock                                   ; 44       ; 0        ; 0        ; 0        ;
; control_unit:U1|current_state.S_FETCH_0 ; clock                                   ; 16       ; 0        ; 0        ; 0        ;
; clock                                   ; control_unit:U1|current_state.S_FETCH_0 ; 2        ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                              ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; clock                                   ; clock                                   ; 44       ; 0        ; 0        ; 0        ;
; control_unit:U1|current_state.S_FETCH_0 ; clock                                   ; 16       ; 0        ; 0        ; 0        ;
; clock                                   ; control_unit:U1|current_state.S_FETCH_0 ; 2        ; 0        ; 0        ; 0        ;
+-----------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 20    ; 20   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Mar 31 07:50:53 2021
Info: Command: quartus_sta cpu -c cpu
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 6 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name control_unit:U1|current_state.S_FETCH_0 control_unit:U1|current_state.S_FETCH_0
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.721
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.721             -27.020 clock 
    Info (332119):    -0.129              -0.253 control_unit:U1|current_state.S_FETCH_0 
Info (332146): Worst-case hold slack is -0.219
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.219              -0.386 control_unit:U1|current_state.S_FETCH_0 
    Info (332119):     0.412               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.700 clock 
    Info (332119):     0.392               0.000 control_unit:U1|current_state.S_FETCH_0 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.400             -21.902 clock 
    Info (332119):    -0.121              -0.241 control_unit:U1|current_state.S_FETCH_0 
Info (332146): Worst-case hold slack is -0.084
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.084              -0.112 control_unit:U1|current_state.S_FETCH_0 
    Info (332119):     0.363               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -28.700 clock 
    Info (332119):     0.324               0.000 control_unit:U1|current_state.S_FETCH_0 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.439              -6.769 clock 
    Info (332119):     0.482               0.000 control_unit:U1|current_state.S_FETCH_0 
Info (332146): Worst-case hold slack is -0.197
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.197              -0.381 control_unit:U1|current_state.S_FETCH_0 
    Info (332119):     0.187               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -24.159 clock 
    Info (332119):     0.403               0.000 control_unit:U1|current_state.S_FETCH_0 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4683 megabytes
    Info: Processing ended: Wed Mar 31 07:50:55 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


