TimeQuest Timing Analyzer report for finalreceiver
Wed Jun 05 09:06:35 2013
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clock_divider:instance3|clock_slow'
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock_divider:instance3|clock_slow'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:instance3|clock_slow'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clock_divider:instance3|clock_slow'
 29. Slow 1200mV 0C Model Setup: 'clock'
 30. Slow 1200mV 0C Model Hold: 'clock'
 31. Slow 1200mV 0C Model Hold: 'clock_divider:instance3|clock_slow'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:instance3|clock_slow'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clock_divider:instance3|clock_slow'
 45. Fast 1200mV 0C Model Setup: 'clock'
 46. Fast 1200mV 0C Model Hold: 'clock'
 47. Fast 1200mV 0C Model Hold: 'clock_divider:instance3|clock_slow'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:instance3|clock_slow'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; finalreceiver                                     ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE115F29C7                                     ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                 ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; Clock Name                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+
; clock                              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                              ;
; clock_divider:instance3|clock_slow ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_divider:instance3|clock_slow } ;
+------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note                                                          ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
; 375.23 MHz ; 375.23 MHz      ; clock_divider:instance3|clock_slow ;                                                               ;
; 749.06 MHz ; 250.0 MHz       ; clock                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                         ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_divider:instance3|clock_slow ; -1.665 ; -31.356       ;
; clock                              ; -0.335 ; -0.335        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -0.100 ; -0.100        ;
; clock_divider:instance3|clock_slow ; 0.404  ; 0.000         ;
+------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -3.000 ; -6.855        ;
; clock_divider:instance3|clock_slow ; -1.285 ; -48.830       ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_divider:instance3|clock_slow'                                                                                                                          ;
+--------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.665 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.583      ;
; -1.665 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.583      ;
; -1.665 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.583      ;
; -1.665 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.583      ;
; -1.665 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.583      ;
; -1.665 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.583      ;
; -1.654 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.572      ;
; -1.654 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.572      ;
; -1.654 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.572      ;
; -1.654 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.572      ;
; -1.654 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.572      ;
; -1.654 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.572      ;
; -1.475 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.393      ;
; -1.475 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.393      ;
; -1.475 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.393      ;
; -1.475 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.393      ;
; -1.475 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.393      ;
; -1.475 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.393      ;
; -1.467 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.386      ;
; -1.465 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.384      ;
; -1.465 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.384      ;
; -1.465 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.384      ;
; -1.465 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.384      ;
; -1.465 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.384      ;
; -1.465 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.384      ;
; -1.465 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.384      ;
; -1.465 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.384      ;
; -1.465 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.384      ;
; -1.465 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.384      ;
; -1.454 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.373      ;
; -1.454 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.373      ;
; -1.454 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.373      ;
; -1.454 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.373      ;
; -1.454 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.373      ;
; -1.454 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.373      ;
; -1.454 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.373      ;
; -1.454 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.373      ;
; -1.454 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.373      ;
; -1.454 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.373      ;
; -1.418 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.337      ;
; -1.349 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.267      ;
; -1.349 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.267      ;
; -1.349 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.267      ;
; -1.349 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.267      ;
; -1.349 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.267      ;
; -1.349 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.267      ;
; -1.336 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.255      ;
; -1.275 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.194      ;
; -1.275 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.194      ;
; -1.275 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.194      ;
; -1.275 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.194      ;
; -1.275 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.194      ;
; -1.275 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.194      ;
; -1.275 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.194      ;
; -1.275 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.194      ;
; -1.275 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.194      ;
; -1.275 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.194      ;
; -1.248 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.167      ;
; -1.246 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.165      ;
; -1.229 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.148      ;
; -1.199 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.117      ;
; -1.199 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.117      ;
; -1.199 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.117      ;
; -1.199 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.117      ;
; -1.199 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.117      ;
; -1.199 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.080     ; 2.117      ;
; -1.186 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.105      ;
; -1.162 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.081      ;
; -1.149 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.068      ;
; -1.149 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.068      ;
; -1.149 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.068      ;
; -1.149 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.068      ;
; -1.149 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.068      ;
; -1.149 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.068      ;
; -1.149 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.068      ;
; -1.149 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.068      ;
; -1.149 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.068      ;
; -1.149 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.068      ;
; -1.137 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 2.056      ;
; -1.065 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.984      ;
; -1.015 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.934      ;
; -1.015 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.934      ;
; -1.015 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.934      ;
; -1.015 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.934      ;
; -1.015 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.934      ;
; -1.015 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.934      ;
; -1.015 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.934      ;
; -1.015 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.934      ;
; -1.015 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.934      ;
; -1.015 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.934      ;
; -0.906 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.825      ;
; -0.904 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.823      ;
; -0.893 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.812      ;
; -0.884 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.803      ;
; -0.873 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.792      ;
; -0.712 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.631      ;
; -0.694 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.613      ;
; -0.619 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.538      ;
; -0.613 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.532      ;
; -0.602 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.079     ; 1.521      ;
+--------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                         ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.335 ; clock_divider:instance3|count[1]   ; clock_divider:instance3|clock_slow ; clock                              ; clock       ; 1.000        ; -0.050     ; 1.303      ;
; -0.200 ; clock_divider:instance3|count[0]   ; clock_divider:instance3|clock_slow ; clock                              ; clock       ; 1.000        ; -0.050     ; 1.168      ;
; 0.054  ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock       ; 0.500        ; 3.079      ; 3.745      ;
; 0.162  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|count[1]   ; clock                              ; clock       ; 1.000        ; -0.050     ; 0.806      ;
; 0.210  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|count[0]   ; clock                              ; clock       ; 1.000        ; -0.043     ; 0.765      ;
; 0.210  ; clock_divider:instance3|count[1]   ; clock_divider:instance3|count[1]   ; clock                              ; clock       ; 1.000        ; -0.043     ; 0.765      ;
; 0.575  ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock       ; 1.000        ; 3.079      ; 3.724      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                          ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.100 ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock       ; 0.000        ; 3.204      ; 3.552      ;
; 0.401  ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock       ; -0.500       ; 3.204      ; 3.553      ;
; 0.440  ; clock_divider:instance3|count[1]   ; clock_divider:instance3|count[1]   ; clock                              ; clock       ; 0.000        ; 0.043      ; 0.669      ;
; 0.445  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|count[0]   ; clock                              ; clock       ; 0.000        ; 0.043      ; 0.674      ;
; 0.457  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|count[1]   ; clock                              ; clock       ; 0.000        ; 0.050      ; 0.693      ;
; 0.798  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|clock_slow ; clock                              ; clock       ; 0.000        ; 0.050      ; 1.034      ;
; 0.915  ; clock_divider:instance3|count[1]   ; clock_divider:instance3|clock_slow ; clock                              ; clock       ; 0.000        ; 0.050      ; 1.151      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_divider:instance3|clock_slow'                                                                                                                          ;
+-------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.404 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.669      ;
; 0.431 ; shiftreg:instance1|temp[16] ; shiftreg:instance1|temp[15]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 0.695      ;
; 0.437 ; shiftreg:instance1|temp[9]  ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.702      ;
; 0.438 ; shiftreg:instance1|temp[11] ; shiftreg:instance1|temp[10]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.703      ;
; 0.439 ; shiftreg:instance1|temp[9]  ; shiftreg:instance1|temp[8]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.704      ;
; 0.439 ; shiftreg:instance1|temp[11] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.704      ;
; 0.453 ; shiftreg:instance1|temp[14] ; shiftreg:instance1|temp[13]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.718      ;
; 0.453 ; shiftreg:instance1|temp[8]  ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.718      ;
; 0.454 ; shiftreg:instance1|temp[4]  ; shiftreg:instance1|temp[3]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 0.718      ;
; 0.454 ; shiftreg:instance1|temp[3]  ; shiftreg:instance1|temp[2]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 0.718      ;
; 0.454 ; shiftreg:instance1|temp[1]  ; shiftreg:instance1|temp[0]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 0.718      ;
; 0.455 ; shiftreg:instance1|temp[5]  ; shiftreg:instance1|temp[4]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 0.719      ;
; 0.563 ; shiftreg:instance1|temp[12] ; shiftreg:instance1|temp[11]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.828      ;
; 0.563 ; shiftreg:instance1|temp[10] ; shiftreg:instance1|temp[9]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.828      ;
; 0.577 ; shiftreg:instance1|temp[13] ; shiftreg:instance1|temp[12]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.842      ;
; 0.577 ; shiftreg:instance1|temp[6]  ; shiftreg:instance1|temp[5]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 0.841      ;
; 0.578 ; shiftreg:instance1|temp[2]  ; shiftreg:instance1|temp[1]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 0.842      ;
; 0.580 ; shiftreg:instance1|temp[7]  ; shiftreg:instance1|temp[6]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 0.844      ;
; 0.607 ; shiftreg:instance1|temp[10] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.872      ;
; 0.608 ; shiftreg:instance1|temp[12] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.873      ;
; 0.617 ; shiftreg:instance1|temp[13] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.080      ; 0.883      ;
; 0.632 ; shiftreg:instance1|temp[14] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.080      ; 0.898      ;
; 0.644 ; shiftreg:instance1|temp[5]  ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 0.908      ;
; 0.701 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.966      ;
; 0.726 ; shiftreg:instance1|temp[15] ; shiftreg:instance1|temp[14]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 0.991      ;
; 0.744 ; shiftreg:instance1|temp[1]  ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 1.008      ;
; 0.773 ; shiftreg:instance1|temp[15] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.038      ;
; 0.792 ; shiftreg:instance1|temp[4]  ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 1.056      ;
; 0.801 ; shiftreg:instance1|temp[8]  ; shiftreg:instance1|temp[7]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.080      ; 1.067      ;
; 0.818 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.083      ;
; 0.824 ; shiftreg:instance1|temp[2]  ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 1.088      ;
; 0.825 ; shiftreg:instance1|temp[7]  ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 1.089      ;
; 0.827 ; shiftreg:instance1|temp[3]  ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 1.091      ;
; 0.830 ; shiftreg:instance1|temp[6]  ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 1.094      ;
; 0.842 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.107      ;
; 0.850 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.115      ;
; 0.850 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.115      ;
; 0.868 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.133      ;
; 0.945 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.210      ;
; 0.969 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.234      ;
; 0.982 ; shiftreg:instance1|temp[0]  ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 1.246      ;
; 0.994 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.259      ;
; 0.995 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.260      ;
; 1.073 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.338      ;
; 1.078 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.343      ;
; 1.080 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.345      ;
; 1.134 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.399      ;
; 1.134 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.399      ;
; 1.158 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.423      ;
; 1.158 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.423      ;
; 1.200 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.465      ;
; 1.205 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.470      ;
; 1.207 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.472      ;
; 1.318 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.583      ;
; 1.389 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.654      ;
; 1.389 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.654      ;
; 1.394 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.659      ;
; 1.640 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.905      ;
; 1.640 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.905      ;
; 1.640 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.905      ;
; 1.640 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.905      ;
; 1.640 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.905      ;
; 1.640 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.905      ;
; 1.640 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.905      ;
; 1.640 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.905      ;
; 1.640 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.905      ;
; 1.640 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 1.905      ;
; 1.762 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.027      ;
; 1.762 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.027      ;
; 1.762 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.027      ;
; 1.762 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.027      ;
; 1.762 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.027      ;
; 1.762 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.027      ;
; 1.762 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.027      ;
; 1.762 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.027      ;
; 1.762 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.027      ;
; 1.762 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.027      ;
; 1.831 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.095      ;
; 1.831 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.095      ;
; 1.831 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.095      ;
; 1.831 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.095      ;
; 1.831 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.095      ;
; 1.831 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.095      ;
; 1.889 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.154      ;
; 1.889 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.154      ;
; 1.889 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.154      ;
; 1.889 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.154      ;
; 1.889 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.154      ;
; 1.889 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.154      ;
; 1.889 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.154      ;
; 1.889 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.154      ;
; 1.889 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.154      ;
; 1.889 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.079      ; 2.154      ;
; 1.938 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.202      ;
; 1.938 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.202      ;
; 1.938 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.202      ;
; 1.938 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.202      ;
; 1.938 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.202      ;
; 1.938 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.202      ;
; 2.065 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.078      ; 2.329      ;
+-------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; clock_divider:instance3|clock_slow ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; clock_divider:instance3|count[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; clock_divider:instance3|count[1]   ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_divider:instance3|clock_slow ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_divider:instance3|count[0]   ;
; 0.267  ; 0.455        ; 0.188          ; Low Pulse Width  ; clock ; Rise       ; clock_divider:instance3|count[1]   ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_divider:instance3|clock_slow ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_divider:instance3|count[0]   ;
; 0.323  ; 0.543        ; 0.220          ; High Pulse Width ; clock ; Rise       ; clock_divider:instance3|count[1]   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                      ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; instance3|clock_slow|clk           ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; instance3|count[0]|clk             ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; instance3|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock ; Rise       ; instance3|clock_slow|clk           ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock ; Rise       ; instance3|count[0]|clk             ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clock ; Rise       ; instance3|count[1]|clk             ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_divider:instance3|clock_slow'                                                                ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[16]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[9]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[0]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[1]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[2]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[3]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[4]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[0] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[1] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[2] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[3] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[0] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[1] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[2] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[3] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[1] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[2] ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[0]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[15]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[16]      ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[1]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[2]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[3]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[4]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[5]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[6]       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[7]       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[0] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[1] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[2] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[3] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[0] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[3] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[10]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[11]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[12]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[13]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[14]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[8]       ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[9]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[0] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[1] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[2] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[3] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[0] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[3] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[0]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[10]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[11]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[12]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[13]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[14]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[15]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[16]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[1]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[2]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[3]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[4]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[5]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[6]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[7]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[8]       ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[9]       ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[0]      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; datain    ; clock_divider:instance3|clock_slow ; 2.579 ; 2.872 ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; datain    ; clock_divider:instance3|clock_slow ; -1.469 ; -1.771 ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; disp0[*]  ; clock_divider:instance3|clock_slow ; 13.686 ; 13.567 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[0] ; clock_divider:instance3|clock_slow ; 12.221 ; 12.205 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[1] ; clock_divider:instance3|clock_slow ; 12.358 ; 12.427 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[2] ; clock_divider:instance3|clock_slow ; 13.686 ; 13.567 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[3] ; clock_divider:instance3|clock_slow ; 9.695  ; 9.614  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[4] ; clock_divider:instance3|clock_slow ; 9.942  ; 9.852  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[5] ; clock_divider:instance3|clock_slow ; 12.623 ; 12.669 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[6] ; clock_divider:instance3|clock_slow ; 11.216 ; 11.256 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp1[*]  ; clock_divider:instance3|clock_slow ; 9.215  ; 9.163  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[0] ; clock_divider:instance3|clock_slow ; 8.693  ; 8.590  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[1] ; clock_divider:instance3|clock_slow ; 8.161  ; 8.139  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[2] ; clock_divider:instance3|clock_slow ; 7.598  ; 7.537  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[3] ; clock_divider:instance3|clock_slow ; 8.257  ; 8.156  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[4] ; clock_divider:instance3|clock_slow ; 7.602  ; 7.502  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[5] ; clock_divider:instance3|clock_slow ; 8.830  ; 8.865  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[6] ; clock_divider:instance3|clock_slow ; 9.215  ; 9.163  ; Rise       ; clock_divider:instance3|clock_slow ;
; disp2[*]  ; clock_divider:instance3|clock_slow ; 8.301  ; 8.295  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[0] ; clock_divider:instance3|clock_slow ; 7.713  ; 7.598  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[1] ; clock_divider:instance3|clock_slow ; 8.301  ; 8.295  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[2] ; clock_divider:instance3|clock_slow ; 7.652  ; 7.537  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[3] ; clock_divider:instance3|clock_slow ; 7.625  ; 7.579  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[4] ; clock_divider:instance3|clock_slow ; 7.982  ; 7.925  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[5] ; clock_divider:instance3|clock_slow ; 7.370  ; 7.279  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[6] ; clock_divider:instance3|clock_slow ; 7.611  ; 7.713  ; Rise       ; clock_divider:instance3|clock_slow ;
; disp3[*]  ; clock_divider:instance3|clock_slow ; 10.916 ; 10.998 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[0] ; clock_divider:instance3|clock_slow ; 7.755  ; 7.683  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[1] ; clock_divider:instance3|clock_slow ; 8.041  ; 7.980  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[2] ; clock_divider:instance3|clock_slow ; 10.916 ; 10.998 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[3] ; clock_divider:instance3|clock_slow ; 8.903  ; 8.860  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[4] ; clock_divider:instance3|clock_slow ; 9.467  ; 9.335  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[5] ; clock_divider:instance3|clock_slow ; 9.395  ; 9.320  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[6] ; clock_divider:instance3|clock_slow ; 9.333  ; 9.417  ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; disp0[*]  ; clock_divider:instance3|clock_slow ; 8.438  ; 8.413  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[0] ; clock_divider:instance3|clock_slow ; 10.889 ; 10.910 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[1] ; clock_divider:instance3|clock_slow ; 11.120 ; 11.247 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[2] ; clock_divider:instance3|clock_slow ; 12.331 ; 12.279 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[3] ; clock_divider:instance3|clock_slow ; 8.438  ; 8.413  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[4] ; clock_divider:instance3|clock_slow ; 8.748  ; 8.641  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[5] ; clock_divider:instance3|clock_slow ; 11.373 ; 11.395 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[6] ; clock_divider:instance3|clock_slow ; 9.956  ; 10.003 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp1[*]  ; clock_divider:instance3|clock_slow ; 6.908  ; 6.868  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[0] ; clock_divider:instance3|clock_slow ; 7.949  ; 7.889  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[1] ; clock_divider:instance3|clock_slow ; 7.492  ; 7.420  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[2] ; clock_divider:instance3|clock_slow ; 6.971  ; 6.868  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[3] ; clock_divider:instance3|clock_slow ; 7.541  ; 7.469  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[4] ; clock_divider:instance3|clock_slow ; 6.908  ; 6.885  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[5] ; clock_divider:instance3|clock_slow ; 8.161  ; 8.235  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[6] ; clock_divider:instance3|clock_slow ; 8.531  ; 8.509  ; Rise       ; clock_divider:instance3|clock_slow ;
; disp2[*]  ; clock_divider:instance3|clock_slow ; 6.695  ; 6.619  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[0] ; clock_divider:instance3|clock_slow ; 6.957  ; 6.862  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[1] ; clock_divider:instance3|clock_slow ; 7.500  ; 7.407  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[2] ; clock_divider:instance3|clock_slow ; 6.982  ; 6.962  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[3] ; clock_divider:instance3|clock_slow ; 6.977  ; 6.894  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[4] ; clock_divider:instance3|clock_slow ; 7.169  ; 7.109  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[5] ; clock_divider:instance3|clock_slow ; 6.695  ; 6.619  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[6] ; clock_divider:instance3|clock_slow ; 6.771  ; 6.862  ; Rise       ; clock_divider:instance3|clock_slow ;
; disp3[*]  ; clock_divider:instance3|clock_slow ; 6.902  ; 6.819  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[0] ; clock_divider:instance3|clock_slow ; 6.902  ; 6.819  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[1] ; clock_divider:instance3|clock_slow ; 7.176  ; 7.100  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[2] ; clock_divider:instance3|clock_slow ; 10.107 ; 10.087 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[3] ; clock_divider:instance3|clock_slow ; 8.021  ; 7.981  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[4] ; clock_divider:instance3|clock_slow ; 8.562  ; 8.574  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[5] ; clock_divider:instance3|clock_slow ; 8.493  ; 8.477  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[6] ; clock_divider:instance3|clock_slow ; 8.444  ; 8.530  ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                 ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                         ; Note                                                          ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
; 410.0 MHz  ; 410.0 MHz       ; clock_divider:instance3|clock_slow ;                                                               ;
; 833.33 MHz ; 250.0 MHz       ; clock                              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_divider:instance3|clock_slow ; -1.439 ; -26.164       ;
; clock                              ; -0.200 ; -0.200        ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -0.123 ; -0.123        ;
; clock_divider:instance3|clock_slow ; 0.355  ; 0.000         ;
+------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -3.000 ; -6.855        ;
; clock_divider:instance3|clock_slow ; -1.285 ; -48.830       ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_divider:instance3|clock_slow'                                                                                                                           ;
+--------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -1.439 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.367      ;
; -1.439 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.367      ;
; -1.439 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.367      ;
; -1.439 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.367      ;
; -1.439 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.367      ;
; -1.439 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.367      ;
; -1.430 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.358      ;
; -1.430 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.358      ;
; -1.430 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.358      ;
; -1.430 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.358      ;
; -1.430 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.358      ;
; -1.430 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.358      ;
; -1.279 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.207      ;
; -1.279 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.207      ;
; -1.279 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.207      ;
; -1.279 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.207      ;
; -1.279 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.207      ;
; -1.279 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.207      ;
; -1.245 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.173      ;
; -1.245 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.173      ;
; -1.245 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.173      ;
; -1.245 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.173      ;
; -1.245 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.173      ;
; -1.245 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.173      ;
; -1.245 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.173      ;
; -1.245 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.173      ;
; -1.245 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.173      ;
; -1.245 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.173      ;
; -1.236 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.164      ;
; -1.236 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.164      ;
; -1.236 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.164      ;
; -1.236 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.164      ;
; -1.236 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.164      ;
; -1.236 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.164      ;
; -1.236 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.164      ;
; -1.236 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.164      ;
; -1.236 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.164      ;
; -1.236 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.164      ;
; -1.203 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.131      ;
; -1.161 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.089      ;
; -1.159 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.087      ;
; -1.159 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.087      ;
; -1.159 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.087      ;
; -1.159 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.087      ;
; -1.159 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.087      ;
; -1.159 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.087      ;
; -1.089 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.017      ;
; -1.085 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.013      ;
; -1.085 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.013      ;
; -1.085 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.013      ;
; -1.085 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.013      ;
; -1.085 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.013      ;
; -1.085 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.013      ;
; -1.085 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.013      ;
; -1.085 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.013      ;
; -1.085 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.013      ;
; -1.085 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 2.013      ;
; -1.021 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.949      ;
; -1.018 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.946      ;
; -1.012 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.940      ;
; -0.987 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.915      ;
; -0.987 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.915      ;
; -0.987 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.915      ;
; -0.987 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.915      ;
; -0.987 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.915      ;
; -0.987 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.915      ;
; -0.969 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.897      ;
; -0.965 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.893      ;
; -0.965 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.893      ;
; -0.965 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.893      ;
; -0.965 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.893      ;
; -0.965 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.893      ;
; -0.965 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.893      ;
; -0.965 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.893      ;
; -0.965 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.893      ;
; -0.965 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.893      ;
; -0.965 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.893      ;
; -0.927 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.855      ;
; -0.926 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.854      ;
; -0.873 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.801      ;
; -0.830 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.758      ;
; -0.830 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.758      ;
; -0.830 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.758      ;
; -0.830 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.758      ;
; -0.830 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.758      ;
; -0.830 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.758      ;
; -0.830 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.758      ;
; -0.830 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.758      ;
; -0.830 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.758      ;
; -0.830 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.758      ;
; -0.731 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.659      ;
; -0.729 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.657      ;
; -0.720 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.648      ;
; -0.697 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.625      ;
; -0.688 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.616      ;
; -0.552 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.480      ;
; -0.537 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.465      ;
; -0.453 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.381      ;
; -0.453 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.381      ;
; -0.451 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.071     ; 1.379      ;
+--------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                          ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.200 ; clock_divider:instance3|count[1]   ; clock_divider:instance3|clock_slow ; clock                              ; clock       ; 1.000        ; -0.043     ; 1.176      ;
; -0.091 ; clock_divider:instance3|count[0]   ; clock_divider:instance3|clock_slow ; clock                              ; clock       ; 1.000        ; -0.043     ; 1.067      ;
; 0.229  ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock       ; 0.500        ; 2.899      ; 3.372      ;
; 0.244  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|count[1]   ; clock                              ; clock       ; 1.000        ; -0.043     ; 0.732      ;
; 0.297  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|count[0]   ; clock                              ; clock       ; 1.000        ; -0.039     ; 0.683      ;
; 0.297  ; clock_divider:instance3|count[1]   ; clock_divider:instance3|count[1]   ; clock                              ; clock       ; 1.000        ; -0.039     ; 0.683      ;
; 0.631  ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock       ; 1.000        ; 2.899      ; 3.470      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                           ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.123 ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock       ; 0.000        ; 3.013      ; 3.304      ;
; 0.271  ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock       ; -0.500       ; 3.013      ; 3.198      ;
; 0.387  ; clock_divider:instance3|count[1]   ; clock_divider:instance3|count[1]   ; clock                              ; clock       ; 0.000        ; 0.039      ; 0.597      ;
; 0.398  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|count[0]   ; clock                              ; clock       ; 0.000        ; 0.039      ; 0.608      ;
; 0.414  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|count[1]   ; clock                              ; clock       ; 0.000        ; 0.043      ; 0.628      ;
; 0.722  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|clock_slow ; clock                              ; clock       ; 0.000        ; 0.043      ; 0.936      ;
; 0.828  ; clock_divider:instance3|count[1]   ; clock_divider:instance3|clock_slow ; clock                              ; clock       ; 0.000        ; 0.043      ; 1.042      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_divider:instance3|clock_slow'                                                                                                                           ;
+-------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.355 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 0.597      ;
; 0.397 ; shiftreg:instance1|temp[16] ; shiftreg:instance1|temp[15]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.638      ;
; 0.403 ; shiftreg:instance1|temp[9]  ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.644      ;
; 0.404 ; shiftreg:instance1|temp[11] ; shiftreg:instance1|temp[10]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.645      ;
; 0.405 ; shiftreg:instance1|temp[11] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.646      ;
; 0.406 ; shiftreg:instance1|temp[9]  ; shiftreg:instance1|temp[8]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.647      ;
; 0.418 ; shiftreg:instance1|temp[14] ; shiftreg:instance1|temp[13]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; shiftreg:instance1|temp[4]  ; shiftreg:instance1|temp[3]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; shiftreg:instance1|temp[3]  ; shiftreg:instance1|temp[2]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; shiftreg:instance1|temp[1]  ; shiftreg:instance1|temp[0]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; shiftreg:instance1|temp[8]  ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.659      ;
; 0.419 ; shiftreg:instance1|temp[5]  ; shiftreg:instance1|temp[4]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.660      ;
; 0.517 ; shiftreg:instance1|temp[12] ; shiftreg:instance1|temp[11]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.758      ;
; 0.517 ; shiftreg:instance1|temp[10] ; shiftreg:instance1|temp[9]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.758      ;
; 0.528 ; shiftreg:instance1|temp[6]  ; shiftreg:instance1|temp[5]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.769      ;
; 0.529 ; shiftreg:instance1|temp[13] ; shiftreg:instance1|temp[12]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.770      ;
; 0.530 ; shiftreg:instance1|temp[2]  ; shiftreg:instance1|temp[1]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.771      ;
; 0.531 ; shiftreg:instance1|temp[7]  ; shiftreg:instance1|temp[6]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.772      ;
; 0.555 ; shiftreg:instance1|temp[10] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.796      ;
; 0.556 ; shiftreg:instance1|temp[12] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.797      ;
; 0.563 ; shiftreg:instance1|temp[13] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 0.805      ;
; 0.581 ; shiftreg:instance1|temp[14] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 0.823      ;
; 0.591 ; shiftreg:instance1|temp[5]  ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.832      ;
; 0.643 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 0.885      ;
; 0.676 ; shiftreg:instance1|temp[15] ; shiftreg:instance1|temp[14]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 0.918      ;
; 0.693 ; shiftreg:instance1|temp[1]  ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.934      ;
; 0.714 ; shiftreg:instance1|temp[8]  ; shiftreg:instance1|temp[7]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 0.956      ;
; 0.717 ; shiftreg:instance1|temp[15] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 0.959      ;
; 0.735 ; shiftreg:instance1|temp[4]  ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 0.976      ;
; 0.736 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 0.978      ;
; 0.765 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.007      ;
; 0.768 ; shiftreg:instance1|temp[2]  ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 1.009      ;
; 0.768 ; shiftreg:instance1|temp[7]  ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 1.009      ;
; 0.770 ; shiftreg:instance1|temp[3]  ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 1.011      ;
; 0.772 ; shiftreg:instance1|temp[6]  ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 1.013      ;
; 0.787 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.029      ;
; 0.788 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.030      ;
; 0.805 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.047      ;
; 0.854 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.096      ;
; 0.883 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.125      ;
; 0.905 ; shiftreg:instance1|temp[0]  ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 1.146      ;
; 0.913 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.155      ;
; 0.913 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.155      ;
; 0.968 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.210      ;
; 0.976 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.218      ;
; 0.978 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.220      ;
; 1.028 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.270      ;
; 1.030 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.272      ;
; 1.057 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.299      ;
; 1.059 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.301      ;
; 1.086 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.328      ;
; 1.094 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.336      ;
; 1.096 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.338      ;
; 1.189 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.431      ;
; 1.260 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.502      ;
; 1.262 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.504      ;
; 1.270 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.512      ;
; 1.502 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.744      ;
; 1.502 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.744      ;
; 1.502 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.744      ;
; 1.502 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.744      ;
; 1.502 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.744      ;
; 1.502 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.744      ;
; 1.502 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.744      ;
; 1.502 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.744      ;
; 1.502 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.744      ;
; 1.502 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.744      ;
; 1.609 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.851      ;
; 1.609 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.851      ;
; 1.689 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 1.930      ;
; 1.689 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 1.930      ;
; 1.689 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 1.930      ;
; 1.689 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 1.930      ;
; 1.689 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 1.930      ;
; 1.689 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 1.930      ;
; 1.727 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.969      ;
; 1.727 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.969      ;
; 1.727 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.969      ;
; 1.727 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.969      ;
; 1.727 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.969      ;
; 1.727 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.969      ;
; 1.727 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.969      ;
; 1.727 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.969      ;
; 1.727 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.969      ;
; 1.727 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.071      ; 1.969      ;
; 1.761 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 2.002      ;
; 1.761 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 2.002      ;
; 1.761 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 2.002      ;
; 1.761 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 2.002      ;
; 1.761 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 2.002      ;
; 1.761 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 2.002      ;
; 1.879 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.070      ; 2.120      ;
+-------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; clock_divider:instance3|clock_slow ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; clock_divider:instance3|count[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock ; Rise       ; clock_divider:instance3|count[1]   ;
; 0.217  ; 0.435        ; 0.218          ; High Pulse Width ; clock ; Rise       ; clock_divider:instance3|clock_slow ;
; 0.217  ; 0.435        ; 0.218          ; High Pulse Width ; clock ; Rise       ; clock_divider:instance3|count[0]   ;
; 0.217  ; 0.435        ; 0.218          ; High Pulse Width ; clock ; Rise       ; clock_divider:instance3|count[1]   ;
; 0.374  ; 0.560        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; clock_divider:instance3|clock_slow ;
; 0.374  ; 0.560        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; clock_divider:instance3|count[0]   ;
; 0.374  ; 0.560        ; 0.186          ; Low Pulse Width  ; clock ; Rise       ; clock_divider:instance3|count[1]   ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                      ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; clock ; Rise       ; instance3|clock_slow|clk           ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; clock ; Rise       ; instance3|count[0]|clk             ;
; 0.475  ; 0.475        ; 0.000          ; High Pulse Width ; clock ; Rise       ; instance3|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                      ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; instance3|clock_slow|clk           ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; instance3|count[0]|clk             ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; instance3|count[1]|clk             ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_divider:instance3|clock_slow'                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[0]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[10]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[11]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[12]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[13]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[14]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[15]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[16]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[1]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[2]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[3]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[4]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[5]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[6]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[7]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[8]       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[9]       ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[0]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[1]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[2]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[3]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[4]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[0] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[1] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[2] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[3] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[0] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[1] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[2] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[3] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[0] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[1] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[2] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[3] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[0] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[1] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[2] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[3] ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[0]       ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[10]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[11]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[12]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[13]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[14]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[15]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[16]      ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[1]       ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[2]       ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[3]       ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[4]       ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[5]       ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[6]       ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[7]       ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[8]       ;
; 0.277  ; 0.495        ; 0.218          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[9]       ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[0]      ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[1]      ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[2]      ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[3]      ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[4]      ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[0] ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[1] ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[2] ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[3] ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[0] ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[1] ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[2] ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[3] ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[1] ;
; 0.318  ; 0.504        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[2] ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[0] ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[1] ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[2] ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[3] ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[0] ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[3] ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[0]       ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[10]      ;
; 0.319  ; 0.505        ; 0.186          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[11]      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; datain    ; clock_divider:instance3|clock_slow ; 2.333 ; 2.485 ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; datain    ; clock_divider:instance3|clock_slow ; -1.330 ; -1.502 ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; disp0[*]  ; clock_divider:instance3|clock_slow ; 12.575 ; 12.149 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[0] ; clock_divider:instance3|clock_slow ; 11.082 ; 11.022 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[1] ; clock_divider:instance3|clock_slow ; 11.201 ; 11.065 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[2] ; clock_divider:instance3|clock_slow ; 12.575 ; 12.149 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[3] ; clock_divider:instance3|clock_slow ; 8.731  ; 8.706  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[4] ; clock_divider:instance3|clock_slow ; 8.917  ; 8.920  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[5] ; clock_divider:instance3|clock_slow ; 11.443 ; 11.335 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[6] ; clock_divider:instance3|clock_slow ; 10.083 ; 10.254 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp1[*]  ; clock_divider:instance3|clock_slow ; 8.165  ; 8.179  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[0] ; clock_divider:instance3|clock_slow ; 7.816  ; 7.694  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[1] ; clock_divider:instance3|clock_slow ; 7.331  ; 7.258  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[2] ; clock_divider:instance3|clock_slow ; 6.814  ; 6.716  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[3] ; clock_divider:instance3|clock_slow ; 7.416  ; 7.298  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[4] ; clock_divider:instance3|clock_slow ; 6.807  ; 6.711  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[5] ; clock_divider:instance3|clock_slow ; 7.862  ; 7.847  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[6] ; clock_divider:instance3|clock_slow ; 8.165  ; 8.179  ; Rise       ; clock_divider:instance3|clock_slow ;
; disp2[*]  ; clock_divider:instance3|clock_slow ; 7.517  ; 7.397  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[0] ; clock_divider:instance3|clock_slow ; 6.932  ; 6.786  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[1] ; clock_divider:instance3|clock_slow ; 7.517  ; 7.397  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[2] ; clock_divider:instance3|clock_slow ; 6.879  ; 6.728  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[3] ; clock_divider:instance3|clock_slow ; 6.853  ; 6.758  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[4] ; clock_divider:instance3|clock_slow ; 7.211  ; 7.062  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[5] ; clock_divider:instance3|clock_slow ; 6.618  ; 6.493  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[6] ; clock_divider:instance3|clock_slow ; 6.821  ; 6.916  ; Rise       ; clock_divider:instance3|clock_slow ;
; disp3[*]  ; clock_divider:instance3|clock_slow ; 9.838  ; 9.798  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[0] ; clock_divider:instance3|clock_slow ; 6.963  ; 6.847  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[1] ; clock_divider:instance3|clock_slow ; 7.205  ; 7.117  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[2] ; clock_divider:instance3|clock_slow ; 9.838  ; 9.798  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[3] ; clock_divider:instance3|clock_slow ; 8.031  ; 7.950  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[4] ; clock_divider:instance3|clock_slow ; 8.521  ; 8.428  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[5] ; clock_divider:instance3|clock_slow ; 8.509  ; 8.363  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[6] ; clock_divider:instance3|clock_slow ; 8.370  ; 8.528  ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; disp0[*]  ; clock_divider:instance3|clock_slow ; 7.608  ; 7.577  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[0] ; clock_divider:instance3|clock_slow ; 9.925  ; 9.802  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[1] ; clock_divider:instance3|clock_slow ; 10.053 ; 9.953  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[2] ; clock_divider:instance3|clock_slow ; 11.289 ; 10.992 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[3] ; clock_divider:instance3|clock_slow ; 7.608  ; 7.577  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[4] ; clock_divider:instance3|clock_slow ; 7.871  ; 7.781  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[5] ; clock_divider:instance3|clock_slow ; 10.264 ; 10.197 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[6] ; clock_divider:instance3|clock_slow ; 8.961  ; 9.073  ; Rise       ; clock_divider:instance3|clock_slow ;
; disp1[*]  ; clock_divider:instance3|clock_slow ; 6.203  ; 6.120  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[0] ; clock_divider:instance3|clock_slow ; 7.165  ; 7.047  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[1] ; clock_divider:instance3|clock_slow ; 6.749  ; 6.625  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[2] ; clock_divider:instance3|clock_slow ; 6.235  ; 6.127  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[3] ; clock_divider:instance3|clock_slow ; 6.792  ; 6.675  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[4] ; clock_divider:instance3|clock_slow ; 6.203  ; 6.120  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[5] ; clock_divider:instance3|clock_slow ; 7.271  ; 7.270  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[6] ; clock_divider:instance3|clock_slow ; 7.563  ; 7.599  ; Rise       ; clock_divider:instance3|clock_slow ;
; disp2[*]  ; clock_divider:instance3|clock_slow ; 6.008  ; 5.892  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[0] ; clock_divider:instance3|clock_slow ; 6.237  ; 6.105  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[1] ; clock_divider:instance3|clock_slow ; 6.760  ; 6.617  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[2] ; clock_divider:instance3|clock_slow ; 6.274  ; 6.195  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[3] ; clock_divider:instance3|clock_slow ; 6.264  ; 6.138  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[4] ; clock_divider:instance3|clock_slow ; 6.452  ; 6.321  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[5] ; clock_divider:instance3|clock_slow ; 6.008  ; 5.892  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[6] ; clock_divider:instance3|clock_slow ; 6.046  ; 6.170  ; Rise       ; clock_divider:instance3|clock_slow ;
; disp3[*]  ; clock_divider:instance3|clock_slow ; 6.189  ; 6.060  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[0] ; clock_divider:instance3|clock_slow ; 6.189  ; 6.060  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[1] ; clock_divider:instance3|clock_slow ; 6.424  ; 6.318  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[2] ; clock_divider:instance3|clock_slow ; 9.017  ; 8.997  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[3] ; clock_divider:instance3|clock_slow ; 7.212  ; 7.172  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[4] ; clock_divider:instance3|clock_slow ; 7.740  ; 7.637  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[5] ; clock_divider:instance3|clock_slow ; 7.673  ; 7.549  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[6] ; clock_divider:instance3|clock_slow ; 7.551  ; 7.706  ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                          ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock_divider:instance3|clock_slow ; -0.262 ; -3.737        ;
; clock                              ; 0.056  ; 0.000         ;
+------------------------------------+--------+---------------+


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                           ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -0.081 ; -0.081        ;
; clock_divider:instance3|clock_slow ; 0.182  ; 0.000         ;
+------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary            ;
+------------------------------------+--------+---------------+
; Clock                              ; Slack  ; End Point TNS ;
+------------------------------------+--------+---------------+
; clock                              ; -3.000 ; -6.507        ;
; clock_divider:instance3|clock_slow ; -1.000 ; -38.000       ;
+------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_divider:instance3|clock_slow'                                                                                                                           ;
+--------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; -0.262 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.208      ;
; -0.262 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.208      ;
; -0.262 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.208      ;
; -0.262 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.208      ;
; -0.262 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.208      ;
; -0.262 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.208      ;
; -0.254 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.200      ;
; -0.254 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.200      ;
; -0.254 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.200      ;
; -0.254 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.200      ;
; -0.254 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.200      ;
; -0.254 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.200      ;
; -0.199 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.145      ;
; -0.177 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.123      ;
; -0.177 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.123      ;
; -0.177 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.123      ;
; -0.177 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.123      ;
; -0.177 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.123      ;
; -0.177 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.123      ;
; -0.177 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.123      ;
; -0.177 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.123      ;
; -0.177 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.123      ;
; -0.177 ; shiftreg:instance1|count[3] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.123      ;
; -0.173 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.119      ;
; -0.169 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.115      ;
; -0.169 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.115      ;
; -0.169 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.115      ;
; -0.169 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.115      ;
; -0.169 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.115      ;
; -0.169 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.115      ;
; -0.169 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.115      ;
; -0.169 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.115      ;
; -0.169 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.115      ;
; -0.169 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.115      ;
; -0.159 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.105      ;
; -0.159 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.105      ;
; -0.159 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.105      ;
; -0.159 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.105      ;
; -0.159 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.105      ;
; -0.159 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.105      ;
; -0.132 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.078      ;
; -0.100 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.046      ;
; -0.100 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.046      ;
; -0.100 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.046      ;
; -0.100 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.046      ;
; -0.100 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.046      ;
; -0.100 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.046      ;
; -0.084 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.030      ;
; -0.078 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.024      ;
; -0.078 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.024      ;
; -0.078 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.024      ;
; -0.078 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.024      ;
; -0.078 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.024      ;
; -0.078 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.024      ;
; -0.074 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.020      ;
; -0.074 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.020      ;
; -0.074 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.020      ;
; -0.074 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.020      ;
; -0.074 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.020      ;
; -0.074 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.020      ;
; -0.074 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.020      ;
; -0.074 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.020      ;
; -0.074 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.020      ;
; -0.074 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.020      ;
; -0.072 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.018      ;
; -0.066 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.012      ;
; -0.063 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.009      ;
; -0.058 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 1.004      ;
; -0.032 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.978      ;
; -0.015 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.961      ;
; -0.015 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.961      ;
; -0.015 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.961      ;
; -0.015 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.961      ;
; -0.015 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.961      ;
; -0.015 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.961      ;
; -0.015 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.961      ;
; -0.015 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.961      ;
; -0.015 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.961      ;
; -0.015 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.961      ;
; 0.019  ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.927      ;
; 0.019  ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.927      ;
; 0.019  ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.927      ;
; 0.019  ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.927      ;
; 0.019  ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.927      ;
; 0.019  ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.927      ;
; 0.019  ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.927      ;
; 0.019  ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.927      ;
; 0.019  ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.927      ;
; 0.019  ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.927      ;
; 0.021  ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.925      ;
; 0.087  ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.859      ;
; 0.088  ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.858      ;
; 0.089  ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.857      ;
; 0.096  ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.850      ;
; 0.097  ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.849      ;
; 0.176  ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.770      ;
; 0.191  ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.755      ;
; 0.202  ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.744      ;
; 0.212  ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.734      ;
; 0.220  ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 1.000        ; -0.041     ; 0.726      ;
+--------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                         ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; 0.056 ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock       ; 0.500        ; 1.489      ; 2.015      ;
; 0.363 ; clock_divider:instance3|count[1]   ; clock_divider:instance3|clock_slow ; clock                              ; clock       ; 1.000        ; -0.024     ; 0.620      ;
; 0.431 ; clock_divider:instance3|count[0]   ; clock_divider:instance3|clock_slow ; clock                              ; clock       ; 1.000        ; -0.024     ; 0.552      ;
; 0.606 ; clock_divider:instance3|count[0]   ; clock_divider:instance3|count[1]   ; clock                              ; clock       ; 1.000        ; -0.024     ; 0.377      ;
; 0.626 ; clock_divider:instance3|count[1]   ; clock_divider:instance3|count[1]   ; clock                              ; clock       ; 1.000        ; -0.022     ; 0.359      ;
; 0.626 ; clock_divider:instance3|count[0]   ; clock_divider:instance3|count[0]   ; clock                              ; clock       ; 1.000        ; -0.022     ; 0.359      ;
; 0.803 ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock       ; 1.000        ; 1.489      ; 1.768      ;
+-------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                           ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+
; -0.081 ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock       ; 0.000        ; 1.552      ; 1.690      ;
; 0.201  ; clock_divider:instance3|count[1]   ; clock_divider:instance3|count[1]   ; clock                              ; clock       ; 0.000        ; 0.022      ; 0.307      ;
; 0.208  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|count[0]   ; clock                              ; clock       ; 0.000        ; 0.022      ; 0.314      ;
; 0.208  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|count[1]   ; clock                              ; clock       ; 0.000        ; 0.024      ; 0.316      ;
; 0.363  ; clock_divider:instance3|count[0]   ; clock_divider:instance3|clock_slow ; clock                              ; clock       ; 0.000        ; 0.024      ; 0.471      ;
; 0.418  ; clock_divider:instance3|count[1]   ; clock_divider:instance3|clock_slow ; clock                              ; clock       ; 0.000        ; 0.024      ; 0.526      ;
; 0.641  ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; clock       ; -0.500       ; 1.552      ; 1.912      ;
+--------+------------------------------------+------------------------------------+------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_divider:instance3|clock_slow'                                                                                                                           ;
+-------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                          ; Launch Clock                       ; Latch Clock                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+
; 0.182 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; shiftreg:instance1|temp[16] ; shiftreg:instance1|temp[15]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.313      ;
; 0.192 ; shiftreg:instance1|temp[11] ; shiftreg:instance1|temp[10]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.317      ;
; 0.192 ; shiftreg:instance1|temp[9]  ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.317      ;
; 0.193 ; shiftreg:instance1|temp[11] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.318      ;
; 0.194 ; shiftreg:instance1|temp[9]  ; shiftreg:instance1|temp[8]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.319      ;
; 0.200 ; shiftreg:instance1|temp[14] ; shiftreg:instance1|temp[13]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; shiftreg:instance1|temp[4]  ; shiftreg:instance1|temp[3]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; shiftreg:instance1|temp[1]  ; shiftreg:instance1|temp[0]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.325      ;
; 0.201 ; shiftreg:instance1|temp[5]  ; shiftreg:instance1|temp[4]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.326      ;
; 0.201 ; shiftreg:instance1|temp[3]  ; shiftreg:instance1|temp[2]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.326      ;
; 0.201 ; shiftreg:instance1|temp[8]  ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.326      ;
; 0.253 ; shiftreg:instance1|temp[12] ; shiftreg:instance1|temp[11]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.378      ;
; 0.254 ; shiftreg:instance1|temp[10] ; shiftreg:instance1|temp[9]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.379      ;
; 0.259 ; shiftreg:instance1|temp[13] ; shiftreg:instance1|temp[12]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.384      ;
; 0.259 ; shiftreg:instance1|temp[6]  ; shiftreg:instance1|temp[5]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.384      ;
; 0.260 ; shiftreg:instance1|temp[2]  ; shiftreg:instance1|temp[1]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.385      ;
; 0.262 ; shiftreg:instance1|temp[7]  ; shiftreg:instance1|temp[6]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.387      ;
; 0.266 ; shiftreg:instance1|temp[10] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.391      ;
; 0.266 ; shiftreg:instance1|temp[12] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.391      ;
; 0.268 ; shiftreg:instance1|temp[13] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.393      ;
; 0.274 ; shiftreg:instance1|temp[14] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.399      ;
; 0.278 ; shiftreg:instance1|temp[5]  ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.040      ; 0.402      ;
; 0.319 ; shiftreg:instance1|temp[15] ; shiftreg:instance1|temp[14]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.444      ;
; 0.322 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.447      ;
; 0.330 ; shiftreg:instance1|temp[1]  ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.040      ; 0.454      ;
; 0.332 ; shiftreg:instance1|temp[15] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.457      ;
; 0.344 ; shiftreg:instance1|temp[4]  ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.040      ; 0.468      ;
; 0.352 ; shiftreg:instance1|temp[8]  ; shiftreg:instance1|temp[7]       ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.042      ; 0.478      ;
; 0.355 ; shiftreg:instance1|temp[2]  ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.040      ; 0.479      ;
; 0.355 ; shiftreg:instance1|temp[7]  ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.040      ; 0.479      ;
; 0.356 ; shiftreg:instance1|temp[3]  ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.040      ; 0.480      ;
; 0.360 ; shiftreg:instance1|temp[6]  ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.040      ; 0.484      ;
; 0.382 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.507      ;
; 0.383 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.508      ;
; 0.386 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.511      ;
; 0.390 ; shiftreg:instance1|count[0] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.515      ;
; 0.397 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.522      ;
; 0.427 ; shiftreg:instance1|temp[0]  ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.040      ; 0.551      ;
; 0.446 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.571      ;
; 0.449 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.574      ;
; 0.451 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.576      ;
; 0.457 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.582      ;
; 0.511 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.636      ;
; 0.511 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.636      ;
; 0.513 ; shiftreg:instance1|count[4] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.638      ;
; 0.529 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.654      ;
; 0.531 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[4]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.656      ;
; 0.540 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.665      ;
; 0.542 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[1]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.667      ;
; 0.571 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.696      ;
; 0.571 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.696      ;
; 0.573 ; shiftreg:instance1|count[1] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.698      ;
; 0.609 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[3]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.734      ;
; 0.654 ; shiftreg:instance1|count[2] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.779      ;
; 0.656 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[0]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.781      ;
; 0.656 ; shiftreg:instance1|count[3] ; shiftreg:instance1|count[2]      ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.781      ;
; 0.761 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.886      ;
; 0.761 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.886      ;
; 0.761 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.886      ;
; 0.761 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.886      ;
; 0.761 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.886      ;
; 0.761 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.886      ;
; 0.761 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.886      ;
; 0.761 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.886      ;
; 0.761 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.886      ;
; 0.761 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.886      ;
; 0.837 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.962      ;
; 0.837 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.962      ;
; 0.837 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.962      ;
; 0.837 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.962      ;
; 0.837 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.962      ;
; 0.837 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.962      ;
; 0.837 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.962      ;
; 0.837 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.962      ;
; 0.837 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.962      ;
; 0.837 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.962      ;
; 0.842 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.967      ;
; 0.842 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.967      ;
; 0.842 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.967      ;
; 0.842 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.967      ;
; 0.842 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.967      ;
; 0.842 ; shiftreg:instance1|count[0] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 0.967      ;
; 0.897 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.022      ;
; 0.897 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.022      ;
; 0.897 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.022      ;
; 0.897 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout0[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.022      ;
; 0.897 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.022      ;
; 0.897 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.022      ;
; 0.897 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.022      ;
; 0.897 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout1[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.022      ;
; 0.897 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.022      ;
; 0.897 ; shiftreg:instance1|count[1] ; shiftreg:instance1|serialout3[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.022      ;
; 0.931 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.056      ;
; 0.931 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.056      ;
; 0.931 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[2] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.056      ;
; 0.931 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout2[1] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.056      ;
; 0.931 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.056      ;
; 0.931 ; shiftreg:instance1|count[4] ; shiftreg:instance1|serialout3[3] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.056      ;
; 0.980 ; shiftreg:instance1|count[2] ; shiftreg:instance1|serialout0[0] ; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 0.000        ; 0.041      ; 1.105      ;
+-------+-----------------------------+----------------------------------+------------------------------------+------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clock ; Rise       ; clock                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_divider:instance3|clock_slow ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_divider:instance3|count[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock ; Rise       ; clock_divider:instance3|count[1]   ;
; -0.169 ; 0.015        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_divider:instance3|clock_slow ;
; -0.169 ; 0.015        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_divider:instance3|count[0]   ;
; -0.169 ; 0.015        ; 0.184          ; Low Pulse Width  ; clock ; Rise       ; clock_divider:instance3|count[1]   ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; instance3|clock_slow|clk           ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; instance3|count[0]|clk             ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; instance3|count[1]|clk             ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|o                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|i                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~input|i                      ;
; 0.765  ; 0.981        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_divider:instance3|clock_slow ;
; 0.765  ; 0.981        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_divider:instance3|count[0]   ;
; 0.765  ; 0.981        ; 0.216          ; High Pulse Width ; clock ; Rise       ; clock_divider:instance3|count[1]   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~input|o                      ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; clock ; Rise       ; instance3|clock_slow|clk           ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; clock ; Rise       ; instance3|count[0]|clk             ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; clock ; Rise       ; instance3|count[1]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_divider:instance3|clock_slow'                                                                 ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                              ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[10]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[11]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[12]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[13]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[14]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[15]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[16]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[9]       ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[0]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[1]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[2]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[3]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[4]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[0] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[1] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[2] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout0[3] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[0] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[1] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[2] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout1[3] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[0] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[1] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[2] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[3] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[0] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[1] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[2] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[3] ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[0]       ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[10]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[11]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[12]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[13]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[14]      ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[1]       ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[2]       ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[3]       ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[4]       ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[5]       ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[6]       ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[7]       ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[8]       ;
; 0.276  ; 0.460        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[9]       ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[15]      ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[16]      ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[0] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[1] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[2] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout2[3] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[0] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|serialout3[3] ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[0]       ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[10]      ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[11]      ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[12]      ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[13]      ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[14]      ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[15]      ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[16]      ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[1]       ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[2]       ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[3]       ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[4]       ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[5]       ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[6]       ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[7]       ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[8]       ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|temp[9]       ;
; 0.320  ; 0.536        ; 0.216          ; High Pulse Width ; clock_divider:instance3|clock_slow ; Rise       ; shiftreg:instance1|count[0]      ;
+--------+--------------+----------------+------------------+------------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; datain    ; clock_divider:instance3|clock_slow ; 1.244 ; 1.884 ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; datain    ; clock_divider:instance3|clock_slow ; -0.720 ; -1.318 ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; disp0[*]  ; clock_divider:instance3|clock_slow ; 7.075 ; 7.444 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[0] ; clock_divider:instance3|clock_slow ; 6.463 ; 6.641 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[1] ; clock_divider:instance3|clock_slow ; 6.728 ; 6.927 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[2] ; clock_divider:instance3|clock_slow ; 7.075 ; 7.444 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[3] ; clock_divider:instance3|clock_slow ; 5.183 ; 5.200 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[4] ; clock_divider:instance3|clock_slow ; 5.306 ; 5.244 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[5] ; clock_divider:instance3|clock_slow ; 6.880 ; 7.100 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[6] ; clock_divider:instance3|clock_slow ; 6.124 ; 5.970 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp1[*]  ; clock_divider:instance3|clock_slow ; 5.119 ; 5.003 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[0] ; clock_divider:instance3|clock_slow ; 4.516 ; 4.602 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[1] ; clock_divider:instance3|clock_slow ; 4.259 ; 4.376 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[2] ; clock_divider:instance3|clock_slow ; 3.973 ; 4.024 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[3] ; clock_divider:instance3|clock_slow ; 4.306 ; 4.385 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[4] ; clock_divider:instance3|clock_slow ; 3.982 ; 4.008 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[5] ; clock_divider:instance3|clock_slow ; 4.822 ; 4.908 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[6] ; clock_divider:instance3|clock_slow ; 5.119 ; 5.003 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp2[*]  ; clock_divider:instance3|clock_slow ; 4.269 ; 4.453 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[0] ; clock_divider:instance3|clock_slow ; 4.025 ; 4.072 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[1] ; clock_divider:instance3|clock_slow ; 4.269 ; 4.453 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[2] ; clock_divider:instance3|clock_slow ; 3.991 ; 4.035 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[3] ; clock_divider:instance3|clock_slow ; 3.972 ; 4.052 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[4] ; clock_divider:instance3|clock_slow ; 4.158 ; 4.237 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[5] ; clock_divider:instance3|clock_slow ; 3.858 ; 3.889 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[6] ; clock_divider:instance3|clock_slow ; 4.063 ; 4.037 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp3[*]  ; clock_divider:instance3|clock_slow ; 5.995 ; 6.151 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[0] ; clock_divider:instance3|clock_slow ; 4.043 ; 4.113 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[1] ; clock_divider:instance3|clock_slow ; 4.185 ; 4.264 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[2] ; clock_divider:instance3|clock_slow ; 5.995 ; 6.151 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[3] ; clock_divider:instance3|clock_slow ; 4.732 ; 4.784 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[4] ; clock_divider:instance3|clock_slow ; 5.018 ; 5.028 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[5] ; clock_divider:instance3|clock_slow ; 4.985 ; 5.056 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[6] ; clock_divider:instance3|clock_slow ; 5.048 ; 4.974 ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; disp0[*]  ; clock_divider:instance3|clock_slow ; 4.370 ; 4.426 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[0] ; clock_divider:instance3|clock_slow ; 5.606 ; 5.830 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[1] ; clock_divider:instance3|clock_slow ; 5.921 ; 6.261 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[2] ; clock_divider:instance3|clock_slow ; 6.288 ; 6.604 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[3] ; clock_divider:instance3|clock_slow ; 4.370 ; 4.426 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[4] ; clock_divider:instance3|clock_slow ; 4.523 ; 4.555 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[5] ; clock_divider:instance3|clock_slow ; 6.069 ; 6.276 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[6] ; clock_divider:instance3|clock_slow ; 5.309 ; 5.157 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp1[*]  ; clock_divider:instance3|clock_slow ; 3.597 ; 3.667 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[0] ; clock_divider:instance3|clock_slow ; 4.105 ; 4.228 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[1] ; clock_divider:instance3|clock_slow ; 3.886 ; 3.983 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[2] ; clock_divider:instance3|clock_slow ; 3.652 ; 3.667 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[3] ; clock_divider:instance3|clock_slow ; 3.912 ; 4.015 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[4] ; clock_divider:instance3|clock_slow ; 3.597 ; 3.705 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[5] ; clock_divider:instance3|clock_slow ; 4.451 ; 4.597 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[6] ; clock_divider:instance3|clock_slow ; 4.751 ; 4.639 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp2[*]  ; clock_divider:instance3|clock_slow ; 3.510 ; 3.558 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[0] ; clock_divider:instance3|clock_slow ; 3.637 ; 3.706 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[1] ; clock_divider:instance3|clock_slow ; 3.886 ; 3.982 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[2] ; clock_divider:instance3|clock_slow ; 3.647 ; 3.752 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[3] ; clock_divider:instance3|clock_slow ; 3.639 ; 3.709 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[4] ; clock_divider:instance3|clock_slow ; 3.717 ; 3.829 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[5] ; clock_divider:instance3|clock_slow ; 3.510 ; 3.558 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[6] ; clock_divider:instance3|clock_slow ; 3.620 ; 3.575 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp3[*]  ; clock_divider:instance3|clock_slow ; 3.605 ; 3.675 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[0] ; clock_divider:instance3|clock_slow ; 3.605 ; 3.675 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[1] ; clock_divider:instance3|clock_slow ; 3.738 ; 3.816 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[2] ; clock_divider:instance3|clock_slow ; 5.535 ; 5.539 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[3] ; clock_divider:instance3|clock_slow ; 4.143 ; 4.187 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[4] ; clock_divider:instance3|clock_slow ; 4.418 ; 4.631 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[5] ; clock_divider:instance3|clock_slow ; 4.386 ; 4.575 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[6] ; clock_divider:instance3|clock_slow ; 4.447 ; 4.380 ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                               ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                    ; -1.665  ; -0.123 ; N/A      ; N/A     ; -3.000              ;
;  clock                              ; -0.335  ; -0.123 ; N/A      ; N/A     ; -3.000              ;
;  clock_divider:instance3|clock_slow ; -1.665  ; 0.182  ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                     ; -31.691 ; -0.123 ; 0.0      ; 0.0     ; -55.685             ;
;  clock                              ; -0.335  ; -0.123 ; N/A      ; N/A     ; -6.855              ;
;  clock_divider:instance3|clock_slow ; -31.356 ; 0.000  ; N/A      ; N/A     ; -48.830             ;
+-------------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                      ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; datain    ; clock_divider:instance3|clock_slow ; 2.579 ; 2.872 ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                         ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; datain    ; clock_divider:instance3|clock_slow ; -0.720 ; -1.318 ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise   ; Fall   ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+
; disp0[*]  ; clock_divider:instance3|clock_slow ; 13.686 ; 13.567 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[0] ; clock_divider:instance3|clock_slow ; 12.221 ; 12.205 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[1] ; clock_divider:instance3|clock_slow ; 12.358 ; 12.427 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[2] ; clock_divider:instance3|clock_slow ; 13.686 ; 13.567 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[3] ; clock_divider:instance3|clock_slow ; 9.695  ; 9.614  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[4] ; clock_divider:instance3|clock_slow ; 9.942  ; 9.852  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[5] ; clock_divider:instance3|clock_slow ; 12.623 ; 12.669 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[6] ; clock_divider:instance3|clock_slow ; 11.216 ; 11.256 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp1[*]  ; clock_divider:instance3|clock_slow ; 9.215  ; 9.163  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[0] ; clock_divider:instance3|clock_slow ; 8.693  ; 8.590  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[1] ; clock_divider:instance3|clock_slow ; 8.161  ; 8.139  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[2] ; clock_divider:instance3|clock_slow ; 7.598  ; 7.537  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[3] ; clock_divider:instance3|clock_slow ; 8.257  ; 8.156  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[4] ; clock_divider:instance3|clock_slow ; 7.602  ; 7.502  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[5] ; clock_divider:instance3|clock_slow ; 8.830  ; 8.865  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[6] ; clock_divider:instance3|clock_slow ; 9.215  ; 9.163  ; Rise       ; clock_divider:instance3|clock_slow ;
; disp2[*]  ; clock_divider:instance3|clock_slow ; 8.301  ; 8.295  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[0] ; clock_divider:instance3|clock_slow ; 7.713  ; 7.598  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[1] ; clock_divider:instance3|clock_slow ; 8.301  ; 8.295  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[2] ; clock_divider:instance3|clock_slow ; 7.652  ; 7.537  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[3] ; clock_divider:instance3|clock_slow ; 7.625  ; 7.579  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[4] ; clock_divider:instance3|clock_slow ; 7.982  ; 7.925  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[5] ; clock_divider:instance3|clock_slow ; 7.370  ; 7.279  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[6] ; clock_divider:instance3|clock_slow ; 7.611  ; 7.713  ; Rise       ; clock_divider:instance3|clock_slow ;
; disp3[*]  ; clock_divider:instance3|clock_slow ; 10.916 ; 10.998 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[0] ; clock_divider:instance3|clock_slow ; 7.755  ; 7.683  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[1] ; clock_divider:instance3|clock_slow ; 8.041  ; 7.980  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[2] ; clock_divider:instance3|clock_slow ; 10.916 ; 10.998 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[3] ; clock_divider:instance3|clock_slow ; 8.903  ; 8.860  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[4] ; clock_divider:instance3|clock_slow ; 9.467  ; 9.335  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[5] ; clock_divider:instance3|clock_slow ; 9.395  ; 9.320  ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[6] ; clock_divider:instance3|clock_slow ; 9.333  ; 9.417  ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+--------+--------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; Data Port ; Clock Port                         ; Rise  ; Fall  ; Clock Edge ; Clock Reference                    ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+
; disp0[*]  ; clock_divider:instance3|clock_slow ; 4.370 ; 4.426 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[0] ; clock_divider:instance3|clock_slow ; 5.606 ; 5.830 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[1] ; clock_divider:instance3|clock_slow ; 5.921 ; 6.261 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[2] ; clock_divider:instance3|clock_slow ; 6.288 ; 6.604 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[3] ; clock_divider:instance3|clock_slow ; 4.370 ; 4.426 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[4] ; clock_divider:instance3|clock_slow ; 4.523 ; 4.555 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[5] ; clock_divider:instance3|clock_slow ; 6.069 ; 6.276 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp0[6] ; clock_divider:instance3|clock_slow ; 5.309 ; 5.157 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp1[*]  ; clock_divider:instance3|clock_slow ; 3.597 ; 3.667 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[0] ; clock_divider:instance3|clock_slow ; 4.105 ; 4.228 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[1] ; clock_divider:instance3|clock_slow ; 3.886 ; 3.983 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[2] ; clock_divider:instance3|clock_slow ; 3.652 ; 3.667 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[3] ; clock_divider:instance3|clock_slow ; 3.912 ; 4.015 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[4] ; clock_divider:instance3|clock_slow ; 3.597 ; 3.705 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[5] ; clock_divider:instance3|clock_slow ; 4.451 ; 4.597 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp1[6] ; clock_divider:instance3|clock_slow ; 4.751 ; 4.639 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp2[*]  ; clock_divider:instance3|clock_slow ; 3.510 ; 3.558 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[0] ; clock_divider:instance3|clock_slow ; 3.637 ; 3.706 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[1] ; clock_divider:instance3|clock_slow ; 3.886 ; 3.982 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[2] ; clock_divider:instance3|clock_slow ; 3.647 ; 3.752 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[3] ; clock_divider:instance3|clock_slow ; 3.639 ; 3.709 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[4] ; clock_divider:instance3|clock_slow ; 3.717 ; 3.829 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[5] ; clock_divider:instance3|clock_slow ; 3.510 ; 3.558 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp2[6] ; clock_divider:instance3|clock_slow ; 3.620 ; 3.575 ; Rise       ; clock_divider:instance3|clock_slow ;
; disp3[*]  ; clock_divider:instance3|clock_slow ; 3.605 ; 3.675 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[0] ; clock_divider:instance3|clock_slow ; 3.605 ; 3.675 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[1] ; clock_divider:instance3|clock_slow ; 3.738 ; 3.816 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[2] ; clock_divider:instance3|clock_slow ; 5.535 ; 5.539 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[3] ; clock_divider:instance3|clock_slow ; 4.143 ; 4.187 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[4] ; clock_divider:instance3|clock_slow ; 4.418 ; 4.631 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[5] ; clock_divider:instance3|clock_slow ; 4.386 ; 4.575 ; Rise       ; clock_divider:instance3|clock_slow ;
;  disp3[6] ; clock_divider:instance3|clock_slow ; 4.447 ; 4.380 ; Rise       ; clock_divider:instance3|clock_slow ;
+-----------+------------------------------------+-------+-------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; disp0[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp0[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp0[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp0[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp0[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp0[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp0[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp2[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp3[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; datain                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; disp0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; disp0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; disp1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; disp2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; disp3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; disp3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; disp3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; disp3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; disp0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; disp0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; disp1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; disp2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; disp3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; disp3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; disp3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; disp3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; disp0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; disp0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; disp1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; disp2[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp2[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp3[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; disp3[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; disp3[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; disp3[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp3[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp3[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; disp3[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                     ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock                              ; clock                              ; 5        ; 0        ; 0        ; 0        ;
; clock_divider:instance3|clock_slow ; clock                              ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 152      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                      ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; From Clock                         ; To Clock                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
; clock                              ; clock                              ; 5        ; 0        ; 0        ; 0        ;
; clock_divider:instance3|clock_slow ; clock                              ; 1        ; 1        ; 0        ; 0        ;
; clock_divider:instance3|clock_slow ; clock_divider:instance3|clock_slow ; 152      ; 0        ; 0        ; 0        ;
+------------------------------------+------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Wed Jun 05 09:06:14 2013
Info: Command: quartus_sta finalreceiver -c finalreceiver
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'finalreceiver.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_divider:instance3|clock_slow clock_divider:instance3|clock_slow
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.665
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.665       -31.356 clock_divider:instance3|clock_slow 
    Info (332119):    -0.335        -0.335 clock 
Info (332146): Worst-case hold slack is -0.100
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.100        -0.100 clock 
    Info (332119):     0.404         0.000 clock_divider:instance3|clock_slow 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -6.855 clock 
    Info (332119):    -1.285       -48.830 clock_divider:instance3|clock_slow 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.439
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.439       -26.164 clock_divider:instance3|clock_slow 
    Info (332119):    -0.200        -0.200 clock 
Info (332146): Worst-case hold slack is -0.123
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.123        -0.123 clock 
    Info (332119):     0.355         0.000 clock_divider:instance3|clock_slow 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -6.855 clock 
    Info (332119):    -1.285       -48.830 clock_divider:instance3|clock_slow 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.262
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.262        -3.737 clock_divider:instance3|clock_slow 
    Info (332119):     0.056         0.000 clock 
Info (332146): Worst-case hold slack is -0.081
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.081        -0.081 clock 
    Info (332119):     0.182         0.000 clock_divider:instance3|clock_slow 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -6.507 clock 
    Info (332119):    -1.000       -38.000 clock_divider:instance3|clock_slow 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 494 megabytes
    Info: Processing ended: Wed Jun 05 09:06:34 2013
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:03


