/* SPDX-License-Identifier: BSD-2-Clause */
//[File]            : conn_gpio.h
//[Revision time]   : Mon Oct 30 22:54:41 2023
//[Description]     : This file is auto generated by CODA
//[Copyright]       : Copyright (C) 2023 Mediatek Incorportion. All rights reserved.

#ifndef __CONN_GPIO_REGS_H__
#define __CONN_GPIO_REGS_H__

#include "hal_common.h"

#ifdef __cplusplus
extern "C" {
#endif


//****************************************************************************
//
//                     CONN_GPIO CR Definitions                     
//
//****************************************************************************

#define CONN_GPIO_BASE                                         (0x18016000 + CONN_INFRA_REMAPPING_OFFSET)

#define CONN_GPIO_GPIO_DOUT1_ADDR                              (CONN_GPIO_BASE + 0x000u) // 6000
#define CONN_GPIO_GPIO_DOUT1_SET_ADDR                          (CONN_GPIO_BASE + 0x004u) // 6004
#define CONN_GPIO_GPIO_DOUT1_RESET_ADDR                        (CONN_GPIO_BASE + 0x008u) // 6008
#define CONN_GPIO_MON_SEL1_ADDR                                (CONN_GPIO_BASE + 0x01Cu) // 601C
#define CONN_GPIO_MON_SEL2_ADDR                                (CONN_GPIO_BASE + 0x020u) // 6020
#define CONN_GPIO_MON_SEL3_ADDR                                (CONN_GPIO_BASE + 0x024u) // 6024
#define CONN_GPIO_MON_SEL4_ADDR                                (CONN_GPIO_BASE + 0x028u) // 6028
#define CONN_GPIO_MON_SEL5_ADDR                                (CONN_GPIO_BASE + 0x02Cu) // 602C
#define CONN_GPIO_MON_SEL6_ADDR                                (CONN_GPIO_BASE + 0x030u) // 6030
#define CONN_GPIO_MON_SEL7_ADDR                                (CONN_GPIO_BASE + 0x034u) // 6034
#define CONN_GPIO_MON_SEL8_ADDR                                (CONN_GPIO_BASE + 0x038u) // 6038
#define CONN_GPIO_MON_SEL9_ADDR                                (CONN_GPIO_BASE + 0x03Cu) // 603C
#define CONN_GPIO_PINMUX_SEL4_ADDR                             (CONN_GPIO_BASE + 0x04Cu) // 604C
#define CONN_GPIO_MONFLG_RECORD_ADDR                           (CONN_GPIO_BASE + 0x054u) // 6054
#define CONN_GPIO_GPIO_MISC_CTRL_ADDR                          (CONN_GPIO_BASE + 0x058u) // 6058




/* =====================================================================================

  ---GPIO_DOUT1 (0x18016000 + 0x000u)---

    GPIO_DOUT[31..0]             - (RW) GPO_DOUT
                                     1: output HIGH
                                     0: output LOW

 =====================================================================================*/
#define CONN_GPIO_GPIO_DOUT1_GPIO_DOUT_ADDR                    CONN_GPIO_GPIO_DOUT1_ADDR
#define CONN_GPIO_GPIO_DOUT1_GPIO_DOUT_MASK                    0xFFFFFFFFu                // GPIO_DOUT[31..0]
#define CONN_GPIO_GPIO_DOUT1_GPIO_DOUT_SHFT                    0u

/* =====================================================================================

  ---GPIO_DOUT1_SET (0x18016000 + 0x004u)---

    GPIO_DOUT1_SET[31..0]        - (W1S) Write "1" to SET GPO output value. The GPO PAD is corresponding to GPIO_DOUT1.
                                     Read always return "0"

 =====================================================================================*/
#define CONN_GPIO_GPIO_DOUT1_SET_GPIO_DOUT1_SET_ADDR           CONN_GPIO_GPIO_DOUT1_SET_ADDR
#define CONN_GPIO_GPIO_DOUT1_SET_GPIO_DOUT1_SET_MASK           0xFFFFFFFFu                // GPIO_DOUT1_SET[31..0]
#define CONN_GPIO_GPIO_DOUT1_SET_GPIO_DOUT1_SET_SHFT           0u

/* =====================================================================================

  ---GPIO_DOUT1_RESET (0x18016000 + 0x008u)---

    GPIO_DOUT1_RESET[31..0]      - (W1C) Write "1" to RESET GPO output value. The GPO PAD is corresponding to GPIO_DOUT1.
                                     Read always return "0"

 =====================================================================================*/
#define CONN_GPIO_GPIO_DOUT1_RESET_GPIO_DOUT1_RESET_ADDR       CONN_GPIO_GPIO_DOUT1_RESET_ADDR
#define CONN_GPIO_GPIO_DOUT1_RESET_GPIO_DOUT1_RESET_MASK       0xFFFFFFFFu                // GPIO_DOUT1_RESET[31..0]
#define CONN_GPIO_GPIO_DOUT1_RESET_GPIO_DOUT1_RESET_SHFT       0u

/* =====================================================================================

  ---MON_SEL1 (0x18016000 + 0x01Cu)---

    MON_FLAG_SEL_0[4..0]         - (RW) MON_FLAG_SEL for BIT 0
    RESERVED5[7..5]              - (RO) Reserved bits
    MON_FLAG_SEL_1[12..8]        - (RW) MON_FLAG_SEL for BIT 1
    RESERVED13[15..13]           - (RO) Reserved bits
    MON_FLAG_SEL_2[20..16]       - (RW) MON_FLAG_SEL for BIT 2
    RESERVED21[23..21]           - (RO) Reserved bits
    MON_FLAG_SEL_3[28..24]       - (RW) MON_FLAG_SEL for BIT 3
    RESERVED29[31..29]           - (RO) Reserved bits

 =====================================================================================*/
#define CONN_GPIO_MON_SEL1_MON_FLAG_SEL_3_ADDR                 CONN_GPIO_MON_SEL1_ADDR
#define CONN_GPIO_MON_SEL1_MON_FLAG_SEL_3_MASK                 0x1F000000u                // MON_FLAG_SEL_3[28..24]
#define CONN_GPIO_MON_SEL1_MON_FLAG_SEL_3_SHFT                 24u
#define CONN_GPIO_MON_SEL1_MON_FLAG_SEL_2_ADDR                 CONN_GPIO_MON_SEL1_ADDR
#define CONN_GPIO_MON_SEL1_MON_FLAG_SEL_2_MASK                 0x001F0000u                // MON_FLAG_SEL_2[20..16]
#define CONN_GPIO_MON_SEL1_MON_FLAG_SEL_2_SHFT                 16u
#define CONN_GPIO_MON_SEL1_MON_FLAG_SEL_1_ADDR                 CONN_GPIO_MON_SEL1_ADDR
#define CONN_GPIO_MON_SEL1_MON_FLAG_SEL_1_MASK                 0x00001F00u                // MON_FLAG_SEL_1[12..8]
#define CONN_GPIO_MON_SEL1_MON_FLAG_SEL_1_SHFT                 8u
#define CONN_GPIO_MON_SEL1_MON_FLAG_SEL_0_ADDR                 CONN_GPIO_MON_SEL1_ADDR
#define CONN_GPIO_MON_SEL1_MON_FLAG_SEL_0_MASK                 0x0000001Fu                // MON_FLAG_SEL_0[4..0]
#define CONN_GPIO_MON_SEL1_MON_FLAG_SEL_0_SHFT                 0u

/* =====================================================================================

  ---MON_SEL2 (0x18016000 + 0x020u)---

    MON_FLAG_SEL_4[4..0]         - (RW) MON_FLAG_SEL for BIT 4
    RESERVED5[7..5]              - (RO) Reserved bits
    MON_FLAG_SEL_5[12..8]        - (RW) MON_FLAG_SEL for BIT 5
    RESERVED13[15..13]           - (RO) Reserved bits
    MON_FLAG_SEL_6[20..16]       - (RW) MON_FLAG_SEL for BIT 6
    RESERVED21[23..21]           - (RO) Reserved bits
    MON_FLAG_SEL_7[28..24]       - (RW) MON_FLAG_SEL for BIT 7
    RESERVED29[31..29]           - (RO) Reserved bits

 =====================================================================================*/
#define CONN_GPIO_MON_SEL2_MON_FLAG_SEL_7_ADDR                 CONN_GPIO_MON_SEL2_ADDR
#define CONN_GPIO_MON_SEL2_MON_FLAG_SEL_7_MASK                 0x1F000000u                // MON_FLAG_SEL_7[28..24]
#define CONN_GPIO_MON_SEL2_MON_FLAG_SEL_7_SHFT                 24u
#define CONN_GPIO_MON_SEL2_MON_FLAG_SEL_6_ADDR                 CONN_GPIO_MON_SEL2_ADDR
#define CONN_GPIO_MON_SEL2_MON_FLAG_SEL_6_MASK                 0x001F0000u                // MON_FLAG_SEL_6[20..16]
#define CONN_GPIO_MON_SEL2_MON_FLAG_SEL_6_SHFT                 16u
#define CONN_GPIO_MON_SEL2_MON_FLAG_SEL_5_ADDR                 CONN_GPIO_MON_SEL2_ADDR
#define CONN_GPIO_MON_SEL2_MON_FLAG_SEL_5_MASK                 0x00001F00u                // MON_FLAG_SEL_5[12..8]
#define CONN_GPIO_MON_SEL2_MON_FLAG_SEL_5_SHFT                 8u
#define CONN_GPIO_MON_SEL2_MON_FLAG_SEL_4_ADDR                 CONN_GPIO_MON_SEL2_ADDR
#define CONN_GPIO_MON_SEL2_MON_FLAG_SEL_4_MASK                 0x0000001Fu                // MON_FLAG_SEL_4[4..0]
#define CONN_GPIO_MON_SEL2_MON_FLAG_SEL_4_SHFT                 0u

/* =====================================================================================

  ---MON_SEL3 (0x18016000 + 0x024u)---

    MON_FLAG_SEL_8[4..0]         - (RW) MON_FLAG_SEL for BIT 8
    RESERVED5[7..5]              - (RO) Reserved bits
    MON_FLAG_SEL_9[12..8]        - (RW) MON_FLAG_SEL for BIT 9
    RESERVED13[15..13]           - (RO) Reserved bits
    MON_FLAG_SEL_10[20..16]      - (RW) MON_FLAG_SEL for BIT 10
    RESERVED21[23..21]           - (RO) Reserved bits
    MON_FLAG_SEL_11[28..24]      - (RW) MON_FLAG_SEL for BIT 11
    RESERVED29[31..29]           - (RO) Reserved bits

 =====================================================================================*/
#define CONN_GPIO_MON_SEL3_MON_FLAG_SEL_11_ADDR                CONN_GPIO_MON_SEL3_ADDR
#define CONN_GPIO_MON_SEL3_MON_FLAG_SEL_11_MASK                0x1F000000u                // MON_FLAG_SEL_11[28..24]
#define CONN_GPIO_MON_SEL3_MON_FLAG_SEL_11_SHFT                24u
#define CONN_GPIO_MON_SEL3_MON_FLAG_SEL_10_ADDR                CONN_GPIO_MON_SEL3_ADDR
#define CONN_GPIO_MON_SEL3_MON_FLAG_SEL_10_MASK                0x001F0000u                // MON_FLAG_SEL_10[20..16]
#define CONN_GPIO_MON_SEL3_MON_FLAG_SEL_10_SHFT                16u
#define CONN_GPIO_MON_SEL3_MON_FLAG_SEL_9_ADDR                 CONN_GPIO_MON_SEL3_ADDR
#define CONN_GPIO_MON_SEL3_MON_FLAG_SEL_9_MASK                 0x00001F00u                // MON_FLAG_SEL_9[12..8]
#define CONN_GPIO_MON_SEL3_MON_FLAG_SEL_9_SHFT                 8u
#define CONN_GPIO_MON_SEL3_MON_FLAG_SEL_8_ADDR                 CONN_GPIO_MON_SEL3_ADDR
#define CONN_GPIO_MON_SEL3_MON_FLAG_SEL_8_MASK                 0x0000001Fu                // MON_FLAG_SEL_8[4..0]
#define CONN_GPIO_MON_SEL3_MON_FLAG_SEL_8_SHFT                 0u

/* =====================================================================================

  ---MON_SEL4 (0x18016000 + 0x028u)---

    MON_FLAG_SEL_12[4..0]        - (RW) MON_FLAG_SEL for BIT 12
    RESERVED5[7..5]              - (RO) Reserved bits
    MON_FLAG_SEL_13[12..8]       - (RW) MON_FLAG_SEL for BIT 13
    RESERVED13[15..13]           - (RO) Reserved bits
    MON_FLAG_SEL_14[20..16]      - (RW) MON_FLAG_SEL for BIT 14
    RESERVED21[23..21]           - (RO) Reserved bits
    MON_FLAG_SEL_15[28..24]      - (RW) MON_FLAG_SEL for BIT 15
    RESERVED29[31..29]           - (RO) Reserved bits

 =====================================================================================*/
#define CONN_GPIO_MON_SEL4_MON_FLAG_SEL_15_ADDR                CONN_GPIO_MON_SEL4_ADDR
#define CONN_GPIO_MON_SEL4_MON_FLAG_SEL_15_MASK                0x1F000000u                // MON_FLAG_SEL_15[28..24]
#define CONN_GPIO_MON_SEL4_MON_FLAG_SEL_15_SHFT                24u
#define CONN_GPIO_MON_SEL4_MON_FLAG_SEL_14_ADDR                CONN_GPIO_MON_SEL4_ADDR
#define CONN_GPIO_MON_SEL4_MON_FLAG_SEL_14_MASK                0x001F0000u                // MON_FLAG_SEL_14[20..16]
#define CONN_GPIO_MON_SEL4_MON_FLAG_SEL_14_SHFT                16u
#define CONN_GPIO_MON_SEL4_MON_FLAG_SEL_13_ADDR                CONN_GPIO_MON_SEL4_ADDR
#define CONN_GPIO_MON_SEL4_MON_FLAG_SEL_13_MASK                0x00001F00u                // MON_FLAG_SEL_13[12..8]
#define CONN_GPIO_MON_SEL4_MON_FLAG_SEL_13_SHFT                8u
#define CONN_GPIO_MON_SEL4_MON_FLAG_SEL_12_ADDR                CONN_GPIO_MON_SEL4_ADDR
#define CONN_GPIO_MON_SEL4_MON_FLAG_SEL_12_MASK                0x0000001Fu                // MON_FLAG_SEL_12[4..0]
#define CONN_GPIO_MON_SEL4_MON_FLAG_SEL_12_SHFT                0u

/* =====================================================================================

  ---MON_SEL5 (0x18016000 + 0x02Cu)---

    MON_FLAG_SEL_16[4..0]        - (RW) MON_FLAG_SEL for BIT 16
    RESERVED5[7..5]              - (RO) Reserved bits
    MON_FLAG_SEL_17[12..8]       - (RW) MON_FLAG_SEL for BIT 17
    RESERVED13[15..13]           - (RO) Reserved bits
    MON_FLAG_SEL_18[20..16]      - (RW) MON_FLAG_SEL for BIT 18
    RESERVED21[23..21]           - (RO) Reserved bits
    MON_FLAG_SEL_19[28..24]      - (RW) MON_FLAG_SEL for BIT 19
    RESERVED29[31..29]           - (RO) Reserved bits

 =====================================================================================*/
#define CONN_GPIO_MON_SEL5_MON_FLAG_SEL_19_ADDR                CONN_GPIO_MON_SEL5_ADDR
#define CONN_GPIO_MON_SEL5_MON_FLAG_SEL_19_MASK                0x1F000000u                // MON_FLAG_SEL_19[28..24]
#define CONN_GPIO_MON_SEL5_MON_FLAG_SEL_19_SHFT                24u
#define CONN_GPIO_MON_SEL5_MON_FLAG_SEL_18_ADDR                CONN_GPIO_MON_SEL5_ADDR
#define CONN_GPIO_MON_SEL5_MON_FLAG_SEL_18_MASK                0x001F0000u                // MON_FLAG_SEL_18[20..16]
#define CONN_GPIO_MON_SEL5_MON_FLAG_SEL_18_SHFT                16u
#define CONN_GPIO_MON_SEL5_MON_FLAG_SEL_17_ADDR                CONN_GPIO_MON_SEL5_ADDR
#define CONN_GPIO_MON_SEL5_MON_FLAG_SEL_17_MASK                0x00001F00u                // MON_FLAG_SEL_17[12..8]
#define CONN_GPIO_MON_SEL5_MON_FLAG_SEL_17_SHFT                8u
#define CONN_GPIO_MON_SEL5_MON_FLAG_SEL_16_ADDR                CONN_GPIO_MON_SEL5_ADDR
#define CONN_GPIO_MON_SEL5_MON_FLAG_SEL_16_MASK                0x0000001Fu                // MON_FLAG_SEL_16[4..0]
#define CONN_GPIO_MON_SEL5_MON_FLAG_SEL_16_SHFT                0u

/* =====================================================================================

  ---MON_SEL6 (0x18016000 + 0x030u)---

    MON_FLAG_SEL_20[4..0]        - (RW) MON_FLAG_SEL for BIT 20
    RESERVED5[7..5]              - (RO) Reserved bits
    MON_FLAG_SEL_21[12..8]       - (RW) MON_FLAG_SEL for BIT 21
    RESERVED13[15..13]           - (RO) Reserved bits
    MON_FLAG_SEL_22[20..16]      - (RW) MON_FLAG_SEL for BIT 22
    RESERVED21[23..21]           - (RO) Reserved bits
    MON_FLAG_SEL_23[28..24]      - (RW) MON_FLAG_SEL for BIT 23
    RESERVED29[31..29]           - (RO) Reserved bits

 =====================================================================================*/
#define CONN_GPIO_MON_SEL6_MON_FLAG_SEL_23_ADDR                CONN_GPIO_MON_SEL6_ADDR
#define CONN_GPIO_MON_SEL6_MON_FLAG_SEL_23_MASK                0x1F000000u                // MON_FLAG_SEL_23[28..24]
#define CONN_GPIO_MON_SEL6_MON_FLAG_SEL_23_SHFT                24u
#define CONN_GPIO_MON_SEL6_MON_FLAG_SEL_22_ADDR                CONN_GPIO_MON_SEL6_ADDR
#define CONN_GPIO_MON_SEL6_MON_FLAG_SEL_22_MASK                0x001F0000u                // MON_FLAG_SEL_22[20..16]
#define CONN_GPIO_MON_SEL6_MON_FLAG_SEL_22_SHFT                16u
#define CONN_GPIO_MON_SEL6_MON_FLAG_SEL_21_ADDR                CONN_GPIO_MON_SEL6_ADDR
#define CONN_GPIO_MON_SEL6_MON_FLAG_SEL_21_MASK                0x00001F00u                // MON_FLAG_SEL_21[12..8]
#define CONN_GPIO_MON_SEL6_MON_FLAG_SEL_21_SHFT                8u
#define CONN_GPIO_MON_SEL6_MON_FLAG_SEL_20_ADDR                CONN_GPIO_MON_SEL6_ADDR
#define CONN_GPIO_MON_SEL6_MON_FLAG_SEL_20_MASK                0x0000001Fu                // MON_FLAG_SEL_20[4..0]
#define CONN_GPIO_MON_SEL6_MON_FLAG_SEL_20_SHFT                0u

/* =====================================================================================

  ---MON_SEL7 (0x18016000 + 0x034u)---

    MON_FLAG_SEL_24[4..0]        - (RW) MON_FLAG_SEL for BIT 24
    RESERVED5[7..5]              - (RO) Reserved bits
    MON_FLAG_SEL_25[12..8]       - (RW) MON_FLAG_SEL for BIT 25
    RESERVED13[15..13]           - (RO) Reserved bits
    MON_FLAG_SEL_26[20..16]      - (RW) MON_FLAG_SEL for BIT 26
    RESERVED21[23..21]           - (RO) Reserved bits
    MON_FLAG_SEL_27[28..24]      - (RW) MON_FLAG_SEL for BIT 27
    RESERVED29[31..29]           - (RO) Reserved bits

 =====================================================================================*/
#define CONN_GPIO_MON_SEL7_MON_FLAG_SEL_27_ADDR                CONN_GPIO_MON_SEL7_ADDR
#define CONN_GPIO_MON_SEL7_MON_FLAG_SEL_27_MASK                0x1F000000u                // MON_FLAG_SEL_27[28..24]
#define CONN_GPIO_MON_SEL7_MON_FLAG_SEL_27_SHFT                24u
#define CONN_GPIO_MON_SEL7_MON_FLAG_SEL_26_ADDR                CONN_GPIO_MON_SEL7_ADDR
#define CONN_GPIO_MON_SEL7_MON_FLAG_SEL_26_MASK                0x001F0000u                // MON_FLAG_SEL_26[20..16]
#define CONN_GPIO_MON_SEL7_MON_FLAG_SEL_26_SHFT                16u
#define CONN_GPIO_MON_SEL7_MON_FLAG_SEL_25_ADDR                CONN_GPIO_MON_SEL7_ADDR
#define CONN_GPIO_MON_SEL7_MON_FLAG_SEL_25_MASK                0x00001F00u                // MON_FLAG_SEL_25[12..8]
#define CONN_GPIO_MON_SEL7_MON_FLAG_SEL_25_SHFT                8u
#define CONN_GPIO_MON_SEL7_MON_FLAG_SEL_24_ADDR                CONN_GPIO_MON_SEL7_ADDR
#define CONN_GPIO_MON_SEL7_MON_FLAG_SEL_24_MASK                0x0000001Fu                // MON_FLAG_SEL_24[4..0]
#define CONN_GPIO_MON_SEL7_MON_FLAG_SEL_24_SHFT                0u

/* =====================================================================================

  ---MON_SEL8 (0x18016000 + 0x038u)---

    MON_FLAG_SEL_28[4..0]        - (RW) MON_FLAG_SEL for BIT 28
    RESERVED5[7..5]              - (RO) Reserved bits
    MON_FLAG_SEL_29[12..8]       - (RW) MON_FLAG_SEL for BIT 29
    RESERVED13[15..13]           - (RO) Reserved bits
    MON_FLAG_SEL_30[20..16]      - (RW) MON_FLAG_SEL for BIT 30
    RESERVED21[23..21]           - (RO) Reserved bits
    MON_FLAG_SEL_31[28..24]      - (RW) MON_FLAG_SEL for BIT 31
    RESERVED29[31..29]           - (RO) Reserved bits

 =====================================================================================*/
#define CONN_GPIO_MON_SEL8_MON_FLAG_SEL_31_ADDR                CONN_GPIO_MON_SEL8_ADDR
#define CONN_GPIO_MON_SEL8_MON_FLAG_SEL_31_MASK                0x1F000000u                // MON_FLAG_SEL_31[28..24]
#define CONN_GPIO_MON_SEL8_MON_FLAG_SEL_31_SHFT                24u
#define CONN_GPIO_MON_SEL8_MON_FLAG_SEL_30_ADDR                CONN_GPIO_MON_SEL8_ADDR
#define CONN_GPIO_MON_SEL8_MON_FLAG_SEL_30_MASK                0x001F0000u                // MON_FLAG_SEL_30[20..16]
#define CONN_GPIO_MON_SEL8_MON_FLAG_SEL_30_SHFT                16u
#define CONN_GPIO_MON_SEL8_MON_FLAG_SEL_29_ADDR                CONN_GPIO_MON_SEL8_ADDR
#define CONN_GPIO_MON_SEL8_MON_FLAG_SEL_29_MASK                0x00001F00u                // MON_FLAG_SEL_29[12..8]
#define CONN_GPIO_MON_SEL8_MON_FLAG_SEL_29_SHFT                8u
#define CONN_GPIO_MON_SEL8_MON_FLAG_SEL_28_ADDR                CONN_GPIO_MON_SEL8_ADDR
#define CONN_GPIO_MON_SEL8_MON_FLAG_SEL_28_MASK                0x0000001Fu                // MON_FLAG_SEL_28[4..0]
#define CONN_GPIO_MON_SEL8_MON_FLAG_SEL_28_SHFT                0u

/* =====================================================================================

  ---MON_SEL9 (0x18016000 + 0x03Cu)---

    MON_SYS_SEL_0[5..0]          - (RW) MON_SYS_SEL for system 0
    RESERVED6[7..6]              - (RO) Reserved bits
    MON_SYS_SEL_1[13..8]         - (RW) MON_SYS_SEL for system 1
    RESERVED14[31..14]           - (RO) Reserved bits

 =====================================================================================*/
#define CONN_GPIO_MON_SEL9_MON_SYS_SEL_1_ADDR                  CONN_GPIO_MON_SEL9_ADDR
#define CONN_GPIO_MON_SEL9_MON_SYS_SEL_1_MASK                  0x00003F00u                // MON_SYS_SEL_1[13..8]
#define CONN_GPIO_MON_SEL9_MON_SYS_SEL_1_SHFT                  8u
#define CONN_GPIO_MON_SEL9_MON_SYS_SEL_0_ADDR                  CONN_GPIO_MON_SEL9_ADDR
#define CONN_GPIO_MON_SEL9_MON_SYS_SEL_0_MASK                  0x0000003Fu                // MON_SYS_SEL_0[5..0]
#define CONN_GPIO_MON_SEL9_MON_SYS_SEL_0_SHFT                  0u

/* =====================================================================================

  ---PINMUX_SEL4 (0x18016000 + 0x04Cu)---

    PINMUX_SEL4[31..0]           - (RW) GPIO pin_2 selection
                                     0: GPIO pin_1
                                     1: Debug mode(infra)

 =====================================================================================*/
#define CONN_GPIO_PINMUX_SEL4_PINMUX_SEL4_ADDR                 CONN_GPIO_PINMUX_SEL4_ADDR
#define CONN_GPIO_PINMUX_SEL4_PINMUX_SEL4_MASK                 0xFFFFFFFFu                // PINMUX_SEL4[31..0]
#define CONN_GPIO_PINMUX_SEL4_PINMUX_SEL4_SHFT                 0u

/* =====================================================================================

  ---MONFLG_RECORD (0x18016000 + 0x054u)---

    mon_flag_out[31..0]          - (RO) CR record of mon_flag_out in OFF domain

 =====================================================================================*/
#define CONN_GPIO_MONFLG_RECORD_mon_flag_out_ADDR              CONN_GPIO_MONFLG_RECORD_ADDR
#define CONN_GPIO_MONFLG_RECORD_mon_flag_out_MASK              0xFFFFFFFFu                // mon_flag_out[31..0]
#define CONN_GPIO_MONFLG_RECORD_mon_flag_out_SHFT              0u

/* =====================================================================================

  ---GPIO_MISC_CTRL (0x18016000 + 0x058u)---

    RESERVED0[0]                 - (RO) Reserved bits
    MON_FLAG_EN[1]               - (RW) enable signal of monflag
    RESERVED2[3..2]              - (RO) Reserved bits
    gpio_lb_en[4]                - (RW) enable signal of gpio loopback test
    RESERVED5[31..5]             - (RO) Reserved bits

 =====================================================================================*/
#define CONN_GPIO_GPIO_MISC_CTRL_gpio_lb_en_ADDR               CONN_GPIO_GPIO_MISC_CTRL_ADDR
#define CONN_GPIO_GPIO_MISC_CTRL_gpio_lb_en_MASK               0x00000010u                // gpio_lb_en[4]
#define CONN_GPIO_GPIO_MISC_CTRL_gpio_lb_en_SHFT               4u
#define CONN_GPIO_GPIO_MISC_CTRL_MON_FLAG_EN_ADDR              CONN_GPIO_GPIO_MISC_CTRL_ADDR
#define CONN_GPIO_GPIO_MISC_CTRL_MON_FLAG_EN_MASK              0x00000002u                // MON_FLAG_EN[1]
#define CONN_GPIO_GPIO_MISC_CTRL_MON_FLAG_EN_SHFT              1u

#ifdef __cplusplus
}
#endif

#endif // __CONN_GPIO_REGS_H__
