library ieee;
use ieee.std_logic_1164.all;

entity tb_Controladora is
end tb_Controladora;

architecture testbench of tb_Controladora is
    signal RESET, CLOCK, Confirmar, DltP, DeqP, DgtP, Preco_eq_0, Dinheiro_eq_0, Troco_ativado, Controlador_ativado,
           Produto_selecionado_clr, Produto_selecionado_ld, Mensagem_ld, Mensagem_clr, Dinheiro_total_ld, Dinheiro_total_clr : std_logic;
    signal Mensagem_do_sistema : std_logic_vector(2 downto 0);

    component Controladora
        port (
            RESET, CLOCK, Confirmar, DltP, DeqP, DgtP, Preco_eq_0, Dinheiro_eq_0,
            Troco_ativado, Controlador_ativado, Produto_selecionado_clr, Produto_selecionado_ld,
            Mensagem_ld, Mensagem_clr, Dinheiro_total_ld, Dinheiro_total_clr : in std_logic;
            Mensagem_do_sistema : out std_logic_vector(2 downto 0)
        );
    end component;

begin
    uut: Controladora
        port map (
            RESET, CLOCK, Confirmar, DltP, DeqP, DgtP, Preco_eq_0, Dinheiro_eq_0,
            Troco_ativado, Controlador_ativado, Produto_selecionado_clr, Produto_selecionado_ld,
            Mensagem_ld, Mensagem_clr, Dinheiro_total_ld, Dinheiro_total_clr, Mensagem_do_sistema
        );

    clock_process: process
    begin
        CLOCK <= '0';
        wait for 5 ns;
        CLOCK <= '1';
        wait for 5 ns;
    end process;

    stimulus_process: process
    begin
        -- Initialize inputs
        RESET <= '1';
        wait for 10 ns;
        RESET <= '0';

        -- Test case 1
        wait for 10 ns;
        Confirmar <= '0';
        DltP <= '0';
        DeqP <= '0';
        DgtP <= '0';
        Preco_eq_0 <= '1';
        Dinheiro_eq_0 <= '0';
        wait for 10 ns;

        -- Test case 2
        Confirmar <= '1';
        DltP <= '0';
        DeqP <= '0';
        DgtP <= '0';
        Preco_eq_0 <= '0';
        Dinheiro_eq_0 <= '1';
        wait for 10 ns;

        -- Add more test cases as needed

        wait;
    end process;

end testbench;
