FILE_TYPE=VERILOG_MAP;
PRIMITIVE 'IDT7201a';
    DEFAULT_MODEL=IDT7201A_L;
    UPPER_CASE=TRUE;
    MODEL 'IDT7201A_L';
        PIN_MAP
            'D'<8>='(D[8])';
            'D'<7>='(D[7])';
            'D'<6>='(D[6])';
            'D'<5>='(D[5])';
            'D'<4>='(D[4])';
            'D'<3>='(D[3])';
            'D'<2>='(D[2])';
            'D'<1>='(D[1])';
            'D'<0>='(D[0])';
            '-EF'='(EF_)';
            '-FF'='(FF_)';
            'Q'<8>='(Q[8])';
            'Q'<7>='(Q[7])';
            'Q'<6>='(Q[6])';
            'Q'<5>='(Q[5])';
            'Q'<4>='(Q[4])';
            'Q'<3>='(Q[3])';
            'Q'<2>='(Q[2])';
            'Q'<1>='(Q[1])';
            'Q'<0>='(Q[0])';
            '-R'='(R_)';
            '-RS'='(RS_)';
            '-W'='(W_)';
            '-XI'='(XI_)';
            '-XO/HF'='(XO_HF_)';
	    '-FL/RT'='(FL_RT_)';
        END_PIN;
    END_MODEL;
END_PRIMITIVE;
END.
