Fitter report for fir_top
Sun May 31 15:49:03 2015
Quartus II Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Interconnect Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Sun May 31 15:49:03 2015          ;
; Quartus II Version                 ; 10.1 Build 197 01/19/2011 SP 1 SJ Full Version ;
; Revision Name                      ; fir_top                                        ;
; Top-level Entity Name              ; fir_top                                        ;
; Family                             ; Cyclone II                                     ;
; Device                             ; EP2C35F672C7                                   ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 581 / 33,216 ( 2 % )                           ;
;     Total combinational functions  ; 569 / 33,216 ( 2 % )                           ;
;     Dedicated logic registers      ; 104 / 33,216 ( < 1 % )                         ;
; Total registers                    ; 104                                            ;
; Total pins                         ; 114 / 475 ( 24 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 8,960 / 483,840 ( 2 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                 ;
+------------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C7                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Fitter Effort                                                              ; Fast Fit                       ; Auto Fit                       ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  16.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; AUD_ADCDAT ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; EXT_CLOCK  ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK    ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT    ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; TCK        ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; TCS        ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; TDI        ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; TDO        ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0] ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1] ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2] ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3] ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4] ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5] ; PIN_F9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6] ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7] ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TD_HS      ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; TD_RESET   ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; TD_VS      ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; UART_RXD   ; PIN_C25       ; QSF Assignment ;
; Location ;                ;              ; UART_TXD   ; PIN_B25       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 816 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 816 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 811     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in P:/ece327/lab2/uw_tmp/fir_top.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 581 / 33,216 ( 2 % )     ;
;     -- Combinational with no register       ; 477                      ;
;     -- Register only                        ; 12                       ;
;     -- Combinational with a register        ; 92                       ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 110                      ;
;     -- 3 input functions                    ; 306                      ;
;     -- <=2 input functions                  ; 153                      ;
;     -- Register only                        ; 12                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 194                      ;
;     -- arithmetic mode                      ; 375                      ;
;                                             ;                          ;
; Total registers*                            ; 104 / 34,593 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 104 / 33,216 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 43 / 2,076 ( 2 % )       ;
; User inserted logic elements                ; 0                        ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 114 / 475 ( 24 % )       ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )          ;
; Global signals                              ; 4                        ;
; M4Ks                                        ; 3 / 105 ( 3 % )          ;
; Total block memory bits                     ; 8,960 / 483,840 ( 2 % )  ;
; Total block memory implementation bits      ; 13,824 / 483,840 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )           ;
; Global clocks                               ; 4 / 16 ( 25 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 8% / 8% / 8%             ;
; Maximum fan-out node                        ; low_pass_in_15_          ;
; Maximum fan-out                             ; 56                       ;
; Highest non-global fan-out signal           ; low_pass_in_15_          ;
; Highest non-global fan-out                  ; 56                       ;
; Total fan-out                               ; 2033                     ;
; Average fan-out                             ; 2.51                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 581 / 33216 ( 1 % )   ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 477                   ; 0                              ;
;     -- Register only                        ; 12                    ; 0                              ;
;     -- Combinational with a register        ; 92                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 110                   ; 0                              ;
;     -- 3 input functions                    ; 306                   ; 0                              ;
;     -- <=2 input functions                  ; 153                   ; 0                              ;
;     -- Register only                        ; 12                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 194                   ; 0                              ;
;     -- arithmetic mode                      ; 375                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 104                   ; 0                              ;
;     -- Dedicated logic registers            ; 104 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 43 / 2076 ( 2 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 114                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 8960                  ; 0                              ;
; Total RAM block bits                        ; 13824                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 3 / 105 ( 2 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 3 / 20 ( 15 % )       ; 1 / 20 ( 5 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 15                    ; 1                              ;
;     -- Registered Input Connections         ; 14                    ; 0                              ;
;     -- Output Connections                   ; 1                     ; 15                             ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2032                  ; 17                             ;
;     -- Registered Connections               ; 494                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 16                             ;
;     -- hard_block:auto_generated_inst       ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 24                    ; 1                              ;
;     -- Output Ports                         ; 88                    ; 2                              ;
;     -- Bidir Ports                          ; 2                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 1                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock_27 ; D13   ; 3        ; 31           ; 36           ; 3           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clock_50 ; N2    ; 2        ; 0            ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[0]   ; G26   ; 5        ; 65           ; 27           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[1]   ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[2]   ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key[3]   ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[0]    ; N25   ; 5        ; 65           ; 19           ; 0           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[10]   ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[11]   ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[12]   ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[13]   ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[14]   ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[15]   ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[16]   ; V1    ; 1        ; 0            ; 12           ; 2           ; 28                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[17]   ; V2    ; 1        ; 0            ; 12           ; 3           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[1]    ; N26   ; 5        ; 65           ; 19           ; 1           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[2]    ; P25   ; 6        ; 65           ; 19           ; 2           ; 24                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[3]    ; AE14  ; 7        ; 33           ; 0            ; 0           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[4]    ; AF14  ; 7        ; 33           ; 0            ; 1           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[5]    ; AD13  ; 8        ; 33           ; 0            ; 2           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[6]    ; AC13  ; 8        ; 33           ; 0            ; 3           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[7]    ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[8]    ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sw[9]    ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; aud_adclrck ; C5    ; 3        ; 1            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; aud_dacdat  ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; aud_daclrck ; C6    ; 3        ; 1            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; aud_xck     ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[0]     ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[1]     ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[2]     ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[3]     ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[4]     ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[5]     ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex0[6]     ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[0]     ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[1]     ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[2]     ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[3]     ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[4]     ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[5]     ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex1[6]     ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[0]     ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[1]     ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[2]     ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[3]     ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[4]     ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[5]     ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex2[6]     ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[0]     ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[1]     ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[2]     ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[3]     ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[4]     ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[5]     ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex3[6]     ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[0]     ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[1]     ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[2]     ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[3]     ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[4]     ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[5]     ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex4[6]     ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[0]     ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[1]     ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[2]     ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[3]     ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[4]     ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[5]     ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex5[6]     ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[0]     ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[1]     ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[2]     ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[3]     ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[4]     ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[5]     ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex6[6]     ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[0]     ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[1]     ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[2]     ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[3]     ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[4]     ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[5]     ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; hex7[6]     ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; i2c_sclk    ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[0]     ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[1]     ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[2]     ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[3]     ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[4]     ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[5]     ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[6]     ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[7]     ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledg[8]     ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[0]     ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[10]    ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[11]    ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[12]    ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[13]    ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[14]    ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[15]    ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[16]    ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[17]    ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[1]     ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[2]     ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[3]     ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[4]     ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[5]     ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[6]     ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[7]     ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[8]     ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ledr[9]     ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                            ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------+---------------------+
; aud_bclk ; B4    ; 3        ; 1            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                               ; -                   ;
; i2c_sdat ; B6    ; 3        ; 3            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx51857z1 ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-----------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 64 ( 38 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 59 ( 25 % ) ; 3.3V          ; --           ;
; 3        ; 9 / 56 ( 16 % )  ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 4 / 65 ( 6 % )   ; 3.3V          ; --           ;
; 6        ; 25 / 59 ( 42 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 8        ; 14 / 56 ( 25 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; aud_dacdat                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; aud_xck                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; i2c_sclk                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; sw[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; ledr[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; ledr[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; ledg[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; hex1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; hex1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; hex3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; hex3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; hex0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; ledr[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; hex2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; hex1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; hex2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; hex2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; hex0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; sw[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; ledr[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; ledr[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; ledr[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; hex2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; hex2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; hex0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; ledr[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; sw[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; ledr[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; ledr[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; ledr[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; ledr[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; hex0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; ledr[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; ledr[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; sw[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; ledr[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; ledg[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; ledr[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; hex0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; ledr[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; sw[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; ledg[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; ledr[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; aud_bclk                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; i2c_sdat                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; sw[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; aud_adclrck                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; aud_daclrck                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; sw[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; clock_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; key[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; hex7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; hex7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; hex7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; hex7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; hex7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; hex6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; hex6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; hex6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; hex6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; sw[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; clock_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; hex7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; key[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; sw[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; sw[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; sw[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; sw[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; hex6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; hex6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; hex5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; hex5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; hex7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; key[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; sw[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; hex6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; hex5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; hex5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; hex5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; hex4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; hex4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; hex5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; hex4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; hex4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; sw[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; hex5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; hex4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; hex4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; sw[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; sw[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; hex4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; ledg[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; ledg[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; hex3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; sw[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; sw[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; hex0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; hex0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; ledg[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; hex1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; hex1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; hex2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; ledg[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; hex1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; hex3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; key[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; ledg[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; ledr[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; ledg[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; hex1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; hex3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; hex2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; hex3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; hex3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------+
; PLL Summary                                                         ;
+----------------------------------+----------------------------------+
; Name                             ; altpll:u_audio_dac_p1_altpll|pll ;
+----------------------------------+----------------------------------+
; SDC pin name                     ; u_audio_dac_p1_altpll|pll        ;
; PLL mode                         ; Normal                           ;
; Compensate clock                 ; clock1                           ;
; Compensated input/output pins    ; --                               ;
; Self reset on gated loss of lock ; Off                              ;
; Gate lock counter                ; --                               ;
; Input frequency 0                ; 27.0 MHz                         ;
; Input frequency 1                ; --                               ;
; Nominal PFD frequency            ; 27.0 MHz                         ;
; Nominal VCO frequency            ; 540.0 MHz                        ;
; VCO post scale                   ; --                               ;
; VCO multiply                     ; --                               ;
; VCO divide                       ; --                               ;
; Freq min lock                    ; 25.0 MHz                         ;
; Freq max lock                    ; 50.0 MHz                         ;
; M VCO Tap                        ; 0                                ;
; M Initial                        ; 1                                ;
; M value                          ; 20                               ;
; N value                          ; 1                                ;
; Preserve PLL counter order       ; Off                              ;
; PLL location                     ; PLL_3                            ;
; Inclk0 signal                    ; clock_27                         ;
; Inclk1 signal                    ; --                               ;
; Inclk0 signal type               ; Dedicated Pin                    ;
; Inclk1 signal type               ; --                               ;
+----------------------------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                  ;
+------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; Name                               ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                     ;
+------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+
; altpll:u_audio_dac_p1_altpll|_clk1 ; clock1       ; 2    ; 3   ; 18.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 30            ; 15/15 Even ; 1       ; 0       ; u_audio_dac_p1_altpll|pll|clk[1] ;
+------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                         ; Library Name ;
+----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------+--------------+
; |fir_top                                                       ; 581 (130)   ; 104 (46)                  ; 0 (0)         ; 8960        ; 3    ; 0            ; 0       ; 0         ; 114  ; 0            ; 477 (84)     ; 12 (12)           ; 92 (21)          ; |fir_top                                                                                                    ;              ;
;    |add_9_0:u_sine_address_add9_0i1|                           ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |fir_top|add_9_0:u_sine_address_add9_0i1                                                                    ;              ;
;    |altpll:u_audio_dac_p1_altpll|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fir_top|altpll:u_audio_dac_p1_altpll                                                                       ;              ;
;    |altsyncram:u_noise_modgen_rom_ix24__ix62120z34212|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fir_top|altsyncram:u_noise_modgen_rom_ix24__ix62120z34212                                                  ;              ;
;       |altsyncram_9nk2:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fir_top|altsyncram:u_noise_modgen_rom_ix24__ix62120z34212|altsyncram_9nk2:auto_generated                   ;              ;
;    |altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fir_top|altsyncram:u_sine_modgen_rom_ix21__ix62120z58996                                                   ;              ;
;       |altsyncram_0bk2:auto_generated|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 768         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fir_top|altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated                    ;              ;
;    |fir:low_pass|                                              ; 342 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 338 (0)      ; 0 (0)             ; 4 (0)            ; |fir_top|fir:low_pass                                                                                       ;              ;
;       |add_16_0:modgen_add_0|                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_0:modgen_add_0                                                                 ;              ;
;       |add_16_10:modgen_add_11|                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_10:modgen_add_11                                                               ;              ;
;       |add_16_11:modgen_add_12|                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_11:modgen_add_12                                                               ;              ;
;       |add_16_12:modgen_add_13|                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_12:modgen_add_13                                                               ;              ;
;       |add_16_13:modgen_add_14|                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_13:modgen_add_14                                                               ;              ;
;       |add_16_14:modgen_add_15|                                ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_14:modgen_add_15                                                               ;              ;
;       |add_16_1:modgen_add_1|                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_1:modgen_add_1                                                                 ;              ;
;       |add_16_2:modgen_add_2|                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_2:modgen_add_2                                                                 ;              ;
;       |add_16_3:modgen_add_3|                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_3:modgen_add_3                                                                 ;              ;
;       |add_16_4:modgen_add_4|                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_4:modgen_add_4                                                                 ;              ;
;       |add_16_5:modgen_add_5|                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_5:modgen_add_5                                                                 ;              ;
;       |add_16_6:modgen_add_6|                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_6:modgen_add_6                                                                 ;              ;
;       |add_16_7:modgen_add_8|                                  ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_7:modgen_add_8                                                                 ;              ;
;       |add_16_8:modgen_add_9|                                  ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_8:modgen_add_9                                                                 ;              ;
;       |add_16_9:modgen_add_10|                                 ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|add_16_9:modgen_add_10                                                                ;              ;
;       |mult_32_42:prod_0__mults21_0|                           ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|mult_32_42:prod_0__mults21_0                                                          ;              ;
;       |mult_32_43:prod_1__mults19_1|                           ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 1 (1)            ; |fir_top|fir:low_pass|mult_32_43:prod_1__mults19_1                                                          ;              ;
;       |mult_32_44:prod_2__mults20_2|                           ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|mult_32_44:prod_2__mults20_2                                                          ;              ;
;       |mult_32_45:prod_4__mults20_3|                           ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|mult_32_45:prod_4__mults20_3                                                          ;              ;
;       |mult_32_46:prod_5__mults21_4|                           ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 3 (3)            ; |fir_top|fir:low_pass|mult_32_46:prod_5__mults21_4                                                          ;              ;
;       |mult_32_47:prod_6__mults19_5|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |fir_top|fir:low_pass|mult_32_47:prod_6__mults19_5                                                          ;              ;
;    |i2c_av_config_notri:u_i2c_av_config|                       ; 94 (13)     ; 39 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (11)      ; 0 (0)             ; 39 (2)           ; |fir_top|i2c_av_config_notri:u_i2c_av_config                                                                ;              ;
;       |i2c_ctrl_notri:u0|                                      ; 52 (40)     ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (38)      ; 0 (0)             ; 8 (2)            ; |fir_top|i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0                                              ;              ;
;          |modgen_counter_6_0:modgen_counter_sd_counter|        ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |fir_top|i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter ;              ;
;          |sub_5_0:sdo_sub5_5i2|                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |fir_top|i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|sub_5_0:sdo_sub5_5i2                         ;              ;
;       |modgen_counter_16_0:modgen_counter_cont|                ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |fir_top|i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont                        ;              ;
;       |modgen_counter_16_1:modgen_counter_m_i2c_clk_div|       ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |fir_top|i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div               ;              ;
;    |modgen_counter_10_0:u_noise_modgen_counter_address|        ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |fir_top|modgen_counter_10_0:u_noise_modgen_counter_address                                                 ;              ;
;    |modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div| ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |fir_top|modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div                                          ;              ;
+----------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; ledg[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledg[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[8]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[9]     ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[10]    ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[11]    ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[12]    ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[13]    ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[14]    ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[15]    ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[16]    ; Output   ; --            ; --            ; --                    ; --  ;
; ledr[17]    ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex0[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex1[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex2[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex3[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex4[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex5[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex6[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; hex7[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; aud_xck     ; Output   ; --            ; --            ; --                    ; --  ;
; aud_dacdat  ; Output   ; --            ; --            ; --                    ; --  ;
; aud_daclrck ; Output   ; --            ; --            ; --                    ; --  ;
; aud_adclrck ; Output   ; --            ; --            ; --                    ; --  ;
; i2c_sclk    ; Output   ; --            ; --            ; --                    ; --  ;
; sw[2]       ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[3]       ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[1]       ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[0]       ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[17]      ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; sw[4]       ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[6]       ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[5]       ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; i2c_sdat    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; clock_27    ; Input    ; --            ; --            ; --                    ; --  ;
; sw[16]      ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; key[0]      ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; aud_bclk    ; Bidir    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; clock_50    ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; key[1]      ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; key[2]      ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; key[3]      ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[7]       ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[8]       ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[9]       ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; sw[10]      ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[11]      ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[12]      ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[13]      ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[14]      ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; sw[15]      ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                 ;
+----------------------------------+-------------------+---------+
; Source Pin / Fanout              ; Pad To Core Index ; Setting ;
+----------------------------------+-------------------+---------+
; sw_ibuf_2_                       ;                   ;         ;
; sw_ibuf_3_                       ;                   ;         ;
; sw_ibuf_1_                       ;                   ;         ;
; sw_ibuf_0_                       ;                   ;         ;
; sw_ibuf_17_                      ;                   ;         ;
;      - ix49625z52926             ; 1                 ; 6       ;
;      - ix49625z52930             ; 1                 ; 6       ;
;      - ix55607z52924             ; 1                 ; 6       ;
;      - ix49625z52924             ; 1                 ; 6       ;
;      - ix49625z52928             ; 1                 ; 6       ;
;      - ix38664z52924             ; 1                 ; 6       ;
;      - ix38664z52927             ; 1                 ; 6       ;
;      - ix38664z52931             ; 1                 ; 6       ;
;      - ix38664z52934             ; 1                 ; 6       ;
;      - ix4119z52928              ; 1                 ; 6       ;
;      - ix4119z52929              ; 1                 ; 6       ;
;      - ix4119z52933              ; 1                 ; 6       ;
;      - ix4119z52938              ; 1                 ; 6       ;
;      - ix17637z52923             ; 1                 ; 6       ;
;      - ix62120z52923             ; 1                 ; 6       ;
;      - reg_low_pass_in_8_        ; 1                 ; 6       ;
;      - reg_low_pass_in_10_       ; 1                 ; 6       ;
;      - reg_low_pass_in_9_        ; 1                 ; 6       ;
;      - reg_low_pass_in_7_        ; 1                 ; 6       ;
;      - reg_low_pass_in_6_        ; 1                 ; 6       ;
;      - reg_low_pass_in_5_        ; 1                 ; 6       ;
;      - reg_low_pass_in_4_        ; 1                 ; 6       ;
;      - reg_low_pass_in_15_       ; 1                 ; 6       ;
;      - ix63117z52923             ; 1                 ; 6       ;
;      - ix61123z52923             ; 1                 ; 6       ;
;      - ix60126z52923             ; 1                 ; 6       ;
;      - ix36225z52923             ; 1                 ; 6       ;
;      - ix35228z52923             ; 1                 ; 6       ;
;      - ix37222z52923             ; 1                 ; 6       ;
;      - ix38219z52923             ; 1                 ; 6       ;
;      - ix58132z52923             ; 1                 ; 6       ;
;      - ix59129z52923             ; 1                 ; 6       ;
;      - ix26560z52923             ; 1                 ; 6       ;
;      - ix27557z52923             ; 1                 ; 6       ;
; sw_ibuf_4_                       ;                   ;         ;
; sw_ibuf_6_                       ;                   ;         ;
; sw_ibuf_5_                       ;                   ;         ;
; u_i2c_av_config_u0_ix31977z43919 ;                   ;         ;
; clock_27_ibuf                    ;                   ;         ;
; sw_ibuf_16_                      ;                   ;         ;
;      - reg_low_pass_in_9_        ; 0                 ; 6       ;
;      - reg_low_pass_in_8_        ; 0                 ; 6       ;
;      - reg_low_pass_in_7_        ; 0                 ; 6       ;
;      - reg_low_pass_in_6_        ; 0                 ; 6       ;
;      - reg_low_pass_in_5_        ; 0                 ; 6       ;
;      - reg_low_pass_in_4_        ; 0                 ; 6       ;
;      - reg_low_pass_in_3_        ; 0                 ; 6       ;
;      - reg_low_pass_in_2_        ; 0                 ; 6       ;
;      - reg_low_pass_in_15_       ; 0                 ; 6       ;
;      - reg_low_pass_in_10_       ; 0                 ; 6       ;
;      - reg_low_pass_in_1_        ; 0                 ; 6       ;
;      - reg_low_pass_in_0_        ; 0                 ; 6       ;
;      - reg_audio_out_9_          ; 0                 ; 6       ;
;      - reg_audio_out_8_          ; 0                 ; 6       ;
;      - reg_audio_out_7_          ; 0                 ; 6       ;
;      - reg_audio_out_6_          ; 0                 ; 6       ;
;      - reg_audio_out_5_          ; 0                 ; 6       ;
;      - reg_audio_out_4_          ; 0                 ; 6       ;
;      - reg_audio_out_3_          ; 0                 ; 6       ;
;      - reg_audio_out_2_          ; 0                 ; 6       ;
;      - reg_audio_out_15_         ; 0                 ; 6       ;
;      - reg_audio_out_14_         ; 0                 ; 6       ;
;      - reg_audio_out_13_         ; 0                 ; 6       ;
;      - reg_audio_out_12_         ; 0                 ; 6       ;
;      - reg_audio_out_11_         ; 0                 ; 6       ;
;      - reg_audio_out_10_         ; 0                 ; 6       ;
;      - reg_audio_out_1_          ; 0                 ; 6       ;
;      - reg_audio_out_0_          ; 0                 ; 6       ;
; key_ibuf_0_                      ;                   ;         ;
;      - u_audio_dac_reg_lrck_1x   ; 0                 ; 6       ;
;      - u_audio_dac_reg_aud_bck   ; 0                 ; 6       ;
;      - ix48238z52923             ; 0                 ; 6       ;
;      - ix30102z52923             ; 0                 ; 6       ;
;      - ix30102z52924             ; 0                 ; 6       ;
;      - ix31099z52923             ; 0                 ; 6       ;
;      - ix31099z52924             ; 0                 ; 6       ;
;      - ix32096z52923             ; 0                 ; 6       ;
; aud_bclk                         ;                   ;         ;
; clock_50                         ;                   ;         ;
; key[1]                           ;                   ;         ;
; key[2]                           ;                   ;         ;
; key[3]                           ;                   ;         ;
; sw[7]                            ;                   ;         ;
; sw[8]                            ;                   ;         ;
; sw[9]                            ;                   ;         ;
; sw[10]                           ;                   ;         ;
; sw[11]                           ;                   ;         ;
; sw[12]                           ;                   ;         ;
; sw[13]                           ;                   ;         ;
; sw[14]                           ;                   ;         ;
; sw[15]                           ;                   ;         ;
+----------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; altpll:u_audio_dac_p1_altpll|_clk1                                                                           ; PLL_3              ; 15      ; Clock                    ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; aud_adclrck_dup0                                                                                             ; LCFF_X35_Y27_N1    ; 50      ; Clock                    ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; aud_bclk_dup0                                                                                                ; LCFF_X35_Y27_N5    ; 4       ; Clock                    ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; clock_27                                                                                                     ; PIN_D13            ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; clock_27                                                                                                     ; PIN_D13            ; 39      ; Clock                    ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx55259z3 ; LCCOMB_X36_Y35_N26 ; 6       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z19                                             ; LCCOMB_X34_Y35_N30 ; 1       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx44942z2                                              ; LCCOMB_X33_Y35_N16 ; 1       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; i2c_av_config_notri:u_i2c_av_config|nx23875z1                                                                ; LCCOMB_X36_Y35_N4  ; 13      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; i2c_av_config_notri:u_i2c_av_config|nx35560z1                                                                ; LCCOMB_X36_Y33_N20 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; i2c_av_config_notri:u_i2c_av_config|reset_n                                                                  ; LCFF_X36_Y33_N19   ; 14      ; Sync. clear, Sync. load  ; no     ; --                   ; --               ; --                        ;
; key[0]                                                                                                       ; PIN_G26            ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; nx30102z2                                                                                                    ; LCCOMB_X35_Y27_N30 ; 1       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; nx31099z2                                                                                                    ; LCCOMB_X35_Y27_N8  ; 1       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; nx48238z1                                                                                                    ; LCCOMB_X35_Y27_N14 ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; sw[16]                                                                                                       ; PIN_V1             ; 28      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; sw[17]                                                                                                       ; PIN_V2             ; 34      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                          ;
+------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                               ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; altpll:u_audio_dac_p1_altpll|_clk1 ; PLL_3           ; 15      ; Global Clock         ; GCLK11           ; --                        ;
; aud_adclrck_dup0                   ; LCFF_X35_Y27_N1 ; 50      ; Global Clock         ; GCLK8            ; --                        ;
; aud_bclk_dup0                      ; LCFF_X35_Y27_N5 ; 4       ; Global Clock         ; GCLK10           ; --                        ;
; clock_27                           ; PIN_D13         ; 39      ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                         ;
+---------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                          ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------+---------+
; low_pass_in_15_                                                                                               ; 56      ;
; sw[17]                                                                                                        ; 34      ;
; sw[16]                                                                                                        ; 28      ;
; sw[2]                                                                                                         ; 24      ;
; sw[3]                                                                                                         ; 21      ;
; low_pass_in_3_                                                                                                ; 19      ;
; sw[4]                                                                                                         ; 18      ;
; sw[1]                                                                                                         ; 17      ;
; i2c_av_config_notri:u_i2c_av_config|nx35560z1                                                                 ; 16      ;
; low_pass_in_4_                                                                                                ; 16      ;
; sw[0]                                                                                                         ; 15      ;
; i2c_av_config_notri:u_i2c_av_config|reset_n                                                                   ; 14      ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx56256z7  ; 14      ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx56256z5  ; 14      ;
; sw[5]                                                                                                         ; 14      ;
; i2c_av_config_notri:u_i2c_av_config|nx23875z1                                                                 ; 13      ;
; low_pass_in_2_                                                                                                ; 13      ;
; low_pass_in_5_                                                                                                ; 13      ;
; low_pass_in_6_                                                                                                ; 13      ;
; low_pass_in_7_                                                                                                ; 13      ;
; low_pass_in_9_                                                                                                ; 13      ;
; low_pass_in_10_                                                                                               ; 13      ;
; low_pass_in_8_                                                                                                ; 13      ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx56256z11 ; 13      ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx56256z3  ; 13      ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx56256z9  ; 12      ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx64583z1  ; 12      ;
; low_pass_in_1_                                                                                                ; 11      ;
; bit_position_1_                                                                                               ; 11      ;
; sw[6]                                                                                                         ; 10      ;
; nx48238z1                                                                                                     ; 9       ;
; low_pass_in_0_                                                                                                ; 9       ;
; key[0]                                                                                                        ; 8       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z1                                                            ; 8       ;
; bit_position_0_                                                                                               ; 8       ;
; display_freq_8_                                                                                               ; 8       ;
; display_freq_9_                                                                                               ; 8       ;
; display_freq_10_                                                                                              ; 8       ;
; display_freq_11_                                                                                              ; 8       ;
; display_freq_0_                                                                                               ; 8       ;
; display_freq_2_                                                                                               ; 8       ;
; display_freq_4_                                                                                               ; 7       ;
; display_freq_5_                                                                                               ; 7       ;
; display_freq_6_                                                                                               ; 7       ;
; display_freq_7_                                                                                               ; 7       ;
; display_freq_1_                                                                                               ; 7       ;
; display_freq_3_                                                                                               ; 7       ;
; u_audio_dac_bck_div_2_                                                                                        ; 6       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx55259z3  ; 6       ;
; i2c_av_config_notri:u_i2c_av_config|m_i2c_ctrl_clk                                                            ; 6       ;
; u_audio_dac_bck_div_0_                                                                                        ; 5       ;
; u_audio_dac_bck_div_1_                                                                                        ; 5       ;
; audio_out_1n1ss1_11_                                                                                          ; 5       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx44942z5                                               ; 4       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx44942z4                                               ; 4       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z1                                                            ; 4       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx2247z1                                                            ; 4       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx1250z1                                                            ; 4       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx253z1                                                             ; 4       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx64792z1                                                           ; 4       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx63795z1                                                           ; 4       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx62798z1                                                           ; 4       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx46946z1                                                           ; 4       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx45949z1                                                           ; 4       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx44952z1                                                           ; 4       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx43955z1                                                           ; 4       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx42958z1                                                           ; 4       ;
; hex7_dup0_0_                                                                                                  ; 4       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z14                                              ; 3       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|sub_5_0:sdo_sub5_5i2|nx41961z1                          ; 3       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|sub_5_0:sdo_sub5_5i2|nx39967z1                          ; 3       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|sub_5_0:sdo_sub5_5i2|nx38970z1                          ; 3       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|sub_5_0:sdo_sub5_5i2|nx37973z1                          ; 3       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|q_9_                                                       ; 3       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|q_8_                                                       ; 3       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|q_7_                                                       ; 3       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|q_6_                                                       ; 3       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|q_5_                                                       ; 3       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|q_4_                                                       ; 3       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|q_3_                                                       ; 3       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|q_2_                                                       ; 3       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|q_1_                                                       ; 3       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|q_0_                                                       ; 3       ;
; i2c_av_config_notri:u_i2c_av_config|nx51161z1                                                                 ; 3       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx44942z7                                               ; 3       ;
; i2c_av_config_notri:u_i2c_av_config|nx2692z2                                                                  ; 3       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z3                ; 3       ;
; aud_adclrck_dup0                                                                                              ; 3       ;
; bit_position_2_                                                                                               ; 3       ;
; bit_position_3_                                                                                               ; 3       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z15                                              ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z2                                               ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z3                                               ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z4                                               ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|sub_5_0:sdo_sub5_5i2|nx40964z1                          ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx22137z1                                               ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|nx35560z4                                                                 ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_15_                             ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_14_                             ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_13_                             ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_12_                             ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|nx35560z3                                                                 ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_11_                             ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_10_                             ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_9_                              ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_8_                              ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|nx35560z2                                                                 ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_7_                              ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_6_                              ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_5_                              ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_4_                              ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|nx17807z2                                                                 ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_3_                              ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_2_                              ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_1_                              ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|q_0_                              ; 2       ;
; add_9_0:u_sine_address_add9_0i1|nx45949z1                                                                     ; 2       ;
; add_9_0:u_sine_address_add9_0i1|nx44952z1                                                                     ; 2       ;
; add_9_0:u_sine_address_add9_0i1|nx43955z1                                                                     ; 2       ;
; add_9_0:u_sine_address_add9_0i1|nx42958z1                                                                     ; 2       ;
; add_9_0:u_sine_address_add9_0i1|nx41961z1                                                                     ; 2       ;
; add_9_0:u_sine_address_add9_0i1|nx40964z1                                                                     ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx7286z2                                                ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z7                ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z5                ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z9                ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z11               ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z13               ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx1963z1                 ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z21               ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z19               ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z17               ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z15               ; 2       ;
; nx50205z2                                                                                                     ; 2       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z13                                          ; 2       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z11                                          ; 2       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z9                                           ; 2       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z7                                           ; 2       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z17                                          ; 2       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z15                                          ; 2       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z5                                           ; 2       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z3                                           ; 2       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx2038z1                                            ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z1                                                                   ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx1250z1                                                                   ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx253z1                                                                    ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx64792z1                                                                  ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z1                                                            ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z1                                                            ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx63795z1                                                                  ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx4241z1                                                            ; 2       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|d_16_                                                               ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx3244z1                                                            ; 2       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z1                                                            ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx62798z1                                                                  ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx3244z1                                                            ; 2       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|d_15_                                                               ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx2247z1                                                            ; 2       ;
; altsyncram:u_noise_modgen_rom_ix24__ix62120z34212|altsyncram_9nk2:auto_generated|q_a[5]                       ; 2       ;
; altsyncram:u_noise_modgen_rom_ix24__ix62120z34212|altsyncram_9nk2:auto_generated|q_a[6]                       ; 2       ;
; altsyncram:u_noise_modgen_rom_ix24__ix62120z34212|altsyncram_9nk2:auto_generated|q_a[7]                       ; 2       ;
; altsyncram:u_noise_modgen_rom_ix24__ix62120z34212|altsyncram_9nk2:auto_generated|q_a[4]                       ; 2       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_12_                                                               ; 2       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_11__dup_185                                                       ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx46946z1                                                                  ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx45949z1                                                                  ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx2247z1                                                            ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx1250z1                                                            ; 2       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|d_14_                                                               ; 2       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|d_13_                                                               ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx1250z1                                                            ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx253z1                                                             ; 2       ;
; audio_out_1n1ss1_3_                                                                                           ; 2       ;
; audio_out_1n1ss1_2_                                                                                           ; 2       ;
; audio_out_1n1ss1_0_                                                                                           ; 2       ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|q_a[9]                        ; 2       ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|q_a[10]                       ; 2       ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|q_a[11]                       ; 2       ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|q_a[4]                        ; 2       ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|q_a[5]                        ; 2       ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|q_a[6]                        ; 2       ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|q_a[7]                        ; 2       ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|q_a[8]                        ; 2       ;
; audio_out_1n1ss1_1_                                                                                           ; 2       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_10__dup_186                                                       ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx44952z1                                                                  ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx253z1                                                             ; 2       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|d_12_                                                               ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx64792z1                                                           ; 2       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_9__dup_187                                                        ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx43955z1                                                                  ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx64792z1                                                           ; 2       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|d_11_                                                               ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx63795z1                                                           ; 2       ;
; altsyncram:u_noise_modgen_rom_ix24__ix62120z34212|altsyncram_9nk2:auto_generated|q_a[1]                       ; 2       ;
; altsyncram:u_noise_modgen_rom_ix24__ix62120z34212|altsyncram_9nk2:auto_generated|q_a[2]                       ; 2       ;
; altsyncram:u_noise_modgen_rom_ix24__ix62120z34212|altsyncram_9nk2:auto_generated|q_a[3]                       ; 2       ;
; altsyncram:u_noise_modgen_rom_ix24__ix62120z34212|altsyncram_9nk2:auto_generated|q_a[0]                       ; 2       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_8__dup_188                                                        ; 2       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_7__dup_189                                                        ; 2       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_6__dup_190                                                        ; 2       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_5__dup_191                                                        ; 2       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_4__dup_192                                                        ; 2       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_3__dup_193                                                        ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx42958z1                                                                  ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx41961z1                                                                  ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx40964z1                                                                  ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx39967z1                                                                  ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx38970z1                                                                  ; 2       ;
; fir:low_pass|add_16_4:modgen_add_4|nx37973z1                                                                  ; 2       ;
; fir:low_pass|mult_32_47:prod_6__mults19_5|nx44479z1                                                           ; 2       ;
; fir:low_pass|mult_32_47:prod_6__mults19_5|nx44471z1                                                           ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx63795z1                                                           ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx62798z1                                                           ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx46946z1                                                           ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx45949z1                                                           ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx44952z1                                                           ; 2       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx43955z1                                                           ; 2       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|d_10_                                                               ; 2       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|d_9_                                                                ; 2       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|d_8_                                                                ; 2       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|d_7_                                                                ; 2       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|d_6_                                                                ; 2       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|d_5_                                                                ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx62798z1                                                           ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx46946z1                                                           ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx45949z1                                                           ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx44952z1                                                           ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx43955z1                                                           ; 2       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx42958z1                                                           ; 2       ;
; aud_bclk_dup0                                                                                                 ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx43379z4                                               ; 2       ;
; nx49625z3                                                                                                     ; 2       ;
; nx49625z1                                                                                                     ; 2       ;
; nx49625z2                                                                                                     ; 2       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z2                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx21084z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z3                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx20087z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z4                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx19090z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z5                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx18093z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z6                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx17096z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z7                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx60244z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z8                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx59247z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z9                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx58250z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z10                        ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx57253z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z11                        ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx56256z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z12                        ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx55259z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z13                        ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx54262z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z14                        ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx53265z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z15                        ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx52268z1                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx22081z16                        ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_0:modgen_counter_cont|nx51271z1                         ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx60244z1                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx60244z2                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx59247z1                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx60244z3                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx58250z1                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx60244z4                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx57253z1                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx60244z5                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx56256z1                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx60244z6                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx55259z1                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx60244z7                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx54262z1                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx60244z8                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx53265z1                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx60244z9                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx52268z1                                                  ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx60244z10                                                 ; 1       ;
; modgen_counter_10_0:u_noise_modgen_counter_address|nx51271z1                                                  ; 1       ;
; nx32096z1                                                                                                     ; 1       ;
; nx31099z2                                                                                                     ; 1       ;
; nx31099z1                                                                                                     ; 1       ;
; nx30102z2                                                                                                     ; 1       ;
; nx30102z1                                                                                                     ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z19                                              ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z20                                              ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z22                                              ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z21                                              ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z1                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z18                                              ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z11                                              ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z17                                              ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z16                                              ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z13                                              ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z12                                              ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z7                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z10                                              ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z8                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z9                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z6                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx41315z5                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|sub_5_0:sdo_sub5_5i2|nx41961z3                          ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|sub_5_0:sdo_sub5_5i2|nx41961z5                          ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|sub_5_0:sdo_sub5_5i2|nx41961z8                          ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|sub_5_0:sdo_sub5_5i2|nx41961z11                         ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|sdo_5n5s2f1_0_                                          ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx22137z2                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|sdo_5n5s2f1_1_                                          ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|nx17807z1                                                                 ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z2                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx18093z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z4                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx17096z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z6                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx60244z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z8                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx59247z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z10               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx58250z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z12               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx57253z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z14               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx56256z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z16               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx55259z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z18               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx54262z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z20               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx53265z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z22               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx52268z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z24               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx51271z1                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z25               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|modgen_counter_16_1:modgen_counter_m_i2c_clk_div|nx19090z23               ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z1                                           ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z2                                           ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx58250z1                                           ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z4                                           ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx57253z1                                           ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z6                                           ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx56256z1                                           ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z8                                           ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx55259z1                                           ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z10                                          ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx54262z1                                           ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z12                                          ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx53265z1                                           ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z14                                          ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx52268z1                                           ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx59247z16                                          ; 1       ;
; modgen_counter_9_0:u_audio_dac_modgen_counter_lrck_1x_div|nx51271z1                                           ; 1       ;
; u_sine_address_8_                                                                                             ; 1       ;
; add_9_0:u_sine_address_add9_0i1|nx45949z3                                                                     ; 1       ;
; u_sine_address_7_                                                                                             ; 1       ;
; add_9_0:u_sine_address_add9_0i1|nx45949z5                                                                     ; 1       ;
; u_sine_address_6_                                                                                             ; 1       ;
; add_9_0:u_sine_address_add9_0i1|nx45949z8                                                                     ; 1       ;
; u_sine_address_5_                                                                                             ; 1       ;
; add_9_0:u_sine_address_add9_0i1|nx45949z11                                                                    ; 1       ;
; u_sine_address_4_                                                                                             ; 1       ;
; add_9_0:u_sine_address_add9_0i1|nx45949z14                                                                    ; 1       ;
; add_9_0:u_sine_address_add9_0i1|nx45949z17                                                                    ; 1       ;
; add_9_0:u_sine_address_add9_0i1|nx39967z1                                                                     ; 1       ;
; add_9_0:u_sine_address_add9_0i1|nx45949z20                                                                    ; 1       ;
; add_9_0:u_sine_address_add9_0i1|nx38970z1                                                                     ; 1       ;
; add_9_0:u_sine_address_add9_0i1|nx45949z23                                                                    ; 1       ;
; add_9_0:u_sine_address_add9_0i1|nx37973z1                                                                     ; 1       ;
; u_sine_address_0_                                                                                             ; 1       ;
; u_sine_address_1_                                                                                             ; 1       ;
; u_sine_address_2_                                                                                             ; 1       ;
; u_sine_address_3_                                                                                             ; 1       ;
; nx15494z1                                                                                                     ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx51857z1                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx56256z1  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx7286z1                                                ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx56256z2  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx55259z1  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx56256z4  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx54262z1  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx56256z6  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx53265z1  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx56256z8  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx52268z1  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx56256z10 ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|modgen_counter_6_0:modgen_counter_sd_counter|nx51271z1  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx44942z2                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx44942z3                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx44942z6                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx44942z8                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx44942z1                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|nx2692z1                                                                  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|nx2692z5                                                                  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|nx2692z4                                                                  ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|nx2692z3                                                                  ; 1       ;
; nx50205z1                                                                                                     ; 1       ;
; nx50205z3                                                                                                     ; 1       ;
; nx50205z4                                                                                                     ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z1                                                                 ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z1                                                                   ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z1                                                                   ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z1                                                                   ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z1                                                                   ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z1                                                                   ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z1                                                                   ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z1                                                                 ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z1                                                                   ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z1                                                                   ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z1                                                                 ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z1                                                                 ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z1                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z1                                                                  ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z4                                                                 ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx1250z1                                                                 ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z4                                                                   ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx1250z1                                                                   ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z4                                                                   ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx1250z1                                                                   ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z4                                                                   ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx1250z1                                                                   ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z4                                                                   ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx1250z1                                                                   ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z4                                                                   ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx1250z1                                                                   ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z4                                                                   ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx1250z1                                                                   ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z4                                                                 ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx1250z1                                                                 ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z4                                                                   ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx1250z1                                                                   ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z4                                                                   ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx1250z1                                                                   ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z4                                                                   ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z4                                                                 ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx1250z1                                                                 ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z4                                                                 ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx1250z1                                                                 ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z4                                                                 ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx1250z1                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z4                                                                  ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx1250z1                                                                  ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z7                                                                 ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx253z1                                                                  ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z10                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx64792z1                                                                ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z7                                                                   ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx253z1                                                                    ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z10                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx64792z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z7                                                                   ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx253z1                                                                    ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z10                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx64792z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z5                                                                   ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx253z1                                                                    ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z6                                                                   ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx64792z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z6                                                                   ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx253z1                                                                    ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z9                                                                   ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx64792z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z7                                                                   ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx253z1                                                                    ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z10                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx64792z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z7                                                                   ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx253z1                                                                    ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z10                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx64792z1                                                                  ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z7                                                                 ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx253z1                                                                  ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z10                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx64792z1                                                                ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z7                                                                   ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx253z1                                                                    ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z10                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx64792z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z7                                                                   ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx253z1                                                                    ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z10                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx64792z1                                                                  ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z6                                                                   ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z8                                                                   ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z7                                                                 ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx253z1                                                                  ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z10                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx64792z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z6                                                                 ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx253z1                                                                  ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z9                                                                 ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx64792z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z6                                                                 ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx253z1                                                                  ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z9                                                                 ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx64792z1                                                                ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z6                                                                  ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx253z1                                                                   ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z8                                                                  ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx64792z1                                                                 ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z13                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx63795z1                                                                ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z13                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx63795z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z13                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx63795z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z8                                                                   ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx63795z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z12                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx63795z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z13                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx63795z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z13                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx63795z1                                                                  ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z13                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx63795z1                                                                ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z13                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx63795z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z13                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx63795z1                                                                  ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z10                                                                  ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z13                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx63795z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z12                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx63795z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z12                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx63795z1                                                                ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z2                                                            ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z2                                                            ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z10                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx63795z1                                                                 ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z2                                                            ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z16                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx62798z1                                                                ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z16                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx62798z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z16                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx62798z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z11                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx62798z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z15                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx62798z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z16                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx62798z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z16                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx62798z1                                                                  ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z16                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx62798z1                                                                ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z16                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx62798z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z16                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx62798z1                                                                  ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z12                                                                  ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z16                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx62798z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z15                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx62798z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z15                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx62798z1                                                                ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z2                                                            ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z4                                                            ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z3                                                            ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z13                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx62798z1                                                                 ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z4                                                            ; 1       ;
; audio_out_1n1ss1_10_                                                                                          ; 1       ;
; audio_out_1n1ss1_8_                                                                                           ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z19                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx46946z1                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z22                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx45949z1                                                                ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z19                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx46946z1                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z22                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx45949z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z19                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx46946z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z22                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx45949z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z14                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx46946z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z17                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx45949z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z18                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx46946z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z21                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx45949z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z19                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx46946z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z22                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx45949z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z19                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx46946z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z22                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx45949z1                                                                  ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z19                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx46946z1                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z22                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx45949z1                                                                ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z19                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx46946z1                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z22                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx45949z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z19                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx46946z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z22                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx45949z1                                                                  ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z2                                                            ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z3                                                            ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z14                                                                  ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z16                                                                  ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z19                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx46946z1                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z22                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx45949z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z18                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx46946z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z21                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx45949z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z18                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx46946z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z21                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx45949z1                                                                ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z4                                                            ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z6                                                            ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z6                                                            ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z8                                                            ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z4                                                            ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z5                                                            ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z15                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx46946z1                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z17                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx45949z1                                                                 ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z6                                                            ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z8                                                            ; 1       ;
; audio_out_1n1ss1_9_                                                                                           ; 1       ;
; nx49817z1                                                                                                     ; 1       ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|q_a[1]                        ; 1       ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|q_a[2]                        ; 1       ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|q_a[3]                        ; 1       ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|q_a[0]                        ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z25                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx44952z1                                                                ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z25                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx44952z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z25                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx44952z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z20                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx44952z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z24                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx44952z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z25                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx44952z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z25                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx44952z1                                                                  ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z25                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx44952z1                                                                ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z25                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx44952z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z25                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx44952z1                                                                  ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z4                                                            ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z5                                                            ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z18                                                                  ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z25                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx44952z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z24                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx44952z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z24                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx44952z1                                                                ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z8                                                            ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z10                                                           ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z6                                                            ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z20                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx44952z1                                                                 ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z10                                                           ; 1       ;
; audio_out_1n1ss1_7_                                                                                           ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z28                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx43955z1                                                                ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z28                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx43955z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z28                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx43955z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z23                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx43955z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z27                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx43955z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z28                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx43955z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z28                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx43955z1                                                                  ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z28                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx43955z1                                                                ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z28                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx43955z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z28                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx43955z1                                                                  ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z17                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|b_10_                                                               ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_11_                                                               ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z20                                                                  ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z28                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx43955z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z27                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx43955z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z27                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx43955z1                                                                ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z10                                                           ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z12                                                           ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z7                                                            ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z23                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx43955z1                                                                 ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z12                                                           ; 1       ;
; audio_out_1n1ss1_6_                                                                                           ; 1       ;
; NOT_bit_position_0_                                                                                           ; 1       ;
; audio_out_1n1ss1_4_                                                                                           ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z31                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx42958z1                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z34                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx41961z1                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z37                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx40964z1                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z40                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx39967z1                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z43                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx38970z1                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx2247z46                                                                ; 1       ;
; fir:low_pass|add_16_14:modgen_add_15|nx37973z1                                                                ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z31                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx42958z1                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z34                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx41961z1                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z37                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx40964z1                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z40                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx39967z1                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z43                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx38970z1                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx2247z46                                                                  ; 1       ;
; fir:low_pass|add_16_6:modgen_add_6|nx37973z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z31                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx42958z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z34                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx41961z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z37                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx40964z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z40                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx39967z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z43                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx38970z1                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx2247z46                                                                  ; 1       ;
; fir:low_pass|add_16_2:modgen_add_2|nx37973z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z26                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx42958z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z29                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx41961z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z32                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx40964z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z35                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx39967z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z38                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx38970z1                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx2247z41                                                                  ; 1       ;
; fir:low_pass|add_16_1:modgen_add_1|nx37973z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z30                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx42958z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z33                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx41961z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z36                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx40964z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z39                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx39967z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z42                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx38970z1                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx2247z45                                                                  ; 1       ;
; fir:low_pass|add_16_0:modgen_add_0|nx37973z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z31                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx42958z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z34                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx41961z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z37                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx40964z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z40                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx39967z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z43                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx38970z1                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx2247z46                                                                  ; 1       ;
; fir:low_pass|add_16_5:modgen_add_5|nx37973z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z31                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx42958z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z34                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx41961z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z37                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx40964z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z40                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx39967z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z43                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx38970z1                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx2247z46                                                                  ; 1       ;
; fir:low_pass|add_16_3:modgen_add_3|nx37973z1                                                                  ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z31                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx42958z1                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z34                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx41961z1                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z37                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx40964z1                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z40                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx39967z1                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z43                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx38970z1                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx2247z46                                                                ; 1       ;
; fir:low_pass|add_16_13:modgen_add_14|nx37973z1                                                                ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z31                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx42958z1                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z34                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx41961z1                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z37                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx40964z1                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z40                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx39967z1                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z43                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx38970z1                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx2247z46                                                                  ; 1       ;
; fir:low_pass|add_16_8:modgen_add_9|nx37973z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z31                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx42958z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z34                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx41961z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z37                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx40964z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z40                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx39967z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z43                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx38970z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z46                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx37973z1                                                                  ; 1       ;
; fir:low_pass|add_16_7:modgen_add_8|nx2247z49                                                                  ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z18                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z19                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z20                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z21                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z22                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z23                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z24                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z25                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z26                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z6                                                            ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_10_                                                               ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z7                                                            ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_9_                                                                ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z8                                                            ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_8_                                                                ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z9                                                            ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_7_                                                                ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z10                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_6_                                                                ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z11                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_5_                                                                ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z12                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_4_                                                                ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z13                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_3_                                                                ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z14                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|d_2_                                                                ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z15                                                           ; 1       ;
; fir:low_pass|mult_32_46:prod_5__mults21_4|nx3244z16                                                           ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z22                                                                  ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z24                                                                  ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z26                                                                  ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z28                                                                  ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z30                                                                  ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z32                                                                  ; 1       ;
; fir:low_pass|add_16_4:modgen_add_4|nx2247z35                                                                  ; 1       ;
; fir:low_pass|mult_32_47:prod_6__mults19_5|nx41961z1                                                           ; 1       ;
; fir:low_pass|mult_32_47:prod_6__mults19_5|nx41961z5                                                           ; 1       ;
; fir:low_pass|mult_32_47:prod_6__mults19_5|nx41961z4                                                           ; 1       ;
; fir:low_pass|mult_32_47:prod_6__mults19_5|nx41961z3                                                           ; 1       ;
; fir:low_pass|mult_32_47:prod_6__mults19_5|nx41961z2                                                           ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z31                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx42958z1                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z34                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx41961z1                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z37                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx40964z1                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z40                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx39967z1                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z43                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx38970z1                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx2247z46                                                                ; 1       ;
; fir:low_pass|add_16_12:modgen_add_13|nx37973z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z30                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx42958z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z33                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx41961z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z36                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx40964z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z39                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx39967z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z42                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx38970z1                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx2247z45                                                                ; 1       ;
; fir:low_pass|add_16_11:modgen_add_12|nx37973z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z30                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx42958z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z33                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx41961z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z36                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx40964z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z39                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx39967z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z42                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx38970z1                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx2247z45                                                                ; 1       ;
; fir:low_pass|add_16_10:modgen_add_11|nx37973z1                                                                ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z12                                                           ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z14                                                           ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z16                                                           ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z18                                                           ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z20                                                           ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z22                                                           ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z24                                                           ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z26                                                           ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z28                                                           ; 1       ;
; fir:low_pass|mult_32_43:prod_1__mults19_1|nx3244z30                                                           ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z14                                                           ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z16                                                           ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z18                                                           ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z20                                                           ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z22                                                           ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z24                                                           ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z26                                                           ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z28                                                           ; 1       ;
; fir:low_pass|mult_32_42:prod_0__mults21_0|nx5238z30                                                           ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z8                                                            ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z9                                                            ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z10                                                           ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z11                                                           ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z12                                                           ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z13                                                           ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z14                                                           ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z15                                                           ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z16                                                           ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z17                                                           ; 1       ;
; fir:low_pass|mult_32_44:prod_2__mults20_2|nx6235z18                                                           ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z26                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx42958z1                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z29                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx41961z1                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z32                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx40964z1                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z35                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx39967z1                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z38                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx38970z1                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx2247z41                                                                 ; 1       ;
; fir:low_pass|add_16_9:modgen_add_10|nx37973z1                                                                 ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z14                                                           ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z16                                                           ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z18                                                           ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z20                                                           ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z22                                                           ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z24                                                           ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z26                                                           ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z28                                                           ; 1       ;
; fir:low_pass|mult_32_45:prod_4__mults20_3|nx4241z30                                                           ; 1       ;
; audio_out_1n1ss1_5_                                                                                           ; 1       ;
; nx50814z1                                                                                                     ; 1       ;
; nx48820z1                                                                                                     ; 1       ;
; clock_27                                                                                                      ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|p_i2c_sclk                                              ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx43379z3                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx43379z2                                               ; 1       ;
; i2c_av_config_notri:u_i2c_av_config|i2c_ctrl_notri:u0|nx43379z1                                               ; 1       ;
; aud_dacdat_dup0                                                                                               ; 1       ;
; nx24999z8                                                                                                     ; 1       ;
; audio_out_15_                                                                                                 ; 1       ;
; audio_out_14_                                                                                                 ; 1       ;
; nx24999z9                                                                                                     ; 1       ;
; audio_out_12_                                                                                                 ; 1       ;
; audio_out_13_                                                                                                 ; 1       ;
; nx24999z6                                                                                                     ; 1       ;
; audio_out_11_                                                                                                 ; 1       ;
; audio_out_10_                                                                                                 ; 1       ;
; nx24999z7                                                                                                     ; 1       ;
; audio_out_8_                                                                                                  ; 1       ;
; audio_out_9_                                                                                                  ; 1       ;
; nx24999z1                                                                                                     ; 1       ;
; nx24999z4                                                                                                     ; 1       ;
; audio_out_3_                                                                                                  ; 1       ;
; audio_out_2_                                                                                                  ; 1       ;
; nx24999z5                                                                                                     ; 1       ;
; audio_out_0_                                                                                                  ; 1       ;
; audio_out_1_                                                                                                  ; 1       ;
; nx24999z2                                                                                                     ; 1       ;
+---------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------------+--------------------------+
; Name                                                                                        ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                                   ; Location                 ;
+---------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------------+--------------------------+
; altsyncram:u_noise_modgen_rom_ix24__ix62120z34212|altsyncram_9nk2:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 1024         ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 1024                        ; 8                           ; --                          ; --                          ; 8192                ; 2    ; u_noise_modgen_rom_ix24__altsyncram_8_10_1024_2_0.hex ; M4K_X26_Y18, M4K_X26_Y17 ;
; altsyncram:u_sine_modgen_rom_ix21__ix62120z58996|altsyncram_0bk2:auto_generated|ALTSYNCRAM  ; AUTO ; ROM  ; Single Clock ; 64           ; 12           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 768  ; 64                          ; 12                          ; --                          ; --                          ; 768                 ; 1    ; u_sine_modgen_rom_ix21__altsyncram_12_6_64_2_0.hex    ; M4K_X26_Y20              ;
+---------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------------------------+--------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 818 / 94,460 ( < 1 % ) ;
; C16 interconnects          ; 14 / 3,315 ( < 1 % )   ;
; C4 interconnects           ; 375 / 60,840 ( < 1 % ) ;
; Direct links               ; 201 / 94,460 ( < 1 % ) ;
; Global clocks              ; 4 / 16 ( 25 % )        ;
; Local interconnects        ; 155 / 33,216 ( < 1 % ) ;
; R24 interconnects          ; 39 / 3,091 ( 1 % )     ;
; R4 interconnects           ; 562 / 81,294 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.51) ; Number of LABs  (Total = 43) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 5                            ;
; 10                                          ; 3                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 29                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.77) ; Number of LABs  (Total = 43) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 17                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. clear                      ; 3                            ;
; 1 Sync. load                       ; 5                            ;
; 2 Clocks                           ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.42) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 4                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 0                            ;
; 13                                           ; 4                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 16                           ;
; 17                                           ; 2                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.98) ; Number of LABs  (Total = 43) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 3                            ;
; 2                                                ; 1                            ;
; 3                                                ; 2                            ;
; 4                                                ; 2                            ;
; 5                                                ; 1                            ;
; 6                                                ; 0                            ;
; 7                                                ; 2                            ;
; 8                                                ; 0                            ;
; 9                                                ; 5                            ;
; 10                                               ; 1                            ;
; 11                                               ; 4                            ;
; 12                                               ; 0                            ;
; 13                                               ; 6                            ;
; 14                                               ; 0                            ;
; 15                                               ; 0                            ;
; 16                                               ; 15                           ;
; 17                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.26) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 5                            ;
; 13                                           ; 2                            ;
; 14                                           ; 4                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 0                            ;
; 32                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 197 01/19/2011 Service Pack 1 SJ Full Version
    Info: Copyright (C) 1991-2011 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Sun May 31 15:48:55 2015
Info: Command: quartus_fit fir_top --effort=fast --part=EP2C35F672C7
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Selected device EP2C35F672C7 for design "fir_top"
Warning: Compensate clock of PLL "altpll:u_audio_dac_p1_altpll|pll" has been set to clock1
Info: Implemented PLL "altpll:u_audio_dac_p1_altpll|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 2, clock division of 3, and phase shift of 0 degrees (0 ps) for altpll:u_audio_dac_p1_altpll|_clk1 port
Info: Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C7 is compatible
    Info: Device EP2C70F672C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'fir_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a default timing requirement
Info: Found 4 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    1.000 aud_adclrck_dup0
    Info:    1.000 aud_bclk_dup0
    Info:   37.037     clock_27
    Info:   55.555 u_audio_dac_p1_altpll|pll|clk[1]
Info: Automatically promoted node altpll:u_audio_dac_p1_altpll|_clk1 (placed in counter C0 of PLL_3)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info: Automatically promoted node clock_27 (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info: Automatically promoted node aud_adclrck_dup0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node aud_daclrck_obuf
        Info: Destination node aud_adclrck_obuf
        Info: Destination node ix50205z52923
Info: Automatically promoted node aud_bclk_dup0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node ix15494z52923
        Info: Destination node aud_bclk
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Warning: PLL "altpll:u_audio_dac_p1_altpll|pll" output port clk[1] feeds output pin "aud_xck_obuf" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: Ignored locations or region assignments to the following nodes
    Warning: Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning: Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning: Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning: Node "TCK" is assigned to location or region, but does not exist in design
    Warning: Node "TCS" is assigned to location or region, but does not exist in design
    Warning: Node "TDI" is assigned to location or region, but does not exist in design
    Warning: Node "TDO" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning: Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning: Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning: Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning: Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning: Node "UART_TXD" is assigned to location or region, but does not exist in design
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Started post-fitting delay annotation
Warning: Found 90 output pins without output pin load capacitance assignment
    Info: Pin "ledg[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledg[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ledr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "hex7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "aud_xck" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "aud_dacdat" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "aud_daclrck" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "aud_adclrck" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "i2c_sclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "i2c_sdat" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "aud_bclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning: Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin aud_bclk has a permanently enabled output enable
Info: Generated suppressed messages file P:/ece327/lab2/uw_tmp/fir_top.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 369 megabytes
    Info: Processing ended: Sun May 31 15:49:04 2015
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in P:/ece327/lab2/uw_tmp/fir_top.fit.smsg.


