#Substrate Graph
# noVertices
20
# noArcs
56
# Vertices: id availableCpu routingCapacity isCenter
0 261 261 1
1 386 386 1
2 150 150 0
3 493 493 1
4 362 362 1
5 400 400 1
6 37 37 0
7 150 150 0
8 543 543 1
9 436 436 1
10 362 362 1
11 261 261 1
12 261 261 1
13 150 150 0
14 125 125 0
15 150 150 0
16 100 100 0
17 37 37 0
18 125 125 0
19 25 25 0
# Arcs: idS idT delay bandwidth
0 1 2 93
1 0 2 93
0 2 1 75
2 0 1 75
0 3 3 93
3 0 3 93
1 8 4 125
8 1 4 125
1 11 1 93
11 1 1 93
1 7 3 75
7 1 3 75
2 3 1 75
3 2 1 75
3 4 11 125
4 3 11 125
3 5 11 125
5 3 11 125
3 7 1 75
7 3 1 75
4 6 3 37
6 4 3 37
4 15 6 75
15 4 6 75
4 5 1 125
5 4 1 125
5 13 3 75
13 5 3 75
5 15 1 75
15 5 1 75
8 9 1 125
9 8 1 125
8 10 1 125
10 8 1 125
8 18 1 75
18 8 1 75
8 12 3 93
12 8 3 93
9 12 1 93
12 9 1 93
9 11 1 93
11 9 1 93
9 10 4 125
10 9 4 125
10 14 2 75
14 10 2 75
10 17 1 37
17 10 1 37
11 13 4 75
13 11 4 75
12 16 2 75
16 12 2 75
14 18 7 50
18 14 7 50
16 19 2 25
19 16 2 25
