---
layout: default
title: Code
nav_order: 2
has_children: true
---

# 💻 代码与系统设计

本板块主要记录我在 **计算机系统与底层实现** 方面的学习与实践。

---

## 🧠 计算机体系结构

- Cache 结构设计（直接映射 / 组相联）
- 替换策略与一致性问题
- TLB 与虚拟地址解析
- Pipeline CPU 设计与调试

📄 示例文章：
- Cache 模块 Verilog 实现与踩坑记录
- 两路组相联 Cache 状态机分析

---

## 🛠️ 硬件描述语言

- Verilog / SystemVerilog 编码规范
- Testbench 设计
- 仿真与波形分析

---

## 🔧 工具与脚本

- Python 数据处理
- 自动化测试脚本
- 实验辅助工具

---

## 📚 长期计划

- RISC-V 简单 CPU 实现
- Cache + MMU 联合设计
