<?xml version='1.0' encoding='utf-8' ?>
<!DOCTYPE document SYSTEM "file:///C:/Xilinx/14.7/ISE_DS/ISE/xc9500/data/xmlReport9k.dtd">
<document><ascFile>ym2612.rpt</ascFile><devFile>C:/Xilinx/14.7/ISE_DS/ISE/xc9500/data/xc9536.chp</devFile><mfdFile>ym2612.mfd</mfdFile><htmlFile logic_legend="logiclegend.htm" logo="xc9500_logo.jpg" pin_legend="pinlegend.htm"/><header date=" 2-19-2019" design="ym2612" device="XC9536" eqnType="1" pkg="PC44" speed="-15" status="1" statusStr="Successful" swVersion="P.20131013" time="  9:07AM" version="1.0"/><inputs id="PHI2" userloc="P05"/><inputs id="A9_SPECSIG" userloc="P38"/><inputs id="A8_SPECSIG" userloc="P37"/><inputs id="A7_SPECSIG" userloc="P36"/><inputs id="A5_SPECSIG" userloc="P34"/><inputs id="A4_SPECSIG" userloc="P33"/><inputs id="A11_SPECSIG" userloc="P40"/><inputs id="A10_SPECSIG" userloc="P39"/><inputs id="A14_SPECSIG" userloc="P44"/><inputs id="A15_SPECSIG" userloc="P01"/><inputs id="A12_SPECSIG" userloc="P42"/><inputs id="A13_SPECSIG" userloc="P43"/><inputs id="A6_SPECSIG" userloc="P35"/><inputs id="RW" userloc="P29"/><global_inputs id="CLK14M" negated="ON" pinnum="GCK2" use="GCK2" userloc="P06"/><pin id="FB1_MC1_PIN2" pinnum="2" signal="RD" use="O"/><pin id="FB1_MC2_PIN3" pinnum="3" signal="CLK3M6" use="O"/><pin id="FB1_MC3_PIN5" pinnum="5" signal="PHI2" use="I"/><pin id="FB1_MC4_PIN4" pinnum="4" signal="WR" use="O"/><pin id="FB1_MC5_PIN6" pinnum="6" signal="CLK14M" use="GCK"/><pin id="FB1_MC6_PIN8" pinnum="8" signal="CS" use="O"/><pin id="FB1_MC7_PIN7" pinnum="7"/><pin id="FB1_MC8_PIN9" pinnum="9"/><pin id="FB1_MC9_PIN11" pinnum="11"/><pin id="FB1_MC10_PIN12" pinnum="12"/><pin id="FB1_MC11_PIN13" pinnum="13"/><pin id="FB1_MC12_PIN14" pinnum="14"/><pin id="FB1_MC13_PIN18" pinnum="18"/><pin id="FB1_MC14_PIN19" pinnum="19"/><pin id="FB1_MC15_PIN20" pinnum="20"/><pin id="FB1_MC16_PIN22" pinnum="22"/><pin id="FB1_MC17_PIN24" pinnum="24"/><pin id="FB2_MC1_PIN1" pinnum="1" signal="A15_SPECSIG" use="I"/><pin id="FB2_MC2_PIN44" pinnum="44" signal="A14_SPECSIG" use="I"/><pin id="FB2_MC3_PIN42" pinnum="42" signal="A12_SPECSIG" use="I"/><pin id="FB2_MC4_PIN43" pinnum="43" signal="A13_SPECSIG" use="I"/><pin id="FB2_MC5_PIN40" pinnum="40" signal="A11_SPECSIG" use="I"/><pin id="FB2_MC6_PIN39" pinnum="39" signal="A10_SPECSIG" use="I"/><pin id="FB2_MC7_PIN38" pinnum="38" signal="A9_SPECSIG" use="I"/><pin id="FB2_MC8_PIN37" pinnum="37" signal="A8_SPECSIG" use="I"/><pin id="FB2_MC9_PIN36" pinnum="36" signal="A7_SPECSIG" use="I"/><pin id="FB2_MC10_PIN35" pinnum="35" signal="A6_SPECSIG" use="I"/><pin id="FB2_MC11_PIN34" pinnum="34" signal="A5_SPECSIG" use="I"/><pin id="FB2_MC12_PIN33" pinnum="33" signal="A4_SPECSIG" use="I"/><pin id="FB2_MC13_PIN29" pinnum="29" signal="RW" use="I"/><pin id="FB2_MC14_PIN28" pinnum="28"/><pin id="FB2_MC15_PIN27" pinnum="27"/><pin id="FB2_MC16_PIN26" pinnum="26"/><pin id="FB2_MC17_PIN25" pinnum="25"/><fblock id="FB1" inputUse="15" pinUse="5"><macrocell id="FB1_MC1" pin="FB1_MC1_PIN2" sigUse="1" signal="RD"><pterms pt1="FB1_1_1"/></macrocell><macrocell id="FB1_MC2" pin="FB1_MC2_PIN3" sigUse="1" signal="CLK3M6"><pterms pt1="FB1_2_1"/></macrocell><macrocell id="FB1_MC3" pin="FB1_MC3_PIN5"/><macrocell id="FB1_MC4" pin="FB1_MC4_PIN4" sigUse="1" signal="WR"><pterms pt1="FB1_4_1"/></macrocell><macrocell id="FB1_MC5" pin="FB1_MC5_PIN6"/><macrocell id="FB1_MC6" pin="FB1_MC6_PIN8" sigUse="13" signal="CS"><pterms pt1="FB1_6_1"/></macrocell><macrocell id="FB1_MC7" pin="FB1_MC7_PIN7"/><macrocell id="FB1_MC8" pin="FB1_MC8_PIN9"/><macrocell id="FB1_MC9" pin="FB1_MC9_PIN11"/><macrocell id="FB1_MC10" pin="FB1_MC10_PIN12"/><macrocell id="FB1_MC11" pin="FB1_MC11_PIN13"/><macrocell id="FB1_MC12" pin="FB1_MC12_PIN14"/><macrocell id="FB1_MC13" pin="FB1_MC13_PIN18"/><macrocell id="FB1_MC14" pin="FB1_MC14_PIN19"/><macrocell id="FB1_MC15" pin="FB1_MC15_PIN20"/><macrocell id="FB1_MC16" pin="FB1_MC16_PIN22"/><macrocell id="FB1_MC17" pin="FB1_MC17_PIN24"/><macrocell id="FB1_MC18" sigUse="0" signal="clk0_SPECSIG"/><fbinput id="FB1_I1" signal="A10_SPECSIG"/><fbinput id="FB1_I2" signal="A11_SPECSIG"/><fbinput id="FB1_I3" signal="A12_SPECSIG"/><fbinput id="FB1_I4" signal="A13_SPECSIG"/><fbinput id="FB1_I5" signal="A14_SPECSIG"/><fbinput id="FB1_I6" signal="A15_SPECSIG"/><fbinput id="FB1_I7" signal="A4_SPECSIG"/><fbinput id="FB1_I8" signal="A5_SPECSIG"/><fbinput id="FB1_I9" signal="A6_SPECSIG"/><fbinput id="FB1_I10" signal="A7_SPECSIG"/><fbinput id="FB1_I11" signal="A8_SPECSIG"/><fbinput id="FB1_I12" signal="A9_SPECSIG"/><fbinput id="FB1_I13" signal="PHI2"/><fbinput id="FB1_I14" signal="RW"/><fbinput id="FB1_I15" signal="clk0_SPECSIG"/><pterm id="FB1_1_1"><signal id="RW" negated="ON"/></pterm><pterm id="FB1_2_1"><signal id="clk0_SPECSIG"/></pterm><pterm id="FB1_4_1"><signal id="RW"/></pterm><pterm id="FB1_6_1"><signal id="PHI2"/><signal id="A9_SPECSIG"/><signal id="A8_SPECSIG"/><signal id="A7_SPECSIG"/><signal id="A5_SPECSIG"/><signal id="A4_SPECSIG"/><signal id="A11_SPECSIG"/><signal id="A10_SPECSIG"/><signal id="A14_SPECSIG" negated="ON"/><signal id="A15_SPECSIG"/><signal id="A12_SPECSIG"/><signal id="A13_SPECSIG"/><signal id="A6_SPECSIG" negated="ON"/></pterm><equation id="RD" userloc="P02"><d2><eq_pterm ptindx="FB1_1_1"/></d2></equation><equation id="CLK3M6" regUse="D" userloc="P03"><d2><eq_pterm ptindx="FB1_2_1"/></d2><clk><fastsig signal="CLK14M"/></clk><prld ptindx="GND"/></equation><equation id="WR" userloc="P04"><d2><eq_pterm ptindx="FB1_4_1"/></d2></equation><equation id="CS" negated="ON" userloc="P08"><d2><eq_pterm ptindx="FB1_6_1"/></d2></equation><equation id="clk0_SPECSIG" regUse="T"><d2><eq_pterm ptindx="VCC"/></d2><clk><fastsig signal="CLK14M"/></clk><prld ptindx="GND"/></equation></fblock><fblock id="FB2" inputUse="0" pinUse="13"><macrocell id="FB2_MC1" pin="FB2_MC1_PIN1"/><macrocell id="FB2_MC2" pin="FB2_MC2_PIN44"/><macrocell id="FB2_MC3" pin="FB2_MC3_PIN42"/><macrocell id="FB2_MC4" pin="FB2_MC4_PIN43"/><macrocell id="FB2_MC5" pin="FB2_MC5_PIN40"/><macrocell id="FB2_MC6" pin="FB2_MC6_PIN39"/><macrocell id="FB2_MC7" pin="FB2_MC7_PIN38"/><macrocell id="FB2_MC8" pin="FB2_MC8_PIN37"/><macrocell id="FB2_MC9" pin="FB2_MC9_PIN36"/><macrocell id="FB2_MC10" pin="FB2_MC10_PIN35"/><macrocell id="FB2_MC11" pin="FB2_MC11_PIN34"/><macrocell id="FB2_MC12" pin="FB2_MC12_PIN33"/><macrocell id="FB2_MC13" pin="FB2_MC13_PIN29"/><macrocell id="FB2_MC14" pin="FB2_MC14_PIN28"/><macrocell id="FB2_MC15" pin="FB2_MC15_PIN27"/><macrocell id="FB2_MC16" pin="FB2_MC16_PIN26"/><macrocell id="FB2_MC17" pin="FB2_MC17_PIN25"/><macrocell id="FB2_MC18"/></fblock><vcc/><gnd/><messages><warning>Cpld - Unable to retrieve the path to the iSE Project Repository. Will   use the default filename of 'ym2612.ise'.</warning></messages><compOpts exhaust="OFF" gclkopt="ON" gsropt="ON" gtsopt="ON" ignorets="OFF" inputs="36" keepio="OFF" loc="ON" localfbk="ON" mlopt="ON" optimize="SPEED" part="xc9536-15-PC44" pinfbk="ON" power="STD" prld="LOW" pterms="25" slew="FAST" uim="ON" unused="OFF" wysiwyg="OFF"/><specSig signal="A9_SPECSIG" value="A&lt;9&gt;"/><specSig signal="A8_SPECSIG" value="A&lt;8&gt;"/><specSig signal="A7_SPECSIG" value="A&lt;7&gt;"/><specSig signal="A5_SPECSIG" value="A&lt;5&gt;"/><specSig signal="A4_SPECSIG" value="A&lt;4&gt;"/><specSig signal="A11_SPECSIG" value="A&lt;11&gt;"/><specSig signal="A10_SPECSIG" value="A&lt;10&gt;"/><specSig signal="A14_SPECSIG" value="A&lt;14&gt;"/><specSig signal="A15_SPECSIG" value="A&lt;15&gt;"/><specSig signal="A12_SPECSIG" value="A&lt;12&gt;"/><specSig signal="A13_SPECSIG" value="A&lt;13&gt;"/><specSig signal="A6_SPECSIG" value="A&lt;6&gt;"/><specSig signal="clk0_SPECSIG" value="clk&lt;0&gt;"/></document>
