<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a100tcsg324-1" LaunchTime="1668776943">
  <File Type="RDS-PROPCONSTRS" Name="stop_watch_drc_synth.rpt"/>
  <File Type="PA-TCL" Name="stop_watch.tcl"/>
  <File Type="RDS-RDS" Name="stop_watch.vds"/>
  <File Type="RDS-UTIL" Name="stop_watch_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="stop_watch_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="stop_watch.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="stop_watch_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="stop_watch_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/stop_watch_package.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//tiger.student.lth.se/ol1662le-s/Windows/Desktop/StopWatch/vhdl/stop_watch_package.vhd"/>
        <Attr Name="ImportTime" Val="1445248010"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/edge_det.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//tiger.student.lth.se/ol1662le-s/Windows/Desktop/StopWatch/vhdl/edge_det.vhd"/>
        <Attr Name="ImportTime" Val="1443702990"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/seven_segment.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//tiger.student.lth.se/ol1662le-s/Windows/Desktop/StopWatch/vhdl/seven_segment.vhd"/>
        <Attr Name="ImportTime" Val="1510697042"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/fsm.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//tiger.student.lth.se/ol1662le-s/Windows/Desktop/StopWatch/vhdl/fsm.vhd"/>
        <Attr Name="ImportTime" Val="1445247902"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/nbcd.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//tiger.student.lth.se/ol1662le-s/Windows/Desktop/StopWatch/vhdl/nbcd.vhd"/>
        <Attr Name="ImportTime" Val="1447152834"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/counter.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//tiger.student.lth.se/ol1662le-s/Windows/Desktop/StopWatch/vhdl/counter.vhd"/>
        <Attr Name="ImportTime" Val="1433163428"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/vhdl/stop_watch.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="//tiger.student.lth.se/ol1662le-s/Windows/Desktop/StopWatch/vhdl/stop_watch.vhd"/>
        <Attr Name="ImportTime" Val="1510699172"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="stop_watch"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/vhdl/top.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="//tiger.student.lth.se/ol1662le-s/Windows/Desktop/StopWatch/vhdl/top.xdc"/>
        <Attr Name="ImportTime" Val="1510698598"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2016"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
