# Projetos em Verilog
Esse repositório é dedicado aos projetos desenvolvidos na disciplina de Laboratório de Circuitos Digitais, ministrado na UFERSA - Campus Pau dos Ferros, para os alunos de Engenharia de Computação, Bacharelado em Ciência e Tecnologia e Bacharelado em Tecnologia da Informação. O objetivo desses projetos é apresentar todas as topologias de projeto em Verilog, bem como exercitar os conceitos teóricos sobre análise e projeto de circuitos digitais.

Os seguintes projetos foram desenvolvidos:
1. Somador completo (abordagem estrutural);
2. Somador de 4 bits (abordagem hierarquica);
3. Somador completo (fluxo de dados);
4. Comparador de magnitude (fluxo de dados e operadores lógicos);
5. Multiplexador 4x1 de 1 bit;
6. Gerador de paridade par;
7. Somador de 4 bits (abordagem por fluxo de dados);
8. Deslocador Barrel;

Alguns circuitos foram desenvolvidos com mais de uma topologias de projeto, de forma a comparar as topologias em relação à complexidade e otimização. Os projetos foram desenvolvidos no ambiente Quartus Prime v23, e portados para a placa Terasic DE2-115 com FPGA da Intel. 

Adicionamente, coloquei meus slides da disciplina. Os slides apresentam, de forma resumida, os principais aspectos sobre o Verilog.
