// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module VIMacU(
  input          clock,
  input          reset,
  input          io_flush_valid,
  input          io_flush_bits_robIdx_flag,
  input  [7:0]   io_flush_bits_robIdx_value,
  input          io_flush_bits_level,
  input          io_in_valid,
  input  [8:0]   io_in_bits_ctrl_fuOpType,
  input          io_in_bits_ctrl_robIdx_flag,
  input  [7:0]   io_in_bits_ctrl_robIdx_value,
  input  [7:0]   io_in_bits_ctrl_pdest,
  input          io_in_bits_ctrl_vecWen,
  input          io_in_bits_ctrl_v0Wen,
  input          io_in_bits_ctrl_vpu_vma,
  input          io_in_bits_ctrl_vpu_vta,
  input  [1:0]   io_in_bits_ctrl_vpu_vsew,
  input          io_in_bits_ctrl_vpu_vm,
  input  [7:0]   io_in_bits_ctrl_vpu_vstart,
  input  [6:0]   io_in_bits_ctrl_vpu_vuopIdx,
  input  [7:0]   io_in_bits_data_src_4,
  input  [127:0] io_in_bits_data_src_3,
  input  [127:0] io_in_bits_data_src_2,
  input  [127:0] io_in_bits_data_src_1,
  input  [127:0] io_in_bits_data_src_0,
  output         io_out_valid,
  output         io_out_bits_ctrl_robIdx_flag,
  output [7:0]   io_out_bits_ctrl_robIdx_value,
  output [7:0]   io_out_bits_ctrl_pdest,
  output         io_out_bits_ctrl_vecWen,
  output         io_out_bits_ctrl_v0Wen,
  output [127:0] io_out_bits_res_data,
  output         io_out_bits_res_vxsat,
  input  [1:0]   io_vxrm
);

  wire [15:0]  _mgu_io_out_active;
  wire [63:0]  _vimacs_1_io_vd;
  wire [7:0]   _vimacs_1_io_vxsat;
  wire [63:0]  _vimacs_0_io_vd;
  wire [7:0]   _vimacs_0_io_vxsat;
  wire [63:0]  _oldVdSplit_io_outVec64b_0;
  wire [63:0]  _oldVdSplit_io_outVec64b_1;
  wire [31:0]  _vs1Split_io_outVec32b_0;
  wire [31:0]  _vs1Split_io_outVec32b_1;
  wire [31:0]  _vs1Split_io_outVec32b_2;
  wire [31:0]  _vs1Split_io_outVec32b_3;
  wire [63:0]  _vs1Split_io_outVec64b_0;
  wire [63:0]  _vs1Split_io_outVec64b_1;
  wire [31:0]  _vs2Split_io_outVec32b_0;
  wire [31:0]  _vs2Split_io_outVec32b_1;
  wire [31:0]  _vs2Split_io_outVec32b_2;
  wire [31:0]  _vs2Split_io_outVec32b_3;
  wire [63:0]  _vs2Split_io_outVec64b_0;
  wire [63:0]  _vs2Split_io_outVec64b_1;
  wire [3:0]   _typeMod_io_out_vs1Type;
  wire [3:0]   _typeMod_io_out_vs2Type;
  reg          validVec_1;
  reg          validVec_2;
  reg  [8:0]   ctrlVec_1_fuOpType;
  reg          ctrlVec_1_robIdx_flag;
  reg  [7:0]   ctrlVec_1_robIdx_value;
  reg  [7:0]   ctrlVec_1_pdest;
  reg          ctrlVec_1_vecWen;
  reg          ctrlVec_1_v0Wen;
  reg          ctrlVec_1_vpu_vma;
  reg          ctrlVec_1_vpu_vta;
  reg  [1:0]   ctrlVec_1_vpu_vsew;
  reg          ctrlVec_1_vpu_vm;
  reg  [7:0]   ctrlVec_1_vpu_vstart;
  reg  [6:0]   ctrlVec_1_vpu_vuopIdx;
  reg  [8:0]   ctrlVec_2_fuOpType;
  reg          ctrlVec_2_robIdx_flag;
  reg  [7:0]   ctrlVec_2_robIdx_value;
  reg  [7:0]   ctrlVec_2_pdest;
  reg          ctrlVec_2_vecWen;
  reg          ctrlVec_2_v0Wen;
  reg          ctrlVec_2_vpu_vma;
  reg          ctrlVec_2_vpu_vta;
  reg  [1:0]   ctrlVec_2_vpu_vsew;
  reg          ctrlVec_2_vpu_vm;
  reg  [7:0]   ctrlVec_2_vpu_vstart;
  reg  [6:0]   ctrlVec_2_vpu_vuopIdx;
  reg  [7:0]   dataVec_1_src_4;
  reg  [127:0] dataVec_1_src_3;
  reg  [127:0] dataVec_1_src_2;
  reg  [7:0]   dataVec_2_src_4;
  reg  [127:0] dataVec_2_src_3;
  reg  [127:0] dataVec_2_src_2;
  wire [8:0]   _fixflushVec_flushItself_T_2 =
    {io_flush_bits_robIdx_flag, io_flush_bits_robIdx_value};
  wire         _GEN =
    io_in_valid
    & ~(io_in_valid & io_flush_valid
        & (io_flush_bits_level
           & {io_in_bits_ctrl_robIdx_flag,
              io_in_bits_ctrl_robIdx_value} == _fixflushVec_flushItself_T_2
           | io_in_bits_ctrl_robIdx_flag ^ io_flush_bits_robIdx_flag
           ^ io_in_bits_ctrl_robIdx_value > io_flush_bits_robIdx_value));
  wire         _GEN_0 =
    validVec_1
    & ~(validVec_1 & io_flush_valid
        & (io_flush_bits_level
           & {ctrlVec_1_robIdx_flag,
              ctrlVec_1_robIdx_value} == _fixflushVec_flushItself_T_2
           | ctrlVec_1_robIdx_flag ^ io_flush_bits_robIdx_flag
           ^ ctrlVec_1_robIdx_value > io_flush_bits_robIdx_value));
  wire         _vimacs_1_io_isMacc_T_2 = io_in_bits_ctrl_fuOpType[2:0] == 3'h4;
  wire         _vimacs_1_io_isSub_T_1 = io_in_bits_ctrl_fuOpType[2:0] == 3'h5;
  wire         exchangeVs2Vd = _vimacs_1_io_isMacc_T_2 | _vimacs_1_io_isSub_T_1;
  wire [63:0]  vs2VecUsed_0 =
    io_in_bits_ctrl_fuOpType[3]
      ? {_vs2Split_io_outVec32b_2, _vs2Split_io_outVec32b_0}
      : _vs2Split_io_outVec64b_0;
  wire [63:0]  vs2VecUsed_1 =
    io_in_bits_ctrl_fuOpType[3]
      ? {_vs2Split_io_outVec32b_3, _vs2Split_io_outVec32b_1}
      : _vs2Split_io_outVec64b_1;
  wire         _vimacs_1_io_highHalf_T = io_in_bits_ctrl_fuOpType[2:0] == 3'h1;
  wire         _vimacs_1_io_isMacc_T = io_in_bits_ctrl_fuOpType[2:0] == 3'h2;
  wire         _vimacs_1_io_isSub_T = io_in_bits_ctrl_fuOpType[2:0] == 3'h3;
  wire         _vimacs_1_io_isFixP_T = io_in_bits_ctrl_fuOpType[2:0] == 3'h6;
  always @(posedge clock or posedge reset) begin
    if (reset) begin
      validVec_1 <= 1'h0;
      validVec_2 <= 1'h0;
    end
    else begin
      validVec_1 <= _GEN & io_in_valid;
      validVec_2 <= _GEN_0 & validVec_1;
    end
  end // always @(posedge, posedge)
  always @(posedge clock) begin
    if (_GEN) begin
      ctrlVec_1_fuOpType <= io_in_bits_ctrl_fuOpType;
      ctrlVec_1_robIdx_flag <= io_in_bits_ctrl_robIdx_flag;
      ctrlVec_1_robIdx_value <= io_in_bits_ctrl_robIdx_value;
      ctrlVec_1_pdest <= io_in_bits_ctrl_pdest;
      ctrlVec_1_vecWen <= io_in_bits_ctrl_vecWen;
      ctrlVec_1_v0Wen <= io_in_bits_ctrl_v0Wen;
      ctrlVec_1_vpu_vma <= io_in_bits_ctrl_vpu_vma;
      ctrlVec_1_vpu_vta <= io_in_bits_ctrl_vpu_vta;
      ctrlVec_1_vpu_vsew <= io_in_bits_ctrl_vpu_vsew;
      ctrlVec_1_vpu_vm <= io_in_bits_ctrl_vpu_vm;
      ctrlVec_1_vpu_vstart <= io_in_bits_ctrl_vpu_vstart;
      ctrlVec_1_vpu_vuopIdx <= io_in_bits_ctrl_vpu_vuopIdx;
      dataVec_1_src_4 <= io_in_bits_data_src_4;
      dataVec_1_src_3 <= io_in_bits_data_src_3;
      dataVec_1_src_2 <= io_in_bits_data_src_2;
    end
    if (_GEN_0) begin
      ctrlVec_2_fuOpType <= ctrlVec_1_fuOpType;
      ctrlVec_2_robIdx_flag <= ctrlVec_1_robIdx_flag;
      ctrlVec_2_robIdx_value <= ctrlVec_1_robIdx_value;
      ctrlVec_2_pdest <= ctrlVec_1_pdest;
      ctrlVec_2_vecWen <= ctrlVec_1_vecWen;
      ctrlVec_2_v0Wen <= ctrlVec_1_v0Wen;
      ctrlVec_2_vpu_vma <= ctrlVec_1_vpu_vma;
      ctrlVec_2_vpu_vta <= ctrlVec_1_vpu_vta;
      ctrlVec_2_vpu_vsew <= ctrlVec_1_vpu_vsew;
      ctrlVec_2_vpu_vm <= ctrlVec_1_vpu_vm;
      ctrlVec_2_vpu_vstart <= ctrlVec_1_vpu_vstart;
      ctrlVec_2_vpu_vuopIdx <= ctrlVec_1_vpu_vuopIdx;
      dataVec_2_src_4 <= dataVec_1_src_4;
      dataVec_2_src_3 <= dataVec_1_src_3;
      dataVec_2_src_2 <= dataVec_1_src_2;
    end
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_
    `ifdef FIRRTL_BEFORE_INITIAL
      `FIRRTL_BEFORE_INITIAL
    `endif // FIRRTL_BEFORE_INITIAL
    logic [31:0] _RANDOM[0:42];
    initial begin
      `ifdef INIT_RANDOM_PROLOG_
        `INIT_RANDOM_PROLOG_
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT
        for (logic [5:0] i = 6'h0; i < 6'h2B; i += 6'h1) begin
          _RANDOM[i] = `RANDOM;
        end
        validVec_1 = _RANDOM[6'h0][0];
        validVec_2 = _RANDOM[6'h0][1];
        ctrlVec_1_fuOpType = _RANDOM[6'h0][10:2];
        ctrlVec_1_robIdx_flag = _RANDOM[6'h0][11];
        ctrlVec_1_robIdx_value = _RANDOM[6'h0][19:12];
        ctrlVec_1_pdest = _RANDOM[6'h0][27:20];
        ctrlVec_1_vecWen = _RANDOM[6'h0][28];
        ctrlVec_1_v0Wen = _RANDOM[6'h0][29];
        ctrlVec_1_vpu_vma = _RANDOM[6'h0][31];
        ctrlVec_1_vpu_vta = _RANDOM[6'h1][0];
        ctrlVec_1_vpu_vsew = _RANDOM[6'h1][2:1];
        ctrlVec_1_vpu_vm = _RANDOM[6'h1][14];
        ctrlVec_1_vpu_vstart = _RANDOM[6'h1][22:15];
        ctrlVec_1_vpu_vuopIdx = _RANDOM[6'h2][9:3];
        ctrlVec_2_fuOpType = _RANDOM[6'h7][8:0];
        ctrlVec_2_robIdx_flag = _RANDOM[6'h7][9];
        ctrlVec_2_robIdx_value = _RANDOM[6'h7][17:10];
        ctrlVec_2_pdest = _RANDOM[6'h7][25:18];
        ctrlVec_2_vecWen = _RANDOM[6'h7][26];
        ctrlVec_2_v0Wen = _RANDOM[6'h7][27];
        ctrlVec_2_vpu_vma = _RANDOM[6'h7][29];
        ctrlVec_2_vpu_vta = _RANDOM[6'h7][30];
        ctrlVec_2_vpu_vsew = {_RANDOM[6'h7][31], _RANDOM[6'h8][0]};
        ctrlVec_2_vpu_vm = _RANDOM[6'h8][12];
        ctrlVec_2_vpu_vstart = _RANDOM[6'h8][20:13];
        ctrlVec_2_vpu_vuopIdx = _RANDOM[6'h9][7:1];
        dataVec_1_src_4 = {_RANDOM[6'hD][31:30], _RANDOM[6'hE][5:0]};
        dataVec_1_src_3 =
          {_RANDOM[6'hE][31:6],
           _RANDOM[6'hF],
           _RANDOM[6'h10],
           _RANDOM[6'h11],
           _RANDOM[6'h12][5:0]};
        dataVec_1_src_2 =
          {_RANDOM[6'h12][31:6],
           _RANDOM[6'h13],
           _RANDOM[6'h14],
           _RANDOM[6'h15],
           _RANDOM[6'h16][5:0]};
        dataVec_2_src_4 = _RANDOM[6'h22][13:6];
        dataVec_2_src_3 =
          {_RANDOM[6'h22][31:14],
           _RANDOM[6'h23],
           _RANDOM[6'h24],
           _RANDOM[6'h25],
           _RANDOM[6'h26][13:0]};
        dataVec_2_src_2 =
          {_RANDOM[6'h26][31:14],
           _RANDOM[6'h27],
           _RANDOM[6'h28],
           _RANDOM[6'h29],
           _RANDOM[6'h2A][13:0]};
      `endif // RANDOMIZE_REG_INIT
      if (reset) begin
        validVec_1 = 1'h0;
        validVec_2 = 1'h0;
      end
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL
      `FIRRTL_AFTER_INITIAL
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  VIMacSrcTypeModule typeMod (
    .io_in_fuOpType (io_in_bits_ctrl_fuOpType),
    .io_in_vsew     (io_in_bits_ctrl_vpu_vsew),
    .io_out_vs1Type (_typeMod_io_out_vs1Type),
    .io_out_vs2Type (_typeMod_io_out_vs2Type)
  );
  VecDataSplitModule vs2Split (
    .io_inVecData   (io_in_bits_data_src_1),
    .io_outVec8b_0  (/* unused */),
    .io_outVec8b_1  (/* unused */),
    .io_outVec8b_2  (/* unused */),
    .io_outVec8b_3  (/* unused */),
    .io_outVec8b_4  (/* unused */),
    .io_outVec8b_5  (/* unused */),
    .io_outVec8b_6  (/* unused */),
    .io_outVec8b_7  (/* unused */),
    .io_outVec8b_8  (/* unused */),
    .io_outVec8b_9  (/* unused */),
    .io_outVec8b_10 (/* unused */),
    .io_outVec8b_11 (/* unused */),
    .io_outVec8b_12 (/* unused */),
    .io_outVec8b_13 (/* unused */),
    .io_outVec8b_14 (/* unused */),
    .io_outVec8b_15 (/* unused */),
    .io_outVec16b_0 (/* unused */),
    .io_outVec16b_1 (/* unused */),
    .io_outVec16b_2 (/* unused */),
    .io_outVec16b_3 (/* unused */),
    .io_outVec16b_4 (/* unused */),
    .io_outVec16b_5 (/* unused */),
    .io_outVec16b_6 (/* unused */),
    .io_outVec16b_7 (/* unused */),
    .io_outVec32b_0 (_vs2Split_io_outVec32b_0),
    .io_outVec32b_1 (_vs2Split_io_outVec32b_1),
    .io_outVec32b_2 (_vs2Split_io_outVec32b_2),
    .io_outVec32b_3 (_vs2Split_io_outVec32b_3),
    .io_outVec64b_0 (_vs2Split_io_outVec64b_0),
    .io_outVec64b_1 (_vs2Split_io_outVec64b_1)
  );
  VecDataSplitModule vs1Split (
    .io_inVecData   (io_in_bits_data_src_0),
    .io_outVec8b_0  (/* unused */),
    .io_outVec8b_1  (/* unused */),
    .io_outVec8b_2  (/* unused */),
    .io_outVec8b_3  (/* unused */),
    .io_outVec8b_4  (/* unused */),
    .io_outVec8b_5  (/* unused */),
    .io_outVec8b_6  (/* unused */),
    .io_outVec8b_7  (/* unused */),
    .io_outVec8b_8  (/* unused */),
    .io_outVec8b_9  (/* unused */),
    .io_outVec8b_10 (/* unused */),
    .io_outVec8b_11 (/* unused */),
    .io_outVec8b_12 (/* unused */),
    .io_outVec8b_13 (/* unused */),
    .io_outVec8b_14 (/* unused */),
    .io_outVec8b_15 (/* unused */),
    .io_outVec16b_0 (/* unused */),
    .io_outVec16b_1 (/* unused */),
    .io_outVec16b_2 (/* unused */),
    .io_outVec16b_3 (/* unused */),
    .io_outVec16b_4 (/* unused */),
    .io_outVec16b_5 (/* unused */),
    .io_outVec16b_6 (/* unused */),
    .io_outVec16b_7 (/* unused */),
    .io_outVec32b_0 (_vs1Split_io_outVec32b_0),
    .io_outVec32b_1 (_vs1Split_io_outVec32b_1),
    .io_outVec32b_2 (_vs1Split_io_outVec32b_2),
    .io_outVec32b_3 (_vs1Split_io_outVec32b_3),
    .io_outVec64b_0 (_vs1Split_io_outVec64b_0),
    .io_outVec64b_1 (_vs1Split_io_outVec64b_1)
  );
  VecDataSplitModule oldVdSplit (
    .io_inVecData   (io_in_bits_data_src_2),
    .io_outVec8b_0  (/* unused */),
    .io_outVec8b_1  (/* unused */),
    .io_outVec8b_2  (/* unused */),
    .io_outVec8b_3  (/* unused */),
    .io_outVec8b_4  (/* unused */),
    .io_outVec8b_5  (/* unused */),
    .io_outVec8b_6  (/* unused */),
    .io_outVec8b_7  (/* unused */),
    .io_outVec8b_8  (/* unused */),
    .io_outVec8b_9  (/* unused */),
    .io_outVec8b_10 (/* unused */),
    .io_outVec8b_11 (/* unused */),
    .io_outVec8b_12 (/* unused */),
    .io_outVec8b_13 (/* unused */),
    .io_outVec8b_14 (/* unused */),
    .io_outVec8b_15 (/* unused */),
    .io_outVec16b_0 (/* unused */),
    .io_outVec16b_1 (/* unused */),
    .io_outVec16b_2 (/* unused */),
    .io_outVec16b_3 (/* unused */),
    .io_outVec16b_4 (/* unused */),
    .io_outVec16b_5 (/* unused */),
    .io_outVec16b_6 (/* unused */),
    .io_outVec16b_7 (/* unused */),
    .io_outVec32b_0 (/* unused */),
    .io_outVec32b_1 (/* unused */),
    .io_outVec32b_2 (/* unused */),
    .io_outVec32b_3 (/* unused */),
    .io_outVec64b_0 (_oldVdSplit_io_outVec64b_0),
    .io_outVec64b_1 (_oldVdSplit_io_outVec64b_1)
  );
  VIMac64b vimacs_0 (
    .clock          (clock),
    .reset          (reset),
    .io_fire        (io_in_valid),
    .io_info_uopIdx (io_in_bits_ctrl_vpu_vuopIdx[5:0]),
    .io_info_vxrm   (io_vxrm),
    .io_srcType_0   (_typeMod_io_out_vs2Type),
    .io_srcType_1   (_typeMod_io_out_vs1Type),
    .io_vs1
      (io_in_bits_ctrl_fuOpType[3]
         ? {_vs1Split_io_outVec32b_2, _vs1Split_io_outVec32b_0}
         : _vs1Split_io_outVec64b_0),
    .io_vs2         (exchangeVs2Vd ? _oldVdSplit_io_outVec64b_0 : vs2VecUsed_0),
    .io_oldVd       (exchangeVs2Vd ? vs2VecUsed_0 : _oldVdSplit_io_outVec64b_0),
    .io_highHalf    (_vimacs_1_io_highHalf_T),
    .io_isMacc
      (_vimacs_1_io_isMacc_T | _vimacs_1_io_isSub_T | _vimacs_1_io_isMacc_T_2
       | _vimacs_1_io_isSub_T_1),
    .io_isSub       (_vimacs_1_io_isSub_T | _vimacs_1_io_isSub_T_1),
    .io_widen       (io_in_bits_ctrl_fuOpType[3]),
    .io_isFixP      (_vimacs_1_io_isFixP_T),
    .io_vd          (_vimacs_0_io_vd),
    .io_vxsat       (_vimacs_0_io_vxsat)
  );
  VIMac64b vimacs_1 (
    .clock          (clock),
    .reset          (reset),
    .io_fire        (io_in_valid),
    .io_info_uopIdx (io_in_bits_ctrl_vpu_vuopIdx[5:0]),
    .io_info_vxrm   (io_vxrm),
    .io_srcType_0   (_typeMod_io_out_vs2Type),
    .io_srcType_1   (_typeMod_io_out_vs1Type),
    .io_vs1
      (io_in_bits_ctrl_fuOpType[3]
         ? {_vs1Split_io_outVec32b_3, _vs1Split_io_outVec32b_1}
         : _vs1Split_io_outVec64b_1),
    .io_vs2         (exchangeVs2Vd ? _oldVdSplit_io_outVec64b_1 : vs2VecUsed_1),
    .io_oldVd       (exchangeVs2Vd ? vs2VecUsed_1 : _oldVdSplit_io_outVec64b_1),
    .io_highHalf    (_vimacs_1_io_highHalf_T),
    .io_isMacc
      (_vimacs_1_io_isMacc_T | _vimacs_1_io_isSub_T | _vimacs_1_io_isMacc_T_2
       | _vimacs_1_io_isSub_T_1),
    .io_isSub       (_vimacs_1_io_isSub_T | _vimacs_1_io_isSub_T_1),
    .io_widen       (io_in_bits_ctrl_fuOpType[3]),
    .io_isFixP      (_vimacs_1_io_isFixP_T),
    .io_vd          (_vimacs_1_io_vd),
    .io_vxsat       (_vimacs_1_io_vxsat)
  );
  Mgu mgu (
    .io_in_vd           ({_vimacs_1_io_vd, _vimacs_0_io_vd}),
    .io_in_oldVd        (dataVec_2_src_2),
    .io_in_mask
      (ctrlVec_2_vpu_vm ? 128'hFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF : dataVec_2_src_3),
    .io_in_info_ta      (ctrlVec_2_vpu_vta),
    .io_in_info_ma      (ctrlVec_2_vpu_vma),
    .io_in_info_vl      (dataVec_2_src_4),
    .io_in_info_vstart  (ctrlVec_2_vpu_vstart),
    .io_in_info_eew
      (ctrlVec_2_fuOpType[3] ? 2'(ctrlVec_2_vpu_vsew + 2'h1) : ctrlVec_2_vpu_vsew),
    .io_in_info_vdIdx   (ctrlVec_2_vpu_vuopIdx[2:0]),
    .io_in_info_narrow  (1'h0),
    .io_in_info_dstMask (1'h0),
    .io_out_vd          (io_out_bits_res_data),
    .io_out_active      (_mgu_io_out_active)
  );
  assign io_out_valid = validVec_2;
  assign io_out_bits_ctrl_robIdx_flag = ctrlVec_2_robIdx_flag;
  assign io_out_bits_ctrl_robIdx_value = ctrlVec_2_robIdx_value;
  assign io_out_bits_ctrl_pdest = ctrlVec_2_pdest;
  assign io_out_bits_ctrl_vecWen = ctrlVec_2_vecWen;
  assign io_out_bits_ctrl_v0Wen = ctrlVec_2_v0Wen;
  assign io_out_bits_res_vxsat =
    |({_vimacs_1_io_vxsat, _vimacs_0_io_vxsat} & _mgu_io_out_active);
endmodule

