TimeQuest Timing Analyzer report for HexpointThermostat
Fri Dec 22 14:22:08 2017
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'CLK'
 12. Setup: 'count5bits:inst1|inst3'
 13. Setup: 'count5bits:inst15|inst3'
 14. Setup: 'count5bits:inst15|inst1'
 15. Setup: 'count5bits:inst1|inst'
 16. Setup: 'count5bits:inst1|inst2'
 17. Setup: 'count5bits:inst15|inst'
 18. Setup: 'count5bits:inst15|inst2'
 19. Setup: 'fbctestclk'
 20. Setup: 'count5bits:inst1|inst1'
 21. Hold: 'count5bits:inst1|inst1'
 22. Hold: 'fbctestclk'
 23. Hold: 'count5bits:inst15|inst2'
 24. Hold: 'CLK'
 25. Hold: 'count5bits:inst15|inst'
 26. Hold: 'count5bits:inst1|inst'
 27. Hold: 'count5bits:inst1|inst2'
 28. Hold: 'count5bits:inst15|inst1'
 29. Hold: 'count5bits:inst15|inst3'
 30. Hold: 'count5bits:inst1|inst3'
 31. Recovery: 'CLK'
 32. Removal: 'CLK'
 33. Setup Transfers
 34. Hold Transfers
 35. Recovery Transfers
 36. Removal Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths Summary
 40. Clock Status Summary
 41. Unconstrained Input Ports
 42. Unconstrained Output Ports
 43. Unconstrained Input Ports
 44. Unconstrained Output Ports
 45. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; HexpointThermostat                                  ;
; Device Family         ; MAX V                                               ;
; Device Name           ; 5M570ZT100C5                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Slow Model                                          ;
; Rise/Fall Delays      ; Unavailable                                         ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; CLK                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                     ;
; count5bits:inst1|inst   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count5bits:inst1|inst }   ;
; count5bits:inst1|inst1  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count5bits:inst1|inst1 }  ;
; count5bits:inst1|inst2  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count5bits:inst1|inst2 }  ;
; count5bits:inst1|inst3  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count5bits:inst1|inst3 }  ;
; count5bits:inst15|inst  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count5bits:inst15|inst }  ;
; count5bits:inst15|inst1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count5bits:inst15|inst1 } ;
; count5bits:inst15|inst2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count5bits:inst15|inst2 } ;
; count5bits:inst15|inst3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { count5bits:inst15|inst3 } ;
; fbctestclk              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fbctestclk }              ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+---------------------------------------------------------------+
; Fmax Summary                                                  ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 58.23 MHz  ; 58.23 MHz       ; CLK                     ;      ;
; 269.47 MHz ; 269.47 MHz      ; count5bits:inst1|inst3  ;      ;
; 269.54 MHz ; 269.54 MHz      ; count5bits:inst15|inst3 ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Setup Summary                                     ;
+-------------------------+---------+---------------+
; Clock                   ; Slack   ; End Point TNS ;
+-------------------------+---------+---------------+
; CLK                     ; -16.172 ; -1026.861     ;
; count5bits:inst1|inst3  ; -2.711  ; -2.711        ;
; count5bits:inst15|inst3 ; -2.710  ; -2.710        ;
; count5bits:inst15|inst1 ; 0.963   ; 0.000         ;
; count5bits:inst1|inst   ; 0.969   ; 0.000         ;
; count5bits:inst1|inst2  ; 0.969   ; 0.000         ;
; count5bits:inst15|inst  ; 1.622   ; 0.000         ;
; count5bits:inst15|inst2 ; 1.967   ; 0.000         ;
; fbctestclk              ; 3.234   ; 0.000         ;
; count5bits:inst1|inst1  ; 3.730   ; 0.000         ;
+-------------------------+---------+---------------+


+--------------------------------------------------+
; Hold Summary                                     ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; count5bits:inst1|inst1  ; -3.590 ; -3.590        ;
; fbctestclk              ; -3.094 ; -3.094        ;
; count5bits:inst15|inst2 ; -1.827 ; -1.827        ;
; CLK                     ; -1.585 ; -1.585        ;
; count5bits:inst15|inst  ; -1.482 ; -1.482        ;
; count5bits:inst1|inst   ; -0.829 ; -0.829        ;
; count5bits:inst1|inst2  ; -0.829 ; -0.829        ;
; count5bits:inst15|inst1 ; -0.823 ; -0.823        ;
; count5bits:inst15|inst3 ; 3.350  ; 0.000         ;
; count5bits:inst1|inst3  ; 3.351  ; 0.000         ;
+-------------------------+--------+---------------+


+---------------------------------+
; Recovery Summary                ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK   ; -13.918 ; -111.344      ;
+-------+---------+---------------+


+-------------------------------+
; Removal Summary               ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 4.703 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------------------------+
; Minimum Pulse Width Summary                      ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; CLK                     ; -2.289 ; -2.289        ;
; fbctestclk              ; -2.289 ; -2.289        ;
; count5bits:inst15|inst  ; 0.161  ; 0.000         ;
; count5bits:inst15|inst1 ; 0.161  ; 0.000         ;
; count5bits:inst15|inst2 ; 0.161  ; 0.000         ;
; count5bits:inst15|inst3 ; 0.161  ; 0.000         ;
; count5bits:inst1|inst   ; 0.161  ; 0.000         ;
; count5bits:inst1|inst1  ; 0.161  ; 0.000         ;
; count5bits:inst1|inst2  ; 0.161  ; 0.000         ;
; count5bits:inst1|inst3  ; 0.161  ; 0.000         ;
+-------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'CLK'                                                                                                                                    ;
+---------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -16.172 ; SetpointRegister:inst13|inst8  ; SetpointRegister:inst13|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.851     ;
; -16.148 ; SetpointRegister:inst14|inst5  ; SetpointRegister:inst14|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.827     ;
; -16.089 ; SetpointRegister:inst10|inst8  ; SetpointRegister:inst10|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.768     ;
; -15.914 ; SetpointRegister:inst10|inst11 ; SetpointRegister:inst10|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.593     ;
; -15.896 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.575     ;
; -15.860 ; SetpointRegister:inst10|inst4  ; SetpointRegister:inst10|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.539     ;
; -15.633 ; SetpointRegister:inst10|inst6  ; SetpointRegister:inst10|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.312     ;
; -15.613 ; SetpointRegister:inst13|inst9  ; SetpointRegister:inst13|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.292     ;
; -15.596 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.275     ;
; -15.560 ; SetpointRegister:inst10|inst8  ; SetpointRegister:inst10|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.239     ;
; -15.548 ; SetpointRegister:inst10|inst8  ; SetpointRegister:inst10|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.227     ;
; -15.480 ; SetpointRegister:inst13|inst7  ; SetpointRegister:inst13|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.159     ;
; -15.479 ; SetpointRegister:inst13|inst4  ; SetpointRegister:inst13|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.158     ;
; -15.445 ; SetpointRegister:inst13|inst11 ; SetpointRegister:inst13|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.124     ;
; -15.419 ; SetpointRegister:inst11|inst8  ; SetpointRegister:inst11|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.098     ;
; -15.415 ; SetpointRegister:inst11|inst8  ; SetpointRegister:inst11|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.094     ;
; -15.385 ; SetpointRegister:inst10|inst11 ; SetpointRegister:inst10|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.064     ;
; -15.373 ; SetpointRegister:inst10|inst11 ; SetpointRegister:inst10|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.052     ;
; -15.356 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.035     ;
; -15.331 ; SetpointRegister:inst10|inst4  ; SetpointRegister:inst10|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 16.010     ;
; -15.319 ; SetpointRegister:inst10|inst4  ; SetpointRegister:inst10|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.998     ;
; -15.313 ; SetpointRegister:inst11|inst11 ; SetpointRegister:inst11|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.992     ;
; -15.309 ; SetpointRegister:inst11|inst11 ; SetpointRegister:inst11|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.988     ;
; -15.303 ; SetpointRegister:inst11|inst8  ; SetpointRegister:inst11|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.982     ;
; -15.199 ; SetpointRegister:inst13|inst6  ; SetpointRegister:inst13|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.878     ;
; -15.197 ; SetpointRegister:inst11|inst11 ; SetpointRegister:inst11|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.876     ;
; -15.190 ; SetpointRegister:inst10|inst10 ; SetpointRegister:inst10|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.869     ;
; -15.181 ; SetpointRegister:inst11|inst13 ; SetpointRegister:inst11|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.860     ;
; -15.177 ; SetpointRegister:inst11|inst13 ; SetpointRegister:inst11|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.856     ;
; -15.104 ; SetpointRegister:inst10|inst6  ; SetpointRegister:inst10|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.783     ;
; -15.092 ; SetpointRegister:inst10|inst6  ; SetpointRegister:inst10|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.771     ;
; -15.065 ; SetpointRegister:inst11|inst13 ; SetpointRegister:inst11|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.744     ;
; -15.060 ; SetpointRegister:inst13|inst5  ; SetpointRegister:inst13|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.739     ;
; -14.956 ; SetpointRegister:inst13|inst8  ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.635     ;
; -14.939 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.618     ;
; -14.914 ; SetpointRegister:inst10|inst5  ; SetpointRegister:inst10|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.593     ;
; -14.905 ; SetpointRegister:inst14|inst6  ; SetpointRegister:inst14|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.584     ;
; -14.777 ; SetpointRegister:inst11|inst7  ; SetpointRegister:inst11|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.456     ;
; -14.773 ; SetpointRegister:inst11|inst7  ; SetpointRegister:inst11|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.452     ;
; -14.767 ; SetpointRegister:inst9|inst5   ; SetpointRegister:inst9|inst2   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.446     ;
; -14.757 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst7  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.436     ;
; -14.685 ; SetpointRegister:inst14|inst7  ; SetpointRegister:inst14|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.364     ;
; -14.664 ; SetpointRegister:inst14|inst9  ; SetpointRegister:inst14|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.343     ;
; -14.661 ; SetpointRegister:inst10|inst10 ; SetpointRegister:inst10|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.340     ;
; -14.661 ; SetpointRegister:inst11|inst7  ; SetpointRegister:inst11|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.340     ;
; -14.656 ; SetpointRegister:inst13|inst9  ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.335     ;
; -14.656 ; SetpointRegister:inst14|inst8  ; SetpointRegister:inst14|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.335     ;
; -14.649 ; SetpointRegister:inst10|inst10 ; SetpointRegister:inst10|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.328     ;
; -14.646 ; SetpointRegister:inst14|inst4  ; SetpointRegister:inst14|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.325     ;
; -14.639 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.318     ;
; -14.523 ; SetpointRegister:inst14|inst10 ; SetpointRegister:inst14|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.202     ;
; -14.517 ; SetpointRegister:inst11|inst5  ; SetpointRegister:inst11|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.196     ;
; -14.514 ; SetpointRegister:inst11|inst6  ; SetpointRegister:inst11|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.193     ;
; -14.513 ; SetpointRegister:inst11|inst5  ; SetpointRegister:inst11|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.192     ;
; -14.511 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst8  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.190     ;
; -14.510 ; SetpointRegister:inst11|inst6  ; SetpointRegister:inst11|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.189     ;
; -14.498 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.177     ;
; -14.493 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.172     ;
; -14.488 ; SetpointRegister:inst13|inst11 ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.167     ;
; -14.474 ; SetpointRegister:inst13|inst9  ; SetpointRegister:inst13|inst7  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.153     ;
; -14.457 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst7  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.136     ;
; -14.453 ; SetpointRegister:inst14|inst5  ; SetpointRegister:inst14|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.132     ;
; -14.401 ; SetpointRegister:inst11|inst5  ; SetpointRegister:inst11|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.080     ;
; -14.399 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.078     ;
; -14.398 ; SetpointRegister:inst11|inst6  ; SetpointRegister:inst11|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.077     ;
; -14.394 ; SetpointRegister:inst14|inst5  ; SetpointRegister:inst14|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.073     ;
; -14.387 ; SetpointRegister:inst9|inst5   ; SetpointRegister:inst9|inst3   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.066     ;
; -14.385 ; SetpointRegister:inst10|inst5  ; SetpointRegister:inst10|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.064     ;
; -14.377 ; SetpointRegister:inst9|inst5   ; SetpointRegister:inst9|inst1   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.056     ;
; -14.373 ; SetpointRegister:inst10|inst5  ; SetpointRegister:inst10|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.052     ;
; -14.355 ; SetpointRegister:inst13|inst8  ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 15.034     ;
; -14.306 ; SetpointRegister:inst13|inst11 ; SetpointRegister:inst13|inst7  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.985     ;
; -14.294 ; SetpointRegister:inst13|inst8  ; SetpointRegister:inst13|inst7  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.973     ;
; -14.264 ; SetpointRegister:inst13|inst7  ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.943     ;
; -14.241 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.920     ;
; -14.228 ; SetpointRegister:inst13|inst9  ; SetpointRegister:inst13|inst8  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.907     ;
; -14.217 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst7  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.896     ;
; -14.215 ; SetpointRegister:inst13|inst9  ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.894     ;
; -14.211 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst8  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.890     ;
; -14.210 ; SetpointRegister:inst13|inst9  ; SetpointRegister:inst13|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.889     ;
; -14.198 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.877     ;
; -14.193 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.872     ;
; -14.190 ; SetpointRegister:inst13|inst8  ; SetpointRegister:inst13|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.869     ;
; -14.116 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.795     ;
; -14.060 ; SetpointRegister:inst13|inst11 ; SetpointRegister:inst13|inst8  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.739     ;
; -14.047 ; SetpointRegister:inst13|inst11 ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.726     ;
; -14.044 ; SetpointRegister:inst11|inst13 ; SetpointRegister:inst11|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.723     ;
; -14.042 ; SetpointRegister:inst13|inst11 ; SetpointRegister:inst13|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.721     ;
; -13.988 ; SetpointRegister:inst11|inst3  ; SetpointRegister:inst11|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.667     ;
; -13.983 ; SetpointRegister:inst13|inst6  ; SetpointRegister:inst13|inst4  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.662     ;
; -13.971 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst8  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.650     ;
; -13.958 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst5  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.637     ;
; -13.957 ; SetpointRegister:inst13|inst8  ; SetpointRegister:inst13|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.636     ;
; -13.953 ; SetpointRegister:inst13|inst10 ; SetpointRegister:inst13|inst6  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.632     ;
; -13.948 ; SetpointRegister:inst9|inst11  ; SetpointRegister:inst9|inst9   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.627     ;
; -13.948 ; SetpointRegister:inst10|inst13 ; SetpointRegister:inst10|inst3  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.627     ;
; -13.941 ; SetpointRegister:inst13|inst12 ; SetpointRegister:inst13|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.620     ;
; -13.940 ; SetpointRegister:inst11|inst3  ; SetpointRegister:inst11|inst2  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.619     ;
; -13.915 ; SetpointRegister:inst13|inst13 ; SetpointRegister:inst13|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.594     ;
; -13.894 ; SetpointRegister:inst9|inst9   ; SetpointRegister:inst9|inst2   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 14.573     ;
+---------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'count5bits:inst1|inst3'                                                                                                                     ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -2.711 ; count5bits:inst1|inst4 ; count5bits:inst1|inst4 ; count5bits:inst1|inst3 ; count5bits:inst1|inst3 ; 1.000        ; 0.000      ; 3.390      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'count5bits:inst15|inst3'                                                                                                                        ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.710 ; count5bits:inst15|inst4 ; count5bits:inst15|inst4 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; 1.000        ; 0.000      ; 3.389      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'count5bits:inst15|inst1'                                                                                                                       ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.963 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst1 ; 0.500        ; 3.706      ; 3.416      ;
; 1.463 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst1 ; 1.000        ; 3.706      ; 3.416      ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'count5bits:inst1|inst'                                                                                                                    ;
+-------+------------------------+------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+-----------------------+--------------+------------+------------+
; 0.969 ; count5bits:inst1|inst1 ; count5bits:inst1|inst1 ; count5bits:inst1|inst1 ; count5bits:inst1|inst ; 0.500        ; 3.686      ; 3.390      ;
; 1.469 ; count5bits:inst1|inst1 ; count5bits:inst1|inst1 ; count5bits:inst1|inst1 ; count5bits:inst1|inst ; 1.000        ; 3.686      ; 3.390      ;
+-------+------------------------+------------------------+------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'count5bits:inst1|inst2'                                                                                                                    ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.969 ; count5bits:inst1|inst3 ; count5bits:inst1|inst3 ; count5bits:inst1|inst3 ; count5bits:inst1|inst2 ; 0.500        ; 3.686      ; 3.390      ;
; 1.469 ; count5bits:inst1|inst3 ; count5bits:inst1|inst3 ; count5bits:inst1|inst3 ; count5bits:inst1|inst2 ; 1.000        ; 3.686      ; 3.390      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'count5bits:inst15|inst'                                                                                                                       ;
+-------+-------------------------+-------------------------+-------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+------------------------+--------------+------------+------------+
; 1.622 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst ; 0.500        ; 4.779      ; 3.830      ;
; 2.122 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst ; 1.000        ; 4.779      ; 3.830      ;
+-------+-------------------------+-------------------------+-------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'count5bits:inst15|inst2'                                                                                                                       ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 1.967 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst2 ; 0.500        ; 4.715      ; 3.421      ;
; 2.467 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst2 ; 1.000        ; 4.715      ; 3.421      ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'fbctestclk'                                                                                                                  ;
+-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; 3.234 ; count5bits:inst1|inst ; count5bits:inst1|inst ; count5bits:inst1|inst ; fbctestclk  ; 0.500        ; 5.975      ; 3.414      ;
; 3.734 ; count5bits:inst1|inst ; count5bits:inst1|inst ; count5bits:inst1|inst ; fbctestclk  ; 1.000        ; 5.975      ; 3.414      ;
+-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'count5bits:inst1|inst1'                                                                                                                    ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 3.730 ; count5bits:inst1|inst2 ; count5bits:inst1|inst2 ; count5bits:inst1|inst2 ; count5bits:inst1|inst1 ; 0.500        ; 6.471      ; 3.414      ;
; 4.230 ; count5bits:inst1|inst2 ; count5bits:inst1|inst2 ; count5bits:inst1|inst2 ; count5bits:inst1|inst1 ; 1.000        ; 6.471      ; 3.414      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'count5bits:inst1|inst1'                                                                                                                      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -3.590 ; count5bits:inst1|inst2 ; count5bits:inst1|inst2 ; count5bits:inst1|inst2 ; count5bits:inst1|inst1 ; 0.000        ; 6.471      ; 3.414      ;
; -3.090 ; count5bits:inst1|inst2 ; count5bits:inst1|inst2 ; count5bits:inst1|inst2 ; count5bits:inst1|inst1 ; -0.500       ; 6.471      ; 3.414      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'fbctestclk'                                                                                                                    ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; -3.094 ; count5bits:inst1|inst ; count5bits:inst1|inst ; count5bits:inst1|inst ; fbctestclk  ; 0.000        ; 5.975      ; 3.414      ;
; -2.594 ; count5bits:inst1|inst ; count5bits:inst1|inst ; count5bits:inst1|inst ; fbctestclk  ; -0.500       ; 5.975      ; 3.414      ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'count5bits:inst15|inst2'                                                                                                                         ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.827 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst2 ; 0.000        ; 4.715      ; 3.421      ;
; -1.327 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; count5bits:inst15|inst2 ; -0.500       ; 4.715      ; 3.421      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'CLK'                                                                                                                                                      ;
+--------+------------------------------------+------------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.585 ; count5bits:inst15|inst             ; count5bits:inst15|inst             ; count5bits:inst15|inst ; CLK         ; 0.000        ; 4.832      ; 3.780      ;
; -1.085 ; count5bits:inst15|inst             ; count5bits:inst15|inst             ; count5bits:inst15|inst ; CLK         ; -0.500       ; 4.832      ; 3.780      ;
; 3.109  ; loadSignalGen:inst34|fstate.state3 ; loadSignalGen:inst34|fstate.state4 ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.148      ;
; 3.129  ; loadSignalGen:inst34|fstate.state5 ; loadSignalGen:inst34|fstate.state6 ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.168      ;
; 3.141  ; loadSignalGen:inst34|fstate.state4 ; loadSignalGen:inst34|fstate.state5 ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.180      ;
; 3.350  ; SetpointRegister:inst14|inst4      ; SetpointRegister:inst14|inst4      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.389      ;
; 3.350  ; SetpointRegister:inst12|inst10     ; SetpointRegister:inst12|inst10     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.389      ;
; 3.351  ; SetpointRegister:inst13|inst2      ; SetpointRegister:inst13|inst2      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.390      ;
; 3.351  ; SetpointRegister:inst12|inst2      ; SetpointRegister:inst12|inst2      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.390      ;
; 3.353  ; loadSignalGen:inst34|fstate.Origin ; loadSignalGen:inst34|fstate.state1 ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.392      ;
; 3.354  ; loadSignalGen:inst34|fstate.state2 ; loadSignalGen:inst34|fstate.state3 ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.393      ;
; 3.362  ; SetpointRegister:inst10|inst10     ; SetpointRegister:inst10|inst10     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.401      ;
; 3.362  ; SetpointRegister:inst14|inst11     ; SetpointRegister:inst14|inst11     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.401      ;
; 3.364  ; SetpointRegister:inst10|inst11     ; SetpointRegister:inst10|inst11     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.403      ;
; 3.365  ; SetpointRegister:inst10|inst13     ; SetpointRegister:inst10|inst13     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.404      ;
; 3.376  ; SetpointRegister:inst9|inst11      ; SetpointRegister:inst9|inst11      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.415      ;
; 3.377  ; SetpointRegister:inst12|inst4      ; SetpointRegister:inst12|inst4      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.416      ;
; 3.377  ; SetpointRegister:inst12|inst13     ; SetpointRegister:inst12|inst13     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.416      ;
; 3.418  ; SetpointRegister:inst9|inst7       ; SetpointRegister:inst9|inst7       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.457      ;
; 3.740  ; SetpointRegister:inst13|inst9      ; SetpointRegister:inst13|inst9      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.779      ;
; 3.740  ; SetpointRegister:inst13|inst11     ; SetpointRegister:inst13|inst11     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.779      ;
; 3.741  ; SetpointRegister:inst11|inst12     ; SetpointRegister:inst11|inst12     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.780      ;
; 3.741  ; SetpointRegister:inst10|inst12     ; SetpointRegister:inst10|inst12     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.780      ;
; 3.751  ; SetpointRegister:inst11|inst1      ; SetpointRegister:inst11|inst1      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.790      ;
; 3.751  ; SetpointRegister:inst12|inst1      ; SetpointRegister:inst12|inst1      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.790      ;
; 3.751  ; SetpointRegister:inst14|inst2      ; SetpointRegister:inst14|inst2      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.790      ;
; 3.752  ; SetpointRegister:inst14|inst3      ; SetpointRegister:inst14|inst3      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.791      ;
; 3.752  ; SetpointRegister:inst12|inst3      ; SetpointRegister:inst12|inst3      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.791      ;
; 3.752  ; SetpointRegister:inst13|inst6      ; SetpointRegister:inst13|inst6      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.791      ;
; 3.764  ; SetpointRegister:inst11|inst2      ; SetpointRegister:inst11|inst2      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.803      ;
; 3.764  ; SetpointRegister:inst10|inst6      ; SetpointRegister:inst10|inst6      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.803      ;
; 3.764  ; SetpointRegister:inst14|inst6      ; SetpointRegister:inst14|inst6      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.803      ;
; 3.764  ; SetpointRegister:inst14|inst8      ; SetpointRegister:inst14|inst8      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.803      ;
; 3.765  ; SetpointRegister:inst11|inst9      ; SetpointRegister:inst11|inst9      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.804      ;
; 3.765  ; SetpointRegister:inst10|inst9      ; SetpointRegister:inst10|inst9      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.804      ;
; 3.787  ; SetpointRegister:inst13|inst1      ; SetpointRegister:inst13|inst1      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.826      ;
; 3.790  ; SetpointRegister:inst14|inst12     ; SetpointRegister:inst14|inst12     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.829      ;
; 3.799  ; SetpointRegister:inst10|inst2      ; SetpointRegister:inst10|inst2      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.838      ;
; 3.801  ; SetpointRegister:inst10|inst3      ; SetpointRegister:inst10|inst3      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.840      ;
; 3.812  ; SetpointRegister:inst12|inst6      ; SetpointRegister:inst12|inst6      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 3.851      ;
; 4.149  ; loadSignalGen:inst34|fstate.state1 ; loadSignalGen:inst34|fstate.state2 ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.188      ;
; 4.204  ; loadSignalGen:inst34|fstate.state6 ; loadSignalGen:inst34|fstate.state7 ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.243      ;
; 4.483  ; SetpointRegister:inst14|inst7      ; SetpointRegister:inst14|inst7      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.522      ;
; 4.781  ; SetpointRegister:inst11|inst11     ; SetpointRegister:inst11|inst11     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.820      ;
; 4.810  ; SetpointRegister:inst11|inst6      ; SetpointRegister:inst11|inst6      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.849      ;
; 4.811  ; SetpointRegister:inst12|inst12     ; SetpointRegister:inst12|inst12     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.850      ;
; 4.866  ; SetpointRegister:inst14|inst1      ; SetpointRegister:inst14|inst1      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.905      ;
; 4.922  ; SetpointRegister:inst13|inst3      ; SetpointRegister:inst13|inst3      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.961      ;
; 4.960  ; SetpointRegister:inst13|inst8      ; SetpointRegister:inst13|inst8      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 4.999      ;
; 5.228  ; SetpointRegister:inst11|inst10     ; SetpointRegister:inst11|inst10     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.267      ;
; 5.229  ; SetpointRegister:inst11|inst8      ; SetpointRegister:inst11|inst8      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.268      ;
; 5.230  ; SetpointRegister:inst14|inst9      ; SetpointRegister:inst14|inst9      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.269      ;
; 5.240  ; SetpointRegister:inst9|inst4       ; SetpointRegister:inst9|inst4       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.279      ;
; 5.242  ; SetpointRegister:inst9|inst8       ; SetpointRegister:inst9|inst8       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.281      ;
; 5.244  ; SetpointRegister:inst12|inst8      ; SetpointRegister:inst12|inst8      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.283      ;
; 5.254  ; SetpointRegister:inst10|inst1      ; SetpointRegister:inst10|inst1      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.293      ;
; 5.262  ; SetpointRegister:inst9|inst3       ; SetpointRegister:inst9|inst3       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.301      ;
; 5.266  ; SetpointRegister:inst9|inst9       ; SetpointRegister:inst9|inst9       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.305      ;
; 5.287  ; SetpointRegister:inst12|inst11     ; SetpointRegister:inst12|inst11     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.326      ;
; 5.416  ; SetpointRegister:inst11|inst3      ; SetpointRegister:inst11|inst3      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.455      ;
; 5.428  ; SetpointRegister:inst12|inst7      ; SetpointRegister:inst12|inst7      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.467      ;
; 5.429  ; SetpointRegister:inst9|inst6       ; SetpointRegister:inst9|inst6       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.468      ;
; 5.429  ; SetpointRegister:inst12|inst9      ; SetpointRegister:inst12|inst9      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.468      ;
; 5.431  ; SetpointRegister:inst10|inst8      ; SetpointRegister:inst10|inst8      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.470      ;
; 5.431  ; SetpointRegister:inst13|inst4      ; SetpointRegister:inst13|inst4      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.470      ;
; 5.441  ; SetpointRegister:inst11|inst4      ; SetpointRegister:inst11|inst4      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.480      ;
; 5.441  ; SetpointRegister:inst11|inst7      ; SetpointRegister:inst11|inst7      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.480      ;
; 5.441  ; SetpointRegister:inst11|inst13     ; SetpointRegister:inst11|inst13     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.480      ;
; 5.441  ; SetpointRegister:inst10|inst7      ; SetpointRegister:inst10|inst7      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.480      ;
; 5.442  ; SetpointRegister:inst14|inst13     ; SetpointRegister:inst14|inst13     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.481      ;
; 5.467  ; SetpointRegister:inst9|inst2       ; SetpointRegister:inst9|inst2       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 5.506      ;
; 6.371  ; SetpointRegister:inst13|inst13     ; SetpointRegister:inst13|inst13     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 6.410      ;
; 6.416  ; SetpointRegister:inst9|inst13      ; SetpointRegister:inst9|inst13      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 6.455      ;
; 6.488  ; SetpointRegister:inst13|inst12     ; SetpointRegister:inst13|inst12     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 6.527      ;
; 6.536  ; SetpointRegister:inst9|inst12      ; SetpointRegister:inst9|inst12      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 6.575      ;
; 6.647  ; SetpointRegister:inst12|inst5      ; SetpointRegister:inst12|inst5      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 6.686      ;
; 7.018  ; SetpointRegister:inst10|inst4      ; SetpointRegister:inst10|inst4      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 7.057      ;
; 7.336  ; SetpointRegister:inst10|inst5      ; SetpointRegister:inst10|inst5      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 7.375      ;
; 7.906  ; SetpointRegister:inst9|inst1       ; SetpointRegister:inst9|inst1       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 7.945      ;
; 8.122  ; SetpointRegister:inst14|inst10     ; SetpointRegister:inst14|inst10     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 8.161      ;
; 8.173  ; SetpointRegister:inst9|inst10      ; SetpointRegister:inst9|inst10      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 8.212      ;
; 8.436  ; SetpointRegister:inst11|inst5      ; SetpointRegister:inst11|inst5      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 8.475      ;
; 8.520  ; SetpointRegister:inst14|inst5      ; SetpointRegister:inst14|inst5      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 8.559      ;
; 8.608  ; SetpointRegister:inst9|inst5       ; SetpointRegister:inst9|inst5       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 8.647      ;
; 8.649  ; SetpointRegister:inst13|inst10     ; SetpointRegister:inst13|inst10     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 8.688      ;
; 8.679  ; SetpointRegister:inst13|inst7      ; SetpointRegister:inst13|inst7      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 8.718      ;
; 8.798  ; SetpointRegister:inst13|inst5      ; SetpointRegister:inst13|inst5      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 8.837      ;
; 10.310 ; SetpointRegister:inst9|inst2       ; SetpointRegister:inst9|inst1       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.349     ;
; 10.332 ; SetpointRegister:inst9|inst13      ; SetpointRegister:inst9|inst12      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.371     ;
; 10.348 ; SetpointRegister:inst9|inst6       ; SetpointRegister:inst9|inst5       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.387     ;
; 10.371 ; SetpointRegister:inst11|inst10     ; SetpointRegister:inst11|inst9      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.410     ;
; 10.377 ; SetpointRegister:inst14|inst13     ; SetpointRegister:inst14|inst12     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.416     ;
; 10.429 ; SetpointRegister:inst12|inst2      ; SetpointRegister:inst12|inst1      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.468     ;
; 10.449 ; SetpointRegister:inst9|inst3       ; SetpointRegister:inst9|inst1       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.488     ;
; 10.452 ; SetpointRegister:inst12|inst7      ; SetpointRegister:inst12|inst5      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.491     ;
; 10.459 ; SetpointRegister:inst12|inst7      ; SetpointRegister:inst12|inst6      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.498     ;
; 10.464 ; SetpointRegister:inst12|inst11     ; SetpointRegister:inst12|inst9      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.503     ;
; 10.471 ; SetpointRegister:inst14|inst2      ; SetpointRegister:inst14|inst1      ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.510     ;
; 10.496 ; SetpointRegister:inst12|inst13     ; SetpointRegister:inst12|inst12     ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.535     ;
; 10.527 ; SetpointRegister:inst9|inst8       ; SetpointRegister:inst9|inst6       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 10.566     ;
+--------+------------------------------------+------------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'count5bits:inst15|inst'                                                                                                                         ;
+--------+-------------------------+-------------------------+-------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+------------------------+--------------+------------+------------+
; -1.482 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst ; 0.000        ; 4.779      ; 3.830      ;
; -0.982 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; count5bits:inst15|inst ; -0.500       ; 4.779      ; 3.830      ;
+--------+-------------------------+-------------------------+-------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'count5bits:inst1|inst'                                                                                                                      ;
+--------+------------------------+------------------------+------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+-----------------------+--------------+------------+------------+
; -0.829 ; count5bits:inst1|inst1 ; count5bits:inst1|inst1 ; count5bits:inst1|inst1 ; count5bits:inst1|inst ; 0.000        ; 3.686      ; 3.390      ;
; -0.329 ; count5bits:inst1|inst1 ; count5bits:inst1|inst1 ; count5bits:inst1|inst1 ; count5bits:inst1|inst ; -0.500       ; 3.686      ; 3.390      ;
+--------+------------------------+------------------------+------------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'count5bits:inst1|inst2'                                                                                                                      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.829 ; count5bits:inst1|inst3 ; count5bits:inst1|inst3 ; count5bits:inst1|inst3 ; count5bits:inst1|inst2 ; 0.000        ; 3.686      ; 3.390      ;
; -0.329 ; count5bits:inst1|inst3 ; count5bits:inst1|inst3 ; count5bits:inst1|inst3 ; count5bits:inst1|inst2 ; -0.500       ; 3.686      ; 3.390      ;
+--------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'count5bits:inst15|inst1'                                                                                                                         ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.823 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst1 ; 0.000        ; 3.706      ; 3.416      ;
; -0.323 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; count5bits:inst15|inst1 ; -0.500       ; 3.706      ; 3.416      ;
+--------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'count5bits:inst15|inst3'                                                                                                                        ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 3.350 ; count5bits:inst15|inst4 ; count5bits:inst15|inst4 ; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; 0.000        ; 0.000      ; 3.389      ;
+-------+-------------------------+-------------------------+-------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'count5bits:inst1|inst3'                                                                                                                     ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+
; 3.351 ; count5bits:inst1|inst4 ; count5bits:inst1|inst4 ; count5bits:inst1|inst3 ; count5bits:inst1|inst3 ; 0.000        ; 0.000      ; 3.390      ;
+-------+------------------------+------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery: 'CLK'                                                                                                                                         ;
+---------+-------------------------+------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                            ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+------------------------------------+-------------------------+-------------+--------------+------------+------------+
; -13.918 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 0.141      ; 14.738     ;
; -13.918 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 0.141      ; 14.738     ;
; -13.918 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 0.141      ; 14.738     ;
; -13.918 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 0.141      ; 14.738     ;
; -13.918 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 0.141      ; 14.738     ;
; -13.918 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 0.141      ; 14.738     ;
; -13.918 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 0.141      ; 14.738     ;
; -13.918 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 0.141      ; 14.738     ;
; -7.575  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 13.080     ;
; -7.575  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 13.080     ;
; -7.575  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 13.080     ;
; -7.575  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 13.080     ;
; -7.575  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 13.080     ;
; -7.575  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 13.080     ;
; -7.575  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 13.080     ;
; -7.575  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst3 ; CLK         ; 0.500        ; 4.832      ; 13.080     ;
; -7.075  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 13.080     ;
; -7.075  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 13.080     ;
; -7.075  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 13.080     ;
; -7.075  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 13.080     ;
; -7.075  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 13.080     ;
; -7.075  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 13.080     ;
; -7.075  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 13.080     ;
; -7.075  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst3 ; CLK         ; 1.000        ; 4.832      ; 13.080     ;
; -5.216  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst1 ; CLK         ; 0.500        ; 4.832      ; 10.721     ;
; -5.216  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst1 ; CLK         ; 0.500        ; 4.832      ; 10.721     ;
; -5.216  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst1 ; CLK         ; 0.500        ; 4.832      ; 10.721     ;
; -5.216  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst1 ; CLK         ; 0.500        ; 4.832      ; 10.721     ;
; -5.216  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst1 ; CLK         ; 0.500        ; 4.832      ; 10.721     ;
; -5.216  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst1 ; CLK         ; 0.500        ; 4.832      ; 10.721     ;
; -5.216  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst1 ; CLK         ; 0.500        ; 4.832      ; 10.721     ;
; -5.216  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst1 ; CLK         ; 0.500        ; 4.832      ; 10.721     ;
; -4.981  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst2 ; CLK         ; 0.500        ; 4.832      ; 10.486     ;
; -4.981  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst2 ; CLK         ; 0.500        ; 4.832      ; 10.486     ;
; -4.981  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst2 ; CLK         ; 0.500        ; 4.832      ; 10.486     ;
; -4.981  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst2 ; CLK         ; 0.500        ; 4.832      ; 10.486     ;
; -4.981  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst2 ; CLK         ; 0.500        ; 4.832      ; 10.486     ;
; -4.981  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst2 ; CLK         ; 0.500        ; 4.832      ; 10.486     ;
; -4.981  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst2 ; CLK         ; 0.500        ; 4.832      ; 10.486     ;
; -4.981  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst2 ; CLK         ; 0.500        ; 4.832      ; 10.486     ;
; -4.716  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst1 ; CLK         ; 1.000        ; 4.832      ; 10.721     ;
; -4.716  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst1 ; CLK         ; 1.000        ; 4.832      ; 10.721     ;
; -4.716  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst1 ; CLK         ; 1.000        ; 4.832      ; 10.721     ;
; -4.716  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst1 ; CLK         ; 1.000        ; 4.832      ; 10.721     ;
; -4.716  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst1 ; CLK         ; 1.000        ; 4.832      ; 10.721     ;
; -4.716  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst1 ; CLK         ; 1.000        ; 4.832      ; 10.721     ;
; -4.716  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst1 ; CLK         ; 1.000        ; 4.832      ; 10.721     ;
; -4.716  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst1 ; CLK         ; 1.000        ; 4.832      ; 10.721     ;
; -4.563  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 10.068     ;
; -4.563  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 10.068     ;
; -4.563  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 10.068     ;
; -4.563  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 10.068     ;
; -4.563  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 10.068     ;
; -4.563  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 10.068     ;
; -4.563  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 10.068     ;
; -4.563  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst  ; CLK         ; 0.500        ; 4.832      ; 10.068     ;
; -4.481  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst2 ; CLK         ; 1.000        ; 4.832      ; 10.486     ;
; -4.481  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst2 ; CLK         ; 1.000        ; 4.832      ; 10.486     ;
; -4.481  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst2 ; CLK         ; 1.000        ; 4.832      ; 10.486     ;
; -4.481  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst2 ; CLK         ; 1.000        ; 4.832      ; 10.486     ;
; -4.481  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst2 ; CLK         ; 1.000        ; 4.832      ; 10.486     ;
; -4.481  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst2 ; CLK         ; 1.000        ; 4.832      ; 10.486     ;
; -4.481  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst2 ; CLK         ; 1.000        ; 4.832      ; 10.486     ;
; -4.481  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst2 ; CLK         ; 1.000        ; 4.832      ; 10.486     ;
; -4.063  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst  ; CLK         ; 1.000        ; 4.832      ; 10.068     ;
; -4.063  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst  ; CLK         ; 1.000        ; 4.832      ; 10.068     ;
; -4.063  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst  ; CLK         ; 1.000        ; 4.832      ; 10.068     ;
; -4.063  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst  ; CLK         ; 1.000        ; 4.832      ; 10.068     ;
; -4.063  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst  ; CLK         ; 1.000        ; 4.832      ; 10.068     ;
; -4.063  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst  ; CLK         ; 1.000        ; 4.832      ; 10.068     ;
; -4.063  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst  ; CLK         ; 1.000        ; 4.832      ; 10.068     ;
; -4.063  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst  ; CLK         ; 1.000        ; 4.832      ; 10.068     ;
+---------+-------------------------+------------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal: 'CLK'                                                                                                                                         ;
+--------+-------------------------+------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                            ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 4.703  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst  ; CLK         ; 0.000        ; 4.832      ; 10.068     ;
; 4.703  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst  ; CLK         ; 0.000        ; 4.832      ; 10.068     ;
; 4.703  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst  ; CLK         ; 0.000        ; 4.832      ; 10.068     ;
; 4.703  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst  ; CLK         ; 0.000        ; 4.832      ; 10.068     ;
; 4.703  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst  ; CLK         ; 0.000        ; 4.832      ; 10.068     ;
; 4.703  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst  ; CLK         ; 0.000        ; 4.832      ; 10.068     ;
; 4.703  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst  ; CLK         ; 0.000        ; 4.832      ; 10.068     ;
; 4.703  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst  ; CLK         ; 0.000        ; 4.832      ; 10.068     ;
; 5.121  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 10.486     ;
; 5.121  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 10.486     ;
; 5.121  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 10.486     ;
; 5.121  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 10.486     ;
; 5.121  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 10.486     ;
; 5.121  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 10.486     ;
; 5.121  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 10.486     ;
; 5.121  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst2 ; CLK         ; 0.000        ; 4.832      ; 10.486     ;
; 5.203  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst  ; CLK         ; -0.500       ; 4.832      ; 10.068     ;
; 5.203  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst  ; CLK         ; -0.500       ; 4.832      ; 10.068     ;
; 5.203  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst  ; CLK         ; -0.500       ; 4.832      ; 10.068     ;
; 5.203  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst  ; CLK         ; -0.500       ; 4.832      ; 10.068     ;
; 5.203  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst  ; CLK         ; -0.500       ; 4.832      ; 10.068     ;
; 5.203  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst  ; CLK         ; -0.500       ; 4.832      ; 10.068     ;
; 5.203  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst  ; CLK         ; -0.500       ; 4.832      ; 10.068     ;
; 5.203  ; count5bits:inst15|inst  ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst  ; CLK         ; -0.500       ; 4.832      ; 10.068     ;
; 5.356  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 10.721     ;
; 5.356  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 10.721     ;
; 5.356  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 10.721     ;
; 5.356  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 10.721     ;
; 5.356  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 10.721     ;
; 5.356  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 10.721     ;
; 5.356  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 10.721     ;
; 5.356  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst1 ; CLK         ; 0.000        ; 4.832      ; 10.721     ;
; 5.621  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 10.486     ;
; 5.621  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 10.486     ;
; 5.621  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 10.486     ;
; 5.621  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 10.486     ;
; 5.621  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 10.486     ;
; 5.621  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 10.486     ;
; 5.621  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 10.486     ;
; 5.621  ; count5bits:inst15|inst2 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst2 ; CLK         ; -0.500       ; 4.832      ; 10.486     ;
; 5.856  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 10.721     ;
; 5.856  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 10.721     ;
; 5.856  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 10.721     ;
; 5.856  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 10.721     ;
; 5.856  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 10.721     ;
; 5.856  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 10.721     ;
; 5.856  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 10.721     ;
; 5.856  ; count5bits:inst15|inst1 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst1 ; CLK         ; -0.500       ; 4.832      ; 10.721     ;
; 7.715  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 4.832      ; 13.080     ;
; 7.715  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 4.832      ; 13.080     ;
; 7.715  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 4.832      ; 13.080     ;
; 7.715  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 4.832      ; 13.080     ;
; 7.715  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 4.832      ; 13.080     ;
; 7.715  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 4.832      ; 13.080     ;
; 7.715  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 4.832      ; 13.080     ;
; 7.715  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 4.832      ; 13.080     ;
; 8.215  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst3 ; CLK         ; -0.500       ; 4.832      ; 13.080     ;
; 8.215  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst3 ; CLK         ; -0.500       ; 4.832      ; 13.080     ;
; 8.215  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst3 ; CLK         ; -0.500       ; 4.832      ; 13.080     ;
; 8.215  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst3 ; CLK         ; -0.500       ; 4.832      ; 13.080     ;
; 8.215  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst3 ; CLK         ; -0.500       ; 4.832      ; 13.080     ;
; 8.215  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst3 ; CLK         ; -0.500       ; 4.832      ; 13.080     ;
; 8.215  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst3 ; CLK         ; -0.500       ; 4.832      ; 13.080     ;
; 8.215  ; count5bits:inst15|inst3 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst3 ; CLK         ; -0.500       ; 4.832      ; 13.080     ;
; 14.558 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state4 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 0.141      ; 14.738     ;
; 14.558 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state5 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 0.141      ; 14.738     ;
; 14.558 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.Origin ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 0.141      ; 14.738     ;
; 14.558 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state2 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 0.141      ; 14.738     ;
; 14.558 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state6 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 0.141      ; 14.738     ;
; 14.558 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state7 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 0.141      ; 14.738     ;
; 14.558 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state1 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 0.141      ; 14.738     ;
; 14.558 ; count5bits:inst15|inst4 ; loadSignalGen:inst34|fstate.state3 ; count5bits:inst15|inst3 ; CLK         ; 0.000        ; 0.141      ; 14.738     ;
+--------+-------------------------+------------------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; CLK                     ; CLK                     ; 1033     ; 0        ; 0        ; 0        ;
; count5bits:inst15|inst  ; CLK                     ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst1|inst1  ; count5bits:inst1|inst   ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst1|inst2  ; count5bits:inst1|inst1  ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst1|inst3  ; count5bits:inst1|inst2  ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst1|inst3  ; count5bits:inst1|inst3  ; 1        ; 0        ; 0        ; 0        ;
; count5bits:inst15|inst1 ; count5bits:inst15|inst  ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst2 ; count5bits:inst15|inst1 ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst3 ; count5bits:inst15|inst2 ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; 1        ; 0        ; 0        ; 0        ;
; count5bits:inst1|inst   ; fbctestclk              ; 1        ; 1        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; CLK                     ; CLK                     ; 1033     ; 0        ; 0        ; 0        ;
; count5bits:inst15|inst  ; CLK                     ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst1|inst1  ; count5bits:inst1|inst   ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst1|inst2  ; count5bits:inst1|inst1  ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst1|inst3  ; count5bits:inst1|inst2  ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst1|inst3  ; count5bits:inst1|inst3  ; 1        ; 0        ; 0        ; 0        ;
; count5bits:inst15|inst1 ; count5bits:inst15|inst  ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst2 ; count5bits:inst15|inst1 ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst3 ; count5bits:inst15|inst2 ; 1        ; 1        ; 0        ; 0        ;
; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; 1        ; 0        ; 0        ; 0        ;
; count5bits:inst1|inst   ; fbctestclk              ; 1        ; 1        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------+
; Recovery Transfers                                                             ;
+-------------------------+----------+----------+----------+----------+----------+
; From Clock              ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+----------+----------+----------+----------+----------+
; count5bits:inst15|inst  ; CLK      ; 8        ; 8        ; 0        ; 0        ;
; count5bits:inst15|inst1 ; CLK      ; 8        ; 8        ; 0        ; 0        ;
; count5bits:inst15|inst2 ; CLK      ; 8        ; 8        ; 0        ; 0        ;
; count5bits:inst15|inst3 ; CLK      ; 16       ; 8        ; 0        ; 0        ;
+-------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------+
; Removal Transfers                                                              ;
+-------------------------+----------+----------+----------+----------+----------+
; From Clock              ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+----------+----------+----------+----------+----------+
; count5bits:inst15|inst  ; CLK      ; 8        ; 8        ; 0        ; 0        ;
; count5bits:inst15|inst1 ; CLK      ; 8        ; 8        ; 0        ; 0        ;
; count5bits:inst15|inst2 ; CLK      ; 8        ; 8        ; 0        ; 0        ;
; count5bits:inst15|inst3 ; CLK      ; 16       ; 8        ; 0        ; 0        ;
+-------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 249   ; 249  ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 63    ; 63   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; CLK                     ; CLK                     ; Base ; Constrained ;
; count5bits:inst1|inst   ; count5bits:inst1|inst   ; Base ; Constrained ;
; count5bits:inst1|inst1  ; count5bits:inst1|inst1  ; Base ; Constrained ;
; count5bits:inst1|inst2  ; count5bits:inst1|inst2  ; Base ; Constrained ;
; count5bits:inst1|inst3  ; count5bits:inst1|inst3  ; Base ; Constrained ;
; count5bits:inst15|inst  ; count5bits:inst15|inst  ; Base ; Constrained ;
; count5bits:inst15|inst1 ; count5bits:inst15|inst1 ; Base ; Constrained ;
; count5bits:inst15|inst2 ; count5bits:inst15|inst2 ; Base ; Constrained ;
; count5bits:inst15|inst3 ; count5bits:inst15|inst3 ; Base ; Constrained ;
; fbctestclk              ; fbctestclk              ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                 ;
+--------------------+--------------------------------------------------------------------------------------+
; Input Port         ; Comment                                                                              ;
+--------------------+--------------------------------------------------------------------------------------+
; CLK                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dec                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Inc                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Initialize         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NightNOTday        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NightNOTday18      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fbctestrestart     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; passiveNOTactive   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; passiveNOTactive19 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Cool        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Heat        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mof32       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fbc0        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fbc1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fbc2        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fbc3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fbc4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                                 ;
+--------------------+--------------------------------------------------------------------------------------+
; Input Port         ; Comment                                                                              ;
+--------------------+--------------------------------------------------------------------------------------+
; CLK                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dec                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Inc                ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Initialize         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NightNOTday        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; NightNOTday18      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fbctestrestart     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; passiveNOTactive   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; passiveNOTactive19 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Cool        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Heat        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Mof32       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SCL         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fbc0        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fbc1        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fbc2        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fbc3        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; fbc4        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Fri Dec 22 14:22:07 2017
Info: Command: quartus_sta HexpointThermostat -c HexpointThermostat
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'HexpointThermostat.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name fbctestclk fbctestclk
    Info (332105): create_clock -period 1.000 -name count5bits:inst1|inst count5bits:inst1|inst
    Info (332105): create_clock -period 1.000 -name count5bits:inst1|inst2 count5bits:inst1|inst2
    Info (332105): create_clock -period 1.000 -name count5bits:inst1|inst3 count5bits:inst1|inst3
    Info (332105): create_clock -period 1.000 -name count5bits:inst1|inst1 count5bits:inst1|inst1
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name count5bits:inst15|inst3 count5bits:inst15|inst3
    Info (332105): create_clock -period 1.000 -name count5bits:inst15|inst2 count5bits:inst15|inst2
    Info (332105): create_clock -period 1.000 -name count5bits:inst15|inst1 count5bits:inst15|inst1
    Info (332105): create_clock -period 1.000 -name count5bits:inst15|inst count5bits:inst15|inst
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Can't run Report Timing Closure Recommendations. The current device family is not supported.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.172
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.172           -1026.861 CLK 
    Info (332119):    -2.711              -2.711 count5bits:inst1|inst3 
    Info (332119):    -2.710              -2.710 count5bits:inst15|inst3 
    Info (332119):     0.963               0.000 count5bits:inst15|inst1 
    Info (332119):     0.969               0.000 count5bits:inst1|inst 
    Info (332119):     0.969               0.000 count5bits:inst1|inst2 
    Info (332119):     1.622               0.000 count5bits:inst15|inst 
    Info (332119):     1.967               0.000 count5bits:inst15|inst2 
    Info (332119):     3.234               0.000 fbctestclk 
    Info (332119):     3.730               0.000 count5bits:inst1|inst1 
Info (332146): Worst-case hold slack is -3.590
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.590              -3.590 count5bits:inst1|inst1 
    Info (332119):    -3.094              -3.094 fbctestclk 
    Info (332119):    -1.827              -1.827 count5bits:inst15|inst2 
    Info (332119):    -1.585              -1.585 CLK 
    Info (332119):    -1.482              -1.482 count5bits:inst15|inst 
    Info (332119):    -0.829              -0.829 count5bits:inst1|inst 
    Info (332119):    -0.829              -0.829 count5bits:inst1|inst2 
    Info (332119):    -0.823              -0.823 count5bits:inst15|inst1 
    Info (332119):     3.350               0.000 count5bits:inst15|inst3 
    Info (332119):     3.351               0.000 count5bits:inst1|inst3 
Info (332146): Worst-case recovery slack is -13.918
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.918            -111.344 CLK 
Info (332146): Worst-case removal slack is 4.703
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.703               0.000 CLK 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.289              -2.289 CLK 
    Info (332119):    -2.289              -2.289 fbctestclk 
    Info (332119):     0.161               0.000 count5bits:inst15|inst 
    Info (332119):     0.161               0.000 count5bits:inst15|inst1 
    Info (332119):     0.161               0.000 count5bits:inst15|inst2 
    Info (332119):     0.161               0.000 count5bits:inst15|inst3 
    Info (332119):     0.161               0.000 count5bits:inst1|inst 
    Info (332119):     0.161               0.000 count5bits:inst1|inst1 
    Info (332119):     0.161               0.000 count5bits:inst1|inst2 
    Info (332119):     0.161               0.000 count5bits:inst1|inst3 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 546 megabytes
    Info: Processing ended: Fri Dec 22 14:22:08 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


