<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:33:45.3345</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.09.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7008319</applicationNumber><claimCount>30</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>위상 추적 및 보정 아키텍처</inventionTitle><inventionTitleEng>PHASE TRACKING AND CORRECTION ARCHITECTURE</inventionTitleEng><openDate>2025.05.27</openDate><openNumber>10-2025-0073107</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.03.13</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03L 7/197</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03L 7/091</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03L 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04L 7/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04L 7/033</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H04L 7/04</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본원에 설명된 양태들은 샘플링을 사용하는 위상 추적 및 보정을 위한 디바이스들 및 방법들을 포함한다. 일 양태는 위상 고정 루프(phase locked loop: PLL) 출력 신호를 PLL 기준 클록을 사용하여 샘플링하여 1-비트 샘플들을 생성하도록 구성된 아날로그 1-비트 샘플러 및 아날로그 1-비트 샘플러로부터 1-비트 샘플들을 수신하고 1-비트 샘플들로부터 도출된 위상 에러에 기초하여 위상 보정들을 PLL에 적용하도록 구성된 디지털 위상 연산 및 제어 회로를 갖는 무선 통신 장치를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.03.28</internationOpenDate><internationOpenNumber>WO2024064574</internationOpenNumber><internationalApplicationDate>2023.09.14</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/074191</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 무선 통신 장치로서,위상 고정 루프(phase locked loop: PLL) 출력 신호를 PLL 기준 클록을 사용하여 샘플링하여 1-비트 샘플들을 생성하도록 구성된 아날로그 1-비트 샘플러; 및상기 아날로그 1-비트 샘플러로부터 상기 1-비트 샘플들을 수신하고 상기 1-비트 샘플들로부터 도출된 위상 에러에 기초하여 위상 보정들을 상기 PLL에 적용하도록 구성된 디지털 위상 연산 및 제어 회로를 포함하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 PLL 출력 신호는, 로컬 오실레이터(local oscillator: LO) 신호 발생기 회로 이전에 상기 무선 통신 장치의 송신 신호 경로 내에서 샘플링되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 PLL 출력 신호는 전압 제어 오실레이터와 상기 LO 신호 발생기 회로 사이의 경로에서 샘플링되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 PLL 출력 신호는 수신 PLL 회로부와 로컬 오실레이터(LO) 신호 발생기 회로부 사이의 수신 경로의 일부로부터 샘플링되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 아날로그 1-비트 샘플러는,신호 버퍼;스위치 회로부;상기 스위치 회로부를 통해 상기 신호 버퍼에 커플링된 입력을 갖는 전압 비교기; 및상기 PLL 기준 클록에 대한 PLL 기준 클록 버퍼로서, 상기 PLL 기준 클록 버퍼는 상기 스위치 회로부에 커플링되고, 상기 PLL 기준 클록 버퍼는 상기 신호 버퍼를 통해 상기 PLL 기준 클록의 각각의 사이클에서 상기 입력에서 상기 PLL 출력 신호로부터의 샘플을 유지하기 위해 상기 스위치 회로부를 제어하도록 구성되는, PLL 기준 클록 버퍼를 포함하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 PLL 기준 클록 버퍼는, 상기 샘플이 상기 전압 비교기의 입력에서 유지되는 동안, 상기 전압 비교기의 1-비트 출력의 타이밍을 제어하기 위해 추가로 사용되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 전압 비교기의 1-비트 출력의 타이밍을 제어하기 위해 사용되는 경로에 커플링된 지연 요소를 추가로 포함하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 지연 요소는, 상기 전압 비교기의 출력에서 상기 1-비트 출력을 1 또는 0 신호로서 생성하기 위해, 상기 PLL 기준 클록의 각각의 에지 이후에 상기 전압 비교기를 트리거하도록 구성되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 아날로그 1-비트 샘플러는,신호 버퍼;상기 신호 버퍼에 커플링된 입력을 갖는 전압 비교기; 및상기 PLL 기준 클록에 대한 PLL 기준 클록 버퍼로서, 상기 전압 비교기는 상기 PLL 기준 클록 버퍼에 커플링되고, 상기 1-비트 샘플들을 생성하기 위해 상기 PLL 기준 클록 버퍼로부터의 PLL 기준 클록에 의해 활성화되도록 구성되는, PLL 기준 클록 버퍼를 포함하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 디지털 위상 연산 및 제어 회로는 상기 1 비트 샘플들을 사용하여 단일 위상 값 및 상기 위상 에러를 계산하도록 구성되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 단일 위상 값은 대응하는 1-비트 양자화 위상 누산 값들을 곱한 상기 1-비트 샘플들을 사용하여 계산되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 디지털 위상 연산 및 제어 회로는,제1 디지털 위상 누산기;제2 디지털 위상 누산기; 및상기 아날로그 1-비트 샘플러의 출력에 연결된 샘플 입력을 포함하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 단일 위상 값은, 상기 제2 디지털 위상 누산기로부터의 값들이 상기 제1 디지털 위상 누산기에 대한 50% 듀티 사이클 상태와 연관된 제1 데드 존에 있는 경우, 상기 제1 디지털 위상 누산기로부터의 값들을 사용하여 계산되고;상기 단일 위상 값은, 상기 제1 디지털 위상 누산기로부터의 값들이 상기 제2 디지털 위상 누산기에 대한 상기 50% 듀티 사이클 상태와 연관된 제2 데드 존에 있는 경우, 상기 제2 디지털 위상 누산기로부터의 값들을 사용하여 계산되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서, 상기 디지털 위상 연산 및 제어 회로는,상기 위상 에러를 에러 타겟과 비교하고;상기 위상 에러가 상기 에러 타겟보다 클 경우에, 상기 위상 에러와 연관된 제어 신호를 생성하도록 구성된 회로부를 포함하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,델타 시그마 변조 회로부를 추가로 포함하고, 상기 디지털 위상 연산 및 제어 회로의 출력은 상기 제어 신호를 상기 델타 시그마 변조 회로부에 제공하기 위해 상기 델타 시그마 변조 회로부에 커플링되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서, 상기 제어 신호는 상기 위상 에러를 보상하기 위해 단일 위상 에러 보정을 생성하도록 선택되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서, 상기 제어 신호는, 위상 에러 계산들의 다수의 후속 기간들 및 후속 위상 에러 보정 값들에 걸쳐 상기 위상 에러를 보상하기 위한 부분적 위상 에러 보정을 생성하도록 선택되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서,상기 PLL은 상기 PLL 출력 신호를 상기 아날로그 1-비트 샘플러의 신호 버퍼에 제공하기 위해 상기 아날로그 1-비트 샘플러에 커플링된 PLL 출력을 포함하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 PLL 출력에 커플링된 로컬 오실레이터(LO) 신호 생성 회로부를 추가로 포함하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 디지털 분주기 회로부를 추가로 포함하고, 상기 디지털 분주기 회로부는,상기 PLL 출력에 커플링된 제1 입력;상기 디지털 위상 연산 및 제어 회로에 커플링된 제2 입력; 및피드백 클록을 상기 PLL의 입력에 제공하도록 구성된 출력을 포함하고, 상기 피드백 클록은, 상기 위상 에러가 임계 값보다 큰 것에 응답하여 상기 디지털 위상 연산 및 제어 회로로부터의 제어 신호에 기초하여 상기 PLL로부터 수신된 상기 PLL 출력 신호를 분주함으로써 적어도 부분적으로 선택되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 델타 시그마 변조기로서, 상기 델타 시그마 변조기는 상기 제어 신호에 기초하여 상기 디지털 분주기 회로부의 분주 값을 설정하도록 구성되는, 델타 시그마 변조기; 및고주파수 위상 스파이크들을 보상하기 위한, 상기 PLL 출력과 상기 LO 신호 발생기 사이의 피드백 루프로서, 상기 디지털 위상 연산 및 제어 회로에 의해 적용되는 상기 위상 보정들은 저주파수 위상 드리프트를 보상하는, 피드백 루프를 추가로 포함하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>22. 제1항에 있어서, 상기 디지털 위상 연산 및 제어 회로는 상기 무선 통신 장치의 프로세싱 회로부에 의해 표시된 동작 셋업 상태에 따라 상기 위상 에러를 모니터링하도록 추가로 구성되는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 상기 동작 셋업 상태는 단일 측정 상태에서 단일 연산 기간 동안의 모니터링, 추적 측정 상태에서 위상 에러가 임계 에러 값보다 작을 때까지의 모니터링, 및 연속 측정 상태에서 인터럽트가 수신될 때까지 반복된 연산 기간들 동안의 모니터링을 표시하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>24. 무선 통신 장치로서,신호 경로;검출 포지션에서의 신호 경로에 커플링되고 상기 신호 경로 상의 신호의 1-비트 위상 샘플들을 생성하도록 구성된 아날로그 샘플러;상기 아날로그 샘플러에 커플링된 입력 및 계산 기간에 걸친 평균 위상 값을 표시하는 출력을 갖는 위상 샘플 회로부; 및복수의 위상 누산기들 각각에 대한 계산 기간의 평균 위상 값으로부터 위상 에러 값을 결정하고, 상기 위상 에러 값을 임계 값과 비교하고, 상기 위상 에러 값이 상기 임계 값보다 큰 경우에 제어 신호를 생성하도록 구성된 제어 회로부를 포함하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서,제어 입력 및 상기 신호를 상기 신호 경로에 제공하도록 구성된 신호 출력을 갖는 위상 고정 루프(PLL)로서, 상기 제어 회로부는 상기 위상 에러 값이 상기 임계 값보다 클 경우에 상기 제어 신호를 상기 PLL의 제어 입력에 제공하도록 구성되는, 위상 고정 루프를 추가로 포함하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>26. 제24항에 있어서, 상기 위상 샘플 회로부는,상기 아날로그 샘플러로부터의 1-비트 위상 샘플들의 각각의 비트에 대응하는 누산 값들을 계산하도록 구성된 상기 복수의 위상 누산기들; 및각각의 1-비트 위상 샘플에 상기 복수의 위상 누산기들 각각으로부터의 대응하는 누산 값들을 곱하고, 상기 복수의 위상 누산기들 각각에 대한 상기 계산 기간에 걸친 평균 위상 값을 결정하도록 구성된 연산 회로부를 포함하는, 무선 통신 장치.</claim></claimInfo><claimInfo><claim>27. 방법으로서,위상 에러 임계치를 결정하는 단계;아날로그 샘플러로부터의 복수의 1-비트 샘플들 및 디지털 회로부를 사용하여 위상 에러 값을 계산하는 단계로서, 상기 아날로그 샘플러 및 디지털 회로부는 무선 통신 디바이스의 위상 고정 루프(PLL) 회로부의 출력 및 기준 클록 네트워크에 커플링되는, 단계; 및상기 에러 값이 상기 위상 에러 임계치보다 큰 경우에, 상기 디지털 회로부의 출력에 기초하여 위상 보정을 상기 PLL 회로부에 적용하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서,단일 측정 상태, 추적 측정 상태, 및 연속 측정 상태 중에서 동작 셋업 상태를 선택하는 단계; 및상기 동작 셋업 상태에 기초하여 계산 기간에 대해 대응하는 위상 에러 값들을 계산하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서, 상기 계산 기간의 다수의 1-비트 샘플들을 선택하는 단계, 및 상기 동작 셋업 상태에 대한 위상 에러 임계치를 선택하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>30. 제27항에 있어서, 상기 디지털 회로부는 제1 위상 누산기 및 제2 위상 누산기를 포함하고, 상기 위상 에러 값을 계산하는 단계는 상기 복수의 1-비트 샘플들과 상기 제1 위상 누산기 및 상기 제2 위상 누산기로부터의 위상 누산 값들에 기초하여 상기 위상 에러 값을 계산하는 단계를 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 *****-**** 캘리포니아주 샌 디에고 모어하우스 드라이브 ****</address><code>519980798710</code><country>미국</country><engName>QUALCOMM INCORPORATED</engName><name>퀄컴 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>중국</country><engName>LIU, Gang</engName><name>리우, 강</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>중국</country><engName>WU, Xiaotie</engName><name>우, 샤오티에</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>미국</country><engName>HOSSAIN, Razak</engName><name>호세인, 라작</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>이탈리아</country><engName>ZANUSO, Marco</engName><name>자누소, 마르코</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아주...</address><code> </code><country>미국</country><engName>TANG, Yiwu</engName><name>탕, 이우</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 서소문로 **, *층(서소문동)</address><code>920241000417</code><country>대한민국</country><engName>NAM IP GROUP</engName><name>특허법인(유)남아이피그룹</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.09.23</priorityApplicationDate><priorityApplicationNumber>17/935,052</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.03.13</receiptDate><receiptNumber>1-1-2025-0285209-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.04.29</receiptDate><receiptNumber>1-5-2025-0071812-59</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257008319.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9382ea0a710fbcb32185a60fb895cb588d71812ed33ccd5785129fb3b03c203f4e06c389baf298d546854df3109b4863271ba329bb7f1c109c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf36ce5b34e42baa8f81a5617d19c13349692544b9d79ffa254169fd3bc0d289ca8ef2b66958a503490495bf776da12c646ce63b90b8da0ace</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>