module register #(
    parameter WIDTH = 8
)(
    input              clk,      // Clock
    input              rst,      // Reset sincrono
    input              load,     // Segnale di caricamento
    input  [WIDTH-1:0] data_in,  // Dato da caricare
    output reg [WIDTH-1:0] data_out // Valore memorizzato
);

    always @(posedge clk) begin
        if (rst) begin
            data_out <= {WIDTH{1'b0}}; // Reset a 0
        end else if (load) begin
            data_out <= data_in;       // Carica nuovo dato
        end
        // Altrimenti mantiene il valore precedente (implied latch/flip-flop)
    end

endmodule
