{
    "@graph": [
        {
            "@id": "gnd:1123958432",
            "sameAs": "Meza Escobar, Jorge Hern\u00e1n"
        },
        {
            "@id": "gnd:1185774505",
            "sameAs": "Ubar, Raimund-Johannes"
        },
        {
            "@id": "gnd:130006491",
            "sameAs": "Mitschele-Thiel, Andreas"
        },
        {
            "@id": "gnd:2125187-3",
            "sameAs": "Technische Universit\u00e4t Ilmenau"
        },
        {
            "@id": "gnd:4019627-6",
            "sameAs": "Gedruckte Schaltung"
        },
        {
            "@id": "gnd:4347749-5",
            "sameAs": "Field programmable gate array"
        },
        {
            "@id": "gnd:4396978-1",
            "sameAs": "Eingebettetes System"
        },
        {
            "@id": "https://www.tib.eu/de/suchen/id/TIBKAT%3A877603405",
            "@type": "bibo:Thesis",
            "P1053": "1 Online-Ressource (XVIII, 201 Seiten, 3.99 MB)",
            "http://purl.org/dc/elements/1.1/contributor": "Sattler, Sebastian Michael",
            "description": "Diagramme, Illustrationen",
            "identifier": [
                "(ppn)877603405",
                "(firstid)GBV:877603405"
            ],
            "publisher": "Universit\u00e4tsbibliothek",
            "http://purl.org/dc/elements/1.1/subject": [
                "(classificationName=ddc-dbn)004",
                "(classificationName=ddc)005.14",
                "(classificationName=linseach:mapping)inf"
            ],
            "title": "Towards an embedded board-level tester : study of a configurable test processor",
            "abstract": "Der Bedarf an elektronischen Systemen mit zus\u00e4tzlichen Merkmalen, h\u00f6herer Leistung und geringerem Energieverbrauch nimmt st\u00e4ndig zu. Dies stellt eine erhebliche Herausforderung f\u00fcr Entwicklungs- und Testingenieure dar, weil sie sich mit elektronischen Systemen mit einer steigenden Komplexit\u00e4t zu befassen haben. Au\u00dferdem m\u00fcssen die Herstellungs- und Testkosten gering bleiben und die Produkteinf\u00fchrungsfristen so kurz wie m\u00f6glich gehalten werden. Daraus folgt, dass ein Testingenieur, der auf Leiterplatten-Ebene arbeitet, die Herstellungsfehler so fr\u00fch wie m\u00f6glich entdecken und dabei m\u00f6glichst niedrige Kosten verursachen soll. Allerdings sind die klassischen Testmethoden nicht in der Lage, die Anforderungen von modernen Leiterplatten zu erf\u00fcllen und im schlimmsten Fall k\u00f6nnen diese Testmethoden \u00fcberhaupt nicht verwendet werden. Dies liegt vor allem an modernen Geh\u00e4use-Technologien, der hohen Bauteildichte und den hohen Arbeitsfrequenzen von modernen Leiterplatten. Das f\u00fchrt zu sehr langen Testzeiten, geringer Testabdeckung und hohen Testkosten. Die Dissertation greift diese Problematik auf und liefert einen FPGA-basierten Testansatz f\u00fcr Leiterplatten. Das Konzept beruht auf einem konfigurierbaren Testprozessor, welcher im On-Board-FPGA tempor\u00e4r implementiert wird und die entsprechenden Mechanismen f\u00fcr die Kommunikation mit der externen Testeinrichtung und Co-Prozessoren im FPGA bereitstellt. Dadurch ist es m\u00f6glich Testfunktionen flexibel entweder auf der externen Testeinrichtung oder auf dem FPGA zu implementieren. Auf diese Weise werden Tests at-speed ausgef\u00fchrt, um die Testabdeckung zu erh\u00f6hen. Au\u00dferdem wird die Testzeit verk\u00fcrzt und das Testsystem automatisch an die Eigenschaften des FPGAs und anderer Bauteile auf der Leiterplatte angepasst. Ein wesentlicher Teil des FPGA-basierten Testansatzes umfasst die Entwicklung eines Testprozessors. In dieser Dissertation wird \u00fcber die ben\u00f6tigten Eigenschaften des Prozessors diskutiert und es wird gezeigt, dass die Anpassung des Prozessors an den spezifischen Testfall von gro\u00dfer Bedeutung f\u00fcr die Optimierung ist. Zu diesem Zweck wird der Prozessor mit Konfigurationsparametern auf der Befehlssatzarchitektur-Ebene und Mikroarchitektur-Ebene ausger\u00fcstet. Au\u00dferdem wird ein automatischer Generierungsprozess f\u00fcr die Realisierung des Testsystems und f\u00fcr die Berechnung einer Untergruppe von Konfigurationsparametern des Prozessors vorgestellt. Der automatische Generierungsprozess benutzt als Eingangsinformation ein Modell des Pr\u00fcflings (device under test model, DUT-M). Das entwickelte Testsystem wurde zum Testen von Leiterplatten f\u00fcr Verbindungen zwischen dem FPGA und zwei Bauteilen verwendet, um den FPGA-basierten Testansatz und die Durchf\u00fchrbarkeit des Testprozessors f\u00fcr das Testen auf Leiterplatte-Ebene zu evaluieren. Die zwei Bauteile sind ein Speicher mit direktem Zugriff (static random-access memory, SRAM) und eine Fl\u00fcssigkristallanzeige (liquid crystal display, LCD). Die Experimente wurden durchgef\u00fchrt, um den Ressourcenverbrauch des Prozessors und Testsystems festzustellen und um die Testzeit zu messen. Dies geschah durch die Implementierung von unterschiedlichen Testfunktionen auf der externen Testeinrichtung und dem FPGA. Dadurch konnte gezeigt werden, dass der FPGA-basierte Ansatz f\u00fcr das Testen von Leiterplatten geeignet ist und dass der Testprozessor eine realistische Alternative f\u00fcr das Testen auf Leiterplatten-Ebene ist.",
            "contributor": [
                "Technische Informationsbibliothek (TIB)",
                {
                    "@id": "gnd:1185774505"
                },
                {
                    "@id": "gnd:130006491"
                }
            ],
            "creator": [
                "gnd:1123958432",
                "gnd:2125187-3"
            ],
            "isPartOf": "(collectioncode)GBV-ODiss",
            "issued": "2016",
            "language": "http://id.loc.gov/vocabulary/iso639-1/en",
            "license": "open access",
            "medium": "rda:termList/RDACarrierType/1018",
            "subject": [
                "gnd:4347749-5",
                "gnd:4019627-6",
                "gnd:4396978-1"
            ],
            "P60163": "Ilmenau"
        }
    ],
    "@id": "urn:x-arq:DefaultGraphNode",
    "@context": {
        "sameAs": "http://www.w3.org/2002/07/owl#sameAs",
        "medium": {
            "@id": "http://purl.org/dc/terms/medium",
            "@type": "@id"
        },
        "abstract": "http://purl.org/dc/terms/abstract",
        "publisher": "http://purl.org/dc/elements/1.1/publisher",
        "P1053": "http://iflastandards.info/ns/isbd/elements/P1053",
        "subject": {
            "@id": "http://purl.org/dc/terms/subject",
            "@type": "@id"
        },
        "contributor": "http://purl.org/dc/terms/contributor",
        "P60163": "http://www.rdaregistry.info/Elements/u/#P60163",
        "creator": {
            "@id": "http://purl.org/dc/terms/creator",
            "@type": "@id"
        },
        "issued": "http://purl.org/dc/terms/issued",
        "isPartOf": "http://purl.org/dc/terms/isPartOf",
        "identifier": "http://purl.org/dc/elements/1.1/identifier",
        "description": "http://purl.org/dc/elements/1.1/description",
        "title": "http://purl.org/dc/elements/1.1/title",
        "language": {
            "@id": "http://purl.org/dc/terms/language",
            "@type": "@id"
        },
        "license": "http://purl.org/dc/terms/license",
        "umbel": "http://umbel.org/umbel#",
        "rdau": "http://www.rdaregistry.info/Elements/u/#",
        "owl": "http://www.w3.org/2002/07/owl#",
        "dcterms": "http://purl.org/dc/terms/",
        "bibo": "http://purl.org/ontology/bibo/",
        "rdam": "http://www.rdaregistry.info/Elements/m/#",
        "gnd": "http://d-nb.info/gnd/",
        "isbd": "http://iflastandards.info/ns/isbd/elements/",
        "rda": "http://rdvocab.info/",
        "doi": "https://doi.org/"
    }
}