// Single-port RAM
module spram
#(
	parameter DATA_WIDTH = 4,
	parameter ADDR_WIDTH = 2
)
(
	input clk,
	input w_en,
	input [DATA_WIDTH - 1 : 0] data_in,
	input [ADDR_WIDTH - 1 : 0] addr_in,
	output [DATA_WIDTH - 1 : 0] data_out,
	output [ADDR_WIDTH - 1 : 0] addr_out
);

	reg [DATA_WIDTH - 1 : 0] memory[(2 ** ADDR_WIDTH) - 1 : 0];
	reg [ADDR_WIDTH - 1 : 0] addr_reg;

	always @ (posedge clk) begin
		if (w_en)
			memory[addr_in] <= data_in;		
		addr_reg <= addr_in;
	end

	assign data_out = memory[addr_reg];
	assign addr_out = addr_reg;

endmodule
