2020K8009929017 侯昱帆

1.请说明 LoongArch 指令系统中为何要定义 ERTN 指令以用于异常处理的返回。
答：
采用专用的异常返回指令ERTN，是因为该指令需要原子地完成恢复权限等级、恢复中断使能状态、跳转至异常返回目标等多个操作。

[[../notes/第3章 特权指令系统#^a99922]]

2.简述 LoongArch 与 X86 在异常处理过程中的区别。
答：
(1) 异常处理准备
对于被异常打断的指令的地址（记为EPTR），LoongArch存于CSR.ERA。
X86用栈存放CS和EIP组合。

(2) 确定异常来源
LoongArch将不同的异常进行编号，其异常处理程序入口地址采用“入口页号与页内偏移进行按位逻辑或”的计算方式。
X86由硬件确定异常编号，并查询存放在内存中的中断描述符表（IDT），得到异常处理地址。

(3) 恢复执行状态并返回
LoongArch采用ERTN指令，X86采用IRET指令。

[[../notes/第3章 特权指令系统#异常处理流程]]

3.简述精确异常与非精确异常的区别，并在已有的处理器产品实现中找出一个非精确异常示例。
答：
精确异常：发生任何异常时，被异常打断的指令之前的所有指令都执行完，而该指令之后的所有指令都像没执行一样。ETPR记录异常打断的指令的地址。

非精确异常：在多发射乱序执行的流水线CPU上，从指令进入流水线到异常事件的发生，期间要经过若干流水级，故在某条指令产生异常之前，后面的指令可能已经执行完毕。ETPR记录的并非真正引起异常的指令地址，而是其后的某指令地址。

非精确异常示例：Cell处理器

[[../notes/第3章 特权指令系统#^bc056c]]

>使用非精确异常的处理器：
>早期的MIPS、Alpha、Power的浮点异常。
>MIPS中的数据断点异常。
>ARM Cortex-M中的bus error。

4.在一台 Linux / LoongArch 机器上执行如下程序片段，假设数组 a 和 b 的起始地址都是 8KB 边界对齐的，操作系统仅支持 4KB 页大小。处理器中的 TLB 有 32 项，采用 LRU 替换算法。如果在该程序片段开始执行前数组 a 和 b 均从未被访问过，且程序片段执行过程中未发生中断，同时忽略程序代码和局部变量 i 所占地址空间的影响，请问执行该程序片段的过程中会发生多少次与 TLB 地址翻译相关的异常?
```
void cycle(double * a) {
	int i;
	double b[65536];
	for (i=0; i<3; i++)
		for (j=0; j<65536; j++)
			a[j] = b[j];
}
```

答：double 8B
65536×8B=521KB
512KB/4KB=128页

当 i=0 
b\[i\]  128/2=64次TLB重填异常，128次load操作页无效异常
a\[i\]  128/2=64次TLB重填异常，128次store操作页无效异常

当 i=1
b\[i\]  64次TLB重填异常
a\[i\]  64次TLB重填异常

当 i=2
b\[i\]  64次TLB重填异常
a\[i\]  64次TLB重填异常

共 64×6+128×2=640

[[../notes/第3章 特权指令系统#其他TLB地址翻译相关异常处理]]

>首次访问a时会产生重填异常和store无效异常。
>首次访问b时会产生重填异常和load无效异常。
>TLB每项中保存两个连续的虚拟页。
>故：每两页产生1个重填异常和2个无效异常。
>当i=1或者i=2时，TLB项数不足不命中，故产生重填异常。
>
>此题为必考题。
>考试变体：a和b项数变，TLB项数变（TLB项数与后续循环是否还会发生TLB充填异常有关）。

5.请用 C 语言伪代码形式描述一台 64 位 LoongArch 机器上的 TLB 进行访存虚实地址转换的过程（包含 TLB 地址翻译相关异常的判定过程）。
（提示：1. 可以将 TLB 的每一项定义为一个结构体，将整个 TLB 视作一个结构体数组；2. 无须直接体现过程中电路的并发执行特性，只需要确保最终逻辑状态一致即可。）
答：
```
typedef struct
{
	PPN_Type  PPN;
	PLV_Type  PLV;
	RPLV_Type RPLV;
	MAT_Type  MAT;
	NX_Type   NX;
	NR_Type   NR;
	D_Type    D;
	V_Type    V;
}Single_PTE_Type;

typedef struct
{
	E_Type          E;
	ASID_Type       ASID;
	G_Type          G;
	PS_Type         PS;
	VPPN_Type       VPPN;
	Single_PTE_Type PTE1;
	Single_PTE_Type PTE2;
}TLB_PTE;

TLB_PTE TLB[TLB_SIZE];   // TLB
Single_PTE_Type Hit_PTE; // hit PTE

int SearchTLB(vaddr_type vaddr)
{
	int i;
	
	for(i = 0; i < TLB_SIZE; i++)
	{
		if(TLB[i].E && vaddr.vppn==TLB[i].VPPN)
		{
			if(TLB[i].G || CSR.ASID==TLB[i].ASID)
			{
				if(vaddr.VPN%2 == 0)
				{
					Hit_PTE = TLB[i].PTE1;
				}
				else
				{
					Hit_PTE = TLB[i].PTE2;
				}
				return HIT;
			}
		}
	}
	
	return TLBR_ex;
}

int CheckValid()
{
	if(Hit_PTE.V == 0)
	{
		return invalid_ex;
	}
	else
	{
		if((Hit_PTE.RPLV==0 && CSR.CRMD.PLV>Hit_PTE.PLV) || (Hit_PTE.RPLV==1 && CSR.CRMD.PLV!=Hit_PTE.PLV))
		{
			return PPI_ex;
		}
	}
	return HIT;
}

int CheckVisitType(int opt)
{
	if(opt==LOAD && hit_TLB.NR==1)
	{
		return PNR_ex;
	}
	else if(opt==store && hit_TLB.D==0)
	{
		return PME_ex;
	}
	else if(opt==fetch && hit_TLB.NX==1)
	{
		return PNX_ex;
	}
	else
	{
		return HIT;
	}
}

int CalPaddr(vaddr_type vaddr)
{
	int paddr;
	paddr = hit_TLB + vaddr.offset;
	return paddr;
}

int VaddrToPaddr(vaddr_type vaddr, int opt)
{
	int paddr;
	if (SearchTLB(vaddr_type vaddr))
	{
		if(CheckValid())
		{
			if(CheckVisitType(opt))
			{
				paddr = CalPaddr(vaddr);
				return paddr;
			}
		}
	}
	return EX;
}
```

[[../notes/第3章 特权指令系统#TLB虚实地址翻译过程]]

>-0.5
>要点
>1. 体现TLB结构，如TLB每项有两个虚拟页。
>2. 体现地址转换过程。
>3. 体现TLB异常。
