`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/03/13 09:49:10
// Design Name: 
// Module Name: Sample_Circuit1
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module Sample_Circuit1(
    input [31: 0] i_q0,
    input [31: 0] i_q1,
    output [31: 0] o_q0,
    output [31: 0] o_q1
    );
endmodule
