+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                             ;
+---------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; control_pins_                                     ; 15    ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; data_pins_                                        ; 5     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; address_pins_                                     ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sw1_                                              ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; sw2_                                              ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; bus_switch_                                       ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; bus_control_                                      ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; address_latch_|b2v_mux                            ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; address_latch_|b2v_inst_inc_dec|b2v_dual_adder_9  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; address_latch_|b2v_inst_inc_dec|b2v_dual_adder_7  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; address_latch_|b2v_inst_inc_dec|b2v_dual_adder_4  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; address_latch_|b2v_inst_inc_dec|b2v_dual_adder_2  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; address_latch_|b2v_inst_inc_dec|b2v_dual_adder_10 ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; address_latch_|b2v_inst_inc_dec|b2v_dual_adder_0  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; address_latch_|b2v_inst_inc_dec                   ; 19    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; address_latch_|b2v_inst7                          ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; address_latch_                                    ; 10    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; reg_control_                                      ; 24    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_wz_lo                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_wz_hi                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_sp_lo                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_sp_hi                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_pc_lo                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_pc_hi                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_iy_lo                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_iy_hi                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_ix_lo                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_ix_hi                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_ir_lo                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_ir_hi                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_hl_lo                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_hl_hi                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_hl2_lo                        ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_hl2_hi                        ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_de_lo                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_de_hi                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_de2_lo                        ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_de2_hi                        ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_bc_lo                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_bc_hi                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_bc2_lo                        ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_bc2_hi                        ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_af_lo                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_af_hi                         ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_af2_lo                        ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_|b2v_latch_af2_hi                        ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; reg_file_                                         ; 29    ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; alu_|b2v_prep_daa                                 ; 8     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_|b2v_op2_latch_mux_low                        ; 11    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_|b2v_op2_latch_mux_high                       ; 11    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_|b2v_op1_latch_mux_low                        ; 11    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_|b2v_op1_latch_mux_high                       ; 6     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_|b2v_input_shift                              ; 11    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_|b2v_input_bit_select                         ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_|b2v_core|b2v_alu_slice_bit_3                 ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_|b2v_core|b2v_alu_slice_bit_2                 ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_|b2v_core|b2v_alu_slice_bit_1                 ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_|b2v_core|b2v_alu_slice_bit_0                 ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_|b2v_core                                     ; 12    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_                                              ; 27    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; alu_flags_|b2v_inst_mux_cf2                       ; 6     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_flags_|b2v_inst_mux_cf                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_flags_                                        ; 30    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; alu_select_                                       ; 17    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_control_|b2v_inst_shift_mux                   ; 11    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_control_|b2v_inst_pf_sel                      ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_control_|b2v_inst_cond_mux                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; alu_control_                                      ; 29    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; sequencer_                                        ; 7     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; memory_ifc_                                       ; 13    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; resets_                                           ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pla_decode_                                       ; 15    ; 19             ; 1            ; 19             ; 105    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pin_control_                                      ; 9     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ir_                                               ; 12    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; interrupts_                                       ; 12    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; execute_                                          ; 128   ; 0              ; 19           ; 0              ; 111    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; decode_state_                                     ; 15    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; clk_delay_                                        ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
