TimeQuest Timing Analyzer report for testVGA
Wed Sep 08 14:44:05 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk~reg0'
 12. Slow Model Setup: 'clk_50'
 13. Slow Model Hold: 'clk_50'
 14. Slow Model Hold: 'clk~reg0'
 15. Slow Model Minimum Pulse Width: 'clk_50'
 16. Slow Model Minimum Pulse Width: 'clk~reg0'
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'clk~reg0'
 25. Fast Model Setup: 'clk_50'
 26. Fast Model Hold: 'clk_50'
 27. Fast Model Hold: 'clk~reg0'
 28. Fast Model Minimum Pulse Width: 'clk_50'
 29. Fast Model Minimum Pulse Width: 'clk~reg0'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; testVGA                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; clk_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 }   ;
; clk~reg0   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk~reg0 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 236.07 MHz ; 236.07 MHz      ; clk~reg0   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk~reg0 ; -3.236 ; -215.201      ;
; clk_50   ; 2.327  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_50   ; -2.093 ; -2.093        ;
; clk~reg0 ; 0.741  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_50   ; -1.941 ; -3.425             ;
; clk~reg0 ; -0.742 ; -130.592           ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk~reg0'                                                                                                                             ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.236 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x11     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.295      ;
; -3.232 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x10     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.291      ;
; -3.231 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x6      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.290      ;
; -3.229 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x2      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.288      ;
; -3.192 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x11     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.251      ;
; -3.188 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x10     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.247      ;
; -3.187 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x6      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.246      ;
; -3.185 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x2      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.244      ;
; -3.184 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.243      ;
; -3.184 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.243      ;
; -3.182 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x9      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.014      ; 4.236      ;
; -3.182 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x8      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.014      ; 4.236      ;
; -3.179 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x13     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.014      ; 4.233      ;
; -3.172 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.231      ;
; -3.172 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.231      ;
; -3.147 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.207      ;
; -3.147 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.207      ;
; -3.147 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.207      ;
; -3.147 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.207      ;
; -3.147 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.207      ;
; -3.147 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.207      ;
; -3.147 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.207      ;
; -3.147 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.207      ;
; -3.138 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x9      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.014      ; 4.192      ;
; -3.138 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x8      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.014      ; 4.192      ;
; -3.135 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x13     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.014      ; 4.189      ;
; -3.135 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.195      ;
; -3.135 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.195      ;
; -3.135 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.195      ;
; -3.135 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.195      ;
; -3.135 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.195      ;
; -3.135 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.195      ;
; -3.135 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.195      ;
; -3.135 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.195      ;
; -3.128 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.187      ;
; -3.128 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.187      ;
; -3.116 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.176      ;
; -3.116 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.176      ;
; -3.111 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x3      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.169      ;
; -3.111 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x10     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.169      ;
; -3.110 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x5      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.168      ;
; -3.107 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x2      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.165      ;
; -3.106 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x12     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.164      ;
; -3.104 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x7      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.162      ;
; -3.102 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x4      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.160      ;
; -3.100 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x0      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.158      ;
; -3.093 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x4      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.151      ;
; -3.093 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x7      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.151      ;
; -3.091 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x3      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.149      ;
; -3.091 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.151      ;
; -3.091 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.151      ;
; -3.091 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.151      ;
; -3.091 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.151      ;
; -3.091 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.151      ;
; -3.091 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.151      ;
; -3.091 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.151      ;
; -3.091 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.151      ;
; -3.090 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x12     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.148      ;
; -3.089 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x1      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.147      ;
; -3.088 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x5      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.146      ;
; -3.086 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.145      ;
; -3.086 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 4.145      ;
; -3.079 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 4.140      ;
; -3.079 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 4.140      ;
; -3.079 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 4.140      ;
; -3.079 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 4.140      ;
; -3.079 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 4.140      ;
; -3.079 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 4.140      ;
; -3.079 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 4.140      ;
; -3.079 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 4.140      ;
; -3.075 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 4.113      ;
; -3.067 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis1x3      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.125      ;
; -3.067 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis1x10     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.125      ;
; -3.066 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis1x5      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.124      ;
; -3.063 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis1x2      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.121      ;
; -3.062 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis1x12     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.120      ;
; -3.060 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis1x7      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.118      ;
; -3.058 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis1x4      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.116      ;
; -3.056 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis1x0      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.114      ;
; -3.049 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.109      ;
; -3.049 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.109      ;
; -3.049 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.109      ;
; -3.049 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.109      ;
; -3.049 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.109      ;
; -3.049 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.109      ;
; -3.049 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.109      ;
; -3.049 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 4.109      ;
; -3.049 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x4      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.107      ;
; -3.049 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x7      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.107      ;
; -3.047 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x3      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.105      ;
; -3.046 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x12     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.104      ;
; -3.045 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x1      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.103      ;
; -3.044 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x5      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.018      ; 4.102      ;
; -3.043 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis6x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.021     ; 4.062      ;
; -3.043 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|dis0x8      ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.006     ; 4.077      ;
; -3.043 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis1x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.021     ; 4.062      ;
; -3.038 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis2x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.021     ; 4.057      ;
; -3.037 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis0x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.021     ; 4.056      ;
; -3.036 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis6x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.021     ; 4.055      ;
; -3.036 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis1x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.021     ; 4.055      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50'                                                                         ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 2.327 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.500        ; 2.288      ; 0.805      ;
; 2.827 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 1.000        ; 2.288      ; 0.805      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50'                                                                           ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -2.093 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.000        ; 2.288      ; 0.805      ;
; -1.593 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; -0.500       ; 2.288      ; 0.805      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk~reg0'                                                                                                                               ;
+-------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.741 ; hvsync_generator:hvsync|dis0x8      ; hvsync_generator:hvsync|disall8       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.047      ;
; 0.743 ; hvsync_generator:hvsync|dis0x13     ; hvsync_generator:hvsync|disall13      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; hvsync_generator:hvsync|dis0x9      ; hvsync_generator:hvsync|disall9       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.049      ;
; 0.770 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|vga_HS        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.076      ;
; 0.892 ; hvsync_generator:hvsync|dis1x13     ; hvsync_generator:hvsync|disall13      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.198      ;
; 1.011 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis0x6        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.317      ;
; 1.166 ; hvsync_generator:hvsync|dis1x8      ; hvsync_generator:hvsync|disall8       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.472      ;
; 1.174 ; hvsync_generator:hvsync|dis7x0      ; hvsync_generator:hvsync|disall0       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 1.479      ;
; 1.176 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[6]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.482      ;
; 1.180 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[2]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.486      ;
; 1.188 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[7]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.494      ;
; 1.194 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[0]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.500      ;
; 1.194 ; hvsync_generator:hvsync|CounterY[8] ; hvsync_generator:hvsync|CounterY[8]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.500      ;
; 1.218 ; hvsync_generator:hvsync|dis1x9      ; hvsync_generator:hvsync|disall9       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.524      ;
; 1.223 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[6]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.529      ;
; 1.232 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[7]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.538      ;
; 1.233 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|vga_HS        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.001      ; 1.540      ;
; 1.244 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[5]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.550      ;
; 1.247 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.553      ;
; 1.249 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[3]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.555      ;
; 1.249 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.555      ;
; 1.260 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[1]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.566      ;
; 1.344 ; hvsync_generator:hvsync|dis1x12     ; hvsync_generator:hvsync|disall12      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 1.648      ;
; 1.386 ; hvsync_generator:hvsync|dis0x11     ; hvsync_generator:hvsync|disall11      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 1.685      ;
; 1.421 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis6x14       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 1.725      ;
; 1.424 ; hvsync_generator:hvsync|disall15    ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 1.729      ;
; 1.426 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|dis0x10       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 1.731      ;
; 1.452 ; hvsync_generator:hvsync|dis1x7      ; hvsync_generator:hvsync|disall7       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.005     ; 1.753      ;
; 1.453 ; hvsync_generator:hvsync|dis1x4      ; hvsync_generator:hvsync|disall4       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 1.752      ;
; 1.458 ; hvsync_generator:hvsync|dis1x3      ; hvsync_generator:hvsync|disall3       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 1.757      ;
; 1.462 ; hvsync_generator:hvsync|dis0x10     ; hvsync_generator:hvsync|disall10      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.005     ; 1.763      ;
; 1.465 ; hvsync_generator:hvsync|dis1x0      ; hvsync_generator:hvsync|disall0       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 1.764      ;
; 1.479 ; hvsync_generator:hvsync|dis0x12     ; hvsync_generator:hvsync|disall12      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 1.783      ;
; 1.520 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|CounterY[9]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.826      ;
; 1.526 ; hvsync_generator:hvsync|dis0x0      ; hvsync_generator:hvsync|disall0       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 1.831      ;
; 1.556 ; hvsync_generator:hvsync|dis1x6      ; hvsync_generator:hvsync|disall6       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.013      ; 1.875      ;
; 1.583 ; hvsync_generator:hvsync|dis1x11     ; hvsync_generator:hvsync|disall11      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 1.882      ;
; 1.583 ; hvsync_generator:hvsync|dis0x7      ; hvsync_generator:hvsync|disall7       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.005     ; 1.884      ;
; 1.600 ; hvsync_generator:hvsync|dis1x5      ; hvsync_generator:hvsync|disall5       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.006     ; 1.900      ;
; 1.629 ; hvsync_generator:hvsync|dis0x15     ; hvsync_generator:hvsync|disall15      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 1.934      ;
; 1.638 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis1x4        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 1.943      ;
; 1.639 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis1x12       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 1.944      ;
; 1.659 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[3]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.965      ;
; 1.665 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[1]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 1.971      ;
; 1.703 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[7]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.009      ;
; 1.712 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[8]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.018      ;
; 1.724 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[6]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.030      ;
; 1.726 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis1x1        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.032      ;
; 1.727 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[5]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.033      ;
; 1.729 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.035      ;
; 1.731 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|vga_HS        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.037      ;
; 1.731 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis6x14       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.002     ; 2.035      ;
; 1.740 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|vga_VS        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.004     ; 2.042      ;
; 1.740 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[2]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.046      ;
; 1.741 ; hvsync_generator:hvsync|dis7x14     ; hvsync_generator:hvsync|disall14      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.047      ;
; 1.744 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.050      ;
; 1.745 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.051      ;
; 1.746 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|vga_HS        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.001      ; 2.053      ;
; 1.746 ; hvsync_generator:hvsync|dis3x15     ; hvsync_generator:hvsync|disall15      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.051      ;
; 1.751 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[2]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.057      ;
; 1.759 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis3x14       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.064      ;
; 1.760 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis0x4        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.065      ;
; 1.762 ; hvsync_generator:hvsync|dis0x1      ; hvsync_generator:hvsync|disall1       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 2.061      ;
; 1.765 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[7]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.071      ;
; 1.784 ; hvsync_generator:hvsync|dis5x14     ; hvsync_generator:hvsync|disall14      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.090      ;
; 1.785 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis6x15       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.013      ; 2.104      ;
; 1.790 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|vga_VS        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.004     ; 2.092      ;
; 1.800 ; hvsync_generator:hvsync|dis0x6      ; hvsync_generator:hvsync|disall6       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.008     ; 2.098      ;
; 1.803 ; hvsync_generator:hvsync|disall2     ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.109      ;
; 1.813 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[6]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.119      ;
; 1.826 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[3]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.132      ;
; 1.830 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[5]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.136      ;
; 1.837 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[3]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.143      ;
; 1.842 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis0x2        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.148      ;
; 1.843 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis3x14       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.148      ;
; 1.848 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis0x12       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.153      ;
; 1.849 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|dis3x14       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.155      ;
; 1.850 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[5]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.156      ;
; 1.851 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[8]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.157      ;
; 1.861 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|dis1x9        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.006     ; 2.161      ;
; 1.862 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis3x15       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.013      ; 2.181      ;
; 1.865 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|dis1x8        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.006     ; 2.165      ;
; 1.866 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|dis0x9        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.006     ; 2.166      ;
; 1.866 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|dis0x8        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.006     ; 2.166      ;
; 1.874 ; hvsync_generator:hvsync|dis0x4      ; hvsync_generator:hvsync|disall4       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 2.173      ;
; 1.876 ; hvsync_generator:hvsync|dis0x5      ; hvsync_generator:hvsync|disall5       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.006     ; 2.176      ;
; 1.881 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[3]   ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.186      ;
; 1.883 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[1]   ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.188      ;
; 1.891 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis1x3        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.196      ;
; 1.893 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis0x1        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.198      ;
; 1.894 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis0x3        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.199      ;
; 1.901 ; hvsync_generator:hvsync|dis0x3      ; hvsync_generator:hvsync|disall3       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 2.200      ;
; 1.908 ; hvsync_generator:hvsync|dis1x1      ; hvsync_generator:hvsync|disall1       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.008     ; 2.206      ;
; 1.912 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.218      ;
; 1.914 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[7]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.220      ;
; 1.916 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[6]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.222      ;
; 1.919 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[6]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.225      ;
; 1.921 ; hvsync_generator:hvsync|disall6     ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.227      ;
; 1.923 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis0x4        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 2.228      ;
; 1.923 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 2.229      ;
+-------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk_50 ; Rise       ; clk_50         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0|clk   ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk~reg0'                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x0      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x0      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x1      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x1      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x10     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x10     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x11     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x11     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x12     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x12     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x13     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x13     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x14     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x14     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x15     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x15     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x2      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x2      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x3      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x3      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x4      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x4      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x5      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x5      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x6      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x6      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x7      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x7      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x8      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x8      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x9      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x9      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x0      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x0      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x1      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x1      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x10     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x10     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x11     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x11     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x12     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x12     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x13     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x13     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x14     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x14     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x15     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x15     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x2      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x2      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x3      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x3      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x4      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x4      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x5      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x5      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x6      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x6      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x7      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x7      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.065 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 7.972 ; 7.972 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 6.781 ; 6.781 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 6.781 ; 6.781 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 6.776 ; 6.776 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 6.776 ; 6.776 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 8.006 ; 8.006 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.065 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.065 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 7.972 ; 7.972 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 6.776 ; 6.776 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 6.781 ; 6.781 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 6.776 ; 6.776 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 6.776 ; 6.776 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 8.006 ; 8.006 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.065 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk~reg0 ; -0.477 ; -19.939       ;
; clk_50   ; 1.343  ; 0.000         ;
+----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; clk_50   ; -0.963 ; -0.963        ;
; clk~reg0 ; 0.239  ; 0.000         ;
+----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; clk_50   ; -1.380 ; -2.380             ;
; clk~reg0 ; -0.500 ; -88.000            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk~reg0'                                                                                                                             ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.477 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.529      ;
; -0.477 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.529      ;
; -0.458 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.511      ;
; -0.458 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.511      ;
; -0.458 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.511      ;
; -0.458 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.511      ;
; -0.458 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.511      ;
; -0.458 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.511      ;
; -0.458 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.511      ;
; -0.458 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.511      ;
; -0.456 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.508      ;
; -0.456 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.508      ;
; -0.437 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.490      ;
; -0.437 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.490      ;
; -0.437 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.490      ;
; -0.437 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.490      ;
; -0.437 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.490      ;
; -0.437 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.490      ;
; -0.437 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.490      ;
; -0.437 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.490      ;
; -0.433 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.485      ;
; -0.433 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.485      ;
; -0.433 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.485      ;
; -0.433 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.485      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.414 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.467      ;
; -0.410 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.462      ;
; -0.410 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.462      ;
; -0.401 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x11     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.453      ;
; -0.398 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x10     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.450      ;
; -0.395 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x2      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.447      ;
; -0.395 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x6      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.447      ;
; -0.391 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.444      ;
; -0.391 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.444      ;
; -0.391 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.444      ;
; -0.391 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.444      ;
; -0.391 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.444      ;
; -0.391 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.444      ;
; -0.391 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.444      ;
; -0.391 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.444      ;
; -0.378 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x11     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.430      ;
; -0.375 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x10     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.427      ;
; -0.374 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|dis6x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.022     ; 1.384      ;
; -0.374 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|dis1x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.022     ; 1.384      ;
; -0.372 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|dis0x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.022     ; 1.382      ;
; -0.372 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x2      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.424      ;
; -0.372 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x6      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.424      ;
; -0.371 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.423      ;
; -0.371 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.423      ;
; -0.368 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|dis2x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.022     ; 1.378      ;
; -0.366 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x9      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.015      ; 1.413      ;
; -0.366 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x8      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.015      ; 1.413      ;
; -0.362 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x13     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.015      ; 1.409      ;
; -0.359 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[3] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.411      ;
; -0.359 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[1] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.020      ; 1.411      ;
; -0.352 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.405      ;
; -0.352 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.405      ;
; -0.352 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.405      ;
; -0.352 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.405      ;
; -0.352 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.405      ;
; -0.352 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.405      ;
; -0.352 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.405      ;
; -0.352 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.405      ;
; -0.352 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis6x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.021     ; 1.363      ;
; -0.352 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis1x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.021     ; 1.363      ;
; -0.350 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis0x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.021     ; 1.361      ;
; -0.346 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis2x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.021     ; 1.357      ;
; -0.343 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x9      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.015      ; 1.390      ;
; -0.343 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x8      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.015      ; 1.390      ;
; -0.342 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|dis3x14     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.021     ; 1.353      ;
; -0.341 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x3      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 1.392      ;
; -0.341 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x5      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 1.392      ;
; -0.341 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x10     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 1.392      ;
; -0.340 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[0] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.393      ;
; -0.340 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[2] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.393      ;
; -0.340 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[4] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.393      ;
; -0.340 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[5] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.393      ;
; -0.340 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[6] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.393      ;
; -0.340 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[7] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.393      ;
; -0.340 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[8] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.393      ;
; -0.340 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterY[9] ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.021      ; 1.393      ;
; -0.339 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|dis0x13     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.015      ; 1.386      ;
; -0.337 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x12     ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 1.388      ;
; -0.337 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis1x2      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 1.388      ;
; -0.337 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x7      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 1.388      ;
; -0.336 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|dis0x4      ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.019      ; 1.387      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50'                                                                         ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 1.343 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.500        ; 1.037      ; 0.367      ;
; 1.843 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 1.000        ; 1.037      ; 0.367      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50'                                                                           ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.963 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.000        ; 1.037      ; 0.367      ;
; -0.463 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; -0.500       ; 1.037      ; 0.367      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk~reg0'                                                                                                                               ;
+-------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.239 ; hvsync_generator:hvsync|dis0x8      ; hvsync_generator:hvsync|disall8       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; hvsync_generator:hvsync|dis0x9      ; hvsync_generator:hvsync|disall9       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; hvsync_generator:hvsync|dis0x13     ; hvsync_generator:hvsync|disall13      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.393      ;
; 0.254 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|vga_HS        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.406      ;
; 0.305 ; hvsync_generator:hvsync|dis1x13     ; hvsync_generator:hvsync|disall13      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.457      ;
; 0.337 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis0x6        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.489      ;
; 0.357 ; hvsync_generator:hvsync|dis1x8      ; hvsync_generator:hvsync|disall8       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[6]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[2]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; hvsync_generator:hvsync|CounterX[7] ; hvsync_generator:hvsync|CounterX[7]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[0]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; hvsync_generator:hvsync|dis1x9      ; hvsync_generator:hvsync|disall9       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; hvsync_generator:hvsync|CounterY[8] ; hvsync_generator:hvsync|CounterY[8]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.521      ;
; 0.372 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[6]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[7]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; hvsync_generator:hvsync|dis7x0      ; hvsync_generator:hvsync|disall0       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.526      ;
; 0.380 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[5]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[3]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|CounterX[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.537      ;
; 0.387 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[1]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.539      ;
; 0.400 ; hvsync_generator:hvsync|dis1x12     ; hvsync_generator:hvsync|disall12      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.551      ;
; 0.405 ; hvsync_generator:hvsync|CounterX[9] ; hvsync_generator:hvsync|vga_HS        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.557      ;
; 0.422 ; hvsync_generator:hvsync|dis0x11     ; hvsync_generator:hvsync|disall11      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 0.567      ;
; 0.435 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis6x14       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.586      ;
; 0.441 ; hvsync_generator:hvsync|disall15    ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.592      ;
; 0.445 ; hvsync_generator:hvsync|dis0x12     ; hvsync_generator:hvsync|disall12      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.596      ;
; 0.451 ; hvsync_generator:hvsync|dis1x7      ; hvsync_generator:hvsync|disall7       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.005     ; 0.598      ;
; 0.453 ; hvsync_generator:hvsync|dis1x4      ; hvsync_generator:hvsync|disall4       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 0.598      ;
; 0.453 ; hvsync_generator:hvsync|dis0x0      ; hvsync_generator:hvsync|disall0       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.604      ;
; 0.455 ; hvsync_generator:hvsync|dis1x3      ; hvsync_generator:hvsync|disall3       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 0.600      ;
; 0.456 ; hvsync_generator:hvsync|dis0x10     ; hvsync_generator:hvsync|disall10      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.005     ; 0.603      ;
; 0.459 ; hvsync_generator:hvsync|dis1x0      ; hvsync_generator:hvsync|disall0       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 0.604      ;
; 0.484 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|dis0x10       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.635      ;
; 0.485 ; hvsync_generator:hvsync|dis1x6      ; hvsync_generator:hvsync|disall6       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.013      ; 0.650      ;
; 0.494 ; hvsync_generator:hvsync|dis0x15     ; hvsync_generator:hvsync|disall15      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.645      ;
; 0.498 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|CounterY[9]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.650      ;
; 0.501 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[3]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[1]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis1x4        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.656      ;
; 0.506 ; hvsync_generator:hvsync|dis0x7      ; hvsync_generator:hvsync|disall7       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.005     ; 0.653      ;
; 0.507 ; hvsync_generator:hvsync|dis1x11     ; hvsync_generator:hvsync|disall11      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 0.652      ;
; 0.512 ; hvsync_generator:hvsync|CounterX[6] ; hvsync_generator:hvsync|CounterX[7]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; hvsync_generator:hvsync|dis1x5      ; hvsync_generator:hvsync|disall5       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.006     ; 0.660      ;
; 0.515 ; hvsync_generator:hvsync|CounterY[7] ; hvsync_generator:hvsync|CounterY[8]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.667      ;
; 0.520 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[6]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[5]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.674      ;
; 0.524 ; hvsync_generator:hvsync|CounterX[3] ; hvsync_generator:hvsync|CounterX[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; hvsync_generator:hvsync|dis7x14     ; hvsync_generator:hvsync|disall14      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.677      ;
; 0.527 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[2]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.679      ;
; 0.531 ; hvsync_generator:hvsync|dis5x14     ; hvsync_generator:hvsync|disall14      ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis1x12       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.684      ;
; 0.536 ; hvsync_generator:hvsync|dis0x1      ; hvsync_generator:hvsync|disall1       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 0.681      ;
; 0.536 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|CounterX[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[2]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; hvsync_generator:hvsync|dis3x15     ; hvsync_generator:hvsync|disall15      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.691      ;
; 0.547 ; hvsync_generator:hvsync|CounterX[4] ; hvsync_generator:hvsync|vga_HS        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|vga_VS        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.003     ; 0.703      ;
; 0.554 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[7]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; hvsync_generator:hvsync|dis0x6      ; hvsync_generator:hvsync|disall6       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.008     ; 0.698      ;
; 0.557 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis6x14       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.708      ;
; 0.557 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[6]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.709      ;
; 0.560 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis3x14       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.712      ;
; 0.562 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|vga_HS        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[3]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.714      ;
; 0.564 ; hvsync_generator:hvsync|CounterX[8] ; hvsync_generator:hvsync|dis3x14       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.716      ;
; 0.570 ; hvsync_generator:hvsync|CounterX[2] ; hvsync_generator:hvsync|dis3x14       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; hvsync_generator:hvsync|dis0x4      ; hvsync_generator:hvsync|disall4       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 0.716      ;
; 0.571 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[5]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[3]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis0x4        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.725      ;
; 0.574 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis6x15       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.014      ; 0.740      ;
; 0.575 ; hvsync_generator:hvsync|CounterY[9] ; hvsync_generator:hvsync|vga_VS        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.003     ; 0.724      ;
; 0.577 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|dis3x15       ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.014      ; 0.743      ;
; 0.578 ; hvsync_generator:hvsync|disall13    ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.003     ; 0.727      ;
; 0.582 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis1x1        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.734      ;
; 0.583 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis0x12       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.734      ;
; 0.584 ; hvsync_generator:hvsync|dis4x14     ; hvsync_generator:hvsync|disall14      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.735      ;
; 0.586 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[3]   ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.737      ;
; 0.586 ; hvsync_generator:hvsync|dis0x5      ; hvsync_generator:hvsync|disall5       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.006     ; 0.732      ;
; 0.588 ; hvsync_generator:hvsync|CounterY[4] ; hvsync_generator:hvsync|CounterY[1]   ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.739      ;
; 0.589 ; hvsync_generator:hvsync|CounterY[1] ; hvsync_generator:hvsync|dis0x2        ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.741      ;
; 0.589 ; hvsync_generator:hvsync|CounterY[6] ; hvsync_generator:hvsync|CounterY[8]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.741      ;
; 0.591 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|CounterY[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.001      ; 0.744      ;
; 0.593 ; hvsync_generator:hvsync|CounterX[5] ; hvsync_generator:hvsync|CounterX[5]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.745      ;
; 0.596 ; hvsync_generator:hvsync|dis0x3      ; hvsync_generator:hvsync|disall3       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.007     ; 0.741      ;
; 0.596 ; hvsync_generator:hvsync|dis1x1      ; hvsync_generator:hvsync|disall1       ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.008     ; 0.740      ;
; 0.597 ; hvsync_generator:hvsync|CounterX[1] ; hvsync_generator:hvsync|CounterX[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.749      ;
; 0.606 ; hvsync_generator:hvsync|CounterY[2] ; hvsync_generator:hvsync|CounterY[6]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.758      ;
; 0.607 ; hvsync_generator:hvsync|disall14    ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.758      ;
; 0.607 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; hvsync_generator:hvsync|dis2x15     ; hvsync_generator:hvsync|disall15      ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.759      ;
; 0.609 ; hvsync_generator:hvsync|CounterX[0] ; hvsync_generator:hvsync|CounterX[0]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.761      ;
; 0.611 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis1x3        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.762      ;
; 0.611 ; hvsync_generator:hvsync|CounterY[0] ; hvsync_generator:hvsync|CounterY[4]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.763      ;
; 0.614 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis0x1        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.765      ;
; 0.614 ; hvsync_generator:hvsync|CounterY[5] ; hvsync_generator:hvsync|CounterY[7]   ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.766      ;
; 0.615 ; hvsync_generator:hvsync|CounterY[3] ; hvsync_generator:hvsync|dis0x3        ; clk~reg0     ; clk~reg0    ; 0.000        ; -0.001     ; 0.766      ;
; 0.615 ; hvsync_generator:hvsync|disall6     ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 0.000        ; 0.000      ; 0.767      ;
+-------+-------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50 ; Rise       ; clk_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0|clk   ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk~reg0'                                                                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x10     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x10     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x11     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x11     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x12     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x12     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x13     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x13     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x14     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x14     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x15     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x15     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x5      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x5      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x6      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x6      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x7      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x7      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x8      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x8      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x9      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis0x9      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x0      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x0      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x10     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x10     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x11     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x11     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x12     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x12     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x13     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x13     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x14     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x14     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x15     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x15     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x5      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x5      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x6      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x6      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x7      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|dis1x7      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.766 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.537 ; 3.537 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 3.152 ; 3.152 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 3.152 ; 3.152 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 3.149 ; 3.149 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 3.149 ; 3.149 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.557 ; 3.557 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.766 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.766 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.537 ; 3.537 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 3.149 ; 3.149 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 3.152 ; 3.152 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 3.149 ; 3.149 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 3.149 ; 3.149 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.557 ; 3.557 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.766 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.236   ; -2.093 ; N/A      ; N/A     ; -1.941              ;
;  clk_50          ; 1.343    ; -2.093 ; N/A      ; N/A     ; -1.941              ;
;  clk~reg0        ; -3.236   ; 0.239  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS  ; -215.201 ; -2.093 ; 0.0      ; 0.0     ; -134.017            ;
;  clk_50          ; 0.000    ; -2.093 ; N/A      ; N/A     ; -3.425              ;
;  clk~reg0        ; -215.201 ; 0.000  ; N/A      ; N/A     ; -130.592            ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.065 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 7.972 ; 7.972 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 6.781 ; 6.781 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 6.781 ; 6.781 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 6.776 ; 6.776 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 6.776 ; 6.776 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 8.006 ; 8.006 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.065 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.766 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.537 ; 3.537 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 3.149 ; 3.149 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 3.152 ; 3.152 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 3.149 ; 3.149 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 3.149 ; 3.149 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.557 ; 3.557 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.766 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk~reg0   ; clk_50   ; 1        ; 1        ; 0        ; 0        ;
; clk~reg0   ; clk~reg0 ; 1283     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk~reg0   ; clk_50   ; 1        ; 1        ; 0        ; 0        ;
; clk~reg0   ; clk~reg0 ; 1283     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Sep 08 14:44:04 2021
Info: Command: quartus_sta testVGA -c testVGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'testVGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk~reg0 clk~reg0
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.236      -215.201 clk~reg0 
    Info (332119):     2.327         0.000 clk_50 
Info (332146): Worst-case hold slack is -2.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.093        -2.093 clk_50 
    Info (332119):     0.741         0.000 clk~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941        -3.425 clk_50 
    Info (332119):    -0.742      -130.592 clk~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.477
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.477       -19.939 clk~reg0 
    Info (332119):     1.343         0.000 clk_50 
Info (332146): Worst-case hold slack is -0.963
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.963        -0.963 clk_50 
    Info (332119):     0.239         0.000 clk~reg0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clk_50 
    Info (332119):    -0.500       -88.000 clk~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4545 megabytes
    Info: Processing ended: Wed Sep 08 14:44:05 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


