---
audio: false
generated: false
lang: hant
layout: post
title: 電腦結構
translated: true
type: note
---

1. 定義：計算機組織指計算機系統的運作結構與實現方式，重點在於硬體組件如何協同運作以執行指令。

2. 歷史演進：追溯從早期機械計算機到現代多核心處理器的發展歷程。

3. 馮·諾伊曼架構：基礎模型，透過匯流排連接CPU、記憶體與輸入輸出裝置。

4. 哈佛架構：將指令與資料的儲存及信號路徑分離，以提升效能。

5. CPU組件：包含算術邏輯單元(ALU)、控制單元(CU)及暫存器。

6. ALU功能：執行算術與邏輯運算，如加法、減法、AND、OR。

7. 控制單元角色：透過解譯指令與產生控制信號來指揮處理器運作。

8. 暫存器：CPU內部的小型高速儲存空間，用於暫存資料與指令。

9. 快取記憶體：位於CPU旁的高速記憶體，用於縮短資料存取時間。

10. 記憶體階層：根據速度與成本將記憶體分層，包含暫存器、快取、RAM與輔助儲存裝置。

11. RAM（隨機存取記憶體）：揮發性記憶體，用於儲存當前使用的資料與機器碼。

12. ROM（唯讀記憶體）：非揮發性記憶體，用於儲存韌體與系統啟動指令。

13. 匯流排結構：在計算機內外部組件間傳輸資料的通訊系統。

14. 資料匯流排：傳輸實際處理中的資料。

15. 位址匯流排：傳輸資料應送往或取自何處的資訊。

16. 控制匯流排：將控制信號從CPU傳送至其他組件。

17. 指令集架構(ISA)：定義CPU可執行的指令集合。

18. RISC（精簡指令集計算）：採用精簡且高度優化指令集的ISA設計哲學。

19. CISC（複雜指令集計算）：具備大量指令的ISA，部分指令可執行複雜任務。

20. 管線化：透過重疊多個指令階段來提升CPU吞吐量的技術。

21. 管線階段：通常包含擷取、解碼、執行、記憶體存取與寫回。

22. 管線危害：可能中斷管線流程的問題，如資料危害、控制危害與結構危害。

23. 分支預測：預測分支指令方向以維持管線滿載的方法。

24. 超純量架構：允許單個管線階段同時處理多個指令。

25. 平行處理：運用多個處理器或核心同時執行指令。

26. 多核心處理器：將多個處理核心整合於單一晶片的CPU。

27. SIMD（單指令多資料）：單一指令同時對多個資料點進行運算的平行處理架構。

28. MIMD（多指令多資料）：多個處理器對不同資料執行不同指令的平行架構。

29. 記憶體管理：有效管理與分配記憶體的技術，包含分頁與分段。

30. 虛擬記憶體：將實體記憶體延伸至磁碟儲存，使系統能處理更大型工作負載。

31. 分頁：將記憶體分割為固定大小的頁面，以簡化記憶體管理並減少碎片。

32. 分段：根據函式或資料結構等邏輯區塊將記憶體分割為可變大小的區段。

33. 快取映射技術：包含直接映射、完全關聯與集合關聯快取。

34. 快取替換策略：決定替換哪些快取項目，如最近最少使用(LRU)或先進先出(FIFO)。

35. 快取一致性：確保多處理器系統中多個快取內資料的一致性。

36. 記憶體一致性模型：定義操作執行的可見順序以維持系統一致性。

37. 輸入輸出系統：管理計算機與外部裝置間的通訊。

38. I/O裝置分類：包含輸入裝置、輸出裝置與儲存裝置。

39. I/O介面：定義裝置與主機板通訊方式的標準，如USB、SATA與PCIe。

40. 直接記憶體存取(DMA)：允許裝置在無需CPU介入下直接與記憶體傳輸資料。

41. 中斷：通知CPU需立即處理事件的信號，實現非同步處理。

42. 中斷處理：CPU響應中斷的過程，包含保存狀態與執行中斷服務常式。

43. DMA控制器：管理DMA操作的硬體組件，使CPU免於資料傳輸任務。

44. 裝置驅動程式：使作業系統能與硬體裝置通訊的軟體。

45. 周邊組件互連(PCI)：將周邊裝置連接至主機板的標準。

46. 串列與並列通訊：串列每次傳送一個位元，並列同時傳送多個位元。

47. 串列埠：用於裝置串列通訊的介面，如RS-232。

48. 並列埠：用於並列通訊的介面，常見於印表機等周邊裝置。

49. 匯流排仲裁：管理多個裝置對匯流排的存取權以避免衝突的過程。

50. 系統匯流排與周邊匯流排：系統匯流排連接CPU、記憶體與主要組件，周邊匯流排連接外部裝置。

51. 中斷向量表：用於儲存中斷服務常式位址的資料結構。

52. 可編程中斷控制器：管理多個中斷請求並進行優先級排序的硬體。

53. 匯流排寬度：匯流排可同時傳輸的位元數。

54. 時脈速度：CPU執行指令的速率，以GHz為單位。

55. 時脈週期：CPU執行基本操作的時間單位。

56. 時脈偏移：時脈信號到達電路不同部分的時間差異。

57. 時脈分配：將時脈信號傳遞至CPU所有組件的方法。

58. 散熱：從CPU移除多餘熱量以防止過熱的過程。

59. 散熱方案：包含散熱片、風扇與水冷系統，用於管理CPU溫度。

60. 電源供應器(PSU)：為所有計算機組件提供所需電力。

61. 電壓調節器：確保向CPU及其他組件提供穩定電壓。

62. 主機板架構：承載CPU、記憶體及其他關鍵組件的主要電路板。

63. 晶片組：管理CPU、記憶體與周邊裝置間資料流的一組積體電路。

64. 韌體：寫入唯讀記憶體的永久性軟體，用於控制硬體功能。

65. BIOS/UEFI：在啟動過程中初始化硬體並提供運行時服務的韌體介面。

66. 啟動流程：系統通電時初始化的操作序列。

67. 指令管線階段：通常包含擷取、解碼、執行、記憶體存取與寫回。

68. 管線深度：管線中的階段數量，影響指令吞吐量與延遲。

69. 管線平衡：確保每個階段執行時間大致相等以最大化效率。

70. 資料危害：管線中指令需要前面指令執行結果的情況。

71. 控制危害：因分支指令中斷管線流程而發生。

72. 結構危害：當硬體資源不足以同時支援所有指令執行時發生。

73. 轉發（資料旁路）：透過在管線階段間直接傳輸資料來減少資料危害的技術。

74. 停頓（管線氣泡）：在管線中插入空閒週期以解決危害。

75. 亂序執行：當資源就緒時即執行指令，而非依原始程式順序。

76. 推測執行：在確認是否需要前先行執行指令以提升效能。

77. 分支預測演算法：用於預測分支方向的技術，如靜態預測、動態預測與二階適應性預測。

78. 指令級平行處理(ILP)：單個CPU週期內同時執行多個指令的能力。

79. 迴圈展開：透過增加迴圈主體來減少迴圈控制開銷的優化技術。

80. 超級管線化：增加管線階段數量以實現更高時脈速度。

81. VLIW（超長指令字）：允許單個指令字編碼多個操作的架構。

82. EPIC（顯式平行指令計算）：透過編譯器協助實現平行指令執行的架構。

83. 暫存器重新命名：透過動態分配暫存器來消除虛假資料相依性的技術。

84. 超執行緒：英特爾技術，使單個CPU核心能同時執行多個執行緒。

85. 快取記憶體層級：L1（最接近CPU、最快）、L2與L3快取，容量遞增且延遲遞增。

86. 透寫與回寫快取：透寫同時更新快取與記憶體，回寫僅更新快取並延遲記憶體更新。

87. 快取關聯度：決定快取線如何映射到快取組，影響命中率與存取時間。

88. 預取：在實際請求前將資料載入快取以減少存取延遲。

89. 記憶體存取模式：順序存取與隨機存取及其對快取效能的影響。

90. NUMA（非統一記憶體存取）：記憶體存取時間隨記憶體位置相對處理器而變的記憶體設計。

91. SMP（對稱多處理）：多個處理器共享單一集中式記憶體的系統。

92. 分散式記憶體系統：每個處理器擁有私有記憶體，透過網路通訊的系統。

93. 互連網路：用於連接多個處理器與記憶體單元的拓撲與協定。

94. 擴充性：計算機系統透過增加資源來提升效能的能力。

95. 容錯性：系統在部分組件故障時仍能正常運作的能力。

96. 冗餘：透過額外組件提升可靠性與可用性。

97. 錯誤檢測與修正：如奇偶校驗位、校驗和與ECC（錯誤更正碼）等識別與修正資料錯誤的技術。

98. 電源效率：在維持效能的同時最小化功耗的系統設計。

99. 熱設計功耗(TDP)：CPU或GPU在典型工作負載下預期產生的最大熱量。

100. 未來趨勢：探索量子計算、類神經形態架構與光子處理器等塑造計算機組織未來的先進技術。