TimeQuest Timing Analyzer report for control_unit
Tue Mar 30 17:26:44 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clock'
 13. Slow 1200mV 85C Model Setup: 'CCR_Result[0]'
 14. Slow 1200mV 85C Model Hold: 'CCR_Result[0]'
 15. Slow 1200mV 85C Model Hold: 'Clock'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CCR_Result[0]'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'Clock'
 30. Slow 1200mV 0C Model Setup: 'CCR_Result[0]'
 31. Slow 1200mV 0C Model Hold: 'CCR_Result[0]'
 32. Slow 1200mV 0C Model Hold: 'Clock'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'CCR_Result[0]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'Clock'
 46. Fast 1200mV 0C Model Setup: 'CCR_Result[0]'
 47. Fast 1200mV 0C Model Hold: 'CCR_Result[0]'
 48. Fast 1200mV 0C Model Hold: 'Clock'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'CCR_Result[0]'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; control_unit                                       ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                       ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; Clock Name    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets           ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+
; CCR_Result[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CCR_Result[0] } ;
; Clock         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }         ;
+---------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                            ;
+-------------+-----------------+---------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+-------------+-----------------+---------------+---------------------------------------------------------------+
; 450.25 MHz  ; 250.0 MHz       ; Clock         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1176.47 MHz ; 250.0 MHz       ; CCR_Result[0] ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------+
; Slow 1200mV 85C Model Setup Summary    ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Clock         ; -1.221 ; -10.934       ;
; CCR_Result[0] ; 0.075  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Hold Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; CCR_Result[0] ; -2.634 ; -25.080       ;
; Clock         ; 0.394  ; 0.000         ;
+---------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------+--------+--------------------------+
; Clock         ; Slack  ; End Point TNS            ;
+---------------+--------+--------------------------+
; Clock         ; -3.000 ; -34.000                  ;
; CCR_Result[0] ; -3.000 ; -3.000                   ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                                  ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; -1.221 ; current_state.S_BVS_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.063     ; 2.153      ;
; -1.184 ; current_state.S_BVS_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 2.117      ;
; -1.182 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 2.115      ;
; -1.012 ; current_state.S_BCS_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.061     ; 1.946      ;
; -1.007 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.940      ;
; -0.990 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.061     ; 1.924      ;
; -0.981 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.914      ;
; -0.976 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.909      ;
; -0.961 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.894      ;
; -0.959 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.427     ; 1.527      ;
; -0.952 ; CCR_Result[0]             ; current_state.S_BCS_4     ; CCR_Result[0] ; Clock       ; 0.500        ; 2.335      ; 3.762      ;
; -0.949 ; current_state.S_BMI_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.427     ; 1.517      ;
; -0.923 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.063     ; 1.855      ;
; -0.921 ; current_state.S_BMI_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.854      ;
; -0.919 ; current_state.S_BCS_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.852      ;
; -0.903 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.063     ; 1.835      ;
; -0.899 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.223     ; 1.671      ;
; -0.847 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.780      ;
; -0.844 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.777      ;
; -0.821 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.754      ;
; -0.783 ; current_state.S_BMI_4     ; current_state.S_BMI_5     ; Clock         ; Clock       ; 1.000        ; -0.427     ; 1.351      ;
; -0.740 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.061     ; 1.674      ;
; -0.716 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.649      ;
; -0.684 ; current_state.S_DECODE_3  ; current_state.S_BCS_4     ; Clock         ; Clock       ; 1.000        ; -0.223     ; 1.456      ;
; -0.682 ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.615      ;
; -0.681 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.614      ;
; -0.635 ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock         ; Clock       ; 1.000        ; -0.223     ; 1.407      ;
; -0.615 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.063     ; 1.547      ;
; -0.568 ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock         ; Clock       ; 1.000        ; -0.223     ; 1.340      ;
; -0.486 ; current_state.S_DECODE_3  ; current_state.S_BVS_4     ; Clock         ; Clock       ; 1.000        ; -0.222     ; 1.259      ;
; -0.484 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock         ; Clock       ; 1.000        ; -0.223     ; 1.256      ;
; -0.480 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock         ; Clock       ; 1.000        ; -0.223     ; 1.252      ;
; -0.470 ; current_state.S_DECODE_3  ; current_state.S_BMI_4     ; Clock         ; Clock       ; 1.000        ; 0.128      ; 1.593      ;
; -0.465 ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock         ; Clock       ; 1.000        ; -0.060     ; 1.400      ;
; -0.458 ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock         ; Clock       ; 1.000        ; -0.061     ; 1.392      ;
; -0.448 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock         ; Clock       ; 1.000        ; 0.128      ; 1.571      ;
; -0.438 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.061     ; 1.372      ;
; -0.323 ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; -0.061     ; 1.257      ;
; -0.277 ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; -0.061     ; 1.211      ;
; -0.257 ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; -0.061     ; 1.191      ;
; -0.250 ; current_state.S_BVS_4     ; current_state.S_BVS_5     ; Clock         ; Clock       ; 1.000        ; -0.063     ; 1.182      ;
; -0.249 ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock         ; Clock       ; 1.000        ; -0.427     ; 0.817      ;
; -0.217 ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock         ; Clock       ; 1.000        ; -0.062     ; 1.150      ;
; -0.179 ; CCR_Result[0]             ; current_state.S_BCS_4     ; CCR_Result[0] ; Clock       ; 1.000        ; 2.335      ; 3.489      ;
; -0.145 ; current_state.S_BCS_5     ; current_state.S_BCS_6     ; Clock         ; Clock       ; 1.000        ; -0.060     ; 1.080      ;
; -0.083 ; current_state.S_BVS_5     ; current_state.S_BVS_6     ; Clock         ; Clock       ; 1.000        ; -0.061     ; 1.017      ;
; -0.065 ; current_state.S_BCS_4     ; current_state.S_BCS_5     ; Clock         ; Clock       ; 1.000        ; -0.061     ; 0.999      ;
; -0.058 ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock         ; Clock       ; 1.000        ; 0.052      ; 1.105      ;
; -0.057 ; current_state.S_BMI_5     ; current_state.S_BMI_6     ; Clock         ; Clock       ; 1.000        ; -0.061     ; 0.991      ;
; 0.067  ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock         ; Clock       ; 1.000        ; -0.062     ; 0.866      ;
; 0.081  ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock         ; Clock       ; 1.000        ; -0.061     ; 0.853      ;
; 0.093  ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock         ; Clock       ; 1.000        ; -0.062     ; 0.840      ;
; 0.095  ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock         ; Clock       ; 1.000        ; -0.062     ; 0.838      ;
; 0.097  ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock         ; Clock       ; 1.000        ; -0.061     ; 0.837      ;
; 0.227  ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock         ; Clock       ; 1.000        ; -0.061     ; 0.707      ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CCR_Result[0]'                                                                                   ;
+-------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; 0.075 ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 7.637      ; 7.285      ;
; 0.158 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 7.621      ; 7.180      ;
; 0.161 ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 7.635      ; 7.198      ;
; 0.205 ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 8.044      ; 7.562      ;
; 0.222 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 8.028      ; 7.523      ;
; 0.243 ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 7.618      ; 7.255      ;
; 0.290 ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 8.042      ; 7.476      ;
; 0.291 ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 7.639      ; 7.067      ;
; 0.298 ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 7.637      ; 7.562      ;
; 0.315 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 7.621      ; 7.523      ;
; 0.351 ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 8.046      ; 7.414      ;
; 0.383 ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 7.635      ; 7.476      ;
; 0.387 ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 8.025      ; 7.518      ;
; 0.395 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 7.636      ; 7.121      ;
; 0.444 ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 7.639      ; 7.414      ;
; 0.472 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 8.043      ; 7.451      ;
; 0.480 ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 7.618      ; 7.518      ;
; 0.565 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 7.636      ; 7.451      ;
; 0.664 ; current_state.S_BVS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.216      ; 4.256      ;
; 0.667 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 5.079      ; 4.115      ;
; 0.670 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.216      ; 4.250      ;
; 0.742 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 4.179      ;
; 0.753 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 4.167      ;
; 0.786 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 5.219      ; 4.136      ;
; 0.787 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 4.133      ;
; 0.835 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 4.086      ;
; 0.867 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.216      ; 4.053      ;
; 0.872 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.216      ; 4.048      ;
; 0.889 ; current_state.S_BMI_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 4.031      ;
; 0.890 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 4.030      ;
; 0.897 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.077      ; 3.884      ;
; 0.899 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.216      ; 4.021      ;
; 0.910 ; current_state.S_BVS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 4.010      ;
; 0.929 ; current_state.S_BCS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.216      ; 3.991      ;
; 0.930 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.217      ; 3.991      ;
; 0.933 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 3.987      ;
; 0.946 ; current_state.S_BCS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 3.974      ;
; 0.955 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 3.965      ;
; 0.955 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 3.965      ;
; 0.958 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.220      ; 3.964      ;
; 0.963 ; current_state.S_BMI_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.216      ; 3.957      ;
; 0.967 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.081      ; 3.813      ;
; 0.969 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 5.201      ; 4.094      ;
; 0.971 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 5.063      ; 3.789      ;
; 0.979 ; current_state.S_BMI_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 5.201      ; 4.084      ;
; 0.981 ; current_state.S_STA_DIR_7 ; writ$latch        ; Clock         ; CCR_Result[0] ; 0.500        ; 5.217      ; 3.938      ;
; 0.982 ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 8.044      ; 7.285      ;
; 0.982 ; current_state.S_BVS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 5.201      ; 4.081      ;
; 0.986 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 3.934      ;
; 1.006 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.500        ; 5.060      ; 3.914      ;
; 1.022 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 3.899      ;
; 1.022 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.219      ; 3.896      ;
; 1.023 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 5.201      ; 4.040      ;
; 1.025 ; current_state.S_BCS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 5.201      ; 4.038      ;
; 1.035 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 5.201      ; 3.863      ;
; 1.052 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.218      ; 3.868      ;
; 1.065 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 8.028      ; 7.180      ;
; 1.068 ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 8.042      ; 7.198      ;
; 1.120 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.500        ; 5.198      ; 3.938      ;
; 1.127 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.500        ; 5.198      ; 3.931      ;
; 1.132 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.216      ; 3.788      ;
; 1.150 ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 8.025      ; 7.255      ;
; 1.198 ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 8.046      ; 7.067      ;
; 1.203 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 5.216      ; 3.717      ;
; 1.225 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 5.201      ; 3.673      ;
; 1.301 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.500        ; 5.199      ; 3.758      ;
; 1.302 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 8.043      ; 7.121      ;
; 1.306 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 5.202      ; 3.758      ;
; 1.322 ; current_state.S_DECODE_3  ; B_Load$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 5.078      ; 3.616      ;
; 1.571 ; current_state.S_BVS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.623      ; 4.256      ;
; 1.574 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 5.486      ; 4.115      ;
; 1.577 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.623      ; 4.250      ;
; 1.649 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 5.625      ; 4.179      ;
; 1.660 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.625      ; 4.167      ;
; 1.693 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 5.626      ; 4.136      ;
; 1.694 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.625      ; 4.133      ;
; 1.742 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 5.625      ; 4.086      ;
; 1.774 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.623      ; 4.053      ;
; 1.779 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.623      ; 4.048      ;
; 1.796 ; current_state.S_BMI_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.625      ; 4.031      ;
; 1.797 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.625      ; 4.030      ;
; 1.804 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.484      ; 3.884      ;
; 1.806 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.623      ; 4.021      ;
; 1.817 ; current_state.S_BVS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.625      ; 4.010      ;
; 1.836 ; current_state.S_BCS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.623      ; 3.991      ;
; 1.837 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.624      ; 3.991      ;
; 1.840 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.625      ; 3.987      ;
; 1.853 ; current_state.S_BCS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.625      ; 3.974      ;
; 1.862 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.625      ; 3.965      ;
; 1.862 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.625      ; 3.965      ;
; 1.865 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.627      ; 3.964      ;
; 1.870 ; current_state.S_BMI_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.623      ; 3.957      ;
; 1.874 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.488      ; 3.813      ;
; 1.876 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 1.000        ; 5.608      ; 4.094      ;
; 1.878 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 5.470      ; 3.789      ;
; 1.886 ; current_state.S_BMI_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 1.000        ; 5.608      ; 4.084      ;
; 1.888 ; current_state.S_STA_DIR_7 ; writ$latch        ; Clock         ; CCR_Result[0] ; 1.000        ; 5.624      ; 3.938      ;
; 1.889 ; current_state.S_BVS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 1.000        ; 5.608      ; 4.081      ;
; 1.893 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.625      ; 3.934      ;
; 1.913 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 1.000        ; 5.467      ; 3.914      ;
+-------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CCR_Result[0]'                                                                                     ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; -2.634 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 6.031      ; 3.437      ;
; -2.610 ; current_state.S_DECODE_3  ; B_Load$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 5.913      ; 3.343      ;
; -2.564 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 6.030      ; 3.506      ;
; -2.560 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.000        ; 6.029      ; 3.509      ;
; -2.537 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.047      ; 3.550      ;
; -2.524 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.047      ; 3.563      ;
; -2.505 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.916      ; 3.451      ;
; -2.500 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 6.030      ; 3.570      ;
; -2.483 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 6.049      ; 3.606      ;
; -2.468 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 5.914      ; 3.486      ;
; -2.458 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.050      ; 3.632      ;
; -2.443 ; current_state.S_STA_DIR_7 ; writ$latch        ; Clock         ; CCR_Result[0] ; 0.000        ; 6.048      ; 3.645      ;
; -2.441 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 5.897      ; 3.496      ;
; -2.440 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.048      ; 3.648      ;
; -2.433 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.048      ; 3.655      ;
; -2.429 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.000        ; 6.028      ; 3.639      ;
; -2.427 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.050      ; 3.663      ;
; -2.424 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.000        ; 6.028      ; 3.644      ;
; -2.413 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.912      ; 3.539      ;
; -2.402 ; current_state.S_BMI_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.049      ; 3.687      ;
; -2.390 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.049      ; 3.699      ;
; -2.374 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.047      ; 3.713      ;
; -2.370 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.049      ; 3.719      ;
; -2.358 ; current_state.S_BMI_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.047      ; 3.729      ;
; -2.356 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.047      ; 3.731      ;
; -2.343 ; current_state.S_BCS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.048      ; 3.745      ;
; -2.337 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.049      ; 3.752      ;
; -2.325 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.049      ; 3.764      ;
; -2.321 ; current_state.S_BCS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.047      ; 3.766      ;
; -2.316 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.000        ; 5.894      ; 3.618      ;
; -2.304 ; current_state.S_BMI_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 6.031      ; 3.767      ;
; -2.298 ; current_state.S_BVS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.049      ; 3.791      ;
; -2.294 ; current_state.S_BCS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 6.030      ; 3.776      ;
; -2.289 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 6.049      ; 3.800      ;
; -2.288 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 6.031      ; 3.783      ;
; -2.276 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 6.031      ; 3.795      ;
; -2.264 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.049      ; 3.825      ;
; -2.261 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.047      ; 3.826      ;
; -2.260 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.047      ; 3.827      ;
; -2.249 ; current_state.S_BVS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 6.031      ; 3.822      ;
; -2.243 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.049      ; 3.846      ;
; -2.233 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 6.049      ; 3.856      ;
; -2.208 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 8.383      ; 6.175      ;
; -2.192 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 6.049      ; 3.897      ;
; -2.095 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 8.367      ; 6.272      ;
; -2.059 ; current_state.S_BVS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.047      ; 4.028      ;
; -2.059 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 6.047      ; 4.028      ;
; -1.705 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 5.602      ; 3.437      ;
; -1.681 ; current_state.S_DECODE_3  ; B_Load$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 5.484      ; 3.343      ;
; -1.660 ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 8.386      ; 6.726      ;
; -1.635 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 5.601      ; 3.506      ;
; -1.631 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; -0.500       ; 5.600      ; 3.509      ;
; -1.608 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.618      ; 3.550      ;
; -1.597 ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 8.364      ; 6.767      ;
; -1.595 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.618      ; 3.563      ;
; -1.576 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.487      ; 3.451      ;
; -1.571 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 5.601      ; 3.570      ;
; -1.554 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 5.620      ; 3.606      ;
; -1.547 ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 8.382      ; 6.835      ;
; -1.539 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 5.485      ; 3.486      ;
; -1.529 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.621      ; 3.632      ;
; -1.521 ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 8.384      ; 6.863      ;
; -1.516 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 7.954      ; 6.438      ;
; -1.514 ; current_state.S_STA_DIR_7 ; writ$latch        ; Clock         ; CCR_Result[0] ; -0.500       ; 5.619      ; 3.645      ;
; -1.512 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 5.468      ; 3.496      ;
; -1.511 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.619      ; 3.648      ;
; -1.504 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.619      ; 3.655      ;
; -1.500 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; -0.500       ; 5.599      ; 3.639      ;
; -1.498 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.621      ; 3.663      ;
; -1.495 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; -0.500       ; 5.599      ; 3.644      ;
; -1.484 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.483      ; 3.539      ;
; -1.473 ; current_state.S_BMI_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.620      ; 3.687      ;
; -1.465 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; -0.500       ; 8.383      ; 6.438      ;
; -1.461 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.620      ; 3.699      ;
; -1.445 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.618      ; 3.713      ;
; -1.441 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.620      ; 3.719      ;
; -1.431 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 7.938      ; 6.507      ;
; -1.429 ; current_state.S_BMI_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.618      ; 3.729      ;
; -1.427 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.618      ; 3.731      ;
; -1.414 ; current_state.S_BCS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.619      ; 3.745      ;
; -1.408 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.620      ; 3.752      ;
; -1.396 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.620      ; 3.764      ;
; -1.392 ; current_state.S_BCS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.618      ; 3.766      ;
; -1.387 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; -0.500       ; 5.465      ; 3.618      ;
; -1.380 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; -0.500       ; 8.367      ; 6.507      ;
; -1.375 ; current_state.S_BMI_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 5.602      ; 3.767      ;
; -1.369 ; current_state.S_BVS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.620      ; 3.791      ;
; -1.365 ; current_state.S_BCS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 5.601      ; 3.776      ;
; -1.360 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 5.620      ; 3.800      ;
; -1.359 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 5.602      ; 3.783      ;
; -1.347 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 5.602      ; 3.795      ;
; -1.335 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.620      ; 3.825      ;
; -1.332 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.618      ; 3.826      ;
; -1.331 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.618      ; 3.827      ;
; -1.320 ; current_state.S_BVS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 5.602      ; 3.822      ;
; -1.314 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 5.620      ; 3.846      ;
; -1.304 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 5.620      ; 3.856      ;
; -1.299 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; -0.500       ; 7.954      ; 6.175      ;
; -1.263 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 5.620      ; 3.897      ;
; -1.186 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; -0.500       ; 7.938      ; 6.272      ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                                  ;
+-------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; 0.394 ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock         ; Clock       ; 0.000        ; 0.061      ; 0.612      ;
; 0.486 ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock         ; Clock       ; 0.000        ; 0.062      ; 0.705      ;
; 0.487 ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock         ; Clock       ; 0.000        ; 0.062      ; 0.706      ;
; 0.522 ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock         ; Clock       ; 0.000        ; 0.062      ; 0.741      ;
; 0.538 ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock         ; Clock       ; 0.000        ; 0.063      ; 0.758      ;
; 0.544 ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.062      ; 0.763      ;
; 0.619 ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock         ; Clock       ; 0.000        ; 0.223      ; 0.999      ;
; 0.654 ; current_state.S_BCS_4     ; current_state.S_BCS_5     ; Clock         ; Clock       ; 0.000        ; 0.062      ; 0.873      ;
; 0.683 ; current_state.S_BMI_5     ; current_state.S_BMI_6     ; Clock         ; Clock       ; 0.000        ; 0.063      ; 0.903      ;
; 0.703 ; current_state.S_BVS_5     ; current_state.S_BVS_6     ; Clock         ; Clock       ; 0.000        ; 0.063      ; 0.923      ;
; 0.746 ; CCR_Result[0]             ; current_state.S_BCS_4     ; CCR_Result[0] ; Clock       ; 0.000        ; 2.418      ; 3.361      ;
; 0.772 ; current_state.S_BCS_5     ; current_state.S_BCS_6     ; Clock         ; Clock       ; 0.000        ; 0.063      ; 0.992      ;
; 0.810 ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock         ; Clock       ; 0.000        ; 0.061      ; 1.028      ;
; 0.860 ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock         ; Clock       ; 0.000        ; -0.289     ; 0.728      ;
; 0.876 ; current_state.S_BVS_4     ; current_state.S_BVS_5     ; Clock         ; Clock       ; 0.000        ; 0.061      ; 1.094      ;
; 0.876 ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; 0.063      ; 1.096      ;
; 0.905 ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.063      ; 1.125      ;
; 0.942 ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.161      ;
; 0.965 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.184      ;
; 0.970 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock         ; Clock       ; 0.000        ; 0.314      ; 1.441      ;
; 0.995 ; current_state.S_DECODE_3  ; current_state.S_BMI_4     ; Clock         ; Clock       ; 0.000        ; 0.314      ; 1.466      ;
; 1.012 ; current_state.S_DECODE_3  ; current_state.S_BVS_4     ; Clock         ; Clock       ; 0.000        ; -0.050     ; 1.119      ;
; 1.016 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock         ; Clock       ; 0.000        ; -0.051     ; 1.122      ;
; 1.020 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock         ; Clock       ; 0.000        ; -0.051     ; 1.126      ;
; 1.056 ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock         ; Clock       ; 0.000        ; 0.063      ; 1.276      ;
; 1.057 ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock         ; Clock       ; 0.000        ; 0.063      ; 1.277      ;
; 1.123 ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock         ; Clock       ; 0.000        ; -0.051     ; 1.229      ;
; 1.185 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.061      ; 1.403      ;
; 1.194 ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock         ; Clock       ; 0.000        ; -0.052     ; 1.299      ;
; 1.221 ; current_state.S_DECODE_3  ; current_state.S_BCS_4     ; Clock         ; Clock       ; 0.000        ; -0.052     ; 1.326      ;
; 1.257 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.476      ;
; 1.266 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.051     ; 1.372      ;
; 1.296 ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.515      ;
; 1.312 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.531      ;
; 1.376 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.595      ;
; 1.400 ; current_state.S_BMI_4     ; current_state.S_BMI_5     ; Clock         ; Clock       ; 0.000        ; -0.289     ; 1.268      ;
; 1.418 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.637      ;
; 1.436 ; current_state.S_BMI_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.655      ;
; 1.463 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.682      ;
; 1.465 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.684      ;
; 1.474 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.289     ; 1.342      ;
; 1.476 ; current_state.S_BMI_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.289     ; 1.344      ;
; 1.501 ; CCR_Result[0]             ; current_state.S_BCS_4     ; CCR_Result[0] ; Clock       ; -0.500       ; 2.418      ; 3.616      ;
; 1.514 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.733      ;
; 1.514 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.061      ; 1.732      ;
; 1.515 ; current_state.S_BCS_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.734      ;
; 1.524 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.061      ; 1.742      ;
; 1.528 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.747      ;
; 1.564 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.783      ;
; 1.575 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.794      ;
; 1.576 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.795      ;
; 1.618 ; current_state.S_BCS_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.837      ;
; 1.777 ; current_state.S_BVS_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.996      ;
; 1.777 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.062      ; 1.996      ;
; 1.807 ; current_state.S_BVS_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.061      ; 2.025      ;
+-------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BCS_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BCS_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BCS_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BMI_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BMI_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BMI_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BRA_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BRA_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BRA_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BVS_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BVS_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BVS_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_4         ;
; 0.176  ; 0.360        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_4         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_5         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_6         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_5         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_6         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_4         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_5         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_6         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_4         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_5         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_6         ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; 0.219  ; 0.403        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_4|clk     ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_4|clk ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_5|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_5|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_6|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_5|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_6|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_4|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_5|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_6|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_4|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_5|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_6|clk     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_0|clk   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_5|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_6|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_7|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_4|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_5|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_4|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_5|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_6|clk ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_7|clk ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_4|clk     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_6|clk     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_4|clk     ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_1|clk   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_2|clk   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_8|clk ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_6|clk ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]   ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk     ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_DECODE_3|clk  ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BCS_4         ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BCS_6         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CCR_Result[0]'                                                            ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CCR_Result[0] ; Rise       ; CCR_Result[0]                ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load$latch                 ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; IR_Load$latch                ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; MAR_Load$latch               ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; PC_Load$latch                ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; B_Load$latch                 ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus1_Sel[0]$latch            ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus2_Sel[0]$latch            ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; PC_Inc$latch                 ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; writ$latch                   ;
; 0.157  ; 0.157        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector18~0clkctrl|inclk[0] ;
; 0.157  ; 0.157        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector18~0clkctrl|outclk   ;
; 0.163  ; 0.163        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; IR_Load~0|combout            ;
; 0.171  ; 0.171        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load$latch|datad           ;
; 0.171  ; 0.171        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; IR_Load$latch|datad          ;
; 0.171  ; 0.171        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; MAR_Load$latch|datad         ;
; 0.171  ; 0.171        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; PC_Load$latch|datad          ;
; 0.172  ; 0.172        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; IR_Load~0|datad              ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; B_Load$latch|datad           ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus2_Sel[0]$latch|datad      ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus2_Sel[1]$latch|datad      ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; PC_Inc$latch|datad           ;
; 0.174  ; 0.174        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; writ$latch|datad             ;
; 0.178  ; 0.178        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector7~4|datad            ;
; 0.191  ; 0.191        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector18~0|dataa           ;
; 0.194  ; 0.194        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector18~0|combout         ;
; 0.198  ; 0.198        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector7~4|combout          ;
; 0.205  ; 0.205        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~8|combout             ;
; 0.206  ; 0.206        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~8|datac               ;
; 0.207  ; 0.207        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; CCR_Load~0|combout           ;
; 0.208  ; 0.208        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load~3|combout             ;
; 0.213  ; 0.213        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load~8|combout             ;
; 0.216  ; 0.216        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; CCR_Load~0|datad             ;
; 0.217  ; 0.217        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~3|datad               ;
; 0.219  ; 0.219        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~5|datad               ;
; 0.220  ; 0.220        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector7~4|combout          ;
; 0.221  ; 0.221        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; OUTPUT_LOGIC~4|datad         ;
; 0.223  ; 0.223        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~2|datad               ;
; 0.223  ; 0.223        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector18~0|combout         ;
; 0.227  ; 0.227        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector18~0|dataa           ;
; 0.233  ; 0.233        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load~8|datad               ;
; 0.235  ; 0.235        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load~4|datad               ;
; 0.239  ; 0.239        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~5|combout             ;
; 0.240  ; 0.240        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector7~4|datad            ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; OUTPUT_LOGIC~4|combout       ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~2|combout             ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; B_Load$latch|datad           ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus1_Sel[0]$latch|datad      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus2_Sel[0]$latch|datad      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus2_Sel[1]$latch|datad      ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; PC_Inc$latch|datad           ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; writ$latch|datad             ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~4|combout             ;
; 0.246  ; 0.246        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; IR_Load~0|datad              ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load$latch|datad           ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; IR_Load$latch|datad          ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; MAR_Load$latch|datad         ;
; 0.247  ; 0.247        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; PC_Load$latch|datad          ;
; 0.255  ; 0.255        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; IR_Load~0|combout            ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector18~0clkctrl|inclk[0] ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector18~0clkctrl|outclk   ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; B_Load$latch                 ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus1_Sel[0]$latch            ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus2_Sel[0]$latch            ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus2_Sel[1]$latch            ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; PC_Inc$latch                 ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; writ$latch                   ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load$latch                 ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; IR_Load$latch                ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; MAR_Load$latch               ;
; 0.267  ; 0.267        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; PC_Load$latch                ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; CCR_Result[0]~input|o        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; CCR_Result[0]~input|i        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; CCR_Result[0]~input|i        ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; CCR_Result[0]~input|o        ;
; 0.717  ; 0.717        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; A_Load$latch                 ;
; 0.717  ; 0.717        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; IR_Load$latch                ;
; 0.717  ; 0.717        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; MAR_Load$latch               ;
; 0.717  ; 0.717        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; PC_Load$latch                ;
; 0.720  ; 0.720        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; B_Load$latch                 ;
; 0.720  ; 0.720        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; Bus1_Sel[0]$latch            ;
; 0.720  ; 0.720        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; Bus2_Sel[0]$latch            ;
; 0.720  ; 0.720        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; Bus2_Sel[1]$latch            ;
; 0.720  ; 0.720        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; PC_Inc$latch                 ;
; 0.720  ; 0.720        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; writ$latch                   ;
; 0.723  ; 0.723        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Selector18~0clkctrl|inclk[0] ;
; 0.723  ; 0.723        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Selector18~0clkctrl|outclk   ;
; 0.737  ; 0.737        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; A_Load$latch|datad           ;
; 0.737  ; 0.737        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; IR_Load$latch|datad          ;
; 0.737  ; 0.737        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; MAR_Load$latch|datad         ;
; 0.737  ; 0.737        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; PC_Load$latch|datad          ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; B_Load$latch|datad           ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Bus1_Sel[0]$latch|datad      ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Bus2_Sel[0]$latch|datad      ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Bus2_Sel[1]$latch|datad      ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; IR_Load~0|combout            ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; PC_Inc$latch|datad           ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; writ$latch|datad             ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+----------------+---------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+-------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[0] ; 1.945  ; 2.514 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; -0.002 ; 0.275 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 1.461  ; 1.928 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.945  ; 2.514 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 0.925  ; 1.420 ; Rise       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 4.808  ; 5.286 ; Rise       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 1.396  ; 1.536 ; Rise       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 4.501  ; 4.875 ; Rise       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 3.756  ; 4.119 ; Rise       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 3.123  ; 3.183 ; Rise       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 4.808  ; 5.286 ; Rise       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 4.632  ; 5.125 ; Rise       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 4.346  ; 4.803 ; Rise       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 4.564  ; 4.966 ; Rise       ; CCR_Result[0]   ;
; CCR_Result[*]  ; CCR_Result[0] ; 2.352  ; 2.921 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 0.405  ; 0.682 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 1.868  ; 2.335 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 2.352  ; 2.921 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 1.332  ; 1.827 ; Fall       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 5.215  ; 5.693 ; Fall       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 1.803  ; 1.943 ; Fall       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 4.908  ; 5.282 ; Fall       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 4.163  ; 4.526 ; Fall       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 3.530  ; 3.590 ; Fall       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 5.215  ; 5.693 ; Fall       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 5.039  ; 5.532 ; Fall       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 4.753  ; 5.210 ; Fall       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 4.971  ; 5.373 ; Fall       ; CCR_Result[0]   ;
; CCR_Result[*]  ; Clock         ; 3.848  ; 4.375 ; Rise       ; Clock           ;
;  CCR_Result[0] ; Clock         ; 1.139  ; 1.412 ; Rise       ; Clock           ;
;  CCR_Result[1] ; Clock         ; 3.848  ; 4.375 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; 3.252  ; 3.796 ; Rise       ; Clock           ;
;  CCR_Result[3] ; Clock         ; 2.248  ; 2.753 ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; 6.224  ; 6.669 ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; 3.150  ; 3.359 ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; 5.917  ; 6.258 ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; 5.172  ; 5.502 ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; 4.539  ; 4.566 ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; 6.224  ; 6.669 ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; 6.015  ; 6.541 ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; 5.779  ; 6.339 ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; 5.980  ; 6.349 ; Rise       ; Clock           ;
+----------------+---------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[0] ; 2.550  ; 2.086  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 2.208  ; 1.945  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 2.519  ; 1.985  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.816  ; 1.209  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 2.550  ; 2.086  ; Rise       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 4.022  ; 3.878  ; Rise       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 4.022  ; 3.878  ; Rise       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 2.652  ; 2.333  ; Rise       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 2.994  ; 2.572  ; Rise       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 3.877  ; 3.747  ; Rise       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 1.849  ; 1.342  ; Rise       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 2.030  ; 1.575  ; Rise       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 1.734  ; 1.256  ; Rise       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 2.115  ; 1.680  ; Rise       ; CCR_Result[0]   ;
; CCR_Result[*]  ; CCR_Result[0] ; 2.121  ; 1.657  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 1.779  ; 1.516  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 2.090  ; 1.556  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.387  ; 0.780  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 2.121  ; 1.657  ; Fall       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 3.593  ; 3.449  ; Fall       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 3.593  ; 3.449  ; Fall       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 2.223  ; 1.904  ; Fall       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 2.565  ; 2.143  ; Fall       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 3.448  ; 3.318  ; Fall       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 1.420  ; 0.913  ; Fall       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 1.601  ; 1.146  ; Fall       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 1.305  ; 0.827  ; Fall       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 1.686  ; 1.251  ; Fall       ; CCR_Result[0]   ;
; CCR_Result[*]  ; Clock         ; -0.786 ; -1.041 ; Rise       ; Clock           ;
;  CCR_Result[0] ; Clock         ; -0.786 ; -1.041 ; Rise       ; Clock           ;
;  CCR_Result[1] ; Clock         ; -3.399 ; -3.908 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; -2.808 ; -3.330 ; Rise       ; Clock           ;
;  CCR_Result[3] ; Clock         ; -1.829 ; -2.320 ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; -0.486 ; -0.621 ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; -0.486 ; -0.621 ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; -2.348 ; -2.804 ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; -2.360 ; -2.790 ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; -1.111 ; -1.204 ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; -2.454 ; -2.966 ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; -2.958 ; -3.376 ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; -1.867 ; -2.297 ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; -2.873 ; -3.271 ; Rise       ; Clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+--------------+---------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+---------------+--------+--------+------------+-----------------+
; A_Load       ; CCR_Result[0] ; 12.018 ; 12.033 ; Rise       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 12.869 ; 12.993 ; Rise       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 11.859 ; 11.826 ; Rise       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 11.859 ; 11.826 ; Rise       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 11.773 ; 11.719 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 11.773 ; 11.719 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 11.772 ; 11.712 ; Rise       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 11.813 ; 11.798 ; Rise       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 11.962 ; 11.993 ; Rise       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 11.557 ; 11.561 ; Rise       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 11.644 ; 11.641 ; Rise       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 11.685 ; 11.680 ; Rise       ; CCR_Result[0]   ;
; A_Load       ; CCR_Result[0] ; 11.589 ; 11.604 ; Fall       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 12.440 ; 12.564 ; Fall       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 11.430 ; 11.397 ; Fall       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 11.430 ; 11.397 ; Fall       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 11.344 ; 11.290 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 11.344 ; 11.290 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 11.343 ; 11.283 ; Fall       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 11.384 ; 11.369 ; Fall       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 11.533 ; 11.564 ; Fall       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 11.128 ; 11.132 ; Fall       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 11.215 ; 11.212 ; Fall       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 11.256 ; 11.251 ; Fall       ; CCR_Result[0]   ;
+--------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+--------------+---------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+---------------+--------+--------+------------+-----------------+
; A_Load       ; CCR_Result[0] ; 11.616 ; 11.629 ; Rise       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 12.484 ; 12.606 ; Rise       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 11.469 ; 11.437 ; Rise       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 11.469 ; 11.437 ; Rise       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 11.379 ; 11.319 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 11.383 ; 11.329 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 11.379 ; 11.319 ; Rise       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 11.425 ; 11.411 ; Rise       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 11.569 ; 11.598 ; Rise       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 11.173 ; 11.175 ; Rise       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 11.262 ; 11.260 ; Rise       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 11.302 ; 11.297 ; Rise       ; CCR_Result[0]   ;
; A_Load       ; CCR_Result[0] ; 11.209 ; 11.222 ; Fall       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 12.077 ; 12.199 ; Fall       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 11.062 ; 11.030 ; Fall       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 11.062 ; 11.030 ; Fall       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 10.972 ; 10.912 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 10.976 ; 10.922 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 10.972 ; 10.912 ; Fall       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 11.018 ; 11.004 ; Fall       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 11.162 ; 11.191 ; Fall       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 10.766 ; 10.768 ; Fall       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 10.855 ; 10.853 ; Fall       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 10.895 ; 10.890 ; Fall       ; CCR_Result[0]   ;
+--------------+---------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                             ;
+-------------+-----------------+---------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name    ; Note                                                          ;
+-------------+-----------------+---------------+---------------------------------------------------------------+
; 498.75 MHz  ; 250.0 MHz       ; Clock         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1101.32 MHz ; 250.0 MHz       ; CCR_Result[0] ; limit due to minimum period restriction (max I/O toggle rate) ;
+-------------+-----------------+---------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Clock         ; -1.005 ; -7.545        ;
; CCR_Result[0] ; 0.046  ; 0.000         ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Hold Summary      ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; CCR_Result[0] ; -2.271 ; -21.719       ;
; Clock         ; 0.358  ; 0.000         ;
+---------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; Clock         ; -3.000 ; -34.000                 ;
; CCR_Result[0] ; -3.000 ; -3.000                  ;
+---------------+--------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                                   ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; -1.005 ; current_state.S_BVS_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.056     ; 1.944      ;
; -0.960 ; current_state.S_BVS_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.900      ;
; -0.955 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.895      ;
; -0.810 ; current_state.S_BCS_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.054     ; 1.751      ;
; -0.787 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.727      ;
; -0.779 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.719      ;
; -0.776 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.716      ;
; -0.775 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.715      ;
; -0.774 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.054     ; 1.715      ;
; -0.761 ; CCR_Result[0]             ; current_state.S_BCS_4     ; CCR_Result[0] ; Clock       ; 0.500        ; 2.153      ; 3.389      ;
; -0.750 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.382     ; 1.363      ;
; -0.748 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.230     ; 1.513      ;
; -0.741 ; current_state.S_BMI_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.382     ; 1.354      ;
; -0.733 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.056     ; 1.672      ;
; -0.728 ; current_state.S_BCS_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.668      ;
; -0.716 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.056     ; 1.655      ;
; -0.713 ; current_state.S_BMI_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.653      ;
; -0.656 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.596      ;
; -0.653 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.593      ;
; -0.625 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.565      ;
; -0.597 ; current_state.S_BMI_4     ; current_state.S_BMI_5     ; Clock         ; Clock       ; 1.000        ; -0.382     ; 1.210      ;
; -0.572 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.054     ; 1.513      ;
; -0.547 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.487      ;
; -0.533 ; current_state.S_DECODE_3  ; current_state.S_BCS_4     ; Clock         ; Clock       ; 1.000        ; -0.230     ; 1.298      ;
; -0.508 ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.448      ;
; -0.502 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.442      ;
; -0.485 ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock         ; Clock       ; 1.000        ; -0.230     ; 1.250      ;
; -0.447 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.056     ; 1.386      ;
; -0.439 ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock         ; Clock       ; 1.000        ; -0.230     ; 1.204      ;
; -0.363 ; current_state.S_DECODE_3  ; current_state.S_BVS_4     ; Clock         ; Clock       ; 1.000        ; -0.229     ; 1.129      ;
; -0.352 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock         ; Clock       ; 1.000        ; -0.230     ; 1.117      ;
; -0.348 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock         ; Clock       ; 1.000        ; -0.230     ; 1.113      ;
; -0.341 ; current_state.S_DECODE_3  ; current_state.S_BMI_4     ; Clock         ; Clock       ; 1.000        ; 0.084      ; 1.420      ;
; -0.323 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock         ; Clock       ; 1.000        ; 0.084      ; 1.402      ;
; -0.305 ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock         ; Clock       ; 1.000        ; -0.053     ; 1.247      ;
; -0.293 ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock         ; Clock       ; 1.000        ; -0.054     ; 1.234      ;
; -0.269 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.054     ; 1.210      ;
; -0.186 ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; -0.054     ; 1.127      ;
; -0.143 ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; -0.054     ; 1.084      ;
; -0.127 ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; -0.054     ; 1.068      ;
; -0.113 ; current_state.S_BVS_4     ; current_state.S_BVS_5     ; Clock         ; Clock       ; 1.000        ; -0.056     ; 1.052      ;
; -0.110 ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock         ; Clock       ; 1.000        ; -0.382     ; 0.723      ;
; -0.106 ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock         ; Clock       ; 1.000        ; -0.055     ; 1.046      ;
; -0.079 ; CCR_Result[0]             ; current_state.S_BCS_4     ; CCR_Result[0] ; Clock       ; 1.000        ; 2.153      ; 3.207      ;
; -0.015 ; current_state.S_BCS_5     ; current_state.S_BCS_6     ; Clock         ; Clock       ; 1.000        ; -0.053     ; 0.957      ;
; 0.035  ; current_state.S_BVS_5     ; current_state.S_BVS_6     ; Clock         ; Clock       ; 1.000        ; -0.054     ; 0.906      ;
; 0.055  ; current_state.S_BCS_4     ; current_state.S_BCS_5     ; Clock         ; Clock       ; 1.000        ; -0.054     ; 0.886      ;
; 0.059  ; current_state.S_BMI_5     ; current_state.S_BMI_6     ; Clock         ; Clock       ; 1.000        ; -0.054     ; 0.882      ;
; 0.101  ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock         ; Clock       ; 1.000        ; 0.078      ; 0.972      ;
; 0.161  ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock         ; Clock       ; 1.000        ; -0.055     ; 0.779      ;
; 0.189  ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock         ; Clock       ; 1.000        ; -0.055     ; 0.751      ;
; 0.191  ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock         ; Clock       ; 1.000        ; -0.054     ; 0.750      ;
; 0.192  ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock         ; Clock       ; 1.000        ; -0.055     ; 0.748      ;
; 0.204  ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock         ; Clock       ; 1.000        ; -0.054     ; 0.737      ;
; 0.314  ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock         ; Clock       ; 1.000        ; -0.054     ; 0.627      ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CCR_Result[0]'                                                                                    ;
+-------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; 0.046 ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 6.860      ; 6.618      ;
; 0.077 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 6.846      ; 6.567      ;
; 0.091 ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 6.858      ; 6.571      ;
; 0.166 ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 7.252      ; 6.890      ;
; 0.188 ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 6.864      ; 6.476      ;
; 0.230 ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 6.842      ; 6.546      ;
; 0.270 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 7.238      ; 6.766      ;
; 0.272 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 6.859      ; 6.521      ;
; 0.274 ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 6.860      ; 6.890      ;
; 0.305 ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 7.250      ; 6.749      ;
; 0.327 ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 7.234      ; 6.841      ;
; 0.378 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 6.846      ; 6.766      ;
; 0.411 ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 7.256      ; 6.645      ;
; 0.413 ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 6.858      ; 6.749      ;
; 0.435 ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 6.842      ; 6.841      ;
; 0.479 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 7.251      ; 6.706      ;
; 0.519 ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 6.864      ; 6.645      ;
; 0.559 ; current_state.S_BVS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.631      ; 3.856      ;
; 0.564 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.631      ; 3.851      ;
; 0.573 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 4.477      ; 3.688      ;
; 0.587 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 6.859      ; 6.706      ;
; 0.659 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 4.633      ; 3.758      ;
; 0.688 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 4.634      ; 3.730      ;
; 0.739 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.635      ; 3.679      ;
; 0.740 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.631      ; 3.675      ;
; 0.743 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.631      ; 3.672      ;
; 0.751 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 4.633      ; 3.666      ;
; 0.753 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.635      ; 3.665      ;
; 0.791 ; current_state.S_BCS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.631      ; 3.624      ;
; 0.799 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.635      ; 3.619      ;
; 0.801 ; current_state.S_BVS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.635      ; 3.617      ;
; 0.803 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.631      ; 3.612      ;
; 0.815 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.475      ; 3.444      ;
; 0.827 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 4.620      ; 3.710      ;
; 0.828 ; current_state.S_BMI_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.635      ; 3.590      ;
; 0.829 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.632      ; 3.587      ;
; 0.829 ; current_state.S_BVS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 4.620      ; 3.708      ;
; 0.835 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 4.463      ; 3.406      ;
; 0.836 ; current_state.S_BMI_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.631      ; 3.579      ;
; 0.841 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.635      ; 3.577      ;
; 0.849 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.481      ; 3.412      ;
; 0.862 ; current_state.S_BCS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.634      ; 3.555      ;
; 0.862 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.635      ; 3.556      ;
; 0.867 ; current_state.S_BMI_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 4.620      ; 3.670      ;
; 0.871 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.500        ; 4.459      ; 3.502      ;
; 0.873 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.635      ; 3.545      ;
; 0.890 ; current_state.S_BCS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 4.619      ; 3.646      ;
; 0.891 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 4.620      ; 3.646      ;
; 0.894 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.634      ; 3.523      ;
; 0.896 ; current_state.S_STA_DIR_7 ; writ$latch        ; Clock         ; CCR_Result[0] ; 0.500        ; 4.633      ; 3.519      ;
; 0.903 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.637      ; 3.517      ;
; 0.909 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.634      ; 3.508      ;
; 0.923 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 4.617      ; 3.472      ;
; 0.926 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.636      ; 3.490      ;
; 0.938 ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 7.252      ; 6.618      ;
; 0.948 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 4.633      ; 3.469      ;
; 0.969 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 7.238      ; 6.567      ;
; 0.972 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.631      ; 3.443      ;
; 0.983 ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 7.250      ; 6.571      ;
; 1.012 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.500        ; 4.614      ; 3.516      ;
; 1.021 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.500        ; 4.614      ; 3.507      ;
; 1.035 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 4.617      ; 3.360      ;
; 1.047 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 4.631      ; 3.368      ;
; 1.080 ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 7.256      ; 6.476      ;
; 1.122 ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 7.234      ; 6.546      ;
; 1.145 ; current_state.S_DECODE_3  ; B_Load$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 4.476      ; 3.245      ;
; 1.164 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 7.251      ; 6.521      ;
; 1.174 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.500        ; 4.615      ; 3.355      ;
; 1.207 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 4.621      ; 3.331      ;
; 1.451 ; current_state.S_BVS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.023      ; 3.856      ;
; 1.456 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.023      ; 3.851      ;
; 1.465 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 4.869      ; 3.688      ;
; 1.551 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 5.025      ; 3.758      ;
; 1.580 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 5.026      ; 3.730      ;
; 1.631 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.027      ; 3.679      ;
; 1.632 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.023      ; 3.675      ;
; 1.635 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.023      ; 3.672      ;
; 1.643 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 5.025      ; 3.666      ;
; 1.645 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.027      ; 3.665      ;
; 1.683 ; current_state.S_BCS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.023      ; 3.624      ;
; 1.691 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.027      ; 3.619      ;
; 1.693 ; current_state.S_BVS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.027      ; 3.617      ;
; 1.695 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.023      ; 3.612      ;
; 1.707 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 4.867      ; 3.444      ;
; 1.719 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 1.000        ; 5.012      ; 3.710      ;
; 1.720 ; current_state.S_BMI_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.027      ; 3.590      ;
; 1.721 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.024      ; 3.587      ;
; 1.721 ; current_state.S_BVS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 1.000        ; 5.012      ; 3.708      ;
; 1.727 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 4.855      ; 3.406      ;
; 1.728 ; current_state.S_BMI_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.023      ; 3.579      ;
; 1.733 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.027      ; 3.577      ;
; 1.741 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 4.873      ; 3.412      ;
; 1.754 ; current_state.S_BCS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.026      ; 3.555      ;
; 1.754 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.027      ; 3.556      ;
; 1.759 ; current_state.S_BMI_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 1.000        ; 5.012      ; 3.670      ;
; 1.763 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 1.000        ; 4.851      ; 3.502      ;
; 1.765 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.027      ; 3.545      ;
; 1.782 ; current_state.S_BCS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 1.000        ; 5.011      ; 3.646      ;
; 1.783 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 1.000        ; 5.012      ; 3.646      ;
; 1.786 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 5.026      ; 3.523      ;
+-------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CCR_Result[0]'                                                                                      ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; -2.271 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 5.385      ; 3.154      ;
; -2.231 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 5.383      ; 3.192      ;
; -2.224 ; current_state.S_DECODE_3  ; B_Load$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 5.247      ; 3.063      ;
; -2.220 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.000        ; 5.381      ; 3.201      ;
; -2.214 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.397      ; 3.223      ;
; -2.202 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.397      ; 3.235      ;
; -2.156 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.401      ; 3.285      ;
; -2.138 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 5.383      ; 3.285      ;
; -2.130 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.252      ; 3.162      ;
; -2.128 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 5.399      ; 3.311      ;
; -2.124 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.401      ; 3.317      ;
; -2.119 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.402      ; 3.323      ;
; -2.106 ; current_state.S_STA_DIR_7 ; writ$latch        ; Clock         ; CCR_Result[0] ; 0.000        ; 5.400      ; 3.334      ;
; -2.087 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.403      ; 3.356      ;
; -2.087 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 5.248      ; 3.201      ;
; -2.081 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.000        ; 5.380      ; 3.339      ;
; -2.073 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.397      ; 3.364      ;
; -2.067 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.402      ; 3.375      ;
; -2.064 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.000        ; 5.380      ; 3.356      ;
; -2.058 ; current_state.S_BMI_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.402      ; 3.384      ;
; -2.057 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 5.234      ; 3.217      ;
; -2.057 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.402      ; 3.385      ;
; -2.053 ; current_state.S_BMI_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.397      ; 3.384      ;
; -2.051 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.397      ; 3.386      ;
; -2.048 ; current_state.S_BCS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.401      ; 3.393      ;
; -2.044 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.402      ; 3.398      ;
; -2.039 ; current_state.S_BCS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 5.384      ; 3.385      ;
; -2.034 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.402      ; 3.408      ;
; -2.029 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 5.385      ; 3.396      ;
; -2.026 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.246      ; 3.260      ;
; -2.025 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 5.385      ; 3.400      ;
; -2.023 ; current_state.S_BCS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.397      ; 3.414      ;
; -2.010 ; current_state.S_BVS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.402      ; 3.432      ;
; -2.010 ; current_state.S_BMI_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 5.385      ; 3.415      ;
; -2.001 ; current_state.S_BVS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 5.385      ; 3.424      ;
; -1.967 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.397      ; 3.470      ;
; -1.965 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.397      ; 3.472      ;
; -1.963 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 7.551      ; 5.588      ;
; -1.958 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 5.399      ; 3.481      ;
; -1.949 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.000        ; 5.230      ; 3.321      ;
; -1.947 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.402      ; 3.495      ;
; -1.942 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.402      ; 3.500      ;
; -1.929 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 5.399      ; 3.510      ;
; -1.889 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 5.399      ; 3.550      ;
; -1.868 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 7.538      ; 5.670      ;
; -1.788 ; current_state.S_BVS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.397      ; 3.649      ;
; -1.787 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 5.397      ; 3.650      ;
; -1.482 ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 7.556      ; 6.074      ;
; -1.368 ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 7.534      ; 6.166      ;
; -1.357 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 4.971      ; 3.154      ;
; -1.334 ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 7.550      ; 6.216      ;
; -1.317 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 4.969      ; 3.192      ;
; -1.310 ; current_state.S_DECODE_3  ; B_Load$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 4.833      ; 3.063      ;
; -1.306 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; -0.500       ; 4.967      ; 3.201      ;
; -1.300 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.983      ; 3.223      ;
; -1.288 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.983      ; 3.235      ;
; -1.285 ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 7.552      ; 6.267      ;
; -1.258 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 7.137      ; 5.879      ;
; -1.242 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.987      ; 3.285      ;
; -1.224 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 4.969      ; 3.285      ;
; -1.216 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.838      ; 3.162      ;
; -1.214 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 4.985      ; 3.311      ;
; -1.210 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.987      ; 3.317      ;
; -1.205 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.988      ; 3.323      ;
; -1.192 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; -0.500       ; 7.551      ; 5.879      ;
; -1.192 ; current_state.S_STA_DIR_7 ; writ$latch        ; Clock         ; CCR_Result[0] ; -0.500       ; 4.986      ; 3.334      ;
; -1.188 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 7.124      ; 5.936      ;
; -1.173 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.989      ; 3.356      ;
; -1.173 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 4.834      ; 3.201      ;
; -1.167 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; -0.500       ; 4.966      ; 3.339      ;
; -1.159 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.983      ; 3.364      ;
; -1.153 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.988      ; 3.375      ;
; -1.150 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; -0.500       ; 4.966      ; 3.356      ;
; -1.144 ; current_state.S_BMI_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.988      ; 3.384      ;
; -1.143 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 4.820      ; 3.217      ;
; -1.143 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.988      ; 3.385      ;
; -1.139 ; current_state.S_BMI_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.983      ; 3.384      ;
; -1.137 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.983      ; 3.386      ;
; -1.134 ; current_state.S_BCS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.987      ; 3.393      ;
; -1.130 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.988      ; 3.398      ;
; -1.125 ; current_state.S_BCS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 4.970      ; 3.385      ;
; -1.122 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; -0.500       ; 7.538      ; 5.936      ;
; -1.120 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.988      ; 3.408      ;
; -1.115 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 4.971      ; 3.396      ;
; -1.112 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.832      ; 3.260      ;
; -1.111 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 4.971      ; 3.400      ;
; -1.109 ; current_state.S_BCS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.983      ; 3.414      ;
; -1.096 ; current_state.S_BVS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.988      ; 3.432      ;
; -1.096 ; current_state.S_BMI_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 4.971      ; 3.415      ;
; -1.087 ; current_state.S_BVS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 4.971      ; 3.424      ;
; -1.069 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; -0.500       ; 7.137      ; 5.588      ;
; -1.053 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.983      ; 3.470      ;
; -1.051 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.983      ; 3.472      ;
; -1.044 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 4.985      ; 3.481      ;
; -1.035 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; -0.500       ; 4.816      ; 3.321      ;
; -1.033 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.988      ; 3.495      ;
; -1.028 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 4.988      ; 3.500      ;
; -1.015 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 4.985      ; 3.510      ;
; -0.975 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 4.985      ; 3.550      ;
; -0.974 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; -0.500       ; 7.124      ; 5.670      ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                                   ;
+-------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; 0.358 ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock         ; Clock       ; 0.000        ; 0.054      ; 0.556      ;
; 0.437 ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock         ; Clock       ; 0.000        ; 0.055      ; 0.636      ;
; 0.440 ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock         ; Clock       ; 0.000        ; 0.055      ; 0.639      ;
; 0.480 ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock         ; Clock       ; 0.000        ; 0.056      ; 0.680      ;
; 0.491 ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.055      ; 0.690      ;
; 0.498 ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock         ; Clock       ; 0.000        ; 0.056      ; 0.698      ;
; 0.546 ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock         ; Clock       ; 0.000        ; 0.230      ; 0.920      ;
; 0.593 ; current_state.S_BCS_4     ; current_state.S_BCS_5     ; Clock         ; Clock       ; 0.000        ; 0.055      ; 0.792      ;
; 0.627 ; current_state.S_BMI_5     ; current_state.S_BMI_6     ; Clock         ; Clock       ; 0.000        ; 0.056      ; 0.827      ;
; 0.647 ; current_state.S_BVS_5     ; current_state.S_BVS_6     ; Clock         ; Clock       ; 0.000        ; 0.056      ; 0.847      ;
; 0.683 ; CCR_Result[0]             ; current_state.S_BCS_4     ; CCR_Result[0] ; Clock       ; 0.000        ; 2.226      ; 3.093      ;
; 0.702 ; current_state.S_BCS_5     ; current_state.S_BCS_6     ; Clock         ; Clock       ; 0.000        ; 0.057      ; 0.903      ;
; 0.725 ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock         ; Clock       ; 0.000        ; 0.054      ; 0.923      ;
; 0.787 ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock         ; Clock       ; 0.000        ; -0.259     ; 0.672      ;
; 0.801 ; current_state.S_BVS_4     ; current_state.S_BVS_5     ; Clock         ; Clock       ; 0.000        ; 0.054      ; 0.999      ;
; 0.805 ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; 0.056      ; 1.005      ;
; 0.834 ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.056      ; 1.034      ;
; 0.874 ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.073      ;
; 0.879 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.078      ;
; 0.927 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock         ; Clock       ; 0.000        ; 0.250      ; 1.321      ;
; 0.946 ; current_state.S_DECODE_3  ; current_state.S_BMI_4     ; Clock         ; Clock       ; 0.000        ; 0.250      ; 1.340      ;
; 0.948 ; current_state.S_DECODE_3  ; current_state.S_BVS_4     ; Clock         ; Clock       ; 0.000        ; -0.076     ; 1.016      ;
; 0.959 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock         ; Clock       ; 0.000        ; -0.077     ; 1.026      ;
; 0.963 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock         ; Clock       ; 0.000        ; -0.077     ; 1.030      ;
; 0.968 ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock         ; Clock       ; 0.000        ; 0.056      ; 1.168      ;
; 0.979 ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock         ; Clock       ; 0.000        ; 0.057      ; 1.180      ;
; 1.054 ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock         ; Clock       ; 0.000        ; -0.077     ; 1.121      ;
; 1.073 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.054      ; 1.271      ;
; 1.123 ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock         ; Clock       ; 0.000        ; -0.078     ; 1.189      ;
; 1.132 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.331      ;
; 1.153 ; current_state.S_DECODE_3  ; current_state.S_BCS_4     ; Clock         ; Clock       ; 0.000        ; -0.078     ; 1.219      ;
; 1.178 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.377      ;
; 1.184 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.077     ; 1.251      ;
; 1.186 ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.385      ;
; 1.227 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.426      ;
; 1.283 ; current_state.S_BMI_4     ; current_state.S_BMI_5     ; Clock         ; Clock       ; 0.000        ; -0.259     ; 1.168      ;
; 1.290 ; current_state.S_BMI_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.489      ;
; 1.305 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.504      ;
; 1.306 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.505      ;
; 1.306 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.505      ;
; 1.319 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.259     ; 1.204      ;
; 1.321 ; current_state.S_BMI_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.259     ; 1.206      ;
; 1.357 ; current_state.S_BCS_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.556      ;
; 1.358 ; CCR_Result[0]             ; current_state.S_BCS_4     ; CCR_Result[0] ; Clock       ; -0.500       ; 2.226      ; 3.268      ;
; 1.361 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.054      ; 1.559      ;
; 1.368 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.054      ; 1.566      ;
; 1.373 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.572      ;
; 1.392 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.591      ;
; 1.394 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.593      ;
; 1.413 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.612      ;
; 1.415 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.614      ;
; 1.440 ; current_state.S_BCS_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.639      ;
; 1.592 ; current_state.S_BVS_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.791      ;
; 1.593 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.055      ; 1.792      ;
; 1.606 ; current_state.S_BVS_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.054      ; 1.804      ;
+-------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BCS_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BCS_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BCS_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BMI_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BMI_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BMI_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BRA_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BRA_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BRA_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BVS_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BVS_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BVS_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_4         ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_5         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_6         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_5         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_6         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_4         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_5         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_6         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_4         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_5         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_6         ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_4         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_4|clk     ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_4|clk ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_DECODE_3|clk  ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_5|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_6|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_5|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_6|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_5|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_6|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_4|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_5|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_6|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_4|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_5|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_6|clk     ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_0|clk   ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_5|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_6|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_7|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_8|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_4|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_5|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_6|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_4|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_5|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_6|clk ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_7|clk ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_4|clk     ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_4|clk     ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_1|clk   ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_2|clk   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk     ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BCS_4         ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BCS_5         ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; current_state.S_BCS_6         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CCR_Result[0]'                                                             ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CCR_Result[0] ; Rise       ; CCR_Result[0]                ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load$latch                 ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; IR_Load$latch                ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; MAR_Load$latch               ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; PC_Load$latch                ;
; 0.170  ; 0.170        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus1_Sel[0]$latch            ;
; 0.170  ; 0.170        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus2_Sel[0]$latch            ;
; 0.170  ; 0.170        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.170  ; 0.170        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; writ$latch                   ;
; 0.171  ; 0.171        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; B_Load$latch                 ;
; 0.171  ; 0.171        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; PC_Inc$latch                 ;
; 0.184  ; 0.184        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector18~0clkctrl|inclk[0] ;
; 0.184  ; 0.184        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector18~0clkctrl|outclk   ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load$latch|datad           ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; IR_Load$latch|datad          ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; MAR_Load$latch|datad         ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; PC_Load$latch|datad          ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus2_Sel[0]$latch|datad      ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus2_Sel[1]$latch|datad      ;
; 0.192  ; 0.192        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; writ$latch|datad             ;
; 0.193  ; 0.193        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; B_Load$latch|datad           ;
; 0.193  ; 0.193        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; PC_Inc$latch|datad           ;
; 0.242  ; 0.242        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector7~4|combout          ;
; 0.253  ; 0.253        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; IR_Load~0|combout            ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector18~0|combout         ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load~8|combout             ;
; 0.260  ; 0.260        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; CCR_Load~0|combout           ;
; 0.261  ; 0.261        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector7~4|datad            ;
; 0.263  ; 0.263        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load~3|combout             ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; IR_Load~0|datad              ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector18~0|dataa           ;
; 0.264  ; 0.264        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; IR_Load~0|datad              ;
; 0.264  ; 0.264        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector18~0|dataa           ;
; 0.266  ; 0.266        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~8|datac               ;
; 0.266  ; 0.266        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector7~4|datad            ;
; 0.267  ; 0.267        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector18~0|combout         ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~8|combout             ;
; 0.268  ; 0.268        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; OUTPUT_LOGIC~4|datad         ;
; 0.270  ; 0.270        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; CCR_Load~0|datad             ;
; 0.271  ; 0.271        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~2|datad               ;
; 0.273  ; 0.273        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~3|datad               ;
; 0.273  ; 0.273        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~5|datad               ;
; 0.274  ; 0.274        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; IR_Load~0|combout            ;
; 0.283  ; 0.283        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load~8|datad               ;
; 0.284  ; 0.284        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load~4|datad               ;
; 0.285  ; 0.285        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector7~4|combout          ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; OUTPUT_LOGIC~4|combout       ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~4|combout             ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~2|combout             ;
; 0.297  ; 0.297        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~5|combout             ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; B_Load$latch|datad           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus2_Sel[0]$latch|datad      ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus2_Sel[1]$latch|datad      ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; PC_Inc$latch|datad           ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus1_Sel[0]$latch|datad      ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; writ$latch|datad             ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load$latch|datad           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; IR_Load$latch|datad          ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; MAR_Load$latch|datad         ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; PC_Load$latch|datad          ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; CCR_Result[0]~input|o        ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector18~0clkctrl|inclk[0] ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector18~0clkctrl|outclk   ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; B_Load$latch                 ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus2_Sel[0]$latch            ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus2_Sel[1]$latch            ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; PC_Inc$latch                 ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus1_Sel[0]$latch            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; writ$latch                   ;
; 0.358  ; 0.358        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load$latch                 ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; IR_Load$latch                ;
; 0.359  ; 0.359        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; MAR_Load$latch               ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; PC_Load$latch                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; CCR_Result[0]~input|i        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; CCR_Result[0]~input|i        ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; A_Load$latch                 ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; IR_Load$latch                ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; MAR_Load$latch               ;
; 0.631  ; 0.631        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; PC_Load$latch                ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; Bus1_Sel[0]$latch            ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; Bus2_Sel[0]$latch            ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; Bus2_Sel[1]$latch            ;
; 0.634  ; 0.634        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; writ$latch                   ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; B_Load$latch                 ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; PC_Inc$latch                 ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Selector18~0clkctrl|inclk[0] ;
; 0.648  ; 0.648        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Selector18~0clkctrl|outclk   ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; A_Load$latch|datad           ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; IR_Load$latch|datad          ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; MAR_Load$latch|datad         ;
; 0.653  ; 0.653        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; PC_Load$latch|datad          ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Bus1_Sel[0]$latch|datad      ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Bus2_Sel[0]$latch|datad      ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Bus2_Sel[1]$latch|datad      ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; writ$latch|datad             ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; B_Load$latch|datad           ;
; 0.657  ; 0.657        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; PC_Inc$latch|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; CCR_Result[0]~input|o        ;
; 0.701  ; 0.701        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; A_Load~5|combout             ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+----------------+---------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+---------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[0] ; 1.767 ; 2.185 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 0.042 ; 0.314 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 1.300 ; 1.642 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.767 ; 2.185 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 0.869 ; 1.165 ; Rise       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 4.294 ; 4.708 ; Rise       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 1.342 ; 1.490 ; Rise       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 4.038 ; 4.312 ; Rise       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 3.362 ; 3.649 ; Rise       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 2.860 ; 2.996 ; Rise       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 4.294 ; 4.708 ; Rise       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 4.157 ; 4.547 ; Rise       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 3.896 ; 4.234 ; Rise       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 4.078 ; 4.429 ; Rise       ; CCR_Result[0]   ;
; CCR_Result[*]  ; CCR_Result[0] ; 2.159 ; 2.577 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 0.434 ; 0.706 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 1.692 ; 2.034 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 2.159 ; 2.577 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 1.261 ; 1.557 ; Fall       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 4.686 ; 5.100 ; Fall       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 1.734 ; 1.882 ; Fall       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 4.430 ; 4.704 ; Fall       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 3.754 ; 4.041 ; Fall       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 3.252 ; 3.388 ; Fall       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 4.686 ; 5.100 ; Fall       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 4.549 ; 4.939 ; Fall       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 4.288 ; 4.626 ; Fall       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 4.470 ; 4.821 ; Fall       ; CCR_Result[0]   ;
; CCR_Result[*]  ; Clock         ; 3.405 ; 3.823 ; Rise       ; Clock           ;
;  CCR_Result[0] ; Clock         ; 1.039 ; 1.221 ; Rise       ; Clock           ;
;  CCR_Result[1] ; Clock         ; 3.405 ; 3.823 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; 2.869 ; 3.279 ; Rise       ; Clock           ;
;  CCR_Result[3] ; Clock         ; 1.952 ; 2.349 ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; 5.528 ; 5.895 ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; 2.879 ; 3.056 ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; 5.272 ; 5.499 ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; 4.596 ; 4.836 ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; 4.094 ; 4.183 ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; 5.528 ; 5.895 ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; 5.344 ; 5.781 ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; 5.162 ; 5.531 ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; 5.312 ; 5.616 ; Rise       ; Clock           ;
+----------------+---------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[0] ; 2.352  ; 1.924  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 1.963  ; 1.672  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 2.272  ; 1.871  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.612  ; 1.191  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 2.352  ; 1.924  ; Rise       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 3.555  ; 3.398  ; Rise       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 3.555  ; 3.398  ; Rise       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 2.439  ; 2.133  ; Rise       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 2.732  ; 2.368  ; Rise       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 3.434  ; 3.263  ; Rise       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 1.694  ; 1.268  ; Rise       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 1.848  ; 1.473  ; Rise       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 1.563  ; 1.218  ; Rise       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 1.926  ; 1.564  ; Rise       ; CCR_Result[0]   ;
; CCR_Result[*]  ; CCR_Result[0] ; 1.938  ; 1.510  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 1.549  ; 1.258  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 1.858  ; 1.457  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.198  ; 0.777  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 1.938  ; 1.510  ; Fall       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 3.141  ; 2.984  ; Fall       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 3.141  ; 2.984  ; Fall       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 2.025  ; 1.719  ; Fall       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 2.318  ; 1.954  ; Fall       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 3.020  ; 2.849  ; Fall       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 1.280  ; 0.854  ; Fall       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 1.434  ; 1.059  ; Fall       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 1.149  ; 0.804  ; Fall       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 1.512  ; 1.150  ; Fall       ; CCR_Result[0]   ;
; CCR_Result[*]  ; Clock         ; -0.723 ; -0.898 ; Rise       ; Clock           ;
;  CCR_Result[0] ; Clock         ; -0.723 ; -0.898 ; Rise       ; Clock           ;
;  CCR_Result[1] ; Clock         ; -3.007 ; -3.409 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; -2.477 ; -2.871 ; Rise       ; Clock           ;
;  CCR_Result[3] ; Clock         ; -1.581 ; -1.968 ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; -0.460 ; -0.621 ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; -0.460 ; -0.621 ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; -2.063 ; -2.393 ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; -2.070 ; -2.380 ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; -0.988 ; -1.151 ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; -2.136 ; -2.561 ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; -2.574 ; -2.941 ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; -1.605 ; -1.985 ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; -2.496 ; -2.850 ; Rise       ; Clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+--------------+---------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+---------------+--------+--------+------------+-----------------+
; A_Load       ; CCR_Result[0] ; 11.069 ; 11.004 ; Rise       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 11.948 ; 12.017 ; Rise       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 10.936 ; 10.866 ; Rise       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 10.936 ; 10.866 ; Rise       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 10.848 ; 10.800 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 10.848 ; 10.784 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 10.844 ; 10.800 ; Rise       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 10.891 ; 10.842 ; Rise       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 11.026 ; 11.000 ; Rise       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 10.634 ; 10.584 ; Rise       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 10.734 ; 10.709 ; Rise       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 10.774 ; 10.729 ; Rise       ; CCR_Result[0]   ;
; A_Load       ; CCR_Result[0] ; 10.655 ; 10.590 ; Fall       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 11.534 ; 11.603 ; Fall       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 10.522 ; 10.452 ; Fall       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 10.522 ; 10.452 ; Fall       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 10.434 ; 10.386 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 10.434 ; 10.370 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 10.430 ; 10.386 ; Fall       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 10.477 ; 10.428 ; Fall       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 10.612 ; 10.586 ; Fall       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 10.220 ; 10.170 ; Fall       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 10.320 ; 10.295 ; Fall       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 10.360 ; 10.315 ; Fall       ; CCR_Result[0]   ;
+--------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+--------------+---------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+---------------+--------+--------+------------+-----------------+
; A_Load       ; CCR_Result[0] ; 10.710 ; 10.647 ; Rise       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 11.607 ; 11.675 ; Rise       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 10.590 ; 10.522 ; Rise       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 10.590 ; 10.522 ; Rise       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 10.494 ; 10.439 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 10.502 ; 10.439 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 10.494 ; 10.449 ; Rise       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 10.547 ; 10.500 ; Rise       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 10.675 ; 10.650 ; Rise       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 10.293 ; 10.243 ; Rise       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 10.396 ; 10.372 ; Rise       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 10.434 ; 10.389 ; Rise       ; CCR_Result[0]   ;
; A_Load       ; CCR_Result[0] ; 10.318 ; 10.255 ; Fall       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 11.215 ; 11.283 ; Fall       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 10.198 ; 10.130 ; Fall       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 10.198 ; 10.130 ; Fall       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 10.102 ; 10.047 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 10.110 ; 10.047 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 10.102 ; 10.057 ; Fall       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 10.155 ; 10.108 ; Fall       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 10.283 ; 10.258 ; Fall       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 9.901  ; 9.851  ; Fall       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 10.004 ; 9.980  ; Fall       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 10.042 ; 9.997  ; Fall       ; CCR_Result[0]   ;
+--------------+---------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------+
; Fast 1200mV 0C Model Setup Summary     ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Clock         ; -0.614 ; -0.892        ;
; CCR_Result[0] ; -0.080 ; -0.119        ;
+---------------+--------+---------------+


+----------------------------------------+
; Fast 1200mV 0C Model Hold Summary      ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; CCR_Result[0] ; -1.459 ; -13.977       ;
; Clock         ; 0.205  ; 0.000         ;
+---------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------+--------+-------------------------+
; Clock         ; Slack  ; End Point TNS           ;
+---------------+--------+-------------------------+
; Clock         ; -3.000 ; -35.713                 ;
; CCR_Result[0] ; -3.000 ; -5.806                  ;
+---------------+--------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                                   ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; -0.614 ; CCR_Result[0]             ; current_state.S_BCS_4     ; CCR_Result[0] ; Clock       ; 0.500        ; 1.361      ; 2.442      ;
; -0.222 ; current_state.S_BVS_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 1.173      ;
; -0.199 ; current_state.S_BVS_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 1.150      ;
; -0.121 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 1.072      ;
; -0.107 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.035     ; 1.059      ;
; -0.105 ; current_state.S_BCS_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.035     ; 1.057      ;
; -0.082 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.232     ; 0.837      ;
; -0.079 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 1.030      ;
; -0.078 ; current_state.S_BMI_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.232     ; 0.833      ;
; -0.075 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 1.026      ;
; -0.073 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 1.024      ;
; -0.071 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.157     ; 0.901      ;
; -0.064 ; current_state.S_BMI_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 1.015      ;
; -0.055 ; current_state.S_BCS_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 1.006      ;
; -0.053 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock         ; Clock       ; 1.000        ; -0.035     ; 1.005      ;
; -0.052 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 1.003      ;
; -0.037 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 0.988      ;
; -0.017 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 0.968      ;
; -0.013 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 0.964      ;
; -0.003 ; current_state.S_BMI_4     ; current_state.S_BMI_5     ; Clock         ; Clock       ; 1.000        ; -0.232     ; 0.758      ;
; 0.004  ; current_state.S_DECODE_3  ; current_state.S_BCS_4     ; Clock         ; Clock       ; 1.000        ; -0.157     ; 0.826      ;
; 0.035  ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock         ; Clock       ; 1.000        ; -0.036     ; 0.916      ;
; 0.040  ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock         ; Clock       ; 1.000        ; -0.158     ; 0.789      ;
; 0.042  ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.910      ;
; 0.072  ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 0.879      ;
; 0.074  ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 0.877      ;
; 0.102  ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock         ; Clock       ; 1.000        ; -0.157     ; 0.728      ;
; 0.104  ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 0.847      ;
; 0.128  ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock         ; Clock       ; 1.000        ; -0.157     ; 0.702      ;
; 0.134  ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock         ; Clock       ; 1.000        ; -0.157     ; 0.696      ;
; 0.139  ; current_state.S_DECODE_3  ; current_state.S_BMI_4     ; Clock         ; Clock       ; 1.000        ; 0.031      ; 0.879      ;
; 0.149  ; current_state.S_DECODE_3  ; current_state.S_BVS_4     ; Clock         ; Clock       ; 1.000        ; -0.156     ; 0.682      ;
; 0.153  ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.799      ;
; 0.163  ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock         ; Clock       ; 1.000        ; 0.031      ; 0.855      ;
; 0.164  ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.788      ;
; 0.187  ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.765      ;
; 0.245  ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.707      ;
; 0.289  ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.663      ;
; 0.295  ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.657      ;
; 0.305  ; current_state.S_BVS_4     ; current_state.S_BVS_5     ; Clock         ; Clock       ; 1.000        ; -0.036     ; 0.646      ;
; 0.305  ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock         ; Clock       ; 1.000        ; -0.232     ; 0.450      ;
; 0.339  ; current_state.S_BCS_5     ; current_state.S_BCS_6     ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.613      ;
; 0.344  ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock         ; Clock       ; 1.000        ; -0.037     ; 0.606      ;
; 0.401  ; current_state.S_BCS_4     ; current_state.S_BCS_5     ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.551      ;
; 0.405  ; current_state.S_BVS_5     ; current_state.S_BVS_6     ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.547      ;
; 0.414  ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock         ; Clock       ; 1.000        ; 0.054      ; 0.627      ;
; 0.419  ; current_state.S_BMI_5     ; current_state.S_BMI_6     ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.533      ;
; 0.436  ; CCR_Result[0]             ; current_state.S_BCS_4     ; CCR_Result[0] ; Clock       ; 1.000        ; 1.361      ; 1.892      ;
; 0.483  ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.469      ;
; 0.490  ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.462      ;
; 0.493  ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock         ; Clock       ; 1.000        ; -0.035     ; 0.459      ;
; 0.495  ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock         ; Clock       ; 1.000        ; -0.036     ; 0.456      ;
; 0.499  ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock         ; Clock       ; 1.000        ; -0.036     ; 0.452      ;
; 0.567  ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock         ; Clock       ; 1.000        ; -0.036     ; 0.384      ;
+--------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CCR_Result[0]'                                                                                     ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; -0.080 ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 4.515      ; 4.654      ;
; -0.039 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 4.506      ; 4.603      ;
; 0.026  ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 4.514      ; 4.547      ;
; 0.048  ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 4.518      ; 4.529      ;
; 0.052  ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 4.514      ; 4.615      ;
; 0.133  ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 4.503      ; 4.523      ;
; 0.528  ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 4.672      ; 4.203      ;
; 0.577  ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 4.672      ; 4.654      ;
; 0.618  ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 4.663      ; 4.603      ;
; 0.683  ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 4.671      ; 4.547      ;
; 0.698  ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 4.671      ; 4.032      ;
; 0.705  ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 4.675      ; 4.529      ;
; 0.709  ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 4.671      ; 4.615      ;
; 0.720  ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 4.675      ; 4.014      ;
; 0.747  ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 4.660      ; 4.066      ;
; 0.772  ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 3.154      ; 2.421      ;
; 0.790  ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 4.660      ; 4.523      ;
; 0.849  ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.153      ; 2.343      ;
; 0.851  ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 4.663      ; 3.870      ;
; 0.871  ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 4.515      ; 4.203      ;
; 0.882  ; current_state.S_BVS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.260      ; 2.417      ;
; 0.882  ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.260      ; 2.417      ;
; 0.889  ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 3.261      ; 2.411      ;
; 0.891  ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 3.145      ; 2.292      ;
; 0.894  ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 3.262      ; 2.407      ;
; 0.897  ; current_state.S_STA_DIR_7 ; writ$latch        ; Clock         ; CCR_Result[0] ; 0.500        ; 3.261      ; 2.403      ;
; 0.899  ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.263      ; 2.403      ;
; 0.899  ; current_state.S_BMI_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.263      ; 2.403      ;
; 0.900  ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.157      ; 2.296      ;
; 0.908  ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.264      ; 2.395      ;
; 0.920  ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.263      ; 2.382      ;
; 0.937  ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 3.261      ; 2.363      ;
; 0.946  ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 3.251      ; 2.343      ;
; 0.958  ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.500        ; 4.671      ; 3.866      ;
; 0.968  ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.263      ; 2.334      ;
; 0.992  ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.260      ; 2.307      ;
; 0.999  ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.262      ; 2.302      ;
; 1.005  ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.500        ; 3.249      ; 2.377      ;
; 1.005  ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.263      ; 2.297      ;
; 1.007  ; current_state.S_BMI_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 3.253      ; 2.380      ;
; 1.007  ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.260      ; 2.292      ;
; 1.007  ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.264      ; 2.296      ;
; 1.011  ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.260      ; 2.288      ;
; 1.017  ; current_state.S_BMI_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.260      ; 2.282      ;
; 1.019  ; current_state.S_BVS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.263      ; 2.283      ;
; 1.020  ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.263      ; 2.282      ;
; 1.021  ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.500        ; 3.142      ; 2.254      ;
; 1.025  ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.500        ; 3.249      ; 2.357      ;
; 1.026  ; current_state.S_BCS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.260      ; 2.273      ;
; 1.039  ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.261      ; 2.261      ;
; 1.041  ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 4.514      ; 4.032      ;
; 1.046  ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.262      ; 2.255      ;
; 1.051  ; current_state.S_BVS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 3.253      ; 2.336      ;
; 1.056  ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 3.251      ; 2.233      ;
; 1.061  ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 3.261      ; 2.239      ;
; 1.063  ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 4.518      ; 4.014      ;
; 1.065  ; current_state.S_BCS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.262      ; 2.236      ;
; 1.076  ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.263      ; 2.226      ;
; 1.076  ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 3.253      ; 2.311      ;
; 1.090  ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 4.503      ; 4.066      ;
; 1.096  ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 3.253      ; 2.291      ;
; 1.101  ; current_state.S_BCS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 3.252      ; 2.285      ;
; 1.105  ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.500        ; 3.253      ; 2.282      ;
; 1.111  ; current_state.S_DECODE_3  ; B_Load$latch      ; Clock         ; CCR_Result[0] ; 0.500        ; 3.153      ; 2.175      ;
; 1.115  ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 2.997      ; 2.421      ;
; 1.146  ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.500        ; 3.249      ; 2.236      ;
; 1.153  ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.260      ; 2.146      ;
; 1.160  ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.500        ; 3.260      ; 2.139      ;
; 1.192  ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 2.996      ; 2.343      ;
; 1.194  ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 4.506      ; 3.870      ;
; 1.225  ; current_state.S_BVS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.103      ; 2.417      ;
; 1.225  ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.103      ; 2.417      ;
; 1.232  ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 3.104      ; 2.411      ;
; 1.234  ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 2.988      ; 2.292      ;
; 1.237  ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 3.105      ; 2.407      ;
; 1.240  ; current_state.S_STA_DIR_7 ; writ$latch        ; Clock         ; CCR_Result[0] ; 1.000        ; 3.104      ; 2.403      ;
; 1.242  ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.106      ; 2.403      ;
; 1.242  ; current_state.S_BMI_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.106      ; 2.403      ;
; 1.243  ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.000      ; 2.296      ;
; 1.251  ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.107      ; 2.395      ;
; 1.263  ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.106      ; 2.382      ;
; 1.280  ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 3.104      ; 2.363      ;
; 1.289  ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 1.000        ; 3.094      ; 2.343      ;
; 1.301  ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 1.000        ; 4.514      ; 3.866      ;
; 1.311  ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.106      ; 2.334      ;
; 1.335  ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.103      ; 2.307      ;
; 1.342  ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.105      ; 2.302      ;
; 1.348  ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 1.000        ; 3.092      ; 2.377      ;
; 1.348  ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.106      ; 2.297      ;
; 1.350  ; current_state.S_BMI_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 1.000        ; 3.096      ; 2.380      ;
; 1.350  ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.103      ; 2.292      ;
; 1.350  ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.107      ; 2.296      ;
; 1.354  ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.103      ; 2.288      ;
; 1.360  ; current_state.S_BMI_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.103      ; 2.282      ;
; 1.362  ; current_state.S_BVS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.106      ; 2.283      ;
; 1.363  ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.106      ; 2.282      ;
; 1.364  ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 1.000        ; 2.985      ; 2.254      ;
; 1.368  ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 1.000        ; 3.092      ; 2.357      ;
; 1.369  ; current_state.S_BCS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.103      ; 2.273      ;
; 1.382  ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 1.000        ; 3.104      ; 2.261      ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CCR_Result[0]'                                                                                      ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node           ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+
; -1.459 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 3.344      ; 1.925      ;
; -1.451 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 3.334      ; 1.923      ;
; -1.435 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.345      ; 1.950      ;
; -1.431 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.347      ; 1.956      ;
; -1.428 ; current_state.S_DECODE_3  ; B_Load$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 3.241      ; 1.853      ;
; -1.423 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.345      ; 1.962      ;
; -1.421 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 3.336      ; 1.955      ;
; -1.421 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.345      ; 1.964      ;
; -1.401 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.000        ; 3.332      ; 1.971      ;
; -1.386 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.345      ; 1.999      ;
; -1.379 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.000        ; 3.331      ; 1.992      ;
; -1.373 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.343      ; 2.010      ;
; -1.368 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.346      ; 2.018      ;
; -1.364 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 3.334      ; 2.010      ;
; -1.348 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 3.344      ; 2.036      ;
; -1.346 ; current_state.S_STA_DIR_7 ; writ$latch        ; Clock         ; CCR_Result[0] ; 0.000        ; 3.344      ; 2.038      ;
; -1.345 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.345      ; 2.040      ;
; -1.339 ; current_state.S_BMI_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.345      ; 2.046      ;
; -1.335 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.244      ; 1.949      ;
; -1.332 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.345      ; 2.053      ;
; -1.326 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.343      ; 2.057      ;
; -1.324 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 3.241      ; 1.957      ;
; -1.320 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.000        ; 3.331      ; 2.051      ;
; -1.317 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.345      ; 2.068      ;
; -1.316 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 3.345      ; 2.069      ;
; -1.313 ; current_state.S_BCS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.345      ; 2.072      ;
; -1.312 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; 0.000        ; 3.229      ; 1.957      ;
; -1.310 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 3.344      ; 2.074      ;
; -1.309 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.343      ; 2.074      ;
; -1.304 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.240      ; 1.976      ;
; -1.295 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 3.335      ; 2.080      ;
; -1.295 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[0] ; 0.000        ; 3.232      ; 1.977      ;
; -1.289 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.345      ; 2.096      ;
; -1.285 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.344      ; 2.099      ;
; -1.285 ; current_state.S_BCS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 3.335      ; 2.090      ;
; -1.273 ; current_state.S_BMI_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.343      ; 2.110      ;
; -1.265 ; current_state.S_BVS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.345      ; 2.120      ;
; -1.242 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 3.335      ; 2.133      ;
; -1.240 ; current_state.S_BVS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 3.335      ; 2.135      ;
; -1.231 ; current_state.S_BMI_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; 0.000        ; 3.335      ; 2.144      ;
; -1.223 ; current_state.S_BCS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.343      ; 2.160      ;
; -1.188 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.343      ; 2.195      ;
; -1.186 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.343      ; 2.197      ;
; -1.166 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 4.705      ; 3.539      ;
; -1.148 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 4.696      ; 3.548      ;
; -1.108 ; current_state.S_STA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 3.493      ; 1.925      ;
; -1.100 ; current_state.S_LDA_DIR_8 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 3.483      ; 1.923      ;
; -1.084 ; current_state.S_LDA_DIR_8 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.494      ; 1.950      ;
; -1.080 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.343      ; 2.303      ;
; -1.080 ; current_state.S_FETCH_2   ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.496      ; 1.956      ;
; -1.077 ; current_state.S_BVS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; 0.000        ; 3.343      ; 2.306      ;
; -1.077 ; current_state.S_DECODE_3  ; B_Load$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 3.390      ; 1.853      ;
; -1.072 ; current_state.S_LDA_IMM_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.494      ; 1.962      ;
; -1.070 ; current_state.S_FETCH_2   ; IR_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 3.485      ; 1.955      ;
; -1.070 ; current_state.S_STA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.494      ; 1.964      ;
; -1.066 ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 4.708      ; 3.642      ;
; -1.050 ; current_state.S_FETCH_0   ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; -0.500       ; 3.481      ; 1.971      ;
; -1.035 ; current_state.S_STA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.494      ; 1.999      ;
; -1.028 ; current_state.S_LDA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; -0.500       ; 3.480      ; 1.992      ;
; -1.022 ; current_state.S_BRA_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.492      ; 2.010      ;
; -1.017 ; current_state.S_STA_DIR_7 ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.495      ; 2.018      ;
; -1.013 ; current_state.S_LDA_IMM_6 ; A_Load$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 3.483      ; 2.010      ;
; -0.997 ; current_state.S_LDA_DIR_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 3.493      ; 2.036      ;
; -0.995 ; current_state.S_STA_DIR_7 ; writ$latch        ; Clock         ; CCR_Result[0] ; -0.500       ; 3.493      ; 2.038      ;
; -0.994 ; current_state.S_LDA_DIR_6 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.494      ; 2.040      ;
; -0.988 ; current_state.S_BMI_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.494      ; 2.046      ;
; -0.984 ; current_state.S_DECODE_3  ; Bus1_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.393      ; 1.949      ;
; -0.981 ; current_state.S_LDA_DIR_7 ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.494      ; 2.053      ;
; -0.979 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 4.854      ; 3.875      ;
; -0.975 ; current_state.S_STA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.492      ; 2.057      ;
; -0.973 ; current_state.S_DECODE_3  ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 3.390      ; 1.957      ;
; -0.969 ; current_state.S_STA_DIR_6 ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; -0.500       ; 3.480      ; 2.051      ;
; -0.966 ; current_state.S_BRA_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.494      ; 2.068      ;
; -0.965 ; current_state.S_FETCH_1   ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 3.494      ; 2.069      ;
; -0.962 ; current_state.S_BCS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.494      ; 2.072      ;
; -0.961 ; current_state.S_DECODE_3  ; MAR_Load$latch    ; Clock         ; CCR_Result[0] ; -0.500       ; 3.378      ; 1.957      ;
; -0.960 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 4.845      ; 3.885      ;
; -0.959 ; current_state.S_LDA_IMM_5 ; PC_Inc$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 3.493      ; 2.074      ;
; -0.958 ; current_state.S_FETCH_0   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.492      ; 2.074      ;
; -0.953 ; current_state.S_DECODE_3  ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.389      ; 1.976      ;
; -0.948 ; CCR_Result[0]             ; PC_Inc$latch      ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 4.705      ; 3.757      ;
; -0.944 ; current_state.S_BRA_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 3.484      ; 2.080      ;
; -0.944 ; current_state.S_DECODE_3  ; A_Load$latch      ; Clock         ; CCR_Result[0] ; -0.500       ; 3.381      ; 1.977      ;
; -0.938 ; current_state.S_BEQ_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.494      ; 2.096      ;
; -0.934 ; current_state.S_FETCH_1   ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.493      ; 2.099      ;
; -0.934 ; current_state.S_BCS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 3.484      ; 2.090      ;
; -0.922 ; current_state.S_BMI_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.492      ; 2.110      ;
; -0.921 ; CCR_Result[0]             ; MAR_Load$latch    ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 4.693      ; 3.772      ;
; -0.914 ; current_state.S_BVS_6     ; Bus2_Sel[1]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.494      ; 2.120      ;
; -0.892 ; CCR_Result[0]             ; Bus2_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; 0.000        ; 4.704      ; 3.812      ;
; -0.891 ; current_state.S_BEQ_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 3.484      ; 2.133      ;
; -0.889 ; current_state.S_BVS_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 3.484      ; 2.135      ;
; -0.880 ; current_state.S_BMI_6     ; PC_Load$latch     ; Clock         ; CCR_Result[0] ; -0.500       ; 3.484      ; 2.144      ;
; -0.872 ; current_state.S_BCS_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.492      ; 2.160      ;
; -0.837 ; current_state.S_LDA_IMM_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.492      ; 2.195      ;
; -0.835 ; current_state.S_LDA_DIR_5 ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.492      ; 2.197      ;
; -0.835 ; CCR_Result[0]             ; B_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; -0.500       ; 4.854      ; 3.539      ;
; -0.817 ; CCR_Result[0]             ; A_Load$latch      ; CCR_Result[0] ; CCR_Result[0] ; -0.500       ; 4.845      ; 3.548      ;
; -0.735 ; CCR_Result[0]             ; Bus1_Sel[0]$latch ; CCR_Result[0] ; CCR_Result[0] ; -0.500       ; 4.857      ; 3.642      ;
; -0.729 ; current_state.S_BEQ_5     ; Bus2_Sel[0]$latch ; Clock         ; CCR_Result[0] ; -0.500       ; 3.492      ; 2.303      ;
+--------+---------------------------+-------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                                   ;
+-------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+
; 0.205 ; current_state.S_FETCH_1   ; current_state.S_FETCH_2   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.325      ;
; 0.257 ; current_state.S_LDA_IMM_4 ; current_state.S_LDA_IMM_5 ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.377      ;
; 0.260 ; current_state.S_STA_DIR_4 ; current_state.S_STA_DIR_5 ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.380      ;
; 0.268 ; current_state.S_LDA_DIR_7 ; current_state.S_LDA_DIR_8 ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.388      ;
; 0.278 ; current_state.S_STA_DIR_5 ; current_state.S_STA_DIR_6 ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.398      ;
; 0.287 ; current_state.S_LDA_DIR_6 ; current_state.S_LDA_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.035      ; 0.406      ;
; 0.288 ; CCR_Result[0]             ; current_state.S_BCS_4     ; CCR_Result[0] ; Clock       ; 0.000        ; 1.410      ; 1.822      ;
; 0.289 ; current_state.S_FETCH_2   ; current_state.S_DECODE_3  ; Clock         ; Clock       ; 0.000        ; 0.158      ; 0.531      ;
; 0.339 ; current_state.S_BCS_4     ; current_state.S_BCS_5     ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.459      ;
; 0.347 ; current_state.S_BMI_5     ; current_state.S_BMI_6     ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.467      ;
; 0.361 ; current_state.S_BVS_5     ; current_state.S_BVS_6     ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.481      ;
; 0.400 ; current_state.S_BCS_5     ; current_state.S_BCS_6     ; Clock         ; Clock       ; 0.000        ; 0.037      ; 0.521      ;
; 0.448 ; current_state.S_FETCH_0   ; current_state.S_FETCH_1   ; Clock         ; Clock       ; 0.000        ; 0.035      ; 0.567      ;
; 0.448 ; current_state.S_LDA_DIR_4 ; current_state.S_LDA_DIR_5 ; Clock         ; Clock       ; 0.000        ; -0.152     ; 0.380      ;
; 0.453 ; current_state.S_BVS_4     ; current_state.S_BVS_5     ; Clock         ; Clock       ; 0.000        ; 0.035      ; 0.572      ;
; 0.455 ; current_state.S_BRA_5     ; current_state.S_BRA_6     ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.575      ;
; 0.470 ; current_state.S_BEQ_5     ; current_state.S_BEQ_6     ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.590      ;
; 0.495 ; current_state.S_BEQ_4     ; current_state.S_BEQ_5     ; Clock         ; Clock       ; 0.000        ; 0.037      ; 0.616      ;
; 0.501 ; current_state.S_FETCH_2   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.037      ; 0.622      ;
; 0.529 ; current_state.S_DECODE_3  ; current_state.S_LDA_DIR_4 ; Clock         ; Clock       ; 0.000        ; 0.143      ; 0.756      ;
; 0.545 ; current_state.S_DECODE_3  ; current_state.S_BMI_4     ; Clock         ; Clock       ; 0.000        ; 0.143      ; 0.772      ;
; 0.561 ; current_state.S_DECODE_3  ; current_state.S_BVS_4     ; Clock         ; Clock       ; 0.000        ; -0.053     ; 0.592      ;
; 0.561 ; current_state.S_DECODE_3  ; current_state.S_LDA_IMM_4 ; Clock         ; Clock       ; 0.000        ; -0.053     ; 0.592      ;
; 0.561 ; current_state.S_LDA_IMM_5 ; current_state.S_LDA_IMM_6 ; Clock         ; Clock       ; 0.000        ; 0.037      ; 0.682      ;
; 0.562 ; current_state.S_LDA_DIR_5 ; current_state.S_LDA_DIR_6 ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.682      ;
; 0.564 ; current_state.S_DECODE_3  ; current_state.S_STA_DIR_4 ; Clock         ; Clock       ; 0.000        ; -0.053     ; 0.595      ;
; 0.611 ; current_state.S_DECODE_3  ; current_state.S_BRA_4     ; Clock         ; Clock       ; 0.000        ; -0.053     ; 0.642      ;
; 0.630 ; current_state.S_LDA_DIR_7 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.035      ; 0.749      ;
; 0.651 ; current_state.S_DECODE_3  ; current_state.S_BEQ_4     ; Clock         ; Clock       ; 0.000        ; -0.054     ; 0.681      ;
; 0.666 ; current_state.S_BRA_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.786      ;
; 0.680 ; current_state.S_DECODE_3  ; current_state.S_BCS_4     ; Clock         ; Clock       ; 0.000        ; -0.054     ; 0.710      ;
; 0.683 ; current_state.S_BRA_4     ; current_state.S_BRA_5     ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.803      ;
; 0.702 ; current_state.S_DECODE_3  ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.053     ; 0.733      ;
; 0.715 ; current_state.S_STA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.835      ;
; 0.734 ; current_state.S_BMI_4     ; current_state.S_BMI_5     ; Clock         ; Clock       ; 0.000        ; -0.152     ; 0.666      ;
; 0.746 ; current_state.S_BEQ_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.037      ; 0.867      ;
; 0.758 ; current_state.S_STA_DIR_6 ; current_state.S_STA_DIR_7 ; Clock         ; Clock       ; 0.000        ; 0.035      ; 0.877      ;
; 0.766 ; current_state.S_BMI_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.886      ;
; 0.792 ; current_state.S_LDA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.152     ; 0.724      ;
; 0.793 ; current_state.S_BMI_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; -0.152     ; 0.725      ;
; 0.797 ; current_state.S_STA_DIR_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.917      ;
; 0.797 ; current_state.S_LDA_IMM_4 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.917      ;
; 0.800 ; current_state.S_FETCH_0   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.920      ;
; 0.808 ; current_state.S_FETCH_1   ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.037      ; 0.929      ;
; 0.816 ; current_state.S_BCS_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.936      ;
; 0.823 ; current_state.S_STA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.035      ; 0.942      ;
; 0.832 ; current_state.S_LDA_DIR_6 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.035      ; 0.951      ;
; 0.854 ; current_state.S_LDA_IMM_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.974      ;
; 0.854 ; current_state.S_BRA_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.974      ;
; 0.856 ; current_state.S_LDA_DIR_5 ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 0.976      ;
; 0.887 ; current_state.S_BCS_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 1.007      ;
; 0.959 ; current_state.S_BEQ_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 1.079      ;
; 0.965 ; current_state.S_BVS_5     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.036      ; 1.085      ;
; 0.996 ; current_state.S_BVS_4     ; current_state.S_FETCH_0   ; Clock         ; Clock       ; 0.000        ; 0.035      ; 1.115      ;
; 1.325 ; CCR_Result[0]             ; current_state.S_BCS_4     ; CCR_Result[0] ; Clock       ; -0.500       ; 1.410      ; 2.359      ;
+-------+---------------------------+---------------------------+---------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BCS_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BCS_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BCS_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BMI_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BMI_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BMI_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BRA_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BRA_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BRA_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BVS_4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BVS_5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_BVS_6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_4         ;
; -0.080 ; 0.104        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_4     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_4         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_4         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_6         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_6         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_6         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_4         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_6         ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_1       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_2       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_6     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_7     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_6     ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_7     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_5         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_6         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_5         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_5         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_4         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_5         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_5         ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_0       ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_5     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_8     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_4     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_5     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_6     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_4     ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_5     ;
; 0.026  ; 0.210        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_DECODE_3      ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_4|clk     ;
; 0.100  ; 0.100        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_4|clk ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_5|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_6|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_4|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_5|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_5|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_4|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_5|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_5|clk     ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_0|clk   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_1|clk   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_FETCH_2|clk   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_5|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_8|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_4|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_5|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_IMM_6|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_4|clk ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_5|clk ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BCS_4|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BEQ_6|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BMI_6|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BRA_6|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_4|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_BVS_6|clk     ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_6|clk ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_LDA_DIR_7|clk ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_6|clk ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_STA_DIR_7|clk ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0]   ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk     ;
; 0.204  ; 0.204        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; current_state.S_DECODE_3|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i                 ;
; 0.572  ; 0.788        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; current_state.S_DECODE_3      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CCR_Result[0]'                                                             ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CCR_Result[0] ; Rise       ; CCR_Result[0]                ;
; -0.099 ; -0.099       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; IR_Load~0|combout            ;
; -0.093 ; -0.093       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; B_Load$latch|datad           ;
; -0.093 ; -0.093       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus1_Sel[0]$latch|datad      ;
; -0.093 ; -0.093       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus2_Sel[0]$latch|datad      ;
; -0.093 ; -0.093       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; IR_Load~0|datad              ;
; -0.093 ; -0.093       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; writ$latch|datad             ;
; -0.092 ; -0.092       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus2_Sel[1]$latch|datad      ;
; -0.092 ; -0.092       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; PC_Inc$latch|datad           ;
; -0.091 ; -0.091       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; PC_Load$latch|datad          ;
; -0.090 ; -0.090       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load$latch|datad           ;
; -0.090 ; -0.090       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; IR_Load$latch|datad          ;
; -0.090 ; -0.090       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; MAR_Load$latch|datad         ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; B_Load$latch                 ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus1_Sel[0]$latch            ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus2_Sel[0]$latch            ;
; -0.088 ; -0.088       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; writ$latch                   ;
; -0.087 ; -0.087       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus2_Sel[1]$latch            ;
; -0.087 ; -0.087       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; PC_Inc$latch                 ;
; -0.086 ; -0.086       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; PC_Load$latch                ;
; -0.085 ; -0.085       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load$latch                 ;
; -0.085 ; -0.085       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; IR_Load$latch                ;
; -0.085 ; -0.085       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; MAR_Load$latch               ;
; -0.079 ; -0.079       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector7~4|datad            ;
; -0.074 ; -0.074       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector7~4|combout          ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector18~0clkctrl|inclk[0] ;
; -0.062 ; -0.062       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector18~0clkctrl|outclk   ;
; -0.059 ; -0.059       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector18~0|dataa           ;
; -0.054 ; -0.054       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector18~0|combout         ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~8|combout             ;
; -0.045 ; -0.045       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~8|datac               ;
; -0.035 ; -0.035       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load~3|combout             ;
; -0.033 ; -0.033       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; CCR_Load~0|combout           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~3|datad               ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~5|datad               ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; CCR_Load~0|datad             ;
; -0.024 ; -0.024       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~5|combout             ;
; -0.021 ; -0.021       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load~8|combout             ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load~4|datad               ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector18~0|combout         ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~2|datad               ;
; -0.016 ; -0.016       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load~8|datad               ;
; -0.016 ; -0.016       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; OUTPUT_LOGIC~4|datad         ;
; -0.012 ; -0.012       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~4|combout             ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load~2|combout             ;
; -0.011 ; -0.011       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; OUTPUT_LOGIC~4|combout       ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector18~0clkctrl|inclk[0] ;
; -0.011 ; -0.011       ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector18~0clkctrl|outclk   ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Selector18~0|dataa           ;
; 0.005  ; 0.005        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector7~4|combout          ;
; 0.010  ; 0.010        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Selector7~4|datad            ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; MAR_Load$latch               ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; A_Load$latch                 ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; IR_Load$latch                ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; PC_Load$latch                ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; B_Load$latch                 ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; PC_Inc$latch                 ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; writ$latch                   ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus1_Sel[0]$latch            ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; Bus2_Sel[0]$latch            ;
; 0.015  ; 0.015        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; MAR_Load$latch|datad         ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; A_Load$latch|datad           ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; IR_Load$latch|datad          ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; PC_Load$latch|datad          ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; B_Load$latch|datad           ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus2_Sel[1]$latch|datad      ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; PC_Inc$latch|datad           ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; writ$latch|datad             ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; Bus2_Sel[0]$latch|datad      ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Fall       ; IR_Load~0|datad              ;
; 0.030  ; 0.030        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; IR_Load~0|combout            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; CCR_Result[0]~input|o        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; CCR_Result[0]~input|i        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Rise       ; CCR_Result[0]~input|i        ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; CCR_Result[0]~input|o        ;
; 0.966  ; 0.966        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; IR_Load~0|combout            ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; IR_Load~0|datad              ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; B_Load$latch|datad           ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; Bus1_Sel[0]$latch|datad      ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; Bus2_Sel[0]$latch|datad      ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; writ$latch|datad             ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; Bus2_Sel[1]$latch|datad      ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; PC_Inc$latch|datad           ;
; 0.978  ; 0.978        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; PC_Load$latch|datad          ;
; 0.979  ; 0.979        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; A_Load$latch|datad           ;
; 0.979  ; 0.979        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; IR_Load$latch|datad          ;
; 0.979  ; 0.979        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; MAR_Load$latch|datad         ;
; 0.981  ; 0.981        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; B_Load$latch                 ;
; 0.981  ; 0.981        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Bus1_Sel[0]$latch            ;
; 0.981  ; 0.981        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Bus2_Sel[0]$latch            ;
; 0.981  ; 0.981        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; writ$latch                   ;
; 0.982  ; 0.982        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; Bus2_Sel[1]$latch            ;
; 0.982  ; 0.982        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; PC_Inc$latch                 ;
; 0.983  ; 0.983        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; PC_Load$latch                ;
; 0.984  ; 0.984        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; A_Load$latch                 ;
; 0.984  ; 0.984        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; IR_Load$latch                ;
; 0.984  ; 0.984        ; 0.000          ; High Pulse Width ; CCR_Result[0] ; Rise       ; MAR_Load$latch               ;
; 0.985  ; 0.985        ; 0.000          ; Low Pulse Width  ; CCR_Result[0] ; Fall       ; Selector7~4|datad            ;
+--------+--------------+----------------+------------------+---------------+------------+------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+----------------+---------------+--------+-------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+-------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[0] ; 1.272  ; 1.972 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 0.109  ; 0.560 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 0.883  ; 1.529 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.272  ; 1.972 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 0.480  ; 1.375 ; Rise       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 2.820  ; 3.455 ; Rise       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 0.856  ; 1.268 ; Rise       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 2.563  ; 3.275 ; Rise       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 2.160  ; 2.803 ; Rise       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 1.847  ; 2.120 ; Rise       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 2.820  ; 3.455 ; Rise       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 2.706  ; 3.301 ; Rise       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 2.535  ; 3.273 ; Rise       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 2.641  ; 3.244 ; Rise       ; CCR_Result[0]   ;
; CCR_Result[*]  ; CCR_Result[0] ; 1.115  ; 1.815 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; -0.048 ; 0.403 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 0.726  ; 1.372 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.115  ; 1.815 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 0.323  ; 1.218 ; Fall       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 2.663  ; 3.298 ; Fall       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 0.699  ; 1.111 ; Fall       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 2.406  ; 3.118 ; Fall       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 2.003  ; 2.646 ; Fall       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 1.690  ; 1.963 ; Fall       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 2.663  ; 3.298 ; Fall       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 2.549  ; 3.144 ; Fall       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 2.378  ; 3.116 ; Fall       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 2.484  ; 3.087 ; Fall       ; CCR_Result[0]   ;
; CCR_Result[*]  ; Clock         ; 2.074  ; 2.824 ; Rise       ; Clock           ;
;  CCR_Result[0] ; Clock         ; 0.524  ; 1.074 ; Rise       ; Clock           ;
;  CCR_Result[1] ; Clock         ; 2.074  ; 2.824 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; 1.815  ; 2.546 ; Rise       ; Clock           ;
;  CCR_Result[3] ; Clock         ; 1.214  ; 1.899 ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; 3.496  ; 4.085 ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; 1.753  ; 2.163 ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; 3.239  ; 3.905 ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; 2.836  ; 3.433 ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; 2.523  ; 2.750 ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; 3.496  ; 4.085 ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; 3.336  ; 3.977 ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; 3.211  ; 4.001 ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; 3.317  ; 3.874 ; Rise       ; Clock           ;
+----------------+---------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[0] ; 1.462  ; 0.830  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 1.166  ; 0.830  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 1.462  ; 0.739  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.031  ; 0.231  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 1.388  ; 0.791  ; Rise       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 2.227  ; 1.923  ; Rise       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 2.227  ; 1.923  ; Rise       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 1.457  ; 0.980  ; Rise       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 1.637  ; 1.063  ; Rise       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 2.144  ; 1.869  ; Rise       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 0.976  ; 0.354  ; Rise       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 1.111  ; 0.530  ; Rise       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 0.923  ; 0.276  ; Rise       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 1.171  ; 0.577  ; Rise       ; CCR_Result[0]   ;
; CCR_Result[*]  ; CCR_Result[0] ; 1.611  ; 0.979  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 1.315  ; 0.979  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 1.611  ; 0.888  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.180  ; 0.380  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 1.537  ; 0.940  ; Fall       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 2.376  ; 2.072  ; Fall       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 2.376  ; 2.072  ; Fall       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 1.606  ; 1.129  ; Fall       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 1.786  ; 1.212  ; Fall       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 2.293  ; 2.018  ; Fall       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 1.125  ; 0.503  ; Fall       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 1.260  ; 0.679  ; Fall       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 1.072  ; 0.425  ; Fall       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 1.320  ; 0.726  ; Fall       ; CCR_Result[0]   ;
; CCR_Result[*]  ; Clock         ; -0.328 ; -0.865 ; Rise       ; Clock           ;
;  CCR_Result[0] ; Clock         ; -0.328 ; -0.865 ; Rise       ; Clock           ;
;  CCR_Result[1] ; Clock         ; -1.821 ; -2.558 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; -1.569 ; -2.277 ; Rise       ; Clock           ;
;  CCR_Result[3] ; Clock         ; -0.980 ; -1.653 ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; -0.271 ; -0.539 ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; -0.271 ; -0.539 ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; -1.277 ; -1.936 ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; -1.260 ; -1.917 ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; -0.626 ; -0.847 ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; -1.373 ; -2.046 ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; -1.659 ; -2.166 ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; -1.043 ; -1.641 ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; -1.599 ; -2.119 ; Rise       ; Clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+--------------+---------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+---------------+-------+-------+------------+-----------------+
; A_Load       ; CCR_Result[0] ; 6.925 ; 7.011 ; Rise       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 7.598 ; 7.761 ; Rise       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 6.853 ; 6.904 ; Rise       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 6.853 ; 6.904 ; Rise       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 6.770 ; 6.855 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 6.748 ; 6.838 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 6.770 ; 6.855 ; Rise       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 6.833 ; 6.890 ; Rise       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 6.928 ; 7.000 ; Rise       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 6.645 ; 6.706 ; Rise       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 6.741 ; 6.788 ; Rise       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 6.769 ; 6.813 ; Rise       ; CCR_Result[0]   ;
; A_Load       ; CCR_Result[0] ; 7.074 ; 7.160 ; Fall       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 7.747 ; 7.910 ; Fall       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 7.002 ; 7.053 ; Fall       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 7.002 ; 7.053 ; Fall       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 6.919 ; 7.004 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 6.897 ; 6.987 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 6.919 ; 7.004 ; Fall       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 6.982 ; 7.039 ; Fall       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 7.077 ; 7.149 ; Fall       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 6.794 ; 6.855 ; Fall       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 6.890 ; 6.937 ; Fall       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 6.918 ; 6.962 ; Fall       ; CCR_Result[0]   ;
+--------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+--------------+---------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+---------------+-------+-------+------------+-----------------+
; A_Load       ; CCR_Result[0] ; 6.698 ; 6.780 ; Rise       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 7.381 ; 7.541 ; Rise       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 6.635 ; 6.684 ; Rise       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 6.635 ; 6.684 ; Rise       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 6.530 ; 6.617 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 6.530 ; 6.617 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 6.549 ; 6.631 ; Rise       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 6.616 ; 6.670 ; Rise       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 6.708 ; 6.776 ; Rise       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 6.429 ; 6.488 ; Rise       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 6.527 ; 6.572 ; Rise       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 6.554 ; 6.595 ; Rise       ; CCR_Result[0]   ;
; A_Load       ; CCR_Result[0] ; 6.855 ; 6.937 ; Fall       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 7.538 ; 7.698 ; Fall       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 6.792 ; 6.841 ; Fall       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 6.792 ; 6.841 ; Fall       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 6.687 ; 6.774 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 6.687 ; 6.774 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 6.706 ; 6.788 ; Fall       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 6.773 ; 6.827 ; Fall       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 6.865 ; 6.933 ; Fall       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 6.586 ; 6.645 ; Fall       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 6.684 ; 6.729 ; Fall       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 6.711 ; 6.752 ; Fall       ; CCR_Result[0]   ;
+--------------+---------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -1.221  ; -2.634  ; N/A      ; N/A     ; -3.000              ;
;  CCR_Result[0]   ; -0.080  ; -2.634  ; N/A      ; N/A     ; -3.000              ;
;  Clock           ; -1.221  ; 0.205   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -10.934 ; -25.08  ; 0.0      ; 0.0     ; -41.519             ;
;  CCR_Result[0]   ; -0.119  ; -25.080 ; N/A      ; N/A     ; -5.806              ;
;  Clock           ; -10.934 ; 0.000   ; N/A      ; N/A     ; -35.713             ;
+------------------+---------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+----------------+---------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+---------------+-------+-------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[0] ; 1.945 ; 2.514 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 0.109 ; 0.560 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 1.461 ; 1.928 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.945 ; 2.514 ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 0.925 ; 1.420 ; Rise       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 4.808 ; 5.286 ; Rise       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 1.396 ; 1.536 ; Rise       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 4.501 ; 4.875 ; Rise       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 3.756 ; 4.119 ; Rise       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 3.123 ; 3.183 ; Rise       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 4.808 ; 5.286 ; Rise       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 4.632 ; 5.125 ; Rise       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 4.346 ; 4.803 ; Rise       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 4.564 ; 4.966 ; Rise       ; CCR_Result[0]   ;
; CCR_Result[*]  ; CCR_Result[0] ; 2.352 ; 2.921 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 0.434 ; 0.706 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 1.868 ; 2.335 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 2.352 ; 2.921 ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 1.332 ; 1.827 ; Fall       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 5.215 ; 5.693 ; Fall       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 1.803 ; 1.943 ; Fall       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 4.908 ; 5.282 ; Fall       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 4.163 ; 4.526 ; Fall       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 3.530 ; 3.590 ; Fall       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 5.215 ; 5.693 ; Fall       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 5.039 ; 5.532 ; Fall       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 4.753 ; 5.210 ; Fall       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 4.971 ; 5.373 ; Fall       ; CCR_Result[0]   ;
; CCR_Result[*]  ; Clock         ; 3.848 ; 4.375 ; Rise       ; Clock           ;
;  CCR_Result[0] ; Clock         ; 1.139 ; 1.412 ; Rise       ; Clock           ;
;  CCR_Result[1] ; Clock         ; 3.848 ; 4.375 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; 3.252 ; 3.796 ; Rise       ; Clock           ;
;  CCR_Result[3] ; Clock         ; 2.248 ; 2.753 ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; 6.224 ; 6.669 ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; 3.150 ; 3.359 ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; 5.917 ; 6.258 ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; 5.172 ; 5.502 ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; 4.539 ; 4.566 ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; 6.224 ; 6.669 ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; 6.015 ; 6.541 ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; 5.779 ; 6.339 ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; 5.980 ; 6.349 ; Rise       ; Clock           ;
+----------------+---------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+----------------+---------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+---------------+--------+--------+------------+-----------------+
; CCR_Result[*]  ; CCR_Result[0] ; 2.550  ; 2.086  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 2.208  ; 1.945  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 2.519  ; 1.985  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.816  ; 1.209  ; Rise       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 2.550  ; 2.086  ; Rise       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 4.022  ; 3.878  ; Rise       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 4.022  ; 3.878  ; Rise       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 2.652  ; 2.333  ; Rise       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 2.994  ; 2.572  ; Rise       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 3.877  ; 3.747  ; Rise       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 1.849  ; 1.342  ; Rise       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 2.030  ; 1.575  ; Rise       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 1.734  ; 1.256  ; Rise       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 2.115  ; 1.680  ; Rise       ; CCR_Result[0]   ;
; CCR_Result[*]  ; CCR_Result[0] ; 2.121  ; 1.657  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[0] ; CCR_Result[0] ; 1.779  ; 1.516  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[1] ; CCR_Result[0] ; 2.090  ; 1.556  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[2] ; CCR_Result[0] ; 1.387  ; 0.780  ; Fall       ; CCR_Result[0]   ;
;  CCR_Result[3] ; CCR_Result[0] ; 2.121  ; 1.657  ; Fall       ; CCR_Result[0]   ;
; IR[*]          ; CCR_Result[0] ; 3.593  ; 3.449  ; Fall       ; CCR_Result[0]   ;
;  IR[0]         ; CCR_Result[0] ; 3.593  ; 3.449  ; Fall       ; CCR_Result[0]   ;
;  IR[1]         ; CCR_Result[0] ; 2.223  ; 1.904  ; Fall       ; CCR_Result[0]   ;
;  IR[2]         ; CCR_Result[0] ; 2.565  ; 2.143  ; Fall       ; CCR_Result[0]   ;
;  IR[3]         ; CCR_Result[0] ; 3.448  ; 3.318  ; Fall       ; CCR_Result[0]   ;
;  IR[4]         ; CCR_Result[0] ; 1.420  ; 0.913  ; Fall       ; CCR_Result[0]   ;
;  IR[5]         ; CCR_Result[0] ; 1.601  ; 1.146  ; Fall       ; CCR_Result[0]   ;
;  IR[6]         ; CCR_Result[0] ; 1.305  ; 0.827  ; Fall       ; CCR_Result[0]   ;
;  IR[7]         ; CCR_Result[0] ; 1.686  ; 1.251  ; Fall       ; CCR_Result[0]   ;
; CCR_Result[*]  ; Clock         ; -0.328 ; -0.865 ; Rise       ; Clock           ;
;  CCR_Result[0] ; Clock         ; -0.328 ; -0.865 ; Rise       ; Clock           ;
;  CCR_Result[1] ; Clock         ; -1.821 ; -2.558 ; Rise       ; Clock           ;
;  CCR_Result[2] ; Clock         ; -1.569 ; -2.277 ; Rise       ; Clock           ;
;  CCR_Result[3] ; Clock         ; -0.980 ; -1.653 ; Rise       ; Clock           ;
; IR[*]          ; Clock         ; -0.271 ; -0.539 ; Rise       ; Clock           ;
;  IR[0]         ; Clock         ; -0.271 ; -0.539 ; Rise       ; Clock           ;
;  IR[1]         ; Clock         ; -1.277 ; -1.936 ; Rise       ; Clock           ;
;  IR[2]         ; Clock         ; -1.260 ; -1.917 ; Rise       ; Clock           ;
;  IR[3]         ; Clock         ; -0.626 ; -0.847 ; Rise       ; Clock           ;
;  IR[4]         ; Clock         ; -1.373 ; -2.046 ; Rise       ; Clock           ;
;  IR[5]         ; Clock         ; -1.659 ; -2.166 ; Rise       ; Clock           ;
;  IR[6]         ; Clock         ; -1.043 ; -1.641 ; Rise       ; Clock           ;
;  IR[7]         ; Clock         ; -1.599 ; -2.119 ; Rise       ; Clock           ;
+----------------+---------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+--------------+---------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+---------------+--------+--------+------------+-----------------+
; A_Load       ; CCR_Result[0] ; 12.018 ; 12.033 ; Rise       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 12.869 ; 12.993 ; Rise       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 11.859 ; 11.826 ; Rise       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 11.859 ; 11.826 ; Rise       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 11.773 ; 11.719 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 11.773 ; 11.719 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 11.772 ; 11.712 ; Rise       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 11.813 ; 11.798 ; Rise       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 11.962 ; 11.993 ; Rise       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 11.557 ; 11.561 ; Rise       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 11.644 ; 11.641 ; Rise       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 11.685 ; 11.680 ; Rise       ; CCR_Result[0]   ;
; A_Load       ; CCR_Result[0] ; 11.589 ; 11.604 ; Fall       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 12.440 ; 12.564 ; Fall       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 11.430 ; 11.397 ; Fall       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 11.430 ; 11.397 ; Fall       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 11.344 ; 11.290 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 11.344 ; 11.290 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 11.343 ; 11.283 ; Fall       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 11.384 ; 11.369 ; Fall       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 11.533 ; 11.564 ; Fall       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 11.128 ; 11.132 ; Fall       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 11.215 ; 11.212 ; Fall       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 11.256 ; 11.251 ; Fall       ; CCR_Result[0]   ;
+--------------+---------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+--------------+---------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+---------------+-------+-------+------------+-----------------+
; A_Load       ; CCR_Result[0] ; 6.698 ; 6.780 ; Rise       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 7.381 ; 7.541 ; Rise       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 6.635 ; 6.684 ; Rise       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 6.635 ; 6.684 ; Rise       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 6.530 ; 6.617 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 6.530 ; 6.617 ; Rise       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 6.549 ; 6.631 ; Rise       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 6.616 ; 6.670 ; Rise       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 6.708 ; 6.776 ; Rise       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 6.429 ; 6.488 ; Rise       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 6.527 ; 6.572 ; Rise       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 6.554 ; 6.595 ; Rise       ; CCR_Result[0]   ;
; A_Load       ; CCR_Result[0] ; 6.855 ; 6.937 ; Fall       ; CCR_Result[0]   ;
; B_Load       ; CCR_Result[0] ; 7.538 ; 7.698 ; Fall       ; CCR_Result[0]   ;
; Bus1_Sel[*]  ; CCR_Result[0] ; 6.792 ; 6.841 ; Fall       ; CCR_Result[0]   ;
;  Bus1_Sel[0] ; CCR_Result[0] ; 6.792 ; 6.841 ; Fall       ; CCR_Result[0]   ;
; Bus2_Sel[*]  ; CCR_Result[0] ; 6.687 ; 6.774 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[0] ; CCR_Result[0] ; 6.687 ; 6.774 ; Fall       ; CCR_Result[0]   ;
;  Bus2_Sel[1] ; CCR_Result[0] ; 6.706 ; 6.788 ; Fall       ; CCR_Result[0]   ;
; IR_Load      ; CCR_Result[0] ; 6.773 ; 6.827 ; Fall       ; CCR_Result[0]   ;
; MAR_Load     ; CCR_Result[0] ; 6.865 ; 6.933 ; Fall       ; CCR_Result[0]   ;
; PC_Inc       ; CCR_Result[0] ; 6.586 ; 6.645 ; Fall       ; CCR_Result[0]   ;
; PC_Load      ; CCR_Result[0] ; 6.684 ; 6.729 ; Fall       ; CCR_Result[0]   ;
; writ         ; CCR_Result[0] ; 6.711 ; 6.752 ; Fall       ; CCR_Result[0]   ;
+--------------+---------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; IR_Load       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MAR_Load      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_Load       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; PC_Inc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; A_Load        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B_Load        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_Sel[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_Sel[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ALU_Sel[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; CCR_Load      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus2_Sel[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus2_Sel[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus1_Sel[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bus1_Sel[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; writ          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; IR[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IR[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Result[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Result[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Result[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CCR_Result[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; MAR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; PC_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; PC_Inc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; A_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; B_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; ALU_Sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; ALU_Sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ALU_Sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; CCR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Bus2_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; Bus2_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; Bus1_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Bus1_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; writ          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; IR_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; MAR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; PC_Load       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; PC_Inc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; A_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; B_Load        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; ALU_Sel[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; ALU_Sel[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ALU_Sel[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; CCR_Load      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Bus2_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; Bus2_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; Bus1_Sel[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Bus1_Sel[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; writ          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------+
; Setup Transfers                                                           ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; CCR_Result[0] ; CCR_Result[0] ; 32       ; 32       ; 32       ; 32       ;
; Clock         ; CCR_Result[0] ; 94       ; 0        ; 94       ; 0        ;
; CCR_Result[0] ; Clock         ; 1        ; 1        ; 0        ; 0        ;
; Clock         ; Clock         ; 54       ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------+
; Hold Transfers                                                            ;
+---------------+---------------+----------+----------+----------+----------+
; From Clock    ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------+---------------+----------+----------+----------+----------+
; CCR_Result[0] ; CCR_Result[0] ; 32       ; 32       ; 32       ; 32       ;
; Clock         ; CCR_Result[0] ; 94       ; 0        ; 94       ; 0        ;
; CCR_Result[0] ; Clock         ; 1        ; 1        ; 0        ; 0        ;
; Clock         ; Clock         ; 54       ; 0        ; 0        ; 0        ;
+---------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 216   ; 216  ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Mar 30 17:26:42 2021
Info: Command: quartus_sta control_unit -c control_unit
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'control_unit.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name CCR_Result[0] CCR_Result[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.221
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.221             -10.934 Clock 
    Info (332119):     0.075               0.000 CCR_Result[0] 
Info (332146): Worst-case hold slack is -2.634
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.634             -25.080 CCR_Result[0] 
    Info (332119):     0.394               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.000 Clock 
    Info (332119):    -3.000              -3.000 CCR_Result[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.005
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.005              -7.545 Clock 
    Info (332119):     0.046               0.000 CCR_Result[0] 
Info (332146): Worst-case hold slack is -2.271
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.271             -21.719 CCR_Result[0] 
    Info (332119):     0.358               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.000 Clock 
    Info (332119):    -3.000              -3.000 CCR_Result[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.614
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.614              -0.892 Clock 
    Info (332119):    -0.080              -0.119 CCR_Result[0] 
Info (332146): Worst-case hold slack is -1.459
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.459             -13.977 CCR_Result[0] 
    Info (332119):     0.205               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.713 Clock 
    Info (332119):    -3.000              -5.806 CCR_Result[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4648 megabytes
    Info: Processing ended: Tue Mar 30 17:26:44 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


