0.7
2020.2
Oct 13 2023
20:21:30
/home/ic/bruno.zimmer/Documents/Projeto/32-point-FFT-Verilog-design-based-DIT-butterfly-algorithm/FPGA/fft_dev/fft_dev.sim/sim_1/synth/func/xsim/top_tb_func_synth.v,1738434709,verilog,,/home/ic/bruno.zimmer/Documents/Projeto/32-point-FFT-Verilog-design-based-DIT-butterfly-algorithm/FPGA/fft_dev/fft_dev.srcs/sim_1/imports/TB/top_tb_n.v,,Clk_div;adder3;adder3_102;adder3_103;adder3_104;adder3_108;adder3_109;adder3_110;adder3_111;adder3_116;adder3_117;adder3_118;adder3_119;adder3_124;adder3_125;adder3_126;adder3_127;adder3_132;adder3_133;adder3_134;adder3_135;adder3_140;adder3_141;adder3_142;adder3_143;adder3_148;adder3_149;adder3_150;adder3_151;adder3_156;adder3_157;adder3_158;adder3_159;adder3_164;adder3_165;adder3_166;adder3_167;adder3_172;adder3_173;adder3_174;adder3_175;adder3_180;adder3_181;adder3_182;adder3_183;adder3_188;adder3_189;adder3_190;adder3_191;adder3_196;adder3_197;adder3_198;adder3_199;adder3_204;adder3_205;adder3_206;adder3_207;adder3_212;adder3_213;adder3_214;adder3_215;adder3_220;adder3_221;adder3_222;adder3_223;butterfly2;butterfly2_100;butterfly2_86;butterfly2_87;butterfly2_88;butterfly2_89;butterfly2_90;butterfly2_91;butterfly2_92;butterfly2_93;butterfly2_94;butterfly2_95;butterfly2_96;butterfly2_97;butterfly2_98;butterfly2_99;control_unit;glbl;multiplier;multiplier_105;multiplier_106;multiplier_107;multiplier_112;multiplier_113;multiplier_114;multiplier_115;multiplier_120;multiplier_121;multiplier_122;multiplier_123;multiplier_128;multiplier_129;multiplier_130;multiplier_131;multiplier_136;multiplier_137;multiplier_138;multiplier_139;multiplier_144;multiplier_145;multiplier_146;multiplier_147;multiplier_152;multiplier_153;multiplier_154;multiplier_155;multiplier_160;multiplier_161;multiplier_162;multiplier_163;multiplier_168;multiplier_169;multiplier_170;multiplier_171;multiplier_176;multiplier_177;multiplier_178;multiplier_179;multiplier_184;multiplier_185;multiplier_186;multiplier_187;multiplier_192;multiplier_193;multiplier_194;multiplier_195;multiplier_200;multiplier_201;multiplier_202;multiplier_203;multiplier_208;multiplier_209;multiplier_210;multiplier_211;multiplier_216;multiplier_217;multiplier_218;multiplier_219;multiplier_224;multiplier_225;multiplier_226;multiplier_227;mux;mux_0;mux_1;mux_10;mux_11;mux_12;mux_13;mux_14;mux_15;mux_16;mux_17;mux_18;mux_19;mux_2;mux_20;mux_21;mux_22;mux_23;mux_24;mux_25;mux_26;mux_27;mux_28;mux_29;mux_3;mux_30;mux_31;mux_32;mux_33;mux_34;mux_35;mux_36;mux_37;mux_38;mux_39;mux_4;mux_40;mux_41;mux_42;mux_43;mux_44;mux_45;mux_46;mux_47;mux_48;mux_49;mux_5;mux_50;mux_51;mux_52;mux_53;mux_54;mux_55;mux_56;mux_57;mux_58;mux_59;mux_6;mux_60;mux_61;mux_62;mux_63;mux_64;mux_65;mux_66;mux_67;mux_68;mux_69;mux_7;mux_70;mux_71;mux_72;mux_73;mux_74;mux_75;mux_76;mux_77;mux_78;mux_79;mux_8;mux_80;mux_81;mux_82;mux_83;mux_84;mux_85;mux_9;pipeline_stage;pipeline_stage_101;top;twiddle_rom_real,,,,,,,,
/home/ic/bruno.zimmer/Documents/Projeto/32-point-FFT-Verilog-design-based-DIT-butterfly-algorithm/FPGA/fft_dev/fft_dev.srcs/sim_1/imports/TB/top_tb_n.v,1738420756,verilog,,,,top_tb,,,,,,,,
