# ISR (Interrupt Service Routine)

## Definicja

**ISR** to procedura obs≈Çugi przerwania - funkcja wywo≈Çywana przez hardware w odpowiedzi na zdarzenie zewnƒôtrzne. ISR "przejmuje" kontrolƒô nad CPU, zatrzymujƒÖc aktualnie wykonywany kod.

> ISR to "niezapowiedziany go≈õƒá" - mo≈ºe przyj≈õƒá w dowolnym momencie i domagaƒá siƒô natychmiastowej uwagi. To najszybszy spos√≥b reakcji na zdarzenia, ale te≈º najbardziej niebezpieczny.

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                  INTERRUPT FLOW                         ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ                                                         ‚îÇ
‚îÇ  Task running:  ‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà       ‚îÇ
‚îÇ                                    ‚îÇ                    ‚îÇ
‚îÇ  Interrupt signal ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚ñ∫‚îÇ
‚îÇ                                    ‚îÇ                    ‚îÇ
‚îÇ                                    ‚ñº                    ‚îÇ
‚îÇ  ISR:                     [‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà]                    ‚îÇ
‚îÇ                                    ‚îÇ                    ‚îÇ
‚îÇ                                    ‚ñº                    ‚îÇ
‚îÇ  Task continues:           ‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà‚ñà    ‚îÇ
‚îÇ                                                         ‚îÇ
‚îÇ  Task zosta≈Ç "przerwany" w trakcie wykonywania.        ‚îÇ
‚îÇ  ISR wykonuje siƒô, potem task kontynuuje.              ‚îÇ
‚îÇ                                                         ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

---

## Analogia do przyrody

### üö® Reakcja ucieczki

Zwierzƒô pasie siƒô spokojnie. Nagle s≈Çyszy ha≈Ças:

```
Normalna aktywno≈õƒá: jedzenie trawy (task)
Sygna≈Ç: ha≈Ças (interrupt)
Reakcja: Ucieczka (ISR)
Po reakcji: powr√≥t do jedzenia (task resume)

To jest ISR w naturze - przerwij wszystko, obs≈Çu≈º zagro≈ºenie,
wr√≥ƒá do normalnej aktywno≈õci.
```

### üíì Reakcja odruchowa

Dotykasz gorƒÖcego garnka:

```
Normalna aktywno≈õƒá: gotowanie (task)
Sygna≈Ç: b√≥l (interrupt - z nerw√≥w)
Reakcja: cofniƒôcie rƒôki (ISR)
Po reakcji: kontynuacja gotowania (task resume)

Odruch jest szybszy ni≈º ≈õwiadoma decyzja.
ISR to "odruch" systemu.
```

### üß† Reakcja na nag≈Çy bodziec

Siedzisz i czytasz. Nagle kto≈õ krzyczy Twoje imiƒô:

```
Normalna aktywno≈õƒá: czytanie (task)
Sygna≈Ç: s≈Çyszysz swoje imiƒô (interrupt)
Reakcja: podniesienie g≈Çowy, szukanie ≈∫r√≥d≈Ça (ISR)
Po reakcji: kontynuacja czytania (task resume)

Tw√≥j m√≥zg ma "hardware interrupt" na w≈Çasne imiƒô.
```

---

## Podobie≈Ñstwo do system√≥w informatycznych

### Web Server Request

```javascript
// "Interrupt-like" behavior
app.get('/urgent', (req, res) => {
    // To jest jak ISR - natychmiastowa reakcja
    handleUrgentRequest();
    res.send('Handled');
});

// G≈Ç√≥wna aplikacja kontynuuje
app.listen(3000);
```

### Signal Handling

```c
// Linux signal - podobne do ISR
void signal_handler(int sig) {
    // To jest jak ISR
    if (sig == SIGINT) {
        handle_ctrl_c();
    }
}

int main() {
    signal(SIGINT, signal_handler);
    // Main program...
}
```

### Event Loop

```javascript
// JavaScript event loop - cooperative "interrupts"
button.addEventListener('click', (event) => {
    // To jest jak ISR - event handler
    handleClick(event);
});

// Main loop kontynuuje
```

---

## Budowa ISR

### Szkielet ISR

```c
void UART_IRQHandler(void) {
    // 1. Zapisz kontekst (automatycznie przez hardware)
    // 2. Sprawd≈∫ ≈∫r√≥d≈Ço przerwania
    uint32_t status = UART->STATUS;

    if (status & RX_DATA_AVAILABLE) {
        // 3. Obs≈Çu≈º przerwanie
        uint8_t data = UART->DATA;
        buffer[buffer_index++] = data;

        // 4. Wyczy≈õƒá flagƒô przerwania
        UART->STATUS_CLEAR = RX_DATA_AVAILABLE;
    }

    // 5. Przywr√≥ƒá kontekst (automatycznie przez hardware)
}
```

### Wa≈ºne zasady ISR

```
1. KR√ìTKI CZAS WYKONANIA
   ISR powinien byƒá jak najkr√≥tszy.
   Mikrosekundy, nie milisekundy.

2. BRAK BLOKOWANIA
   Nie czekaj na mutex, semafor, I/O.
   ISR nie mo≈ºe byƒá blokowany.

3. BRAK ALOKACJI PAMIƒòCI
   malloc() w ISR = recipe for disaster.
   U≈ºywaj pre-allocated buffers.

4. BEZPIECZNE FUNKCJE
   Tylko funkcje reentrant-safe.
   printf() w ISR = z≈Çy pomys≈Ç.

5. CZYSZCZENIE FLAG
   Zawsze czy≈õƒá flagƒô przerwania!
   Inaczej ISR wywo≈Ça siƒô ponownie.
```

---

## Priorytety przerwa≈Ñ

### NVIC (Nested Vector Interrupt Controller)

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                  INTERRUPT PRIORITIES                   ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ                                                         ‚îÇ
‚îÇ  Priority 0: Reset (highest)                           ‚îÇ
‚îÇ  Priority 1: NMI (Non-Maskable Interrupt)              ‚îÇ
‚îÇ  Priority 2: HardFault                                  ‚îÇ
‚îÇ  Priority 3-15: System exceptions                       ‚îÇ
‚îÇ  Priority 16-255: External interrupts                   ‚îÇ
‚îÇ                                                         ‚îÇ
‚îÇ  Wy≈ºszy priorytet mo≈ºe przerwaƒá ni≈ºszy.                ‚îÇ
‚îÇ  Ni≈ºszy priorytet musi czekaƒá.                          ‚îÇ
‚îÇ                                                         ‚îÇ
‚îÇ  ISR_A (prio 10) running:                               ‚îÇ
‚îÇ  ISR_B (prio 5) arrives:                                ‚îÇ
‚îÇ  ‚Üí ISR_A preempted, ISR_B runs                          ‚îÇ
‚îÇ                                                         ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

### Konfiguracja priorytet√≥w

```c
// ARM Cortex-M NVIC
void configure_interrupts(void) {
    // Ustaw priorytety
    NVIC_SetPriority(UART_IRQn, 5);     // ≈öredni priorytet
    NVIC_SetPriority(Timer_IRQn, 10);   // Niski priorytet
    NVIC_SetPriority(ADC_IRQn, 3);      // Wysoki priorytet

    // W≈ÇƒÖcz przerwania
    NVIC_EnableIRQ(UART_IRQn);
    NVIC_EnableIRQ(Timer_IRQn);
    NVIC_EnableIRQ(ADC_IRQn);
}
```

---

## ISR vs Task

| Cecha | ISR | Task |
|-------|-----|------|
| Wyzwalacz | Hardware signal | Scheduler |
| Kontekst | Special (IRQ mode) | Normal |
| Priorytet | Hardware-defined | Software-defined |
| Blokowanie | Niedozwolone | Dozwolone |
| Czas wykonania | Mikrosekundy | Milisekundy+ |
| Preemption | Wy≈ºszy priorytet ISR | Wy≈ºszy priorytet task |
| API | Ograniczone | Pe≈Çne |

---

## Bottom Half Processing

ISR powinien byƒá kr√≥tki. D≈Çuga operacja powinna byƒá w tasku.

### Pattern: ISR + Task

```c
// Zmienne wsp√≥≈Çdzielone
volatile uint8_t uart_buffer[256];
volatile uint16_t uart_index = 0;
volatile bool data_ready = false;

// ISR - tylko zbierz dane
void UART_IRQHandler(void) {
    uint8_t data = UART->DATA;
    uart_buffer[uart_index++] = data;

    if (data == '\n') {
        data_ready = true;
        // Zasygnalizuj task
        xTaskNotifyFromISR(uart_task_handle, 0, eSetBits, NULL);
    }
}

// Task - przetw√≥rz dane
void uart_task(void* pvParameters) {
    while (1) {
        // Czekaj na sygna≈Ç od ISR
        ulTaskNotifyTake(pdTRUE, portMAX_DELAY);

        if (data_ready) {
            // D≈Çuga operacja - bezpieczna w tasku
            process_uart_data(uart_buffer, uart_index);
            uart_index = 0;
            data_ready = false;
        }
    }
}
```

### Deferred Interrupt Handling

```c
// ISR: Top Half (szybki)
void GPIO_IRQHandler(void) {
    // Minimalna obs≈Çuga
    uint32_t status = GPIO->STATUS;
    GPIO->STATUS_CLEAR = status;

    // Zdeleguj do bottom half
    schedule_bottom_half(gpio_handler, status);
}

// Bottom Half (wolniejszy)
void gpio_handler(uint32_t status) {
    // D≈Çu≈ºsza obs≈Çuga
    if (status & BUTTON_PRESSED) {
        handle_button_press();
    }
    if (status & SENSOR_DATA_READY) {
        read_sensor();
    }
}
```

---

## Typowe pu≈Çapki ISR

### Pu≈Çapka 1: D≈Çugi ISR

```c
// ≈πLE: D≈Çuga operacja w ISR
void UART_IRQHandler(void) {
    char* line = read_line();  // Mo≈ºe trwaƒá milisekundy!
    parse_command(line);       // Mo≈ºe trwaƒá milisekundy!
    execute_command(line);     // Mo≈ºe trwaƒá milisekundy!
    respond(line);             // Mo≈ºe trwaƒá milisekundy!
}

// DOBRZE: Kr√≥tki ISR + task
void UART_IRQHandler(void) {
    char c = UART->DATA;
    buffer[index++] = c;
    if (c == '\n') {
        notify_task();  // Szybkie!
    }
}
```

### Pu≈Çapka 2: Blokowanie w ISR

```c
// ≈πLE: Mutex w ISR
void UART_IRQHandler(void) {
    mutex_lock(&uart_mutex);  // MO≈ªE ZABLOKOWAƒÜ!
    // ...
    mutex_unlock(&uart_mutex);
}

// DOBRZE: U≈ºyj task notification
void UART_IRQHandler(void) {
    // ≈ªadnych mutex√≥w w ISR!
    data = UART->DATA;
    xTaskNotifyFromISR(uart_task, data, eSetValueWithOverwrite, NULL);
}
```

### Pu≈Çapka 3: Race Condition

```c
// ≈πLE: Race condition
volatile uint32_t counter = 0;

void Timer_IRQHandler(void) {
    counter++;  // Nieatomicowe! Mo≈ºe byƒá przerwane
}

// DOBRZE: Atomowe operacje
void Timer_IRQHandler(void) {
    __atomic_add_fetch(&counter, 1, __ATOMIC_RELAXED);
}

// ALBO: Wy≈ÇƒÖcz przerwania
void Timer_IRQHandler(void) {
    __disable_irq();
    counter++;
    __enable_irq();
}
```

### Pu≈Çapka 4: Niebezpieczne funkcje

```c
// ≈πLE: printf w ISR
void UART_IRQHandler(void) {
    printf("Received: %c\n", UART->DATA);  // NIEBEZPIECZNE!
    // printf mo≈ºe blokowaƒá, u≈ºywa malloc, nie jest reentrant
}

// DOBRZE: Prosty bufor
void UART_IRQHandler(void) {
    uint8_t data = UART->DATA;
    buffer[index] = data;
    index = (index + 1) % BUFFER_SIZE;
}
```

---

## Latencja przerwania

### Sk≈Çadniki latencji

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ              INTERRUPT LATENCY                          ‚îÇ
‚îú‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î§
‚îÇ                                                         ‚îÇ
‚îÇ  Sygna≈Ç przerwania                                      ‚îÇ
‚îÇ       ‚îÇ                                                 ‚îÇ
‚îÇ       ‚ñº                                                 ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                                   ‚îÇ
‚îÇ  ‚îÇ Hardware Delay  ‚îÇ ~1-10 cycles                      ‚îÇ
‚îÇ  ‚îÇ (signal detect) ‚îÇ                                   ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                                   ‚îÇ
‚îÇ           ‚ñº                                             ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                                   ‚îÇ
‚îÇ  ‚îÇ Complete        ‚îÇ Variable (depends on instruction) ‚îÇ
‚îÇ  ‚îÇ Current Instr   ‚îÇ                                   ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                                   ‚îÇ
‚îÇ           ‚ñº                                             ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                                   ‚îÇ
‚îÇ  ‚îÇ Context Save    ‚îÇ ~10-20 cycles                     ‚îÇ
‚îÇ  ‚îÇ (push registers)‚îÇ                                   ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                                   ‚îÇ
‚îÇ           ‚ñº                                             ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                                   ‚îÇ
‚îÇ  ‚îÇ ISR Entry       ‚îÇ ~5-10 cycles                      ‚îÇ
‚îÇ  ‚îÇ (vector fetch)  ‚îÇ                                   ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                                   ‚îÇ
‚îÇ           ‚ñº                                             ‚îÇ
‚îÇ        ISR starts                                       ‚îÇ
‚îÇ                                                         ‚îÇ
‚îÇ  Total latency: ~20-50 cycles (typical)                ‚îÇ
‚îÇ                                                         ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

### Minimalizacja latencji

```c
// 1. U≈ºywaj NVIC priority grouping
NVIC_SetPriorityGrouping(3);  // 4 bits preemption, 0 bits subpriority

// 2. Priorytetyzuj krytyczne przerwania
NVIC_SetPriority(CRITICAL_IRQ, 0);  // Najwy≈ºszy priorytet

// 3. Minimalizuj czas z wy≈ÇƒÖczonymi przerwaniami
void critical_section(void) {
    __disable_irq();
    // Minimalny kod
    __enable_irq();
}

// 4. U≈ºywaj fast interrupts (FIQ) je≈õli dostƒôpne
void FIQ_Handler(void) {
    // FIQ ma ni≈ºszƒÖ latencjƒô ni≈º IRQ
}
```

---

## Nesting przerwa≈Ñ

```c
// Konfiguracja nesting przerwa≈Ñ
void setup_nested_interrupts(void) {
    // Grupa priorytet√≥w
    // Priority 0-3: Preemption disabled (nie mogƒÖ przerwaƒá siƒô nawzajem)
    // Priority 4-15: Preemption enabled

    NVIC_SetPriorityGrouping(4);  // 4 bits preemption priority

    // Timer: mo≈ºe przerwaƒá UART
    NVIC_SetPriority(TIMER_IRQn, 2);   // Wy≈ºszy priorytet
    NVIC_SetPriority(UART_IRQn, 5);    // Ni≈ºszy priorytet

    // UART ISR mo≈ºe byƒá przerwany przez Timer ISR
}
```

---

## ISR w praktyce

### Przyk≈Çad kompletny

```c
// Buffer cykliczny dla UART
#define UART_BUFFER_SIZE 256

typedef struct {
    uint8_t data[UART_BUFFER_SIZE];
    volatile uint16_t head;
    volatile uint16_t tail;
} RingBuffer;

RingBuffer uart_rx_buffer;
TaskHandle_t uart_task_handle;

// Inicjalizacja
void uart_init(void) {
    // Konfiguracja hardware
    UART->BAUDRATE = 115200;
    UART->CTRL = UART_CTRL_RX_ENABLE | UART_CTRL_RX_INT_ENABLE;

    // Konfiguracja NVIC
    NVIC_SetPriority(UART_IRQn, 5);
    NVIC_EnableIRQ(UART_IRQn);

    // Buffer
    uart_rx_buffer.head = 0;
    uart_rx_buffer.tail = 0;
}

// ISR
void UART_IRQHandler(void) {
    uint32_t status = UART->STATUS;

    if (status & UART_STATUS_RX_NOT_EMPTY) {
        // Czytaj dane
        uint8_t data = UART->DATA;

        // Zapisz do bufora
        uint16_t next_head = (uart_rx_buffer.head + 1) % UART_BUFFER_SIZE;

        if (next_head != uart_rx_buffer.tail) {
            // Buffer nie jest pe≈Çny
            uart_rx_buffer.data[uart_rx_buffer.head] = data;
            uart_rx_buffer.head = next_head;
        }
        // Je≈õli buffer pe≈Çny - dane tracone

        // Wyczy≈õƒá flagƒô
        UART->STATUS_CLEAR = UART_STATUS_RX_NOT_EMPTY;
    }

    // Zasygnalizuj task (tylko je≈õli sƒÖ dane)
    if (uart_rx_buffer.head != uart_rx_buffer.tail) {
        BaseType_t higher_priority_task_woken = pdFALSE;
        vTaskNotifyGiveFromISR(uart_task_handle, &higher_priority_task_woken);
        portYIELD_FROM_ISR(higher_priority_task_woken);
    }
}

// Task przetwarzajƒÖcy dane
void uart_task(void* pvParameters) {
    while (1) {
        // Czekaj na dane
        ulTaskNotifyTake(pdTRUE, portMAX_DELAY);

        // Przetw√≥rz wszystkie dostƒôpne dane
        while (uart_rx_buffer.tail != uart_rx_buffer.head) {
            uint8_t data = uart_rx_buffer.data[uart_rx_buffer.tail];
            uart_rx_buffer.tail = (uart_rx_buffer.tail + 1) % UART_BUFFER_SIZE;

            process_byte(data);
        }
    }
}
```

---

## Pytania do przemy≈õlenia

1. Jakie przerwania ma Tw√≥j system? Jakie majƒÖ priorytety?
2. Jak d≈Çugo trwajƒÖ Twoje ISR? Czy sƒÖ kr√≥tkie?
3. Czy u≈ºywasz bottom-half processing dla d≈Çugich operacji?

---

## Quiz

**Pytanie**: Masz ISR, kt√≥ry musi przetworzyƒá dane z ADC i wys≈Çaƒá wynik przez UART. Jak to zrobiƒá bezpiecznie?

**Odpowied≈∫**:

```c
// ≈πLE: Wszystko w ISR
void ADC_IRQHandler(void) {
    uint16_t data = ADC->DATA;
    process_data(data);     // D≈Çuga operacja!
    UART->DATA = result;    // Mo≈ºe blokowaƒá!
}

// DOBRZE: ISR + task
volatile uint16_t adc_data;
TaskHandle_t adc_task_handle;

void ADC_IRQHandler(void) {
    adc_data = ADC->DATA;    // Szybkie!
    xTaskNotifyFromISR(adc_task_handle, adc_data, eSetValueWithOverwrite, NULL);
}

void adc_task(void* pvParameters) {
    while (1) {
        uint32_t data = ulTaskNotifyTake(pdTRUE, portMAX_DELAY);
        process_data(data);    // Bezpieczne w tasku
        send_uart(result);     // Bezpieczne w tasku
    }
}
```

---

## Wskaz√≥wka zapamiƒôtywania

> **ISR = Odruch bezwarunkowy**
>
> Kiedy dotykasz gorƒÖcego garnka:
> 1. Nie my≈õlisz (to nie jest task)
> 2. Reagujesz natychmiast (to jest ISR)
> 3. Robisz minimum (odsuwasz rƒôkƒô)
> 4. Potem analizujesz (to jest task)
>
> ISR powinien byƒá jak odruch:
> - Szybki
> - Automatyczny
> - Minimalny
> - Bez my≈õlenia (bez skomplikowanej logiki)