../riscv/fpnew_pkg.sv
../riscv/apu_core_package.sv
../riscv/apu_macros.sv
../riscv/riscv_config.sv
../riscv/riscv_defines.sv
../riscv/cv32e40p_sim_clock_gating.sv
../riscv/riscv_prefetch_buffer.sv
../riscv/riscv_prefetch_L0_buffer.sv
../riscv/riscv_L0_buffer.sv
../riscv/riscv_fetch_fifo.sv
../riscv/riscv_if_stage.sv
../riscv/register_file_test_wrap.sv
../riscv/riscv_register_file.sv
../riscv/riscv_decoder.sv
../riscv/riscv_compressed_decoder.sv
../riscv/riscv_id_stage.sv
../riscv/amo_shim.sv
../riscv/riscv_hwloop_regs.sv
../riscv/riscv_cs_registers.sv 
../riscv/riscv_pmp.sv
../riscv/riscv_controller.sv
../riscv/riscv_int_controller.sv 
../riscv/riscv_hwloop_controller.sv
../riscv/riscv_alu_basic.sv
../riscv/riscv_mult.sv
../riscv/riscv_alu_div.sv 
../riscv/riscv_alu.sv
../riscv/riscv_ex_stage.sv
../riscv/riscv_apu_disp.sv
../riscv/riscv_load_store_unit.sv
../riscv/riscv_core.sv
control.sv 
cgrame.v 
testbench.v 
instruc_ram.sv 
dp_ram.sv 
riscv_tracer_defines.sv 
riscv_tracer.sv 
tb_top.sv