+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|cycloneIII_embedded_evaluation_kit_standard_sopc_reset_ddr_sdram_phy_clk_out_domain_synch                                                                                      ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|cycloneIII_embedded_evaluation_kit_standard_sopc_reset_peripheral_clk_domain_synch                                                                                             ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|cycloneIII_embedded_evaluation_kit_standard_sopc_reset_cpu_clk_domain_synch                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_touch_panel_spi                                                                                                                                                            ; 25    ; 0              ; 0            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_touch_panel_spi_spi_control_port                                                                                                                                           ; 99    ; 0              ; 38           ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_touch_panel_pen_irq_n                                                                                                                                                      ; 8     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_touch_panel_pen_irq_n_s1                                                                                                                                                   ; 81    ; 0              ; 53           ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_sysid                                                                                                                                                                      ; 1     ; 15             ; 0            ; 15             ; 32     ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_sysid_control_slave                                                                                                                                                        ; 79    ; 0              ; 22           ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_sys_clk_timer                                                                                                                                                              ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_sys_clk_timer_s1                                                                                                                                                           ; 96    ; 0              ; 38           ; 0              ; 44     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp_msb_mux                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp_lsb_mux                                                                               ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdemp_eq_comp_msb_mux                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdemp_eq_comp_lsb_mux                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp_msb                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp_lsb                                                                                   ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp1_msb                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp1_lsb                                                                                  ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdempty_eq_comp_msb                                                                                  ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdempty_eq_comp_lsb                                                                                  ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdempty_eq_comp1_msb                                                                                 ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdempty_eq_comp1_lsb                                                                                 ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|ws_dgrp|dffpipe16                                                                                    ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|ws_dgrp                                                                                              ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|ws_bwp                                                                                               ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|ws_brp                                                                                               ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rs_dgwp|dffpipe12                                                                                    ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rs_dgwp                                                                                              ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|fifo_ram                                                                                             ; 51    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrptr_g1p                                                                                            ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdptr_g1p                                                                                            ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|ws_dgrp_gray2bin                                                                                     ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrptr_g_gray2bin                                                                                     ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo|upstream_fifo|auto_generated                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_upstream_fifo                                                                                                                                   ; 38    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp_msb_mux                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp_lsb_mux                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdemp_eq_comp_msb_mux                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdemp_eq_comp_lsb_mux                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp_msb                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp_lsb                                                                               ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp1_msb                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp1_lsb                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdempty_eq_comp_msb                                                                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdempty_eq_comp_lsb                                                                              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdempty_eq_comp1_msb                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdempty_eq_comp1_lsb                                                                             ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|ws_dgrp|dffpipe15                                                                                ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|ws_dgrp                                                                                          ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rs_dgwp|dffpipe12                                                                                ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rs_dgwp                                                                                          ; 7     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|fifo_ram                                                                                         ; 92    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrptr_g1p                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdptr_g1p                                                                                        ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo|downstream_fifo|auto_generated                                                                                                  ; 83    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge|the_downstream_fifo                                                                                                                                 ; 83    ; 0              ; 0            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge                                                                                                                                                     ; 117   ; 2              ; 0            ; 2              ; 115    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge_m1                                                                                                                                                  ; 367   ; 4              ; 44           ; 4              ; 59     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge_s1|rdv_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_6_downstream_to_slow_peripheral_bridge_s1                                    ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_slow_peripheral_bridge_s1                                                                                                                                                  ; 125   ; 0              ; 9            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_sd_card_controller|sd_card_controller|the_sd_data_ram|altsyncram_component|auto_generated                                                                                  ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_sd_card_controller|sd_card_controller|the_sd_data_ram                                                                                                                      ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_sd_card_controller|sd_card_controller                                                                                                                                      ; 50    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_sd_card_controller                                                                                                                                                         ; 50    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_sd_card_controller_avalon_slave                                                                                                                                            ; 95    ; 0              ; 2            ; 0              ; 85     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pll|the_pll|altpll_component|auto_generated                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pll|the_pll                                                                                                                                                                ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pll                                                                                                                                                                        ; 24    ; 0              ; 1            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pll_s1                                                                                                                                                                     ; 44    ; 1              ; 4            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pipeline_bridge_before_tristate_bridge|the_pipeline_bridge_before_tristate_bridge_waitrequest_adapter                                                                      ; 129   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pipeline_bridge_before_tristate_bridge|the_pipeline_bridge_before_tristate_bridge_upstream_adapter                                                                         ; 131   ; 1              ; 0            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pipeline_bridge_before_tristate_bridge|the_pipeline_bridge_before_tristate_bridge_downstream_adapter                                                                       ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pipeline_bridge_before_tristate_bridge                                                                                                                                     ; 126   ; 1              ; 0            ; 1              ; 101    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pipeline_bridge_before_tristate_bridge_m1                                                                                                                                  ; 127   ; 0              ; 5            ; 0              ; 80     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pipeline_bridge_before_tristate_bridge_s1|rdv_fifo_for_flash_ssram_pipeline_bridge_m1_to_pipeline_bridge_before_tristate_bridge_s1                                         ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pipeline_bridge_before_tristate_bridge_s1                                                                                                                                  ; 104   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pio_id_eeprom_scl                                                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pio_id_eeprom_scl_s1                                                                                                                                                       ; 80    ; 0              ; 53           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pio_id_eeprom_dat                                                                                                                                                          ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_pio_id_eeprom_dat_s1                                                                                                                                                       ; 80    ; 0              ; 53           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_performance_counter                                                                                                                                                        ; 41    ; 0              ; 31           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_performance_counter_control_slave                                                                                                                                          ; 111   ; 0              ; 22           ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_led_pio                                                                                                                                                                    ; 8     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_led_pio_s1                                                                                                                                                                 ; 81    ; 0              ; 52           ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_i2c_sdat                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_i2c_sdat_s1                                                                                                                                                            ; 80    ; 0              ; 53           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_i2c_scl                                                                                                                                                                ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_i2c_scl_s1                                                                                                                                                             ; 80    ; 0              ; 53           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_i2c_en                                                                                                                                                                 ; 7     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_i2c_en_s1                                                                                                                                                              ; 80    ; 0              ; 53           ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|mux_toggler|auto_generated                                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|lcd_row_counter|auto_generated|cmpr1                                                                                                         ; 20    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|lcd_row_counter|auto_generated                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|lcd_column_counter|auto_generated|cmpr1                                                                                                      ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|lcd_column_counter|auto_generated                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|hck_div_counter|auto_generated|cmpr2                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|hck_div_counter|auto_generated                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|dma_address_counter|auto_generated                                                                                                           ; 34    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|wrfull_eq_comp                                                                                                     ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|rdempty_eq_comp                                                                                                    ; 22    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|ws_dgrp|dffpipe16                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|ws_dgrp                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|ws_bwp                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|ws_brp                                                                                                             ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|rs_dgwp|dffpipe12                                                                                                  ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|rs_dgwp                                                                                                            ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|fifo_ram                                                                                                           ; 57    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|wrptr_g1p                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|rdptr_g1p                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|ws_dgrp_gray2bin                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated|wrptr_g_gray2bin                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller|the_dcfifo|auto_generated                                                                                                                    ; 37    ; 0              ; 0            ; 0              ; 43     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller|lcd_controller                                                                                                                                              ; 74    ; 6              ; 0            ; 6              ; 85     ; 6               ; 6             ; 6               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller                                                                                                                                                             ; 74    ; 0              ; 0            ; 0              ; 85     ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller_avalon_master|selecto_nrdv_lcd_controller_avalon_master_1_ddr_sdram_s1_fifo                                                                                 ; 7     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller_avalon_master                                                                                                                                               ; 110   ; 7              ; 13           ; 7              ; 67     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_lcd_controller_avalon_slave                                                                                                                                                ; 97    ; 0              ; 2            ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_jtag_uart|the_jtag_uart_scfifo_r|rfifo|subfifo|fifo_state|is_almost_full_compare|auto_generated                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_jtag_uart|the_jtag_uart_scfifo_r|rfifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated                                                                           ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_jtag_uart|the_jtag_uart_scfifo_r|rfifo|subfifo|rd_ptr|auto_generated                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_jtag_uart|the_jtag_uart_scfifo_r|rfifo|subfifo|last_row_data_out_mux|auto_generated                                                                                        ; 67    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_jtag_uart|the_jtag_uart_scfifo_r                                                                                                                                           ; 13    ; 0              ; 1            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_jtag_uart|the_jtag_uart_scfifo_w|wfifo|subfifo|fifo_state|is_almost_full_compare|auto_generated                                                                            ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_jtag_uart|the_jtag_uart_scfifo_w|wfifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated                                                                           ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_jtag_uart|the_jtag_uart_scfifo_w|wfifo|subfifo|rd_ptr|auto_generated                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_jtag_uart|the_jtag_uart_scfifo_w|wfifo|subfifo|last_row_data_out_mux|auto_generated                                                                                        ; 67    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_jtag_uart|the_jtag_uart_scfifo_w                                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_jtag_uart                                                                                                                                                                  ; 38    ; 13             ; 23           ; 13             ; 36     ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_jtag_uart_avalon_jtag_slave                                                                                                                                                ; 115   ; 0              ; 22           ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_i2c_master|i2c_master|i2c_top_inst|u1|u1                                                                                                                                   ; 27    ; 2              ; 0            ; 2              ; 7      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_i2c_master|i2c_master|i2c_top_inst|u1                                                                                                                                      ; 35    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_i2c_master|i2c_master|i2c_top_inst                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 14     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_i2c_master|i2c_master                                                                                                                                                      ; 39    ; 24             ; 24           ; 24             ; 36     ; 24              ; 24            ; 24              ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_i2c_master                                                                                                                                                                 ; 39    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_i2c_master_avalon_slave_0                                                                                                                                                  ; 93    ; 0              ; 2            ; 0              ; 77     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_flash_ssram_tristate_bridge_avalon_slave                                                                                                                                   ; 88    ; 0              ; 2            ; 0              ; 95     ; 0               ; 0             ; 0               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_flash_ssram_pipeline_bridge|the_flash_ssram_pipeline_bridge_waitrequest_adapter                                                                                            ; 129   ; 2              ; 0            ; 2              ; 126    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_flash_ssram_pipeline_bridge|the_flash_ssram_pipeline_bridge_upstream_adapter                                                                                               ; 131   ; 1              ; 0            ; 1              ; 126    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_flash_ssram_pipeline_bridge|the_flash_ssram_pipeline_bridge_downstream_adapter                                                                                             ; 128   ; 0              ; 0            ; 0              ; 126    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_flash_ssram_pipeline_bridge                                                                                                                                                ; 126   ; 0              ; 0            ; 0              ; 101    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_flash_ssram_pipeline_bridge_m1                                                                                                                                             ; 107   ; 1              ; 44           ; 1              ; 61     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_flash_ssram_pipeline_bridge_s1|rdv_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_3_downstream_to_flash_ssram_pipeline_bridge_s1                          ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_flash_ssram_pipeline_bridge_s1|rdv_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_2_downstream_to_flash_ssram_pipeline_bridge_s1                          ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_flash_ssram_pipeline_bridge_s1                                                                                                                                             ; 227   ; 0              ; 8            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|mux                                                                                ; 275   ; 9              ; 0            ; 9              ; 175    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|mmc                                                                                ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|seq|alt_mem_phy_sequencer_inst                                                     ; 79    ; 9              ; 0            ; 9              ; 126    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|seq                                                                                ; 79    ; 9              ; 0            ; 9              ; 109    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|cs_n_clk_pipe_2x                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|write_clk_pipe                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|resync_clk_pipe                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|poa_clk_pipe                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|mem_clk_pipe                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|measure_clk_pipe                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|ac_clk_pipe_2x                                                                 ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|mem_pipe                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddr_clk_out_n|auto_generated                                    ; 3     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 1                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|DDR_CLK_OUT[0].ddr_clk_out_p|auto_generated                                    ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 1     ; 0              ; 0            ; 0                ; 1                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll_internal_phasestep|cmpr14              ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|pll_internal_phasestep                     ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|phasestep_counter|cmpr12                   ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|phasestep_counter                          ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le5                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le4                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated|altpll_dyn_phase_le2                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|pll|altpll_component|auto_generated                                            ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk|pll                                                                            ; 8     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|clk                                                                                ; 10    ; 4              ; 0            ; 4              ; 23     ; 4               ; 4             ; 4               ; 2     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|we_n_struct|half_rate.addr_pin|auto_generated                                  ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|we_n_struct                                                                    ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|ras_n_struct|half_rate.addr_pin|auto_generated                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|ras_n_struct                                                                   ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|cs_n[0].cs_n_struct|half_rate.addr_pin|auto_generated                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|cs_n[0].cs_n_struct                                                            ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|cke[0].cke_struct|half_rate.addr_pin|auto_generated                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|cke[0].cke_struct                                                              ; 9     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|cas_n_struct|half_rate.addr_pin|auto_generated                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|cas_n_struct                                                                   ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|ba[1].ba_struct|half_rate.addr_pin|auto_generated                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|ba[1].ba_struct                                                                ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|ba[0].ba_struct|half_rate.addr_pin|auto_generated                              ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|ba[0].ba_struct                                                                ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[12].addr_struct|half_rate.addr_pin|auto_generated                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[12].addr_struct                                                           ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[11].addr_struct|half_rate.addr_pin|auto_generated                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[11].addr_struct                                                           ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[10].addr_struct|half_rate.addr_pin|auto_generated                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[10].addr_struct                                                           ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[9].addr_struct|half_rate.addr_pin|auto_generated                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[9].addr_struct                                                            ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[8].addr_struct|half_rate.addr_pin|auto_generated                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[8].addr_struct                                                            ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[7].addr_struct|half_rate.addr_pin|auto_generated                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[7].addr_struct                                                            ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[6].addr_struct|half_rate.addr_pin|auto_generated                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[6].addr_struct                                                            ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[5].addr_struct|half_rate.addr_pin|auto_generated                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[5].addr_struct                                                            ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[4].addr_struct|half_rate.addr_pin|auto_generated                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[4].addr_struct                                                            ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[3].addr_struct|half_rate.addr_pin|auto_generated                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[3].addr_struct                                                            ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[2].addr_struct|half_rate.addr_pin|auto_generated                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[2].addr_struct                                                            ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[1].addr_struct|half_rate.addr_pin|auto_generated                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[1].addr_struct                                                            ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[0].addr_struct|half_rate.addr_pin|auto_generated                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc|addr[0].addr_struct                                                            ; 9     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|adc                                                                                ; 54    ; 5              ; 6            ; 5              ; 21     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|half_rate_wdp_gen.wdp                                                              ; 80    ; 0              ; 0            ; 0              ; 56     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|rdp|half_rate_ram_gen.altsyncram_component|auto_generated                          ; 42    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|rdp                                                                                ; 39    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[7].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[6].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[5].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[4].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[3].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[2].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[1].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[1].dq[0].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[7].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[6].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[5].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[4].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[3].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[2].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[1].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio|dqs_group[0].dq[0].dqi|auto_generated                                         ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst|dpio                                                                               ; 62    ; 0              ; 2            ; 0              ; 34     ; 0               ; 0             ; 0               ; 18    ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst|ddr_sdram_phy_alt_mem_phy_inst                                                                                    ; 325   ; 21             ; 30           ; 21             ; 292    ; 21              ; 21            ; 21              ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|alt_mem_phy_inst                                                                                                                   ; 323   ; 1              ; 0            ; 1              ; 292    ; 1               ; 1             ; 1               ; 22    ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|ddr_sdram_auk_ddr_hp_controller_wrapper_inst|auk_ddr_hp_controller_inst                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst|ddr_sdram_auk_ddr_hp_controller_wrapper_inst                                                                                       ; 177   ; 8              ; 0            ; 8              ; 185    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram|ddr_sdram_controller_phy_inst                                                                                                                                    ; 160   ; 59             ; 0            ; 59             ; 96     ; 59              ; 59            ; 59              ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram                                                                                                                                                                  ; 101   ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 20    ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|cycloneIII_embedded_evaluation_kit_standard_sopc_reset_osc_clk_domain_synch                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram_s1|rdv_fifo_for_lcd_controller_avalon_master_to_ddr_sdram_s1                                                                                                     ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram_s1|rdv_fifo_for_cpu_ddr_clock_bridge_m1_to_ddr_sdram_s1                                                                                                          ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_ddr_sdram_s1                                                                                                                                                               ; 168   ; 1              ; 5            ; 1              ; 175    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_clock_0|endofpacket_bit_pipe                                                                                              ; 5     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_clock_0|master_FSM                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_clock_0|write_request_edge_to_pulse                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_clock_0|read_request_edge_to_pulse                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_clock_0|slave_FSM                                                                                                         ; 6     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_clock_0|write_done_edge_to_pulse                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_clock_0|read_done_edge_to_pulse                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_clock_0                                                                                                                   ; 49    ; 1              ; 0            ; 1              ; 45     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_clock_0_out                                                                                                               ; 47    ; 0              ; 22           ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_clock_0_in                                                                                                                ; 101   ; 0              ; 36           ; 0              ; 51     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_7                                                                                                                   ; 91    ; 0              ; 2            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_7_downstream                                                                                                        ; 83    ; 1              ; 39           ; 1              ; 41     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_7_upstream|rdv_fifo_for_cpu_data_master_to_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_7_upstream        ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_7_upstream|burstcount_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_7_upstream                    ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_7_upstream                                                                                                          ; 112   ; 0              ; 0            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_6                                                                                                                   ; 125   ; 0              ; 2            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_6_downstream                                                                                                        ; 102   ; 1              ; 41           ; 1              ; 58     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_6_upstream|rdv_fifo_for_cpu_data_master_to_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_6_upstream        ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_6_upstream|burstcount_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_6_upstream                    ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_6_upstream                                                                                                          ; 112   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_5                                                                                                                   ; 133   ; 0              ; 2            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_5_downstream                                                                                                        ; 106   ; 0              ; 39           ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_5_upstream|rdv_fifo_for_cpu_data_master_to_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_5_upstream        ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_5_upstream|burstcount_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_5_upstream                    ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_5_upstream                                                                                                          ; 112   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_4                                                                                                                   ; 129   ; 32             ; 6            ; 32             ; 130    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_4_downstream                                                                                                        ; 106   ; 0              ; 39           ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_4_upstream|rdv_fifo_for_cpu_instruction_master_to_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_4_upstream ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_4_upstream|burstcount_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_4_upstream                    ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_4_upstream                                                                                                          ; 71    ; 7              ; 0            ; 7              ; 100    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_3                                                                                                                   ; 131   ; 0              ; 2            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_3_downstream                                                                                                        ; 105   ; 0              ; 39           ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_3_upstream|rdv_fifo_for_cpu_data_master_to_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_3_upstream        ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_3_upstream|burstcount_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_3_upstream                    ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_3_upstream                                                                                                          ; 112   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_2                                                                                                                   ; 127   ; 32             ; 6            ; 32             ; 128    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_2_downstream                                                                                                        ; 105   ; 0              ; 39           ; 0              ; 61     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_2_upstream|rdv_fifo_for_cpu_instruction_master_to_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_2_upstream ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_2_upstream|burstcount_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_2_upstream                    ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_2_upstream                                                                                                          ; 71    ; 6              ; 0            ; 6              ; 98     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_1                                                                                                                   ; 103   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_1_downstream                                                                                                        ; 89    ; 0              ; 37           ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_1_upstream|rdv_fifo_for_cpu_data_master_to_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_1_upstream        ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_1_upstream|burstcount_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_1_upstream                    ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_1_upstream                                                                                                          ; 112   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_0                                                                                                                   ; 99    ; 32             ; 6            ; 32             ; 100    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_0_downstream                                                                                                        ; 89    ; 0              ; 37           ; 0              ; 47     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_0_upstream|rdv_fifo_for_cpu_instruction_master_to_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_0_upstream ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_0_upstream|burstcount_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_0_upstream                    ; 10    ; 2              ; 0            ; 2              ; 5      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_0_upstream                                                                                                          ; 71    ; 6              ; 0            ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_fmul_inst|cpu_fmul_inst|b2v_inst|lpm_mult_component|auto_generated                                                                                                     ; 66    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_fmul_inst|cpu_fmul_inst|b2v_inst                                                                                                                                       ; 66    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_fmul_inst|cpu_fmul_inst                                                                                                                                                ; 68    ; 0              ; 1            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_fmul_inst                                                                                                                                                              ; 68    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_fmul_inst_nios_custom_instruction_slave_0                                                                                                                              ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp_msb_mux                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp_lsb_mux                                                                                 ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdemp_eq_comp_msb_mux                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdemp_eq_comp_lsb_mux                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp_msb                                                                                     ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp_lsb                                                                                     ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp1_msb                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrfull_eq_comp1_lsb                                                                                    ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdempty_eq_comp_msb                                                                                    ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdempty_eq_comp_lsb                                                                                    ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdempty_eq_comp1_msb                                                                                   ; 6     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdempty_eq_comp1_lsb                                                                                   ; 8     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|ws_dgrp|dffpipe16                                                                                      ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|ws_dgrp                                                                                                ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|ws_bwp                                                                                                 ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|ws_brp                                                                                                 ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rs_dgwp|dffpipe12                                                                                      ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rs_dgwp                                                                                                ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|fifo_ram                                                                                               ; 51    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrptr_g1p                                                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|rdptr_g1p                                                                                              ; 3     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|ws_dgrp_gray2bin                                                                                       ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated|wrptr_g_gray2bin                                                                                       ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo|upstream_fifo|auto_generated                                                                                                        ; 38    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_upstream_fifo                                                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp_msb_mux                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp_lsb_mux                                                                             ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdemp_eq_comp_msb_mux                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdemp_eq_comp_lsb_mux                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp_msb                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp_lsb                                                                                 ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp1_msb                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrfull_eq_comp1_lsb                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdempty_eq_comp_msb                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdempty_eq_comp_lsb                                                                                ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdempty_eq_comp1_msb                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdempty_eq_comp1_lsb                                                                               ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|ws_dgrp|dffpipe13                                                                                  ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|ws_dgrp                                                                                            ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rs_dgwp|dffpipe10                                                                                  ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rs_dgwp                                                                                            ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|fifo_ram                                                                                           ; 98    ; 0              ; 0            ; 0              ; 86     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|wrptr_g1p                                                                                          ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated|rdptr_g1p                                                                                          ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo|downstream_fifo|auto_generated                                                                                                    ; 91    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge|the_downstream_fifo                                                                                                                                   ; 91    ; 0              ; 0            ; 0              ; 88     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge                                                                                                                                                       ; 125   ; 3              ; 0            ; 3              ; 123    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge_m1|selecto_nrdv_cpu_ddr_clock_bridge_m1_1_ddr_sdram_s1_fifo                                                                                           ; 7     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge_m1                                                                                                                                                    ; 174   ; 0              ; 38           ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_5_downstream_to_cpu_ddr_clock_bridge_s1                                        ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge_s1|rdv_fifo_for_cycloneIII_embedded_evaluation_kit_standard_sopc_burst_4_downstream_to_cpu_ddr_clock_bridge_s1                                        ; 7     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_ddr_clock_bridge_s1                                                                                                                                                    ; 229   ; 0              ; 10           ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_instruction_master                                                                                                                                                     ; 151   ; 0              ; 10           ; 0              ; 62     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_data_master|touch_panel_spi_spi_control_port_irq_from_sa_clock_crossing_cpu_data_master                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_data_master|touch_panel_pen_irq_n_s1_irq_from_sa_clock_crossing_cpu_data_master                                                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_data_master|sys_clk_timer_s1_irq_from_sa_clock_crossing_cpu_data_master                                                                                                ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_data_master|lcd_controller_avalon_slave_irq_from_sa_clock_crossing_cpu_data_master                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_data_master|jtag_uart_avalon_jtag_slave_irq_from_sa_clock_crossing_cpu_data_master                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_data_master|i2c_master_avalon_slave_0_irq_from_sa_clock_crossing_cpu_data_master                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_data_master|button_pio_s1_irq_from_sa_clock_crossing_cpu_data_master                                                                                                   ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_data_master                                                                                                                                                            ; 277   ; 24             ; 50           ; 24             ; 95     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_custom_instruction_master                                                                                                                                              ; 36    ; 1              ; 1            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_cpu_jtag_debug_module                                                                                                                                                      ; 147   ; 0              ; 6            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_button_pio                                                                                                                                                                 ; 14    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_button_pio_s1                                                                                                                                                              ; 84    ; 0              ; 50           ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller|audio_controller|the_dac_scfifo|auto_generated|dpfifo|wr_ptr                                                                                              ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller|audio_controller|the_dac_scfifo|auto_generated|dpfifo|usedw_counter                                                                                       ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller|audio_controller|the_dac_scfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                          ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller|audio_controller|the_dac_scfifo|auto_generated|dpfifo|three_comparison                                                                                    ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller|audio_controller|the_dac_scfifo|auto_generated|dpfifo|almost_full_comparer                                                                                ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller|audio_controller|the_dac_scfifo|auto_generated|dpfifo|FIFOram                                                                                             ; 50    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller|audio_controller|the_dac_scfifo|auto_generated|dpfifo                                                                                                     ; 37    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller|audio_controller|the_dac_scfifo|auto_generated                                                                                                            ; 37    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller|audio_controller|dac_data_reg_inst                                                                                                                        ; 41    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller|audio_controller|control_status_reg_inst                                                                                                                  ; 106   ; 2              ; 1            ; 2              ; 32     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller|audio_controller                                                                                                                                          ; 45    ; 0              ; 1            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller                                                                                                                                                           ; 45    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance|the_audio_controller_avalon_slave                                                                                                                                              ; 84    ; 0              ; 7            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; cycloneIII_embedded_evaluation_kit_standard_sopc_instance                                                                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 94     ; 0               ; 0             ; 0               ; 55    ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
