TimeQuest Timing Analyzer report for rgb2vga
Sat Nov 15 11:05:37 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 15. Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 39. Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 41. Slow 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Output Enable Times
 51. Minimum Output Enable Times
 52. Output Disable Times
 53. Minimum Output Disable Times
 54. Slow 1200mV 0C Model Metastability Report
 55. Fast 1200mV 0C Model Setup Summary
 56. Fast 1200mV 0C Model Hold Summary
 57. Fast 1200mV 0C Model Recovery Summary
 58. Fast 1200mV 0C Model Removal Summary
 59. Fast 1200mV 0C Model Minimum Pulse Width Summary
 60. Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 62. Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 63. Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 64. Fast 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Output Enable Times
 74. Minimum Output Enable Times
 75. Output Disable Times
 76. Minimum Output Disable Times
 77. Fast 1200mV 0C Model Metastability Report
 78. Multicorner Timing Analysis Summary
 79. Setup Times
 80. Hold Times
 81. Clock to Output Times
 82. Minimum Clock to Output Times
 83. Board Trace Model Assignments
 84. Input Transition Times
 85. Signal Integrity Metrics (Slow 1200mv 0c Model)
 86. Signal Integrity Metrics (Slow 1200mv 85c Model)
 87. Signal Integrity Metrics (Fast 1200mv 0c Model)
 88. Setup Transfers
 89. Hold Transfers
 90. Recovery Transfers
 91. Removal Transfers
 92. Report TCCS
 93. Report RSKM
 94. Unconstrained Paths
 95. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; rgb2vga                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; rgb2vga.out.sdc ; OK     ; Sat Nov 15 11:05:35 2014 ;
+-----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; CLOCK_50                                          ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { CLOCK_50 }                                          ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 8.730  ; 114.55 MHz ; 0.000 ; 4.365  ; 50.00      ; 55        ; 126         ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst6|altpll_component|auto_generated|pll1|inclk[0] ; { inst6|altpll_component|auto_generated|pll1|clk[0] } ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000 ; 19.841 ; 50.00      ; 125       ; 63          ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst6|altpll_component|auto_generated|pll1|inclk[0] ; { inst6|altpll_component|auto_generated|pll1|clk[1] } ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 153.52 MHz ; 153.52 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 226.35 MHz ; 226.35 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 2.216  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 35.264 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.296 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.358 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                    ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 5.970 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.864 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.102  ; 0.000         ;
; CLOCK_50                                          ; 9.835  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.593 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                           ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.216 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.458      ;
; 2.259 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.415      ;
; 2.286 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 6.383      ;
; 2.332 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.342      ;
; 2.345 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.329      ;
; 2.380 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.294      ;
; 2.381 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 6.287      ;
; 2.386 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 6.279      ;
; 2.403 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.271      ;
; 2.403 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 6.265      ;
; 2.404 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 6.264      ;
; 2.405 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 6.261      ;
; 2.426 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 6.240      ;
; 2.426 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 6.242      ;
; 2.427 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 6.239      ;
; 2.437 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 6.229      ;
; 2.444 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 6.221      ;
; 2.447 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.227      ;
; 2.448 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 6.218      ;
; 2.455 ; genlock:inst2|magenta[2]              ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 6.211      ;
; 2.460 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 6.206      ;
; 2.461 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.213      ;
; 2.462 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.202      ;
; 2.474 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.190      ;
; 2.476 ; genlock:inst2|magenta[2]              ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 6.190      ;
; 2.483 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.181      ;
; 2.492 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 6.177      ;
; 2.494 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.180      ;
; 2.496 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.058     ; 6.171      ;
; 2.502 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 6.163      ;
; 2.512 ; genlock:inst2|magenta[2]              ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 6.157      ;
; 2.514 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 6.155      ;
; 2.524 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.150      ;
; 2.545 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 6.123      ;
; 2.565 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 6.100      ;
; 2.568 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 6.100      ;
; 2.569 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 6.097      ;
; 2.576 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.098      ;
; 2.590 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 6.076      ;
; 2.603 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.061      ;
; 2.607 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.067      ;
; 2.617 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 6.048      ;
; 2.619 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 6.050      ;
; 2.628 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.046      ;
; 2.629 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.045      ;
; 2.638 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 6.036      ;
; 2.644 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.011      ;
; 2.646 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 6.020      ;
; 2.656 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 6.013      ;
; 2.667 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 5.999      ;
; 2.677 ; sdram:inst|refreshDelayCounter[8]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.997      ;
; 2.679 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.986      ;
; 2.686 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.988      ;
; 2.687 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.987      ;
; 2.690 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.074     ; 5.961      ;
; 2.701 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.973      ;
; 2.711 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.074     ; 5.940      ;
; 2.725 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.949      ;
; 2.744 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.930      ;
; 2.745 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.929      ;
; 2.751 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.923      ;
; 2.792 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.873      ;
; 2.806 ; sdram:inst|refreshDelayCounter[8]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.868      ;
; 2.807 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.867      ;
; 2.808 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.866      ;
; 2.811 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 5.843      ;
; 2.830 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.844      ;
; 2.838 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 5.828      ;
; 2.847 ; sdram:inst|refreshDelayCounter[8]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.818      ;
; 2.859 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.815      ;
; 2.859 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 5.807      ;
; 2.860 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.814      ;
; 2.862 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.807      ;
; 2.869 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.805      ;
; 2.871 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.794      ;
; 2.884 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.785      ;
; 2.886 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.778      ;
; 2.887 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.777      ;
; 2.910 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 5.755      ;
; 2.919 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.058     ; 5.748      ;
; 2.921 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.753      ;
; 2.922 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.752      ;
; 2.935 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.739      ;
; 2.942 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 5.724      ;
; 2.946 ; genlock:inst2|magenta[1]              ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 5.720      ;
; 2.967 ; genlock:inst2|magenta[1]              ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.059     ; 5.699      ;
; 2.973 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.701      ;
; 2.998 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 5.670      ;
; 3.017 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.087     ; 5.621      ;
; 3.026 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.643      ;
; 3.029 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 5.625      ;
; 3.032 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 5.615      ;
; 3.034 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.640      ;
; 3.035 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.639      ;
; 3.057 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 5.612      ;
; 3.061 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[7]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 5.589      ;
; 3.061 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[5]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 5.589      ;
; 3.061 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 5.589      ;
; 3.064 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.610      ;
; 3.066 ; genlock:inst2|hcount[3]               ; genlock:inst2|artifact_mode               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.074     ; 5.585      ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 35.264 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.314     ; 4.099      ;
; 35.281 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.335      ;
; 35.281 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.335      ;
; 35.326 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.314     ; 4.037      ;
; 35.387 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.314     ; 3.976      ;
; 35.387 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.314     ; 3.976      ;
; 35.401 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.314     ; 3.962      ;
; 35.407 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.314     ; 3.956      ;
; 35.411 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.314     ; 3.952      ;
; 35.449 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.167      ;
; 35.485 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.314     ; 3.878      ;
; 35.507 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 4.107      ;
; 35.507 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 4.107      ;
; 35.533 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.082      ;
; 35.534 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.081      ;
; 35.536 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.079      ;
; 35.536 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.079      ;
; 35.536 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.079      ;
; 35.537 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.078      ;
; 35.538 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.077      ;
; 35.541 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.074      ;
; 35.541 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.074      ;
; 35.542 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.073      ;
; 35.542 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.073      ;
; 35.542 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.073      ;
; 35.555 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.061      ;
; 35.600 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.016      ;
; 35.626 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.060     ; 3.991      ;
; 35.673 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.060     ; 3.944      ;
; 35.675 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.939      ;
; 35.701 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.914      ;
; 35.702 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.913      ;
; 35.704 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.911      ;
; 35.704 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.911      ;
; 35.704 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.911      ;
; 35.705 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.910      ;
; 35.707 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.060     ; 3.910      ;
; 35.781 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.833      ;
; 35.793 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.823      ;
; 35.796 ; vgaout:inst7|hcount[9]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.820      ;
; 35.800 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.815      ;
; 35.801 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.814      ;
; 35.803 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.812      ;
; 35.803 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.812      ;
; 35.803 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.812      ;
; 35.804 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.811      ;
; 35.808 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.806      ;
; 35.808 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.806      ;
; 35.808 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.806      ;
; 35.808 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.806      ;
; 35.810 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.804      ;
; 35.828 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.787      ;
; 35.829 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.786      ;
; 35.830 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.786      ;
; 35.831 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.784      ;
; 35.831 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.784      ;
; 35.831 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.784      ;
; 35.832 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.783      ;
; 35.836 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.779      ;
; 35.854 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.762      ;
; 35.855 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.761      ;
; 35.857 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.759      ;
; 35.857 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.759      ;
; 35.857 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.759      ;
; 35.858 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.758      ;
; 35.883 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.732      ;
; 35.901 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.715      ;
; 35.902 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.714      ;
; 35.904 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.712      ;
; 35.904 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.712      ;
; 35.904 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.712      ;
; 35.905 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.711      ;
; 35.917 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.698      ;
; 35.925 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.689      ;
; 35.925 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.689      ;
; 35.925 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.689      ;
; 35.925 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.689      ;
; 35.925 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.689      ;
; 35.925 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.689      ;
; 35.925 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.689      ;
; 35.925 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.689      ;
; 35.925 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.689      ;
; 35.925 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.689      ;
; 35.935 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.681      ;
; 35.936 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.680      ;
; 35.938 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.678      ;
; 35.938 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.678      ;
; 35.938 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.678      ;
; 35.939 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.677      ;
; 35.949 ; vgaout:inst7|hcount[4]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.667      ;
; 35.961 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.655      ;
; 35.971 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.060     ; 3.646      ;
; 35.976 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.638      ;
; 35.976 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.638      ;
; 36.003 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.611      ;
; 36.021 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.594      ;
; 36.022 ; vgaout:inst7|hcount[9]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.063     ; 3.592      ;
; 36.022 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.593      ;
; 36.024 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.591      ;
; 36.024 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.591      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                            ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.296 ; sdram:inst|pixelOut[9]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.866      ;
; 0.298 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.868      ;
; 0.303 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.875      ;
; 0.303 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.875      ;
; 0.304 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.874      ;
; 0.305 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.871      ;
; 0.305 ; sdram:inst|pixelOut[8]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.875      ;
; 0.305 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.875      ;
; 0.305 ; sdram:inst|colStoreNr[6]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.871      ;
; 0.308 ; genlock:inst2|col_number[2]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.377      ; 0.872      ;
; 0.309 ; sdram:inst|pixelOut[0]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.881      ;
; 0.310 ; sdram:inst|colLoadNr[3]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.876      ;
; 0.314 ; sdram:inst|colLoadNr[1]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.880      ;
; 0.318 ; sdram:inst|colStoreNr[4]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.884      ;
; 0.319 ; sdram:inst|pixelOut[7]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.891      ;
; 0.319 ; genlock:inst2|col_number[1]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.377      ; 0.883      ;
; 0.320 ; sdram:inst|pixelOut[14]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.890      ;
; 0.321 ; sdram:inst|colLoadNr[6]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.887      ;
; 0.323 ; sdram:inst|colLoadNr[2]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.889      ;
; 0.325 ; sdram:inst|colStoreNr[2]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.891      ;
; 0.327 ; genlock:inst2|col_number[0]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.377      ; 0.891      ;
; 0.328 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.900      ;
; 0.329 ; sdram:inst|colLoadNr[5]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.895      ;
; 0.330 ; sdram:inst|colLoadNr[4]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.896      ;
; 0.331 ; sdram:inst|pixelOut[3]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.903      ;
; 0.332 ; sdram:inst|pixelOut[4]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.902      ;
; 0.334 ; sdram:inst|colStoreNr[0]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.900      ;
; 0.335 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.903      ;
; 0.337 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.383      ; 0.907      ;
; 0.339 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.911      ;
; 0.341 ; sdram:inst|colStoreNr[1]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.907      ;
; 0.341 ; sdram:inst|colStoreNr[3]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.907      ;
; 0.341 ; sdram:inst|colStoreNr[8]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.907      ;
; 0.343 ; sdram:inst|colStoreNr[7]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.909      ;
; 0.344 ; genlock:inst2|col_number[3]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.377      ; 0.908      ;
; 0.355 ; sdram:inst|colLoadNr[8]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.921      ;
; 0.358 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst2|frame[0]                ; genlock:inst2|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst2|col_number[5]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.377      ; 0.922      ;
; 0.359 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; genlock:inst2|artifact_mode           ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.361 ; genlock:inst2|vcount[0]               ; genlock:inst2|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.933      ;
; 0.361 ; genlock:inst2|hcount[0]               ; genlock:inst2|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.580      ;
; 0.368 ; sdram:inst|colStoreNr[5]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.379      ; 0.934      ;
; 0.372 ; genlock:inst2|artifact                ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.590      ;
; 0.376 ; genlock:inst2|vcount[13]              ; genlock:inst2|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.595      ;
; 0.379 ; genlock:inst2|mode                    ; genlock:inst2|magenta[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.597      ;
; 0.382 ; genlock:inst2|mode                    ; genlock:inst2|magenta[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.600      ;
; 0.390 ; genlock:inst2|hcount[13]              ; genlock:inst2|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.609      ;
; 0.391 ; sdram:inst|colStoreNr[8]              ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.609      ;
; 0.396 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.615      ;
; 0.406 ; genlock:inst2|red_adc[5]              ; genlock:inst2|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.624      ;
; 0.439 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.658      ;
; 0.441 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.660      ;
; 0.441 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[6]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.660      ;
; 0.442 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[5]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.661      ;
; 0.480 ; genlock:inst2|sync_level              ; genlock:inst2|hblank                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.699      ;
; 0.501 ; genlock:inst2|blue_adc[4]             ; genlock:inst2|pixel_adc[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.719      ;
; 0.510 ; genlock:inst2|red_adc[4]              ; genlock:inst2|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.728      ;
; 0.531 ; sdram:inst|SdrAddress[20]             ; sdram:inst|SdrAdr[11]                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.749      ;
; 0.536 ; genlock:inst2|hcount[0]               ; genlock:inst2|dac_step[0]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.755      ;
; 0.538 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAdr[6]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.756      ;
; 0.548 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.766      ;
; 0.548 ; sdram:inst|refreshDelayCounter[13]    ; sdram:inst|refreshDelayCounter[13]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.767      ;
; 0.548 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.767      ;
; 0.550 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.551 ; sdram:inst|refreshDelayCounter[14]    ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.551 ; sdram:inst|refreshDelayCounter[21]    ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.552 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|refreshDelayCounter[10]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.770      ;
; 0.553 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|refreshDelayCounter[6]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.557 ; genlock:inst2|vcount[10]              ; genlock:inst2|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.776      ;
; 0.557 ; genlock:inst2|vcount[12]              ; genlock:inst2|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.776      ;
; 0.561 ; genlock:inst2|vcount[11]              ; genlock:inst2|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.780      ;
; 0.566 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.785      ;
; 0.566 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.785      ;
; 0.568 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.787      ;
; 0.568 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; sdram:inst|SdrAddress[1]              ; sdram:inst|SdrAddress[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; sdram:inst|SdrAddress[7]              ; sdram:inst|SdrAddress[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; genlock:inst2|vcount[4]               ; genlock:inst2|vcount[4]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; genlock:inst2|hcount[2]               ; genlock:inst2|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; sdram:inst|SdrAddress[2]              ; sdram:inst|SdrAddress[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; genlock:inst2|vcount[5]               ; genlock:inst2|vcount[5]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; sdram:inst|SdrAddress[5]              ; sdram:inst|SdrAddress[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; sdram:inst|SdrAddress[13]             ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; sdram:inst|SdrAddress[17]             ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; sdram:inst|colStoreNr[7]              ; sdram:inst|colStoreNr[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; genlock:inst2|vcount[6]               ; genlock:inst2|vcount[6]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; genlock:inst2|vcount[8]               ; genlock:inst2|vcount[8]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; genlock:inst2|hcount[10]              ; genlock:inst2|hcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; sdram:inst|SdrAddress[3]              ; sdram:inst|SdrAddress[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; sdram:inst|SdrAddress[12]             ; sdram:inst|SdrAddress[12]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; sdram:inst|SdrAddress[18]             ; sdram:inst|SdrAddress[18]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                               ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.358 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.577      ;
; 0.378 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.596      ;
; 0.382 ; vgaout:inst7|hsync      ; vgaout:inst7|vga_out[1]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.601      ;
; 0.397 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.615      ;
; 0.397 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.615      ;
; 0.406 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.624      ;
; 0.559 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.777      ;
; 0.564 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.782      ;
; 0.571 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.789      ;
; 0.573 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.791      ;
; 0.575 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.793      ;
; 0.577 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.795      ;
; 0.578 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.796      ;
; 0.580 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.798      ;
; 0.587 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.806      ;
; 0.600 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.818      ;
; 0.600 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.819      ;
; 0.603 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.822      ;
; 0.630 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.848      ;
; 0.654 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.872      ;
; 0.698 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.916      ;
; 0.698 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.916      ;
; 0.699 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.917      ;
; 0.700 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.918      ;
; 0.702 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.920      ;
; 0.723 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.941      ;
; 0.723 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.941      ;
; 0.740 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.958      ;
; 0.762 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.980      ;
; 0.769 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.987      ;
; 0.790 ; vgaout:inst7|vsync      ; vgaout:inst7|vga_out[0]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.007      ;
; 0.833 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.051      ;
; 0.847 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.065      ;
; 0.849 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.067      ;
; 0.852 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.070      ;
; 0.861 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.079      ;
; 0.862 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.080      ;
; 0.865 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.083      ;
; 0.867 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.085      ;
; 0.867 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.085      ;
; 0.869 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.087      ;
; 0.874 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.093      ;
; 0.875 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.094      ;
; 0.877 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.096      ;
; 0.881 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.099      ;
; 0.883 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.101      ;
; 0.883 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.101      ;
; 0.885 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.102      ;
; 0.886 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.103      ;
; 0.890 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.109      ;
; 0.892 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.111      ;
; 0.898 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.116      ;
; 0.899 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.117      ;
; 0.901 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.119      ;
; 0.903 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.121      ;
; 0.932 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.150      ;
; 0.932 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.150      ;
; 0.933 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.151      ;
; 0.933 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.151      ;
; 0.941 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.159      ;
; 0.943 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.161      ;
; 0.959 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.177      ;
; 0.959 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.177      ;
; 0.962 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.180      ;
; 0.964 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.182      ;
; 0.966 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.060      ; 1.183      ;
; 0.971 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.189      ;
; 0.973 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.191      ;
; 0.974 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.192      ;
; 0.975 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.193      ;
; 0.975 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.193      ;
; 0.976 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.194      ;
; 0.977 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.195      ;
; 0.979 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.197      ;
; 0.979 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.197      ;
; 0.981 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.199      ;
; 0.985 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.204      ;
; 0.988 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.207      ;
; 0.995 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.213      ;
; 1.002 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.221      ;
; 1.004 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.223      ;
; 1.006 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.224      ;
; 1.014 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.232      ;
; 1.023 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.241      ;
; 1.024 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.242      ;
; 1.036 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.254      ;
; 1.038 ; vgaout:inst7|hcount[11] ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.256      ;
; 1.044 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.262      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                           ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 5.970 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 2.684      ;
; 5.970 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 2.684      ;
; 5.970 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 2.684      ;
; 5.970 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 2.684      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 5.989 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.674      ;
; 6.137 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 2.517      ;
; 6.137 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 2.517      ;
; 6.137 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 2.517      ;
; 6.137 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.071     ; 2.517      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.156 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 2.507      ;
; 6.339 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.085     ; 2.301      ;
; 6.569 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.074     ; 2.082      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.006 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 1.667      ;
; 7.453 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.210      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.864 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.083      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.509      ;
; 1.634 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.872      ;
; 1.936 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 2.132      ;
; 2.160 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 2.402      ;
; 2.160 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 2.402      ;
; 2.160 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 2.402      ;
; 2.160 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 2.402      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.170 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.389      ;
; 2.258 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 2.500      ;
; 2.258 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 2.500      ;
; 2.258 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 2.500      ;
; 2.258 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 2.500      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
; 2.268 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 2.487      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.102 ; 4.332        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.103 ; 4.333        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.103 ; 4.333        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.104 ; 4.334        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.104 ; 4.334        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[0]                                                                                      ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[10]                                                                                     ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[11]                                                                                     ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[12]                                                                                     ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[13]                                                                                     ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[14]                                                                                     ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[15]                                                                                     ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[1]                                                                                      ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[2]                                                                                      ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[3]                                                                                      ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[4]                                                                                      ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[5]                                                                                      ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[6]                                                                                      ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[7]                                                                                      ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[8]                                                                                      ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[9]                                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[0]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[1]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[2]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[3]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[4]                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[0]                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[1]                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[2]                                                                     ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|apple2                                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|artifact                                                                                    ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|artifact_mode                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[0]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[1]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[4]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[5]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[6]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[0]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[1]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[2]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[3]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[4]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[5]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[6]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[7]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[8]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[9]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[0]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[1]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[2]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[0]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[1]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[4]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[5]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[6]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hblank                                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[0]                                                                                   ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hsync                                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[1]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[2]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|mode                                                                                        ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[0]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[1]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[2]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[3]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[4]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[5]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[6]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[7]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[0]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[1]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[2]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[3]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[4]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[5]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[6]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[7]                                                                                ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[0]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[1]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[4]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[5]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[6]                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|sync_level                                                                                  ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|top_border[1]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|top_border[4]                                                                               ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vblank                                                                                      ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|vsync                                                                                       ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[12]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[13]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[14]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[15]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[16]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[17]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[18]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[19]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[20]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[21]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[22]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[23]                                                                                 ;
; 4.118 ; 4.334        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[0]                                                                                      ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.840  ; 9.840        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.139 ; 10.139       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.159 ; 10.159       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.593 ; 19.823       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.593 ; 19.809       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.594 ; 19.810       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.687 ; 19.871       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.242 ; 4.609 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.388 ; 4.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 4.045 ; 4.383 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.047 ; 4.547 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.047 ; 4.547 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.918 ; 4.357 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.383 ; 3.844 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.827 ; 4.268 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.420 ; 3.847 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.449 ; 3.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.392 ; 3.806 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.312 ; 3.774 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.913 ; 4.451 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.808 ; 4.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.979 ; 4.492 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.885 ; 4.417 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.419 ; 3.900 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.778 ; 4.286 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.705 ; 4.217 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.449 ; 3.867 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 4.231 ; 4.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.748 ; 4.232 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 3.308 ; 3.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 3.706 ; 4.221 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 3.737 ; 4.192 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 1.425 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 1.727 ; 1.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.745 ; 4.259 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; FP7          ; CLOCK_50   ; 4.158 ; 4.714 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -3.208 ; -3.568 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -3.218 ; -3.585 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -3.056 ; -3.360 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -2.603 ; -3.043 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.312 ; -3.787 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.188 ; -3.604 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -2.670 ; -3.110 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -3.112 ; -3.540 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -2.710 ; -3.115 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -2.738 ; -3.146 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -2.683 ; -3.075 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -2.603 ; -3.043 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -3.191 ; -3.715 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -3.079 ; -3.573 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -3.243 ; -3.733 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -3.164 ; -3.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -2.705 ; -3.165 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.062 ; -3.556 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -2.980 ; -3.469 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -2.738 ; -3.134 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -3.483 ; -3.969 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -3.033 ; -3.504 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -2.599 ; -3.037 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -2.980 ; -3.472 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -3.021 ; -3.465 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.810 ; -0.915 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -1.100 ; -1.195 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -3.018 ; -3.509 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; FP7          ; CLOCK_50   ; -3.426 ; -3.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 5.934 ; 6.126 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 6.063 ; 6.253 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 6.376 ; 6.548 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 5.714 ; 5.744 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 5.480 ; 5.506 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.714 ; 5.744 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 5.417 ; 5.440 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.935 ; 4.990 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 5.248 ; 5.260 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 4.465 ; 4.501 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.898 ; 4.945 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 5.186 ; 5.228 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 5.321 ; 5.381 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.630 ; 5.649 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 5.337 ; 5.362 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 5.396 ; 5.387 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 5.228 ; 5.269 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 5.215 ; 5.272 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 5.215 ; 5.272 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 4.910 ; 4.948 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.485 ; 4.539 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.722 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 6.425 ; 6.544 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.633 ; 5.673 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.899 ; 5.943 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.644 ; 5.642 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 6.159 ; 6.174 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.613 ; 5.598 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 5.576 ; 5.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 5.587 ; 5.545 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 6.412 ; 6.519 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.704 ; 5.696 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 6.393 ; 6.394 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 6.365 ; 6.402 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 6.001 ; 5.971 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.769 ; 5.807 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.538 ; 5.552 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 6.425 ; 6.544 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.814 ; 5.795 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 5.634 ; 5.628 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 5.634 ; 5.628 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 5.229 ; 5.236 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.829 ; 4.840 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 5.166 ; 5.208 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.710 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 5.335 ; 5.369 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 4.769 ; 4.804 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 5.272 ; 5.336 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 5.566 ; 5.578 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 5.309 ; 5.293 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 5.379 ; 5.414 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 5.376 ; 5.375 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 5.050 ; 5.113 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 5.443 ; 5.486 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 5.257 ; 5.374 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 5.340 ; 5.527 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 5.465 ; 5.649 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 5.765 ; 5.932 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.936 ; 3.970 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 4.912 ; 4.936 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.136 ; 5.163 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 4.850 ; 4.871 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.387 ; 4.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 4.688 ; 4.698 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.936 ; 3.970 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.352 ; 4.396 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.628 ; 4.667 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 4.755 ; 4.813 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.056 ; 5.074 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.775 ; 4.798 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.831 ; 4.822 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 4.666 ; 4.705 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 4.363 ; 4.398 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 4.655 ; 4.709 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 4.363 ; 4.398 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.957 ; 4.008 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.312 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 4.984 ; 4.990 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.077 ; 5.113 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.332 ; 5.373 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.086 ; 5.081 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 5.578 ; 5.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.057 ; 5.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 5.022 ; 5.009 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 5.032 ; 4.990 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 5.823 ; 5.923 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.143 ; 5.134 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.805 ; 5.804 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.778 ; 5.811 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.428 ; 5.397 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.206 ; 5.240 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 4.984 ; 4.995 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.835 ; 5.947 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.250 ; 5.231 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 4.670 ; 4.675 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 5.059 ; 5.051 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 4.670 ; 4.675 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.287 ; 4.297 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 4.611 ; 4.651 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.300 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 4.771 ; 4.803 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 4.228 ; 4.260 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 4.711 ; 4.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 4.993 ; 5.003 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 4.748 ; 4.732 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 4.813 ; 4.845 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 4.813 ; 4.811 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 4.500 ; 4.560 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 4.877 ; 4.917 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 4.696 ; 4.807 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 4.379 ; 4.306 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.720 ; 4.647 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.703 ; 4.630 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 5.406 ; 5.327 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.880 ; 4.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.610 ; 4.537 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.383 ; 4.310 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.379 ; 4.306 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 5.583 ; 5.504 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 5.183 ; 5.104 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.926 ; 4.847 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.917 ; 4.838 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.051 ; 4.972 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 5.405 ; 5.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 5.097 ; 5.018 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 5.390 ; 5.311 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 5.415 ; 5.342 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.856 ; 3.783 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.183 ; 4.110 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.167 ; 4.094 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.815 ; 4.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.333 ; 4.269 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.077 ; 4.004 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.860 ; 3.787 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.856 ; 3.783 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.985 ; 4.906 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.601 ; 4.522 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.354 ; 4.275 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.345 ; 4.266 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.474 ; 4.395 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.814 ; 4.735 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.517 ; 4.438 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.800 ; 4.721 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.851 ; 4.778 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 4.337     ; 4.410     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.690     ; 4.763     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.699     ; 4.772     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 5.409     ; 5.488     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.905     ; 4.969     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.586     ; 4.659     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 4.347     ; 4.420     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 4.337     ; 4.410     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 5.608     ; 5.687     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 5.163     ; 5.242     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.904     ; 4.983     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.910     ; 4.989     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 5.008     ; 5.087     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 5.383     ; 5.462     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 5.036     ; 5.115     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 5.353     ; 5.432     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 5.378     ; 5.451     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.813     ; 3.886     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.151     ; 4.224     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.160     ; 4.233     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.815     ; 4.894     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.355     ; 4.419     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.051     ; 4.124     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.822     ; 3.895     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.813     ; 3.886     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 5.005     ; 5.084     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.578     ; 4.657     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.329     ; 4.408     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.335     ; 4.414     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.429     ; 4.508     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.789     ; 4.868     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.457     ; 4.536     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.761     ; 4.840     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.812     ; 4.885     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 171.38 MHz ; 171.38 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 252.21 MHz ; 252.21 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 2.895  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 35.717 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.288 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.312 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 6.250 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.772 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.109  ; 0.000         ;
; CLOCK_50                                          ; 9.817  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.589 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.895 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.787      ;
; 2.929 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.753      ;
; 2.994 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.688      ;
; 3.009 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 5.666      ;
; 3.034 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.648      ;
; 3.045 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.637      ;
; 3.060 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.613      ;
; 3.063 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.609      ;
; 3.081 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.591      ;
; 3.082 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.600      ;
; 3.086 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.588      ;
; 3.091 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.581      ;
; 3.094 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.579      ;
; 3.097 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.585      ;
; 3.104 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.570      ;
; 3.105 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.569      ;
; 3.122 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.550      ;
; 3.123 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.551      ;
; 3.129 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.553      ;
; 3.141 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.531      ;
; 3.144 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.538      ;
; 3.145 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.525      ;
; 3.147 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.526      ;
; 3.148 ; genlock:inst2|magenta[2]              ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 5.527      ;
; 3.149 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.523      ;
; 3.156 ; genlock:inst2|magenta[2]              ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.516      ;
; 3.159 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.514      ;
; 3.168 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.504      ;
; 3.172 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.498      ;
; 3.183 ; genlock:inst2|magenta[2]              ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.489      ;
; 3.187 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.495      ;
; 3.187 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 5.488      ;
; 3.195 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 5.480      ;
; 3.199 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.474      ;
; 3.225 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.449      ;
; 3.227 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.455      ;
; 3.241 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.431      ;
; 3.243 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.051     ; 5.431      ;
; 3.247 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.435      ;
; 3.256 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 5.407      ;
; 3.261 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.411      ;
; 3.262 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.411      ;
; 3.282 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.400      ;
; 3.287 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 5.388      ;
; 3.288 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.384      ;
; 3.292 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.390      ;
; 3.293 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.389      ;
; 3.294 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.379      ;
; 3.297 ; sdram:inst|refreshDelayCounter[8]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.385      ;
; 3.317 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.355      ;
; 3.322 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.339      ;
; 3.326 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 5.349      ;
; 3.327 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.355      ;
; 3.328 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.354      ;
; 3.330 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.352      ;
; 3.332 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.350      ;
; 3.344 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.328      ;
; 3.349 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.312      ;
; 3.380 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.302      ;
; 3.391 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.291      ;
; 3.392 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.281      ;
; 3.392 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.290      ;
; 3.432 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.250      ;
; 3.437 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.245      ;
; 3.447 ; sdram:inst|refreshDelayCounter[8]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.235      ;
; 3.454 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 5.210      ;
; 3.462 ; sdram:inst|refreshDelayCounter[8]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.211      ;
; 3.480 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.202      ;
; 3.481 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.201      ;
; 3.488 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.184      ;
; 3.489 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.183      ;
; 3.493 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.180      ;
; 3.494 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.188      ;
; 3.495 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.178      ;
; 3.495 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.187      ;
; 3.496 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.176      ;
; 3.523 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.149      ;
; 3.527 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.155      ;
; 3.532 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.150      ;
; 3.532 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.150      ;
; 3.532 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 5.143      ;
; 3.544 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.138      ;
; 3.551 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.050     ; 5.124      ;
; 3.556 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 5.091      ;
; 3.562 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.111      ;
; 3.572 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.084      ;
; 3.574 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.098      ;
; 3.596 ; genlock:inst2|magenta[1]              ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.076      ;
; 3.623 ; genlock:inst2|magenta[1]              ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.049      ;
; 3.624 ; genlock:inst2|hcount[4]               ; genlock:inst2|artifact_mode               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.037      ;
; 3.625 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.057      ;
; 3.630 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.043     ; 5.052      ;
; 3.631 ; sdram:inst|refreshDelayCounter[13]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.041      ;
; 3.632 ; genlock:inst2|hcount[3]               ; genlock:inst2|artifact_mode               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.029      ;
; 3.643 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[7]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.018      ;
; 3.643 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[5]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.018      ;
; 3.643 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.018      ;
; 3.644 ; genlock:inst2|hcount[3]               ; genlock:inst2|\process_pixel:a_pixel[7]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.017      ;
; 3.644 ; genlock:inst2|hcount[3]               ; genlock:inst2|\process_pixel:a_pixel[5]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.017      ;
; 3.644 ; genlock:inst2|hcount[3]               ; genlock:inst2|\process_pixel:a_pixel[6]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 5.017      ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 35.717 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.906      ;
; 35.725 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.898      ;
; 35.735 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.277     ; 3.665      ;
; 35.786 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.277     ; 3.614      ;
; 35.826 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.277     ; 3.574      ;
; 35.836 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.277     ; 3.564      ;
; 35.845 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.277     ; 3.555      ;
; 35.856 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.277     ; 3.544      ;
; 35.858 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.765      ;
; 35.865 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.277     ; 3.535      ;
; 35.910 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.277     ; 3.490      ;
; 35.921 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.701      ;
; 35.922 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.699      ;
; 35.922 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.700      ;
; 35.923 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.699      ;
; 35.923 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.699      ;
; 35.923 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.699      ;
; 35.924 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.698      ;
; 35.929 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.692      ;
; 35.929 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.693      ;
; 35.930 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.692      ;
; 35.931 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.691      ;
; 35.931 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.691      ;
; 35.931 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.691      ;
; 35.932 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.690      ;
; 35.952 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.671      ;
; 35.999 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.624      ;
; 36.021 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.603      ;
; 36.062 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.560      ;
; 36.063 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.558      ;
; 36.063 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.559      ;
; 36.064 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.558      ;
; 36.064 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.558      ;
; 36.064 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.558      ;
; 36.065 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.557      ;
; 36.075 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.549      ;
; 36.102 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.522      ;
; 36.156 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.466      ;
; 36.157 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.464      ;
; 36.157 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.465      ;
; 36.158 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.464      ;
; 36.158 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.464      ;
; 36.158 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.464      ;
; 36.159 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.463      ;
; 36.167 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.456      ;
; 36.181 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.440      ;
; 36.181 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.440      ;
; 36.189 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.432      ;
; 36.189 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.432      ;
; 36.200 ; vgaout:inst7|hcount[9]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.423      ;
; 36.200 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.421      ;
; 36.203 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.419      ;
; 36.204 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.418      ;
; 36.205 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.417      ;
; 36.205 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.417      ;
; 36.205 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.417      ;
; 36.206 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.416      ;
; 36.222 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.400      ;
; 36.229 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.394      ;
; 36.246 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.377      ;
; 36.247 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.376      ;
; 36.248 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.375      ;
; 36.248 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.375      ;
; 36.248 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.375      ;
; 36.249 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.374      ;
; 36.276 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.346      ;
; 36.291 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.332      ;
; 36.292 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.331      ;
; 36.293 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.330      ;
; 36.293 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.330      ;
; 36.293 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.330      ;
; 36.294 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.329      ;
; 36.303 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.319      ;
; 36.320 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.304      ;
; 36.322 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.299      ;
; 36.322 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.299      ;
; 36.324 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.299      ;
; 36.325 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.298      ;
; 36.326 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.297      ;
; 36.326 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.297      ;
; 36.326 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.297      ;
; 36.327 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.296      ;
; 36.331 ; vgaout:inst7|hcount[4]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.292      ;
; 36.333 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.288      ;
; 36.333 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.288      ;
; 36.333 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.288      ;
; 36.333 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.288      ;
; 36.333 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.288      ;
; 36.333 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.288      ;
; 36.333 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.288      ;
; 36.333 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.288      ;
; 36.333 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.288      ;
; 36.333 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.288      ;
; 36.343 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.054     ; 3.280      ;
; 36.371 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.251      ;
; 36.372 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.056     ; 3.249      ;
; 36.372 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.250      ;
; 36.373 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.249      ;
; 36.373 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.249      ;
; 36.373 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.249      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                             ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.288 ; sdram:inst|pixelOut[9]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.343      ; 0.800      ;
; 0.289 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.343      ; 0.801      ;
; 0.293 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.807      ;
; 0.295 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.803      ;
; 0.295 ; sdram:inst|pixelOut[8]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.343      ; 0.807      ;
; 0.295 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.343      ; 0.807      ;
; 0.296 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.810      ;
; 0.297 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.343      ; 0.809      ;
; 0.303 ; sdram:inst|colLoadNr[3]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.811      ;
; 0.303 ; sdram:inst|pixelOut[0]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.817      ;
; 0.305 ; sdram:inst|colStoreNr[6]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.813      ;
; 0.306 ; genlock:inst2|col_number[2]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.337      ; 0.812      ;
; 0.307 ; sdram:inst|colLoadNr[1]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.815      ;
; 0.307 ; sdram:inst|pixelOut[7]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.821      ;
; 0.310 ; sdram:inst|colLoadNr[6]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.818      ;
; 0.310 ; sdram:inst|pixelOut[14]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.343      ; 0.822      ;
; 0.312 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|colLoadNr[2]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.820      ;
; 0.312 ; genlock:inst2|artifact_mode           ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; genlock:inst2|frame[0]                ; genlock:inst2|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.314 ; sdram:inst|colStoreNr[4]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.822      ;
; 0.315 ; genlock:inst2|col_number[1]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.337      ; 0.821      ;
; 0.316 ; sdram:inst|colStoreNr[2]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.824      ;
; 0.318 ; sdram:inst|colLoadNr[5]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.826      ;
; 0.319 ; sdram:inst|colLoadNr[4]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.827      ;
; 0.319 ; sdram:inst|pixelOut[3]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.833      ;
; 0.319 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.833      ;
; 0.320 ; genlock:inst2|vcount[0]               ; genlock:inst2|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; genlock:inst2|hcount[0]               ; genlock:inst2|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.519      ;
; 0.322 ; sdram:inst|pixelOut[4]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.343      ; 0.834      ;
; 0.323 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.833      ;
; 0.324 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.343      ; 0.836      ;
; 0.324 ; sdram:inst|colStoreNr[0]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.832      ;
; 0.324 ; genlock:inst2|col_number[0]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.337      ; 0.830      ;
; 0.327 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.841      ;
; 0.331 ; genlock:inst2|artifact                ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.530      ;
; 0.332 ; sdram:inst|colStoreNr[1]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.840      ;
; 0.332 ; sdram:inst|colStoreNr[3]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.840      ;
; 0.332 ; sdram:inst|colStoreNr[8]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.840      ;
; 0.333 ; sdram:inst|colStoreNr[7]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.841      ;
; 0.335 ; genlock:inst2|vcount[13]              ; genlock:inst2|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.534      ;
; 0.337 ; genlock:inst2|mode                    ; genlock:inst2|magenta[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.536      ;
; 0.341 ; genlock:inst2|col_number[3]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.337      ; 0.847      ;
; 0.342 ; sdram:inst|colLoadNr[8]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.850      ;
; 0.346 ; genlock:inst2|mode                    ; genlock:inst2|magenta[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.861      ;
; 0.348 ; genlock:inst2|hcount[13]              ; genlock:inst2|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.546      ;
; 0.348 ; sdram:inst|colStoreNr[8]              ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.546      ;
; 0.352 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.551      ;
; 0.353 ; genlock:inst2|col_number[5]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.337      ; 0.859      ;
; 0.358 ; sdram:inst|colStoreNr[5]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 0.866      ;
; 0.358 ; genlock:inst2|red_adc[5]              ; genlock:inst2|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.557      ;
; 0.394 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.592      ;
; 0.396 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.594      ;
; 0.396 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[6]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.594      ;
; 0.397 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[5]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.595      ;
; 0.425 ; genlock:inst2|sync_level              ; genlock:inst2|hblank                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.624      ;
; 0.445 ; genlock:inst2|blue_adc[4]             ; genlock:inst2|pixel_adc[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.644      ;
; 0.450 ; genlock:inst2|red_adc[4]              ; genlock:inst2|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.649      ;
; 0.484 ; genlock:inst2|hcount[0]               ; genlock:inst2|dac_step[0]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.682      ;
; 0.492 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.690      ;
; 0.492 ; sdram:inst|SdrAddress[20]             ; sdram:inst|SdrAdr[11]                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.690      ;
; 0.493 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.691      ;
; 0.494 ; sdram:inst|refreshDelayCounter[13]    ; sdram:inst|refreshDelayCounter[13]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.692      ;
; 0.495 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.693      ;
; 0.497 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|refreshDelayCounter[10]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; sdram:inst|refreshDelayCounter[14]    ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; sdram:inst|refreshDelayCounter[21]    ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.695      ;
; 0.498 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|refreshDelayCounter[6]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.696      ;
; 0.499 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.697      ;
; 0.499 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAdr[6]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.697      ;
; 0.500 ; genlock:inst2|vcount[10]              ; genlock:inst2|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; genlock:inst2|vcount[12]              ; genlock:inst2|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.699      ;
; 0.504 ; genlock:inst2|vcount[11]              ; genlock:inst2|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.703      ;
; 0.507 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.706      ;
; 0.508 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.707      ;
; 0.510 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.709      ;
; 0.510 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; sdram:inst|SdrAddress[1]              ; sdram:inst|SdrAddress[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; sdram:inst|SdrAddress[7]              ; sdram:inst|SdrAddress[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; genlock:inst2|vcount[4]               ; genlock:inst2|vcount[4]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; sdram:inst|SdrAddress[2]              ; sdram:inst|SdrAddress[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; genlock:inst2|vcount[5]               ; genlock:inst2|vcount[5]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; genlock:inst2|hcount[2]               ; genlock:inst2|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|SdrAddress[17]             ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; sdram:inst|colStoreNr[7]              ; sdram:inst|colStoreNr[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; sdram:inst|SdrAddress[3]              ; sdram:inst|SdrAddress[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; sdram:inst|SdrAddress[5]              ; sdram:inst|SdrAddress[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; sdram:inst|SdrAddress[13]             ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; sdram:inst|SdrAddress[18]             ; sdram:inst|SdrAddress[18]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; sdram:inst|SdrAddress[23]             ; sdram:inst|SdrAddress[23]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; sdram:inst|colStoreNr[2]              ; sdram:inst|colStoreNr[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.712      ;
; 0.515 ; genlock:inst2|vcount[6]               ; genlock:inst2|vcount[6]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; genlock:inst2|vcount[8]               ; genlock:inst2|vcount[8]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; sdram:inst|SdrAddress[8]              ; sdram:inst|SdrAddress[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.714      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.312 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.511      ;
; 0.335 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.533      ;
; 0.347 ; vgaout:inst7|hsync      ; vgaout:inst7|vga_out[1]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.546      ;
; 0.359 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.557      ;
; 0.360 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.558      ;
; 0.362 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.560      ;
; 0.502 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.700      ;
; 0.503 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.701      ;
; 0.513 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.711      ;
; 0.515 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.713      ;
; 0.517 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.717      ;
; 0.523 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.721      ;
; 0.526 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.725      ;
; 0.536 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.734      ;
; 0.540 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.739      ;
; 0.541 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.740      ;
; 0.557 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.755      ;
; 0.594 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.792      ;
; 0.624 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.822      ;
; 0.625 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.823      ;
; 0.627 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.825      ;
; 0.633 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.831      ;
; 0.635 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.833      ;
; 0.653 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.851      ;
; 0.653 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.851      ;
; 0.677 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.875      ;
; 0.698 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.896      ;
; 0.705 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.903      ;
; 0.723 ; vgaout:inst7|vsync      ; vgaout:inst7|vga_out[0]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 0.920      ;
; 0.748 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.946      ;
; 0.751 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.949      ;
; 0.751 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.949      ;
; 0.758 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.956      ;
; 0.764 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.962      ;
; 0.766 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.964      ;
; 0.767 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.965      ;
; 0.769 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.967      ;
; 0.769 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.967      ;
; 0.774 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.972      ;
; 0.775 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.974      ;
; 0.776 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.974      ;
; 0.782 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.981      ;
; 0.785 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.984      ;
; 0.790 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.989      ;
; 0.791 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.989      ;
; 0.792 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.990      ;
; 0.792 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.990      ;
; 0.797 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.996      ;
; 0.808 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.006      ;
; 0.809 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.007      ;
; 0.810 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 1.007      ;
; 0.810 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.008      ;
; 0.811 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 1.008      ;
; 0.813 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.011      ;
; 0.837 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.035      ;
; 0.842 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.040      ;
; 0.842 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.040      ;
; 0.843 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.041      ;
; 0.843 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.041      ;
; 0.847 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.045      ;
; 0.853 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.051      ;
; 0.856 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.054      ;
; 0.858 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.056      ;
; 0.859 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.057      ;
; 0.860 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.058      ;
; 0.865 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.063      ;
; 0.869 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.067      ;
; 0.870 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.068      ;
; 0.872 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.070      ;
; 0.877 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.076      ;
; 0.879 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.077      ;
; 0.880 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.079      ;
; 0.881 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.053      ; 1.078      ;
; 0.885 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.083      ;
; 0.885 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.083      ;
; 0.886 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.085      ;
; 0.887 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.085      ;
; 0.887 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.085      ;
; 0.893 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.092      ;
; 0.911 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.109      ;
; 0.911 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.109      ;
; 0.922 ; vgaout:inst7|hcount[11] ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.120      ;
; 0.922 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.120      ;
; 0.930 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.128      ;
; 0.932 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.130      ;
; 0.943 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.141      ;
; 0.945 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.143      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 6.250 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 2.415      ;
; 6.250 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 2.415      ;
; 6.250 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 2.415      ;
; 6.250 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 2.415      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.257 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.414      ;
; 6.388 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 2.277      ;
; 6.388 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 2.277      ;
; 6.388 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 2.277      ;
; 6.388 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 2.277      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.395 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 2.276      ;
; 6.604 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 2.046      ;
; 6.809 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.064     ; 1.852      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.196 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.045     ; 1.484      ;
; 7.584 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.086      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.772 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.971      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.165 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.065      ; 1.374      ;
; 1.492 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.710      ;
; 1.774 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 1.953      ;
; 1.943 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.164      ;
; 1.943 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.164      ;
; 1.943 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.164      ;
; 1.943 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.164      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 1.961 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.160      ;
; 2.031 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.252      ;
; 2.031 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.252      ;
; 2.031 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.252      ;
; 2.031 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.077      ; 2.252      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
; 2.049 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.248      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.109 ; 4.339        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.110 ; 4.340        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[5]                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[6]                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[7]                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[0]                                                                                 ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[1]                                                                                 ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[1]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[0]                                                                                  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[1]                                                                                  ;
; 4.111 ; 4.341        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[2]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[3]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[4]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[0]                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[1]                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[2]                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|apple2                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|artifact                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|artifact_mode                                                                               ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[2]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[3]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[4]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[5]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[0]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[1]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[2]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|darkblue[6]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[2]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[3]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[4]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[5]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[0]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hsync                                                                                       ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[1]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[2]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|mode                                                                                        ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[0]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[1]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[2]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[3]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[4]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[5]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[6]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[7]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[2]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[3]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[4]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[5]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[6]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[7]                                                                                ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[2]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[3]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[4]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[5]                                                                                  ;
; 4.112 ; 4.342        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[12]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[13]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[14]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[15]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[16]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[17]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[18]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[19]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[20]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[21]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[22]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAddress[23]                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[0]                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[10]                                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[11]                                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[12]                                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[1]                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[2]                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[3]                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[4]                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[5]                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[6]                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[7]                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[8]                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrAdr[9]                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrLdq                                                                                         ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|colLoadNr[1]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|colLoadNr[2]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|colLoadNr[3]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|colLoadNr[4]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|colLoadNr[5]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|colLoadNr[6]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|colLoadNr[7]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|colLoadNr[8]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|pixelOut[10]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|pixelOut[11]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|pixelOut[14]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|pixelOut[2]                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|pixelOut[4]                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|pixelOut[5]                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|pixelOut[8]                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|pixelOut[9]                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaout:inst7|col_number[0]                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.817  ; 9.817        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.878  ; 9.878        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.121 ; 10.121       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.180 ; 10.180       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.595 ; 19.825       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.626 ; 19.856       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 3.699 ; 3.961 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 3.836 ; 4.125 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 3.528 ; 3.761 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.539 ; 3.898 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.539 ; 3.898 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.418 ; 3.733 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.917 ; 3.276 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.330 ; 3.671 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.954 ; 3.278 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.982 ; 3.320 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.931 ; 3.252 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.858 ; 3.216 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.413 ; 3.835 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.314 ; 3.729 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.467 ; 3.852 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.385 ; 3.807 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.949 ; 3.333 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.291 ; 3.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.217 ; 3.605 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.980 ; 3.298 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.709 ; 4.078 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.260 ; 3.624 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 2.852 ; 3.203 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 3.215 ; 3.600 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 3.251 ; 3.600 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 1.251 ; 1.376 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 1.526 ; 1.645 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.260 ; 3.653 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; FP7          ; CLOCK_50   ; 3.637 ; 4.058 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -2.774 ; -3.042 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -2.786 ; -3.058 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -2.637 ; -2.849 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -2.232 ; -2.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -2.887 ; -3.231 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -2.772 ; -3.072 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -2.288 ; -2.632 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -2.698 ; -3.030 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -2.327 ; -2.635 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -2.353 ; -2.676 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -2.304 ; -2.610 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -2.232 ; -2.575 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -2.775 ; -3.186 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -2.669 ; -3.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -2.816 ; -3.186 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -2.749 ; -3.159 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -2.319 ; -2.688 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -2.658 ; -3.039 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -2.577 ; -2.949 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -2.351 ; -2.655 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -3.048 ; -3.402 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -2.627 ; -2.981 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -2.225 ; -2.561 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -2.573 ; -2.942 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -2.619 ; -2.959 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.703 ; -0.829 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -0.968 ; -1.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -2.617 ; -2.995 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; FP7          ; CLOCK_50   ; -2.991 ; -3.400 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 5.422 ; 5.504 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 5.554 ; 5.619 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 5.859 ; 5.861 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 5.203 ; 5.155 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 4.998 ; 4.962 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.203 ; 5.155 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 4.925 ; 4.920 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.466 ; 4.467 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 4.751 ; 4.733 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 4.035 ; 4.038 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.432 ; 4.427 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.696 ; 4.677 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 4.840 ; 4.839 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.164 ; 5.067 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.878 ; 4.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.927 ; 4.872 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 4.761 ; 4.720 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 4.726 ; 4.730 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 4.726 ; 4.730 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 4.452 ; 4.440 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.069 ; 4.073 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.568 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 5.867 ; 5.892 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.120 ; 5.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.364 ; 5.322 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.109 ; 5.087 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 5.602 ; 5.537 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.103 ; 5.063 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 5.073 ; 4.995 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 5.113 ; 4.996 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 5.819 ; 5.892 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.190 ; 5.136 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.812 ; 5.729 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.797 ; 5.728 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 5.450 ; 5.399 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.235 ; 5.198 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.020 ; 4.982 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.867 ; 5.859 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.293 ; 5.197 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 5.127 ; 5.083 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 5.127 ; 5.083 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 4.750 ; 4.738 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.406 ; 4.340 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 4.710 ; 4.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.572 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 4.830 ; 4.853 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 4.318 ; 4.330 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 4.772 ; 4.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 5.054 ; 4.981 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 4.832 ; 4.759 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 4.882 ; 4.854 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 4.893 ; 4.838 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 4.593 ; 4.608 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 4.960 ; 4.914 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 4.771 ; 4.822 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 4.882 ; 4.962 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 5.009 ; 5.072 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 5.302 ; 5.305 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.553 ; 3.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 4.480 ; 4.445 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 4.674 ; 4.628 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 4.408 ; 4.402 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 3.967 ; 3.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 4.241 ; 4.222 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 3.553 ; 3.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 3.934 ; 3.929 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 4.187 ; 4.168 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 4.323 ; 4.323 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 4.639 ; 4.545 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 4.364 ; 4.306 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 4.412 ; 4.357 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 4.248 ; 4.208 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.954 ; 3.942 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 4.218 ; 4.221 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 3.954 ; 3.942 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.588 ; 3.592 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.193 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 4.506 ; 4.470 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 4.604 ; 4.572 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 4.839 ; 4.798 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 4.592 ; 4.570 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 5.063 ; 5.000 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 4.589 ; 4.549 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 4.559 ; 4.484 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 4.597 ; 4.485 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 5.273 ; 5.343 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 4.669 ; 4.617 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 5.266 ; 5.186 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 5.252 ; 5.186 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 4.918 ; 4.869 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 4.712 ; 4.677 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 4.506 ; 4.470 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 5.319 ; 5.311 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 4.771 ; 4.677 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 4.239 ; 4.227 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 4.602 ; 4.558 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 4.239 ; 4.227 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.912 ; 3.847 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 4.204 ; 4.173 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.196 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 4.317 ; 4.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 3.825 ; 3.836 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 4.261 ; 4.281 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 4.532 ; 4.462 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 4.322 ; 4.250 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 4.366 ; 4.338 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 4.380 ; 4.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 4.092 ; 4.105 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 4.444 ; 4.399 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 4.259 ; 4.308 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.963 ; 3.888 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.279 ; 4.204 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.250 ; 4.175 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.903 ; 4.852 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.398 ; 4.358 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.166 ; 4.091 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.963 ; 3.888 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.965 ; 3.890 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 5.044 ; 4.993 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.675 ; 4.624 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.439 ; 4.388 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.438 ; 4.387 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.570 ; 4.519 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.880 ; 4.829 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.612 ; 4.561 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.869 ; 4.818 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.936 ; 4.861 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.500 ; 3.425 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.802 ; 3.727 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.775 ; 3.700 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.369 ; 4.318 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.912 ; 3.872 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.694 ; 3.619 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.500 ; 3.425 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.501 ; 3.426 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.504 ; 4.453 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.150 ; 4.099 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.923 ; 3.872 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.923 ; 3.872 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.050 ; 3.999 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.347 ; 4.296 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.090 ; 4.039 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.337 ; 4.286 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.434 ; 4.359 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.880     ; 3.955     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.201     ; 4.276     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.186     ; 4.261     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.844     ; 4.895     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 4.379     ; 4.419     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 4.090     ; 4.165     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.882     ; 3.957     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.880     ; 3.955     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.999     ; 5.050     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.621     ; 4.672     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.394     ; 4.445     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.388     ; 4.439     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.485     ; 4.536     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.825     ; 4.876     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.509     ; 4.560     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.797     ; 4.848     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.787     ; 4.862     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 3.417     ; 3.492     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.725     ; 3.800     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.710     ; 3.785     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 4.310     ; 4.361     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.893     ; 3.933     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.618     ; 3.693     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.419     ; 3.494     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.417     ; 3.492     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 4.459     ; 4.510     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.096     ; 4.147     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.878     ; 3.929     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.873     ; 3.924     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.965     ; 4.016     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.292     ; 4.343     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.989     ; 4.040     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.266     ; 4.317     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.288     ; 4.363     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 5.004  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 37.203 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.141 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.186 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 7.142 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.481 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.116  ; 0.000         ;
; CLOCK_50                                          ; 9.588  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.593 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 5.004 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.682      ;
; 5.093 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.595      ;
; 5.094 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.032     ; 3.591      ;
; 5.098 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.590      ;
; 5.107 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.032     ; 3.578      ;
; 5.110 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.032     ; 3.575      ;
; 5.123 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.032     ; 3.562      ;
; 5.137 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.549      ;
; 5.143 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.540      ;
; 5.147 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.541      ;
; 5.148 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.535      ;
; 5.149 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.532      ;
; 5.150 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.536      ;
; 5.152 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.536      ;
; 5.154 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.527      ;
; 5.155 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.528      ;
; 5.156 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.527      ;
; 5.162 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.526      ;
; 5.164 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.519      ;
; 5.168 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.515      ;
; 5.170 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.518      ;
; 5.180 ; genlock:inst2|magenta[2]              ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.503      ;
; 5.183 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 3.501      ;
; 5.190 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.032     ; 3.495      ;
; 5.192 ; genlock:inst2|magenta[2]              ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.491      ;
; 5.197 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.484      ;
; 5.206 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[1]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.032     ; 3.479      ;
; 5.208 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.478      ;
; 5.209 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.472      ;
; 5.216 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.472      ;
; 5.218 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.463      ;
; 5.224 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.464      ;
; 5.226 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.455      ;
; 5.229 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.459      ;
; 5.231 ; genlock:inst2|magenta[2]              ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.455      ;
; 5.233 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.453      ;
; 5.235 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.453      ;
; 5.239 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.444      ;
; 5.242 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.441      ;
; 5.251 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.432      ;
; 5.256 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.427      ;
; 5.278 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 3.404      ;
; 5.283 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.405      ;
; 5.285 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.396      ;
; 5.289 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.399      ;
; 5.291 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.390      ;
; 5.301 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.387      ;
; 5.302 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 3.371      ;
; 5.306 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.382      ;
; 5.311 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.377      ;
; 5.313 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.375      ;
; 5.316 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 3.357      ;
; 5.316 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 3.360      ;
; 5.318 ; sdram:inst|refreshDelayCounter[1]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.370      ;
; 5.332 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 3.350      ;
; 5.334 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.042     ; 3.341      ;
; 5.339 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.344      ;
; 5.355 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.333      ;
; 5.357 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.324      ;
; 5.365 ; sdram:inst|refreshDelayCounter[8]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.323      ;
; 5.367 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.321      ;
; 5.368 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.320      ;
; 5.375 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.313      ;
; 5.380 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.306      ;
; 5.382 ; sdram:inst|refreshDelayCounter[2]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.306      ;
; 5.383 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.305      ;
; 5.390 ; sdram:inst|refreshDelayCounter[3]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.298      ;
; 5.392 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.291      ;
; 5.393 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.293      ;
; 5.405 ; genlock:inst2|hcount[4]               ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 3.271      ;
; 5.406 ; genlock:inst2|\process_pixel:pixel[2] ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.277      ;
; 5.419 ; sdram:inst|refreshDelayCounter[8]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.269      ;
; 5.421 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.267      ;
; 5.421 ; sdram:inst|refreshDelayCounter[8]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.260      ;
; 5.422 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.266      ;
; 5.423 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.258      ;
; 5.424 ; sdram:inst|refreshDelayCounter[9]     ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.257      ;
; 5.434 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.033     ; 3.250      ;
; 5.442 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.246      ;
; 5.448 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.240      ;
; 5.449 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.239      ;
; 5.452 ; sdram:inst|SdrRoutineSeq[4]           ; sdram:inst|SdrRoutine.SdrRoutine_Init     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 3.212      ;
; 5.454 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[0]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.032     ; 3.231      ;
; 5.455 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.233      ;
; 5.455 ; genlock:inst2|magenta[1]              ; genlock:inst2|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.228      ;
; 5.467 ; genlock:inst2|magenta[1]              ; genlock:inst2|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.216      ;
; 5.472 ; genlock:inst2|pixel_adc[7]            ; genlock:inst2|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.211      ;
; 5.476 ; genlock:inst2|pixel_adc[5]            ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.210      ;
; 5.485 ; genlock:inst2|pixel_adc[6]            ; genlock:inst2|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.034     ; 3.198      ;
; 5.491 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 3.191      ;
; 5.498 ; sdram:inst|refreshDelayCounter[12]    ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.035     ; 3.184      ;
; 5.504 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.184      ;
; 5.504 ; genlock:inst2|\process_pixel:pixel[0] ; genlock:inst2|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.182      ;
; 5.514 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_Null     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.174      ;
; 5.518 ; genlock:inst2|apple2                  ; genlock:inst2|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 3.163      ;
; 5.519 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.169      ;
; 5.521 ; sdram:inst|refreshDelayCounter[7]     ; sdram:inst|SdrRoutine.SdrRoutine_Idle     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.029     ; 3.167      ;
; 5.532 ; genlock:inst2|hcount[4]               ; genlock:inst2|artifact_mode               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 3.141      ;
; 5.532 ; genlock:inst2|magenta[1]              ; genlock:inst2|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.031     ; 3.154      ;
; 5.533 ; genlock:inst2|hcount[4]               ; genlock:inst2|\process_pixel:a_pixel[7]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 3.140      ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                 ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 37.203 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.429      ;
; 37.204 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.428      ;
; 37.291 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.341      ;
; 37.327 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.304      ;
; 37.328 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.303      ;
; 37.344 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.287      ;
; 37.344 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.287      ;
; 37.345 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.286      ;
; 37.345 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.286      ;
; 37.345 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.286      ;
; 37.345 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.286      ;
; 37.345 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.286      ;
; 37.345 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.286      ;
; 37.346 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.285      ;
; 37.346 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.285      ;
; 37.346 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.285      ;
; 37.346 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.285      ;
; 37.348 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.284      ;
; 37.364 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.269      ;
; 37.365 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.267      ;
; 37.383 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.179     ; 2.107      ;
; 37.387 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.246      ;
; 37.403 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.230      ;
; 37.415 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.216      ;
; 37.417 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.179     ; 2.073      ;
; 37.432 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.199      ;
; 37.432 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.199      ;
; 37.433 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.198      ;
; 37.433 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.198      ;
; 37.433 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.198      ;
; 37.433 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.198      ;
; 37.451 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.179     ; 2.039      ;
; 37.451 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.179     ; 2.039      ;
; 37.461 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.179     ; 2.029      ;
; 37.469 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.179     ; 2.021      ;
; 37.469 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.179     ; 2.021      ;
; 37.472 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.159      ;
; 37.473 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.159      ;
; 37.481 ; vgaout:inst7|hcount[9]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.151      ;
; 37.489 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.143      ;
; 37.489 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.142      ;
; 37.489 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.142      ;
; 37.490 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.141      ;
; 37.490 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.141      ;
; 37.490 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.141      ;
; 37.490 ; vgaout:inst7|hcount[11]                                                                                   ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.141      ;
; 37.492 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.139      ;
; 37.492 ; vgaout:inst7|hcount[12]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.139      ;
; 37.493 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.138      ;
; 37.493 ; vgaout:inst7|hcount[13]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.138      ;
; 37.501 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.131      ;
; 37.502 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.129      ;
; 37.512 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.120      ;
; 37.512 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.120      ;
; 37.512 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.120      ;
; 37.513 ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.179     ; 1.977      ;
; 37.513 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.118      ;
; 37.513 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.118      ;
; 37.513 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.118      ;
; 37.513 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.119      ;
; 37.513 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.119      ;
; 37.513 ; vgaout:inst7|vcount[1]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.119      ;
; 37.514 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.117      ;
; 37.514 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.117      ;
; 37.514 ; vgaout:inst7|hcount[7]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.117      ;
; 37.524 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.108      ;
; 37.535 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.097      ;
; 37.535 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.097      ;
; 37.535 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.097      ;
; 37.536 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.096      ;
; 37.536 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.096      ;
; 37.536 ; vgaout:inst7|vcount[6]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.096      ;
; 37.540 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.092      ;
; 37.542 ; vgaout:inst7|vcount[4]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.091      ;
; 37.545 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.086      ;
; 37.545 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.086      ;
; 37.545 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.086      ;
; 37.545 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.086      ;
; 37.545 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.086      ;
; 37.545 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.086      ;
; 37.545 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.086      ;
; 37.545 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.086      ;
; 37.545 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.086      ;
; 37.545 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.086      ;
; 37.551 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.081      ;
; 37.551 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.081      ;
; 37.551 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.081      ;
; 37.552 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.080      ;
; 37.552 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.080      ;
; 37.552 ; vgaout:inst7|vcount[5]                                                                                    ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.080      ;
; 37.558 ; vgaout:inst7|hcount[4]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.074      ;
; 37.565 ; vgaout:inst7|hcount[0]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.067      ;
; 37.580 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.051      ;
; 37.580 ; vgaout:inst7|hcount[10]                                                                                   ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.051      ;
; 37.594 ; vgaout:inst7|vcount[3]                                                                                    ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.038      ;
; 37.605 ; vgaout:inst7|hcount[9]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.026      ;
; 37.610 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.021      ;
; 37.613 ; vgaout:inst7|hcount[3]                                                                                    ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.018      ;
; 37.621 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.010      ;
; 37.621 ; vgaout:inst7|hcount[6]                                                                                    ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.038     ; 2.010      ;
+--------+-----------------------------------------------------------------------------------------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                             ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.141 ; sdram:inst|pixelOut[9]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.468      ;
; 0.141 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.468      ;
; 0.144 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.472      ;
; 0.144 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.472      ;
; 0.145 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.472      ;
; 0.146 ; sdram:inst|pixelOut[0]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.474      ;
; 0.146 ; sdram:inst|pixelOut[8]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.473      ;
; 0.147 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.474      ;
; 0.149 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.474      ;
; 0.149 ; sdram:inst|colStoreNr[6]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.477      ;
; 0.149 ; genlock:inst2|col_number[2]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.472      ;
; 0.150 ; sdram:inst|colLoadNr[3]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.475      ;
; 0.151 ; sdram:inst|colLoadNr[1]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.476      ;
; 0.151 ; sdram:inst|pixelOut[14]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.478      ;
; 0.155 ; sdram:inst|colLoadNr[2]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.480      ;
; 0.155 ; sdram:inst|pixelOut[7]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.483      ;
; 0.155 ; genlock:inst2|col_number[1]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.478      ;
; 0.156 ; sdram:inst|colLoadNr[6]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.481      ;
; 0.156 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.484      ;
; 0.156 ; sdram:inst|colStoreNr[4]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.484      ;
; 0.159 ; sdram:inst|pixelOut[3]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.487      ;
; 0.159 ; sdram:inst|pixelOut[4]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.486      ;
; 0.159 ; sdram:inst|colStoreNr[2]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.487      ;
; 0.159 ; genlock:inst2|col_number[0]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.482      ;
; 0.160 ; sdram:inst|colLoadNr[5]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.485      ;
; 0.161 ; sdram:inst|colLoadNr[4]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.486      ;
; 0.161 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.488      ;
; 0.161 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.489      ;
; 0.163 ; sdram:inst|colStoreNr[0]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.491      ;
; 0.164 ; sdram:inst|colStoreNr[1]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.492      ;
; 0.164 ; sdram:inst|colStoreNr[7]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.492      ;
; 0.165 ; sdram:inst|colStoreNr[3]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.493      ;
; 0.166 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.222      ; 0.492      ;
; 0.166 ; genlock:inst2|col_number[3]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.489      ;
; 0.167 ; sdram:inst|colStoreNr[8]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.495      ;
; 0.174 ; genlock:inst2|col_number[5]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.497      ;
; 0.175 ; sdram:inst|colLoadNr[8]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.500      ;
; 0.175 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.503      ;
; 0.178 ; sdram:inst|colStoreNr[5]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.506      ;
; 0.186 ; genlock:inst2|frame[0]                ; genlock:inst2|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; genlock:inst2|artifact_mode           ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; genlock:inst2|vcount[0]               ; genlock:inst2|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; genlock:inst2|hcount[0]               ; genlock:inst2|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; genlock:inst2|vcount[13]              ; genlock:inst2|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.316      ;
; 0.198 ; genlock:inst2|mode                    ; genlock:inst2|magenta[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; genlock:inst2|artifact                ; genlock:inst2|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.318      ;
; 0.202 ; genlock:inst2|mode                    ; genlock:inst2|magenta[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.322      ;
; 0.205 ; genlock:inst2|hcount[13]              ; genlock:inst2|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; sdram:inst|colStoreNr[8]              ; sdram:inst|colStoreNr[8]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.207 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.328      ;
; 0.216 ; genlock:inst2|red_adc[5]              ; genlock:inst2|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.335      ;
; 0.235 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[6]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.356      ;
; 0.235 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.356      ;
; 0.236 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.357      ;
; 0.238 ; genlock:inst2|deinterlace             ; genlock:inst2|row_number[5]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.359      ;
; 0.255 ; genlock:inst2|sync_level              ; genlock:inst2|hblank                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.268 ; genlock:inst2|blue_adc[4]             ; genlock:inst2|pixel_adc[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.388      ;
; 0.274 ; sdram:inst|SdrAddress[20]             ; sdram:inst|SdrAdr[11]                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.393      ;
; 0.274 ; genlock:inst2|red_adc[4]              ; genlock:inst2|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.393      ;
; 0.278 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAdr[6]                                                                                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.397      ;
; 0.278 ; genlock:inst2|hcount[0]               ; genlock:inst2|dac_step[0]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.398      ;
; 0.291 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.411      ;
; 0.292 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.412      ;
; 0.293 ; sdram:inst|refreshDelayCounter[13]    ; sdram:inst|refreshDelayCounter[13]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.413      ;
; 0.294 ; sdram:inst|refreshDelayCounter[10]    ; sdram:inst|refreshDelayCounter[10]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[14]    ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[21]    ; sdram:inst|refreshDelayCounter[21]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; sdram:inst|refreshDelayCounter[6]     ; sdram:inst|refreshDelayCounter[6]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; genlock:inst2|col_number[7]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.620      ;
; 0.298 ; genlock:inst2|vcount[10]              ; genlock:inst2|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; genlock:inst2|vcount[12]              ; genlock:inst2|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.300 ; genlock:inst2|vcount[11]              ; genlock:inst2|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.423      ;
; 0.304 ; sdram:inst|SdrAddress[1]              ; sdram:inst|SdrAddress[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; genlock:inst2|col_number[8]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.627      ;
; 0.305 ; genlock:inst2|vcount[4]               ; genlock:inst2|vcount[4]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; genlock:inst2|hcount[2]               ; genlock:inst2|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[2]              ; sdram:inst|SdrAddress[2]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[3]              ; sdram:inst|SdrAddress[3]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[7]              ; sdram:inst|SdrAddress[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[13]             ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[17]             ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|SdrAddress[23]             ; sdram:inst|SdrAddress[23]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sdram:inst|colStoreNr[7]              ; sdram:inst|colStoreNr[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; genlock:inst2|vcount[5]               ; genlock:inst2|vcount[5]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; genlock:inst2|vcount[6]               ; genlock:inst2|vcount[6]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; genlock:inst2|vcount[8]               ; genlock:inst2|vcount[8]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|SdrAddress[5]              ; sdram:inst|SdrAddress[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.186 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.195 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.316      ;
; 0.199 ; vgaout:inst7|hsync      ; vgaout:inst7|vga_out[1]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.320      ;
; 0.207 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.328      ;
; 0.208 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.329      ;
; 0.218 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.339      ;
; 0.289 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.410      ;
; 0.298 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.419      ;
; 0.305 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.429      ;
; 0.311 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.432      ;
; 0.316 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.437      ;
; 0.320 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.441      ;
; 0.323 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.444      ;
; 0.324 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.445      ;
; 0.338 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.459      ;
; 0.343 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.464      ;
; 0.369 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.490      ;
; 0.369 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.490      ;
; 0.369 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.490      ;
; 0.370 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.491      ;
; 0.370 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.491      ;
; 0.380 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.501      ;
; 0.380 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.501      ;
; 0.392 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.513      ;
; 0.402 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.523      ;
; 0.405 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.526      ;
; 0.412 ; vgaout:inst7|vsync      ; vgaout:inst7|vga_out[0]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.532      ;
; 0.447 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.568      ;
; 0.456 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.578      ;
; 0.459 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.580      ;
; 0.464 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.585      ;
; 0.466 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.588      ;
; 0.469 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.590      ;
; 0.470 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.591      ;
; 0.471 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.592      ;
; 0.471 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[4]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.593      ;
; 0.472 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.593      ;
; 0.472 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[9]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.592      ;
; 0.474 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.595      ;
; 0.477 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.598      ;
; 0.477 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.598      ;
; 0.479 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.600      ;
; 0.479 ; vgaout:inst7|scanline   ; vgaout:inst7|vga_out[8]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.600      ;
; 0.482 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.603      ;
; 0.484 ; vgaout:inst7|videov     ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.605      ;
; 0.485 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.606      ;
; 0.496 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.617      ;
; 0.505 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vga_out[7]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vga_out[6]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.626      ;
; 0.507 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vga_out[2]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.628      ;
; 0.508 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vga_out[5]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.629      ;
; 0.510 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.631      ;
; 0.515 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.637      ;
; 0.517 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.638      ;
; 0.517 ; vgaout:inst7|videoh     ; vgaout:inst7|vga_out[3]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.637      ;
; 0.519 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.641      ;
; 0.522 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.645      ;
; 0.529 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.650      ;
; 0.533 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.654      ;
; 0.535 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.656      ;
; 0.535 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.656      ;
; 0.536 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.657      ;
; 0.540 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.661      ;
; 0.540 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.661      ;
; 0.541 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.662      ;
; 0.541 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.662      ;
; 0.541 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.662      ;
; 0.548 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.669      ;
; 0.551 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.672      ;
; 0.551 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.672      ;
; 0.554 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.675      ;
; 0.569 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.690      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 7.142 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 1.534      ;
; 7.142 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 1.534      ;
; 7.142 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 1.534      ;
; 7.142 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 1.534      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.154 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.527      ;
; 7.246 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 1.430      ;
; 7.246 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 1.430      ;
; 7.246 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 1.430      ;
; 7.246 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.041     ; 1.430      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.258 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 1.423      ;
; 7.319 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.048     ; 1.350      ;
; 7.448 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.225      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 7.717 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.030     ; 0.970      ;
; 8.007 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.674      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.481 ; sdram:inst|rowStoreAck ; genlock:inst2|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.601      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.698 ; genlock:inst2|vblank   ; genlock:inst2|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.824      ;
; 0.910 ; genlock:inst2|hblank   ; genlock:inst2|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 1.042      ;
; 1.079 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.024      ; 1.187      ;
; 1.223 ; genlock:inst2|hblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 1.358      ;
; 1.223 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 1.358      ;
; 1.223 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 1.358      ;
; 1.223 ; genlock:inst2|hblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 1.358      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.234 ; genlock:inst2|hblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.354      ;
; 1.269 ; genlock:inst2|vblank   ; genlock:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 1.404      ;
; 1.269 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[2]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 1.404      ;
; 1.269 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[0]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 1.404      ;
; 1.269 ; genlock:inst2|vblank   ; genlock:inst2|dac_step[1]   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.051      ; 1.404      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
; 1.280 ; genlock:inst2|vblank   ; genlock:inst2|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 1.400      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[0]                                                                                      ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[10]                                                                                     ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[11]                                                                                     ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[12]                                                                                     ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[13]                                                                                     ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[14]                                                                                     ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[15]                                                                                     ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[1]                                                                                      ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[2]                                                                                      ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[3]                                                                                      ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[4]                                                                                      ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[5]                                                                                      ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[6]                                                                                      ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[7]                                                                                      ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[8]                                                                                      ;
; 4.117 ; 4.347        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sdram:inst|SdrDat[9]                                                                                      ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.118 ; 4.348        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[0]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[1]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[2]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[3]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[4]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[5]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[6]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:a_pixel[7]                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[0]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[1]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|\process_pixel:pixel[2]                                                                     ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|apple2                                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|artifact                                                                                    ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|artifact_mode                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[0]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[1]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[2]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[3]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[4]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[5]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|blue_adc[6]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[0]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[1]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[2]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[3]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[4]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[5]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[6]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[7]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[8]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|col_number[9]                                                                               ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[0]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[1]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|dac_step[2]                                                                                 ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[0]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[1]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[2]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[3]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[4]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[5]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|green_adc[6]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hblank                                                                                      ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[0]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[10]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[11]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[12]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[13]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[1]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[2]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[3]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[4]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[5]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[6]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[7]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[8]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hcount[9]                                                                                   ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|hsync                                                                                       ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[1]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|magenta[2]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|mode                                                                                        ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[0]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[1]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[2]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[3]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[4]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[5]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[6]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_adc[7]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[0]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[1]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[2]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[3]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[4]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[5]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[6]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|pixel_out[7]                                                                                ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[0]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[1]                                                                                  ;
; 4.148 ; 4.364        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst2|red_adc[2]                                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.588  ; 9.588        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.368 ; 10.368       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.411 ; 10.411       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.593 ; 19.823       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.624 ; 19.854       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[0]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.625 ; 19.841       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.626 ; 19.842       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[1]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[2]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[3]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[4]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[5]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[6]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[7]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[8]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vga_out[9]                                                                                   ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.654 ; 19.838       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 2.562 ; 2.863 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 2.659 ; 2.996 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 2.439 ; 2.734 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 2.318 ; 2.985 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.318 ; 2.985 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.241 ; 2.880 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.940 ; 2.562 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.199 ; 2.804 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.962 ; 2.564 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.981 ; 2.588 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.951 ; 2.543 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.906 ; 2.515 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.259 ; 2.927 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.199 ; 2.871 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.283 ; 2.954 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.260 ; 2.914 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.971 ; 2.607 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.176 ; 2.814 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.150 ; 2.801 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.967 ; 2.571 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 2.419 ; 3.108 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 2.145 ; 2.767 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 1.909 ; 2.514 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 2.136 ; 2.795 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 2.134 ; 2.746 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 0.829 ; 1.126 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 1.038 ; 1.307 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 2.160 ; 2.816 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; FP7          ; CLOCK_50   ; 2.393 ; 3.074 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -1.962 ; -2.234 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -1.980 ; -2.251 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -1.853 ; -2.094 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -1.493 ; -2.086 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -1.887 ; -2.538 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -1.813 ; -2.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.526 ; -2.131 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.777 ; -2.376 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.545 ; -2.133 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.563 ; -2.156 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.535 ; -2.113 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.493 ; -2.086 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.837 ; -2.493 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.775 ; -2.428 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.855 ; -2.508 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.838 ; -2.481 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.556 ; -2.175 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -1.758 ; -2.385 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -1.728 ; -2.361 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.550 ; -2.140 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.984 ; -2.654 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -1.727 ; -2.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -1.496 ; -2.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -1.714 ; -2.355 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -1.717 ; -2.319 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.467 ; -0.767 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -0.668 ; -0.941 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.737 ; -2.375 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; FP7          ; CLOCK_50   ; -1.966 ; -2.634 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.493 ; 3.750 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.551 ; 3.813 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.749 ; 4.008 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.294 ; 3.457 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.179 ; 3.357 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 3.294 ; 3.457 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 3.143 ; 3.295 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.894 ; 3.000 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 3.044 ; 3.179 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.601 ; 2.688 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.871 ; 2.974 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 3.015 ; 3.152 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 3.107 ; 3.259 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.251 ; 3.425 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.101 ; 3.249 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.115 ; 3.279 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 3.011 ; 3.153 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 3.026 ; 3.171 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 3.026 ; 3.171 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.852 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.623 ; 2.729 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.024 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.845 ; 4.075 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.296 ; 3.447 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.439 ; 3.607 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 3.315 ; 3.440 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.586 ; 3.746 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.259 ; 3.404 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.236 ; 3.375 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.234 ; 3.359 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.845 ; 4.075 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 3.316 ; 3.442 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.715 ; 3.884 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.727 ; 3.887 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.475 ; 3.622 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.397 ; 3.524 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 3.218 ; 3.338 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.752 ; 3.957 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.365 ; 3.515 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 3.247 ; 3.403 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 3.247 ; 3.403 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 3.037 ; 3.175 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.799 ; 2.903 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.993 ; 3.141 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.029 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 3.096 ; 3.239 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 2.789 ; 2.891 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 3.076 ; 3.222 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 3.209 ; 3.345 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 3.064 ; 3.197 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 3.107 ; 3.246 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 3.114 ; 3.268 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 2.959 ; 3.121 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 3.157 ; 3.327 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 3.082 ; 3.254 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.137 ; 3.385 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.193 ; 3.445 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.383 ; 3.633 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.282 ; 2.366 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.841 ; 3.013 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.948 ; 3.104 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.803 ; 2.949 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.564 ; 2.666 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.708 ; 2.837 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.282 ; 2.366 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.542 ; 2.641 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.680 ; 2.812 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.769 ; 2.915 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.910 ; 3.078 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.766 ; 2.909 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.780 ; 2.938 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.678 ; 2.814 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.524 ; 2.634 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.691 ; 2.830 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.524 ; 2.634 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.308 ; 2.410 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 0.775 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.876 ; 2.992 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.954 ; 3.101 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.092 ; 3.254 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.970 ; 3.090 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.230 ; 3.384 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.918 ; 3.059 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.897 ; 3.031 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.895 ; 3.016 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.478 ; 3.699 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.970 ; 3.092 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.353 ; 3.516 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.365 ; 3.518 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.123 ; 3.264 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.048 ; 3.170 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.876 ; 2.992 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.389 ; 3.586 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.020 ; 3.166 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.701 ; 2.834 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.903 ; 3.053 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.701 ; 2.834 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.476 ; 2.577 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.663 ; 2.806 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 0.779 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 2.758 ; 2.895 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 2.463 ; 2.561 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 2.738 ; 2.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 2.867 ; 2.997 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 2.731 ; 2.859 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 2.768 ; 2.902 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 2.779 ; 2.927 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 2.630 ; 2.787 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 2.819 ; 2.984 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 2.744 ; 2.910 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.538 ; 2.537 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.753 ; 2.752 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.722 ; 2.721 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.100 ; 3.086 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.847 ; 2.834 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.677 ; 2.676 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.541 ; 2.540 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.538 ; 2.537 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.255 ; 3.241 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.985 ; 2.971 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.847 ; 2.833 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.838 ; 2.824 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.892 ; 2.878 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.134 ; 3.120 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.916 ; 2.902 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.090 ; 3.076 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.108 ; 3.107 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.228 ; 2.227 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.436 ; 2.435 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.405 ; 2.404 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.759 ; 2.745 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.523 ; 2.510 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.362 ; 2.361 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.231 ; 2.230 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.228 ; 2.227 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.908 ; 2.894 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.649 ; 2.635 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.516 ; 2.502 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.508 ; 2.494 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.560 ; 2.546 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.792 ; 2.778 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.583 ; 2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.750 ; 2.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.777 ; 2.776 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.597     ; 2.598     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.836     ; 2.837     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.812     ; 2.813     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.222     ; 3.236     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.942     ; 2.955     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.756     ; 2.757     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.598     ; 2.599     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.597     ; 2.598     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.392     ; 3.406     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.099     ; 3.113     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.942     ; 2.956     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.930     ; 2.944     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.988     ; 3.002     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.241     ; 3.255     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.009     ; 3.023     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.217     ; 3.231     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.239     ; 3.240     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.285     ; 2.286     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.515     ; 2.516     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.492     ; 2.493     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.876     ; 2.890     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.614     ; 2.627     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.438     ; 2.439     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.287     ; 2.288     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.285     ; 2.286     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.039     ; 3.053     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.758     ; 2.772     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.607     ; 2.621     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.596     ; 2.610     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.651     ; 2.665     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.894     ; 2.908     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.671     ; 2.685     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.871     ; 2.885     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.902     ; 2.903     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 2.216  ; 0.141 ; 5.970    ; 0.481   ; 4.102               ;
;  CLOCK_50                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 9.588               ;
;  inst6|altpll_component|auto_generated|pll1|clk[0] ; 2.216  ; 0.141 ; 5.970    ; 0.481   ; 4.102               ;
;  inst6|altpll_component|auto_generated|pll1|clk[1] ; 35.264 ; 0.186 ; N/A      ; N/A     ; 19.589              ;
; Design-wide TNS                                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.242 ; 4.609 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.388 ; 4.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 4.045 ; 4.383 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.047 ; 4.547 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.047 ; 4.547 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.918 ; 4.357 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.383 ; 3.844 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.827 ; 4.268 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.420 ; 3.847 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.449 ; 3.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.392 ; 3.806 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.312 ; 3.774 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.913 ; 4.451 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.808 ; 4.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.979 ; 4.492 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.885 ; 4.417 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.419 ; 3.900 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.778 ; 4.286 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.705 ; 4.217 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.449 ; 3.867 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 4.231 ; 4.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.748 ; 4.232 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 3.308 ; 3.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; 3.706 ; 4.221 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; 3.737 ; 4.192 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 1.425 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 1.727 ; 1.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.745 ; 4.259 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; FP7          ; CLOCK_50   ; 4.158 ; 4.714 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -1.962 ; -2.234 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -1.980 ; -2.251 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -1.853 ; -2.094 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -1.493 ; -2.086 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -1.887 ; -2.538 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -1.813 ; -2.436 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.526 ; -2.131 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.777 ; -2.376 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.545 ; -2.133 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.563 ; -2.156 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.535 ; -2.113 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.493 ; -2.086 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -1.837 ; -2.493 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -1.775 ; -2.428 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -1.855 ; -2.508 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -1.838 ; -2.481 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.556 ; -2.175 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -1.758 ; -2.385 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -1.728 ; -2.361 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.550 ; -2.140 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.984 ; -2.654 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -1.727 ; -2.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -1.496 ; -2.085 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP5          ; CLOCK_50   ; -1.714 ; -2.355 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP6          ; CLOCK_50   ; -1.717 ; -2.319 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -0.467 ; -0.767 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -0.668 ; -0.941 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.737 ; -2.375 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; FP7          ; CLOCK_50   ; -1.966 ; -2.634 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 5.934 ; 6.126 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 6.063 ; 6.253 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 6.376 ; 6.548 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 5.714 ; 5.744 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 5.480 ; 5.506 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 5.714 ; 5.744 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 5.417 ; 5.440 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 4.935 ; 4.990 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 5.248 ; 5.260 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 4.465 ; 4.501 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 4.898 ; 4.945 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 5.186 ; 5.228 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 5.321 ; 5.381 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 5.630 ; 5.649 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 5.337 ; 5.362 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 5.396 ; 5.387 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 5.228 ; 5.269 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 5.215 ; 5.272 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 5.215 ; 5.272 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 4.910 ; 4.948 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 4.485 ; 4.539 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 1.722 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 6.425 ; 6.544 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 5.633 ; 5.673 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 5.899 ; 5.943 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 5.644 ; 5.642 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 6.159 ; 6.174 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 5.613 ; 5.598 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 5.576 ; 5.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 5.587 ; 5.545 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 6.412 ; 6.519 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 5.704 ; 5.696 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 6.393 ; 6.394 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 6.365 ; 6.402 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 6.001 ; 5.971 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 5.769 ; 5.807 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 5.538 ; 5.552 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 6.425 ; 6.544 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 5.814 ; 5.795 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 5.634 ; 5.628 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 5.634 ; 5.628 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 5.229 ; 5.236 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 4.829 ; 4.840 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 5.166 ; 5.208 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 1.710 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 5.335 ; 5.369 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 4.769 ; 4.804 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 5.272 ; 5.336 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 5.566 ; 5.578 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 5.309 ; 5.293 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 5.379 ; 5.414 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 5.376 ; 5.375 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 5.050 ; 5.113 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 5.443 ; 5.486 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 5.257 ; 5.374 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.137 ; 3.385 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.193 ; 3.445 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.383 ; 3.633 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.282 ; 2.366 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.841 ; 3.013 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.948 ; 3.104 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.803 ; 2.949 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.564 ; 2.666 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.708 ; 2.837 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.282 ; 2.366 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.542 ; 2.641 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.680 ; 2.812 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.769 ; 2.915 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.910 ; 3.078 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.766 ; 2.909 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.780 ; 2.938 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.678 ; 2.814 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.524 ; 2.634 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.691 ; 2.830 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.524 ; 2.634 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.308 ; 2.410 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ; 0.775 ;       ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.876 ; 2.992 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.954 ; 3.101 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.092 ; 3.254 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.970 ; 3.090 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 3.230 ; 3.384 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.918 ; 3.059 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.897 ; 3.031 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.895 ; 3.016 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 3.478 ; 3.699 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.970 ; 3.092 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 3.353 ; 3.516 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 3.365 ; 3.518 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 3.123 ; 3.264 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 3.048 ; 3.170 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.876 ; 2.992 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 3.389 ; 3.586 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.020 ; 3.166 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.701 ; 2.834 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.903 ; 3.053 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.701 ; 2.834 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.476 ; 2.577 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.663 ; 2.806 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CLK       ; CLOCK_50   ;       ; 0.779 ; Fall       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VGAB0          ; CLOCK_50   ; 2.758 ; 2.895 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAB1          ; CLOCK_50   ; 2.463 ; 2.561 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG0          ; CLOCK_50   ; 2.738 ; 2.879 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG1          ; CLOCK_50   ; 2.867 ; 2.997 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAG2          ; CLOCK_50   ; 2.731 ; 2.859 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAHS          ; CLOCK_50   ; 2.768 ; 2.902 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR0          ; CLOCK_50   ; 2.779 ; 2.927 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR1          ; CLOCK_50   ; 2.630 ; 2.787 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAR2          ; CLOCK_50   ; 2.819 ; 2.984 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
; VGAVS          ; CLOCK_50   ; 2.744 ; 2.910 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DRAM_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CKE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CS_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_RAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAVS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAHS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FP0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIFFB                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFBn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFG                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFGn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFR                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFRn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP7                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP6                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP4                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP5                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.99e-09 V                   ; 2.53 V              ; -0.0412 V           ; 0.279 V                              ; 0.088 V                              ; 1.14e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.99e-09 V                  ; 2.53 V             ; -0.0412 V          ; 0.279 V                             ; 0.088 V                             ; 1.14e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.99e-09 V                   ; 2.53 V              ; -0.0412 V           ; 0.279 V                              ; 0.088 V                              ; 1.14e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.99e-09 V                  ; 2.53 V             ; -0.0412 V          ; 0.279 V                             ; 0.088 V                             ; 1.14e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.99e-09 V                   ; 2.53 V              ; -0.0412 V           ; 0.279 V                              ; 0.088 V                              ; 1.14e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 3.99e-09 V                  ; 2.53 V             ; -0.0412 V          ; 0.279 V                             ; 0.088 V                             ; 1.14e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.99e-07 V                   ; 2.39 V              ; -0.0291 V           ; 0.081 V                              ; 0.039 V                              ; 1.9e-10 s                   ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.99e-07 V                  ; 2.39 V             ; -0.0291 V          ; 0.081 V                             ; 0.039 V                             ; 1.9e-10 s                  ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.99e-07 V                   ; 2.39 V              ; -0.0291 V           ; 0.081 V                              ; 0.039 V                              ; 1.9e-10 s                   ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.99e-07 V                  ; 2.39 V             ; -0.0291 V          ; 0.081 V                             ; 0.039 V                             ; 1.9e-10 s                  ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.99e-07 V                   ; 2.39 V              ; -0.0291 V           ; 0.081 V                              ; 0.039 V                              ; 1.9e-10 s                   ; 2.97e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.99e-07 V                  ; 2.39 V             ; -0.0291 V          ; 0.081 V                             ; 0.039 V                             ; 1.9e-10 s                  ; 2.97e-10 s                 ; Yes                       ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.65e-08 V                   ; 3.12 V              ; -0.147 V            ; 0.571 V                              ; 0.186 V                              ; 8.91e-11 s                  ; 1.76e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.65e-08 V                  ; 3.12 V             ; -0.147 V           ; 0.571 V                             ; 0.186 V                             ; 8.91e-11 s                 ; 1.76e-10 s                 ; No                        ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 14845      ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 942        ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 14845      ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 942        ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 51       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                 ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 51       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 50    ; 50   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sat Nov 15 11:05:34 2014
Info: Command: quartus_sta rgb2vga -c rgb2vga
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'rgb2vga.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 2.216
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.216         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    35.264         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.296         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.358         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 5.970
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.970         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.864
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.864         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.102
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.102         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.835         0.000 CLOCK_50 
    Info (332119):    19.593         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.895
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.895         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    35.717         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.288
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.288         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.312         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 6.250
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.250         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.772
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.772         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.109
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.109         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.817         0.000 CLOCK_50 
    Info (332119):    19.589         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 5.004
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.004         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    37.203         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.141
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.141         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.186         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 7.142
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.142         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.481
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.481         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.116
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.116         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.588         0.000 CLOCK_50 
    Info (332119):    19.593         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 486 megabytes
    Info: Processing ended: Sat Nov 15 11:05:37 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


