Timing Analyzer report for rom
Sat Mar 23 19:52:21 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'clk_div:clk_div2|cnt[23]'
 14. Slow 1200mV 85C Model Setup: 'clk_div:clk_div|cnt[11]'
 15. Slow 1200mV 85C Model Hold: 'clk_div:clk_div2|cnt[23]'
 16. Slow 1200mV 85C Model Hold: 'clk_div:clk_div|cnt[11]'
 17. Slow 1200mV 85C Model Hold: 'CLK'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CLK'
 26. Slow 1200mV 0C Model Setup: 'clk_div:clk_div2|cnt[23]'
 27. Slow 1200mV 0C Model Setup: 'clk_div:clk_div|cnt[11]'
 28. Slow 1200mV 0C Model Hold: 'clk_div:clk_div|cnt[11]'
 29. Slow 1200mV 0C Model Hold: 'CLK'
 30. Slow 1200mV 0C Model Hold: 'clk_div:clk_div2|cnt[23]'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'CLK'
 38. Fast 1200mV 0C Model Setup: 'clk_div:clk_div2|cnt[23]'
 39. Fast 1200mV 0C Model Setup: 'clk_div:clk_div|cnt[11]'
 40. Fast 1200mV 0C Model Hold: 'clk_div:clk_div2|cnt[23]'
 41. Fast 1200mV 0C Model Hold: 'clk_div:clk_div|cnt[11]'
 42. Fast 1200mV 0C Model Hold: 'CLK'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Output Ports
 57. Unconstrained Output Ports
 58. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; rom                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; CLK                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                      ;
; clk_div:clk_div2|cnt[23] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clk_div2|cnt[23] } ;
; clk_div:clk_div|cnt[11]  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:clk_div|cnt[11] }  ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 285.39 MHz ; 250.0 MHz       ; CLK                      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 684.46 MHz ; 238.04 MHz      ; clk_div:clk_div2|cnt[23] ; limit due to minimum period restriction (tmin)                ;
; 971.82 MHz ; 402.09 MHz      ; clk_div:clk_div|cnt[11]  ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -2.504 ; -37.137       ;
; clk_div:clk_div2|cnt[23] ; -0.461 ; -1.256        ;
; clk_div:clk_div|cnt[11]  ; -0.029 ; -0.029        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; clk_div:clk_div2|cnt[23] ; 0.448 ; 0.000         ;
; clk_div:clk_div|cnt[11]  ; 0.452 ; 0.000         ;
; CLK                      ; 0.465 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk_div:clk_div2|cnt[23] ; -3.201 ; -7.662        ;
; CLK                      ; -3.000 ; -40.175       ;
; clk_div:clk_div|cnt[11]  ; -1.487 ; -2.974        ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                 ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.504 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.424      ;
; -2.417 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.337      ;
; -2.409 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.329      ;
; -2.362 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.282      ;
; -2.264 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.184      ;
; -2.216 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.136      ;
; -2.118 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.038      ;
; -2.069 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.989      ;
; -1.979 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.899      ;
; -1.955 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.875      ;
; -1.952 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.872      ;
; -1.923 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.843      ;
; -1.920 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.840      ;
; -1.917 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.313      ;
; -1.914 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.310      ;
; -1.890 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.810      ;
; -1.882 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.278      ;
; -1.852 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.248      ;
; -1.833 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.753      ;
; -1.833 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.753      ;
; -1.825 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.745      ;
; -1.813 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div|cnt[11]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.733      ;
; -1.809 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.729      ;
; -1.809 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.729      ;
; -1.808 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.578     ; 2.231      ;
; -1.806 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.726      ;
; -1.795 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.191      ;
; -1.787 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.183      ;
; -1.778 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.698      ;
; -1.774 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.694      ;
; -1.771 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.167      ;
; -1.771 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.167      ;
; -1.768 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.164      ;
; -1.750 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.670      ;
; -1.748 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.668      ;
; -1.744 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.664      ;
; -1.742 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div|cnt[11]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.662      ;
; -1.740 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.136      ;
; -1.736 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.132      ;
; -1.721 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.578     ; 2.144      ;
; -1.710 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.106      ;
; -1.706 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.102      ;
; -1.687 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.607      ;
; -1.683 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div|cnt[11]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.603      ;
; -1.680 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.600      ;
; -1.679 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.599      ;
; -1.666 ; clk_div:clk_div2|cnt[20] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.578     ; 2.089      ;
; -1.663 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.583      ;
; -1.663 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.583      ;
; -1.663 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.583      ;
; -1.660 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.580      ;
; -1.659 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.579      ;
; -1.649 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.045      ;
; -1.642 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.038      ;
; -1.641 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.037      ;
; -1.636 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div|cnt[11]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.556      ;
; -1.632 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.552      ;
; -1.632 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.552      ;
; -1.628 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.548      ;
; -1.625 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.021      ;
; -1.625 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.021      ;
; -1.625 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.021      ;
; -1.622 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.018      ;
; -1.604 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.524      ;
; -1.602 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.522      ;
; -1.602 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.522      ;
; -1.598 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.518      ;
; -1.594 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.990      ;
; -1.594 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.990      ;
; -1.590 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.986      ;
; -1.568 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.578     ; 1.991      ;
; -1.564 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.960      ;
; -1.564 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.960      ;
; -1.560 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.956      ;
; -1.549 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div|cnt[11]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.469      ;
; -1.541 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.461      ;
; -1.534 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.454      ;
; -1.534 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.454      ;
; -1.533 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.453      ;
; -1.524 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div|cnt[11]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.444      ;
; -1.520 ; clk_div:clk_div2|cnt[22] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.578     ; 1.943      ;
; -1.517 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.437      ;
; -1.517 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.437      ;
; -1.517 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.437      ;
; -1.514 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.434      ;
; -1.514 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.434      ;
; -1.506 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.426      ;
; -1.503 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.899      ;
; -1.496 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.892      ;
; -1.496 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.892      ;
; -1.495 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.891      ;
; -1.486 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.406      ;
; -1.486 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.406      ;
; -1.485 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.405      ;
; -1.482 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.402      ;
; -1.479 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.875      ;
; -1.479 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.875      ;
; -1.476 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.872      ;
; -1.460 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.380      ;
; -1.456 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.376      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:clk_div2|cnt[23]'                                                                                                                                                                                                     ;
+--------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.461 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; 0.391      ; 1.853      ;
; -0.460 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; 0.391      ; 1.852      ;
; -0.419 ; rom_fetcher:rom_fetcher|pc[2] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.173     ; 1.294      ;
; -0.376 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[1]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.081     ; 1.296      ;
; -0.365 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|pc[1]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.081     ; 1.285      ;
; -0.213 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; 0.319      ; 1.580      ;
; -0.019 ; rom_fetcher:rom_fetcher|pc[2] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.101     ; 0.919      ;
; 0.062  ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[0]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.081     ; 0.858      ;
; 0.140  ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; 0.319      ; 1.227      ;
+--------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div:clk_div|cnt[11]'                                                                                          ;
+--------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+
; -0.029 ; hex_display:hd|i[0] ; hex_display:hd|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.082     ; 0.948      ;
; 0.061  ; hex_display:hd|i[0] ; hex_display:hd|i[0] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; hex_display:hd|i[1] ; hex_display:hd|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.082     ; 0.858      ;
+--------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:clk_div2|cnt[23]'                                                                                                                                                                                                     ;
+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.448 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.479      ; 1.181      ;
; 0.465 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[0]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.081      ; 0.758      ;
; 0.488 ; rom_fetcher:rom_fetcher|pc[2] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.101      ; 0.801      ;
; 0.634 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.573      ; 1.419      ;
; 0.634 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.573      ; 1.419      ;
; 0.756 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.479      ; 1.489      ;
; 0.783 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|pc[1]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.081      ; 1.076      ;
; 0.784 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[1]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.081      ; 1.077      ;
; 0.977 ; rom_fetcher:rom_fetcher|pc[2] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.007      ; 1.238      ;
+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div:clk_div|cnt[11]'                                                                                          ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.452 ; hex_display:hd|i[1] ; hex_display:hd|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; hex_display:hd|i[0] ; hex_display:hd|i[0] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.082      ; 0.758      ;
; 0.533 ; hex_display:hd|i[0] ; hex_display:hd|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.082      ; 0.827      ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                 ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.465 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.758      ;
; 0.595 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.385      ;
; 0.612 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.402      ;
; 0.716 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.030      ;
; 0.718 ; clk_div:clk_div2|cnt[22] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.032      ;
; 0.718 ; clk_div:clk_div2|cnt[20] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.032      ;
; 0.718 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.032      ;
; 0.720 ; clk_div:clk_div2|cnt[21] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.034      ;
; 0.720 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.034      ;
; 0.726 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.516      ;
; 0.734 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.524      ;
; 0.735 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.525      ;
; 0.737 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.743 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.533      ;
; 0.752 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.542      ;
; 0.752 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.542      ;
; 0.761 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.765 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.782 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.075      ;
; 0.782 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.075      ;
; 0.865 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.655      ;
; 0.866 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.656      ;
; 0.874 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.664      ;
; 0.874 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.664      ;
; 0.875 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.665      ;
; 0.883 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.673      ;
; 0.883 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.673      ;
; 0.890 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.680      ;
; 0.892 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.682      ;
; 0.892 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.682      ;
; 1.005 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.795      ;
; 1.005 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.795      ;
; 1.006 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.796      ;
; 1.014 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.804      ;
; 1.014 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.804      ;
; 1.021 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.811      ;
; 1.023 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.813      ;
; 1.023 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.813      ;
; 1.030 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.820      ;
; 1.032 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.822      ;
; 1.039 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.829      ;
; 1.056 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.846      ;
; 1.071 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.385      ;
; 1.072 ; clk_div:clk_div2|cnt[20] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.386      ;
; 1.079 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.393      ;
; 1.081 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.395      ;
; 1.081 ; clk_div:clk_div2|cnt[21] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.395      ;
; 1.088 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.402      ;
; 1.090 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.404      ;
; 1.091 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.384      ;
; 1.098 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.391      ;
; 1.100 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.393      ;
; 1.107 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.400      ;
; 1.109 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.402      ;
; 1.116 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.124 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.133 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.428      ;
; 1.145 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.935      ;
; 1.145 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.935      ;
; 1.154 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.944      ;
; 1.161 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.951      ;
; 1.163 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.953      ;
; 1.170 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.960      ;
; 1.170 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.960      ;
; 1.179 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.969      ;
; 1.180 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.970      ;
; 1.187 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.977      ;
; 1.196 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.986      ;
; 1.196 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.986      ;
; 1.202 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.516      ;
; 1.203 ; clk_div:clk_div2|cnt[20] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.517      ;
; 1.211 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.525      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                        ;
+-------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+-------------+-----------------+--------------------------+---------------------------------------------------------------+
; 322.89 MHz  ; 250.0 MHz       ; CLK                      ; limit due to minimum period restriction (max I/O toggle rate) ;
; 722.54 MHz  ; 238.04 MHz      ; clk_div:clk_div2|cnt[23] ; limit due to minimum period restriction (tmin)                ;
; 1074.11 MHz ; 402.09 MHz      ; clk_div:clk_div|cnt[11]  ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -2.097 ; -30.487       ;
; clk_div:clk_div2|cnt[23] ; -0.384 ; -0.939        ;
; clk_div:clk_div|cnt[11]  ; 0.069  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; clk_div:clk_div|cnt[11]  ; 0.402 ; 0.000         ;
; CLK                      ; 0.416 ; 0.000         ;
; clk_div:clk_div2|cnt[23] ; 0.417 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; clk_div:clk_div2|cnt[23] ; -3.201 ; -7.662        ;
; CLK                      ; -3.000 ; -40.175       ;
; clk_div:clk_div|cnt[11]  ; -1.487 ; -2.974        ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.097 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.026      ;
; -2.018 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.947      ;
; -2.010 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.939      ;
; -1.976 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.905      ;
; -1.885 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.814      ;
; -1.849 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.778      ;
; -1.759 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.688      ;
; -1.723 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.652      ;
; -1.643 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.572      ;
; -1.640 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.569      ;
; -1.639 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.568      ;
; -1.596 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.525      ;
; -1.593 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.522      ;
; -1.573 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.950      ;
; -1.569 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.946      ;
; -1.554 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.483      ;
; -1.535 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.540     ; 1.997      ;
; -1.523 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.900      ;
; -1.518 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.447      ;
; -1.517 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.446      ;
; -1.514 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.443      ;
; -1.514 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.443      ;
; -1.513 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.442      ;
; -1.506 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.435      ;
; -1.499 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div|cnt[11]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.428      ;
; -1.488 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div|cnt[11]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.417      ;
; -1.484 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.861      ;
; -1.472 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.401      ;
; -1.467 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.396      ;
; -1.455 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.540     ; 1.917      ;
; -1.448 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.825      ;
; -1.447 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.824      ;
; -1.447 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.376      ;
; -1.444 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.821      ;
; -1.443 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.820      ;
; -1.436 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.813      ;
; -1.433 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.362      ;
; -1.429 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div|cnt[11]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.358      ;
; -1.428 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.357      ;
; -1.413 ; clk_div:clk_div2|cnt[20] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.540     ; 1.875      ;
; -1.402 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.779      ;
; -1.397 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.774      ;
; -1.392 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.321      ;
; -1.392 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.321      ;
; -1.391 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.320      ;
; -1.388 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.317      ;
; -1.387 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.316      ;
; -1.381 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.310      ;
; -1.380 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.309      ;
; -1.364 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.293      ;
; -1.363 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.740      ;
; -1.358 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.735      ;
; -1.348 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div|cnt[11]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.277      ;
; -1.346 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.275      ;
; -1.345 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.274      ;
; -1.341 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.270      ;
; -1.323 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.540     ; 1.785      ;
; -1.322 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.251      ;
; -1.322 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.699      ;
; -1.322 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.699      ;
; -1.321 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.698      ;
; -1.318 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.695      ;
; -1.317 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.694      ;
; -1.311 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.688      ;
; -1.310 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.687      ;
; -1.308 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div|cnt[11]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.237      ;
; -1.307 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.236      ;
; -1.306 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.235      ;
; -1.302 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.231      ;
; -1.287 ; clk_div:clk_div2|cnt[22] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.540     ; 1.749      ;
; -1.276 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.653      ;
; -1.275 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.652      ;
; -1.271 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.648      ;
; -1.266 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.195      ;
; -1.266 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.195      ;
; -1.265 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.194      ;
; -1.262 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.191      ;
; -1.262 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.191      ;
; -1.261 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.190      ;
; -1.255 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.184      ;
; -1.255 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.184      ;
; -1.254 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.183      ;
; -1.249 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div|cnt[11]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.178      ;
; -1.237 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.614      ;
; -1.236 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.613      ;
; -1.232 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.609      ;
; -1.231 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.160      ;
; -1.220 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.149      ;
; -1.219 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.148      ;
; -1.219 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.148      ;
; -1.215 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.144      ;
; -1.197 ; clk_div:clk_div2|cnt[21] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.540     ; 1.659      ;
; -1.197 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.126      ;
; -1.196 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.573      ;
; -1.196 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.573      ;
; -1.192 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.569      ;
; -1.192 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.569      ;
; -1.185 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.562      ;
; -1.185 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.562      ;
; -1.184 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.561      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:clk_div2|cnt[23]'                                                                                                                                                                                                      ;
+--------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.384 ; rom_fetcher:rom_fetcher|pc[2] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.180     ; 1.243      ;
; -0.316 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; 0.373      ; 1.691      ;
; -0.313 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; 0.373      ; 1.688      ;
; -0.239 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[1]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.072     ; 1.169      ;
; -0.230 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|pc[1]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.072     ; 1.160      ;
; -0.189 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; 0.283      ; 1.511      ;
; 0.077  ; rom_fetcher:rom_fetcher|pc[2] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.090     ; 0.835      ;
; 0.149  ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; 0.283      ; 1.173      ;
; 0.160  ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[0]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.072     ; 0.770      ;
+--------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div:clk_div|cnt[11]'                                                                                          ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.069 ; hex_display:hd|i[0] ; hex_display:hd|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.072     ; 0.861      ;
; 0.160 ; hex_display:hd|i[0] ; hex_display:hd|i[0] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160 ; hex_display:hd|i[1] ; hex_display:hd|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.072     ; 0.770      ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:clk_div|cnt[11]'                                                                                           ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.402 ; hex_display:hd|i[1] ; hex_display:hd|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; hex_display:hd|i[0] ; hex_display:hd|i[0] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.072      ; 0.684      ;
; 0.494 ; hex_display:hd|i[0] ; hex_display:hd|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.072      ; 0.761      ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.416 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.684      ;
; 0.544 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.279      ;
; 0.553 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.288      ;
; 0.638 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.373      ;
; 0.660 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.395      ;
; 0.665 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.400      ;
; 0.666 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.401      ;
; 0.666 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.953      ;
; 0.667 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.954      ;
; 0.669 ; clk_div:clk_div2|cnt[22] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.956      ;
; 0.669 ; clk_div:clk_div2|cnt[20] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.956      ;
; 0.672 ; clk_div:clk_div2|cnt[21] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.959      ;
; 0.672 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.959      ;
; 0.675 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.410      ;
; 0.677 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.412      ;
; 0.685 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.956      ;
; 0.705 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.711 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.729 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.997      ;
; 0.730 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.998      ;
; 0.759 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.494      ;
; 0.760 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.495      ;
; 0.782 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.517      ;
; 0.782 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.517      ;
; 0.786 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.521      ;
; 0.787 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.522      ;
; 0.788 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.523      ;
; 0.796 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.531      ;
; 0.797 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.532      ;
; 0.799 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.534      ;
; 0.880 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.615      ;
; 0.881 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.616      ;
; 0.882 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.617      ;
; 0.903 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.638      ;
; 0.904 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.639      ;
; 0.904 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.639      ;
; 0.908 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.643      ;
; 0.909 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.644      ;
; 0.918 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.653      ;
; 0.921 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.656      ;
; 0.930 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.665      ;
; 0.939 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.674      ;
; 0.986 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.273      ;
; 0.988 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.275      ;
; 0.989 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.276      ;
; 0.989 ; clk_div:clk_div2|cnt[21] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.276      ;
; 0.993 ; clk_div:clk_div2|cnt[20] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.280      ;
; 1.001 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.288      ;
; 1.002 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.737      ;
; 1.003 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.738      ;
; 1.004 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.272      ;
; 1.005 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.293      ;
; 1.009 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.277      ;
; 1.010 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.278      ;
; 1.019 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.287      ;
; 1.022 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.290      ;
; 1.024 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.759      ;
; 1.025 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.293      ;
; 1.025 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.760      ;
; 1.026 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.761      ;
; 1.027 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.297      ;
; 1.030 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.765      ;
; 1.031 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.299      ;
; 1.031 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.300      ;
; 1.040 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.775      ;
; 1.040 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.308      ;
; 1.041 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.309      ;
; 1.041 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.309      ;
; 1.044 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.781      ;
; 1.052 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.787      ;
; 1.052 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.787      ;
; 1.061 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.796      ;
; 1.062 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.797      ;
; 1.080 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.367      ;
; 1.087 ; clk_div:clk_div2|cnt[20] ; clk_div:clk_div2|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.374      ;
; 1.103 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.371      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div:clk_div2|cnt[23]'                                                                                                                                                                                                      ;
+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.417 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[0]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.072      ; 0.684      ;
; 0.427 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.424      ; 1.081      ;
; 0.451 ; rom_fetcher:rom_fetcher|pc[2] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.090      ; 0.736      ;
; 0.566 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.535      ; 1.296      ;
; 0.566 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.535      ; 1.296      ;
; 0.692 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.424      ; 1.346      ;
; 0.730 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|pc[1]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.072      ; 0.997      ;
; 0.733 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[1]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.072      ; 1.000      ;
; 0.923 ; rom_fetcher:rom_fetcher|pc[2] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; -0.021     ; 1.132      ;
+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -0.561 ; -3.969        ;
; clk_div:clk_div2|cnt[23] ; 0.355  ; 0.000         ;
; clk_div:clk_div|cnt[11]  ; 0.552  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; clk_div:clk_div2|cnt[23] ; 0.153 ; 0.000         ;
; clk_div:clk_div|cnt[11]  ; 0.186 ; 0.000         ;
; CLK                      ; 0.193 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLK                      ; -3.000 ; -29.738       ;
; clk_div:clk_div2|cnt[23] ; -1.000 ; -4.000        ;
; clk_div:clk_div|cnt[11]  ; -1.000 ; -2.000        ;
+--------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                              ;
+--------+--------------------------+--------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------------------+-------------+--------------+------------+------------+
; -0.561 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.511      ;
; -0.518 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.468      ;
; -0.516 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.466      ;
; -0.497 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.447      ;
; -0.477 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; CLK         ; 0.500        ; 1.148      ; 2.207      ;
; -0.454 ; clk_div:clk_div|cnt[11]  ; clk_div:clk_div|cnt[11]  ; clk_div:clk_div|cnt[11]  ; CLK         ; 0.500        ; 1.148      ; 2.184      ;
; -0.449 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.399      ;
; -0.429 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.379      ;
; -0.381 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.331      ;
; -0.361 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.311      ;
; -0.312 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.262      ;
; -0.304 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.447      ;
; -0.300 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.443      ;
; -0.295 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.438      ;
; -0.294 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.437      ;
; -0.293 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[16] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.243      ;
; -0.293 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.243      ;
; -0.289 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[15] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.239      ;
; -0.284 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[16] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.234      ;
; -0.283 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[16] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.233      ;
; -0.257 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.400      ;
; -0.255 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.398      ;
; -0.246 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[15] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.196      ;
; -0.245 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.195      ;
; -0.244 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[15] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.194      ;
; -0.243 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div|cnt[11]  ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.193      ;
; -0.240 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.383      ;
; -0.236 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.379      ;
; -0.236 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.379      ;
; -0.232 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.375      ;
; -0.229 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[16] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.179      ;
; -0.227 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.370      ;
; -0.226 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.369      ;
; -0.226 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.369      ;
; -0.225 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[14] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.175      ;
; -0.225 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[15] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.175      ;
; -0.221 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[13] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.171      ;
; -0.216 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[14] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.166      ;
; -0.215 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[16] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.165      ;
; -0.215 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[14] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.165      ;
; -0.213 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.163      ;
; -0.207 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.238     ; 0.956      ;
; -0.197 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div|cnt[11]  ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.147      ;
; -0.189 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.332      ;
; -0.188 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.331      ;
; -0.187 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.330      ;
; -0.183 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div|cnt[11]  ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.133      ;
; -0.178 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[13] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.128      ;
; -0.177 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[15] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.127      ;
; -0.176 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[13] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.126      ;
; -0.172 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.315      ;
; -0.172 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.315      ;
; -0.168 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.311      ;
; -0.168 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.311      ;
; -0.168 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.311      ;
; -0.164 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.307      ;
; -0.164 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.114      ;
; -0.162 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.238     ; 0.911      ;
; -0.161 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[16] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.111      ;
; -0.161 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div|cnt[11]  ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.111      ;
; -0.161 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[14] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.111      ;
; -0.159 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.302      ;
; -0.158 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.301      ;
; -0.158 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.301      ;
; -0.158 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.301      ;
; -0.157 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[12] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.107      ;
; -0.157 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[15] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.107      ;
; -0.157 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[13] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.107      ;
; -0.153 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[11] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.103      ;
; -0.148 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[12] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.098      ;
; -0.147 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[16] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.097      ;
; -0.147 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[14] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.097      ;
; -0.147 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[12] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.097      ;
; -0.146 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.096      ;
; -0.144 ; clk_div:clk_div2|cnt[20] ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.238     ; 0.893      ;
; -0.121 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.264      ;
; -0.120 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.263      ;
; -0.120 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.263      ;
; -0.119 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.262      ;
; -0.116 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div|cnt[11]  ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.066      ;
; -0.110 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div|cnt[11]  ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.060      ;
; -0.110 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[11] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.060      ;
; -0.109 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[15] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.059      ;
; -0.109 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[13] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.059      ;
; -0.108 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[11] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.058      ;
; -0.104 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.247      ;
; -0.104 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.247      ;
; -0.104 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.247      ;
; -0.100 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.243      ;
; -0.100 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.243      ;
; -0.100 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.243      ;
; -0.097 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.047      ;
; -0.096 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[23] ; CLK                      ; CLK         ; 1.000        ; -0.238     ; 0.845      ;
; -0.093 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[16] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.043      ;
; -0.093 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[14] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.043      ;
; -0.093 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[12] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.043      ;
; -0.090 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.233      ;
; -0.090 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.233      ;
; -0.090 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 1.000        ; 0.156      ; 1.233      ;
; -0.089 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[10] ; CLK                      ; CLK         ; 1.000        ; -0.037     ; 1.039      ;
+--------+--------------------------+--------------------------+--------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:clk_div2|cnt[23]'                                                                                                                                                                                                     ;
+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.355 ; rom_fetcher:rom_fetcher|pc[2] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.056     ; 0.598      ;
; 0.384 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; 0.156      ; 0.759      ;
; 0.386 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; 0.156      ; 0.757      ;
; 0.397 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[1]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.036     ; 0.554      ;
; 0.400 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|pc[1]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.036     ; 0.551      ;
; 0.442 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; 0.145      ; 0.712      ;
; 0.558 ; rom_fetcher:rom_fetcher|pc[2] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.045     ; 0.384      ;
; 0.583 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; 0.145      ; 0.571      ;
; 0.592 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[0]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 1.000        ; -0.036     ; 0.359      ;
+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div:clk_div|cnt[11]'                                                                                          ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.552 ; hex_display:hd|i[0] ; hex_display:hd|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.037     ; 0.398      ;
; 0.591 ; hex_display:hd|i[0] ; hex_display:hd|i[0] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; hex_display:hd|i[1] ; hex_display:hd|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 1.000        ; -0.037     ; 0.359      ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:clk_div2|cnt[23]'                                                                                                                                                                                                      ;
+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                                                                                             ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.153 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.225      ; 0.482      ;
; 0.194 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[0]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; rom_fetcher:rom_fetcher|pc[2] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.045      ; 0.324      ;
; 0.263 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.237      ; 0.584      ;
; 0.264 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[2]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.237      ; 0.585      ;
; 0.274 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.225      ; 0.603      ;
; 0.311 ; rom_fetcher:rom_fetcher|pc[1] ; rom_fetcher:rom_fetcher|pc[1]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; rom_fetcher:rom_fetcher|pc[0] ; rom_fetcher:rom_fetcher|pc[1]                                                                                       ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.036      ; 0.433      ;
; 0.365 ; rom_fetcher:rom_fetcher|pc[2] ; rom_fetcher:rom_fetcher|rom:rom|altsyncram:mem_rtl_0|altsyncram_p261:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 0.000        ; 0.033      ; 0.502      ;
+-------+-------------------------------+---------------------------------------------------------------------------------------------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div:clk_div|cnt[11]'                                                                                           ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.186 ; hex_display:hd|i[1] ; hex_display:hd|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; hex_display:hd|i[0] ; hex_display:hd|i[0] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.037      ; 0.314      ;
; 0.217 ; hex_display:hd|i[0] ; hex_display:hd|i[1] ; clk_div:clk_div|cnt[11] ; clk_div:clk_div|cnt[11] ; 0.000        ; 0.037      ; 0.338      ;
+-------+---------------------+---------------------+-------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                              ;
+-------+--------------------------+--------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.193 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[0]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.314      ;
; 0.242 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.564      ;
; 0.254 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.576      ;
; 0.285 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; clk_div:clk_div2|cnt[22] ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; clk_div:clk_div2|cnt[20] ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.415      ;
; 0.287 ; clk_div:clk_div2|cnt[21] ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.416      ;
; 0.287 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.416      ;
; 0.292 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[11] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[12] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[16] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[14] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[13] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.303 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[2]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[6]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[4]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[3]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.627      ;
; 0.306 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.308 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.630      ;
; 0.308 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.630      ;
; 0.310 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[1]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[1]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.432      ;
; 0.317 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.639      ;
; 0.320 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.642      ;
; 0.320 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.642      ;
; 0.371 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.693      ;
; 0.371 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.693      ;
; 0.373 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.695      ;
; 0.374 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.696      ;
; 0.374 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.696      ;
; 0.383 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.705      ;
; 0.383 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.705      ;
; 0.384 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.706      ;
; 0.386 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.708      ;
; 0.386 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.708      ;
; 0.425 ; clk_div:clk_div|cnt[11]  ; clk_div:clk_div|cnt[11]  ; clk_div:clk_div|cnt[11]  ; CLK         ; 0.000        ; 1.193      ; 1.837      ;
; 0.434 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.563      ;
; 0.435 ; clk_div:clk_div2|cnt[20] ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.564      ;
; 0.436 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.758      ;
; 0.437 ; clk_div:clk_div2|cnt[16] ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.759      ;
; 0.437 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.759      ;
; 0.439 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.761      ;
; 0.440 ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; CLK         ; 0.000        ; 1.193      ; 1.852      ;
; 0.440 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.762      ;
; 0.442 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[13] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.564      ;
; 0.444 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.573      ;
; 0.445 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; clk_div:clk_div2|cnt[21] ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.574      ;
; 0.447 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.576      ;
; 0.447 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.769      ;
; 0.448 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.577      ;
; 0.449 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.771      ;
; 0.449 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.771      ;
; 0.450 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[12] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.571      ;
; 0.450 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.772      ;
; 0.450 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[19] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.772      ;
; 0.452 ; clk_div:clk_div2|cnt[15] ; clk_div:clk_div2|cnt[16] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[14] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clk_div:clk_div2|cnt[2]  ; clk_div:clk_div2|cnt[3]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.774      ;
; 0.453 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[11] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clk_div:clk_div2|cnt[11] ; clk_div:clk_div2|cnt[13] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; clk_div:clk_div2|cnt[8]  ; clk_div:clk_div2|cnt[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; clk_div:clk_div2|cnt[6]  ; clk_div:clk_div2|cnt[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; clk_div:clk_div2|cnt[4]  ; clk_div:clk_div2|cnt[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; clk_div:clk_div2|cnt[13] ; clk_div:clk_div2|cnt[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.462 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[2]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[10] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[17] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.784      ;
; 0.463 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[8]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[4]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[6]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[2]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; clk_div:clk_div2|cnt[1]  ; clk_div:clk_div2|cnt[3]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; clk_div:clk_div2|cnt[9]  ; clk_div:clk_div2|cnt[11] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; clk_div:clk_div2|cnt[7]  ; clk_div:clk_div2|cnt[9]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; clk_div:clk_div2|cnt[3]  ; clk_div:clk_div2|cnt[5]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.467 ; clk_div:clk_div2|cnt[5]  ; clk_div:clk_div2|cnt[7]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; clk_div:clk_div2|cnt[0]  ; clk_div:clk_div2|cnt[3]  ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.497 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.626      ;
; 0.498 ; clk_div:clk_div2|cnt[20] ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.627      ;
; 0.500 ; clk_div:clk_div2|cnt[18] ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.629      ;
; 0.502 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.824      ;
; 0.503 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.825      ;
; 0.505 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[14] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.827      ;
; 0.506 ; clk_div:clk_div2|cnt[14] ; clk_div:clk_div2|cnt[16] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.627      ;
; 0.508 ; clk_div:clk_div2|cnt[12] ; clk_div:clk_div2|cnt[15] ; CLK                      ; CLK         ; 0.000        ; 0.037      ; 0.629      ;
; 0.510 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[20] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.639      ;
; 0.511 ; clk_div:clk_div2|cnt[19] ; clk_div:clk_div2|cnt[22] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.640      ;
; 0.513 ; clk_div:clk_div2|cnt[17] ; clk_div:clk_div2|cnt[21] ; CLK                      ; CLK         ; 0.000        ; 0.045      ; 0.642      ;
; 0.513 ; clk_div:clk_div2|cnt[10] ; clk_div:clk_div2|cnt[18] ; CLK                      ; CLK         ; 0.000        ; 0.238      ; 0.835      ;
+-------+--------------------------+--------------------------+--------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -2.504  ; 0.153 ; N/A      ; N/A     ; -3.201              ;
;  CLK                      ; -2.504  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  clk_div:clk_div2|cnt[23] ; -0.461  ; 0.153 ; N/A      ; N/A     ; -3.201              ;
;  clk_div:clk_div|cnt[11]  ; -0.029  ; 0.186 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS           ; -38.422 ; 0.0   ; 0.0      ; 0.0     ; -50.811             ;
;  CLK                      ; -37.137 ; 0.000 ; N/A      ; N/A     ; -40.175             ;
;  clk_div:clk_div2|cnt[23] ; -1.256  ; 0.000 ; N/A      ; N/A     ; -7.662              ;
;  clk_div:clk_div|cnt[11]  ; -0.029  ; 0.000 ; N/A      ; N/A     ; -2.974              ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DS_EN1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_A          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_B          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_C          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_D          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_E          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_F          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_G          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLK                      ; CLK                      ; 310      ; 0        ; 0        ; 0        ;
; clk_div:clk_div2|cnt[23] ; CLK                      ; 1        ; 1        ; 0        ; 0        ;
; clk_div:clk_div|cnt[11]  ; CLK                      ; 1        ; 1        ; 0        ; 0        ;
; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 9        ; 0        ; 0        ; 0        ;
; clk_div:clk_div|cnt[11]  ; clk_div:clk_div|cnt[11]  ; 3        ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CLK                      ; CLK                      ; 310      ; 0        ; 0        ; 0        ;
; clk_div:clk_div2|cnt[23] ; CLK                      ; 1        ; 1        ; 0        ; 0        ;
; clk_div:clk_div|cnt[11]  ; CLK                      ; 1        ; 1        ; 0        ; 0        ;
; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; 9        ; 0        ; 0        ; 0        ;
; clk_div:clk_div|cnt[11]  ; clk_div:clk_div|cnt[11]  ; 3        ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 29    ; 29   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLK                      ; CLK                      ; Base ; Constrained ;
; clk_div:clk_div2|cnt[23] ; clk_div:clk_div2|cnt[23] ; Base ; Constrained ;
; clk_div:clk_div|cnt[11]  ; clk_div:clk_div|cnt[11]  ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DS_A        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_B        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_C        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_D        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_E        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN1      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN2      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN3      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_F        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_G        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DS_A        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_B        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_C        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_D        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_E        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN1      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN2      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN3      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_F        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_G        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Mar 23 19:52:19 2019
Info: Command: quartus_sta rom -c rom
Info: qsta_default_script.tcl version: #1
Warning (12473): User specified to use only one processors but 4 processors were detected which could be used to decrease run time.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rom.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_div:clk_div2|cnt[23] clk_div:clk_div2|cnt[23]
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name clk_div:clk_div|cnt[11] clk_div:clk_div|cnt[11]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.504
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.504             -37.137 CLK 
    Info (332119):    -0.461              -1.256 clk_div:clk_div2|cnt[23] 
    Info (332119):    -0.029              -0.029 clk_div:clk_div|cnt[11] 
Info (332146): Worst-case hold slack is 0.448
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.448               0.000 clk_div:clk_div2|cnt[23] 
    Info (332119):     0.452               0.000 clk_div:clk_div|cnt[11] 
    Info (332119):     0.465               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201              -7.662 clk_div:clk_div2|cnt[23] 
    Info (332119):    -3.000             -40.175 CLK 
    Info (332119):    -1.487              -2.974 clk_div:clk_div|cnt[11] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.097
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.097             -30.487 CLK 
    Info (332119):    -0.384              -0.939 clk_div:clk_div2|cnt[23] 
    Info (332119):     0.069               0.000 clk_div:clk_div|cnt[11] 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk_div:clk_div|cnt[11] 
    Info (332119):     0.416               0.000 CLK 
    Info (332119):     0.417               0.000 clk_div:clk_div2|cnt[23] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201              -7.662 clk_div:clk_div2|cnt[23] 
    Info (332119):    -3.000             -40.175 CLK 
    Info (332119):    -1.487              -2.974 clk_div:clk_div|cnt[11] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.561
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.561              -3.969 CLK 
    Info (332119):     0.355               0.000 clk_div:clk_div2|cnt[23] 
    Info (332119):     0.552               0.000 clk_div:clk_div|cnt[11] 
Info (332146): Worst-case hold slack is 0.153
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.153               0.000 clk_div:clk_div2|cnt[23] 
    Info (332119):     0.186               0.000 clk_div:clk_div|cnt[11] 
    Info (332119):     0.193               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -29.738 CLK 
    Info (332119):    -1.000              -4.000 clk_div:clk_div2|cnt[23] 
    Info (332119):    -1.000              -2.000 clk_div:clk_div|cnt[11] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 775 megabytes
    Info: Processing ended: Sat Mar 23 19:52:21 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


