# Proyecto-Final-Arquitectura-de-Computadoras-d03-Pipeline-MIPS-y-Decodificador.
Proyecto final de la materia de Arquitectura de Computadoras. Consiste en un Pipeline MIPS de 5 etapas en Verilog (usando el programa de ModelSim) y de un decodificador en Python que decodifica instrucciones MIPS (assembly) a binario (Big Endian).
