<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Transitional//EN"
  "http://www.w3.org/TR/xhtml1/DTD/xhtml1-transitional.dtd">


<html xmlns="http://www.w3.org/1999/xhtml">
  <head>
    <meta http-equiv="Content-Type" content="text/html; charset=utf-8" />
    
    <title>CPLD &amp; Jtag &mdash; gpJtag alpha documentation</title>
    
    <link rel="stylesheet" href="_static/basic.css" type="text/css" />
    <link rel="stylesheet" href="_static/pygments.css" type="text/css" />
    
    <script type="text/javascript">
      var DOCUMENTATION_OPTIONS = {
        URL_ROOT:    './',
        VERSION:     'alpha',
        COLLAPSE_INDEX: false,
        FILE_SUFFIX: '.html',
        HAS_SOURCE:  true
      };
    </script>
    <script type="text/javascript" src="_static/jquery.js"></script>
    <script type="text/javascript" src="_static/underscore.js"></script>
    <script type="text/javascript" src="_static/doctools.js"></script>
    <link rel="top" title="gpJtag alpha documentation" href="index.html" />
    <link rel="up" title="中文版" href="index_chs.html" />
    <link rel="next" title="STM32F1的USB介绍" href="stm32_usb_chs.html" />
    <link rel="prev" title="前言" href="intro_chs.html" />
   
   <link rel="stylesheet" type="text/css" media="screen" href="_static/stylesheet.css">

  </head>
  <body>
  
    <!-- HEADER -->
    <div id="header_wrap" class="outer">
		<style type="text/css">
		header a {
			color:#FFFFFF;
			text-decoration: none
		}
		header a:hover {
			color:#FFFFFF;
			text-decoration: none
		}
		</style>
        <header class="inner">
          <a id="forkme_banner" href="https://github.com/buaabyl/gpJtag">View on GitHub</a>		  
          <h1 id="project_title"><a href="index.html" title="Go back to home page">gpJtag</a></h1>
          <h2 id="project_tagline"><a href="index.html" title="Go back to home page">General Purpose Jtag</a></h2>

            <section id="downloads">
              <a class="zip_download_link" href="https://github.com/buaabyl/gpJtag/zipball/master">Download this project as a .zip file</a>
              <a class="tar_download_link" href="https://github.com/buaabyl/gpJtag/tarball/master">Download this project as a tar.gz file</a>
            </section>
        </header>
    </div>


    <div class="document">
    <!-- MAIN CONTENT -->
    <div id="main_content_wrap" class="outer">
      <section id="main_content" class="inner">
            
  <p>&lt;
<a class="reference internal" href="index.html"><em>主页</em></a> /
<a class="reference internal" href="index_chs.html"><em>目录</em></a> /
&gt;</p>
<div class="section" id="cpld-jtag">
<h1>CPLD &amp; Jtag<a class="headerlink" href="#cpld-jtag" title="Permalink to this headline">¶</a></h1>
<div class="section" id="coolrunner-ii">
<h2>CoolRunner-II<a class="headerlink" href="#coolrunner-ii" title="Permalink to this headline">¶</a></h2>
<p>以下会基于Xilinx公开的文档对CoolRunner-II的内部实现机制做一些猜测。
因为Xilinx并没有完全公开内部的实现，所以不一定是正确的。</p>
<p>这个是整体的系统结构图 <a class="footnote-reference" href="#architecture" id="id1">[1]</a> :</p>
<img alt="_images/coolrunner_II_architecture.png" src="_images/coolrunner_II_architecture.png" />
<p>可以看到有这么几大块：</p>
<ul class="simple">
<li>BSC and ISP ——调试和在线配置模块</li>
<li>I/O Blocks ——IO模块</li>
<li>FBs ——Function Blocks（功能模块），其中包含两个子模块：<ul>
<li>MC1到MC16 是16个Macrocell（宏单元），包含触发器和一些选通逻辑、组合逻辑。</li>
<li>PLA 是Programable Logic Array（就是以前常说的乘积项阵列），
和最早出现的同名的“PLA”器件的实现几乎一样。提供AND逻辑阵列，和OR逻辑阵列。</li>
</ul>
</li>
<li>AIM 全称Advanced Interconnect Matrix（高级互联矩阵），用于FBs的互联，
从网上公开的资料来看，不是100%互联的开关矩阵，而是40-6的阵列
（可以确定的是XC9500XL系列的FastConnect是开关矩阵）。</li>
</ul>
<p>PLA不同于PAL，这里附上可编程器件PAL的细节 <a class="footnote-reference" href="#pal" id="id2">[2]</a> ：</p>
<img alt="_images/PAL.png" src="_images/PAL.png" />
<p>再看看Lattice的GAL16V8细节：</p>
<img alt="_images/GAL16V8.png" src="_images/GAL16V8.png" />
<p>PAL的或逻辑是固定输入的！</p>
<p>这个是从xilinx的2个文档里弄的截图，自己做了一些连线和线框标注，
可以说明PLA和MC的一些细节：</p>
<img alt="_images/coolrunner_II_PLA_IO.png" src="_images/coolrunner_II_PLA_IO.png" />
<div class="section" id="fbs">
<h3>FBs<a class="headerlink" href="#fbs" title="Permalink to this headline">¶</a></h3>
<img alt="_images/coolrunner_II_FBs.png" src="_images/coolrunner_II_FBs.png" />
<p>Function Block是CPLD可编程的基础，不同容量的CPLD本质上只是FB的个数不同。</p>
</div>
<div class="section" id="pla">
<h3>PLA<a class="headerlink" href="#pla" title="Permalink to this headline">¶</a></h3>
<img alt="_images/coolrunner_II_PLA_and_or_logic.png" src="_images/coolrunner_II_PLA_and_or_logic.png" />
<p>图上的PT1到PT56是真的有56路，而MC1到MC56只是举例，实际只有16个！</p>
<p>从AIM给到Function Block的信号有40路，每一路信号在内部使用的时候做了预处理，
分成原始信号和反向信号，这样就不用Macrocell来做反向逻辑了。</p>
<img alt="_images/coolrunner_II_PLA.png" src="_images/coolrunner_II_PLA.png" />
<p>上图红框圈出的是PLA（为了不引起歧义，
只保留“线与”，“线或”擦除了），其它部分是Macrocell。
PLA通过“线与”阵列生成的乘积项有部分是固定连线（不一定要做原始的用途）。
并且所有的“线与”信号会给到“线或”阵列，Macrocell可以选择使用哪些信号。</p>
<p>每个FB的PLA可以给出的“线与”信号共有56路：</p>
<ul class="simple">
<li>4路：CTC（Clock）、CTR（Reset）、CTS（Set）、CTE（IO Enable）是一个FB里Macrocell公用的。</li>
<li>3*16路：每个MC都有3根固定的连线PTA（Set/Reset）、PTB（IO Enable）、PTC（Clock）。</li>
<li>4路：未知，因为给到Function Block的还有一根全局置位复位、3根全局时钟，
所以猜测这4路是这四根线。</li>
</ul>
<p>需要说明的是每个MC还有一个“线或”输入，和上述的56路信号没有固定关系。
每个MC都可以使用56路的任何组合！
这么设计的好处是资源可以复用，坏处就是某些情况下资源利用率会降低：
如果“线或”逻辑太复杂，可能PTA、PTB、PTC就不够用了。</p>
<p>Xilinx给出PLA的例子，乘积项复用情况的：</p>
<img alt="_images/coolrunner_II_PLA_example.png" src="_images/coolrunner_II_PLA_example.png" />
<p>CTC、CTS被使用了，所以那4路信号就只是2路可用，
不过如果其它的Macrocell需要使用的CTC、CTS逻辑一样，
可以直接使用这两路CTC、CTS信号。</p>
</div>
<div class="section" id="die">
<h3>Die<a class="headerlink" href="#die" title="Permalink to this headline">¶</a></h3>
<p>这个是XC2C32A的Die <a class="footnote-reference" href="#xc2c32a-die" id="id3">[6]</a> :</p>
<img alt="_images/xc2c32a_die.jpg" src="_images/xc2c32a_die.jpg" />
<p>对比官方的手册 <a class="footnote-reference" href="#f1" id="id4">[4]</a> <a class="footnote-reference" href="#f2" id="id5">[5]</a> 简单分析一下Die :</p>
<img alt="_images/xc2c32a_die_analysis.png" src="_images/xc2c32a_die_analysis.png" />
<p>CoolRunner-II内部的可编程节点是很多1bit的SRAM，
Flash作为一大块整列放置，在配置的时候加载到可编程节点的SRAM里。</p>
<p>而XC9500XL是直接在每个可编程节点上实现了Flash。</p>
</div>
</div>
<div class="section" id="xc9500xl">
<h2>XC9500XL<a class="headerlink" href="#xc9500xl" title="Permalink to this headline">¶</a></h2>
<p>XC9500XL属于xilinx上一代的CPLD，在新的设计中基本不会再用，
但是提供的资料比较多，而且涉及到内部的实现，所以让我们看看Xilinx的XC9500XL。</p>
<img alt="_images/xc9500xl_architecture.png" src="_images/xc9500xl_architecture.png" />
<div class="section" id="fastconnect">
<h3>FastConnect<a class="headerlink" href="#fastconnect" title="Permalink to this headline">¶</a></h3>
<p>从这个图来理解：</p>
<img alt="_images/xc9500xl_connect.png" src="_images/xc9500xl_connect.png" />
<p>请注意这可是完整的开关矩阵，能100%布线通过，非常占用资源的！
所以在CoolRunner-II里改成了部分开关矩阵，不能100%布通的。</p>
<p>这个是芯片的Die <a class="footnote-reference" href="#xc9536xl-die" id="id6">[7]</a> :</p>
<img alt="_images/xc9536xl_die.jpg" src="_images/xc9536xl_die.jpg" />
<p>在来看看文档上是怎么样的 <a class="footnote-reference" href="#xc9536xl-architecture" id="id7">[3]</a> :</p>
<img alt="_images/xc9536xl.png" src="_images/xc9536xl.png" />
<p>可以看到FastConnect将所有从IO得到信号和两个Function Block的输出都收集起来，
然后给两个Function Block！XC9536XL有最多36个可用的IO，那么FastConnect就有
36+18+18=72路输入信号。而每个Function Block有54路输入，
可以从这72路信号里任意选择54路。</p>
<p>这54路信号经内部反向得到108路组成108-90的“线与”阵列，
其中每个Macrocell分配5个输出，每个Function Block包含18个宏单元。</p>
</div>
<div class="section" id="id8">
<h3>FBs<a class="headerlink" href="#id8" title="Permalink to this headline">¶</a></h3>
<img alt="_images/xc9500xl_FBs.png" src="_images/xc9500xl_FBs.png" />
<p>看看细节，最左边是AND阵列（乘积项），“Product Term Allocator”可以自由的选择使用乘积项结果。</p>
<img alt="_images/xc9500xl_FBs_detail.png" src="_images/xc9500xl_FBs_detail.png" />
</div>
<div class="section" id="pta">
<h3>PTA<a class="headerlink" href="#pta" title="Permalink to this headline">¶</a></h3>
<p>给出PTA的细节：</p>
<img alt="_images/xc9500xl_pta.png" src="_images/xc9500xl_pta.png" />
<p>图上的标注是我自己弄的，5路输入都可以直接选择给到OR4，
作为“线或”逻辑，或者用做独立的功能。
而XOR可以选择直接用PTA作为D触发器的输入，或者1，或者0，或者“线或”结果。</p>
<p>OR1、OR2、OR3可以让临近（上下）的Macrocell共享逻辑资源。
这种设计相对于CoolRunner-II的“线或”阵列设计，乘积项的复用率较低。</p>
</div>
<div class="section" id="ios">
<h3>IOs<a class="headerlink" href="#ios" title="Permalink to this headline">¶</a></h3>
<p>JTAG接口包含TAP状态机和ISP在线编程模块。
TAP包含3个主要的寄存器：</p>
<ul class="simple">
<li>IR（Instruction Register）</li>
<li>DR（Data Register）</li>
<li>BSC（Boundary Scan Chain）</li>
</ul>
<p>我们再看看JTAG的设计：</p>
<img alt="_images/xc9500xl_jtag_internal.png" src="_images/xc9500xl_jtag_internal.png" />
<p>从图中看到TCK和TMS是给到TAP状态机的，IR和DR是寄存器，BSC是连接到边界IO的寄存器。</p>
<p>IO扫描实现是这样的：</p>
<img alt="_images/xc9500xl_bsc.png" src="_images/xc9500xl_bsc.png" />
<p>我们先分析IO输入信号。IOB.I是从IO给到内部逻辑的，当INTEST有效的时候，
最右边的多路选择器会使用内部的锁存器，而不是真实的外部信号。</p>
<p>当SHIFT/CAPTURE有效的时候，左边的三个3-1多路选通器会选中1x端，
这样D触发器就级联成多位锁存器，当TCK给个上升沿的时候，
TDI会从最上端给进来，数据移动一位，延迟一段很短的时间后TDO会被更新。</p>
<p>当使用EXTEST就是外部测试的时候，IOB.O会替换“输出D触发器”的值。
而且当IOB.T有效的时候，测试信号IOB.O会真正的给到PAD。
只有当UPDATE信号有效的时候，TCK上升沿会将触发器的数据更新到右侧。</p>
</div>
</div>
<div class="section" id="jtag-4-wires">
<h2>JTAG 4-wires<a class="headerlink" href="#jtag-4-wires" title="Permalink to this headline">¶</a></h2>
<p>JTAG的四线：</p>
<img alt="_images/jtag_hardware_look.jpg" src="_images/jtag_hardware_look.jpg" />
<ul class="simple">
<li>TCK（Test Clock）由调试器给到设备的测试时钟</li>
<li>TMS（Test Mode State）由调试器给到设备的信号，用于切换TAP的状态</li>
<li>TDI（Test Data Input）对于被测设备是数据输入，对于调试器是数据输出</li>
<li>TDO（Test Data Output）对于被测设备是数据输出，对于调试器是数据输出</li>
</ul>
<p>不同厂家的线序一般是不一样的，而且TAP状态机的寄存器位数也不一样，
这直接导致各个下载线不兼容，如果开发板上有ARM、FPGA、DSP，
那么就不可避免的用到3条下载线了……</p>
<p>这个是ulink的各种常见的接口定义</p>
<img alt="_images/ulink2_connector_20_16_14_10pin.png" src="_images/ulink2_connector_20_16_14_10pin.png" />
<p>这个是xilinx的接口定义</p>
<img alt="_images/xilinx_connector_14_10pin.png" src="_images/xilinx_connector_14_10pin.png" />
</div>
<div class="section" id="jtag-timing">
<h2>JTAG Timing<a class="headerlink" href="#jtag-timing" title="Permalink to this headline">¶</a></h2>
<p>XC9500XL文档里规定的JTAG时序是这样的</p>
<img alt="_images/xc9500xl_JTAG_TIMING.png" src="_images/xc9500xl_JTAG_TIMING.png" />
<p>从XC9500XL的时序可以看到时钟最高为10Mhz，TMS的建立时间“TMSS”为10ns。
TMS的保持时间“TMSH”为10ns。TDI的建立和保持时间分别是15ns和25ns。
TDO的延迟为35ns。</p>
</div>
<div class="section" id="jtag-tap">
<h2>JTAG TAP<a class="headerlink" href="#jtag-tap" title="Permalink to this headline">¶</a></h2>
<p>TAP状态机只和TCK、TMS有关。一般在TCK的下降沿更新TMS、TDI的电平，在TCK的上升沿采样TDO的电平，这样保证建立保持时间是符合要求的，数据是稳定的。</p>
<p>TAP状态切换图</p>
<img alt="_images/jtagFSM.png" src="_images/jtagFSM.png" />
<p>可以看到一般情况下TMS为高的时候会切换状态，TMS为低的时候是保持，而Test-Logic-Reset是在TMS为高的时候保持。这么设计的目的是，如果不知道当前的状态，那么拉高TMS，持续5个TCK时钟就一定可以跳转到Test-Logic-Reset状态（仔细看看状态跳转图）。
以下只是为了说明在各个状态下，DR收到TCK后的行为，并不是实际的代码。
IR的实现是类似的。</p>
<div class="section" id="select-dr-scan">
<h3>Select-DR-Scan<a class="headerlink" href="#select-dr-scan" title="Permalink to this headline">¶</a></h3>
<div class="highlight-verilog"><div class="highlight"><pre><span class="c1">//verilog</span>
<span class="k">always</span><span class="p">@(</span><span class="k">posedge</span> <span class="no">TCK</span><span class="p">)</span>
<span class="k">begin</span>
    <span class="k">if</span> <span class="p">((</span><span class="n">tap</span> <span class="o">==</span> <span class="no">SELECT_DR_SCAN</span><span class="p">)</span> <span class="o">&amp;&amp;</span> <span class="o">!</span><span class="no">TMS</span><span class="p">)</span>
        <span class="n">addr_reg</span> <span class="o">&lt;=</span> <span class="no">ADDR_DR</span><span class="p">;</span>
    <span class="k">else</span>
        <span class="n">addr_reg</span> <span class="o">&lt;=</span> <span class="n">addr_reg</span><span class="p">;</span>
<span class="k">end</span>
</pre></div>
</div>
</div>
<div class="section" id="capture-dr">
<h3>Capture-DR<a class="headerlink" href="#capture-dr" title="Permalink to this headline">¶</a></h3>
<div class="highlight-verilog"><div class="highlight"><pre><span class="c1">//verilog</span>
<span class="k">always</span><span class="p">@(</span><span class="k">posedge</span> <span class="no">TCK</span><span class="p">)</span>
<span class="k">begin</span>
    <span class="k">if</span> <span class="p">(</span><span class="n">tap</span> <span class="o">==</span> <span class="no">CAPTURE_DR</span><span class="p">)</span>
        <span class="n">r_dr</span> <span class="o">&lt;=</span> <span class="n">odata_dr</span><span class="p">;</span>
    <span class="k">else</span>
        <span class="n">r_dr</span> <span class="o">&lt;=</span> <span class="n">r_dr</span><span class="p">;</span>
<span class="k">end</span>
</pre></div>
</div>
<p>可以看到当从Capture-DR跳转到Shift-DR后，TDO已经是有效的了，但是TDI并没有移入。
只有在Shift-DR的状态给出TCK上升沿才能移入TDI数据。</p>
</div>
<div class="section" id="shift-dr">
<h3>Shift-DR<a class="headerlink" href="#shift-dr" title="Permalink to this headline">¶</a></h3>
<div class="highlight-verilog"><div class="highlight"><pre><span class="c1">//verilog</span>
<span class="k">always</span><span class="p">@(</span><span class="k">posedge</span> <span class="no">TCK</span><span class="p">)</span>
<span class="k">begin</span>
    <span class="k">if</span> <span class="p">(</span><span class="n">tap</span> <span class="o">==</span> <span class="no">SHIFT_DR</span><span class="p">)</span>
        <span class="n">r_dr</span> <span class="o">&lt;=</span> <span class="p">{</span><span class="n">r_dr</span><span class="p">,</span> <span class="no">TDI</span><span class="p">};</span>
    <span class="k">else</span>
        <span class="n">r_dr</span> <span class="o">&lt;=</span> <span class="n">r_dr</span><span class="p">;</span>
<span class="k">end</span>
</pre></div>
</div>
<p>需要注意的是最后从Shift-DR跳转到Exit1-DR的时候DR寄存器还是会移入一位TDI，
所以在处理的时候需要特别的注意。一般如果DR有N位，那么前N-1位保持TMS为0，
在最后一次需要把TMS置1。我最开始的时候就是没有注意这部分，导致移位总错。</p>
</div>
<div class="section" id="pause-dr">
<h3>Pause-DR<a class="headerlink" href="#pause-dr" title="Permalink to this headline">¶</a></h3>
<p>这个用途看起来没有用，其实还是可以好好用的，比如用SPI实现JTAG的时序，
如果那个SPI只能配置成8或16位，那么移位数据的时候一定是8的倍数的TCK上升沿，
在Pause-DR状态停留几次就可以保证不会有错误的状态跳转了。</p>
</div>
<div class="section" id="update-dr">
<h3>Update-DR<a class="headerlink" href="#update-dr" title="Permalink to this headline">¶</a></h3>
<div class="highlight-verilog"><div class="highlight"><pre><span class="c1">//verilog</span>
<span class="k">always</span><span class="p">@(</span><span class="k">posedge</span> <span class="no">TCK</span><span class="p">)</span>
<span class="k">begin</span>
    <span class="k">if</span> <span class="p">((</span><span class="n">tap</span> <span class="o">==</span> <span class="no">UPDATE_DR</span><span class="p">)</span>
        <span class="n">io</span> <span class="o">&lt;=</span> <span class="n">dr</span><span class="p">;</span>
    <span class="k">else</span>
        <span class="n">io</span> <span class="o">&lt;=</span> <span class="n">io</span><span class="p">;</span>
<span class="k">end</span>
</pre></div>
</div>
<p class="rubric">Footnotes</p>
<table class="docutils footnote" frame="void" id="architecture" rules="none">
<colgroup><col class="label" /><col /></colgroup>
<tbody valign="top">
<tr><td class="label"><a class="fn-backref" href="#id1">[1]</a></td><td>ds090: CoolRunner-II CPLD Family, page 4</td></tr>
</tbody>
</table>
<table class="docutils footnote" frame="void" id="pal" rules="none">
<colgroup><col class="label" /><col /></colgroup>
<tbody valign="top">
<tr><td class="label"><a class="fn-backref" href="#id2">[2]</a></td><td>Architecture of FPGAs and CPLDs: A Tutorial, page 5</td></tr>
</tbody>
</table>
<table class="docutils footnote" frame="void" id="xc9536xl-architecture" rules="none">
<colgroup><col class="label" /><col /></colgroup>
<tbody valign="top">
<tr><td class="label"><a class="fn-backref" href="#id7">[3]</a></td><td>ds058: XC9536XL High Performance CPLD, page 2</td></tr>
</tbody>
</table>
<table class="docutils footnote" frame="void" id="f1" rules="none">
<colgroup><col class="label" /><col /></colgroup>
<tbody valign="top">
<tr><td class="label"><a class="fn-backref" href="#id4">[4]</a></td><td>xapp376 Understanding the CoolRunner-II Logic Engine</td></tr>
</tbody>
</table>
<table class="docutils footnote" frame="void" id="f2" rules="none">
<colgroup><col class="label" /><col /></colgroup>
<tbody valign="top">
<tr><td class="label"><a class="fn-backref" href="#id5">[5]</a></td><td>xapp444 CPLD Fitting, Tips and Tricks</td></tr>
</tbody>
</table>
<table class="docutils footnote" frame="void" id="xc2c32a-die" rules="none">
<colgroup><col class="label" /><col /></colgroup>
<tbody valign="top">
<tr><td class="label"><a class="fn-backref" href="#id3">[6]</a></td><td><a class="reference external" href="http://siliconpr0n.org/archive/doku.php?id=azonenberg:xilinx:xc2c32a">http://siliconpr0n.org/archive/doku.php?id=azonenberg:xilinx:xc2c32a</a></td></tr>
</tbody>
</table>
<table class="docutils footnote" frame="void" id="xc9536xl-die" rules="none">
<colgroup><col class="label" /><col /></colgroup>
<tbody valign="top">
<tr><td class="label"><a class="fn-backref" href="#id6">[7]</a></td><td><a class="reference external" href="http://siliconpr0n.org/archive/doku.php?id=mcmaster:xilinx:xc9536xl">http://siliconpr0n.org/archive/doku.php?id=mcmaster:xilinx:xc9536xl</a></td></tr>
</tbody>
</table>
</div>
</div>
</div>


            <hr/>
            <a rel="license" href="http://creativecommons.org/licenses/by-nc-nd/4.0/"><img alt="Creative Commons License" src="_static/CC-BY-NC-ND-88x31.png" style="box-shadow:none;border:0;"/></a> <a href="https://www.gnu.org/copyleft/gpl.html"><img alt="GNU General Public License version 3" src="_static/gplv3-77x31.png" style="box-shadow:none;border:0;"/></a><br />This work is licensed under a <a rel="license" href="http://creativecommons.org/licenses/by-nc-nd/4.0/">Creative Commons Attribution-NonCommercial-NoDerivatives 4.0 International License</a>. And license of code is under <a href="https://www.gnu.org/copyleft/gpl.html">GNU General Public License Version 3</a>. <br />本著作係採用<a rel="license" href="http://creativecommons.org/licenses/by-nc-nd/4.0/deed.zh_TW">創用 CC 姓名標示-非商業性-禁止改作 4.0 國際 授權條款</a>授權. 涉及到的代码使用 <a href="https://www.gnu.org/copyleft/gpl.html">GNU通用许可证 第三版</a> 授权.
      </section>
    </div>
      <div class="clearer"></div>
    </div>
    <!-- FOOTER  -->
    <div id="footer_wrap" class="outer">
      <footer class="inner">
        <p class="copyright">gpJtag maintained by <a href="https://github.com/buaabyl">buaabyl</a></p>
		<p>Created using <a href="http://sphinx.pocoo.org/">Sphinx</a>.
        Published with <a href="http://pages.github.com">GitHub Pages</a></p>
      </footer>
    </div>

  </body>
</html>