module CPU(Clk, Rst);
  
  input Clk, Rst;
  
  
  
endmodule
            
