TimeQuest Timing Analyzer report for uart_rx
Fri Dec 16 11:26:38 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Slow 1200mV 0C Model Metastability Report
 33. Fast 1200mV 0C Model Setup Summary
 34. Fast 1200mV 0C Model Hold Summary
 35. Fast 1200mV 0C Model Recovery Summary
 36. Fast 1200mV 0C Model Removal Summary
 37. Fast 1200mV 0C Model Minimum Pulse Width Summary
 38. Fast 1200mV 0C Model Setup: 'clk'
 39. Fast 1200mV 0C Model Hold: 'clk'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast 1200mV 0C Model Metastability Report
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; uart_rx                                           ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE6F17C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 226.45 MHz ; 226.45 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.416 ; -374.636           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.434 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -257.027                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.416 ; timer_cnt[10]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.335      ;
; -3.415 ; timer_cnt[10]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.334      ;
; -3.414 ; timer_cnt[10]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.333      ;
; -3.405 ; timer_cnt[11]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.324      ;
; -3.404 ; timer_cnt[11]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.323      ;
; -3.403 ; timer_cnt[11]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.322      ;
; -3.400 ; timer_cnt[8]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.319      ;
; -3.399 ; timer_cnt[8]                   ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.318      ;
; -3.398 ; timer_cnt[8]                   ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.317      ;
; -3.362 ; timer_cnt[23]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.789      ;
; -3.360 ; timer_cnt[23]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.787      ;
; -3.359 ; timer_cnt[23]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.786      ;
; -3.319 ; timer_cnt[22]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.746      ;
; -3.317 ; timer_cnt[22]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.744      ;
; -3.316 ; timer_cnt[22]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.574     ; 3.743      ;
; -3.243 ; timer_cnt[7]                   ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.163      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[12]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[13]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[15]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.231 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[14]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.151      ;
; -3.230 ; timer_cnt[0]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.149      ;
; -3.229 ; timer_cnt[0]                   ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.148      ;
; -3.228 ; timer_cnt[0]                   ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.147      ;
; -3.199 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT1 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.118      ;
; -3.199 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT2 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.118      ;
; -3.199 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT3 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.118      ;
; -3.199 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT4 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.118      ;
; -3.199 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT5 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.118      ;
; -3.199 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT6 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.118      ;
; -3.199 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT7 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.118      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[12]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[13]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[15]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.187 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[14]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.107      ;
; -3.183 ; timer_cnt[1]                   ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.086     ; 4.098      ;
; -3.183 ; timer_cnt[3]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.102      ;
; -3.182 ; timer_cnt[3]                   ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.101      ;
; -3.181 ; timer_cnt[3]                   ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.100      ;
; -3.155 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT1 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.074      ;
; -3.155 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT2 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.074      ;
; -3.155 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT3 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.074      ;
; -3.155 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT4 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.074      ;
; -3.155 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT5 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.074      ;
; -3.155 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT6 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.074      ;
; -3.155 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT7 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.074      ;
; -3.153 ; timer_cnt[7]                   ; timer_cnt[30]                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.074      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[12]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[13]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[15]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.145 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[14]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.065      ;
; -3.130 ; timer_cnt[23]                  ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.578     ; 3.553      ;
; -3.125 ; timer_cnt[0]                   ; timer_cnt[31]                   ; clk          ; clk         ; 1.000        ; -0.085     ; 4.041      ;
; -3.123 ; timer_cnt[7]                   ; timer_cnt[31]                   ; clk          ; clk         ; 1.000        ; -0.080     ; 4.044      ;
; -3.113 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT1 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.032      ;
; -3.113 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT2 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.032      ;
; -3.113 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT3 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.032      ;
; -3.113 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT4 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.032      ;
; -3.113 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT5 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.032      ;
; -3.113 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT6 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.032      ;
; -3.113 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT7 ; clk          ; clk         ; 1.000        ; -0.082     ; 4.032      ;
; -3.103 ; timer_cnt[31]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.078     ; 4.026      ;
; -3.101 ; timer_cnt[31]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.078     ; 4.024      ;
; -3.100 ; timer_cnt[31]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.078     ; 4.023      ;
; -3.096 ; timer_cnt[9]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.015      ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.434 ; wr_state                                                                                                                                                     ; wr_state                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.100      ; 0.746      ;
; 0.446 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.173      ;
; 0.453 ; rd_state.S_RD_IDLE                                                                                                                                           ; rd_state.S_RD_IDLE                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; rd_state.S_RD_SEND                                                                                                                                           ; rd_state.S_RD_SEND                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; buf_rdreq                                                                                                                                                    ; buf_rdreq                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_m0|state.S_START                                                                                                                             ; uart_rx:uart_rx_m0|state.S_START                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                              ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_m0|state.S_IDLE                                                                                                                              ; uart_rx:uart_rx_m0|state.S_IDLE                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_m0|rx_data_en                                                                                                                                ; uart_rx:uart_rx_m0|rx_data_en                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_m0|rx_data[4]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[4]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:uart_tx_m0|state.S_START                                                                                                                             ; uart_tx:uart_tx_m0|state.S_START                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                              ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.181      ;
; 0.454 ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.493 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[0]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.220      ;
; 0.501 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.228      ;
; 0.503 ; uart_rx:uart_rx_m0|state.S_START                                                                                                                             ; uart_rx:uart_rx_m0|state.S_BIT0                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.795      ;
; 0.509 ; uart_rx:uart_rx_m0|state.S_BIT2                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT3                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.801      ;
; 0.509 ; uart_tx:uart_tx_m0|state.S_BIT2                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT3                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.801      ;
; 0.510 ; uart_tx:uart_tx_m0|state.S_BIT4                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT5                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; uart_tx:uart_tx_m0|state.S_BIT5                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT6                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; uart_rx:uart_rx_m0|state.S_BIT3                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT4                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.511 ; uart_tx:uart_tx_m0|state.S_BIT6                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT7                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.512 ; uart_tx:uart_tx_m0|state.S_BIT1                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT2                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.804      ;
; 0.527 ; uart_rx:uart_rx_m0|state.S_BIT4                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT5                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.819      ;
; 0.535 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[0]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.184      ;
; 0.539 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.188      ;
; 0.557 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.206      ;
; 0.562 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty                             ; rd_state.S_RD_FIFO                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.855      ;
; 0.562 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.395      ; 1.211      ;
; 0.600 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.327      ;
; 0.603 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.330      ;
; 0.608 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.473      ; 1.335      ;
; 0.650 ; uart_rx:uart_rx_m0|state.S_BIT5                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT6                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.942      ;
; 0.651 ; uart_rx:uart_rx_m0|state.S_BIT1                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT2                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.943      ;
; 0.651 ; uart_rx:uart_rx_m0|state.S_BIT6                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT7                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.943      ;
; 0.651 ; uart_tx:uart_tx_m0|state.S_BIT3                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT4                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.943      ;
; 0.652 ; uart_tx:uart_tx_m0|state.S_BIT7                                                                                                                              ; uart_tx:uart_tx_m0|state.S_STOP                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.944      ;
; 0.653 ; uart_tx:uart_tx_m0|state.S_STOP                                                                                                                              ; uart_tx:uart_tx_m0|txd                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.945      ;
; 0.696 ; rd_state.S_RD_FIFO                                                                                                                                           ; rd_state.S_RD_SEND                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.989      ;
; 0.711 ; rd_state.S_RD_SEND                                                                                                                                           ; buf_rdreq                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.004      ;
; 0.720 ; uart_tx:uart_tx_m0|state.S_STOP                                                                                                                              ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.012      ;
; 0.736 ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                              ; uart_tx:uart_tx_m0|state.S_START                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 1.028      ;
; 0.745 ; byte_cnt[5]                                                                                                                                                  ; byte_cnt[5]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.748 ; byte_cnt[4]                                                                                                                                                  ; byte_cnt[4]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; byte_cnt[6]                                                                                                                                                  ; byte_cnt[6]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; byte_cnt[7]                                                                                                                                                  ; byte_cnt[7]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.750 ; uart_rx:uart_rx_m0|state.S_BIT6                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; uart_rx:uart_rx_m0|state.S_BIT5                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; uart_rx:uart_rx_m0|state.S_BIT3                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; uart_rx:uart_rx_m0|state.S_BIT1                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.752 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[1] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[1]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.045      ;
; 0.752 ; uart_rx:uart_rx_m0|state.S_BIT2                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.044      ;
; 0.753 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.046      ;
; 0.757 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6]                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.050      ;
; 0.760 ; timer_cnt[3]                                                                                                                                                 ; timer_cnt[3]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; uart_rx:uart_rx_m0|bit_cnt[3]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[3]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; timer_cnt[1]                                                                                                                                                 ; timer_cnt[1]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; timer_cnt[5]                                                                                                                                                 ; timer_cnt[5]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; timer_cnt[11]                                                                                                                                                ; timer_cnt[11]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; timer_cnt[27]                                                                                                                                                ; timer_cnt[27]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; timer_cnt[29]                                                                                                                                                ; timer_cnt[29]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; byte_cnt[1]                                                                                                                                                  ; byte_cnt[1]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; byte_cnt[3]                                                                                                                                                  ; byte_cnt[3]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; timer_cnt[2]                                                                                                                                                 ; timer_cnt[2]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; timer_cnt[6]                                                                                                                                                 ; timer_cnt[6]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; timer_cnt[9]                                                                                                                                                 ; timer_cnt[9]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; timer_cnt[16]                                                                                                                                                ; timer_cnt[16]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; timer_cnt[31]                                                                                                                                                ; timer_cnt[31]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; uart_rx:uart_rx_m0|bit_cnt[2]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[2]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:uart_rx_m0|bit_cnt[6]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[6]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; timer_cnt[4]                                                                                                                                                 ; timer_cnt[4]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; timer_cnt[10]                                                                                                                                                ; timer_cnt[10]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; timer_cnt[18]                                                                                                                                                ; timer_cnt[18]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; uart_rx:uart_rx_m0|bit_cnt[4]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[4]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; timer_cnt[8]                                                                                                                                                 ; timer_cnt[8]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; timer_cnt[30]                                                                                                                                                ; timer_cnt[30]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; byte_cnt[2]                                                                                                                                                  ; byte_cnt[2]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                       ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[0]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[1]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[2]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[3]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[4]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[5]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[6]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[7]                                                                                                                                         ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[0]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[1]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[2]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[3]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[4]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[5]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[6]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_rdreq                                                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_wrreq                                                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[0]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[1]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[2]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[3]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[4]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[5]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[6]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[7]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_FIFO                                                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_IDLE                                                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_SEND                                                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[0]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[10]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[11]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[12]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[13]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[14]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[15]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[16]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[17]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[18]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[19]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[1]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[20]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[21]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[22]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[23]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[24]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[25]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[26]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[27]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[28]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[29]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[2]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[30]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[31]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[3]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[4]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[5]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[6]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[7]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[8]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[9]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[0]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[4]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[0]                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[11]                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[12]                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[2]                                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; clk        ; 3.849 ; 4.022 ; Rise       ; clk             ;
; rxd       ; clk        ; 0.011 ; 0.153 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; clk        ; -3.474 ; -3.635 ; Rise       ; clk             ;
; rxd       ; clk        ; 0.361  ; 0.235  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 7.926 ; 7.983 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 7.648 ; 7.704 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                          ;
+------------+-----------------+------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                           ;
+------------+-----------------+------------+------------------------------------------------+
; 242.31 MHz ; 238.04 MHz      ; clk        ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.127 ; -334.555          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -257.027                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -3.127 ; timer_cnt[10]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.056      ;
; -3.126 ; timer_cnt[10]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.055      ;
; -3.124 ; timer_cnt[10]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.053      ;
; -3.124 ; timer_cnt[11]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.053      ;
; -3.123 ; timer_cnt[11]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.052      ;
; -3.121 ; timer_cnt[11]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.050      ;
; -3.118 ; timer_cnt[8]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.047      ;
; -3.117 ; timer_cnt[8]                   ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.046      ;
; -3.115 ; timer_cnt[8]                   ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 4.044      ;
; -3.089 ; timer_cnt[23]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.542     ; 3.549      ;
; -3.088 ; timer_cnt[23]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.542     ; 3.548      ;
; -3.086 ; timer_cnt[23]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.542     ; 3.546      ;
; -3.042 ; timer_cnt[0]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.971      ;
; -3.041 ; timer_cnt[0]                   ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.970      ;
; -3.039 ; timer_cnt[0]                   ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.968      ;
; -2.991 ; timer_cnt[3]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.920      ;
; -2.990 ; timer_cnt[3]                   ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.919      ;
; -2.988 ; timer_cnt[3]                   ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.917      ;
; -2.971 ; timer_cnt[22]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.542     ; 3.431      ;
; -2.970 ; timer_cnt[22]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.542     ; 3.430      ;
; -2.968 ; timer_cnt[22]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.542     ; 3.428      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[13]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[15]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.916 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|bit_cnt[14]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.846      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[13]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[15]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.912 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[14]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.842      ;
; -2.896 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT1 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.823      ;
; -2.896 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT2 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.823      ;
; -2.896 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT3 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.823      ;
; -2.896 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT4 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.823      ;
; -2.896 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT5 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.823      ;
; -2.896 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT6 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.823      ;
; -2.896 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT7 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.823      ;
; -2.892 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT1 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.819      ;
; -2.892 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT2 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.819      ;
; -2.892 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT3 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.819      ;
; -2.892 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT4 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.819      ;
; -2.892 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT5 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.819      ;
; -2.892 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT6 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.819      ;
; -2.892 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT7 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.819      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[12]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[13]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[15]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.890 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|bit_cnt[14]  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.820      ;
; -2.885 ; timer_cnt[2]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.814      ;
; -2.884 ; timer_cnt[2]                   ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.813      ;
; -2.882 ; timer_cnt[2]                   ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.811      ;
; -2.870 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT1 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.797      ;
; -2.870 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT2 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.797      ;
; -2.870 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT3 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.797      ;
; -2.870 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT4 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.797      ;
; -2.870 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT5 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.797      ;
; -2.870 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT6 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.797      ;
; -2.870 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT7 ; clk          ; clk         ; 1.000        ; -0.075     ; 3.797      ;
; -2.848 ; timer_cnt[9]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.777      ;
; -2.847 ; timer_cnt[9]                   ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.776      ;
; -2.845 ; timer_cnt[9]                   ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.774      ;
; -2.829 ; timer_cnt[7]                   ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.759      ;
; -2.822 ; uart_rx:uart_rx_m0|bit_cnt[3]  ; uart_rx:uart_rx_m0|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.752      ;
; -2.822 ; uart_rx:uart_rx_m0|bit_cnt[3]  ; uart_rx:uart_rx_m0|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.752      ;
; -2.822 ; uart_rx:uart_rx_m0|bit_cnt[3]  ; uart_rx:uart_rx_m0|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 3.752      ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; wr_state                                                                                                                                                     ; wr_state                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_m0|state.S_START                                                                                                                             ; uart_tx:uart_tx_m0|state.S_START                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                              ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rd_state.S_RD_IDLE                                                                                                                                           ; rd_state.S_RD_IDLE                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; rd_state.S_RD_SEND                                                                                                                                           ; rd_state.S_RD_SEND                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; buf_rdreq                                                                                                                                                    ; buf_rdreq                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_m0|state.S_START                                                                                                                             ; uart_rx:uart_rx_m0|state.S_START                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                              ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_m0|state.S_IDLE                                                                                                                              ; uart_rx:uart_rx_m0|state.S_IDLE                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_m0|rx_data_en                                                                                                                                ; uart_rx:uart_rx_m0|rx_data_en                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_m0|rx_data[4]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[4]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.422 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.069      ;
; 0.430 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.077      ;
; 0.467 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[0]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.114      ;
; 0.472 ; uart_rx:uart_rx_m0|state.S_START                                                                                                                             ; uart_rx:uart_rx_m0|state.S_BIT0                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.472 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.119      ;
; 0.477 ; uart_tx:uart_tx_m0|state.S_BIT2                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT3                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.745      ;
; 0.478 ; uart_rx:uart_rx_m0|state.S_BIT2                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT3                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; uart_tx:uart_tx_m0|state.S_BIT4                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT5                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.746      ;
; 0.479 ; uart_tx:uart_tx_m0|state.S_BIT5                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT6                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.747      ;
; 0.479 ; uart_tx:uart_tx_m0|state.S_BIT6                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT7                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.747      ;
; 0.480 ; uart_rx:uart_rx_m0|state.S_BIT3                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT4                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.747      ;
; 0.481 ; uart_tx:uart_tx_m0|state.S_BIT1                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT2                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.749      ;
; 0.492 ; uart_rx:uart_rx_m0|state.S_BIT4                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT5                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.759      ;
; 0.505 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[0]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.347      ; 1.082      ;
; 0.507 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.347      ; 1.084      ;
; 0.524 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.347      ; 1.101      ;
; 0.527 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty                             ; rd_state.S_RD_FIFO                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.795      ;
; 0.527 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.347      ; 1.104      ;
; 0.552 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.199      ;
; 0.557 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.204      ;
; 0.562 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.417      ; 1.209      ;
; 0.602 ; uart_tx:uart_tx_m0|state.S_STOP                                                                                                                              ; uart_tx:uart_tx_m0|txd                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 0.870      ;
; 0.607 ; uart_rx:uart_rx_m0|state.S_BIT5                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT6                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.874      ;
; 0.607 ; uart_tx:uart_tx_m0|state.S_BIT3                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT4                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.607 ; uart_tx:uart_tx_m0|state.S_BIT7                                                                                                                              ; uart_tx:uart_tx_m0|state.S_STOP                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.875      ;
; 0.608 ; uart_rx:uart_rx_m0|state.S_BIT1                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT2                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.608 ; uart_rx:uart_rx_m0|state.S_BIT6                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT7                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.618 ; rd_state.S_RD_FIFO                                                                                                                                           ; rd_state.S_RD_SEND                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.886      ;
; 0.631 ; rd_state.S_RD_SEND                                                                                                                                           ; buf_rdreq                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.899      ;
; 0.670 ; uart_tx:uart_tx_m0|state.S_STOP                                                                                                                              ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.938      ;
; 0.680 ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                              ; uart_tx:uart_tx_m0|state.S_START                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.073      ; 0.948      ;
; 0.694 ; byte_cnt[5]                                                                                                                                                  ; byte_cnt[5]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; byte_cnt[6]                                                                                                                                                  ; byte_cnt[6]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.697 ; uart_rx:uart_rx_m0|state.S_BIT3                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; byte_cnt[4]                                                                                                                                                  ; byte_cnt[4]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; uart_rx:uart_rx_m0|state.S_BIT5                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; uart_rx:uart_rx_m0|state.S_BIT1                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.699 ; byte_cnt[7]                                                                                                                                                  ; byte_cnt[7]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; uart_rx:uart_rx_m0|state.S_BIT6                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.699 ; uart_rx:uart_rx_m0|state.S_BIT2                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.966      ;
; 0.701 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[1] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[1]                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.969      ;
; 0.702 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3]                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.970      ;
; 0.705 ; timer_cnt[3]                                                                                                                                                 ; timer_cnt[3]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; timer_cnt[5]                                                                                                                                                 ; timer_cnt[5]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; timer_cnt[11]                                                                                                                                                ; timer_cnt[11]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; uart_rx:uart_rx_m0|bit_cnt[3]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[3]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; timer_cnt[29]                                                                                                                                                ; timer_cnt[29]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; byte_cnt[3]                                                                                                                                                  ; byte_cnt[3]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.707 ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; timer_cnt[1]                                                                                                                                                 ; timer_cnt[1]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; timer_cnt[6]                                                                                                                                                 ; timer_cnt[6]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; timer_cnt[27]                                                                                                                                                ; timer_cnt[27]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6]                ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; uart_rx:uart_rx_m0|bit_cnt[6]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[6]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; timer_cnt[9]                                                                                                                                                 ; timer_cnt[9]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; timer_cnt[31]                                                                                                                                                ; timer_cnt[31]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; byte_cnt[1]                                                                                                                                                  ; byte_cnt[1]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.977      ;
; 0.710 ; timer_cnt[2]                                                                                                                                                 ; timer_cnt[2]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; timer_cnt[16]                                                                                                                                                ; timer_cnt[16]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; uart_rx:uart_rx_m0|bit_cnt[2]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[2]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; timer_cnt[4]                                                                                                                                                 ; timer_cnt[4]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; timer_cnt[8]                                                                                                                                                 ; timer_cnt[8]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; timer_cnt[10]                                                                                                                                                ; timer_cnt[10]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; timer_cnt[18]                                                                                                                                                ; timer_cnt[18]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; uart_rx:uart_rx_m0|bit_cnt[4]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[4]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:uart_rx_m0|bit_cnt[12]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[12]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[0]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[1]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[2]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[3]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[4]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[5]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[6]                                                                                                                                         ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk   ; Rise       ; uart_tx:uart_tx_m0|tx_data_latch[7]                                                                                                                                         ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[0]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[1]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[2]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[3]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[4]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[5]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_data[6]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_rdreq                                                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; buf_wrreq                                                                                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[0]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[1]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[2]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[3]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[4]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[5]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[6]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; byte_cnt[7]                                                                                                                                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_FIFO                                                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_IDLE                                                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_SEND                                                                                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[0]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[10]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[11]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[12]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[13]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[14]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[15]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[16]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[17]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[18]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[19]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[1]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[20]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[21]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[22]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[23]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[24]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[25]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[26]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[27]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[28]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[29]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[2]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[30]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[31]                                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[3]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[4]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[5]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[6]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[7]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[8]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; timer_cnt[9]                                                                                                                                                                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[0]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[2]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[4]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[0]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[4]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[0]                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[11]                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[12]                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[2]                                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; clk        ; 3.527 ; 3.458 ; Rise       ; clk             ;
; rxd       ; clk        ; 0.014 ; 0.225 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; clk        ; -3.188 ; -3.121 ; Rise       ; clk             ;
; rxd       ; clk        ; 0.323  ; 0.128  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 7.136 ; 7.370 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 6.867 ; 7.093 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.914 ; -72.630           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.157 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -170.935                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -0.914 ; timer_cnt[23]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.666      ;
; -0.912 ; timer_cnt[23]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.664      ;
; -0.911 ; timer_cnt[23]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.663      ;
; -0.902 ; timer_cnt[22]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.654      ;
; -0.900 ; timer_cnt[22]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.652      ;
; -0.899 ; timer_cnt[22]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.651      ;
; -0.883 ; timer_cnt[7]                   ; timer_cnt[31]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.834      ;
; -0.882 ; timer_cnt[7]                   ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.833      ;
; -0.879 ; timer_cnt[7]                   ; timer_cnt[30]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.830      ;
; -0.873 ; timer_cnt[11]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.823      ;
; -0.871 ; timer_cnt[11]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.821      ;
; -0.870 ; timer_cnt[11]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.820      ;
; -0.865 ; timer_cnt[10]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.815      ;
; -0.863 ; timer_cnt[10]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.813      ;
; -0.862 ; timer_cnt[8]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.862 ; timer_cnt[10]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.812      ;
; -0.860 ; timer_cnt[8]                   ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.810      ;
; -0.859 ; timer_cnt[0]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.809      ;
; -0.859 ; timer_cnt[8]                   ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.809      ;
; -0.857 ; timer_cnt[0]                   ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.807      ;
; -0.856 ; timer_cnt[0]                   ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.806      ;
; -0.842 ; timer_cnt[3]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.792      ;
; -0.841 ; timer_cnt[1]                   ; timer_cnt[31]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.790      ;
; -0.840 ; timer_cnt[1]                   ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.789      ;
; -0.840 ; timer_cnt[3]                   ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.790      ;
; -0.839 ; timer_cnt[3]                   ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.789      ;
; -0.837 ; timer_cnt[1]                   ; timer_cnt[30]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.786      ;
; -0.827 ; timer_cnt[0]                   ; timer_cnt[31]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.776      ;
; -0.815 ; timer_cnt[7]                   ; timer_cnt[29]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.766      ;
; -0.811 ; timer_cnt[7]                   ; timer_cnt[28]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.762      ;
; -0.804 ; timer_cnt[23]                  ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.236     ; 1.555      ;
; -0.796 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT1 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.745      ;
; -0.796 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT2 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.745      ;
; -0.796 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT3 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.745      ;
; -0.796 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT4 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.745      ;
; -0.796 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT5 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.745      ;
; -0.796 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT6 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.745      ;
; -0.796 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|state.S_BIT7 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.745      ;
; -0.792 ; timer_cnt[0]                   ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.741      ;
; -0.792 ; timer_cnt[22]                  ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.236     ; 1.543      ;
; -0.790 ; timer_cnt[7]                   ; timer_cnt[12]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.741      ;
; -0.789 ; timer_cnt[0]                   ; timer_cnt[30]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.738      ;
; -0.781 ; timer_cnt[2]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.731      ;
; -0.779 ; timer_cnt[2]                   ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.729      ;
; -0.778 ; timer_cnt[2]                   ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.728      ;
; -0.774 ; timer_cnt[7]                   ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.726      ;
; -0.773 ; timer_cnt[1]                   ; timer_cnt[29]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.722      ;
; -0.770 ; timer_cnt[3]                   ; timer_cnt[31]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.719      ;
; -0.769 ; timer_cnt[3]                   ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.718      ;
; -0.769 ; timer_cnt[1]                   ; timer_cnt[28]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.718      ;
; -0.767 ; timer_cnt[21]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.519      ;
; -0.766 ; timer_cnt[3]                   ; timer_cnt[30]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.715      ;
; -0.765 ; timer_cnt[21]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.517      ;
; -0.764 ; timer_cnt[21]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.235     ; 1.516      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[8]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[9]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[10]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[11]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[12]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[13]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[15]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; uart_rx:uart_rx_m0|bit_cnt[10] ; uart_rx:uart_rx_m0|bit_cnt[14]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.714      ;
; -0.763 ; timer_cnt[11]                  ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.712      ;
; -0.762 ; timer_cnt[7]                   ; timer_cnt[23]                   ; clk          ; clk         ; 1.000        ; 0.156      ; 1.905      ;
; -0.761 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT1 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.710      ;
; -0.761 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT2 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.710      ;
; -0.761 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT3 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.710      ;
; -0.761 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT4 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.710      ;
; -0.761 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT5 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.710      ;
; -0.761 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT6 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.710      ;
; -0.761 ; uart_rx:uart_rx_m0|bit_cnt[13] ; uart_rx:uart_rx_m0|state.S_BIT7 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.710      ;
; -0.760 ; timer_cnt[31]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.712      ;
; -0.760 ; timer_cnt[2]                   ; timer_cnt[31]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.709      ;
; -0.759 ; timer_cnt[0]                   ; timer_cnt[29]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.708      ;
; -0.758 ; timer_cnt[7]                   ; timer_cnt[22]                   ; clk          ; clk         ; 1.000        ; 0.156      ; 1.901      ;
; -0.758 ; timer_cnt[31]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.710      ;
; -0.757 ; timer_cnt[31]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.709      ;
; -0.756 ; timer_cnt[7]                   ; timer_cnt[25]                   ; clk          ; clk         ; 1.000        ; 0.156      ; 1.899      ;
; -0.756 ; timer_cnt[29]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.708      ;
; -0.755 ; timer_cnt[10]                  ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.704      ;
; -0.754 ; timer_cnt[28]                  ; timer_cnt[15]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.706      ;
; -0.754 ; timer_cnt[29]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.706      ;
; -0.753 ; timer_cnt[29]                  ; timer_cnt[14]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.705      ;
; -0.752 ; timer_cnt[8]                   ; timer_cnt[20]                   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.701      ;
; -0.752 ; timer_cnt[28]                  ; timer_cnt[13]                   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.704      ;
; -0.751 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT1 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.700      ;
; -0.751 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT2 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.700      ;
; -0.751 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT3 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.700      ;
; -0.751 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT4 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.700      ;
; -0.751 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT5 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.700      ;
; -0.751 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT6 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.700      ;
; -0.751 ; uart_rx:uart_rx_m0|bit_cnt[5]  ; uart_rx:uart_rx_m0|state.S_BIT7 ; clk          ; clk         ; 1.000        ; -0.038     ; 1.700      ;
+--------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.157 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.479      ;
; 0.161 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.483      ;
; 0.176 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[0]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.498      ;
; 0.179 ; wr_state                                                                                                                                                     ; wr_state                                                                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.181 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.503      ;
; 0.186 ; rd_state.S_RD_IDLE                                                                                                                                           ; rd_state.S_RD_IDLE                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; rd_state.S_RD_SEND                                                                                                                                           ; rd_state.S_RD_SEND                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; buf_rdreq                                                                                                                                                    ; buf_rdreq                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_m0|state.S_START                                                                                                                             ; uart_rx:uart_rx_m0|state.S_START                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                              ; uart_rx:uart_rx_m0|state.S_STOP                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_m0|state.S_IDLE                                                                                                                              ; uart_rx:uart_rx_m0|state.S_IDLE                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[7]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_m0|rx_data_en                                                                                                                                ; uart_rx:uart_rx_m0|rx_data_en                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_m0|rx_data[4]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[4]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|state.S_START                                                                                                                             ; uart_tx:uart_tx_m0|state.S_START                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                              ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                  ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.195 ; uart_rx:uart_rx_m0|state.S_START                                                                                                                             ; uart_rx:uart_rx_m0|state.S_BIT0                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.198 ; uart_rx:uart_rx_m0|state.S_BIT2                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT3                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; uart_tx:uart_tx_m0|state.S_BIT2                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT3                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; uart_tx:uart_tx_m0|state.S_BIT4                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT5                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; uart_tx:uart_tx_m0|state.S_BIT5                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT6                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; uart_rx:uart_rx_m0|state.S_BIT3                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT4                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; uart_tx:uart_tx_m0|state.S_BIT6                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT7                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; uart_tx:uart_tx_m0|state.S_BIT1                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT2                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.203 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[0]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.178      ; 0.485      ;
; 0.205 ; uart_rx:uart_rx_m0|state.S_BIT4                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT5                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.178      ; 0.487      ;
; 0.210 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.178      ; 0.492      ;
; 0.212 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.178      ; 0.494      ;
; 0.223 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.545      ;
; 0.224 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.546      ;
; 0.225 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty                             ; rd_state.S_RD_FIFO                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.346      ;
; 0.225 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.547      ;
; 0.258 ; uart_rx:uart_rx_m0|state.S_BIT5                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT6                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; uart_rx:uart_rx_m0|state.S_BIT6                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT7                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.258 ; uart_tx:uart_tx_m0|state.S_BIT3                                                                                                                              ; uart_tx:uart_tx_m0|state.S_BIT4                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.378      ;
; 0.259 ; uart_rx:uart_rx_m0|state.S_BIT1                                                                                                                              ; uart_rx:uart_rx_m0|state.S_BIT2                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.379      ;
; 0.260 ; uart_tx:uart_tx_m0|state.S_BIT7                                                                                                                              ; uart_tx:uart_tx_m0|state.S_STOP                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.380      ;
; 0.264 ; rd_state.S_RD_FIFO                                                                                                                                           ; rd_state.S_RD_SEND                                                                                                                                                          ; clk          ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.266 ; uart_tx:uart_tx_m0|state.S_STOP                                                                                                                              ; uart_tx:uart_tx_m0|txd                                                                                                                                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; rd_state.S_RD_SEND                                                                                                                                           ; buf_rdreq                                                                                                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.388      ;
; 0.280 ; uart_tx:uart_tx_m0|state.S_STOP                                                                                                                              ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.288 ; uart_tx:uart_tx_m0|state.S_IDLE                                                                                                                              ; uart_tx:uart_tx_m0|state.S_START                                                                                                                                            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.298 ; byte_cnt[5]                                                                                                                                                  ; byte_cnt[5]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; byte_cnt[6]                                                                                                                                                  ; byte_cnt[6]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; byte_cnt[7]                                                                                                                                                  ; byte_cnt[7]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart_rx:uart_rx_m0|state.S_BIT3                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[3]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; byte_cnt[4]                                                                                                                                                  ; byte_cnt[4]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.300 ; uart_rx:uart_rx_m0|state.S_BIT6                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[6]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; uart_rx:uart_rx_m0|state.S_BIT5                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[5]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; uart_rx:uart_rx_m0|state.S_BIT2                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[2]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; uart_rx:uart_rx_m0|state.S_BIT1                                                                                                                              ; uart_rx:uart_rx_m0|rx_data[1]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[1] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[1]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; timer_cnt[3]                                                                                                                                                 ; timer_cnt[3]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; timer_cnt[5]                                                                                                                                                 ; timer_cnt[5]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; timer_cnt[31]                                                                                                                                                ; timer_cnt[31]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; byte_cnt[1]                                                                                                                                                  ; byte_cnt[1]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; byte_cnt[3]                                                                                                                                                  ; byte_cnt[3]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_m0|bit_cnt[3]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[3]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer_cnt[1]                                                                                                                                                 ; timer_cnt[1]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer_cnt[6]                                                                                                                                                 ; timer_cnt[6]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer_cnt[11]                                                                                                                                                ; timer_cnt[11]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer_cnt[27]                                                                                                                                                ; timer_cnt[27]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer_cnt[29]                                                                                                                                                ; timer_cnt[29]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6] ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6]                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; uart_rx:uart_rx_m0|bit_cnt[6]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[6]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer_cnt[2]                                                                                                                                                 ; timer_cnt[2]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer_cnt[8]                                                                                                                                                 ; timer_cnt[8]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer_cnt[9]                                                                                                                                                 ; timer_cnt[9]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer_cnt[16]                                                                                                                                                ; timer_cnt[16]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; byte_cnt[2]                                                                                                                                                  ; byte_cnt[2]                                                                                                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[2]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[2]                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                        ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                              ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                                             ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; uart_rx:uart_rx_m0|bit_cnt[2]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[2]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_m0|bit_cnt[4]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[4]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_m0|bit_cnt[8]                                                                                                                                ; uart_rx:uart_rx_m0|bit_cnt[8]                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                               ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; timer_cnt[4]                                                                                                                                                 ; timer_cnt[4]                                                                                                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; timer_cnt[10]                                                                                                                                                ; timer_cnt[10]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; timer_cnt[18]                                                                                                                                                ; timer_cnt[18]                                                                                                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; buf_data[0]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; buf_data[1]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; buf_data[2]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; buf_data[3]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; buf_data[4]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; buf_data[5]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; buf_data[6]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; buf_rdreq                                                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; buf_wrreq                                                                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; byte_cnt[0]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; byte_cnt[1]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; byte_cnt[2]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; byte_cnt[3]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; byte_cnt[4]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; byte_cnt[5]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; byte_cnt[6]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; byte_cnt[7]                                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_FIFO                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_IDLE                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; rd_state.S_RD_SEND                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[0]                                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[10]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[11]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[12]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[13]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[14]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[15]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[16]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[17]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[18]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[19]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[1]                                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[20]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[21]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[22]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[23]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[24]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[25]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[26]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[27]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[28]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[29]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[2]                                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[30]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[31]                                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[3]                                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[4]                                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[5]                                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[6]                                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[7]                                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[8]                                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; timer_cnt[9]                                                                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_full                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|b_non_empty                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|a_fefifo_08f:fifo_state|cntr_fo7:count_usedw|counter_reg_bit[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:rd_ptr_count|counter_reg_bit[7]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[1]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[2]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[3]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[4]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[5]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[6]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|cntr_3ob:wr_ptr|counter_reg_bit[7]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_buf:uart_buf_m0|scfifo:scfifo_component|scfifo_f441:auto_generated|a_dpfifo_ma41:dpfifo|dpram_4711:FIFOram|altsyncram_q0k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[0]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[10]                                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[11]                                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[12]                                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[13]                                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[14]                                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[15]                                                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[1]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[2]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[3]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[4]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[5]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[6]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[7]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[8]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|bit_cnt[9]                                                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; uart_rx:uart_rx_m0|rx_data[0]                                                                                                                                               ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; clk        ; 1.685 ; 2.335 ; Rise       ; clk             ;
; rxd       ; clk        ; 0.053 ; 0.359 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; clk        ; -1.517 ; -2.156 ; Rise       ; clk             ;
; rxd       ; clk        ; 0.107  ; -0.195 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 3.868 ; 3.702 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 3.744 ; 3.584 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.416   ; 0.157 ; N/A      ; N/A     ; -3.201              ;
;  clk             ; -3.416   ; 0.157 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS  ; -374.636 ; 0.0   ; 0.0      ; 0.0     ; -257.027            ;
;  clk             ; -374.636 ; 0.000 ; N/A      ; N/A     ; -257.027            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_n     ; clk        ; 3.849 ; 4.022 ; Rise       ; clk             ;
; rxd       ; clk        ; 0.053 ; 0.359 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_n     ; clk        ; -1.517 ; -2.156 ; Rise       ; clk             ;
; rxd       ; clk        ; 0.361  ; 0.235  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 7.926 ; 7.983 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; txd       ; clk        ; 3.744 ; 3.584 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; txd           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rxd                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; txd           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3102     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3102     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 154   ; 154  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Fri Dec 16 11:26:37 2016
Info: Command: quartus_sta uart_rx -c uart_rx
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_rx.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.416
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.416      -374.636 clk 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.434         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -257.027 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.127
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.127      -334.555 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.383         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.201      -257.027 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.914
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.914       -72.630 clk 
Info (332146): Worst-case hold slack is 0.157
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.157         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -170.935 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 462 megabytes
    Info: Processing ended: Fri Dec 16 11:26:38 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


