|diy_uart
clk_50Mhz => scale_cnt[0].CLK
clk_50Mhz => scale_cnt[1].CLK
clk_50Mhz => scale_cnt[2].CLK
clk_50Mhz => scale_cnt[3].CLK
clk_50Mhz => scale_cnt[4].CLK
clk_50Mhz => scale_cnt[5].CLK
clk_50Mhz => scale_cnt[6].CLK
clk_50Mhz => scale_cnt[7].CLK
clk_50Mhz => scale_cnt[8].CLK
clk_50Mhz => scale_cnt[9].CLK
clk_50Mhz => scale_cnt[10].CLK
clk_50Mhz => scale_cnt[11].CLK
clk_50Mhz => clk_temp.CLK
tx_out <= tx_out~reg0.DB_MAX_OUTPUT_PORT_TYPE
clk_out <= clk_temp.DB_MAX_OUTPUT_PORT_TYPE


