Fitter report for VHDL3
Fri May 27 18:44:33 2016
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Cascade Chains
 13. Non-Global High Fan-Out Signals
 14. Peripheral Signals
 15. LAB
 16. Local Routing Interconnect
 17. LAB External Interconnect
 18. Row Interconnect
 19. LAB Column Interconnect
 20. LAB Column Interconnect
 21. Fitter Resource Usage Summary
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pin-Out File
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Fri May 27 18:44:33 2016        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; VHDL3                                        ;
; Top-level Entity Name ; VHDL3                                        ;
; Family                ; FLEX10K                                      ;
; Device                ; EPF10K10LC84-4                               ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 351 / 576 ( 61 % )                           ;
; Total pins            ; 25 / 59 ( 42 % )                             ;
; Total memory bits     ; 0 / 6,144 ( 0 % )                            ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EPF10K10LC84-4     ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings         ; Off                ; Off                ;
+------------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                              ;
+---------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; Name    ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; Single-Pin CE ; I/O Standard ;
+---------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+
; clk_in  ; 43    ; --  ; --   ; 33      ; yes    ; no           ; no                      ; no            ; no            ; TTL          ;
; in[3]   ; 64    ;  B  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; in[2]   ; 62    ;  C  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; in[1]   ; 61    ;  C  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; in[0]   ; 60    ;  C  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; Se_line ; 58    ;  C  ; --   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
; ON_OF   ; 53    ; --  ; 20   ; 2       ; no     ; no           ; no                      ; no            ; no            ; TTL          ;
+---------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                               ;
+---------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; Name          ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+---------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+
; common_out[0] ; 37    ; --  ; 9    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; common_out[1] ; 36    ; --  ; 7    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; output[3]     ; 21    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; output[2]     ; 22    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; output[1]     ; 23    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; output[0]     ; 24    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Seg[0]        ; 52    ; --  ; 19   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Seg[1]        ; 51    ; --  ; 18   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Seg[2]        ; 50    ; --  ; 17   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Seg[3]        ; 49    ; --  ; 16   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Seg[4]        ; 48    ; --  ; 15   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Seg[5]        ; 47    ; --  ; 14   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Seg[6]        ; 39    ; --  ; 11   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; common_out[2] ; 35    ; --  ; 6    ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; common_out[3] ; 30    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; common_out[4] ; 29    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; common_out[5] ; 28    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
; Seg[7]        ; 38    ; --  ; 10   ; no           ; no                       ; no            ; no             ; no            ; no            ; no         ; no            ; TTL          ;
+---------------+-------+-----+------+--------------+--------------------------+---------------+----------------+---------------+---------------+------------+---------------+--------------+


+--------------------------------------+
; All Package Pins                     ;
+-------+---------------+--------------+
; Pin # ; Usage         ; I/O Standard ;
+-------+---------------+--------------+
; 1     ; GND+          ;              ;
; 2     ; GND+          ;              ;
; 3     ; GND*          ;              ;
; 4     ; VCC_INT       ;              ;
; 5     ; GND*          ;              ;
; 6     ; GND*          ;              ;
; 7     ; GND*          ;              ;
; 8     ; GND*          ;              ;
; 9     ; GND*          ;              ;
; 10    ; GND*          ;              ;
; 11    ; GND*          ;              ;
; 12    ; ^DATA0        ;              ;
; 13    ; ^DCLK         ;              ;
; 14    ; ^nCE          ;              ;
; 15    ; #TDI          ;              ;
; 16    ; GND*          ;              ;
; 17    ; GND*          ;              ;
; 18    ; GND*          ;              ;
; 19    ; GND*          ;              ;
; 20    ; VCC_INT       ;              ;
; 21    ; output[3]     ; TTL          ;
; 22    ; output[2]     ; TTL          ;
; 23    ; output[1]     ; TTL          ;
; 24    ; output[0]     ; TTL          ;
; 25    ; GND*          ;              ;
; 26    ; GND_INT       ;              ;
; 27    ; GND*          ;              ;
; 28    ; common_out[5] ; TTL          ;
; 29    ; common_out[4] ; TTL          ;
; 30    ; common_out[3] ; TTL          ;
; 31    ; ^MSEL0        ;              ;
; 32    ; ^MSEL1        ;              ;
; 33    ; VCC_INT       ;              ;
; 34    ; ^nCONFIG      ;              ;
; 35    ; common_out[2] ; TTL          ;
; 36    ; common_out[1] ; TTL          ;
; 37    ; common_out[0] ; TTL          ;
; 38    ; Seg[7]        ; TTL          ;
; 39    ; Seg[6]        ; TTL          ;
; 40    ; VCC_INT       ;              ;
; 41    ; GND_INT       ;              ;
; 42    ; GND+          ;              ;
; 43    ; clk_in        ; TTL          ;
; 44    ; GND+          ;              ;
; 45    ; VCC_INT       ;              ;
; 46    ; GND_INT       ;              ;
; 47    ; Seg[5]        ; TTL          ;
; 48    ; Seg[4]        ; TTL          ;
; 49    ; Seg[3]        ; TTL          ;
; 50    ; Seg[2]        ; TTL          ;
; 51    ; Seg[1]        ; TTL          ;
; 52    ; Seg[0]        ; TTL          ;
; 53    ; ON_OF         ; TTL          ;
; 54    ; GND*          ;              ;
; 55    ; ^nSTATUS      ;              ;
; 56    ; #TRST         ;              ;
; 57    ; #TMS          ;              ;
; 58    ; Se_line       ; TTL          ;
; 59    ; GND*          ;              ;
; 60    ; in[0]         ; TTL          ;
; 61    ; in[1]         ; TTL          ;
; 62    ; in[2]         ; TTL          ;
; 63    ; VCC_INT       ;              ;
; 64    ; in[3]         ; TTL          ;
; 65    ; GND*          ;              ;
; 66    ; GND*          ;              ;
; 67    ; GND*          ;              ;
; 68    ; GND_INT       ;              ;
; 69    ; GND*          ;              ;
; 70    ; GND*          ;              ;
; 71    ; GND*          ;              ;
; 72    ; GND*          ;              ;
; 73    ; GND*          ;              ;
; 74    ; #TDO          ;              ;
; 75    ; ^nCEO         ;              ;
; 76    ; ^CONF_DONE    ;              ;
; 77    ; #TCK          ;              ;
; 78    ; GND*          ;              ;
; 79    ; GND*          ;              ;
; 80    ; GND*          ;              ;
; 81    ; GND*          ;              ;
; 82    ; GND_INT       ;              ;
; 83    ; GND*          ;              ;
; 84    ; GND+          ;              ;
+-------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                   ;
+---------------------------------------------------------------------------------+---------+---------+--------------+--------------+
; Name                                                                            ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+---------------------------------------------------------------------------------+---------+---------+--------------+--------------+
; clk_in                                                                          ; 43      ; 33      ; Clock        ; Pin          ;
; Devide:inst5|clk                                                                ; LC5_B14 ; 15      ; Clock        ; Non-global   ;
; Devide:inst10|clk                                                               ; LC6_A6  ; 23      ; Clock        ; Non-global   ;
; VHDL4:inst9|clk                                                                 ; LC1_A12 ; 25      ; Clock        ; Internal     ;
; sensor:inst|ln~29                                                               ; LC2_C14 ; 14      ; Clock enable ; Non-global   ;
; sensor:inst|chk[0]~34                                                           ; LC7_C22 ; 8       ; Clock enable ; Non-global   ;
; sensor:inst|chk~33                                                              ; LC4_C13 ; 7       ; Sync. load   ; Non-global   ;
; sensor:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0] ; LC2_C1  ; 1       ; Sync. load   ; Non-global   ;
; sensor:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[1] ; LC3_C1  ; 1       ; Sync. load   ; Non-global   ;
; sensor:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[2] ; LC4_C1  ; 1       ; Sync. load   ; Non-global   ;
; sensor:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[3] ; LC5_C1  ; 1       ; Sync. load   ; Non-global   ;
; Devide:inst5|Equal0~11                                                          ; LC8_B14 ; 10      ; Clock enable ; Non-global   ;
; Devide:inst10|Equal0~4                                                          ; LC1_A6  ; 8       ; Clock enable ; Non-global   ;
; VHDL4:inst9|Equal0~0                                                            ; LC4_A12 ; 1       ; Clock enable ; Non-global   ;
+---------------------------------------------------------------------------------+---------+---------+--------------+--------------+


+----------------------------------------------+
; Global & Other Fast Signals                  ;
+-----------------+---------+---------+--------+
; Name            ; Pin #   ; Fan-Out ; Global ;
+-----------------+---------+---------+--------+
; clk_in          ; 43      ; 33      ; yes    ;
; VHDL4:inst9|clk ; LC1_A12 ; 25      ; yes    ;
+-----------------+---------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 1              ; 0                      ;
; 2 - 3              ; 2                      ;
; 4 - 5              ; 0                      ;
; 6 - 7              ; 7                      ;
; 8 - 9              ; 1                      ;
; 10 - 11            ; 0                      ;
; 12 - 13            ; 1                      ;
; 14 - 15            ; 0                      ;
; 16 - 17            ; 1                      ;
; 18 - 19            ; 1                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 3     ;
; 3      ; 1     ;
+--------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Devide:inst10|clk~1                                                                                                                                    ; 23      ;
; dutysensor:inst1|Equal0~3                                                                                                                              ; 20      ;
; Devide:inst5|clk~1                                                                                                                                     ; 15      ;
; sensor:inst|ln~30                                                                                                                                      ; 14      ;
; common:inst8|Con[3]~0                                                                                                                                  ; 12      ;
; Seg_in:inst6|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_e9c:add_sub_4|add_sub_cella[4]~44 ; 12      ;
; dutysensor:inst1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT                                                              ; 11      ;
; Seg_in:inst6|lpm_divide:Div0|lpm_divide_h1m:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_eke:divider|add_sub_d9c:add_sub_3|add_sub_cella[3]~25 ; 10      ;
; Devide:inst5|Equal0~15                                                                                                                                 ; 10      ;
; Seg_in:inst6|lpm_divide:Div0|lpm_divide_h1m:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_eke:divider|add_sub_e9c:add_sub_4|add_sub_cella[4]~43 ; 10      ;
; Seg_in:inst6|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_f9c:add_sub_5|add_sub_cella[5]~58 ; 10      ;
; sensor:inst|con[4]~24                                                                                                                                  ; 10      ;
; Seg_in:inst6|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_d9c:add_sub_3|add_sub_cella[3]~28 ; 9       ;
; sensor:inst|chk[0]~41                                                                                                                                  ; 8       ;
; Seg_in:inst6|lpm_divide:Div0|lpm_divide_h1m:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_eke:divider|add_sub_e9c:add_sub_5|add_sub_cella[4]~43 ; 8       ;
; Devide:inst10|Equal0~9                                                                                                                                 ; 8       ;
; Seg_in:inst6|seg_ten[2]~6                                                                                                                              ; 7       ;
; Seg_in:inst6|seg_ten[0]~4                                                                                                                              ; 7       ;
; Seg_in:inst6|seg_one[0]~1                                                                                                                              ; 7       ;
; sensor:inst|count[5]~53                                                                                                                                ; 7       ;
; sensor:inst|count[4]~54                                                                                                                                ; 7       ;
; sensor:inst|chk~40                                                                                                                                     ; 7       ;
; Seg_in:inst6|seg_ten[1]~5                                                                                                                              ; 7       ;
; Seg_in:inst6|seg_one[1]~2                                                                                                                              ; 7       ;
; Seg_in:inst6|seg_one[3]~4                                                                                                                              ; 7       ;
; Seg_in:inst6|seg_ten[3]~7                                                                                                                              ; 7       ;
; Seg_in:inst6|seg_one[2]~3                                                                                                                              ; 7       ;
; sensor:inst|count[6]~52                                                                                                                                ; 6       ;
; sensor:inst|count[3]~51                                                                                                                                ; 6       ;
; sensor:inst|Equal5~3                                                                                                                                   ; 6       ;
; sensor:inst|con[3]~26                                                                                                                                  ; 6       ;
; Seg_in:inst6|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_g9c:add_sub_6|add_sub_cella[6]~69 ; 6       ;
; Seg_out:inst7|Mux19~16                                                                                                                                 ; 6       ;
; sensor:inst|con[1]~25                                                                                                                                  ; 5       ;
; sensor:inst|chk[3]~36                                                                                                                                  ; 5       ;
; sensor:inst|chk[2]~37                                                                                                                                  ; 5       ;
; dutysensor:inst1|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~COUT                                                              ; 4       ;
; dutysensor:inst1|clk3~22                                                                                                                               ; 4       ;
; sensor:inst|lpm_counter:ln_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[5]~COUT                                                                   ; 4       ;
; sensor:inst|count[2]~50                                                                                                                                ; 4       ;
; sensor:inst|lpm_counter:ln_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[4]~COUT                                                                   ; 4       ;
; sensor:inst|lpm_counter:ln_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT                                                                   ; 4       ;
; sensor:inst|lpm_counter:ln_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT                                                                   ; 4       ;
; sensor:inst|lpm_counter:ln_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[3]~COUT                                                                   ; 4       ;
; sensor:inst|lpm_counter:ln_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT                                                                   ; 4       ;
; sensor:inst|chk[0]~38                                                                                                                                  ; 4       ;
; dutysensor:inst1|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~44                                                                ; 4       ;
; ~GND~0                                                                                                                                                 ; 4       ;
; sensor:inst|chk[1]~35                                                                                                                                  ; 4       ;
; dutysensor:inst1|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node|cs_buffer[6]~38                                                                ; 4       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                           ;
+-------------------+---------+-------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source  ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+---------+-------+-----------------+---------------------------+----------+
; VHDL4:inst9|clk   ; LC1_A12 ; Clock ; no              ; yes                       ; +ve      ;
+-------------------+---------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 16             ;
; 1                        ; 5              ;
; 2                        ; 4              ;
; 3                        ; 1              ;
; 4                        ; 3              ;
; 5                        ; 5              ;
; 6                        ; 1              ;
; 7                        ; 4              ;
; 8                        ; 33             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 29             ;
; 1                           ; 7              ;
; 2                           ; 9              ;
; 3                           ; 8              ;
; 4                           ; 6              ;
; 5                           ; 7              ;
; 6                           ; 2              ;
; 7                           ; 3              ;
; 8                           ; 1              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0                          ; 16             ;
; 1                          ; 3              ;
; 2                          ; 5              ;
; 3                          ; 3              ;
; 4                          ; 8              ;
; 5                          ; 5              ;
; 6                          ; 7              ;
; 7                          ; 4              ;
; 8                          ; 7              ;
; 9                          ; 4              ;
; 10                         ; 2              ;
; 11                         ; 1              ;
; 12                         ; 3              ;
; 13                         ; 2              ;
; 14                         ; 0              ;
; 15                         ; 1              ;
; 16                         ; 1              ;
+----------------------------+----------------+


+-----------------------------------------------------------------------------------------+
; Row Interconnect                                                                        ;
+-------+--------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used  ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+--------------------+-----------------------------+------------------------------+
;  A    ;  9 / 96 ( 9 % )    ;  33 / 48 ( 69 % )           ;  46 / 48 ( 96 % )            ;
;  B    ;  24 / 96 ( 25 % )  ;  0 / 48 ( 0 % )             ;  40 / 48 ( 83 % )            ;
;  C    ;  41 / 96 ( 43 % )  ;  45 / 48 ( 94 % )           ;  33 / 48 ( 69 % )            ;
; Total ;  74 / 288 ( 26 % ) ;  78 / 144 ( 54 % )          ;  119 / 144 ( 83 % )          ;
+-------+--------------------+-----------------------------+------------------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; 2     ;  0 / 24 ( 0 % )   ;
; 3     ;  0 / 24 ( 0 % )   ;
; 4     ;  0 / 24 ( 0 % )   ;
; 5     ;  1 / 24 ( 4 % )   ;
; 6     ;  0 / 24 ( 0 % )   ;
; 7     ;  1 / 24 ( 4 % )   ;
; 8     ;  1 / 24 ( 4 % )   ;
; 9     ;  1 / 24 ( 4 % )   ;
; 10    ;  1 / 24 ( 4 % )   ;
; 11    ;  1 / 24 ( 4 % )   ;
; 12    ;  0 / 24 ( 0 % )   ;
; 13    ;  4 / 24 ( 17 % )  ;
; 14    ;  2 / 24 ( 8 % )   ;
; 15    ;  1 / 24 ( 4 % )   ;
; 16    ;  1 / 24 ( 4 % )   ;
; 17    ;  3 / 24 ( 13 % )  ;
; 18    ;  2 / 24 ( 8 % )   ;
; 19    ;  3 / 24 ( 13 % )  ;
; 20    ;  1 / 24 ( 4 % )   ;
; 21    ;  3 / 24 ( 13 % )  ;
; 22    ;  3 / 24 ( 13 % )  ;
; 23    ;  2 / 24 ( 8 % )   ;
; 24    ;  2 / 24 ( 8 % )   ;
; Total ;  33 / 576 ( 6 % ) ;
+-------+-------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 24 ( 0 % )   ;
; Total ;  0 / 24 ( 0 % )   ;
+-------+-------------------+


+--------------------------------------------------------+
; Fitter Resource Usage Summary                          ;
+-----------------------------------+--------------------+
; Resource                          ; Usage              ;
+-----------------------------------+--------------------+
; Total logic elements              ; 351 / 576 ( 61 % ) ;
; Registers                         ; 93 / 576 ( 16 % )  ;
; Logic elements in carry chains    ; 107                ;
; User inserted logic elements      ; 0                  ;
; I/O pins                          ; 25 / 59 ( 42 % )   ;
;     -- Clock pins                 ; 1 / 2 ( 50 % )     ;
;     -- Dedicated input pins       ; 0 / 4 ( 0 % )      ;
; Global signals                    ; 2                  ;
; EABs                              ; 0 / 3 ( 0 % )      ;
; Total memory bits                 ; 0 / 6,144 ( 0 % )  ;
; Total RAM block bits              ; 0 / 6,144 ( 0 % )  ;
; Maximum fan-out node              ; clk_in             ;
; Maximum fan-out                   ; 33                 ;
; Highest non-global fan-out signal ; Devide:inst10|clk  ;
; Highest non-global fan-out        ; 23                 ;
; Total fan-out                     ; 953                ;
; Average fan-out                   ; 2.53               ;
+-----------------------------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |VHDL3                                    ; 351 (1)     ; 93           ; 0           ; 25   ; 258 (1)      ; 21 (0)            ; 72 (0)           ; 107 (0)         ; 0 (0)      ; |VHDL3                                                                                                                                    ; work         ;
;    |Devide:inst10|                        ; 37 (22)     ; 17           ; 0           ; 0    ; 20 (5)       ; 9 (9)             ; 8 (8)            ; 16 (1)          ; 0 (0)      ; |VHDL3|Devide:inst10                                                                                                                      ; work         ;
;       |lpm_add_sub:Add0|                  ; 15 (0)      ; 0            ; 0           ; 0    ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 15 (0)          ; 0 (0)      ; |VHDL3|Devide:inst10|lpm_add_sub:Add0                                                                                                     ; work         ;
;          |addcore:adder|                  ; 15 (1)      ; 0            ; 0           ; 0    ; 15 (1)       ; 0 (0)             ; 0 (0)            ; 15 (1)          ; 0 (0)      ; |VHDL3|Devide:inst10|lpm_add_sub:Add0|addcore:adder                                                                                       ; work         ;
;             |a_csnbuffer:result_node|     ; 14 (14)     ; 0            ; 0           ; 0    ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 14 (14)         ; 0 (0)      ; |VHDL3|Devide:inst10|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node                                                               ; work         ;
;    |Devide:inst5|                         ; 27 (16)     ; 13           ; 0           ; 0    ; 14 (3)       ; 3 (3)             ; 10 (10)          ; 12 (1)          ; 0 (0)      ; |VHDL3|Devide:inst5                                                                                                                       ; work         ;
;       |lpm_add_sub:Add0|                  ; 11 (0)      ; 0            ; 0           ; 0    ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 11 (0)          ; 0 (0)      ; |VHDL3|Devide:inst5|lpm_add_sub:Add0                                                                                                      ; work         ;
;          |addcore:adder|                  ; 11 (1)      ; 0            ; 0           ; 0    ; 11 (1)       ; 0 (0)             ; 0 (0)            ; 11 (1)          ; 0 (0)      ; |VHDL3|Devide:inst5|lpm_add_sub:Add0|addcore:adder                                                                                        ; work         ;
;             |a_csnbuffer:result_node|     ; 10 (10)     ; 0            ; 0           ; 0    ; 10 (10)      ; 0 (0)             ; 0 (0)            ; 10 (10)         ; 0 (0)      ; |VHDL3|Devide:inst5|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node                                                                ; work         ;
;    |Motor:inst4|                          ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |VHDL3|Motor:inst4                                                                                                                        ; work         ;
;    |Seg_in:inst6|                         ; 95 (11)     ; 11           ; 0           ; 0    ; 84 (0)       ; 4 (4)             ; 7 (7)            ; 32 (1)          ; 0 (0)      ; |VHDL3|Seg_in:inst6                                                                                                                       ; work         ;
;       |lpm_divide:Div0|                   ; 36 (0)      ; 0            ; 0           ; 0    ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Div0                                                                                                       ; work         ;
;          |lpm_divide_h1m:auto_generated|  ; 36 (0)      ; 0            ; 0           ; 0    ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Div0|lpm_divide_h1m:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_6kh:divider| ; 36 (0)      ; 0            ; 0           ; 0    ; 36 (0)       ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Div0|lpm_divide_h1m:auto_generated|sign_div_unsign_6kh:divider                                             ; work         ;
;                |alt_u_div_eke:divider|    ; 36 (18)     ; 0            ; 0           ; 0    ; 36 (18)      ; 0 (0)             ; 0 (0)            ; 18 (0)          ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Div0|lpm_divide_h1m:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_eke:divider                       ; work         ;
;                   |add_sub_d9c:add_sub_3| ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 4 (4)           ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Div0|lpm_divide_h1m:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_eke:divider|add_sub_d9c:add_sub_3 ; work         ;
;                   |add_sub_e9c:add_sub_4| ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Div0|lpm_divide_h1m:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_eke:divider|add_sub_e9c:add_sub_4 ; work         ;
;                   |add_sub_e9c:add_sub_5| ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Div0|lpm_divide_h1m:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_eke:divider|add_sub_e9c:add_sub_5 ; work         ;
;                   |add_sub_e9c:add_sub_6| ; 4 (4)       ; 0            ; 0           ; 0    ; 4 (4)        ; 0 (0)             ; 0 (0)            ; 4 (4)           ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Div0|lpm_divide_h1m:auto_generated|sign_div_unsign_6kh:divider|alt_u_div_eke:divider|add_sub_e9c:add_sub_6 ; work         ;
;       |lpm_divide:Mod0|                   ; 48 (0)      ; 0            ; 0           ; 0    ; 48 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Mod0                                                                                                       ; work         ;
;          |lpm_divide_npl:auto_generated|  ; 48 (0)      ; 0            ; 0           ; 0    ; 48 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Mod0|lpm_divide_npl:auto_generated                                                                         ; work         ;
;             |sign_div_unsign_9kh:divider| ; 48 (0)      ; 0            ; 0           ; 0    ; 48 (0)       ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider                                             ; work         ;
;                |alt_u_div_kke:divider|    ; 48 (22)     ; 0            ; 0           ; 0    ; 48 (22)      ; 0 (0)             ; 0 (0)            ; 13 (0)          ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider                       ; work         ;
;                   |add_sub_d9c:add_sub_3| ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_d9c:add_sub_3 ; work         ;
;                   |add_sub_e9c:add_sub_4| ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_e9c:add_sub_4 ; work         ;
;                   |add_sub_f9c:add_sub_5| ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_f9c:add_sub_5 ; work         ;
;                   |add_sub_g9c:add_sub_6| ; 7 (7)       ; 0            ; 0           ; 0    ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |VHDL3|Seg_in:inst6|lpm_divide:Mod0|lpm_divide_npl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kke:divider|add_sub_g9c:add_sub_6 ; work         ;
;    |Seg_out:inst7|                        ; 23 (23)     ; 0            ; 0           ; 0    ; 23 (23)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |VHDL3|Seg_out:inst7                                                                                                                      ; work         ;
;    |VHDL4:inst9|                          ; 4 (4)       ; 3            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |VHDL3|VHDL4:inst9                                                                                                                        ; work         ;
;    |common:inst8|                         ; 3 (3)       ; 3            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |VHDL3|common:inst8                                                                                                                       ; work         ;
;    |dutysensor:inst1|                     ; 114 (27)    ; 24           ; 0           ; 0    ; 90 (17)      ; 3 (3)             ; 21 (7)           ; 32 (2)          ; 0 (0)      ; |VHDL3|dutysensor:inst1                                                                                                                   ; work         ;
;       |lpm_add_sub:Add0|                  ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 6 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add0                                                                                                  ; work         ;
;          |addcore:adder|                  ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 6 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add0|addcore:adder                                                                                    ; work         ;
;             |a_csnbuffer:result_node|     ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node                                                            ; work         ;
;       |lpm_add_sub:Add1|                  ; 14 (0)      ; 0            ; 0           ; 0    ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add1                                                                                                  ; work         ;
;          |addcore:adder|                  ; 14 (0)      ; 0            ; 0           ; 0    ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add1|addcore:adder                                                                                    ; work         ;
;             |a_csnbuffer:result_node|     ; 14 (14)     ; 0            ; 0           ; 0    ; 14 (14)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node                                                            ; work         ;
;       |lpm_add_sub:Add2|                  ; 18 (0)      ; 0            ; 0           ; 0    ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add2                                                                                                  ; work         ;
;          |addcore:adder|                  ; 18 (1)      ; 0            ; 0           ; 0    ; 18 (1)       ; 0 (0)             ; 0 (0)            ; 2 (1)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add2|addcore:adder                                                                                    ; work         ;
;             |a_csnbuffer:result_node|     ; 17 (17)     ; 0            ; 0           ; 0    ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 1 (1)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node                                                            ; work         ;
;       |lpm_add_sub:Add3|                  ; 11 (0)      ; 0            ; 0           ; 0    ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add3                                                                                                  ; work         ;
;          |addcore:adder|                  ; 11 (0)      ; 0            ; 0           ; 0    ; 11 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add3|addcore:adder                                                                                    ; work         ;
;             |a_csnbuffer:result_node|     ; 11 (11)     ; 0            ; 0           ; 0    ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node                                                            ; work         ;
;       |lpm_add_sub:Add4|                  ; 18 (0)      ; 0            ; 0           ; 0    ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 2 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add4                                                                                                  ; work         ;
;          |addcore:adder|                  ; 18 (1)      ; 0            ; 0           ; 0    ; 18 (1)       ; 0 (0)             ; 0 (0)            ; 2 (1)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add4|addcore:adder                                                                                    ; work         ;
;             |a_csnbuffer:result_node|     ; 17 (17)     ; 0            ; 0           ; 0    ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 1 (1)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node                                                            ; work         ;
;       |lpm_add_sub:Add5|                  ; 6 (0)       ; 0            ; 0           ; 0    ; 6 (0)        ; 0 (0)             ; 0 (0)            ; 6 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add5                                                                                                  ; work         ;
;          |addcore:adder|                  ; 6 (1)       ; 0            ; 0           ; 0    ; 6 (1)        ; 0 (0)             ; 0 (0)            ; 6 (1)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add5|addcore:adder                                                                                    ; work         ;
;             |a_csnbuffer:result_node|     ; 5 (5)       ; 0            ; 0           ; 0    ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node                                                            ; work         ;
;       |lpm_counter:Count2_rtl_0|          ; 7 (0)       ; 7            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_counter:Count2_rtl_0                                                                                          ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 7 (7)       ; 7            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_counter:Count2_rtl_0|alt_counter_f10ke:wysi_counter                                                           ; work         ;
;       |lpm_counter:Count3_rtl_1|          ; 7 (0)       ; 7            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_counter:Count3_rtl_1                                                                                          ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 7 (7)       ; 7            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |VHDL3|dutysensor:inst1|lpm_counter:Count3_rtl_1|alt_counter_f10ke:wysi_counter                                                           ; work         ;
;    |sensor:inst|                          ; 39 (25)     ; 22           ; 0           ; 0    ; 17 (10)      ; 2 (2)             ; 20 (13)          ; 15 (1)          ; 0 (0)      ; |VHDL3|sensor:inst                                                                                                                        ; work         ;
;       |lpm_add_sub:Add0|                  ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |VHDL3|sensor:inst|lpm_add_sub:Add0                                                                                                       ; work         ;
;          |addcore:adder|                  ; 7 (1)       ; 0            ; 0           ; 0    ; 7 (1)        ; 0 (0)             ; 0 (0)            ; 7 (1)           ; 0 (0)      ; |VHDL3|sensor:inst|lpm_add_sub:Add0|addcore:adder                                                                                         ; work         ;
;             |a_csnbuffer:result_node|     ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |VHDL3|sensor:inst|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node                                                                 ; work         ;
;       |lpm_counter:ln_rtl_2|              ; 7 (0)       ; 7            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 7 (0)            ; 7 (0)           ; 0 (0)      ; |VHDL3|sensor:inst|lpm_counter:ln_rtl_2                                                                                                   ; work         ;
;          |alt_counter_f10ke:wysi_counter| ; 7 (7)       ; 7            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 7 (7)           ; 0 (0)      ; |VHDL3|sensor:inst|lpm_counter:ln_rtl_2|alt_counter_f10ke:wysi_counter                                                                    ; work         ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------+
; Delay Chain Summary                    ;
+---------------+----------+-------------+
; Name          ; Pin Type ; Pad to Core ;
+---------------+----------+-------------+
; clk_in        ; Input    ; OFF         ;
; in[3]         ; Input    ; OFF         ;
; in[2]         ; Input    ; OFF         ;
; in[1]         ; Input    ; OFF         ;
; in[0]         ; Input    ; OFF         ;
; Se_line       ; Input    ; OFF         ;
; ON_OF         ; Input    ; OFF         ;
; common_out[0] ; Output   ; OFF         ;
; common_out[1] ; Output   ; OFF         ;
; common_out[2] ; Output   ; OFF         ;
; common_out[3] ; Output   ; OFF         ;
; common_out[4] ; Output   ; OFF         ;
; common_out[5] ; Output   ; OFF         ;
; output[3]     ; Output   ; OFF         ;
; output[2]     ; Output   ; OFF         ;
; output[1]     ; Output   ; OFF         ;
; output[0]     ; Output   ; OFF         ;
; Seg[0]        ; Output   ; OFF         ;
; Seg[1]        ; Output   ; OFF         ;
; Seg[2]        ; Output   ; OFF         ;
; Seg[3]        ; Output   ; OFF         ;
; Seg[4]        ; Output   ; OFF         ;
; Seg[5]        ; Output   ; OFF         ;
; Seg[6]        ; Output   ; OFF         ;
; Seg[7]        ; Output   ; OFF         ;
+---------------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Digital System Design/VHDL3/VHDL3.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Fri May 27 18:44:29 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off VHDL3 -c VHDL3
Info: Selected device EPF10K10LC84-4 for design "VHDL3"
Warning: Feature SignalProbe is not available with your current license
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 1 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Fri May 27 2016 at 18:44:29
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 204 megabytes
    Info: Processing ended: Fri May 27 18:44:33 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


