<!DOCTYPE html>
<html lang="">
<head>
  <meta charset="utf-8">
  <meta name="viewport" content="width=device-width, initial-scale=1.0">
  <meta name="generator" content="Hugo 0.61.0" />
  
  
  
  <title>
    
    Adder and Multiplier in FPGA | Xiahua
    
  </title>
  <link rel="canonical" href="https://xiahualiu.github.io/posts/2018-08-07-claa/">
  
  
  
  
  
  
  
  
  <link rel="stylesheet" href="https://xiahualiu.github.io/css/base.min.a325db5a8beaa47e0541e6117eb67c3bc54cf8945100141e8a9defb2533f7344.css" integrity="sha256-oyXbWovqpH4FQeYRfrZ8O8VM&#43;JRRABQeip3vslM/c0Q=" crossorigin="anonymous">
  
  
</head>
<body>
  <nav class="u-background">
  <div class="u-wrapper">
    <ul class="Banner">
      <li class="Banner-item Banner-item--title">
        <a class="Banner-link u-clickable" href="https://xiahualiu.github.io">Xiahua</a>
      </li>
      
      <li class="Banner-item">
        <a class="Banner-link u-clickable" href="https://github.com/xiahualiu">About</a>
      </li>
      
      <li class="Banner-item">
        <a class="Banner-link u-clickable" href="https://xiahualiu.github.io/index.xml">RSS</a>
      </li>
      
    </ul>
  </div>
</nav>

  <main>
    <div class="u-wrapper">
      <div class="u-padding">
        

<article>
  <header class="Heading">
  <h2 class="Heading-title">
    <a class="Heading-link u-clickable" href="https://xiahualiu.github.io/posts/2018-08-07-claa/" rel="bookmark">Adder and Multiplier in FPGA</a>
  </h2>
  
  <time datetime="2018-08-07T10:48:30Z">
    7 August, 2018
  </time>
  
</header>

  <p>本文将会就在 FPGA 中如何实现加法器与乘法器进行一个简单的介绍，并且在后面提供了一些优化的方法。</p>
<h2 id="heading">加法器</h2>
<p>加法器在《数字电路》课程中大家都有学过，在课程中提到两种加法电路，也即 <strong>半加器</strong> 和 <strong>全加器</strong>。半加器没有进位输入有进位输出，而全加器既具有进位输入也有进位输出。全加器的端口有 5 个，分别为 $X，Y，C_{i-1}，S，C_i$。$X$，$Y$ 是两个加数，$S_i$ 表示和，$C_{i-1}$ 为来自低位的进位，$C_i$ 为向高位的进位。从真值表中我们很容易写出以下的逻辑表达式：</p>
<table>
<thead>
<tr>
<th align="center">$X_i$</th>
<th align="center">$Y_i$</th>
<th align="center">$C_{i-1}$</th>
<th align="center">$S_i$</th>
<th align="center">$C_i$</th>
</tr>
</thead>
<tbody>
<tr>
<td align="center">0</td>
<td align="center">0</td>
<td align="center">0</td>
<td align="center">0</td>
<td align="center">0</td>
</tr>
<tr>
<td align="center">0</td>
<td align="center">0</td>
<td align="center">1</td>
<td align="center">1</td>
<td align="center">0</td>
</tr>
<tr>
<td align="center">0</td>
<td align="center">1</td>
<td align="center">0</td>
<td align="center">1</td>
<td align="center">0</td>
</tr>
<tr>
<td align="center">0</td>
<td align="center">1</td>
<td align="center">1</td>
<td align="center">0</td>
<td align="center">1</td>
</tr>
<tr>
<td align="center">1</td>
<td align="center">0</td>
<td align="center">0</td>
<td align="center">1</td>
<td align="center">0</td>
</tr>
<tr>
<td align="center">1</td>
<td align="center">0</td>
<td align="center">1</td>
<td align="center">0</td>
<td align="center">1</td>
</tr>
<tr>
<td align="center">1</td>
<td align="center">1</td>
<td align="center">0</td>
<td align="center">0</td>
<td align="center">1</td>
</tr>
<tr>
<td align="center">1</td>
<td align="center">1</td>
<td align="center">1</td>
<td align="center">1</td>
<td align="center">1</td>
</tr>
</tbody>
</table>
<p>$$C_i=X_iY_i+Y_iC_{i-1}+X_iC_{i-1}$$</p>
<p>$$S_i=X_i\overline{C_i}+Y_i\overline{C_i}+C_{i-1}\overline{C_i}+X_iY_iC_{i-1}$$</p>
<p>令 $P_i=X_i\oplus Y_i \quad G=X_i \cdot Y_i$ ,我们可以将逻辑式化简为以下形式。（$S_i$ 的形式就是三连异或的展开式，请牢记）。</p>
<p>$$S_i=P_i \oplus C_{i-1}$$</p>
<p>$$ C_i=P_i \cdot C_{i-1} + G_i$$
对于卡诺图(Karnaugh Map)的化简得到逻辑表达式我们不做过多的介绍。</p>
<p>由于具有进位输入和输出，我们所列出来的一位全加器，拥有了与更多全加器串行连接，组成多位加法器的功能。</p>
<p><img src="/img/2018-8-7-CLAA/Serial-Adder.png" alt=""></p>
<p>如图我们可以看到，计算的过程是一个串行的过程，也就是最后的 $C_{out}$ 信号需要从一开始的 $C_{in}$ 一直传递到最后，经过了多少的门呢？我们可以将每个全加器拆开来看一下内部的结构。</p>
<p><img src="/img/2018-8-7-CLAA/Full-Adder.png" alt=""></p>
<p>图中的红线就是计算中，进位信号所经过的路线，这个路线在模块中是最长的，一共是 9 个门电路，而由于数字电路的物理特性，存在两种延迟(Propagation Delay)，一种是门延迟(Gate Delay)，另一种是线延迟（Line Delay）在本例中忽略。一个模块的延迟取决于它的最长延迟路径。</p>
<p>串行的加法器的缺点就可以看出来了，在逐渐增加位数的同时，进位信号的传递路线会越来越长，而运行速度会越来越慢。对于一个32bit 的串行加法器，有总延迟时间：(2n+1)T =(2×32+1)×T =65T，这是什么概念呢？举个例子，iPhone 5s的A7 SoC处理器采用28nm制造工艺，主频1.3GHz（0.66ns）。按照这个工艺水平，门延迟 T 设为 0.02ns，那么 32-bit 串行加法器的延迟时间为1.3ns ，时钟频率为 769MHz，远超 A7 处理器的主频延迟时间，更别说这个 32bit 的 RCA 只是一个加法运算器，更更别说，我们在计算过程中只考虑了门延迟，还有线延迟等各种延迟没有加入计算……</p>
<p>那么，如何改进这种现象呢？</p>
<p>我们可以采用并行的思想，串行加法器的过程是，计算出前一个值，再带入另一个相同的过程中，如果将其转换成是代码，串行加法就类似于类似于函数迭代的方式，我们将进位信号计算过程写成一个递推的公式，将其展开就可以看出来了。使用这种求进位的方式的加法器被称作 <strong>超前进位加法器（Carry-Look-Ahead-Adder，CLA）</strong>。</p>
<p>因为：
$$ C_i=P_i \cdot C_{i-1} + G_i$$</p>
<p>所以：</p>
<p>$$
\begin{align}
C_{out} &amp;=P_3 \cdot C_2 + G_3 \<br>
&amp;=P_3 \cdot (P_2 \cdot C_1 +G_2)+G_3\<br>
&amp;=G_3+P_3 \cdot G_2+P_3 \cdot P_2 \cdot G_1+P_3 \cdot P_2 \cdot P_1 \cdot G_0+ \<br>
&amp;\ P_3 \cdot P_2 \cdot P_1 \cdot P_0 \cdot C_{in}
\end{align}
$$</p>
<p>化简得到的最后一行中的系数（$P_3, G_3, P_2, G_2&hellip;$）都可以通过简单的或门和与门计算得到。我们将求 $C_{out}$ 进位信号的电路更改为以下的结构：</p>
<p><img src="/img/2018-8-7-CLAA/CLAA.png" alt=""></p>
<p>可以看出，我们最长路径被简化成为了 3 个门，但是相应的我们使用了更多的电路逻辑门资源。根据相同的方法，我们可以设计出求 $C_2, C_1,C_0$ 进位信号的方法，而他们的计算路径都只有三个门，将完整的电路画出来之后，这个电路图的就是 72LS283 超前进位加法器元件的内部结构：</p>
<p><img src="https://gss1.bdstatic.com/9vo3dSag_xI4khGkpoWK1HF6hhy/baike/c0%3Dbaike80%2C5%2C5%2C80%2C26/sign=e34dec20b27eca80060831b5f04afcb8/d53f8794a4c27d1e834771c719d5ad6eddc4384b.jpg" alt=""></p>
<p>可以看到求进位的方式与我们上文的相同，但是仅仅是 4 位加法器就需要如此多的资源，如果是 32 位并行加法器，那么所需的门资源将会是一个巨大的数量，所以我们不能够完全使用并行加法器，而是使用多层并行的方式，稍微增加一些延迟，也就是路径上门的数量，而减少大量的资源使用。在实现 16 位二进制超前进位加法电路可以先使用 4 个 4 位超前进位加法器，和另一个 4 位超前进位形成。</p>
<p>我们定义 $PX_0=P_3 \cdot P_2 \cdot P_1 \cdot P_0 \quad GX_0=G_3+P_3 \cdot G_2+P_3 \cdot P_2 \cdot G_1+P_3 \cdot P_2 \cdot P_1 \cdot G_0$。</p>
<p>则可以得到 $C_4=GX_0+PX_0 \cdot C_0$ (这里的 $C_4$ 就是 上文中 $C_{out}$；$C_0$ 就是上文中 $C_{in}$)。</p>
<p>定义 $PX_1=P_7 \cdot P_6 \cdot P_5 \cdot P_4 \quad GX_1=G_7+P_7 \cdot G_6+P_7 \cdot P_6 \cdot G_5+P_7 \cdot P_6 \cdot P_5 \cdot G_4$</p>
<p>可以得到：</p>
<p>$$
\begin{align}
C_8 &amp;= GX_1+PX_1 \cdot C_4 \<br>
&amp;= GX_1 + PX_1 \cdot (GX_0+PX_0 \cdot C_0)\<br>
&amp;= GX_1 + PX_1 \cdot GX_0 + PX_1 \cdot PX_0 \cdot C_0
\end{align}
$$</p>
<p>我们验证了仅仅使用 $PX_i$ 和 $GX_i$ 两个信号就可以迭代得到每隔 4 位的进位信号。而这两个信号的计算，可以在每个小的超前进位加法器中进行。</p>
<p><img src="/img/2018-8-7-CLAA/16-bit.png" alt=""></p>
<p>这种方法使得本来只需要 3 次门延迟的计算增加到了 6 次门延迟，但是节约的资源是很多的。</p>
<h3 id="-verilog-">加法器 Verilog 实现</h3>
<p>在 FPGA 中，加法器的描述很简单，简单到了一条加法指令就可以。而究竟是使用何种的门级结构结构，综合器会根据选项自动挑选一种基本的结构，当然我们也可以在 FPGA 的库中进行挑选，实例化我们的加法电路。</p>
<p>对于 4 位加法器的描述：</p>
<div class="highlight"><pre style="color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4"><code class="language-verilog" data-lang="verilog"><span style="color:#66d9ef">module</span> b4_adder(X, Y, sum, C);
<span style="color:#66d9ef">input</span> [<span style="color:#ae81ff">3</span><span style="color:#f92672">:</span><span style="color:#ae81ff">0</span>] X, Y;
<span style="color:#66d9ef">output</span> [<span style="color:#ae81ff">3</span><span style="color:#f92672">:</span><span style="color:#ae81ff">0</span>] sum;
<span style="color:#66d9ef">output</span> C;

<span style="color:#66d9ef">assign</span> {C, sum} <span style="color:#f92672">=</span> X <span style="color:#f92672">+</span> Y;
<span style="color:#66d9ef">endmodule</span>
</code></pre></div><h2 id="heading-1">并行乘法器与进位节省乘法器</h2>
<p>并行乘法器又被称作移位乘法器，该乘法器的计算过程类似于手工计算，一次计算二进制一位，然后错位并列相加，二进制乘法的基本规则如下：</p>
<p>$$ 0 \times 0=0;\quad 1 \times 0=0;\quad 1 \times 1=1$$</p>
<p>逻辑为与门逻辑。而计算的过程我们可以简单地通过一张图来展示：</p>
<p><img src="/img/2018-8-7-CLAA/times.png" alt=""></p>
<p>快速乘法器使用网格形式的叠带阵列结构，每一个乘法单元被称作 <strong>MU(Multiplier Unit)</strong>, 如图所示：</p>
<p><img src="/img/2018-8-7-CLAA/multiplier.png" alt=""></p>
<p>我们观察发现，在第一行，所有的 MU 单元可以不含有全加器，仅有与门结构，因为第一行的数无进位；同理，每一行第一个 MU 单元也可以仅使用与门结构。并且，这种结构的乘法器同样可以使用超前进位加法器，如图所示，我们改良了这种结构，新结构被称作进位节省乘法器：</p>
<p><img src="/img/2018-8-7-CLAA/new_m.png" alt=""></p>
<h2 id="-verilog--1">乘法器器 Verilog 实现</h2>
<div class="highlight"><pre style="color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4"><code class="language-verilog" data-lang="verilog"><span style="color:#66d9ef">module</span> b4_mult(X, Y, Z);
<span style="color:#66d9ef">input</span> [<span style="color:#ae81ff">3</span><span style="color:#f92672">:</span><span style="color:#ae81ff">0</span>] X, Y;
<span style="color:#66d9ef">output</span> [<span style="color:#ae81ff">7</span><span style="color:#f92672">:</span><span style="color:#ae81ff">0</span>] Z;

<span style="color:#66d9ef">assign</span> Z <span style="color:#f92672">=</span> X <span style="color:#f92672">*</span> Y;
<span style="color:#66d9ef">endmodule</span>
</code></pre></div><p>乘法器和加法器的实现是根据用户的选择和约束文件决定的，在某些情况下，综合器还会实现流水线结构，以满足用户对于运算速度的需求。本文只是简单介绍了两种加法器和两种乘法器的结构，在实际的使用中，还是需要根据实际的需求在 FPGA 库和 ASIC 库中选择合适的加法器和乘法器结构。</p>
<p>Verilog 和 VHDL 只是描述性语言，也就是代码不能直接翻译成为电路结构，综合器会在库中寻找对应的模型，将代码实例化。这与其他的计算机语言有些不同，因为相同的内容可以被翻译成为不同的电路结构，而我们可以控制。</p>
  







  



</article>


      </div>
    </div>
  </main>
  
<footer class="Footer">
  <div class="u-wrapper">
    <div class="u-padding">
      Except where otherwise noted, content on this site is licensed under a a <a href="http://creativecommons.org/licenses/by/4.0/" rel="license"> Creative Commons Attribution 4.0 International License</a>.
    </div>
  </div>
</footer>


</body>
<link rel="stylesheet" href="https://cdn.jsdelivr.net/npm/katex@0.11.1/dist/katex.min.css" integrity="sha384-zB1R0rpPzHqg7Kpt0Aljp8JPLqbXI3bhnPWROx27a9N0Ll6ZP/+DiW/UqRcLbRjq" crossorigin="anonymous">

<script defer src="https://cdn.jsdelivr.net/npm/katex@0.11.1/dist/katex.min.js" integrity="sha384-y23I5Q6l+B6vatafAwxRu/0oK/79VlbSz7Q9aiSZUvyWYIYsd+qj+o24G5ZU2zJz" crossorigin="anonymous"></script>

<script defer src="https://cdn.jsdelivr.net/npm/katex@0.11.1/dist/contrib/auto-render.min.js" integrity="sha384-kWPLUVMOks5AQFrykwIup5lo0m3iMkkHrD0uJ4H5cjeGihAutqP0yW0J6dpFiVkI" crossorigin="anonymous"
	onload="renderMathInElement(document.body);"></script>
</html>
