{"patent_id": "10-2017-0019951", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2018-0093615", "출원번호": "10-2017-0019951", "발명의 명칭": "플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로 및 이를 포함하는 뉴로모", "출원인": "한국과학기술연구원", "발명자": "정두석"}}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "플로팅 게이트를 공유하는 제1 터널접합소자 및 제2 터널접합소자를 포함하며, 전하 이완현상을 이용하여 상기플로팅 게이트의 전하를 조절하는 플로팅 게이트(floating-gate, FG) 적분기;트랜지스터의 게이트 전압을 조절하여, 상기 플로팅 게이트 적분기로부터 출력되는 플로팅 게이트 전압을 증폭시키는 전압 증폭기;상기 전압 증폭기의 출력 전압을 다시 증폭하여 스파이크(spike) 전압을 생성하는 전압 출력부; 및상기 스파이크 전압이 게이트에 인가되어 상기 스파이크 전압의 극성을 반전시키며, 상기 제2 터널접합소자에인가되어 상기 플로팅 게이트의 전하를 리셋시키는 극성 반전기를 포함하는, 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1 터널접합소자 및 상기 제2 터널접합소자의 터널링 현상을 이용하여, 상기 플로팅 게이트에 전하를 주입하는, 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 제1 터널접합소자의 터널링 장벽의 두께를 제어하여, 상기 플로팅 게이트의 전하 이완 시간을 조절하는,플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 제1 터널접합소자의 터널링 장벽의 두께가 두꺼워질수록, 상기 플로팅 게이트의 전하가 이완되는 시간이줄어드는, 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 상기 플로팅 게이트 적분기는,상기 플로팅 게이트 전극을 게이트 전극으로 사용하며, 채널 전기전도도를 제어하여 상기 전압 증폭기의 게이트의 입력 전압을 제어하는 트랜지스터를 포함하는, 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런회로."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서, 상기 전압 출력부로부터 출력되는 스파이크 전압은 100 Hz 미만의 활동 전위(action potential)를 갖는, 플로팅공개특허 10-2018-0093615-3-게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 전압 출력부는 포지티브 피드백(positive feedback) 캐패시터(Capacitor)를 포함하는, 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항 내지 제7항 중 어느 하나의 항에 따른 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로들이 다수 개 연결된, 뉴로모르픽 시스템."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8항에 있어서, 상기 인공뉴런 회로들의 입력 전압은 동시에 입력되는, 뉴로모르픽 시스템."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제8항에 있어서, 상기 인공뉴런 회로들의 입력 전압은 각각 임의로 입력되는, 뉴로모르픽 시스템."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "플로팅 게이트를 공유하는 제1 터널접합소자 및 제2 터널접합소자를 포함하는 플로팅 게이트(floating-gate,FG) 적분기; 상기 플로팅 게이트 적분기로부터 출력되는 플로팅 게이트 전압을 증폭시키는 전압 증폭기; 상기전압 증폭기의 출력 전압을 다시 증폭하여 스파이크(spike) 전압을 생성하는 전압 출력부; 및 상기 스파이크 전압이 게이트에 인가되어 상기 스파이크 전압의 극성을 반전시키며, 상기 제2 터널접합소자에 인가되어 상기 플로팅 게이트의 전하를 리셋시키는 극성 반전기를 포함하는, 플로팅 게이트 적분기를 이용한 고집적 저전력 소모인공뉴런 회로의 제어 방법에 있어서,상기 제1 터널접합소자 및 상기 제2 터널접합소자의 터널링 현상을 이용하여, 상기 플로팅 게이트에 전하를 주입하는 단계;상기 제1 터널접합소자의 전하 이완현상을 이용하여 상기 플로팅 게이트의 전하를 조절하는 단계; 및상기 제1 터널접합소자의 터널링 장벽의 두께를 제어하여, 상기 플로팅 게이트의 전하 이완 시간을 조절하는 단계를 포함하는, 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로의 제어 방법."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 제1 터널접합소자의 터널링 장벽의 두께가 두꺼워질수록, 상기 플로팅 게이트의 전하가 이완되는 시간이줄어드는, 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로의 제어 방법.공개특허 10-2018-0093615-4-청구항 13 제11항에 있어서,상기 전압 증폭기가 포함하는 트랜지스터의 게이트 전압을 조절하여, 전압 진폭의 특성을 제어하는 단계를 더포함하는, 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로의 제어 방법."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제11항에 있어서,상기 플로팅 게이트 적분기는 상기 플로팅 게이트 전극을 게이트 전극으로 사용하는 트랜지스터를 더 포함하며,상기 트랜지스터의 채널 전기전도도를 제어하여 상기 전압 증폭기의 게이트의 입력 전압을 제어하는 단계를 더포함하는, 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로의 제어 방법."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11항에 있어서, 상기 전압 출력부로부터 출력되는 스파이크 전압은 100 Hz 미만의 활동 전위(action potential)를 갖는, 플로팅게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로의 제어 방법."}
{"patent_id": "10-2017-0019951", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제11항에 있어서,상기 전압 출력부는 캐패시터(Capacitor)를 포함하여 포지티브 피드백(positive feedback)하는 단계를 더 포함하는, 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로의 제어 방법."}
{"patent_id": "10-2017-0019951", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "플로팅 게이트 적분기를 이용한 고집적 저전력소모 인공뉴런 회로는, 플로팅 게이트를 공유하는 제1 터널접합소 자 및 제2 터널접합소자를 포함하며, 전하 이완현상을 이용하여 상기 플로팅 게이트의 전하를 조절하는 플로팅 게이트(floating-gate, FG) 적분기; 트랜지스터의 게이트 전압을 조절하여, 상기 플로팅 게이트 적분기로부터 출 력되는 플로팅 게이트 전압을 증폭시키는 전압 증폭기; 상기 전압 증폭기의 출력 전압을 다시 증폭하여 스파이크 (spike) 전압을 생성하는 전압 출력부; 및 상기 스파이크 전압이 게이트에 인가되어 상기 스파이크 전압의 극성 을 반전시키며, 상기 제2 터널접합소자에 인가되어 상기 플로팅 게이트의 전하를 리셋시키는 극성 반전기를 포함 한다. 이에 따라, 제어가 용이하고, 집적도가 우수한 인공뉴런 소자 제작이 가능하다."}
{"patent_id": "10-2017-0019951", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로 및 뉴로모르픽 시스템, 이의 제어 방법에 관한 것으로서, 더욱 상세하게는 인공 신경망 체계로 구성된 뉴로모르픽 체계 내 인공뉴런들 간의 신호 전달의 언어인 활동 전위를 생성하는 역할을 하는 인공뉴런 소자에 관한 것이다."}
{"patent_id": "10-2017-0019951", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "뇌에는 수천억 개의 신경 세포(즉, 뉴런(neuron))가 존재하며, 서로 복잡한 신경망으로 구성되어 있다. 뉴런은 수천 개의 다른 뉴런과 신호를 주고 받는 시냅스(synapse)를 통해 학습, 기억 등 지적 능력을 발휘한다. 뉴런은 신경계의 구조적, 기능적 단위이며 정보 전달의 기본 단위이다. 시냅스는 뉴런 사이의 접합부를 가리키며 어느 하나의 뉴런의 축색 돌기와 다른 뉴런의 수상 돌기가 연결된 부 위를 말한다. 다시 말해, 한 개의 뉴런은 수천 개의 다른 뉴런과 시냅스로 이루어져 있다. 생물 신경 시스템을 모사한 인공 신경계를 뉴런 수준에서 제작함으로써, 두뇌가 처리하는 정보처리 방식을 모사하거나, 새로운 형태 의 정보처리 및 저장 기기를 저장할 수 있는 방식을 만들 수 있다. 뉴로모픽 시스템은 생체 신경계의 동작을 모방한 반도체 회로로서 불특정한 환경에 스스로 적응할 수 있는 지능 화된 시스템을 구현하는 데에 활용될 수 있다. 그런데, 종래 인공뉴런 소자의 스파이킹 동작 주파수는 축전지의 정전용량에 의해 주로 결정된다. 실제 뉴런과 유사한 인공뉴런 소자의 주파수를 구현하기 위해 수십 피코패럿에 이르는 거대한 정전용량이 필요하다. 또한, 필요한 정전용량 확보를 위해 면적이 매우 넓은 축전기가 필요하므로, 단위 인공뉴런 소자의 집적화에 어려움이 존재한다.선행기술문헌 특허문헌 (특허문헌 0001) KR 10-2014-0144130 A (특허문헌 0002) KR 10-2016-0010477 A (특허문헌 0003) US 2016-0110644 A"}
{"patent_id": "10-2017-0019951", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "이에, 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 집적도가 우수한 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로를 제공하는 것이다. 본 발명의 다른 목적은 상기 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로를 포함하는 뉴 로모르픽 시스템을 제공하는 것이다. 본 발명의 또 다른 목적은 상기 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로의 제어 방법 을 제공하는 것이다."}
{"patent_id": "10-2017-0019951", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로는, 플로팅 게이트를 공유하는 제1 터널접합소자 및 제2 터널접합소자를 포함하며, 전하 이완현상 을 이용하여 상기 플로팅 게이트의 전하를 조절하는 플로팅 게이트(floating-gate, FG) 적분기; 트랜지스터의 게이트 전압을 조절하여, 상기 플로팅 게이트 적분기로부터 출력되는 플로팅 게이트 전압을 증폭시키는 전압 증 폭기; 상기 전압 증폭기의 출력 전압을 다시 증폭하여 스파이크(spike) 전압을 생성하는 전압 출력부; 및 상기 스파이크 전압이 게이트에 인가되어 상기 스파이크 전압의 극성을 반전시키며, 상기 제2 터널접합소자에 인가되 어 상기 플로팅 게이트의 전하를 리셋시키는 극성 반전기를 포함한다. 본 발명의 실시예에서, 상기 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로는, 상기 제1 터 널접합소자 및 상기 제2 터널접합소자의 터널링 현상을 이용하여, 상기 플로팅 게이트에 전하를 주입할 수 있다. 본 발명의 실시예에서, 상기 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로는, 상기 제1 터 널접합소자의 터널링 장벽의 두께를 제어하여, 상기 플로팅 게이트의 전하 이완 시간을 조절할 수 있다. 본 발명의 실시예에서, 상기 제1 터널접합소자의 터널링 장벽의 두께가 두꺼워질수록, 상기 플로팅 게이트의 전 하가 이완되는 시간이 줄어들 수 있다. 본 발명의 실시예에서, 상기 플로팅 게이트 적분기는, 상기 플로팅 게이트 전극을 게이트 전극으로 사용하며, 채널 전기전도도를 제어하여 상기 전압 증폭기의 게이트의 입력 전압을 제어하는 트랜지스터를 포함할 수 있다. 본 발명의 실시예에서, 상기 전압 출력부로부터 출력되는 스파이크 전압은 100 Hz 미만의 활동 전위(action potential)를 가질 수 있다. 본 발명의 실시예에서, 상기 전압 출력부는 포지티브 피드백(positive feedback) 캐패시터(Capacitor)를 포함할 수 있다. 상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 뉴로모르픽 시스템은, 상기 플로팅 게이트 적분 기를 이용한 고집적 저전력 소모 인공뉴런 회로들이 다수 개 연결되어 형성된다. 본 발명의 실시예에서, 상기 인공뉴런 회로들의 입력 전압은 동시에 입력될 수 있다. 본 발명의 실시예에서, 상기 인공뉴런 회로들의 입력 전압은 각각 임의로 입력될 수 있다. 상기한 본 발명의 또 다른 목적을 실현하기 위한 일 실시예에 따른 플로팅 게이트를 공유하는 제1 터널접합소자 및 제2 터널접합소자를 포함하는 플로팅 게이트(floating-gate, FG) 적분기; 상기 플로팅 게이트 적분기로부터 출력되는 플로팅 게이트 전압을 증폭시키는 전압 증폭기; 상기 전압 증폭기의 출력 전압을 다시 증폭하여 스파 이크(spike) 전압을 생성하는 전압 출력부; 및 상기 스파이크 전압이 게이트에 인가되어 상기 스파이크 전압의 극성을 반전시키며, 상기 제2 터널접합소자에 인가되어 상기 플로팅 게이트의 전하를 리셋시키는 극성 반전기를 포함하는, 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로의 제어 방법은, 상기 제1 터널접 합소자 및 상기 제2 터널접합소자의 터널링 현상을 이용하여, 상기 플로팅 게이트에 전하를 주입하는 단계; 상 기 제1 터널접합소자의 전하 이완현상을 이용하여 상기 플로팅 게이트의 전하를 조절하는 단계; 및 상기 제1 터 널접합소자의 터널링 장벽의 두께를 제어하여, 상기 플로팅 게이트의 전하 이완 시간을 조절하는 단계를 포함한 다. 본 발명의 실시예에서, 상기 제1 터널접합소자의 터널링 장벽의 두께가 두꺼워질수록, 상기 플로팅 게이트의 전 하가 이완되는 시간이 줄어들 수 있다. 본 발명의 실시예에서, 상기 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로의 제어 방법은, 상기 전압 증폭기가 포함하는 트랜지스터의 게이트 전압을 조절하여, 전압 진폭의 특성을 제어하는 단계를 더 포함할 수 있다. 본 발명의 실시예에서, 상기 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로의 제어 방법에 서, 상기 플로팅 게이트 적분기는 상기 플로팅 게이트 전극을 게이트 전극으로 사용하는 트랜지스터를 더 포함 하며, 상기 트랜지스터의 채널 전기전도도를 제어하여 상기 전압 증폭기의 게이트의 입력 전압을 제어하는 단계 를 더 포함할 수 있다. 본 발명의 실시예에서, 상기 전압 출력부로부터 출력되는 스파이크 전압은 100 Hz 미만의 활동 전위(action potential)를 가질 수 있다. 본 발명의 실시예에서, 상기 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로의 제어 방법에 서, 상기 전압 출력부는 캐패시터(Capacitor)를 포함하여 포지티브 피드백(positive feedback)하는 단계를 더 포함할 수 있다."}
{"patent_id": "10-2017-0019951", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "이와 같은 플로팅 게이트 적분기를 이용한 고집적 저전력소모 인공뉴런 회로에 따르면, 종래의 인공뉴런 소자 활동도 범위 설정을 위해 사용되던 축전지와 달리 적분기의 신호 이완시간과 적분기의 면적 사이 큰 상관관계가 없으므로 집적도가 우수한 인공뉴런 소자 제작이 가능하다. 또한, 본 발명에 따른 인공뉴런 회로는 플로팅 게이 트로 전하주입 동작 전압이 낮으므로, 기존 플래쉬 메모리와 달리 매우 높은 신뢰성을 확보할 수 있다. 나아가, 본 발명에 따른 인공뉴런 회로에서 플로팅 게이트 전하 제어는 별도의 터널접합소자를 이용하여 구현되 므로, 실제 신경망에서 이루어지는 공간 적분기능 구현을 위해 다수의 전하제어 터널접합소자를 포함할 수 있다. 또한, 본 발명에 따른 인공뉴런 회로에서는 2단계의 전압증폭을 통해 입력신호를 증폭하며, 증폭전압 극 성 반전기를 이용하여 전하가 기록된 플로팅 게이트를 지울 수 있다. 본 발명에 따른 인공뉴런 회로는 플로팅 게이트의 전하 이완시간은 전하제어용 터널접합소자의 터널링 장벽의 두께 및 에너지 장벽의 높이를 이용해 제어하므로, 플로팅 게이트의 면적이 전하 이완시간에 큰 영향을 미치지 않는다. 따라서, 높은 집적도의 인공뉴런 소자 회로제작이 가능하다."}
{"patent_id": "10-2017-0019951", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하는 첨부 도 면을 참조한다. 이들 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 여기에 기재되어 있 는 특정 형상, 구조 및 특성은 일 실시예에 관련하여 본 발명의 정신 및 범위를 벗어나지 않으면서 다른 실시예 로 구현될 수 있다. 또한, 각각의 개시된 실시예 내의 개별 구성요소의 위치 또는 배치는 본 발명의 정신 및 범 위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정적인 의미로 서 취하려는 것이 아니며, 본 발명의 범위는, 적절하게 설명된다면, 그 청구항들이 주장하는 것과 균등한 모든 범위와 더불어 첨부된 청구항에 의해서만 한정된다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일하거 나 유사한 기능을 지칭한다. 이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 도 1은 본 발명의 일 실시예에 따른 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로이다. 종래에 제안된 신호 적분을 위한 기술은 축전기와 저항(RC)의 딜레이 시간을 이용하여 활동 전위 간의 시간간격 을 제어한다. 이 경우, 수십 피코패럿(pF)의 높은 정전용량이 요구되므로, 단위 인공뉴런 소자의 크기가 매우 크며, 다수의 연결을 가지는 인공뉴런 소자 구현을 위해서는 더욱 큰 정전용량이 요구되므로 집적화에 어려움이 있었다. 본 발명에 따른 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로(10, 이하 인공뉴런 회로)는, 플로팅 게이트(floating-gate, 이하 FG) 적분기를 적용하므로, 적분기의 신호 이완 시간과 적분기의 면적 사이 에 상관관계가 없게 된다. 이에 따라, 집적도가 우수한 인공뉴런 소자 제작이 가능하고, FG로 전하주입 동작 전 압이 낮으므로 기존 플래쉬 메모리와 달리 매우 높은 신뢰성을 확보할 수 있다. 도 1을 참조하면, 본 발명에 따른 인공뉴런 회로는 FG 적분기, 전압 증폭기, 전압 출력부 및 극성 반전기를 포함한다. 상기 인공뉴런 회로는 12 개의 MOSFET(M2-M13)과 단일 FG 트랜지스터(M1+CFG) 및 커패시터(C1)로 구성된다. FG 트랜지스터는 양자 역학적 터널링(quantum mechanical tunneling)을 통해 FG에서 전하를 프로그래밍하기 위 해 분리된 단자들(MT1 및 MT2)(터널접합소자)를 갖는다. 이러한 FG 트랜지스터는 시냅스 트랜지스터라고도 불린 다. 상기 FG 트랜지스터에서, MT1과 MT2의 추가 단자는 FG 트랜지스터 M1에서 상대적으로 두꺼운 게이트 산화물 층 (예를 들어, 2.5 nm)을 사용하면 MT1과 MT2의 터널 장벽을 통한 양자 역학적 터널링을 통해 FG의 전하를 제어할 수 있다. 이를 통한 전하 이동, 다시 말해 FG 전하는 시냅스 트랜지스터를 따라 전극-장벽-FG-장벽-전극의 수직 터널 접 합에서 제어된다. 회로 시뮬레이터에서, 터널 접합은 도 1과 같이 MOSFET의 소스, 드레인 및 바디 단자를 단락 시킴으로써 구현될 수 있다. 또한, 시냅스 전(Presynaptic) 전류는 단락된 단자에 입사하며, 회로에서 사용되는 모든 유전체는 SiO2일 수 있다. 구체적으로, 상기 FG 적분기는 터널접합소자에서 발생하는 시냅스 전 전류에 의해 FG에 전하가 주입되고 일시적으로 트랩된다. FG 전위(VFG)는 결과적으로 M1의 채널 컨덕턴스를 변화시킨다. 따라서, FG 전위(VFG)는 회 로 집적을 매개 변수화한다. 주입된 전하는 시냅스 전 전류 주입 중에 시간이 지남에 따라 동시에 쇠퇴하여(decay), 인공 뉴런 신경 세포에 서 거동의 기초를 이루는 누설적 적분을 의미한다. FG 전하의 이완 시간은 주로 터널 장벽의 두께(dtun_ox)와 면 적 및 CFG의 커패시턴스에 의해 결정된다. M1의 두꺼운 게이트 산화물은 관심 있는 시간대의 전하 배출에 거의 개입하지 않는다. 비 휘발성 메모리 소자인 FG 트랜지스터와는 달리, 본 발명에서의 접근 방식은 충전/방전 역학의 능동적인 사용을 목표로 한다. 따라서, 대략 수 초(sec)의 전하 유지 시간이 요구된다. 따라서, 회로 설계 및 프로그래밍 전압은 개조가 필요 하다. 이 작업에서 FG 적분기의 여러 장치 매개 변수가 표 1에 나열되어 있다. 본 발명의 일 실시예에서 아래 표 1의 매개 변수를 회로 시뮬레이션에 사용하였다. 표 1 Vdd+ (V) Vdd- (V) Vg1 (V) Vg2 (V) CFG (fF) C1 (fF) 0.5 -0.5 0.7 0.65 6 0.15 시냅스 트랜지스터는 다른 시냅스들을 통한 시냅스 전류의 동시적 적분을 나타내는 공간 적분을 가능하게 하는 다중 입력 터널 접합을 사용하는 이점이 있다. 도 2(a)는 n 개의 동일한 입력 단자(MT11-MT1n)가 있는 FG 적분기를 보여준다. n=10의 경우, 0s에서 단일 단자 의 입력 스파이크(incident spike)에 대한 시변 VFG가 시뮬레이션되었고, 다른 9 개의 단자들은 접지되었다. 비 교를 위해, 동일한 시뮬레이션을 n=1에 대해 수행하였다. 입력 스파이크 진폭(Vin)과 폭(tsp)은 각각 0.5V와 10 μs이다. 도 2(b)는 n 및 dtun_ox에 의존하는 상이한 시간 상수, 즉 이완 시간을 가지며 감소하는 VFG를 나타내는 시뮬레이 션 결과이다. 이완 시간은 VFG가 초기 VFG의 1/e에 도달하는데 필요한 시간으로 정의된다. 입력 단자의 수가 많을 수록 각 단자는 전하 누설 경로로 작동하기 때문에 이완 시간이 짧아진다. 특히, n=1에 대한 이완시간 2.7s는 n=10에 대해 0.3s로 상당히 감소된다. 도 2(b)를 참조하면, 이러한 감소에 대한 해결 방법은 보다 긴 완화 시간을 제공하는 더 두꺼운 터널 장벽을 이용하는 것이다. 하지만, 두꺼운 터널 장벽을 사용하면 스파이크가 도착할 때 전하 주입이 어려워지므로, 충분히 큰 초기 VFG의 확보에 어려움이 있다. 따라서, 전하 주입 속도론(charge injection kinetics)과 전하 완화(방출) 동역학을 조 화시키는 터널 장벽 두께를 필요에 따라 선택할 수 있다. 상기 전압 증폭기는 비 반전 공통 소스 증폭기로서, MOSFET(M2-M5)을 포함하고, p-MOSFET 부하를 갖는 두 개의 반전 공통 소스단의 신호 증폭기(Amp1)를 형성한다. Amp1(Vamp_in)의 입력은 M1 채널의 전압 강하에 의해 제 어되며, 이는 VFG에 의해 결정된다. 즉, VFG는 Amp1의 출력을 결정한다. 상기 전압 증폭기의 출력은 전압 출력부, 즉 다음 앰프(Amp2)로 전달된다. Amp1의 각 스테이지의 전 압 전달 특성(VTC)은 일정한 게이트 전압(Vg1 및 Vg2)에 의해 제어된다. 일정한 게이트 전압(Vg1 및 Vg2)은 출력 스파이크의 폭 및 스파이크 임계값을 설계할 때 중요한 요인이다. Amp1(Vamp_out)에서 출력되는 신호는 Amp2로 들어가며, Vamp_out이 Amp2의 VTC에서 전환 영역을 초과하면 출력 단자 (Vout)에서 직접 스파이크를 유도한다. 전환 영역은 두 개의 동일한 인버터(M6-M7 및 M8-M9)로 결정된다. Vout=Vamp_out인 중간 전압은 스파이크를 위한 Amp2의 임계 전압으로 간주된다. 커패시터 C1은 Amp2에 대한 입력에 대해 포지티브 피드백(positive feedback)을 실현하므로, 상기 FG 적분기 를 리셋할 때까지 출력을 계속 높게 유지할 수 있다. 리셋은 극성 반전기에 의해 달성되는 네거티브 피드백(negative feedback)에 의한 Vout에서의 스파이크 발생 이후 빠르게 연속적으로 발생한다. 상기 FG 적분기는 단일 스파이크를 완료하기 위해 리셋이 필요하다. 리셋은 전기장을 사용하여 FG의 전하 를 비우는 것과 같다. 단자(MT2)에 음의 전압을 인가하면, 이전에 주입된 전하가 사라지게 된다. 따라서, 상기 인공뉴런 회로는 Vout을 반전시키고, 이를 FG 적분기에 중계하는 서브 회로가 필요하다. 상기 극성 반전기는 음의 Vdd(Vdd-)와 함께 Vout의 극성을 반전시켜 Vinv에서 음의 출력을 얻는다. 상기 극성 반전기의 자세한 회로는 도 3(a)에 개별적으로 도시되어 있다. 시뮬레이션된 VTC는 Vdd -0.5V에서 도 3 (b)에 도시되어 있다. 도 3(b)의 Vin은 도 1의 Vout과 대응한다. VTC는 중간 전압보다 큰 Vin에 대한 극성 반전을 증명한다. 음의 Vinv 펄스는 도 3(b)에서 볼 수 있듯이, 양의 Vin 펄스(진폭 0.5V 및 폭 25μs)에 대한 응답으로 극성 인버터에서 유도된다. 이러한 음의 전압 펄스가 상기 FG 적분기를 리셋하면, VFG는 결과적으로 0 아래로 떨어진다. 이 리셋 프로 세스는 VFG가 충분히 낮아서 각 증폭기로의 입력이 증폭 임계값 아래로 떨어지게 할 때까지 계속된다. 이하에서는 도 1의 상기 인공뉴런 회로의 회로 동작을 좀 더 자세히 설명한다. 먼저 DC 입력 모드(DC input mode)일 경우, 즉 제어된 신경 생리학 실험과 동등한 일정한 전압 하에서 FGLIF(floating-gate-based leaky integrate-and-fire) 뉴런 회로(n=1)의 스파이크 역학을 검증한다. MT1에 일 정한 전압을 인가하면 FG 로 양전하 주입에 따라 VFG(적분)가 상승하며, 이는 전하 주입과 방출이 균형을 이룰 때까지 지속된다. 따라서, VFG 증가율은 상기 특정 VFG 레벨에 가까울수록 크게 감소한다. 대조적으로, R-C 적분기는 C에서의 충전 과 R을 통한 동시 방전을 통해 이러한 균형을 유지한다. 도 4(a)는 Vin 0.26V 하에서 상기 인공뉴런 회로가 출력 스파이크를 생성하는 중 시간에 따른 VFG의 변화를 보여준다. VFG는 처음에는 상승하기 때문에 M1의 채널 컨덕턴스도 증가한다. 결과적으로, 도 4(b)를 참조하면, Vamp_out은 Vamp_out이 Amp2를 통해 높은 Vout에 대해 임계값(약 0.29V)에 도달할 때까지 증가한다. 높은 Vout은 C1을 통한 포지티브 피드백을 고려하여 일시적으로 유지된다. 높은 Vout은 상기 극성 반전기를 동시에 트리거하여 상기 FG 적분기에 대한 네거티브 피드백을 활성화 하며, 상기 FG 적분기를 재설정한다(reset). 따라서, Vamp_out은 임계값 아래로 떨어지므로, 높은 Vout 및 네 거티브 피드백이 종료된다. 이 절차는 단일 스파이크를 생성하고, ISI(interspike interval) 내의 다음 스파이 크를 위해 반복된다. 리셋 속도는 스파이크 폭을 결정한다. 리셋이 빠를수록 스파이크 폭이 좁아진다. 이 관계에 대해서는 약 25 μs 의 출력 스파이크 폭과 약 23 Hz의 출력 활동도 aout(스파이크 주파수)를 통해 증명된다(도 4(c) 참조). 뉴런의 이득 함수는 뉴런의 정보를 부호화하며, 상이한 입력 활동도에 대해 구별 가능한 출력 활동도를 생성한 다. FGLIF 뉴런의 이득 함수를 검증하기 위해, 서로 다른 일정한 전압에서 뉴런의 활성을 평가하였다(도 4(d)). 그 결과, 입력 전압이 높을수록 ISI 내 FG 충전 속도가 크게 빨라지므로, ISI가 크게 감소한다. 따라서, 활동도 은 입력 전압에 따라 크게 증가한다. 또한, 도 4(d)는 Amp2의 임계값에 의해 결정되는 스파이크(spiking) 에 대한 임계 입력(각각 Vg2 = 0.60, 0.65 및 0.70V에 대해 60, 100 및 190mV)을 나타낸다. 전압에 대한 지수적 변화는 전압에 따라 기하 급수적으로 변화하는 터널 전류에 의해 나타나는 것이다. 이하에서는, 스파이킹 입력 모드(Spiking input mode)인 경우를 설명한다. 스파이킹 입력 모드는 SNN(spiking neural network)에서 FGLIF 뉴런의 동작을 위한 실제 상황을 실현한다. 전체 적으로, FGLIF 뉴런의 반응은 DC 입력 모드와 유사하지만 어느 정도 차이가 있다. 입력 스파이크 트레인(활동도: 100 Hz, 스파이크 진폭: 0.42 V, 스파이크 폭: 25 μs)에 대한 보조 회로 방식의 응답이 도 4와 동일한 순서로 도 5에 도시된다. 두 가지 모드의 주요 차이점은 적분법(integration)에 있다. 도 5(a)를 참조하면, 입력 스파이크는 전자의 경우와 달리 VFG의 단계적(stepwise) 진화를 일으킨다. 그러나, 입 력 유형에 관계없이 상기 FG 적분기는 누설되는 적분을 성공적으로 수행한다. 직류 입력 모드와 유사하게, Vamp_in은 Amp1을 통해 증폭되고(도 5(b)), Vamp_out이 Amp2의 임계값을 초과하면 스파이크가 Vout에서 출 력된다(도 5(c)). 마찬가지로, 출력 활동도는 도 5(d)와 같이, 입력 스파이크 진폭과 활동도에 따라 다르다. 입력 진폭 및/또는 활동도가 클수록 뉴런의 출력 스파이크 활동도가 높다. 즉, 시냅스 전 뉴런 사이의 정보 전달이 SNN에서 호출될 때, 시냅스 후 FGLIF 뉴런은 시냅스 이전 뉴런의 활동도에 따라 상이한 활동도를 출력한다. 본 발명에 따른 인공뉴런 회로는 회로 파라미터의 조정이 가능하다. 즉, 본 발명에서 제안된 회로는 이완 시간, 스파이크 임계값, 스파이크 폭 및 진폭과 같은 연결 동작을 조정하는 수단을 제공할 수 있다. 앞서 설명한 터널 장벽 두께에 대한 이완 시간의 변화를, 생물학적으로 유사한 이완 시간계를 선호하여 보다 두 꺼운 터널 장벽, 예를 들어 n=10 인 경우 1.5 nm가 선호된다. 최대 VFG의 결과적인 감소는 스파이크 폭을 증가시 킴으로써 보상될 수 있다. 예를 들어, dtun_ox=1.5 nm의 경우, 더 넓은 스파이크(100 ?s)를 사용하면 시뮬레이션 에 따라 최대 VFG가 약 1 배 증가할 수 있다. 또한, Amp1의 부하의 게이트 전압 Vg1과 Vg2가 VTC를 변경한다. 예를 들어, 도 6(a)는 VTC의 현저한 변화가 보이는 동일한 Vg1(0.7V)에서의 3 가지 상이한 Vg2 값에 대한 Amp1의 VTC를 도시한다. Vg1에 대해서도 도 6(b)와 같이 동일하다. 그러나 VTC는 단순히 Vg1에 의존한다. Vamp_out이 Amp2의 임계값(도 6(a)에서 점선으 로 표시됨)에 도달할 때에만 높은 Vout(스파이크)이 트리거된다면, 스파이크에 대한 Vamp_in은 Vg2에 의존하여 실질 적으로 변화한다. 도 6(a)에 도시 된 바와 같이, Vg2가 높을수록 스파이크를 위한 Vamp_in이 높아진다. 따라서, 스파이크는 높은 VFG 를 필요로 한다. 보다 높은 VFG는 DC 입력 모드에서 주어진 입력 전압에서, 또는 스파이킹 입력 모드에서 주어진 입력 활동도(스파이크를 유발할만큼 충분히 높으면)에서 더 긴 적분 시간을 필요로 한다. 따라서, 출력 활동도 aout은 Vg2로 감소한다(도 6(c)). 동일한 이유로 VFG가 높을수록 동일한 활동도를 출력하는데 더 높은 Vin이 필요하다. 결과적으로, 도 6(d)에서 확 인되는 바와 같이 DC 입력 모드에서 스파이크의 임계값은 Vg2와 함께 증가한다. 따라서, 뉴런의 이득 함수는 Vg2 를 미세 조정하여 쉽게 수정할 수 있다. 도 4(c) 및 도 5(b)에 도시된 바와 같이, C1을 통해 포지티브 피드백을 트리거하면 Amp2의 임계값보다 Vamp_out이 높아진다. 오버 슈트(약 65mV)는 주로 C1 및 Vdd+의 커패시턴스에 의해 결정된다. 오버 슈트는 Vg2와는 독립적이다. 이후, Vamp_in은 극성 반전기를 통해 FG 적분기에 대한 네거티브 피드백의 시작 시 즉시 감소한다. Vamp_in은 결국 Amp2의 임계값 아래로 떨어진다. 이 프로세스에 필요한 시간은 스파이크 폭과 같 다. 도 6(a)의 Vamp_out-Vamp_in 관계는, Vg2가 높을수록 Vamp_in을 더 크게 감소시켜 Vamp_out을 임계값 아래로 끌어내리는 네거티브 피드백으로 만들어야 함을 나타낸다. ΔVamp_in은 도 6(e)에 도시된 바와 같이, 특히, 필요한 ΔVamp_in은 Vg2와 함께 증가하고, 따라서 더 높은 Vg2가 Vamp_out을 65 mV만큼 감소 시키는데, 즉 동일한 음의 Vinv로 FG 적분기 를 리셋하는데 더 오래 걸린다. 결과적으로, 도 6(f)에서 확인되는 바와 같이, Vg2가 높을수록 스파이크가 더 넓어진다. 또한, |Vdd-|가 높을수록 |Vinv|가 높아지고, FG 적분기를 리셋하면, |Vdd-|를 갖는 시간이 단축되어 출력 스파이크의 폭이 좁아진다. 이하에서는 본 발명의 인공뉴런 회로의 전력 소비를 설명한다. 뉴로모르픽(neuromorphic) 기술의 원리에서는 낮은 전력 소모가 강하게 요구된다. 이를 위해, 입력 전압을 일정 하게 유지하면서 다양한 출력 활동도를 유발하는 FGLIF 뉴런의 전력 소비를 평가하였다. 평균 소비 전력은 단일 스파이크 기간 동안 소비된 에너지를 평가하고, 이를 기간으로 나누어 다양한 출력 활동도에 대해 수집하였다. 결과는 도 7을 참조하면, 평균 전력 소비는 출력 활동도에 완만하게 비례한다. 특히, 본 발명에서 제안된 FGLIF 뉴런 회로는 전체 활동도 범위에서 30 pW 미만의 전력을 소비한다. 이는 주로 Amp1과 Amp2의 역치 (subthreshold) 동작에 기인하며, 직렬의 채널을 통해 낮은 전류 흐름을 허용한다. 이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 산업상 이용가능성 본 발명은 인공뉴런 소자의 동작 원리인 적분-활동전위생성 기능을 구현하기 위한 고집적 적분기로 적용 가능하 며, 인공시냅스의 상태변수 모사에 응용 가능하다. 또한, 학습을 통한 자가판단이 가능한 인공지능을 구현할 수있는 반도체칩, 대규모 병렬계산을 통한 패턴인식 기능 등 다양한 분야에 유용하게 활용될 수 있다."}
{"patent_id": "10-2017-0019951", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 플로팅 게이트 적분기를 이용한 고집적 저전력 소모 인공뉴런 회로이다. 도 2(a)는 본 발명에 따른 플로팅 게이트 적분기의 등가회로이고, 도 2(b)는 터널접합소자의 터널 장벽의 두께 에 따른 전하 이완 시간을 보여주는 그래프이다. 도 3(a) 및 도 3(b)는 도 1의 극성 반전기의 특성을 보여주는 그래프이다. 도 4는 본 발명에 따른 인공뉴런 회로에 DC 전압이 입력된 경우 출력 특성을 보여주기 위한 그래프들이다. 도 5는 본 발명에 따른 인공뉴런 회로에 스파이킹 전압이 입력된 경우 출력 특성을 보여주기 위한 그래프들이다.도 6은 본 발명에 따른 인공뉴런 회로의 파라미터에 따른 회로 특성을 보여주기 위한 그래프들이다. 도 7은 본 발명에 따른 인공뉴런 회로의 전력 소모를 보여주기 위한 그래프이다."}
