
practica9.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         0000076a  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000008  00800060  0000076a  000007de  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .comment      00000030  00000000  00000000  000007e6  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  00000818  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 000000b0  00000000  00000000  00000854  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000eac  00000000  00000000  00000904  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 0000091d  00000000  00000000  000017b0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   000006ac  00000000  00000000  000020cd  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000184  00000000  00000000  0000277c  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    0000047e  00000000  00000000  00002900  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000680  00000000  00000000  00002d7e  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000090  00000000  00000000  000033fe  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 2a 00 	jmp	0x54	; 0x54 <__ctors_end>
   4:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
   8:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
   c:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  10:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  14:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  18:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  1c:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  20:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  24:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  28:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  2c:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  30:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  34:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  38:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  3c:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  40:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  44:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  48:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  4c:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>
  50:	0c 94 3f 00 	jmp	0x7e	; 0x7e <__bad_interrupt>

00000054 <__ctors_end>:
  54:	11 24       	eor	r1, r1
  56:	1f be       	out	0x3f, r1	; 63
  58:	cf e5       	ldi	r28, 0x5F	; 95
  5a:	d4 e0       	ldi	r29, 0x04	; 4
  5c:	de bf       	out	0x3e, r29	; 62
  5e:	cd bf       	out	0x3d, r28	; 61

00000060 <__do_copy_data>:
  60:	10 e0       	ldi	r17, 0x00	; 0
  62:	a0 e6       	ldi	r26, 0x60	; 96
  64:	b0 e0       	ldi	r27, 0x00	; 0
  66:	ea e6       	ldi	r30, 0x6A	; 106
  68:	f7 e0       	ldi	r31, 0x07	; 7
  6a:	02 c0       	rjmp	.+4      	; 0x70 <__do_copy_data+0x10>
  6c:	05 90       	lpm	r0, Z+
  6e:	0d 92       	st	X+, r0
  70:	a8 36       	cpi	r26, 0x68	; 104
  72:	b1 07       	cpc	r27, r17
  74:	d9 f7       	brne	.-10     	; 0x6c <__do_copy_data+0xc>
  76:	0e 94 2e 01 	call	0x25c	; 0x25c <main>
  7a:	0c 94 b3 03 	jmp	0x766	; 0x766 <_exit>

0000007e <__bad_interrupt>:
  7e:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000082 <toggle_e>:

    while ( (c = pgm_read_byte(progmem_s++)) ) {
        lcd_putc(c);
    }

}/* lcd_puts_p */
  82:	85 b3       	in	r24, 0x15	; 21
  84:	80 64       	ori	r24, 0x40	; 64
  86:	85 bb       	out	0x15, r24	; 21
  88:	00 c0       	rjmp	.+0      	; 0x8a <toggle_e+0x8>
  8a:	85 b3       	in	r24, 0x15	; 21
  8c:	8f 7b       	andi	r24, 0xBF	; 191
  8e:	85 bb       	out	0x15, r24	; 21
  90:	08 95       	ret

00000092 <lcd_write>:
  92:	cf 93       	push	r28
  94:	df 93       	push	r29
  96:	d8 2f       	mov	r29, r24
  98:	66 23       	and	r22, r22
  9a:	21 f0       	breq	.+8      	; 0xa4 <lcd_write+0x12>
  9c:	85 b3       	in	r24, 0x15	; 21
  9e:	80 61       	ori	r24, 0x10	; 16
  a0:	85 bb       	out	0x15, r24	; 21
  a2:	03 c0       	rjmp	.+6      	; 0xaa <lcd_write+0x18>
  a4:	85 b3       	in	r24, 0x15	; 21
  a6:	8f 7e       	andi	r24, 0xEF	; 239
  a8:	85 bb       	out	0x15, r24	; 21
  aa:	85 b3       	in	r24, 0x15	; 21
  ac:	8f 7d       	andi	r24, 0xDF	; 223
  ae:	85 bb       	out	0x15, r24	; 21
  b0:	84 b3       	in	r24, 0x14	; 20
  b2:	8f 60       	ori	r24, 0x0F	; 15
  b4:	84 bb       	out	0x14, r24	; 20
  b6:	c5 b3       	in	r28, 0x15	; 21
  b8:	c0 7f       	andi	r28, 0xF0	; 240
  ba:	8d 2f       	mov	r24, r29
  bc:	82 95       	swap	r24
  be:	8f 70       	andi	r24, 0x0F	; 15
  c0:	8c 2b       	or	r24, r28
  c2:	85 bb       	out	0x15, r24	; 21
  c4:	0e 94 41 00 	call	0x82	; 0x82 <toggle_e>
  c8:	df 70       	andi	r29, 0x0F	; 15
  ca:	dc 2b       	or	r29, r28
  cc:	d5 bb       	out	0x15, r29	; 21
  ce:	0e 94 41 00 	call	0x82	; 0x82 <toggle_e>
  d2:	cf 60       	ori	r28, 0x0F	; 15
  d4:	c5 bb       	out	0x15, r28	; 21
  d6:	df 91       	pop	r29
  d8:	cf 91       	pop	r28
  da:	08 95       	ret

000000dc <lcd_read>:
  dc:	88 23       	and	r24, r24
  de:	21 f0       	breq	.+8      	; 0xe8 <lcd_read+0xc>
  e0:	85 b3       	in	r24, 0x15	; 21
  e2:	80 61       	ori	r24, 0x10	; 16
  e4:	85 bb       	out	0x15, r24	; 21
  e6:	03 c0       	rjmp	.+6      	; 0xee <lcd_read+0x12>
  e8:	85 b3       	in	r24, 0x15	; 21
  ea:	8f 7e       	andi	r24, 0xEF	; 239
  ec:	85 bb       	out	0x15, r24	; 21
  ee:	85 b3       	in	r24, 0x15	; 21
  f0:	80 62       	ori	r24, 0x20	; 32
  f2:	85 bb       	out	0x15, r24	; 21
  f4:	84 b3       	in	r24, 0x14	; 20
  f6:	80 7f       	andi	r24, 0xF0	; 240
  f8:	84 bb       	out	0x14, r24	; 20
  fa:	85 b3       	in	r24, 0x15	; 21
  fc:	80 64       	ori	r24, 0x40	; 64
  fe:	85 bb       	out	0x15, r24	; 21
 100:	00 c0       	rjmp	.+0      	; 0x102 <lcd_read+0x26>
 102:	93 b3       	in	r25, 0x13	; 19
 104:	92 95       	swap	r25
 106:	90 7f       	andi	r25, 0xF0	; 240
 108:	85 b3       	in	r24, 0x15	; 21
 10a:	8f 7b       	andi	r24, 0xBF	; 191
 10c:	85 bb       	out	0x15, r24	; 21
 10e:	00 c0       	rjmp	.+0      	; 0x110 <lcd_read+0x34>
 110:	85 b3       	in	r24, 0x15	; 21
 112:	80 64       	ori	r24, 0x40	; 64
 114:	85 bb       	out	0x15, r24	; 21
 116:	00 c0       	rjmp	.+0      	; 0x118 <lcd_read+0x3c>
 118:	83 b3       	in	r24, 0x13	; 19
 11a:	8f 70       	andi	r24, 0x0F	; 15
 11c:	25 b3       	in	r18, 0x15	; 21
 11e:	2f 7b       	andi	r18, 0xBF	; 191
 120:	25 bb       	out	0x15, r18	; 21
 122:	89 2b       	or	r24, r25
 124:	08 95       	ret

00000126 <lcd_waitbusy>:
 126:	80 e0       	ldi	r24, 0x00	; 0
 128:	0e 94 6e 00 	call	0xdc	; 0xdc <lcd_read>
 12c:	88 23       	and	r24, r24
 12e:	dc f3       	brlt	.-10     	; 0x126 <lcd_waitbusy>
 130:	84 e0       	ldi	r24, 0x04	; 4
 132:	90 e0       	ldi	r25, 0x00	; 0
 134:	01 97       	sbiw	r24, 0x01	; 1
 136:	f1 f7       	brne	.-4      	; 0x134 <lcd_waitbusy+0xe>
 138:	80 e0       	ldi	r24, 0x00	; 0
 13a:	0e 94 6e 00 	call	0xdc	; 0xdc <lcd_read>
 13e:	08 95       	ret

00000140 <lcd_command>:
 140:	cf 93       	push	r28
 142:	c8 2f       	mov	r28, r24
 144:	0e 94 93 00 	call	0x126	; 0x126 <lcd_waitbusy>
 148:	60 e0       	ldi	r22, 0x00	; 0
 14a:	8c 2f       	mov	r24, r28
 14c:	0e 94 49 00 	call	0x92	; 0x92 <lcd_write>
 150:	cf 91       	pop	r28
 152:	08 95       	ret

00000154 <lcd_gotoxy>:
 154:	61 11       	cpse	r22, r1
 156:	04 c0       	rjmp	.+8      	; 0x160 <lcd_gotoxy+0xc>
 158:	80 58       	subi	r24, 0x80	; 128
 15a:	0e 94 a0 00 	call	0x140	; 0x140 <lcd_command>
 15e:	08 95       	ret
 160:	80 54       	subi	r24, 0x40	; 64
 162:	0e 94 a0 00 	call	0x140	; 0x140 <lcd_command>
 166:	08 95       	ret

00000168 <lcd_clrscr>:
 168:	81 e0       	ldi	r24, 0x01	; 1
 16a:	0e 94 a0 00 	call	0x140	; 0x140 <lcd_command>
 16e:	08 95       	ret

00000170 <lcd_putc>:
 170:	cf 93       	push	r28
 172:	c8 2f       	mov	r28, r24
 174:	0e 94 93 00 	call	0x126	; 0x126 <lcd_waitbusy>
 178:	ca 30       	cpi	r28, 0x0A	; 10
 17a:	49 f4       	brne	.+18     	; 0x18e <lcd_putc+0x1e>
 17c:	80 34       	cpi	r24, 0x40	; 64
 17e:	10 f4       	brcc	.+4      	; 0x184 <lcd_putc+0x14>
 180:	80 e4       	ldi	r24, 0x40	; 64
 182:	01 c0       	rjmp	.+2      	; 0x186 <lcd_putc+0x16>
 184:	80 e0       	ldi	r24, 0x00	; 0
 186:	80 58       	subi	r24, 0x80	; 128
 188:	0e 94 a0 00 	call	0x140	; 0x140 <lcd_command>
 18c:	04 c0       	rjmp	.+8      	; 0x196 <lcd_putc+0x26>
 18e:	61 e0       	ldi	r22, 0x01	; 1
 190:	8c 2f       	mov	r24, r28
 192:	0e 94 49 00 	call	0x92	; 0x92 <lcd_write>
 196:	cf 91       	pop	r28
 198:	08 95       	ret

0000019a <lcd_puts>:
 19a:	cf 93       	push	r28
 19c:	df 93       	push	r29
 19e:	fc 01       	movw	r30, r24
 1a0:	03 c0       	rjmp	.+6      	; 0x1a8 <lcd_puts+0xe>
 1a2:	0e 94 b8 00 	call	0x170	; 0x170 <lcd_putc>
 1a6:	fe 01       	movw	r30, r28
 1a8:	ef 01       	movw	r28, r30
 1aa:	21 96       	adiw	r28, 0x01	; 1
 1ac:	80 81       	ld	r24, Z
 1ae:	81 11       	cpse	r24, r1
 1b0:	f8 cf       	rjmp	.-16     	; 0x1a2 <lcd_puts+0x8>
 1b2:	df 91       	pop	r29
 1b4:	cf 91       	pop	r28
 1b6:	08 95       	ret

000001b8 <lcd_init>:
                   LCD_DISP_ON_CURSOR      display on, cursor on
                   LCD_DISP_CURSOR_BLINK   display on, cursor on flashing
Returns:  none
*************************************************************************/
void lcd_init(uint8_t dispAttr)
{
 1b8:	1f 93       	push	r17
 1ba:	cf 93       	push	r28
 1bc:	df 93       	push	r29
 1be:	18 2f       	mov	r17, r24
      && ( &LCD_RS_PORT == &LCD_DATA0_PORT) && ( &LCD_RW_PORT == &LCD_DATA0_PORT) && (&LCD_E_PORT == &LCD_DATA0_PORT)
      && (LCD_DATA0_PIN == 0 ) && (LCD_DATA1_PIN == 1) && (LCD_DATA2_PIN == 2) && (LCD_DATA3_PIN == 3) 
      && (LCD_RS_PIN == 4 ) && (LCD_RW_PIN == 5) && (LCD_E_PIN == 6 ) )
    {
        /* configure all port bits as output (all LCD lines on same port) */
        DDR(LCD_DATA0_PORT) |= 0x7F;
 1c0:	84 b3       	in	r24, 0x14	; 20
 1c2:	8f 67       	ori	r24, 0x7F	; 127
 1c4:	84 bb       	out	0x14, r24	; 20
static inline void _delayFourCycles(unsigned int __count)
{
    if ( __count == 0 )    
        __asm__ __volatile__( "rjmp 1f\n 1:" );    // 2 cycles
    else
        __asm__ __volatile__ (
 1c6:	80 e0       	ldi	r24, 0x00	; 0
 1c8:	9d e7       	ldi	r25, 0x7D	; 125
 1ca:	01 97       	sbiw	r24, 0x01	; 1
 1cc:	f1 f7       	brne	.-4      	; 0x1ca <lcd_init+0x12>
        DDR(LCD_DATA3_PORT) |= _BV(LCD_DATA3_PIN);
    }
    delay(16000);        /* wait 16ms or more after power-on       */
    
    /* initial write to lcd is 8bit */
    LCD_DATA1_PORT |= _BV(LCD_DATA1_PIN);  // _BV(LCD_FUNCTION)>>4;
 1ce:	85 b3       	in	r24, 0x15	; 21
 1d0:	82 60       	ori	r24, 0x02	; 2
 1d2:	85 bb       	out	0x15, r24	; 21
    LCD_DATA0_PORT |= _BV(LCD_DATA0_PIN);  // _BV(LCD_FUNCTION_8BIT)>>4;
 1d4:	85 b3       	in	r24, 0x15	; 21
 1d6:	81 60       	ori	r24, 0x01	; 1
 1d8:	85 bb       	out	0x15, r24	; 21
    lcd_e_toggle();
 1da:	0e 94 41 00 	call	0x82	; 0x82 <toggle_e>
static inline void _delayFourCycles(unsigned int __count)
{
    if ( __count == 0 )    
        __asm__ __volatile__( "rjmp 1f\n 1:" );    // 2 cycles
    else
        __asm__ __volatile__ (
 1de:	80 e0       	ldi	r24, 0x00	; 0
 1e0:	97 e2       	ldi	r25, 0x27	; 39
 1e2:	01 97       	sbiw	r24, 0x01	; 1
 1e4:	f1 f7       	brne	.-4      	; 0x1e2 <lcd_init+0x2a>
    LCD_DATA0_PORT |= _BV(LCD_DATA0_PIN);  // _BV(LCD_FUNCTION_8BIT)>>4;
    lcd_e_toggle();
    delay(4992);         /* delay, busy flag can't be checked here */
   
    /* repeat last command */ 
    lcd_e_toggle();      
 1e6:	0e 94 41 00 	call	0x82	; 0x82 <toggle_e>
static inline void _delayFourCycles(unsigned int __count)
{
    if ( __count == 0 )    
        __asm__ __volatile__( "rjmp 1f\n 1:" );    // 2 cycles
    else
        __asm__ __volatile__ (
 1ea:	c0 e8       	ldi	r28, 0x80	; 128
 1ec:	d0 e0       	ldi	r29, 0x00	; 0
 1ee:	ce 01       	movw	r24, r28
 1f0:	01 97       	sbiw	r24, 0x01	; 1
 1f2:	f1 f7       	brne	.-4      	; 0x1f0 <lcd_init+0x38>
    /* repeat last command */ 
    lcd_e_toggle();      
    delay(64);           /* delay, busy flag can't be checked here */
    
    /* repeat last command a third time */
    lcd_e_toggle();      
 1f4:	0e 94 41 00 	call	0x82	; 0x82 <toggle_e>
static inline void _delayFourCycles(unsigned int __count)
{
    if ( __count == 0 )    
        __asm__ __volatile__( "rjmp 1f\n 1:" );    // 2 cycles
    else
        __asm__ __volatile__ (
 1f8:	ce 01       	movw	r24, r28
 1fa:	01 97       	sbiw	r24, 0x01	; 1
 1fc:	f1 f7       	brne	.-4      	; 0x1fa <lcd_init+0x42>
    /* repeat last command a third time */
    lcd_e_toggle();      
    delay(64);           /* delay, busy flag can't be checked here */

    /* now configure for 4bit mode */
    LCD_DATA0_PORT &= ~_BV(LCD_DATA0_PIN);   // LCD_FUNCTION_4BIT_1LINE>>4
 1fe:	85 b3       	in	r24, 0x15	; 21
 200:	8e 7f       	andi	r24, 0xFE	; 254
 202:	85 bb       	out	0x15, r24	; 21
    lcd_e_toggle();
 204:	0e 94 41 00 	call	0x82	; 0x82 <toggle_e>
static inline void _delayFourCycles(unsigned int __count)
{
    if ( __count == 0 )    
        __asm__ __volatile__( "rjmp 1f\n 1:" );    // 2 cycles
    else
        __asm__ __volatile__ (
 208:	21 97       	sbiw	r28, 0x01	; 1
 20a:	f1 f7       	brne	.-4      	; 0x208 <__EEPROM_REGION_LENGTH__+0x8>
    /* Display with KS0073 controller requires special commands for enabling 4 line mode */
	lcd_command(KS0073_EXTENDED_FUNCTION_REGISTER_ON);
	lcd_command(KS0073_4LINES_MODE);
	lcd_command(KS0073_EXTENDED_FUNCTION_REGISTER_OFF);
#else
    lcd_command(LCD_FUNCTION_DEFAULT);      /* function set: display lines  */
 20c:	88 e2       	ldi	r24, 0x28	; 40
 20e:	0e 94 a0 00 	call	0x140	; 0x140 <lcd_command>
#endif
    lcd_command(LCD_DISP_OFF);              /* display off                  */
 212:	88 e0       	ldi	r24, 0x08	; 8
 214:	0e 94 a0 00 	call	0x140	; 0x140 <lcd_command>
    lcd_clrscr();                           /* display clear                */ 
 218:	0e 94 b4 00 	call	0x168	; 0x168 <lcd_clrscr>
    lcd_command(LCD_MODE_DEFAULT);          /* set entry mode               */
 21c:	86 e0       	ldi	r24, 0x06	; 6
 21e:	0e 94 a0 00 	call	0x140	; 0x140 <lcd_command>
    lcd_command(dispAttr);                  /* display/cursor control       */
 222:	81 2f       	mov	r24, r17
 224:	0e 94 a0 00 	call	0x140	; 0x140 <lcd_command>

}/* lcd_init */
 228:	df 91       	pop	r29
 22a:	cf 91       	pop	r28
 22c:	1f 91       	pop	r17
 22e:	08 95       	ret

00000230 <ADC_Read>:
#include <util/delay.h>
#include "lcd.h" // Debes tener una librería para controlar el LCD
int ADC_Read(char channel)
{

    ADMUX =(ADMUX & 0xF8) | 7;
 230:	87 b1       	in	r24, 0x07	; 7
 232:	87 60       	ori	r24, 0x07	; 7
 234:	87 b9       	out	0x07, r24	; 7
    
    // se inicia la conversión.
    ADCSRA |= (1 << ADSC);
 236:	86 b1       	in	r24, 0x06	; 6
 238:	80 64       	ori	r24, 0x40	; 64
 23a:	86 b9       	out	0x06, r24	; 6
    
    // espera a que termina la conversión.
    while(ADCSRA & (1 << ADSC));
 23c:	36 99       	sbic	0x06, 6	; 6
 23e:	fe cf       	rjmp	.-4      	; 0x23c <ADC_Read+0xc>
    
    // regresamos el valor de la conversión.
	DDRD = 0xFF;
 240:	8f ef       	ldi	r24, 0xFF	; 255
 242:	81 bb       	out	0x11, r24	; 17
	int xd = ADC;
 244:	84 b1       	in	r24, 0x04	; 4
 246:	95 b1       	in	r25, 0x05	; 5
	xd %= 256;
 248:	90 78       	andi	r25, 0x80	; 128
 24a:	99 23       	and	r25, r25
 24c:	1c f4       	brge	.+6      	; 0x254 <ADC_Read+0x24>
 24e:	01 97       	sbiw	r24, 0x01	; 1
 250:	9f 6f       	ori	r25, 0xFF	; 255
 252:	01 96       	adiw	r24, 0x01	; 1
	PORTD  = xd;
 254:	82 bb       	out	0x12, r24	; 18
    return ADC;
 256:	84 b1       	in	r24, 0x04	; 4
 258:	95 b1       	in	r25, 0x05	; 5
}
 25a:	08 95       	ret

0000025c <main>:
int main(void)
{
 25c:	cf 93       	push	r28
 25e:	df 93       	push	r29
 260:	00 d0       	rcall	.+0      	; 0x262 <main+0x6>
 262:	00 d0       	rcall	.+0      	; 0x264 <main+0x8>
 264:	1f 92       	push	r1
 266:	cd b7       	in	r28, 0x3d	; 61
 268:	de b7       	in	r29, 0x3e	; 62
	char String[5];
		DDRA=0x0;			/* Make ADC port as input */
 26a:	1a ba       	out	0x1a, r1	; 26
		ADCSRA = (1 << ADEN) | (1 << ADPS1) | (1 << ADPS2);
 26c:	86 e8       	ldi	r24, 0x86	; 134
 26e:	86 b9       	out	0x06, r24	; 6
		ADMUX = 0x47;			/* Vref: Avcc, ADC channel: 0 */
 270:	87 e4       	ldi	r24, 0x47	; 71
 272:	87 b9       	out	0x07, r24	; 7

	// Inicialización del LCD
	lcd_init(LCD_DISP_ON);
 274:	8c e0       	ldi	r24, 0x0C	; 12
 276:	0e 94 dc 00 	call	0x1b8	; 0x1b8 <lcd_init>

		// Convertir a voltaje (0.0 a 5.0 V)
		//value = ADC_Read(0);

		// Mostrar en el LCD
		lcd_clrscr();
 27a:	0e 94 b4 00 	call	0x168	; 0x168 <lcd_clrscr>
		
		lcd_puts("Voltaje");
 27e:	80 e6       	ldi	r24, 0x60	; 96
 280:	90 e0       	ldi	r25, 0x00	; 0
 282:	0e 94 cd 00 	call	0x19a	; 0x19a <lcd_puts>
		value=ADC_Read(0);	/* Read ADC channel 0 */
 286:	80 e0       	ldi	r24, 0x00	; 0
 288:	0e 94 18 01 	call	0x230	; 0x230 <ADC_Read>
 28c:	8c 01       	movw	r16, r24
		float xd = (float)value * 5.0 /1023.0;
 28e:	bc 01       	movw	r22, r24
 290:	99 0f       	add	r25, r25
 292:	88 0b       	sbc	r24, r24
 294:	99 0b       	sbc	r25, r25
 296:	0e 94 5d 02 	call	0x4ba	; 0x4ba <__floatsisf>
 29a:	20 e0       	ldi	r18, 0x00	; 0
 29c:	30 e0       	ldi	r19, 0x00	; 0
 29e:	40 ea       	ldi	r20, 0xA0	; 160
 2a0:	50 e4       	ldi	r21, 0x40	; 64
 2a2:	0e 94 e9 02 	call	0x5d2	; 0x5d2 <__mulsf3>
 2a6:	20 e0       	ldi	r18, 0x00	; 0
 2a8:	30 ec       	ldi	r19, 0xC0	; 192
 2aa:	4f e7       	ldi	r20, 0x7F	; 127
 2ac:	54 e4       	ldi	r21, 0x44	; 68
 2ae:	0e 94 b3 01 	call	0x366	; 0x366 <__divsf3>
 2b2:	6b 01       	movw	r12, r22
 2b4:	7c 01       	movw	r14, r24
    } else if (__radix < 2 || __radix > 36) {
	*__s = 0;
	return __s;
    } else {
	extern char *__itoa_ncheck (int, char *, unsigned char);
	return __itoa_ncheck (__val, __s, __radix);
 2b6:	4a e0       	ldi	r20, 0x0A	; 10
 2b8:	be 01       	movw	r22, r28
 2ba:	6f 5f       	subi	r22, 0xFF	; 255
 2bc:	7f 4f       	sbci	r23, 0xFF	; 255
 2be:	c8 01       	movw	r24, r16
 2c0:	0e 94 7e 03 	call	0x6fc	; 0x6fc <__itoa_ncheck>
		itoa(value,String,10);	
		lcd_gotoxy(0,1);
 2c4:	61 e0       	ldi	r22, 0x01	; 1
 2c6:	80 e0       	ldi	r24, 0x00	; 0
 2c8:	0e 94 aa 00 	call	0x154	; 0x154 <lcd_gotoxy>
		lcd_putc((int)xd +'0');
 2cc:	c7 01       	movw	r24, r14
 2ce:	b6 01       	movw	r22, r12
 2d0:	0e 94 25 02 	call	0x44a	; 0x44a <__fixsfsi>
 2d4:	80 e3       	ldi	r24, 0x30	; 48
 2d6:	86 0f       	add	r24, r22
 2d8:	0e 94 b8 00 	call	0x170	; 0x170 <lcd_putc>
		xd *=10;
 2dc:	20 e0       	ldi	r18, 0x00	; 0
 2de:	30 e0       	ldi	r19, 0x00	; 0
 2e0:	40 e2       	ldi	r20, 0x20	; 32
 2e2:	51 e4       	ldi	r21, 0x41	; 65
 2e4:	c7 01       	movw	r24, r14
 2e6:	b6 01       	movw	r22, r12
 2e8:	0e 94 e9 02 	call	0x5d2	; 0x5d2 <__mulsf3>
 2ec:	6b 01       	movw	r12, r22
 2ee:	7c 01       	movw	r14, r24
		lcd_gotoxy(1,1);
 2f0:	61 e0       	ldi	r22, 0x01	; 1
 2f2:	81 e0       	ldi	r24, 0x01	; 1
 2f4:	0e 94 aa 00 	call	0x154	; 0x154 <lcd_gotoxy>
		lcd_putc(',');
 2f8:	8c e2       	ldi	r24, 0x2C	; 44
 2fa:	0e 94 b8 00 	call	0x170	; 0x170 <lcd_putc>
		lcd_gotoxy(2,1);
 2fe:	61 e0       	ldi	r22, 0x01	; 1
 300:	82 e0       	ldi	r24, 0x02	; 2
 302:	0e 94 aa 00 	call	0x154	; 0x154 <lcd_gotoxy>
		lcd_putc((int)xd %10 +'0');
 306:	c7 01       	movw	r24, r14
 308:	b6 01       	movw	r22, r12
 30a:	0e 94 25 02 	call	0x44a	; 0x44a <__fixsfsi>
 30e:	0a e0       	ldi	r16, 0x0A	; 10
 310:	10 e0       	ldi	r17, 0x00	; 0
 312:	cb 01       	movw	r24, r22
 314:	b8 01       	movw	r22, r16
 316:	0e 94 56 03 	call	0x6ac	; 0x6ac <__divmodhi4>
 31a:	80 5d       	subi	r24, 0xD0	; 208
 31c:	0e 94 b8 00 	call	0x170	; 0x170 <lcd_putc>
		xd *=10;
 320:	20 e0       	ldi	r18, 0x00	; 0
 322:	30 e0       	ldi	r19, 0x00	; 0
 324:	40 e2       	ldi	r20, 0x20	; 32
 326:	51 e4       	ldi	r21, 0x41	; 65
 328:	c7 01       	movw	r24, r14
 32a:	b6 01       	movw	r22, r12
 32c:	0e 94 e9 02 	call	0x5d2	; 0x5d2 <__mulsf3>
 330:	6b 01       	movw	r12, r22
 332:	7c 01       	movw	r14, r24
		lcd_gotoxy(3,1);
 334:	61 e0       	ldi	r22, 0x01	; 1
 336:	83 e0       	ldi	r24, 0x03	; 3
 338:	0e 94 aa 00 	call	0x154	; 0x154 <lcd_gotoxy>
		lcd_putc((int)xd %10 +'0');
 33c:	c7 01       	movw	r24, r14
 33e:	b6 01       	movw	r22, r12
 340:	0e 94 25 02 	call	0x44a	; 0x44a <__fixsfsi>
 344:	cb 01       	movw	r24, r22
 346:	b8 01       	movw	r22, r16
 348:	0e 94 56 03 	call	0x6ac	; 0x6ac <__divmodhi4>
 34c:	80 5d       	subi	r24, 0xD0	; 208
 34e:	0e 94 b8 00 	call	0x170	; 0x170 <lcd_putc>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 352:	2f ef       	ldi	r18, 0xFF	; 255
 354:	84 e3       	ldi	r24, 0x34	; 52
 356:	9c e0       	ldi	r25, 0x0C	; 12
 358:	21 50       	subi	r18, 0x01	; 1
 35a:	80 40       	sbci	r24, 0x00	; 0
 35c:	90 40       	sbci	r25, 0x00	; 0
 35e:	e1 f7       	brne	.-8      	; 0x358 <main+0xfc>
 360:	00 c0       	rjmp	.+0      	; 0x362 <main+0x106>
 362:	00 00       	nop
 364:	8a cf       	rjmp	.-236    	; 0x27a <main+0x1e>

00000366 <__divsf3>:
 366:	0e 94 c7 01 	call	0x38e	; 0x38e <__divsf3x>
 36a:	0c 94 af 02 	jmp	0x55e	; 0x55e <__fp_round>
 36e:	0e 94 a8 02 	call	0x550	; 0x550 <__fp_pscB>
 372:	58 f0       	brcs	.+22     	; 0x38a <__divsf3+0x24>
 374:	0e 94 a1 02 	call	0x542	; 0x542 <__fp_pscA>
 378:	40 f0       	brcs	.+16     	; 0x38a <__divsf3+0x24>
 37a:	29 f4       	brne	.+10     	; 0x386 <__divsf3+0x20>
 37c:	5f 3f       	cpi	r21, 0xFF	; 255
 37e:	29 f0       	breq	.+10     	; 0x38a <__divsf3+0x24>
 380:	0c 94 98 02 	jmp	0x530	; 0x530 <__fp_inf>
 384:	51 11       	cpse	r21, r1
 386:	0c 94 e3 02 	jmp	0x5c6	; 0x5c6 <__fp_szero>
 38a:	0c 94 9e 02 	jmp	0x53c	; 0x53c <__fp_nan>

0000038e <__divsf3x>:
 38e:	0e 94 c0 02 	call	0x580	; 0x580 <__fp_split3>
 392:	68 f3       	brcs	.-38     	; 0x36e <__divsf3+0x8>

00000394 <__divsf3_pse>:
 394:	99 23       	and	r25, r25
 396:	b1 f3       	breq	.-20     	; 0x384 <__divsf3+0x1e>
 398:	55 23       	and	r21, r21
 39a:	91 f3       	breq	.-28     	; 0x380 <__divsf3+0x1a>
 39c:	95 1b       	sub	r25, r21
 39e:	55 0b       	sbc	r21, r21
 3a0:	bb 27       	eor	r27, r27
 3a2:	aa 27       	eor	r26, r26
 3a4:	62 17       	cp	r22, r18
 3a6:	73 07       	cpc	r23, r19
 3a8:	84 07       	cpc	r24, r20
 3aa:	38 f0       	brcs	.+14     	; 0x3ba <__divsf3_pse+0x26>
 3ac:	9f 5f       	subi	r25, 0xFF	; 255
 3ae:	5f 4f       	sbci	r21, 0xFF	; 255
 3b0:	22 0f       	add	r18, r18
 3b2:	33 1f       	adc	r19, r19
 3b4:	44 1f       	adc	r20, r20
 3b6:	aa 1f       	adc	r26, r26
 3b8:	a9 f3       	breq	.-22     	; 0x3a4 <__divsf3_pse+0x10>
 3ba:	35 d0       	rcall	.+106    	; 0x426 <__DATA_REGION_LENGTH__+0x26>
 3bc:	0e 2e       	mov	r0, r30
 3be:	3a f0       	brmi	.+14     	; 0x3ce <__divsf3_pse+0x3a>
 3c0:	e0 e8       	ldi	r30, 0x80	; 128
 3c2:	32 d0       	rcall	.+100    	; 0x428 <__DATA_REGION_LENGTH__+0x28>
 3c4:	91 50       	subi	r25, 0x01	; 1
 3c6:	50 40       	sbci	r21, 0x00	; 0
 3c8:	e6 95       	lsr	r30
 3ca:	00 1c       	adc	r0, r0
 3cc:	ca f7       	brpl	.-14     	; 0x3c0 <__divsf3_pse+0x2c>
 3ce:	2b d0       	rcall	.+86     	; 0x426 <__DATA_REGION_LENGTH__+0x26>
 3d0:	fe 2f       	mov	r31, r30
 3d2:	29 d0       	rcall	.+82     	; 0x426 <__DATA_REGION_LENGTH__+0x26>
 3d4:	66 0f       	add	r22, r22
 3d6:	77 1f       	adc	r23, r23
 3d8:	88 1f       	adc	r24, r24
 3da:	bb 1f       	adc	r27, r27
 3dc:	26 17       	cp	r18, r22
 3de:	37 07       	cpc	r19, r23
 3e0:	48 07       	cpc	r20, r24
 3e2:	ab 07       	cpc	r26, r27
 3e4:	b0 e8       	ldi	r27, 0x80	; 128
 3e6:	09 f0       	breq	.+2      	; 0x3ea <__divsf3_pse+0x56>
 3e8:	bb 0b       	sbc	r27, r27
 3ea:	80 2d       	mov	r24, r0
 3ec:	bf 01       	movw	r22, r30
 3ee:	ff 27       	eor	r31, r31
 3f0:	93 58       	subi	r25, 0x83	; 131
 3f2:	5f 4f       	sbci	r21, 0xFF	; 255
 3f4:	3a f0       	brmi	.+14     	; 0x404 <__DATA_REGION_LENGTH__+0x4>
 3f6:	9e 3f       	cpi	r25, 0xFE	; 254
 3f8:	51 05       	cpc	r21, r1
 3fa:	78 f0       	brcs	.+30     	; 0x41a <__DATA_REGION_LENGTH__+0x1a>
 3fc:	0c 94 98 02 	jmp	0x530	; 0x530 <__fp_inf>
 400:	0c 94 e3 02 	jmp	0x5c6	; 0x5c6 <__fp_szero>
 404:	5f 3f       	cpi	r21, 0xFF	; 255
 406:	e4 f3       	brlt	.-8      	; 0x400 <__DATA_REGION_LENGTH__>
 408:	98 3e       	cpi	r25, 0xE8	; 232
 40a:	d4 f3       	brlt	.-12     	; 0x400 <__DATA_REGION_LENGTH__>
 40c:	86 95       	lsr	r24
 40e:	77 95       	ror	r23
 410:	67 95       	ror	r22
 412:	b7 95       	ror	r27
 414:	f7 95       	ror	r31
 416:	9f 5f       	subi	r25, 0xFF	; 255
 418:	c9 f7       	brne	.-14     	; 0x40c <__DATA_REGION_LENGTH__+0xc>
 41a:	88 0f       	add	r24, r24
 41c:	91 1d       	adc	r25, r1
 41e:	96 95       	lsr	r25
 420:	87 95       	ror	r24
 422:	97 f9       	bld	r25, 7
 424:	08 95       	ret
 426:	e1 e0       	ldi	r30, 0x01	; 1
 428:	66 0f       	add	r22, r22
 42a:	77 1f       	adc	r23, r23
 42c:	88 1f       	adc	r24, r24
 42e:	bb 1f       	adc	r27, r27
 430:	62 17       	cp	r22, r18
 432:	73 07       	cpc	r23, r19
 434:	84 07       	cpc	r24, r20
 436:	ba 07       	cpc	r27, r26
 438:	20 f0       	brcs	.+8      	; 0x442 <__DATA_REGION_LENGTH__+0x42>
 43a:	62 1b       	sub	r22, r18
 43c:	73 0b       	sbc	r23, r19
 43e:	84 0b       	sbc	r24, r20
 440:	ba 0b       	sbc	r27, r26
 442:	ee 1f       	adc	r30, r30
 444:	88 f7       	brcc	.-30     	; 0x428 <__DATA_REGION_LENGTH__+0x28>
 446:	e0 95       	com	r30
 448:	08 95       	ret

0000044a <__fixsfsi>:
 44a:	0e 94 2c 02 	call	0x458	; 0x458 <__fixunssfsi>
 44e:	68 94       	set
 450:	b1 11       	cpse	r27, r1
 452:	0c 94 e3 02 	jmp	0x5c6	; 0x5c6 <__fp_szero>
 456:	08 95       	ret

00000458 <__fixunssfsi>:
 458:	0e 94 c8 02 	call	0x590	; 0x590 <__fp_splitA>
 45c:	88 f0       	brcs	.+34     	; 0x480 <__stack+0x21>
 45e:	9f 57       	subi	r25, 0x7F	; 127
 460:	98 f0       	brcs	.+38     	; 0x488 <__stack+0x29>
 462:	b9 2f       	mov	r27, r25
 464:	99 27       	eor	r25, r25
 466:	b7 51       	subi	r27, 0x17	; 23
 468:	b0 f0       	brcs	.+44     	; 0x496 <__stack+0x37>
 46a:	e1 f0       	breq	.+56     	; 0x4a4 <__stack+0x45>
 46c:	66 0f       	add	r22, r22
 46e:	77 1f       	adc	r23, r23
 470:	88 1f       	adc	r24, r24
 472:	99 1f       	adc	r25, r25
 474:	1a f0       	brmi	.+6      	; 0x47c <__stack+0x1d>
 476:	ba 95       	dec	r27
 478:	c9 f7       	brne	.-14     	; 0x46c <__stack+0xd>
 47a:	14 c0       	rjmp	.+40     	; 0x4a4 <__stack+0x45>
 47c:	b1 30       	cpi	r27, 0x01	; 1
 47e:	91 f0       	breq	.+36     	; 0x4a4 <__stack+0x45>
 480:	0e 94 e2 02 	call	0x5c4	; 0x5c4 <__fp_zero>
 484:	b1 e0       	ldi	r27, 0x01	; 1
 486:	08 95       	ret
 488:	0c 94 e2 02 	jmp	0x5c4	; 0x5c4 <__fp_zero>
 48c:	67 2f       	mov	r22, r23
 48e:	78 2f       	mov	r23, r24
 490:	88 27       	eor	r24, r24
 492:	b8 5f       	subi	r27, 0xF8	; 248
 494:	39 f0       	breq	.+14     	; 0x4a4 <__stack+0x45>
 496:	b9 3f       	cpi	r27, 0xF9	; 249
 498:	cc f3       	brlt	.-14     	; 0x48c <__stack+0x2d>
 49a:	86 95       	lsr	r24
 49c:	77 95       	ror	r23
 49e:	67 95       	ror	r22
 4a0:	b3 95       	inc	r27
 4a2:	d9 f7       	brne	.-10     	; 0x49a <__stack+0x3b>
 4a4:	3e f4       	brtc	.+14     	; 0x4b4 <__stack+0x55>
 4a6:	90 95       	com	r25
 4a8:	80 95       	com	r24
 4aa:	70 95       	com	r23
 4ac:	61 95       	neg	r22
 4ae:	7f 4f       	sbci	r23, 0xFF	; 255
 4b0:	8f 4f       	sbci	r24, 0xFF	; 255
 4b2:	9f 4f       	sbci	r25, 0xFF	; 255
 4b4:	08 95       	ret

000004b6 <__floatunsisf>:
 4b6:	e8 94       	clt
 4b8:	09 c0       	rjmp	.+18     	; 0x4cc <__floatsisf+0x12>

000004ba <__floatsisf>:
 4ba:	97 fb       	bst	r25, 7
 4bc:	3e f4       	brtc	.+14     	; 0x4cc <__floatsisf+0x12>
 4be:	90 95       	com	r25
 4c0:	80 95       	com	r24
 4c2:	70 95       	com	r23
 4c4:	61 95       	neg	r22
 4c6:	7f 4f       	sbci	r23, 0xFF	; 255
 4c8:	8f 4f       	sbci	r24, 0xFF	; 255
 4ca:	9f 4f       	sbci	r25, 0xFF	; 255
 4cc:	99 23       	and	r25, r25
 4ce:	a9 f0       	breq	.+42     	; 0x4fa <__floatsisf+0x40>
 4d0:	f9 2f       	mov	r31, r25
 4d2:	96 e9       	ldi	r25, 0x96	; 150
 4d4:	bb 27       	eor	r27, r27
 4d6:	93 95       	inc	r25
 4d8:	f6 95       	lsr	r31
 4da:	87 95       	ror	r24
 4dc:	77 95       	ror	r23
 4de:	67 95       	ror	r22
 4e0:	b7 95       	ror	r27
 4e2:	f1 11       	cpse	r31, r1
 4e4:	f8 cf       	rjmp	.-16     	; 0x4d6 <__floatsisf+0x1c>
 4e6:	fa f4       	brpl	.+62     	; 0x526 <__floatsisf+0x6c>
 4e8:	bb 0f       	add	r27, r27
 4ea:	11 f4       	brne	.+4      	; 0x4f0 <__floatsisf+0x36>
 4ec:	60 ff       	sbrs	r22, 0
 4ee:	1b c0       	rjmp	.+54     	; 0x526 <__floatsisf+0x6c>
 4f0:	6f 5f       	subi	r22, 0xFF	; 255
 4f2:	7f 4f       	sbci	r23, 0xFF	; 255
 4f4:	8f 4f       	sbci	r24, 0xFF	; 255
 4f6:	9f 4f       	sbci	r25, 0xFF	; 255
 4f8:	16 c0       	rjmp	.+44     	; 0x526 <__floatsisf+0x6c>
 4fa:	88 23       	and	r24, r24
 4fc:	11 f0       	breq	.+4      	; 0x502 <__floatsisf+0x48>
 4fe:	96 e9       	ldi	r25, 0x96	; 150
 500:	11 c0       	rjmp	.+34     	; 0x524 <__floatsisf+0x6a>
 502:	77 23       	and	r23, r23
 504:	21 f0       	breq	.+8      	; 0x50e <__floatsisf+0x54>
 506:	9e e8       	ldi	r25, 0x8E	; 142
 508:	87 2f       	mov	r24, r23
 50a:	76 2f       	mov	r23, r22
 50c:	05 c0       	rjmp	.+10     	; 0x518 <__floatsisf+0x5e>
 50e:	66 23       	and	r22, r22
 510:	71 f0       	breq	.+28     	; 0x52e <__floatsisf+0x74>
 512:	96 e8       	ldi	r25, 0x86	; 134
 514:	86 2f       	mov	r24, r22
 516:	70 e0       	ldi	r23, 0x00	; 0
 518:	60 e0       	ldi	r22, 0x00	; 0
 51a:	2a f0       	brmi	.+10     	; 0x526 <__floatsisf+0x6c>
 51c:	9a 95       	dec	r25
 51e:	66 0f       	add	r22, r22
 520:	77 1f       	adc	r23, r23
 522:	88 1f       	adc	r24, r24
 524:	da f7       	brpl	.-10     	; 0x51c <__floatsisf+0x62>
 526:	88 0f       	add	r24, r24
 528:	96 95       	lsr	r25
 52a:	87 95       	ror	r24
 52c:	97 f9       	bld	r25, 7
 52e:	08 95       	ret

00000530 <__fp_inf>:
 530:	97 f9       	bld	r25, 7
 532:	9f 67       	ori	r25, 0x7F	; 127
 534:	80 e8       	ldi	r24, 0x80	; 128
 536:	70 e0       	ldi	r23, 0x00	; 0
 538:	60 e0       	ldi	r22, 0x00	; 0
 53a:	08 95       	ret

0000053c <__fp_nan>:
 53c:	9f ef       	ldi	r25, 0xFF	; 255
 53e:	80 ec       	ldi	r24, 0xC0	; 192
 540:	08 95       	ret

00000542 <__fp_pscA>:
 542:	00 24       	eor	r0, r0
 544:	0a 94       	dec	r0
 546:	16 16       	cp	r1, r22
 548:	17 06       	cpc	r1, r23
 54a:	18 06       	cpc	r1, r24
 54c:	09 06       	cpc	r0, r25
 54e:	08 95       	ret

00000550 <__fp_pscB>:
 550:	00 24       	eor	r0, r0
 552:	0a 94       	dec	r0
 554:	12 16       	cp	r1, r18
 556:	13 06       	cpc	r1, r19
 558:	14 06       	cpc	r1, r20
 55a:	05 06       	cpc	r0, r21
 55c:	08 95       	ret

0000055e <__fp_round>:
 55e:	09 2e       	mov	r0, r25
 560:	03 94       	inc	r0
 562:	00 0c       	add	r0, r0
 564:	11 f4       	brne	.+4      	; 0x56a <__fp_round+0xc>
 566:	88 23       	and	r24, r24
 568:	52 f0       	brmi	.+20     	; 0x57e <__fp_round+0x20>
 56a:	bb 0f       	add	r27, r27
 56c:	40 f4       	brcc	.+16     	; 0x57e <__fp_round+0x20>
 56e:	bf 2b       	or	r27, r31
 570:	11 f4       	brne	.+4      	; 0x576 <__fp_round+0x18>
 572:	60 ff       	sbrs	r22, 0
 574:	04 c0       	rjmp	.+8      	; 0x57e <__fp_round+0x20>
 576:	6f 5f       	subi	r22, 0xFF	; 255
 578:	7f 4f       	sbci	r23, 0xFF	; 255
 57a:	8f 4f       	sbci	r24, 0xFF	; 255
 57c:	9f 4f       	sbci	r25, 0xFF	; 255
 57e:	08 95       	ret

00000580 <__fp_split3>:
 580:	57 fd       	sbrc	r21, 7
 582:	90 58       	subi	r25, 0x80	; 128
 584:	44 0f       	add	r20, r20
 586:	55 1f       	adc	r21, r21
 588:	59 f0       	breq	.+22     	; 0x5a0 <__fp_splitA+0x10>
 58a:	5f 3f       	cpi	r21, 0xFF	; 255
 58c:	71 f0       	breq	.+28     	; 0x5aa <__fp_splitA+0x1a>
 58e:	47 95       	ror	r20

00000590 <__fp_splitA>:
 590:	88 0f       	add	r24, r24
 592:	97 fb       	bst	r25, 7
 594:	99 1f       	adc	r25, r25
 596:	61 f0       	breq	.+24     	; 0x5b0 <__fp_splitA+0x20>
 598:	9f 3f       	cpi	r25, 0xFF	; 255
 59a:	79 f0       	breq	.+30     	; 0x5ba <__fp_splitA+0x2a>
 59c:	87 95       	ror	r24
 59e:	08 95       	ret
 5a0:	12 16       	cp	r1, r18
 5a2:	13 06       	cpc	r1, r19
 5a4:	14 06       	cpc	r1, r20
 5a6:	55 1f       	adc	r21, r21
 5a8:	f2 cf       	rjmp	.-28     	; 0x58e <__fp_split3+0xe>
 5aa:	46 95       	lsr	r20
 5ac:	f1 df       	rcall	.-30     	; 0x590 <__fp_splitA>
 5ae:	08 c0       	rjmp	.+16     	; 0x5c0 <__fp_splitA+0x30>
 5b0:	16 16       	cp	r1, r22
 5b2:	17 06       	cpc	r1, r23
 5b4:	18 06       	cpc	r1, r24
 5b6:	99 1f       	adc	r25, r25
 5b8:	f1 cf       	rjmp	.-30     	; 0x59c <__fp_splitA+0xc>
 5ba:	86 95       	lsr	r24
 5bc:	71 05       	cpc	r23, r1
 5be:	61 05       	cpc	r22, r1
 5c0:	08 94       	sec
 5c2:	08 95       	ret

000005c4 <__fp_zero>:
 5c4:	e8 94       	clt

000005c6 <__fp_szero>:
 5c6:	bb 27       	eor	r27, r27
 5c8:	66 27       	eor	r22, r22
 5ca:	77 27       	eor	r23, r23
 5cc:	cb 01       	movw	r24, r22
 5ce:	97 f9       	bld	r25, 7
 5d0:	08 95       	ret

000005d2 <__mulsf3>:
 5d2:	0e 94 fc 02 	call	0x5f8	; 0x5f8 <__mulsf3x>
 5d6:	0c 94 af 02 	jmp	0x55e	; 0x55e <__fp_round>
 5da:	0e 94 a1 02 	call	0x542	; 0x542 <__fp_pscA>
 5de:	38 f0       	brcs	.+14     	; 0x5ee <__mulsf3+0x1c>
 5e0:	0e 94 a8 02 	call	0x550	; 0x550 <__fp_pscB>
 5e4:	20 f0       	brcs	.+8      	; 0x5ee <__mulsf3+0x1c>
 5e6:	95 23       	and	r25, r21
 5e8:	11 f0       	breq	.+4      	; 0x5ee <__mulsf3+0x1c>
 5ea:	0c 94 98 02 	jmp	0x530	; 0x530 <__fp_inf>
 5ee:	0c 94 9e 02 	jmp	0x53c	; 0x53c <__fp_nan>
 5f2:	11 24       	eor	r1, r1
 5f4:	0c 94 e3 02 	jmp	0x5c6	; 0x5c6 <__fp_szero>

000005f8 <__mulsf3x>:
 5f8:	0e 94 c0 02 	call	0x580	; 0x580 <__fp_split3>
 5fc:	70 f3       	brcs	.-36     	; 0x5da <__mulsf3+0x8>

000005fe <__mulsf3_pse>:
 5fe:	95 9f       	mul	r25, r21
 600:	c1 f3       	breq	.-16     	; 0x5f2 <__mulsf3+0x20>
 602:	95 0f       	add	r25, r21
 604:	50 e0       	ldi	r21, 0x00	; 0
 606:	55 1f       	adc	r21, r21
 608:	62 9f       	mul	r22, r18
 60a:	f0 01       	movw	r30, r0
 60c:	72 9f       	mul	r23, r18
 60e:	bb 27       	eor	r27, r27
 610:	f0 0d       	add	r31, r0
 612:	b1 1d       	adc	r27, r1
 614:	63 9f       	mul	r22, r19
 616:	aa 27       	eor	r26, r26
 618:	f0 0d       	add	r31, r0
 61a:	b1 1d       	adc	r27, r1
 61c:	aa 1f       	adc	r26, r26
 61e:	64 9f       	mul	r22, r20
 620:	66 27       	eor	r22, r22
 622:	b0 0d       	add	r27, r0
 624:	a1 1d       	adc	r26, r1
 626:	66 1f       	adc	r22, r22
 628:	82 9f       	mul	r24, r18
 62a:	22 27       	eor	r18, r18
 62c:	b0 0d       	add	r27, r0
 62e:	a1 1d       	adc	r26, r1
 630:	62 1f       	adc	r22, r18
 632:	73 9f       	mul	r23, r19
 634:	b0 0d       	add	r27, r0
 636:	a1 1d       	adc	r26, r1
 638:	62 1f       	adc	r22, r18
 63a:	83 9f       	mul	r24, r19
 63c:	a0 0d       	add	r26, r0
 63e:	61 1d       	adc	r22, r1
 640:	22 1f       	adc	r18, r18
 642:	74 9f       	mul	r23, r20
 644:	33 27       	eor	r19, r19
 646:	a0 0d       	add	r26, r0
 648:	61 1d       	adc	r22, r1
 64a:	23 1f       	adc	r18, r19
 64c:	84 9f       	mul	r24, r20
 64e:	60 0d       	add	r22, r0
 650:	21 1d       	adc	r18, r1
 652:	82 2f       	mov	r24, r18
 654:	76 2f       	mov	r23, r22
 656:	6a 2f       	mov	r22, r26
 658:	11 24       	eor	r1, r1
 65a:	9f 57       	subi	r25, 0x7F	; 127
 65c:	50 40       	sbci	r21, 0x00	; 0
 65e:	9a f0       	brmi	.+38     	; 0x686 <__mulsf3_pse+0x88>
 660:	f1 f0       	breq	.+60     	; 0x69e <__mulsf3_pse+0xa0>
 662:	88 23       	and	r24, r24
 664:	4a f0       	brmi	.+18     	; 0x678 <__mulsf3_pse+0x7a>
 666:	ee 0f       	add	r30, r30
 668:	ff 1f       	adc	r31, r31
 66a:	bb 1f       	adc	r27, r27
 66c:	66 1f       	adc	r22, r22
 66e:	77 1f       	adc	r23, r23
 670:	88 1f       	adc	r24, r24
 672:	91 50       	subi	r25, 0x01	; 1
 674:	50 40       	sbci	r21, 0x00	; 0
 676:	a9 f7       	brne	.-22     	; 0x662 <__mulsf3_pse+0x64>
 678:	9e 3f       	cpi	r25, 0xFE	; 254
 67a:	51 05       	cpc	r21, r1
 67c:	80 f0       	brcs	.+32     	; 0x69e <__mulsf3_pse+0xa0>
 67e:	0c 94 98 02 	jmp	0x530	; 0x530 <__fp_inf>
 682:	0c 94 e3 02 	jmp	0x5c6	; 0x5c6 <__fp_szero>
 686:	5f 3f       	cpi	r21, 0xFF	; 255
 688:	e4 f3       	brlt	.-8      	; 0x682 <__mulsf3_pse+0x84>
 68a:	98 3e       	cpi	r25, 0xE8	; 232
 68c:	d4 f3       	brlt	.-12     	; 0x682 <__mulsf3_pse+0x84>
 68e:	86 95       	lsr	r24
 690:	77 95       	ror	r23
 692:	67 95       	ror	r22
 694:	b7 95       	ror	r27
 696:	f7 95       	ror	r31
 698:	e7 95       	ror	r30
 69a:	9f 5f       	subi	r25, 0xFF	; 255
 69c:	c1 f7       	brne	.-16     	; 0x68e <__mulsf3_pse+0x90>
 69e:	fe 2b       	or	r31, r30
 6a0:	88 0f       	add	r24, r24
 6a2:	91 1d       	adc	r25, r1
 6a4:	96 95       	lsr	r25
 6a6:	87 95       	ror	r24
 6a8:	97 f9       	bld	r25, 7
 6aa:	08 95       	ret

000006ac <__divmodhi4>:
 6ac:	97 fb       	bst	r25, 7
 6ae:	07 2e       	mov	r0, r23
 6b0:	16 f4       	brtc	.+4      	; 0x6b6 <__divmodhi4+0xa>
 6b2:	00 94       	com	r0
 6b4:	07 d0       	rcall	.+14     	; 0x6c4 <__divmodhi4_neg1>
 6b6:	77 fd       	sbrc	r23, 7
 6b8:	09 d0       	rcall	.+18     	; 0x6cc <__divmodhi4_neg2>
 6ba:	0e 94 6a 03 	call	0x6d4	; 0x6d4 <__udivmodhi4>
 6be:	07 fc       	sbrc	r0, 7
 6c0:	05 d0       	rcall	.+10     	; 0x6cc <__divmodhi4_neg2>
 6c2:	3e f4       	brtc	.+14     	; 0x6d2 <__divmodhi4_exit>

000006c4 <__divmodhi4_neg1>:
 6c4:	90 95       	com	r25
 6c6:	81 95       	neg	r24
 6c8:	9f 4f       	sbci	r25, 0xFF	; 255
 6ca:	08 95       	ret

000006cc <__divmodhi4_neg2>:
 6cc:	70 95       	com	r23
 6ce:	61 95       	neg	r22
 6d0:	7f 4f       	sbci	r23, 0xFF	; 255

000006d2 <__divmodhi4_exit>:
 6d2:	08 95       	ret

000006d4 <__udivmodhi4>:
 6d4:	aa 1b       	sub	r26, r26
 6d6:	bb 1b       	sub	r27, r27
 6d8:	51 e1       	ldi	r21, 0x11	; 17
 6da:	07 c0       	rjmp	.+14     	; 0x6ea <__udivmodhi4_ep>

000006dc <__udivmodhi4_loop>:
 6dc:	aa 1f       	adc	r26, r26
 6de:	bb 1f       	adc	r27, r27
 6e0:	a6 17       	cp	r26, r22
 6e2:	b7 07       	cpc	r27, r23
 6e4:	10 f0       	brcs	.+4      	; 0x6ea <__udivmodhi4_ep>
 6e6:	a6 1b       	sub	r26, r22
 6e8:	b7 0b       	sbc	r27, r23

000006ea <__udivmodhi4_ep>:
 6ea:	88 1f       	adc	r24, r24
 6ec:	99 1f       	adc	r25, r25
 6ee:	5a 95       	dec	r21
 6f0:	a9 f7       	brne	.-22     	; 0x6dc <__udivmodhi4_loop>
 6f2:	80 95       	com	r24
 6f4:	90 95       	com	r25
 6f6:	bc 01       	movw	r22, r24
 6f8:	cd 01       	movw	r24, r26
 6fa:	08 95       	ret

000006fc <__itoa_ncheck>:
 6fc:	bb 27       	eor	r27, r27
 6fe:	4a 30       	cpi	r20, 0x0A	; 10
 700:	31 f4       	brne	.+12     	; 0x70e <__itoa_ncheck+0x12>
 702:	99 23       	and	r25, r25
 704:	22 f4       	brpl	.+8      	; 0x70e <__itoa_ncheck+0x12>
 706:	bd e2       	ldi	r27, 0x2D	; 45
 708:	90 95       	com	r25
 70a:	81 95       	neg	r24
 70c:	9f 4f       	sbci	r25, 0xFF	; 255
 70e:	0c 94 8a 03 	jmp	0x714	; 0x714 <__utoa_common>

00000712 <__utoa_ncheck>:
 712:	bb 27       	eor	r27, r27

00000714 <__utoa_common>:
 714:	fb 01       	movw	r30, r22
 716:	55 27       	eor	r21, r21
 718:	aa 27       	eor	r26, r26
 71a:	88 0f       	add	r24, r24
 71c:	99 1f       	adc	r25, r25
 71e:	aa 1f       	adc	r26, r26
 720:	a4 17       	cp	r26, r20
 722:	10 f0       	brcs	.+4      	; 0x728 <__utoa_common+0x14>
 724:	a4 1b       	sub	r26, r20
 726:	83 95       	inc	r24
 728:	50 51       	subi	r21, 0x10	; 16
 72a:	b9 f7       	brne	.-18     	; 0x71a <__utoa_common+0x6>
 72c:	a0 5d       	subi	r26, 0xD0	; 208
 72e:	aa 33       	cpi	r26, 0x3A	; 58
 730:	08 f0       	brcs	.+2      	; 0x734 <__utoa_common+0x20>
 732:	a9 5d       	subi	r26, 0xD9	; 217
 734:	a1 93       	st	Z+, r26
 736:	00 97       	sbiw	r24, 0x00	; 0
 738:	79 f7       	brne	.-34     	; 0x718 <__utoa_common+0x4>
 73a:	b1 11       	cpse	r27, r1
 73c:	b1 93       	st	Z+, r27
 73e:	11 92       	st	Z+, r1
 740:	cb 01       	movw	r24, r22
 742:	0c 94 a3 03 	jmp	0x746	; 0x746 <strrev>

00000746 <strrev>:
 746:	dc 01       	movw	r26, r24
 748:	fc 01       	movw	r30, r24
 74a:	67 2f       	mov	r22, r23
 74c:	71 91       	ld	r23, Z+
 74e:	77 23       	and	r23, r23
 750:	e1 f7       	brne	.-8      	; 0x74a <strrev+0x4>
 752:	32 97       	sbiw	r30, 0x02	; 2
 754:	04 c0       	rjmp	.+8      	; 0x75e <strrev+0x18>
 756:	7c 91       	ld	r23, X
 758:	6d 93       	st	X+, r22
 75a:	70 83       	st	Z, r23
 75c:	62 91       	ld	r22, -Z
 75e:	ae 17       	cp	r26, r30
 760:	bf 07       	cpc	r27, r31
 762:	c8 f3       	brcs	.-14     	; 0x756 <strrev+0x10>
 764:	08 95       	ret

00000766 <_exit>:
 766:	f8 94       	cli

00000768 <__stop_program>:
 768:	ff cf       	rjmp	.-2      	; 0x768 <__stop_program>
