# Digital Logic Design project 2019/2020
The project aim consisted to implement a Finite State Machine defining a VHDL component able to simulate the Working-Zone Encoding described by E. Musoll, T. Lang and J. Cortadella.

Digital Logic Design course, Politecnico di Milano;
Prof. Gianluca Palermo
GPA : 30/30 cum laude

# Progetto di Reti Logiche 2019/2020
L'obiettivo del progetto consisteva nell'implementare una Macchina a Stati Finiti definendo un componente in VHDL capace di simulare la codifica Working-Zone descritta da E. Musoll, T. Lang and J. Cortadella.

Corso di Reti Logiche, Politecnico di Milano;
Prof. Gianluca Palermo
Valutazione : 30/30 e lode
