<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML 4.01 Transitional//EN" "http://www.w3.org/TR/html4/loose.dtd">
<html>
<head>
  <meta http-equiv="Content-Type" content="text/html; charset=utf-8">
  <title>Реферат - Оптимізація витрат апаратури в логічних схемах пристроїв керування - Іваненко Іван Іванович</title>
  <link rel="stylesheet" type="text/css" href="../css/master_style.css">
</head>

<body lang="ua">

	<div id="topblock">
		<div id="langbox">
			<a href="index.html"><img src="../images/ru.png" alt="Русский" title="Русский" width="24" height="20" border=0></a> &nbsp; 
			<a href="indexe.html"><img src="../images/en.png" alt="English" title="English" width="24" height="20" border=0></a> 
		</div>
		<div id="donntu">
			<a href="http://donntu.org/index.php?lang=ukr" target=_blank>ДонНТУ</a> &nbsp; 
			<a href="http://masters.donntu.org/indexu.html" target=_blank>Портал магістрів</a>
		</div>
	</div>

	<div id="header">
		<div id="photomag">
			<a href="../ivanenko_big.jpg"><img src="../photo.jpg"  width=180 height=240 title="Магистр ДонНТУ Иваненко Иван Иванович" alt="Магистр ДонНТУ Иваненко Иван Иванович" border=0></a>
		</div>
		<div id="headertext">
			<h2 class="hdr">Іваненко Іван Іванович</h2>
			<h3 class="hdr">Факультет комп'ютерних наук та технологій</h3>
			<h3 class="hdr">Кафедра комп'ютерної інженерії</h3>
			<h3 class="hdr">Спеціальність <q>Комп'ютерні системи та мережі</q></h3>
			<h1 class="hdr">Оптимізація витрат апаратури в логічних схемах пристроїв керування</h1>
			<h3 class="hdr">Науковий керівник: д.т.н., проф. Петренко Петро Петрович</h3>
		</div>
	</div>

	<div id="middleblock">
	
		<div id="menu">
			<a class="button color" href="../indexu.html">Резюме</a>
			<a class="button color" href="../bio/indexu.html">Біографія</a>
			<a class="button colorfix">Реферат</a>
		</div>
	
		<div id="maintext">
		
			<h2>Реферат за темою випускної роботи</h2>
			
			<p style="background-color: lightsteelblue; color: white; font-size: 14pt; margin: 0pt 20pt 0pt 20pt; padding: 10pt 10pt 10pt 10pt; text-indent: 0;">
			Цей реферат використано у якості прикладу з дохволу його атвора, магістра ДонНТУ <a style="color: white; font-size: 13pt;" href="http://masters.donntu.org/2011/fknt/tatolov/">Євгена Татолова</a>.<br>
			Оригінал: <a style="color: white; font-size: 13pt;" href="http://masters.donntu.org/2011/fknt/tatolov/diss/">http://masters.donntu.org/2011/fknt/tatolov/diss/</a></p>
			
			<h2>Зміст</h2>
			<ul class=content>
				<li class=ct1><a href="#p0">Вступ</a>
				<li class=ct1><a href="#p1">1. Актуальність теми</a>
				<li class=ct1><a href="#p2">2. Мета і задачі дослідження та заплановані результати</a>
				<li class=ct1><a href="#p3">3. Огляд досліджень та розробок</a>
				<li class=ct2><a href="#p31">3.1 Огляд міжнародних джерел</a>
				<li class=ct2><a href="#p32">3.2 Огляд національних джерел</a>
				<li class=ct2><a href="#p33">3.3 Огляд локальних джерел</a>
				<li class=ct1><a href="#p4">4. Підхід до уніфікації синтезу автоматів Мура в базисі FPGA</a>
				<li class=ct1><a href="#p5">Висновки</a>
				<li class=ct1><a href="#ref">Перелік посилань</a>
			</ul>
			
			<a name=p0></a>
			<h2>Вступ</h2>
			
			<p>Цифрові системи знаходять широке застосування та виступають базовими компонентами комп'ютерної техніки, автоматики, робототехніки, 
			виробництва, транспорту. Створення надвеликих інтегральних схем (НВІС), побудова систем-на-кристалі (SoC – System-on-Chip), 
			розвиток технологій програмованих користувачем вентильних матриць (FPGAs – Field-Programmable Gate Arrays) 
			та складних програмованих логічних пристроїв (CPLDs – Complex Programmable Logic Devices) змінили базис реалізації 
			цифрових систем і висунули підвищені вимоги до процесу їх розробки, що привело до широкого розповсюдження систем автоматизованого 
			проектування (САПР) і мов опису апаратури (HDLs – Hardware Description Languages), які повинні сприяти підвищенню якості результуючого 
			продукту, інтенсифікації проектних робіт, всебічному аналізу та тестуванню. Крім того, були створені нові, базисно-орієнтовані 
			методи синтезу комбінаційних і послідовністних логічних схем, найбільша ефективніть від застосування яких може бути досягнута шляхом 
			автоматизації і сумісного комбінованого використання з вже відомими алгоритмами.</p>
			
			<p>Модель кінцевого автомата, запропонована Е.&nbsp;Муром у 1956 році та названа на його честь (автомат Мура), як синхронна послідовністна схема, 
			є частиною багатьох цифрових систем і застосовується при побудові пристроїв керування. Висока складність інтегральних схем 
			(яка продовжує підвищуватися, за законом Г. Мура) і теоретичний базис автоматних обчислень робить можливою реалізацію комплексних 
			алгоритмів обробки інформації. Проте, безпосередня реалізація алгоритмів може приводити до неефективного використання ресурсів кристалу
			 та підвищення вартості проекту.</p>
			
			
			<a name=p1></a>
			<h2>1. Актуальність теми</h2>
			
			<p>Відомий ряд методів апаратурної оптимізації автомата Мура: мінімізація кількості станів та їх специфічне кодування, 
			використання особливостей цільового базису та алгоритма функціонування, багаторівнева реалізація логічної схеми. 
			Вказані методи володіють визначеною ефективністю, але, для отримання найбільш економічної реалізації автомата, повинні використовуватися сумісно.</p>
			
			<p>	Магістерська робота присвячена актуальній науковій задачі розробки уніфікованого підходу до синтезу автоматів Мура, 
			спрямованого на зменшення апаратурних витрат у результуючому пристрої та складеного з алгоритмічних, комбінаторних та схемотехнічних 
			оптимізаційних прийомів. У якості цільового базису використовуються мікросхеми FPGA фірми Xilinx, що сполучають функціональність, 
			програмованість, реконфігурованість і доступність широкому споживачу, а інструментальними засобами дослідження виступають САПР Xilinx ISE, 
			Verilog HDL і Java SE.</p>
			
			<a name=p2></a>
			<h2>2. Мета і задачі дослідження та заплановані результати</h2>
			
			<p>Метою дослідження є розробка підходу до уніфікації синтезу автоматів Мура, спрямованого на зменшення апаратурних витрат у цільовій FPGA-мікросхемі.</p>
			
			<p>Основні задачі дослідження:</p>
			<ol>
				<li>Аналіз методів мінімізації кількості станів у повністю визначених та часткових автоматах Мура.
				<li>Оцінка способів зменшення апаратурних витрат шляхом кодування станів автоматів Мура.
				<li>Пошук і виявлення характеристик існуючих методів побудови логічних схем автоматів Мура та оцінка можливостей їх застосування в базисі FPGA.
				<li>Об'єднання функціонально різних напрямів оптимізації автоматів Мура за апаратурними витратами в уніфікований підхід до синтезу та формування рекомендацій по його використанню.
				<li>Розробка альтернативних варіантів основних етапів уніфікованого процесу синтезу автоматів Мура та оцінка їх ефективності.
			</ol>
			
			<p><span class=itl>Об'єкт дослідження</span>: синтез автоматів Мура.</p>
			<p><span class=itl>Предмет дослідження</span>: об'єднання методів зменшення апаратурних витрат при реалізації автоматів Мура в базисі мікросхем FPGA.</p>
			
			<p>В рамках магістерської роботи планується отримання актуальних <span class=itl>наукових результатів</span> по наступним напрямкам:
			<ol>
				<li>Розробка підходу до уніфікації синтезу автоматів Мура, орієнтованого на зменшення апаратурних витрат та побудованого на базі останніх досягнень абстрактної і структурної теорії автоматів.
				<li>Визначення областей застосування різних варіантів основних етапів уніфікованого процесу синтезу автоматів Мура.
				<li>Модифікація відомих методів побудови логічних схем автоматів Мура та оцінка ефективності їх застосування в базисі FPGA.
			</ol>
			
			<p>Для експериментальної оцінки отриманих теоретичних результатів і формування фундаменту наступних досліджень, у якості <span class=itl>практичних результатів</span> планується
			кросплатформової, налаштовуваної і функціональної системи автоматизованого проектування автоматів Мура (САПРАМ) з наступними властивостями:</p>
			<ol>
				<li>Наявність власної XML-орієнтованої мови опису автоматів Мура.
				<li>Реалізація підходу до уніфікації синтезу автоматів Мура, спрямованого на базис FPGA-мікросхем фірми Xilinx.
				<li>Можливість управління складом уніфікованого процесу синтезу автоматів Мура та варіантами основних його етапів.
				<li>Генерування Verilog-файлу, що описує синтезований автомат Мура та придатний для обробки САПР Xilinx ISE з метою завантаження до мікросхеми FPGA.
			</ol>
			
			<a name=p3></a>
			<h2>3. Огляд досліджень та розробок</h2>
			
			<p>Оскільки автомати Мура є важливою частиною цифрових систем, то проблеми їх синтезу, аналізу, мінімізації і реалізації були широко досліджені 
			як американськими, європейськими, японськими вченими, так і вітчизняними спеціалістами. Питанням реалізації цифрових пристроїв 
			за допомогою FPGA і Verilog HDL також присвячений ряд робіт, головним чином, дослідників західної школи.</p>
			
			<a name=p31></a>
			<h3>3.1 Огляд міжнародних джерел</h3>
			
			<p>Концепція автомата Мура була сформульована Е.&nbsp;Муром у його статті <q>Gedanken-experiments on sequential machines</q>; [<a href="#ref1">1</a>]. 
			Там же показана сфера застосування моделей з кінцевою кількістю станів і розглядається широкий клас проблем абстрактної теорії автоматів.
			Іншими джерелами інформації про класифікації, фундаментальні принципи функціонування, способи представлення, математичний
			зміст і застосування кінцевих автоматів можуть служити монографії Р.&nbsp;Міллера, А.&nbsp;Гілла, Д.&nbsp;Хопкрофта, М.&nbsp;Мінського, М.&nbsp;Іто [<a href="#ref2">2</a>-<a href="#ref6">6</a>].</p>
			
			<p>При розробці цифрових систем, автомати Мура реалізуються як синхронні послідовністні схеми, процеси аналізу та синтезу
			яких докладно викладені в сучасних книгах по логічному проектуванню В.&nbsp;Нельсона, К.&nbsp;Брідінга, Д.&nbsp;Уейкерлі, М.&nbsp;Мано, 
			Б.&nbsp;Уілкінсона та ін. [<a href="#ref7">7</a>-<a href="#ref16">16</a>]. Питанням використання мови опису апаратури Verilog при проектуванні, моделюванні та реалізації
			цифрових пристроїв присвячені роботи П.&nbsp;Чу, М.&nbsp;Чілетті, П.&nbsp;Ашендена, С.&nbsp;Палніткара, А.К.&nbsp;Полякова [<a href="#ref17">17</a>-<a href="#ref25">25</a>]. 
			Мікросхеми FPGA – їх архітектури, властивості, області застосування – є предметом розгляду у К.&nbsp;Максфілда, І.&nbsp;Гроута, Б.&nbsp;Зайдмана, Р.І.&nbsp;Грушвицького,
			О.Х.&nbsp;Мурсаєва, Є.П.&nbsp;Угрюмова [<a href="#ref26">26</a>-<a href="#ref29">29</a>].</p>
			
			<p>В класичних роботах В.М.&nbsp;Глушкова та С.І.&nbsp;Баранова [<a href="#ref30">30</a>, <a href="#ref31">31</a>] викладена абстрактна та структурна теорія автоматів, сформульований
			канонічний метод структурного синтезу цифрового автомата, розроблені питання матричної реалізації логічних схем.</p>
			
			<p>Мінімізація кількості станів автоматів Мура – важливий крок проектування, оскільки саме кількість станів визначає
			розрядність кодувального двійкового слова при структурному синтезі. Підходи до рішення цієї задачі в різний час розроблювалися
			та довершувалися М.&nbsp;Аведілло, Х.&nbsp;Куінтаною та Х.&nbsp;Хуертасом (алгоритм ARNES, алгоритм SMAS) [<a href="#ref32">32</a>, <a href="#ref33">33</a>]; 
			Х.-М.&nbsp;Чампарнаудом, А.&nbsp;Хорсі та Т.&nbsp;Парантоеном (модифікация алгоритма Бржожовські) [<a href="#ref34">34</a>]; С.&nbsp;Гореном та Ф.&nbsp;Фергюсоном (алгоритм CHESMIN) [<a href="#ref35">35</a>]; 
			Х.&nbsp;Хігучі та Ю.&nbsp;Мацунагою (алгоритм SLIM) [<a href="#ref36">36</a>]; Х.&nbsp;Ху, Х.-К.&nbsp;Ксуе та Д.-Н.&nbsp;Біаном (алгоритм HSM2) [<a href="#ref37">37</a>]; 
			Д.-К.&nbsp;Рхо, Г.&nbsp;Хачтелем, Ф.&nbsp;Соменці та Р.&nbsp;Якобі (алгоритм STAMINA) [<a href="#ref38">38</a>]; Д. Хопкрофтом (найбільш ефективний існуючий алгоритм мінімізації) [<a href="#ref39">39</a>]; 
			Р.&nbsp;Фурером та С.&nbsp;Новіком (алгоритм OPTIMIST) [<a href="#ref40">40</a>]; Х.&nbsp;Пеною та А.&nbsp;Олівейрою (алгоритм BICA) [<a href="#ref41">41</a>]; 
			Т.&nbsp;Камом, Т.&nbsp;Віллою, Р.&nbsp;Брайтоном та А.&nbsp;Санджиованні-Винцентеллі (алгоритм ISM) [<a href="#ref42">42</a>]. 
			Деякі методи мінімізації повністю визначених і часткових автоматів оцінені та описані в роботах [<a href="#ref14">14</a>, <a href="#ref43">43</a>].</p>
			
			<p>Критичним для рівня апаратурних витрат логічної схеми автомата Мура виступає етап кодування станів, короткий опис
			підходів до якого міститься в оглядовій статті А. Слюсарчука [<a href="#ref44">44</a>]. В публікаціях Д.&nbsp;Де&nbsp;Мішелі, Р.&nbsp;Брайтона, 
			А.&nbsp;Санджиованні-Винцентеллі, А.&nbsp;Ель-Малеха, С.&nbsp;Саіта, Ф.&nbsp;Кхана наведені ефективні алгоритми кодування станів кінцевих автоматів
			і пристроїв керування на їх основі [<a href="#ref45">45</a>-<a href="#ref48">48</a>]. Оригінальні способи оптимізації кодування та багаторівневої реалізації розглянуті в
			роботах С.&nbsp;Девадаса, Х.-К.&nbsp;Ма, А.&nbsp;Ньютона та А.&nbsp;Санджиованні-Винцентеллі (алгоритм MUSTANG) [<a href="#ref49">49</a>]; 
			К.&nbsp;Ду, Г.&nbsp;Хачтеля, Б.&nbsp;Ліна та А.&nbsp;Ньютона (алгоритм MUSE) [<a href="#ref50">50</a>]; 
			Х.&nbsp;Кубатової та М.&nbsp;Беквара (алгоритм FEL-Code) [<a href="#ref51">51</a>]; 
			Б.&nbsp;Ліна та А.&nbsp;Ньютона (алгоритм JEDI) [<a href="#ref52">52</a>]; 
			Т.&nbsp;Вілли та А.&nbsp;Санджиованні-Винцентеллі (алгоритм NOVA) [<a href="#ref53">53</a>]; 
			Б.&nbsp;Гупти, Х.&nbsp;Нараянана та М.&nbsp;Десая (алгоритм Two-Hot Encoding) [<a href="#ref54">54</a>]; 
			М.&nbsp;Мартінеса, М.&nbsp;Аведілло, Х.&nbsp;Куінтани та Х.&nbsp;Хуертаса (алгоритм DISA) [<a href="#ref55">55</a>]. 
			Відомий унітарний спосіб кодування станів і його застосування до проектування автоматів для FPGA описані у С.&nbsp;Голсона [<a href="#ref56">56</a>].</p>
			
			<p>Використання апарату еволюційних і генетичних обчислень до кодування станів автоматів розглянуто в [<a href="#ref57">57</a>-<a href="#ref61">61</a>]. Перші
			паралельні алгоритми кодування станів, призначені для виконання на високопродуктивній комп'ютерній техніці, –
			ProperSTATE і ProperJEDI – були запропоновані в 1996 році Г.&nbsp;Хастеєром у рамках проекту ProperCAD [<a href="#ref62">62</a>]. 
			У 2004 році Д.&nbsp;Бадер і К.&nbsp;Маддурі представили паралельний алгоритм кодування станів, орієнтований на симетричні мультипроцесорні системи
			(SMP-системи), що відносяться до класу MIMD [<a href="#ref63">63</a>].</p>
			
			<p>Апаратурно-оптимальна реалізація логічної схеми автомата Мура залежить від використовуваного цільового базису. В роботах О.О.&nbsp;Баркалова,
			Л.О.&nbsp;Титаренко, С.&nbsp;Хмелевського, А.&nbsp;Буковця, Г.&nbsp;Селварая, М.&nbsp;Равські, Т.&nbsp;Луби, В.А.&nbsp;Склярова, Р.&nbsp;Червінські, Д.&nbsp;Каніа розглядаються
			методи побудови кінцевих автоматів на базі CPLD, FPGA і вбудованих блоків пам'яті ROM (Read-Only Memory) [<a href="#ref64">64</a>-<a href="#ref68">68</a>]. У статті О.О.&nbsp;Баркалова, 
			Л.О.&nbsp;Титаренко та О.&nbsp;Хебди пропонується спосіб нестандартного представлення кодів станів, орієнтований на базис CPLD
			і дозволяючий оптимізувати логічну схему автомата Мура [<a href="#ref69">69</a>].</p>
			
			<p>Комплексний огляд процесу синтезу автоматів Мура та Мілі (з акцентом на можливості його автоматизації), а також численна тематична
			бібліографія міститься в статті М.&nbsp;Перковські [<a href="#ref70">70</a>]. Прикладом реалізованої програмної системи синтезу та оптимізації
			послідовністних схем є SIS, розроблена в Каліфорнійському університеті (США) та докладно висвітлена в роботі [<a href="#ref71">71</a>].</p>
			
			<a name=p32></a>
			<h3>3.2 Огляд національних джерел</h3>
			
			<p>У Одеському національному політехнічному університеті Є.Л.&nbsp;Поліним, К.В.&nbsp;Защолкіним, Ю.А.&nbsp;Ковальовим, О.М.&nbsp;Івановою, А.А.&nbsp;Ніколенко
			активно розроблюються паралельні моделі мови граф-схем алгоритмів (ГСА), методи синтезу цифрових керуючих пристроїв,
			абстрактні композиційні автомати, питання інформаційної технології автоматизованого проектування мікропрограмних
			автоматів [<a href="#ref72">72</a>-<a href="#ref76">76</a>].</p>
			
			<p>І.В.&nbsp;Васильцовим (Тернопільська академія національної економіки) запропонований еволюційний підхід до кодування внутрішніх станів
			кінцевого автомата [<a href="#ref77">77</a>], а в статтях Л.А.&nbsp;Шувалової, Д.Н.&nbsp;Моамара, Т.Ю.&nbsp;Уткіної (Черкаський державний технологічний університет)
			[<a href="#ref78">78</a>] і С.М.&nbsp;Сердюка (Запорізький національний технічний університет) [<a href="#ref79">79</a>] розглянуті можливості автоматизованого аналізу,
			синтезу та верифікації цифрових автоматів.</p>
			
			<p>Проектування цифрових пристроїв у базисі FPGA докладно висвітлено в роботах В.І.&nbsp;Жабіна, М.А.&nbsp;Ковальова (НТУУ <q>Київський політехнічний університет</q>) 
			[<a href="#ref80">80</a>] та В.М.&nbsp;Опанасенка, О.М.&nbsp;Лісового, Є.В.&nbsp;Сороки (Інститут кібернетики ім. В.М.&nbsp;Глушкова НАН України) [<a href="#ref81">81</a>, <a href="#ref82">82</a>].</p>
			
			<a name=p33></a>
			<h3>3.3 Огляд локальних джерел</h3>
			
			<p>У Донецькому національному технічному університеті (кафедра комп'ютерної інженерії) широко розроблюються методи реалізації логічних
			схем кінцевих автоматів, мікропрограмних пристроїв керування (МПК) та композиційних мікропрограмних пристроїв керування (КМПК)
			в базисах SPLD (Simple Programmable Logic Device), CPLD, FPGA, ASIC (Application Specific Integrated Circuit).</p>
			
			<p>У книгах О.О.&nbsp;Баркалова та Л.О.&nbsp;Титаренко детально розглянуті алгоритми побудови керуючих (КА) і операційних (ОА) автоматів,
			об'єднуваних для реалізації цифрових пристроїв [<a href="#ref83">83</a>-<a href="#ref85">85</a>]. У якості одного з способів організації КА часто використовуються автомати Мура
			та Мілі [<a href="#ref30">30</a>], дослідження апаратурної оптимізації яких дозволило авторам розробити ряд оригінальних підходів до синтезу логічних
			схем КА з &laquo;жорсткою логікою&raquo;: багаторівневі структури, принцип перетворення кодів об'єктів, можливості модифікації вихідних
			граф-схем алгоритмів (ГСА), реалізації на лічильниках, використання блоків пам'яті.</p>
			
			<p>Статті О.О.&nbsp;Баркалова, С.О.&nbsp;Ковальова, С.О.&nbsp;Цололо, А.В.&nbsp;Матвієнка, В.О.&nbsp;Саломатіна, О.О.&nbsp;Красічкова присвячені оптимізації логічної
			схеми автомата Мура, реалізуємої на CPLD, однорідних програмованих логічних інтегральних схемах (ПЛІС), FPGA [<a href="#ref86">86</a>-<a href="#ref90">90</a>]. Автори
			пропонують використовувати поняття псевдоеквівалентності станів, особливості цільового базису, специфічні способи кодування
			внутрішніх станів. Для ефективної реалізації автоматів Мура на замовлених схемах (ASICs), О.О.&nbsp;Баркаловым, Р.В.&nbsp;Мальчевою та К.А.&nbsp;Солдатовим 
			були запропоновані метод кодування наборів мікрооперацій і принцип розширення кодів станів переходу [<a href="#ref91">91</a>, <a href="#ref92">92</a>].</p>
			
			<p>Тематика адаптації UML (Unified Modeling Language), MDA (Model-Driven Architecture) і високопродуктивних комп'ютерних технологій
			(паралельних та розподілених систем) до синтезу та моделювання КА широко висвітлена в публікаціях О.О.&nbsp;Баркалова, І.Я.&nbsp;Зеленьової, 
			А.О.&nbsp;Гриценка, С.О.&nbsp;Ковальова [<a href="#ref93">93</a>-<a href="#ref96">96</a>].</p>
			
			<a name=p4></a>
			<h2>4. Підхід до уніфікації синтезу автоматів Мура в базисі FPGA</h2>
						
			<p>Перші мікросхеми FPGA були розроблені фірмою Xilinx у 1984 році та набули великої популярності, завдяки можливості реалізації
			складних функцій і відносно невеликій вартості. Сучасні FPGA поєднують програмованість SPLD і CPLD, зберігаючи основну
			перевагу ASIC – об'єм реалізуємих функцій [<a href="#ref27">27</a>].</p>
			
			<p>Неоптимізовані проекти цифрових систем, незалежно від базису реалізації, можуть мати значну надлишковість і, отже,
			неефективно використовувати апаратні ресурси [<a href="#ref84">84</a>]. Це приводить до актуалізації задачі апаратурної оптимізації, яка, в контексті
			FPGA, зводиться до зниження відсотка використання тих чи інших внутрішніх блоків: LUT-елементів (LUT – Look-Up Table), модулів пам'яті,
			схем синхронізації.</p>
			
			<p>Апаратурно-оптимальна реалізація автоматів Мура потребує сумісного застосування результатів абстрактної і структурної теорії автоматів: 
			мінімізації кількості станів (зменшення потужності множини станів автомата та, як наслідок, розрядності двійкового коду стану), 
			ефективного кодування станів (зниження рівня витрат при реалізації функцій наступного стану), адаптації логічної схеми до  
			використовуваного базису (якісне розподілення ресурсів кристалу за рахунок використання вбудованих блоків пам'яті та особливостей  
			організації внутрішніх модулів).</p>
			
			<p>У статті [<a href="#ref97">97</a>] пропонується підхід до уніфікації синтезу автоматів Мура, що поєднує вказані можливості оптимізації і направлений
			на базис мікросхем FPGA (рис. 1). Сутність цього підходу полягає у послідовному застосуванні алгоритмічного, комбінаторного
			та схемотехнічного етапів і використанні FPGA-орієнтованих інструментальних засобів: САПР і HDLs.</p>
			
			<div class=img>
				<img src="images/unification_process_u.png" width=682 height=589 alt="Підхід до уніфікації синтезу автоматів Мура">
				<p class=imgcaption>Рисунок 1 – Підхід до уніфікації синтезу автоматів Мура</p>
			</div>
			
			<p>На першому кроці алгоритмічного етапу синтезу, деяка специфікація автомата Мура приводиться до єдиного вигляду – таблиці переходів.
			Необхідність приведення пов'язана з тим, що автомат Мура може бути заданий із використанням різних форм представлення: граф-схем,
			діаграм станів, ASM-діаграм (ASM – Algorithmic State Machine) [<a href="#ref13">13</a>, <a href="#ref14">14</a>, <a href="#ref83">83</a>]. Другий крок алгоритмічного етапу полягає в
			мінімізації кількості станів таблиці переходів. Для цього можуть використовуватися алгоритми Бржожовські, ARNES, SMAS, CHESMIN,
			SLIM, HSM2, STAMINA, OPTIMIST, BICA, ISM [<a href="#ref14">14</a>, <a href="#ref32">32</a>-<a href="#ref43">43</a>].</p>
			
			<p>Комбінаторний етап направлений на ефективне кодування станів мінімізованої таблиці переходів, а також отримання
			апаратурно-мінімальних функцій наступного стану та, при необхідності, результуючих функций автомата. Значний вплив способу
			кодування станів на параметри результуючої логічної схеми зумовило розробку різних підходів, направлених на
			зниження витрат потужності, підвищення швидкодії, мінімізацію апаратурних витрат. Останній з цих підходів може бути
			використаний на комбінаторному етапі синтезу шляхом застосування, адаптації або модифікації алгоритмів MUSTANG, MUSE, FEL-Code, JEDI,
			NOVA, Two-Hot Encoding, DISA, унітарного та позиційно-двійкового кодування станів [<a href="#ref44">44</a>-<a href="#ref63">63</a>, <a href="#ref84">84</a>].</p>
			
			<p>Схемотехнічний етап процесу синтезу передбачає використання методів побудови логічної схеми автомата Мура, направлених
			на зменшення апаратурних витрат цільової мікросхеми. До таких методів відносяться тривіальні та багаторівневі реалізації,
			структури з перетворенням кодів об'єктів, схеми на лічильниках [<a href="#ref84">84</a>]. Оскільки сучасне цифрове проектування на мікросхемах
			FPGA орієнтоване на використання HDLs (в основному, VHDL і Verilog), то другим кроком схемотехнічного етапу виступає розробка
			HDL-програми, що описує автомат Мура та придатна для обробки відповідною САПР і завантаження до мікросхеми.</p>
			
			<p>Описаний уніфікований процес синтезу може бути з успіхом реалізований автоматизовано та передбачати тільки управлінські
			функції користувача: опис автомата Мура та вибір використовуваних алгоритмів і структур. Крім того, представлений підхід
			може застосовуватися до ряду інших сучасних базисів (CPLD, ASIC) і визначати загальний напрямок оптимізаційних робіт при синтезі
			логічних послідовністних схем.</p>
			
			<p>Для оцінки ефективності застосування уніфікованого процесу синтезу до конкретного прикладу, були розроблені п'ять Verilog-програм,
			що описують заданий автомат Мура [<a href="#ref8">8</a>] (рис. 2) різними способами:</p>
			
			<ol>
				<li>Реалізація немінімізованого автомата Мура за допомогою аналізатора XST (Xilinx Synthesis Technology) [<a href="#ref98">98</a>]  (експеримент 1).
				<li>Реалізація мінімізованого автомата Мура за допомогою аналізатора XST (експеримент 2).
				<li>Реалізація мінімізованого автомата Мура за двохрівневою схемою [<a href="#ref85">85</a>] з позиційно-двійковим кодуванням станів.
						Використання ROM з асинхронним читанням [<a href="#ref98">98</a>] (експеримент 3).
				<li>Реалізація мінімізованого автомата Мура за двохрівневою схемою з позиційно-двійковим кодуванням станів.
				    Використання ROM з синхронним читанням [<a href="#ref98">98</a>] і додаткового сигналу синхронізації (експеримент 4).
				<li>Реалізація мінімізованого автомата Мура за двохрівневою схемою з позиційно-двійковим кодуванням станів.
				    Використання ROM з синхронним читанням і заднього фронту основного сигналу синхронізації (експеримент 5).
			</ol>
			
			<div class=img>
				<img src="images/animation.gif" width=594 height=420 alt="Діаграма станів автомата Мура">
				<p class=imgcaption>
				Рисунок 2 – Діаграма станів автомата Мура<br>(анімація: 10 кадрів, 5 циклів повторення, 160 кілобайт)<br>
				(<i>x<sub>i</sub></i> – вихідні сигнали, <i>y<sub>i</sub></i> – біти коду стану, <i>z<sub>i</sub></i> – результуючі сигнали)</p>
			</div>
			
			<p>Усі дослідження проводилися за допомогою САПР Xilinx ISE 13.1 для сімейства FPGA Xilinx Spartan-3, а саме для мікросхеми XC3S200.
			Результати сукупних апаратурних витрат для п'яти варіантів реалізації графічно показані на рис. 3.</p>
			
			<div class=img>
				<img src="images/synthesis_results.png" width=545 height=377 alt="Результати експериментальних досліджень">
				<p class=imgcaption>Рисунок 3 – Результати експериментальних досліджень</p>
			</div>
			
			<p>Якщо метою оптимізації була кількість LUT-комірок, то кращий результат був отриманий при використанні двохрівневої реалізації
			мінімізованого автомата Мура з синхронним ROM і двома сигналами синхронізації (експеримент 4). У порівнянні з експериментом 1,
			кількість слайсів зменшилася в 3 рази, кількість тригерів – в 1,5 рази, а кількість LUT-комірок – в 2,5 рази. Проте, в цьому
			випадку збільшилася загальна кількість виводів схеми, кількість сигналів синхронізації і був задіяний один модуль RAM (Random Access Memory).</p>
			
			<a name=p5></a>
			<h2>Висновки</h2>
			
			<p>Якісний синтез цифрових систем, і автоматів Мура зокрема, є одним з напрямів логічного проектування й
			представляє не тільки теоретико-дослідницький, але й практичний інтерес. Розробка оптимальних цифрових пристроїв відкриває
			шлях до більш повного використання можливостей базису реалізації, &laquo;зщільнення&raquo; проектів, зменшення матеріальних витрат.</p>
			
			<p>Магістерська робота присвячена актуальній науковій задачі об'єднання основних методів апаратурної мінімізації автоматів Мура.
			В рамках проведених досліджень виконано:</p>
			
			<ol>
				<li>Розроблена структура уніфікованого процесу синтезу автоматів Мура та визначені функції її складових.
				<li>На підставі аналізу літературних джерел виділені основні алгоритми, що можуть бути використані в
						запропонованому підході до уніфікації синтезу автоматів Мура.
				<li>Проведений ряд експериментів по використанню уніфікованого процесу синтезу автоматів Мура, проаналізовані отримані результати.
				<li>Розглянуті можливості комплексної автоматизації розробленого підходу до уніфікації синтезу автоматів Мура,
				    оцінені вимоги до програмного забезпечення, виконаний пошук функціонально подібних програмних продуктів синтезу
				    послідовністних логічних схем.
			</ol>
			
			<p>Подальші дослідження направлені на наступні аспекти:</p>
			<ol>
				<li>Якісне вдосконалення запропонованого підходу до уніфікації синтезу автоматів Мура, його доповнення та розширення.
				<li>Визначення границь ефективності різних варіантів основних етапів уніфікованого процесу синтезу автоматів Мура.
				<li>Адаптація відомих методів побудови логічних схем автоматів Мура до базису FPGA.
				<li>Розробка кросплатформової і функціональної системи автоматизованого проектування автоматів Мура (САПРАМ),
						що реалізує запропонований уніфікований процес синтезу.
			</ol>
			
			<p>При написанні даного реферату магістерська робота ще не завершена. Остаточне завершення: грудень 2011 року. Повний текст роботи
			та матеріали по темі можуть бути отримані у автора або його керівника після вказаної дати.</p>
			
			<a name=ref></a>
			<h2>Перелік посилань</h2>
			<ol>
				<li><a name="ref1"></a>Moore E.F. Gedanken-experiments on sequential machines / E.F. Moore // Automata studies, Annals of mathematical studies. – 1956. – vol. 34. – pp. 129-153.
				<li><a name="ref2"></a>Гилл А. Введение в теорию конечных автоматов / А. Гилл. – М.: Наука, 1966. – 272 с.
				<li><a name="ref3"></a>Миллер Р. Теория переключательных схем / Р. Миллер. – М.: Наука, 1971. – Том 2: Последовательностные схемы и машины. – 304 с.
				<li><a name="ref4"></a>Минский М. Вычисления и автоматы / М. Минский. – М.: Мир, 1971. – 364 с.
				<li><a name="ref5"></a>Хопкрофт Д. Введение в теорию автоматов, языков и вычислений / Д. Хопкрофт, Р. Мотвани, Д. Ульман. – М.: Издательский дом &laquo;Вильямс&raquo;, 2002. – 528 с.
				<li><a name="ref6"></a>Ito M. Algebraic theory of automata and languages / M. Ito. – World Scientific Publishing, 2004. – 199 pp.
				<li><a name="ref7"></a>Голдсуорт Б. Проектирование цифровых логических устройств / Б. Голдсуорт. – М.: Машиностроение, 1985. – 288 с.
				<li><a name="ref8"></a>Уилкинсон Б. Основы проектирования цифровых схем / Б. Уилкинсон. – М.: Издательский дом &laquo;Вильямс&raquo;, 2004. – 320 с.
				<li><a name="ref9"></a>Уэйкерли Д. Проектирование цифровых устройств / Д. Уэйкерли. – М.: Постмаркет, 2002. – Том 2. – 528 с.
				<li><a name="ref10"></a>Breeding K. Digital design fundamentals / K. Breeding. – Prentice Hall, 1992. – 446 pp.
				<li><a name="ref11"></a>Holdsworth B. Digital logic design / B. Holdsworth, C. Woods. – Prentice Hall, 2002. – 519 pp.
				<li><a name="ref12"></a>Lala P. Principles of modern digital design / P. Lala. – Wiley, 2007. – 419 pp.
				<li><a name="ref13"></a>Mano M. Digital design / M. Mano. – Prentice Hall, 2003. – 516 pp.
				<li><a name="ref14"></a>Nelson V. Digital logic circuit analysis and design / V. Nelson, H. Nagle, J. Irwin, B. Carroll. – Prentice Hall, 1995. – 842 pp.
				<li><a name="ref15"></a>Shiva S. Introduction to logic design / S. Shiva. – CRC Press, 1998. – 628 pp.
				<li><a name="ref16"></a>Singh A. Foundation of switching theory and logic design / A. Singh. – New Age International, 2008. – 412 pp.
				<li><a name="ref17"></a>Поляков А.К. Языки VHDL и VERILOG в проектировании цифровой аппаратуры / А.К. Поляков. – М.: СОЛОН-Пресс, 2003. – 320 с.
				<li><a name="ref18"></a>Ashenden P. Digital design: an embedded systems approach using Verilog / P. Ashenden. – Morgan Kaufmann Publishers, 2008. – 557 pp.
				<li><a name="ref19"></a>Chu P. FPGA prototyping by Verilog examples / P. Chu. – Wiley, 2008. – 488 pp.
				<li><a name="ref20"></a>Ciletti M. Advanced digital design with the Verilog HDL / M. Ciletti. – Prentice Hall, 2005. – 986 pp.
				<li><a name="ref21"></a>Minns P. FSM-based digital design using Verilog HDL / P. Minns, I. Elliott. – Wiley, 2008. – 391 pp.
				<li><a name="ref22"></a>Lee J. Verilog quickstart: a practical guide to simulation and synthesis in Verilog / J. Lee. – Springer, 2002. – 355 pp.
				<li><a name="ref23"></a>Lee W. Verilog coding for logic synthesis / W. Lee. – Wiley, 2003. – 336 pp.
				<li><a name="ref24"></a>Padmanabhan T. Design through Verilog HDL / T. Padmanabhan, B. Bala Tripura Sundari. – Wiley, 2004. – 455 pp.
				<li><a name="ref25"></a>Palnitkar S. Verilog HDL. A guide to digital design and synthesis / S. Palnitkar. – SunSoft Press, 1996. – 396 pp.
				<li><a name="ref26"></a>Грушвицкий Р.И. Проектирование систем на микросхемах программируемой логики / Р.И. Грушвицкий, А.Х. Мурсаев, Е.П. Угрюмов. – СПб.: БХВ-Петербург, 2002. – 608 с.
				<li><a name="ref27"></a>Максфилд К. Проектирование на ПЛИС. Курс молодого бойца / К. Максфилд. – М.: Издательский дом &laquo;Додэка-XXI&raquo;, 2007. – 408 с.
				<li><a name="ref28"></a>Grout I. Digital systems design with FPGAs / I. Grout. – Elsevier, 2008. – 724 pp.
				<li><a name="ref29"></a>Zeidman B. Designing with FPGAs and CPLDs / B. Zeidman. – Elsevier, 2002. – 224 pp.
				<li><a name="ref30"></a>Баранов С.И. Синтез микропрограммных автоматов (граф-схемы и автоматы) / С.И. Баранов. – Л.: Энергия, 1979. – 232 с.
				<li><a name="ref31"></a>Глушков В.М. Синтез цифровых автоматов / В.М. Глушков. – М.: Государственное издательство физико-математической литературы, 1962. – 476 с.
				<li><a name="ref32"></a>Avedillo M.J. New approach to the state reduction in incompletely specified sequential machines / M.J. Avedillo, J.M. Quintana, J.L. Huertas // Proceedings of IEEE International Symposium on Circuits and Systems. – New Orleans, 1990. – pp. 440-443.
				<li><a name="ref33"></a>Avedillo M.J. SMAS: a program for the concurrent state reduction and state assignment of finite state machines / M.J. Avedillo, J.M. Quintana, J.L. Huertas // Proceedings of IEEE International Symposium on Circuits and Systems. – 1991. – vol. 3. – pp. 1781-1784.
				<li><a name="ref34"></a>Champarnaud J.-M. Split and minimizing: Brzozowski's algorithm / J.-M. Champarnaud, A. Khorsi, T. Paranthoen // Prague Stringology Conference. – Prague, 2002. – pp. 96-104.
				<li><a name="ref35"></a>Goren S. CHESMIN: a heuristic for state reduction in incompletely specified finite state machines / S. Goren, F. Ferguson // Proceedings of the Conference on Design, Automation and Test in Europe. – 2002. – pp. 248-254.
				<li><a name="ref36"></a>Higuchi H. A fast state reduction algorithm for incompletely specified finite state machines / H. Higuchi, Y. Matsunaga // 33rd Annual Conference of Design Automation. – Las Vegas, 1996. – pp. 463-466.
				<li><a name="ref37"></a>Hu H. HSM2: a new heuristic state minimization algorithm for finite state machine / H. Hu, H.-X. Xue, J.-N. Bian // Journal of Computer Science and Technology. – 2004. – № 19 (5). – pp. 729-733.
				<li><a name="ref38"></a>Rho J.-K. Exact and heuristic algorithms for the minimization of incompletely specified state machines / J.-K. Rho, G. Hachtel, F. Somenzi, R. Jacoby // IEEE Transactions on Computer-Aided Design. – 1994. – vol. 13. – pp. 167-177.
				<li><a name="ref39"></a>Xu Y. Describing an n log n algorithm for minimizing states in deterministic finite automaton [Электронный ресурс]. – Режим доступа: <a href="http://www.cs.sun.ac.za/rw711/documentation/hopcroft2.pdf">http://www.cs.sun.ac.za...</a>.
				<li><a name="ref40"></a>Fuhrer R.M. OPTIMIST: state minimization for optimal 2-level logic implementation / R.M. Fuhrer, S.M. Nowick // Proceedings of International Conference of Computer-Aided Design. – 1997. – pp. 308-315.
				<li><a name="ref41"></a>Pena J.M. A new algorithm for exact reduction of incompletely specified finite state machines / J.M. Pena, A.L. Oliveira // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. – 1999. – vol. 18 (11). – pp. 1619-1632.
				<li><a name="ref42"></a>Kam T. A fully implicit algorithm for exact state minimization / T. Kam, T. Villa, R. Brayton, A. Sangiovanni-Vincentelli // Proceedings of the Design Automation Conference. – 1994. – pp. 684-690.
				<li><a name="ref43"></a>Almeida M. On the performance of automata minimization algorithms / M. Almeida, N. Moreira, R. Reis // Technical Report Series: DCC-2007-03. – 2007. – 12 pp.
				<li><a name="ref44"></a>Slusarczyk A. State assignment techniques – short review [Электронный ресурс]. – Режим доступа: <a href="http://web.cecs.pdx.edu/~mperkows/nov17/051.slusarczyk-state-assignment-review.pdf">http://web.cecs.pdx.edu/~mperkows...</a>.
				<li><a name="ref45"></a>De Micheli G. KISS: a program for optimal state assignment of finite state machines / G. De Micheli, R. Brayton, A. Sangiovanni-Vincentelli // Proceedings of IEEE International Conference of Computer-Aided Design. – Santa Clara, 1984. – pp. 209-211.
				<li><a name="ref46"></a>De Micheli G. Optimal state assignment for finite state machines / G. De Micheli, R. Brayton, A. Sangiovanni-Vincentelli // IEEE Transactions on Computer-Aided Design. – 1985. – pp. 269-285.
				<li><a name="ref47"></a>De Micheli G. Optimal encoding of control logic / G. De Micheli // Proceedings of the International Conference on Circuits and Computer Design. – 1984. – pp. 16-22.
				<li><a name="ref48"></a>El-Maleh A. Finite state machine state assignment for area and power minimization / A. El-Maleh, S.M. Sait, F.N. Khan // Proceedings of IEEE International Symposium on Circuits and Systems. – 2006. – pp. 5303-5306.
				<li><a name="ref49"></a>Devadas S. MUSTANG: state assignment of finite state machines targeting multilevel logic implementations / S. Devadas, H.-K. Ma, A.R. Newton, A. Sangiovanni-Vincentelli // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. – 1998. – vol. 7 (12). – pp. 1290-1300.
				<li><a name="ref50"></a>Du X. MUSE: a multilevel symbolic encoding algorithm for state assignment / X. Du, G. Hachtel, B. Lin, A.R. Newton // IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. – 1991. – vol. 10 (1). – pp. 28-38.
				<li><a name="ref51"></a>Kubatova H. FEL-Code: FSM internal state encoding method / H. Kubatova, M. Becvar // Proceedings of 5th International Workshop on Boolean Problems. – Freiberg, 2002. – pp. 109-114.
				<li><a name="ref52"></a>Lin B. Synthesis of multiple level logic from symbolic high-level description languages / B. Lin, A.R. Newton // Proceedings of the International Conference on VLSI. – Munich, 1989. – pp. 187-196.
				<li><a name="ref53"></a>Villa T. NOVA: state assignment of finite-state machines for optimal two-level logic implementation / T. Villa, A. Sangiovanni-Vincentelli // IEEE Transactions on Computer-Aided Design. – 1990. – pp. 905-924.
				<li><a name="ref54"></a>Gupta, B.N.V.M. A state assignment scheme targeting performance and area / B.N.V.M. Gupta, H. Narayanan, M.P. Desai // Proceedings of 12th International Conference on VLSI Design. – 1999. – pp. 378-383.
				<li><a name="ref55"></a>Martinez M. A dynamic model for the state assignment problem / M. Martinez, M.J. Avedillo, J.M. Quintana, J.L. Huertas // Proceedings of Design, Automation and Test in Europe. – Paris, 1998. – pp. 835-839.
				<li><a name="ref56"></a>Golson S. One-hot state machine design for FPGAs / S. Golson // Proceedings of the 3rd PLD Design Conference. – Santa Clara, 1993. – pp. 1-6.
				<li><a name="ref57"></a>Almaini A. State assignment of finite state machines using a genetic algorithm / A. Almaini, J. Miller, P. Thomson, S. Billina // IEEE Proceedings on Computer and Digital Techniques. – 1995. – pp. 279-286.
				<li><a name="ref58"></a>Amaral J. Designing genetic algorithms for the state assignment problem / J. Amaral, K. Turner, J. Chosh // IEEE Transactions on Systems, Man, and Cybernetics. – 1995. – vol. 25. – pp. 659-694.
				<li><a name="ref59"></a>Chyzy M. Evolutionary algorithm for state assignment of finite state machines / M. Chyzy, W. Kosinski // Artificial Intelligence Methods. – Gliwice, 2003. – pp. 51-52.
				<li><a name="ref60"></a>Nedjah N. Evolutionary synthesis of synchronous finite state machines / N. Nedjah, L.M. Mourelle // Evolvable Machines. – Berlin, 2004. – pp. 103-128.
				<li><a name="ref61"></a>Chattopadhyay S. Area conscious state assignment with flip-flop and output polarity selection for finite state machine synthesis – a genetic algorithm approach / S. Chattopadhyay // The Computer Journal. – 2005. – vol. 48 (4). – pp. 443-450.
				<li><a name="ref62"></a>Hasteer G. Parallel algorithms for state assignment of finite state machines. Master's thesis. – University of Illinois, 1996. – 58 pp.
				<li><a name="ref63"></a>Bader D.A. A parallel state assignment algorithm for finite state machines / D.A. Bader, K. Madduri // Proceedings of IEEE Conference on High-Performance Computing. – Bangalore, 2004. – pp. 297-308.
				<li><a name="ref64"></a>Sklyarov V. Synthesis and implementation of RAM-based finite state machines in FPGAs / V. Sklyarov // Proceedings of Conference on Field Programmable Logic. – Villach, 2000. – pp. 718-728.
				<li><a name="ref65"></a>Barkalov A. Optimization of Moore FSM implemented with CPLD based on PAL macrocells / A. Barkalov, L. Titarenko, S. Chmielewski // Радиотехника. – 2008. – № 155. – pp. 191-195.
				<li><a name="ref66"></a>Bukowiec A. State machines synthesis and implementation into FPGAs with multiple encoding of states / A. Bukowiec, A. Barkalov, L. Titarenko // Radioelectronics and Informatics. – 2008. – № 4. – pp. 43-48.
				<li><a name="ref67"></a>Czerwinski R. Synthesis of finite state machines for CPLDs / R. Czerwinski, D. Kania // International Journal of Applied Mathematics and Computer Science – Special Section: Robot Control Theory. – 2009. – vol. 19 (4). – pp. 647-659.
				<li><a name="ref68"></a>Selvaraj H. FSM implementation in embedded memory blocks of programmable logic devices using functional decomposition / H. Selvaraj, M. Rawski, T. Luba // Proceedings of International Conference on Information Technology: Coding and Computing. – Las Vegas, 2002. – pp. 355-360.
				<li><a name="ref69"></a>Barkalov A. Synthesis of Moore finite state machine with nonstandard presentation of state codes / A. Barkalov, L. Titarenko, O. Hebda // Proceedings of KNWS'2010. – Swinoujscie, 2010. – pp. 11-14.
				<li><a name="ref70"></a>Perkowski M. Digital design automation – finite state machine design [Электронный ресурс]. – Режим доступа: <a href="http://web.cecs.pdx.edu/~mperkows/PerkowskiGoogle/finite-sm.pdf">http://web.cecs.pdx.edu/~mperkows...</a>.
				<li><a name="ref71"></a>Sentovich E.M. SIS: a system for sequential circuit synthesis / E.M. Sentovich, K.J. Singh, L. Lavagno, C. Moon, R. Murgai, A. Saldanha, H. Savoj, P.R. Stephan, R.K. Brayton, A. Sangiovanni-Vincentelli // Technical Report UCB/ERL M92/41. – Berkley, 1992. – 52 pp.
				<li><a name="ref72"></a>Защелкин К.В. Информационная технология автоматизированного проектирования цифровых управляющих устройств / К.В. Защелкин, Е.Н. Иванова // Электромашиностроение и электрооборудование. – 2009. – № 72. – С. 68-72.
				<li><a name="ref73"></a>Николенко А.А. Алгоритмические особенности автоматизированного проектирования микропрограммных автоматов / А.А. Николенко, Ю.А. Ковалев, К.В. Защелкин // Электромашиностроение и электрооборудование. – 2000. – № 54. – С. 91-95.
				<li><a name="ref74"></a>Полин Е.Л. Абстрактные композиционные автоматы / Е.Л. Полин, К.В. Защелкин // Труды Одесского политехнического университета. – Одесса, 2006. – № 1 (25). – С. 88-94.
				<li><a name="ref75"></a>Полин Е.Л. Параллельная модель языка граф-схем алгоритмов и ее интерпретация абстрактными автоматами / Е.Л. Полин, К.В. Защелкин // Электромашиностроение и электрооборудование. – 2005. – № 65. – С. 70-79.
				<li><a name="ref76"></a>Полин Е.Л. Язык кластерных граф-схем алгоритмов и основанный на нем метод синтеза цифровых управляющих устройств / Е.Л. Полин, К.В. Защелкин // Электромашиностроение и электрооборудование. – 2008. – № 71. –С. 68-73.
				<li><a name="ref77"></a>Vasiltsov I. Evolutionary technique to elementary coding of the internal states of the state machine / I. Vasiltsov // Proceedings of the 2002 NASA/DoD Conference on Evolvable Hardware. – 2002. – pp. 63-64.
				<li><a name="ref78"></a>Шувалова Л.А. Структура программного комплекса синтеза и верификации моделей цифровых автоматов / Л.А. Шувалова, Д.Н. Моамар, Т.Ю. Уткина // Системи обробки інформації. – Харьков, 2010. – № 5.  – С. 149-152.
				<li><a name="ref79"></a>Сердюк С.М. Аналізатор скінченних цифрових автоматів / С.М. Сердюк // Вісник Житомирського державного технологічного університету. – Житомир, 2010. – № 1 (52). – С. 146-151.
				<li><a name="ref80"></a>Жабин В.И. Исследование методов построения вычислительных устройств на основе FPGA / В.И. Жабин, Н.А. Ковалев // Технология и конструирование в электронной аппаратуре. – 2002. – № 2. – С. 35-39.
				<li><a name="ref81"></a>Опанасенко В.Н. Проектирование и физическая верификация цифровых устройств на ПЛИС / В.Н. Опанасенко, А.Н. Лисовый, Е.В. Сорока // Комп'ютерні засоби, мережі та системи. – 2008. – № 7. – С. 76-85.
				<li><a name="ref82"></a>Опанасенко В.М. Формалізація процесу проектування обчислювальних пристроїв та систем на базі ПЛІС / В.М. Опанасенко, О.М. Лісовий // Комп'ютерні засоби, мережі та системи. – 2009. – № 8. – С. 58-63.
				<li><a name="ref83"></a>Barkalov A.A. Synthesis of operational and control automata / A.A. Barkalov, L.A. Titarenko. – Donetsk: DonNTU, TechPark DonNTU UNITECH, 2009. – 256 pp.
				<li><a name="ref84"></a>Баркалов А.А. Синтез микропрограммных автоматов на заказных и программируемых СБИС / А.А. Баркалов, Л.А. Титаренко. – Донецк: ДонНТУ, Технопарк ДонНТУ УНИТЕХ, 2009. – 336 с.
				<li><a name="ref85"></a>Баркалов А.А. Синтез устройств управления на программируемых логических устройствах / А.А. Баркалов. – Донецк: ДонНТУ, 2002. – 262 с.
				<li><a name="ref86"></a>Баркалов А.А. Оптимизация схемы МПА Мура на CPLD / А.А. Баркалов, С.А. Ковалев, С.А. Цололо // Материалы Восьмого международного научно-практического семинара &laquo;Практика и перспективы развития партнерства в сфере высшей школы&raquo;. – Донецк-Таганрог, 2007. – Том 3. – С. 26-36.
				<li><a name="ref87"></a>Баркалов А.А. Оптимизация логической схемы автомата Мура на FPGA / А.А. Баркалов, А.А. Красичков, С.А. Цололо // Наукові праці ДонНТУ. – Донецк, 2006. – (Серия &laquo;Проблеми моделювання та автоматизації проектування динамічних систем&raquo;). – № 5 (116). – С. 162-168.
				<li><a name="ref88"></a>Баркалов А.А. Оптимизация логической схемы автомата Мура на CPLD / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп'ютерні засоби, мережі та системи. – 2007. – № 6. – С. 46-51.
				<li><a name="ref89"></a>Баркалов А.А. Оптимизация схемы автомата Мура на однородных ПЛИС / А.А. Баркалов, А.В. Матвиенко, С.А. Цололо // Комп'ютерні засоби, мережі та системи. – 2009. – № 8. – С. 45-51.
				<li><a name="ref90"></a>Баркалов А.А. Исследование смешанного кодирования состояний для автомата Мура / А.А. Баркалов, В.А. Саломатин, А.А. Красичков, С.А. Цололо // Материалы III научно-практической конференции &laquo;Донбас-2020: наука і техніка – виробництву&raquo;. – Донецк, 2006. – С. 459-562.
				<li><a name="ref91"></a>Баркалов А.А. Матричная реализация автомата Мура с кодированием наборов микроопераций / А.А. Баркалов, Р.В. Мальчева, К.А. Солдатов // Наукові праці ДонНТУ. – Донецк, 2010. –  (Серия &laquo;Проблеми моделювання та автоматизації проектування&raquo;). – № 8 (168). – С. 133-143.
				<li><a name="ref92"></a>Баркалов А.А. Матричная реализация автомата Мура с расширением кодов состояний перехода / А.А. Баркалов, Р.В. Мальчева, К.А. Солдатов // Наукові праці ДонНТУ. – Донецк, 2010. – (Серия &laquo;Інформатика, кібернетика та обчислювальна техніка&raquo;). – № 11 (164). – С. 79-83.
				<li><a name="ref93"></a>Баркалов А.А. Адаптация MDA для моделирования управляющих автоматов в стандартах UML / А.А. Баркалов, И.Я. Зеленёва, А.А. Гриценко // Радіоелектроніка, інформатика, управління. – Запорожье, 2006. – № 1 (15). – С. 33-37.
				<li><a name="ref94"></a>Баркалов А.А. Проектирование и реализация цифровых систем управления с использованием MDA / А.А. Баркалов, И.Я. Зеленёва, А.А. Гриценко // Материалы III научно-практической конференции &laquo;Донбас-2020: наука і техніка – виробництву&raquo;. – Донецк, 2006. – С. 463-467.
				<li><a name="ref95"></a>Баркалов А.А. Синтез управляющих автоматов с использованием распределенных и параллельных систем // А.А. Баркалов, И.Я. Зеленёва, А.А. Гриценко // Радіоелектроніка, інформатика, управління. – Запорожье, 2010. – № 1 (22). – С. 128-134.
				<li><a name="ref96"></a>Баркалов А.А. Модельно-ориентированный подход к разработке САПР управляющих автоматов / А.А. Баркалов, И.Я. Зеленёва, С.А. Ковалев, А.А. Гриценко // Материалы Пятого международного научно-практического семинара &laquo;Практика и перспективы развития партнерства в сфере высшей школы&raquo;. – Донецк-Таганрог, 2006. – Том 1. – С. 38-43.
				<li><a name="ref97"></a>Ковалев С.А. Подход к унификации процесса синтеза МПА Мура для FPGA / С.А. Ковалев, И.Я. Зеленёва, Е.Р. Татолов // Материалы Двенадцатого международного научно-практического семинара &laquo;Практика и перспективы развития партнерства в сфере высшей школы&raquo;. – Донецк-Таганрог, 2011. – Том 2. – С. 45-48.
				<li><a name="ref98"></a>XST User Guide for Virtex-4, Virtex-5, Spartan-3, and Newer CPLD Devices [Электронный ресурс]. – Режим доступа: <a href="http://www.xilinx.com/support/documentation/sw_manuals/xilinx13_1/xst.pdf">http://www.xilinx.com/support...</a>.
			</ol>
		
		</div> <!-- maintext -->
	
	</div> <!-- middleblock -->

	<div id="menub">
		<a class="mitemb" href="../indexu.html">Резюме</a>
		<a class="mitemb" href="../bio/indexu.html">Біографія</a>
	</div>

</body>
</html>
