# C/C++ SDSoC

@(Thesis)[Zynq, Vivado, Xilinx]

主要介绍**SDSoC**如何仅仅用C/C++代码生成完整的Zynq SoC项目，包含**SD卡上的镜像**，**软件代码**与**FPGA硬件设计**。

本质上是在Xilinx SDK中封装了Vivado HLS与一些其他的分析工具：

1. 在Xilinx SDK中直接进行热点分析，并直接标注需要硬件综合的**函数**
2. 用Estimator在短时间内粗略估计加速效果

## 基本设计流程

1. ARM上编译纯软件C/C++代码（非`gcc-x86`）
2. TCF profiler找程序热点
3. Estimator 预测HLS的性能提升
4. 优化：
	1. 优化加速器代码（FPGA的HLS代码）
	2. 优化数据传输网络（SDSoC负责）
3. 交付编译与Event Trace分析

## 矩阵乘法优化

### Intro

> latency = FPGA逻辑时间 + 数据传输时间 + driver setup时间

### Baseline

只用最简单的CPU代码生成硬件逻辑，并且：

1. Scatter-gather DMA
2. 100MHz FPGA频率

> 14X减速

#### Vivado HLS介绍

SDSoC通过VHLS生成IP模块，用户可以用VHLS来**优化硬件代码**或者进行**仿真**。从SDK中可以直接launch。

几个重要的编译器指令，通过`pragma`插入：

- `PIPELINE`：对performance非常重要，对循环的并行性优化
- `DATAFLOW`：对特殊情况有用
- `INLINE`：减少函数调用的开销（在FPGA的context，可以让编译器同时优化多个**嵌套**函数）
- `UNROLL`：循环展开，需要指定**factor**（甚至生成**加法树**）
- `ARRAY_PARTITION`：优化数据访问，把大数组分解成可以**同时访问的小数组**，对memory的优化
	- 分成几个port
- 硬件缓存优化？

### 优化版本1 - Vivado HLS

##### 优化pipeline
```cpp
for (int i = 0; i < n; i++) {
	for (int j = 0; j < n; j++) {
		#pragma HLS PIPELINE // 上方流水线，下方循环全部展开
		float s = 0;
		for (int k = 0; k < n; k++)
			s += A[i][k] * B[k][j];
		C[i][j] = s;
	}
}
```
##### 优化访问（略）
```cpp
for (int i = 0; i < n; i++) {
	// 添加ARRAY_PARTITION的代码
	// 并且增加缓存拷贝的步骤
	for (int j = 0; j < n; j++) {
		#pragma HLS PIPELINE // 上方流水线，下方循环全部展开
		float s = 0;
		for (int k = 0; k < n; k++)
			s += A[i][k] * B[k][j];
		C[i][j] = s;
	}
}
```

> 最后得到3X加速，但**数据传输时间还是很长**

### 优化版本2 - SDSoC优化数据传输

优化原则

1. 根据程序属性决定数据传输网络
	- 传输数据大小？- 数据量大使用DMA（Sequence Scatter-getter）
	- 内存属性 - 物理连续性
	- 访问模式 - **连续**(FIFO，一边传输一边计算)或者**随机**(RAM，数据需要提前放到memory中)
2. 根据程序属性决定平台接口连接
	- 有几种不同性质的口（速度，cache-coherence等等）
	- 内存的可缓存性
3. 需要避免的性能瓶颈


使用新的`malloc`和`free`函数(SDS) - 特性？**设置为sequencial的**

> 最后获得8X加速

## 矩阵乘法-加法运算

矩阵乘法的结果矩阵作为加法运算的参数：
```cpp
mmult(A, B, tmp1);
madd(tmp1, C, D);
```

SDSoC负责不同加速器之间的数据传输和同步，构建硬件流水线.


### SDSoC编译器如何生成软件代码？

把offload到FPGA的函数变为负责数据传输的函数。上例中的tmp1在生成的代码中没有被传输？

多线程？

## 利用Event Trace进行分析

选择关心的几种事件（数据传输之类）
