# VHDL â€“ Fundamentos  
## DiseÃ±o digital en FPGA con Basys3 (Vivado 2023.1)

Este repositorio contiene **ejemplos fundamentales de diseÃ±o digital en VHDL**
implementados sobre la **FPGA Basys3** utilizando **Xilinx Vivado 2023.1.1** y **VHDL â€“ IEEE 1076-2008**.

El material estÃ¡ orientado a **estudiantes universitarios**, docentes y personas
que inician en el diseÃ±o digital, y cubre los **conceptos clÃ¡sicos y esenciales**
que sirven de base para desarrollos mÃ¡s complejos en FPGA.

---

## ğŸ¯ Objetivo del repositorio

Proporcionar una **base sÃ³lida y progresiva** en:

- LÃ³gica combinacional
- LÃ³gica secuencial
- MÃ¡quinas de estado finitas (FSM)
- MetodologÃ­as de **simulaciÃ³n VHDL**
  
Todos los ejemplos estÃ¡n pensados para:
- Comprender el funcionamiento interno del hardware
- Relacionar teorÃ­a con implementaciÃ³n real en FPGA
- Servir como punto de partida para proyectos mÃ¡s avanzados

---

## ğŸ“ Estructura del repositorio

Este repositorio se organiza en **cuatro bloques principales**, cada uno con su propia carpeta y documentaciÃ³n:

### ğŸ”¹ 1. IntroducciÃ³n a SimulaciÃ³n VHDL

**Carpeta:** `Introduccion_Simulacion_VHDL`  
**Objetivo:** Mostrar las distintas formas de construir testbench en VHDL y justificar el uso de una metodologÃ­a estÃ¡ndar (OpciÃ³n 3) en todo el repositorio.

Esta carpeta incluye:

- ExplicaciÃ³n de tres metodologÃ­as de simulaciÃ³n
- ComparaciÃ³n pedagÃ³gica de opciones
- Proyectos reutilizables con sus testbench 
>ğŸ”— Enlace directo:
> 
>ğŸ‘‰ https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Introduccion_Simulacion_VHDL  
>
---

### ğŸ”¹ Combinacionales  

**Carpeta:** `Combinacionales`  
Este bloque contiene implementaciones de circuitos lÃ³gicos sin elemento de memoria. Entre los ejemplos incluidos se encuentran:

- Codificadores y decodificadores
- Multiplexores y demultiplexores
- Comparadores
- ConversiÃ³n binarioâ€“BCD
- Manejo bÃ¡sico de display de 7 segmentos
- Conceptos de bus de datos

> Estos ejemplos permiten dominar la descripciÃ³n concurrente en VHDL
> y la relaciÃ³n directa entre lÃ³gica booleana y hardware.
> 
> ğŸ”— Enlace directo:
> 
> ğŸ‘‰ https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Combinacionales
> 
---

### ğŸ”¹ Secuenciales  

**Carpeta:** `Secuenciales`  
Incluye ejemplos que utilizan **reloj y elementos de memoria**, donde la salida depende del estado previo del sistema, entre ellos:

- Divisores de frecuencia
- Temporizadores
- Contadores binarios y BCD
- VisualizaciÃ³n dinÃ¡mica en displays
- Manejo de tiempo y sincronizaciÃ³n

> AquÃ­ se introducen conceptos crÃ­ticos como:
> flanco de reloj, reset, temporizaciÃ³n y diseÃ±o sÃ­ncrono correcto.
> 
> ğŸ”— Enlace directo:
> 
> https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/Secuenciales
> 

---

### ğŸ”¹ MÃ¡quinas de Estado (FSM)  

**Carpeta:** `MaquinaEstados`  
Ejemplos de **mÃ¡quinas de estado finitas**, incluyendo variantes Moore y Mealy, tales como:

- FSM sin entradas externas
- DetecciÃ³n de flancos
- DetecciÃ³n de secuencias
- EliminaciÃ³n de rebotes
- FSM temporizadas
- Aplicaciones como expendedora y comunicaciÃ³n serial RS-232

> Esta secciÃ³n conecta directamente el diseÃ±o digital
> con aplicaciones reales de control.
> 
> ğŸ”— Enlace directo:
> 
> https://github.com/crelec/VHDL-Basys3-Fundamentos/tree/main/MaquinaEstados
> 
---

## ğŸ§© Alcance del nivel â€œFundamentosâ€

Este repositorio **NO incluye**:
- Sistemas complejos integrados
- Arquitecturas avanzadas
- Proyectos de nivel industrial

Eso se aborda en repositorios de nivel **Intermedio** y **Aplicaciones**.

El objetivo aquÃ­ es que el estudiante:
- Entienda cada bloque
- Pueda modificarlo
- Y reutilizarlo conscientemente

---

## ğŸ›  Requisitos

- FPGA (ArtixÂ®-7 XC7A35T-1CPG236C) **Basys3**
- **Xilinx Vivado 2023.1.1**
- Conocimientos bÃ¡sicos de lÃ³gica digital
- Conocimientos iniciales de **VHDL â€“ IEEE 1076-2008**

---

## ğŸ“œ Licencia

Este material se distribuye bajo la licencia:

**Creative Commons AtribuciÃ³n â€“ No Comercial â€“ Compartir Igual 4.0 Internacional  
(CC BY-NC-SA 4.0)**

Se permite el uso, copia y adaptaciÃ³n con fines educativos y acadÃ©micos,
siempre que se reconozca la autorÃ­a y no se utilice con fines comerciales.

ğŸ‘‰ Ver archivo [LICENSE](LICENSE)

---

## âœï¸ Autor

**Ing. CÃ©sar Augusto Romero Molano**  
