#Objetivo  

Implementar y comparar el funcionamiento de un sumador completo con acarreo en paralelo y un sumador completo con acarreo en serie, diseñados en VHDL y desplegados en una tarjeta FPGA Nexys 3, con el propósito de:  
Comprender las diferencias estructurales y funcionales entre ambos tipos de sumadores.  
Observar el impacto del tipo de acarreo en el tiempo de respuesta del circuito.  
Desarrollar habilidades en el uso de herramientas de síntesis, simulación y programación de dispositivos lógicos programables.  
Fortalecer el conocimiento práctico del diseño digital con VHDL en entornos de desarrollo reales.  

![image](https://github.com/user-attachments/assets/315a20b3-843f-46c6-a9f1-5f88172884e3)  
Usaremos la tarjeta de desarrollo [Nexys 3](https://digilent.com/reference/programmable-logic/nexys-3/start) para realizar dos tipos de sumadores  
> Un sumador en paralelo mediante conexión en cascada de varios sumadores completos  
> Un sumador en serie, donde los bits se procesan uno por uno en ciclos de reloj.  
