# 第一章

## 1. Amdahl定律

加速比 
$$
S_N=\frac{新速度}{旧速度}=\frac{旧时间}{新时间}=\frac{T_0}{T_N}
$$
Amdahl定律
$$
S_{n}=\frac{1}{\left(1-F_{e}\right)+\frac{F_{e}}{S_{e}}}
$$
其中：
$$
\begin{align*}
& S_n ── 系统加速比（Speed up）
\\ & T_o ── 原执行时间（Time old）
\\ & T_n ── 新执行时间（Time new）
\\& S_e ── 被改进部分的部件加速比（enhanced）
\\& F_e ── 被改进部分原执行时间占原来总时间的百分比（Fraction）
\end{align*}
$$

## 2. CPU性能公式

**CPU时间**= 执行程序所需的时钟周期数×时钟周期时间

**CPI** **=** 执行程序所需的时钟周期数／IC(**所执行的指令条数**)

**CPU时间** = IC × CPI × 时钟周期时间

**CPU时间** = IC × CPI / 时钟频率



**处理器性能优化的策略**

(1)减少指令条数 (CISC Compiler)

(2)降低CPI (RISC Pipeline)

(3)减少时钟周期时间（硬件）



## 3.局部性原理

**时间局部性**(Temporal Locality)：如果一个信息项正在被访问，那么在近期它很有可能会被再次访问。

**空间局部性**(Spatial Locality)**：**程序即将用到的信息很可能与目前正在使用的信息在空间上相邻或者临近。



## 4.计算机性能

**响应时间**（response time）：完成一个任务的全部时间（用户角度）

**吞吐率**（throughput）：单位时间内完成的任务数（管理员角度）

其他性能标准
$$
\begin{align*}
& (1) M I P S=\frac{\text { 指令条数 }}{\text { 执行时间 } \times 10^{6}}=\frac{f}{C P I \times 10^{6}}
\\&(2) 程序执行时间 Te =\frac{\text { 指令条数 }}{M I P S \times 10^{6}}
\\&(3) M F L O P S=\frac{\text { 程序中的浮点操作数 }}{\text { 执行时间 } \times 10^{6}}
\end{align*}
$$




# 第二章

## 1.指令集体系结构分类

### 1.1 RISC与CISC

CISC 使用高级指令减少指令条数  (x86)

指令多
寻址能力强
寄存器少

RISC 使用许多单周期指令降低CPI  (arm)

很多寄存器
CPI=1
指令简单/流水线
只有load和store指令能访问存储器, 所有其他指令都只与寄存器打交道
处理器与编译器联合开发  

### 1.2 大端序与小端序

大端模式：高字节保存在内存的低地址(arm)

小端模式：高字节保存在内存的高地址(x86)

举例：

var = 0x11223344，对于这个变量的最高字节为0x11，最低字节为0x44

| 地址 | 数据(大端) | 数据(小端) |
| :--- | ---- | ---- |
| 0x1  | 0x11           |   0x44         |
| 0x2  | 0x22           |   0x33     |
| 0x3  | 0x33           |   0x22         |
| 0x4  | 0x44           |   0x11|

如何记忆？

自大的人眼高手低--其中，自大代表大端序，眼高代表高地址，手低代表低字节

相反，就是小端序的高地址存放高字节了



### 1.3 对齐与非对齐

对齐的存储器访问意味着指针(作为整数)是称为对齐的类型特定值的倍数.

计算机的内存都是以字节为单位来划分的，CPU一般都是通过地址总线来访问内存的，一次能处理几个字节，就命令地址总线去访问几个字节，32位的CPU一次能处理4个字节，就命令地址总线一次读取4个字节，读少了浪费主频，读多了也处理不了。64位的CPU一般读取8个字节。

以如下的大端序、对齐举例

```cpp
struct Student
    {
     char  Gender[3] = {‘f’, ’e’, ‘m’}; 
     short  Sn = 1; 
     int  Grade_math = 65;
     long  Walk_meters_east = -1;
    }  stu1;
```

| 地址 | 数据 |
| ---- |  - |
| X00000(0)| 66h |
|X00001(1)| 65h |
|X00010(2)| 6Dh |
|X00011(3)| / |
|X00100(4)| 00h |
|X00101(5)| 01h |
|X00110(6)| / |
|X00111(7)| / |
|X01000(8)| 00h |
|X01001(9)| 00h |
|X01010(10)| 00h |
|X01011(11)| 41h |
|X01100(12)| / |
|X01101(13)| / |
|X01110(14)| / |
|X01111(15)| / |
|X10000(16)| ffh |
|X10001(17)| ffh |
|X10010(18)| ffh |
|X10011(19)| ffh |
|X10100(20)| ffh |
|X10101(21)| ffh |
|X10110(22)| ffh |
|X10111(23)| ffh |


## 2 寻址方式


| 模式 | 指令 | 操作 | 解释 |
| ---- |  - | ---- | ---- |
|寄存器寻址|Add R4, R3| Regs [R4]←Regs [R4]+Regs [R3] | 寄存器 |
|位移寻址|Add R4, 100 (R1)| Regs [R4]←Regs [R4]+Mem [100+Regs [R1]] | 本地变量 |
|立即数寻址|Add R4, #3| Regs [R4]←Regs [R4]+3 | 常数 |
|间接寄存器寻址|Add R4, (R1)| Regs [R4]←Regs [R4]+Mem [Regs [R1]] | 计算的地址 |
|索引寻址| Add R3, (R1+R2)       | Regs [R3]←Regs [R3] +Mem [Regs [R1] +Regs [R2]] | 数组 |
|直接寻址| Add R1, (1001)        | Regs [R1]←Regs [R1]+Mem [1001] | 静态变量 |
|内存寻址| Add R1,@ (R3)         | Regs [R1]←Regs [R1]+Mem [Mem [Regs [R3]1] | 指针变量 |
|自增寻址|Add R1, (R2) +| Regs [R1]←Regs [R1]+Mem [Regs [R2]]<br>Regs [R2]←Regs [R2]+d | 自增数组 |
|自减寻址| Add R1,-(R2)          | Regs [R2]←Regs [R2]-d<br>Regs [R1]←Regs [R1]+Mem [Regs [R2]] | 栈 |
|规范寻址| Add R1, 100 (R2) [R3] | Regs [R1]-Regs [R1]+Mem [100+Regs [R2] + Regs [R3]*d] | 高维数组 |

一般要求必须支持前三项

## 3 指令格式

### 3.1 操作码表示

固定长度的操作码：操作码长度固定。解码简单, 规则, 但浪费空间

哈夫曼编码：用更少的位表示更常出现的字符

编码熵： $ H=-\sum_{i=1}^{n} P_{i} \cdot \log _{2} P_{i}$

冗余度： $ R=1-\frac{-\sum_{i=1}^{n} P_{i} \cdot \log _{2} P_{i}}{\left [ \log _{2} n\right]}$

扩展码:

| **Instruction Sequence** | **Probability** | **1-2-3-5 extended coding** | **2-4 extended coding** |
| ------------------------ | --------------- | --------------------------- | ----------------------- |
| **11**                   | **0.45**        | **0**                       | **00**                  |
| **12**                   | **0.30**        | **10**                      | **01**                  |
| **13**                   | **0.15**        | **110**                     | **10**                  |
| **14**                   | **0.05**        | **11100**                   | **1100**                |
| **15**                   | **0.03**        | **11101**                   | **1101**                |
| **16**                   | **0.01**        | **11110**                   | **1110**                |
| **17**                   | **0.01**        | **11111**                   | **1111**                |

### 3.2  操作数

variable(变长) 允许所有操作有任何寻址模式，当有很多寻址模式和操作时最佳
fixed(定长) 将操作和寻址模式结合到操作码域，当有很少寻址模式和操作时最佳
hybrid (混合)程序大小与易于解码之间的折中

## 4 DLX指令系统

RISC/大端字节序/对齐

<img src="images\image-20210627212108546.png" alt="image-20210627212108546" style="zoom: 80%;" />

| 类型 | 比特 |                        |             |                 |            |             |
| ---------- | ----------- | ---------------------- | ----------- | --------------- | ---------- | ----------- |
|        | 0   5   | 6   10             | 11   15 | 16   20 | 25     | 26   31 |
| R | 0x0 | Rs1                | Rs2     | Rd          | / | func    |
| I | 指令名称 | Rs1                | Rd      | 立即数   | 立即数 | 立即数 |
| J | 指令名称 | PC间接跳转大小 | PC间接跳转大小 | PC间接跳转大小 | PC间接跳转大小 | PC间接跳转大小 |

R-type(register)两个源寄存器, 一个目的寄存器

I-type(immediate)一个源寄存器, 一个目的寄存器, 一个符号扩展到32位的立即数

J-type (jump) 32位操作数, 用于计算目标地址

| Instruction type/opcode | Instruction meaning                                      |
| ------------------------------- | ------------------------------------------------------------ |
| Data transfers              | Move data between registers and memory, or between the integer and FP or special register; only memory address mode is 16-bit displacement + contents of a GPR |
| LB, LBU, SB                 | Load byte, load byte unsigned, store byte                |
| LH, LHU, SH                 | Load halfword, load halfword unsigned, store halfword    |
| LW, SW                      | Load word, store word(to/from integer registers)         |
| LF, LD, SF, SD              | Load SP float, load DP float, store SP float, store DP float(SP-single precision, DP-double precision) |
| MOVI2S, MOVS2I              | Move from/to GPR to/from a special register              |
| MOVF, MOVD                  | Copy one floating point register or a DP pair to another register or pair |
| MOVFP2I, MOVI2FP            | Move 32 bits from/to FP register to/from integer registers |

| Arithmetic/Logical              | Operations on integer or logical data in GPRs; signed arithmetic trap on overflow |
| ----------------------------------- | ------------------------------------------------------------ |
| ADD, ADDI, ADDU, ADDUI          | Add, add immediate(all immediates are 16-bits); signed and unsigned |
| SUB, SUBI, SUBU, SUBUI          | Subtract, subtract immediate, signed and unsigned        |
| MULT, MULTU, DIV, DIVU          | Multiply and divide, signed and unsigned; operands must be floating-point registers; all operations take and yield 32-bit values |
| AND, ANDI                       | And, and immediate                                       |
| OR, ORI, XOR, XORI              | Or, or immediate, exclusive or, exclusive or immediate   |
| LHI                             | Load high immediate – loads upper half of register with immediate |
| SLL, SRL, SRA, SLLI, SRLI, SRAI | Shifts: both immediate(S_I) and variable form(S_); shifts are shift left logical, right logical, right arithmetic |
| S_, S_I                         | Set conditional: ”_” may be LT, GT, LE, GE, EQ, NE       |

| Floating point                                 | Floating-point operations on DP and SP formats           |
| -------------------------------------------------- | ------------------------------------------------------------ |
| ADDD, ADDF                                     | Add DP, SP numbers                                       |
| SUBD, SUBF                                     | Subtract DP, SP numbers                                  |
| MULTD, MULTF                                   | Multiply DP, SP floating point                           |
| DIVD, DIVF                                     | Divide DP, SP floating point                             |
| CVTF2D, CVTF2I, CVTD2F, CVTD2I, CVTI2F, CVTI2D | Convert instructions: CVTx2y converts from type x to type y, where x and y are one I(Integer), D(Double precision), or F(Single precision). Both operands are in the FP registers. |
| _D, _F                                         | DP and SP compares: “_” may be LT, GT, LE, GE, EQ, NE; set comparison bit in FP status register. |

| Control    | Conditional branches and jump; PC-relative or through register |
| -------------- | ------------------------------------------------------------ |
| BEQZ, BNEZ | Branch GPR equal/not equal to zero; 16-bit offset from PC |
| BFPT, BFPF | Test comparison bit in the FP status register and branch; 16-bit offset from PC |
| J, JR      | Jumps; 26-bit offset from PC(J) or target in register(JR) |
| JAL, JALR  | Jump and link; save PC+4 to R31, target is PC-relative(JAL) or a register(JALR) |
| TRAP       | Transfer to operating system at a vectored address       |
| RFE        | Return to user code from an exception; restore user code |

# 第三章

## 1.流水线

### 1.1 **流水线的性能指标**

吞吐率

吞吐率通常使用缩写TP表示，是指在单位时间内流水线所完成的任务数量或输出结果的数量。
$$
\begin{equation}
T P=\frac{n}{T_{k}}
\end{equation}
$$
n：任务数
Tk：处理完成n个任务所用的时间

加速比

完成同样一批任务，不使用流水线所用的时间与使用流水线所用的时间之比。



### 1.2 流水线的五个周期

![image-20210627174115181](images\image-20210627174115181.png)

#### 1.2.1 取指令 (IF)

IR ←Mem [PC]
NPC ← PC + 4

取指令到指令寄存器

PC+4指到下一条指令

IR中的指令将被执行



#### 1.2.2 指令译码/寄存器取(ID)

A ← Regs[ IR6..10]; 
B ← Regs [ IR11..16];
Imm ← ((IR16)16## IR16..31)

解码到寄存器AB



#### 1.2.3 执行(EX)

四选一：

存储器引用

ALUOutput ← A + Imm



寄存器-寄存器ALU指令

ALUOutput← A func B



寄存器-立即数ALU指令

ALUOutput← A func M



跳转:

ALUOutput ←NPC + Imm(计算目标地址)
Cond← (A op 0)

#### 1.2.4 访存(MEM)

只有load、store和branch指令在这个周期活跃。

寄存器引用:

LMD ← Mem [ALUOutput] / Mem [ALUOutput] ←B;

转移
if（cond）PC ← ALUoutput else  PC← NPC；

#### 1.2.5 写回(WB)

寄存器-寄存器指令 Regs [IR16..20]  ALUOutput
寄存器-立即数指令 Regs [IR11 ..15] + ALUOutput
访存指令 Regs [IR11..15] ← LMD

### 1.3 流水线举例



<img src="images\image-20210627172916293.png" alt="image-20210627172916293" style="zoom:50%;" />

B指令



R指令



J指令



## 2.流水线冒险

**冒险（Hazard）**：在流水线中我们希望当前每个时钟周期都有一条指令进入流水线可以执行。但**在某些情况下，下一条指令无法按照预期开始执行，这种情况就被称为冒险**。

冒险分为三种：

- 结构冒险：如果一条指令需要的硬件部件还在为之前的指令工作，而无法为这条指令提供服务，那就导致了结构冒险。（这里结构是指硬件当中的某个部件）
- 数据冒险：如果一条指令需要某数据而该数据正在被之前的指令操作，那这条指令就无法执行，就导致了数据冒险
- 控制冒险：如果现在要执行哪条指令，是由之前指令的运行结果决定，而现在那条之前指令的结果还没产生，就导致了控制冒险。

公共解决方案:

使用stall停顿

<img src="https://img2018.cnblogs.com/blog/1365470/201812/1365470-20181202113320316-1410986540.png" alt="img" style="zoom:33%;" />

### 2.1 结构冒险

<img src="https://img2018.cnblogs.com/blog/1365470/201812/1365470-20181202112617538-753842020.png" alt="img" style="zoom: 33%;" />

两个Mem冲突了

解决方法:增加硬件(将Dmem与Imem分开)

<img src="https://img2018.cnblogs.com/blog/1365470/201812/1365470-20181202114118866-1743377930.png" alt="img" style="zoom: 33%;" />

两个寄存器冲了

解决方案：前半个周期写，后半个周期读，并且设置独立的读写端口。

### 2.2 数据冒险

公共解决方法:调度

<img src="images\image-20210627211541942.png" alt="image-20210627211541942" style="zoom: 25%;" />

#### 2.2.1 WAR

<img src="https://img2018.cnblogs.com/blog/1365470/201812/1365470-20181202114906507-1113377923.png" alt="img" style="zoom: 33%;" />

一条指令需要使用之前指令的结果，但是结果还没有写回。

解决方法:

#####  数据前递（Forwarding）

t0在EX阶段就被计算出，所以可将它送到下一条指令ALU的输入

<img src="https://img2018.cnblogs.com/blog/1365470/201812/1365470-20181202120744470-1681921922.png" alt="img" style="zoom: 33%;" />

<img src="https://img2018.cnblogs.com/blog/1365470/201812/1365470-20181202122630896-381020021.png" alt="img" style="zoom: 33%;" />

前送2

注意在lw语句之后出现RAW的情况,就算使用前送技术仍然无法解决

<img src="https://img2018.cnblogs.com/blog/1365470/201812/1365470-20181202123403261-1220027728.png" alt="img" style="zoom: 33%;" />



#### 2.2.2 WAW/WAR

WAW:

在 i 写入之前，j 先写。

i指令：ADD R4, R2, R3
j指令：SUB R4, R5, R6

RAW:

在 i 读取之前，j 先写入。

i指令： ADD R2, R4, R3
j指令： SUB R4, R5, R6

解决办法:

##### tomasulo算法

Tomasulo算法采用寄存器重命名（Renaming）方法，将记分牌中的寄存器和指令的运算内容用一大组"虚拟寄存器名"来代替（也就是下面的保留站）。
功能部件缓冲器称为 “保留站(reservation stations)”，用来存放未决的操作数；
指令中的寄存器被数值或者指向保留站的指针代替，这一过程称为:寄存器换名(register renaming) ;
保留站比实际寄存器多，因而可以完成编译器所不能完成的一些优化工作；以消除WAR、WAW冒险；

DIV.D		F0，F2，F4
ADD.D		S，F0，F8
S.D			S，0（R1）
SUB.D		T，F10，F14
MUL.D		F6，F10，T 

同时进行,此时2/3会产生WAW冒险4/2和5会产生WAR冒险

如果将语句改为:

DIV.D		F0，F2，F4
ADD.D	S，F0，F8
S.D			S，0（R1）
SUB.D	T，F10，F14
MUL.D	F6，F10，T 

可以避免WAW与WAR冲突

Tomasulo算法设备如下:

<img src="images\image-20210627215248545.png" alt="image-20210627215248545" style="zoom:50%;" />

保留站（reservation station）每个保留站中保存一条已经流出并等待到本功能部件执行的指令（相关信息）。
包括：操作码、操作数以及用于检测和解决冲突的信息。
在一条指令流出到保留站的时候，如果该指令的源操作数已经在寄存器中就绪，则将之取到该保留站中。
如果操作数还没有计算出来，则在该保留站中记录将产生这个操作数的保留站的标识。
浮点加法器有3个保留站：ADD1，ADD2，ADD3
浮点乘法器有两个保留站：MULT1，MULT2 
每个保留站都有一个标识字段，唯一地标识了该保留站。

公共数据总线CDB （一条重要的数据通路）
所有功能部件的计算结果都是送到CDB上，由它把这些结果直接送到（播送到）各个需要该结果的地方。
在具有多个执行部件且采用多流出（即每个时钟周期流出多条指令）的流水线中，需要采用多条CDB。

load缓冲器和store缓冲器 存放读/写存储器的数据或地址 

load缓冲器的作用有3个：
存放用于计算有效地址的分量；
记录正在进行的load访存，等待存储器的响应；
保存已经完成了的load的结果（即从存储器取来的数据），等待CDB传输。

store缓冲器的作用有3个：
存放用于计算有效地址的分量；
保存正在进行的store访存的目标地址，该store正在等待存储数据的到达；
保存该store的地址和数据，直到存储部件接收。

浮点寄存器FP
共有16个浮点寄存器：F0，F2，F4，…，F30。
它们通过一对总线连接到功能部件，并通过CDB连接到store缓冲器。

指令队列
指令部件送来的指令放入指令队列
指令队列中的指令按先进先出的顺序流出

运算部件
浮点加法器完成加法和减法操作
浮点乘法器完成乘法和除法操作 

在Tomasulo算法中，寄存器换名是通过保留站和流出逻辑来共同完成的。

当指令流出时，如果其操作数还没有计算出来，则将该指令中相应的寄存器号换名为将产生这个操作数的保留站的标识。

指令流出到保留站后，其操作数寄存器号或者换成了数据本身（如果该数据已经就绪），或者换成了保留站的标识，不再与寄存器有关系。



举个例子:

<img src="images\image-20210627215555335.png" alt="image-20210627215555335" style="zoom:50%;" />

<img src="images\image-20210627215601554.png" alt="image-20210627215601554" style="zoom:50%;" />

<img src="images\image-20210627215610312.png" alt="image-20210627215610312" style="zoom:50%;" />

<img src="images\image-20210627215633428.png" alt="image-20210627215633428" style="zoom:50%;" />

Tomasulo算法具有以下两个特点：
冲突检测和指令执行控制是分布的。
每个功能部件的保留站中的信息决定了什么时候指令可以在该功能部件开始执行。
计算结果通过CDB直接从产生它的保留站传送到所有需要它的功能部件，而不用经过寄存器。



指令执行的步骤
使用Tomasulo算法的流水线需3段：
流出：从指令队列的头部取一条指令。
如果该指令的操作所要求的保留站有空闲的，就把该指令送到该保留站（设为r）。
如果其操作数在寄存器中已经就绪，就将这些操作数送入保留站r。
如果其操作数还没有就绪，就把将产生该操作数的保留站的标识送入保留站r。
一旦被记录的保留站完成计算，它将直接把数据送给保留站r。

寄存器换名和对操作数进行缓冲，(消除WAR冲突）
完成对目标寄存器的预约工作（消除了WAW冲突）
如果没有空闲的保留站，指令就不能流出。（发生了结构冲突） 

### 2.3 控制冒险

尚未确定是否发生分支，如何进行下一次取指

<img src="https://img2018.cnblogs.com/blog/1365470/201812/1365470-20181202143627682-457621761.png" alt="img" style="zoom:50%;" />

解决方案:

####  2.3.1 假设不转移/成功转移

例如，假设经过beq指令分支不发生，最坏情况是其实分支总是发生，所以执行两条错误的lw、sw指令，又执行两条正确的指令，这样导致50%的性能浪费。

<img src="https://img2018.cnblogs.com/blog/1365470/201812/1365470-20181202144513704-1310737349.png" alt="img" style="zoom: 33%;" />

#### 2.3.2 缩短跳转延迟

在ID阶段计算转移目标和转移条件
新PC的选择在IF, 并使用ID/EX的值(而不是从EX/MEM)
改进2个周期: (1)更早计算转移地址和转移条件。(2) 在IF而不是下一个周期修改PC.
其它指令照例解码
转移在ID结束后就完成, EX、MEM、WB没有用到

#### 2.3.3 延迟跳转

从逻辑上“延长”分支指令的执行时间。把延迟分支看成是由原来的分支指令和若干个延迟槽构成，不管分支是否成功，都要按顺序执行延迟槽中的指令。

效果：无论分支成功还是失败都能够减少（掩盖）一个时钟周期的延迟

![image-20210627220036212](images\image-20210627220036212.png)

三个子类

| 调度策略         | 对调度的要求                                                 | 对流水线性能改善的影响                                       |
| ---------------- | ------------------------------------------------------------ | ------------------------------------------------------------ |
| 从之前调度       | 分支必须不依赖于被调度的指令                                 | 总是可以有效提高流水线性能                                   |
| 从目标处调度     | 如果分支转移失败，必须保证被调度的指令对程序的执行没有影响，可能需要复制被调度的指令 | 分支转移成功时，可以提高流水线性能。由于复制指令，需要加大程序空间。 |
| 从失败转移处调度 | 如果分支转移成功，必须保证被调度的指令对程序的执行没有影响。 | 分支转移失败时，可以提高流水线性能。                         |

![image-20210627220211147](images\image-20210627220211147.png)

分支延迟受到两个方面的限制

在延迟槽中放入有用的指令，由编译器完成。

能否带来好处取决于编译器能否把有用的指令调度到延迟槽中。



进一步改进：分支取消机制（处理预测错误的情况）

当分支的实际执行方向和事先所预测的一样时，执行分支延迟槽中的指令，否则就将分支延迟槽中的指令转化成一个空操作。

#### 2.3.4 记录跳转位置

转移目标缓冲器优于转移预测缓冲器:

转移预测缓冲器: 在ID阶段访被问。在ID末才知道转移目标地址, 不转移时的地址, 以及预测结果。才能取出预测的下一条指令。

转移目标缓冲器: 在IF用取来指令的地址访问缓冲器。若命中, 就能在IF末知道预测地址, 比转移预测缓冲器早一个周期

<img src="images\image-20210627220415109.png" alt="image-20210627220415109" style="zoom:50%;" />

比如

~~~assembly
main:
   daddi  r2, r0, number
   daddi  r3, r2, 48
   lw  r1, 0(r2)
loop: daddi  r2, r2, 4 
   daddi  r1, r1, 1
   dsub  r4, r3, r2
   sw  r1, -4(r2)
   bnez  r4, loop  
   lw  r1, 0(r2)
   daddi  r5, r0, 0
   daddi  r6, r0, 0
   halt
~~~

程序在第一次到bnez这一步的时候，因为btb表中没有对应的下一步认为应该直接下一步，可是却需要跳转，将跳转地址转入btb表中，最后结束的时候再改回去下一步，所以只需要更改两次表格即可



# 第四章



