`timescale 1ns / 1ps

module Bancoreg(
    input [2:0] addrRa,  // Direcci칩n registro A
	 input [2:0] addrRb,  // Direcci칩n registro B
	 input [2:0] addW,    // Dirrecci칩n de escritura
	 input [3:0] datW,    // Dato a escribir
    input RegWrite, 		 // Se침al para guardar el dato
	 input clk, 			 // Reloj
	 input rst, 			 // reset
	 
    output [6:0] sseg,
    output [3:0] an,
	 output led
	 
	 );
	
	//conexiones entre el top y el modulo display y banco de registro
	
	wire [3:0] datOutRa; //datos de los 2 registros que se leen simultaneamente
   wire [3:0] datOutRb;
	
	//instancia modulo bancoRegistro
	BancoRegistro bancoRegistro(addrRa, addrRb, datOutRa, 
										 datOutRb, addrW, datW,
										 RegWrite, clk, rst);
	
	//instancia modulo display
	display disp(datOutRa, datOutRb, addrRa, 
					 addrRb, clk, sseg, an, 
					 led, rst);
	
	
	endmodule

