{
  "module_name": "flexcop_ibi_value_le.h",
  "hash_id": "b0da01321ed51e3ce3b3de5313b6447c27423723fba59c4784d822176f7ddc6a",
  "original_prompt": "Ingested from linux-6.6.14/drivers/media/common/b2c2/flexcop_ibi_value_le.h",
  "human_readable_source": " \n \n \n#ifndef __FLEXCOP_IBI_VALUE_INCLUDED__\n#define __FLEXCOP_IBI_VALUE_INCLUDED__\n\ntypedef union {\n\tu32 raw;\n\n\tstruct {\n\t\tu32 dma_0start                     : 1;\n\t\tu32 dma_0No_update                 : 1;\n\t\tu32 dma_address0                   :30;\n\t} dma_0x0;\n\n\tstruct {\n\t\tu32 DMA_maxpackets                 : 8;\n\t\tu32 dma_addr_size                  :24;\n\t} dma_0x4_remap;\n\n\tstruct {\n\t\tu32 dma1timer                      : 7;\n\t\tu32 unused                         : 1;\n\t\tu32 dma_addr_size                  :24;\n\t} dma_0x4_read;\n\n\tstruct {\n\t\tu32 unused                         : 1;\n\t\tu32 dmatimer                       : 7;\n\t\tu32 dma_addr_size                  :24;\n\t} dma_0x4_write;\n\n\tstruct {\n\t\tu32 unused                         : 2;\n\t\tu32 dma_cur_addr                   :30;\n\t} dma_0x8;\n\n\tstruct {\n\t\tu32 dma_1start                     : 1;\n\t\tu32 remap_enable                   : 1;\n\t\tu32 dma_address1                   :30;\n\t} dma_0xc;\n\n\tstruct {\n\t\tu32 chipaddr                       : 7;\n\t\tu32 reserved1                      : 1;\n\t\tu32 baseaddr                       : 8;\n\t\tu32 data1_reg                      : 8;\n\t\tu32 working_start                  : 1;\n\t\tu32 twoWS_rw                       : 1;\n\t\tu32 total_bytes                    : 2;\n\t\tu32 twoWS_port_reg                 : 2;\n\t\tu32 no_base_addr_ack_error         : 1;\n\t\tu32 st_done                        : 1;\n\t} tw_sm_c_100;\n\n\tstruct {\n\t\tu32 data2_reg                      : 8;\n\t\tu32 data3_reg                      : 8;\n\t\tu32 data4_reg                      : 8;\n\t\tu32 exlicit_stops                  : 1;\n\t\tu32 force_stop                     : 1;\n\t\tu32 unused                         : 6;\n\t} tw_sm_c_104;\n\n\tstruct {\n\t\tu32 thi1                           : 6;\n\t\tu32 reserved1                      : 2;\n\t\tu32 tlo1                           : 5;\n\t\tu32 reserved2                      :19;\n\t} tw_sm_c_108;\n\n\tstruct {\n\t\tu32 thi1                           : 6;\n\t\tu32 reserved1                      : 2;\n\t\tu32 tlo1                           : 5;\n\t\tu32 reserved2                      :19;\n\t} tw_sm_c_10c;\n\n\tstruct {\n\t\tu32 thi1                           : 6;\n\t\tu32 reserved1                      : 2;\n\t\tu32 tlo1                           : 5;\n\t\tu32 reserved2                      :19;\n\t} tw_sm_c_110;\n\n\tstruct {\n\t\tu32 LNB_CTLHighCount_sig           :15;\n\t\tu32 LNB_CTLLowCount_sig            :15;\n\t\tu32 LNB_CTLPrescaler_sig           : 2;\n\t} lnb_switch_freq_200;\n\n\tstruct {\n\t\tu32 ACPI1_sig                      : 1;\n\t\tu32 ACPI3_sig                      : 1;\n\t\tu32 LNB_L_H_sig                    : 1;\n\t\tu32 Per_reset_sig                  : 1;\n\t\tu32 reserved                       :20;\n\t\tu32 Rev_N_sig_revision_hi          : 4;\n\t\tu32 Rev_N_sig_reserved1            : 2;\n\t\tu32 Rev_N_sig_caps                 : 1;\n\t\tu32 Rev_N_sig_reserved2            : 1;\n\t} misc_204;\n\n\tstruct {\n\t\tu32 Stream1_filter_sig             : 1;\n\t\tu32 Stream2_filter_sig             : 1;\n\t\tu32 PCR_filter_sig                 : 1;\n\t\tu32 PMT_filter_sig                 : 1;\n\t\tu32 EMM_filter_sig                 : 1;\n\t\tu32 ECM_filter_sig                 : 1;\n\t\tu32 Null_filter_sig                : 1;\n\t\tu32 Mask_filter_sig                : 1;\n\t\tu32 WAN_Enable_sig                 : 1;\n\t\tu32 WAN_CA_Enable_sig              : 1;\n\t\tu32 CA_Enable_sig                  : 1;\n\t\tu32 SMC_Enable_sig                 : 1;\n\t\tu32 Per_CA_Enable_sig              : 1;\n\t\tu32 Multi2_Enable_sig              : 1;\n\t\tu32 MAC_filter_Mode_sig            : 1;\n\t\tu32 Rcv_Data_sig                   : 1;\n\t\tu32 DMA1_IRQ_Enable_sig            : 1;\n\t\tu32 DMA1_Timer_Enable_sig          : 1;\n\t\tu32 DMA2_IRQ_Enable_sig            : 1;\n\t\tu32 DMA2_Timer_Enable_sig          : 1;\n\t\tu32 DMA1_Size_IRQ_Enable_sig       : 1;\n\t\tu32 DMA2_Size_IRQ_Enable_sig       : 1;\n\t\tu32 Mailbox_from_V8_Enable_sig     : 1;\n\t\tu32 unused                         : 9;\n\t} ctrl_208;\n\n\tstruct {\n\t\tu32 DMA1_IRQ_Status                : 1;\n\t\tu32 DMA1_Timer_Status              : 1;\n\t\tu32 DMA2_IRQ_Status                : 1;\n\t\tu32 DMA2_Timer_Status              : 1;\n\t\tu32 DMA1_Size_IRQ_Status           : 1;\n\t\tu32 DMA2_Size_IRQ_Status           : 1;\n\t\tu32 Mailbox_from_V8_Status_sig     : 1;\n\t\tu32 Data_receiver_error            : 1;\n\t\tu32 Continuity_error_flag          : 1;\n\t\tu32 LLC_SNAP_FLAG_set              : 1;\n\t\tu32 Transport_Error                : 1;\n\t\tu32 reserved                       :21;\n\t} irq_20c;\n\n\tstruct {\n\t\tu32 reset_block_000                : 1;\n\t\tu32 reset_block_100                : 1;\n\t\tu32 reset_block_200                : 1;\n\t\tu32 reset_block_300                : 1;\n\t\tu32 reset_block_400                : 1;\n\t\tu32 reset_block_500                : 1;\n\t\tu32 reset_block_600                : 1;\n\t\tu32 reset_block_700                : 1;\n\t\tu32 Block_reset_enable             : 8;\n\t\tu32 Special_controls               :16;\n\t} sw_reset_210;\n\n\tstruct {\n\t\tu32 vuart_oe_sig                   : 1;\n\t\tu32 v2WS_oe_sig                    : 1;\n\t\tu32 halt_V8_sig                    : 1;\n\t\tu32 section_pkg_enable_sig         : 1;\n\t\tu32 s2p_sel_sig                    : 1;\n\t\tu32 unused1                        : 3;\n\t\tu32 polarity_PS_CLK_sig            : 1;\n\t\tu32 polarity_PS_VALID_sig          : 1;\n\t\tu32 polarity_PS_SYNC_sig           : 1;\n\t\tu32 polarity_PS_ERR_sig            : 1;\n\t\tu32 unused2                        :20;\n\t} misc_214;\n\n\tstruct {\n\t\tu32 Mailbox_from_V8                :32;\n\t} mbox_v8_to_host_218;\n\n\tstruct {\n\t\tu32 sysramaccess_data              : 8;\n\t\tu32 sysramaccess_addr              :15;\n\t\tu32 unused                         : 7;\n\t\tu32 sysramaccess_write             : 1;\n\t\tu32 sysramaccess_busmuster         : 1;\n\t} mbox_host_to_v8_21c;\n\n\tstruct {\n\t\tu32 Stream1_PID                    :13;\n\t\tu32 Stream1_trans                  : 1;\n\t\tu32 MAC_Multicast_filter           : 1;\n\t\tu32 debug_flag_pid_saved           : 1;\n\t\tu32 Stream2_PID                    :13;\n\t\tu32 Stream2_trans                  : 1;\n\t\tu32 debug_flag_write_status00      : 1;\n\t\tu32 debug_fifo_problem             : 1;\n\t} pid_filter_300;\n\n\tstruct {\n\t\tu32 PCR_PID                        :13;\n\t\tu32 PCR_trans                      : 1;\n\t\tu32 debug_overrun3                 : 1;\n\t\tu32 debug_overrun2                 : 1;\n\t\tu32 PMT_PID                        :13;\n\t\tu32 PMT_trans                      : 1;\n\t\tu32 reserved                       : 2;\n\t} pid_filter_304;\n\n\tstruct {\n\t\tu32 EMM_PID                        :13;\n\t\tu32 EMM_trans                      : 1;\n\t\tu32 EMM_filter_4                   : 1;\n\t\tu32 EMM_filter_6                   : 1;\n\t\tu32 ECM_PID                        :13;\n\t\tu32 ECM_trans                      : 1;\n\t\tu32 reserved                       : 2;\n\t} pid_filter_308;\n\n\tstruct {\n\t\tu32 Group_PID                      :13;\n\t\tu32 Group_trans                    : 1;\n\t\tu32 unused1                        : 2;\n\t\tu32 Group_mask                     :13;\n\t\tu32 unused2                        : 3;\n\t} pid_filter_30c_ext_ind_0_7;\n\n\tstruct {\n\t\tu32 net_master_read                :17;\n\t\tu32 unused                         :15;\n\t} pid_filter_30c_ext_ind_1;\n\n\tstruct {\n\t\tu32 net_master_write               :17;\n\t\tu32 unused                         :15;\n\t} pid_filter_30c_ext_ind_2;\n\n\tstruct {\n\t\tu32 next_net_master_write          :17;\n\t\tu32 unused                         :15;\n\t} pid_filter_30c_ext_ind_3;\n\n\tstruct {\n\t\tu32 unused1                        : 1;\n\t\tu32 state_write                    :10;\n\t\tu32 reserved1                      : 6;\n\t\tu32 stack_read                     :10;\n\t\tu32 reserved2                      : 5;\n\t} pid_filter_30c_ext_ind_4;\n\n\tstruct {\n\t\tu32 stack_cnt                      :10;\n\t\tu32 unused                         :22;\n\t} pid_filter_30c_ext_ind_5;\n\n\tstruct {\n\t\tu32 pid_fsm_save_reg0              : 2;\n\t\tu32 pid_fsm_save_reg1              : 2;\n\t\tu32 pid_fsm_save_reg2              : 2;\n\t\tu32 pid_fsm_save_reg3              : 2;\n\t\tu32 pid_fsm_save_reg4              : 2;\n\t\tu32 pid_fsm_save_reg300            : 2;\n\t\tu32 write_status1                  : 2;\n\t\tu32 write_status4                  : 2;\n\t\tu32 data_size_reg                  :12;\n\t\tu32 unused                         : 4;\n\t} pid_filter_30c_ext_ind_6;\n\n\tstruct {\n\t\tu32 index_reg                      : 5;\n\t\tu32 extra_index_reg                : 3;\n\t\tu32 AB_select                      : 1;\n\t\tu32 pass_alltables                 : 1;\n\t\tu32 unused                         :22;\n\t} index_reg_310;\n\n\tstruct {\n\t\tu32 PID                            :13;\n\t\tu32 PID_trans                      : 1;\n\t\tu32 PID_enable_bit                 : 1;\n\t\tu32 reserved                       :17;\n\t} pid_n_reg_314;\n\n\tstruct {\n\t\tu32 A4_byte                        : 8;\n\t\tu32 A5_byte                        : 8;\n\t\tu32 A6_byte                        : 8;\n\t\tu32 Enable_bit                     : 1;\n\t\tu32 HighAB_bit                     : 1;\n\t\tu32 reserved                       : 6;\n\t} mac_low_reg_318;\n\n\tstruct {\n\t\tu32 A1_byte                        : 8;\n\t\tu32 A2_byte                        : 8;\n\t\tu32 A3_byte                        : 8;\n\t\tu32 reserved                       : 8;\n\t} mac_high_reg_31c;\n\n\tstruct {\n\t\tu32 reserved                       :16;\n\t\tu32 data_Tag_ID                    :16;\n\t} data_tag_400;\n\n\tstruct {\n\t\tu32 Card_IDbyte6                   : 8;\n\t\tu32 Card_IDbyte5                   : 8;\n\t\tu32 Card_IDbyte4                   : 8;\n\t\tu32 Card_IDbyte3                   : 8;\n\t} card_id_408;\n\n\tstruct {\n\t\tu32 Card_IDbyte2                   : 8;\n\t\tu32 Card_IDbyte1                   : 8;\n\t} card_id_40c;\n\n\tstruct {\n\t\tu32 MAC1                           : 8;\n\t\tu32 MAC2                           : 8;\n\t\tu32 MAC3                           : 8;\n\t\tu32 MAC6                           : 8;\n\t} mac_address_418;\n\n\tstruct {\n\t\tu32 MAC7                           : 8;\n\t\tu32 MAC8                           : 8;\n\t\tu32 reserved                       :16;\n\t} mac_address_41c;\n\n\tstruct {\n\t\tu32 transmitter_data_byte          : 8;\n\t\tu32 ReceiveDataReady               : 1;\n\t\tu32 ReceiveByteFrameError          : 1;\n\t\tu32 txbuffempty                    : 1;\n\t\tu32 reserved                       :21;\n\t} ci_600;\n\n\tstruct {\n\t\tu32 pi_d                           : 8;\n\t\tu32 pi_ha                          :20;\n\t\tu32 pi_rw                          : 1;\n\t\tu32 pi_component_reg               : 3;\n\t} pi_604;\n\n\tstruct {\n\t\tu32 serialReset                    : 1;\n\t\tu32 oncecycle_read                 : 1;\n\t\tu32 Timer_Read_req                 : 1;\n\t\tu32 Timer_Load_req                 : 1;\n\t\tu32 timer_data                     : 7;\n\t\tu32 unused                         : 1;\n\t\tu32 Timer_addr                     : 5;\n\t\tu32 reserved                       : 3;\n\t\tu32 pcmcia_a_mod_pwr_n             : 1;\n\t\tu32 pcmcia_b_mod_pwr_n             : 1;\n\t\tu32 config_Done_stat               : 1;\n\t\tu32 config_Init_stat               : 1;\n\t\tu32 config_Prog_n                  : 1;\n\t\tu32 config_wr_n                    : 1;\n\t\tu32 config_cs_n                    : 1;\n\t\tu32 config_cclk                    : 1;\n\t\tu32 pi_CiMax_IRQ_n                 : 1;\n\t\tu32 pi_timeout_status              : 1;\n\t\tu32 pi_wait_n                      : 1;\n\t\tu32 pi_busy_n                      : 1;\n\t} pi_608;\n\n\tstruct {\n\t\tu32 PID                            :13;\n\t\tu32 key_enable                     : 1;\n\t\tu32 key_code                       : 2;\n\t\tu32 key_array_col                  : 3;\n\t\tu32 key_array_row                  : 5;\n\t\tu32 dvb_en                         : 1;\n\t\tu32 rw_flag                        : 1;\n\t\tu32 reserved                       : 6;\n\t} dvb_reg_60c;\n\n\tstruct {\n\t\tu32 sram_addr                      :15;\n\t\tu32 sram_rw                        : 1;\n\t\tu32 sram_data                      : 8;\n\t\tu32 sc_xfer_bit                    : 1;\n\t\tu32 reserved1                      : 3;\n\t\tu32 oe_pin_reg                     : 1;\n\t\tu32 ce_pin_reg                     : 1;\n\t\tu32 reserved2                      : 1;\n\t\tu32 start_sram_ibi                 : 1;\n\t} sram_ctrl_reg_700;\n\n\tstruct {\n\t\tu32 net_addr_read                  :16;\n\t\tu32 net_addr_write                 :16;\n\t} net_buf_reg_704;\n\n\tstruct {\n\t\tu32 cai_read                       :11;\n\t\tu32 reserved1                      : 5;\n\t\tu32 cai_write                      :11;\n\t\tu32 reserved2                      : 6;\n\t\tu32 cai_cnt                        : 4;\n\t} cai_buf_reg_708;\n\n\tstruct {\n\t\tu32 cao_read                       :11;\n\t\tu32 reserved1                      : 5;\n\t\tu32 cap_write                      :11;\n\t\tu32 reserved2                      : 6;\n\t\tu32 cao_cnt                        : 4;\n\t} cao_buf_reg_70c;\n\n\tstruct {\n\t\tu32 media_read                     :11;\n\t\tu32 reserved1                      : 5;\n\t\tu32 media_write                    :11;\n\t\tu32 reserved2                      : 6;\n\t\tu32 media_cnt                      : 4;\n\t} media_buf_reg_710;\n\n\tstruct {\n\t\tu32 NET_Dest                       : 2;\n\t\tu32 CAI_Dest                       : 2;\n\t\tu32 CAO_Dest                       : 2;\n\t\tu32 MEDIA_Dest                     : 2;\n\t\tu32 net_ovflow_error               : 1;\n\t\tu32 media_ovflow_error             : 1;\n\t\tu32 cai_ovflow_error               : 1;\n\t\tu32 cao_ovflow_error               : 1;\n\t\tu32 ctrl_usb_wan                   : 1;\n\t\tu32 ctrl_sramdma                   : 1;\n\t\tu32 ctrl_maximumfill               : 1;\n\t\tu32 reserved                       :17;\n\t} sram_dest_reg_714;\n\n\tstruct {\n\t\tu32 net_cnt                        :12;\n\t\tu32 reserved1                      : 4;\n\t\tu32 net_addr_read                  : 1;\n\t\tu32 reserved2                      : 3;\n\t\tu32 net_addr_write                 : 1;\n\t\tu32 reserved3                      :11;\n\t} net_buf_reg_718;\n\n\tstruct {\n\t\tu32 wan_speed_sig                  : 2;\n\t\tu32 reserved1                      : 6;\n\t\tu32 wan_wait_state                 : 8;\n\t\tu32 sram_chip                      : 2;\n\t\tu32 sram_memmap                    : 2;\n\t\tu32 reserved2                      : 4;\n\t\tu32 wan_pkt_frame                  : 4;\n\t\tu32 reserved3                      : 4;\n\t} wan_ctrl_reg_71c;\n} flexcop_ibi_value;\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}