Classic Timing Analyzer report for charlcd1
Tue Aug 17 02:00:31 2010
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tco
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                   ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------+------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From     ; To         ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------+------------+------------+----------+--------------+
; Worst-case tco               ; N/A                                      ; None          ; 34.167 ns                        ; state[2] ; data[1]    ; clk        ; --       ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 160.46 MHz ( period = 6.232 ns ) ; state[2] ; counter[6] ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; clk_int  ; clk_int    ; clk        ; clk      ; 28           ;
; Total number of failed paths ;                                          ;               ;                                  ;          ;            ;            ;          ; 28           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------+------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C5Q208C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                      ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From       ; To             ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 160.46 MHz ( period = 6.232 ns )                    ; state[2]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 4.605 ns                ;
; N/A                                     ; 160.46 MHz ( period = 6.232 ns )                    ; state[2]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 4.605 ns                ;
; N/A                                     ; 160.46 MHz ( period = 6.232 ns )                    ; state[2]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 4.605 ns                ;
; N/A                                     ; 160.46 MHz ( period = 6.232 ns )                    ; state[2]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 4.605 ns                ;
; N/A                                     ; 160.46 MHz ( period = 6.232 ns )                    ; state[2]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 4.605 ns                ;
; N/A                                     ; 160.46 MHz ( period = 6.232 ns )                    ; state[2]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 4.605 ns                ;
; N/A                                     ; 160.46 MHz ( period = 6.232 ns )                    ; state[2]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 4.605 ns                ;
; N/A                                     ; 166.44 MHz ( period = 6.008 ns )                    ; state[4]   ; state[2]       ; clk        ; clk      ; None                        ; None                      ; 4.364 ns                ;
; N/A                                     ; 169.55 MHz ( period = 5.898 ns )                    ; state[2]   ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 4.268 ns                ;
; N/A                                     ; 169.69 MHz ( period = 5.893 ns )                    ; state[9]   ; state[2]       ; clk        ; clk      ; None                        ; None                      ; 4.251 ns                ;
; N/A                                     ; 169.78 MHz ( period = 5.890 ns )                    ; state[5]   ; state[2]       ; clk        ; clk      ; None                        ; None                      ; 4.248 ns                ;
; N/A                                     ; 171.38 MHz ( period = 5.835 ns )                    ; state[2]   ; flag           ; clk        ; clk      ; None                        ; None                      ; 4.205 ns                ;
; N/A                                     ; 171.38 MHz ( period = 5.835 ns )                    ; state[2]   ; div_counter[2] ; clk        ; clk      ; None                        ; None                      ; 4.205 ns                ;
; N/A                                     ; 171.38 MHz ( period = 5.835 ns )                    ; state[2]   ; div_counter[3] ; clk        ; clk      ; None                        ; None                      ; 4.205 ns                ;
; N/A                                     ; 171.38 MHz ( period = 5.835 ns )                    ; state[2]   ; div_counter[0] ; clk        ; clk      ; None                        ; None                      ; 4.205 ns                ;
; N/A                                     ; 171.38 MHz ( period = 5.835 ns )                    ; state[2]   ; div_counter[1] ; clk        ; clk      ; None                        ; None                      ; 4.205 ns                ;
; N/A                                     ; 172.18 MHz ( period = 5.808 ns )                    ; counter[1] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 4.168 ns                ;
; N/A                                     ; 173.37 MHz ( period = 5.768 ns )                    ; counter[2] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 4.128 ns                ;
; N/A                                     ; 174.06 MHz ( period = 5.745 ns )                    ; state[2]   ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 4.113 ns                ;
; N/A                                     ; 176.43 MHz ( period = 5.668 ns )                    ; counter[6] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 4.026 ns                ;
; N/A                                     ; 176.49 MHz ( period = 5.666 ns )                    ; counter[6] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 4.024 ns                ;
; N/A                                     ; 177.90 MHz ( period = 5.621 ns )                    ; counter[0] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.981 ns                ;
; N/A                                     ; 177.94 MHz ( period = 5.620 ns )                    ; counter[1] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.978 ns                ;
; N/A                                     ; 179.21 MHz ( period = 5.580 ns )                    ; counter[2] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.938 ns                ;
; N/A                                     ; 180.02 MHz ( period = 5.555 ns )                    ; state[7]   ; state[2]       ; clk        ; clk      ; None                        ; None                      ; 3.913 ns                ;
; N/A                                     ; 180.67 MHz ( period = 5.535 ns )                    ; counter[2] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.893 ns                ;
; N/A                                     ; 182.75 MHz ( period = 5.472 ns )                    ; counter[5] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.830 ns                ;
; N/A                                     ; 182.82 MHz ( period = 5.470 ns )                    ; counter[5] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.828 ns                ;
; N/A                                     ; 183.39 MHz ( period = 5.453 ns )                    ; state[4]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.819 ns                ;
; N/A                                     ; 183.39 MHz ( period = 5.453 ns )                    ; state[4]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.819 ns                ;
; N/A                                     ; 183.39 MHz ( period = 5.453 ns )                    ; state[4]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.819 ns                ;
; N/A                                     ; 183.39 MHz ( period = 5.453 ns )                    ; state[4]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.819 ns                ;
; N/A                                     ; 183.39 MHz ( period = 5.453 ns )                    ; state[4]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.819 ns                ;
; N/A                                     ; 183.39 MHz ( period = 5.453 ns )                    ; state[4]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.819 ns                ;
; N/A                                     ; 183.39 MHz ( period = 5.453 ns )                    ; state[4]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.819 ns                ;
; N/A                                     ; 183.89 MHz ( period = 5.438 ns )                    ; counter[3] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.798 ns                ;
; N/A                                     ; 184.06 MHz ( period = 5.433 ns )                    ; counter[0] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.791 ns                ;
; N/A                                     ; 185.84 MHz ( period = 5.381 ns )                    ; counter[0] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.739 ns                ;
; N/A                                     ; 185.84 MHz ( period = 5.381 ns )                    ; counter[1] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.744 ns                ;
; N/A                                     ; 187.20 MHz ( period = 5.342 ns )                    ; state[5]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 187.20 MHz ( period = 5.342 ns )                    ; state[5]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 187.20 MHz ( period = 5.342 ns )                    ; state[5]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 187.20 MHz ( period = 5.342 ns )                    ; state[5]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 187.20 MHz ( period = 5.342 ns )                    ; state[5]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 187.20 MHz ( period = 5.342 ns )                    ; state[5]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 187.20 MHz ( period = 5.342 ns )                    ; state[5]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.710 ns                ;
; N/A                                     ; 187.23 MHz ( period = 5.341 ns )                    ; counter[2] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.704 ns                ;
; N/A                                     ; 187.34 MHz ( period = 5.338 ns )                    ; counter[4] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.698 ns                ;
; N/A                                     ; 187.97 MHz ( period = 5.320 ns )                    ; counter[3] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.678 ns                ;
; N/A                                     ; 188.04 MHz ( period = 5.318 ns )                    ; counter[3] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.676 ns                ;
; N/A                                     ; 188.08 MHz ( period = 5.317 ns )                    ; counter[4] ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.675 ns                ;
; N/A                                     ; 188.15 MHz ( period = 5.315 ns )                    ; counter[4] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.673 ns                ;
; N/A                                     ; 188.93 MHz ( period = 5.293 ns )                    ; counter[5] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.653 ns                ;
; N/A                                     ; 190.26 MHz ( period = 5.256 ns )                    ; state[3]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 190.26 MHz ( period = 5.256 ns )                    ; state[3]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 190.26 MHz ( period = 5.256 ns )                    ; state[3]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 190.26 MHz ( period = 5.256 ns )                    ; state[3]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 190.26 MHz ( period = 5.256 ns )                    ; state[3]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 190.26 MHz ( period = 5.256 ns )                    ; state[3]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 190.26 MHz ( period = 5.256 ns )                    ; state[3]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.624 ns                ;
; N/A                                     ; 190.33 MHz ( period = 5.254 ns )                    ; state[0]   ; state[2]       ; clk        ; clk      ; None                        ; None                      ; 3.612 ns                ;
; N/A                                     ; 192.12 MHz ( period = 5.205 ns )                    ; counter[1] ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.563 ns                ;
; N/A                                     ; 192.53 MHz ( period = 5.194 ns )                    ; counter[0] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.557 ns                ;
; N/A                                     ; 192.64 MHz ( period = 5.191 ns )                    ; counter[1] ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.554 ns                ;
; N/A                                     ; 194.14 MHz ( period = 5.151 ns )                    ; counter[2] ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.514 ns                ;
; N/A                                     ; 195.08 MHz ( period = 5.126 ns )                    ; state[0]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 195.08 MHz ( period = 5.126 ns )                    ; state[0]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 195.08 MHz ( period = 5.126 ns )                    ; state[0]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 195.08 MHz ( period = 5.126 ns )                    ; state[0]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 195.08 MHz ( period = 5.126 ns )                    ; state[0]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 195.08 MHz ( period = 5.126 ns )                    ; state[0]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 195.08 MHz ( period = 5.126 ns )                    ; state[0]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.494 ns                ;
; N/A                                     ; 195.35 MHz ( period = 5.119 ns )                    ; state[4]   ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.482 ns                ;
; N/A                                     ; 195.89 MHz ( period = 5.105 ns )                    ; counter[1] ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.468 ns                ;
; N/A                                     ; 197.43 MHz ( period = 5.065 ns )                    ; counter[2] ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.428 ns                ;
; N/A                                     ; 197.78 MHz ( period = 5.056 ns )                    ; state[4]   ; flag           ; clk        ; clk      ; None                        ; None                      ; 3.419 ns                ;
; N/A                                     ; 197.78 MHz ( period = 5.056 ns )                    ; state[4]   ; div_counter[2] ; clk        ; clk      ; None                        ; None                      ; 3.419 ns                ;
; N/A                                     ; 197.78 MHz ( period = 5.056 ns )                    ; state[4]   ; div_counter[3] ; clk        ; clk      ; None                        ; None                      ; 3.419 ns                ;
; N/A                                     ; 197.78 MHz ( period = 5.056 ns )                    ; state[4]   ; div_counter[0] ; clk        ; clk      ; None                        ; None                      ; 3.419 ns                ;
; N/A                                     ; 197.78 MHz ( period = 5.056 ns )                    ; state[4]   ; div_counter[1] ; clk        ; clk      ; None                        ; None                      ; 3.419 ns                ;
; N/A                                     ; 197.86 MHz ( period = 5.054 ns )                    ; state[3]   ; state[2]       ; clk        ; clk      ; None                        ; None                      ; 3.412 ns                ;
; N/A                                     ; 198.97 MHz ( period = 5.026 ns )                    ; counter[6] ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.386 ns                ;
; N/A                                     ; 199.24 MHz ( period = 5.019 ns )                    ; counter[1] ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.382 ns                ;
; N/A                                     ; 199.56 MHz ( period = 5.011 ns )                    ; counter[3] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.374 ns                ;
; N/A                                     ; 199.68 MHz ( period = 5.008 ns )                    ; state[5]   ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.373 ns                ;
; N/A                                     ; 199.84 MHz ( period = 5.004 ns )                    ; counter[0] ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.367 ns                ;
; N/A                                     ; 200.12 MHz ( period = 4.997 ns )                    ; state[7]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.365 ns                ;
; N/A                                     ; 200.12 MHz ( period = 4.997 ns )                    ; state[7]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.365 ns                ;
; N/A                                     ; 200.12 MHz ( period = 4.997 ns )                    ; state[7]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.365 ns                ;
; N/A                                     ; 200.12 MHz ( period = 4.997 ns )                    ; state[7]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.365 ns                ;
; N/A                                     ; 200.12 MHz ( period = 4.997 ns )                    ; state[7]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.365 ns                ;
; N/A                                     ; 200.12 MHz ( period = 4.997 ns )                    ; state[7]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.365 ns                ;
; N/A                                     ; 200.12 MHz ( period = 4.997 ns )                    ; state[7]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.365 ns                ;
; N/A                                     ; 200.84 MHz ( period = 4.979 ns )                    ; counter[2] ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.342 ns                ;
; N/A                                     ; 201.57 MHz ( period = 4.961 ns )                    ; state[0]   ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.324 ns                ;
; N/A                                     ; 202.22 MHz ( period = 4.945 ns )                    ; state[5]   ; flag           ; clk        ; clk      ; None                        ; None                      ; 3.310 ns                ;
; N/A                                     ; 202.22 MHz ( period = 4.945 ns )                    ; state[5]   ; div_counter[2] ; clk        ; clk      ; None                        ; None                      ; 3.310 ns                ;
; N/A                                     ; 202.22 MHz ( period = 4.945 ns )                    ; state[5]   ; div_counter[3] ; clk        ; clk      ; None                        ; None                      ; 3.310 ns                ;
; N/A                                     ; 202.22 MHz ( period = 4.945 ns )                    ; state[5]   ; div_counter[0] ; clk        ; clk      ; None                        ; None                      ; 3.310 ns                ;
; N/A                                     ; 202.22 MHz ( period = 4.945 ns )                    ; state[5]   ; div_counter[1] ; clk        ; clk      ; None                        ; None                      ; 3.310 ns                ;
; N/A                                     ; 202.51 MHz ( period = 4.938 ns )                    ; state[2]   ; state[5]       ; clk        ; clk      ; None                        ; None                      ; 3.306 ns                ;
; N/A                                     ; 202.72 MHz ( period = 4.933 ns )                    ; counter[1] ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.296 ns                ;
; N/A                                     ; 203.17 MHz ( period = 4.922 ns )                    ; state[3]   ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.287 ns                ;
; N/A                                     ; 203.33 MHz ( period = 4.918 ns )                    ; counter[0] ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.281 ns                ;
; N/A                                     ; 203.62 MHz ( period = 4.911 ns )                    ; counter[4] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.274 ns                ;
; N/A                                     ; 204.08 MHz ( period = 4.900 ns )                    ; state[2]   ; state[7]       ; clk        ; clk      ; None                        ; None                      ; 3.268 ns                ;
; N/A                                     ; 204.37 MHz ( period = 4.893 ns )                    ; counter[2] ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.256 ns                ;
; N/A                                     ; 205.51 MHz ( period = 4.866 ns )                    ; counter[5] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.229 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; flag       ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.230 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; flag       ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.230 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; flag       ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.230 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; flag       ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.230 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; flag       ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.230 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; flag       ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.230 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; flag       ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.230 ns                ;
; N/A                                     ; 205.80 MHz ( period = 4.859 ns )                    ; state[3]   ; flag           ; clk        ; clk      ; None                        ; None                      ; 3.224 ns                ;
; N/A                                     ; 205.80 MHz ( period = 4.859 ns )                    ; state[3]   ; div_counter[2] ; clk        ; clk      ; None                        ; None                      ; 3.224 ns                ;
; N/A                                     ; 205.80 MHz ( period = 4.859 ns )                    ; state[3]   ; div_counter[3] ; clk        ; clk      ; None                        ; None                      ; 3.224 ns                ;
; N/A                                     ; 205.80 MHz ( period = 4.859 ns )                    ; state[3]   ; div_counter[0] ; clk        ; clk      ; None                        ; None                      ; 3.224 ns                ;
; N/A                                     ; 205.80 MHz ( period = 4.859 ns )                    ; state[3]   ; div_counter[1] ; clk        ; clk      ; None                        ; None                      ; 3.224 ns                ;
; N/A                                     ; 206.31 MHz ( period = 4.847 ns )                    ; counter[1] ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.210 ns                ;
; N/A                                     ; 206.95 MHz ( period = 4.832 ns )                    ; counter[0] ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.195 ns                ;
; N/A                                     ; 207.08 MHz ( period = 4.829 ns )                    ; clkcnt[12] ; clkcnt[16]     ; clk        ; clk      ; None                        ; None                      ; 4.565 ns                ;
; N/A                                     ; 207.08 MHz ( period = 4.829 ns )                    ; clkcnt[12] ; clkcnt[18]     ; clk        ; clk      ; None                        ; None                      ; 4.565 ns                ;
; N/A                                     ; 207.08 MHz ( period = 4.829 ns )                    ; clkcnt[12] ; clkcnt[17]     ; clk        ; clk      ; None                        ; None                      ; 4.565 ns                ;
; N/A                                     ; 207.08 MHz ( period = 4.829 ns )                    ; clkcnt[12] ; clkcnt[9]      ; clk        ; clk      ; None                        ; None                      ; 4.565 ns                ;
; N/A                                     ; 207.08 MHz ( period = 4.829 ns )                    ; clkcnt[12] ; clkcnt[10]     ; clk        ; clk      ; None                        ; None                      ; 4.565 ns                ;
; N/A                                     ; 207.08 MHz ( period = 4.829 ns )                    ; clkcnt[12] ; clkcnt[11]     ; clk        ; clk      ; None                        ; None                      ; 4.565 ns                ;
; N/A                                     ; 207.08 MHz ( period = 4.829 ns )                    ; clkcnt[12] ; clkcnt[13]     ; clk        ; clk      ; None                        ; None                      ; 4.565 ns                ;
; N/A                                     ; 207.08 MHz ( period = 4.829 ns )                    ; clkcnt[12] ; clkcnt[12]     ; clk        ; clk      ; None                        ; None                      ; 4.565 ns                ;
; N/A                                     ; 207.08 MHz ( period = 4.829 ns )                    ; clkcnt[12] ; clkcnt[15]     ; clk        ; clk      ; None                        ; None                      ; 4.565 ns                ;
; N/A                                     ; 207.08 MHz ( period = 4.829 ns )                    ; clkcnt[12] ; clkcnt[14]     ; clk        ; clk      ; None                        ; None                      ; 4.565 ns                ;
; N/A                                     ; 207.43 MHz ( period = 4.821 ns )                    ; counter[3] ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.184 ns                ;
; N/A                                     ; 208.03 MHz ( period = 4.807 ns )                    ; counter[2] ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.170 ns                ;
; N/A                                     ; 208.68 MHz ( period = 4.792 ns )                    ; state[0]   ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.157 ns                ;
; N/A                                     ; 209.60 MHz ( period = 4.771 ns )                    ; state[9]   ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 209.60 MHz ( period = 4.771 ns )                    ; state[9]   ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 209.60 MHz ( period = 4.771 ns )                    ; state[9]   ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 209.60 MHz ( period = 4.771 ns )                    ; state[9]   ; counter[0]     ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 209.60 MHz ( period = 4.771 ns )                    ; state[9]   ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 209.60 MHz ( period = 4.771 ns )                    ; state[9]   ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 209.60 MHz ( period = 4.771 ns )                    ; state[9]   ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 3.139 ns                ;
; N/A                                     ; 209.69 MHz ( period = 4.769 ns )                    ; clkcnt[13] ; clkcnt[16]     ; clk        ; clk      ; None                        ; None                      ; 4.505 ns                ;
; N/A                                     ; 209.69 MHz ( period = 4.769 ns )                    ; clkcnt[13] ; clkcnt[18]     ; clk        ; clk      ; None                        ; None                      ; 4.505 ns                ;
; N/A                                     ; 209.69 MHz ( period = 4.769 ns )                    ; clkcnt[13] ; clkcnt[17]     ; clk        ; clk      ; None                        ; None                      ; 4.505 ns                ;
; N/A                                     ; 209.69 MHz ( period = 4.769 ns )                    ; clkcnt[13] ; clkcnt[9]      ; clk        ; clk      ; None                        ; None                      ; 4.505 ns                ;
; N/A                                     ; 209.69 MHz ( period = 4.769 ns )                    ; clkcnt[13] ; clkcnt[10]     ; clk        ; clk      ; None                        ; None                      ; 4.505 ns                ;
; N/A                                     ; 209.69 MHz ( period = 4.769 ns )                    ; clkcnt[13] ; clkcnt[11]     ; clk        ; clk      ; None                        ; None                      ; 4.505 ns                ;
; N/A                                     ; 209.69 MHz ( period = 4.769 ns )                    ; clkcnt[13] ; clkcnt[13]     ; clk        ; clk      ; None                        ; None                      ; 4.505 ns                ;
; N/A                                     ; 209.69 MHz ( period = 4.769 ns )                    ; clkcnt[13] ; clkcnt[12]     ; clk        ; clk      ; None                        ; None                      ; 4.505 ns                ;
; N/A                                     ; 209.69 MHz ( period = 4.769 ns )                    ; clkcnt[13] ; clkcnt[15]     ; clk        ; clk      ; None                        ; None                      ; 4.505 ns                ;
; N/A                                     ; 209.69 MHz ( period = 4.769 ns )                    ; clkcnt[13] ; clkcnt[14]     ; clk        ; clk      ; None                        ; None                      ; 4.505 ns                ;
; N/A                                     ; 210.70 MHz ( period = 4.746 ns )                    ; counter[0] ; counter[2]     ; clk        ; clk      ; None                        ; None                      ; 3.109 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; clkcnt[10] ; clkcnt[16]     ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; clkcnt[10] ; clkcnt[18]     ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; clkcnt[10] ; clkcnt[17]     ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; clkcnt[10] ; clkcnt[9]      ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; clkcnt[10] ; clkcnt[10]     ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; clkcnt[10] ; clkcnt[11]     ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; clkcnt[10] ; clkcnt[13]     ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; clkcnt[10] ; clkcnt[12]     ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; clkcnt[10] ; clkcnt[15]     ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 210.79 MHz ( period = 4.744 ns )                    ; clkcnt[10] ; clkcnt[14]     ; clk        ; clk      ; None                        ; None                      ; 4.480 ns                ;
; N/A                                     ; 211.19 MHz ( period = 4.735 ns )                    ; counter[3] ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 211.42 MHz ( period = 4.730 ns )                    ; state[2]   ; state[3]       ; clk        ; clk      ; None                        ; None                      ; 3.098 ns                ;
; N/A                                     ; 211.46 MHz ( period = 4.729 ns )                    ; state[0]   ; flag           ; clk        ; clk      ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 211.46 MHz ( period = 4.729 ns )                    ; state[0]   ; div_counter[2] ; clk        ; clk      ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 211.46 MHz ( period = 4.729 ns )                    ; state[0]   ; div_counter[3] ; clk        ; clk      ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 211.46 MHz ( period = 4.729 ns )                    ; state[0]   ; div_counter[0] ; clk        ; clk      ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 211.46 MHz ( period = 4.729 ns )                    ; state[0]   ; div_counter[1] ; clk        ; clk      ; None                        ; None                      ; 3.094 ns                ;
; N/A                                     ; 211.60 MHz ( period = 4.726 ns )                    ; state[4]   ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.087 ns                ;
; N/A                                     ; 211.82 MHz ( period = 4.721 ns )                    ; counter[4] ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.084 ns                ;
; N/A                                     ; 213.86 MHz ( period = 4.676 ns )                    ; counter[5] ; counter[5]     ; clk        ; clk      ; None                        ; None                      ; 3.039 ns                ;
; N/A                                     ; 214.45 MHz ( period = 4.663 ns )                    ; state[7]   ; state[4]       ; clk        ; clk      ; None                        ; None                      ; 3.028 ns                ;
; N/A                                     ; 214.59 MHz ( period = 4.660 ns )                    ; counter[0] ; counter[1]     ; clk        ; clk      ; None                        ; None                      ; 3.023 ns                ;
; N/A                                     ; 215.10 MHz ( period = 4.649 ns )                    ; counter[3] ; counter[3]     ; clk        ; clk      ; None                        ; None                      ; 3.012 ns                ;
; N/A                                     ; 215.52 MHz ( period = 4.640 ns )                    ; state[3]   ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 3.003 ns                ;
; N/A                                     ; 215.75 MHz ( period = 4.635 ns )                    ; counter[4] ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 2.998 ns                ;
; N/A                                     ; 216.87 MHz ( period = 4.611 ns )                    ; state[9]   ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 2.974 ns                ;
; N/A                                     ; 217.01 MHz ( period = 4.608 ns )                    ; state[5]   ; state[9]       ; clk        ; clk      ; None                        ; None                      ; 2.971 ns                ;
; N/A                                     ; 217.39 MHz ( period = 4.600 ns )                    ; state[7]   ; flag           ; clk        ; clk      ; None                        ; None                      ; 2.965 ns                ;
; N/A                                     ; 217.39 MHz ( period = 4.600 ns )                    ; state[7]   ; div_counter[2] ; clk        ; clk      ; None                        ; None                      ; 2.965 ns                ;
; N/A                                     ; 217.39 MHz ( period = 4.600 ns )                    ; state[7]   ; div_counter[3] ; clk        ; clk      ; None                        ; None                      ; 2.965 ns                ;
; N/A                                     ; 217.39 MHz ( period = 4.600 ns )                    ; state[7]   ; div_counter[0] ; clk        ; clk      ; None                        ; None                      ; 2.965 ns                ;
; N/A                                     ; 217.39 MHz ( period = 4.600 ns )                    ; state[7]   ; div_counter[1] ; clk        ; clk      ; None                        ; None                      ; 2.965 ns                ;
; N/A                                     ; 217.44 MHz ( period = 4.599 ns )                    ; counter[6] ; counter[6]     ; clk        ; clk      ; None                        ; None                      ; 2.962 ns                ;
; N/A                                     ; 217.86 MHz ( period = 4.590 ns )                    ; counter[5] ; counter[4]     ; clk        ; clk      ; None                        ; None                      ; 2.953 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; clkcnt[15] ; clkcnt[16]     ; clk        ; clk      ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; clkcnt[15] ; clkcnt[18]     ; clk        ; clk      ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; clkcnt[15] ; clkcnt[17]     ; clk        ; clk      ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; clkcnt[15] ; clkcnt[9]      ; clk        ; clk      ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; clkcnt[15] ; clkcnt[10]     ; clk        ; clk      ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; clkcnt[15] ; clkcnt[11]     ; clk        ; clk      ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; clkcnt[15] ; clkcnt[13]     ; clk        ; clk      ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; clkcnt[15] ; clkcnt[12]     ; clk        ; clk      ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; clkcnt[15] ; clkcnt[15]     ; clk        ; clk      ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; 218.53 MHz ( period = 4.576 ns )                    ; clkcnt[15] ; clkcnt[14]     ; clk        ; clk      ; None                        ; None                      ; 4.312 ns                ;
; N/A                                     ; 218.77 MHz ( period = 4.571 ns )                    ; clkcnt[11] ; clkcnt[13]     ; clk        ; clk      ; None                        ; None                      ; 4.307 ns                ;
; N/A                                     ; 218.77 MHz ( period = 4.571 ns )                    ; clkcnt[11] ; clkcnt[12]     ; clk        ; clk      ; None                        ; None                      ; 4.307 ns                ;
; N/A                                     ; 218.77 MHz ( period = 4.571 ns )                    ; clkcnt[11] ; clkcnt[15]     ; clk        ; clk      ; None                        ; None                      ; 4.307 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+------------+----------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                       ;
+------------------------------------------+----------------+----------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From           ; To             ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+----------------+----------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; clk_int        ; clk_int        ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; clkdiv         ; clkdiv         ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; state[0]       ; state[0]       ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[2] ; div_counter[2] ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[3] ; div_counter[3] ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[0] ; div_counter[0] ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[1] ; div_counter[1] ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; lcd_e~reg0     ; lcd_e~reg0     ; clk        ; clk      ; None                       ; None                       ; 0.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; flag           ; div_counter[2] ; clk        ; clk      ; None                       ; None                       ; 0.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; flag           ; div_counter[3] ; clk        ; clk      ; None                       ; None                       ; 0.799 ns                 ;
; Not operational: Clock Skew > Data Delay ; flag           ; div_counter[0] ; clk        ; clk      ; None                       ; None                       ; 0.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; state[5]       ; state[3]       ; clk        ; clk      ; None                       ; None                       ; 0.971 ns                 ;
; Not operational: Clock Skew > Data Delay ; flag           ; state[5]       ; clk        ; clk      ; None                       ; None                       ; 1.062 ns                 ;
; Not operational: Clock Skew > Data Delay ; state[9]       ; state[7]       ; clk        ; clk      ; None                       ; None                       ; 1.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; state[7]       ; state[3]       ; clk        ; clk      ; None                       ; None                       ; 1.123 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[1] ; div_counter[2] ; clk        ; clk      ; None                       ; None                       ; 1.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; state[3]       ; state[0]       ; clk        ; clk      ; None                       ; None                       ; 1.197 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[0] ; div_counter[1] ; clk        ; clk      ; None                       ; None                       ; 1.201 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[0] ; div_counter[2] ; clk        ; clk      ; None                       ; None                       ; 1.209 ns                 ;
; Not operational: Clock Skew > Data Delay ; div_counter[2] ; div_counter[3] ; clk        ; clk      ; None                       ; None                       ; 1.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; counter[2]     ; counter[2]     ; clk        ; clk      ; None                       ; None                       ; 1.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; flag           ; state[4]       ; clk        ; clk      ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; counter[5]     ; counter[5]     ; clk        ; clk      ; None                       ; None                       ; 1.224 ns                 ;
; Not operational: Clock Skew > Data Delay ; counter[6]     ; counter[6]     ; clk        ; clk      ; None                       ; None                       ; 1.256 ns                 ;
; Not operational: Clock Skew > Data Delay ; counter[3]     ; counter[3]     ; clk        ; clk      ; None                       ; None                       ; 1.265 ns                 ;
; Not operational: Clock Skew > Data Delay ; counter[4]     ; counter[4]     ; clk        ; clk      ; None                       ; None                       ; 1.269 ns                 ;
; Not operational: Clock Skew > Data Delay ; counter[1]     ; counter[1]     ; clk        ; clk      ; None                       ; None                       ; 1.274 ns                 ;
; Not operational: Clock Skew > Data Delay ; flag           ; div_counter[1] ; clk        ; clk      ; None                       ; None                       ; 1.357 ns                 ;
+------------------------------------------+----------------+----------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------+
; tco                                                                   ;
+-------+--------------+------------+------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To      ; From Clock ;
+-------+--------------+------------+------------+---------+------------+
; N/A   ; None         ; 34.167 ns  ; state[2]   ; data[1] ; clk        ;
; N/A   ; None         ; 34.020 ns  ; counter[2] ; data[1] ; clk        ;
; N/A   ; None         ; 33.951 ns  ; state[2]   ; data[2] ; clk        ;
; N/A   ; None         ; 33.951 ns  ; counter[5] ; data[1] ; clk        ;
; N/A   ; None         ; 33.866 ns  ; counter[0] ; data[1] ; clk        ;
; N/A   ; None         ; 33.804 ns  ; counter[2] ; data[2] ; clk        ;
; N/A   ; None         ; 33.784 ns  ; state[2]   ; data[6] ; clk        ;
; N/A   ; None         ; 33.768 ns  ; counter[4] ; data[1] ; clk        ;
; N/A   ; None         ; 33.735 ns  ; counter[5] ; data[2] ; clk        ;
; N/A   ; None         ; 33.690 ns  ; counter[1] ; data[1] ; clk        ;
; N/A   ; None         ; 33.650 ns  ; counter[0] ; data[2] ; clk        ;
; N/A   ; None         ; 33.637 ns  ; counter[2] ; data[6] ; clk        ;
; N/A   ; None         ; 33.568 ns  ; counter[5] ; data[6] ; clk        ;
; N/A   ; None         ; 33.552 ns  ; counter[4] ; data[2] ; clk        ;
; N/A   ; None         ; 33.483 ns  ; counter[0] ; data[6] ; clk        ;
; N/A   ; None         ; 33.474 ns  ; counter[1] ; data[2] ; clk        ;
; N/A   ; None         ; 33.388 ns  ; state[4]   ; data[1] ; clk        ;
; N/A   ; None         ; 33.385 ns  ; counter[4] ; data[6] ; clk        ;
; N/A   ; None         ; 33.317 ns  ; counter[3] ; data[1] ; clk        ;
; N/A   ; None         ; 33.307 ns  ; counter[1] ; data[6] ; clk        ;
; N/A   ; None         ; 33.277 ns  ; state[5]   ; data[1] ; clk        ;
; N/A   ; None         ; 33.191 ns  ; state[3]   ; data[1] ; clk        ;
; N/A   ; None         ; 33.172 ns  ; state[4]   ; data[2] ; clk        ;
; N/A   ; None         ; 33.101 ns  ; counter[3] ; data[2] ; clk        ;
; N/A   ; None         ; 33.061 ns  ; state[5]   ; data[2] ; clk        ;
; N/A   ; None         ; 33.061 ns  ; state[0]   ; data[1] ; clk        ;
; N/A   ; None         ; 33.005 ns  ; state[4]   ; data[6] ; clk        ;
; N/A   ; None         ; 32.975 ns  ; state[3]   ; data[2] ; clk        ;
; N/A   ; None         ; 32.934 ns  ; counter[3] ; data[6] ; clk        ;
; N/A   ; None         ; 32.932 ns  ; state[7]   ; data[1] ; clk        ;
; N/A   ; None         ; 32.894 ns  ; state[5]   ; data[6] ; clk        ;
; N/A   ; None         ; 32.869 ns  ; state[9]   ; data[1] ; clk        ;
; N/A   ; None         ; 32.845 ns  ; state[0]   ; data[2] ; clk        ;
; N/A   ; None         ; 32.829 ns  ; counter[6] ; data[1] ; clk        ;
; N/A   ; None         ; 32.808 ns  ; state[3]   ; data[6] ; clk        ;
; N/A   ; None         ; 32.716 ns  ; state[7]   ; data[2] ; clk        ;
; N/A   ; None         ; 32.678 ns  ; state[0]   ; data[6] ; clk        ;
; N/A   ; None         ; 32.653 ns  ; state[9]   ; data[2] ; clk        ;
; N/A   ; None         ; 32.613 ns  ; counter[6] ; data[2] ; clk        ;
; N/A   ; None         ; 32.549 ns  ; state[7]   ; data[6] ; clk        ;
; N/A   ; None         ; 32.486 ns  ; state[9]   ; data[6] ; clk        ;
; N/A   ; None         ; 32.446 ns  ; counter[6] ; data[6] ; clk        ;
; N/A   ; None         ; 32.106 ns  ; state[2]   ; data[4] ; clk        ;
; N/A   ; None         ; 31.959 ns  ; counter[2] ; data[4] ; clk        ;
; N/A   ; None         ; 31.890 ns  ; counter[5] ; data[4] ; clk        ;
; N/A   ; None         ; 31.805 ns  ; counter[0] ; data[4] ; clk        ;
; N/A   ; None         ; 31.718 ns  ; state[2]   ; data[3] ; clk        ;
; N/A   ; None         ; 31.707 ns  ; counter[4] ; data[4] ; clk        ;
; N/A   ; None         ; 31.629 ns  ; counter[1] ; data[4] ; clk        ;
; N/A   ; None         ; 31.571 ns  ; counter[2] ; data[3] ; clk        ;
; N/A   ; None         ; 31.514 ns  ; state[2]   ; data[0] ; clk        ;
; N/A   ; None         ; 31.502 ns  ; counter[5] ; data[3] ; clk        ;
; N/A   ; None         ; 31.501 ns  ; state[2]   ; data[5] ; clk        ;
; N/A   ; None         ; 31.417 ns  ; counter[0] ; data[3] ; clk        ;
; N/A   ; None         ; 31.327 ns  ; state[4]   ; data[4] ; clk        ;
; N/A   ; None         ; 31.325 ns  ; counter[2] ; data[0] ; clk        ;
; N/A   ; None         ; 31.319 ns  ; counter[4] ; data[3] ; clk        ;
; N/A   ; None         ; 31.312 ns  ; counter[2] ; data[5] ; clk        ;
; N/A   ; None         ; 31.256 ns  ; counter[3] ; data[4] ; clk        ;
; N/A   ; None         ; 31.256 ns  ; counter[5] ; data[0] ; clk        ;
; N/A   ; None         ; 31.243 ns  ; counter[5] ; data[5] ; clk        ;
; N/A   ; None         ; 31.241 ns  ; counter[1] ; data[3] ; clk        ;
; N/A   ; None         ; 31.216 ns  ; state[5]   ; data[4] ; clk        ;
; N/A   ; None         ; 31.171 ns  ; counter[0] ; data[0] ; clk        ;
; N/A   ; None         ; 31.158 ns  ; counter[0] ; data[5] ; clk        ;
; N/A   ; None         ; 31.130 ns  ; state[3]   ; data[4] ; clk        ;
; N/A   ; None         ; 31.073 ns  ; counter[4] ; data[0] ; clk        ;
; N/A   ; None         ; 31.060 ns  ; counter[4] ; data[5] ; clk        ;
; N/A   ; None         ; 31.000 ns  ; state[0]   ; data[4] ; clk        ;
; N/A   ; None         ; 30.995 ns  ; counter[1] ; data[0] ; clk        ;
; N/A   ; None         ; 30.982 ns  ; counter[1] ; data[5] ; clk        ;
; N/A   ; None         ; 30.939 ns  ; state[4]   ; data[3] ; clk        ;
; N/A   ; None         ; 30.871 ns  ; state[7]   ; data[4] ; clk        ;
; N/A   ; None         ; 30.868 ns  ; counter[3] ; data[3] ; clk        ;
; N/A   ; None         ; 30.828 ns  ; state[5]   ; data[3] ; clk        ;
; N/A   ; None         ; 30.808 ns  ; state[9]   ; data[4] ; clk        ;
; N/A   ; None         ; 30.768 ns  ; counter[6] ; data[4] ; clk        ;
; N/A   ; None         ; 30.742 ns  ; state[3]   ; data[3] ; clk        ;
; N/A   ; None         ; 30.735 ns  ; state[4]   ; data[0] ; clk        ;
; N/A   ; None         ; 30.722 ns  ; state[4]   ; data[5] ; clk        ;
; N/A   ; None         ; 30.624 ns  ; state[5]   ; data[0] ; clk        ;
; N/A   ; None         ; 30.622 ns  ; counter[3] ; data[0] ; clk        ;
; N/A   ; None         ; 30.612 ns  ; state[0]   ; data[3] ; clk        ;
; N/A   ; None         ; 30.611 ns  ; state[5]   ; data[5] ; clk        ;
; N/A   ; None         ; 30.609 ns  ; counter[3] ; data[5] ; clk        ;
; N/A   ; None         ; 30.538 ns  ; state[3]   ; data[0] ; clk        ;
; N/A   ; None         ; 30.525 ns  ; state[3]   ; data[5] ; clk        ;
; N/A   ; None         ; 30.483 ns  ; state[7]   ; data[3] ; clk        ;
; N/A   ; None         ; 30.420 ns  ; state[9]   ; data[3] ; clk        ;
; N/A   ; None         ; 30.408 ns  ; state[0]   ; data[0] ; clk        ;
; N/A   ; None         ; 30.395 ns  ; state[0]   ; data[5] ; clk        ;
; N/A   ; None         ; 30.380 ns  ; counter[6] ; data[3] ; clk        ;
; N/A   ; None         ; 30.279 ns  ; state[7]   ; data[0] ; clk        ;
; N/A   ; None         ; 30.266 ns  ; state[7]   ; data[5] ; clk        ;
; N/A   ; None         ; 30.216 ns  ; state[9]   ; data[0] ; clk        ;
; N/A   ; None         ; 30.203 ns  ; state[9]   ; data[5] ; clk        ;
; N/A   ; None         ; 30.134 ns  ; counter[6] ; data[0] ; clk        ;
; N/A   ; None         ; 30.121 ns  ; counter[6] ; data[5] ; clk        ;
; N/A   ; None         ; 26.332 ns  ; state[2]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 26.247 ns  ; state[2]   ; data[7] ; clk        ;
; N/A   ; None         ; 25.548 ns  ; state[0]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 25.463 ns  ; state[0]   ; data[7] ; clk        ;
; N/A   ; None         ; 25.274 ns  ; state[4]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 25.227 ns  ; state[3]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 25.189 ns  ; state[4]   ; data[7] ; clk        ;
; N/A   ; None         ; 25.159 ns  ; state[9]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 25.156 ns  ; state[5]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 25.142 ns  ; state[3]   ; data[7] ; clk        ;
; N/A   ; None         ; 25.074 ns  ; state[9]   ; data[7] ; clk        ;
; N/A   ; None         ; 25.071 ns  ; state[5]   ; data[7] ; clk        ;
; N/A   ; None         ; 24.878 ns  ; state[7]   ; lcd_rw  ; clk        ;
; N/A   ; None         ; 24.793 ns  ; state[7]   ; data[7] ; clk        ;
; N/A   ; None         ; 22.567 ns  ; state[2]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 21.788 ns  ; state[4]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 21.677 ns  ; state[5]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 21.591 ns  ; state[3]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 21.461 ns  ; state[0]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 21.332 ns  ; state[7]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 21.269 ns  ; state[9]   ; lcd_rs  ; clk        ;
; N/A   ; None         ; 14.360 ns  ; clk_int    ; clk_out ; clk        ;
; N/A   ; None         ; 13.788 ns  ; lcd_e~reg0 ; lcd_e   ; clk        ;
+-------+--------------+------------+------------+---------+------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version
    Info: Processing started: Tue Aug 17 02:00:29 2010
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off charlcd1 -c charlcd1 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 26 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected ripple clock "clkcnt[14]" as buffer
    Info: Detected ripple clock "clkcnt[15]" as buffer
    Info: Detected ripple clock "clkcnt[12]" as buffer
    Info: Detected ripple clock "clkcnt[13]" as buffer
    Info: Detected ripple clock "clkcnt[11]" as buffer
    Info: Detected ripple clock "clkcnt[10]" as buffer
    Info: Detected ripple clock "clkcnt[9]" as buffer
    Info: Detected ripple clock "clkcnt[8]" as buffer
    Info: Detected ripple clock "clkcnt[7]" as buffer
    Info: Detected ripple clock "clkcnt[6]" as buffer
    Info: Detected ripple clock "clkcnt[4]" as buffer
    Info: Detected ripple clock "clkcnt[5]" as buffer
    Info: Detected ripple clock "clkcnt[2]" as buffer
    Info: Detected ripple clock "clkcnt[1]" as buffer
    Info: Detected ripple clock "clkcnt[0]" as buffer
    Info: Detected ripple clock "clkcnt[3]" as buffer
    Info: Detected gated clock "Equal0~3" as buffer
    Info: Detected gated clock "Equal0~2" as buffer
    Info: Detected gated clock "Equal0~1" as buffer
    Info: Detected gated clock "Equal0~0" as buffer
    Info: Detected ripple clock "clkcnt[17]" as buffer
    Info: Detected ripple clock "clkcnt[18]" as buffer
    Info: Detected ripple clock "clkcnt[16]" as buffer
    Info: Detected gated clock "Equal0" as buffer
    Info: Detected ripple clock "clkdiv" as buffer
    Info: Detected ripple clock "clk_int" as buffer
Info: Clock "clk" has Internal fmax of 160.46 MHz between source register "state[2]" and destination register "counter[3]" (period= 6.232 ns)
    Info: + Longest register to register delay is 4.605 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X25_Y8_N9; Fanout = 5; REG Node = 'state[2]'
        Info: 2: + IC(1.899 ns) + CELL(0.202 ns) = 2.101 ns; Loc. = LCCOMB_X19_Y10_N12; Fanout = 6; COMB Node = 'Equal7~0'
        Info: 3: + IC(0.415 ns) + CELL(0.206 ns) = 2.722 ns; Loc. = LCCOMB_X19_Y10_N28; Fanout = 7; COMB Node = 'counter[2]~36'
        Info: 4: + IC(1.028 ns) + CELL(0.855 ns) = 4.605 ns; Loc. = LCFF_X20_Y11_N11; Fanout = 13; REG Node = 'counter[3]'
        Info: Total cell delay = 1.263 ns ( 27.43 % )
        Info: Total interconnect delay = 3.342 ns ( 72.57 % )
    Info: - Smallest clock skew is -1.363 ns
        Info: + Shortest clock path from clock "clk" to destination register is 11.357 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.926 ns) + CELL(0.970 ns) = 3.036 ns; Loc. = LCFF_X1_Y5_N17; Fanout = 3; REG Node = 'clkcnt[17]'
            Info: 3: + IC(1.139 ns) + CELL(0.370 ns) = 4.545 ns; Loc. = LCCOMB_X1_Y6_N12; Fanout = 20; COMB Node = 'Equal0'
            Info: 4: + IC(0.334 ns) + CELL(0.970 ns) = 5.849 ns; Loc. = LCFF_X1_Y6_N1; Fanout = 3; REG Node = 'clkdiv'
            Info: 5: + IC(1.450 ns) + CELL(0.970 ns) = 8.269 ns; Loc. = LCFF_X3_Y3_N5; Fanout = 3; REG Node = 'clk_int'
            Info: 6: + IC(1.570 ns) + CELL(0.000 ns) = 9.839 ns; Loc. = CLKCTRL_G3; Fanout = 19; COMB Node = 'clk_int~clkctrl'
            Info: 7: + IC(0.852 ns) + CELL(0.666 ns) = 11.357 ns; Loc. = LCFF_X20_Y11_N11; Fanout = 13; REG Node = 'counter[3]'
            Info: Total cell delay = 5.086 ns ( 44.78 % )
            Info: Total interconnect delay = 6.271 ns ( 55.22 % )
        Info: - Longest clock path from clock "clk" to source register is 12.720 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.926 ns) + CELL(0.970 ns) = 3.036 ns; Loc. = LCFF_X1_Y5_N7; Fanout = 3; REG Node = 'clkcnt[12]'
            Info: 3: + IC(1.116 ns) + CELL(0.616 ns) = 4.768 ns; Loc. = LCCOMB_X1_Y6_N2; Fanout = 1; COMB Node = 'Equal0~3'
            Info: 4: + IC(0.373 ns) + CELL(0.206 ns) = 5.347 ns; Loc. = LCCOMB_X1_Y6_N6; Fanout = 1; COMB Node = 'Equal0~4'
            Info: 5: + IC(0.365 ns) + CELL(0.206 ns) = 5.918 ns; Loc. = LCCOMB_X1_Y6_N12; Fanout = 20; COMB Node = 'Equal0'
            Info: 6: + IC(0.334 ns) + CELL(0.970 ns) = 7.222 ns; Loc. = LCFF_X1_Y6_N1; Fanout = 3; REG Node = 'clkdiv'
            Info: 7: + IC(1.450 ns) + CELL(0.970 ns) = 9.642 ns; Loc. = LCFF_X3_Y3_N5; Fanout = 3; REG Node = 'clk_int'
            Info: 8: + IC(1.570 ns) + CELL(0.000 ns) = 11.212 ns; Loc. = CLKCTRL_G3; Fanout = 19; COMB Node = 'clk_int~clkctrl'
            Info: 9: + IC(0.842 ns) + CELL(0.666 ns) = 12.720 ns; Loc. = LCFF_X25_Y8_N9; Fanout = 5; REG Node = 'state[2]'
            Info: Total cell delay = 5.744 ns ( 45.16 % )
            Info: Total interconnect delay = 6.976 ns ( 54.84 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Micro setup delay of destination is -0.040 ns
Warning: Circuit may not operate. Detected 28 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "clk_int" and destination pin or register "clk_int" for clock "clk" (Hold time is 874 ps)
    Info: + Largest clock skew is 1.373 ns
        Info: + Longest clock path from clock "clk" to destination register is 9.338 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.926 ns) + CELL(0.970 ns) = 3.036 ns; Loc. = LCFF_X1_Y5_N7; Fanout = 3; REG Node = 'clkcnt[12]'
            Info: 3: + IC(1.116 ns) + CELL(0.616 ns) = 4.768 ns; Loc. = LCCOMB_X1_Y6_N2; Fanout = 1; COMB Node = 'Equal0~3'
            Info: 4: + IC(0.373 ns) + CELL(0.206 ns) = 5.347 ns; Loc. = LCCOMB_X1_Y6_N6; Fanout = 1; COMB Node = 'Equal0~4'
            Info: 5: + IC(0.365 ns) + CELL(0.206 ns) = 5.918 ns; Loc. = LCCOMB_X1_Y6_N12; Fanout = 20; COMB Node = 'Equal0'
            Info: 6: + IC(0.334 ns) + CELL(0.970 ns) = 7.222 ns; Loc. = LCFF_X1_Y6_N1; Fanout = 3; REG Node = 'clkdiv'
            Info: 7: + IC(1.450 ns) + CELL(0.666 ns) = 9.338 ns; Loc. = LCFF_X3_Y3_N5; Fanout = 3; REG Node = 'clk_int'
            Info: Total cell delay = 4.774 ns ( 51.12 % )
            Info: Total interconnect delay = 4.564 ns ( 48.88 % )
        Info: - Shortest clock path from clock "clk" to source register is 7.965 ns
            Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 19; CLK Node = 'clk'
            Info: 2: + IC(0.926 ns) + CELL(0.970 ns) = 3.036 ns; Loc. = LCFF_X1_Y5_N17; Fanout = 3; REG Node = 'clkcnt[17]'
            Info: 3: + IC(1.139 ns) + CELL(0.370 ns) = 4.545 ns; Loc. = LCCOMB_X1_Y6_N12; Fanout = 20; COMB Node = 'Equal0'
            Info: 4: + IC(0.334 ns) + CELL(0.970 ns) = 5.849 ns; Loc. = LCFF_X1_Y6_N1; Fanout = 3; REG Node = 'clkdiv'
            Info: 5: + IC(1.450 ns) + CELL(0.666 ns) = 7.965 ns; Loc. = LCFF_X3_Y3_N5; Fanout = 3; REG Node = 'clk_int'
            Info: Total cell delay = 4.116 ns ( 51.68 % )
            Info: Total interconnect delay = 3.849 ns ( 48.32 % )
    Info: - Micro clock to output delay of source is 0.304 ns
    Info: - Shortest register to register delay is 0.501 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X3_Y3_N5; Fanout = 3; REG Node = 'clk_int'
        Info: 2: + IC(0.000 ns) + CELL(0.393 ns) = 0.393 ns; Loc. = LCCOMB_X3_Y3_N4; Fanout = 1; COMB Node = 'clk_int~0'
        Info: 3: + IC(0.000 ns) + CELL(0.108 ns) = 0.501 ns; Loc. = LCFF_X3_Y3_N5; Fanout = 3; REG Node = 'clk_int'
        Info: Total cell delay = 0.501 ns ( 100.00 % )
    Info: + Micro hold delay of destination is 0.306 ns
Info: tco from clock "clk" to destination pin "data[1]" through register "state[2]" is 34.167 ns
    Info: + Longest clock path from clock "clk" to source register is 12.720 ns
        Info: 1: + IC(0.000 ns) + CELL(1.140 ns) = 1.140 ns; Loc. = PIN_23; Fanout = 19; CLK Node = 'clk'
        Info: 2: + IC(0.926 ns) + CELL(0.970 ns) = 3.036 ns; Loc. = LCFF_X1_Y5_N7; Fanout = 3; REG Node = 'clkcnt[12]'
        Info: 3: + IC(1.116 ns) + CELL(0.616 ns) = 4.768 ns; Loc. = LCCOMB_X1_Y6_N2; Fanout = 1; COMB Node = 'Equal0~3'
        Info: 4: + IC(0.373 ns) + CELL(0.206 ns) = 5.347 ns; Loc. = LCCOMB_X1_Y6_N6; Fanout = 1; COMB Node = 'Equal0~4'
        Info: 5: + IC(0.365 ns) + CELL(0.206 ns) = 5.918 ns; Loc. = LCCOMB_X1_Y6_N12; Fanout = 20; COMB Node = 'Equal0'
        Info: 6: + IC(0.334 ns) + CELL(0.970 ns) = 7.222 ns; Loc. = LCFF_X1_Y6_N1; Fanout = 3; REG Node = 'clkdiv'
        Info: 7: + IC(1.450 ns) + CELL(0.970 ns) = 9.642 ns; Loc. = LCFF_X3_Y3_N5; Fanout = 3; REG Node = 'clk_int'
        Info: 8: + IC(1.570 ns) + CELL(0.000 ns) = 11.212 ns; Loc. = CLKCTRL_G3; Fanout = 19; COMB Node = 'clk_int~clkctrl'
        Info: 9: + IC(0.842 ns) + CELL(0.666 ns) = 12.720 ns; Loc. = LCFF_X25_Y8_N9; Fanout = 5; REG Node = 'state[2]'
        Info: Total cell delay = 5.744 ns ( 45.16 % )
        Info: Total interconnect delay = 6.976 ns ( 54.84 % )
    Info: + Micro clock to output delay of source is 0.304 ns
    Info: + Longest register to pin delay is 21.143 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X25_Y8_N9; Fanout = 5; REG Node = 'state[2]'
        Info: 2: + IC(1.899 ns) + CELL(0.202 ns) = 2.101 ns; Loc. = LCCOMB_X19_Y10_N12; Fanout = 6; COMB Node = 'Equal7~0'
        Info: 3: + IC(0.414 ns) + CELL(0.206 ns) = 2.721 ns; Loc. = LCCOMB_X19_Y10_N6; Fanout = 13; COMB Node = 'Equal1~0'
        Info: 4: + IC(1.140 ns) + CELL(0.370 ns) = 4.231 ns; Loc. = LCCOMB_X19_Y8_N10; Fanout = 9; COMB Node = 'char_addr~23'
        Info: 5: + IC(1.182 ns) + CELL(0.651 ns) = 6.064 ns; Loc. = LCCOMB_X20_Y9_N14; Fanout = 1; COMB Node = 'Add2~5'
        Info: 6: + IC(1.879 ns) + CELL(0.646 ns) = 8.589 ns; Loc. = LCCOMB_X25_Y8_N12; Fanout = 3; COMB Node = 'char_addr[5]~36'
        Info: 7: + IC(1.845 ns) + CELL(0.202 ns) = 10.636 ns; Loc. = LCCOMB_X20_Y10_N18; Fanout = 5; COMB Node = 'data[1]~95'
        Info: 8: + IC(1.498 ns) + CELL(0.615 ns) = 12.749 ns; Loc. = LCCOMB_X24_Y9_N10; Fanout = 1; COMB Node = 'data[1]~96'
        Info: 9: + IC(1.468 ns) + CELL(0.651 ns) = 14.868 ns; Loc. = LCCOMB_X20_Y10_N4; Fanout = 1; COMB Node = 'data[1]~97'
        Info: 10: + IC(3.169 ns) + CELL(3.106 ns) = 21.143 ns; Loc. = PIN_41; Fanout = 0; PIN Node = 'data[1]'
        Info: Total cell delay = 6.649 ns ( 31.45 % )
        Info: Total interconnect delay = 14.494 ns ( 68.55 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 144 megabytes
    Info: Processing ended: Tue Aug 17 02:00:31 2010
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


