<?xml version="1.0" encoding="UTF-8"?>
<ipxact:component xmlns:ipxact="http://www.accellera.org/XMLSchema/IPXACT/1685-2014" xmlns:snps="http://www.synopsys.com/SPIRIT-snps" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.accellera.org/XMLSchema/IPXACT/1685-2014 http://www.accellera.org/XMLSchema/IPXACT/1685-2014/index.xsd">
   <ipxact:vendor>Intel</ipxact:vendor>
   <ipxact:library>Intel</ipxact:library>
   <ipxact:name>hqm_sip</ipxact:name>
   <ipxact:version>1.0</ipxact:version>
   <ipxact:busInterfaces>
      <ipxact:busInterface>
         <ipxact:name>dvp_apb4</ipxact:name>
         <ipxact:busType vendor="Amba" library="Intel" name="APB4" version="2.0_r1.0__vC_r1.0"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Amba" library="Intel" name="APB4_rtl" version="2.0_r1.0__vC_r1.0"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>PADDR</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>dvp_paddr</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>PSELx</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>dvp_psel</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>PENABLE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>dvp_penable</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>PWRITE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>dvp_pwrite</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>PWDATA</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>dvp_pwdata</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>PSTRB</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>dvp_pstrb</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>PPROT</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>dvp_pprot</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>PREADY</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>dvp_pready</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>PSLVERR</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>dvp_pslverr</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>PRDATA</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>dvp_prdata</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Amba_Intel_APB4_2.0_r1.0__vC_r1.0.xml">
               <snps:interfaceParameter>
                  <name>PADDR_WIDTH</name>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PDATA_WIDTH</name>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PSEL_WIDTH</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>dvp_ctf</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="CTF::Signals" version="1.0_r1.1__v1.0_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="CTF::Signals_rtl" version="1.0_r1.1__v1.0_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>trig_fabric_out</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>atrig_fabric_out</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>trig_fabric_out_ack</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>ftrig_fabric_out_ack</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>trig_fabric_in</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>ftrig_fabric_in</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>trig_fabric_in_ack</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>atrig_fabric_in_ack</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_CTF::Signals_1.0_r1.1__v1.0_r1.1.xml">
               <snps:interfaceParameter>
                  <name>TRIGFABWIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_TRIGFABWIDTH</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>dvp_dsp_inside</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::DFX::DSP_INSIDE" version="2.0_r1.2__v2.0_r1.2"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::DFX::DSP_INSIDE_rtl" version="2.0_r1.2__v2.0_r1.2"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>DFX_SECURE_POLICY</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdfx_security_policy</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>EARLYBOOT_EXIT</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdfx_earlyboot_debug_exit</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>POLICY_UPDATE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdfx_policy_update</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>DEBUG_CAPABILITIES_ENABLING</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdfx_debug_cap</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>DEBUG_CAPABILITIES_ENABLING_VALID</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdfx_debug_cap_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::DFX::DSP_INSIDE_2.0_r1.2__v2.0_r1.2.xml">
               <snps:interfaceParameter>
                  <name>DFX_SECURE_WIDTH</name>
                  <snps:attribute name="Value">8</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>dvp_dtf</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="DTF::Signals" version="1.4_r1.2__v1.4_r1.2"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="DTF::Signals_rtl" version="1.4_r1.2__v1.4_r1.2"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>adtf_dnstream_header_out</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>adtf_dnstream_header</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>adtf_dnstream_data_out</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>adtf_dnstream_data</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>adtf_dnstream_valid_out</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>adtf_dnstream_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>fdtf_upstream_credit_in</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdtf_upstream_credit</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>fdtf_upstream_active_in</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdtf_upstream_active</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>fdtf_upstream_sync_in</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdtf_upstream_sync</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:mirroredSlave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_DTF::Signals_1.4_r1.2__v1.4_r1.2.xml">
               <snps:attribute name="MinConsumers">1</snps:attribute>
               <snps:interfaceParameter>
                  <name>DTF_DATA_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_DTF_DATA_WIDTH</snps:attribute>
                  <snps:attribute name="Value">64</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DTF_HEADER_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_DTF_HEADER_WIDTH</snps:attribute>
                  <snps:attribute name="Value">25</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DTF_ISO_INTERFACE</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DTF_PG_INTERFACE</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>dvp_dtf_clock</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="DTF::Clock" version="1.4_r1.2__v1.4_r1.2"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="DTF::Clock_rtl" version="1.4_r1.2__v1.4_r1.2"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>fdtf_clk</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdtf_clk</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>fdtf_cry_clk</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdtf_cry_clk</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_DTF::Clock_1.4_r1.2__v1.4_r1.2.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>dvp_dtf_misc</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="DTF::Misc" version="1.4_r1.2__v1.4_r1.2"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="DTF::Misc_rtl" version="1.4_r1.2__v1.4_r1.2"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>fdtf_survive_mode</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdtf_survive_mode</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>fdtf_fast_cnt_width</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdtf_fast_cnt_width</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>fdtf_packetizer_mid_N</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdtf_packetizer_mid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>fdtf_packetizer_cid_N</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdtf_packetizer_cid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:mirroredSlave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_DTF::Misc_1.4_r1.2__v1.4_r1.2.xml">
               <snps:attribute name="MinConsumers">1</snps:attribute>
               <snps:interfaceParameter>
                  <name>DTF_DATA_WIDTH</name>
                  <snps:attribute name="Value">64</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DTF_HEADER_WIDTH</name>
                  <snps:attribute name="Value">25</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DTF_ISO_INTERFACE</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DTF_PG_INTERFACE</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>dvp_dtf_reset</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="DTF::Reset" version="1.4_r1.2__v1.4_r1.2"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="DTF::Reset_rtl" version="1.4_r1.2__v1.4_r1.2"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>fdtf_rst_b</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdtf_rst_b</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_DTF::Reset_1.4_r1.2__v1.4_r1.2.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>iosf_sideband</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::SB" version="1.4_r1.3__v1.4_r1.3"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::SB_rtl" version="1.4_r1.3__v1.4_r1.3"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>MNPPUT</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_mnpput</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>MPCPUT</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_mpcput</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>MNPCUP</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_mnpcup</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>MPCCUP</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_mpccup</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>MEOM</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_meom</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>MPAYLOAD</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_mpayload</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>MPARITY</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_mparity</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>TNPPUT</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_tnpput</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>TPCPUT</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_tpcput</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>TNPCUP</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_tnpcup</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>TPCCUP</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_tpccup</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>TEOM</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_teom</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>TPAYLOAD</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_tpayload</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>TPARITY</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_tparity</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>SIDE_ISM_FABRIC</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_side_ism_fabric</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>SIDE_ISM_AGENT</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>gpsb_side_ism_agent</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::SB_1.4_r1.3__v1.4_r1.3.xml">
               <snps:interfaceParameter>
                  <name>ARRAY_DIM0_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM0_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM1_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM1_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>INST_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MESSAGEPAYLOADWIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SBE_DATAWIDTH</snps:attribute>
                  <snps:attribute name="Value">8</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SB_PARITY_REQUIRED</name>
                  <snps:attribute name="InterfaceLink">HQM_SBE_PARITY_REQUIRED</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM0_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM0_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM1_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM1_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>iosf_sideband_clock</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::SB::Clock" version="1.4_r1.3__v1.4_r1.3"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::SB::Clock_rtl" version="1.4_r1.3__v1.4_r1.3"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>SIDE_CLK</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>side_clk</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::SB::Clock_1.4_r1.3__v1.4_r1.3.xml">
               <snps:interfaceParameter>
                  <name>ARRAY_DIM0_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM0_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM1_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM1_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>INST_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM0_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM0_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM1_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM1_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>iosf_sideband_idstraps</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::SB::IdStraps" version="1.4_r1.3__v1.4_r1.3"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::SB::IdStraps_rtl" version="1.4_r1.3__v1.4_r1.3"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>my_sb_id</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>strap_hqm_gpsb_srcid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>aer_destid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>strap_hqm_err_sb_dstid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>pcie_err_destid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>strap_hqm_do_serr_dstid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::SB::IdStraps_1.4_r1.3__v1.4_r1.3.xml">
               <snps:interfaceParameter>
                  <name>AER_DESTID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>AER_SRCID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM0_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM0_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM1_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM1_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FUSE_CONTOLLER_DESTID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FUSE_CONTROLLER_SRCID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>INST_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>LPC_DESTID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>LPC_SRCID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MCA_DESTID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MCA_SRCID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MY_SB_ID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_ERR_DESTID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_ERR_SRCID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PMON_DESTID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PMON_SRCID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PMU_DESTID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PMU_SRCID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SMI_DESTID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SMI_SRCID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SOFT_STRAP_CONTROLLER_DESTID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SOFT_STRAP_CONTROLLER_SRCID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SPI_DESTID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SPI_SRCID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TIME_SYNC_DESTID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TIME_SYNC_SRCID</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM0_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM0_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM1_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM1_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>iosf_sideband_pok</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::SB::Pok" version="1.4_r1.3__v1.4_r1.3"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::SB::Pok_rtl" version="1.4_r1.3__v1.4_r1.3"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>SIDE_POK</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>side_pok</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::SB::Pok_1.4_r1.3__v1.4_r1.3.xml">
               <snps:interfaceParameter>
                  <name>ARRAY_DIM0_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM0_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM1_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM1_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>INST_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM0_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM0_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM1_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM1_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>iosf_sideband_power</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::SB::Power" version="1.4_r1.3__v1.4_r1.3"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::SB::Power_rtl" version="1.4_r1.3__v1.4_r1.3"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>SIDE_CLKREQ</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>side_clkreq</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>SIDE_CLKACK</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>side_clkack</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::SB::Power_1.4_r1.3__v1.4_r1.3.xml">
               <snps:interfaceParameter>
                  <name>ARRAY_DIM0_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM0_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM1_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM1_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>INST_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM0_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM0_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM1_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM1_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>iosf_sideband_reset</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::SB::Reset" version="1.4_r1.3__v1.4_r1.3"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::SB::Reset_rtl" version="1.4_r1.3__v1.4_r1.3"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>SIDE_RST_B</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>side_rst_b</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::SB::Reset_1.4_r1.3__v1.4_r1.3.xml">
               <snps:interfaceParameter>
                  <name>ARRAY_DIM0_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM0_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM1_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ARRAY_DIM1_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>INST_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM0_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM0_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM1_LSB</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VECTOR_DIM1_SIZE</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>iosf_sideband_wake</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="wake_intf" version="1.0__1.0"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="wake_intf_rtl" version="1.0__1.0"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>PG_WAKE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>side_pwrgate_pmc_wake</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_wake_intf_1.0__1.0.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>prim_clock_req_ack</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="CLOCK_REQ_ACK" version="2.0_r1.0__v2.0_r1.0"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="CLOCK_REQ_ACK_rtl" version="2.0_r1.0__v2.0_r1.0"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>CLKREQ</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>prim_clkreq</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>CLKACK</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>prim_clkack</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_CLOCK_REQ_ACK_2.0_r1.0__v2.0_r1.0.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>prim_reset</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="Reset" version="1.0_r1.1__v1.0_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="Reset_rtl" version="1.0_r1.1__v1.0_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>VCC_PWRGOOD_RST_B</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>powergood_rst_b</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>VCC_LOGIC_RST_B</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>prim_rst_b</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>CG_WAKE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>pma_safemode</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>PG_WAKE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>prim_pwrgate_pmc_wake</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_Reset_1.0_r1.1__v1.0_r1.1.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>rtdr_iosfsb_ism</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::DFX::RTDR" version="1.5_r1.1__v1.5_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::DFX::RTDR_rtl" version="1.5_r1.1__v1.5_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_IRDEC</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_iosfsb_ism_irdec</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_CAPTURE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_iosfsb_ism_capturedr</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_SHIFT</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_iosfsb_ism_shiftdr</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_UPDATE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_iosfsb_ism_updatedr</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_TDI</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_iosfsb_ism_tdi</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_TDO</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_iosfsb_ism_tdo</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::DFX::RTDR_1.5_r1.1__v1.5_r1.1.xml">
               <snps:interfaceParameter>
                  <name>CTRL_TDI_WIDTH</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_RTDR</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_TDO</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>rtdr_iosfsb_ism_clock</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::DFX::RTDR::Clock" version="1.5_r1.1__v1.5_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::DFX::RTDR::Clock_rtl" version="1.5_r1.1__v1.5_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_TCK</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_iosfsb_ism_tck</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::DFX::RTDR::Clock_1.5_r1.1__v1.5_r1.1.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>rtdr_iosfsb_ism_reset</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::DFX::RTDR::Reset" version="1.5_r1.1__v1.5_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::DFX::RTDR::Reset_rtl" version="1.5_r1.1__v1.5_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_PWRGOOD_RST_B</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_iosfsb_ism_trst_b</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::DFX::RTDR::Reset_1.5_r1.1__v1.5_r1.1.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>rtdr_tapconfig</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::DFX::RTDR" version="1.5_r1.1__v1.5_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::DFX::RTDR_rtl" version="1.5_r1.1__v1.5_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_IRDEC</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_tapconfig_irdec</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_CAPTURE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_tapconfig_capturedr</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_SHIFT</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_tapconfig_shiftdr</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_UPDATE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_tapconfig_updatedr</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_TDI</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_tapconfig_tdi</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_TDO</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_tapconfig_tdo</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::DFX::RTDR_1.5_r1.1__v1.5_r1.1.xml">
               <snps:interfaceParameter>
                  <name>CTRL_TDI_WIDTH</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_RTDR</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_TDO</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>rtdr_tapconfig_clock</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::DFX::RTDR::Clock" version="1.5_r1.1__v1.5_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::DFX::RTDR::Clock_rtl" version="1.5_r1.1__v1.5_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_TCK</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_tapconfig_tck</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::DFX::RTDR::Clock_1.5_r1.1__v1.5_r1.1.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>rtdr_tapconfig_reset</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::DFX::RTDR::Reset" version="1.5_r1.1__v1.5_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::DFX::RTDR::Reset_rtl" version="1.5_r1.1__v1.5_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_PWRGOOD_RST_B</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_tapconfig_trst_b</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::DFX::RTDR::Reset_1.5_r1.1__v1.5_r1.1.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>rtdr_taptrigger</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::DFX::RTDR" version="1.5_r1.1__v1.5_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::DFX::RTDR_rtl" version="1.5_r1.1__v1.5_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_IRDEC</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_taptrigger_irdec</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_CAPTURE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_taptrigger_capturedr</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_SHIFT</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_taptrigger_shiftdr</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_UPDATE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_taptrigger_updatedr</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_TDI</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_taptrigger_tdi</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_TDO</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_taptrigger_tdo</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::DFX::RTDR_1.5_r1.1__v1.5_r1.1.xml">
               <snps:interfaceParameter>
                  <name>CTRL_TDI_WIDTH</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_RTDR</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_TDO</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>rtdr_taptrigger_clock</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::DFX::RTDR::Clock" version="1.5_r1.1__v1.5_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::DFX::RTDR::Clock_rtl" version="1.5_r1.1__v1.5_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_TCK</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_taptrigger_tck</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::DFX::RTDR::Clock_1.5_r1.1__v1.5_r1.1.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>rtdr_taptrigger_reset</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::DFX::RTDR::Reset" version="1.5_r1.1__v1.5_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::DFX::RTDR::Reset_rtl" version="1.5_r1.1__v1.5_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>RTDR_PWRGOOD_RST_B</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>rtdr_taptrigger_trst_b</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::DFX::RTDR::Reset_1.5_r1.1__v1.5_r1.1.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>scan</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::DFX::SCAN" version="2.4_r1.4__v2.4_r1.4"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::DFX::SCAN_rtl" version="2.4_r1.4__v2.4_r1.4"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>FSCAN_MODE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fscan_mode</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>FSCAN_RSTBYPEN</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fscan_rstbypen</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>FSCAN_BYPRST_B</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fscan_byprst_b</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>FSCAN_CLKUNGATE</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fscan_clkungate</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>FSCAN_CLKUNGATE_SYN</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fscan_clkungate_syn</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>FSCAN_LATCHOPEN</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fscan_latchopen</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>FSCAN_LATCHCLOSED_B</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fscan_latchclosed_b</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>FSCAN_RET_CTRL</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fscan_ret_ctrl</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>FSCAN_ISOL_CTRL</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fscan_isol_ctrl</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>FSCAN_ISOL_LAT_CTRL</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fscan_isol_lat_ctrl</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>FSCAN_SHIFTEN</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fscan_shiften</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::DFX::SCAN_2.4_r1.4__v2.4_r1.4.xml">
               <snps:interfaceParameter>
                  <name>NUM_BYPLATRST_B</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_BYPPST_B</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_BYPRST_B</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_CLKGENCTRL</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_CLKGENCTRLEN</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_RAM_BYPSEL</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_RSTBYPEN</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SCAN_CTL_WIDTH</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SCAN_DATA_WIDTH</name>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SCAN_INDEX</name>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SCAN_PREFIX</name>
                  <snps:attribute name="Value">hqm_</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>scan_reset</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="IOSF::DFX::SCAN::Reset" version="2.4_r1.4__v2.4_r1.4"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="IOSF::DFX::SCAN::Reset_rtl" version="2.4_r1.4__v2.4_r1.4"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>FDFX_POWERGOOD</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>fdfx_powergood</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_IOSF::DFX::SCAN::Reset_2.4_r1.4__v2.4_r1.4.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>sfi_rx_data</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="SFI::Data" version="1.0_r1.1__v1.0_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="SFI::Data_rtl" version="1.0_r1.1__v1.0_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_valid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_early_valid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_early_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_block</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_block</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_parity</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_parity</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_start</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_start</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_info_byte</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_info_byte</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_end</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_end</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_poison</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_poison</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_edb</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_edb</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_aux_parity</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_aux_parity</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_crd_rtn_valid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_crd_rtn_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_crd_rtn_fc_id</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_crd_rtn_fc_id</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_crd_rtn_vc_id</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_crd_rtn_vc_id</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_crd_rtn_value</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_crd_rtn_value</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_crd_rtn_block</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_data_crd_rtn_block</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_SFI::Data_1.0_r1.1__v1.0_r1.1.xml">
               <snps:interfaceParameter>
                  <name>BCM_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_BCM_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>BLOCK_EARLY_VLD_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_BLOCK_EARLY_VLD_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>D</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_D</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_AUX_PARITY_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_AUX_PARITY_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_CRD_GRAN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_CRD_GRAN</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_INTERLEAVE</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_INTERLEAVE</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_LAYER_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_LAYER_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_MAX_FC_VC</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_MAX_FC_VC</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_PARITY_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_PARITY_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_PASS_HDR</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_PASS_HDR</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DS</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DS</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ECRC_SUPPORT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_ECRC_SUPPORT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FATAL_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_FATAL_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FLIT_MODE_PREFIX_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_FLIT_MODE_PREFIX_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>H</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_H</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HDR_DATA_SEP</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_HDR_DATA_SEP</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HDR_MAX_FC_VC</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_HDR_MAX_FC_VC</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HGRAN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_HGRAN</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HPARITY</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_HPARITY</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>IDE_SUPPORT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_IDE_SUPPORT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>M</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_M</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MAX_CRD_CNT_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_MAX_CRD_CNT_WIDTH</snps:attribute>
                  <snps:attribute name="Value">12</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MAX_HDR_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_MAX_HDR_WIDTH</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NDCRD</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_NDCRD</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NHCRD</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_NHCRD</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_SHARED_POOLS</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_NUM_SHARED_POOLS</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_MERGED_SELECT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_PCIE_MERGED_SELECT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_SHARED_SELECT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_PCIE_SHARED_SELECT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>RBN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_RBN</snps:attribute>
                  <snps:attribute name="Value">3</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SHARED_CREDIT_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_SHARED_CREDIT_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SH_DATA_CRD_BLK_SZ</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_SH_DATA_CRD_BLK_SZ</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SH_HDR_CRD_BLK_SZ</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_SH_HDR_CRD_BLK_SZ</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TBN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_TBN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TX_CRD_REG</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_TX_CRD_REG</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VIRAL_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_VIRAL_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VR</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_VR</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_VT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>sfi_rx_globals</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="SFI::Globals" version="1.0_r1.1__v1.0_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="SFI::Globals_rtl" version="1.0_r1.1__v1.0_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>txcon_req</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_txcon_req</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>rxcon_ack</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_rxcon_ack</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>rxdiscon_nack</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_rxdiscon_nack</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>rx_empty</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_rx_empty</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_SFI::Globals_1.0_r1.1__v1.0_r1.1.xml">
               <snps:interfaceParameter>
                  <name>BCM_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_BCM_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>BLOCK_EARLY_VLD_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_BLOCK_EARLY_VLD_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>D</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_D</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_AUX_PARITY_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_AUX_PARITY_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_CRD_GRAN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_CRD_GRAN</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_INTERLEAVE</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_INTERLEAVE</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_LAYER_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_LAYER_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_MAX_FC_VC</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_MAX_FC_VC</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_PARITY_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_PARITY_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_PASS_HDR</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_PASS_HDR</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DS</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DS</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ECRC_SUPPORT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_ECRC_SUPPORT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FATAL_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_FATAL_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FLIT_MODE_PREFIX_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_FLIT_MODE_PREFIX_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>H</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_H</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HDR_DATA_SEP</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_HDR_DATA_SEP</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HDR_MAX_FC_VC</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_HDR_MAX_FC_VC</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HGRAN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_HGRAN</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HPARITY</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_HPARITY</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>IDE_SUPPORT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_IDE_SUPPORT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>M</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_M</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MAX_CRD_CNT_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_MAX_CRD_CNT_WIDTH</snps:attribute>
                  <snps:attribute name="Value">12</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MAX_HDR_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_MAX_HDR_WIDTH</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NDCRD</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_NDCRD</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NHCRD</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_NHCRD</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_SHARED_POOLS</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_NUM_SHARED_POOLS</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_MERGED_SELECT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_PCIE_MERGED_SELECT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_SHARED_SELECT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_PCIE_SHARED_SELECT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>RBN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_RBN</snps:attribute>
                  <snps:attribute name="Value">3</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SHARED_CREDIT_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_SHARED_CREDIT_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SH_DATA_CRD_BLK_SZ</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_SH_DATA_CRD_BLK_SZ</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SH_HDR_CRD_BLK_SZ</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_SH_HDR_CRD_BLK_SZ</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TBN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_TBN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TX_CRD_REG</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_TX_CRD_REG</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VIRAL_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_VIRAL_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VR</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_VR</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_VT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>sfi_rx_header</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="SFI::Header" version="1.0_r1.1__v1.0_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="SFI::Header_rtl" version="1.0_r1.1__v1.0_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_valid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_hdr_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_early_valid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_hdr_early_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_block</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_hdr_block</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>header</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_header</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_info_bytes</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_hdr_info_bytes</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_crd_rtn_valid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_hdr_crd_rtn_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_crd_rtn_fc_id</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_hdr_crd_rtn_fc_id</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_crd_rtn_vc_id</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_hdr_crd_rtn_vc_id</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_crd_rtn_value</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_hdr_crd_rtn_value</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_crd_rtn_block</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_rx_hdr_crd_rtn_block</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_SFI::Header_1.0_r1.1__v1.0_r1.1.xml">
               <snps:interfaceParameter>
                  <name>BCM_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_BCM_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>BLOCK_EARLY_VLD_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_BLOCK_EARLY_VLD_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>D</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_D</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_AUX_PARITY_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_AUX_PARITY_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_CRD_GRAN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_CRD_GRAN</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_INTERLEAVE</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_INTERLEAVE</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_LAYER_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_LAYER_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_MAX_FC_VC</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_MAX_FC_VC</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_PARITY_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_PARITY_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_PASS_HDR</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DATA_PASS_HDR</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DS</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_DS</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ECRC_SUPPORT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_ECRC_SUPPORT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FATAL_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_FATAL_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FLIT_MODE_PREFIX_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_FLIT_MODE_PREFIX_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>H</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_H</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HDR_DATA_SEP</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_HDR_DATA_SEP</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HDR_MAX_FC_VC</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_HDR_MAX_FC_VC</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HGRAN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_HGRAN</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HPARITY</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_HPARITY</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>IDE_SUPPORT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_IDE_SUPPORT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>M</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_M</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MAX_CRD_CNT_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_MAX_CRD_CNT_WIDTH</snps:attribute>
                  <snps:attribute name="Value">12</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MAX_HDR_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_MAX_HDR_WIDTH</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NDCRD</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_NDCRD</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NHCRD</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_NHCRD</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_SHARED_POOLS</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_NUM_SHARED_POOLS</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_MERGED_SELECT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_PCIE_MERGED_SELECT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_SHARED_SELECT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_PCIE_SHARED_SELECT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>RBN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_RBN</snps:attribute>
                  <snps:attribute name="Value">3</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SHARED_CREDIT_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_SHARED_CREDIT_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SH_DATA_CRD_BLK_SZ</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_SH_DATA_CRD_BLK_SZ</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SH_HDR_CRD_BLK_SZ</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_SH_HDR_CRD_BLK_SZ</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TBN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_TBN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TX_CRD_REG</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_TX_CRD_REG</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VIRAL_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_VIRAL_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VR</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_VR</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_RX_VT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>sfi_tx_data</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="SFI::Data" version="1.0_r1.1__v1.0_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="SFI::Data_rtl" version="1.0_r1.1__v1.0_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_valid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_early_valid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_early_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_block</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_block</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_parity</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_parity</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_start</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_start</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_info_byte</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_info_byte</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_end</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_end</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_poison</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_poison</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_edb</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_edb</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_aux_parity</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_aux_parity</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_crd_rtn_valid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_crd_rtn_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_crd_rtn_fc_id</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_crd_rtn_fc_id</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_crd_rtn_vc_id</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_crd_rtn_vc_id</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_crd_rtn_value</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_crd_rtn_value</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>data_crd_rtn_block</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_data_crd_rtn_block</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:mirroredSlave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_SFI::Data_1.0_r1.1__v1.0_r1.1.xml">
               <snps:attribute name="MinConsumers">1</snps:attribute>
               <snps:interfaceParameter>
                  <name>BCM_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_BCM_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>BLOCK_EARLY_VLD_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_BLOCK_EARLY_VLD_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>D</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_D</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_AUX_PARITY_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_AUX_PARITY_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_CRD_GRAN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_CRD_GRAN</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_INTERLEAVE</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_INTERLEAVE</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_LAYER_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_LAYER_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_MAX_FC_VC</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_MAX_FC_VC</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_PARITY_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_PARITY_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_PASS_HDR</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_PASS_HDR</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DS</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DS</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ECRC_SUPPORT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_ECRC_SUPPORT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FATAL_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_FATAL_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FLIT_MODE_PREFIX_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_FLIT_MODE_PREFIX_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>H</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_H</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HDR_DATA_SEP</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_HDR_DATA_SEP</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HDR_MAX_FC_VC</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_HDR_MAX_FC_VC</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HGRAN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_HGRAN</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HPARITY</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_HPARITY</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>IDE_SUPPORT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_IDE_SUPPORT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>M</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_M</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MAX_CRD_CNT_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_MAX_CRD_CNT_WIDTH</snps:attribute>
                  <snps:attribute name="Value">12</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MAX_HDR_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_MAX_HDR_WIDTH</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NDCRD</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_NDCRD</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NHCRD</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_NHCRD</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_SHARED_POOLS</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_NUM_SHARED_POOLS</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_MERGED_SELECT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_PCIE_MERGED_SELECT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_SHARED_SELECT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_PCIE_SHARED_SELECT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>RBN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_RBN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SHARED_CREDIT_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_SHARED_CREDIT_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SH_DATA_CRD_BLK_SZ</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_SH_DATA_CRD_BLK_SZ</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SH_HDR_CRD_BLK_SZ</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_SH_HDR_CRD_BLK_SZ</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TBN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_TBN</snps:attribute>
                  <snps:attribute name="Value">3</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TX_CRD_REG</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_TX_CRD_REG</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VIRAL_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_VIRAL_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VR</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_VR</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_VT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>sfi_tx_globals</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="SFI::Globals" version="1.0_r1.1__v1.0_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="SFI::Globals_rtl" version="1.0_r1.1__v1.0_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>txcon_req</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_txcon_req</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>rxcon_ack</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_rxcon_ack</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>rxdiscon_nack</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_rxdiscon_nack</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>rx_empty</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_rx_empty</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:mirroredSlave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_SFI::Globals_1.0_r1.1__v1.0_r1.1.xml">
               <snps:attribute name="MinConsumers">1</snps:attribute>
               <snps:interfaceParameter>
                  <name>BCM_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_BCM_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>BLOCK_EARLY_VLD_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_BLOCK_EARLY_VLD_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>D</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_D</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_AUX_PARITY_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_AUX_PARITY_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_CRD_GRAN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_CRD_GRAN</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_INTERLEAVE</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_INTERLEAVE</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_LAYER_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_LAYER_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_MAX_FC_VC</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_MAX_FC_VC</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_PARITY_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_PARITY_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_PASS_HDR</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_PASS_HDR</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DS</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DS</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ECRC_SUPPORT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_ECRC_SUPPORT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FATAL_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_FATAL_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FLIT_MODE_PREFIX_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_FLIT_MODE_PREFIX_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>H</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_H</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HDR_DATA_SEP</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_HDR_DATA_SEP</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HDR_MAX_FC_VC</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_HDR_MAX_FC_VC</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HGRAN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_HGRAN</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HPARITY</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_HPARITY</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>IDE_SUPPORT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_IDE_SUPPORT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>M</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_M</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MAX_CRD_CNT_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_MAX_CRD_CNT_WIDTH</snps:attribute>
                  <snps:attribute name="Value">12</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MAX_HDR_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_MAX_HDR_WIDTH</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NDCRD</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_NDCRD</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NHCRD</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_NHCRD</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_SHARED_POOLS</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_NUM_SHARED_POOLS</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_MERGED_SELECT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_PCIE_MERGED_SELECT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_SHARED_SELECT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_PCIE_SHARED_SELECT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>RBN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_RBN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SHARED_CREDIT_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_SHARED_CREDIT_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SH_DATA_CRD_BLK_SZ</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_SH_DATA_CRD_BLK_SZ</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SH_HDR_CRD_BLK_SZ</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_SH_HDR_CRD_BLK_SZ</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TBN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_TBN</snps:attribute>
                  <snps:attribute name="Value">3</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TX_CRD_REG</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_TX_CRD_REG</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VIRAL_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_VIRAL_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VR</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_VR</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_VT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>sfi_tx_header</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="SFI::Header" version="1.0_r1.1__v1.0_r1.1"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="SFI::Header_rtl" version="1.0_r1.1__v1.0_r1.1"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_valid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_hdr_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_early_valid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_hdr_early_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_block</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_hdr_block</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>header</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_header</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_info_bytes</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_hdr_info_bytes</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_crd_rtn_valid</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_hdr_crd_rtn_valid</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_crd_rtn_fc_id</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_hdr_crd_rtn_fc_id</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_crd_rtn_vc_id</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_hdr_crd_rtn_vc_id</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_crd_rtn_value</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_hdr_crd_rtn_value</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>hdr_crd_rtn_block</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>sfi_tx_hdr_crd_rtn_block</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:mirroredSlave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_SFI::Header_1.0_r1.1__v1.0_r1.1.xml">
               <snps:attribute name="MinConsumers">1</snps:attribute>
               <snps:interfaceParameter>
                  <name>BCM_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_BCM_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>BLOCK_EARLY_VLD_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_BLOCK_EARLY_VLD_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>D</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_D</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_AUX_PARITY_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_AUX_PARITY_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_CRD_GRAN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_CRD_GRAN</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_INTERLEAVE</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_INTERLEAVE</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_LAYER_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_LAYER_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_MAX_FC_VC</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_MAX_FC_VC</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_PARITY_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_PARITY_EN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DATA_PASS_HDR</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DATA_PASS_HDR</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>DS</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_DS</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>ECRC_SUPPORT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_ECRC_SUPPORT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FATAL_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_FATAL_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>FLIT_MODE_PREFIX_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_FLIT_MODE_PREFIX_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>H</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_H</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HDR_DATA_SEP</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_HDR_DATA_SEP</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HDR_MAX_FC_VC</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_HDR_MAX_FC_VC</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HGRAN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_HGRAN</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>HPARITY</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_HPARITY</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>IDE_SUPPORT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_IDE_SUPPORT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>M</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_M</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MAX_CRD_CNT_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_MAX_CRD_CNT_WIDTH</snps:attribute>
                  <snps:attribute name="Value">12</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>MAX_HDR_WIDTH</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_MAX_HDR_WIDTH</snps:attribute>
                  <snps:attribute name="Value">32</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NDCRD</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_NDCRD</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NHCRD</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_NHCRD</snps:attribute>
                  <snps:attribute name="Value">4</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>NUM_SHARED_POOLS</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_NUM_SHARED_POOLS</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_MERGED_SELECT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_PCIE_MERGED_SELECT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>PCIE_SHARED_SELECT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_PCIE_SHARED_SELECT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>RBN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_RBN</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SHARED_CREDIT_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_SHARED_CREDIT_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SH_DATA_CRD_BLK_SZ</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_SH_DATA_CRD_BLK_SZ</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>SH_HDR_CRD_BLK_SZ</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_SH_HDR_CRD_BLK_SZ</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TBN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_TBN</snps:attribute>
                  <snps:attribute name="Value">3</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>TX_CRD_REG</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_TX_CRD_REG</snps:attribute>
                  <snps:attribute name="Value">1</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VIRAL_EN</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_VIRAL_EN</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VR</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_VR</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
               <snps:interfaceParameter>
                  <name>VT</name>
                  <snps:attribute name="InterfaceLink">HQM_SFI_TX_VT</snps:attribute>
                  <snps:attribute name="Value">0</snps:attribute>
                  <snps:attribute name="ReadOnlyParam">0</snps:attribute>
               </snps:interfaceParameter>
            </snps:busInterface>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
      <ipxact:busInterface>
         <ipxact:name>viewpins_dig</ipxact:name>
         <ipxact:busType vendor="Intel" library="Intel" name="ViewPin" version="1.0_r1.2__v1.0_r1.2"/>
         <ipxact:abstractionTypes>
            <ipxact:abstractionType>
               <ipxact:abstractionRef vendor="Intel" library="Intel" name="ViewPin_rtl" version="1.0_r1.2__v1.0_r1.2"/>
               <ipxact:portMaps>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>dig_view_out_0</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>dig_view_out_0</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
                  <ipxact:portMap>
                     <ipxact:logicalPort>
                        <ipxact:name>dig_view_out_1</ipxact:name>
                     </ipxact:logicalPort>
                     <ipxact:physicalPort>
                        <ipxact:name>dig_view_out_1</ipxact:name>
                     </ipxact:physicalPort>
                  </ipxact:portMap>
               </ipxact:portMaps>
            </ipxact:abstractionType>
         </ipxact:abstractionTypes>
         <ipxact:slave/>
         <ipxact:vendorExtensions>
            <snps:busInterface fileName="Intel_Intel_ViewPin_1.0_r1.2__v1.0_r1.2.xml"/>
         </ipxact:vendorExtensions>
      </ipxact:busInterface>
   </ipxact:busInterfaces>
   <ipxact:model>
      <ipxact:views>
         <ipxact:view>
            <ipxact:name>RTL</ipxact:name>
            <ipxact:envIdentifier>:*Synthesis:</ipxact:envIdentifier>
            <ipxact:componentInstantiationRef>RTL</ipxact:componentInstantiationRef>
         </ipxact:view>
      </ipxact:views>
      <ipxact:instantiations>
         <ipxact:componentInstantiation>
            <ipxact:name>RTL</ipxact:name>
            <ipxact:description>No description available.</ipxact:description>
            <ipxact:language strict="true">systemverilog</ipxact:language>
            <ipxact:moduleName>hqm_sip</ipxact:moduleName>
            <ipxact:moduleParameters>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_DTF_DATA_WIDTH" prompt="HQM_DTF_DATA_WIDTH" resolve="user" type="longint">
                  <ipxact:name>HQM_DTF_DATA_WIDTH</ipxact:name>
                  <ipxact:value>64</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_DTF_HEADER_WIDTH" prompt="HQM_DTF_HEADER_WIDTH" resolve="user" type="longint">
                  <ipxact:name>HQM_DTF_HEADER_WIDTH</ipxact:name>
                  <ipxact:value>25</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_DTF_TO_CNT_THRESHOLD" prompt="HQM_DTF_TO_CNT_THRESHOLD" resolve="user" type="longint">
                  <ipxact:name>HQM_DTF_TO_CNT_THRESHOLD</ipxact:name>
                  <ipxact:value>1000</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_DVP_USE_LEGACY_TIMESTAMP" prompt="HQM_DVP_USE_LEGACY_TIMESTAMP" resolve="user" type="longint">
                  <ipxact:name>HQM_DVP_USE_LEGACY_TIMESTAMP</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_DVP_USE_PUSH_SWD" prompt="HQM_DVP_USE_PUSH_SWD" resolve="user" type="longint">
                  <ipxact:name>HQM_DVP_USE_PUSH_SWD</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SBE_DATAWIDTH" prompt="HQM_SBE_DATAWIDTH" resolve="user" type="longint">
                  <ipxact:name>HQM_SBE_DATAWIDTH</ipxact:name>
                  <ipxact:value>8</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SBE_NPQUEUEDEPTH" prompt="HQM_SBE_NPQUEUEDEPTH" resolve="user" type="longint">
                  <ipxact:name>HQM_SBE_NPQUEUEDEPTH</ipxact:name>
                  <ipxact:value>4</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SBE_PARITY_REQUIRED" prompt="HQM_SBE_PARITY_REQUIRED" resolve="user" type="longint">
                  <ipxact:name>HQM_SBE_PARITY_REQUIRED</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SBE_PCQUEUEDEPTH" prompt="HQM_SBE_PCQUEUEDEPTH" resolve="user" type="longint">
                  <ipxact:name>HQM_SBE_PCQUEUEDEPTH</ipxact:name>
                  <ipxact:value>4</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_BCM_EN" prompt="HQM_SFI_RX_BCM_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_BCM_EN</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_BLOCK_EARLY_VLD_EN" prompt="HQM_SFI_RX_BLOCK_EARLY_VLD_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_BLOCK_EARLY_VLD_EN</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_D" prompt="HQM_SFI_RX_D" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_D</ipxact:name>
                  <ipxact:value>32</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_DATA_AUX_PARITY_EN" prompt="HQM_SFI_RX_DATA_AUX_PARITY_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_DATA_AUX_PARITY_EN</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_DATA_CRD_GRAN" prompt="HQM_SFI_RX_DATA_CRD_GRAN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_DATA_CRD_GRAN</ipxact:name>
                  <ipxact:value>4</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_DATA_INTERLEAVE" prompt="HQM_SFI_RX_DATA_INTERLEAVE" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_DATA_INTERLEAVE</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_DATA_LAYER_EN" prompt="HQM_SFI_RX_DATA_LAYER_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_DATA_LAYER_EN</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_DATA_MAX_FC_VC" prompt="HQM_SFI_RX_DATA_MAX_FC_VC" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_DATA_MAX_FC_VC</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_DATA_PARITY_EN" prompt="HQM_SFI_RX_DATA_PARITY_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_DATA_PARITY_EN</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_DATA_PASS_HDR" prompt="HQM_SFI_RX_DATA_PASS_HDR" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_DATA_PASS_HDR</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_DS" prompt="HQM_SFI_RX_DS" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_DS</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_ECRC_SUPPORT" prompt="HQM_SFI_RX_ECRC_SUPPORT" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_ECRC_SUPPORT</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_FATAL_EN" prompt="HQM_SFI_RX_FATAL_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_FATAL_EN</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_FLIT_MODE_PREFIX_EN" prompt="HQM_SFI_RX_FLIT_MODE_PREFIX_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_FLIT_MODE_PREFIX_EN</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_H" prompt="HQM_SFI_RX_H" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_H</ipxact:name>
                  <ipxact:value>32</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_HDR_DATA_SEP" prompt="HQM_SFI_RX_HDR_DATA_SEP" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_HDR_DATA_SEP</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_HDR_MAX_FC_VC" prompt="HQM_SFI_RX_HDR_MAX_FC_VC" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_HDR_MAX_FC_VC</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_HGRAN" prompt="HQM_SFI_RX_HGRAN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_HGRAN</ipxact:name>
                  <ipxact:value>4</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_HPARITY" prompt="HQM_SFI_RX_HPARITY" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_HPARITY</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_IDE_SUPPORT" prompt="HQM_SFI_RX_IDE_SUPPORT" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_IDE_SUPPORT</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_M" prompt="HQM_SFI_RX_M" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_M</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_MAX_CRD_CNT_WIDTH" prompt="HQM_SFI_RX_MAX_CRD_CNT_WIDTH" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_MAX_CRD_CNT_WIDTH</ipxact:name>
                  <ipxact:value>12</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_MAX_HDR_WIDTH" prompt="HQM_SFI_RX_MAX_HDR_WIDTH" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_MAX_HDR_WIDTH</ipxact:name>
                  <ipxact:value>32</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_NDCRD" prompt="HQM_SFI_RX_NDCRD" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_NDCRD</ipxact:name>
                  <ipxact:value>4</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_NHCRD" prompt="HQM_SFI_RX_NHCRD" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_NHCRD</ipxact:name>
                  <ipxact:value>4</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_NUM_SHARED_POOLS" prompt="HQM_SFI_RX_NUM_SHARED_POOLS" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_NUM_SHARED_POOLS</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_PCIE_MERGED_SELECT" prompt="HQM_SFI_RX_PCIE_MERGED_SELECT" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_PCIE_MERGED_SELECT</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_PCIE_SHARED_SELECT" prompt="HQM_SFI_RX_PCIE_SHARED_SELECT" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_PCIE_SHARED_SELECT</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_RBN" prompt="HQM_SFI_RX_RBN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_RBN</ipxact:name>
                  <ipxact:value>3</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_SHARED_CREDIT_EN" prompt="HQM_SFI_RX_SHARED_CREDIT_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_SHARED_CREDIT_EN</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_SH_DATA_CRD_BLK_SZ" prompt="HQM_SFI_RX_SH_DATA_CRD_BLK_SZ" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_SH_DATA_CRD_BLK_SZ</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_SH_HDR_CRD_BLK_SZ" prompt="HQM_SFI_RX_SH_HDR_CRD_BLK_SZ" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_SH_HDR_CRD_BLK_SZ</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_TBN" prompt="HQM_SFI_RX_TBN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_TBN</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_TX_CRD_REG" prompt="HQM_SFI_RX_TX_CRD_REG" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_TX_CRD_REG</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_VIRAL_EN" prompt="HQM_SFI_RX_VIRAL_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_VIRAL_EN</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_VR" prompt="HQM_SFI_RX_VR" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_VR</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_RX_VT" prompt="HQM_SFI_RX_VT" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_RX_VT</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_BCM_EN" prompt="HQM_SFI_TX_BCM_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_BCM_EN</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_BLOCK_EARLY_VLD_EN" prompt="HQM_SFI_TX_BLOCK_EARLY_VLD_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_BLOCK_EARLY_VLD_EN</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_D" prompt="HQM_SFI_TX_D" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_D</ipxact:name>
                  <ipxact:value>32</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_DATA_AUX_PARITY_EN" prompt="HQM_SFI_TX_DATA_AUX_PARITY_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_DATA_AUX_PARITY_EN</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_DATA_CRD_GRAN" prompt="HQM_SFI_TX_DATA_CRD_GRAN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_DATA_CRD_GRAN</ipxact:name>
                  <ipxact:value>4</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_DATA_INTERLEAVE" prompt="HQM_SFI_TX_DATA_INTERLEAVE" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_DATA_INTERLEAVE</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_DATA_LAYER_EN" prompt="HQM_SFI_TX_DATA_LAYER_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_DATA_LAYER_EN</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_DATA_MAX_FC_VC" prompt="HQM_SFI_TX_DATA_MAX_FC_VC" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_DATA_MAX_FC_VC</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_DATA_PARITY_EN" prompt="HQM_SFI_TX_DATA_PARITY_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_DATA_PARITY_EN</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_DATA_PASS_HDR" prompt="HQM_SFI_TX_DATA_PASS_HDR" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_DATA_PASS_HDR</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_DS" prompt="HQM_SFI_TX_DS" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_DS</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_ECRC_SUPPORT" prompt="HQM_SFI_TX_ECRC_SUPPORT" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_ECRC_SUPPORT</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_FATAL_EN" prompt="HQM_SFI_TX_FATAL_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_FATAL_EN</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_FLIT_MODE_PREFIX_EN" prompt="HQM_SFI_TX_FLIT_MODE_PREFIX_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_FLIT_MODE_PREFIX_EN</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_H" prompt="HQM_SFI_TX_H" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_H</ipxact:name>
                  <ipxact:value>32</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_HDR_DATA_SEP" prompt="HQM_SFI_TX_HDR_DATA_SEP" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_HDR_DATA_SEP</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_HDR_MAX_FC_VC" prompt="HQM_SFI_TX_HDR_MAX_FC_VC" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_HDR_MAX_FC_VC</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_HGRAN" prompt="HQM_SFI_TX_HGRAN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_HGRAN</ipxact:name>
                  <ipxact:value>4</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_HPARITY" prompt="HQM_SFI_TX_HPARITY" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_HPARITY</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_IDE_SUPPORT" prompt="HQM_SFI_TX_IDE_SUPPORT" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_IDE_SUPPORT</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_M" prompt="HQM_SFI_TX_M" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_M</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_MAX_CRD_CNT_WIDTH" prompt="HQM_SFI_TX_MAX_CRD_CNT_WIDTH" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_MAX_CRD_CNT_WIDTH</ipxact:name>
                  <ipxact:value>12</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_MAX_HDR_WIDTH" prompt="HQM_SFI_TX_MAX_HDR_WIDTH" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_MAX_HDR_WIDTH</ipxact:name>
                  <ipxact:value>32</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_NDCRD" prompt="HQM_SFI_TX_NDCRD" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_NDCRD</ipxact:name>
                  <ipxact:value>4</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_NHCRD" prompt="HQM_SFI_TX_NHCRD" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_NHCRD</ipxact:name>
                  <ipxact:value>4</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_NUM_SHARED_POOLS" prompt="HQM_SFI_TX_NUM_SHARED_POOLS" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_NUM_SHARED_POOLS</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_PCIE_MERGED_SELECT" prompt="HQM_SFI_TX_PCIE_MERGED_SELECT" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_PCIE_MERGED_SELECT</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_PCIE_SHARED_SELECT" prompt="HQM_SFI_TX_PCIE_SHARED_SELECT" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_PCIE_SHARED_SELECT</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_RBN" prompt="HQM_SFI_TX_RBN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_RBN</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_SHARED_CREDIT_EN" prompt="HQM_SFI_TX_SHARED_CREDIT_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_SHARED_CREDIT_EN</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_SH_DATA_CRD_BLK_SZ" prompt="HQM_SFI_TX_SH_DATA_CRD_BLK_SZ" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_SH_DATA_CRD_BLK_SZ</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_SH_HDR_CRD_BLK_SZ" prompt="HQM_SFI_TX_SH_HDR_CRD_BLK_SZ" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_SH_HDR_CRD_BLK_SZ</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_TBN" prompt="HQM_SFI_TX_TBN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_TBN</ipxact:name>
                  <ipxact:value>3</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_TX_CRD_REG" prompt="HQM_SFI_TX_TX_CRD_REG" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_TX_CRD_REG</ipxact:name>
                  <ipxact:value>1</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_VIRAL_EN" prompt="HQM_SFI_TX_VIRAL_EN" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_VIRAL_EN</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_VR" prompt="HQM_SFI_TX_VR" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_VR</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_SFI_TX_VT" prompt="HQM_SFI_TX_VT" resolve="user" type="longint">
                  <ipxact:name>HQM_SFI_TX_VT</ipxact:name>
                  <ipxact:value>0</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_TRIGFABWIDTH" prompt="HQM_TRIGFABWIDTH" resolve="user" type="longint">
                  <ipxact:name>HQM_TRIGFABWIDTH</ipxact:name>
                  <ipxact:value>4</ipxact:value>
               </ipxact:moduleParameter>
               <ipxact:moduleParameter dataType="int" parameterId="HQM_TRIGGER_WIDTH" prompt="HQM_TRIGGER_WIDTH" resolve="user" type="longint">
                  <ipxact:name>HQM_TRIGGER_WIDTH</ipxact:name>
                  <ipxact:value>3</ipxact:value>
               </ipxact:moduleParameter>
            </ipxact:moduleParameters>
            <ipxact:fileSetRef>
               <ipxact:localName>Hdl</ipxact:localName>
            </ipxact:fileSetRef>
         </ipxact:componentInstantiation>
      </ipxact:instantiations>
      <ipxact:ports>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_cmatch</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2047</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>207</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>dvp_paddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>dvp_penable</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>dvp_pprot</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>dvp_psel</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>dvp_pstrb</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>dvp_pwdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>dvp_pwrite</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>early_fuses</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdfx_debug_cap</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdfx_debug_cap_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdfx_earlyboot_debug_exit</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdfx_policy_update</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdfx_powergood</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdfx_sbparity_def</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdfx_security_policy</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_cry_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_fast_cnt_width</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_force_ts</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_packetizer_cid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_packetizer_mid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_rst_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_serial_download_tsc</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_survive_mode</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_timestamp_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_timestamp_value</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>55</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_tsc_adjustment_strap</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_upstream_active</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_upstream_credit</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fdtf_upstream_sync</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fscan_byprst_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fscan_clkungate</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fscan_clkungate_syn</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fscan_isol_ctrl</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fscan_isol_lat_ctrl</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fscan_latchclosed_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fscan_latchopen</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fscan_mode</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fscan_ret_ctrl</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fscan_rstbypen</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>fscan_shiften</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>ftrig_fabric_in</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>(HQM_TRIGFABWIDTH-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>ftrig_fabric_out_ack</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>(HQM_TRIGFABWIDTH-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_mnpcup</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_mpccup</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_side_ism_fabric</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_teom</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_tnpput</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_tparity</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_tpayload</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>(HQM_SBE_DATAWIDTH-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_tpcput</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>iosf_pgcb_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>par_mem_pgcb_fet_en_ack_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>pgcb_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>pgcb_tck</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>pm_hqm_adr_assert</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>pma_safemode</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>powergood_rst_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>prim_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>prim_clkack</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>prim_pwrgate_pmc_wake</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>prim_rst_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>prochot</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>29</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_chp_sch_rx_sync_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>178</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fid_cnt_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_ap_aqed_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>44</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_ap_enq_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>23</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_chp_sch_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>179</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_freelist_return_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_lsp_aqed_cmp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>34</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_fid_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>152</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>154</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_lsp_deq_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid2cqidix_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>527</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_cnt_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_fid_limit_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_cmp_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>54</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_ap_aqed_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>44</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_aqed_ap_enq_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>23</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_cnt_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>67</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_hp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_tp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_atm_qid_dpth_thrsh_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_odd_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>28</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_odd_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>28</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>28</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_odd_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>28</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_limit_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_threshold_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_token_depth_select_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_wu_limit_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_dir_qid_dpth_thrsh_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_nalb_qid_dpth_thrsh_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_aqed_active_limit_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_inflight_limit_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix2_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>527</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>527</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_chp_rop_hcw_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>200</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_ap_cmp_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>73</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_cmp_rx_sync_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>72</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_tok_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>28</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_token_rx_sync_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>24</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_sys_tx_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>199</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cmp_id_chk_enbl_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_dir_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_ldb_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_dir_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>9</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_ldb_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>9</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_atm_pri_arbindex_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>95</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_dir_tot_sch_cnt_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_inflight_count_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_token_count_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_tot_sch_cnt_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_wu_count_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>18</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_nalb_pri_arbindex_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>95</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cnt_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>67</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_depth_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_intr_thresh_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_token_depth_select_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_wptr_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_enq_cnt_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_hp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_cnt_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>67</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_hp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_tp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_cnt_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_hp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_tp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rply_req_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>59</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_cnt_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_lim_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>143</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>143</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>143</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_dqed_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>44</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rx_sync_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>22</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>22</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_enq_nalb_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>9</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_fid2cqqidix_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>11</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_fifo_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>166</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_w_rx_sync_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>159</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_minmax_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>29</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_ptr_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_minmax_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>29</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_ptr_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_data_fifo_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_hdr_fifo_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>19</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_depth_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_intr_thresh_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_on_off_threshold_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_token_depth_select_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_wptr_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_rply_req_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>59</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_token_rtn_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>24</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>143</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>143</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>143</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rlst_cnt_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>55</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_slst_cnt_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>59</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_dir_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_rorply_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_atq_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_rorply_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_unoord_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_reordercmp_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>18</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq2vf_pf_ro_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_l_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_u_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_l_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>30</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_u_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_data_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_isr_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_pasid_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>23</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp2vas_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp_v_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_vasqid_v_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq2vf_pf_ro_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_l_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_u_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_l_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>30</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_u_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_data_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_isr_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_pasid_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>23</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_pp2vas_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_qid2vqid_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>20</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_vasqid_v_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp2pp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>30</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp_v_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid2qid_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>30</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid_v_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp2pp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>24</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp_v_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid2qid_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid_v_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>128</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>128</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>128</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>128</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hdr_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>152</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hpa_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>34</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cmp_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>17</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cnt_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>67</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_hp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>9</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_unoord_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>9</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_qed_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>44</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_cnt_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>67</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_hp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_tp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_cnt_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_hp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_tp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_sel_nalb_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_tp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_map_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>11</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>11</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_outbound_hcw_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>159</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_data_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>176</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_flid_ret_rx_sync_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>25</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_rx_sync_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>176</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_lsp_deq_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_to_cq_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>196</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_aqed_active_count_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_active_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_tot_enq_cnt_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atq_enqueue_count_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_max_depth_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_replay_count_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_tot_enq_cnt_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_enqueue_count_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_inflight_count_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_replay_count_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_max_depth_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_tot_enq_cnt_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_rdylst_clamp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_cnt_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirhp_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirtp_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbhp_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbtp_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_st_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>24</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_npdata_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_nphdr_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>157</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_pdata_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>263</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_phdr_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>152</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_chp_rop_hcw_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>203</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_dir_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>99</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_ro_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>99</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_lsp_reordercmp_rx_sync_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_ro_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>99</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_unoord_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>99</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_dp_dqed_data_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>44</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_dir_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_rorply_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_atq_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_rorply_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_unoord_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_nalb_qed_data_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>44</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_qed_aqed_enq_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_dp_enq_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>99</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_nalb_enq_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>99</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_qed_dqed_enq_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>156</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sch_out_fifo_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>269</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_scrbd_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>9</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_send_atm_to_cq_rx_sync_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>34</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn0_order_shft_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>11</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn1_order_shft_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>11</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_complete_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>20</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_ordered_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_dir_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_ldb_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data0_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data1_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data2_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data3_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data4_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data5_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data6_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data7_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag0_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag1_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag2_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag3_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag4_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag5_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag6_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag7_4k_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_uno_atm_cmp_fifo_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>19</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_iosfsb_ism_capturedr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_iosfsb_ism_irdec</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_iosfsb_ism_shiftdr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_iosfsb_ism_tck</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_iosfsb_ism_tdi</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_iosfsb_ism_trst_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_iosfsb_ism_updatedr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_tapconfig_capturedr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_tapconfig_irdec</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_tapconfig_shiftdr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_tapconfig_tck</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_tapconfig_tdi</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_tapconfig_trst_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_tapconfig_updatedr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_taptrigger_capturedr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_taptrigger_irdec</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_taptrigger_shiftdr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_taptrigger_tck</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_taptrigger_tdi</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_taptrigger_trst_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_taptrigger_updatedr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_RX_D*8)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_aux_parity</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_crd_rtn_block</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_early_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_edb</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_RX_D/4)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_end</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_RX_D/4)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_info_byte</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_RX_DS*8)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_parity</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_RX_D/8)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_poison</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_RX_D/4)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_start</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_hdr_crd_rtn_block</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_hdr_early_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_hdr_info_bytes</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_RX_M*16)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_hdr_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_header</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_RX_H*8)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_txcon_req</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_block</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_crd_rtn_fc_id</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_crd_rtn_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_crd_rtn_value</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>(HQM_SFI_TX_NDCRD-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_crd_rtn_vc_id</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_hdr_block</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_hdr_crd_rtn_fc_id</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_hdr_crd_rtn_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_hdr_crd_rtn_value</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>(HQM_SFI_TX_NHCRD-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_hdr_crd_rtn_vc_id</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_rx_empty</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_rxcon_ack</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_rxdiscon_nack</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>side_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>side_clkack</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>side_pwrgate_pmc_wake</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>side_rst_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_freelist_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_ll_qe_hpnxt_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_dir_nxthp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>20</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_4_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_5_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_6_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_7_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_a_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_nalb_nxthp_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>20</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_0_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_1_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_2_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_3_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_4_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_5_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_6_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_7_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_rob_mem_rdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>155</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_16b_portids</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_cmpl_sai</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_csr_cp</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>63</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_csr_rac</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>63</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_csr_wac</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>63</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_device_id</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_do_serr_dstid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_do_serr_rs</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>0</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_do_serr_sai</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_do_serr_sairs_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_do_serr_tag</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_err_sb_dstid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_err_sb_sai</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_force_pok_sai_0</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_force_pok_sai_1</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_gpsb_srcid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_resetprep_ack_sai</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_resetprep_sai_0</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_resetprep_sai_1</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_hqm_tx_sai</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>strap_no_mgmt_acks</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>in</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>adtf_dnstream_data</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>(HQM_DTF_DATA_WIDTH-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>adtf_dnstream_header</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>(HQM_DTF_HEADER_WIDTH-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>adtf_dnstream_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>atrig_fabric_in_ack</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>(HQM_TRIGFABWIDTH-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>atrig_fabric_out</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>(HQM_TRIGFABWIDTH-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_cclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_cdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>207</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_ce</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_dfx_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>63</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>207</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>bcam_AW_bcam_2048x26_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>dig_view_out_0</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>dig_view_out_1</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>dvp_prdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>dvp_pready</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>dvp_pslverr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_meom</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_mnpput</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_mparity</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_mpayload</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>(HQM_SBE_DATAWIDTH-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_mpcput</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_side_ism_agent</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_tnpcup</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>gpsb_tpccup</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>hqm_pm_adr_ack</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>hqm_pwrgood_rst_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>ip_ready</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>par_mem_pgcb_fet_en_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>pgcb_isol_en</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>pgcb_isol_en_b</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>prim_clkreq</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>reset_prep_ack</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>29</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_alarm_vf_synd2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_chp_sch_rx_sync_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_chp_sch_rx_sync_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_chp_sch_rx_sync_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_chp_sch_rx_sync_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_chp_sch_rx_sync_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_chp_sch_rx_sync_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_chp_sch_rx_sync_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_chp_sch_rx_sync_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>178</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_chp_sch_rx_sync_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fid_cnt_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fid_cnt_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fid_cnt_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fid_cnt_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fid_cnt_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fid_cnt_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fid_cnt_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fid_cnt_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fid_cnt_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_ap_aqed_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_ap_aqed_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_ap_aqed_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_ap_aqed_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_ap_aqed_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_ap_aqed_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_ap_aqed_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_ap_aqed_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>44</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_ap_aqed_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_ap_enq_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_ap_enq_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_ap_enq_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_ap_enq_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_ap_enq_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_ap_enq_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_ap_enq_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_ap_enq_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>23</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_ap_enq_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_chp_sch_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_chp_sch_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_chp_sch_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_chp_sch_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_chp_sch_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_chp_sch_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_chp_sch_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_chp_sch_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>179</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_aqed_chp_sch_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_freelist_return_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_freelist_return_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_freelist_return_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_freelist_return_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_freelist_return_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_freelist_return_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_freelist_return_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_freelist_return_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_freelist_return_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_lsp_aqed_cmp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_lsp_aqed_cmp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_lsp_aqed_cmp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_lsp_aqed_cmp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_lsp_aqed_cmp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_lsp_aqed_cmp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_lsp_aqed_cmp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_lsp_aqed_cmp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>34</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_lsp_aqed_cmp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_fid_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_fid_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_fid_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_fid_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_fid_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_fid_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_fid_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_fid_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>152</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_fid_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>154</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_fifo_qed_aqed_enq_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_cnt_pri3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_hp_pri3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_ll_qe_tp_pri3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_lsp_deq_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_lsp_deq_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_lsp_deq_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_lsp_deq_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_lsp_deq_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_lsp_deq_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_lsp_deq_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_lsp_deq_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_lsp_deq_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid2cqidix_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid2cqidix_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid2cqidix_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid2cqidix_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid2cqidix_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid2cqidix_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid2cqidix_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid2cqidix_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>527</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid2cqidix_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_cnt_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_cnt_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_cnt_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_cnt_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_cnt_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_cnt_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_cnt_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_cnt_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_cnt_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_fid_limit_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_fid_limit_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_fid_limit_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_fid_limit_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_fid_limit_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_fid_limit_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_fid_limit_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_fid_limit_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_aqed_qid_fid_limit_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_cmp_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_cmp_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_cmp_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_cmp_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_cmp_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_cmp_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_cmp_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_cmp_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>54</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_cmp_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_ap_aqed_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_ap_aqed_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_ap_aqed_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_ap_aqed_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_ap_aqed_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_ap_aqed_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_ap_aqed_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_ap_aqed_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>44</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_ap_aqed_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_aqed_ap_enq_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_aqed_ap_enq_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_aqed_ap_enq_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_aqed_ap_enq_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_aqed_ap_enq_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_aqed_ap_enq_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_aqed_ap_enq_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_aqed_ap_enq_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>23</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atm_fifo_aqed_ap_enq_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_cnt_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_cnt_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_cnt_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_cnt_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_cnt_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_cnt_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_cnt_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_cnt_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>67</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_cnt_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_hp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_hp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_hp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_hp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_hp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_hp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_hp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_hp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_hp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_tp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_tp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_tp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_tp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_tp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_tp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_tp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_tp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_atq_tp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_atm_qid_dpth_thrsh_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_atm_qid_dpth_thrsh_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_atm_qid_dpth_thrsh_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_atm_qid_dpth_thrsh_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_atm_qid_dpth_thrsh_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_atm_qid_dpth_thrsh_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_atm_qid_dpth_thrsh_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_atm_qid_dpth_thrsh_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_atm_qid_dpth_thrsh_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_odd_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_odd_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_odd_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_odd_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_odd_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_odd_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_odd_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_odd_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2priov_odd_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>28</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_odd_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_odd_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_odd_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_odd_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_odd_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_odd_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_odd_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_odd_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>28</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_0_odd_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>28</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_odd_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_odd_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_odd_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_odd_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_odd_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_odd_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_odd_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_odd_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>28</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq2qid_1_odd_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_limit_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_limit_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_limit_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_limit_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_limit_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_limit_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_limit_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_limit_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_limit_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_threshold_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_threshold_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_threshold_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_threshold_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_threshold_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_threshold_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_threshold_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_threshold_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_inflight_threshold_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_token_depth_select_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_token_depth_select_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_token_depth_select_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_token_depth_select_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_token_depth_select_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_token_depth_select_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_token_depth_select_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_token_depth_select_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_token_depth_select_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_wu_limit_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_wu_limit_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_wu_limit_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_wu_limit_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_wu_limit_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_wu_limit_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_wu_limit_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_wu_limit_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_cq_ldb_wu_limit_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_dir_qid_dpth_thrsh_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_dir_qid_dpth_thrsh_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_dir_qid_dpth_thrsh_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_dir_qid_dpth_thrsh_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_dir_qid_dpth_thrsh_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_dir_qid_dpth_thrsh_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_dir_qid_dpth_thrsh_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_dir_qid_dpth_thrsh_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_dir_qid_dpth_thrsh_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_nalb_qid_dpth_thrsh_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_nalb_qid_dpth_thrsh_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_nalb_qid_dpth_thrsh_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_nalb_qid_dpth_thrsh_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_nalb_qid_dpth_thrsh_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_nalb_qid_dpth_thrsh_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_nalb_qid_dpth_thrsh_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_nalb_qid_dpth_thrsh_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_nalb_qid_dpth_thrsh_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_aqed_active_limit_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_aqed_active_limit_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_aqed_active_limit_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_aqed_active_limit_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_aqed_active_limit_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_aqed_active_limit_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_aqed_active_limit_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_aqed_active_limit_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_aqed_active_limit_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_inflight_limit_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_inflight_limit_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_inflight_limit_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_inflight_limit_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_inflight_limit_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_inflight_limit_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_inflight_limit_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_inflight_limit_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_inflight_limit_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix2_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix2_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix2_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix2_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix2_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix2_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix2_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix2_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>527</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix2_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>527</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cfg_qid_ldb_qid2cqidix_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_chp_rop_hcw_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_chp_rop_hcw_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_chp_rop_hcw_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_chp_rop_hcw_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_chp_rop_hcw_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_chp_rop_hcw_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_chp_rop_hcw_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_chp_rop_hcw_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>200</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_chp_rop_hcw_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_ap_cmp_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_ap_cmp_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_ap_cmp_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_ap_cmp_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_ap_cmp_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_ap_cmp_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_ap_cmp_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_ap_cmp_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>73</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_ap_cmp_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_cmp_rx_sync_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_cmp_rx_sync_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_cmp_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_cmp_rx_sync_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_cmp_rx_sync_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_cmp_rx_sync_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_cmp_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_cmp_rx_sync_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>72</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_cmp_rx_sync_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_tok_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_tok_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_tok_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_tok_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_tok_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_tok_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_tok_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_tok_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>28</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_tok_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_token_rx_sync_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_token_rx_sync_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_token_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_token_rx_sync_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_token_rx_sync_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_token_rx_sync_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_token_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_token_rx_sync_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>24</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_lsp_token_rx_sync_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_sys_tx_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_sys_tx_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_sys_tx_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_sys_tx_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_sys_tx_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_sys_tx_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_sys_tx_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_sys_tx_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>199</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_chp_sys_tx_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cmp_id_chk_enbl_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cmp_id_chk_enbl_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cmp_id_chk_enbl_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cmp_id_chk_enbl_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cmp_id_chk_enbl_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cmp_id_chk_enbl_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cmp_id_chk_enbl_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cmp_id_chk_enbl_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cmp_id_chk_enbl_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_dir_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_dir_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_dir_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_dir_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_dir_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_dir_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_dir_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_dir_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_dir_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_ldb_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_ldb_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_ldb_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_ldb_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_ldb_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_ldb_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_ldb_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_ldb_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_ldb_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_dir_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_dir_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_dir_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_dir_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_dir_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_dir_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_dir_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_dir_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>9</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_dir_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_ldb_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_ldb_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_ldb_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_ldb_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_ldb_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_ldb_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_ldb_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_ldb_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>9</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_count_rmw_pipe_wd_ldb_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_atm_pri_arbindex_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_atm_pri_arbindex_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_atm_pri_arbindex_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_atm_pri_arbindex_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_atm_pri_arbindex_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_atm_pri_arbindex_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_atm_pri_arbindex_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_atm_pri_arbindex_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>95</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_atm_pri_arbindex_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_dir_tot_sch_cnt_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_dir_tot_sch_cnt_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_dir_tot_sch_cnt_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_dir_tot_sch_cnt_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_dir_tot_sch_cnt_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_dir_tot_sch_cnt_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_dir_tot_sch_cnt_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_dir_tot_sch_cnt_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_dir_tot_sch_cnt_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_inflight_count_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_inflight_count_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_inflight_count_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_inflight_count_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_inflight_count_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_inflight_count_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_inflight_count_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_inflight_count_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_inflight_count_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_token_count_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_token_count_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_token_count_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_token_count_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_token_count_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_token_count_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_token_count_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_token_count_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_token_count_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_tot_sch_cnt_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_tot_sch_cnt_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_tot_sch_cnt_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_tot_sch_cnt_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_tot_sch_cnt_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_tot_sch_cnt_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_tot_sch_cnt_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_tot_sch_cnt_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_tot_sch_cnt_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_wu_count_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_wu_count_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_wu_count_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_wu_count_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_wu_count_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_wu_count_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_wu_count_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_wu_count_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>18</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_ldb_wu_count_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_nalb_pri_arbindex_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_nalb_pri_arbindex_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_nalb_pri_arbindex_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_nalb_pri_arbindex_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_nalb_pri_arbindex_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_nalb_pri_arbindex_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_nalb_pri_arbindex_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_nalb_pri_arbindex_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>95</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_cq_nalb_pri_arbindex_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cnt_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cnt_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cnt_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cnt_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cnt_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cnt_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cnt_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cnt_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>67</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cnt_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_depth_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_depth_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_depth_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_depth_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_depth_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_depth_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_depth_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_depth_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_depth_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_intr_thresh_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_intr_thresh_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_intr_thresh_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_intr_thresh_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_intr_thresh_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_intr_thresh_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_intr_thresh_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_intr_thresh_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_intr_thresh_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_token_depth_select_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_token_depth_select_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_token_depth_select_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_token_depth_select_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_token_depth_select_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_token_depth_select_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_token_depth_select_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_token_depth_select_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_token_depth_select_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_wptr_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_wptr_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_wptr_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_wptr_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_wptr_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_wptr_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_wptr_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_wptr_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_cq_wptr_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_enq_cnt_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_enq_cnt_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_enq_cnt_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_enq_cnt_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_enq_cnt_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_enq_cnt_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_enq_cnt_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_enq_cnt_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_enq_cnt_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_hp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_hp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_hp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_hp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_hp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_hp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_hp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_hp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_hp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_cnt_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_cnt_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_cnt_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_cnt_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_cnt_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_cnt_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_cnt_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_cnt_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>67</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_cnt_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_hp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_hp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_hp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_hp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_hp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_hp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_hp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_hp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_hp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_tp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_tp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_tp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_tp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_tp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_tp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_tp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_tp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_replay_tp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_cnt_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_cnt_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_cnt_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_cnt_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_cnt_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_cnt_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_cnt_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_cnt_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_cnt_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_hp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_hp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_hp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_hp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_hp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_hp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_hp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_hp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_hp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_tp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_tp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_tp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_tp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_tp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_tp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_tp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_tp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rofrag_tp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rply_req_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rply_req_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rply_req_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rply_req_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rply_req_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rply_req_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rply_req_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rply_req_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>59</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_rply_req_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_cnt_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_cnt_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_cnt_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_cnt_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_cnt_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_cnt_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_cnt_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_cnt_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_cnt_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_lim_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_lim_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_lim_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_lim_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_lim_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_lim_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_lim_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_lim_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tok_lim_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_tp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>143</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>143</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>143</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dir_wb2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_dqed_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_dqed_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_dqed_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_dqed_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_dqed_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_dqed_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_dqed_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_dqed_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>44</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_dqed_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rx_sync_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rx_sync_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rx_sync_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rx_sync_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rx_sync_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rx_sync_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_rx_sync_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_dir_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>22</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_rx_sync_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>22</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_dp_lsp_enq_rorply_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_enq_nalb_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_enq_nalb_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_enq_nalb_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_enq_nalb_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_enq_nalb_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_enq_nalb_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_enq_nalb_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_enq_nalb_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>9</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_enq_nalb_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_fid2cqqidix_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_fid2cqqidix_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_fid2cqqidix_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_fid2cqqidix_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_fid2cqqidix_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_fid2cqqidix_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_fid2cqqidix_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_fid2cqqidix_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>11</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_fid2cqqidix_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_fifo_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_fifo_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_fifo_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_fifo_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_fifo_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_fifo_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_fifo_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_fifo_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>166</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_fifo_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_w_rx_sync_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_w_rx_sync_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_w_rx_sync_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_w_rx_sync_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_w_rx_sync_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_w_rx_sync_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_w_rx_sync_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_w_rx_sync_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>159</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hcw_enq_w_rx_sync_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_minmax_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_minmax_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_minmax_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_minmax_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_minmax_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_minmax_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_minmax_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_minmax_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>29</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_minmax_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_ptr_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_ptr_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_ptr_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_ptr_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_ptr_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_ptr_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_ptr_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_ptr_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_a_ptr_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_minmax_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_minmax_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_minmax_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_minmax_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_minmax_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_minmax_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_minmax_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_minmax_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>29</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_minmax_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_ptr_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_ptr_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_ptr_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_ptr_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_ptr_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_ptr_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_ptr_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_ptr_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_hist_list_ptr_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_data_fifo_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_data_fifo_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_data_fifo_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_data_fifo_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_data_fifo_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_data_fifo_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_data_fifo_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_data_fifo_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_data_fifo_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_hdr_fifo_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_hdr_fifo_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_hdr_fifo_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_hdr_fifo_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_hdr_fifo_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_hdr_fifo_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_hdr_fifo_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_hdr_fifo_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>19</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ibcpl_hdr_fifo_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_depth_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_depth_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_depth_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_depth_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_depth_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_depth_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_depth_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_depth_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_depth_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_intr_thresh_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_intr_thresh_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_intr_thresh_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_intr_thresh_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_intr_thresh_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_intr_thresh_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_intr_thresh_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_intr_thresh_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_intr_thresh_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_on_off_threshold_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_on_off_threshold_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_on_off_threshold_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_on_off_threshold_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_on_off_threshold_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_on_off_threshold_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_on_off_threshold_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_on_off_threshold_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>31</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_on_off_threshold_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_token_depth_select_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_token_depth_select_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_token_depth_select_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_token_depth_select_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_token_depth_select_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_token_depth_select_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_token_depth_select_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_token_depth_select_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_token_depth_select_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_wptr_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_wptr_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_wptr_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_wptr_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_wptr_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_wptr_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_wptr_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_wptr_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_cq_wptr_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_rply_req_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_rply_req_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_rply_req_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_rply_req_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_rply_req_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_rply_req_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_rply_req_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_rply_req_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>59</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_rply_req_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_token_rtn_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_token_rtn_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_token_rtn_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_token_rtn_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_token_rtn_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_token_rtn_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_token_rtn_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_token_rtn_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>24</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_token_rtn_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>143</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>143</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>143</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ldb_wb2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin0_dup3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin1_dup3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin2_dup3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_r_bin3_dup3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_enq_cnt_s_bin3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hp_bin3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_hpnxt_bin3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rdylst_tp_bin3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rlst_cnt_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rlst_cnt_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rlst_cnt_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rlst_cnt_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rlst_cnt_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rlst_cnt_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rlst_cnt_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rlst_cnt_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>55</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_rlst_cnt_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_sch_cnt_dup3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hp_bin3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_hpnxt_bin3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tp_bin3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_schlst_tpprv_bin3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_slst_cnt_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_slst_cnt_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_slst_cnt_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_slst_cnt_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_slst_cnt_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_slst_cnt_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_slst_cnt_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_slst_cnt_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>59</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ll_slst_cnt_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_dir_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_dir_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_dir_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_dir_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_dir_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_dir_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_dir_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_dir_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_dir_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_rorply_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_rorply_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_rorply_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_rorply_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_rorply_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_rorply_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_rorply_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_rorply_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_dp_sch_rorply_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_atq_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_atq_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_atq_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_atq_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_atq_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_atq_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_atq_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_atq_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_atq_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_rorply_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_rorply_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_rorply_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_rorply_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_rorply_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_rorply_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_rorply_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_rorply_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_rorply_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_unoord_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_unoord_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_unoord_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_unoord_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_unoord_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_unoord_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_unoord_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_unoord_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_nalb_sch_unoord_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_reordercmp_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_reordercmp_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_reordercmp_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_reordercmp_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_reordercmp_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_reordercmp_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_reordercmp_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_reordercmp_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>18</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lsp_reordercmp_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq2vf_pf_ro_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq2vf_pf_ro_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq2vf_pf_ro_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq2vf_pf_ro_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq2vf_pf_ro_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq2vf_pf_ro_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq2vf_pf_ro_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq2vf_pf_ro_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq2vf_pf_ro_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_l_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_l_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_l_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_l_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_l_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_l_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_l_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_l_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_l_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_u_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_u_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_u_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_u_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_u_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_u_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_u_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_u_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_addr_u_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_l_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_l_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_l_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_l_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_l_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_l_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_l_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_l_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>30</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_l_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_u_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_u_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_u_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_u_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_u_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_u_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_u_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_u_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_addr_u_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_data_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_data_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_data_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_data_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_data_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_data_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_data_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_data_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_ai_data_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_isr_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_isr_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_isr_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_isr_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_isr_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_isr_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_isr_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_isr_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_isr_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_pasid_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_pasid_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_pasid_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_pasid_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_pasid_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_pasid_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_pasid_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_pasid_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>23</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_cq_pasid_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp2vas_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp2vas_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp2vas_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp2vas_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp2vas_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp2vas_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp2vas_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp2vas_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp2vas_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp_v_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp_v_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp_v_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp_v_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp_v_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp_v_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp_v_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp_v_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_pp_v_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_vasqid_v_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_vasqid_v_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_vasqid_v_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_vasqid_v_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_vasqid_v_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_vasqid_v_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_vasqid_v_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_vasqid_v_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_dir_vasqid_v_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq2vf_pf_ro_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq2vf_pf_ro_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq2vf_pf_ro_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq2vf_pf_ro_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq2vf_pf_ro_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq2vf_pf_ro_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq2vf_pf_ro_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq2vf_pf_ro_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq2vf_pf_ro_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_l_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_l_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_l_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_l_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_l_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_l_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_l_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_l_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_l_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_u_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_u_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_u_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_u_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_u_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_u_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_u_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_u_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_addr_u_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_l_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_l_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_l_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_l_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_l_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_l_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_l_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_l_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>30</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_l_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_u_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_u_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_u_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_u_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_u_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_u_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_u_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_u_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_addr_u_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_data_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_data_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_data_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_data_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_data_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_data_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_data_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_data_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_ai_data_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_isr_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_isr_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_isr_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_isr_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_isr_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_isr_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_isr_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_isr_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_isr_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_pasid_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_pasid_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_pasid_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_pasid_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_pasid_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_pasid_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_pasid_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_pasid_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>23</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_cq_pasid_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_pp2vas_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_pp2vas_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_pp2vas_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_pp2vas_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_pp2vas_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_pp2vas_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_pp2vas_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_pp2vas_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_pp2vas_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_qid2vqid_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_qid2vqid_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_qid2vqid_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_qid2vqid_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_qid2vqid_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_qid2vqid_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_qid2vqid_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_qid2vqid_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>20</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_qid2vqid_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_vasqid_v_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_vasqid_v_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_vasqid_v_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_vasqid_v_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_vasqid_v_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_vasqid_v_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_vasqid_v_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_vasqid_v_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_ldb_vasqid_v_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp2pp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp2pp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp2pp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp2pp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp2pp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp2pp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp2pp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp2pp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>30</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp2pp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp_v_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp_v_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp_v_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp_v_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp_v_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp_v_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp_v_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp_v_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vpp_v_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid2qid_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid2qid_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid2qid_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid2qid_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid2qid_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid2qid_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid2qid_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid2qid_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>30</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid2qid_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid_v_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid_v_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid_v_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid_v_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid_v_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid_v_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid_v_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid_v_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_dir_vqid_v_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp2pp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp2pp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp2pp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp2pp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp2pp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp2pp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp2pp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp2pp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>24</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp2pp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp_v_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp_v_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp_v_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp_v_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp_v_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp_v_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp_v_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp_v_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vpp_v_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid2qid_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid2qid_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid2qid_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid2qid_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid2qid_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid2qid_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid2qid_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid2qid_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid2qid_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid_v_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid_v_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid_v_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid_v_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid_v_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid_v_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid_v_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid_v_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_lut_vf_ldb_vqid_v_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_msix_tbl_word2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data0_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data0_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data0_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data0_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data0_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data0_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>128</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data1_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data1_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data1_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data1_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data1_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data1_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>128</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data2_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data2_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data2_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data2_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data2_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data2_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>128</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data3_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data3_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data3_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data3_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data3_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data3_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>128</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_data3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hdr_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hdr_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hdr_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hdr_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hdr_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hdr_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hdr_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hdr_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>152</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hdr_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hpa_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hpa_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hpa_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hpa_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hpa_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hpa_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hpa_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hpa_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>34</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_mstr_ll_hpa_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cmp_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cmp_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cmp_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cmp_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cmp_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cmp_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cmp_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cmp_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>17</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cmp_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cnt_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cnt_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cnt_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cnt_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cnt_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cnt_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cnt_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cnt_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>67</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_cnt_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_hp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_hp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_hp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_hp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_hp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_hp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_hp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_hp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_hp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>9</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_lb_rx_sync_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_rx_sync_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_rorply_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_unoord_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_unoord_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_unoord_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_unoord_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_unoord_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_unoord_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_unoord_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_unoord_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>9</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_lsp_enq_unoord_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_qed_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_qed_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_qed_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_qed_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_qed_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_qed_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_qed_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_qed_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>44</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_qed_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_cnt_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_cnt_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_cnt_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_cnt_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_cnt_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_cnt_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_cnt_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_cnt_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>67</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_cnt_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_hp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_hp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_hp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_hp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_hp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_hp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_hp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_hp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_hp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_tp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_tp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_tp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_tp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_tp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_tp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_tp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_tp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_replay_tp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_cnt_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_cnt_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_cnt_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_cnt_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_cnt_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_cnt_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_cnt_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_cnt_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_cnt_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_hp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_hp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_hp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_hp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_hp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_hp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_hp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_hp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_hp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_tp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_tp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_tp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_tp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_tp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_tp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_tp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_tp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_rofrag_tp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_sel_nalb_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_sel_nalb_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_sel_nalb_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_sel_nalb_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_sel_nalb_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_sel_nalb_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_sel_nalb_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_sel_nalb_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_sel_nalb_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_tp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_tp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_tp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_tp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_tp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_tp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_tp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_tp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_nalb_tp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_map_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_map_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_map_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_map_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_map_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_map_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_map_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_map_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>11</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_map_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>11</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ord_qid_sn_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_outbound_hcw_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_outbound_hcw_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_outbound_hcw_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_outbound_hcw_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_outbound_hcw_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_outbound_hcw_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_outbound_hcw_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_outbound_hcw_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>159</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_outbound_hcw_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_data_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_data_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_data_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_data_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_data_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_data_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_data_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_data_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>176</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_data_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_flid_ret_rx_sync_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_flid_ret_rx_sync_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_flid_ret_rx_sync_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_flid_ret_rx_sync_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_flid_ret_rx_sync_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_flid_ret_rx_sync_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_flid_ret_rx_sync_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_flid_ret_rx_sync_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>25</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_flid_ret_rx_sync_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_rx_sync_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_rx_sync_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_rx_sync_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_rx_sync_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_rx_sync_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_rx_sync_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_rx_sync_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_rx_sync_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>176</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_chp_sch_rx_sync_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_lsp_deq_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_lsp_deq_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_lsp_deq_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_lsp_deq_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_lsp_deq_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_lsp_deq_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_lsp_deq_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_lsp_deq_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>8</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_lsp_deq_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_to_cq_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_to_cq_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_to_cq_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_to_cq_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_to_cq_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_to_cq_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_to_cq_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_to_cq_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>196</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qed_to_cq_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_aqed_active_count_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_aqed_active_count_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_aqed_active_count_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_aqed_active_count_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_aqed_active_count_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_aqed_active_count_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_aqed_active_count_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_aqed_active_count_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_aqed_active_count_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_active_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_active_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_active_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_active_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_active_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_active_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_active_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_active_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_active_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_tot_enq_cnt_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_tot_enq_cnt_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_tot_enq_cnt_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_tot_enq_cnt_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_tot_enq_cnt_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_tot_enq_cnt_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_tot_enq_cnt_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_tot_enq_cnt_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atm_tot_enq_cnt_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atq_enqueue_count_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atq_enqueue_count_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atq_enqueue_count_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atq_enqueue_count_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atq_enqueue_count_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atq_enqueue_count_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atq_enqueue_count_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atq_enqueue_count_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_atq_enqueue_count_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_max_depth_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_max_depth_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_max_depth_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_max_depth_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_max_depth_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_max_depth_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_max_depth_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_max_depth_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_max_depth_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_replay_count_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_replay_count_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_replay_count_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_replay_count_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_replay_count_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_replay_count_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_replay_count_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_replay_count_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_replay_count_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_tot_enq_cnt_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_tot_enq_cnt_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_tot_enq_cnt_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_tot_enq_cnt_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_tot_enq_cnt_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_tot_enq_cnt_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_tot_enq_cnt_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_tot_enq_cnt_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_dir_tot_enq_cnt_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_enqueue_count_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_enqueue_count_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_enqueue_count_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_enqueue_count_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_enqueue_count_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_enqueue_count_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_enqueue_count_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_enqueue_count_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_enqueue_count_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_inflight_count_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_inflight_count_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_inflight_count_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_inflight_count_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_inflight_count_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_inflight_count_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_inflight_count_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_inflight_count_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_inflight_count_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_replay_count_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_replay_count_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_replay_count_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_replay_count_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_replay_count_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_replay_count_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_replay_count_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_replay_count_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_ldb_replay_count_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_max_depth_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_max_depth_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_max_depth_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_max_depth_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_max_depth_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_max_depth_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_max_depth_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_max_depth_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>14</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_max_depth_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_tot_enq_cnt_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_tot_enq_cnt_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_tot_enq_cnt_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_tot_enq_cnt_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_tot_enq_cnt_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_tot_enq_cnt_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_tot_enq_cnt_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_tot_enq_cnt_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_naldb_tot_enq_cnt_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_rdylst_clamp_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_rdylst_clamp_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_rdylst_clamp_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_rdylst_clamp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_rdylst_clamp_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_rdylst_clamp_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_rdylst_clamp_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_rdylst_clamp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_qid_rdylst_clamp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_cnt_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_cnt_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_cnt_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_cnt_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_cnt_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_cnt_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_cnt_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_cnt_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_cnt_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirhp_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirhp_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirhp_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirhp_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirhp_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirhp_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirhp_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirhp_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirhp_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirtp_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirtp_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirtp_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirtp_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirtp_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirtp_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirtp_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirtp_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_dirtp_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbhp_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbhp_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbhp_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbhp_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbhp_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbhp_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbhp_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbhp_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbhp_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbtp_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbtp_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbtp_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbtp_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbtp_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbtp_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbtp_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbtp_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_lbtp_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_st_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_st_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_st_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_st_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_st_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_st_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_st_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_st_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>24</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_reord_st_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_npdata_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_npdata_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_npdata_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_npdata_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_npdata_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_npdata_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_npdata_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_npdata_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>32</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_npdata_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_nphdr_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_nphdr_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_nphdr_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_nphdr_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_nphdr_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_nphdr_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_nphdr_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_nphdr_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>157</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_nphdr_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_pdata_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_pdata_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_pdata_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_pdata_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_pdata_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_pdata_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_pdata_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_pdata_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>263</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_pdata_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_phdr_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_phdr_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_phdr_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_phdr_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_phdr_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_phdr_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_phdr_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_phdr_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>152</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_ri_tlq_fifo_phdr_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_chp_rop_hcw_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_chp_rop_hcw_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_chp_rop_hcw_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_chp_rop_hcw_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_chp_rop_hcw_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_chp_rop_hcw_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_chp_rop_hcw_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_chp_rop_hcw_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>203</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_chp_rop_hcw_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_dir_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_dir_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_dir_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_dir_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_dir_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_dir_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_dir_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_dir_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>99</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_dir_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_ro_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_ro_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_ro_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_ro_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_ro_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_ro_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_ro_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_ro_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>99</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_dp_enq_ro_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_lsp_reordercmp_rx_sync_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_lsp_reordercmp_rx_sync_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_lsp_reordercmp_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_lsp_reordercmp_rx_sync_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_lsp_reordercmp_rx_sync_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_lsp_reordercmp_rx_sync_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_lsp_reordercmp_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_lsp_reordercmp_rx_sync_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>16</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_lsp_reordercmp_rx_sync_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_ro_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_ro_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_ro_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_ro_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_ro_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_ro_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_ro_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_ro_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>99</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_ro_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_unoord_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_unoord_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_unoord_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_unoord_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_unoord_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_unoord_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_unoord_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_unoord_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>99</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rop_nalb_enq_unoord_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_dp_dqed_data_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_dp_dqed_data_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_dp_dqed_data_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_dp_dqed_data_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_dp_dqed_data_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_dp_dqed_data_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_dp_dqed_data_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_dp_dqed_data_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>44</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_dp_dqed_data_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_dir_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_dir_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_dir_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_dir_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_dir_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_dir_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_dir_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_dir_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_dir_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_rorply_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_rorply_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_rorply_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_rorply_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_rorply_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_rorply_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_rorply_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_rorply_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_dp_sch_rorply_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_atq_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_atq_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_atq_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_atq_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_atq_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_atq_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_atq_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_atq_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_atq_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_rorply_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_rorply_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_rorply_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_rorply_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_rorply_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_rorply_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_rorply_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_rorply_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_rorply_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_unoord_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_unoord_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_unoord_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_unoord_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_unoord_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_unoord_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_unoord_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_unoord_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>26</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_lsp_nalb_sch_unoord_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_nalb_qed_data_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_nalb_qed_data_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_nalb_qed_data_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_nalb_qed_data_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_nalb_qed_data_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_nalb_qed_data_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_nalb_qed_data_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_nalb_qed_data_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>44</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_nalb_qed_data_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_qed_aqed_enq_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_qed_aqed_enq_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_qed_aqed_enq_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_qed_aqed_enq_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_qed_aqed_enq_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_qed_aqed_enq_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_qed_aqed_enq_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_qed_aqed_enq_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_qed_aqed_enq_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_dp_enq_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_dp_enq_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_dp_enq_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_dp_enq_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_dp_enq_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_dp_enq_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_dp_enq_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_dp_enq_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>99</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_dp_enq_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_nalb_enq_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_nalb_enq_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_nalb_enq_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_nalb_enq_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_nalb_enq_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_nalb_enq_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_nalb_enq_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_nalb_enq_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>99</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_nalb_enq_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_qed_dqed_enq_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_qed_dqed_enq_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_qed_dqed_enq_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_qed_dqed_enq_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_qed_dqed_enq_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_qed_dqed_enq_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_qed_dqed_enq_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_qed_dqed_enq_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>156</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_rx_sync_rop_qed_dqed_enq_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sch_out_fifo_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sch_out_fifo_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sch_out_fifo_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sch_out_fifo_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sch_out_fifo_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>6</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sch_out_fifo_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sch_out_fifo_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sch_out_fifo_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>269</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sch_out_fifo_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_scrbd_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_scrbd_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_scrbd_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_scrbd_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_scrbd_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>7</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_scrbd_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_scrbd_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_scrbd_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>9</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_scrbd_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_send_atm_to_cq_rx_sync_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_send_atm_to_cq_rx_sync_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_send_atm_to_cq_rx_sync_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_send_atm_to_cq_rx_sync_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_send_atm_to_cq_rx_sync_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_send_atm_to_cq_rx_sync_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_send_atm_to_cq_rx_sync_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_send_atm_to_cq_rx_sync_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>34</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_send_atm_to_cq_rx_sync_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn0_order_shft_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn0_order_shft_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn0_order_shft_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn0_order_shft_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn0_order_shft_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn0_order_shft_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn0_order_shft_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn0_order_shft_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>11</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn0_order_shft_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn1_order_shft_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn1_order_shft_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn1_order_shft_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn1_order_shft_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn1_order_shft_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn1_order_shft_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn1_order_shft_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn1_order_shft_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>11</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn1_order_shft_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_complete_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_complete_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_complete_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_complete_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_complete_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_complete_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_complete_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_complete_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>20</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_complete_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_ordered_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_ordered_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_ordered_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_ordered_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_ordered_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_ordered_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_ordered_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_ordered_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>12</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_sn_ordered_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_dir_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_dir_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_dir_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_dir_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_dir_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_dir_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_dir_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_dir_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_dir_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_ldb_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_ldb_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_ldb_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_ldb_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_ldb_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>5</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_ldb_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_ldb_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_ldb_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_threshold_r_pipe_ldb_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data0_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data0_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data0_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data0_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data0_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data0_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data0_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data0_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data0_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data1_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data1_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data1_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data1_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data1_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data1_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data1_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data1_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data1_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data2_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data2_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data2_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data2_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data2_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data2_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data2_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data2_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data2_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data3_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data3_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data3_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data3_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data3_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data3_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data3_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data3_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data3_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data4_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data4_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data4_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data4_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data4_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data4_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data4_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data4_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data4_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data5_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data5_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data5_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data5_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data5_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data5_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data5_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data5_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data5_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data6_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data6_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data6_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data6_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data6_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data6_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data6_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data6_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data6_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data7_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data7_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data7_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data7_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data7_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data7_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data7_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data7_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>38</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_data7_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag0_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag0_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag0_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag0_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag0_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag0_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag0_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag0_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag0_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag1_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag1_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag1_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag1_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag1_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag1_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag1_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag1_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag1_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag2_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag2_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag2_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag2_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag2_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag2_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag2_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag2_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag2_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag3_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag3_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag3_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag3_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag3_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag3_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag3_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag3_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag3_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag4_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag4_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag4_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag4_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag4_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag4_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag4_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag4_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag4_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag5_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag5_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag5_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag5_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag5_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag5_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag5_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag5_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag5_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag6_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag6_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag6_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag6_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag6_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag6_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag6_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag6_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag6_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag7_4k_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag7_4k_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag7_4k_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag7_4k_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag7_4k_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>3</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag7_4k_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag7_4k_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag7_4k_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>84</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_tlb_tag7_4k_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_uno_atm_cmp_fifo_mem_raddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_uno_atm_cmp_fifo_mem_rclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_uno_atm_cmp_fifo_mem_rclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_uno_atm_cmp_fifo_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_uno_atm_cmp_fifo_mem_waddr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>2</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_uno_atm_cmp_fifo_mem_wclk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_uno_atm_cmp_fifo_mem_wclk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_uno_atm_cmp_fifo_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>19</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rf_uno_atm_cmp_fifo_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_iosfsb_ism_tdo</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_tapconfig_tdo</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>rtdr_taptrigger_tdo</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_block</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_crd_rtn_fc_id</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_crd_rtn_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_crd_rtn_value</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>(HQM_SFI_RX_NDCRD-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_data_crd_rtn_vc_id</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_hdr_block</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_hdr_crd_rtn_fc_id</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>1</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_hdr_crd_rtn_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_hdr_crd_rtn_value</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>(HQM_SFI_RX_NHCRD-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_hdr_crd_rtn_vc_id</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>4</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_rx_empty</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_rxcon_ack</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_rx_rxdiscon_nack</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_TX_D*8)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_aux_parity</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_crd_rtn_block</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_early_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_edb</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_TX_D/4)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_end</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_TX_D/4)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_info_byte</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_TX_DS*8)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_parity</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_TX_D/8)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_poison</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_TX_D/4)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_start</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_data_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_hdr_crd_rtn_block</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_hdr_early_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_hdr_info_bytes</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_TX_M*16)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_hdr_valid</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_header</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>((HQM_SFI_TX_H*8)-1)</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sfi_tx_txcon_req</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>side_clkreq</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>side_pok</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_freelist_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_freelist_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_freelist_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_freelist_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_freelist_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_freelist_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_ll_qe_hpnxt_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_ll_qe_hpnxt_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_ll_qe_hpnxt_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_ll_qe_hpnxt_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_ll_qe_hpnxt_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_ll_qe_hpnxt_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_aqed_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_dir_nxthp_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_dir_nxthp_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_dir_nxthp_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_dir_nxthp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_dir_nxthp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>20</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_dir_nxthp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_0_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_0_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_0_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_1_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_1_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_1_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_2_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_2_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_2_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_3_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_3_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_3_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_4_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_4_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_4_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_4_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_4_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_4_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_5_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_5_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_5_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_5_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_5_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_5_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_6_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_6_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_6_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_6_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_6_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_6_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_7_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_7_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_7_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_7_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_7_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>15</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_freelist_7_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_a_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_a_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_a_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_a_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_a_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_a_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>65</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_hist_list_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_nalb_nxthp_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>13</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_nalb_nxthp_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_nalb_nxthp_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_nalb_nxthp_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_nalb_nxthp_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>20</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_nalb_nxthp_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_0_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_0_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_0_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_0_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_0_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_0_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_1_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_1_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_1_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_1_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_1_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_1_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_2_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_2_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_2_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_2_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_2_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_2_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_3_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_3_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_3_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_3_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_3_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_3_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_4_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_4_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_4_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_4_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_4_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_4_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_5_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_5_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_5_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_5_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_5_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_5_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_6_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_6_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_6_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_6_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_6_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_6_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_7_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_7_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_7_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_7_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_7_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>138</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_qed_7_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_rob_mem_addr</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>10</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_rob_mem_clk</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_rob_mem_clk_rst_n</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_rob_mem_re</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_rob_mem_wdata</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:vectors>
                  <ipxact:vector>
                     <ipxact:left>155</ipxact:left>
                     <ipxact:right>0</ipxact:right>
                  </ipxact:vector>
               </ipxact:vectors>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName>logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
         <ipxact:port>
            <ipxact:name>sr_rob_mem_we</ipxact:name>
            <ipxact:wire>
               <ipxact:direction>out</ipxact:direction>
               <ipxact:wireTypeDefs>
                  <ipxact:wireTypeDef>
                     <ipxact:typeName constrained="true">logic</ipxact:typeName>
                     <ipxact:typeDefinition>std.systemverilog</ipxact:typeDefinition>
                     <ipxact:viewRef>RTL</ipxact:viewRef>
                  </ipxact:wireTypeDef>
               </ipxact:wireTypeDefs>
            </ipxact:wire>
         </ipxact:port>
      </ipxact:ports>
   </ipxact:model>
   <ipxact:fileSets>
      <ipxact:fileSet>
         <ipxact:name>Synopsys_InterfaceDefinitions</ipxact:name>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/APB4/vC/coretools/apb4_interface.vC_r1.0.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/SFI/v1.0/coretools/sfi_data_interface.v1.0_r1.1.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/Reset/v1.0/coretools/reset_interface.v1.0_r1.1.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/IOSF__SB/v1.4/coretools/iosf_sb_reset_interface.v1.4_r1.3.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/IOSF__SB/v1.4/coretools/iosf_sb_clock_interface.v1.4_r1.3.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/collage_intf_def/3.9.7/rtl_interface_defs/iosf/iosf_primary_interface.1.2.3.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/IOSF__SB/v1.4/coretools/iosf_sb_power_interface.v1.4_r1.3.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/IOSF__DFX__SCAN/v2.4/coretools/iosf_dfx_scan_reset_interface.v2.4_r1.4.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/IOSF__SB/v1.4/coretools/iosf_sb_pok_interface.v1.4_r1.3.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/IOSF__SB/v1.4/coretools/iosf_sb_interface.v1.4_r1.3.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/IOSF__DFX__SCAN/v2.4/coretools/iosf_dfx_scan_interface.v2.4_r1.4.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/DTF/v1.4/coretools/dtf_reset_interface.v1.4_r1.2.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/IOSF__DFX__RTDR/v1.5/coretools/iosf_dfx_rtdr_clock_interface.v1.5_r1.1.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/wake_intf/1.0/coretools/wake_intf_interface.1.0.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/DTF/v1.4/coretools/dtf_misc_interface.v1.4_r1.2.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/DTF/v1.4/coretools/dtf_clock_interface.v1.4_r1.2.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/CTF/v1.0/coretools/ctf_signals_interface.v1.0_r1.1.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/IOSF__SB/v1.4/coretools/iosf_sb_idstraps_interface.v1.4_r1.3.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/CLOCK_REQ_ACK/v2.0/coretools/clock_req_ack_interface.v2.0_r1.0.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/SFI/v1.0/coretools/sfi_globals_interface.v1.0_r1.1.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/IOSF__DFX__RTDR/v1.5/coretools/iosf_dfx_rtdr_reset_interface.v1.5_r1.1.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/IOSF__DFX__DSP/v2.0/coretools/iosf_dfx_dsp_inside_interface.v2.0_r1.2.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/DTF/v1.4/coretools/dtf_signals_interface.v1.4_r1.2.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/IOSF__DFX__RTDR/v1.5/coretools/iosf_dfx_rtdr_interface.v1.5_r1.1.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/SFI/v1.0/coretools/sfi_header_interface.v1.0_r1.1.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/p/hdk/rtl/cad/x86-64_linux30/intel/bus_interface_defs/0.15/ViewPin/v1.0/coretools/viewpin_interface.v1.0_r1.2.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
      </ipxact:fileSet>
      <ipxact:fileSet>
         <ipxact:name>tools</ipxact:name>
         <ipxact:file>
            <ipxact:name>/nfs/site/disks/ncsg_00170/users/jkerth/hqm-srvrgen4/src/rtl/system/hqm_sfi_pkg.sv</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/nfs/site/disks/ncsg_00170/users/jkerth/hqm-srvrgen4/src/rtl/hqm_sif_pkg.sv</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/nfs/site/disks/ncsg_00170/users/jkerth/hqm-srvrgen4/integration/collage/script/builder.hqm_sip.tcl</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/nfs/site/disks/ncsg_00170/users/jkerth/hqm-srvrgen4/output/hqm/collage/hqm_sip/gen/reports/hqm_sip.build.summary</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/nfs/site/disks/ncsg_00170/users/jkerth/hqm-srvrgen4/output/hqm/collage/hqm_sip/gen/reports/hqm_sip.build.warning</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/nfs/site/disks/ncsg_00170/users/jkerth/hqm-srvrgen4/subIP/sip/AW/src/rtl/hqm_AW_pkg.sv</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/nfs/site/disks/ncsg_00170/users/jkerth/hqm-srvrgen4/output/hqm/collage/hqm_sip/gen/rtl/hqm_sip.sv</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>/nfs/site/disks/ncsg_00170/users/jkerth/hqm-srvrgen4/src/rtl/hqm_pkg.sv</ipxact:name>
            <ipxact:fileType>unknown</ipxact:fileType>
         </ipxact:file>
      </ipxact:fileSet>
      <ipxact:fileSet>
         <ipxact:name>Hdl</ipxact:name>
         <ipxact:file>
            <ipxact:name>./rtl/hqm_AW_pkg.sv</ipxact:name>
            <ipxact:fileType>systemVerilogSource</ipxact:fileType>
            <ipxact:logicalName>work</ipxact:logicalName>
            <ipxact:dependency>./rtl</ipxact:dependency>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>./rtl/hqm_pkg.sv</ipxact:name>
            <ipxact:fileType>systemVerilogSource</ipxact:fileType>
            <ipxact:logicalName>work</ipxact:logicalName>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>./rtl/hqm_sif_pkg.sv</ipxact:name>
            <ipxact:fileType>systemVerilogSource</ipxact:fileType>
            <ipxact:logicalName>work</ipxact:logicalName>
            <ipxact:dependency>./rtl</ipxact:dependency>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>./rtl/hqm_sfi_pkg.sv</ipxact:name>
            <ipxact:fileType>systemVerilogSource</ipxact:fileType>
            <ipxact:logicalName>work</ipxact:logicalName>
         </ipxact:file>
         <ipxact:file>
            <ipxact:name>./rtl/hqm_sip.sv</ipxact:name>
            <ipxact:fileType>systemVerilogSource</ipxact:fileType>
            <ipxact:logicalName>work</ipxact:logicalName>
         </ipxact:file>
         <ipxact:dependency>./rtl</ipxact:dependency>
      </ipxact:fileSet>
   </ipxact:fileSets>
   <ipxact:parameters>
      <ipxact:parameter parameterId="NUM_CREDITS" prompt="NUM_CREDITS" resolve="user" type="longint">
         <ipxact:name>NUM_CREDITS</ipxact:name>
         <ipxact:value>16384</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_CREDITS_BANKS" prompt="NUM_CREDITS_BANKS" resolve="user" type="longint">
         <ipxact:name>NUM_CREDITS_BANKS</ipxact:name>
         <ipxact:value>8</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_CREDITS_PBANK" prompt="NUM_CREDITS_PBANK" resolve="user" type="longint">
         <ipxact:name>NUM_CREDITS_PBANK</ipxact:name>
         <ipxact:value>(NUM_CREDITS/NUM_CREDITS_BANKS)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_DIR_QID" prompt="NUM_DIR_QID" resolve="user" type="longint">
         <ipxact:name>NUM_DIR_QID</ipxact:name>
         <ipxact:value>64</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_DIR_CQ" prompt="NUM_DIR_CQ" resolve="user" type="longint">
         <ipxact:name>NUM_DIR_CQ</ipxact:name>
         <ipxact:value>NUM_DIR_QID</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_DIR_PP" prompt="NUM_DIR_PP" resolve="user" type="longint">
         <ipxact:name>NUM_DIR_PP</ipxact:name>
         <ipxact:value>NUM_DIR_CQ</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_LDB_QID" prompt="NUM_LDB_QID" resolve="user" type="longint">
         <ipxact:name>NUM_LDB_QID</ipxact:name>
         <ipxact:value>32</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_LDB_CQ" prompt="NUM_LDB_CQ" resolve="user" type="longint">
         <ipxact:name>NUM_LDB_CQ</ipxact:name>
         <ipxact:value>64</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_LDB_PP" prompt="NUM_LDB_PP" resolve="user" type="longint">
         <ipxact:name>NUM_LDB_PP</ipxact:name>
         <ipxact:value>NUM_LDB_CQ</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_VAS" prompt="NUM_VAS" resolve="user" type="longint">
         <ipxact:name>NUM_VAS</ipxact:name>
         <ipxact:value>32</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_VF" prompt="NUM_VF" resolve="user" type="longint">
         <ipxact:name>NUM_VF</ipxact:name>
         <ipxact:value>16</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_VDEV" prompt="NUM_VDEV" resolve="user" type="longint">
         <ipxact:name>NUM_VDEV</ipxact:name>
         <ipxact:value>16</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="TOTAL_SN_GROUP" prompt="TOTAL_SN_GROUP" resolve="user" type="longint">
         <ipxact:name>TOTAL_SN_GROUP</ipxact:name>
         <ipxact:value>2</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="TOTAL_SN_SLOT" prompt="TOTAL_SN_SLOT" resolve="user" type="longint">
         <ipxact:name>TOTAL_SN_SLOT</ipxact:name>
         <ipxact:value>16</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="TOTAL_SN_MODE" prompt="TOTAL_SN_MODE" resolve="user" type="longint">
         <ipxact:name>TOTAL_SN_MODE</ipxact:name>
         <ipxact:value>5</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="DEVICE_ID" prompt="DEVICE_ID" resolve="user" type="bit">
         <ipxact:name>DEVICE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>15</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h2714</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="VF_DEVICE_ID" prompt="VF_DEVICE_ID" resolve="user" type="bit">
         <ipxact:name>VF_DEVICE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>15</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h2715</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_RSV0_CFG_NODE_ID" prompt="HQM_RSV0_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_RSV0_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h0</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_SYS_CFG_NODE_ID" prompt="HQM_SYS_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_SYS_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h1</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_AQED_CFG_NODE_ID" prompt="HQM_AQED_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_AQED_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h2</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_AP_CFG_NODE_ID" prompt="HQM_AP_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_AP_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h3</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_CHP_CFG_NODE_ID" prompt="HQM_CHP_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_CHP_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h4</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_DP_CFG_NODE_ID" prompt="HQM_DP_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_DP_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h5</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_QED_CFG_NODE_ID" prompt="HQM_QED_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_QED_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h6</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_NALB_CFG_NODE_ID" prompt="HQM_NALB_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_NALB_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h7</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_ROP_CFG_NODE_ID" prompt="HQM_ROP_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_ROP_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h8</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_LSP_CFG_NODE_ID" prompt="HQM_LSP_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_LSP_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h9</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_MSTR_CFG_NODE_ID" prompt="HQM_MSTR_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_MSTR_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'ha</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_RSV11_CFG_NODE_ID" prompt="HQM_RSV11_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_RSV11_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'hb</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_RSV12_CFG_NODE_ID" prompt="HQM_RSV12_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_RSV12_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'hc</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_RSV13_CFG_NODE_ID" prompt="HQM_RSV13_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_RSV13_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'hd</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_RSV14_CFG_NODE_ID" prompt="HQM_RSV14_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_RSV14_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'he</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_RSV15_CFG_NODE_ID" prompt="HQM_RSV15_CFG_NODE_ID" resolve="user" type="bit">
         <ipxact:name>HQM_RSV15_CFG_NODE_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'hf</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HCW_ENQ_ADDR_WIDTH" prompt="HCW_ENQ_ADDR_WIDTH" resolve="user" type="longint">
         <ipxact:name>HCW_ENQ_ADDR_WIDTH</ipxact:name>
         <ipxact:value>12</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HCW_ENQ_DATA_WIDTH" prompt="HCW_ENQ_DATA_WIDTH" resolve="user" type="longint">
         <ipxact:name>HCW_ENQ_DATA_WIDTH</ipxact:name>
         <ipxact:value>128</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HCW_ENQ_WUSER_WIDTH" prompt="HCW_ENQ_WUSER_WIDTH" resolve="user" type="longint">
         <ipxact:name>HCW_ENQ_WUSER_WIDTH</ipxact:name>
         <ipxact:value>6</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HCW_ENQ_BUSER_WIDTH" prompt="HCW_ENQ_BUSER_WIDTH" resolve="user" type="longint">
         <ipxact:name>HCW_ENQ_BUSER_WIDTH</ipxact:name>
         <ipxact:value>6</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HCW_ENQ_ID_WIDTH" prompt="HCW_ENQ_ID_WIDTH" resolve="user" type="longint">
         <ipxact:name>HCW_ENQ_ID_WIDTH</ipxact:name>
         <ipxact:value>6</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HCW_SCHED_ADDR_WIDTH" prompt="HCW_SCHED_ADDR_WIDTH" resolve="user" type="longint">
         <ipxact:name>HCW_SCHED_ADDR_WIDTH</ipxact:name>
         <ipxact:value>14</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HCW_SCHED_DATA_WIDTH" prompt="HCW_SCHED_DATA_WIDTH" resolve="user" type="longint">
         <ipxact:name>HCW_SCHED_DATA_WIDTH</ipxact:name>
         <ipxact:value>128</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HCW_SCHED_WUSER_WIDTH" prompt="HCW_SCHED_WUSER_WIDTH" resolve="user" type="longint">
         <ipxact:name>HCW_SCHED_WUSER_WIDTH</ipxact:name>
         <ipxact:value>6</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HCW_SCHED_BUSER_WIDTH" prompt="HCW_SCHED_BUSER_WIDTH" resolve="user" type="longint">
         <ipxact:name>HCW_SCHED_BUSER_WIDTH</ipxact:name>
         <ipxact:value>6</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_RSV0_CFG_UNIT_ID" prompt="HQM_RSV0_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_RSV0_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h0</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HCW_SCHED_ID_WIDTH" prompt="HCW_SCHED_ID_WIDTH" resolve="user" type="longint">
         <ipxact:name>HCW_SCHED_ID_WIDTH</ipxact:name>
         <ipxact:value>6</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_SYS_CFG_UNIT_ID" prompt="HQM_SYS_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_SYS_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h1</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_AQED_CFG_UNIT_ID" prompt="HQM_AQED_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_AQED_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h2</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_AP_CFG_UNIT_ID" prompt="HQM_AP_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_AP_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h3</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_CHP_CFG_UNIT_ID" prompt="HQM_CHP_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_CHP_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h4</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_DP_CFG_UNIT_ID" prompt="HQM_DP_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_DP_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h5</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_QED_CFG_UNIT_ID" prompt="HQM_QED_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_QED_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h6</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="VF_RESET_WORK_CNT" prompt="VF_RESET_WORK_CNT" resolve="user" type="longint">
         <ipxact:name>VF_RESET_WORK_CNT</ipxact:name>
         <ipxact:value>16</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_NALB_CFG_UNIT_ID" prompt="HQM_NALB_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_NALB_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h7</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="VF_RESET_PAUSE_CNT" prompt="VF_RESET_PAUSE_CNT" resolve="user" type="longint">
         <ipxact:name>VF_RESET_PAUSE_CNT</ipxact:name>
         <ipxact:value>256</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_ROP_CFG_UNIT_ID" prompt="HQM_ROP_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_ROP_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h8</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_LSP_CFG_UNIT_ID" prompt="HQM_LSP_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_LSP_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'h9</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_MSTR_CFG_UNIT_ID" prompt="HQM_MSTR_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_MSTR_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'ha</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_RSV11_CFG_UNIT_ID" prompt="HQM_RSV11_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_RSV11_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'hb</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_RSV12_CFG_UNIT_ID" prompt="HQM_RSV12_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_RSV12_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'hc</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_BCAMS_AQED" prompt="NUM_BCAMS_AQED" resolve="user" type="longint">
         <ipxact:name>NUM_BCAMS_AQED</ipxact:name>
         <ipxact:value>8</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_RSV13_CFG_UNIT_ID" prompt="HQM_RSV13_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_RSV13_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'hd</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_AQED" prompt="NUM_RFS_AQED" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_AQED</ipxact:name>
         <ipxact:value>37</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_RSV14_CFG_UNIT_ID" prompt="HQM_RSV14_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_RSV14_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'he</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_AP" prompt="NUM_RFS_AP" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_AP</ipxact:name>
         <ipxact:value>100</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="HQM_RSV15_CFG_UNIT_ID" prompt="HQM_RSV15_CFG_UNIT_ID" resolve="user" type="bit">
         <ipxact:name>HQM_RSV15_CFG_UNIT_ID</ipxact:name>
         <ipxact:vectors>
            <ipxact:vector>
               <ipxact:left>3</ipxact:left>
               <ipxact:right>0</ipxact:right>
            </ipxact:vector>
         </ipxact:vectors>
         <ipxact:value>'hf</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_AW_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_CHP" prompt="NUM_RFS_CHP" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_CHP</ipxact:name>
         <ipxact:value>32</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_CHP_PGCB" prompt="NUM_RFS_CHP_PGCB" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_CHP_PGCB</ipxact:name>
         <ipxact:value>2</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_DP" prompt="NUM_RFS_DP" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_DP</ipxact:name>
         <ipxact:value>19</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_LSP" prompt="NUM_RFS_LSP" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_LSP</ipxact:name>
         <ipxact:value>57</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_NALB" prompt="NUM_RFS_NALB" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_NALB</ipxact:name>
         <ipxact:value>24</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_QED" prompt="NUM_RFS_QED" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_QED</ipxact:name>
         <ipxact:value>5</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_ROP" prompt="NUM_RFS_ROP" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_ROP</ipxact:name>
         <ipxact:value>21</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_SYS" prompt="NUM_RFS_SYS" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_SYS</ipxact:name>
         <ipxact:value>44</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_SYS_DC" prompt="NUM_RFS_SYS_DC" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_SYS_DC</ipxact:name>
         <ipxact:value>1</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_SYSTEM" prompt="NUM_RFS_SYSTEM" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_SYSTEM</ipxact:name>
         <ipxact:value>(NUM_RFS_SYS+NUM_RFS_SYS_DC)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_IOSF_1C" prompt="NUM_RFS_IOSF_1C" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_IOSF_1C</ipxact:name>
         <ipxact:value>9</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_IOSF_DC" prompt="NUM_RFS_IOSF_DC" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_IOSF_DC</ipxact:name>
         <ipxact:value>3</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RFS_IOSF" prompt="NUM_RFS_IOSF" resolve="user" type="longint">
         <ipxact:name>NUM_RFS_IOSF</ipxact:name>
         <ipxact:value>(NUM_RFS_IOSF_1C+NUM_RFS_IOSF_DC)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SRAMS_AQED" prompt="NUM_SRAMS_AQED" resolve="user" type="longint">
         <ipxact:name>NUM_SRAMS_AQED</ipxact:name>
         <ipxact:value>5</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SRAMS_CHP" prompt="NUM_SRAMS_CHP" resolve="user" type="longint">
         <ipxact:name>NUM_SRAMS_CHP</ipxact:name>
         <ipxact:value>9</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SRAMS_DP" prompt="NUM_SRAMS_DP" resolve="user" type="longint">
         <ipxact:name>NUM_SRAMS_DP</ipxact:name>
         <ipxact:value>4</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SRAMS_NALB" prompt="NUM_SRAMS_NALB" resolve="user" type="longint">
         <ipxact:name>NUM_SRAMS_NALB</ipxact:name>
         <ipxact:value>4</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SRAMS_QED" prompt="NUM_SRAMS_QED" resolve="user" type="longint">
         <ipxact:name>NUM_SRAMS_QED</ipxact:name>
         <ipxact:value>24</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SRAMS_SYSTEM" prompt="NUM_SRAMS_SYSTEM" resolve="user" type="longint">
         <ipxact:name>NUM_SRAMS_SYSTEM</ipxact:name>
         <ipxact:value>1</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RAMS_AQED" prompt="NUM_RAMS_AQED" resolve="user" type="longint">
         <ipxact:name>NUM_RAMS_AQED</ipxact:name>
         <ipxact:value>((NUM_SRAMS_AQED+NUM_RFS_AQED)+NUM_BCAMS_AQED)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RAMS_AP" prompt="NUM_RAMS_AP" resolve="user" type="longint">
         <ipxact:name>NUM_RAMS_AP</ipxact:name>
         <ipxact:value>NUM_RFS_AP</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RAMS_CHP" prompt="NUM_RAMS_CHP" resolve="user" type="longint">
         <ipxact:name>NUM_RAMS_CHP</ipxact:name>
         <ipxact:value>(NUM_SRAMS_CHP+NUM_RFS_CHP)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RAMS_DP" prompt="NUM_RAMS_DP" resolve="user" type="longint">
         <ipxact:name>NUM_RAMS_DP</ipxact:name>
         <ipxact:value>(NUM_SRAMS_DP+NUM_RFS_DP)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RAMS_LSP" prompt="NUM_RAMS_LSP" resolve="user" type="longint">
         <ipxact:name>NUM_RAMS_LSP</ipxact:name>
         <ipxact:value>NUM_RFS_LSP</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RAMS_NALB" prompt="NUM_RAMS_NALB" resolve="user" type="longint">
         <ipxact:name>NUM_RAMS_NALB</ipxact:name>
         <ipxact:value>(NUM_SRAMS_NALB+NUM_RFS_NALB)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RAMS_QED" prompt="NUM_RAMS_QED" resolve="user" type="longint">
         <ipxact:name>NUM_RAMS_QED</ipxact:name>
         <ipxact:value>(NUM_SRAMS_QED+NUM_RFS_QED)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RAMS_ROP" prompt="NUM_RAMS_ROP" resolve="user" type="longint">
         <ipxact:name>NUM_RAMS_ROP</ipxact:name>
         <ipxact:value>21</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RAMS_SYSTEM" prompt="NUM_RAMS_SYSTEM" resolve="user" type="longint">
         <ipxact:name>NUM_RAMS_SYSTEM</ipxact:name>
         <ipxact:value>(NUM_SRAMS_SYSTEM+NUM_RFS_SYSTEM)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RAMS_IOSF" prompt="NUM_RAMS_IOSF" resolve="user" type="longint">
         <ipxact:name>NUM_RAMS_IOSF</ipxact:name>
         <ipxact:value>NUM_RFS_IOSF</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RAMS_CORE" prompt="NUM_RAMS_CORE" resolve="user" type="longint">
         <ipxact:name>NUM_RAMS_CORE</ipxact:name>
         <ipxact:value>((((((((NUM_RAMS_AQED+NUM_RAMS_AP)+NUM_RAMS_CHP)+NUM_RAMS_DP)+NUM_RAMS_LSP)+NUM_RAMS_NALB)+NUM_RAMS_QED)+NUM_RAMS_ROP)+NUM_RAMS_SYSTEM)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_RAMS_TOTAL" prompt="NUM_RAMS_TOTAL" resolve="user" type="longint">
         <ipxact:name>NUM_RAMS_TOTAL</ipxact:name>
         <ipxact:value>(NUM_RAMS_CORE+NUM_RAMS_IOSF)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SCHAINS_AQED" prompt="NUM_SCHAINS_AQED" resolve="user" type="longint">
         <ipxact:name>NUM_SCHAINS_AQED</ipxact:name>
         <ipxact:value>82</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SCHAINS_CHP" prompt="NUM_SCHAINS_CHP" resolve="user" type="longint">
         <ipxact:name>NUM_SCHAINS_CHP</ipxact:name>
         <ipxact:value>166</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SCHAINS_DP" prompt="NUM_SCHAINS_DP" resolve="user" type="longint">
         <ipxact:name>NUM_SCHAINS_DP</ipxact:name>
         <ipxact:value>32</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SCHAINS_LSP" prompt="NUM_SCHAINS_LSP" resolve="user" type="longint">
         <ipxact:name>NUM_SCHAINS_LSP</ipxact:name>
         <ipxact:value>145</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SCHAINS_NALB" prompt="NUM_SCHAINS_NALB" resolve="user" type="longint">
         <ipxact:name>NUM_SCHAINS_NALB</ipxact:name>
         <ipxact:value>41</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SCHAINS_QED" prompt="NUM_SCHAINS_QED" resolve="user" type="longint">
         <ipxact:name>NUM_SCHAINS_QED</ipxact:name>
         <ipxact:value>30</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SCHAINS_ROP" prompt="NUM_SCHAINS_ROP" resolve="user" type="longint">
         <ipxact:name>NUM_SCHAINS_ROP</ipxact:name>
         <ipxact:value>84</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SCHAINS_CORE" prompt="NUM_SCHAINS_CORE" resolve="user" type="longint">
         <ipxact:name>NUM_SCHAINS_CORE</ipxact:name>
         <ipxact:value>((((((NUM_SCHAINS_AQED+NUM_SCHAINS_CHP)+NUM_SCHAINS_DP)+NUM_SCHAINS_LSP)+NUM_SCHAINS_NALB)+NUM_SCHAINS_QED)+NUM_SCHAINS_ROP)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SCHAINS_MASTER" prompt="NUM_SCHAINS_MASTER" resolve="user" type="longint">
         <ipxact:name>NUM_SCHAINS_MASTER</ipxact:name>
         <ipxact:value>5</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SCHAINS_SYSTEM" prompt="NUM_SCHAINS_SYSTEM" resolve="user" type="longint">
         <ipxact:name>NUM_SCHAINS_SYSTEM</ipxact:name>
         <ipxact:value>95</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="NUM_SCHAINS_IOSF" prompt="NUM_SCHAINS_IOSF" resolve="user" type="longint">
         <ipxact:name>NUM_SCHAINS_IOSF</ipxact:name>
         <ipxact:value>182</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="SCHAIN_SINDEX_AQED" prompt="SCHAIN_SINDEX_AQED" resolve="user" type="longint">
         <ipxact:name>SCHAIN_SINDEX_AQED</ipxact:name>
         <ipxact:value>0</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="SCHAIN_SINDEX_CHP" prompt="SCHAIN_SINDEX_CHP" resolve="user" type="longint">
         <ipxact:name>SCHAIN_SINDEX_CHP</ipxact:name>
         <ipxact:value>(SCHAIN_SINDEX_AQED+NUM_SCHAINS_AQED)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="SCHAIN_SINDEX_DP" prompt="SCHAIN_SINDEX_DP" resolve="user" type="longint">
         <ipxact:name>SCHAIN_SINDEX_DP</ipxact:name>
         <ipxact:value>(SCHAIN_SINDEX_CHP+NUM_SCHAINS_CHP)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="SCHAIN_SINDEX_LSP" prompt="SCHAIN_SINDEX_LSP" resolve="user" type="longint">
         <ipxact:name>SCHAIN_SINDEX_LSP</ipxact:name>
         <ipxact:value>(SCHAIN_SINDEX_DP+NUM_SCHAINS_DP)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="SCHAIN_SINDEX_NALB" prompt="SCHAIN_SINDEX_NALB" resolve="user" type="longint">
         <ipxact:name>SCHAIN_SINDEX_NALB</ipxact:name>
         <ipxact:value>(SCHAIN_SINDEX_LSP+NUM_SCHAINS_LSP)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="SCHAIN_SINDEX_QED" prompt="SCHAIN_SINDEX_QED" resolve="user" type="longint">
         <ipxact:name>SCHAIN_SINDEX_QED</ipxact:name>
         <ipxact:value>(SCHAIN_SINDEX_NALB+NUM_SCHAINS_NALB)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="SCHAIN_SINDEX_ROP" prompt="SCHAIN_SINDEX_ROP" resolve="user" type="longint">
         <ipxact:name>SCHAIN_SINDEX_ROP</ipxact:name>
         <ipxact:value>(SCHAIN_SINDEX_QED+NUM_SCHAINS_QED)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="SCHAIN_SINDEX_MASTER" prompt="SCHAIN_SINDEX_MASTER" resolve="user" type="longint">
         <ipxact:name>SCHAIN_SINDEX_MASTER</ipxact:name>
         <ipxact:value>0</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="SCHAIN_SINDEX_SYSTEM" prompt="SCHAIN_SINDEX_SYSTEM" resolve="user" type="longint">
         <ipxact:name>SCHAIN_SINDEX_SYSTEM</ipxact:name>
         <ipxact:value>(SCHAIN_SINDEX_MASTER+NUM_SCHAINS_MASTER)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="SCHAIN_SINDEX_CORE" prompt="SCHAIN_SINDEX_CORE" resolve="user" type="longint">
         <ipxact:name>SCHAIN_SINDEX_CORE</ipxact:name>
         <ipxact:value>(SCHAIN_SINDEX_SYSTEM+NUM_SCHAINS_SYSTEM)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
      <ipxact:parameter parameterId="SCHAIN_SINDEX_IOSF" prompt="SCHAIN_SINDEX_IOSF" resolve="user" type="longint">
         <ipxact:name>SCHAIN_SINDEX_IOSF</ipxact:name>
         <ipxact:value>(SCHAIN_SINDEX_CORE+NUM_SCHAINS_CORE)</ipxact:value>
         <ipxact:vendorExtensions>
            <snps:package>
               <snps:name>hqm_pkg</snps:name>
               <snps:requiredHdlPackages>
                  <snps:requiredHdlPackage>systemverilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>verilog</snps:requiredHdlPackage>
                  <snps:requiredHdlPackage>hqm_AW_pkg</snps:requiredHdlPackage>
               </snps:requiredHdlPackages>
            </snps:package>
         </ipxact:vendorExtensions>
      </ipxact:parameter>
   </ipxact:parameters>
</ipxact:component>
