# 计算机组成原理实验

本文件夹下包含了 lab1 到 lab5 和实验报告的 md 模板。

lab6 综合设计见 <https://github.com/liuly0322/ustc-codh-lab6>。

- lab1 ALU，斐波那契数列
- lab2 寄存器堆，给寄存器堆设计硬件排序
- lab3 排序汇编程序设计以及 rars 的 mmio 测试
- lab4 单周期 CPU
- lab5 流水线 CPU（这个仓库里的版本有一些 bug，还有一些意义不明的设计，可以直接看综合实验）

这门课及其实验本身没啥好锐评的，安利一些工具：

- Chisel, 基于 scala 的 Verilog 替代品（？）我没用过，但听说还可以
- Verilator，专门的仿真器，可以让你在组成原理课有机会写 C++
- Digital IDE，很好用的 VSCode 插件

VSCode 配置可以参考 <http://home.ustc.edu.cn/~liuly0322/blog/2022/03/19/digital-lab/>。
