0.7
2020.2
May  7 2023
15:24:31
D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.sim/sim_1/behav/xsim/glbl.v,1683266558,verilog,,,,glbl,,uvm,,,,,,
D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.srcs/sources_1/new/neopixel_controller.sv,1703038289,systemVerilog,,D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.srcs/sources_1/new/pixel_controller.sv,,neopixel_controller,,uvm,,,,,,
D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.srcs/sources_1/new/pixel_controller.sv,1703034065,systemVerilog,,D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.srcs/sources_1/new/refresh_controller.sv,,pixel_controller,,uvm,,,,,,
,,,,D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.srcs/sources_1/new/rom_NxM.sv,,refresh_controller,,,,,,,,
D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.srcs/sources_1/new/rom_NxM.sv,1702531584,systemVerilog,,D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.srcs/sources_1/new/signal_controller.sv,,rom_NxM,,uvm,,,,,,
D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.srcs/sources_1/new/signal_controller.sv,1702619748,systemVerilog,,D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.srcs/sources_1/new/strip_controller.sv,,signal_controller,,uvm,,,,,,
D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.srcs/sources_1/new/strip_controller.sv,1702619484,systemVerilog,,D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.srcs/sources_1/new/top.sv,,strip_controller,,uvm,,,,,,
D:/Coding/Verilog/Sistemas Digitales/proyecto_final/proyecto_final.srcs/sources_1/new/top.sv,1702623183,systemVerilog,,,,top;top_tb,,uvm,,,,,,
