

 ██   ██╗ ███████╗██████╗ ██╗██╗      █████╗ ████████╗ ██████╗ ██████╗ 
 ██   ██║ ██╔════╝██╔══██╗██║██║     ██╔══██╗╚══██╔══╝██╔═══██╗██╔══██╗
 ██   ██║ █████╗  ██████╔╝██║██║     ███████║   ██║   ██║   ██║██████╔╝
 ██   ██║ ██╔══╝  ██╔══██╗██║██║     ██╔══██║   ██║   ██║   ██║██╔══██╗
 ╚█████╔╝ ███████╗██║  ██║██║███████╗██║  ██║   ██║   ╚██████╔╝██║  ██║
  ╚════╝  ╚══════╝╚═╝  ╚═╝╚═╝╚══════╝╚═╝  ╚═╝   ╚═╝    ╚═════╝ ╚═╝  ╚═╝
                                                                            
The fastest Verilog/SystemVerilog simulator