`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 05/29/2025 06:17:54 PM
// Design Name: 
// Module Name: cpurisc_dataMemory
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module cpurisc_dataMemory(
    input wire dmem_enable,
    input wire clk,
    input wire wr_en,
    inout wire [7:0] read_data,
    input wire [4:0] addr
    );
    
endmodule
