20160412 13:46
fec_b 第一个case，com0 vdec解码全部错误
问题1：报ttram对比结果正确，实际ttram对比错误，怀疑徐淇平台未读取恰当地址。
结果1：我的问题。我看错了地址，并不是此问题。
问题2：平台报vdec ribram错误，检查发现读取地址和解码存放地址不一致，怀疑平台读取地址操作有误。
结果2：平台问题。平台读取header时基地址使用旧版代码，未更新至新的地址，导致header读取错误。

20160413    13:45
问题1：fec_b测试平台编译不通过；
结果1：harq2和wcdma_decoder2更改接口，导致无法编译通过，寻找差别，分别连接。

20160413    13:58
问题1：fec_b修改vdec ab_sel cd_sel寄存器后，仿真结果仍然错误，和之前一样。
结果1：寄存器配置时，应该使用HU3GEB的基地址，平台实际用的是HU3GEA基地址，导致未配置正确，故现象不变。

20160414    09:28
问题1：昨天中午新伟编译代码发现btfd_acce有很多不通过，有错误。
结果1：我的问题，在process中，有很多variable做组合逻辑，外面要使用其中一个组合逻辑计算结果，就在外面定义一个signal，把它直接在process中连到variable上，在外部使用。这样，process时序块中，企图写组合逻辑，明显不符合语言特性，导致编译时，不能正确识别process块中的电路。

20160414    09:31
问题：fec_b case4 TTRAM对比全部出错，RIBRAM对比全部正确，让我查原因。
结果：我觉得明显是平台问题，就不想查，但迫于徐淇一直坚持，我就硬着头皮查。发现log配置的base_sys超过了b中ttram边界，导致硬件写入时，高位被忽略，却被写入低段ram，平台读时，因为找不到地址，都返回0，导致ttram不正确，ribram却正确，log的问题。

20160414    09:34
问题：fec链路仿真case108，修复错1bit的问题，原来可以正常仿真，现在却卡在20ms不动了。
结果：徐淇查了后，发现是平台改了一处，把task_tag由原来的3bit改成了4bit，他本来需要的是0~2，但实际配置的是8~10，扩一比特后，出现这个问题。这明显是系统和平台约定的问题，二者在此有不一致，因此导致问题产生。
