# 游뚽 SEMAFORO DE 2 VIAS 游뚽

El presente proyecto implementa el dise침o de una m치quina de estados de tipo moore aplicada a un sem치foro de 2 vias. <br>

# ORGANIZACI칍N DEL PROYECTO
游늭 rtl : Contiene los m칩dulos .vhdl del proyecto. <br>
游늭 quartus : Contiene los scripts tcl para bajar el dise침o mediante quartus. <br>

# EJECUTABLES
Se incluyen 2 ejecutables en la carpeta: <br>
 Compilar_Simular : Compila el dise침o mediante ghdl, simula y visualiza mediante GTKWave.<br>
 Bajar_AFPGA :  Baja el dise침o al FPGA.<br>

 # 丘멆잺 ! ACERCA DE LOS MODULOS TOP ! 丘멆잺
 Modulo_Top.vhd : Es el m칩dulo top a nivel rtl del proyecto. <br>
 Top.vhd : Es el m칩dulo top a nivel de hardware el cual se encarga de enlazar pines f칤sicos del FPGA con puertos del dise침o.