Fitter report for simple_vec_dot_product
Mon Feb 19 16:53:17 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Feb 19 16:53:17 2018       ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                      ; simple_vec_dot_product                      ;
; Top-level Entity Name              ; simple_vec_dot_product                      ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 215 / 22,320 ( < 1 % )                      ;
;     Total combinational functions  ; 176 / 22,320 ( < 1 % )                      ;
;     Dedicated logic registers      ; 150 / 22,320 ( < 1 % )                      ;
; Total registers                    ; 150                                         ;
; Total pins                         ; 112 / 154 ( 73 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 192 / 608,256 ( < 1 % )                     ;
; Embedded Multiplier 9-bit elements ; 8 / 132 ( 6 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                         ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                      ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[0]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[1]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[2]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[3]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[4]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[5]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[6]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[7]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[8]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[9]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[10]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[11]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[12]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[13]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[14]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[15]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[16]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[17]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[18]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[19]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[20]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[21]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[22]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[23]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[24]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[25]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[26]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[27]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[27]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[27]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[28]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[28]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[28]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[29]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[29]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[29]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[30]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[30]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[30]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[31]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[31]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[31]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|a_reg0[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAA            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[0]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[0]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[0]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[0]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[1]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[1]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[1]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[1]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[2]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[2]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[2]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[2]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[3]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[3]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[3]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[3]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[4]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[4]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[4]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[4]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[5]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[5]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[5]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[5]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[6]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[6]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[6]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[6]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[7]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[7]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[7]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[7]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[8]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[8]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[8]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[8]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[9]               ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[9]               ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[9]~_Duplicate_1                           ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[9]~_Duplicate_1  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[10]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[10]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[10]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[10]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[11]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[11]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[11]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[11]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[12]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[12]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[12]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[12]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[13]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[13]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[13]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[13]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[14]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[14]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[14]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[14]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[15]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[15]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[15]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[15]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[16]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[16]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[16]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[16]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[17]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[17]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[17]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[17]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[18]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[19]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[20]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[21]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[22]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[23]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[24]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[25]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[26]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[27]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[27]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[27]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[28]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[28]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[28]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[29]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[29]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[29]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[30]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[30]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[30]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[31]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; DATAB            ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[31]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[31]~_Duplicate_1                          ; Q                ;                       ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|b_reg0[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; DATAB            ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 698 ) ; 0.00 % ( 0 / 698 )         ; 0.00 % ( 0 / 698 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 698 ) ; 0.00 % ( 0 / 698 )         ; 0.00 % ( 0 / 698 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 688 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/vipinsoni/Desktop/MTP2/my_vivado_folder/quartus_simple_vec_dot_product/output_files/simple_vec_dot_product.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 215 / 22,320 ( < 1 % )   ;
;     -- Combinational with no register       ; 65                       ;
;     -- Register only                        ; 39                       ;
;     -- Combinational with a register        ; 111                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 29                       ;
;     -- 3 input functions                    ; 100                      ;
;     -- <=2 input functions                  ; 47                       ;
;     -- Register only                        ; 39                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 84                       ;
;     -- arithmetic mode                      ; 92                       ;
;                                             ;                          ;
; Total registers*                            ; 150 / 23,018 ( < 1 % )   ;
;     -- Dedicated logic registers            ; 150 / 22,320 ( < 1 % )   ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 17 / 1,395 ( 1 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 112 / 154 ( 73 % )       ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )           ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )            ;
;                                             ;                          ;
; M9Ks                                        ; 2 / 66 ( 3 % )           ;
; Total block memory bits                     ; 192 / 608,256 ( < 1 % )  ;
; Total block memory implementation bits      ; 18,432 / 608,256 ( 3 % ) ;
; Embedded Multiplier 9-bit elements          ; 8 / 132 ( 6 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global signals                              ; 1                        ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 1.1% / 1.2% / 1.1%       ;
; Peak interconnect usage (total/H/V)         ; 5.6% / 5.8% / 5.2%       ;
; Maximum fan-out                             ; 156                      ;
; Highest non-global fan-out                  ; 68                       ;
; Total fan-out                               ; 1264                     ;
; Average fan-out                             ; 2.07                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 215 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 65                    ; 0                              ;
;     -- Register only                        ; 39                    ; 0                              ;
;     -- Combinational with a register        ; 111                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 29                    ; 0                              ;
;     -- 3 input functions                    ; 100                   ; 0                              ;
;     -- <=2 input functions                  ; 47                    ; 0                              ;
;     -- Register only                        ; 39                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 84                    ; 0                              ;
;     -- arithmetic mode                      ; 92                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 150                   ; 0                              ;
;     -- Dedicated logic registers            ; 150 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 17 / 1395 ( 1 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 112                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 132 ( 6 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 192                   ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; M9K                                         ; 2 / 66 ( 3 % )        ; 0 / 66 ( 0 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1423                  ; 5                              ;
;     -- Registered Connections               ; 394                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 67                    ; 0                              ;
;     -- Output Ports                         ; 45                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; a_q0[0]  ; K15   ; 5        ; 53           ; 13           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[10] ; B12   ; 7        ; 43           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[11] ; J13   ; 5        ; 53           ; 16           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[12] ; B10   ; 7        ; 34           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[13] ; J14   ; 5        ; 53           ; 15           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[14] ; T14   ; 4        ; 45           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[15] ; M2    ; 2        ; 0            ; 16           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[16] ; M1    ; 2        ; 0            ; 16           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[17] ; A15   ; 7        ; 38           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[18] ; E10   ; 7        ; 45           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[19] ; N14   ; 5        ; 53           ; 6            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[1]  ; B13   ; 7        ; 49           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[20] ; R16   ; 5        ; 53           ; 8            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[21] ; P16   ; 5        ; 53           ; 7            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[22] ; A7    ; 8        ; 20           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[23] ; L16   ; 5        ; 53           ; 11           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[24] ; R8    ; 3        ; 27           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[25] ; T8    ; 3        ; 27           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[26] ; C14   ; 7        ; 51           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[27] ; R9    ; 4        ; 27           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[28] ; T9    ; 4        ; 27           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[29] ; T5    ; 3        ; 14           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[2]  ; T6    ; 3        ; 14           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[30] ; K16   ; 5        ; 53           ; 12           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[31] ; R14   ; 4        ; 49           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[3]  ; E11   ; 7        ; 45           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[4]  ; D16   ; 6        ; 53           ; 25           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[5]  ; G16   ; 6        ; 53           ; 20           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[6]  ; A12   ; 7        ; 43           ; 34           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[7]  ; J15   ; 5        ; 53           ; 14           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[8]  ; F15   ; 6        ; 53           ; 22           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; a_q0[9]  ; R5    ; 3        ; 14           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ap_clk   ; E1    ; 1        ; 0            ; 16           ; 7            ; 156                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ap_rst   ; D8    ; 8        ; 23           ; 34           ; 21           ; 9                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; ap_start ; A6    ; 8        ; 16           ; 34           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[0]  ; B16   ; 6        ; 53           ; 22           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[10] ; J16   ; 5        ; 53           ; 14           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[11] ; D14   ; 7        ; 51           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[12] ; A11   ; 7        ; 40           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[13] ; B14   ; 7        ; 45           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[14] ; F13   ; 6        ; 53           ; 21           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[15] ; F9    ; 7        ; 34           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[16] ; L15   ; 5        ; 53           ; 11           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[17] ; A14   ; 7        ; 47           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[18] ; B11   ; 7        ; 40           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[19] ; R13   ; 4        ; 40           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[1]  ; C16   ; 6        ; 53           ; 30           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[20] ; P14   ; 4        ; 49           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[21] ; T15   ; 4        ; 45           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[22] ; N12   ; 4        ; 47           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[23] ; L14   ; 5        ; 53           ; 9            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[24] ; M10   ; 4        ; 43           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[25] ; D15   ; 6        ; 53           ; 26           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[26] ; P15   ; 5        ; 53           ; 6            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[27] ; K1    ; 2        ; 0            ; 12           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[28] ; N11   ; 4        ; 43           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[29] ; T13   ; 4        ; 40           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[2]  ; P11   ; 4        ; 38           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[30] ; N16   ; 5        ; 53           ; 9            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[31] ; N15   ; 5        ; 53           ; 9            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[3]  ; F14   ; 6        ; 53           ; 24           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[4]  ; C11   ; 7        ; 38           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[5]  ; P9    ; 4        ; 38           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[6]  ; A13   ; 7        ; 49           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[7]  ; G15   ; 6        ; 53           ; 20           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[8]  ; C15   ; 6        ; 53           ; 30           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; b_q0[9]  ; L13   ; 5        ; 53           ; 10           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; a_address0[0]     ; A3    ; 8        ; 7            ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; a_address0[1]     ; E6    ; 8        ; 14           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; a_ce0             ; B6    ; 8        ; 16           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ap_done           ; D6    ; 8        ; 9            ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ap_idle           ; B7    ; 8        ; 18           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ap_ready          ; B5    ; 8        ; 11           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; b_address0[0]     ; A4    ; 8        ; 9            ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; b_address0[1]     ; A5    ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; b_ce0             ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_address0[0] ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_address0[1] ; E7    ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_ce0         ; E8    ; 8        ; 20           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[0]       ; T3    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[10]      ; N9    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[11]      ; P8    ; 3        ; 25           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[12]      ; C9    ; 7        ; 31           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[13]      ; M6    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[14]      ; N6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[15]      ; M8    ; 3        ; 20           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[16]      ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[17]      ; N2    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[18]      ; K2    ; 2        ; 0            ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[19]      ; N8    ; 3        ; 20           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[1]       ; L1    ; 2        ; 0            ; 11           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[20]      ; R12   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[21]      ; N5    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[22]      ; D9    ; 7        ; 31           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[23]      ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[24]      ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[25]      ; R4    ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[26]      ; L2    ; 2        ; 0            ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[27]      ; L4    ; 2        ; 0            ; 6            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[28]      ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[29]      ; R6    ; 3        ; 14           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[2]       ; L8    ; 3        ; 18           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[30]      ; P6    ; 3        ; 11           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[31]      ; L7    ; 3        ; 16           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[3]       ; M7    ; 3        ; 11           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[4]       ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[5]       ; T7    ; 3        ; 18           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[6]       ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[7]       ; E9    ; 7        ; 29           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[8]       ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_d0[9]       ; R7    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; out_r_we0         ; F8    ; 8        ; 20           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                     ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                 ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO             ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                    ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                   ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                 ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J16      ; DIFFIO_R9n, DEV_OE                      ; Use as regular IO        ; b_q0[10]                ; Dual Purpose Pin          ;
; J15      ; DIFFIO_R9p, DEV_CLRn                    ; Use as regular IO        ; a_q0[7]                 ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                               ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                   ; -                        ; -                       ; Dedicated Programming Pin ;
; G16      ; DIFFIO_R5n, INIT_DONE                   ; Use as regular IO        ; a_q0[5]                 ; Dual Purpose Pin          ;
; G15      ; DIFFIO_R5p, CRC_ERROR                   ; Use as regular IO        ; b_q0[7]                 ; Dual Purpose Pin          ;
; F16      ; DIFFIO_R4n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR                      ; Use as regular IO        ; a_q0[8]                 ; Dual Purpose Pin          ;
; D16      ;                                         ; Use as regular IO        ; a_q0[4]                 ; Dual Purpose Pin          ;
; D15      ; PADD23                                  ; Use as regular IO        ; b_q0[25]                ; Dual Purpose Pin          ;
; C16      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5  ; Use as regular IO        ; b_q0[1]                 ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                      ; Use as regular IO        ; b_q0[18]                ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                      ; Use as regular IO        ; a_q0[17]                ; Dual Purpose Pin          ;
; F9       ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8   ; Use as regular IO        ; b_q0[15]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5                      ; Use as regular IO        ; out_r_d0[16]            ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6                      ; Use as regular IO        ; a_q0[12]                ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                      ; Use as regular IO        ; out_r_d0[12]            ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                      ; Use as regular IO        ; out_r_d0[22]            ; Dual Purpose Pin          ;
; E9       ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9  ; Use as regular IO        ; out_r_d0[7]             ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                      ; Use as regular IO        ; out_r_ce0               ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3                      ; Use as regular IO        ; out_r_we0               ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                      ; Use as regular IO        ; a_q0[22]                ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                       ; Use as regular IO        ; ap_idle                 ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; ap_start                ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                      ; Use as regular IO        ; a_ce0                   ; Dual Purpose Pin          ;
; E7       ; DATA5                                   ; Use as regular IO        ; out_r_address0[1]       ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6                       ; Use as regular IO        ; a_address0[1]           ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                       ; Use as regular IO        ; b_address0[1]           ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T5p, DATA8                       ; Use as regular IO        ; ap_ready                ; Dual Purpose Pin          ;
; D6       ; DIFFIO_T4n, DATA9                       ; Use as regular IO        ; ap_done                 ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T3n, DATA10                      ; Use as regular IO        ; b_address0[0]           ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T3p, DATA11                      ; Use as regular IO        ; out_r_address0[0]       ; Dual Purpose Pin          ;
+----------+-----------------------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 5 / 14 ( 36 % )   ; 2.5V          ; --           ;
; 2        ; 9 / 16 ( 56 % )   ; 2.5V          ; --           ;
; 3        ; 20 / 25 ( 80 % )  ; 2.5V          ; --           ;
; 4        ; 20 / 20 ( 100 % ) ; 2.5V          ; --           ;
; 5        ; 16 / 18 ( 89 % )  ; 2.5V          ; --           ;
; 6        ; 11 / 13 ( 85 % )  ; 2.5V          ; --           ;
; 7        ; 20 / 24 ( 83 % )  ; 2.5V          ; --           ;
; 8        ; 16 / 24 ( 67 % )  ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; a_address0[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 236        ; 8        ; b_address0[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 232        ; 8        ; b_address0[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 225        ; 8        ; ap_start                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 220        ; 8        ; a_q0[22]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; out_r_d0[16]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 188        ; 7        ; b_q0[12]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 186        ; 7        ; a_q0[6]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 179        ; 7        ; b_q0[6]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 181        ; 7        ; b_q0[17]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 191        ; 7        ; a_q0[17]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; out_r_address0[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 233        ; 8        ; ap_ready                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 226        ; 8        ; a_ce0                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 221        ; 8        ; ap_idle                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; a_q0[12]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 189        ; 7        ; b_q0[18]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 187        ; 7        ; a_q0[10]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 180        ; 7        ; a_q0[1]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 182        ; 7        ; b_q0[13]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; b_q0[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; b_ce0                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; out_r_d0[12]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; b_q0[4]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; a_q0[26]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C15      ; 174        ; 6        ; b_q0[8]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C16      ; 173        ; 6        ; b_q0[1]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; ap_done                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; ap_rst                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 201        ; 7        ; out_r_d0[22]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; b_q0[11]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 170        ; 6        ; b_q0[25]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D16      ; 169        ; 6        ; a_q0[4]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 26         ; 1        ; ap_clk                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; a_address0[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E7       ; 227        ; 8        ; out_r_address0[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 218        ; 8        ; out_r_ce0                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 205        ; 7        ; out_r_d0[7]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 184        ; 7        ; a_q0[18]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 183        ; 7        ; a_q0[3]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; out_r_we0                                                 ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 197        ; 7        ; b_q0[15]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; b_q0[14]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F14      ; 167        ; 6        ; b_q0[3]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F15      ; 163        ; 6        ; a_q0[8]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; b_q0[7]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G16      ; 159        ; 6        ; a_q0[5]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; a_q0[11]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 144        ; 5        ; a_q0[13]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 143        ; 5        ; a_q0[7]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J16      ; 142        ; 5        ; b_q0[10]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 37         ; 2        ; b_q0[27]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 36         ; 2        ; out_r_d0[18]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; a_q0[0]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K16      ; 140        ; 5        ; a_q0[30]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 39         ; 2        ; out_r_d0[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L2       ; 38         ; 2        ; out_r_d0[26]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 40         ; 2        ; out_r_d0[23]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 46         ; 2        ; out_r_d0[27]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; out_r_d0[31]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L8       ; 79         ; 3        ; out_r_d0[2]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; b_q0[9]                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L14      ; 134        ; 5        ; b_q0[23]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L15      ; 138        ; 5        ; b_q0[16]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L16      ; 137        ; 5        ; a_q0[23]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ; 28         ; 2        ; a_q0[16]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 27         ; 2        ; a_q0[15]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; out_r_d0[13]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M7       ; 68         ; 3        ; out_r_d0[3]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ; 81         ; 3        ; out_r_d0[15]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; b_q0[24]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; out_r_d0[17]                                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; out_r_d0[21]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 63         ; 3        ; out_r_d0[14]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; out_r_d0[19]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N9       ; 93         ; 4        ; out_r_d0[10]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; b_q0[28]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N12      ; 117        ; 4        ; b_q0[22]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; a_q0[19]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N15      ; 133        ; 5        ; b_q0[31]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N16      ; 132        ; 5        ; b_q0[30]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; out_r_d0[30]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; out_r_d0[11]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P9       ; 105        ; 4        ; b_q0[5]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; b_q0[2]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; b_q0[20]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P15      ; 127        ; 5        ; b_q0[26]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; P16      ; 128        ; 5        ; a_q0[21]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; out_r_d0[25]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R5       ; 71         ; 3        ; a_q0[9]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R6       ; 73         ; 3        ; out_r_d0[29]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 76         ; 3        ; out_r_d0[9]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 86         ; 3        ; a_q0[24]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 88         ; 4        ; a_q0[27]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 96         ; 4        ; out_r_d0[6]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 98         ; 4        ; out_r_d0[24]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 100        ; 4        ; out_r_d0[20]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R13      ; 107        ; 4        ; b_q0[19]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R14      ; 120        ; 4        ; a_q0[31]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; a_q0[20]                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; out_r_d0[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; a_q0[29]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T6       ; 74         ; 3        ; a_q0[2]                                                   ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 77         ; 3        ; out_r_d0[5]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 87         ; 3        ; a_q0[25]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 89         ; 4        ; a_q0[28]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 97         ; 4        ; out_r_d0[4]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 99         ; 4        ; out_r_d0[28]                                              ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 101        ; 4        ; out_r_d0[8]                                               ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 108        ; 4        ; b_q0[29]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 115        ; 4        ; a_q0[14]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T15      ; 116        ; 4        ; b_q0[21]                                                  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------+
; I/O Assignment Warnings                           ;
+-------------------+-------------------------------+
; Pin Name          ; Reason                        ;
+-------------------+-------------------------------+
; ap_done           ; Incomplete set of assignments ;
; ap_idle           ; Incomplete set of assignments ;
; ap_ready          ; Incomplete set of assignments ;
; a_address0[0]     ; Incomplete set of assignments ;
; a_address0[1]     ; Incomplete set of assignments ;
; a_ce0             ; Incomplete set of assignments ;
; b_address0[0]     ; Incomplete set of assignments ;
; b_address0[1]     ; Incomplete set of assignments ;
; b_ce0             ; Incomplete set of assignments ;
; out_r_address0[0] ; Incomplete set of assignments ;
; out_r_address0[1] ; Incomplete set of assignments ;
; out_r_ce0         ; Incomplete set of assignments ;
; out_r_we0         ; Incomplete set of assignments ;
; out_r_d0[0]       ; Incomplete set of assignments ;
; out_r_d0[1]       ; Incomplete set of assignments ;
; out_r_d0[2]       ; Incomplete set of assignments ;
; out_r_d0[3]       ; Incomplete set of assignments ;
; out_r_d0[4]       ; Incomplete set of assignments ;
; out_r_d0[5]       ; Incomplete set of assignments ;
; out_r_d0[6]       ; Incomplete set of assignments ;
; out_r_d0[7]       ; Incomplete set of assignments ;
; out_r_d0[8]       ; Incomplete set of assignments ;
; out_r_d0[9]       ; Incomplete set of assignments ;
; out_r_d0[10]      ; Incomplete set of assignments ;
; out_r_d0[11]      ; Incomplete set of assignments ;
; out_r_d0[12]      ; Incomplete set of assignments ;
; out_r_d0[13]      ; Incomplete set of assignments ;
; out_r_d0[14]      ; Incomplete set of assignments ;
; out_r_d0[15]      ; Incomplete set of assignments ;
; out_r_d0[16]      ; Incomplete set of assignments ;
; out_r_d0[17]      ; Incomplete set of assignments ;
; out_r_d0[18]      ; Incomplete set of assignments ;
; out_r_d0[19]      ; Incomplete set of assignments ;
; out_r_d0[20]      ; Incomplete set of assignments ;
; out_r_d0[21]      ; Incomplete set of assignments ;
; out_r_d0[22]      ; Incomplete set of assignments ;
; out_r_d0[23]      ; Incomplete set of assignments ;
; out_r_d0[24]      ; Incomplete set of assignments ;
; out_r_d0[25]      ; Incomplete set of assignments ;
; out_r_d0[26]      ; Incomplete set of assignments ;
; out_r_d0[27]      ; Incomplete set of assignments ;
; out_r_d0[28]      ; Incomplete set of assignments ;
; out_r_d0[29]      ; Incomplete set of assignments ;
; out_r_d0[30]      ; Incomplete set of assignments ;
; out_r_d0[31]      ; Incomplete set of assignments ;
; ap_start          ; Incomplete set of assignments ;
; ap_rst            ; Incomplete set of assignments ;
; ap_clk            ; Incomplete set of assignments ;
; b_q0[18]          ; Incomplete set of assignments ;
; b_q0[19]          ; Incomplete set of assignments ;
; b_q0[20]          ; Incomplete set of assignments ;
; b_q0[21]          ; Incomplete set of assignments ;
; b_q0[22]          ; Incomplete set of assignments ;
; b_q0[23]          ; Incomplete set of assignments ;
; b_q0[24]          ; Incomplete set of assignments ;
; b_q0[25]          ; Incomplete set of assignments ;
; b_q0[26]          ; Incomplete set of assignments ;
; b_q0[27]          ; Incomplete set of assignments ;
; b_q0[28]          ; Incomplete set of assignments ;
; b_q0[29]          ; Incomplete set of assignments ;
; b_q0[30]          ; Incomplete set of assignments ;
; b_q0[31]          ; Incomplete set of assignments ;
; a_q0[18]          ; Incomplete set of assignments ;
; a_q0[19]          ; Incomplete set of assignments ;
; a_q0[20]          ; Incomplete set of assignments ;
; a_q0[21]          ; Incomplete set of assignments ;
; a_q0[22]          ; Incomplete set of assignments ;
; a_q0[23]          ; Incomplete set of assignments ;
; a_q0[24]          ; Incomplete set of assignments ;
; a_q0[25]          ; Incomplete set of assignments ;
; a_q0[26]          ; Incomplete set of assignments ;
; a_q0[27]          ; Incomplete set of assignments ;
; a_q0[28]          ; Incomplete set of assignments ;
; a_q0[29]          ; Incomplete set of assignments ;
; a_q0[30]          ; Incomplete set of assignments ;
; a_q0[31]          ; Incomplete set of assignments ;
; a_q0[0]           ; Incomplete set of assignments ;
; a_q0[1]           ; Incomplete set of assignments ;
; a_q0[2]           ; Incomplete set of assignments ;
; a_q0[3]           ; Incomplete set of assignments ;
; a_q0[4]           ; Incomplete set of assignments ;
; a_q0[5]           ; Incomplete set of assignments ;
; a_q0[6]           ; Incomplete set of assignments ;
; a_q0[7]           ; Incomplete set of assignments ;
; a_q0[8]           ; Incomplete set of assignments ;
; a_q0[9]           ; Incomplete set of assignments ;
; a_q0[10]          ; Incomplete set of assignments ;
; a_q0[11]          ; Incomplete set of assignments ;
; a_q0[12]          ; Incomplete set of assignments ;
; a_q0[13]          ; Incomplete set of assignments ;
; a_q0[14]          ; Incomplete set of assignments ;
; a_q0[15]          ; Incomplete set of assignments ;
; a_q0[16]          ; Incomplete set of assignments ;
; a_q0[17]          ; Incomplete set of assignments ;
; b_q0[0]           ; Incomplete set of assignments ;
; b_q0[1]           ; Incomplete set of assignments ;
; b_q0[2]           ; Incomplete set of assignments ;
; b_q0[3]           ; Incomplete set of assignments ;
; b_q0[4]           ; Incomplete set of assignments ;
; b_q0[5]           ; Incomplete set of assignments ;
; b_q0[6]           ; Incomplete set of assignments ;
; b_q0[7]           ; Incomplete set of assignments ;
; b_q0[8]           ; Incomplete set of assignments ;
; b_q0[9]           ; Incomplete set of assignments ;
; b_q0[10]          ; Incomplete set of assignments ;
; b_q0[11]          ; Incomplete set of assignments ;
; b_q0[12]          ; Incomplete set of assignments ;
; b_q0[13]          ; Incomplete set of assignments ;
; b_q0[14]          ; Incomplete set of assignments ;
; b_q0[15]          ; Incomplete set of assignments ;
; b_q0[16]          ; Incomplete set of assignments ;
; b_q0[17]          ; Incomplete set of assignments ;
; ap_done           ; Missing location assignment   ;
; ap_idle           ; Missing location assignment   ;
; ap_ready          ; Missing location assignment   ;
; a_address0[0]     ; Missing location assignment   ;
; a_address0[1]     ; Missing location assignment   ;
; a_ce0             ; Missing location assignment   ;
; b_address0[0]     ; Missing location assignment   ;
; b_address0[1]     ; Missing location assignment   ;
; b_ce0             ; Missing location assignment   ;
; out_r_address0[0] ; Missing location assignment   ;
; out_r_address0[1] ; Missing location assignment   ;
; out_r_ce0         ; Missing location assignment   ;
; out_r_we0         ; Missing location assignment   ;
; out_r_d0[0]       ; Missing location assignment   ;
; out_r_d0[1]       ; Missing location assignment   ;
; out_r_d0[2]       ; Missing location assignment   ;
; out_r_d0[3]       ; Missing location assignment   ;
; out_r_d0[4]       ; Missing location assignment   ;
; out_r_d0[5]       ; Missing location assignment   ;
; out_r_d0[6]       ; Missing location assignment   ;
; out_r_d0[7]       ; Missing location assignment   ;
; out_r_d0[8]       ; Missing location assignment   ;
; out_r_d0[9]       ; Missing location assignment   ;
; out_r_d0[10]      ; Missing location assignment   ;
; out_r_d0[11]      ; Missing location assignment   ;
; out_r_d0[12]      ; Missing location assignment   ;
; out_r_d0[13]      ; Missing location assignment   ;
; out_r_d0[14]      ; Missing location assignment   ;
; out_r_d0[15]      ; Missing location assignment   ;
; out_r_d0[16]      ; Missing location assignment   ;
; out_r_d0[17]      ; Missing location assignment   ;
; out_r_d0[18]      ; Missing location assignment   ;
; out_r_d0[19]      ; Missing location assignment   ;
; out_r_d0[20]      ; Missing location assignment   ;
; out_r_d0[21]      ; Missing location assignment   ;
; out_r_d0[22]      ; Missing location assignment   ;
; out_r_d0[23]      ; Missing location assignment   ;
; out_r_d0[24]      ; Missing location assignment   ;
; out_r_d0[25]      ; Missing location assignment   ;
; out_r_d0[26]      ; Missing location assignment   ;
; out_r_d0[27]      ; Missing location assignment   ;
; out_r_d0[28]      ; Missing location assignment   ;
; out_r_d0[29]      ; Missing location assignment   ;
; out_r_d0[30]      ; Missing location assignment   ;
; out_r_d0[31]      ; Missing location assignment   ;
; ap_start          ; Missing location assignment   ;
; ap_rst            ; Missing location assignment   ;
; ap_clk            ; Missing location assignment   ;
; b_q0[18]          ; Missing location assignment   ;
; b_q0[19]          ; Missing location assignment   ;
; b_q0[20]          ; Missing location assignment   ;
; b_q0[21]          ; Missing location assignment   ;
; b_q0[22]          ; Missing location assignment   ;
; b_q0[23]          ; Missing location assignment   ;
; b_q0[24]          ; Missing location assignment   ;
; b_q0[25]          ; Missing location assignment   ;
; b_q0[26]          ; Missing location assignment   ;
; b_q0[27]          ; Missing location assignment   ;
; b_q0[28]          ; Missing location assignment   ;
; b_q0[29]          ; Missing location assignment   ;
; b_q0[30]          ; Missing location assignment   ;
; b_q0[31]          ; Missing location assignment   ;
; a_q0[18]          ; Missing location assignment   ;
; a_q0[19]          ; Missing location assignment   ;
; a_q0[20]          ; Missing location assignment   ;
; a_q0[21]          ; Missing location assignment   ;
; a_q0[22]          ; Missing location assignment   ;
; a_q0[23]          ; Missing location assignment   ;
; a_q0[24]          ; Missing location assignment   ;
; a_q0[25]          ; Missing location assignment   ;
; a_q0[26]          ; Missing location assignment   ;
; a_q0[27]          ; Missing location assignment   ;
; a_q0[28]          ; Missing location assignment   ;
; a_q0[29]          ; Missing location assignment   ;
; a_q0[30]          ; Missing location assignment   ;
; a_q0[31]          ; Missing location assignment   ;
; a_q0[0]           ; Missing location assignment   ;
; a_q0[1]           ; Missing location assignment   ;
; a_q0[2]           ; Missing location assignment   ;
; a_q0[3]           ; Missing location assignment   ;
; a_q0[4]           ; Missing location assignment   ;
; a_q0[5]           ; Missing location assignment   ;
; a_q0[6]           ; Missing location assignment   ;
; a_q0[7]           ; Missing location assignment   ;
; a_q0[8]           ; Missing location assignment   ;
; a_q0[9]           ; Missing location assignment   ;
; a_q0[10]          ; Missing location assignment   ;
; a_q0[11]          ; Missing location assignment   ;
; a_q0[12]          ; Missing location assignment   ;
; a_q0[13]          ; Missing location assignment   ;
; a_q0[14]          ; Missing location assignment   ;
; a_q0[15]          ; Missing location assignment   ;
; a_q0[16]          ; Missing location assignment   ;
; a_q0[17]          ; Missing location assignment   ;
; b_q0[0]           ; Missing location assignment   ;
; b_q0[1]           ; Missing location assignment   ;
; b_q0[2]           ; Missing location assignment   ;
; b_q0[3]           ; Missing location assignment   ;
; b_q0[4]           ; Missing location assignment   ;
; b_q0[5]           ; Missing location assignment   ;
; b_q0[6]           ; Missing location assignment   ;
; b_q0[7]           ; Missing location assignment   ;
; b_q0[8]           ; Missing location assignment   ;
; b_q0[9]           ; Missing location assignment   ;
; b_q0[10]          ; Missing location assignment   ;
; b_q0[11]          ; Missing location assignment   ;
; b_q0[12]          ; Missing location assignment   ;
; b_q0[13]          ; Missing location assignment   ;
; b_q0[14]          ; Missing location assignment   ;
; b_q0[15]          ; Missing location assignment   ;
; b_q0[16]          ; Missing location assignment   ;
; b_q0[17]          ; Missing location assignment   ;
+-------------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                              ; Entity Name                                     ; Library Name ;
+-----------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+
; |simple_vec_dot_product                                                                                   ; 215 (97)    ; 150 (82)                  ; 0 (0)         ; 192         ; 2    ; 8            ; 0       ; 4         ; 112  ; 0            ; 65 (15)      ; 39 (20)           ; 111 (62)         ; |simple_vec_dot_product                                                                                                                                                                                                                                                                          ; simple_vec_dot_product                          ; work         ;
;    |simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|                   ; 118 (0)     ; 68 (0)                    ; 0 (0)         ; 192         ; 2    ; 8            ; 0       ; 4         ; 0    ; 0            ; 50 (0)       ; 19 (0)            ; 49 (0)           ; |simple_vec_dot_product|simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1                                                                                                                                                                                       ; simple_vec_dot_product_mul_32s_32s_64_6         ; work         ;
;       |simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U| ; 118 (64)    ; 68 (64)                   ; 0 (0)         ; 192         ; 2    ; 8            ; 0       ; 4         ; 0    ; 0            ; 50 (0)       ; 19 (18)           ; 49 (46)          ; |simple_vec_dot_product|simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U                                                                                     ; simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0 ; work         ;
;          |altshift_taps:buff1_rtl_0|                                                                      ; 8 (0)       ; 4 (0)                     ; 0 (0)         ; 192         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 1 (0)             ; 3 (0)            ; |simple_vec_dot_product|simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|altshift_taps:buff1_rtl_0                                                           ; altshift_taps                                   ; work         ;
;             |shift_taps_f6m:auto_generated|                                                               ; 8 (3)       ; 4 (2)                     ; 0 (0)         ; 192         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 1 (1)             ; 3 (1)            ; |simple_vec_dot_product|simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|altshift_taps:buff1_rtl_0|shift_taps_f6m:auto_generated                             ; shift_taps_f6m                                  ; work         ;
;                |altsyncram_9l31:altsyncram4|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 192         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simple_vec_dot_product|simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|altshift_taps:buff1_rtl_0|shift_taps_f6m:auto_generated|altsyncram_9l31:altsyncram4 ; altsyncram_9l31                                 ; work         ;
;                |cntr_6pf:cntr1|                                                                           ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |simple_vec_dot_product|simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|altshift_taps:buff1_rtl_0|shift_taps_f6m:auto_generated|cntr_6pf:cntr1              ; cntr_6pf                                        ; work         ;
;          |lpm_mult:Mult0|                                                                                 ; 46 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 0 (0)            ; |simple_vec_dot_product|simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0                                                                      ; lpm_mult                                        ; work         ;
;             |mult_46t:auto_generated|                                                                     ; 46 (46)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 8            ; 0       ; 4         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 0 (0)            ; |simple_vec_dot_product|simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated                                              ; mult_46t                                        ; work         ;
+-----------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+
; ap_done           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ap_idle           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ap_ready          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a_address0[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a_address0[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; a_ce0             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b_address0[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b_address0[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; b_ce0             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_address0[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_address0[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_ce0         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_we0         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[10]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[11]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[12]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[13]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[14]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[15]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[16]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[17]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[18]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[19]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[20]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[21]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[22]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[23]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[24]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[25]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[26]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[27]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[28]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[29]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[30]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; out_r_d0[31]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ap_start          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ap_rst            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; ap_clk            ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; b_q0[18]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[19]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_q0[20]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_q0[21]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[22]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_q0[23]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_q0[24]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[25]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[26]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[27]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[28]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_q0[29]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_q0[30]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_q0[31]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_q0[18]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[19]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[20]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_q0[21]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_q0[22]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[23]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[24]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; a_q0[25]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; a_q0[26]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_q0[27]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; a_q0[28]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; a_q0[29]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_q0[30]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_q0[31]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[0]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[1]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[2]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_q0[3]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_q0[4]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_q0[5]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[6]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_q0[7]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_q0[8]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[9]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[10]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[11]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[12]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; a_q0[13]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[14]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; a_q0[15]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; a_q0[16]          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; a_q0[17]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[0]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[1]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_q0[2]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[3]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[4]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[5]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_q0[6]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[7]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[8]           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[9]           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_q0[10]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_q0[11]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[12]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[13]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[14]          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; b_q0[15]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[16]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; b_q0[17]          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ap_start                                                                                                                                                                                                                                     ;                   ;         ;
;      - ap_idle_assign_proc~0                                                                                                                                                                                                                 ; 0                 ; 6       ;
;      - ap_CS_fsm~1                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - i0_reg_74[0]~1                                                                                                                                                                                                                        ; 0                 ; 6       ;
;      - Mux1~0                                                                                                                                                                                                                                ; 0                 ; 6       ;
; ap_rst                                                                                                                                                                                                                                       ;                   ;         ;
;      - ap_CS_fsm~1                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - Mux1~2                                                                                                                                                                                                                                ; 1                 ; 6       ;
;      - ap_CS_fsm~3                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - ap_CS_fsm~4                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - ap_CS_fsm~5                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - ap_CS_fsm~6                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - ap_CS_fsm~7                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - ap_CS_fsm~8                                                                                                                                                                                                                           ; 1                 ; 6       ;
;      - ap_CS_fsm~9                                                                                                                                                                                                                           ; 1                 ; 6       ;
; ap_clk                                                                                                                                                                                                                                       ;                   ;         ;
; b_q0[18]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; b_q0[19]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; b_q0[20]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; b_q0[21]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; b_q0[22]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; b_q0[23]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; b_q0[24]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; b_q0[25]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; b_q0[26]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; b_q0[27]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; b_q0[28]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; b_q0[29]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; b_q0[30]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; b_q0[31]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; a_q0[18]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 1                 ; 6       ;
; a_q0[19]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 1                 ; 6       ;
; a_q0[20]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 0                 ; 6       ;
; a_q0[21]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 0                 ; 6       ;
; a_q0[22]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 1                 ; 6       ;
; a_q0[23]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 1                 ; 6       ;
; a_q0[24]                                                                                                                                                                                                                                     ;                   ;         ;
; a_q0[25]                                                                                                                                                                                                                                     ;                   ;         ;
; a_q0[26]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 0                 ; 6       ;
; a_q0[27]                                                                                                                                                                                                                                     ;                   ;         ;
; a_q0[28]                                                                                                                                                                                                                                     ;                   ;         ;
; a_q0[29]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 0                 ; 6       ;
; a_q0[30]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 0                 ; 6       ;
; a_q0[31]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ; 1                 ; 6       ;
; a_q0[0]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; a_q0[1]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; a_q0[2]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; a_q0[3]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; a_q0[4]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; a_q0[5]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; a_q0[6]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; a_q0[7]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; a_q0[8]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; a_q0[9]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; a_q0[10]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; a_q0[11]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; a_q0[12]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; a_q0[13]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; a_q0[14]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 1                 ; 6       ;
; a_q0[15]                                                                                                                                                                                                                                     ;                   ;         ;
; a_q0[16]                                                                                                                                                                                                                                     ;                   ;         ;
; a_q0[17]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ; 0                 ; 6       ;
; b_q0[0]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; b_q0[1]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; b_q0[2]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; b_q0[3]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; b_q0[4]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; b_q0[5]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; b_q0[6]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; b_q0[7]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; b_q0[8]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; b_q0[9]                                                                                                                                                                                                                                      ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; b_q0[10]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; b_q0[11]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; b_q0[12]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; b_q0[13]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; b_q0[14]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 1                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 1                 ; 6       ;
; b_q0[15]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; b_q0[16]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
; b_q0[17]                                                                                                                                                                                                                                     ;                   ;         ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ; 0                 ; 6       ;
;      - simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                            ;
+----------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name           ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ap_CS_fsm[1]   ; FF_X15_Y33_N5     ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ap_CS_fsm[7]   ; FF_X15_Y33_N29    ; 68      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ap_clk         ; PIN_E1            ; 156     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; i0_reg_74[0]~1 ; LCCOMB_X15_Y33_N2 ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; process_4~0    ; LCCOMB_X14_Y33_N6 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                              ;
+--------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name   ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ap_clk ; PIN_E1   ; 156     ; 47                                   ; Global Clock         ; GCLK2            ; --                        ;
+--------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|altshift_taps:buff1_rtl_0|shift_taps_f6m:auto_generated|altsyncram_9l31:altsyncram4|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 3            ; 64           ; 3            ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 192  ; 3                           ; 64                          ; 3                           ; 64                          ; 192                 ; 2    ; None ; M9K_X33_Y11_N0, M9K_X33_Y10_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 4           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 4           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 2           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                     ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_out8     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y12_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult7 ;                            ; DSPMULT_X42_Y12_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult5 ;                            ; DSPMULT_X42_Y13_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult3 ;                            ; DSPMULT_X42_Y11_N0 ; Mixed               ;                                ; yes                   ; yes                   ; no                ;                 ;
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|w569w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X42_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|lpm_mult:Mult0|mult_46t:auto_generated|mac_mult1 ;                            ; DSPMULT_X42_Y14_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 531 / 71,559 ( < 1 % ) ;
; C16 interconnects     ; 80 / 2,597 ( 3 % )     ;
; C4 interconnects      ; 310 / 46,848 ( < 1 % ) ;
; Direct links          ; 59 / 71,559 ( < 1 % )  ;
; Global clocks         ; 1 / 20 ( 5 % )         ;
; Local interconnects   ; 56 / 24,624 ( < 1 % )  ;
; R24 interconnects     ; 66 / 2,496 ( 3 % )     ;
; R4 interconnects      ; 496 / 62,424 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.65) ; Number of LABs  (Total = 17) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 4                            ;
; 16                                          ; 7                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.24) ; Number of LABs  (Total = 17) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 14                           ;
; 1 Clock enable                     ; 6                            ;
; 2 Clock enables                    ; 1                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.47) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.18) ; Number of LABs  (Total = 17) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 1                            ;
; 3                                                ; 1                            ;
; 4                                                ; 2                            ;
; 5                                                ; 1                            ;
; 6                                                ; 1                            ;
; 7                                                ; 0                            ;
; 8                                                ; 0                            ;
; 9                                                ; 0                            ;
; 10                                               ; 1                            ;
; 11                                               ; 0                            ;
; 12                                               ; 0                            ;
; 13                                               ; 0                            ;
; 14                                               ; 1                            ;
; 15                                               ; 4                            ;
; 16                                               ; 4                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.29) ; Number of LABs  (Total = 17) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 112       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 45           ; 0            ; 0            ; 0            ; 0            ; 67           ; 45           ; 0            ; 67           ; 0            ; 0            ; 45           ; 0            ; 112       ; 112       ; 112       ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 112          ; 112          ; 112          ; 112          ; 112          ; 0         ; 112          ; 112          ; 112          ; 112          ; 112          ; 112          ; 67           ; 112          ; 112          ; 112          ; 112          ; 45           ; 67           ; 112          ; 45           ; 112          ; 112          ; 67           ; 112          ; 0         ; 0         ; 0         ; 112          ; 112          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; ap_done            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ap_idle            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ap_ready           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_address0[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_address0[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_ce0              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_address0[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_address0[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_ce0              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_address0[0]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_address0[1]  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_ce0          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_we0          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[4]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[5]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[6]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[7]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[8]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[9]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[10]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[11]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[12]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[13]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[14]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[15]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[16]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[17]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[18]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[19]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[20]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[21]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[22]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[23]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[24]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[25]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[26]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[27]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[28]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[29]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[30]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; out_r_d0[31]       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ap_start           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ap_rst             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ap_clk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[24]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[25]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[26]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[27]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[28]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[29]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[30]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[31]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; a_q0[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; b_q0[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                        ; Destination Register                                                                                                                                                                                                                                                                                      ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|altshift_taps:buff1_rtl_0|shift_taps_f6m:auto_generated|dffe3a[0] ; simple_vec_dot_product_mul_32s_32s_64_6:simple_vec_dot_product_mul_32s_32s_64_6_U1|simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0:simple_vec_dot_product_mul_32s_32s_64_6_MulnS_0_U|altshift_taps:buff1_rtl_0|shift_taps_f6m:auto_generated|altsyncram_9l31:altsyncram4|ram_block5a60~portb_address_reg0 ; 0.243             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 1 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "simple_vec_dot_product"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 112 pins of 112 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'simple_vec_dot_product.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node ap_clk~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: /home/vipinsoni/Desktop/MTP2/my_vivado_folder/quartus_simple_vec_dot_product/simple_vec_dot_product.vhd Line: 14
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 128 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 64 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 111 (unused VREF, 2.5V VCCIO, 66 input, 45 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  16 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  24 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.30 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file /home/vipinsoni/Desktop/MTP2/my_vivado_folder/quartus_simple_vec_dot_product/output_files/simple_vec_dot_product.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 1280 megabytes
    Info: Processing ended: Mon Feb 19 16:53:17 2018
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/vipinsoni/Desktop/MTP2/my_vivado_folder/quartus_simple_vec_dot_product/output_files/simple_vec_dot_product.fit.smsg.


