# 组合逻辑器件

这部分介绍一些常见的组合逻辑器件。

## 多路复用器（MUX）

![Untitled](%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6%209b7d1dea29234eec8fcb43954abdd60c/Untitled.png)

相当于一个单刀多掷开关。输出信号 $Z$ 由选择控制端决定接到 $I_0, I_1, \cdots,I_{2^n-1}$ 中的某一个上。

更多路数的多路复用器可以由多个低路数的多路复用器串联得到。例如用 4 个 2 路复用器和 1 个 4 路复用器实现的 8 路复用器：

![Untitled](%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6%209b7d1dea29234eec8fcb43954abdd60c/Untitled%201.png)

## 三态门与三态逻辑

三态逻辑是指在低电平（0）和高电平（1）之外，再加入一种逻辑状态「高阻态」（Z）。所谓高阻态可以理解为引脚悬空或者不接。对于开漏输出的逻辑器件，P 管开漏输出器件只能输出高电平和高阻态，N 管开漏输出只能输出低电平和高阻态。这是由它们的电路特性决定的。

三态门是在三态逻辑基础上建立的一种元件。它能控制输出在正常高低电平和高阻态之间切换，可以理解为一个「开关」。

![Untitled](%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6%209b7d1dea29234eec8fcb43954abdd60c/Untitled%202.png)

## 译码器和编码器

译码器是将二进制信号转换成对应的某一个引脚使能，例如 3 线—8 线译码器是将输入的 3 位二进制数转换到 8 个输出引脚中的对应一个。

编码器和译码器功能相反。编码器又可以分为普通编码器（同时只允许一路信号使能）和优先编码器（允许多路信号同时使能，会按照某一既定的规则决定编码谁）。

## 奇偶校验器

奇偶校验器会「数」一组信号中「1」的个数，并根据这个个数是奇数还是偶数来决定输出。例如，对于 74238 系列的 9 位奇偶校验器，其输出情况如下

![Untitled](%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6%209b7d1dea29234eec8fcb43954abdd60c/Untitled%203.png)

即是说，如果输入信号中有奇数个 1，那么 ODD 端输出高电平；反之 EVEN 端输出高电平。

奇偶校验器的具体使用方法是：

![Untitled](%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6%209b7d1dea29234eec8fcb43954abdd60c/Untitled%204.png)

8 位数据的校验使用 9 位的奇偶校验器。

## 比较器

比较器用来比较两个二进制数字的大小。

![Untitled](%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6%209b7d1dea29234eec8fcb43954abdd60c/Untitled%205.png)

比较器有 3 个输出端（等于、大于和小于），以及 3 个级联输入端。比较器会先比较自身得到的两个二进制数字 A 和 B。如果 A 和 B 是不相等的，那么级联输入端的信号会被忽略，比较器直接输出大于或者小于的信号；如果 A 和 B 相等，比较器会直接拷贝级联输出端的信号。这意味着：

- 单独使用一个比较器时，级联输入端 A=B 接高电平，其他两个接低电平。
- 比较器级联使用时，高位比较器的级联输入端接低位比较器的输出，最低位比较器的级联输入端 A=B 接高电平，其他两个接低电平。

此外也可以使用这种并行接法：

![Untitled](%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6%209b7d1dea29234eec8fcb43954abdd60c/Untitled%206.png)

## 用 MUX 实现组合逻辑电路

### $2^n$ 路 MUX 实现 $n$ 个变量的组合逻辑

由于 $2^n$ 路的 MUX 恰好有 $n$ 个输入端，因此可以把 $n$ 个变量直接接在 MUX 的控制端上，实现最小项的控制。

例如，使用 8 路 MUX 实现逻辑电路 $F=AB'+A'C+BC'$，先画出 $F$ 的卡诺图和 MUX 的卡诺图：

![Untitled](%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6%209b7d1dea29234eec8fcb43954abdd60c/Untitled%207.png)

照着左边将 $D_i(i=0, 1, \cdots, 7)$ 接到 0 或者 1 就可以了。

![Untitled](%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6%209b7d1dea29234eec8fcb43954abdd60c/Untitled%208.png)

### $2^n$ 路 MUX 实现 $(n+1)$ 个变量的组合逻辑

例如，使用 8 路 MUX 实现逻辑电路 $F(A, B, C, D)=\sum m(1, 5, 6, 7, 9, 11, 12, 13, 14)$。我们使用 $A, B, C$ 作为 MUX 的控制端，因此需要在 $F$ 的卡诺图中圈出 $D$ 的不同组合：

![Untitled](%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6%209b7d1dea29234eec8fcb43954abdd60c/Untitled%209.png)

对于每一对 $A, B, C$ 固定的最小项，如果它们的 $D$ 同为 1，那么对应到 MUX 的卡诺图里填 1；若同为 0，则填 0；否则填写对应的 $D$ 或者 $D'$。MUX 的卡诺图如下：

![Untitled](%E7%BB%84%E5%90%88%E9%80%BB%E8%BE%91%E5%99%A8%E4%BB%B6%209b7d1dea29234eec8fcb43954abdd60c/Untitled%2010.png)

按卡诺图接线就可以了。

### $2^n$ 路 MUX 实现 $(m+2)$ 个变量的组合逻辑

按照上面的方法降维两次。降维的时候善用异或、同或等高级逻辑。

## 用译码器实现组合逻辑电路

译码器天生就是一个最小项电路，因此用译码器实现最小项只需要将对应的输出线相或（或者相与，取决于译码器的输出是高有效还是低有效）就可以。