#ifndef __CLOCKLITEHWIO_H__
#define __CLOCKLITEHWIO_H__
/*
===========================================================================
*/
/**
  @file ClockLiteHWIO.h
  @brief Auto-generated HWIO interface include file.

  Reference chip release:
    MSM8998 (Nazgul) [nazgul_v1.0_p3q2r26.0]
 
  This file contains HWIO register definitions for the following modules:
    GCC_CLK_CTL_REG

  'Include' filters applied: 
  'Exclude' filters applied: RESERVED DUMMY 
*/
/*
  ===========================================================================

  Copyright (c) 2015 Qualcomm Technologies Incorporated.
  All Rights Reserved.
  Qualcomm Confidential and Proprietary

  Export of this technology or software is regulated by the U.S. Government.
  Diversion contrary to U.S. law prohibited.

  All ideas, data and information contained in or disclosed by
  this document are confidential and proprietary information of
  Qualcomm Technologies Incorporated and all rights therein are expressly reserved.
  By accepting this material the recipient agrees that this material
  and the information contained therein are held in confidence and in
  trust and will not be used, copied, reproduced in whole or in part,
  nor its contents revealed in any manner to others without the express
  written permission of Qualcomm Technologies Incorporated.

  ===========================================================================

  $Header: //components/rel/core.qdsp6/1.0.c2/systemdrivers/clock/hw/msm8998/adsp/inc/ClockLiteHWIO.h#1 $
  $DateTime: 2020/02/10 01:57:30 $
  $Author: pwbldsvc $

  ===========================================================================
*/

#include "HALhwio.h"
#include "msmhwiobase.h"

/*
* HWIO base definitions
*/

#define PROC_CLK_BRANCH_ENA_VOTE   GCC_SSC_CLOCK_BRANCH_ENA_VOTE

/*----------------------------------------------------------------------------
 * MODULE: GCC_CLK_CTL_REG
 *--------------------------------------------------------------------------*/

#define GCC_CLK_CTL_REG_REG_BASE                                                                 (CLK_CTL_BASE      + 0x00000000)
#define GCC_CLK_CTL_REG_REG_BASE_OFFS                                                            0x00000000

#define HWIO_GCC_GPLL0_MODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000000)
#define HWIO_GCC_GPLL0_MODE_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000000)
#define HWIO_GCC_GPLL0_MODE_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL0_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_MODE_ADDR, HWIO_GCC_GPLL0_MODE_RMSK)
#define HWIO_GCC_GPLL0_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_MODE_ADDR, m)
#define HWIO_GCC_GPLL0_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_MODE_ADDR,v)
#define HWIO_GCC_GPLL0_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_MODE_ADDR,m,v,HWIO_GCC_GPLL0_MODE_IN)
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_BMSK                                                    0x80000000
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_SHFT                                                          0x1f
#define HWIO_GCC_GPLL0_MODE_PLL_ACTIVE_FLAG_BMSK                                                 0x40000000
#define HWIO_GCC_GPLL0_MODE_PLL_ACTIVE_FLAG_SHFT                                                       0x1e
#define HWIO_GCC_GPLL0_MODE_PLL_ACK_LATCH_BMSK                                                   0x20000000
#define HWIO_GCC_GPLL0_MODE_PLL_ACK_LATCH_SHFT                                                         0x1d
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_FINE_BMSK                                               0x10000000
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_DET_FINE_SHFT                                                     0x1c
#define HWIO_GCC_GPLL0_MODE_RESERVE_BITS27_24_BMSK                                                0xf000000
#define HWIO_GCC_GPLL0_MODE_RESERVE_BITS27_24_SHFT                                                     0x18
#define HWIO_GCC_GPLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                        0x800000
#define HWIO_GCC_GPLL0_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                            0x17
#define HWIO_GCC_GPLL0_MODE_PLL_UPDATE_BMSK                                                        0x400000
#define HWIO_GCC_GPLL0_MODE_PLL_UPDATE_SHFT                                                            0x16
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_RESET_BMSK                                                0x200000
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_RESET_SHFT                                                    0x15
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_ENA_BMSK                                                  0x100000
#define HWIO_GCC_GPLL0_MODE_PLL_VOTE_FSM_ENA_SHFT                                                      0x14
#define HWIO_GCC_GPLL0_MODE_PLL_BIAS_COUNT_BMSK                                                     0xfc000
#define HWIO_GCC_GPLL0_MODE_PLL_BIAS_COUNT_SHFT                                                         0xe
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_COUNT_BMSK                                                      0x3f00
#define HWIO_GCC_GPLL0_MODE_PLL_LOCK_COUNT_SHFT                                                         0x8
#define HWIO_GCC_GPLL0_MODE_RESERVE_BITS7_3_BMSK                                                       0xf8
#define HWIO_GCC_GPLL0_MODE_RESERVE_BITS7_3_SHFT                                                        0x3
#define HWIO_GCC_GPLL0_MODE_PLL_RESET_N_BMSK                                                            0x4
#define HWIO_GCC_GPLL0_MODE_PLL_RESET_N_SHFT                                                            0x2
#define HWIO_GCC_GPLL0_MODE_RESERVE_BIT1_BMSK                                                           0x2
#define HWIO_GCC_GPLL0_MODE_RESERVE_BIT1_SHFT                                                           0x1
#define HWIO_GCC_GPLL0_MODE_PLL_OUTCTRL_BMSK                                                            0x1
#define HWIO_GCC_GPLL0_MODE_PLL_OUTCTRL_SHFT                                                            0x0

#define HWIO_GCC_GPLL0_L_VAL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000004)
#define HWIO_GCC_GPLL0_L_VAL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000004)
#define HWIO_GCC_GPLL0_L_VAL_RMSK                                                                    0xffff
#define HWIO_GCC_GPLL0_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_L_VAL_ADDR, HWIO_GCC_GPLL0_L_VAL_RMSK)
#define HWIO_GCC_GPLL0_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_L_VAL_ADDR,m,v,HWIO_GCC_GPLL0_L_VAL_IN)
#define HWIO_GCC_GPLL0_L_VAL_PLL_L_BMSK                                                              0xffff
#define HWIO_GCC_GPLL0_L_VAL_PLL_L_SHFT                                                                 0x0

#define HWIO_GCC_GPLL0_CAL_L_VAL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00000008)
#define HWIO_GCC_GPLL0_CAL_L_VAL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000008)
#define HWIO_GCC_GPLL0_CAL_L_VAL_RMSK                                                                0xffff
#define HWIO_GCC_GPLL0_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CAL_L_VAL_ADDR, HWIO_GCC_GPLL0_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL0_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL0_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL0_CAL_L_VAL_PLL_CAL_L_BMSK                                                      0xffff
#define HWIO_GCC_GPLL0_CAL_L_VAL_PLL_CAL_L_SHFT                                                         0x0

#define HWIO_GCC_GPLL0_USER_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000000c)
#define HWIO_GCC_GPLL0_USER_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000000c)
#define HWIO_GCC_GPLL0_USER_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_ADDR, HWIO_GCC_GPLL0_USER_CTL_RMSK)
#define HWIO_GCC_GPLL0_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL0_USER_CTL_IN)
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS31_19_BMSK                                           0xfff80000
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS31_19_SHFT                                                 0x13
#define HWIO_GCC_GPLL0_USER_CTL_PRE_DIV_RATIO_BMSK                                                  0x70000
#define HWIO_GCC_GPLL0_USER_CTL_PRE_DIV_RATIO_SHFT                                                     0x10
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                              0xf000
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                 0xc
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                              0xf00
#define HWIO_GCC_GPLL0_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                0x8
#define HWIO_GCC_GPLL0_USER_CTL_OUT_CLK_POLARITY_BMSK                                                  0x80
#define HWIO_GCC_GPLL0_USER_CTL_OUT_CLK_POLARITY_SHFT                                                   0x7
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS6_5_BMSK                                                   0x60
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BITS6_5_SHFT                                                    0x5
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_TEST_BMSK                                                       0x10
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_TEST_SHFT                                                        0x4
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BIT3_BMSK                                                       0x8
#define HWIO_GCC_GPLL0_USER_CTL_RESERVE_BIT3_SHFT                                                       0x3
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_ODD_BMSK                                                         0x4
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_ODD_SHFT                                                         0x2
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_EVEN_BMSK                                                        0x2
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_EVEN_SHFT                                                        0x1
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_MAIN_BMSK                                                        0x1
#define HWIO_GCC_GPLL0_USER_CTL_PLLOUT_MAIN_SHFT                                                        0x0

#define HWIO_GCC_GPLL0_USER_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000010)
#define HWIO_GCC_GPLL0_USER_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000010)
#define HWIO_GCC_GPLL0_USER_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL0_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_U_ADDR, HWIO_GCC_GPLL0_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_USER_CTL_U_IN)
#define HWIO_GCC_GPLL0_USER_CTL_U_RESERVE_BITS31_19_BMSK                                         0xfff80000
#define HWIO_GCC_GPLL0_USER_CTL_U_RESERVE_BITS31_19_SHFT                                               0x13
#define HWIO_GCC_GPLL0_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                          0x40000
#define HWIO_GCC_GPLL0_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                             0x12
#define HWIO_GCC_GPLL0_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                          0x20000
#define HWIO_GCC_GPLL0_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                             0x11
#define HWIO_GCC_GPLL0_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                           0x10000
#define HWIO_GCC_GPLL0_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                              0x10
#define HWIO_GCC_GPLL0_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                               0x8000
#define HWIO_GCC_GPLL0_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                  0xf
#define HWIO_GCC_GPLL0_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                            0x4000
#define HWIO_GCC_GPLL0_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                               0xe
#define HWIO_GCC_GPLL0_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                0x2000
#define HWIO_GCC_GPLL0_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                   0xd
#define HWIO_GCC_GPLL0_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                         0x1800
#define HWIO_GCC_GPLL0_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                            0xb
#define HWIO_GCC_GPLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                         0x400
#define HWIO_GCC_GPLL0_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                           0xa
#define HWIO_GCC_GPLL0_USER_CTL_U_STATUS_REGISTER_BMSK                                                0x3e0
#define HWIO_GCC_GPLL0_USER_CTL_U_STATUS_REGISTER_SHFT                                                  0x5
#define HWIO_GCC_GPLL0_USER_CTL_U_WRITE_STATE_EN_BMSK                                                  0x10
#define HWIO_GCC_GPLL0_USER_CTL_U_WRITE_STATE_EN_SHFT                                                   0x4
#define HWIO_GCC_GPLL0_USER_CTL_U_CALIB_CTRL_BMSK                                                       0xe
#define HWIO_GCC_GPLL0_USER_CTL_U_CALIB_CTRL_SHFT                                                       0x1
#define HWIO_GCC_GPLL0_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                           0x1
#define HWIO_GCC_GPLL0_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                           0x0

#define HWIO_GCC_GPLL0_CONFIG_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000014)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000014)
#define HWIO_GCC_GPLL0_CONFIG_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR, HWIO_GCC_GPLL0_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL0_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL0_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL0_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                        0xfc000000
#define HWIO_GCC_GPLL0_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                              0x1a
#define HWIO_GCC_GPLL0_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                       0x3c00000
#define HWIO_GCC_GPLL0_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                            0x16
#define HWIO_GCC_GPLL0_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                               0x3c0000
#define HWIO_GCC_GPLL0_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                   0x12
#define HWIO_GCC_GPLL0_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                0x3c000
#define HWIO_GCC_GPLL0_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                    0xe
#define HWIO_GCC_GPLL0_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                       0x3800
#define HWIO_GCC_GPLL0_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                          0xb
#define HWIO_GCC_GPLL0_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                      0x700
#define HWIO_GCC_GPLL0_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                        0x8
#define HWIO_GCC_GPLL0_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                            0xf0
#define HWIO_GCC_GPLL0_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                             0x4
#define HWIO_GCC_GPLL0_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                     0xf
#define HWIO_GCC_GPLL0_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                     0x0

#define HWIO_GCC_GPLL0_CONFIG_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00000018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000018)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL0_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_BIST_CFG_BMSK                                                0xfff00000
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_BIST_CFG_SHFT                                                      0x14
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_RESERVE_BITS19_12_BMSK                                          0xff000
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_RESERVE_BITS19_12_SHFT                                              0xc
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                          0xc00
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                            0xa
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                              0x380
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                0x7
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                   0x40
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                    0x6
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                          0x30
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                           0x4
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                          0x8
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                          0x3
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                               0x6
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                               0x1
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                        0x1
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                        0x0

#define HWIO_GCC_GPLL0_TEST_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000001c)
#define HWIO_GCC_GPLL0_TEST_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000001c)
#define HWIO_GCC_GPLL0_TEST_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_ADDR, HWIO_GCC_GPLL0_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL0_TEST_CTL_IN)
#define HWIO_GCC_GPLL0_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                     0xc0000000
#define HWIO_GCC_GPLL0_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                           0x1e
#define HWIO_GCC_GPLL0_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                 0x30000000
#define HWIO_GCC_GPLL0_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                       0x1c
#define HWIO_GCC_GPLL0_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                        0x8000000
#define HWIO_GCC_GPLL0_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                             0x1b
#define HWIO_GCC_GPLL0_TEST_CTL_FINE_FCW_BMSK                                                     0x7e00000
#define HWIO_GCC_GPLL0_TEST_CTL_FINE_FCW_SHFT                                                          0x15
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                             0x100000
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                 0x14
#define HWIO_GCC_GPLL0_TEST_CTL_COARSE_FCW_BMSK                                                     0xff000
#define HWIO_GCC_GPLL0_TEST_CTL_COARSE_FCW_SHFT                                                         0xc
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                              0x800
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                0xb
#define HWIO_GCC_GPLL0_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                               0x700
#define HWIO_GCC_GPLL0_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                 0x8
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                               0x80
#define HWIO_GCC_GPLL0_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                0x7
#define HWIO_GCC_GPLL0_TEST_CTL_DISABLE_LFSR_BMSK                                                      0x40
#define HWIO_GCC_GPLL0_TEST_CTL_DISABLE_LFSR_SHFT                                                       0x6
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_SEL_BMSK                                                        0x30
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_SEL_SHFT                                                         0x4
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_SEL_BMSK                                                         0xc
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_SEL_SHFT                                                         0x2
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_EN_BMSK                                                          0x2
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST1_EN_SHFT                                                          0x1
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_EN_BMSK                                                          0x1
#define HWIO_GCC_GPLL0_TEST_CTL_ATEST0_EN_SHFT                                                          0x0

#define HWIO_GCC_GPLL0_TEST_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00000020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000020)
#define HWIO_GCC_GPLL0_TEST_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR, HWIO_GCC_GPLL0_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL0_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL0_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL0_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                       0x80000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                             0x1f
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                          0x40000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                0x1e
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                           0x20000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                 0x1d
#define HWIO_GCC_GPLL0_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                          0x10000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                0x1c
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                     0x8000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                          0x1b
#define HWIO_GCC_GPLL0_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                  0x6000000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                       0x19
#define HWIO_GCC_GPLL0_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                       0x1c00000
#define HWIO_GCC_GPLL0_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                            0x16
#define HWIO_GCC_GPLL0_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                        0x200000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                            0x15
#define HWIO_GCC_GPLL0_TEST_CTL_U_DISABLE_CLAMP_BMSK                                               0x100000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                   0x14
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                          0x80000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                             0x13
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                      0x40000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                         0x12
#define HWIO_GCC_GPLL0_TEST_CTL_U_BIAS_ADJUST_BMSK                                                  0x30000
#define HWIO_GCC_GPLL0_TEST_CTL_U_BIAS_ADJUST_SHFT                                                     0x10
#define HWIO_GCC_GPLL0_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                   0x8000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                      0xf
#define HWIO_GCC_GPLL0_TEST_CTL_U_DIS_LEAK_CMP_BMSK                                                  0x4000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DIS_LEAK_CMP_SHFT                                                     0xe
#define HWIO_GCC_GPLL0_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                0x2000
#define HWIO_GCC_GPLL0_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                   0xd
#define HWIO_GCC_GPLL0_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                              0x1000
#define HWIO_GCC_GPLL0_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                 0xc
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                    0xc00
#define HWIO_GCC_GPLL0_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                      0xa
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_MAG_BMSK                                                      0x380
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_MAG_SHFT                                                        0x7
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                    0x40
#define HWIO_GCC_GPLL0_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                     0x6
#define HWIO_GCC_GPLL0_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                    0x20
#define HWIO_GCC_GPLL0_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                     0x5
#define HWIO_GCC_GPLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                0x18
#define HWIO_GCC_GPLL0_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                 0x3
#define HWIO_GCC_GPLL0_TEST_CTL_U_STATUS_REG_EN_BMSK                                                    0x4
#define HWIO_GCC_GPLL0_TEST_CTL_U_STATUS_REG_EN_SHFT                                                    0x2
#define HWIO_GCC_GPLL0_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                   0x2
#define HWIO_GCC_GPLL0_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                   0x1
#define HWIO_GCC_GPLL0_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                   0x1
#define HWIO_GCC_GPLL0_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                   0x0

#define HWIO_GCC_GPLL0_STATUS_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00000024)
#define HWIO_GCC_GPLL0_STATUS_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000024)
#define HWIO_GCC_GPLL0_STATUS_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL0_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_STATUS_ADDR, HWIO_GCC_GPLL0_STATUS_RMSK)
#define HWIO_GCC_GPLL0_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_STATUS_ADDR, m)
#define HWIO_GCC_GPLL0_STATUS_STATUS_31_0_BMSK                                                   0xffffffff
#define HWIO_GCC_GPLL0_STATUS_STATUS_31_0_SHFT                                                          0x0

#define HWIO_GCC_GPLL0_FREQ_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000028)
#define HWIO_GCC_GPLL0_FREQ_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000028)
#define HWIO_GCC_GPLL0_FREQ_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_FREQ_CTL_ADDR, HWIO_GCC_GPLL0_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL0_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL0_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL0_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL0_FREQ_CTL_IN)
#define HWIO_GCC_GPLL0_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                          0xffffffff
#define HWIO_GCC_GPLL0_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                 0x0

#define HWIO_GCC_GPLL0_OPMODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000002c)
#define HWIO_GCC_GPLL0_OPMODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000002c)
#define HWIO_GCC_GPLL0_OPMODE_RMSK                                                                      0x7
#define HWIO_GCC_GPLL0_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_OPMODE_ADDR, HWIO_GCC_GPLL0_OPMODE_RMSK)
#define HWIO_GCC_GPLL0_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL0_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL0_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_OPMODE_ADDR,m,v,HWIO_GCC_GPLL0_OPMODE_IN)
#define HWIO_GCC_GPLL0_OPMODE_PLL_OPMODE_BMSK                                                           0x7
#define HWIO_GCC_GPLL0_OPMODE_PLL_OPMODE_SHFT                                                           0x0

#define HWIO_GCC_GPLL0_STATE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000030)
#define HWIO_GCC_GPLL0_STATE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000030)
#define HWIO_GCC_GPLL0_STATE_RMSK                                                                       0x7
#define HWIO_GCC_GPLL0_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_STATE_ADDR, HWIO_GCC_GPLL0_STATE_RMSK)
#define HWIO_GCC_GPLL0_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_STATE_ADDR, m)
#define HWIO_GCC_GPLL0_STATE_PLL_STATE_BMSK                                                             0x7
#define HWIO_GCC_GPLL0_STATE_PLL_STATE_SHFT                                                             0x0

#define HWIO_GCC_GPLL0_DROOP_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000034)
#define HWIO_GCC_GPLL0_DROOP_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000034)
#define HWIO_GCC_GPLL0_DROOP_RMSK                                                                      0xff
#define HWIO_GCC_GPLL0_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_DROOP_ADDR, HWIO_GCC_GPLL0_DROOP_RMSK)
#define HWIO_GCC_GPLL0_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_DROOP_ADDR, m)
#define HWIO_GCC_GPLL0_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_DROOP_ADDR,v)
#define HWIO_GCC_GPLL0_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_DROOP_ADDR,m,v,HWIO_GCC_GPLL0_DROOP_IN)
#define HWIO_GCC_GPLL0_DROOP_DROOP_CODE_BMSK                                                           0xfe
#define HWIO_GCC_GPLL0_DROOP_DROOP_CODE_SHFT                                                            0x1
#define HWIO_GCC_GPLL0_DROOP_DROOP_EN_BMSK                                                              0x1
#define HWIO_GCC_GPLL0_DROOP_DROOP_EN_SHFT                                                              0x0

#define HWIO_GCC_GPLL0_FRAC_VAL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00000038)
#define HWIO_GCC_GPLL0_FRAC_VAL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000038)
#define HWIO_GCC_GPLL0_FRAC_VAL_RMSK                                                                 0xffff
#define HWIO_GCC_GPLL0_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_FRAC_VAL_ADDR, HWIO_GCC_GPLL0_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL0_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL0_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL0_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL0_FRAC_VAL_IN)
#define HWIO_GCC_GPLL0_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                    0xffff
#define HWIO_GCC_GPLL0_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                       0x0

#define HWIO_GCC_GPLL0_SPARE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000003c)
#define HWIO_GCC_GPLL0_SPARE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000003c)
#define HWIO_GCC_GPLL0_SPARE_RMSK                                                                      0xff
#define HWIO_GCC_GPLL0_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_SPARE_ADDR, HWIO_GCC_GPLL0_SPARE_RMSK)
#define HWIO_GCC_GPLL0_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_SPARE_ADDR, m)
#define HWIO_GCC_GPLL0_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL0_SPARE_ADDR,v)
#define HWIO_GCC_GPLL0_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL0_SPARE_ADDR,m,v,HWIO_GCC_GPLL0_SPARE_IN)
#define HWIO_GCC_GPLL0_SPARE_SPARE_OUTPUTS_BMSK                                                        0xf0
#define HWIO_GCC_GPLL0_SPARE_SPARE_OUTPUTS_SHFT                                                         0x4
#define HWIO_GCC_GPLL0_SPARE_SPARE_INPUTS_BMSK                                                          0xf
#define HWIO_GCC_GPLL0_SPARE_SPARE_INPUTS_SHFT                                                          0x0

#define HWIO_GCC_GPLL1_MODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001000)
#define HWIO_GCC_GPLL1_MODE_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001000)
#define HWIO_GCC_GPLL1_MODE_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL1_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_MODE_ADDR, HWIO_GCC_GPLL1_MODE_RMSK)
#define HWIO_GCC_GPLL1_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_MODE_ADDR, m)
#define HWIO_GCC_GPLL1_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_MODE_ADDR,v)
#define HWIO_GCC_GPLL1_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_MODE_ADDR,m,v,HWIO_GCC_GPLL1_MODE_IN)
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_DET_BMSK                                                    0x80000000
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_DET_SHFT                                                          0x1f
#define HWIO_GCC_GPLL1_MODE_PLL_ACTIVE_FLAG_BMSK                                                 0x40000000
#define HWIO_GCC_GPLL1_MODE_PLL_ACTIVE_FLAG_SHFT                                                       0x1e
#define HWIO_GCC_GPLL1_MODE_PLL_ACK_LATCH_BMSK                                                   0x20000000
#define HWIO_GCC_GPLL1_MODE_PLL_ACK_LATCH_SHFT                                                         0x1d
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_DET_FINE_BMSK                                               0x10000000
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_DET_FINE_SHFT                                                     0x1c
#define HWIO_GCC_GPLL1_MODE_RESERVE_BITS27_24_BMSK                                                0xf000000
#define HWIO_GCC_GPLL1_MODE_RESERVE_BITS27_24_SHFT                                                     0x18
#define HWIO_GCC_GPLL1_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                        0x800000
#define HWIO_GCC_GPLL1_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                            0x17
#define HWIO_GCC_GPLL1_MODE_PLL_UPDATE_BMSK                                                        0x400000
#define HWIO_GCC_GPLL1_MODE_PLL_UPDATE_SHFT                                                            0x16
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_RESET_BMSK                                                0x200000
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_RESET_SHFT                                                    0x15
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_ENA_BMSK                                                  0x100000
#define HWIO_GCC_GPLL1_MODE_PLL_VOTE_FSM_ENA_SHFT                                                      0x14
#define HWIO_GCC_GPLL1_MODE_PLL_BIAS_COUNT_BMSK                                                     0xfc000
#define HWIO_GCC_GPLL1_MODE_PLL_BIAS_COUNT_SHFT                                                         0xe
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_COUNT_BMSK                                                      0x3f00
#define HWIO_GCC_GPLL1_MODE_PLL_LOCK_COUNT_SHFT                                                         0x8
#define HWIO_GCC_GPLL1_MODE_RESERVE_BITS7_3_BMSK                                                       0xf8
#define HWIO_GCC_GPLL1_MODE_RESERVE_BITS7_3_SHFT                                                        0x3
#define HWIO_GCC_GPLL1_MODE_PLL_RESET_N_BMSK                                                            0x4
#define HWIO_GCC_GPLL1_MODE_PLL_RESET_N_SHFT                                                            0x2
#define HWIO_GCC_GPLL1_MODE_RESERVE_BIT1_BMSK                                                           0x2
#define HWIO_GCC_GPLL1_MODE_RESERVE_BIT1_SHFT                                                           0x1
#define HWIO_GCC_GPLL1_MODE_PLL_OUTCTRL_BMSK                                                            0x1
#define HWIO_GCC_GPLL1_MODE_PLL_OUTCTRL_SHFT                                                            0x0

#define HWIO_GCC_GPLL1_L_VAL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001004)
#define HWIO_GCC_GPLL1_L_VAL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001004)
#define HWIO_GCC_GPLL1_L_VAL_RMSK                                                                    0xffff
#define HWIO_GCC_GPLL1_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_L_VAL_ADDR, HWIO_GCC_GPLL1_L_VAL_RMSK)
#define HWIO_GCC_GPLL1_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_L_VAL_ADDR,m,v,HWIO_GCC_GPLL1_L_VAL_IN)
#define HWIO_GCC_GPLL1_L_VAL_PLL_L_BMSK                                                              0xffff
#define HWIO_GCC_GPLL1_L_VAL_PLL_L_SHFT                                                                 0x0

#define HWIO_GCC_GPLL1_CAL_L_VAL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00001008)
#define HWIO_GCC_GPLL1_CAL_L_VAL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001008)
#define HWIO_GCC_GPLL1_CAL_L_VAL_RMSK                                                                0xffff
#define HWIO_GCC_GPLL1_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_CAL_L_VAL_ADDR, HWIO_GCC_GPLL1_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL1_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL1_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL1_CAL_L_VAL_PLL_CAL_L_BMSK                                                      0xffff
#define HWIO_GCC_GPLL1_CAL_L_VAL_PLL_CAL_L_SHFT                                                         0x0

#define HWIO_GCC_GPLL1_USER_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000100c)
#define HWIO_GCC_GPLL1_USER_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000100c)
#define HWIO_GCC_GPLL1_USER_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL1_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_ADDR, HWIO_GCC_GPLL1_USER_CTL_RMSK)
#define HWIO_GCC_GPLL1_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL1_USER_CTL_IN)
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS31_19_BMSK                                           0xfff80000
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS31_19_SHFT                                                 0x13
#define HWIO_GCC_GPLL1_USER_CTL_PRE_DIV_RATIO_BMSK                                                  0x70000
#define HWIO_GCC_GPLL1_USER_CTL_PRE_DIV_RATIO_SHFT                                                     0x10
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                              0xf000
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                 0xc
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                              0xf00
#define HWIO_GCC_GPLL1_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                0x8
#define HWIO_GCC_GPLL1_USER_CTL_OUT_CLK_POLARITY_BMSK                                                  0x80
#define HWIO_GCC_GPLL1_USER_CTL_OUT_CLK_POLARITY_SHFT                                                   0x7
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS6_5_BMSK                                                   0x60
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BITS6_5_SHFT                                                    0x5
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_TEST_BMSK                                                       0x10
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_TEST_SHFT                                                        0x4
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BIT3_BMSK                                                       0x8
#define HWIO_GCC_GPLL1_USER_CTL_RESERVE_BIT3_SHFT                                                       0x3
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_ODD_BMSK                                                         0x4
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_ODD_SHFT                                                         0x2
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_EVEN_BMSK                                                        0x2
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_EVEN_SHFT                                                        0x1
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_MAIN_BMSK                                                        0x1
#define HWIO_GCC_GPLL1_USER_CTL_PLLOUT_MAIN_SHFT                                                        0x0

#define HWIO_GCC_GPLL1_USER_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001010)
#define HWIO_GCC_GPLL1_USER_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001010)
#define HWIO_GCC_GPLL1_USER_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL1_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_U_ADDR, HWIO_GCC_GPLL1_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL1_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL1_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL1_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL1_USER_CTL_U_IN)
#define HWIO_GCC_GPLL1_USER_CTL_U_RESERVE_BITS31_19_BMSK                                         0xfff80000
#define HWIO_GCC_GPLL1_USER_CTL_U_RESERVE_BITS31_19_SHFT                                               0x13
#define HWIO_GCC_GPLL1_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                          0x40000
#define HWIO_GCC_GPLL1_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                             0x12
#define HWIO_GCC_GPLL1_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                          0x20000
#define HWIO_GCC_GPLL1_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                             0x11
#define HWIO_GCC_GPLL1_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                           0x10000
#define HWIO_GCC_GPLL1_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                              0x10
#define HWIO_GCC_GPLL1_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                               0x8000
#define HWIO_GCC_GPLL1_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                  0xf
#define HWIO_GCC_GPLL1_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                            0x4000
#define HWIO_GCC_GPLL1_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                               0xe
#define HWIO_GCC_GPLL1_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                0x2000
#define HWIO_GCC_GPLL1_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                   0xd
#define HWIO_GCC_GPLL1_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                         0x1800
#define HWIO_GCC_GPLL1_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                            0xb
#define HWIO_GCC_GPLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                         0x400
#define HWIO_GCC_GPLL1_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                           0xa
#define HWIO_GCC_GPLL1_USER_CTL_U_STATUS_REGISTER_BMSK                                                0x3e0
#define HWIO_GCC_GPLL1_USER_CTL_U_STATUS_REGISTER_SHFT                                                  0x5
#define HWIO_GCC_GPLL1_USER_CTL_U_WRITE_STATE_EN_BMSK                                                  0x10
#define HWIO_GCC_GPLL1_USER_CTL_U_WRITE_STATE_EN_SHFT                                                   0x4
#define HWIO_GCC_GPLL1_USER_CTL_U_CALIB_CTRL_BMSK                                                       0xe
#define HWIO_GCC_GPLL1_USER_CTL_U_CALIB_CTRL_SHFT                                                       0x1
#define HWIO_GCC_GPLL1_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                           0x1
#define HWIO_GCC_GPLL1_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                           0x0

#define HWIO_GCC_GPLL1_CONFIG_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001014)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001014)
#define HWIO_GCC_GPLL1_CONFIG_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL1_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR, HWIO_GCC_GPLL1_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL1_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL1_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL1_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                        0xfc000000
#define HWIO_GCC_GPLL1_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                              0x1a
#define HWIO_GCC_GPLL1_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                       0x3c00000
#define HWIO_GCC_GPLL1_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                            0x16
#define HWIO_GCC_GPLL1_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                               0x3c0000
#define HWIO_GCC_GPLL1_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                   0x12
#define HWIO_GCC_GPLL1_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                0x3c000
#define HWIO_GCC_GPLL1_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                    0xe
#define HWIO_GCC_GPLL1_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                       0x3800
#define HWIO_GCC_GPLL1_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                          0xb
#define HWIO_GCC_GPLL1_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                      0x700
#define HWIO_GCC_GPLL1_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                        0x8
#define HWIO_GCC_GPLL1_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                            0xf0
#define HWIO_GCC_GPLL1_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                             0x4
#define HWIO_GCC_GPLL1_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                     0xf
#define HWIO_GCC_GPLL1_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                     0x0

#define HWIO_GCC_GPLL1_CONFIG_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00001018)
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001018)
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL1_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL1_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_BIST_CFG_BMSK                                                0xfff00000
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_BIST_CFG_SHFT                                                      0x14
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_RESERVE_BITS19_12_BMSK                                          0xff000
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_RESERVE_BITS19_12_SHFT                                              0xc
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                          0xc00
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                            0xa
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                              0x380
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                0x7
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                   0x40
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                    0x6
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                          0x30
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                           0x4
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                          0x8
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                          0x3
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                               0x6
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                               0x1
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                        0x1
#define HWIO_GCC_GPLL1_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                        0x0

#define HWIO_GCC_GPLL1_TEST_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000101c)
#define HWIO_GCC_GPLL1_TEST_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000101c)
#define HWIO_GCC_GPLL1_TEST_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL1_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_ADDR, HWIO_GCC_GPLL1_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL1_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL1_TEST_CTL_IN)
#define HWIO_GCC_GPLL1_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                     0xc0000000
#define HWIO_GCC_GPLL1_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                           0x1e
#define HWIO_GCC_GPLL1_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                 0x30000000
#define HWIO_GCC_GPLL1_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                       0x1c
#define HWIO_GCC_GPLL1_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                        0x8000000
#define HWIO_GCC_GPLL1_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                             0x1b
#define HWIO_GCC_GPLL1_TEST_CTL_FINE_FCW_BMSK                                                     0x7e00000
#define HWIO_GCC_GPLL1_TEST_CTL_FINE_FCW_SHFT                                                          0x15
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                             0x100000
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                 0x14
#define HWIO_GCC_GPLL1_TEST_CTL_COARSE_FCW_BMSK                                                     0xff000
#define HWIO_GCC_GPLL1_TEST_CTL_COARSE_FCW_SHFT                                                         0xc
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                              0x800
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                0xb
#define HWIO_GCC_GPLL1_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                               0x700
#define HWIO_GCC_GPLL1_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                 0x8
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                               0x80
#define HWIO_GCC_GPLL1_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                0x7
#define HWIO_GCC_GPLL1_TEST_CTL_DISABLE_LFSR_BMSK                                                      0x40
#define HWIO_GCC_GPLL1_TEST_CTL_DISABLE_LFSR_SHFT                                                       0x6
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_SEL_BMSK                                                        0x30
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_SEL_SHFT                                                         0x4
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_SEL_BMSK                                                         0xc
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_SEL_SHFT                                                         0x2
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_EN_BMSK                                                          0x2
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST1_EN_SHFT                                                          0x1
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_EN_BMSK                                                          0x1
#define HWIO_GCC_GPLL1_TEST_CTL_ATEST0_EN_SHFT                                                          0x0

#define HWIO_GCC_GPLL1_TEST_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00001020)
#define HWIO_GCC_GPLL1_TEST_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001020)
#define HWIO_GCC_GPLL1_TEST_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL1_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR, HWIO_GCC_GPLL1_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL1_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL1_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL1_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL1_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL1_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                       0x80000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                             0x1f
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                          0x40000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                0x1e
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                           0x20000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                 0x1d
#define HWIO_GCC_GPLL1_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                          0x10000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                0x1c
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                     0x8000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                          0x1b
#define HWIO_GCC_GPLL1_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                  0x6000000
#define HWIO_GCC_GPLL1_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                       0x19
#define HWIO_GCC_GPLL1_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                       0x1c00000
#define HWIO_GCC_GPLL1_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                            0x16
#define HWIO_GCC_GPLL1_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                        0x200000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                            0x15
#define HWIO_GCC_GPLL1_TEST_CTL_U_DISABLE_CLAMP_BMSK                                               0x100000
#define HWIO_GCC_GPLL1_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                   0x14
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                          0x80000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                             0x13
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                      0x40000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                         0x12
#define HWIO_GCC_GPLL1_TEST_CTL_U_BIAS_ADJUST_BMSK                                                  0x30000
#define HWIO_GCC_GPLL1_TEST_CTL_U_BIAS_ADJUST_SHFT                                                     0x10
#define HWIO_GCC_GPLL1_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                   0x8000
#define HWIO_GCC_GPLL1_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                      0xf
#define HWIO_GCC_GPLL1_TEST_CTL_U_DIS_LEAK_CMP_BMSK                                                  0x4000
#define HWIO_GCC_GPLL1_TEST_CTL_U_DIS_LEAK_CMP_SHFT                                                     0xe
#define HWIO_GCC_GPLL1_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                0x2000
#define HWIO_GCC_GPLL1_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                   0xd
#define HWIO_GCC_GPLL1_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                              0x1000
#define HWIO_GCC_GPLL1_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                 0xc
#define HWIO_GCC_GPLL1_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                    0xc00
#define HWIO_GCC_GPLL1_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                      0xa
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_MAG_BMSK                                                      0x380
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_MAG_SHFT                                                        0x7
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                    0x40
#define HWIO_GCC_GPLL1_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                     0x6
#define HWIO_GCC_GPLL1_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                    0x20
#define HWIO_GCC_GPLL1_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                     0x5
#define HWIO_GCC_GPLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                0x18
#define HWIO_GCC_GPLL1_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                 0x3
#define HWIO_GCC_GPLL1_TEST_CTL_U_STATUS_REG_EN_BMSK                                                    0x4
#define HWIO_GCC_GPLL1_TEST_CTL_U_STATUS_REG_EN_SHFT                                                    0x2
#define HWIO_GCC_GPLL1_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                   0x2
#define HWIO_GCC_GPLL1_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                   0x1
#define HWIO_GCC_GPLL1_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                   0x1
#define HWIO_GCC_GPLL1_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                   0x0

#define HWIO_GCC_GPLL1_STATUS_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00001024)
#define HWIO_GCC_GPLL1_STATUS_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001024)
#define HWIO_GCC_GPLL1_STATUS_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL1_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_STATUS_ADDR, HWIO_GCC_GPLL1_STATUS_RMSK)
#define HWIO_GCC_GPLL1_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_STATUS_ADDR, m)
#define HWIO_GCC_GPLL1_STATUS_STATUS_31_0_BMSK                                                   0xffffffff
#define HWIO_GCC_GPLL1_STATUS_STATUS_31_0_SHFT                                                          0x0

#define HWIO_GCC_GPLL1_FREQ_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001028)
#define HWIO_GCC_GPLL1_FREQ_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001028)
#define HWIO_GCC_GPLL1_FREQ_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL1_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_FREQ_CTL_ADDR, HWIO_GCC_GPLL1_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL1_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL1_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL1_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL1_FREQ_CTL_IN)
#define HWIO_GCC_GPLL1_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                          0xffffffff
#define HWIO_GCC_GPLL1_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                 0x0

#define HWIO_GCC_GPLL1_OPMODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000102c)
#define HWIO_GCC_GPLL1_OPMODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000102c)
#define HWIO_GCC_GPLL1_OPMODE_RMSK                                                                      0x7
#define HWIO_GCC_GPLL1_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_OPMODE_ADDR, HWIO_GCC_GPLL1_OPMODE_RMSK)
#define HWIO_GCC_GPLL1_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL1_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL1_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_OPMODE_ADDR,m,v,HWIO_GCC_GPLL1_OPMODE_IN)
#define HWIO_GCC_GPLL1_OPMODE_PLL_OPMODE_BMSK                                                           0x7
#define HWIO_GCC_GPLL1_OPMODE_PLL_OPMODE_SHFT                                                           0x0

#define HWIO_GCC_GPLL1_STATE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001030)
#define HWIO_GCC_GPLL1_STATE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001030)
#define HWIO_GCC_GPLL1_STATE_RMSK                                                                       0x7
#define HWIO_GCC_GPLL1_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_STATE_ADDR, HWIO_GCC_GPLL1_STATE_RMSK)
#define HWIO_GCC_GPLL1_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_STATE_ADDR, m)
#define HWIO_GCC_GPLL1_STATE_PLL_STATE_BMSK                                                             0x7
#define HWIO_GCC_GPLL1_STATE_PLL_STATE_SHFT                                                             0x0

#define HWIO_GCC_GPLL1_DROOP_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00001034)
#define HWIO_GCC_GPLL1_DROOP_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001034)
#define HWIO_GCC_GPLL1_DROOP_RMSK                                                                      0xff
#define HWIO_GCC_GPLL1_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_DROOP_ADDR, HWIO_GCC_GPLL1_DROOP_RMSK)
#define HWIO_GCC_GPLL1_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_DROOP_ADDR, m)
#define HWIO_GCC_GPLL1_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_DROOP_ADDR,v)
#define HWIO_GCC_GPLL1_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_DROOP_ADDR,m,v,HWIO_GCC_GPLL1_DROOP_IN)
#define HWIO_GCC_GPLL1_DROOP_DROOP_CODE_BMSK                                                           0xfe
#define HWIO_GCC_GPLL1_DROOP_DROOP_CODE_SHFT                                                            0x1
#define HWIO_GCC_GPLL1_DROOP_DROOP_EN_BMSK                                                              0x1
#define HWIO_GCC_GPLL1_DROOP_DROOP_EN_SHFT                                                              0x0

#define HWIO_GCC_GPLL1_FRAC_VAL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00001038)
#define HWIO_GCC_GPLL1_FRAC_VAL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001038)
#define HWIO_GCC_GPLL1_FRAC_VAL_RMSK                                                                 0xffff
#define HWIO_GCC_GPLL1_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_FRAC_VAL_ADDR, HWIO_GCC_GPLL1_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL1_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL1_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL1_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL1_FRAC_VAL_IN)
#define HWIO_GCC_GPLL1_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                    0xffff
#define HWIO_GCC_GPLL1_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                       0x0

#define HWIO_GCC_GPLL1_SPARE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000103c)
#define HWIO_GCC_GPLL1_SPARE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000103c)
#define HWIO_GCC_GPLL1_SPARE_RMSK                                                                      0xff
#define HWIO_GCC_GPLL1_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL1_SPARE_ADDR, HWIO_GCC_GPLL1_SPARE_RMSK)
#define HWIO_GCC_GPLL1_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL1_SPARE_ADDR, m)
#define HWIO_GCC_GPLL1_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL1_SPARE_ADDR,v)
#define HWIO_GCC_GPLL1_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL1_SPARE_ADDR,m,v,HWIO_GCC_GPLL1_SPARE_IN)
#define HWIO_GCC_GPLL1_SPARE_SPARE_OUTPUTS_BMSK                                                        0xf0
#define HWIO_GCC_GPLL1_SPARE_SPARE_OUTPUTS_SHFT                                                         0x4
#define HWIO_GCC_GPLL1_SPARE_SPARE_INPUTS_BMSK                                                          0xf
#define HWIO_GCC_GPLL1_SPARE_SPARE_INPUTS_SHFT                                                          0x0

#define HWIO_GCC_GPLL2_MODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00002000)
#define HWIO_GCC_GPLL2_MODE_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002000)
#define HWIO_GCC_GPLL2_MODE_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL2_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_MODE_ADDR, HWIO_GCC_GPLL2_MODE_RMSK)
#define HWIO_GCC_GPLL2_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_MODE_ADDR, m)
#define HWIO_GCC_GPLL2_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_MODE_ADDR,v)
#define HWIO_GCC_GPLL2_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_MODE_ADDR,m,v,HWIO_GCC_GPLL2_MODE_IN)
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_BMSK                                                    0x80000000
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_SHFT                                                          0x1f
#define HWIO_GCC_GPLL2_MODE_PLL_ACTIVE_FLAG_BMSK                                                 0x40000000
#define HWIO_GCC_GPLL2_MODE_PLL_ACTIVE_FLAG_SHFT                                                       0x1e
#define HWIO_GCC_GPLL2_MODE_PLL_ACK_LATCH_BMSK                                                   0x20000000
#define HWIO_GCC_GPLL2_MODE_PLL_ACK_LATCH_SHFT                                                         0x1d
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_FINE_BMSK                                               0x10000000
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_DET_FINE_SHFT                                                     0x1c
#define HWIO_GCC_GPLL2_MODE_RESERVE_BITS27_24_BMSK                                                0xf000000
#define HWIO_GCC_GPLL2_MODE_RESERVE_BITS27_24_SHFT                                                     0x18
#define HWIO_GCC_GPLL2_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                        0x800000
#define HWIO_GCC_GPLL2_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                            0x17
#define HWIO_GCC_GPLL2_MODE_PLL_UPDATE_BMSK                                                        0x400000
#define HWIO_GCC_GPLL2_MODE_PLL_UPDATE_SHFT                                                            0x16
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_RESET_BMSK                                                0x200000
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_RESET_SHFT                                                    0x15
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_ENA_BMSK                                                  0x100000
#define HWIO_GCC_GPLL2_MODE_PLL_VOTE_FSM_ENA_SHFT                                                      0x14
#define HWIO_GCC_GPLL2_MODE_PLL_BIAS_COUNT_BMSK                                                     0xfc000
#define HWIO_GCC_GPLL2_MODE_PLL_BIAS_COUNT_SHFT                                                         0xe
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_COUNT_BMSK                                                      0x3f00
#define HWIO_GCC_GPLL2_MODE_PLL_LOCK_COUNT_SHFT                                                         0x8
#define HWIO_GCC_GPLL2_MODE_RESERVE_BITS7_3_BMSK                                                       0xf8
#define HWIO_GCC_GPLL2_MODE_RESERVE_BITS7_3_SHFT                                                        0x3
#define HWIO_GCC_GPLL2_MODE_PLL_RESET_N_BMSK                                                            0x4
#define HWIO_GCC_GPLL2_MODE_PLL_RESET_N_SHFT                                                            0x2
#define HWIO_GCC_GPLL2_MODE_RESERVE_BIT1_BMSK                                                           0x2
#define HWIO_GCC_GPLL2_MODE_RESERVE_BIT1_SHFT                                                           0x1
#define HWIO_GCC_GPLL2_MODE_PLL_OUTCTRL_BMSK                                                            0x1
#define HWIO_GCC_GPLL2_MODE_PLL_OUTCTRL_SHFT                                                            0x0

#define HWIO_GCC_GPLL2_L_VAL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00002004)
#define HWIO_GCC_GPLL2_L_VAL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002004)
#define HWIO_GCC_GPLL2_L_VAL_RMSK                                                                    0xffff
#define HWIO_GCC_GPLL2_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_L_VAL_ADDR, HWIO_GCC_GPLL2_L_VAL_RMSK)
#define HWIO_GCC_GPLL2_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL2_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL2_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_L_VAL_ADDR,m,v,HWIO_GCC_GPLL2_L_VAL_IN)
#define HWIO_GCC_GPLL2_L_VAL_PLL_L_BMSK                                                              0xffff
#define HWIO_GCC_GPLL2_L_VAL_PLL_L_SHFT                                                                 0x0

#define HWIO_GCC_GPLL2_CAL_L_VAL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00002008)
#define HWIO_GCC_GPLL2_CAL_L_VAL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002008)
#define HWIO_GCC_GPLL2_CAL_L_VAL_RMSK                                                                0xffff
#define HWIO_GCC_GPLL2_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_CAL_L_VAL_ADDR, HWIO_GCC_GPLL2_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL2_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL2_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL2_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL2_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL2_CAL_L_VAL_PLL_CAL_L_BMSK                                                      0xffff
#define HWIO_GCC_GPLL2_CAL_L_VAL_PLL_CAL_L_SHFT                                                         0x0

#define HWIO_GCC_GPLL2_USER_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000200c)
#define HWIO_GCC_GPLL2_USER_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000200c)
#define HWIO_GCC_GPLL2_USER_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL2_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_ADDR, HWIO_GCC_GPLL2_USER_CTL_RMSK)
#define HWIO_GCC_GPLL2_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL2_USER_CTL_IN)
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS31_19_BMSK                                           0xfff80000
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS31_19_SHFT                                                 0x13
#define HWIO_GCC_GPLL2_USER_CTL_PRE_DIV_RATIO_BMSK                                                  0x70000
#define HWIO_GCC_GPLL2_USER_CTL_PRE_DIV_RATIO_SHFT                                                     0x10
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                              0xf000
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                 0xc
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                              0xf00
#define HWIO_GCC_GPLL2_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                0x8
#define HWIO_GCC_GPLL2_USER_CTL_OUT_CLK_POLARITY_BMSK                                                  0x80
#define HWIO_GCC_GPLL2_USER_CTL_OUT_CLK_POLARITY_SHFT                                                   0x7
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS6_5_BMSK                                                   0x60
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BITS6_5_SHFT                                                    0x5
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_TEST_BMSK                                                       0x10
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_TEST_SHFT                                                        0x4
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BIT3_BMSK                                                       0x8
#define HWIO_GCC_GPLL2_USER_CTL_RESERVE_BIT3_SHFT                                                       0x3
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_ODD_BMSK                                                         0x4
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_ODD_SHFT                                                         0x2
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_EVEN_BMSK                                                        0x2
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_EVEN_SHFT                                                        0x1
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_MAIN_BMSK                                                        0x1
#define HWIO_GCC_GPLL2_USER_CTL_PLLOUT_MAIN_SHFT                                                        0x0

#define HWIO_GCC_GPLL2_USER_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00002010)
#define HWIO_GCC_GPLL2_USER_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002010)
#define HWIO_GCC_GPLL2_USER_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL2_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_U_ADDR, HWIO_GCC_GPLL2_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL2_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL2_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL2_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL2_USER_CTL_U_IN)
#define HWIO_GCC_GPLL2_USER_CTL_U_RESERVE_BITS31_19_BMSK                                         0xfff80000
#define HWIO_GCC_GPLL2_USER_CTL_U_RESERVE_BITS31_19_SHFT                                               0x13
#define HWIO_GCC_GPLL2_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                          0x40000
#define HWIO_GCC_GPLL2_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                             0x12
#define HWIO_GCC_GPLL2_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                          0x20000
#define HWIO_GCC_GPLL2_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                             0x11
#define HWIO_GCC_GPLL2_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                           0x10000
#define HWIO_GCC_GPLL2_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                              0x10
#define HWIO_GCC_GPLL2_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                               0x8000
#define HWIO_GCC_GPLL2_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                  0xf
#define HWIO_GCC_GPLL2_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                            0x4000
#define HWIO_GCC_GPLL2_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                               0xe
#define HWIO_GCC_GPLL2_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                0x2000
#define HWIO_GCC_GPLL2_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                   0xd
#define HWIO_GCC_GPLL2_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                         0x1800
#define HWIO_GCC_GPLL2_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                            0xb
#define HWIO_GCC_GPLL2_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                         0x400
#define HWIO_GCC_GPLL2_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                           0xa
#define HWIO_GCC_GPLL2_USER_CTL_U_STATUS_REGISTER_BMSK                                                0x3e0
#define HWIO_GCC_GPLL2_USER_CTL_U_STATUS_REGISTER_SHFT                                                  0x5
#define HWIO_GCC_GPLL2_USER_CTL_U_WRITE_STATE_EN_BMSK                                                  0x10
#define HWIO_GCC_GPLL2_USER_CTL_U_WRITE_STATE_EN_SHFT                                                   0x4
#define HWIO_GCC_GPLL2_USER_CTL_U_CALIB_CTRL_BMSK                                                       0xe
#define HWIO_GCC_GPLL2_USER_CTL_U_CALIB_CTRL_SHFT                                                       0x1
#define HWIO_GCC_GPLL2_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                           0x1
#define HWIO_GCC_GPLL2_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                           0x0

#define HWIO_GCC_GPLL2_CONFIG_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00002014)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002014)
#define HWIO_GCC_GPLL2_CONFIG_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL2_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR, HWIO_GCC_GPLL2_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL2_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL2_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL2_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                        0xfc000000
#define HWIO_GCC_GPLL2_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                              0x1a
#define HWIO_GCC_GPLL2_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                       0x3c00000
#define HWIO_GCC_GPLL2_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                            0x16
#define HWIO_GCC_GPLL2_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                               0x3c0000
#define HWIO_GCC_GPLL2_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                   0x12
#define HWIO_GCC_GPLL2_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                0x3c000
#define HWIO_GCC_GPLL2_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                    0xe
#define HWIO_GCC_GPLL2_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                       0x3800
#define HWIO_GCC_GPLL2_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                          0xb
#define HWIO_GCC_GPLL2_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                      0x700
#define HWIO_GCC_GPLL2_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                        0x8
#define HWIO_GCC_GPLL2_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                            0xf0
#define HWIO_GCC_GPLL2_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                             0x4
#define HWIO_GCC_GPLL2_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                     0xf
#define HWIO_GCC_GPLL2_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                     0x0

#define HWIO_GCC_GPLL2_CONFIG_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00002018)
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002018)
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL2_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL2_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_BIST_CFG_BMSK                                                0xfff00000
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_BIST_CFG_SHFT                                                      0x14
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_RESERVE_BITS19_12_BMSK                                          0xff000
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_RESERVE_BITS19_12_SHFT                                              0xc
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                          0xc00
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                            0xa
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                              0x380
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                0x7
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                   0x40
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                    0x6
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                          0x30
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                           0x4
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                          0x8
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                          0x3
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                               0x6
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                               0x1
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                        0x1
#define HWIO_GCC_GPLL2_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                        0x0

#define HWIO_GCC_GPLL2_TEST_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000201c)
#define HWIO_GCC_GPLL2_TEST_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000201c)
#define HWIO_GCC_GPLL2_TEST_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL2_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_ADDR, HWIO_GCC_GPLL2_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL2_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL2_TEST_CTL_IN)
#define HWIO_GCC_GPLL2_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                     0xc0000000
#define HWIO_GCC_GPLL2_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                           0x1e
#define HWIO_GCC_GPLL2_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                 0x30000000
#define HWIO_GCC_GPLL2_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                       0x1c
#define HWIO_GCC_GPLL2_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                        0x8000000
#define HWIO_GCC_GPLL2_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                             0x1b
#define HWIO_GCC_GPLL2_TEST_CTL_FINE_FCW_BMSK                                                     0x7e00000
#define HWIO_GCC_GPLL2_TEST_CTL_FINE_FCW_SHFT                                                          0x15
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                             0x100000
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                 0x14
#define HWIO_GCC_GPLL2_TEST_CTL_COARSE_FCW_BMSK                                                     0xff000
#define HWIO_GCC_GPLL2_TEST_CTL_COARSE_FCW_SHFT                                                         0xc
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                              0x800
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                0xb
#define HWIO_GCC_GPLL2_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                               0x700
#define HWIO_GCC_GPLL2_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                 0x8
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                               0x80
#define HWIO_GCC_GPLL2_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                0x7
#define HWIO_GCC_GPLL2_TEST_CTL_DISABLE_LFSR_BMSK                                                      0x40
#define HWIO_GCC_GPLL2_TEST_CTL_DISABLE_LFSR_SHFT                                                       0x6
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_SEL_BMSK                                                        0x30
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_SEL_SHFT                                                         0x4
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_SEL_BMSK                                                         0xc
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_SEL_SHFT                                                         0x2
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_EN_BMSK                                                          0x2
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST1_EN_SHFT                                                          0x1
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_EN_BMSK                                                          0x1
#define HWIO_GCC_GPLL2_TEST_CTL_ATEST0_EN_SHFT                                                          0x0

#define HWIO_GCC_GPLL2_TEST_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00002020)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002020)
#define HWIO_GCC_GPLL2_TEST_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL2_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR, HWIO_GCC_GPLL2_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL2_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL2_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL2_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL2_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                       0x80000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                             0x1f
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                          0x40000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                0x1e
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                           0x20000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                 0x1d
#define HWIO_GCC_GPLL2_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                          0x10000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                0x1c
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                     0x8000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                          0x1b
#define HWIO_GCC_GPLL2_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                  0x6000000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                       0x19
#define HWIO_GCC_GPLL2_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                       0x1c00000
#define HWIO_GCC_GPLL2_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                            0x16
#define HWIO_GCC_GPLL2_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                        0x200000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                            0x15
#define HWIO_GCC_GPLL2_TEST_CTL_U_DISABLE_CLAMP_BMSK                                               0x100000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                   0x14
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                          0x80000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                             0x13
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                      0x40000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                         0x12
#define HWIO_GCC_GPLL2_TEST_CTL_U_BIAS_ADJUST_BMSK                                                  0x30000
#define HWIO_GCC_GPLL2_TEST_CTL_U_BIAS_ADJUST_SHFT                                                     0x10
#define HWIO_GCC_GPLL2_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                   0x8000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                      0xf
#define HWIO_GCC_GPLL2_TEST_CTL_U_DIS_LEAK_CMP_BMSK                                                  0x4000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DIS_LEAK_CMP_SHFT                                                     0xe
#define HWIO_GCC_GPLL2_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                0x2000
#define HWIO_GCC_GPLL2_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                   0xd
#define HWIO_GCC_GPLL2_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                              0x1000
#define HWIO_GCC_GPLL2_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                 0xc
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                    0xc00
#define HWIO_GCC_GPLL2_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                      0xa
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_MAG_BMSK                                                      0x380
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_MAG_SHFT                                                        0x7
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                    0x40
#define HWIO_GCC_GPLL2_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                     0x6
#define HWIO_GCC_GPLL2_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                    0x20
#define HWIO_GCC_GPLL2_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                     0x5
#define HWIO_GCC_GPLL2_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                0x18
#define HWIO_GCC_GPLL2_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                 0x3
#define HWIO_GCC_GPLL2_TEST_CTL_U_STATUS_REG_EN_BMSK                                                    0x4
#define HWIO_GCC_GPLL2_TEST_CTL_U_STATUS_REG_EN_SHFT                                                    0x2
#define HWIO_GCC_GPLL2_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                   0x2
#define HWIO_GCC_GPLL2_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                   0x1
#define HWIO_GCC_GPLL2_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                   0x1
#define HWIO_GCC_GPLL2_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                   0x0

#define HWIO_GCC_GPLL2_STATUS_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00002024)
#define HWIO_GCC_GPLL2_STATUS_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002024)
#define HWIO_GCC_GPLL2_STATUS_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL2_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_STATUS_ADDR, HWIO_GCC_GPLL2_STATUS_RMSK)
#define HWIO_GCC_GPLL2_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_STATUS_ADDR, m)
#define HWIO_GCC_GPLL2_STATUS_STATUS_31_0_BMSK                                                   0xffffffff
#define HWIO_GCC_GPLL2_STATUS_STATUS_31_0_SHFT                                                          0x0

#define HWIO_GCC_GPLL2_FREQ_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00002028)
#define HWIO_GCC_GPLL2_FREQ_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002028)
#define HWIO_GCC_GPLL2_FREQ_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL2_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_FREQ_CTL_ADDR, HWIO_GCC_GPLL2_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL2_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL2_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL2_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL2_FREQ_CTL_IN)
#define HWIO_GCC_GPLL2_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                          0xffffffff
#define HWIO_GCC_GPLL2_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                 0x0

#define HWIO_GCC_GPLL2_OPMODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000202c)
#define HWIO_GCC_GPLL2_OPMODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000202c)
#define HWIO_GCC_GPLL2_OPMODE_RMSK                                                                      0x7
#define HWIO_GCC_GPLL2_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_OPMODE_ADDR, HWIO_GCC_GPLL2_OPMODE_RMSK)
#define HWIO_GCC_GPLL2_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL2_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL2_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_OPMODE_ADDR,m,v,HWIO_GCC_GPLL2_OPMODE_IN)
#define HWIO_GCC_GPLL2_OPMODE_PLL_OPMODE_BMSK                                                           0x7
#define HWIO_GCC_GPLL2_OPMODE_PLL_OPMODE_SHFT                                                           0x0

#define HWIO_GCC_GPLL2_STATE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00002030)
#define HWIO_GCC_GPLL2_STATE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002030)
#define HWIO_GCC_GPLL2_STATE_RMSK                                                                       0x7
#define HWIO_GCC_GPLL2_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_STATE_ADDR, HWIO_GCC_GPLL2_STATE_RMSK)
#define HWIO_GCC_GPLL2_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_STATE_ADDR, m)
#define HWIO_GCC_GPLL2_STATE_PLL_STATE_BMSK                                                             0x7
#define HWIO_GCC_GPLL2_STATE_PLL_STATE_SHFT                                                             0x0

#define HWIO_GCC_GPLL2_DROOP_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00002034)
#define HWIO_GCC_GPLL2_DROOP_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002034)
#define HWIO_GCC_GPLL2_DROOP_RMSK                                                                      0xff
#define HWIO_GCC_GPLL2_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_DROOP_ADDR, HWIO_GCC_GPLL2_DROOP_RMSK)
#define HWIO_GCC_GPLL2_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_DROOP_ADDR, m)
#define HWIO_GCC_GPLL2_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_DROOP_ADDR,v)
#define HWIO_GCC_GPLL2_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_DROOP_ADDR,m,v,HWIO_GCC_GPLL2_DROOP_IN)
#define HWIO_GCC_GPLL2_DROOP_DROOP_CODE_BMSK                                                           0xfe
#define HWIO_GCC_GPLL2_DROOP_DROOP_CODE_SHFT                                                            0x1
#define HWIO_GCC_GPLL2_DROOP_DROOP_EN_BMSK                                                              0x1
#define HWIO_GCC_GPLL2_DROOP_DROOP_EN_SHFT                                                              0x0

#define HWIO_GCC_GPLL2_FRAC_VAL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00002038)
#define HWIO_GCC_GPLL2_FRAC_VAL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00002038)
#define HWIO_GCC_GPLL2_FRAC_VAL_RMSK                                                                 0xffff
#define HWIO_GCC_GPLL2_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_FRAC_VAL_ADDR, HWIO_GCC_GPLL2_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL2_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL2_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL2_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL2_FRAC_VAL_IN)
#define HWIO_GCC_GPLL2_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                    0xffff
#define HWIO_GCC_GPLL2_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                       0x0

#define HWIO_GCC_GPLL2_SPARE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000203c)
#define HWIO_GCC_GPLL2_SPARE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000203c)
#define HWIO_GCC_GPLL2_SPARE_RMSK                                                                      0xff
#define HWIO_GCC_GPLL2_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL2_SPARE_ADDR, HWIO_GCC_GPLL2_SPARE_RMSK)
#define HWIO_GCC_GPLL2_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL2_SPARE_ADDR, m)
#define HWIO_GCC_GPLL2_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL2_SPARE_ADDR,v)
#define HWIO_GCC_GPLL2_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL2_SPARE_ADDR,m,v,HWIO_GCC_GPLL2_SPARE_IN)
#define HWIO_GCC_GPLL2_SPARE_SPARE_OUTPUTS_BMSK                                                        0xf0
#define HWIO_GCC_GPLL2_SPARE_SPARE_OUTPUTS_SHFT                                                         0x4
#define HWIO_GCC_GPLL2_SPARE_SPARE_INPUTS_BMSK                                                          0xf
#define HWIO_GCC_GPLL2_SPARE_SPARE_INPUTS_SHFT                                                          0x0

#define HWIO_GCC_GPLL3_MODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00003000)
#define HWIO_GCC_GPLL3_MODE_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003000)
#define HWIO_GCC_GPLL3_MODE_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL3_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_MODE_ADDR, HWIO_GCC_GPLL3_MODE_RMSK)
#define HWIO_GCC_GPLL3_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_MODE_ADDR, m)
#define HWIO_GCC_GPLL3_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_MODE_ADDR,v)
#define HWIO_GCC_GPLL3_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_MODE_ADDR,m,v,HWIO_GCC_GPLL3_MODE_IN)
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_BMSK                                                    0x80000000
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_SHFT                                                          0x1f
#define HWIO_GCC_GPLL3_MODE_PLL_ACTIVE_FLAG_BMSK                                                 0x40000000
#define HWIO_GCC_GPLL3_MODE_PLL_ACTIVE_FLAG_SHFT                                                       0x1e
#define HWIO_GCC_GPLL3_MODE_PLL_ACK_LATCH_BMSK                                                   0x20000000
#define HWIO_GCC_GPLL3_MODE_PLL_ACK_LATCH_SHFT                                                         0x1d
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_FINE_BMSK                                               0x10000000
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_DET_FINE_SHFT                                                     0x1c
#define HWIO_GCC_GPLL3_MODE_RESERVE_BITS27_24_BMSK                                                0xf000000
#define HWIO_GCC_GPLL3_MODE_RESERVE_BITS27_24_SHFT                                                     0x18
#define HWIO_GCC_GPLL3_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                        0x800000
#define HWIO_GCC_GPLL3_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                            0x17
#define HWIO_GCC_GPLL3_MODE_PLL_UPDATE_BMSK                                                        0x400000
#define HWIO_GCC_GPLL3_MODE_PLL_UPDATE_SHFT                                                            0x16
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_RESET_BMSK                                                0x200000
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_RESET_SHFT                                                    0x15
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_ENA_BMSK                                                  0x100000
#define HWIO_GCC_GPLL3_MODE_PLL_VOTE_FSM_ENA_SHFT                                                      0x14
#define HWIO_GCC_GPLL3_MODE_PLL_BIAS_COUNT_BMSK                                                     0xfc000
#define HWIO_GCC_GPLL3_MODE_PLL_BIAS_COUNT_SHFT                                                         0xe
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_COUNT_BMSK                                                      0x3f00
#define HWIO_GCC_GPLL3_MODE_PLL_LOCK_COUNT_SHFT                                                         0x8
#define HWIO_GCC_GPLL3_MODE_RESERVE_BITS7_3_BMSK                                                       0xf8
#define HWIO_GCC_GPLL3_MODE_RESERVE_BITS7_3_SHFT                                                        0x3
#define HWIO_GCC_GPLL3_MODE_PLL_RESET_N_BMSK                                                            0x4
#define HWIO_GCC_GPLL3_MODE_PLL_RESET_N_SHFT                                                            0x2
#define HWIO_GCC_GPLL3_MODE_RESERVE_BIT1_BMSK                                                           0x2
#define HWIO_GCC_GPLL3_MODE_RESERVE_BIT1_SHFT                                                           0x1
#define HWIO_GCC_GPLL3_MODE_PLL_OUTCTRL_BMSK                                                            0x1
#define HWIO_GCC_GPLL3_MODE_PLL_OUTCTRL_SHFT                                                            0x0

#define HWIO_GCC_GPLL3_L_VAL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00003004)
#define HWIO_GCC_GPLL3_L_VAL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003004)
#define HWIO_GCC_GPLL3_L_VAL_RMSK                                                                    0xffff
#define HWIO_GCC_GPLL3_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_L_VAL_ADDR, HWIO_GCC_GPLL3_L_VAL_RMSK)
#define HWIO_GCC_GPLL3_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL3_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL3_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_L_VAL_ADDR,m,v,HWIO_GCC_GPLL3_L_VAL_IN)
#define HWIO_GCC_GPLL3_L_VAL_PLL_L_BMSK                                                              0xffff
#define HWIO_GCC_GPLL3_L_VAL_PLL_L_SHFT                                                                 0x0

#define HWIO_GCC_GPLL3_CAL_L_VAL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00003008)
#define HWIO_GCC_GPLL3_CAL_L_VAL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003008)
#define HWIO_GCC_GPLL3_CAL_L_VAL_RMSK                                                                0xffff
#define HWIO_GCC_GPLL3_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_CAL_L_VAL_ADDR, HWIO_GCC_GPLL3_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL3_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL3_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL3_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL3_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL3_CAL_L_VAL_PLL_CAL_L_BMSK                                                      0xffff
#define HWIO_GCC_GPLL3_CAL_L_VAL_PLL_CAL_L_SHFT                                                         0x0

#define HWIO_GCC_GPLL3_USER_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000300c)
#define HWIO_GCC_GPLL3_USER_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000300c)
#define HWIO_GCC_GPLL3_USER_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL3_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_ADDR, HWIO_GCC_GPLL3_USER_CTL_RMSK)
#define HWIO_GCC_GPLL3_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL3_USER_CTL_IN)
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS31_19_BMSK                                           0xfff80000
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS31_19_SHFT                                                 0x13
#define HWIO_GCC_GPLL3_USER_CTL_PRE_DIV_RATIO_BMSK                                                  0x70000
#define HWIO_GCC_GPLL3_USER_CTL_PRE_DIV_RATIO_SHFT                                                     0x10
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                              0xf000
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                 0xc
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                              0xf00
#define HWIO_GCC_GPLL3_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                0x8
#define HWIO_GCC_GPLL3_USER_CTL_OUT_CLK_POLARITY_BMSK                                                  0x80
#define HWIO_GCC_GPLL3_USER_CTL_OUT_CLK_POLARITY_SHFT                                                   0x7
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS6_5_BMSK                                                   0x60
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BITS6_5_SHFT                                                    0x5
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_TEST_BMSK                                                       0x10
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_TEST_SHFT                                                        0x4
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BIT3_BMSK                                                       0x8
#define HWIO_GCC_GPLL3_USER_CTL_RESERVE_BIT3_SHFT                                                       0x3
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_ODD_BMSK                                                         0x4
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_ODD_SHFT                                                         0x2
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_EVEN_BMSK                                                        0x2
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_EVEN_SHFT                                                        0x1
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_MAIN_BMSK                                                        0x1
#define HWIO_GCC_GPLL3_USER_CTL_PLLOUT_MAIN_SHFT                                                        0x0

#define HWIO_GCC_GPLL3_USER_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00003010)
#define HWIO_GCC_GPLL3_USER_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003010)
#define HWIO_GCC_GPLL3_USER_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL3_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_U_ADDR, HWIO_GCC_GPLL3_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL3_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL3_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL3_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL3_USER_CTL_U_IN)
#define HWIO_GCC_GPLL3_USER_CTL_U_RESERVE_BITS31_19_BMSK                                         0xfff80000
#define HWIO_GCC_GPLL3_USER_CTL_U_RESERVE_BITS31_19_SHFT                                               0x13
#define HWIO_GCC_GPLL3_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                          0x40000
#define HWIO_GCC_GPLL3_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                             0x12
#define HWIO_GCC_GPLL3_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                          0x20000
#define HWIO_GCC_GPLL3_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                             0x11
#define HWIO_GCC_GPLL3_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                           0x10000
#define HWIO_GCC_GPLL3_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                              0x10
#define HWIO_GCC_GPLL3_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                               0x8000
#define HWIO_GCC_GPLL3_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                  0xf
#define HWIO_GCC_GPLL3_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                            0x4000
#define HWIO_GCC_GPLL3_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                               0xe
#define HWIO_GCC_GPLL3_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                0x2000
#define HWIO_GCC_GPLL3_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                   0xd
#define HWIO_GCC_GPLL3_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                         0x1800
#define HWIO_GCC_GPLL3_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                            0xb
#define HWIO_GCC_GPLL3_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                         0x400
#define HWIO_GCC_GPLL3_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                           0xa
#define HWIO_GCC_GPLL3_USER_CTL_U_STATUS_REGISTER_BMSK                                                0x3e0
#define HWIO_GCC_GPLL3_USER_CTL_U_STATUS_REGISTER_SHFT                                                  0x5
#define HWIO_GCC_GPLL3_USER_CTL_U_WRITE_STATE_EN_BMSK                                                  0x10
#define HWIO_GCC_GPLL3_USER_CTL_U_WRITE_STATE_EN_SHFT                                                   0x4
#define HWIO_GCC_GPLL3_USER_CTL_U_CALIB_CTRL_BMSK                                                       0xe
#define HWIO_GCC_GPLL3_USER_CTL_U_CALIB_CTRL_SHFT                                                       0x1
#define HWIO_GCC_GPLL3_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                           0x1
#define HWIO_GCC_GPLL3_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                           0x0

#define HWIO_GCC_GPLL3_CONFIG_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00003014)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003014)
#define HWIO_GCC_GPLL3_CONFIG_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL3_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR, HWIO_GCC_GPLL3_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL3_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL3_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL3_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                        0xfc000000
#define HWIO_GCC_GPLL3_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                              0x1a
#define HWIO_GCC_GPLL3_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                       0x3c00000
#define HWIO_GCC_GPLL3_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                            0x16
#define HWIO_GCC_GPLL3_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                               0x3c0000
#define HWIO_GCC_GPLL3_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                   0x12
#define HWIO_GCC_GPLL3_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                0x3c000
#define HWIO_GCC_GPLL3_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                    0xe
#define HWIO_GCC_GPLL3_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                       0x3800
#define HWIO_GCC_GPLL3_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                          0xb
#define HWIO_GCC_GPLL3_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                      0x700
#define HWIO_GCC_GPLL3_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                        0x8
#define HWIO_GCC_GPLL3_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                            0xf0
#define HWIO_GCC_GPLL3_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                             0x4
#define HWIO_GCC_GPLL3_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                     0xf
#define HWIO_GCC_GPLL3_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                     0x0

#define HWIO_GCC_GPLL3_CONFIG_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00003018)
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003018)
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL3_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL3_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_BIST_CFG_BMSK                                                0xfff00000
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_BIST_CFG_SHFT                                                      0x14
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_RESERVE_BITS19_12_BMSK                                          0xff000
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_RESERVE_BITS19_12_SHFT                                              0xc
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                          0xc00
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                            0xa
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                              0x380
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                0x7
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                   0x40
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                    0x6
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                          0x30
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                           0x4
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                          0x8
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                          0x3
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                               0x6
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                               0x1
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                        0x1
#define HWIO_GCC_GPLL3_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                        0x0

#define HWIO_GCC_GPLL3_TEST_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000301c)
#define HWIO_GCC_GPLL3_TEST_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000301c)
#define HWIO_GCC_GPLL3_TEST_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL3_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_ADDR, HWIO_GCC_GPLL3_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL3_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL3_TEST_CTL_IN)
#define HWIO_GCC_GPLL3_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                     0xc0000000
#define HWIO_GCC_GPLL3_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                           0x1e
#define HWIO_GCC_GPLL3_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                 0x30000000
#define HWIO_GCC_GPLL3_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                       0x1c
#define HWIO_GCC_GPLL3_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                        0x8000000
#define HWIO_GCC_GPLL3_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                             0x1b
#define HWIO_GCC_GPLL3_TEST_CTL_FINE_FCW_BMSK                                                     0x7e00000
#define HWIO_GCC_GPLL3_TEST_CTL_FINE_FCW_SHFT                                                          0x15
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                             0x100000
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                 0x14
#define HWIO_GCC_GPLL3_TEST_CTL_COARSE_FCW_BMSK                                                     0xff000
#define HWIO_GCC_GPLL3_TEST_CTL_COARSE_FCW_SHFT                                                         0xc
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                              0x800
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                0xb
#define HWIO_GCC_GPLL3_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                               0x700
#define HWIO_GCC_GPLL3_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                 0x8
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                               0x80
#define HWIO_GCC_GPLL3_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                0x7
#define HWIO_GCC_GPLL3_TEST_CTL_DISABLE_LFSR_BMSK                                                      0x40
#define HWIO_GCC_GPLL3_TEST_CTL_DISABLE_LFSR_SHFT                                                       0x6
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_SEL_BMSK                                                        0x30
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_SEL_SHFT                                                         0x4
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_SEL_BMSK                                                         0xc
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_SEL_SHFT                                                         0x2
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_EN_BMSK                                                          0x2
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST1_EN_SHFT                                                          0x1
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_EN_BMSK                                                          0x1
#define HWIO_GCC_GPLL3_TEST_CTL_ATEST0_EN_SHFT                                                          0x0

#define HWIO_GCC_GPLL3_TEST_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00003020)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003020)
#define HWIO_GCC_GPLL3_TEST_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL3_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR, HWIO_GCC_GPLL3_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL3_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL3_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL3_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL3_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                       0x80000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                             0x1f
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                          0x40000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                0x1e
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                           0x20000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                 0x1d
#define HWIO_GCC_GPLL3_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                          0x10000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                0x1c
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                     0x8000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                          0x1b
#define HWIO_GCC_GPLL3_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                  0x6000000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                       0x19
#define HWIO_GCC_GPLL3_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                       0x1c00000
#define HWIO_GCC_GPLL3_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                            0x16
#define HWIO_GCC_GPLL3_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                        0x200000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                            0x15
#define HWIO_GCC_GPLL3_TEST_CTL_U_DISABLE_CLAMP_BMSK                                               0x100000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                   0x14
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                          0x80000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                             0x13
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                      0x40000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                         0x12
#define HWIO_GCC_GPLL3_TEST_CTL_U_BIAS_ADJUST_BMSK                                                  0x30000
#define HWIO_GCC_GPLL3_TEST_CTL_U_BIAS_ADJUST_SHFT                                                     0x10
#define HWIO_GCC_GPLL3_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                   0x8000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                      0xf
#define HWIO_GCC_GPLL3_TEST_CTL_U_DIS_LEAK_CMP_BMSK                                                  0x4000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DIS_LEAK_CMP_SHFT                                                     0xe
#define HWIO_GCC_GPLL3_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                0x2000
#define HWIO_GCC_GPLL3_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                   0xd
#define HWIO_GCC_GPLL3_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                              0x1000
#define HWIO_GCC_GPLL3_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                 0xc
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                    0xc00
#define HWIO_GCC_GPLL3_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                      0xa
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_MAG_BMSK                                                      0x380
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_MAG_SHFT                                                        0x7
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                    0x40
#define HWIO_GCC_GPLL3_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                     0x6
#define HWIO_GCC_GPLL3_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                    0x20
#define HWIO_GCC_GPLL3_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                     0x5
#define HWIO_GCC_GPLL3_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                0x18
#define HWIO_GCC_GPLL3_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                 0x3
#define HWIO_GCC_GPLL3_TEST_CTL_U_STATUS_REG_EN_BMSK                                                    0x4
#define HWIO_GCC_GPLL3_TEST_CTL_U_STATUS_REG_EN_SHFT                                                    0x2
#define HWIO_GCC_GPLL3_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                   0x2
#define HWIO_GCC_GPLL3_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                   0x1
#define HWIO_GCC_GPLL3_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                   0x1
#define HWIO_GCC_GPLL3_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                   0x0

#define HWIO_GCC_GPLL3_STATUS_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00003024)
#define HWIO_GCC_GPLL3_STATUS_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003024)
#define HWIO_GCC_GPLL3_STATUS_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL3_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_STATUS_ADDR, HWIO_GCC_GPLL3_STATUS_RMSK)
#define HWIO_GCC_GPLL3_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_STATUS_ADDR, m)
#define HWIO_GCC_GPLL3_STATUS_STATUS_31_0_BMSK                                                   0xffffffff
#define HWIO_GCC_GPLL3_STATUS_STATUS_31_0_SHFT                                                          0x0

#define HWIO_GCC_GPLL3_FREQ_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00003028)
#define HWIO_GCC_GPLL3_FREQ_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003028)
#define HWIO_GCC_GPLL3_FREQ_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL3_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_FREQ_CTL_ADDR, HWIO_GCC_GPLL3_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL3_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL3_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL3_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL3_FREQ_CTL_IN)
#define HWIO_GCC_GPLL3_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                          0xffffffff
#define HWIO_GCC_GPLL3_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                 0x0

#define HWIO_GCC_GPLL3_OPMODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000302c)
#define HWIO_GCC_GPLL3_OPMODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000302c)
#define HWIO_GCC_GPLL3_OPMODE_RMSK                                                                      0x7
#define HWIO_GCC_GPLL3_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_OPMODE_ADDR, HWIO_GCC_GPLL3_OPMODE_RMSK)
#define HWIO_GCC_GPLL3_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL3_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL3_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_OPMODE_ADDR,m,v,HWIO_GCC_GPLL3_OPMODE_IN)
#define HWIO_GCC_GPLL3_OPMODE_PLL_OPMODE_BMSK                                                           0x7
#define HWIO_GCC_GPLL3_OPMODE_PLL_OPMODE_SHFT                                                           0x0

#define HWIO_GCC_GPLL3_STATE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00003030)
#define HWIO_GCC_GPLL3_STATE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003030)
#define HWIO_GCC_GPLL3_STATE_RMSK                                                                       0x7
#define HWIO_GCC_GPLL3_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_STATE_ADDR, HWIO_GCC_GPLL3_STATE_RMSK)
#define HWIO_GCC_GPLL3_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_STATE_ADDR, m)
#define HWIO_GCC_GPLL3_STATE_PLL_STATE_BMSK                                                             0x7
#define HWIO_GCC_GPLL3_STATE_PLL_STATE_SHFT                                                             0x0

#define HWIO_GCC_GPLL3_DROOP_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00003034)
#define HWIO_GCC_GPLL3_DROOP_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003034)
#define HWIO_GCC_GPLL3_DROOP_RMSK                                                                      0xff
#define HWIO_GCC_GPLL3_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_DROOP_ADDR, HWIO_GCC_GPLL3_DROOP_RMSK)
#define HWIO_GCC_GPLL3_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_DROOP_ADDR, m)
#define HWIO_GCC_GPLL3_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_DROOP_ADDR,v)
#define HWIO_GCC_GPLL3_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_DROOP_ADDR,m,v,HWIO_GCC_GPLL3_DROOP_IN)
#define HWIO_GCC_GPLL3_DROOP_DROOP_CODE_BMSK                                                           0xfe
#define HWIO_GCC_GPLL3_DROOP_DROOP_CODE_SHFT                                                            0x1
#define HWIO_GCC_GPLL3_DROOP_DROOP_EN_BMSK                                                              0x1
#define HWIO_GCC_GPLL3_DROOP_DROOP_EN_SHFT                                                              0x0

#define HWIO_GCC_GPLL3_FRAC_VAL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00003038)
#define HWIO_GCC_GPLL3_FRAC_VAL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00003038)
#define HWIO_GCC_GPLL3_FRAC_VAL_RMSK                                                                 0xffff
#define HWIO_GCC_GPLL3_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_FRAC_VAL_ADDR, HWIO_GCC_GPLL3_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL3_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL3_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL3_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL3_FRAC_VAL_IN)
#define HWIO_GCC_GPLL3_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                    0xffff
#define HWIO_GCC_GPLL3_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                       0x0

#define HWIO_GCC_GPLL3_SPARE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000303c)
#define HWIO_GCC_GPLL3_SPARE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000303c)
#define HWIO_GCC_GPLL3_SPARE_RMSK                                                                      0xff
#define HWIO_GCC_GPLL3_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL3_SPARE_ADDR, HWIO_GCC_GPLL3_SPARE_RMSK)
#define HWIO_GCC_GPLL3_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL3_SPARE_ADDR, m)
#define HWIO_GCC_GPLL3_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL3_SPARE_ADDR,v)
#define HWIO_GCC_GPLL3_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL3_SPARE_ADDR,m,v,HWIO_GCC_GPLL3_SPARE_IN)
#define HWIO_GCC_GPLL3_SPARE_SPARE_OUTPUTS_BMSK                                                        0xf0
#define HWIO_GCC_GPLL3_SPARE_SPARE_OUTPUTS_SHFT                                                         0x4
#define HWIO_GCC_GPLL3_SPARE_SPARE_INPUTS_BMSK                                                          0xf
#define HWIO_GCC_GPLL3_SPARE_SPARE_INPUTS_SHFT                                                          0x0

#define HWIO_GCC_GPLL4_MODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00077000)
#define HWIO_GCC_GPLL4_MODE_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077000)
#define HWIO_GCC_GPLL4_MODE_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL4_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_MODE_ADDR, HWIO_GCC_GPLL4_MODE_RMSK)
#define HWIO_GCC_GPLL4_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_MODE_ADDR, m)
#define HWIO_GCC_GPLL4_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_MODE_ADDR,v)
#define HWIO_GCC_GPLL4_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_MODE_ADDR,m,v,HWIO_GCC_GPLL4_MODE_IN)
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_DET_BMSK                                                    0x80000000
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_DET_SHFT                                                          0x1f
#define HWIO_GCC_GPLL4_MODE_PLL_ACTIVE_FLAG_BMSK                                                 0x40000000
#define HWIO_GCC_GPLL4_MODE_PLL_ACTIVE_FLAG_SHFT                                                       0x1e
#define HWIO_GCC_GPLL4_MODE_PLL_ACK_LATCH_BMSK                                                   0x20000000
#define HWIO_GCC_GPLL4_MODE_PLL_ACK_LATCH_SHFT                                                         0x1d
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_DET_FINE_BMSK                                               0x10000000
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_DET_FINE_SHFT                                                     0x1c
#define HWIO_GCC_GPLL4_MODE_RESERVE_BITS27_24_BMSK                                                0xf000000
#define HWIO_GCC_GPLL4_MODE_RESERVE_BITS27_24_SHFT                                                     0x18
#define HWIO_GCC_GPLL4_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                        0x800000
#define HWIO_GCC_GPLL4_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                            0x17
#define HWIO_GCC_GPLL4_MODE_PLL_UPDATE_BMSK                                                        0x400000
#define HWIO_GCC_GPLL4_MODE_PLL_UPDATE_SHFT                                                            0x16
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_RESET_BMSK                                                0x200000
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_RESET_SHFT                                                    0x15
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_ENA_BMSK                                                  0x100000
#define HWIO_GCC_GPLL4_MODE_PLL_VOTE_FSM_ENA_SHFT                                                      0x14
#define HWIO_GCC_GPLL4_MODE_PLL_BIAS_COUNT_BMSK                                                     0xfc000
#define HWIO_GCC_GPLL4_MODE_PLL_BIAS_COUNT_SHFT                                                         0xe
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_COUNT_BMSK                                                      0x3f00
#define HWIO_GCC_GPLL4_MODE_PLL_LOCK_COUNT_SHFT                                                         0x8
#define HWIO_GCC_GPLL4_MODE_RESERVE_BITS7_3_BMSK                                                       0xf8
#define HWIO_GCC_GPLL4_MODE_RESERVE_BITS7_3_SHFT                                                        0x3
#define HWIO_GCC_GPLL4_MODE_PLL_RESET_N_BMSK                                                            0x4
#define HWIO_GCC_GPLL4_MODE_PLL_RESET_N_SHFT                                                            0x2
#define HWIO_GCC_GPLL4_MODE_RESERVE_BIT1_BMSK                                                           0x2
#define HWIO_GCC_GPLL4_MODE_RESERVE_BIT1_SHFT                                                           0x1
#define HWIO_GCC_GPLL4_MODE_PLL_OUTCTRL_BMSK                                                            0x1
#define HWIO_GCC_GPLL4_MODE_PLL_OUTCTRL_SHFT                                                            0x0

#define HWIO_GCC_GPLL4_L_VAL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00077004)
#define HWIO_GCC_GPLL4_L_VAL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077004)
#define HWIO_GCC_GPLL4_L_VAL_RMSK                                                                    0xffff
#define HWIO_GCC_GPLL4_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_L_VAL_ADDR, HWIO_GCC_GPLL4_L_VAL_RMSK)
#define HWIO_GCC_GPLL4_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL4_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL4_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_L_VAL_ADDR,m,v,HWIO_GCC_GPLL4_L_VAL_IN)
#define HWIO_GCC_GPLL4_L_VAL_PLL_L_BMSK                                                              0xffff
#define HWIO_GCC_GPLL4_L_VAL_PLL_L_SHFT                                                                 0x0

#define HWIO_GCC_GPLL4_CAL_L_VAL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00077008)
#define HWIO_GCC_GPLL4_CAL_L_VAL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077008)
#define HWIO_GCC_GPLL4_CAL_L_VAL_RMSK                                                                0xffff
#define HWIO_GCC_GPLL4_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_CAL_L_VAL_ADDR, HWIO_GCC_GPLL4_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL4_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL4_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL4_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL4_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL4_CAL_L_VAL_PLL_CAL_L_BMSK                                                      0xffff
#define HWIO_GCC_GPLL4_CAL_L_VAL_PLL_CAL_L_SHFT                                                         0x0

#define HWIO_GCC_GPLL4_USER_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007700c)
#define HWIO_GCC_GPLL4_USER_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007700c)
#define HWIO_GCC_GPLL4_USER_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL4_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_ADDR, HWIO_GCC_GPLL4_USER_CTL_RMSK)
#define HWIO_GCC_GPLL4_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL4_USER_CTL_IN)
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS31_19_BMSK                                           0xfff80000
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS31_19_SHFT                                                 0x13
#define HWIO_GCC_GPLL4_USER_CTL_PRE_DIV_RATIO_BMSK                                                  0x70000
#define HWIO_GCC_GPLL4_USER_CTL_PRE_DIV_RATIO_SHFT                                                     0x10
#define HWIO_GCC_GPLL4_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                              0xf000
#define HWIO_GCC_GPLL4_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                 0xc
#define HWIO_GCC_GPLL4_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                              0xf00
#define HWIO_GCC_GPLL4_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                0x8
#define HWIO_GCC_GPLL4_USER_CTL_OUT_CLK_POLARITY_BMSK                                                  0x80
#define HWIO_GCC_GPLL4_USER_CTL_OUT_CLK_POLARITY_SHFT                                                   0x7
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS6_5_BMSK                                                   0x60
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BITS6_5_SHFT                                                    0x5
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_TEST_BMSK                                                       0x10
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_TEST_SHFT                                                        0x4
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BIT3_BMSK                                                       0x8
#define HWIO_GCC_GPLL4_USER_CTL_RESERVE_BIT3_SHFT                                                       0x3
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_ODD_BMSK                                                         0x4
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_ODD_SHFT                                                         0x2
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_EVEN_BMSK                                                        0x2
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_EVEN_SHFT                                                        0x1
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_MAIN_BMSK                                                        0x1
#define HWIO_GCC_GPLL4_USER_CTL_PLLOUT_MAIN_SHFT                                                        0x0

#define HWIO_GCC_GPLL4_USER_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00077010)
#define HWIO_GCC_GPLL4_USER_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077010)
#define HWIO_GCC_GPLL4_USER_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL4_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_U_ADDR, HWIO_GCC_GPLL4_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL4_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL4_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL4_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL4_USER_CTL_U_IN)
#define HWIO_GCC_GPLL4_USER_CTL_U_RESERVE_BITS31_19_BMSK                                         0xfff80000
#define HWIO_GCC_GPLL4_USER_CTL_U_RESERVE_BITS31_19_SHFT                                               0x13
#define HWIO_GCC_GPLL4_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                          0x40000
#define HWIO_GCC_GPLL4_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                             0x12
#define HWIO_GCC_GPLL4_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                          0x20000
#define HWIO_GCC_GPLL4_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                             0x11
#define HWIO_GCC_GPLL4_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                           0x10000
#define HWIO_GCC_GPLL4_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                              0x10
#define HWIO_GCC_GPLL4_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                               0x8000
#define HWIO_GCC_GPLL4_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                  0xf
#define HWIO_GCC_GPLL4_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                            0x4000
#define HWIO_GCC_GPLL4_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                               0xe
#define HWIO_GCC_GPLL4_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                0x2000
#define HWIO_GCC_GPLL4_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                   0xd
#define HWIO_GCC_GPLL4_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                         0x1800
#define HWIO_GCC_GPLL4_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                            0xb
#define HWIO_GCC_GPLL4_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                         0x400
#define HWIO_GCC_GPLL4_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                           0xa
#define HWIO_GCC_GPLL4_USER_CTL_U_STATUS_REGISTER_BMSK                                                0x3e0
#define HWIO_GCC_GPLL4_USER_CTL_U_STATUS_REGISTER_SHFT                                                  0x5
#define HWIO_GCC_GPLL4_USER_CTL_U_WRITE_STATE_EN_BMSK                                                  0x10
#define HWIO_GCC_GPLL4_USER_CTL_U_WRITE_STATE_EN_SHFT                                                   0x4
#define HWIO_GCC_GPLL4_USER_CTL_U_CALIB_CTRL_BMSK                                                       0xe
#define HWIO_GCC_GPLL4_USER_CTL_U_CALIB_CTRL_SHFT                                                       0x1
#define HWIO_GCC_GPLL4_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                           0x1
#define HWIO_GCC_GPLL4_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                           0x0

#define HWIO_GCC_GPLL4_CONFIG_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00077014)
#define HWIO_GCC_GPLL4_CONFIG_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077014)
#define HWIO_GCC_GPLL4_CONFIG_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL4_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR, HWIO_GCC_GPLL4_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL4_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL4_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL4_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                        0xfc000000
#define HWIO_GCC_GPLL4_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                              0x1a
#define HWIO_GCC_GPLL4_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                       0x3c00000
#define HWIO_GCC_GPLL4_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                            0x16
#define HWIO_GCC_GPLL4_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                               0x3c0000
#define HWIO_GCC_GPLL4_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                   0x12
#define HWIO_GCC_GPLL4_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                0x3c000
#define HWIO_GCC_GPLL4_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                    0xe
#define HWIO_GCC_GPLL4_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                       0x3800
#define HWIO_GCC_GPLL4_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                          0xb
#define HWIO_GCC_GPLL4_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                      0x700
#define HWIO_GCC_GPLL4_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                        0x8
#define HWIO_GCC_GPLL4_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                            0xf0
#define HWIO_GCC_GPLL4_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                             0x4
#define HWIO_GCC_GPLL4_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                     0xf
#define HWIO_GCC_GPLL4_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                     0x0

#define HWIO_GCC_GPLL4_CONFIG_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00077018)
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077018)
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL4_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL4_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_BIST_CFG_BMSK                                                0xfff00000
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_BIST_CFG_SHFT                                                      0x14
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_RESERVE_BITS19_12_BMSK                                          0xff000
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_RESERVE_BITS19_12_SHFT                                              0xc
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                          0xc00
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                            0xa
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                              0x380
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                0x7
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                   0x40
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                    0x6
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                          0x30
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                           0x4
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                          0x8
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                          0x3
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                               0x6
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                               0x1
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                        0x1
#define HWIO_GCC_GPLL4_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                        0x0

#define HWIO_GCC_GPLL4_TEST_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007701c)
#define HWIO_GCC_GPLL4_TEST_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007701c)
#define HWIO_GCC_GPLL4_TEST_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL4_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_ADDR, HWIO_GCC_GPLL4_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL4_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL4_TEST_CTL_IN)
#define HWIO_GCC_GPLL4_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                     0xc0000000
#define HWIO_GCC_GPLL4_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                           0x1e
#define HWIO_GCC_GPLL4_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                 0x30000000
#define HWIO_GCC_GPLL4_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                       0x1c
#define HWIO_GCC_GPLL4_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                        0x8000000
#define HWIO_GCC_GPLL4_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                             0x1b
#define HWIO_GCC_GPLL4_TEST_CTL_FINE_FCW_BMSK                                                     0x7e00000
#define HWIO_GCC_GPLL4_TEST_CTL_FINE_FCW_SHFT                                                          0x15
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                             0x100000
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                 0x14
#define HWIO_GCC_GPLL4_TEST_CTL_COARSE_FCW_BMSK                                                     0xff000
#define HWIO_GCC_GPLL4_TEST_CTL_COARSE_FCW_SHFT                                                         0xc
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                              0x800
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                0xb
#define HWIO_GCC_GPLL4_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                               0x700
#define HWIO_GCC_GPLL4_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                 0x8
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                               0x80
#define HWIO_GCC_GPLL4_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                0x7
#define HWIO_GCC_GPLL4_TEST_CTL_DISABLE_LFSR_BMSK                                                      0x40
#define HWIO_GCC_GPLL4_TEST_CTL_DISABLE_LFSR_SHFT                                                       0x6
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_SEL_BMSK                                                        0x30
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_SEL_SHFT                                                         0x4
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_SEL_BMSK                                                         0xc
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_SEL_SHFT                                                         0x2
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_EN_BMSK                                                          0x2
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST1_EN_SHFT                                                          0x1
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_EN_BMSK                                                          0x1
#define HWIO_GCC_GPLL4_TEST_CTL_ATEST0_EN_SHFT                                                          0x0

#define HWIO_GCC_GPLL4_TEST_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00077020)
#define HWIO_GCC_GPLL4_TEST_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077020)
#define HWIO_GCC_GPLL4_TEST_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL4_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR, HWIO_GCC_GPLL4_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL4_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL4_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL4_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL4_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL4_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                       0x80000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                             0x1f
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                          0x40000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                0x1e
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                           0x20000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                 0x1d
#define HWIO_GCC_GPLL4_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                          0x10000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                0x1c
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                     0x8000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                          0x1b
#define HWIO_GCC_GPLL4_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                  0x6000000
#define HWIO_GCC_GPLL4_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                       0x19
#define HWIO_GCC_GPLL4_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                       0x1c00000
#define HWIO_GCC_GPLL4_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                            0x16
#define HWIO_GCC_GPLL4_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                        0x200000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                            0x15
#define HWIO_GCC_GPLL4_TEST_CTL_U_DISABLE_CLAMP_BMSK                                               0x100000
#define HWIO_GCC_GPLL4_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                   0x14
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                          0x80000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                             0x13
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                      0x40000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                         0x12
#define HWIO_GCC_GPLL4_TEST_CTL_U_BIAS_ADJUST_BMSK                                                  0x30000
#define HWIO_GCC_GPLL4_TEST_CTL_U_BIAS_ADJUST_SHFT                                                     0x10
#define HWIO_GCC_GPLL4_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                   0x8000
#define HWIO_GCC_GPLL4_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                      0xf
#define HWIO_GCC_GPLL4_TEST_CTL_U_DIS_LEAK_CMP_BMSK                                                  0x4000
#define HWIO_GCC_GPLL4_TEST_CTL_U_DIS_LEAK_CMP_SHFT                                                     0xe
#define HWIO_GCC_GPLL4_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                0x2000
#define HWIO_GCC_GPLL4_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                   0xd
#define HWIO_GCC_GPLL4_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                              0x1000
#define HWIO_GCC_GPLL4_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                 0xc
#define HWIO_GCC_GPLL4_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                    0xc00
#define HWIO_GCC_GPLL4_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                      0xa
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_MAG_BMSK                                                      0x380
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_MAG_SHFT                                                        0x7
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                    0x40
#define HWIO_GCC_GPLL4_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                     0x6
#define HWIO_GCC_GPLL4_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                    0x20
#define HWIO_GCC_GPLL4_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                     0x5
#define HWIO_GCC_GPLL4_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                0x18
#define HWIO_GCC_GPLL4_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                 0x3
#define HWIO_GCC_GPLL4_TEST_CTL_U_STATUS_REG_EN_BMSK                                                    0x4
#define HWIO_GCC_GPLL4_TEST_CTL_U_STATUS_REG_EN_SHFT                                                    0x2
#define HWIO_GCC_GPLL4_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                   0x2
#define HWIO_GCC_GPLL4_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                   0x1
#define HWIO_GCC_GPLL4_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                   0x1
#define HWIO_GCC_GPLL4_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                   0x0

#define HWIO_GCC_GPLL4_STATUS_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00077024)
#define HWIO_GCC_GPLL4_STATUS_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077024)
#define HWIO_GCC_GPLL4_STATUS_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL4_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_STATUS_ADDR, HWIO_GCC_GPLL4_STATUS_RMSK)
#define HWIO_GCC_GPLL4_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_STATUS_ADDR, m)
#define HWIO_GCC_GPLL4_STATUS_STATUS_31_0_BMSK                                                   0xffffffff
#define HWIO_GCC_GPLL4_STATUS_STATUS_31_0_SHFT                                                          0x0

#define HWIO_GCC_GPLL4_FREQ_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00077028)
#define HWIO_GCC_GPLL4_FREQ_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077028)
#define HWIO_GCC_GPLL4_FREQ_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL4_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_FREQ_CTL_ADDR, HWIO_GCC_GPLL4_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL4_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL4_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL4_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL4_FREQ_CTL_IN)
#define HWIO_GCC_GPLL4_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                          0xffffffff
#define HWIO_GCC_GPLL4_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                 0x0

#define HWIO_GCC_GPLL4_OPMODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007702c)
#define HWIO_GCC_GPLL4_OPMODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007702c)
#define HWIO_GCC_GPLL4_OPMODE_RMSK                                                                      0x7
#define HWIO_GCC_GPLL4_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_OPMODE_ADDR, HWIO_GCC_GPLL4_OPMODE_RMSK)
#define HWIO_GCC_GPLL4_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL4_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL4_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_OPMODE_ADDR,m,v,HWIO_GCC_GPLL4_OPMODE_IN)
#define HWIO_GCC_GPLL4_OPMODE_PLL_OPMODE_BMSK                                                           0x7
#define HWIO_GCC_GPLL4_OPMODE_PLL_OPMODE_SHFT                                                           0x0

#define HWIO_GCC_GPLL4_STATE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00077030)
#define HWIO_GCC_GPLL4_STATE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077030)
#define HWIO_GCC_GPLL4_STATE_RMSK                                                                       0x7
#define HWIO_GCC_GPLL4_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_STATE_ADDR, HWIO_GCC_GPLL4_STATE_RMSK)
#define HWIO_GCC_GPLL4_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_STATE_ADDR, m)
#define HWIO_GCC_GPLL4_STATE_PLL_STATE_BMSK                                                             0x7
#define HWIO_GCC_GPLL4_STATE_PLL_STATE_SHFT                                                             0x0

#define HWIO_GCC_GPLL4_DROOP_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00077034)
#define HWIO_GCC_GPLL4_DROOP_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077034)
#define HWIO_GCC_GPLL4_DROOP_RMSK                                                                      0xff
#define HWIO_GCC_GPLL4_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_DROOP_ADDR, HWIO_GCC_GPLL4_DROOP_RMSK)
#define HWIO_GCC_GPLL4_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_DROOP_ADDR, m)
#define HWIO_GCC_GPLL4_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_DROOP_ADDR,v)
#define HWIO_GCC_GPLL4_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_DROOP_ADDR,m,v,HWIO_GCC_GPLL4_DROOP_IN)
#define HWIO_GCC_GPLL4_DROOP_DROOP_CODE_BMSK                                                           0xfe
#define HWIO_GCC_GPLL4_DROOP_DROOP_CODE_SHFT                                                            0x1
#define HWIO_GCC_GPLL4_DROOP_DROOP_EN_BMSK                                                              0x1
#define HWIO_GCC_GPLL4_DROOP_DROOP_EN_SHFT                                                              0x0

#define HWIO_GCC_GPLL4_FRAC_VAL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00077038)
#define HWIO_GCC_GPLL4_FRAC_VAL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077038)
#define HWIO_GCC_GPLL4_FRAC_VAL_RMSK                                                                 0xffff
#define HWIO_GCC_GPLL4_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_FRAC_VAL_ADDR, HWIO_GCC_GPLL4_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL4_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL4_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL4_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL4_FRAC_VAL_IN)
#define HWIO_GCC_GPLL4_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                    0xffff
#define HWIO_GCC_GPLL4_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                       0x0

#define HWIO_GCC_GPLL4_SPARE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007703c)
#define HWIO_GCC_GPLL4_SPARE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007703c)
#define HWIO_GCC_GPLL4_SPARE_RMSK                                                                      0xff
#define HWIO_GCC_GPLL4_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_SPARE_ADDR, HWIO_GCC_GPLL4_SPARE_RMSK)
#define HWIO_GCC_GPLL4_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_SPARE_ADDR, m)
#define HWIO_GCC_GPLL4_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_SPARE_ADDR,v)
#define HWIO_GCC_GPLL4_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_SPARE_ADDR,m,v,HWIO_GCC_GPLL4_SPARE_IN)
#define HWIO_GCC_GPLL4_SPARE_SPARE_OUTPUTS_BMSK                                                        0xf0
#define HWIO_GCC_GPLL4_SPARE_SPARE_OUTPUTS_SHFT                                                         0x4
#define HWIO_GCC_GPLL4_SPARE_SPARE_INPUTS_BMSK                                                          0xf
#define HWIO_GCC_GPLL4_SPARE_SPARE_INPUTS_SHFT                                                          0x0

#define HWIO_GCC_GPLL5_MODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00074000)
#define HWIO_GCC_GPLL5_MODE_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074000)
#define HWIO_GCC_GPLL5_MODE_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL5_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_MODE_ADDR, HWIO_GCC_GPLL5_MODE_RMSK)
#define HWIO_GCC_GPLL5_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_MODE_ADDR, m)
#define HWIO_GCC_GPLL5_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_MODE_ADDR,v)
#define HWIO_GCC_GPLL5_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_MODE_ADDR,m,v,HWIO_GCC_GPLL5_MODE_IN)
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_DET_BMSK                                                    0x80000000
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_DET_SHFT                                                          0x1f
#define HWIO_GCC_GPLL5_MODE_PLL_ACTIVE_FLAG_BMSK                                                 0x40000000
#define HWIO_GCC_GPLL5_MODE_PLL_ACTIVE_FLAG_SHFT                                                       0x1e
#define HWIO_GCC_GPLL5_MODE_PLL_ACK_LATCH_BMSK                                                   0x20000000
#define HWIO_GCC_GPLL5_MODE_PLL_ACK_LATCH_SHFT                                                         0x1d
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_DET_FINE_BMSK                                               0x10000000
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_DET_FINE_SHFT                                                     0x1c
#define HWIO_GCC_GPLL5_MODE_RESERVE_BITS27_24_BMSK                                                0xf000000
#define HWIO_GCC_GPLL5_MODE_RESERVE_BITS27_24_SHFT                                                     0x18
#define HWIO_GCC_GPLL5_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                        0x800000
#define HWIO_GCC_GPLL5_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                            0x17
#define HWIO_GCC_GPLL5_MODE_PLL_UPDATE_BMSK                                                        0x400000
#define HWIO_GCC_GPLL5_MODE_PLL_UPDATE_SHFT                                                            0x16
#define HWIO_GCC_GPLL5_MODE_PLL_VOTE_FSM_RESET_BMSK                                                0x200000
#define HWIO_GCC_GPLL5_MODE_PLL_VOTE_FSM_RESET_SHFT                                                    0x15
#define HWIO_GCC_GPLL5_MODE_PLL_VOTE_FSM_ENA_BMSK                                                  0x100000
#define HWIO_GCC_GPLL5_MODE_PLL_VOTE_FSM_ENA_SHFT                                                      0x14
#define HWIO_GCC_GPLL5_MODE_PLL_BIAS_COUNT_BMSK                                                     0xfc000
#define HWIO_GCC_GPLL5_MODE_PLL_BIAS_COUNT_SHFT                                                         0xe
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_COUNT_BMSK                                                      0x3f00
#define HWIO_GCC_GPLL5_MODE_PLL_LOCK_COUNT_SHFT                                                         0x8
#define HWIO_GCC_GPLL5_MODE_RESERVE_BITS7_3_BMSK                                                       0xf8
#define HWIO_GCC_GPLL5_MODE_RESERVE_BITS7_3_SHFT                                                        0x3
#define HWIO_GCC_GPLL5_MODE_PLL_RESET_N_BMSK                                                            0x4
#define HWIO_GCC_GPLL5_MODE_PLL_RESET_N_SHFT                                                            0x2
#define HWIO_GCC_GPLL5_MODE_RESERVE_BIT1_BMSK                                                           0x2
#define HWIO_GCC_GPLL5_MODE_RESERVE_BIT1_SHFT                                                           0x1
#define HWIO_GCC_GPLL5_MODE_PLL_OUTCTRL_BMSK                                                            0x1
#define HWIO_GCC_GPLL5_MODE_PLL_OUTCTRL_SHFT                                                            0x0

#define HWIO_GCC_GPLL5_L_VAL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00074004)
#define HWIO_GCC_GPLL5_L_VAL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074004)
#define HWIO_GCC_GPLL5_L_VAL_RMSK                                                                    0xffff
#define HWIO_GCC_GPLL5_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_L_VAL_ADDR, HWIO_GCC_GPLL5_L_VAL_RMSK)
#define HWIO_GCC_GPLL5_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL5_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL5_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_L_VAL_ADDR,m,v,HWIO_GCC_GPLL5_L_VAL_IN)
#define HWIO_GCC_GPLL5_L_VAL_PLL_L_BMSK                                                              0xffff
#define HWIO_GCC_GPLL5_L_VAL_PLL_L_SHFT                                                                 0x0

#define HWIO_GCC_GPLL5_CAL_L_VAL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00074008)
#define HWIO_GCC_GPLL5_CAL_L_VAL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074008)
#define HWIO_GCC_GPLL5_CAL_L_VAL_RMSK                                                                0xffff
#define HWIO_GCC_GPLL5_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_CAL_L_VAL_ADDR, HWIO_GCC_GPLL5_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL5_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL5_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL5_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL5_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL5_CAL_L_VAL_PLL_CAL_L_BMSK                                                      0xffff
#define HWIO_GCC_GPLL5_CAL_L_VAL_PLL_CAL_L_SHFT                                                         0x0

#define HWIO_GCC_GPLL5_USER_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007400c)
#define HWIO_GCC_GPLL5_USER_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007400c)
#define HWIO_GCC_GPLL5_USER_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL5_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_USER_CTL_ADDR, HWIO_GCC_GPLL5_USER_CTL_RMSK)
#define HWIO_GCC_GPLL5_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL5_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL5_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL5_USER_CTL_IN)
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS31_19_BMSK                                           0xfff80000
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS31_19_SHFT                                                 0x13
#define HWIO_GCC_GPLL5_USER_CTL_PRE_DIV_RATIO_BMSK                                                  0x70000
#define HWIO_GCC_GPLL5_USER_CTL_PRE_DIV_RATIO_SHFT                                                     0x10
#define HWIO_GCC_GPLL5_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                              0xf000
#define HWIO_GCC_GPLL5_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                 0xc
#define HWIO_GCC_GPLL5_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                              0xf00
#define HWIO_GCC_GPLL5_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                0x8
#define HWIO_GCC_GPLL5_USER_CTL_OUT_CLK_POLARITY_BMSK                                                  0x80
#define HWIO_GCC_GPLL5_USER_CTL_OUT_CLK_POLARITY_SHFT                                                   0x7
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS6_5_BMSK                                                   0x60
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BITS6_5_SHFT                                                    0x5
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_TEST_BMSK                                                       0x10
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_TEST_SHFT                                                        0x4
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BIT3_BMSK                                                       0x8
#define HWIO_GCC_GPLL5_USER_CTL_RESERVE_BIT3_SHFT                                                       0x3
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_ODD_BMSK                                                         0x4
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_ODD_SHFT                                                         0x2
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_EVEN_BMSK                                                        0x2
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_EVEN_SHFT                                                        0x1
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_MAIN_BMSK                                                        0x1
#define HWIO_GCC_GPLL5_USER_CTL_PLLOUT_MAIN_SHFT                                                        0x0

#define HWIO_GCC_GPLL5_USER_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00074010)
#define HWIO_GCC_GPLL5_USER_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074010)
#define HWIO_GCC_GPLL5_USER_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL5_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_USER_CTL_U_ADDR, HWIO_GCC_GPLL5_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL5_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL5_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL5_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL5_USER_CTL_U_IN)
#define HWIO_GCC_GPLL5_USER_CTL_U_RESERVE_BITS31_19_BMSK                                         0xfff80000
#define HWIO_GCC_GPLL5_USER_CTL_U_RESERVE_BITS31_19_SHFT                                               0x13
#define HWIO_GCC_GPLL5_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                          0x40000
#define HWIO_GCC_GPLL5_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                             0x12
#define HWIO_GCC_GPLL5_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                          0x20000
#define HWIO_GCC_GPLL5_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                             0x11
#define HWIO_GCC_GPLL5_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                           0x10000
#define HWIO_GCC_GPLL5_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                              0x10
#define HWIO_GCC_GPLL5_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                               0x8000
#define HWIO_GCC_GPLL5_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                  0xf
#define HWIO_GCC_GPLL5_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                            0x4000
#define HWIO_GCC_GPLL5_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                               0xe
#define HWIO_GCC_GPLL5_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                0x2000
#define HWIO_GCC_GPLL5_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                   0xd
#define HWIO_GCC_GPLL5_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                         0x1800
#define HWIO_GCC_GPLL5_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                            0xb
#define HWIO_GCC_GPLL5_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                         0x400
#define HWIO_GCC_GPLL5_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                           0xa
#define HWIO_GCC_GPLL5_USER_CTL_U_STATUS_REGISTER_BMSK                                                0x3e0
#define HWIO_GCC_GPLL5_USER_CTL_U_STATUS_REGISTER_SHFT                                                  0x5
#define HWIO_GCC_GPLL5_USER_CTL_U_WRITE_STATE_EN_BMSK                                                  0x10
#define HWIO_GCC_GPLL5_USER_CTL_U_WRITE_STATE_EN_SHFT                                                   0x4
#define HWIO_GCC_GPLL5_USER_CTL_U_CALIB_CTRL_BMSK                                                       0xe
#define HWIO_GCC_GPLL5_USER_CTL_U_CALIB_CTRL_SHFT                                                       0x1
#define HWIO_GCC_GPLL5_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                           0x1
#define HWIO_GCC_GPLL5_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                           0x0

#define HWIO_GCC_GPLL5_CONFIG_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00074014)
#define HWIO_GCC_GPLL5_CONFIG_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074014)
#define HWIO_GCC_GPLL5_CONFIG_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL5_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_CONFIG_CTL_ADDR, HWIO_GCC_GPLL5_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL5_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL5_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL5_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL5_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL5_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                        0xfc000000
#define HWIO_GCC_GPLL5_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                              0x1a
#define HWIO_GCC_GPLL5_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                       0x3c00000
#define HWIO_GCC_GPLL5_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                            0x16
#define HWIO_GCC_GPLL5_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                               0x3c0000
#define HWIO_GCC_GPLL5_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                   0x12
#define HWIO_GCC_GPLL5_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                0x3c000
#define HWIO_GCC_GPLL5_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                    0xe
#define HWIO_GCC_GPLL5_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                       0x3800
#define HWIO_GCC_GPLL5_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                          0xb
#define HWIO_GCC_GPLL5_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                      0x700
#define HWIO_GCC_GPLL5_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                        0x8
#define HWIO_GCC_GPLL5_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                            0xf0
#define HWIO_GCC_GPLL5_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                             0x4
#define HWIO_GCC_GPLL5_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                     0xf
#define HWIO_GCC_GPLL5_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                     0x0

#define HWIO_GCC_GPLL5_CONFIG_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00074018)
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074018)
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL5_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL5_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_BIST_CFG_BMSK                                                0xfff00000
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_BIST_CFG_SHFT                                                      0x14
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_RESERVE_BITS19_12_BMSK                                          0xff000
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_RESERVE_BITS19_12_SHFT                                              0xc
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                          0xc00
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                            0xa
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                              0x380
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                0x7
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                   0x40
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                    0x6
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                          0x30
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                           0x4
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                          0x8
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                          0x3
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                               0x6
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                               0x1
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                        0x1
#define HWIO_GCC_GPLL5_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                        0x0

#define HWIO_GCC_GPLL5_TEST_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007401c)
#define HWIO_GCC_GPLL5_TEST_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007401c)
#define HWIO_GCC_GPLL5_TEST_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL5_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_TEST_CTL_ADDR, HWIO_GCC_GPLL5_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL5_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL5_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL5_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL5_TEST_CTL_IN)
#define HWIO_GCC_GPLL5_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                     0xc0000000
#define HWIO_GCC_GPLL5_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                           0x1e
#define HWIO_GCC_GPLL5_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                 0x30000000
#define HWIO_GCC_GPLL5_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                       0x1c
#define HWIO_GCC_GPLL5_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                        0x8000000
#define HWIO_GCC_GPLL5_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                             0x1b
#define HWIO_GCC_GPLL5_TEST_CTL_FINE_FCW_BMSK                                                     0x7e00000
#define HWIO_GCC_GPLL5_TEST_CTL_FINE_FCW_SHFT                                                          0x15
#define HWIO_GCC_GPLL5_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                             0x100000
#define HWIO_GCC_GPLL5_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                 0x14
#define HWIO_GCC_GPLL5_TEST_CTL_COARSE_FCW_BMSK                                                     0xff000
#define HWIO_GCC_GPLL5_TEST_CTL_COARSE_FCW_SHFT                                                         0xc
#define HWIO_GCC_GPLL5_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                              0x800
#define HWIO_GCC_GPLL5_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                0xb
#define HWIO_GCC_GPLL5_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                               0x700
#define HWIO_GCC_GPLL5_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                 0x8
#define HWIO_GCC_GPLL5_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                               0x80
#define HWIO_GCC_GPLL5_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                0x7
#define HWIO_GCC_GPLL5_TEST_CTL_DISABLE_LFSR_BMSK                                                      0x40
#define HWIO_GCC_GPLL5_TEST_CTL_DISABLE_LFSR_SHFT                                                       0x6
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST1_SEL_BMSK                                                        0x30
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST1_SEL_SHFT                                                         0x4
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST0_SEL_BMSK                                                         0xc
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST0_SEL_SHFT                                                         0x2
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST1_EN_BMSK                                                          0x2
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST1_EN_SHFT                                                          0x1
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST0_EN_BMSK                                                          0x1
#define HWIO_GCC_GPLL5_TEST_CTL_ATEST0_EN_SHFT                                                          0x0

#define HWIO_GCC_GPLL5_TEST_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00074020)
#define HWIO_GCC_GPLL5_TEST_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074020)
#define HWIO_GCC_GPLL5_TEST_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL5_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_TEST_CTL_U_ADDR, HWIO_GCC_GPLL5_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL5_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL5_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL5_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL5_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL5_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                       0x80000000
#define HWIO_GCC_GPLL5_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                             0x1f
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                          0x40000000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                0x1e
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                           0x20000000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                 0x1d
#define HWIO_GCC_GPLL5_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                          0x10000000
#define HWIO_GCC_GPLL5_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                0x1c
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                     0x8000000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                          0x1b
#define HWIO_GCC_GPLL5_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                  0x6000000
#define HWIO_GCC_GPLL5_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                       0x19
#define HWIO_GCC_GPLL5_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                       0x1c00000
#define HWIO_GCC_GPLL5_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                            0x16
#define HWIO_GCC_GPLL5_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                        0x200000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                            0x15
#define HWIO_GCC_GPLL5_TEST_CTL_U_DISABLE_CLAMP_BMSK                                               0x100000
#define HWIO_GCC_GPLL5_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                   0x14
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                          0x80000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                             0x13
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                      0x40000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                         0x12
#define HWIO_GCC_GPLL5_TEST_CTL_U_BIAS_ADJUST_BMSK                                                  0x30000
#define HWIO_GCC_GPLL5_TEST_CTL_U_BIAS_ADJUST_SHFT                                                     0x10
#define HWIO_GCC_GPLL5_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                   0x8000
#define HWIO_GCC_GPLL5_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                      0xf
#define HWIO_GCC_GPLL5_TEST_CTL_U_DIS_LEAK_CMP_BMSK                                                  0x4000
#define HWIO_GCC_GPLL5_TEST_CTL_U_DIS_LEAK_CMP_SHFT                                                     0xe
#define HWIO_GCC_GPLL5_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                0x2000
#define HWIO_GCC_GPLL5_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                   0xd
#define HWIO_GCC_GPLL5_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                              0x1000
#define HWIO_GCC_GPLL5_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                 0xc
#define HWIO_GCC_GPLL5_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                    0xc00
#define HWIO_GCC_GPLL5_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                      0xa
#define HWIO_GCC_GPLL5_TEST_CTL_U_NOISE_MAG_BMSK                                                      0x380
#define HWIO_GCC_GPLL5_TEST_CTL_U_NOISE_MAG_SHFT                                                        0x7
#define HWIO_GCC_GPLL5_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                    0x40
#define HWIO_GCC_GPLL5_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                     0x6
#define HWIO_GCC_GPLL5_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                    0x20
#define HWIO_GCC_GPLL5_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                     0x5
#define HWIO_GCC_GPLL5_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                0x18
#define HWIO_GCC_GPLL5_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                 0x3
#define HWIO_GCC_GPLL5_TEST_CTL_U_STATUS_REG_EN_BMSK                                                    0x4
#define HWIO_GCC_GPLL5_TEST_CTL_U_STATUS_REG_EN_SHFT                                                    0x2
#define HWIO_GCC_GPLL5_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                   0x2
#define HWIO_GCC_GPLL5_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                   0x1
#define HWIO_GCC_GPLL5_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                   0x1
#define HWIO_GCC_GPLL5_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                   0x0

#define HWIO_GCC_GPLL5_STATUS_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00074024)
#define HWIO_GCC_GPLL5_STATUS_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074024)
#define HWIO_GCC_GPLL5_STATUS_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL5_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_STATUS_ADDR, HWIO_GCC_GPLL5_STATUS_RMSK)
#define HWIO_GCC_GPLL5_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_STATUS_ADDR, m)
#define HWIO_GCC_GPLL5_STATUS_STATUS_31_0_BMSK                                                   0xffffffff
#define HWIO_GCC_GPLL5_STATUS_STATUS_31_0_SHFT                                                          0x0

#define HWIO_GCC_GPLL5_FREQ_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00074028)
#define HWIO_GCC_GPLL5_FREQ_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074028)
#define HWIO_GCC_GPLL5_FREQ_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL5_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_FREQ_CTL_ADDR, HWIO_GCC_GPLL5_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL5_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL5_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL5_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL5_FREQ_CTL_IN)
#define HWIO_GCC_GPLL5_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                          0xffffffff
#define HWIO_GCC_GPLL5_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                 0x0

#define HWIO_GCC_GPLL5_OPMODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007402c)
#define HWIO_GCC_GPLL5_OPMODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007402c)
#define HWIO_GCC_GPLL5_OPMODE_RMSK                                                                      0x7
#define HWIO_GCC_GPLL5_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_OPMODE_ADDR, HWIO_GCC_GPLL5_OPMODE_RMSK)
#define HWIO_GCC_GPLL5_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL5_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL5_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_OPMODE_ADDR,m,v,HWIO_GCC_GPLL5_OPMODE_IN)
#define HWIO_GCC_GPLL5_OPMODE_PLL_OPMODE_BMSK                                                           0x7
#define HWIO_GCC_GPLL5_OPMODE_PLL_OPMODE_SHFT                                                           0x0

#define HWIO_GCC_GPLL5_STATE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00074030)
#define HWIO_GCC_GPLL5_STATE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074030)
#define HWIO_GCC_GPLL5_STATE_RMSK                                                                       0x7
#define HWIO_GCC_GPLL5_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_STATE_ADDR, HWIO_GCC_GPLL5_STATE_RMSK)
#define HWIO_GCC_GPLL5_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_STATE_ADDR, m)
#define HWIO_GCC_GPLL5_STATE_PLL_STATE_BMSK                                                             0x7
#define HWIO_GCC_GPLL5_STATE_PLL_STATE_SHFT                                                             0x0

#define HWIO_GCC_GPLL5_DROOP_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00074034)
#define HWIO_GCC_GPLL5_DROOP_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074034)
#define HWIO_GCC_GPLL5_DROOP_RMSK                                                                      0xff
#define HWIO_GCC_GPLL5_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_DROOP_ADDR, HWIO_GCC_GPLL5_DROOP_RMSK)
#define HWIO_GCC_GPLL5_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_DROOP_ADDR, m)
#define HWIO_GCC_GPLL5_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_DROOP_ADDR,v)
#define HWIO_GCC_GPLL5_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_DROOP_ADDR,m,v,HWIO_GCC_GPLL5_DROOP_IN)
#define HWIO_GCC_GPLL5_DROOP_DROOP_CODE_BMSK                                                           0xfe
#define HWIO_GCC_GPLL5_DROOP_DROOP_CODE_SHFT                                                            0x1
#define HWIO_GCC_GPLL5_DROOP_DROOP_EN_BMSK                                                              0x1
#define HWIO_GCC_GPLL5_DROOP_DROOP_EN_SHFT                                                              0x0

#define HWIO_GCC_GPLL5_FRAC_VAL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00074038)
#define HWIO_GCC_GPLL5_FRAC_VAL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00074038)
#define HWIO_GCC_GPLL5_FRAC_VAL_RMSK                                                                 0xffff
#define HWIO_GCC_GPLL5_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_FRAC_VAL_ADDR, HWIO_GCC_GPLL5_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL5_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL5_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL5_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL5_FRAC_VAL_IN)
#define HWIO_GCC_GPLL5_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                    0xffff
#define HWIO_GCC_GPLL5_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                       0x0

#define HWIO_GCC_GPLL5_SPARE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007403c)
#define HWIO_GCC_GPLL5_SPARE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007403c)
#define HWIO_GCC_GPLL5_SPARE_RMSK                                                                      0xff
#define HWIO_GCC_GPLL5_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL5_SPARE_ADDR, HWIO_GCC_GPLL5_SPARE_RMSK)
#define HWIO_GCC_GPLL5_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL5_SPARE_ADDR, m)
#define HWIO_GCC_GPLL5_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL5_SPARE_ADDR,v)
#define HWIO_GCC_GPLL5_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL5_SPARE_ADDR,m,v,HWIO_GCC_GPLL5_SPARE_IN)
#define HWIO_GCC_GPLL5_SPARE_SPARE_OUTPUTS_BMSK                                                        0xf0
#define HWIO_GCC_GPLL5_SPARE_SPARE_OUTPUTS_SHFT                                                         0x4
#define HWIO_GCC_GPLL5_SPARE_SPARE_INPUTS_BMSK                                                          0xf
#define HWIO_GCC_GPLL5_SPARE_SPARE_INPUTS_SHFT                                                          0x0

#define HWIO_GCC_GPLL6_MODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00013000)
#define HWIO_GCC_GPLL6_MODE_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013000)
#define HWIO_GCC_GPLL6_MODE_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL6_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_MODE_ADDR, HWIO_GCC_GPLL6_MODE_RMSK)
#define HWIO_GCC_GPLL6_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_MODE_ADDR, m)
#define HWIO_GCC_GPLL6_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_MODE_ADDR,v)
#define HWIO_GCC_GPLL6_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_MODE_ADDR,m,v,HWIO_GCC_GPLL6_MODE_IN)
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_DET_BMSK                                                    0x80000000
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_DET_SHFT                                                          0x1f
#define HWIO_GCC_GPLL6_MODE_PLL_ACTIVE_FLAG_BMSK                                                 0x40000000
#define HWIO_GCC_GPLL6_MODE_PLL_ACTIVE_FLAG_SHFT                                                       0x1e
#define HWIO_GCC_GPLL6_MODE_PLL_ACK_LATCH_BMSK                                                   0x20000000
#define HWIO_GCC_GPLL6_MODE_PLL_ACK_LATCH_SHFT                                                         0x1d
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_DET_FINE_BMSK                                               0x10000000
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_DET_FINE_SHFT                                                     0x1c
#define HWIO_GCC_GPLL6_MODE_RESERVE_BITS27_24_BMSK                                                0xf000000
#define HWIO_GCC_GPLL6_MODE_RESERVE_BITS27_24_SHFT                                                     0x18
#define HWIO_GCC_GPLL6_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                                        0x800000
#define HWIO_GCC_GPLL6_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                            0x17
#define HWIO_GCC_GPLL6_MODE_PLL_UPDATE_BMSK                                                        0x400000
#define HWIO_GCC_GPLL6_MODE_PLL_UPDATE_SHFT                                                            0x16
#define HWIO_GCC_GPLL6_MODE_PLL_VOTE_FSM_RESET_BMSK                                                0x200000
#define HWIO_GCC_GPLL6_MODE_PLL_VOTE_FSM_RESET_SHFT                                                    0x15
#define HWIO_GCC_GPLL6_MODE_PLL_VOTE_FSM_ENA_BMSK                                                  0x100000
#define HWIO_GCC_GPLL6_MODE_PLL_VOTE_FSM_ENA_SHFT                                                      0x14
#define HWIO_GCC_GPLL6_MODE_PLL_BIAS_COUNT_BMSK                                                     0xfc000
#define HWIO_GCC_GPLL6_MODE_PLL_BIAS_COUNT_SHFT                                                         0xe
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_COUNT_BMSK                                                      0x3f00
#define HWIO_GCC_GPLL6_MODE_PLL_LOCK_COUNT_SHFT                                                         0x8
#define HWIO_GCC_GPLL6_MODE_RESERVE_BITS7_3_BMSK                                                       0xf8
#define HWIO_GCC_GPLL6_MODE_RESERVE_BITS7_3_SHFT                                                        0x3
#define HWIO_GCC_GPLL6_MODE_PLL_RESET_N_BMSK                                                            0x4
#define HWIO_GCC_GPLL6_MODE_PLL_RESET_N_SHFT                                                            0x2
#define HWIO_GCC_GPLL6_MODE_RESERVE_BIT1_BMSK                                                           0x2
#define HWIO_GCC_GPLL6_MODE_RESERVE_BIT1_SHFT                                                           0x1
#define HWIO_GCC_GPLL6_MODE_PLL_OUTCTRL_BMSK                                                            0x1
#define HWIO_GCC_GPLL6_MODE_PLL_OUTCTRL_SHFT                                                            0x0

#define HWIO_GCC_GPLL6_L_VAL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00013004)
#define HWIO_GCC_GPLL6_L_VAL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013004)
#define HWIO_GCC_GPLL6_L_VAL_RMSK                                                                    0xffff
#define HWIO_GCC_GPLL6_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_L_VAL_ADDR, HWIO_GCC_GPLL6_L_VAL_RMSK)
#define HWIO_GCC_GPLL6_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL6_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL6_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_L_VAL_ADDR,m,v,HWIO_GCC_GPLL6_L_VAL_IN)
#define HWIO_GCC_GPLL6_L_VAL_PLL_L_BMSK                                                              0xffff
#define HWIO_GCC_GPLL6_L_VAL_PLL_L_SHFT                                                                 0x0

#define HWIO_GCC_GPLL6_CAL_L_VAL_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00013008)
#define HWIO_GCC_GPLL6_CAL_L_VAL_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013008)
#define HWIO_GCC_GPLL6_CAL_L_VAL_RMSK                                                                0xffff
#define HWIO_GCC_GPLL6_CAL_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_CAL_L_VAL_ADDR, HWIO_GCC_GPLL6_CAL_L_VAL_RMSK)
#define HWIO_GCC_GPLL6_CAL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_CAL_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL6_CAL_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_CAL_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL6_CAL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_CAL_L_VAL_ADDR,m,v,HWIO_GCC_GPLL6_CAL_L_VAL_IN)
#define HWIO_GCC_GPLL6_CAL_L_VAL_PLL_CAL_L_BMSK                                                      0xffff
#define HWIO_GCC_GPLL6_CAL_L_VAL_PLL_CAL_L_SHFT                                                         0x0

#define HWIO_GCC_GPLL6_USER_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001300c)
#define HWIO_GCC_GPLL6_USER_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001300c)
#define HWIO_GCC_GPLL6_USER_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL6_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_USER_CTL_ADDR, HWIO_GCC_GPLL6_USER_CTL_RMSK)
#define HWIO_GCC_GPLL6_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL6_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL6_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL6_USER_CTL_IN)
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS31_19_BMSK                                           0xfff80000
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS31_19_SHFT                                                 0x13
#define HWIO_GCC_GPLL6_USER_CTL_PRE_DIV_RATIO_BMSK                                                  0x70000
#define HWIO_GCC_GPLL6_USER_CTL_PRE_DIV_RATIO_SHFT                                                     0x10
#define HWIO_GCC_GPLL6_USER_CTL_POST_DIV_RATIO_ODD_BMSK                                              0xf000
#define HWIO_GCC_GPLL6_USER_CTL_POST_DIV_RATIO_ODD_SHFT                                                 0xc
#define HWIO_GCC_GPLL6_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                              0xf00
#define HWIO_GCC_GPLL6_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                0x8
#define HWIO_GCC_GPLL6_USER_CTL_OUT_CLK_POLARITY_BMSK                                                  0x80
#define HWIO_GCC_GPLL6_USER_CTL_OUT_CLK_POLARITY_SHFT                                                   0x7
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS6_5_BMSK                                                   0x60
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BITS6_5_SHFT                                                    0x5
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_TEST_BMSK                                                       0x10
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_TEST_SHFT                                                        0x4
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BIT3_BMSK                                                       0x8
#define HWIO_GCC_GPLL6_USER_CTL_RESERVE_BIT3_SHFT                                                       0x3
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_ODD_BMSK                                                         0x4
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_ODD_SHFT                                                         0x2
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_EVEN_BMSK                                                        0x2
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_EVEN_SHFT                                                        0x1
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_MAIN_BMSK                                                        0x1
#define HWIO_GCC_GPLL6_USER_CTL_PLLOUT_MAIN_SHFT                                                        0x0

#define HWIO_GCC_GPLL6_USER_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00013010)
#define HWIO_GCC_GPLL6_USER_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013010)
#define HWIO_GCC_GPLL6_USER_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL6_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_USER_CTL_U_ADDR, HWIO_GCC_GPLL6_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL6_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL6_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL6_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL6_USER_CTL_U_IN)
#define HWIO_GCC_GPLL6_USER_CTL_U_RESERVE_BITS31_19_BMSK                                         0xfff80000
#define HWIO_GCC_GPLL6_USER_CTL_U_RESERVE_BITS31_19_SHFT                                               0x13
#define HWIO_GCC_GPLL6_USER_CTL_U_USE_PREDIV_WHEN_CAL_BMSK                                          0x40000
#define HWIO_GCC_GPLL6_USER_CTL_U_USE_PREDIV_WHEN_CAL_SHFT                                             0x12
#define HWIO_GCC_GPLL6_USER_CTL_U_USE_EXT_SAVERESTORE_BMSK                                          0x20000
#define HWIO_GCC_GPLL6_USER_CTL_U_USE_EXT_SAVERESTORE_SHFT                                             0x11
#define HWIO_GCC_GPLL6_USER_CTL_U_LOW_JITTER_MODE_EN_BMSK                                           0x10000
#define HWIO_GCC_GPLL6_USER_CTL_U_LOW_JITTER_MODE_EN_SHFT                                              0x10
#define HWIO_GCC_GPLL6_USER_CTL_U_FRAC_FORMAT_SEL_BMSK                                               0x8000
#define HWIO_GCC_GPLL6_USER_CTL_U_FRAC_FORMAT_SEL_SHFT                                                  0xf
#define HWIO_GCC_GPLL6_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                            0x4000
#define HWIO_GCC_GPLL6_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                               0xe
#define HWIO_GCC_GPLL6_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                0x2000
#define HWIO_GCC_GPLL6_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                   0xd
#define HWIO_GCC_GPLL6_USER_CTL_U_SCALE_FREQ_ON_RESTART_BMSK                                         0x1800
#define HWIO_GCC_GPLL6_USER_CTL_U_SCALE_FREQ_ON_RESTART_SHFT                                            0xb
#define HWIO_GCC_GPLL6_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                                         0x400
#define HWIO_GCC_GPLL6_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                                           0xa
#define HWIO_GCC_GPLL6_USER_CTL_U_STATUS_REGISTER_BMSK                                                0x3e0
#define HWIO_GCC_GPLL6_USER_CTL_U_STATUS_REGISTER_SHFT                                                  0x5
#define HWIO_GCC_GPLL6_USER_CTL_U_WRITE_STATE_EN_BMSK                                                  0x10
#define HWIO_GCC_GPLL6_USER_CTL_U_WRITE_STATE_EN_SHFT                                                   0x4
#define HWIO_GCC_GPLL6_USER_CTL_U_CALIB_CTRL_BMSK                                                       0xe
#define HWIO_GCC_GPLL6_USER_CTL_U_CALIB_CTRL_SHFT                                                       0x1
#define HWIO_GCC_GPLL6_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_BMSK                                           0x1
#define HWIO_GCC_GPLL6_USER_CTL_U_USE_ONLY_FINE_LOCK_DET_SHFT                                           0x0

#define HWIO_GCC_GPLL6_CONFIG_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00013014)
#define HWIO_GCC_GPLL6_CONFIG_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013014)
#define HWIO_GCC_GPLL6_CONFIG_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL6_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_CONFIG_CTL_ADDR, HWIO_GCC_GPLL6_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL6_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL6_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL6_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL6_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL6_CONFIG_CTL_FINE_LDC_THRESHOLD_BMSK                                        0xfc000000
#define HWIO_GCC_GPLL6_CONFIG_CTL_FINE_LDC_THRESHOLD_SHFT                                              0x1a
#define HWIO_GCC_GPLL6_CONFIG_CTL_COARSE_LDC_THRESHOLD_BMSK                                       0x3c00000
#define HWIO_GCC_GPLL6_CONFIG_CTL_COARSE_LDC_THRESHOLD_SHFT                                            0x16
#define HWIO_GCC_GPLL6_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_BMSK                               0x3c0000
#define HWIO_GCC_GPLL6_CONFIG_CTL_COARSE_LOCK_DET_NEG_THRESHOLD_SHFT                                   0x12
#define HWIO_GCC_GPLL6_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_BMSK                                0x3c000
#define HWIO_GCC_GPLL6_CONFIG_CTL_COARSE_LOCK_DET_POS_THRESHOLD_SHFT                                    0xe
#define HWIO_GCC_GPLL6_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                       0x3800
#define HWIO_GCC_GPLL6_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                          0xb
#define HWIO_GCC_GPLL6_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                      0x700
#define HWIO_GCC_GPLL6_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                        0x8
#define HWIO_GCC_GPLL6_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_BMSK                                            0xf0
#define HWIO_GCC_GPLL6_CONFIG_CTL_FWD_GAIN_SLEWING_KFN_SHFT                                             0x4
#define HWIO_GCC_GPLL6_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                     0xf
#define HWIO_GCC_GPLL6_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                     0x0

#define HWIO_GCC_GPLL6_CONFIG_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00013018)
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013018)
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL6_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL6_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_BIST_CFG_BMSK                                                0xfff00000
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_BIST_CFG_SHFT                                                      0x14
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_RESERVE_BITS19_12_BMSK                                          0xff000
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_RESERVE_BITS19_12_SHFT                                              0xc
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_BMSK                                          0xc00
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_NUM_STEPS_FAST_LOCK_SHFT                                            0xa
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_PREDIV_WHEN_CAL_BMSK                                              0x380
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_PREDIV_WHEN_CAL_SHFT                                                0x7
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                   0x40
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                    0x6
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_BMSK                                          0x30
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_MIN_GLITCH_THRESHOLD_SHFT                                           0x4
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_BMSK                                          0x8
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_USE_BOTH_REF_CLK_EDGE_SHFT                                          0x3
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_BIAS_WARMUP_TIME_BMSK                                               0x6
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_BIAS_WARMUP_TIME_SHFT                                               0x1
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_BMSK                                        0x1
#define HWIO_GCC_GPLL6_CONFIG_CTL_U_DIV_LOCK_DET_THRESHOLDS_SHFT                                        0x0

#define HWIO_GCC_GPLL6_TEST_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001301c)
#define HWIO_GCC_GPLL6_TEST_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001301c)
#define HWIO_GCC_GPLL6_TEST_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL6_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_TEST_CTL_ADDR, HWIO_GCC_GPLL6_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL6_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL6_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL6_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL6_TEST_CTL_IN)
#define HWIO_GCC_GPLL6_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_BMSK                                     0xc0000000
#define HWIO_GCC_GPLL6_TEST_CTL_ADD_REF_CYC_CALIB_STEPS_SHFT                                           0x1e
#define HWIO_GCC_GPLL6_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                 0x30000000
#define HWIO_GCC_GPLL6_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                       0x1c
#define HWIO_GCC_GPLL6_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                        0x8000000
#define HWIO_GCC_GPLL6_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                             0x1b
#define HWIO_GCC_GPLL6_TEST_CTL_FINE_FCW_BMSK                                                     0x7e00000
#define HWIO_GCC_GPLL6_TEST_CTL_FINE_FCW_SHFT                                                          0x15
#define HWIO_GCC_GPLL6_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                                             0x100000
#define HWIO_GCC_GPLL6_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                                 0x14
#define HWIO_GCC_GPLL6_TEST_CTL_COARSE_FCW_BMSK                                                     0xff000
#define HWIO_GCC_GPLL6_TEST_CTL_COARSE_FCW_SHFT                                                         0xc
#define HWIO_GCC_GPLL6_TEST_CTL_OVERRIDE_COARSE_FCW_BMSK                                              0x800
#define HWIO_GCC_GPLL6_TEST_CTL_OVERRIDE_COARSE_FCW_SHFT                                                0xb
#define HWIO_GCC_GPLL6_TEST_CTL_PROCESS_CALIB_WORD_BMSK                                               0x700
#define HWIO_GCC_GPLL6_TEST_CTL_PROCESS_CALIB_WORD_SHFT                                                 0x8
#define HWIO_GCC_GPLL6_TEST_CTL_OVERRIDE_CALIB_WORD_BMSK                                               0x80
#define HWIO_GCC_GPLL6_TEST_CTL_OVERRIDE_CALIB_WORD_SHFT                                                0x7
#define HWIO_GCC_GPLL6_TEST_CTL_DISABLE_LFSR_BMSK                                                      0x40
#define HWIO_GCC_GPLL6_TEST_CTL_DISABLE_LFSR_SHFT                                                       0x6
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST1_SEL_BMSK                                                        0x30
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST1_SEL_SHFT                                                         0x4
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST0_SEL_BMSK                                                         0xc
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST0_SEL_SHFT                                                         0x2
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST1_EN_BMSK                                                          0x2
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST1_EN_SHFT                                                          0x1
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST0_EN_BMSK                                                          0x1
#define HWIO_GCC_GPLL6_TEST_CTL_ATEST0_EN_SHFT                                                          0x0

#define HWIO_GCC_GPLL6_TEST_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00013020)
#define HWIO_GCC_GPLL6_TEST_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013020)
#define HWIO_GCC_GPLL6_TEST_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL6_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_TEST_CTL_U_ADDR, HWIO_GCC_GPLL6_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL6_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL6_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL6_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL6_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL6_TEST_CTL_U_ENABLE_TRAINING_SEQ_BMSK                                       0x80000000
#define HWIO_GCC_GPLL6_TEST_CTL_U_ENABLE_TRAINING_SEQ_SHFT                                             0x1f
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_LOGIC_DEP_BMSK                                          0x40000000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_LOGIC_DEP_SHFT                                                0x1e
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_BIAS_DET_BMSK                                           0x20000000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_BIAS_DET_SHFT                                                 0x1d
#define HWIO_GCC_GPLL6_TEST_CTL_U_MSB_CLOCK_SELECT_BMSK                                          0x10000000
#define HWIO_GCC_GPLL6_TEST_CTL_U_MSB_CLOCK_SELECT_SHFT                                                0x1c
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_BMSK                                     0x8000000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_FIRST_ORDER_DSM_SHFT                                          0x1b
#define HWIO_GCC_GPLL6_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_BMSK                                  0x6000000
#define HWIO_GCC_GPLL6_TEST_CTL_U_DCO_OFFSET_CURRENT_ADJUST_SHFT                                       0x19
#define HWIO_GCC_GPLL6_TEST_CTL_U_MIRROR_DEVICE_ADJUST_BMSK                                       0x1c00000
#define HWIO_GCC_GPLL6_TEST_CTL_U_MIRROR_DEVICE_ADJUST_SHFT                                            0x16
#define HWIO_GCC_GPLL6_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_BMSK                                        0x200000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BIAS_STARTUP_CIR_DIS_SHFT                                            0x15
#define HWIO_GCC_GPLL6_TEST_CTL_U_DISABLE_CLAMP_BMSK                                               0x100000
#define HWIO_GCC_GPLL6_TEST_CTL_U_DISABLE_CLAMP_SHFT                                                   0x14
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_MODE_OF_BIAS_BMSK                                          0x80000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_MODE_OF_BIAS_SHFT                                             0x13
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_BMSK                                      0x40000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BYPASS_MODE_FOR_BIAS_EN_SHFT                                         0x12
#define HWIO_GCC_GPLL6_TEST_CTL_U_BIAS_ADJUST_BMSK                                                  0x30000
#define HWIO_GCC_GPLL6_TEST_CTL_U_BIAS_ADJUST_SHFT                                                     0x10
#define HWIO_GCC_GPLL6_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                   0x8000
#define HWIO_GCC_GPLL6_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                      0xf
#define HWIO_GCC_GPLL6_TEST_CTL_U_DIS_LEAK_CMP_BMSK                                                  0x4000
#define HWIO_GCC_GPLL6_TEST_CTL_U_DIS_LEAK_CMP_SHFT                                                     0xe
#define HWIO_GCC_GPLL6_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                0x2000
#define HWIO_GCC_GPLL6_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                   0xd
#define HWIO_GCC_GPLL6_TEST_CTL_U_DEMET_WINDOW_DIS_BMSK                                              0x1000
#define HWIO_GCC_GPLL6_TEST_CTL_U_DEMET_WINDOW_DIS_SHFT                                                 0xc
#define HWIO_GCC_GPLL6_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                    0xc00
#define HWIO_GCC_GPLL6_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                      0xa
#define HWIO_GCC_GPLL6_TEST_CTL_U_NOISE_MAG_BMSK                                                      0x380
#define HWIO_GCC_GPLL6_TEST_CTL_U_NOISE_MAG_SHFT                                                        0x7
#define HWIO_GCC_GPLL6_TEST_CTL_U_NOISE_GEN_EN_BMSK                                                    0x40
#define HWIO_GCC_GPLL6_TEST_CTL_U_NOISE_GEN_EN_SHFT                                                     0x6
#define HWIO_GCC_GPLL6_TEST_CTL_U_OSC_BIAS_GND_BMSK                                                    0x20
#define HWIO_GCC_GPLL6_TEST_CTL_U_OSC_BIAS_GND_SHFT                                                     0x5
#define HWIO_GCC_GPLL6_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                                0x18
#define HWIO_GCC_GPLL6_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                                 0x3
#define HWIO_GCC_GPLL6_TEST_CTL_U_STATUS_REG_EN_BMSK                                                    0x4
#define HWIO_GCC_GPLL6_TEST_CTL_U_STATUS_REG_EN_SHFT                                                    0x2
#define HWIO_GCC_GPLL6_TEST_CTL_U_SKIP_FINE_TUNE_BMSK                                                   0x2
#define HWIO_GCC_GPLL6_TEST_CTL_U_SKIP_FINE_TUNE_SHFT                                                   0x1
#define HWIO_GCC_GPLL6_TEST_CTL_U_SKIP_FAST_LOCK_BMSK                                                   0x1
#define HWIO_GCC_GPLL6_TEST_CTL_U_SKIP_FAST_LOCK_SHFT                                                   0x0

#define HWIO_GCC_GPLL6_STATUS_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00013024)
#define HWIO_GCC_GPLL6_STATUS_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013024)
#define HWIO_GCC_GPLL6_STATUS_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL6_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_STATUS_ADDR, HWIO_GCC_GPLL6_STATUS_RMSK)
#define HWIO_GCC_GPLL6_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_STATUS_ADDR, m)
#define HWIO_GCC_GPLL6_STATUS_STATUS_31_0_BMSK                                                   0xffffffff
#define HWIO_GCC_GPLL6_STATUS_STATUS_31_0_SHFT                                                          0x0

#define HWIO_GCC_GPLL6_FREQ_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00013028)
#define HWIO_GCC_GPLL6_FREQ_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013028)
#define HWIO_GCC_GPLL6_FREQ_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL6_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_FREQ_CTL_ADDR, HWIO_GCC_GPLL6_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL6_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL6_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL6_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL6_FREQ_CTL_IN)
#define HWIO_GCC_GPLL6_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                          0xffffffff
#define HWIO_GCC_GPLL6_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                 0x0

#define HWIO_GCC_GPLL6_OPMODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001302c)
#define HWIO_GCC_GPLL6_OPMODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001302c)
#define HWIO_GCC_GPLL6_OPMODE_RMSK                                                                      0x7
#define HWIO_GCC_GPLL6_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_OPMODE_ADDR, HWIO_GCC_GPLL6_OPMODE_RMSK)
#define HWIO_GCC_GPLL6_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL6_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL6_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_OPMODE_ADDR,m,v,HWIO_GCC_GPLL6_OPMODE_IN)
#define HWIO_GCC_GPLL6_OPMODE_PLL_OPMODE_BMSK                                                           0x7
#define HWIO_GCC_GPLL6_OPMODE_PLL_OPMODE_SHFT                                                           0x0

#define HWIO_GCC_GPLL6_STATE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00013030)
#define HWIO_GCC_GPLL6_STATE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013030)
#define HWIO_GCC_GPLL6_STATE_RMSK                                                                       0x7
#define HWIO_GCC_GPLL6_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_STATE_ADDR, HWIO_GCC_GPLL6_STATE_RMSK)
#define HWIO_GCC_GPLL6_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_STATE_ADDR, m)
#define HWIO_GCC_GPLL6_STATE_PLL_STATE_BMSK                                                             0x7
#define HWIO_GCC_GPLL6_STATE_PLL_STATE_SHFT                                                             0x0

#define HWIO_GCC_GPLL6_DROOP_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00013034)
#define HWIO_GCC_GPLL6_DROOP_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013034)
#define HWIO_GCC_GPLL6_DROOP_RMSK                                                                      0xff
#define HWIO_GCC_GPLL6_DROOP_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_DROOP_ADDR, HWIO_GCC_GPLL6_DROOP_RMSK)
#define HWIO_GCC_GPLL6_DROOP_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_DROOP_ADDR, m)
#define HWIO_GCC_GPLL6_DROOP_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_DROOP_ADDR,v)
#define HWIO_GCC_GPLL6_DROOP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_DROOP_ADDR,m,v,HWIO_GCC_GPLL6_DROOP_IN)
#define HWIO_GCC_GPLL6_DROOP_DROOP_CODE_BMSK                                                           0xfe
#define HWIO_GCC_GPLL6_DROOP_DROOP_CODE_SHFT                                                            0x1
#define HWIO_GCC_GPLL6_DROOP_DROOP_EN_BMSK                                                              0x1
#define HWIO_GCC_GPLL6_DROOP_DROOP_EN_SHFT                                                              0x0

#define HWIO_GCC_GPLL6_FRAC_VAL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00013038)
#define HWIO_GCC_GPLL6_FRAC_VAL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00013038)
#define HWIO_GCC_GPLL6_FRAC_VAL_RMSK                                                                 0xffff
#define HWIO_GCC_GPLL6_FRAC_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_FRAC_VAL_ADDR, HWIO_GCC_GPLL6_FRAC_VAL_RMSK)
#define HWIO_GCC_GPLL6_FRAC_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_FRAC_VAL_ADDR, m)
#define HWIO_GCC_GPLL6_FRAC_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_FRAC_VAL_ADDR,v)
#define HWIO_GCC_GPLL6_FRAC_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_FRAC_VAL_ADDR,m,v,HWIO_GCC_GPLL6_FRAC_VAL_IN)
#define HWIO_GCC_GPLL6_FRAC_VAL_PLL_FRAC_VAL_BMSK                                                    0xffff
#define HWIO_GCC_GPLL6_FRAC_VAL_PLL_FRAC_VAL_SHFT                                                       0x0

#define HWIO_GCC_GPLL6_SPARE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0001303c)
#define HWIO_GCC_GPLL6_SPARE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001303c)
#define HWIO_GCC_GPLL6_SPARE_RMSK                                                                      0xff
#define HWIO_GCC_GPLL6_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL6_SPARE_ADDR, HWIO_GCC_GPLL6_SPARE_RMSK)
#define HWIO_GCC_GPLL6_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL6_SPARE_ADDR, m)
#define HWIO_GCC_GPLL6_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL6_SPARE_ADDR,v)
#define HWIO_GCC_GPLL6_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL6_SPARE_ADDR,m,v,HWIO_GCC_GPLL6_SPARE_IN)
#define HWIO_GCC_GPLL6_SPARE_SPARE_OUTPUTS_BMSK                                                        0xf0
#define HWIO_GCC_GPLL6_SPARE_SPARE_OUTPUTS_SHFT                                                         0x4
#define HWIO_GCC_GPLL6_SPARE_SPARE_INPUTS_BMSK                                                          0xf
#define HWIO_GCC_GPLL6_SPARE_SPARE_INPUTS_SHFT                                                          0x0

#define HWIO_GCC_GPLL7_MODE_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00006000)
#define HWIO_GCC_GPLL7_MODE_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006000)
#define HWIO_GCC_GPLL7_MODE_RMSK                                                                 0xffffffff
#define HWIO_GCC_GPLL7_MODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_MODE_ADDR, HWIO_GCC_GPLL7_MODE_RMSK)
#define HWIO_GCC_GPLL7_MODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_MODE_ADDR, m)
#define HWIO_GCC_GPLL7_MODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL7_MODE_ADDR,v)
#define HWIO_GCC_GPLL7_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL7_MODE_ADDR,m,v,HWIO_GCC_GPLL7_MODE_IN)
#define HWIO_GCC_GPLL7_MODE_PLL_LOCK_DET_BMSK                                                    0x80000000
#define HWIO_GCC_GPLL7_MODE_PLL_LOCK_DET_SHFT                                                          0x1f
#define HWIO_GCC_GPLL7_MODE_PLL_ACTIVE_FLAG_BMSK                                                 0x40000000
#define HWIO_GCC_GPLL7_MODE_PLL_ACTIVE_FLAG_SHFT                                                       0x1e
#define HWIO_GCC_GPLL7_MODE_RESERVE_BITS29_7_BMSK                                                0x3fffff80
#define HWIO_GCC_GPLL7_MODE_RESERVE_BITS29_7_SHFT                                                       0x7
#define HWIO_GCC_GPLL7_MODE_PLL_CLOCK_SELECT_BMSK                                                      0x40
#define HWIO_GCC_GPLL7_MODE_PLL_CLOCK_SELECT_SHFT                                                       0x6
#define HWIO_GCC_GPLL7_MODE_PLL_RETENTION_EN_BMSK                                                      0x20
#define HWIO_GCC_GPLL7_MODE_PLL_RETENTION_EN_SHFT                                                       0x5
#define HWIO_GCC_GPLL7_MODE_PLL_CLK_XO_PRESENT_BMSK                                                    0x10
#define HWIO_GCC_GPLL7_MODE_PLL_CLK_XO_PRESENT_SHFT                                                     0x4
#define HWIO_GCC_GPLL7_MODE_PLL_IN_CALIBRATION_BMSK                                                     0x8
#define HWIO_GCC_GPLL7_MODE_PLL_IN_CALIBRATION_SHFT                                                     0x3
#define HWIO_GCC_GPLL7_MODE_PLL_RESET_N_BMSK                                                            0x4
#define HWIO_GCC_GPLL7_MODE_PLL_RESET_N_SHFT                                                            0x2
#define HWIO_GCC_GPLL7_MODE_RESERVE_BIT1_BMSK                                                           0x2
#define HWIO_GCC_GPLL7_MODE_RESERVE_BIT1_SHFT                                                           0x1
#define HWIO_GCC_GPLL7_MODE_PLL_OUTCTRL_BMSK                                                            0x1
#define HWIO_GCC_GPLL7_MODE_PLL_OUTCTRL_SHFT                                                            0x0

#define HWIO_GCC_GPLL7_L_VAL_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00006004)
#define HWIO_GCC_GPLL7_L_VAL_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006004)
#define HWIO_GCC_GPLL7_L_VAL_RMSK                                                                     0xfff
#define HWIO_GCC_GPLL7_L_VAL_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_L_VAL_ADDR, HWIO_GCC_GPLL7_L_VAL_RMSK)
#define HWIO_GCC_GPLL7_L_VAL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_L_VAL_ADDR, m)
#define HWIO_GCC_GPLL7_L_VAL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL7_L_VAL_ADDR,v)
#define HWIO_GCC_GPLL7_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL7_L_VAL_ADDR,m,v,HWIO_GCC_GPLL7_L_VAL_IN)
#define HWIO_GCC_GPLL7_L_VAL_PLL_L_BMSK                                                               0xfff
#define HWIO_GCC_GPLL7_L_VAL_PLL_L_SHFT                                                                 0x0

#define HWIO_GCC_GPLL7_USER_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00006008)
#define HWIO_GCC_GPLL7_USER_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006008)
#define HWIO_GCC_GPLL7_USER_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL7_USER_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_USER_CTL_ADDR, HWIO_GCC_GPLL7_USER_CTL_RMSK)
#define HWIO_GCC_GPLL7_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_USER_CTL_ADDR, m)
#define HWIO_GCC_GPLL7_USER_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL7_USER_CTL_ADDR,v)
#define HWIO_GCC_GPLL7_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL7_USER_CTL_ADDR,m,v,HWIO_GCC_GPLL7_USER_CTL_IN)
#define HWIO_GCC_GPLL7_USER_CTL_RESERVE_BITS31_12_BMSK                                           0xfffff000
#define HWIO_GCC_GPLL7_USER_CTL_RESERVE_BITS31_12_SHFT                                                  0xc
#define HWIO_GCC_GPLL7_USER_CTL_POST_DIV_RATIO_EVEN_BMSK                                              0xf00
#define HWIO_GCC_GPLL7_USER_CTL_POST_DIV_RATIO_EVEN_SHFT                                                0x8
#define HWIO_GCC_GPLL7_USER_CTL_OUT_CLK_POLARITY_BMSK                                                  0x80
#define HWIO_GCC_GPLL7_USER_CTL_OUT_CLK_POLARITY_SHFT                                                   0x7
#define HWIO_GCC_GPLL7_USER_CTL_RESERVE_BITS6_5_BMSK                                                   0x60
#define HWIO_GCC_GPLL7_USER_CTL_RESERVE_BITS6_5_SHFT                                                    0x5
#define HWIO_GCC_GPLL7_USER_CTL_PLLOUT_TEST_BMSK                                                       0x10
#define HWIO_GCC_GPLL7_USER_CTL_PLLOUT_TEST_SHFT                                                        0x4
#define HWIO_GCC_GPLL7_USER_CTL_RESERVE_BITS3_1_BMSK                                                    0xe
#define HWIO_GCC_GPLL7_USER_CTL_RESERVE_BITS3_1_SHFT                                                    0x1
#define HWIO_GCC_GPLL7_USER_CTL_PLLOUT_MAIN_BMSK                                                        0x1
#define HWIO_GCC_GPLL7_USER_CTL_PLLOUT_MAIN_SHFT                                                        0x0

#define HWIO_GCC_GPLL7_USER_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000600c)
#define HWIO_GCC_GPLL7_USER_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000600c)
#define HWIO_GCC_GPLL7_USER_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL7_USER_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_USER_CTL_U_ADDR, HWIO_GCC_GPLL7_USER_CTL_U_RMSK)
#define HWIO_GCC_GPLL7_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_USER_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL7_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL7_USER_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL7_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL7_USER_CTL_U_ADDR,m,v,HWIO_GCC_GPLL7_USER_CTL_U_IN)
#define HWIO_GCC_GPLL7_USER_CTL_U_RESERVE_BITS63_47_BMSK                                         0xffff8000
#define HWIO_GCC_GPLL7_USER_CTL_U_RESERVE_BITS63_47_SHFT                                                0xf
#define HWIO_GCC_GPLL7_USER_CTL_U_BIAS_ON_IN_STANDBY_BMSK                                            0x4000
#define HWIO_GCC_GPLL7_USER_CTL_U_BIAS_ON_IN_STANDBY_SHFT                                               0xe
#define HWIO_GCC_GPLL7_USER_CTL_U_REF_CLK_AT_OUT_BMSK                                                0x2000
#define HWIO_GCC_GPLL7_USER_CTL_U_REF_CLK_AT_OUT_SHFT                                                   0xd
#define HWIO_GCC_GPLL7_USER_CTL_U_RESERVE_BITS44_42_BMSK                                             0x1c00
#define HWIO_GCC_GPLL7_USER_CTL_U_RESERVE_BITS44_42_SHFT                                                0xa
#define HWIO_GCC_GPLL7_USER_CTL_U_STATUS_REGISTER_BMSK                                                0x3e0
#define HWIO_GCC_GPLL7_USER_CTL_U_STATUS_REGISTER_SHFT                                                  0x5
#define HWIO_GCC_GPLL7_USER_CTL_U_REF_DIVIDER_BMSK                                                     0x18
#define HWIO_GCC_GPLL7_USER_CTL_U_REF_DIVIDER_SHFT                                                      0x3
#define HWIO_GCC_GPLL7_USER_CTL_U_CAL_SCALING_BMSK                                                      0x6
#define HWIO_GCC_GPLL7_USER_CTL_U_CAL_SCALING_SHFT                                                      0x1
#define HWIO_GCC_GPLL7_USER_CTL_U_USE_EXTERNAL_CLK_REF_BMSK                                             0x1
#define HWIO_GCC_GPLL7_USER_CTL_U_USE_EXTERNAL_CLK_REF_SHFT                                             0x0

#define HWIO_GCC_GPLL7_CONFIG_CTL_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00006010)
#define HWIO_GCC_GPLL7_CONFIG_CTL_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006010)
#define HWIO_GCC_GPLL7_CONFIG_CTL_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL7_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_CONFIG_CTL_ADDR, HWIO_GCC_GPLL7_CONFIG_CTL_RMSK)
#define HWIO_GCC_GPLL7_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_CONFIG_CTL_ADDR, m)
#define HWIO_GCC_GPLL7_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL7_CONFIG_CTL_ADDR,v)
#define HWIO_GCC_GPLL7_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL7_CONFIG_CTL_ADDR,m,v,HWIO_GCC_GPLL7_CONFIG_CTL_IN)
#define HWIO_GCC_GPLL7_CONFIG_CTL_REF_OSC_CONTROL_1_BMSK                                         0xff000000
#define HWIO_GCC_GPLL7_CONFIG_CTL_REF_OSC_CONTROL_1_SHFT                                               0x18
#define HWIO_GCC_GPLL7_CONFIG_CTL_NUM_REF_CYCLES_FOR_CAL_BMSK                                      0xe00000
#define HWIO_GCC_GPLL7_CONFIG_CTL_NUM_REF_CYCLES_FOR_CAL_SHFT                                          0x15
#define HWIO_GCC_GPLL7_CONFIG_CTL_INC_MIN_GLITCH_THRESHOLD_4X_BMSK                                 0x100000
#define HWIO_GCC_GPLL7_CONFIG_CTL_INC_MIN_GLITCH_THRESHOLD_4X_SHFT                                     0x14
#define HWIO_GCC_GPLL7_CONFIG_CTL_MIN_GLITCH_THRESHOLD_BMSK                                         0xc0000
#define HWIO_GCC_GPLL7_CONFIG_CTL_MIN_GLITCH_THRESHOLD_SHFT                                            0x12
#define HWIO_GCC_GPLL7_CONFIG_CTL_BIAS_WARMUP_TIME_BMSK                                             0x3c000
#define HWIO_GCC_GPLL7_CONFIG_CTL_BIAS_WARMUP_TIME_SHFT                                                 0xe
#define HWIO_GCC_GPLL7_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_BMSK                                       0x3800
#define HWIO_GCC_GPLL7_CONFIG_CTL_FINE_LOCK_DET_THRESHOLD_SHFT                                          0xb
#define HWIO_GCC_GPLL7_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_BMSK                                      0x700
#define HWIO_GCC_GPLL7_CONFIG_CTL_FINE_LOCK_DET_SAMPLE_SIZE_SHFT                                        0x8
#define HWIO_GCC_GPLL7_CONFIG_CTL_FWD_GAIN_KFN_SLEW_BMSK                                               0xf0
#define HWIO_GCC_GPLL7_CONFIG_CTL_FWD_GAIN_KFN_SLEW_SHFT                                                0x4
#define HWIO_GCC_GPLL7_CONFIG_CTL_FWD_GAIN_KFN_BMSK                                                     0xf
#define HWIO_GCC_GPLL7_CONFIG_CTL_FWD_GAIN_KFN_SHFT                                                     0x0

#define HWIO_GCC_GPLL7_CONFIG_CTL_U_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00006014)
#define HWIO_GCC_GPLL7_CONFIG_CTL_U_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006014)
#define HWIO_GCC_GPLL7_CONFIG_CTL_U_RMSK                                                         0xffffffff
#define HWIO_GCC_GPLL7_CONFIG_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_CONFIG_CTL_U_ADDR, HWIO_GCC_GPLL7_CONFIG_CTL_U_RMSK)
#define HWIO_GCC_GPLL7_CONFIG_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_CONFIG_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL7_CONFIG_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL7_CONFIG_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL7_CONFIG_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL7_CONFIG_CTL_U_ADDR,m,v,HWIO_GCC_GPLL7_CONFIG_CTL_U_IN)
#define HWIO_GCC_GPLL7_CONFIG_CTL_U_DCO_WARMUP_TIME_BMSK                                         0xf0000000
#define HWIO_GCC_GPLL7_CONFIG_CTL_U_DCO_WARMUP_TIME_SHFT                                               0x1c
#define HWIO_GCC_GPLL7_CONFIG_CTL_U_PLL_OSC_CONTROL_BMSK                                          0xffff000
#define HWIO_GCC_GPLL7_CONFIG_CTL_U_PLL_OSC_CONTROL_SHFT                                                0xc
#define HWIO_GCC_GPLL7_CONFIG_CTL_U_REF_OSC_CONTROL_2_BMSK                                            0xfff
#define HWIO_GCC_GPLL7_CONFIG_CTL_U_REF_OSC_CONTROL_2_SHFT                                              0x0

#define HWIO_GCC_GPLL7_TEST_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00006018)
#define HWIO_GCC_GPLL7_TEST_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006018)
#define HWIO_GCC_GPLL7_TEST_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL7_TEST_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_TEST_CTL_ADDR, HWIO_GCC_GPLL7_TEST_CTL_RMSK)
#define HWIO_GCC_GPLL7_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_TEST_CTL_ADDR, m)
#define HWIO_GCC_GPLL7_TEST_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL7_TEST_CTL_ADDR,v)
#define HWIO_GCC_GPLL7_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL7_TEST_CTL_ADDR,m,v,HWIO_GCC_GPLL7_TEST_CTL_IN)
#define HWIO_GCC_GPLL7_TEST_CTL_NMO_OSC_SEL_BMSK                                                 0xc0000000
#define HWIO_GCC_GPLL7_TEST_CTL_NMO_OSC_SEL_SHFT                                                       0x1e
#define HWIO_GCC_GPLL7_TEST_CTL_NOISE_MAG_BMSK                                                   0x38000000
#define HWIO_GCC_GPLL7_TEST_CTL_NOISE_MAG_SHFT                                                         0x1b
#define HWIO_GCC_GPLL7_TEST_CTL_NOISE_GEN_EN_BMSK                                                 0x4000000
#define HWIO_GCC_GPLL7_TEST_CTL_NOISE_GEN_EN_SHFT                                                      0x1a
#define HWIO_GCC_GPLL7_TEST_CTL_PLL_TEST_OUT_SEL_BMSK                                             0x3000000
#define HWIO_GCC_GPLL7_TEST_CTL_PLL_TEST_OUT_SEL_SHFT                                                  0x18
#define HWIO_GCC_GPLL7_TEST_CTL_STATUS_REG_EN_BMSK                                                 0x800000
#define HWIO_GCC_GPLL7_TEST_CTL_STATUS_REG_EN_SHFT                                                     0x17
#define HWIO_GCC_GPLL7_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_BMSK                                   0x600000
#define HWIO_GCC_GPLL7_TEST_CTL_GLITCH_DETECTOR_COUNT_LIMIT_SHFT                                       0x15
#define HWIO_GCC_GPLL7_TEST_CTL_GLITCH_PREVENTION_DIS_BMSK                                         0x100000
#define HWIO_GCC_GPLL7_TEST_CTL_GLITCH_PREVENTION_DIS_SHFT                                             0x14
#define HWIO_GCC_GPLL7_TEST_CTL_FCW_BMSK                                                            0xfff00
#define HWIO_GCC_GPLL7_TEST_CTL_FCW_SHFT                                                                0x8
#define HWIO_GCC_GPLL7_TEST_CTL_OVERRIDE_FCW_BMSK                                                      0x80
#define HWIO_GCC_GPLL7_TEST_CTL_OVERRIDE_FCW_SHFT                                                       0x7
#define HWIO_GCC_GPLL7_TEST_CTL_DISABLE_LFSR_BMSK                                                      0x40
#define HWIO_GCC_GPLL7_TEST_CTL_DISABLE_LFSR_SHFT                                                       0x6
#define HWIO_GCC_GPLL7_TEST_CTL_ATEST1_SEL_BMSK                                                        0x30
#define HWIO_GCC_GPLL7_TEST_CTL_ATEST1_SEL_SHFT                                                         0x4
#define HWIO_GCC_GPLL7_TEST_CTL_ATEST0_SEL_BMSK                                                         0xc
#define HWIO_GCC_GPLL7_TEST_CTL_ATEST0_SEL_SHFT                                                         0x2
#define HWIO_GCC_GPLL7_TEST_CTL_ATEST1_EN_BMSK                                                          0x2
#define HWIO_GCC_GPLL7_TEST_CTL_ATEST1_EN_SHFT                                                          0x1
#define HWIO_GCC_GPLL7_TEST_CTL_ATEST0_EN_BMSK                                                          0x1
#define HWIO_GCC_GPLL7_TEST_CTL_ATEST0_EN_SHFT                                                          0x0

#define HWIO_GCC_GPLL7_TEST_CTL_U_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000601c)
#define HWIO_GCC_GPLL7_TEST_CTL_U_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000601c)
#define HWIO_GCC_GPLL7_TEST_CTL_U_RMSK                                                           0xffffffff
#define HWIO_GCC_GPLL7_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_TEST_CTL_U_ADDR, HWIO_GCC_GPLL7_TEST_CTL_U_RMSK)
#define HWIO_GCC_GPLL7_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_TEST_CTL_U_ADDR, m)
#define HWIO_GCC_GPLL7_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_GCC_GPLL7_TEST_CTL_U_ADDR,v)
#define HWIO_GCC_GPLL7_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL7_TEST_CTL_U_ADDR,m,v,HWIO_GCC_GPLL7_TEST_CTL_U_IN)
#define HWIO_GCC_GPLL7_TEST_CTL_U_BIST_CFG_BMSK                                                  0xfff00000
#define HWIO_GCC_GPLL7_TEST_CTL_U_BIST_CFG_SHFT                                                        0x14
#define HWIO_GCC_GPLL7_TEST_CTL_U_DIV2_NMO_EN_BMSK                                                  0x80000
#define HWIO_GCC_GPLL7_TEST_CTL_U_DIV2_NMO_EN_SHFT                                                     0x13
#define HWIO_GCC_GPLL7_TEST_CTL_U_RESERVE_BITS50_35_BMSK                                            0x7fff8
#define HWIO_GCC_GPLL7_TEST_CTL_U_RESERVE_BITS50_35_SHFT                                                0x3
#define HWIO_GCC_GPLL7_TEST_CTL_U_ENABLE_TEST_SEQ_BMSK                                                  0x4
#define HWIO_GCC_GPLL7_TEST_CTL_U_ENABLE_TEST_SEQ_SHFT                                                  0x2
#define HWIO_GCC_GPLL7_TEST_CTL_U_SINGLE_DMET_EN_BMSK                                                   0x2
#define HWIO_GCC_GPLL7_TEST_CTL_U_SINGLE_DMET_EN_SHFT                                                   0x1
#define HWIO_GCC_GPLL7_TEST_CTL_U_NMO_OSC_SEL_BMSK                                                      0x1
#define HWIO_GCC_GPLL7_TEST_CTL_U_NMO_OSC_SEL_SHFT                                                      0x0

#define HWIO_GCC_GPLL7_STATUS_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00006020)
#define HWIO_GCC_GPLL7_STATUS_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006020)
#define HWIO_GCC_GPLL7_STATUS_RMSK                                                               0xffffffff
#define HWIO_GCC_GPLL7_STATUS_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_STATUS_ADDR, HWIO_GCC_GPLL7_STATUS_RMSK)
#define HWIO_GCC_GPLL7_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_STATUS_ADDR, m)
#define HWIO_GCC_GPLL7_STATUS_STATUS_31_0_BMSK                                                   0xffffffff
#define HWIO_GCC_GPLL7_STATUS_STATUS_31_0_SHFT                                                          0x0

#define HWIO_GCC_GPLL7_FREQ_CTL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00006024)
#define HWIO_GCC_GPLL7_FREQ_CTL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006024)
#define HWIO_GCC_GPLL7_FREQ_CTL_RMSK                                                             0xffffffff
#define HWIO_GCC_GPLL7_FREQ_CTL_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_FREQ_CTL_ADDR, HWIO_GCC_GPLL7_FREQ_CTL_RMSK)
#define HWIO_GCC_GPLL7_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_FREQ_CTL_ADDR, m)
#define HWIO_GCC_GPLL7_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GPLL7_FREQ_CTL_ADDR,v)
#define HWIO_GCC_GPLL7_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL7_FREQ_CTL_ADDR,m,v,HWIO_GCC_GPLL7_FREQ_CTL_IN)
#define HWIO_GCC_GPLL7_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                                          0xffffffff
#define HWIO_GCC_GPLL7_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                                 0x0

#define HWIO_GCC_GPLL7_OPMODE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00006028)
#define HWIO_GCC_GPLL7_OPMODE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006028)
#define HWIO_GCC_GPLL7_OPMODE_RMSK                                                                      0x7
#define HWIO_GCC_GPLL7_OPMODE_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_OPMODE_ADDR, HWIO_GCC_GPLL7_OPMODE_RMSK)
#define HWIO_GCC_GPLL7_OPMODE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_OPMODE_ADDR, m)
#define HWIO_GCC_GPLL7_OPMODE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL7_OPMODE_ADDR,v)
#define HWIO_GCC_GPLL7_OPMODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL7_OPMODE_ADDR,m,v,HWIO_GCC_GPLL7_OPMODE_IN)
#define HWIO_GCC_GPLL7_OPMODE_PLL_OPMODE_BMSK                                                           0x7
#define HWIO_GCC_GPLL7_OPMODE_PLL_OPMODE_SHFT                                                           0x0

#define HWIO_GCC_GPLL7_STATE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0000602c)
#define HWIO_GCC_GPLL7_STATE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000602c)
#define HWIO_GCC_GPLL7_STATE_RMSK                                                                       0x7
#define HWIO_GCC_GPLL7_STATE_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_STATE_ADDR, HWIO_GCC_GPLL7_STATE_RMSK)
#define HWIO_GCC_GPLL7_STATE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_STATE_ADDR, m)
#define HWIO_GCC_GPLL7_STATE_PLL_STATE_BMSK                                                             0x7
#define HWIO_GCC_GPLL7_STATE_PLL_STATE_SHFT                                                             0x0

#define HWIO_GCC_GPLL7_SPARE_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00006030)
#define HWIO_GCC_GPLL7_SPARE_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006030)
#define HWIO_GCC_GPLL7_SPARE_RMSK                                                                      0xff
#define HWIO_GCC_GPLL7_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GPLL7_SPARE_ADDR, HWIO_GCC_GPLL7_SPARE_RMSK)
#define HWIO_GCC_GPLL7_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL7_SPARE_ADDR, m)
#define HWIO_GCC_GPLL7_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GPLL7_SPARE_ADDR,v)
#define HWIO_GCC_GPLL7_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL7_SPARE_ADDR,m,v,HWIO_GCC_GPLL7_SPARE_IN)
#define HWIO_GCC_GPLL7_SPARE_SPARE_OUTPUTS_BMSK                                                        0xf0
#define HWIO_GCC_GPLL7_SPARE_SPARE_OUTPUTS_SHFT                                                         0x4
#define HWIO_GCC_GPLL7_SPARE_SPARE_INPUTS_BMSK                                                          0xf
#define HWIO_GCC_GPLL7_SPARE_SPARE_INPUTS_SHFT                                                          0x0

#define HWIO_GCC_SYSTEM_NOC_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00004000)
#define HWIO_GCC_SYSTEM_NOC_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004000)
#define HWIO_GCC_SYSTEM_NOC_BCR_RMSK                                                                    0x1
#define HWIO_GCC_SYSTEM_NOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BCR_ADDR, HWIO_GCC_SYSTEM_NOC_BCR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_BCR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_BCR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_BCR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_BCR_IN)
#define HWIO_GCC_SYSTEM_NOC_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_SYSTEM_NOC_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00004004)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004004)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_SYS_NOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SYS_NOC_AXI_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00004008)
#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004008)
#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SYS_NOC_WEST_AXI_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000400c)
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000400c)
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SYS_NOC_EAST_AXI_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00004010)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004010)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_RMSK                                                  0x80000005
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_SYS_NOC_QDSS_STM_AXI_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00004014)
#define HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004014)
#define HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_RMSK                                                      0x80000004
#define HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_ADDR, HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_IN)
#define HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_SYS_NOC_HMSS_AHB_CBCR_CLK_ARES_SHFT                                                    0x2

#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00004018)
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004018)
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_CNOC_AHB_CBCR_ADDR, HWIO_GCC_SNOC_CNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_CNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_CNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_CNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_CNOC_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SNOC_CNOC_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SYS_NOC_AT_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000401c)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000401c)
#define HWIO_GCC_SYS_NOC_AT_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_SYS_NOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR, HWIO_GCC_SYS_NOC_AT_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_AT_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_AT_CBCR_IN)
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SYS_NOC_AT_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00004020)
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004020)
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ADDR, HWIO_GCC_SYSTEM_NOC_CMD_RCGR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_CMD_RCGR_IN)
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_SYSTEM_NOC_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00004024)
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004024)
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_CFG_RCGR_ADDR, HWIO_GCC_SYSTEM_NOC_CFG_RCGR_RMSK)
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYSTEM_NOC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYSTEM_NOC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYSTEM_NOC_CFG_RCGR_ADDR,m,v,HWIO_GCC_SYSTEM_NOC_CFG_RCGR_IN)
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_SYSTEM_NOC_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a024)
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a024)
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_SYS_NOC_PIMEM_AXI_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000402c)
#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000402c)
#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_HS_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_HS_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_HS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_HS_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_HS_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_HS_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SYS_NOC_HS_AXI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00004030)
#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004030)
#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_ADDR, HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BIMC_NIUS_HS_AXI_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00004034)
#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004034)
#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_NIUS_AXI_CBCR_ADDR, HWIO_GCC_BIMC_NIUS_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_NIUS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_NIUS_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_NIUS_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_NIUS_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_BIMC_NIUS_AXI_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00004038)
#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004038)
#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_ADDR, HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_BIMC_NIUS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000403c)
#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000403c)
#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_DCD_XO_CBCR_ADDR, HWIO_GCC_SYS_NOC_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_DCD_XO_CBCR_IN)
#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SYS_NOC_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00004040)
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004040)
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_RMSK                                                    0x80000013
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_ADDR, HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_IN)
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_GCC_SYS_NOC_HS_AXI_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00004044)
#define HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004044)
#define HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_RMSK                                                         0x71f
#define HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_ADDR, HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_IN)
#define HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_GCC_SYS_NOC_HS_AXI_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_GCC_CONFIG_NOC_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00005000)
#define HWIO_GCC_CONFIG_NOC_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005000)
#define HWIO_GCC_CONFIG_NOC_BCR_RMSK                                                                    0x1
#define HWIO_GCC_CONFIG_NOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_BCR_ADDR, HWIO_GCC_CONFIG_NOC_BCR_RMSK)
#define HWIO_GCC_CONFIG_NOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_BCR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_BCR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_BCR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_BCR_IN)
#define HWIO_GCC_CONFIG_NOC_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_CONFIG_NOC_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00005004)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005004)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_CFG_NOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_CFG_NOC_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00005008)
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005008)
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CFG_NOC_WEST_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000500c)
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000500c)
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_CFG_NOC_NORTH_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00005010)
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005010)
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_ADDR, HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_IN)
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CFG_NOC_EAST_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00005014)
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005014)
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_ADDR, HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_IN)
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_CFG_NOC_DDR_CFG_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00005018)
#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005018)
#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_ADDR, HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_IN)
#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CFG_NOC_USB3_AXI_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000501c)
#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000501c)
#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_RMSK                                                  0x80000005
#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_ADDR, HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_CNOC_PERIPH_WEST_AHB_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00005020)
#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005020)
#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_RMSK                                                  0x80000005
#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_ADDR, HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_CNOC_PERIPH_EAST_AHB_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00005024)
#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005024)
#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_DCD_XO_CBCR_ADDR, HWIO_GCC_CFG_NOC_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_DCD_XO_CBCR_IN)
#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_CFG_NOC_DCD_XO_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00005028)
#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005028)
#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_ADDR, HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_IN)
#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_CFG_NOC_WEST_DCD_XO_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000502c)
#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000502c)
#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_ADDR, HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_IN)
#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_CFG_NOC_EAST_DCD_XO_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00005030)
#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005030)
#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_RMSK                                                  0x80000005
#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_ADDR, HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_IN)
#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_CFG_NOC_NORTH_DCD_XO_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00005034)
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005034)
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_ADDR, HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_RMSK)
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_ADDR, m)
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_ADDR,v)
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_ADDR,m,v,HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_IN)
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_CFG_NOC_AH2PHY_XO_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00005038)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005038)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR, HWIO_GCC_CONFIG_NOC_CMD_RCGR_RMSK)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_CMD_RCGR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_CMD_RCGR_IN)
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_CONFIG_NOC_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000503c)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000503c)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR, HWIO_GCC_CONFIG_NOC_CFG_RCGR_RMSK)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CONFIG_NOC_CFG_RCGR_ADDR,m,v,HWIO_GCC_CONFIG_NOC_CFG_RCGR_IN)
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_CONFIG_NOC_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00005050)
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005050)
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_RMSK                                                       0x80000013
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ADDR, HWIO_GCC_CNOC_PERIPH_CMD_RCGR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_CMD_RCGR_IN)
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_CNOC_PERIPH_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00005054)
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00005054)
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_RMSK                                                            0x71f
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_CFG_RCGR_ADDR, HWIO_GCC_CNOC_PERIPH_CFG_RCGR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_CFG_RCGR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_CFG_RCGR_IN)
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_CNOC_PERIPH_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00010000)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00010000)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_RMSK                                                           0x80007ff5
#define HWIO_GCC_TIC_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR, HWIO_GCC_TIC_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TIC_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_TIC_CFG_AHB_CBCR_IN)
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_TIC_CFG_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_TIC_CFG_AHB_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_TIC_CFG_AHB_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_TIC_CFG_AHB_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_TIC_CFG_AHB_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_TIC_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_IMEM_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00008000)
#define HWIO_GCC_IMEM_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008000)
#define HWIO_GCC_IMEM_BCR_RMSK                                                                          0x1
#define HWIO_GCC_IMEM_BCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_BCR_ADDR, HWIO_GCC_IMEM_BCR_RMSK)
#define HWIO_GCC_IMEM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_BCR_ADDR, m)
#define HWIO_GCC_IMEM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_BCR_ADDR,v)
#define HWIO_GCC_IMEM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_BCR_ADDR,m,v,HWIO_GCC_IMEM_BCR_IN)
#define HWIO_GCC_IMEM_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_IMEM_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_IMEM_AXI_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00008004)
#define HWIO_GCC_IMEM_AXI_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008004)
#define HWIO_GCC_IMEM_AXI_CBCR_RMSK                                                              0xf000fff4
#define HWIO_GCC_IMEM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_AXI_CBCR_ADDR, HWIO_GCC_IMEM_AXI_CBCR_RMSK)
#define HWIO_GCC_IMEM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_IMEM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_IMEM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_AXI_CBCR_ADDR,m,v,HWIO_GCC_IMEM_AXI_CBCR_IN)
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                     0x70000000
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                           0x1c
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                             0x8000
#define HWIO_GCC_IMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                0xf
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_IMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_IMEM_AXI_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_IMEM_AXI_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_IMEM_AXI_CBCR_CLK_ARES_SHFT                                                            0x2

#define HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00008008)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00008008)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_RMSK                                                          0xf0008005
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR, HWIO_GCC_IMEM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IMEM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_IMEM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_IMEM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_MMSS_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b000)
#define HWIO_GCC_MMSS_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000b000)
#define HWIO_GCC_MMSS_BCR_RMSK                                                                          0x1
#define HWIO_GCC_MMSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_BCR_ADDR, HWIO_GCC_MMSS_BCR_RMSK)
#define HWIO_GCC_MMSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_BCR_ADDR, m)
#define HWIO_GCC_MMSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_BCR_ADDR,v)
#define HWIO_GCC_MMSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_BCR_ADDR,m,v,HWIO_GCC_MMSS_BCR_IN)
#define HWIO_GCC_MMSS_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_MMSS_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_MMSS_GDSCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000b004)
#define HWIO_GCC_MMSS_GDSCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000b004)
#define HWIO_GCC_MMSS_GDSCR_RMSK                                                                 0xf8ffffff
#define HWIO_GCC_MMSS_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_GDSCR_ADDR, HWIO_GCC_MMSS_GDSCR_RMSK)
#define HWIO_GCC_MMSS_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_GDSCR_ADDR, m)
#define HWIO_GCC_MMSS_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_GDSCR_ADDR,v)
#define HWIO_GCC_MMSS_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_GDSCR_ADDR,m,v,HWIO_GCC_MMSS_GDSCR_IN)
#define HWIO_GCC_MMSS_GDSCR_PWR_ON_BMSK                                                          0x80000000
#define HWIO_GCC_MMSS_GDSCR_PWR_ON_SHFT                                                                0x1f
#define HWIO_GCC_MMSS_GDSCR_GDSC_STATE_BMSK                                                      0x78000000
#define HWIO_GCC_MMSS_GDSCR_GDSC_STATE_SHFT                                                            0x1b
#define HWIO_GCC_MMSS_GDSCR_EN_REST_WAIT_BMSK                                                      0xf00000
#define HWIO_GCC_MMSS_GDSCR_EN_REST_WAIT_SHFT                                                          0x14
#define HWIO_GCC_MMSS_GDSCR_EN_FEW_WAIT_BMSK                                                        0xf0000
#define HWIO_GCC_MMSS_GDSCR_EN_FEW_WAIT_SHFT                                                           0x10
#define HWIO_GCC_MMSS_GDSCR_CLK_DIS_WAIT_BMSK                                                        0xf000
#define HWIO_GCC_MMSS_GDSCR_CLK_DIS_WAIT_SHFT                                                           0xc
#define HWIO_GCC_MMSS_GDSCR_RETAIN_FF_ENABLE_BMSK                                                     0x800
#define HWIO_GCC_MMSS_GDSCR_RETAIN_FF_ENABLE_SHFT                                                       0xb
#define HWIO_GCC_MMSS_GDSCR_RESTORE_BMSK                                                              0x400
#define HWIO_GCC_MMSS_GDSCR_RESTORE_SHFT                                                                0xa
#define HWIO_GCC_MMSS_GDSCR_SAVE_BMSK                                                                 0x200
#define HWIO_GCC_MMSS_GDSCR_SAVE_SHFT                                                                   0x9
#define HWIO_GCC_MMSS_GDSCR_RETAIN_BMSK                                                               0x100
#define HWIO_GCC_MMSS_GDSCR_RETAIN_SHFT                                                                 0x8
#define HWIO_GCC_MMSS_GDSCR_EN_REST_BMSK                                                               0x80
#define HWIO_GCC_MMSS_GDSCR_EN_REST_SHFT                                                                0x7
#define HWIO_GCC_MMSS_GDSCR_EN_FEW_BMSK                                                                0x40
#define HWIO_GCC_MMSS_GDSCR_EN_FEW_SHFT                                                                 0x6
#define HWIO_GCC_MMSS_GDSCR_CLAMP_IO_BMSK                                                              0x20
#define HWIO_GCC_MMSS_GDSCR_CLAMP_IO_SHFT                                                               0x5
#define HWIO_GCC_MMSS_GDSCR_CLK_DISABLE_BMSK                                                           0x10
#define HWIO_GCC_MMSS_GDSCR_CLK_DISABLE_SHFT                                                            0x4
#define HWIO_GCC_MMSS_GDSCR_PD_ARES_BMSK                                                                0x8
#define HWIO_GCC_MMSS_GDSCR_PD_ARES_SHFT                                                                0x3
#define HWIO_GCC_MMSS_GDSCR_SW_OVERRIDE_BMSK                                                            0x4
#define HWIO_GCC_MMSS_GDSCR_SW_OVERRIDE_SHFT                                                            0x2
#define HWIO_GCC_MMSS_GDSCR_HW_CONTROL_BMSK                                                             0x2
#define HWIO_GCC_MMSS_GDSCR_HW_CONTROL_SHFT                                                             0x1
#define HWIO_GCC_MMSS_GDSCR_SW_COLLAPSE_BMSK                                                            0x1
#define HWIO_GCC_MMSS_GDSCR_SW_COLLAPSE_SHFT                                                            0x0

#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00009000)
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009000)
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_RMSK                                                      0xf0008007
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_ADDR, HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_RMSK)
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_IN)
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                             0x70000000
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                   0x1c
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                     0x8000
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                        0xf
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_HW_CTL_BMSK                                                      0x2
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_HW_CTL_SHFT                                                      0x1
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_MMSS_SYS_NOC_AXI_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00009004)
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009004)
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_RMSK                                                      0xf0008005
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_ADDR, HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_IN)
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                             0x70000000
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                   0x1c
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                     0x8000
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                        0xf
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_MMSS_NOC_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_MMSS_AT_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00009008)
#define HWIO_GCC_MMSS_AT_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009008)
#define HWIO_GCC_MMSS_AT_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_MMSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_AT_CBCR_ADDR, HWIO_GCC_MMSS_AT_CBCR_RMSK)
#define HWIO_GCC_MMSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_AT_CBCR_ADDR,m,v,HWIO_GCC_MMSS_AT_CBCR_IN)
#define HWIO_GCC_MMSS_AT_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_MMSS_AT_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_MMSS_AT_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_MMSS_AT_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_MMSS_AT_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_MMSS_AT_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_MMSS_QM_CORE_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000900c)
#define HWIO_GCC_MMSS_QM_CORE_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000900c)
#define HWIO_GCC_MMSS_QM_CORE_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_MMSS_QM_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_QM_CORE_CBCR_ADDR, HWIO_GCC_MMSS_QM_CORE_CBCR_RMSK)
#define HWIO_GCC_MMSS_QM_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_QM_CORE_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_QM_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_QM_CORE_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_QM_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_QM_CORE_CBCR_ADDR,m,v,HWIO_GCC_MMSS_QM_CORE_CBCR_IN)
#define HWIO_GCC_MMSS_QM_CORE_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_MMSS_QM_CORE_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_MMSS_QM_CORE_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_MMSS_QM_CORE_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_MMSS_QM_CORE_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_MMSS_QM_CORE_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_MMSS_TRIG_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00009010)
#define HWIO_GCC_MMSS_TRIG_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009010)
#define HWIO_GCC_MMSS_TRIG_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_MMSS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_TRIG_CBCR_ADDR, HWIO_GCC_MMSS_TRIG_CBCR_RMSK)
#define HWIO_GCC_MMSS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_TRIG_CBCR_ADDR,m,v,HWIO_GCC_MMSS_TRIG_CBCR_IN)
#define HWIO_GCC_MMSS_TRIG_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_MMSS_TRIG_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_MMSS_TRIG_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_MMSS_TRIG_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_MMSS_TRIG_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_MMSS_TRIG_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00009014)
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009014)
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ADDR, HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_RMSK)
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ADDR,m,v,HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_IN)
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_MMSS_QM_CORE_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00009018)
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009018)
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_RMSK                                                           0x71f
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_ADDR, HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_RMSK)
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_ADDR,m,v,HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_IN)
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_MMSS_QM_CORE_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_MMSS_QM_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00009030)
#define HWIO_GCC_MMSS_QM_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009030)
#define HWIO_GCC_MMSS_QM_AHB_CBCR_RMSK                                                           0xf0008005
#define HWIO_GCC_MMSS_QM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_QM_AHB_CBCR_ADDR, HWIO_GCC_MMSS_QM_AHB_CBCR_RMSK)
#define HWIO_GCC_MMSS_QM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_QM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_QM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_QM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_QM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_QM_AHB_CBCR_ADDR,m,v,HWIO_GCC_MMSS_QM_AHB_CBCR_IN)
#define HWIO_GCC_MMSS_QM_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_MMSS_QM_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_MMSS_QM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_MMSS_QM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_MMSS_QM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_MMSS_QM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_MMSS_QM_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_MMSS_QM_AHB_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_MMSS_QM_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_MMSS_QM_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_MMSS_NOC_AT_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00009034)
#define HWIO_GCC_MMSS_NOC_AT_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00009034)
#define HWIO_GCC_MMSS_NOC_AT_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_MMSS_NOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MMSS_NOC_AT_CBCR_ADDR, HWIO_GCC_MMSS_NOC_AT_CBCR_RMSK)
#define HWIO_GCC_MMSS_NOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_NOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_MMSS_NOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_NOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_MMSS_NOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_NOC_AT_CBCR_ADDR,m,v,HWIO_GCC_MMSS_NOC_AT_CBCR_IN)
#define HWIO_GCC_MMSS_NOC_AT_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_MMSS_NOC_AT_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_MMSS_NOC_AT_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_MMSS_NOC_AT_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_MMSS_NOC_AT_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_MMSS_NOC_AT_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_PIMEM_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a000)
#define HWIO_GCC_PIMEM_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a000)
#define HWIO_GCC_PIMEM_BCR_RMSK                                                                         0x1
#define HWIO_GCC_PIMEM_BCR_IN          \
        in_dword_masked(HWIO_GCC_PIMEM_BCR_ADDR, HWIO_GCC_PIMEM_BCR_RMSK)
#define HWIO_GCC_PIMEM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PIMEM_BCR_ADDR, m)
#define HWIO_GCC_PIMEM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PIMEM_BCR_ADDR,v)
#define HWIO_GCC_PIMEM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PIMEM_BCR_ADDR,m,v,HWIO_GCC_PIMEM_BCR_IN)
#define HWIO_GCC_PIMEM_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_PIMEM_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_PIMEM_AXI_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a004)
#define HWIO_GCC_PIMEM_AXI_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a004)
#define HWIO_GCC_PIMEM_AXI_CBCR_RMSK                                                             0xf000fff7
#define HWIO_GCC_PIMEM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PIMEM_AXI_CBCR_ADDR, HWIO_GCC_PIMEM_AXI_CBCR_RMSK)
#define HWIO_GCC_PIMEM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PIMEM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PIMEM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PIMEM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PIMEM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PIMEM_AXI_CBCR_ADDR,m,v,HWIO_GCC_PIMEM_AXI_CBCR_IN)
#define HWIO_GCC_PIMEM_AXI_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PIMEM_AXI_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PIMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_PIMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_PIMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_PIMEM_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_PIMEM_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_PIMEM_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_PIMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_PIMEM_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_PIMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_PIMEM_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_PIMEM_AXI_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_PIMEM_AXI_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_PIMEM_AXI_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_PIMEM_AXI_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_PIMEM_AXI_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_PIMEM_AXI_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_PIMEM_AXI_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_PIMEM_AXI_CBCR_HW_CTL_SHFT                                                             0x1
#define HWIO_GCC_PIMEM_AXI_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PIMEM_AXI_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a008)
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a008)
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PIMEM_AXI_CMD_RCGR_ADDR, HWIO_GCC_PIMEM_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PIMEM_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PIMEM_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PIMEM_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_PIMEM_AXI_CMD_RCGR_IN)
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_PIMEM_AXI_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_GCC_PIMEM_AXI_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a00c)
#define HWIO_GCC_PIMEM_AXI_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a00c)
#define HWIO_GCC_PIMEM_AXI_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_PIMEM_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PIMEM_AXI_CFG_RCGR_ADDR, HWIO_GCC_PIMEM_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_PIMEM_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PIMEM_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PIMEM_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PIMEM_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PIMEM_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PIMEM_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_PIMEM_AXI_CFG_RCGR_IN)
#define HWIO_GCC_PIMEM_AXI_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_PIMEM_AXI_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_PIMEM_AXI_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_PIMEM_AXI_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_GCC_PIMEM_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a020)
#define HWIO_GCC_PIMEM_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a020)
#define HWIO_GCC_PIMEM_AHB_CBCR_RMSK                                                             0xf0008005
#define HWIO_GCC_PIMEM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PIMEM_AHB_CBCR_ADDR, HWIO_GCC_PIMEM_AHB_CBCR_RMSK)
#define HWIO_GCC_PIMEM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PIMEM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PIMEM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PIMEM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PIMEM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PIMEM_AHB_CBCR_ADDR,m,v,HWIO_GCC_PIMEM_AHB_CBCR_IN)
#define HWIO_GCC_PIMEM_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PIMEM_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PIMEM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_PIMEM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_PIMEM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_PIMEM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_PIMEM_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_PIMEM_AHB_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_PIMEM_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PIMEM_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_QDSS_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c000)
#define HWIO_GCC_QDSS_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c000)
#define HWIO_GCC_QDSS_BCR_RMSK                                                                          0x1
#define HWIO_GCC_QDSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_BCR_ADDR, HWIO_GCC_QDSS_BCR_RMSK)
#define HWIO_GCC_QDSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_BCR_ADDR, m)
#define HWIO_GCC_QDSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_BCR_ADDR,v)
#define HWIO_GCC_QDSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_BCR_ADDR,m,v,HWIO_GCC_QDSS_BCR_IN)
#define HWIO_GCC_QDSS_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_QDSS_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c004)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c004)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR, HWIO_GCC_QDSS_DAP_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_DAP_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_DAP_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QDSS_DAP_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c008)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c008)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_RMSK                                                          0xf0008005
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_QDSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QDSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QDSS_CENTER_AT_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c00c)
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c00c)
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_RMSK                                                        0x80007ff5
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_CENTER_AT_CBCR_ADDR, HWIO_GCC_QDSS_CENTER_AT_CBCR_RMSK)
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_CENTER_AT_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_CENTER_AT_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_CENTER_AT_CBCR_ADDR,m,v,HWIO_GCC_QDSS_CENTER_AT_CBCR_IN)
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_FORCE_MEM_CORE_ON_BMSK                                          0x4000
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_FORCE_MEM_CORE_ON_SHFT                                             0xe
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                        0x2000
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                           0xd
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                       0x1000
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                          0xc
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_WAKEUP_BMSK                                                      0xf00
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_WAKEUP_SHFT                                                        0x8
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_SLEEP_BMSK                                                        0xf0
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_SLEEP_SHFT                                                         0x4
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_QDSS_CENTER_AT_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_WEST_AT_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c010)
#define HWIO_GCC_WEST_AT_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c010)
#define HWIO_GCC_WEST_AT_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_WEST_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WEST_AT_CBCR_ADDR, HWIO_GCC_WEST_AT_CBCR_RMSK)
#define HWIO_GCC_WEST_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WEST_AT_CBCR_ADDR, m)
#define HWIO_GCC_WEST_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WEST_AT_CBCR_ADDR,v)
#define HWIO_GCC_WEST_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WEST_AT_CBCR_ADDR,m,v,HWIO_GCC_WEST_AT_CBCR_IN)
#define HWIO_GCC_WEST_AT_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_WEST_AT_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_WEST_AT_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_WEST_AT_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_WEST_AT_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_WEST_AT_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_EAST_AT_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c014)
#define HWIO_GCC_EAST_AT_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c014)
#define HWIO_GCC_EAST_AT_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_EAST_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_EAST_AT_CBCR_ADDR, HWIO_GCC_EAST_AT_CBCR_RMSK)
#define HWIO_GCC_EAST_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EAST_AT_CBCR_ADDR, m)
#define HWIO_GCC_EAST_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_EAST_AT_CBCR_ADDR,v)
#define HWIO_GCC_EAST_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EAST_AT_CBCR_ADDR,m,v,HWIO_GCC_EAST_AT_CBCR_IN)
#define HWIO_GCC_EAST_AT_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_EAST_AT_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_EAST_AT_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_EAST_AT_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_EAST_AT_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_EAST_AT_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_NORTH_AT_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c018)
#define HWIO_GCC_NORTH_AT_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c018)
#define HWIO_GCC_NORTH_AT_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_NORTH_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NORTH_AT_CBCR_ADDR, HWIO_GCC_NORTH_AT_CBCR_RMSK)
#define HWIO_GCC_NORTH_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NORTH_AT_CBCR_ADDR, m)
#define HWIO_GCC_NORTH_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NORTH_AT_CBCR_ADDR,v)
#define HWIO_GCC_NORTH_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NORTH_AT_CBCR_ADDR,m,v,HWIO_GCC_NORTH_AT_CBCR_IN)
#define HWIO_GCC_NORTH_AT_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_NORTH_AT_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_NORTH_AT_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_NORTH_AT_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_NORTH_AT_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_NORTH_AT_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c01c)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c01c)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_QDSS_ETR_USB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, HWIO_GCC_QDSS_ETR_USB_CBCR_RMSK)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ETR_USB_CBCR_ADDR,m,v,HWIO_GCC_QDSS_ETR_USB_CBCR_IN)
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_QDSS_ETR_USB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_QDSS_STM_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c020)
#define HWIO_GCC_QDSS_STM_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c020)
#define HWIO_GCC_QDSS_STM_CBCR_RMSK                                                              0xf0008007
#define HWIO_GCC_QDSS_STM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CBCR_ADDR, HWIO_GCC_QDSS_STM_CBCR_RMSK)
#define HWIO_GCC_QDSS_STM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CBCR_ADDR,m,v,HWIO_GCC_QDSS_STM_CBCR_IN)
#define HWIO_GCC_QDSS_STM_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_QDSS_STM_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                     0x70000000
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                           0x1c
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                             0x8000
#define HWIO_GCC_QDSS_STM_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                0xf
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_QDSS_STM_CBCR_HW_CTL_BMSK                                                              0x2
#define HWIO_GCC_QDSS_STM_CBCR_HW_CTL_SHFT                                                              0x1
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_QDSS_STM_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c024)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c024)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CBCR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CBCR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c028)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c028)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_QDSS_TSCTR_DIV2_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c02c)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c02c)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_QDSS_TSCTR_DIV3_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c030)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c030)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_QDSS_TSCTR_DIV4_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c034)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c034)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_QDSS_TSCTR_DIV8_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c038)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c038)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR, HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_IN)
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_QDSS_TSCTR_DIV16_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_QDSS_TRIG_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c03c)
#define HWIO_GCC_QDSS_TRIG_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c03c)
#define HWIO_GCC_QDSS_TRIG_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_QDSS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CBCR_ADDR, HWIO_GCC_QDSS_TRIG_CBCR_RMSK)
#define HWIO_GCC_QDSS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRIG_CBCR_ADDR,m,v,HWIO_GCC_QDSS_TRIG_CBCR_IN)
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_QDSS_TRIG_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_QDSS_DAP_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c040)
#define HWIO_GCC_QDSS_DAP_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c040)
#define HWIO_GCC_QDSS_DAP_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_QDSS_DAP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_DAP_CBCR_ADDR, HWIO_GCC_QDSS_DAP_CBCR_RMSK)
#define HWIO_GCC_QDSS_DAP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_DAP_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_DAP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_DAP_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_DAP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_DAP_CBCR_ADDR,m,v,HWIO_GCC_QDSS_DAP_CBCR_IN)
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_QDSS_DAP_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_EAST_APB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c044)
#define HWIO_GCC_EAST_APB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c044)
#define HWIO_GCC_EAST_APB_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_EAST_APB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_EAST_APB_CBCR_ADDR, HWIO_GCC_EAST_APB_CBCR_RMSK)
#define HWIO_GCC_EAST_APB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_EAST_APB_CBCR_ADDR, m)
#define HWIO_GCC_EAST_APB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_EAST_APB_CBCR_ADDR,v)
#define HWIO_GCC_EAST_APB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_EAST_APB_CBCR_ADDR,m,v,HWIO_GCC_EAST_APB_CBCR_IN)
#define HWIO_GCC_EAST_APB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_EAST_APB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_EAST_APB_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_EAST_APB_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_EAST_APB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_EAST_APB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_WEST_APB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c048)
#define HWIO_GCC_WEST_APB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c048)
#define HWIO_GCC_WEST_APB_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_WEST_APB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WEST_APB_CBCR_ADDR, HWIO_GCC_WEST_APB_CBCR_RMSK)
#define HWIO_GCC_WEST_APB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WEST_APB_CBCR_ADDR, m)
#define HWIO_GCC_WEST_APB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WEST_APB_CBCR_ADDR,v)
#define HWIO_GCC_WEST_APB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WEST_APB_CBCR_ADDR,m,v,HWIO_GCC_WEST_APB_CBCR_IN)
#define HWIO_GCC_WEST_APB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_WEST_APB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_WEST_APB_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_WEST_APB_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_WEST_APB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_WEST_APB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_NORTH_APB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c04c)
#define HWIO_GCC_NORTH_APB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c04c)
#define HWIO_GCC_NORTH_APB_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_NORTH_APB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_NORTH_APB_CBCR_ADDR, HWIO_GCC_NORTH_APB_CBCR_RMSK)
#define HWIO_GCC_NORTH_APB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_NORTH_APB_CBCR_ADDR, m)
#define HWIO_GCC_NORTH_APB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_NORTH_APB_CBCR_ADDR,v)
#define HWIO_GCC_NORTH_APB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_NORTH_APB_CBCR_ADDR,m,v,HWIO_GCC_NORTH_APB_CBCR_IN)
#define HWIO_GCC_NORTH_APB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_NORTH_APB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_NORTH_APB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_NORTH_APB_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_NORTH_APB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_NORTH_APB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_CENTER_APB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c050)
#define HWIO_GCC_CENTER_APB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c050)
#define HWIO_GCC_CENTER_APB_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_CENTER_APB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CENTER_APB_CBCR_ADDR, HWIO_GCC_CENTER_APB_CBCR_RMSK)
#define HWIO_GCC_CENTER_APB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CENTER_APB_CBCR_ADDR, m)
#define HWIO_GCC_CENTER_APB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CENTER_APB_CBCR_ADDR,v)
#define HWIO_GCC_CENTER_APB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CENTER_APB_CBCR_ADDR,m,v,HWIO_GCC_CENTER_APB_CBCR_IN)
#define HWIO_GCC_CENTER_APB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_CENTER_APB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_CENTER_APB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_CENTER_APB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_CENTER_APB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_CENTER_APB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_XO_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000c054)
#define HWIO_GCC_QDSS_XO_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000c054)
#define HWIO_GCC_QDSS_XO_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_QDSS_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_XO_CBCR_ADDR, HWIO_GCC_QDSS_XO_CBCR_RMSK)
#define HWIO_GCC_QDSS_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_XO_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_XO_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_XO_CBCR_ADDR,m,v,HWIO_GCC_QDSS_XO_CBCR_IN)
#define HWIO_GCC_QDSS_XO_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_QDSS_XO_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_QDSS_XO_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_QDSS_XO_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_QDSS_XO_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_QDSS_XO_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000d000)
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000d000)
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ADDR, HWIO_GCC_QDSS_ATB_A_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_ATB_A_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_ATB_A_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000d004)
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000d004)
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ATB_A_CFG_RCGR_ADDR, HWIO_GCC_QDSS_ATB_A_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ATB_A_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ATB_A_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ATB_A_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_ATB_A_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_QDSS_ATB_A_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000d018)
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000d018)
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ADDR, HWIO_GCC_QDSS_ATB_B_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_ATB_B_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_ATB_B_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000d01c)
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000d01c)
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ATB_B_CFG_RCGR_ADDR, HWIO_GCC_QDSS_ATB_B_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ATB_B_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ATB_B_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ATB_B_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_ATB_B_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_QDSS_ATB_B_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000d030)
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000d030)
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ADDR, HWIO_GCC_QDSS_ATB_C_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_ATB_C_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_ATB_C_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000d034)
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000d034)
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_ATB_C_CFG_RCGR_ADDR, HWIO_GCC_QDSS_ATB_C_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_ATB_C_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_ATB_C_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_ATB_C_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_ATB_C_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_QDSS_ATB_C_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000d048)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000d048)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_QDSS_STM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR, HWIO_GCC_QDSS_STM_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_STM_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QDSS_STM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_QDSS_STM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_QDSS_STM_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_QDSS_STM_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000d04c)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000d04c)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_QDSS_STM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR, HWIO_GCC_QDSS_STM_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_STM_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_QDSS_STM_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e000)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e000)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_QDSS_TRACECLKIN_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e004)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e004)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RMSK                                                        0x71f
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR, HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_QDSS_TRACECLKIN_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e018)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e018)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR, HWIO_GCC_QDSS_TSCTR_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_QDSS_TSCTR_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e01c)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e01c)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR, HWIO_GCC_QDSS_TSCTR_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_TSCTR_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_TSCTR_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_QDSS_TSCTR_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e030)
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e030)
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_RMSK                                                     0x80000013
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_ADDR, HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_RMSK)
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_ADDR,m,v,HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_IN)
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_GCC_QDSS_APB_TRIG_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e034)
#define HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e034)
#define HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_RMSK                                                          0x71f
#define HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_ADDR, HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_RMSK)
#define HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_ADDR, m)
#define HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_ADDR,v)
#define HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_ADDR,m,v,HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_IN)
#define HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_QDSS_APB_TRIG_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_GCC_USB_30_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f000)
#define HWIO_GCC_USB_30_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f000)
#define HWIO_GCC_USB_30_BCR_RMSK                                                                        0x1
#define HWIO_GCC_USB_30_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_30_BCR_ADDR, HWIO_GCC_USB_30_BCR_RMSK)
#define HWIO_GCC_USB_30_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_BCR_ADDR, m)
#define HWIO_GCC_USB_30_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_30_BCR_ADDR,v)
#define HWIO_GCC_USB_30_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_30_BCR_ADDR,m,v,HWIO_GCC_USB_30_BCR_IN)
#define HWIO_GCC_USB_30_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_USB_30_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_USB_30_GDSCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f004)
#define HWIO_GCC_USB_30_GDSCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f004)
#define HWIO_GCC_USB_30_GDSCR_RMSK                                                               0xf8ffffff
#define HWIO_GCC_USB_30_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_USB_30_GDSCR_ADDR, HWIO_GCC_USB_30_GDSCR_RMSK)
#define HWIO_GCC_USB_30_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_30_GDSCR_ADDR, m)
#define HWIO_GCC_USB_30_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_30_GDSCR_ADDR,v)
#define HWIO_GCC_USB_30_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_30_GDSCR_ADDR,m,v,HWIO_GCC_USB_30_GDSCR_IN)
#define HWIO_GCC_USB_30_GDSCR_PWR_ON_BMSK                                                        0x80000000
#define HWIO_GCC_USB_30_GDSCR_PWR_ON_SHFT                                                              0x1f
#define HWIO_GCC_USB_30_GDSCR_GDSC_STATE_BMSK                                                    0x78000000
#define HWIO_GCC_USB_30_GDSCR_GDSC_STATE_SHFT                                                          0x1b
#define HWIO_GCC_USB_30_GDSCR_EN_REST_WAIT_BMSK                                                    0xf00000
#define HWIO_GCC_USB_30_GDSCR_EN_REST_WAIT_SHFT                                                        0x14
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_WAIT_BMSK                                                      0xf0000
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_WAIT_SHFT                                                         0x10
#define HWIO_GCC_USB_30_GDSCR_CLK_DIS_WAIT_BMSK                                                      0xf000
#define HWIO_GCC_USB_30_GDSCR_CLK_DIS_WAIT_SHFT                                                         0xc
#define HWIO_GCC_USB_30_GDSCR_RETAIN_FF_ENABLE_BMSK                                                   0x800
#define HWIO_GCC_USB_30_GDSCR_RETAIN_FF_ENABLE_SHFT                                                     0xb
#define HWIO_GCC_USB_30_GDSCR_RESTORE_BMSK                                                            0x400
#define HWIO_GCC_USB_30_GDSCR_RESTORE_SHFT                                                              0xa
#define HWIO_GCC_USB_30_GDSCR_SAVE_BMSK                                                               0x200
#define HWIO_GCC_USB_30_GDSCR_SAVE_SHFT                                                                 0x9
#define HWIO_GCC_USB_30_GDSCR_RETAIN_BMSK                                                             0x100
#define HWIO_GCC_USB_30_GDSCR_RETAIN_SHFT                                                               0x8
#define HWIO_GCC_USB_30_GDSCR_EN_REST_BMSK                                                             0x80
#define HWIO_GCC_USB_30_GDSCR_EN_REST_SHFT                                                              0x7
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_BMSK                                                              0x40
#define HWIO_GCC_USB_30_GDSCR_EN_FEW_SHFT                                                               0x6
#define HWIO_GCC_USB_30_GDSCR_CLAMP_IO_BMSK                                                            0x20
#define HWIO_GCC_USB_30_GDSCR_CLAMP_IO_SHFT                                                             0x5
#define HWIO_GCC_USB_30_GDSCR_CLK_DISABLE_BMSK                                                         0x10
#define HWIO_GCC_USB_30_GDSCR_CLK_DISABLE_SHFT                                                          0x4
#define HWIO_GCC_USB_30_GDSCR_PD_ARES_BMSK                                                              0x8
#define HWIO_GCC_USB_30_GDSCR_PD_ARES_SHFT                                                              0x3
#define HWIO_GCC_USB_30_GDSCR_SW_OVERRIDE_BMSK                                                          0x4
#define HWIO_GCC_USB_30_GDSCR_SW_OVERRIDE_SHFT                                                          0x2
#define HWIO_GCC_USB_30_GDSCR_HW_CONTROL_BMSK                                                           0x2
#define HWIO_GCC_USB_30_GDSCR_HW_CONTROL_SHFT                                                           0x1
#define HWIO_GCC_USB_30_GDSCR_SW_COLLAPSE_BMSK                                                          0x1
#define HWIO_GCC_USB_30_GDSCR_SW_COLLAPSE_SHFT                                                          0x0

#define HWIO_GCC_USB30_MASTER_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f008)
#define HWIO_GCC_USB30_MASTER_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f008)
#define HWIO_GCC_USB30_MASTER_CBCR_RMSK                                                          0xf000fff5
#define HWIO_GCC_USB30_MASTER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CBCR_ADDR, HWIO_GCC_USB30_MASTER_CBCR_RMSK)
#define HWIO_GCC_USB30_MASTER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CBCR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CBCR_IN)
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_USB30_MASTER_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_USB30_MASTER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_USB30_MASTER_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_USB30_MASTER_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_USB30_MASTER_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_USB30_SLEEP_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f00c)
#define HWIO_GCC_USB30_SLEEP_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f00c)
#define HWIO_GCC_USB30_SLEEP_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_USB30_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_SLEEP_CBCR_ADDR, HWIO_GCC_USB30_SLEEP_CBCR_RMSK)
#define HWIO_GCC_USB30_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_USB30_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_USB30_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_USB30_SLEEP_CBCR_IN)
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_USB30_SLEEP_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f010)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f010)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_RMSK                                                       0x80030005
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CBCR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CBCR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CBCR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_DIV_BMSK                                                  0x30000
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_DIV_SHFT                                                     0x10
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f014)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f014)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR, HWIO_GCC_USB30_MASTER_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_USB30_MASTER_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f018)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f018)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_RMSK                                                          0x371f
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR, HWIO_GCC_USB30_MASTER_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MASTER_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_USB30_MASTER_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_USB30_MASTER_M_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f01c)
#define HWIO_GCC_USB30_MASTER_M_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f01c)
#define HWIO_GCC_USB30_MASTER_M_RMSK                                                                   0xff
#define HWIO_GCC_USB30_MASTER_M_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_M_ADDR, HWIO_GCC_USB30_MASTER_M_RMSK)
#define HWIO_GCC_USB30_MASTER_M_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_M_ADDR, m)
#define HWIO_GCC_USB30_MASTER_M_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_M_ADDR,v)
#define HWIO_GCC_USB30_MASTER_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_M_ADDR,m,v,HWIO_GCC_USB30_MASTER_M_IN)
#define HWIO_GCC_USB30_MASTER_M_M_BMSK                                                                 0xff
#define HWIO_GCC_USB30_MASTER_M_M_SHFT                                                                  0x0

#define HWIO_GCC_USB30_MASTER_N_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f020)
#define HWIO_GCC_USB30_MASTER_N_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f020)
#define HWIO_GCC_USB30_MASTER_N_RMSK                                                                   0xff
#define HWIO_GCC_USB30_MASTER_N_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_N_ADDR, HWIO_GCC_USB30_MASTER_N_RMSK)
#define HWIO_GCC_USB30_MASTER_N_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_N_ADDR, m)
#define HWIO_GCC_USB30_MASTER_N_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_N_ADDR,v)
#define HWIO_GCC_USB30_MASTER_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_N_ADDR,m,v,HWIO_GCC_USB30_MASTER_N_IN)
#define HWIO_GCC_USB30_MASTER_N_NOT_N_MINUS_M_BMSK                                                     0xff
#define HWIO_GCC_USB30_MASTER_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_GCC_USB30_MASTER_D_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f024)
#define HWIO_GCC_USB30_MASTER_D_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f024)
#define HWIO_GCC_USB30_MASTER_D_RMSK                                                                   0xff
#define HWIO_GCC_USB30_MASTER_D_IN          \
        in_dword_masked(HWIO_GCC_USB30_MASTER_D_ADDR, HWIO_GCC_USB30_MASTER_D_RMSK)
#define HWIO_GCC_USB30_MASTER_D_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MASTER_D_ADDR, m)
#define HWIO_GCC_USB30_MASTER_D_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MASTER_D_ADDR,v)
#define HWIO_GCC_USB30_MASTER_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MASTER_D_ADDR,m,v,HWIO_GCC_USB30_MASTER_D_IN)
#define HWIO_GCC_USB30_MASTER_D_NOT_2D_BMSK                                                            0xff
#define HWIO_GCC_USB30_MASTER_D_NOT_2D_SHFT                                                             0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f028)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f028)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_USB30_MOCK_UTMI_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0000f02c)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000f02c)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_RMSK                                                        0x71f
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR, HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_RMSK)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_IN)
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_USB30_MOCK_UTMI_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00050000)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00050000)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_USB3_PHY_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR, HWIO_GCC_USB3_PHY_AUX_CBCR_RMSK)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_USB3_PHY_AUX_CBCR_IN)
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_USB3_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_USB3_PHY_PIPE_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00050004)
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00050004)
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_PIPE_CBCR_ADDR, HWIO_GCC_USB3_PHY_PIPE_CBCR_RMSK)
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_PIPE_CBCR_ADDR,m,v,HWIO_GCC_USB3_PHY_PIPE_CBCR_IN)
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_USB3_PHY_PIPE_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0005000c)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005000c)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR, HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_IN)
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_USB3_PHY_AUX_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00050010)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00050010)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_RMSK                                                           0x71f
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR, HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_IN)
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_USB3_PHY_AUX_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_USB3_PHY_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00050020)
#define HWIO_GCC_USB3_PHY_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00050020)
#define HWIO_GCC_USB3_PHY_BCR_RMSK                                                                      0x1
#define HWIO_GCC_USB3_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_BCR_ADDR, HWIO_GCC_USB3_PHY_BCR_RMSK)
#define HWIO_GCC_USB3_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3_PHY_BCR_IN)
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_USB3_PHY_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_USB3PHY_PHY_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00050024)
#define HWIO_GCC_USB3PHY_PHY_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00050024)
#define HWIO_GCC_USB3PHY_PHY_BCR_RMSK                                                                   0x1
#define HWIO_GCC_USB3PHY_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_BCR_ADDR, HWIO_GCC_USB3PHY_PHY_BCR_RMSK)
#define HWIO_GCC_USB3PHY_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3PHY_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3PHY_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3PHY_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3PHY_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3PHY_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3PHY_PHY_BCR_IN)
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_USB3PHY_PHY_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_USB3_DP_PHY_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00050028)
#define HWIO_GCC_USB3_DP_PHY_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00050028)
#define HWIO_GCC_USB3_DP_PHY_BCR_RMSK                                                                   0x1
#define HWIO_GCC_USB3_DP_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB3_DP_PHY_BCR_ADDR, HWIO_GCC_USB3_DP_PHY_BCR_RMSK)
#define HWIO_GCC_USB3_DP_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_DP_PHY_BCR_ADDR, m)
#define HWIO_GCC_USB3_DP_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB3_DP_PHY_BCR_ADDR,v)
#define HWIO_GCC_USB3_DP_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_DP_PHY_BCR_ADDR,m,v,HWIO_GCC_USB3_DP_PHY_BCR_IN)
#define HWIO_GCC_USB3_DP_PHY_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_USB3_DP_PHY_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_QUSB2PHY_PRIM_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00012000)
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012000)
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_RMSK                                                                 0x1
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_IN          \
        in_dword_masked(HWIO_GCC_QUSB2PHY_PRIM_BCR_ADDR, HWIO_GCC_QUSB2PHY_PRIM_BCR_RMSK)
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUSB2PHY_PRIM_BCR_ADDR, m)
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QUSB2PHY_PRIM_BCR_ADDR,v)
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUSB2PHY_PRIM_BCR_ADDR,m,v,HWIO_GCC_QUSB2PHY_PRIM_BCR_IN)
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_QUSB2PHY_PRIM_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_QUSB2PHY_SEC_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00012004)
#define HWIO_GCC_QUSB2PHY_SEC_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00012004)
#define HWIO_GCC_QUSB2PHY_SEC_BCR_RMSK                                                                  0x1
#define HWIO_GCC_QUSB2PHY_SEC_BCR_IN          \
        in_dword_masked(HWIO_GCC_QUSB2PHY_SEC_BCR_ADDR, HWIO_GCC_QUSB2PHY_SEC_BCR_RMSK)
#define HWIO_GCC_QUSB2PHY_SEC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QUSB2PHY_SEC_BCR_ADDR, m)
#define HWIO_GCC_QUSB2PHY_SEC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QUSB2PHY_SEC_BCR_ADDR,v)
#define HWIO_GCC_QUSB2PHY_SEC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QUSB2PHY_SEC_BCR_ADDR,m,v,HWIO_GCC_QUSB2PHY_SEC_BCR_IN)
#define HWIO_GCC_QUSB2PHY_SEC_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_QUSB2PHY_SEC_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0006a000)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006a000)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_RMSK                                                           0x1
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR, HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_RMSK)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR, m)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR,v)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_ADDR,m,v,HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_IN)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_BLK_ARES_BMSK                                                  0x1
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_BCR_BLK_ARES_SHFT                                                  0x0

#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0006a004)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006a004)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_RMSK                                                   0xf0008005
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR, HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_RMSK)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR, m)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR,v)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_ADDR,m,v,HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_IN)
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                          0x70000000
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                0x1c
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                  0x8000
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                     0xf
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_USB_PHY_CFG_AHB2PHY_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_SDCC2_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00014000)
#define HWIO_GCC_SDCC2_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00014000)
#define HWIO_GCC_SDCC2_BCR_RMSK                                                                         0x1
#define HWIO_GCC_SDCC2_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_BCR_ADDR, HWIO_GCC_SDCC2_BCR_RMSK)
#define HWIO_GCC_SDCC2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_BCR_ADDR, m)
#define HWIO_GCC_SDCC2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_BCR_ADDR,v)
#define HWIO_GCC_SDCC2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_BCR_ADDR,m,v,HWIO_GCC_SDCC2_BCR_IN)
#define HWIO_GCC_SDCC2_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_SDCC2_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_SDCC2_APPS_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00014004)
#define HWIO_GCC_SDCC2_APPS_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00014004)
#define HWIO_GCC_SDCC2_APPS_CBCR_RMSK                                                            0x80007ff5
#define HWIO_GCC_SDCC2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CBCR_ADDR, HWIO_GCC_SDCC2_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CBCR_IN)
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_SDCC2_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_SDCC2_APPS_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_SDCC2_APPS_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SDCC2_APPS_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SDCC2_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00014008)
#define HWIO_GCC_SDCC2_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00014008)
#define HWIO_GCC_SDCC2_AHB_CBCR_RMSK                                                             0xf0008005
#define HWIO_GCC_SDCC2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_AHB_CBCR_ADDR, HWIO_GCC_SDCC2_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC2_AHB_CBCR_IN)
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_SDCC2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SDCC2_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00014010)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00014010)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_RMSK                                                        0x800000f3
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC2_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_D_BMSK                                                      0x80
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_D_SHFT                                                       0x7
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_N_BMSK                                                      0x40
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_N_SHFT                                                       0x6
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_M_BMSK                                                      0x20
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_M_SHFT                                                       0x5
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_SDCC2_APPS_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00014014)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00014014)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_RMSK                                                            0x371f
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC2_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC2_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_BMSK                                                       0x3000
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_MODE_SHFT                                                          0xc
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_SDCC2_APPS_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_SDCC2_APPS_M_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00014018)
#define HWIO_GCC_SDCC2_APPS_M_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00014018)
#define HWIO_GCC_SDCC2_APPS_M_RMSK                                                                     0xff
#define HWIO_GCC_SDCC2_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_M_ADDR, HWIO_GCC_SDCC2_APPS_M_RMSK)
#define HWIO_GCC_SDCC2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_M_ADDR,m,v,HWIO_GCC_SDCC2_APPS_M_IN)
#define HWIO_GCC_SDCC2_APPS_M_M_BMSK                                                                   0xff
#define HWIO_GCC_SDCC2_APPS_M_M_SHFT                                                                    0x0

#define HWIO_GCC_SDCC2_APPS_N_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001401c)
#define HWIO_GCC_SDCC2_APPS_N_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001401c)
#define HWIO_GCC_SDCC2_APPS_N_RMSK                                                                     0xff
#define HWIO_GCC_SDCC2_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_N_ADDR, HWIO_GCC_SDCC2_APPS_N_RMSK)
#define HWIO_GCC_SDCC2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_N_ADDR,m,v,HWIO_GCC_SDCC2_APPS_N_IN)
#define HWIO_GCC_SDCC2_APPS_N_NOT_N_MINUS_M_BMSK                                                       0xff
#define HWIO_GCC_SDCC2_APPS_N_NOT_N_MINUS_M_SHFT                                                        0x0

#define HWIO_GCC_SDCC2_APPS_D_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00014020)
#define HWIO_GCC_SDCC2_APPS_D_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00014020)
#define HWIO_GCC_SDCC2_APPS_D_RMSK                                                                     0xff
#define HWIO_GCC_SDCC2_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_D_ADDR, HWIO_GCC_SDCC2_APPS_D_RMSK)
#define HWIO_GCC_SDCC2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC2_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC2_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC2_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC2_APPS_D_ADDR,m,v,HWIO_GCC_SDCC2_APPS_D_IN)
#define HWIO_GCC_SDCC2_APPS_D_NOT_2D_BMSK                                                              0xff
#define HWIO_GCC_SDCC2_APPS_D_NOT_2D_SHFT                                                               0x0

#define HWIO_GCC_SDCC4_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00016000)
#define HWIO_GCC_SDCC4_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016000)
#define HWIO_GCC_SDCC4_BCR_RMSK                                                                         0x1
#define HWIO_GCC_SDCC4_BCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_BCR_ADDR, HWIO_GCC_SDCC4_BCR_RMSK)
#define HWIO_GCC_SDCC4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_BCR_ADDR, m)
#define HWIO_GCC_SDCC4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_BCR_ADDR,v)
#define HWIO_GCC_SDCC4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_BCR_ADDR,m,v,HWIO_GCC_SDCC4_BCR_IN)
#define HWIO_GCC_SDCC4_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_SDCC4_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_SDCC4_APPS_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00016004)
#define HWIO_GCC_SDCC4_APPS_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016004)
#define HWIO_GCC_SDCC4_APPS_CBCR_RMSK                                                            0x80007ff5
#define HWIO_GCC_SDCC4_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CBCR_ADDR, HWIO_GCC_SDCC4_APPS_CBCR_RMSK)
#define HWIO_GCC_SDCC4_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CBCR_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_CBCR_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_CBCR_ADDR,m,v,HWIO_GCC_SDCC4_APPS_CBCR_IN)
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_CORE_ON_BMSK                                              0x4000
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_CORE_ON_SHFT                                                 0xe
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                            0x2000
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                               0xd
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                           0x1000
#define HWIO_GCC_SDCC4_APPS_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                              0xc
#define HWIO_GCC_SDCC4_APPS_CBCR_WAKEUP_BMSK                                                          0xf00
#define HWIO_GCC_SDCC4_APPS_CBCR_WAKEUP_SHFT                                                            0x8
#define HWIO_GCC_SDCC4_APPS_CBCR_SLEEP_BMSK                                                            0xf0
#define HWIO_GCC_SDCC4_APPS_CBCR_SLEEP_SHFT                                                             0x4
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_SDCC4_APPS_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_SDCC4_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00016008)
#define HWIO_GCC_SDCC4_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016008)
#define HWIO_GCC_SDCC4_AHB_CBCR_RMSK                                                             0xf0008005
#define HWIO_GCC_SDCC4_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_AHB_CBCR_ADDR, HWIO_GCC_SDCC4_AHB_CBCR_RMSK)
#define HWIO_GCC_SDCC4_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SDCC4_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SDCC4_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_AHB_CBCR_ADDR,m,v,HWIO_GCC_SDCC4_AHB_CBCR_IN)
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SDCC4_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_SDCC4_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_SDCC4_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_SDCC4_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SDCC4_AHB_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00016010)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016010)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_RMSK                                                        0x800000f3
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR, HWIO_GCC_SDCC4_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_SDCC4_APPS_CMD_RCGR_IN)
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_D_BMSK                                                      0x80
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_D_SHFT                                                       0x7
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_N_BMSK                                                      0x40
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_N_SHFT                                                       0x6
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_M_BMSK                                                      0x20
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_M_SHFT                                                       0x5
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_SDCC4_APPS_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00016014)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016014)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_RMSK                                                            0x371f
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR, HWIO_GCC_SDCC4_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_SDCC4_APPS_CFG_RCGR_IN)
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_MODE_BMSK                                                       0x3000
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_MODE_SHFT                                                          0xc
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_SDCC4_APPS_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_SDCC4_APPS_M_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00016018)
#define HWIO_GCC_SDCC4_APPS_M_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016018)
#define HWIO_GCC_SDCC4_APPS_M_RMSK                                                                     0xff
#define HWIO_GCC_SDCC4_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_M_ADDR, HWIO_GCC_SDCC4_APPS_M_RMSK)
#define HWIO_GCC_SDCC4_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_M_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_M_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_M_ADDR,m,v,HWIO_GCC_SDCC4_APPS_M_IN)
#define HWIO_GCC_SDCC4_APPS_M_M_BMSK                                                                   0xff
#define HWIO_GCC_SDCC4_APPS_M_M_SHFT                                                                    0x0

#define HWIO_GCC_SDCC4_APPS_N_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001601c)
#define HWIO_GCC_SDCC4_APPS_N_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001601c)
#define HWIO_GCC_SDCC4_APPS_N_RMSK                                                                     0xff
#define HWIO_GCC_SDCC4_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_N_ADDR, HWIO_GCC_SDCC4_APPS_N_RMSK)
#define HWIO_GCC_SDCC4_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_N_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_N_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_N_ADDR,m,v,HWIO_GCC_SDCC4_APPS_N_IN)
#define HWIO_GCC_SDCC4_APPS_N_NOT_N_MINUS_M_BMSK                                                       0xff
#define HWIO_GCC_SDCC4_APPS_N_NOT_N_MINUS_M_SHFT                                                        0x0

#define HWIO_GCC_SDCC4_APPS_D_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00016020)
#define HWIO_GCC_SDCC4_APPS_D_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00016020)
#define HWIO_GCC_SDCC4_APPS_D_RMSK                                                                     0xff
#define HWIO_GCC_SDCC4_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_D_ADDR, HWIO_GCC_SDCC4_APPS_D_RMSK)
#define HWIO_GCC_SDCC4_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_SDCC4_APPS_D_ADDR, m)
#define HWIO_GCC_SDCC4_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_SDCC4_APPS_D_ADDR,v)
#define HWIO_GCC_SDCC4_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SDCC4_APPS_D_ADDR,m,v,HWIO_GCC_SDCC4_APPS_D_IN)
#define HWIO_GCC_SDCC4_APPS_D_NOT_2D_BMSK                                                              0xff
#define HWIO_GCC_SDCC4_APPS_D_NOT_2D_SHFT                                                               0x0

#define HWIO_GCC_BLSP1_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00017000)
#define HWIO_GCC_BLSP1_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017000)
#define HWIO_GCC_BLSP1_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_BCR_ADDR, HWIO_GCC_BLSP1_BCR_RMSK)
#define HWIO_GCC_BLSP1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_BCR_IN)
#define HWIO_GCC_BLSP1_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP1_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP1_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00017004)
#define HWIO_GCC_BLSP1_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017004)
#define HWIO_GCC_BLSP1_AHB_CBCR_RMSK                                                             0xf000fff4
#define HWIO_GCC_BLSP1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_AHB_CBCR_ADDR, HWIO_GCC_BLSP1_AHB_CBCR_RMSK)
#define HWIO_GCC_BLSP1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_AHB_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_AHB_CBCR_IN)
#define HWIO_GCC_BLSP1_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_BLSP1_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_BLSP1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_BLSP1_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_BLSP1_AHB_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_BLSP1_AHB_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_BLSP1_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_BLSP1_AHB_CBCR_CLK_ARES_SHFT                                                           0x2

#define HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00017008)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00017008)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_RMSK                                                           0x80000004
#define HWIO_GCC_BLSP1_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR, HWIO_GCC_BLSP1_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_SLEEP_CBCR_IN)
#define HWIO_GCC_BLSP1_SLEEP_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP1_SLEEP_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP1_SLEEP_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_BLSP1_SLEEP_CBCR_CLK_ARES_SHFT                                                         0x2

#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00018000)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00018000)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_RMSK                                                     0x80000013
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR, HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_IN)
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_GCC_BLSP_UART_SIM_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00018004)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00018004)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_RMSK                                                          0x71f
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR, HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_IN)
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_BLSP_UART_SIM_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_GCC_BLSP1_QUP1_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00019000)
#define HWIO_GCC_BLSP1_QUP1_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00019000)
#define HWIO_GCC_BLSP1_QUP1_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP1_QUP1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_BCR_ADDR, HWIO_GCC_BLSP1_QUP1_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_BCR_IN)
#define HWIO_GCC_BLSP1_QUP1_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP1_QUP1_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00019004)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00019004)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00019008)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00019008)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001900c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001900c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00019010)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00019010)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00019014)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00019014)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_M_BMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_M_M_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00019018)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00019018)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001901c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001901c)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_BLSP1_QUP1_SPI_APPS_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00019020)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00019020)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00019024)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00019024)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP1_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP1_UART1_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a000)
#define HWIO_GCC_BLSP1_UART1_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a000)
#define HWIO_GCC_BLSP1_UART1_BCR_RMSK                                                                   0x1
#define HWIO_GCC_BLSP1_UART1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_BCR_ADDR, HWIO_GCC_BLSP1_UART1_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_BCR_IN)
#define HWIO_GCC_BLSP1_UART1_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_BLSP1_UART1_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a004)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a004)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a008)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a008)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART1_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BLSP1_UART1_SIM_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a00c)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a00c)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_RMSK                                                  0x800000f3
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_D_BMSK                                                0x80
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_D_SHFT                                                 0x7
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_N_BMSK                                                0x40
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_N_SHFT                                                 0x6
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_M_BMSK                                                0x20
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_M_SHFT                                                 0x5
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                         0x10
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                          0x4
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_EN_BMSK                                                 0x2
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_ROOT_EN_SHFT                                                 0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_UPDATE_BMSK                                                  0x1
#define HWIO_GCC_BLSP1_UART1_APPS_CMD_RCGR_UPDATE_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a010)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a010)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_RMSK                                                      0x371f
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_BMSK                                                 0x3000
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_MODE_SHFT                                                    0xc
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_BLSP1_UART1_APPS_CFG_RCGR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART1_APPS_M_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a014)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a014)
#define HWIO_GCC_BLSP1_UART1_APPS_M_RMSK                                                             0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR, HWIO_GCC_BLSP1_UART1_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_M_M_BMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_M_M_SHFT                                                              0x0

#define HWIO_GCC_BLSP1_UART1_APPS_N_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a018)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a018)
#define HWIO_GCC_BLSP1_UART1_APPS_N_RMSK                                                             0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR, HWIO_GCC_BLSP1_UART1_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_N_NOT_N_MINUS_M_BMSK                                               0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_N_NOT_N_MINUS_M_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART1_APPS_D_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001a01c)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001a01c)
#define HWIO_GCC_BLSP1_UART1_APPS_D_RMSK                                                             0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR, HWIO_GCC_BLSP1_UART1_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART1_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART1_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART1_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART1_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART1_APPS_D_NOT_2D_BMSK                                                      0xffff
#define HWIO_GCC_BLSP1_UART1_APPS_D_NOT_2D_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP2_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b000)
#define HWIO_GCC_BLSP1_QUP2_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b000)
#define HWIO_GCC_BLSP1_QUP2_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP1_QUP2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_BCR_ADDR, HWIO_GCC_BLSP1_QUP2_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_BCR_IN)
#define HWIO_GCC_BLSP1_QUP2_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP1_QUP2_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b004)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b004)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b008)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b008)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b00c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b00c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b010)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b010)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b014)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b014)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_M_BMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_M_M_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b018)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b018)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b01c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b01c)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_BLSP1_QUP2_SPI_APPS_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b020)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b020)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001b024)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001b024)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP1_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP1_UART2_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c000)
#define HWIO_GCC_BLSP1_UART2_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c000)
#define HWIO_GCC_BLSP1_UART2_BCR_RMSK                                                                   0x1
#define HWIO_GCC_BLSP1_UART2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_BCR_ADDR, HWIO_GCC_BLSP1_UART2_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_BCR_IN)
#define HWIO_GCC_BLSP1_UART2_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_BLSP1_UART2_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c004)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c004)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c008)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c008)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART2_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BLSP1_UART2_SIM_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c00c)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c00c)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_RMSK                                                  0x800000f3
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_D_BMSK                                                0x80
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_D_SHFT                                                 0x7
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_N_BMSK                                                0x40
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_N_SHFT                                                 0x6
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_M_BMSK                                                0x20
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_M_SHFT                                                 0x5
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                         0x10
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                          0x4
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_EN_BMSK                                                 0x2
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_ROOT_EN_SHFT                                                 0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_UPDATE_BMSK                                                  0x1
#define HWIO_GCC_BLSP1_UART2_APPS_CMD_RCGR_UPDATE_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c010)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c010)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_RMSK                                                      0x371f
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_BMSK                                                 0x3000
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_MODE_SHFT                                                    0xc
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_BLSP1_UART2_APPS_CFG_RCGR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART2_APPS_M_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c014)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c014)
#define HWIO_GCC_BLSP1_UART2_APPS_M_RMSK                                                             0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR, HWIO_GCC_BLSP1_UART2_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_M_M_BMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_M_M_SHFT                                                              0x0

#define HWIO_GCC_BLSP1_UART2_APPS_N_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c018)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c018)
#define HWIO_GCC_BLSP1_UART2_APPS_N_RMSK                                                             0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR, HWIO_GCC_BLSP1_UART2_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_N_NOT_N_MINUS_M_BMSK                                               0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_N_NOT_N_MINUS_M_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART2_APPS_D_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001c01c)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001c01c)
#define HWIO_GCC_BLSP1_UART2_APPS_D_RMSK                                                             0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR, HWIO_GCC_BLSP1_UART2_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART2_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART2_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART2_APPS_D_NOT_2D_BMSK                                                      0xffff
#define HWIO_GCC_BLSP1_UART2_APPS_D_NOT_2D_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP3_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001d000)
#define HWIO_GCC_BLSP1_QUP3_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001d000)
#define HWIO_GCC_BLSP1_QUP3_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP1_QUP3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_BCR_ADDR, HWIO_GCC_BLSP1_QUP3_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_BCR_IN)
#define HWIO_GCC_BLSP1_QUP3_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP1_QUP3_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001d004)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001d004)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001d008)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001d008)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001d00c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001d00c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001d010)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001d010)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001d014)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001d014)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_M_BMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_M_M_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001d018)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001d018)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001d01c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001d01c)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_BLSP1_QUP3_SPI_APPS_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001d020)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001d020)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001d024)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001d024)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP1_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP1_UART3_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e000)
#define HWIO_GCC_BLSP1_UART3_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e000)
#define HWIO_GCC_BLSP1_UART3_BCR_RMSK                                                                   0x1
#define HWIO_GCC_BLSP1_UART3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_BCR_ADDR, HWIO_GCC_BLSP1_UART3_BCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_BCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_BCR_IN)
#define HWIO_GCC_BLSP1_UART3_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_BLSP1_UART3_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e004)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e004)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e008)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e008)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR, HWIO_GCC_BLSP1_UART3_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_SIM_CBCR_IN)
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BLSP1_UART3_SIM_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e00c)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e00c)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_RMSK                                                  0x800000f3
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_D_BMSK                                                0x80
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_D_SHFT                                                 0x7
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_N_BMSK                                                0x40
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_N_SHFT                                                 0x6
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_M_BMSK                                                0x20
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_M_SHFT                                                 0x5
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                         0x10
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                          0x4
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_EN_BMSK                                                 0x2
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_ROOT_EN_SHFT                                                 0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_UPDATE_BMSK                                                  0x1
#define HWIO_GCC_BLSP1_UART3_APPS_CMD_RCGR_UPDATE_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e010)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e010)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_RMSK                                                      0x371f
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_BMSK                                                 0x3000
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_MODE_SHFT                                                    0xc
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_BLSP1_UART3_APPS_CFG_RCGR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_BLSP1_UART3_APPS_M_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e014)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e014)
#define HWIO_GCC_BLSP1_UART3_APPS_M_RMSK                                                             0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR, HWIO_GCC_BLSP1_UART3_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_M_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_M_M_BMSK                                                           0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_M_M_SHFT                                                              0x0

#define HWIO_GCC_BLSP1_UART3_APPS_N_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e018)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e018)
#define HWIO_GCC_BLSP1_UART3_APPS_N_RMSK                                                             0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR, HWIO_GCC_BLSP1_UART3_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_N_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_N_NOT_N_MINUS_M_BMSK                                               0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_N_NOT_N_MINUS_M_SHFT                                                  0x0

#define HWIO_GCC_BLSP1_UART3_APPS_D_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0001e01c)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001e01c)
#define HWIO_GCC_BLSP1_UART3_APPS_D_RMSK                                                             0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR, HWIO_GCC_BLSP1_UART3_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_UART3_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_UART3_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_UART3_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_UART3_APPS_D_IN)
#define HWIO_GCC_BLSP1_UART3_APPS_D_NOT_2D_BMSK                                                      0xffff
#define HWIO_GCC_BLSP1_UART3_APPS_D_NOT_2D_SHFT                                                         0x0

#define HWIO_GCC_BLSP1_QUP4_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f000)
#define HWIO_GCC_BLSP1_QUP4_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f000)
#define HWIO_GCC_BLSP1_QUP4_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP1_QUP4_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_BCR_ADDR, HWIO_GCC_BLSP1_QUP4_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_BCR_IN)
#define HWIO_GCC_BLSP1_QUP4_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP1_QUP4_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f004)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f004)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f008)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f008)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f00c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f00c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f010)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f010)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f014)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f014)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_M_BMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_M_M_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f018)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f018)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f01c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f01c)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_BLSP1_QUP4_SPI_APPS_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f020)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f020)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0001f024)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001f024)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP1_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP5_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00021000)
#define HWIO_GCC_BLSP1_QUP5_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021000)
#define HWIO_GCC_BLSP1_QUP5_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP1_QUP5_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_BCR_ADDR, HWIO_GCC_BLSP1_QUP5_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_BCR_IN)
#define HWIO_GCC_BLSP1_QUP5_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP1_QUP5_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00021004)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021004)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00021008)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021008)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002100c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002100c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00021010)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021010)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00021014)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021014)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_M_BMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_M_M_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00021018)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021018)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002101c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002101c)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_BLSP1_QUP5_SPI_APPS_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00021020)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021020)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00021024)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00021024)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP1_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP6_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00023000)
#define HWIO_GCC_BLSP1_QUP6_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023000)
#define HWIO_GCC_BLSP1_QUP6_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP1_QUP6_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_BCR_ADDR, HWIO_GCC_BLSP1_QUP6_BCR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_BCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_BCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_BCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_BCR_IN)
#define HWIO_GCC_BLSP1_QUP6_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP1_QUP6_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00023004)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023004)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00023008)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023008)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002300c)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002300c)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00023010)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023010)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00023014)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023014)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_M_BMSK                                                          0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_M_M_SHFT                                                           0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00023018)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023018)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002301c)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002301c)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_RMSK                                                            0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR, HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_BLSP1_QUP6_SPI_APPS_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00023020)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023020)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00023024)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00023024)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP1_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP2_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00025000)
#define HWIO_GCC_BLSP2_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025000)
#define HWIO_GCC_BLSP2_BCR_RMSK                                                                         0x1
#define HWIO_GCC_BLSP2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_BCR_ADDR, HWIO_GCC_BLSP2_BCR_RMSK)
#define HWIO_GCC_BLSP2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_BCR_ADDR,m,v,HWIO_GCC_BLSP2_BCR_IN)
#define HWIO_GCC_BLSP2_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_BLSP2_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_BLSP2_AHB_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00025004)
#define HWIO_GCC_BLSP2_AHB_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025004)
#define HWIO_GCC_BLSP2_AHB_CBCR_RMSK                                                             0xf000fff4
#define HWIO_GCC_BLSP2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_AHB_CBCR_ADDR, HWIO_GCC_BLSP2_AHB_CBCR_RMSK)
#define HWIO_GCC_BLSP2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_AHB_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_AHB_CBCR_IN)
#define HWIO_GCC_BLSP2_AHB_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_BLSP2_AHB_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_BLSP2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                    0x70000000
#define HWIO_GCC_BLSP2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                          0x1c
#define HWIO_GCC_BLSP2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                            0x8000
#define HWIO_GCC_BLSP2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                               0xf
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                               0x4000
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                  0xe
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                             0x2000
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                0xd
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                            0x1000
#define HWIO_GCC_BLSP2_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                               0xc
#define HWIO_GCC_BLSP2_AHB_CBCR_WAKEUP_BMSK                                                           0xf00
#define HWIO_GCC_BLSP2_AHB_CBCR_WAKEUP_SHFT                                                             0x8
#define HWIO_GCC_BLSP2_AHB_CBCR_SLEEP_BMSK                                                             0xf0
#define HWIO_GCC_BLSP2_AHB_CBCR_SLEEP_SHFT                                                              0x4
#define HWIO_GCC_BLSP2_AHB_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_BLSP2_AHB_CBCR_CLK_ARES_SHFT                                                           0x2

#define HWIO_GCC_BLSP2_SLEEP_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00025008)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00025008)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_RMSK                                                           0x80000004
#define HWIO_GCC_BLSP2_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_SLEEP_CBCR_ADDR, HWIO_GCC_BLSP2_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_SLEEP_CBCR_IN)
#define HWIO_GCC_BLSP2_SLEEP_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_BLSP2_SLEEP_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_BLSP2_SLEEP_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_BLSP2_SLEEP_CBCR_CLK_ARES_SHFT                                                         0x2

#define HWIO_GCC_BLSP2_QUP1_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00026000)
#define HWIO_GCC_BLSP2_QUP1_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026000)
#define HWIO_GCC_BLSP2_QUP1_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP2_QUP1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_BCR_ADDR, HWIO_GCC_BLSP2_QUP1_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_BCR_IN)
#define HWIO_GCC_BLSP2_QUP1_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP2_QUP1_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00026004)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026004)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00026008)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026008)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002600c)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002600c)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00026010)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026010)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00026014)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026014)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_M_BMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_M_M_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00026018)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026018)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002601c)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002601c)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_BLSP2_QUP1_SPI_APPS_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00026020)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026020)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00026024)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00026024)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP2_QUP1_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP2_UART1_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00027000)
#define HWIO_GCC_BLSP2_UART1_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027000)
#define HWIO_GCC_BLSP2_UART1_BCR_RMSK                                                                   0x1
#define HWIO_GCC_BLSP2_UART1_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_BCR_ADDR, HWIO_GCC_BLSP2_UART1_BCR_RMSK)
#define HWIO_GCC_BLSP2_UART1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_BCR_ADDR,m,v,HWIO_GCC_BLSP2_UART1_BCR_IN)
#define HWIO_GCC_BLSP2_UART1_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_BLSP2_UART1_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00027004)
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027004)
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_UART1_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART1_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BLSP2_UART1_APPS_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00027008)
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027008)
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_SIM_CBCR_ADDR, HWIO_GCC_BLSP2_UART1_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART1_SIM_CBCR_IN)
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BLSP2_UART1_SIM_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002700c)
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002700c)
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_RMSK                                                  0x800000f3
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ROOT_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ROOT_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_D_BMSK                                                0x80
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_D_SHFT                                                 0x7
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_N_BMSK                                                0x40
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_N_SHFT                                                 0x6
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_M_BMSK                                                0x20
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_M_SHFT                                                 0x5
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                         0x10
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                          0x4
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ROOT_EN_BMSK                                                 0x2
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_ROOT_EN_SHFT                                                 0x1
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_UPDATE_BMSK                                                  0x1
#define HWIO_GCC_BLSP2_UART1_APPS_CMD_RCGR_UPDATE_SHFT                                                  0x0

#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00027010)
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027010)
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_RMSK                                                      0x371f
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_MODE_BMSK                                                 0x3000
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_MODE_SHFT                                                    0xc
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_BLSP2_UART1_APPS_CFG_RCGR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_BLSP2_UART1_APPS_M_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00027014)
#define HWIO_GCC_BLSP2_UART1_APPS_M_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027014)
#define HWIO_GCC_BLSP2_UART1_APPS_M_RMSK                                                             0xffff
#define HWIO_GCC_BLSP2_UART1_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_M_ADDR, HWIO_GCC_BLSP2_UART1_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_UART1_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_UART1_APPS_M_IN)
#define HWIO_GCC_BLSP2_UART1_APPS_M_M_BMSK                                                           0xffff
#define HWIO_GCC_BLSP2_UART1_APPS_M_M_SHFT                                                              0x0

#define HWIO_GCC_BLSP2_UART1_APPS_N_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00027018)
#define HWIO_GCC_BLSP2_UART1_APPS_N_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00027018)
#define HWIO_GCC_BLSP2_UART1_APPS_N_RMSK                                                             0xffff
#define HWIO_GCC_BLSP2_UART1_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_N_ADDR, HWIO_GCC_BLSP2_UART1_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_UART1_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_UART1_APPS_N_IN)
#define HWIO_GCC_BLSP2_UART1_APPS_N_NOT_N_MINUS_M_BMSK                                               0xffff
#define HWIO_GCC_BLSP2_UART1_APPS_N_NOT_N_MINUS_M_SHFT                                                  0x0

#define HWIO_GCC_BLSP2_UART1_APPS_D_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002701c)
#define HWIO_GCC_BLSP2_UART1_APPS_D_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002701c)
#define HWIO_GCC_BLSP2_UART1_APPS_D_RMSK                                                             0xffff
#define HWIO_GCC_BLSP2_UART1_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_D_ADDR, HWIO_GCC_BLSP2_UART1_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_UART1_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART1_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_UART1_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART1_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_UART1_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART1_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_UART1_APPS_D_IN)
#define HWIO_GCC_BLSP2_UART1_APPS_D_NOT_2D_BMSK                                                      0xffff
#define HWIO_GCC_BLSP2_UART1_APPS_D_NOT_2D_SHFT                                                         0x0

#define HWIO_GCC_BLSP2_QUP2_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00028000)
#define HWIO_GCC_BLSP2_QUP2_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028000)
#define HWIO_GCC_BLSP2_QUP2_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP2_QUP2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_BCR_ADDR, HWIO_GCC_BLSP2_QUP2_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_BCR_IN)
#define HWIO_GCC_BLSP2_QUP2_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP2_QUP2_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00028004)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028004)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00028008)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028008)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002800c)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002800c)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00028010)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028010)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00028014)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028014)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_M_BMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_M_M_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00028018)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028018)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002801c)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002801c)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_BLSP2_QUP2_SPI_APPS_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00028020)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028020)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00028024)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00028024)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP2_QUP2_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP2_UART2_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00029000)
#define HWIO_GCC_BLSP2_UART2_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029000)
#define HWIO_GCC_BLSP2_UART2_BCR_RMSK                                                                   0x1
#define HWIO_GCC_BLSP2_UART2_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_BCR_ADDR, HWIO_GCC_BLSP2_UART2_BCR_RMSK)
#define HWIO_GCC_BLSP2_UART2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_BCR_ADDR,m,v,HWIO_GCC_BLSP2_UART2_BCR_IN)
#define HWIO_GCC_BLSP2_UART2_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_BLSP2_UART2_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00029004)
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029004)
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_UART2_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART2_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BLSP2_UART2_APPS_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00029008)
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029008)
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_SIM_CBCR_ADDR, HWIO_GCC_BLSP2_UART2_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART2_SIM_CBCR_IN)
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BLSP2_UART2_SIM_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002900c)
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002900c)
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_RMSK                                                  0x800000f3
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ROOT_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ROOT_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_D_BMSK                                                0x80
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_D_SHFT                                                 0x7
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_N_BMSK                                                0x40
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_N_SHFT                                                 0x6
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_M_BMSK                                                0x20
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_M_SHFT                                                 0x5
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                         0x10
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                          0x4
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ROOT_EN_BMSK                                                 0x2
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_ROOT_EN_SHFT                                                 0x1
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_UPDATE_BMSK                                                  0x1
#define HWIO_GCC_BLSP2_UART2_APPS_CMD_RCGR_UPDATE_SHFT                                                  0x0

#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00029010)
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029010)
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_RMSK                                                      0x371f
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_MODE_BMSK                                                 0x3000
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_MODE_SHFT                                                    0xc
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_BLSP2_UART2_APPS_CFG_RCGR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_BLSP2_UART2_APPS_M_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00029014)
#define HWIO_GCC_BLSP2_UART2_APPS_M_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029014)
#define HWIO_GCC_BLSP2_UART2_APPS_M_RMSK                                                             0xffff
#define HWIO_GCC_BLSP2_UART2_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_M_ADDR, HWIO_GCC_BLSP2_UART2_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_UART2_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_UART2_APPS_M_IN)
#define HWIO_GCC_BLSP2_UART2_APPS_M_M_BMSK                                                           0xffff
#define HWIO_GCC_BLSP2_UART2_APPS_M_M_SHFT                                                              0x0

#define HWIO_GCC_BLSP2_UART2_APPS_N_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00029018)
#define HWIO_GCC_BLSP2_UART2_APPS_N_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00029018)
#define HWIO_GCC_BLSP2_UART2_APPS_N_RMSK                                                             0xffff
#define HWIO_GCC_BLSP2_UART2_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_N_ADDR, HWIO_GCC_BLSP2_UART2_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_UART2_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_UART2_APPS_N_IN)
#define HWIO_GCC_BLSP2_UART2_APPS_N_NOT_N_MINUS_M_BMSK                                               0xffff
#define HWIO_GCC_BLSP2_UART2_APPS_N_NOT_N_MINUS_M_SHFT                                                  0x0

#define HWIO_GCC_BLSP2_UART2_APPS_D_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002901c)
#define HWIO_GCC_BLSP2_UART2_APPS_D_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002901c)
#define HWIO_GCC_BLSP2_UART2_APPS_D_RMSK                                                             0xffff
#define HWIO_GCC_BLSP2_UART2_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_D_ADDR, HWIO_GCC_BLSP2_UART2_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_UART2_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART2_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_UART2_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART2_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_UART2_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART2_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_UART2_APPS_D_IN)
#define HWIO_GCC_BLSP2_UART2_APPS_D_NOT_2D_BMSK                                                      0xffff
#define HWIO_GCC_BLSP2_UART2_APPS_D_NOT_2D_SHFT                                                         0x0

#define HWIO_GCC_BLSP2_QUP3_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a000)
#define HWIO_GCC_BLSP2_QUP3_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a000)
#define HWIO_GCC_BLSP2_QUP3_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP2_QUP3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_BCR_ADDR, HWIO_GCC_BLSP2_QUP3_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_BCR_IN)
#define HWIO_GCC_BLSP2_QUP3_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP2_QUP3_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a004)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a004)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a008)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a008)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a00c)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a00c)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a010)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a010)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a014)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a014)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_M_BMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_M_M_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a018)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a018)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a01c)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a01c)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_BLSP2_QUP3_SPI_APPS_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a020)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a020)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002a024)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002a024)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP2_QUP3_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP2_UART3_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b000)
#define HWIO_GCC_BLSP2_UART3_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b000)
#define HWIO_GCC_BLSP2_UART3_BCR_RMSK                                                                   0x1
#define HWIO_GCC_BLSP2_UART3_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_BCR_ADDR, HWIO_GCC_BLSP2_UART3_BCR_RMSK)
#define HWIO_GCC_BLSP2_UART3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_BCR_ADDR,m,v,HWIO_GCC_BLSP2_UART3_BCR_IN)
#define HWIO_GCC_BLSP2_UART3_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_BLSP2_UART3_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b004)
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b004)
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_UART3_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART3_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_BLSP2_UART3_APPS_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b008)
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b008)
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_SIM_CBCR_ADDR, HWIO_GCC_BLSP2_UART3_SIM_CBCR_RMSK)
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_SIM_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_SIM_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_SIM_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_UART3_SIM_CBCR_IN)
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BLSP2_UART3_SIM_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b00c)
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b00c)
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_RMSK                                                  0x800000f3
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ROOT_OFF_BMSK                                         0x80000000
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ROOT_OFF_SHFT                                               0x1f
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_D_BMSK                                                0x80
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_D_SHFT                                                 0x7
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_N_BMSK                                                0x40
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_N_SHFT                                                 0x6
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_M_BMSK                                                0x20
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_M_SHFT                                                 0x5
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                         0x10
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                          0x4
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ROOT_EN_BMSK                                                 0x2
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_ROOT_EN_SHFT                                                 0x1
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_UPDATE_BMSK                                                  0x1
#define HWIO_GCC_BLSP2_UART3_APPS_CMD_RCGR_UPDATE_SHFT                                                  0x0

#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b010)
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b010)
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_RMSK                                                      0x371f
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_MODE_BMSK                                                 0x3000
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_MODE_SHFT                                                    0xc
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_SRC_SEL_BMSK                                               0x700
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_SRC_SEL_SHFT                                                 0x8
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_SRC_DIV_BMSK                                                0x1f
#define HWIO_GCC_BLSP2_UART3_APPS_CFG_RCGR_SRC_DIV_SHFT                                                 0x0

#define HWIO_GCC_BLSP2_UART3_APPS_M_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b014)
#define HWIO_GCC_BLSP2_UART3_APPS_M_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b014)
#define HWIO_GCC_BLSP2_UART3_APPS_M_RMSK                                                             0xffff
#define HWIO_GCC_BLSP2_UART3_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_M_ADDR, HWIO_GCC_BLSP2_UART3_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_UART3_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_UART3_APPS_M_IN)
#define HWIO_GCC_BLSP2_UART3_APPS_M_M_BMSK                                                           0xffff
#define HWIO_GCC_BLSP2_UART3_APPS_M_M_SHFT                                                              0x0

#define HWIO_GCC_BLSP2_UART3_APPS_N_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b018)
#define HWIO_GCC_BLSP2_UART3_APPS_N_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b018)
#define HWIO_GCC_BLSP2_UART3_APPS_N_RMSK                                                             0xffff
#define HWIO_GCC_BLSP2_UART3_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_N_ADDR, HWIO_GCC_BLSP2_UART3_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_UART3_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_UART3_APPS_N_IN)
#define HWIO_GCC_BLSP2_UART3_APPS_N_NOT_N_MINUS_M_BMSK                                               0xffff
#define HWIO_GCC_BLSP2_UART3_APPS_N_NOT_N_MINUS_M_SHFT                                                  0x0

#define HWIO_GCC_BLSP2_UART3_APPS_D_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0002b01c)
#define HWIO_GCC_BLSP2_UART3_APPS_D_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002b01c)
#define HWIO_GCC_BLSP2_UART3_APPS_D_RMSK                                                             0xffff
#define HWIO_GCC_BLSP2_UART3_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_D_ADDR, HWIO_GCC_BLSP2_UART3_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_UART3_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_UART3_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_UART3_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_UART3_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_UART3_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_UART3_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_UART3_APPS_D_IN)
#define HWIO_GCC_BLSP2_UART3_APPS_D_NOT_2D_BMSK                                                      0xffff
#define HWIO_GCC_BLSP2_UART3_APPS_D_NOT_2D_SHFT                                                         0x0

#define HWIO_GCC_BLSP2_QUP4_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c000)
#define HWIO_GCC_BLSP2_QUP4_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c000)
#define HWIO_GCC_BLSP2_QUP4_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP2_QUP4_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_BCR_ADDR, HWIO_GCC_BLSP2_QUP4_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_BCR_IN)
#define HWIO_GCC_BLSP2_QUP4_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP2_QUP4_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c004)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c004)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c008)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c008)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c00c)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c00c)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c010)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c010)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c014)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c014)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_M_BMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_M_M_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c018)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c018)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c01c)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c01c)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_BLSP2_QUP4_SPI_APPS_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c020)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c020)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002c024)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002c024)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP2_QUP4_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP2_QUP5_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e000)
#define HWIO_GCC_BLSP2_QUP5_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e000)
#define HWIO_GCC_BLSP2_QUP5_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP2_QUP5_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_BCR_ADDR, HWIO_GCC_BLSP2_QUP5_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_BCR_IN)
#define HWIO_GCC_BLSP2_QUP5_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP2_QUP5_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e004)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e004)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e008)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e008)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e00c)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e00c)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e010)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e010)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e014)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e014)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_M_BMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_M_M_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e018)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e018)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e01c)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e01c)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_BLSP2_QUP5_SPI_APPS_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e020)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e020)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0002e024)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002e024)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP2_QUP5_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP2_QUP6_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00030000)
#define HWIO_GCC_BLSP2_QUP6_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_GCC_BLSP2_QUP6_BCR_RMSK                                                                    0x1
#define HWIO_GCC_BLSP2_QUP6_BCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_BCR_ADDR, HWIO_GCC_BLSP2_QUP6_BCR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_BCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_BCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_BCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_BCR_IN)
#define HWIO_GCC_BLSP2_QUP6_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_BLSP2_QUP6_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00030004)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030004)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00030008)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030008)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_ADDR, HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_IN)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003000c)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003000c)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_RMSK                                               0x800000f3
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_D_BMSK                                             0x80
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_D_SHFT                                              0x7
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_N_BMSK                                             0x40
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_N_SHFT                                              0x6
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_M_BMSK                                             0x20
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_M_SHFT                                              0x5
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00030010)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030010)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_RMSK                                                   0x371f
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_MODE_BMSK                                              0x3000
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_MODE_SHFT                                                 0xc
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00030014)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030014)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_ADDR, HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_RMSK)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_IN)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_M_BMSK                                                          0xff
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_M_M_SHFT                                                           0x0

#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00030018)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030018)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_ADDR, HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_RMSK)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_IN)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_NOT_N_MINUS_M_BMSK                                              0xff
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_N_NOT_N_MINUS_M_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003001c)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003001c)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_RMSK                                                            0xff
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_ADDR, HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_RMSK)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_IN)
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_NOT_2D_BMSK                                                     0xff
#define HWIO_GCC_BLSP2_QUP6_SPI_APPS_D_NOT_2D_SHFT                                                      0x0

#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00030020)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030020)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ADDR, HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00030024)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00030024)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_ADDR, HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_RMSK)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_ADDR,m,v,HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_IN)
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BLSP2_QUP6_I2C_APPS_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_PDM_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00033000)
#define HWIO_GCC_PDM_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033000)
#define HWIO_GCC_PDM_BCR_RMSK                                                                           0x1
#define HWIO_GCC_PDM_BCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_BCR_ADDR, HWIO_GCC_PDM_BCR_RMSK)
#define HWIO_GCC_PDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_BCR_ADDR, m)
#define HWIO_GCC_PDM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_BCR_ADDR,v)
#define HWIO_GCC_PDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_BCR_ADDR,m,v,HWIO_GCC_PDM_BCR_IN)
#define HWIO_GCC_PDM_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_PDM_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_PDM_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00033004)
#define HWIO_GCC_PDM_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033004)
#define HWIO_GCC_PDM_AHB_CBCR_RMSK                                                               0xf0008005
#define HWIO_GCC_PDM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_AHB_CBCR_ADDR, HWIO_GCC_PDM_AHB_CBCR_RMSK)
#define HWIO_GCC_PDM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PDM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PDM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_AHB_CBCR_ADDR,m,v,HWIO_GCC_PDM_AHB_CBCR_IN)
#define HWIO_GCC_PDM_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_PDM_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_PDM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_PDM_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_PDM_XO4_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00033008)
#define HWIO_GCC_PDM_XO4_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033008)
#define HWIO_GCC_PDM_XO4_CBCR_RMSK                                                               0x80030005
#define HWIO_GCC_PDM_XO4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM_XO4_CBCR_ADDR, HWIO_GCC_PDM_XO4_CBCR_RMSK)
#define HWIO_GCC_PDM_XO4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM_XO4_CBCR_ADDR, m)
#define HWIO_GCC_PDM_XO4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM_XO4_CBCR_ADDR,v)
#define HWIO_GCC_PDM_XO4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM_XO4_CBCR_ADDR,m,v,HWIO_GCC_PDM_XO4_CBCR_IN)
#define HWIO_GCC_PDM_XO4_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_PDM_XO4_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_PDM_XO4_CBCR_CLK_DIV_BMSK                                                          0x30000
#define HWIO_GCC_PDM_XO4_CBCR_CLK_DIV_SHFT                                                             0x10
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_PDM_XO4_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_PDM2_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0003300c)
#define HWIO_GCC_PDM2_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003300c)
#define HWIO_GCC_PDM2_CBCR_RMSK                                                                  0x80000005
#define HWIO_GCC_PDM2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CBCR_ADDR, HWIO_GCC_PDM2_CBCR_RMSK)
#define HWIO_GCC_PDM2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CBCR_ADDR, m)
#define HWIO_GCC_PDM2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CBCR_ADDR,v)
#define HWIO_GCC_PDM2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CBCR_ADDR,m,v,HWIO_GCC_PDM2_CBCR_IN)
#define HWIO_GCC_PDM2_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_PDM2_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_PDM2_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_PDM2_CBCR_CLK_ARES_SHFT                                                                0x2
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_PDM2_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_PDM2_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00033010)
#define HWIO_GCC_PDM2_CMD_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033010)
#define HWIO_GCC_PDM2_CMD_RCGR_RMSK                                                              0x80000013
#define HWIO_GCC_PDM2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CMD_RCGR_ADDR, HWIO_GCC_PDM2_CMD_RCGR_RMSK)
#define HWIO_GCC_PDM2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PDM2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PDM2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CMD_RCGR_ADDR,m,v,HWIO_GCC_PDM2_CMD_RCGR_IN)
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_OFF_SHFT                                                           0x1f
#define HWIO_GCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_PDM2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      0x4
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_PDM2_CMD_RCGR_ROOT_EN_SHFT                                                             0x1
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_PDM2_CMD_RCGR_UPDATE_SHFT                                                              0x0

#define HWIO_GCC_PDM2_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00033014)
#define HWIO_GCC_PDM2_CFG_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00033014)
#define HWIO_GCC_PDM2_CFG_RCGR_RMSK                                                                   0x71f
#define HWIO_GCC_PDM2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PDM2_CFG_RCGR_ADDR, HWIO_GCC_PDM2_CFG_RCGR_RMSK)
#define HWIO_GCC_PDM2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PDM2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PDM2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PDM2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PDM2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PDM2_CFG_RCGR_ADDR,m,v,HWIO_GCC_PDM2_CFG_RCGR_IN)
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_SEL_SHFT                                                             0x8
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_PDM2_CFG_RCGR_SRC_DIV_SHFT                                                             0x0

#define HWIO_GCC_PRNG_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00034000)
#define HWIO_GCC_PRNG_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034000)
#define HWIO_GCC_PRNG_BCR_RMSK                                                                          0x1
#define HWIO_GCC_PRNG_BCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_BCR_ADDR, HWIO_GCC_PRNG_BCR_RMSK)
#define HWIO_GCC_PRNG_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_BCR_ADDR, m)
#define HWIO_GCC_PRNG_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_BCR_ADDR,v)
#define HWIO_GCC_PRNG_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_BCR_ADDR,m,v,HWIO_GCC_PRNG_BCR_IN)
#define HWIO_GCC_PRNG_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_PRNG_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_PRNG_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00034004)
#define HWIO_GCC_PRNG_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00034004)
#define HWIO_GCC_PRNG_AHB_CBCR_RMSK                                                              0x80000004
#define HWIO_GCC_PRNG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PRNG_AHB_CBCR_ADDR, HWIO_GCC_PRNG_AHB_CBCR_RMSK)
#define HWIO_GCC_PRNG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PRNG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PRNG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PRNG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PRNG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRNG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PRNG_AHB_CBCR_IN)
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_PRNG_AHB_CBCR_CLK_ARES_SHFT                                                            0x2

#define HWIO_GCC_TSIF_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00036000)
#define HWIO_GCC_TSIF_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036000)
#define HWIO_GCC_TSIF_BCR_RMSK                                                                          0x1
#define HWIO_GCC_TSIF_BCR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_BCR_ADDR, HWIO_GCC_TSIF_BCR_RMSK)
#define HWIO_GCC_TSIF_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_BCR_ADDR, m)
#define HWIO_GCC_TSIF_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_BCR_ADDR,v)
#define HWIO_GCC_TSIF_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_BCR_ADDR,m,v,HWIO_GCC_TSIF_BCR_IN)
#define HWIO_GCC_TSIF_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_TSIF_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_TSIF_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00036004)
#define HWIO_GCC_TSIF_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036004)
#define HWIO_GCC_TSIF_AHB_CBCR_RMSK                                                              0xf000fff5
#define HWIO_GCC_TSIF_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_AHB_CBCR_ADDR, HWIO_GCC_TSIF_AHB_CBCR_RMSK)
#define HWIO_GCC_TSIF_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TSIF_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TSIF_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_AHB_CBCR_ADDR,m,v,HWIO_GCC_TSIF_AHB_CBCR_IN)
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_TSIF_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                     0x70000000
#define HWIO_GCC_TSIF_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                           0x1c
#define HWIO_GCC_TSIF_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                             0x8000
#define HWIO_GCC_TSIF_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                0xf
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_TSIF_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_TSIF_AHB_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_TSIF_AHB_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_TSIF_AHB_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_TSIF_AHB_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_TSIF_AHB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_TSIF_REF_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00036008)
#define HWIO_GCC_TSIF_REF_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036008)
#define HWIO_GCC_TSIF_REF_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_TSIF_REF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_CBCR_ADDR, HWIO_GCC_TSIF_REF_CBCR_RMSK)
#define HWIO_GCC_TSIF_REF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_CBCR_ADDR, m)
#define HWIO_GCC_TSIF_REF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_CBCR_ADDR,v)
#define HWIO_GCC_TSIF_REF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_CBCR_ADDR,m,v,HWIO_GCC_TSIF_REF_CBCR_IN)
#define HWIO_GCC_TSIF_REF_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_TSIF_REF_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_TSIF_REF_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_TSIF_REF_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_TSIF_REF_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_TSIF_REF_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0003600c)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003600c)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_RMSK                                                0x80000005
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR, HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_RMSK)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR, m)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR,v)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_ADDR,m,v,HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_IN)
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_ARES_SHFT                                              0x2
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_TSIF_INACTIVITY_TIMERS_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00036010)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036010)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_RMSK                                                          0x800000f3
#define HWIO_GCC_TSIF_REF_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR, HWIO_GCC_TSIF_REF_CMD_RCGR_RMSK)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR, m)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR,v)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_CMD_RCGR_ADDR,m,v,HWIO_GCC_TSIF_REF_CMD_RCGR_IN)
#define HWIO_GCC_TSIF_REF_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_TSIF_REF_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_D_BMSK                                                        0x80
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_D_SHFT                                                         0x7
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_N_BMSK                                                        0x40
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_N_SHFT                                                         0x6
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_M_BMSK                                                        0x20
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_M_SHFT                                                         0x5
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_TSIF_REF_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_TSIF_REF_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_TSIF_REF_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_TSIF_REF_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_TSIF_REF_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00036014)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036014)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_RMSK                                                              0x371f
#define HWIO_GCC_TSIF_REF_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR, HWIO_GCC_TSIF_REF_CFG_RCGR_RMSK)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR, m)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR,v)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_CFG_RCGR_ADDR,m,v,HWIO_GCC_TSIF_REF_CFG_RCGR_IN)
#define HWIO_GCC_TSIF_REF_CFG_RCGR_MODE_BMSK                                                         0x3000
#define HWIO_GCC_TSIF_REF_CFG_RCGR_MODE_SHFT                                                            0xc
#define HWIO_GCC_TSIF_REF_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_TSIF_REF_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_TSIF_REF_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_TSIF_REF_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_TSIF_REF_M_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00036018)
#define HWIO_GCC_TSIF_REF_M_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036018)
#define HWIO_GCC_TSIF_REF_M_RMSK                                                                       0xff
#define HWIO_GCC_TSIF_REF_M_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_M_ADDR, HWIO_GCC_TSIF_REF_M_RMSK)
#define HWIO_GCC_TSIF_REF_M_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_M_ADDR, m)
#define HWIO_GCC_TSIF_REF_M_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_M_ADDR,v)
#define HWIO_GCC_TSIF_REF_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_M_ADDR,m,v,HWIO_GCC_TSIF_REF_M_IN)
#define HWIO_GCC_TSIF_REF_M_M_BMSK                                                                     0xff
#define HWIO_GCC_TSIF_REF_M_M_SHFT                                                                      0x0

#define HWIO_GCC_TSIF_REF_N_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0003601c)
#define HWIO_GCC_TSIF_REF_N_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003601c)
#define HWIO_GCC_TSIF_REF_N_RMSK                                                                       0xff
#define HWIO_GCC_TSIF_REF_N_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_N_ADDR, HWIO_GCC_TSIF_REF_N_RMSK)
#define HWIO_GCC_TSIF_REF_N_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_N_ADDR, m)
#define HWIO_GCC_TSIF_REF_N_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_N_ADDR,v)
#define HWIO_GCC_TSIF_REF_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_N_ADDR,m,v,HWIO_GCC_TSIF_REF_N_IN)
#define HWIO_GCC_TSIF_REF_N_NOT_N_MINUS_M_BMSK                                                         0xff
#define HWIO_GCC_TSIF_REF_N_NOT_N_MINUS_M_SHFT                                                          0x0

#define HWIO_GCC_TSIF_REF_D_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00036020)
#define HWIO_GCC_TSIF_REF_D_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036020)
#define HWIO_GCC_TSIF_REF_D_RMSK                                                                       0xff
#define HWIO_GCC_TSIF_REF_D_IN          \
        in_dword_masked(HWIO_GCC_TSIF_REF_D_ADDR, HWIO_GCC_TSIF_REF_D_RMSK)
#define HWIO_GCC_TSIF_REF_D_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_REF_D_ADDR, m)
#define HWIO_GCC_TSIF_REF_D_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_REF_D_ADDR,v)
#define HWIO_GCC_TSIF_REF_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_REF_D_ADDR,m,v,HWIO_GCC_TSIF_REF_D_IN)
#define HWIO_GCC_TSIF_REF_D_NOT_2D_BMSK                                                                0xff
#define HWIO_GCC_TSIF_REF_D_NOT_2D_SHFT                                                                 0x0

#define HWIO_GCC_TCSR_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00037000)
#define HWIO_GCC_TCSR_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037000)
#define HWIO_GCC_TCSR_BCR_RMSK                                                                          0x1
#define HWIO_GCC_TCSR_BCR_IN          \
        in_dword_masked(HWIO_GCC_TCSR_BCR_ADDR, HWIO_GCC_TCSR_BCR_RMSK)
#define HWIO_GCC_TCSR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TCSR_BCR_ADDR, m)
#define HWIO_GCC_TCSR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TCSR_BCR_ADDR,v)
#define HWIO_GCC_TCSR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TCSR_BCR_ADDR,m,v,HWIO_GCC_TCSR_BCR_IN)
#define HWIO_GCC_TCSR_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_TCSR_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_TCSR_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00037004)
#define HWIO_GCC_TCSR_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00037004)
#define HWIO_GCC_TCSR_AHB_CBCR_RMSK                                                              0xf0008004
#define HWIO_GCC_TCSR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TCSR_AHB_CBCR_ADDR, HWIO_GCC_TCSR_AHB_CBCR_RMSK)
#define HWIO_GCC_TCSR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TCSR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TCSR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TCSR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TCSR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TCSR_AHB_CBCR_ADDR,m,v,HWIO_GCC_TCSR_AHB_CBCR_IN)
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                     0x70000000
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                           0x1c
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                             0x8000
#define HWIO_GCC_TCSR_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                0xf
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_TCSR_AHB_CBCR_CLK_ARES_SHFT                                                            0x2

#define HWIO_GCC_BOOT_ROM_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00038000)
#define HWIO_GCC_BOOT_ROM_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00038000)
#define HWIO_GCC_BOOT_ROM_BCR_RMSK                                                                      0x1
#define HWIO_GCC_BOOT_ROM_BCR_IN          \
        in_dword_masked(HWIO_GCC_BOOT_ROM_BCR_ADDR, HWIO_GCC_BOOT_ROM_BCR_RMSK)
#define HWIO_GCC_BOOT_ROM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BOOT_ROM_BCR_ADDR, m)
#define HWIO_GCC_BOOT_ROM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BOOT_ROM_BCR_ADDR,v)
#define HWIO_GCC_BOOT_ROM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BOOT_ROM_BCR_ADDR,m,v,HWIO_GCC_BOOT_ROM_BCR_IN)
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_BOOT_ROM_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00038004)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00038004)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_RMSK                                                          0xf000fff4
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR, HWIO_GCC_BOOT_ROM_AHB_CBCR_RMSK)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BOOT_ROM_AHB_CBCR_ADDR,m,v,HWIO_GCC_BOOT_ROM_AHB_CBCR_IN)
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_BOOT_ROM_AHB_CBCR_CLK_ARES_SHFT                                                        0x2

#define HWIO_GCC_MSG_RAM_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00039000)
#define HWIO_GCC_MSG_RAM_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039000)
#define HWIO_GCC_MSG_RAM_BCR_RMSK                                                                       0x1
#define HWIO_GCC_MSG_RAM_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSG_RAM_BCR_ADDR, HWIO_GCC_MSG_RAM_BCR_RMSK)
#define HWIO_GCC_MSG_RAM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSG_RAM_BCR_ADDR, m)
#define HWIO_GCC_MSG_RAM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSG_RAM_BCR_ADDR,v)
#define HWIO_GCC_MSG_RAM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSG_RAM_BCR_ADDR,m,v,HWIO_GCC_MSG_RAM_BCR_IN)
#define HWIO_GCC_MSG_RAM_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_MSG_RAM_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00039004)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00039004)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_RMSK                                                           0xf000fff4
#define HWIO_GCC_MSG_RAM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR, HWIO_GCC_MSG_RAM_AHB_CBCR_RMSK)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSG_RAM_AHB_CBCR_ADDR,m,v,HWIO_GCC_MSG_RAM_AHB_CBCR_IN)
#define HWIO_GCC_MSG_RAM_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_MSG_RAM_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_MSG_RAM_AHB_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_MSG_RAM_AHB_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_MSG_RAM_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_MSG_RAM_AHB_CBCR_CLK_ARES_SHFT                                                         0x2

#define HWIO_GCC_TLMM_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003a000)
#define HWIO_GCC_TLMM_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003a000)
#define HWIO_GCC_TLMM_BCR_RMSK                                                                          0x1
#define HWIO_GCC_TLMM_BCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_BCR_ADDR, HWIO_GCC_TLMM_BCR_RMSK)
#define HWIO_GCC_TLMM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_BCR_ADDR, m)
#define HWIO_GCC_TLMM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_BCR_ADDR,v)
#define HWIO_GCC_TLMM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_BCR_ADDR,m,v,HWIO_GCC_TLMM_BCR_IN)
#define HWIO_GCC_TLMM_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_TLMM_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0003a004)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003a004)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_RMSK                                                        0xf0008004
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR, HWIO_GCC_TLMM_NORTH_AHB_CBCR_RMSK)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_NORTH_AHB_CBCR_ADDR,m,v,HWIO_GCC_TLMM_NORTH_AHB_CBCR_IN)
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_TLMM_NORTH_AHB_CBCR_CLK_ARES_SHFT                                                      0x2

#define HWIO_GCC_TLMM_WEST_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003a008)
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003a008)
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_RMSK                                                         0xf0008004
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_WEST_AHB_CBCR_ADDR, HWIO_GCC_TLMM_WEST_AHB_CBCR_RMSK)
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_WEST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_WEST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_WEST_AHB_CBCR_ADDR,m,v,HWIO_GCC_TLMM_WEST_AHB_CBCR_IN)
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_TLMM_WEST_AHB_CBCR_CLK_ARES_SHFT                                                       0x2

#define HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003a00c)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003a00c)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_RMSK                                                         0xf0008004
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR, HWIO_GCC_TLMM_EAST_AHB_CBCR_RMSK)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_EAST_AHB_CBCR_ADDR,m,v,HWIO_GCC_TLMM_EAST_AHB_CBCR_IN)
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_TLMM_EAST_AHB_CBCR_CLK_ARES_SHFT                                                       0x2

#define HWIO_GCC_TLMM_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0003a010)
#define HWIO_GCC_TLMM_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003a010)
#define HWIO_GCC_TLMM_CBCR_RMSK                                                                  0x80000004
#define HWIO_GCC_TLMM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_TLMM_CBCR_ADDR, HWIO_GCC_TLMM_CBCR_RMSK)
#define HWIO_GCC_TLMM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_TLMM_CBCR_ADDR, m)
#define HWIO_GCC_TLMM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_TLMM_CBCR_ADDR,v)
#define HWIO_GCC_TLMM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TLMM_CBCR_ADDR,m,v,HWIO_GCC_TLMM_CBCR_IN)
#define HWIO_GCC_TLMM_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_TLMM_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_TLMM_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_TLMM_CBCR_CLK_ARES_SHFT                                                                0x2

#define HWIO_GCC_MPM_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0003b000)
#define HWIO_GCC_MPM_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003b000)
#define HWIO_GCC_MPM_BCR_RMSK                                                                           0x1
#define HWIO_GCC_MPM_BCR_IN          \
        in_dword_masked(HWIO_GCC_MPM_BCR_ADDR, HWIO_GCC_MPM_BCR_RMSK)
#define HWIO_GCC_MPM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_BCR_ADDR, m)
#define HWIO_GCC_MPM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MPM_BCR_ADDR,v)
#define HWIO_GCC_MPM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_BCR_ADDR,m,v,HWIO_GCC_MPM_BCR_IN)
#define HWIO_GCC_MPM_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_MPM_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_MPM_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003b008)
#define HWIO_GCC_MPM_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003b008)
#define HWIO_GCC_MPM_AHB_CBCR_RMSK                                                               0xf0008004
#define HWIO_GCC_MPM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MPM_AHB_CBCR_ADDR, HWIO_GCC_MPM_AHB_CBCR_RMSK)
#define HWIO_GCC_MPM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MPM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MPM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MPM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_AHB_CBCR_ADDR,m,v,HWIO_GCC_MPM_AHB_CBCR_IN)
#define HWIO_GCC_MPM_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_MPM_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_MPM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_MPM_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_MPM_AHB_CBCR_CLK_ARES_SHFT                                                             0x2

#define HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c000)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c000)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_RMSK                                                         0x80000004
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR, HWIO_GCC_RPM_PROC_HCLK_CBCR_RMSK)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR, m)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR,v)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_PROC_HCLK_CBCR_ADDR,m,v,HWIO_GCC_RPM_PROC_HCLK_CBCR_IN)
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_RPM_PROC_HCLK_CBCR_CLK_ARES_SHFT                                                       0x2

#define HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c004)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c004)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_RMSK                                                           0xf000fff4
#define HWIO_GCC_RPM_BUS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR, HWIO_GCC_RPM_BUS_AHB_CBCR_RMSK)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_BUS_AHB_CBCR_ADDR,m,v,HWIO_GCC_RPM_BUS_AHB_CBCR_IN)
#define HWIO_GCC_RPM_BUS_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_RPM_BUS_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_RPM_BUS_AHB_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_RPM_BUS_AHB_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_RPM_BUS_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_RPM_BUS_AHB_CBCR_CLK_ARES_SHFT                                                         0x2

#define HWIO_GCC_RPM_SLEEP_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c008)
#define HWIO_GCC_RPM_SLEEP_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c008)
#define HWIO_GCC_RPM_SLEEP_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_RPM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_SLEEP_CBCR_ADDR, HWIO_GCC_RPM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_RPM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_RPM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_RPM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_RPM_SLEEP_CBCR_IN)
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_RPM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_RPM_TIMER_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c00c)
#define HWIO_GCC_RPM_TIMER_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c00c)
#define HWIO_GCC_RPM_TIMER_CBCR_RMSK                                                             0x80000007
#define HWIO_GCC_RPM_TIMER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_TIMER_CBCR_ADDR, HWIO_GCC_RPM_TIMER_CBCR_RMSK)
#define HWIO_GCC_RPM_TIMER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_TIMER_CBCR_ADDR, m)
#define HWIO_GCC_RPM_TIMER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_TIMER_CBCR_ADDR,v)
#define HWIO_GCC_RPM_TIMER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_TIMER_CBCR_ADDR,m,v,HWIO_GCC_RPM_TIMER_CBCR_IN)
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_RPM_TIMER_CBCR_HW_CTL_BMSK                                                             0x2
#define HWIO_GCC_RPM_TIMER_CBCR_HW_CTL_SHFT                                                             0x1
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_RPM_TIMER_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c010)
#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c010)
#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_ADDR, HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_IN)
#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_RPM_MST_M2_CNOC_AHB_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c014)
#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c014)
#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_ADDR, HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_CNOC_MST_RPM_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_RPM_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c018)
#define HWIO_GCC_RPM_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c018)
#define HWIO_GCC_RPM_CMD_RCGR_RMSK                                                               0x800000f3
#define HWIO_GCC_RPM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CMD_RCGR_ADDR, HWIO_GCC_RPM_CMD_RCGR_RMSK)
#define HWIO_GCC_RPM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RPM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RPM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CMD_RCGR_ADDR,m,v,HWIO_GCC_RPM_CMD_RCGR_IN)
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_D_BMSK                                                             0x80
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_D_SHFT                                                              0x7
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_N_BMSK                                                             0x40
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_N_SHFT                                                              0x6
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_M_BMSK                                                             0x20
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_M_SHFT                                                              0x5
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_RPM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_RPM_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_RPM_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_RPM_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_RPM_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c01c)
#define HWIO_GCC_RPM_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c01c)
#define HWIO_GCC_RPM_CFG_RCGR_RMSK                                                                   0x371f
#define HWIO_GCC_RPM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RPM_CFG_RCGR_ADDR, HWIO_GCC_RPM_CFG_RCGR_RMSK)
#define HWIO_GCC_RPM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RPM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RPM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CFG_RCGR_ADDR,m,v,HWIO_GCC_RPM_CFG_RCGR_IN)
#define HWIO_GCC_RPM_CFG_RCGR_MODE_BMSK                                                              0x3000
#define HWIO_GCC_RPM_CFG_RCGR_MODE_SHFT                                                                 0xc
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_RPM_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_RPM_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_RPM_M_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c020)
#define HWIO_GCC_RPM_M_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c020)
#define HWIO_GCC_RPM_M_RMSK                                                                          0xffff
#define HWIO_GCC_RPM_M_IN          \
        in_dword_masked(HWIO_GCC_RPM_M_ADDR, HWIO_GCC_RPM_M_RMSK)
#define HWIO_GCC_RPM_M_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_M_ADDR, m)
#define HWIO_GCC_RPM_M_OUT(v)      \
        out_dword(HWIO_GCC_RPM_M_ADDR,v)
#define HWIO_GCC_RPM_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_M_ADDR,m,v,HWIO_GCC_RPM_M_IN)
#define HWIO_GCC_RPM_M_M_BMSK                                                                        0xffff
#define HWIO_GCC_RPM_M_M_SHFT                                                                           0x0

#define HWIO_GCC_RPM_N_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c024)
#define HWIO_GCC_RPM_N_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c024)
#define HWIO_GCC_RPM_N_RMSK                                                                          0xffff
#define HWIO_GCC_RPM_N_IN          \
        in_dword_masked(HWIO_GCC_RPM_N_ADDR, HWIO_GCC_RPM_N_RMSK)
#define HWIO_GCC_RPM_N_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_N_ADDR, m)
#define HWIO_GCC_RPM_N_OUT(v)      \
        out_dword(HWIO_GCC_RPM_N_ADDR,v)
#define HWIO_GCC_RPM_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_N_ADDR,m,v,HWIO_GCC_RPM_N_IN)
#define HWIO_GCC_RPM_N_NOT_N_MINUS_M_BMSK                                                            0xffff
#define HWIO_GCC_RPM_N_NOT_N_MINUS_M_SHFT                                                               0x0

#define HWIO_GCC_RPM_D_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c028)
#define HWIO_GCC_RPM_D_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c028)
#define HWIO_GCC_RPM_D_RMSK                                                                          0xffff
#define HWIO_GCC_RPM_D_IN          \
        in_dword_masked(HWIO_GCC_RPM_D_ADDR, HWIO_GCC_RPM_D_RMSK)
#define HWIO_GCC_RPM_D_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_D_ADDR, m)
#define HWIO_GCC_RPM_D_OUT(v)      \
        out_dword(HWIO_GCC_RPM_D_ADDR,v)
#define HWIO_GCC_RPM_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_D_ADDR,m,v,HWIO_GCC_RPM_D_IN)
#define HWIO_GCC_RPM_D_NOT_2D_BMSK                                                                   0xffff
#define HWIO_GCC_RPM_D_NOT_2D_SHFT                                                                      0x0

#define HWIO_GCC_SEC_CTRL_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d000)
#define HWIO_GCC_SEC_CTRL_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d000)
#define HWIO_GCC_SEC_CTRL_BCR_RMSK                                                                      0x1
#define HWIO_GCC_SEC_CTRL_BCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BCR_ADDR, HWIO_GCC_SEC_CTRL_BCR_RMSK)
#define HWIO_GCC_SEC_CTRL_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_BCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_BCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_BCR_IN)
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_SEC_CTRL_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d004)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d004)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_RMSK                                                          0x80007ff5
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR, HWIO_GCC_SEC_CTRL_ACC_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_ACC_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_ACC_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SEC_CTRL_ACC_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d008)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d008)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_RMSK                                                          0xf0008005
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR, HWIO_GCC_SEC_CTRL_AHB_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_AHB_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_AHB_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SEC_CTRL_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SEC_CTRL_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d00c)
#define HWIO_GCC_SEC_CTRL_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d00c)
#define HWIO_GCC_SEC_CTRL_CBCR_RMSK                                                              0x80007ff5
#define HWIO_GCC_SEC_CTRL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CBCR_ADDR, HWIO_GCC_SEC_CTRL_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_SEC_CTRL_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_SEC_CTRL_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_SEC_CTRL_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SEC_CTRL_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d010)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d010)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR, HWIO_GCC_SEC_CTRL_SENSE_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_SENSE_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_SENSE_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SEC_CTRL_SENSE_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003d014)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003d014)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_RMSK                                               0x80000005
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR, HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_RMSK)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_ADDR,m,v,HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_IN)
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ARES_BMSK                                             0x4
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ARES_SHFT                                             0x2
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_SEC_CTRL_BOOT_ROM_PATCH_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_ACC_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e000)
#define HWIO_GCC_ACC_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e000)
#define HWIO_GCC_ACC_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_ACC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ACC_CMD_RCGR_ADDR, HWIO_GCC_ACC_CMD_RCGR_RMSK)
#define HWIO_GCC_ACC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_ACC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ACC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_ACC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_CMD_RCGR_ADDR,m,v,HWIO_GCC_ACC_CMD_RCGR_IN)
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_ACC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_ACC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_ACC_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_ACC_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_ACC_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e004)
#define HWIO_GCC_ACC_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e004)
#define HWIO_GCC_ACC_CFG_RCGR_RMSK                                                                    0x71f
#define HWIO_GCC_ACC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_ACC_CFG_RCGR_ADDR, HWIO_GCC_ACC_CFG_RCGR_RMSK)
#define HWIO_GCC_ACC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_ACC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_ACC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_ACC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_CFG_RCGR_ADDR,m,v,HWIO_GCC_ACC_CFG_RCGR_IN)
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_ACC_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_ACC_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e018)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e018)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR, HWIO_GCC_SEC_CTRL_CMD_RCGR_RMSK)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CMD_RCGR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CMD_RCGR_IN)
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_SEC_CTRL_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e01c)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e01c)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR, HWIO_GCC_SEC_CTRL_CFG_RCGR_RMSK)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SEC_CTRL_CFG_RCGR_ADDR,m,v,HWIO_GCC_SEC_CTRL_CFG_RCGR_IN)
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_SEC_CTRL_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_SPMI_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f000)
#define HWIO_GCC_SPMI_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f000)
#define HWIO_GCC_SPMI_BCR_RMSK                                                                          0x1
#define HWIO_GCC_SPMI_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_BCR_ADDR, HWIO_GCC_SPMI_BCR_RMSK)
#define HWIO_GCC_SPMI_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_BCR_ADDR, m)
#define HWIO_GCC_SPMI_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_BCR_ADDR,v)
#define HWIO_GCC_SPMI_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_BCR_ADDR,m,v,HWIO_GCC_SPMI_BCR_IN)
#define HWIO_GCC_SPMI_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_SPMI_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_SPMI_SER_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f004)
#define HWIO_GCC_SPMI_SER_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f004)
#define HWIO_GCC_SPMI_SER_CBCR_RMSK                                                              0x80007ff5
#define HWIO_GCC_SPMI_SER_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CBCR_ADDR, HWIO_GCC_SPMI_SER_CBCR_RMSK)
#define HWIO_GCC_SPMI_SER_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CBCR_ADDR,m,v,HWIO_GCC_SPMI_SER_CBCR_IN)
#define HWIO_GCC_SPMI_SER_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SPMI_SER_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_SPMI_SER_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_SPMI_SER_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_SPMI_SER_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SPMI_SER_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f008)
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f008)
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_RMSK                                                         0xf0008004
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_CNOC_AHB_CBCR_ADDR, HWIO_GCC_SPMI_CNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_CNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_CNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_CNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPMI_CNOC_AHB_CBCR_IN)
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_SPMI_CNOC_AHB_CBCR_CLK_ARES_SHFT                                                       0x2

#define HWIO_GCC_SPMI_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f00c)
#define HWIO_GCC_SPMI_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f00c)
#define HWIO_GCC_SPMI_AHB_CBCR_RMSK                                                              0x80007ff5
#define HWIO_GCC_SPMI_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CBCR_ADDR, HWIO_GCC_SPMI_AHB_CBCR_RMSK)
#define HWIO_GCC_SPMI_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CBCR_IN)
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                0x4000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                   0xe
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                              0x2000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                 0xd
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                             0x1000
#define HWIO_GCC_SPMI_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                0xc
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_BMSK                                                            0xf00
#define HWIO_GCC_SPMI_AHB_CBCR_WAKEUP_SHFT                                                              0x8
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_BMSK                                                              0xf0
#define HWIO_GCC_SPMI_AHB_CBCR_SLEEP_SHFT                                                               0x4
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_SPMI_AHB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f010)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f010)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_SPMI_SER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR, HWIO_GCC_SPMI_SER_CMD_RCGR_RMSK)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CMD_RCGR_ADDR,m,v,HWIO_GCC_SPMI_SER_CMD_RCGR_IN)
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SPMI_SER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_SPMI_SER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_SPMI_SER_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_SPMI_SER_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_SPMI_SER_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f014)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f014)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_SPMI_SER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR, HWIO_GCC_SPMI_SER_CFG_RCGR_RMSK)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_SER_CFG_RCGR_ADDR,m,v,HWIO_GCC_SPMI_SER_CFG_RCGR_IN)
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_SPMI_SER_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f028)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f028)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR, HWIO_GCC_SPMI_AHB_CMD_RCGR_RMSK)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CMD_RCGR_IN)
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_SPMI_AHB_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0003f02c)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003f02c)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR, HWIO_GCC_SPMI_AHB_CFG_RCGR_RMSK)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPMI_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCC_SPMI_AHB_CFG_RCGR_IN)
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_SPMI_AHB_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_SPDM_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00040000)
#define HWIO_GCC_SPDM_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00040000)
#define HWIO_GCC_SPDM_BCR_RMSK                                                                          0x1
#define HWIO_GCC_SPDM_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_BCR_ADDR, HWIO_GCC_SPDM_BCR_RMSK)
#define HWIO_GCC_SPDM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_BCR_ADDR, m)
#define HWIO_GCC_SPDM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_BCR_ADDR,v)
#define HWIO_GCC_SPDM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_BCR_ADDR,m,v,HWIO_GCC_SPDM_BCR_IN)
#define HWIO_GCC_SPDM_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_SPDM_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00040004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00040004)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_RMSK                                                          0xf0008005
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR, HWIO_GCC_SPDM_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPDM_CFG_AHB_CBCR_IN)
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SPDM_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00040008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00040008)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR, HWIO_GCC_SPDM_MSTR_AHB_CBCR_RMSK)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_MSTR_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPDM_MSTR_AHB_CBCR_IN)
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SPDM_MSTR_AHB_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SPDM_FF_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004000c)
#define HWIO_GCC_SPDM_FF_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004000c)
#define HWIO_GCC_SPDM_FF_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_SPDM_FF_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_FF_CBCR_ADDR, HWIO_GCC_SPDM_FF_CBCR_RMSK)
#define HWIO_GCC_SPDM_FF_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_FF_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_FF_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_FF_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_FF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_FF_CBCR_ADDR,m,v,HWIO_GCC_SPDM_FF_CBCR_IN)
#define HWIO_GCC_SPDM_FF_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SPDM_FF_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SPDM_FF_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00040010)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00040010)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR, HWIO_GCC_SPDM_BIMC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_BIMC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_BIMC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SPDM_BIMC_CY_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00040014)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00040014)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR, HWIO_GCC_SPDM_SNOC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_SNOC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_SNOC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SPDM_SNOC_CY_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00040018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00040018)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR, HWIO_GCC_SPDM_DEBUG_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_DEBUG_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_DEBUG_CY_CBCR_IN)
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SPDM_DEBUG_CY_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004001c)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004001c)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR, HWIO_GCC_SPDM_PNOC_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_PNOC_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_PNOC_CY_CBCR_IN)
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SPDM_PNOC_CY_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00040020)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00040020)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_RMSK                                                           0x80000005
#define HWIO_GCC_SPDM_RPM_CY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR, HWIO_GCC_SPDM_RPM_CY_CBCR_RMSK)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR, m)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR,v)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPDM_RPM_CY_CBCR_ADDR,m,v,HWIO_GCC_SPDM_RPM_CY_CBCR_IN)
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_SPDM_RPM_CY_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_CE1_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00041000)
#define HWIO_GCC_CE1_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041000)
#define HWIO_GCC_CE1_BCR_RMSK                                                                           0x1
#define HWIO_GCC_CE1_BCR_IN          \
        in_dword_masked(HWIO_GCC_CE1_BCR_ADDR, HWIO_GCC_CE1_BCR_RMSK)
#define HWIO_GCC_CE1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_BCR_ADDR, m)
#define HWIO_GCC_CE1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_BCR_ADDR,v)
#define HWIO_GCC_CE1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_BCR_ADDR,m,v,HWIO_GCC_CE1_BCR_IN)
#define HWIO_GCC_CE1_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_CE1_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_CE1_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00041004)
#define HWIO_GCC_CE1_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041004)
#define HWIO_GCC_CE1_CBCR_RMSK                                                                   0x80007ff4
#define HWIO_GCC_CE1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE1_CBCR_ADDR, HWIO_GCC_CE1_CBCR_RMSK)
#define HWIO_GCC_CE1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_CBCR_ADDR, m)
#define HWIO_GCC_CE1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_CBCR_ADDR,v)
#define HWIO_GCC_CE1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_CBCR_ADDR,m,v,HWIO_GCC_CE1_CBCR_IN)
#define HWIO_GCC_CE1_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_CE1_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_CORE_ON_SHFT                                                        0xe
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                      0xd
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_CE1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                     0xc
#define HWIO_GCC_CE1_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_CE1_CBCR_WAKEUP_SHFT                                                                   0x8
#define HWIO_GCC_CE1_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_CE1_CBCR_SLEEP_SHFT                                                                    0x4
#define HWIO_GCC_CE1_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_CE1_CBCR_CLK_ARES_SHFT                                                                 0x2

#define HWIO_GCC_CE1_AXI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00041008)
#define HWIO_GCC_CE1_AXI_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041008)
#define HWIO_GCC_CE1_AXI_CBCR_RMSK                                                               0x80000004
#define HWIO_GCC_CE1_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE1_AXI_CBCR_ADDR, HWIO_GCC_CE1_AXI_CBCR_RMSK)
#define HWIO_GCC_CE1_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_AXI_CBCR_ADDR, m)
#define HWIO_GCC_CE1_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_AXI_CBCR_ADDR,v)
#define HWIO_GCC_CE1_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_AXI_CBCR_ADDR,m,v,HWIO_GCC_CE1_AXI_CBCR_IN)
#define HWIO_GCC_CE1_AXI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_CE1_AXI_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_CE1_AXI_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_CE1_AXI_CBCR_CLK_ARES_SHFT                                                             0x2

#define HWIO_GCC_CE1_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004100c)
#define HWIO_GCC_CE1_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004100c)
#define HWIO_GCC_CE1_AHB_CBCR_RMSK                                                               0xf0008004
#define HWIO_GCC_CE1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CE1_AHB_CBCR_ADDR, HWIO_GCC_CE1_AHB_CBCR_RMSK)
#define HWIO_GCC_CE1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CE1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CE1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_AHB_CBCR_ADDR,m,v,HWIO_GCC_CE1_AHB_CBCR_IN)
#define HWIO_GCC_CE1_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_CE1_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_CE1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_CE1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_CE1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_CE1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_CE1_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_CE1_AHB_CBCR_CLK_ARES_SHFT                                                             0x2

#define HWIO_GCC_CE1_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00041010)
#define HWIO_GCC_CE1_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041010)
#define HWIO_GCC_CE1_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_CE1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CE1_CMD_RCGR_ADDR, HWIO_GCC_CE1_CMD_RCGR_RMSK)
#define HWIO_GCC_CE1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_CMD_RCGR_ADDR, m)
#define HWIO_GCC_CE1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_CMD_RCGR_ADDR,v)
#define HWIO_GCC_CE1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_CMD_RCGR_ADDR,m,v,HWIO_GCC_CE1_CMD_RCGR_IN)
#define HWIO_GCC_CE1_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_CE1_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_CE1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_CE1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_CE1_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_CE1_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_CE1_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_CE1_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_CE1_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00041014)
#define HWIO_GCC_CE1_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00041014)
#define HWIO_GCC_CE1_CFG_RCGR_RMSK                                                                    0x71f
#define HWIO_GCC_CE1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_CE1_CFG_RCGR_ADDR, HWIO_GCC_CE1_CFG_RCGR_RMSK)
#define HWIO_GCC_CE1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_CE1_CFG_RCGR_ADDR, m)
#define HWIO_GCC_CE1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_CE1_CFG_RCGR_ADDR,v)
#define HWIO_GCC_CE1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CE1_CFG_RCGR_ADDR,m,v,HWIO_GCC_CE1_CFG_RCGR_IN)
#define HWIO_GCC_CE1_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_CE1_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_CE1_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_CE1_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_GCC_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00043000)
#define HWIO_GCC_GCC_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043000)
#define HWIO_GCC_GCC_AHB_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_GCC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_AHB_CBCR_ADDR, HWIO_GCC_GCC_AHB_CBCR_RMSK)
#define HWIO_GCC_GCC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_GCC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_GCC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_AHB_CBCR_ADDR,m,v,HWIO_GCC_GCC_AHB_CBCR_IN)
#define HWIO_GCC_GCC_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_GCC_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_GCC_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_GCC_XO_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00043004)
#define HWIO_GCC_GCC_XO_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043004)
#define HWIO_GCC_GCC_XO_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_GCC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_CBCR_ADDR, HWIO_GCC_GCC_XO_CBCR_RMSK)
#define HWIO_GCC_GCC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_CBCR_ADDR, m)
#define HWIO_GCC_GCC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_CBCR_ADDR,v)
#define HWIO_GCC_GCC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_CBCR_ADDR,m,v,HWIO_GCC_GCC_XO_CBCR_IN)
#define HWIO_GCC_GCC_XO_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_GCC_XO_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_GCC_XO_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_GCC_XO_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_GCC_XO_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_GCC_XO_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00043008)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043008)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_RMSK                                                           0x800f0005
#define HWIO_GCC_GCC_XO_DIV4_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR, HWIO_GCC_GCC_XO_DIV4_CBCR_RMSK)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR, m)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR,v)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_DIV4_CBCR_ADDR,m,v,HWIO_GCC_GCC_XO_DIV4_CBCR_IN)
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_DIV_BMSK                                                      0xf0000
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_DIV_SHFT                                                         0x10
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_GCC_XO_DIV4_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004300c)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004300c)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR, HWIO_GCC_GCC_IM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_IM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_GCC_IM_SLEEP_CBCR_IN)
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_GCC_IM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00043014)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043014)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_RMSK                                                         0x80000013
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR, HWIO_GCC_GCC_SLEEP_CMD_RCGR_RMSK)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SLEEP_CMD_RCGR_ADDR,m,v,HWIO_GCC_GCC_SLEEP_CMD_RCGR_IN)
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_GCC_GCC_SLEEP_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_GCC_GCC_SLEEP_CFG_RCGR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00043018)
#define HWIO_GCC_GCC_SLEEP_CFG_RCGR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043018)
#define HWIO_GCC_GCC_SLEEP_CFG_RCGR_RMSK                                                              0x71f
#define HWIO_GCC_GCC_SLEEP_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GCC_SLEEP_CFG_RCGR_ADDR, HWIO_GCC_GCC_SLEEP_CFG_RCGR_RMSK)
#define HWIO_GCC_GCC_SLEEP_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SLEEP_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GCC_SLEEP_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SLEEP_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GCC_SLEEP_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SLEEP_CFG_RCGR_ADDR,m,v,HWIO_GCC_GCC_SLEEP_CFG_RCGR_IN)
#define HWIO_GCC_GCC_SLEEP_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_GCC_GCC_SLEEP_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_GCC_GCC_SLEEP_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_GCC_GCC_SLEEP_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_GCC_GCC_XO_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004302c)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004302c)
#define HWIO_GCC_GCC_XO_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_GCC_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR, HWIO_GCC_GCC_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_GCC_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GCC_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_GCC_XO_CMD_RCGR_IN)
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_GCC_XO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_GCC_XO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_GCC_XO_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_GCC_XO_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_GCC_XO_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_GCC_XO_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00043030)
#define HWIO_GCC_GCC_XO_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00043030)
#define HWIO_GCC_GCC_XO_CFG_RCGR_RMSK                                                                 0x71f
#define HWIO_GCC_GCC_XO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GCC_XO_CFG_RCGR_ADDR, HWIO_GCC_GCC_XO_CFG_RCGR_RMSK)
#define HWIO_GCC_GCC_XO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_XO_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GCC_XO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GCC_XO_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GCC_XO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_XO_CFG_RCGR_ADDR,m,v,HWIO_GCC_GCC_XO_CFG_RCGR_IN)
#define HWIO_GCC_GCC_XO_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_GCC_XO_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_GCC_XO_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_GCC_XO_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_BIMC_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00044000)
#define HWIO_GCC_BIMC_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044000)
#define HWIO_GCC_BIMC_BCR_RMSK                                                                          0x1
#define HWIO_GCC_BIMC_BCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_BCR_ADDR, HWIO_GCC_BIMC_BCR_RMSK)
#define HWIO_GCC_BIMC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_BCR_ADDR, m)
#define HWIO_GCC_BIMC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_BCR_ADDR,v)
#define HWIO_GCC_BIMC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_BCR_ADDR,m,v,HWIO_GCC_BIMC_BCR_IN)
#define HWIO_GCC_BIMC_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_BIMC_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_BIMC_GDSCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00044004)
#define HWIO_GCC_BIMC_GDSCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044004)
#define HWIO_GCC_BIMC_GDSCR_RMSK                                                                 0xf8ffffff
#define HWIO_GCC_BIMC_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_GDSCR_ADDR, HWIO_GCC_BIMC_GDSCR_RMSK)
#define HWIO_GCC_BIMC_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_GDSCR_ADDR, m)
#define HWIO_GCC_BIMC_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_GDSCR_ADDR,v)
#define HWIO_GCC_BIMC_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_GDSCR_ADDR,m,v,HWIO_GCC_BIMC_GDSCR_IN)
#define HWIO_GCC_BIMC_GDSCR_PWR_ON_BMSK                                                          0x80000000
#define HWIO_GCC_BIMC_GDSCR_PWR_ON_SHFT                                                                0x1f
#define HWIO_GCC_BIMC_GDSCR_GDSC_STATE_BMSK                                                      0x78000000
#define HWIO_GCC_BIMC_GDSCR_GDSC_STATE_SHFT                                                            0x1b
#define HWIO_GCC_BIMC_GDSCR_EN_REST_WAIT_BMSK                                                      0xf00000
#define HWIO_GCC_BIMC_GDSCR_EN_REST_WAIT_SHFT                                                          0x14
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_WAIT_BMSK                                                        0xf0000
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_WAIT_SHFT                                                           0x10
#define HWIO_GCC_BIMC_GDSCR_CLK_DIS_WAIT_BMSK                                                        0xf000
#define HWIO_GCC_BIMC_GDSCR_CLK_DIS_WAIT_SHFT                                                           0xc
#define HWIO_GCC_BIMC_GDSCR_RETAIN_FF_ENABLE_BMSK                                                     0x800
#define HWIO_GCC_BIMC_GDSCR_RETAIN_FF_ENABLE_SHFT                                                       0xb
#define HWIO_GCC_BIMC_GDSCR_RESTORE_BMSK                                                              0x400
#define HWIO_GCC_BIMC_GDSCR_RESTORE_SHFT                                                                0xa
#define HWIO_GCC_BIMC_GDSCR_SAVE_BMSK                                                                 0x200
#define HWIO_GCC_BIMC_GDSCR_SAVE_SHFT                                                                   0x9
#define HWIO_GCC_BIMC_GDSCR_RETAIN_BMSK                                                               0x100
#define HWIO_GCC_BIMC_GDSCR_RETAIN_SHFT                                                                 0x8
#define HWIO_GCC_BIMC_GDSCR_EN_REST_BMSK                                                               0x80
#define HWIO_GCC_BIMC_GDSCR_EN_REST_SHFT                                                                0x7
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_BMSK                                                                0x40
#define HWIO_GCC_BIMC_GDSCR_EN_FEW_SHFT                                                                 0x6
#define HWIO_GCC_BIMC_GDSCR_CLAMP_IO_BMSK                                                              0x20
#define HWIO_GCC_BIMC_GDSCR_CLAMP_IO_SHFT                                                               0x5
#define HWIO_GCC_BIMC_GDSCR_CLK_DISABLE_BMSK                                                           0x10
#define HWIO_GCC_BIMC_GDSCR_CLK_DISABLE_SHFT                                                            0x4
#define HWIO_GCC_BIMC_GDSCR_PD_ARES_BMSK                                                                0x8
#define HWIO_GCC_BIMC_GDSCR_PD_ARES_SHFT                                                                0x3
#define HWIO_GCC_BIMC_GDSCR_SW_OVERRIDE_BMSK                                                            0x4
#define HWIO_GCC_BIMC_GDSCR_SW_OVERRIDE_SHFT                                                            0x2
#define HWIO_GCC_BIMC_GDSCR_HW_CONTROL_BMSK                                                             0x2
#define HWIO_GCC_BIMC_GDSCR_HW_CONTROL_SHFT                                                             0x1
#define HWIO_GCC_BIMC_GDSCR_SW_COLLAPSE_BMSK                                                            0x1
#define HWIO_GCC_BIMC_GDSCR_SW_COLLAPSE_SHFT                                                            0x0

#define HWIO_GCC_BIMC_XO_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00044008)
#define HWIO_GCC_BIMC_XO_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044008)
#define HWIO_GCC_BIMC_XO_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_BIMC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_XO_CBCR_ADDR, HWIO_GCC_BIMC_XO_CBCR_RMSK)
#define HWIO_GCC_BIMC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_XO_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_XO_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_XO_CBCR_ADDR,m,v,HWIO_GCC_BIMC_XO_CBCR_IN)
#define HWIO_GCC_BIMC_XO_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_BIMC_XO_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_BIMC_XO_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004400c)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004400c)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_RMSK                                                          0xf0008005
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR, HWIO_GCC_BIMC_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_BIMC_CFG_AHB_CBCR_IN)
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_BIMC_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_BIMC_SLEEP_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00044010)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044010)
#define HWIO_GCC_BIMC_SLEEP_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_BIMC_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR, HWIO_GCC_BIMC_SLEEP_CBCR_RMSK)
#define HWIO_GCC_BIMC_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_BIMC_SLEEP_CBCR_IN)
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_BIMC_SLEEP_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00044014)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044014)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR, HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BIMC_SYSNOC_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_BIMC_CBCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00044018)
#define HWIO_GCC_BIMC_CBCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044018)
#define HWIO_GCC_BIMC_CBCR_RMSK                                                                  0x80000005
#define HWIO_GCC_BIMC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CBCR_ADDR, HWIO_GCC_BIMC_CBCR_RMSK)
#define HWIO_GCC_BIMC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CBCR_ADDR,m,v,HWIO_GCC_BIMC_CBCR_IN)
#define HWIO_GCC_BIMC_CBCR_CLK_OFF_BMSK                                                          0x80000000
#define HWIO_GCC_BIMC_CBCR_CLK_OFF_SHFT                                                                0x1f
#define HWIO_GCC_BIMC_CBCR_CLK_ARES_BMSK                                                                0x4
#define HWIO_GCC_BIMC_CBCR_CLK_ARES_SHFT                                                                0x2
#define HWIO_GCC_BIMC_CBCR_CLK_ENABLE_BMSK                                                              0x1
#define HWIO_GCC_BIMC_CBCR_CLK_ENABLE_SHFT                                                              0x0

#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0004401c)
#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004401c)
#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_ADDR, HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BIMC_MSS_Q6_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_BIMC_AT_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00044020)
#define HWIO_GCC_BIMC_AT_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044020)
#define HWIO_GCC_BIMC_AT_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_BIMC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_AT_CBCR_ADDR, HWIO_GCC_BIMC_AT_CBCR_RMSK)
#define HWIO_GCC_BIMC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_AT_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_AT_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_AT_CBCR_ADDR,m,v,HWIO_GCC_BIMC_AT_CBCR_IN)
#define HWIO_GCC_BIMC_AT_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_BIMC_AT_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_BIMC_AT_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_BIMC_AT_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_BIMC_AT_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_BIMC_AT_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00044024)
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044024)
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_RMSK                                                    0xf0008007
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_ADDR, HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                           0x70000000
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                 0x1c
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                   0x8000
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                      0xf
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_HW_CTL_BMSK                                                    0x2
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_HW_CTL_SHFT                                                    0x1
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_BIMC_SYSNOC_HS_AXI_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0000a028)
#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000a028)
#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_PIMEM_AXI_CBCR_ADDR, HWIO_GCC_BIMC_PIMEM_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_PIMEM_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_PIMEM_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_PIMEM_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_PIMEM_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BIMC_PIMEM_AXI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00045000)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045000)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_RMSK                                                       0x80000013
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR, HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_BIMC_DDR_XO_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00045004)
#define HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045004)
#define HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_RMSK                                                            0x71f
#define HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_ADDR, HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_BIMC_DDR_XO_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_BIMC_CMD_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00045018)
#define HWIO_GCC_BIMC_CMD_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045018)
#define HWIO_GCC_BIMC_CMD_RCGR_RMSK                                                              0x80000013
#define HWIO_GCC_BIMC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CMD_RCGR_ADDR, HWIO_GCC_BIMC_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_CMD_RCGR_ROOT_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_BIMC_CMD_RCGR_ROOT_OFF_SHFT                                                           0x1f
#define HWIO_GCC_BIMC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                     0x10
#define HWIO_GCC_BIMC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                      0x4
#define HWIO_GCC_BIMC_CMD_RCGR_ROOT_EN_BMSK                                                             0x2
#define HWIO_GCC_BIMC_CMD_RCGR_ROOT_EN_SHFT                                                             0x1
#define HWIO_GCC_BIMC_CMD_RCGR_UPDATE_BMSK                                                              0x1
#define HWIO_GCC_BIMC_CMD_RCGR_UPDATE_SHFT                                                              0x0

#define HWIO_GCC_BIMC_CFG_RCGR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004501c)
#define HWIO_GCC_BIMC_CFG_RCGR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004501c)
#define HWIO_GCC_BIMC_CFG_RCGR_RMSK                                                                   0x71f
#define HWIO_GCC_BIMC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CFG_RCGR_ADDR, HWIO_GCC_BIMC_CFG_RCGR_RMSK)
#define HWIO_GCC_BIMC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CFG_RCGR_ADDR,m,v,HWIO_GCC_BIMC_CFG_RCGR_IN)
#define HWIO_GCC_BIMC_CFG_RCGR_SRC_SEL_BMSK                                                           0x700
#define HWIO_GCC_BIMC_CFG_RCGR_SRC_SEL_SHFT                                                             0x8
#define HWIO_GCC_BIMC_CFG_RCGR_SRC_DIV_BMSK                                                            0x1f
#define HWIO_GCC_BIMC_CFG_RCGR_SRC_DIV_SHFT                                                             0x0

#define HWIO_GCC_BIMC_DTTS_XO_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00044028)
#define HWIO_GCC_BIMC_DTTS_XO_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00044028)
#define HWIO_GCC_BIMC_DTTS_XO_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_BIMC_DTTS_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DTTS_XO_CBCR_ADDR, HWIO_GCC_BIMC_DTTS_XO_CBCR_RMSK)
#define HWIO_GCC_BIMC_DTTS_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DTTS_XO_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_DTTS_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DTTS_XO_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_DTTS_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DTTS_XO_CBCR_ADDR,m,v,HWIO_GCC_BIMC_DTTS_XO_CBCR_IN)
#define HWIO_GCC_BIMC_DTTS_XO_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_BIMC_DTTS_XO_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_BIMC_DTTS_XO_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_BIMC_DTTS_XO_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_BIMC_DTTS_XO_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_BIMC_DTTS_XO_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00046000)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046000)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_RMSK                                                           0xf0008005
#define HWIO_GCC_DDR_DIM_CFG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR, HWIO_GCC_DDR_DIM_CFG_CBCR_RMSK)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR, m)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR,v)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_DIM_CFG_CBCR_ADDR,m,v,HWIO_GCC_DDR_DIM_CFG_CBCR_IN)
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_DDR_DIM_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_DDR_DIM_CFG_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_DDR_DIM_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_DDR_DIM_CFG_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_DDR_DIM_CFG_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00046004)
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046004)
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL0_CBCR_ADDR, HWIO_GCC_BIMC_DDR_CPLL0_CBCR_RMSK)
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL0_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CPLL0_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CPLL0_CBCR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CPLL0_CBCR_IN)
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BIMC_DDR_CPLL0_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00046008)
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046008)
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL1_CBCR_ADDR, HWIO_GCC_BIMC_DDR_CPLL1_CBCR_RMSK)
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL1_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CPLL1_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CPLL1_CBCR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CPLL1_CBCR_IN)
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_BIMC_DDR_CPLL1_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0004600c)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004600c)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR, HWIO_GCC_DDR_DIM_SLEEP_CBCR_RMSK)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DDR_DIM_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_DDR_DIM_SLEEP_CBCR_IN)
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_DDR_DIM_SLEEP_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00046010)
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046010)
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_ADDR, HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00046014)
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046014)
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_ADDR, HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BIMC_DDR_CPLL0_ROOT_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00046028)
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046028)
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_RMSK                                               0x80000013
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_ADDR, HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_ROOT_OFF_BMSK                                      0x80000000
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_ROOT_OFF_SHFT                                            0x1f
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                      0x10
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                       0x4
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_ROOT_EN_BMSK                                              0x2
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_ROOT_EN_SHFT                                              0x1
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_UPDATE_BMSK                                               0x1
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CMD_RCGR_UPDATE_SHFT                                               0x0

#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004602c)
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004602c)
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_RMSK                                                    0x71f
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_ADDR, HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_RMSK)
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_ADDR,m,v,HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_IN)
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_SRC_SEL_BMSK                                            0x700
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_SRC_SEL_SHFT                                              0x8
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_SRC_DIV_BMSK                                             0x1f
#define HWIO_GCC_BIMC_DDR_CPLL1_ROOT_CFG_RCGR_SRC_DIV_SHFT                                              0x0

#define HWIO_GCC_BIMC_GFX_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00046040)
#define HWIO_GCC_BIMC_GFX_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046040)
#define HWIO_GCC_BIMC_GFX_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_BIMC_GFX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_GFX_CBCR_ADDR, HWIO_GCC_BIMC_GFX_CBCR_RMSK)
#define HWIO_GCC_BIMC_GFX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_GFX_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_GFX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_GFX_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_GFX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_GFX_CBCR_ADDR,m,v,HWIO_GCC_BIMC_GFX_CBCR_IN)
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_BIMC_GFX_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_MCCC_CFG_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00046044)
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00046044)
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_RMSK                                                          0xf0008005
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MCCC_CFG_AHB_CBCR_ADDR, HWIO_GCC_MCCC_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MCCC_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MCCC_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MCCC_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_MCCC_CFG_AHB_CBCR_IN)
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_MCCC_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00047000)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047000)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR, HWIO_GCC_LPASS_Q6_AXI_CBCR_RMSK)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_Q6_AXI_CBCR_ADDR,m,v,HWIO_GCC_LPASS_Q6_AXI_CBCR_IN)
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_LPASS_Q6_AXI_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00047004)
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047004)
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_RMSK                                                 0x80007ff5
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_ADDR, HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_RMSK)
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_ADDR,m,v,HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_IN)
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_FORCE_MEM_CORE_ON_BMSK                                   0x4000
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_FORCE_MEM_CORE_ON_SHFT                                      0xe
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                 0x2000
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                    0xd
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                0x1000
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                   0xc
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_WAKEUP_BMSK                                               0xf00
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_WAKEUP_SHFT                                                 0x8
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_SLEEP_BMSK                                                 0xf0
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_SLEEP_SHFT                                                  0x4
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_SRC_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00047008)
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047008)
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_ADDR, HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_RMSK)
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_ADDR,m,v,HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_IN)
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_LPASS_Q6_SMMU_AXI_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_LPASS_SWAY_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004700c)
#define HWIO_GCC_LPASS_SWAY_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004700c)
#define HWIO_GCC_LPASS_SWAY_CBCR_RMSK                                                            0xf0008007
#define HWIO_GCC_LPASS_SWAY_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_SWAY_CBCR_ADDR, HWIO_GCC_LPASS_SWAY_CBCR_RMSK)
#define HWIO_GCC_LPASS_SWAY_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_SWAY_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_SWAY_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_SWAY_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_SWAY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_SWAY_CBCR_ADDR,m,v,HWIO_GCC_LPASS_SWAY_CBCR_IN)
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_LPASS_SWAY_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                   0x70000000
#define HWIO_GCC_LPASS_SWAY_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                         0x1c
#define HWIO_GCC_LPASS_SWAY_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                           0x8000
#define HWIO_GCC_LPASS_SWAY_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                              0xf
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_LPASS_SWAY_CBCR_HW_CTL_BMSK                                                            0x2
#define HWIO_GCC_LPASS_SWAY_CBCR_HW_CTL_SHFT                                                            0x1
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_LPASS_SWAY_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00047010)
#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047010)
#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_RMSK                                                     0x80000005
#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_ADDR, HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_RMSK)
#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_ADDR,m,v,HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_IN)
#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_LPASS_Q6_SMMU_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00047014)
#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047014)
#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_RMSK                                                   0x80000005
#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_ADDR, HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_RMSK)
#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_ADDR,m,v,HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_IN)
#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_LPASS_CORE_SMMU_AHB_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00047018)
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047018)
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_RMSK                                                    0xf0008005
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_ADDR, HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_RMSK)
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_ADDR,m,v,HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_IN)
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                           0x70000000
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                 0x1c
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                   0x8000
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                      0xf
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_LPASS_SMMU_AON_AHB_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_LPASS_TRIG_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0004701c)
#define HWIO_GCC_LPASS_TRIG_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004701c)
#define HWIO_GCC_LPASS_TRIG_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_LPASS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_TRIG_CBCR_ADDR, HWIO_GCC_LPASS_TRIG_CBCR_RMSK)
#define HWIO_GCC_LPASS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_TRIG_CBCR_ADDR,m,v,HWIO_GCC_LPASS_TRIG_CBCR_IN)
#define HWIO_GCC_LPASS_TRIG_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_LPASS_TRIG_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_LPASS_TRIG_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_LPASS_TRIG_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_LPASS_TRIG_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_LPASS_TRIG_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_LPASS_AT_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00047020)
#define HWIO_GCC_LPASS_AT_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047020)
#define HWIO_GCC_LPASS_AT_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_LPASS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_AT_CBCR_ADDR, HWIO_GCC_LPASS_AT_CBCR_RMSK)
#define HWIO_GCC_LPASS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_AT_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_AT_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_AT_CBCR_ADDR,m,v,HWIO_GCC_LPASS_AT_CBCR_IN)
#define HWIO_GCC_LPASS_AT_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_LPASS_AT_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_LPASS_AT_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_LPASS_AT_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_LPASS_AT_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_LPASS_AT_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00047024)
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047024)
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_RMSK                                            0x80007ff7
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_ADDR, HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_RMSK)
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_ADDR,m,v,HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_IN)
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_FORCE_MEM_CORE_ON_BMSK                              0x4000
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_FORCE_MEM_CORE_ON_SHFT                                 0xe
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                            0x2000
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                               0xd
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                           0x1000
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                              0xc
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_WAKEUP_BMSK                                          0xf00
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_WAKEUP_SHFT                                            0x8
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_SLEEP_BMSK                                            0xf0
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_SLEEP_SHFT                                             0x4
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_CLK_ARES_BMSK                                          0x4
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_CLK_ARES_SHFT                                          0x2
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_HW_CTL_BMSK                                            0x2
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_HW_CTL_SHFT                                            0x1
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_SRC_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00047028)
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047028)
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_RMSK                                                0x80000007
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_ADDR, HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_RMSK)
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_ADDR, m)
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_ADDR,v)
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_ADDR,m,v,HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_IN)
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_CLK_ARES_SHFT                                              0x2
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_HW_CTL_BMSK                                                0x2
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_HW_CTL_SHFT                                                0x1
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_LPASS_CORE_SMMU_CLIENT_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_HMSS_AHB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048000)
#define HWIO_GCC_HMSS_AHB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048000)
#define HWIO_GCC_HMSS_AHB_CBCR_RMSK                                                              0xf0008004
#define HWIO_GCC_HMSS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_AHB_CBCR_ADDR, HWIO_GCC_HMSS_AHB_CBCR_RMSK)
#define HWIO_GCC_HMSS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_HMSS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_HMSS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_AHB_CBCR_ADDR,m,v,HWIO_GCC_HMSS_AHB_CBCR_IN)
#define HWIO_GCC_HMSS_AHB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_HMSS_AHB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_HMSS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                     0x70000000
#define HWIO_GCC_HMSS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                           0x1c
#define HWIO_GCC_HMSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                             0x8000
#define HWIO_GCC_HMSS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                0xf
#define HWIO_GCC_HMSS_AHB_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_HMSS_AHB_CBCR_CLK_ARES_SHFT                                                            0x2

#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00048004)
#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048004)
#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_RMSK                                                         0x80000006
#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_HMSS_AXI_CBCR_ADDR, HWIO_GCC_BIMC_HMSS_AXI_CBCR_RMSK)
#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_HMSS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_HMSS_AXI_CBCR_ADDR,v)
#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_HMSS_AXI_CBCR_ADDR,m,v,HWIO_GCC_BIMC_HMSS_AXI_CBCR_IN)
#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_HW_CTL_BMSK                                                         0x2
#define HWIO_GCC_BIMC_HMSS_AXI_CBCR_HW_CTL_SHFT                                                         0x1

#define HWIO_GCC_HMSS_RBCPR_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00048008)
#define HWIO_GCC_HMSS_RBCPR_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048008)
#define HWIO_GCC_HMSS_RBCPR_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_HMSS_RBCPR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_RBCPR_CBCR_ADDR, HWIO_GCC_HMSS_RBCPR_CBCR_RMSK)
#define HWIO_GCC_HMSS_RBCPR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_RBCPR_CBCR_ADDR, m)
#define HWIO_GCC_HMSS_RBCPR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_RBCPR_CBCR_ADDR,v)
#define HWIO_GCC_HMSS_RBCPR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_RBCPR_CBCR_ADDR,m,v,HWIO_GCC_HMSS_RBCPR_CBCR_IN)
#define HWIO_GCC_HMSS_RBCPR_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_HMSS_RBCPR_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_HMSS_RBCPR_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_HMSS_RBCPR_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_HMSS_RBCPR_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_HMSS_RBCPR_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_HMSS_TRIG_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0004800c)
#define HWIO_GCC_HMSS_TRIG_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004800c)
#define HWIO_GCC_HMSS_TRIG_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_HMSS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_TRIG_CBCR_ADDR, HWIO_GCC_HMSS_TRIG_CBCR_RMSK)
#define HWIO_GCC_HMSS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_HMSS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_HMSS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_TRIG_CBCR_ADDR,m,v,HWIO_GCC_HMSS_TRIG_CBCR_IN)
#define HWIO_GCC_HMSS_TRIG_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_HMSS_TRIG_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_HMSS_TRIG_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_HMSS_TRIG_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_HMSS_TRIG_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_HMSS_TRIG_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_HMSS_AT_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00048010)
#define HWIO_GCC_HMSS_AT_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048010)
#define HWIO_GCC_HMSS_AT_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_HMSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_AT_CBCR_ADDR, HWIO_GCC_HMSS_AT_CBCR_RMSK)
#define HWIO_GCC_HMSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_HMSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_HMSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_AT_CBCR_ADDR,m,v,HWIO_GCC_HMSS_AT_CBCR_IN)
#define HWIO_GCC_HMSS_AT_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_HMSS_AT_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_HMSS_AT_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_HMSS_AT_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_HMSS_AT_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_HMSS_AT_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_HMSS_AHB_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00048014)
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048014)
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_AHB_CMD_RCGR_ADDR, HWIO_GCC_HMSS_AHB_CMD_RCGR_RMSK)
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_AHB_CMD_RCGR_ADDR, m)
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_AHB_CMD_RCGR_ADDR,v)
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_AHB_CMD_RCGR_ADDR,m,v,HWIO_GCC_HMSS_AHB_CMD_RCGR_IN)
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_HMSS_AHB_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_HMSS_AHB_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00048018)
#define HWIO_GCC_HMSS_AHB_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048018)
#define HWIO_GCC_HMSS_AHB_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_HMSS_AHB_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_AHB_CFG_RCGR_ADDR, HWIO_GCC_HMSS_AHB_CFG_RCGR_RMSK)
#define HWIO_GCC_HMSS_AHB_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_AHB_CFG_RCGR_ADDR, m)
#define HWIO_GCC_HMSS_AHB_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_AHB_CFG_RCGR_ADDR,v)
#define HWIO_GCC_HMSS_AHB_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_AHB_CFG_RCGR_ADDR,m,v,HWIO_GCC_HMSS_AHB_CFG_RCGR_IN)
#define HWIO_GCC_HMSS_AHB_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_HMSS_AHB_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_HMSS_AHB_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_HMSS_AHB_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0004802c)
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004802c)
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_RMSK                                                     0x80000013
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_ADDR, HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_IN)
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_GCC_BIMC_HMSS_AXI_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00048030)
#define HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048030)
#define HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_RMSK                                                          0x71f
#define HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_ADDR, HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_IN)
#define HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_GCC_BIMC_HMSS_AXI_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00048044)
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048044)
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_RBCPR_CMD_RCGR_ADDR, HWIO_GCC_HMSS_RBCPR_CMD_RCGR_RMSK)
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_RBCPR_CMD_RCGR_ADDR, m)
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_RBCPR_CMD_RCGR_ADDR,v)
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_RBCPR_CMD_RCGR_ADDR,m,v,HWIO_GCC_HMSS_RBCPR_CMD_RCGR_IN)
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_HMSS_RBCPR_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_HMSS_RBCPR_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00048048)
#define HWIO_GCC_HMSS_RBCPR_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048048)
#define HWIO_GCC_HMSS_RBCPR_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_HMSS_RBCPR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_RBCPR_CFG_RCGR_ADDR, HWIO_GCC_HMSS_RBCPR_CFG_RCGR_RMSK)
#define HWIO_GCC_HMSS_RBCPR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_RBCPR_CFG_RCGR_ADDR, m)
#define HWIO_GCC_HMSS_RBCPR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_RBCPR_CFG_RCGR_ADDR,v)
#define HWIO_GCC_HMSS_RBCPR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_RBCPR_CFG_RCGR_ADDR,m,v,HWIO_GCC_HMSS_RBCPR_CFG_RCGR_IN)
#define HWIO_GCC_HMSS_RBCPR_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_HMSS_RBCPR_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_HMSS_RBCPR_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_HMSS_RBCPR_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0004805c)
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004805c)
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_GPLL0_CMD_RCGR_ADDR, HWIO_GCC_HMSS_GPLL0_CMD_RCGR_RMSK)
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_GPLL0_CMD_RCGR_ADDR, m)
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_GPLL0_CMD_RCGR_ADDR,v)
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_GPLL0_CMD_RCGR_ADDR,m,v,HWIO_GCC_HMSS_GPLL0_CMD_RCGR_IN)
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_HMSS_GPLL0_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_HMSS_GPLL0_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00048060)
#define HWIO_GCC_HMSS_GPLL0_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048060)
#define HWIO_GCC_HMSS_GPLL0_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_HMSS_GPLL0_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_GPLL0_CFG_RCGR_ADDR, HWIO_GCC_HMSS_GPLL0_CFG_RCGR_RMSK)
#define HWIO_GCC_HMSS_GPLL0_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_GPLL0_CFG_RCGR_ADDR, m)
#define HWIO_GCC_HMSS_GPLL0_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_GPLL0_CFG_RCGR_ADDR,v)
#define HWIO_GCC_HMSS_GPLL0_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_GPLL0_CFG_RCGR_ADDR,m,v,HWIO_GCC_HMSS_GPLL0_CFG_RCGR_IN)
#define HWIO_GCC_HMSS_GPLL0_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_HMSS_GPLL0_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_HMSS_GPLL0_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_HMSS_GPLL0_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00048074)
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048074)
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_RMSK                                                        0x80000013
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_GPLL4_CMD_RCGR_ADDR, HWIO_GCC_HMSS_GPLL4_CMD_RCGR_RMSK)
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_GPLL4_CMD_RCGR_ADDR, m)
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_GPLL4_CMD_RCGR_ADDR,v)
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_GPLL4_CMD_RCGR_ADDR,m,v,HWIO_GCC_HMSS_GPLL4_CMD_RCGR_IN)
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_GCC_HMSS_GPLL4_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_GCC_HMSS_GPLL4_CFG_RCGR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00048078)
#define HWIO_GCC_HMSS_GPLL4_CFG_RCGR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048078)
#define HWIO_GCC_HMSS_GPLL4_CFG_RCGR_RMSK                                                             0x71f
#define HWIO_GCC_HMSS_GPLL4_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_GPLL4_CFG_RCGR_ADDR, HWIO_GCC_HMSS_GPLL4_CFG_RCGR_RMSK)
#define HWIO_GCC_HMSS_GPLL4_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_GPLL4_CFG_RCGR_ADDR, m)
#define HWIO_GCC_HMSS_GPLL4_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_GPLL4_CFG_RCGR_ADDR,v)
#define HWIO_GCC_HMSS_GPLL4_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_GPLL4_CFG_RCGR_ADDR,m,v,HWIO_GCC_HMSS_GPLL4_CFG_RCGR_IN)
#define HWIO_GCC_HMSS_GPLL4_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_GCC_HMSS_GPLL4_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_GCC_HMSS_GPLL4_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_GCC_HMSS_GPLL4_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_GCC_HMSS_DVM_BUS_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004808c)
#define HWIO_GCC_HMSS_DVM_BUS_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004808c)
#define HWIO_GCC_HMSS_DVM_BUS_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_HMSS_DVM_BUS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_HMSS_DVM_BUS_CBCR_ADDR, HWIO_GCC_HMSS_DVM_BUS_CBCR_RMSK)
#define HWIO_GCC_HMSS_DVM_BUS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_DVM_BUS_CBCR_ADDR, m)
#define HWIO_GCC_HMSS_DVM_BUS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_DVM_BUS_CBCR_ADDR,v)
#define HWIO_GCC_HMSS_DVM_BUS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_DVM_BUS_CBCR_ADDR,m,v,HWIO_GCC_HMSS_DVM_BUS_CBCR_IN)
#define HWIO_GCC_HMSS_DVM_BUS_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_HMSS_DVM_BUS_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_HMSS_DVM_BUS_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_HMSS_DVM_BUS_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_HMSS_DVM_BUS_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_HMSS_DVM_BUS_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00049000)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049000)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_RMSK                                                             0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00049004)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049004)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00049008)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049008)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_RMSK                                                             0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004900c)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004900c)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00049010)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049010)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_RMSK                                                             0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00049014)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049014)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00049018)
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049018)
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_RMSK                                                       0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_BLK_ARES_BMSK                                              0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_BCR_BLK_ARES_SHFT                                              0x0

#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004a000)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004a000)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_RMSK                                                             0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_IN          \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_ADDR, HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_RMSK)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_ADDR, m)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_ADDR,v)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_ADDR,m,v,HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_IN)
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_PNOC_BUS_TIMEOUT0_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004a004)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004a004)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_RMSK                                                      0x1
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_ADDR, HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_IN)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_BLK_ARES_BMSK                                             0x1
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_BCR_BLK_ARES_SHFT                                             0x0

#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004a008)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004a008)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_RMSK                                          0x80000005
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_ADDR, HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_CLK_ARES_BMSK                                        0x4
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_CLK_ARES_SHFT                                        0x2
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004a00c)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004a00c)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_RMSK                                                      0x1
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_ADDR, HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_IN)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_BLK_ARES_BMSK                                             0x1
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_BCR_BLK_ARES_SHFT                                             0x0

#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004a010)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004a010)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_RMSK                                          0x80000005
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_ADDR, HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_CLK_ARES_BMSK                                        0x4
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_CLK_ARES_SHFT                                        0x2
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCC_CNOC_PERIPH_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b000)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b000)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_RMSK                                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b004)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b004)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT0_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b008)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b008)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_RMSK                                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b00c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b00c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT1_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b010)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b010)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_RMSK                                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b014)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b014)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT2_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b018)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b018)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_RMSK                                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b01c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b01c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT3_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b020)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b020)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_RMSK                                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b024)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b024)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT4_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b028)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b028)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_RMSK                                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b02c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b02c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT5_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b030)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b030)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_RMSK                                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b034)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b034)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT6_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b038)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b038)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_RMSK                                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0004b03c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004b03c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT7_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00080000)
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00080000)
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_RMSK                                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00080004)
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00080004)
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT8_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00080008)
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00080008)
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_RMSK                                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008000c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008000c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT9_AHB_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00080010)
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00080010)
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_RMSK                                                            0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00080014)
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00080014)
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_RMSK                                                0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_CLK_ARES_SHFT                                              0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT10_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00080018)
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00080018)
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_RMSK                                                            0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008001c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008001c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_RMSK                                                0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_CLK_ARES_SHFT                                              0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT11_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00080020)
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00080020)
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_RMSK                                                            0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00080024)
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00080024)
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_RMSK                                                0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_CLK_ARES_SHFT                                              0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT12_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00080028)
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00080028)
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_RMSK                                                            0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008002c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008002c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_RMSK                                                0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_CLK_ARES_SHFT                                              0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT13_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00080030)
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00080030)
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_RMSK                                                            0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_BLK_ARES_BMSK                                                   0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_BCR_BLK_ARES_SHFT                                                   0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00080034)
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00080034)
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_RMSK                                                0x80000005
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_CLK_ARES_SHFT                                              0x2
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT14_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00080038)
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00080038)
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_RMSK                                                       0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_BLK_ARES_BMSK                                              0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_BCR_BLK_ARES_SHFT                                              0x0

#define HWIO_GCC_APB2JTAG_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004c000)
#define HWIO_GCC_APB2JTAG_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004c000)
#define HWIO_GCC_APB2JTAG_BCR_RMSK                                                                      0x1
#define HWIO_GCC_APB2JTAG_BCR_IN          \
        in_dword_masked(HWIO_GCC_APB2JTAG_BCR_ADDR, HWIO_GCC_APB2JTAG_BCR_RMSK)
#define HWIO_GCC_APB2JTAG_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APB2JTAG_BCR_ADDR, m)
#define HWIO_GCC_APB2JTAG_BCR_OUT(v)      \
        out_dword(HWIO_GCC_APB2JTAG_BCR_ADDR,v)
#define HWIO_GCC_APB2JTAG_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APB2JTAG_BCR_ADDR,m,v,HWIO_GCC_APB2JTAG_BCR_IN)
#define HWIO_GCC_APB2JTAG_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_APB2JTAG_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_QDSS_APB2JTAG_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0004c004)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004c004)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_APB2JTAG_CBCR_ADDR, HWIO_GCC_QDSS_APB2JTAG_CBCR_RMSK)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_APB2JTAG_CBCR_ADDR, m)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_APB2JTAG_CBCR_ADDR,v)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_APB2JTAG_CBCR_ADDR,m,v,HWIO_GCC_QDSS_APB2JTAG_CBCR_IN)
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_QDSS_APB2JTAG_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_RBCPR_CX_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e000)
#define HWIO_GCC_RBCPR_CX_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e000)
#define HWIO_GCC_RBCPR_CX_BCR_RMSK                                                                      0x1
#define HWIO_GCC_RBCPR_CX_BCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_BCR_ADDR, HWIO_GCC_RBCPR_CX_BCR_RMSK)
#define HWIO_GCC_RBCPR_CX_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_BCR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_BCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_BCR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_BCR_ADDR,m,v,HWIO_GCC_RBCPR_CX_BCR_IN)
#define HWIO_GCC_RBCPR_CX_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_RBCPR_CX_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_RBCPR_CX_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e004)
#define HWIO_GCC_RBCPR_CX_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e004)
#define HWIO_GCC_RBCPR_CX_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_RBCPR_CX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CBCR_ADDR, HWIO_GCC_RBCPR_CX_CBCR_RMSK)
#define HWIO_GCC_RBCPR_CX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_CX_CBCR_IN)
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_RBCPR_CX_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e008)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e008)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_RMSK                                                          0xf0008005
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR, HWIO_GCC_RBCPR_CX_AHB_CBCR_RMSK)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_AHB_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_CX_AHB_CBCR_IN)
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_RBCPR_CX_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e00c)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e00c)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR, HWIO_GCC_RBCPR_CX_CMD_RCGR_RMSK)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_CMD_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_CX_CMD_RCGR_IN)
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_RBCPR_CX_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004e010)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004e010)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR, HWIO_GCC_RBCPR_CX_CFG_RCGR_RMSK)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_CX_CFG_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_CX_CFG_RCGR_IN)
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_RBCPR_CX_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_RBCPR_MX_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0004f000)
#define HWIO_GCC_RBCPR_MX_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004f000)
#define HWIO_GCC_RBCPR_MX_BCR_RMSK                                                                      0x1
#define HWIO_GCC_RBCPR_MX_BCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_BCR_ADDR, HWIO_GCC_RBCPR_MX_BCR_RMSK)
#define HWIO_GCC_RBCPR_MX_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_BCR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_BCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_BCR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_BCR_ADDR,m,v,HWIO_GCC_RBCPR_MX_BCR_IN)
#define HWIO_GCC_RBCPR_MX_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_RBCPR_MX_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_RBCPR_MX_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0004f004)
#define HWIO_GCC_RBCPR_MX_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004f004)
#define HWIO_GCC_RBCPR_MX_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_RBCPR_MX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CBCR_ADDR, HWIO_GCC_RBCPR_MX_CBCR_RMSK)
#define HWIO_GCC_RBCPR_MX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_MX_CBCR_IN)
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_RBCPR_MX_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004f008)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004f008)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_RMSK                                                          0xf0008005
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR, HWIO_GCC_RBCPR_MX_AHB_CBCR_RMSK)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_AHB_CBCR_ADDR,m,v,HWIO_GCC_RBCPR_MX_AHB_CBCR_IN)
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_RBCPR_MX_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004f00c)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004f00c)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR, HWIO_GCC_RBCPR_MX_CMD_RCGR_RMSK)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_CMD_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_MX_CMD_RCGR_IN)
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_RBCPR_MX_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0004f010)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004f010)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR, HWIO_GCC_RBCPR_MX_CFG_RCGR_RMSK)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RBCPR_MX_CFG_RCGR_ADDR,m,v,HWIO_GCC_RBCPR_MX_CFG_RCGR_IN)
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_RBCPR_MX_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_GP1_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00064000)
#define HWIO_GCC_GP1_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00064000)
#define HWIO_GCC_GP1_CBCR_RMSK                                                                   0x80000005
#define HWIO_GCC_GP1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CBCR_ADDR, HWIO_GCC_GP1_CBCR_RMSK)
#define HWIO_GCC_GP1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CBCR_ADDR, m)
#define HWIO_GCC_GP1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CBCR_ADDR,v)
#define HWIO_GCC_GP1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CBCR_ADDR,m,v,HWIO_GCC_GP1_CBCR_IN)
#define HWIO_GCC_GP1_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_GP1_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_GP1_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_GP1_CBCR_CLK_ARES_SHFT                                                                 0x2
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_GP1_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_GP1_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00064004)
#define HWIO_GCC_GP1_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00064004)
#define HWIO_GCC_GP1_CMD_RCGR_RMSK                                                               0x800000f3
#define HWIO_GCC_GP1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CMD_RCGR_ADDR, HWIO_GCC_GP1_CMD_RCGR_RMSK)
#define HWIO_GCC_GP1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP1_CMD_RCGR_IN)
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_D_BMSK                                                             0x80
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_D_SHFT                                                              0x7
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_N_BMSK                                                             0x40
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_N_SHFT                                                              0x6
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_M_BMSK                                                             0x20
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_M_SHFT                                                              0x5
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_GP1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_GP1_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_GP1_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_GP1_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00064008)
#define HWIO_GCC_GP1_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00064008)
#define HWIO_GCC_GP1_CFG_RCGR_RMSK                                                                   0x371f
#define HWIO_GCC_GP1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP1_CFG_RCGR_ADDR, HWIO_GCC_GP1_CFG_RCGR_RMSK)
#define HWIO_GCC_GP1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP1_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP1_CFG_RCGR_IN)
#define HWIO_GCC_GP1_CFG_RCGR_MODE_BMSK                                                              0x3000
#define HWIO_GCC_GP1_CFG_RCGR_MODE_SHFT                                                                 0xc
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_GP1_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_GP1_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_GP1_M_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0006400c)
#define HWIO_GCC_GP1_M_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006400c)
#define HWIO_GCC_GP1_M_RMSK                                                                            0xff
#define HWIO_GCC_GP1_M_IN          \
        in_dword_masked(HWIO_GCC_GP1_M_ADDR, HWIO_GCC_GP1_M_RMSK)
#define HWIO_GCC_GP1_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_M_ADDR, m)
#define HWIO_GCC_GP1_M_OUT(v)      \
        out_dword(HWIO_GCC_GP1_M_ADDR,v)
#define HWIO_GCC_GP1_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_M_ADDR,m,v,HWIO_GCC_GP1_M_IN)
#define HWIO_GCC_GP1_M_M_BMSK                                                                          0xff
#define HWIO_GCC_GP1_M_M_SHFT                                                                           0x0

#define HWIO_GCC_GP1_N_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00064010)
#define HWIO_GCC_GP1_N_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00064010)
#define HWIO_GCC_GP1_N_RMSK                                                                            0xff
#define HWIO_GCC_GP1_N_IN          \
        in_dword_masked(HWIO_GCC_GP1_N_ADDR, HWIO_GCC_GP1_N_RMSK)
#define HWIO_GCC_GP1_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_N_ADDR, m)
#define HWIO_GCC_GP1_N_OUT(v)      \
        out_dword(HWIO_GCC_GP1_N_ADDR,v)
#define HWIO_GCC_GP1_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_N_ADDR,m,v,HWIO_GCC_GP1_N_IN)
#define HWIO_GCC_GP1_N_NOT_N_MINUS_M_BMSK                                                              0xff
#define HWIO_GCC_GP1_N_NOT_N_MINUS_M_SHFT                                                               0x0

#define HWIO_GCC_GP1_D_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00064014)
#define HWIO_GCC_GP1_D_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00064014)
#define HWIO_GCC_GP1_D_RMSK                                                                            0xff
#define HWIO_GCC_GP1_D_IN          \
        in_dword_masked(HWIO_GCC_GP1_D_ADDR, HWIO_GCC_GP1_D_RMSK)
#define HWIO_GCC_GP1_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP1_D_ADDR, m)
#define HWIO_GCC_GP1_D_OUT(v)      \
        out_dword(HWIO_GCC_GP1_D_ADDR,v)
#define HWIO_GCC_GP1_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP1_D_ADDR,m,v,HWIO_GCC_GP1_D_IN)
#define HWIO_GCC_GP1_D_NOT_2D_BMSK                                                                     0xff
#define HWIO_GCC_GP1_D_NOT_2D_SHFT                                                                      0x0

#define HWIO_GCC_GP2_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00065000)
#define HWIO_GCC_GP2_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00065000)
#define HWIO_GCC_GP2_CBCR_RMSK                                                                   0x80000005
#define HWIO_GCC_GP2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CBCR_ADDR, HWIO_GCC_GP2_CBCR_RMSK)
#define HWIO_GCC_GP2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CBCR_ADDR, m)
#define HWIO_GCC_GP2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CBCR_ADDR,v)
#define HWIO_GCC_GP2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CBCR_ADDR,m,v,HWIO_GCC_GP2_CBCR_IN)
#define HWIO_GCC_GP2_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_GP2_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_GP2_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_GP2_CBCR_CLK_ARES_SHFT                                                                 0x2
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_GP2_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_GP2_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00065004)
#define HWIO_GCC_GP2_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00065004)
#define HWIO_GCC_GP2_CMD_RCGR_RMSK                                                               0x800000f3
#define HWIO_GCC_GP2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CMD_RCGR_ADDR, HWIO_GCC_GP2_CMD_RCGR_RMSK)
#define HWIO_GCC_GP2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP2_CMD_RCGR_IN)
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_D_BMSK                                                             0x80
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_D_SHFT                                                              0x7
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_N_BMSK                                                             0x40
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_N_SHFT                                                              0x6
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_M_BMSK                                                             0x20
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_M_SHFT                                                              0x5
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_GP2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_GP2_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_GP2_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_GP2_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00065008)
#define HWIO_GCC_GP2_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00065008)
#define HWIO_GCC_GP2_CFG_RCGR_RMSK                                                                   0x371f
#define HWIO_GCC_GP2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP2_CFG_RCGR_ADDR, HWIO_GCC_GP2_CFG_RCGR_RMSK)
#define HWIO_GCC_GP2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP2_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP2_CFG_RCGR_IN)
#define HWIO_GCC_GP2_CFG_RCGR_MODE_BMSK                                                              0x3000
#define HWIO_GCC_GP2_CFG_RCGR_MODE_SHFT                                                                 0xc
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_GP2_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_GP2_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_GP2_M_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0006500c)
#define HWIO_GCC_GP2_M_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006500c)
#define HWIO_GCC_GP2_M_RMSK                                                                            0xff
#define HWIO_GCC_GP2_M_IN          \
        in_dword_masked(HWIO_GCC_GP2_M_ADDR, HWIO_GCC_GP2_M_RMSK)
#define HWIO_GCC_GP2_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_M_ADDR, m)
#define HWIO_GCC_GP2_M_OUT(v)      \
        out_dword(HWIO_GCC_GP2_M_ADDR,v)
#define HWIO_GCC_GP2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_M_ADDR,m,v,HWIO_GCC_GP2_M_IN)
#define HWIO_GCC_GP2_M_M_BMSK                                                                          0xff
#define HWIO_GCC_GP2_M_M_SHFT                                                                           0x0

#define HWIO_GCC_GP2_N_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00065010)
#define HWIO_GCC_GP2_N_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00065010)
#define HWIO_GCC_GP2_N_RMSK                                                                            0xff
#define HWIO_GCC_GP2_N_IN          \
        in_dword_masked(HWIO_GCC_GP2_N_ADDR, HWIO_GCC_GP2_N_RMSK)
#define HWIO_GCC_GP2_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_N_ADDR, m)
#define HWIO_GCC_GP2_N_OUT(v)      \
        out_dword(HWIO_GCC_GP2_N_ADDR,v)
#define HWIO_GCC_GP2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_N_ADDR,m,v,HWIO_GCC_GP2_N_IN)
#define HWIO_GCC_GP2_N_NOT_N_MINUS_M_BMSK                                                              0xff
#define HWIO_GCC_GP2_N_NOT_N_MINUS_M_SHFT                                                               0x0

#define HWIO_GCC_GP2_D_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00065014)
#define HWIO_GCC_GP2_D_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00065014)
#define HWIO_GCC_GP2_D_RMSK                                                                            0xff
#define HWIO_GCC_GP2_D_IN          \
        in_dword_masked(HWIO_GCC_GP2_D_ADDR, HWIO_GCC_GP2_D_RMSK)
#define HWIO_GCC_GP2_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP2_D_ADDR, m)
#define HWIO_GCC_GP2_D_OUT(v)      \
        out_dword(HWIO_GCC_GP2_D_ADDR,v)
#define HWIO_GCC_GP2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP2_D_ADDR,m,v,HWIO_GCC_GP2_D_IN)
#define HWIO_GCC_GP2_D_NOT_2D_BMSK                                                                     0xff
#define HWIO_GCC_GP2_D_NOT_2D_SHFT                                                                      0x0

#define HWIO_GCC_GP3_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00066000)
#define HWIO_GCC_GP3_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00066000)
#define HWIO_GCC_GP3_CBCR_RMSK                                                                   0x80000005
#define HWIO_GCC_GP3_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CBCR_ADDR, HWIO_GCC_GP3_CBCR_RMSK)
#define HWIO_GCC_GP3_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CBCR_ADDR, m)
#define HWIO_GCC_GP3_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CBCR_ADDR,v)
#define HWIO_GCC_GP3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CBCR_ADDR,m,v,HWIO_GCC_GP3_CBCR_IN)
#define HWIO_GCC_GP3_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_GP3_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_GP3_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_GP3_CBCR_CLK_ARES_SHFT                                                                 0x2
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_GP3_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_GP3_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00066004)
#define HWIO_GCC_GP3_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00066004)
#define HWIO_GCC_GP3_CMD_RCGR_RMSK                                                               0x800000f3
#define HWIO_GCC_GP3_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CMD_RCGR_ADDR, HWIO_GCC_GP3_CMD_RCGR_RMSK)
#define HWIO_GCC_GP3_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GP3_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GP3_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CMD_RCGR_ADDR,m,v,HWIO_GCC_GP3_CMD_RCGR_IN)
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_D_BMSK                                                             0x80
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_D_SHFT                                                              0x7
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_N_BMSK                                                             0x40
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_N_SHFT                                                              0x6
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_M_BMSK                                                             0x20
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_M_SHFT                                                              0x5
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_GP3_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_GP3_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_GP3_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_GP3_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00066008)
#define HWIO_GCC_GP3_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00066008)
#define HWIO_GCC_GP3_CFG_RCGR_RMSK                                                                   0x371f
#define HWIO_GCC_GP3_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GP3_CFG_RCGR_ADDR, HWIO_GCC_GP3_CFG_RCGR_RMSK)
#define HWIO_GCC_GP3_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GP3_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GP3_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GP3_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_CFG_RCGR_ADDR,m,v,HWIO_GCC_GP3_CFG_RCGR_IN)
#define HWIO_GCC_GP3_CFG_RCGR_MODE_BMSK                                                              0x3000
#define HWIO_GCC_GP3_CFG_RCGR_MODE_SHFT                                                                 0xc
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_GP3_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_GP3_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_GP3_M_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0006600c)
#define HWIO_GCC_GP3_M_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006600c)
#define HWIO_GCC_GP3_M_RMSK                                                                            0xff
#define HWIO_GCC_GP3_M_IN          \
        in_dword_masked(HWIO_GCC_GP3_M_ADDR, HWIO_GCC_GP3_M_RMSK)
#define HWIO_GCC_GP3_M_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_M_ADDR, m)
#define HWIO_GCC_GP3_M_OUT(v)      \
        out_dword(HWIO_GCC_GP3_M_ADDR,v)
#define HWIO_GCC_GP3_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_M_ADDR,m,v,HWIO_GCC_GP3_M_IN)
#define HWIO_GCC_GP3_M_M_BMSK                                                                          0xff
#define HWIO_GCC_GP3_M_M_SHFT                                                                           0x0

#define HWIO_GCC_GP3_N_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00066010)
#define HWIO_GCC_GP3_N_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00066010)
#define HWIO_GCC_GP3_N_RMSK                                                                            0xff
#define HWIO_GCC_GP3_N_IN          \
        in_dword_masked(HWIO_GCC_GP3_N_ADDR, HWIO_GCC_GP3_N_RMSK)
#define HWIO_GCC_GP3_N_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_N_ADDR, m)
#define HWIO_GCC_GP3_N_OUT(v)      \
        out_dword(HWIO_GCC_GP3_N_ADDR,v)
#define HWIO_GCC_GP3_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_N_ADDR,m,v,HWIO_GCC_GP3_N_IN)
#define HWIO_GCC_GP3_N_NOT_N_MINUS_M_BMSK                                                              0xff
#define HWIO_GCC_GP3_N_NOT_N_MINUS_M_SHFT                                                               0x0

#define HWIO_GCC_GP3_D_ADDR                                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00066014)
#define HWIO_GCC_GP3_D_OFFS                                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00066014)
#define HWIO_GCC_GP3_D_RMSK                                                                            0xff
#define HWIO_GCC_GP3_D_IN          \
        in_dword_masked(HWIO_GCC_GP3_D_ADDR, HWIO_GCC_GP3_D_RMSK)
#define HWIO_GCC_GP3_D_INM(m)      \
        in_dword_masked(HWIO_GCC_GP3_D_ADDR, m)
#define HWIO_GCC_GP3_D_OUT(v)      \
        out_dword(HWIO_GCC_GP3_D_ADDR,v)
#define HWIO_GCC_GP3_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GP3_D_ADDR,m,v,HWIO_GCC_GP3_D_IN)
#define HWIO_GCC_GP3_D_NOT_2D_BMSK                                                                     0xff
#define HWIO_GCC_GP3_D_NOT_2D_SHFT                                                                      0x0

#define HWIO_GCC_PCIE_0_BCR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b000)
#define HWIO_GCC_PCIE_0_BCR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006b000)
#define HWIO_GCC_PCIE_0_BCR_RMSK                                                                        0x1
#define HWIO_GCC_PCIE_0_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_BCR_ADDR, HWIO_GCC_PCIE_0_BCR_RMSK)
#define HWIO_GCC_PCIE_0_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_BCR_IN)
#define HWIO_GCC_PCIE_0_BCR_BLK_ARES_BMSK                                                               0x1
#define HWIO_GCC_PCIE_0_BCR_BLK_ARES_SHFT                                                               0x0

#define HWIO_GCC_PCIE_0_GDSCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b004)
#define HWIO_GCC_PCIE_0_GDSCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006b004)
#define HWIO_GCC_PCIE_0_GDSCR_RMSK                                                               0xf8ffffff
#define HWIO_GCC_PCIE_0_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_GDSCR_ADDR, HWIO_GCC_PCIE_0_GDSCR_RMSK)
#define HWIO_GCC_PCIE_0_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_GDSCR_ADDR, m)
#define HWIO_GCC_PCIE_0_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_GDSCR_ADDR,v)
#define HWIO_GCC_PCIE_0_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_GDSCR_ADDR,m,v,HWIO_GCC_PCIE_0_GDSCR_IN)
#define HWIO_GCC_PCIE_0_GDSCR_PWR_ON_BMSK                                                        0x80000000
#define HWIO_GCC_PCIE_0_GDSCR_PWR_ON_SHFT                                                              0x1f
#define HWIO_GCC_PCIE_0_GDSCR_GDSC_STATE_BMSK                                                    0x78000000
#define HWIO_GCC_PCIE_0_GDSCR_GDSC_STATE_SHFT                                                          0x1b
#define HWIO_GCC_PCIE_0_GDSCR_EN_REST_WAIT_BMSK                                                    0xf00000
#define HWIO_GCC_PCIE_0_GDSCR_EN_REST_WAIT_SHFT                                                        0x14
#define HWIO_GCC_PCIE_0_GDSCR_EN_FEW_WAIT_BMSK                                                      0xf0000
#define HWIO_GCC_PCIE_0_GDSCR_EN_FEW_WAIT_SHFT                                                         0x10
#define HWIO_GCC_PCIE_0_GDSCR_CLK_DIS_WAIT_BMSK                                                      0xf000
#define HWIO_GCC_PCIE_0_GDSCR_CLK_DIS_WAIT_SHFT                                                         0xc
#define HWIO_GCC_PCIE_0_GDSCR_RETAIN_FF_ENABLE_BMSK                                                   0x800
#define HWIO_GCC_PCIE_0_GDSCR_RETAIN_FF_ENABLE_SHFT                                                     0xb
#define HWIO_GCC_PCIE_0_GDSCR_RESTORE_BMSK                                                            0x400
#define HWIO_GCC_PCIE_0_GDSCR_RESTORE_SHFT                                                              0xa
#define HWIO_GCC_PCIE_0_GDSCR_SAVE_BMSK                                                               0x200
#define HWIO_GCC_PCIE_0_GDSCR_SAVE_SHFT                                                                 0x9
#define HWIO_GCC_PCIE_0_GDSCR_RETAIN_BMSK                                                             0x100
#define HWIO_GCC_PCIE_0_GDSCR_RETAIN_SHFT                                                               0x8
#define HWIO_GCC_PCIE_0_GDSCR_EN_REST_BMSK                                                             0x80
#define HWIO_GCC_PCIE_0_GDSCR_EN_REST_SHFT                                                              0x7
#define HWIO_GCC_PCIE_0_GDSCR_EN_FEW_BMSK                                                              0x40
#define HWIO_GCC_PCIE_0_GDSCR_EN_FEW_SHFT                                                               0x6
#define HWIO_GCC_PCIE_0_GDSCR_CLAMP_IO_BMSK                                                            0x20
#define HWIO_GCC_PCIE_0_GDSCR_CLAMP_IO_SHFT                                                             0x5
#define HWIO_GCC_PCIE_0_GDSCR_CLK_DISABLE_BMSK                                                         0x10
#define HWIO_GCC_PCIE_0_GDSCR_CLK_DISABLE_SHFT                                                          0x4
#define HWIO_GCC_PCIE_0_GDSCR_PD_ARES_BMSK                                                              0x8
#define HWIO_GCC_PCIE_0_GDSCR_PD_ARES_SHFT                                                              0x3
#define HWIO_GCC_PCIE_0_GDSCR_SW_OVERRIDE_BMSK                                                          0x4
#define HWIO_GCC_PCIE_0_GDSCR_SW_OVERRIDE_SHFT                                                          0x2
#define HWIO_GCC_PCIE_0_GDSCR_HW_CONTROL_BMSK                                                           0x2
#define HWIO_GCC_PCIE_0_GDSCR_HW_CONTROL_SHFT                                                           0x1
#define HWIO_GCC_PCIE_0_GDSCR_SW_COLLAPSE_BMSK                                                          0x1
#define HWIO_GCC_PCIE_0_GDSCR_SW_COLLAPSE_SHFT                                                          0x0

#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b008)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006b008)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_RMSK                                                        0xf000fff7
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR, HWIO_GCC_PCIE_0_SLV_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_SLV_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_SLV_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                          0x4000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                             0xe
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                        0x2000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                           0xd
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                       0x1000
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                          0xc
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_WAKEUP_BMSK                                                      0xf00
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_WAKEUP_SHFT                                                        0x8
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_SLEEP_BMSK                                                        0xf0
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_SLEEP_SHFT                                                         0x4
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_HW_CTL_BMSK                                                        0x2
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_HW_CTL_SHFT                                                        0x1
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_PCIE_0_SLV_AXI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b00c)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006b00c)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_RMSK                                                       0x80007ff5
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR, HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_IN)
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                         0x4000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                            0xe
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                       0x2000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                          0xd
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                      0x1000
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                         0xc
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_WAKEUP_BMSK                                                     0xf00
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_WAKEUP_SHFT                                                       0x8
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_SLEEP_BMSK                                                       0xf0
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_SLEEP_SHFT                                                        0x4
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_PCIE_0_MSTR_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b010)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006b010)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_RMSK                                                        0xf0008005
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR, HWIO_GCC_PCIE_0_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_CFG_AHB_CBCR_IN)
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                               0x70000000
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                     0x1c
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                       0x8000
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                          0xf
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_PCIE_0_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_PCIE_0_AUX_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b014)
#define HWIO_GCC_PCIE_0_AUX_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006b014)
#define HWIO_GCC_PCIE_0_AUX_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_PCIE_0_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR, HWIO_GCC_PCIE_0_AUX_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_AUX_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_AUX_CBCR_IN)
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_PCIE_0_AUX_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b018)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006b018)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_RMSK                                                           0x80007ff5
#define HWIO_GCC_PCIE_0_PIPE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR, HWIO_GCC_PCIE_0_PIPE_CBCR_RMSK)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PIPE_CBCR_ADDR,m,v,HWIO_GCC_PCIE_0_PIPE_CBCR_IN)
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_GCC_PCIE_0_PIPE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_GCC_PCIE_0_PIPE_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_GCC_PCIE_0_PIPE_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_GCC_PCIE_0_PIPE_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_GCC_PCIE_0_PIPE_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_PCIE_0_PIPE_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_PCIE_AUX_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c000)
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006c000)
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_RMSK                                                          0x800000f3
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AUX_CMD_RCGR_ADDR, HWIO_GCC_PCIE_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_PCIE_AUX_CMD_RCGR_IN)
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_D_BMSK                                                        0x80
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_D_SHFT                                                         0x7
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_N_BMSK                                                        0x40
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_N_SHFT                                                         0x6
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_M_BMSK                                                        0x20
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_M_SHFT                                                         0x5
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_PCIE_AUX_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_PCIE_AUX_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c004)
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006c004)
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_RMSK                                                              0x371f
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AUX_CFG_RCGR_ADDR, HWIO_GCC_PCIE_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_PCIE_AUX_CFG_RCGR_IN)
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_MODE_BMSK                                                         0x3000
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_MODE_SHFT                                                            0xc
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_PCIE_AUX_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_PCIE_AUX_M_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c008)
#define HWIO_GCC_PCIE_AUX_M_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006c008)
#define HWIO_GCC_PCIE_AUX_M_RMSK                                                                     0xffff
#define HWIO_GCC_PCIE_AUX_M_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AUX_M_ADDR, HWIO_GCC_PCIE_AUX_M_RMSK)
#define HWIO_GCC_PCIE_AUX_M_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AUX_M_ADDR, m)
#define HWIO_GCC_PCIE_AUX_M_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AUX_M_ADDR,v)
#define HWIO_GCC_PCIE_AUX_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AUX_M_ADDR,m,v,HWIO_GCC_PCIE_AUX_M_IN)
#define HWIO_GCC_PCIE_AUX_M_M_BMSK                                                                   0xffff
#define HWIO_GCC_PCIE_AUX_M_M_SHFT                                                                      0x0

#define HWIO_GCC_PCIE_AUX_N_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c00c)
#define HWIO_GCC_PCIE_AUX_N_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006c00c)
#define HWIO_GCC_PCIE_AUX_N_RMSK                                                                     0xffff
#define HWIO_GCC_PCIE_AUX_N_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AUX_N_ADDR, HWIO_GCC_PCIE_AUX_N_RMSK)
#define HWIO_GCC_PCIE_AUX_N_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AUX_N_ADDR, m)
#define HWIO_GCC_PCIE_AUX_N_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AUX_N_ADDR,v)
#define HWIO_GCC_PCIE_AUX_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AUX_N_ADDR,m,v,HWIO_GCC_PCIE_AUX_N_IN)
#define HWIO_GCC_PCIE_AUX_N_NOT_N_MINUS_M_BMSK                                                       0xffff
#define HWIO_GCC_PCIE_AUX_N_NOT_N_MINUS_M_SHFT                                                          0x0

#define HWIO_GCC_PCIE_AUX_D_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c010)
#define HWIO_GCC_PCIE_AUX_D_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006c010)
#define HWIO_GCC_PCIE_AUX_D_RMSK                                                                     0xffff
#define HWIO_GCC_PCIE_AUX_D_IN          \
        in_dword_masked(HWIO_GCC_PCIE_AUX_D_ADDR, HWIO_GCC_PCIE_AUX_D_RMSK)
#define HWIO_GCC_PCIE_AUX_D_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_AUX_D_ADDR, m)
#define HWIO_GCC_PCIE_AUX_D_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_AUX_D_ADDR,v)
#define HWIO_GCC_PCIE_AUX_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_AUX_D_ADDR,m,v,HWIO_GCC_PCIE_AUX_D_IN)
#define HWIO_GCC_PCIE_AUX_D_NOT_2D_BMSK                                                              0xffff
#define HWIO_GCC_PCIE_AUX_D_NOT_2D_SHFT                                                                 0x0

#define HWIO_GCC_PCIE_PHY_BCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f000)
#define HWIO_GCC_PCIE_PHY_BCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006f000)
#define HWIO_GCC_PCIE_PHY_BCR_RMSK                                                                      0x1
#define HWIO_GCC_PCIE_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_BCR_ADDR, HWIO_GCC_PCIE_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_BCR_IN)
#define HWIO_GCC_PCIE_PHY_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_PCIE_PHY_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_PCIE_PHY_AUX_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f004)
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006f004)
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_AUX_CBCR_ADDR, HWIO_GCC_PCIE_PHY_AUX_CBCR_RMSK)
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_AUX_CBCR_IN)
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_PCIE_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_OBT_ODT_BCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00073000)
#define HWIO_GCC_OBT_ODT_BCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00073000)
#define HWIO_GCC_OBT_ODT_BCR_RMSK                                                                       0x1
#define HWIO_GCC_OBT_ODT_BCR_IN          \
        in_dword_masked(HWIO_GCC_OBT_ODT_BCR_ADDR, HWIO_GCC_OBT_ODT_BCR_RMSK)
#define HWIO_GCC_OBT_ODT_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_OBT_ODT_BCR_ADDR, m)
#define HWIO_GCC_OBT_ODT_BCR_OUT(v)      \
        out_dword(HWIO_GCC_OBT_ODT_BCR_ADDR,v)
#define HWIO_GCC_OBT_ODT_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OBT_ODT_BCR_ADDR,m,v,HWIO_GCC_OBT_ODT_BCR_IN)
#define HWIO_GCC_OBT_ODT_BCR_BLK_ARES_BMSK                                                              0x1
#define HWIO_GCC_OBT_ODT_BCR_BLK_ARES_SHFT                                                              0x0

#define HWIO_GCC_OBT_ODT_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00073018)
#define HWIO_GCC_OBT_ODT_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00073018)
#define HWIO_GCC_OBT_ODT_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_OBT_ODT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_OBT_ODT_CBCR_ADDR, HWIO_GCC_OBT_ODT_CBCR_RMSK)
#define HWIO_GCC_OBT_ODT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_OBT_ODT_CBCR_ADDR, m)
#define HWIO_GCC_OBT_ODT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_OBT_ODT_CBCR_ADDR,v)
#define HWIO_GCC_OBT_ODT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OBT_ODT_CBCR_ADDR,m,v,HWIO_GCC_OBT_ODT_CBCR_IN)
#define HWIO_GCC_OBT_ODT_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_OBT_ODT_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_OBT_ODT_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_OBT_ODT_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_OBT_ODT_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_OBT_ODT_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_OBT_ODT_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007301c)
#define HWIO_GCC_OBT_ODT_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007301c)
#define HWIO_GCC_OBT_ODT_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_OBT_ODT_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_OBT_ODT_CMD_RCGR_ADDR, HWIO_GCC_OBT_ODT_CMD_RCGR_RMSK)
#define HWIO_GCC_OBT_ODT_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_OBT_ODT_CMD_RCGR_ADDR, m)
#define HWIO_GCC_OBT_ODT_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_OBT_ODT_CMD_RCGR_ADDR,v)
#define HWIO_GCC_OBT_ODT_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OBT_ODT_CMD_RCGR_ADDR,m,v,HWIO_GCC_OBT_ODT_CMD_RCGR_IN)
#define HWIO_GCC_OBT_ODT_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_OBT_ODT_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_OBT_ODT_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_OBT_ODT_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_OBT_ODT_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_OBT_ODT_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_OBT_ODT_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_OBT_ODT_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_OBT_ODT_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00073020)
#define HWIO_GCC_OBT_ODT_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00073020)
#define HWIO_GCC_OBT_ODT_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_OBT_ODT_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_OBT_ODT_CFG_RCGR_ADDR, HWIO_GCC_OBT_ODT_CFG_RCGR_RMSK)
#define HWIO_GCC_OBT_ODT_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_OBT_ODT_CFG_RCGR_ADDR, m)
#define HWIO_GCC_OBT_ODT_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_OBT_ODT_CFG_RCGR_ADDR,v)
#define HWIO_GCC_OBT_ODT_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OBT_ODT_CFG_RCGR_ADDR,m,v,HWIO_GCC_OBT_ODT_CFG_RCGR_IN)
#define HWIO_GCC_OBT_ODT_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_OBT_ODT_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_OBT_ODT_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_OBT_ODT_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_UFS_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00075000)
#define HWIO_GCC_UFS_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00075000)
#define HWIO_GCC_UFS_BCR_RMSK                                                                           0x1
#define HWIO_GCC_UFS_BCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_BCR_ADDR, HWIO_GCC_UFS_BCR_RMSK)
#define HWIO_GCC_UFS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_BCR_ADDR, m)
#define HWIO_GCC_UFS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_BCR_ADDR,v)
#define HWIO_GCC_UFS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_BCR_ADDR,m,v,HWIO_GCC_UFS_BCR_IN)
#define HWIO_GCC_UFS_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_UFS_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_UFS_GDSCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00075004)
#define HWIO_GCC_UFS_GDSCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00075004)
#define HWIO_GCC_UFS_GDSCR_RMSK                                                                  0xf8ffffff
#define HWIO_GCC_UFS_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_GDSCR_ADDR, HWIO_GCC_UFS_GDSCR_RMSK)
#define HWIO_GCC_UFS_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_GDSCR_ADDR, m)
#define HWIO_GCC_UFS_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_GDSCR_ADDR,v)
#define HWIO_GCC_UFS_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_GDSCR_ADDR,m,v,HWIO_GCC_UFS_GDSCR_IN)
#define HWIO_GCC_UFS_GDSCR_PWR_ON_BMSK                                                           0x80000000
#define HWIO_GCC_UFS_GDSCR_PWR_ON_SHFT                                                                 0x1f
#define HWIO_GCC_UFS_GDSCR_GDSC_STATE_BMSK                                                       0x78000000
#define HWIO_GCC_UFS_GDSCR_GDSC_STATE_SHFT                                                             0x1b
#define HWIO_GCC_UFS_GDSCR_EN_REST_WAIT_BMSK                                                       0xf00000
#define HWIO_GCC_UFS_GDSCR_EN_REST_WAIT_SHFT                                                           0x14
#define HWIO_GCC_UFS_GDSCR_EN_FEW_WAIT_BMSK                                                         0xf0000
#define HWIO_GCC_UFS_GDSCR_EN_FEW_WAIT_SHFT                                                            0x10
#define HWIO_GCC_UFS_GDSCR_CLK_DIS_WAIT_BMSK                                                         0xf000
#define HWIO_GCC_UFS_GDSCR_CLK_DIS_WAIT_SHFT                                                            0xc
#define HWIO_GCC_UFS_GDSCR_RETAIN_FF_ENABLE_BMSK                                                      0x800
#define HWIO_GCC_UFS_GDSCR_RETAIN_FF_ENABLE_SHFT                                                        0xb
#define HWIO_GCC_UFS_GDSCR_RESTORE_BMSK                                                               0x400
#define HWIO_GCC_UFS_GDSCR_RESTORE_SHFT                                                                 0xa
#define HWIO_GCC_UFS_GDSCR_SAVE_BMSK                                                                  0x200
#define HWIO_GCC_UFS_GDSCR_SAVE_SHFT                                                                    0x9
#define HWIO_GCC_UFS_GDSCR_RETAIN_BMSK                                                                0x100
#define HWIO_GCC_UFS_GDSCR_RETAIN_SHFT                                                                  0x8
#define HWIO_GCC_UFS_GDSCR_EN_REST_BMSK                                                                0x80
#define HWIO_GCC_UFS_GDSCR_EN_REST_SHFT                                                                 0x7
#define HWIO_GCC_UFS_GDSCR_EN_FEW_BMSK                                                                 0x40
#define HWIO_GCC_UFS_GDSCR_EN_FEW_SHFT                                                                  0x6
#define HWIO_GCC_UFS_GDSCR_CLAMP_IO_BMSK                                                               0x20
#define HWIO_GCC_UFS_GDSCR_CLAMP_IO_SHFT                                                                0x5
#define HWIO_GCC_UFS_GDSCR_CLK_DISABLE_BMSK                                                            0x10
#define HWIO_GCC_UFS_GDSCR_CLK_DISABLE_SHFT                                                             0x4
#define HWIO_GCC_UFS_GDSCR_PD_ARES_BMSK                                                                 0x8
#define HWIO_GCC_UFS_GDSCR_PD_ARES_SHFT                                                                 0x3
#define HWIO_GCC_UFS_GDSCR_SW_OVERRIDE_BMSK                                                             0x4
#define HWIO_GCC_UFS_GDSCR_SW_OVERRIDE_SHFT                                                             0x2
#define HWIO_GCC_UFS_GDSCR_HW_CONTROL_BMSK                                                              0x2
#define HWIO_GCC_UFS_GDSCR_HW_CONTROL_SHFT                                                              0x1
#define HWIO_GCC_UFS_GDSCR_SW_COLLAPSE_BMSK                                                             0x1
#define HWIO_GCC_UFS_GDSCR_SW_COLLAPSE_SHFT                                                             0x0

#define HWIO_GCC_UFS_AXI_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00075008)
#define HWIO_GCC_UFS_AXI_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00075008)
#define HWIO_GCC_UFS_AXI_CBCR_RMSK                                                               0x80007ff7
#define HWIO_GCC_UFS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_AXI_CBCR_ADDR, HWIO_GCC_UFS_AXI_CBCR_RMSK)
#define HWIO_GCC_UFS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_UFS_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AXI_CBCR_ADDR,v)
#define HWIO_GCC_UFS_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AXI_CBCR_ADDR,m,v,HWIO_GCC_UFS_AXI_CBCR_IN)
#define HWIO_GCC_UFS_AXI_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_UFS_AXI_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_UFS_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_UFS_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_UFS_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_UFS_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_UFS_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_UFS_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_UFS_AXI_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_UFS_AXI_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_UFS_AXI_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_UFS_AXI_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_UFS_AXI_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_UFS_AXI_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_UFS_AXI_CBCR_HW_CTL_BMSK                                                               0x2
#define HWIO_GCC_UFS_AXI_CBCR_HW_CTL_SHFT                                                               0x1
#define HWIO_GCC_UFS_AXI_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_UFS_AXI_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_UFS_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007500c)
#define HWIO_GCC_UFS_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007500c)
#define HWIO_GCC_UFS_AHB_CBCR_RMSK                                                               0xf0008005
#define HWIO_GCC_UFS_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_AHB_CBCR_ADDR, HWIO_GCC_UFS_AHB_CBCR_RMSK)
#define HWIO_GCC_UFS_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AHB_CBCR_ADDR, m)
#define HWIO_GCC_UFS_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AHB_CBCR_ADDR,v)
#define HWIO_GCC_UFS_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AHB_CBCR_ADDR,m,v,HWIO_GCC_UFS_AHB_CBCR_IN)
#define HWIO_GCC_UFS_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_UFS_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_UFS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_UFS_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_UFS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_UFS_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_UFS_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_UFS_AHB_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_UFS_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_UFS_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00075010)
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00075010)
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_ADDR, HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_RMSK)
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_ADDR, m)
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_ADDR,v)
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_ADDR,m,v,HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_IN)
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_UFS_TX_SYMBOL_0_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00075014)
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00075014)
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_ADDR, HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_RMSK)
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_ADDR, m)
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_ADDR,v)
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_ADDR,m,v,HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_IN)
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_UFS_RX_SYMBOL_0_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_UFS_AXI_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00075018)
#define HWIO_GCC_UFS_AXI_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00075018)
#define HWIO_GCC_UFS_AXI_CMD_RCGR_RMSK                                                           0x800000f3
#define HWIO_GCC_UFS_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_AXI_CMD_RCGR_ADDR, HWIO_GCC_UFS_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_AXI_CMD_RCGR_IN)
#define HWIO_GCC_UFS_AXI_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_UFS_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_D_BMSK                                                         0x80
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_D_SHFT                                                          0x7
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_N_BMSK                                                         0x40
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_N_SHFT                                                          0x6
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_M_BMSK                                                         0x20
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_M_SHFT                                                          0x5
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_UFS_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_UFS_AXI_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_UFS_AXI_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_UFS_AXI_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_UFS_AXI_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_UFS_AXI_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007501c)
#define HWIO_GCC_UFS_AXI_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007501c)
#define HWIO_GCC_UFS_AXI_CFG_RCGR_RMSK                                                               0x371f
#define HWIO_GCC_UFS_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_AXI_CFG_RCGR_ADDR, HWIO_GCC_UFS_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_AXI_CFG_RCGR_IN)
#define HWIO_GCC_UFS_AXI_CFG_RCGR_MODE_BMSK                                                          0x3000
#define HWIO_GCC_UFS_AXI_CFG_RCGR_MODE_SHFT                                                             0xc
#define HWIO_GCC_UFS_AXI_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_UFS_AXI_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_UFS_AXI_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_UFS_AXI_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_UFS_AXI_M_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00075020)
#define HWIO_GCC_UFS_AXI_M_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00075020)
#define HWIO_GCC_UFS_AXI_M_RMSK                                                                        0xff
#define HWIO_GCC_UFS_AXI_M_IN          \
        in_dword_masked(HWIO_GCC_UFS_AXI_M_ADDR, HWIO_GCC_UFS_AXI_M_RMSK)
#define HWIO_GCC_UFS_AXI_M_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AXI_M_ADDR, m)
#define HWIO_GCC_UFS_AXI_M_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AXI_M_ADDR,v)
#define HWIO_GCC_UFS_AXI_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AXI_M_ADDR,m,v,HWIO_GCC_UFS_AXI_M_IN)
#define HWIO_GCC_UFS_AXI_M_M_BMSK                                                                      0xff
#define HWIO_GCC_UFS_AXI_M_M_SHFT                                                                       0x0

#define HWIO_GCC_UFS_AXI_N_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00075024)
#define HWIO_GCC_UFS_AXI_N_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00075024)
#define HWIO_GCC_UFS_AXI_N_RMSK                                                                        0xff
#define HWIO_GCC_UFS_AXI_N_IN          \
        in_dword_masked(HWIO_GCC_UFS_AXI_N_ADDR, HWIO_GCC_UFS_AXI_N_RMSK)
#define HWIO_GCC_UFS_AXI_N_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AXI_N_ADDR, m)
#define HWIO_GCC_UFS_AXI_N_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AXI_N_ADDR,v)
#define HWIO_GCC_UFS_AXI_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AXI_N_ADDR,m,v,HWIO_GCC_UFS_AXI_N_IN)
#define HWIO_GCC_UFS_AXI_N_NOT_N_MINUS_M_BMSK                                                          0xff
#define HWIO_GCC_UFS_AXI_N_NOT_N_MINUS_M_SHFT                                                           0x0

#define HWIO_GCC_UFS_AXI_D_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00075028)
#define HWIO_GCC_UFS_AXI_D_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00075028)
#define HWIO_GCC_UFS_AXI_D_RMSK                                                                        0xff
#define HWIO_GCC_UFS_AXI_D_IN          \
        in_dword_masked(HWIO_GCC_UFS_AXI_D_ADDR, HWIO_GCC_UFS_AXI_D_RMSK)
#define HWIO_GCC_UFS_AXI_D_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_AXI_D_ADDR, m)
#define HWIO_GCC_UFS_AXI_D_OUT(v)      \
        out_dword(HWIO_GCC_UFS_AXI_D_ADDR,v)
#define HWIO_GCC_UFS_AXI_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_AXI_D_ADDR,m,v,HWIO_GCC_UFS_AXI_D_IN)
#define HWIO_GCC_UFS_AXI_D_NOT_2D_BMSK                                                                 0xff
#define HWIO_GCC_UFS_AXI_D_NOT_2D_SHFT                                                                  0x0

#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00076008)
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00076008)
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_RMSK                                                       0x80007ff7
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_UNIPRO_CORE_CBCR_ADDR, HWIO_GCC_UFS_UNIPRO_CORE_CBCR_RMSK)
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_UNIPRO_CORE_CBCR_ADDR, m)
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_UNIPRO_CORE_CBCR_ADDR,v)
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_UNIPRO_CORE_CBCR_ADDR,m,v,HWIO_GCC_UFS_UNIPRO_CORE_CBCR_IN)
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_FORCE_MEM_CORE_ON_BMSK                                         0x4000
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_FORCE_MEM_CORE_ON_SHFT                                            0xe
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                       0x2000
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                          0xd
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                      0x1000
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                         0xc
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_WAKEUP_BMSK                                                     0xf00
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_WAKEUP_SHFT                                                       0x8
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_SLEEP_BMSK                                                       0xf0
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_SLEEP_SHFT                                                        0x4
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_HW_CTL_BMSK                                                       0x2
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_HW_CTL_SHFT                                                       0x1
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_UFS_UNIPRO_CORE_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_UFS_ICE_CORE_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007600c)
#define HWIO_GCC_UFS_ICE_CORE_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007600c)
#define HWIO_GCC_UFS_ICE_CORE_CBCR_RMSK                                                          0x80007ff7
#define HWIO_GCC_UFS_ICE_CORE_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_ICE_CORE_CBCR_ADDR, HWIO_GCC_UFS_ICE_CORE_CBCR_RMSK)
#define HWIO_GCC_UFS_ICE_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_ICE_CORE_CBCR_ADDR, m)
#define HWIO_GCC_UFS_ICE_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_ICE_CORE_CBCR_ADDR,v)
#define HWIO_GCC_UFS_ICE_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_ICE_CORE_CBCR_ADDR,m,v,HWIO_GCC_UFS_ICE_CORE_CBCR_IN)
#define HWIO_GCC_UFS_ICE_CORE_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_UFS_ICE_CORE_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_UFS_ICE_CORE_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_GCC_UFS_ICE_CORE_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_GCC_UFS_ICE_CORE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_GCC_UFS_ICE_CORE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_GCC_UFS_ICE_CORE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_GCC_UFS_ICE_CORE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_GCC_UFS_ICE_CORE_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_GCC_UFS_ICE_CORE_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_GCC_UFS_ICE_CORE_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_GCC_UFS_ICE_CORE_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_GCC_UFS_ICE_CORE_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_UFS_ICE_CORE_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_UFS_ICE_CORE_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_GCC_UFS_ICE_CORE_CBCR_HW_CTL_SHFT                                                          0x1
#define HWIO_GCC_UFS_ICE_CORE_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_UFS_ICE_CORE_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00076010)
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00076010)
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_ADDR, HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_IN)
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_UFS_ICE_CORE_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00076014)
#define HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00076014)
#define HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_RMSK                                                           0x71f
#define HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_ADDR, HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_IN)
#define HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_UFS_ICE_CORE_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00076028)
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00076028)
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_ADDR, HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_IN)
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_UFS_UNIPRO_CORE_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0007602c)
#define HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007602c)
#define HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_RMSK                                                        0x71f
#define HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_ADDR, HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_IN)
#define HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_UFS_UNIPRO_CORE_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_UFS_PHY_AUX_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00076040)
#define HWIO_GCC_UFS_PHY_AUX_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00076040)
#define HWIO_GCC_UFS_PHY_AUX_CBCR_RMSK                                                           0x80000007
#define HWIO_GCC_UFS_PHY_AUX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_AUX_CBCR_ADDR, HWIO_GCC_UFS_PHY_AUX_CBCR_RMSK)
#define HWIO_GCC_UFS_PHY_AUX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_AUX_CBCR_ADDR, m)
#define HWIO_GCC_UFS_PHY_AUX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_AUX_CBCR_ADDR,v)
#define HWIO_GCC_UFS_PHY_AUX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_AUX_CBCR_ADDR,m,v,HWIO_GCC_UFS_PHY_AUX_CBCR_IN)
#define HWIO_GCC_UFS_PHY_AUX_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_UFS_PHY_AUX_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_UFS_PHY_AUX_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_UFS_PHY_AUX_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_UFS_PHY_AUX_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_GCC_UFS_PHY_AUX_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_GCC_UFS_PHY_AUX_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_UFS_PHY_AUX_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00076044)
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00076044)
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_RMSK                                                       0x80000013
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_ADDR, HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_RMSK)
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_ADDR,m,v,HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_IN)
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_GCC_UFS_PHY_AUX_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00076048)
#define HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00076048)
#define HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_RMSK                                                            0x71f
#define HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_ADDR, HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_RMSK)
#define HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_ADDR,m,v,HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_IN)
#define HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_GCC_UFS_PHY_AUX_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_GCC_SSC_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00063000)
#define HWIO_GCC_SSC_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00063000)
#define HWIO_GCC_SSC_BCR_RMSK                                                                           0x1
#define HWIO_GCC_SSC_BCR_IN          \
        in_dword_masked(HWIO_GCC_SSC_BCR_ADDR, HWIO_GCC_SSC_BCR_RMSK)
#define HWIO_GCC_SSC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_BCR_ADDR, m)
#define HWIO_GCC_SSC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SSC_BCR_ADDR,v)
#define HWIO_GCC_SSC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_BCR_ADDR,m,v,HWIO_GCC_SSC_BCR_IN)
#define HWIO_GCC_SSC_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_SSC_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00063004)
#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00063004)
#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SSC_SNOC_AHBM_CBCR_ADDR, HWIO_GCC_SSC_SNOC_AHBM_CBCR_RMSK)
#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_SNOC_AHBM_CBCR_ADDR, m)
#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SSC_SNOC_AHBM_CBCR_ADDR,v)
#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_SNOC_AHBM_CBCR_ADDR,m,v,HWIO_GCC_SSC_SNOC_AHBM_CBCR_IN)
#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SSC_SNOC_AHBM_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00063008)
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00063008)
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_RMSK                                                    0x80007ff7
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_ADDR, HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_RMSK)
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_ADDR,m,v,HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_IN)
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_FORCE_MEM_CORE_ON_BMSK                                      0x4000
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_FORCE_MEM_CORE_ON_SHFT                                         0xe
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                    0x2000
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                       0xd
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                   0x1000
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                      0xc
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_WAKEUP_BMSK                                                  0xf00
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_WAKEUP_SHFT                                                    0x8
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_SLEEP_BMSK                                                    0xf0
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_SLEEP_SHFT                                                     0x4
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_CLK_ARES_BMSK                                                  0x4
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_CLK_ARES_SHFT                                                  0x2
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_HW_CTL_BMSK                                                    0x2
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_HW_CTL_SHFT                                                    0x1
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_SYS_NOC_SSC_Q6_AXI_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0006300c)
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006300c)
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_RMSK                                                         0xf0008005
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SSC_CNOC_AHBS_CBCR_ADDR, HWIO_GCC_SSC_CNOC_AHBS_CBCR_RMSK)
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_CNOC_AHBS_CBCR_ADDR, m)
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SSC_CNOC_AHBS_CBCR_ADDR,v)
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_CNOC_AHBS_CBCR_ADDR,m,v,HWIO_GCC_SSC_CNOC_AHBS_CBCR_IN)
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                0x70000000
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                      0x1c
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                        0x8000
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                           0xf
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SSC_CNOC_AHBS_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SSC_CNOC_MPU_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00063010)
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00063010)
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_RMSK                                                          0xf0008005
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SSC_CNOC_MPU_CBCR_ADDR, HWIO_GCC_SSC_CNOC_MPU_CBCR_RMSK)
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_CNOC_MPU_CBCR_ADDR, m)
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SSC_CNOC_MPU_CBCR_ADDR,v)
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_CNOC_MPU_CBCR_ADDR,m,v,HWIO_GCC_SSC_CNOC_MPU_CBCR_IN)
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SSC_CNOC_MPU_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SSC_AT_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00063014)
#define HWIO_GCC_SSC_AT_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00063014)
#define HWIO_GCC_SSC_AT_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_SSC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SSC_AT_CBCR_ADDR, HWIO_GCC_SSC_AT_CBCR_RMSK)
#define HWIO_GCC_SSC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_AT_CBCR_ADDR, m)
#define HWIO_GCC_SSC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SSC_AT_CBCR_ADDR,v)
#define HWIO_GCC_SSC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_AT_CBCR_ADDR,m,v,HWIO_GCC_SSC_AT_CBCR_IN)
#define HWIO_GCC_SSC_AT_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_SSC_AT_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_SSC_AT_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_SSC_AT_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_SSC_AT_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_SSC_AT_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_SSC_XO_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00063018)
#define HWIO_GCC_SSC_XO_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00063018)
#define HWIO_GCC_SSC_XO_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_SSC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SSC_XO_CBCR_ADDR, HWIO_GCC_SSC_XO_CBCR_RMSK)
#define HWIO_GCC_SSC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_XO_CBCR_ADDR, m)
#define HWIO_GCC_SSC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SSC_XO_CBCR_ADDR,v)
#define HWIO_GCC_SSC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_XO_CBCR_ADDR,m,v,HWIO_GCC_SSC_XO_CBCR_IN)
#define HWIO_GCC_SSC_XO_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_SSC_XO_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_SSC_XO_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_SSC_XO_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_SSC_XO_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_SSC_XO_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_SSC_APB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0006301c)
#define HWIO_GCC_SSC_APB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006301c)
#define HWIO_GCC_SSC_APB_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_SSC_APB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SSC_APB_CBCR_ADDR, HWIO_GCC_SSC_APB_CBCR_RMSK)
#define HWIO_GCC_SSC_APB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_APB_CBCR_ADDR, m)
#define HWIO_GCC_SSC_APB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SSC_APB_CBCR_ADDR,v)
#define HWIO_GCC_SSC_APB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_APB_CBCR_ADDR,m,v,HWIO_GCC_SSC_APB_CBCR_IN)
#define HWIO_GCC_SSC_APB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SSC_APB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SSC_APB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_SSC_APB_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_SSC_APB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SSC_APB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_VS_BCR_ADDR                                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a000)
#define HWIO_GCC_VS_BCR_OFFS                                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a000)
#define HWIO_GCC_VS_BCR_RMSK                                                                            0x1
#define HWIO_GCC_VS_BCR_IN          \
        in_dword_masked(HWIO_GCC_VS_BCR_ADDR, HWIO_GCC_VS_BCR_RMSK)
#define HWIO_GCC_VS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_BCR_ADDR, m)
#define HWIO_GCC_VS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_VS_BCR_ADDR,v)
#define HWIO_GCC_VS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_BCR_ADDR,m,v,HWIO_GCC_VS_BCR_IN)
#define HWIO_GCC_VS_BCR_BLK_ARES_BMSK                                                                   0x1
#define HWIO_GCC_VS_BCR_BLK_ARES_SHFT                                                                   0x0

#define HWIO_GCC_VDDCX_VS_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a004)
#define HWIO_GCC_VDDCX_VS_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a004)
#define HWIO_GCC_VDDCX_VS_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_VDDCX_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VDDCX_VS_CBCR_ADDR, HWIO_GCC_VDDCX_VS_CBCR_RMSK)
#define HWIO_GCC_VDDCX_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VDDCX_VS_CBCR_ADDR, m)
#define HWIO_GCC_VDDCX_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VDDCX_VS_CBCR_ADDR,v)
#define HWIO_GCC_VDDCX_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VDDCX_VS_CBCR_ADDR,m,v,HWIO_GCC_VDDCX_VS_CBCR_IN)
#define HWIO_GCC_VDDCX_VS_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_VDDCX_VS_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_VDDCX_VS_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_VDDCX_VS_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_VDDCX_VS_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_VDDCX_VS_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_VDDMX_VS_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a008)
#define HWIO_GCC_VDDMX_VS_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a008)
#define HWIO_GCC_VDDMX_VS_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_VDDMX_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VDDMX_VS_CBCR_ADDR, HWIO_GCC_VDDMX_VS_CBCR_RMSK)
#define HWIO_GCC_VDDMX_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VDDMX_VS_CBCR_ADDR, m)
#define HWIO_GCC_VDDMX_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VDDMX_VS_CBCR_ADDR,v)
#define HWIO_GCC_VDDMX_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VDDMX_VS_CBCR_ADDR,m,v,HWIO_GCC_VDDMX_VS_CBCR_IN)
#define HWIO_GCC_VDDMX_VS_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_VDDMX_VS_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_VDDMX_VS_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_VDDMX_VS_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_VDDMX_VS_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_VDDMX_VS_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_VDDA_VS_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a00c)
#define HWIO_GCC_VDDA_VS_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a00c)
#define HWIO_GCC_VDDA_VS_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_VDDA_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VDDA_VS_CBCR_ADDR, HWIO_GCC_VDDA_VS_CBCR_RMSK)
#define HWIO_GCC_VDDA_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VDDA_VS_CBCR_ADDR, m)
#define HWIO_GCC_VDDA_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VDDA_VS_CBCR_ADDR,v)
#define HWIO_GCC_VDDA_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VDDA_VS_CBCR_ADDR,m,v,HWIO_GCC_VDDA_VS_CBCR_IN)
#define HWIO_GCC_VDDA_VS_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_VDDA_VS_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_VDDA_VS_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_VDDA_VS_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_VDDA_VS_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_VDDA_VS_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_VS_CTRL_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a010)
#define HWIO_GCC_VS_CTRL_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a010)
#define HWIO_GCC_VS_CTRL_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_VS_CTRL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_VS_CTRL_CBCR_ADDR, HWIO_GCC_VS_CTRL_CBCR_RMSK)
#define HWIO_GCC_VS_CTRL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_CTRL_CBCR_ADDR, m)
#define HWIO_GCC_VS_CTRL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_VS_CTRL_CBCR_ADDR,v)
#define HWIO_GCC_VS_CTRL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_CTRL_CBCR_ADDR,m,v,HWIO_GCC_VS_CTRL_CBCR_IN)
#define HWIO_GCC_VS_CTRL_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_VS_CTRL_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_VS_CTRL_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_VS_CTRL_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_VS_CTRL_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_VS_CTRL_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_VDDCX_VS_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a014)
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a014)
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VDDCX_VS_CMD_RCGR_ADDR, HWIO_GCC_VDDCX_VS_CMD_RCGR_RMSK)
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VDDCX_VS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VDDCX_VS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VDDCX_VS_CMD_RCGR_ADDR,m,v,HWIO_GCC_VDDCX_VS_CMD_RCGR_IN)
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_VDDCX_VS_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_VDDCX_VS_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a018)
#define HWIO_GCC_VDDCX_VS_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a018)
#define HWIO_GCC_VDDCX_VS_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_VDDCX_VS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VDDCX_VS_CFG_RCGR_ADDR, HWIO_GCC_VDDCX_VS_CFG_RCGR_RMSK)
#define HWIO_GCC_VDDCX_VS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VDDCX_VS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_VDDCX_VS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VDDCX_VS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_VDDCX_VS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VDDCX_VS_CFG_RCGR_ADDR,m,v,HWIO_GCC_VDDCX_VS_CFG_RCGR_IN)
#define HWIO_GCC_VDDCX_VS_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_VDDCX_VS_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_VDDCX_VS_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_VDDCX_VS_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_VDDMX_VS_CMD_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a02c)
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a02c)
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_RMSK                                                          0x80000013
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VDDMX_VS_CMD_RCGR_ADDR, HWIO_GCC_VDDMX_VS_CMD_RCGR_RMSK)
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VDDMX_VS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VDDMX_VS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VDDMX_VS_CMD_RCGR_ADDR,m,v,HWIO_GCC_VDDMX_VS_CMD_RCGR_IN)
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_GCC_VDDMX_VS_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_GCC_VDDMX_VS_CFG_RCGR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a030)
#define HWIO_GCC_VDDMX_VS_CFG_RCGR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a030)
#define HWIO_GCC_VDDMX_VS_CFG_RCGR_RMSK                                                               0x71f
#define HWIO_GCC_VDDMX_VS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VDDMX_VS_CFG_RCGR_ADDR, HWIO_GCC_VDDMX_VS_CFG_RCGR_RMSK)
#define HWIO_GCC_VDDMX_VS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VDDMX_VS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_VDDMX_VS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VDDMX_VS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_VDDMX_VS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VDDMX_VS_CFG_RCGR_ADDR,m,v,HWIO_GCC_VDDMX_VS_CFG_RCGR_IN)
#define HWIO_GCC_VDDMX_VS_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_GCC_VDDMX_VS_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_GCC_VDDMX_VS_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_GCC_VDDMX_VS_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_GCC_VDDA_VS_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a044)
#define HWIO_GCC_VDDA_VS_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a044)
#define HWIO_GCC_VDDA_VS_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_VDDA_VS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VDDA_VS_CMD_RCGR_ADDR, HWIO_GCC_VDDA_VS_CMD_RCGR_RMSK)
#define HWIO_GCC_VDDA_VS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VDDA_VS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_VDDA_VS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VDDA_VS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_VDDA_VS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VDDA_VS_CMD_RCGR_ADDR,m,v,HWIO_GCC_VDDA_VS_CMD_RCGR_IN)
#define HWIO_GCC_VDDA_VS_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_VDDA_VS_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_VDDA_VS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_VDDA_VS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_VDDA_VS_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_VDDA_VS_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_VDDA_VS_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_VDDA_VS_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_VDDA_VS_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a048)
#define HWIO_GCC_VDDA_VS_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a048)
#define HWIO_GCC_VDDA_VS_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_VDDA_VS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VDDA_VS_CFG_RCGR_ADDR, HWIO_GCC_VDDA_VS_CFG_RCGR_RMSK)
#define HWIO_GCC_VDDA_VS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VDDA_VS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_VDDA_VS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VDDA_VS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_VDDA_VS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VDDA_VS_CFG_RCGR_ADDR,m,v,HWIO_GCC_VDDA_VS_CFG_RCGR_IN)
#define HWIO_GCC_VDDA_VS_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_VDDA_VS_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_VDDA_VS_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_VDDA_VS_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_VS_CTRL_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a05c)
#define HWIO_GCC_VS_CTRL_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a05c)
#define HWIO_GCC_VS_CTRL_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_VS_CTRL_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VS_CTRL_CMD_RCGR_ADDR, HWIO_GCC_VS_CTRL_CMD_RCGR_RMSK)
#define HWIO_GCC_VS_CTRL_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_CTRL_CMD_RCGR_ADDR, m)
#define HWIO_GCC_VS_CTRL_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VS_CTRL_CMD_RCGR_ADDR,v)
#define HWIO_GCC_VS_CTRL_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_CTRL_CMD_RCGR_ADDR,m,v,HWIO_GCC_VS_CTRL_CMD_RCGR_IN)
#define HWIO_GCC_VS_CTRL_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_VS_CTRL_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_VS_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_VS_CTRL_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_VS_CTRL_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_VS_CTRL_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_VS_CTRL_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_VS_CTRL_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_VS_CTRL_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a060)
#define HWIO_GCC_VS_CTRL_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a060)
#define HWIO_GCC_VS_CTRL_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_VS_CTRL_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_VS_CTRL_CFG_RCGR_ADDR, HWIO_GCC_VS_CTRL_CFG_RCGR_RMSK)
#define HWIO_GCC_VS_CTRL_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_VS_CTRL_CFG_RCGR_ADDR, m)
#define HWIO_GCC_VS_CTRL_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_VS_CTRL_CFG_RCGR_ADDR,v)
#define HWIO_GCC_VS_CTRL_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VS_CTRL_CFG_RCGR_ADDR,m,v,HWIO_GCC_VS_CTRL_CFG_RCGR_IN)
#define HWIO_GCC_VS_CTRL_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_VS_CTRL_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_VS_CTRL_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_VS_CTRL_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_MSS_VS_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a074)
#define HWIO_GCC_MSS_VS_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a074)
#define HWIO_GCC_MSS_VS_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_MSS_VS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MSS_VS_CMD_RCGR_ADDR, HWIO_GCC_MSS_VS_CMD_RCGR_RMSK)
#define HWIO_GCC_MSS_VS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MSS_VS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MSS_VS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VS_CMD_RCGR_ADDR,m,v,HWIO_GCC_MSS_VS_CMD_RCGR_IN)
#define HWIO_GCC_MSS_VS_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_MSS_VS_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_MSS_VS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_MSS_VS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_MSS_VS_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_MSS_VS_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_MSS_VS_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_MSS_VS_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_MSS_VS_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a078)
#define HWIO_GCC_MSS_VS_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a078)
#define HWIO_GCC_MSS_VS_CFG_RCGR_RMSK                                                                 0x71f
#define HWIO_GCC_MSS_VS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MSS_VS_CFG_RCGR_ADDR, HWIO_GCC_MSS_VS_CFG_RCGR_RMSK)
#define HWIO_GCC_MSS_VS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MSS_VS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MSS_VS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VS_CFG_RCGR_ADDR,m,v,HWIO_GCC_MSS_VS_CFG_RCGR_IN)
#define HWIO_GCC_MSS_VS_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_MSS_VS_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_MSS_VS_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_MSS_VS_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_GPU_VS_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a08c)
#define HWIO_GCC_GPU_VS_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a08c)
#define HWIO_GCC_GPU_VS_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_GPU_VS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GPU_VS_CMD_RCGR_ADDR, HWIO_GCC_GPU_VS_CMD_RCGR_RMSK)
#define HWIO_GCC_GPU_VS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_VS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GPU_VS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_VS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GPU_VS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_VS_CMD_RCGR_ADDR,m,v,HWIO_GCC_GPU_VS_CMD_RCGR_IN)
#define HWIO_GCC_GPU_VS_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_GPU_VS_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_GPU_VS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_GPU_VS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_GPU_VS_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_GPU_VS_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_GPU_VS_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_GPU_VS_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_GPU_VS_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a090)
#define HWIO_GCC_GPU_VS_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a090)
#define HWIO_GCC_GPU_VS_CFG_RCGR_RMSK                                                                 0x71f
#define HWIO_GCC_GPU_VS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GPU_VS_CFG_RCGR_ADDR, HWIO_GCC_GPU_VS_CFG_RCGR_RMSK)
#define HWIO_GCC_GPU_VS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_VS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GPU_VS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_VS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GPU_VS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_VS_CFG_RCGR_ADDR,m,v,HWIO_GCC_GPU_VS_CFG_RCGR_IN)
#define HWIO_GCC_GPU_VS_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_GPU_VS_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_GPU_VS_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_GPU_VS_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_APC0_VS_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a0a4)
#define HWIO_GCC_APC0_VS_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a0a4)
#define HWIO_GCC_APC0_VS_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_APC0_VS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APC0_VS_CMD_RCGR_ADDR, HWIO_GCC_APC0_VS_CMD_RCGR_RMSK)
#define HWIO_GCC_APC0_VS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APC0_VS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_APC0_VS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APC0_VS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_APC0_VS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APC0_VS_CMD_RCGR_ADDR,m,v,HWIO_GCC_APC0_VS_CMD_RCGR_IN)
#define HWIO_GCC_APC0_VS_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_APC0_VS_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_APC0_VS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_APC0_VS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_APC0_VS_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_APC0_VS_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_APC0_VS_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_APC0_VS_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_APC0_VS_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a0a8)
#define HWIO_GCC_APC0_VS_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a0a8)
#define HWIO_GCC_APC0_VS_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_APC0_VS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APC0_VS_CFG_RCGR_ADDR, HWIO_GCC_APC0_VS_CFG_RCGR_RMSK)
#define HWIO_GCC_APC0_VS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APC0_VS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_APC0_VS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APC0_VS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_APC0_VS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APC0_VS_CFG_RCGR_ADDR,m,v,HWIO_GCC_APC0_VS_CFG_RCGR_IN)
#define HWIO_GCC_APC0_VS_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_APC0_VS_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_APC0_VS_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_APC0_VS_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_APC1_VS_CMD_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a0bc)
#define HWIO_GCC_APC1_VS_CMD_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a0bc)
#define HWIO_GCC_APC1_VS_CMD_RCGR_RMSK                                                           0x80000013
#define HWIO_GCC_APC1_VS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APC1_VS_CMD_RCGR_ADDR, HWIO_GCC_APC1_VS_CMD_RCGR_RMSK)
#define HWIO_GCC_APC1_VS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APC1_VS_CMD_RCGR_ADDR, m)
#define HWIO_GCC_APC1_VS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APC1_VS_CMD_RCGR_ADDR,v)
#define HWIO_GCC_APC1_VS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APC1_VS_CMD_RCGR_ADDR,m,v,HWIO_GCC_APC1_VS_CMD_RCGR_IN)
#define HWIO_GCC_APC1_VS_CMD_RCGR_ROOT_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_APC1_VS_CMD_RCGR_ROOT_OFF_SHFT                                                        0x1f
#define HWIO_GCC_APC1_VS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                  0x10
#define HWIO_GCC_APC1_VS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                   0x4
#define HWIO_GCC_APC1_VS_CMD_RCGR_ROOT_EN_BMSK                                                          0x2
#define HWIO_GCC_APC1_VS_CMD_RCGR_ROOT_EN_SHFT                                                          0x1
#define HWIO_GCC_APC1_VS_CMD_RCGR_UPDATE_BMSK                                                           0x1
#define HWIO_GCC_APC1_VS_CMD_RCGR_UPDATE_SHFT                                                           0x0

#define HWIO_GCC_APC1_VS_CFG_RCGR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a0c0)
#define HWIO_GCC_APC1_VS_CFG_RCGR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a0c0)
#define HWIO_GCC_APC1_VS_CFG_RCGR_RMSK                                                                0x71f
#define HWIO_GCC_APC1_VS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_APC1_VS_CFG_RCGR_ADDR, HWIO_GCC_APC1_VS_CFG_RCGR_RMSK)
#define HWIO_GCC_APC1_VS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_APC1_VS_CFG_RCGR_ADDR, m)
#define HWIO_GCC_APC1_VS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_APC1_VS_CFG_RCGR_ADDR,v)
#define HWIO_GCC_APC1_VS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APC1_VS_CFG_RCGR_ADDR,m,v,HWIO_GCC_APC1_VS_CFG_RCGR_IN)
#define HWIO_GCC_APC1_VS_CFG_RCGR_SRC_SEL_BMSK                                                        0x700
#define HWIO_GCC_APC1_VS_CFG_RCGR_SRC_SEL_SHFT                                                          0x8
#define HWIO_GCC_APC1_VS_CFG_RCGR_SRC_DIV_BMSK                                                         0x1f
#define HWIO_GCC_APC1_VS_CFG_RCGR_SRC_DIV_SHFT                                                          0x0

#define HWIO_GCC_MSS_VS_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a0d4)
#define HWIO_GCC_MSS_VS_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a0d4)
#define HWIO_GCC_MSS_VS_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_MSS_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_VS_CBCR_ADDR, HWIO_GCC_MSS_VS_CBCR_RMSK)
#define HWIO_GCC_MSS_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VS_CBCR_ADDR, m)
#define HWIO_GCC_MSS_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VS_CBCR_ADDR,v)
#define HWIO_GCC_MSS_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VS_CBCR_ADDR,m,v,HWIO_GCC_MSS_VS_CBCR_IN)
#define HWIO_GCC_MSS_VS_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_MSS_VS_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_MSS_VS_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_MSS_VS_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_MSS_VS_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_MSS_VS_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_GPU_VS_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a0d8)
#define HWIO_GCC_GPU_VS_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a0d8)
#define HWIO_GCC_GPU_VS_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_GPU_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_VS_CBCR_ADDR, HWIO_GCC_GPU_VS_CBCR_RMSK)
#define HWIO_GCC_GPU_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_VS_CBCR_ADDR, m)
#define HWIO_GCC_GPU_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_VS_CBCR_ADDR,v)
#define HWIO_GCC_GPU_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_VS_CBCR_ADDR,m,v,HWIO_GCC_GPU_VS_CBCR_IN)
#define HWIO_GCC_GPU_VS_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_GPU_VS_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_GPU_VS_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_GPU_VS_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_GPU_VS_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_GPU_VS_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_APC0_VS_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a0dc)
#define HWIO_GCC_APC0_VS_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a0dc)
#define HWIO_GCC_APC0_VS_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_APC0_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APC0_VS_CBCR_ADDR, HWIO_GCC_APC0_VS_CBCR_RMSK)
#define HWIO_GCC_APC0_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APC0_VS_CBCR_ADDR, m)
#define HWIO_GCC_APC0_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APC0_VS_CBCR_ADDR,v)
#define HWIO_GCC_APC0_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APC0_VS_CBCR_ADDR,m,v,HWIO_GCC_APC0_VS_CBCR_IN)
#define HWIO_GCC_APC0_VS_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_APC0_VS_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_APC0_VS_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_APC0_VS_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_APC0_VS_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_APC0_VS_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_APC1_VS_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a0e0)
#define HWIO_GCC_APC1_VS_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a0e0)
#define HWIO_GCC_APC1_VS_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_APC1_VS_CBCR_IN          \
        in_dword_masked(HWIO_GCC_APC1_VS_CBCR_ADDR, HWIO_GCC_APC1_VS_CBCR_RMSK)
#define HWIO_GCC_APC1_VS_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_APC1_VS_CBCR_ADDR, m)
#define HWIO_GCC_APC1_VS_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_APC1_VS_CBCR_ADDR,v)
#define HWIO_GCC_APC1_VS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APC1_VS_CBCR_ADDR,m,v,HWIO_GCC_APC1_VS_CBCR_IN)
#define HWIO_GCC_APC1_VS_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_APC1_VS_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_APC1_VS_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_APC1_VS_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_APC1_VS_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_APC1_VS_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_AGGRE1_NOC_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00082000)
#define HWIO_GCC_AGGRE1_NOC_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082000)
#define HWIO_GCC_AGGRE1_NOC_BCR_RMSK                                                                    0x1
#define HWIO_GCC_AGGRE1_NOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_BCR_ADDR, HWIO_GCC_AGGRE1_NOC_BCR_RMSK)
#define HWIO_GCC_AGGRE1_NOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_BCR_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_NOC_BCR_ADDR,v)
#define HWIO_GCC_AGGRE1_NOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_NOC_BCR_ADDR,m,v,HWIO_GCC_AGGRE1_NOC_BCR_IN)
#define HWIO_GCC_AGGRE1_NOC_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_AGGRE1_NOC_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_AGGRE1_NOC_GDSCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00082004)
#define HWIO_GCC_AGGRE1_NOC_GDSCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082004)
#define HWIO_GCC_AGGRE1_NOC_GDSCR_RMSK                                                           0xf8ffffff
#define HWIO_GCC_AGGRE1_NOC_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDSCR_ADDR, HWIO_GCC_AGGRE1_NOC_GDSCR_RMSK)
#define HWIO_GCC_AGGRE1_NOC_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDSCR_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_NOC_GDSCR_ADDR,v)
#define HWIO_GCC_AGGRE1_NOC_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_NOC_GDSCR_ADDR,m,v,HWIO_GCC_AGGRE1_NOC_GDSCR_IN)
#define HWIO_GCC_AGGRE1_NOC_GDSCR_PWR_ON_BMSK                                                    0x80000000
#define HWIO_GCC_AGGRE1_NOC_GDSCR_PWR_ON_SHFT                                                          0x1f
#define HWIO_GCC_AGGRE1_NOC_GDSCR_GDSC_STATE_BMSK                                                0x78000000
#define HWIO_GCC_AGGRE1_NOC_GDSCR_GDSC_STATE_SHFT                                                      0x1b
#define HWIO_GCC_AGGRE1_NOC_GDSCR_EN_REST_WAIT_BMSK                                                0xf00000
#define HWIO_GCC_AGGRE1_NOC_GDSCR_EN_REST_WAIT_SHFT                                                    0x14
#define HWIO_GCC_AGGRE1_NOC_GDSCR_EN_FEW_WAIT_BMSK                                                  0xf0000
#define HWIO_GCC_AGGRE1_NOC_GDSCR_EN_FEW_WAIT_SHFT                                                     0x10
#define HWIO_GCC_AGGRE1_NOC_GDSCR_CLK_DIS_WAIT_BMSK                                                  0xf000
#define HWIO_GCC_AGGRE1_NOC_GDSCR_CLK_DIS_WAIT_SHFT                                                     0xc
#define HWIO_GCC_AGGRE1_NOC_GDSCR_RETAIN_FF_ENABLE_BMSK                                               0x800
#define HWIO_GCC_AGGRE1_NOC_GDSCR_RETAIN_FF_ENABLE_SHFT                                                 0xb
#define HWIO_GCC_AGGRE1_NOC_GDSCR_RESTORE_BMSK                                                        0x400
#define HWIO_GCC_AGGRE1_NOC_GDSCR_RESTORE_SHFT                                                          0xa
#define HWIO_GCC_AGGRE1_NOC_GDSCR_SAVE_BMSK                                                           0x200
#define HWIO_GCC_AGGRE1_NOC_GDSCR_SAVE_SHFT                                                             0x9
#define HWIO_GCC_AGGRE1_NOC_GDSCR_RETAIN_BMSK                                                         0x100
#define HWIO_GCC_AGGRE1_NOC_GDSCR_RETAIN_SHFT                                                           0x8
#define HWIO_GCC_AGGRE1_NOC_GDSCR_EN_REST_BMSK                                                         0x80
#define HWIO_GCC_AGGRE1_NOC_GDSCR_EN_REST_SHFT                                                          0x7
#define HWIO_GCC_AGGRE1_NOC_GDSCR_EN_FEW_BMSK                                                          0x40
#define HWIO_GCC_AGGRE1_NOC_GDSCR_EN_FEW_SHFT                                                           0x6
#define HWIO_GCC_AGGRE1_NOC_GDSCR_CLAMP_IO_BMSK                                                        0x20
#define HWIO_GCC_AGGRE1_NOC_GDSCR_CLAMP_IO_SHFT                                                         0x5
#define HWIO_GCC_AGGRE1_NOC_GDSCR_CLK_DISABLE_BMSK                                                     0x10
#define HWIO_GCC_AGGRE1_NOC_GDSCR_CLK_DISABLE_SHFT                                                      0x4
#define HWIO_GCC_AGGRE1_NOC_GDSCR_PD_ARES_BMSK                                                          0x8
#define HWIO_GCC_AGGRE1_NOC_GDSCR_PD_ARES_SHFT                                                          0x3
#define HWIO_GCC_AGGRE1_NOC_GDSCR_SW_OVERRIDE_BMSK                                                      0x4
#define HWIO_GCC_AGGRE1_NOC_GDSCR_SW_OVERRIDE_SHFT                                                      0x2
#define HWIO_GCC_AGGRE1_NOC_GDSCR_HW_CONTROL_BMSK                                                       0x2
#define HWIO_GCC_AGGRE1_NOC_GDSCR_HW_CONTROL_SHFT                                                       0x1
#define HWIO_GCC_AGGRE1_NOC_GDSCR_SW_COLLAPSE_BMSK                                                      0x1
#define HWIO_GCC_AGGRE1_NOC_GDSCR_SW_COLLAPSE_SHFT                                                      0x0

#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00082008)
#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082008)
#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_ADDR, HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_AGGRE1_SNOC_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008200c)
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008200c)
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_RMSK                                                       0xf0008005
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_ADDR, HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_IN)
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_AGGRE1_CNOC_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00082010)
#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082010)
#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_AT_CBCR_ADDR, HWIO_GCC_AGGRE1_NOC_AT_CBCR_RMSK)
#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_NOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_NOC_AT_CBCR_ADDR,m,v,HWIO_GCC_AGGRE1_NOC_AT_CBCR_IN)
#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_AGGRE1_NOC_AT_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00082014)
#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082014)
#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_RMSK                                                0x80000005
#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_ADDR, HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_RMSK)
#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_ADDR,m,v,HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_IN)
#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_CLK_ARES_SHFT                                              0x2
#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_AGGRE1_CNOC_PERIPH_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00082018)
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082018)
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_RMSK                                                   0x80007ff5
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_ADDR, HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_RMSK)
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_ADDR,m,v,HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_IN)
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_FORCE_MEM_CORE_ON_BMSK                                     0x4000
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_FORCE_MEM_CORE_ON_SHFT                                        0xe
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                   0x2000
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                      0xd
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                  0x1000
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                     0xc
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_WAKEUP_BMSK                                                 0xf00
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_WAKEUP_SHFT                                                   0x8
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_SLEEP_BMSK                                                   0xf0
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_SLEEP_SHFT                                                    0x4
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_SMMU_AGGRE1_AXI_SRC_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008201c)
#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008201c)
#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_ADDR, HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_RMSK)
#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_ADDR,m,v,HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_IN)
#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SMMU_AGGRE1_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00082020)
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082020)
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_RMSK                                                       0xf0008007
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_ADDR, HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_RMSK)
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_ADDR,m,v,HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_IN)
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_HW_CTL_BMSK                                                       0x2
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_HW_CTL_SHFT                                                       0x1
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SMMU_AGGRE1_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00082024)
#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082024)
#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_USB3_AXI_CBCR_ADDR, HWIO_GCC_AGGRE1_USB3_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_USB3_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_USB3_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_USB3_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE1_USB3_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_AGGRE1_USB3_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00082028)
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082028)
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_RMSK                                                        0x80000007
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_UFS_AXI_CBCR_ADDR, HWIO_GCC_AGGRE1_UFS_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_UFS_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_UFS_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_UFS_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE1_UFS_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_HW_CTL_BMSK                                                        0x2
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_HW_CTL_SHFT                                                        0x1
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_AGGRE1_UFS_AXI_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0008202c)
#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008202c)
#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_XO_CBCR_ADDR, HWIO_GCC_AGGRE1_NOC_XO_CBCR_RMSK)
#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_XO_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_NOC_XO_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_NOC_XO_CBCR_ADDR,m,v,HWIO_GCC_AGGRE1_NOC_XO_CBCR_IN)
#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_AGGRE1_NOC_XO_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_AGGRE2_NOC_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00083000)
#define HWIO_GCC_AGGRE2_NOC_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083000)
#define HWIO_GCC_AGGRE2_NOC_BCR_RMSK                                                                    0x1
#define HWIO_GCC_AGGRE2_NOC_BCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_BCR_ADDR, HWIO_GCC_AGGRE2_NOC_BCR_RMSK)
#define HWIO_GCC_AGGRE2_NOC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_BCR_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_NOC_BCR_ADDR,v)
#define HWIO_GCC_AGGRE2_NOC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_NOC_BCR_ADDR,m,v,HWIO_GCC_AGGRE2_NOC_BCR_IN)
#define HWIO_GCC_AGGRE2_NOC_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_AGGRE2_NOC_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_AGGRE2_NOC_GDSCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00083004)
#define HWIO_GCC_AGGRE2_NOC_GDSCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083004)
#define HWIO_GCC_AGGRE2_NOC_GDSCR_RMSK                                                           0xf8ffffff
#define HWIO_GCC_AGGRE2_NOC_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDSCR_ADDR, HWIO_GCC_AGGRE2_NOC_GDSCR_RMSK)
#define HWIO_GCC_AGGRE2_NOC_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDSCR_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_NOC_GDSCR_ADDR,v)
#define HWIO_GCC_AGGRE2_NOC_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_NOC_GDSCR_ADDR,m,v,HWIO_GCC_AGGRE2_NOC_GDSCR_IN)
#define HWIO_GCC_AGGRE2_NOC_GDSCR_PWR_ON_BMSK                                                    0x80000000
#define HWIO_GCC_AGGRE2_NOC_GDSCR_PWR_ON_SHFT                                                          0x1f
#define HWIO_GCC_AGGRE2_NOC_GDSCR_GDSC_STATE_BMSK                                                0x78000000
#define HWIO_GCC_AGGRE2_NOC_GDSCR_GDSC_STATE_SHFT                                                      0x1b
#define HWIO_GCC_AGGRE2_NOC_GDSCR_EN_REST_WAIT_BMSK                                                0xf00000
#define HWIO_GCC_AGGRE2_NOC_GDSCR_EN_REST_WAIT_SHFT                                                    0x14
#define HWIO_GCC_AGGRE2_NOC_GDSCR_EN_FEW_WAIT_BMSK                                                  0xf0000
#define HWIO_GCC_AGGRE2_NOC_GDSCR_EN_FEW_WAIT_SHFT                                                     0x10
#define HWIO_GCC_AGGRE2_NOC_GDSCR_CLK_DIS_WAIT_BMSK                                                  0xf000
#define HWIO_GCC_AGGRE2_NOC_GDSCR_CLK_DIS_WAIT_SHFT                                                     0xc
#define HWIO_GCC_AGGRE2_NOC_GDSCR_RETAIN_FF_ENABLE_BMSK                                               0x800
#define HWIO_GCC_AGGRE2_NOC_GDSCR_RETAIN_FF_ENABLE_SHFT                                                 0xb
#define HWIO_GCC_AGGRE2_NOC_GDSCR_RESTORE_BMSK                                                        0x400
#define HWIO_GCC_AGGRE2_NOC_GDSCR_RESTORE_SHFT                                                          0xa
#define HWIO_GCC_AGGRE2_NOC_GDSCR_SAVE_BMSK                                                           0x200
#define HWIO_GCC_AGGRE2_NOC_GDSCR_SAVE_SHFT                                                             0x9
#define HWIO_GCC_AGGRE2_NOC_GDSCR_RETAIN_BMSK                                                         0x100
#define HWIO_GCC_AGGRE2_NOC_GDSCR_RETAIN_SHFT                                                           0x8
#define HWIO_GCC_AGGRE2_NOC_GDSCR_EN_REST_BMSK                                                         0x80
#define HWIO_GCC_AGGRE2_NOC_GDSCR_EN_REST_SHFT                                                          0x7
#define HWIO_GCC_AGGRE2_NOC_GDSCR_EN_FEW_BMSK                                                          0x40
#define HWIO_GCC_AGGRE2_NOC_GDSCR_EN_FEW_SHFT                                                           0x6
#define HWIO_GCC_AGGRE2_NOC_GDSCR_CLAMP_IO_BMSK                                                        0x20
#define HWIO_GCC_AGGRE2_NOC_GDSCR_CLAMP_IO_SHFT                                                         0x5
#define HWIO_GCC_AGGRE2_NOC_GDSCR_CLK_DISABLE_BMSK                                                     0x10
#define HWIO_GCC_AGGRE2_NOC_GDSCR_CLK_DISABLE_SHFT                                                      0x4
#define HWIO_GCC_AGGRE2_NOC_GDSCR_PD_ARES_BMSK                                                          0x8
#define HWIO_GCC_AGGRE2_NOC_GDSCR_PD_ARES_SHFT                                                          0x3
#define HWIO_GCC_AGGRE2_NOC_GDSCR_SW_OVERRIDE_BMSK                                                      0x4
#define HWIO_GCC_AGGRE2_NOC_GDSCR_SW_OVERRIDE_SHFT                                                      0x2
#define HWIO_GCC_AGGRE2_NOC_GDSCR_HW_CONTROL_BMSK                                                       0x2
#define HWIO_GCC_AGGRE2_NOC_GDSCR_HW_CONTROL_SHFT                                                       0x1
#define HWIO_GCC_AGGRE2_NOC_GDSCR_SW_COLLAPSE_BMSK                                                      0x1
#define HWIO_GCC_AGGRE2_NOC_GDSCR_SW_COLLAPSE_SHFT                                                      0x0

#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00083008)
#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083008)
#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_ADDR, HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_AGGRE2_SNOC_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0008300c)
#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008300c)
#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_RMSK                                                  0x80000005
#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_ADDR, HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_AGGRE2_SNOC_EAST_AXI_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00083010)
#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083010)
#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_RMSK                                                 0x80000005
#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_ADDR, HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_CLK_ARES_BMSK                                               0x4
#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_CLK_ARES_SHFT                                               0x2
#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_AGGRE2_SNOC_NORTH_AXI_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00083014)
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083014)
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_RMSK                                                       0xf0008005
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_ADDR, HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_RMSK)
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_ADDR,m,v,HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_IN)
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_AGGRE2_CNOC_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00083018)
#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083018)
#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_AT_CBCR_ADDR, HWIO_GCC_AGGRE2_NOC_AT_CBCR_RMSK)
#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_AT_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_NOC_AT_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_NOC_AT_CBCR_ADDR,m,v,HWIO_GCC_AGGRE2_NOC_AT_CBCR_IN)
#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_AGGRE2_NOC_AT_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008301c)
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008301c)
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_RMSK                                                   0x80007ff5
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_ADDR, HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_RMSK)
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_ADDR,m,v,HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_IN)
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_FORCE_MEM_CORE_ON_BMSK                                     0x4000
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_FORCE_MEM_CORE_ON_SHFT                                        0xe
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                   0x2000
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                      0xd
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                  0x1000
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                     0xc
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_WAKEUP_BMSK                                                 0xf00
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_WAKEUP_SHFT                                                   0x8
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_SLEEP_BMSK                                                   0xf0
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_SLEEP_SHFT                                                    0x4
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_CLK_ARES_BMSK                                                 0x4
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_CLK_ARES_SHFT                                                 0x2
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_SMMU_AGGRE2_AXI_SRC_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00083020)
#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083020)
#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_ADDR, HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_RMSK)
#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_ADDR,m,v,HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_IN)
#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SMMU_AGGRE2_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00083024)
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083024)
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_RMSK                                                       0xf0008005
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_ADDR, HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_RMSK)
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_ADDR,m,v,HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_IN)
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                              0x70000000
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                    0x1c
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                      0x8000
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                         0xf
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SMMU_AGGRE2_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0008304c)
#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008304c)
#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_IPA_CBCR_ADDR, HWIO_GCC_AGGRE2_NOC_IPA_CBCR_RMSK)
#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_IPA_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_NOC_IPA_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_NOC_IPA_CBCR_ADDR,m,v,HWIO_GCC_AGGRE2_NOC_IPA_CBCR_IN)
#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_AGGRE2_NOC_IPA_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00083050)
#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083050)
#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_RMSK                                                0x80000005
#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_ADDR, HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_RMSK)
#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_ADDR,m,v,HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_IN)
#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_CLK_ARES_BMSK                                              0x4
#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_CLK_ARES_SHFT                                              0x2
#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_AGGRE2_CNOC_PERIPH_AHB_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_DCC_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00084000)
#define HWIO_GCC_DCC_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00084000)
#define HWIO_GCC_DCC_BCR_RMSK                                                                           0x1
#define HWIO_GCC_DCC_BCR_IN          \
        in_dword_masked(HWIO_GCC_DCC_BCR_ADDR, HWIO_GCC_DCC_BCR_RMSK)
#define HWIO_GCC_DCC_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCC_BCR_ADDR, m)
#define HWIO_GCC_DCC_BCR_OUT(v)      \
        out_dword(HWIO_GCC_DCC_BCR_ADDR,v)
#define HWIO_GCC_DCC_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCC_BCR_ADDR,m,v,HWIO_GCC_DCC_BCR_IN)
#define HWIO_GCC_DCC_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_DCC_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_DCC_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00084004)
#define HWIO_GCC_DCC_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00084004)
#define HWIO_GCC_DCC_AHB_CBCR_RMSK                                                               0xf000fff5
#define HWIO_GCC_DCC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_DCC_AHB_CBCR_ADDR, HWIO_GCC_DCC_AHB_CBCR_RMSK)
#define HWIO_GCC_DCC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_DCC_AHB_CBCR_ADDR, m)
#define HWIO_GCC_DCC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_DCC_AHB_CBCR_ADDR,v)
#define HWIO_GCC_DCC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_DCC_AHB_CBCR_ADDR,m,v,HWIO_GCC_DCC_AHB_CBCR_IN)
#define HWIO_GCC_DCC_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_DCC_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_DCC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_DCC_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_DCC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_DCC_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_DCC_AHB_CBCR_FORCE_MEM_CORE_ON_BMSK                                                 0x4000
#define HWIO_GCC_DCC_AHB_CBCR_FORCE_MEM_CORE_ON_SHFT                                                    0xe
#define HWIO_GCC_DCC_AHB_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                               0x2000
#define HWIO_GCC_DCC_AHB_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                  0xd
#define HWIO_GCC_DCC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                              0x1000
#define HWIO_GCC_DCC_AHB_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                 0xc
#define HWIO_GCC_DCC_AHB_CBCR_WAKEUP_BMSK                                                             0xf00
#define HWIO_GCC_DCC_AHB_CBCR_WAKEUP_SHFT                                                               0x8
#define HWIO_GCC_DCC_AHB_CBCR_SLEEP_BMSK                                                               0xf0
#define HWIO_GCC_DCC_AHB_CBCR_SLEEP_SHFT                                                                0x4
#define HWIO_GCC_DCC_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_DCC_AHB_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_DCC_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_DCC_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_IPA_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00089000)
#define HWIO_GCC_IPA_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00089000)
#define HWIO_GCC_IPA_BCR_RMSK                                                                           0x1
#define HWIO_GCC_IPA_BCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_BCR_ADDR, HWIO_GCC_IPA_BCR_RMSK)
#define HWIO_GCC_IPA_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_BCR_ADDR, m)
#define HWIO_GCC_IPA_BCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_BCR_ADDR,v)
#define HWIO_GCC_IPA_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_BCR_ADDR,m,v,HWIO_GCC_IPA_BCR_IN)
#define HWIO_GCC_IPA_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_IPA_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_IPA_GDSCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00089004)
#define HWIO_GCC_IPA_GDSCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00089004)
#define HWIO_GCC_IPA_GDSCR_RMSK                                                                  0xf8ffffff
#define HWIO_GCC_IPA_GDSCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_GDSCR_ADDR, HWIO_GCC_IPA_GDSCR_RMSK)
#define HWIO_GCC_IPA_GDSCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_GDSCR_ADDR, m)
#define HWIO_GCC_IPA_GDSCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_GDSCR_ADDR,v)
#define HWIO_GCC_IPA_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_GDSCR_ADDR,m,v,HWIO_GCC_IPA_GDSCR_IN)
#define HWIO_GCC_IPA_GDSCR_PWR_ON_BMSK                                                           0x80000000
#define HWIO_GCC_IPA_GDSCR_PWR_ON_SHFT                                                                 0x1f
#define HWIO_GCC_IPA_GDSCR_GDSC_STATE_BMSK                                                       0x78000000
#define HWIO_GCC_IPA_GDSCR_GDSC_STATE_SHFT                                                             0x1b
#define HWIO_GCC_IPA_GDSCR_EN_REST_WAIT_BMSK                                                       0xf00000
#define HWIO_GCC_IPA_GDSCR_EN_REST_WAIT_SHFT                                                           0x14
#define HWIO_GCC_IPA_GDSCR_EN_FEW_WAIT_BMSK                                                         0xf0000
#define HWIO_GCC_IPA_GDSCR_EN_FEW_WAIT_SHFT                                                            0x10
#define HWIO_GCC_IPA_GDSCR_CLK_DIS_WAIT_BMSK                                                         0xf000
#define HWIO_GCC_IPA_GDSCR_CLK_DIS_WAIT_SHFT                                                            0xc
#define HWIO_GCC_IPA_GDSCR_RETAIN_FF_ENABLE_BMSK                                                      0x800
#define HWIO_GCC_IPA_GDSCR_RETAIN_FF_ENABLE_SHFT                                                        0xb
#define HWIO_GCC_IPA_GDSCR_RESTORE_BMSK                                                               0x400
#define HWIO_GCC_IPA_GDSCR_RESTORE_SHFT                                                                 0xa
#define HWIO_GCC_IPA_GDSCR_SAVE_BMSK                                                                  0x200
#define HWIO_GCC_IPA_GDSCR_SAVE_SHFT                                                                    0x9
#define HWIO_GCC_IPA_GDSCR_RETAIN_BMSK                                                                0x100
#define HWIO_GCC_IPA_GDSCR_RETAIN_SHFT                                                                  0x8
#define HWIO_GCC_IPA_GDSCR_EN_REST_BMSK                                                                0x80
#define HWIO_GCC_IPA_GDSCR_EN_REST_SHFT                                                                 0x7
#define HWIO_GCC_IPA_GDSCR_EN_FEW_BMSK                                                                 0x40
#define HWIO_GCC_IPA_GDSCR_EN_FEW_SHFT                                                                  0x6
#define HWIO_GCC_IPA_GDSCR_CLAMP_IO_BMSK                                                               0x20
#define HWIO_GCC_IPA_GDSCR_CLAMP_IO_SHFT                                                                0x5
#define HWIO_GCC_IPA_GDSCR_CLK_DISABLE_BMSK                                                            0x10
#define HWIO_GCC_IPA_GDSCR_CLK_DISABLE_SHFT                                                             0x4
#define HWIO_GCC_IPA_GDSCR_PD_ARES_BMSK                                                                 0x8
#define HWIO_GCC_IPA_GDSCR_PD_ARES_SHFT                                                                 0x3
#define HWIO_GCC_IPA_GDSCR_SW_OVERRIDE_BMSK                                                             0x4
#define HWIO_GCC_IPA_GDSCR_SW_OVERRIDE_SHFT                                                             0x2
#define HWIO_GCC_IPA_GDSCR_HW_CONTROL_BMSK                                                              0x2
#define HWIO_GCC_IPA_GDSCR_HW_CONTROL_SHFT                                                              0x1
#define HWIO_GCC_IPA_GDSCR_SW_COLLAPSE_BMSK                                                             0x1
#define HWIO_GCC_IPA_GDSCR_SW_COLLAPSE_SHFT                                                             0x0

#define HWIO_GCC_IPA_2X_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00089008)
#define HWIO_GCC_IPA_2X_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00089008)
#define HWIO_GCC_IPA_2X_CBCR_RMSK                                                                0x80007ff5
#define HWIO_GCC_IPA_2X_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_2X_CBCR_ADDR, HWIO_GCC_IPA_2X_CBCR_RMSK)
#define HWIO_GCC_IPA_2X_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_2X_CBCR_ADDR, m)
#define HWIO_GCC_IPA_2X_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_2X_CBCR_ADDR,v)
#define HWIO_GCC_IPA_2X_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_2X_CBCR_ADDR,m,v,HWIO_GCC_IPA_2X_CBCR_IN)
#define HWIO_GCC_IPA_2X_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_IPA_2X_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_IPA_2X_CBCR_FORCE_MEM_CORE_ON_BMSK                                                  0x4000
#define HWIO_GCC_IPA_2X_CBCR_FORCE_MEM_CORE_ON_SHFT                                                     0xe
#define HWIO_GCC_IPA_2X_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                0x2000
#define HWIO_GCC_IPA_2X_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                   0xd
#define HWIO_GCC_IPA_2X_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                               0x1000
#define HWIO_GCC_IPA_2X_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                  0xc
#define HWIO_GCC_IPA_2X_CBCR_WAKEUP_BMSK                                                              0xf00
#define HWIO_GCC_IPA_2X_CBCR_WAKEUP_SHFT                                                                0x8
#define HWIO_GCC_IPA_2X_CBCR_SLEEP_BMSK                                                                0xf0
#define HWIO_GCC_IPA_2X_CBCR_SLEEP_SHFT                                                                 0x4
#define HWIO_GCC_IPA_2X_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_IPA_2X_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_IPA_2X_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_IPA_2X_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_IPA_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008900c)
#define HWIO_GCC_IPA_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008900c)
#define HWIO_GCC_IPA_CBCR_RMSK                                                                   0x80007ff5
#define HWIO_GCC_IPA_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_CBCR_ADDR, HWIO_GCC_IPA_CBCR_RMSK)
#define HWIO_GCC_IPA_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_CBCR_ADDR, m)
#define HWIO_GCC_IPA_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_CBCR_ADDR,v)
#define HWIO_GCC_IPA_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_CBCR_ADDR,m,v,HWIO_GCC_IPA_CBCR_IN)
#define HWIO_GCC_IPA_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_IPA_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_CORE_ON_BMSK                                                     0x4000
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_CORE_ON_SHFT                                                        0xe
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                                   0x2000
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                                      0xd
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                                  0x1000
#define HWIO_GCC_IPA_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                                     0xc
#define HWIO_GCC_IPA_CBCR_WAKEUP_BMSK                                                                 0xf00
#define HWIO_GCC_IPA_CBCR_WAKEUP_SHFT                                                                   0x8
#define HWIO_GCC_IPA_CBCR_SLEEP_BMSK                                                                   0xf0
#define HWIO_GCC_IPA_CBCR_SLEEP_SHFT                                                                    0x4
#define HWIO_GCC_IPA_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_IPA_CBCR_CLK_ARES_SHFT                                                                 0x2
#define HWIO_GCC_IPA_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_IPA_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_IPA_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00089010)
#define HWIO_GCC_IPA_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00089010)
#define HWIO_GCC_IPA_AHB_CBCR_RMSK                                                               0xf0008005
#define HWIO_GCC_IPA_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_AHB_CBCR_ADDR, HWIO_GCC_IPA_AHB_CBCR_RMSK)
#define HWIO_GCC_IPA_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_AHB_CBCR_ADDR, m)
#define HWIO_GCC_IPA_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_AHB_CBCR_ADDR,v)
#define HWIO_GCC_IPA_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_AHB_CBCR_ADDR,m,v,HWIO_GCC_IPA_AHB_CBCR_IN)
#define HWIO_GCC_IPA_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_IPA_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_IPA_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_IPA_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_IPA_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_IPA_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_IPA_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_IPA_AHB_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_IPA_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_IPA_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_IPA_SLEEP_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00089014)
#define HWIO_GCC_IPA_SLEEP_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00089014)
#define HWIO_GCC_IPA_SLEEP_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_IPA_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_GCC_IPA_SLEEP_CBCR_ADDR, HWIO_GCC_IPA_SLEEP_CBCR_RMSK)
#define HWIO_GCC_IPA_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_SLEEP_CBCR_ADDR, m)
#define HWIO_GCC_IPA_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_SLEEP_CBCR_ADDR,v)
#define HWIO_GCC_IPA_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_SLEEP_CBCR_ADDR,m,v,HWIO_GCC_IPA_SLEEP_CBCR_IN)
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_IPA_SLEEP_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_IPA_2X_CMD_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00089018)
#define HWIO_GCC_IPA_2X_CMD_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00089018)
#define HWIO_GCC_IPA_2X_CMD_RCGR_RMSK                                                            0x80000013
#define HWIO_GCC_IPA_2X_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_IPA_2X_CMD_RCGR_ADDR, HWIO_GCC_IPA_2X_CMD_RCGR_RMSK)
#define HWIO_GCC_IPA_2X_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_2X_CMD_RCGR_ADDR, m)
#define HWIO_GCC_IPA_2X_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_2X_CMD_RCGR_ADDR,v)
#define HWIO_GCC_IPA_2X_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_2X_CMD_RCGR_ADDR,m,v,HWIO_GCC_IPA_2X_CMD_RCGR_IN)
#define HWIO_GCC_IPA_2X_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_IPA_2X_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_GCC_IPA_2X_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_GCC_IPA_2X_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_GCC_IPA_2X_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_GCC_IPA_2X_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_GCC_IPA_2X_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_GCC_IPA_2X_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_GCC_IPA_2X_CFG_RCGR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0008901c)
#define HWIO_GCC_IPA_2X_CFG_RCGR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008901c)
#define HWIO_GCC_IPA_2X_CFG_RCGR_RMSK                                                                 0x71f
#define HWIO_GCC_IPA_2X_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_IPA_2X_CFG_RCGR_ADDR, HWIO_GCC_IPA_2X_CFG_RCGR_RMSK)
#define HWIO_GCC_IPA_2X_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_2X_CFG_RCGR_ADDR, m)
#define HWIO_GCC_IPA_2X_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_IPA_2X_CFG_RCGR_ADDR,v)
#define HWIO_GCC_IPA_2X_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_2X_CFG_RCGR_ADDR,m,v,HWIO_GCC_IPA_2X_CFG_RCGR_IN)
#define HWIO_GCC_IPA_2X_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_GCC_IPA_2X_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_GCC_IPA_2X_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_GCC_IPA_2X_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a000)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008a000)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_RMSK                                                           0xf0008005
#define HWIO_GCC_MSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_MSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_MSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_MSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_MSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a004)
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008a004)
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_RMSK                                                     0x80000007
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_ADDR, HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_IN)
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_HW_CTL_BMSK                                                     0x2
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_HW_CTL_SHFT                                                     0x1
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_MSS_MNOC_BIMC_AXI_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_MSS_TRIG_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a008)
#define HWIO_GCC_MSS_TRIG_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008a008)
#define HWIO_GCC_MSS_TRIG_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_MSS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_TRIG_CBCR_ADDR, HWIO_GCC_MSS_TRIG_CBCR_RMSK)
#define HWIO_GCC_MSS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_MSS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_MSS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_TRIG_CBCR_ADDR,m,v,HWIO_GCC_MSS_TRIG_CBCR_IN)
#define HWIO_GCC_MSS_TRIG_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_MSS_TRIG_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_MSS_TRIG_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_MSS_TRIG_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_MSS_TRIG_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_MSS_TRIG_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_MSS_AT_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a00c)
#define HWIO_GCC_MSS_AT_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008a00c)
#define HWIO_GCC_MSS_AT_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_MSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_AT_CBCR_ADDR, HWIO_GCC_MSS_AT_CBCR_RMSK)
#define HWIO_GCC_MSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_MSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_MSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_AT_CBCR_ADDR,m,v,HWIO_GCC_MSS_AT_CBCR_IN)
#define HWIO_GCC_MSS_AT_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_MSS_AT_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_MSS_AT_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_MSS_AT_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_MSS_AT_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_MSS_AT_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a024)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008a024)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_RMSK                                                   0x80000013
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ADDR, HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_RMSK)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ADDR, m)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ADDR,v)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ADDR,m,v,HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_IN)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a028)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008a028)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_RMSK                                                        0x71f
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_ADDR, HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_RMSK)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_ADDR, m)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_ADDR,v)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_ADDR,m,v,HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_IN)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_GCC_MSS_SNOC_AXI_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a03c)
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008a03c)
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_SNOC_AXI_CBCR_ADDR, HWIO_GCC_MSS_SNOC_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_SNOC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_SNOC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_SNOC_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_SNOC_AXI_CBCR_IN)
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_MSS_SNOC_AXI_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a040)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008a040)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR, HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_IN)
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_MSS_Q6_BIMC_AXI_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_GLM_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0008b000)
#define HWIO_GCC_GLM_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008b000)
#define HWIO_GCC_GLM_BCR_RMSK                                                                           0x1
#define HWIO_GCC_GLM_BCR_IN          \
        in_dword_masked(HWIO_GCC_GLM_BCR_ADDR, HWIO_GCC_GLM_BCR_RMSK)
#define HWIO_GCC_GLM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GLM_BCR_ADDR, m)
#define HWIO_GCC_GLM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_GLM_BCR_ADDR,v)
#define HWIO_GCC_GLM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLM_BCR_ADDR,m,v,HWIO_GCC_GLM_BCR_IN)
#define HWIO_GCC_GLM_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_GLM_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_GLM_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0008b004)
#define HWIO_GCC_GLM_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008b004)
#define HWIO_GCC_GLM_AHB_CBCR_RMSK                                                               0xf0008005
#define HWIO_GCC_GLM_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GLM_AHB_CBCR_ADDR, HWIO_GCC_GLM_AHB_CBCR_RMSK)
#define HWIO_GCC_GLM_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GLM_AHB_CBCR_ADDR, m)
#define HWIO_GCC_GLM_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GLM_AHB_CBCR_ADDR,v)
#define HWIO_GCC_GLM_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLM_AHB_CBCR_ADDR,m,v,HWIO_GCC_GLM_AHB_CBCR_IN)
#define HWIO_GCC_GLM_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_GLM_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_GLM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_GLM_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_GLM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_GLM_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_GLM_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_GLM_AHB_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_GLM_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_GLM_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_GLM_CBCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008b008)
#define HWIO_GCC_GLM_CBCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008b008)
#define HWIO_GCC_GLM_CBCR_RMSK                                                                   0x80000005
#define HWIO_GCC_GLM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GLM_CBCR_ADDR, HWIO_GCC_GLM_CBCR_RMSK)
#define HWIO_GCC_GLM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GLM_CBCR_ADDR, m)
#define HWIO_GCC_GLM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GLM_CBCR_ADDR,v)
#define HWIO_GCC_GLM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLM_CBCR_ADDR,m,v,HWIO_GCC_GLM_CBCR_IN)
#define HWIO_GCC_GLM_CBCR_CLK_OFF_BMSK                                                           0x80000000
#define HWIO_GCC_GLM_CBCR_CLK_OFF_SHFT                                                                 0x1f
#define HWIO_GCC_GLM_CBCR_CLK_ARES_BMSK                                                                 0x4
#define HWIO_GCC_GLM_CBCR_CLK_ARES_SHFT                                                                 0x2
#define HWIO_GCC_GLM_CBCR_CLK_ENABLE_BMSK                                                               0x1
#define HWIO_GCC_GLM_CBCR_CLK_ENABLE_SHFT                                                               0x0

#define HWIO_GCC_GLM_XO_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008b00c)
#define HWIO_GCC_GLM_XO_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008b00c)
#define HWIO_GCC_GLM_XO_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_GLM_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GLM_XO_CBCR_ADDR, HWIO_GCC_GLM_XO_CBCR_RMSK)
#define HWIO_GCC_GLM_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GLM_XO_CBCR_ADDR, m)
#define HWIO_GCC_GLM_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GLM_XO_CBCR_ADDR,v)
#define HWIO_GCC_GLM_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLM_XO_CBCR_ADDR,m,v,HWIO_GCC_GLM_XO_CBCR_IN)
#define HWIO_GCC_GLM_XO_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_GLM_XO_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_GLM_XO_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_GLM_XO_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_GLM_XO_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_GLM_XO_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_GLM_CMD_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0008b010)
#define HWIO_GCC_GLM_CMD_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008b010)
#define HWIO_GCC_GLM_CMD_RCGR_RMSK                                                               0x80000013
#define HWIO_GCC_GLM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GLM_CMD_RCGR_ADDR, HWIO_GCC_GLM_CMD_RCGR_RMSK)
#define HWIO_GCC_GLM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GLM_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GLM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GLM_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GLM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLM_CMD_RCGR_ADDR,m,v,HWIO_GCC_GLM_CMD_RCGR_IN)
#define HWIO_GCC_GLM_CMD_RCGR_ROOT_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_GLM_CMD_RCGR_ROOT_OFF_SHFT                                                            0x1f
#define HWIO_GCC_GLM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                      0x10
#define HWIO_GCC_GLM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                       0x4
#define HWIO_GCC_GLM_CMD_RCGR_ROOT_EN_BMSK                                                              0x2
#define HWIO_GCC_GLM_CMD_RCGR_ROOT_EN_SHFT                                                              0x1
#define HWIO_GCC_GLM_CMD_RCGR_UPDATE_BMSK                                                               0x1
#define HWIO_GCC_GLM_CMD_RCGR_UPDATE_SHFT                                                               0x0

#define HWIO_GCC_GLM_CFG_RCGR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0008b014)
#define HWIO_GCC_GLM_CFG_RCGR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008b014)
#define HWIO_GCC_GLM_CFG_RCGR_RMSK                                                                    0x71f
#define HWIO_GCC_GLM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GLM_CFG_RCGR_ADDR, HWIO_GCC_GLM_CFG_RCGR_RMSK)
#define HWIO_GCC_GLM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GLM_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GLM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GLM_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GLM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLM_CFG_RCGR_ADDR,m,v,HWIO_GCC_GLM_CFG_RCGR_IN)
#define HWIO_GCC_GLM_CFG_RCGR_SRC_SEL_BMSK                                                            0x700
#define HWIO_GCC_GLM_CFG_RCGR_SRC_SEL_SHFT                                                              0x8
#define HWIO_GCC_GLM_CFG_RCGR_SRC_DIV_BMSK                                                             0x1f
#define HWIO_GCC_GLM_CFG_RCGR_SRC_DIV_SHFT                                                              0x0

#define HWIO_GCC_SKL_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c000)
#define HWIO_GCC_SKL_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008c000)
#define HWIO_GCC_SKL_BCR_RMSK                                                                           0x1
#define HWIO_GCC_SKL_BCR_IN          \
        in_dword_masked(HWIO_GCC_SKL_BCR_ADDR, HWIO_GCC_SKL_BCR_RMSK)
#define HWIO_GCC_SKL_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SKL_BCR_ADDR, m)
#define HWIO_GCC_SKL_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SKL_BCR_ADDR,v)
#define HWIO_GCC_SKL_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SKL_BCR_ADDR,m,v,HWIO_GCC_SKL_BCR_IN)
#define HWIO_GCC_SKL_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_SKL_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_SKL_AHB_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0008c004)
#define HWIO_GCC_SKL_AHB_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008c004)
#define HWIO_GCC_SKL_AHB_CBCR_RMSK                                                               0xf0008005
#define HWIO_GCC_SKL_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SKL_AHB_CBCR_ADDR, HWIO_GCC_SKL_AHB_CBCR_RMSK)
#define HWIO_GCC_SKL_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SKL_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SKL_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SKL_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SKL_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SKL_AHB_CBCR_ADDR,m,v,HWIO_GCC_SKL_AHB_CBCR_IN)
#define HWIO_GCC_SKL_AHB_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SKL_AHB_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SKL_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                      0x70000000
#define HWIO_GCC_SKL_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                            0x1c
#define HWIO_GCC_SKL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                              0x8000
#define HWIO_GCC_SKL_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                                 0xf
#define HWIO_GCC_SKL_AHB_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_SKL_AHB_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_SKL_AHB_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SKL_AHB_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_MSMPU_BCR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d000)
#define HWIO_GCC_MSMPU_BCR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008d000)
#define HWIO_GCC_MSMPU_BCR_RMSK                                                                         0x1
#define HWIO_GCC_MSMPU_BCR_IN          \
        in_dword_masked(HWIO_GCC_MSMPU_BCR_ADDR, HWIO_GCC_MSMPU_BCR_RMSK)
#define HWIO_GCC_MSMPU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSMPU_BCR_ADDR, m)
#define HWIO_GCC_MSMPU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_MSMPU_BCR_ADDR,v)
#define HWIO_GCC_MSMPU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSMPU_BCR_ADDR,m,v,HWIO_GCC_MSMPU_BCR_IN)
#define HWIO_GCC_MSMPU_BCR_BLK_ARES_BMSK                                                                0x1
#define HWIO_GCC_MSMPU_BCR_BLK_ARES_SHFT                                                                0x0

#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d004)
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008d004)
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_RMSK                                              0xf0008005
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_ADDR, HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_IN)
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                     0x70000000
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                           0x1c
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                             0x8000
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                0xf
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_CLK_ARES_BMSK                                            0x4
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_CLK_ARES_SHFT                                            0x2
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_AGGRE1_NOC_MSMPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d008)
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008d008)
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_RMSK                                              0xf0008005
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_ADDR, HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_IN)
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                     0x70000000
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                           0x1c
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                             0x8000
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                0xf
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_CLK_ARES_BMSK                                            0x4
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_CLK_ARES_SHFT                                            0x2
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_AGGRE2_NOC_MSMPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d00c)
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008d00c)
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_RMSK                                                  0xf0008005
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_ADDR, HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_IN)
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                         0x70000000
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                               0x1c
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                 0x8000
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                    0xf
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_MSS_Q6_MSMPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d010)
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008d010)
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_RMSK                                                     0xf0008005
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_ADDR, HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_IN)
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                            0x70000000
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                  0x1c
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                    0x8000
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                       0xf
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_CLK_ARES_BMSK                                                   0x4
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_CLK_ARES_SHFT                                                   0x2
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_MSS_MSMPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d014)
#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008d014)
#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_RMSK                                          0x80000005
#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_ADDR, HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_CLK_ARES_BMSK                                        0x4
#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_CLK_ARES_SHFT                                        0x2
#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCC_AGGRE1_SNOC_MSMPU_CLIENT_AXI_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d018)
#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008d018)
#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_RMSK                                          0x80000005
#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_ADDR, HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_RMSK)
#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_ADDR, m)
#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_ADDR,v)
#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_ADDR,m,v,HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_IN)
#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_CLK_ARES_BMSK                                        0x4
#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_CLK_ARES_SHFT                                        0x2
#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_GCC_AGGRE2_SNOC_MSMPU_CLIENT_AXI_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d01c)
#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008d01c)
#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_RMSK                                               0x80000005
#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_ADDR, HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_IN)
#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_CLK_ARES_BMSK                                             0x4
#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_CLK_ARES_SHFT                                             0x2
#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_MSS_Q6_MSMPU_CLIENT_AXI_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0008d020)
#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008d020)
#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_RMSK                                                  0x80000005
#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_IN          \
        in_dword_masked(HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_ADDR, HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_RMSK)
#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_ADDR, m)
#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_ADDR,v)
#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_ADDR,m,v,HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_IN)
#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_CLK_ARES_BMSK                                                0x4
#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_CLK_ARES_SHFT                                                0x2
#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_MSS_MSMPU_CLIENT_AXI_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_QREFS_VBG_CAL_BCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00088028)
#define HWIO_GCC_QREFS_VBG_CAL_BCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00088028)
#define HWIO_GCC_QREFS_VBG_CAL_BCR_RMSK                                                                 0x1
#define HWIO_GCC_QREFS_VBG_CAL_BCR_IN          \
        in_dword_masked(HWIO_GCC_QREFS_VBG_CAL_BCR_ADDR, HWIO_GCC_QREFS_VBG_CAL_BCR_RMSK)
#define HWIO_GCC_QREFS_VBG_CAL_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QREFS_VBG_CAL_BCR_ADDR, m)
#define HWIO_GCC_QREFS_VBG_CAL_BCR_OUT(v)      \
        out_dword(HWIO_GCC_QREFS_VBG_CAL_BCR_ADDR,v)
#define HWIO_GCC_QREFS_VBG_CAL_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QREFS_VBG_CAL_BCR_ADDR,m,v,HWIO_GCC_QREFS_VBG_CAL_BCR_IN)
#define HWIO_GCC_QREFS_VBG_CAL_BCR_BLK_ARES_BMSK                                                        0x1
#define HWIO_GCC_QREFS_VBG_CAL_BCR_BLK_ARES_SHFT                                                        0x0

#define HWIO_GCC_QREFS_VBG_CAL_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0008802c)
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008802c)
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_QREFS_VBG_CAL_CBCR_ADDR, HWIO_GCC_QREFS_VBG_CAL_CBCR_RMSK)
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_QREFS_VBG_CAL_CBCR_ADDR, m)
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_QREFS_VBG_CAL_CBCR_ADDR,v)
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QREFS_VBG_CAL_CBCR_ADDR,m,v,HWIO_GCC_QREFS_VBG_CAL_CBCR_IN)
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_QREFS_VBG_CAL_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_WCSS_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00011000)
#define HWIO_GCC_WCSS_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00011000)
#define HWIO_GCC_WCSS_BCR_RMSK                                                                          0x1
#define HWIO_GCC_WCSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_BCR_ADDR, HWIO_GCC_WCSS_BCR_RMSK)
#define HWIO_GCC_WCSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_BCR_ADDR, m)
#define HWIO_GCC_WCSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_BCR_ADDR,v)
#define HWIO_GCC_WCSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_BCR_ADDR,m,v,HWIO_GCC_WCSS_BCR_IN)
#define HWIO_GCC_WCSS_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_WCSS_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00011004)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00011004)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_RMSK                                                           0xf0008007
#define HWIO_GCC_WCSS_AHB_S0_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR, HWIO_GCC_WCSS_AHB_S0_CBCR_RMSK)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_AHB_S0_CBCR_ADDR,m,v,HWIO_GCC_WCSS_AHB_S0_CBCR_IN)
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_WCSS_AHB_S0_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_WCSS_AHB_S0_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_WCSS_AHB_S0_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_WCSS_AHB_S0_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_WCSS_AHB_S0_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_GCC_WCSS_AHB_S0_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_WCSS_AHB_S0_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_WCSS_AXI_M_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00011008)
#define HWIO_GCC_WCSS_AXI_M_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00011008)
#define HWIO_GCC_WCSS_AXI_M_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_WCSS_AXI_M_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_AXI_M_CBCR_ADDR, HWIO_GCC_WCSS_AXI_M_CBCR_RMSK)
#define HWIO_GCC_WCSS_AXI_M_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_AXI_M_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_AXI_M_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_AXI_M_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_AXI_M_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_AXI_M_CBCR_ADDR,m,v,HWIO_GCC_WCSS_AXI_M_CBCR_IN)
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_WCSS_AXI_M_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_WCSS_ECAHB_CBCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0001100c)
#define HWIO_GCC_WCSS_ECAHB_CBCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001100c)
#define HWIO_GCC_WCSS_ECAHB_CBCR_RMSK                                                            0x80000005
#define HWIO_GCC_WCSS_ECAHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_ECAHB_CBCR_ADDR, HWIO_GCC_WCSS_ECAHB_CBCR_RMSK)
#define HWIO_GCC_WCSS_ECAHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_ECAHB_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_ECAHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_ECAHB_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_ECAHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_ECAHB_CBCR_ADDR,m,v,HWIO_GCC_WCSS_ECAHB_CBCR_IN)
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_OFF_BMSK                                                    0x80000000
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_OFF_SHFT                                                          0x1f
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_ARES_BMSK                                                          0x4
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_ARES_SHFT                                                          0x2
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_WCSS_ECAHB_CBCR_CLK_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00011010)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00011010)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR, HWIO_GCC_WCSS_SHDREG_AHB_CBCR_RMSK)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_SHDREG_AHB_CBCR_ADDR,m,v,HWIO_GCC_WCSS_SHDREG_AHB_CBCR_IN)
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_WCSS_SHDREG_AHB_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_WCSS_AT_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00011014)
#define HWIO_GCC_WCSS_AT_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00011014)
#define HWIO_GCC_WCSS_AT_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_WCSS_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_AT_CBCR_ADDR, HWIO_GCC_WCSS_AT_CBCR_RMSK)
#define HWIO_GCC_WCSS_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_AT_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_AT_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_AT_CBCR_ADDR,m,v,HWIO_GCC_WCSS_AT_CBCR_IN)
#define HWIO_GCC_WCSS_AT_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_WCSS_AT_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_WCSS_AT_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_WCSS_AT_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_WCSS_AT_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_WCSS_AT_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00011018)
#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00011018)
#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_RMSK                                                       0x80000005
#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_ADDR, HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_RMSK)
#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_ADDR,m,v,HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_IN)
#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_CLK_ARES_BMSK                                                     0x4
#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_CLK_ARES_SHFT                                                     0x2
#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_WCSS_TSCTR_DIV2_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_WCSS_APB_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0001101c)
#define HWIO_GCC_WCSS_APB_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0001101c)
#define HWIO_GCC_WCSS_APB_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_WCSS_APB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_WCSS_APB_CBCR_ADDR, HWIO_GCC_WCSS_APB_CBCR_RMSK)
#define HWIO_GCC_WCSS_APB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_APB_CBCR_ADDR, m)
#define HWIO_GCC_WCSS_APB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_APB_CBCR_ADDR,v)
#define HWIO_GCC_WCSS_APB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_APB_CBCR_ADDR,m,v,HWIO_GCC_WCSS_APB_CBCR_IN)
#define HWIO_GCC_WCSS_APB_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_WCSS_APB_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_WCSS_APB_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_WCSS_APB_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_WCSS_APB_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_WCSS_APB_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_GPU_BCR_ADDR                                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00071000)
#define HWIO_GCC_GPU_BCR_OFFS                                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00071000)
#define HWIO_GCC_GPU_BCR_RMSK                                                                           0x1
#define HWIO_GCC_GPU_BCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_BCR_ADDR, HWIO_GCC_GPU_BCR_RMSK)
#define HWIO_GCC_GPU_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_BCR_ADDR, m)
#define HWIO_GCC_GPU_BCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_BCR_ADDR,v)
#define HWIO_GCC_GPU_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_BCR_ADDR,m,v,HWIO_GCC_GPU_BCR_IN)
#define HWIO_GCC_GPU_BCR_BLK_ARES_BMSK                                                                  0x1
#define HWIO_GCC_GPU_BCR_BLK_ARES_SHFT                                                                  0x0

#define HWIO_GCC_GPU_CFG_AHB_CBCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00071004)
#define HWIO_GCC_GPU_CFG_AHB_CBCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00071004)
#define HWIO_GCC_GPU_CFG_AHB_CBCR_RMSK                                                           0xf0008007
#define HWIO_GCC_GPU_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_CFG_AHB_CBCR_ADDR, HWIO_GCC_GPU_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_GPU_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_GPU_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_GPU_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_GPU_CFG_AHB_CBCR_IN)
#define HWIO_GCC_GPU_CFG_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_GCC_GPU_CFG_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_GCC_GPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                  0x70000000
#define HWIO_GCC_GPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                        0x1c
#define HWIO_GCC_GPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                          0x8000
#define HWIO_GCC_GPU_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                             0xf
#define HWIO_GCC_GPU_CFG_AHB_CBCR_CLK_ARES_BMSK                                                         0x4
#define HWIO_GCC_GPU_CFG_AHB_CBCR_CLK_ARES_SHFT                                                         0x2
#define HWIO_GCC_GPU_CFG_AHB_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_GCC_GPU_CFG_AHB_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_GCC_GPU_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_GCC_GPU_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_GCC_GPU_AT_CBCR_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00071008)
#define HWIO_GCC_GPU_AT_CBCR_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00071008)
#define HWIO_GCC_GPU_AT_CBCR_RMSK                                                                0x80000005
#define HWIO_GCC_GPU_AT_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_AT_CBCR_ADDR, HWIO_GCC_GPU_AT_CBCR_RMSK)
#define HWIO_GCC_GPU_AT_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_AT_CBCR_ADDR, m)
#define HWIO_GCC_GPU_AT_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_AT_CBCR_ADDR,v)
#define HWIO_GCC_GPU_AT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_AT_CBCR_ADDR,m,v,HWIO_GCC_GPU_AT_CBCR_IN)
#define HWIO_GCC_GPU_AT_CBCR_CLK_OFF_BMSK                                                        0x80000000
#define HWIO_GCC_GPU_AT_CBCR_CLK_OFF_SHFT                                                              0x1f
#define HWIO_GCC_GPU_AT_CBCR_CLK_ARES_BMSK                                                              0x4
#define HWIO_GCC_GPU_AT_CBCR_CLK_ARES_SHFT                                                              0x2
#define HWIO_GCC_GPU_AT_CBCR_CLK_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_GPU_AT_CBCR_CLK_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007100c)
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007100c)
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_RMSK                                                      0x80007ff5
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_ADDR, HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_RMSK)
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_ADDR, m)
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_ADDR,v)
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_ADDR,m,v,HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_IN)
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_FORCE_MEM_CORE_ON_BMSK                                        0x4000
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_FORCE_MEM_CORE_ON_SHFT                                           0xe
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                      0x2000
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                         0xd
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                     0x1000
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                        0xc
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_WAKEUP_BMSK                                                    0xf00
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_WAKEUP_SHFT                                                      0x8
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_SLEEP_BMSK                                                      0xf0
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_SLEEP_SHFT                                                       0x4
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_GPU_BIMC_GFX_SRC_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_GPU_BIMC_GFX_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00071010)
#define HWIO_GCC_GPU_BIMC_GFX_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00071010)
#define HWIO_GCC_GPU_BIMC_GFX_CBCR_RMSK                                                          0x80000005
#define HWIO_GCC_GPU_BIMC_GFX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_BIMC_GFX_CBCR_ADDR, HWIO_GCC_GPU_BIMC_GFX_CBCR_RMSK)
#define HWIO_GCC_GPU_BIMC_GFX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_BIMC_GFX_CBCR_ADDR, m)
#define HWIO_GCC_GPU_BIMC_GFX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_BIMC_GFX_CBCR_ADDR,v)
#define HWIO_GCC_GPU_BIMC_GFX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_BIMC_GFX_CBCR_ADDR,m,v,HWIO_GCC_GPU_BIMC_GFX_CBCR_IN)
#define HWIO_GCC_GPU_BIMC_GFX_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_GPU_BIMC_GFX_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_GPU_BIMC_GFX_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_GPU_BIMC_GFX_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_GPU_BIMC_GFX_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_GPU_BIMC_GFX_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_GPU_TRIG_CBCR_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00071014)
#define HWIO_GCC_GPU_TRIG_CBCR_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00071014)
#define HWIO_GCC_GPU_TRIG_CBCR_RMSK                                                              0x80000005
#define HWIO_GCC_GPU_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_TRIG_CBCR_ADDR, HWIO_GCC_GPU_TRIG_CBCR_RMSK)
#define HWIO_GCC_GPU_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_GPU_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_GPU_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_TRIG_CBCR_ADDR,m,v,HWIO_GCC_GPU_TRIG_CBCR_IN)
#define HWIO_GCC_GPU_TRIG_CBCR_CLK_OFF_BMSK                                                      0x80000000
#define HWIO_GCC_GPU_TRIG_CBCR_CLK_OFF_SHFT                                                            0x1f
#define HWIO_GCC_GPU_TRIG_CBCR_CLK_ARES_BMSK                                                            0x4
#define HWIO_GCC_GPU_TRIG_CBCR_CLK_ARES_SHFT                                                            0x2
#define HWIO_GCC_GPU_TRIG_CBCR_CLK_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_GPU_TRIG_CBCR_CLK_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00071018)
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00071018)
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_RMSK                                                      0x80000005
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_IN          \
        in_dword_masked(HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_ADDR, HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_RMSK)
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_ADDR, m)
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_ADDR,v)
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_ADDR,m,v,HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_IN)
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_CLK_ARES_BMSK                                                    0x4
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_CLK_ARES_SHFT                                                    0x2
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_GPU_SNOC_DVM_GFX_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007101c)
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007101c)
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_RMSK                                                      0x80000013
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_ADDR, HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_RMSK)
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_ADDR, m)
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_ADDR,v)
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_ADDR,m,v,HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_IN)
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_GCC_GPU_BIMC_GFX_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00071020)
#define HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00071020)
#define HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_RMSK                                                           0x71f
#define HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_IN          \
        in_dword_masked(HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_ADDR, HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_RMSK)
#define HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_ADDR, m)
#define HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_ADDR,v)
#define HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_ADDR,m,v,HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_IN)
#define HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_GCC_GPU_BIMC_GFX_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_GCC_SPSS_BCR_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00072000)
#define HWIO_GCC_SPSS_BCR_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072000)
#define HWIO_GCC_SPSS_BCR_RMSK                                                                          0x1
#define HWIO_GCC_SPSS_BCR_IN          \
        in_dword_masked(HWIO_GCC_SPSS_BCR_ADDR, HWIO_GCC_SPSS_BCR_RMSK)
#define HWIO_GCC_SPSS_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPSS_BCR_ADDR, m)
#define HWIO_GCC_SPSS_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SPSS_BCR_ADDR,v)
#define HWIO_GCC_SPSS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPSS_BCR_ADDR,m,v,HWIO_GCC_SPSS_BCR_IN)
#define HWIO_GCC_SPSS_BCR_BLK_ARES_BMSK                                                                 0x1
#define HWIO_GCC_SPSS_BCR_BLK_ARES_SHFT                                                                 0x0

#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00072004)
#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072004)
#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPSS_SNOC_EMM_CBCR_ADDR, HWIO_GCC_SPSS_SNOC_EMM_CBCR_RMSK)
#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPSS_SNOC_EMM_CBCR_ADDR, m)
#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPSS_SNOC_EMM_CBCR_ADDR,v)
#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPSS_SNOC_EMM_CBCR_ADDR,m,v,HWIO_GCC_SPSS_SNOC_EMM_CBCR_IN)
#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SPSS_SNOC_EMM_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SPSS_CFG_AHB_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00072008)
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072008)
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_RMSK                                                          0xf0008005
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPSS_CFG_AHB_CBCR_ADDR, HWIO_GCC_SPSS_CFG_AHB_CBCR_RMSK)
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPSS_CFG_AHB_CBCR_ADDR, m)
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPSS_CFG_AHB_CBCR_ADDR,v)
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPSS_CFG_AHB_CBCR_ADDR,m,v,HWIO_GCC_SPSS_CFG_AHB_CBCR_IN)
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_SPSS_CFG_AHB_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_SPSS_SCSR_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007200c)
#define HWIO_GCC_SPSS_SCSR_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007200c)
#define HWIO_GCC_SPSS_SCSR_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_SPSS_SCSR_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPSS_SCSR_CBCR_ADDR, HWIO_GCC_SPSS_SCSR_CBCR_RMSK)
#define HWIO_GCC_SPSS_SCSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPSS_SCSR_CBCR_ADDR, m)
#define HWIO_GCC_SPSS_SCSR_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPSS_SCSR_CBCR_ADDR,v)
#define HWIO_GCC_SPSS_SCSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPSS_SCSR_CBCR_ADDR,m,v,HWIO_GCC_SPSS_SCSR_CBCR_IN)
#define HWIO_GCC_SPSS_SCSR_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SPSS_SCSR_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SPSS_SCSR_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_SPSS_SCSR_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_SPSS_SCSR_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SPSS_SCSR_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00072010)
#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072010)
#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_RMSK                                                         0x80000005
#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPSS_SEC_CTRL_CBCR_ADDR, HWIO_GCC_SPSS_SEC_CTRL_CBCR_RMSK)
#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPSS_SEC_CTRL_CBCR_ADDR, m)
#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPSS_SEC_CTRL_CBCR_ADDR,v)
#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPSS_SEC_CTRL_CBCR_ADDR,m,v,HWIO_GCC_SPSS_SEC_CTRL_CBCR_IN)
#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_CLK_ARES_BMSK                                                       0x4
#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_CLK_ARES_SHFT                                                       0x2
#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SPSS_SEC_CTRL_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_SPSS_XO_CBCR_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00072014)
#define HWIO_GCC_SPSS_XO_CBCR_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072014)
#define HWIO_GCC_SPSS_XO_CBCR_RMSK                                                               0x80000005
#define HWIO_GCC_SPSS_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPSS_XO_CBCR_ADDR, HWIO_GCC_SPSS_XO_CBCR_RMSK)
#define HWIO_GCC_SPSS_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPSS_XO_CBCR_ADDR, m)
#define HWIO_GCC_SPSS_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPSS_XO_CBCR_ADDR,v)
#define HWIO_GCC_SPSS_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPSS_XO_CBCR_ADDR,m,v,HWIO_GCC_SPSS_XO_CBCR_IN)
#define HWIO_GCC_SPSS_XO_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_GCC_SPSS_XO_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_GCC_SPSS_XO_CBCR_CLK_ARES_BMSK                                                             0x4
#define HWIO_GCC_SPSS_XO_CBCR_CLK_ARES_SHFT                                                             0x2
#define HWIO_GCC_SPSS_XO_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_GCC_SPSS_XO_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_GCC_SPSS_TRIG_CBCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00072018)
#define HWIO_GCC_SPSS_TRIG_CBCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00072018)
#define HWIO_GCC_SPSS_TRIG_CBCR_RMSK                                                             0x80000005
#define HWIO_GCC_SPSS_TRIG_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SPSS_TRIG_CBCR_ADDR, HWIO_GCC_SPSS_TRIG_CBCR_RMSK)
#define HWIO_GCC_SPSS_TRIG_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SPSS_TRIG_CBCR_ADDR, m)
#define HWIO_GCC_SPSS_TRIG_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SPSS_TRIG_CBCR_ADDR,v)
#define HWIO_GCC_SPSS_TRIG_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPSS_TRIG_CBCR_ADDR,m,v,HWIO_GCC_SPSS_TRIG_CBCR_IN)
#define HWIO_GCC_SPSS_TRIG_CBCR_CLK_OFF_BMSK                                                     0x80000000
#define HWIO_GCC_SPSS_TRIG_CBCR_CLK_OFF_SHFT                                                           0x1f
#define HWIO_GCC_SPSS_TRIG_CBCR_CLK_ARES_BMSK                                                           0x4
#define HWIO_GCC_SPSS_TRIG_CBCR_CLK_ARES_SHFT                                                           0x2
#define HWIO_GCC_SPSS_TRIG_CBCR_CLK_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_SPSS_TRIG_CBCR_CLK_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_AHB2PHY_EAST_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00007000)
#define HWIO_GCC_AHB2PHY_EAST_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007000)
#define HWIO_GCC_AHB2PHY_EAST_BCR_RMSK                                                                  0x1
#define HWIO_GCC_AHB2PHY_EAST_BCR_IN          \
        in_dword_masked(HWIO_GCC_AHB2PHY_EAST_BCR_ADDR, HWIO_GCC_AHB2PHY_EAST_BCR_RMSK)
#define HWIO_GCC_AHB2PHY_EAST_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AHB2PHY_EAST_BCR_ADDR, m)
#define HWIO_GCC_AHB2PHY_EAST_BCR_OUT(v)      \
        out_dword(HWIO_GCC_AHB2PHY_EAST_BCR_ADDR,v)
#define HWIO_GCC_AHB2PHY_EAST_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AHB2PHY_EAST_BCR_ADDR,m,v,HWIO_GCC_AHB2PHY_EAST_BCR_IN)
#define HWIO_GCC_AHB2PHY_EAST_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_AHB2PHY_EAST_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_AHB2PHY_EAST_CBCR_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00007004)
#define HWIO_GCC_AHB2PHY_EAST_CBCR_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00007004)
#define HWIO_GCC_AHB2PHY_EAST_CBCR_RMSK                                                          0xf0008005
#define HWIO_GCC_AHB2PHY_EAST_CBCR_IN          \
        in_dword_masked(HWIO_GCC_AHB2PHY_EAST_CBCR_ADDR, HWIO_GCC_AHB2PHY_EAST_CBCR_RMSK)
#define HWIO_GCC_AHB2PHY_EAST_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_AHB2PHY_EAST_CBCR_ADDR, m)
#define HWIO_GCC_AHB2PHY_EAST_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_AHB2PHY_EAST_CBCR_ADDR,v)
#define HWIO_GCC_AHB2PHY_EAST_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AHB2PHY_EAST_CBCR_ADDR,m,v,HWIO_GCC_AHB2PHY_EAST_CBCR_IN)
#define HWIO_GCC_AHB2PHY_EAST_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_GCC_AHB2PHY_EAST_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_GCC_AHB2PHY_EAST_CBCR_NOC_HANDSHAKE_FSM_STATUS_BMSK                                 0x70000000
#define HWIO_GCC_AHB2PHY_EAST_CBCR_NOC_HANDSHAKE_FSM_STATUS_SHFT                                       0x1c
#define HWIO_GCC_AHB2PHY_EAST_CBCR_NOC_HANDSHAKE_FSM_EN_BMSK                                         0x8000
#define HWIO_GCC_AHB2PHY_EAST_CBCR_NOC_HANDSHAKE_FSM_EN_SHFT                                            0xf
#define HWIO_GCC_AHB2PHY_EAST_CBCR_CLK_ARES_BMSK                                                        0x4
#define HWIO_GCC_AHB2PHY_EAST_CBCR_CLK_ARES_SHFT                                                        0x2
#define HWIO_GCC_AHB2PHY_EAST_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_GCC_AHB2PHY_EAST_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_GCC_CM_PHY_REFGEN1_BCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00022000)
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00022000)
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_RMSK                                                                0x1
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_IN          \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN1_BCR_ADDR, HWIO_GCC_CM_PHY_REFGEN1_BCR_RMSK)
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN1_BCR_ADDR, m)
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CM_PHY_REFGEN1_BCR_ADDR,v)
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CM_PHY_REFGEN1_BCR_ADDR,m,v,HWIO_GCC_CM_PHY_REFGEN1_BCR_IN)
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_BLK_ARES_BMSK                                                       0x1
#define HWIO_GCC_CM_PHY_REFGEN1_BCR_BLK_ARES_SHFT                                                       0x0

#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00022004)
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00022004)
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN1_CBCR_ADDR, HWIO_GCC_CM_PHY_REFGEN1_CBCR_RMSK)
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN1_CBCR_ADDR, m)
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CM_PHY_REFGEN1_CBCR_ADDR,v)
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CM_PHY_REFGEN1_CBCR_ADDR,m,v,HWIO_GCC_CM_PHY_REFGEN1_CBCR_IN)
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_CM_PHY_REFGEN1_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_CM_PHY_REFGEN2_BCR_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00024000)
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00024000)
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_RMSK                                                                0x1
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_IN          \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN2_BCR_ADDR, HWIO_GCC_CM_PHY_REFGEN2_BCR_RMSK)
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN2_BCR_ADDR, m)
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_OUT(v)      \
        out_dword(HWIO_GCC_CM_PHY_REFGEN2_BCR_ADDR,v)
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CM_PHY_REFGEN2_BCR_ADDR,m,v,HWIO_GCC_CM_PHY_REFGEN2_BCR_IN)
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_BLK_ARES_BMSK                                                       0x1
#define HWIO_GCC_CM_PHY_REFGEN2_BCR_BLK_ARES_SHFT                                                       0x0

#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00024004)
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00024004)
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_RMSK                                                        0x80000005
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_IN          \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN2_CBCR_ADDR, HWIO_GCC_CM_PHY_REFGEN2_CBCR_RMSK)
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_CM_PHY_REFGEN2_CBCR_ADDR, m)
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_CM_PHY_REFGEN2_CBCR_ADDR,v)
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CM_PHY_REFGEN2_CBCR_ADDR,m,v,HWIO_GCC_CM_PHY_REFGEN2_CBCR_IN)
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_CM_PHY_REFGEN2_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_SRAM_SENSOR_BCR_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d000)
#define HWIO_GCC_SRAM_SENSOR_BCR_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d000)
#define HWIO_GCC_SRAM_SENSOR_BCR_RMSK                                                                   0x1
#define HWIO_GCC_SRAM_SENSOR_BCR_IN          \
        in_dword_masked(HWIO_GCC_SRAM_SENSOR_BCR_ADDR, HWIO_GCC_SRAM_SENSOR_BCR_RMSK)
#define HWIO_GCC_SRAM_SENSOR_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SRAM_SENSOR_BCR_ADDR, m)
#define HWIO_GCC_SRAM_SENSOR_BCR_OUT(v)      \
        out_dword(HWIO_GCC_SRAM_SENSOR_BCR_ADDR,v)
#define HWIO_GCC_SRAM_SENSOR_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SRAM_SENSOR_BCR_ADDR,m,v,HWIO_GCC_SRAM_SENSOR_BCR_IN)
#define HWIO_GCC_SRAM_SENSOR_BCR_BLK_ARES_BMSK                                                          0x1
#define HWIO_GCC_SRAM_SENSOR_BCR_BLK_ARES_SHFT                                                          0x0

#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0002d004)
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0002d004)
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_RMSK                                                        0x80007ff5
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_IN          \
        in_dword_masked(HWIO_GCC_SRAM_SENSOR_XO_CBCR_ADDR, HWIO_GCC_SRAM_SENSOR_XO_CBCR_RMSK)
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_GCC_SRAM_SENSOR_XO_CBCR_ADDR, m)
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_OUT(v)      \
        out_dword(HWIO_GCC_SRAM_SENSOR_XO_CBCR_ADDR,v)
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SRAM_SENSOR_XO_CBCR_ADDR,m,v,HWIO_GCC_SRAM_SENSOR_XO_CBCR_IN)
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_FORCE_MEM_CORE_ON_BMSK                                          0x4000
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_FORCE_MEM_CORE_ON_SHFT                                             0xe
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                        0x2000
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                           0xd
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                       0x1000
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                          0xc
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_WAKEUP_BMSK                                                      0xf00
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_WAKEUP_SHFT                                                        0x8
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_SLEEP_BMSK                                                        0xf0
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_SLEEP_SHFT                                                         0x4
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_CLK_ARES_BMSK                                                      0x4
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_CLK_ARES_SHFT                                                      0x2
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_SRAM_SENSOR_XO_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_MSS_VS_RESET_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a100)
#define HWIO_GCC_MSS_VS_RESET_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a100)
#define HWIO_GCC_MSS_VS_RESET_RMSK                                                                      0x1
#define HWIO_GCC_MSS_VS_RESET_IN          \
        in_dword_masked(HWIO_GCC_MSS_VS_RESET_ADDR, HWIO_GCC_MSS_VS_RESET_RMSK)
#define HWIO_GCC_MSS_VS_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VS_RESET_ADDR, m)
#define HWIO_GCC_MSS_VS_RESET_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VS_RESET_ADDR,v)
#define HWIO_GCC_MSS_VS_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VS_RESET_ADDR,m,v,HWIO_GCC_MSS_VS_RESET_IN)
#define HWIO_GCC_MSS_VS_RESET_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_MSS_VS_RESET_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_GPU_VS_RESET_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a104)
#define HWIO_GCC_GPU_VS_RESET_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a104)
#define HWIO_GCC_GPU_VS_RESET_RMSK                                                                      0x1
#define HWIO_GCC_GPU_VS_RESET_IN          \
        in_dword_masked(HWIO_GCC_GPU_VS_RESET_ADDR, HWIO_GCC_GPU_VS_RESET_RMSK)
#define HWIO_GCC_GPU_VS_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_VS_RESET_ADDR, m)
#define HWIO_GCC_GPU_VS_RESET_OUT(v)      \
        out_dword(HWIO_GCC_GPU_VS_RESET_ADDR,v)
#define HWIO_GCC_GPU_VS_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_VS_RESET_ADDR,m,v,HWIO_GCC_GPU_VS_RESET_IN)
#define HWIO_GCC_GPU_VS_RESET_BLK_ARES_BMSK                                                             0x1
#define HWIO_GCC_GPU_VS_RESET_BLK_ARES_SHFT                                                             0x0

#define HWIO_GCC_APC0_VS_RESET_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a108)
#define HWIO_GCC_APC0_VS_RESET_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a108)
#define HWIO_GCC_APC0_VS_RESET_RMSK                                                                     0x1
#define HWIO_GCC_APC0_VS_RESET_IN          \
        in_dword_masked(HWIO_GCC_APC0_VS_RESET_ADDR, HWIO_GCC_APC0_VS_RESET_RMSK)
#define HWIO_GCC_APC0_VS_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_APC0_VS_RESET_ADDR, m)
#define HWIO_GCC_APC0_VS_RESET_OUT(v)      \
        out_dword(HWIO_GCC_APC0_VS_RESET_ADDR,v)
#define HWIO_GCC_APC0_VS_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APC0_VS_RESET_ADDR,m,v,HWIO_GCC_APC0_VS_RESET_IN)
#define HWIO_GCC_APC0_VS_RESET_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_APC0_VS_RESET_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_APC1_VS_RESET_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007a10c)
#define HWIO_GCC_APC1_VS_RESET_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007a10c)
#define HWIO_GCC_APC1_VS_RESET_RMSK                                                                     0x1
#define HWIO_GCC_APC1_VS_RESET_IN          \
        in_dword_masked(HWIO_GCC_APC1_VS_RESET_ADDR, HWIO_GCC_APC1_VS_RESET_RMSK)
#define HWIO_GCC_APC1_VS_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_APC1_VS_RESET_ADDR, m)
#define HWIO_GCC_APC1_VS_RESET_OUT(v)      \
        out_dword(HWIO_GCC_APC1_VS_RESET_ADDR,v)
#define HWIO_GCC_APC1_VS_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APC1_VS_RESET_ADDR,m,v,HWIO_GCC_APC1_VS_RESET_IN)
#define HWIO_GCC_APC1_VS_RESET_BLK_ARES_BMSK                                                            0x1
#define HWIO_GCC_APC1_VS_RESET_BLK_ARES_SHFT                                                            0x0

#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00077040)
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00077040)
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_RMSK                                                            0x1
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_IN          \
        in_dword_masked(HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_ADDR, HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_RMSK)
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_ADDR, m)
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_ADDR,v)
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_ADDR,m,v,HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_IN)
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_OVRD_BMSK                                                       0x1
#define HWIO_GCC_GPLL4_PLL_TEST_SE_OVRD_OVRD_SHFT                                                       0x0

#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00004028)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00004028)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_RMSK                                                        0x30001
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_IN          \
        in_dword_masked(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR, HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_RMSK)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR, m)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR,v)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ADDR,m,v,HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_IN)
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_DIVIDE_BMSK                                                 0x30000
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_DIVIDE_SHFT                                                    0x10
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_SNOC_QOSGEN_EXTREF_CTL_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00082100)
#define HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082100)
#define HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_RMSK                                                  0x30001
#define HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_ADDR, HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_RMSK)
#define HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_ADDR,v)
#define HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_ADDR,m,v,HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_IN)
#define HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_DIVIDE_BMSK                                           0x30000
#define HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_DIVIDE_SHFT                                              0x10
#define HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_ENABLE_BMSK                                               0x1
#define HWIO_GCC_AGGRE1_NOC_QOSGEN_EXTREF_CTL_ENABLE_SHFT                                               0x0

#define HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00083100)
#define HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083100)
#define HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_RMSK                                                  0x30001
#define HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_ADDR, HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_RMSK)
#define HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_ADDR,v)
#define HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_ADDR,m,v,HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_IN)
#define HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_DIVIDE_BMSK                                           0x30000
#define HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_DIVIDE_SHFT                                              0x10
#define HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_ENABLE_BMSK                                               0x1
#define HWIO_GCC_AGGRE2_NOC_QOSGEN_EXTREF_CTL_ENABLE_SHFT                                               0x0

#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00049024)
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00049024)
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_RMSK                                                   0xf0001
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_IN          \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_ADDR, HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_RMSK)
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_ADDR, m)
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_ADDR,v)
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_ADDR,m,v,HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_IN)
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_DIVIDE_BMSK                                            0xf0000
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_DIVIDE_SHFT                                               0x10
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_ENABLE_BMSK                                                0x1
#define HWIO_GCC_SNOC_BUS_TIMEOUT_EXTREF_CTL_ENABLE_SHFT                                                0x0

#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008003c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008003c)
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_RMSK                                                   0xf0001
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_IN          \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_ADDR, HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_RMSK)
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_ADDR, m)
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_ADDR,v)
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_ADDR,m,v,HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_IN)
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_DIVIDE_BMSK                                            0xf0000
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_DIVIDE_SHFT                                               0x10
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_ENABLE_BMSK                                                0x1
#define HWIO_GCC_CNOC_BUS_TIMEOUT_EXTREF_CTL_ENABLE_SHFT                                                0x0

#define HWIO_GCC_MPM_MISC_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003b004)
#define HWIO_GCC_MPM_MISC_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003b004)
#define HWIO_GCC_MPM_MISC_RMSK                                                                          0x7
#define HWIO_GCC_MPM_MISC_IN          \
        in_dword_masked(HWIO_GCC_MPM_MISC_ADDR, HWIO_GCC_MPM_MISC_RMSK)
#define HWIO_GCC_MPM_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_MPM_MISC_ADDR, m)
#define HWIO_GCC_MPM_MISC_OUT(v)      \
        out_dword(HWIO_GCC_MPM_MISC_ADDR,v)
#define HWIO_GCC_MPM_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MPM_MISC_ADDR,m,v,HWIO_GCC_MPM_MISC_IN)
#define HWIO_GCC_MPM_MISC_MPM_NON_AHB_RESET_BMSK                                                        0x4
#define HWIO_GCC_MPM_MISC_MPM_NON_AHB_RESET_SHFT                                                        0x2
#define HWIO_GCC_MPM_MISC_MPM_AHB_RESET_BMSK                                                            0x2
#define HWIO_GCC_MPM_MISC_MPM_AHB_RESET_SHFT                                                            0x1
#define HWIO_GCC_MPM_MISC_MPM_REF_CLK_EN_BMSK                                                           0x1
#define HWIO_GCC_MPM_MISC_MPM_REF_CLK_EN_SHFT                                                           0x0

#define HWIO_GCC_RPM_MISC_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003c030)
#define HWIO_GCC_RPM_MISC_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003c030)
#define HWIO_GCC_RPM_MISC_RMSK                                                                         0xf1
#define HWIO_GCC_RPM_MISC_IN          \
        in_dword_masked(HWIO_GCC_RPM_MISC_ADDR, HWIO_GCC_RPM_MISC_RMSK)
#define HWIO_GCC_RPM_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_MISC_ADDR, m)
#define HWIO_GCC_RPM_MISC_OUT(v)      \
        out_dword(HWIO_GCC_RPM_MISC_ADDR,v)
#define HWIO_GCC_RPM_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_MISC_ADDR,m,v,HWIO_GCC_RPM_MISC_IN)
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_BMSK                                                  0xf0
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIV_SHFT                                                   0x4
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIS_BMSK                                                   0x1
#define HWIO_GCC_RPM_MISC_RPM_CLK_AUTO_SCALE_DIS_SHFT                                                   0x0

#define HWIO_GCC_ACC_MISC_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0003e030)
#define HWIO_GCC_ACC_MISC_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003e030)
#define HWIO_GCC_ACC_MISC_RMSK                                                                          0x1
#define HWIO_GCC_ACC_MISC_IN          \
        in_dword_masked(HWIO_GCC_ACC_MISC_ADDR, HWIO_GCC_ACC_MISC_RMSK)
#define HWIO_GCC_ACC_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_ACC_MISC_ADDR, m)
#define HWIO_GCC_ACC_MISC_OUT(v)      \
        out_dword(HWIO_GCC_ACC_MISC_ADDR,v)
#define HWIO_GCC_ACC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_ACC_MISC_ADDR,m,v,HWIO_GCC_ACC_MISC_IN)
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_BMSK                                                      0x1
#define HWIO_GCC_ACC_MISC_JTAG_ACC_SRC_SEL_EN_SHFT                                                      0x0

#define HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00045034)
#define HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00045034)
#define HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_RMSK                                                            0x1
#define HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_IN          \
        in_dword_masked(HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_ADDR, HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_RMSK)
#define HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_ADDR, m)
#define HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_OUT(v)      \
        out_dword(HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_ADDR,v)
#define HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_ADDR,m,v,HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_IN)
#define HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_GDSC_ENABLE_BMSK                                                0x1
#define HWIO_GCC_SYS_NOC_BIMC_NIUS_MISC_GDSC_ENABLE_SHFT                                                0x0

#define HWIO_GCC_HMSS_AHB_MISC_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00048024)
#define HWIO_GCC_HMSS_AHB_MISC_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00048024)
#define HWIO_GCC_HMSS_AHB_MISC_RMSK                                                                    0xf1
#define HWIO_GCC_HMSS_AHB_MISC_IN          \
        in_dword_masked(HWIO_GCC_HMSS_AHB_MISC_ADDR, HWIO_GCC_HMSS_AHB_MISC_RMSK)
#define HWIO_GCC_HMSS_AHB_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_HMSS_AHB_MISC_ADDR, m)
#define HWIO_GCC_HMSS_AHB_MISC_OUT(v)      \
        out_dword(HWIO_GCC_HMSS_AHB_MISC_ADDR,v)
#define HWIO_GCC_HMSS_AHB_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HMSS_AHB_MISC_ADDR,m,v,HWIO_GCC_HMSS_AHB_MISC_IN)
#define HWIO_GCC_HMSS_AHB_MISC_HMSS_AHB_CLK_AUTO_SCALE_DIV_BMSK                                        0xf0
#define HWIO_GCC_HMSS_AHB_MISC_HMSS_AHB_CLK_AUTO_SCALE_DIV_SHFT                                         0x4
#define HWIO_GCC_HMSS_AHB_MISC_HMSS_AHB_CLK_AUTO_SCALE_DIS_BMSK                                         0x1
#define HWIO_GCC_HMSS_AHB_MISC_HMSS_AHB_CLK_AUTO_SCALE_DIS_SHFT                                         0x0

#define HWIO_GCC_SSC_GPLL_ENA_VOTE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00054000)
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00054000)
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_RMSK                                                                0x7f
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SSC_GPLL_ENA_VOTE_ADDR, HWIO_GCC_SSC_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SSC_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_SSC_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL6_BMSK                                                          0x40
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL6_SHFT                                                           0x6
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL5_BMSK                                                          0x20
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL5_SHFT                                                           0x5
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL4_BMSK                                                          0x10
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL4_SHFT                                                           0x4
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL3_BMSK                                                           0x8
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL3_SHFT                                                           0x3
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL2_BMSK                                                           0x4
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL2_SHFT                                                           0x2
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL1_BMSK                                                           0x2
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL1_SHFT                                                           0x1
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL0_BMSK                                                           0x1
#define HWIO_GCC_SSC_GPLL_ENA_VOTE_GPLL0_SHFT                                                           0x0

#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00054004)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00054004)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RMSK                                                  0xffffffff
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                 0x80000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                       0x1f
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_BMSK                                    0x40000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_SHFT                                          0x1e
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_BMSK                                    0x20000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_SHFT                                          0x1d
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_BMSK                                    0x10000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_SHFT                                          0x1c
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_BMSK                                     0x8000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_SHFT                                          0x1b
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_BMSK                                     0x4000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_SHFT                                          0x1a
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_BMSK                                     0x2000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_SHFT                                          0x19
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                  0x1000000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                       0x18
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_BMSK                           0x800000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_SHFT                               0x17
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_BMSK                              0x400000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_SHFT                                  0x16
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_BMSK                                   0x200000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_SHFT                                       0x15
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_BMSK                                      0x100000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_SHFT                                          0x14
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                     0x80000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                        0x13
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_BMSK                                       0x40000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_SHFT                                          0x12
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                   0x20000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                      0x11
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                 0x10000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                    0x10
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                    0x8000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                       0xf
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                                  0x4000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                     0xe
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                     0x2000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                        0xd
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                                0x1000
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                   0xc
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_BMSK                                 0x800
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_SHFT                                   0xb
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                  0x400
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                    0xa
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                   0x200
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                     0x9
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                                0x100
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                  0x8
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                           0x80
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                            0x7
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                                  0x40
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                   0x6
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                            0x20
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                             0x5
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                        0x10
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                         0x4
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                         0x8
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                         0x3
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_BMSK                                            0x4
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_SHFT                                            0x2
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_BMSK                                            0x2
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_SHFT                                            0x1
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_BMSK                                            0x1
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_SHFT                                            0x0

#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00054008)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00054008)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RMSK                                                   0xffffffff
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                            0x80000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                  0x1f
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_BMSK                                     0x40000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_SHFT                                           0x1e
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_BMSK                                     0x20000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_SHFT                                           0x1d
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_BMSK                                     0x10000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_SHFT                                           0x1c
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_BMSK                                      0x8000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_SHFT                                           0x1b
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_BMSK                                      0x4000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_SHFT                                           0x1a
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_BMSK                                      0x2000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_SHFT                                           0x19
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                             0x1000000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                  0x18
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_BMSK                      0x800000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_SHFT                          0x17
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_BMSK                         0x400000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_SHFT                             0x16
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_BMSK                              0x200000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_SHFT                                  0x15
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_BMSK                                       0x100000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_SHFT                                           0x14
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                                0x80000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                   0x13
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_BMSK                                        0x40000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_SHFT                                           0x12
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                              0x20000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                 0x11
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                            0x10000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                               0x10
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                               0x8000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                                  0xf
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                             0x4000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                                0xe
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                0x2000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                   0xd
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                           0x1000
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                              0xc
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_BMSK                            0x800
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_SHFT                              0xb
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                             0x400
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                               0xa
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                              0x200
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                                0x9
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                           0x100
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                             0x8
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                      0x80
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                       0x7
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_BMSK                             0x40
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_SHFT                              0x6
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                       0x20
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                        0x5
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                   0x10
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                    0x4
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                    0x8
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                    0x3
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_BMSK                                             0x4
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_SHFT                                             0x2
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_BMSK                                             0x2
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_SHFT                                             0x1
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_BMSK                                             0x1
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_SHFT                                             0x0

#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005400c)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005400c)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                      0x7f
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_BMSK                                     0x40
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_SHFT                                      0x6
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_BMSK                                 0x20
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_SHFT                                  0x5
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_BMSK                                0x10
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_SHFT                                 0x4
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                             0x8
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x3
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                             0x4
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x2
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_BMSK                                0x2
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_SHFT                                0x1
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                            0x1
#define HWIO_GCC_SSC_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                            0x0

#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00054010)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00054010)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                       0x7f
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_BMSK                                0x40
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_SHFT                                 0x6
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                            0x20
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                             0x5
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x10
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                            0x4
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                        0x8
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x3
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                        0x4
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x2
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x2
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                           0x1
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                       0x1
#define HWIO_GCC_SSC_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                       0x0

#define HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00051000)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00051000)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_RMSK                                                                0x7f
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR, HWIO_GCC_RPM_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL6_BMSK                                                          0x40
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL6_SHFT                                                           0x6
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL5_BMSK                                                          0x20
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL5_SHFT                                                           0x5
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL4_BMSK                                                          0x10
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL4_SHFT                                                           0x4
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL3_BMSK                                                           0x8
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL3_SHFT                                                           0x3
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL2_BMSK                                                           0x4
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL2_SHFT                                                           0x2
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_BMSK                                                           0x2
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL1_SHFT                                                           0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_BMSK                                                           0x1
#define HWIO_GCC_RPM_GPLL_ENA_VOTE_GPLL0_SHFT                                                           0x0

#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00051004)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00051004)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RMSK                                                  0xffffffff
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                 0x80000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                       0x1f
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_BMSK                                    0x40000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_SHFT                                          0x1e
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_BMSK                                    0x20000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_SHFT                                          0x1d
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_BMSK                                    0x10000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_SHFT                                          0x1c
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_BMSK                                     0x8000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_SHFT                                          0x1b
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_BMSK                                     0x4000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_SHFT                                          0x1a
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_BMSK                                     0x2000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_SHFT                                          0x19
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                  0x1000000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                       0x18
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_BMSK                           0x800000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_SHFT                               0x17
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_BMSK                              0x400000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_SHFT                                  0x16
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_BMSK                                   0x200000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_SHFT                                       0x15
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_BMSK                                      0x100000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_SHFT                                          0x14
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                     0x80000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                        0x13
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_BMSK                                       0x40000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_SHFT                                          0x12
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                   0x20000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                      0x11
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                 0x10000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                    0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                    0x8000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                       0xf
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                                  0x4000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                     0xe
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                     0x2000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                        0xd
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                                0x1000
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                   0xc
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_BMSK                                 0x800
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_SHFT                                   0xb
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                  0x400
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                    0xa
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                   0x200
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                     0x9
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                                0x100
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                  0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                           0x80
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                            0x7
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                                  0x40
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                   0x6
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                            0x20
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                             0x5
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                        0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                         0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                         0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                         0x3
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_BMSK                                            0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_SHFT                                            0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_BMSK                                            0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_SHFT                                            0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_BMSK                                            0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_SHFT                                            0x0

#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00051008)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00051008)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RMSK                                                   0xffffffff
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                            0x80000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                  0x1f
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_BMSK                                     0x40000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_SHFT                                           0x1e
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_BMSK                                     0x20000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_SHFT                                           0x1d
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_BMSK                                     0x10000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_SHFT                                           0x1c
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_BMSK                                      0x8000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_SHFT                                           0x1b
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_BMSK                                      0x4000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_SHFT                                           0x1a
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_BMSK                                      0x2000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_SHFT                                           0x19
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                             0x1000000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                  0x18
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_BMSK                      0x800000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_SHFT                          0x17
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_BMSK                         0x400000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_SHFT                             0x16
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_BMSK                              0x200000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_SHFT                                  0x15
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_BMSK                                       0x100000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_SHFT                                           0x14
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                                0x80000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                   0x13
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_BMSK                                        0x40000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_SHFT                                           0x12
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                              0x20000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                 0x11
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                            0x10000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                               0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                               0x8000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                                  0xf
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                             0x4000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                                0xe
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                0x2000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                   0xd
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                           0x1000
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                              0xc
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_BMSK                            0x800
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_SHFT                              0xb
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                             0x400
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                               0xa
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                              0x200
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                                0x9
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                           0x100
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                             0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                      0x80
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                       0x7
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_BMSK                             0x40
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_SHFT                              0x6
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                       0x20
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                        0x5
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                   0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                    0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                    0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                    0x3
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_BMSK                                             0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_SHFT                                             0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_BMSK                                             0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_SHFT                                             0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_BMSK                                             0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_SHFT                                             0x0

#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005100c)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005100c)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                      0x7f
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_BMSK                                     0x40
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_SHFT                                      0x6
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_BMSK                                 0x20
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_SHFT                                  0x5
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_BMSK                                0x10
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_SHFT                                 0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                             0x8
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x3
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                             0x4
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_BMSK                                0x2
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_SHFT                                0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                            0x1
#define HWIO_GCC_RPM_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                            0x0

#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00051010)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00051010)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                       0x7f
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_BMSK                                0x40
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_SHFT                                 0x6
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                            0x20
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                             0x5
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x10
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                            0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                        0x8
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x3
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                        0x4
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x2
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                           0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                       0x1
#define HWIO_GCC_RPM_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                       0x0

#define HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00052000)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00052000)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_RMSK                                                               0x7f
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL6_BMSK                                                         0x40
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL6_SHFT                                                          0x6
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL5_BMSK                                                         0x20
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL5_SHFT                                                          0x5
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL4_BMSK                                                         0x10
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL4_SHFT                                                          0x4
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL3_BMSK                                                          0x8
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL3_SHFT                                                          0x3
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL2_BMSK                                                          0x4
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL2_SHFT                                                          0x2
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_BMSK                                                          0x2
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL1_SHFT                                                          0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_BMSK                                                          0x1
#define HWIO_GCC_APCS_GPLL_ENA_VOTE_GPLL0_SHFT                                                          0x0

#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00052004)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00052004)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RMSK                                                 0xffffffff
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                0x80000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                      0x1f
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_BMSK                                   0x40000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_SHFT                                         0x1e
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_BMSK                                   0x20000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_SHFT                                         0x1d
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_BMSK                                   0x10000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_SHFT                                         0x1c
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_BMSK                                    0x8000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_SHFT                                         0x1b
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_BMSK                                    0x4000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_SHFT                                         0x1a
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_BMSK                                    0x2000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_SHFT                                         0x19
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                 0x1000000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                      0x18
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_BMSK                          0x800000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_SHFT                              0x17
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_BMSK                             0x400000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_SHFT                                 0x16
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_BMSK                                  0x200000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_SHFT                                      0x15
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_BMSK                                     0x100000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_SHFT                                         0x14
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                    0x80000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                       0x13
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_BMSK                                      0x40000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_SHFT                                         0x12
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                  0x20000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                     0x11
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                0x10000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                   0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                   0x8000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                      0xf
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                                 0x4000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                    0xe
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                    0x2000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                       0xd
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                               0x1000
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                  0xc
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_BMSK                                0x800
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_SHFT                                  0xb
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                 0x400
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                   0xa
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                  0x200
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                    0x9
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                               0x100
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                 0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                          0x80
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                           0x7
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                                 0x40
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                  0x6
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                           0x20
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                            0x5
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                       0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                        0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                        0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                        0x3
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_BMSK                                           0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_SHFT                                           0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_BMSK                                           0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_SHFT                                           0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_BMSK                                           0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_SHFT                                           0x0

#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00052008)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00052008)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RMSK                                                  0xffffffff
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                           0x80000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                 0x1f
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_BMSK                                    0x40000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_SHFT                                          0x1e
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_BMSK                                    0x20000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_SHFT                                          0x1d
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_BMSK                                    0x10000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_SHFT                                          0x1c
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_BMSK                                     0x8000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_SHFT                                          0x1b
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_BMSK                                     0x4000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_SHFT                                          0x1a
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_BMSK                                     0x2000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_SHFT                                          0x19
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                            0x1000000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                 0x18
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_BMSK                     0x800000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_SHFT                         0x17
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_BMSK                        0x400000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_SHFT                            0x16
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_BMSK                             0x200000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_SHFT                                 0x15
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_BMSK                                      0x100000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_SHFT                                          0x14
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                               0x80000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                  0x13
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_BMSK                                       0x40000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_SHFT                                          0x12
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                             0x20000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                0x11
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                           0x10000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                              0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                              0x8000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                                 0xf
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                            0x4000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                               0xe
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                               0x2000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                  0xd
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                          0x1000
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                             0xc
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_BMSK                           0x800
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_SHFT                             0xb
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                            0x400
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                              0xa
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                             0x200
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                               0x9
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                          0x100
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                            0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                     0x80
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                      0x7
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_BMSK                            0x40
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_SHFT                             0x6
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                      0x20
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                       0x5
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                  0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                   0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                   0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                   0x3
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_BMSK                                            0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_SHFT                                            0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_BMSK                                            0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_SHFT                                            0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_BMSK                                            0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_SHFT                                            0x0

#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0005200c)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005200c)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                     0x7f
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_BMSK                                    0x40
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_SHFT                                     0x6
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_BMSK                                0x20
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_SHFT                                 0x5
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_BMSK                               0x10
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_SHFT                                0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                            0x8
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                            0x3
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                            0x4
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                            0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_BMSK                               0x2
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_SHFT                               0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                           0x1
#define HWIO_GCC_APCS_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                           0x0

#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00052010)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00052010)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                      0x7f
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_BMSK                               0x40
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_SHFT                                0x6
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                           0x20
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                            0x5
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                          0x10
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                           0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                       0x8
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                       0x3
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                       0x4
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                       0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                          0x2
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                          0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                      0x1
#define HWIO_GCC_APCS_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                      0x0

#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00053000)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00053000)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RMSK                                                            0x7f
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL6_BMSK                                                      0x40
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL6_SHFT                                                       0x6
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL5_BMSK                                                      0x20
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL5_SHFT                                                       0x5
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL4_BMSK                                                      0x10
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL4_SHFT                                                       0x4
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL3_BMSK                                                       0x8
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL3_SHFT                                                       0x3
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL2_BMSK                                                       0x4
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL2_SHFT                                                       0x2
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_BMSK                                                       0x2
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL1_SHFT                                                       0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_BMSK                                                       0x1
#define HWIO_GCC_APCS_TZ_GPLL_ENA_VOTE_GPLL0_SHFT                                                       0x0

#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00053004)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00053004)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RMSK                                              0xffffffff
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                             0x80000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                   0x1f
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_BMSK                                0x40000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_SHFT                                      0x1e
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_BMSK                                0x20000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_SHFT                                      0x1d
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_BMSK                                0x10000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_SHFT                                      0x1c
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_BMSK                                 0x8000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_SHFT                                      0x1b
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_BMSK                                 0x4000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_SHFT                                      0x1a
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_BMSK                                 0x2000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_SHFT                                      0x19
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                              0x1000000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                   0x18
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_BMSK                       0x800000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_SHFT                           0x17
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_BMSK                          0x400000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_SHFT                              0x16
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_BMSK                               0x200000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_SHFT                                   0x15
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_BMSK                                  0x100000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_SHFT                                      0x14
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                 0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                    0x13
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_BMSK                                   0x40000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_SHFT                                      0x12
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                               0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                  0x11
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                             0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                   0xf
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                              0x4000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                 0xe
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                 0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                    0xd
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                            0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                               0xc
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_BMSK                             0x800
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_SHFT                               0xb
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                              0x400
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                0xa
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                               0x200
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                 0x9
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                            0x100
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                              0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                       0x80
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                        0x7
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                              0x40
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                               0x6
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                        0x20
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                         0x5
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                    0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                     0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                     0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                     0x3
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_BMSK                                        0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_SHFT                                        0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_BMSK                                        0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_SHFT                                        0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_BMSK                                        0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_SHFT                                        0x0

#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00053008)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00053008)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RMSK                                               0xffffffff
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                        0x80000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                              0x1f
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_BMSK                                 0x40000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_SHFT                                       0x1e
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_BMSK                                 0x20000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_SHFT                                       0x1d
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_BMSK                                 0x10000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_SHFT                                       0x1c
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_BMSK                                  0x8000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_SHFT                                       0x1b
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_BMSK                                  0x4000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_SHFT                                       0x1a
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_BMSK                                  0x2000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_SHFT                                       0x19
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                         0x1000000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                              0x18
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_BMSK                  0x800000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_SHFT                      0x17
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_BMSK                     0x400000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_SHFT                         0x16
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_BMSK                          0x200000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_SHFT                              0x15
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_BMSK                                   0x100000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_SHFT                                       0x14
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                            0x80000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                               0x13
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_BMSK                                    0x40000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_SHFT                                       0x12
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                          0x20000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                             0x11
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                        0x10000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                           0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                           0x8000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                              0xf
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                         0x4000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                            0xe
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                            0x2000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                               0xd
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                       0x1000
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                          0xc
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_BMSK                        0x800
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_SHFT                          0xb
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                         0x400
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                           0xa
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                          0x200
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                            0x9
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                       0x100
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                         0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                  0x80
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                   0x7
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_BMSK                         0x40
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_SHFT                          0x6
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                   0x20
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                    0x5
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                               0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                0x3
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_BMSK                                         0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_SHFT                                         0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_BMSK                                         0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_SHFT                                         0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_BMSK                                         0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_SHFT                                         0x0

#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0005300c)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005300c)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                  0x7f
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_BMSK                                 0x40
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_SHFT                                  0x6
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_BMSK                             0x20
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_SHFT                              0x5
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_BMSK                            0x10
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_SHFT                             0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                         0x8
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                         0x3
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                         0x4
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                         0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_BMSK                            0x2
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_SHFT                            0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                        0x1
#define HWIO_GCC_APCS_TZ_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                        0x0

#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00053010)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00053010)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                   0x7f
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_BMSK                            0x40
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_SHFT                             0x6
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                        0x20
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                         0x5
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                       0x10
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                        0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                    0x8
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                    0x3
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                    0x4
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                    0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                       0x2
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                       0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                   0x1
#define HWIO_GCC_APCS_TZ_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                   0x0

#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00055000)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00055000)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_RMSK                                                          0x7f
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR, HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL6_BMSK                                                    0x40
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL6_SHFT                                                     0x6
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL5_BMSK                                                    0x20
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL5_SHFT                                                     0x5
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL4_BMSK                                                    0x10
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL4_SHFT                                                     0x4
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL3_BMSK                                                     0x8
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL3_SHFT                                                     0x3
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL2_BMSK                                                     0x4
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL2_SHFT                                                     0x2
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL1_BMSK                                                     0x2
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL1_SHFT                                                     0x1
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL0_BMSK                                                     0x1
#define HWIO_GCC_LPASS_DSP_GPLL_ENA_VOTE_GPLL0_SHFT                                                     0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00055004)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00055004)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RMSK                                            0xffffffff
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                           0x80000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                 0x1f
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_BMSK                              0x40000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_SHFT                                    0x1e
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_BMSK                              0x20000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_SHFT                                    0x1d
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_BMSK                              0x10000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_SHFT                                    0x1c
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_BMSK                               0x8000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_SHFT                                    0x1b
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_BMSK                               0x4000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_SHFT                                    0x1a
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_BMSK                               0x2000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_SHFT                                    0x19
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                            0x1000000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                 0x18
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_BMSK                     0x800000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_SHFT                         0x17
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_BMSK                        0x400000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_SHFT                            0x16
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_BMSK                             0x200000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_SHFT                                 0x15
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_BMSK                                0x100000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_SHFT                                    0x14
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                               0x80000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                  0x13
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_BMSK                                 0x40000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_SHFT                                    0x12
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                             0x20000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                0x11
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                           0x10000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                              0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                              0x8000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                 0xf
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                            0x4000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                               0xe
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                               0x2000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                  0xd
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                          0x1000
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                             0xc
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_BMSK                           0x800
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_SHFT                             0xb
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                            0x400
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                              0xa
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                             0x200
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                               0x9
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                          0x100
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                            0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                     0x80
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                      0x7
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                            0x40
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                             0x6
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                      0x20
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                       0x5
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                  0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                   0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                   0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                   0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_BMSK                                      0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_SHFT                                      0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_BMSK                                      0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_SHFT                                      0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_BMSK                                      0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_SHFT                                      0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00055008)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00055008)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RMSK                                             0xffffffff
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                      0x80000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                            0x1f
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_BMSK                               0x40000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_SHFT                                     0x1e
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_BMSK                               0x20000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_SHFT                                     0x1d
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_BMSK                               0x10000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_SHFT                                     0x1c
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_BMSK                                0x8000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_SHFT                                     0x1b
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_BMSK                                0x4000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_SHFT                                     0x1a
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_BMSK                                0x2000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_SHFT                                     0x19
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                       0x1000000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                            0x18
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_BMSK                0x800000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_SHFT                    0x17
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_BMSK                   0x400000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_SHFT                       0x16
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_BMSK                        0x200000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_SHFT                            0x15
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_BMSK                                 0x100000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_SHFT                                     0x14
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                          0x80000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                             0x13
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_BMSK                                  0x40000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_SHFT                                     0x12
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                        0x20000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                           0x11
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                      0x10000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                         0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                         0x8000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                            0xf
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                       0x4000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                          0xe
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                          0x2000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                             0xd
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                     0x1000
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                        0xc
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_BMSK                      0x800
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_SHFT                        0xb
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                       0x400
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                         0xa
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                        0x200
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                          0x9
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                     0x100
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                       0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                0x80
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                 0x7
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_BMSK                       0x40
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_SHFT                        0x6
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                 0x20
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                  0x5
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                             0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                              0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                              0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                              0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_BMSK                                       0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_SHFT                                       0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_BMSK                                       0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_SHFT                                       0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_BMSK                                       0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_SHFT                                       0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0005500c)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005500c)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                0x7f
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_BMSK                               0x40
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_SHFT                                0x6
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_BMSK                           0x20
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_SHFT                            0x5
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_BMSK                          0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_SHFT                           0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                       0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                       0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                       0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                       0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_BMSK                          0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_SHFT                          0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                      0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                      0x0

#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00055010)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00055010)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                 0x7f
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_BMSK                          0x40
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_SHFT                           0x6
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                      0x20
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                       0x5
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                     0x10
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                      0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                  0x8
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                  0x3
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                  0x4
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                  0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                     0x2
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                     0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                 0x1
#define HWIO_GCC_LPASS_DSP_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                 0x0

#define HWIO_GCC_HYP_GPLL_ENA_VOTE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00056000)
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00056000)
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_RMSK                                                                0x7f
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_HYP_GPLL_ENA_VOTE_ADDR, HWIO_GCC_HYP_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_HYP_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_HYP_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL6_BMSK                                                          0x40
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL6_SHFT                                                           0x6
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL5_BMSK                                                          0x20
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL5_SHFT                                                           0x5
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL4_BMSK                                                          0x10
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL4_SHFT                                                           0x4
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL3_BMSK                                                           0x8
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL3_SHFT                                                           0x3
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL2_BMSK                                                           0x4
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL2_SHFT                                                           0x2
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL1_BMSK                                                           0x2
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL1_SHFT                                                           0x1
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL0_BMSK                                                           0x1
#define HWIO_GCC_HYP_GPLL_ENA_VOTE_GPLL0_SHFT                                                           0x0

#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00056004)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00056004)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RMSK                                                  0xffffffff
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                                 0x80000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                       0x1f
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_BMSK                                    0x40000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_SHFT                                          0x1e
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_BMSK                                    0x20000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_SHFT                                          0x1d
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_BMSK                                    0x10000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_SHFT                                          0x1c
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_BMSK                                     0x8000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_SHFT                                          0x1b
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_BMSK                                     0x4000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_SHFT                                          0x1a
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_BMSK                                     0x2000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_SHFT                                          0x19
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                  0x1000000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                       0x18
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_BMSK                           0x800000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_SHFT                               0x17
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_BMSK                              0x400000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_SHFT                                  0x16
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_BMSK                                   0x200000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_SHFT                                       0x15
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_BMSK                                      0x100000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_SHFT                                          0x14
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                     0x80000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                        0x13
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_BMSK                                       0x40000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_SHFT                                          0x12
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                   0x20000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                      0x11
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                                 0x10000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                    0x10
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                    0x8000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                       0xf
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                                  0x4000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                     0xe
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                     0x2000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                        0xd
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                                0x1000
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                   0xc
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_BMSK                                 0x800
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_SHFT                                   0xb
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                  0x400
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                    0xa
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                   0x200
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                     0x9
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                                0x100
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                  0x8
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                           0x80
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                            0x7
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                                  0x40
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                   0x6
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                            0x20
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                             0x5
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                        0x10
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                         0x4
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                         0x8
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                         0x3
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_BMSK                                            0x4
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_SHFT                                            0x2
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_BMSK                                            0x2
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_SHFT                                            0x1
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_BMSK                                            0x1
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_SHFT                                            0x0

#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00056008)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00056008)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RMSK                                                   0xffffffff
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                            0x80000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                                  0x1f
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_BMSK                                     0x40000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_SHFT                                           0x1e
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_BMSK                                     0x20000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_SHFT                                           0x1d
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_BMSK                                     0x10000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_SHFT                                           0x1c
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_BMSK                                      0x8000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_SHFT                                           0x1b
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_BMSK                                      0x4000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_SHFT                                           0x1a
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_BMSK                                      0x2000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_SHFT                                           0x19
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                             0x1000000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                                  0x18
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_BMSK                      0x800000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_SHFT                          0x17
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_BMSK                         0x400000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_SHFT                             0x16
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_BMSK                              0x200000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_SHFT                                  0x15
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_BMSK                                       0x100000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_SHFT                                           0x14
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                                0x80000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                   0x13
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_BMSK                                        0x40000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_SHFT                                           0x12
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                              0x20000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                                 0x11
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                            0x10000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                               0x10
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                               0x8000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                                  0xf
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                             0x4000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                                0xe
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                                0x2000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                   0xd
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                           0x1000
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                              0xc
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_BMSK                            0x800
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_SHFT                              0xb
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                             0x400
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                               0xa
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                              0x200
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                                0x9
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                           0x100
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                             0x8
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                      0x80
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                       0x7
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_BMSK                             0x40
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_SHFT                              0x6
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                       0x20
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                        0x5
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                   0x10
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                    0x4
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                    0x8
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                    0x3
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_BMSK                                             0x4
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_SHFT                                             0x2
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_BMSK                                             0x2
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_SHFT                                             0x1
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_BMSK                                             0x1
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_SHFT                                             0x0

#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0005600c)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005600c)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                      0x7f
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_BMSK                                     0x40
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_SHFT                                      0x6
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_BMSK                                 0x20
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_SHFT                                  0x5
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_BMSK                                0x10
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_SHFT                                 0x4
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                             0x8
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x3
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                             0x4
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                             0x2
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_BMSK                                0x2
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_SHFT                                0x1
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                            0x1
#define HWIO_GCC_HYP_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                            0x0

#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00056010)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00056010)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                       0x7f
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_BMSK                                0x40
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_SHFT                                 0x6
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                            0x20
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                             0x5
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x10
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                            0x4
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                        0x8
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x3
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                        0x4
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                        0x2
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                           0x2
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                           0x1
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                       0x1
#define HWIO_GCC_HYP_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                       0x0

#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00057000)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00057000)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_RMSK                                                              0x7f
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR, HWIO_GCC_SPARE_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL6_BMSK                                                        0x40
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL6_SHFT                                                         0x6
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL5_BMSK                                                        0x20
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL5_SHFT                                                         0x5
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL4_BMSK                                                        0x10
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL4_SHFT                                                         0x4
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL3_BMSK                                                         0x8
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL3_SHFT                                                         0x3
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL2_BMSK                                                         0x4
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL2_SHFT                                                         0x2
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_BMSK                                                         0x2
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL1_SHFT                                                         0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_BMSK                                                         0x1
#define HWIO_GCC_SPARE_GPLL_ENA_VOTE_GPLL0_SHFT                                                         0x0

#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00057004)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00057004)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RMSK                                                0xffffffff
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                               0x80000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                     0x1f
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_BMSK                                  0x40000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_SHFT                                        0x1e
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_BMSK                                  0x20000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_SHFT                                        0x1d
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_BMSK                                  0x10000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_SHFT                                        0x1c
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_BMSK                                   0x8000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_SHFT                                        0x1b
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_BMSK                                   0x4000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_SHFT                                        0x1a
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_BMSK                                   0x2000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_SHFT                                        0x19
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                                0x1000000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                     0x18
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_BMSK                         0x800000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_SHFT                             0x17
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_BMSK                            0x400000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_SHFT                                0x16
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_BMSK                                 0x200000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_SHFT                                     0x15
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_BMSK                                    0x100000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_SHFT                                        0x14
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                   0x80000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                      0x13
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_BMSK                                     0x40000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_SHFT                                        0x12
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                 0x20000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                    0x11
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                               0x10000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                  0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                  0x8000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                     0xf
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                                0x4000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                   0xe
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                   0x2000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                      0xd
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                              0x1000
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                 0xc
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_BMSK                               0x800
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_SHFT                                 0xb
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                                0x400
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                  0xa
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                 0x200
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                   0x9
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                              0x100
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                                0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                         0x80
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                          0x7
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                                0x40
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                 0x6
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                          0x20
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                           0x5
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                      0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                       0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                       0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                       0x3
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_BMSK                                          0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_SHFT                                          0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_BMSK                                          0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_SHFT                                          0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_BMSK                                          0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_SHFT                                          0x0

#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00057008)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00057008)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                    0x7f
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_BMSK                                   0x40
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_SHFT                                    0x6
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_BMSK                               0x20
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_SHFT                                0x5
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_BMSK                              0x10
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_SHFT                               0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                           0x8
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                           0x3
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                           0x4
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                           0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_BMSK                              0x2
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_SHFT                              0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x1
#define HWIO_GCC_SPARE_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                          0x0

#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0005a000)
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005a000)
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_RMSK                                                             0x7f
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE1_GPLL_ENA_VOTE_ADDR, HWIO_GCC_SPARE1_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE1_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE1_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE1_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE1_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL6_SHFT                                                        0x6
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL5_SHFT                                                        0x5
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL4_SHFT                                                        0x4
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL3_SHFT                                                        0x3
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL2_SHFT                                                        0x2
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_SPARE1_GPLL_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0005a004)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005a004)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RMSK                                               0xffffffff
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                              0x80000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                    0x1f
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_BMSK                                 0x40000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_SHFT                                       0x1e
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_BMSK                                 0x20000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_SHFT                                       0x1d
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_BMSK                                 0x10000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_SHFT                                       0x1c
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_BMSK                                  0x8000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_SHFT                                       0x1b
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_BMSK                                  0x4000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_SHFT                                       0x1a
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_BMSK                                  0x2000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_SHFT                                       0x19
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                               0x1000000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                    0x18
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_BMSK                        0x800000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_SHFT                            0x17
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_BMSK                           0x400000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_SHFT                               0x16
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_BMSK                                0x200000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_SHFT                                    0x15
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_BMSK                                   0x100000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_SHFT                                       0x14
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                  0x80000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                     0x13
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_BMSK                                    0x40000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_SHFT                                       0x12
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                0x20000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                   0x11
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                              0x10000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                 0x10
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                 0x8000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                    0xf
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                               0x4000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                  0xe
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                  0x2000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                     0xd
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                             0x1000
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                0xc
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_BMSK                              0x800
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_SHFT                                0xb
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                               0x400
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                 0xa
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                0x200
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                  0x9
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                             0x100
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                               0x8
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                        0x80
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                         0x7
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                               0x40
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                0x6
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                         0x20
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                          0x5
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                     0x10
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                      0x4
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                      0x8
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                      0x3
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_BMSK                                         0x4
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_SHFT                                         0x2
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_BMSK                                         0x2
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_SHFT                                         0x1
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_BMSK                                         0x1
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_SHFT                                         0x0

#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0005a008)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005a008)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                   0x7f
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_BMSK                                  0x40
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_SHFT                                   0x6
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_BMSK                              0x20
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_SHFT                               0x5
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_BMSK                             0x10
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_SHFT                              0x4
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x8
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                          0x3
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x4
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                          0x2
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_BMSK                             0x2
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_SHFT                             0x1
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                         0x1
#define HWIO_GCC_SPARE1_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                         0x0

#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00069000)
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00069000)
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_RMSK                                                             0x7f
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE2_GPLL_ENA_VOTE_ADDR, HWIO_GCC_SPARE2_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE2_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE2_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE2_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE2_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL6_SHFT                                                        0x6
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL5_SHFT                                                        0x5
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL4_SHFT                                                        0x4
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL3_SHFT                                                        0x3
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL2_SHFT                                                        0x2
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_SPARE2_GPLL_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00069004)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00069004)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RMSK                                               0xffffffff
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                              0x80000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                    0x1f
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_BMSK                                 0x40000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_SHFT                                       0x1e
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_BMSK                                 0x20000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_SHFT                                       0x1d
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_BMSK                                 0x10000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_SHFT                                       0x1c
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_BMSK                                  0x8000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_SHFT                                       0x1b
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_BMSK                                  0x4000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_SHFT                                       0x1a
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_BMSK                                  0x2000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_SHFT                                       0x19
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                               0x1000000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                    0x18
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_BMSK                        0x800000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_SHFT                            0x17
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_BMSK                           0x400000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_SHFT                               0x16
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_BMSK                                0x200000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_SHFT                                    0x15
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_BMSK                                   0x100000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_SHFT                                       0x14
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                  0x80000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                     0x13
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_BMSK                                    0x40000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_SHFT                                       0x12
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                0x20000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                   0x11
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                              0x10000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                 0x10
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                 0x8000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                    0xf
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                               0x4000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                  0xe
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                  0x2000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                     0xd
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                             0x1000
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                0xc
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_BMSK                              0x800
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_SHFT                                0xb
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                               0x400
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                 0xa
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                0x200
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                  0x9
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                             0x100
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                               0x8
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                        0x80
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                         0x7
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                               0x40
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                0x6
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                         0x20
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                          0x5
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                     0x10
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                      0x4
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                      0x8
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                      0x3
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_BMSK                                         0x4
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_SHFT                                         0x2
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_BMSK                                         0x2
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_SHFT                                         0x1
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_BMSK                                         0x1
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_SHFT                                         0x0

#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00069008)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00069008)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                   0x7f
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_BMSK                                  0x40
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_SHFT                                   0x6
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_BMSK                              0x20
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_SHFT                               0x5
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_BMSK                             0x10
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_SHFT                              0x4
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x8
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                          0x3
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x4
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                          0x2
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_BMSK                             0x2
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_SHFT                             0x1
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                         0x1
#define HWIO_GCC_SPARE2_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                         0x0

#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00035000)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00035000)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_RMSK                                                             0x7f
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL6_BMSK                                                       0x40
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL6_SHFT                                                        0x6
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL5_BMSK                                                       0x20
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL5_SHFT                                                        0x5
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL4_BMSK                                                       0x10
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL4_SHFT                                                        0x4
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL3_BMSK                                                        0x8
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL3_SHFT                                                        0x3
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL2_BMSK                                                        0x4
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL2_SHFT                                                        0x2
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL1_BMSK                                                        0x2
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL1_SHFT                                                        0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL0_BMSK                                                        0x1
#define HWIO_GCC_MSS_Q6_GPLL_ENA_VOTE_GPLL0_SHFT                                                        0x0

#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00035004)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00035004)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RMSK                                               0xffffffff
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_BMSK                              0x80000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TCSR_AHB_CLK_ENA_SHFT                                    0x1f
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_BMSK                                 0x40000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT30_SHFT                                       0x1e
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_BMSK                                 0x20000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT29_SHFT                                       0x1d
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_BMSK                                 0x10000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT28_SHFT                                       0x1c
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_BMSK                                  0x8000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT27_SHFT                                       0x1b
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_BMSK                                  0x4000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT26_SHFT                                       0x1a
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_BMSK                                  0x2000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT25_SHFT                                       0x19
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_BMSK                               0x1000000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_IMEM_AXI_CLK_ENA_SHFT                                    0x18
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_BMSK                        0x800000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_ENA_SHFT                            0x17
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_BMSK                           0x400000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BIMC_HMSS_AXI_CLK_ENA_SHFT                               0x16
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_BMSK                                0x200000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_HMSS_AHB_CLK_ENA_SHFT                                    0x15
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_BMSK                                   0x100000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT20_SHFT                                       0x14
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_BMSK                                  0x80000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MPM_AHB_CLK_ENA_SHFT                                     0x13
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_BMSK                                    0x40000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT18_SHFT                                       0x12
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_BMSK                                0x20000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_AHB_CLK_ENA_SHFT                                   0x11
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_BMSK                              0x10000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP1_SLEEP_CLK_ENA_SHFT                                 0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_BMSK                                 0x8000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP2_AHB_CLK_ENA_SHFT                                    0xf
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_BMSK                               0x4000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BLSP2_SLEEP_CLK_ENA_SHFT                                  0xe
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_BMSK                                  0x2000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_PRNG_AHB_CLK_ENA_SHFT                                     0xd
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_BMSK                             0x1000
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_EAST_AHB_CLK_ENA_SHFT                                0xc
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_BMSK                              0x800
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_WEST_AHB_CLK_ENA_SHFT                                0xb
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_BMSK                               0x400
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_BOOT_ROM_AHB_CLK_ENA_SHFT                                 0xa
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_BMSK                                0x200
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_MSG_RAM_AHB_CLK_ENA_SHFT                                  0x9
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_BMSK                             0x100
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_NORTH_AHB_CLK_ENA_SHFT                               0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_BMSK                                        0x80
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_TLMM_CLK_ENA_SHFT                                         0x7
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_BMSK                               0x40
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_SPMI_CNOC_AHB_CLK_ENA_SHFT                                0x6
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_BMSK                                         0x20
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_CLK_ENA_SHFT                                          0x5
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_BMSK                                     0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_AXI_CLK_ENA_SHFT                                      0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_BMSK                                      0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_CE1_AHB_CLK_ENA_SHFT                                      0x3
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_BMSK                                         0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT2_SHFT                                         0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_BMSK                                         0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT1_SHFT                                         0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_BMSK                                         0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_RESERVE_BIT0_SHFT                                         0x0

#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00035008)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00035008)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RMSK                                                0xffffffff
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR, HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_BMSK                         0x80000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TCSR_AHB_CLK_SLEEP_ENA_SHFT                               0x1f
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_BMSK                                  0x40000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT30_SHFT                                        0x1e
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_BMSK                                  0x20000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT29_SHFT                                        0x1d
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_BMSK                                  0x10000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT28_SHFT                                        0x1c
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_BMSK                                   0x8000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT27_SHFT                                        0x1b
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_BMSK                                   0x4000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT26_SHFT                                        0x1a
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_BMSK                                   0x2000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT25_SHFT                                        0x19
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_BMSK                          0x1000000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_IMEM_AXI_CLK_SLEEP_ENA_SHFT                               0x18
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_BMSK                   0x800000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SYS_NOC_HMSS_AHB_CLK_SLEEP_ENA_SHFT                       0x17
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_BMSK                      0x400000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BIMC_HMSS_AXI_CLK_SLEEP_ENA_SHFT                          0x16
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_BMSK                           0x200000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_HMSS_AHB_CLK_SLEEP_ENA_SHFT                               0x15
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_BMSK                                    0x100000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT20_SHFT                                        0x14
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_BMSK                             0x80000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MPM_AHB_CLK_SLEEP_ENA_SHFT                                0x13
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_BMSK                                     0x40000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT18_SHFT                                        0x12
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_BMSK                           0x20000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_AHB_CLK_SLEEP_ENA_SHFT                              0x11
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_BMSK                         0x10000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP1_SLEEP_CLK_SLEEP_ENA_SHFT                            0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_BMSK                            0x8000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP2_AHB_CLK_SLEEP_ENA_SHFT                               0xf
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_BMSK                          0x4000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BLSP2_SLEEP_CLK_SLEEP_ENA_SHFT                             0xe
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_BMSK                             0x2000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_PRNG_AHB_CLK_SLEEP_ENA_SHFT                                0xd
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_BMSK                        0x1000
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_EAST_AHB_CLK_SLEEP_ENA_SHFT                           0xc
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_BMSK                         0x800
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_WEST_AHB_CLK_SLEEP_ENA_SHFT                           0xb
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_BMSK                          0x400
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_BOOT_ROM_AHB_CLK_SLEEP_ENA_SHFT                            0xa
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_BMSK                           0x200
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_MSG_RAM_AHB_CLK_SLEEP_ENA_SHFT                             0x9
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_BMSK                        0x100
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_NORTH_AHB_CLK_SLEEP_ENA_SHFT                          0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_BMSK                                   0x80
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_TLMM_CLK_SLEEP_ENA_SHFT                                    0x7
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_BMSK                          0x40
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_SPMI_CNOC_AHB_CLK_SLEEP_ENA_SHFT                           0x6
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_BMSK                                    0x20
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_CLK_SLEEP_ENA_SHFT                                     0x5
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_BMSK                                0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_AXI_CLK_SLEEP_ENA_SHFT                                 0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_BMSK                                 0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_CE1_AHB_CLK_SLEEP_ENA_SHFT                                 0x3
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_BMSK                                          0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT2_SHFT                                          0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_BMSK                                          0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT1_SHFT                                          0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_BMSK                                          0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_RESERVE_BIT0_SHFT                                          0x0

#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0003500c)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0003500c)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_RMSK                                                   0x7f
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR, HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_BMSK                                  0x40
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QDSS_DAP_CLK_ENA_SHFT                                   0x6
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_BMSK                              0x20
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_QDSS_CFG_AHB_CLK_ENA_SHFT                               0x5
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_BMSK                             0x10
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_ENA_SHFT                              0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x8
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_ENA_SHFT                          0x3
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                          0x4
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                          0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_BMSK                             0x2
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_ENA_SHFT                             0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_BMSK                         0x1
#define HWIO_GCC_MSS_Q6_CLOCK_BRANCH_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_ENA_SHFT                         0x0

#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00035010)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00035010)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_RMSK                                                    0x7f
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR, HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_RMSK)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR, m)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR,v)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_ADDR,m,v,HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_IN)
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_BMSK                             0x40
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QDSS_DAP_CLK_SLEEP_ENA_SHFT                              0x6
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_BMSK                         0x20
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_QDSS_CFG_AHB_CLK_SLEEP_ENA_SHFT                          0x5
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                        0x10
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                         0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                     0x8
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_GPU_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                     0x3
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                     0x4
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_MSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                     0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_BMSK                        0x2
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_CLK_SRC_SLEEP_ENA_SHFT                        0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_BMSK                    0x1
#define HWIO_GCC_MSS_Q6_CLOCK_SLEEP_ENA_VOTE_1_MMSS_GPLL0_DIV_CLK_SRC_SLEEP_ENA_SHFT                    0x0

#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c014)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006c014)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_RMSK                                                              0x1
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR, HWIO_GCC_PCIE_0_LINK_DOWN_BCR_RMSK)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_LINK_DOWN_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_LINK_DOWN_BCR_IN)
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GCC_PCIE_0_LINK_DOWN_BCR_BLK_ARES_SHFT                                                     0x0

#define HWIO_GCC_PCIE_0_MISC_RESET_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c018)
#define HWIO_GCC_PCIE_0_MISC_RESET_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006c018)
#define HWIO_GCC_PCIE_0_MISC_RESET_RMSK                                                                0x7f
#define HWIO_GCC_PCIE_0_MISC_RESET_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_MISC_RESET_ADDR, HWIO_GCC_PCIE_0_MISC_RESET_RMSK)
#define HWIO_GCC_PCIE_0_MISC_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_MISC_RESET_ADDR, m)
#define HWIO_GCC_PCIE_0_MISC_RESET_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_MISC_RESET_ADDR,v)
#define HWIO_GCC_PCIE_0_MISC_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_MISC_RESET_ADDR,m,v,HWIO_GCC_PCIE_0_MISC_RESET_IN)
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_CORE_STICKY_BCR_BLK_ARES_BMSK                                0x40
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_CORE_STICKY_BCR_BLK_ARES_SHFT                                 0x6
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_MSTR_AXI_STICKY_BCR_BLK_ARES_BMSK                            0x20
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_MSTR_AXI_STICKY_BCR_BLK_ARES_SHFT                             0x5
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_PIPE_BCR_BLK_ARES_BMSK                                       0x10
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_PIPE_BCR_BLK_ARES_SHFT                                        0x4
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_AUX_BCR_BLK_ARES_BMSK                                         0x8
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_AUX_BCR_BLK_ARES_SHFT                                         0x3
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_CFG_AHB_BCR_BLK_ARES_BMSK                                     0x4
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_CFG_AHB_BCR_BLK_ARES_SHFT                                     0x2
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_MSTR_AXI_BCR_BLK_ARES_BMSK                                    0x2
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_MSTR_AXI_BCR_BLK_ARES_SHFT                                    0x1
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_SLV_AXI_BCR_BLK_ARES_BMSK                                     0x1
#define HWIO_GCC_PCIE_0_MISC_RESET_PCIE_0_SLV_AXI_BCR_BLK_ARES_SHFT                                     0x0

#define HWIO_GCC_PCIE_0_PHY_BCR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c01c)
#define HWIO_GCC_PCIE_0_PHY_BCR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006c01c)
#define HWIO_GCC_PCIE_0_PHY_BCR_RMSK                                                                    0x1
#define HWIO_GCC_PCIE_0_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_PHY_BCR_ADDR, HWIO_GCC_PCIE_0_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_0_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_PHY_BCR_IN)
#define HWIO_GCC_PCIE_0_PHY_BCR_BLK_ARES_BMSK                                                           0x1
#define HWIO_GCC_PCIE_0_PHY_BCR_BLK_ARES_SHFT                                                           0x0

#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0006c020)
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006c020)
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_RMSK                                                          0x1
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_ADDR, HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_IN)
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_BLK_ARES_BMSK                                                 0x1
#define HWIO_GCC_PCIE_0_NOCSR_COM_PHY_BCR_BLK_ARES_SHFT                                                 0x0

#define HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f00c)
#define HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006f00c)
#define HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_RMSK                                                        0x1
#define HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_ADDR, HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_RMSK)
#define HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_IN)
#define HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_BLK_ARES_BMSK                                               0x1
#define HWIO_GCC_PCIE_PHY_NOCSR_COM_PHY_BCR_BLK_ARES_SHFT                                               0x0

#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f010)
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006f010)
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_RMSK                                                              0x1
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_ADDR, HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_RMSK)
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_IN)
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_BLK_ARES_BMSK                                                     0x1
#define HWIO_GCC_PCIE_PHY_CFG_AHB_BCR_BLK_ARES_SHFT                                                     0x0

#define HWIO_GCC_PCIE_PHY_COM_BCR_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x0006f014)
#define HWIO_GCC_PCIE_PHY_COM_BCR_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006f014)
#define HWIO_GCC_PCIE_PHY_COM_BCR_RMSK                                                                  0x1
#define HWIO_GCC_PCIE_PHY_COM_BCR_IN          \
        in_dword_masked(HWIO_GCC_PCIE_PHY_COM_BCR_ADDR, HWIO_GCC_PCIE_PHY_COM_BCR_RMSK)
#define HWIO_GCC_PCIE_PHY_COM_BCR_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_PHY_COM_BCR_ADDR, m)
#define HWIO_GCC_PCIE_PHY_COM_BCR_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_PHY_COM_BCR_ADDR,v)
#define HWIO_GCC_PCIE_PHY_COM_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_PHY_COM_BCR_ADDR,m,v,HWIO_GCC_PCIE_PHY_COM_BCR_IN)
#define HWIO_GCC_PCIE_PHY_COM_BCR_BLK_ARES_BMSK                                                         0x1
#define HWIO_GCC_PCIE_PHY_COM_BCR_BLK_ARES_SHFT                                                         0x0

#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00058000)
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00058000)
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_RMSK                                                    0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_EVENT_ENABLE_BMSK                                       0x80000000
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_EVENT_ENABLE_SHFT                                             0x1f
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_EVENT_MUX_SEL_BMSK                                             0xf
#define HWIO_GCC_QDSS_STM_EVENT0_CTL_REG_EVENT_MUX_SEL_SHFT                                             0x0

#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00058004)
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00058004)
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_RMSK                                                    0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_EVENT_ENABLE_BMSK                                       0x80000000
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_EVENT_ENABLE_SHFT                                             0x1f
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_EVENT_MUX_SEL_BMSK                                             0xf
#define HWIO_GCC_QDSS_STM_EVENT1_CTL_REG_EVENT_MUX_SEL_SHFT                                             0x0

#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00058008)
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00058008)
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_RMSK                                                    0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_EVENT_ENABLE_BMSK                                       0x80000000
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_EVENT_ENABLE_SHFT                                             0x1f
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_EVENT_MUX_SEL_BMSK                                             0xf
#define HWIO_GCC_QDSS_STM_EVENT2_CTL_REG_EVENT_MUX_SEL_SHFT                                             0x0

#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0005800c)
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005800c)
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_RMSK                                                    0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_EVENT_ENABLE_BMSK                                       0x80000000
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_EVENT_ENABLE_SHFT                                             0x1f
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_EVENT_MUX_SEL_BMSK                                             0xf
#define HWIO_GCC_QDSS_STM_EVENT3_CTL_REG_EVENT_MUX_SEL_SHFT                                             0x0

#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00058010)
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00058010)
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_RMSK                                                    0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_EVENT_ENABLE_BMSK                                       0x80000000
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_EVENT_ENABLE_SHFT                                             0x1f
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_EVENT_MUX_SEL_BMSK                                             0xf
#define HWIO_GCC_QDSS_STM_EVENT4_CTL_REG_EVENT_MUX_SEL_SHFT                                             0x0

#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00058014)
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00058014)
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_RMSK                                                    0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_EVENT_ENABLE_BMSK                                       0x80000000
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_EVENT_ENABLE_SHFT                                             0x1f
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_EVENT_MUX_SEL_BMSK                                             0xf
#define HWIO_GCC_QDSS_STM_EVENT5_CTL_REG_EVENT_MUX_SEL_SHFT                                             0x0

#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00058018)
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00058018)
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_RMSK                                                    0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_EVENT_ENABLE_BMSK                                       0x80000000
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_EVENT_ENABLE_SHFT                                             0x1f
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_EVENT_MUX_SEL_BMSK                                             0xf
#define HWIO_GCC_QDSS_STM_EVENT6_CTL_REG_EVENT_MUX_SEL_SHFT                                             0x0

#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0005801c)
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005801c)
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_RMSK                                                    0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_EVENT_ENABLE_BMSK                                       0x80000000
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_EVENT_ENABLE_SHFT                                             0x1f
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_EVENT_MUX_SEL_BMSK                                             0xf
#define HWIO_GCC_QDSS_STM_EVENT7_CTL_REG_EVENT_MUX_SEL_SHFT                                             0x0

#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00058020)
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00058020)
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_RMSK                                                    0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_EVENT_ENABLE_BMSK                                       0x80000000
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_EVENT_ENABLE_SHFT                                             0x1f
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_EVENT_MUX_SEL_BMSK                                             0xf
#define HWIO_GCC_QDSS_STM_EVENT8_CTL_REG_EVENT_MUX_SEL_SHFT                                             0x0

#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00058024)
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00058024)
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_RMSK                                                    0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_EVENT_ENABLE_BMSK                                       0x80000000
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_EVENT_ENABLE_SHFT                                             0x1f
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_EVENT_MUX_SEL_BMSK                                             0xf
#define HWIO_GCC_QDSS_STM_EVENT9_CTL_REG_EVENT_MUX_SEL_SHFT                                             0x0

#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00058028)
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00058028)
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT10_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005802c)
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005802c)
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT11_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00058030)
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00058030)
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT12_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00058034)
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00058034)
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT13_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00058038)
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00058038)
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT14_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005803c)
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005803c)
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT15_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00059000)
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059000)
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT16_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00059004)
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059004)
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT17_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00059008)
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059008)
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT18_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005900c)
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005900c)
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT19_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00059010)
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059010)
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT20_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00059014)
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059014)
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT21_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00059018)
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059018)
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT22_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005901c)
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005901c)
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT23_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00059020)
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059020)
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT24_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00059024)
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059024)
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT25_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00059028)
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059028)
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT26_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005902c)
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005902c)
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT27_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00059030)
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059030)
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT28_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00059034)
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059034)
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT29_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00059038)
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00059038)
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT30_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005903c)
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005903c)
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_RMSK                                                   0x8000000f
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_IN          \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_ADDR, HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_RMSK)
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_ADDR, m)
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_ADDR,v)
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_ADDR,m,v,HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_IN)
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_EVENT_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_EVENT_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_EVENT_MUX_SEL_BMSK                                            0xf
#define HWIO_GCC_QDSS_STM_EVENT31_CTL_REG_EVENT_MUX_SEL_SHFT                                            0x0

#define HWIO_GCC_MSS_RESTART_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00079000)
#define HWIO_GCC_MSS_RESTART_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00079000)
#define HWIO_GCC_MSS_RESTART_RMSK                                                                       0x1
#define HWIO_GCC_MSS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_MSS_RESTART_ADDR, HWIO_GCC_MSS_RESTART_RMSK)
#define HWIO_GCC_MSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_RESTART_ADDR, m)
#define HWIO_GCC_MSS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_MSS_RESTART_ADDR,v)
#define HWIO_GCC_MSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_RESTART_ADDR,m,v,HWIO_GCC_MSS_RESTART_IN)
#define HWIO_GCC_MSS_RESTART_SS_RESTART_BMSK                                                            0x1
#define HWIO_GCC_MSS_RESTART_SS_RESTART_SHFT                                                            0x0

#define HWIO_GCC_WCSS_RESTART_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00085000)
#define HWIO_GCC_WCSS_RESTART_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00085000)
#define HWIO_GCC_WCSS_RESTART_RMSK                                                                      0x1
#define HWIO_GCC_WCSS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_WCSS_RESTART_ADDR, HWIO_GCC_WCSS_RESTART_RMSK)
#define HWIO_GCC_WCSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_RESTART_ADDR, m)
#define HWIO_GCC_WCSS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_RESTART_ADDR,v)
#define HWIO_GCC_WCSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_RESTART_ADDR,m,v,HWIO_GCC_WCSS_RESTART_IN)
#define HWIO_GCC_WCSS_RESTART_SS_RESTART_BMSK                                                           0x1
#define HWIO_GCC_WCSS_RESTART_SS_RESTART_SHFT                                                           0x0

#define HWIO_GCC_GSS_RESTART_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008f000)
#define HWIO_GCC_GSS_RESTART_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008f000)
#define HWIO_GCC_GSS_RESTART_RMSK                                                                       0x1
#define HWIO_GCC_GSS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_GSS_RESTART_ADDR, HWIO_GCC_GSS_RESTART_RMSK)
#define HWIO_GCC_GSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_GSS_RESTART_ADDR, m)
#define HWIO_GCC_GSS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_GSS_RESTART_ADDR,v)
#define HWIO_GCC_GSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GSS_RESTART_ADDR,m,v,HWIO_GCC_GSS_RESTART_IN)
#define HWIO_GCC_GSS_RESTART_SS_RESTART_BMSK                                                            0x1
#define HWIO_GCC_GSS_RESTART_SS_RESTART_SHFT                                                            0x0

#define HWIO_GCC_LPASS_RESTART_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005b000)
#define HWIO_GCC_LPASS_RESTART_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005b000)
#define HWIO_GCC_LPASS_RESTART_RMSK                                                                     0x1
#define HWIO_GCC_LPASS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_LPASS_RESTART_ADDR, HWIO_GCC_LPASS_RESTART_RMSK)
#define HWIO_GCC_LPASS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_RESTART_ADDR, m)
#define HWIO_GCC_LPASS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_RESTART_ADDR,v)
#define HWIO_GCC_LPASS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_RESTART_ADDR,m,v,HWIO_GCC_LPASS_RESTART_IN)
#define HWIO_GCC_LPASS_RESTART_SS_RESTART_BMSK                                                          0x1
#define HWIO_GCC_LPASS_RESTART_SS_RESTART_SHFT                                                          0x0

#define HWIO_GCC_VENUS_RESTART_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0005c000)
#define HWIO_GCC_VENUS_RESTART_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005c000)
#define HWIO_GCC_VENUS_RESTART_RMSK                                                                     0x1
#define HWIO_GCC_VENUS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_VENUS_RESTART_ADDR, HWIO_GCC_VENUS_RESTART_RMSK)
#define HWIO_GCC_VENUS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_VENUS_RESTART_ADDR, m)
#define HWIO_GCC_VENUS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_VENUS_RESTART_ADDR,v)
#define HWIO_GCC_VENUS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VENUS_RESTART_ADDR,m,v,HWIO_GCC_VENUS_RESTART_IN)
#define HWIO_GCC_VENUS_RESTART_SS_RESTART_BMSK                                                          0x1
#define HWIO_GCC_VENUS_RESTART_SS_RESTART_SHFT                                                          0x0

#define HWIO_GCC_SENSORS_RESTART_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0005d000)
#define HWIO_GCC_SENSORS_RESTART_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005d000)
#define HWIO_GCC_SENSORS_RESTART_RMSK                                                                   0x1
#define HWIO_GCC_SENSORS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_SENSORS_RESTART_ADDR, HWIO_GCC_SENSORS_RESTART_RMSK)
#define HWIO_GCC_SENSORS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_SENSORS_RESTART_ADDR, m)
#define HWIO_GCC_SENSORS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_SENSORS_RESTART_ADDR,v)
#define HWIO_GCC_SENSORS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SENSORS_RESTART_ADDR,m,v,HWIO_GCC_SENSORS_RESTART_IN)
#define HWIO_GCC_SENSORS_RESTART_SS_RESTART_BMSK                                                        0x1
#define HWIO_GCC_SENSORS_RESTART_SS_RESTART_SHFT                                                        0x0

#define HWIO_GCC_SPSS_RESTART_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e010)
#define HWIO_GCC_SPSS_RESTART_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e010)
#define HWIO_GCC_SPSS_RESTART_RMSK                                                                      0x1
#define HWIO_GCC_SPSS_RESTART_IN          \
        in_dword_masked(HWIO_GCC_SPSS_RESTART_ADDR, HWIO_GCC_SPSS_RESTART_RMSK)
#define HWIO_GCC_SPSS_RESTART_INM(m)      \
        in_dword_masked(HWIO_GCC_SPSS_RESTART_ADDR, m)
#define HWIO_GCC_SPSS_RESTART_OUT(v)      \
        out_dword(HWIO_GCC_SPSS_RESTART_ADDR,v)
#define HWIO_GCC_SPSS_RESTART_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPSS_RESTART_ADDR,m,v,HWIO_GCC_SPSS_RESTART_IN)
#define HWIO_GCC_SPSS_RESTART_SS_RESTART_BMSK                                                           0x1
#define HWIO_GCC_SPSS_RESTART_SS_RESTART_SHFT                                                           0x0

#define HWIO_GCC_SSC_RESET_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00063020)
#define HWIO_GCC_SSC_RESET_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00063020)
#define HWIO_GCC_SSC_RESET_RMSK                                                                         0x1
#define HWIO_GCC_SSC_RESET_IN          \
        in_dword_masked(HWIO_GCC_SSC_RESET_ADDR, HWIO_GCC_SSC_RESET_RMSK)
#define HWIO_GCC_SSC_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_RESET_ADDR, m)
#define HWIO_GCC_SSC_RESET_OUT(v)      \
        out_dword(HWIO_GCC_SSC_RESET_ADDR,v)
#define HWIO_GCC_SSC_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_RESET_ADDR,m,v,HWIO_GCC_SSC_RESET_IN)
#define HWIO_GCC_SSC_RESET_SSC_ARES_BMSK                                                                0x1
#define HWIO_GCC_SSC_RESET_SSC_ARES_SHFT                                                                0x0

#define HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00062000)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00062000)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_RMSK                                                          0xfff1f7ff
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_IN          \
        in_dword_masked(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR, HWIO_GCC_GCC_DEBUG_CLK_CTL_RMSK)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR, m)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR,v)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_DEBUG_CLK_CTL_ADDR,m,v,HWIO_GCC_GCC_DEBUG_CLK_CTL_IN)
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLL_BYPASSNL_MUX_SEL_BMSK                                     0xf0000000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLL_BYPASSNL_MUX_SEL_SHFT                                           0x1c
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLL_RESETN_MUX_SEL_BMSK                                        0xf000000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLL_RESETN_MUX_SEL_SHFT                                             0x18
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_DEBUG_BUS_SEL_BMSK                                              0xf00000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_DEBUG_BUS_SEL_SHFT                                                  0x14
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_CLK_ENABLE_BMSK                                                  0x10000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_CLK_ENABLE_SHFT                                                     0x10
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_BMSK                                                     0xf000
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_POST_DIV_SHFT                                                        0xc
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_BMSK                                                0x400
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_PLLTEST_DE_SEL_SHFT                                                  0xa
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_BMSK                                                       0x3ff
#define HWIO_GCC_GCC_DEBUG_CLK_CTL_MUX_SEL_SHFT                                                         0x0

#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00062004)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00062004)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_RMSK                                                        0x1fffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR, HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_RMSK)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR, m)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OUT(v)      \
        out_dword(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR,v)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_ADDR,m,v,HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_IN)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_BMSK                                                 0x100000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_CNT_EN_SHFT                                                     0x14
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_BMSK                                        0xfffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_CTL_XO_DIV4_TERM_CNT_SHFT                                            0x0

#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00062008)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00062008)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_RMSK                                                    0x3ffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_IN          \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR, HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_RMSK)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_ADDR, m)
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_BMSK                                   0x2000000
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_XO_DIV4_CNT_DONE_SHFT                                        0x19
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_BMSK                                        0x1ffffff
#define HWIO_GCC_CLOCK_FRQ_MEASURE_STATUS_MEASURE_CNT_SHFT                                              0x0

#define HWIO_GCC_PLLTEST_PAD_CFG_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0006200c)
#define HWIO_GCC_PLLTEST_PAD_CFG_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006200c)
#define HWIO_GCC_PLLTEST_PAD_CFG_RMSK                                                             0x3ffffff
#define HWIO_GCC_PLLTEST_PAD_CFG_IN          \
        in_dword_masked(HWIO_GCC_PLLTEST_PAD_CFG_ADDR, HWIO_GCC_PLLTEST_PAD_CFG_RMSK)
#define HWIO_GCC_PLLTEST_PAD_CFG_INM(m)      \
        in_dword_masked(HWIO_GCC_PLLTEST_PAD_CFG_ADDR, m)
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT(v)      \
        out_dword(HWIO_GCC_PLLTEST_PAD_CFG_ADDR,v)
#define HWIO_GCC_PLLTEST_PAD_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PLLTEST_PAD_CFG_ADDR,m,v,HWIO_GCC_PLLTEST_PAD_CFG_IN)
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_PLL_B_BMSK                                                  0x3000000
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_PLL_B_SHFT                                                       0x18
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BITS23_20_BMSK                                            0xf00000
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BITS23_20_SHFT                                                0x14
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_PLL_EN_BMSK                                                   0x80000
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_PLL_EN_SHFT                                                      0x13
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BIT18_BMSK                                                 0x40000
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BIT18_SHFT                                                    0x12
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_BMSK                                                       0x20000
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_OE_SHFT                                                          0x11
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BIT16_BMSK                                                 0x10000
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BIT16_SHFT                                                    0x10
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_BMSK                                                        0x8000
#define HWIO_GCC_PLLTEST_PAD_CFG_CORE_IE_SHFT                                                           0xf
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BIT14_BMSK                                                  0x4000
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BIT14_SHFT                                                     0xe
#define HWIO_GCC_PLLTEST_PAD_CFG_HDRIVE_BMSK                                                         0x3800
#define HWIO_GCC_PLLTEST_PAD_CFG_HDRIVE_SHFT                                                            0xb
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BITS10_5_BMSK                                                0x7e0
#define HWIO_GCC_PLLTEST_PAD_CFG_RESERVE_BITS10_5_SHFT                                                  0x5
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_BMSK                                                          0x1f
#define HWIO_GCC_PLLTEST_PAD_CFG_OUT_SEL_SHFT                                                           0x0

#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00062018)
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00062018)
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_RMSK                                                               0x1
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_IN          \
        in_dword_masked(HWIO_GCC_GDS_HW_CTRL_SW_OVRD_ADDR, HWIO_GCC_GDS_HW_CTRL_SW_OVRD_RMSK)
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_GDS_HW_CTRL_SW_OVRD_ADDR, m)
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_GDS_HW_CTRL_SW_OVRD_ADDR,v)
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GDS_HW_CTRL_SW_OVRD_ADDR,m,v,HWIO_GCC_GDS_HW_CTRL_SW_OVRD_IN)
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_DISABLE_BMSK                                                       0x1
#define HWIO_GCC_GDS_HW_CTRL_SW_OVRD_DISABLE_SHFT                                                       0x0

#define HWIO_GCC_UFS_BOOT_CLOCK_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00067000)
#define HWIO_GCC_UFS_BOOT_CLOCK_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00067000)
#define HWIO_GCC_UFS_BOOT_CLOCK_CTL_RMSK                                                                0x1
#define HWIO_GCC_UFS_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_UFS_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_UFS_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_UFS_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_UFS_BOOT_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_UFS_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_UFS_BOOT_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_UFS_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_UFS_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_UFS_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00068000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00068000)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK                                                                0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_IN          \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, HWIO_GCC_USB_BOOT_CLOCK_CTL_RMSK)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_INM(m)      \
        in_dword_masked(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR, m)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUT(v)      \
        out_dword(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,v)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB_BOOT_CLOCK_CTL_ADDR,m,v,HWIO_GCC_USB_BOOT_CLOCK_CTL_IN)
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_GCC_USB_BOOT_CLOCK_CTL_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_GCC_OBT_ODT_CFG_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00073004)
#define HWIO_GCC_OBT_ODT_CFG_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00073004)
#define HWIO_GCC_OBT_ODT_CFG_RMSK                                                                      0x3f
#define HWIO_GCC_OBT_ODT_CFG_IN          \
        in_dword_masked(HWIO_GCC_OBT_ODT_CFG_ADDR, HWIO_GCC_OBT_ODT_CFG_RMSK)
#define HWIO_GCC_OBT_ODT_CFG_INM(m)      \
        in_dword_masked(HWIO_GCC_OBT_ODT_CFG_ADDR, m)
#define HWIO_GCC_OBT_ODT_CFG_OUT(v)      \
        out_dword(HWIO_GCC_OBT_ODT_CFG_ADDR,v)
#define HWIO_GCC_OBT_ODT_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OBT_ODT_CFG_ADDR,m,v,HWIO_GCC_OBT_ODT_CFG_IN)
#define HWIO_GCC_OBT_ODT_CFG_OVERWRITE_BMSK                                                            0x20
#define HWIO_GCC_OBT_ODT_CFG_OVERWRITE_SHFT                                                             0x5
#define HWIO_GCC_OBT_ODT_CFG_OBT_VAL_BMSK                                                              0x10
#define HWIO_GCC_OBT_ODT_CFG_OBT_VAL_SHFT                                                               0x4
#define HWIO_GCC_OBT_ODT_CFG_VTT_VAL_BMSK                                                               0x8
#define HWIO_GCC_OBT_ODT_CFG_VTT_VAL_SHFT                                                               0x3
#define HWIO_GCC_OBT_ODT_CFG_VTT_OBT_MODE_BMSK                                                          0x6
#define HWIO_GCC_OBT_ODT_CFG_VTT_OBT_MODE_SHFT                                                          0x1
#define HWIO_GCC_OBT_ODT_CFG_BIMC_OBT_ODT_PWR_MODE_BMSK                                                 0x1
#define HWIO_GCC_OBT_ODT_CFG_BIMC_OBT_ODT_PWR_MODE_SHFT                                                 0x0

#define HWIO_GCC_OBT_EN_TIMER_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00073008)
#define HWIO_GCC_OBT_EN_TIMER_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00073008)
#define HWIO_GCC_OBT_EN_TIMER_RMSK                                                                  0xfffff
#define HWIO_GCC_OBT_EN_TIMER_IN          \
        in_dword_masked(HWIO_GCC_OBT_EN_TIMER_ADDR, HWIO_GCC_OBT_EN_TIMER_RMSK)
#define HWIO_GCC_OBT_EN_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_OBT_EN_TIMER_ADDR, m)
#define HWIO_GCC_OBT_EN_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_OBT_EN_TIMER_ADDR,v)
#define HWIO_GCC_OBT_EN_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_OBT_EN_TIMER_ADDR,m,v,HWIO_GCC_OBT_EN_TIMER_IN)
#define HWIO_GCC_OBT_EN_TIMER_PVC_LOAD_VALUE_BMSK                                                   0xfffff
#define HWIO_GCC_OBT_EN_TIMER_PVC_LOAD_VALUE_SHFT                                                       0x0

#define HWIO_GCC_VTT_EN_TIMER_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007300c)
#define HWIO_GCC_VTT_EN_TIMER_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007300c)
#define HWIO_GCC_VTT_EN_TIMER_RMSK                                                                  0xfffff
#define HWIO_GCC_VTT_EN_TIMER_IN          \
        in_dword_masked(HWIO_GCC_VTT_EN_TIMER_ADDR, HWIO_GCC_VTT_EN_TIMER_RMSK)
#define HWIO_GCC_VTT_EN_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_VTT_EN_TIMER_ADDR, m)
#define HWIO_GCC_VTT_EN_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_VTT_EN_TIMER_ADDR,v)
#define HWIO_GCC_VTT_EN_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VTT_EN_TIMER_ADDR,m,v,HWIO_GCC_VTT_EN_TIMER_IN)
#define HWIO_GCC_VTT_EN_TIMER_PVC_LOAD_VALUE_BMSK                                                   0xfffff
#define HWIO_GCC_VTT_EN_TIMER_PVC_LOAD_VALUE_SHFT                                                       0x0

#define HWIO_GCC_VREF_EN_TIMER_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00073010)
#define HWIO_GCC_VREF_EN_TIMER_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00073010)
#define HWIO_GCC_VREF_EN_TIMER_RMSK                                                                0x3fffff
#define HWIO_GCC_VREF_EN_TIMER_IN          \
        in_dword_masked(HWIO_GCC_VREF_EN_TIMER_ADDR, HWIO_GCC_VREF_EN_TIMER_RMSK)
#define HWIO_GCC_VREF_EN_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_VREF_EN_TIMER_ADDR, m)
#define HWIO_GCC_VREF_EN_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_VREF_EN_TIMER_ADDR,v)
#define HWIO_GCC_VREF_EN_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_VREF_EN_TIMER_ADDR,m,v,HWIO_GCC_VREF_EN_TIMER_IN)
#define HWIO_GCC_VREF_EN_TIMER_MAX_INDEX_BMSK                                                      0x300000
#define HWIO_GCC_VREF_EN_TIMER_MAX_INDEX_SHFT                                                          0x14
#define HWIO_GCC_VREF_EN_TIMER_PVC_LOAD_VALUE_BMSK                                                  0xfffff
#define HWIO_GCC_VREF_EN_TIMER_PVC_LOAD_VALUE_SHFT                                                      0x0

#define HWIO_GCC_PVC_DATA_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00073014)
#define HWIO_GCC_PVC_DATA_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00073014)
#define HWIO_GCC_PVC_DATA_RMSK                                                                   0xffffffff
#define HWIO_GCC_PVC_DATA_IN          \
        in_dword_masked(HWIO_GCC_PVC_DATA_ADDR, HWIO_GCC_PVC_DATA_RMSK)
#define HWIO_GCC_PVC_DATA_INM(m)      \
        in_dword_masked(HWIO_GCC_PVC_DATA_ADDR, m)
#define HWIO_GCC_PVC_DATA_OUT(v)      \
        out_dword(HWIO_GCC_PVC_DATA_ADDR,v)
#define HWIO_GCC_PVC_DATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PVC_DATA_ADDR,m,v,HWIO_GCC_PVC_DATA_IN)
#define HWIO_GCC_PVC_DATA_DATA3_BMSK                                                             0xff000000
#define HWIO_GCC_PVC_DATA_DATA3_SHFT                                                                   0x18
#define HWIO_GCC_PVC_DATA_DATA2_BMSK                                                               0xff0000
#define HWIO_GCC_PVC_DATA_DATA2_SHFT                                                                   0x10
#define HWIO_GCC_PVC_DATA_DATA1_BMSK                                                                 0xff00
#define HWIO_GCC_PVC_DATA_DATA1_SHFT                                                                    0x8
#define HWIO_GCC_PVC_DATA_DATA0_BMSK                                                                   0xff
#define HWIO_GCC_PVC_DATA_DATA0_SHFT                                                                    0x0

#define HWIO_GCC_PCIE_0_MISC_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0006b01c)
#define HWIO_GCC_PCIE_0_MISC_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006b01c)
#define HWIO_GCC_PCIE_0_MISC_RMSK                                                                     0x300
#define HWIO_GCC_PCIE_0_MISC_IN          \
        in_dword_masked(HWIO_GCC_PCIE_0_MISC_ADDR, HWIO_GCC_PCIE_0_MISC_RMSK)
#define HWIO_GCC_PCIE_0_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_0_MISC_ADDR, m)
#define HWIO_GCC_PCIE_0_MISC_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_0_MISC_ADDR,v)
#define HWIO_GCC_PCIE_0_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_0_MISC_ADDR,m,v,HWIO_GCC_PCIE_0_MISC_IN)
#define HWIO_GCC_PCIE_0_MISC_SRC_SEL_BMSK                                                             0x300
#define HWIO_GCC_PCIE_0_MISC_SRC_SEL_SHFT                                                               0x8

#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00076000)
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00076000)
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_RMSK                                                          0xf0381
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_IN          \
        in_dword_masked(HWIO_GCC_UFS_TX_SYMBOL_0_MISC_ADDR, HWIO_GCC_UFS_TX_SYMBOL_0_MISC_RMSK)
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_TX_SYMBOL_0_MISC_ADDR, m)
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_OUT(v)      \
        out_dword(HWIO_GCC_UFS_TX_SYMBOL_0_MISC_ADDR,v)
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_TX_SYMBOL_0_MISC_ADDR,m,v,HWIO_GCC_UFS_TX_SYMBOL_0_MISC_IN)
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_PLL_SRC_DIV_BMSK                                              0xf0000
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_PLL_SRC_DIV_SHFT                                                 0x10
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_SRC_SEL_BMSK                                                    0x300
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_PLL_SRC_SEL_BMSK                                                 0x80
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_PLL_SRC_SEL_SHFT                                                  0x7
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_PLL_SRC_ENABLE_BMSK                                               0x1
#define HWIO_GCC_UFS_TX_SYMBOL_0_MISC_PLL_SRC_ENABLE_SHFT                                               0x0

#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00076004)
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00076004)
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_RMSK                                                          0xf0381
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_IN          \
        in_dword_masked(HWIO_GCC_UFS_RX_SYMBOL_0_MISC_ADDR, HWIO_GCC_UFS_RX_SYMBOL_0_MISC_RMSK)
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_RX_SYMBOL_0_MISC_ADDR, m)
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_OUT(v)      \
        out_dword(HWIO_GCC_UFS_RX_SYMBOL_0_MISC_ADDR,v)
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_RX_SYMBOL_0_MISC_ADDR,m,v,HWIO_GCC_UFS_RX_SYMBOL_0_MISC_IN)
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_PLL_SRC_DIV_BMSK                                              0xf0000
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_PLL_SRC_DIV_SHFT                                                 0x10
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_SRC_SEL_BMSK                                                    0x300
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_SRC_SEL_SHFT                                                      0x8
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_PLL_SRC_SEL_BMSK                                                 0x80
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_PLL_SRC_SEL_SHFT                                                  0x7
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_PLL_SRC_ENABLE_BMSK                                               0x1
#define HWIO_GCC_UFS_RX_SYMBOL_0_MISC_PLL_SRC_ENABLE_SHFT                                               0x0

#define HWIO_GCC_UFS_GDSC_OVRD_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00078000)
#define HWIO_GCC_UFS_GDSC_OVRD_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00078000)
#define HWIO_GCC_UFS_GDSC_OVRD_RMSK                                                                     0x3
#define HWIO_GCC_UFS_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_UFS_GDSC_OVRD_ADDR, HWIO_GCC_UFS_GDSC_OVRD_RMSK)
#define HWIO_GCC_UFS_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_UFS_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_UFS_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_UFS_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_GDSC_OVRD_ADDR,m,v,HWIO_GCC_UFS_GDSC_OVRD_IN)
#define HWIO_GCC_UFS_GDSC_OVRD_SW_OVERRIDE_BMSK                                                         0x2
#define HWIO_GCC_UFS_GDSC_OVRD_SW_OVERRIDE_SHFT                                                         0x1
#define HWIO_GCC_UFS_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_UFS_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_BIMC_GDSC_OVRD_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00078004)
#define HWIO_GCC_BIMC_GDSC_OVRD_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00078004)
#define HWIO_GCC_BIMC_GDSC_OVRD_RMSK                                                                    0x3
#define HWIO_GCC_BIMC_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_BIMC_GDSC_OVRD_ADDR, HWIO_GCC_BIMC_GDSC_OVRD_RMSK)
#define HWIO_GCC_BIMC_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_BIMC_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_BIMC_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_GDSC_OVRD_ADDR,m,v,HWIO_GCC_BIMC_GDSC_OVRD_IN)
#define HWIO_GCC_BIMC_GDSC_OVRD_SW_OVERRIDE_BMSK                                                        0x2
#define HWIO_GCC_BIMC_GDSC_OVRD_SW_OVERRIDE_SHFT                                                        0x1
#define HWIO_GCC_BIMC_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_BIMC_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00078008)
#define HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00078008)
#define HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_RMSK                                                              0x3
#define HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_ADDR, HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_RMSK)
#define HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_ADDR,m,v,HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_IN)
#define HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_SW_OVERRIDE_BMSK                                                  0x2
#define HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_SW_OVERRIDE_SHFT                                                  0x1
#define HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                             0x1
#define HWIO_GCC_AGGRE1_NOC_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                             0x0

#define HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007800c)
#define HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007800c)
#define HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_RMSK                                                              0x3
#define HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_ADDR, HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_RMSK)
#define HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_ADDR,m,v,HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_IN)
#define HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_SW_OVERRIDE_BMSK                                                  0x2
#define HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_SW_OVERRIDE_SHFT                                                  0x1
#define HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                             0x1
#define HWIO_GCC_AGGRE2_NOC_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                             0x0

#define HWIO_GCC_IPA_GDSC_OVRD_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00078010)
#define HWIO_GCC_IPA_GDSC_OVRD_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00078010)
#define HWIO_GCC_IPA_GDSC_OVRD_RMSK                                                                     0x3
#define HWIO_GCC_IPA_GDSC_OVRD_IN          \
        in_dword_masked(HWIO_GCC_IPA_GDSC_OVRD_ADDR, HWIO_GCC_IPA_GDSC_OVRD_RMSK)
#define HWIO_GCC_IPA_GDSC_OVRD_INM(m)      \
        in_dword_masked(HWIO_GCC_IPA_GDSC_OVRD_ADDR, m)
#define HWIO_GCC_IPA_GDSC_OVRD_OUT(v)      \
        out_dword(HWIO_GCC_IPA_GDSC_OVRD_ADDR,v)
#define HWIO_GCC_IPA_GDSC_OVRD_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_IPA_GDSC_OVRD_ADDR,m,v,HWIO_GCC_IPA_GDSC_OVRD_IN)
#define HWIO_GCC_IPA_GDSC_OVRD_SW_OVERRIDE_BMSK                                                         0x2
#define HWIO_GCC_IPA_GDSC_OVRD_SW_OVERRIDE_SHFT                                                         0x1
#define HWIO_GCC_IPA_GDSC_OVRD_RETAIN_FF_ENABLE_BMSK                                                    0x1
#define HWIO_GCC_IPA_GDSC_OVRD_RETAIN_FF_ENABLE_SHFT                                                    0x0

#define HWIO_GCC_GDS_HW_CTRL_SPARE_ADDR                                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00078014)
#define HWIO_GCC_GDS_HW_CTRL_SPARE_OFFS                                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00078014)
#define HWIO_GCC_GDS_HW_CTRL_SPARE_RMSK                                                                0xff
#define HWIO_GCC_GDS_HW_CTRL_SPARE_IN          \
        in_dword_masked(HWIO_GCC_GDS_HW_CTRL_SPARE_ADDR, HWIO_GCC_GDS_HW_CTRL_SPARE_RMSK)
#define HWIO_GCC_GDS_HW_CTRL_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_GDS_HW_CTRL_SPARE_ADDR, m)
#define HWIO_GCC_GDS_HW_CTRL_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_GDS_HW_CTRL_SPARE_ADDR,v)
#define HWIO_GCC_GDS_HW_CTRL_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GDS_HW_CTRL_SPARE_ADDR,m,v,HWIO_GCC_GDS_HW_CTRL_SPARE_IN)
#define HWIO_GCC_GDS_HW_CTRL_SPARE_SPARE_BMSK                                                          0xff
#define HWIO_GCC_GDS_HW_CTRL_SPARE_SPARE_SHFT                                                           0x0

#define HWIO_GCC_GCC_SPARE0_REG_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0006d000)
#define HWIO_GCC_GCC_SPARE0_REG_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006d000)
#define HWIO_GCC_GCC_SPARE0_REG_RMSK                                                             0xffffffff
#define HWIO_GCC_GCC_SPARE0_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE0_REG_ADDR, HWIO_GCC_GCC_SPARE0_REG_RMSK)
#define HWIO_GCC_GCC_SPARE0_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE0_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE0_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE0_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE0_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE0_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE0_REG_IN)
#define HWIO_GCC_GCC_SPARE0_REG_SPARE_BITS_BMSK                                                  0xffffffff
#define HWIO_GCC_GCC_SPARE0_REG_SPARE_BITS_SHFT                                                         0x0

#define HWIO_GCC_GCC_SPARE1_REG_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0006e000)
#define HWIO_GCC_GCC_SPARE1_REG_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006e000)
#define HWIO_GCC_GCC_SPARE1_REG_RMSK                                                             0xffffffff
#define HWIO_GCC_GCC_SPARE1_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE1_REG_ADDR, HWIO_GCC_GCC_SPARE1_REG_RMSK)
#define HWIO_GCC_GCC_SPARE1_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE1_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE1_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE1_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE1_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE1_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE1_REG_IN)
#define HWIO_GCC_GCC_SPARE1_REG_SPARE_BITS_BMSK                                                  0xffffffff
#define HWIO_GCC_GCC_SPARE1_REG_SPARE_BITS_SHFT                                                         0x0

#define HWIO_GCC_GCC_SPARE2_REG_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00081000)
#define HWIO_GCC_GCC_SPARE2_REG_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00081000)
#define HWIO_GCC_GCC_SPARE2_REG_RMSK                                                             0xffffffff
#define HWIO_GCC_GCC_SPARE2_REG_IN          \
        in_dword_masked(HWIO_GCC_GCC_SPARE2_REG_ADDR, HWIO_GCC_GCC_SPARE2_REG_RMSK)
#define HWIO_GCC_GCC_SPARE2_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GCC_SPARE2_REG_ADDR, m)
#define HWIO_GCC_GCC_SPARE2_REG_OUT(v)      \
        out_dword(HWIO_GCC_GCC_SPARE2_REG_ADDR,v)
#define HWIO_GCC_GCC_SPARE2_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GCC_SPARE2_REG_ADDR,m,v,HWIO_GCC_GCC_SPARE2_REG_IN)
#define HWIO_GCC_GCC_SPARE2_REG_SPARE_BITS_BMSK                                                  0xffffffff
#define HWIO_GCC_GCC_SPARE2_REG_SPARE_BITS_SHFT                                                         0x0

#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x0007f000)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007f000)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_RMSK                                                                0x1
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_IN          \
        in_dword_masked(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR, HWIO_GCC_RAW_SLEEP_CLK_CTRL_RMSK)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR, m)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR,v)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RAW_SLEEP_CLK_CTRL_ADDR,m,v,HWIO_GCC_RAW_SLEEP_CLK_CTRL_IN)
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_BMSK                                                 0x1
#define HWIO_GCC_RAW_SLEEP_CLK_CTRL_GATING_DISABLE_SHFT                                                 0x0

#define HWIO_GCC_TSIF_0_RESET_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00036024)
#define HWIO_GCC_TSIF_0_RESET_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036024)
#define HWIO_GCC_TSIF_0_RESET_RMSK                                                                      0x1
#define HWIO_GCC_TSIF_0_RESET_IN          \
        in_dword_masked(HWIO_GCC_TSIF_0_RESET_ADDR, HWIO_GCC_TSIF_0_RESET_RMSK)
#define HWIO_GCC_TSIF_0_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_0_RESET_ADDR, m)
#define HWIO_GCC_TSIF_0_RESET_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_0_RESET_ADDR,v)
#define HWIO_GCC_TSIF_0_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_0_RESET_ADDR,m,v,HWIO_GCC_TSIF_0_RESET_IN)
#define HWIO_GCC_TSIF_0_RESET_RESET_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_TSIF_0_RESET_RESET_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_TSIF_1_RESET_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00036028)
#define HWIO_GCC_TSIF_1_RESET_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00036028)
#define HWIO_GCC_TSIF_1_RESET_RMSK                                                                      0x1
#define HWIO_GCC_TSIF_1_RESET_IN          \
        in_dword_masked(HWIO_GCC_TSIF_1_RESET_ADDR, HWIO_GCC_TSIF_1_RESET_RMSK)
#define HWIO_GCC_TSIF_1_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_TSIF_1_RESET_ADDR, m)
#define HWIO_GCC_TSIF_1_RESET_OUT(v)      \
        out_dword(HWIO_GCC_TSIF_1_RESET_ADDR,v)
#define HWIO_GCC_TSIF_1_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TSIF_1_RESET_ADDR,m,v,HWIO_GCC_TSIF_1_RESET_IN)
#define HWIO_GCC_TSIF_1_RESET_RESET_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_TSIF_1_RESET_RESET_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_SNOC_DCD_CONFIG_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00070100)
#define HWIO_GCC_SNOC_DCD_CONFIG_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070100)
#define HWIO_GCC_SNOC_DCD_CONFIG_RMSK                                                            0xffffffff
#define HWIO_GCC_SNOC_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_SNOC_DCD_CONFIG_ADDR, HWIO_GCC_SNOC_DCD_CONFIG_RMSK)
#define HWIO_GCC_SNOC_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_SNOC_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_SNOC_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_DCD_CONFIG_ADDR,m,v,HWIO_GCC_SNOC_DCD_CONFIG_IN)
#define HWIO_GCC_SNOC_DCD_CONFIG_DCD_ENABLE_BMSK                                                 0x80000000
#define HWIO_GCC_SNOC_DCD_CONFIG_DCD_ENABLE_SHFT                                                       0x1f
#define HWIO_GCC_SNOC_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                           0x7fffffff
#define HWIO_GCC_SNOC_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                                  0x0

#define HWIO_GCC_SNOC_HS_DCD_CONFIG_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00070104)
#define HWIO_GCC_SNOC_HS_DCD_CONFIG_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070104)
#define HWIO_GCC_SNOC_HS_DCD_CONFIG_RMSK                                                         0xffffffff
#define HWIO_GCC_SNOC_HS_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_SNOC_HS_DCD_CONFIG_ADDR, HWIO_GCC_SNOC_HS_DCD_CONFIG_RMSK)
#define HWIO_GCC_SNOC_HS_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_HS_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_SNOC_HS_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_HS_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_SNOC_HS_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_HS_DCD_CONFIG_ADDR,m,v,HWIO_GCC_SNOC_HS_DCD_CONFIG_IN)
#define HWIO_GCC_SNOC_HS_DCD_CONFIG_DCD_ENABLE_BMSK                                              0x80000000
#define HWIO_GCC_SNOC_HS_DCD_CONFIG_DCD_ENABLE_SHFT                                                    0x1f
#define HWIO_GCC_SNOC_HS_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                        0x7fffffff
#define HWIO_GCC_SNOC_HS_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                               0x0

#define HWIO_GCC_CNOC_DCD_CONFIG_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00070108)
#define HWIO_GCC_CNOC_DCD_CONFIG_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070108)
#define HWIO_GCC_CNOC_DCD_CONFIG_RMSK                                                            0xffffffff
#define HWIO_GCC_CNOC_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_CNOC_DCD_CONFIG_ADDR, HWIO_GCC_CNOC_DCD_CONFIG_RMSK)
#define HWIO_GCC_CNOC_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_CNOC_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_CNOC_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_DCD_CONFIG_ADDR,m,v,HWIO_GCC_CNOC_DCD_CONFIG_IN)
#define HWIO_GCC_CNOC_DCD_CONFIG_DCD_ENABLE_BMSK                                                 0x80000000
#define HWIO_GCC_CNOC_DCD_CONFIG_DCD_ENABLE_SHFT                                                       0x1f
#define HWIO_GCC_CNOC_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                           0x7fffffff
#define HWIO_GCC_CNOC_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                                  0x0

#define HWIO_GCC_CNOC_WEST_DCD_CONFIG_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007010c)
#define HWIO_GCC_CNOC_WEST_DCD_CONFIG_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007010c)
#define HWIO_GCC_CNOC_WEST_DCD_CONFIG_RMSK                                                       0xffffffff
#define HWIO_GCC_CNOC_WEST_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_CNOC_WEST_DCD_CONFIG_ADDR, HWIO_GCC_CNOC_WEST_DCD_CONFIG_RMSK)
#define HWIO_GCC_CNOC_WEST_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_WEST_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_CNOC_WEST_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_WEST_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_CNOC_WEST_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_WEST_DCD_CONFIG_ADDR,m,v,HWIO_GCC_CNOC_WEST_DCD_CONFIG_IN)
#define HWIO_GCC_CNOC_WEST_DCD_CONFIG_DCD_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_CNOC_WEST_DCD_CONFIG_DCD_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_CNOC_WEST_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                      0x7fffffff
#define HWIO_GCC_CNOC_WEST_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                             0x0

#define HWIO_GCC_CNOC_EAST_DCD_CONFIG_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00070110)
#define HWIO_GCC_CNOC_EAST_DCD_CONFIG_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070110)
#define HWIO_GCC_CNOC_EAST_DCD_CONFIG_RMSK                                                       0xffffffff
#define HWIO_GCC_CNOC_EAST_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_CNOC_EAST_DCD_CONFIG_ADDR, HWIO_GCC_CNOC_EAST_DCD_CONFIG_RMSK)
#define HWIO_GCC_CNOC_EAST_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_EAST_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_CNOC_EAST_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_EAST_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_CNOC_EAST_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_EAST_DCD_CONFIG_ADDR,m,v,HWIO_GCC_CNOC_EAST_DCD_CONFIG_IN)
#define HWIO_GCC_CNOC_EAST_DCD_CONFIG_DCD_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_CNOC_EAST_DCD_CONFIG_DCD_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_CNOC_EAST_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                      0x7fffffff
#define HWIO_GCC_CNOC_EAST_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                             0x0

#define HWIO_GCC_CNOC_NORTH_DCD_CONFIG_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00070114)
#define HWIO_GCC_CNOC_NORTH_DCD_CONFIG_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070114)
#define HWIO_GCC_CNOC_NORTH_DCD_CONFIG_RMSK                                                      0xffffffff
#define HWIO_GCC_CNOC_NORTH_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_CNOC_NORTH_DCD_CONFIG_ADDR, HWIO_GCC_CNOC_NORTH_DCD_CONFIG_RMSK)
#define HWIO_GCC_CNOC_NORTH_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_CNOC_NORTH_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_CNOC_NORTH_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_CNOC_NORTH_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_CNOC_NORTH_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CNOC_NORTH_DCD_CONFIG_ADDR,m,v,HWIO_GCC_CNOC_NORTH_DCD_CONFIG_IN)
#define HWIO_GCC_CNOC_NORTH_DCD_CONFIG_DCD_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_CNOC_NORTH_DCD_CONFIG_DCD_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_CNOC_NORTH_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                     0x7fffffff
#define HWIO_GCC_CNOC_NORTH_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                            0x0

#define HWIO_GCC_SNOC_WEST_DCD_CONFIG_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00070118)
#define HWIO_GCC_SNOC_WEST_DCD_CONFIG_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070118)
#define HWIO_GCC_SNOC_WEST_DCD_CONFIG_RMSK                                                       0xffffffff
#define HWIO_GCC_SNOC_WEST_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_SNOC_WEST_DCD_CONFIG_ADDR, HWIO_GCC_SNOC_WEST_DCD_CONFIG_RMSK)
#define HWIO_GCC_SNOC_WEST_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_WEST_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_SNOC_WEST_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_WEST_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_SNOC_WEST_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_WEST_DCD_CONFIG_ADDR,m,v,HWIO_GCC_SNOC_WEST_DCD_CONFIG_IN)
#define HWIO_GCC_SNOC_WEST_DCD_CONFIG_DCD_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_SNOC_WEST_DCD_CONFIG_DCD_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_SNOC_WEST_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                      0x7fffffff
#define HWIO_GCC_SNOC_WEST_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                             0x0

#define HWIO_GCC_SNOC_EAST_DCD_CONFIG_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007011c)
#define HWIO_GCC_SNOC_EAST_DCD_CONFIG_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007011c)
#define HWIO_GCC_SNOC_EAST_DCD_CONFIG_RMSK                                                       0xffffffff
#define HWIO_GCC_SNOC_EAST_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_SNOC_EAST_DCD_CONFIG_ADDR, HWIO_GCC_SNOC_EAST_DCD_CONFIG_RMSK)
#define HWIO_GCC_SNOC_EAST_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_EAST_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_SNOC_EAST_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_EAST_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_SNOC_EAST_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_EAST_DCD_CONFIG_ADDR,m,v,HWIO_GCC_SNOC_EAST_DCD_CONFIG_IN)
#define HWIO_GCC_SNOC_EAST_DCD_CONFIG_DCD_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_SNOC_EAST_DCD_CONFIG_DCD_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_SNOC_EAST_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                      0x7fffffff
#define HWIO_GCC_SNOC_EAST_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                             0x0

#define HWIO_GCC_SNOC_NORTH_DCD_CONFIG_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00070120)
#define HWIO_GCC_SNOC_NORTH_DCD_CONFIG_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070120)
#define HWIO_GCC_SNOC_NORTH_DCD_CONFIG_RMSK                                                      0xffffffff
#define HWIO_GCC_SNOC_NORTH_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_SNOC_NORTH_DCD_CONFIG_ADDR, HWIO_GCC_SNOC_NORTH_DCD_CONFIG_RMSK)
#define HWIO_GCC_SNOC_NORTH_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_SNOC_NORTH_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_SNOC_NORTH_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_SNOC_NORTH_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_SNOC_NORTH_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SNOC_NORTH_DCD_CONFIG_ADDR,m,v,HWIO_GCC_SNOC_NORTH_DCD_CONFIG_IN)
#define HWIO_GCC_SNOC_NORTH_DCD_CONFIG_DCD_ENABLE_BMSK                                           0x80000000
#define HWIO_GCC_SNOC_NORTH_DCD_CONFIG_DCD_ENABLE_SHFT                                                 0x1f
#define HWIO_GCC_SNOC_NORTH_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                     0x7fffffff
#define HWIO_GCC_SNOC_NORTH_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                            0x0

#define HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00070124)
#define HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070124)
#define HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_RMSK                                                   0xffffffff
#define HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_ADDR, HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_RMSK)
#define HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_ADDR,m,v,HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_IN)
#define HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_DCD_ENABLE_BMSK                                        0x80000000
#define HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_DCD_ENABLE_SHFT                                              0x1f
#define HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                  0x7fffffff
#define HWIO_GCC_BIMC_HMSS_AXI_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                         0x0

#define HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00070128)
#define HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070128)
#define HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_RMSK                                                 0xffffffff
#define HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_ADDR, HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_RMSK)
#define HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_ADDR,m,v,HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_IN)
#define HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_DCD_ENABLE_BMSK                                      0x80000000
#define HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_DCD_ENABLE_SHFT                                            0x1f
#define HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                0x7fffffff
#define HWIO_GCC_BIMC_MSS_Q6_AXI_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                       0x0

#define HWIO_GCC_BIMC_GFX_DCD_CONFIG_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0007012c)
#define HWIO_GCC_BIMC_GFX_DCD_CONFIG_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007012c)
#define HWIO_GCC_BIMC_GFX_DCD_CONFIG_RMSK                                                        0xffffffff
#define HWIO_GCC_BIMC_GFX_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_BIMC_GFX_DCD_CONFIG_ADDR, HWIO_GCC_BIMC_GFX_DCD_CONFIG_RMSK)
#define HWIO_GCC_BIMC_GFX_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_GFX_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_BIMC_GFX_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_GFX_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_BIMC_GFX_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_GFX_DCD_CONFIG_ADDR,m,v,HWIO_GCC_BIMC_GFX_DCD_CONFIG_IN)
#define HWIO_GCC_BIMC_GFX_DCD_CONFIG_DCD_ENABLE_BMSK                                             0x80000000
#define HWIO_GCC_BIMC_GFX_DCD_CONFIG_DCD_ENABLE_SHFT                                                   0x1f
#define HWIO_GCC_BIMC_GFX_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                       0x7fffffff
#define HWIO_GCC_BIMC_GFX_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                              0x0

#define HWIO_GCC_BIMC_CORE_DCD_CONFIG_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00070130)
#define HWIO_GCC_BIMC_CORE_DCD_CONFIG_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00070130)
#define HWIO_GCC_BIMC_CORE_DCD_CONFIG_RMSK                                                       0xffffffff
#define HWIO_GCC_BIMC_CORE_DCD_CONFIG_IN          \
        in_dword_masked(HWIO_GCC_BIMC_CORE_DCD_CONFIG_ADDR, HWIO_GCC_BIMC_CORE_DCD_CONFIG_RMSK)
#define HWIO_GCC_BIMC_CORE_DCD_CONFIG_INM(m)      \
        in_dword_masked(HWIO_GCC_BIMC_CORE_DCD_CONFIG_ADDR, m)
#define HWIO_GCC_BIMC_CORE_DCD_CONFIG_OUT(v)      \
        out_dword(HWIO_GCC_BIMC_CORE_DCD_CONFIG_ADDR,v)
#define HWIO_GCC_BIMC_CORE_DCD_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_BIMC_CORE_DCD_CONFIG_ADDR,m,v,HWIO_GCC_BIMC_CORE_DCD_CONFIG_IN)
#define HWIO_GCC_BIMC_CORE_DCD_CONFIG_DCD_ENABLE_BMSK                                            0x80000000
#define HWIO_GCC_BIMC_CORE_DCD_CONFIG_DCD_ENABLE_SHFT                                                  0x1f
#define HWIO_GCC_BIMC_CORE_DCD_CONFIG_RESERVE_BITS30_0_BMSK                                      0x7fffffff
#define HWIO_GCC_BIMC_CORE_DCD_CONFIG_RESERVE_BITS30_0_SHFT                                             0x0

#define HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00050008)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00050008)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_RMSK                                                              0x300
#define HWIO_GCC_USB3_PHY_PIPE_MISC_IN          \
        in_dword_masked(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR, HWIO_GCC_USB3_PHY_PIPE_MISC_RMSK)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR, m)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_OUT(v)      \
        out_dword(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR,v)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_PHY_PIPE_MISC_ADDR,m,v,HWIO_GCC_USB3_PHY_PIPE_MISC_IN)
#define HWIO_GCC_USB3_PHY_PIPE_MISC_SRC_SEL_BMSK                                                      0x300
#define HWIO_GCC_USB3_PHY_PIPE_MISC_SRC_SEL_SHFT                                                        0x8

#define HWIO_GCC_MMSS_MISC_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000902c)
#define HWIO_GCC_MMSS_MISC_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000902c)
#define HWIO_GCC_MMSS_MISC_RMSK                                                                     0x30003
#define HWIO_GCC_MMSS_MISC_IN          \
        in_dword_masked(HWIO_GCC_MMSS_MISC_ADDR, HWIO_GCC_MMSS_MISC_RMSK)
#define HWIO_GCC_MMSS_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_MMSS_MISC_ADDR, m)
#define HWIO_GCC_MMSS_MISC_OUT(v)      \
        out_dword(HWIO_GCC_MMSS_MISC_ADDR,v)
#define HWIO_GCC_MMSS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MMSS_MISC_ADDR,m,v,HWIO_GCC_MMSS_MISC_IN)
#define HWIO_GCC_MMSS_MISC_CLK_DIV_BMSK                                                             0x30000
#define HWIO_GCC_MMSS_MISC_CLK_DIV_SHFT                                                                0x10
#define HWIO_GCC_MMSS_MISC_GPLL0_SRC_DISABLE_BMSK                                                       0x2
#define HWIO_GCC_MMSS_MISC_GPLL0_SRC_DISABLE_SHFT                                                       0x1
#define HWIO_GCC_MMSS_MISC_GPLL0_DIV_SRC_DISABLE_BMSK                                                   0x1
#define HWIO_GCC_MMSS_MISC_GPLL0_DIV_SRC_DISABLE_SHFT                                                   0x0

#define HWIO_GCC_GPU_MISC_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00071028)
#define HWIO_GCC_GPU_MISC_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00071028)
#define HWIO_GCC_GPU_MISC_RMSK                                                                      0x30003
#define HWIO_GCC_GPU_MISC_IN          \
        in_dword_masked(HWIO_GCC_GPU_MISC_ADDR, HWIO_GCC_GPU_MISC_RMSK)
#define HWIO_GCC_GPU_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_MISC_ADDR, m)
#define HWIO_GCC_GPU_MISC_OUT(v)      \
        out_dword(HWIO_GCC_GPU_MISC_ADDR,v)
#define HWIO_GCC_GPU_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_MISC_ADDR,m,v,HWIO_GCC_GPU_MISC_IN)
#define HWIO_GCC_GPU_MISC_CLK_DIV_BMSK                                                              0x30000
#define HWIO_GCC_GPU_MISC_CLK_DIV_SHFT                                                                 0x10
#define HWIO_GCC_GPU_MISC_GPLL0_SRC_DISABLE_BMSK                                                        0x2
#define HWIO_GCC_GPU_MISC_GPLL0_SRC_DISABLE_SHFT                                                        0x1
#define HWIO_GCC_GPU_MISC_GPLL0_DIV_SRC_DISABLE_BMSK                                                    0x1
#define HWIO_GCC_GPU_MISC_GPLL0_DIV_SRC_DISABLE_SHFT                                                    0x0

#define HWIO_GCC_RESET_DEBUG_ENABLE_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00061000)
#define HWIO_GCC_RESET_DEBUG_ENABLE_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061000)
#define HWIO_GCC_RESET_DEBUG_ENABLE_RMSK                                                              0xfff
#define HWIO_GCC_RESET_DEBUG_ENABLE_IN          \
        in_dword_masked(HWIO_GCC_RESET_DEBUG_ENABLE_ADDR, HWIO_GCC_RESET_DEBUG_ENABLE_RMSK)
#define HWIO_GCC_RESET_DEBUG_ENABLE_INM(m)      \
        in_dword_masked(HWIO_GCC_RESET_DEBUG_ENABLE_ADDR, m)
#define HWIO_GCC_RESET_DEBUG_ENABLE_OUT(v)      \
        out_dword(HWIO_GCC_RESET_DEBUG_ENABLE_ADDR,v)
#define HWIO_GCC_RESET_DEBUG_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RESET_DEBUG_ENABLE_ADDR,m,v,HWIO_GCC_RESET_DEBUG_ENABLE_IN)
#define HWIO_GCC_RESET_DEBUG_ENABLE_ALLOW_SW_BASED_RST_DBG_EN_BMSK                                    0x800
#define HWIO_GCC_RESET_DEBUG_ENABLE_ALLOW_SW_BASED_RST_DBG_EN_SHFT                                      0xb
#define HWIO_GCC_RESET_DEBUG_ENABLE_PRE_SW_SRST_TMR_EN_BMSK                                           0x400
#define HWIO_GCC_RESET_DEBUG_ENABLE_PRE_SW_SRST_TMR_EN_SHFT                                             0xa
#define HWIO_GCC_RESET_DEBUG_ENABLE_EUD_T32_SRST_EN_BMSK                                              0x200
#define HWIO_GCC_RESET_DEBUG_ENABLE_EUD_T32_SRST_EN_SHFT                                                0x9
#define HWIO_GCC_RESET_DEBUG_ENABLE_EUD_RESET_SECOND_PASS_EN_BMSK                                     0x100
#define HWIO_GCC_RESET_DEBUG_ENABLE_EUD_RESET_SECOND_PASS_EN_SHFT                                       0x8
#define HWIO_GCC_RESET_DEBUG_ENABLE_DISABLE_APCS_ALT_ARES_BMSK                                         0x80
#define HWIO_GCC_RESET_DEBUG_ENABLE_DISABLE_APCS_ALT_ARES_SHFT                                          0x7
#define HWIO_GCC_RESET_DEBUG_ENABLE_SECURE_WDOG_RESET_DEBUG_EN_BMSK                                    0x40
#define HWIO_GCC_RESET_DEBUG_ENABLE_SECURE_WDOG_RESET_DEBUG_EN_SHFT                                     0x6
#define HWIO_GCC_RESET_DEBUG_ENABLE_MSM_TSENSE_RESET_DEBUG_EN_BMSK                                     0x20
#define HWIO_GCC_RESET_DEBUG_ENABLE_MSM_TSENSE_RESET_DEBUG_EN_SHFT                                      0x5
#define HWIO_GCC_RESET_DEBUG_ENABLE_PMIC_RESIN_RESET_DEBUG_EN_BMSK                                     0x10
#define HWIO_GCC_RESET_DEBUG_ENABLE_PMIC_RESIN_RESET_DEBUG_EN_SHFT                                      0x4
#define HWIO_GCC_RESET_DEBUG_ENABLE_PROC_HALT_EN_BMSK                                                   0x8
#define HWIO_GCC_RESET_DEBUG_ENABLE_PROC_HALT_EN_SHFT                                                   0x3
#define HWIO_GCC_RESET_DEBUG_ENABLE_AUTO_PS_HOLD_SET_EN_BMSK                                            0x4
#define HWIO_GCC_RESET_DEBUG_ENABLE_AUTO_PS_HOLD_SET_EN_SHFT                                            0x2
#define HWIO_GCC_RESET_DEBUG_ENABLE_ACCESS_RESET_FIRST_PASS_EN_BMSK                                     0x2
#define HWIO_GCC_RESET_DEBUG_ENABLE_ACCESS_RESET_FIRST_PASS_EN_SHFT                                     0x1
#define HWIO_GCC_RESET_DEBUG_ENABLE_DEBUG_RESET_FIRST_PASS_EN_BMSK                                      0x1
#define HWIO_GCC_RESET_DEBUG_ENABLE_DEBUG_RESET_FIRST_PASS_EN_SHFT                                      0x0

#define HWIO_GCC_RESET_FSM_CTRL_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00061004)
#define HWIO_GCC_RESET_FSM_CTRL_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061004)
#define HWIO_GCC_RESET_FSM_CTRL_RMSK                                                                    0x7
#define HWIO_GCC_RESET_FSM_CTRL_IN          \
        in_dword_masked(HWIO_GCC_RESET_FSM_CTRL_ADDR, HWIO_GCC_RESET_FSM_CTRL_RMSK)
#define HWIO_GCC_RESET_FSM_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_RESET_FSM_CTRL_ADDR, m)
#define HWIO_GCC_RESET_FSM_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_RESET_FSM_CTRL_ADDR,v)
#define HWIO_GCC_RESET_FSM_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RESET_FSM_CTRL_ADDR,m,v,HWIO_GCC_RESET_FSM_CTRL_IN)
#define HWIO_GCC_RESET_FSM_CTRL_FIRST_PASS_TMR_EN_BMSK                                                  0x4
#define HWIO_GCC_RESET_FSM_CTRL_FIRST_PASS_TMR_EN_SHFT                                                  0x2
#define HWIO_GCC_RESET_FSM_CTRL_FIRST_PASS_COMPLETE_BMSK                                                0x2
#define HWIO_GCC_RESET_FSM_CTRL_FIRST_PASS_COMPLETE_SHFT                                                0x1
#define HWIO_GCC_RESET_FSM_CTRL_BLOCK_RESIN_BMSK                                                        0x1
#define HWIO_GCC_RESET_FSM_CTRL_BLOCK_RESIN_SHFT                                                        0x0

#define HWIO_GCC_WIND_DOWN_TIMER_ADDR                                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00061008)
#define HWIO_GCC_WIND_DOWN_TIMER_OFFS                                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061008)
#define HWIO_GCC_WIND_DOWN_TIMER_RMSK                                                            0xffffffff
#define HWIO_GCC_WIND_DOWN_TIMER_IN          \
        in_dword_masked(HWIO_GCC_WIND_DOWN_TIMER_ADDR, HWIO_GCC_WIND_DOWN_TIMER_RMSK)
#define HWIO_GCC_WIND_DOWN_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_WIND_DOWN_TIMER_ADDR, m)
#define HWIO_GCC_WIND_DOWN_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_WIND_DOWN_TIMER_ADDR,v)
#define HWIO_GCC_WIND_DOWN_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WIND_DOWN_TIMER_ADDR,m,v,HWIO_GCC_WIND_DOWN_TIMER_IN)
#define HWIO_GCC_WIND_DOWN_TIMER_RESERVE_BITS31_16_BMSK                                          0xffff0000
#define HWIO_GCC_WIND_DOWN_TIMER_RESERVE_BITS31_16_SHFT                                                0x10
#define HWIO_GCC_WIND_DOWN_TIMER_TIMER_VAL_BMSK                                                      0xffff
#define HWIO_GCC_WIND_DOWN_TIMER_TIMER_VAL_SHFT                                                         0x0

#define HWIO_GCC_SAVE_CONTENTS_TIMER_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0006100c)
#define HWIO_GCC_SAVE_CONTENTS_TIMER_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006100c)
#define HWIO_GCC_SAVE_CONTENTS_TIMER_RMSK                                                        0xffffffff
#define HWIO_GCC_SAVE_CONTENTS_TIMER_IN          \
        in_dword_masked(HWIO_GCC_SAVE_CONTENTS_TIMER_ADDR, HWIO_GCC_SAVE_CONTENTS_TIMER_RMSK)
#define HWIO_GCC_SAVE_CONTENTS_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_SAVE_CONTENTS_TIMER_ADDR, m)
#define HWIO_GCC_SAVE_CONTENTS_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_SAVE_CONTENTS_TIMER_ADDR,v)
#define HWIO_GCC_SAVE_CONTENTS_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SAVE_CONTENTS_TIMER_ADDR,m,v,HWIO_GCC_SAVE_CONTENTS_TIMER_IN)
#define HWIO_GCC_SAVE_CONTENTS_TIMER_RESERVE_BITS31_16_BMSK                                      0xffff0000
#define HWIO_GCC_SAVE_CONTENTS_TIMER_RESERVE_BITS31_16_SHFT                                            0x10
#define HWIO_GCC_SAVE_CONTENTS_TIMER_TIMER_VAL_BMSK                                                  0xffff
#define HWIO_GCC_SAVE_CONTENTS_TIMER_TIMER_VAL_SHFT                                                     0x0

#define HWIO_GCC_STOP_CAPTURE_TIMER_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00061010)
#define HWIO_GCC_STOP_CAPTURE_TIMER_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061010)
#define HWIO_GCC_STOP_CAPTURE_TIMER_RMSK                                                         0xffffffff
#define HWIO_GCC_STOP_CAPTURE_TIMER_IN          \
        in_dword_masked(HWIO_GCC_STOP_CAPTURE_TIMER_ADDR, HWIO_GCC_STOP_CAPTURE_TIMER_RMSK)
#define HWIO_GCC_STOP_CAPTURE_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_STOP_CAPTURE_TIMER_ADDR, m)
#define HWIO_GCC_STOP_CAPTURE_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_STOP_CAPTURE_TIMER_ADDR,v)
#define HWIO_GCC_STOP_CAPTURE_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_STOP_CAPTURE_TIMER_ADDR,m,v,HWIO_GCC_STOP_CAPTURE_TIMER_IN)
#define HWIO_GCC_STOP_CAPTURE_TIMER_RESERVE_BITS31_16_BMSK                                       0xffff0000
#define HWIO_GCC_STOP_CAPTURE_TIMER_RESERVE_BITS31_16_SHFT                                             0x10
#define HWIO_GCC_STOP_CAPTURE_TIMER_TIMER_VAL_BMSK                                                   0xffff
#define HWIO_GCC_STOP_CAPTURE_TIMER_TIMER_VAL_SHFT                                                      0x0

#define HWIO_GCC_PREPARE_FOR_RESET_TIMER_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00061014)
#define HWIO_GCC_PREPARE_FOR_RESET_TIMER_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061014)
#define HWIO_GCC_PREPARE_FOR_RESET_TIMER_RMSK                                                    0xffffffff
#define HWIO_GCC_PREPARE_FOR_RESET_TIMER_IN          \
        in_dword_masked(HWIO_GCC_PREPARE_FOR_RESET_TIMER_ADDR, HWIO_GCC_PREPARE_FOR_RESET_TIMER_RMSK)
#define HWIO_GCC_PREPARE_FOR_RESET_TIMER_INM(m)      \
        in_dword_masked(HWIO_GCC_PREPARE_FOR_RESET_TIMER_ADDR, m)
#define HWIO_GCC_PREPARE_FOR_RESET_TIMER_OUT(v)      \
        out_dword(HWIO_GCC_PREPARE_FOR_RESET_TIMER_ADDR,v)
#define HWIO_GCC_PREPARE_FOR_RESET_TIMER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PREPARE_FOR_RESET_TIMER_ADDR,m,v,HWIO_GCC_PREPARE_FOR_RESET_TIMER_IN)
#define HWIO_GCC_PREPARE_FOR_RESET_TIMER_RESERVE_BITS31_16_BMSK                                  0xffff0000
#define HWIO_GCC_PREPARE_FOR_RESET_TIMER_RESERVE_BITS31_16_SHFT                                        0x10
#define HWIO_GCC_PREPARE_FOR_RESET_TIMER_TIMER_VAL_BMSK                                              0xffff
#define HWIO_GCC_PREPARE_FOR_RESET_TIMER_TIMER_VAL_SHFT                                                 0x0

#define HWIO_GCC_FIRST_PASS_TIMEOUT_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00061018)
#define HWIO_GCC_FIRST_PASS_TIMEOUT_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061018)
#define HWIO_GCC_FIRST_PASS_TIMEOUT_RMSK                                                         0xffffffff
#define HWIO_GCC_FIRST_PASS_TIMEOUT_IN          \
        in_dword_masked(HWIO_GCC_FIRST_PASS_TIMEOUT_ADDR, HWIO_GCC_FIRST_PASS_TIMEOUT_RMSK)
#define HWIO_GCC_FIRST_PASS_TIMEOUT_INM(m)      \
        in_dword_masked(HWIO_GCC_FIRST_PASS_TIMEOUT_ADDR, m)
#define HWIO_GCC_FIRST_PASS_TIMEOUT_OUT(v)      \
        out_dword(HWIO_GCC_FIRST_PASS_TIMEOUT_ADDR,v)
#define HWIO_GCC_FIRST_PASS_TIMEOUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_FIRST_PASS_TIMEOUT_ADDR,m,v,HWIO_GCC_FIRST_PASS_TIMEOUT_IN)
#define HWIO_GCC_FIRST_PASS_TIMEOUT_TIMER_VAL_BMSK                                               0xffffffff
#define HWIO_GCC_FIRST_PASS_TIMEOUT_TIMER_VAL_SHFT                                                      0x0

#define HWIO_GCC_PRE_SW_SRST_TIMEOUT_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0006101c)
#define HWIO_GCC_PRE_SW_SRST_TIMEOUT_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006101c)
#define HWIO_GCC_PRE_SW_SRST_TIMEOUT_RMSK                                                        0xffffffff
#define HWIO_GCC_PRE_SW_SRST_TIMEOUT_IN          \
        in_dword_masked(HWIO_GCC_PRE_SW_SRST_TIMEOUT_ADDR, HWIO_GCC_PRE_SW_SRST_TIMEOUT_RMSK)
#define HWIO_GCC_PRE_SW_SRST_TIMEOUT_INM(m)      \
        in_dword_masked(HWIO_GCC_PRE_SW_SRST_TIMEOUT_ADDR, m)
#define HWIO_GCC_PRE_SW_SRST_TIMEOUT_OUT(v)      \
        out_dword(HWIO_GCC_PRE_SW_SRST_TIMEOUT_ADDR,v)
#define HWIO_GCC_PRE_SW_SRST_TIMEOUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PRE_SW_SRST_TIMEOUT_ADDR,m,v,HWIO_GCC_PRE_SW_SRST_TIMEOUT_IN)
#define HWIO_GCC_PRE_SW_SRST_TIMEOUT_RESERVE_BITS31_8_BMSK                                       0xffffff00
#define HWIO_GCC_PRE_SW_SRST_TIMEOUT_RESERVE_BITS31_8_SHFT                                              0x8
#define HWIO_GCC_PRE_SW_SRST_TIMEOUT_TIMER_VAL_BMSK                                                    0xff
#define HWIO_GCC_PRE_SW_SRST_TIMEOUT_TIMER_VAL_SHFT                                                     0x0

#define HWIO_GCC_RESET_STATUS_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00061020)
#define HWIO_GCC_RESET_STATUS_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061020)
#define HWIO_GCC_RESET_STATUS_RMSK                                                                    0x3ff
#define HWIO_GCC_RESET_STATUS_IN          \
        in_dword_masked(HWIO_GCC_RESET_STATUS_ADDR, HWIO_GCC_RESET_STATUS_RMSK)
#define HWIO_GCC_RESET_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_RESET_STATUS_ADDR, m)
#define HWIO_GCC_RESET_STATUS_OUT(v)      \
        out_dword(HWIO_GCC_RESET_STATUS_ADDR,v)
#define HWIO_GCC_RESET_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RESET_STATUS_ADDR,m,v,HWIO_GCC_RESET_STATUS_IN)
#define HWIO_GCC_RESET_STATUS_PS_HOLD_STATUS_BMSK                                                     0x200
#define HWIO_GCC_RESET_STATUS_PS_HOLD_STATUS_SHFT                                                       0x9
#define HWIO_GCC_RESET_STATUS_QDSS_SW_SRST_RESET_STATUS_BMSK                                          0x100
#define HWIO_GCC_RESET_STATUS_QDSS_SW_SRST_RESET_STATUS_SHFT                                            0x8
#define HWIO_GCC_RESET_STATUS_EUD_SRST_RESET_STATUS_BMSK                                               0x80
#define HWIO_GCC_RESET_STATUS_EUD_SRST_RESET_STATUS_SHFT                                                0x7
#define HWIO_GCC_RESET_STATUS_PMIC_ABNORMAL_RESIN_RESET_STATUS_BMSK                                    0x40
#define HWIO_GCC_RESET_STATUS_PMIC_ABNORMAL_RESIN_RESET_STATUS_SHFT                                     0x6
#define HWIO_GCC_RESET_STATUS_MSM_TSENSE1_RESET_STATUS_BMSK                                            0x20
#define HWIO_GCC_RESET_STATUS_MSM_TSENSE1_RESET_STATUS_SHFT                                             0x5
#define HWIO_GCC_RESET_STATUS_PROC_HALT_CTI_STATUS_BMSK                                                0x10
#define HWIO_GCC_RESET_STATUS_PROC_HALT_CTI_STATUS_SHFT                                                 0x4
#define HWIO_GCC_RESET_STATUS_SRST_RESET_STATUS_BMSK                                                    0x8
#define HWIO_GCC_RESET_STATUS_SRST_RESET_STATUS_SHFT                                                    0x3
#define HWIO_GCC_RESET_STATUS_MSM_TSENSE0_RESET_STATUS_BMSK                                             0x4
#define HWIO_GCC_RESET_STATUS_MSM_TSENSE0_RESET_STATUS_SHFT                                             0x2
#define HWIO_GCC_RESET_STATUS_PMIC_RESIN_RESET_STATUS_BMSK                                              0x2
#define HWIO_GCC_RESET_STATUS_PMIC_RESIN_RESET_STATUS_SHFT                                              0x1
#define HWIO_GCC_RESET_STATUS_SECURE_WDOG_EXPIRE_RESET_STATUS_BMSK                                      0x1
#define HWIO_GCC_RESET_STATUS_SECURE_WDOG_EXPIRE_RESET_STATUS_SHFT                                      0x0

#define HWIO_GCC_RESET_FSM_STATUS_ADDR                                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00061024)
#define HWIO_GCC_RESET_FSM_STATUS_OFFS                                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00061024)
#define HWIO_GCC_RESET_FSM_STATUS_RMSK                                                                0x7ff
#define HWIO_GCC_RESET_FSM_STATUS_IN          \
        in_dword_masked(HWIO_GCC_RESET_FSM_STATUS_ADDR, HWIO_GCC_RESET_FSM_STATUS_RMSK)
#define HWIO_GCC_RESET_FSM_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_RESET_FSM_STATUS_ADDR, m)
#define HWIO_GCC_RESET_FSM_STATUS_OUT(v)      \
        out_dword(HWIO_GCC_RESET_FSM_STATUS_ADDR,v)
#define HWIO_GCC_RESET_FSM_STATUS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RESET_FSM_STATUS_ADDR,m,v,HWIO_GCC_RESET_FSM_STATUS_IN)
#define HWIO_GCC_RESET_FSM_STATUS_FIRST_PASS_EXPIRE_BMSK                                              0x400
#define HWIO_GCC_RESET_FSM_STATUS_FIRST_PASS_EXPIRE_SHFT                                                0xa
#define HWIO_GCC_RESET_FSM_STATUS_FIRST_PASS_TIMER_LD_BMSK                                            0x200
#define HWIO_GCC_RESET_FSM_STATUS_FIRST_PASS_TIMER_LD_SHFT                                              0x9
#define HWIO_GCC_RESET_FSM_STATUS_BLOCK_RESIN_ASET_BMSK                                               0x100
#define HWIO_GCC_RESET_FSM_STATUS_BLOCK_RESIN_ASET_SHFT                                                 0x8
#define HWIO_GCC_RESET_FSM_STATUS_BLOCK_RESIN_ARES_BMSK                                                0x80
#define HWIO_GCC_RESET_FSM_STATUS_BLOCK_RESIN_ARES_SHFT                                                 0x7
#define HWIO_GCC_RESET_FSM_STATUS_DBG_TIMER_TRIGGER_BMSK                                               0x40
#define HWIO_GCC_RESET_FSM_STATUS_DBG_TIMER_TRIGGER_SHFT                                                0x6
#define HWIO_GCC_RESET_FSM_STATUS_RESET_DEBUG_READY_BMSK                                               0x20
#define HWIO_GCC_RESET_FSM_STATUS_RESET_DEBUG_READY_SHFT                                                0x5
#define HWIO_GCC_RESET_FSM_STATUS_FIRST_PASS_BMSK                                                      0x10
#define HWIO_GCC_RESET_FSM_STATUS_FIRST_PASS_SHFT                                                       0x4
#define HWIO_GCC_RESET_FSM_STATUS_RESERVE_BITS3_BMSK                                                    0x8
#define HWIO_GCC_RESET_FSM_STATUS_RESERVE_BITS3_SHFT                                                    0x3
#define HWIO_GCC_RESET_FSM_STATUS_FSM_STATE_BMSK                                                        0x7
#define HWIO_GCC_RESET_FSM_STATUS_FSM_STATE_SHFT                                                        0x0

#define HWIO_GCC_TIC_MISC_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005e000)
#define HWIO_GCC_TIC_MISC_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005e000)
#define HWIO_GCC_TIC_MISC_RMSK                                                                          0x3
#define HWIO_GCC_TIC_MISC_IN          \
        in_dword_masked(HWIO_GCC_TIC_MISC_ADDR, HWIO_GCC_TIC_MISC_RMSK)
#define HWIO_GCC_TIC_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_TIC_MISC_ADDR, m)
#define HWIO_GCC_TIC_MISC_OUT(v)      \
        out_dword(HWIO_GCC_TIC_MISC_ADDR,v)
#define HWIO_GCC_TIC_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TIC_MISC_ADDR,m,v,HWIO_GCC_TIC_MISC_IN)
#define HWIO_GCC_TIC_MISC_APCS_SANS_BOOT_PROC_RESET_IN_TIC_BMSK                                         0x2
#define HWIO_GCC_TIC_MISC_APCS_SANS_BOOT_PROC_RESET_IN_TIC_SHFT                                         0x1
#define HWIO_GCC_TIC_MISC_BOOT_PROC_RESET_IN_TIC_BMSK                                                   0x1
#define HWIO_GCC_TIC_MISC_BOOT_PROC_RESET_IN_TIC_SHFT                                                   0x0

#define HWIO_GCC_APCS_MISC_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0005f000)
#define HWIO_GCC_APCS_MISC_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005f000)
#define HWIO_GCC_APCS_MISC_RMSK                                                                         0x1
#define HWIO_GCC_APCS_MISC_IN          \
        in_dword_masked(HWIO_GCC_APCS_MISC_ADDR, HWIO_GCC_APCS_MISC_RMSK)
#define HWIO_GCC_APCS_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_MISC_ADDR, m)
#define HWIO_GCC_APCS_MISC_OUT(v)      \
        out_dword(HWIO_GCC_APCS_MISC_ADDR,v)
#define HWIO_GCC_APCS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_MISC_ADDR,m,v,HWIO_GCC_APCS_MISC_IN)
#define HWIO_GCC_APCS_MISC_RPM_RESET_BMSK                                                               0x1
#define HWIO_GCC_APCS_MISC_RPM_RESET_SHFT                                                               0x0

#define HWIO_GCC_APCS_RESET_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00060000)
#define HWIO_GCC_APCS_RESET_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00060000)
#define HWIO_GCC_APCS_RESET_RMSK                                                                        0x3
#define HWIO_GCC_APCS_RESET_IN          \
        in_dword_masked(HWIO_GCC_APCS_RESET_ADDR, HWIO_GCC_APCS_RESET_RMSK)
#define HWIO_GCC_APCS_RESET_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_RESET_ADDR, m)
#define HWIO_GCC_APCS_RESET_OUT(v)      \
        out_dword(HWIO_GCC_APCS_RESET_ADDR,v)
#define HWIO_GCC_APCS_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_RESET_ADDR,m,v,HWIO_GCC_APCS_RESET_IN)
#define HWIO_GCC_APCS_RESET_APCS_SANS_BOOT_PROC_RESET_BMSK                                              0x2
#define HWIO_GCC_APCS_RESET_APCS_SANS_BOOT_PROC_RESET_SHFT                                              0x1
#define HWIO_GCC_APCS_RESET_BOOT_PROC_RESET_BMSK                                                        0x1
#define HWIO_GCC_APCS_RESET_BOOT_PROC_RESET_SHFT                                                        0x0

#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b000)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b000)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_RMSK                                                       0x80000001
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b004)
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b004)
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR, HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b008)
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b008)
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR, HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b00c)
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b00c)
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_ADDR, HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_CLK_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b010)
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b010)
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_ADDR, HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b014)
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b014)
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_ADDR, HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b018)
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b018)
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_ADDR, HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_CLK_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b01c)
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b01c)
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_ADDR, HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_CLK_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b020)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b020)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_RMSK                                                       0x80000001
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_ADDR, HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_RMSK)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_ADDR, m)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_ADDR,v)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_ADDR,m,v,HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_IN)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_CLK_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b024)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b024)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_RMSK                                                       0x80000001
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                                0x80000000
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                      0x1f
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                                  0x1
#define HWIO_GCC_TZ_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                                  0x0

#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b028)
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b028)
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR, HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_TZ_VOTE_AGGRE1_NOC_SMMU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b02c)
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b02c)
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR, HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_TZ_VOTE_AGGRE2_NOC_SMMU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b030)
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b030)
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_RMSK                                                 0x80000001
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_ADDR, HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_PWR_ON_BMSK                                          0x80000000
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_PWR_ON_SHFT                                                0x1f
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_SW_COLLAPSE_BMSK                                            0x1
#define HWIO_GCC_TZ_VOTE_ALL_AGGRE_SMMU_GDS_SW_COLLAPSE_SHFT                                            0x0

#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b034)
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b034)
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_ADDR, HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_TZ_VOTE_LPASS_ADSP_SMMU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b038)
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b038)
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_ADDR, HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_TZ_VOTE_LPASS_CORE_SMMU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b03c)
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b03c)
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_RMSK                                                 0x80000001
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_ADDR, HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_PWR_ON_BMSK                                          0x80000000
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_PWR_ON_SHFT                                                0x1f
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_SW_COLLAPSE_BMSK                                            0x1
#define HWIO_GCC_TZ_VOTE_ALL_LPASS_SMMU_GDS_SW_COLLAPSE_SHFT                                            0x0

#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b040)
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b040)
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_RMSK                                                  0x80000001
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_ADDR, HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_PWR_ON_BMSK                                           0x80000000
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_PWR_ON_SHFT                                                 0x1f
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_SW_COLLAPSE_BMSK                                             0x1
#define HWIO_GCC_TZ_VOTE_ALL_MMSS_SMMU_GDS_SW_COLLAPSE_SHFT                                             0x0

#define HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x0007b044)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007b044)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_RMSK                                                       0x80000001
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_ADDR, HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_RMSK)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_ADDR, m)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_ADDR,v)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_ADDR,m,v,HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_IN)
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_PWR_ON_BMSK                                                0x80000000
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_PWR_ON_SHFT                                                      0x1f
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_SW_COLLAPSE_BMSK                                                  0x1
#define HWIO_GCC_TZ_VOTE_ALL_SMMU_GDS_SW_COLLAPSE_SHFT                                                  0x0

#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c000)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c000)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_RMSK                                                      0x80000001
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c004)
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c004)
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_RMSK                                               0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR, HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c008)
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c008)
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_RMSK                                               0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR, HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c00c)
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c00c)
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_ADDR, HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c010)
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c010)
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_RMSK                                               0x80000001
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_ADDR, HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c014)
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c014)
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_RMSK                                               0x80000001
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_ADDR, HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c018)
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c018)
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_ADDR, HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c01c)
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c01c)
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_ADDR, HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_CLK_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c020)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c020)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_RMSK                                                      0x80000001
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_ADDR, HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_IN)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_CLK_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c024)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c024)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_RMSK                                                      0x80000001
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                               0x80000000
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                     0x1f
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                                 0x1
#define HWIO_GCC_HYP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                                 0x0

#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c028)
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c028)
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_RMSK                                               0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR, HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_HYP_VOTE_AGGRE1_NOC_SMMU_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c02c)
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c02c)
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_RMSK                                               0x80000001
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR, HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_HYP_VOTE_AGGRE2_NOC_SMMU_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c030)
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c030)
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_ADDR, HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_HYP_VOTE_ALL_AGGRE_SMMU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c034)
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c034)
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_RMSK                                               0x80000001
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_ADDR, HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_HYP_VOTE_LPASS_ADSP_SMMU_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c038)
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c038)
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_RMSK                                               0x80000001
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_ADDR, HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_HYP_VOTE_LPASS_CORE_SMMU_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c03c)
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c03c)
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_ADDR, HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_HYP_VOTE_ALL_LPASS_SMMU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c040)
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c040)
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_RMSK                                                 0x80000001
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_ADDR, HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_PWR_ON_BMSK                                          0x80000000
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_PWR_ON_SHFT                                                0x1f
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_SW_COLLAPSE_BMSK                                            0x1
#define HWIO_GCC_HYP_VOTE_ALL_MMSS_SMMU_GDS_SW_COLLAPSE_SHFT                                            0x0

#define HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x0007c044)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007c044)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_RMSK                                                      0x80000001
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_ADDR, HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_RMSK)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_ADDR,m,v,HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_IN)
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_PWR_ON_BMSK                                               0x80000000
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_PWR_ON_SHFT                                                     0x1f
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_SW_COLLAPSE_BMSK                                                 0x1
#define HWIO_GCC_HYP_VOTE_ALL_SMMU_GDS_SW_COLLAPSE_SHFT                                                 0x0

#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d000)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d000)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_RMSK                                                    0x80000001
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d004)
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d004)
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_RMSK                                             0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d008)
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d008)
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_RMSK                                             0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d00c)
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d00c)
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_RMSK                                              0x80000001
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_CLK_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d010)
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d010)
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_RMSK                                             0x80000001
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d014)
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d014)
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_RMSK                                             0x80000001
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d018)
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d018)
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_RMSK                                              0x80000001
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_CLK_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d01c)
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d01c)
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_RMSK                                               0x80000001
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d020)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d020)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_RMSK                                                    0x80000001
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_ADDR, HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_IN)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_CLK_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d024)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d024)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_RMSK                                                    0x80000001
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                             0x80000000
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                   0x1f
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                               0x1
#define HWIO_GCC_HLOS1_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                               0x0

#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d028)
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d028)
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_RMSK                                             0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE1_NOC_SMMU_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d02c)
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d02c)
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_RMSK                                             0x80000001
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_HLOS1_VOTE_AGGRE2_NOC_SMMU_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d030)
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d030)
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_RMSK                                              0x80000001
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_PWR_ON_BMSK                                       0x80000000
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_PWR_ON_SHFT                                             0x1f
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_SW_COLLAPSE_BMSK                                         0x1
#define HWIO_GCC_HLOS1_VOTE_ALL_AGGRE_SMMU_GDS_SW_COLLAPSE_SHFT                                         0x0

#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d034)
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d034)
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_RMSK                                             0x80000001
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_HLOS1_VOTE_LPASS_ADSP_SMMU_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d038)
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d038)
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_RMSK                                             0x80000001
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_HLOS1_VOTE_LPASS_CORE_SMMU_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d03c)
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d03c)
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_RMSK                                              0x80000001
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_PWR_ON_BMSK                                       0x80000000
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_PWR_ON_SHFT                                             0x1f
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_SW_COLLAPSE_BMSK                                         0x1
#define HWIO_GCC_HLOS1_VOTE_ALL_LPASS_SMMU_GDS_SW_COLLAPSE_SHFT                                         0x0

#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d040)
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d040)
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_RMSK                                               0x80000001
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_HLOS1_VOTE_ALL_MMSS_SMMU_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0007d044)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007d044)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_RMSK                                                    0x80000001
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_ADDR, HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_IN)
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_PWR_ON_BMSK                                             0x80000000
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_PWR_ON_SHFT                                                   0x1f
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_SW_COLLAPSE_BMSK                                               0x1
#define HWIO_GCC_HLOS1_VOTE_ALL_SMMU_GDS_SW_COLLAPSE_SHFT                                               0x0

#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e000)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e000)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_RMSK                                                    0x80000001
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e004)
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e004)
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_RMSK                                             0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e008)
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e008)
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_RMSK                                             0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e00c)
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e00c)
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_RMSK                                              0x80000001
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_CLK_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e010)
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e010)
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_RMSK                                             0x80000001
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e014)
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e014)
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_RMSK                                             0x80000001
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_CLK_OFF_BMSK                                     0x80000000
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_CLK_OFF_SHFT                                           0x1f
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_CLK_ENABLE_BMSK                                         0x1
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_CLK_CLK_ENABLE_SHFT                                         0x0

#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e018)
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e018)
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_RMSK                                              0x80000001
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_CLK_OFF_BMSK                                      0x80000000
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_CLK_OFF_SHFT                                            0x1f
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_CLK_ENABLE_BMSK                                          0x1
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_CLK_CLK_ENABLE_SHFT                                          0x0

#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e01c)
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e01c)
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_RMSK                                               0x80000001
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e020)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e020)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_RMSK                                                    0x80000001
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_ADDR, HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_RMSK)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_IN)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_CLK_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e024)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e024)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_RMSK                                                    0x80000001
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                             0x80000000
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                   0x1f
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                               0x1
#define HWIO_GCC_HLOS2_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                               0x0

#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e028)
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e028)
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_RMSK                                             0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE1_NOC_SMMU_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e02c)
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e02c)
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_RMSK                                             0x80000001
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_HLOS2_VOTE_AGGRE2_NOC_SMMU_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e030)
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e030)
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_RMSK                                              0x80000001
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_PWR_ON_BMSK                                       0x80000000
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_PWR_ON_SHFT                                             0x1f
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_SW_COLLAPSE_BMSK                                         0x1
#define HWIO_GCC_HLOS2_VOTE_ALL_AGGRE_SMMU_GDS_SW_COLLAPSE_SHFT                                         0x0

#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e034)
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e034)
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_RMSK                                             0x80000001
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_HLOS2_VOTE_LPASS_ADSP_SMMU_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_ADDR                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e038)
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_OFFS                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e038)
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_RMSK                                             0x80000001
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_PWR_ON_BMSK                                      0x80000000
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_PWR_ON_SHFT                                            0x1f
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_SW_COLLAPSE_BMSK                                        0x1
#define HWIO_GCC_HLOS2_VOTE_LPASS_CORE_SMMU_GDS_SW_COLLAPSE_SHFT                                        0x0

#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_ADDR                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e03c)
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_OFFS                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e03c)
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_RMSK                                              0x80000001
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_PWR_ON_BMSK                                       0x80000000
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_PWR_ON_SHFT                                             0x1f
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_SW_COLLAPSE_BMSK                                         0x1
#define HWIO_GCC_HLOS2_VOTE_ALL_LPASS_SMMU_GDS_SW_COLLAPSE_SHFT                                         0x0

#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e040)
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e040)
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_RMSK                                               0x80000001
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_HLOS2_VOTE_ALL_MMSS_SMMU_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0007e044)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0007e044)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_RMSK                                                    0x80000001
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_ADDR, HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_RMSK)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_ADDR, m)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_ADDR,v)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_ADDR,m,v,HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_IN)
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_PWR_ON_BMSK                                             0x80000000
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_PWR_ON_SHFT                                                   0x1f
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_SW_COLLAPSE_BMSK                                               0x1
#define HWIO_GCC_HLOS2_VOTE_ALL_SMMU_GDS_SW_COLLAPSE_SHFT                                               0x0

#define HWIO_GCC_HDMI_CLKREF_EN_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00088000)
#define HWIO_GCC_HDMI_CLKREF_EN_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00088000)
#define HWIO_GCC_HDMI_CLKREF_EN_RMSK                                                             0x80000001
#define HWIO_GCC_HDMI_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_HDMI_CLKREF_EN_ADDR, HWIO_GCC_HDMI_CLKREF_EN_RMSK)
#define HWIO_GCC_HDMI_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_HDMI_CLKREF_EN_ADDR, m)
#define HWIO_GCC_HDMI_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_HDMI_CLKREF_EN_ADDR,v)
#define HWIO_GCC_HDMI_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HDMI_CLKREF_EN_ADDR,m,v,HWIO_GCC_HDMI_CLKREF_EN_IN)
#define HWIO_GCC_HDMI_CLKREF_EN_HDMI_STATUS_BMSK                                                 0x80000000
#define HWIO_GCC_HDMI_CLKREF_EN_HDMI_STATUS_SHFT                                                       0x1f
#define HWIO_GCC_HDMI_CLKREF_EN_HDMI_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_HDMI_CLKREF_EN_HDMI_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_UFS_CLKREF_EN_ADDR                                                              (GCC_CLK_CTL_REG_REG_BASE      + 0x00088004)
#define HWIO_GCC_UFS_CLKREF_EN_OFFS                                                              (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00088004)
#define HWIO_GCC_UFS_CLKREF_EN_RMSK                                                              0x80000001
#define HWIO_GCC_UFS_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_UFS_CLKREF_EN_ADDR, HWIO_GCC_UFS_CLKREF_EN_RMSK)
#define HWIO_GCC_UFS_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_UFS_CLKREF_EN_ADDR, m)
#define HWIO_GCC_UFS_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_UFS_CLKREF_EN_ADDR,v)
#define HWIO_GCC_UFS_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_UFS_CLKREF_EN_ADDR,m,v,HWIO_GCC_UFS_CLKREF_EN_IN)
#define HWIO_GCC_UFS_CLKREF_EN_UFS_STATUS_BMSK                                                   0x80000000
#define HWIO_GCC_UFS_CLKREF_EN_UFS_STATUS_SHFT                                                         0x1f
#define HWIO_GCC_UFS_CLKREF_EN_UFS_ENABLE_BMSK                                                          0x1
#define HWIO_GCC_UFS_CLKREF_EN_UFS_ENABLE_SHFT                                                          0x0

#define HWIO_GCC_USB3_CLKREF_EN_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x00088008)
#define HWIO_GCC_USB3_CLKREF_EN_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00088008)
#define HWIO_GCC_USB3_CLKREF_EN_RMSK                                                             0x80000001
#define HWIO_GCC_USB3_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_USB3_CLKREF_EN_ADDR, HWIO_GCC_USB3_CLKREF_EN_RMSK)
#define HWIO_GCC_USB3_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_USB3_CLKREF_EN_ADDR, m)
#define HWIO_GCC_USB3_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_USB3_CLKREF_EN_ADDR,v)
#define HWIO_GCC_USB3_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_USB3_CLKREF_EN_ADDR,m,v,HWIO_GCC_USB3_CLKREF_EN_IN)
#define HWIO_GCC_USB3_CLKREF_EN_USB3_STATUS_BMSK                                                 0x80000000
#define HWIO_GCC_USB3_CLKREF_EN_USB3_STATUS_SHFT                                                       0x1f
#define HWIO_GCC_USB3_CLKREF_EN_USB3_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_USB3_CLKREF_EN_USB3_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_PCIE_CLKREF_EN_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0008800c)
#define HWIO_GCC_PCIE_CLKREF_EN_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008800c)
#define HWIO_GCC_PCIE_CLKREF_EN_RMSK                                                             0x80000001
#define HWIO_GCC_PCIE_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_PCIE_CLKREF_EN_ADDR, HWIO_GCC_PCIE_CLKREF_EN_RMSK)
#define HWIO_GCC_PCIE_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_PCIE_CLKREF_EN_ADDR, m)
#define HWIO_GCC_PCIE_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_PCIE_CLKREF_EN_ADDR,v)
#define HWIO_GCC_PCIE_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PCIE_CLKREF_EN_ADDR,m,v,HWIO_GCC_PCIE_CLKREF_EN_IN)
#define HWIO_GCC_PCIE_CLKREF_EN_PCIE_STATUS_BMSK                                                 0x80000000
#define HWIO_GCC_PCIE_CLKREF_EN_PCIE_STATUS_SHFT                                                       0x1f
#define HWIO_GCC_PCIE_CLKREF_EN_PCIE_ENABLE_BMSK                                                        0x1
#define HWIO_GCC_PCIE_CLKREF_EN_PCIE_ENABLE_SHFT                                                        0x0

#define HWIO_GCC_GPU_IREF_EN_ADDR                                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00088010)
#define HWIO_GCC_GPU_IREF_EN_OFFS                                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00088010)
#define HWIO_GCC_GPU_IREF_EN_RMSK                                                                0x80000001
#define HWIO_GCC_GPU_IREF_EN_IN          \
        in_dword_masked(HWIO_GCC_GPU_IREF_EN_ADDR, HWIO_GCC_GPU_IREF_EN_RMSK)
#define HWIO_GCC_GPU_IREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_GPU_IREF_EN_ADDR, m)
#define HWIO_GCC_GPU_IREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_GPU_IREF_EN_ADDR,v)
#define HWIO_GCC_GPU_IREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GPU_IREF_EN_ADDR,m,v,HWIO_GCC_GPU_IREF_EN_IN)
#define HWIO_GCC_GPU_IREF_EN_GPU_STATUS_BMSK                                                     0x80000000
#define HWIO_GCC_GPU_IREF_EN_GPU_STATUS_SHFT                                                           0x1f
#define HWIO_GCC_GPU_IREF_EN_GPU_ENABLE_BMSK                                                            0x1
#define HWIO_GCC_GPU_IREF_EN_GPU_ENABLE_SHFT                                                            0x0

#define HWIO_GCC_RX1_USB2_CLKREF_EN_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00088014)
#define HWIO_GCC_RX1_USB2_CLKREF_EN_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00088014)
#define HWIO_GCC_RX1_USB2_CLKREF_EN_RMSK                                                         0x80000003
#define HWIO_GCC_RX1_USB2_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_RX1_USB2_CLKREF_EN_ADDR, HWIO_GCC_RX1_USB2_CLKREF_EN_RMSK)
#define HWIO_GCC_RX1_USB2_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_RX1_USB2_CLKREF_EN_ADDR, m)
#define HWIO_GCC_RX1_USB2_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_RX1_USB2_CLKREF_EN_ADDR,v)
#define HWIO_GCC_RX1_USB2_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RX1_USB2_CLKREF_EN_ADDR,m,v,HWIO_GCC_RX1_USB2_CLKREF_EN_IN)
#define HWIO_GCC_RX1_USB2_CLKREF_EN_RX1_USB2_STATUS_BMSK                                         0x80000000
#define HWIO_GCC_RX1_USB2_CLKREF_EN_RX1_USB2_STATUS_SHFT                                               0x1f
#define HWIO_GCC_RX1_USB2_CLKREF_EN_CREF_ENABLE_BMSK                                                    0x2
#define HWIO_GCC_RX1_USB2_CLKREF_EN_CREF_ENABLE_SHFT                                                    0x1
#define HWIO_GCC_RX1_USB2_CLKREF_EN_RX1_USB2_ENABLE_BMSK                                                0x1
#define HWIO_GCC_RX1_USB2_CLKREF_EN_RX1_USB2_ENABLE_SHFT                                                0x0

#define HWIO_GCC_RX2_QLINK_CLKREF_EN_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x00088018)
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00088018)
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RMSK                                                        0x80000003
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_RX2_QLINK_CLKREF_EN_ADDR, HWIO_GCC_RX2_QLINK_CLKREF_EN_RMSK)
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_RX2_QLINK_CLKREF_EN_ADDR, m)
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_RX2_QLINK_CLKREF_EN_ADDR,v)
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RX2_QLINK_CLKREF_EN_ADDR,m,v,HWIO_GCC_RX2_QLINK_CLKREF_EN_IN)
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RX2_QLINK_STATUS_BMSK                                       0x80000000
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RX2_QLINK_STATUS_SHFT                                             0x1f
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RXTAP0_ENABLE_BMSK                                                 0x2
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RXTAP0_ENABLE_SHFT                                                 0x1
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RX2_QLINK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_RX2_QLINK_CLKREF_EN_RX2_QLINK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_RX3_MODEM_CLKREF_EN_ADDR                                                        (GCC_CLK_CTL_REG_REG_BASE      + 0x0008801c)
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_OFFS                                                        (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008801c)
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RMSK                                                        0x80000003
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_IN          \
        in_dword_masked(HWIO_GCC_RX3_MODEM_CLKREF_EN_ADDR, HWIO_GCC_RX3_MODEM_CLKREF_EN_RMSK)
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_RX3_MODEM_CLKREF_EN_ADDR, m)
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_OUT(v)      \
        out_dword(HWIO_GCC_RX3_MODEM_CLKREF_EN_ADDR,v)
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RX3_MODEM_CLKREF_EN_ADDR,m,v,HWIO_GCC_RX3_MODEM_CLKREF_EN_IN)
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RX3_MODEM_STATUS_BMSK                                       0x80000000
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RX3_MODEM_STATUS_SHFT                                             0x1f
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RXTAP1_ENABLE_BMSK                                                 0x2
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RXTAP1_ENABLE_SHFT                                                 0x1
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RX3_MODEM_ENABLE_BMSK                                              0x1
#define HWIO_GCC_RX3_MODEM_CLKREF_EN_RX3_MODEM_ENABLE_SHFT                                              0x0

#define HWIO_GCC_CXO_TX1_CLKREF_EN1_ADDR                                                         (GCC_CLK_CTL_REG_REG_BASE      + 0x00088020)
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_OFFS                                                         (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00088020)
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_RMSK                                                         0x80000001
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_IN          \
        in_dword_masked(HWIO_GCC_CXO_TX1_CLKREF_EN1_ADDR, HWIO_GCC_CXO_TX1_CLKREF_EN1_RMSK)
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_INM(m)      \
        in_dword_masked(HWIO_GCC_CXO_TX1_CLKREF_EN1_ADDR, m)
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_OUT(v)      \
        out_dword(HWIO_GCC_CXO_TX1_CLKREF_EN1_ADDR,v)
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CXO_TX1_CLKREF_EN1_ADDR,m,v,HWIO_GCC_CXO_TX1_CLKREF_EN1_IN)
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_CXO_TX1_STATUS_BMSK                                          0x80000000
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_CXO_TX1_STATUS_SHFT                                                0x1f
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_CXO_TX1_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_CXO_TX1_CLKREF_EN1_CXO_TX1_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_CLKREF_SPARE_ADDR                                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00088024)
#define HWIO_GCC_CLKREF_SPARE_OFFS                                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00088024)
#define HWIO_GCC_CLKREF_SPARE_RMSK                                                                     0xff
#define HWIO_GCC_CLKREF_SPARE_IN          \
        in_dword_masked(HWIO_GCC_CLKREF_SPARE_ADDR, HWIO_GCC_CLKREF_SPARE_RMSK)
#define HWIO_GCC_CLKREF_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_CLKREF_SPARE_ADDR, m)
#define HWIO_GCC_CLKREF_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_CLKREF_SPARE_ADDR,v)
#define HWIO_GCC_CLKREF_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_CLKREF_SPARE_ADDR,m,v,HWIO_GCC_CLKREF_SPARE_IN)
#define HWIO_GCC_CLKREF_SPARE_SPARE_BMSK                                                               0xff
#define HWIO_GCC_CLKREF_SPARE_SPARE_SHFT                                                                0x0

#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00082030)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082030)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_RMSK                                                     0xb888dfff
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_ADDR, HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_RMSK)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_ADDR,v)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_ADDR,m,v,HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IN)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_PWR_ON_STATUS_BMSK                                       0x80000000
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_PWR_ON_STATUS_SHFT                                             0x1f
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_DVM_HALT1_PWR_DOWN_ACK_STATUS_BMSK                       0x20000000
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_DVM_HALT1_PWR_DOWN_ACK_STATUS_SHFT                             0x1d
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_DVM_HALT1_PWR_UP_ACK_STATUS_BMSK                         0x10000000
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_DVM_HALT1_PWR_UP_ACK_STATUS_SHFT                               0x1c
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_HALT1_PWR_DOWN_ACK_STATUS_BMSK                            0x8000000
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_HALT1_PWR_DOWN_ACK_STATUS_SHFT                                 0x1b
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_HALT1_PWR_UP_ACK_STATUS_BMSK                               0x800000
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_HALT1_PWR_UP_ACK_STATUS_SHFT                                   0x17
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_HALT2_PWR_DOWN_ACK_STATUS_BMSK                              0x80000
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_HALT2_PWR_DOWN_ACK_STATUS_SHFT                                 0x13
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_HALT2_PWR_UP_ACK_STATUS_BMSK                                 0x8000
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_HALT2_PWR_UP_ACK_STATUS_SHFT                                    0xf
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_COLLAPSE_OUT_BMSK                                            0x4000
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_COLLAPSE_OUT_SHFT                                               0xe
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_HALT_ACK_TIMEOUT_BMSK                                        0x1fe0
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_HALT_ACK_TIMEOUT_SHFT                                           0x5
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_GDS_HW_STATE_BMSK                                              0x1e
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_GDS_HW_STATE_SHFT                                               0x1
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SW_OVERRIDE_BMSK                                                0x1
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SW_OVERRIDE_SHFT                                                0x0

#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00082034)
#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082034)
#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_RMSK                                                       0x7
#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_ADDR, HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_RMSK)
#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_ADDR, m)
#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_ADDR,v)
#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_ADDR,m,v,HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_IN)
#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_DVM_HALT_REQ_BMSK                                          0x4
#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_DVM_HALT_REQ_SHFT                                          0x2
#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_SMMU_HALT_REQ_BMSK                                         0x2
#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_SMMU_HALT_REQ_SHFT                                         0x1
#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_NOC_HALT_REQ_BMSK                                          0x1
#define HWIO_GCC_AGGRE1_HALT_REQ_GDS_HW_CTRL_NOC_HALT_REQ_SHFT                                          0x0

#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_STATUS_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00082038)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_STATUS_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082038)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_STATUS_RMSK                                                 0x1
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_STATUS_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_STATUS_ADDR, HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_STATUS_RMSK)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_STATUS_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_STATUS_STATUS_BMSK                                          0x1
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_STATUS_STATUS_SHFT                                          0x0

#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x0008203c)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008203c)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_RMSK                                                   0x1
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_ADDR, HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_RMSK)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_ADDR,v)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_ADDR,m,v,HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_IN)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_MASK_BMSK                                              0x1
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_MASK_MASK_SHFT                                              0x0

#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00082040)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082040)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_RMSK                                                  0x1
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR, HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_RMSK)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR,v)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR,m,v,HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_IN)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_CLEAR_BMSK                                            0x1
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_IRQ_CLEAR_CLEAR_SHFT                                            0x0

#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00082044)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082044)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_RMSK                                                     0xff
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_ADDR, HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_RMSK)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_ADDR,v)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_ADDR,m,v,HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_IN)
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_SPARE_BMSK                                               0xff
#define HWIO_GCC_AGGRE1_NOC_GDS_HW_CTRL_SPARE_SPARE_SHFT                                                0x0

#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00083028)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083028)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_RMSK                                                     0xb888dfff
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_ADDR, HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_RMSK)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_ADDR,v)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_ADDR,m,v,HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IN)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_PWR_ON_STATUS_BMSK                                       0x80000000
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_PWR_ON_STATUS_SHFT                                             0x1f
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_DVM_HALT1_PWR_DOWN_ACK_STATUS_BMSK                       0x20000000
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_DVM_HALT1_PWR_DOWN_ACK_STATUS_SHFT                             0x1d
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_DVM_HALT1_PWR_UP_ACK_STATUS_BMSK                         0x10000000
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_DVM_HALT1_PWR_UP_ACK_STATUS_SHFT                               0x1c
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_HALT1_PWR_DOWN_ACK_STATUS_BMSK                            0x8000000
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_HALT1_PWR_DOWN_ACK_STATUS_SHFT                                 0x1b
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_HALT1_PWR_UP_ACK_STATUS_BMSK                               0x800000
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_HALT1_PWR_UP_ACK_STATUS_SHFT                                   0x17
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_HALT2_PWR_DOWN_ACK_STATUS_BMSK                              0x80000
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_HALT2_PWR_DOWN_ACK_STATUS_SHFT                                 0x13
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_HALT2_PWR_UP_ACK_STATUS_BMSK                                 0x8000
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_HALT2_PWR_UP_ACK_STATUS_SHFT                                    0xf
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_COLLAPSE_OUT_BMSK                                            0x4000
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_COLLAPSE_OUT_SHFT                                               0xe
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_HALT_ACK_TIMEOUT_BMSK                                        0x1fe0
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_HALT_ACK_TIMEOUT_SHFT                                           0x5
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_GDS_HW_STATE_BMSK                                              0x1e
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_GDS_HW_STATE_SHFT                                               0x1
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SW_OVERRIDE_BMSK                                                0x1
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SW_OVERRIDE_SHFT                                                0x0

#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008302c)
#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008302c)
#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_RMSK                                                       0x7
#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_ADDR, HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_RMSK)
#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_ADDR, m)
#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_ADDR,v)
#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_ADDR,m,v,HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_IN)
#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_DVM_HALT_REQ_BMSK                                          0x4
#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_DVM_HALT_REQ_SHFT                                          0x2
#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_SMMU_HALT_REQ_BMSK                                         0x2
#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_SMMU_HALT_REQ_SHFT                                         0x1
#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_NOC_HALT_REQ_BMSK                                          0x1
#define HWIO_GCC_AGGRE2_HALT_REQ_GDS_HW_CTRL_NOC_HALT_REQ_SHFT                                          0x0

#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_STATUS_ADDR                                          (GCC_CLK_CTL_REG_REG_BASE      + 0x00083030)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_STATUS_OFFS                                          (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083030)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_STATUS_RMSK                                                 0x1
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_STATUS_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_STATUS_ADDR, HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_STATUS_RMSK)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_STATUS_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_STATUS_STATUS_BMSK                                          0x1
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_STATUS_STATUS_SHFT                                          0x0

#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_ADDR                                            (GCC_CLK_CTL_REG_REG_BASE      + 0x00083034)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_OFFS                                            (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083034)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_RMSK                                                   0x1
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_ADDR, HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_RMSK)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_ADDR,v)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_ADDR,m,v,HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_IN)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_MASK_BMSK                                              0x1
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_MASK_MASK_SHFT                                              0x0

#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR                                           (GCC_CLK_CTL_REG_REG_BASE      + 0x00083038)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_OFFS                                           (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083038)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_RMSK                                                  0x1
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR, HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_RMSK)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR,v)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_ADDR,m,v,HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_IN)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_CLEAR_BMSK                                            0x1
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_IRQ_CLEAR_CLEAR_SHFT                                            0x0

#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0008303c)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008303c)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_RMSK                                                     0xff
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_ADDR, HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_RMSK)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_ADDR,v)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_ADDR,m,v,HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_IN)
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_SPARE_BMSK                                               0xff
#define HWIO_GCC_AGGRE2_NOC_GDS_HW_CTRL_SPARE_SPARE_SHFT                                                0x0

#define HWIO_GCC_MSS_MISC_ADDR                                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0008a020)
#define HWIO_GCC_MSS_MISC_OFFS                                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008a020)
#define HWIO_GCC_MSS_MISC_RMSK                                                                      0x30000
#define HWIO_GCC_MSS_MISC_IN          \
        in_dword_masked(HWIO_GCC_MSS_MISC_ADDR, HWIO_GCC_MSS_MISC_RMSK)
#define HWIO_GCC_MSS_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_MISC_ADDR, m)
#define HWIO_GCC_MSS_MISC_OUT(v)      \
        out_dword(HWIO_GCC_MSS_MISC_ADDR,v)
#define HWIO_GCC_MSS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_MISC_ADDR,m,v,HWIO_GCC_MSS_MISC_IN)
#define HWIO_GCC_MSS_MISC_CLK_DIV_BMSK                                                              0x30000
#define HWIO_GCC_MSS_MISC_CLK_DIV_SHFT                                                                 0x10

#define HWIO_GCC_TRIG_CDIVR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e100)
#define HWIO_GCC_TRIG_CDIVR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e100)
#define HWIO_GCC_TRIG_CDIVR_RMSK                                                                        0x3
#define HWIO_GCC_TRIG_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_TRIG_CDIVR_ADDR, HWIO_GCC_TRIG_CDIVR_RMSK)
#define HWIO_GCC_TRIG_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_TRIG_CDIVR_ADDR, m)
#define HWIO_GCC_TRIG_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_TRIG_CDIVR_ADDR,v)
#define HWIO_GCC_TRIG_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_TRIG_CDIVR_ADDR,m,v,HWIO_GCC_TRIG_CDIVR_IN)
#define HWIO_GCC_TRIG_CDIVR_CLK_DIV_BMSK                                                                0x3
#define HWIO_GCC_TRIG_CDIVR_CLK_DIV_SHFT                                                                0x0

#define HWIO_GCC_QDSS_APB_CDIVR_ADDR                                                             (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e104)
#define HWIO_GCC_QDSS_APB_CDIVR_OFFS                                                             (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e104)
#define HWIO_GCC_QDSS_APB_CDIVR_RMSK                                                                    0x3
#define HWIO_GCC_QDSS_APB_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_QDSS_APB_CDIVR_ADDR, HWIO_GCC_QDSS_APB_CDIVR_RMSK)
#define HWIO_GCC_QDSS_APB_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_QDSS_APB_CDIVR_ADDR, m)
#define HWIO_GCC_QDSS_APB_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_QDSS_APB_CDIVR_ADDR,v)
#define HWIO_GCC_QDSS_APB_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_QDSS_APB_CDIVR_ADDR,m,v,HWIO_GCC_QDSS_APB_CDIVR_IN)
#define HWIO_GCC_QDSS_APB_CDIVR_CLK_DIV_BMSK                                                            0x3
#define HWIO_GCC_QDSS_APB_CDIVR_CLK_DIV_SHFT                                                            0x0

#define HWIO_GCC_APB_CDIVR_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000e108)
#define HWIO_GCC_APB_CDIVR_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000e108)
#define HWIO_GCC_APB_CDIVR_RMSK                                                                         0x3
#define HWIO_GCC_APB_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_APB_CDIVR_ADDR, HWIO_GCC_APB_CDIVR_RMSK)
#define HWIO_GCC_APB_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_APB_CDIVR_ADDR, m)
#define HWIO_GCC_APB_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_APB_CDIVR_ADDR,v)
#define HWIO_GCC_APB_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APB_CDIVR_ADDR,m,v,HWIO_GCC_APB_CDIVR_IN)
#define HWIO_GCC_APB_CDIVR_CLK_DIV_BMSK                                                                 0x3
#define HWIO_GCC_APB_CDIVR_CLK_DIV_SHFT                                                                 0x0

#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00086000)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086000)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_RMSK                                                       0x80000001
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SP_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00086004)
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086004)
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR, HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_IN)
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00086008)
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086008)
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR, HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_IN)
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008600c)
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008600c)
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_ADDR, HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_IN)
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_CLK_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00086010)
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086010)
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_ADDR, HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_IN)
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00086014)
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086014)
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_ADDR, HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_IN)
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00086018)
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086018)
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_ADDR, HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_IN)
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_CLK_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0008601c)
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008601c)
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_ADDR, HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_IN)
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_CLK_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00086020)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086020)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_RMSK                                                       0x80000001
#define HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_ADDR, HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_RMSK)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_ADDR, m)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_ADDR,v)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_ADDR,m,v,HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_IN)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_CLK_OFF_BMSK                                               0x80000000
#define HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_CLK_OFF_SHFT                                                     0x1f
#define HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_GCC_SP_VOTE_ALL_SMMU_CLK_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00086024)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086024)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_RMSK                                                       0x80000001
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                                0x80000000
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                      0x1f
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                                  0x1
#define HWIO_GCC_SP_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                                  0x0

#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00086028)
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086028)
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR, HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_IN)
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_SP_VOTE_AGGRE1_NOC_SMMU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008602c)
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008602c)
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR, HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_IN)
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_SP_VOTE_AGGRE2_NOC_SMMU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00086030)
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086030)
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_RMSK                                                 0x80000001
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_ADDR, HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_IN)
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_PWR_ON_BMSK                                          0x80000000
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_PWR_ON_SHFT                                                0x1f
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_SW_COLLAPSE_BMSK                                            0x1
#define HWIO_GCC_SP_VOTE_ALL_AGGRE_SMMU_GDS_SW_COLLAPSE_SHFT                                            0x0

#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00086034)
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086034)
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_ADDR, HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_IN)
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_SP_VOTE_LPASS_ADSP_SMMU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00086038)
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086038)
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_ADDR, HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_IN)
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_SP_VOTE_LPASS_CORE_SMMU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008603c)
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008603c)
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_RMSK                                                 0x80000001
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_ADDR, HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_IN)
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_PWR_ON_BMSK                                          0x80000000
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_PWR_ON_SHFT                                                0x1f
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_SW_COLLAPSE_BMSK                                            0x1
#define HWIO_GCC_SP_VOTE_ALL_LPASS_SMMU_GDS_SW_COLLAPSE_SHFT                                            0x0

#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00086040)
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086040)
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_RMSK                                                  0x80000001
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_ADDR, HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_IN)
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_PWR_ON_BMSK                                           0x80000000
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_PWR_ON_SHFT                                                 0x1f
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_SW_COLLAPSE_BMSK                                             0x1
#define HWIO_GCC_SP_VOTE_ALL_MMSS_SMMU_GDS_SW_COLLAPSE_SHFT                                             0x0

#define HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_ADDR                                                       (GCC_CLK_CTL_REG_REG_BASE      + 0x00086044)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_OFFS                                                       (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00086044)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_RMSK                                                       0x80000001
#define HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_ADDR, HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_RMSK)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_ADDR, m)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_ADDR,v)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_ADDR,m,v,HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_IN)
#define HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_PWR_ON_BMSK                                                0x80000000
#define HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_PWR_ON_SHFT                                                      0x1f
#define HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_SW_COLLAPSE_BMSK                                                  0x1
#define HWIO_GCC_SP_VOTE_ALL_SMMU_GDS_SW_COLLAPSE_SHFT                                                  0x0

#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00087000)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087000)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_RMSK                                                      0x80000001
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_ADDR, HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_CLK_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00087004)
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087004)
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_RMSK                                               0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR, HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00087008)
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087008)
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_RMSK                                               0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR, HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008700c)
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008700c)
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_ADDR, HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00087010)
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087010)
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_RMSK                                               0x80000001
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_ADDR, HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00087014)
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087014)
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_RMSK                                               0x80000001
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_ADDR, HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_CLK_OFF_BMSK                                       0x80000000
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_CLK_OFF_SHFT                                             0x1f
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_CLK_ENABLE_BMSK                                           0x1
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_CLK_CLK_ENABLE_SHFT                                           0x0

#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00087018)
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087018)
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_RMSK                                                0x80000001
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_ADDR, HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x0008701c)
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008701c)
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_RMSK                                                 0x80000001
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_ADDR, HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_CLK_OFF_BMSK                                         0x80000000
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_CLK_OFF_SHFT                                               0x1f
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_CLK_ENABLE_BMSK                                             0x1
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_CLK_CLK_ENABLE_SHFT                                             0x0

#define HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00087020)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087020)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_RMSK                                                      0x80000001
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_ADDR, HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_RMSK)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_ADDR, m)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_ADDR,v)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_ADDR,m,v,HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_IN)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_CLK_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00087024)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087024)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_RMSK                                                      0x80000001
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_ADDR, HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_PWR_ON_BMSK                                               0x80000000
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_PWR_ON_SHFT                                                     0x1f
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_BMSK                                                 0x1
#define HWIO_GCC_MSS_VOTE_GPU_SMMU_GDS_SW_COLLAPSE_SHFT                                                 0x0

#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00087028)
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087028)
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_RMSK                                               0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR, HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_MSS_VOTE_AGGRE1_NOC_SMMU_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x0008702c)
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008702c)
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_RMSK                                               0x80000001
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR, HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_MSS_VOTE_AGGRE2_NOC_SMMU_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00087030)
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087030)
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_ADDR, HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_MSS_VOTE_ALL_AGGRE_SMMU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00087034)
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087034)
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_RMSK                                               0x80000001
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_ADDR, HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_MSS_VOTE_LPASS_ADSP_SMMU_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_ADDR                                               (GCC_CLK_CTL_REG_REG_BASE      + 0x00087038)
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_OFFS                                               (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087038)
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_RMSK                                               0x80000001
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_ADDR, HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_PWR_ON_BMSK                                        0x80000000
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_PWR_ON_SHFT                                              0x1f
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_SW_COLLAPSE_BMSK                                          0x1
#define HWIO_GCC_MSS_VOTE_LPASS_CORE_SMMU_GDS_SW_COLLAPSE_SHFT                                          0x0

#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x0008703c)
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008703c)
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_RMSK                                                0x80000001
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_ADDR, HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_PWR_ON_BMSK                                         0x80000000
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_PWR_ON_SHFT                                               0x1f
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_SW_COLLAPSE_BMSK                                           0x1
#define HWIO_GCC_MSS_VOTE_ALL_LPASS_SMMU_GDS_SW_COLLAPSE_SHFT                                           0x0

#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00087040)
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087040)
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_RMSK                                                 0x80000001
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_ADDR, HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_PWR_ON_BMSK                                          0x80000000
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_PWR_ON_SHFT                                                0x1f
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_SW_COLLAPSE_BMSK                                            0x1
#define HWIO_GCC_MSS_VOTE_ALL_MMSS_SMMU_GDS_SW_COLLAPSE_SHFT                                            0x0

#define HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00087044)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00087044)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_RMSK                                                      0x80000001
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_IN          \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_ADDR, HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_RMSK)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_ADDR, m)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_OUT(v)      \
        out_dword(HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_ADDR,v)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_ADDR,m,v,HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_IN)
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_PWR_ON_BMSK                                               0x80000000
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_PWR_ON_SHFT                                                     0x1f
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_SW_COLLAPSE_BMSK                                                 0x1
#define HWIO_GCC_MSS_VOTE_ALL_SMMU_GDS_SW_COLLAPSE_SHFT                                                 0x0

#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00051014)
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00051014)
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_RMSK                                                      0x80000001
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_RPM_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00035014)
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00035014)
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_RMSK                                                   0x80000001
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_MSS_Q6_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00052014)
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00052014)
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_RMSK                                                     0x80000001
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                             0x80000000
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                   0x1f
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                 0x1
#define HWIO_GCC_APCS_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                 0x0

#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00053014)
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00053014)
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_RMSK                                                  0x80000001
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                          0x80000000
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                0x1f
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                              0x1
#define HWIO_GCC_APCS_TZ_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                              0x0

#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00054014)
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00054014)
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_RMSK                                                      0x80000001
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_SSC_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00055014)
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00055014)
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_RMSK                                                0x80000001
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                        0x80000000
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                              0x1f
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                            0x1
#define HWIO_GCC_LPASS_DSP_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                            0x0

#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_ADDR                                                      (GCC_CLK_CTL_REG_REG_BASE      + 0x00056014)
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_OFFS                                                      (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00056014)
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_RMSK                                                      0x80000001
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                              0x80000000
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                    0x1f
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_GCC_HYP_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x0005700c)
#define HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005700c)
#define HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_RMSK                                                    0x80000001
#define HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                            0x80000000
#define HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                  0x1f
#define HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                                0x1
#define HWIO_GCC_SPARE_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                                0x0

#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0005a00c)
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0005a00c)
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_RMSK                                                   0x80000001
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_SPARE1_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0006900c)
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0006900c)
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_RMSK                                                   0x80000001
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_IN          \
        in_dword_masked(HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_ADDR, HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_RMSK)
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_INM(m)      \
        in_dword_masked(HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_ADDR, m)
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_OUT(v)      \
        out_dword(HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_ADDR,v)
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_ADDR,m,v,HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_IN)
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_CLK_OFF_BMSK                                           0x80000000
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_CLK_OFF_SHFT                                                 0x1f
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_CLK_ENABLE_BMSK                                               0x1
#define HWIO_GCC_SPARE2_VOTE_QDSS_APB_CLK_CLK_ENABLE_SHFT                                               0x0

#define HWIO_GCC_GLOBAL_EN_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0008e000)
#define HWIO_GCC_GLOBAL_EN_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0008e000)
#define HWIO_GCC_GLOBAL_EN_RMSK                                                                  0xffffffff
#define HWIO_GCC_GLOBAL_EN_IN          \
        in_dword_masked(HWIO_GCC_GLOBAL_EN_ADDR, HWIO_GCC_GLOBAL_EN_RMSK)
#define HWIO_GCC_GLOBAL_EN_INM(m)      \
        in_dword_masked(HWIO_GCC_GLOBAL_EN_ADDR, m)
#define HWIO_GCC_GLOBAL_EN_OUT(v)      \
        out_dword(HWIO_GCC_GLOBAL_EN_ADDR,v)
#define HWIO_GCC_GLOBAL_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_GLOBAL_EN_ADDR,m,v,HWIO_GCC_GLOBAL_EN_IN)
#define HWIO_GCC_GLOBAL_EN_SPARE_ENABLE_BMSK                                                     0xffff8000
#define HWIO_GCC_GLOBAL_EN_SPARE_ENABLE_SHFT                                                            0xf
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_BMSK                                                           0x7f80
#define HWIO_GCC_GLOBAL_EN_MEM_ENABLE_SHFT                                                              0x7
#define HWIO_GCC_GLOBAL_EN_REST_ENABLE_BMSK                                                            0x40
#define HWIO_GCC_GLOBAL_EN_REST_ENABLE_SHFT                                                             0x6
#define HWIO_GCC_GLOBAL_EN_PERIPHERALS_ENABLE_BMSK                                                     0x20
#define HWIO_GCC_GLOBAL_EN_PERIPHERALS_ENABLE_SHFT                                                      0x5
#define HWIO_GCC_GLOBAL_EN_CENTER_ENABLE_BMSK                                                          0x10
#define HWIO_GCC_GLOBAL_EN_CENTER_ENABLE_SHFT                                                           0x4
#define HWIO_GCC_GLOBAL_EN_SOUTH_ENABLE_BMSK                                                            0x8
#define HWIO_GCC_GLOBAL_EN_SOUTH_ENABLE_SHFT                                                            0x3
#define HWIO_GCC_GLOBAL_EN_NORTH_ENABLE_BMSK                                                            0x4
#define HWIO_GCC_GLOBAL_EN_NORTH_ENABLE_SHFT                                                            0x2
#define HWIO_GCC_GLOBAL_EN_WEST_ENABLE_BMSK                                                             0x2
#define HWIO_GCC_GLOBAL_EN_WEST_ENABLE_SHFT                                                             0x1
#define HWIO_GCC_GLOBAL_EN_EAST_ENABLE_BMSK                                                             0x1
#define HWIO_GCC_GLOBAL_EN_EAST_ENABLE_SHFT                                                             0x0

#define HWIO_GCC_PIPPO_MISC_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00006100)
#define HWIO_GCC_PIPPO_MISC_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00006100)
#define HWIO_GCC_PIPPO_MISC_RMSK                                                                        0x7
#define HWIO_GCC_PIPPO_MISC_IN          \
        in_dword_masked(HWIO_GCC_PIPPO_MISC_ADDR, HWIO_GCC_PIPPO_MISC_RMSK)
#define HWIO_GCC_PIPPO_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_PIPPO_MISC_ADDR, m)
#define HWIO_GCC_PIPPO_MISC_OUT(v)      \
        out_dword(HWIO_GCC_PIPPO_MISC_ADDR,v)
#define HWIO_GCC_PIPPO_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PIPPO_MISC_ADDR,m,v,HWIO_GCC_PIPPO_MISC_IN)
#define HWIO_GCC_PIPPO_MISC_PIPPO_OUTPUT_SEL_BMSK                                                       0x4
#define HWIO_GCC_PIPPO_MISC_PIPPO_OUTPUT_SEL_SHFT                                                       0x2
#define HWIO_GCC_PIPPO_MISC_CLK_XO_ENABLE_BMSK                                                          0x2
#define HWIO_GCC_PIPPO_MISC_CLK_XO_ENABLE_SHFT                                                          0x1
#define HWIO_GCC_PIPPO_MISC_CLK_REF_ENABLE_BMSK                                                         0x1
#define HWIO_GCC_PIPPO_MISC_CLK_REF_ENABLE_SHFT                                                         0x0

#define HWIO_GCC_WCSS_MISC_ADDR                                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00011100)
#define HWIO_GCC_WCSS_MISC_OFFS                                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00011100)
#define HWIO_GCC_WCSS_MISC_RMSK                                                                         0x3
#define HWIO_GCC_WCSS_MISC_IN          \
        in_dword_masked(HWIO_GCC_WCSS_MISC_ADDR, HWIO_GCC_WCSS_MISC_RMSK)
#define HWIO_GCC_WCSS_MISC_INM(m)      \
        in_dword_masked(HWIO_GCC_WCSS_MISC_ADDR, m)
#define HWIO_GCC_WCSS_MISC_OUT(v)      \
        out_dword(HWIO_GCC_WCSS_MISC_ADDR,v)
#define HWIO_GCC_WCSS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_WCSS_MISC_ADDR,m,v,HWIO_GCC_WCSS_MISC_IN)
#define HWIO_GCC_WCSS_MISC_WCSS_SHDREG_SW_ARES_BMSK                                                     0x2
#define HWIO_GCC_WCSS_MISC_WCSS_SHDREG_SW_ARES_SHFT                                                     0x1
#define HWIO_GCC_WCSS_MISC_WCSS_DBG_SW_ARES_BMSK                                                        0x1
#define HWIO_GCC_WCSS_MISC_WCSS_DBG_SW_ARES_SHFT                                                        0x0

#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00082104)
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082104)
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_RMSK                                                 0xff000000
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_ADDR, HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_RMSK)
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_REQ_FSM_STATUS_BMSK                          0xc0000000
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_REQ_FSM_STATUS_SHFT                                0x1e
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_ACTIVE_BMSK                              0x20000000
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_ACTIVE_SHFT                                    0x1d
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEREQ_BMSK                             0x10000000
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEREQ_SHFT                                   0x1c
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLE_BMSK                                 0x8000000
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLE_SHFT                                      0x1b
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEACK_BMSK                              0x4000000
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEACK_SHFT                                   0x1a
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_REQ_BMSK                            0x2000000
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_REQ_SHFT                                 0x19
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_ACK_BMSK                            0x1000000
#define HWIO_GCC_AGGRE1_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_ACK_SHFT                                 0x18

#define HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00082108)
#define HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00082108)
#define HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_RMSK                                                   0xffffffff
#define HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_IN          \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_ADDR, HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_RMSK)
#define HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_ADDR, m)
#define HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_ADDR,v)
#define HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_ADDR,m,v,HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_IN)
#define HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_SPARE_BITS_BMSK                                        0xffffffff
#define HWIO_GCC_AGGRE1_NOC_DVM_SPARE_REG_SPARE_BITS_SHFT                                               0x0

#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00083104)
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083104)
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_RMSK                                                 0xff000000
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_ADDR, HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_RMSK)
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_REQ_FSM_STATUS_BMSK                          0xc0000000
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_REQ_FSM_STATUS_SHFT                                0x1e
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_ACTIVE_BMSK                              0x20000000
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_ACTIVE_SHFT                                    0x1d
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEREQ_BMSK                             0x10000000
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEREQ_SHFT                                   0x1c
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLE_BMSK                                 0x8000000
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLE_SHFT                                      0x1b
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEACK_BMSK                              0x4000000
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEACK_SHFT                                   0x1a
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_REQ_BMSK                            0x2000000
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_REQ_SHFT                                 0x19
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_ACK_BMSK                            0x1000000
#define HWIO_GCC_AGGRE2_NOC_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_ACK_SHFT                                 0x18

#define HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00083108)
#define HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00083108)
#define HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_RMSK                                                   0xffffffff
#define HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_IN          \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_ADDR, HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_RMSK)
#define HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_ADDR, m)
#define HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_OUT(v)      \
        out_dword(HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_ADDR,v)
#define HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_ADDR,m,v,HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_IN)
#define HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_SPARE_BITS_BMSK                                        0xffffffff
#define HWIO_GCC_AGGRE2_NOC_DVM_SPARE_REG_SPARE_BITS_SHFT                                               0x0

#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x00047100)
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047100)
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_RMSK                                                   0xff000000
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_ADDR, HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_RMSK)
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_ADDR, m)
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_REQ_FSM_STATUS_BMSK                            0xc0000000
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_REQ_FSM_STATUS_SHFT                                  0x1e
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_FSM_ACTIVE_BMSK                                0x20000000
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_FSM_ACTIVE_SHFT                                      0x1d
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEREQ_BMSK                               0x10000000
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEREQ_SHFT                                     0x1c
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLE_BMSK                                   0x8000000
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLE_SHFT                                        0x1b
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEACK_BMSK                                0x4000000
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEACK_SHFT                                     0x1a
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_REQ_BMSK                              0x2000000
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_REQ_SHFT                                   0x19
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_ACK_BMSK                              0x1000000
#define HWIO_GCC_LPASS_Q6_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_ACK_SHFT                                   0x18

#define HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_ADDR                                                     (GCC_CLK_CTL_REG_REG_BASE      + 0x00047104)
#define HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_OFFS                                                     (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047104)
#define HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_RMSK                                                     0xffffffff
#define HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_IN          \
        in_dword_masked(HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_ADDR, HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_RMSK)
#define HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_ADDR, m)
#define HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_ADDR,v)
#define HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_ADDR,m,v,HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_IN)
#define HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_SPARE_BITS_BMSK                                          0xffffffff
#define HWIO_GCC_LPASS_Q6_DVM_SPARE_REG_SPARE_BITS_SHFT                                                 0x0

#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_ADDR                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00047108)
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_OFFS                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00047108)
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_RMSK                                                 0xff000000
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_IN          \
        in_dword_masked(HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_ADDR, HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_RMSK)
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_ADDR, m)
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_REQ_FSM_STATUS_BMSK                          0xc0000000
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_REQ_FSM_STATUS_SHFT                                0x1e
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_FSM_ACTIVE_BMSK                              0x20000000
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_FSM_ACTIVE_SHFT                                    0x1d
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEREQ_BMSK                             0x10000000
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEREQ_SHFT                                   0x1c
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLE_BMSK                                 0x8000000
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLE_SHFT                                      0x1b
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEACK_BMSK                              0x4000000
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_FSM_IDLEACK_SHFT                                   0x1a
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_REQ_BMSK                            0x2000000
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_REQ_SHFT                                 0x19
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_ACK_BMSK                            0x1000000
#define HWIO_GCC_LPASS_CORE_SMMU_DVM_STATUS_NOC_CLK_FSM_CLKON_ACK_SHFT                                 0x18

#define HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_ADDR                                                   (GCC_CLK_CTL_REG_REG_BASE      + 0x0004710c)
#define HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_OFFS                                                   (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0004710c)
#define HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_RMSK                                                   0xffffffff
#define HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_IN          \
        in_dword_masked(HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_ADDR, HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_RMSK)
#define HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_ADDR, m)
#define HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_OUT(v)      \
        out_dword(HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_ADDR,v)
#define HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_ADDR,m,v,HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_IN)
#define HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_SPARE_BITS_BMSK                                        0xffffffff
#define HWIO_GCC_LPASS_CORE_DVM_SPARE_REG_SPARE_BITS_SHFT                                               0x0

#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x00000100)
#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000100)
#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_RMSK                                                  0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_ADDR, HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_RMSK)
#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_ADDR, m)
#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_FUSE_BITS_BMSK                                        0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_FUSE_REG_FUSE_BITS_SHFT                                               0x0

#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_ADDR                                                (GCC_CLK_CTL_REG_REG_BASE      + 0x00000104)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_OFFS                                                (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000104)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_RMSK                                                0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_ADDR, HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_RMSK)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_ADDR, m)
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_FUSE_BITS_BMSK                                      0xffffffff
#define HWIO_GCC_GPLL0_CONFIG_CTL_U_FUSE_REG_FUSE_BITS_SHFT                                             0x0

#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_ADDR                                                    (GCC_CLK_CTL_REG_REG_BASE      + 0x00000108)
#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_OFFS                                                    (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000108)
#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_RMSK                                                    0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_ADDR, HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_FUSE_BITS_BMSK                                          0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_FUSE_REG_FUSE_BITS_SHFT                                                 0x0

#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_ADDR                                                  (GCC_CLK_CTL_REG_REG_BASE      + 0x0000010c)
#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_OFFS                                                  (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x0000010c)
#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_RMSK                                                  0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_IN          \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_ADDR, HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_RMSK)
#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_INM(m)      \
        in_dword_masked(HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_ADDR, m)
#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_FUSE_BITS_BMSK                                        0xffffffff
#define HWIO_GCC_GPLL0_TEST_CTL_U_FUSE_REG_FUSE_BITS_SHFT                                               0x0

#define HWIO_GCC_PLL0_CDIVR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00000114)
#define HWIO_GCC_PLL0_CDIVR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00000114)
#define HWIO_GCC_PLL0_CDIVR_RMSK                                                                        0x3
#define HWIO_GCC_PLL0_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_PLL0_CDIVR_ADDR, HWIO_GCC_PLL0_CDIVR_RMSK)
#define HWIO_GCC_PLL0_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_PLL0_CDIVR_ADDR, m)
#define HWIO_GCC_PLL0_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_PLL0_CDIVR_ADDR,v)
#define HWIO_GCC_PLL0_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PLL0_CDIVR_ADDR,m,v,HWIO_GCC_PLL0_CDIVR_IN)
#define HWIO_GCC_PLL0_CDIVR_CLK_DIV_BMSK                                                                0x3
#define HWIO_GCC_PLL0_CDIVR_CLK_DIV_SHFT                                                                0x0

#define HWIO_GCC_PLL1_CDIVR_ADDR                                                                 (GCC_CLK_CTL_REG_REG_BASE      + 0x00001114)
#define HWIO_GCC_PLL1_CDIVR_OFFS                                                                 (GCC_CLK_CTL_REG_REG_BASE_OFFS + 0x00001114)
#define HWIO_GCC_PLL1_CDIVR_RMSK                                                                        0x3
#define HWIO_GCC_PLL1_CDIVR_IN          \
        in_dword_masked(HWIO_GCC_PLL1_CDIVR_ADDR, HWIO_GCC_PLL1_CDIVR_RMSK)
#define HWIO_GCC_PLL1_CDIVR_INM(m)      \
        in_dword_masked(HWIO_GCC_PLL1_CDIVR_ADDR, m)
#define HWIO_GCC_PLL1_CDIVR_OUT(v)      \
        out_dword(HWIO_GCC_PLL1_CDIVR_ADDR,v)
#define HWIO_GCC_PLL1_CDIVR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_GCC_PLL1_CDIVR_ADDR,m,v,HWIO_GCC_PLL1_CDIVR_IN)
#define HWIO_GCC_PLL1_CDIVR_CLK_DIV_BMSK                                                                0x3
#define HWIO_GCC_PLL1_CDIVR_CLK_DIV_SHFT                                                                0x0


#endif /* __CLOCKLITEHWIO_H__ */
