// Module Purpose:
//		Gerador de sincronismo VGA
// -----------------------------------------------------------------------------
// Entradas: 
// 	clock: clock do sistema
// -----------------------------------------------------------------------------					
// Saidas:
// 	hsync: sinal de sincronismo horizontal
// 	vsync: sinal de sincronismo vertical
// 	activevideo: sinal de exibição na tela
// 	x: contador de pixel horizontal
// 	y: contador de pixel vertical
// -----------------------------------------------------------------------------
`timescale 1ns / 1ps
`default_nettype none
`include "Display640x480.svh"

module vgasynctimer (
	input  wire  clock, 
	output wire hsync,
	output wire vsync,
	output wire activevideo,
	output wire [`xbits-1:0] x,
	output wire [`ybits-1:0] y
);

	// As linhas abaixo possibilitam contar a cada 2 ciclos de clock
	// Isso acontece porque, dependendo da resolução escolhida, você pode
	//   precisar contar a 50 MHz ou 25 MHz. Neste roteiro consideramos a  
	//   resolução 640x480 a qual utiliza o clock de 25 MHz.

	logic clock_count = 0;

	always_ff @(posedge clock) begin : proc_clock_count
		clock_count <= clock_count + 1'b1;
	end
	
	wire Every2ndTick;

	assign Every2ndTick = (clock_count == 1'b1);

	// Esta parte instancia um xy-counter usando o contador de clock adequado 
	// xycounter #(`WholeLine, `WholeFrame) xy (clock, 1'b1, x, y); // Conta em 50 MHz
	xycounter #(`WholeLine, `WholeFrame) xy (clock, Every2ndTick, x, y); // Conta em 25 MHz
   
   assign activevideo 		= (x <= `hVisible) && (y <= `vVisible) ? 1'b1 : 1'b0;
   assign hsync 			= (x < `hSyncEnd + 1) && (x > `hSyncStart - 1) ? 1'b0 : 1'b1;;
   assign vsync 			= (y < `vSyncEnd + 1) && (y > `vSyncStart - 1) ? 1'b0 : 1'b1;

   
endmodule
