read_verilog ../top_dff.v
proc
synth -top top
abc9 -lut 5
abc9 -lut 5
