\doxysection{Estructura de datos}
Lista de estructuras con una breve descripción\+:\begin{DoxyCompactList}
\item\contentsline{section}{\mbox{\hyperlink{union____gpio__ctrl__t}{\+\_\+\+\_\+gpio\+\_\+ctrl\+\_\+t}} \\*Union de los registros GPIO\+\_\+\+CTRL de 32 bits. Contiene los 6 campos de bits de los registros }{\pageref{union____gpio__ctrl__t}}{}
\item\contentsline{section}{\mbox{\hyperlink{union____gpio__status__t}{\+\_\+\+\_\+gpio\+\_\+status\+\_\+t}} \\*Union de los registros GPIO\+\_\+\+STATUS de 32 bits. Contiene los 9 campos de bits de los registros }{\pageref{union____gpio__status__t}}{}
\item\contentsline{section}{\mbox{\hyperlink{union____int0__t}{\+\_\+\+\_\+int0\+\_\+t}} \\*Union de los registros que contienen INTR0, INTE0, INTF0 e INTS0. Contiene los 32 campos de bits de los registros }{\pageref{union____int0__t}}{}
\item\contentsline{section}{\mbox{\hyperlink{union____int1__t}{\+\_\+\+\_\+int1\+\_\+t}} \\*Union de los registros que contienen INTR1, INTE1, INTF1 e INTS1. Contiene los 32 campos de bits de los registros }{\pageref{union____int1__t}}{}
\item\contentsline{section}{\mbox{\hyperlink{union____int2__t}{\+\_\+\+\_\+int2\+\_\+t}} \\*Union de los registros que contienen INTR2, INTE2, INTF2 e INTS2. Contiene los 32 campos de bits de los registros }{\pageref{union____int2__t}}{}
\item\contentsline{section}{\mbox{\hyperlink{union____int3__t}{\+\_\+\+\_\+int3\+\_\+t}} \\*Union de los registros que contienen INTR3, INTE3, INTF3 e INTS3. Contiene los 32 campos de bits de los registros }{\pageref{union____int3__t}}{}
\item\contentsline{section}{\mbox{\hyperlink{struct____iobank0__t}{\+\_\+\+\_\+iobank0\+\_\+t}} \\*Estructura del módulo IOBANK0, contiene 99 registros de 32 bits cada uno }{\pageref{struct____iobank0__t}}{}
\end{DoxyCompactList}
