CTSTL,VAR_0
RXTL_DEFAULT,VAR_1
TXTL_DEFAULT,VAR_2
UCR1,VAR_3
UCR1_RRDYEN,VAR_4
UCR1_RTSDEN,VAR_5
UCR1_UARTEN,VAR_6
UCR2,VAR_7
UCR2_ATEN,VAR_8
UCR2_IRTS,VAR_9
UCR2_RTSEN,VAR_10
UCR2_RXEN,VAR_11
UCR2_SRST,VAR_12
UCR2_TXEN,VAR_13
UCR3,VAR_14
UCR3_DCD,VAR_15
UCR3_DTRDEN,VAR_16
UCR3_RI,VAR_17
UCR4,VAR_18
UCR4_CTSTL_MASK,VAR_19
UCR4_CTSTL_SHF,VAR_20
UCR4_DREN,VAR_21
UCR4_OREN,VAR_22
USR1,VAR_23
USR1_DTRD,VAR_24
USR1_RTSD,VAR_25
USR2,VAR_26
USR2_ORE,VAR_27
clk_disable_unprepare,FUNC_0
clk_prepare_enable,FUNC_1
imx_uart_dma_init,FUNC_2
imx_uart_enable_dma,FUNC_3
imx_uart_enable_ms,FUNC_4
imx_uart_is_imx1,FUNC_5
imx_uart_readl,FUNC_6
imx_uart_setup_ufcr,FUNC_7
imx_uart_start_rx_dma,FUNC_8
imx_uart_writel,FUNC_9
spin_lock_irqsave,FUNC_10
spin_unlock_irqrestore,FUNC_11
uart_console,FUNC_12
udelay,FUNC_13
imx_uart_startup,FUNC_14
port,VAR_28
sport,VAR_29
retval,VAR_30
i,VAR_31
flags,VAR_32
dma_is_inited,VAR_33
ucr1,VAR_34
ucr2,VAR_35
ucr4,VAR_36
ucr3,VAR_37
