TimeQuest Timing Analyzer report for DSP
Mon Apr 16 08:55:02 2018
Quartus II 64-Bit Version 15.0.1 Build 150 06/03/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 29. Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Slow 1200mV 0C Model Metastability Summary
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 43. Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Fast 1200mV 0C Model Metastability Summary
 51. Multicorner Timing Analysis Summary
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Board Trace Model Assignments
 57. Input Transition Times
 58. Signal Integrity Metrics (Slow 1200mv 0c Model)
 59. Signal Integrity Metrics (Slow 1200mv 85c Model)
 60. Signal Integrity Metrics (Fast 1200mv 0c Model)
 61. Setup Transfers
 62. Hold Transfers
 63. Report TCCS
 64. Report RSKM
 65. Unconstrained Paths
 66. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.1 Build 150 06/03/2015 SJ Web Edition ;
; Revision Name      ; DSP                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; DSP.sdc       ; OK     ; Mon Apr 16 08:55:00 2018 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; CLOCK_50                                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { CLOCK_50 }                                         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 488.281 ; 2.05 MHz  ; 0.000 ; 244.140 ; 50.00      ; 3125      ; 128         ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst|altpll_component|auto_generated|pll1|inclk[0] ; { inst|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 272.26 MHz ; 272.26 MHz      ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 484.608 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.357 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.747   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.886 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                  ;
+---------+------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 484.608 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.585      ;
; 484.608 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.585      ;
; 484.608 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.585      ;
; 484.608 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.585      ;
; 484.608 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.585      ;
; 484.608 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.585      ;
; 484.608 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.585      ;
; 484.608 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.585      ;
; 484.669 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.524      ;
; 484.669 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.524      ;
; 484.669 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.524      ;
; 484.669 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.524      ;
; 484.669 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.524      ;
; 484.669 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.524      ;
; 484.669 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.524      ;
; 484.669 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.524      ;
; 484.741 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.452      ;
; 484.741 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.452      ;
; 484.741 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.452      ;
; 484.741 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.452      ;
; 484.741 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.452      ;
; 484.741 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.452      ;
; 484.741 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.452      ;
; 484.741 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.452      ;
; 484.788 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.405      ;
; 484.788 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.405      ;
; 484.788 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.405      ;
; 484.788 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.405      ;
; 484.788 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.405      ;
; 484.788 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.405      ;
; 484.788 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.405      ;
; 484.788 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.405      ;
; 484.804 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.389      ;
; 484.804 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.389      ;
; 484.804 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.389      ;
; 484.804 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.389      ;
; 484.804 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.389      ;
; 484.804 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.389      ;
; 484.804 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.389      ;
; 484.804 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.389      ;
; 484.825 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.368      ;
; 484.825 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.368      ;
; 484.825 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.368      ;
; 484.825 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.368      ;
; 484.825 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.368      ;
; 484.825 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.368      ;
; 484.825 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.368      ;
; 484.825 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.368      ;
; 485.025 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.168      ;
; 485.025 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.168      ;
; 485.025 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.168      ;
; 485.025 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.168      ;
; 485.025 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.168      ;
; 485.025 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.168      ;
; 485.025 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.168      ;
; 485.025 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.168      ;
; 485.190 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.003      ;
; 485.190 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.003      ;
; 485.190 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.003      ;
; 485.190 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.003      ;
; 485.190 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.003      ;
; 485.190 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.003      ;
; 485.190 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.003      ;
; 485.190 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 3.003      ;
; 485.397 ; ADC:inst2|cnt[4] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.796      ;
; 485.429 ; ADC:inst2|cnt[3] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.764      ;
; 485.442 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.751      ;
; 485.442 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.751      ;
; 485.442 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.751      ;
; 485.442 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.751      ;
; 485.442 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.751      ;
; 485.442 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.751      ;
; 485.442 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.751      ;
; 485.442 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.751      ;
; 485.489 ; ADC:inst2|cnt[8] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.704      ;
; 485.536 ; ADC:inst2|cnt[6] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.657      ;
; 485.602 ; ADC:inst2|cnt[2] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.591      ;
; 485.625 ; ADC:inst2|cnt[3] ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.588      ;
; 485.637 ; ADC:inst2|cnt[4] ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.576      ;
; 485.684 ; ADC:inst2|cnt[0] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.509      ;
; 485.722 ; ADC:inst2|cnt[1] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.491      ;
; 485.726 ; ADC:inst2|cnt[3] ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.487      ;
; 485.738 ; ADC:inst2|cnt[4] ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.475      ;
; 485.773 ; ADC:inst2|cnt[7] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.420      ;
; 485.790 ; ADC:inst2|cnt[0] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.423      ;
; 485.798 ; ADC:inst2|cnt[2] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.415      ;
; 485.846 ; ADC:inst2|cnt[3] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.367      ;
; 485.885 ; ADC:inst2|cnt[2] ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.328      ;
; 485.945 ; ADC:inst2|cnt[5] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.268      ;
; 485.962 ; ADC:inst2|cnt[1] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.231      ;
; 485.986 ; ADC:inst2|cnt[2] ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.227      ;
; 486.036 ; ADC:inst2|cnt[4] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.177      ;
; 486.072 ; ADC:inst2|cnt[7] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.141      ;
; 486.167 ; ADC:inst2|cnt[6] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 2.046      ;
; 486.181 ; ADC:inst2|cnt[5] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.083     ; 2.012      ;
; 486.442 ; ADC:inst2|cnt[0] ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 1.771      ;
; 486.446 ; ADC:inst2|cnt[2] ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 1.767      ;
; 486.447 ; ADC:inst2|cnt[1] ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 1.766      ;
; 486.453 ; ADC:inst2|cnt[1] ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 1.760      ;
; 486.515 ; ADC:inst2|cnt[0] ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.063     ; 1.698      ;
+---------+------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                     ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.357 ; ADC:inst2|cnt[8]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.392 ; ADC:inst2|shftreg[3] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.611      ;
; 0.394 ; ADC:inst2|shftreg[5] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; ADC:inst2|shftreg[0] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; ADC:inst2|shftreg[2] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.614      ;
; 0.396 ; ADC:inst2|cnt[7]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.616      ;
; 0.521 ; ADC:inst2|cnt[0]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.741      ;
; 0.531 ; ADC:inst2|shftreg[5] ; inst3[5]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.749      ;
; 0.533 ; ADC:inst2|shftreg[2] ; inst3[2]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.751      ;
; 0.536 ; ADC:inst2|shftreg[3] ; inst3[3]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.754      ;
; 0.536 ; ADC:inst2|shftreg[1] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.755      ;
; 0.537 ; ADC:inst2|shftreg[7] ; inst3[7]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.755      ;
; 0.537 ; ADC:inst2|shftreg[6] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.756      ;
; 0.537 ; ADC:inst2|shftreg[4] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.756      ;
; 0.553 ; ADC:inst2|shftreg[0] ; inst3[0]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.771      ;
; 0.556 ; ADC:inst2|shftreg[6] ; inst3[6]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.774      ;
; 0.573 ; ADC:inst2|cnt[6]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.793      ;
; 0.574 ; ADC:inst2|cnt[7]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.794      ;
; 0.576 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[3]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.796      ;
; 0.577 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.797      ;
; 0.581 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[1]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.801      ;
; 0.587 ; ADC:inst2|cnt[5]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.807      ;
; 0.613 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.833      ;
; 0.626 ; ADC:inst2|cnt[8]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.846      ;
; 0.701 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[2]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.921      ;
; 0.701 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.921      ;
; 0.707 ; ADC:inst2|shftreg[1] ; inst3[1]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.925      ;
; 0.749 ; ADC:inst2|shftreg[4] ; inst3[4]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.967      ;
; 0.791 ; ADC:inst2|cnt[6]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.011      ;
; 0.814 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.034      ;
; 0.817 ; ADC:inst2|cnt[1]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.037      ;
; 0.839 ; ADC:inst2|cnt[7]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.059      ;
; 0.851 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.071      ;
; 0.856 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[2]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.076      ;
; 0.860 ; ADC:inst2|cnt[6]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.080      ;
; 0.861 ; ADC:inst2|cnt[5]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.081      ;
; 0.865 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.085      ;
; 0.867 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.087      ;
; 0.880 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[1]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.100      ;
; 0.882 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[2]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.102      ;
; 0.884 ; ADC:inst2|cnt[5]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.104      ;
; 0.885 ; ADC:inst2|cnt[1]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.105      ;
; 0.910 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.130      ;
; 0.960 ; ADC:inst2|cnt[0]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.180      ;
; 0.961 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.181      ;
; 0.963 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.183      ;
; 0.966 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[3]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.186      ;
; 0.968 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.188      ;
; 0.971 ; ADC:inst2|cnt[5]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.191      ;
; 0.977 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.197      ;
; 0.989 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[3]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.209      ;
; 0.991 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.211      ;
; 0.992 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[3]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.212      ;
; 0.994 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.214      ;
; 0.998 ; ADC:inst2|cnt[5]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.218      ;
; 0.999 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.219      ;
; 1.058 ; ADC:inst2|smpl_rdy   ; inst3[7]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; ADC:inst2|smpl_rdy   ; inst3[6]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; ADC:inst2|smpl_rdy   ; inst3[5]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; ADC:inst2|smpl_rdy   ; inst3[4]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; ADC:inst2|smpl_rdy   ; inst3[3]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; ADC:inst2|smpl_rdy   ; inst3[2]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; ADC:inst2|smpl_rdy   ; inst3[1]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.276      ;
; 1.058 ; ADC:inst2|smpl_rdy   ; inst3[0]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.276      ;
; 1.066 ; ADC:inst2|cnt[5]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.286      ;
; 1.073 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.293      ;
; 1.078 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.298      ;
; 1.080 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.300      ;
; 1.086 ; ADC:inst2|cnt[7]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.306      ;
; 1.089 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.309      ;
; 1.091 ; ADC:inst2|cnt[6]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.311      ;
; 1.098 ; ADC:inst2|cnt[8]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.318      ;
; 1.101 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.321      ;
; 1.103 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.323      ;
; 1.104 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.324      ;
; 1.106 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.326      ;
; 1.159 ; ADC:inst2|cnt[6]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.379      ;
; 1.190 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.410      ;
; 1.213 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.433      ;
; 1.216 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 1.436      ;
; 1.627 ; ADC:inst2|cnt[5]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.858      ;
; 1.810 ; ADC:inst2|cnt[2]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.030      ;
; 1.841 ; ADC:inst2|cnt[1]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.072      ;
; 1.878 ; ADC:inst2|cnt[2]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.098      ;
; 2.040 ; ADC:inst2|cnt[4]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.260      ;
; 2.053 ; ADC:inst2|cnt[7]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.284      ;
; 2.075 ; ADC:inst2|cnt[3]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.295      ;
; 2.108 ; ADC:inst2|cnt[4]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.328      ;
; 2.143 ; ADC:inst2|cnt[3]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 2.363      ;
; 2.146 ; ADC:inst2|cnt[0]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.377      ;
; 2.230 ; ADC:inst2|cnt[2]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.461      ;
; 2.305 ; ADC:inst2|cnt[6]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.536      ;
; 2.312 ; ADC:inst2|cnt[8]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.543      ;
; 2.400 ; ADC:inst2|cnt[3]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.631      ;
; 2.440 ; ADC:inst2|cnt[4]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.671      ;
; 2.457 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.688      ;
; 2.457 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.688      ;
; 2.457 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.688      ;
; 2.457 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.688      ;
; 2.457 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.688      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.747  ; 9.747        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.771  ; 9.771        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.228 ; 10.228       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.252 ; 10.252       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.253 ; 10.253       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                       ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                 ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[0]                                                   ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[1]                                                   ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[2]                                                   ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[3]                                                   ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[4]                                                   ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[5]                                                   ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[6]                                                   ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[7]                                                   ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|smpl_rdy                                                     ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[0]                                                               ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[1]                                                               ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[2]                                                               ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[3]                                                               ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[4]                                                               ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[5]                                                               ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[6]                                                               ;
; 243.886 ; 244.102      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[7]                                                               ;
; 243.888 ; 244.104      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_CS_N                                                     ;
; 243.888 ; 244.104      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_sclk                                                     ;
; 243.888 ; 244.104      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[0]                                                       ;
; 243.888 ; 244.104      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[1]                                                       ;
; 243.888 ; 244.104      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[2]                                                       ;
; 243.888 ; 244.104      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[3]                                                       ;
; 243.888 ; 244.104      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[4]                                                       ;
; 243.888 ; 244.104      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[5]                                                       ;
; 243.888 ; 244.104      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[6]                                                       ;
; 243.888 ; 244.104      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[7]                                                       ;
; 243.888 ; 244.104      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[8]                                                       ;
; 243.993 ; 244.177      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_CS_N                                                     ;
; 243.993 ; 244.177      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_sclk                                                     ;
; 243.993 ; 244.177      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[0]                                                       ;
; 243.993 ; 244.177      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[1]                                                       ;
; 243.993 ; 244.177      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[2]                                                       ;
; 243.993 ; 244.177      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[3]                                                       ;
; 243.993 ; 244.177      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[4]                                                       ;
; 243.993 ; 244.177      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[5]                                                       ;
; 243.993 ; 244.177      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[6]                                                       ;
; 243.993 ; 244.177      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[7]                                                       ;
; 243.993 ; 244.177      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[8]                                                       ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[0]                                                   ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[1]                                                   ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[2]                                                   ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[3]                                                   ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[4]                                                   ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[5]                                                   ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[6]                                                   ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[7]                                                   ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|smpl_rdy                                                     ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[0]                                                               ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[1]                                                               ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[2]                                                               ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[3]                                                               ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[4]                                                               ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[5]                                                               ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[6]                                                               ;
; 243.994 ; 244.178      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[7]                                                               ;
; 244.122 ; 244.122      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 244.122 ; 244.122      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[0]|clk                                                   ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[1]|clk                                                   ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[2]|clk                                                   ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[3]|clk                                                   ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[4]|clk                                                   ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[5]|clk                                                   ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[6]|clk                                                   ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[7]|clk                                                   ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|smpl_rdy|clk                                                     ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[0]|clk                                                           ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[1]|clk                                                           ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[2]|clk                                                           ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[3]|clk                                                           ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[4]|clk                                                           ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[5]|clk                                                           ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[6]|clk                                                           ;
; 244.125 ; 244.125      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[7]|clk                                                           ;
; 244.126 ; 244.126      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|ADC_CS_N|clk                                                     ;
; 244.126 ; 244.126      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|ADC_sclk|clk                                                     ;
; 244.126 ; 244.126      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[0]|clk                                                       ;
; 244.126 ; 244.126      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[1]|clk                                                       ;
; 244.126 ; 244.126      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[2]|clk                                                       ;
; 244.126 ; 244.126      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[3]|clk                                                       ;
; 244.126 ; 244.126      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[4]|clk                                                       ;
; 244.126 ; 244.126      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[5]|clk                                                       ;
; 244.126 ; 244.126      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[6]|clk                                                       ;
; 244.126 ; 244.126      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[7]|clk                                                       ;
; 244.126 ; 244.126      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[8]|clk                                                       ;
; 244.153 ; 244.153      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|ADC_CS_N|clk                                                     ;
; 244.153 ; 244.153      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|ADC_sclk|clk                                                     ;
; 244.153 ; 244.153      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[0]|clk                                                       ;
; 244.153 ; 244.153      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[1]|clk                                                       ;
; 244.153 ; 244.153      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[2]|clk                                                       ;
; 244.153 ; 244.153      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[3]|clk                                                       ;
; 244.153 ; 244.153      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[4]|clk                                                       ;
; 244.153 ; 244.153      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[5]|clk                                                       ;
; 244.153 ; 244.153      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[6]|clk                                                       ;
; 244.153 ; 244.153      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[7]|clk                                                       ;
; 244.153 ; 244.153      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[8]|clk                                                       ;
; 244.155 ; 244.155      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[0]|clk                                                   ;
; 244.155 ; 244.155      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[1]|clk                                                   ;
; 244.155 ; 244.155      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[2]|clk                                                   ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.002 ; 2.208 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.390 ; -1.587 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; GPIO_D5   ; CLOCK_50   ; 4.484 ; 4.565 ; Rise       ; CLOCK_50                                         ;
; GPIO_D5   ; CLOCK_50   ; 4.484 ; 4.565 ; Fall       ; CLOCK_50                                         ;
; ADC_CS_N  ; CLOCK_50   ; 3.870 ; 3.840 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.406 ; 4.413 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.559 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 5.404 ; 5.553 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 7.311 ; 7.089 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.759 ; 4.760 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 5.807 ; 5.695 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.656 ; 5.593 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 5.044 ; 5.006 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 4.347 ; 4.319 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 6.473 ; 6.259 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 4.039 ; 4.009 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 7.311 ; 7.089 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.458 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; GPIO_D5   ; CLOCK_50   ; 4.350 ; 4.434 ; Rise       ; CLOCK_50                                         ;
; GPIO_D5   ; CLOCK_50   ; 4.350 ; 4.434 ; Fall       ; CLOCK_50                                         ;
; ADC_CS_N  ; CLOCK_50   ; 3.356 ; 3.324 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.871 ; 3.874 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.108 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.833 ; 4.973 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 3.517 ; 3.485 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.211 ; 4.208 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 5.217 ; 5.105 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.072 ; 5.007 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.484 ; 4.444 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 3.818 ; 3.788 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.935 ; 5.715 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.517 ; 3.485 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.739 ; 6.512 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.008 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 303.77 MHz ; 303.77 MHz      ; inst|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 484.989 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.312 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.709   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.884 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+---------+------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 484.989 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.213      ;
; 484.989 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.213      ;
; 484.989 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.213      ;
; 484.989 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.213      ;
; 484.989 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.213      ;
; 484.989 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.213      ;
; 484.989 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.213      ;
; 484.989 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.213      ;
; 485.014 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.188      ;
; 485.014 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.188      ;
; 485.014 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.188      ;
; 485.014 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.188      ;
; 485.014 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.188      ;
; 485.014 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.188      ;
; 485.014 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.188      ;
; 485.014 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.188      ;
; 485.031 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.171      ;
; 485.031 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.171      ;
; 485.031 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.171      ;
; 485.031 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.171      ;
; 485.031 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.171      ;
; 485.031 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.171      ;
; 485.031 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.171      ;
; 485.031 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.171      ;
; 485.070 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.132      ;
; 485.070 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.132      ;
; 485.070 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.132      ;
; 485.070 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.132      ;
; 485.070 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.132      ;
; 485.070 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.132      ;
; 485.070 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.132      ;
; 485.070 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.132      ;
; 485.132 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.070      ;
; 485.132 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.070      ;
; 485.132 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.070      ;
; 485.132 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.070      ;
; 485.132 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.070      ;
; 485.132 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.070      ;
; 485.132 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.070      ;
; 485.132 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.070      ;
; 485.161 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.041      ;
; 485.161 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.041      ;
; 485.161 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.041      ;
; 485.161 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.041      ;
; 485.161 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.041      ;
; 485.161 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.041      ;
; 485.161 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.041      ;
; 485.161 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 3.041      ;
; 485.280 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.922      ;
; 485.280 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.922      ;
; 485.280 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.922      ;
; 485.280 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.922      ;
; 485.280 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.922      ;
; 485.280 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.922      ;
; 485.280 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.922      ;
; 485.280 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.922      ;
; 485.491 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.711      ;
; 485.491 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.711      ;
; 485.491 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.711      ;
; 485.491 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.711      ;
; 485.491 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.711      ;
; 485.491 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.711      ;
; 485.491 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.711      ;
; 485.491 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.711      ;
; 485.637 ; ADC:inst2|cnt[4] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.565      ;
; 485.666 ; ADC:inst2|cnt[3] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.536      ;
; 485.711 ; ADC:inst2|cnt[8] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.491      ;
; 485.724 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.478      ;
; 485.724 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.478      ;
; 485.724 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.478      ;
; 485.724 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.478      ;
; 485.724 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.478      ;
; 485.724 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.478      ;
; 485.724 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.478      ;
; 485.724 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.478      ;
; 485.750 ; ADC:inst2|cnt[6] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.452      ;
; 485.823 ; ADC:inst2|cnt[2] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.379      ;
; 485.910 ; ADC:inst2|cnt[3] ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 2.311      ;
; 485.915 ; ADC:inst2|cnt[0] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.287      ;
; 485.921 ; ADC:inst2|cnt[4] ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 2.300      ;
; 485.960 ; ADC:inst2|cnt[7] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.242      ;
; 485.990 ; ADC:inst2|cnt[3] ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 2.231      ;
; 486.001 ; ADC:inst2|cnt[4] ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 2.220      ;
; 486.029 ; ADC:inst2|cnt[1] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 2.192      ;
; 486.087 ; ADC:inst2|cnt[0] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 2.134      ;
; 486.088 ; ADC:inst2|cnt[2] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 2.133      ;
; 486.134 ; ADC:inst2|cnt[3] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 2.087      ;
; 486.139 ; ADC:inst2|cnt[2] ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 2.082      ;
; 486.190 ; ADC:inst2|cnt[1] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 2.012      ;
; 486.219 ; ADC:inst2|cnt[2] ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 2.002      ;
; 486.219 ; ADC:inst2|cnt[5] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 2.002      ;
; 486.293 ; ADC:inst2|cnt[4] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 1.928      ;
; 486.329 ; ADC:inst2|cnt[7] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 1.892      ;
; 486.390 ; ADC:inst2|cnt[5] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.074     ; 1.812      ;
; 486.409 ; ADC:inst2|cnt[6] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 1.812      ;
; 486.640 ; ADC:inst2|cnt[2] ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 1.581      ;
; 486.656 ; ADC:inst2|cnt[0] ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 1.565      ;
; 486.661 ; ADC:inst2|cnt[1] ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 1.560      ;
; 486.679 ; ADC:inst2|cnt[1] ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 1.542      ;
; 486.719 ; ADC:inst2|cnt[0] ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.055     ; 1.502      ;
+---------+------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.312 ; ADC:inst2|cnt[8]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.355 ; ADC:inst2|shftreg[3] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.554      ;
; 0.357 ; ADC:inst2|cnt[7]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; ADC:inst2|shftreg[5] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; ADC:inst2|shftreg[0] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.557      ;
; 0.359 ; ADC:inst2|shftreg[2] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.558      ;
; 0.468 ; ADC:inst2|cnt[0]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.667      ;
; 0.483 ; ADC:inst2|shftreg[1] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.682      ;
; 0.484 ; ADC:inst2|shftreg[6] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.683      ;
; 0.484 ; ADC:inst2|shftreg[4] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.683      ;
; 0.492 ; ADC:inst2|shftreg[5] ; inst3[5]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.690      ;
; 0.494 ; ADC:inst2|shftreg[7] ; inst3[7]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.692      ;
; 0.494 ; ADC:inst2|shftreg[2] ; inst3[2]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.692      ;
; 0.496 ; ADC:inst2|shftreg[3] ; inst3[3]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.694      ;
; 0.510 ; ADC:inst2|shftreg[0] ; inst3[0]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.708      ;
; 0.513 ; ADC:inst2|shftreg[6] ; inst3[6]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.516 ; ADC:inst2|cnt[7]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; ADC:inst2|cnt[6]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[3]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.717      ;
; 0.520 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.719      ;
; 0.522 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[1]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.721      ;
; 0.526 ; ADC:inst2|cnt[5]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.725      ;
; 0.548 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.747      ;
; 0.564 ; ADC:inst2|cnt[8]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.763      ;
; 0.633 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.832      ;
; 0.643 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[2]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.842      ;
; 0.651 ; ADC:inst2|shftreg[1] ; inst3[1]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.849      ;
; 0.687 ; ADC:inst2|shftreg[4] ; inst3[4]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.885      ;
; 0.720 ; ADC:inst2|cnt[6]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.919      ;
; 0.730 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.929      ;
; 0.743 ; ADC:inst2|cnt[1]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.942      ;
; 0.750 ; ADC:inst2|cnt[7]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.949      ;
; 0.762 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.961      ;
; 0.766 ; ADC:inst2|cnt[6]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[2]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.965      ;
; 0.769 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.968      ;
; 0.771 ; ADC:inst2|cnt[5]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.970      ;
; 0.776 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.975      ;
; 0.781 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[1]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.980      ;
; 0.788 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[2]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.987      ;
; 0.791 ; ADC:inst2|cnt[5]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.990      ;
; 0.800 ; ADC:inst2|cnt[1]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.999      ;
; 0.816 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.015      ;
; 0.851 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.050      ;
; 0.855 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[3]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.054      ;
; 0.858 ; ADC:inst2|cnt[0]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.057      ;
; 0.858 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.057      ;
; 0.860 ; ADC:inst2|cnt[5]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.059      ;
; 0.862 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.061      ;
; 0.865 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.064      ;
; 0.877 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[3]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.076      ;
; 0.884 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.083      ;
; 0.892 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[3]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.091      ;
; 0.899 ; ADC:inst2|cnt[5]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.098      ;
; 0.899 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.098      ;
; 0.909 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.108      ;
; 0.947 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.146      ;
; 0.951 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.150      ;
; 0.956 ; ADC:inst2|cnt[5]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.155      ;
; 0.958 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.157      ;
; 0.962 ; ADC:inst2|smpl_rdy   ; inst3[7]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.160      ;
; 0.962 ; ADC:inst2|smpl_rdy   ; inst3[6]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.160      ;
; 0.962 ; ADC:inst2|smpl_rdy   ; inst3[5]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.160      ;
; 0.962 ; ADC:inst2|smpl_rdy   ; inst3[4]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.160      ;
; 0.962 ; ADC:inst2|smpl_rdy   ; inst3[3]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.160      ;
; 0.962 ; ADC:inst2|smpl_rdy   ; inst3[2]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.160      ;
; 0.962 ; ADC:inst2|smpl_rdy   ; inst3[1]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.160      ;
; 0.962 ; ADC:inst2|smpl_rdy   ; inst3[0]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.160      ;
; 0.970 ; ADC:inst2|cnt[7]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.169      ;
; 0.973 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.172      ;
; 0.973 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.172      ;
; 0.980 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.179      ;
; 0.983 ; ADC:inst2|cnt[8]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.182      ;
; 0.987 ; ADC:inst2|cnt[6]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.186      ;
; 0.988 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.187      ;
; 0.995 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.194      ;
; 1.047 ; ADC:inst2|cnt[6]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.246      ;
; 1.047 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.246      ;
; 1.069 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.268      ;
; 1.084 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.283      ;
; 1.492 ; ADC:inst2|cnt[5]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.700      ;
; 1.647 ; ADC:inst2|cnt[2]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.846      ;
; 1.704 ; ADC:inst2|cnt[2]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.903      ;
; 1.711 ; ADC:inst2|cnt[1]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.919      ;
; 1.829 ; ADC:inst2|cnt[7]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.037      ;
; 1.860 ; ADC:inst2|cnt[4]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.059      ;
; 1.877 ; ADC:inst2|cnt[3]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.076      ;
; 1.917 ; ADC:inst2|cnt[4]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.116      ;
; 1.934 ; ADC:inst2|cnt[3]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 2.133      ;
; 1.935 ; ADC:inst2|cnt[0]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.143      ;
; 2.008 ; ADC:inst2|cnt[2]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.216      ;
; 2.062 ; ADC:inst2|cnt[8]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.270      ;
; 2.066 ; ADC:inst2|cnt[6]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.274      ;
; 2.153 ; ADC:inst2|cnt[3]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.361      ;
; 2.171 ; ADC:inst2|cnt[4]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.379      ;
; 2.257 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.465      ;
; 2.257 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.465      ;
; 2.257 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.465      ;
; 2.257 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.465      ;
; 2.257 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 2.465      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.709  ; 9.709        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.774  ; 9.774        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.225 ; 10.225       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.288 ; 10.288       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                 ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_CS_N                                                     ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_sclk                                                     ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[0]                                                       ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[1]                                                       ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[2]                                                       ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[3]                                                       ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[4]                                                       ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[5]                                                       ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[6]                                                       ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[7]                                                       ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[8]                                                       ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[0]                                                   ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[1]                                                   ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[2]                                                   ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[3]                                                   ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[4]                                                   ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[5]                                                   ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[6]                                                   ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[7]                                                   ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|smpl_rdy                                                     ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[0]                                                               ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[1]                                                               ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[2]                                                               ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[3]                                                               ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[4]                                                               ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[5]                                                               ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[6]                                                               ;
; 243.884 ; 244.100      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[7]                                                               ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_CS_N                                                     ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_sclk                                                     ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[0]                                                       ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[1]                                                       ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[2]                                                       ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[3]                                                       ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[4]                                                       ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[5]                                                       ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[6]                                                       ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[7]                                                       ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[8]                                                       ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[0]                                                   ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[1]                                                   ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[2]                                                   ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[3]                                                   ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[4]                                                   ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[5]                                                   ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[6]                                                   ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[7]                                                   ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|smpl_rdy                                                     ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[0]                                                               ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[1]                                                               ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[2]                                                               ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[3]                                                               ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[4]                                                               ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[5]                                                               ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[6]                                                               ;
; 243.996 ; 244.180      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[7]                                                               ;
; 244.121 ; 244.121      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 244.121 ; 244.121      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|ADC_CS_N|clk                                                     ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|ADC_sclk|clk                                                     ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[0]|clk                                                       ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[1]|clk                                                       ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[2]|clk                                                       ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[3]|clk                                                       ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[4]|clk                                                       ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[5]|clk                                                       ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[6]|clk                                                       ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[7]|clk                                                       ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[8]|clk                                                       ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[0]|clk                                                   ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[1]|clk                                                   ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[2]|clk                                                   ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[3]|clk                                                   ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[4]|clk                                                   ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[5]|clk                                                   ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[6]|clk                                                   ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[7]|clk                                                   ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|smpl_rdy|clk                                                     ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[0]|clk                                                           ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[1]|clk                                                           ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[2]|clk                                                           ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[3]|clk                                                           ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[4]|clk                                                           ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[5]|clk                                                           ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[6]|clk                                                           ;
; 244.124 ; 244.124      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[7]|clk                                                           ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|ADC_CS_N|clk                                                     ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|ADC_sclk|clk                                                     ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[0]|clk                                                       ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[1]|clk                                                       ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[2]|clk                                                       ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[3]|clk                                                       ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[4]|clk                                                       ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[5]|clk                                                       ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[6]|clk                                                       ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[7]|clk                                                       ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[8]|clk                                                       ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[0]|clk                                                   ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[1]|clk                                                   ;
; 244.156 ; 244.156      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[2]|clk                                                   ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 1.761 ; 1.998 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -1.213 ; -1.445 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; GPIO_D5   ; CLOCK_50   ; 4.042 ; 4.174 ; Rise       ; CLOCK_50                                         ;
; GPIO_D5   ; CLOCK_50   ; 4.042 ; 4.174 ; Fall       ; CLOCK_50                                         ;
; ADC_CS_N  ; CLOCK_50   ; 3.547 ; 3.467 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.041 ; 3.978 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.346 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.933 ; 4.942 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 6.633 ; 6.209 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.360 ; 4.314 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 5.338 ; 5.155 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.201 ; 5.047 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.628 ; 4.514 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 3.956 ; 3.845 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.847 ; 5.475 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.692 ; 3.627 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.633 ; 6.209 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.236 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; GPIO_D5   ; CLOCK_50   ; 3.910 ; 4.045 ; Rise       ; CLOCK_50                                         ;
; GPIO_D5   ; CLOCK_50   ; 3.910 ; 4.045 ; Fall       ; CLOCK_50                                         ;
; ADC_CS_N  ; CLOCK_50   ; 3.079 ; 2.999 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 3.553 ; 3.489 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.933 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 4.411 ; 4.416 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 3.216 ; 3.150 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 3.859 ; 3.812 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 4.798 ; 4.619 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 4.666 ; 4.515 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 4.116 ; 4.003 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 3.472 ; 3.363 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 5.355 ; 4.981 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 3.216 ; 3.150 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 6.110 ; 5.686 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.825 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 486.155 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; CLOCK_50                                         ; 9.416   ; 0.000         ;
; inst|altpll_component|auto_generated|pll1|clk[0] ; 243.921 ; 0.000         ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                   ;
+---------+------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 486.155 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.063      ;
; 486.155 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.063      ;
; 486.155 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.063      ;
; 486.155 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.063      ;
; 486.155 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.063      ;
; 486.155 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.063      ;
; 486.155 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.063      ;
; 486.155 ; ADC:inst2|cnt[4] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.063      ;
; 486.192 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.026      ;
; 486.192 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.026      ;
; 486.192 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.026      ;
; 486.192 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.026      ;
; 486.192 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.026      ;
; 486.192 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.026      ;
; 486.192 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.026      ;
; 486.192 ; ADC:inst2|cnt[3] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 2.026      ;
; 486.250 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.968      ;
; 486.250 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.968      ;
; 486.250 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.968      ;
; 486.250 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.968      ;
; 486.250 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.968      ;
; 486.250 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.968      ;
; 486.250 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.968      ;
; 486.250 ; ADC:inst2|cnt[1] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.968      ;
; 486.256 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.962      ;
; 486.256 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.962      ;
; 486.256 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.962      ;
; 486.256 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.962      ;
; 486.256 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.962      ;
; 486.256 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.962      ;
; 486.256 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.962      ;
; 486.256 ; ADC:inst2|cnt[8] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.962      ;
; 486.260 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.958      ;
; 486.260 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.958      ;
; 486.260 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.958      ;
; 486.260 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.958      ;
; 486.260 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.958      ;
; 486.260 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.958      ;
; 486.260 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.958      ;
; 486.260 ; ADC:inst2|cnt[2] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.958      ;
; 486.276 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.942      ;
; 486.276 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.942      ;
; 486.276 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.942      ;
; 486.276 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.942      ;
; 486.276 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.942      ;
; 486.276 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.942      ;
; 486.276 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.942      ;
; 486.276 ; ADC:inst2|cnt[6] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.942      ;
; 486.412 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.806      ;
; 486.412 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.806      ;
; 486.412 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.806      ;
; 486.412 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.806      ;
; 486.412 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.806      ;
; 486.412 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.806      ;
; 486.412 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.806      ;
; 486.412 ; ADC:inst2|cnt[7] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.806      ;
; 486.475 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.743      ;
; 486.475 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.743      ;
; 486.475 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.743      ;
; 486.475 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.743      ;
; 486.475 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.743      ;
; 486.475 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.743      ;
; 486.475 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.743      ;
; 486.475 ; ADC:inst2|cnt[5] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.743      ;
; 486.602 ; ADC:inst2|cnt[4] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.616      ;
; 486.616 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.602      ;
; 486.616 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.602      ;
; 486.616 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.602      ;
; 486.616 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.602      ;
; 486.616 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.602      ;
; 486.616 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.602      ;
; 486.616 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.602      ;
; 486.616 ; ADC:inst2|cnt[0] ; ADC:inst2|shftreg[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.602      ;
; 486.619 ; ADC:inst2|cnt[3] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.599      ;
; 486.662 ; ADC:inst2|cnt[8] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.556      ;
; 486.682 ; ADC:inst2|cnt[6] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.536      ;
; 486.726 ; ADC:inst2|cnt[2] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.492      ;
; 486.760 ; ADC:inst2|cnt[0] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.458      ;
; 486.796 ; ADC:inst2|cnt[3] ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.435      ;
; 486.802 ; ADC:inst2|cnt[4] ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.429      ;
; 486.818 ; ADC:inst2|cnt[7] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.400      ;
; 486.842 ; ADC:inst2|cnt[1] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.389      ;
; 486.855 ; ADC:inst2|cnt[3] ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.376      ;
; 486.861 ; ADC:inst2|cnt[4] ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.370      ;
; 486.877 ; ADC:inst2|cnt[0] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.354      ;
; 486.878 ; ADC:inst2|cnt[1] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.340      ;
; 486.882 ; ADC:inst2|cnt[2] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.349      ;
; 486.916 ; ADC:inst2|cnt[3] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.315      ;
; 486.943 ; ADC:inst2|cnt[2] ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.288      ;
; 486.971 ; ADC:inst2|cnt[5] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.260      ;
; 487.002 ; ADC:inst2|cnt[2] ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.229      ;
; 487.015 ; ADC:inst2|cnt[5] ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.050     ; 1.203      ;
; 487.027 ; ADC:inst2|cnt[4] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.204      ;
; 487.047 ; ADC:inst2|cnt[7] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.184      ;
; 487.101 ; ADC:inst2|cnt[6] ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 1.130      ;
; 487.248 ; ADC:inst2|cnt[1] ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 0.983      ;
; 487.252 ; ADC:inst2|cnt[1] ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 0.979      ;
; 487.256 ; ADC:inst2|cnt[0] ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 0.975      ;
; 487.268 ; ADC:inst2|cnt[2] ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 0.963      ;
; 487.287 ; ADC:inst2|cnt[0] ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 488.281      ; -0.037     ; 0.944      ;
+---------+------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.186 ; ADC:inst2|cnt[8]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.204 ; ADC:inst2|shftreg[5] ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; ADC:inst2|shftreg[3] ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; ADC:inst2|shftreg[0] ; ADC:inst2|shftreg[1] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.326      ;
; 0.206 ; ADC:inst2|shftreg[2] ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; ADC:inst2|cnt[7]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.328      ;
; 0.273 ; ADC:inst2|shftreg[7] ; inst3[7]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.393      ;
; 0.273 ; ADC:inst2|shftreg[5] ; inst3[5]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; ADC:inst2|shftreg[2] ; inst3[2]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.394      ;
; 0.277 ; ADC:inst2|shftreg[3] ; inst3[3]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.397      ;
; 0.277 ; ADC:inst2|shftreg[1] ; ADC:inst2|shftreg[2] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.398      ;
; 0.278 ; ADC:inst2|shftreg[4] ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.399      ;
; 0.279 ; ADC:inst2|shftreg[6] ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.400      ;
; 0.280 ; ADC:inst2|cnt[0]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.401      ;
; 0.283 ; ADC:inst2|shftreg[0] ; inst3[0]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.403      ;
; 0.285 ; ADC:inst2|shftreg[6] ; inst3[6]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.405      ;
; 0.306 ; ADC:inst2|cnt[6]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; ADC:inst2|cnt[7]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.428      ;
; 0.308 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[3]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.429      ;
; 0.310 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.431      ;
; 0.311 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[1]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.432      ;
; 0.314 ; ADC:inst2|cnt[5]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.435      ;
; 0.329 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[0]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.450      ;
; 0.336 ; ADC:inst2|cnt[8]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.457      ;
; 0.362 ; ADC:inst2|shftreg[1] ; inst3[1]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.482      ;
; 0.371 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[2]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.492      ;
; 0.375 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.496      ;
; 0.384 ; ADC:inst2|shftreg[4] ; inst3[4]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.504      ;
; 0.418 ; ADC:inst2|cnt[6]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.539      ;
; 0.435 ; ADC:inst2|cnt[1]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.556      ;
; 0.440 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.561      ;
; 0.457 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.460 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[2]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; ADC:inst2|cnt[7]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.582      ;
; 0.463 ; ADC:inst2|cnt[5]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; ADC:inst2|cnt[6]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.585      ;
; 0.468 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.589      ;
; 0.471 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; ADC:inst2|cnt[1]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.593      ;
; 0.476 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[1]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.597      ;
; 0.477 ; ADC:inst2|cnt[5]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.598      ;
; 0.479 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[2]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.600      ;
; 0.486 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.607      ;
; 0.520 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.641      ;
; 0.523 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[3]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.523 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.644      ;
; 0.526 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.526 ; ADC:inst2|cnt[5]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.526 ; ADC:inst2|cnt[0]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.529 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[3]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.650      ;
; 0.532 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.653      ;
; 0.534 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.655      ;
; 0.534 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.655      ;
; 0.536 ; ADC:inst2|cnt[5]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.657      ;
; 0.542 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[3]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.663      ;
; 0.545 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[4]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.666      ;
; 0.564 ; ADC:inst2|smpl_rdy   ; inst3[7]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.684      ;
; 0.564 ; ADC:inst2|smpl_rdy   ; inst3[6]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.684      ;
; 0.564 ; ADC:inst2|smpl_rdy   ; inst3[5]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.684      ;
; 0.564 ; ADC:inst2|smpl_rdy   ; inst3[4]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.684      ;
; 0.564 ; ADC:inst2|smpl_rdy   ; inst3[3]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.684      ;
; 0.564 ; ADC:inst2|smpl_rdy   ; inst3[2]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.684      ;
; 0.564 ; ADC:inst2|smpl_rdy   ; inst3[1]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.684      ;
; 0.564 ; ADC:inst2|smpl_rdy   ; inst3[0]             ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.684      ;
; 0.573 ; ADC:inst2|cnt[5]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.694      ;
; 0.584 ; ADC:inst2|cnt[7]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.705      ;
; 0.586 ; ADC:inst2|cnt[3]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.707      ;
; 0.587 ; ADC:inst2|cnt[4]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.708      ;
; 0.589 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.710      ;
; 0.591 ; ADC:inst2|cnt[6]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.712      ;
; 0.592 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.713      ;
; 0.595 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.716      ;
; 0.598 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.719      ;
; 0.599 ; ADC:inst2|cnt[8]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.720      ;
; 0.608 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[5]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.729      ;
; 0.611 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[6]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.732      ;
; 0.616 ; ADC:inst2|cnt[6]     ; ADC:inst2|cnt[8]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.737      ;
; 0.655 ; ADC:inst2|cnt[1]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.776      ;
; 0.661 ; ADC:inst2|cnt[2]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.782      ;
; 0.674 ; ADC:inst2|cnt[0]     ; ADC:inst2|cnt[7]     ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.795      ;
; 0.896 ; ADC:inst2|cnt[5]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.024      ;
; 0.990 ; ADC:inst2|cnt[2]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.111      ;
; 1.005 ; ADC:inst2|cnt[1]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.133      ;
; 1.027 ; ADC:inst2|cnt[2]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.148      ;
; 1.115 ; ADC:inst2|cnt[4]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.236      ;
; 1.128 ; ADC:inst2|cnt[3]     ; ADC:inst2|ADC_CS_N   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.249      ;
; 1.146 ; ADC:inst2|cnt[7]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.274      ;
; 1.152 ; ADC:inst2|cnt[4]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.273      ;
; 1.165 ; ADC:inst2|cnt[3]     ; ADC:inst2|ADC_sclk   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 1.286      ;
; 1.194 ; ADC:inst2|cnt[0]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.322      ;
; 1.238 ; ADC:inst2|cnt[2]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.366      ;
; 1.273 ; ADC:inst2|cnt[6]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.401      ;
; 1.287 ; ADC:inst2|cnt[8]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.415      ;
; 1.333 ; ADC:inst2|cnt[3]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.461      ;
; 1.343 ; ADC:inst2|cnt[4]     ; ADC:inst2|smpl_rdy   ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.471      ;
; 1.345 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[7] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.473      ;
; 1.345 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[6] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.473      ;
; 1.345 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[5] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.473      ;
; 1.345 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[4] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.473      ;
; 1.345 ; ADC:inst2|cnt[0]     ; ADC:inst2|shftreg[3] ; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 1.473      ;
+-------+----------------------+----------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.416  ; 9.416        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.449  ; 9.449        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 9.459  ; 9.459        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                           ;
; 10.541 ; 10.541       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.551 ; 10.551       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.582 ; 10.582       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                   ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                 ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[0]                                                               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[1]                                                               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[2]                                                               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[3]                                                               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[4]                                                               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[5]                                                               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[6]                                                               ;
; 243.921 ; 244.137      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[7]                                                               ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_CS_N                                                     ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_sclk                                                     ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[0]                                                       ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[1]                                                       ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[2]                                                       ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[3]                                                       ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[4]                                                       ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[5]                                                       ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[6]                                                       ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[7]                                                       ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[8]                                                       ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[0]                                                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[1]                                                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[2]                                                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[3]                                                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[4]                                                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[5]                                                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[6]                                                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[7]                                                   ;
; 243.922 ; 244.138      ; 0.216          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|smpl_rdy                                                     ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_CS_N                                                     ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|ADC_sclk                                                     ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[0]                                                       ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[1]                                                       ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[2]                                                       ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[3]                                                       ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[4]                                                       ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[5]                                                       ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[6]                                                       ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[7]                                                       ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|cnt[8]                                                       ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[0]                                                   ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[1]                                                   ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[2]                                                   ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[3]                                                   ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[4]                                                   ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[5]                                                   ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[6]                                                   ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|shftreg[7]                                                   ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ADC:inst2|smpl_rdy                                                     ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[0]                                                               ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[1]                                                               ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[2]                                                               ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[3]                                                               ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[4]                                                               ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[5]                                                               ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[6]                                                               ;
; 243.958 ; 244.142      ; 0.184          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[7]                                                               ;
; 244.135 ; 244.135      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 244.135 ; 244.135      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|ADC_CS_N|clk                                                     ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|ADC_sclk|clk                                                     ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[0]|clk                                                       ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[1]|clk                                                       ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[2]|clk                                                       ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[3]|clk                                                       ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[4]|clk                                                       ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[5]|clk                                                       ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[6]|clk                                                       ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[7]|clk                                                       ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[8]|clk                                                       ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[0]|clk                                                   ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[1]|clk                                                   ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[2]|clk                                                   ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[3]|clk                                                   ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[4]|clk                                                   ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[5]|clk                                                   ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[6]|clk                                                   ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[7]|clk                                                   ;
; 244.137 ; 244.137      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|smpl_rdy|clk                                                     ;
; 244.138 ; 244.138      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[0]|clk                                                           ;
; 244.138 ; 244.138      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[1]|clk                                                           ;
; 244.138 ; 244.138      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[2]|clk                                                           ;
; 244.138 ; 244.138      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[3]|clk                                                           ;
; 244.138 ; 244.138      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[4]|clk                                                           ;
; 244.138 ; 244.138      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[5]|clk                                                           ;
; 244.138 ; 244.138      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[6]|clk                                                           ;
; 244.138 ; 244.138      ; 0.000          ; Low Pulse Width  ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst3[7]|clk                                                           ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|ADC_CS_N|clk                                                     ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|ADC_sclk|clk                                                     ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[0]|clk                                                       ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[1]|clk                                                       ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[2]|clk                                                       ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[3]|clk                                                       ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[4]|clk                                                       ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[5]|clk                                                       ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[6]|clk                                                       ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[7]|clk                                                       ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|cnt[8]|clk                                                       ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[0]|clk                                                   ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[1]|clk                                                   ;
; 244.143 ; 244.143      ; 0.000          ; High Pulse Width ; inst|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst2|shftreg[2]|clk                                                   ;
+---------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 1.208 ; 1.668 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -0.848 ; -1.305 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; GPIO_D5   ; CLOCK_50   ; 2.717 ; 3.098 ; Rise       ; CLOCK_50                                         ;
; GPIO_D5   ; CLOCK_50   ; 2.717 ; 3.098 ; Fall       ; CLOCK_50                                         ;
; ADC_CS_N  ; CLOCK_50   ; 2.253 ; 2.269 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.583 ; 2.645 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.524 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 3.162 ; 3.320 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 4.595 ; 4.518 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.783 ; 2.882 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 3.338 ; 3.450 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 3.268 ; 3.379 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.908 ; 3.008 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 2.511 ; 2.550 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 4.101 ; 3.986 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.321 ; 2.372 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 4.595 ; 4.518 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.494 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; GPIO_D5   ; CLOCK_50   ; 2.636 ; 3.022 ; Rise       ; CLOCK_50                                         ;
; GPIO_D5   ; CLOCK_50   ; 2.636 ; 3.022 ; Fall       ; CLOCK_50                                         ;
; ADC_CS_N  ; CLOCK_50   ; 1.943 ; 1.957 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.261 ; 2.317 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.250 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.820 ; 2.969 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.010 ; 2.058 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.453 ; 2.546 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.986 ; 3.091 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 2.918 ; 3.023 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.573 ; 2.667 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 2.196 ; 2.231 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 3.780 ; 3.659 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.010 ; 2.058 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 4.255 ; 4.170 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.220 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; 484.608 ; 0.186 ; N/A      ; N/A     ; 9.416               ;
;  CLOCK_50                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 9.416               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 484.608 ; 0.186 ; N/A      ; N/A     ; 243.884             ;
; Design-wide TNS                                   ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; 2.002 ; 2.208 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                               ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+
; ADC_SDAT  ; CLOCK_50   ; -0.848 ; -1.305 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; GPIO_D5   ; CLOCK_50   ; 4.484 ; 4.565 ; Rise       ; CLOCK_50                                         ;
; GPIO_D5   ; CLOCK_50   ; 4.484 ; 4.565 ; Fall       ; CLOCK_50                                         ;
; ADC_CS_N  ; CLOCK_50   ; 3.870 ; 3.840 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 4.406 ; 4.413 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 2.559 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 5.404 ; 5.553 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 7.311 ; 7.089 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 4.759 ; 4.760 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 5.807 ; 5.695 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 5.656 ; 5.593 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 5.044 ; 5.006 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 4.347 ; 4.319 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 6.473 ; 6.259 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 4.039 ; 4.009 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 7.311 ; 7.089 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 2.458 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+
; GPIO_D5   ; CLOCK_50   ; 2.636 ; 3.022 ; Rise       ; CLOCK_50                                         ;
; GPIO_D5   ; CLOCK_50   ; 2.636 ; 3.022 ; Fall       ; CLOCK_50                                         ;
; ADC_CS_N  ; CLOCK_50   ; 1.943 ; 1.957 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; ADC_SCLK  ; CLOCK_50   ; 2.261 ; 2.317 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ; 1.250 ;       ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D9   ; CLOCK_50   ; 2.820 ; 2.969 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; LED[*]    ; CLOCK_50   ; 2.010 ; 2.058 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[0]   ; CLOCK_50   ; 2.453 ; 2.546 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[1]   ; CLOCK_50   ; 2.986 ; 3.091 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]   ; CLOCK_50   ; 2.918 ; 3.023 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[3]   ; CLOCK_50   ; 2.573 ; 2.667 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[4]   ; CLOCK_50   ; 2.196 ; 2.231 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[5]   ; CLOCK_50   ; 3.780 ; 3.659 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[6]   ; CLOCK_50   ; 2.010 ; 2.058 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[7]   ; CLOCK_50   ; 4.255 ; 4.170 ; Rise       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
; GPIO_D7   ; CLOCK_50   ;       ; 1.220 ; Fall       ; inst|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin       ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------+
; Input Transition Times                                      ;
+----------+--------------+-----------------+-----------------+
; Pin      ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------+--------------+-----------------+-----------------+
; CLOCK_50 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ADC_SDAT ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin       ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADC_SADDR ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_SCLK  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ADC_CS_N  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D5   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; GPIO_D7   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO_D9   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+-----------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 177      ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; inst|altpll_component|auto_generated|pll1|clk[0] ; inst|altpll_component|auto_generated|pll1|clk[0] ; 177      ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 13    ; 13   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.1 Build 150 06/03/2015 SJ Web Edition
    Info: Processing started: Mon Apr 16 08:54:59 2018
Info: Command: quartus_sta DTMF -c DSP
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (332104): Reading SDC File: 'DSP.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3125 -multiply_by 128 -duty_cycle 50.00 -name {inst|altpll_component|auto_generated|pll1|clk[0]} {inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 484.608
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   484.608               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.747
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.747               0.000 CLOCK_50 
    Info (332119):   243.886               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 484.989
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   484.989               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.709
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.709               0.000 CLOCK_50 
    Info (332119):   243.884               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 486.155
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   486.155               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.416
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.416               0.000 CLOCK_50 
    Info (332119):   243.921               0.000 inst|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 877 megabytes
    Info: Processing ended: Mon Apr 16 08:55:02 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


