Verilog  
  
缩减运算符：
    Verilog中，缩减运算符即最低位与次低位进行位运算，再与次次低位运算，直到最高位为止，例如：  
    wire[3:0] in;  
    wire  out1, out2;  
    assign out1 = ^ in;  
    assign out2 = & in;  
    最终结果：  
    out1 = ((in[0] ^ in[1]) ^ in[2]) ^ in[3];  
    out2 = ((in[0] & in[1]) & in[2]) & in[3];  
 
