TimeQuest Timing Analyzer report for 2073_II
Sat Oct 13 15:53:19 2018
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'statectrl:U14|enalu_latch'
 13. Slow 1200mV 85C Model Setup: 'statectrl:U14|dbfbin_latch'
 14. Slow 1200mV 85C Model Setup: 'ram:U3|ram_address_latch[0]'
 15. Slow 1200mV 85C Model Setup: 'statectrl:U14|ramin_latch'
 16. Slow 1200mV 85C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'
 17. Slow 1200mV 85C Model Setup: 'statectrl:U14|enirin_latch'
 18. Slow 1200mV 85C Model Setup: 'clk_divider:U1|clk_led'
 19. Slow 1200mV 85C Model Setup: 'statectrl:U14|enled_latch'
 20. Slow 1200mV 85C Model Setup: 'ir:U5|instruction[10]'
 21. Slow 1200mV 85C Model Setup: 'clk_divider:U1|clk_out'
 22. Slow 1200mV 85C Model Setup: 'statectrl:U14|nextn_latch'
 23. Slow 1200mV 85C Model Setup: 'clk_input'
 24. Slow 1200mV 85C Model Hold: 'clk_divider:U1|clk_out'
 25. Slow 1200mV 85C Model Hold: 'ir:U5|instruction[10]'
 26. Slow 1200mV 85C Model Hold: 'statectrl:U14|enalu_latch'
 27. Slow 1200mV 85C Model Hold: 'statectrl:U14|dbfbin_latch'
 28. Slow 1200mV 85C Model Hold: 'clk_input'
 29. Slow 1200mV 85C Model Hold: 'ram:U3|ram_address_latch[0]'
 30. Slow 1200mV 85C Model Hold: 'clk_divider:U1|clk_led'
 31. Slow 1200mV 85C Model Hold: 'statectrl:U14|nextn_latch'
 32. Slow 1200mV 85C Model Hold: 'statectrl:U14|enled_latch'
 33. Slow 1200mV 85C Model Hold: 'statectrl:U14|enirin_latch'
 34. Slow 1200mV 85C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'
 35. Slow 1200mV 85C Model Hold: 'statectrl:U14|ramin_latch'
 36. Slow 1200mV 85C Model Recovery: 'statectrl:U14|romin_latch'
 37. Slow 1200mV 85C Model Recovery: 'clk_input'
 38. Slow 1200mV 85C Model Removal: 'clk_input'
 39. Slow 1200mV 85C Model Removal: 'statectrl:U14|romin_latch'
 40. Slow 1200mV 85C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'
 41. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'
 42. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_input'
 43. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'
 44. Slow 1200mV 85C Model Minimum Pulse Width: 'ir:U5|instruction[10]'
 45. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'
 46. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'
 47. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'
 48. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'
 49. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'
 50. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'
 51. Slow 1200mV 85C Model Minimum Pulse Width: 'ram:U3|ram_address_latch[0]'
 52. Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Slow 1200mV 85C Model Metastability Summary
 56. Slow 1200mV 0C Model Fmax Summary
 57. Slow 1200mV 0C Model Setup Summary
 58. Slow 1200mV 0C Model Hold Summary
 59. Slow 1200mV 0C Model Recovery Summary
 60. Slow 1200mV 0C Model Removal Summary
 61. Slow 1200mV 0C Model Minimum Pulse Width Summary
 62. Slow 1200mV 0C Model Setup: 'statectrl:U14|enalu_latch'
 63. Slow 1200mV 0C Model Setup: 'statectrl:U14|dbfbin_latch'
 64. Slow 1200mV 0C Model Setup: 'ram:U3|ram_address_latch[0]'
 65. Slow 1200mV 0C Model Setup: 'statectrl:U14|ramin_latch'
 66. Slow 1200mV 0C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'
 67. Slow 1200mV 0C Model Setup: 'statectrl:U14|enirin_latch'
 68. Slow 1200mV 0C Model Setup: 'clk_divider:U1|clk_led'
 69. Slow 1200mV 0C Model Setup: 'statectrl:U14|enled_latch'
 70. Slow 1200mV 0C Model Setup: 'ir:U5|instruction[10]'
 71. Slow 1200mV 0C Model Setup: 'clk_divider:U1|clk_out'
 72. Slow 1200mV 0C Model Setup: 'statectrl:U14|nextn_latch'
 73. Slow 1200mV 0C Model Setup: 'clk_input'
 74. Slow 1200mV 0C Model Hold: 'clk_divider:U1|clk_out'
 75. Slow 1200mV 0C Model Hold: 'ir:U5|instruction[10]'
 76. Slow 1200mV 0C Model Hold: 'statectrl:U14|enalu_latch'
 77. Slow 1200mV 0C Model Hold: 'statectrl:U14|dbfbin_latch'
 78. Slow 1200mV 0C Model Hold: 'clk_input'
 79. Slow 1200mV 0C Model Hold: 'ram:U3|ram_address_latch[0]'
 80. Slow 1200mV 0C Model Hold: 'clk_divider:U1|clk_led'
 81. Slow 1200mV 0C Model Hold: 'statectrl:U14|nextn_latch'
 82. Slow 1200mV 0C Model Hold: 'statectrl:U14|enled_latch'
 83. Slow 1200mV 0C Model Hold: 'statectrl:U14|enirin_latch'
 84. Slow 1200mV 0C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'
 85. Slow 1200mV 0C Model Hold: 'statectrl:U14|ramin_latch'
 86. Slow 1200mV 0C Model Recovery: 'statectrl:U14|romin_latch'
 87. Slow 1200mV 0C Model Recovery: 'clk_input'
 88. Slow 1200mV 0C Model Removal: 'clk_input'
 89. Slow 1200mV 0C Model Removal: 'statectrl:U14|romin_latch'
 90. Slow 1200mV 0C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'
 91. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'
 92. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_input'
 93. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'
 94. Slow 1200mV 0C Model Minimum Pulse Width: 'ir:U5|instruction[10]'
 95. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'
 96. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'
 97. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'
 98. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'
 99. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'
100. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'
101. Slow 1200mV 0C Model Minimum Pulse Width: 'ram:U3|ram_address_latch[0]'
102. Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'
103. Clock to Output Times
104. Minimum Clock to Output Times
105. Slow 1200mV 0C Model Metastability Summary
106. Fast 1200mV 0C Model Setup Summary
107. Fast 1200mV 0C Model Hold Summary
108. Fast 1200mV 0C Model Recovery Summary
109. Fast 1200mV 0C Model Removal Summary
110. Fast 1200mV 0C Model Minimum Pulse Width Summary
111. Fast 1200mV 0C Model Setup: 'statectrl:U14|enalu_latch'
112. Fast 1200mV 0C Model Setup: 'ram:U3|ram_address_latch[0]'
113. Fast 1200mV 0C Model Setup: 'statectrl:U14|dbfbin_latch'
114. Fast 1200mV 0C Model Setup: 'statectrl:U14|ramin_latch'
115. Fast 1200mV 0C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'
116. Fast 1200mV 0C Model Setup: 'statectrl:U14|enirin_latch'
117. Fast 1200mV 0C Model Setup: 'statectrl:U14|enled_latch'
118. Fast 1200mV 0C Model Setup: 'ir:U5|instruction[10]'
119. Fast 1200mV 0C Model Setup: 'clk_divider:U1|clk_led'
120. Fast 1200mV 0C Model Setup: 'clk_divider:U1|clk_out'
121. Fast 1200mV 0C Model Setup: 'statectrl:U14|nextn_latch'
122. Fast 1200mV 0C Model Setup: 'clk_input'
123. Fast 1200mV 0C Model Hold: 'clk_divider:U1|clk_out'
124. Fast 1200mV 0C Model Hold: 'ir:U5|instruction[10]'
125. Fast 1200mV 0C Model Hold: 'statectrl:U14|enalu_latch'
126. Fast 1200mV 0C Model Hold: 'ram:U3|ram_address_latch[0]'
127. Fast 1200mV 0C Model Hold: 'statectrl:U14|dbfbin_latch'
128. Fast 1200mV 0C Model Hold: 'clk_input'
129. Fast 1200mV 0C Model Hold: 'statectrl:U14|enled_latch'
130. Fast 1200mV 0C Model Hold: 'clk_divider:U1|clk_led'
131. Fast 1200mV 0C Model Hold: 'statectrl:U14|nextn_latch'
132. Fast 1200mV 0C Model Hold: 'statectrl:U14|enirin_latch'
133. Fast 1200mV 0C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'
134. Fast 1200mV 0C Model Hold: 'statectrl:U14|ramin_latch'
135. Fast 1200mV 0C Model Recovery: 'statectrl:U14|romin_latch'
136. Fast 1200mV 0C Model Recovery: 'clk_input'
137. Fast 1200mV 0C Model Removal: 'clk_input'
138. Fast 1200mV 0C Model Removal: 'statectrl:U14|romin_latch'
139. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_input'
140. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'
141. Fast 1200mV 0C Model Minimum Pulse Width: 'ir:U5|instruction[10]'
142. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'
143. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'
144. Fast 1200mV 0C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'
145. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'
146. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'
147. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'
148. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'
149. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'
150. Fast 1200mV 0C Model Minimum Pulse Width: 'ram:U3|ram_address_latch[0]'
151. Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'
152. Clock to Output Times
153. Minimum Clock to Output Times
154. Fast 1200mV 0C Model Metastability Summary
155. Multicorner Timing Analysis Summary
156. Clock to Output Times
157. Minimum Clock to Output Times
158. Board Trace Model Assignments
159. Input Transition Times
160. Signal Integrity Metrics (Slow 1200mv 0c Model)
161. Signal Integrity Metrics (Slow 1200mv 85c Model)
162. Signal Integrity Metrics (Fast 1200mv 0c Model)
163. Setup Transfers
164. Hold Transfers
165. Recovery Transfers
166. Removal Transfers
167. Report TCCS
168. Report RSKM
169. Unconstrained Paths
170. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Full Version ;
; Revision Name      ; 2073_II                                             ;
; Device Family      ; Cyclone IV E                                        ;
; Device Name        ; EP4CE6F17C8                                         ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                               ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; Clock Name                                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                       ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+
; clk_divider:U1|clk_led                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:U1|clk_led }                    ;
; clk_divider:U1|clk_out                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:U1|clk_out }                    ;
; clk_input                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_input }                                 ;
; ir:U5|instruction[10]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ir:U5|instruction[10] }                     ;
; ram:U3|ram_address_latch[0]               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ram:U3|ram_address_latch[0] }               ;
; rom_new:U4|monostable_trigger:inst3|pulse ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rom_new:U4|monostable_trigger:inst3|pulse } ;
; statectrl:U14|dbfbin_latch                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|dbfbin_latch }                ;
; statectrl:U14|enalu_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|enalu_latch }                 ;
; statectrl:U14|enirin_latch                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|enirin_latch }                ;
; statectrl:U14|enled_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|enled_latch }                 ;
; statectrl:U14|nextn_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|nextn_latch }                 ;
; statectrl:U14|ramin_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|ramin_latch }                 ;
; statectrl:U14|romin_latch                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { statectrl:U14|romin_latch }                 ;
+-------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                       ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 35.27 MHz  ; 35.27 MHz       ; statectrl:U14|enalu_latch                 ;                                                               ;
; 53.72 MHz  ; 53.72 MHz       ; ram:U3|ram_address_latch[0]               ;                                                               ;
; 93.41 MHz  ; 93.41 MHz       ; ir:U5|instruction[10]                     ;                                                               ;
; 133.24 MHz ; 133.24 MHz      ; statectrl:U14|ramin_latch                 ;                                                               ;
; 135.69 MHz ; 135.69 MHz      ; statectrl:U14|enirin_latch                ;                                                               ;
; 151.42 MHz ; 151.42 MHz      ; statectrl:U14|dbfbin_latch                ;                                                               ;
; 216.45 MHz ; 216.45 MHz      ; rom_new:U4|monostable_trigger:inst3|pulse ;                                                               ;
; 219.35 MHz ; 219.35 MHz      ; clk_divider:U1|clk_out                    ;                                                               ;
; 328.52 MHz ; 250.0 MHz       ; clk_input                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 388.05 MHz ; 388.05 MHz      ; clk_divider:U1|clk_led                    ;                                                               ;
; 434.4 MHz  ; 402.09 MHz      ; statectrl:U14|nextn_latch                 ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                 ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; statectrl:U14|enalu_latch                 ; -16.682 ; -187.800      ;
; statectrl:U14|dbfbin_latch                ; -9.107  ; -61.106       ;
; ram:U3|ram_address_latch[0]               ; -9.088  ; -891.072      ;
; statectrl:U14|ramin_latch                 ; -7.538  ; -28.318       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; -7.148  ; -27.804       ;
; statectrl:U14|enirin_latch                ; -6.954  ; -104.653      ;
; clk_divider:U1|clk_led                    ; -6.143  ; -48.929       ;
; statectrl:U14|enled_latch                 ; -5.805  ; -5.805        ;
; ir:U5|instruction[10]                     ; -5.432  ; -148.537      ;
; clk_divider:U1|clk_out                    ; -4.876  ; -146.658      ;
; statectrl:U14|nextn_latch                 ; -2.803  ; -22.424       ;
; clk_input                                 ; -2.044  ; -26.319       ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_divider:U1|clk_out                    ; -2.977 ; -2.977        ;
; ir:U5|instruction[10]                     ; -0.298 ; -0.390        ;
; statectrl:U14|enalu_latch                 ; 0.017  ; 0.000         ;
; statectrl:U14|dbfbin_latch                ; 0.208  ; 0.000         ;
; clk_input                                 ; 0.454  ; 0.000         ;
; ram:U3|ram_address_latch[0]               ; 0.548  ; 0.000         ;
; clk_divider:U1|clk_led                    ; 0.725  ; 0.000         ;
; statectrl:U14|nextn_latch                 ; 0.777  ; 0.000         ;
; statectrl:U14|enled_latch                 ; 0.969  ; 0.000         ;
; statectrl:U14|enirin_latch                ; 1.977  ; 0.000         ;
; rom_new:U4|monostable_trigger:inst3|pulse ; 2.344  ; 0.000         ;
; statectrl:U14|ramin_latch                 ; 2.537  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; statectrl:U14|romin_latch ; -1.167 ; -1.167        ;
; clk_input                 ; -0.380 ; -1.140        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary             ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; clk_input                 ; 0.556 ; 0.000         ;
; statectrl:U14|romin_latch ; 1.591 ; 0.000         ;
+---------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; rom_new:U4|monostable_trigger:inst3|pulse ; -3.201 ; -28.809       ;
; statectrl:U14|enled_latch                 ; -3.201 ; -3.201        ;
; clk_input                                 ; -3.000 ; -37.201       ;
; clk_divider:U1|clk_out                    ; -1.487 ; -113.019      ;
; ir:U5|instruction[10]                     ; -1.487 ; -71.376       ;
; statectrl:U14|enirin_latch                ; -1.487 ; -25.279       ;
; clk_divider:U1|clk_led                    ; -1.487 ; -19.331       ;
; statectrl:U14|enalu_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|nextn_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|ramin_latch                 ; -1.487 ; -5.948        ;
; statectrl:U14|romin_latch                 ; -1.487 ; -1.487        ;
; ram:U3|ram_address_latch[0]               ; 0.199  ; 0.000         ;
; statectrl:U14|dbfbin_latch                ; 0.347  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|enalu_latch'                                                                                                             ;
+---------+----------------------------+----------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -16.682 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[2] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.942     ; 16.741     ;
; -16.657 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -1.006     ; 16.652     ;
; -16.576 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.942     ; 16.635     ;
; -16.551 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -1.006     ; 16.546     ;
; -16.516 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.942     ; 16.575     ;
; -16.491 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -1.006     ; 16.486     ;
; -16.269 ; gr:U12|grd_latch[0]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.399     ; 13.871     ;
; -16.245 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -1.014     ; 16.232     ;
; -16.245 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[4] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -1.014     ; 16.232     ;
; -16.233 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.676     ; 15.068     ;
; -16.220 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -1.078     ; 16.143     ;
; -16.220 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -1.078     ; 16.143     ;
; -16.218 ; ir:U5|instruction[2]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; 0.049      ; 17.268     ;
; -16.163 ; gr:U12|grd_latch[0]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.399     ; 13.765     ;
; -16.127 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.676     ; 14.962     ;
; -16.122 ; ir:U5|instruction[1]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -1.006     ; 16.117     ;
; -16.112 ; ir:U5|instruction[2]       ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; 0.049      ; 17.162     ;
; -16.103 ; gr:U12|grd_latch[0]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.399     ; 13.705     ;
; -16.074 ; ir:U5|instruction[9]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.658     ; 16.417     ;
; -16.067 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.676     ; 14.902     ;
; -16.052 ; ir:U5|instruction[2]       ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; 0.049      ; 17.102     ;
; -16.050 ; statectrl:U14|regrd2_latch ; alu:U8|alu_result_latch[2] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.975     ; 16.076     ;
; -16.016 ; ir:U5|instruction[1]       ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -1.006     ; 16.011     ;
; -15.968 ; ir:U5|instruction[9]       ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.658     ; 16.311     ;
; -15.956 ; ir:U5|instruction[1]       ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -1.006     ; 15.951     ;
; -15.956 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.056     ; 13.401     ;
; -15.944 ; statectrl:U14|regrd2_latch ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.975     ; 15.970     ;
; -15.908 ; ir:U5|instruction[9]       ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.658     ; 16.251     ;
; -15.884 ; statectrl:U14|regrd2_latch ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.975     ; 15.910     ;
; -15.850 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.056     ; 13.295     ;
; -15.832 ; gr:U12|grd_latch[0]        ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.471     ; 13.362     ;
; -15.832 ; gr:U12|grd_latch[0]        ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.471     ; 13.362     ;
; -15.815 ; gr:U12|gra_latch[0]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.096     ; 13.220     ;
; -15.809 ; gr:U12|grb_latch[0]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.045     ; 13.265     ;
; -15.802 ; gr:U12|gra_latch[1]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.096     ; 13.207     ;
; -15.800 ; ram:U3|ram_data~33         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.065     ; 14.746     ;
; -15.796 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.748     ; 14.559     ;
; -15.796 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.748     ; 14.559     ;
; -15.790 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.056     ; 13.235     ;
; -15.788 ; ram:U3|ram_data~113        ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.394     ; 14.405     ;
; -15.781 ; ir:U5|instruction[2]       ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.023     ; 16.759     ;
; -15.781 ; ir:U5|instruction[2]       ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.023     ; 16.759     ;
; -15.780 ; gr:U12|grc_latch[0]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.956     ; 13.325     ;
; -15.756 ; ram:U3|ram_data~1          ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.859     ; 14.908     ;
; -15.754 ; ram:U3|ram_data~48         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.941     ; 14.824     ;
; -15.709 ; gr:U12|gra_latch[0]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.096     ; 13.114     ;
; -15.703 ; gr:U12|grb_latch[0]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.045     ; 13.159     ;
; -15.702 ; ram:U3|ram_data~81         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.810     ; 14.903     ;
; -15.696 ; gr:U12|gra_latch[1]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.096     ; 13.101     ;
; -15.694 ; ram:U3|ram_data~33         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.065     ; 14.640     ;
; -15.685 ; ir:U5|instruction[1]       ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -1.078     ; 15.608     ;
; -15.685 ; ir:U5|instruction[1]       ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -1.078     ; 15.608     ;
; -15.682 ; ram:U3|ram_data~113        ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.394     ; 14.299     ;
; -15.682 ; ram:U3|ram_data~40         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.714     ; 14.479     ;
; -15.674 ; gr:U12|grc_latch[0]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.956     ; 13.219     ;
; -15.668 ; ram:U3|ram_data~0          ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.037     ; 14.642     ;
; -15.650 ; ram:U3|ram_data~1          ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.859     ; 14.802     ;
; -15.649 ; gr:U12|gra_latch[0]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.096     ; 13.054     ;
; -15.648 ; ram:U3|ram_data~48         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.941     ; 14.718     ;
; -15.643 ; gr:U12|grb_latch[0]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.045     ; 13.099     ;
; -15.641 ; gr:U12|grc_latch[1]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.969     ; 13.173     ;
; -15.637 ; ir:U5|instruction[9]       ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.730     ; 15.908     ;
; -15.637 ; ir:U5|instruction[9]       ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.730     ; 15.908     ;
; -15.636 ; gr:U12|gra_latch[1]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.096     ; 13.041     ;
; -15.635 ; ram:U3|ram_data~32         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.028     ; 14.618     ;
; -15.634 ; ram:U3|ram_data~33         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.065     ; 14.580     ;
; -15.627 ; ram:U3|ram_data~56         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.865     ; 14.273     ;
; -15.622 ; ram:U3|ram_data~113        ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.394     ; 14.239     ;
; -15.618 ; ram:U3|ram_data~121        ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.306     ; 14.823     ;
; -15.614 ; gr:U12|grc_latch[0]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.956     ; 13.159     ;
; -15.613 ; statectrl:U14|regrd2_latch ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -1.047     ; 15.567     ;
; -15.613 ; statectrl:U14|regrd2_latch ; alu:U8|alu_result_latch[4] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -1.047     ; 15.567     ;
; -15.611 ; ram:U3|ram_data~57         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.825     ; 15.297     ;
; -15.596 ; ram:U3|ram_data~81         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.810     ; 14.797     ;
; -15.590 ; ram:U3|ram_data~80         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.483     ; 14.118     ;
; -15.590 ; ram:U3|ram_data~1          ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.859     ; 14.742     ;
; -15.588 ; ram:U3|ram_data~48         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.941     ; 14.658     ;
; -15.576 ; ram:U3|ram_data~40         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.714     ; 14.373     ;
; -15.562 ; ram:U3|ram_data~0          ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.037     ; 14.536     ;
; -15.561 ; gr:U12|grd_latch[1]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.409     ; 13.153     ;
; -15.552 ; ram:U3|ram_data~65         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.317     ; 15.246     ;
; -15.536 ; ram:U3|ram_data~81         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.810     ; 14.737     ;
; -15.535 ; gr:U12|grc_latch[1]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.969     ; 13.067     ;
; -15.533 ; gr:U12|grb_latch[1]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.062     ; 12.972     ;
; -15.529 ; ram:U3|ram_data~32         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.028     ; 14.512     ;
; -15.521 ; ram:U3|ram_data~56         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.865     ; 14.167     ;
; -15.519 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.128     ; 12.892     ;
; -15.519 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -3.128     ; 12.892     ;
; -15.516 ; ram:U3|ram_data~40         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.714     ; 14.313     ;
; -15.512 ; ram:U3|ram_data~121        ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.306     ; 14.717     ;
; -15.505 ; ram:U3|ram_data~57         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.825     ; 15.191     ;
; -15.502 ; ram:U3|ram_data~0          ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.037     ; 14.476     ;
; -15.484 ; ram:U3|ram_data~80         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.483     ; 14.012     ;
; -15.478 ; ir:U5|instruction[3]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.153     ; 16.326     ;
; -15.475 ; gr:U12|grc_latch[1]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.969     ; 13.007     ;
; -15.474 ; ram:U3|ram_data~34         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.270     ; 14.215     ;
; -15.470 ; ram:U3|ram_data~112        ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.852     ; 14.629     ;
; -15.469 ; ram:U3|ram_data~32         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.028     ; 14.452     ;
; -15.464 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.064     ; 13.401     ;
; -15.461 ; ram:U3|ram_data~56         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.865     ; 14.107     ;
+---------+----------------------------+----------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|dbfbin_latch'                                                                                                             ;
+--------+-----------------------------+----------------------------+-----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+-----------------------------+----------------------------+--------------+------------+------------+
; -9.107 ; ram:U3|ram_data~39          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.655     ; 6.829      ;
; -8.881 ; ram:U3|ram_data~119         ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.005     ; 6.253      ;
; -8.696 ; ram:U3|ram_data~87          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.400     ; 6.673      ;
; -8.587 ; ram:U3|ram_data~55          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.183     ; 6.781      ;
; -8.578 ; ram:U3|ram_data~103         ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.580     ; 6.375      ;
; -8.285 ; ram:U3|ram_data~71          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.341      ; 7.003      ;
; -8.100 ; ram:U3|ram_data~23          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.229     ; 6.248      ;
; -8.020 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.503      ; 6.890      ;
; -7.995 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.439      ; 6.801      ;
; -7.956 ; ram:U3|ram_data~5           ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.140      ; 6.470      ;
; -7.772 ; ram:U3|ram_data~7           ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.413      ; 6.562      ;
; -7.649 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.477      ; 7.595      ;
; -7.645 ; ram:U3|ram_data~69          ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.238      ; 6.257      ;
; -7.624 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.413      ; 7.506      ;
; -7.585 ; ir:U5|instruction[1]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.439      ; 6.391      ;
; -7.581 ; ram:U3|ram_data~84          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.526     ; 6.557      ;
; -7.556 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.494      ; 7.417      ;
; -7.556 ; gr:U12|grd_latch[7]         ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.964     ; 3.959      ;
; -7.545 ; ram:U3|ram_data~36          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.838     ; 6.209      ;
; -7.537 ; ir:U5|instruction[9]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.787      ; 6.691      ;
; -7.535 ; ram:U3|ram_data~20          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.520     ; 6.517      ;
; -7.513 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.470      ; 6.350      ;
; -7.497 ; ram:U3|ram_data~83          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.384     ; 6.618      ;
; -7.480 ; ram:U3|ram_data~86          ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.851     ; 6.123      ;
; -7.383 ; statectrl:U14|dbfaout_latch ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.471      ; 6.221      ;
; -7.333 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.751      ; 6.448      ;
; -7.311 ; ram:U3|ram_data~35          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.759     ; 6.057      ;
; -7.307 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.687      ; 6.358      ;
; -7.305 ; ram:U3|ram_data~38          ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.934     ; 5.865      ;
; -7.248 ; ram:U3|ram_data~101         ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.047      ; 5.669      ;
; -7.236 ; gr:U12|grd_latch[0]         ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.980     ; 4.725      ;
; -7.201 ; ram:U3|ram_data~116         ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.684     ; 6.019      ;
; -7.190 ; ram:U3|ram_address_latch[1] ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.674      ; 7.241      ;
; -7.185 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.468      ; 8.122      ;
; -7.169 ; gr:U12|grc_latch[7]         ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.569     ; 3.967      ;
; -7.122 ; ram:U3|ram_data~21          ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.029      ; 5.525      ;
; -7.089 ; ir:U5|instruction[1]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.413      ; 6.971      ;
; -7.062 ; ir:U5|instruction[1]        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.687      ; 6.113      ;
; -7.042 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.485      ; 6.994      ;
; -7.041 ; ir:U5|instruction[9]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.761      ; 7.271      ;
; -7.040 ; ram:U3|ram_data~100         ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.903     ; 5.639      ;
; -7.017 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.444      ; 6.930      ;
; -7.017 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.421      ; 6.905      ;
; -7.014 ; ir:U5|instruction[9]        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.035      ; 6.413      ;
; -6.990 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.718      ; 6.072      ;
; -6.973 ; ram:U3|ram_data~85          ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.106      ; 5.453      ;
; -6.965 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.479      ; 6.936      ;
; -6.955 ; ram:U3|ram_data~22          ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.504     ; 5.945      ;
; -6.941 ; ir:U5|instruction[3]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.292      ; 6.600      ;
; -6.941 ; ram:U3|ram_data~52          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.123     ; 6.320      ;
; -6.940 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.415      ; 6.847      ;
; -6.892 ; ram:U3|ram_data~70          ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.072     ; 6.314      ;
; -6.890 ; ram:U3|ram_address_latch[2] ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.577      ; 6.844      ;
; -6.882 ; ram:U3|ram_address_latch[3] ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 2.116      ; 7.375      ;
; -6.868 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.742      ; 6.974      ;
; -6.826 ; gr:U12|grb_latch[5]         ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.404     ; 3.786      ;
; -6.801 ; ram:U3|ram_data~33          ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.638     ; 5.640      ;
; -6.794 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.477      ; 6.729      ;
; -6.789 ; ram:U3|ram_data~113         ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.967     ; 5.299      ;
; -6.785 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.488      ; 6.768      ;
; -6.777 ; ir:U5|instruction[8]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.672      ; 5.816      ;
; -6.774 ; ram:U3|ram_data~34          ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.851     ; 5.391      ;
; -6.771 ; statectrl:U14|enpcout_latch ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.478      ; 5.616      ;
; -6.764 ; gr:U12|grb_latch[2]         ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.645     ; 4.577      ;
; -6.761 ; ram:U3|ram_data~117         ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.242     ; 4.893      ;
; -6.760 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.424      ; 6.679      ;
; -6.760 ; gr:U12|grc_latch[5]         ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.322     ; 3.802      ;
; -6.757 ; ram:U3|ram_data~1           ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.432     ; 5.802      ;
; -6.748 ; ram:U3|ram_data~15          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.180     ; 5.445      ;
; -6.737 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.413      ; 6.608      ;
; -6.737 ; ram:U3|ram_data~82          ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.532     ; 5.673      ;
; -6.729 ; gr:U12|grb_latch[7]         ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.652     ; 3.444      ;
; -6.721 ; ram:U3|ram_data~48          ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.522     ; 5.678      ;
; -6.703 ; ram:U3|ram_data~81          ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.383     ; 5.797      ;
; -6.678 ; gr:U12|grd_latch[5]         ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.729     ; 3.313      ;
; -6.668 ; ram:U3|ram_data~79          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 1.000        ; 0.080      ; 5.625      ;
; -6.635 ; ram:U3|ram_data~0           ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.618     ; 5.496      ;
; -6.624 ; gr:U12|grc_latch[7]         ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.524     ; 3.967      ;
; -6.606 ; ir:U5|instruction[1]        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.415      ; 6.513      ;
; -6.602 ; ram:U3|ram_data~32          ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.609     ; 5.472      ;
; -6.592 ; ram:U3|ram_data~118         ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.977     ; 5.109      ;
; -6.586 ; statectrl:U14|dbfaout_latch ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.719      ; 5.669      ;
; -6.578 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.476      ; 7.521      ;
; -6.563 ; ram:U3|ram_data~51          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.075     ; 5.993      ;
; -6.562 ; gr:U12|grd_latch[1]         ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.982     ; 4.047      ;
; -6.558 ; ir:U5|instruction[9]        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.763      ; 6.813      ;
; -6.557 ; ram:U3|ram_data~80          ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.064     ; 4.972      ;
; -6.553 ; ram:U3|ram_data~65          ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.110      ; 6.140      ;
; -6.551 ; gr:U12|gra_latch[7]         ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.670     ; 3.748      ;
; -6.534 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.446      ; 6.472      ;
; -6.534 ; ir:U5|instruction[7]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.417      ; 5.318      ;
; -6.534 ; ram:U3|ram_data~115         ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.002     ; 6.037      ;
; -6.532 ; ram:U3|ram_data~99          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.793     ; 5.244      ;
; -6.520 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[6] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.498      ; 6.502      ;
; -6.501 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.470      ; 7.463      ;
; -6.495 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.434      ; 6.413      ;
; -6.476 ; ram:U3|ram_data~3           ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.413      ; 6.394      ;
; -6.451 ; ram:U3|ram_data~2           ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.451     ; 5.468      ;
; -6.445 ; ir:U5|instruction[3]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.266      ; 7.180      ;
; -6.437 ; ram:U3|ram_data~112         ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.433     ; 5.483      ;
+--------+-----------------------------+----------------------------+-----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ram:U3|ram_address_latch[0]'                                                                                                      ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -9.088 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.082      ; 7.123      ;
; -9.063 ; ir:U5|instruction[0]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.018      ; 7.034      ;
; -8.808 ; ram:U3|ram_data~33          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.041     ; 5.730      ;
; -8.796 ; ram:U3|ram_data~113         ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.370     ; 5.389      ;
; -8.764 ; ram:U3|ram_data~1           ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.835     ; 5.892      ;
; -8.710 ; ram:U3|ram_data~81          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.786     ; 5.887      ;
; -8.624 ; ir:U5|instruction[2]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 1.073      ; 7.650      ;
; -8.570 ; gr:U12|grd_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -2.385     ; 4.138      ;
; -8.560 ; ram:U3|ram_data~65          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.293     ; 6.230      ;
; -8.459 ; ir:U5|instruction[1]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.018      ; 6.430      ;
; -8.403 ; ir:U5|instruction[9]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.366      ; 6.722      ;
; -8.375 ; ram:U3|ram_data~97          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.476     ; 5.862      ;
; -8.361 ; ram:U3|ram_data~17          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.705     ; 5.619      ;
; -8.296 ; statectrl:U14|regrd2_latch  ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.049      ; 6.298      ;
; -8.244 ; ram:U3|ram_data~39          ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.084     ; 6.376      ;
; -8.241 ; ram:U3|ram_data~41          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.652     ; 6.052      ;
; -8.233 ; gr:U12|grc_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.990     ; 4.196      ;
; -8.208 ; ram:U3|ram_address_latch[2] ; ram:U3|ram_data~9   ; statectrl:U14|ramin_latch   ; ram:U3|ram_address_latch[0] ; 0.500        ; 1.156      ; 7.327      ;
; -8.139 ; ram:U3|ram_data~86          ; ram:U3|ram_data~102 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.089     ; 5.343      ;
; -8.108 ; ram:U3|ram_data~84          ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.995     ; 6.319      ;
; -8.103 ; ram:U3|ram_data~83          ; ram:U3|ram_data~19  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.308     ; 6.486      ;
; -8.074 ; ram:U3|ram_data~83          ; ram:U3|ram_data~43  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.104     ; 6.480      ;
; -8.068 ; ram:U3|ram_address_latch[3] ; ram:U3|ram_data~9   ; statectrl:U14|ramin_latch   ; ram:U3|ram_address_latch[0] ; 0.500        ; 1.695      ; 7.726      ;
; -8.062 ; ram:U3|ram_data~20          ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.989     ; 6.279      ;
; -8.061 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~105 ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.464     ; 6.686      ;
; -8.057 ; ram:U3|ram_data~36          ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.307     ; 5.956      ;
; -8.052 ; statectrl:U14|enpcout_latch ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.057      ; 6.062      ;
; -8.049 ; gr:U12|grb_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -2.046     ; 3.956      ;
; -8.048 ; ram:U3|ram_data~39          ; ram:U3|ram_data~79  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.882     ; 6.548      ;
; -8.036 ; ir:U5|instruction[0]        ; ram:U3|ram_data~105 ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.528     ; 6.597      ;
; -8.018 ; ram:U3|ram_data~119         ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.434     ; 5.800      ;
; -8.010 ; ram:U3|ram_data~86          ; ram:U3|ram_data~94  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.470     ; 5.340      ;
; -7.981 ; ram:U3|ram_data~38          ; ram:U3|ram_data~102 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.172     ; 5.102      ;
; -7.981 ; statectrl:U14|dbfaout_latch ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.050      ; 5.984      ;
; -7.935 ; ram:U3|ram_data~86          ; ram:U3|ram_data~110 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.333     ; 6.003      ;
; -7.932 ; ram:U3|ram_data~39          ; ram:U3|ram_data~7   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.248     ; 6.375      ;
; -7.921 ; ram:U3|ram_data~83          ; ram:U3|ram_data~123 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.941     ; 6.505      ;
; -7.917 ; ram:U3|ram_data~35          ; ram:U3|ram_data~19  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.683     ; 5.925      ;
; -7.917 ; ram:U3|ram_data~49          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.809     ; 5.071      ;
; -7.888 ; ram:U3|ram_data~35          ; ram:U3|ram_data~43  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.479     ; 5.919      ;
; -7.859 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~57  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.273     ; 6.996      ;
; -7.852 ; ram:U3|ram_data~38          ; ram:U3|ram_data~94  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.553     ; 5.099      ;
; -7.845 ; ir:U5|instruction[8]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.251      ; 6.049      ;
; -7.834 ; ir:U5|instruction[0]        ; ram:U3|ram_data~57  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.337     ; 6.907      ;
; -7.833 ; ram:U3|ram_data~87          ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.829     ; 6.220      ;
; -7.823 ; ram:U3|ram_data~39          ; ram:U3|ram_data~15  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.659     ; 6.546      ;
; -7.822 ; ram:U3|ram_data~119         ; ram:U3|ram_data~79  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.232     ; 5.972      ;
; -7.820 ; ram:U3|ram_data~33          ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.587     ; 5.332      ;
; -7.810 ; gr:U12|gra_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 1.000        ; -2.072     ; 4.191      ;
; -7.808 ; ram:U3|ram_data~113         ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.916     ; 4.991      ;
; -7.796 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~73  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.310     ; 6.871      ;
; -7.776 ; ram:U3|ram_data~1           ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.381     ; 5.494      ;
; -7.775 ; ram:U3|ram_data~39          ; ram:U3|ram_data~55  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.653     ; 7.016      ;
; -7.771 ; ir:U5|instruction[0]        ; ram:U3|ram_data~73  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.374     ; 6.782      ;
; -7.769 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~25  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.165     ; 6.800      ;
; -7.760 ; ram:U3|ram_data~38          ; ram:U3|ram_data~110 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.416     ; 5.745      ;
; -7.757 ; ram:U3|ram_data~39          ; ram:U3|ram_data~23  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.634     ; 7.017      ;
; -7.757 ; ram:U3|ram_data~39          ; ram:U3|ram_data~127 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.226     ; 6.042      ;
; -7.744 ; ir:U5|instruction[0]        ; ram:U3|ram_data~25  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.229     ; 6.711      ;
; -7.738 ; ir:U5|instruction[3]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.871      ; 6.562      ;
; -7.735 ; ram:U3|ram_data~35          ; ram:U3|ram_data~123 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.316     ; 5.944      ;
; -7.728 ; ram:U3|ram_data~116         ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.153     ; 5.781      ;
; -7.724 ; ram:U3|ram_data~39          ; ram:U3|ram_data~31  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.215     ; 6.040      ;
; -7.724 ; ram:U3|ram_data~55          ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.612     ; 6.328      ;
; -7.723 ; ram:U3|ram_data~39          ; ram:U3|ram_data~63  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.037     ; 6.036      ;
; -7.722 ; ram:U3|ram_data~81          ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.332     ; 5.489      ;
; -7.715 ; ram:U3|ram_data~103         ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.009     ; 5.922      ;
; -7.706 ; ram:U3|ram_data~119         ; ram:U3|ram_data~7   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.598     ; 5.799      ;
; -7.690 ; ram:U3|ram_data~5           ; ram:U3|ram_data~77  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.906     ; 6.003      ;
; -7.688 ; gr:U12|grc_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.945     ; 4.196      ;
; -7.649 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~89  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.279     ; 6.567      ;
; -7.648 ; ram:U3|ram_data~84          ; ram:U3|ram_data~76  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.055     ; 6.116      ;
; -7.642 ; ram:U3|ram_data~86          ; ram:U3|ram_data~46  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.835     ; 5.653      ;
; -7.637 ; ram:U3|ram_data~87          ; ram:U3|ram_data~79  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.627     ; 6.392      ;
; -7.626 ; ram:U3|ram_data~121         ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.282     ; 5.807      ;
; -7.625 ; ram:U3|ram_data~39          ; ram:U3|ram_data~47  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.846     ; 6.496      ;
; -7.624 ; ir:U5|instruction[0]        ; ram:U3|ram_data~89  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.343     ; 6.478      ;
; -7.620 ; ram:U3|ram_data~57          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; 0.199      ; 6.282      ;
; -7.614 ; ram:U3|ram_data~22          ; ram:U3|ram_data~102 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.742     ; 5.165      ;
; -7.606 ; ram:U3|ram_data~83          ; ram:U3|ram_data~27  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.777     ; 6.215      ;
; -7.602 ; ram:U3|ram_data~20          ; ram:U3|ram_data~76  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.049     ; 6.076      ;
; -7.597 ; ir:U5|instruction[2]        ; ram:U3|ram_data~105 ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.527      ; 7.213      ;
; -7.597 ; ram:U3|ram_data~119         ; ram:U3|ram_data~15  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.009     ; 5.970      ;
; -7.597 ; ram:U3|ram_data~36          ; ram:U3|ram_data~76  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.367     ; 5.753      ;
; -7.592 ; ram:U3|ram_data~83          ; ram:U3|ram_data~59  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.758     ; 6.216      ;
; -7.590 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~72  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.306      ; 7.274      ;
; -7.590 ; ram:U3|ram_data~84          ; ram:U3|ram_data~124 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.656     ; 6.320      ;
; -7.584 ; ram:U3|ram_data~33          ; ram:U3|ram_data~57  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.396     ; 5.608      ;
; -7.581 ; gr:U12|grd_latch[1]         ; ram:U3|ram_data~105 ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -2.931     ; 3.739      ;
; -7.580 ; ram:U3|ram_data~83          ; ram:U3|ram_data~107 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.335     ; 5.774      ;
; -7.572 ; ram:U3|ram_data~113         ; ram:U3|ram_data~57  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.725     ; 5.267      ;
; -7.572 ; ram:U3|ram_data~65          ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.839     ; 5.832      ;
; -7.567 ; ram:U3|ram_data~100         ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.372     ; 5.401      ;
; -7.565 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~104 ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.357      ; 7.325      ;
; -7.565 ; ir:U5|instruction[0]        ; ram:U3|ram_data~72  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.242      ; 7.185      ;
; -7.555 ; ram:U3|ram_data~33          ; ram:U3|ram_data~73  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.433     ; 5.517      ;
; -7.551 ; ram:U3|ram_data~70          ; ram:U3|ram_data~102 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.310     ; 5.534      ;
; -7.551 ; ram:U3|ram_data~83          ; ram:U3|ram_data~91  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.719     ; 6.217      ;
; -7.549 ; ram:U3|ram_data~119         ; ram:U3|ram_data~55  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.003     ; 6.440      ;
; -7.544 ; ram:U3|ram_data~20          ; ram:U3|ram_data~124 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.650     ; 6.280      ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|ramin_latch'                                                                                                              ;
+--------+-----------------------------+-----------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -7.538 ; ram:U3|ram_data~41          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.010     ; 6.049      ;
; -7.346 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.276     ; 7.081      ;
; -7.321 ; ir:U5|instruction[0]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.340     ; 6.992      ;
; -7.317 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.668     ; 6.660      ;
; -7.292 ; ir:U5|instruction[0]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.732     ; 6.571      ;
; -7.115 ; ram:U3|ram_data~83          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.573     ; 5.563      ;
; -7.107 ; gr:U12|gra_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.430     ; 4.188      ;
; -7.105 ; ram:U3|ram_data~33          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.399     ; 5.727      ;
; -7.093 ; ram:U3|ram_data~113         ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.728     ; 5.386      ;
; -7.061 ; ram:U3|ram_data~1           ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.193     ; 5.889      ;
; -7.007 ; ram:U3|ram_data~81          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.144     ; 5.884      ;
; -6.946 ; gr:U12|grc_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.303     ; 4.154      ;
; -6.929 ; ram:U3|ram_data~35          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.948     ; 5.002      ;
; -6.923 ; ram:U3|ram_data~121         ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.640     ; 5.804      ;
; -6.916 ; ram:U3|ram_data~57          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.159     ; 6.278      ;
; -6.904 ; gr:U12|grd_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -4.125     ; 3.790      ;
; -6.882 ; ir:U5|instruction[2]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.285     ; 7.608      ;
; -6.866 ; gr:U12|grd_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.743     ; 4.134      ;
; -6.857 ; ram:U3|ram_data~65          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.651     ; 6.227      ;
; -6.853 ; ir:U5|instruction[2]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.677     ; 7.187      ;
; -6.838 ; gr:U12|grb_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.396     ; 3.953      ;
; -6.757 ; ir:U5|instruction[1]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.732     ; 6.036      ;
; -6.745 ; ram:U3|ram_data~9           ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.524     ; 5.742      ;
; -6.717 ; ir:U5|instruction[1]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.340     ; 6.388      ;
; -6.716 ; ram:U3|ram_data~25          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.247     ; 5.990      ;
; -6.709 ; ir:U5|instruction[9]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.384     ; 6.336      ;
; -6.685 ; statectrl:U14|regrd2_latch  ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.701     ; 5.995      ;
; -6.672 ; ram:U3|ram_data~97          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.834     ; 5.859      ;
; -6.661 ; ir:U5|instruction[9]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.992     ; 6.680      ;
; -6.640 ; ram:U3|ram_data~17          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.063     ; 5.598      ;
; -6.555 ; ram:U3|ram_data~89          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.195     ; 5.881      ;
; -6.554 ; statectrl:U14|regrd2_latch  ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.309     ; 6.256      ;
; -6.505 ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; -0.202     ; 7.324      ;
; -6.491 ; gr:U12|grc_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.348     ; 4.154      ;
; -6.450 ; gr:U12|gra_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.822     ; 3.139      ;
; -6.444 ; gr:U12|grb_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.771     ; 3.184      ;
; -6.415 ; gr:U12|grc_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.682     ; 3.244      ;
; -6.409 ; ram:U3|ram_data~48          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.667     ; 4.763      ;
; -6.401 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.701     ; 5.711      ;
; -6.382 ; ram:U3|ram_data~73          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.112     ; 5.791      ;
; -6.376 ; ir:U5|instruction[0]        ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.765     ; 5.622      ;
; -6.364 ; ram:U3|ram_data~105         ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.928     ; 5.957      ;
; -6.361 ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; 0.341      ; 7.723      ;
; -6.348 ; gr:U12|grb_latch[2]         ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.297     ; 3.562      ;
; -6.346 ; gr:U12|grb_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.404     ; 3.953      ;
; -6.337 ; ram:U3|ram_data~40          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.440     ; 4.418      ;
; -6.334 ; ram:U3|ram_data~43          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.593     ; 5.262      ;
; -6.333 ; statectrl:U14|enpcout_latch ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.301     ; 6.043      ;
; -6.323 ; ram:U3|ram_data~0           ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.763     ; 4.581      ;
; -6.300 ; ram:U3|ram_data~80          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -3.209     ; 4.112      ;
; -6.290 ; ram:U3|ram_data~32          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.754     ; 4.557      ;
; -6.282 ; ram:U3|ram_data~56          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.591     ; 4.212      ;
; -6.278 ; statectrl:U14|dbfaout_latch ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.308     ; 5.981      ;
; -6.251 ; ram:U3|ram_data~75          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.181     ; 4.591      ;
; -6.181 ; ram:U3|ram_data~51          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.264     ; 4.938      ;
; -6.168 ; ram:U3|ram_data~115         ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.191     ; 4.998      ;
; -6.160 ; gr:U12|gra_latch[3]         ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.866     ; 2.805      ;
; -6.154 ; ram:U3|ram_data~49          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.167     ; 5.008      ;
; -6.150 ; ram:U3|ram_data~99          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.982     ; 4.189      ;
; -6.113 ; ir:U5|instruction[3]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.879     ; 6.245      ;
; -6.105 ; ram:U3|ram_data~112         ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.578     ; 4.548      ;
; -6.103 ; ir:U5|instruction[8]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.107     ; 6.007      ;
; -6.094 ; ram:U3|ram_data~3           ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.776     ; 5.339      ;
; -6.077 ; gr:U12|grb_latch[3]         ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.815     ; 2.773      ;
; -6.074 ; ir:U5|instruction[8]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.499     ; 5.586      ;
; -6.016 ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; -0.627     ; 6.410      ;
; -6.006 ; ram:U3|ram_data~24          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.466     ; 4.061      ;
; -6.002 ; gr:U12|grc_latch[3]         ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.728     ; 2.785      ;
; -5.996 ; ir:U5|instruction[3]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.487     ; 6.520      ;
; -5.996 ; ram:U3|ram_data~11          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.577     ; 4.940      ;
; -5.995 ; ram:U3|ram_data~96          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.794     ; 4.222      ;
; -5.988 ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; -0.493     ; 6.516      ;
; -5.982 ; ram:U3|ram_data~8           ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.547     ; 3.956      ;
; -5.961 ; statectrl:U14|dbfaout_latch ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.700     ; 5.272      ;
; -5.960 ; gr:U12|grc_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.727     ; 3.244      ;
; -5.952 ; ram:U3|ram_data~16          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.748     ; 4.225      ;
; -5.952 ; gr:U12|grb_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.779     ; 3.184      ;
; -5.944 ; ir:U5|instruction[1]        ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.765     ; 5.190      ;
; -5.937 ; ir:U5|instruction[2]        ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.710     ; 6.238      ;
; -5.935 ; ram:U3|ram_data~19          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.456     ; 5.500      ;
; -5.916 ; ram:U3|ram_data~34          ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.511     ; 4.426      ;
; -5.914 ; gr:U12|grd_latch[3]         ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -4.168     ; 2.757      ;
; -5.896 ; ir:U5|instruction[9]        ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.417     ; 5.490      ;
; -5.890 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.183     ; 5.718      ;
; -5.876 ; ram:U3|ram_data~64          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.579     ; 4.318      ;
; -5.872 ; statectrl:U14|regrd2_latch  ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.734     ; 5.149      ;
; -5.865 ; ir:U5|instruction[0]        ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.247     ; 5.629      ;
; -5.856 ; gr:U12|grb_latch[2]         ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.305     ; 3.562      ;
; -5.855 ; ram:U3|ram_data~82          ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.192     ; 4.684      ;
; -5.801 ; ram:U3|ram_data~104         ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.198     ; 4.124      ;
; -5.800 ; statectrl:U14|enrom_latch   ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.140     ; 5.671      ;
; -5.786 ; ram:U3|ram_data~27          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.936     ; 4.371      ;
; -5.784 ; ram:U3|ram_data~120         ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.353     ; 3.952      ;
; -5.741 ; ram:U3|ram_data~72          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.122     ; 4.140      ;
; -5.688 ; ram:U3|ram_data~91          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.019     ; 4.190      ;
; -5.678 ; statectrl:U14|dbfaout_latch ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.733     ; 4.956      ;
; -5.668 ; statectrl:U14|enpcout_latch ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.726     ; 4.953      ;
; -5.668 ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; -0.080     ; 6.609      ;
; -5.644 ; ram:U3|ram_data~88          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.258     ; 3.907      ;
; -5.602 ; statectrl:U14|ramrd_latch   ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.182     ; 5.431      ;
+--------+-----------------------------+-----------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                             ;
+--------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                                                                                                    ; Launch Clock                ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+--------------+------------+------------+
; -7.148 ; ram:U3|ram_data~39          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.153     ; 6.063      ;
; -7.137 ; statectrl:U14|regrd1_latch  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.995     ; 7.200      ;
; -7.112 ; ir:U5|instruction[0]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.059     ; 7.111      ;
; -7.012 ; ram:U3|ram_data~83          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.867     ; 6.213      ;
; -6.922 ; ram:U3|ram_data~119         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.503     ; 5.487      ;
; -6.848 ; ram:U3|ram_data~41          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.729     ; 5.687      ;
; -6.826 ; ram:U3|ram_data~35          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.242     ; 5.652      ;
; -6.789 ; ram:U3|ram_data~86          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.344     ; 5.513      ;
; -6.737 ; ram:U3|ram_data~87          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.898     ; 5.907      ;
; -6.724 ; gr:U12|grd_latch[0]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -3.452     ; 4.330      ;
; -6.673 ; ir:U5|instruction[2]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.004     ; 7.727      ;
; -6.628 ; ram:U3|ram_data~55          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.681     ; 6.015      ;
; -6.619 ; ram:U3|ram_data~103         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.078     ; 5.609      ;
; -6.614 ; ram:U3|ram_data~38          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.427     ; 5.255      ;
; -6.577 ; ir:U5|instruction[1]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.059     ; 6.576      ;
; -6.529 ; ir:U5|instruction[9]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.711     ; 6.876      ;
; -6.529 ; gr:U12|grb_latch[2]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.109     ; 3.978      ;
; -6.505 ; statectrl:U14|regrd2_latch  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.028     ; 6.535      ;
; -6.417 ; gr:U12|gra_latch[1]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.149     ; 3.826      ;
; -6.415 ; ram:U3|ram_data~33          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.118     ; 5.365      ;
; -6.409 ; ram:U3|ram_data~84          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.000     ; 5.477      ;
; -6.405 ; ram:U3|ram_data~5           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.606     ; 5.867      ;
; -6.403 ; ram:U3|ram_data~113         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.447     ; 5.024      ;
; -6.379 ; ram:U3|ram_data~36          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.312     ; 5.135      ;
; -6.371 ; ram:U3|ram_data~1           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.912     ; 5.527      ;
; -6.363 ; ram:U3|ram_data~20          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.994     ; 5.437      ;
; -6.326 ; ram:U3|ram_data~71          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.157     ; 6.237      ;
; -6.317 ; ram:U3|ram_data~81          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.863     ; 5.522      ;
; -6.270 ; gr:U12|gra_latch[0]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.149     ; 3.679      ;
; -6.264 ; ram:U3|ram_data~22          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.997     ; 5.335      ;
; -6.264 ; gr:U12|grb_latch[0]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.098     ; 3.724      ;
; -6.256 ; gr:U12|grc_latch[1]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.022     ; 3.792      ;
; -6.241 ; ram:U3|ram_data~43          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.887     ; 5.922      ;
; -6.235 ; gr:U12|grc_latch[0]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.009     ; 3.784      ;
; -6.233 ; ram:U3|ram_data~121         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.359     ; 5.442      ;
; -6.226 ; ram:U3|ram_data~57          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.878     ; 5.916      ;
; -6.209 ; ram:U3|ram_data~48          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.994     ; 5.283      ;
; -6.201 ; ram:U3|ram_data~70          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.565     ; 5.704      ;
; -6.176 ; gr:U12|grd_latch[1]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -3.462     ; 3.772      ;
; -6.167 ; ram:U3|ram_data~65          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.370     ; 5.865      ;
; -6.148 ; gr:U12|grb_latch[1]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.115     ; 3.591      ;
; -6.141 ; ram:U3|ram_data~23          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.727     ; 5.482      ;
; -6.137 ; ram:U3|ram_data~40          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.767     ; 4.938      ;
; -6.133 ; ram:U3|ram_data~75          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.475     ; 5.226      ;
; -6.123 ; ram:U3|ram_data~0           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.090     ; 5.101      ;
; -6.094 ; ram:U3|ram_data~69          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.508     ; 5.654      ;
; -6.090 ; ram:U3|ram_data~32          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.081     ; 5.077      ;
; -6.082 ; ram:U3|ram_data~56          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.918     ; 4.732      ;
; -6.078 ; ram:U3|ram_data~51          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.558     ; 5.588      ;
; -6.055 ; ram:U3|ram_data~9           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.243     ; 5.380      ;
; -6.051 ; ram:U3|ram_data~34          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.323     ; 4.796      ;
; -6.050 ; gr:U12|gra_latch[3]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.160     ; 3.448      ;
; -6.049 ; ram:U3|ram_data~115         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.485     ; 5.632      ;
; -6.047 ; ram:U3|ram_data~99          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.276     ; 4.839      ;
; -6.045 ; ram:U3|ram_data~80          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.536     ; 4.577      ;
; -6.037 ; gr:U12|grb_latch[2]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -3.117     ; 3.978      ;
; -6.029 ; ram:U3|ram_data~116         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.158     ; 4.939      ;
; -6.026 ; ram:U3|ram_data~25          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.966     ; 5.628      ;
; -6.010 ; ram:U3|ram_data~82          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.004     ; 5.074      ;
; -6.003 ; ram:U3|ram_data~46          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.687     ; 4.884      ;
; -5.991 ; ram:U3|ram_data~3           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.070     ; 5.989      ;
; -5.982 ; ram:U3|ram_data~97          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.553     ; 5.497      ;
; -5.950 ; ram:U3|ram_data~17          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.782     ; 5.236      ;
; -5.933 ; ir:U5|instruction[3]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.206     ; 6.785      ;
; -5.925 ; ram:U3|ram_data~112         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.905     ; 5.088      ;
; -5.916 ; gr:U12|grb_latch[3]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.109     ; 3.365      ;
; -5.913 ; ram:U3|ram_address_latch[2] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch   ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.079      ; 7.060      ;
; -5.901 ; ram:U3|ram_data~118         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.470     ; 4.499      ;
; -5.901 ; gr:U12|grc_latch[3]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.022     ; 3.437      ;
; -5.894 ; ir:U5|instruction[8]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.826     ; 6.126      ;
; -5.885 ; ram:U3|ram_data~11          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.871     ; 5.582      ;
; -5.874 ; gr:U12|grb_latch[6]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.142     ; 3.290      ;
; -5.868 ; ram:U3|ram_data~100         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.377     ; 4.559      ;
; -5.865 ; ram:U3|ram_data~89          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.914     ; 5.519      ;
; -5.832 ; ram:U3|ram_data~19          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.750     ; 6.150      ;
; -5.815 ; ram:U3|ram_data~96          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.121     ; 4.762      ;
; -5.814 ; ram:U3|ram_data~15          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.678     ; 4.704      ;
; -5.813 ; ram:U3|ram_data~7           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.085     ; 5.796      ;
; -5.806 ; ram:U3|ram_data~24          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.793     ; 4.581      ;
; -5.806 ; gr:U12|grd_latch[3]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -3.462     ; 3.402      ;
; -5.801 ; gr:U12|grc_latch[1]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -3.067     ; 3.792      ;
; -5.792 ; ram:U3|ram_address_latch[1] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch   ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.176      ; 7.036      ;
; -5.782 ; ram:U3|ram_data~8           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.874     ; 4.476      ;
; -5.781 ; statectrl:U14|dbfaout_latch ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.027     ; 5.812      ;
; -5.780 ; gr:U12|grc_latch[0]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -3.054     ; 3.784      ;
; -5.775 ; ram:U3|ram_data~52          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.597     ; 5.246      ;
; -5.772 ; gr:U12|grb_latch[0]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -3.106     ; 3.724      ;
; -5.767 ; gr:U12|grb_latch[5]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.142     ; 3.183      ;
; -5.752 ; ram:U3|ram_data~16          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.075     ; 4.745      ;
; -5.734 ; ram:U3|ram_data~79          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.418     ; 4.884      ;
; -5.734 ; gr:U12|gra_latch[2]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.167     ; 3.125      ;
; -5.724 ; ram:U3|ram_data~2           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.923     ; 4.869      ;
; -5.722 ; ram:U3|ram_data~44          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.671     ; 4.619      ;
; -5.709 ; ram:U3|ram_data~66          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.366     ; 5.411      ;
; -5.708 ; gr:U12|grd_latch[2]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -3.462     ; 3.304      ;
; -5.697 ; ram:U3|ram_data~101         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.699     ; 5.066      ;
; -5.696 ; ram:U3|ram_data~64          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.906     ; 4.858      ;
; -5.696 ; gr:U12|gra_latch[4]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -3.168     ; 3.086      ;
; -5.695 ; ram:U3|ram_data~6           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.801     ; 4.962      ;
; -5.693 ; ram:U3|ram_data~27          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.230     ; 5.031      ;
+--------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|enirin_latch'                                                                                                        ;
+--------+-----------------------------+-----------------------+-----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node               ; Launch Clock                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------+-----------------------------+----------------------------+--------------+------------+------------+
; -6.954 ; ram:U3|ram_data~39          ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.227     ; 6.738      ;
; -6.899 ; ram:U3|ram_data~83          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.781     ; 6.129      ;
; -6.751 ; ram:U3|ram_data~39          ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.219     ; 6.543      ;
; -6.728 ; ram:U3|ram_data~119         ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.577     ; 6.162      ;
; -6.713 ; ram:U3|ram_data~35          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -2.156     ; 5.568      ;
; -6.711 ; ram:U3|ram_data~83          ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.933     ; 6.789      ;
; -6.678 ; ram:U3|ram_data~84          ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.066     ; 6.623      ;
; -6.655 ; ram:U3|ram_data~86          ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.410     ; 6.256      ;
; -6.632 ; ram:U3|ram_data~20          ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.060     ; 6.583      ;
; -6.627 ; ram:U3|ram_data~36          ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.378     ; 6.260      ;
; -6.587 ; ram:U3|ram_data~41          ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -1.159     ; 5.939      ;
; -6.543 ; ram:U3|ram_data~87          ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.972     ; 6.582      ;
; -6.525 ; ram:U3|ram_data~119         ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.569     ; 5.967      ;
; -6.525 ; ram:U3|ram_data~35          ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.308     ; 6.228      ;
; -6.480 ; ram:U3|ram_data~38          ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.493     ; 5.998      ;
; -6.434 ; ram:U3|ram_data~55          ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.755     ; 6.690      ;
; -6.425 ; ram:U3|ram_data~103         ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.152     ; 6.284      ;
; -6.408 ; gr:U12|grb_latch[2]         ; ir:U5|instruction[10] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -2.184     ; 4.725      ;
; -6.395 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.425     ; 6.971      ;
; -6.370 ; ir:U5|instruction[0]        ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.489     ; 6.882      ;
; -6.357 ; ram:U3|ram_data~84          ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.074     ; 6.294      ;
; -6.340 ; ram:U3|ram_data~87          ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.964     ; 6.387      ;
; -6.311 ; ram:U3|ram_data~20          ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.068     ; 6.254      ;
; -6.306 ; ram:U3|ram_data~36          ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.386     ; 5.931      ;
; -6.298 ; ram:U3|ram_data~116         ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.224     ; 6.085      ;
; -6.278 ; gr:U12|grb_latch[2]         ; ir:U5|instruction[2]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -3.217     ; 3.562      ;
; -6.266 ; ram:U3|ram_data~5           ; ir:U5|instruction[13] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.672     ; 6.605      ;
; -6.231 ; ram:U3|ram_data~55          ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.747     ; 6.495      ;
; -6.222 ; ram:U3|ram_data~103         ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.144     ; 6.089      ;
; -6.187 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[3]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.909     ; 6.279      ;
; -6.162 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.090     ; 7.073      ;
; -6.162 ; ir:U5|instruction[0]        ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.973     ; 6.190      ;
; -6.156 ; gr:U12|gra_latch[1]         ; ir:U5|instruction[9]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -2.579     ; 4.078      ;
; -6.155 ; ram:U3|ram_data~86          ; ir:U5|instruction[6]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.418     ; 5.748      ;
; -6.154 ; ram:U3|ram_data~33          ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.548     ; 5.617      ;
; -6.142 ; ram:U3|ram_data~113         ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.877     ; 5.276      ;
; -6.137 ; ram:U3|ram_data~100         ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.443     ; 5.705      ;
; -6.132 ; ram:U3|ram_data~71          ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.231     ; 6.912      ;
; -6.130 ; ram:U3|ram_data~22          ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.063     ; 6.078      ;
; -6.128 ; ram:U3|ram_data~43          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.801     ; 5.838      ;
; -6.110 ; ram:U3|ram_data~1           ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.342     ; 5.779      ;
; -6.067 ; ram:U3|ram_data~70          ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.631     ; 6.447      ;
; -6.063 ; ir:U5|instruction[0]        ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.080     ; 6.984      ;
; -6.062 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[12] ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.061     ; 7.002      ;
; -6.056 ; ram:U3|ram_data~81          ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.293     ; 5.774      ;
; -6.023 ; ram:U3|ram_data~52          ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.663     ; 6.371      ;
; -6.020 ; ram:U3|ram_data~75          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -1.389     ; 5.142      ;
; -5.999 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[11] ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.061     ; 6.939      ;
; -5.995 ; gr:U12|grc_latch[1]         ; ir:U5|instruction[9]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -2.452     ; 4.044      ;
; -5.991 ; ram:U3|ram_data~44          ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.737     ; 5.765      ;
; -5.980 ; ram:U3|ram_data~38          ; ir:U5|instruction[6]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.501     ; 5.490      ;
; -5.977 ; ram:U3|ram_data~116         ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.232     ; 5.756      ;
; -5.975 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[8]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.314     ; 6.662      ;
; -5.972 ; ram:U3|ram_data~121         ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.789     ; 5.694      ;
; -5.965 ; ram:U3|ram_data~51          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.472     ; 5.504      ;
; -5.965 ; ram:U3|ram_data~57          ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.308     ; 6.168      ;
; -5.965 ; gr:U12|gra_latch[4]         ; ir:U5|instruction[12] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -2.234     ; 4.232      ;
; -5.963 ; ir:U5|instruction[0]        ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.051     ; 6.913      ;
; -5.955 ; ram:U3|ram_data~69          ; ir:U5|instruction[13] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.574     ; 6.392      ;
; -5.950 ; ir:U5|instruction[0]        ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.378     ; 6.573      ;
; -5.947 ; ram:U3|ram_data~23          ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.801     ; 6.157      ;
; -5.946 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[10] ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.070     ; 6.877      ;
; -5.940 ; ram:U3|ram_data~43          ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; 0.047      ; 6.498      ;
; -5.937 ; gr:U12|gra_latch[3]         ; ir:U5|instruction[3]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -3.074     ; 3.364      ;
; -5.936 ; ram:U3|ram_data~115         ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.399     ; 5.548      ;
; -5.934 ; ram:U3|ram_data~99          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -2.190     ; 4.755      ;
; -5.929 ; ram:U3|ram_data~71          ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.223     ; 6.717      ;
; -5.926 ; ram:U3|ram_data~34          ; ir:U5|instruction[10] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.398     ; 5.539      ;
; -5.916 ; gr:U12|grb_latch[2]         ; ir:U5|instruction[10] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 1.000        ; -2.192     ; 4.725      ;
; -5.915 ; gr:U12|grd_latch[1]         ; ir:U5|instruction[9]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 1.000        ; -2.892     ; 4.024      ;
; -5.911 ; ir:U5|instruction[2]        ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; 0.586      ; 7.498      ;
; -5.906 ; ram:U3|ram_data~65          ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.800     ; 6.117      ;
; -5.900 ; ir:U5|instruction[0]        ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.051     ; 6.850      ;
; -5.889 ; ram:U3|ram_data~82          ; ir:U5|instruction[10] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.079     ; 5.821      ;
; -5.887 ; gr:U12|grb_latch[1]         ; ir:U5|instruction[9]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -2.545     ; 3.843      ;
; -5.878 ; ram:U3|ram_data~3           ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.984     ; 5.905      ;
; -5.869 ; ram:U3|ram_data~46          ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.753     ; 5.627      ;
; -5.858 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.069     ; 6.790      ;
; -5.846 ; ram:U3|ram_data~34          ; ir:U5|instruction[2]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -2.431     ; 4.426      ;
; -5.837 ; ram:U3|ram_data~5           ; ir:U5|instruction[5]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.680     ; 6.168      ;
; -5.834 ; gr:U12|grb_latch[3]         ; ir:U5|instruction[3]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -3.023     ; 3.312      ;
; -5.832 ; ram:U3|ram_data~75          ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.541     ; 5.802      ;
; -5.820 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[2]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -1.103     ; 5.718      ;
; -5.816 ; ram:U3|ram_data~100         ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.451     ; 5.376      ;
; -5.815 ; ir:U5|instruction[0]        ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.060     ; 6.756      ;
; -5.800 ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[3]  ; statectrl:U14|ramin_latch   ; statectrl:U14|enirin_latch ; 1.000        ; 0.165      ; 6.976      ;
; -5.795 ; ir:U5|instruction[0]        ; ir:U5|instruction[2]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -1.167     ; 5.629      ;
; -5.794 ; ram:U3|ram_data~9           ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.673     ; 5.632      ;
; -5.788 ; gr:U12|grc_latch[3]         ; ir:U5|instruction[3]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -2.936     ; 3.353      ;
; -5.786 ; gr:U12|grb_latch[2]         ; ir:U5|instruction[2]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 1.000        ; -3.225     ; 3.562      ;
; -5.785 ; ram:U3|ram_data~82          ; ir:U5|instruction[2]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -2.112     ; 4.684      ;
; -5.777 ; ram:U3|ram_data~51          ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.624     ; 6.164      ;
; -5.772 ; ram:U3|ram_data~11          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.785     ; 5.498      ;
; -5.767 ; ram:U3|ram_data~118         ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.536     ; 5.242      ;
; -5.766 ; ir:U5|instruction[1]        ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.489     ; 6.278      ;
; -5.765 ; ram:U3|ram_data~25          ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.396     ; 5.880      ;
; -5.759 ; ir:U5|instruction[0]        ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.059     ; 6.701      ;
; -5.749 ; gr:U12|grd_latch[0]         ; ir:U5|instruction[0]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 1.000        ; -2.547     ; 4.203      ;
; -5.749 ; gr:U12|gra_latch[3]         ; ir:U5|instruction[11] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -2.226     ; 4.024      ;
; -5.748 ; ram:U3|ram_data~115         ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.551     ; 6.208      ;
+--------+-----------------------------+-----------------------+-----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:U1|clk_led'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; -6.143 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.586     ; 5.558      ;
; -6.077 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.586     ; 5.492      ;
; -5.924 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.585     ; 5.340      ;
; -5.920 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.585     ; 5.336      ;
; -5.788 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.586     ; 5.203      ;
; -5.713 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.112     ; 5.602      ;
; -5.421 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.112     ; 5.310      ;
; -5.222 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.112     ; 5.111      ;
; -1.577 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 2.497      ;
; -1.456 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 2.376      ;
; -1.296 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 2.216      ;
; -1.081 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 2.001      ;
; -1.043 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.963      ;
; -0.961 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.393      ; 2.355      ;
; -0.861 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.781      ;
; -0.847 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.393      ; 2.241      ;
; -0.838 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.758      ;
; -0.764 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.685      ;
; -0.762 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.683      ;
; -0.684 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.604      ;
; -0.641 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.562      ;
; -0.640 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.080     ; 1.561      ;
; -0.622 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.393      ; 2.016      ;
; -0.540 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.393      ; 1.934      ;
; -0.536 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.456      ;
; -0.523 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.443      ;
; -0.501 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.421      ;
; -0.438 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.393      ; 1.832      ;
; -0.378 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.393      ; 1.772      ;
; -0.324 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.244      ;
; -0.257 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.081     ; 1.177      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|enled_latch'                                                                                                                                                                                       ;
+--------+-----------------------------+------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                                                                              ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -5.805 ; ram:U3|ram_data~39          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.666     ; 6.197      ;
; -5.657 ; statectrl:U14|regrd1_latch  ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; statectrl:U14|enled_latch ; 1.000        ; 0.492      ; 7.197      ;
; -5.632 ; ir:U5|instruction[0]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 0.428      ; 7.108      ;
; -5.579 ; ram:U3|ram_data~119         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -1.016     ; 5.621      ;
; -5.394 ; ram:U3|ram_data~87          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.411     ; 6.041      ;
; -5.344 ; ram:U3|ram_data~84          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.513     ; 5.889      ;
; -5.298 ; ram:U3|ram_data~20          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.507     ; 5.849      ;
; -5.293 ; ram:U3|ram_data~36          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.825     ; 5.526      ;
; -5.285 ; ram:U3|ram_data~55          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.194     ; 6.149      ;
; -5.276 ; ram:U3|ram_data~103         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.591     ; 5.743      ;
; -5.244 ; gr:U12|grd_latch[0]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.965     ; 4.327      ;
; -5.194 ; ram:U3|ram_data~83          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.380     ; 5.872      ;
; -5.193 ; ir:U5|instruction[2]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 1.483      ; 7.724      ;
; -5.097 ; ir:U5|instruction[1]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 0.428      ; 6.573      ;
; -5.071 ; ram:U3|ram_data~41          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.242     ; 5.387      ;
; -5.064 ; gr:U12|grb_latch[2]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.622     ; 3.990      ;
; -5.049 ; ir:U5|instruction[9]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 0.776      ; 6.873      ;
; -5.025 ; statectrl:U14|regrd2_latch  ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; statectrl:U14|enled_latch ; 1.000        ; 0.459      ; 6.532      ;
; -5.008 ; ram:U3|ram_data~35          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.755     ; 5.311      ;
; -4.983 ; ram:U3|ram_data~71          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.330      ; 6.371      ;
; -4.964 ; ram:U3|ram_data~116         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.671     ; 5.351      ;
; -4.957 ; ram:U3|ram_data~5           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.119     ; 5.896      ;
; -4.921 ; ram:U3|ram_data~86          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.857     ; 5.122      ;
; -4.803 ; ram:U3|ram_data~100         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.890     ; 4.971      ;
; -4.798 ; ram:U3|ram_data~23          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.240     ; 5.616      ;
; -4.790 ; gr:U12|gra_latch[0]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.662     ; 3.676      ;
; -4.784 ; gr:U12|grb_latch[0]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.611     ; 3.721      ;
; -4.763 ; ram:U3|ram_data~38          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.940     ; 4.881      ;
; -4.755 ; gr:U12|grc_latch[0]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.522     ; 3.781      ;
; -4.729 ; ram:U3|ram_data~48          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.507     ; 5.280      ;
; -4.689 ; ram:U3|ram_data~52          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.110     ; 5.637      ;
; -4.657 ; ram:U3|ram_data~40          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.280     ; 4.935      ;
; -4.657 ; ram:U3|ram_data~44          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.184     ; 5.031      ;
; -4.646 ; ram:U3|ram_data~69          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.021     ; 5.683      ;
; -4.643 ; ram:U3|ram_data~0           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.603     ; 5.098      ;
; -4.640 ; gr:U12|gra_latch[1]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.662     ; 3.526      ;
; -4.638 ; ram:U3|ram_data~33          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.631     ; 5.065      ;
; -4.631 ; gr:U12|gra_latch[4]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.681     ; 3.498      ;
; -4.626 ; ram:U3|ram_data~113         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.960     ; 4.724      ;
; -4.610 ; ram:U3|ram_data~32          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.594     ; 5.074      ;
; -4.602 ; ram:U3|ram_data~56          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.431     ; 4.729      ;
; -4.594 ; ram:U3|ram_data~1           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.425     ; 5.227      ;
; -4.585 ; ram:U3|ram_data~34          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.836     ; 4.807      ;
; -4.572 ; gr:U12|grb_latch[2]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.630     ; 3.990      ;
; -4.565 ; ram:U3|ram_data~80          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -1.049     ; 4.574      ;
; -4.545 ; ram:U3|ram_data~82          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.517     ; 5.086      ;
; -4.540 ; ram:U3|ram_data~81          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.376     ; 5.222      ;
; -4.503 ; gr:U12|grc_latch[1]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.535     ; 3.516      ;
; -4.471 ; ram:U3|ram_data~15          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.191     ; 4.838      ;
; -4.470 ; ram:U3|ram_data~7           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.402      ; 5.930      ;
; -4.456 ; ram:U3|ram_data~121         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.128      ; 5.142      ;
; -4.453 ; ir:U5|instruction[3]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 1.281      ; 6.782      ;
; -4.449 ; ram:U3|ram_data~57          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.609      ; 5.616      ;
; -4.445 ; ram:U3|ram_data~112         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.418     ; 5.085      ;
; -4.423 ; ram:U3|ram_data~43          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.600      ; 5.581      ;
; -4.414 ; ir:U5|instruction[8]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 0.661      ; 6.123      ;
; -4.399 ; gr:U12|grd_latch[1]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.975     ; 3.472      ;
; -4.396 ; ram:U3|ram_data~22          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.510     ; 4.944      ;
; -4.391 ; ram:U3|ram_data~79          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.069      ; 5.018      ;
; -4.390 ; ram:U3|ram_data~65          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.117      ; 5.565      ;
; -4.371 ; gr:U12|grb_latch[1]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.628     ; 3.291      ;
; -4.335 ; ram:U3|ram_data~96          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.634     ; 4.759      ;
; -4.333 ; ram:U3|ram_data~70          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.078     ; 5.313      ;
; -4.326 ; ram:U3|ram_data~24          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.306     ; 4.578      ;
; -4.319 ; gr:U12|grb_latch[5]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.655     ; 3.212      ;
; -4.315 ; ram:U3|ram_data~75          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.012      ; 4.885      ;
; -4.313 ; gr:U12|grc_latch[7]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.535     ; 3.326      ;
; -4.312 ; ram:U3|ram_address_latch[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch   ; statectrl:U14|enled_latch ; 1.000        ; 1.663      ; 7.033      ;
; -4.302 ; ram:U3|ram_data~8           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.387     ; 4.473      ;
; -4.301 ; statectrl:U14|dbfaout_latch ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; statectrl:U14|enled_latch ; 1.000        ; 0.460      ; 5.809      ;
; -4.300 ; gr:U12|grc_latch[0]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.567     ; 3.781      ;
; -4.292 ; gr:U12|grb_latch[0]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.619     ; 3.721      ;
; -4.278 ; ram:U3|ram_data~9           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.244      ; 5.080      ;
; -4.272 ; ram:U3|ram_data~16          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.588     ; 4.742      ;
; -4.269 ; gr:U12|gra_latch[2]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.680     ; 3.137      ;
; -4.260 ; ram:U3|ram_data~51          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.071     ; 5.247      ;
; -4.259 ; ram:U3|ram_data~2           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.436     ; 4.881      ;
; -4.249 ; ram:U3|ram_data~101         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.212     ; 5.095      ;
; -4.249 ; ram:U3|ram_data~25          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.521      ; 5.328      ;
; -4.245 ; gr:U12|grd_latch[7]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.975     ; 3.318      ;
; -4.244 ; ram:U3|ram_data~66          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.121      ; 5.423      ;
; -4.243 ; gr:U12|grd_latch[2]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.975     ; 3.316      ;
; -4.232 ; gr:U12|gra_latch[3]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.673     ; 3.107      ;
; -4.231 ; ram:U3|ram_data~115         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.002      ; 5.291      ;
; -4.229 ; ram:U3|ram_data~99          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.789     ; 4.498      ;
; -4.229 ; gr:U12|gra_latch[7]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.681     ; 3.096      ;
; -4.216 ; ram:U3|ram_data~64          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.419     ; 4.855      ;
; -4.216 ; gr:U12|grc_latch[5]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.536     ; 3.228      ;
; -4.205 ; ram:U3|ram_data~97          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.066     ; 5.197      ;
; -4.176 ; ram:U3|ram_data~17          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.295     ; 4.939      ;
; -4.173 ; ram:U3|ram_data~3           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.417      ; 5.648      ;
; -4.157 ; gr:U12|grc_latch[4]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.534     ; 3.171      ;
; -4.152 ; ram:U3|ram_data~46          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.200     ; 4.510      ;
; -4.147 ; ram:U3|ram_data~114         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.840     ; 4.365      ;
; -4.146 ; ram:U3|ram_data~47          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.033      ; 4.737      ;
; -4.141 ; ram:U3|ram_data~104         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.038     ; 4.661      ;
; -4.134 ; ram:U3|ram_data~18          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.490     ; 4.702      ;
; -4.124 ; ram:U3|ram_data~120         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.193     ; 4.489      ;
; -4.123 ; ram:U3|ram_data~21          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.230     ; 4.951      ;
; -4.116 ; gr:U12|grb_latch[3]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.622     ; 3.042      ;
+--------+-----------------------------+------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ir:U5|instruction[10]'                                                                                                     ;
+--------+----------------------------+---------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node             ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------+-----------------------------+-----------------------+--------------+------------+------------+
; -5.432 ; ram:U3|ram_data~39         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.611      ; 6.554      ;
; -5.266 ; statectrl:U14|regrd1_latch ; gr:U12|grc_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.757      ; 7.524      ;
; -5.252 ; ram:U3|ram_data~86         ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.421      ; 6.184      ;
; -5.241 ; ir:U5|instruction[0]       ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.693      ; 7.435      ;
; -5.206 ; ram:U3|ram_data~119        ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.261      ; 5.978      ;
; -5.190 ; ram:U3|ram_data~39         ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.750      ; 6.451      ;
; -5.101 ; ram:U3|ram_data~39         ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.732      ; 6.344      ;
; -5.077 ; ram:U3|ram_data~38         ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.338      ; 5.926      ;
; -5.062 ; ram:U3|ram_data~83         ; gr:U12|grb_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.004      ; 6.577      ;
; -5.038 ; ram:U3|ram_data~83         ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.897      ; 6.446      ;
; -5.021 ; ram:U3|ram_data~87         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.866      ; 6.398      ;
; -4.964 ; ram:U3|ram_data~119        ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.400      ; 5.875      ;
; -4.956 ; ram:U3|ram_data~84         ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.763      ; 6.230      ;
; -4.944 ; ram:U3|ram_data~86         ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.559      ; 6.014      ;
; -4.928 ; statectrl:U14|regrd1_latch ; gr:U12|grb_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.866      ; 7.295      ;
; -4.924 ; statectrl:U14|regrd1_latch ; gr:U12|gra_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.872      ; 7.297      ;
; -4.912 ; ram:U3|ram_data~55         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.083      ; 6.506      ;
; -4.910 ; ram:U3|ram_data~20         ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.769      ; 6.190      ;
; -4.905 ; ram:U3|ram_data~36         ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.451      ; 5.867      ;
; -4.903 ; ir:U5|instruction[0]       ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.802      ; 7.206      ;
; -4.903 ; ram:U3|ram_data~103        ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.686      ; 6.100      ;
; -4.899 ; ir:U5|instruction[0]       ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.808      ; 7.208      ;
; -4.876 ; ram:U3|ram_data~35         ; gr:U12|grb_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.629      ; 6.016      ;
; -4.875 ; ram:U3|ram_data~119        ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.382      ; 5.768      ;
; -4.864 ; ram:U3|ram_data~39         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.679      ; 6.554      ;
; -4.853 ; gr:U12|grd_latch[0]        ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.700     ; 4.654      ;
; -4.852 ; ram:U3|ram_data~35         ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.522      ; 5.885      ;
; -4.841 ; ram:U3|ram_data~84         ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.884      ; 6.236      ;
; -4.826 ; ram:U3|ram_data~84         ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.885      ; 6.222      ;
; -4.807 ; ram:U3|ram_data~5          ; gr:U12|grc_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.159      ; 6.477      ;
; -4.802 ; ir:U5|instruction[2]       ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 2.748      ; 8.051      ;
; -4.802 ; ram:U3|ram_data~86         ; gr:U12|gra_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.547      ; 5.860      ;
; -4.795 ; ram:U3|ram_data~20         ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.890      ; 6.196      ;
; -4.790 ; ram:U3|ram_data~36         ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.572      ; 5.873      ;
; -4.786 ; ram:U3|ram_data~38         ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.476      ; 5.773      ;
; -4.780 ; ram:U3|ram_data~20         ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.891      ; 6.182      ;
; -4.779 ; ram:U3|ram_data~87         ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.005      ; 6.295      ;
; -4.775 ; ram:U3|ram_data~36         ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.573      ; 5.859      ;
; -4.727 ; ram:U3|ram_data~22         ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.768      ; 6.006      ;
; -4.706 ; ir:U5|instruction[1]       ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.693      ; 6.900      ;
; -4.703 ; ram:U3|ram_data~5          ; gr:U12|grb_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.297      ; 6.511      ;
; -4.702 ; ram:U3|ram_data~39         ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.738      ; 6.451      ;
; -4.698 ; statectrl:U14|regrd1_latch ; gr:U12|grc_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 1.000        ; 1.825      ; 7.524      ;
; -4.690 ; ram:U3|ram_data~87         ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.987      ; 6.188      ;
; -4.684 ; ram:U3|ram_data~86         ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.489      ; 6.184      ;
; -4.676 ; ram:U3|ram_data~83         ; gr:U12|gra_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.011      ; 6.198      ;
; -4.673 ; ir:U5|instruction[0]       ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 1.000        ; 1.761      ; 7.435      ;
; -4.671 ; statectrl:U14|regrd1_latch ; gr:U12|grc_latch[2] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.787      ; 6.959      ;
; -4.670 ; ram:U3|ram_data~55         ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.222      ; 6.403      ;
; -4.664 ; ram:U3|ram_data~70         ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.200      ; 6.375      ;
; -4.661 ; ram:U3|ram_data~103        ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.825      ; 5.997      ;
; -4.658 ; ir:U5|instruction[9]       ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 2.041      ; 7.200      ;
; -4.651 ; ram:U3|ram_data~34         ; gr:U12|grc_latch[2] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.459      ; 5.621      ;
; -4.648 ; statectrl:U14|regrd1_latch ; gr:U12|grc_latch[1] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.769      ; 6.918      ;
; -4.638 ; ram:U3|ram_data~119        ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.329      ; 5.978      ;
; -4.634 ; statectrl:U14|regrd2_latch ; gr:U12|grc_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.724      ; 6.859      ;
; -4.627 ; ram:U3|ram_data~38         ; gr:U12|gra_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.464      ; 5.602      ;
; -4.623 ; ir:U5|instruction[0]       ; gr:U12|grc_latch[1] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.705      ; 6.829      ;
; -4.614 ; ir:U5|instruction[0]       ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.723      ; 6.838      ;
; -4.614 ; ram:U3|ram_data~82         ; gr:U12|grc_latch[2] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.778      ; 5.903      ;
; -4.610 ; ram:U3|ram_data~71         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.607      ; 6.728      ;
; -4.581 ; ram:U3|ram_data~55         ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.204      ; 6.296      ;
; -4.576 ; ram:U3|ram_data~116        ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.605      ; 5.692      ;
; -4.574 ; ram:U3|ram_data~83         ; gr:U12|grb_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.992      ; 6.577      ;
; -4.572 ; ram:U3|ram_data~103        ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.807      ; 5.890      ;
; -4.549 ; gr:U12|grb_latch[2]        ; gr:U12|grc_latch[2] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.243     ; 4.807      ;
; -4.520 ; ram:U3|ram_data~39         ; gr:U12|grd_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 1.021      ; 6.552      ;
; -4.518 ; statectrl:U14|regrd1_latch ; gr:U12|grb_latch[2] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.876      ; 6.895      ;
; -4.515 ; gr:U12|grd_latch[0]        ; gr:U12|grb_latch[0] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.591     ; 4.425      ;
; -4.511 ; gr:U12|grd_latch[0]        ; gr:U12|gra_latch[0] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.585     ; 4.427      ;
; -4.509 ; ram:U3|ram_data~38         ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.406      ; 5.926      ;
; -4.499 ; gr:U12|grb_latch[2]        ; gr:U12|grc_latch[2] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.193     ; 4.807      ;
; -4.498 ; ram:U3|ram_data~34         ; gr:U12|grb_latch[2] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.548      ; 5.557      ;
; -4.496 ; ram:U3|ram_data~69         ; gr:U12|grc_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.257      ; 6.264      ;
; -4.490 ; ram:U3|ram_data~35         ; gr:U12|gra_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.636      ; 5.637      ;
; -4.476 ; ram:U3|ram_data~119        ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.388      ; 5.875      ;
; -4.470 ; ram:U3|ram_data~83         ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.965      ; 6.446      ;
; -4.464 ; ir:U5|instruction[2]       ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 2.857      ; 7.822      ;
; -4.461 ; ir:U5|instruction[0]       ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.812      ; 6.774      ;
; -4.461 ; ram:U3|ram_data~116        ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.726      ; 5.698      ;
; -4.461 ; ram:U3|ram_data~82         ; gr:U12|grb_latch[2] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.867      ; 5.839      ;
; -4.460 ; ir:U5|instruction[2]       ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 2.863      ; 7.824      ;
; -4.456 ; ram:U3|ram_data~86         ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.547      ; 6.014      ;
; -4.453 ; ram:U3|ram_data~87         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.934      ; 6.398      ;
; -4.446 ; ram:U3|ram_data~116        ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.727      ; 5.684      ;
; -4.440 ; statectrl:U14|regrd1_latch ; gr:U12|grb_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 1.000        ; 1.854      ; 7.295      ;
; -4.425 ; ram:U3|ram_data~23         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.037      ; 5.973      ;
; -4.419 ; ram:U3|ram_data~22         ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.906      ; 5.836      ;
; -4.415 ; ir:U5|instruction[0]       ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 1.000        ; 1.790      ; 7.206      ;
; -4.415 ; ram:U3|ram_data~100        ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.386      ; 5.312      ;
; -4.395 ; ram:U3|ram_data~33         ; gr:U12|grc_latch[1] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.646      ; 5.552      ;
; -4.392 ; ram:U3|ram_data~69         ; gr:U12|grb_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.395      ; 6.298      ;
; -4.388 ; ram:U3|ram_data~84         ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.831      ; 6.230      ;
; -4.388 ; ram:U3|ram_data~35         ; gr:U12|grb_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.617      ; 6.016      ;
; -4.383 ; ram:U3|ram_data~113        ; gr:U12|grc_latch[1] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.317      ; 5.211      ;
; -4.368 ; ir:U5|instruction[1]       ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.802      ; 6.671      ;
; -4.368 ; ram:U3|ram_data~71         ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.746      ; 6.625      ;
; -4.367 ; ram:U3|ram_data~5          ; gr:U12|gra_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.285      ; 6.163      ;
; -4.365 ; statectrl:U14|regrd1_latch ; gr:U12|grb_latch[1] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.883      ; 6.749      ;
; -4.364 ; ir:U5|instruction[1]       ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.808      ; 6.673      ;
+--------+----------------------------+---------------------+-----------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:U1|clk_out'                                                                                                                      ;
+--------+-------------------------------------+------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                      ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -4.876 ; ir:U5|instruction[14]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.216     ; 5.661      ;
; -4.868 ; ir:U5|instruction[15]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.216     ; 5.653      ;
; -4.804 ; ir:U5|instruction[11]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 5.558      ;
; -4.795 ; ir:U5|instruction[14]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 5.549      ;
; -4.789 ; ir:U5|instruction[13]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 5.543      ;
; -4.789 ; ir:U5|instruction[15]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 5.543      ;
; -4.767 ; ir:U5|instruction[13]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.216     ; 5.552      ;
; -4.762 ; ir:U5|instruction[11]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.216     ; 5.547      ;
; -4.689 ; ir:U5|instruction[13]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 5.475      ;
; -4.652 ; ir:U5|instruction[14]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.216     ; 5.437      ;
; -4.644 ; ir:U5|instruction[15]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.216     ; 5.429      ;
; -4.629 ; ir:U5|instruction[14]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 5.415      ;
; -4.543 ; ir:U5|instruction[13]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.216     ; 5.328      ;
; -4.538 ; ir:U5|instruction[11]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.216     ; 5.323      ;
; -4.529 ; ir:U5|instruction[12]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.216     ; 5.314      ;
; -4.492 ; ir:U5|instruction[12]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 5.246      ;
; -4.380 ; ir:U5|instruction[11]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 5.166      ;
; -4.344 ; ir:U5|instruction[12]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 5.130      ;
; -4.305 ; ir:U5|instruction[12]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.216     ; 5.090      ;
; -4.199 ; ir:U5|instruction[14]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.205     ; 4.995      ;
; -4.177 ; ir:U5|instruction[14]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 4.963      ;
; -4.160 ; ir:U5|instruction[15]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 4.946      ;
; -4.117 ; ir:U5|instruction[13]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.214     ; 4.904      ;
; -4.108 ; ir:U5|instruction[11]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.214     ; 4.895      ;
; -4.080 ; ir:U5|instruction[13]               ; statectrl:U14|ramin_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.237     ; 4.844      ;
; -4.074 ; ir:U5|instruction[13]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.205     ; 4.870      ;
; -4.065 ; ir:U5|instruction[11]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.205     ; 4.861      ;
; -4.035 ; ir:U5|instruction[11]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 4.821      ;
; -4.020 ; ir:U5|instruction[14]               ; statectrl:U14|ramin_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.237     ; 4.784      ;
; -4.000 ; ir:U5|instruction[12]               ; statectrl:U14|ramin_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.237     ; 4.764      ;
; -3.976 ; ir:U5|instruction[12]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.205     ; 4.772      ;
; -3.932 ; ir:U5|instruction[15]               ; statectrl:U14|ramin_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.237     ; 4.696      ;
; -3.879 ; ir:U5|instruction[14]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.214     ; 4.666      ;
; -3.851 ; ir:U5|instruction[13]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.357     ; 4.495      ;
; -3.840 ; ir:U5|instruction[13]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.237     ; 4.604      ;
; -3.831 ; ir:U5|instruction[11]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.237     ; 4.595      ;
; -3.802 ; ir:U5|instruction[12]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 4.588      ;
; -3.791 ; ir:U5|instruction[14]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.357     ; 4.435      ;
; -3.779 ; ir:U5|instruction[15]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.205     ; 4.575      ;
; -3.777 ; ir:U5|instruction[12]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.214     ; 4.564      ;
; -3.602 ; ir:U5|instruction[14]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.237     ; 4.366      ;
; -3.563 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.317      ;
; -3.563 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 4.349      ;
; -3.562 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.316      ;
; -3.559 ; statectrl:U14|current_state.t3      ; statectrl:U14|romin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.106     ; 4.454      ;
; -3.559 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.313      ;
; -3.555 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 4.341      ;
; -3.553 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.307      ;
; -3.552 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.306      ;
; -3.546 ; statectrl:U14|current_state.t12     ; statectrl:U14|regrd2_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.088     ; 4.459      ;
; -3.546 ; ir:U5|instruction[15]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.214     ; 4.333      ;
; -3.541 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.295      ;
; -3.520 ; statectrl:U14|current_state.t12     ; statectrl:U14|regrd1_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.120     ; 4.401      ;
; -3.506 ; ir:U5|instruction[12]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.357     ; 4.150      ;
; -3.501 ; ir:U5|instruction[13]               ; statectrl:U14|ramwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.729     ; 3.773      ;
; -3.500 ; ir:U5|instruction[12]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.237     ; 4.264      ;
; -3.492 ; ir:U5|instruction[11]               ; statectrl:U14|ramwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.729     ; 3.764      ;
; -3.483 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.237      ;
; -3.462 ; statectrl:U14|current_state.t11     ; statectrl:U14|ramin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.110     ; 4.353      ;
; -3.457 ; statectrl:U14|current_state.t12     ; statectrl:U14|enalu_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.081     ; 4.377      ;
; -3.454 ; statectrl:U14|current_state.t7      ; statectrl:U14|romin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.106     ; 4.349      ;
; -3.454 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 4.240      ;
; -3.452 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.206      ;
; -3.451 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.205      ;
; -3.440 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.194      ;
; -3.436 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.190      ;
; -3.425 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.179      ;
; -3.416 ; ir:U5|instruction[13]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 4.202      ;
; -3.403 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|ramin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.102     ; 4.302      ;
; -3.363 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.117      ;
; -3.362 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.116      ;
; -3.351 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.247     ; 4.105      ;
; -3.348 ; ir:U5|instruction[14]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.223     ; 4.126      ;
; -3.337 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|regrd1_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.112     ; 4.226      ;
; -3.326 ; statectrl:U14|current_state.t12     ; statectrl:U14|ramin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.110     ; 4.217      ;
; -3.322 ; ir:U5|instruction[15]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.357     ; 3.966      ;
; -3.294 ; statectrl:U14|current_state.t10     ; statectrl:U14|regrd1_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.113     ; 4.182      ;
; -3.283 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.070     ; 4.214      ;
; -3.278 ; ir:U5|instruction[11]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.223     ; 4.056      ;
; -3.263 ; ir:U5|instruction[14]               ; statectrl:U14|ramwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.729     ; 3.535      ;
; -3.249 ; ir:U5|instruction[13]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.223     ; 4.027      ;
; -3.240 ; ir:U5|instruction[15]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 4.026      ;
; -3.222 ; ir:U5|instruction[15]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.237     ; 3.986      ;
; -3.219 ; statectrl:U14|current_state.t12     ; statectrl:U14|dbfaout_latch  ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.089     ; 4.131      ;
; -3.216 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 4.002      ;
; -3.170 ; statectrl:U14|current_state.t13     ; statectrl:U14|enalu_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.081     ; 4.090      ;
; -3.168 ; ir:U5|instruction[11]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.357     ; 3.812      ;
; -3.162 ; statectrl:U14|current_state.t12     ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.078     ; 4.085      ;
; -3.161 ; ir:U5|instruction[12]               ; statectrl:U14|ramwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.729     ; 3.433      ;
; -3.157 ; statectrl:U14|current_state.t14     ; statectrl:U14|regrd1_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.112     ; 4.046      ;
; -3.138 ; statectrl:U14|current_state.t11     ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.078     ; 4.061      ;
; -3.108 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|enalu_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.085     ; 4.024      ;
; -3.105 ; statectrl:U14|current_state.t_rst_2 ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.038     ; 4.068      ;
; -3.075 ; ir:U5|instruction[12]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.223     ; 3.853      ;
; -2.991 ; statectrl:U14|current_state.t14     ; statectrl:U14|enalu_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.085     ; 3.907      ;
; -2.977 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.215     ; 3.763      ;
; -2.974 ; statectrl:U14|current_state.t12     ; statectrl:U14|enled_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.088     ; 3.887      ;
; -2.966 ; statectrl:U14|current_state.t5      ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 3.885      ;
; -2.957 ; statectrl:U14|current_state.t9      ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 3.876      ;
; -2.952 ; statectrl:U14|current_state.t10     ; statectrl:U14|dbfaout_latch  ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.082     ; 3.871      ;
+--------+-------------------------------------+------------------------------+----------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'statectrl:U14|nextn_latch'                                                                                                   ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; -2.803 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.786     ; 2.028      ;
; -2.803 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.786     ; 2.028      ;
; -2.803 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.786     ; 2.028      ;
; -2.803 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.786     ; 2.028      ;
; -2.803 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.786     ; 2.028      ;
; -2.803 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.786     ; 2.028      ;
; -2.803 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.786     ; 2.028      ;
; -2.803 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.786     ; 2.028      ;
; -2.627 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.781     ; 1.857      ;
; -2.627 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.781     ; 1.857      ;
; -2.627 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.781     ; 1.857      ;
; -2.627 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.781     ; 1.857      ;
; -2.627 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.781     ; 1.857      ;
; -2.627 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.781     ; 1.857      ;
; -2.627 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.781     ; 1.857      ;
; -2.627 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.781     ; 1.857      ;
; -2.417 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.818     ; 1.610      ;
; -2.391 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.818     ; 1.584      ;
; -2.132 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.840     ; 1.303      ;
; -2.132 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.840     ; 1.303      ;
; -2.129 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.840     ; 1.300      ;
; -2.103 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.840     ; 1.274      ;
; -2.036 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.965     ; 2.082      ;
; -1.479 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.763     ; 1.727      ;
; -1.302 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.270      ;
; -1.277 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.245      ;
; -1.247 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.215      ;
; -1.189 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.157      ;
; -1.160 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.128      ;
; -1.156 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.124      ;
; -1.135 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.103      ;
; -1.131 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.099      ;
; -1.105 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.073      ;
; -1.101 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.069      ;
; -1.043 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.011      ;
; -1.037 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 2.005      ;
; -1.014 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.982      ;
; -1.014 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.982      ;
; -1.010 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.978      ;
; -1.001 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.969      ;
; -0.989 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.957      ;
; -0.985 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.953      ;
; -0.971 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.939      ;
; -0.959 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.927      ;
; -0.955 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.923      ;
; -0.897 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.865      ;
; -0.891 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.859      ;
; -0.891 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.859      ;
; -0.883 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.851      ;
; -0.868 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.836      ;
; -0.868 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.836      ;
; -0.864 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.053     ; 1.832      ;
; -0.428 ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.400      ;
; -0.323 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.295      ;
; -0.309 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.281      ;
; -0.302 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.274      ;
; -0.302 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.274      ;
; -0.298 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.270      ;
; -0.286 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.258      ;
; -0.283 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.049     ; 1.255      ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_input'                                                                                               ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.044 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.963      ;
; -1.954 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.873      ;
; -1.946 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.865      ;
; -1.930 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.849      ;
; -1.927 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.846      ;
; -1.898 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.817      ;
; -1.895 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.814      ;
; -1.868 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.787      ;
; -1.808 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.727      ;
; -1.800 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.719      ;
; -1.800 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.719      ;
; -1.784 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.703      ;
; -1.784 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.703      ;
; -1.781 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.700      ;
; -1.752 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.671      ;
; -1.749 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.668      ;
; -1.748 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.667      ;
; -1.722 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.641      ;
; -1.719 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.638      ;
; -1.681 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.600      ;
; -1.664 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.583      ;
; -1.662 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.581      ;
; -1.654 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.573      ;
; -1.654 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.573      ;
; -1.638 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.557      ;
; -1.638 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.557      ;
; -1.635 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.554      ;
; -1.606 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.525      ;
; -1.603 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.522      ;
; -1.602 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.521      ;
; -1.602 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.521      ;
; -1.576 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.495      ;
; -1.573 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.492      ;
; -1.572 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.491      ;
; -1.535 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.454      ;
; -1.518 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.437      ;
; -1.516 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.435      ;
; -1.508 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.427      ;
; -1.508 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.427      ;
; -1.507 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.426      ;
; -1.492 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.411      ;
; -1.492 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.411      ;
; -1.491 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.410      ;
; -1.489 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.408      ;
; -1.460 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.379      ;
; -1.458 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.378      ;
; -1.457 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.376      ;
; -1.456 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.375      ;
; -1.456 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.375      ;
; -1.430 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.349      ;
; -1.427 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.346      ;
; -1.426 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.345      ;
; -1.426 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.345      ;
; -1.389 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.308      ;
; -1.372 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.291      ;
; -1.370 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.289      ;
; -1.362 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.281      ;
; -1.362 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.281      ;
; -1.361 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.280      ;
; -1.360 ; clk_divider:U1|counter[9]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.280      ;
; -1.346 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.265      ;
; -1.346 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.265      ;
; -1.345 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.264      ;
; -1.344 ; clk_divider:U1|counter[9]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.264      ;
; -1.343 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.262      ;
; -1.314 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.233      ;
; -1.312 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.232      ;
; -1.311 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.230      ;
; -1.310 ; clk_divider:U1|counter[12] ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.230      ;
; -1.310 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.229      ;
; -1.310 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.229      ;
; -1.284 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.203      ;
; -1.282 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.202      ;
; -1.281 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.200      ;
; -1.280 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.199      ;
; -1.280 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.199      ;
; -1.243 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.162      ;
; -1.226 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.145      ;
; -1.224 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.143      ;
; -1.216 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.135      ;
; -1.216 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.135      ;
; -1.215 ; clk_divider:U1|counter[11] ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.135      ;
; -1.215 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.134      ;
; -1.214 ; clk_divider:U1|counter[9]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.134      ;
; -1.200 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[6]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.119      ;
; -1.200 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.119      ;
; -1.199 ; clk_divider:U1|counter[11] ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.119      ;
; -1.199 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.118      ;
; -1.198 ; clk_divider:U1|counter[9]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.118      ;
; -1.197 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[6]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.116      ;
; -1.168 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[5]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.087      ;
; -1.166 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.086      ;
; -1.165 ; clk_divider:U1|counter[14] ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.085      ;
; -1.165 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.084      ;
; -1.164 ; clk_divider:U1|counter[12] ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.084      ;
; -1.164 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.083      ;
; -1.164 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.083      ;
; -1.138 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[6]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.057      ;
; -1.136 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.081     ; 2.056      ;
; -1.135 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.082     ; 2.054      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:U1|clk_out'                                                                                                                           ;
+--------+----------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -2.977 ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; 0.000        ; 3.248      ; 0.764      ;
; -2.495 ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; -0.500       ; 3.248      ; 0.746      ;
; 0.063  ; ir:U5|instruction[10]            ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 3.271      ; 3.827      ;
; 0.322  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 3.282      ; 4.097      ;
; 0.340  ; statectrl:U14|nextn_latch        ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; 0.000        ; 3.282      ; 4.105      ;
; 0.411  ; ir:U5|instruction[10]            ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 3.270      ; 4.174      ;
; 0.453  ; statectrl:U14|regrd2_latch       ; statectrl:U14|regrd2_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.454  ; statectrl:U14|regrd1_latch       ; statectrl:U14|regrd1_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.746      ;
; 0.485  ; statectrl:U14|regwt_latch        ; statectrl:U14|regwt_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; statectrl:U14|enrom_latch        ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramrd_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.049      ; 0.746      ;
; 0.485  ; statectrl:U14|ramwt_latch        ; statectrl:U14|ramwt_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.049      ; 0.746      ;
; 0.487  ; statectrl:U14|romin_latch        ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 3.263      ; 4.233      ;
; 0.500  ; statectrl:U14|next_state.t5      ; statectrl:U14|current_state.t5      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 0.794      ;
; 0.575  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; -0.500       ; 3.282      ; 3.850      ;
; 0.590  ; ir:U5|instruction[10]            ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 3.270      ; 4.353      ;
; 0.618  ; statectrl:U14|ramin_latch        ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 3.248      ; 4.349      ;
; 0.619  ; statectrl:U14|enled_latch        ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; 0.000        ; 3.271      ; 4.383      ;
; 0.639  ; ir:U5|instruction[10]            ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 3.271      ; 3.903      ;
; 0.642  ; statectrl:U14|next_state.t8      ; statectrl:U14|current_state.t8      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 0.936      ;
; 0.669  ; statectrl:U14|nextn_latch        ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; -0.500       ; 3.282      ; 3.934      ;
; 0.701  ; statectrl:U14|next_state.t18     ; statectrl:U14|current_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.993      ;
; 0.701  ; statectrl:U14|next_state.t_rst_2 ; statectrl:U14|current_state.t_rst_2 ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 0.993      ;
; 0.712  ; statectrl:U14|current_state.t8   ; statectrl:U14|next_state.t9         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.006      ;
; 0.734  ; statectrl:U14|current_state.t7   ; statectrl:U14|next_state.t8         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.028      ;
; 0.735  ; statectrl:U14|counter[9]         ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.028      ;
; 0.736  ; statectrl:U14|counter[7]         ; statectrl:U14|counter[7]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.029      ;
; 0.736  ; statectrl:U14|counter[5]         ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.029      ;
; 0.738  ; statectrl:U14|counter[15]        ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.030      ;
; 0.738  ; statectrl:U14|counter[13]        ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.030      ;
; 0.738  ; statectrl:U14|counter[11]        ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.030      ;
; 0.738  ; statectrl:U14|counter[3]         ; statectrl:U14|counter[3]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.031      ;
; 0.738  ; statectrl:U14|counter[1]         ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.031      ;
; 0.739  ; statectrl:U14|counter[8]         ; statectrl:U14|counter[8]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.032      ;
; 0.739  ; statectrl:U14|counter[6]         ; statectrl:U14|counter[6]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.032      ;
; 0.740  ; statectrl:U14|counter[17]        ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.032      ;
; 0.740  ; statectrl:U14|counter[16]        ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.032      ;
; 0.740  ; statectrl:U14|counter[10]        ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.032      ;
; 0.740  ; statectrl:U14|counter[4]         ; statectrl:U14|counter[4]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.033      ;
; 0.740  ; statectrl:U14|counter[2]         ; statectrl:U14|counter[2]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.033      ;
; 0.741  ; statectrl:U14|counter[14]        ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.033      ;
; 0.741  ; statectrl:U14|counter[12]        ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.033      ;
; 0.742  ; statectrl:U14|counter[18]        ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.034      ;
; 0.748  ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.000        ; 3.272      ; 4.513      ;
; 0.755  ; statectrl:U14|counter[0]         ; statectrl:U14|counter[0]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.048      ;
; 0.779  ; statectrl:U14|romin_latch        ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 3.263      ; 4.025      ;
; 0.800  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.092      ;
; 0.817  ; ir:U5|instruction[10]            ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 3.238      ; 4.548      ;
; 0.821  ; statectrl:U14|current_state.t3   ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.026     ; 1.007      ;
; 0.848  ; statectrl:U14|next_state.t12     ; statectrl:U14|current_state.t12     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.141      ;
; 0.882  ; statectrl:U14|enled_latch        ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; -0.500       ; 3.271      ; 4.146      ;
; 0.897  ; statectrl:U14|current_state.t4   ; statectrl:U14|next_state.t5         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.191      ;
; 0.914  ; statectrl:U14|next_state.t7      ; statectrl:U14|current_state.t7      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.208      ;
; 0.926  ; statectrl:U14|ramin_latch        ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 3.248      ; 4.157      ;
; 0.927  ; statectrl:U14|next_state.t9      ; statectrl:U14|current_state.t9      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.082      ; 1.221      ;
; 0.940  ; statectrl:U14|current_state.t5   ; statectrl:U14|next_state.t6         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.560      ; 1.712      ;
; 0.963  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.255      ;
; 0.963  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.255      ;
; 0.963  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.255      ;
; 0.963  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.255      ;
; 0.963  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.255      ;
; 0.963  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.255      ;
; 0.963  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.255      ;
; 0.963  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.255      ;
; 0.963  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.255      ;
; 0.964  ; statectrl:U14|current_state.t7   ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.026     ; 1.150      ;
; 0.967  ; ir:U5|instruction[10]            ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 3.270      ; 4.230      ;
; 0.978  ; statectrl:U14|next_state.t16     ; statectrl:U14|current_state.t16     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.396     ; 0.794      ;
; 1.022  ; ir:U5|instruction[10]            ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 3.270      ; 4.285      ;
; 1.064  ; statectrl:U14|current_state.t13  ; statectrl:U14|enalu_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.357      ;
; 1.071  ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; -0.500       ; 3.272      ; 4.336      ;
; 1.091  ; statectrl:U14|counter[7]         ; statectrl:U14|counter[8]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.384      ;
; 1.091  ; statectrl:U14|counter[5]         ; statectrl:U14|counter[6]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.384      ;
; 1.092  ; statectrl:U14|counter[3]         ; statectrl:U14|counter[4]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.385      ;
; 1.092  ; statectrl:U14|counter[1]         ; statectrl:U14|counter[2]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.385      ;
; 1.092  ; statectrl:U14|counter[11]        ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.384      ;
; 1.093  ; statectrl:U14|counter[15]        ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.385      ;
; 1.093  ; statectrl:U14|counter[13]        ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.385      ;
; 1.094  ; statectrl:U14|counter[17]        ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.386      ;
; 1.099  ; statectrl:U14|counter[0]         ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.392      ;
; 1.100  ; statectrl:U14|counter[8]         ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.393      ;
; 1.100  ; statectrl:U14|counter[6]         ; statectrl:U14|counter[7]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.393      ;
; 1.101  ; statectrl:U14|counter[9]         ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.070      ; 1.383      ;
; 1.101  ; statectrl:U14|counter[4]         ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.394      ;
; 1.101  ; statectrl:U14|counter[10]        ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.393      ;
; 1.101  ; statectrl:U14|counter[2]         ; statectrl:U14|counter[3]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.394      ;
; 1.101  ; statectrl:U14|counter[16]        ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.393      ;
; 1.102  ; statectrl:U14|counter[14]        ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.394      ;
; 1.102  ; statectrl:U14|counter[12]        ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.394      ;
; 1.103  ; statectrl:U14|counter[18]        ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.395      ;
; 1.103  ; ir:U5|instruction[10]            ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 3.238      ; 4.334      ;
; 1.108  ; statectrl:U14|counter[0]         ; statectrl:U14|counter[2]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.401      ;
; 1.109  ; statectrl:U14|counter[6]         ; statectrl:U14|counter[8]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.402      ;
; 1.110  ; statectrl:U14|counter[4]         ; statectrl:U14|counter[6]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.403      ;
; 1.110  ; statectrl:U14|counter[2]         ; statectrl:U14|counter[4]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.081      ; 1.403      ;
; 1.110  ; statectrl:U14|counter[10]        ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.402      ;
; 1.110  ; statectrl:U14|counter[16]        ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.402      ;
; 1.111  ; statectrl:U14|counter[14]        ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.403      ;
; 1.111  ; statectrl:U14|counter[12]        ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.080      ; 1.403      ;
; 1.120  ; statectrl:U14|counter[8]         ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.070      ; 1.402      ;
+--------+----------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ir:U5|instruction[10]'                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock                              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; -0.298 ; pc:U7|addr_latch[4]                                                                               ; gr:U12|grd_latch[4] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 4.221      ; 4.145      ;
; -0.075 ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|gra_latch[7] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.670      ; 1.827      ;
; -0.013 ; pc:U7|addr_latch[2]                                                                               ; gr:U12|grd_latch[2] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 4.221      ; 4.430      ;
; -0.004 ; pc:U7|addr_latch[0]                                                                               ; gr:U12|grd_latch[0] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 4.211      ; 4.429      ;
; 0.026  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.705      ; 6.204      ;
; 0.031  ; pc:U7|addr_latch[4]                                                                               ; gr:U12|grb_latch[4] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.888      ; 4.141      ;
; 0.048  ; pc:U7|addr_latch[7]                                                                               ; gr:U12|grd_latch[7] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 4.221      ; 4.491      ;
; 0.083  ; pc:U7|addr_latch[4]                                                                               ; gr:U12|grc_latch[4] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.825      ; 4.130      ;
; 0.089  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|gra_latch[7] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.506      ; 1.827      ;
; 0.109  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.411      ; 6.003      ;
; 0.111  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|gra_latch[4] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.694      ; 2.037      ;
; 0.128  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.705      ; 6.316      ;
; 0.129  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grb_latch[7] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.644      ; 2.005      ;
; 0.130  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|gra_latch[6] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.681      ; 2.043      ;
; 0.140  ; pc:U7|addr_latch[6]                                                                               ; gr:U12|grd_latch[6] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 4.222      ; 4.584      ;
; 0.143  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.417      ; 6.033      ;
; 0.146  ; dbufferb:U10|data_latch[2]                                                                        ; gr:U12|gra_latch[2] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.695      ; 2.073      ;
; 0.181  ; dbufferb:U10|data_latch[3]                                                                        ; gr:U12|gra_latch[3] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.677      ; 2.090      ;
; 0.182  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grb_latch[4] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.647      ; 2.061      ;
; 0.189  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.417      ; 6.079      ;
; 0.207  ; pc:U7|addr_latch[3]                                                                               ; gr:U12|grd_latch[3] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 4.221      ; 4.650      ;
; 0.207  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|grb_latch[6] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.649      ; 2.088      ;
; 0.212  ; pc:U7|addr_latch[1]                                                                               ; gr:U12|grd_latch[1] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 4.221      ; 4.655      ;
; 0.213  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.392      ; 6.078      ;
; 0.220  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.385      ; 6.078      ;
; 0.232  ; pc:U7|addr_latch[6]                                                                               ; gr:U12|grb_latch[6] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.909      ; 4.363      ;
; 0.241  ; pc:U7|addr_latch[5]                                                                               ; gr:U12|grd_latch[5] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 4.234      ; 4.697      ;
; 0.241  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|gra_latch[1] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.669      ; 2.142      ;
; 0.250  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|gra_latch[0] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.677      ; 2.159      ;
; 0.261  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.705      ; 6.439      ;
; 0.262  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.706      ; 6.441      ;
; 0.269  ; pc:U7|addr_latch[7]                                                                               ; gr:U12|grb_latch[7] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.909      ; 4.400      ;
; 0.271  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grc_latch[4] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.547      ; 2.050      ;
; 0.273  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[1] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.705      ; 6.461      ;
; 0.275  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|gra_latch[4] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.530      ; 2.037      ;
; 0.277  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[0] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.695      ; 6.455      ;
; 0.293  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grb_latch[7] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.480      ; 2.005      ;
; 0.294  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|gra_latch[6] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.517      ; 2.043      ;
; 0.297  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[7] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.705      ; 6.485      ;
; 0.298  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|grb_latch[0] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.626      ; 2.156      ;
; 0.302  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.411      ; 6.186      ;
; 0.304  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; gr:U12|grd_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 3.505      ; 4.031      ;
; 0.310  ; dbufferb:U10|data_latch[5]                                                                        ; gr:U12|gra_latch[5] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.428      ; 1.970      ;
; 0.310  ; dbufferb:U10|data_latch[2]                                                                        ; gr:U12|gra_latch[2] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.531      ; 2.073      ;
; 0.313  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.385      ; 6.181      ;
; 0.314  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.718      ; 6.505      ;
; 0.322  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.358      ; 6.153      ;
; 0.336  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.705      ; 6.514      ;
; 0.337  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.705      ; 6.515      ;
; 0.342  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.393      ; 6.208      ;
; 0.342  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grc_latch[7] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.524      ; 2.098      ;
; 0.345  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grd_latch[4] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; -0.500       ; 1.988      ; 2.065      ;
; 0.345  ; dbufferb:U10|data_latch[3]                                                                        ; gr:U12|gra_latch[3] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.513      ; 2.090      ;
; 0.346  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grb_latch[4] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.483      ; 2.061      ;
; 0.350  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grb_latch[1] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.635      ; 2.217      ;
; 0.355  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.366      ; 6.194      ;
; 0.361  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|grd_latch[0] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; -0.500       ; 1.980      ; 2.073      ;
; 0.364  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.403      ; 6.240      ;
; 0.368  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[2] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.410      ; 6.261      ;
; 0.371  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|grb_latch[6] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.485      ; 2.088      ;
; 0.373  ; pc:U7|addr_latch[2]                                                                               ; gr:U12|grc_latch[2] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.845      ; 4.440      ;
; 0.378  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; gr:U12|grd_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 3.505      ; 4.105      ;
; 0.388  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.411      ; 6.282      ;
; 0.393  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[1] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.392      ; 6.268      ;
; 0.400  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grd_latch[7] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; -0.500       ; 1.964      ; 2.096      ;
; 0.402  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grd_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 3.495      ; 4.119      ;
; 0.405  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|gra_latch[1] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.505      ; 2.142      ;
; 0.414  ; pc:U7|addr_latch[2]                                                                               ; gr:U12|grb_latch[2] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.876      ; 4.512      ;
; 0.414  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|gra_latch[0] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.513      ; 2.159      ;
; 0.425  ; pc:U7|addr_latch[0]                                                                               ; gr:U12|grb_latch[0] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.865      ; 4.512      ;
; 0.435  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grc_latch[4] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.383      ; 2.050      ;
; 0.445  ; pc:U7|addr_latch[7]                                                                               ; gr:U12|grc_latch[7] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.826      ; 4.493      ;
; 0.450  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.310      ; 6.233      ;
; 0.454  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.265      ; 6.192      ;
; 0.457  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.372      ; 6.312      ;
; 0.459  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.364      ; 6.306      ;
; 0.460  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[2] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.705      ; 6.648      ;
; 0.462  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|grb_latch[0] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.462      ; 2.156      ;
; 0.465  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; -0.500       ; 5.705      ; 6.163      ;
; 0.468  ; pc:U7|addr_latch[4]                                                                               ; gr:U12|gra_latch[4] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; -0.500       ; 3.927      ; 4.117      ;
; 0.474  ; dbufferb:U10|data_latch[5]                                                                        ; gr:U12|gra_latch[5] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.264      ; 1.970      ;
; 0.482  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grc_latch[1] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.542      ; 2.256      ;
; 0.483  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; gr:U12|grd_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 3.505      ; 4.210      ;
; 0.491  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.411      ; 6.375      ;
; 0.493  ; dbufferb:U10|data_latch[3]                                                                        ; gr:U12|grc_latch[3] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.539      ; 2.264      ;
; 0.495  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.410      ; 6.378      ;
; 0.495  ; pc:U7|addr_latch[2]                                                                               ; gr:U12|gra_latch[2] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; -0.500       ; 3.926      ; 4.143      ;
; 0.502  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[1] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.358      ; 6.343      ;
; 0.506  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grc_latch[7] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.360      ; 2.098      ;
; 0.506  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.385      ; 6.364      ;
; 0.509  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grd_latch[4] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; -0.500       ; 1.824      ; 2.065      ;
; 0.509  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.309      ; 6.301      ;
; 0.509  ; pc:U7|addr_latch[5]                                                                               ; gr:U12|grb_latch[5] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.909      ; 4.640      ;
; 0.513  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grd_latch[1] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; -0.500       ; 1.982      ; 2.227      ;
; 0.514  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grb_latch[1] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.471      ; 2.217      ;
; 0.517  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|grc_latch[0] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.537      ; 2.286      ;
; 0.518  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.393      ; 6.394      ;
; 0.519  ; dbufferb:U10|data_latch[3]                                                                        ; gr:U12|grd_latch[3] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; -0.500       ; 1.979      ; 2.230      ;
; 0.525  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|grd_latch[0] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; -0.500       ; 1.816      ; 2.073      ;
; 0.526  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.265      ; 6.274      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|enalu_latch'                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.017 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 4.334      ; 4.632      ;
; 0.297 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 4.042      ; 4.620      ;
; 0.300 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 4.050      ; 4.631      ;
; 0.306 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 4.053      ; 4.640      ;
; 0.317 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 4.043      ; 4.641      ;
; 0.340 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 4.063      ; 4.684      ;
; 0.360 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 4.068      ; 4.709      ;
; 0.405 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 4.042      ; 4.728      ;
; 0.606 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 4.334      ; 4.721      ;
; 0.847 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 4.043      ; 4.671      ;
; 0.977 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 4.063      ; 4.821      ;
; 1.009 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 4.053      ; 4.843      ;
; 1.009 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 4.042      ; 4.832      ;
; 1.011 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 4.042      ; 4.834      ;
; 1.020 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 4.068      ; 4.869      ;
; 1.059 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 4.050      ; 4.890      ;
; 1.102 ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.016      ; 2.638      ;
; 1.175 ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.818      ; 2.513      ;
; 1.301 ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.757      ; 2.578      ;
; 1.355 ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.746      ; 2.621      ;
; 1.407 ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.819      ; 2.746      ;
; 1.495 ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.733      ; 2.748      ;
; 1.522 ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.754      ; 2.796      ;
; 1.728 ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.745      ; 2.993      ;
; 1.749 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 4.334      ; 6.364      ;
; 1.888 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.345      ; 2.253      ;
; 1.923 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.327      ; 2.270      ;
; 1.932 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 4.063      ; 6.276      ;
; 1.939 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.327      ; 2.286      ;
; 1.988 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.327      ; 2.335      ;
; 2.029 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 4.050      ; 6.360      ;
; 2.059 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.326      ; 2.405      ;
; 2.075 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.327      ; 2.422      ;
; 2.077 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.327      ; 2.424      ;
; 2.145 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 4.042      ; 6.458      ;
; 2.148 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 4.334      ; 6.753      ;
; 2.172 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 4.068      ; 6.511      ;
; 2.180 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.073      ; 2.253      ;
; 2.194 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.327      ; 2.541      ;
; 2.215 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.055      ; 2.270      ;
; 2.229 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 4.050      ; 6.550      ;
; 2.231 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.055      ; 2.286      ;
; 2.237 ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.850      ; 4.597      ;
; 2.252 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 4.042      ; 6.575      ;
; 2.272 ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.558      ; 4.340      ;
; 2.280 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.055      ; 2.335      ;
; 2.290 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 4.334      ; 6.405      ;
; 2.336 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 4.043      ; 6.650      ;
; 2.342 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 4.068      ; 6.691      ;
; 2.351 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.054      ; 2.405      ;
; 2.357 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 4.053      ; 6.691      ;
; 2.367 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.055      ; 2.422      ;
; 2.369 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.055      ; 2.424      ;
; 2.381 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 4.042      ; 6.694      ;
; 2.393 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 4.063      ; 6.727      ;
; 2.416 ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.559      ; 4.485      ;
; 2.419 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 4.043      ; 6.743      ;
; 2.472 ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.579      ; 4.561      ;
; 2.486 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.055      ; 2.541      ;
; 2.557 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 2.134      ; 4.201      ;
; 2.570 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 4.050      ; 6.401      ;
; 2.574 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 4.063      ; 6.418      ;
; 2.636 ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.584      ; 4.730      ;
; 2.676 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 4.053      ; 7.000      ;
; 2.710 ; pc:U7|addr_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.558      ; 4.778      ;
; 2.739 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 4.334      ; 6.844      ;
; 2.745 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 4.042      ; 6.558      ;
; 2.768 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.739     ; 2.261      ;
; 2.773 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.739     ; 2.266      ;
; 2.776 ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.566      ; 4.852      ;
; 2.803 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 4.042      ; 7.126      ;
; 2.807 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.837     ; 2.202      ;
; 2.808 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.837     ; 2.203      ;
; 2.837 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 4.050      ; 6.658      ;
; 2.842 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 4.043      ; 6.656      ;
; 2.861 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 4.042      ; 6.684      ;
; 2.879 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.762     ; 2.349      ;
; 2.882 ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.569      ; 4.961      ;
; 2.885 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 4.068      ; 6.724      ;
; 2.901 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 4.068      ; 6.750      ;
; 2.916 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 4.053      ; 6.750      ;
; 2.929 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.863      ; 4.302      ;
; 2.940 ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.739     ; 2.433      ;
; 2.945 ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.739     ; 2.438      ;
; 2.966 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; dbufferb:U10|data_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.868      ; 4.344      ;
; 2.967 ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.837     ; 2.362      ;
; 2.968 ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.837     ; 2.363      ;
; 2.991 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 4.042      ; 6.804      ;
; 3.013 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; dbufferb:U10|data_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.842      ; 4.365      ;
; 3.016 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 4.043      ; 6.840      ;
; 3.018 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.843      ; 4.371      ;
; 3.046 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 4.063      ; 6.880      ;
; 3.047 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; dbufferb:U10|data_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.850      ; 4.407      ;
; 3.116 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.842      ; 4.468      ;
; 3.166 ; ram:U3|ram_address_latch[2]                                                                       ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.987      ; 4.663      ;
; 3.167 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.762     ; 2.637      ;
; 3.170 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.762     ; 2.640      ;
; 3.250 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; -0.500       ; 1.072      ; 3.842      ;
; 3.261 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; -0.500       ; 1.338      ; 4.119      ;
; 3.356 ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.762     ; 2.826      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                                 ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; 0.208 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 4.163      ; 4.632      ;
; 0.488 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.871      ; 4.620      ;
; 0.491 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.879      ; 4.631      ;
; 0.497 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.882      ; 4.640      ;
; 0.508 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.872      ; 4.641      ;
; 0.531 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.892      ; 4.684      ;
; 0.551 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.897      ; 4.709      ;
; 0.596 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.871      ; 4.728      ;
; 0.777 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 4.163      ; 4.721      ;
; 1.018 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.872      ; 4.671      ;
; 1.148 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.892      ; 4.821      ;
; 1.180 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.882      ; 4.843      ;
; 1.180 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.871      ; 4.832      ;
; 1.182 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.871      ; 4.834      ;
; 1.191 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.897      ; 4.869      ;
; 1.230 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.879      ; 4.890      ;
; 1.273 ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.845      ; 2.638      ;
; 1.346 ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.647      ; 2.513      ;
; 1.472 ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.586      ; 2.578      ;
; 1.526 ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.575      ; 2.621      ;
; 1.578 ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.648      ; 2.746      ;
; 1.666 ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.562      ; 2.748      ;
; 1.693 ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.583      ; 2.796      ;
; 1.899 ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.574      ; 2.993      ;
; 1.920 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 4.163      ; 6.364      ;
; 2.103 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.892      ; 6.276      ;
; 2.180 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.073      ; 2.253      ;
; 2.200 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.879      ; 6.360      ;
; 2.215 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.055      ; 2.270      ;
; 2.223 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.010      ; 2.253      ;
; 2.231 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.055      ; 2.286      ;
; 2.258 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.008     ; 2.270      ;
; 2.274 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.008     ; 2.286      ;
; 2.280 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.055      ; 2.335      ;
; 2.316 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.871      ; 6.458      ;
; 2.319 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 4.163      ; 6.753      ;
; 2.323 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.008     ; 2.335      ;
; 2.343 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.897      ; 6.511      ;
; 2.351 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.054      ; 2.405      ;
; 2.367 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.055      ; 2.422      ;
; 2.369 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.055      ; 2.424      ;
; 2.394 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.009     ; 2.405      ;
; 2.400 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.879      ; 6.550      ;
; 2.408 ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.679      ; 4.597      ;
; 2.410 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.008     ; 2.422      ;
; 2.412 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.008     ; 2.424      ;
; 2.423 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.871      ; 6.575      ;
; 2.443 ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.387      ; 4.340      ;
; 2.461 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 4.163      ; 6.405      ;
; 2.486 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.055      ; 2.541      ;
; 2.507 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.872      ; 6.650      ;
; 2.513 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.897      ; 6.691      ;
; 2.528 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.882      ; 6.691      ;
; 2.529 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.008     ; 2.541      ;
; 2.552 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.871      ; 6.694      ;
; 2.564 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.892      ; 6.727      ;
; 2.587 ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.388      ; 4.485      ;
; 2.590 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.872      ; 6.743      ;
; 2.643 ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.408      ; 4.561      ;
; 2.728 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.963      ; 4.201      ;
; 2.741 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.879      ; 6.401      ;
; 2.745 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.892      ; 6.418      ;
; 2.807 ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.413      ; 4.730      ;
; 2.847 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.882      ; 7.000      ;
; 2.881 ; pc:U7|addr_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.387      ; 4.778      ;
; 2.910 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 4.163      ; 6.844      ;
; 2.916 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.871      ; 6.558      ;
; 2.947 ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.395      ; 4.852      ;
; 2.974 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.871      ; 7.126      ;
; 3.008 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.879      ; 6.658      ;
; 3.013 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.872      ; 6.656      ;
; 3.032 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.871      ; 6.684      ;
; 3.053 ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.398      ; 4.961      ;
; 3.056 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.897      ; 6.724      ;
; 3.072 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.897      ; 6.750      ;
; 3.087 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.882      ; 6.750      ;
; 3.100 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.692      ; 4.302      ;
; 3.137 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; dbufferb:U10|data_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.697      ; 4.344      ;
; 3.162 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.871      ; 6.804      ;
; 3.184 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; dbufferb:U10|data_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.671      ; 4.365      ;
; 3.187 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.872      ; 6.840      ;
; 3.189 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.672      ; 4.371      ;
; 3.217 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.892      ; 6.880      ;
; 3.218 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; dbufferb:U10|data_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.679      ; 4.407      ;
; 3.287 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.671      ; 4.468      ;
; 3.337 ; ram:U3|ram_address_latch[2]                                                                       ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.816      ; 4.663      ;
; 3.421 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.901      ; 3.842      ;
; 3.432 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.167      ; 4.119      ;
; 3.551 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.871      ; 7.203      ;
; 3.559 ; ram:U3|ram_address_latch[2]                                                                       ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.108      ; 5.177      ;
; 3.569 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; dbufferb:U10|data_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.682      ; 4.761      ;
; 3.587 ; ram:U3|ram_data~125                                                                               ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.750      ; 4.347      ;
; 3.590 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.736      ; 4.846      ;
; 3.609 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.882      ; 7.262      ;
; 3.611 ; ram:U3|ram_address_latch[3]                                                                       ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.334      ; 5.455      ;
; 3.623 ; ram:U3|ram_data~77                                                                                ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.220      ; 4.853      ;
; 3.639 ; ram:U3|ram_address_latch[3]                                                                       ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.335      ; 5.484      ;
; 3.743 ; statectrl:U14|regrd2_latch                                                                        ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.045      ; 4.308      ;
; 3.750 ; ram:U3|ram_data~122                                                                               ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.265      ; 4.025      ;
; 3.808 ; ram:U3|ram_data~93                                                                                ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.909      ; 4.727      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_input'                                                                                                                                           ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 0.746      ;
; 0.464 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[0]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 0.758      ;
; 0.466 ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 0.758      ;
; 0.510 ; clk_divider:U1|counter[17]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 0.803      ;
; 0.511 ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 0.803      ;
; 0.715 ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.007      ;
; 0.734 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.028      ;
; 0.735 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.029      ;
; 0.735 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.029      ;
; 0.737 ; clk_divider:U1|counter[14]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[2]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.031      ;
; 0.738 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.032      ;
; 0.739 ; clk_divider:U1|counter[16]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[3]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.033      ;
; 0.740 ; clk_divider:U1|counter[15]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.033      ;
; 0.757 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[1]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.051      ;
; 0.757 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[1]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.051      ;
; 0.764 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.058      ;
; 0.911 ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|stop_counter ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.203      ;
; 1.052 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|stop_counter ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.344      ;
; 1.090 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.384      ;
; 1.090 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.384      ;
; 1.091 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[3]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.385      ;
; 1.091 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.384      ;
; 1.092 ; clk_divider:U1|counter[14]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.385      ;
; 1.093 ; clk_divider:U1|counter[16]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.386      ;
; 1.099 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.393      ;
; 1.099 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[2]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.393      ;
; 1.100 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.394      ;
; 1.100 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[2]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.394      ;
; 1.101 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; clk_divider:U1|counter[15]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.394      ;
; 1.108 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[3]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.402      ;
; 1.109 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.403      ;
; 1.109 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[3]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.403      ;
; 1.110 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.403      ;
; 1.110 ; clk_divider:U1|counter[15]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.403      ;
; 1.125 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.419      ;
; 1.134 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.428      ;
; 1.164 ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|stop_counter ; clk_input    ; clk_input   ; 0.000        ; 0.080      ; 1.456      ;
; 1.180 ; clk_divider:U1|counter[17]                       ; clk_divider:U1|clk_led                           ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.474      ;
; 1.221 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.515      ;
; 1.221 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.514      ;
; 1.221 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.515      ;
; 1.222 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.516      ;
; 1.222 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.515      ;
; 1.223 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.516      ;
; 1.223 ; clk_divider:U1|counter[14]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.516      ;
; 1.228 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|clk_out                           ; clk_input    ; clk_input   ; 0.000        ; 0.079      ; 1.519      ;
; 1.230 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.523      ;
; 1.230 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.524      ;
; 1.231 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.525      ;
; 1.231 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.525      ;
; 1.232 ; clk_divider:U1|counter[14]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.525      ;
; 1.239 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.533      ;
; 1.240 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.534      ;
; 1.240 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.534      ;
; 1.241 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.534      ;
; 1.241 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.534      ;
; 1.248 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.542      ;
; 1.249 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.543      ;
; 1.249 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.543      ;
; 1.250 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.543      ;
; 1.250 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.543      ;
; 1.265 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.559      ;
; 1.275 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.568      ;
; 1.361 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.654      ;
; 1.361 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.655      ;
; 1.362 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.655      ;
; 1.362 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.656      ;
; 1.362 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.655      ;
; 1.363 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.656      ;
; 1.370 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.663      ;
; 1.371 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.664      ;
; 1.371 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.665      ;
; 1.371 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.664      ;
; 1.371 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.664      ;
; 1.372 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.665      ;
; 1.379 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.673      ;
; 1.380 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.082      ; 1.674      ;
; 1.380 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.081      ; 1.673      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ram:U3|ram_address_latch[0]'                                                                                                                                                                                          ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node             ; Launch Clock                              ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------------+--------------+------------+------------+
; 0.548 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~113 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.690      ; 5.509      ;
; 0.754 ; pc:U7|addr_latch[1]                                                                               ; ram:U3|ram_data~113 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.206      ; 3.960      ;
; 0.815 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~113 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.690      ; 5.766      ;
; 0.837 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~36  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.071      ; 3.908      ;
; 0.842 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~114 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.086      ; 3.928      ;
; 0.904 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~2   ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.682      ; 3.586      ;
; 0.929 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~38  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.186      ; 4.115      ;
; 1.007 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~113 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; -0.500       ; 4.690      ; 5.468      ;
; 1.014 ; pc:U7|addr_latch[7]                                                                               ; ram:U3|ram_data~39  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.912      ; 3.926      ;
; 1.025 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram:U3|ram_data~113 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.490      ; 3.515      ;
; 1.031 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~38  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.670      ; 5.972      ;
; 1.036 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~100 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.136      ; 4.172      ;
; 1.055 ; dbufferb:U10|data_latch[1]                                                                        ; ram:U3|ram_data~113 ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.967      ; 1.532      ;
; 1.092 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~34  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.082      ; 4.174      ;
; 1.096 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~80  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.295      ; 4.391      ;
; 1.103 ; pc:U7|addr_latch[7]                                                                               ; ram:U3|ram_data~119 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.262      ; 4.365      ;
; 1.123 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~18  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.736      ; 3.859      ;
; 1.132 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~45  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.044      ; 5.447      ;
; 1.154 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~50  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.932      ; 4.086      ;
; 1.207 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~113 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; -0.500       ; 4.690      ; 5.658      ;
; 1.219 ; dbufferb:U10|data_latch[1]                                                                        ; ram:U3|ram_data~113 ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.803      ; 1.532      ;
; 1.222 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~118 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.229      ; 4.451      ;
; 1.241 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~37  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.068      ; 5.580      ;
; 1.245 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~20  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.753      ; 3.998      ;
; 1.256 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~116 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.917      ; 4.173      ;
; 1.259 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~52  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.356      ; 3.615      ;
; 1.263 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~39  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.396      ; 5.920      ;
; 1.263 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~36  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.555      ; 6.079      ;
; 1.264 ; pc:U7|addr_latch[7]                                                                               ; ram:U3|ram_data~87  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.657      ; 3.921      ;
; 1.266 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~39  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.396      ; 5.933      ;
; 1.280 ; pc:U7|addr_latch[5]                                                                               ; ram:U3|ram_data~37  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.584      ; 3.864      ;
; 1.289 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~84  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.759      ; 4.048      ;
; 1.298 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~86  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.103      ; 4.401      ;
; 1.312 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~98  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.882      ; 4.194      ;
; 1.315 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~114 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.570      ; 6.146      ;
; 1.324 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~118 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.713      ; 6.308      ;
; 1.329 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~82  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.763      ; 4.092      ;
; 1.344 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram:U3|ram_data~39  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.196      ; 3.540      ;
; 1.352 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~119 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.746      ; 6.359      ;
; 1.366 ; dbufferb:U10|data_latch[7]                                                                        ; ram:U3|ram_data~39  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.655      ; 1.531      ;
; 1.371 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~119 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.746      ; 6.388      ;
; 1.371 ; dbufferb:U10|data_latch[5]                                                                        ; ram:U3|ram_data~45  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.055      ; 1.436      ;
; 1.377 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~80  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.779      ; 6.417      ;
; 1.377 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~2   ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.166      ; 5.804      ;
; 1.386 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram:U3|ram_data~38  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.470      ; 3.856      ;
; 1.388 ; pc:U7|addr_latch[3]                                                                               ; ram:U3|ram_data~99  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.035      ; 4.423      ;
; 1.389 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~38  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; -0.500       ; 4.670      ; 5.830      ;
; 1.396 ; dbufferb:U10|data_latch[6]                                                                        ; ram:U3|ram_data~38  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.934      ; 1.840      ;
; 1.400 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~86  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.587      ; 6.258      ;
; 1.422 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~99  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.519      ; 6.212      ;
; 1.431 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~114 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.570      ; 6.272      ;
; 1.433 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram:U3|ram_data~119 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.546      ; 3.979      ;
; 1.437 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~33  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.361      ; 6.069      ;
; 1.439 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram:U3|ram_data~36  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.355      ; 3.794      ;
; 1.452 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~36  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.555      ; 6.278      ;
; 1.455 ; dbufferb:U10|data_latch[7]                                                                        ; ram:U3|ram_data~119 ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 1.005      ; 1.970      ;
; 1.461 ; dbufferb:U10|data_latch[0]                                                                        ; ram:U3|ram_data~80  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 1.064      ; 2.035      ;
; 1.462 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~100 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.620      ; 6.343      ;
; 1.464 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~22  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.756      ; 4.220      ;
; 1.480 ; dbufferb:U10|data_latch[4]                                                                        ; ram:U3|ram_data~36  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.838      ; 1.828      ;
; 1.493 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_data~114 ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.855      ; 1.858      ;
; 1.493 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~2   ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.166      ; 5.930      ;
; 1.502 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram:U3|ram_data~80  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.579      ; 4.081      ;
; 1.503 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~38  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.670      ; 6.434      ;
; 1.513 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~87  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.141      ; 5.915      ;
; 1.519 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~87  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.141      ; 5.931      ;
; 1.527 ; pc:U7|addr_latch[7]                                                                               ; ram:U3|ram_data~103 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.837      ; 4.364      ;
; 1.530 ; dbufferb:U10|data_latch[7]                                                                        ; ram:U3|ram_data~39  ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.491      ; 1.531      ;
; 1.532 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~0   ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.849      ; 4.381      ;
; 1.535 ; dbufferb:U10|data_latch[5]                                                                        ; ram:U3|ram_data~45  ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; -0.109     ; 1.436      ;
; 1.537 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~39  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; -0.500       ; 4.396      ; 5.694      ;
; 1.540 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~22  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.240      ; 6.051      ;
; 1.542 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~32  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.840      ; 4.382      ;
; 1.546 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~16  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.834      ; 4.380      ;
; 1.555 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_data~2   ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.451      ; 1.516      ;
; 1.560 ; dbufferb:U10|data_latch[6]                                                                        ; ram:U3|ram_data~38  ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.770      ; 1.840      ;
; 1.565 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~34  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.566      ; 6.392      ;
; 1.583 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram:U3|ram_data~114 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.370      ; 3.953      ;
; 1.586 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~13  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.686      ; 5.543      ;
; 1.594 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram:U3|ram_data~87  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.941      ; 3.535      ;
; 1.596 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~18  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.220      ; 6.077      ;
; 1.600 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram:U3|ram_data~37  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.868      ; 3.468      ;
; 1.607 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~45  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.044      ; 5.912      ;
; 1.615 ; dbufferb:U10|data_latch[0]                                                                        ; ram:U3|ram_data~8   ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.402      ; 2.027      ;
; 1.616 ; dbufferb:U10|data_latch[7]                                                                        ; ram:U3|ram_data~87  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.400      ; 1.526      ;
; 1.616 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_data~39  ; clk_divider:U1|clk_out                    ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.400      ; 3.026      ;
; 1.619 ; dbufferb:U10|data_latch[7]                                                                        ; ram:U3|ram_data~119 ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.841      ; 1.970      ;
; 1.625 ; dbufferb:U10|data_latch[0]                                                                        ; ram:U3|ram_data~80  ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.900      ; 2.035      ;
; 1.627 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~50  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.416      ; 6.304      ;
; 1.627 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~48  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.753      ; 4.380      ;
; 1.627 ; dbufferb:U10|data_latch[4]                                                                        ; ram:U3|ram_data~60  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; 0.000        ; -0.099     ; 1.538      ;
; 1.629 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~46  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.930      ; 5.830      ;
; 1.630 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_data~10  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; 0.000        ; -0.125     ; 1.515      ;
; 1.631 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~4   ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.987      ; 3.618      ;
; 1.636 ; dbufferb:U10|data_latch[6]                                                                        ; ram:U3|ram_data~46  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.194      ; 1.840      ;
; 1.638 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram:U3|ram_data~100 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.420      ; 4.058      ;
; 1.639 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~119 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; -0.500       ; 4.746      ; 6.146      ;
; 1.643 ; pc:U7|addr_latch[1]                                                                               ; ram:U3|ram_data~33  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.877      ; 4.520      ;
; 1.644 ; dbufferb:U10|data_latch[4]                                                                        ; ram:U3|ram_data~36  ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.674      ; 1.828      ;
; 1.645 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram:U3|ram_data~2   ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.966      ; 3.611      ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:U1|clk_led'                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; 0.725 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.018      ;
; 0.783 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.575      ; 1.570      ;
; 0.784 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.575      ; 1.571      ;
; 0.803 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.096      ;
; 0.847 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.140      ;
; 0.861 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.575      ; 1.648      ;
; 0.890 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.183      ;
; 0.896 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.575      ; 1.683      ;
; 0.911 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.575      ; 1.698      ;
; 0.914 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.575      ; 1.701      ;
; 1.068 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.361      ;
; 1.075 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.368      ;
; 1.076 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.369      ;
; 1.083 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.377      ;
; 1.086 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.380      ;
; 1.177 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.471      ;
; 1.177 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.082      ; 1.471      ;
; 1.210 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.503      ;
; 1.247 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.540      ;
; 1.261 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.554      ;
; 1.412 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.705      ;
; 1.599 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 1.892      ;
; 1.943 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.081      ; 2.236      ;
; 4.951 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.813     ; 4.370      ;
; 5.276 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.813     ; 4.695      ;
; 5.299 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.813     ; 4.718      ;
; 5.464 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.306     ; 4.390      ;
; 5.482 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.306     ; 4.408      ;
; 5.609 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.307     ; 4.534      ;
; 5.626 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.307     ; 4.551      ;
; 5.808 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.307     ; 4.733      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|nextn_latch'                                                                                                   ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.777 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.038      ;
; 0.778 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.039      ;
; 0.780 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.041      ;
; 0.780 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.041      ;
; 0.795 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.056      ;
; 0.796 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.057      ;
; 0.797 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.058      ;
; 1.028 ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.049      ; 1.289      ;
; 1.128 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.393      ;
; 1.128 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.393      ;
; 1.135 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.400      ;
; 1.137 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.402      ;
; 1.137 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.402      ;
; 1.144 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.409      ;
; 1.146 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.411      ;
; 1.146 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.411      ;
; 1.146 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.411      ;
; 1.154 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.419      ;
; 1.259 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.524      ;
; 1.259 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.524      ;
; 1.268 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.533      ;
; 1.268 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.533      ;
; 1.275 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.540      ;
; 1.277 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.542      ;
; 1.277 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.542      ;
; 1.277 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.542      ;
; 1.284 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.549      ;
; 1.286 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.551      ;
; 1.399 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.664      ;
; 1.399 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.664      ;
; 1.408 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.673      ;
; 1.415 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.680      ;
; 1.417 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.682      ;
; 1.424 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.689      ;
; 1.539 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.804      ;
; 1.555 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.053      ; 1.820      ;
; 2.006 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.566     ; 1.662      ;
; 2.487 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.760     ; 1.949      ;
; 2.587 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.600     ; 1.209      ;
; 2.626 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.600     ; 1.248      ;
; 2.628 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.600     ; 1.250      ;
; 2.628 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.600     ; 1.250      ;
; 2.884 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.579     ; 1.527      ;
; 2.898 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.579     ; 1.541      ;
; 3.092 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.543     ; 1.771      ;
; 3.092 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.543     ; 1.771      ;
; 3.092 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.543     ; 1.771      ;
; 3.092 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.543     ; 1.771      ;
; 3.092 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.543     ; 1.771      ;
; 3.092 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.543     ; 1.771      ;
; 3.092 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.543     ; 1.771      ;
; 3.092 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.543     ; 1.771      ;
; 3.189 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.548     ; 1.863      ;
; 3.189 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.548     ; 1.863      ;
; 3.189 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.548     ; 1.863      ;
; 3.189 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.548     ; 1.863      ;
; 3.189 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.548     ; 1.863      ;
; 3.189 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.548     ; 1.863      ;
; 3.189 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.548     ; 1.863      ;
; 3.189 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.548     ; 1.863      ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.969 ; pc:U7|addr_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.406      ; 3.639      ;
; 1.031 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 3.890      ; 5.456      ;
; 1.151 ; pc:U7|addr_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.406      ; 3.821      ;
; 1.155 ; pc:U7|addr_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.406      ; 3.825      ;
; 1.407 ; pc:U7|addr_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.406      ; 4.077      ;
; 1.426 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.690      ; 3.380      ;
; 1.429 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 3.890      ; 5.354      ;
; 1.436 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.154      ; 1.364      ;
; 1.496 ; pc:U7|addr_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.406      ; 4.166      ;
; 1.543 ; ram:U3|ram_address_latch[0]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 3.890      ; 5.958      ;
; 1.556 ; pc:U7|addr_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.406      ; 4.226      ;
; 1.600 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.010     ; 1.364      ;
; 1.689 ; pc:U7|addr_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.406      ; 4.359      ;
; 1.700 ; pc:U7|addr_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.406      ; 4.370      ;
; 1.727 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.690      ; 3.681      ;
; 1.757 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.690      ; 3.711      ;
; 1.798 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.173      ; 1.745      ;
; 1.802 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.175      ; 1.751      ;
; 1.826 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.690      ; 3.780      ;
; 1.848 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.149      ; 1.771      ;
; 1.868 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.164      ; 1.806      ;
; 1.890 ; ram:U3|ram_address_latch[0]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 3.890      ; 5.805      ;
; 1.892 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.690      ; 3.846      ;
; 1.960 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.690      ; 3.914      ;
; 1.962 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.009      ; 1.745      ;
; 1.966 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.011      ; 1.751      ;
; 1.990 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.167      ; 1.931      ;
; 2.012 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.015     ; 1.771      ;
; 2.032 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.000      ; 1.806      ;
; 2.045 ; ram:U3|ram_address_latch[2]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.835      ; 4.144      ;
; 2.058 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.099     ; 1.733      ;
; 2.065 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.175      ; 2.014      ;
; 2.072 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.690      ; 4.026      ;
; 2.106 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.690      ; 4.060      ;
; 2.110 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.894      ; 3.278      ;
; 2.154 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.003      ; 1.931      ;
; 2.165 ; ram:U3|ram_address_latch[3]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.353      ; 4.782      ;
; 2.222 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.263     ; 1.733      ;
; 2.229 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.011      ; 2.014      ;
; 2.288 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.772      ; 3.334      ;
; 2.298 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.755      ; 4.327      ;
; 2.372 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.771      ; 3.417      ;
; 2.496 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.966      ; 3.736      ;
; 2.562 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.804      ; 3.640      ;
; 2.579 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.934      ; 3.787      ;
; 2.581 ; ir:U5|instruction[6]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.721      ; 3.576      ;
; 2.642 ; ram:U3|ram_address_latch[1]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.928      ; 4.834      ;
; 2.784 ; ram:U3|ram_data~102                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.392      ; 3.440      ;
; 2.803 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.780      ; 3.857      ;
; 2.878 ; ram:U3|ram_data~67                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 1.072      ; 4.214      ;
; 2.931 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.721      ; 3.926      ;
; 2.947 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.561      ; 4.782      ;
; 3.072 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.721      ; 4.067      ;
; 3.216 ; ram:U3|ram_data~126                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.544      ; 3.524      ;
; 3.266 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.721      ; 4.261      ;
; 3.292 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.186     ; 2.380      ;
; 3.294 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.773      ; 4.341      ;
; 3.389 ; ram:U3|ram_data~53                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.536      ; 4.189      ;
; 3.397 ; ram:U3|ram_data~37                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.021      ; 3.682      ;
; 3.411 ; ram:U3|ram_data~123                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.721      ; 3.896      ;
; 3.417 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.528     ; 2.163      ;
; 3.436 ; ram:U3|ram_data~28                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.600      ; 3.800      ;
; 3.458 ; ram:U3|ram_data~122                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.284      ; 3.506      ;
; 3.483 ; ram:U3|ram_data~62                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.228      ; 3.475      ;
; 3.494 ; ram:U3|ram_data~54                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; -0.018     ; 3.740      ;
; 3.509 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.077      ; 4.860      ;
; 3.536 ; ram:U3|ram_data~58                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.440      ; 3.740      ;
; 3.543 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.244     ; 2.573      ;
; 3.545 ; ram:U3|ram_data~107                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 1.115      ; 4.424      ;
; 3.546 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.225     ; 2.595      ;
; 3.549 ; ram:U3|ram_data~74                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.703      ; 4.016      ;
; 3.574 ; ram:U3|ram_data~60                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.416      ; 3.754      ;
; 3.579 ; ram:U3|ram_data~90                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.847      ; 4.190      ;
; 3.586 ; ram:U3|ram_data~125                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.477      ; 3.827      ;
; 3.604 ; ram:U3|ram_data~110                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.636      ; 4.004      ;
; 3.605 ; ram:U3|ram_data~108                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.642      ; 4.011      ;
; 3.615 ; ram:U3|ram_data~127                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.720      ; 4.099      ;
; 3.622 ; ram:U3|ram_data~77                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.947      ; 4.333      ;
; 3.628 ; ram:U3|ram_data~92                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.442      ; 3.834      ;
; 3.657 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.742      ; 4.673      ;
; 3.682 ; ram:U3|ram_data~63                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.531      ; 3.977      ;
; 3.682 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.244     ; 2.712      ;
; 3.692 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.742      ; 4.708      ;
; 3.699 ; ram:U3|ram_data~78                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.870      ; 4.333      ;
; 3.724 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -1.118     ; 2.380      ;
; 3.746 ; ram:U3|ram_data~59                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.538      ; 4.048      ;
; 3.767 ; ram:U3|ram_data~124                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.303      ; 3.834      ;
; 3.769 ; ram:U3|ram_data~106                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.746      ; 4.279      ;
; 3.770 ; ram:U3|ram_data~94                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.773      ; 4.307      ;
; 3.774 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.203     ; 2.845      ;
; 3.784 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.212     ; 2.846      ;
; 3.792 ; ram:U3|ram_data~30                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.455      ; 4.011      ;
; 3.799 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.528     ; 2.545      ;
; 3.807 ; ram:U3|ram_data~93                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.636      ; 4.207      ;
; 3.815 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.540     ; 2.549      ;
; 3.831 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.185     ; 2.920      ;
; 3.836 ; ram:U3|ram_data~91                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.499      ; 4.099      ;
; 3.838 ; ram:U3|ram_data~14                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.602      ; 4.204      ;
; 3.868 ; ram:U3|ram_data~26                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.582      ; 4.214      ;
; 3.868 ; ram:U3|ram_data~31                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.709      ; 4.341      ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|enirin_latch'                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node               ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; 1.977 ; ir:U5|state                                                                                       ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.095      ; 2.284      ;
; 1.977 ; ir:U5|state                                                                                       ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.095      ; 2.284      ;
; 2.071 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.302      ; 5.866      ;
; 2.131 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[6]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.840      ; 4.193      ;
; 2.148 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[4]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.840      ; 4.210      ;
; 2.150 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[8]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.585      ; 3.957      ;
; 2.174 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[0]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.818      ; 4.214      ;
; 2.233 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.324      ; 6.050      ;
; 2.244 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[5]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.840      ; 4.306      ;
; 2.245 ; ir:U5|state                                                                                       ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; -0.064     ; 2.393      ;
; 2.277 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[1]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.818      ; 4.317      ;
; 2.279 ; ir:U5|state                                                                                       ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; -0.179     ; 2.312      ;
; 2.289 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.324      ; 6.106      ;
; 2.291 ; ir:U5|state                                                                                       ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.126      ; 2.629      ;
; 2.291 ; ir:U5|state                                                                                       ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.126      ; 2.629      ;
; 2.291 ; ir:U5|state                                                                                       ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.126      ; 2.629      ;
; 2.291 ; ir:U5|state                                                                                       ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.126      ; 2.629      ;
; 2.291 ; ir:U5|state                                                                                       ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.126      ; 2.629      ;
; 2.338 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[1]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.302      ; 6.123      ;
; 2.423 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[15] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.849      ; 4.494      ;
; 2.425 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[12] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.849      ; 4.496      ;
; 2.431 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[8]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.069      ; 5.983      ;
; 2.442 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[10] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.839      ; 4.503      ;
; 2.443 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[2]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.763      ; 3.428      ;
; 2.455 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[0]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.302      ; 6.240      ;
; 2.489 ; ir:U5|state                                                                                       ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.116      ; 2.817      ;
; 2.506 ; dbufferb:U10|data_latch[0]                                                                        ; ir:U5|instruction[8]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.646     ; 1.592      ;
; 2.530 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; -0.500       ; 3.302      ; 5.825      ;
; 2.535 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[7]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.840      ; 4.597      ;
; 2.539 ; dbufferb:U10|data_latch[0]                                                                        ; ir:U5|instruction[0]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.413     ; 1.858      ;
; 2.548 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ir:U5|instruction[1]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.102      ; 3.872      ;
; 2.556 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[8]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.869      ; 3.647      ;
; 2.564 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ir:U5|instruction[5]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.124      ; 3.910      ;
; 2.574 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.324      ; 6.381      ;
; 2.578 ; dbufferb:U10|data_latch[1]                                                                        ; ir:U5|instruction[1]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.421     ; 1.889      ;
; 2.580 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[0]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.102      ; 3.904      ;
; 2.588 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[6]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.124      ; 3.934      ;
; 2.591 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; -0.500       ; 3.324      ; 5.908      ;
; 2.598 ; dbufferb:U10|data_latch[6]                                                                        ; ir:U5|instruction[6]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.412     ; 1.918      ;
; 2.605 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[14] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.849      ; 4.676      ;
; 2.618 ; ir:U5|state                                                                                       ; ir:U5|state           ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.080      ; 2.910      ;
; 2.638 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[13] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.849      ; 4.709      ;
; 2.667 ; ir:U5|state                                                                                       ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.117      ; 2.996      ;
; 2.667 ; ir:U5|state                                                                                       ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.117      ; 2.996      ;
; 2.667 ; ir:U5|state                                                                                       ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.117      ; 2.996      ;
; 2.667 ; ir:U5|state                                                                                       ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.117      ; 2.996      ;
; 2.670 ; dbufferb:U10|data_latch[0]                                                                        ; ir:U5|instruction[8]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.810     ; 1.592      ;
; 2.672 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.333      ; 6.488      ;
; 2.691 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.333      ; 6.517      ;
; 2.691 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.333      ; 6.517      ;
; 2.703 ; dbufferb:U10|data_latch[0]                                                                        ; ir:U5|instruction[0]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.577     ; 1.858      ;
; 2.705 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[6]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.324      ; 6.512      ;
; 2.707 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.333      ; 6.533      ;
; 2.730 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[1]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.302      ; 6.015      ;
; 2.742 ; dbufferb:U10|data_latch[1]                                                                        ; ir:U5|instruction[1]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.585     ; 1.889      ;
; 2.746 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[5]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.324      ; 6.553      ;
; 2.748 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; -0.500       ; 3.324      ; 6.065      ;
; 2.750 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[4]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.124      ; 4.096      ;
; 2.753 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ir:U5|instruction[15] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.133      ; 4.108      ;
; 2.762 ; dbufferb:U10|data_latch[6]                                                                        ; ir:U5|instruction[6]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.576     ; 1.918      ;
; 2.763 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.324      ; 6.580      ;
; 2.775 ; dbufferb:U10|data_latch[7]                                                                        ; ir:U5|instruction[15] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.408     ; 2.099      ;
; 2.784 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.324      ; 6.591      ;
; 2.791 ; dbufferb:U10|data_latch[4]                                                                        ; ir:U5|instruction[4]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.393     ; 2.130      ;
; 2.803 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[7]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.324      ; 6.620      ;
; 2.820 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.069      ; 6.382      ;
; 2.821 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[8]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.069      ; 5.873      ;
; 2.841 ; ram:U3|ram_address_latch[3]                                                                       ; ir:U5|instruction[8]  ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.532      ; 4.595      ;
; 2.844 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.302      ; 6.639      ;
; 2.845 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[0]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.302      ; 6.130      ;
; 2.851 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.333      ; 6.667      ;
; 2.865 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ir:U5|instruction[7]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.124      ; 4.211      ;
; 2.887 ; dbufferb:U10|data_latch[7]                                                                        ; ir:U5|instruction[7]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.417     ; 2.202      ;
; 2.887 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 2.954      ; 6.334      ;
; 2.894 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[2]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 2.247      ; 5.624      ;
; 2.895 ; dbufferb:U10|data_latch[5]                                                                        ; ir:U5|instruction[5]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.665     ; 1.962      ;
; 2.904 ; ram:U3|ram_address_latch[3]                                                                       ; ir:U5|instruction[0]  ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.765      ; 4.891      ;
; 2.915 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[10] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.323      ; 6.721      ;
; 2.939 ; dbufferb:U10|data_latch[7]                                                                        ; ir:U5|instruction[15] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.572     ; 2.099      ;
; 2.955 ; dbufferb:U10|data_latch[4]                                                                        ; ir:U5|instruction[4]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.557     ; 2.130      ;
; 2.958 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ir:U5|instruction[13] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.133      ; 4.313      ;
; 2.959 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.333      ; 6.275      ;
; 3.027 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[12] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.133      ; 4.382      ;
; 3.031 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.323      ; 6.847      ;
; 3.032 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 2.247      ; 5.772      ;
; 3.033 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[11] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.849      ; 5.104      ;
; 3.037 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[15] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.337      ; 3.606      ;
; 3.040 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.333      ; 6.866      ;
; 3.051 ; dbufferb:U10|data_latch[7]                                                                        ; ir:U5|instruction[7]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.581     ; 2.202      ;
; 3.052 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[6]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.324      ; 6.359      ;
; 3.059 ; dbufferb:U10|data_latch[5]                                                                        ; ir:U5|instruction[5]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.829     ; 1.962      ;
; 3.062 ; ir:U5|state                                                                                       ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; -0.684     ; 2.590      ;
; 3.062 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[14] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.133      ; 4.417      ;
; 3.065 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; -0.500       ; 3.333      ; 6.391      ;
; 3.067 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.333      ; 6.893      ;
; 3.068 ; dbufferb:U10|data_latch[4]                                                                        ; ir:U5|instruction[12] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.384     ; 2.416      ;
; 3.068 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.324      ; 6.375      ;
; 3.071 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.324      ; 6.378      ;
; 3.072 ; dbufferb:U10|data_latch[6]                                                                        ; ir:U5|instruction[14] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.403     ; 2.401      ;
; 3.093 ; dbufferb:U10|data_latch[2]                                                                        ; ir:U5|instruction[10] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.392     ; 2.433      ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 2.344 ; pc:U7|addr_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.857      ; 3.455      ;
; 2.700 ; pc:U7|addr_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.857      ; 3.811      ;
; 2.770 ; ram:U3|ram_address_latch[0]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.341      ; 5.626      ;
; 2.882 ; pc:U7|addr_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.857      ; 3.993      ;
; 2.924 ; pc:U7|addr_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.857      ; 4.035      ;
; 2.940 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.341      ; 5.806      ;
; 2.944 ; pc:U7|addr_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.857      ; 4.055      ;
; 2.987 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.376     ; 1.375      ;
; 2.997 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 3.341      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.001      ; 3.301      ;
; 3.151 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.540     ; 1.375      ;
; 3.259 ; pc:U7|addr_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.857      ; 4.370      ;
; 3.264 ; ram:U3|ram_address_latch[0]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 2.341      ; 5.620      ;
; 3.276 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.400     ; 1.640      ;
; 3.305 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 3.649      ;
; 3.315 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 3.659      ;
; 3.342 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 2.341      ; 5.708      ;
; 3.349 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.395     ; 1.718      ;
; 3.351 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.374     ; 1.741      ;
; 3.390 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 3.734      ;
; 3.396 ; ram:U3|ram_address_latch[3]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.804      ; 4.454      ;
; 3.426 ; pc:U7|addr_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.857      ; 4.537      ;
; 3.440 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.564     ; 1.640      ;
; 3.471 ; pc:U7|addr_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.857      ; 4.582      ;
; 3.492 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 3.836      ;
; 3.513 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.559     ; 1.718      ;
; 3.515 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.538     ; 1.741      ;
; 3.538 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.655     ; 3.147      ;
; 3.594 ; ram:U3|ram_address_latch[2]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.286      ; 4.134      ;
; 3.595 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.648     ; 1.711      ;
; 3.624 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.374     ; 2.014      ;
; 3.716 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.060      ;
; 3.738 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.385     ; 2.117      ;
; 3.759 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.812     ; 1.711      ;
; 3.772 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.382     ; 2.154      ;
; 3.788 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.538     ; 2.014      ;
; 3.793 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.137      ;
; 3.847 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.206      ; 4.317      ;
; 3.897 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.778     ; 3.383      ;
; 3.902 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.549     ; 2.117      ;
; 3.936 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.546     ; 2.154      ;
; 3.993 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.090      ; 4.337      ;
; 4.048 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.777     ; 3.535      ;
; 4.120 ; ir:U5|instruction[4]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.828     ; 3.556      ;
; 4.207 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.615     ; 3.856      ;
; 4.212 ; ram:U3|ram_address_latch[1]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.379      ; 4.845      ;
; 4.322 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.745     ; 3.841      ;
; 4.338 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.769     ; 3.833      ;
; 4.409 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.583     ; 4.090      ;
; 4.494 ; ir:U5|instruction[6]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.828     ; 3.930      ;
; 4.606 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 4.882      ;
; 4.609 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.828     ; 4.045      ;
; 4.625 ; ram:U3|ram_data~28                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.949     ; 3.430      ;
; 4.694 ; ir:U5|instruction[7]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.828     ; 4.130      ;
; 4.697 ; ram:U3|ram_data~102                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.157     ; 3.794      ;
; 4.735 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -2.774     ; 2.225      ;
; 4.748 ; ram:U3|ram_data~67                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.477     ; 4.525      ;
; 4.763 ; ram:U3|ram_data~60                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.133     ; 3.384      ;
; 4.794 ; ram:U3|ram_data~108                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.907     ; 3.641      ;
; 4.817 ; ram:U3|ram_data~92                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.107     ; 3.464      ;
; 4.831 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.776     ; 4.319      ;
; 4.926 ; ram:U3|ram_data~53                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.013     ; 4.167      ;
; 4.934 ; ram:U3|ram_data~37                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.528     ; 3.660      ;
; 4.956 ; ram:U3|ram_data~124                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.246     ; 3.464      ;
; 4.974 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -2.793     ; 2.445      ;
; 4.988 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -3.077     ; 2.175      ;
; 5.007 ; ram:U3|ram_data~122                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.265     ; 3.496      ;
; 5.043 ; ram:U3|ram_data~127                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.829     ; 3.968      ;
; 5.085 ; ram:U3|ram_data~58                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.109     ; 3.730      ;
; 5.092 ; ram:U3|ram_data~76                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.847     ; 3.999      ;
; 5.098 ; ram:U3|ram_data~74                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.846     ; 4.006      ;
; 5.110 ; ram:U3|ram_data~63                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.018     ; 3.846      ;
; 5.123 ; ram:U3|ram_data~125                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.072     ; 3.805      ;
; 5.128 ; ram:U3|ram_data~90                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.702     ; 4.180      ;
; 5.129 ; ram:U3|ram_data~126                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.005     ; 3.878      ;
; 5.129 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -2.733     ; 2.660      ;
; 5.159 ; ram:U3|ram_data~77                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.602     ; 4.311      ;
; 5.168 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.472     ; 4.960      ;
; 5.226 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -2.735     ; 2.755      ;
; 5.247 ; ram:U3|ram_data~68                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.241     ; 4.260      ;
; 5.247 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -2.786     ; 2.225      ;
; 5.279 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.807     ; 4.736      ;
; 5.281 ; ram:U3|ram_data~123                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.828     ; 4.207      ;
; 5.296 ; ram:U3|ram_data~31                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.840     ; 4.210      ;
; 5.313 ; ram:U3|ram_data~111                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.971     ; 4.096      ;
; 5.318 ; ram:U3|ram_data~106                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.803     ; 4.269      ;
; 5.323 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -2.752     ; 2.835      ;
; 5.330 ; gr:U12|grd_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -3.077     ; 2.517      ;
; 5.339 ; ir:U5|instruction[1]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.807     ; 4.796      ;
; 5.344 ; ram:U3|ram_data~93                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.913     ; 4.185      ;
; 5.350 ; ram:U3|ram_data~12                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.849     ; 4.255      ;
; 5.352 ; gr:U12|grd_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -3.089     ; 2.527      ;
; 5.382 ; ram:U3|ram_data~4                                                                                                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.990     ; 4.646      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                     ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 2.537 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_address_latch[2] ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.680      ; 3.429      ;
; 2.988 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; 2.164      ; 5.625      ;
; 3.126 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; 2.164      ; 5.773      ;
; 3.188 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_address_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; -0.500       ; -1.551     ; 1.359      ;
; 3.278 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram:U3|ram_address_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 0.000        ; -0.036     ; 3.454      ;
; 3.352 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_address_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; -0.500       ; -1.715     ; 1.359      ;
; 3.392 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; 2.164      ; 5.529      ;
; 3.431 ; ram:U3|ram_address_latch[2]                                                                       ; ram:U3|ram_address_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.109      ; 3.752      ;
; 3.517 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; 2.164      ; 5.664      ;
; 3.568 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_address_latch[0] ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.175      ; 3.955      ;
; 3.616 ; pc:U7|addr_latch[3]                                                                               ; ram:U3|ram_address_latch[3] ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.141      ; 3.969      ;
; 3.645 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; 1.625      ; 5.753      ;
; 3.684 ; ir:U5|instruction[2]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; 0.029      ; 3.935      ;
; 3.849 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; 1.659      ; 5.981      ;
; 3.913 ; statectrl:U14|dbfbout_latch                                                                       ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.955     ; 3.180      ;
; 3.925 ; dbufferb:U10|data_latch[0]                                                                        ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; -0.500       ; -2.056     ; 1.591      ;
; 3.927 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; 2.067      ; 6.477      ;
; 3.928 ; dbufferb:U10|data_latch[3]                                                                        ; ram:U3|ram_address_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; -0.500       ; -2.101     ; 1.549      ;
; 3.974 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 0.000        ; -0.541     ; 3.645      ;
; 4.082 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_address_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.627      ; 4.921      ;
; 4.086 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; 1.625      ; 5.694      ;
; 4.089 ; dbufferb:U10|data_latch[0]                                                                        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; -0.500       ; -2.220     ; 1.591      ;
; 4.089 ; ram:U3|ram_address_latch[1]                                                                       ; ram:U3|ram_address_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.202      ; 4.503      ;
; 4.092 ; dbufferb:U10|data_latch[3]                                                                        ; ram:U3|ram_address_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; -0.500       ; -2.265     ; 1.549      ;
; 4.122 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.832     ; 3.512      ;
; 4.132 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram:U3|ram_address_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 0.000        ; -0.575     ; 3.769      ;
; 4.133 ; pc:U7|addr_latch[1]                                                                               ; ram:U3|ram_address_latch[1] ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.583      ; 4.928      ;
; 4.145 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; 1.625      ; 6.243      ;
; 4.194 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; 2.067      ; 6.734      ;
; 4.238 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; 1.659      ; 6.380      ;
; 4.239 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; 1.659      ; 5.871      ;
; 4.247 ; statectrl:U14|enrom_latch                                                                         ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.792     ; 3.677      ;
; 4.268 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.114      ; 4.594      ;
; 4.386 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; 2.067      ; 6.436      ;
; 4.402 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.080      ; 4.694      ;
; 4.404 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram:U3|ram_address_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 0.000        ; -0.133     ; 4.483      ;
; 4.410 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; 1.625      ; 6.008      ;
; 4.434 ; dbufferb:U10|data_latch[1]                                                                        ; ram:U3|ram_address_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; -0.500       ; -1.656     ; 2.500      ;
; 4.531 ; statectrl:U14|enpcout_latch                                                                       ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.946     ; 3.807      ;
; 4.584 ; ir:U5|instruction[8]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.760     ; 4.046      ;
; 4.586 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; 2.067      ; 6.626      ;
; 4.598 ; dbufferb:U10|data_latch[1]                                                                        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; -0.500       ; -1.820     ; 2.500      ;
; 4.661 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; 1.659      ; 6.303      ;
; 4.739 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.371     ; 3.590      ;
; 4.742 ; statectrl:U14|regrd2_latch                                                                        ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.954     ; 4.010      ;
; 4.762 ; ir:U5|instruction[3]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.165     ; 4.819      ;
; 4.844 ; ram:U3|ram_data~122                                                                               ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.442     ; 3.114      ;
; 4.911 ; statectrl:U14|dbfbout_latch                                                                       ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.460     ; 3.673      ;
; 4.913 ; ram:U3|ram_data~74                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.023     ; 3.602      ;
; 4.920 ; ram:U3|ram_data~67                                                                                ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -1.193     ; 3.939      ;
; 4.922 ; ram:U3|ram_data~58                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.286     ; 3.348      ;
; 4.943 ; ram:U3|ram_data~90                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -0.879     ; 3.776      ;
; 4.953 ; statectrl:U14|dbfbout_latch                                                                       ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.494     ; 3.681      ;
; 4.955 ; statectrl:U14|regrd2_latch                                                                        ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.493     ; 3.684      ;
; 4.977 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.337     ; 3.862      ;
; 5.006 ; statectrl:U14|regrd1_latch                                                                        ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.922     ; 4.306      ;
; 5.025 ; statectrl:U14|dbfaout_latch                                                                       ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.953     ; 4.294      ;
; 5.095 ; statectrl:U14|regrd2_latch                                                                        ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.459     ; 3.858      ;
; 5.155 ; ram:U3|ram_data~106                                                                               ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -0.980     ; 3.887      ;
; 5.160 ; gr:U12|grc_latch[2]                                                                               ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; -2.929     ; 2.453      ;
; 5.186 ; ram:U3|ram_address_latch[1]                                                                       ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; -0.341     ; 5.057      ;
; 5.216 ; ir:U5|instruction[3]                                                                              ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.704     ; 4.734      ;
; 5.226 ; ram:U3|ram_address_latch[1]                                                                       ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; -0.307     ; 5.131      ;
; 5.229 ; statectrl:U14|regrd1_latch                                                                        ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.461     ; 3.990      ;
; 5.232 ; ram:U3|ram_data~26                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.144     ; 3.800      ;
; 5.234 ; ram:U3|ram_address_latch[2]                                                                       ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; -0.430     ; 5.016      ;
; 5.324 ; ir:U5|instruction[9]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.649     ; 4.897      ;
; 5.341 ; ir:U5|instruction[8]                                                                              ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -1.299     ; 4.264      ;
; 5.369 ; statectrl:U14|regrd1_latch                                                                        ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.427     ; 4.164      ;
; 5.382 ; ram:U3|ram_data~10                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.256     ; 3.838      ;
; 5.391 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.526      ; 6.129      ;
; 5.409 ; statectrl:U14|enrom_latch                                                                         ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.297     ; 4.334      ;
; 5.430 ; ram:U3|ram_address_latch[2]                                                                       ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; -0.396     ; 5.246      ;
; 5.443 ; statectrl:U14|regrd2_latch                                                                        ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.051     ; 4.614      ;
; 5.470 ; ram:U3|ram_data~50                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -2.052     ; 3.630      ;
; 5.471 ; ram:U3|ram_data~123                                                                               ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.544     ; 3.639      ;
; 5.479 ; ram:U3|ram_data~98                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -2.027     ; 3.664      ;
; 5.481 ; ram:U3|ram_data~42                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.308     ; 3.885      ;
; 5.512 ; ir:U5|instruction[1]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.984     ; 4.750      ;
; 5.544 ; statectrl:U14|enpcout_latch                                                                       ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.451     ; 4.315      ;
; 5.550 ; ram:U3|ram_address_latch[1]                                                                       ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.101      ; 5.863      ;
; 5.559 ; ram:U3|ram_data~18                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -1.861     ; 3.910      ;
; 5.563 ; ir:U5|instruction[3]                                                                              ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.262     ; 5.523      ;
; 5.575 ; ram:U3|ram_data~107                                                                               ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.150     ; 4.137      ;
; 5.579 ; ram:U3|ram_data~66                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -1.276     ; 4.515      ;
; 5.588 ; ir:U5|instruction[0]                                                                              ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -1.489     ; 4.321      ;
; 5.589 ; ram:U3|ram_data~114                                                                               ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -2.223     ; 3.578      ;
; 5.592 ; gr:U12|grc_latch[2]                                                                               ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; -2.861     ; 2.453      ;
; 5.597 ; statectrl:U14|dbfbout_latch                                                                       ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.052     ; 4.767      ;
; 5.663 ; ram:U3|ram_data~2                                                                                 ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -1.811     ; 4.064      ;
; 5.672 ; gr:U12|grd_latch[2]                                                                               ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; -3.253     ; 2.641      ;
; 5.688 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.929     ; 4.981      ;
; 5.709 ; statectrl:U14|enrom_latch                                                                         ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.331     ; 4.600      ;
; 5.717 ; statectrl:U14|regrd1_latch                                                                        ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.019     ; 4.920      ;
; 5.718 ; ir:U5|instruction[8]                                                                              ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -1.265     ; 4.675      ;
; 5.745 ; ir:U5|instruction[0]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.984     ; 4.983      ;
; 5.790 ; statectrl:U14|dbfaout_latch                                                                       ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.492     ; 4.520      ;
; 5.796 ; gr:U12|grb_latch[3]                                                                               ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; -3.477     ; 2.541      ;
; 5.799 ; statectrl:U14|enpcout_latch                                                                       ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.485     ; 4.536      ;
; 5.801 ; ir:U5|instruction[9]                                                                              ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -1.188     ; 4.835      ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'statectrl:U14|romin_latch'                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -1.167 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 1.000        ; -0.618     ; 1.550      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_input'                                                                                                                                                              ;
+--------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.380 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.485      ; 3.627      ;
; -0.380 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.485      ; 3.627      ;
; -0.380 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.485      ; 3.627      ;
; -0.077 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 2.485      ; 3.824      ;
; -0.077 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 2.485      ; 3.824      ;
; -0.077 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 2.485      ; 3.824      ;
+--------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_input'                                                                                                                                                              ;
+-------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.556 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.580      ; 3.629      ;
; 0.556 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.580      ; 3.629      ;
; 0.556 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.580      ; 3.629      ;
; 0.869 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.580      ; 3.442      ;
; 0.869 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.580      ; 3.442      ;
; 0.869 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.580      ; 3.442      ;
+-------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'statectrl:U14|romin_latch'                                                                                                                               ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 1.591 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 0.000        ; -0.419     ; 1.404      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.237  ; 0.472        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.239  ; 0.474        ; 0.235          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.274  ; 0.509        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.275  ; 0.510        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.275  ; 0.510        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.275  ; 0.510        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.275  ; 0.510        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.275  ; 0.510        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.275  ; 0.510        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.275  ; 0.510        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.275  ; 0.510        ; 0.235          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.430  ; 0.430        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|datad                                                                                                             ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|datad                                                                                                             ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'                                                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.195  ; 0.430        ; 0.235          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.320  ; 0.555        ; 0.235          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.598  ; 0.598        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.617  ; 0.617        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.617  ; 0.617        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_input'                                                                                ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_input ; Rise       ; clk_input                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|clk_led                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|clk_out                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[9]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|clk_out                           ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[0]                        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[1]                        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[2]                        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[3]                        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[4]                        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[5]                        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[6]                        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[7]                        ;
; 0.284  ; 0.504        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[8]                        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|clk_led                           ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[10]                       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[11]                       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[12]                       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[13]                       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[14]                       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[15]                       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[16]                       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[17]                       ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[9]                        ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]   ;
; 0.285  ; 0.505        ; 0.220          ; High Pulse Width ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|clk_led                           ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[0]                        ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[10]                       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[11]                       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[12]                       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[13]                       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[14]                       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[15]                       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[16]                       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[17]                       ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[1]                        ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[2]                        ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[3]                        ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[4]                        ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[5]                        ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[6]                        ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[7]                        ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[8]                        ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[9]                        ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]   ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]   ;
; 0.306  ; 0.494        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter ;
; 0.307  ; 0.495        ; 0.188          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|clk_out                           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|clk_led|clk                                   ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[0]|clk                                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[10]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[11]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[12]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[13]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[14]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[15]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[16]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[17]|clk                               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[1]|clk                                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[2]|clk                                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[3]|clk                                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[4]|clk                                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[5]|clk                                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[6]|clk                                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[7]|clk                                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[8]|clk                                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[9]|clk                                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U4|inst3|counter[0]|clk                          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U4|inst3|counter[1]|clk                          ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U4|inst3|stop_counter|clk                        ;
; 0.447  ; 0.447        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|clk_out|clk                                   ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; clk_input~input|o                                ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; clk_input~inputclkctrl|inclk[0]                  ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; clk_input~inputclkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_input ; Rise       ; clk_input~input|i                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; clk_input~input|i                                ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_input ; Rise       ; clk_input~inputclkctrl|inclk[0]                  ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk_input ; Rise       ; clk_input~inputclkctrl|outclk                    ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'                                                                   ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t1      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t10     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t11     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t12     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t13     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t15     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t16     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t18     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t2      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t3      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t4      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t5      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t6      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t7      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t8      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t9      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfaout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbin_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enalu_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enirin_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enled_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enpcout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ldpc_latch            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t10        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t11        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t12        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t13        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t15        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t18        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t4         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t5         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t6         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t7         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t8         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t9         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|nextn_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramin_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd1_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd2_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|romin_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|rstpc_latch           ;
; -0.007 ; 0.213        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; 0.008  ; 0.228        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; 0.017  ; 0.237        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; 0.039  ; 0.259        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t6         ;
; 0.134  ; 0.354        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t11     ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t12     ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t13     ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t15     ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbout_latch         ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enalu_latch           ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t12        ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t15        ;
; 0.146  ; 0.366        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t2         ;
; 0.147  ; 0.367        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|rstpc_latch           ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t1      ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t2      ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t6      ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enpcout_latch         ;
; 0.148  ; 0.368        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|romin_latch           ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t10     ;
; 0.150  ; 0.370        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ir:U5|instruction[10]'                                                   ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7] ;
; 0.025  ; 0.245        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1] ;
; 0.025  ; 0.245        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2] ;
; 0.025  ; 0.245        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3] ;
; 0.025  ; 0.245        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4] ;
; 0.025  ; 0.245        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6] ;
; 0.025  ; 0.245        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7] ;
; 0.031  ; 0.251        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5] ;
; 0.033  ; 0.253        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0] ;
; 0.116  ; 0.336        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2] ;
; 0.116  ; 0.336        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3] ;
; 0.116  ; 0.336        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4] ;
; 0.116  ; 0.336        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7] ;
; 0.122  ; 0.342        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5] ;
; 0.122  ; 0.342        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6] ;
; 0.124  ; 0.344        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0] ;
; 0.124  ; 0.344        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1] ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4] ;
; 0.172  ; 0.392        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0] ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5] ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6] ;
; 0.173  ; 0.393        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7] ;
; 0.174  ; 0.394        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1] ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2] ;
; 0.176  ; 0.396        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3] ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1] ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3] ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4] ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5] ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6] ;
; 0.193  ; 0.413        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7] ;
; 0.199  ; 0.419        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2] ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0] ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1] ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3] ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4] ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5] ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6] ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7] ;
; 0.206  ; 0.394        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0] ;
; 0.206  ; 0.394        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1] ;
; 0.208  ; 0.396        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5] ;
; 0.208  ; 0.396        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6] ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2] ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0] ;
; 0.214  ; 0.402        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2] ;
; 0.214  ; 0.402        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3] ;
; 0.214  ; 0.402        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4] ;
; 0.214  ; 0.402        ; 0.188          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7] ;
; 0.229  ; 0.449        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4] ;
; 0.233  ; 0.453        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0] ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5] ;
; 0.234  ; 0.454        ; 0.220          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6] ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'                                                                 ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.061  ; 0.281        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; 0.139  ; 0.359        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; 0.154  ; 0.374        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; 0.157  ; 0.377        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; 0.161  ; 0.381        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; 0.162  ; 0.382        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; 0.164  ; 0.384        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; 0.165  ; 0.385        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; 0.165  ; 0.385        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; 0.165  ; 0.385        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; 0.165  ; 0.385        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; 0.165  ; 0.385        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; 0.168  ; 0.388        ; 0.220          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; 0.330  ; 0.330        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk             ;
; 0.408  ; 0.408        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|inclk[0] ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|outclk   ;
; 0.421  ; 0.609        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; 0.421  ; 0.609        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; 0.423  ; 0.423        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk             ;
; 0.423  ; 0.611        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; 0.423  ; 0.611        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; 0.423  ; 0.611        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; 0.423  ; 0.611        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; 0.423  ; 0.611        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; 0.425  ; 0.613        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; 0.425  ; 0.613        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; 0.425  ; 0.613        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; 0.425  ; 0.613        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk             ;
; 0.427  ; 0.615        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.428  ; 0.616        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk            ;
; 0.431  ; 0.431        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk                      ;
; 0.431  ; 0.619        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk             ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk             ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk             ;
; 0.433  ; 0.433        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk             ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk            ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk            ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk            ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk            ;
; 0.434  ; 0.434        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk            ;
; 0.434  ; 0.622        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk             ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk             ;
; 0.448  ; 0.636        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q                ;
; 0.522  ; 0.710        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk             ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk             ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk            ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk            ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk            ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk            ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk            ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk             ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk             ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk             ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk             ;
; 0.567  ; 0.567        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk                      ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk            ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk             ;
; 0.574  ; 0.574        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk             ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|inclk[0] ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|outclk   ;
; 0.588  ; 0.588        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk             ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk             ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'                                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.260  ; 0.480        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.281  ; 0.501        ; 0.220          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.310  ; 0.498        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.332  ; 0.520        ; 0.188          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.528  ; 0.528        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.529  ; 0.529        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'                                                                   ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.157  ; 0.377        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.157  ; 0.377        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.157  ; 0.377        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.170  ; 0.390        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.170  ; 0.390        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.211  ; 0.431        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.379  ; 0.567        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.418  ; 0.606        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.431  ; 0.619        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.431  ; 0.619        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.431  ; 0.619        ; 0.188          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.435  ; 0.435        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.436  ; 0.436        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.437  ; 0.437        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.529  ; 0.529        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.548  ; 0.548        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.554  ; 0.554        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.559  ; 0.559        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.562  ; 0.562        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.563  ; 0.563        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.571  ; 0.571        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.228  ; 0.448        ; 0.220          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.363  ; 0.551        ; 0.188          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.503  ; 0.503        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'                                                           ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[3] ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[1] ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[2] ;
; 0.232  ; 0.452        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[0] ;
; 0.236  ; 0.456        ; 0.220          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[3] ;
; 0.355  ; 0.543        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[3] ;
; 0.359  ; 0.547        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[0] ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[2] ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[1] ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[1]|clk ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[2]|clk ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[3]|clk ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[0]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q           ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[0]|clk ;
; 0.505  ; 0.505        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[3]|clk ;
; 0.508  ; 0.508        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[2]|clk ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[1]|clk ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'                                                                         ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.188  ; 0.408        ; 0.220          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.402  ; 0.590        ; 0.188          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ram:U3|ram_address_latch[0]'                                                    ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------+
; 0.199 ; 0.199        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~125   ;
; 0.206 ; 0.206        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~126   ;
; 0.237 ; 0.237        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~125|datad ;
; 0.239 ; 0.239        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~8     ;
; 0.242 ; 0.242        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~120   ;
; 0.244 ; 0.244        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~126|datad ;
; 0.247 ; 0.247        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~124   ;
; 0.250 ; 0.250        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~122   ;
; 0.255 ; 0.255        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~120|datab ;
; 0.255 ; 0.255        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~124|datac ;
; 0.258 ; 0.258        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~122|datac ;
; 0.258 ; 0.258        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~121   ;
; 0.262 ; 0.262        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~24    ;
; 0.262 ; 0.262        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~68    ;
; 0.265 ; 0.265        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~123   ;
; 0.265 ; 0.265        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~127   ;
; 0.276 ; 0.276        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~69    ;
; 0.277 ; 0.277        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~8|datad   ;
; 0.278 ; 0.278        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~96    ;
; 0.279 ; 0.279        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~98    ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~100   ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~121|datab ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~29    ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~24|datad  ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~68|datad  ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~61    ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~123|datad ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~127|datad ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~99    ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~20    ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~22    ;
; 0.316 ; 0.316        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~69|datab  ;
; 0.316 ; 0.316        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~96|datad  ;
; 0.317 ; 0.317        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~98|datad  ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~119   ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~12    ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~9     ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~118   ;
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~99|datac  ;
; 0.320 ; 0.320        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~62    ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~14    ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~15    ;
; 0.323 ; 0.323        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~100|dataa ;
; 0.323 ; 0.323        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~31    ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~62|datac  ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~30    ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~15|datac  ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~66    ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~113   ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~28    ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~29|datad  ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~32    ;
; 0.340 ; 0.340        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~61|datad  ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~102   ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~58    ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~13    ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~40    ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; rtl~15|combout        ;
; 0.348 ; 0.348        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~28|datac  ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~10    ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~26    ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~88    ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~20|datad  ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~22|datad  ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~25    ;
; 0.352 ; 0.352        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~36    ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~27    ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~39    ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~12|datad  ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~30|datab  ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~9|datad   ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~119|datad ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~59    ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~79    ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~10|datac  ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~118|datad ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~13|datac  ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~63    ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~26|datac  ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; rtl~15|datab          ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~14|datad  ;
; 0.360 ; 0.360        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~36|datac  ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~27|datac  ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~31|datad  ;
; 0.362 ; 0.362        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~88|datab  ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~103   ;
; 0.363 ; 0.363        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~59|datac  ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~101   ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~11    ;
; 0.366 ; 0.366        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~79|datac  ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~78    ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~16    ;
; 0.369 ; 0.369        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~33    ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~35    ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~64    ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~66|datad  ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~56    ;
; 0.373 ; 0.373        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~113|datad ;
; 0.374 ; 0.374        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~103|datac ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~108   ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'                                                                  ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.358 ; 0.358        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.551 ; 0.551        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.588 ; 0.588        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.595 ; 0.595        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.600 ; 0.600        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.601 ; 0.601        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.606 ; 0.606        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.609 ; 0.609        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.634 ; 0.634        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.637 ; 0.637        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.642 ; 0.642        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.643 ; 0.643        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.646 ; 0.646        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.647 ; 0.647        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; dig[*]    ; clk_divider:U1|clk_led ; 8.765 ; 8.967 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[0]   ; clk_divider:U1|clk_led ; 8.765 ; 8.967 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[1]   ; clk_divider:U1|clk_led ; 8.584 ; 8.814 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[2]   ; clk_divider:U1|clk_led ; 7.468 ; 7.520 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[3]   ; clk_divider:U1|clk_led ; 8.102 ; 8.248 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[4]   ; clk_divider:U1|clk_led ; 7.448 ; 7.518 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[5]   ; clk_divider:U1|clk_led ; 8.275 ; 8.584 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[6]   ; clk_divider:U1|clk_led ; 8.185 ; 8.296 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[7]   ; clk_divider:U1|clk_led ; 7.680 ; 7.788 ; Rise       ; clk_divider:U1|clk_led ;
; sel[*]    ; clk_divider:U1|clk_led ; 9.393 ; 9.272 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[0]   ; clk_divider:U1|clk_led ; 9.393 ; 9.030 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[1]   ; clk_divider:U1|clk_led ; 9.285 ; 9.272 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[2]   ; clk_divider:U1|clk_led ; 8.397 ; 8.172 ; Rise       ; clk_divider:U1|clk_led ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; dig[*]    ; clk_divider:U1|clk_led ; 7.153 ; 7.222 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[0]   ; clk_divider:U1|clk_led ; 8.422 ; 8.618 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[1]   ; clk_divider:U1|clk_led ; 8.248 ; 8.470 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[2]   ; clk_divider:U1|clk_led ; 7.177 ; 7.228 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[3]   ; clk_divider:U1|clk_led ; 7.786 ; 7.929 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[4]   ; clk_divider:U1|clk_led ; 7.153 ; 7.222 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[5]   ; clk_divider:U1|clk_led ; 7.951 ; 8.250 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[6]   ; clk_divider:U1|clk_led ; 7.865 ; 7.973 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[7]   ; clk_divider:U1|clk_led ; 7.380 ; 7.485 ; Rise       ; clk_divider:U1|clk_led ;
; sel[*]    ; clk_divider:U1|clk_led ; 8.070 ; 7.852 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[0]   ; clk_divider:U1|clk_led ; 9.027 ; 8.676 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[1]   ; clk_divider:U1|clk_led ; 8.982 ; 8.970 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[2]   ; clk_divider:U1|clk_led ; 8.070 ; 7.852 ; Rise       ; clk_divider:U1|clk_led ;
+-----------+------------------------+-------+-------+------------+------------------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                        ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                ; Note                                                          ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
; 37.77 MHz  ; 37.77 MHz       ; statectrl:U14|enalu_latch                 ;                                                               ;
; 56.1 MHz   ; 56.1 MHz        ; ram:U3|ram_address_latch[0]               ;                                                               ;
; 95.75 MHz  ; 95.75 MHz       ; ir:U5|instruction[10]                     ;                                                               ;
; 140.37 MHz ; 140.37 MHz      ; statectrl:U14|ramin_latch                 ;                                                               ;
; 144.97 MHz ; 144.97 MHz      ; statectrl:U14|enirin_latch                ;                                                               ;
; 145.73 MHz ; 145.73 MHz      ; statectrl:U14|dbfbin_latch                ;                                                               ;
; 227.12 MHz ; 227.12 MHz      ; rom_new:U4|monostable_trigger:inst3|pulse ;                                                               ;
; 230.31 MHz ; 230.31 MHz      ; clk_divider:U1|clk_out                    ;                                                               ;
; 370.23 MHz ; 250.0 MHz       ; clk_input                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 410.17 MHz ; 402.09 MHz      ; clk_divider:U1|clk_led                    ; limit due to minimum period restriction (tmin)                ;
; 480.77 MHz ; 402.09 MHz      ; statectrl:U14|nextn_latch                 ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                  ;
+-------------------------------------------+---------+---------------+
; Clock                                     ; Slack   ; End Point TNS ;
+-------------------------------------------+---------+---------------+
; statectrl:U14|enalu_latch                 ; -15.522 ; -176.147      ;
; statectrl:U14|dbfbin_latch                ; -8.726  ; -58.608       ;
; ram:U3|ram_address_latch[0]               ; -8.649  ; -842.857      ;
; statectrl:U14|ramin_latch                 ; -6.908  ; -26.075       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; -6.682  ; -24.722       ;
; statectrl:U14|enirin_latch                ; -6.494  ; -97.091       ;
; clk_divider:U1|clk_led                    ; -5.696  ; -44.819       ;
; statectrl:U14|enled_latch                 ; -5.435  ; -5.435        ;
; ir:U5|instruction[10]                     ; -5.199  ; -141.206      ;
; clk_divider:U1|clk_out                    ; -4.548  ; -131.338      ;
; statectrl:U14|nextn_latch                 ; -2.535  ; -20.280       ;
; clk_input                                 ; -1.701  ; -21.717       ;
+-------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_divider:U1|clk_out                    ; -2.791 ; -2.791        ;
; ir:U5|instruction[10]                     ; -0.442 ; -1.449        ;
; statectrl:U14|enalu_latch                 ; -0.009 ; -0.009        ;
; statectrl:U14|dbfbin_latch                ; 0.175  ; 0.000         ;
; clk_input                                 ; 0.402  ; 0.000         ;
; ram:U3|ram_address_latch[0]               ; 0.514  ; 0.000         ;
; clk_divider:U1|clk_led                    ; 0.679  ; 0.000         ;
; statectrl:U14|nextn_latch                 ; 0.722  ; 0.000         ;
; statectrl:U14|enled_latch                 ; 0.812  ; 0.000         ;
; statectrl:U14|enirin_latch                ; 1.795  ; 0.000         ;
; rom_new:U4|monostable_trigger:inst3|pulse ; 2.102  ; 0.000         ;
; statectrl:U14|ramin_latch                 ; 2.231  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary              ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; statectrl:U14|romin_latch ; -0.914 ; -0.914        ;
; clk_input                 ; -0.210 ; -0.630        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary              ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; clk_input                 ; 0.626 ; 0.000         ;
; statectrl:U14|romin_latch ; 1.396 ; 0.000         ;
+---------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; rom_new:U4|monostable_trigger:inst3|pulse ; -3.201 ; -28.809       ;
; statectrl:U14|enled_latch                 ; -3.201 ; -3.201        ;
; clk_input                                 ; -3.000 ; -37.201       ;
; clk_divider:U1|clk_out                    ; -1.487 ; -113.627      ;
; ir:U5|instruction[10]                     ; -1.487 ; -72.943       ;
; statectrl:U14|enirin_latch                ; -1.487 ; -25.363       ;
; clk_divider:U1|clk_led                    ; -1.487 ; -19.331       ;
; statectrl:U14|enalu_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|nextn_latch                 ; -1.487 ; -11.896       ;
; statectrl:U14|ramin_latch                 ; -1.487 ; -5.948        ;
; statectrl:U14|romin_latch                 ; -1.487 ; -1.487        ;
; ram:U3|ram_address_latch[0]               ; -0.053 ; -0.142        ;
; statectrl:U14|dbfbin_latch                ; 0.184  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|enalu_latch'                                                                                                              ;
+---------+----------------------------+----------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                    ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -15.522 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.902     ; 15.622     ;
; -15.494 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[2] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.844     ; 15.652     ;
; -15.410 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.902     ; 15.510     ;
; -15.382 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.844     ; 15.540     ;
; -15.366 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.902     ; 15.466     ;
; -15.338 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.844     ; 15.496     ;
; -15.208 ; gr:U12|grd_latch[0]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.177     ; 13.033     ;
; -15.170 ; ir:U5|instruction[2]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; 0.038      ; 16.210     ;
; -15.096 ; gr:U12|grd_latch[0]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.177     ; 12.921     ;
; -15.079 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.969     ; 15.112     ;
; -15.077 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.969     ; 15.110     ;
; -15.058 ; ir:U5|instruction[2]       ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; 0.038      ; 16.098     ;
; -15.052 ; gr:U12|grd_latch[0]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.177     ; 12.877     ;
; -15.051 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.911     ; 15.142     ;
; -15.049 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[4] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.911     ; 15.140     ;
; -15.027 ; statectrl:U14|regrd2_latch ; alu:U8|alu_result_latch[2] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.874     ; 15.155     ;
; -15.019 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.389     ; 14.142     ;
; -15.014 ; ir:U5|instruction[2]       ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; 0.038      ; 16.054     ;
; -14.997 ; ir:U5|instruction[9]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.631     ; 15.368     ;
; -14.978 ; ir:U5|instruction[1]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.902     ; 15.078     ;
; -14.915 ; statectrl:U14|regrd2_latch ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.874     ; 15.043     ;
; -14.907 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.389     ; 14.030     ;
; -14.885 ; ir:U5|instruction[9]       ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.631     ; 15.256     ;
; -14.871 ; statectrl:U14|regrd2_latch ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.874     ; 14.999     ;
; -14.866 ; ir:U5|instruction[1]       ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.902     ; 14.966     ;
; -14.863 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.389     ; 13.986     ;
; -14.841 ; ir:U5|instruction[9]       ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.631     ; 15.212     ;
; -14.834 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.715     ; 12.621     ;
; -14.822 ; ir:U5|instruction[1]       ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.902     ; 14.922     ;
; -14.765 ; gr:U12|grd_latch[0]        ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.244     ; 12.523     ;
; -14.763 ; gr:U12|grd_latch[0]        ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.244     ; 12.521     ;
; -14.727 ; ir:U5|instruction[2]       ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.029     ; 15.700     ;
; -14.725 ; ir:U5|instruction[2]       ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.029     ; 15.698     ;
; -14.722 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.715     ; 12.509     ;
; -14.679 ; ram:U3|ram_data~33         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.822     ; 13.869     ;
; -14.678 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.715     ; 12.465     ;
; -14.675 ; ram:U3|ram_data~113        ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.136     ; 13.551     ;
; -14.667 ; gr:U12|gra_latch[0]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.760     ; 12.409     ;
; -14.657 ; gr:U12|gra_latch[1]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.760     ; 12.399     ;
; -14.653 ; ram:U3|ram_data~1          ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.680     ; 13.985     ;
; -14.644 ; gr:U12|grc_latch[0]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.617     ; 12.529     ;
; -14.629 ; ram:U3|ram_data~81         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.619     ; 14.022     ;
; -14.628 ; gr:U12|grb_latch[0]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.703     ; 12.427     ;
; -14.627 ; ram:U3|ram_data~48         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.759     ; 13.880     ;
; -14.584 ; statectrl:U14|regrd2_latch ; alu:U8|alu_result_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.941     ; 14.645     ;
; -14.582 ; statectrl:U14|regrd2_latch ; alu:U8|alu_result_latch[4] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.941     ; 14.643     ;
; -14.576 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.456     ; 13.632     ;
; -14.574 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.456     ; 13.630     ;
; -14.570 ; ram:U3|ram_data~0          ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.839     ; 13.743     ;
; -14.567 ; ram:U3|ram_data~33         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.822     ; 13.757     ;
; -14.563 ; ram:U3|ram_data~113        ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.136     ; 13.439     ;
; -14.555 ; gr:U12|gra_latch[0]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.760     ; 12.297     ;
; -14.554 ; ir:U5|instruction[9]       ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.698     ; 14.858     ;
; -14.552 ; ir:U5|instruction[9]       ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.698     ; 14.856     ;
; -14.545 ; gr:U12|gra_latch[1]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.760     ; 12.287     ;
; -14.541 ; ram:U3|ram_data~1          ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.680     ; 13.873     ;
; -14.535 ; ir:U5|instruction[1]       ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.969     ; 14.568     ;
; -14.533 ; ir:U5|instruction[1]       ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.969     ; 14.566     ;
; -14.532 ; gr:U12|grc_latch[0]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.617     ; 12.417     ;
; -14.523 ; ram:U3|ram_data~33         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.822     ; 13.713     ;
; -14.519 ; ram:U3|ram_data~113        ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.136     ; 13.395     ;
; -14.517 ; ram:U3|ram_data~81         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.619     ; 13.910     ;
; -14.516 ; gr:U12|grb_latch[0]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.703     ; 12.315     ;
; -14.515 ; ram:U3|ram_data~48         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.759     ; 13.768     ;
; -14.511 ; gr:U12|gra_latch[0]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.760     ; 12.253     ;
; -14.506 ; ram:U3|ram_data~40         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.410     ; 13.608     ;
; -14.501 ; gr:U12|gra_latch[1]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.760     ; 12.243     ;
; -14.497 ; ram:U3|ram_data~1          ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.680     ; 13.829     ;
; -14.488 ; gr:U12|grc_latch[0]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.617     ; 12.373     ;
; -14.487 ; gr:U12|grd_latch[1]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.185     ; 12.304     ;
; -14.486 ; ram:U3|ram_data~57         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.620     ; 14.378     ;
; -14.484 ; ram:U3|ram_data~32         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.788     ; 13.708     ;
; -14.473 ; ram:U3|ram_data~81         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.619     ; 13.866     ;
; -14.472 ; gr:U12|grb_latch[0]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.703     ; 12.271     ;
; -14.471 ; ram:U3|ram_data~48         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.759     ; 13.724     ;
; -14.468 ; ram:U3|ram_data~80         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.228     ; 13.252     ;
; -14.462 ; ram:U3|ram_data~65         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.140     ; 14.334     ;
; -14.458 ; ram:U3|ram_data~0          ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.839     ; 13.631     ;
; -14.456 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -2.837     ; 12.621     ;
; -14.455 ; gr:U12|grc_latch[1]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.627     ; 12.330     ;
; -14.454 ; ram:U3|ram_data~56         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.561     ; 13.405     ;
; -14.453 ; ram:U3|ram_data~121        ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.033     ; 13.932     ;
; -14.426 ; ir:U5|instruction[3]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.141     ; 15.287     ;
; -14.414 ; ram:U3|ram_data~0          ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.839     ; 13.587     ;
; -14.403 ; ir:U5|instruction[8]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.754     ; 14.651     ;
; -14.403 ; gr:U12|grb_latch[1]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.721     ; 12.184     ;
; -14.394 ; ram:U3|ram_data~40         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.410     ; 13.496     ;
; -14.391 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.782     ; 12.111     ;
; -14.389 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.782     ; 12.109     ;
; -14.386 ; ram:U3|ram_data~112        ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.646     ; 13.752     ;
; -14.385 ; ram:U3|ram_data~82         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.740     ; 13.657     ;
; -14.375 ; ram:U3|ram_data~34         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.024     ; 13.363     ;
; -14.375 ; gr:U12|grd_latch[1]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -3.185     ; 12.192     ;
; -14.374 ; ram:U3|ram_data~57         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.620     ; 14.266     ;
; -14.372 ; ram:U3|ram_data~32         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.788     ; 13.596     ;
; -14.356 ; ram:U3|ram_data~80         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -2.228     ; 13.140     ;
; -14.350 ; ram:U3|ram_data~65         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 1.000        ; -1.140     ; 14.222     ;
; -14.350 ; ram:U3|ram_data~40         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.410     ; 13.452     ;
; -14.344 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -2.837     ; 12.509     ;
; -14.343 ; gr:U12|grc_latch[1]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -2.627     ; 12.218     ;
+---------+----------------------------+----------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|dbfbin_latch'                                                                                                              ;
+--------+-----------------------------+----------------------------+-----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+-----------------------------+----------------------------+--------------+------------+------------+
; -8.726 ; ram:U3|ram_data~39          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.696     ; 6.490      ;
; -8.515 ; ram:U3|ram_data~119         ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.029     ; 5.946      ;
; -8.395 ; ram:U3|ram_data~87          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.498     ; 6.357      ;
; -8.305 ; ram:U3|ram_data~55          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.314     ; 6.451      ;
; -8.233 ; ram:U3|ram_data~103         ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.636     ; 6.057      ;
; -7.965 ; ram:U3|ram_data~71          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.217      ; 6.642      ;
; -7.792 ; ram:U3|ram_data~23          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.303     ; 5.949      ;
; -7.718 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.261      ; 6.429      ;
; -7.688 ; ram:U3|ram_data~5           ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.005     ; 6.172      ;
; -7.670 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.319      ; 6.439      ;
; -7.539 ; ram:U3|ram_data~7           ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.226      ; 6.225      ;
; -7.366 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.201      ; 7.017      ;
; -7.323 ; ram:U3|ram_data~69          ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.146      ; 5.958      ;
; -7.309 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.234      ; 7.095      ;
; -7.295 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.289      ; 6.034      ;
; -7.291 ; gr:U12|grd_latch[7]         ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.022     ; 3.719      ;
; -7.281 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.292      ; 7.125      ;
; -7.265 ; ir:U5|instruction[9]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.532      ; 6.247      ;
; -7.261 ; ram:U3|ram_data~84          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.596     ; 6.245      ;
; -7.246 ; ir:U5|instruction[1]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.261      ; 5.957      ;
; -7.194 ; ram:U3|ram_data~83          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.498     ; 6.279      ;
; -7.186 ; ram:U3|ram_data~86          ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.898     ; 5.863      ;
; -7.185 ; statectrl:U14|dbfaout_latch ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.290      ; 5.925      ;
; -7.180 ; ram:U3|ram_data~20          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.572     ; 6.188      ;
; -7.144 ; ram:U3|ram_data~36          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.858     ; 5.866      ;
; -7.052 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.482      ; 6.013      ;
; -7.046 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.540      ; 6.065      ;
; -7.014 ; ram:U3|ram_address_latch[1] ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.388      ; 6.862      ;
; -6.995 ; gr:U12|grd_latch[0]         ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.041     ; 4.506      ;
; -6.981 ; ram:U3|ram_data~35          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.796     ; 5.768      ;
; -6.980 ; ram:U3|ram_data~101         ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.062     ; 5.407      ;
; -6.957 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.174      ; 7.683      ;
; -6.926 ; gr:U12|grc_latch[7]         ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.630     ; 3.746      ;
; -6.912 ; ram:U3|ram_data~38          ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.952     ; 5.535      ;
; -6.831 ; ram:U3|ram_data~116         ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.740     ; 5.671      ;
; -6.818 ; ram:U3|ram_data~21          ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.098     ; 5.209      ;
; -6.814 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.262      ; 6.628      ;
; -6.797 ; ram:U3|ram_address_latch[2] ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.288      ; 6.545      ;
; -6.785 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.510      ; 5.774      ;
; -6.784 ; ir:U5|instruction[9]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.505      ; 6.841      ;
; -6.775 ; ir:U5|instruction[1]        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.482      ; 5.736      ;
; -6.774 ; ir:U5|instruction[9]        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.753      ; 6.006      ;
; -6.765 ; ir:U5|instruction[1]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.234      ; 6.551      ;
; -6.733 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.239      ; 6.520      ;
; -6.721 ; ram:U3|ram_address_latch[3] ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.810      ; 6.991      ;
; -6.706 ; ram:U3|ram_data~100         ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.915     ; 5.371      ;
; -6.700 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.422      ; 6.601      ;
; -6.694 ; ir:U5|instruction[3]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.022      ; 6.166      ;
; -6.690 ; ram:U3|ram_data~85          ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.031     ; 5.148      ;
; -6.685 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.297      ; 6.530      ;
; -6.642 ; ram:U3|ram_data~52          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.240     ; 5.982      ;
; -6.635 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.239      ; 6.444      ;
; -6.634 ; ram:U3|ram_data~70          ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.165     ; 6.044      ;
; -6.621 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.297      ; 6.488      ;
; -6.603 ; statectrl:U14|enpcout_latch ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.296      ; 5.349      ;
; -6.601 ; ram:U3|ram_data~22          ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.560     ; 5.616      ;
; -6.599 ; ir:U5|instruction[8]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.409      ; 5.458      ;
; -6.598 ; gr:U12|grb_latch[5]         ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.483     ; 3.594      ;
; -6.547 ; gr:U12|grc_latch[5]         ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.410     ; 3.616      ;
; -6.511 ; gr:U12|grb_latch[2]         ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.697     ; 4.356      ;
; -6.507 ; ram:U3|ram_data~117         ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.349     ; 4.647      ;
; -6.496 ; ram:U3|ram_data~33          ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.681     ; 5.373      ;
; -6.492 ; ram:U3|ram_data~113         ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.995     ; 5.055      ;
; -6.482 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.296      ; 6.320      ;
; -6.477 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.241      ; 6.291      ;
; -6.470 ; ram:U3|ram_data~1           ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.539     ; 5.489      ;
; -6.457 ; gr:U12|grd_latch[5]         ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.814     ; 3.122      ;
; -6.446 ; ram:U3|ram_data~81          ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.478     ; 5.526      ;
; -6.440 ; ram:U3|ram_data~82          ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.600     ; 5.392      ;
; -6.430 ; ram:U3|ram_data~34          ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.884     ; 5.098      ;
; -6.429 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.299      ; 6.301      ;
; -6.415 ; statectrl:U14|dbfaout_latch ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.511      ; 5.405      ;
; -6.414 ; ram:U3|ram_data~48          ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.623     ; 5.353      ;
; -6.408 ; ram:U3|ram_data~15          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.164     ; 5.204      ;
; -6.401 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.238      ; 6.181      ;
; -6.381 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.179      ; 7.108      ;
; -6.376 ; ir:U5|instruction[7]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.241      ; 5.067      ;
; -6.357 ; ram:U3|ram_data~0           ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.703     ; 5.216      ;
; -6.356 ; gr:U12|grb_latch[7]         ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.704     ; 3.102      ;
; -6.324 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.267      ; 6.161      ;
; -6.319 ; ram:U3|ram_data~79          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 1.000        ; 0.061      ; 5.340      ;
; -6.311 ; ram:U3|ram_data~51          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.229     ; 5.665      ;
; -6.304 ; gr:U12|grd_latch[1]         ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.044     ; 3.808      ;
; -6.294 ; ir:U5|instruction[9]        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.510      ; 6.374      ;
; -6.291 ; ram:U3|ram_data~118         ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.004     ; 4.862      ;
; -6.283 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.179      ; 7.032      ;
; -6.279 ; ram:U3|ram_data~65          ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.001      ; 5.838      ;
; -6.275 ; ir:U5|instruction[1]        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.239      ; 6.084      ;
; -6.273 ; ram:U3|ram_data~3           ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.225      ; 6.081      ;
; -6.271 ; ram:U3|ram_data~32          ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.652     ; 5.181      ;
; -6.262 ; ram:U3|ram_data~115         ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.134     ; 5.711      ;
; -6.260 ; gr:U12|grc_latch[7]         ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 1.000        ; -1.464     ; 3.746      ;
; -6.255 ; ram:U3|ram_data~80          ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -1.092     ; 4.725      ;
; -6.236 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.254      ; 6.055      ;
; -6.223 ; ram:U3|ram_data~99          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.829     ; 4.977      ;
; -6.213 ; ir:U5|instruction[3]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.995      ; 6.760      ;
; -6.202 ; gr:U12|grd_latch[2]         ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -2.045     ; 3.699      ;
; -6.192 ; ram:U3|ram_address_latch[2] ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.268      ; 7.043      ;
; -6.192 ; ram:U3|ram_address_latch[1] ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.365      ; 7.109      ;
; -6.190 ; ir:U5|instruction[8]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.382      ; 6.124      ;
+--------+-----------------------------+----------------------------+-----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ram:U3|ram_address_latch[0]'                                                                                                       ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -8.649 ; ir:U5|instruction[0]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.117     ; 6.587      ;
; -8.601 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.059     ; 6.597      ;
; -8.412 ; ram:U3|ram_data~33          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.037     ; 5.440      ;
; -8.408 ; ram:U3|ram_data~113         ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.351     ; 5.122      ;
; -8.386 ; ram:U3|ram_data~1           ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.895     ; 5.556      ;
; -8.362 ; ram:U3|ram_data~81          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.834     ; 5.593      ;
; -8.297 ; ir:U5|instruction[2]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.823      ; 7.175      ;
; -8.220 ; gr:U12|grd_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -2.400     ; 3.875      ;
; -8.195 ; ram:U3|ram_data~65          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.355     ; 5.905      ;
; -8.063 ; ir:U5|instruction[1]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.117     ; 6.001      ;
; -8.062 ; ir:U5|instruction[9]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.154      ; 6.271      ;
; -8.037 ; ram:U3|ram_data~97          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.539     ; 5.563      ;
; -7.989 ; ram:U3|ram_data~17          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.765     ; 5.289      ;
; -7.968 ; ram:U3|ram_address_latch[2] ; ram:U3|ram_data~9   ; statectrl:U14|ramin_latch   ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.910      ; 6.943      ;
; -7.941 ; statectrl:U14|regrd2_latch  ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.089     ; 5.907      ;
; -7.854 ; gr:U12|grc_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -2.008     ; 3.901      ;
; -7.845 ; ram:U3|ram_data~39          ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.070     ; 6.099      ;
; -7.758 ; gr:U12|grb_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -2.058     ; 3.755      ;
; -7.755 ; ram:U3|ram_address_latch[3] ; ram:U3|ram_data~9   ; statectrl:U14|ramin_latch   ; ram:U3|ram_address_latch[0] ; 0.500        ; 1.432      ; 7.252      ;
; -7.752 ; ram:U3|ram_data~41          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.604     ; 5.713      ;
; -7.746 ; statectrl:U14|enpcout_latch ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.082     ; 5.719      ;
; -7.713 ; statectrl:U14|dbfaout_latch ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.088     ; 5.680      ;
; -7.711 ; ram:U3|ram_data~84          ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.011     ; 6.015      ;
; -7.688 ; ram:U3|ram_data~83          ; ram:U3|ram_data~43  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.132     ; 6.146      ;
; -7.681 ; ram:U3|ram_data~39          ; ram:U3|ram_data~79  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.890     ; 6.261      ;
; -7.662 ; ir:U5|instruction[0]        ; ram:U3|ram_data~105 ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.590     ; 6.230      ;
; -7.634 ; ram:U3|ram_data~86          ; ram:U3|ram_data~102 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.007     ; 5.037      ;
; -7.634 ; ram:U3|ram_data~119         ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.403     ; 5.555      ;
; -7.630 ; ram:U3|ram_data~20          ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.987     ; 5.958      ;
; -7.616 ; ram:U3|ram_data~86          ; ram:U3|ram_data~94  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.444     ; 5.035      ;
; -7.614 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~105 ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.532     ; 6.240      ;
; -7.594 ; ram:U3|ram_data~36          ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.273     ; 5.636      ;
; -7.594 ; ram:U3|ram_data~83          ; ram:U3|ram_data~123 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.996     ; 6.202      ;
; -7.580 ; ram:U3|ram_data~86          ; ram:U3|ram_data~110 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.323     ; 5.742      ;
; -7.560 ; ram:U3|ram_data~83          ; ram:U3|ram_data~19  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.208     ; 6.153      ;
; -7.531 ; ram:U3|ram_data~49          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.864     ; 4.732      ;
; -7.530 ; ir:U5|instruction[8]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.031      ; 5.616      ;
; -7.514 ; ram:U3|ram_data~87          ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.872     ; 5.966      ;
; -7.482 ; ram:U3|ram_data~39          ; ram:U3|ram_data~15  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.693     ; 6.259      ;
; -7.475 ; ram:U3|ram_data~35          ; ram:U3|ram_data~43  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.430     ; 5.635      ;
; -7.470 ; ram:U3|ram_data~119         ; ram:U3|ram_data~79  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.223     ; 5.717      ;
; -7.438 ; ir:U5|instruction[0]        ; ram:U3|ram_data~57  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.423     ; 6.473      ;
; -7.425 ; ram:U3|ram_data~33          ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.510     ; 5.083      ;
; -7.424 ; ram:U3|ram_data~55          ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.688     ; 6.060      ;
; -7.421 ; ram:U3|ram_data~113         ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.824     ; 4.765      ;
; -7.407 ; ir:U5|instruction[0]        ; ram:U3|ram_data~73  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.463     ; 6.412      ;
; -7.405 ; ram:U3|ram_data~39          ; ram:U3|ram_data~127 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.214     ; 5.782      ;
; -7.400 ; ram:U3|ram_data~39          ; ram:U3|ram_data~63  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.028     ; 5.776      ;
; -7.399 ; ram:U3|ram_data~1           ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.368     ; 5.199      ;
; -7.393 ; ir:U5|instruction[3]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.644      ; 6.092      ;
; -7.390 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~57  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.365     ; 6.483      ;
; -7.390 ; gr:U12|gra_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.975     ; 3.970      ;
; -7.389 ; ram:U3|ram_data~39          ; ram:U3|ram_data~7   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.092     ; 6.098      ;
; -7.381 ; ram:U3|ram_data~35          ; ram:U3|ram_data~123 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.294     ; 5.691      ;
; -7.376 ; ir:U5|instruction[0]        ; ram:U3|ram_data~25  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.333     ; 6.346      ;
; -7.375 ; ram:U3|ram_data~81          ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.307     ; 5.236      ;
; -7.369 ; ram:U3|ram_data~5           ; ram:U3|ram_data~77  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.936     ; 5.726      ;
; -7.360 ; ram:U3|ram_data~38          ; ram:U3|ram_data~102 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.061     ; 4.709      ;
; -7.360 ; ram:U3|ram_data~39          ; ram:U3|ram_data~31  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.189     ; 5.780      ;
; -7.359 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~73  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.405     ; 6.422      ;
; -7.352 ; ram:U3|ram_data~103         ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.010     ; 5.666      ;
; -7.350 ; ram:U3|ram_data~87          ; ram:U3|ram_data~79  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.692     ; 6.128      ;
; -7.347 ; ram:U3|ram_data~35          ; ram:U3|ram_data~19  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.506     ; 5.642      ;
; -7.342 ; ram:U3|ram_data~38          ; ram:U3|ram_data~94  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.498     ; 4.707      ;
; -7.336 ; ram:U3|ram_data~86          ; ram:U3|ram_data~46  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.853     ; 5.414      ;
; -7.328 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~25  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.275     ; 6.356      ;
; -7.324 ; statectrl:U14|enrom_latch   ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.015     ; 5.364      ;
; -7.310 ; ir:U5|instruction[2]        ; ram:U3|ram_data~105 ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.350      ; 6.818      ;
; -7.309 ; ram:U3|ram_data~39          ; ram:U3|ram_data~23  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.578     ; 6.708      ;
; -7.306 ; ram:U3|ram_data~38          ; ram:U3|ram_data~110 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.377     ; 5.414      ;
; -7.297 ; ram:U3|ram_data~39          ; ram:U3|ram_data~47  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.856     ; 6.214      ;
; -7.284 ; ram:U3|ram_data~84          ; ram:U3|ram_data~76  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.068     ; 5.818      ;
; -7.281 ; ram:U3|ram_data~116         ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.155     ; 5.441      ;
; -7.281 ; ram:U3|ram_data~83          ; ram:U3|ram_data~27  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.824     ; 5.931      ;
; -7.278 ; ram:U3|ram_data~39          ; ram:U3|ram_data~55  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.548     ; 6.707      ;
; -7.274 ; ram:U3|ram_data~83          ; ram:U3|ram_data~59  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.815     ; 5.931      ;
; -7.271 ; ram:U3|ram_data~119         ; ram:U3|ram_data~15  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.026     ; 5.715      ;
; -7.260 ; ram:U3|ram_data~55          ; ram:U3|ram_data~79  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.508     ; 6.222      ;
; -7.254 ; ir:U5|instruction[0]        ; ram:U3|ram_data~89  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.439     ; 6.119      ;
; -7.245 ; ram:U3|ram_data~84          ; ram:U3|ram_data~124 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.704     ; 6.016      ;
; -7.233 ; gr:U12|grd_latch[1]         ; ram:U3|ram_data~105 ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -2.873     ; 3.518      ;
; -7.230 ; ram:U3|ram_data~83          ; ram:U3|ram_data~91  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.770     ; 5.933      ;
; -7.228 ; ir:U5|instruction[0]        ; ram:U3|ram_data~72  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.092      ; 6.786      ;
; -7.219 ; ram:U3|ram_data~57          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; 0.165      ; 5.949      ;
; -7.215 ; ir:U5|instruction[0]        ; ram:U3|ram_data~104 ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.140      ; 6.843      ;
; -7.214 ; ram:U3|ram_data~83          ; ram:U3|ram_data~107 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.329     ; 5.491      ;
; -7.208 ; ram:U3|ram_data~65          ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.828     ; 5.548      ;
; -7.206 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~89  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.381     ; 6.129      ;
; -7.203 ; ram:U3|ram_data~20          ; ram:U3|ram_data~76  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.044     ; 5.761      ;
; -7.201 ; ram:U3|ram_data~33          ; ram:U3|ram_data~57  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.343     ; 5.326      ;
; -7.200 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~72  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.150      ; 6.816      ;
; -7.197 ; ram:U3|ram_data~113         ; ram:U3|ram_data~57  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.657     ; 5.008      ;
; -7.194 ; ram:U3|ram_data~119         ; ram:U3|ram_data~127 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.547     ; 5.238      ;
; -7.189 ; ram:U3|ram_data~119         ; ram:U3|ram_data~63  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.361     ; 5.232      ;
; -7.188 ; ram:U3|ram_data~103         ; ram:U3|ram_data~79  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.830     ; 5.828      ;
; -7.188 ; gr:U12|grc_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.842     ; 3.901      ;
; -7.187 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~104 ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.198      ; 6.873      ;
; -7.186 ; ram:U3|ram_data~121         ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.248     ; 5.503      ;
; -7.178 ; ram:U3|ram_data~119         ; ram:U3|ram_data~7   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -1.425     ; 5.554      ;
; -7.175 ; ram:U3|ram_data~1           ; ram:U3|ram_data~57  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.201     ; 5.442      ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|ramin_latch'                                                                                                               ;
+--------+-----------------------------+-----------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -6.908 ; ram:U3|ram_data~41          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.711     ; 5.719      ;
; -6.805 ; ir:U5|instruction[0]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.224     ; 6.593      ;
; -6.762 ; ir:U5|instruction[0]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.596     ; 6.178      ;
; -6.757 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.166     ; 6.603      ;
; -6.734 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.538     ; 6.208      ;
; -6.600 ; ram:U3|ram_data~83          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.368     ; 5.254      ;
; -6.568 ; ram:U3|ram_data~33          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.144     ; 5.446      ;
; -6.564 ; ram:U3|ram_data~113         ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.458     ; 5.128      ;
; -6.546 ; gr:U12|gra_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.082     ; 3.976      ;
; -6.542 ; ram:U3|ram_data~1           ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.002     ; 5.562      ;
; -6.518 ; ram:U3|ram_data~81          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.941     ; 5.599      ;
; -6.453 ; ir:U5|instruction[2]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.284     ; 7.181      ;
; -6.448 ; gr:U12|grd_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.871     ; 3.589      ;
; -6.410 ; ir:U5|instruction[2]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.656     ; 6.766      ;
; -6.387 ; ram:U3|ram_data~35          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.666     ; 4.743      ;
; -6.376 ; gr:U12|grd_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.507     ; 3.881      ;
; -6.375 ; ram:U3|ram_data~57          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.942     ; 5.955      ;
; -6.351 ; ram:U3|ram_data~65          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.462     ; 5.911      ;
; -6.344 ; gr:U12|grc_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -2.949     ; 3.907      ;
; -6.342 ; ram:U3|ram_data~121         ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.355     ; 5.509      ;
; -6.292 ; gr:U12|grb_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.043     ; 3.761      ;
; -6.267 ; statectrl:U14|regrd2_latch  ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.568     ; 5.711      ;
; -6.237 ; ir:U5|instruction[9]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.325     ; 5.924      ;
; -6.219 ; ir:U5|instruction[1]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.224     ; 6.007      ;
; -6.218 ; ir:U5|instruction[1]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.596     ; 5.634      ;
; -6.218 ; ir:U5|instruction[9]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.953     ; 6.277      ;
; -6.193 ; ram:U3|ram_data~97          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.646     ; 5.569      ;
; -6.180 ; ram:U3|ram_data~25          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.012     ; 5.690      ;
; -6.164 ; ram:U3|ram_data~9           ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.250     ; 5.436      ;
; -6.145 ; ram:U3|ram_data~17          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.872     ; 5.295      ;
; -6.124 ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; -0.197     ; 6.949      ;
; -6.097 ; statectrl:U14|regrd2_latch  ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.196     ; 5.913      ;
; -6.038 ; ram:U3|ram_data~89          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.965     ; 5.595      ;
; -6.010 ; gr:U12|grc_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.115     ; 3.907      ;
; -5.914 ; gr:U12|grb_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.165     ; 3.761      ;
; -5.907 ; gr:U12|gra_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.454     ; 2.965      ;
; -5.907 ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; 0.329      ; 7.258      ;
; -5.902 ; statectrl:U14|enpcout_latch ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.189     ; 5.725      ;
; -5.884 ; ram:U3|ram_data~73          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.891     ; 5.515      ;
; -5.884 ; gr:U12|grc_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.311     ; 3.085      ;
; -5.883 ; ir:U5|instruction[0]        ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.629     ; 5.266      ;
; -5.869 ; statectrl:U14|dbfaout_latch ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.195     ; 5.686      ;
; -5.868 ; gr:U12|grb_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.397     ; 2.983      ;
; -5.867 ; ram:U3|ram_data~48          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.453     ; 4.436      ;
; -5.867 ; ram:U3|ram_data~105         ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.737     ; 5.652      ;
; -5.835 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.571     ; 5.276      ;
; -5.810 ; ram:U3|ram_data~0           ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.533     ; 4.299      ;
; -5.805 ; gr:U12|grb_latch[2]         ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -2.942     ; 3.375      ;
; -5.793 ; ram:U3|ram_data~43          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.348     ; 4.967      ;
; -5.746 ; ram:U3|ram_data~40          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.104     ; 4.164      ;
; -5.724 ; ram:U3|ram_data~32          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.482     ; 4.264      ;
; -5.717 ; ram:U3|ram_data~51          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.099     ; 4.640      ;
; -5.708 ; ram:U3|ram_data~80          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.922     ; 3.808      ;
; -5.694 ; ram:U3|ram_data~56          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.255     ; 3.961      ;
; -5.687 ; ram:U3|ram_data~49          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.971     ; 4.738      ;
; -5.686 ; ir:U5|instruction[8]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.076     ; 5.622      ;
; -5.679 ; ram:U3|ram_data~3           ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.645     ; 5.056      ;
; -5.668 ; ram:U3|ram_data~115         ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.004     ; 4.686      ;
; -5.666 ; ir:U5|instruction[3]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.835     ; 5.843      ;
; -5.661 ; ram:U3|ram_data~75          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.882     ; 4.301      ;
; -5.643 ; ir:U5|instruction[8]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.448     ; 5.207      ;
; -5.629 ; ram:U3|ram_data~99          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.699     ; 3.952      ;
; -5.626 ; ram:U3|ram_data~112         ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.340     ; 4.308      ;
; -5.604 ; gr:U12|gra_latch[3]         ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.497     ; 2.619      ;
; -5.598 ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; -0.602     ; 6.018      ;
; -5.577 ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; -0.465     ; 6.134      ;
; -5.556 ; statectrl:U14|dbfaout_latch ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.567     ; 5.001      ;
; -5.550 ; gr:U12|grc_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.477     ; 3.085      ;
; -5.549 ; ir:U5|instruction[3]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.463     ; 6.098      ;
; -5.531 ; ir:U5|instruction[2]        ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.689     ; 5.854      ;
; -5.509 ; ram:U3|ram_data~96          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.521     ; 4.010      ;
; -5.491 ; ram:U3|ram_data~19          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.337     ; 5.176      ;
; -5.490 ; gr:U12|grb_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.519     ; 2.983      ;
; -5.480 ; statectrl:U14|enrom_latch   ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.122     ; 5.370      ;
; -5.464 ; statectrl:U14|regrd2_latch  ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.601     ; 4.875      ;
; -5.455 ; gr:U12|grd_latch[3]         ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.912     ; 2.555      ;
; -5.448 ; ram:U3|ram_data~16          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.482     ; 3.988      ;
; -5.448 ; gr:U12|grb_latch[3]         ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.442     ; 2.518      ;
; -5.434 ; ir:U5|instruction[9]        ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.358     ; 5.088      ;
; -5.429 ; ram:U3|ram_data~24          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.127     ; 3.824      ;
; -5.427 ; gr:U12|grb_latch[2]         ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -3.064     ; 3.375      ;
; -5.423 ; gr:U12|grc_latch[3]         ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -3.354     ; 2.581      ;
; -5.422 ; ram:U3|ram_data~11          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.329     ; 4.615      ;
; -5.415 ; ir:U5|instruction[1]        ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.629     ; 4.798      ;
; -5.398 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.071     ; 5.339      ;
; -5.393 ; ram:U3|ram_data~8           ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.187     ; 3.728      ;
; -5.356 ; ram:U3|ram_data~82          ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.967     ; 4.411      ;
; -5.346 ; ram:U3|ram_data~34          ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.251     ; 4.117      ;
; -5.340 ; ir:U5|instruction[0]        ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -1.129     ; 5.223      ;
; -5.338 ; ram:U3|ram_data~64          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -2.305     ; 4.055      ;
; -5.319 ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; -0.073     ; 6.268      ;
; -5.311 ; statectrl:U14|ramrd_latch   ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.174     ; 5.149      ;
; -5.286 ; statectrl:U14|dbfaout_latch ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.600     ; 4.698      ;
; -5.276 ; ram:U3|ram_data~104         ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.892     ; 3.906      ;
; -5.258 ; statectrl:U14|enpcout_latch ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.594     ; 4.676      ;
; -5.255 ; ram:U3|ram_data~27          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.667     ; 4.110      ;
; -5.237 ; ram:U3|ram_data~120         ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -2.011     ; 3.748      ;
; -5.218 ; ram:U3|ram_data~72          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.820     ; 3.920      ;
; -5.197 ; ram:U3|ram_data~91          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.746     ; 3.973      ;
; -5.130 ; statectrl:U14|enrom_latch   ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -1.527     ; 4.615      ;
+--------+-----------------------------+-----------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                              ;
+--------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                                                                                                    ; Launch Clock                ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+--------------+------------+------------+
; -6.682 ; ram:U3|ram_data~39          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.944     ; 5.797      ;
; -6.673 ; ir:U5|instruction[0]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.987     ; 6.735      ;
; -6.645 ; statectrl:U14|regrd1_latch  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.929     ; 6.765      ;
; -6.592 ; ram:U3|ram_data~83          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.726     ; 5.925      ;
; -6.471 ; ram:U3|ram_data~119         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.277     ; 5.253      ;
; -6.379 ; ram:U3|ram_data~35          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.024     ; 5.414      ;
; -6.359 ; ram:U3|ram_data~86          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.139     ; 5.279      ;
; -6.359 ; gr:U12|grd_latch[0]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -3.262     ; 4.146      ;
; -6.351 ; ram:U3|ram_data~87          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.746     ; 5.664      ;
; -6.321 ; ir:U5|instruction[2]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.047     ; 7.323      ;
; -6.306 ; ram:U3|ram_data~41          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.474     ; 5.391      ;
; -6.261 ; ram:U3|ram_data~55          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.562     ; 5.758      ;
; -6.189 ; ram:U3|ram_data~103         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.884     ; 5.364      ;
; -6.178 ; statectrl:U14|regrd2_latch  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.959     ; 6.268      ;
; -6.148 ; ir:U5|instruction[9]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.716     ; 6.481      ;
; -6.129 ; ir:U5|instruction[1]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.987     ; 6.191      ;
; -6.085 ; ram:U3|ram_data~38          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.193     ; 4.951      ;
; -6.045 ; gr:U12|grb_latch[2]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.800     ; 3.794      ;
; -6.013 ; ram:U3|ram_data~5           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.474     ; 5.598      ;
; -5.974 ; ram:U3|ram_data~84          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.822     ; 5.211      ;
; -5.966 ; ram:U3|ram_data~33          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.907     ; 5.118      ;
; -5.962 ; ram:U3|ram_data~113         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.221     ; 4.800      ;
; -5.944 ; gr:U12|gra_latch[1]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.845     ; 3.648      ;
; -5.940 ; ram:U3|ram_data~1           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.765     ; 5.234      ;
; -5.921 ; ram:U3|ram_data~71          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.031     ; 5.949      ;
; -5.916 ; ram:U3|ram_data~81          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.704     ; 5.271      ;
; -5.893 ; ram:U3|ram_data~20          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.798     ; 5.154      ;
; -5.857 ; ram:U3|ram_data~36          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.084     ; 4.832      ;
; -5.818 ; gr:U12|gra_latch[0]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.845     ; 3.522      ;
; -5.807 ; ram:U3|ram_data~70          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.406     ; 5.460      ;
; -5.795 ; gr:U12|grc_latch[0]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.702     ; 3.642      ;
; -5.785 ; ram:U3|ram_data~43          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.706     ; 5.638      ;
; -5.779 ; gr:U12|grb_latch[0]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.788     ; 3.540      ;
; -5.778 ; ram:U3|ram_data~48          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.844     ; 4.993      ;
; -5.774 ; ram:U3|ram_data~22          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.801     ; 5.032      ;
; -5.774 ; gr:U12|grd_latch[1]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -3.270     ; 3.553      ;
; -5.773 ; ram:U3|ram_data~57          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.705     ; 5.627      ;
; -5.749 ; ram:U3|ram_data~65          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.225     ; 5.583      ;
; -5.748 ; ram:U3|ram_data~23          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.551     ; 5.256      ;
; -5.742 ; gr:U12|grc_latch[1]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.712     ; 3.579      ;
; -5.740 ; ram:U3|ram_data~121         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.118     ; 5.181      ;
; -5.721 ; ram:U3|ram_data~0           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.924     ; 4.856      ;
; -5.709 ; ram:U3|ram_data~51          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.457     ; 5.311      ;
; -5.690 ; gr:U12|grb_latch[1]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.806     ; 3.433      ;
; -5.671 ; ram:U3|ram_data~3           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.003     ; 5.727      ;
; -5.667 ; gr:U12|grb_latch[2]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.922     ; 3.794      ;
; -5.660 ; ram:U3|ram_data~115         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.362     ; 5.357      ;
; -5.657 ; ram:U3|ram_data~40          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.495     ; 4.721      ;
; -5.653 ; ram:U3|ram_data~75          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.240     ; 4.972      ;
; -5.648 ; ram:U3|ram_data~69          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.323     ; 5.384      ;
; -5.635 ; ram:U3|ram_data~32          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.873     ; 4.821      ;
; -5.621 ; ram:U3|ram_data~99          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.057     ; 4.623      ;
; -5.619 ; ram:U3|ram_data~80          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.313     ; 4.365      ;
; -5.605 ; ram:U3|ram_data~56          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.646     ; 4.518      ;
; -5.596 ; ram:U3|ram_data~82          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.825     ; 4.830      ;
; -5.596 ; gr:U12|gra_latch[3]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.855     ; 3.290      ;
; -5.591 ; ram:U3|ram_data~97          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.409     ; 5.241      ;
; -5.590 ; ram:U3|ram_address_latch[2] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch   ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.040      ; 6.689      ;
; -5.586 ; ram:U3|ram_data~34          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.109     ; 4.536      ;
; -5.578 ; ram:U3|ram_data~25          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.775     ; 5.362      ;
; -5.577 ; ir:U5|instruction[3]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.226     ; 6.400      ;
; -5.562 ; ram:U3|ram_data~9           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.013     ; 5.108      ;
; -5.554 ; ir:U5|instruction[8]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.839     ; 5.764      ;
; -5.544 ; ram:U3|ram_data~116         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.966     ; 4.637      ;
; -5.543 ; ram:U3|ram_data~17          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.635     ; 4.967      ;
; -5.537 ; ram:U3|ram_data~112         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.731     ; 4.865      ;
; -5.528 ; ram:U3|ram_data~46          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.448     ; 4.639      ;
; -5.495 ; ram:U3|ram_data~7           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.022     ; 5.532      ;
; -5.492 ; ram:U3|ram_address_latch[1] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch   ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.140      ; 6.691      ;
; -5.483 ; ram:U3|ram_data~19          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.695     ; 5.847      ;
; -5.467 ; statectrl:U14|dbfaout_latch ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.958     ; 5.558      ;
; -5.464 ; ram:U3|ram_data~118         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.245     ; 4.278      ;
; -5.461 ; gr:U12|grc_latch[0]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.868     ; 3.642      ;
; -5.447 ; gr:U12|grd_latch[3]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -3.270     ; 3.226      ;
; -5.436 ; ram:U3|ram_data~89          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.728     ; 5.267      ;
; -5.422 ; gr:U12|grb_latch[6]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.830     ; 3.141      ;
; -5.420 ; ram:U3|ram_data~96          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.912     ; 4.567      ;
; -5.419 ; ram:U3|ram_data~100         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.141     ; 4.337      ;
; -5.415 ; gr:U12|grc_latch[3]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.712     ; 3.252      ;
; -5.414 ; ram:U3|ram_data~11          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.687     ; 5.286      ;
; -5.408 ; gr:U12|grc_latch[1]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.878     ; 3.579      ;
; -5.401 ; gr:U12|grb_latch[0]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.910     ; 3.540      ;
; -5.399 ; gr:U12|grb_latch[3]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.800     ; 3.148      ;
; -5.364 ; ram:U3|ram_data~15          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.412     ; 4.511      ;
; -5.359 ; ram:U3|ram_data~16          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.873     ; 4.545      ;
; -5.358 ; gr:U12|grd_latch[2]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -3.270     ; 3.137      ;
; -5.355 ; ram:U3|ram_data~52          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.466     ; 4.948      ;
; -5.340 ; ram:U3|ram_data~24          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.518     ; 4.381      ;
; -5.326 ; ram:U3|ram_data~6           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.654     ; 4.731      ;
; -5.318 ; ram:U3|ram_address_latch[3] ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch   ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.562      ; 6.939      ;
; -5.312 ; gr:U12|grb_latch[1]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -2.928     ; 3.433      ;
; -5.305 ; ram:U3|ram_data~101         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.531     ; 4.833      ;
; -5.304 ; ram:U3|ram_data~8           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.578     ; 4.285      ;
; -5.301 ; gr:U12|grb_latch[5]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.830     ; 3.020      ;
; -5.300 ; statectrl:U14|enpcout_latch ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.952     ; 5.397      ;
; -5.296 ; ram:U3|ram_data~66          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.212     ; 5.143      ;
; -5.294 ; ram:U3|ram_data~2           ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.758     ; 4.595      ;
; -5.282 ; ram:U3|ram_data~73          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.654     ; 5.187      ;
; -5.282 ; gr:U12|gra_latch[2]         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -2.861     ; 2.970      ;
; -5.275 ; ram:U3|ram_data~79          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.187     ; 4.647      ;
+--------+-----------------------------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|enirin_latch'                                                                                                         ;
+--------+-----------------------------+-----------------------+-----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node               ; Launch Clock                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------+-----------------------------+----------------------------+--------------+------------+------------+
; -6.494 ; ram:U3|ram_data~39          ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.079     ; 6.427      ;
; -6.429 ; ram:U3|ram_data~83          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.612     ; 5.829      ;
; -6.299 ; ram:U3|ram_data~39          ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.072     ; 6.239      ;
; -6.291 ; ram:U3|ram_data~83          ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.854     ; 6.449      ;
; -6.283 ; ram:U3|ram_data~119         ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.412     ; 5.883      ;
; -6.239 ; ram:U3|ram_data~84          ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.950     ; 6.301      ;
; -6.230 ; ram:U3|ram_data~86          ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.267     ; 5.975      ;
; -6.216 ; ram:U3|ram_data~35          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.910     ; 5.318      ;
; -6.163 ; ram:U3|ram_data~87          ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.881     ; 6.294      ;
; -6.158 ; ram:U3|ram_data~20          ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.926     ; 6.244      ;
; -6.122 ; ram:U3|ram_data~36          ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.212     ; 5.922      ;
; -6.088 ; ram:U3|ram_data~119         ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.405     ; 5.695      ;
; -6.078 ; ram:U3|ram_data~35          ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.152     ; 5.938      ;
; -6.073 ; ram:U3|ram_data~55          ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.697     ; 6.388      ;
; -6.001 ; ram:U3|ram_data~103         ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.019     ; 5.994      ;
; -6.001 ; ram:U3|ram_data~41          ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.890     ; 5.623      ;
; -5.968 ; ram:U3|ram_data~87          ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.874     ; 6.106      ;
; -5.956 ; ram:U3|ram_data~38          ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.321     ; 5.647      ;
; -5.930 ; gr:U12|grb_latch[2]         ; ir:U5|instruction[10] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.939     ; 4.493      ;
; -5.925 ; ram:U3|ram_data~84          ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.957     ; 5.980      ;
; -5.898 ; ir:U5|instruction[0]        ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.403     ; 6.497      ;
; -5.879 ; ram:U3|ram_data~5           ; ir:U5|instruction[13] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.602     ; 6.289      ;
; -5.878 ; ram:U3|ram_data~55          ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.690     ; 6.200      ;
; -5.850 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.345     ; 6.507      ;
; -5.844 ; ram:U3|ram_data~20          ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.933     ; 5.923      ;
; -5.809 ; ram:U3|ram_data~116         ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.094     ; 5.727      ;
; -5.808 ; ram:U3|ram_data~36          ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.219     ; 5.601      ;
; -5.806 ; ram:U3|ram_data~103         ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.012     ; 5.806      ;
; -5.761 ; ram:U3|ram_data~86          ; ir:U5|instruction[6]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.274     ; 5.499      ;
; -5.733 ; ram:U3|ram_data~71          ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.166     ; 6.579      ;
; -5.731 ; gr:U12|grb_latch[2]         ; ir:U5|instruction[2]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -2.858     ; 3.375      ;
; -5.712 ; ir:U5|instruction[0]        ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.873     ; 5.841      ;
; -5.708 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.084     ; 6.626      ;
; -5.684 ; ram:U3|ram_data~100         ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.269     ; 5.427      ;
; -5.678 ; ram:U3|ram_data~70          ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.534     ; 6.156      ;
; -5.666 ; ir:U5|instruction[0]        ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.072     ; 6.596      ;
; -5.664 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[3]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.815     ; 5.851      ;
; -5.661 ; ram:U3|ram_data~33          ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.323     ; 5.350      ;
; -5.657 ; ram:U3|ram_data~113         ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.637     ; 5.032      ;
; -5.645 ; ram:U3|ram_data~22          ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.929     ; 5.728      ;
; -5.639 ; gr:U12|gra_latch[1]         ; ir:U5|instruction[9]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -2.261     ; 3.880      ;
; -5.635 ; ram:U3|ram_data~1           ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.181     ; 5.466      ;
; -5.622 ; ram:U3|ram_data~43          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.592     ; 5.542      ;
; -5.620 ; ram:U3|ram_data~52          ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.594     ; 6.038      ;
; -5.611 ; ram:U3|ram_data~81          ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.120     ; 5.503      ;
; -5.599 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[12] ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.057     ; 6.544      ;
; -5.560 ; ram:U3|ram_data~23          ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.686     ; 5.886      ;
; -5.552 ; gr:U12|grb_latch[2]         ; ir:U5|instruction[10] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 1.000        ; -2.061     ; 4.493      ;
; -5.546 ; ram:U3|ram_data~51          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.343     ; 5.215      ;
; -5.543 ; ir:U5|instruction[0]        ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.045     ; 6.500      ;
; -5.538 ; ram:U3|ram_data~71          ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.159     ; 6.391      ;
; -5.528 ; gr:U12|gra_latch[4]         ; ir:U5|instruction[12] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.991     ; 4.039      ;
; -5.527 ; ir:U5|instruction[2]        ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; 0.556      ; 7.085      ;
; -5.526 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[11] ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.057     ; 6.471      ;
; -5.523 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[10] ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.068     ; 6.457      ;
; -5.521 ; ram:U3|ram_data~44          ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.547     ; 5.486      ;
; -5.514 ; ram:U3|ram_data~69          ; ir:U5|instruction[13] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.451     ; 6.075      ;
; -5.508 ; ram:U3|ram_data~3           ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.889     ; 5.631      ;
; -5.504 ; ir:U5|instruction[0]        ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.045     ; 6.461      ;
; -5.497 ; ram:U3|ram_data~115         ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.248     ; 5.261      ;
; -5.495 ; ram:U3|ram_data~116         ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.101     ; 5.406      ;
; -5.490 ; ram:U3|ram_data~75          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -1.126     ; 4.876      ;
; -5.487 ; ram:U3|ram_data~38          ; ir:U5|instruction[6]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.328     ; 5.171      ;
; -5.484 ; ram:U3|ram_data~43          ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; 0.166      ; 6.162      ;
; -5.481 ; ram:U3|ram_data~82          ; ir:U5|instruction[10] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.964     ; 5.529      ;
; -5.472 ; ram:U3|ram_data~5           ; ir:U5|instruction[5]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.609     ; 5.875      ;
; -5.471 ; ram:U3|ram_data~34          ; ir:U5|instruction[10] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.248     ; 5.235      ;
; -5.469 ; gr:U12|grd_latch[1]         ; ir:U5|instruction[9]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 1.000        ; -2.686     ; 3.785      ;
; -5.468 ; ram:U3|ram_data~57          ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.121     ; 5.859      ;
; -5.462 ; ir:U5|instruction[0]        ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.284     ; 6.180      ;
; -5.458 ; ram:U3|ram_data~99          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.943     ; 4.527      ;
; -5.444 ; ram:U3|ram_data~65          ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.641     ; 5.815      ;
; -5.438 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.064     ; 6.376      ;
; -5.437 ; gr:U12|grc_latch[1]         ; ir:U5|instruction[9]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -2.128     ; 3.811      ;
; -5.435 ; ram:U3|ram_data~121         ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.534     ; 5.413      ;
; -5.434 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[8]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.226     ; 6.210      ;
; -5.433 ; gr:U12|gra_latch[3]         ; ir:U5|instruction[3]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -2.741     ; 3.194      ;
; -5.427 ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[3]  ; statectrl:U14|ramin_latch   ; statectrl:U14|enirin_latch ; 1.000        ; 0.154      ; 6.593      ;
; -5.422 ; gr:U12|grd_latch[0]         ; ir:U5|instruction[0]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 1.000        ; -2.417     ; 4.007      ;
; -5.416 ; ir:U5|instruction[0]        ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.052     ; 6.366      ;
; -5.408 ; ram:U3|ram_data~51          ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.585     ; 5.835      ;
; -5.399 ; ram:U3|ram_data~46          ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.576     ; 5.335      ;
; -5.385 ; gr:U12|grb_latch[1]         ; ir:U5|instruction[9]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -2.222     ; 3.665      ;
; -5.384 ; ir:U5|instruction[2]        ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; 0.798      ; 7.184      ;
; -5.372 ; ir:U5|instruction[0]        ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.056     ; 6.318      ;
; -5.370 ; ram:U3|ram_data~3           ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.131     ; 6.251      ;
; -5.370 ; ram:U3|ram_data~100         ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.276     ; 5.106      ;
; -5.365 ; ram:U3|ram_data~23          ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.679     ; 5.698      ;
; -5.359 ; ram:U3|ram_data~115         ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.490     ; 5.881      ;
; -5.356 ; ir:U5|instruction[2]        ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; 0.071      ; 6.429      ;
; -5.353 ; gr:U12|grb_latch[2]         ; ir:U5|instruction[2]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 1.000        ; -2.980     ; 3.375      ;
; -5.352 ; ram:U3|ram_data~75          ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.368     ; 5.496      ;
; -5.335 ; ram:U3|ram_data~118         ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.373     ; 4.974      ;
; -5.324 ; statectrl:U14|regrd1_latch  ; ir:U5|instruction[2]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.987     ; 5.339      ;
; -5.320 ; ram:U3|ram_data~99          ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.185     ; 5.147      ;
; -5.320 ; ram:U3|ram_data~19          ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.581     ; 5.751      ;
; -5.312 ; ir:U5|instruction[1]        ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.403     ; 5.911      ;
; -5.307 ; ram:U3|ram_data~7           ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.157     ; 6.162      ;
; -5.306 ; ram:U3|ram_data~52          ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.601     ; 5.717      ;
; -5.302 ; statectrl:U14|regrd2_latch  ; ir:U5|instruction[12] ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.087     ; 6.217      ;
+--------+-----------------------------+-----------------------+-----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:U1|clk_led'                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; -5.696 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.523     ; 5.175      ;
; -5.603 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.523     ; 5.082      ;
; -5.453 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.522     ; 4.933      ;
; -5.446 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.522     ; 4.926      ;
; -5.330 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.523     ; 4.809      ;
; -5.260 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.077     ; 5.185      ;
; -5.003 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.077     ; 4.928      ;
; -4.801 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -1.077     ; 4.726      ;
; -1.438 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 2.367      ;
; -1.314 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 2.243      ;
; -1.167 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 2.096      ;
; -0.972 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.901      ;
; -0.852 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.373      ; 2.227      ;
; -0.851 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.780      ;
; -0.740 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.373      ; 2.115      ;
; -0.691 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.620      ;
; -0.671 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.600      ;
; -0.621 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.551      ;
; -0.619 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.549      ;
; -0.579 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.508      ;
; -0.531 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.461      ;
; -0.530 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.072     ; 1.460      ;
; -0.511 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.373      ; 1.886      ;
; -0.453 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.382      ;
; -0.446 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.375      ;
; -0.386 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.373      ; 1.761      ;
; -0.351 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.280      ;
; -0.283 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.373      ; 1.658      ;
; -0.227 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.373      ; 1.602      ;
; -0.211 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.140      ;
; -0.145 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.073     ; 1.074      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|enled_latch'                                                                                                                                                                                        ;
+--------+-----------------------------+------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                                                                                              ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -5.435 ; ram:U3|ram_data~39          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.561     ; 5.923      ;
; -5.287 ; ir:U5|instruction[0]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 0.396      ; 6.722      ;
; -5.259 ; statectrl:U14|regrd1_latch  ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; statectrl:U14|enled_latch ; 1.000        ; 0.454      ; 6.752      ;
; -5.224 ; ram:U3|ram_data~119         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.894     ; 5.379      ;
; -5.104 ; ram:U3|ram_data~87          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.363     ; 5.790      ;
; -5.014 ; ram:U3|ram_data~55          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.179     ; 5.884      ;
; -4.996 ; ram:U3|ram_data~84          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.439     ; 5.606      ;
; -4.973 ; gr:U12|grd_latch[0]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.879     ; 4.133      ;
; -4.942 ; ram:U3|ram_data~103         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.501     ; 5.490      ;
; -4.935 ; ir:U5|instruction[2]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 1.336      ; 7.310      ;
; -4.915 ; ram:U3|ram_data~20          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.415     ; 5.549      ;
; -4.889 ; ram:U3|ram_data~83          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.343     ; 5.595      ;
; -4.879 ; ram:U3|ram_data~36          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.701     ; 5.227      ;
; -4.792 ; statectrl:U14|regrd2_latch  ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; statectrl:U14|enled_latch ; 1.000        ; 0.424      ; 6.255      ;
; -4.762 ; ir:U5|instruction[9]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 0.667      ; 6.468      ;
; -4.743 ; ir:U5|instruction[1]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 0.396      ; 6.178      ;
; -4.684 ; gr:U12|grb_latch[2]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.417     ; 3.806      ;
; -4.676 ; ram:U3|ram_data~35          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.641     ; 5.084      ;
; -4.674 ; ram:U3|ram_data~71          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.352      ; 6.075      ;
; -4.671 ; ram:U3|ram_data~5           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.091     ; 5.629      ;
; -4.648 ; ram:U3|ram_data~41          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.091     ; 5.106      ;
; -4.597 ; ram:U3|ram_data~86          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.756     ; 4.890      ;
; -4.566 ; ram:U3|ram_data~116         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.583     ; 5.032      ;
; -4.501 ; ram:U3|ram_data~23          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.168     ; 5.382      ;
; -4.441 ; ram:U3|ram_data~100         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.758     ; 4.732      ;
; -4.432 ; gr:U12|gra_latch[0]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.462     ; 3.509      ;
; -4.409 ; gr:U12|grc_latch[0]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.319     ; 3.629      ;
; -4.393 ; gr:U12|grb_latch[0]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.405     ; 3.527      ;
; -4.392 ; ram:U3|ram_data~48          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.461     ; 4.980      ;
; -4.377 ; ram:U3|ram_data~52          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.083     ; 5.343      ;
; -4.335 ; ram:U3|ram_data~0           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.541     ; 4.843      ;
; -4.323 ; ram:U3|ram_data~38          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.810     ; 4.562      ;
; -4.308 ; ram:U3|ram_data~33          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.524     ; 4.833      ;
; -4.306 ; ram:U3|ram_data~69          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.060      ; 5.415      ;
; -4.306 ; gr:U12|grb_latch[2]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.539     ; 3.806      ;
; -4.304 ; ram:U3|ram_data~113         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.838     ; 4.515      ;
; -4.286 ; gr:U12|gra_latch[1]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.462     ; 3.363      ;
; -4.285 ; gr:U12|gra_latch[4]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.480     ; 3.344      ;
; -4.282 ; ram:U3|ram_data~1           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.382     ; 4.949      ;
; -4.278 ; ram:U3|ram_data~44          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.036     ; 4.791      ;
; -4.271 ; ram:U3|ram_data~40          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.112     ; 4.708      ;
; -4.258 ; ram:U3|ram_data~81          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.321     ; 4.986      ;
; -4.249 ; ram:U3|ram_data~32          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.490     ; 4.808      ;
; -4.248 ; ram:U3|ram_data~7           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.361      ; 5.658      ;
; -4.235 ; ram:U3|ram_data~82          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.442     ; 4.842      ;
; -4.233 ; ram:U3|ram_data~80          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.930     ; 4.352      ;
; -4.225 ; ram:U3|ram_data~34          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.726     ; 4.548      ;
; -4.219 ; ram:U3|ram_data~56          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.263     ; 4.505      ;
; -4.191 ; ir:U5|instruction[3]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 1.157      ; 6.387      ;
; -4.168 ; ir:U5|instruction[8]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 0.544      ; 5.751      ;
; -4.151 ; ram:U3|ram_data~112         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.348     ; 4.852      ;
; -4.117 ; ram:U3|ram_data~15          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.029     ; 4.637      ;
; -4.116 ; gr:U12|grd_latch[1]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.887     ; 3.268      ;
; -4.115 ; ram:U3|ram_data~57          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.678      ; 5.342      ;
; -4.106 ; ram:U3|ram_address_latch[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch   ; statectrl:U14|enled_latch ; 1.000        ; 1.523      ; 6.678      ;
; -4.091 ; ram:U3|ram_data~65          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.158      ; 5.298      ;
; -4.084 ; gr:U12|grc_latch[1]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.329     ; 3.294      ;
; -4.082 ; ram:U3|ram_data~43          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.677      ; 5.308      ;
; -4.082 ; ram:U3|ram_data~121         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.265      ; 4.896      ;
; -4.081 ; statectrl:U14|dbfaout_latch ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; statectrl:U14|enled_latch ; 1.000        ; 0.425      ; 5.545      ;
; -4.075 ; gr:U12|grc_latch[0]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.485     ; 3.629      ;
; -4.045 ; ram:U3|ram_data~70          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.023     ; 5.071      ;
; -4.034 ; ram:U3|ram_data~96          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.529     ; 4.554      ;
; -4.032 ; gr:U12|grb_latch[1]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.423     ; 3.148      ;
; -4.028 ; ram:U3|ram_data~79          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.196      ; 4.773      ;
; -4.015 ; gr:U12|grb_latch[0]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.527     ; 3.527      ;
; -4.012 ; ram:U3|ram_data~22          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.418     ; 4.643      ;
; -4.006 ; ram:U3|ram_data~51          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.074     ; 4.981      ;
; -4.000 ; gr:U12|grd_latch[7]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.887     ; 3.152      ;
; -3.997 ; gr:U12|grd_latch[2]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -1.887     ; 3.149      ;
; -3.973 ; ram:U3|ram_data~16          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.490     ; 4.532      ;
; -3.969 ; gr:U12|grc_latch[7]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.329     ; 3.179      ;
; -3.968 ; ram:U3|ram_data~3           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.380      ; 5.397      ;
; -3.963 ; ram:U3|ram_data~101         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.148     ; 4.864      ;
; -3.959 ; gr:U12|grb_latch[5]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.447     ; 3.051      ;
; -3.957 ; ram:U3|ram_data~115         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.021      ; 5.027      ;
; -3.954 ; ram:U3|ram_data~24          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.135     ; 4.368      ;
; -3.950 ; ram:U3|ram_data~75          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.143      ; 4.642      ;
; -3.935 ; ram:U3|ram_data~66          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.171      ; 5.155      ;
; -3.933 ; ram:U3|ram_data~97          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.026     ; 4.956      ;
; -3.933 ; ram:U3|ram_data~2           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.375     ; 4.607      ;
; -3.921 ; gr:U12|gra_latch[2]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.478     ; 2.982      ;
; -3.920 ; ram:U3|ram_data~25          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.608      ; 5.077      ;
; -3.918 ; ram:U3|ram_data~99          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.674     ; 4.293      ;
; -3.918 ; ram:U3|ram_data~8           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.195     ; 4.272      ;
; -3.904 ; ram:U3|ram_data~9           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.370      ; 4.823      ;
; -3.893 ; gr:U12|gra_latch[3]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.472     ; 2.960      ;
; -3.887 ; ram:U3|ram_data~4           ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.240      ; 5.176      ;
; -3.887 ; ram:U3|ram_address_latch[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch   ; statectrl:U14|enled_latch ; 1.000        ; 1.423      ; 6.359      ;
; -3.886 ; gr:U12|gra_latch[7]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.480     ; 2.945      ;
; -3.885 ; ram:U3|ram_data~17          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.252     ; 4.682      ;
; -3.873 ; ram:U3|ram_data~114         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.743     ; 4.179      ;
; -3.864 ; gr:U12|grc_latch[5]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.330     ; 3.073      ;
; -3.863 ; ram:U3|ram_data~64          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.313     ; 4.599      ;
; -3.831 ; ram:U3|ram_data~18          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.410     ; 4.470      ;
; -3.823 ; ram:U3|ram_data~47          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.163      ; 4.535      ;
; -3.801 ; ram:U3|ram_data~21          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.184     ; 4.666      ;
; -3.801 ; ram:U3|ram_data~104         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.100      ; 4.450      ;
; -3.799 ; gr:U12|grc_latch[4]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.328     ; 3.010      ;
; -3.789 ; gr:U12|gra_latch[5]         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -1.486     ; 2.842      ;
+--------+-----------------------------+------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ir:U5|instruction[10]'                                                                                                       ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node             ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------+--------------+------------+------------+
; -5.199 ; ram:U3|ram_data~39          ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.537      ; 6.248      ;
; -5.046 ; ram:U3|ram_data~86          ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.343      ; 5.901      ;
; -5.036 ; ir:U5|instruction[0]        ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.484      ; 7.022      ;
; -5.008 ; statectrl:U14|regrd1_latch  ; gr:U12|grc_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.542      ; 7.052      ;
; -4.988 ; ram:U3|ram_data~119         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.204      ; 5.704      ;
; -4.965 ; ram:U3|ram_data~39          ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.671      ; 6.148      ;
; -4.892 ; ram:U3|ram_data~39          ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.653      ; 6.057      ;
; -4.873 ; ram:U3|ram_data~83          ; gr:U12|grb_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.860      ; 6.245      ;
; -4.868 ; ram:U3|ram_data~87          ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.735      ; 6.115      ;
; -4.846 ; ram:U3|ram_data~83          ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.755      ; 6.113      ;
; -4.778 ; ram:U3|ram_data~55          ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.919      ; 6.209      ;
; -4.772 ; ram:U3|ram_data~38          ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.289      ; 5.573      ;
; -4.754 ; ram:U3|ram_data~119         ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.338      ; 5.604      ;
; -4.743 ; ram:U3|ram_data~86          ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.476      ; 5.731      ;
; -4.742 ; ram:U3|ram_data~84          ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.658      ; 5.912      ;
; -4.722 ; gr:U12|grd_latch[0]         ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.791     ; 4.433      ;
; -4.706 ; ir:U5|instruction[0]        ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.588      ; 6.796      ;
; -4.706 ; ram:U3|ram_data~103         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.597      ; 5.815      ;
; -4.703 ; ir:U5|instruction[0]        ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.593      ; 6.798      ;
; -4.684 ; ir:U5|instruction[2]        ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 2.424      ; 7.610      ;
; -4.681 ; ram:U3|ram_data~119         ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.320      ; 5.513      ;
; -4.678 ; statectrl:U14|regrd1_latch  ; gr:U12|grb_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.646      ; 6.826      ;
; -4.675 ; statectrl:U14|regrd1_latch  ; gr:U12|gra_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.651      ; 6.828      ;
; -4.661 ; ram:U3|ram_data~20          ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.682      ; 5.855      ;
; -4.660 ; ram:U3|ram_data~35          ; gr:U12|grb_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.562      ; 5.734      ;
; -4.644 ; ram:U3|ram_data~5           ; gr:U12|grc_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.008      ; 6.164      ;
; -4.639 ; ram:U3|ram_data~84          ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.775      ; 5.926      ;
; -4.637 ; ram:U3|ram_data~84          ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.775      ; 5.924      ;
; -4.634 ; ram:U3|ram_data~87          ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.869      ; 6.015      ;
; -4.633 ; ram:U3|ram_data~35          ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.457      ; 5.602      ;
; -4.625 ; ram:U3|ram_data~36          ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.396      ; 5.533      ;
; -4.611 ; ram:U3|ram_data~86          ; gr:U12|gra_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.465      ; 5.588      ;
; -4.561 ; ram:U3|ram_data~87          ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.851      ; 5.924      ;
; -4.558 ; ram:U3|ram_data~20          ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.799      ; 5.869      ;
; -4.556 ; ram:U3|ram_data~20          ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.799      ; 5.867      ;
; -4.546 ; ram:U3|ram_data~5           ; gr:U12|grb_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.141      ; 6.199      ;
; -4.544 ; ram:U3|ram_data~55          ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.053      ; 6.109      ;
; -4.541 ; statectrl:U14|regrd2_latch  ; gr:U12|grc_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.512      ; 6.555      ;
; -4.522 ; ram:U3|ram_data~36          ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.513      ; 5.547      ;
; -4.520 ; ram:U3|ram_data~39          ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.716      ; 6.248      ;
; -4.520 ; ram:U3|ram_data~83          ; gr:U12|gra_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.864      ; 5.896      ;
; -4.520 ; ram:U3|ram_data~36          ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.513      ; 5.545      ;
; -4.511 ; ir:U5|instruction[9]        ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.755      ; 6.768      ;
; -4.494 ; ram:U3|ram_data~70          ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.076      ; 6.082      ;
; -4.492 ; ir:U5|instruction[1]        ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.484      ; 6.478      ;
; -4.472 ; ram:U3|ram_data~103         ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.731      ; 5.715      ;
; -4.471 ; ram:U3|ram_data~55          ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.035      ; 6.018      ;
; -4.470 ; statectrl:U14|regrd1_latch  ; gr:U12|grc_latch[2] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.568      ; 6.540      ;
; -4.469 ; ram:U3|ram_data~38          ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.422      ; 5.403      ;
; -4.461 ; ram:U3|ram_data~22          ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.681      ; 5.654      ;
; -4.443 ; ir:U5|instruction[0]        ; gr:U12|grc_latch[1] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.494      ; 6.439      ;
; -4.438 ; ram:U3|ram_data~71          ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.450      ; 6.400      ;
; -4.428 ; ram:U3|ram_data~82          ; gr:U12|grc_latch[2] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.672      ; 5.612      ;
; -4.418 ; ram:U3|ram_data~34          ; gr:U12|grc_latch[2] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.388      ; 5.318      ;
; -4.416 ; gr:U12|grb_latch[2]         ; gr:U12|grc_latch[2] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.342     ; 4.576      ;
; -4.399 ; ram:U3|ram_data~103         ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.713      ; 5.624      ;
; -4.395 ; statectrl:U14|regrd1_latch  ; gr:U12|grc_latch[1] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.552      ; 6.449      ;
; -4.392 ; gr:U12|grd_latch[0]         ; gr:U12|grb_latch[0] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.687     ; 4.207      ;
; -4.389 ; ir:U5|instruction[0]        ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.510      ; 6.401      ;
; -4.389 ; gr:U12|grd_latch[0]         ; gr:U12|gra_latch[0] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.682     ; 4.209      ;
; -4.371 ; ram:U3|ram_data~39          ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.765      ; 6.148      ;
; -4.367 ; ram:U3|ram_data~86          ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.522      ; 5.901      ;
; -4.357 ; ir:U5|instruction[0]        ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 1.000        ; 1.663      ; 7.022      ;
; -4.354 ; ir:U5|instruction[2]        ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 2.528      ; 7.384      ;
; -4.351 ; ir:U5|instruction[2]        ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 2.533      ; 7.386      ;
; -4.337 ; ram:U3|ram_data~38          ; gr:U12|gra_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.411      ; 5.260      ;
; -4.329 ; statectrl:U14|regrd1_latch  ; gr:U12|grc_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 1.000        ; 1.721      ; 7.052      ;
; -4.312 ; ram:U3|ram_data~116         ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.514      ; 5.338      ;
; -4.310 ; statectrl:U14|regrd1_latch  ; gr:U12|grb_latch[2] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.657      ; 6.469      ;
; -4.309 ; ram:U3|ram_data~119         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.383      ; 5.704      ;
; -4.307 ; ram:U3|ram_data~35          ; gr:U12|gra_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.566      ; 5.385      ;
; -4.279 ; ram:U3|ram_data~83          ; gr:U12|grb_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.954      ; 6.245      ;
; -4.279 ; ram:U3|ram_data~69          ; gr:U12|grc_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.159      ; 5.950      ;
; -4.268 ; ram:U3|ram_data~82          ; gr:U12|grb_latch[2] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.761      ; 5.541      ;
; -4.265 ; ram:U3|ram_data~23          ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.930      ; 5.707      ;
; -4.258 ; ram:U3|ram_data~34          ; gr:U12|grb_latch[2] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.477      ; 5.247      ;
; -4.229 ; ir:U5|instruction[0]        ; gr:U12|grb_latch[2] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.599      ; 6.330      ;
; -4.224 ; ram:U3|ram_data~5           ; gr:U12|gra_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.130      ; 5.866      ;
; -4.211 ; statectrl:U14|regrd2_latch  ; gr:U12|grb_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.616      ; 6.329      ;
; -4.209 ; ram:U3|ram_data~116         ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.631      ; 5.352      ;
; -4.208 ; statectrl:U14|regrd2_latch  ; gr:U12|gra_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 1.621      ; 6.331      ;
; -4.207 ; ram:U3|ram_data~116         ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.631      ; 5.350      ;
; -4.206 ; ram:U3|ram_data~33          ; gr:U12|grc_latch[1] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.574      ; 5.292      ;
; -4.204 ; ram:U3|ram_data~71          ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.584      ; 6.300      ;
; -4.202 ; ram:U3|ram_data~113         ; gr:U12|grc_latch[1] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.260      ; 4.974      ;
; -4.197 ; gr:U12|grb_latch[2]         ; gr:U12|grb_latch[2] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.194     ; 4.505      ;
; -4.191 ; ir:U5|instruction[0]        ; gr:U12|grc_latch[7] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.494      ; 6.187      ;
; -4.191 ; ram:U3|ram_data~70          ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.209      ; 5.912      ;
; -4.190 ; gr:U12|grd_latch[2]         ; gr:U12|grc_latch[2] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.773     ; 3.919      ;
; -4.189 ; ram:U3|ram_data~87          ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.914      ; 6.115      ;
; -4.187 ; ram:U3|ram_data~100         ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.339      ; 5.038      ;
; -4.181 ; ir:U5|instruction[9]        ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.859      ; 6.542      ;
; -4.181 ; ram:U3|ram_data~69          ; gr:U12|grb_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 1.292      ; 5.985      ;
; -4.180 ; ram:U3|ram_data~39          ; gr:U12|grd_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 1.055      ; 6.247      ;
; -4.180 ; ram:U3|ram_data~1           ; gr:U12|grc_latch[1] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.716      ; 5.408      ;
; -4.180 ; ram:U3|ram_address_latch[1] ; gr:U12|grc_latch[2] ; statectrl:U14|ramin_latch   ; ir:U5|instruction[10] ; 0.500        ; 2.637      ; 7.329      ;
; -4.178 ; ir:U5|instruction[9]        ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.864      ; 6.544      ;
; -4.167 ; ram:U3|ram_data~83          ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.934      ; 6.113      ;
; -4.164 ; ir:U5|instruction[0]        ; gr:U12|grb_latch[1] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.605      ; 6.271      ;
; -4.162 ; ir:U5|instruction[1]        ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.588      ; 6.252      ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:U1|clk_out'                                                                                                                       ;
+--------+-------------------------------------+------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                      ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -4.548 ; ir:U5|instruction[14]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.199     ; 5.351      ;
; -4.539 ; ir:U5|instruction[15]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.199     ; 5.342      ;
; -4.398 ; ir:U5|instruction[13]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 5.202      ;
; -4.393 ; ir:U5|instruction[11]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.199     ; 5.196      ;
; -4.391 ; ir:U5|instruction[13]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.199     ; 5.194      ;
; -4.384 ; ir:U5|instruction[14]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 5.159      ;
; -4.375 ; ir:U5|instruction[15]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 5.150      ;
; -4.368 ; ir:U5|instruction[13]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 5.143      ;
; -4.362 ; ir:U5|instruction[11]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 5.137      ;
; -4.346 ; ir:U5|instruction[14]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.199     ; 5.149      ;
; -4.339 ; ir:U5|instruction[14]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 5.143      ;
; -4.337 ; ir:U5|instruction[15]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.199     ; 5.140      ;
; -4.218 ; ir:U5|instruction[12]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.199     ; 5.021      ;
; -4.191 ; ir:U5|instruction[11]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.199     ; 4.994      ;
; -4.189 ; ir:U5|instruction[13]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.199     ; 4.992      ;
; -4.099 ; ir:U5|instruction[11]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 4.903      ;
; -4.097 ; ir:U5|instruction[12]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 4.872      ;
; -4.084 ; ir:U5|instruction[12]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 4.888      ;
; -4.016 ; ir:U5|instruction[12]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.199     ; 4.819      ;
; -3.922 ; ir:U5|instruction[15]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 4.726      ;
; -3.886 ; ir:U5|instruction[14]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 4.690      ;
; -3.846 ; ir:U5|instruction[14]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.187     ; 4.661      ;
; -3.798 ; ir:U5|instruction[13]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.196     ; 4.604      ;
; -3.781 ; ir:U5|instruction[11]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.196     ; 4.587      ;
; -3.768 ; ir:U5|instruction[11]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 4.572      ;
; -3.721 ; ir:U5|instruction[11]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.187     ; 4.536      ;
; -3.685 ; ir:U5|instruction[12]               ; statectrl:U14|ramin_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.217     ; 4.470      ;
; -3.684 ; ir:U5|instruction[13]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.187     ; 4.499      ;
; -3.648 ; ir:U5|instruction[13]               ; statectrl:U14|ramin_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.217     ; 4.433      ;
; -3.634 ; ir:U5|instruction[12]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.187     ; 4.449      ;
; -3.618 ; ir:U5|instruction[14]               ; statectrl:U14|ramin_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.217     ; 4.403      ;
; -3.606 ; ir:U5|instruction[15]               ; statectrl:U14|ramin_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.217     ; 4.391      ;
; -3.586 ; ir:U5|instruction[14]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.196     ; 4.392      ;
; -3.578 ; ir:U5|instruction[12]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 4.382      ;
; -3.560 ; ir:U5|instruction[13]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.217     ; 4.345      ;
; -3.549 ; ir:U5|instruction[15]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.187     ; 4.364      ;
; -3.543 ; ir:U5|instruction[11]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.217     ; 4.328      ;
; -3.493 ; ir:U5|instruction[12]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.196     ; 4.299      ;
; -3.457 ; ir:U5|instruction[13]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.241     ; 4.218      ;
; -3.398 ; ir:U5|instruction[14]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.241     ; 4.159      ;
; -3.348 ; ir:U5|instruction[14]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.217     ; 4.133      ;
; -3.342 ; statectrl:U14|current_state.t12     ; statectrl:U14|regrd2_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.080     ; 4.264      ;
; -3.322 ; statectrl:U14|current_state.t12     ; statectrl:U14|regrd1_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.109     ; 4.215      ;
; -3.306 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 4.110      ;
; -3.297 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 4.101      ;
; -3.255 ; ir:U5|instruction[12]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.217     ; 4.040      ;
; -3.254 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 4.029      ;
; -3.253 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 4.028      ;
; -3.250 ; statectrl:U14|current_state.t3      ; statectrl:U14|romin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.096     ; 4.156      ;
; -3.250 ; ir:U5|instruction[15]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.196     ; 4.056      ;
; -3.247 ; statectrl:U14|current_state.t11     ; statectrl:U14|ramin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 4.150      ;
; -3.236 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 4.011      ;
; -3.233 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 4.008      ;
; -3.232 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 4.007      ;
; -3.217 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 3.992      ;
; -3.202 ; statectrl:U14|current_state.t12     ; statectrl:U14|enalu_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.073     ; 4.131      ;
; -3.186 ; ir:U5|instruction[13]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 3.990      ;
; -3.182 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|ramin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.091     ; 4.093      ;
; -3.150 ; statectrl:U14|current_state.t7      ; statectrl:U14|romin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.096     ; 4.056      ;
; -3.149 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 3.953      ;
; -3.143 ; ir:U5|instruction[12]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.241     ; 3.904      ;
; -3.143 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 3.918      ;
; -3.128 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 3.903      ;
; -3.116 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 3.891      ;
; -3.111 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 3.886      ;
; -3.108 ; statectrl:U14|current_state.t12     ; statectrl:U14|ramin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 4.011      ;
; -3.091 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 3.866      ;
; -3.084 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 3.859      ;
; -3.081 ; statectrl:U14|current_state.t10     ; statectrl:U14|regrd1_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.102     ; 3.981      ;
; -3.067 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.061     ; 4.008      ;
; -3.050 ; statectrl:U14|current_state.t12     ; statectrl:U14|dbfaout_latch  ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.081     ; 3.971      ;
; -3.043 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|regrd1_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.101     ; 3.944      ;
; -3.042 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 3.817      ;
; -3.041 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 3.816      ;
; -3.039 ; ir:U5|instruction[13]               ; statectrl:U14|ramwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.618     ; 3.423      ;
; -3.024 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.227     ; 3.799      ;
; -3.022 ; ir:U5|instruction[11]               ; statectrl:U14|ramwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.618     ; 3.406      ;
; -2.996 ; ir:U5|instruction[14]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.204     ; 3.794      ;
; -2.996 ; ir:U5|instruction[15]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 3.800      ;
; -2.981 ; ir:U5|instruction[15]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.241     ; 3.742      ;
; -2.976 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 3.780      ;
; -2.964 ; ir:U5|instruction[11]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.204     ; 3.762      ;
; -2.956 ; ir:U5|instruction[13]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.204     ; 3.754      ;
; -2.949 ; statectrl:U14|current_state.t14     ; statectrl:U14|regrd1_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.101     ; 3.850      ;
; -2.928 ; statectrl:U14|current_state.t_rst_2 ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.032     ; 3.898      ;
; -2.927 ; ir:U5|instruction[15]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.217     ; 3.712      ;
; -2.914 ; statectrl:U14|current_state.t11     ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.069     ; 3.847      ;
; -2.914 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|enalu_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.075     ; 3.841      ;
; -2.879 ; statectrl:U14|current_state.t13     ; statectrl:U14|enalu_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.073     ; 3.808      ;
; -2.873 ; ir:U5|instruction[14]               ; statectrl:U14|ramwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.618     ; 3.257      ;
; -2.855 ; statectrl:U14|current_state.t12     ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.069     ; 3.788      ;
; -2.808 ; ir:U5|instruction[11]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.241     ; 3.569      ;
; -2.784 ; statectrl:U14|ldpc_latch            ; statectrl:U14|ldpc_latch     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.073     ; 3.713      ;
; -2.784 ; statectrl:U14|current_state.t14     ; statectrl:U14|enalu_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.075     ; 3.711      ;
; -2.775 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.198     ; 3.579      ;
; -2.765 ; statectrl:U14|current_state.t10     ; statectrl:U14|dbfaout_latch  ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.074     ; 3.693      ;
; -2.748 ; ir:U5|instruction[12]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.204     ; 3.546      ;
; -2.735 ; ir:U5|instruction[12]               ; statectrl:U14|ramwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.618     ; 3.119      ;
; -2.709 ; statectrl:U14|current_state.t5      ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.074     ; 3.637      ;
; -2.708 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|enirin_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.061     ; 3.649      ;
+--------+-------------------------------------+------------------------------+----------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'statectrl:U14|nextn_latch'                                                                                                    ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; -2.535 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.649     ; 1.898      ;
; -2.535 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.649     ; 1.898      ;
; -2.535 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.649     ; 1.898      ;
; -2.535 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.649     ; 1.898      ;
; -2.535 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.649     ; 1.898      ;
; -2.535 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.649     ; 1.898      ;
; -2.535 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.649     ; 1.898      ;
; -2.535 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.649     ; 1.898      ;
; -2.387 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.645     ; 1.754      ;
; -2.387 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.645     ; 1.754      ;
; -2.387 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.645     ; 1.754      ;
; -2.387 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.645     ; 1.754      ;
; -2.387 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.645     ; 1.754      ;
; -2.387 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.645     ; 1.754      ;
; -2.387 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.645     ; 1.754      ;
; -2.387 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -1.645     ; 1.754      ;
; -2.187 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.678     ; 1.521      ;
; -2.166 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.678     ; 1.500      ;
; -1.900 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.698     ; 1.214      ;
; -1.900 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.698     ; 1.214      ;
; -1.898 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.698     ; 1.212      ;
; -1.872 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.917     ; 1.967      ;
; -1.856 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -1.698     ; 1.170      ;
; -1.355 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.738     ; 1.629      ;
; -1.080 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 2.051      ;
; -1.038 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 2.009      ;
; -0.999 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.970      ;
; -0.959 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.930      ;
; -0.958 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.929      ;
; -0.954 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.925      ;
; -0.915 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.886      ;
; -0.912 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.883      ;
; -0.876 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.847      ;
; -0.873 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.844      ;
; -0.833 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.804      ;
; -0.833 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.804      ;
; -0.832 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.803      ;
; -0.828 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.799      ;
; -0.825 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.796      ;
; -0.801 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.772      ;
; -0.789 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.760      ;
; -0.786 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.757      ;
; -0.762 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.733      ;
; -0.750 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.721      ;
; -0.747 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.718      ;
; -0.717 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.688      ;
; -0.707 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.678      ;
; -0.707 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.678      ;
; -0.706 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.677      ;
; -0.702 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.673      ;
; -0.699 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.670      ;
; -0.699 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.051     ; 1.670      ;
; -0.357 ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.335      ;
; -0.191 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.169      ;
; -0.179 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.157      ;
; -0.172 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.150      ;
; -0.172 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.150      ;
; -0.171 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.149      ;
; -0.159 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.137      ;
; -0.158 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.044     ; 1.136      ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_input'                                                                                                ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.701 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.630      ;
; -1.622 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.551      ;
; -1.618 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.547      ;
; -1.618 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.547      ;
; -1.611 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.540      ;
; -1.575 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.504      ;
; -1.571 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.500      ;
; -1.536 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.465      ;
; -1.496 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.425      ;
; -1.496 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.425      ;
; -1.492 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.421      ;
; -1.492 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.421      ;
; -1.485 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.414      ;
; -1.484 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.413      ;
; -1.449 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.378      ;
; -1.445 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.374      ;
; -1.444 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.373      ;
; -1.410 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.339      ;
; -1.406 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.335      ;
; -1.392 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.321      ;
; -1.381 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.310      ;
; -1.370 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.299      ;
; -1.370 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.299      ;
; -1.366 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.295      ;
; -1.366 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.295      ;
; -1.359 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.288      ;
; -1.358 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.287      ;
; -1.323 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.252      ;
; -1.319 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.248      ;
; -1.318 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.247      ;
; -1.317 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.246      ;
; -1.284 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.213      ;
; -1.280 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.209      ;
; -1.279 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.208      ;
; -1.266 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.195      ;
; -1.255 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.184      ;
; -1.244 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.173      ;
; -1.244 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.173      ;
; -1.243 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.172      ;
; -1.240 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.169      ;
; -1.240 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.169      ;
; -1.233 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.162      ;
; -1.232 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.161      ;
; -1.231 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.160      ;
; -1.197 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.126      ;
; -1.195 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.124      ;
; -1.193 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.122      ;
; -1.192 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.121      ;
; -1.191 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.120      ;
; -1.158 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.087      ;
; -1.154 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.083      ;
; -1.153 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.082      ;
; -1.152 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.081      ;
; -1.140 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.069      ;
; -1.129 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.058      ;
; -1.118 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.047      ;
; -1.118 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.047      ;
; -1.117 ; clk_divider:U1|counter[9]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.046      ;
; -1.117 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.046      ;
; -1.114 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.043      ;
; -1.114 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.043      ;
; -1.107 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.036      ;
; -1.106 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.035      ;
; -1.105 ; clk_divider:U1|counter[9]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.034      ;
; -1.105 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.034      ;
; -1.071 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 2.000      ;
; -1.069 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.998      ;
; -1.067 ; clk_divider:U1|counter[12] ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.996      ;
; -1.067 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.996      ;
; -1.066 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.995      ;
; -1.065 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.994      ;
; -1.032 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.961      ;
; -1.030 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.959      ;
; -1.028 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.957      ;
; -1.027 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.956      ;
; -1.026 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.955      ;
; -1.014 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.943      ;
; -1.003 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.932      ;
; -0.992 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[6]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.921      ;
; -0.992 ; clk_divider:U1|counter[11] ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.921      ;
; -0.992 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.921      ;
; -0.991 ; clk_divider:U1|counter[9]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.920      ;
; -0.991 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.920      ;
; -0.988 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.917      ;
; -0.988 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[6]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.917      ;
; -0.981 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.910      ;
; -0.980 ; clk_divider:U1|counter[11] ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.909      ;
; -0.980 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.909      ;
; -0.979 ; clk_divider:U1|counter[9]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.908      ;
; -0.979 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.908      ;
; -0.945 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[5]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.874      ;
; -0.943 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.872      ;
; -0.942 ; clk_divider:U1|counter[14] ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.871      ;
; -0.941 ; clk_divider:U1|counter[12] ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.870      ;
; -0.941 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.870      ;
; -0.940 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.869      ;
; -0.939 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.868      ;
; -0.906 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[6]  ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.835      ;
; -0.904 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.833      ;
; -0.902 ; clk_divider:U1|counter[12] ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.073     ; 1.831      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:U1|clk_out'                                                                                                                            ;
+--------+----------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -2.791 ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; 0.000        ; 3.029      ; 0.693      ;
; -2.315 ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; -0.500       ; 3.029      ; 0.669      ;
; 0.034  ; ir:U5|instruction[10]            ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 3.049      ; 3.538      ;
; 0.346  ; ir:U5|instruction[10]            ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 3.048      ; 3.849      ;
; 0.401  ; statectrl:U14|regrd2_latch       ; statectrl:U14|regrd2_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 3.061      ; 3.917      ;
; 0.402  ; statectrl:U14|regrd1_latch       ; statectrl:U14|regrd1_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.417  ; statectrl:U14|nextn_latch        ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; 0.000        ; 3.061      ; 3.923      ;
; 0.421  ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; -0.500       ; 3.061      ; 3.437      ;
; 0.430  ; statectrl:U14|regwt_latch        ; statectrl:U14|regwt_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; statectrl:U14|enrom_latch        ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramrd_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.044      ; 0.669      ;
; 0.430  ; statectrl:U14|ramwt_latch        ; statectrl:U14|ramwt_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.044      ; 0.669      ;
; 0.468  ; statectrl:U14|next_state.t5      ; statectrl:U14|current_state.t5      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.074      ; 0.737      ;
; 0.483  ; ir:U5|instruction[10]            ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 3.048      ; 3.986      ;
; 0.510  ; statectrl:U14|nextn_latch        ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; -0.500       ; 3.061      ; 3.516      ;
; 0.537  ; statectrl:U14|romin_latch        ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 3.042      ; 4.024      ;
; 0.598  ; statectrl:U14|next_state.t8      ; statectrl:U14|current_state.t8      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.074      ; 0.867      ;
; 0.598  ; ir:U5|instruction[10]            ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 3.049      ; 3.602      ;
; 0.624  ; statectrl:U14|romin_latch        ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 3.042      ; 3.611      ;
; 0.647  ; statectrl:U14|next_state.t18     ; statectrl:U14|current_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.914      ;
; 0.647  ; statectrl:U14|next_state.t_rst_2 ; statectrl:U14|current_state.t_rst_2 ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.914      ;
; 0.651  ; statectrl:U14|current_state.t3   ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.057      ; 0.903      ;
; 0.654  ; statectrl:U14|current_state.t7   ; statectrl:U14|next_state.t8         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.074      ; 0.923      ;
; 0.660  ; statectrl:U14|current_state.t8   ; statectrl:U14|next_state.t9         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.074      ; 0.929      ;
; 0.669  ; statectrl:U14|ramin_latch        ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 3.029      ; 4.143      ;
; 0.684  ; statectrl:U14|counter[9]         ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.951      ;
; 0.684  ; statectrl:U14|counter[7]         ; statectrl:U14|counter[7]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.951      ;
; 0.685  ; statectrl:U14|counter[5]         ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.952      ;
; 0.686  ; statectrl:U14|counter[13]        ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.952      ;
; 0.687  ; statectrl:U14|counter[15]        ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.953      ;
; 0.687  ; statectrl:U14|counter[3]         ; statectrl:U14|counter[3]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.954      ;
; 0.688  ; statectrl:U14|counter[11]        ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.954      ;
; 0.688  ; statectrl:U14|counter[1]         ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.955      ;
; 0.689  ; statectrl:U14|counter[16]        ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.955      ;
; 0.690  ; statectrl:U14|counter[17]        ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.956      ;
; 0.690  ; statectrl:U14|counter[10]        ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.956      ;
; 0.690  ; statectrl:U14|counter[8]         ; statectrl:U14|counter[8]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.957      ;
; 0.690  ; statectrl:U14|counter[6]         ; statectrl:U14|counter[6]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.957      ;
; 0.691  ; statectrl:U14|counter[12]        ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.957      ;
; 0.691  ; statectrl:U14|counter[4]         ; statectrl:U14|counter[4]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.958      ;
; 0.691  ; statectrl:U14|counter[2]         ; statectrl:U14|counter[2]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.958      ;
; 0.692  ; statectrl:U14|counter[14]        ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.958      ;
; 0.693  ; statectrl:U14|counter[18]        ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 0.959      ;
; 0.703  ; statectrl:U14|enled_latch        ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; 0.000        ; 3.049      ; 4.207      ;
; 0.707  ; statectrl:U14|enled_latch        ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; -0.500       ; 3.049      ; 3.711      ;
; 0.708  ; statectrl:U14|counter[0]         ; statectrl:U14|counter[0]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 0.975      ;
; 0.742  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.008      ;
; 0.753  ; statectrl:U14|ramin_latch        ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; -0.500       ; 3.029      ; 3.727      ;
; 0.771  ; ir:U5|instruction[10]            ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 3.048      ; 3.774      ;
; 0.782  ; statectrl:U14|next_state.t12     ; statectrl:U14|current_state.t12     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 1.050      ;
; 0.806  ; statectrl:U14|next_state.t7      ; statectrl:U14|current_state.t7      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.074      ; 1.075      ;
; 0.809  ; statectrl:U14|current_state.t7   ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.057      ; 1.061      ;
; 0.816  ; ir:U5|instruction[10]            ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 3.019      ; 4.290      ;
; 0.817  ; statectrl:U14|next_state.t9      ; statectrl:U14|current_state.t9      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.074      ; 1.086      ;
; 0.818  ; statectrl:U14|current_state.t5   ; statectrl:U14|next_state.t6         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.523      ; 1.536      ;
; 0.822  ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.000        ; 3.051      ; 4.328      ;
; 0.837  ; statectrl:U14|current_state.t4   ; statectrl:U14|next_state.t5         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.074      ; 1.106      ;
; 0.886  ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; -0.500       ; 3.051      ; 3.892      ;
; 0.902  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.168      ;
; 0.902  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.168      ;
; 0.902  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.168      ;
; 0.902  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.168      ;
; 0.902  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.168      ;
; 0.902  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.168      ;
; 0.902  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.168      ;
; 0.902  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.168      ;
; 0.902  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.168      ;
; 0.906  ; ir:U5|instruction[10]            ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 3.019      ; 3.880      ;
; 0.918  ; statectrl:U14|next_state.t16     ; statectrl:U14|current_state.t16     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.375     ; 0.738      ;
; 0.951  ; statectrl:U14|current_state.t13  ; statectrl:U14|enalu_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.073      ; 1.219      ;
; 1.003  ; ir:U5|instruction[10]            ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; -0.500       ; 3.048      ; 4.006      ;
; 1.006  ; statectrl:U14|counter[8]         ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.273      ;
; 1.006  ; statectrl:U14|counter[7]         ; statectrl:U14|counter[8]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.273      ;
; 1.006  ; statectrl:U14|counter[0]         ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.273      ;
; 1.007  ; statectrl:U14|counter[6]         ; statectrl:U14|counter[7]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.274      ;
; 1.007  ; statectrl:U14|counter[10]        ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.273      ;
; 1.007  ; statectrl:U14|counter[5]         ; statectrl:U14|counter[6]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.274      ;
; 1.008  ; statectrl:U14|counter[4]         ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.275      ;
; 1.008  ; statectrl:U14|counter[12]        ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.274      ;
; 1.008  ; statectrl:U14|counter[2]         ; statectrl:U14|counter[3]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.275      ;
; 1.008  ; statectrl:U14|counter[13]        ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.274      ;
; 1.008  ; statectrl:U14|counter[16]        ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.274      ;
; 1.009  ; statectrl:U14|counter[14]        ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.275      ;
; 1.009  ; statectrl:U14|counter[15]        ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.275      ;
; 1.010  ; statectrl:U14|counter[18]        ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.276      ;
; 1.011  ; statectrl:U14|counter[3]         ; statectrl:U14|counter[4]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.278      ;
; 1.012  ; statectrl:U14|counter[11]        ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.278      ;
; 1.012  ; statectrl:U14|counter[1]         ; statectrl:U14|counter[2]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.279      ;
; 1.014  ; statectrl:U14|counter[17]        ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.280      ;
; 1.018  ; statectrl:U14|counter[9]         ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.060      ; 1.273      ;
; 1.021  ; statectrl:U14|counter[0]         ; statectrl:U14|counter[2]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.288      ;
; 1.023  ; statectrl:U14|counter[16]        ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.289      ;
; 1.024  ; statectrl:U14|counter[6]         ; statectrl:U14|counter[8]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.291      ;
; 1.024  ; statectrl:U14|counter[10]        ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.290      ;
; 1.025  ; statectrl:U14|counter[4]         ; statectrl:U14|counter[6]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.292      ;
; 1.025  ; statectrl:U14|counter[12]        ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.291      ;
; 1.025  ; statectrl:U14|counter[2]         ; statectrl:U14|counter[4]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.072      ; 1.292      ;
; 1.026  ; statectrl:U14|counter[14]        ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.071      ; 1.292      ;
; 1.029  ; statectrl:U14|current_state.t15  ; statectrl:U14|next_state.t16        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.522      ; 1.746      ;
+--------+----------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ir:U5|instruction[10]'                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock                              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; -0.442 ; pc:U7|addr_latch[4]                                                                               ; gr:U12|grd_latch[4] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.961      ; 3.724      ;
; -0.196 ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|gra_latch[7] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.615      ; 1.634      ;
; -0.179 ; pc:U7|addr_latch[2]                                                                               ; gr:U12|grd_latch[2] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.961      ; 3.987      ;
; -0.171 ; pc:U7|addr_latch[0]                                                                               ; gr:U12|grd_latch[0] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.953      ; 3.987      ;
; -0.121 ; pc:U7|addr_latch[7]                                                                               ; gr:U12|grd_latch[7] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.961      ; 4.045      ;
; -0.110 ; pc:U7|addr_latch[4]                                                                               ; gr:U12|grb_latch[4] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.624      ; 3.719      ;
; -0.086 ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.360      ; 5.709      ;
; -0.060 ; pc:U7|addr_latch[4]                                                                               ; gr:U12|grc_latch[4] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.568      ; 3.713      ;
; -0.056 ; pc:U7|addr_latch[6]                                                                               ; gr:U12|grd_latch[6] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.962      ; 4.111      ;
; -0.039 ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|gra_latch[7] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.458      ; 1.634      ;
; -0.028 ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|gra_latch[4] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.637      ; 1.824      ;
; -0.008 ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 4.953      ; 5.390      ;
; -0.001 ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.360      ; 5.804      ;
; 0.005  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|gra_latch[6] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.628      ; 1.848      ;
; 0.011  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grb_latch[7] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.582      ; 1.808      ;
; 0.020  ; pc:U7|addr_latch[3]                                                                               ; gr:U12|grd_latch[3] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.961      ; 4.186      ;
; 0.021  ; pc:U7|addr_latch[1]                                                                               ; gr:U12|grd_latch[1] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.961      ; 4.187      ;
; 0.024  ; dbufferb:U10|data_latch[2]                                                                        ; gr:U12|gra_latch[2] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.636      ; 1.875      ;
; 0.030  ; dbufferb:U10|data_latch[3]                                                                        ; gr:U12|gra_latch[3] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.627      ; 1.872      ;
; 0.038  ; pc:U7|addr_latch[5]                                                                               ; gr:U12|grd_latch[5] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.974      ; 4.217      ;
; 0.052  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grb_latch[4] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.585      ; 1.852      ;
; 0.056  ; pc:U7|addr_latch[6]                                                                               ; gr:U12|grb_latch[6] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.643      ; 3.904      ;
; 0.064  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|grb_latch[6] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.589      ; 1.868      ;
; 0.092  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 4.959      ; 5.486      ;
; 0.094  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|gra_latch[1] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.619      ; 1.928      ;
; 0.098  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grd_latch[4] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; -0.500       ; 2.044      ; 1.857      ;
; 0.103  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; gr:U12|grd_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 3.310      ; 3.618      ;
; 0.106  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|gra_latch[0] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.624      ; 1.945      ;
; 0.107  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 4.959      ; 5.501      ;
; 0.111  ; pc:U7|addr_latch[7]                                                                               ; gr:U12|grb_latch[7] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.643      ; 3.959      ;
; 0.113  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|grd_latch[0] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; -0.500       ; 2.041      ; 1.869      ;
; 0.124  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 4.935      ; 5.494      ;
; 0.129  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|gra_latch[4] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.480      ; 1.824      ;
; 0.136  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[0] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.352      ; 5.933      ;
; 0.146  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grc_latch[4] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.485      ; 1.846      ;
; 0.151  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 4.920      ; 5.506      ;
; 0.157  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grd_latch[7] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; -0.500       ; 2.022      ; 1.894      ;
; 0.160  ; dbufferb:U10|data_latch[5]                                                                        ; gr:U12|gra_latch[5] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.400      ; 1.775      ;
; 0.160  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|grb_latch[0] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.567      ; 1.942      ;
; 0.162  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|gra_latch[6] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.471      ; 1.848      ;
; 0.166  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.360      ; 5.961      ;
; 0.168  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grb_latch[7] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.425      ; 1.808      ;
; 0.175  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.373      ; 5.983      ;
; 0.180  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; gr:U12|grd_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 3.310      ; 3.695      ;
; 0.181  ; dbufferb:U10|data_latch[2]                                                                        ; gr:U12|gra_latch[2] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.479      ; 1.875      ;
; 0.182  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.361      ; 5.978      ;
; 0.185  ; pc:U7|addr_latch[2]                                                                               ; gr:U12|grc_latch[2] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.586      ; 3.976      ;
; 0.187  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[1] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.360      ; 5.992      ;
; 0.187  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grd_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 3.302      ; 3.694      ;
; 0.187  ; dbufferb:U10|data_latch[3]                                                                        ; gr:U12|gra_latch[3] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.470      ; 1.872      ;
; 0.199  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 4.920      ; 5.564      ;
; 0.209  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grb_latch[4] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.428      ; 1.852      ;
; 0.212  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grb_latch[1] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.580      ; 2.007      ;
; 0.215  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 4.953      ; 5.603      ;
; 0.216  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grc_latch[7] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.464      ; 1.895      ;
; 0.221  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|grb_latch[6] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.432      ; 1.868      ;
; 0.230  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.360      ; 6.025      ;
; 0.242  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 4.896      ; 5.573      ;
; 0.243  ; pc:U7|addr_latch[2]                                                                               ; gr:U12|grb_latch[2] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.613      ; 4.061      ;
; 0.245  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[2] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 4.951      ; 5.641      ;
; 0.247  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grd_latch[1] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; -0.500       ; 2.044      ; 2.006      ;
; 0.249  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 4.953      ; 5.647      ;
; 0.251  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.360      ; 6.046      ;
; 0.251  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|gra_latch[1] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.462      ; 1.928      ;
; 0.254  ; pc:U7|addr_latch[0]                                                                               ; gr:U12|grb_latch[0] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.601      ; 4.060      ;
; 0.255  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grd_latch[4] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; -0.500       ; 1.887      ; 1.857      ;
; 0.256  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[1] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 4.935      ; 5.636      ;
; 0.257  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.018      ; 5.710      ;
; 0.257  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; -0.500       ; 5.360      ; 5.572      ;
; 0.258  ; dbufferb:U10|data_latch[3]                                                                        ; gr:U12|grd_latch[3] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; -0.500       ; 2.042      ; 2.015      ;
; 0.263  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|gra_latch[0] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.467      ; 1.945      ;
; 0.266  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; gr:U12|grd_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 3.310      ; 3.781      ;
; 0.270  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|grd_latch[0] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; -0.500       ; 1.884      ; 1.869      ;
; 0.272  ; pc:U7|addr_latch[7]                                                                               ; gr:U12|grc_latch[7] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.569      ; 4.046      ;
; 0.276  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 4.945      ; 5.656      ;
; 0.284  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[7] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.360      ; 6.089      ;
; 0.294  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 5.042      ; 5.771      ;
; 0.303  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grc_latch[4] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.328      ; 1.846      ;
; 0.313  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grc_latch[1] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.486      ; 2.014      ;
; 0.314  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grd_latch[7] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; -0.500       ; 1.865      ; 1.894      ;
; 0.314  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 4.968      ; 5.717      ;
; 0.317  ; dbufferb:U10|data_latch[5]                                                                        ; gr:U12|gra_latch[5] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.243      ; 1.775      ;
; 0.317  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|grb_latch[0] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.410      ; 1.942      ;
; 0.321  ; pc:U7|addr_latch[5]                                                                               ; gr:U12|grb_latch[5] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.643      ; 4.169      ;
; 0.326  ; dbufferb:U10|data_latch[3]                                                                        ; gr:U12|grc_latch[3] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.484      ; 2.025      ;
; 0.329  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[2] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.360      ; 6.134      ;
; 0.329  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 4.901      ; 5.675      ;
; 0.330  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|grd_latch[6] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; -0.500       ; 2.030      ; 2.075      ;
; 0.331  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 5.023      ; 5.799      ;
; 0.335  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; gr:U12|grd_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 3.323      ; 3.863      ;
; 0.337  ; pc:U7|addr_latch[6]                                                                               ; gr:U12|grc_latch[6] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.570      ; 4.112      ;
; 0.343  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 4.802      ; 5.580      ;
; 0.345  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[7] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; -0.500       ; 5.360      ; 5.650      ;
; 0.349  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|grc_latch[0] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 1.481      ; 2.045      ;
; 0.352  ; pc:U7|addr_latch[5]                                                                               ; gr:U12|grc_latch[5] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.570      ; 4.127      ;
; 0.356  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; gr:U12|grd_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 3.311      ; 3.872      ;
; 0.364  ; pc:U7|addr_latch[1]                                                                               ; gr:U12|grb_latch[1] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 3.619      ; 4.188      ;
; 0.365  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 4.951      ; 5.751      ;
; 0.369  ; dbufferb:U10|data_latch[2]                                                                        ; gr:U12|grd_latch[2] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; -0.500       ; 2.045      ; 2.129      ;
; 0.369  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grb_latch[1] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.423      ; 2.007      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|enalu_latch'                                                                                                                                                                                                   ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; -0.009 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 3.878      ; 4.129      ;
; 0.254  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 3.618      ; 4.132      ;
; 0.260  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 3.618      ; 4.138      ;
; 0.260  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 3.618      ; 4.138      ;
; 0.274  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 3.620      ; 4.154      ;
; 0.280  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 3.634      ; 4.174      ;
; 0.313  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 3.641      ; 4.214      ;
; 0.346  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 3.613      ; 4.219      ;
; 0.825  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 3.878      ; 4.463      ;
; 1.036  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 3.618      ; 4.414      ;
; 1.151  ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.679      ; 2.350      ;
; 1.167  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 3.634      ; 4.561      ;
; 1.193  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 3.618      ; 4.571      ;
; 1.196  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 3.613      ; 4.569      ;
; 1.217  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 3.641      ; 4.618      ;
; 1.219  ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.505      ; 2.244      ;
; 1.228  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 3.620      ; 4.608      ;
; 1.293  ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 3.618      ; 4.671      ;
; 1.352  ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.445      ; 2.317      ;
; 1.389  ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.443      ; 2.352      ;
; 1.425  ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.510      ; 2.455      ;
; 1.513  ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.427      ; 2.460      ;
; 1.548  ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.443      ; 2.511      ;
; 1.605  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 3.878      ; 5.743      ;
; 1.678  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.319      ; 2.017      ;
; 1.712  ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.303      ; 2.035      ;
; 1.719  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.303      ; 2.042      ;
; 1.728  ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.435      ; 2.683      ;
; 1.768  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.303      ; 2.091      ;
; 1.786  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 3.634      ; 5.680      ;
; 1.835  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.302      ; 2.157      ;
; 1.848  ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.302      ; 2.170      ;
; 1.855  ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.302      ; 2.177      ;
; 1.865  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 3.618      ; 5.743      ;
; 1.930  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 3.878      ; 6.058      ;
; 1.933  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 3.618      ; 5.801      ;
; 1.953  ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.064      ; 2.017      ;
; 1.956  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 3.641      ; 5.847      ;
; 1.969  ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.302      ; 2.291      ;
; 1.987  ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.048      ; 2.035      ;
; 1.994  ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.048      ; 2.042      ;
; 2.017  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 3.618      ; 5.885      ;
; 2.033  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 3.618      ; 5.911      ;
; 2.043  ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.048      ; 2.091      ;
; 2.110  ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.047      ; 2.157      ;
; 2.112  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 3.618      ; 5.980      ;
; 2.123  ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.047      ; 2.170      ;
; 2.125  ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.479      ; 4.114      ;
; 2.130  ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.047      ; 2.177      ;
; 2.140  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 3.634      ; 6.024      ;
; 2.159  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 3.641      ; 6.060      ;
; 2.160  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 3.613      ; 6.023      ;
; 2.164  ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.219      ; 3.893      ;
; 2.195  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 3.620      ; 6.075      ;
; 2.242  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 3.878      ; 5.880      ;
; 2.244  ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.047      ; 2.291      ;
; 2.260  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 3.618      ; 6.138      ;
; 2.295  ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.219      ; 4.024      ;
; 2.333  ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.235      ; 4.078      ;
; 2.422  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.828      ; 3.760      ;
; 2.423  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 3.620      ; 6.293      ;
; 2.469  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.651     ; 2.033      ;
; 2.473  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.651     ; 2.037      ;
; 2.490  ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.242      ; 4.242      ;
; 2.502  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 3.618      ; 5.880      ;
; 2.507  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.746     ; 1.976      ;
; 2.507  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.746     ; 1.976      ;
; 2.551  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 3.634      ; 5.945      ;
; 2.564  ; pc:U7|addr_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.214      ; 4.288      ;
; 2.574  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.676     ; 2.113      ;
; 2.585  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 3.613      ; 6.458      ;
; 2.612  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.651     ; 2.176      ;
; 2.617  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.651     ; 2.181      ;
; 2.629  ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.219      ; 4.358      ;
; 2.650  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.746     ; 2.119      ;
; 2.650  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.746     ; 2.119      ;
; 2.672  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 3.618      ; 6.040      ;
; 2.731  ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 2.221      ; 4.462      ;
; 2.736  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 3.618      ; 6.104      ;
; 2.745  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.584      ; 3.839      ;
; 2.746  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 3.878      ; 6.374      ;
; 2.751  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 3.618      ; 6.129      ;
; 2.791  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; dbufferb:U10|data_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.591      ; 3.892      ;
; 2.795  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 3.618      ; 6.163      ;
; 2.821  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 3.641      ; 6.222      ;
; 2.828  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.676     ; 2.367      ;
; 2.831  ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.676     ; 2.370      ;
; 2.832  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; dbufferb:U10|data_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.568      ; 3.910      ;
; 2.840  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.568      ; 3.918      ;
; 2.857  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 3.620      ; 6.237      ;
; 2.871  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 3.613      ; 6.234      ;
; 2.874  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; dbufferb:U10|data_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.568      ; 3.952      ;
; 2.895  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 3.641      ; 6.286      ;
; 2.922  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.563      ; 3.995      ;
; 2.945  ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 3.634      ; 6.329      ;
; 2.968  ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 3.618      ; 6.346      ;
; 2.989  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.676     ; 2.528      ;
; 2.991  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.676     ; 2.530      ;
; 3.000  ; ram:U3|ram_address_latch[2]                                                                       ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.670      ; 4.180      ;
; 3.025  ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.676     ; 2.564      ;
+--------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; 0.175 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.714      ; 4.129      ;
; 0.438 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.454      ; 4.132      ;
; 0.444 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.454      ; 4.138      ;
; 0.444 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.454      ; 4.138      ;
; 0.458 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.456      ; 4.154      ;
; 0.464 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.470      ; 4.174      ;
; 0.497 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.477      ; 4.214      ;
; 0.530 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.449      ; 4.219      ;
; 0.989 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.714      ; 4.463      ;
; 1.200 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.454      ; 4.414      ;
; 1.315 ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.515      ; 2.350      ;
; 1.331 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.470      ; 4.561      ;
; 1.357 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.454      ; 4.571      ;
; 1.360 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.449      ; 4.569      ;
; 1.381 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.477      ; 4.618      ;
; 1.383 ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.341      ; 2.244      ;
; 1.392 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.456      ; 4.608      ;
; 1.457 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.454      ; 4.671      ;
; 1.516 ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.281      ; 2.317      ;
; 1.553 ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.279      ; 2.352      ;
; 1.589 ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.346      ; 2.455      ;
; 1.677 ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.263      ; 2.460      ;
; 1.712 ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.279      ; 2.511      ;
; 1.769 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.714      ; 5.743      ;
; 1.892 ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.271      ; 2.683      ;
; 1.950 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.470      ; 5.680      ;
; 1.953 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.064      ; 2.017      ;
; 1.987 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.048      ; 2.035      ;
; 1.994 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.048      ; 2.042      ;
; 1.999 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.002     ; 2.017      ;
; 2.029 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.454      ; 5.743      ;
; 2.033 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.018     ; 2.035      ;
; 2.040 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.018     ; 2.042      ;
; 2.043 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.048      ; 2.091      ;
; 2.089 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.018     ; 2.091      ;
; 2.094 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.714      ; 6.058      ;
; 2.097 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.454      ; 5.801      ;
; 2.110 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.047      ; 2.157      ;
; 2.120 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.477      ; 5.847      ;
; 2.123 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.047      ; 2.170      ;
; 2.130 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.047      ; 2.177      ;
; 2.156 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.019     ; 2.157      ;
; 2.169 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.019     ; 2.170      ;
; 2.176 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.019     ; 2.177      ;
; 2.181 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.454      ; 5.885      ;
; 2.197 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.454      ; 5.911      ;
; 2.244 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.047      ; 2.291      ;
; 2.276 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.454      ; 5.980      ;
; 2.289 ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.315      ; 4.114      ;
; 2.290 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; -0.019     ; 2.291      ;
; 2.304 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.470      ; 6.024      ;
; 2.323 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.477      ; 6.060      ;
; 2.324 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.449      ; 6.023      ;
; 2.328 ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.055      ; 3.893      ;
; 2.359 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.456      ; 6.075      ;
; 2.406 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.714      ; 5.880      ;
; 2.424 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.454      ; 6.138      ;
; 2.459 ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.055      ; 4.024      ;
; 2.497 ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.071      ; 4.078      ;
; 2.586 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.664      ; 3.760      ;
; 2.587 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.456      ; 6.293      ;
; 2.654 ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.078      ; 4.242      ;
; 2.666 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.454      ; 5.880      ;
; 2.715 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.470      ; 5.945      ;
; 2.728 ; pc:U7|addr_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.050      ; 4.288      ;
; 2.749 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 3.449      ; 6.458      ;
; 2.793 ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.055      ; 4.358      ;
; 2.836 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.454      ; 6.040      ;
; 2.895 ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.057      ; 4.462      ;
; 2.900 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.454      ; 6.104      ;
; 2.909 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.420      ; 3.839      ;
; 2.910 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.714      ; 6.374      ;
; 2.915 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.454      ; 6.129      ;
; 2.955 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; dbufferb:U10|data_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.427      ; 3.892      ;
; 2.959 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.454      ; 6.163      ;
; 2.985 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.477      ; 6.222      ;
; 2.996 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; dbufferb:U10|data_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.404      ; 3.910      ;
; 3.004 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.404      ; 3.918      ;
; 3.021 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.456      ; 6.237      ;
; 3.035 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.449      ; 6.234      ;
; 3.038 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; dbufferb:U10|data_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.404      ; 3.952      ;
; 3.059 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.477      ; 6.286      ;
; 3.086 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.399      ; 3.995      ;
; 3.109 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.470      ; 6.329      ;
; 3.132 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.454      ; 6.346      ;
; 3.164 ; ram:U3|ram_address_latch[2]                                                                       ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.506      ; 4.180      ;
; 3.223 ; ram:U3|ram_data~125                                                                               ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.677      ; 3.910      ;
; 3.262 ; ram:U3|ram_data~77                                                                                ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.086      ; 4.358      ;
; 3.337 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.591      ; 3.448      ;
; 3.349 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.828      ; 3.697      ;
; 3.358 ; ram:U3|ram_data~122                                                                               ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.235      ; 3.603      ;
; 3.366 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; dbufferb:U10|data_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.406      ; 4.282      ;
; 3.387 ; ram:U3|ram_address_latch[3]                                                                       ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.001      ; 4.898      ;
; 3.402 ; ram:U3|ram_address_latch[3]                                                                       ; dbufferb:U10|data_latch[4] ; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 2.006      ; 4.918      ;
; 3.408 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.422      ; 4.350      ;
; 3.410 ; ram:U3|ram_address_latch[2]                                                                       ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.766      ; 4.686      ;
; 3.436 ; ram:U3|ram_data~58                                                                                ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.372      ; 3.818      ;
; 3.436 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 3.449      ; 6.645      ;
; 3.439 ; ram:U3|ram_data~93                                                                                ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.795      ; 4.244      ;
; 3.449 ; ram:U3|ram_data~74                                                                                ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.610      ; 4.069      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_input'                                                                                                                                            ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[0]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.684      ;
; 0.469 ; clk_divider:U1|counter[17]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.737      ;
; 0.478 ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.745      ;
; 0.636 ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 0.903      ;
; 0.683 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; clk_divider:U1|counter[14]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; clk_divider:U1|counter[15]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[2]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; clk_divider:U1|counter[16]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[3]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.958      ;
; 0.709 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[1]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[1]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.977      ;
; 0.711 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 0.979      ;
; 0.833 ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|stop_counter ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 1.100      ;
; 0.987 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|stop_counter ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 1.254      ;
; 1.005 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[2]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clk_divider:U1|counter[15]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.274      ;
; 1.007 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; clk_divider:U1|counter[14]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[2]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.275      ;
; 1.010 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.278      ;
; 1.011 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[3]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.279      ;
; 1.012 ; clk_divider:U1|counter[16]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.280      ;
; 1.020 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[3]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.288      ;
; 1.021 ; clk_divider:U1|counter[15]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.289      ;
; 1.022 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.290      ;
; 1.023 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.291      ;
; 1.023 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.291      ;
; 1.024 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.292      ;
; 1.024 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.292      ;
; 1.024 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[3]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.292      ;
; 1.028 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.296      ;
; 1.045 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; clk_divider:U1|counter[17]                       ; clk_divider:U1|clk_led                           ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.314      ;
; 1.087 ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|stop_counter ; clk_input    ; clk_input   ; 0.000        ; 0.072      ; 1.354      ;
; 1.090 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|clk_out                           ; clk_input    ; clk_input   ; 0.000        ; 0.067      ; 1.352      ;
; 1.097 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.365      ;
; 1.098 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.366      ;
; 1.098 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.366      ;
; 1.099 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.367      ;
; 1.099 ; clk_divider:U1|counter[14]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.367      ;
; 1.104 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.372      ;
; 1.105 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.373      ;
; 1.127 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.395      ;
; 1.128 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.396      ;
; 1.129 ; clk_divider:U1|counter[14]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.397      ;
; 1.129 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.397      ;
; 1.129 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.397      ;
; 1.129 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.397      ;
; 1.132 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.400      ;
; 1.133 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.401      ;
; 1.142 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.410      ;
; 1.144 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.412      ;
; 1.145 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.413      ;
; 1.145 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.413      ;
; 1.146 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.414      ;
; 1.146 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.414      ;
; 1.146 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.414      ;
; 1.150 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.418      ;
; 1.167 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.435      ;
; 1.219 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.487      ;
; 1.220 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.488      ;
; 1.220 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.488      ;
; 1.221 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.489      ;
; 1.226 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.494      ;
; 1.227 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.495      ;
; 1.249 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.517      ;
; 1.249 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.517      ;
; 1.249 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.517      ;
; 1.249 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.517      ;
; 1.249 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.517      ;
; 1.250 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.518      ;
; 1.250 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.518      ;
; 1.250 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.518      ;
; 1.251 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.519      ;
; 1.251 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.073      ; 1.519      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ram:U3|ram_address_latch[0]'                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node             ; Launch Clock                              ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------------+--------------+------------+------------+
; 0.514 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~113 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.311      ; 5.075      ;
; 0.641 ; pc:U7|addr_latch[1]                                                                               ; ram:U3|ram_data~113 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.912      ; 3.553      ;
; 0.709 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~114 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.817      ; 3.526      ;
; 0.726 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~36  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.775      ; 3.501      ;
; 0.763 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~2   ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.449      ; 3.212      ;
; 0.798 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~38  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.884      ; 3.682      ;
; 0.807 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~113 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.311      ; 5.358      ;
; 0.867 ; dbufferb:U10|data_latch[1]                                                                        ; ram:U3|ram_data~113 ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.995      ; 1.372      ;
; 0.877 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~113 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; -0.500       ; 4.311      ; 4.938      ;
; 0.886 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram:U3|ram_data~113 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.261      ; 3.147      ;
; 0.892 ; pc:U7|addr_latch[7]                                                                               ; ram:U3|ram_data~39  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.635      ; 3.527      ;
; 0.905 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~100 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.832      ; 3.737      ;
; 0.933 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~80  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.004      ; 3.937      ;
; 0.941 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~34  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.800      ; 3.741      ;
; 0.942 ; pc:U7|addr_latch[7]                                                                               ; ram:U3|ram_data~119 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.968      ; 3.910      ;
; 0.971 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~18  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.484      ; 3.455      ;
; 0.981 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~50  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.686      ; 3.667      ;
; 1.016 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~38  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.283      ; 5.549      ;
; 1.024 ; dbufferb:U10|data_latch[1]                                                                        ; ram:U3|ram_data~113 ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.838      ; 1.372      ;
; 1.029 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~113 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; -0.500       ; 4.311      ; 5.080      ;
; 1.045 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~118 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.936      ; 3.981      ;
; 1.082 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~116 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.657      ; 3.739      ;
; 1.085 ; pc:U7|addr_latch[7]                                                                               ; ram:U3|ram_data~87  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.437      ; 3.522      ;
; 1.087 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~52  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.157      ; 3.244      ;
; 1.094 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~45  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.622      ; 4.966      ;
; 1.099 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~20  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.489      ; 3.588      ;
; 1.109 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~86  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.830      ; 3.939      ;
; 1.117 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~84  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.513      ; 3.630      ;
; 1.125 ; pc:U7|addr_latch[5]                                                                               ; ram:U3|ram_data~37  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.335      ; 3.460      ;
; 1.155 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~82  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.516      ; 3.671      ;
; 1.157 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~98  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.604      ; 3.761      ;
; 1.167 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~36  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.174      ; 5.581      ;
; 1.170 ; dbufferb:U10|data_latch[7]                                                                        ; ram:U3|ram_data~39  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.696      ; 1.376      ;
; 1.184 ; dbufferb:U10|data_latch[6]                                                                        ; ram:U3|ram_data~38  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.952      ; 1.646      ;
; 1.193 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram:U3|ram_data~39  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.984      ; 3.177      ;
; 1.200 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~37  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.734      ; 5.184      ;
; 1.210 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram:U3|ram_data~38  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.233      ; 3.443      ;
; 1.213 ; pc:U7|addr_latch[3]                                                                               ; ram:U3|ram_data~99  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.748      ; 3.961      ;
; 1.217 ; dbufferb:U10|data_latch[0]                                                                        ; ram:U3|ram_data~80  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 1.092      ; 1.819      ;
; 1.217 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~114 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.216      ; 5.673      ;
; 1.220 ; dbufferb:U10|data_latch[7]                                                                        ; ram:U3|ram_data~119 ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 1.029      ; 1.759      ;
; 1.223 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~39  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.034      ; 5.507      ;
; 1.223 ; dbufferb:U10|data_latch[5]                                                                        ; ram:U3|ram_data~45  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.063      ; 1.296      ;
; 1.240 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~80  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.403      ; 5.883      ;
; 1.243 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram:U3|ram_data~119 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.317      ; 3.560      ;
; 1.251 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~38  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; -0.500       ; 4.283      ; 5.284      ;
; 1.257 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_data~114 ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.901      ; 1.668      ;
; 1.263 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~118 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.335      ; 5.848      ;
; 1.266 ; dbufferb:U10|data_latch[4]                                                                        ; ram:U3|ram_data~36  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.858      ; 1.634      ;
; 1.271 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~2   ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.848      ; 5.359      ;
; 1.271 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram:U3|ram_data~36  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.124      ; 3.395      ;
; 1.273 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~119 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.367      ; 5.890      ;
; 1.290 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~22  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.492      ; 3.782      ;
; 1.291 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram:U3|ram_data~80  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.353      ; 3.644      ;
; 1.296 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~114 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.216      ; 5.762      ;
; 1.297 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~39  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.034      ; 5.571      ;
; 1.311 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_data~2   ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.533      ; 1.354      ;
; 1.317 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~0   ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.615      ; 3.932      ;
; 1.327 ; dbufferb:U10|data_latch[7]                                                                        ; ram:U3|ram_data~39  ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.539      ; 1.376      ;
; 1.327 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~86  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.229      ; 5.806      ;
; 1.331 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~33  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.997      ; 5.578      ;
; 1.333 ; pc:U7|addr_latch[7]                                                                               ; ram:U3|ram_data~103 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.575      ; 3.908      ;
; 1.339 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~99  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.147      ; 5.736      ;
; 1.341 ; dbufferb:U10|data_latch[6]                                                                        ; ram:U3|ram_data~38  ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.795      ; 1.646      ;
; 1.346 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~100 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.231      ; 5.817      ;
; 1.347 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~119 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.367      ; 5.954      ;
; 1.350 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~2   ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.848      ; 5.448      ;
; 1.358 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~39  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; -0.500       ; 4.034      ; 5.132      ;
; 1.363 ; dbufferb:U10|data_latch[7]                                                                        ; ram:U3|ram_data~87  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.498      ; 1.371      ;
; 1.367 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~16  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.564      ; 3.931      ;
; 1.369 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~32  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.564      ; 3.933      ;
; 1.374 ; dbufferb:U10|data_latch[0]                                                                        ; ram:U3|ram_data~80  ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.935      ; 1.819      ;
; 1.377 ; dbufferb:U10|data_latch[7]                                                                        ; ram:U3|ram_data~119 ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.872      ; 1.759      ;
; 1.377 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram:U3|ram_data~114 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.166      ; 3.543      ;
; 1.380 ; dbufferb:U10|data_latch[5]                                                                        ; ram:U3|ram_data~45  ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; -0.094     ; 1.296      ;
; 1.386 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram:U3|ram_data~87  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.786      ; 3.172      ;
; 1.397 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~48  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.535      ; 3.932      ;
; 1.399 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~36  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.174      ; 5.823      ;
; 1.408 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~119 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; -0.500       ; 4.367      ; 5.515      ;
; 1.410 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~38  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.283      ; 5.933      ;
; 1.413 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~4   ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.834      ; 3.247      ;
; 1.414 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_data~114 ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.744      ; 1.668      ;
; 1.416 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~87  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 3.836      ; 5.502      ;
; 1.422 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram:U3|ram_data~37  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.684      ; 3.106      ;
; 1.423 ; dbufferb:U10|data_latch[4]                                                                        ; ram:U3|ram_data~36  ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.701      ; 1.634      ;
; 1.430 ; dbufferb:U10|data_latch[6]                                                                        ; ram:U3|ram_data~46  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.207      ; 1.647      ;
; 1.431 ; dbufferb:U10|data_latch[6]                                                                        ; ram:U3|ram_data~118 ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 1.004      ; 1.945      ;
; 1.431 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram:U3|ram_data~2   ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.798      ; 3.229      ;
; 1.441 ; dbufferb:U10|data_latch[4]                                                                        ; ram:U3|ram_data~60  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; 0.000        ; -0.071     ; 1.380      ;
; 1.445 ; dbufferb:U10|data_latch[4]                                                                        ; ram:U3|ram_data~100 ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.915      ; 1.870      ;
; 1.449 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~34  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 4.199      ; 5.888      ;
; 1.450 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram:U3|ram_data~100 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.181      ; 3.631      ;
; 1.450 ; pc:U7|addr_latch[5]                                                                               ; ram:U3|ram_data~117 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.509      ; 3.959      ;
; 1.450 ; dbufferb:U10|data_latch[0]                                                                        ; ram:U3|ram_data~8   ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.357      ; 1.817      ;
; 1.451 ; dbufferb:U10|data_latch[3]                                                                        ; ram:U3|ram_data~99  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.829      ; 1.790      ;
; 1.454 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_data~10  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; 0.000        ; -0.111     ; 1.353      ;
; 1.457 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram:U3|ram_data~118 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.285      ; 3.742      ;
; 1.458 ; pc:U7|addr_latch[1]                                                                               ; ram:U3|ram_data~33  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.598      ; 4.056      ;
; 1.461 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~102 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.958      ; 3.419      ;
; 1.468 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_data~2   ; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0] ; -0.500       ; 0.376      ; 1.354      ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:U1|clk_led'                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; 0.679 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 0.947      ;
; 0.723 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.537      ; 1.455      ;
; 0.725 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.537      ; 1.457      ;
; 0.734 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.537      ; 1.466      ;
; 0.750 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.018      ;
; 0.773 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.041      ;
; 0.780 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.537      ; 1.512      ;
; 0.783 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.537      ; 1.515      ;
; 0.832 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.100      ;
; 0.841 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.537      ; 1.573      ;
; 0.942 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.210      ;
; 0.975 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.243      ;
; 0.977 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.245      ;
; 0.979 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.074      ; 1.248      ;
; 0.983 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.074      ; 1.252      ;
; 1.066 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.074      ; 1.335      ;
; 1.066 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.074      ; 1.335      ;
; 1.082 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.350      ;
; 1.172 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.440      ;
; 1.173 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.441      ;
; 1.319 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.587      ;
; 1.430 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 1.698      ;
; 1.739 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.073      ; 2.007      ;
; 4.543 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.804     ; 3.954      ;
; 4.816 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.804     ; 4.227      ;
; 4.857 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.804     ; 4.268      ;
; 5.024 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.267     ; 3.972      ;
; 5.040 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.267     ; 3.988      ;
; 5.140 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.268     ; 4.087      ;
; 5.160 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.268     ; 4.107      ;
; 5.331 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -1.268     ; 4.278      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|nextn_latch'                                                                                                    ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.722 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.961      ;
; 0.724 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.963      ;
; 0.727 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.966      ;
; 0.727 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.966      ;
; 0.737 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.976      ;
; 0.738 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.977      ;
; 0.744 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 0.983      ;
; 0.908 ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.044      ; 1.147      ;
; 1.035 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.281      ;
; 1.037 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.283      ;
; 1.039 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.285      ;
; 1.039 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.285      ;
; 1.041 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.287      ;
; 1.049 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.295      ;
; 1.050 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.296      ;
; 1.054 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.300      ;
; 1.054 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.300      ;
; 1.055 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.301      ;
; 1.134 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.380      ;
; 1.139 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.385      ;
; 1.150 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.396      ;
; 1.157 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.403      ;
; 1.159 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.405      ;
; 1.161 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.407      ;
; 1.161 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.407      ;
; 1.163 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.409      ;
; 1.172 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.418      ;
; 1.176 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.422      ;
; 1.256 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.502      ;
; 1.261 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.507      ;
; 1.279 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.525      ;
; 1.281 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.527      ;
; 1.283 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.529      ;
; 1.294 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.540      ;
; 1.378 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.624      ;
; 1.401 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.051      ; 1.647      ;
; 1.860 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.554     ; 1.511      ;
; 2.293 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.726     ; 1.772      ;
; 2.397 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.477     ; 1.125      ;
; 2.419 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.477     ; 1.147      ;
; 2.421 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.477     ; 1.149      ;
; 2.421 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.477     ; 1.149      ;
; 2.637 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.457     ; 1.385      ;
; 2.651 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -1.457     ; 1.399      ;
; 2.837 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.424     ; 1.618      ;
; 2.837 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.424     ; 1.618      ;
; 2.837 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.424     ; 1.618      ;
; 2.837 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.424     ; 1.618      ;
; 2.837 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.424     ; 1.618      ;
; 2.837 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.424     ; 1.618      ;
; 2.837 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.424     ; 1.618      ;
; 2.837 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.424     ; 1.618      ;
; 2.933 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.428     ; 1.710      ;
; 2.933 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.428     ; 1.710      ;
; 2.933 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.428     ; 1.710      ;
; 2.933 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.428     ; 1.710      ;
; 2.933 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.428     ; 1.710      ;
; 2.933 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.428     ; 1.710      ;
; 2.933 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.428     ; 1.710      ;
; 2.933 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -1.428     ; 1.710      ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.812 ; pc:U7|addr_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.221      ; 3.273      ;
; 0.982 ; pc:U7|addr_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.221      ; 3.443      ;
; 0.982 ; pc:U7|addr_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.221      ; 3.443      ;
; 1.030 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 3.620      ; 5.140      ;
; 1.198 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.289      ; 1.237      ;
; 1.205 ; pc:U7|addr_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.221      ; 3.666      ;
; 1.224 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.570      ; 3.034      ;
; 1.265 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 3.620      ; 4.875      ;
; 1.293 ; pc:U7|addr_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.221      ; 3.754      ;
; 1.344 ; pc:U7|addr_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.221      ; 3.805      ;
; 1.355 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.132      ; 1.237      ;
; 1.423 ; ram:U3|ram_address_latch[0]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 3.620      ; 5.523      ;
; 1.472 ; pc:U7|addr_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.221      ; 3.933      ;
; 1.473 ; pc:U7|addr_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.221      ; 3.934      ;
; 1.502 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.570      ; 3.312      ;
; 1.522 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.304      ; 1.576      ;
; 1.527 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.570      ; 3.337      ;
; 1.530 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.305      ; 1.585      ;
; 1.571 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.282      ; 1.603      ;
; 1.582 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.302      ; 1.634      ;
; 1.594 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.570      ; 3.404      ;
; 1.619 ; ram:U3|ram_address_latch[0]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 3.620      ; 5.219      ;
; 1.650 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.570      ; 3.460      ;
; 1.679 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.147      ; 1.576      ;
; 1.687 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.148      ; 1.585      ;
; 1.699 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.304      ; 1.753      ;
; 1.718 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.570      ; 3.528      ;
; 1.728 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.125      ; 1.603      ;
; 1.739 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.145      ; 1.634      ;
; 1.756 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.309      ; 1.815      ;
; 1.758 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; 0.061      ; 1.569      ;
; 1.815 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.570      ; 3.625      ;
; 1.818 ; ram:U3|ram_address_latch[2]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.672      ; 3.730      ;
; 1.830 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 1.570      ; 3.640      ;
; 1.856 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.147      ; 1.753      ;
; 1.900 ; ram:U3|ram_address_latch[3]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 2.172      ; 4.312      ;
; 1.913 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; 0.152      ; 1.815      ;
; 1.915 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.096     ; 1.569      ;
; 1.976 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.734      ; 2.960      ;
; 2.027 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.713      ; 2.990      ;
; 2.062 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.588      ; 3.900      ;
; 2.121 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.711      ; 3.082      ;
; 2.283 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.742      ; 3.275      ;
; 2.307 ; ir:U5|instruction[6]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.665      ; 3.222      ;
; 2.347 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.827      ; 3.424      ;
; 2.373 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.783      ; 3.406      ;
; 2.399 ; ram:U3|ram_address_latch[1]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.767      ; 4.406      ;
; 2.476 ; ram:U3|ram_data~102                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.398      ; 3.114      ;
; 2.495 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.719      ; 3.464      ;
; 2.532 ; ram:U3|ram_data~67                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 1.029      ; 3.801      ;
; 2.620 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.665      ; 3.535      ;
; 2.722 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 1.416      ; 4.388      ;
; 2.743 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.665      ; 3.658      ;
; 2.799 ; ram:U3|ram_data~126                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.645      ; 3.184      ;
; 2.925 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.665      ; 3.840      ;
; 2.939 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.714      ; 3.903      ;
; 2.970 ; ram:U3|ram_data~123                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.800      ; 3.510      ;
; 3.006 ; ram:U3|ram_data~28                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.680      ; 3.426      ;
; 3.012 ; ram:U3|ram_data~122                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.401      ; 3.153      ;
; 3.032 ; ram:U3|ram_data~37                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.067      ; 3.339      ;
; 3.035 ; ram:U3|ram_data~53                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.499      ; 3.774      ;
; 3.050 ; ram:U3|ram_data~62                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.344      ; 3.134      ;
; 3.053 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.131     ; 2.172      ;
; 3.090 ; ram:U3|ram_data~58                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.538      ; 3.368      ;
; 3.103 ; ram:U3|ram_data~74                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.776      ; 3.619      ;
; 3.116 ; ram:U3|ram_data~107                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 1.133      ; 3.989      ;
; 3.134 ; ram:U3|ram_data~54                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; -0.004     ; 3.370      ;
; 3.138 ; ram:U3|ram_data~90                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.903      ; 3.781      ;
; 3.139 ; ram:U3|ram_data~125                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.583      ; 3.462      ;
; 3.143 ; ram:U3|ram_data~127                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.800      ; 3.683      ;
; 3.150 ; ram:U3|ram_data~108                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.719      ; 3.609      ;
; 3.158 ; ram:U3|ram_data~110                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.714      ; 3.612      ;
; 3.178 ; ram:U3|ram_data~77                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.992      ; 3.910      ;
; 3.181 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.470     ; 1.961      ;
; 3.184 ; ram:U3|ram_data~92                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.527      ; 3.451      ;
; 3.188 ; ram:U3|ram_data~60                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.504      ; 3.432      ;
; 3.224 ; ram:U3|ram_data~63                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.614      ; 3.578      ;
; 3.230 ; ram:U3|ram_data~78                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.922      ; 3.892      ;
; 3.282 ; ram:U3|ram_data~59                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.619      ; 3.641      ;
; 3.291 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.946      ; 4.487      ;
; 3.291 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.161     ; 2.380      ;
; 3.292 ; ram:U3|ram_data~124                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.412      ; 3.444      ;
; 3.295 ; ram:U3|ram_data~94                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.835      ; 3.870      ;
; 3.299 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.179     ; 2.370      ;
; 3.312 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.685      ; 4.247      ;
; 3.324 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.685      ; 4.259      ;
; 3.330 ; ram:U3|ram_data~30                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.546      ; 3.616      ;
; 3.346 ; ram:U3|ram_data~106                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.807      ; 3.893      ;
; 3.355 ; ram:U3|ram_data~93                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.701      ; 3.796      ;
; 3.357 ; ram:U3|ram_data~14                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.686      ; 3.783      ;
; 3.372 ; ram:U3|ram_data~91                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.574      ; 3.686      ;
; 3.374 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; -0.952     ; 2.172      ;
; 3.383 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.179     ; 2.454      ;
; 3.402 ; ram:U3|ram_data~26                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.659      ; 3.801      ;
; 3.403 ; ram:U3|ram_data~111                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.656      ; 3.799      ;
; 3.422 ; ram:U3|ram_data~31                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.775      ; 3.937      ;
; 3.445 ; ram:U3|ram_data~76                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.776      ; 3.961      ;
; 3.448 ; ram:U3|ram_data~29                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.453      ; 3.641      ;
; 3.474 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -1.146     ; 2.578      ;
; 3.480 ; ram:U3|ram_data~27                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.628      ; 3.848      ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|enirin_latch'                                                                                                                                                                                             ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node               ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; 1.795 ; ir:U5|state                                                                                       ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.088      ; 2.078      ;
; 1.795 ; ir:U5|state                                                                                       ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.088      ; 2.078      ;
; 1.834 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[8]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.530      ; 3.569      ;
; 1.847 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[6]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.698      ; 3.750      ;
; 1.856 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.077      ; 5.388      ;
; 1.892 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[4]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.698      ; 3.795      ;
; 1.898 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[0]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.678      ; 3.781      ;
; 1.955 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[5]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.698      ; 3.858      ;
; 1.961 ; ir:U5|state                                                                                       ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.010      ; 2.166      ;
; 1.983 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[1]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.678      ; 3.866      ;
; 2.010 ; ir:U5|state                                                                                       ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; -0.113     ; 2.092      ;
; 2.065 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.097      ; 5.617      ;
; 2.072 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.097      ; 5.624      ;
; 2.087 ; ir:U5|state                                                                                       ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.116      ; 2.398      ;
; 2.087 ; ir:U5|state                                                                                       ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.116      ; 2.398      ;
; 2.087 ; ir:U5|state                                                                                       ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.116      ; 2.398      ;
; 2.087 ; ir:U5|state                                                                                       ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.116      ; 2.398      ;
; 2.087 ; ir:U5|state                                                                                       ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.116      ; 2.398      ;
; 2.118 ; dbufferb:U10|data_latch[0]                                                                        ; ir:U5|instruction[8]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.382     ; 1.451      ;
; 2.134 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[2]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.738      ; 3.077      ;
; 2.136 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[15] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.706      ; 4.047      ;
; 2.141 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[8]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 2.929      ; 5.515      ;
; 2.145 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[12] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.706      ; 4.056      ;
; 2.149 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[1]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.077      ; 5.671      ;
; 2.155 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[10] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.695      ; 4.055      ;
; 2.182 ; dbufferb:U10|data_latch[0]                                                                        ; ir:U5|instruction[0]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.234     ; 1.663      ;
; 2.192 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[8]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.879      ; 3.276      ;
; 2.205 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[0]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.077      ; 5.727      ;
; 2.209 ; dbufferb:U10|data_latch[1]                                                                        ; ir:U5|instruction[1]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.239     ; 1.685      ;
; 2.219 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; -0.500       ; 3.077      ; 5.251      ;
; 2.223 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[7]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.698      ; 4.126      ;
; 2.228 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ir:U5|instruction[1]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.027      ; 3.460      ;
; 2.233 ; dbufferb:U10|data_latch[6]                                                                        ; ir:U5|instruction[6]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.234     ; 1.714      ;
; 2.252 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ir:U5|instruction[5]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.047      ; 3.504      ;
; 2.255 ; ir:U5|state                                                                                       ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.105      ; 2.555      ;
; 2.256 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[0]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.027      ; 3.488      ;
; 2.259 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[6]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.047      ; 3.511      ;
; 2.275 ; dbufferb:U10|data_latch[0]                                                                        ; ir:U5|instruction[8]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.539     ; 1.451      ;
; 2.299 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[14] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.706      ; 4.210      ;
; 2.300 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; -0.500       ; 3.097      ; 5.352      ;
; 2.324 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[13] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.706      ; 4.235      ;
; 2.333 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.097      ; 5.875      ;
; 2.339 ; dbufferb:U10|data_latch[0]                                                                        ; ir:U5|instruction[0]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.391     ; 1.663      ;
; 2.366 ; dbufferb:U10|data_latch[1]                                                                        ; ir:U5|instruction[1]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.396     ; 1.685      ;
; 2.371 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[1]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.077      ; 5.393      ;
; 2.390 ; dbufferb:U10|data_latch[6]                                                                        ; ir:U5|instruction[6]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.391     ; 1.714      ;
; 2.414 ; dbufferb:U10|data_latch[7]                                                                        ; ir:U5|instruction[15] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.233     ; 1.896      ;
; 2.428 ; ir:U5|state                                                                                       ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.108      ; 2.731      ;
; 2.428 ; ir:U5|state                                                                                       ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.108      ; 2.731      ;
; 2.428 ; ir:U5|state                                                                                       ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.108      ; 2.731      ;
; 2.428 ; ir:U5|state                                                                                       ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.108      ; 2.731      ;
; 2.430 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[8]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 2.929      ; 5.304      ;
; 2.431 ; ir:U5|state                                                                                       ; ir:U5|state           ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.071      ; 2.697      ;
; 2.432 ; dbufferb:U10|data_latch[4]                                                                        ; ir:U5|instruction[4]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.219     ; 1.928      ;
; 2.435 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; -0.500       ; 3.097      ; 5.487      ;
; 2.437 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[4]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.047      ; 3.689      ;
; 2.437 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ir:U5|instruction[15] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.055      ; 3.697      ;
; 2.441 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.105      ; 6.001      ;
; 2.459 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[6]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.097      ; 6.001      ;
; 2.467 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.105      ; 6.027      ;
; 2.493 ; ram:U3|ram_address_latch[3]                                                                       ; ir:U5|instruction[8]  ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.481      ; 4.179      ;
; 2.494 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[0]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.077      ; 5.516      ;
; 2.501 ; dbufferb:U10|data_latch[7]                                                                        ; ir:U5|instruction[7]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.241     ; 1.975      ;
; 2.508 ; dbufferb:U10|data_latch[5]                                                                        ; ir:U5|instruction[5]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.462     ; 1.761      ;
; 2.517 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.105      ; 6.077      ;
; 2.524 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ir:U5|instruction[7]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.047      ; 3.776      ;
; 2.541 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.105      ; 6.091      ;
; 2.542 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 2.929      ; 5.926      ;
; 2.554 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[7]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.097      ; 6.106      ;
; 2.557 ; ram:U3|ram_address_latch[3]                                                                       ; ir:U5|instruction[0]  ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.629      ; 4.391      ;
; 2.565 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 2.806      ; 5.826      ;
; 2.565 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.097      ; 6.117      ;
; 2.571 ; dbufferb:U10|data_latch[7]                                                                        ; ir:U5|instruction[15] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.390     ; 1.896      ;
; 2.576 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[5]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.097      ; 6.118      ;
; 2.586 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.105      ; 6.136      ;
; 2.589 ; dbufferb:U10|data_latch[4]                                                                        ; ir:U5|instruction[4]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.376     ; 1.928      ;
; 2.602 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.105      ; 5.652      ;
; 2.606 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.077      ; 6.138      ;
; 2.621 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ir:U5|instruction[13] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.055      ; 3.881      ;
; 2.628 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.097      ; 6.170      ;
; 2.642 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[2]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 2.137      ; 5.224      ;
; 2.654 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[6]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.097      ; 5.696      ;
; 2.658 ; dbufferb:U10|data_latch[7]                                                                        ; ir:U5|instruction[7]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.398     ; 1.975      ;
; 2.663 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[10] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 3.094      ; 6.202      ;
; 2.665 ; dbufferb:U10|data_latch[5]                                                                        ; ir:U5|instruction[5]  ; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch ; -0.500       ; -0.619     ; 1.761      ;
; 2.682 ; dbufferb:U10|data_latch[2]                                                                        ; ir:U5|instruction[2]  ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -1.178     ; 1.219      ;
; 2.685 ; dbufferb:U10|data_latch[4]                                                                        ; ir:U5|instruction[12] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.211     ; 2.189      ;
; 2.685 ; dbufferb:U10|data_latch[6]                                                                        ; ir:U5|instruction[14] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.226     ; 2.174      ;
; 2.689 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.097      ; 5.731      ;
; 2.689 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[11] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.706      ; 4.600      ;
; 2.690 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[12] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.055      ; 3.950      ;
; 2.692 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[9]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 1.407      ; 4.304      ;
; 2.703 ; dbufferb:U10|data_latch[2]                                                                        ; ir:U5|instruction[10] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch ; -0.500       ; -0.221     ; 2.197      ;
; 2.709 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.097      ; 5.751      ;
; 2.711 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[14] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 1.055      ; 3.971      ;
; 2.721 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 2.137      ; 5.313      ;
; 2.742 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 3.094      ; 6.291      ;
; 2.752 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; -0.500       ; 3.105      ; 5.812      ;
; 2.760 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[5]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; -0.500       ; 3.097      ; 5.802      ;
; 2.773 ; ir:U5|state                                                                                       ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; -0.603     ; 2.365      ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 2.102 ; pc:U7|addr_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.780      ; 3.112      ;
; 2.421 ; pc:U7|addr_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.780      ; 3.431      ;
; 2.543 ; ram:U3|ram_address_latch[0]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.179      ; 5.192      ;
; 2.580 ; pc:U7|addr_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.780      ; 3.590      ;
; 2.627 ; pc:U7|addr_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.780      ; 3.637      ;
; 2.637 ; pc:U7|addr_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.780      ; 3.647      ;
; 2.642 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.137     ; 1.245      ;
; 2.696 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.006      ;
; 2.754 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 2.179      ; 5.413      ;
; 2.799 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.294     ; 1.245      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.000      ; 3.003      ;
; 2.905 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.159     ; 1.486      ;
; 2.919 ; ram:U3|ram_address_latch[0]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 2.179      ; 5.068      ;
; 2.928 ; pc:U7|addr_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.780      ; 3.938      ;
; 2.966 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.152     ; 1.554      ;
; 2.969 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.136     ; 1.573      ;
; 2.977 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.287      ;
; 2.983 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.293      ;
; 3.033 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 2.179      ; 5.192      ;
; 3.041 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.351      ;
; 3.045 ; ram:U3|ram_address_latch[3]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.731      ; 4.006      ;
; 3.062 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.316     ; 1.486      ;
; 3.069 ; pc:U7|addr_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.780      ; 4.079      ;
; 3.119 ; pc:U7|addr_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.780      ; 4.129      ;
; 3.123 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.309     ; 1.554      ;
; 3.126 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.293     ; 1.573      ;
; 3.138 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.448      ;
; 3.190 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.380     ; 1.550      ;
; 3.212 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.132     ; 1.820      ;
; 3.257 ; ram:U3|ram_address_latch[2]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.231      ; 3.718      ;
; 3.307 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.139     ; 1.908      ;
; 3.310 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.707     ; 2.843      ;
; 3.335 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.645      ;
; 3.345 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.137     ; 1.948      ;
; 3.347 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.537     ; 1.550      ;
; 3.369 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.289     ; 1.820      ;
; 3.413 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.723      ;
; 3.464 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.296     ; 1.908      ;
; 3.501 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.147      ; 3.888      ;
; 3.502 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.294     ; 1.948      ;
; 3.531 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.730     ; 3.041      ;
; 3.589 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.080      ; 3.899      ;
; 3.664 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.728     ; 3.176      ;
; 3.740 ; ir:U5|instruction[4]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.776     ; 3.204      ;
; 3.843 ; ram:U3|ram_address_latch[1]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.326      ; 4.399      ;
; 3.893 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.658     ; 3.475      ;
; 3.920 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.699     ; 3.461      ;
; 3.925 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.722     ; 3.443      ;
; 4.075 ; ir:U5|instruction[6]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.776     ; 3.539      ;
; 4.115 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.614     ; 3.741      ;
; 4.126 ; ram:U3|ram_data~28                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.761     ; 3.095      ;
; 4.175 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.776     ; 3.639      ;
; 4.244 ; ram:U3|ram_data~102                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.043     ; 3.431      ;
; 4.257 ; ram:U3|ram_data~67                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.412     ; 4.075      ;
; 4.259 ; ir:U5|instruction[7]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.776     ; 3.723      ;
; 4.270 ; ram:U3|ram_data~108                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.722     ; 3.278      ;
; 4.296 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.025     ; 4.511      ;
; 4.304 ; ram:U3|ram_data~92                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.914     ; 3.120      ;
; 4.308 ; ram:U3|ram_data~60                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.937     ; 3.101      ;
; 4.371 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.727     ; 3.884      ;
; 4.411 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -2.602     ; 2.049      ;
; 4.412 ; ram:U3|ram_data~124                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.029     ; 3.113      ;
; 4.451 ; ram:U3|ram_data~122                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.040     ; 3.141      ;
; 4.464 ; ram:U3|ram_data~37                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.374     ; 3.320      ;
; 4.467 ; ram:U3|ram_data~53                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.942     ; 3.755      ;
; 4.477 ; ram:U3|ram_data~127                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.641     ; 3.566      ;
; 4.529 ; ram:U3|ram_data~58                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.903     ; 3.356      ;
; 4.542 ; ram:U3|ram_data~74                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.665     ; 3.607      ;
; 4.558 ; ram:U3|ram_data~63                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.827     ; 3.461      ;
; 4.565 ; ram:U3|ram_data~76                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.665     ; 3.630      ;
; 4.567 ; ram:U3|ram_data~126                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.796     ; 3.501      ;
; 4.571 ; ram:U3|ram_data~125                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.858     ; 3.443      ;
; 4.577 ; ram:U3|ram_data~90                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.538     ; 3.769      ;
; 4.610 ; ram:U3|ram_data~77                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.449     ; 3.891      ;
; 4.633 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -2.620     ; 2.253      ;
; 4.641 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -2.910     ; 1.971      ;
; 4.695 ; ram:U3|ram_data~123                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.641     ; 3.784      ;
; 4.728 ; ram:U3|ram_data~68                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.089     ; 3.869      ;
; 4.737 ; ram:U3|ram_data~111                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.785     ; 3.682      ;
; 4.756 ; ram:U3|ram_data~31                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.666     ; 3.820      ;
; 4.756 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -2.570     ; 2.426      ;
; 4.780 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.756     ; 4.264      ;
; 4.785 ; ram:U3|ram_data~106                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.634     ; 3.881      ;
; 4.787 ; ram:U3|ram_data~93                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.740     ; 3.777      ;
; 4.817 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -2.508     ; 2.049      ;
; 4.818 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.495     ; 4.563      ;
; 4.818 ; ram:U3|ram_data~12                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.665     ; 3.883      ;
; 4.818 ; ram:U3|ram_data~62                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -1.097     ; 3.451      ;
; 4.821 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -2.572     ; 2.489      ;
; 4.841 ; ram:U3|ram_data~26                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.782     ; 3.789      ;
; 4.841 ; ram:U3|ram_data~107                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.308     ; 4.263      ;
; 4.880 ; ram:U3|ram_data~29                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.988     ; 3.622      ;
; 4.883 ; ram:U3|ram_data~4                                                                                                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.925     ; 4.188      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                   ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                     ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 2.231 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_address_latch[2] ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.651      ; 3.077      ;
; 2.739 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; 2.050      ; 5.224      ;
; 2.779 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_address_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; -0.500       ; -1.265     ; 1.219      ;
; 2.818 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; 2.050      ; 5.313      ;
; 2.899 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram:U3|ram_address_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 0.000        ; 0.000      ; 3.094      ;
; 2.936 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_address_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; -0.500       ; -1.422     ; 1.219      ;
; 3.000 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; 2.050      ; 4.985      ;
; 3.067 ; ram:U3|ram_address_latch[2]                                                                       ; ram:U3|ram_address_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.102      ; 3.364      ;
; 3.100 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; 2.050      ; 5.095      ;
; 3.208 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_address_latch[0] ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.164      ; 3.567      ;
; 3.252 ; pc:U7|addr_latch[3]                                                                               ; ram:U3|ram_address_latch[3] ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.129      ; 3.576      ;
; 3.311 ; ir:U5|instruction[2]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; 0.018      ; 3.534      ;
; 3.378 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; 1.528      ; 5.351      ;
; 3.490 ; dbufferb:U10|data_latch[3]                                                                        ; ram:U3|ram_address_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; -0.500       ; -1.790     ; 1.405      ;
; 3.492 ; dbufferb:U10|data_latch[0]                                                                        ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; -0.500       ; -1.748     ; 1.449      ;
; 3.508 ; statectrl:U14|dbfbout_latch                                                                       ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.859     ; 2.854      ;
; 3.515 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; 1.563      ; 5.513      ;
; 3.564 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; 1.950      ; 5.959      ;
; 3.566 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 0.000        ; -0.487     ; 3.274      ;
; 3.647 ; dbufferb:U10|data_latch[3]                                                                        ; ram:U3|ram_address_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; -0.500       ; -1.947     ; 1.405      ;
; 3.649 ; dbufferb:U10|data_latch[0]                                                                        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; -0.500       ; -1.905     ; 1.449      ;
; 3.655 ; ram:U3|ram_address_latch[1]                                                                       ; ram:U3|ram_address_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.197      ; 4.047      ;
; 3.662 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_address_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.602      ; 4.459      ;
; 3.691 ; pc:U7|addr_latch[1]                                                                               ; ram:U3|ram_address_latch[1] ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.551      ; 4.437      ;
; 3.716 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; 1.528      ; 5.189      ;
; 3.723 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram:U3|ram_address_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 0.000        ; -0.522     ; 3.396      ;
; 3.787 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.836     ; 3.156      ;
; 3.804 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; 1.563      ; 5.302      ;
; 3.857 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; 1.950      ; 6.242      ;
; 3.874 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.108      ; 4.177      ;
; 3.877 ; statectrl:U14|enrom_latch                                                                         ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.787     ; 3.295      ;
; 3.916 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; 1.563      ; 5.924      ;
; 3.917 ; dbufferb:U10|data_latch[1]                                                                        ; ram:U3|ram_address_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; -0.500       ; -1.366     ; 2.256      ;
; 3.927 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; 1.950      ; 5.822      ;
; 3.936 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram:U3|ram_address_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 0.000        ; -0.100     ; 4.031      ;
; 3.944 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; 1.528      ; 5.407      ;
; 3.953 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; 1.528      ; 5.916      ;
; 4.011 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.073      ; 4.279      ;
; 4.054 ; statectrl:U14|enpcout_latch                                                                       ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.851     ; 3.408      ;
; 4.074 ; dbufferb:U10|data_latch[1]                                                                        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; -0.500       ; -1.523     ; 2.256      ;
; 4.079 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; 1.950      ; 5.964      ;
; 4.182 ; ir:U5|instruction[8]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.743     ; 3.644      ;
; 4.229 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; 1.563      ; 5.737      ;
; 4.237 ; statectrl:U14|regrd2_latch                                                                        ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.857     ; 3.585      ;
; 4.261 ; ram:U3|ram_data~122                                                                               ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.169     ; 2.787      ;
; 4.339 ; ram:U3|ram_data~58                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.032     ; 3.002      ;
; 4.352 ; ram:U3|ram_data~74                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -0.794     ; 3.253      ;
; 4.360 ; ir:U5|instruction[3]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.154     ; 4.411      ;
; 4.387 ; ram:U3|ram_data~90                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -0.667     ; 3.415      ;
; 4.388 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.358     ; 3.235      ;
; 4.440 ; ram:U3|ram_data~67                                                                                ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -1.063     ; 3.572      ;
; 4.453 ; statectrl:U14|dbfbout_latch                                                                       ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.346     ; 3.312      ;
; 4.486 ; statectrl:U14|regrd1_latch                                                                        ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.828     ; 3.863      ;
; 4.488 ; statectrl:U14|regrd2_latch                                                                        ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.379     ; 3.314      ;
; 4.497 ; statectrl:U14|dbfbout_latch                                                                       ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.381     ; 3.321      ;
; 4.501 ; statectrl:U14|dbfaout_latch                                                                       ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.856     ; 3.850      ;
; 4.595 ; ram:U3|ram_data~106                                                                               ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -0.763     ; 3.527      ;
; 4.603 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.323     ; 3.485      ;
; 4.604 ; statectrl:U14|regrd2_latch                                                                        ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.344     ; 3.465      ;
; 4.651 ; ram:U3|ram_data~26                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -0.911     ; 3.435      ;
; 4.704 ; ram:U3|ram_address_latch[1]                                                                       ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; -0.329     ; 4.570      ;
; 4.723 ; gr:U12|grc_latch[2]                                                                               ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; -2.716     ; 2.212      ;
; 4.743 ; ir:U5|instruction[3]                                                                              ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.676     ; 4.272      ;
; 4.744 ; statectrl:U14|regrd1_latch                                                                        ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.350     ; 3.599      ;
; 4.752 ; ram:U3|ram_address_latch[2]                                                                       ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; -0.420     ; 4.527      ;
; 4.785 ; ram:U3|ram_address_latch[1]                                                                       ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; -0.294     ; 4.686      ;
; 4.786 ; ram:U3|ram_data~10                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.007     ; 3.474      ;
; 4.822 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.498      ; 5.515      ;
; 4.860 ; statectrl:U14|regrd1_latch                                                                        ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.315     ; 3.750      ;
; 4.875 ; ir:U5|instruction[9]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.624     ; 4.456      ;
; 4.878 ; ram:U3|ram_data~123                                                                               ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.292     ; 3.281      ;
; 4.895 ; ram:U3|ram_data~42                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.078     ; 3.512      ;
; 4.898 ; statectrl:U14|regrd2_latch                                                                        ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.957     ; 4.146      ;
; 4.900 ; ram:U3|ram_data~98                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -1.792     ; 3.303      ;
; 4.907 ; ram:U3|ram_address_latch[2]                                                                       ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; -0.385     ; 4.717      ;
; 4.919 ; ram:U3|ram_data~50                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -1.852     ; 3.262      ;
; 4.975 ; ir:U5|instruction[1]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.885     ; 4.295      ;
; 4.976 ; ram:U3|ram_data~66                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -1.099     ; 4.072      ;
; 4.979 ; statectrl:U14|enrom_latch                                                                         ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.274     ; 3.910      ;
; 4.985 ; ir:U5|instruction[8]                                                                              ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -1.265     ; 3.925      ;
; 4.998 ; ram:U3|ram_data~18                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -1.658     ; 3.535      ;
; 5.002 ; ram:U3|ram_data~114                                                                               ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -1.998     ; 3.199      ;
; 5.013 ; statectrl:U14|enpcout_latch                                                                       ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.338     ; 3.880      ;
; 5.024 ; ram:U3|ram_data~107                                                                               ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -0.959     ; 3.760      ;
; 5.044 ; gr:U12|grc_latch[2]                                                                               ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; -2.537     ; 2.212      ;
; 5.048 ; ram:U3|ram_address_latch[1]                                                                       ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.093      ; 5.336      ;
; 5.056 ; statectrl:U14|dbfbout_latch                                                                       ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.959     ; 4.302      ;
; 5.060 ; ir:U5|instruction[0]                                                                              ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -1.372     ; 3.893      ;
; 5.106 ; ir:U5|instruction[3]                                                                              ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.254     ; 5.057      ;
; 5.127 ; ram:U3|ram_data~2                                                                                 ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -1.624     ; 3.698      ;
; 5.154 ; statectrl:U14|regrd1_latch                                                                        ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.928     ; 4.431      ;
; 5.164 ; ir:U5|instruction[0]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.885     ; 4.484      ;
; 5.190 ; ram:U3|ram_data~59                                                                                ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.473     ; 3.412      ;
; 5.201 ; gr:U12|grd_latch[2]                                                                               ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; -3.039     ; 2.367      ;
; 5.223 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.936     ; 4.492      ;
; 5.240 ; statectrl:U14|dbfaout_latch                                                                       ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.378     ; 4.067      ;
; 5.248 ; statectrl:U14|enpcout_latch                                                                       ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.373     ; 4.080      ;
; 5.257 ; statectrl:U14|enrom_latch                                                                         ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -1.309     ; 4.153      ;
; 5.268 ; gr:U12|gra_latch[2]                                                                               ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; -2.636     ; 2.337      ;
; 5.280 ; ram:U3|ram_data~91                                                                                ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -1.518     ; 3.457      ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'statectrl:U14|romin_latch'                                                                                                                                ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.914 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 1.000        ; -0.511     ; 1.405      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_input'                                                                                                                                                               ;
+--------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.210 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.285      ; 3.237      ;
; -0.210 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.285      ; 3.237      ;
; -0.210 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 2.285      ; 3.237      ;
; -0.110 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 2.285      ; 3.637      ;
; -0.110 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 2.285      ; 3.637      ;
; -0.110 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 2.285      ; 3.637      ;
+--------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_input'                                                                                                                                                               ;
+-------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.626 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.370      ; 3.451      ;
; 0.626 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.370      ; 3.451      ;
; 0.626 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 2.370      ; 3.451      ;
; 0.750 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.370      ; 3.075      ;
; 0.750 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.370      ; 3.075      ;
; 0.750 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 2.370      ; 3.075      ;
+-------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'statectrl:U14|romin_latch'                                                                                                                                ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 1.396 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 0.000        ; -0.328     ; 1.283      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.201  ; 0.431        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.201  ; 0.431        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.201  ; 0.431        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.201  ; 0.431        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.201  ; 0.431        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.201  ; 0.431        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.201  ; 0.431        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.201  ; 0.431        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.204  ; 0.434        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.329  ; 0.559        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.336  ; 0.566        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.336  ; 0.566        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.336  ; 0.566        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.336  ; 0.566        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.336  ; 0.566        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.336  ; 0.566        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.336  ; 0.566        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.336  ; 0.566        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|datad                                                                                                             ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|datad                                                                                                             ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.100  ; 0.330        ; 0.230          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.255  ; 0.255        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
; 0.277  ; 0.277        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.438  ; 0.668        ; 0.230          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.713  ; 0.713        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.735  ; 0.735        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.735  ; 0.735        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_input'                                                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_input ; Rise       ; clk_input                                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|clk_led                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|clk_out                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[9]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[0]                        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[10]                       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[11]                       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[12]                       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[13]                       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[14]                       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[15]                       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[16]                       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[17]                       ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[1]                        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[2]                        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[3]                        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[4]                        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[5]                        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[6]                        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[7]                        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[8]                        ;
; 0.272  ; 0.488        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[9]                        ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|clk_led                           ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]   ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter ;
; 0.275  ; 0.491        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|clk_out                           ;
; 0.323  ; 0.507        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|clk_out                           ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]   ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|clk_led                           ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[0]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[10]                       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[11]                       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[12]                       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[13]                       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[14]                       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[15]                       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[16]                       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[17]                       ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[1]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[2]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[3]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[4]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[5]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[6]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[7]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[8]                        ;
; 0.326  ; 0.510        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[9]                        ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|clk_out|clk                                   ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|clk_led|clk                                   ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U4|inst3|counter[0]|clk                          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U4|inst3|counter[1]|clk                          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U4|inst3|stop_counter|clk                        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[0]|clk                                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[10]|clk                               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[11]|clk                               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[12]|clk                               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[13]|clk                               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[14]|clk                               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[15]|clk                               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[16]|clk                               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[17]|clk                               ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[1]|clk                                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[2]|clk                                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[3]|clk                                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[4]|clk                                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[5]|clk                                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[6]|clk                                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[7]|clk                                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[8]|clk                                ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[9]|clk                                ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; clk_input~input|o                                ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; clk_input~inputclkctrl|inclk[0]                  ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; clk_input~inputclkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_input ; Rise       ; clk_input~input|i                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; clk_input~input|i                                ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk_input ; Rise       ; clk_input~inputclkctrl|inclk[0]                  ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk_input ; Rise       ; clk_input~inputclkctrl|outclk                    ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'                                                                    ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[10]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[11]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[12]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[13]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[14]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[15]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[16]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[17]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[18]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[19]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[4]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[5]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[6]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[7]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[8]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[9]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t1      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t10     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t11     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t12     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t13     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t15     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t16     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t18     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t2      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t3      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t4      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t5      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t6      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t7      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t8      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t9      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_1 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_2 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfaout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbin_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enalu_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enirin_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enled_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enpcout_latch         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ldpc_latch            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t1         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t10        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t11        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t12        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t13        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t15        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t18        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t2         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t4         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t5         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t6         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t7         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t8         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t9         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|nextn_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramin_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd1_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd2_latch          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|romin_latch           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|rstpc_latch           ;
; -0.183 ; 0.033        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; -0.171 ; 0.045        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; -0.164 ; 0.052        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; -0.097 ; 0.119        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; 0.003  ; 0.219        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t6         ;
; 0.005  ; 0.221        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t2         ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t11     ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t12     ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t13     ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t15     ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbout_latch         ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enalu_latch           ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t12        ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t15        ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|rstpc_latch           ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t1      ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t2      ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t6      ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enpcout_latch         ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|romin_latch           ;
; 0.048  ; 0.264        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t10     ;
; 0.048  ; 0.264        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ir:U5|instruction[10]'                                                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]              ;
; -0.188 ; 0.028        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]              ;
; -0.188 ; 0.028        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]              ;
; -0.188 ; 0.028        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]              ;
; -0.188 ; 0.028        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]              ;
; -0.187 ; 0.029        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]              ;
; -0.187 ; 0.029        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]              ;
; -0.186 ; 0.030        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]              ;
; -0.183 ; 0.033        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]              ;
; -0.012 ; 0.204        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]              ;
; -0.010 ; 0.206        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]              ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]              ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]              ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]              ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]              ;
; -0.007 ; 0.209        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]              ;
; -0.007 ; 0.209        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]              ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]              ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]              ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]              ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]              ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]              ;
; 0.013  ; 0.229        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]              ;
; 0.017  ; 0.233        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]              ;
; 0.017  ; 0.233        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]              ;
; 0.061  ; 0.061        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U11|grc_grwt[3]~clkctrl|inclk[0] ;
; 0.061  ; 0.061        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U11|grc_grwt[3]~clkctrl|outclk   ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[1]|clk             ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[2]|clk             ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[3]|clk             ;
; 0.082  ; 0.082        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[7]|clk             ;
; 0.083  ; 0.083        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[4]|clk             ;
; 0.083  ; 0.083        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[6]|clk             ;
; 0.084  ; 0.084        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[5]|clk             ;
; 0.087  ; 0.087        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[0]|clk             ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]              ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]              ;
; 0.164  ; 0.380        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]              ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]              ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]              ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]              ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]              ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]              ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]              ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]              ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]              ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]              ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]              ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]              ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]              ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]              ;
; 0.208  ; 0.208        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U11|grc_grwt[3]|combout          ;
; 0.236  ; 0.236        ; 0.000          ; High Pulse Width ; ir:U5|instruction[10] ; Rise       ; U11|grc_grwt[1]~clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'                                                                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; -0.066 ; 0.150        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; -0.018 ; 0.198        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; 0.054  ; 0.270        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; 0.059  ; 0.275        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; 0.059  ; 0.275        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; 0.059  ; 0.275        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; 0.059  ; 0.275        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; 0.059  ; 0.275        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; 0.061  ; 0.277        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; 0.061  ; 0.277        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; 0.061  ; 0.277        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; 0.061  ; 0.277        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; 0.061  ; 0.277        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; 0.061  ; 0.277        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.062  ; 0.278        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; 0.062  ; 0.278        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; 0.062  ; 0.278        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; 0.204  ; 0.204        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk             ;
; 0.252  ; 0.252        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk             ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|inclk[0] ;
; 0.306  ; 0.306        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|outclk   ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk             ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk            ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk             ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk             ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk             ;
; 0.329  ; 0.329        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk             ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk            ;
; 0.331  ; 0.331        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk                      ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk             ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk             ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q                ;
; 0.529  ; 0.713        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; 0.529  ; 0.713        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; 0.529  ; 0.713        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; 0.530  ; 0.714        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.531  ; 0.715        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; 0.531  ; 0.715        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; 0.531  ; 0.715        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; 0.531  ; 0.715        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; 0.531  ; 0.715        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; 0.532  ; 0.716        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; 0.532  ; 0.716        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; 0.532  ; 0.716        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; 0.532  ; 0.716        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; 0.532  ; 0.716        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; 0.536  ; 0.720        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; 0.606  ; 0.790        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; 0.651  ; 0.835        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk             ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk             ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk             ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk                      ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk            ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk            ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk            ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk            ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk            ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk            ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk             ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk             ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk             ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk             ;
; 0.669  ; 0.669        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk             ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|inclk[0] ;
; 0.687  ; 0.687        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|outclk   ;
; 0.739  ; 0.739        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk             ;
; 0.784  ; 0.784        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk             ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'                                                                   ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.220  ; 0.436        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.265  ; 0.481        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.266  ; 0.482        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.332  ; 0.516        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.376  ; 0.560        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.487  ; 0.487        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.490  ; 0.490        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.509  ; 0.509        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.513  ; 0.513        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.063  ; 0.279        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.063  ; 0.279        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.063  ; 0.279        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.077  ; 0.293        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.077  ; 0.293        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.102  ; 0.318        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.110  ; 0.326        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.110  ; 0.326        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.241  ; 0.241        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.242  ; 0.242        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.243  ; 0.243        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.244  ; 0.244        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.245  ; 0.245        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.246  ; 0.246        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.287  ; 0.287        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.288  ; 0.288        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.289  ; 0.289        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.290  ; 0.290        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.291  ; 0.291        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.294  ; 0.294        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.345  ; 0.345        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.367  ; 0.367        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.380  ; 0.380        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.482  ; 0.666        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.482  ; 0.666        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.489  ; 0.673        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.514  ; 0.698        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.514  ; 0.698        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.527  ; 0.711        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.527  ; 0.711        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.527  ; 0.711        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.615  ; 0.615        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.628  ; 0.628        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.647  ; 0.647        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.647  ; 0.647        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.697  ; 0.697        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.700  ; 0.700        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.701  ; 0.701        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.701  ; 0.701        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.702  ; 0.702        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.703  ; 0.703        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.703  ; 0.703        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.704  ; 0.704        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.745  ; 0.745        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.746  ; 0.746        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.746  ; 0.746        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.747  ; 0.747        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.748  ; 0.748        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.748  ; 0.748        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.748  ; 0.748        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.749  ; 0.749        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.175  ; 0.391        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.420  ; 0.604        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.553  ; 0.553        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'                                                            ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[3] ;
; 0.130  ; 0.346        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[1] ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[2] ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[0] ;
; 0.178  ; 0.394        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[3] ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[1]|clk ;
; 0.409  ; 0.409        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[2]|clk ;
; 0.418  ; 0.602        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[3] ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[0] ;
; 0.439  ; 0.439        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[0]|clk ;
; 0.448  ; 0.448        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[3]|clk ;
; 0.454  ; 0.638        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[2] ;
; 0.464  ; 0.648        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q           ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[3]|clk ;
; 0.558  ; 0.558        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[0]|clk ;
; 0.587  ; 0.587        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[2]|clk ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[1]|clk ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.104  ; 0.320        ; 0.216          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.374  ; 0.374        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
; 0.488  ; 0.672        ; 0.184          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.621  ; 0.621        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ram:U3|ram_address_latch[0]'                                                      ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-----------------------+
; -0.053 ; -0.053       ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~125   ;
; -0.043 ; -0.043       ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~126   ;
; -0.035 ; -0.035       ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~8     ;
; -0.007 ; -0.007       ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~125|datad ;
; -0.004 ; -0.004       ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~120   ;
; 0.001  ; 0.001        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~24    ;
; 0.003  ; 0.003        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~126|datad ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~8|datad   ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~122   ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~124   ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~120|datab ;
; 0.027  ; 0.027        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~121   ;
; 0.031  ; 0.031        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~122|datac ;
; 0.034  ; 0.034        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~124|datac ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~123   ;
; 0.037  ; 0.037        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~127   ;
; 0.047  ; 0.047        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~24|datad  ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~61    ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~29    ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~15    ;
; 0.077  ; 0.077        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~121|datab ;
; 0.080  ; 0.080        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~62    ;
; 0.083  ; 0.083        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~123|datad ;
; 0.083  ; 0.083        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~127|datad ;
; 0.084  ; 0.084        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~15|datac  ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~9     ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~14    ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~12    ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~61|datad  ;
; 0.102  ; 0.102        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~62|datac  ;
; 0.102  ; 0.102        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~40    ;
; 0.105  ; 0.105        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~29|datad  ;
; 0.105  ; 0.105        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~88    ;
; 0.106  ; 0.106        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~31    ;
; 0.109  ; 0.109        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~13    ;
; 0.111  ; 0.111        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~30    ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~58    ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~10    ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~28    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~59    ;
; 0.131  ; 0.131        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~13|datac  ;
; 0.131  ; 0.131        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~88|datab  ;
; 0.132  ; 0.132        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~10|datac  ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~79    ;
; 0.134  ; 0.134        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~9|datad   ;
; 0.136  ; 0.136        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~26    ;
; 0.140  ; 0.140        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~28|datac  ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~63    ;
; 0.142  ; 0.142        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~14|datad  ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~12|datad  ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~30|datab  ;
; 0.143  ; 0.143        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~59|datac  ;
; 0.143  ; 0.143        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~27    ;
; 0.148  ; 0.148        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~40|datad  ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~25    ;
; 0.152  ; 0.152        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~26|datac  ;
; 0.152  ; 0.152        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~31|datad  ;
; 0.152  ; 0.152        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~79|datac  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~56    ;
; 0.154  ; 0.154        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~45    ;
; 0.157  ; 0.157        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~104   ;
; 0.159  ; 0.159        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~27|datac  ;
; 0.162  ; 0.162        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~47    ;
; 0.163  ; 0.163        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~72    ;
; 0.164  ; 0.164        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~58|dataa  ;
; 0.164  ; 0.164        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~108   ;
; 0.166  ; 0.166        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~11    ;
; 0.167  ; 0.167        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~60    ;
; 0.168  ; 0.168        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~68    ;
; 0.171  ; 0.171        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~78    ;
; 0.172  ; 0.172        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~56|dataa  ;
; 0.176  ; 0.176        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~75    ;
; 0.179  ; 0.179        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~72|datac  ;
; 0.180  ; 0.180        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~41    ;
; 0.181  ; 0.181        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~104|dataa ;
; 0.182  ; 0.182        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~69    ;
; 0.183  ; 0.183        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~74    ;
; 0.183  ; 0.183        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~76    ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~109   ;
; 0.187  ; 0.187        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~63|datad  ;
; 0.189  ; 0.189        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~60|datac  ;
; 0.191  ; 0.191        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; rtl~15|combout        ;
; 0.192  ; 0.192        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~111   ;
; 0.193  ; 0.193        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~44    ;
; 0.194  ; 0.194        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~100   ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~110   ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~96    ;
; 0.195  ; 0.195        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; ram:U3|ram_data~98    ;
; 0.196  ; 0.196        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~41|datac  ;
; 0.198  ; 0.198        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~75|datac  ;
; 0.199  ; 0.199        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~25|dataa  ;
; 0.200  ; 0.200        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~109|datac ;
; 0.204  ; 0.204        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~45|dataa  ;
; 0.208  ; 0.208        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~47|datad  ;
; 0.212  ; 0.212        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~11|datad  ;
; 0.214  ; 0.214        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~108|datab ;
; 0.214  ; 0.214        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; U3|ram_data~68|datad  ;
; 0.215  ; 0.215        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~44|datac  ;
; 0.216  ; 0.216        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~106   ;
; 0.217  ; 0.217        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~78|datad  ;
+--------+--------------+----------------+------------------+-----------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; 0.184 ; 0.184        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.185 ; 0.185        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.186 ; 0.186        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.186 ; 0.186        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.187 ; 0.187        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.187 ; 0.187        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.188 ; 0.188        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.189 ; 0.189        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.230 ; 0.230        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.231 ; 0.231        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.232 ; 0.232        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.232 ; 0.232        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.233 ; 0.233        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.233 ; 0.233        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.234 ; 0.234        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.237 ; 0.237        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.255 ; 0.255        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.255 ; 0.255        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.288 ; 0.288        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.658 ; 0.658        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.703 ; 0.703        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.735 ; 0.735        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.735 ; 0.735        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.752 ; 0.752        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.755 ; 0.755        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.756 ; 0.756        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.756 ; 0.756        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.757 ; 0.757        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.758 ; 0.758        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.758 ; 0.758        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.759 ; 0.759        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.800 ; 0.800        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.801 ; 0.801        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.801 ; 0.801        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.802 ; 0.802        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.803 ; 0.803        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.803 ; 0.803        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.803 ; 0.803        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.804 ; 0.804        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; dig[*]    ; clk_divider:U1|clk_led ; 7.901 ; 8.250 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[0]   ; clk_divider:U1|clk_led ; 7.901 ; 8.250 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[1]   ; clk_divider:U1|clk_led ; 7.730 ; 8.105 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[2]   ; clk_divider:U1|clk_led ; 6.710 ; 6.877 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[3]   ; clk_divider:U1|clk_led ; 7.284 ; 7.559 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[4]   ; clk_divider:U1|clk_led ; 6.702 ; 6.862 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[5]   ; clk_divider:U1|clk_led ; 7.428 ; 7.899 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[6]   ; clk_divider:U1|clk_led ; 7.368 ; 7.617 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[7]   ; clk_divider:U1|clk_led ; 6.898 ; 7.138 ; Rise       ; clk_divider:U1|clk_led ;
; sel[*]    ; clk_divider:U1|clk_led ; 8.656 ; 8.265 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[0]   ; clk_divider:U1|clk_led ; 8.656 ; 8.122 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[1]   ; clk_divider:U1|clk_led ; 8.426 ; 8.265 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[2]   ; clk_divider:U1|clk_led ; 7.714 ; 7.348 ; Rise       ; clk_divider:U1|clk_led ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; dig[*]    ; clk_divider:U1|clk_led ; 6.417 ; 6.572 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[0]   ; clk_divider:U1|clk_led ; 7.572 ; 7.908 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[1]   ; clk_divider:U1|clk_led ; 7.408 ; 7.770 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[2]   ; clk_divider:U1|clk_led ; 6.429 ; 6.590 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[3]   ; clk_divider:U1|clk_led ; 6.979 ; 7.245 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[4]   ; clk_divider:U1|clk_led ; 6.417 ; 6.572 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[5]   ; clk_divider:U1|clk_led ; 7.116 ; 7.570 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[6]   ; clk_divider:U1|clk_led ; 7.060 ; 7.302 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[7]   ; clk_divider:U1|clk_led ; 6.609 ; 6.841 ; Rise       ; clk_divider:U1|clk_led ;
; sel[*]    ; clk_divider:U1|clk_led ; 7.392 ; 7.039 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[0]   ; clk_divider:U1|clk_led ; 8.296 ; 7.782 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[1]   ; clk_divider:U1|clk_led ; 8.127 ; 7.972 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[2]   ; clk_divider:U1|clk_led ; 7.392 ; 7.039 ; Rise       ; clk_divider:U1|clk_led ;
+-----------+------------------------+-------+-------+------------+------------------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                 ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; statectrl:U14|enalu_latch                 ; -6.867 ; -77.118       ;
; ram:U3|ram_address_latch[0]               ; -3.735 ; -345.451      ;
; statectrl:U14|dbfbin_latch                ; -3.728 ; -23.940       ;
; statectrl:U14|ramin_latch                 ; -3.183 ; -11.245       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; -2.915 ; -5.347        ;
; statectrl:U14|enirin_latch                ; -2.770 ; -40.212       ;
; statectrl:U14|enled_latch                 ; -2.171 ; -2.171        ;
; ir:U5|instruction[10]                     ; -2.131 ; -55.733       ;
; clk_divider:U1|clk_led                    ; -1.794 ; -13.387       ;
; clk_divider:U1|clk_out                    ; -1.578 ; -30.327       ;
; statectrl:U14|nextn_latch                 ; -0.660 ; -5.280        ;
; clk_input                                 ; -0.350 ; -1.830        ;
+-------------------------------------------+--------+---------------+


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                  ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_divider:U1|clk_out                    ; -1.298 ; -1.315        ;
; ir:U5|instruction[10]                     ; -0.259 ; -1.039        ;
; statectrl:U14|enalu_latch                 ; 0.026  ; 0.000         ;
; ram:U3|ram_address_latch[0]               ; 0.052  ; 0.000         ;
; statectrl:U14|dbfbin_latch                ; 0.109  ; 0.000         ;
; clk_input                                 ; 0.187  ; 0.000         ;
; statectrl:U14|enled_latch                 ; 0.303  ; 0.000         ;
; clk_divider:U1|clk_led                    ; 0.305  ; 0.000         ;
; statectrl:U14|nextn_latch                 ; 0.313  ; 0.000         ;
; statectrl:U14|enirin_latch                ; 0.807  ; 0.000         ;
; rom_new:U4|monostable_trigger:inst3|pulse ; 0.908  ; 0.000         ;
; statectrl:U14|ramin_latch                 ; 0.994  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary              ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; statectrl:U14|romin_latch ; -0.037 ; -0.037        ;
; clk_input                 ; -0.016 ; -0.048        ;
+---------------------------+--------+---------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary              ;
+---------------------------+-------+---------------+
; Clock                     ; Slack ; End Point TNS ;
+---------------------------+-------+---------------+
; clk_input                 ; 0.106 ; 0.000         ;
; statectrl:U14|romin_latch ; 0.756 ; 0.000         ;
+---------------------------+-------+---------------+


+--------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                   ;
+-------------------------------------------+--------+---------------+
; Clock                                     ; Slack  ; End Point TNS ;
+-------------------------------------------+--------+---------------+
; clk_input                                 ; -3.000 ; -27.494       ;
; clk_divider:U1|clk_out                    ; -1.000 ; -76.000       ;
; ir:U5|instruction[10]                     ; -1.000 ; -48.000       ;
; statectrl:U14|enirin_latch                ; -1.000 ; -17.000       ;
; clk_divider:U1|clk_led                    ; -1.000 ; -13.000       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; -1.000 ; -9.000        ;
; statectrl:U14|enalu_latch                 ; -1.000 ; -8.000        ;
; statectrl:U14|nextn_latch                 ; -1.000 ; -8.000        ;
; statectrl:U14|ramin_latch                 ; -1.000 ; -4.000        ;
; statectrl:U14|enled_latch                 ; -1.000 ; -1.000        ;
; statectrl:U14|romin_latch                 ; -1.000 ; -1.000        ;
; ram:U3|ram_address_latch[0]               ; 0.231  ; 0.000         ;
; statectrl:U14|dbfbin_latch                ; 0.327  ; 0.000         ;
+-------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|enalu_latch'                                                                                                             ;
+--------+----------------------------+----------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -6.867 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.899     ; 6.465      ;
; -6.854 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.899     ; 6.452      ;
; -6.813 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.462     ; 5.838      ;
; -6.800 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.462     ; 5.825      ;
; -6.788 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.899     ; 6.386      ;
; -6.734 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.462     ; 5.759      ;
; -6.713 ; gr:U12|gra_latch[1]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.494     ; 5.706      ;
; -6.700 ; gr:U12|gra_latch[1]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.494     ; 5.693      ;
; -6.668 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.925     ; 6.240      ;
; -6.668 ; ram:U3|ram_data~121        ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.745     ; 6.420      ;
; -6.664 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[6] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.457     ; 5.694      ;
; -6.658 ; ram:U3|ram_data~56         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.054     ; 6.101      ;
; -6.657 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.925     ; 6.229      ;
; -6.655 ; ram:U3|ram_data~121        ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.745     ; 6.407      ;
; -6.646 ; gr:U12|gra_latch[0]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.494     ; 5.639      ;
; -6.645 ; ram:U3|ram_data~56         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.054     ; 6.088      ;
; -6.634 ; gr:U12|gra_latch[1]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.494     ; 5.627      ;
; -6.633 ; gr:U12|gra_latch[0]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.494     ; 5.626      ;
; -6.625 ; gr:U12|grc_latch[0]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.425     ; 5.687      ;
; -6.614 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.488     ; 5.613      ;
; -6.612 ; gr:U12|grc_latch[0]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.425     ; 5.674      ;
; -6.610 ; gr:U12|grc_latch[1]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.431     ; 5.666      ;
; -6.605 ; ram:U3|ram_data~57         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.461     ; 6.641      ;
; -6.604 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.454     ; 7.137      ;
; -6.603 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.488     ; 5.602      ;
; -6.598 ; ram:U3|ram_data~40         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.916     ; 6.179      ;
; -6.597 ; gr:U12|grc_latch[1]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.431     ; 5.653      ;
; -6.597 ; gr:U12|grb_latch[0]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.456     ; 5.628      ;
; -6.592 ; ram:U3|ram_data~57         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.461     ; 6.628      ;
; -6.591 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.454     ; 7.124      ;
; -6.589 ; ram:U3|ram_data~121        ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.745     ; 6.341      ;
; -6.589 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[5] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.457     ; 5.619      ;
; -6.585 ; ram:U3|ram_data~40         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.916     ; 6.166      ;
; -6.584 ; gr:U12|grb_latch[0]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.456     ; 5.615      ;
; -6.579 ; ram:U3|ram_data~56         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.054     ; 6.022      ;
; -6.576 ; gr:U12|grb_latch[1]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.467     ; 5.596      ;
; -6.571 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[2] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.422     ; 7.136      ;
; -6.571 ; gr:U12|grb_latch[2]        ; alu:U8|alu_result_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.453     ; 5.605      ;
; -6.567 ; gr:U12|gra_latch[0]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.494     ; 5.560      ;
; -6.563 ; gr:U12|grb_latch[1]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.467     ; 5.583      ;
; -6.558 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.422     ; 7.123      ;
; -6.546 ; gr:U12|grc_latch[0]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.425     ; 5.608      ;
; -6.531 ; gr:U12|grc_latch[1]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.431     ; 5.587      ;
; -6.526 ; ram:U3|ram_data~57         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.461     ; 6.562      ;
; -6.525 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.454     ; 7.058      ;
; -6.519 ; ram:U3|ram_data~9          ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.681     ; 6.335      ;
; -6.519 ; ram:U3|ram_data~40         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.916     ; 6.100      ;
; -6.518 ; gr:U12|grb_latch[0]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.456     ; 5.549      ;
; -6.514 ; gr:U12|gra_latch[1]        ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.520     ; 5.481      ;
; -6.506 ; ram:U3|ram_data~9          ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.681     ; 6.322      ;
; -6.503 ; gr:U12|gra_latch[1]        ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.520     ; 5.470      ;
; -6.497 ; gr:U12|grb_latch[1]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.467     ; 5.517      ;
; -6.496 ; ram:U3|ram_data~25         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.508     ; 6.485      ;
; -6.492 ; statectrl:U14|regrd1_latch ; alu:U8|alu_result_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|enalu_latch ; 1.000        ; -0.422     ; 7.057      ;
; -6.490 ; ram:U3|ram_data~24         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.958     ; 6.029      ;
; -6.484 ; gr:U12|gra_latch[2]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.507     ; 5.464      ;
; -6.483 ; ram:U3|ram_data~25         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.508     ; 6.472      ;
; -6.477 ; ram:U3|ram_data~24         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.958     ; 6.016      ;
; -6.471 ; gr:U12|gra_latch[2]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.507     ; 5.451      ;
; -6.470 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.894     ; 6.073      ;
; -6.469 ; ram:U3|ram_data~121        ; alu:U8|alu_result_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.771     ; 6.195      ;
; -6.459 ; ram:U3|ram_data~56         ; alu:U8|alu_result_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.080     ; 5.876      ;
; -6.458 ; ram:U3|ram_data~121        ; alu:U8|alu_result_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.771     ; 6.184      ;
; -6.457 ; ram:U3|ram_data~8          ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.991     ; 5.963      ;
; -6.451 ; ram:U3|ram_data~89         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.476     ; 6.472      ;
; -6.448 ; ram:U3|ram_data~56         ; alu:U8|alu_result_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -1.080     ; 5.865      ;
; -6.447 ; gr:U12|gra_latch[0]        ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.520     ; 5.414      ;
; -6.444 ; ram:U3|ram_data~8          ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.991     ; 5.950      ;
; -6.440 ; ram:U3|ram_data~9          ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.681     ; 6.256      ;
; -6.438 ; ram:U3|ram_data~89         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.476     ; 6.459      ;
; -6.436 ; gr:U12|gra_latch[0]        ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.520     ; 5.403      ;
; -6.426 ; ram:U3|ram_data~120        ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.928     ; 5.995      ;
; -6.426 ; gr:U12|grc_latch[0]        ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.451     ; 5.462      ;
; -6.420 ; ram:U3|ram_data~105        ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.363     ; 6.554      ;
; -6.417 ; ram:U3|ram_data~25         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.508     ; 6.406      ;
; -6.415 ; gr:U12|grc_latch[0]        ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.451     ; 5.451      ;
; -6.413 ; ram:U3|ram_data~120        ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.928     ; 5.982      ;
; -6.412 ; ram:U3|ram_data~42         ; alu:U8|alu_result_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.790     ; 6.119      ;
; -6.411 ; ram:U3|ram_data~24         ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.958     ; 5.950      ;
; -6.411 ; gr:U12|grc_latch[1]        ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.457     ; 5.441      ;
; -6.407 ; ram:U3|ram_data~105        ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.363     ; 6.541      ;
; -6.406 ; ram:U3|ram_data~57         ; alu:U8|alu_result_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.487     ; 6.416      ;
; -6.405 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.480     ; 6.912      ;
; -6.405 ; gr:U12|gra_latch[2]        ; alu:U8|alu_result_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.507     ; 5.385      ;
; -6.400 ; gr:U12|grc_latch[1]        ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.457     ; 5.430      ;
; -6.399 ; ram:U3|ram_data~42         ; alu:U8|alu_result_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.790     ; 6.106      ;
; -6.399 ; ram:U3|ram_data~40         ; alu:U8|alu_result_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.942     ; 5.954      ;
; -6.398 ; ir:U5|instruction[2]       ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; 0.033      ; 7.418      ;
; -6.398 ; gr:U12|grb_latch[0]        ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.482     ; 5.403      ;
; -6.395 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.894     ; 5.998      ;
; -6.395 ; ram:U3|ram_data~57         ; alu:U8|alu_result_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.487     ; 6.405      ;
; -6.394 ; ir:U5|instruction[0]       ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; -0.480     ; 6.901      ;
; -6.389 ; gr:U12|grd_latch[0]        ; alu:U8|alu_result_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -1.477     ; 5.899      ;
; -6.388 ; ram:U3|ram_data~40         ; alu:U8|alu_result_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.942     ; 5.943      ;
; -6.387 ; gr:U12|grb_latch[0]        ; alu:U8|alu_result_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.482     ; 5.392      ;
; -6.385 ; ir:U5|instruction[2]       ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|enalu_latch ; 1.000        ; 0.033      ; 7.405      ;
; -6.378 ; ram:U3|ram_data~8          ; alu:U8|alu_result_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.991     ; 5.884      ;
; -6.377 ; ram:U3|ram_data~41         ; alu:U8|alu_result_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch ; 0.500        ; -0.890     ; 5.984      ;
; -6.377 ; gr:U12|grb_latch[1]        ; alu:U8|alu_result_latch[4] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 0.500        ; -1.493     ; 5.371      ;
; -6.376 ; gr:U12|grd_latch[0]        ; alu:U8|alu_result_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|enalu_latch ; 1.000        ; -1.477     ; 5.886      ;
+--------+----------------------------+----------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ram:U3|ram_address_latch[0]'                                                                                                       ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node             ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -3.735 ; ram:U3|ram_data~113         ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.555     ; 2.518      ;
; -3.733 ; ir:U5|instruction[0]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.144      ; 3.205      ;
; -3.723 ; ram:U3|ram_data~33          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.420     ; 2.641      ;
; -3.705 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.176      ; 3.209      ;
; -3.655 ; ram:U3|ram_data~1           ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.287     ; 2.706      ;
; -3.635 ; ram:U3|ram_data~65          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.119     ; 2.854      ;
; -3.575 ; ram:U3|ram_data~81          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.188     ; 2.725      ;
; -3.537 ; ram:U3|ram_data~17          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.278     ; 2.597      ;
; -3.527 ; ir:U5|instruction[2]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.631      ; 3.486      ;
; -3.500 ; gr:U12|grd_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.882     ; 1.946      ;
; -3.473 ; statectrl:U14|regrd2_latch  ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.155      ; 2.956      ;
; -3.461 ; ram:U3|ram_data~97          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.094     ; 2.705      ;
; -3.453 ; ir:U5|instruction[1]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.144      ; 2.925      ;
; -3.441 ; ram:U3|ram_data~83          ; ram:U3|ram_data~43  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.494     ; 3.023      ;
; -3.405 ; ram:U3|ram_address_latch[2] ; ram:U3|ram_data~9   ; statectrl:U14|ramin_latch   ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.637      ; 3.380      ;
; -3.387 ; statectrl:U14|enpcout_latch ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.165      ; 2.880      ;
; -3.370 ; ram:U3|ram_data~20          ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.428     ; 2.886      ;
; -3.366 ; ir:U5|instruction[9]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.352      ; 3.046      ;
; -3.358 ; ram:U3|ram_address_latch[3] ; ram:U3|ram_data~9   ; statectrl:U14|ramin_latch   ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.888      ; 3.584      ;
; -3.355 ; ram:U3|ram_data~39          ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.480     ; 2.827      ;
; -3.354 ; ram:U3|ram_data~35          ; ram:U3|ram_data~43  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.711     ; 2.719      ;
; -3.344 ; gr:U12|grc_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.705     ; 1.967      ;
; -3.342 ; statectrl:U14|dbfaout_latch ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.156      ; 2.826      ;
; -3.313 ; gr:U12|grb_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.744     ; 1.897      ;
; -3.305 ; ram:U3|ram_data~75          ; ram:U3|ram_data~19  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.610     ; 2.634      ;
; -3.282 ; ram:U3|ram_data~83          ; ram:U3|ram_data~19  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.694     ; 3.027      ;
; -3.280 ; ram:U3|ram_data~49          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.249     ; 2.369      ;
; -3.258 ; ram:U3|ram_data~43          ; ram:U3|ram_data~19  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.257     ; 2.940      ;
; -3.252 ; ram:U3|ram_data~39          ; ram:U3|ram_data~79  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.357     ; 2.916      ;
; -3.248 ; ram:U3|ram_data~36          ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.576     ; 2.616      ;
; -3.245 ; ram:U3|ram_data~83          ; ram:U3|ram_data~123 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.355     ; 2.972      ;
; -3.234 ; ram:U3|ram_data~119         ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.615     ; 2.571      ;
; -3.229 ; ram:U3|ram_data~41          ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.301     ; 2.766      ;
; -3.228 ; ram:U3|ram_data~84          ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.330     ; 2.842      ;
; -3.206 ; ram:U3|ram_data~38          ; ram:U3|ram_data~110 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.672     ; 2.573      ;
; -3.195 ; ram:U3|ram_data~35          ; ram:U3|ram_data~19  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.911     ; 2.723      ;
; -3.192 ; ram:U3|ram_data~46          ; ram:U3|ram_data~102 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.359     ; 2.098      ;
; -3.186 ; ram:U3|ram_data~113         ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.842     ; 2.213      ;
; -3.184 ; ir:U5|instruction[0]        ; ram:U3|ram_data~105 ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.143     ; 2.900      ;
; -3.174 ; ram:U3|ram_data~33          ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.707     ; 2.336      ;
; -3.168 ; ram:U3|ram_data~113         ; ram:U3|ram_data~57  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.760     ; 2.453      ;
; -3.166 ; ir:U5|instruction[0]        ; ram:U3|ram_data~57  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.061     ; 3.140      ;
; -3.158 ; ram:U3|ram_data~35          ; ram:U3|ram_data~123 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.572     ; 2.668      ;
; -3.156 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~105 ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.111     ; 2.904      ;
; -3.156 ; ram:U3|ram_data~39          ; ram:U3|ram_data~15  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.265     ; 2.913      ;
; -3.156 ; ram:U3|ram_data~33          ; ram:U3|ram_data~57  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.625     ; 2.576      ;
; -3.148 ; ram:U3|ram_data~86          ; ram:U3|ram_data~110 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.542     ; 2.645      ;
; -3.146 ; ram:U3|ram_data~11          ; ram:U3|ram_data~19  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.295     ; 2.790      ;
; -3.146 ; ir:U5|instruction[8]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.283      ; 2.757      ;
; -3.138 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~57  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.029     ; 3.144      ;
; -3.131 ; gr:U12|gra_latch[3]         ; ram:U3|ram_data~19  ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.301     ; 1.759      ;
; -3.131 ; ram:U3|ram_data~119         ; ram:U3|ram_data~79  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.492     ; 2.660      ;
; -3.124 ; ram:U3|ram_data~38          ; ram:U3|ram_data~94  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.668     ; 2.253      ;
; -3.124 ; ram:U3|ram_data~83          ; ram:U3|ram_data~107 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.580     ; 2.626      ;
; -3.120 ; ram:U3|ram_data~39          ; ram:U3|ram_data~127 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.518     ; 2.679      ;
; -3.119 ; ir:U5|instruction[3]        ; ram:U3|ram_data~9   ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.551      ; 2.998      ;
; -3.117 ; ram:U3|ram_data~38          ; ram:U3|ram_data~102 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.627     ; 2.255      ;
; -3.117 ; ram:U3|ram_data~39          ; ram:U3|ram_data~31  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.524     ; 2.676      ;
; -3.111 ; ram:U3|ram_data~20          ; ram:U3|ram_data~76  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.390     ; 2.804      ;
; -3.106 ; ram:U3|ram_data~1           ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.574     ; 2.401      ;
; -3.102 ; ram:U3|ram_data~41          ; ram:U3|ram_data~65  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.283     ; 2.630      ;
; -3.101 ; ram:U3|ram_data~83          ; ram:U3|ram_data~27  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.299     ; 2.823      ;
; -3.099 ; ram:U3|ram_data~55          ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.220     ; 2.831      ;
; -3.098 ; ram:U3|ram_data~83          ; ram:U3|ram_data~59  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.296     ; 2.823      ;
; -3.097 ; ram:U3|ram_data~103         ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.411     ; 2.638      ;
; -3.088 ; ram:U3|ram_data~1           ; ram:U3|ram_data~57  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.492     ; 2.641      ;
; -3.086 ; ram:U3|ram_data~65          ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.406     ; 2.549      ;
; -3.086 ; ram:U3|ram_data~87          ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.266     ; 2.772      ;
; -3.079 ; ram:U3|ram_data~39          ; ram:U3|ram_data~63  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.408     ; 2.670      ;
; -3.075 ; gr:U12|gra_latch[1]         ; ram:U3|ram_data~9   ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.896     ; 2.007      ;
; -3.072 ; ram:U3|ram_data~20          ; ram:U3|ram_data~124 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.209     ; 2.886      ;
; -3.072 ; ram:U3|ram_address_latch[1] ; ram:U3|ram_data~9   ; statectrl:U14|ramin_latch   ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.689      ; 3.099      ;
; -3.071 ; ram:U3|ram_data~39          ; ram:U3|ram_data~7   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.684     ; 2.826      ;
; -3.071 ; gr:U12|grb_latch[3]         ; ram:U3|ram_data~19  ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.264     ; 1.736      ;
; -3.068 ; ram:U3|ram_data~116         ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.470     ; 2.542      ;
; -3.068 ; ram:U3|ram_data~39          ; ram:U3|ram_data~47  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.354     ; 2.891      ;
; -3.068 ; ram:U3|ram_data~65          ; ram:U3|ram_data~57  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.324     ; 2.789      ;
; -3.066 ; ram:U3|ram_data~86          ; ram:U3|ram_data~94  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.538     ; 2.325      ;
; -3.064 ; ram:U3|ram_data~113         ; ram:U3|ram_data~73  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.762     ; 2.335      ;
; -3.062 ; ir:U5|instruction[0]        ; ram:U3|ram_data~73  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.063     ; 3.022      ;
; -3.060 ; statectrl:U14|enrom_latch   ; ram:U3|ram_data~9   ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.329      ; 2.717      ;
; -3.059 ; ram:U3|ram_data~86          ; ram:U3|ram_data~102 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.497     ; 2.327      ;
; -3.052 ; ram:U3|ram_data~33          ; ram:U3|ram_data~73  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.627     ; 2.458      ;
; -3.050 ; ram:U3|ram_data~113         ; ram:U3|ram_data~25  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.704     ; 2.293      ;
; -3.048 ; ir:U5|instruction[0]        ; ram:U3|ram_data~25  ; statectrl:U14|enirin_latch  ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.005     ; 2.980      ;
; -3.043 ; gr:U12|grc_latch[3]         ; ram:U3|ram_data~19  ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; 0.500        ; -1.233     ; 1.739      ;
; -3.041 ; ram:U3|ram_data~71          ; ram:U3|ram_data~111 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.028     ; 2.965      ;
; -3.038 ; ram:U3|ram_data~33          ; ram:U3|ram_data~25  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.569     ; 2.416      ;
; -3.037 ; ram:U3|ram_data~35          ; ram:U3|ram_data~107 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.797     ; 2.322      ;
; -3.035 ; ram:U3|ram_data~119         ; ram:U3|ram_data~15  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.400     ; 2.657      ;
; -3.034 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~73  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.031     ; 3.026      ;
; -3.030 ; ram:U3|ram_data~83          ; ram:U3|ram_data~91  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.228     ; 2.824      ;
; -3.030 ; ram:U3|ram_data~121         ; ram:U3|ram_data~9   ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 1.000        ; -0.147     ; 2.721      ;
; -3.027 ; ram:U3|ram_data~100         ; ram:U3|ram_data~108 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.596     ; 2.375      ;
; -3.026 ; ram:U3|ram_data~34          ; ram:U3|ram_data~90  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.690     ; 2.280      ;
; -3.026 ; ram:U3|ram_data~81          ; ram:U3|ram_data~105 ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.475     ; 2.420      ;
; -3.022 ; ram:U3|ram_data~83          ; ram:U3|ram_data~11  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.474     ; 2.631      ;
; -3.020 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_data~25  ; clk_divider:U1|clk_out      ; ram:U3|ram_address_latch[0] ; 0.500        ; 0.027      ; 2.984      ;
; -3.017 ; ram:U3|ram_data~51          ; ram:U3|ram_data~43  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.330     ; 2.763      ;
; -3.014 ; ram:U3|ram_data~35          ; ram:U3|ram_data~27  ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; 0.500        ; -0.516     ; 2.519      ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|dbfbin_latch'                                                                                                              ;
+--------+-----------------------------+----------------------------+-----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                    ; Launch Clock                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------+-----------------------------+----------------------------+--------------+------------+------------+
; -3.728 ; ram:U3|ram_data~39          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.243     ; 3.028      ;
; -3.607 ; ram:U3|ram_data~119         ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.378     ; 2.772      ;
; -3.472 ; ram:U3|ram_data~55          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.017      ; 3.032      ;
; -3.470 ; ram:U3|ram_data~103         ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.174     ; 2.839      ;
; -3.459 ; ram:U3|ram_data~87          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.029     ; 2.973      ;
; -3.414 ; ram:U3|ram_data~71          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.209      ; 3.166      ;
; -3.168 ; ram:U3|ram_data~23          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.039      ; 2.750      ;
; -3.095 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.358      ; 2.986      ;
; -3.067 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.390      ; 2.990      ;
; -3.061 ; ram:U3|ram_data~20          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.153     ; 2.971      ;
; -3.029 ; ram:U3|ram_data~83          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.094     ; 2.999      ;
; -3.008 ; ram:U3|ram_data~69          ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.212      ; 2.818      ;
; -2.993 ; ram:U3|ram_data~7           ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.366      ; 2.902      ;
; -2.988 ; ram:U3|ram_data~5           ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.229      ; 2.815      ;
; -2.942 ; ram:U3|ram_data~35          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.311     ; 2.695      ;
; -2.939 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.369      ; 2.841      ;
; -2.939 ; ram:U3|ram_data~36          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.301     ; 2.701      ;
; -2.924 ; statectrl:U14|dbfaout_latch ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.370      ; 2.827      ;
; -2.919 ; ram:U3|ram_data~84          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.055     ; 2.927      ;
; -2.901 ; ram:U3|ram_data~38          ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.387     ; 2.577      ;
; -2.889 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.340      ; 3.270      ;
; -2.889 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.845      ; 3.267      ;
; -2.886 ; ram:U3|ram_address_latch[1] ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.903      ; 3.332      ;
; -2.872 ; ir:U5|instruction[1]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.358      ; 2.763      ;
; -2.863 ; gr:U12|grd_latch[7]         ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.668     ; 1.728      ;
; -2.856 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.372      ; 3.269      ;
; -2.843 ; ram:U3|ram_data~86          ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.257     ; 2.649      ;
; -2.790 ; ir:U5|instruction[9]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.566      ; 2.889      ;
; -2.759 ; ram:U3|ram_data~116         ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.195     ; 2.627      ;
; -2.718 ; ram:U3|ram_data~100         ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.321     ; 2.460      ;
; -2.708 ; gr:U12|grc_latch[7]         ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.491     ; 1.750      ;
; -2.703 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.461      ; 2.752      ;
; -2.698 ; ram:U3|ram_data~21          ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.120      ; 2.416      ;
; -2.687 ; ram:U3|ram_address_latch[3] ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 1.102      ; 3.332      ;
; -2.683 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.827      ; 3.551      ;
; -2.675 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.493      ; 2.756      ;
; -2.674 ; gr:U12|grd_latch[0]         ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.683     ; 2.032      ;
; -2.671 ; ram:U3|ram_data~101         ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.152      ; 2.421      ;
; -2.668 ; ram:U3|ram_data~70          ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.001     ; 2.730      ;
; -2.663 ; ram:U3|ram_data~113         ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.357     ; 2.357      ;
; -2.661 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.342      ; 3.044      ;
; -2.661 ; ram:U3|ram_data~34          ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.347     ; 2.365      ;
; -2.661 ; ram:U3|ram_data~22          ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.145     ; 2.579      ;
; -2.657 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.351      ; 3.049      ;
; -2.651 ; ram:U3|ram_data~33          ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.222     ; 2.480      ;
; -2.643 ; ram:U3|ram_address_latch[2] ; dbufferb:U10|data_latch[7] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.851      ; 3.037      ;
; -2.633 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.374      ; 3.048      ;
; -2.625 ; ir:U5|instruction[1]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.340      ; 3.006      ;
; -2.622 ; statectrl:U14|enpcout_latch ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.379      ; 2.534      ;
; -2.605 ; ram:U3|ram_data~51          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.070      ; 2.739      ;
; -2.597 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.472      ; 2.657      ;
; -2.588 ; ram:U3|ram_data~115         ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.135      ; 2.787      ;
; -2.583 ; ram:U3|ram_data~1           ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.089     ; 2.545      ;
; -2.580 ; ir:U5|instruction[1]        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.461      ; 2.629      ;
; -2.578 ; ram:U3|ram_data~52          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.085      ; 2.726      ;
; -2.574 ; ram:U3|ram_data~48          ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.187     ; 2.438      ;
; -2.569 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.375      ; 2.997      ;
; -2.563 ; ram:U3|ram_data~65          ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.079      ; 2.693      ;
; -2.559 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.343      ; 2.955      ;
; -2.558 ; ram:U3|ram_data~85          ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.230      ; 2.386      ;
; -2.552 ; ram:U3|ram_data~118         ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.369     ; 2.246      ;
; -2.550 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.344      ; 2.948      ;
; -2.545 ; ram:U3|ram_data~99          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.273     ; 2.336      ;
; -2.544 ; ram:U3|ram_data~80          ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.383     ; 2.212      ;
; -2.538 ; ir:U5|instruction[9]        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.548      ; 3.127      ;
; -2.538 ; ram:U3|ram_data~117         ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.017      ; 2.153      ;
; -2.536 ; ir:U5|instruction[3]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.765      ; 2.834      ;
; -2.528 ; gr:U12|grb_latch[5]         ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.443     ; 1.673      ;
; -2.522 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.376      ; 2.952      ;
; -2.513 ; gr:U12|grb_latch[7]         ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.546     ; 1.500      ;
; -2.511 ; statectrl:U14|regrd1_latch  ; dbufferb:U10|data_latch[2] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.374      ; 2.926      ;
; -2.509 ; gr:U12|grb_latch[2]         ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.541     ; 2.009      ;
; -2.508 ; ir:U5|instruction[8]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.497      ; 2.538      ;
; -2.503 ; ram:U3|ram_data~81          ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.010      ; 2.564      ;
; -2.502 ; ir:U5|instruction[7]        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.347      ; 2.382      ;
; -2.497 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.948      ; 3.033      ;
; -2.493 ; ir:U5|instruction[9]        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.669      ; 2.750      ;
; -2.491 ; ram:U3|ram_data~0           ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.194     ; 2.348      ;
; -2.491 ; ram:U3|ram_data~32          ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.199     ; 2.343      ;
; -2.471 ; ir:U5|instruction[0]        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.342      ; 2.854      ;
; -2.467 ; ram:U3|ram_address_latch[2] ; dbufferb:U10|data_latch[3] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.837      ; 3.368      ;
; -2.465 ; ram:U3|ram_data~17          ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.080     ; 2.436      ;
; -2.465 ; ram:U3|ram_address_latch[1] ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramin_latch   ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.887      ; 3.403      ;
; -2.455 ; ir:U5|instruction[2]        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.829      ; 3.325      ;
; -2.450 ; ram:U3|ram_data~82          ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.059     ; 2.442      ;
; -2.447 ; statectrl:U14|dbfaout_latch ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.473      ; 2.508      ;
; -2.443 ; ram:U3|ram_data~66          ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.103      ; 2.597      ;
; -2.441 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[4] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.354      ; 2.848      ;
; -2.436 ; ram:U3|ram_data~3           ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.353      ; 2.853      ;
; -2.428 ; gr:U12|grd_latch[1]         ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.684     ; 1.785      ;
; -2.426 ; gr:U12|grc_latch[5]         ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.389     ; 1.625      ;
; -2.423 ; ram:U3|ram_data~68          ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.057      ; 2.543      ;
; -2.406 ; ram:U3|ram_data~15          ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 1.000        ; -0.069     ; 2.380      ;
; -2.401 ; statectrl:U14|regrd2_latch  ; dbufferb:U10|data_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.353      ; 2.795      ;
; -2.400 ; ram:U3|ram_data~64          ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.163     ; 2.288      ;
; -2.398 ; ram:U3|ram_data~19          ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.516      ; 2.978      ;
; -2.392 ; ir:U5|instruction[1]        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enirin_latch  ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.343      ; 2.788      ;
; -2.392 ; ram:U3|ram_data~96          ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.217     ; 2.226      ;
; -2.390 ; gr:U12|grd_latch[5]         ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]       ; statectrl:U14|dbfbin_latch ; 0.500        ; -0.574     ; 1.404      ;
; -2.389 ; ram:U3|ram_data~97          ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch ; 0.500        ; 0.104      ; 2.544      ;
+--------+-----------------------------+----------------------------+-----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|ramin_latch'                                                                                                               ;
+--------+-----------------------------+-----------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -3.183 ; ram:U3|ram_data~41          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.035     ; 2.655      ;
; -3.029 ; gr:U12|gra_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -1.630     ; 1.896      ;
; -2.984 ; ram:U3|ram_data~121         ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.881     ; 2.610      ;
; -2.926 ; gr:U12|grc_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -1.567     ; 1.856      ;
; -2.921 ; ram:U3|ram_data~57          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.597     ; 2.831      ;
; -2.892 ; gr:U12|grb_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -1.603     ; 1.786      ;
; -2.835 ; ram:U3|ram_data~9           ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.817     ; 2.525      ;
; -2.812 ; ram:U3|ram_data~25          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.644     ; 2.675      ;
; -2.767 ; ram:U3|ram_data~89          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.612     ; 2.662      ;
; -2.736 ; ram:U3|ram_data~105         ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.499     ; 2.744      ;
; -2.718 ; ram:U3|ram_data~75          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.135     ; 2.090      ;
; -2.695 ; ram:U3|ram_data~83          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.219     ; 2.483      ;
; -2.695 ; ram:U3|ram_data~56          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.371     ; 1.831      ;
; -2.689 ; ram:U3|ram_data~113         ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.289     ; 2.407      ;
; -2.687 ; ir:U5|instruction[0]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.590     ; 3.094      ;
; -2.683 ; gr:U12|gra_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -1.811     ; 1.369      ;
; -2.677 ; ram:U3|ram_data~33          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.154     ; 2.530      ;
; -2.671 ; ram:U3|ram_data~43          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.782     ; 2.396      ;
; -2.662 ; gr:U12|grc_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -1.742     ; 1.417      ;
; -2.660 ; ram:U3|ram_data~73          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.600     ; 2.567      ;
; -2.659 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -0.558     ; 3.098      ;
; -2.649 ; gr:U12|grb_latch[2]         ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -1.549     ; 1.597      ;
; -2.641 ; ir:U5|instruction[0]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.771     ; 2.867      ;
; -2.635 ; ram:U3|ram_data~40          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.233     ; 1.909      ;
; -2.634 ; gr:U12|grb_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -1.773     ; 1.358      ;
; -2.609 ; ram:U3|ram_data~1           ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.021     ; 2.595      ;
; -2.608 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -0.739     ; 2.866      ;
; -2.608 ; ram:U3|ram_data~35          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.436     ; 2.179      ;
; -2.589 ; ram:U3|ram_data~65          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -0.853     ; 2.743      ;
; -2.559 ; ram:U3|ram_data~11          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.820     ; 2.246      ;
; -2.544 ; gr:U12|gra_latch[3]         ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -1.826     ; 1.215      ;
; -2.529 ; ram:U3|ram_data~81          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -0.922     ; 2.614      ;
; -2.527 ; ram:U3|ram_data~24          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.275     ; 1.759      ;
; -2.494 ; ram:U3|ram_data~8           ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.308     ; 1.693      ;
; -2.491 ; ram:U3|ram_data~17          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.012     ; 2.486      ;
; -2.484 ; gr:U12|grb_latch[3]         ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -1.789     ; 1.192      ;
; -2.481 ; ir:U5|instruction[2]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.103     ; 3.375      ;
; -2.463 ; ram:U3|ram_data~120         ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.245     ; 1.725      ;
; -2.456 ; gr:U12|grc_latch[3]         ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -1.758     ; 1.195      ;
; -2.454 ; gr:U12|grd_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -1.616     ; 1.835      ;
; -2.435 ; ir:U5|instruction[2]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.284     ; 3.148      ;
; -2.427 ; statectrl:U14|regrd2_latch  ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -0.579     ; 2.845      ;
; -2.426 ; gr:U12|grd_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -1.794     ; 1.629      ;
; -2.415 ; ram:U3|ram_data~97          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -0.828     ; 2.594      ;
; -2.412 ; ram:U3|ram_data~104         ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.097     ; 1.822      ;
; -2.409 ; statectrl:U14|regrd2_latch  ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -0.760     ; 2.646      ;
; -2.407 ; ir:U5|instruction[1]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.590     ; 2.814      ;
; -2.393 ; ram:U3|ram_data~72          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.087     ; 1.813      ;
; -2.377 ; ir:U5|instruction[1]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.771     ; 2.603      ;
; -2.368 ; ram:U3|ram_data~91          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.071     ; 1.804      ;
; -2.361 ; ram:U3|ram_data~88          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -1.156     ; 1.712      ;
; -2.359 ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; -0.097     ; 3.269      ;
; -2.356 ; ram:U3|ram_data~27          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.984     ; 1.879      ;
; -2.341 ; statectrl:U14|enpcout_latch ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -0.569     ; 2.769      ;
; -2.326 ; ram:U3|ram_data~48          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.298     ; 2.035      ;
; -2.320 ; ir:U5|instruction[9]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.382     ; 2.935      ;
; -2.320 ; gr:U12|gra_latch[2]         ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -1.594     ; 1.223      ;
; -2.310 ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; 0.156      ; 3.473      ;
; -2.298 ; gr:U12|grc_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -1.439     ; 1.856      ;
; -2.296 ; statectrl:U14|dbfaout_latch ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -0.578     ; 2.715      ;
; -2.296 ; ram:U3|ram_data~80          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.494     ; 1.809      ;
; -2.290 ; ir:U5|instruction[9]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.563     ; 2.724      ;
; -2.278 ; ram:U3|ram_data~59          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.986     ; 1.799      ;
; -2.271 ; ram:U3|ram_data~51          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.055     ; 2.223      ;
; -2.267 ; gr:U12|grb_latch[1]         ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -1.478     ; 1.786      ;
; -2.254 ; ram:U3|ram_data~115         ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -0.990     ; 2.271      ;
; -2.248 ; ram:U3|ram_data~42          ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.877     ; 1.878      ;
; -2.243 ; ram:U3|ram_data~0           ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.305     ; 1.945      ;
; -2.243 ; ram:U3|ram_data~32          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.310     ; 1.940      ;
; -2.240 ; ram:U3|ram_data~107         ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.691     ; 2.056      ;
; -2.234 ; ram:U3|ram_data~49          ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -0.983     ; 2.258      ;
; -2.216 ; ir:U5|instruction[0]        ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.781     ; 2.432      ;
; -2.211 ; ram:U3|ram_data~99          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.398     ; 1.820      ;
; -2.188 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -0.749     ; 2.436      ;
; -2.176 ; ram:U3|ram_data~34          ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.230     ; 1.953      ;
; -2.172 ; gr:U12|grc_latch[2]         ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; -1.531     ; 1.138      ;
; -2.159 ; ram:U3|ram_data~123         ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.958     ; 1.708      ;
; -2.158 ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; 0.833      ; 3.593      ;
; -2.152 ; ram:U3|ram_data~64          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.274     ; 1.885      ;
; -2.145 ; ir:U5|instruction[10]       ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 0.500        ; 0.652      ; 3.399      ;
; -2.144 ; ram:U3|ram_data~96          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.328     ; 1.823      ;
; -2.133 ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; -0.288     ; 2.852      ;
; -2.129 ; statectrl:U14|dbfaout_latch ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -0.759     ; 2.367      ;
; -2.124 ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; -0.224     ; 2.907      ;
; -2.120 ; ram:U3|ram_data~10          ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.795     ; 1.832      ;
; -2.119 ; ram:U3|ram_data~112         ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.161     ; 1.965      ;
; -2.102 ; ram:U3|ram_data~3           ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -0.772     ; 2.337      ;
; -2.100 ; ir:U5|instruction[8]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.451     ; 2.646      ;
; -2.073 ; ir:U5|instruction[3]        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.183     ; 2.887      ;
; -2.066 ; ram:U3|ram_data~16          ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -1.281     ; 1.792      ;
; -2.064 ; ram:U3|ram_data~19          ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 1.000        ; -0.609     ; 2.462      ;
; -2.054 ; ir:U5|instruction[8]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.632     ; 2.419      ;
; -2.049 ; statectrl:U14|regrd2_latch  ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -0.770     ; 2.276      ;
; -2.043 ; ir:U5|instruction[3]        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch  ; statectrl:U14|ramin_latch ; 1.000        ; -0.364     ; 2.676      ;
; -2.034 ; gr:U12|grc_latch[0]         ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -1.614     ; 1.417      ;
; -2.026 ; statectrl:U14|regrd1_latch  ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -0.509     ; 2.514      ;
; -2.026 ; ram:U3|ram_data~26          ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch ; 0.500        ; -0.718     ; 1.815      ;
; -2.024 ; gr:U12|grb_latch[2]         ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]       ; statectrl:U14|ramin_latch ; 1.000        ; -1.424     ; 1.597      ;
; -2.024 ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch   ; statectrl:U14|ramin_latch ; 1.000        ; -0.043     ; 2.988      ;
; -2.014 ; statectrl:U14|enrom_latch   ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out      ; statectrl:U14|ramin_latch ; 1.000        ; -0.405     ; 2.606      ;
+--------+-----------------------------+-----------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                             ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                                    ; Launch Clock                ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+--------------+------------+------------+
; -2.915 ; ram:U3|ram_data~41         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.907     ; 2.537      ;
; -2.765 ; ram:U3|ram_data~75         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.816     ; 2.478      ;
; -2.761 ; gr:U12|gra_latch[1]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.502     ; 1.778      ;
; -2.752 ; gr:U12|grb_latch[2]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.470     ; 1.801      ;
; -2.742 ; ram:U3|ram_data~83         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.900     ; 2.871      ;
; -2.735 ; ram:U3|ram_data~39         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.063     ; 2.701      ;
; -2.718 ; ram:U3|ram_data~43         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.463     ; 2.784      ;
; -2.716 ; ram:U3|ram_data~121        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.753     ; 2.492      ;
; -2.659 ; ram:U3|ram_data~56         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.062     ; 2.126      ;
; -2.658 ; gr:U12|grc_latch[1]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.439     ; 1.738      ;
; -2.655 ; ram:U3|ram_data~35         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.117     ; 2.567      ;
; -2.653 ; ram:U3|ram_data~57         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.469     ; 2.713      ;
; -2.647 ; gr:U12|gra_latch[0]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.502     ; 1.664      ;
; -2.626 ; gr:U12|grc_latch[0]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.433     ; 1.712      ;
; -2.624 ; gr:U12|grb_latch[1]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.475     ; 1.668      ;
; -2.614 ; ram:U3|ram_data~119        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.198     ; 2.445      ;
; -2.609 ; ram:U3|ram_data~46         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.934     ; 2.204      ;
; -2.606 ; ram:U3|ram_data~11         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.501     ; 2.634      ;
; -2.605 ; ir:U5|instruction[0]       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.462     ; 3.162      ;
; -2.599 ; ram:U3|ram_data~40         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.924     ; 2.204      ;
; -2.598 ; gr:U12|grb_latch[0]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.464     ; 1.653      ;
; -2.591 ; gr:U12|gra_latch[3]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.507     ; 1.603      ;
; -2.572 ; statectrl:U14|regrd1_latch ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.430     ; 3.161      ;
; -2.567 ; ram:U3|ram_data~9          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.689     ; 2.407      ;
; -2.544 ; ram:U3|ram_data~25         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.516     ; 2.557      ;
; -2.534 ; ram:U3|ram_data~38         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.202     ; 2.361      ;
; -2.531 ; gr:U12|grb_latch[3]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.470     ; 1.580      ;
; -2.503 ; gr:U12|grc_latch[3]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.439     ; 1.583      ;
; -2.499 ; ram:U3|ram_data~89         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.484     ; 2.544      ;
; -2.491 ; ram:U3|ram_data~24         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.966     ; 2.054      ;
; -2.479 ; ram:U3|ram_data~55         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.803     ; 2.705      ;
; -2.477 ; ram:U3|ram_data~103        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.994     ; 2.512      ;
; -2.476 ; ram:U3|ram_data~86         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.072     ; 2.433      ;
; -2.468 ; ram:U3|ram_data~105        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.371     ; 2.626      ;
; -2.466 ; ram:U3|ram_data~87         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.849     ; 2.646      ;
; -2.458 ; ram:U3|ram_data~8          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.999     ; 1.988      ;
; -2.450 ; ram:U3|ram_data~20         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.958     ; 2.521      ;
; -2.438 ; gr:U12|grb_latch[5]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.491     ; 1.466      ;
; -2.428 ; gr:U12|grb_latch[6]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.491     ; 1.456      ;
; -2.427 ; ram:U3|ram_data~120        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.936     ; 2.020      ;
; -2.423 ; gr:U12|gra_latch[2]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.515     ; 1.427      ;
; -2.421 ; ram:U3|ram_data~113        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.161     ; 2.289      ;
; -2.421 ; ram:U3|ram_data~71         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.611     ; 2.839      ;
; -2.415 ; ram:U3|ram_data~91         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.752     ; 2.192      ;
; -2.413 ; ram:U3|ram_data~15         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.889     ; 2.053      ;
; -2.409 ; ram:U3|ram_data~33         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.026     ; 2.412      ;
; -2.403 ; ram:U3|ram_data~27         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.665     ; 2.267      ;
; -2.399 ; ir:U5|instruction[2]       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; 0.025      ; 3.443      ;
; -2.392 ; ram:U3|ram_data~73         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.472     ; 2.449      ;
; -2.390 ; gr:U12|grd_latch[0]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.485     ; 1.924      ;
; -2.376 ; ram:U3|ram_data~104        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.788     ; 2.117      ;
; -2.375 ; gr:U12|gra_latch[4]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.516     ; 1.378      ;
; -2.374 ; ram:U3|ram_data~44         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.871     ; 2.032      ;
; -2.373 ; statectrl:U14|regrd2_latch ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.451     ; 2.941      ;
; -2.370 ; ram:U3|ram_data~79         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.774     ; 2.125      ;
; -2.370 ; gr:U12|gra_latch[6]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.517     ; 1.372      ;
; -2.357 ; ram:U3|ram_data~72         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.778     ; 2.108      ;
; -2.354 ; ram:U3|ram_data~94         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.608     ; 2.275      ;
; -2.351 ; ram:U3|ram_data~42         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.798     ; 2.082      ;
; -2.344 ; ram:U3|ram_data~14         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.667     ; 2.206      ;
; -2.343 ; gr:U12|grc_latch[7]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.439     ; 1.423      ;
; -2.341 ; ir:U5|instruction[1]       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.462     ; 2.898      ;
; -2.341 ; ram:U3|ram_data~1          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.893     ; 2.477      ;
; -2.339 ; gr:U12|grc_latch[5]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.440     ; 1.418      ;
; -2.328 ; ram:U3|ram_data~36         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.106     ; 2.251      ;
; -2.327 ; gr:U12|gra_latch[7]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.516     ; 1.330      ;
; -2.325 ; ram:U3|ram_data~59         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.667     ; 2.187      ;
; -2.325 ; ram:U3|ram_data~88         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.847     ; 2.007      ;
; -2.322 ; ram:U3|ram_data~61         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.793     ; 2.058      ;
; -2.321 ; ram:U3|ram_data~65         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.725     ; 2.625      ;
; -2.318 ; ram:U3|ram_data~51         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.736     ; 2.611      ;
; -2.317 ; gr:U12|gra_latch[5]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.517     ; 1.319      ;
; -2.308 ; ram:U3|ram_data~84         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.860     ; 2.477      ;
; -2.308 ; ram:U3|ram_data~45         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.930     ; 1.907      ;
; -2.307 ; ram:U3|ram_data~78         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.535     ; 2.301      ;
; -2.301 ; ram:U3|ram_data~115        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.671     ; 2.659      ;
; -2.301 ; ram:U3|ram_data~70         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.816     ; 2.514      ;
; -2.301 ; ram:U3|ram_data~13         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.772     ; 2.058      ;
; -2.294 ; ram:U3|ram_data~22         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.960     ; 2.363      ;
; -2.294 ; ram:U3|ram_data~30         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.719     ; 2.104      ;
; -2.293 ; ram:U3|ram_data~69         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.711     ; 2.611      ;
; -2.290 ; ram:U3|ram_data~48         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.989     ; 2.330      ;
; -2.288 ; ram:U3|ram_data~109        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.874     ; 1.943      ;
; -2.287 ; ram:U3|ram_data~107        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.372     ; 2.444      ;
; -2.284 ; ram:U3|ram_data~47         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.778     ; 2.035      ;
; -2.279 ; ram:U3|ram_data~34         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.151     ; 2.157      ;
; -2.275 ; gr:U12|grc_latch[2]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.452     ; 1.342      ;
; -2.273 ; ram:U3|ram_data~5          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.694     ; 2.608      ;
; -2.261 ; ram:U3|ram_data~81         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.794     ; 2.496      ;
; -2.260 ; ram:U3|ram_data~80         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.185     ; 2.104      ;
; -2.258 ; ram:U3|ram_data~99         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.079     ; 2.208      ;
; -2.258 ; ram:U3|ram_data~95         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.751     ; 2.036      ;
; -2.254 ; ir:U5|instruction[9]       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.254     ; 3.019      ;
; -2.223 ; ram:U3|ram_data~17         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.884     ; 2.368      ;
; -2.223 ; ram:U3|ram_data~10         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.716     ; 2.036      ;
; -2.217 ; gr:U12|grc_latch[6]        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -1.440     ; 1.296      ;
; -2.207 ; ram:U3|ram_data~0          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -0.996     ; 2.240      ;
; -2.207 ; ram:U3|ram_data~32         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 1.000        ; -1.001     ; 2.235      ;
; -2.206 ; ram:U3|ram_data~123        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.639     ; 2.096      ;
; -2.195 ; ram:U3|ram_data~93         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.500        ; -0.702     ; 2.022      ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|enirin_latch'                                                                                                        ;
+--------+----------------------------+-----------------------+-----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node               ; Launch Clock                ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------+-----------------------------+----------------------------+--------------+------------+------------+
; -2.770 ; ram:U3|ram_data~41         ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.712     ; 2.555      ;
; -2.763 ; ram:U3|ram_data~75         ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.812     ; 2.448      ;
; -2.740 ; ram:U3|ram_data~83         ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.896     ; 2.841      ;
; -2.716 ; ram:U3|ram_data~43         ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.459     ; 2.754      ;
; -2.694 ; gr:U12|grb_latch[2]        ; ir:U5|instruction[10] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.062     ; 2.119      ;
; -2.664 ; ram:U3|ram_data~39         ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.657     ; 3.004      ;
; -2.653 ; ram:U3|ram_data~35         ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.113     ; 2.537      ;
; -2.652 ; gr:U12|grb_latch[2]        ; ir:U5|instruction[2]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.542     ; 1.597      ;
; -2.641 ; ram:U3|ram_data~75         ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.402     ; 2.736      ;
; -2.618 ; ram:U3|ram_data~83         ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.486     ; 3.129      ;
; -2.616 ; gr:U12|gra_latch[1]        ; ir:U5|instruction[9]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.307     ; 1.796      ;
; -2.604 ; ram:U3|ram_data~11         ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.497     ; 2.604      ;
; -2.594 ; ram:U3|ram_data~43         ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.049     ; 3.042      ;
; -2.589 ; gr:U12|gra_latch[3]        ; ir:U5|instruction[3]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.503     ; 1.573      ;
; -2.571 ; ram:U3|ram_data~121        ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.558     ; 2.510      ;
; -2.568 ; ram:U3|ram_data~20         ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.544     ; 3.021      ;
; -2.543 ; ram:U3|ram_data~119        ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.792     ; 2.748      ;
; -2.534 ; ram:U3|ram_data~46         ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.520     ; 2.511      ;
; -2.531 ; ram:U3|ram_data~39         ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.649     ; 2.879      ;
; -2.531 ; ram:U3|ram_data~35         ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.703     ; 2.825      ;
; -2.529 ; gr:U12|grb_latch[3]        ; ir:U5|instruction[3]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.466     ; 1.550      ;
; -2.513 ; gr:U12|grc_latch[1]        ; ir:U5|instruction[9]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.244     ; 1.756      ;
; -2.508 ; ram:U3|ram_data~57         ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.274     ; 2.731      ;
; -2.501 ; gr:U12|grc_latch[3]        ; ir:U5|instruction[3]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.435     ; 1.553      ;
; -2.493 ; gr:U12|gra_latch[4]        ; ir:U5|instruction[12] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.102     ; 1.878      ;
; -2.492 ; ram:U3|ram_data~44         ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.457     ; 2.532      ;
; -2.482 ; ram:U3|ram_data~11         ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.087     ; 2.892      ;
; -2.479 ; gr:U12|grb_latch[1]        ; ir:U5|instruction[9]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.280     ; 1.686      ;
; -2.467 ; gr:U12|gra_latch[3]        ; ir:U5|instruction[11] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.093     ; 1.861      ;
; -2.459 ; ram:U3|ram_data~38         ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.788     ; 2.668      ;
; -2.446 ; ram:U3|ram_data~36         ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.692     ; 2.751      ;
; -2.426 ; ram:U3|ram_data~84         ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.446     ; 2.977      ;
; -2.422 ; ram:U3|ram_data~9          ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.494     ; 2.425      ;
; -2.418 ; ram:U3|ram_data~20         ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.552     ; 2.863      ;
; -2.413 ; ram:U3|ram_data~91         ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.748     ; 2.162      ;
; -2.410 ; ram:U3|ram_data~119        ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.784     ; 2.623      ;
; -2.408 ; ram:U3|ram_data~55         ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.397     ; 3.008      ;
; -2.407 ; gr:U12|grb_latch[3]        ; ir:U5|instruction[11] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.056     ; 1.838      ;
; -2.406 ; ram:U3|ram_data~103        ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.588     ; 2.815      ;
; -2.401 ; ram:U3|ram_data~86         ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.658     ; 2.740      ;
; -2.401 ; ram:U3|ram_data~27         ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.661     ; 2.237      ;
; -2.399 ; ram:U3|ram_data~25         ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.321     ; 2.575      ;
; -2.395 ; ram:U3|ram_data~87         ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.443     ; 2.949      ;
; -2.387 ; ram:U3|ram_data~41         ; ir:U5|instruction[1]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.512     ; 2.372      ;
; -2.379 ; gr:U12|grc_latch[3]        ; ir:U5|instruction[11] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.025     ; 1.841      ;
; -2.365 ; gr:U12|gra_latch[2]        ; ir:U5|instruction[10] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.107     ; 1.745      ;
; -2.354 ; ram:U3|ram_data~89         ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.289     ; 2.562      ;
; -2.353 ; gr:U12|grb_latch[6]        ; ir:U5|instruction[14] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.077     ; 1.763      ;
; -2.350 ; ram:U3|ram_data~71         ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.205     ; 3.142      ;
; -2.343 ; gr:U12|gra_latch[4]        ; ir:U5|instruction[4]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.110     ; 1.720      ;
; -2.342 ; ram:U3|ram_data~15         ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.483     ; 2.356      ;
; -2.342 ; ram:U3|ram_data~44         ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.465     ; 2.374      ;
; -2.341 ; gr:U12|grb_latch[5]        ; ir:U5|instruction[13] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.077     ; 1.751      ;
; -2.338 ; ram:U3|ram_data~46         ; ir:U5|instruction[6]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.528     ; 2.307      ;
; -2.323 ; ram:U3|ram_data~105        ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.176     ; 2.644      ;
; -2.323 ; ram:U3|ram_data~59         ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.663     ; 2.157      ;
; -2.323 ; gr:U12|gra_latch[2]        ; ir:U5|instruction[2]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.587     ; 1.223      ;
; -2.316 ; ram:U3|ram_data~51         ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.732     ; 2.581      ;
; -2.311 ; gr:U12|grc_latch[4]        ; ir:U5|instruction[12] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.024     ; 1.774      ;
; -2.299 ; ram:U3|ram_data~115        ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.667     ; 2.629      ;
; -2.299 ; ram:U3|ram_data~79         ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.368     ; 2.428      ;
; -2.296 ; ram:U3|ram_data~36         ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.700     ; 2.593      ;
; -2.295 ; gr:U12|gra_latch[6]        ; ir:U5|instruction[14] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.103     ; 1.679      ;
; -2.293 ; ram:U3|ram_data~42         ; ir:U5|instruction[10] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.390     ; 2.400      ;
; -2.291 ; ram:U3|ram_data~91         ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.338     ; 2.450      ;
; -2.285 ; ram:U3|ram_data~107        ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.368     ; 2.414      ;
; -2.279 ; ram:U3|ram_data~94         ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.194     ; 2.582      ;
; -2.279 ; ram:U3|ram_data~27         ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.251     ; 2.525      ;
; -2.276 ; ram:U3|ram_data~113        ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.966     ; 2.307      ;
; -2.276 ; ram:U3|ram_data~84         ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.454     ; 2.819      ;
; -2.275 ; ram:U3|ram_data~55         ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.389     ; 2.883      ;
; -2.274 ; ir:U5|instruction[0]       ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.267     ; 2.994      ;
; -2.273 ; ram:U3|ram_data~103        ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.580     ; 2.690      ;
; -2.272 ; gr:U12|grc_latch[7]        ; ir:U5|instruction[7]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.033     ; 1.726      ;
; -2.269 ; ram:U3|ram_data~14         ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.253     ; 2.513      ;
; -2.266 ; ram:U3|ram_data~116        ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.586     ; 2.677      ;
; -2.264 ; ram:U3|ram_data~33         ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.831     ; 2.430      ;
; -2.263 ; ram:U3|ram_data~38         ; ir:U5|instruction[6]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.796     ; 2.464      ;
; -2.262 ; ram:U3|ram_data~87         ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.435     ; 2.824      ;
; -2.261 ; ir:U5|instruction[0]       ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch  ; statectrl:U14|enirin_latch ; 1.000        ; -0.458     ; 2.790      ;
; -2.256 ; ram:U3|ram_data~99         ; ir:U5|instruction[3]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -1.075     ; 2.178      ;
; -2.256 ; gr:U12|gra_latch[7]        ; ir:U5|instruction[7]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.110     ; 1.633      ;
; -2.251 ; ram:U3|ram_data~42         ; ir:U5|instruction[2]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.870     ; 1.878      ;
; -2.247 ; ram:U3|ram_data~73         ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.277     ; 2.467      ;
; -2.246 ; statectrl:U14|regrd1_latch ; ir:U5|instruction[9]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.235     ; 2.998      ;
; -2.242 ; gr:U12|grc_latch[5]        ; ir:U5|instruction[13] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.026     ; 1.703      ;
; -2.233 ; statectrl:U14|regrd1_latch ; ir:U5|instruction[3]  ; clk_divider:U1|clk_out      ; statectrl:U14|enirin_latch ; 1.000        ; -0.426     ; 2.794      ;
; -2.233 ; gr:U12|gra_latch[1]        ; ir:U5|instruction[1]  ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.107     ; 1.613      ;
; -2.232 ; ram:U3|ram_data~78         ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.121     ; 2.608      ;
; -2.226 ; ram:U3|ram_data~70         ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.402     ; 2.821      ;
; -2.225 ; ram:U3|ram_data~100        ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.712     ; 2.510      ;
; -2.225 ; ram:U3|ram_data~61         ; ir:U5|instruction[13] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.379     ; 2.343      ;
; -2.221 ; ram:U3|ram_data~34         ; ir:U5|instruction[10] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.743     ; 2.475      ;
; -2.220 ; gr:U12|gra_latch[5]        ; ir:U5|instruction[13] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.103     ; 1.604      ;
; -2.219 ; ram:U3|ram_data~22         ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.546     ; 2.670      ;
; -2.219 ; ram:U3|ram_data~30         ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.305     ; 2.411      ;
; -2.217 ; ram:U3|ram_data~71         ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 1.000        ; -0.197     ; 3.017      ;
; -2.217 ; gr:U12|grc_latch[2]        ; ir:U5|instruction[10] ; ir:U5|instruction[10]       ; statectrl:U14|enirin_latch ; 0.500        ; -1.044     ; 1.660      ;
; -2.213 ; ram:U3|ram_data~47         ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.372     ; 2.338      ;
; -2.212 ; ram:U3|ram_data~12         ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch ; 0.500        ; -0.187     ; 2.522      ;
+--------+----------------------------+-----------------------+-----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|enled_latch'                                                                                                                                                                                       ;
+--------+----------------------------+------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                              ; Launch Clock                ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+
; -2.171 ; ram:U3|ram_data~41         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.257     ; 2.433      ;
; -2.162 ; ram:U3|ram_data~39         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.413     ; 2.768      ;
; -2.126 ; gr:U12|grb_latch[2]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.820     ; 1.815      ;
; -2.041 ; ram:U3|ram_data~119        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.548     ; 2.512      ;
; -2.017 ; gr:U12|gra_latch[1]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.852     ; 1.674      ;
; -2.013 ; ram:U3|ram_data~56         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.412     ; 2.120      ;
; -2.004 ; ram:U3|ram_data~20         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.308     ; 2.715      ;
; -2.001 ; gr:U12|gra_latch[0]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.852     ; 1.658      ;
; -1.980 ; gr:U12|grc_latch[0]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.783     ; 1.706      ;
; -1.972 ; ram:U3|ram_data~121        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.103     ; 2.388      ;
; -1.959 ; ir:U5|instruction[0]       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 0.188      ; 3.156      ;
; -1.959 ; ram:U3|ram_data~75         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.166     ; 2.312      ;
; -1.953 ; ram:U3|ram_data~40         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.274     ; 2.198      ;
; -1.952 ; gr:U12|grb_latch[0]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.814     ; 1.647      ;
; -1.936 ; ram:U3|ram_data~83         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.250     ; 2.705      ;
; -1.929 ; gr:U12|gra_latch[4]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.866     ; 1.572      ;
; -1.928 ; ram:U3|ram_data~44         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.221     ; 2.226      ;
; -1.926 ; statectrl:U14|regrd1_latch ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; statectrl:U14|enled_latch ; 1.000        ; 0.220      ; 3.155      ;
; -1.914 ; gr:U12|grc_latch[1]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.789     ; 1.634      ;
; -1.912 ; ram:U3|ram_data~43         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.187      ; 2.618      ;
; -1.909 ; ram:U3|ram_data~57         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.181      ; 2.609      ;
; -1.906 ; ram:U3|ram_data~55         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.153     ; 2.772      ;
; -1.904 ; ram:U3|ram_data~103        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.344     ; 2.579      ;
; -1.893 ; ram:U3|ram_data~87         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.199     ; 2.713      ;
; -1.882 ; ram:U3|ram_data~36         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.456     ; 2.445      ;
; -1.880 ; gr:U12|grb_latch[1]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.825     ; 1.564      ;
; -1.862 ; ram:U3|ram_data~84         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.210     ; 2.671      ;
; -1.849 ; ram:U3|ram_data~35         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.467     ; 2.401      ;
; -1.848 ; ram:U3|ram_data~71         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; 0.039      ; 2.906      ;
; -1.845 ; ram:U3|ram_data~24         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.316     ; 2.048      ;
; -1.840 ; ram:U3|ram_data~15         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.239     ; 2.120      ;
; -1.823 ; ram:U3|ram_data~9          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.039     ; 2.303      ;
; -1.812 ; ram:U3|ram_data~8          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.349     ; 1.982      ;
; -1.805 ; gr:U12|grb_latch[5]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.841     ; 1.473      ;
; -1.800 ; ram:U3|ram_data~11         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.149      ; 2.468      ;
; -1.800 ; ram:U3|ram_data~25         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.134      ; 2.453      ;
; -1.797 ; ram:U3|ram_data~79         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.124     ; 2.192      ;
; -1.797 ; gr:U12|gra_latch[2]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.865     ; 1.441      ;
; -1.785 ; gr:U12|gra_latch[3]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.857     ; 1.437      ;
; -1.783 ; ram:U3|ram_data~46         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.284     ; 2.018      ;
; -1.781 ; ram:U3|ram_data~120        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.286     ; 2.014      ;
; -1.770 ; gr:U12|grc_latch[7]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.789     ; 1.490      ;
; -1.755 ; ram:U3|ram_data~89         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.166      ; 2.440      ;
; -1.754 ; gr:U12|gra_latch[7]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.866     ; 1.397      ;
; -1.753 ; ir:U5|instruction[2]       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 0.675      ; 3.437      ;
; -1.747 ; gr:U12|grc_latch[4]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.788     ; 1.468      ;
; -1.744 ; gr:U12|grd_latch[0]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 1.000        ; -0.835     ; 1.918      ;
; -1.730 ; ram:U3|ram_data~104        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.138     ; 2.111      ;
; -1.727 ; statectrl:U14|regrd2_latch ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out      ; statectrl:U14|enled_latch ; 1.000        ; 0.199      ; 2.935      ;
; -1.725 ; ram:U3|ram_data~42         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.148     ; 2.096      ;
; -1.725 ; gr:U12|grb_latch[3]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.820     ; 1.414      ;
; -1.724 ; ram:U3|ram_data~105        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.279      ; 2.522      ;
; -1.711 ; ram:U3|ram_data~72         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.128     ; 2.102      ;
; -1.711 ; ram:U3|ram_data~47         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.128     ; 2.102      ;
; -1.708 ; ram:U3|ram_data~38         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.552     ; 2.175      ;
; -1.706 ; gr:U12|grc_latch[5]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.790     ; 1.425      ;
; -1.702 ; ram:U3|ram_data~116        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.350     ; 2.371      ;
; -1.697 ; gr:U12|grc_latch[3]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.789     ; 1.417      ;
; -1.695 ; ir:U5|instruction[1]       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 0.188      ; 2.892      ;
; -1.689 ; ram:U3|ram_data~61         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.143     ; 2.065      ;
; -1.685 ; ram:U3|ram_data~95         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.101     ; 2.103      ;
; -1.684 ; gr:U12|gra_latch[5]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.867     ; 1.326      ;
; -1.679 ; ram:U3|ram_data~88         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.197     ; 2.001      ;
; -1.677 ; ram:U3|ram_data~113        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.511     ; 2.185      ;
; -1.675 ; ram:U3|ram_data~45         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.280     ; 1.914      ;
; -1.668 ; ram:U3|ram_data~13         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.122     ; 2.065      ;
; -1.665 ; ram:U3|ram_data~33         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.376     ; 2.308      ;
; -1.661 ; ram:U3|ram_data~100        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.476     ; 2.204      ;
; -1.660 ; ram:U3|ram_data~69         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.061     ; 2.618      ;
; -1.655 ; ram:U3|ram_data~109        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.224     ; 1.950      ;
; -1.653 ; ram:U3|ram_data~34         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.501     ; 2.171      ;
; -1.650 ; ram:U3|ram_data~86         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.422     ; 2.247      ;
; -1.649 ; gr:U12|grc_latch[2]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.802     ; 1.356      ;
; -1.648 ; ram:U3|ram_data~73         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.178      ; 2.345      ;
; -1.648 ; ram:U3|ram_data~12         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.049      ; 2.216      ;
; -1.644 ; ram:U3|ram_data~48         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.339     ; 2.324      ;
; -1.640 ; ram:U3|ram_data~5          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.044     ; 2.615      ;
; -1.614 ; ram:U3|ram_data~80         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.535     ; 2.098      ;
; -1.609 ; ram:U3|ram_data~91         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.102     ; 2.026      ;
; -1.608 ; ir:U5|instruction[9]       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch  ; statectrl:U14|enled_latch ; 1.000        ; 0.396      ; 3.013      ;
; -1.602 ; ram:U3|ram_data~23         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.131     ; 2.490      ;
; -1.602 ; gr:U12|grb_latch[6]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.841     ; 1.270      ;
; -1.597 ; ram:U3|ram_data~1          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.243     ; 2.373      ;
; -1.597 ; ram:U3|ram_data~10         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.066     ; 2.050      ;
; -1.597 ; ram:U3|ram_data~27         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.015     ; 2.101      ;
; -1.596 ; ram:U3|ram_data~76         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.019      ; 2.134      ;
; -1.580 ; ram:U3|ram_data~111        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.018     ; 2.081      ;
; -1.577 ; ram:U3|ram_data~65         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.075     ; 2.521      ;
; -1.572 ; gr:U12|grb_latch[7]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.841     ; 1.240      ;
; -1.562 ; ram:U3|ram_data~93         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.052     ; 2.029      ;
; -1.561 ; ram:U3|ram_data~0          ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.346     ; 2.234      ;
; -1.561 ; ram:U3|ram_data~32         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.351     ; 2.229      ;
; -1.560 ; ram:U3|ram_data~124        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.202     ; 1.877      ;
; -1.554 ; ram:U3|ram_data~29         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.145     ; 1.928      ;
; -1.548 ; ram:U3|ram_data~31         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.050      ; 2.117      ;
; -1.544 ; gr:U12|gra_latch[6]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.867     ; 1.186      ;
; -1.541 ; gr:U12|grb_latch[4]        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]       ; statectrl:U14|enled_latch ; 0.500        ; -0.826     ; 1.224      ;
; -1.528 ; ram:U3|ram_data~94         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; 0.042      ; 2.089      ;
; -1.521 ; ram:U3|ram_data~52         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 1.000        ; -0.070     ; 2.470      ;
; -1.519 ; ram:U3|ram_data~59         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0] ; statectrl:U14|enled_latch ; 0.500        ; -0.017     ; 2.021      ;
+--------+----------------------------+------------------------------------------------------------------------------------------------------+-----------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ir:U5|instruction[10]'                                                                                                       ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node             ; Launch Clock                ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------+--------------+------------+------------+
; -2.131 ; ram:U3|ram_data~39          ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.252      ; 2.880      ;
; -2.045 ; ram:U3|ram_data~83          ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.415      ; 2.957      ;
; -2.010 ; ram:U3|ram_data~119         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.117      ; 2.624      ;
; -2.001 ; ram:U3|ram_data~83          ; gr:U12|grb_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.462      ; 2.960      ;
; -1.995 ; ram:U3|ram_data~39          ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.325      ; 2.817      ;
; -1.990 ; ram:U3|ram_data~39          ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.320      ; 2.807      ;
; -1.975 ; ram:U3|ram_data~38          ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.115      ; 2.587      ;
; -1.958 ; ram:U3|ram_data~35          ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.198      ; 2.653      ;
; -1.950 ; ram:U3|ram_data~20          ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.357      ; 2.804      ;
; -1.922 ; ir:U5|instruction[0]        ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 0.848      ; 3.257      ;
; -1.919 ; ram:U3|ram_data~20          ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.430      ; 2.846      ;
; -1.917 ; ram:U3|ram_data~86          ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.245      ; 2.659      ;
; -1.914 ; ram:U3|ram_data~35          ; gr:U12|grb_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.245      ; 2.656      ;
; -1.905 ; ram:U3|ram_data~38          ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.181      ; 2.583      ;
; -1.896 ; ram:U3|ram_data~20          ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.410      ; 2.803      ;
; -1.889 ; statectrl:U14|regrd1_latch  ; gr:U12|grc_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 0.880      ; 3.256      ;
; -1.879 ; gr:U12|grb_latch[2]         ; gr:U12|grc_latch[2] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.220     ; 2.146      ;
; -1.875 ; ram:U3|ram_data~55          ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.512      ; 2.884      ;
; -1.874 ; ram:U3|ram_data~119         ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.190      ; 2.561      ;
; -1.873 ; ram:U3|ram_data~103         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.321      ; 2.691      ;
; -1.869 ; ram:U3|ram_data~119         ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.185      ; 2.551      ;
; -1.862 ; ram:U3|ram_data~87          ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.466      ; 2.825      ;
; -1.847 ; ram:U3|ram_data~86          ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.311      ; 2.655      ;
; -1.836 ; ram:U3|ram_data~83          ; gr:U12|gra_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.480      ; 2.813      ;
; -1.828 ; ram:U3|ram_data~34          ; gr:U12|grc_latch[2] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.177      ; 2.502      ;
; -1.828 ; ram:U3|ram_data~36          ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.209      ; 2.534      ;
; -1.817 ; ram:U3|ram_data~71          ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.704      ; 3.018      ;
; -1.811 ; ram:U3|ram_data~41          ; gr:U12|grc_latch[1] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.302      ; 2.610      ;
; -1.808 ; ram:U3|ram_data~84          ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.455      ; 2.760      ;
; -1.797 ; ram:U3|ram_data~36          ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.282      ; 2.576      ;
; -1.796 ; gr:U12|grb_latch[2]         ; gr:U12|grb_latch[2] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.162     ; 2.121      ;
; -1.786 ; ram:U3|ram_data~38          ; gr:U12|gra_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.187      ; 2.470      ;
; -1.780 ; ir:U5|instruction[0]        ; gr:U12|grb_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 0.894      ; 3.161      ;
; -1.777 ; ram:U3|ram_data~84          ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.528      ; 2.802      ;
; -1.774 ; ram:U3|ram_data~36          ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.262      ; 2.533      ;
; -1.769 ; ram:U3|ram_data~34          ; gr:U12|grb_latch[2] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.211      ; 2.477      ;
; -1.763 ; ir:U5|instruction[0]        ; gr:U12|gra_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 0.914      ; 3.164      ;
; -1.754 ; ram:U3|ram_data~84          ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.508      ; 2.759      ;
; -1.749 ; ram:U3|ram_data~35          ; gr:U12|gra_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.263      ; 2.509      ;
; -1.747 ; statectrl:U14|regrd1_latch  ; gr:U12|grb_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 0.926      ; 3.160      ;
; -1.742 ; ram:U3|ram_data~70          ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.501      ; 2.740      ;
; -1.739 ; ram:U3|ram_data~55          ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.585      ; 2.821      ;
; -1.737 ; ram:U3|ram_data~39          ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.146      ; 2.880      ;
; -1.737 ; ram:U3|ram_data~103         ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.394      ; 2.628      ;
; -1.735 ; ram:U3|ram_data~22          ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.357      ; 2.589      ;
; -1.734 ; ram:U3|ram_data~55          ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.580      ; 2.811      ;
; -1.732 ; ram:U3|ram_data~103         ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.389      ; 2.618      ;
; -1.730 ; statectrl:U14|regrd1_latch  ; gr:U12|gra_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 0.946      ; 3.163      ;
; -1.728 ; ram:U3|ram_data~86          ; gr:U12|gra_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.317      ; 2.542      ;
; -1.726 ; ram:U3|ram_data~87          ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.539      ; 2.762      ;
; -1.721 ; ram:U3|ram_data~87          ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.534      ; 2.752      ;
; -1.716 ; ir:U5|instruction[2]        ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 1.335      ; 3.538      ;
; -1.711 ; ram:U3|ram_data~113         ; gr:U12|grc_latch[1] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.154      ; 2.362      ;
; -1.709 ; ir:U5|instruction[0]        ; gr:U12|grc_latch[1] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 0.853      ; 3.049      ;
; -1.707 ; gr:U12|grd_latch[0]         ; gr:U12|grc_latch[0] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.175     ; 2.019      ;
; -1.699 ; ram:U3|ram_data~69          ; gr:U12|grc_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.606      ; 2.802      ;
; -1.699 ; ram:U3|ram_data~33          ; gr:U12|grc_latch[1] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.289      ; 2.485      ;
; -1.690 ; statectrl:U14|regrd2_latch  ; gr:U12|grc_latch[0] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 0.859      ; 3.036      ;
; -1.684 ; gr:U12|grb_latch[2]         ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.107     ; 2.064      ;
; -1.681 ; statectrl:U14|regrd1_latch  ; gr:U12|grc_latch[1] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 0.885      ; 3.053      ;
; -1.681 ; ram:U3|ram_data~71          ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.777      ; 2.955      ;
; -1.679 ; ram:U3|ram_data~5           ; gr:U12|grc_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.623      ; 2.799      ;
; -1.678 ; statectrl:U14|regrd1_latch  ; gr:U12|grc_latch[2] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 0.898      ; 3.063      ;
; -1.677 ; ram:U3|ram_data~41          ; gr:U12|grb_latch[1] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.334      ; 2.508      ;
; -1.676 ; ram:U3|ram_data~69          ; gr:U12|grb_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.672      ; 2.845      ;
; -1.676 ; ram:U3|ram_data~71          ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.772      ; 2.945      ;
; -1.674 ; ram:U3|ram_data~75          ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.393      ; 2.564      ;
; -1.672 ; ram:U3|ram_data~70          ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.567      ; 2.736      ;
; -1.665 ; ram:U3|ram_data~22          ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.423      ; 2.585      ;
; -1.658 ; ir:U5|instruction[1]        ; gr:U12|grc_latch[0] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 0.848      ; 2.993      ;
; -1.657 ; gr:U12|gra_latch[1]         ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; -0.293     ; 1.851      ;
; -1.656 ; ram:U3|ram_data~46          ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.277      ; 2.430      ;
; -1.656 ; ram:U3|ram_data~5           ; gr:U12|grb_latch[5] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.689      ; 2.842      ;
; -1.651 ; ram:U3|ram_data~83          ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.309      ; 2.957      ;
; -1.650 ; ram:U3|ram_data~75          ; gr:U12|grb_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.420      ; 2.567      ;
; -1.648 ; ram:U3|ram_data~116         ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.315      ; 2.460      ;
; -1.642 ; gr:U12|grb_latch[2]         ; gr:U12|grc_latch[2] ; ir:U5|instruction[10]       ; ir:U5|instruction[10] ; 0.500        ; 0.017      ; 2.146      ;
; -1.638 ; ir:U5|instruction[0]        ; gr:U12|grc_latch[2] ; statectrl:U14|enirin_latch  ; ir:U5|instruction[10] ; 0.500        ; 0.866      ; 2.991      ;
; -1.632 ; ram:U3|ram_address_latch[1] ; gr:U12|grc_latch[2] ; statectrl:U14|ramin_latch   ; ir:U5|instruction[10] ; 0.500        ; 1.411      ; 3.540      ;
; -1.631 ; ram:U3|ram_data~1           ; gr:U12|grc_latch[1] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.422      ; 2.550      ;
; -1.627 ; ram:U3|ram_data~83          ; gr:U12|grb_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.336      ; 2.960      ;
; -1.627 ; ram:U3|ram_data~43          ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.746      ; 2.870      ;
; -1.626 ; ram:U3|ram_data~118         ; gr:U12|grc_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.133      ; 2.256      ;
; -1.621 ; ram:U3|ram_data~51          ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.579      ; 2.697      ;
; -1.619 ; statectrl:U14|regrd1_latch  ; gr:U12|grb_latch[2] ; clk_divider:U1|clk_out      ; ir:U5|instruction[10] ; 0.500        ; 0.932      ; 3.038      ;
; -1.617 ; ram:U3|ram_data~116         ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.388      ; 2.502      ;
; -1.617 ; ram:U3|ram_data~82          ; gr:U12|grc_latch[2] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.465      ; 2.579      ;
; -1.616 ; ram:U3|ram_data~39          ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.194      ; 2.807      ;
; -1.616 ; ram:U3|ram_data~119         ; gr:U12|grc_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.011      ; 2.624      ;
; -1.612 ; ram:U3|ram_data~121         ; gr:U12|grc_latch[1] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.456      ; 2.565      ;
; -1.611 ; ram:U3|ram_data~65          ; gr:U12|grc_latch[1] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.590      ; 2.698      ;
; -1.610 ; ram:U3|ram_data~66          ; gr:U12|grc_latch[2] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.627      ; 2.734      ;
; -1.607 ; ram:U3|ram_data~48          ; gr:U12|grc_latch[0] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.321      ; 2.425      ;
; -1.607 ; ram:U3|ram_data~100         ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.189      ; 2.293      ;
; -1.606 ; ram:U3|ram_data~46          ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.323      ; 2.426      ;
; -1.604 ; ram:U3|ram_data~115         ; gr:U12|grc_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.644      ; 2.745      ;
; -1.603 ; ram:U3|ram_data~43          ; gr:U12|grb_latch[3] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.773      ; 2.873      ;
; -1.594 ; ram:U3|ram_data~116         ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.368      ; 2.459      ;
; -1.582 ; ram:U3|ram_data~39          ; gr:U12|grd_latch[7] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 1.000        ; 0.300      ; 2.879      ;
; -1.582 ; ram:U3|ram_data~56          ; gr:U12|grc_latch[0] ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10] ; 0.500        ; 0.142      ; 2.221      ;
+--------+-----------------------------+---------------------+-----------------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:U1|clk_led'                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; -1.794 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.655     ; 2.126      ;
; -1.768 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.654     ; 2.101      ;
; -1.761 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.655     ; 2.093      ;
; -1.759 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.654     ; 2.092      ;
; -1.688 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.655     ; 2.020      ;
; -1.679 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.463     ; 2.203      ;
; -1.516 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.463     ; 2.040      ;
; -1.422 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 1.000        ; -0.463     ; 1.946      ;
; -0.123 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 1.073      ;
; -0.090 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 1.040      ;
; -0.010 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.960      ;
; 0.087  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.863      ;
; 0.117  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.833      ;
; 0.119  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.155      ; 1.023      ;
; 0.163  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.155      ; 0.979      ;
; 0.190  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.760      ;
; 0.208  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.742      ;
; 0.237  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.714      ;
; 0.240  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.711      ;
; 0.271  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.679      ;
; 0.284  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.667      ;
; 0.285  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.036     ; 0.666      ;
; 0.292  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.155      ; 0.850      ;
; 0.304  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.646      ;
; 0.306  ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.644      ;
; 0.317  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.155      ; 0.825      ;
; 0.336  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.614      ;
; 0.358  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.155      ; 0.784      ;
; 0.385  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; 0.155      ; 0.757      ;
; 0.435  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.515      ;
; 0.457  ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 1.000        ; -0.037     ; 0.493      ;
+--------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:U1|clk_out'                                                                                                                       ;
+--------+-------------------------------------+------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                      ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -1.578 ; ir:U5|instruction[15]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.466      ;
; -1.578 ; ir:U5|instruction[14]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.466      ;
; -1.568 ; ir:U5|instruction[15]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 2.437      ;
; -1.568 ; ir:U5|instruction[14]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 2.437      ;
; -1.534 ; ir:U5|instruction[13]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.422      ;
; -1.529 ; ir:U5|instruction[13]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 2.398      ;
; -1.529 ; ir:U5|instruction[11]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.417      ;
; -1.524 ; ir:U5|instruction[11]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 2.393      ;
; -1.449 ; ir:U5|instruction[13]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 2.338      ;
; -1.447 ; ir:U5|instruction[12]               ; statectrl:U14|dbfaout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.335      ;
; -1.437 ; ir:U5|instruction[12]               ; statectrl:U14|regrd1_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 2.306      ;
; -1.431 ; ir:U5|instruction[14]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 2.320      ;
; -1.430 ; ir:U5|instruction[15]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.318      ;
; -1.430 ; ir:U5|instruction[14]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.318      ;
; -1.386 ; ir:U5|instruction[13]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.274      ;
; -1.381 ; ir:U5|instruction[11]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.269      ;
; -1.319 ; ir:U5|instruction[11]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 2.208      ;
; -1.306 ; ir:U5|instruction[12]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 2.195      ;
; -1.299 ; ir:U5|instruction[12]               ; statectrl:U14|ldpc_latch     ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.187      ;
; -1.277 ; ir:U5|instruction[15]               ; statectrl:U14|regrd2_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 2.166      ;
; -1.275 ; ir:U5|instruction[13]               ; statectrl:U14|ramin_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.113     ; 2.149      ;
; -1.273 ; ir:U5|instruction[14]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.091     ; 2.169      ;
; -1.263 ; ir:U5|instruction[11]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.151      ;
; -1.238 ; ir:U5|instruction[14]               ; statectrl:U14|ramin_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.113     ; 2.112      ;
; -1.228 ; ir:U5|instruction[15]               ; statectrl:U14|ramin_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.113     ; 2.102      ;
; -1.213 ; ir:U5|instruction[14]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 2.102      ;
; -1.208 ; ir:U5|instruction[13]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.096      ;
; -1.199 ; ir:U5|instruction[11]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.091     ; 2.095      ;
; -1.198 ; ir:U5|instruction[12]               ; statectrl:U14|ramin_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.113     ; 2.072      ;
; -1.174 ; ir:U5|instruction[14]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.062      ;
; -1.157 ; ir:U5|instruction[11]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 2.046      ;
; -1.152 ; ir:U5|instruction[13]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.242     ; 1.897      ;
; -1.145 ; ir:U5|instruction[12]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 2.034      ;
; -1.134 ; ir:U5|instruction[14]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.242     ; 1.879      ;
; -1.120 ; ir:U5|instruction[12]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 2.008      ;
; -1.118 ; ir:U5|instruction[11]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.113     ; 1.992      ;
; -1.110 ; ir:U5|instruction[15]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.091     ; 2.006      ;
; -1.110 ; ir:U5|instruction[13]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.091     ; 2.006      ;
; -1.090 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.959      ;
; -1.090 ; ir:U5|instruction[12]               ; statectrl:U14|nextn_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.091     ; 1.986      ;
; -1.085 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.954      ;
; -1.063 ; ir:U5|instruction[13]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.113     ; 1.937      ;
; -1.057 ; statectrl:U14|current_state.t11     ; statectrl:U14|ramin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.055     ; 1.989      ;
; -1.056 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.925      ;
; -1.056 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.925      ;
; -1.055 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.924      ;
; -1.055 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.924      ;
; -1.050 ; statectrl:U14|current_state.t12     ; statectrl:U14|regrd2_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.040     ; 1.997      ;
; -1.040 ; ir:U5|instruction[13]               ; statectrl:U14|ramwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.400     ; 1.627      ;
; -1.035 ; ir:U5|instruction[11]               ; statectrl:U14|ramwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.400     ; 1.622      ;
; -1.029 ; ir:U5|instruction[14]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.113     ; 1.903      ;
; -1.023 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|ramin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.051     ; 1.959      ;
; -1.023 ; ir:U5|instruction[15]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 1.912      ;
; -1.023 ; ir:U5|instruction[14]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 1.912      ;
; -1.012 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.881      ;
; -1.009 ; ir:U5|instruction[12]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.242     ; 1.754      ;
; -1.007 ; statectrl:U14|current_state.t12     ; statectrl:U14|regrd1_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.060     ; 1.934      ;
; -1.003 ; ir:U5|instruction[15]               ; statectrl:U14|enalu_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.099     ; 1.891      ;
; -0.983 ; statectrl:U14|current_state.t12     ; statectrl:U14|ramin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.055     ; 1.915      ;
; -0.980 ; ir:U5|instruction[15]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.242     ; 1.725      ;
; -0.978 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.847      ;
; -0.977 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.846      ;
; -0.975 ; ir:U5|instruction[12]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.113     ; 1.849      ;
; -0.974 ; ir:U5|instruction[13]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 1.863      ;
; -0.964 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.833      ;
; -0.963 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.832      ;
; -0.959 ; statectrl:U14|current_state.t3      ; statectrl:U14|romin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.057     ; 1.889      ;
; -0.957 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.826      ;
; -0.954 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t11 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.823      ;
; -0.945 ; ir:U5|instruction[13]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 1.834      ;
; -0.925 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t1  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.794      ;
; -0.924 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t18 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.118     ; 1.793      ;
; -0.920 ; statectrl:U14|current_state.t10     ; statectrl:U14|regrd1_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.057     ; 1.850      ;
; -0.917 ; ir:U5|instruction[14]               ; statectrl:U14|ramwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.400     ; 1.504      ;
; -0.911 ; statectrl:U14|current_state.t7      ; statectrl:U14|romin_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.057     ; 1.841      ;
; -0.911 ; ir:U5|instruction[14]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.107     ; 1.791      ;
; -0.910 ; ir:U5|instruction[13]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.107     ; 1.790      ;
; -0.909 ; ir:U5|instruction[15]               ; statectrl:U14|enled_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 1.798      ;
; -0.909 ; ir:U5|instruction[11]               ; statectrl:U14|regwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.242     ; 1.654      ;
; -0.907 ; statectrl:U14|current_state.t12     ; statectrl:U14|enalu_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.857      ;
; -0.905 ; ir:U5|instruction[11]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.107     ; 1.785      ;
; -0.892 ; ir:U5|instruction[12]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 1.781      ;
; -0.886 ; ir:U5|instruction[12]               ; statectrl:U14|ramwt_latch    ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.400     ; 1.473      ;
; -0.870 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.029     ; 1.828      ;
; -0.865 ; statectrl:U14|current_state.t14     ; statectrl:U14|regrd1_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.056     ; 1.796      ;
; -0.859 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|regrd1_latch   ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.056     ; 1.790      ;
; -0.845 ; statectrl:U14|current_state.t11     ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.033     ; 1.799      ;
; -0.842 ; statectrl:U14|current_state.t12     ; statectrl:U14|dbfaout_latch  ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.041     ; 1.788      ;
; -0.839 ; statectrl:U14|current_state.t_rst_2 ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.009     ; 1.817      ;
; -0.838 ; statectrl:U14|current_state.t_rst_1 ; statectrl:U14|enalu_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.041     ; 1.784      ;
; -0.812 ; ir:U5|instruction[15]               ; statectrl:U14|dbfbin_latch   ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.113     ; 1.686      ;
; -0.792 ; statectrl:U14|current_state.t13     ; statectrl:U14|enalu_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.742      ;
; -0.786 ; ir:U5|instruction[12]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.107     ; 1.666      ;
; -0.775 ; ir:U5|instruction[11]               ; statectrl:U14|next_state.t13 ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.098     ; 1.664      ;
; -0.773 ; statectrl:U14|current_state.t11     ; statectrl:U14|enalu_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.037     ; 1.723      ;
; -0.748 ; ir:U5|instruction[15]               ; statectrl:U14|enpcout_latch  ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 1.000        ; -0.107     ; 1.628      ;
; -0.745 ; statectrl:U14|current_state.t12     ; statectrl:U14|nextn_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.033     ; 1.699      ;
; -0.744 ; statectrl:U14|current_state.t10     ; statectrl:U14|dbfaout_latch  ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.038     ; 1.693      ;
; -0.731 ; statectrl:U14|current_state.t11     ; statectrl:U14|enled_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.040     ; 1.678      ;
; -0.724 ; statectrl:U14|current_state.t12     ; statectrl:U14|enled_latch    ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 1.000        ; -0.040     ; 1.671      ;
+--------+-------------------------------------+------------------------------+----------------------------+------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'statectrl:U14|nextn_latch'                                                                                                    ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; -0.660 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.791     ; 0.866      ;
; -0.660 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.791     ; 0.866      ;
; -0.660 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.791     ; 0.866      ;
; -0.660 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.791     ; 0.866      ;
; -0.660 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.791     ; 0.866      ;
; -0.660 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.791     ; 0.866      ;
; -0.660 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.791     ; 0.866      ;
; -0.660 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.791     ; 0.866      ;
; -0.572 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.784     ; 0.785      ;
; -0.572 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.784     ; 0.785      ;
; -0.572 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.784     ; 0.785      ;
; -0.572 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.784     ; 0.785      ;
; -0.572 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.784     ; 0.785      ;
; -0.572 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.784     ; 0.785      ;
; -0.572 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.784     ; 0.785      ;
; -0.572 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 1.000        ; -0.784     ; 0.785      ;
; -0.503 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.803     ; 0.697      ;
; -0.497 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.803     ; 0.691      ;
; -0.363 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.814     ; 0.546      ;
; -0.363 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.814     ; 0.546      ;
; -0.361 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.814     ; 0.544      ;
; -0.346 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.814     ; 0.529      ;
; -0.316 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.396     ; 0.917      ;
; -0.083 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 1.000        ; -0.316     ; 0.764      ;
; 0.016  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.967      ;
; 0.020  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.963      ;
; 0.028  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.955      ;
; 0.065  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.918      ;
; 0.080  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.903      ;
; 0.084  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.899      ;
; 0.084  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.899      ;
; 0.088  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.895      ;
; 0.096  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.887      ;
; 0.096  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.887      ;
; 0.132  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.851      ;
; 0.133  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.850      ;
; 0.143  ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.840      ;
; 0.147  ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.836      ;
; 0.148  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.835      ;
; 0.152  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.831      ;
; 0.152  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.831      ;
; 0.156  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.827      ;
; 0.164  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.819      ;
; 0.164  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.819      ;
; 0.164  ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.819      ;
; 0.200  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.783      ;
; 0.200  ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.783      ;
; 0.201  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.782      ;
; 0.225  ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.758      ;
; 0.232  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.751      ;
; 0.232  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.751      ;
; 0.232  ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.024     ; 0.751      ;
; 0.388  ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.597      ;
; 0.433  ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.552      ;
; 0.438  ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.547      ;
; 0.438  ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.547      ;
; 0.438  ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.547      ;
; 0.442  ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.543      ;
; 0.447  ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.538      ;
; 0.450  ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 1.000        ; -0.022     ; 0.535      ;
+--------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_input'                                                                                                ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.350 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.300      ;
; -0.302 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.252      ;
; -0.302 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.252      ;
; -0.286 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.236      ;
; -0.282 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.232      ;
; -0.277 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.227      ;
; -0.272 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.222      ;
; -0.234 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.184      ;
; -0.234 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.184      ;
; -0.233 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.183      ;
; -0.218 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.168      ;
; -0.214 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.164      ;
; -0.213 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.163      ;
; -0.210 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.160      ;
; -0.209 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.159      ;
; -0.204 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.154      ;
; -0.204 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.154      ;
; -0.177 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.127      ;
; -0.166 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.116      ;
; -0.166 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.116      ;
; -0.165 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.115      ;
; -0.150 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.100      ;
; -0.148 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.098      ;
; -0.146 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.096      ;
; -0.146 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.096      ;
; -0.145 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.095      ;
; -0.142 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.092      ;
; -0.141 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.091      ;
; -0.136 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.086      ;
; -0.136 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.086      ;
; -0.136 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.086      ;
; -0.109 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.059      ;
; -0.098 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.048      ;
; -0.098 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.048      ;
; -0.097 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.047      ;
; -0.097 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.047      ;
; -0.082 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.032      ;
; -0.080 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.030      ;
; -0.078 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.028      ;
; -0.078 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.028      ;
; -0.078 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.028      ;
; -0.077 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.027      ;
; -0.077 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.027      ;
; -0.074 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.024      ;
; -0.073 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.023      ;
; -0.073 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.023      ;
; -0.068 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.018      ;
; -0.068 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.018      ;
; -0.067 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 1.017      ;
; -0.041 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.991      ;
; -0.030 ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.980      ;
; -0.030 ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.980      ;
; -0.029 ; clk_divider:U1|counter[9]  ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.979      ;
; -0.029 ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.979      ;
; -0.029 ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.979      ;
; -0.014 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.964      ;
; -0.014 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.964      ;
; -0.012 ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.962      ;
; -0.010 ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.960      ;
; -0.010 ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.960      ;
; -0.010 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.960      ;
; -0.009 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.959      ;
; -0.009 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.959      ;
; -0.007 ; clk_divider:U1|counter[12] ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.957      ;
; -0.006 ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.956      ;
; -0.005 ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.955      ;
; -0.005 ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.955      ;
; 0.000  ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.950      ;
; 0.000  ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.950      ;
; 0.001  ; clk_divider:U1|counter[9]  ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.949      ;
; 0.001  ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.949      ;
; 0.027  ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.923      ;
; 0.038  ; clk_divider:U1|counter[11] ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; clk_divider:U1|counter[1]  ; clk_divider:U1|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.912      ;
; 0.039  ; clk_divider:U1|counter[9]  ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.911      ;
; 0.039  ; clk_divider:U1|counter[7]  ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.911      ;
; 0.039  ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.911      ;
; 0.054  ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[6]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.896      ;
; 0.054  ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[14] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.896      ;
; 0.056  ; clk_divider:U1|counter[5]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.894      ;
; 0.057  ; clk_divider:U1|counter[12] ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.893      ;
; 0.058  ; clk_divider:U1|counter[2]  ; clk_divider:U1|counter[5]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; clk_divider:U1|counter[10] ; clk_divider:U1|counter[13] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.892      ;
; 0.058  ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[10] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.892      ;
; 0.059  ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[12] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.891      ;
; 0.059  ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.891      ;
; 0.061  ; clk_divider:U1|counter[14] ; clk_divider:U1|counter[17] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.889      ;
; 0.061  ; clk_divider:U1|counter[12] ; clk_divider:U1|counter[15] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.889      ;
; 0.062  ; clk_divider:U1|counter[6]  ; clk_divider:U1|counter[9]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.888      ;
; 0.063  ; clk_divider:U1|counter[8]  ; clk_divider:U1|counter[11] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.887      ;
; 0.063  ; clk_divider:U1|counter[4]  ; clk_divider:U1|counter[7]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.887      ;
; 0.068  ; clk_divider:U1|counter[11] ; clk_divider:U1|counter[16] ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; clk_divider:U1|counter[3]  ; clk_divider:U1|counter[8]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.882      ;
; 0.068  ; clk_divider:U1|counter[0]  ; clk_divider:U1|counter[6]  ; clk_input    ; clk_input   ; 1.000        ; -0.037     ; 0.882      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:U1|clk_out'                                                                                                                            ;
+--------+----------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                             ; Launch Clock               ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+
; -1.298 ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; 0.000        ; 1.396      ; 0.307      ;
; -0.790 ; statectrl:U14|dbfbin_latch       ; statectrl:U14|dbfbin_latch          ; statectrl:U14|dbfbin_latch ; clk_divider:U1|clk_out ; -0.500       ; 1.396      ; 0.315      ;
; -0.017 ; statectrl:U14|enirin_latch       ; statectrl:U14|enirin_latch          ; statectrl:U14|enirin_latch ; clk_divider:U1|clk_out ; 0.000        ; 1.419      ; 1.611      ;
; 0.018  ; ir:U5|instruction[10]            ; statectrl:U14|regrd2_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.412      ; 1.639      ;
; 0.028  ; statectrl:U14|nextn_latch        ; statectrl:U14|nextn_latch           ; statectrl:U14|nextn_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.419      ; 1.646      ;
; 0.130  ; statectrl:U14|enled_latch        ; statectrl:U14|enled_latch           ; statectrl:U14|enled_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.412      ; 1.751      ;
; 0.132  ; statectrl:U14|romin_latch        ; statectrl:U14|romin_latch           ; statectrl:U14|romin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.402      ; 1.733      ;
; 0.156  ; ir:U5|instruction[10]            ; statectrl:U14|dbfaout_latch         ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.411      ; 1.776      ;
; 0.178  ; ir:U5|instruction[10]            ; statectrl:U14|ldpc_latch            ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.411      ; 1.798      ;
; 0.186  ; statectrl:U14|regrd2_latch       ; statectrl:U14|regrd2_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; statectrl:U14|regrd1_latch       ; statectrl:U14|regrd1_latch          ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; statectrl:U14|ramin_latch        ; statectrl:U14|ramin_latch           ; statectrl:U14|ramin_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.396      ; 1.782      ;
; 0.193  ; statectrl:U14|next_state.t5      ; statectrl:U14|current_state.t5      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.314      ;
; 0.201  ; statectrl:U14|regwt_latch        ; statectrl:U14|regwt_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; statectrl:U14|enrom_latch        ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; statectrl:U14|ramrd_latch        ; statectrl:U14|ramrd_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; statectrl:U14|ramwt_latch        ; statectrl:U14|ramwt_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.022      ; 0.307      ;
; 0.226  ; ir:U5|instruction[10]            ; statectrl:U14|regrd1_latch          ; ir:U5|instruction[10]      ; clk_divider:U1|clk_out ; 0.000        ; 1.391      ; 1.826      ;
; 0.238  ; statectrl:U14|enalu_latch        ; statectrl:U14|enalu_latch           ; statectrl:U14|enalu_latch  ; clk_divider:U1|clk_out ; 0.000        ; 1.411      ; 1.858      ;
; 0.253  ; statectrl:U14|next_state.t8      ; statectrl:U14|current_state.t8      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.374      ;
; 0.268  ; statectrl:U14|next_state.t18     ; statectrl:U14|current_state.t18     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.388      ;
; 0.268  ; statectrl:U14|next_state.t_rst_2 ; statectrl:U14|current_state.t_rst_2 ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.388      ;
; 0.275  ; statectrl:U14|current_state.t8   ; statectrl:U14|next_state.t9         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.396      ;
; 0.283  ; statectrl:U14|current_state.t7   ; statectrl:U14|next_state.t8         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.404      ;
; 0.292  ; statectrl:U14|counter[9]         ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.412      ;
; 0.293  ; statectrl:U14|counter[7]         ; statectrl:U14|counter[7]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.413      ;
; 0.294  ; statectrl:U14|counter[15]        ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; statectrl:U14|counter[13]        ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; statectrl:U14|counter[11]        ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; statectrl:U14|counter[5]         ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.414      ;
; 0.294  ; statectrl:U14|counter[1]         ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.414      ;
; 0.295  ; statectrl:U14|counter[17]        ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; statectrl:U14|counter[16]        ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; statectrl:U14|counter[10]        ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; statectrl:U14|counter[8]         ; statectrl:U14|counter[8]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; statectrl:U14|counter[3]         ; statectrl:U14|counter[3]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.415      ;
; 0.295  ; statectrl:U14|counter[2]         ; statectrl:U14|counter[2]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.415      ;
; 0.296  ; statectrl:U14|counter[18]        ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; statectrl:U14|counter[14]        ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; statectrl:U14|counter[12]        ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; statectrl:U14|counter[6]         ; statectrl:U14|counter[6]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.416      ;
; 0.296  ; statectrl:U14|counter[4]         ; statectrl:U14|counter[4]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.416      ;
; 0.303  ; statectrl:U14|counter[0]         ; statectrl:U14|counter[0]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.423      ;
; 0.322  ; statectrl:U14|next_state.t12     ; statectrl:U14|current_state.t12     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.443      ;
; 0.323  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.443      ;
; 0.334  ; statectrl:U14|current_state.t4   ; statectrl:U14|next_state.t5         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.455      ;
; 0.360  ; statectrl:U14|next_state.t7      ; statectrl:U14|current_state.t7      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.481      ;
; 0.363  ; statectrl:U14|next_state.t9      ; statectrl:U14|current_state.t9      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.484      ;
; 0.380  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.500      ;
; 0.380  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.500      ;
; 0.380  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.500      ;
; 0.380  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.500      ;
; 0.380  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.500      ;
; 0.380  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.500      ;
; 0.380  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.500      ;
; 0.380  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.500      ;
; 0.380  ; statectrl:U14|counter[19]        ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.500      ;
; 0.385  ; statectrl:U14|next_state.t16     ; statectrl:U14|current_state.t16     ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.155     ; 0.314      ;
; 0.406  ; statectrl:U14|current_state.t5   ; statectrl:U14|next_state.t6         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.224      ; 0.714      ;
; 0.416  ; statectrl:U14|current_state.t13  ; statectrl:U14|enalu_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.537      ;
; 0.423  ; statectrl:U14|current_state.t3   ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.114     ; 0.393      ;
; 0.442  ; statectrl:U14|counter[7]         ; statectrl:U14|counter[8]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.562      ;
; 0.443  ; statectrl:U14|counter[15]        ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.563      ;
; 0.443  ; statectrl:U14|counter[1]         ; statectrl:U14|counter[2]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.563      ;
; 0.443  ; statectrl:U14|counter[13]        ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.563      ;
; 0.443  ; statectrl:U14|counter[11]        ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.563      ;
; 0.443  ; statectrl:U14|counter[5]         ; statectrl:U14|counter[6]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.563      ;
; 0.444  ; statectrl:U14|counter[17]        ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.564      ;
; 0.444  ; statectrl:U14|counter[3]         ; statectrl:U14|counter[4]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.564      ;
; 0.448  ; statectrl:U14|counter[9]         ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.029      ; 0.561      ;
; 0.450  ; statectrl:U14|current_state.t3   ; statectrl:U14|next_state.t4         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.571      ;
; 0.452  ; statectrl:U14|counter[0]         ; statectrl:U14|counter[1]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.572      ;
; 0.453  ; statectrl:U14|counter[8]         ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; statectrl:U14|counter[10]        ; statectrl:U14|counter[11]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; statectrl:U14|counter[16]        ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; statectrl:U14|counter[2]         ; statectrl:U14|counter[3]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; statectrl:U14|counter[6]         ; statectrl:U14|counter[7]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; statectrl:U14|counter[14]        ; statectrl:U14|counter[15]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; statectrl:U14|counter[12]        ; statectrl:U14|counter[13]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; statectrl:U14|counter[4]         ; statectrl:U14|counter[5]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; statectrl:U14|counter[18]        ; statectrl:U14|counter[19]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; statectrl:U14|counter[0]         ; statectrl:U14|counter[2]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.575      ;
; 0.456  ; statectrl:U14|counter[10]        ; statectrl:U14|counter[12]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; statectrl:U14|counter[16]        ; statectrl:U14|counter[18]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.576      ;
; 0.456  ; statectrl:U14|counter[2]         ; statectrl:U14|counter[4]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.576      ;
; 0.457  ; statectrl:U14|counter[6]         ; statectrl:U14|counter[8]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; statectrl:U14|counter[14]        ; statectrl:U14|counter[16]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; statectrl:U14|counter[12]        ; statectrl:U14|counter[14]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.577      ;
; 0.457  ; statectrl:U14|counter[4]         ; statectrl:U14|counter[6]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.577      ;
; 0.461  ; statectrl:U14|next_state.t6      ; statectrl:U14|current_state.t6      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.156     ; 0.389      ;
; 0.462  ; statectrl:U14|next_state.t4      ; statectrl:U14|current_state.t4      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.583      ;
; 0.463  ; statectrl:U14|counter[8]         ; statectrl:U14|counter[10]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.029      ; 0.576      ;
; 0.466  ; statectrl:U14|next_state.t_rst_1 ; statectrl:U14|current_state.t_rst_1 ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.586      ;
; 0.469  ; statectrl:U14|dbfbout_latch      ; statectrl:U14|dbfbout_latch         ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.037      ; 0.590      ;
; 0.494  ; statectrl:U14|next_state.t2      ; statectrl:U14|current_state.t2      ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.027      ; 0.605      ;
; 0.498  ; statectrl:U14|current_state.t15  ; statectrl:U14|next_state.t16        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.225      ; 0.807      ;
; 0.498  ; statectrl:U14|current_state.t7   ; statectrl:U14|enrom_latch           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; -0.114     ; 0.468      ;
; 0.505  ; statectrl:U14|counter[7]         ; statectrl:U14|counter[9]            ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.625      ;
; 0.506  ; statectrl:U14|current_state.t18  ; statectrl:U14|next_state.t18        ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.626      ;
; 0.506  ; statectrl:U14|counter[15]        ; statectrl:U14|counter[17]           ; clk_divider:U1|clk_out     ; clk_divider:U1|clk_out ; 0.000        ; 0.036      ; 0.626      ;
+--------+----------------------------------+-------------------------------------+----------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ir:U5|instruction[10]'                                                                                                                                                                                            ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node             ; Launch Clock                              ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+
; -0.259 ; pc:U7|addr_latch[4]                                                                               ; gr:U12|grd_latch[4] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.830      ; 1.665      ;
; -0.129 ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.450      ; 2.520      ;
; -0.125 ; pc:U7|addr_latch[4]                                                                               ; gr:U12|grb_latch[4] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.692      ; 1.661      ;
; -0.117 ; pc:U7|addr_latch[2]                                                                               ; gr:U12|grd_latch[2] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.829      ; 1.806      ;
; -0.115 ; pc:U7|addr_latch[0]                                                                               ; gr:U12|grd_latch[0] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.826      ; 1.805      ;
; -0.080 ; pc:U7|addr_latch[7]                                                                               ; gr:U12|grd_latch[7] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.829      ; 1.843      ;
; -0.075 ; pc:U7|addr_latch[4]                                                                               ; gr:U12|grc_latch[4] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.651      ; 1.670      ;
; -0.062 ; pc:U7|addr_latch[6]                                                                               ; gr:U12|grd_latch[6] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.831      ; 1.863      ;
; -0.057 ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|gra_latch[7] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.696      ; 0.743      ;
; -0.055 ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.449      ; 2.583      ;
; -0.049 ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[0] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.446      ; 2.596      ;
; -0.035 ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.451      ; 2.605      ;
; -0.029 ; pc:U7|addr_latch[1]                                                                               ; gr:U12|grd_latch[1] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.829      ; 1.894      ;
; -0.024 ; pc:U7|addr_latch[5]                                                                               ; gr:U12|grd_latch[5] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.838      ; 1.908      ;
; -0.022 ; pc:U7|addr_latch[3]                                                                               ; gr:U12|grd_latch[3] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.829      ; 1.901      ;
; -0.013 ; pc:U7|addr_latch[7]                                                                               ; gr:U12|grb_latch[7] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.707      ; 1.788      ;
; -0.009 ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.477      ; 2.667      ;
; -0.009 ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.478      ; 2.658      ;
; -0.007 ; pc:U7|addr_latch[6]                                                                               ; gr:U12|grb_latch[6] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.707      ; 1.794      ;
; -0.006 ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.478      ; 2.661      ;
; -0.004 ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[2] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.476      ; 2.671      ;
; -0.001 ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[1] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.449      ; 2.647      ;
; 0.003  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|gra_latch[7] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.636      ; 0.743      ;
; 0.005  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.312      ; 2.516      ;
; 0.014  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|gra_latch[4] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.711      ; 0.829      ;
; 0.015  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.437      ; 2.651      ;
; 0.020  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.327      ; 2.536      ;
; 0.021  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[2] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.449      ; 2.669      ;
; 0.022  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|gra_latch[6] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.702      ; 0.828      ;
; 0.024  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.458      ; 2.671      ;
; 0.025  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grb_latch[7] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.671      ; 0.800      ;
; 0.030  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.449      ; 2.668      ;
; 0.031  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[7] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.449      ; 2.679      ;
; 0.031  ; dbufferb:U10|data_latch[2]                                                                        ; gr:U12|gra_latch[2] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.711      ; 0.846      ;
; 0.033  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.450      ; 2.672      ;
; 0.038  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grb_latch[4] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.671      ; 0.813      ;
; 0.049  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.452      ; 2.690      ;
; 0.052  ; dbufferb:U10|data_latch[3]                                                                        ; gr:U12|gra_latch[3] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.701      ; 0.857      ;
; 0.052  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.463      ; 2.704      ;
; 0.055  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.271      ; 2.525      ;
; 0.057  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; gr:U12|grd_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 1.506      ; 1.657      ;
; 0.062  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|gra_latch[1] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.698      ; 0.864      ;
; 0.062  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grc_latch[4] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.399      ; 2.660      ;
; 0.063  ; pc:U7|addr_latch[0]                                                                               ; gr:U12|grb_latch[0] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.680      ; 1.837      ;
; 0.063  ; pc:U7|addr_latch[2]                                                                               ; gr:U12|grc_latch[2] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.665      ; 1.822      ;
; 0.063  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|gra_latch[0] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.700      ; 0.867      ;
; 0.072  ; pc:U7|addr_latch[2]                                                                               ; gr:U12|grb_latch[2] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.686      ; 1.852      ;
; 0.073  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.449      ; 2.711      ;
; 0.074  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|gra_latch[4] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.651      ; 0.829      ;
; 0.080  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|grb_latch[6] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.676      ; 0.860      ;
; 0.082  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|gra_latch[6] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.642      ; 0.828      ;
; 0.085  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grc_latch[4] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.633      ; 0.822      ;
; 0.085  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grb_latch[7] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.611      ; 0.800      ;
; 0.086  ; dbufferb:U10|data_latch[5]                                                                        ; gr:U12|gra_latch[5] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.594      ; 0.784      ;
; 0.089  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; gr:U12|grd_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 1.505      ; 1.688      ;
; 0.089  ; pc:U7|addr_latch[5]                                                                               ; gr:U12|grb_latch[5] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.707      ; 1.890      ;
; 0.091  ; dbufferb:U10|data_latch[2]                                                                        ; gr:U12|gra_latch[2] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.651      ; 0.846      ;
; 0.095  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[0] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.463      ; 2.757      ;
; 0.096  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.311      ; 2.596      ;
; 0.097  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[7] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.477      ; 2.773      ;
; 0.097  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.477      ; 2.763      ;
; 0.098  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[7] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.327      ; 2.624      ;
; 0.098  ; pc:U7|addr_latch[7]                                                                               ; gr:U12|grc_latch[7] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.652      ; 1.844      ;
; 0.098  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|grb_latch[0] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.662      ; 0.864      ;
; 0.098  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grb_latch[4] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.611      ; 0.813      ;
; 0.107  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[6] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.451      ; 2.757      ;
; 0.109  ; pc:U7|addr_latch[5]                                                                               ; gr:U12|grc_latch[5] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.653      ; 1.856      ;
; 0.112  ; dbufferb:U10|data_latch[3]                                                                        ; gr:U12|gra_latch[3] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.641      ; 0.857      ;
; 0.116  ; pc:U7|addr_latch[6]                                                                               ; gr:U12|grc_latch[6] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.653      ; 1.863      ;
; 0.119  ; statectrl:U14|ramrd_latch                                                                         ; gr:U12|grd_latch[7] ; clk_divider:U1|clk_out                    ; ir:U5|instruction[10] ; 0.000        ; 1.245      ; 1.468      ;
; 0.122  ; pc:U7|addr_latch[1]                                                                               ; gr:U12|grb_latch[1] ; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.691      ; 1.907      ;
; 0.122  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|gra_latch[1] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.638      ; 0.864      ;
; 0.122  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[3] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.468      ; 2.779      ;
; 0.123  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|gra_latch[0] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.640      ; 0.867      ;
; 0.125  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[6] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.478      ; 2.802      ;
; 0.129  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[0] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.300      ; 2.628      ;
; 0.130  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; gr:U12|grd_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 1.502      ; 1.726      ;
; 0.130  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[0] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.425      ; 2.754      ;
; 0.132  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|gra_latch[1] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.463      ; 2.794      ;
; 0.133  ; dbufferb:U10|data_latch[7]                                                                        ; gr:U12|grc_latch[7] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.619      ; 0.856      ;
; 0.135  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.436      ; 2.760      ;
; 0.137  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.327      ; 2.653      ;
; 0.140  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[7] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.327      ; 2.656      ;
; 0.140  ; dbufferb:U10|data_latch[6]                                                                        ; gr:U12|grb_latch[6] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.616      ; 0.860      ;
; 0.143  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[6] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.273      ; 2.605      ;
; 0.145  ; dbufferb:U10|data_latch[1]                                                                        ; gr:U12|grb_latch[1] ; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10] ; 0.000        ; 0.671      ; 0.920      ;
; 0.145  ; dbufferb:U10|data_latch[4]                                                                        ; gr:U12|grc_latch[4] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.573      ; 0.822      ;
; 0.146  ; dbufferb:U10|data_latch[5]                                                                        ; gr:U12|gra_latch[5] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.534      ; 0.784      ;
; 0.148  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.477      ; 2.814      ;
; 0.150  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[1] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.311      ; 2.660      ;
; 0.153  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[1] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.272      ; 2.614      ;
; 0.156  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; gr:U12|grb_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10] ; 0.000        ; 1.383      ; 1.633      ;
; 0.157  ; ir:U5|instruction[10]                                                                             ; gr:U12|grc_latch[5] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.273      ; 2.619      ;
; 0.158  ; dbufferb:U10|data_latch[0]                                                                        ; gr:U12|grb_latch[0] ; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10] ; 0.000        ; 0.602      ; 0.864      ;
; 0.161  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grd_latch[5] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.458      ; 2.818      ;
; 0.162  ; ram:U3|ram_address_latch[0]                                                                       ; gr:U12|grb_latch[6] ; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10] ; 0.000        ; 2.327      ; 2.688      ;
; 0.162  ; ir:U5|instruction[10]                                                                             ; gr:U12|grd_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.449      ; 2.800      ;
; 0.167  ; ir:U5|instruction[10]                                                                             ; gr:U12|grb_latch[4] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.312      ; 2.668      ;
; 0.167  ; ir:U5|instruction[10]                                                                             ; gr:U12|gra_latch[2] ; ir:U5|instruction[10]                     ; ir:U5|instruction[10] ; 0.000        ; 2.476      ; 2.832      ;
; 0.169  ; ram:U3|ram_address_latch[3]                                                                       ; gr:U12|grd_latch[0] ; statectrl:U14|ramin_latch                 ; ir:U5|instruction[10] ; 0.000        ; 1.804      ; 2.067      ;
+--------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|enalu_latch'                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.026 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 2.027      ; 2.178      ;
; 0.113 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 1.901      ; 2.139      ;
; 0.146 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 1.902      ; 2.173      ;
; 0.162 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 1.898      ; 2.185      ;
; 0.163 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 1.911      ; 2.199      ;
; 0.184 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 1.900      ; 2.209      ;
; 0.188 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 1.917      ; 2.230      ;
; 0.196 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 1.899      ; 2.220      ;
; 0.304 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 2.027      ; 1.956      ;
; 0.402 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 1.901      ; 1.928      ;
; 0.410 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 1.911      ; 1.946      ;
; 0.437 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 1.898      ; 1.960      ;
; 0.441 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 1.899      ; 1.965      ;
; 0.468 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 1.900      ; 1.993      ;
; 0.469 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 1.917      ; 2.011      ;
; 0.474 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; -0.500       ; 1.902      ; 2.001      ;
; 0.532 ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.053      ; 1.105      ;
; 0.547 ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 0.955      ; 1.022      ;
; 0.608 ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 0.933      ; 1.061      ;
; 0.616 ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 0.930      ; 1.066      ;
; 0.635 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 2.027      ; 2.787      ;
; 0.664 ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 0.958      ; 1.142      ;
; 0.700 ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 0.939      ; 1.159      ;
; 0.702 ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 0.931      ; 1.153      ;
; 0.708 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 1.911      ; 2.744      ;
; 0.729 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 1.899      ; 2.743      ;
; 0.747 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.143      ; 0.910      ;
; 0.759 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.135      ; 0.914      ;
; 0.764 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.134      ; 0.918      ;
; 0.768 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.136      ; 0.924      ;
; 0.777 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 1.901      ; 2.793      ;
; 0.779 ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 0.937      ; 1.236      ;
; 0.800 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.135      ; 0.955      ;
; 0.810 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.135      ; 0.965      ;
; 0.816 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 1.900      ; 2.841      ;
; 0.842 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 1.898      ; 2.855      ;
; 0.846 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.135      ; 1.001      ;
; 0.862 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 1.911      ; 2.888      ;
; 0.866 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 2.027      ; 3.008      ;
; 0.878 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.032      ; 0.910      ;
; 0.879 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; 0.135      ; 1.034      ;
; 0.880 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 1.899      ; 2.904      ;
; 0.890 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.024      ; 0.914      ;
; 0.895 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.023      ; 0.918      ;
; 0.899 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.025      ; 0.924      ;
; 0.902 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 1.917      ; 2.944      ;
; 0.914 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 1.901      ; 2.940      ;
; 0.916 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 1.900      ; 2.931      ;
; 0.922 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 1.917      ; 2.954      ;
; 0.929 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 1.902      ; 2.956      ;
; 0.931 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.024      ; 0.955      ;
; 0.941 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.024      ; 0.965      ;
; 0.943 ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.407      ; 1.860      ;
; 0.967 ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.279      ; 1.756      ;
; 0.971 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 2.027      ; 2.623      ;
; 0.977 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.024      ; 1.001      ;
; 1.010 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch ; 0.000        ; 0.024      ; 1.034      ;
; 1.012 ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.281      ; 1.803      ;
; 1.047 ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.291      ; 1.848      ;
; 1.054 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 1.911      ; 2.590      ;
; 1.084 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; 0.000        ; 1.898      ; 3.107      ;
; 1.105 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 1.899      ; 2.619      ;
; 1.105 ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.297      ; 1.912      ;
; 1.128 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 2.027      ; 2.770      ;
; 1.142 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 1.901      ; 2.658      ;
; 1.150 ; pc:U7|addr_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.278      ; 1.938      ;
; 1.152 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 1.900      ; 2.677      ;
; 1.168 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 1.083      ; 1.761      ;
; 1.195 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 1.902      ; 3.212      ;
; 1.198 ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.280      ; 1.988      ;
; 1.200 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.349     ; 0.955      ;
; 1.204 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.349     ; 0.959      ;
; 1.207 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.382     ; 0.929      ;
; 1.207 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.382     ; 0.929      ;
; 1.216 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 1.917      ; 2.748      ;
; 1.216 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 1.898      ; 2.729      ;
; 1.216 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 1.911      ; 2.742      ;
; 1.226 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; -0.500       ; 1.900      ; 2.741      ;
; 1.226 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 1.899      ; 2.750      ;
; 1.233 ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.282      ; 2.025      ;
; 1.238 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 1.917      ; 2.780      ;
; 1.260 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.355     ; 1.009      ;
; 1.265 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 1.902      ; 2.792      ;
; 1.274 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; dbufferb:U10|data_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 0.973      ; 1.757      ;
; 1.275 ; ram:U3|ram_data~77                                                                                ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 0.660      ; 1.945      ;
; 1.282 ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[5] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.349     ; 1.037      ;
; 1.284 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch ; -0.500       ; 1.901      ; 2.810      ;
; 1.286 ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[6] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.349     ; 1.041      ;
; 1.287 ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.382     ; 1.009      ;
; 1.287 ; ir:U5|instruction[14]                                                                             ; alu:U8|alu_result_latch[4] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.382     ; 1.009      ;
; 1.304 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; -0.500       ; 0.713      ; 1.537      ;
; 1.308 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 0.967      ; 1.785      ;
; 1.328 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 0.957      ; 1.795      ;
; 1.330 ; ram:U3|ram_address_latch[2]                                                                       ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|enalu_latch ; -0.500       ; 1.017      ; 1.857      ;
; 1.343 ; ram:U3|ram_data~125                                                                               ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 0.394      ; 1.747      ;
; 1.350 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; dbufferb:U10|data_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch ; -0.500       ; 0.955      ; 1.815      ;
; 1.354 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch ; -0.500       ; 0.823      ; 1.697      ;
; 1.373 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.355     ; 1.122      ;
; 1.375 ; ir:U5|instruction[15]                                                                             ; alu:U8|alu_result_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch ; 0.000        ; -0.355     ; 1.124      ;
; 1.377 ; ram:U3|ram_data~28                                                                                ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch ; 0.000        ; 0.386      ; 1.773      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ram:U3|ram_address_latch[0]'                                                                                                                                                                                           ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node             ; Launch Clock                              ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------------+--------------+------------+------------+
; 0.052 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~113 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.122      ; 2.289      ;
; 0.098 ; pc:U7|addr_latch[1]                                                                               ; ram:U3|ram_data~113 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.502      ; 1.600      ;
; 0.126 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~113 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.122      ; 2.353      ;
; 0.152 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~38  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.543      ; 1.695      ;
; 0.159 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~38  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.163      ; 2.437      ;
; 0.162 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~36  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.447      ; 1.609      ;
; 0.195 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~114 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.427      ; 1.622      ;
; 0.197 ; pc:U7|addr_latch[7]                                                                               ; ram:U3|ram_data~39  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.404      ; 1.601      ;
; 0.228 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~34  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.492      ; 1.720      ;
; 0.241 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~2   ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.214      ; 1.455      ;
; 0.252 ; pc:U7|addr_latch[7]                                                                               ; ram:U3|ram_data~119 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.539      ; 1.791      ;
; 0.267 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~100 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.467      ; 1.734      ;
; 0.274 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~18  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.292      ; 1.566      ;
; 0.292 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~36  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.067      ; 2.464      ;
; 0.292 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~118 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.525      ; 1.817      ;
; 0.296 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~80  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.526      ; 1.822      ;
; 0.299 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~118 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.145      ; 2.559      ;
; 0.305 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~50  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.367      ; 1.672      ;
; 0.308 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~39  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.024      ; 2.437      ;
; 0.311 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram:U3|ram_data~113 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.178      ; 1.489      ;
; 0.321 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~38  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.163      ; 2.589      ;
; 0.330 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~39  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.024      ; 2.469      ;
; 0.333 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~114 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.047      ; 2.485      ;
; 0.333 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~20  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.299      ; 1.632      ;
; 0.335 ; pc:U7|addr_latch[5]                                                                               ; ram:U3|ram_data~37  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.221      ; 1.556      ;
; 0.361 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~98  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.361      ; 1.722      ;
; 0.362 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~80  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.146      ; 2.613      ;
; 0.363 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~119 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.159      ; 2.627      ;
; 0.363 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~37  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.841      ; 2.319      ;
; 0.366 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~34  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.112      ; 2.583      ;
; 0.366 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram:U3|ram_data~39  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.080      ; 1.446      ;
; 0.379 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~2   ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.834      ; 2.318      ;
; 0.385 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~119 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.159      ; 2.659      ;
; 0.394 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~116 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.341      ; 1.735      ;
; 0.396 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_data~39  ; clk_divider:U1|clk_out                    ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.820      ; 1.226      ;
; 0.397 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~100 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.087      ; 2.589      ;
; 0.397 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~52  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.061      ; 1.458      ;
; 0.401 ; pc:U7|addr_latch[3]                                                                               ; ram:U3|ram_data~99  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.420      ; 1.821      ;
; 0.407 ; pc:U7|addr_latch[7]                                                                               ; ram:U3|ram_data~87  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.190      ; 1.597      ;
; 0.412 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~18  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.912      ; 2.429      ;
; 0.413 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram:U3|ram_data~38  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.219      ; 1.632      ;
; 0.421 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram:U3|ram_data~119 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.215      ; 1.636      ;
; 0.422 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~86  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.413      ; 1.835      ;
; 0.428 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~22  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.301      ; 1.729      ;
; 0.429 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~86  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.033      ; 2.577      ;
; 0.433 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~99  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.040      ; 2.588      ;
; 0.434 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~33  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.987      ; 2.536      ;
; 0.434 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~36  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.067      ; 2.616      ;
; 0.435 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~22  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.921      ; 2.471      ;
; 0.442 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~45  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.891      ; 2.448      ;
; 0.443 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~50  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.987      ; 2.535      ;
; 0.451 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_data~119 ; clk_divider:U1|clk_out                    ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.955      ; 1.416      ;
; 0.452 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~32  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.342      ; 1.794      ;
; 0.454 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~114 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.047      ; 2.616      ;
; 0.455 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~84  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.201      ; 1.656      ;
; 0.455 ; pc:U7|addr_latch[7]                                                                               ; ram:U3|ram_data~103 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.335      ; 1.790      ;
; 0.457 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~0   ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.337      ; 1.794      ;
; 0.460 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_data~82  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.204      ; 1.664      ;
; 0.461 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~118 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.145      ; 2.711      ;
; 0.463 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~20  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.919      ; 2.487      ;
; 0.463 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~48  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.330      ; 1.793      ;
; 0.478 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram:U3|ram_data~36  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.123      ; 1.601      ;
; 0.480 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~16  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.313      ; 1.793      ;
; 0.480 ; pc:U7|addr_latch[1]                                                                               ; ram:U3|ram_data~33  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.367      ; 1.847      ;
; 0.487 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~34  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.112      ; 2.714      ;
; 0.499 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~98  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.981      ; 2.585      ;
; 0.500 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~2   ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.834      ; 2.449      ;
; 0.508 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~33  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.987      ; 2.600      ;
; 0.516 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~64  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.306      ; 1.822      ;
; 0.518 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~87  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.810      ; 2.433      ;
; 0.518 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~32  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.962      ; 2.585      ;
; 0.520 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~37  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.841      ; 2.466      ;
; 0.523 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~0   ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.957      ; 2.585      ;
; 0.524 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~116 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.961      ; 2.590      ;
; 0.527 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~52  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.681      ; 2.313      ;
; 0.529 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~48  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.950      ; 2.584      ;
; 0.532 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_data~96  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.360      ; 1.892      ;
; 0.533 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~18  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.912      ; 2.560      ;
; 0.539 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~100 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 2.087      ; 2.741      ;
; 0.540 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~87  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.810      ; 2.465      ;
; 0.541 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram:U3|ram_data~80  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.202      ; 1.743      ;
; 0.546 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~16  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.933      ; 2.584      ;
; 0.553 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ram:U3|ram_data~118 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.201      ; 1.754      ;
; 0.554 ; dbufferb:U10|data_latch[5]                                                                        ; ram:U3|ram_data~45  ; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.007      ; 0.571      ;
; 0.558 ; ram:U3|ram_address_latch[2]                                                                       ; ram:U3|ram_data~114 ; statectrl:U14|ramin_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.165      ; 1.723      ;
; 0.560 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ram:U3|ram_data~37  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.897      ; 1.457      ;
; 0.562 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~68  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.089      ; 1.651      ;
; 0.564 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~50  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.987      ; 2.666      ;
; 0.566 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~103 ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.955      ; 2.626      ;
; 0.569 ; pc:U7|addr_latch[5]                                                                               ; ram:U3|ram_data~21  ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.144      ; 1.713      ;
; 0.570 ; pc:U7|addr_latch[4]                                                                               ; ram:U3|ram_data~4   ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.891      ; 1.461      ;
; 0.571 ; pc:U7|addr_latch[5]                                                                               ; ram:U3|ram_data~117 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.247      ; 1.818      ;
; 0.575 ; pc:U7|addr_latch[6]                                                                               ; ram:U3|ram_data~102 ; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.978      ; 1.553      ;
; 0.576 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ram:U3|ram_data~87  ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 0.866      ; 1.442      ;
; 0.578 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram:U3|ram_data~114 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.103      ; 1.681      ;
; 0.580 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_data~80  ; statectrl:U14|ramin_latch                 ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.504      ; 2.084      ;
; 0.581 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~46  ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.895      ; 2.591      ;
; 0.582 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_data~64  ; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.926      ; 2.613      ;
; 0.582 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_data~102 ; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.598      ; 2.295      ;
; 0.583 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ram:U3|ram_data~100 ; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0] ; 0.000        ; 1.143      ; 1.726      ;
+-------+---------------------------------------------------------------------------------------------------+---------------------+-------------------------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|dbfbin_latch'                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                    ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; 0.109 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.964      ; 2.178      ;
; 0.196 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.838      ; 2.139      ;
; 0.229 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.839      ; 2.173      ;
; 0.245 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.835      ; 2.185      ;
; 0.246 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.848      ; 2.199      ;
; 0.267 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.837      ; 2.209      ;
; 0.271 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.854      ; 2.230      ;
; 0.279 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.836      ; 2.220      ;
; 0.367 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.964      ; 1.956      ;
; 0.465 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.838      ; 1.928      ;
; 0.473 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.848      ; 1.946      ;
; 0.500 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.835      ; 1.960      ;
; 0.504 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.836      ; 1.965      ;
; 0.531 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.837      ; 1.993      ;
; 0.532 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.854      ; 2.011      ;
; 0.537 ; statectrl:U14|dbfbin_latch                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.839      ; 2.001      ;
; 0.595 ; alu:U8|alu_result_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.990      ; 1.105      ;
; 0.610 ; alu:U8|alu_result_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.892      ; 1.022      ;
; 0.671 ; alu:U8|alu_result_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.870      ; 1.061      ;
; 0.679 ; alu:U8|alu_result_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.867      ; 1.066      ;
; 0.698 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.964      ; 2.787      ;
; 0.727 ; alu:U8|alu_result_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.895      ; 1.142      ;
; 0.763 ; alu:U8|alu_result_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.876      ; 1.159      ;
; 0.765 ; alu:U8|alu_result_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.868      ; 1.153      ;
; 0.771 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.848      ; 2.744      ;
; 0.792 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.836      ; 2.743      ;
; 0.840 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.838      ; 2.793      ;
; 0.842 ; alu:U8|alu_result_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.874      ; 1.236      ;
; 0.870 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.020      ; 0.910      ;
; 0.878 ; dbufferb:U10|data_latch[5]                                                                        ; dbufferb:U10|data_latch[5] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.032      ; 0.910      ;
; 0.879 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.837      ; 2.841      ;
; 0.882 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.012      ; 0.914      ;
; 0.887 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.011      ; 0.918      ;
; 0.890 ; dbufferb:U10|data_latch[6]                                                                        ; dbufferb:U10|data_latch[6] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 0.914      ;
; 0.891 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.013      ; 0.924      ;
; 0.895 ; dbufferb:U10|data_latch[2]                                                                        ; dbufferb:U10|data_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.023      ; 0.918      ;
; 0.899 ; dbufferb:U10|data_latch[7]                                                                        ; dbufferb:U10|data_latch[7] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.025      ; 0.924      ;
; 0.905 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.835      ; 2.855      ;
; 0.923 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.012      ; 0.955      ;
; 0.925 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.848      ; 2.888      ;
; 0.929 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.964      ; 3.008      ;
; 0.931 ; dbufferb:U10|data_latch[4]                                                                        ; dbufferb:U10|data_latch[4] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 0.955      ;
; 0.933 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.012      ; 0.965      ;
; 0.941 ; dbufferb:U10|data_latch[0]                                                                        ; dbufferb:U10|data_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 0.965      ;
; 0.943 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.836      ; 2.904      ;
; 0.965 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.854      ; 2.944      ;
; 0.969 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.012      ; 1.001      ;
; 0.977 ; dbufferb:U10|data_latch[1]                                                                        ; dbufferb:U10|data_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 1.001      ;
; 0.977 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.838      ; 2.940      ;
; 0.979 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.837      ; 2.931      ;
; 0.985 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.854      ; 2.954      ;
; 0.992 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.839      ; 2.956      ;
; 1.002 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.012      ; 1.034      ;
; 1.006 ; pc:U7|addr_latch[5]                                                                               ; dbufferb:U10|data_latch[5] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.344      ; 1.860      ;
; 1.010 ; dbufferb:U10|data_latch[3]                                                                        ; dbufferb:U10|data_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.024      ; 1.034      ;
; 1.030 ; pc:U7|addr_latch[2]                                                                               ; dbufferb:U10|data_latch[2] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.216      ; 1.756      ;
; 1.034 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[5] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.964      ; 2.623      ;
; 1.075 ; pc:U7|addr_latch[4]                                                                               ; dbufferb:U10|data_latch[4] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.218      ; 1.803      ;
; 1.110 ; pc:U7|addr_latch[6]                                                                               ; dbufferb:U10|data_latch[6] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.228      ; 1.848      ;
; 1.117 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[6] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.848      ; 2.590      ;
; 1.147 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.835      ; 3.107      ;
; 1.168 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.836      ; 2.619      ;
; 1.168 ; pc:U7|addr_latch[7]                                                                               ; dbufferb:U10|data_latch[7] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.234      ; 1.912      ;
; 1.191 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.964      ; 2.770      ;
; 1.205 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.838      ; 2.658      ;
; 1.213 ; pc:U7|addr_latch[0]                                                                               ; dbufferb:U10|data_latch[0] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.215      ; 1.938      ;
; 1.215 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.837      ; 2.677      ;
; 1.231 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; dbufferb:U10|data_latch[5] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.020      ; 1.761      ;
; 1.258 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 1.839      ; 3.212      ;
; 1.261 ; pc:U7|addr_latch[1]                                                                               ; dbufferb:U10|data_latch[1] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.217      ; 1.988      ;
; 1.279 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.854      ; 2.748      ;
; 1.279 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.835      ; 2.729      ;
; 1.279 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[6] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.848      ; 2.742      ;
; 1.289 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.837      ; 2.741      ;
; 1.289 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.836      ; 2.750      ;
; 1.296 ; pc:U7|addr_latch[3]                                                                               ; dbufferb:U10|data_latch[3] ; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.219      ; 2.025      ;
; 1.301 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[7] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.854      ; 2.780      ;
; 1.328 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.839      ; 2.792      ;
; 1.337 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; dbufferb:U10|data_latch[7] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.910      ; 1.757      ;
; 1.338 ; ram:U3|ram_data~77                                                                                ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.597      ; 1.945      ;
; 1.347 ; ir:U5|instruction[10]                                                                             ; dbufferb:U10|data_latch[4] ; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.838      ; 2.810      ;
; 1.367 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[7] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.650      ; 1.537      ;
; 1.371 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; dbufferb:U10|data_latch[6] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.904      ; 1.785      ;
; 1.391 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; dbufferb:U10|data_latch[4] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.894      ; 1.795      ;
; 1.393 ; ram:U3|ram_address_latch[2]                                                                       ; dbufferb:U10|data_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.954      ; 1.857      ;
; 1.406 ; ram:U3|ram_data~125                                                                               ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.331      ; 1.747      ;
; 1.413 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; dbufferb:U10|data_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.892      ; 1.815      ;
; 1.417 ; statectrl:U14|ramrd_latch                                                                         ; dbufferb:U10|data_latch[5] ; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.760      ; 1.697      ;
; 1.440 ; ram:U3|ram_data~28                                                                                ; dbufferb:U10|data_latch[4] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.323      ; 1.773      ;
; 1.453 ; ram:U3|ram_data~90                                                                                ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.414      ; 1.877      ;
; 1.458 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; dbufferb:U10|data_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.891      ; 1.859      ;
; 1.474 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; dbufferb:U10|data_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.893      ; 1.877      ;
; 1.480 ; ram:U3|ram_data~58                                                                                ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.220      ; 1.710      ;
; 1.492 ; ram:U3|ram_address_latch[2]                                                                       ; dbufferb:U10|data_latch[5] ; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.082      ; 2.084      ;
; 1.497 ; ram:U3|ram_data~127                                                                               ; dbufferb:U10|data_latch[7] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.348      ; 1.855      ;
; 1.497 ; ram:U3|ram_address_latch[3]                                                                       ; dbufferb:U10|data_latch[0] ; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.193      ; 2.200      ;
; 1.503 ; ram:U3|ram_data~74                                                                                ; dbufferb:U10|data_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.307      ; 1.820      ;
; 1.508 ; ram:U3|ram_address_latch[0]                                                                       ; dbufferb:U10|data_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; -0.500       ; 1.839      ; 2.962      ;
; 1.513 ; ir:U5|instruction[2]                                                                              ; dbufferb:U10|data_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch ; -0.500       ; 0.947      ; 1.980      ;
; 1.515 ; ram:U3|ram_data~93                                                                                ; dbufferb:U10|data_latch[5] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch ; 0.000        ; 0.379      ; 1.904      ;
+-------+---------------------------------------------------------------------------------------------------+----------------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_input'                                                                                                                                            ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[0]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.318      ;
; 0.204 ; clk_divider:U1|counter[17]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.325      ;
; 0.273 ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.393      ;
; 0.291 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; clk_divider:U1|counter[14]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; clk_divider:U1|counter[16]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_divider:U1|counter[15]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[2]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[3]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.416      ;
; 0.299 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[1]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[1]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.421      ;
; 0.306 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.427      ;
; 0.351 ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|stop_counter ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.471      ;
; 0.411 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|stop_counter ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.531      ;
; 0.440 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.561      ;
; 0.441 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; clk_divider:U1|counter[14]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; clk_divider:U1|counter[16]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[3]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.564      ;
; 0.452 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clk_divider:U1|counter[15]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[2]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[2]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.574      ;
; 0.455 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; clk_divider:U1|counter[15]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[3]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[3]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.577      ;
; 0.458 ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|stop_counter ; clk_input    ; clk_input   ; 0.000        ; 0.036      ; 0.578      ;
; 0.464 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.585      ;
; 0.467 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.588      ;
; 0.483 ; clk_divider:U1|counter[17]                       ; clk_divider:U1|clk_led                           ; clk_input    ; clk_input   ; 0.000        ; 0.038      ; 0.605      ;
; 0.503 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|clk_out                           ; clk_input    ; clk_input   ; 0.000        ; 0.033      ; 0.620      ;
; 0.503 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.624      ;
; 0.504 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.625      ;
; 0.505 ; clk_divider:U1|counter[14]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.626      ;
; 0.506 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.627      ;
; 0.506 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.627      ;
; 0.507 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.628      ;
; 0.508 ; clk_divider:U1|counter[14]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.630      ;
; 0.518 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[4]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.640      ;
; 0.521 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.642      ;
; 0.521 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[5]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; clk_divider:U1|counter[13]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; clk_divider:U1|counter[11]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; clk_divider:U1|counter[3]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.643      ;
; 0.530 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.651      ;
; 0.533 ; clk_divider:U1|counter[5]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.654      ;
; 0.569 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.690      ;
; 0.570 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[10]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.691      ;
; 0.571 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[16]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.692      ;
; 0.571 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.692      ;
; 0.571 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[8]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.692      ;
; 0.572 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.693      ;
; 0.572 ; clk_divider:U1|counter[8]                        ; clk_divider:U1|counter[13]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.693      ;
; 0.573 ; clk_divider:U1|counter[6]                        ; clk_divider:U1|counter[11]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.694      ;
; 0.574 ; clk_divider:U1|counter[12]                       ; clk_divider:U1|counter[17]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.695      ;
; 0.574 ; clk_divider:U1|counter[10]                       ; clk_divider:U1|counter[15]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.695      ;
; 0.574 ; clk_divider:U1|counter[4]                        ; clk_divider:U1|counter[9]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.695      ;
; 0.575 ; clk_divider:U1|counter[2]                        ; clk_divider:U1|counter[7]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.696      ;
; 0.584 ; clk_divider:U1|counter[7]                        ; clk_divider:U1|counter[12]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; clk_divider:U1|counter[9]                        ; clk_divider:U1|counter[14]                       ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; clk_divider:U1|counter[0]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.705      ;
; 0.584 ; clk_divider:U1|counter[1]                        ; clk_divider:U1|counter[6]                        ; clk_input    ; clk_input   ; 0.000        ; 0.037      ; 0.705      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|enled_latch'                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                                                                                              ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.303 ; pc:U7|addr_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.069      ; 1.486      ;
; 0.310 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; 1.689      ; 2.228      ;
; 0.383 ; pc:U7|addr_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.069      ; 1.566      ;
; 0.385 ; pc:U7|addr_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.069      ; 1.568      ;
; 0.472 ; ram:U3|ram_address_latch[0]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 1.689      ; 2.380      ;
; 0.485 ; pc:U7|addr_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.069      ; 1.668      ;
; 0.540 ; pc:U7|addr_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.069      ; 1.723      ;
; 0.564 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.745      ; 1.423      ;
; 0.571 ; pc:U7|addr_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.069      ; 1.754      ;
; 0.631 ; pc:U7|addr_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.069      ; 1.814      ;
; 0.638 ; pc:U7|addr_latch[0]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.069      ; 1.821      ;
; 0.701 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.745      ; 1.560      ;
; 0.709 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.745      ; 1.568      ;
; 0.710 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.745      ; 1.569      ;
; 0.739 ; statectrl:U14|ramrd_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.485      ; 1.348      ;
; 0.746 ; ram:U3|ram_address_latch[2]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.807      ; 1.667      ;
; 0.766 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.745      ; 1.625      ;
; 0.816 ; ram:U3|ram_address_latch[3]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 1.047      ; 1.977      ;
; 0.844 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.745      ; 1.703      ;
; 0.854 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.745      ; 1.713      ;
; 0.866 ; ir:U5|instruction[2]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.800      ; 1.790      ;
; 0.883 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch ; 0.000        ; 0.745      ; 1.742      ;
; 0.916 ; statectrl:U14|regrd2_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.344      ; 1.384      ;
; 0.923 ; statectrl:U14|enrom_latch                                                                         ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.511      ; 1.558      ;
; 0.951 ; ir:U5|instruction[8]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.466      ; 1.541      ;
; 0.957 ; statectrl:U14|dbfbout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.345      ; 1.426      ;
; 0.964 ; ir:U5|instruction[10]                                                                             ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; -0.500       ; 1.689      ; 2.382      ;
; 0.979 ; ram:U3|ram_address_latch[1]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; statectrl:U14|enled_latch ; 0.000        ; 0.856      ; 1.949      ;
; 1.002 ; ir:U5|instruction[6]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.322      ; 1.448      ;
; 1.011 ; statectrl:U14|regrd1_latch                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.364      ; 1.499      ;
; 1.015 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.087     ; 0.552      ;
; 1.075 ; dbufferb:U10|data_latch[6]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.147     ; 0.552      ;
; 1.099 ; ram:U3|ram_data~102                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.153      ; 1.366      ;
; 1.109 ; statectrl:U14|enpcout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.353      ; 1.586      ;
; 1.118 ; ram:U3|ram_address_latch[0]                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 1.689      ; 2.526      ;
; 1.147 ; ir:U5|instruction[3]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.724      ; 1.995      ;
; 1.154 ; ram:U3|ram_data~67                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.468      ; 1.736      ;
; 1.158 ; ir:U5|instruction[4]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.322      ; 1.604      ;
; 1.173 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.077     ; 0.720      ;
; 1.180 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.076     ; 0.728      ;
; 1.203 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.092     ; 0.735      ;
; 1.217 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.078     ; 0.763      ;
; 1.224 ; ir:U5|instruction[5]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.322      ; 1.670      ;
; 1.233 ; dbufferb:U10|data_latch[4]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.137     ; 0.720      ;
; 1.240 ; dbufferb:U10|data_latch[2]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.136     ; 0.728      ;
; 1.263 ; dbufferb:U10|data_latch[7]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.152     ; 0.735      ;
; 1.277 ; dbufferb:U10|data_latch[3]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.138     ; 0.763      ;
; 1.279 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.076     ; 0.827      ;
; 1.289 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.195     ; 0.718      ;
; 1.292 ; gr:U12|grc_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.483     ; 0.933      ;
; 1.298 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch ; -0.500       ; -0.074     ; 0.848      ;
; 1.312 ; ir:U5|instruction[7]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.322      ; 1.758      ;
; 1.325 ; ram:U3|ram_data~53                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.254      ; 1.693      ;
; 1.339 ; dbufferb:U10|data_latch[1]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.136     ; 0.827      ;
; 1.342 ; statectrl:U14|dbfaout_latch                                                                       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch ; 0.000        ; 0.345      ; 1.811      ;
; 1.349 ; dbufferb:U10|data_latch[5]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.255     ; 0.718      ;
; 1.358 ; ir:U5|instruction[9]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.533      ; 2.015      ;
; 1.358 ; dbufferb:U10|data_latch[0]                                                                        ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch ; -0.500       ; -0.134     ; 0.848      ;
; 1.384 ; gr:U12|grd_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.637     ; 0.871      ;
; 1.433 ; ram:U3|ram_data~37                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; -0.065     ; 1.482      ;
; 1.438 ; gr:U12|grb_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.529     ; 1.033      ;
; 1.440 ; gr:U12|grb_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.514     ; 1.050      ;
; 1.456 ; ir:U5|instruction[0]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.333      ; 1.913      ;
; 1.463 ; ram:U3|ram_data~54                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; -0.073     ; 1.504      ;
; 1.498 ; gr:U12|grb_latch[6]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.529     ; 1.093      ;
; 1.500 ; ir:U5|instruction[1]                                                                              ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch ; 0.000        ; 0.333      ; 1.957      ;
; 1.529 ; gr:U12|grc_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.494     ; 1.159      ;
; 1.553 ; gr:U12|grd_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.636     ; 1.041      ;
; 1.556 ; gr:U12|grb_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.508     ; 1.172      ;
; 1.559 ; gr:U12|grc_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.481     ; 1.202      ;
; 1.563 ; gr:U12|grd_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.644     ; 1.043      ;
; 1.584 ; gr:U12|grc_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.483     ; 1.225      ;
; 1.593 ; ram:U3|ram_data~85                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.117      ; 1.824      ;
; 1.596 ; gr:U12|grc_latch[4]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.481     ; 1.239      ;
; 1.601 ; ram:U3|ram_data~6                                                                                 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; -0.011     ; 1.704      ;
; 1.618 ; ram:U3|ram_data~49                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; -0.053     ; 1.679      ;
; 1.619 ; ram:U3|ram_data~19                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.522      ; 2.255      ;
; 1.627 ; ram:U3|ram_data~117                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; -0.104     ; 1.637      ;
; 1.629 ; gr:U12|grc_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.481     ; 1.272      ;
; 1.641 ; gr:U12|grb_latch[5]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.529     ; 1.236      ;
; 1.667 ; ram:U3|ram_data~4                                                                                 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.236      ; 2.017      ;
; 1.683 ; ram:U3|ram_data~3                                                                                 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.346      ; 2.143      ;
; 1.707 ; gr:U12|grd_latch[3]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.635     ; 1.196      ;
; 1.710 ; ram:U3|ram_data~68                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.064      ; 1.888      ;
; 1.710 ; gr:U12|grb_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.513     ; 1.321      ;
; 1.712 ; ram:U3|ram_data~50                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; -0.204     ; 1.622      ;
; 1.713 ; ram:U3|ram_data~126                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.091      ; 1.418      ;
; 1.717 ; gr:U12|grc_latch[1]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.481     ; 1.360      ;
; 1.731 ; ram:U3|ram_data~21                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.010      ; 1.855      ;
; 1.736 ; ram:U3|ram_data~101                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.042      ; 1.892      ;
; 1.741 ; ram:U3|ram_data~2                                                                                 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; -0.056     ; 1.799      ;
; 1.750 ; ram:U3|ram_data~28                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; -0.500       ; 0.174      ; 1.538      ;
; 1.758 ; ram:U3|ram_data~18                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; -0.132     ; 1.740      ;
; 1.760 ; ram:U3|ram_data~98                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; -0.214     ; 1.660      ;
; 1.772 ; gr:U12|grd_latch[2]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.635     ; 1.261      ;
; 1.775 ; ram:U3|ram_data~66                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.109      ; 1.998      ;
; 1.777 ; gr:U12|grd_latch[7]                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch ; 0.000        ; -0.635     ; 1.266      ;
; 1.782 ; ram:U3|ram_data~114                                                                               ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; -0.276     ; 1.620      ;
; 1.793 ; ram:U3|ram_data~7                                                                                 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.349      ; 2.256      ;
; 1.794 ; ram:U3|ram_data~97                                                                                ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch ; 0.000        ; 0.109      ; 2.017      ;
+-------+---------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:U1|clk_led'                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                            ; To Node                            ; Launch Clock              ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+
; 0.305 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[1]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.426      ;
; 0.323 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[1] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.444      ;
; 0.332 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.237      ; 0.653      ;
; 0.334 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.237      ; 0.655      ;
; 0.342 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.237      ; 0.663      ;
; 0.349 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.470      ;
; 0.366 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[1]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.237      ; 0.687      ;
; 0.369 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[0]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.237      ; 0.690      ;
; 0.372 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.493      ;
; 0.372 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[6]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.237      ; 0.693      ;
; 0.422 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[0]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.543      ;
; 0.426 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.038      ; 0.548      ;
; 0.429 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.038      ; 0.551      ;
; 0.431 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_sel[2]         ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.552      ;
; 0.432 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.553      ;
; 0.456 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[4]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[5]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.038      ; 0.578      ;
; 0.471 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.592      ;
; 0.514 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[3]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.635      ;
; 0.520 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[2]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.641      ;
; 0.582 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.703      ;
; 0.632 ; led_encoder:U13|current_led_sel[1]                                                                   ; led_encoder:U13|current_led_sel[0] ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.753      ;
; 0.799 ; led_encoder:U13|current_led_sel[0]                                                                   ; led_encoder:U13|led_dig_temp[7]    ; clk_divider:U1|clk_led    ; clk_divider:U1|clk_led ; 0.000        ; 0.037      ; 0.920      ;
; 1.825 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[1]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.323     ; 1.606      ;
; 1.974 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[6]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.323     ; 1.755      ;
; 1.976 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[0]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.323     ; 1.757      ;
; 2.032 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[5]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.522     ; 1.614      ;
; 2.038 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[4]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.522     ; 1.620      ;
; 2.090 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[2]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.523     ; 1.671      ;
; 2.096 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[3]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.523     ; 1.677      ;
; 2.174 ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ; led_encoder:U13|led_dig_temp[7]    ; statectrl:U14|enled_latch ; clk_divider:U1|clk_led ; 0.000        ; -0.523     ; 1.755      ;
+-------+------------------------------------------------------------------------------------------------------+------------------------------------+---------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|nextn_latch'                                                                                                    ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node             ; Launch Clock               ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+
; 0.313 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.419      ;
; 0.313 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.419      ;
; 0.314 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.420      ;
; 0.315 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.421      ;
; 0.320 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.426      ;
; 0.321 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.427      ;
; 0.322 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[0] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.428      ;
; 0.402 ; pc:U7|addr_latch[7]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.022      ; 0.508      ;
; 0.460 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.568      ;
; 0.460 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.568      ;
; 0.468 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.576      ;
; 0.469 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[1] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.577      ;
; 0.470 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.578      ;
; 0.471 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.579      ;
; 0.472 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[2] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.580      ;
; 0.473 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.581      ;
; 0.474 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.582      ;
; 0.476 ; pc:U7|addr_latch[6]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.584      ;
; 0.523 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.631      ;
; 0.523 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.631      ;
; 0.526 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.634      ;
; 0.526 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.634      ;
; 0.531 ; pc:U7|addr_latch[5]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.639      ;
; 0.535 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[3] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.643      ;
; 0.536 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.644      ;
; 0.537 ; pc:U7|addr_latch[4]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.645      ;
; 0.538 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[4] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.646      ;
; 0.539 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.647      ;
; 0.589 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.697      ;
; 0.589 ; pc:U7|addr_latch[3]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.697      ;
; 0.592 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.700      ;
; 0.601 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[5] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.709      ;
; 0.602 ; pc:U7|addr_latch[2]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.710      ;
; 0.604 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[6] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.712      ;
; 0.655 ; pc:U7|addr_latch[1]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.763      ;
; 0.667 ; pc:U7|addr_latch[0]       ; pc:U7|addr_latch[7] ; statectrl:U14|nextn_latch  ; statectrl:U14|nextn_latch ; 0.000        ; 0.024      ; 0.775      ;
; 0.796 ; ir:U5|instruction[2]      ; pc:U7|addr_latch[2] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.233     ; 0.657      ;
; 1.015 ; ir:U5|instruction[3]      ; pc:U7|addr_latch[3] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.309     ; 0.800      ;
; 1.079 ; ir:U5|instruction[5]      ; pc:U7|addr_latch[5] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.711     ; 0.462      ;
; 1.091 ; ir:U5|instruction[6]      ; pc:U7|addr_latch[6] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.711     ; 0.474      ;
; 1.092 ; ir:U5|instruction[7]      ; pc:U7|addr_latch[7] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.711     ; 0.475      ;
; 1.092 ; ir:U5|instruction[4]      ; pc:U7|addr_latch[4] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.711     ; 0.475      ;
; 1.209 ; ir:U5|instruction[0]      ; pc:U7|addr_latch[0] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.700     ; 0.603      ;
; 1.219 ; ir:U5|instruction[1]      ; pc:U7|addr_latch[1] ; statectrl:U14|enirin_latch ; statectrl:U14|nextn_latch ; 0.000        ; -0.700     ; 0.613      ;
; 1.296 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.682     ; 0.708      ;
; 1.296 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.682     ; 0.708      ;
; 1.296 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.682     ; 0.708      ;
; 1.296 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.682     ; 0.708      ;
; 1.296 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.682     ; 0.708      ;
; 1.296 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.682     ; 0.708      ;
; 1.296 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.682     ; 0.708      ;
; 1.296 ; statectrl:U14|rstpc_latch ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.682     ; 0.708      ;
; 1.349 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[7] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.688     ; 0.755      ;
; 1.349 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[5] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.688     ; 0.755      ;
; 1.349 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[6] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.688     ; 0.755      ;
; 1.349 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[3] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.688     ; 0.755      ;
; 1.349 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[2] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.688     ; 0.755      ;
; 1.349 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[1] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.688     ; 0.755      ;
; 1.349 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[0] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.688     ; 0.755      ;
; 1.349 ; statectrl:U14|ldpc_latch  ; pc:U7|addr_latch[4] ; clk_divider:U1|clk_out     ; statectrl:U14|nextn_latch ; 0.000        ; -0.688     ; 0.755      ;
+-------+---------------------------+---------------------+----------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|enirin_latch'                                                                                                                                                                                             ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node               ; Launch Clock                              ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+
; 0.807 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[4]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.814      ; 1.715      ;
; 0.817 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[6]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.814      ; 1.725      ;
; 0.824 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[6]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.434      ; 2.467      ;
; 0.832 ; ir:U5|state                                                                                       ; ir:U5|instruction[0]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.046      ; 0.962      ;
; 0.832 ; ir:U5|state                                                                                       ; ir:U5|instruction[1]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.046      ; 0.962      ;
; 0.832 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[1]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.423      ; 2.464      ;
; 0.838 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[8]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.664      ; 1.596      ;
; 0.846 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[5]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.814      ; 1.754      ;
; 0.851 ; pc:U7|addr_latch[0]                                                                               ; ir:U5|instruction[0]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.803      ; 1.748      ;
; 0.874 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[5]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.434      ; 2.517      ;
; 0.878 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[1]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.803      ; 1.775      ;
; 0.904 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[8]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.284      ; 2.387      ;
; 0.906 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[1]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.423      ; 2.528      ;
; 0.917 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[0]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.423      ; 2.539      ;
; 0.921 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[15] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.823      ; 1.838      ;
; 0.935 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[10] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.817      ; 1.846      ;
; 0.937 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[4]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.434      ; 2.570      ;
; 0.937 ; pc:U7|addr_latch[4]                                                                               ; ir:U5|instruction[12] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.823      ; 1.854      ;
; 0.971 ; ir:U5|state                                                                                       ; ir:U5|instruction[15] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.066      ; 1.121      ;
; 0.971 ; ir:U5|state                                                                                       ; ir:U5|instruction[13] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.066      ; 1.121      ;
; 0.971 ; ir:U5|state                                                                                       ; ir:U5|instruction[14] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.066      ; 1.121      ;
; 0.971 ; ir:U5|state                                                                                       ; ir:U5|instruction[12] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.066      ; 1.121      ;
; 0.971 ; ir:U5|state                                                                                       ; ir:U5|instruction[11] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.066      ; 1.121      ;
; 0.975 ; ir:U5|state                                                                                       ; ir:U5|instruction[8]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; -0.062     ; 0.997      ;
; 0.978 ; pc:U7|addr_latch[2]                                                                               ; ir:U5|instruction[2]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.316      ; 1.388      ;
; 0.986 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[6]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.434      ; 2.619      ;
; 1.007 ; ir:U5|state                                                                                       ; ir:U5|instruction[9]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; -0.131     ; 0.960      ;
; 1.011 ; pc:U7|addr_latch[6]                                                                               ; ir:U5|instruction[14] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.823      ; 1.928      ;
; 1.014 ; pc:U7|addr_latch[5]                                                                               ; ir:U5|instruction[13] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.823      ; 1.931      ;
; 1.018 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[14] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.443      ; 2.670      ;
; 1.024 ; pc:U7|addr_latch[7]                                                                               ; ir:U5|instruction[7]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.814      ; 1.932      ;
; 1.031 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[5]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.434      ; 2.664      ;
; 1.032 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[15] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.443      ; 2.674      ;
; 1.042 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[13] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.443      ; 2.694      ;
; 1.054 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[15] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.443      ; 2.706      ;
; 1.065 ; ir:U5|state                                                                                       ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.060      ; 1.209      ;
; 1.067 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[12] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.443      ; 2.709      ;
; 1.071 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ir:U5|instruction[5]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.490      ; 1.655      ;
; 1.073 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[10] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.437      ; 2.709      ;
; 1.078 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[6]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.490      ; 1.662      ;
; 1.079 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[4]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.434      ; 2.722      ;
; 1.083 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[8]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.340      ; 1.517      ;
; 1.090 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ir:U5|instruction[15] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.499      ; 1.683      ;
; 1.091 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ir:U5|instruction[1]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.479      ; 1.664      ;
; 1.096 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ir:U5|instruction[0]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.479      ; 1.669      ;
; 1.113 ; ir:U5|state                                                                                       ; ir:U5|state           ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.036      ; 1.233      ;
; 1.116 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[2]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 0.936      ; 2.251      ;
; 1.120 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[15] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.239      ; 1.463      ;
; 1.122 ; ram:U3|ram_address_latch[3]                                                                       ; ir:U5|instruction[8]  ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.642      ; 1.858      ;
; 1.123 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[4]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.490      ; 1.707      ;
; 1.135 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[7]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.434      ; 2.768      ;
; 1.135 ; ram:U3|ram_address_latch[3]                                                                       ; ir:U5|instruction[0]  ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.781      ; 2.010      ;
; 1.155 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[8]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.284      ; 2.648      ;
; 1.157 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[7]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.434      ; 2.800      ;
; 1.167 ; ir:U5|state                                                                                       ; ir:U5|instruction[7]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.057      ; 1.308      ;
; 1.167 ; ir:U5|state                                                                                       ; ir:U5|instruction[5]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.057      ; 1.308      ;
; 1.167 ; ir:U5|state                                                                                       ; ir:U5|instruction[6]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.057      ; 1.308      ;
; 1.167 ; ir:U5|state                                                                                       ; ir:U5|instruction[4]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.057      ; 1.308      ;
; 1.168 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[0]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.423      ; 2.800      ;
; 1.180 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[14] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.443      ; 2.822      ;
; 1.193 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7] ; ir:U5|instruction[7]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.490      ; 1.777      ;
; 1.194 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[10] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.437      ; 2.840      ;
; 1.199 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[13] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.443      ; 2.841      ;
; 1.203 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[11] ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.823      ; 2.120      ;
; 1.209 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[12] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.443      ; 2.861      ;
; 1.219 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[9]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.215      ; 2.643      ;
; 1.223 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[7]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.230      ; 1.557      ;
; 1.235 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[11] ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.443      ; 2.887      ;
; 1.237 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[2]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 0.936      ; 2.382      ;
; 1.239 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5] ; ir:U5|instruction[13] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.499      ; 1.832      ;
; 1.253 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4] ; ir:U5|instruction[12] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.499      ; 1.846      ;
; 1.257 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.230      ; 1.591      ;
; 1.263 ; ram:U3|ram_address_latch[3]                                                                       ; ir:U5|instruction[4]  ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.792      ; 2.149      ;
; 1.265 ; pc:U7|addr_latch[1]                                                                               ; ir:U5|instruction[9]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.595      ; 1.954      ;
; 1.272 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6] ; ir:U5|instruction[14] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.499      ; 1.865      ;
; 1.293 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[9]  ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.215      ; 2.707      ;
; 1.298 ; ram:U3|ram_address_latch[2]                                                                       ; ir:U5|instruction[10] ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.555      ; 1.947      ;
; 1.305 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[4]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.230      ; 1.639      ;
; 1.318 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ir:U5|instruction[10] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; 0.493      ; 1.905      ;
; 1.330 ; ram:U3|ram_address_latch[3]                                                                       ; ir:U5|instruction[6]  ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.792      ; 2.216      ;
; 1.332 ; ram:U3|ram_address_latch[2]                                                                       ; ir:U5|instruction[5]  ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.552      ; 1.978      ;
; 1.341 ; ram:U3|ram_address_latch[2]                                                                       ; ir:U5|instruction[2]  ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.054      ; 1.489      ;
; 1.343 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.230      ; 1.677      ;
; 1.360 ; ir:U5|state                                                                                       ; ir:U5|instruction[3]  ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; -0.330     ; 1.114      ;
; 1.361 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ir:U5|instruction[2]  ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch ; 0.000        ; -0.008     ; 1.447      ;
; 1.370 ; pc:U7|addr_latch[3]                                                                               ; ir:U5|instruction[3]  ; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.396      ; 1.860      ;
; 1.380 ; ram:U3|ram_address_latch[2]                                                                       ; ir:U5|instruction[6]  ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.552      ; 2.026      ;
; 1.393 ; ram:U3|ram_address_latch[3]                                                                       ; ir:U5|instruction[12] ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.801      ; 2.288      ;
; 1.394 ; ram:U3|ram_address_latch[3]                                                                       ; ir:U5|instruction[1]  ; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch ; 0.000        ; 0.781      ; 2.269      ;
; 1.402 ; ir:U5|instruction[10]                                                                             ; ir:U5|instruction[3]  ; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch ; 0.000        ; 1.016      ; 2.627      ;
; 1.405 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[8]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.080      ; 1.589      ;
; 1.411 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[15] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.265      ; 1.780      ;
; 1.415 ; ram:U3|ram_address_latch[0]                                                                       ; ir:U5|instruction[11] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch ; 0.000        ; 1.443      ; 3.057      ;
; 1.418 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[0]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.219      ; 1.741      ;
; 1.425 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[13] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.239      ; 1.768      ;
; 1.425 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[5]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.256      ; 1.785      ;
; 1.430 ; statectrl:U14|regrd2_latch                                                                        ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.089      ; 1.623      ;
; 1.435 ; statectrl:U14|ramrd_latch                                                                         ; ir:U5|instruction[12] ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.239      ; 1.778      ;
; 1.437 ; statectrl:U14|enrom_latch                                                                         ; ir:U5|instruction[6]  ; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch ; 0.000        ; 0.256      ; 1.797      ;
; 1.438 ; ir:U5|instruction[2]                                                                              ; ir:U5|instruction[10] ; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch ; 0.000        ; 0.548      ; 2.070      ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------+-------------------------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                                                                                                                                                                                           ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                                                    ; Launch Clock                              ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.908 ; pc:U7|addr_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.393      ; 1.405      ;
; 1.038 ; ram:U3|ram_address_latch[0]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.013      ; 2.260      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.012      ; 1.151      ;
; 1.059 ; pc:U7|addr_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.393      ; 1.556      ;
; 1.145 ; pc:U7|addr_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.393      ; 1.642      ;
; 1.152 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 1.013      ; 2.384      ;
; 1.169 ; pc:U7|addr_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.393      ; 1.666      ;
; 1.179 ; pc:U7|addr_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.393      ; 1.676      ;
; 1.246 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.397      ;
; 1.328 ; pc:U7|addr_latch[0]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.393      ; 1.825      ;
; 1.364 ; ram:U3|ram_address_latch[3]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.371      ; 1.839      ;
; 1.370 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.521      ;
; 1.378 ; statectrl:U14|ramrd_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.191     ; 1.301      ;
; 1.390 ; pc:U7|addr_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.393      ; 1.887      ;
; 1.405 ; pc:U7|addr_latch[1]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.393      ; 1.902      ;
; 1.416 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.567      ;
; 1.422 ; ram:U3|ram_address_latch[2]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.131      ; 1.657      ;
; 1.428 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.579      ;
; 1.464 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.615      ;
; 1.542 ; ir:U5|instruction[2]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.124      ; 1.780      ;
; 1.595 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.746      ;
; 1.617 ; statectrl:U14|dbfbout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.331     ; 1.400      ;
; 1.635 ; statectrl:U14|enrom_latch                                                                                                  ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.165     ; 1.584      ;
; 1.640 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.791      ;
; 1.673 ; ram:U3|ram_address_latch[0]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 1.013      ; 2.395      ;
; 1.674 ; ram:U3|ram_address_latch[1]                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|ramin_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.180      ; 1.958      ;
; 1.681 ; ir:U5|instruction[4]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.354     ; 1.441      ;
; 1.695 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.047      ; 1.846      ;
; 1.696 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.753     ; 0.557      ;
; 1.705 ; statectrl:U14|regrd2_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.332     ; 1.487      ;
; 1.756 ; dbufferb:U10|data_latch[4]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.813     ; 0.557      ;
; 1.787 ; statectrl:U14|enpcout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.323     ; 1.578      ;
; 1.793 ; ir:U5|instruction[8]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.210     ; 1.697      ;
; 1.800 ; statectrl:U14|regrd1_latch                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.312     ; 1.602      ;
; 1.806 ; ir:U5|instruction[10]                                                                                                      ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; 1.013      ; 2.538      ;
; 1.842 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.768     ; 0.688      ;
; 1.844 ; ir:U5|instruction[6]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.354     ; 1.604      ;
; 1.856 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.752     ; 0.718      ;
; 1.857 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.763     ; 0.708      ;
; 1.886 ; ir:U5|instruction[3]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; 0.048      ; 2.048      ;
; 1.902 ; dbufferb:U10|data_latch[7]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.828     ; 0.688      ;
; 1.908 ; ir:U5|instruction[5]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.354     ; 1.668      ;
; 1.916 ; dbufferb:U10|data_latch[2]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.812     ; 0.718      ;
; 1.917 ; dbufferb:U10|data_latch[6]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.823     ; 0.708      ;
; 1.941 ; ram:U3|ram_data~102                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.523     ; 1.522      ;
; 1.951 ; ir:U5|instruction[7]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.354     ; 1.711      ;
; 1.963 ; gr:U12|grb_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.190     ; 0.887      ;
; 1.973 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.871     ; 0.716      ;
; 1.973 ; ram:U3|ram_data~67                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.208     ; 1.869      ;
; 1.988 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.750     ; 0.852      ;
; 2.009 ; ram:U3|ram_data~53                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.422     ; 1.691      ;
; 2.020 ; statectrl:U14|dbfaout_latch                                                                                                ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.331     ; 1.803      ;
; 2.033 ; dbufferb:U10|data_latch[5]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.931     ; 0.716      ;
; 2.036 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.754     ; 0.896      ;
; 2.048 ; dbufferb:U10|data_latch[0]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.810     ; 0.852      ;
; 2.053 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.752     ; 0.915      ;
; 2.076 ; gr:U12|grd_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.312     ; 0.878      ;
; 2.077 ; gr:U12|grb_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.205     ; 0.986      ;
; 2.096 ; dbufferb:U10|data_latch[3]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.814     ; 0.896      ;
; 2.097 ; ir:U5|instruction[9]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.143     ; 2.068      ;
; 2.113 ; dbufferb:U10|data_latch[1]                                                                                                 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.812     ; 0.915      ;
; 2.117 ; ram:U3|ram_data~37                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.741     ; 1.480      ;
; 2.119 ; gr:U12|grc_latch[4]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.157     ; 1.076      ;
; 2.134 ; gr:U12|grc_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.159     ; 1.089      ;
; 2.190 ; ram:U3|ram_data~4                                                                                                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.440     ; 1.854      ;
; 2.205 ; gr:U12|grc_latch[2]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.170     ; 1.149      ;
; 2.226 ; ir:U5|instruction[0]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.343     ; 1.997      ;
; 2.226 ; gr:U12|grd_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.313     ; 1.027      ;
; 2.233 ; ram:U3|ram_data~68                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.612     ; 1.725      ;
; 2.239 ; ir:U5|instruction[1]                                                                                                       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.343     ; 2.010      ;
; 2.247 ; gr:U12|grd_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.320     ; 1.041      ;
; 2.268 ; gr:U12|grc_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.157     ; 1.225      ;
; 2.268 ; gr:U12|grc_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.159     ; 1.223      ;
; 2.273 ; ram:U3|ram_data~28                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.502     ; 1.375      ;
; 2.277 ; ram:U3|ram_data~85                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.559     ; 1.822      ;
; 2.305 ; ram:U3|ram_data~54                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.749     ; 1.660      ;
; 2.311 ; ram:U3|ram_data~117                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.780     ; 1.635      ;
; 2.325 ; gr:U12|grb_latch[5]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.205     ; 1.234      ;
; 2.340 ; gr:U12|grb_latch[6]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.205     ; 1.249      ;
; 2.375 ; ram:U3|ram_data~108                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.478     ; 1.501      ;
; 2.375 ; gr:U12|grb_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.184     ; 1.305      ;
; 2.378 ; gr:U12|grc_latch[3]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.157     ; 1.335      ;
; 2.382 ; ram:U3|ram_data~60                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.627     ; 1.359      ;
; 2.388 ; ram:U3|ram_data~50                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.880     ; 1.612      ;
; 2.392 ; ram:U3|ram_data~49                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.729     ; 1.767      ;
; 2.409 ; ram:U3|ram_data~52                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.602     ; 1.911      ;
; 2.415 ; ram:U3|ram_data~21                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.666     ; 1.853      ;
; 2.416 ; gr:U12|grd_latch[7]                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -1.311     ; 1.219      ;
; 2.417 ; ram:U3|ram_data~2                                                                                                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.732     ; 1.789      ;
; 2.420 ; ram:U3|ram_data~101                                                                                                        ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.634     ; 1.890      ;
; 2.430 ; ram:U3|ram_data~92                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; -0.500       ; -0.629     ; 1.405      ;
; 2.432 ; ram:U3|ram_data~7                                                                                                          ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.327     ; 2.209      ;
; 2.434 ; ram:U3|ram_data~18                                                                                                         ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 0.000        ; -0.808     ; 1.730      ;
+-------+----------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+-------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'statectrl:U14|ramin_latch'                                                                                                                                                                                                   ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                     ; Launch Clock                              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+
; 0.994 ; pc:U7|addr_latch[2]                                                                               ; ram:U3|ram_address_latch[2] ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.310      ; 1.388      ;
; 1.132 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; 0.930      ; 2.251      ;
; 1.253 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; 0.930      ; 2.382      ;
; 1.357 ; ram:U3|ram_address_latch[2]                                                                       ; ram:U3|ram_address_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.048      ; 1.489      ;
; 1.377 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2] ; ram:U3|ram_address_latch[2] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 0.000        ; -0.014     ; 1.447      ;
; 1.441 ; pc:U7|addr_latch[0]                                                                               ; ram:U3|ram_address_latch[0] ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.069      ; 1.594      ;
; 1.453 ; pc:U7|addr_latch[3]                                                                               ; ram:U3|ram_address_latch[3] ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.059      ; 1.596      ;
; 1.477 ; ir:U5|instruction[2]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; 0.041      ; 1.612      ;
; 1.485 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; 0.679      ; 2.363      ;
; 1.507 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; 0.689      ; 2.385      ;
; 1.624 ; ram:U3|ram_address_latch[1]                                                                       ; ram:U3|ram_address_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.097      ; 1.805      ;
; 1.639 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; 0.878      ; 2.716      ;
; 1.655 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.274     ; 1.475      ;
; 1.655 ; statectrl:U14|dbfbout_latch                                                                       ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.414     ; 1.335      ;
; 1.665 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; 0.679      ; 2.533      ;
; 1.672 ; statectrl:U14|enrom_latch                                                                         ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.248     ; 1.518      ;
; 1.676 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_address_latch[2] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.288      ; 2.048      ;
; 1.685 ; pc:U7|addr_latch[1]                                                                               ; ram:U3|ram_address_latch[1] ; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.258      ; 2.027      ;
; 1.686 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0] ; ram:U3|ram_address_latch[0] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 0.000        ; -0.255     ; 1.515      ;
; 1.713 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; 0.878      ; 2.780      ;
; 1.729 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.043      ; 1.856      ;
; 1.736 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3] ; ram:U3|ram_address_latch[3] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 0.000        ; -0.265     ; 1.555      ;
; 1.756 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; 0.930      ; 2.375      ;
; 1.758 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; 0.689      ; 2.646      ;
; 1.775 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.033      ; 1.892      ;
; 1.791 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_address_latch[2] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; -0.500       ; -0.835     ; 0.550      ;
; 1.851 ; dbufferb:U10|data_latch[2]                                                                        ; ram:U3|ram_address_latch[2] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; -0.500       ; -0.895     ; 0.550      ;
; 1.873 ; statectrl:U14|enpcout_latch                                                                       ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.406     ; 1.561      ;
; 1.894 ; ir:U5|instruction[8]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.293     ; 1.695      ;
; 1.895 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.525     ; 1.464      ;
; 1.898 ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1] ; ram:U3|ram_address_latch[1] ; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch ; 0.000        ; -0.066     ; 1.916      ;
; 1.907 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; 0.930      ; 2.536      ;
; 1.959 ; ir:U5|instruction[3]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.035     ; 2.018      ;
; 2.008 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.515     ; 1.587      ;
; 2.009 ; statectrl:U14|regrd2_latch                                                                        ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.415     ; 1.688      ;
; 2.036 ; ram:U3|ram_data~67                                                                                ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -0.542     ; 1.578      ;
; 2.060 ; statectrl:U14|regrd1_latch                                                                        ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.395     ; 1.759      ;
; 2.088 ; statectrl:U14|dbfbout_latch                                                                       ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.655     ; 1.527      ;
; 2.095 ; statectrl:U14|regrd2_latch                                                                        ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.666     ; 1.523      ;
; 2.095 ; statectrl:U14|dbfbout_latch                                                                       ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.665     ; 1.524      ;
; 2.099 ; dbufferb:U10|data_latch[3]                                                                        ; ram:U3|ram_address_latch[3] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; -0.500       ; -1.088     ; 0.605      ;
; 2.101 ; dbufferb:U10|data_latch[0]                                                                        ; ram:U3|ram_address_latch[0] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; -0.500       ; -1.074     ; 0.621      ;
; 2.108 ; statectrl:U14|dbfaout_latch                                                                       ; ram:U3|ram_address_latch[2] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.414     ; 1.788      ;
; 2.129 ; ram:U3|ram_address_latch[1]                                                                       ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; -0.156     ; 2.057      ;
; 2.133 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[0] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; 0.689      ; 2.511      ;
; 2.140 ; gr:U12|grc_latch[2]                                                                               ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; -1.253     ; 0.981      ;
; 2.143 ; ir:U5|instruction[3]                                                                              ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.286     ; 1.951      ;
; 2.149 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; 0.679      ; 2.527      ;
; 2.154 ; statectrl:U14|regrd2_latch                                                                        ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.656     ; 1.592      ;
; 2.159 ; dbufferb:U10|data_latch[3]                                                                        ; ram:U3|ram_address_latch[3] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; -0.500       ; -1.148     ; 0.605      ;
; 2.161 ; dbufferb:U10|data_latch[0]                                                                        ; ram:U3|ram_address_latch[0] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; -0.500       ; -1.134     ; 0.621      ;
; 2.162 ; ram:U3|ram_address_latch[1]                                                                       ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; -0.146     ; 2.100      ;
; 2.170 ; ir:U5|instruction[9]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.226     ; 2.038      ;
; 2.173 ; statectrl:U14|enrom_latch                                                                         ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.489     ; 1.778      ;
; 2.174 ; ram:U3|ram_address_latch[2]                                                                       ; ram:U3|ram_address_latch[3] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; -0.203     ; 2.055      ;
; 2.190 ; statectrl:U14|regrd1_latch                                                                        ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.646     ; 1.638      ;
; 2.203 ; ram:U3|ram_address_latch[3]                                                                       ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.234      ; 2.521      ;
; 2.236 ; ir:U5|instruction[8]                                                                              ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.544     ; 1.786      ;
; 2.249 ; statectrl:U14|regrd1_latch                                                                        ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.636     ; 1.707      ;
; 2.267 ; ram:U3|ram_address_latch[2]                                                                       ; ram:U3|ram_address_latch[0] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; -0.193     ; 2.158      ;
; 2.298 ; statectrl:U14|enrom_latch                                                                         ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.499     ; 1.893      ;
; 2.303 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[1] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; 0.878      ; 2.880      ;
; 2.312 ; statectrl:U14|enpcout_latch                                                                       ; ram:U3|ram_address_latch[0] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.647     ; 1.759      ;
; 2.312 ; ir:U5|instruction[1]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.426     ; 1.980      ;
; 2.321 ; statectrl:U14|regrd2_latch                                                                        ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.467     ; 1.948      ;
; 2.323 ; ram:U3|ram_data~50                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -0.963     ; 1.444      ;
; 2.333 ; dbufferb:U10|data_latch[1]                                                                        ; ram:U3|ram_address_latch[1] ; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch ; -0.500       ; -0.887     ; 1.040      ;
; 2.339 ; ir:U5|instruction[0]                                                                              ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.667     ; 1.766      ;
; 2.344 ; ir:U5|instruction[3]                                                                              ; ram:U3|ram_address_latch[1] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.087     ; 2.351      ;
; 2.349 ; statectrl:U14|ramrd_latch                                                                         ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.326     ; 2.117      ;
; 2.352 ; ram:U3|ram_data~2                                                                                 ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -0.815     ; 1.621      ;
; 2.354 ; ir:U5|instruction[9]                                                                              ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.477     ; 1.971      ;
; 2.369 ; ram:U3|ram_data~18                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -0.891     ; 1.562      ;
; 2.371 ; ram:U3|ram_data~98                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -0.973     ; 1.482      ;
; 2.374 ; ram:U3|ram_address_latch[1]                                                                       ; ram:U3|ram_address_latch[1] ; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch ; 0.000        ; 0.043      ; 2.501      ;
; 2.375 ; ir:U5|instruction[10]                                                                             ; ram:U3|ram_address_latch[0] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; -0.500       ; 0.689      ; 2.763      ;
; 2.383 ; gr:U12|grd_latch[2]                                                                               ; ram:U3|ram_address_latch[2] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; -1.394     ; 1.083      ;
; 2.384 ; statectrl:U14|dbfbout_latch                                                                       ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.466     ; 2.012      ;
; 2.386 ; ram:U3|ram_data~66                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -0.650     ; 1.820      ;
; 2.393 ; dbufferb:U10|data_latch[1]                                                                        ; ram:U3|ram_address_latch[1] ; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch ; -0.500       ; -0.947     ; 1.040      ;
; 2.393 ; ram:U3|ram_data~114                                                                               ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -1.035     ; 1.442      ;
; 2.397 ; ir:U5|instruction[8]                                                                              ; ram:U3|ram_address_latch[0] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.534     ; 1.957      ;
; 2.399 ; ir:U5|instruction[0]                                                                              ; ram:U3|ram_address_latch[2] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.426     ; 2.067      ;
; 2.401 ; statectrl:U14|enpcout_latch                                                                       ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.657     ; 1.838      ;
; 2.403 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[1] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; 0.878      ; 2.970      ;
; 2.415 ; ram:U3|ram_address_latch[0]                                                                       ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; 0.679      ; 2.783      ;
; 2.416 ; statectrl:U14|regrd1_latch                                                                        ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.447     ; 2.063      ;
; 2.417 ; ram:U3|ram_data~90                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -0.492     ; 1.509      ;
; 2.422 ; statectrl:U14|enrom_latch                                                                         ; ram:U3|ram_address_latch[1] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.300     ; 2.216      ;
; 2.429 ; ram:U3|ram_data~82                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -0.802     ; 1.711      ;
; 2.438 ; gr:U12|grb_latch[3]                                                                               ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; -1.518     ; 1.014      ;
; 2.441 ; gr:U12|grc_latch[3]                                                                               ; ram:U3|ram_address_latch[3] ; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch ; 0.000        ; -1.491     ; 1.044      ;
; 2.444 ; statectrl:U14|dbfaout_latch                                                                       ; ram:U3|ram_address_latch[3] ; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch ; 0.000        ; -0.665     ; 1.873      ;
; 2.444 ; ram:U3|ram_data~58                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -0.686     ; 1.342      ;
; 2.467 ; ram:U3|ram_data~74                                                                                ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -0.599     ; 1.452      ;
; 2.480 ; ram:U3|ram_data~122                                                                               ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -0.800     ; 1.264      ;
; 2.496 ; ir:U5|instruction[1]                                                                              ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.677     ; 1.913      ;
; 2.499 ; ram:U3|ram_data~106                                                                               ; ram:U3|ram_address_latch[2] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; -0.500       ; -0.505     ; 1.578      ;
; 2.501 ; ram:U3|ram_data~19                                                                                ; ram:U3|ram_address_latch[3] ; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch ; 0.000        ; -0.488     ; 2.097      ;
; 2.516 ; ir:U5|instruction[2]                                                                              ; ram:U3|ram_address_latch[3] ; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch ; 0.000        ; -0.210     ; 2.400      ;
+-------+---------------------------------------------------------------------------------------------------+-----------------------------+-------------------------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'statectrl:U14|romin_latch'                                                                                                                                ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -0.037 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 1.000        ; -0.343     ; 0.681      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_input'                                                                                                                                                               ;
+--------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; -0.016 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.120      ; 1.728      ;
; -0.016 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.120      ; 1.728      ;
; -0.016 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.500        ; 1.120      ; 1.728      ;
; 0.643  ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 1.120      ; 1.569      ;
; 0.643  ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 1.120      ; 1.569      ;
; 0.643  ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 1.000        ; 1.120      ; 1.569      ;
+--------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_input'                                                                                                                                                               ;
+-------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                          ; Launch Clock                              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+
; 0.106 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.164      ; 1.479      ;
; 0.106 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.164      ; 1.479      ;
; 0.106 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; 0.000        ; 1.164      ; 1.479      ;
; 0.764 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.164      ; 1.637      ;
; 0.764 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[0]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.164      ; 1.637      ;
; 0.764 ; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|counter[1]   ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input   ; -0.500       ; 1.164      ; 1.637      ;
+-------+-------------------------------------------+--------------------------------------------------+-------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'statectrl:U14|romin_latch'                                                                                                                                ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                   ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; 0.756 ; rom_new:U4|monostable_trigger:inst3|stop_counter ; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input    ; statectrl:U14|romin_latch ; 0.000        ; -0.254     ; 0.606      ;
+-------+--------------------------------------------------+-------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_input'                                                                                 ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_input ; Rise       ; clk_input                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|clk_led                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|clk_out                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; clk_divider:U1|counter[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|clk_out                           ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[0]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[10]                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[11]                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[12]                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[13]                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[14]                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[15]                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[16]                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[17]                       ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[1]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[2]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[3]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[4]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[5]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[6]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[7]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[8]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|counter[9]                        ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]   ;
; -0.065 ; 0.119        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_input ; Rise       ; clk_divider:U1|clk_led                           ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|clk_out|clk                                   ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[0]|clk                                ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[10]|clk                               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[11]|clk                               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[12]|clk                               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[13]|clk                               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[14]|clk                               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[15]|clk                               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[16]|clk                               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[17]|clk                               ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[1]|clk                                ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[2]|clk                                ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[3]|clk                                ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[4]|clk                                ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[5]|clk                                ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[6]|clk                                ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[7]|clk                                ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[8]|clk                                ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|counter[9]|clk                                ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U4|inst3|counter[0]|clk                          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U4|inst3|counter[1]|clk                          ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U4|inst3|stop_counter|clk                        ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; U1|clk_led|clk                                   ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; clk_input~input|o                                ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; clk_input~inputclkctrl|inclk[0]                  ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; clk_input~inputclkctrl|outclk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_input ; Rise       ; clk_input~input|i                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_input ; Rise       ; clk_input~input|i                                ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|clk_led                           ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|clk_out                           ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[0]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[10]                       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[11]                       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[12]                       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[13]                       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[14]                       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[15]                       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[16]                       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[17]                       ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[1]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[2]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[3]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[4]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[5]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[6]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[7]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[8]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; clk_divider:U1|counter[9]                        ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[0]   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|counter[1]   ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk_input ; Rise       ; rom_new:U4|monostable_trigger:inst3|stop_counter ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_input ; Rise       ; clk_input~inputclkctrl|inclk[0]                  ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk_input ; Rise       ; clk_input~inputclkctrl|outclk                    ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_out'                                                                   ;
+--------+--------------+----------------+-----------------+------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                  ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t10     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t11     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t12     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t13     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t14     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t15     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t16     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t18     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t3      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t4      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t5      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t6      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t7      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t8      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t9      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t_rst_2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfaout_latch         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbin_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbout_latch         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enalu_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enirin_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enled_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enpcout_latch         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ldpc_latch            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t11        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t12        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t13        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t14        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t15        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t18        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t4         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t5         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t6         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t7         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t8         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t9         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t_rst_2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|nextn_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramin_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd1_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regrd2_latch          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|romin_latch           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|rstpc_latch           ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramrd_latch           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enrom_latch           ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|regwt_latch           ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t16        ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t6         ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|next_state.t3         ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramwt_latch           ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t1      ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t16     ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t2      ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|current_state.t6      ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|dbfbin_latch          ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|enpcout_latch         ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|ramin_latch           ;
; 0.229  ; 0.413        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|romin_latch           ;
; 0.230  ; 0.414        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[0]            ;
; 0.230  ; 0.414        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[10]           ;
; 0.230  ; 0.414        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[11]           ;
; 0.230  ; 0.414        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[12]           ;
; 0.230  ; 0.414        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[13]           ;
; 0.230  ; 0.414        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[14]           ;
; 0.230  ; 0.414        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[15]           ;
; 0.230  ; 0.414        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[16]           ;
; 0.230  ; 0.414        ; 0.184          ; Low Pulse Width ; clk_divider:U1|clk_out ; Rise       ; statectrl:U14|counter[17]           ;
+--------+--------------+----------------+-----------------+------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ir:U5|instruction[10]'                                                                 ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]              ;
; 0.021  ; 0.205        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[1]              ;
; 0.021  ; 0.205        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[2]              ;
; 0.021  ; 0.205        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[3]              ;
; 0.021  ; 0.205        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[7]              ;
; 0.022  ; 0.206        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[0]              ;
; 0.022  ; 0.206        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[4]              ;
; 0.022  ; 0.206        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[5]              ;
; 0.022  ; 0.206        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grd_latch[6]              ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[1]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[2]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[3]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[4]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[5]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[6]              ;
; 0.097  ; 0.281        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[7]              ;
; 0.098  ; 0.282        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grb_latch[0]              ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[0]              ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[1]              ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[2]              ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[3]              ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[4]              ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[5]              ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[6]              ;
; 0.116  ; 0.300        ; 0.184          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; gr:U12|grc_latch[7]              ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[0]              ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[1]              ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[2]              ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[3]              ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[4]              ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[5]              ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[6]              ;
; 0.196  ; 0.412        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|gra_latch[7]              ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[1]|clk             ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[2]|clk             ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[3]|clk             ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[7]|clk             ;
; 0.202  ; 0.202        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[0]|clk             ;
; 0.202  ; 0.202        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[4]|clk             ;
; 0.202  ; 0.202        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[5]|clk             ;
; 0.202  ; 0.202        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U12|grd_latch[6]|clk             ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[0]              ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[1]              ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[2]              ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[3]              ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[4]              ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[5]              ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[6]              ;
; 0.214  ; 0.430        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grc_latch[7]              ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U11|grc_grwt[3]~clkctrl|inclk[0] ;
; 0.226  ; 0.226        ; 0.000          ; Low Pulse Width  ; ir:U5|instruction[10] ; Rise       ; U11|grc_grwt[3]~clkctrl|outclk   ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[0]              ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; ir:U5|instruction[10] ; Fall       ; gr:U12|grb_latch[1]              ;
+--------+--------------+----------------+------------------+-----------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enirin_latch'                                                                  ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.159  ; 0.343        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; 0.190  ; 0.374        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; 0.227  ; 0.411        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; 0.228  ; 0.412        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk             ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[0]              ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[10]             ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[11]             ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[12]             ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[13]             ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[14]             ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[15]             ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[1]              ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[4]              ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[5]              ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[6]              ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[7]              ;
; 0.367  ; 0.583        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|state                       ;
; 0.369  ; 0.585        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[2]              ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk             ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk             ;
; 0.395  ; 0.611        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[3]              ;
; 0.403  ; 0.619        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[9]              ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk             ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk             ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk                      ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|inclk[0] ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|outclk   ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; ir:U5|instruction[8]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch|q                ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|inclk[0] ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U14|enirin_latch~clkctrl|outclk   ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[0]|clk             ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[10]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[11]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[12]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[13]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[14]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[15]|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[1]|clk             ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[4]|clk             ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[5]|clk             ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[6]|clk             ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[7]|clk             ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|state|clk                      ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[2]|clk             ;
; 0.617  ; 0.617        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[3]|clk             ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[9]|clk             ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; statectrl:U14|enirin_latch ; Rise       ; U5|instruction[8]|clk             ;
+--------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:U1|clk_led'                                                                   ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.240  ; 0.424        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[0] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|current_led_sel[1] ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[2]    ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[3]    ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[4]    ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[5]    ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[7]    ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[0]         ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[1]         ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_sel[2]         ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[0]    ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[1]    ;
; 0.354  ; 0.570        ; 0.216          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; led_encoder:U13|led_dig_temp[6]    ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led|q                       ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|inclk[0]        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U1|clk_led~clkctrl|outclk          ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[0]|clk         ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|current_led_sel[1]|clk         ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[2]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[3]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[4]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[5]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[7]|clk            ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[0]|clk                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[1]|clk                 ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_sel[2]|clk                 ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[0]|clk            ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[1]|clk            ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; clk_divider:U1|clk_led ; Rise       ; U13|led_dig_temp[6]|clk            ;
+--------+--------------+----------------+------------------+------------------------+------------+------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rom_new:U4|monostable_trigger:inst3|pulse'                                                                                                                                                           ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.203  ; 0.433        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.204  ; 0.434        ; 0.230          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[0]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[1]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[2]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[3]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[4]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[5]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[6]                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|q_a[7]                          ;
; 0.334  ; 0.564        ; 0.230          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; rom_new:U4|rom_new_rom:inst|altsyncram:altsyncram_component|altsyncram_kdr3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|datad                                                                                                             ;
; 0.468  ; 0.468        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst3|pulse|q                                                                                                           ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|combout                                                                                                           ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst2|datad                                                                                                             ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; rom_new:U4|monostable_trigger:inst3|pulse ; Rise       ; U4|inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                              ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enalu_latch'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.342  ; 0.342        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.347  ; 0.347        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.348  ; 0.348        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.349  ; 0.349        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[0]          ;
; 0.384  ; 0.600        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[4]          ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[1]          ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[2]          ;
; 0.390  ; 0.606        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[3]          ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.398  ; 0.398        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.405  ; 0.621        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[7]          ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[5]          ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; alu:U8|alu_result_latch[6]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Rise       ; U14|enalu_latch|q                   ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|datac           ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[0]|clk          ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[4]|clk          ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[1]|clk          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[2]|clk          ;
; 0.612  ; 0.612        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[3]|clk          ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[7]|clk          ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[5]|clk          ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U8|alu_result_latch[6]|clk          ;
; 0.646  ; 0.646        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.647  ; 0.647        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.647  ; 0.647        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.647  ; 0.647        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.647  ; 0.647        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.648  ; 0.648        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.655  ; 0.655        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enalu_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; statectrl:U14|enalu_latch ; Rise       ; U10|data_latch[5]|dataa             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|nextn_latch'                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.254  ; 0.438        ; 0.184          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[0]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[1]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[2]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[3]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[4]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[5]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[6]  ;
; 0.341  ; 0.557        ; 0.216          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; pc:U7|addr_latch[7]  ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.434  ; 0.434        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|nextn_latch ; Rise       ; U14|nextn_latch|q    ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[0]|clk ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[1]|clk ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[2]|clk ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[3]|clk ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[4]|clk ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[5]|clk ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[6]|clk ;
; 0.563  ; 0.563        ; 0.000          ; High Pulse Width ; statectrl:U14|nextn_latch ; Rise       ; U7|addr_latch[7]|clk ;
+--------+--------------+----------------+------------------+---------------------------+------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|ramin_latch'                                                            ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[3] ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[2] ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[1] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[0] ;
; 0.244  ; 0.428        ; 0.184          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[3] ;
; 0.351  ; 0.567        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[3] ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[0] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[1] ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; ram:U3|ram_address_latch[2] ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[2]|clk ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[1]|clk ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[0]|clk ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[3]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|ramin_latch ; Rise       ; U14|ramin_latch|q           ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[3]|clk ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[0]|clk ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[1]|clk ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; statectrl:U14|ramin_latch ; Rise       ; U3|ram_address_latch[2]|clk ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|enled_latch'                                                                                                                                     ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.163  ; 0.393        ; 0.230          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.376  ; 0.606        ; 0.230          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; led_encoder:U13|altsyncram:Ram0_rtl_0|altsyncram_r771:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch|q                                                                                    ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|inclk[0]                                                                     ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U14|enled_latch~clkctrl|outclk                                                                       ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; statectrl:U14|enled_latch ; Rise       ; U13|Ram0_rtl_0|auto_generated|ram_block1a0|clk0                                                      ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|romin_latch'                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.374  ; 0.590        ; 0.216          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; rom_new:U4|monostable_trigger:inst3|pulse ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|romin_latch ; Rise       ; U14|romin_latch|q                         ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; statectrl:U14|romin_latch ; Rise       ; U4|inst3|pulse|clk                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ram:U3|ram_address_latch[0]'                                                     ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                       ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------+
; 0.231 ; 0.231        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~46    ;
; 0.237 ; 0.237        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~56    ;
; 0.239 ; 0.239        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~46|dataa  ;
; 0.242 ; 0.242        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~56|dataa  ;
; 0.244 ; 0.244        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~42|datad  ;
; 0.249 ; 0.249        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~42    ;
; 0.253 ; 0.253        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~40|datad  ;
; 0.254 ; 0.254        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~109   ;
; 0.255 ; 0.255        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~41    ;
; 0.257 ; 0.257        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~109|datac ;
; 0.257 ; 0.257        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~8|datad   ;
; 0.258 ; 0.258        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~41|datac  ;
; 0.258 ; 0.258        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~40    ;
; 0.260 ; 0.260        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~44    ;
; 0.261 ; 0.261        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~88    ;
; 0.262 ; 0.262        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~8     ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~44|datac  ;
; 0.264 ; 0.264        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~24|datad  ;
; 0.264 ; 0.264        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~45|dataa  ;
; 0.266 ; 0.266        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~93|datad  ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~24    ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~91    ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~95    ;
; 0.271 ; 0.271        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~88|datab  ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~93    ;
; 0.272 ; 0.272        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~15    ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~91|datac  ;
; 0.273 ; 0.273        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~95|datac  ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~45    ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~92    ;
; 0.274 ; 0.274        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~47|datad  ;
; 0.275 ; 0.275        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~15|datac  ;
; 0.275 ; 0.275        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~13    ;
; 0.278 ; 0.278        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~13|datac  ;
; 0.278 ; 0.278        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~92|datab  ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~47    ;
; 0.280 ; 0.280        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~75    ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~76|datad  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~94|datad  ;
; 0.281 ; 0.281        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~9|datad   ;
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~74|datad  ;
; 0.283 ; 0.283        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~75|datac  ;
; 0.284 ; 0.284        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~63|datad  ;
; 0.284 ; 0.284        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~104   ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~62    ;
; 0.285 ; 0.285        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~79    ;
; 0.286 ; 0.286        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~61|datad  ;
; 0.286 ; 0.286        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~76    ;
; 0.286 ; 0.286        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~9     ;
; 0.286 ; 0.286        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~94    ;
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~14|datad  ;
; 0.287 ; 0.287        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~29|datad  ;
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~72    ;
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~74    ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~62|datac  ;
; 0.288 ; 0.288        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~79|datac  ;
; 0.289 ; 0.289        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~63    ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~72|datac  ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~10    ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~61    ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~104|dataa ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~14    ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~29    ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~60    ;
; 0.293 ; 0.293        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~10|datac  ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~120   ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~60|datac  ;
; 0.297 ; 0.297        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~58|dataa  ;
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~90|datab  ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~43|datad  ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~30    ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~120|datab ;
; 0.305 ; 0.305        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~111|dataa ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~59    ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~110   ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~58    ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~12|datad  ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~122   ;
; 0.307 ; 0.307        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~27    ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~125|datad ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~30|datab  ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~31|datad  ;
; 0.308 ; 0.308        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~59|datac  ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~43    ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~78|datad  ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~108|datab ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~122|datac ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~27|datac  ;
; 0.310 ; 0.310        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~89|dataa  ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~11|datad  ;
; 0.312 ; 0.312        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~12    ;
; 0.312 ; 0.312        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~77    ;
; 0.312 ; 0.312        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~90    ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~106   ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~125   ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~26    ;
; 0.313 ; 0.313        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~31    ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; ram:U3|ram_address_latch[0] ; Rise       ; U3|ram_data~110|dataa ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~111   ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; ram:U3|ram_address_latch[0] ; Fall       ; ram:U3|ram_data~124   ;
+-------+--------------+----------------+------------------+-----------------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'statectrl:U14|dbfbin_latch'                                                                   ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; 0.327 ; 0.327        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|dataa             ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.339 ; 0.339        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.341 ; 0.341        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.342 ; 0.342        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.346 ; 0.346        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Rise       ; U14|dbfbin_latch|q                  ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|combout         ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1|datad           ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|inclk[0] ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]~1clkctrl|outclk   ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[4]          ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[0]          ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[2]          ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[6]          ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[7]          ;
; 0.652 ; 0.652        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[1]          ;
; 0.652 ; 0.652        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[3]          ;
; 0.654 ; 0.654        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[4]|datad             ;
; 0.655 ; 0.655        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[0]|datad             ;
; 0.655 ; 0.655        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[2]|datad             ;
; 0.655 ; 0.655        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[6]|datad             ;
; 0.655 ; 0.655        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[7]|datad             ;
; 0.656 ; 0.656        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[1]|datad             ;
; 0.656 ; 0.656        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[3]|datad             ;
; 0.659 ; 0.659        ; 0.000          ; Low Pulse Width  ; statectrl:U14|dbfbin_latch ; Fall       ; dbufferb:U10|data_latch[5]          ;
; 0.667 ; 0.667        ; 0.000          ; High Pulse Width ; statectrl:U14|dbfbin_latch ; Rise       ; U10|data_latch[5]|dataa             ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; dig[*]    ; clk_divider:U1|clk_led ; 4.255 ; 4.100 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[0]   ; clk_divider:U1|clk_led ; 4.255 ; 4.100 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[1]   ; clk_divider:U1|clk_led ; 4.179 ; 4.033 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[2]   ; clk_divider:U1|clk_led ; 3.657 ; 3.518 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[3]   ; clk_divider:U1|clk_led ; 3.971 ; 3.815 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[4]   ; clk_divider:U1|clk_led ; 3.631 ; 3.502 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[5]   ; clk_divider:U1|clk_led ; 4.030 ; 3.894 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[6]   ; clk_divider:U1|clk_led ; 3.969 ; 3.824 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[7]   ; clk_divider:U1|clk_led ; 3.765 ; 3.625 ; Rise       ; clk_divider:U1|clk_led ;
; sel[*]    ; clk_divider:U1|clk_led ; 4.548 ; 4.731 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[0]   ; clk_divider:U1|clk_led ; 4.263 ; 4.447 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[1]   ; clk_divider:U1|clk_led ; 4.548 ; 4.731 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[2]   ; clk_divider:U1|clk_led ; 3.848 ; 3.994 ; Rise       ; clk_divider:U1|clk_led ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; dig[*]    ; clk_divider:U1|clk_led ; 3.500 ; 3.376 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[0]   ; clk_divider:U1|clk_led ; 4.098 ; 3.949 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[1]   ; clk_divider:U1|clk_led ; 4.030 ; 3.888 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[2]   ; clk_divider:U1|clk_led ; 3.528 ; 3.394 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[3]   ; clk_divider:U1|clk_led ; 3.826 ; 3.676 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[4]   ; clk_divider:U1|clk_led ; 3.500 ; 3.376 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[5]   ; clk_divider:U1|clk_led ; 3.881 ; 3.750 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[6]   ; clk_divider:U1|clk_led ; 3.828 ; 3.688 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[7]   ; clk_divider:U1|clk_led ; 3.632 ; 3.496 ; Rise       ; clk_divider:U1|clk_led ;
; sel[*]    ; clk_divider:U1|clk_led ; 3.706 ; 3.846 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[0]   ; clk_divider:U1|clk_led ; 4.104 ; 4.281 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[1]   ; clk_divider:U1|clk_led ; 4.415 ; 4.593 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[2]   ; clk_divider:U1|clk_led ; 3.706 ; 3.846 ; Rise       ; clk_divider:U1|clk_led ;
+-----------+------------------------+-------+-------+------------+------------------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+--------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                      ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                           ; -16.682   ; -2.977 ; -1.167   ; 0.106   ; -3.201              ;
;  clk_divider:U1|clk_led                    ; -6.143    ; 0.305  ; N/A      ; N/A     ; -1.487              ;
;  clk_divider:U1|clk_out                    ; -4.876    ; -2.977 ; N/A      ; N/A     ; -1.487              ;
;  clk_input                                 ; -2.044    ; 0.187  ; -0.380   ; 0.106   ; -3.000              ;
;  ir:U5|instruction[10]                     ; -5.432    ; -0.442 ; N/A      ; N/A     ; -1.487              ;
;  ram:U3|ram_address_latch[0]               ; -9.088    ; 0.052  ; N/A      ; N/A     ; -0.053              ;
;  rom_new:U4|monostable_trigger:inst3|pulse ; -7.148    ; 0.908  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|dbfbin_latch                ; -9.107    ; 0.109  ; N/A      ; N/A     ; 0.184               ;
;  statectrl:U14|enalu_latch                 ; -16.682   ; -0.009 ; N/A      ; N/A     ; -1.487              ;
;  statectrl:U14|enirin_latch                ; -6.954    ; 0.807  ; N/A      ; N/A     ; -1.487              ;
;  statectrl:U14|enled_latch                 ; -5.805    ; 0.303  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|nextn_latch                 ; -2.803    ; 0.313  ; N/A      ; N/A     ; -1.487              ;
;  statectrl:U14|ramin_latch                 ; -7.538    ; 0.994  ; N/A      ; N/A     ; -1.487              ;
;  statectrl:U14|romin_latch                 ; N/A       ; N/A    ; -1.167   ; 0.756   ; -1.487              ;
; Design-wide TNS                            ; -1699.425 ; -4.249 ; -2.307   ; 0.0     ; -331.844            ;
;  clk_divider:U1|clk_led                    ; -48.929   ; 0.000  ; N/A      ; N/A     ; -19.331             ;
;  clk_divider:U1|clk_out                    ; -146.658  ; -2.977 ; N/A      ; N/A     ; -113.627            ;
;  clk_input                                 ; -26.319   ; 0.000  ; -1.140   ; 0.000   ; -37.201             ;
;  ir:U5|instruction[10]                     ; -148.537  ; -1.449 ; N/A      ; N/A     ; -72.943             ;
;  ram:U3|ram_address_latch[0]               ; -891.072  ; 0.000  ; N/A      ; N/A     ; -0.142              ;
;  rom_new:U4|monostable_trigger:inst3|pulse ; -27.804   ; 0.000  ; N/A      ; N/A     ; -28.809             ;
;  statectrl:U14|dbfbin_latch                ; -61.106   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  statectrl:U14|enalu_latch                 ; -187.800  ; -0.009 ; N/A      ; N/A     ; -11.896             ;
;  statectrl:U14|enirin_latch                ; -104.653  ; 0.000  ; N/A      ; N/A     ; -25.363             ;
;  statectrl:U14|enled_latch                 ; -5.805    ; 0.000  ; N/A      ; N/A     ; -3.201              ;
;  statectrl:U14|nextn_latch                 ; -22.424   ; 0.000  ; N/A      ; N/A     ; -11.896             ;
;  statectrl:U14|ramin_latch                 ; -28.318   ; 0.000  ; N/A      ; N/A     ; -5.948              ;
;  statectrl:U14|romin_latch                 ; N/A       ; N/A    ; -1.167   ; 0.000   ; -1.487              ;
+--------------------------------------------+-----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; dig[*]    ; clk_divider:U1|clk_led ; 8.765 ; 8.967 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[0]   ; clk_divider:U1|clk_led ; 8.765 ; 8.967 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[1]   ; clk_divider:U1|clk_led ; 8.584 ; 8.814 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[2]   ; clk_divider:U1|clk_led ; 7.468 ; 7.520 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[3]   ; clk_divider:U1|clk_led ; 8.102 ; 8.248 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[4]   ; clk_divider:U1|clk_led ; 7.448 ; 7.518 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[5]   ; clk_divider:U1|clk_led ; 8.275 ; 8.584 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[6]   ; clk_divider:U1|clk_led ; 8.185 ; 8.296 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[7]   ; clk_divider:U1|clk_led ; 7.680 ; 7.788 ; Rise       ; clk_divider:U1|clk_led ;
; sel[*]    ; clk_divider:U1|clk_led ; 9.393 ; 9.272 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[0]   ; clk_divider:U1|clk_led ; 9.393 ; 9.030 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[1]   ; clk_divider:U1|clk_led ; 9.285 ; 9.272 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[2]   ; clk_divider:U1|clk_led ; 8.397 ; 8.172 ; Rise       ; clk_divider:U1|clk_led ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; dig[*]    ; clk_divider:U1|clk_led ; 3.500 ; 3.376 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[0]   ; clk_divider:U1|clk_led ; 4.098 ; 3.949 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[1]   ; clk_divider:U1|clk_led ; 4.030 ; 3.888 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[2]   ; clk_divider:U1|clk_led ; 3.528 ; 3.394 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[3]   ; clk_divider:U1|clk_led ; 3.826 ; 3.676 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[4]   ; clk_divider:U1|clk_led ; 3.500 ; 3.376 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[5]   ; clk_divider:U1|clk_led ; 3.881 ; 3.750 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[6]   ; clk_divider:U1|clk_led ; 3.828 ; 3.688 ; Rise       ; clk_divider:U1|clk_led ;
;  dig[7]   ; clk_divider:U1|clk_led ; 3.632 ; 3.496 ; Rise       ; clk_divider:U1|clk_led ;
; sel[*]    ; clk_divider:U1|clk_led ; 3.706 ; 3.846 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[0]   ; clk_divider:U1|clk_led ; 4.104 ; 4.281 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[1]   ; clk_divider:U1|clk_led ; 4.415 ; 4.593 ; Rise       ; clk_divider:U1|clk_led ;
;  sel[2]   ; clk_divider:U1|clk_led ; 3.706 ; 3.846 ; Rise       ; clk_divider:U1|clk_led ;
+-----------+------------------------+-------+-------+------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sel[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_input               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; dig[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; dig[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; dig[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; dig[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sel[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; sel[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sel[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; dig[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dig[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                   ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk_divider:U1|clk_led                    ; clk_divider:U1|clk_led                    ; 31       ; 0        ; 0        ; 0        ;
; statectrl:U14|enled_latch                 ; clk_divider:U1|clk_led                    ; 24       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; clk_divider:U1|clk_out                    ; 415      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; clk_divider:U1|clk_out                    ; 9        ; 9        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; clk_divider:U1|clk_out                    ; 531      ; 1        ; 0        ; 0        ;
; statectrl:U14|enled_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|romin_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; clk_input                                 ; clk_input                                 ; 180      ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; ir:U5|instruction[10]                     ; 580      ; 0        ; 580      ; 0        ;
; ir:U5|instruction[10]                     ; ir:U5|instruction[10]                     ; 300      ; 300      ; 300      ; 300      ;
; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10]                     ; 475      ; 475      ; 475      ; 475      ;
; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10]                     ; 0        ; 40       ; 0        ; 40       ;
; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10]                     ; 0        ; 40       ; 0        ; 40       ;
; statectrl:U14|enirin_latch                ; ir:U5|instruction[10]                     ; 460      ; 0        ; 460      ; 0        ;
; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; statectrl:U14|ramin_latch                 ; ir:U5|instruction[10]                     ; 445      ; 0        ; 445      ; 0        ;
; clk_divider:U1|clk_out                    ; ram:U3|ram_address_latch[0]               ; 928      ; 0        ; 928      ; 0        ;
; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0]               ; 480      ; 480      ; 480      ; 480      ;
; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0]               ; 760      ; 760      ; 760      ; 760      ;
; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0]               ; 64       ; 0        ; 64       ; 0        ;
; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0]               ; 0        ; 64       ; 0        ; 64       ;
; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0]               ; 0        ; 64       ; 0        ; 64       ;
; statectrl:U14|enirin_latch                ; ram:U3|ram_address_latch[0]               ; 736      ; 0        ; 736      ; 0        ;
; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0]               ; 64       ; 0        ; 64       ; 0        ;
; statectrl:U14|ramin_latch                 ; ram:U3|ram_address_latch[0]               ; 712      ; 0        ; 712      ; 0        ;
; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 60       ; 60       ; 0        ; 0        ;
; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 95       ; 95       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 89       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 116      ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 60       ; 60       ;
; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 95       ; 95       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 16       ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 8        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 92       ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 89       ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch                 ; 190756   ; 0        ; 116      ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch                 ; 97840    ; 97840    ; 60       ; 60       ;
; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch                 ; 159917   ; 159917   ; 95       ; 95       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch                 ; 13118    ; 0        ; 8        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch                 ; 0        ; 56067    ; 8        ; 16       ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch                 ; 0        ; 56067    ; 8        ; 8        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch                 ; 150534   ; 0        ; 92       ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch                 ; 13118    ; 0        ; 8        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|enalu_latch                 ; 141797   ; 0        ; 89       ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch                ; 232      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch                ; 120      ; 120      ; 0        ; 0        ;
; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch                ; 190      ; 190      ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch                ; 0        ; 16       ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch                ; 0        ; 16       ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch                ; 201      ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch                ; 178      ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch                 ; 60       ; 60       ; 0        ; 0        ;
; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch                 ; 95       ; 95       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|enled_latch                 ; 89       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|nextn_latch                 ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|nextn_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|nextn_latch                 ; 36       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch                 ; 58       ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch                 ; 30       ; 30       ; 0        ; 0        ;
; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch                 ; 48       ; 48       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch                 ; 4        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch                 ; 0        ; 4        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch                 ; 0        ; 4        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch                 ; 46       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch                 ; 4        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch                 ; 44       ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                    ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
; clk_divider:U1|clk_led                    ; clk_divider:U1|clk_led                    ; 31       ; 0        ; 0        ; 0        ;
; statectrl:U14|enled_latch                 ; clk_divider:U1|clk_led                    ; 24       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; clk_divider:U1|clk_out                    ; 415      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; clk_divider:U1|clk_out                    ; 9        ; 9        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; clk_divider:U1|clk_out                    ; 531      ; 1        ; 0        ; 0        ;
; statectrl:U14|enled_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; statectrl:U14|romin_latch                 ; clk_divider:U1|clk_out                    ; 1        ; 1        ; 0        ; 0        ;
; clk_input                                 ; clk_input                                 ; 180      ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; ir:U5|instruction[10]                     ; 580      ; 0        ; 580      ; 0        ;
; ir:U5|instruction[10]                     ; ir:U5|instruction[10]                     ; 300      ; 300      ; 300      ; 300      ;
; ram:U3|ram_address_latch[0]               ; ir:U5|instruction[10]                     ; 475      ; 475      ; 475      ; 475      ;
; rom_new:U4|monostable_trigger:inst3|pulse ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; statectrl:U14|dbfbin_latch                ; ir:U5|instruction[10]                     ; 0        ; 40       ; 0        ; 40       ;
; statectrl:U14|enalu_latch                 ; ir:U5|instruction[10]                     ; 0        ; 40       ; 0        ; 40       ;
; statectrl:U14|enirin_latch                ; ir:U5|instruction[10]                     ; 460      ; 0        ; 460      ; 0        ;
; statectrl:U14|nextn_latch                 ; ir:U5|instruction[10]                     ; 40       ; 0        ; 40       ; 0        ;
; statectrl:U14|ramin_latch                 ; ir:U5|instruction[10]                     ; 445      ; 0        ; 445      ; 0        ;
; clk_divider:U1|clk_out                    ; ram:U3|ram_address_latch[0]               ; 928      ; 0        ; 928      ; 0        ;
; ir:U5|instruction[10]                     ; ram:U3|ram_address_latch[0]               ; 480      ; 480      ; 480      ; 480      ;
; ram:U3|ram_address_latch[0]               ; ram:U3|ram_address_latch[0]               ; 760      ; 760      ; 760      ; 760      ;
; rom_new:U4|monostable_trigger:inst3|pulse ; ram:U3|ram_address_latch[0]               ; 64       ; 0        ; 64       ; 0        ;
; statectrl:U14|dbfbin_latch                ; ram:U3|ram_address_latch[0]               ; 0        ; 64       ; 0        ; 64       ;
; statectrl:U14|enalu_latch                 ; ram:U3|ram_address_latch[0]               ; 0        ; 64       ; 0        ; 64       ;
; statectrl:U14|enirin_latch                ; ram:U3|ram_address_latch[0]               ; 736      ; 0        ; 736      ; 0        ;
; statectrl:U14|nextn_latch                 ; ram:U3|ram_address_latch[0]               ; 64       ; 0        ; 64       ; 0        ;
; statectrl:U14|ramin_latch                 ; ram:U3|ram_address_latch[0]               ; 712      ; 0        ; 712      ; 0        ;
; clk_divider:U1|clk_out                    ; rom_new:U4|monostable_trigger:inst3|pulse ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; rom_new:U4|monostable_trigger:inst3|pulse ; 60       ; 60       ; 0        ; 0        ;
; ram:U3|ram_address_latch[0]               ; rom_new:U4|monostable_trigger:inst3|pulse ; 95       ; 95       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; rom_new:U4|monostable_trigger:inst3|pulse ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; rom_new:U4|monostable_trigger:inst3|pulse ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; rom_new:U4|monostable_trigger:inst3|pulse ; 89       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 116      ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 60       ; 60       ;
; ram:U3|ram_address_latch[0]               ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 95       ; 95       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 16       ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 8        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 92       ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 8        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|dbfbin_latch                ; 0        ; 0        ; 89       ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enalu_latch                 ; 190756   ; 0        ; 116      ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enalu_latch                 ; 97840    ; 97840    ; 60       ; 60       ;
; ram:U3|ram_address_latch[0]               ; statectrl:U14|enalu_latch                 ; 159917   ; 159917   ; 95       ; 95       ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enalu_latch                 ; 13118    ; 0        ; 8        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enalu_latch                 ; 0        ; 56067    ; 8        ; 16       ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enalu_latch                 ; 0        ; 56067    ; 8        ; 8        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enalu_latch                 ; 150534   ; 0        ; 92       ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enalu_latch                 ; 13118    ; 0        ; 8        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|enalu_latch                 ; 141797   ; 0        ; 89       ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enirin_latch                ; 232      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enirin_latch                ; 120      ; 120      ; 0        ; 0        ;
; ram:U3|ram_address_latch[0]               ; statectrl:U14|enirin_latch                ; 190      ; 190      ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enirin_latch                ; 0        ; 16       ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enirin_latch                ; 0        ; 16       ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enirin_latch                ; 201      ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enirin_latch                ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|enirin_latch                ; 178      ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|enled_latch                 ; 116      ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|enled_latch                 ; 60       ; 60       ; 0        ; 0        ;
; ram:U3|ram_address_latch[0]               ; statectrl:U14|enled_latch                 ; 95       ; 95       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|enled_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|enled_latch                 ; 0        ; 8        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|enled_latch                 ; 92       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|enled_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|enled_latch                 ; 89       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|nextn_latch                 ; 16       ; 0        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|nextn_latch                 ; 8        ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|nextn_latch                 ; 36       ; 0        ; 0        ; 0        ;
; clk_divider:U1|clk_out                    ; statectrl:U14|ramin_latch                 ; 58       ; 0        ; 0        ; 0        ;
; ir:U5|instruction[10]                     ; statectrl:U14|ramin_latch                 ; 30       ; 30       ; 0        ; 0        ;
; ram:U3|ram_address_latch[0]               ; statectrl:U14|ramin_latch                 ; 48       ; 48       ; 0        ; 0        ;
; rom_new:U4|monostable_trigger:inst3|pulse ; statectrl:U14|ramin_latch                 ; 4        ; 0        ; 0        ; 0        ;
; statectrl:U14|dbfbin_latch                ; statectrl:U14|ramin_latch                 ; 0        ; 4        ; 0        ; 0        ;
; statectrl:U14|enalu_latch                 ; statectrl:U14|ramin_latch                 ; 0        ; 4        ; 0        ; 0        ;
; statectrl:U14|enirin_latch                ; statectrl:U14|ramin_latch                 ; 46       ; 0        ; 0        ; 0        ;
; statectrl:U14|nextn_latch                 ; statectrl:U14|ramin_latch                 ; 4        ; 0        ; 0        ; 0        ;
; statectrl:U14|ramin_latch                 ; statectrl:U14|ramin_latch                 ; 44       ; 0        ; 0        ; 0        ;
+-------------------------------------------+-------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                ;
+-------------------------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+---------------------------+----------+----------+----------+----------+
; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input                 ; 3        ; 3        ; 0        ; 0        ;
; clk_input                                 ; statectrl:U14|romin_latch ; 1        ; 0        ; 0        ; 0        ;
+-------------------------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                 ;
+-------------------------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------------+---------------------------+----------+----------+----------+----------+
; rom_new:U4|monostable_trigger:inst3|pulse ; clk_input                 ; 3        ; 3        ; 0        ; 0        ;
; clk_input                                 ; statectrl:U14|romin_latch ; 1        ; 0        ; 0        ; 0        ;
+-------------------------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Full Version
    Info: Processing started: Sat Oct 13 15:52:58 2018
Info: Command: quartus_sta 2073_II -c 2073_II
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 136 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: '2073_II.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name statectrl:U14|enled_latch statectrl:U14|enled_latch
    Info (332105): create_clock -period 1.000 -name statectrl:U14|dbfbin_latch statectrl:U14|dbfbin_latch
    Info (332105): create_clock -period 1.000 -name clk_divider:U1|clk_out clk_divider:U1|clk_out
    Info (332105): create_clock -period 1.000 -name statectrl:U14|enirin_latch statectrl:U14|enirin_latch
    Info (332105): create_clock -period 1.000 -name clk_input clk_input
    Info (332105): create_clock -period 1.000 -name statectrl:U14|enalu_latch statectrl:U14|enalu_latch
    Info (332105): create_clock -period 1.000 -name ram:U3|ram_address_latch[0] ram:U3|ram_address_latch[0]
    Info (332105): create_clock -period 1.000 -name ir:U5|instruction[10] ir:U5|instruction[10]
    Info (332105): create_clock -period 1.000 -name rom_new:U4|monostable_trigger:inst3|pulse rom_new:U4|monostable_trigger:inst3|pulse
    Info (332105): create_clock -period 1.000 -name statectrl:U14|ramin_latch statectrl:U14|ramin_latch
    Info (332105): create_clock -period 1.000 -name statectrl:U14|nextn_latch statectrl:U14|nextn_latch
    Info (332105): create_clock -period 1.000 -name statectrl:U14|romin_latch statectrl:U14|romin_latch
    Info (332105): create_clock -period 1.000 -name clk_divider:U1|clk_led clk_divider:U1|clk_led
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U5|ir_grcode[2]  from: datab  to: combout
    Info (332098): Cell: U5|ir_grcode[3]  from: datac  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -16.682
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.682            -187.800 statectrl:U14|enalu_latch 
    Info (332119):    -9.107             -61.106 statectrl:U14|dbfbin_latch 
    Info (332119):    -9.088            -891.072 ram:U3|ram_address_latch[0] 
    Info (332119):    -7.538             -28.318 statectrl:U14|ramin_latch 
    Info (332119):    -7.148             -27.804 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -6.954            -104.653 statectrl:U14|enirin_latch 
    Info (332119):    -6.143             -48.929 clk_divider:U1|clk_led 
    Info (332119):    -5.805              -5.805 statectrl:U14|enled_latch 
    Info (332119):    -5.432            -148.537 ir:U5|instruction[10] 
    Info (332119):    -4.876            -146.658 clk_divider:U1|clk_out 
    Info (332119):    -2.803             -22.424 statectrl:U14|nextn_latch 
    Info (332119):    -2.044             -26.319 clk_input 
Info (332146): Worst-case hold slack is -2.977
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.977              -2.977 clk_divider:U1|clk_out 
    Info (332119):    -0.298              -0.390 ir:U5|instruction[10] 
    Info (332119):     0.017               0.000 statectrl:U14|enalu_latch 
    Info (332119):     0.208               0.000 statectrl:U14|dbfbin_latch 
    Info (332119):     0.454               0.000 clk_input 
    Info (332119):     0.548               0.000 ram:U3|ram_address_latch[0] 
    Info (332119):     0.725               0.000 clk_divider:U1|clk_led 
    Info (332119):     0.777               0.000 statectrl:U14|nextn_latch 
    Info (332119):     0.969               0.000 statectrl:U14|enled_latch 
    Info (332119):     1.977               0.000 statectrl:U14|enirin_latch 
    Info (332119):     2.344               0.000 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):     2.537               0.000 statectrl:U14|ramin_latch 
Info (332146): Worst-case recovery slack is -1.167
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.167              -1.167 statectrl:U14|romin_latch 
    Info (332119):    -0.380              -1.140 clk_input 
Info (332146): Worst-case removal slack is 0.556
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.556               0.000 clk_input 
    Info (332119):     1.591               0.000 statectrl:U14|romin_latch 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -28.809 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -3.201              -3.201 statectrl:U14|enled_latch 
    Info (332119):    -3.000             -37.201 clk_input 
    Info (332119):    -1.487            -113.019 clk_divider:U1|clk_out 
    Info (332119):    -1.487             -71.376 ir:U5|instruction[10] 
    Info (332119):    -1.487             -25.279 statectrl:U14|enirin_latch 
    Info (332119):    -1.487             -19.331 clk_divider:U1|clk_led 
    Info (332119):    -1.487             -11.896 statectrl:U14|enalu_latch 
    Info (332119):    -1.487             -11.896 statectrl:U14|nextn_latch 
    Info (332119):    -1.487              -5.948 statectrl:U14|ramin_latch 
    Info (332119):    -1.487              -1.487 statectrl:U14|romin_latch 
    Info (332119):     0.199               0.000 ram:U3|ram_address_latch[0] 
    Info (332119):     0.347               0.000 statectrl:U14|dbfbin_latch 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U5|ir_grcode[2]  from: datab  to: combout
    Info (332098): Cell: U5|ir_grcode[3]  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -15.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -15.522            -176.147 statectrl:U14|enalu_latch 
    Info (332119):    -8.726             -58.608 statectrl:U14|dbfbin_latch 
    Info (332119):    -8.649            -842.857 ram:U3|ram_address_latch[0] 
    Info (332119):    -6.908             -26.075 statectrl:U14|ramin_latch 
    Info (332119):    -6.682             -24.722 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -6.494             -97.091 statectrl:U14|enirin_latch 
    Info (332119):    -5.696             -44.819 clk_divider:U1|clk_led 
    Info (332119):    -5.435              -5.435 statectrl:U14|enled_latch 
    Info (332119):    -5.199            -141.206 ir:U5|instruction[10] 
    Info (332119):    -4.548            -131.338 clk_divider:U1|clk_out 
    Info (332119):    -2.535             -20.280 statectrl:U14|nextn_latch 
    Info (332119):    -1.701             -21.717 clk_input 
Info (332146): Worst-case hold slack is -2.791
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.791              -2.791 clk_divider:U1|clk_out 
    Info (332119):    -0.442              -1.449 ir:U5|instruction[10] 
    Info (332119):    -0.009              -0.009 statectrl:U14|enalu_latch 
    Info (332119):     0.175               0.000 statectrl:U14|dbfbin_latch 
    Info (332119):     0.402               0.000 clk_input 
    Info (332119):     0.514               0.000 ram:U3|ram_address_latch[0] 
    Info (332119):     0.679               0.000 clk_divider:U1|clk_led 
    Info (332119):     0.722               0.000 statectrl:U14|nextn_latch 
    Info (332119):     0.812               0.000 statectrl:U14|enled_latch 
    Info (332119):     1.795               0.000 statectrl:U14|enirin_latch 
    Info (332119):     2.102               0.000 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):     2.231               0.000 statectrl:U14|ramin_latch 
Info (332146): Worst-case recovery slack is -0.914
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.914              -0.914 statectrl:U14|romin_latch 
    Info (332119):    -0.210              -0.630 clk_input 
Info (332146): Worst-case removal slack is 0.626
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.626               0.000 clk_input 
    Info (332119):     1.396               0.000 statectrl:U14|romin_latch 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -28.809 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -3.201              -3.201 statectrl:U14|enled_latch 
    Info (332119):    -3.000             -37.201 clk_input 
    Info (332119):    -1.487            -113.627 clk_divider:U1|clk_out 
    Info (332119):    -1.487             -72.943 ir:U5|instruction[10] 
    Info (332119):    -1.487             -25.363 statectrl:U14|enirin_latch 
    Info (332119):    -1.487             -19.331 clk_divider:U1|clk_led 
    Info (332119):    -1.487             -11.896 statectrl:U14|enalu_latch 
    Info (332119):    -1.487             -11.896 statectrl:U14|nextn_latch 
    Info (332119):    -1.487              -5.948 statectrl:U14|ramin_latch 
    Info (332119):    -1.487              -1.487 statectrl:U14|romin_latch 
    Info (332119):    -0.053              -0.142 ram:U3|ram_address_latch[0] 
    Info (332119):     0.184               0.000 statectrl:U14|dbfbin_latch 
Info: Analyzing Fast 1200mV 0C Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: U5|ir_grcode[2]  from: datab  to: combout
    Info (332098): Cell: U5|ir_grcode[3]  from: datac  to: combout
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.867
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.867             -77.118 statectrl:U14|enalu_latch 
    Info (332119):    -3.735            -345.451 ram:U3|ram_address_latch[0] 
    Info (332119):    -3.728             -23.940 statectrl:U14|dbfbin_latch 
    Info (332119):    -3.183             -11.245 statectrl:U14|ramin_latch 
    Info (332119):    -2.915              -5.347 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -2.770             -40.212 statectrl:U14|enirin_latch 
    Info (332119):    -2.171              -2.171 statectrl:U14|enled_latch 
    Info (332119):    -2.131             -55.733 ir:U5|instruction[10] 
    Info (332119):    -1.794             -13.387 clk_divider:U1|clk_led 
    Info (332119):    -1.578             -30.327 clk_divider:U1|clk_out 
    Info (332119):    -0.660              -5.280 statectrl:U14|nextn_latch 
    Info (332119):    -0.350              -1.830 clk_input 
Info (332146): Worst-case hold slack is -1.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.298              -1.315 clk_divider:U1|clk_out 
    Info (332119):    -0.259              -1.039 ir:U5|instruction[10] 
    Info (332119):     0.026               0.000 statectrl:U14|enalu_latch 
    Info (332119):     0.052               0.000 ram:U3|ram_address_latch[0] 
    Info (332119):     0.109               0.000 statectrl:U14|dbfbin_latch 
    Info (332119):     0.187               0.000 clk_input 
    Info (332119):     0.303               0.000 statectrl:U14|enled_latch 
    Info (332119):     0.305               0.000 clk_divider:U1|clk_led 
    Info (332119):     0.313               0.000 statectrl:U14|nextn_latch 
    Info (332119):     0.807               0.000 statectrl:U14|enirin_latch 
    Info (332119):     0.908               0.000 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):     0.994               0.000 statectrl:U14|ramin_latch 
Info (332146): Worst-case recovery slack is -0.037
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.037              -0.037 statectrl:U14|romin_latch 
    Info (332119):    -0.016              -0.048 clk_input 
Info (332146): Worst-case removal slack is 0.106
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.106               0.000 clk_input 
    Info (332119):     0.756               0.000 statectrl:U14|romin_latch 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -27.494 clk_input 
    Info (332119):    -1.000             -76.000 clk_divider:U1|clk_out 
    Info (332119):    -1.000             -48.000 ir:U5|instruction[10] 
    Info (332119):    -1.000             -17.000 statectrl:U14|enirin_latch 
    Info (332119):    -1.000             -13.000 clk_divider:U1|clk_led 
    Info (332119):    -1.000              -9.000 rom_new:U4|monostable_trigger:inst3|pulse 
    Info (332119):    -1.000              -8.000 statectrl:U14|enalu_latch 
    Info (332119):    -1.000              -8.000 statectrl:U14|nextn_latch 
    Info (332119):    -1.000              -4.000 statectrl:U14|ramin_latch 
    Info (332119):    -1.000              -1.000 statectrl:U14|enled_latch 
    Info (332119):    -1.000              -1.000 statectrl:U14|romin_latch 
    Info (332119):     0.231               0.000 ram:U3|ram_address_latch[0] 
    Info (332119):     0.327               0.000 statectrl:U14|dbfbin_latch 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4866 megabytes
    Info: Processing ended: Sat Oct 13 15:53:19 2018
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:08


