## 주의사항
1. **devider를 꼭 써야되지 않으면 digital logic 설계에서 잘 쓰지 않는다.**
    - 곱셈과 나눗셈은 리소스 소모가 크고 합성이 불가능한 경우가 있음

2. Z : High-Impedence state
    - pull-up 저항 : HIGH[1]로 읽힘
        - 풀업 저항은 디지털 입력 핀이 외부 회로로부터 아무 신호도 안 받을 때, 플로팅되는 걸 막고 **항상 안정적으로 VCC(논리 1) 쪽에 붙어 있도록 만들어 주는 “약한 연결 통로(저항)”**
    - pull-down 저항 : LOW[0]로 읽힘
    - 아무것도 없음 : 출력하는 주체가 없음 → 아무도 전압을 내지 않음

3. Overflow
- Arthimetic / Shift / Concatenation → Overflow 유발
- 결과를 정확히 출력하기 위해서 더 많은 Bit 사용 → 돈이 많이 들음
    - 덧셈 8bit + 8bit → 9bit 사용
    - 곱셈 8bit * 8bit → 16bit 사용
- 연산 로직 평균 200, 가끔 엄청 높은 값이 나옴
    - 255로 Saturation 시켜서 지장이 없다면 로직 Size가 작은 쪽으로 선택
- Allow Overflow : 0 → 255 → 0
    - 의도적으로 Overflow를 허용

4. Logic Size는 돈.

5. 부호 표현은 통일하자!



