`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 15.02.2024 15:13:04
// Design Name: 
// Module Name: mux161
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////

module mux161 ( input [15:0] I, input [3:0] S, output out);
    assign out = ((~S[3])&(~S[2])&(~S[1])&(~S[0])&I[0]) | ((~S[3])&(~S[2])&(~S[1])&(S[0])&I[1]) |
     ((~S[3])&(~S[2])&(S[1])&(~S[0])&I[2])| ((~S[3])&(~S[2])&(S[1])&(S[0])&I[3])| ((~S[3])&(S[2])&(~S[1])&(~S[0])&I[4])
     | ((~S[3])&(S[2])&(~S[1])&(S[0])&I[5]) | ((~S[3])&(S[2])&(S[1])&(~S[0])&I[6]) | ((~S[3])&(S[2])&(S[1])&(S[0])&I[7])
     | ((S[3])&(~S[2])&(~S[1])&(~S[0])&I[8]) | ((S[3])&(~S[2])&(~S[1])&(S[0])&I[9]) | ((S[3])&(~S[2])&(S[1])&(~S[0])&I[10]) 
     | ((S[3])&(~S[2])&(S[1])&(S[0])&I[11]) | ((S[3])&(S[2])&(~S[1])&(~S[0])&I[12]) | ((S[3])&(S[2])&(~S[1])&(S[0])&I[13]) 
     | ((S[3])&(S[2])&(S[1])&(~S[0])&I[14]) | ((S[3])&(S[2])&(S[1])&(S[0])&I[15]);
endmodule
