TimeQuest Timing Analyzer report for cpu
Mon May 23 21:04:39 2016
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'memclock'
 13. Slow Model Setup: 'cpu_clock'
 14. Slow Model Hold: 'cpu_clock'
 15. Slow Model Hold: 'memclock'
 16. Slow Model Hold: 'clock'
 17. Slow Model Minimum Pulse Width: 'memclock'
 18. Slow Model Minimum Pulse Width: 'clock'
 19. Slow Model Minimum Pulse Width: 'cpu_clock'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'clock'
 30. Fast Model Setup: 'memclock'
 31. Fast Model Setup: 'cpu_clock'
 32. Fast Model Hold: 'cpu_clock'
 33. Fast Model Hold: 'memclock'
 34. Fast Model Hold: 'clock'
 35. Fast Model Minimum Pulse Width: 'memclock'
 36. Fast Model Minimum Pulse Width: 'clock'
 37. Fast Model Minimum Pulse Width: 'cpu_clock'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; cpu                                                ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }     ;
; cpu_clock  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpu_clock } ;
; memclock   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { memclock }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 43.64 MHz  ; 43.64 MHz       ; clock      ;                                                               ;
; 343.17 MHz ; 200.0 MHz       ; memclock   ; limit due to high minimum pulse width violation (tch)         ;
; 1308.9 MHz ; 420.17 MHz      ; cpu_clock  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow Model Setup Summary            ;
+-----------+---------+---------------+
; Clock     ; Slack   ; End Point TNS ;
+-----------+---------+---------------+
; clock     ; -16.210 ; -6003.765     ;
; memclock  ; -1.914  ; -52.259       ;
; cpu_clock ; 0.236   ; 0.000         ;
+-----------+---------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; cpu_clock ; -2.551 ; -5.102        ;
; memclock  ; -1.632 ; -34.748       ;
; clock     ; 0.524  ; 0.000         ;
+-----------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; memclock  ; -2.000 ; -129.076          ;
; clock     ; -1.423 ; -1370.072         ;
; cpu_clock ; -1.380 ; -4.380            ;
+-----------+--------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                ;
+---------+---------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                 ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.210 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.011      ; 17.257     ;
; -16.210 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.011      ; 17.257     ;
; -16.141 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 17.176     ;
; -16.141 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 17.176     ;
; -16.116 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 17.152     ;
; -16.116 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 17.152     ;
; -16.049 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 17.083     ;
; -16.049 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 17.083     ;
; -16.035 ; pipedereg:de_reg|ea[11]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 17.073     ;
; -16.035 ; pipedereg:de_reg|ea[11]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.002      ; 17.073     ;
; -16.021 ; pipedereg:de_reg|ea[5]    ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 17.058     ;
; -16.021 ; pipedereg:de_reg|ea[5]    ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 17.058     ;
; -15.993 ; pipedereg:de_reg|ea[14]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 17.027     ;
; -15.993 ; pipedereg:de_reg|ea[14]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 17.027     ;
; -15.952 ; pipedereg:de_reg|ea[21]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 16.986     ;
; -15.952 ; pipedereg:de_reg|ea[21]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 16.986     ;
; -15.939 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[4]  ; clock        ; clock       ; 1.000        ; 0.010      ; 16.985     ;
; -15.934 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 16.976     ;
; -15.932 ; pipedereg:de_reg|ea[25]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 16.966     ;
; -15.932 ; pipedereg:de_reg|ea[25]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 16.966     ;
; -15.930 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 1.000        ; 0.010      ; 16.976     ;
; -15.927 ; pipedereg:de_reg|ealuimm  ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.022      ; 16.985     ;
; -15.927 ; pipedereg:de_reg|ealuimm  ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.022      ; 16.985     ;
; -15.911 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[23] ; clock        ; clock       ; 1.000        ; 0.002      ; 16.949     ;
; -15.907 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[16] ; clock        ; clock       ; 1.000        ; 0.002      ; 16.945     ;
; -15.890 ; pipedereg:de_reg|ea[12]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 16.926     ;
; -15.890 ; pipedereg:de_reg|ea[12]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 16.926     ;
; -15.881 ; pipedereg:de_reg|ea[23]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.029      ; 16.946     ;
; -15.881 ; pipedereg:de_reg|ea[23]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.029      ; 16.946     ;
; -15.875 ; pipedereg:de_reg|ea[15]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 16.909     ;
; -15.875 ; pipedereg:de_reg|ea[15]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 16.909     ;
; -15.870 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[4]  ; clock        ; clock       ; 1.000        ; -0.002     ; 16.904     ;
; -15.865 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[17] ; clock        ; clock       ; 1.000        ; -0.006     ; 16.895     ;
; -15.861 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 1.000        ; -0.002     ; 16.895     ;
; -15.860 ; pipedereg:de_reg|ea[10]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 16.898     ;
; -15.860 ; pipedereg:de_reg|ea[10]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.002      ; 16.898     ;
; -15.845 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[4]  ; clock        ; clock       ; 1.000        ; -0.001     ; 16.880     ;
; -15.842 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[23] ; clock        ; clock       ; 1.000        ; -0.010     ; 16.868     ;
; -15.840 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[17] ; clock        ; clock       ; 1.000        ; -0.005     ; 16.871     ;
; -15.838 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[16] ; clock        ; clock       ; 1.000        ; -0.010     ; 16.864     ;
; -15.836 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 1.000        ; -0.001     ; 16.871     ;
; -15.826 ; pipedereg:de_reg|ea[20]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.005      ; 16.867     ;
; -15.826 ; pipedereg:de_reg|ea[20]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.005      ; 16.867     ;
; -15.817 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[23] ; clock        ; clock       ; 1.000        ; -0.009     ; 16.844     ;
; -15.813 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[16] ; clock        ; clock       ; 1.000        ; -0.009     ; 16.840     ;
; -15.810 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[31] ; clock        ; clock       ; 1.000        ; 0.011      ; 16.857     ;
; -15.805 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[3]  ; clock        ; clock       ; 1.000        ; 0.011      ; 16.852     ;
; -15.796 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[15] ; clock        ; clock       ; 1.000        ; 0.011      ; 16.843     ;
; -15.796 ; pipedereg:de_reg|ea[16]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.009      ; 16.841     ;
; -15.796 ; pipedereg:de_reg|ea[16]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.009      ; 16.841     ;
; -15.795 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[2]  ; clock        ; clock       ; 1.000        ; 0.011      ; 16.842     ;
; -15.795 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[6]  ; clock        ; clock       ; 1.000        ; 0.011      ; 16.842     ;
; -15.790 ; pipedereg:de_reg|eb[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 16.824     ;
; -15.790 ; pipedereg:de_reg|eb[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 16.824     ;
; -15.778 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[4]  ; clock        ; clock       ; 1.000        ; -0.003     ; 16.811     ;
; -15.773 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[17] ; clock        ; clock       ; 1.000        ; -0.007     ; 16.802     ;
; -15.769 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 1.000        ; -0.003     ; 16.802     ;
; -15.764 ; pipedereg:de_reg|ea[11]   ; pipepc:prog_cnt|dffe32:program_counter|q[4]  ; clock        ; clock       ; 1.000        ; 0.001      ; 16.801     ;
; -15.761 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[13] ; clock        ; clock       ; 1.000        ; 0.002      ; 16.799     ;
; -15.759 ; pipedereg:de_reg|ea[11]   ; pipepc:prog_cnt|dffe32:program_counter|q[17] ; clock        ; clock       ; 1.000        ; -0.003     ; 16.792     ;
; -15.758 ; pipedereg:de_reg|eimm[31] ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.005      ; 16.799     ;
; -15.758 ; pipedereg:de_reg|eimm[31] ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.005      ; 16.799     ;
; -15.755 ; pipedereg:de_reg|ea[11]   ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 1.000        ; 0.001      ; 16.792     ;
; -15.750 ; pipedereg:de_reg|ea[5]    ; pipepc:prog_cnt|dffe32:program_counter|q[4]  ; clock        ; clock       ; 1.000        ; 0.000      ; 16.786     ;
; -15.750 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[23] ; clock        ; clock       ; 1.000        ; -0.011     ; 16.775     ;
; -15.746 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[16] ; clock        ; clock       ; 1.000        ; -0.011     ; 16.771     ;
; -15.745 ; pipedereg:de_reg|ea[5]    ; pipepc:prog_cnt|dffe32:program_counter|q[17] ; clock        ; clock       ; 1.000        ; -0.004     ; 16.777     ;
; -15.741 ; pipedereg:de_reg|ea[5]    ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 1.000        ; 0.000      ; 16.777     ;
; -15.741 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 16.776     ;
; -15.736 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[27] ; clock        ; clock       ; 1.000        ; 0.011      ; 16.783     ;
; -15.736 ; pipedereg:de_reg|ea[11]   ; pipepc:prog_cnt|dffe32:program_counter|q[23] ; clock        ; clock       ; 1.000        ; -0.007     ; 16.765     ;
; -15.736 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[3]  ; clock        ; clock       ; 1.000        ; -0.001     ; 16.771     ;
; -15.732 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[10] ; clock        ; clock       ; 1.000        ; 0.009      ; 16.777     ;
; -15.732 ; pipedereg:de_reg|ea[11]   ; pipepc:prog_cnt|dffe32:program_counter|q[16] ; clock        ; clock       ; 1.000        ; -0.007     ; 16.761     ;
; -15.729 ; pipedereg:de_reg|ea[17]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.005      ; 16.770     ;
; -15.729 ; pipedereg:de_reg|ea[17]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.005      ; 16.770     ;
; -15.728 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[12] ; clock        ; clock       ; 1.000        ; 0.011      ; 16.775     ;
; -15.728 ; pipedereg:de_reg|ea[22]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 16.766     ;
; -15.728 ; pipedereg:de_reg|ea[22]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.002      ; 16.766     ;
; -15.727 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[15] ; clock        ; clock       ; 1.000        ; -0.001     ; 16.762     ;
; -15.726 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[2]  ; clock        ; clock       ; 1.000        ; -0.001     ; 16.761     ;
; -15.726 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[6]  ; clock        ; clock       ; 1.000        ; -0.001     ; 16.761     ;
; -15.722 ; pipedereg:de_reg|ea[5]    ; pipepc:prog_cnt|dffe32:program_counter|q[23] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.750     ;
; -15.722 ; pipedereg:de_reg|ea[14]   ; pipepc:prog_cnt|dffe32:program_counter|q[4]  ; clock        ; clock       ; 1.000        ; -0.003     ; 16.755     ;
; -15.720 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[28] ; clock        ; clock       ; 1.000        ; 0.006      ; 16.762     ;
; -15.719 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[9]  ; clock        ; clock       ; 1.000        ; 0.011      ; 16.766     ;
; -15.718 ; pipedereg:de_reg|ea[5]    ; pipepc:prog_cnt|dffe32:program_counter|q[16] ; clock        ; clock       ; 1.000        ; -0.008     ; 16.746     ;
; -15.717 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[30] ; clock        ; clock       ; 1.000        ; 0.009      ; 16.762     ;
; -15.717 ; pipedereg:de_reg|ea[14]   ; pipepc:prog_cnt|dffe32:program_counter|q[17] ; clock        ; clock       ; 1.000        ; -0.007     ; 16.746     ;
; -15.716 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[11] ; clock        ; clock       ; 1.000        ; 0.011      ; 16.763     ;
; -15.716 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 16.752     ;
; -15.714 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[21] ; clock        ; clock       ; 1.000        ; 0.009      ; 16.759     ;
; -15.713 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[22] ; clock        ; clock       ; 1.000        ; 0.009      ; 16.758     ;
; -15.713 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[26] ; clock        ; clock       ; 1.000        ; 0.011      ; 16.760     ;
; -15.713 ; pipedereg:de_reg|ea[14]   ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 1.000        ; -0.003     ; 16.746     ;
; -15.711 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[3]  ; clock        ; clock       ; 1.000        ; 0.000      ; 16.747     ;
; -15.709 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[14] ; clock        ; clock       ; 1.000        ; 0.002      ; 16.747     ;
; -15.702 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[15] ; clock        ; clock       ; 1.000        ; 0.000      ; 16.738     ;
; -15.701 ; pipedereg:de_reg|ea[24]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 16.735     ;
; -15.701 ; pipedereg:de_reg|ea[24]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 16.735     ;
+---------+---------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'memclock'                                                                                                                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                            ; To Node                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.914 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg0 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg1 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a1~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg2 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a2~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg3 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a3~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg4 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a4~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg5 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a5~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg6 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a6~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg7 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a7~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.025     ; 2.854      ;
; -1.469 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.023      ; 2.528      ;
; -1.341 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.023      ; 2.400      ;
; -1.333 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.396      ;
; -1.333 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.396      ;
; -1.333 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.396      ;
; -1.333 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.396      ;
; -1.333 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.396      ;
; -1.333 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.396      ;
; -1.333 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.396      ;
; -1.333 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.396      ;
; -1.324 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.387      ;
; -1.324 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.387      ;
; -1.324 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.387      ;
; -1.324 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.387      ;
; -1.324 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.387      ;
; -1.324 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.387      ;
; -1.324 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.387      ;
; -1.324 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.387      ;
; -1.315 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.023      ; 2.374      ;
; -1.233 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_we_reg      ; clock        ; memclock    ; 1.000        ; 0.088      ; 2.286      ;
; -1.209 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.023      ; 2.268      ;
; -1.193 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.256      ;
; -1.193 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.256      ;
; -1.193 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.256      ;
; -1.193 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.256      ;
; -1.193 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.256      ;
; -1.193 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.256      ;
; -1.193 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.256      ;
; -1.147 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.208      ;
; -1.147 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.208      ;
; -1.147 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.208      ;
; -1.147 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.208      ;
; -1.147 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.208      ;
; -1.147 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.208      ;
; -1.147 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.208      ;
; -1.147 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.208      ;
; -1.145 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.208      ;
; -1.145 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.208      ;
; -1.145 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.208      ;
; -1.145 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.208      ;
; -1.145 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.208      ;
; -1.145 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.208      ;
; -1.145 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.208      ;
; -1.145 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.208      ;
; -1.065 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.128      ;
; -1.065 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.128      ;
; -1.065 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.128      ;
; -1.065 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.128      ;
; -1.065 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.128      ;
; -1.065 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.128      ;
; -1.065 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.128      ;
; -1.039 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.102      ;
; -1.039 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.102      ;
; -1.039 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.102      ;
; -1.039 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.102      ;
; -1.039 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.102      ;
; -1.039 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.102      ;
; -1.039 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 2.102      ;
; -1.015 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.076      ;
; -1.015 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.076      ;
; -1.015 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.076      ;
; -1.015 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.076      ;
; -1.015 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.076      ;
; -1.015 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.076      ;
; -1.015 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.076      ;
; -1.015 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.076      ;
; -0.999 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.060      ;
; -0.999 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.060      ;
; -0.999 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.060      ;
; -0.999 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.060      ;
; -0.999 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.060      ;
; -0.999 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.060      ;
; -0.999 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.060      ;
; -0.999 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 2.060      ;
; -0.979 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_we_reg      ; clock        ; memclock    ; 1.000        ; 0.088      ; 2.032      ;
; -0.933 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.996      ;
; -0.933 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.996      ;
; -0.933 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.996      ;
; -0.933 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.996      ;
; -0.933 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.996      ;
; -0.933 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.996      ;
; -0.933 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.996      ;
; -0.917 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.980      ;
; -0.917 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.980      ;
; -0.917 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.980      ;
; -0.917 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.980      ;
; -0.917 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.980      ;
; -0.917 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.980      ;
; -0.917 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.980      ;
; -0.917 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.027      ; 1.980      ;
; -0.885 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[3][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 1.946      ;
; -0.885 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[3][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; 0.025      ; 1.946      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpu_clock'                                                                      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.236 ; cnt1      ; memclock ; cpu_clock    ; cpu_clock   ; 1.000        ; 0.000      ; 0.800      ;
; 0.238 ; cnt1      ; clock    ; cpu_clock    ; cpu_clock   ; 1.000        ; 0.000      ; 0.798      ;
; 0.379 ; cnt1      ; cnt1     ; cpu_clock    ; cpu_clock   ; 1.000        ; 0.000      ; 0.657      ;
; 2.821 ; clock     ; clock    ; clock        ; cpu_clock   ; 0.500        ; 2.692      ; 0.657      ;
; 2.821 ; memclock  ; memclock ; memclock     ; cpu_clock   ; 0.500        ; 2.692      ; 0.657      ;
; 3.321 ; clock     ; clock    ; clock        ; cpu_clock   ; 1.000        ; 2.692      ; 0.657      ;
; 3.321 ; memclock  ; memclock ; memclock     ; cpu_clock   ; 1.000        ; 2.692      ; 0.657      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpu_clock'                                                                        ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -2.551 ; clock     ; clock    ; clock        ; cpu_clock   ; 0.000        ; 2.692      ; 0.657      ;
; -2.551 ; memclock  ; memclock ; memclock     ; cpu_clock   ; 0.000        ; 2.692      ; 0.657      ;
; -2.051 ; clock     ; clock    ; clock        ; cpu_clock   ; -0.500       ; 2.692      ; 0.657      ;
; -2.051 ; memclock  ; memclock ; memclock     ; cpu_clock   ; -0.500       ; 2.692      ; 0.657      ;
; 0.391  ; cnt1      ; cnt1     ; cpu_clock    ; cpu_clock   ; 0.000        ; 0.000      ; 0.657      ;
; 0.532  ; cnt1      ; clock    ; cpu_clock    ; cpu_clock   ; 0.000        ; 0.000      ; 0.798      ;
; 0.534  ; cnt1      ; memclock ; cpu_clock    ; cpu_clock   ; 0.000        ; 0.000      ; 0.800      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'memclock'                                                                                                                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.632 ; clock                                       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_we_reg                    ; clock        ; memclock    ; 0.000        ; 3.438      ; 2.290      ;
; -1.408 ; clock                                       ; pipemem:mem_stage|lcdreg[2][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.485      ;
; -1.408 ; clock                                       ; pipemem:mem_stage|lcdreg[2][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.485      ;
; -1.408 ; clock                                       ; pipemem:mem_stage|lcdreg[2][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.485      ;
; -1.408 ; clock                                       ; pipemem:mem_stage|lcdreg[2][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.485      ;
; -1.408 ; clock                                       ; pipemem:mem_stage|lcdreg[2][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.485      ;
; -1.408 ; clock                                       ; pipemem:mem_stage|lcdreg[2][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.485      ;
; -1.408 ; clock                                       ; pipemem:mem_stage|lcdreg[2][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.485      ;
; -1.408 ; clock                                       ; pipemem:mem_stage|lcdreg[2][0]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.485      ;
; -1.406 ; clock                                       ; pipemem:mem_stage|lcdreg[3][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.375      ; 2.485      ;
; -1.406 ; clock                                       ; pipemem:mem_stage|lcdreg[3][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.375      ; 2.485      ;
; -1.406 ; clock                                       ; pipemem:mem_stage|lcdreg[3][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.375      ; 2.485      ;
; -1.406 ; clock                                       ; pipemem:mem_stage|lcdreg[3][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.375      ; 2.485      ;
; -1.406 ; clock                                       ; pipemem:mem_stage|lcdreg[3][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.375      ; 2.485      ;
; -1.406 ; clock                                       ; pipemem:mem_stage|lcdreg[3][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.375      ; 2.485      ;
; -1.406 ; clock                                       ; pipemem:mem_stage|lcdreg[3][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.375      ; 2.485      ;
; -1.406 ; clock                                       ; pipemem:mem_stage|lcdreg[3][0]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.375      ; 2.485      ;
; -1.360 ; clock                                       ; pipemem:mem_stage|lcdreg[1][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.533      ;
; -1.360 ; clock                                       ; pipemem:mem_stage|lcdreg[1][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.533      ;
; -1.360 ; clock                                       ; pipemem:mem_stage|lcdreg[1][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.533      ;
; -1.360 ; clock                                       ; pipemem:mem_stage|lcdreg[1][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.533      ;
; -1.360 ; clock                                       ; pipemem:mem_stage|lcdreg[1][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.533      ;
; -1.360 ; clock                                       ; pipemem:mem_stage|lcdreg[1][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.533      ;
; -1.360 ; clock                                       ; pipemem:mem_stage|lcdreg[1][0]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.377      ; 2.533      ;
; -1.132 ; clock                                       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_we_reg                    ; clock        ; memclock    ; -0.500       ; 3.438      ; 2.290      ;
; -1.084 ; clock                                       ; pipemem:mem_stage|lcdreg[1][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 3.373      ; 2.805      ;
; -0.908 ; clock                                       ; pipemem:mem_stage|lcdreg[2][4]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.485      ;
; -0.908 ; clock                                       ; pipemem:mem_stage|lcdreg[2][3]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.485      ;
; -0.908 ; clock                                       ; pipemem:mem_stage|lcdreg[2][5]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.485      ;
; -0.908 ; clock                                       ; pipemem:mem_stage|lcdreg[2][2]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.485      ;
; -0.908 ; clock                                       ; pipemem:mem_stage|lcdreg[2][7]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.485      ;
; -0.908 ; clock                                       ; pipemem:mem_stage|lcdreg[2][1]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.485      ;
; -0.908 ; clock                                       ; pipemem:mem_stage|lcdreg[2][6]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.485      ;
; -0.908 ; clock                                       ; pipemem:mem_stage|lcdreg[2][0]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.485      ;
; -0.906 ; clock                                       ; pipemem:mem_stage|lcdreg[3][4]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.375      ; 2.485      ;
; -0.906 ; clock                                       ; pipemem:mem_stage|lcdreg[3][3]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.375      ; 2.485      ;
; -0.906 ; clock                                       ; pipemem:mem_stage|lcdreg[3][5]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.375      ; 2.485      ;
; -0.906 ; clock                                       ; pipemem:mem_stage|lcdreg[3][2]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.375      ; 2.485      ;
; -0.906 ; clock                                       ; pipemem:mem_stage|lcdreg[3][7]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.375      ; 2.485      ;
; -0.906 ; clock                                       ; pipemem:mem_stage|lcdreg[3][1]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.375      ; 2.485      ;
; -0.906 ; clock                                       ; pipemem:mem_stage|lcdreg[3][6]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.375      ; 2.485      ;
; -0.906 ; clock                                       ; pipemem:mem_stage|lcdreg[3][0]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.375      ; 2.485      ;
; -0.860 ; clock                                       ; pipemem:mem_stage|lcdreg[1][4]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.533      ;
; -0.860 ; clock                                       ; pipemem:mem_stage|lcdreg[1][3]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.533      ;
; -0.860 ; clock                                       ; pipemem:mem_stage|lcdreg[1][5]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.533      ;
; -0.860 ; clock                                       ; pipemem:mem_stage|lcdreg[1][2]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.533      ;
; -0.860 ; clock                                       ; pipemem:mem_stage|lcdreg[1][1]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.533      ;
; -0.860 ; clock                                       ; pipemem:mem_stage|lcdreg[1][6]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.533      ;
; -0.860 ; clock                                       ; pipemem:mem_stage|lcdreg[1][0]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.377      ; 2.533      ;
; -0.584 ; clock                                       ; pipemem:mem_stage|lcdreg[1][7]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 3.373      ; 2.805      ;
; 0.653  ; pipepc:prog_cnt|dffe32:program_counter|q[5] ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; memclock    ; 0.000        ; 0.083      ; 0.970      ;
; 0.654  ; pipeemreg:em_reg|malu[2]                    ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg0              ; clock        ; memclock    ; 0.000        ; 0.087      ; 0.975      ;
; 0.663  ; pipepc:prog_cnt|dffe32:program_counter|q[4] ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; memclock    ; 0.000        ; 0.083      ; 0.980      ;
; 0.833  ; pipeemreg:em_reg|mb[0]                      ; pipemem:mem_stage|lcdreg[3][0]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.026      ; 1.125      ;
; 0.906  ; pipeemreg:em_reg|malu[6]                    ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg4              ; clock        ; memclock    ; 0.000        ; 0.087      ; 1.227      ;
; 0.915  ; pipeemreg:em_reg|malu[5]                    ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg3              ; clock        ; memclock    ; 0.000        ; 0.087      ; 1.236      ;
; 0.916  ; pipepc:prog_cnt|dffe32:program_counter|q[3] ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; memclock    ; 0.000        ; 0.082      ; 1.232      ;
; 0.919  ; pipepc:prog_cnt|dffe32:program_counter|q[7] ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; memclock    ; 0.000        ; 0.081      ; 1.234      ;
; 0.921  ; pipepc:prog_cnt|dffe32:program_counter|q[6] ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg4 ; clock        ; memclock    ; 0.000        ; 0.082      ; 1.237      ;
; 0.932  ; pipepc:prog_cnt|dffe32:program_counter|q[2] ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; memclock    ; 0.000        ; 0.082      ; 1.248      ;
; 0.952  ; pipeemreg:em_reg|mb[7]                      ; pipemem:mem_stage|lcdreg[1][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.027      ; 1.245      ;
; 0.957  ; pipeemreg:em_reg|mb[5]                      ; pipemem:mem_stage|lcdreg[3][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.021      ; 1.244      ;
; 1.077  ; pipeemreg:em_reg|mb[4]                      ; pipemem:mem_stage|lcdreg[3][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.026      ; 1.369      ;
; 1.080  ; pipeemreg:em_reg|mb[0]                      ; pipemem:mem_stage|lcdreg[1][0]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.028      ; 1.374      ;
; 1.081  ; pipeemreg:em_reg|mb[0]                      ; pipemem:mem_stage|lcdreg[2][0]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.028      ; 1.375      ;
; 1.088  ; pipeemreg:em_reg|mb[6]                      ; pipemem:mem_stage|lcdreg[3][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.021      ; 1.375      ;
; 1.102  ; pipeemreg:em_reg|mb[2]                      ; pipemem:mem_stage|lcdreg[3][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.021      ; 1.389      ;
; 1.105  ; pipeemreg:em_reg|mb[1]                      ; pipemem:mem_stage|lcdreg[1][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.022      ; 1.393      ;
; 1.105  ; pipeemreg:em_reg|mb[1]                      ; pipemem:mem_stage|lcdreg[2][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.022      ; 1.393      ;
; 1.106  ; pipeemreg:em_reg|mb[4]                      ; pipemem:mem_stage|lcdreg[1][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.028      ; 1.400      ;
; 1.106  ; pipeemreg:em_reg|mb[4]                      ; pipemem:mem_stage|lcdreg[2][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.028      ; 1.400      ;
; 1.106  ; pipeemreg:em_reg|mb[6]                      ; pipemem:mem_stage|lcdreg[1][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.023      ; 1.395      ;
; 1.106  ; pipeemreg:em_reg|mb[6]                      ; pipemem:mem_stage|lcdreg[2][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.023      ; 1.395      ;
; 1.107  ; pipeemreg:em_reg|mb[2]                      ; pipemem:mem_stage|lcdreg[1][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.023      ; 1.396      ;
; 1.108  ; pipeemreg:em_reg|mb[2]                      ; pipemem:mem_stage|lcdreg[2][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.023      ; 1.397      ;
; 1.112  ; pipeemreg:em_reg|mb[5]                      ; pipemem:mem_stage|lcdreg[2][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.023      ; 1.401      ;
; 1.116  ; pipeemreg:em_reg|mb[5]                      ; pipemem:mem_stage|lcdreg[1][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.023      ; 1.405      ;
; 1.117  ; pipeemreg:em_reg|mb[3]                      ; pipemem:mem_stage|lcdreg[3][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.021      ; 1.404      ;
; 1.133  ; pipeemreg:em_reg|mb[3]                      ; pipemem:mem_stage|lcdreg[2][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.023      ; 1.422      ;
; 1.137  ; pipeemreg:em_reg|mb[3]                      ; pipemem:mem_stage|lcdreg[1][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.023      ; 1.426      ;
; 1.142  ; pipeemreg:em_reg|mb[7]                      ; pipemem:mem_stage|lcdreg[3][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.029      ; 1.437      ;
; 1.166  ; pipeemreg:em_reg|mb[7]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg7               ; clock        ; memclock    ; 0.000        ; 0.091      ; 1.491      ;
; 1.179  ; pipeemreg:em_reg|mb[5]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg5               ; clock        ; memclock    ; 0.000        ; 0.083      ; 1.496      ;
; 1.180  ; pipeemreg:em_reg|mb[2]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg2               ; clock        ; memclock    ; 0.000        ; 0.083      ; 1.497      ;
; 1.180  ; pipeemreg:em_reg|mb[0]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg0               ; clock        ; memclock    ; 0.000        ; 0.088      ; 1.502      ;
; 1.181  ; pipeemreg:em_reg|mb[4]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg4               ; clock        ; memclock    ; 0.000        ; 0.088      ; 1.503      ;
; 1.194  ; pipeemreg:em_reg|mb[6]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg6               ; clock        ; memclock    ; 0.000        ; 0.083      ; 1.511      ;
; 1.205  ; pipeemreg:em_reg|mb[3]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg3               ; clock        ; memclock    ; 0.000        ; 0.083      ; 1.522      ;
; 1.244  ; pipeemreg:em_reg|malu[3]                    ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg1              ; clock        ; memclock    ; 0.000        ; 0.088      ; 1.566      ;
; 1.268  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg2              ; clock        ; memclock    ; 0.000        ; 0.088      ; 1.590      ;
; 1.331  ; pipeemreg:em_reg|mb[1]                      ; pipemem:mem_stage|lcdreg[3][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.020      ; 1.617      ;
; 1.414  ; pipeemreg:em_reg|mb[7]                      ; pipemem:mem_stage|lcdreg[2][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.031      ; 1.711      ;
; 1.444  ; pipeemreg:em_reg|mb[1]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg1               ; clock        ; memclock    ; 0.000        ; 0.082      ; 1.760      ;
; 1.655  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.025      ; 1.946      ;
; 1.655  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.025      ; 1.946      ;
; 1.655  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.025      ; 1.946      ;
; 1.655  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.025      ; 1.946      ;
; 1.655  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.025      ; 1.946      ;
; 1.655  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.025      ; 1.946      ;
; 1.655  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 0.025      ; 1.946      ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                  ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.524 ; pipeemreg:em_reg|malu[31]                    ; pipemwreg:mw_reg|walu[31]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; pipeemreg:em_reg|malu[22]                    ; pipemwreg:mw_reg|walu[22]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; pipeir:inst_reg|dffe32:pc_plus4|q[0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.792      ;
; 0.528 ; pipedereg:de_reg|ern[2]                      ; pipeemreg:em_reg|mrn[2]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; pipedereg:de_reg|em2reg                      ; pipeemreg:em_reg|mm2reg                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; pipeemreg:em_reg|malu[23]                    ; pipemwreg:mw_reg|walu[23]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; pipeemreg:em_reg|malu[28]                    ; pipemwreg:mw_reg|walu[28]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.796      ;
; 0.537 ; pipeemreg:em_reg|malu[20]                    ; pipemwreg:mw_reg|walu[20]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.540 ; pipeemreg:em_reg|malu[24]                    ; pipemwreg:mw_reg|walu[24]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.806      ;
; 0.540 ; pipeemreg:em_reg|malu[17]                    ; pipemwreg:mw_reg|walu[17]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; pipeemreg:em_reg|malu[14]                    ; pipemwreg:mw_reg|walu[14]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.807      ;
; 0.544 ; pipeemreg:em_reg|malu[16]                    ; pipemwreg:mw_reg|walu[16]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.810      ;
; 0.551 ; pipeemreg:em_reg|malu[2]                     ; pipemwreg:mw_reg|walu[2]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.817      ;
; 0.664 ; pipeemreg:em_reg|malu[21]                    ; pipemwreg:mw_reg|walu[21]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.930      ;
; 0.667 ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; pipeir:inst_reg|dffe32:pc_plus4|q[1]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.933      ;
; 0.684 ; pipeemreg:em_reg|malu[18]                    ; pipemwreg:mw_reg|walu[18]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.950      ;
; 0.687 ; pipeemreg:em_reg|malu[26]                    ; pipemwreg:mw_reg|walu[26]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.953      ;
; 0.718 ; pipedereg:de_reg|ewreg                       ; pipeemreg:em_reg|mwreg                       ; clock        ; clock       ; 0.000        ; 0.001      ; 0.985      ;
; 0.861 ; pipeir:inst_reg|dffe32:pc_plus4|q[17]        ; pipedereg:de_reg|epc4[17]                    ; clock        ; clock       ; 0.000        ; -0.001     ; 1.126      ;
; 0.867 ; pipeemreg:em_reg|malu[29]                    ; pipemwreg:mw_reg|walu[29]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.133      ;
; 0.927 ; pipedereg:de_reg|epc4[1]                     ; pipeemreg:em_reg|malu[1]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.193      ;
; 1.021 ; pipedereg:de_reg|eb[6]                       ; pipeemreg:em_reg|mb[6]                       ; clock        ; clock       ; 0.000        ; 0.003      ; 1.290      ;
; 1.033 ; pipemwreg:mw_reg|walu[23]                    ; pipeid:id_stage|regfile:rf|register[2][23]   ; clock        ; clock       ; -0.500       ; 0.000      ; 0.799      ;
; 1.034 ; pipedereg:de_reg|ern[1]                      ; pipeemreg:em_reg|mrn[1]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.300      ;
; 1.034 ; pipedereg:de_reg|eb[5]                       ; pipeemreg:em_reg|mb[5]                       ; clock        ; clock       ; 0.000        ; 0.001      ; 1.301      ;
; 1.059 ; pipeir:inst_reg|dffe32:pc_plus4|q[1]         ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.325      ;
; 1.068 ; pipedereg:de_reg|ejal                        ; pipeemreg:em_reg|mrn[2]                      ; clock        ; clock       ; 0.000        ; 0.001      ; 1.335      ;
; 1.078 ; pipedereg:de_reg|ern[3]                      ; pipeemreg:em_reg|mrn[3]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.344      ;
; 1.089 ; pipeir:inst_reg|dffe32:pc_plus4|q[21]        ; pipedereg:de_reg|epc4[21]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.351      ;
; 1.092 ; pipeemreg:em_reg|malu[15]                    ; pipemwreg:mw_reg|walu[15]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.358      ;
; 1.099 ; pipeemreg:em_reg|mrn[1]                      ; pipemwreg:mw_reg|wrn[1]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.365      ;
; 1.104 ; pipedereg:de_reg|eb[3]                       ; pipeemreg:em_reg|mb[3]                       ; clock        ; clock       ; 0.000        ; -0.002     ; 1.368      ;
; 1.107 ; pipeir:inst_reg|dffe32:pc_plus4|q[10]        ; pipedereg:de_reg|epc4[10]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 1.368      ;
; 1.107 ; pipeir:inst_reg|dffe32:pc_plus4|q[18]        ; pipedereg:de_reg|epc4[18]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.369      ;
; 1.109 ; pipeir:inst_reg|dffe32:pc_plus4|q[27]        ; pipedereg:de_reg|epc4[27]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.371      ;
; 1.111 ; pipeir:inst_reg|dffe32:pc_plus4|q[3]         ; pipedereg:de_reg|epc4[3]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 1.372      ;
; 1.113 ; pipeir:inst_reg|dffe32:pc_plus4|q[5]         ; pipedereg:de_reg|epc4[5]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 1.374      ;
; 1.114 ; pipeir:inst_reg|dffe32:pc_plus4|q[9]         ; pipedereg:de_reg|epc4[9]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 1.375      ;
; 1.114 ; pipeir:inst_reg|dffe32:pc_plus4|q[26]        ; pipedereg:de_reg|epc4[26]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.376      ;
; 1.115 ; pipeir:inst_reg|dffe32:pc_plus4|q[14]        ; pipedereg:de_reg|epc4[14]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 1.376      ;
; 1.116 ; pipeir:inst_reg|dffe32:pc_plus4|q[13]        ; pipedereg:de_reg|epc4[13]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 1.377      ;
; 1.116 ; pipeir:inst_reg|dffe32:pc_plus4|q[20]        ; pipedereg:de_reg|epc4[20]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.378      ;
; 1.116 ; pipeir:inst_reg|dffe32:pc_plus4|q[30]        ; pipedereg:de_reg|epc4[30]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.378      ;
; 1.117 ; pipeir:inst_reg|dffe32:pc_plus4|q[2]         ; pipedereg:de_reg|epc4[2]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 1.378      ;
; 1.119 ; pipeir:inst_reg|dffe32:pc_plus4|q[25]        ; pipedereg:de_reg|epc4[25]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.381      ;
; 1.120 ; pipedereg:de_reg|eb[7]                       ; pipeemreg:em_reg|mb[7]                       ; clock        ; clock       ; 0.000        ; -0.005     ; 1.381      ;
; 1.121 ; pipeir:inst_reg|dffe32:pc_plus4|q[11]        ; pipedereg:de_reg|epc4[11]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 1.382      ;
; 1.122 ; pipeir:inst_reg|dffe32:pc_plus4|q[4]         ; pipedereg:de_reg|epc4[4]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 1.383      ;
; 1.123 ; pipeir:inst_reg|dffe32:pc_plus4|q[22]        ; pipedereg:de_reg|epc4[22]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.385      ;
; 1.125 ; pipeir:inst_reg|dffe32:pc_plus4|q[6]         ; pipedereg:de_reg|epc4[6]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 1.386      ;
; 1.125 ; pipeir:inst_reg|dffe32:pc_plus4|q[12]        ; pipedereg:de_reg|epc4[12]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 1.386      ;
; 1.126 ; pipeir:inst_reg|dffe32:pc_plus4|q[23]        ; pipedereg:de_reg|epc4[23]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.388      ;
; 1.129 ; pipeir:inst_reg|dffe32:pc_plus4|q[28]        ; pipedereg:de_reg|epc4[28]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.391      ;
; 1.130 ; pipeir:inst_reg|dffe32:pc_plus4|q[7]         ; pipedereg:de_reg|epc4[7]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 1.391      ;
; 1.139 ; pipedereg:de_reg|ejal                        ; pipeemreg:em_reg|mrn[1]                      ; clock        ; clock       ; 0.000        ; 0.001      ; 1.406      ;
; 1.141 ; pipeir:inst_reg|dffe32:pc_plus4|q[24]        ; pipedereg:de_reg|epc4[24]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.403      ;
; 1.144 ; pipedereg:de_reg|ejal                        ; pipeemreg:em_reg|mrn[0]                      ; clock        ; clock       ; 0.000        ; 0.001      ; 1.411      ;
; 1.151 ; pipeir:inst_reg|dffe32:pc_plus4|q[16]        ; pipedereg:de_reg|epc4[16]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 1.412      ;
; 1.156 ; pipeir:inst_reg|dffe32:pc_plus4|q[8]         ; pipedereg:de_reg|epc4[8]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 1.417      ;
; 1.157 ; pipeir:inst_reg|dffe32:instruction|q[14]     ; pipedereg:de_reg|eimm[14]                    ; clock        ; clock       ; 0.000        ; -0.029     ; 1.394      ;
; 1.160 ; pipedereg:de_reg|eb[1]                       ; pipeemreg:em_reg|mb[1]                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.426      ;
; 1.173 ; pipeemreg:em_reg|malu[5]                     ; pipemwreg:mw_reg|walu[5]                     ; clock        ; clock       ; 0.000        ; -0.002     ; 1.437      ;
; 1.208 ; pipedereg:de_reg|ern[0]                      ; pipeemreg:em_reg|mrn[0]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.474      ;
; 1.218 ; pipepc:prog_cnt|dffe32:program_counter|q[28] ; pipeir:inst_reg|dffe32:pc_plus4|q[28]        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.485      ;
; 1.230 ; pipeir:inst_reg|dffe32:instruction|q[0]      ; pipedereg:de_reg|ealuc[1]                    ; clock        ; clock       ; 0.000        ; -0.039     ; 1.457      ;
; 1.235 ; pipeir:inst_reg|dffe32:instruction|q[0]      ; pipedereg:de_reg|ealuc[3]                    ; clock        ; clock       ; 0.000        ; -0.039     ; 1.462      ;
; 1.244 ; pipepc:prog_cnt|dffe32:program_counter|q[30] ; pipeir:inst_reg|dffe32:pc_plus4|q[30]        ; clock        ; clock       ; 0.000        ; -0.002     ; 1.508      ;
; 1.247 ; pipedereg:de_reg|em2reg                      ; pipedereg:de_reg|ewreg                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.513      ;
; 1.277 ; pipeir:inst_reg|dffe32:instruction|q[3]      ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 0.000        ; -0.030     ; 1.513      ;
; 1.277 ; pipepc:prog_cnt|dffe32:program_counter|q[31] ; pipeir:inst_reg|dffe32:pc_plus4|q[31]        ; clock        ; clock       ; 0.000        ; -0.004     ; 1.539      ;
; 1.283 ; pipeemreg:em_reg|malu[12]                    ; pipemwreg:mw_reg|walu[12]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.545      ;
; 1.335 ; pipeemreg:em_reg|malu[29]                    ; pipedereg:de_reg|eb[29]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.601      ;
; 1.342 ; pipeir:inst_reg|dffe32:pc_plus4|q[31]        ; pipedereg:de_reg|epc4[31]                    ; clock        ; clock       ; 0.000        ; -0.004     ; 1.604      ;
; 1.366 ; pipepc:prog_cnt|dffe32:program_counter|q[7]  ; pipeir:inst_reg|dffe32:pc_plus4|q[7]         ; clock        ; clock       ; 0.000        ; -0.007     ; 1.625      ;
; 1.370 ; pipeemreg:em_reg|malu[9]                     ; pipemwreg:mw_reg|walu[9]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.636      ;
; 1.371 ; pipepc:prog_cnt|dffe32:program_counter|q[8]  ; pipeir:inst_reg|dffe32:pc_plus4|q[8]         ; clock        ; clock       ; 0.000        ; -0.007     ; 1.630      ;
; 1.377 ; pipeemreg:em_reg|mrn[2]                      ; pipemwreg:mw_reg|wrn[2]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.643      ;
; 1.385 ; pipedereg:de_reg|ern[4]                      ; pipeemreg:em_reg|mrn[4]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.651      ;
; 1.387 ; pipeemreg:em_reg|mrn[4]                      ; pipemwreg:mw_reg|wrn[4]                      ; clock        ; clock       ; 0.000        ; -0.021     ; 1.632      ;
; 1.391 ; pipeir:inst_reg|dffe32:instruction|q[4]      ; pipedereg:de_reg|eimm[4]                     ; clock        ; clock       ; 0.000        ; -0.036     ; 1.621      ;
; 1.403 ; pipeemreg:em_reg|malu[0]                     ; pipemwreg:mw_reg|walu[0]                     ; clock        ; clock       ; 0.000        ; -0.011     ; 1.658      ;
; 1.409 ; pipeir:inst_reg|dffe32:instruction|q[0]      ; pipedereg:de_reg|eimm[0]                     ; clock        ; clock       ; 0.000        ; -0.035     ; 1.640      ;
; 1.417 ; pipeemreg:em_reg|mrn[0]                      ; pipemwreg:mw_reg|wrn[0]                      ; clock        ; clock       ; 0.000        ; -0.021     ; 1.662      ;
; 1.418 ; pipeir:inst_reg|dffe32:instruction|q[6]      ; pipedereg:de_reg|eimm[6]                     ; clock        ; clock       ; 0.000        ; -0.028     ; 1.656      ;
; 1.422 ; pipeir:inst_reg|dffe32:instruction|q[15]     ; pipedereg:de_reg|eimm[15]                    ; clock        ; clock       ; 0.000        ; -0.029     ; 1.659      ;
; 1.422 ; pipedereg:de_reg|eb[2]                       ; pipeemreg:em_reg|mb[2]                       ; clock        ; clock       ; 0.000        ; -0.002     ; 1.686      ;
; 1.431 ; pipedereg:de_reg|eb[4]                       ; pipeemreg:em_reg|mb[4]                       ; clock        ; clock       ; 0.000        ; -0.004     ; 1.693      ;
; 1.438 ; pipeir:inst_reg|dffe32:pc_plus4|q[0]         ; pipedereg:de_reg|epc4[0]                     ; clock        ; clock       ; 0.000        ; -0.014     ; 1.690      ;
; 1.452 ; pipeir:inst_reg|dffe32:pc_plus4|q[30]        ; pipepc:prog_cnt|dffe32:program_counter|q[30] ; clock        ; clock       ; 0.000        ; 0.002      ; 1.720      ;
; 1.454 ; pipeir:inst_reg|dffe32:instruction|q[8]      ; pipedereg:de_reg|eimm[8]                     ; clock        ; clock       ; 0.000        ; -0.028     ; 1.692      ;
; 1.473 ; pipepc:prog_cnt|dffe32:program_counter|q[22] ; pipeir:inst_reg|dffe32:pc_plus4|q[22]        ; clock        ; clock       ; 0.000        ; -0.002     ; 1.737      ;
; 1.479 ; pipeemreg:em_reg|malu[26]                    ; pipedereg:de_reg|ea[26]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 1.745      ;
; 1.484 ; pipeir:inst_reg|dffe32:instruction|q[4]      ; pipepc:prog_cnt|dffe32:program_counter|q[6]  ; clock        ; clock       ; 0.000        ; -0.029     ; 1.721      ;
; 1.485 ; pipeemreg:em_reg|mwreg                       ; pipemwreg:mw_reg|wwreg                       ; clock        ; clock       ; 0.000        ; -0.021     ; 1.730      ;
; 1.492 ; pipedereg:de_reg|em2reg                      ; pipedereg:de_reg|ewmem                       ; clock        ; clock       ; 0.000        ; 0.000      ; 1.758      ;
; 1.507 ; pipepc:prog_cnt|dffe32:program_counter|q[27] ; pipeir:inst_reg|dffe32:pc_plus4|q[27]        ; clock        ; clock       ; 0.000        ; -0.004     ; 1.769      ;
; 1.512 ; pipepc:prog_cnt|dffe32:program_counter|q[20] ; pipeir:inst_reg|dffe32:pc_plus4|q[20]        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.779      ;
; 1.513 ; pipepc:prog_cnt|dffe32:program_counter|q[9]  ; pipeir:inst_reg|dffe32:pc_plus4|q[9]         ; clock        ; clock       ; 0.000        ; -0.006     ; 1.773      ;
; 1.532 ; pipepc:prog_cnt|dffe32:program_counter|q[21] ; pipeir:inst_reg|dffe32:pc_plus4|q[21]        ; clock        ; clock       ; 0.000        ; -0.002     ; 1.796      ;
; 1.537 ; pipeir:inst_reg|dffe32:pc_plus4|q[0]         ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.803      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'memclock'                                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg0              ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg0              ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg1              ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg1              ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg2              ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg2              ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg3              ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg3              ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg4              ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg4              ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg1               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg1               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg2               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg2               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg3               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg3               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg4               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg4               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg5               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg5               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg6               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg6               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg7               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg7               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_we_reg                    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_we_reg                    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a1~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a1~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a2~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a2~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a3~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a3~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a4~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a4~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a5~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a5~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a6~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a6~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a7~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a7~porta_memory_reg0               ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][5]                                                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[0]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[0]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[10] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[10] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[11] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[11] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[12] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[12] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[13] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[13] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[14] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[14] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[15] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[15] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[16] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[16] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[17] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[17] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[18] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[18] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[19] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[19] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[1]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[1]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[20] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[20] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[21] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[21] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[22] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[22] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[23] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[23] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[24] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[24] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[25] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[25] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[26] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[26] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[27] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[27] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[28] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[28] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[29] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[29] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[2]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[2]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[30] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[30] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[31] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[31] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[3]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[3]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[4]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[4]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[5]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[5]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[6]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[6]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[7]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[7]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[8]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[8]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[9]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[18]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[18]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[19]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[19]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[20]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[20]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[21]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[21]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[22]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[22]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[23]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[23]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[24]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[24]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[25]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[25]                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpu_clock'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; cpu_clock ; Rise       ; cpu_clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu_clock ; Rise       ; clock                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; clock                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu_clock ; Rise       ; cnt1                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cnt1                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu_clock ; Rise       ; memclock                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; memclock                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; clock|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; clock|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cnt1|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cnt1|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cpu_clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cpu_clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cpu_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cpu_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cpu_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cpu_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; memclock|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; memclock|clk               ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; plus1[*]  ; clock      ; 7.638 ; 7.638 ; Rise       ; clock           ;
;  plus1[0] ; clock      ; 7.638 ; 7.638 ; Rise       ; clock           ;
;  plus1[1] ; clock      ; 6.132 ; 6.132 ; Rise       ; clock           ;
;  plus1[2] ; clock      ; 5.982 ; 5.982 ; Rise       ; clock           ;
;  plus1[3] ; clock      ; 6.321 ; 6.321 ; Rise       ; clock           ;
;  plus1[4] ; clock      ; 6.251 ; 6.251 ; Rise       ; clock           ;
; plus2[*]  ; clock      ; 7.896 ; 7.896 ; Rise       ; clock           ;
;  plus2[0] ; clock      ; 7.896 ; 7.896 ; Rise       ; clock           ;
;  plus2[1] ; clock      ; 6.632 ; 6.632 ; Rise       ; clock           ;
;  plus2[2] ; clock      ; 5.248 ; 5.248 ; Rise       ; clock           ;
;  plus2[3] ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  plus2[4] ; clock      ; 5.390 ; 5.390 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; plus1[*]  ; clock      ; -1.033 ; -1.033 ; Rise       ; clock           ;
;  plus1[0] ; clock      ; -2.232 ; -2.232 ; Rise       ; clock           ;
;  plus1[1] ; clock      ; -1.033 ; -1.033 ; Rise       ; clock           ;
;  plus1[2] ; clock      ; -1.116 ; -1.116 ; Rise       ; clock           ;
;  plus1[3] ; clock      ; -1.446 ; -1.446 ; Rise       ; clock           ;
;  plus1[4] ; clock      ; -1.234 ; -1.234 ; Rise       ; clock           ;
; plus2[*]  ; clock      ; 0.456  ; 0.456  ; Rise       ; clock           ;
;  plus2[0] ; clock      ; -2.490 ; -2.490 ; Rise       ; clock           ;
;  plus2[1] ; clock      ; -1.533 ; -1.533 ; Rise       ; clock           ;
;  plus2[2] ; clock      ; -0.382 ; -0.382 ; Rise       ; clock           ;
;  plus2[3] ; clock      ; 0.456  ; 0.456  ; Rise       ; clock           ;
;  plus2[4] ; clock      ; -0.373 ; -0.373 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ealu[*]        ; clock      ; 19.834 ; 19.834 ; Rise       ; clock           ;
;  ealu[0]       ; clock      ; 18.417 ; 18.417 ; Rise       ; clock           ;
;  ealu[1]       ; clock      ; 17.181 ; 17.181 ; Rise       ; clock           ;
;  ealu[2]       ; clock      ; 18.595 ; 18.595 ; Rise       ; clock           ;
;  ealu[3]       ; clock      ; 18.292 ; 18.292 ; Rise       ; clock           ;
;  ealu[4]       ; clock      ; 18.967 ; 18.967 ; Rise       ; clock           ;
;  ealu[5]       ; clock      ; 19.352 ; 19.352 ; Rise       ; clock           ;
;  ealu[6]       ; clock      ; 18.831 ; 18.831 ; Rise       ; clock           ;
;  ealu[7]       ; clock      ; 19.709 ; 19.709 ; Rise       ; clock           ;
;  ealu[8]       ; clock      ; 18.538 ; 18.538 ; Rise       ; clock           ;
;  ealu[9]       ; clock      ; 18.699 ; 18.699 ; Rise       ; clock           ;
;  ealu[10]      ; clock      ; 18.866 ; 18.866 ; Rise       ; clock           ;
;  ealu[11]      ; clock      ; 19.656 ; 19.656 ; Rise       ; clock           ;
;  ealu[12]      ; clock      ; 18.330 ; 18.330 ; Rise       ; clock           ;
;  ealu[13]      ; clock      ; 19.834 ; 19.834 ; Rise       ; clock           ;
;  ealu[14]      ; clock      ; 17.917 ; 17.917 ; Rise       ; clock           ;
;  ealu[15]      ; clock      ; 19.509 ; 19.509 ; Rise       ; clock           ;
;  ealu[16]      ; clock      ; 17.505 ; 17.505 ; Rise       ; clock           ;
;  ealu[17]      ; clock      ; 18.036 ; 18.036 ; Rise       ; clock           ;
;  ealu[18]      ; clock      ; 17.866 ; 17.866 ; Rise       ; clock           ;
;  ealu[19]      ; clock      ; 18.488 ; 18.488 ; Rise       ; clock           ;
;  ealu[20]      ; clock      ; 18.541 ; 18.541 ; Rise       ; clock           ;
;  ealu[21]      ; clock      ; 19.070 ; 19.070 ; Rise       ; clock           ;
;  ealu[22]      ; clock      ; 18.877 ; 18.877 ; Rise       ; clock           ;
;  ealu[23]      ; clock      ; 19.263 ; 19.263 ; Rise       ; clock           ;
;  ealu[24]      ; clock      ; 17.910 ; 17.910 ; Rise       ; clock           ;
;  ealu[25]      ; clock      ; 18.225 ; 18.225 ; Rise       ; clock           ;
;  ealu[26]      ; clock      ; 17.730 ; 17.730 ; Rise       ; clock           ;
;  ealu[27]      ; clock      ; 17.788 ; 17.788 ; Rise       ; clock           ;
;  ealu[28]      ; clock      ; 18.273 ; 18.273 ; Rise       ; clock           ;
;  ealu[29]      ; clock      ; 19.304 ; 19.304 ; Rise       ; clock           ;
;  ealu[30]      ; clock      ; 17.434 ; 17.434 ; Rise       ; clock           ;
;  ealu[31]      ; clock      ; 17.925 ; 17.925 ; Rise       ; clock           ;
; inst[*]        ; clock      ; 10.523 ; 10.523 ; Rise       ; clock           ;
;  inst[0]       ; clock      ; 8.523  ; 8.523  ; Rise       ; clock           ;
;  inst[1]       ; clock      ; 9.293  ; 9.293  ; Rise       ; clock           ;
;  inst[2]       ; clock      ; 8.040  ; 8.040  ; Rise       ; clock           ;
;  inst[3]       ; clock      ; 9.702  ; 9.702  ; Rise       ; clock           ;
;  inst[4]       ; clock      ; 8.647  ; 8.647  ; Rise       ; clock           ;
;  inst[5]       ; clock      ; 8.431  ; 8.431  ; Rise       ; clock           ;
;  inst[6]       ; clock      ; 8.976  ; 8.976  ; Rise       ; clock           ;
;  inst[7]       ; clock      ; 8.302  ; 8.302  ; Rise       ; clock           ;
;  inst[8]       ; clock      ; 8.577  ; 8.577  ; Rise       ; clock           ;
;  inst[9]       ; clock      ; 9.172  ; 9.172  ; Rise       ; clock           ;
;  inst[10]      ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  inst[11]      ; clock      ; 8.544  ; 8.544  ; Rise       ; clock           ;
;  inst[12]      ; clock      ; 9.849  ; 9.849  ; Rise       ; clock           ;
;  inst[13]      ; clock      ; 9.341  ; 9.341  ; Rise       ; clock           ;
;  inst[14]      ; clock      ; 8.628  ; 8.628  ; Rise       ; clock           ;
;  inst[15]      ; clock      ; 8.848  ; 8.848  ; Rise       ; clock           ;
;  inst[16]      ; clock      ; 9.640  ; 9.640  ; Rise       ; clock           ;
;  inst[17]      ; clock      ; 9.638  ; 9.638  ; Rise       ; clock           ;
;  inst[18]      ; clock      ; 9.373  ; 9.373  ; Rise       ; clock           ;
;  inst[19]      ; clock      ; 9.387  ; 9.387  ; Rise       ; clock           ;
;  inst[20]      ; clock      ; 8.760  ; 8.760  ; Rise       ; clock           ;
;  inst[21]      ; clock      ; 8.670  ; 8.670  ; Rise       ; clock           ;
;  inst[22]      ; clock      ; 10.523 ; 10.523 ; Rise       ; clock           ;
;  inst[23]      ; clock      ; 9.188  ; 9.188  ; Rise       ; clock           ;
;  inst[24]      ; clock      ; 8.534  ; 8.534  ; Rise       ; clock           ;
;  inst[25]      ; clock      ; 8.737  ; 8.737  ; Rise       ; clock           ;
;  inst[26]      ; clock      ; 9.209  ; 9.209  ; Rise       ; clock           ;
;  inst[27]      ; clock      ; 8.472  ; 8.472  ; Rise       ; clock           ;
;  inst[28]      ; clock      ; 9.316  ; 9.316  ; Rise       ; clock           ;
;  inst[29]      ; clock      ; 10.110 ; 10.110 ; Rise       ; clock           ;
;  inst[30]      ; clock      ; 8.696  ; 8.696  ; Rise       ; clock           ;
;  inst[31]      ; clock      ; 8.908  ; 8.908  ; Rise       ; clock           ;
; lcd[*]         ; clock      ; 10.995 ; 10.995 ; Rise       ; clock           ;
;  lcd[0]        ; clock      ; 10.203 ; 10.203 ; Rise       ; clock           ;
;  lcd[1]        ; clock      ; 10.995 ; 10.995 ; Rise       ; clock           ;
;  lcd[2]        ; clock      ; 9.464  ; 9.464  ; Rise       ; clock           ;
;  lcd[3]        ; clock      ; 8.833  ; 8.833  ; Rise       ; clock           ;
;  lcd[4]        ; clock      ; 9.816  ; 9.816  ; Rise       ; clock           ;
; malu[*]        ; clock      ; 9.361  ; 9.361  ; Rise       ; clock           ;
;  malu[0]       ; clock      ; 8.325  ; 8.325  ; Rise       ; clock           ;
;  malu[1]       ; clock      ; 8.229  ; 8.229  ; Rise       ; clock           ;
;  malu[2]       ; clock      ; 9.258  ; 9.258  ; Rise       ; clock           ;
;  malu[3]       ; clock      ; 8.655  ; 8.655  ; Rise       ; clock           ;
;  malu[4]       ; clock      ; 8.659  ; 8.659  ; Rise       ; clock           ;
;  malu[5]       ; clock      ; 9.070  ; 9.070  ; Rise       ; clock           ;
;  malu[6]       ; clock      ; 8.667  ; 8.667  ; Rise       ; clock           ;
;  malu[7]       ; clock      ; 8.302  ; 8.302  ; Rise       ; clock           ;
;  malu[8]       ; clock      ; 9.095  ; 9.095  ; Rise       ; clock           ;
;  malu[9]       ; clock      ; 9.361  ; 9.361  ; Rise       ; clock           ;
;  malu[10]      ; clock      ; 8.306  ; 8.306  ; Rise       ; clock           ;
;  malu[11]      ; clock      ; 8.319  ; 8.319  ; Rise       ; clock           ;
;  malu[12]      ; clock      ; 8.150  ; 8.150  ; Rise       ; clock           ;
;  malu[13]      ; clock      ; 8.029  ; 8.029  ; Rise       ; clock           ;
;  malu[14]      ; clock      ; 8.712  ; 8.712  ; Rise       ; clock           ;
;  malu[15]      ; clock      ; 8.520  ; 8.520  ; Rise       ; clock           ;
;  malu[16]      ; clock      ; 8.505  ; 8.505  ; Rise       ; clock           ;
;  malu[17]      ; clock      ; 8.008  ; 8.008  ; Rise       ; clock           ;
;  malu[18]      ; clock      ; 8.814  ; 8.814  ; Rise       ; clock           ;
;  malu[19]      ; clock      ; 8.244  ; 8.244  ; Rise       ; clock           ;
;  malu[20]      ; clock      ; 8.509  ; 8.509  ; Rise       ; clock           ;
;  malu[21]      ; clock      ; 8.860  ; 8.860  ; Rise       ; clock           ;
;  malu[22]      ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  malu[23]      ; clock      ; 8.011  ; 8.011  ; Rise       ; clock           ;
;  malu[24]      ; clock      ; 8.834  ; 8.834  ; Rise       ; clock           ;
;  malu[25]      ; clock      ; 8.494  ; 8.494  ; Rise       ; clock           ;
;  malu[26]      ; clock      ; 8.721  ; 8.721  ; Rise       ; clock           ;
;  malu[27]      ; clock      ; 8.729  ; 8.729  ; Rise       ; clock           ;
;  malu[28]      ; clock      ; 8.792  ; 8.792  ; Rise       ; clock           ;
;  malu[29]      ; clock      ; 9.217  ; 9.217  ; Rise       ; clock           ;
;  malu[30]      ; clock      ; 8.949  ; 8.949  ; Rise       ; clock           ;
;  malu[31]      ; clock      ; 8.340  ; 8.340  ; Rise       ; clock           ;
; pc[*]          ; clock      ; 9.809  ; 9.809  ; Rise       ; clock           ;
;  pc[0]         ; clock      ; 8.788  ; 8.788  ; Rise       ; clock           ;
;  pc[1]         ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
;  pc[2]         ; clock      ; 8.613  ; 8.613  ; Rise       ; clock           ;
;  pc[3]         ; clock      ; 9.081  ; 9.081  ; Rise       ; clock           ;
;  pc[4]         ; clock      ; 9.277  ; 9.277  ; Rise       ; clock           ;
;  pc[5]         ; clock      ; 9.180  ; 9.180  ; Rise       ; clock           ;
;  pc[6]         ; clock      ; 9.173  ; 9.173  ; Rise       ; clock           ;
;  pc[7]         ; clock      ; 9.696  ; 9.696  ; Rise       ; clock           ;
;  pc[8]         ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  pc[9]         ; clock      ; 8.718  ; 8.718  ; Rise       ; clock           ;
;  pc[10]        ; clock      ; 8.726  ; 8.726  ; Rise       ; clock           ;
;  pc[11]        ; clock      ; 8.049  ; 8.049  ; Rise       ; clock           ;
;  pc[12]        ; clock      ; 8.594  ; 8.594  ; Rise       ; clock           ;
;  pc[13]        ; clock      ; 8.218  ; 8.218  ; Rise       ; clock           ;
;  pc[14]        ; clock      ; 9.057  ; 9.057  ; Rise       ; clock           ;
;  pc[15]        ; clock      ; 7.975  ; 7.975  ; Rise       ; clock           ;
;  pc[16]        ; clock      ; 9.448  ; 9.448  ; Rise       ; clock           ;
;  pc[17]        ; clock      ; 9.279  ; 9.279  ; Rise       ; clock           ;
;  pc[18]        ; clock      ; 8.657  ; 8.657  ; Rise       ; clock           ;
;  pc[19]        ; clock      ; 8.574  ; 8.574  ; Rise       ; clock           ;
;  pc[20]        ; clock      ; 9.059  ; 9.059  ; Rise       ; clock           ;
;  pc[21]        ; clock      ; 8.677  ; 8.677  ; Rise       ; clock           ;
;  pc[22]        ; clock      ; 8.935  ; 8.935  ; Rise       ; clock           ;
;  pc[23]        ; clock      ; 8.784  ; 8.784  ; Rise       ; clock           ;
;  pc[24]        ; clock      ; 8.615  ; 8.615  ; Rise       ; clock           ;
;  pc[25]        ; clock      ; 8.753  ; 8.753  ; Rise       ; clock           ;
;  pc[26]        ; clock      ; 8.531  ; 8.531  ; Rise       ; clock           ;
;  pc[27]        ; clock      ; 8.238  ; 8.238  ; Rise       ; clock           ;
;  pc[28]        ; clock      ; 8.176  ; 8.176  ; Rise       ; clock           ;
;  pc[29]        ; clock      ; 9.809  ; 9.809  ; Rise       ; clock           ;
;  pc[30]        ; clock      ; 8.694  ; 8.694  ; Rise       ; clock           ;
;  pc[31]        ; clock      ; 9.279  ; 9.279  ; Rise       ; clock           ;
; walu[*]        ; clock      ; 9.691  ; 9.691  ; Rise       ; clock           ;
;  walu[0]       ; clock      ; 8.519  ; 8.519  ; Rise       ; clock           ;
;  walu[1]       ; clock      ; 9.040  ; 9.040  ; Rise       ; clock           ;
;  walu[2]       ; clock      ; 8.747  ; 8.747  ; Rise       ; clock           ;
;  walu[3]       ; clock      ; 8.757  ; 8.757  ; Rise       ; clock           ;
;  walu[4]       ; clock      ; 8.412  ; 8.412  ; Rise       ; clock           ;
;  walu[5]       ; clock      ; 7.859  ; 7.859  ; Rise       ; clock           ;
;  walu[6]       ; clock      ; 8.123  ; 8.123  ; Rise       ; clock           ;
;  walu[7]       ; clock      ; 8.779  ; 8.779  ; Rise       ; clock           ;
;  walu[8]       ; clock      ; 8.586  ; 8.586  ; Rise       ; clock           ;
;  walu[9]       ; clock      ; 7.839  ; 7.839  ; Rise       ; clock           ;
;  walu[10]      ; clock      ; 8.459  ; 8.459  ; Rise       ; clock           ;
;  walu[11]      ; clock      ; 9.146  ; 9.146  ; Rise       ; clock           ;
;  walu[12]      ; clock      ; 8.216  ; 8.216  ; Rise       ; clock           ;
;  walu[13]      ; clock      ; 9.272  ; 9.272  ; Rise       ; clock           ;
;  walu[14]      ; clock      ; 8.932  ; 8.932  ; Rise       ; clock           ;
;  walu[15]      ; clock      ; 8.452  ; 8.452  ; Rise       ; clock           ;
;  walu[16]      ; clock      ; 9.529  ; 9.529  ; Rise       ; clock           ;
;  walu[17]      ; clock      ; 8.451  ; 8.451  ; Rise       ; clock           ;
;  walu[18]      ; clock      ; 9.014  ; 9.014  ; Rise       ; clock           ;
;  walu[19]      ; clock      ; 9.225  ; 9.225  ; Rise       ; clock           ;
;  walu[20]      ; clock      ; 8.248  ; 8.248  ; Rise       ; clock           ;
;  walu[21]      ; clock      ; 9.691  ; 9.691  ; Rise       ; clock           ;
;  walu[22]      ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  walu[23]      ; clock      ; 8.241  ; 8.241  ; Rise       ; clock           ;
;  walu[24]      ; clock      ; 8.600  ; 8.600  ; Rise       ; clock           ;
;  walu[25]      ; clock      ; 9.252  ; 9.252  ; Rise       ; clock           ;
;  walu[26]      ; clock      ; 9.067  ; 9.067  ; Rise       ; clock           ;
;  walu[27]      ; clock      ; 8.245  ; 8.245  ; Rise       ; clock           ;
;  walu[28]      ; clock      ; 8.658  ; 8.658  ; Rise       ; clock           ;
;  walu[29]      ; clock      ; 8.168  ; 8.168  ; Rise       ; clock           ;
;  walu[30]      ; clock      ; 8.998  ; 8.998  ; Rise       ; clock           ;
;  walu[31]      ; clock      ; 9.390  ; 9.390  ; Rise       ; clock           ;
; plus1_high[*]  ; memclock   ; 24.015 ; 24.015 ; Rise       ; memclock        ;
;  plus1_high[0] ; memclock   ; 23.971 ; 23.971 ; Rise       ; memclock        ;
;  plus1_high[1] ; memclock   ; 24.015 ; 24.015 ; Rise       ; memclock        ;
;  plus1_high[2] ; memclock   ; 23.793 ; 23.793 ; Rise       ; memclock        ;
;  plus1_high[3] ; memclock   ; 23.799 ; 23.799 ; Rise       ; memclock        ;
;  plus1_high[4] ; memclock   ; 23.507 ; 23.507 ; Rise       ; memclock        ;
;  plus1_high[5] ; memclock   ; 23.517 ; 23.517 ; Rise       ; memclock        ;
;  plus1_high[6] ; memclock   ; 23.534 ; 23.534 ; Rise       ; memclock        ;
; plus1_low[*]   ; memclock   ; 23.690 ; 23.690 ; Rise       ; memclock        ;
;  plus1_low[0]  ; memclock   ; 23.690 ; 23.690 ; Rise       ; memclock        ;
;  plus1_low[1]  ; memclock   ; 23.651 ; 23.651 ; Rise       ; memclock        ;
;  plus1_low[2]  ; memclock   ; 23.636 ; 23.636 ; Rise       ; memclock        ;
;  plus1_low[3]  ; memclock   ; 23.437 ; 23.437 ; Rise       ; memclock        ;
;  plus1_low[4]  ; memclock   ; 23.433 ; 23.433 ; Rise       ; memclock        ;
;  plus1_low[5]  ; memclock   ; 23.388 ; 23.388 ; Rise       ; memclock        ;
;  plus1_low[6]  ; memclock   ; 23.428 ; 23.428 ; Rise       ; memclock        ;
; plus2_high[*]  ; memclock   ; 23.462 ; 23.462 ; Rise       ; memclock        ;
;  plus2_high[0] ; memclock   ; 23.452 ; 23.452 ; Rise       ; memclock        ;
;  plus2_high[1] ; memclock   ; 23.421 ; 23.421 ; Rise       ; memclock        ;
;  plus2_high[2] ; memclock   ; 23.462 ; 23.462 ; Rise       ; memclock        ;
;  plus2_high[3] ; memclock   ; 23.432 ; 23.432 ; Rise       ; memclock        ;
;  plus2_high[4] ; memclock   ; 23.438 ; 23.438 ; Rise       ; memclock        ;
;  plus2_high[5] ; memclock   ; 23.391 ; 23.391 ; Rise       ; memclock        ;
;  plus2_high[6] ; memclock   ; 23.434 ; 23.434 ; Rise       ; memclock        ;
; plus2_low[*]   ; memclock   ; 22.863 ; 22.863 ; Rise       ; memclock        ;
;  plus2_low[0]  ; memclock   ; 22.810 ; 22.810 ; Rise       ; memclock        ;
;  plus2_low[1]  ; memclock   ; 22.774 ; 22.774 ; Rise       ; memclock        ;
;  plus2_low[2]  ; memclock   ; 22.734 ; 22.734 ; Rise       ; memclock        ;
;  plus2_low[3]  ; memclock   ; 22.863 ; 22.863 ; Rise       ; memclock        ;
;  plus2_low[4]  ; memclock   ; 22.565 ; 22.565 ; Rise       ; memclock        ;
;  plus2_low[5]  ; memclock   ; 22.507 ; 22.507 ; Rise       ; memclock        ;
;  plus2_low[6]  ; memclock   ; 22.551 ; 22.551 ; Rise       ; memclock        ;
; total_high[*]  ; memclock   ; 21.607 ; 21.607 ; Rise       ; memclock        ;
;  total_high[0] ; memclock   ; 21.372 ; 21.372 ; Rise       ; memclock        ;
;  total_high[1] ; memclock   ; 21.556 ; 21.556 ; Rise       ; memclock        ;
;  total_high[2] ; memclock   ; 21.272 ; 21.272 ; Rise       ; memclock        ;
;  total_high[3] ; memclock   ; 21.607 ; 21.607 ; Rise       ; memclock        ;
;  total_high[4] ; memclock   ; 21.348 ; 21.348 ; Rise       ; memclock        ;
;  total_high[5] ; memclock   ; 21.371 ; 21.371 ; Rise       ; memclock        ;
;  total_high[6] ; memclock   ; 21.347 ; 21.347 ; Rise       ; memclock        ;
; total_low[*]   ; memclock   ; 20.667 ; 20.667 ; Rise       ; memclock        ;
;  total_low[0]  ; memclock   ; 20.655 ; 20.655 ; Rise       ; memclock        ;
;  total_low[1]  ; memclock   ; 20.665 ; 20.665 ; Rise       ; memclock        ;
;  total_low[2]  ; memclock   ; 20.656 ; 20.656 ; Rise       ; memclock        ;
;  total_low[3]  ; memclock   ; 20.349 ; 20.349 ; Rise       ; memclock        ;
;  total_low[4]  ; memclock   ; 20.645 ; 20.645 ; Rise       ; memclock        ;
;  total_low[5]  ; memclock   ; 20.667 ; 20.667 ; Rise       ; memclock        ;
;  total_low[6]  ; memclock   ; 20.366 ; 20.366 ; Rise       ; memclock        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ealu[*]        ; clock      ; 8.485  ; 8.485  ; Rise       ; clock           ;
;  ealu[0]       ; clock      ; 9.468  ; 9.468  ; Rise       ; clock           ;
;  ealu[1]       ; clock      ; 8.485  ; 8.485  ; Rise       ; clock           ;
;  ealu[2]       ; clock      ; 10.374 ; 10.374 ; Rise       ; clock           ;
;  ealu[3]       ; clock      ; 10.650 ; 10.650 ; Rise       ; clock           ;
;  ealu[4]       ; clock      ; 10.126 ; 10.126 ; Rise       ; clock           ;
;  ealu[5]       ; clock      ; 10.494 ; 10.494 ; Rise       ; clock           ;
;  ealu[6]       ; clock      ; 10.796 ; 10.796 ; Rise       ; clock           ;
;  ealu[7]       ; clock      ; 11.415 ; 11.415 ; Rise       ; clock           ;
;  ealu[8]       ; clock      ; 10.402 ; 10.402 ; Rise       ; clock           ;
;  ealu[9]       ; clock      ; 9.277  ; 9.277  ; Rise       ; clock           ;
;  ealu[10]      ; clock      ; 10.533 ; 10.533 ; Rise       ; clock           ;
;  ealu[11]      ; clock      ; 11.232 ; 11.232 ; Rise       ; clock           ;
;  ealu[12]      ; clock      ; 10.504 ; 10.504 ; Rise       ; clock           ;
;  ealu[13]      ; clock      ; 12.025 ; 12.025 ; Rise       ; clock           ;
;  ealu[14]      ; clock      ; 9.553  ; 9.553  ; Rise       ; clock           ;
;  ealu[15]      ; clock      ; 11.600 ; 11.600 ; Rise       ; clock           ;
;  ealu[16]      ; clock      ; 9.810  ; 9.810  ; Rise       ; clock           ;
;  ealu[17]      ; clock      ; 10.174 ; 10.174 ; Rise       ; clock           ;
;  ealu[18]      ; clock      ; 10.943 ; 10.943 ; Rise       ; clock           ;
;  ealu[19]      ; clock      ; 10.393 ; 10.393 ; Rise       ; clock           ;
;  ealu[20]      ; clock      ; 11.412 ; 11.412 ; Rise       ; clock           ;
;  ealu[21]      ; clock      ; 11.868 ; 11.868 ; Rise       ; clock           ;
;  ealu[22]      ; clock      ; 11.554 ; 11.554 ; Rise       ; clock           ;
;  ealu[23]      ; clock      ; 10.467 ; 10.467 ; Rise       ; clock           ;
;  ealu[24]      ; clock      ; 9.865  ; 9.865  ; Rise       ; clock           ;
;  ealu[25]      ; clock      ; 10.996 ; 10.996 ; Rise       ; clock           ;
;  ealu[26]      ; clock      ; 9.963  ; 9.963  ; Rise       ; clock           ;
;  ealu[27]      ; clock      ; 9.751  ; 9.751  ; Rise       ; clock           ;
;  ealu[28]      ; clock      ; 10.036 ; 10.036 ; Rise       ; clock           ;
;  ealu[29]      ; clock      ; 10.522 ; 10.522 ; Rise       ; clock           ;
;  ealu[30]      ; clock      ; 10.162 ; 10.162 ; Rise       ; clock           ;
;  ealu[31]      ; clock      ; 9.434  ; 9.434  ; Rise       ; clock           ;
; inst[*]        ; clock      ; 8.040  ; 8.040  ; Rise       ; clock           ;
;  inst[0]       ; clock      ; 8.523  ; 8.523  ; Rise       ; clock           ;
;  inst[1]       ; clock      ; 9.293  ; 9.293  ; Rise       ; clock           ;
;  inst[2]       ; clock      ; 8.040  ; 8.040  ; Rise       ; clock           ;
;  inst[3]       ; clock      ; 9.702  ; 9.702  ; Rise       ; clock           ;
;  inst[4]       ; clock      ; 8.647  ; 8.647  ; Rise       ; clock           ;
;  inst[5]       ; clock      ; 8.431  ; 8.431  ; Rise       ; clock           ;
;  inst[6]       ; clock      ; 8.976  ; 8.976  ; Rise       ; clock           ;
;  inst[7]       ; clock      ; 8.302  ; 8.302  ; Rise       ; clock           ;
;  inst[8]       ; clock      ; 8.577  ; 8.577  ; Rise       ; clock           ;
;  inst[9]       ; clock      ; 9.172  ; 9.172  ; Rise       ; clock           ;
;  inst[10]      ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  inst[11]      ; clock      ; 8.544  ; 8.544  ; Rise       ; clock           ;
;  inst[12]      ; clock      ; 9.849  ; 9.849  ; Rise       ; clock           ;
;  inst[13]      ; clock      ; 9.341  ; 9.341  ; Rise       ; clock           ;
;  inst[14]      ; clock      ; 8.628  ; 8.628  ; Rise       ; clock           ;
;  inst[15]      ; clock      ; 8.848  ; 8.848  ; Rise       ; clock           ;
;  inst[16]      ; clock      ; 9.640  ; 9.640  ; Rise       ; clock           ;
;  inst[17]      ; clock      ; 9.638  ; 9.638  ; Rise       ; clock           ;
;  inst[18]      ; clock      ; 9.373  ; 9.373  ; Rise       ; clock           ;
;  inst[19]      ; clock      ; 9.387  ; 9.387  ; Rise       ; clock           ;
;  inst[20]      ; clock      ; 8.760  ; 8.760  ; Rise       ; clock           ;
;  inst[21]      ; clock      ; 8.670  ; 8.670  ; Rise       ; clock           ;
;  inst[22]      ; clock      ; 10.523 ; 10.523 ; Rise       ; clock           ;
;  inst[23]      ; clock      ; 9.188  ; 9.188  ; Rise       ; clock           ;
;  inst[24]      ; clock      ; 8.534  ; 8.534  ; Rise       ; clock           ;
;  inst[25]      ; clock      ; 8.737  ; 8.737  ; Rise       ; clock           ;
;  inst[26]      ; clock      ; 9.209  ; 9.209  ; Rise       ; clock           ;
;  inst[27]      ; clock      ; 8.472  ; 8.472  ; Rise       ; clock           ;
;  inst[28]      ; clock      ; 9.316  ; 9.316  ; Rise       ; clock           ;
;  inst[29]      ; clock      ; 10.110 ; 10.110 ; Rise       ; clock           ;
;  inst[30]      ; clock      ; 8.696  ; 8.696  ; Rise       ; clock           ;
;  inst[31]      ; clock      ; 8.908  ; 8.908  ; Rise       ; clock           ;
; lcd[*]         ; clock      ; 8.833  ; 8.833  ; Rise       ; clock           ;
;  lcd[0]        ; clock      ; 10.203 ; 10.203 ; Rise       ; clock           ;
;  lcd[1]        ; clock      ; 10.995 ; 10.995 ; Rise       ; clock           ;
;  lcd[2]        ; clock      ; 9.464  ; 9.464  ; Rise       ; clock           ;
;  lcd[3]        ; clock      ; 8.833  ; 8.833  ; Rise       ; clock           ;
;  lcd[4]        ; clock      ; 9.816  ; 9.816  ; Rise       ; clock           ;
; malu[*]        ; clock      ; 8.008  ; 8.008  ; Rise       ; clock           ;
;  malu[0]       ; clock      ; 8.325  ; 8.325  ; Rise       ; clock           ;
;  malu[1]       ; clock      ; 8.229  ; 8.229  ; Rise       ; clock           ;
;  malu[2]       ; clock      ; 9.258  ; 9.258  ; Rise       ; clock           ;
;  malu[3]       ; clock      ; 8.655  ; 8.655  ; Rise       ; clock           ;
;  malu[4]       ; clock      ; 8.659  ; 8.659  ; Rise       ; clock           ;
;  malu[5]       ; clock      ; 9.070  ; 9.070  ; Rise       ; clock           ;
;  malu[6]       ; clock      ; 8.667  ; 8.667  ; Rise       ; clock           ;
;  malu[7]       ; clock      ; 8.302  ; 8.302  ; Rise       ; clock           ;
;  malu[8]       ; clock      ; 9.095  ; 9.095  ; Rise       ; clock           ;
;  malu[9]       ; clock      ; 9.361  ; 9.361  ; Rise       ; clock           ;
;  malu[10]      ; clock      ; 8.306  ; 8.306  ; Rise       ; clock           ;
;  malu[11]      ; clock      ; 8.319  ; 8.319  ; Rise       ; clock           ;
;  malu[12]      ; clock      ; 8.150  ; 8.150  ; Rise       ; clock           ;
;  malu[13]      ; clock      ; 8.029  ; 8.029  ; Rise       ; clock           ;
;  malu[14]      ; clock      ; 8.712  ; 8.712  ; Rise       ; clock           ;
;  malu[15]      ; clock      ; 8.520  ; 8.520  ; Rise       ; clock           ;
;  malu[16]      ; clock      ; 8.505  ; 8.505  ; Rise       ; clock           ;
;  malu[17]      ; clock      ; 8.008  ; 8.008  ; Rise       ; clock           ;
;  malu[18]      ; clock      ; 8.814  ; 8.814  ; Rise       ; clock           ;
;  malu[19]      ; clock      ; 8.244  ; 8.244  ; Rise       ; clock           ;
;  malu[20]      ; clock      ; 8.509  ; 8.509  ; Rise       ; clock           ;
;  malu[21]      ; clock      ; 8.860  ; 8.860  ; Rise       ; clock           ;
;  malu[22]      ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  malu[23]      ; clock      ; 8.011  ; 8.011  ; Rise       ; clock           ;
;  malu[24]      ; clock      ; 8.834  ; 8.834  ; Rise       ; clock           ;
;  malu[25]      ; clock      ; 8.494  ; 8.494  ; Rise       ; clock           ;
;  malu[26]      ; clock      ; 8.721  ; 8.721  ; Rise       ; clock           ;
;  malu[27]      ; clock      ; 8.729  ; 8.729  ; Rise       ; clock           ;
;  malu[28]      ; clock      ; 8.792  ; 8.792  ; Rise       ; clock           ;
;  malu[29]      ; clock      ; 9.217  ; 9.217  ; Rise       ; clock           ;
;  malu[30]      ; clock      ; 8.949  ; 8.949  ; Rise       ; clock           ;
;  malu[31]      ; clock      ; 8.340  ; 8.340  ; Rise       ; clock           ;
; pc[*]          ; clock      ; 7.975  ; 7.975  ; Rise       ; clock           ;
;  pc[0]         ; clock      ; 8.788  ; 8.788  ; Rise       ; clock           ;
;  pc[1]         ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
;  pc[2]         ; clock      ; 8.613  ; 8.613  ; Rise       ; clock           ;
;  pc[3]         ; clock      ; 9.081  ; 9.081  ; Rise       ; clock           ;
;  pc[4]         ; clock      ; 9.277  ; 9.277  ; Rise       ; clock           ;
;  pc[5]         ; clock      ; 9.180  ; 9.180  ; Rise       ; clock           ;
;  pc[6]         ; clock      ; 9.173  ; 9.173  ; Rise       ; clock           ;
;  pc[7]         ; clock      ; 9.696  ; 9.696  ; Rise       ; clock           ;
;  pc[8]         ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  pc[9]         ; clock      ; 8.718  ; 8.718  ; Rise       ; clock           ;
;  pc[10]        ; clock      ; 8.726  ; 8.726  ; Rise       ; clock           ;
;  pc[11]        ; clock      ; 8.049  ; 8.049  ; Rise       ; clock           ;
;  pc[12]        ; clock      ; 8.594  ; 8.594  ; Rise       ; clock           ;
;  pc[13]        ; clock      ; 8.218  ; 8.218  ; Rise       ; clock           ;
;  pc[14]        ; clock      ; 9.057  ; 9.057  ; Rise       ; clock           ;
;  pc[15]        ; clock      ; 7.975  ; 7.975  ; Rise       ; clock           ;
;  pc[16]        ; clock      ; 9.448  ; 9.448  ; Rise       ; clock           ;
;  pc[17]        ; clock      ; 9.279  ; 9.279  ; Rise       ; clock           ;
;  pc[18]        ; clock      ; 8.657  ; 8.657  ; Rise       ; clock           ;
;  pc[19]        ; clock      ; 8.574  ; 8.574  ; Rise       ; clock           ;
;  pc[20]        ; clock      ; 9.059  ; 9.059  ; Rise       ; clock           ;
;  pc[21]        ; clock      ; 8.677  ; 8.677  ; Rise       ; clock           ;
;  pc[22]        ; clock      ; 8.935  ; 8.935  ; Rise       ; clock           ;
;  pc[23]        ; clock      ; 8.784  ; 8.784  ; Rise       ; clock           ;
;  pc[24]        ; clock      ; 8.615  ; 8.615  ; Rise       ; clock           ;
;  pc[25]        ; clock      ; 8.753  ; 8.753  ; Rise       ; clock           ;
;  pc[26]        ; clock      ; 8.531  ; 8.531  ; Rise       ; clock           ;
;  pc[27]        ; clock      ; 8.238  ; 8.238  ; Rise       ; clock           ;
;  pc[28]        ; clock      ; 8.176  ; 8.176  ; Rise       ; clock           ;
;  pc[29]        ; clock      ; 9.809  ; 9.809  ; Rise       ; clock           ;
;  pc[30]        ; clock      ; 8.694  ; 8.694  ; Rise       ; clock           ;
;  pc[31]        ; clock      ; 9.279  ; 9.279  ; Rise       ; clock           ;
; walu[*]        ; clock      ; 7.839  ; 7.839  ; Rise       ; clock           ;
;  walu[0]       ; clock      ; 8.519  ; 8.519  ; Rise       ; clock           ;
;  walu[1]       ; clock      ; 9.040  ; 9.040  ; Rise       ; clock           ;
;  walu[2]       ; clock      ; 8.747  ; 8.747  ; Rise       ; clock           ;
;  walu[3]       ; clock      ; 8.757  ; 8.757  ; Rise       ; clock           ;
;  walu[4]       ; clock      ; 8.412  ; 8.412  ; Rise       ; clock           ;
;  walu[5]       ; clock      ; 7.859  ; 7.859  ; Rise       ; clock           ;
;  walu[6]       ; clock      ; 8.123  ; 8.123  ; Rise       ; clock           ;
;  walu[7]       ; clock      ; 8.779  ; 8.779  ; Rise       ; clock           ;
;  walu[8]       ; clock      ; 8.586  ; 8.586  ; Rise       ; clock           ;
;  walu[9]       ; clock      ; 7.839  ; 7.839  ; Rise       ; clock           ;
;  walu[10]      ; clock      ; 8.459  ; 8.459  ; Rise       ; clock           ;
;  walu[11]      ; clock      ; 9.146  ; 9.146  ; Rise       ; clock           ;
;  walu[12]      ; clock      ; 8.216  ; 8.216  ; Rise       ; clock           ;
;  walu[13]      ; clock      ; 9.272  ; 9.272  ; Rise       ; clock           ;
;  walu[14]      ; clock      ; 8.932  ; 8.932  ; Rise       ; clock           ;
;  walu[15]      ; clock      ; 8.452  ; 8.452  ; Rise       ; clock           ;
;  walu[16]      ; clock      ; 9.529  ; 9.529  ; Rise       ; clock           ;
;  walu[17]      ; clock      ; 8.451  ; 8.451  ; Rise       ; clock           ;
;  walu[18]      ; clock      ; 9.014  ; 9.014  ; Rise       ; clock           ;
;  walu[19]      ; clock      ; 9.225  ; 9.225  ; Rise       ; clock           ;
;  walu[20]      ; clock      ; 8.248  ; 8.248  ; Rise       ; clock           ;
;  walu[21]      ; clock      ; 9.691  ; 9.691  ; Rise       ; clock           ;
;  walu[22]      ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  walu[23]      ; clock      ; 8.241  ; 8.241  ; Rise       ; clock           ;
;  walu[24]      ; clock      ; 8.600  ; 8.600  ; Rise       ; clock           ;
;  walu[25]      ; clock      ; 9.252  ; 9.252  ; Rise       ; clock           ;
;  walu[26]      ; clock      ; 9.067  ; 9.067  ; Rise       ; clock           ;
;  walu[27]      ; clock      ; 8.245  ; 8.245  ; Rise       ; clock           ;
;  walu[28]      ; clock      ; 8.658  ; 8.658  ; Rise       ; clock           ;
;  walu[29]      ; clock      ; 8.168  ; 8.168  ; Rise       ; clock           ;
;  walu[30]      ; clock      ; 8.998  ; 8.998  ; Rise       ; clock           ;
;  walu[31]      ; clock      ; 9.390  ; 9.390  ; Rise       ; clock           ;
; plus1_high[*]  ; memclock   ; 12.899 ; 12.899 ; Rise       ; memclock        ;
;  plus1_high[0] ; memclock   ; 13.352 ; 13.352 ; Rise       ; memclock        ;
;  plus1_high[1] ; memclock   ; 13.397 ; 13.397 ; Rise       ; memclock        ;
;  plus1_high[2] ; memclock   ; 13.174 ; 13.174 ; Rise       ; memclock        ;
;  plus1_high[3] ; memclock   ; 13.179 ; 13.179 ; Rise       ; memclock        ;
;  plus1_high[4] ; memclock   ; 12.913 ; 12.913 ; Rise       ; memclock        ;
;  plus1_high[5] ; memclock   ; 12.899 ; 12.899 ; Rise       ; memclock        ;
;  plus1_high[6] ; memclock   ; 12.915 ; 12.915 ; Rise       ; memclock        ;
; plus1_low[*]   ; memclock   ; 9.371  ; 9.371  ; Rise       ; memclock        ;
;  plus1_low[0]  ; memclock   ; 9.662  ; 9.662  ; Rise       ; memclock        ;
;  plus1_low[1]  ; memclock   ; 9.622  ; 9.622  ; Rise       ; memclock        ;
;  plus1_low[2]  ; memclock   ; 9.633  ; 9.633  ; Rise       ; memclock        ;
;  plus1_low[3]  ; memclock   ; 9.404  ; 9.404  ; Rise       ; memclock        ;
;  plus1_low[4]  ; memclock   ; 9.371  ; 9.371  ; Rise       ; memclock        ;
;  plus1_low[5]  ; memclock   ; 9.382  ; 9.382  ; Rise       ; memclock        ;
;  plus1_low[6]  ; memclock   ; 9.391  ; 9.391  ; Rise       ; memclock        ;
; plus2_high[*]  ; memclock   ; 11.836 ; 11.836 ; Rise       ; memclock        ;
;  plus2_high[0] ; memclock   ; 11.897 ; 11.897 ; Rise       ; memclock        ;
;  plus2_high[1] ; memclock   ; 11.866 ; 11.866 ; Rise       ; memclock        ;
;  plus2_high[2] ; memclock   ; 11.907 ; 11.907 ; Rise       ; memclock        ;
;  plus2_high[3] ; memclock   ; 11.877 ; 11.877 ; Rise       ; memclock        ;
;  plus2_high[4] ; memclock   ; 11.883 ; 11.883 ; Rise       ; memclock        ;
;  plus2_high[5] ; memclock   ; 11.836 ; 11.836 ; Rise       ; memclock        ;
;  plus2_high[6] ; memclock   ; 11.879 ; 11.879 ; Rise       ; memclock        ;
; plus2_low[*]   ; memclock   ; 10.085 ; 10.085 ; Rise       ; memclock        ;
;  plus2_low[0]  ; memclock   ; 10.375 ; 10.375 ; Rise       ; memclock        ;
;  plus2_low[1]  ; memclock   ; 10.329 ; 10.329 ; Rise       ; memclock        ;
;  plus2_low[2]  ; memclock   ; 10.307 ; 10.307 ; Rise       ; memclock        ;
;  plus2_low[3]  ; memclock   ; 10.428 ; 10.428 ; Rise       ; memclock        ;
;  plus2_low[4]  ; memclock   ; 10.098 ; 10.098 ; Rise       ; memclock        ;
;  plus2_low[5]  ; memclock   ; 10.085 ; 10.085 ; Rise       ; memclock        ;
;  plus2_low[6]  ; memclock   ; 10.118 ; 10.118 ; Rise       ; memclock        ;
; total_high[*]  ; memclock   ; 10.204 ; 10.204 ; Rise       ; memclock        ;
;  total_high[0] ; memclock   ; 10.303 ; 10.303 ; Rise       ; memclock        ;
;  total_high[1] ; memclock   ; 10.488 ; 10.488 ; Rise       ; memclock        ;
;  total_high[2] ; memclock   ; 10.204 ; 10.204 ; Rise       ; memclock        ;
;  total_high[3] ; memclock   ; 10.538 ; 10.538 ; Rise       ; memclock        ;
;  total_high[4] ; memclock   ; 10.274 ; 10.274 ; Rise       ; memclock        ;
;  total_high[5] ; memclock   ; 10.302 ; 10.302 ; Rise       ; memclock        ;
;  total_high[6] ; memclock   ; 10.278 ; 10.278 ; Rise       ; memclock        ;
; total_low[*]   ; memclock   ; 9.152  ; 9.152  ; Rise       ; memclock        ;
;  total_low[0]  ; memclock   ; 9.458  ; 9.458  ; Rise       ; memclock        ;
;  total_low[1]  ; memclock   ; 9.466  ; 9.466  ; Rise       ; memclock        ;
;  total_low[2]  ; memclock   ; 9.454  ; 9.454  ; Rise       ; memclock        ;
;  total_low[3]  ; memclock   ; 9.152  ; 9.152  ; Rise       ; memclock        ;
;  total_low[4]  ; memclock   ; 9.417  ; 9.417  ; Rise       ; memclock        ;
;  total_low[5]  ; memclock   ; 9.470  ; 9.470  ; Rise       ; memclock        ;
;  total_low[6]  ; memclock   ; 9.168  ; 9.168  ; Rise       ; memclock        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clock     ; -6.745 ; -2425.210     ;
; memclock  ; -1.460 ; -15.069       ;
; cpu_clock ; 0.631  ; 0.000         ;
+-----------+--------+---------------+


+------------------------------------+
; Fast Model Hold Summary            ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; cpu_clock ; -1.591 ; -3.182        ;
; memclock  ; -1.213 ; -25.085       ;
; clock     ; 0.241  ; 0.000         ;
+-----------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; memclock  ; -2.000 ; -129.076          ;
; clock     ; -1.423 ; -1370.072         ;
; cpu_clock ; -1.380 ; -4.380            ;
+-----------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                               ;
+--------+---------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.745 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.010      ; 7.787      ;
; -6.745 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.010      ; 7.787      ;
; -6.719 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 7.751      ;
; -6.719 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 7.751      ;
; -6.713 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.744      ;
; -6.713 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.744      ;
; -6.685 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.715      ;
; -6.685 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.715      ;
; -6.653 ; pipedereg:de_reg|ea[5]    ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 7.686      ;
; -6.653 ; pipedereg:de_reg|ea[5]    ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 7.686      ;
; -6.652 ; pipedereg:de_reg|ea[11]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 7.686      ;
; -6.652 ; pipedereg:de_reg|ea[11]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.002      ; 7.686      ;
; -6.639 ; pipedereg:de_reg|ea[14]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.669      ;
; -6.639 ; pipedereg:de_reg|ea[14]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.669      ;
; -6.620 ; pipedereg:de_reg|ealuimm  ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.020      ; 7.672      ;
; -6.620 ; pipedereg:de_reg|ealuimm  ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.020      ; 7.672      ;
; -6.612 ; pipedereg:de_reg|ea[21]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.642      ;
; -6.612 ; pipedereg:de_reg|ea[21]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.642      ;
; -6.603 ; pipedereg:de_reg|ea[15]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.633      ;
; -6.603 ; pipedereg:de_reg|ea[15]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.633      ;
; -6.597 ; pipedereg:de_reg|ea[12]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.000      ; 7.629      ;
; -6.597 ; pipedereg:de_reg|ea[12]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.000      ; 7.629      ;
; -6.594 ; pipedereg:de_reg|ea[10]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 7.628      ;
; -6.594 ; pipedereg:de_reg|ea[10]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.002      ; 7.628      ;
; -6.588 ; pipedereg:de_reg|ea[25]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.618      ;
; -6.588 ; pipedereg:de_reg|ea[25]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.618      ;
; -6.562 ; pipedereg:de_reg|ea[23]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.025      ; 7.619      ;
; -6.562 ; pipedereg:de_reg|ea[23]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.025      ; 7.619      ;
; -6.540 ; pipedereg:de_reg|ea[29]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.570      ;
; -6.540 ; pipedereg:de_reg|ea[29]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.570      ;
; -6.532 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[16] ; clock        ; clock       ; 1.000        ; 0.002      ; 7.566      ;
; -6.532 ; pipedereg:de_reg|ea[16]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.008      ; 7.572      ;
; -6.532 ; pipedereg:de_reg|ea[16]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.008      ; 7.572      ;
; -6.530 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[17] ; clock        ; clock       ; 1.000        ; 0.006      ; 7.568      ;
; -6.527 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[23] ; clock        ; clock       ; 1.000        ; 0.002      ; 7.561      ;
; -6.527 ; pipedereg:de_reg|ea[17]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.004      ; 7.563      ;
; -6.527 ; pipedereg:de_reg|ea[17]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.004      ; 7.563      ;
; -6.523 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[4]  ; clock        ; clock       ; 1.000        ; 0.009      ; 7.564      ;
; -6.518 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 1.000        ; 0.009      ; 7.559      ;
; -6.518 ; pipedereg:de_reg|ea[20]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.005      ; 7.555      ;
; -6.518 ; pipedereg:de_reg|ea[20]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.005      ; 7.555      ;
; -6.506 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[16] ; clock        ; clock       ; 1.000        ; -0.008     ; 7.530      ;
; -6.504 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[17] ; clock        ; clock       ; 1.000        ; -0.004     ; 7.532      ;
; -6.502 ; pipedereg:de_reg|ea[22]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.002      ; 7.536      ;
; -6.502 ; pipedereg:de_reg|ea[22]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.002      ; 7.536      ;
; -6.501 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[23] ; clock        ; clock       ; 1.000        ; -0.008     ; 7.525      ;
; -6.500 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[16] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.523      ;
; -6.498 ; pipedereg:de_reg|ea[3]    ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.529      ;
; -6.498 ; pipedereg:de_reg|ea[3]    ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.529      ;
; -6.498 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[17] ; clock        ; clock       ; 1.000        ; -0.005     ; 7.525      ;
; -6.497 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[4]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.528      ;
; -6.495 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[23] ; clock        ; clock       ; 1.000        ; -0.009     ; 7.518      ;
; -6.493 ; pipedereg:de_reg|eb[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.524      ;
; -6.493 ; pipedereg:de_reg|eb[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.524      ;
; -6.492 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.523      ;
; -6.491 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[4]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.521      ;
; -6.486 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.516      ;
; -6.484 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[31] ; clock        ; clock       ; 1.000        ; 0.010      ; 7.526      ;
; -6.481 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[3]  ; clock        ; clock       ; 1.000        ; 0.010      ; 7.523      ;
; -6.475 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[15] ; clock        ; clock       ; 1.000        ; 0.010      ; 7.517      ;
; -6.474 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[2]  ; clock        ; clock       ; 1.000        ; 0.010      ; 7.516      ;
; -6.473 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[6]  ; clock        ; clock       ; 1.000        ; 0.010      ; 7.515      ;
; -6.472 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[16] ; clock        ; clock       ; 1.000        ; -0.010     ; 7.494      ;
; -6.470 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[17] ; clock        ; clock       ; 1.000        ; -0.006     ; 7.496      ;
; -6.468 ; pipedereg:de_reg|eimm[31] ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.006      ; 7.506      ;
; -6.468 ; pipedereg:de_reg|eimm[31] ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.006      ; 7.506      ;
; -6.467 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[13] ; clock        ; clock       ; 1.000        ; 0.002      ; 7.501      ;
; -6.467 ; pipedereg:de_reg|ea[2]    ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.497      ;
; -6.467 ; pipedereg:de_reg|ea[2]    ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.497      ;
; -6.467 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[23] ; clock        ; clock       ; 1.000        ; -0.010     ; 7.489      ;
; -6.465 ; pipedereg:de_reg|ea[24]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.496      ;
; -6.465 ; pipedereg:de_reg|ea[24]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.496      ;
; -6.463 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[4]  ; clock        ; clock       ; 1.000        ; -0.003     ; 7.492      ;
; -6.462 ; pipedereg:de_reg|eimm[9]  ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 7.495      ;
; -6.462 ; pipedereg:de_reg|eimm[9]  ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 7.495      ;
; -6.461 ; pipedereg:de_reg|ea[19]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.491      ;
; -6.461 ; pipedereg:de_reg|ea[19]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.491      ;
; -6.458 ; pipedereg:de_reg|ea[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 1.000        ; -0.003     ; 7.487      ;
; -6.458 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[31] ; clock        ; clock       ; 1.000        ; 0.000      ; 7.490      ;
; -6.455 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[3]  ; clock        ; clock       ; 1.000        ; 0.000      ; 7.487      ;
; -6.452 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[31] ; clock        ; clock       ; 1.000        ; -0.001     ; 7.483      ;
; -6.450 ; pipedereg:de_reg|ea[28]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.480      ;
; -6.450 ; pipedereg:de_reg|ea[28]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.480      ;
; -6.449 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[3]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.480      ;
; -6.449 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[15] ; clock        ; clock       ; 1.000        ; 0.000      ; 7.481      ;
; -6.448 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[2]  ; clock        ; clock       ; 1.000        ; 0.000      ; 7.480      ;
; -6.448 ; pipedereg:de_reg|ea[26]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; 0.001      ; 7.481      ;
; -6.448 ; pipedereg:de_reg|ea[26]   ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 1.000        ; 0.001      ; 7.481      ;
; -6.447 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 7.479      ;
; -6.446 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[27] ; clock        ; clock       ; 1.000        ; 0.009      ; 7.487      ;
; -6.443 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[15] ; clock        ; clock       ; 1.000        ; -0.001     ; 7.474      ;
; -6.442 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[2]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.473      ;
; -6.441 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[28] ; clock        ; clock       ; 1.000        ; 0.005      ; 7.478      ;
; -6.441 ; pipedereg:de_reg|ea[1]    ; pipepc:prog_cnt|dffe32:program_counter|q[6]  ; clock        ; clock       ; 1.000        ; -0.001     ; 7.472      ;
; -6.441 ; pipedereg:de_reg|ea[13]   ; pipepc:prog_cnt|dffe32:program_counter|q[13] ; clock        ; clock       ; 1.000        ; -0.008     ; 7.465      ;
; -6.440 ; pipedereg:de_reg|eshift   ; pipepc:prog_cnt|dffe32:program_counter|q[10] ; clock        ; clock       ; 1.000        ; 0.008      ; 7.480      ;
; -6.440 ; pipedereg:de_reg|ea[5]    ; pipepc:prog_cnt|dffe32:program_counter|q[16] ; clock        ; clock       ; 1.000        ; -0.007     ; 7.465      ;
; -6.439 ; pipedereg:de_reg|ea[11]   ; pipepc:prog_cnt|dffe32:program_counter|q[16] ; clock        ; clock       ; 1.000        ; -0.006     ; 7.465      ;
; -6.438 ; pipedereg:de_reg|ea[5]    ; pipepc:prog_cnt|dffe32:program_counter|q[17] ; clock        ; clock       ; 1.000        ; -0.003     ; 7.467      ;
; -6.438 ; pipedereg:de_reg|eb[31]   ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 1.000        ; -0.002     ; 7.468      ;
+--------+---------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'memclock'                                                                                                                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                            ; To Node                                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg0 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg1 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a1~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg2 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a2~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg3 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a3~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg4 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a4~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg5 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a5~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg6 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a6~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg7 ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a7~porta_memory_reg0 ; memclock     ; memclock    ; 1.000        ; -0.017     ; 2.442      ;
; -0.239 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.028     ; 1.243      ;
; -0.209 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.028     ; 1.213      ;
; -0.207 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.214      ;
; -0.207 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.214      ;
; -0.207 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.214      ;
; -0.207 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.214      ;
; -0.207 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.214      ;
; -0.207 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.214      ;
; -0.207 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.214      ;
; -0.207 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[2][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.214      ;
; -0.198 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.028     ; 1.202      ;
; -0.194 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.201      ;
; -0.194 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.201      ;
; -0.194 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.201      ;
; -0.194 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.201      ;
; -0.194 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.201      ;
; -0.194 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.201      ;
; -0.194 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.201      ;
; -0.194 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[2][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.201      ;
; -0.129 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.028     ; 1.133      ;
; -0.111 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.118      ;
; -0.111 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.118      ;
; -0.111 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.118      ;
; -0.111 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.118      ;
; -0.111 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.118      ;
; -0.111 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.118      ;
; -0.111 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[1][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.118      ;
; -0.084 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.089      ;
; -0.084 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.089      ;
; -0.084 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.089      ;
; -0.084 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.089      ;
; -0.084 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.089      ;
; -0.084 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.089      ;
; -0.084 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.089      ;
; -0.084 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[3][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.089      ;
; -0.081 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|mwmem                                                                                                               ; pipemem:mem_stage|lcdreg[2][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.081 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[1][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.088      ;
; -0.070 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.077      ;
; -0.070 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.077      ;
; -0.070 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.077      ;
; -0.070 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.077      ;
; -0.070 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.077      ;
; -0.070 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.077      ;
; -0.070 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[1][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.077      ;
; -0.045 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_we_reg      ; clock        ; memclock    ; 1.000        ; 0.042      ; 1.086      ;
; -0.045 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.050      ;
; -0.045 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.050      ;
; -0.045 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.050      ;
; -0.045 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.050      ;
; -0.045 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.050      ;
; -0.045 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.050      ;
; -0.045 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.050      ;
; -0.045 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[3][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.050      ;
; -0.044 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.049      ;
; -0.044 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.049      ;
; -0.044 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.049      ;
; -0.044 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.049      ;
; -0.044 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.049      ;
; -0.044 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.049      ;
; -0.044 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.049      ;
; -0.044 ; pipeemreg:em_reg|malu[3]                                                                                                             ; pipemem:mem_stage|lcdreg[3][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.049      ;
; -0.018 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.025      ;
; -0.018 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.025      ;
; -0.018 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.025      ;
; -0.018 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.025      ;
; -0.018 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][7]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.025      ;
; -0.018 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.025      ;
; -0.018 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.025      ;
; -0.018 ; pipeemreg:em_reg|malu[7]                                                                                                             ; pipemem:mem_stage|lcdreg[2][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.025      ;
; -0.001 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.008      ;
; -0.001 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.008      ;
; -0.001 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.008      ;
; -0.001 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][2]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.008      ;
; -0.001 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][1]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.008      ;
; -0.001 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][6]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.008      ;
; -0.001 ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[1][0]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.025     ; 1.008      ;
; 0.002  ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[3][4]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.003      ;
; 0.002  ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[3][3]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.003      ;
; 0.002  ; pipeemreg:em_reg|malu[4]                                                                                                             ; pipemem:mem_stage|lcdreg[3][5]                                                                                                       ; clock        ; memclock    ; 1.000        ; -0.027     ; 1.003      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpu_clock'                                                                      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 0.631 ; cnt1      ; memclock ; cpu_clock    ; cpu_clock   ; 1.000        ; 0.000      ; 0.401      ;
; 0.633 ; cnt1      ; clock    ; cpu_clock    ; cpu_clock   ; 1.000        ; 0.000      ; 0.399      ;
; 0.665 ; cnt1      ; cnt1     ; cpu_clock    ; cpu_clock   ; 1.000        ; 0.000      ; 0.367      ;
; 1.971 ; clock     ; clock    ; clock        ; cpu_clock   ; 0.500        ; 1.665      ; 0.367      ;
; 1.971 ; memclock  ; memclock ; memclock     ; cpu_clock   ; 0.500        ; 1.665      ; 0.367      ;
; 2.471 ; clock     ; clock    ; clock        ; cpu_clock   ; 1.000        ; 1.665      ; 0.367      ;
; 2.471 ; memclock  ; memclock ; memclock     ; cpu_clock   ; 1.000        ; 1.665      ; 0.367      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpu_clock'                                                                        ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -1.591 ; clock     ; clock    ; clock        ; cpu_clock   ; 0.000        ; 1.665      ; 0.367      ;
; -1.591 ; memclock  ; memclock ; memclock     ; cpu_clock   ; 0.000        ; 1.665      ; 0.367      ;
; -1.091 ; clock     ; clock    ; clock        ; cpu_clock   ; -0.500       ; 1.665      ; 0.367      ;
; -1.091 ; memclock  ; memclock ; memclock     ; cpu_clock   ; -0.500       ; 1.665      ; 0.367      ;
; 0.215  ; cnt1      ; cnt1     ; cpu_clock    ; cpu_clock   ; 0.000        ; 0.000      ; 0.367      ;
; 0.247  ; cnt1      ; clock    ; cpu_clock    ; cpu_clock   ; 0.000        ; 0.000      ; 0.399      ;
; 0.249  ; cnt1      ; memclock ; cpu_clock    ; cpu_clock   ; 0.000        ; 0.000      ; 0.401      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'memclock'                                                                                                                                                                                                                                                     ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.213 ; clock                                       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_we_reg                    ; clock        ; memclock    ; 0.000        ; 2.008      ; 1.074      ;
; -1.011 ; clock                                       ; pipemem:mem_stage|lcdreg[2][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.223      ;
; -1.011 ; clock                                       ; pipemem:mem_stage|lcdreg[2][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.223      ;
; -1.011 ; clock                                       ; pipemem:mem_stage|lcdreg[2][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.223      ;
; -1.011 ; clock                                       ; pipemem:mem_stage|lcdreg[2][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.223      ;
; -1.011 ; clock                                       ; pipemem:mem_stage|lcdreg[2][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.223      ;
; -1.011 ; clock                                       ; pipemem:mem_stage|lcdreg[2][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.223      ;
; -1.011 ; clock                                       ; pipemem:mem_stage|lcdreg[2][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.223      ;
; -1.011 ; clock                                       ; pipemem:mem_stage|lcdreg[2][0]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.223      ;
; -1.008 ; clock                                       ; pipemem:mem_stage|lcdreg[3][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.939      ; 1.224      ;
; -1.008 ; clock                                       ; pipemem:mem_stage|lcdreg[3][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.939      ; 1.224      ;
; -1.008 ; clock                                       ; pipemem:mem_stage|lcdreg[3][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.939      ; 1.224      ;
; -1.008 ; clock                                       ; pipemem:mem_stage|lcdreg[3][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.939      ; 1.224      ;
; -1.008 ; clock                                       ; pipemem:mem_stage|lcdreg[3][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.939      ; 1.224      ;
; -1.008 ; clock                                       ; pipemem:mem_stage|lcdreg[3][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.939      ; 1.224      ;
; -1.008 ; clock                                       ; pipemem:mem_stage|lcdreg[3][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.939      ; 1.224      ;
; -1.008 ; clock                                       ; pipemem:mem_stage|lcdreg[3][0]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.939      ; 1.224      ;
; -0.981 ; clock                                       ; pipemem:mem_stage|lcdreg[1][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.253      ;
; -0.981 ; clock                                       ; pipemem:mem_stage|lcdreg[1][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.253      ;
; -0.981 ; clock                                       ; pipemem:mem_stage|lcdreg[1][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.253      ;
; -0.981 ; clock                                       ; pipemem:mem_stage|lcdreg[1][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.253      ;
; -0.981 ; clock                                       ; pipemem:mem_stage|lcdreg[1][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.253      ;
; -0.981 ; clock                                       ; pipemem:mem_stage|lcdreg[1][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.253      ;
; -0.981 ; clock                                       ; pipemem:mem_stage|lcdreg[1][0]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.941      ; 1.253      ;
; -0.853 ; clock                                       ; pipemem:mem_stage|lcdreg[1][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; 1.938      ; 1.378      ;
; -0.713 ; clock                                       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_we_reg                    ; clock        ; memclock    ; -0.500       ; 2.008      ; 1.074      ;
; -0.511 ; clock                                       ; pipemem:mem_stage|lcdreg[2][4]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.223      ;
; -0.511 ; clock                                       ; pipemem:mem_stage|lcdreg[2][3]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.223      ;
; -0.511 ; clock                                       ; pipemem:mem_stage|lcdreg[2][5]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.223      ;
; -0.511 ; clock                                       ; pipemem:mem_stage|lcdreg[2][2]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.223      ;
; -0.511 ; clock                                       ; pipemem:mem_stage|lcdreg[2][7]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.223      ;
; -0.511 ; clock                                       ; pipemem:mem_stage|lcdreg[2][1]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.223      ;
; -0.511 ; clock                                       ; pipemem:mem_stage|lcdreg[2][6]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.223      ;
; -0.511 ; clock                                       ; pipemem:mem_stage|lcdreg[2][0]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.223      ;
; -0.508 ; clock                                       ; pipemem:mem_stage|lcdreg[3][4]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.939      ; 1.224      ;
; -0.508 ; clock                                       ; pipemem:mem_stage|lcdreg[3][3]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.939      ; 1.224      ;
; -0.508 ; clock                                       ; pipemem:mem_stage|lcdreg[3][5]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.939      ; 1.224      ;
; -0.508 ; clock                                       ; pipemem:mem_stage|lcdreg[3][2]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.939      ; 1.224      ;
; -0.508 ; clock                                       ; pipemem:mem_stage|lcdreg[3][7]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.939      ; 1.224      ;
; -0.508 ; clock                                       ; pipemem:mem_stage|lcdreg[3][1]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.939      ; 1.224      ;
; -0.508 ; clock                                       ; pipemem:mem_stage|lcdreg[3][6]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.939      ; 1.224      ;
; -0.508 ; clock                                       ; pipemem:mem_stage|lcdreg[3][0]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.939      ; 1.224      ;
; -0.481 ; clock                                       ; pipemem:mem_stage|lcdreg[1][4]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.253      ;
; -0.481 ; clock                                       ; pipemem:mem_stage|lcdreg[1][3]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.253      ;
; -0.481 ; clock                                       ; pipemem:mem_stage|lcdreg[1][5]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.253      ;
; -0.481 ; clock                                       ; pipemem:mem_stage|lcdreg[1][2]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.253      ;
; -0.481 ; clock                                       ; pipemem:mem_stage|lcdreg[1][1]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.253      ;
; -0.481 ; clock                                       ; pipemem:mem_stage|lcdreg[1][6]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.253      ;
; -0.481 ; clock                                       ; pipemem:mem_stage|lcdreg[1][0]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.941      ; 1.253      ;
; -0.353 ; clock                                       ; pipemem:mem_stage|lcdreg[1][7]                                                                                                                     ; clock        ; memclock    ; -0.500       ; 1.938      ; 1.378      ;
; 0.309  ; pipepc:prog_cnt|dffe32:program_counter|q[5] ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; memclock    ; 0.000        ; 0.036      ; 0.483      ;
; 0.309  ; pipeemreg:em_reg|malu[2]                    ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg0              ; clock        ; memclock    ; 0.000        ; 0.040      ; 0.487      ;
; 0.314  ; pipepc:prog_cnt|dffe32:program_counter|q[4] ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg2 ; clock        ; memclock    ; 0.000        ; 0.036      ; 0.488      ;
; 0.430  ; pipeemreg:em_reg|malu[6]                    ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg4              ; clock        ; memclock    ; 0.000        ; 0.040      ; 0.608      ;
; 0.432  ; pipeemreg:em_reg|malu[5]                    ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg3              ; clock        ; memclock    ; 0.000        ; 0.040      ; 0.610      ;
; 0.436  ; pipepc:prog_cnt|dffe32:program_counter|q[3] ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; memclock    ; 0.000        ; 0.035      ; 0.609      ;
; 0.438  ; pipepc:prog_cnt|dffe32:program_counter|q[7] ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg5 ; clock        ; memclock    ; 0.000        ; 0.034      ; 0.610      ;
; 0.439  ; pipepc:prog_cnt|dffe32:program_counter|q[6] ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg4 ; clock        ; memclock    ; 0.000        ; 0.035      ; 0.612      ;
; 0.441  ; pipeemreg:em_reg|mb[0]                      ; pipemem:mem_stage|lcdreg[3][0]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.026     ; 0.567      ;
; 0.446  ; pipepc:prog_cnt|dffe32:program_counter|q[2] ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; memclock    ; 0.000        ; 0.035      ; 0.619      ;
; 0.473  ; pipeemreg:em_reg|mb[7]                      ; pipemem:mem_stage|lcdreg[1][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.025     ; 0.600      ;
; 0.483  ; pipeemreg:em_reg|mb[5]                      ; pipemem:mem_stage|lcdreg[3][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.032     ; 0.603      ;
; 0.534  ; pipeemreg:em_reg|mb[7]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg7               ; clock        ; memclock    ; 0.000        ; 0.044      ; 0.716      ;
; 0.542  ; pipeemreg:em_reg|mb[5]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg5               ; clock        ; memclock    ; 0.000        ; 0.036      ; 0.716      ;
; 0.543  ; pipeemreg:em_reg|mb[0]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg0               ; clock        ; memclock    ; 0.000        ; 0.042      ; 0.723      ;
; 0.544  ; pipeemreg:em_reg|mb[4]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg4               ; clock        ; memclock    ; 0.000        ; 0.042      ; 0.724      ;
; 0.545  ; pipeemreg:em_reg|mb[2]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg2               ; clock        ; memclock    ; 0.000        ; 0.036      ; 0.719      ;
; 0.551  ; pipeemreg:em_reg|mb[4]                      ; pipemem:mem_stage|lcdreg[3][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.026     ; 0.677      ;
; 0.553  ; pipeemreg:em_reg|mb[6]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg6               ; clock        ; memclock    ; 0.000        ; 0.036      ; 0.727      ;
; 0.554  ; pipeemreg:em_reg|mb[0]                      ; pipemem:mem_stage|lcdreg[1][0]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.024     ; 0.682      ;
; 0.556  ; pipeemreg:em_reg|mb[0]                      ; pipemem:mem_stage|lcdreg[2][0]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.024     ; 0.684      ;
; 0.562  ; pipeemreg:em_reg|mb[3]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg3               ; clock        ; memclock    ; 0.000        ; 0.036      ; 0.736      ;
; 0.568  ; pipeemreg:em_reg|mb[6]                      ; pipemem:mem_stage|lcdreg[3][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.032     ; 0.688      ;
; 0.572  ; pipeemreg:em_reg|mb[2]                      ; pipemem:mem_stage|lcdreg[3][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.032     ; 0.692      ;
; 0.573  ; pipeemreg:em_reg|mb[4]                      ; pipemem:mem_stage|lcdreg[1][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.024     ; 0.701      ;
; 0.573  ; pipeemreg:em_reg|mb[4]                      ; pipemem:mem_stage|lcdreg[2][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.024     ; 0.701      ;
; 0.573  ; pipeemreg:em_reg|mb[1]                      ; pipemem:mem_stage|lcdreg[1][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.030     ; 0.695      ;
; 0.573  ; pipeemreg:em_reg|mb[1]                      ; pipemem:mem_stage|lcdreg[2][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.030     ; 0.695      ;
; 0.574  ; pipeemreg:em_reg|mb[2]                      ; pipemem:mem_stage|lcdreg[1][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.030     ; 0.696      ;
; 0.574  ; pipeemreg:em_reg|mb[2]                      ; pipemem:mem_stage|lcdreg[2][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.030     ; 0.696      ;
; 0.574  ; pipeemreg:em_reg|mb[6]                      ; pipemem:mem_stage|lcdreg[2][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.030     ; 0.696      ;
; 0.576  ; pipeemreg:em_reg|mb[6]                      ; pipemem:mem_stage|lcdreg[1][6]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.030     ; 0.698      ;
; 0.580  ; pipeemreg:em_reg|mb[5]                      ; pipemem:mem_stage|lcdreg[2][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.030     ; 0.702      ;
; 0.580  ; pipeemreg:em_reg|mb[5]                      ; pipemem:mem_stage|lcdreg[1][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.030     ; 0.702      ;
; 0.584  ; pipeemreg:em_reg|malu[3]                    ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg1              ; clock        ; memclock    ; 0.000        ; 0.042      ; 0.764      ;
; 0.587  ; pipeemreg:em_reg|mb[3]                      ; pipemem:mem_stage|lcdreg[3][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.032     ; 0.707      ;
; 0.590  ; pipeemreg:em_reg|mb[7]                      ; pipemem:mem_stage|lcdreg[3][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.024     ; 0.718      ;
; 0.593  ; pipeemreg:em_reg|mb[3]                      ; pipemem:mem_stage|lcdreg[2][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.030     ; 0.715      ;
; 0.597  ; pipeemreg:em_reg|mb[3]                      ; pipemem:mem_stage|lcdreg[1][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.030     ; 0.719      ;
; 0.599  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg2              ; clock        ; memclock    ; 0.000        ; 0.042      ; 0.779      ;
; 0.671  ; pipeemreg:em_reg|mb[1]                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg1               ; clock        ; memclock    ; 0.000        ; 0.036      ; 0.845      ;
; 0.677  ; pipeemreg:em_reg|mb[1]                      ; pipemem:mem_stage|lcdreg[3][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.032     ; 0.797      ;
; 0.716  ; pipeemreg:em_reg|mb[7]                      ; pipemem:mem_stage|lcdreg[2][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.022     ; 0.846      ;
; 0.772  ; pipeemreg:em_reg|mwmem                      ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_we_reg                    ; clock        ; memclock    ; 0.000        ; 0.042      ; 0.952      ;
; 0.878  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][4]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.027     ; 1.003      ;
; 0.878  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][3]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.027     ; 1.003      ;
; 0.878  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][5]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.027     ; 1.003      ;
; 0.878  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][2]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.027     ; 1.003      ;
; 0.878  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][7]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.027     ; 1.003      ;
; 0.878  ; pipeemreg:em_reg|malu[4]                    ; pipemem:mem_stage|lcdreg[3][1]                                                                                                                     ; clock        ; memclock    ; 0.000        ; -0.027     ; 1.003      ;
+--------+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                  ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.241 ; pipeemreg:em_reg|malu[22]                    ; pipemwreg:mw_reg|walu[22]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; pipeir:inst_reg|dffe32:pc_plus4|q[0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; pipeemreg:em_reg|malu[31]                    ; pipemwreg:mw_reg|walu[31]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; pipeemreg:em_reg|malu[23]                    ; pipemwreg:mw_reg|walu[23]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; pipedereg:de_reg|ern[2]                      ; pipeemreg:em_reg|mrn[2]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; pipeemreg:em_reg|malu[28]                    ; pipemwreg:mw_reg|walu[28]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; pipedereg:de_reg|em2reg                      ; pipeemreg:em_reg|mm2reg                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; pipeemreg:em_reg|malu[20]                    ; pipemwreg:mw_reg|walu[20]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; pipeemreg:em_reg|malu[24]                    ; pipemwreg:mw_reg|walu[24]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; pipeemreg:em_reg|malu[14]                    ; pipemwreg:mw_reg|walu[14]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; pipeemreg:em_reg|malu[17]                    ; pipemwreg:mw_reg|walu[17]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; pipeemreg:em_reg|malu[16]                    ; pipemwreg:mw_reg|walu[16]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.404      ;
; 0.256 ; pipeemreg:em_reg|malu[2]                     ; pipemwreg:mw_reg|walu[2]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.408      ;
; 0.325 ; pipeemreg:em_reg|malu[21]                    ; pipemwreg:mw_reg|walu[21]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.477      ;
; 0.327 ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; pipeir:inst_reg|dffe32:pc_plus4|q[1]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.330 ; pipedereg:de_reg|ewreg                       ; pipeemreg:em_reg|mwreg                       ; clock        ; clock       ; 0.000        ; 0.001      ; 0.483      ;
; 0.339 ; pipeemreg:em_reg|malu[18]                    ; pipemwreg:mw_reg|walu[18]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.491      ;
; 0.341 ; pipeemreg:em_reg|malu[26]                    ; pipemwreg:mw_reg|walu[26]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.493      ;
; 0.416 ; pipeir:inst_reg|dffe32:pc_plus4|q[17]        ; pipedereg:de_reg|epc4[17]                    ; clock        ; clock       ; 0.000        ; -0.001     ; 0.567      ;
; 0.420 ; pipeemreg:em_reg|malu[29]                    ; pipemwreg:mw_reg|walu[29]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.572      ;
; 0.463 ; pipedereg:de_reg|epc4[1]                     ; pipeemreg:em_reg|malu[1]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.615      ;
; 0.465 ; pipedereg:de_reg|ern[1]                      ; pipeemreg:em_reg|mrn[1]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.617      ;
; 0.475 ; pipedereg:de_reg|eb[6]                       ; pipeemreg:em_reg|mb[6]                       ; clock        ; clock       ; 0.000        ; 0.003      ; 0.630      ;
; 0.480 ; pipedereg:de_reg|eb[5]                       ; pipeemreg:em_reg|mb[5]                       ; clock        ; clock       ; 0.000        ; 0.001      ; 0.633      ;
; 0.495 ; pipedereg:de_reg|ejal                        ; pipeemreg:em_reg|mrn[2]                      ; clock        ; clock       ; 0.000        ; 0.001      ; 0.648      ;
; 0.499 ; pipeir:inst_reg|dffe32:pc_plus4|q[1]         ; pipepc:prog_cnt|dffe32:program_counter|q[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; pipedereg:de_reg|ern[3]                      ; pipeemreg:em_reg|mrn[3]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.655      ;
; 0.511 ; pipedereg:de_reg|ejal                        ; pipeemreg:em_reg|mrn[1]                      ; clock        ; clock       ; 0.000        ; 0.001      ; 0.664      ;
; 0.512 ; pipedereg:de_reg|ejal                        ; pipeemreg:em_reg|mrn[0]                      ; clock        ; clock       ; 0.000        ; 0.001      ; 0.665      ;
; 0.522 ; pipeemreg:em_reg|malu[15]                    ; pipemwreg:mw_reg|walu[15]                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; pipeemreg:em_reg|mrn[1]                      ; pipemwreg:mw_reg|wrn[1]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.675      ;
; 0.529 ; pipedereg:de_reg|eb[3]                       ; pipeemreg:em_reg|mb[3]                       ; clock        ; clock       ; 0.000        ; -0.001     ; 0.680      ;
; 0.531 ; pipedereg:de_reg|ern[0]                      ; pipeemreg:em_reg|mrn[0]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.683      ;
; 0.535 ; pipeir:inst_reg|dffe32:pc_plus4|q[10]        ; pipedereg:de_reg|epc4[10]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.682      ;
; 0.535 ; pipeir:inst_reg|dffe32:pc_plus4|q[27]        ; pipedereg:de_reg|epc4[27]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.682      ;
; 0.537 ; pipeir:inst_reg|dffe32:pc_plus4|q[9]         ; pipedereg:de_reg|epc4[9]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 0.684      ;
; 0.537 ; pipeir:inst_reg|dffe32:pc_plus4|q[18]        ; pipedereg:de_reg|epc4[18]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.684      ;
; 0.537 ; pipeir:inst_reg|dffe32:pc_plus4|q[21]        ; pipedereg:de_reg|epc4[21]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.684      ;
; 0.537 ; pipeir:inst_reg|dffe32:pc_plus4|q[26]        ; pipedereg:de_reg|epc4[26]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.684      ;
; 0.538 ; pipeir:inst_reg|dffe32:pc_plus4|q[3]         ; pipedereg:de_reg|epc4[3]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 0.685      ;
; 0.539 ; pipeir:inst_reg|dffe32:pc_plus4|q[2]         ; pipedereg:de_reg|epc4[2]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 0.686      ;
; 0.540 ; pipeir:inst_reg|dffe32:pc_plus4|q[5]         ; pipedereg:de_reg|epc4[5]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 0.687      ;
; 0.541 ; pipeir:inst_reg|dffe32:pc_plus4|q[14]        ; pipedereg:de_reg|epc4[14]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.688      ;
; 0.541 ; pipeir:inst_reg|dffe32:pc_plus4|q[13]        ; pipedereg:de_reg|epc4[13]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.688      ;
; 0.541 ; pipeir:inst_reg|dffe32:pc_plus4|q[20]        ; pipedereg:de_reg|epc4[20]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.688      ;
; 0.541 ; pipeir:inst_reg|dffe32:pc_plus4|q[30]        ; pipedereg:de_reg|epc4[30]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.688      ;
; 0.541 ; pipedereg:de_reg|eb[7]                       ; pipeemreg:em_reg|mb[7]                       ; clock        ; clock       ; 0.000        ; -0.005     ; 0.688      ;
; 0.542 ; pipeir:inst_reg|dffe32:pc_plus4|q[4]         ; pipedereg:de_reg|epc4[4]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 0.689      ;
; 0.542 ; pipeir:inst_reg|dffe32:pc_plus4|q[11]        ; pipedereg:de_reg|epc4[11]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.689      ;
; 0.543 ; pipeir:inst_reg|dffe32:pc_plus4|q[25]        ; pipedereg:de_reg|epc4[25]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.690      ;
; 0.544 ; pipeir:inst_reg|dffe32:pc_plus4|q[12]        ; pipedereg:de_reg|epc4[12]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.691      ;
; 0.545 ; pipedereg:de_reg|em2reg                      ; pipedereg:de_reg|ewreg                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; pipeir:inst_reg|dffe32:pc_plus4|q[22]        ; pipedereg:de_reg|epc4[22]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.694      ;
; 0.548 ; pipeir:inst_reg|dffe32:pc_plus4|q[6]         ; pipedereg:de_reg|epc4[6]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 0.695      ;
; 0.548 ; pipeir:inst_reg|dffe32:pc_plus4|q[23]        ; pipedereg:de_reg|epc4[23]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.695      ;
; 0.549 ; pipepc:prog_cnt|dffe32:program_counter|q[28] ; pipeir:inst_reg|dffe32:pc_plus4|q[28]        ; clock        ; clock       ; 0.000        ; 0.002      ; 0.703      ;
; 0.551 ; pipeir:inst_reg|dffe32:pc_plus4|q[28]        ; pipedereg:de_reg|epc4[28]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.698      ;
; 0.552 ; pipeir:inst_reg|dffe32:pc_plus4|q[7]         ; pipedereg:de_reg|epc4[7]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 0.699      ;
; 0.556 ; pipepc:prog_cnt|dffe32:program_counter|q[30] ; pipeir:inst_reg|dffe32:pc_plus4|q[30]        ; clock        ; clock       ; 0.000        ; -0.001     ; 0.707      ;
; 0.556 ; pipedereg:de_reg|eb[1]                       ; pipeemreg:em_reg|mb[1]                       ; clock        ; clock       ; 0.000        ; -0.001     ; 0.707      ;
; 0.560 ; pipeemreg:em_reg|malu[5]                     ; pipemwreg:mw_reg|walu[5]                     ; clock        ; clock       ; 0.000        ; -0.002     ; 0.710      ;
; 0.571 ; pipeir:inst_reg|dffe32:pc_plus4|q[24]        ; pipedereg:de_reg|epc4[24]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.718      ;
; 0.579 ; pipeir:inst_reg|dffe32:pc_plus4|q[8]         ; pipedereg:de_reg|epc4[8]                     ; clock        ; clock       ; 0.000        ; -0.005     ; 0.726      ;
; 0.579 ; pipeir:inst_reg|dffe32:pc_plus4|q[16]        ; pipedereg:de_reg|epc4[16]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.726      ;
; 0.595 ; pipeir:inst_reg|dffe32:instruction|q[14]     ; pipedereg:de_reg|eimm[14]                    ; clock        ; clock       ; 0.000        ; -0.043     ; 0.704      ;
; 0.595 ; pipepc:prog_cnt|dffe32:program_counter|q[31] ; pipeir:inst_reg|dffe32:pc_plus4|q[31]        ; clock        ; clock       ; 0.000        ; -0.003     ; 0.744      ;
; 0.599 ; pipeemreg:em_reg|malu[12]                    ; pipemwreg:mw_reg|walu[12]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.746      ;
; 0.601 ; pipeir:inst_reg|dffe32:instruction|q[3]      ; pipepc:prog_cnt|dffe32:program_counter|q[5]  ; clock        ; clock       ; 0.000        ; -0.044     ; 0.709      ;
; 0.608 ; pipeir:inst_reg|dffe32:instruction|q[0]      ; pipedereg:de_reg|ealuc[1]                    ; clock        ; clock       ; 0.000        ; -0.052     ; 0.708      ;
; 0.619 ; pipedereg:de_reg|ern[4]                      ; pipeemreg:em_reg|mrn[4]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.771      ;
; 0.630 ; pipepc:prog_cnt|dffe32:program_counter|q[7]  ; pipeir:inst_reg|dffe32:pc_plus4|q[7]         ; clock        ; clock       ; 0.000        ; -0.007     ; 0.775      ;
; 0.635 ; pipepc:prog_cnt|dffe32:program_counter|q[8]  ; pipeir:inst_reg|dffe32:pc_plus4|q[8]         ; clock        ; clock       ; 0.000        ; -0.007     ; 0.780      ;
; 0.638 ; pipeemreg:em_reg|malu[26]                    ; pipedereg:de_reg|ea[26]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.639 ; pipeir:inst_reg|dffe32:instruction|q[0]      ; pipedereg:de_reg|ealuc[3]                    ; clock        ; clock       ; 0.000        ; -0.052     ; 0.739      ;
; 0.639 ; pipeemreg:em_reg|malu[29]                    ; pipedereg:de_reg|eb[29]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.791      ;
; 0.643 ; pipeir:inst_reg|dffe32:pc_plus4|q[31]        ; pipedereg:de_reg|epc4[31]                    ; clock        ; clock       ; 0.000        ; -0.005     ; 0.790      ;
; 0.646 ; pipeemreg:em_reg|malu[9]                     ; pipemwreg:mw_reg|walu[9]                     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.798      ;
; 0.648 ; pipeemreg:em_reg|mrn[0]                      ; pipemwreg:mw_reg|wrn[0]                      ; clock        ; clock       ; 0.000        ; -0.019     ; 0.781      ;
; 0.650 ; pipeir:inst_reg|dffe32:pc_plus4|q[30]        ; pipepc:prog_cnt|dffe32:program_counter|q[30] ; clock        ; clock       ; 0.000        ; 0.001      ; 0.803      ;
; 0.651 ; pipeemreg:em_reg|mrn[2]                      ; pipemwreg:mw_reg|wrn[2]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.661 ; pipepc:prog_cnt|dffe32:program_counter|q[22] ; pipeir:inst_reg|dffe32:pc_plus4|q[22]        ; clock        ; clock       ; 0.000        ; -0.001     ; 0.812      ;
; 0.663 ; pipeir:inst_reg|dffe32:pc_plus4|q[0]         ; pipepc:prog_cnt|dffe32:program_counter|q[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.665 ; pipedereg:de_reg|em2reg                      ; pipedereg:de_reg|ewmem                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.817      ;
; 0.674 ; pipeemreg:em_reg|malu[0]                     ; pipemwreg:mw_reg|walu[0]                     ; clock        ; clock       ; 0.000        ; -0.010     ; 0.816      ;
; 0.676 ; pipedereg:de_reg|eb[2]                       ; pipeemreg:em_reg|mb[2]                       ; clock        ; clock       ; 0.000        ; -0.002     ; 0.826      ;
; 0.680 ; pipepc:prog_cnt|dffe32:program_counter|q[27] ; pipeir:inst_reg|dffe32:pc_plus4|q[27]        ; clock        ; clock       ; 0.000        ; -0.002     ; 0.830      ;
; 0.684 ; pipeemreg:em_reg|mrn[4]                      ; pipemwreg:mw_reg|wrn[4]                      ; clock        ; clock       ; 0.000        ; -0.019     ; 0.817      ;
; 0.686 ; pipepc:prog_cnt|dffe32:program_counter|q[9]  ; pipeir:inst_reg|dffe32:pc_plus4|q[9]         ; clock        ; clock       ; 0.000        ; -0.005     ; 0.833      ;
; 0.687 ; pipepc:prog_cnt|dffe32:program_counter|q[20] ; pipeir:inst_reg|dffe32:pc_plus4|q[20]        ; clock        ; clock       ; 0.000        ; 0.002      ; 0.841      ;
; 0.687 ; pipepc:prog_cnt|dffe32:program_counter|q[28] ; pipeir:inst_reg|dffe32:pc_plus4|q[29]        ; clock        ; clock       ; 0.000        ; 0.002      ; 0.841      ;
; 0.693 ; pipedereg:de_reg|eb[4]                       ; pipeemreg:em_reg|mb[4]                       ; clock        ; clock       ; 0.000        ; -0.005     ; 0.840      ;
; 0.694 ; pipeemreg:em_reg|mwreg                       ; pipemwreg:mw_reg|wwreg                       ; clock        ; clock       ; 0.000        ; -0.019     ; 0.827      ;
; 0.695 ; pipeir:inst_reg|dffe32:instruction|q[4]      ; pipedereg:de_reg|eimm[4]                     ; clock        ; clock       ; 0.000        ; -0.050     ; 0.797      ;
; 0.696 ; pipepc:prog_cnt|dffe32:program_counter|q[26] ; pipeir:inst_reg|dffe32:pc_plus4|q[26]        ; clock        ; clock       ; 0.000        ; -0.002     ; 0.846      ;
; 0.696 ; pipepc:prog_cnt|dffe32:program_counter|q[30] ; pipeir:inst_reg|dffe32:pc_plus4|q[31]        ; clock        ; clock       ; 0.000        ; -0.001     ; 0.847      ;
; 0.697 ; pipeir:inst_reg|dffe32:pc_plus4|q[0]         ; pipedereg:de_reg|epc4[0]                     ; clock        ; clock       ; 0.000        ; -0.013     ; 0.836      ;
; 0.697 ; pipemem:mem_stage|lcdreg[1][7]               ; pipemwreg:mw_reg|wmo[7]                      ; memclock     ; clock       ; 0.000        ; 0.030      ; 0.879      ;
; 0.698 ; pipeemreg:em_reg|malu[20]                    ; pipedereg:de_reg|ea[20]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.850      ;
; 0.699 ; pipeemreg:em_reg|malu[24]                    ; pipedereg:de_reg|eb[24]                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.851      ;
; 0.701 ; pipepc:prog_cnt|dffe32:program_counter|q[21] ; pipeir:inst_reg|dffe32:pc_plus4|q[21]        ; clock        ; clock       ; 0.000        ; -0.001     ; 0.852      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'memclock'                                                                                                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg0              ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg0              ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg1              ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg1              ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg2              ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg2              ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg3              ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg3              ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg4              ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_address_reg4              ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg1               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg1               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg2               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg2               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg3               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg3               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg4               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg4               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg5               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg5               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg6               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg6               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg7               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_datain_reg7               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_we_reg                    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a0~porta_we_reg                    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a1~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a1~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a2~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a2~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a3~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a3~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a4~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a4~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a5~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a5~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a6~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a6~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a7~porta_memory_reg0               ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lpm_ram_dq_dram:dram|altsyncram:altsyncram_component|altsyncram_62f1:auto_generated|ram_block1a7~porta_memory_reg0               ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; memclock ; Rise       ; pipeif:if_stage|pipeimem:inst_mem|lpm_rom_irom:irom|altsyncram:altsyncram_component|altsyncram_qib1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[1][7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][6]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[2][7]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][0]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][2]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][3]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][4]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][5]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; memclock ; Rise       ; pipemem:mem_stage|lcdreg[3][5]                                                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[0]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[0]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[10] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[10] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[11] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[11] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[12] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[12] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[13] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[13] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[14] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[14] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[15] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[15] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[16] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[16] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[17] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[17] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[18] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[18] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[19] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[19] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[1]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[1]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[20] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[20] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[21] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[21] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[22] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[22] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[23] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[23] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[24] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[24] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[25] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[25] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[26] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[26] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[27] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[27] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[28] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[28] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[29] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[29] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[2]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[2]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[30] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[30] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[31] ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[31] ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[3]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[3]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[4]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[4]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[5]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[5]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[6]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[6]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[7]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[7]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[8]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[8]  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[9]  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clock ; Rise       ; pipeir:inst_reg|dffe32:instruction|q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[16]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[17]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[18]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[18]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[19]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[19]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[20]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[20]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[21]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[21]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[22]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[22]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[23]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[23]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[24]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[24]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; pipedereg:de_reg|ea[25]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; pipedereg:de_reg|ea[25]                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpu_clock'                                                                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; cpu_clock ; Rise       ; cpu_clock                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu_clock ; Rise       ; clock                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; clock                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu_clock ; Rise       ; cnt1                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cnt1                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpu_clock ; Rise       ; memclock                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; memclock                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; clock|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; clock|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cnt1|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cnt1|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cpu_clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cpu_clock|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cpu_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cpu_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; cpu_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; cpu_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; cpu_clock ; Rise       ; memclock|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; cpu_clock ; Rise       ; memclock|clk               ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; plus1[*]  ; clock      ; 3.077 ; 3.077 ; Rise       ; clock           ;
;  plus1[0] ; clock      ; 3.077 ; 3.077 ; Rise       ; clock           ;
;  plus1[1] ; clock      ; 2.443 ; 2.443 ; Rise       ; clock           ;
;  plus1[2] ; clock      ; 2.371 ; 2.371 ; Rise       ; clock           ;
;  plus1[3] ; clock      ; 2.602 ; 2.602 ; Rise       ; clock           ;
;  plus1[4] ; clock      ; 2.538 ; 2.538 ; Rise       ; clock           ;
; plus2[*]  ; clock      ; 3.259 ; 3.259 ; Rise       ; clock           ;
;  plus2[0] ; clock      ; 3.259 ; 3.259 ; Rise       ; clock           ;
;  plus2[1] ; clock      ; 2.654 ; 2.654 ; Rise       ; clock           ;
;  plus2[2] ; clock      ; 2.015 ; 2.015 ; Rise       ; clock           ;
;  plus2[3] ; clock      ; 1.658 ; 1.658 ; Rise       ; clock           ;
;  plus2[4] ; clock      ; 2.198 ; 2.198 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; plus1[*]  ; clock      ; -0.172 ; -0.172 ; Rise       ; clock           ;
;  plus1[0] ; clock      ; -0.648 ; -0.648 ; Rise       ; clock           ;
;  plus1[1] ; clock      ; -0.178 ; -0.178 ; Rise       ; clock           ;
;  plus1[2] ; clock      ; -0.172 ; -0.172 ; Rise       ; clock           ;
;  plus1[3] ; clock      ; -0.425 ; -0.425 ; Rise       ; clock           ;
;  plus1[4] ; clock      ; -0.272 ; -0.272 ; Rise       ; clock           ;
; plus2[*]  ; clock      ; 0.519  ; 0.519  ; Rise       ; clock           ;
;  plus2[0] ; clock      ; -0.830 ; -0.830 ; Rise       ; clock           ;
;  plus2[1] ; clock      ; -0.389 ; -0.389 ; Rise       ; clock           ;
;  plus2[2] ; clock      ; 0.184  ; 0.184  ; Rise       ; clock           ;
;  plus2[3] ; clock      ; 0.519  ; 0.519  ; Rise       ; clock           ;
;  plus2[4] ; clock      ; 0.068  ; 0.068  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ealu[*]        ; clock      ; 9.700  ; 9.700  ; Rise       ; clock           ;
;  ealu[0]       ; clock      ; 9.030  ; 9.030  ; Rise       ; clock           ;
;  ealu[1]       ; clock      ; 8.504  ; 8.504  ; Rise       ; clock           ;
;  ealu[2]       ; clock      ; 9.090  ; 9.090  ; Rise       ; clock           ;
;  ealu[3]       ; clock      ; 8.976  ; 8.976  ; Rise       ; clock           ;
;  ealu[4]       ; clock      ; 9.185  ; 9.185  ; Rise       ; clock           ;
;  ealu[5]       ; clock      ; 9.411  ; 9.411  ; Rise       ; clock           ;
;  ealu[6]       ; clock      ; 9.170  ; 9.170  ; Rise       ; clock           ;
;  ealu[7]       ; clock      ; 9.601  ; 9.601  ; Rise       ; clock           ;
;  ealu[8]       ; clock      ; 9.089  ; 9.089  ; Rise       ; clock           ;
;  ealu[9]       ; clock      ; 9.120  ; 9.120  ; Rise       ; clock           ;
;  ealu[10]      ; clock      ; 9.243  ; 9.243  ; Rise       ; clock           ;
;  ealu[11]      ; clock      ; 9.626  ; 9.626  ; Rise       ; clock           ;
;  ealu[12]      ; clock      ; 9.007  ; 9.007  ; Rise       ; clock           ;
;  ealu[13]      ; clock      ; 9.700  ; 9.700  ; Rise       ; clock           ;
;  ealu[14]      ; clock      ; 8.764  ; 8.764  ; Rise       ; clock           ;
;  ealu[15]      ; clock      ; 9.612  ; 9.612  ; Rise       ; clock           ;
;  ealu[16]      ; clock      ; 8.666  ; 8.666  ; Rise       ; clock           ;
;  ealu[17]      ; clock      ; 8.863  ; 8.863  ; Rise       ; clock           ;
;  ealu[18]      ; clock      ; 8.879  ; 8.879  ; Rise       ; clock           ;
;  ealu[19]      ; clock      ; 8.994  ; 8.994  ; Rise       ; clock           ;
;  ealu[20]      ; clock      ; 9.097  ; 9.097  ; Rise       ; clock           ;
;  ealu[21]      ; clock      ; 9.213  ; 9.213  ; Rise       ; clock           ;
;  ealu[22]      ; clock      ; 9.255  ; 9.255  ; Rise       ; clock           ;
;  ealu[23]      ; clock      ; 9.541  ; 9.541  ; Rise       ; clock           ;
;  ealu[24]      ; clock      ; 8.753  ; 8.753  ; Rise       ; clock           ;
;  ealu[25]      ; clock      ; 8.937  ; 8.937  ; Rise       ; clock           ;
;  ealu[26]      ; clock      ; 8.663  ; 8.663  ; Rise       ; clock           ;
;  ealu[27]      ; clock      ; 8.788  ; 8.788  ; Rise       ; clock           ;
;  ealu[28]      ; clock      ; 9.013  ; 9.013  ; Rise       ; clock           ;
;  ealu[29]      ; clock      ; 9.490  ; 9.490  ; Rise       ; clock           ;
;  ealu[30]      ; clock      ; 8.647  ; 8.647  ; Rise       ; clock           ;
;  ealu[31]      ; clock      ; 8.785  ; 8.785  ; Rise       ; clock           ;
; inst[*]        ; clock      ; 5.664  ; 5.664  ; Rise       ; clock           ;
;  inst[0]       ; clock      ; 4.708  ; 4.708  ; Rise       ; clock           ;
;  inst[1]       ; clock      ; 5.024  ; 5.024  ; Rise       ; clock           ;
;  inst[2]       ; clock      ; 4.456  ; 4.456  ; Rise       ; clock           ;
;  inst[3]       ; clock      ; 5.368  ; 5.368  ; Rise       ; clock           ;
;  inst[4]       ; clock      ; 4.767  ; 4.767  ; Rise       ; clock           ;
;  inst[5]       ; clock      ; 4.657  ; 4.657  ; Rise       ; clock           ;
;  inst[6]       ; clock      ; 4.848  ; 4.848  ; Rise       ; clock           ;
;  inst[7]       ; clock      ; 4.628  ; 4.628  ; Rise       ; clock           ;
;  inst[8]       ; clock      ; 4.728  ; 4.728  ; Rise       ; clock           ;
;  inst[9]       ; clock      ; 4.942  ; 4.942  ; Rise       ; clock           ;
;  inst[10]      ; clock      ; 4.787  ; 4.787  ; Rise       ; clock           ;
;  inst[11]      ; clock      ; 4.718  ; 4.718  ; Rise       ; clock           ;
;  inst[12]      ; clock      ; 5.510  ; 5.510  ; Rise       ; clock           ;
;  inst[13]      ; clock      ; 5.157  ; 5.157  ; Rise       ; clock           ;
;  inst[14]      ; clock      ; 4.787  ; 4.787  ; Rise       ; clock           ;
;  inst[15]      ; clock      ; 4.877  ; 4.877  ; Rise       ; clock           ;
;  inst[16]      ; clock      ; 5.289  ; 5.289  ; Rise       ; clock           ;
;  inst[17]      ; clock      ; 5.240  ; 5.240  ; Rise       ; clock           ;
;  inst[18]      ; clock      ; 5.110  ; 5.110  ; Rise       ; clock           ;
;  inst[19]      ; clock      ; 5.096  ; 5.096  ; Rise       ; clock           ;
;  inst[20]      ; clock      ; 4.873  ; 4.873  ; Rise       ; clock           ;
;  inst[21]      ; clock      ; 4.860  ; 4.860  ; Rise       ; clock           ;
;  inst[22]      ; clock      ; 5.664  ; 5.664  ; Rise       ; clock           ;
;  inst[23]      ; clock      ; 5.075  ; 5.075  ; Rise       ; clock           ;
;  inst[24]      ; clock      ; 4.774  ; 4.774  ; Rise       ; clock           ;
;  inst[25]      ; clock      ; 4.782  ; 4.782  ; Rise       ; clock           ;
;  inst[26]      ; clock      ; 5.116  ; 5.116  ; Rise       ; clock           ;
;  inst[27]      ; clock      ; 4.652  ; 4.652  ; Rise       ; clock           ;
;  inst[28]      ; clock      ; 5.090  ; 5.090  ; Rise       ; clock           ;
;  inst[29]      ; clock      ; 5.532  ; 5.532  ; Rise       ; clock           ;
;  inst[30]      ; clock      ; 4.733  ; 4.733  ; Rise       ; clock           ;
;  inst[31]      ; clock      ; 4.808  ; 4.808  ; Rise       ; clock           ;
; lcd[*]         ; clock      ; 5.829  ; 5.829  ; Rise       ; clock           ;
;  lcd[0]        ; clock      ; 5.488  ; 5.488  ; Rise       ; clock           ;
;  lcd[1]        ; clock      ; 5.829  ; 5.829  ; Rise       ; clock           ;
;  lcd[2]        ; clock      ; 5.158  ; 5.158  ; Rise       ; clock           ;
;  lcd[3]        ; clock      ; 4.894  ; 4.894  ; Rise       ; clock           ;
;  lcd[4]        ; clock      ; 5.333  ; 5.333  ; Rise       ; clock           ;
; malu[*]        ; clock      ; 5.022  ; 5.022  ; Rise       ; clock           ;
;  malu[0]       ; clock      ; 4.557  ; 4.557  ; Rise       ; clock           ;
;  malu[1]       ; clock      ; 4.532  ; 4.532  ; Rise       ; clock           ;
;  malu[2]       ; clock      ; 5.022  ; 5.022  ; Rise       ; clock           ;
;  malu[3]       ; clock      ; 4.728  ; 4.728  ; Rise       ; clock           ;
;  malu[4]       ; clock      ; 4.729  ; 4.729  ; Rise       ; clock           ;
;  malu[5]       ; clock      ; 4.855  ; 4.855  ; Rise       ; clock           ;
;  malu[6]       ; clock      ; 4.787  ; 4.787  ; Rise       ; clock           ;
;  malu[7]       ; clock      ; 4.528  ; 4.528  ; Rise       ; clock           ;
;  malu[8]       ; clock      ; 4.947  ; 4.947  ; Rise       ; clock           ;
;  malu[9]       ; clock      ; 5.011  ; 5.011  ; Rise       ; clock           ;
;  malu[10]      ; clock      ; 4.576  ; 4.576  ; Rise       ; clock           ;
;  malu[11]      ; clock      ; 4.601  ; 4.601  ; Rise       ; clock           ;
;  malu[12]      ; clock      ; 4.501  ; 4.501  ; Rise       ; clock           ;
;  malu[13]      ; clock      ; 4.427  ; 4.427  ; Rise       ; clock           ;
;  malu[14]      ; clock      ; 4.753  ; 4.753  ; Rise       ; clock           ;
;  malu[15]      ; clock      ; 4.580  ; 4.580  ; Rise       ; clock           ;
;  malu[16]      ; clock      ; 4.655  ; 4.655  ; Rise       ; clock           ;
;  malu[17]      ; clock      ; 4.410  ; 4.410  ; Rise       ; clock           ;
;  malu[18]      ; clock      ; 4.805  ; 4.805  ; Rise       ; clock           ;
;  malu[19]      ; clock      ; 4.538  ; 4.538  ; Rise       ; clock           ;
;  malu[20]      ; clock      ; 4.695  ; 4.695  ; Rise       ; clock           ;
;  malu[21]      ; clock      ; 4.726  ; 4.726  ; Rise       ; clock           ;
;  malu[22]      ; clock      ; 4.572  ; 4.572  ; Rise       ; clock           ;
;  malu[23]      ; clock      ; 4.445  ; 4.445  ; Rise       ; clock           ;
;  malu[24]      ; clock      ; 4.838  ; 4.838  ; Rise       ; clock           ;
;  malu[25]      ; clock      ; 4.659  ; 4.659  ; Rise       ; clock           ;
;  malu[26]      ; clock      ; 4.757  ; 4.757  ; Rise       ; clock           ;
;  malu[27]      ; clock      ; 4.688  ; 4.688  ; Rise       ; clock           ;
;  malu[28]      ; clock      ; 4.702  ; 4.702  ; Rise       ; clock           ;
;  malu[29]      ; clock      ; 4.979  ; 4.979  ; Rise       ; clock           ;
;  malu[30]      ; clock      ; 4.924  ; 4.924  ; Rise       ; clock           ;
;  malu[31]      ; clock      ; 4.515  ; 4.515  ; Rise       ; clock           ;
; pc[*]          ; clock      ; 5.427  ; 5.427  ; Rise       ; clock           ;
;  pc[0]         ; clock      ; 4.771  ; 4.771  ; Rise       ; clock           ;
;  pc[1]         ; clock      ; 4.785  ; 4.785  ; Rise       ; clock           ;
;  pc[2]         ; clock      ; 4.690  ; 4.690  ; Rise       ; clock           ;
;  pc[3]         ; clock      ; 4.908  ; 4.908  ; Rise       ; clock           ;
;  pc[4]         ; clock      ; 4.951  ; 4.951  ; Rise       ; clock           ;
;  pc[5]         ; clock      ; 4.945  ; 4.945  ; Rise       ; clock           ;
;  pc[6]         ; clock      ; 4.930  ; 4.930  ; Rise       ; clock           ;
;  pc[7]         ; clock      ; 5.289  ; 5.289  ; Rise       ; clock           ;
;  pc[8]         ; clock      ; 5.008  ; 5.008  ; Rise       ; clock           ;
;  pc[9]         ; clock      ; 4.750  ; 4.750  ; Rise       ; clock           ;
;  pc[10]        ; clock      ; 4.725  ; 4.725  ; Rise       ; clock           ;
;  pc[11]        ; clock      ; 4.453  ; 4.453  ; Rise       ; clock           ;
;  pc[12]        ; clock      ; 4.730  ; 4.730  ; Rise       ; clock           ;
;  pc[13]        ; clock      ; 4.526  ; 4.526  ; Rise       ; clock           ;
;  pc[14]        ; clock      ; 4.867  ; 4.867  ; Rise       ; clock           ;
;  pc[15]        ; clock      ; 4.452  ; 4.452  ; Rise       ; clock           ;
;  pc[16]        ; clock      ; 5.217  ; 5.217  ; Rise       ; clock           ;
;  pc[17]        ; clock      ; 5.022  ; 5.022  ; Rise       ; clock           ;
;  pc[18]        ; clock      ; 4.737  ; 4.737  ; Rise       ; clock           ;
;  pc[19]        ; clock      ; 4.689  ; 4.689  ; Rise       ; clock           ;
;  pc[20]        ; clock      ; 4.926  ; 4.926  ; Rise       ; clock           ;
;  pc[21]        ; clock      ; 4.705  ; 4.705  ; Rise       ; clock           ;
;  pc[22]        ; clock      ; 4.907  ; 4.907  ; Rise       ; clock           ;
;  pc[23]        ; clock      ; 4.764  ; 4.764  ; Rise       ; clock           ;
;  pc[24]        ; clock      ; 4.698  ; 4.698  ; Rise       ; clock           ;
;  pc[25]        ; clock      ; 4.774  ; 4.774  ; Rise       ; clock           ;
;  pc[26]        ; clock      ; 4.687  ; 4.687  ; Rise       ; clock           ;
;  pc[27]        ; clock      ; 4.583  ; 4.583  ; Rise       ; clock           ;
;  pc[28]        ; clock      ; 4.485  ; 4.485  ; Rise       ; clock           ;
;  pc[29]        ; clock      ; 5.427  ; 5.427  ; Rise       ; clock           ;
;  pc[30]        ; clock      ; 4.716  ; 4.716  ; Rise       ; clock           ;
;  pc[31]        ; clock      ; 5.026  ; 5.026  ; Rise       ; clock           ;
; walu[*]        ; clock      ; 5.287  ; 5.287  ; Rise       ; clock           ;
;  walu[0]       ; clock      ; 4.677  ; 4.677  ; Rise       ; clock           ;
;  walu[1]       ; clock      ; 4.911  ; 4.911  ; Rise       ; clock           ;
;  walu[2]       ; clock      ; 4.773  ; 4.773  ; Rise       ; clock           ;
;  walu[3]       ; clock      ; 4.781  ; 4.781  ; Rise       ; clock           ;
;  walu[4]       ; clock      ; 4.635  ; 4.635  ; Rise       ; clock           ;
;  walu[5]       ; clock      ; 4.306  ; 4.306  ; Rise       ; clock           ;
;  walu[6]       ; clock      ; 4.407  ; 4.407  ; Rise       ; clock           ;
;  walu[7]       ; clock      ; 4.795  ; 4.795  ; Rise       ; clock           ;
;  walu[8]       ; clock      ; 4.604  ; 4.604  ; Rise       ; clock           ;
;  walu[9]       ; clock      ; 4.332  ; 4.332  ; Rise       ; clock           ;
;  walu[10]      ; clock      ; 4.676  ; 4.676  ; Rise       ; clock           ;
;  walu[11]      ; clock      ; 5.032  ; 5.032  ; Rise       ; clock           ;
;  walu[12]      ; clock      ; 4.519  ; 4.519  ; Rise       ; clock           ;
;  walu[13]      ; clock      ; 5.029  ; 5.029  ; Rise       ; clock           ;
;  walu[14]      ; clock      ; 4.843  ; 4.843  ; Rise       ; clock           ;
;  walu[15]      ; clock      ; 4.673  ; 4.673  ; Rise       ; clock           ;
;  walu[16]      ; clock      ; 5.286  ; 5.286  ; Rise       ; clock           ;
;  walu[17]      ; clock      ; 4.622  ; 4.622  ; Rise       ; clock           ;
;  walu[18]      ; clock      ; 4.902  ; 4.902  ; Rise       ; clock           ;
;  walu[19]      ; clock      ; 5.074  ; 5.074  ; Rise       ; clock           ;
;  walu[20]      ; clock      ; 4.545  ; 4.545  ; Rise       ; clock           ;
;  walu[21]      ; clock      ; 5.287  ; 5.287  ; Rise       ; clock           ;
;  walu[22]      ; clock      ; 4.833  ; 4.833  ; Rise       ; clock           ;
;  walu[23]      ; clock      ; 4.533  ; 4.533  ; Rise       ; clock           ;
;  walu[24]      ; clock      ; 4.710  ; 4.710  ; Rise       ; clock           ;
;  walu[25]      ; clock      ; 5.002  ; 5.002  ; Rise       ; clock           ;
;  walu[26]      ; clock      ; 4.990  ; 4.990  ; Rise       ; clock           ;
;  walu[27]      ; clock      ; 4.582  ; 4.582  ; Rise       ; clock           ;
;  walu[28]      ; clock      ; 4.755  ; 4.755  ; Rise       ; clock           ;
;  walu[29]      ; clock      ; 4.458  ; 4.458  ; Rise       ; clock           ;
;  walu[30]      ; clock      ; 4.887  ; 4.887  ; Rise       ; clock           ;
;  walu[31]      ; clock      ; 5.084  ; 5.084  ; Rise       ; clock           ;
; plus1_high[*]  ; memclock   ; 11.475 ; 11.475 ; Rise       ; memclock        ;
;  plus1_high[0] ; memclock   ; 11.445 ; 11.445 ; Rise       ; memclock        ;
;  plus1_high[1] ; memclock   ; 11.475 ; 11.475 ; Rise       ; memclock        ;
;  plus1_high[2] ; memclock   ; 11.307 ; 11.307 ; Rise       ; memclock        ;
;  plus1_high[3] ; memclock   ; 11.311 ; 11.311 ; Rise       ; memclock        ;
;  plus1_high[4] ; memclock   ; 11.205 ; 11.205 ; Rise       ; memclock        ;
;  plus1_high[5] ; memclock   ; 11.186 ; 11.186 ; Rise       ; memclock        ;
;  plus1_high[6] ; memclock   ; 11.208 ; 11.208 ; Rise       ; memclock        ;
; plus1_low[*]   ; memclock   ; 11.366 ; 11.366 ; Rise       ; memclock        ;
;  plus1_low[0]  ; memclock   ; 11.366 ; 11.366 ; Rise       ; memclock        ;
;  plus1_low[1]  ; memclock   ; 11.332 ; 11.332 ; Rise       ; memclock        ;
;  plus1_low[2]  ; memclock   ; 11.346 ; 11.346 ; Rise       ; memclock        ;
;  plus1_low[3]  ; memclock   ; 11.245 ; 11.245 ; Rise       ; memclock        ;
;  plus1_low[4]  ; memclock   ; 11.243 ; 11.243 ; Rise       ; memclock        ;
;  plus1_low[5]  ; memclock   ; 11.235 ; 11.235 ; Rise       ; memclock        ;
;  plus1_low[6]  ; memclock   ; 11.236 ; 11.236 ; Rise       ; memclock        ;
; plus2_high[*]  ; memclock   ; 11.228 ; 11.228 ; Rise       ; memclock        ;
;  plus2_high[0] ; memclock   ; 11.214 ; 11.214 ; Rise       ; memclock        ;
;  plus2_high[1] ; memclock   ; 11.202 ; 11.202 ; Rise       ; memclock        ;
;  plus2_high[2] ; memclock   ; 11.228 ; 11.228 ; Rise       ; memclock        ;
;  plus2_high[3] ; memclock   ; 11.206 ; 11.206 ; Rise       ; memclock        ;
;  plus2_high[4] ; memclock   ; 11.212 ; 11.212 ; Rise       ; memclock        ;
;  plus2_high[5] ; memclock   ; 11.167 ; 11.167 ; Rise       ; memclock        ;
;  plus2_high[6] ; memclock   ; 11.202 ; 11.202 ; Rise       ; memclock        ;
; plus2_low[*]   ; memclock   ; 10.982 ; 10.982 ; Rise       ; memclock        ;
;  plus2_low[0]  ; memclock   ; 10.948 ; 10.948 ; Rise       ; memclock        ;
;  plus2_low[1]  ; memclock   ; 10.912 ; 10.912 ; Rise       ; memclock        ;
;  plus2_low[2]  ; memclock   ; 10.928 ; 10.928 ; Rise       ; memclock        ;
;  plus2_low[3]  ; memclock   ; 10.982 ; 10.982 ; Rise       ; memclock        ;
;  plus2_low[4]  ; memclock   ; 10.839 ; 10.839 ; Rise       ; memclock        ;
;  plus2_low[5]  ; memclock   ; 10.815 ; 10.815 ; Rise       ; memclock        ;
;  plus2_low[6]  ; memclock   ; 10.827 ; 10.827 ; Rise       ; memclock        ;
; total_high[*]  ; memclock   ; 10.201 ; 10.201 ; Rise       ; memclock        ;
;  total_high[0] ; memclock   ; 10.085 ; 10.085 ; Rise       ; memclock        ;
;  total_high[1] ; memclock   ; 10.162 ; 10.162 ; Rise       ; memclock        ;
;  total_high[2] ; memclock   ; 10.039 ; 10.039 ; Rise       ; memclock        ;
;  total_high[3] ; memclock   ; 10.201 ; 10.201 ; Rise       ; memclock        ;
;  total_high[4] ; memclock   ; 10.060 ; 10.060 ; Rise       ; memclock        ;
;  total_high[5] ; memclock   ; 10.075 ; 10.075 ; Rise       ; memclock        ;
;  total_high[6] ; memclock   ; 10.058 ; 10.058 ; Rise       ; memclock        ;
; total_low[*]   ; memclock   ; 9.703  ; 9.703  ; Rise       ; memclock        ;
;  total_low[0]  ; memclock   ; 9.691  ; 9.691  ; Rise       ; memclock        ;
;  total_low[1]  ; memclock   ; 9.703  ; 9.703  ; Rise       ; memclock        ;
;  total_low[2]  ; memclock   ; 9.696  ; 9.696  ; Rise       ; memclock        ;
;  total_low[3]  ; memclock   ; 9.547  ; 9.547  ; Rise       ; memclock        ;
;  total_low[4]  ; memclock   ; 9.690  ; 9.690  ; Rise       ; memclock        ;
;  total_low[5]  ; memclock   ; 9.700  ; 9.700  ; Rise       ; memclock        ;
;  total_low[6]  ; memclock   ; 9.564  ; 9.564  ; Rise       ; memclock        ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ealu[*]        ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  ealu[0]       ; clock      ; 5.098 ; 5.098 ; Rise       ; clock           ;
;  ealu[1]       ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  ealu[2]       ; clock      ; 5.485 ; 5.485 ; Rise       ; clock           ;
;  ealu[3]       ; clock      ; 5.597 ; 5.597 ; Rise       ; clock           ;
;  ealu[4]       ; clock      ; 5.320 ; 5.320 ; Rise       ; clock           ;
;  ealu[5]       ; clock      ; 5.568 ; 5.568 ; Rise       ; clock           ;
;  ealu[6]       ; clock      ; 5.652 ; 5.652 ; Rise       ; clock           ;
;  ealu[7]       ; clock      ; 5.965 ; 5.965 ; Rise       ; clock           ;
;  ealu[8]       ; clock      ; 5.459 ; 5.459 ; Rise       ; clock           ;
;  ealu[9]       ; clock      ; 4.965 ; 4.965 ; Rise       ; clock           ;
;  ealu[10]      ; clock      ; 5.577 ; 5.577 ; Rise       ; clock           ;
;  ealu[11]      ; clock      ; 5.850 ; 5.850 ; Rise       ; clock           ;
;  ealu[12]      ; clock      ; 5.518 ; 5.518 ; Rise       ; clock           ;
;  ealu[13]      ; clock      ; 6.238 ; 6.238 ; Rise       ; clock           ;
;  ealu[14]      ; clock      ; 5.047 ; 5.047 ; Rise       ; clock           ;
;  ealu[15]      ; clock      ; 6.101 ; 6.101 ; Rise       ; clock           ;
;  ealu[16]      ; clock      ; 5.250 ; 5.250 ; Rise       ; clock           ;
;  ealu[17]      ; clock      ; 5.363 ; 5.363 ; Rise       ; clock           ;
;  ealu[18]      ; clock      ; 5.795 ; 5.795 ; Rise       ; clock           ;
;  ealu[19]      ; clock      ; 5.402 ; 5.402 ; Rise       ; clock           ;
;  ealu[20]      ; clock      ; 5.932 ; 5.932 ; Rise       ; clock           ;
;  ealu[21]      ; clock      ; 6.106 ; 6.106 ; Rise       ; clock           ;
;  ealu[22]      ; clock      ; 5.985 ; 5.985 ; Rise       ; clock           ;
;  ealu[23]      ; clock      ; 5.548 ; 5.548 ; Rise       ; clock           ;
;  ealu[24]      ; clock      ; 5.221 ; 5.221 ; Rise       ; clock           ;
;  ealu[25]      ; clock      ; 5.713 ; 5.713 ; Rise       ; clock           ;
;  ealu[26]      ; clock      ; 5.232 ; 5.232 ; Rise       ; clock           ;
;  ealu[27]      ; clock      ; 5.176 ; 5.176 ; Rise       ; clock           ;
;  ealu[28]      ; clock      ; 5.299 ; 5.299 ; Rise       ; clock           ;
;  ealu[29]      ; clock      ; 5.565 ; 5.565 ; Rise       ; clock           ;
;  ealu[30]      ; clock      ; 5.382 ; 5.382 ; Rise       ; clock           ;
;  ealu[31]      ; clock      ; 5.021 ; 5.021 ; Rise       ; clock           ;
; inst[*]        ; clock      ; 4.456 ; 4.456 ; Rise       ; clock           ;
;  inst[0]       ; clock      ; 4.708 ; 4.708 ; Rise       ; clock           ;
;  inst[1]       ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  inst[2]       ; clock      ; 4.456 ; 4.456 ; Rise       ; clock           ;
;  inst[3]       ; clock      ; 5.368 ; 5.368 ; Rise       ; clock           ;
;  inst[4]       ; clock      ; 4.767 ; 4.767 ; Rise       ; clock           ;
;  inst[5]       ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  inst[6]       ; clock      ; 4.848 ; 4.848 ; Rise       ; clock           ;
;  inst[7]       ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  inst[8]       ; clock      ; 4.728 ; 4.728 ; Rise       ; clock           ;
;  inst[9]       ; clock      ; 4.942 ; 4.942 ; Rise       ; clock           ;
;  inst[10]      ; clock      ; 4.787 ; 4.787 ; Rise       ; clock           ;
;  inst[11]      ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  inst[12]      ; clock      ; 5.510 ; 5.510 ; Rise       ; clock           ;
;  inst[13]      ; clock      ; 5.157 ; 5.157 ; Rise       ; clock           ;
;  inst[14]      ; clock      ; 4.787 ; 4.787 ; Rise       ; clock           ;
;  inst[15]      ; clock      ; 4.877 ; 4.877 ; Rise       ; clock           ;
;  inst[16]      ; clock      ; 5.289 ; 5.289 ; Rise       ; clock           ;
;  inst[17]      ; clock      ; 5.240 ; 5.240 ; Rise       ; clock           ;
;  inst[18]      ; clock      ; 5.110 ; 5.110 ; Rise       ; clock           ;
;  inst[19]      ; clock      ; 5.096 ; 5.096 ; Rise       ; clock           ;
;  inst[20]      ; clock      ; 4.873 ; 4.873 ; Rise       ; clock           ;
;  inst[21]      ; clock      ; 4.860 ; 4.860 ; Rise       ; clock           ;
;  inst[22]      ; clock      ; 5.664 ; 5.664 ; Rise       ; clock           ;
;  inst[23]      ; clock      ; 5.075 ; 5.075 ; Rise       ; clock           ;
;  inst[24]      ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  inst[25]      ; clock      ; 4.782 ; 4.782 ; Rise       ; clock           ;
;  inst[26]      ; clock      ; 5.116 ; 5.116 ; Rise       ; clock           ;
;  inst[27]      ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  inst[28]      ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  inst[29]      ; clock      ; 5.532 ; 5.532 ; Rise       ; clock           ;
;  inst[30]      ; clock      ; 4.733 ; 4.733 ; Rise       ; clock           ;
;  inst[31]      ; clock      ; 4.808 ; 4.808 ; Rise       ; clock           ;
; lcd[*]         ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
;  lcd[0]        ; clock      ; 5.488 ; 5.488 ; Rise       ; clock           ;
;  lcd[1]        ; clock      ; 5.829 ; 5.829 ; Rise       ; clock           ;
;  lcd[2]        ; clock      ; 5.158 ; 5.158 ; Rise       ; clock           ;
;  lcd[3]        ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
;  lcd[4]        ; clock      ; 5.333 ; 5.333 ; Rise       ; clock           ;
; malu[*]        ; clock      ; 4.410 ; 4.410 ; Rise       ; clock           ;
;  malu[0]       ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  malu[1]       ; clock      ; 4.532 ; 4.532 ; Rise       ; clock           ;
;  malu[2]       ; clock      ; 5.022 ; 5.022 ; Rise       ; clock           ;
;  malu[3]       ; clock      ; 4.728 ; 4.728 ; Rise       ; clock           ;
;  malu[4]       ; clock      ; 4.729 ; 4.729 ; Rise       ; clock           ;
;  malu[5]       ; clock      ; 4.855 ; 4.855 ; Rise       ; clock           ;
;  malu[6]       ; clock      ; 4.787 ; 4.787 ; Rise       ; clock           ;
;  malu[7]       ; clock      ; 4.528 ; 4.528 ; Rise       ; clock           ;
;  malu[8]       ; clock      ; 4.947 ; 4.947 ; Rise       ; clock           ;
;  malu[9]       ; clock      ; 5.011 ; 5.011 ; Rise       ; clock           ;
;  malu[10]      ; clock      ; 4.576 ; 4.576 ; Rise       ; clock           ;
;  malu[11]      ; clock      ; 4.601 ; 4.601 ; Rise       ; clock           ;
;  malu[12]      ; clock      ; 4.501 ; 4.501 ; Rise       ; clock           ;
;  malu[13]      ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  malu[14]      ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  malu[15]      ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  malu[16]      ; clock      ; 4.655 ; 4.655 ; Rise       ; clock           ;
;  malu[17]      ; clock      ; 4.410 ; 4.410 ; Rise       ; clock           ;
;  malu[18]      ; clock      ; 4.805 ; 4.805 ; Rise       ; clock           ;
;  malu[19]      ; clock      ; 4.538 ; 4.538 ; Rise       ; clock           ;
;  malu[20]      ; clock      ; 4.695 ; 4.695 ; Rise       ; clock           ;
;  malu[21]      ; clock      ; 4.726 ; 4.726 ; Rise       ; clock           ;
;  malu[22]      ; clock      ; 4.572 ; 4.572 ; Rise       ; clock           ;
;  malu[23]      ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  malu[24]      ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  malu[25]      ; clock      ; 4.659 ; 4.659 ; Rise       ; clock           ;
;  malu[26]      ; clock      ; 4.757 ; 4.757 ; Rise       ; clock           ;
;  malu[27]      ; clock      ; 4.688 ; 4.688 ; Rise       ; clock           ;
;  malu[28]      ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  malu[29]      ; clock      ; 4.979 ; 4.979 ; Rise       ; clock           ;
;  malu[30]      ; clock      ; 4.924 ; 4.924 ; Rise       ; clock           ;
;  malu[31]      ; clock      ; 4.515 ; 4.515 ; Rise       ; clock           ;
; pc[*]          ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  pc[0]         ; clock      ; 4.771 ; 4.771 ; Rise       ; clock           ;
;  pc[1]         ; clock      ; 4.785 ; 4.785 ; Rise       ; clock           ;
;  pc[2]         ; clock      ; 4.690 ; 4.690 ; Rise       ; clock           ;
;  pc[3]         ; clock      ; 4.908 ; 4.908 ; Rise       ; clock           ;
;  pc[4]         ; clock      ; 4.951 ; 4.951 ; Rise       ; clock           ;
;  pc[5]         ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  pc[6]         ; clock      ; 4.930 ; 4.930 ; Rise       ; clock           ;
;  pc[7]         ; clock      ; 5.289 ; 5.289 ; Rise       ; clock           ;
;  pc[8]         ; clock      ; 5.008 ; 5.008 ; Rise       ; clock           ;
;  pc[9]         ; clock      ; 4.750 ; 4.750 ; Rise       ; clock           ;
;  pc[10]        ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  pc[11]        ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  pc[12]        ; clock      ; 4.730 ; 4.730 ; Rise       ; clock           ;
;  pc[13]        ; clock      ; 4.526 ; 4.526 ; Rise       ; clock           ;
;  pc[14]        ; clock      ; 4.867 ; 4.867 ; Rise       ; clock           ;
;  pc[15]        ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  pc[16]        ; clock      ; 5.217 ; 5.217 ; Rise       ; clock           ;
;  pc[17]        ; clock      ; 5.022 ; 5.022 ; Rise       ; clock           ;
;  pc[18]        ; clock      ; 4.737 ; 4.737 ; Rise       ; clock           ;
;  pc[19]        ; clock      ; 4.689 ; 4.689 ; Rise       ; clock           ;
;  pc[20]        ; clock      ; 4.926 ; 4.926 ; Rise       ; clock           ;
;  pc[21]        ; clock      ; 4.705 ; 4.705 ; Rise       ; clock           ;
;  pc[22]        ; clock      ; 4.907 ; 4.907 ; Rise       ; clock           ;
;  pc[23]        ; clock      ; 4.764 ; 4.764 ; Rise       ; clock           ;
;  pc[24]        ; clock      ; 4.698 ; 4.698 ; Rise       ; clock           ;
;  pc[25]        ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  pc[26]        ; clock      ; 4.687 ; 4.687 ; Rise       ; clock           ;
;  pc[27]        ; clock      ; 4.583 ; 4.583 ; Rise       ; clock           ;
;  pc[28]        ; clock      ; 4.485 ; 4.485 ; Rise       ; clock           ;
;  pc[29]        ; clock      ; 5.427 ; 5.427 ; Rise       ; clock           ;
;  pc[30]        ; clock      ; 4.716 ; 4.716 ; Rise       ; clock           ;
;  pc[31]        ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
; walu[*]        ; clock      ; 4.306 ; 4.306 ; Rise       ; clock           ;
;  walu[0]       ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  walu[1]       ; clock      ; 4.911 ; 4.911 ; Rise       ; clock           ;
;  walu[2]       ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
;  walu[3]       ; clock      ; 4.781 ; 4.781 ; Rise       ; clock           ;
;  walu[4]       ; clock      ; 4.635 ; 4.635 ; Rise       ; clock           ;
;  walu[5]       ; clock      ; 4.306 ; 4.306 ; Rise       ; clock           ;
;  walu[6]       ; clock      ; 4.407 ; 4.407 ; Rise       ; clock           ;
;  walu[7]       ; clock      ; 4.795 ; 4.795 ; Rise       ; clock           ;
;  walu[8]       ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  walu[9]       ; clock      ; 4.332 ; 4.332 ; Rise       ; clock           ;
;  walu[10]      ; clock      ; 4.676 ; 4.676 ; Rise       ; clock           ;
;  walu[11]      ; clock      ; 5.032 ; 5.032 ; Rise       ; clock           ;
;  walu[12]      ; clock      ; 4.519 ; 4.519 ; Rise       ; clock           ;
;  walu[13]      ; clock      ; 5.029 ; 5.029 ; Rise       ; clock           ;
;  walu[14]      ; clock      ; 4.843 ; 4.843 ; Rise       ; clock           ;
;  walu[15]      ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  walu[16]      ; clock      ; 5.286 ; 5.286 ; Rise       ; clock           ;
;  walu[17]      ; clock      ; 4.622 ; 4.622 ; Rise       ; clock           ;
;  walu[18]      ; clock      ; 4.902 ; 4.902 ; Rise       ; clock           ;
;  walu[19]      ; clock      ; 5.074 ; 5.074 ; Rise       ; clock           ;
;  walu[20]      ; clock      ; 4.545 ; 4.545 ; Rise       ; clock           ;
;  walu[21]      ; clock      ; 5.287 ; 5.287 ; Rise       ; clock           ;
;  walu[22]      ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  walu[23]      ; clock      ; 4.533 ; 4.533 ; Rise       ; clock           ;
;  walu[24]      ; clock      ; 4.710 ; 4.710 ; Rise       ; clock           ;
;  walu[25]      ; clock      ; 5.002 ; 5.002 ; Rise       ; clock           ;
;  walu[26]      ; clock      ; 4.990 ; 4.990 ; Rise       ; clock           ;
;  walu[27]      ; clock      ; 4.582 ; 4.582 ; Rise       ; clock           ;
;  walu[28]      ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  walu[29]      ; clock      ; 4.458 ; 4.458 ; Rise       ; clock           ;
;  walu[30]      ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
;  walu[31]      ; clock      ; 5.084 ; 5.084 ; Rise       ; clock           ;
; plus1_high[*]  ; memclock   ; 6.489 ; 6.489 ; Rise       ; memclock        ;
;  plus1_high[0] ; memclock   ; 6.748 ; 6.748 ; Rise       ; memclock        ;
;  plus1_high[1] ; memclock   ; 6.778 ; 6.778 ; Rise       ; memclock        ;
;  plus1_high[2] ; memclock   ; 6.609 ; 6.609 ; Rise       ; memclock        ;
;  plus1_high[3] ; memclock   ; 6.613 ; 6.613 ; Rise       ; memclock        ;
;  plus1_high[4] ; memclock   ; 6.508 ; 6.508 ; Rise       ; memclock        ;
;  plus1_high[5] ; memclock   ; 6.489 ; 6.489 ; Rise       ; memclock        ;
;  plus1_high[6] ; memclock   ; 6.511 ; 6.511 ; Rise       ; memclock        ;
; plus1_low[*]   ; memclock   ; 5.037 ; 5.037 ; Rise       ; memclock        ;
;  plus1_low[0]  ; memclock   ; 5.178 ; 5.178 ; Rise       ; memclock        ;
;  plus1_low[1]  ; memclock   ; 5.140 ; 5.140 ; Rise       ; memclock        ;
;  plus1_low[2]  ; memclock   ; 5.151 ; 5.151 ; Rise       ; memclock        ;
;  plus1_low[3]  ; memclock   ; 5.052 ; 5.052 ; Rise       ; memclock        ;
;  plus1_low[4]  ; memclock   ; 5.051 ; 5.051 ; Rise       ; memclock        ;
;  plus1_low[5]  ; memclock   ; 5.037 ; 5.037 ; Rise       ; memclock        ;
;  plus1_low[6]  ; memclock   ; 5.038 ; 5.038 ; Rise       ; memclock        ;
; plus2_high[*]  ; memclock   ; 6.051 ; 6.051 ; Rise       ; memclock        ;
;  plus2_high[0] ; memclock   ; 6.098 ; 6.098 ; Rise       ; memclock        ;
;  plus2_high[1] ; memclock   ; 6.086 ; 6.086 ; Rise       ; memclock        ;
;  plus2_high[2] ; memclock   ; 6.112 ; 6.112 ; Rise       ; memclock        ;
;  plus2_high[3] ; memclock   ; 6.090 ; 6.090 ; Rise       ; memclock        ;
;  plus2_high[4] ; memclock   ; 6.096 ; 6.096 ; Rise       ; memclock        ;
;  plus2_high[5] ; memclock   ; 6.051 ; 6.051 ; Rise       ; memclock        ;
;  plus2_high[6] ; memclock   ; 6.086 ; 6.086 ; Rise       ; memclock        ;
; plus2_low[*]   ; memclock   ; 5.390 ; 5.390 ; Rise       ; memclock        ;
;  plus2_low[0]  ; memclock   ; 5.528 ; 5.528 ; Rise       ; memclock        ;
;  plus2_low[1]  ; memclock   ; 5.481 ; 5.481 ; Rise       ; memclock        ;
;  plus2_low[2]  ; memclock   ; 5.496 ; 5.496 ; Rise       ; memclock        ;
;  plus2_low[3]  ; memclock   ; 5.562 ; 5.562 ; Rise       ; memclock        ;
;  plus2_low[4]  ; memclock   ; 5.415 ; 5.415 ; Rise       ; memclock        ;
;  plus2_low[5]  ; memclock   ; 5.390 ; 5.390 ; Rise       ; memclock        ;
;  plus2_low[6]  ; memclock   ; 5.406 ; 5.406 ; Rise       ; memclock        ;
; total_high[*]  ; memclock   ; 5.319 ; 5.319 ; Rise       ; memclock        ;
;  total_high[0] ; memclock   ; 5.368 ; 5.368 ; Rise       ; memclock        ;
;  total_high[1] ; memclock   ; 5.442 ; 5.442 ; Rise       ; memclock        ;
;  total_high[2] ; memclock   ; 5.319 ; 5.319 ; Rise       ; memclock        ;
;  total_high[3] ; memclock   ; 5.484 ; 5.484 ; Rise       ; memclock        ;
;  total_high[4] ; memclock   ; 5.335 ; 5.335 ; Rise       ; memclock        ;
;  total_high[5] ; memclock   ; 5.355 ; 5.355 ; Rise       ; memclock        ;
;  total_high[6] ; memclock   ; 5.341 ; 5.341 ; Rise       ; memclock        ;
; total_low[*]   ; memclock   ; 4.834 ; 4.834 ; Rise       ; memclock        ;
;  total_low[0]  ; memclock   ; 4.979 ; 4.979 ; Rise       ; memclock        ;
;  total_low[1]  ; memclock   ; 4.990 ; 4.990 ; Rise       ; memclock        ;
;  total_low[2]  ; memclock   ; 4.979 ; 4.979 ; Rise       ; memclock        ;
;  total_low[3]  ; memclock   ; 4.834 ; 4.834 ; Rise       ; memclock        ;
;  total_low[4]  ; memclock   ; 4.977 ; 4.977 ; Rise       ; memclock        ;
;  total_low[5]  ; memclock   ; 4.987 ; 4.987 ; Rise       ; memclock        ;
;  total_low[6]  ; memclock   ; 4.851 ; 4.851 ; Rise       ; memclock        ;
+----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-----------+---------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack ; -16.210   ; -2.551  ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -16.210   ; 0.241   ; N/A      ; N/A     ; -1.423              ;
;  cpu_clock       ; 0.236     ; -2.551  ; N/A      ; N/A     ; -1.380              ;
;  memclock        ; -1.914    ; -1.632  ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -6056.024 ; -39.85  ; 0.0      ; 0.0     ; -1503.528           ;
;  clock           ; -6003.765 ; 0.000   ; N/A      ; N/A     ; -1370.072           ;
;  cpu_clock       ; 0.000     ; -5.102  ; N/A      ; N/A     ; -4.380              ;
;  memclock        ; -52.259   ; -34.748 ; N/A      ; N/A     ; -129.076            ;
+------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; plus1[*]  ; clock      ; 7.638 ; 7.638 ; Rise       ; clock           ;
;  plus1[0] ; clock      ; 7.638 ; 7.638 ; Rise       ; clock           ;
;  plus1[1] ; clock      ; 6.132 ; 6.132 ; Rise       ; clock           ;
;  plus1[2] ; clock      ; 5.982 ; 5.982 ; Rise       ; clock           ;
;  plus1[3] ; clock      ; 6.321 ; 6.321 ; Rise       ; clock           ;
;  plus1[4] ; clock      ; 6.251 ; 6.251 ; Rise       ; clock           ;
; plus2[*]  ; clock      ; 7.896 ; 7.896 ; Rise       ; clock           ;
;  plus2[0] ; clock      ; 7.896 ; 7.896 ; Rise       ; clock           ;
;  plus2[1] ; clock      ; 6.632 ; 6.632 ; Rise       ; clock           ;
;  plus2[2] ; clock      ; 5.248 ; 5.248 ; Rise       ; clock           ;
;  plus2[3] ; clock      ; 4.419 ; 4.419 ; Rise       ; clock           ;
;  plus2[4] ; clock      ; 5.390 ; 5.390 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; plus1[*]  ; clock      ; -0.172 ; -0.172 ; Rise       ; clock           ;
;  plus1[0] ; clock      ; -0.648 ; -0.648 ; Rise       ; clock           ;
;  plus1[1] ; clock      ; -0.178 ; -0.178 ; Rise       ; clock           ;
;  plus1[2] ; clock      ; -0.172 ; -0.172 ; Rise       ; clock           ;
;  plus1[3] ; clock      ; -0.425 ; -0.425 ; Rise       ; clock           ;
;  plus1[4] ; clock      ; -0.272 ; -0.272 ; Rise       ; clock           ;
; plus2[*]  ; clock      ; 0.519  ; 0.519  ; Rise       ; clock           ;
;  plus2[0] ; clock      ; -0.830 ; -0.830 ; Rise       ; clock           ;
;  plus2[1] ; clock      ; -0.389 ; -0.389 ; Rise       ; clock           ;
;  plus2[2] ; clock      ; 0.184  ; 0.184  ; Rise       ; clock           ;
;  plus2[3] ; clock      ; 0.519  ; 0.519  ; Rise       ; clock           ;
;  plus2[4] ; clock      ; 0.068  ; 0.068  ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ealu[*]        ; clock      ; 19.834 ; 19.834 ; Rise       ; clock           ;
;  ealu[0]       ; clock      ; 18.417 ; 18.417 ; Rise       ; clock           ;
;  ealu[1]       ; clock      ; 17.181 ; 17.181 ; Rise       ; clock           ;
;  ealu[2]       ; clock      ; 18.595 ; 18.595 ; Rise       ; clock           ;
;  ealu[3]       ; clock      ; 18.292 ; 18.292 ; Rise       ; clock           ;
;  ealu[4]       ; clock      ; 18.967 ; 18.967 ; Rise       ; clock           ;
;  ealu[5]       ; clock      ; 19.352 ; 19.352 ; Rise       ; clock           ;
;  ealu[6]       ; clock      ; 18.831 ; 18.831 ; Rise       ; clock           ;
;  ealu[7]       ; clock      ; 19.709 ; 19.709 ; Rise       ; clock           ;
;  ealu[8]       ; clock      ; 18.538 ; 18.538 ; Rise       ; clock           ;
;  ealu[9]       ; clock      ; 18.699 ; 18.699 ; Rise       ; clock           ;
;  ealu[10]      ; clock      ; 18.866 ; 18.866 ; Rise       ; clock           ;
;  ealu[11]      ; clock      ; 19.656 ; 19.656 ; Rise       ; clock           ;
;  ealu[12]      ; clock      ; 18.330 ; 18.330 ; Rise       ; clock           ;
;  ealu[13]      ; clock      ; 19.834 ; 19.834 ; Rise       ; clock           ;
;  ealu[14]      ; clock      ; 17.917 ; 17.917 ; Rise       ; clock           ;
;  ealu[15]      ; clock      ; 19.509 ; 19.509 ; Rise       ; clock           ;
;  ealu[16]      ; clock      ; 17.505 ; 17.505 ; Rise       ; clock           ;
;  ealu[17]      ; clock      ; 18.036 ; 18.036 ; Rise       ; clock           ;
;  ealu[18]      ; clock      ; 17.866 ; 17.866 ; Rise       ; clock           ;
;  ealu[19]      ; clock      ; 18.488 ; 18.488 ; Rise       ; clock           ;
;  ealu[20]      ; clock      ; 18.541 ; 18.541 ; Rise       ; clock           ;
;  ealu[21]      ; clock      ; 19.070 ; 19.070 ; Rise       ; clock           ;
;  ealu[22]      ; clock      ; 18.877 ; 18.877 ; Rise       ; clock           ;
;  ealu[23]      ; clock      ; 19.263 ; 19.263 ; Rise       ; clock           ;
;  ealu[24]      ; clock      ; 17.910 ; 17.910 ; Rise       ; clock           ;
;  ealu[25]      ; clock      ; 18.225 ; 18.225 ; Rise       ; clock           ;
;  ealu[26]      ; clock      ; 17.730 ; 17.730 ; Rise       ; clock           ;
;  ealu[27]      ; clock      ; 17.788 ; 17.788 ; Rise       ; clock           ;
;  ealu[28]      ; clock      ; 18.273 ; 18.273 ; Rise       ; clock           ;
;  ealu[29]      ; clock      ; 19.304 ; 19.304 ; Rise       ; clock           ;
;  ealu[30]      ; clock      ; 17.434 ; 17.434 ; Rise       ; clock           ;
;  ealu[31]      ; clock      ; 17.925 ; 17.925 ; Rise       ; clock           ;
; inst[*]        ; clock      ; 10.523 ; 10.523 ; Rise       ; clock           ;
;  inst[0]       ; clock      ; 8.523  ; 8.523  ; Rise       ; clock           ;
;  inst[1]       ; clock      ; 9.293  ; 9.293  ; Rise       ; clock           ;
;  inst[2]       ; clock      ; 8.040  ; 8.040  ; Rise       ; clock           ;
;  inst[3]       ; clock      ; 9.702  ; 9.702  ; Rise       ; clock           ;
;  inst[4]       ; clock      ; 8.647  ; 8.647  ; Rise       ; clock           ;
;  inst[5]       ; clock      ; 8.431  ; 8.431  ; Rise       ; clock           ;
;  inst[6]       ; clock      ; 8.976  ; 8.976  ; Rise       ; clock           ;
;  inst[7]       ; clock      ; 8.302  ; 8.302  ; Rise       ; clock           ;
;  inst[8]       ; clock      ; 8.577  ; 8.577  ; Rise       ; clock           ;
;  inst[9]       ; clock      ; 9.172  ; 9.172  ; Rise       ; clock           ;
;  inst[10]      ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  inst[11]      ; clock      ; 8.544  ; 8.544  ; Rise       ; clock           ;
;  inst[12]      ; clock      ; 9.849  ; 9.849  ; Rise       ; clock           ;
;  inst[13]      ; clock      ; 9.341  ; 9.341  ; Rise       ; clock           ;
;  inst[14]      ; clock      ; 8.628  ; 8.628  ; Rise       ; clock           ;
;  inst[15]      ; clock      ; 8.848  ; 8.848  ; Rise       ; clock           ;
;  inst[16]      ; clock      ; 9.640  ; 9.640  ; Rise       ; clock           ;
;  inst[17]      ; clock      ; 9.638  ; 9.638  ; Rise       ; clock           ;
;  inst[18]      ; clock      ; 9.373  ; 9.373  ; Rise       ; clock           ;
;  inst[19]      ; clock      ; 9.387  ; 9.387  ; Rise       ; clock           ;
;  inst[20]      ; clock      ; 8.760  ; 8.760  ; Rise       ; clock           ;
;  inst[21]      ; clock      ; 8.670  ; 8.670  ; Rise       ; clock           ;
;  inst[22]      ; clock      ; 10.523 ; 10.523 ; Rise       ; clock           ;
;  inst[23]      ; clock      ; 9.188  ; 9.188  ; Rise       ; clock           ;
;  inst[24]      ; clock      ; 8.534  ; 8.534  ; Rise       ; clock           ;
;  inst[25]      ; clock      ; 8.737  ; 8.737  ; Rise       ; clock           ;
;  inst[26]      ; clock      ; 9.209  ; 9.209  ; Rise       ; clock           ;
;  inst[27]      ; clock      ; 8.472  ; 8.472  ; Rise       ; clock           ;
;  inst[28]      ; clock      ; 9.316  ; 9.316  ; Rise       ; clock           ;
;  inst[29]      ; clock      ; 10.110 ; 10.110 ; Rise       ; clock           ;
;  inst[30]      ; clock      ; 8.696  ; 8.696  ; Rise       ; clock           ;
;  inst[31]      ; clock      ; 8.908  ; 8.908  ; Rise       ; clock           ;
; lcd[*]         ; clock      ; 10.995 ; 10.995 ; Rise       ; clock           ;
;  lcd[0]        ; clock      ; 10.203 ; 10.203 ; Rise       ; clock           ;
;  lcd[1]        ; clock      ; 10.995 ; 10.995 ; Rise       ; clock           ;
;  lcd[2]        ; clock      ; 9.464  ; 9.464  ; Rise       ; clock           ;
;  lcd[3]        ; clock      ; 8.833  ; 8.833  ; Rise       ; clock           ;
;  lcd[4]        ; clock      ; 9.816  ; 9.816  ; Rise       ; clock           ;
; malu[*]        ; clock      ; 9.361  ; 9.361  ; Rise       ; clock           ;
;  malu[0]       ; clock      ; 8.325  ; 8.325  ; Rise       ; clock           ;
;  malu[1]       ; clock      ; 8.229  ; 8.229  ; Rise       ; clock           ;
;  malu[2]       ; clock      ; 9.258  ; 9.258  ; Rise       ; clock           ;
;  malu[3]       ; clock      ; 8.655  ; 8.655  ; Rise       ; clock           ;
;  malu[4]       ; clock      ; 8.659  ; 8.659  ; Rise       ; clock           ;
;  malu[5]       ; clock      ; 9.070  ; 9.070  ; Rise       ; clock           ;
;  malu[6]       ; clock      ; 8.667  ; 8.667  ; Rise       ; clock           ;
;  malu[7]       ; clock      ; 8.302  ; 8.302  ; Rise       ; clock           ;
;  malu[8]       ; clock      ; 9.095  ; 9.095  ; Rise       ; clock           ;
;  malu[9]       ; clock      ; 9.361  ; 9.361  ; Rise       ; clock           ;
;  malu[10]      ; clock      ; 8.306  ; 8.306  ; Rise       ; clock           ;
;  malu[11]      ; clock      ; 8.319  ; 8.319  ; Rise       ; clock           ;
;  malu[12]      ; clock      ; 8.150  ; 8.150  ; Rise       ; clock           ;
;  malu[13]      ; clock      ; 8.029  ; 8.029  ; Rise       ; clock           ;
;  malu[14]      ; clock      ; 8.712  ; 8.712  ; Rise       ; clock           ;
;  malu[15]      ; clock      ; 8.520  ; 8.520  ; Rise       ; clock           ;
;  malu[16]      ; clock      ; 8.505  ; 8.505  ; Rise       ; clock           ;
;  malu[17]      ; clock      ; 8.008  ; 8.008  ; Rise       ; clock           ;
;  malu[18]      ; clock      ; 8.814  ; 8.814  ; Rise       ; clock           ;
;  malu[19]      ; clock      ; 8.244  ; 8.244  ; Rise       ; clock           ;
;  malu[20]      ; clock      ; 8.509  ; 8.509  ; Rise       ; clock           ;
;  malu[21]      ; clock      ; 8.860  ; 8.860  ; Rise       ; clock           ;
;  malu[22]      ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  malu[23]      ; clock      ; 8.011  ; 8.011  ; Rise       ; clock           ;
;  malu[24]      ; clock      ; 8.834  ; 8.834  ; Rise       ; clock           ;
;  malu[25]      ; clock      ; 8.494  ; 8.494  ; Rise       ; clock           ;
;  malu[26]      ; clock      ; 8.721  ; 8.721  ; Rise       ; clock           ;
;  malu[27]      ; clock      ; 8.729  ; 8.729  ; Rise       ; clock           ;
;  malu[28]      ; clock      ; 8.792  ; 8.792  ; Rise       ; clock           ;
;  malu[29]      ; clock      ; 9.217  ; 9.217  ; Rise       ; clock           ;
;  malu[30]      ; clock      ; 8.949  ; 8.949  ; Rise       ; clock           ;
;  malu[31]      ; clock      ; 8.340  ; 8.340  ; Rise       ; clock           ;
; pc[*]          ; clock      ; 9.809  ; 9.809  ; Rise       ; clock           ;
;  pc[0]         ; clock      ; 8.788  ; 8.788  ; Rise       ; clock           ;
;  pc[1]         ; clock      ; 8.920  ; 8.920  ; Rise       ; clock           ;
;  pc[2]         ; clock      ; 8.613  ; 8.613  ; Rise       ; clock           ;
;  pc[3]         ; clock      ; 9.081  ; 9.081  ; Rise       ; clock           ;
;  pc[4]         ; clock      ; 9.277  ; 9.277  ; Rise       ; clock           ;
;  pc[5]         ; clock      ; 9.180  ; 9.180  ; Rise       ; clock           ;
;  pc[6]         ; clock      ; 9.173  ; 9.173  ; Rise       ; clock           ;
;  pc[7]         ; clock      ; 9.696  ; 9.696  ; Rise       ; clock           ;
;  pc[8]         ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  pc[9]         ; clock      ; 8.718  ; 8.718  ; Rise       ; clock           ;
;  pc[10]        ; clock      ; 8.726  ; 8.726  ; Rise       ; clock           ;
;  pc[11]        ; clock      ; 8.049  ; 8.049  ; Rise       ; clock           ;
;  pc[12]        ; clock      ; 8.594  ; 8.594  ; Rise       ; clock           ;
;  pc[13]        ; clock      ; 8.218  ; 8.218  ; Rise       ; clock           ;
;  pc[14]        ; clock      ; 9.057  ; 9.057  ; Rise       ; clock           ;
;  pc[15]        ; clock      ; 7.975  ; 7.975  ; Rise       ; clock           ;
;  pc[16]        ; clock      ; 9.448  ; 9.448  ; Rise       ; clock           ;
;  pc[17]        ; clock      ; 9.279  ; 9.279  ; Rise       ; clock           ;
;  pc[18]        ; clock      ; 8.657  ; 8.657  ; Rise       ; clock           ;
;  pc[19]        ; clock      ; 8.574  ; 8.574  ; Rise       ; clock           ;
;  pc[20]        ; clock      ; 9.059  ; 9.059  ; Rise       ; clock           ;
;  pc[21]        ; clock      ; 8.677  ; 8.677  ; Rise       ; clock           ;
;  pc[22]        ; clock      ; 8.935  ; 8.935  ; Rise       ; clock           ;
;  pc[23]        ; clock      ; 8.784  ; 8.784  ; Rise       ; clock           ;
;  pc[24]        ; clock      ; 8.615  ; 8.615  ; Rise       ; clock           ;
;  pc[25]        ; clock      ; 8.753  ; 8.753  ; Rise       ; clock           ;
;  pc[26]        ; clock      ; 8.531  ; 8.531  ; Rise       ; clock           ;
;  pc[27]        ; clock      ; 8.238  ; 8.238  ; Rise       ; clock           ;
;  pc[28]        ; clock      ; 8.176  ; 8.176  ; Rise       ; clock           ;
;  pc[29]        ; clock      ; 9.809  ; 9.809  ; Rise       ; clock           ;
;  pc[30]        ; clock      ; 8.694  ; 8.694  ; Rise       ; clock           ;
;  pc[31]        ; clock      ; 9.279  ; 9.279  ; Rise       ; clock           ;
; walu[*]        ; clock      ; 9.691  ; 9.691  ; Rise       ; clock           ;
;  walu[0]       ; clock      ; 8.519  ; 8.519  ; Rise       ; clock           ;
;  walu[1]       ; clock      ; 9.040  ; 9.040  ; Rise       ; clock           ;
;  walu[2]       ; clock      ; 8.747  ; 8.747  ; Rise       ; clock           ;
;  walu[3]       ; clock      ; 8.757  ; 8.757  ; Rise       ; clock           ;
;  walu[4]       ; clock      ; 8.412  ; 8.412  ; Rise       ; clock           ;
;  walu[5]       ; clock      ; 7.859  ; 7.859  ; Rise       ; clock           ;
;  walu[6]       ; clock      ; 8.123  ; 8.123  ; Rise       ; clock           ;
;  walu[7]       ; clock      ; 8.779  ; 8.779  ; Rise       ; clock           ;
;  walu[8]       ; clock      ; 8.586  ; 8.586  ; Rise       ; clock           ;
;  walu[9]       ; clock      ; 7.839  ; 7.839  ; Rise       ; clock           ;
;  walu[10]      ; clock      ; 8.459  ; 8.459  ; Rise       ; clock           ;
;  walu[11]      ; clock      ; 9.146  ; 9.146  ; Rise       ; clock           ;
;  walu[12]      ; clock      ; 8.216  ; 8.216  ; Rise       ; clock           ;
;  walu[13]      ; clock      ; 9.272  ; 9.272  ; Rise       ; clock           ;
;  walu[14]      ; clock      ; 8.932  ; 8.932  ; Rise       ; clock           ;
;  walu[15]      ; clock      ; 8.452  ; 8.452  ; Rise       ; clock           ;
;  walu[16]      ; clock      ; 9.529  ; 9.529  ; Rise       ; clock           ;
;  walu[17]      ; clock      ; 8.451  ; 8.451  ; Rise       ; clock           ;
;  walu[18]      ; clock      ; 9.014  ; 9.014  ; Rise       ; clock           ;
;  walu[19]      ; clock      ; 9.225  ; 9.225  ; Rise       ; clock           ;
;  walu[20]      ; clock      ; 8.248  ; 8.248  ; Rise       ; clock           ;
;  walu[21]      ; clock      ; 9.691  ; 9.691  ; Rise       ; clock           ;
;  walu[22]      ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  walu[23]      ; clock      ; 8.241  ; 8.241  ; Rise       ; clock           ;
;  walu[24]      ; clock      ; 8.600  ; 8.600  ; Rise       ; clock           ;
;  walu[25]      ; clock      ; 9.252  ; 9.252  ; Rise       ; clock           ;
;  walu[26]      ; clock      ; 9.067  ; 9.067  ; Rise       ; clock           ;
;  walu[27]      ; clock      ; 8.245  ; 8.245  ; Rise       ; clock           ;
;  walu[28]      ; clock      ; 8.658  ; 8.658  ; Rise       ; clock           ;
;  walu[29]      ; clock      ; 8.168  ; 8.168  ; Rise       ; clock           ;
;  walu[30]      ; clock      ; 8.998  ; 8.998  ; Rise       ; clock           ;
;  walu[31]      ; clock      ; 9.390  ; 9.390  ; Rise       ; clock           ;
; plus1_high[*]  ; memclock   ; 24.015 ; 24.015 ; Rise       ; memclock        ;
;  plus1_high[0] ; memclock   ; 23.971 ; 23.971 ; Rise       ; memclock        ;
;  plus1_high[1] ; memclock   ; 24.015 ; 24.015 ; Rise       ; memclock        ;
;  plus1_high[2] ; memclock   ; 23.793 ; 23.793 ; Rise       ; memclock        ;
;  plus1_high[3] ; memclock   ; 23.799 ; 23.799 ; Rise       ; memclock        ;
;  plus1_high[4] ; memclock   ; 23.507 ; 23.507 ; Rise       ; memclock        ;
;  plus1_high[5] ; memclock   ; 23.517 ; 23.517 ; Rise       ; memclock        ;
;  plus1_high[6] ; memclock   ; 23.534 ; 23.534 ; Rise       ; memclock        ;
; plus1_low[*]   ; memclock   ; 23.690 ; 23.690 ; Rise       ; memclock        ;
;  plus1_low[0]  ; memclock   ; 23.690 ; 23.690 ; Rise       ; memclock        ;
;  plus1_low[1]  ; memclock   ; 23.651 ; 23.651 ; Rise       ; memclock        ;
;  plus1_low[2]  ; memclock   ; 23.636 ; 23.636 ; Rise       ; memclock        ;
;  plus1_low[3]  ; memclock   ; 23.437 ; 23.437 ; Rise       ; memclock        ;
;  plus1_low[4]  ; memclock   ; 23.433 ; 23.433 ; Rise       ; memclock        ;
;  plus1_low[5]  ; memclock   ; 23.388 ; 23.388 ; Rise       ; memclock        ;
;  plus1_low[6]  ; memclock   ; 23.428 ; 23.428 ; Rise       ; memclock        ;
; plus2_high[*]  ; memclock   ; 23.462 ; 23.462 ; Rise       ; memclock        ;
;  plus2_high[0] ; memclock   ; 23.452 ; 23.452 ; Rise       ; memclock        ;
;  plus2_high[1] ; memclock   ; 23.421 ; 23.421 ; Rise       ; memclock        ;
;  plus2_high[2] ; memclock   ; 23.462 ; 23.462 ; Rise       ; memclock        ;
;  plus2_high[3] ; memclock   ; 23.432 ; 23.432 ; Rise       ; memclock        ;
;  plus2_high[4] ; memclock   ; 23.438 ; 23.438 ; Rise       ; memclock        ;
;  plus2_high[5] ; memclock   ; 23.391 ; 23.391 ; Rise       ; memclock        ;
;  plus2_high[6] ; memclock   ; 23.434 ; 23.434 ; Rise       ; memclock        ;
; plus2_low[*]   ; memclock   ; 22.863 ; 22.863 ; Rise       ; memclock        ;
;  plus2_low[0]  ; memclock   ; 22.810 ; 22.810 ; Rise       ; memclock        ;
;  plus2_low[1]  ; memclock   ; 22.774 ; 22.774 ; Rise       ; memclock        ;
;  plus2_low[2]  ; memclock   ; 22.734 ; 22.734 ; Rise       ; memclock        ;
;  plus2_low[3]  ; memclock   ; 22.863 ; 22.863 ; Rise       ; memclock        ;
;  plus2_low[4]  ; memclock   ; 22.565 ; 22.565 ; Rise       ; memclock        ;
;  plus2_low[5]  ; memclock   ; 22.507 ; 22.507 ; Rise       ; memclock        ;
;  plus2_low[6]  ; memclock   ; 22.551 ; 22.551 ; Rise       ; memclock        ;
; total_high[*]  ; memclock   ; 21.607 ; 21.607 ; Rise       ; memclock        ;
;  total_high[0] ; memclock   ; 21.372 ; 21.372 ; Rise       ; memclock        ;
;  total_high[1] ; memclock   ; 21.556 ; 21.556 ; Rise       ; memclock        ;
;  total_high[2] ; memclock   ; 21.272 ; 21.272 ; Rise       ; memclock        ;
;  total_high[3] ; memclock   ; 21.607 ; 21.607 ; Rise       ; memclock        ;
;  total_high[4] ; memclock   ; 21.348 ; 21.348 ; Rise       ; memclock        ;
;  total_high[5] ; memclock   ; 21.371 ; 21.371 ; Rise       ; memclock        ;
;  total_high[6] ; memclock   ; 21.347 ; 21.347 ; Rise       ; memclock        ;
; total_low[*]   ; memclock   ; 20.667 ; 20.667 ; Rise       ; memclock        ;
;  total_low[0]  ; memclock   ; 20.655 ; 20.655 ; Rise       ; memclock        ;
;  total_low[1]  ; memclock   ; 20.665 ; 20.665 ; Rise       ; memclock        ;
;  total_low[2]  ; memclock   ; 20.656 ; 20.656 ; Rise       ; memclock        ;
;  total_low[3]  ; memclock   ; 20.349 ; 20.349 ; Rise       ; memclock        ;
;  total_low[4]  ; memclock   ; 20.645 ; 20.645 ; Rise       ; memclock        ;
;  total_low[5]  ; memclock   ; 20.667 ; 20.667 ; Rise       ; memclock        ;
;  total_low[6]  ; memclock   ; 20.366 ; 20.366 ; Rise       ; memclock        ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ealu[*]        ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  ealu[0]       ; clock      ; 5.098 ; 5.098 ; Rise       ; clock           ;
;  ealu[1]       ; clock      ; 4.662 ; 4.662 ; Rise       ; clock           ;
;  ealu[2]       ; clock      ; 5.485 ; 5.485 ; Rise       ; clock           ;
;  ealu[3]       ; clock      ; 5.597 ; 5.597 ; Rise       ; clock           ;
;  ealu[4]       ; clock      ; 5.320 ; 5.320 ; Rise       ; clock           ;
;  ealu[5]       ; clock      ; 5.568 ; 5.568 ; Rise       ; clock           ;
;  ealu[6]       ; clock      ; 5.652 ; 5.652 ; Rise       ; clock           ;
;  ealu[7]       ; clock      ; 5.965 ; 5.965 ; Rise       ; clock           ;
;  ealu[8]       ; clock      ; 5.459 ; 5.459 ; Rise       ; clock           ;
;  ealu[9]       ; clock      ; 4.965 ; 4.965 ; Rise       ; clock           ;
;  ealu[10]      ; clock      ; 5.577 ; 5.577 ; Rise       ; clock           ;
;  ealu[11]      ; clock      ; 5.850 ; 5.850 ; Rise       ; clock           ;
;  ealu[12]      ; clock      ; 5.518 ; 5.518 ; Rise       ; clock           ;
;  ealu[13]      ; clock      ; 6.238 ; 6.238 ; Rise       ; clock           ;
;  ealu[14]      ; clock      ; 5.047 ; 5.047 ; Rise       ; clock           ;
;  ealu[15]      ; clock      ; 6.101 ; 6.101 ; Rise       ; clock           ;
;  ealu[16]      ; clock      ; 5.250 ; 5.250 ; Rise       ; clock           ;
;  ealu[17]      ; clock      ; 5.363 ; 5.363 ; Rise       ; clock           ;
;  ealu[18]      ; clock      ; 5.795 ; 5.795 ; Rise       ; clock           ;
;  ealu[19]      ; clock      ; 5.402 ; 5.402 ; Rise       ; clock           ;
;  ealu[20]      ; clock      ; 5.932 ; 5.932 ; Rise       ; clock           ;
;  ealu[21]      ; clock      ; 6.106 ; 6.106 ; Rise       ; clock           ;
;  ealu[22]      ; clock      ; 5.985 ; 5.985 ; Rise       ; clock           ;
;  ealu[23]      ; clock      ; 5.548 ; 5.548 ; Rise       ; clock           ;
;  ealu[24]      ; clock      ; 5.221 ; 5.221 ; Rise       ; clock           ;
;  ealu[25]      ; clock      ; 5.713 ; 5.713 ; Rise       ; clock           ;
;  ealu[26]      ; clock      ; 5.232 ; 5.232 ; Rise       ; clock           ;
;  ealu[27]      ; clock      ; 5.176 ; 5.176 ; Rise       ; clock           ;
;  ealu[28]      ; clock      ; 5.299 ; 5.299 ; Rise       ; clock           ;
;  ealu[29]      ; clock      ; 5.565 ; 5.565 ; Rise       ; clock           ;
;  ealu[30]      ; clock      ; 5.382 ; 5.382 ; Rise       ; clock           ;
;  ealu[31]      ; clock      ; 5.021 ; 5.021 ; Rise       ; clock           ;
; inst[*]        ; clock      ; 4.456 ; 4.456 ; Rise       ; clock           ;
;  inst[0]       ; clock      ; 4.708 ; 4.708 ; Rise       ; clock           ;
;  inst[1]       ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  inst[2]       ; clock      ; 4.456 ; 4.456 ; Rise       ; clock           ;
;  inst[3]       ; clock      ; 5.368 ; 5.368 ; Rise       ; clock           ;
;  inst[4]       ; clock      ; 4.767 ; 4.767 ; Rise       ; clock           ;
;  inst[5]       ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  inst[6]       ; clock      ; 4.848 ; 4.848 ; Rise       ; clock           ;
;  inst[7]       ; clock      ; 4.628 ; 4.628 ; Rise       ; clock           ;
;  inst[8]       ; clock      ; 4.728 ; 4.728 ; Rise       ; clock           ;
;  inst[9]       ; clock      ; 4.942 ; 4.942 ; Rise       ; clock           ;
;  inst[10]      ; clock      ; 4.787 ; 4.787 ; Rise       ; clock           ;
;  inst[11]      ; clock      ; 4.718 ; 4.718 ; Rise       ; clock           ;
;  inst[12]      ; clock      ; 5.510 ; 5.510 ; Rise       ; clock           ;
;  inst[13]      ; clock      ; 5.157 ; 5.157 ; Rise       ; clock           ;
;  inst[14]      ; clock      ; 4.787 ; 4.787 ; Rise       ; clock           ;
;  inst[15]      ; clock      ; 4.877 ; 4.877 ; Rise       ; clock           ;
;  inst[16]      ; clock      ; 5.289 ; 5.289 ; Rise       ; clock           ;
;  inst[17]      ; clock      ; 5.240 ; 5.240 ; Rise       ; clock           ;
;  inst[18]      ; clock      ; 5.110 ; 5.110 ; Rise       ; clock           ;
;  inst[19]      ; clock      ; 5.096 ; 5.096 ; Rise       ; clock           ;
;  inst[20]      ; clock      ; 4.873 ; 4.873 ; Rise       ; clock           ;
;  inst[21]      ; clock      ; 4.860 ; 4.860 ; Rise       ; clock           ;
;  inst[22]      ; clock      ; 5.664 ; 5.664 ; Rise       ; clock           ;
;  inst[23]      ; clock      ; 5.075 ; 5.075 ; Rise       ; clock           ;
;  inst[24]      ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  inst[25]      ; clock      ; 4.782 ; 4.782 ; Rise       ; clock           ;
;  inst[26]      ; clock      ; 5.116 ; 5.116 ; Rise       ; clock           ;
;  inst[27]      ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  inst[28]      ; clock      ; 5.090 ; 5.090 ; Rise       ; clock           ;
;  inst[29]      ; clock      ; 5.532 ; 5.532 ; Rise       ; clock           ;
;  inst[30]      ; clock      ; 4.733 ; 4.733 ; Rise       ; clock           ;
;  inst[31]      ; clock      ; 4.808 ; 4.808 ; Rise       ; clock           ;
; lcd[*]         ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
;  lcd[0]        ; clock      ; 5.488 ; 5.488 ; Rise       ; clock           ;
;  lcd[1]        ; clock      ; 5.829 ; 5.829 ; Rise       ; clock           ;
;  lcd[2]        ; clock      ; 5.158 ; 5.158 ; Rise       ; clock           ;
;  lcd[3]        ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
;  lcd[4]        ; clock      ; 5.333 ; 5.333 ; Rise       ; clock           ;
; malu[*]        ; clock      ; 4.410 ; 4.410 ; Rise       ; clock           ;
;  malu[0]       ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  malu[1]       ; clock      ; 4.532 ; 4.532 ; Rise       ; clock           ;
;  malu[2]       ; clock      ; 5.022 ; 5.022 ; Rise       ; clock           ;
;  malu[3]       ; clock      ; 4.728 ; 4.728 ; Rise       ; clock           ;
;  malu[4]       ; clock      ; 4.729 ; 4.729 ; Rise       ; clock           ;
;  malu[5]       ; clock      ; 4.855 ; 4.855 ; Rise       ; clock           ;
;  malu[6]       ; clock      ; 4.787 ; 4.787 ; Rise       ; clock           ;
;  malu[7]       ; clock      ; 4.528 ; 4.528 ; Rise       ; clock           ;
;  malu[8]       ; clock      ; 4.947 ; 4.947 ; Rise       ; clock           ;
;  malu[9]       ; clock      ; 5.011 ; 5.011 ; Rise       ; clock           ;
;  malu[10]      ; clock      ; 4.576 ; 4.576 ; Rise       ; clock           ;
;  malu[11]      ; clock      ; 4.601 ; 4.601 ; Rise       ; clock           ;
;  malu[12]      ; clock      ; 4.501 ; 4.501 ; Rise       ; clock           ;
;  malu[13]      ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  malu[14]      ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  malu[15]      ; clock      ; 4.580 ; 4.580 ; Rise       ; clock           ;
;  malu[16]      ; clock      ; 4.655 ; 4.655 ; Rise       ; clock           ;
;  malu[17]      ; clock      ; 4.410 ; 4.410 ; Rise       ; clock           ;
;  malu[18]      ; clock      ; 4.805 ; 4.805 ; Rise       ; clock           ;
;  malu[19]      ; clock      ; 4.538 ; 4.538 ; Rise       ; clock           ;
;  malu[20]      ; clock      ; 4.695 ; 4.695 ; Rise       ; clock           ;
;  malu[21]      ; clock      ; 4.726 ; 4.726 ; Rise       ; clock           ;
;  malu[22]      ; clock      ; 4.572 ; 4.572 ; Rise       ; clock           ;
;  malu[23]      ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  malu[24]      ; clock      ; 4.838 ; 4.838 ; Rise       ; clock           ;
;  malu[25]      ; clock      ; 4.659 ; 4.659 ; Rise       ; clock           ;
;  malu[26]      ; clock      ; 4.757 ; 4.757 ; Rise       ; clock           ;
;  malu[27]      ; clock      ; 4.688 ; 4.688 ; Rise       ; clock           ;
;  malu[28]      ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  malu[29]      ; clock      ; 4.979 ; 4.979 ; Rise       ; clock           ;
;  malu[30]      ; clock      ; 4.924 ; 4.924 ; Rise       ; clock           ;
;  malu[31]      ; clock      ; 4.515 ; 4.515 ; Rise       ; clock           ;
; pc[*]          ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  pc[0]         ; clock      ; 4.771 ; 4.771 ; Rise       ; clock           ;
;  pc[1]         ; clock      ; 4.785 ; 4.785 ; Rise       ; clock           ;
;  pc[2]         ; clock      ; 4.690 ; 4.690 ; Rise       ; clock           ;
;  pc[3]         ; clock      ; 4.908 ; 4.908 ; Rise       ; clock           ;
;  pc[4]         ; clock      ; 4.951 ; 4.951 ; Rise       ; clock           ;
;  pc[5]         ; clock      ; 4.945 ; 4.945 ; Rise       ; clock           ;
;  pc[6]         ; clock      ; 4.930 ; 4.930 ; Rise       ; clock           ;
;  pc[7]         ; clock      ; 5.289 ; 5.289 ; Rise       ; clock           ;
;  pc[8]         ; clock      ; 5.008 ; 5.008 ; Rise       ; clock           ;
;  pc[9]         ; clock      ; 4.750 ; 4.750 ; Rise       ; clock           ;
;  pc[10]        ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
;  pc[11]        ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  pc[12]        ; clock      ; 4.730 ; 4.730 ; Rise       ; clock           ;
;  pc[13]        ; clock      ; 4.526 ; 4.526 ; Rise       ; clock           ;
;  pc[14]        ; clock      ; 4.867 ; 4.867 ; Rise       ; clock           ;
;  pc[15]        ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  pc[16]        ; clock      ; 5.217 ; 5.217 ; Rise       ; clock           ;
;  pc[17]        ; clock      ; 5.022 ; 5.022 ; Rise       ; clock           ;
;  pc[18]        ; clock      ; 4.737 ; 4.737 ; Rise       ; clock           ;
;  pc[19]        ; clock      ; 4.689 ; 4.689 ; Rise       ; clock           ;
;  pc[20]        ; clock      ; 4.926 ; 4.926 ; Rise       ; clock           ;
;  pc[21]        ; clock      ; 4.705 ; 4.705 ; Rise       ; clock           ;
;  pc[22]        ; clock      ; 4.907 ; 4.907 ; Rise       ; clock           ;
;  pc[23]        ; clock      ; 4.764 ; 4.764 ; Rise       ; clock           ;
;  pc[24]        ; clock      ; 4.698 ; 4.698 ; Rise       ; clock           ;
;  pc[25]        ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  pc[26]        ; clock      ; 4.687 ; 4.687 ; Rise       ; clock           ;
;  pc[27]        ; clock      ; 4.583 ; 4.583 ; Rise       ; clock           ;
;  pc[28]        ; clock      ; 4.485 ; 4.485 ; Rise       ; clock           ;
;  pc[29]        ; clock      ; 5.427 ; 5.427 ; Rise       ; clock           ;
;  pc[30]        ; clock      ; 4.716 ; 4.716 ; Rise       ; clock           ;
;  pc[31]        ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
; walu[*]        ; clock      ; 4.306 ; 4.306 ; Rise       ; clock           ;
;  walu[0]       ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  walu[1]       ; clock      ; 4.911 ; 4.911 ; Rise       ; clock           ;
;  walu[2]       ; clock      ; 4.773 ; 4.773 ; Rise       ; clock           ;
;  walu[3]       ; clock      ; 4.781 ; 4.781 ; Rise       ; clock           ;
;  walu[4]       ; clock      ; 4.635 ; 4.635 ; Rise       ; clock           ;
;  walu[5]       ; clock      ; 4.306 ; 4.306 ; Rise       ; clock           ;
;  walu[6]       ; clock      ; 4.407 ; 4.407 ; Rise       ; clock           ;
;  walu[7]       ; clock      ; 4.795 ; 4.795 ; Rise       ; clock           ;
;  walu[8]       ; clock      ; 4.604 ; 4.604 ; Rise       ; clock           ;
;  walu[9]       ; clock      ; 4.332 ; 4.332 ; Rise       ; clock           ;
;  walu[10]      ; clock      ; 4.676 ; 4.676 ; Rise       ; clock           ;
;  walu[11]      ; clock      ; 5.032 ; 5.032 ; Rise       ; clock           ;
;  walu[12]      ; clock      ; 4.519 ; 4.519 ; Rise       ; clock           ;
;  walu[13]      ; clock      ; 5.029 ; 5.029 ; Rise       ; clock           ;
;  walu[14]      ; clock      ; 4.843 ; 4.843 ; Rise       ; clock           ;
;  walu[15]      ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  walu[16]      ; clock      ; 5.286 ; 5.286 ; Rise       ; clock           ;
;  walu[17]      ; clock      ; 4.622 ; 4.622 ; Rise       ; clock           ;
;  walu[18]      ; clock      ; 4.902 ; 4.902 ; Rise       ; clock           ;
;  walu[19]      ; clock      ; 5.074 ; 5.074 ; Rise       ; clock           ;
;  walu[20]      ; clock      ; 4.545 ; 4.545 ; Rise       ; clock           ;
;  walu[21]      ; clock      ; 5.287 ; 5.287 ; Rise       ; clock           ;
;  walu[22]      ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
;  walu[23]      ; clock      ; 4.533 ; 4.533 ; Rise       ; clock           ;
;  walu[24]      ; clock      ; 4.710 ; 4.710 ; Rise       ; clock           ;
;  walu[25]      ; clock      ; 5.002 ; 5.002 ; Rise       ; clock           ;
;  walu[26]      ; clock      ; 4.990 ; 4.990 ; Rise       ; clock           ;
;  walu[27]      ; clock      ; 4.582 ; 4.582 ; Rise       ; clock           ;
;  walu[28]      ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  walu[29]      ; clock      ; 4.458 ; 4.458 ; Rise       ; clock           ;
;  walu[30]      ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
;  walu[31]      ; clock      ; 5.084 ; 5.084 ; Rise       ; clock           ;
; plus1_high[*]  ; memclock   ; 6.489 ; 6.489 ; Rise       ; memclock        ;
;  plus1_high[0] ; memclock   ; 6.748 ; 6.748 ; Rise       ; memclock        ;
;  plus1_high[1] ; memclock   ; 6.778 ; 6.778 ; Rise       ; memclock        ;
;  plus1_high[2] ; memclock   ; 6.609 ; 6.609 ; Rise       ; memclock        ;
;  plus1_high[3] ; memclock   ; 6.613 ; 6.613 ; Rise       ; memclock        ;
;  plus1_high[4] ; memclock   ; 6.508 ; 6.508 ; Rise       ; memclock        ;
;  plus1_high[5] ; memclock   ; 6.489 ; 6.489 ; Rise       ; memclock        ;
;  plus1_high[6] ; memclock   ; 6.511 ; 6.511 ; Rise       ; memclock        ;
; plus1_low[*]   ; memclock   ; 5.037 ; 5.037 ; Rise       ; memclock        ;
;  plus1_low[0]  ; memclock   ; 5.178 ; 5.178 ; Rise       ; memclock        ;
;  plus1_low[1]  ; memclock   ; 5.140 ; 5.140 ; Rise       ; memclock        ;
;  plus1_low[2]  ; memclock   ; 5.151 ; 5.151 ; Rise       ; memclock        ;
;  plus1_low[3]  ; memclock   ; 5.052 ; 5.052 ; Rise       ; memclock        ;
;  plus1_low[4]  ; memclock   ; 5.051 ; 5.051 ; Rise       ; memclock        ;
;  plus1_low[5]  ; memclock   ; 5.037 ; 5.037 ; Rise       ; memclock        ;
;  plus1_low[6]  ; memclock   ; 5.038 ; 5.038 ; Rise       ; memclock        ;
; plus2_high[*]  ; memclock   ; 6.051 ; 6.051 ; Rise       ; memclock        ;
;  plus2_high[0] ; memclock   ; 6.098 ; 6.098 ; Rise       ; memclock        ;
;  plus2_high[1] ; memclock   ; 6.086 ; 6.086 ; Rise       ; memclock        ;
;  plus2_high[2] ; memclock   ; 6.112 ; 6.112 ; Rise       ; memclock        ;
;  plus2_high[3] ; memclock   ; 6.090 ; 6.090 ; Rise       ; memclock        ;
;  plus2_high[4] ; memclock   ; 6.096 ; 6.096 ; Rise       ; memclock        ;
;  plus2_high[5] ; memclock   ; 6.051 ; 6.051 ; Rise       ; memclock        ;
;  plus2_high[6] ; memclock   ; 6.086 ; 6.086 ; Rise       ; memclock        ;
; plus2_low[*]   ; memclock   ; 5.390 ; 5.390 ; Rise       ; memclock        ;
;  plus2_low[0]  ; memclock   ; 5.528 ; 5.528 ; Rise       ; memclock        ;
;  plus2_low[1]  ; memclock   ; 5.481 ; 5.481 ; Rise       ; memclock        ;
;  plus2_low[2]  ; memclock   ; 5.496 ; 5.496 ; Rise       ; memclock        ;
;  plus2_low[3]  ; memclock   ; 5.562 ; 5.562 ; Rise       ; memclock        ;
;  plus2_low[4]  ; memclock   ; 5.415 ; 5.415 ; Rise       ; memclock        ;
;  plus2_low[5]  ; memclock   ; 5.390 ; 5.390 ; Rise       ; memclock        ;
;  plus2_low[6]  ; memclock   ; 5.406 ; 5.406 ; Rise       ; memclock        ;
; total_high[*]  ; memclock   ; 5.319 ; 5.319 ; Rise       ; memclock        ;
;  total_high[0] ; memclock   ; 5.368 ; 5.368 ; Rise       ; memclock        ;
;  total_high[1] ; memclock   ; 5.442 ; 5.442 ; Rise       ; memclock        ;
;  total_high[2] ; memclock   ; 5.319 ; 5.319 ; Rise       ; memclock        ;
;  total_high[3] ; memclock   ; 5.484 ; 5.484 ; Rise       ; memclock        ;
;  total_high[4] ; memclock   ; 5.335 ; 5.335 ; Rise       ; memclock        ;
;  total_high[5] ; memclock   ; 5.355 ; 5.355 ; Rise       ; memclock        ;
;  total_high[6] ; memclock   ; 5.341 ; 5.341 ; Rise       ; memclock        ;
; total_low[*]   ; memclock   ; 4.834 ; 4.834 ; Rise       ; memclock        ;
;  total_low[0]  ; memclock   ; 4.979 ; 4.979 ; Rise       ; memclock        ;
;  total_low[1]  ; memclock   ; 4.990 ; 4.990 ; Rise       ; memclock        ;
;  total_low[2]  ; memclock   ; 4.979 ; 4.979 ; Rise       ; memclock        ;
;  total_low[3]  ; memclock   ; 4.834 ; 4.834 ; Rise       ; memclock        ;
;  total_low[4]  ; memclock   ; 4.977 ; 4.977 ; Rise       ; memclock        ;
;  total_low[5]  ; memclock   ; 4.987 ; 4.987 ; Rise       ; memclock        ;
;  total_low[6]  ; memclock   ; 4.851 ; 4.851 ; Rise       ; memclock        ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clock      ; clock     ; 3179059  ; 100254   ; 8184     ; 0        ;
; memclock   ; clock     ; 7554     ; 0        ; 0        ; 0        ;
; clock      ; cpu_clock ; 1        ; 1        ; 0        ; 0        ;
; cpu_clock  ; cpu_clock ; 3        ; 0        ; 0        ; 0        ;
; memclock   ; cpu_clock ; 1        ; 1        ; 0        ; 0        ;
; clock      ; memclock  ; 166      ; 25       ; 0        ; 0        ;
; memclock   ; memclock  ; 8        ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clock      ; clock     ; 3179059  ; 100254   ; 8184     ; 0        ;
; memclock   ; clock     ; 7554     ; 0        ; 0        ; 0        ;
; clock      ; cpu_clock ; 1        ; 1        ; 0        ; 0        ;
; cpu_clock  ; cpu_clock ; 3        ; 0        ; 0        ; 0        ;
; memclock   ; cpu_clock ; 1        ; 1        ; 0        ; 0        ;
; clock      ; memclock  ; 166      ; 25       ; 0        ; 0        ;
; memclock   ; memclock  ; 8        ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 1661  ; 1661 ;
; Unconstrained Output Ports      ; 207   ; 207  ;
; Unconstrained Output Port Paths ; 3731  ; 3731 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon May 23 21:04:31 2016
Info: Command: quartus_sta cpu -c cpu
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name memclock memclock
    Info (332105): create_clock -period 1.000 -name cpu_clock cpu_clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.210
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.210     -6003.765 clock 
    Info (332119):    -1.914       -52.259 memclock 
    Info (332119):     0.236         0.000 cpu_clock 
Info (332146): Worst-case hold slack is -2.551
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.551        -5.102 cpu_clock 
    Info (332119):    -1.632       -34.748 memclock 
    Info (332119):     0.524         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -129.076 memclock 
    Info (332119):    -1.423     -1370.072 clock 
    Info (332119):    -1.380        -4.380 cpu_clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.745
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.745     -2425.210 clock 
    Info (332119):    -1.460       -15.069 memclock 
    Info (332119):     0.631         0.000 cpu_clock 
Info (332146): Worst-case hold slack is -1.591
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.591        -3.182 cpu_clock 
    Info (332119):    -1.213       -25.085 memclock 
    Info (332119):     0.241         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -129.076 memclock 
    Info (332119):    -1.423     -1370.072 clock 
    Info (332119):    -1.380        -4.380 cpu_clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 447 megabytes
    Info: Processing ended: Mon May 23 21:04:39 2016
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


