TimeQuest Timing Analyzer report for MSX_DE1_SDCard
Wed Jan 25 19:27:13 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Slow Model Minimum Pulse Width: 'A[0]'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLOCK_50'
 27. Fast Model Hold: 'CLOCK_50'
 28. Fast Model Minimum Pulse Width: 'CLOCK_50'
 29. Fast Model Minimum Pulse Width: 'A[0]'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Progagation Delay
 42. Minimum Progagation Delay
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MSX_DE1_SDCard                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; A[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[0] }     ;
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 153.0 MHz ; 153.0 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -5.536 ; -883.013      ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.631 ; -268.027           ;
; A[0]     ; -1.469 ; -11.245            ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                  ;
+--------+---------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.536 ; sd_controller:i_sd_control|cmd_out[2]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.573      ;
; -5.532 ; sd_controller:i_sd_control|cmd_out[2]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.569      ;
; -5.446 ; sd_controller:i_sd_control|cmd_out[0]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.483      ;
; -5.442 ; sd_controller:i_sd_control|cmd_out[0]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.479      ;
; -5.408 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.CMD59                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.440      ;
; -5.408 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.WRITE_BLOCK_SEND_CRC2 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.440      ;
; -5.407 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.INIT                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 6.438      ;
; -5.404 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_SKIP       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.440      ;
; -5.404 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_CRC        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.440      ;
; -5.404 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.CMD8GOTB4             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.440      ;
; -5.404 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.RST                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.440      ;
; -5.392 ; sd_controller:i_sd_control|cmd_out[3]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.429      ;
; -5.388 ; sd_controller:i_sd_control|cmd_out[3]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.425      ;
; -5.362 ; sd_controller:i_sd_control|cmd_out[1]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.399      ;
; -5.362 ; sd_controller:i_sd_control|clock_divider[3] ; sd_controller:i_sd_control|sr_return_state.CMD59                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.394      ;
; -5.362 ; sd_controller:i_sd_control|clock_divider[3] ; sd_controller:i_sd_control|sr_return_state.WRITE_BLOCK_SEND_CRC2 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.394      ;
; -5.361 ; sd_controller:i_sd_control|clock_divider[3] ; sd_controller:i_sd_control|sr_return_state.INIT                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 6.392      ;
; -5.358 ; sd_controller:i_sd_control|cmd_out[1]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.395      ;
; -5.358 ; sd_controller:i_sd_control|clock_divider[3] ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_SKIP       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.394      ;
; -5.358 ; sd_controller:i_sd_control|clock_divider[3] ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_CRC        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.394      ;
; -5.358 ; sd_controller:i_sd_control|clock_divider[3] ; sd_controller:i_sd_control|sr_return_state.CMD8GOTB4             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.394      ;
; -5.358 ; sd_controller:i_sd_control|clock_divider[3] ; sd_controller:i_sd_control|sr_return_state.RST                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 6.394      ;
; -5.310 ; sd_controller:i_sd_control|cmd_out[4]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.347      ;
; -5.306 ; sd_controller:i_sd_control|cmd_out[4]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 6.343      ;
; -5.293 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[8]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 6.307      ;
; -5.293 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[9]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 6.307      ;
; -5.293 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[10]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 6.307      ;
; -5.293 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[11]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 6.307      ;
; -5.285 ; sd_controller:i_sd_control|cmd_out[8]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 6.330      ;
; -5.281 ; sd_controller:i_sd_control|cmd_out[8]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.007      ; 6.326      ;
; -5.259 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[16]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.291      ;
; -5.259 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[17]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.291      ;
; -5.259 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[18]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.291      ;
; -5.259 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[24]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.291      ;
; -5.259 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[25]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.291      ;
; -5.259 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[26]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.291      ;
; -5.259 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[27]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.291      ;
; -5.257 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[19]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.289      ;
; -5.257 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[20]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.289      ;
; -5.257 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[21]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.289      ;
; -5.257 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[22]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.289      ;
; -5.257 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[23]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.289      ;
; -5.257 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[28]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.289      ;
; -5.257 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[29]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.289      ;
; -5.257 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[30]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.289      ;
; -5.257 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[31]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.289      ;
; -5.255 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|error_code[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 6.278      ;
; -5.255 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|error_code[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 6.278      ;
; -5.249 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[32]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.277      ;
; -5.249 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[33]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.277      ;
; -5.249 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[34]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.277      ;
; -5.249 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[35]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.277      ;
; -5.241 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[8]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 6.255      ;
; -5.241 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[9]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 6.255      ;
; -5.241 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[10]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 6.255      ;
; -5.241 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[11]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 6.255      ;
; -5.226 ; sd_controller:i_sd_control|byte_counter[3]  ; sd_controller:i_sd_control|cmd_out[8]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 6.243      ;
; -5.226 ; sd_controller:i_sd_control|byte_counter[3]  ; sd_controller:i_sd_control|cmd_out[9]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 6.243      ;
; -5.226 ; sd_controller:i_sd_control|byte_counter[3]  ; sd_controller:i_sd_control|cmd_out[10]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 6.243      ;
; -5.226 ; sd_controller:i_sd_control|byte_counter[3]  ; sd_controller:i_sd_control|cmd_out[11]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 6.243      ;
; -5.209 ; sd_controller:i_sd_control|data_in[4]       ; sd_controller:i_sd_control|cmd_out[8]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 6.223      ;
; -5.209 ; sd_controller:i_sd_control|data_in[4]       ; sd_controller:i_sd_control|cmd_out[9]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 6.223      ;
; -5.209 ; sd_controller:i_sd_control|data_in[4]       ; sd_controller:i_sd_control|cmd_out[10]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 6.223      ;
; -5.209 ; sd_controller:i_sd_control|data_in[4]       ; sd_controller:i_sd_control|cmd_out[11]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.024     ; 6.223      ;
; -5.207 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[16]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.239      ;
; -5.207 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[17]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.239      ;
; -5.207 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[18]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.239      ;
; -5.207 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[24]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.239      ;
; -5.207 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[25]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.239      ;
; -5.207 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[26]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.239      ;
; -5.207 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[27]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.239      ;
; -5.207 ; sd_controller:i_sd_control|byte_counter[4]  ; sd_controller:i_sd_control|cmd_out[8]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 6.224      ;
; -5.207 ; sd_controller:i_sd_control|byte_counter[4]  ; sd_controller:i_sd_control|cmd_out[9]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 6.224      ;
; -5.207 ; sd_controller:i_sd_control|byte_counter[4]  ; sd_controller:i_sd_control|cmd_out[10]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 6.224      ;
; -5.207 ; sd_controller:i_sd_control|byte_counter[4]  ; sd_controller:i_sd_control|cmd_out[11]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.021     ; 6.224      ;
; -5.205 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[19]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.237      ;
; -5.205 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[20]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.237      ;
; -5.205 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[21]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.237      ;
; -5.205 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[22]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.237      ;
; -5.205 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[23]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.237      ;
; -5.205 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[28]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.237      ;
; -5.205 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[29]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.237      ;
; -5.205 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[30]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.237      ;
; -5.205 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[31]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 6.237      ;
; -5.203 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|error_code[1]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 6.226      ;
; -5.203 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|error_code[2]                         ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.015     ; 6.226      ;
; -5.197 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[32]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.225      ;
; -5.197 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[33]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.225      ;
; -5.197 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[34]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.225      ;
; -5.197 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[35]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.010     ; 6.225      ;
; -5.192 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[36]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 6.213      ;
; -5.192 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 6.213      ;
; -5.192 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[38]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 6.213      ;
; -5.192 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.017     ; 6.213      ;
; -5.192 ; sd_controller:i_sd_control|byte_counter[3]  ; sd_controller:i_sd_control|cmd_out[16]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.227      ;
; -5.192 ; sd_controller:i_sd_control|byte_counter[3]  ; sd_controller:i_sd_control|cmd_out[17]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.227      ;
; -5.192 ; sd_controller:i_sd_control|byte_counter[3]  ; sd_controller:i_sd_control|cmd_out[18]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.227      ;
; -5.192 ; sd_controller:i_sd_control|byte_counter[3]  ; sd_controller:i_sd_control|cmd_out[24]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.227      ;
; -5.192 ; sd_controller:i_sd_control|byte_counter[3]  ; sd_controller:i_sd_control|cmd_out[25]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.227      ;
; -5.192 ; sd_controller:i_sd_control|byte_counter[3]  ; sd_controller:i_sd_control|cmd_out[26]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.003     ; 6.227      ;
+--------+---------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; sd_controller:i_sd_control|sr_return_state.WRITE_BLOCK_WAIT      ; sd_controller:i_sd_control|sr_return_state.WRITE_BLOCK_WAIT      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|state.WRITE_BLOCK_FINISH              ; sd_controller:i_sd_control|state.WRITE_BLOCK_FINISH              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|state.READ_BLOCK_FINISH               ; sd_controller:i_sd_control|state.READ_BLOCK_FINISH               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|return_state.CMD8R1                   ; sd_controller:i_sd_control|return_state.CMD8R1                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|sr_return_state.SEND_CMD_2            ; sd_controller:i_sd_control|sr_return_state.SEND_CMD_2            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|bit_counter[3]                        ; sd_controller:i_sd_control|bit_counter[3]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|bit_counter[4]                        ; sd_controller:i_sd_control|bit_counter[4]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|bit_counter[5]                        ; sd_controller:i_sd_control|bit_counter[5]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|bit_counter[6]                        ; sd_controller:i_sd_control|bit_counter[6]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_DATA       ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_DATA       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|byte_counter[0]                       ; sd_controller:i_sd_control|byte_counter[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|byte_counter[2]                       ; sd_controller:i_sd_control|byte_counter[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|byte_counter[4]                       ; sd_controller:i_sd_control|byte_counter[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|transfer_data_out                     ; sd_controller:i_sd_control|transfer_data_out                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|state.WRITE_BLOCK_ABORT               ; sd_controller:i_sd_control|state.WRITE_BLOCK_ABORT               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|bit_counter[7]                        ; sd_controller:i_sd_control|bit_counter[7]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_WAIT_CHECK ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_WAIT_CHECK ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|state.IDLE                            ; sd_controller:i_sd_control|state.IDLE                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|slow_clock                            ; sd_controller:i_sd_control|slow_clock                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|state.SEND_RCV_CLK1                   ; sd_controller:i_sd_control|state.SEND_RCV_CLK1                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|crc7[6]                               ; sd_controller:i_sd_control|crc7[6]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|crc7[0]                               ; sd_controller:i_sd_control|crc7[0]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|crc7[1]                               ; sd_controller:i_sd_control|crc7[1]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|crc7[2]                               ; sd_controller:i_sd_control|crc7[2]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|crc7[3]                               ; sd_controller:i_sd_control|crc7[3]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|crc7[4]                               ; sd_controller:i_sd_control|crc7[4]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|crc7[5]                               ; sd_controller:i_sd_control|crc7[5]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[14]                         ; sd_controller:i_sd_control|out_crc16[14]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[15]                         ; sd_controller:i_sd_control|out_crc16[15]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[0]                          ; sd_controller:i_sd_control|out_crc16[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[1]                          ; sd_controller:i_sd_control|out_crc16[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[2]                          ; sd_controller:i_sd_control|out_crc16[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[3]                          ; sd_controller:i_sd_control|out_crc16[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[4]                          ; sd_controller:i_sd_control|out_crc16[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[5]                          ; sd_controller:i_sd_control|out_crc16[5]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[6]                          ; sd_controller:i_sd_control|out_crc16[6]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[7]                          ; sd_controller:i_sd_control|out_crc16[7]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[8]                          ; sd_controller:i_sd_control|out_crc16[8]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[9]                          ; sd_controller:i_sd_control|out_crc16[9]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[10]                         ; sd_controller:i_sd_control|out_crc16[10]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[11]                         ; sd_controller:i_sd_control|out_crc16[11]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[12]                         ; sd_controller:i_sd_control|out_crc16[12]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|out_crc16[13]                         ; sd_controller:i_sd_control|out_crc16[13]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|crcLow[0]                             ; sd_controller:i_sd_control|crcLow[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[12]                          ; sd_controller:i_sd_control|in_crc16[12]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[13]                          ; sd_controller:i_sd_control|in_crc16[13]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[14]                          ; sd_controller:i_sd_control|in_crc16[14]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[15]                          ; sd_controller:i_sd_control|in_crc16[15]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[0]                           ; sd_controller:i_sd_control|in_crc16[0]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[1]                           ; sd_controller:i_sd_control|in_crc16[1]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[2]                           ; sd_controller:i_sd_control|in_crc16[2]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[3]                           ; sd_controller:i_sd_control|in_crc16[3]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[4]                           ; sd_controller:i_sd_control|in_crc16[4]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[5]                           ; sd_controller:i_sd_control|in_crc16[5]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[6]                           ; sd_controller:i_sd_control|in_crc16[6]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[7]                           ; sd_controller:i_sd_control|in_crc16[7]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[8]                           ; sd_controller:i_sd_control|in_crc16[8]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[9]                           ; sd_controller:i_sd_control|in_crc16[9]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[10]                          ; sd_controller:i_sd_control|in_crc16[10]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|in_crc16[11]                          ; sd_controller:i_sd_control|in_crc16[11]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; sd_controller:i_sd_control|error_code[0]                         ; sd_controller:i_sd_control|error_code[0]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.622 ; sd_controller:i_sd_control|return_state.READ_BLOCK_R1            ; sd_controller:i_sd_control|state.READ_BLOCK_R1                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.908      ;
; 0.623 ; sd_controller:i_sd_control|out_crc16[2]                          ; sd_controller:i_sd_control|crcLow[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.627 ; sd_controller:i_sd_control|out_crc16[5]                          ; sd_controller:i_sd_control|crcLow[5]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.913      ;
; 0.628 ; sd_controller:i_sd_control|state.CMD8GOTB4                       ; sd_controller:i_sd_control|state.CMD55                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.628 ; sd_controller:i_sd_control|out_crc16[8]                          ; sd_controller:i_sd_control|out_crc16[9]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; sd_controller:i_sd_control|state.CMD58R1                         ; sd_controller:i_sd_control|state.RST2                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.633 ; sd_controller:i_sd_control|clock_divider[6]                      ; sd_controller:i_sd_control|clock_divider[6]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.919      ;
; 0.767 ; sd_controller:i_sd_control|return_state.CMD41                    ; sd_controller:i_sd_control|state.CMD41                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.053      ;
; 0.771 ; sd_controller:i_sd_control|state.CMD58B4                         ; sd_controller:i_sd_control|sr_return_state.CMD59                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.773 ; sd_controller:i_sd_control|out_crc16[7]                          ; sd_controller:i_sd_control|crcLow[7]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.776 ; sd_controller:i_sd_control|out_crc16[1]                          ; sd_controller:i_sd_control|crcLow[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.062      ;
; 0.787 ; sd_controller:i_sd_control|state.CMD0                            ; sd_controller:i_sd_control|return_state.CMD8                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.788 ; sd_controller:i_sd_control|state.CMD41                           ; sd_controller:i_sd_control|return_state.POLL_CMD                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.074      ;
; 0.798 ; sd_controller:i_sd_control|state.CMD8R1                          ; sd_controller:i_sd_control|sr_return_state.CMD8B2                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.084      ;
; 0.803 ; sd_controller:i_sd_control|data_in[3]                            ; sd_controller:i_sd_control|data_in[4]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.089      ;
; 0.853 ; sd_controller:i_sd_control|return_state.CMD8                     ; sd_controller:i_sd_control|state.CMD8                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.139      ;
; 0.873 ; sd_controller:i_sd_control|return_state.POLL_CMD                 ; sd_controller:i_sd_control|state.POLL_CMD                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.159      ;
; 0.930 ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_WAIT_CHECK ; sd_controller:i_sd_control|state.READ_BLOCK_WAIT_CHECK           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.216      ;
; 0.931 ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_DATA       ; sd_controller:i_sd_control|state.READ_BLOCK_DATA                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.217      ;
; 0.932 ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_CRC        ; sd_controller:i_sd_control|state.READ_BLOCK_CRC                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.218      ;
; 0.949 ; sd_controller:i_sd_control|clock_divider[1]                      ; sd_controller:i_sd_control|clock_divider[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.235      ;
; 0.950 ; sd_controller:i_sd_control|clock_divider[3]                      ; sd_controller:i_sd_control|clock_divider[3]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.236      ;
; 0.950 ; sd_controller:i_sd_control|clock_divider[5]                      ; sd_controller:i_sd_control|clock_divider[5]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.236      ;
; 0.966 ; sd_controller:i_sd_control|sr_return_state.SEND_CMD_2            ; sd_controller:i_sd_control|state.SEND_CMD_2                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.252      ;
; 0.968 ; sd_controller:i_sd_control|in_crc16[13]                          ; sd_controller:i_sd_control|in_crc16[14]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.970 ; sd_controller:i_sd_control|out_crc16[10]                         ; sd_controller:i_sd_control|out_crc16[11]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.256      ;
; 0.971 ; sd_controller:i_sd_control|sr_return_state.WRITE_BLOCK_WAIT      ; sd_controller:i_sd_control|state.WRITE_BLOCK_WAIT                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; sd_controller:i_sd_control|out_crc16[5]                          ; sd_controller:i_sd_control|out_crc16[6]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; sd_controller:i_sd_control|in_crc16[6]                           ; sd_controller:i_sd_control|in_crc16[7]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; sd_controller:i_sd_control|in_crc16[8]                           ; sd_controller:i_sd_control|in_crc16[9]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.977 ; sd_controller:i_sd_control|state.CMD58R1                         ; sd_controller:i_sd_control|sr_return_state.CMD58B2               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.985 ; sd_controller:i_sd_control|out_crc16[3]                          ; sd_controller:i_sd_control|out_crc16[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.988 ; sd_controller:i_sd_control|in_crc16[12]                          ; sd_controller:i_sd_control|in_crc16[13]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.274      ;
; 0.989 ; sd_controller:i_sd_control|out_crc16[15]                         ; sd_controller:i_sd_control|out_crc16[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.275      ;
; 0.989 ; sd_controller:i_sd_control|in_crc16[2]                           ; sd_controller:i_sd_control|in_crc16[3]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.275      ;
; 0.990 ; sd_controller:i_sd_control|in_crc16[0]                           ; sd_controller:i_sd_control|in_crc16[1]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.276      ;
; 1.005 ; sd_controller:i_sd_control|out_crc16[6]                          ; sd_controller:i_sd_control|crcLow[6]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.290      ;
; 1.009 ; sd_controller:i_sd_control|in_crc16[9]                           ; sd_controller:i_sd_control|in_crc16[10]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.295      ;
; 1.010 ; sd_controller:i_sd_control|out_crc16[2]                          ; sd_controller:i_sd_control|out_crc16[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.296      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[0]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[0]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[1]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[1]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[2]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[2]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[3]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[3]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[4]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[4]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[5]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[5]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[6]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[6]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[7]   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[7]   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|card_type[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|card_type[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|card_type[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|card_type[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[10]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[10]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[11]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[11]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[12]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[12]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[13]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[13]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[14]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[14]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[15]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[15]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[16]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[16]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[17]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[17]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[18]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[18]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[19]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[19]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[20]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[20]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[21]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[21]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[22]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[22]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[23]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[23]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[24]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[24]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[25]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[25]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[26]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[26]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[27]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[27]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[28]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[28]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[29]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[29]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[2]       ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[0]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[0]  ; Rise       ; A[0]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[4]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[6]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_w_reg|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_w_reg|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_w_reg|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_w_reg|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_w_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_w_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_w_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_w_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[7]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; A[0]       ; 2.483 ; 2.483 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 1.630 ; 1.630 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 2.084 ; 2.084 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 1.786 ; 1.786 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 1.519 ; 1.519 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 1.512 ; 1.512 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 2.201 ; 2.201 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 2.483 ; 2.483 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 2.297 ; 2.297 ; Rise       ; A[0]            ;
; KEY[*]    ; CLOCK_50   ; 7.628 ; 7.628 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 7.628 ; 7.628 ; Rise       ; CLOCK_50        ;
; SD_DAT    ; CLOCK_50   ; 5.284 ; 5.284 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; A[0]       ; -1.264 ; -1.264 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; -1.382 ; -1.382 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; -1.836 ; -1.836 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; -1.538 ; -1.538 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; -1.271 ; -1.271 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; -1.264 ; -1.264 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; -1.953 ; -1.953 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; -2.235 ; -2.235 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; -2.049 ; -2.049 ; Rise       ; A[0]            ;
; KEY[*]    ; CLOCK_50   ; -4.390 ; -4.390 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.390 ; -4.390 ; Rise       ; CLOCK_50        ;
; SD_DAT    ; CLOCK_50   ; -3.653 ; -3.653 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; A[0]       ; 12.976 ; 12.976 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 12.302 ; 12.302 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 12.768 ; 12.768 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 12.273 ; 12.273 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.894 ; 11.894 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.881 ; 11.881 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 12.625 ; 12.625 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 12.845 ; 12.845 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 12.976 ; 12.976 ; Rise       ; A[0]            ;
; HEX0[*]   ; A[0]       ; 13.105 ; 13.105 ; Rise       ; A[0]            ;
;  HEX0[0]  ; A[0]       ; 12.469 ; 12.469 ; Rise       ; A[0]            ;
;  HEX0[1]  ; A[0]       ; 12.883 ; 12.883 ; Rise       ; A[0]            ;
;  HEX0[2]  ; A[0]       ; 12.496 ; 12.496 ; Rise       ; A[0]            ;
;  HEX0[3]  ; A[0]       ; 12.512 ; 12.512 ; Rise       ; A[0]            ;
;  HEX0[4]  ; A[0]       ; 12.416 ; 12.416 ; Rise       ; A[0]            ;
;  HEX0[5]  ; A[0]       ; 13.105 ; 13.105 ; Rise       ; A[0]            ;
;  HEX0[6]  ; A[0]       ; 13.004 ; 13.004 ; Rise       ; A[0]            ;
; HEX1[*]   ; A[0]       ; 13.144 ; 13.144 ; Rise       ; A[0]            ;
;  HEX1[0]  ; A[0]       ; 11.923 ; 11.923 ; Rise       ; A[0]            ;
;  HEX1[1]  ; A[0]       ; 11.836 ; 11.836 ; Rise       ; A[0]            ;
;  HEX1[2]  ; A[0]       ; 13.144 ; 13.144 ; Rise       ; A[0]            ;
;  HEX1[3]  ; A[0]       ; 12.235 ; 12.235 ; Rise       ; A[0]            ;
;  HEX1[4]  ; A[0]       ; 11.603 ; 11.603 ; Rise       ; A[0]            ;
;  HEX1[5]  ; A[0]       ; 13.122 ; 13.122 ; Rise       ; A[0]            ;
;  HEX1[6]  ; A[0]       ; 12.271 ; 12.271 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 12.976 ; 12.976 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 12.302 ; 12.302 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 12.768 ; 12.768 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 12.273 ; 12.273 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.894 ; 11.894 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.881 ; 11.881 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 12.625 ; 12.625 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 12.845 ; 12.845 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 12.976 ; 12.976 ; Fall       ; A[0]            ;
; D[*]      ; CLOCK_50   ; 9.981  ; 9.981  ; Rise       ; CLOCK_50        ;
;  D[0]     ; CLOCK_50   ; 9.159  ; 9.159  ; Rise       ; CLOCK_50        ;
;  D[1]     ; CLOCK_50   ; 9.488  ; 9.488  ; Rise       ; CLOCK_50        ;
;  D[3]     ; CLOCK_50   ; 8.996  ; 8.996  ; Rise       ; CLOCK_50        ;
;  D[4]     ; CLOCK_50   ; 8.431  ; 8.431  ; Rise       ; CLOCK_50        ;
;  D[5]     ; CLOCK_50   ; 9.744  ; 9.744  ; Rise       ; CLOCK_50        ;
;  D[6]     ; CLOCK_50   ; 9.981  ; 9.981  ; Rise       ; CLOCK_50        ;
;  D[7]     ; CLOCK_50   ; 9.567  ; 9.567  ; Rise       ; CLOCK_50        ;
; SD_CLK    ; CLOCK_50   ; 7.028  ; 7.028  ; Rise       ; CLOCK_50        ;
; SD_CMD    ; CLOCK_50   ; 7.345  ; 7.345  ; Rise       ; CLOCK_50        ;
; SD_DAT3   ; CLOCK_50   ; 7.600  ; 7.600  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; A[0]       ; 9.573  ; 9.573  ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 10.783 ; 10.783 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 11.002 ; 11.002 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 9.951  ; 9.951  ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 9.573  ; 9.573  ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 10.163 ; 10.163 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 10.307 ; 10.307 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 10.525 ; 10.525 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 10.655 ; 10.655 ; Rise       ; A[0]            ;
; HEX0[*]   ; A[0]       ; 12.088 ; 12.088 ; Rise       ; A[0]            ;
;  HEX0[0]  ; A[0]       ; 12.093 ; 12.093 ; Rise       ; A[0]            ;
;  HEX0[1]  ; A[0]       ; 12.517 ; 12.517 ; Rise       ; A[0]            ;
;  HEX0[2]  ; A[0]       ; 12.120 ; 12.120 ; Rise       ; A[0]            ;
;  HEX0[3]  ; A[0]       ; 12.130 ; 12.130 ; Rise       ; A[0]            ;
;  HEX0[4]  ; A[0]       ; 12.088 ; 12.088 ; Rise       ; A[0]            ;
;  HEX0[5]  ; A[0]       ; 12.732 ; 12.732 ; Rise       ; A[0]            ;
;  HEX0[6]  ; A[0]       ; 12.636 ; 12.636 ; Rise       ; A[0]            ;
; HEX1[*]   ; A[0]       ; 11.212 ; 11.212 ; Rise       ; A[0]            ;
;  HEX1[0]  ; A[0]       ; 11.537 ; 11.537 ; Rise       ; A[0]            ;
;  HEX1[1]  ; A[0]       ; 11.447 ; 11.447 ; Rise       ; A[0]            ;
;  HEX1[2]  ; A[0]       ; 12.540 ; 12.540 ; Rise       ; A[0]            ;
;  HEX1[3]  ; A[0]       ; 11.857 ; 11.857 ; Rise       ; A[0]            ;
;  HEX1[4]  ; A[0]       ; 11.212 ; 11.212 ; Rise       ; A[0]            ;
;  HEX1[5]  ; A[0]       ; 12.760 ; 12.760 ; Rise       ; A[0]            ;
;  HEX1[6]  ; A[0]       ; 11.878 ; 11.878 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 11.881 ; 11.881 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 12.302 ; 12.302 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 12.768 ; 12.768 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 12.273 ; 12.273 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.894 ; 11.894 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.881 ; 11.881 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 12.625 ; 12.625 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 12.845 ; 12.845 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 12.976 ; 12.976 ; Fall       ; A[0]            ;
; D[*]      ; CLOCK_50   ; 8.431  ; 8.431  ; Rise       ; CLOCK_50        ;
;  D[0]     ; CLOCK_50   ; 9.159  ; 9.159  ; Rise       ; CLOCK_50        ;
;  D[1]     ; CLOCK_50   ; 9.488  ; 9.488  ; Rise       ; CLOCK_50        ;
;  D[3]     ; CLOCK_50   ; 8.996  ; 8.996  ; Rise       ; CLOCK_50        ;
;  D[4]     ; CLOCK_50   ; 8.431  ; 8.431  ; Rise       ; CLOCK_50        ;
;  D[5]     ; CLOCK_50   ; 9.744  ; 9.744  ; Rise       ; CLOCK_50        ;
;  D[6]     ; CLOCK_50   ; 9.981  ; 9.981  ; Rise       ; CLOCK_50        ;
;  D[7]     ; CLOCK_50   ; 9.567  ; 9.567  ; Rise       ; CLOCK_50        ;
; SD_CLK    ; CLOCK_50   ; 7.028  ; 7.028  ; Rise       ; CLOCK_50        ;
; SD_CMD    ; CLOCK_50   ; 7.345  ; 7.345  ; Rise       ; CLOCK_50        ;
; SD_DAT3   ; CLOCK_50   ; 7.600  ; 7.600  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; D[0]        ; 13.722 ; 13.722 ; 13.722 ; 13.722 ;
; A[1]       ; D[1]        ; 14.188 ; 14.188 ; 14.188 ; 14.188 ;
; A[1]       ; D[2]        ; 11.092 ; 13.693 ; 13.693 ; 11.092 ;
; A[1]       ; D[3]        ; 13.314 ; 13.314 ; 13.314 ; 13.314 ;
; A[1]       ; D[4]        ; 13.301 ; 13.301 ; 13.301 ; 13.301 ;
; A[1]       ; D[5]        ; 14.045 ; 14.045 ; 14.045 ; 14.045 ;
; A[1]       ; D[6]        ; 14.265 ; 14.265 ; 14.265 ; 14.265 ;
; A[1]       ; D[7]        ; 14.396 ; 14.396 ; 14.396 ; 14.396 ;
; A[2]       ; D[0]        ; 13.236 ; 13.236 ; 13.236 ; 13.236 ;
; A[2]       ; D[1]        ; 13.702 ; 13.702 ; 13.702 ; 13.702 ;
; A[2]       ; D[2]        ; 10.606 ; 13.207 ; 13.207 ; 10.606 ;
; A[2]       ; D[3]        ; 12.828 ; 12.828 ; 12.828 ; 12.828 ;
; A[2]       ; D[4]        ; 12.815 ; 12.815 ; 12.815 ; 12.815 ;
; A[2]       ; D[5]        ; 13.559 ; 13.559 ; 13.559 ; 13.559 ;
; A[2]       ; D[6]        ; 13.779 ; 13.779 ; 13.779 ; 13.779 ;
; A[2]       ; D[7]        ; 13.910 ; 13.910 ; 13.910 ; 13.910 ;
; A[3]       ; D[0]        ; 14.250 ; 14.250 ; 14.250 ; 14.250 ;
; A[3]       ; D[1]        ; 14.716 ; 14.716 ; 14.716 ; 14.716 ;
; A[3]       ; D[2]        ; 14.221 ; 11.620 ; 11.620 ; 14.221 ;
; A[3]       ; D[3]        ; 13.842 ; 13.842 ; 13.842 ; 13.842 ;
; A[3]       ; D[4]        ; 13.829 ; 13.829 ; 13.829 ; 13.829 ;
; A[3]       ; D[5]        ; 14.573 ; 14.573 ; 14.573 ; 14.573 ;
; A[3]       ; D[6]        ; 14.793 ; 14.793 ; 14.793 ; 14.793 ;
; A[3]       ; D[7]        ; 14.924 ; 14.924 ; 14.924 ; 14.924 ;
; A[4]       ; D[0]        ; 14.256 ; 14.256 ; 14.256 ; 14.256 ;
; A[4]       ; D[1]        ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; A[4]       ; D[2]        ; 11.626 ; 14.227 ; 14.227 ; 11.626 ;
; A[4]       ; D[3]        ; 13.848 ; 13.848 ; 13.848 ; 13.848 ;
; A[4]       ; D[4]        ; 13.835 ; 13.835 ; 13.835 ; 13.835 ;
; A[4]       ; D[5]        ; 14.579 ; 14.579 ; 14.579 ; 14.579 ;
; A[4]       ; D[6]        ; 14.799 ; 14.799 ; 14.799 ; 14.799 ;
; A[4]       ; D[7]        ; 14.930 ; 14.930 ; 14.930 ; 14.930 ;
; A[5]       ; D[0]        ; 13.850 ; 13.850 ; 13.850 ; 13.850 ;
; A[5]       ; D[1]        ; 14.316 ; 14.316 ; 14.316 ; 14.316 ;
; A[5]       ; D[2]        ; 13.821 ; 11.220 ; 11.220 ; 13.821 ;
; A[5]       ; D[3]        ; 13.442 ; 13.442 ; 13.442 ; 13.442 ;
; A[5]       ; D[4]        ; 13.429 ; 13.429 ; 13.429 ; 13.429 ;
; A[5]       ; D[5]        ; 14.173 ; 14.173 ; 14.173 ; 14.173 ;
; A[5]       ; D[6]        ; 14.393 ; 14.393 ; 14.393 ; 14.393 ;
; A[5]       ; D[7]        ; 14.524 ; 14.524 ; 14.524 ; 14.524 ;
; A[6]       ; D[0]        ; 12.989 ; 12.989 ; 12.989 ; 12.989 ;
; A[6]       ; D[1]        ; 13.455 ; 13.455 ; 13.455 ; 13.455 ;
; A[6]       ; D[2]        ; 10.359 ; 12.960 ; 12.960 ; 10.359 ;
; A[6]       ; D[3]        ; 12.581 ; 12.581 ; 12.581 ; 12.581 ;
; A[6]       ; D[4]        ; 12.568 ; 12.568 ; 12.568 ; 12.568 ;
; A[6]       ; D[5]        ; 13.312 ; 13.312 ; 13.312 ; 13.312 ;
; A[6]       ; D[6]        ; 13.532 ; 13.532 ; 13.532 ; 13.532 ;
; A[6]       ; D[7]        ; 13.663 ; 13.663 ; 13.663 ; 13.663 ;
; A[7]       ; D[0]        ; 12.620 ; 12.620 ; 12.620 ; 12.620 ;
; A[7]       ; D[1]        ; 13.086 ; 13.086 ; 13.086 ; 13.086 ;
; A[7]       ; D[2]        ; 12.591 ; 9.990  ; 9.990  ; 12.591 ;
; A[7]       ; D[3]        ; 12.212 ; 12.212 ; 12.212 ; 12.212 ;
; A[7]       ; D[4]        ; 12.199 ; 12.199 ; 12.199 ; 12.199 ;
; A[7]       ; D[5]        ; 12.943 ; 12.943 ; 12.943 ; 12.943 ;
; A[7]       ; D[6]        ; 13.163 ; 13.163 ; 13.163 ; 13.163 ;
; A[7]       ; D[7]        ; 13.294 ; 13.294 ; 13.294 ; 13.294 ;
; A[8]       ; HEX2[0]     ; 11.194 ; 11.194 ; 11.194 ; 11.194 ;
; A[8]       ; HEX2[1]     ; 10.976 ; 10.976 ; 10.976 ; 10.976 ;
; A[8]       ; HEX2[2]     ;        ; 11.016 ; 11.016 ;        ;
; A[8]       ; HEX2[3]     ; 11.018 ; 11.018 ; 11.018 ; 11.018 ;
; A[8]       ; HEX2[4]     ; 11.220 ;        ;        ; 11.220 ;
; A[8]       ; HEX2[5]     ; 11.317 ;        ;        ; 11.317 ;
; A[8]       ; HEX2[6]     ; 11.346 ; 11.346 ; 11.346 ; 11.346 ;
; A[9]       ; HEX2[0]     ; 11.434 ; 11.434 ; 11.434 ; 11.434 ;
; A[9]       ; HEX2[1]     ; 11.215 ; 11.215 ; 11.215 ; 11.215 ;
; A[9]       ; HEX2[2]     ; 11.256 ;        ;        ; 11.256 ;
; A[9]       ; HEX2[3]     ; 11.259 ; 11.259 ; 11.259 ; 11.259 ;
; A[9]       ; HEX2[4]     ;        ; 11.464 ; 11.464 ;        ;
; A[9]       ; HEX2[5]     ; 11.556 ; 11.556 ; 11.556 ; 11.556 ;
; A[9]       ; HEX2[6]     ; 11.589 ; 11.589 ; 11.589 ; 11.589 ;
; A[10]      ; HEX2[0]     ; 11.670 ; 11.670 ; 11.670 ; 11.670 ;
; A[10]      ; HEX2[1]     ; 11.453 ;        ;        ; 11.453 ;
; A[10]      ; HEX2[2]     ; 11.492 ; 11.492 ; 11.492 ; 11.492 ;
; A[10]      ; HEX2[3]     ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; A[10]      ; HEX2[4]     ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; A[10]      ; HEX2[5]     ; 11.762 ; 11.762 ; 11.762 ; 11.762 ;
; A[10]      ; HEX2[6]     ; 11.815 ; 11.815 ; 11.815 ; 11.815 ;
; A[11]      ; HEX2[0]     ; 11.694 ; 11.694 ; 11.694 ; 11.694 ;
; A[11]      ; HEX2[1]     ; 11.501 ; 11.501 ; 11.501 ; 11.501 ;
; A[11]      ; HEX2[2]     ; 11.542 ; 11.542 ; 11.542 ; 11.542 ;
; A[11]      ; HEX2[3]     ; 11.539 ; 11.539 ; 11.539 ; 11.539 ;
; A[11]      ; HEX2[4]     ;        ; 11.699 ; 11.699 ;        ;
; A[11]      ; HEX2[5]     ; 11.808 ; 11.808 ; 11.808 ; 11.808 ;
; A[11]      ; HEX2[6]     ; 11.866 ; 11.866 ; 11.866 ; 11.866 ;
; A[12]      ; HEX3[0]     ; 11.117 ; 11.117 ; 11.117 ; 11.117 ;
; A[12]      ; HEX3[1]     ; 11.302 ; 11.302 ; 11.302 ; 11.302 ;
; A[12]      ; HEX3[2]     ;        ; 11.180 ; 11.180 ;        ;
; A[12]      ; HEX3[3]     ; 11.510 ; 11.510 ; 11.510 ; 11.510 ;
; A[12]      ; HEX3[4]     ; 11.473 ;        ;        ; 11.473 ;
; A[12]      ; HEX3[5]     ; 11.143 ;        ;        ; 11.143 ;
; A[12]      ; HEX3[6]     ; 10.778 ; 10.778 ; 10.778 ; 10.778 ;
; A[13]      ; HEX3[0]     ; 11.333 ; 11.333 ; 11.333 ; 11.333 ;
; A[13]      ; HEX3[1]     ; 11.519 ; 11.519 ; 11.519 ; 11.519 ;
; A[13]      ; HEX3[2]     ; 11.396 ;        ;        ; 11.396 ;
; A[13]      ; HEX3[3]     ; 11.727 ; 11.727 ; 11.727 ; 11.727 ;
; A[13]      ; HEX3[4]     ;        ; 11.689 ; 11.689 ;        ;
; A[13]      ; HEX3[5]     ; 11.359 ; 11.359 ; 11.359 ; 11.359 ;
; A[13]      ; HEX3[6]     ; 10.995 ; 10.995 ; 10.995 ; 10.995 ;
; A[14]      ; HEX3[0]     ; 11.577 ; 11.577 ; 11.577 ; 11.577 ;
; A[14]      ; HEX3[1]     ; 11.758 ;        ;        ; 11.758 ;
; A[14]      ; HEX3[2]     ; 11.632 ; 11.632 ; 11.632 ; 11.632 ;
; A[14]      ; HEX3[3]     ; 11.963 ; 11.963 ; 11.963 ; 11.963 ;
; A[14]      ; HEX3[4]     ; 11.930 ; 11.930 ; 11.930 ; 11.930 ;
; A[14]      ; HEX3[5]     ; 11.602 ; 11.602 ; 11.602 ; 11.602 ;
; A[14]      ; HEX3[6]     ; 11.237 ; 11.237 ; 11.237 ; 11.237 ;
; A[15]      ; HEX3[0]     ; 11.682 ; 11.682 ; 11.682 ; 11.682 ;
; A[15]      ; HEX3[1]     ; 11.858 ; 11.858 ; 11.858 ; 11.858 ;
; A[15]      ; HEX3[2]     ; 11.729 ; 11.729 ; 11.729 ; 11.729 ;
; A[15]      ; HEX3[3]     ; 12.058 ; 12.058 ; 12.058 ; 12.058 ;
; A[15]      ; HEX3[4]     ;        ; 12.020 ; 12.020 ;        ;
; A[15]      ; HEX3[5]     ; 11.707 ; 11.707 ; 11.707 ; 11.707 ;
; A[15]      ; HEX3[6]     ; 11.341 ; 11.341 ; 11.341 ; 11.341 ;
; IORQ_n     ; D[0]        ; 15.101 ; 15.101 ; 15.101 ; 15.101 ;
; IORQ_n     ; D[1]        ; 15.567 ; 15.567 ; 15.567 ; 15.567 ;
; IORQ_n     ; D[2]        ; 15.072 ; 12.302 ; 12.302 ; 15.072 ;
; IORQ_n     ; D[3]        ; 14.693 ; 14.693 ; 14.693 ; 14.693 ;
; IORQ_n     ; D[4]        ; 14.680 ; 14.680 ; 14.680 ; 14.680 ;
; IORQ_n     ; D[5]        ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; IORQ_n     ; D[6]        ; 15.644 ; 15.644 ; 15.644 ; 15.644 ;
; IORQ_n     ; D[7]        ; 15.775 ; 15.775 ; 15.775 ; 15.775 ;
; M1_n       ; D[0]        ; 14.410 ; 14.410 ; 14.410 ; 14.410 ;
; M1_n       ; D[1]        ; 14.876 ; 14.876 ; 14.876 ; 14.876 ;
; M1_n       ; D[2]        ; 11.611 ; 14.381 ; 14.381 ; 11.611 ;
; M1_n       ; D[3]        ; 14.002 ; 14.002 ; 14.002 ; 14.002 ;
; M1_n       ; D[4]        ; 13.989 ; 13.989 ; 13.989 ; 13.989 ;
; M1_n       ; D[5]        ; 14.733 ; 14.733 ; 14.733 ; 14.733 ;
; M1_n       ; D[6]        ; 14.953 ; 14.953 ; 14.953 ; 14.953 ;
; M1_n       ; D[7]        ; 15.084 ; 15.084 ; 15.084 ; 15.084 ;
; RD_n       ; D[0]        ; 14.924 ; 14.924 ; 14.924 ; 14.924 ;
; RD_n       ; D[1]        ; 15.390 ; 15.390 ; 15.390 ; 15.390 ;
; RD_n       ; D[2]        ; 14.895 ; 12.125 ; 12.125 ; 14.895 ;
; RD_n       ; D[3]        ; 14.516 ; 14.516 ; 14.516 ; 14.516 ;
; RD_n       ; D[4]        ; 14.503 ; 14.503 ; 14.503 ; 14.503 ;
; RD_n       ; D[5]        ; 15.247 ; 15.247 ; 15.247 ; 15.247 ;
; RD_n       ; D[6]        ; 15.467 ; 15.467 ; 15.467 ; 15.467 ;
; RD_n       ; D[7]        ; 15.598 ; 15.598 ; 15.598 ; 15.598 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; D[0]        ; 11.451 ; 11.451 ; 11.451 ; 11.451 ;
; A[1]       ; D[1]        ; 11.453 ; 11.453 ; 11.453 ; 11.453 ;
; A[1]       ; D[2]        ; 11.092 ; 11.092 ; 11.092 ; 11.092 ;
; A[1]       ; D[3]        ; 11.443 ; 11.443 ; 11.443 ; 11.443 ;
; A[1]       ; D[4]        ; 11.443 ; 11.443 ; 11.443 ; 11.443 ;
; A[1]       ; D[5]        ; 12.514 ; 12.514 ; 12.514 ; 12.514 ;
; A[1]       ; D[6]        ; 12.469 ; 12.469 ; 12.469 ; 12.469 ;
; A[1]       ; D[7]        ; 12.522 ; 12.522 ; 12.522 ; 12.522 ;
; A[2]       ; D[0]        ; 10.965 ; 10.965 ; 10.965 ; 10.965 ;
; A[2]       ; D[1]        ; 10.967 ; 10.967 ; 10.967 ; 10.967 ;
; A[2]       ; D[2]        ; 10.606 ; 10.606 ; 10.606 ; 10.606 ;
; A[2]       ; D[3]        ; 10.957 ; 10.957 ; 10.957 ; 10.957 ;
; A[2]       ; D[4]        ; 10.957 ; 10.957 ; 10.957 ; 10.957 ;
; A[2]       ; D[5]        ; 12.028 ; 12.028 ; 12.028 ; 12.028 ;
; A[2]       ; D[6]        ; 11.983 ; 11.983 ; 11.983 ; 11.983 ;
; A[2]       ; D[7]        ; 12.036 ; 12.036 ; 12.036 ; 12.036 ;
; A[3]       ; D[0]        ; 11.979 ; 11.979 ; 11.979 ; 11.979 ;
; A[3]       ; D[1]        ; 11.981 ; 11.981 ; 11.981 ; 11.981 ;
; A[3]       ; D[2]        ; 11.620 ; 11.620 ; 11.620 ; 11.620 ;
; A[3]       ; D[3]        ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; A[3]       ; D[4]        ; 11.971 ; 11.971 ; 11.971 ; 11.971 ;
; A[3]       ; D[5]        ; 13.042 ; 13.042 ; 13.042 ; 13.042 ;
; A[3]       ; D[6]        ; 12.997 ; 12.997 ; 12.997 ; 12.997 ;
; A[3]       ; D[7]        ; 13.050 ; 13.050 ; 13.050 ; 13.050 ;
; A[4]       ; D[0]        ; 11.985 ; 11.985 ; 11.985 ; 11.985 ;
; A[4]       ; D[1]        ; 11.987 ; 11.987 ; 11.987 ; 11.987 ;
; A[4]       ; D[2]        ; 11.626 ; 11.626 ; 11.626 ; 11.626 ;
; A[4]       ; D[3]        ; 11.977 ; 11.977 ; 11.977 ; 11.977 ;
; A[4]       ; D[4]        ; 11.977 ; 11.977 ; 11.977 ; 11.977 ;
; A[4]       ; D[5]        ; 13.048 ; 13.048 ; 13.048 ; 13.048 ;
; A[4]       ; D[6]        ; 13.003 ; 13.003 ; 13.003 ; 13.003 ;
; A[4]       ; D[7]        ; 13.056 ; 13.056 ; 13.056 ; 13.056 ;
; A[5]       ; D[0]        ; 11.579 ; 11.579 ; 11.579 ; 11.579 ;
; A[5]       ; D[1]        ; 11.581 ; 11.581 ; 11.581 ; 11.581 ;
; A[5]       ; D[2]        ; 11.220 ; 11.220 ; 11.220 ; 11.220 ;
; A[5]       ; D[3]        ; 11.571 ; 11.571 ; 11.571 ; 11.571 ;
; A[5]       ; D[4]        ; 11.571 ; 11.571 ; 11.571 ; 11.571 ;
; A[5]       ; D[5]        ; 12.642 ; 12.642 ; 12.642 ; 12.642 ;
; A[5]       ; D[6]        ; 12.597 ; 12.597 ; 12.597 ; 12.597 ;
; A[5]       ; D[7]        ; 12.650 ; 12.650 ; 12.650 ; 12.650 ;
; A[6]       ; D[0]        ; 10.718 ; 10.718 ; 10.718 ; 10.718 ;
; A[6]       ; D[1]        ; 10.720 ; 10.720 ; 10.720 ; 10.720 ;
; A[6]       ; D[2]        ; 10.359 ; 10.359 ; 10.359 ; 10.359 ;
; A[6]       ; D[3]        ; 10.710 ; 10.710 ; 10.710 ; 10.710 ;
; A[6]       ; D[4]        ; 10.710 ; 10.710 ; 10.710 ; 10.710 ;
; A[6]       ; D[5]        ; 11.781 ; 11.781 ; 11.781 ; 11.781 ;
; A[6]       ; D[6]        ; 11.736 ; 11.736 ; 11.736 ; 11.736 ;
; A[6]       ; D[7]        ; 11.789 ; 11.789 ; 11.789 ; 11.789 ;
; A[7]       ; D[0]        ; 10.349 ; 10.349 ; 10.349 ; 10.349 ;
; A[7]       ; D[1]        ; 10.351 ; 10.351 ; 10.351 ; 10.351 ;
; A[7]       ; D[2]        ; 9.990  ; 9.990  ; 9.990  ; 9.990  ;
; A[7]       ; D[3]        ; 10.341 ; 10.341 ; 10.341 ; 10.341 ;
; A[7]       ; D[4]        ; 10.341 ; 10.341 ; 10.341 ; 10.341 ;
; A[7]       ; D[5]        ; 11.412 ; 11.412 ; 11.412 ; 11.412 ;
; A[7]       ; D[6]        ; 11.367 ; 11.367 ; 11.367 ; 11.367 ;
; A[7]       ; D[7]        ; 11.420 ; 11.420 ; 11.420 ; 11.420 ;
; A[8]       ; HEX2[0]     ; 11.194 ; 11.194 ; 11.194 ; 11.194 ;
; A[8]       ; HEX2[1]     ; 10.976 ; 10.976 ; 10.976 ; 10.976 ;
; A[8]       ; HEX2[2]     ;        ; 11.016 ; 11.016 ;        ;
; A[8]       ; HEX2[3]     ; 11.018 ; 11.018 ; 11.018 ; 11.018 ;
; A[8]       ; HEX2[4]     ; 11.220 ;        ;        ; 11.220 ;
; A[8]       ; HEX2[5]     ; 11.317 ;        ;        ; 11.317 ;
; A[8]       ; HEX2[6]     ; 11.346 ; 11.346 ; 11.346 ; 11.346 ;
; A[9]       ; HEX2[0]     ; 11.434 ; 11.434 ; 11.434 ; 11.434 ;
; A[9]       ; HEX2[1]     ; 11.215 ; 11.215 ; 11.215 ; 11.215 ;
; A[9]       ; HEX2[2]     ; 11.256 ;        ;        ; 11.256 ;
; A[9]       ; HEX2[3]     ; 11.259 ; 11.259 ; 11.259 ; 11.259 ;
; A[9]       ; HEX2[4]     ;        ; 11.464 ; 11.464 ;        ;
; A[9]       ; HEX2[5]     ; 11.556 ; 11.556 ; 11.556 ; 11.556 ;
; A[9]       ; HEX2[6]     ; 11.589 ; 11.589 ; 11.589 ; 11.589 ;
; A[10]      ; HEX2[0]     ; 11.670 ; 11.670 ; 11.670 ; 11.670 ;
; A[10]      ; HEX2[1]     ; 11.453 ;        ;        ; 11.453 ;
; A[10]      ; HEX2[2]     ; 11.492 ; 11.492 ; 11.492 ; 11.492 ;
; A[10]      ; HEX2[3]     ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; A[10]      ; HEX2[4]     ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; A[10]      ; HEX2[5]     ; 11.762 ; 11.762 ; 11.762 ; 11.762 ;
; A[10]      ; HEX2[6]     ; 11.815 ; 11.815 ; 11.815 ; 11.815 ;
; A[11]      ; HEX2[0]     ; 11.694 ; 11.694 ; 11.694 ; 11.694 ;
; A[11]      ; HEX2[1]     ; 11.501 ; 11.501 ; 11.501 ; 11.501 ;
; A[11]      ; HEX2[2]     ; 11.542 ; 11.542 ; 11.542 ; 11.542 ;
; A[11]      ; HEX2[3]     ; 11.539 ; 11.539 ; 11.539 ; 11.539 ;
; A[11]      ; HEX2[4]     ;        ; 11.699 ; 11.699 ;        ;
; A[11]      ; HEX2[5]     ; 11.808 ; 11.808 ; 11.808 ; 11.808 ;
; A[11]      ; HEX2[6]     ; 11.866 ; 11.866 ; 11.866 ; 11.866 ;
; A[12]      ; HEX3[0]     ; 11.117 ; 11.117 ; 11.117 ; 11.117 ;
; A[12]      ; HEX3[1]     ; 11.302 ; 11.302 ; 11.302 ; 11.302 ;
; A[12]      ; HEX3[2]     ;        ; 11.180 ; 11.180 ;        ;
; A[12]      ; HEX3[3]     ; 11.510 ; 11.510 ; 11.510 ; 11.510 ;
; A[12]      ; HEX3[4]     ; 11.473 ;        ;        ; 11.473 ;
; A[12]      ; HEX3[5]     ; 11.143 ;        ;        ; 11.143 ;
; A[12]      ; HEX3[6]     ; 10.778 ; 10.778 ; 10.778 ; 10.778 ;
; A[13]      ; HEX3[0]     ; 11.333 ; 11.333 ; 11.333 ; 11.333 ;
; A[13]      ; HEX3[1]     ; 11.519 ; 11.519 ; 11.519 ; 11.519 ;
; A[13]      ; HEX3[2]     ; 11.396 ;        ;        ; 11.396 ;
; A[13]      ; HEX3[3]     ; 11.727 ; 11.727 ; 11.727 ; 11.727 ;
; A[13]      ; HEX3[4]     ;        ; 11.689 ; 11.689 ;        ;
; A[13]      ; HEX3[5]     ; 11.359 ; 11.359 ; 11.359 ; 11.359 ;
; A[13]      ; HEX3[6]     ; 10.995 ; 10.995 ; 10.995 ; 10.995 ;
; A[14]      ; HEX3[0]     ; 11.577 ; 11.577 ; 11.577 ; 11.577 ;
; A[14]      ; HEX3[1]     ; 11.758 ;        ;        ; 11.758 ;
; A[14]      ; HEX3[2]     ; 11.632 ; 11.632 ; 11.632 ; 11.632 ;
; A[14]      ; HEX3[3]     ; 11.963 ; 11.963 ; 11.963 ; 11.963 ;
; A[14]      ; HEX3[4]     ; 11.930 ; 11.930 ; 11.930 ; 11.930 ;
; A[14]      ; HEX3[5]     ; 11.602 ; 11.602 ; 11.602 ; 11.602 ;
; A[14]      ; HEX3[6]     ; 11.237 ; 11.237 ; 11.237 ; 11.237 ;
; A[15]      ; HEX3[0]     ; 11.682 ; 11.682 ; 11.682 ; 11.682 ;
; A[15]      ; HEX3[1]     ; 11.858 ; 11.858 ; 11.858 ; 11.858 ;
; A[15]      ; HEX3[2]     ; 11.729 ; 11.729 ; 11.729 ; 11.729 ;
; A[15]      ; HEX3[3]     ; 12.058 ; 12.058 ; 12.058 ; 12.058 ;
; A[15]      ; HEX3[4]     ;        ; 12.020 ; 12.020 ;        ;
; A[15]      ; HEX3[5]     ; 11.707 ; 11.707 ; 11.707 ; 11.707 ;
; A[15]      ; HEX3[6]     ; 11.341 ; 11.341 ; 11.341 ; 11.341 ;
; IORQ_n     ; D[0]        ; 12.661 ; 12.661 ; 12.661 ; 12.661 ;
; IORQ_n     ; D[1]        ; 12.663 ; 12.663 ; 12.663 ; 12.663 ;
; IORQ_n     ; D[2]        ; 12.302 ; 12.302 ; 12.302 ; 12.302 ;
; IORQ_n     ; D[3]        ; 12.653 ; 12.653 ; 12.653 ; 12.653 ;
; IORQ_n     ; D[4]        ; 12.653 ; 12.653 ; 12.653 ; 12.653 ;
; IORQ_n     ; D[5]        ; 13.724 ; 13.724 ; 13.724 ; 13.724 ;
; IORQ_n     ; D[6]        ; 13.679 ; 13.679 ; 13.679 ; 13.679 ;
; IORQ_n     ; D[7]        ; 13.732 ; 13.732 ; 13.732 ; 13.732 ;
; M1_n       ; D[0]        ; 11.970 ; 11.970 ; 11.970 ; 11.970 ;
; M1_n       ; D[1]        ; 11.972 ; 11.972 ; 11.972 ; 11.972 ;
; M1_n       ; D[2]        ; 11.611 ; 11.611 ; 11.611 ; 11.611 ;
; M1_n       ; D[3]        ; 11.962 ; 11.962 ; 11.962 ; 11.962 ;
; M1_n       ; D[4]        ; 11.962 ; 11.962 ; 11.962 ; 11.962 ;
; M1_n       ; D[5]        ; 13.033 ; 13.033 ; 13.033 ; 13.033 ;
; M1_n       ; D[6]        ; 12.988 ; 12.988 ; 12.988 ; 12.988 ;
; M1_n       ; D[7]        ; 13.041 ; 13.041 ; 13.041 ; 13.041 ;
; RD_n       ; D[0]        ; 12.484 ; 12.484 ; 12.484 ; 12.484 ;
; RD_n       ; D[1]        ; 12.486 ; 12.486 ; 12.486 ; 12.486 ;
; RD_n       ; D[2]        ; 12.125 ; 12.125 ; 12.125 ; 12.125 ;
; RD_n       ; D[3]        ; 12.476 ; 12.476 ; 12.476 ; 12.476 ;
; RD_n       ; D[4]        ; 12.476 ; 12.476 ; 12.476 ; 12.476 ;
; RD_n       ; D[5]        ; 13.547 ; 13.547 ; 13.547 ; 13.547 ;
; RD_n       ; D[6]        ; 13.502 ; 13.502 ; 13.502 ; 13.502 ;
; RD_n       ; D[7]        ; 13.555 ; 13.555 ; 13.555 ; 13.555 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -1.726 ; -210.766      ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -219.380           ;
; A[0]     ; -1.222 ; -9.222             ;
+----------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                  ;
+--------+---------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.726 ; sd_controller:i_sd_control|cmd_out[2]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.757      ;
; -1.710 ; sd_controller:i_sd_control|cmd_out[2]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.741      ;
; -1.705 ; sd_controller:i_sd_control|cmd_out[0]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.736      ;
; -1.689 ; sd_controller:i_sd_control|cmd_out[0]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.720      ;
; -1.669 ; sd_controller:i_sd_control|cmd_out[3]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.700      ;
; -1.668 ; sd_controller:i_sd_control|cmd_out[1]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.699      ;
; -1.653 ; sd_controller:i_sd_control|cmd_out[3]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.684      ;
; -1.652 ; sd_controller:i_sd_control|cmd_out[1]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.683      ;
; -1.606 ; sd_controller:i_sd_control|cmd_out[4]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.637      ;
; -1.594 ; sd_controller:i_sd_control|cmd_out[2]       ; sd_controller:i_sd_control|cmd_out[38]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.625      ;
; -1.590 ; sd_controller:i_sd_control|cmd_out[4]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.621      ;
; -1.577 ; sd_controller:i_sd_control|cmd_out[2]       ; sd_controller:i_sd_control|cmd_out[36]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.608      ;
; -1.577 ; sd_controller:i_sd_control|cmd_out[8]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.614      ;
; -1.573 ; sd_controller:i_sd_control|cmd_out[0]       ; sd_controller:i_sd_control|cmd_out[38]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.604      ;
; -1.561 ; sd_controller:i_sd_control|cmd_out[8]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.598      ;
; -1.556 ; sd_controller:i_sd_control|cmd_out[0]       ; sd_controller:i_sd_control|cmd_out[36]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.587      ;
; -1.555 ; sd_controller:i_sd_control|cmd_out[5]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.586      ;
; -1.539 ; sd_controller:i_sd_control|cmd_out[5]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.570      ;
; -1.537 ; sd_controller:i_sd_control|cmd_out[3]       ; sd_controller:i_sd_control|cmd_out[38]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.568      ;
; -1.536 ; sd_controller:i_sd_control|cmd_out[1]       ; sd_controller:i_sd_control|cmd_out[38]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.567      ;
; -1.535 ; sd_controller:i_sd_control|cmd_out[9]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.572      ;
; -1.526 ; sd_controller:i_sd_control|cmd_out[6]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.557      ;
; -1.520 ; sd_controller:i_sd_control|cmd_out[3]       ; sd_controller:i_sd_control|cmd_out[36]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.551      ;
; -1.519 ; sd_controller:i_sd_control|cmd_out[9]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.556      ;
; -1.519 ; sd_controller:i_sd_control|cmd_out[1]       ; sd_controller:i_sd_control|cmd_out[36]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.550      ;
; -1.513 ; sd_controller:i_sd_control|cmd_out[10]      ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.550      ;
; -1.510 ; sd_controller:i_sd_control|cmd_out[6]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.541      ;
; -1.497 ; sd_controller:i_sd_control|cmd_out[10]      ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.534      ;
; -1.490 ; sd_controller:i_sd_control|cmd_out[7]       ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.521      ;
; -1.489 ; sd_controller:i_sd_control|cmd_out[2]       ; sd_controller:i_sd_control|cmd_out[34]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.526      ;
; -1.488 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[8]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.500      ;
; -1.488 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[9]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.500      ;
; -1.488 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[10]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.500      ;
; -1.488 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[11]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.500      ;
; -1.484 ; sd_controller:i_sd_control|cmd_out[2]       ; sd_controller:i_sd_control|cmd_out[35]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.521      ;
; -1.474 ; sd_controller:i_sd_control|cmd_out[7]       ; sd_controller:i_sd_control|cmd_out[37]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.505      ;
; -1.474 ; sd_controller:i_sd_control|cmd_out[4]       ; sd_controller:i_sd_control|cmd_out[38]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.505      ;
; -1.472 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[8]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.484      ;
; -1.472 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[9]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.484      ;
; -1.472 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[10]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.484      ;
; -1.472 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[11]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.484      ;
; -1.470 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[16]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.497      ;
; -1.470 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[17]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.497      ;
; -1.470 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[18]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.497      ;
; -1.470 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[24]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.497      ;
; -1.470 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[25]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.497      ;
; -1.470 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[26]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.497      ;
; -1.470 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[27]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.497      ;
; -1.469 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[19]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.496      ;
; -1.469 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[20]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.496      ;
; -1.469 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[21]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.496      ;
; -1.469 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[22]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.496      ;
; -1.469 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[23]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.496      ;
; -1.469 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[28]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.496      ;
; -1.469 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[29]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.496      ;
; -1.469 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[30]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.496      ;
; -1.469 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[31]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.496      ;
; -1.468 ; sd_controller:i_sd_control|cmd_out[0]       ; sd_controller:i_sd_control|cmd_out[34]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.505      ;
; -1.466 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.INIT                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 2.491      ;
; -1.465 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.CMD59                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.491      ;
; -1.465 ; sd_controller:i_sd_control|cmd_out[2]       ; sd_controller:i_sd_control|cmd_out[29]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.009      ; 2.506      ;
; -1.465 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.WRITE_BLOCK_SEND_CRC2 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.491      ;
; -1.465 ; sd_controller:i_sd_control|data_in[4]       ; sd_controller:i_sd_control|cmd_out[8]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.477      ;
; -1.465 ; sd_controller:i_sd_control|data_in[4]       ; sd_controller:i_sd_control|cmd_out[9]                            ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.477      ;
; -1.465 ; sd_controller:i_sd_control|data_in[4]       ; sd_controller:i_sd_control|cmd_out[10]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.477      ;
; -1.465 ; sd_controller:i_sd_control|data_in[4]       ; sd_controller:i_sd_control|cmd_out[11]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.020     ; 2.477      ;
; -1.463 ; sd_controller:i_sd_control|cmd_out[0]       ; sd_controller:i_sd_control|cmd_out[35]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.500      ;
; -1.461 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[32]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 2.484      ;
; -1.461 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[33]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 2.484      ;
; -1.461 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[34]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 2.484      ;
; -1.461 ; sd_controller:i_sd_control|data_in[7]       ; sd_controller:i_sd_control|cmd_out[35]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 2.484      ;
; -1.460 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_SKIP       ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.490      ;
; -1.460 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_CRC        ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.490      ;
; -1.460 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.CMD8GOTB4             ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.490      ;
; -1.460 ; sd_controller:i_sd_control|clock_divider[2] ; sd_controller:i_sd_control|sr_return_state.RST                   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 2.490      ;
; -1.457 ; sd_controller:i_sd_control|cmd_out[4]       ; sd_controller:i_sd_control|cmd_out[36]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.488      ;
; -1.454 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[16]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.481      ;
; -1.454 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[17]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.481      ;
; -1.454 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[18]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.481      ;
; -1.454 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[24]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.481      ;
; -1.454 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[25]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.481      ;
; -1.454 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[26]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.481      ;
; -1.454 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[27]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.481      ;
; -1.453 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[19]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.480      ;
; -1.453 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[20]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.480      ;
; -1.453 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[21]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.480      ;
; -1.453 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[22]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.480      ;
; -1.453 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[23]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.480      ;
; -1.453 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[28]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.480      ;
; -1.453 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[29]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.480      ;
; -1.453 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[30]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.480      ;
; -1.453 ; sd_controller:i_sd_control|data_in[5]       ; sd_controller:i_sd_control|cmd_out[31]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.480      ;
; -1.451 ; sd_controller:i_sd_control|clock_divider[3] ; sd_controller:i_sd_control|sr_return_state.INIT                  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.007     ; 2.476      ;
; -1.450 ; sd_controller:i_sd_control|clock_divider[3] ; sd_controller:i_sd_control|sr_return_state.CMD59                 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.476      ;
; -1.450 ; sd_controller:i_sd_control|clock_divider[3] ; sd_controller:i_sd_control|sr_return_state.WRITE_BLOCK_SEND_CRC2 ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 2.476      ;
; -1.447 ; sd_controller:i_sd_control|cmd_out[11]      ; sd_controller:i_sd_control|cmd_out[39]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.005      ; 2.484      ;
; -1.447 ; sd_controller:i_sd_control|data_in[4]       ; sd_controller:i_sd_control|cmd_out[16]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.474      ;
; -1.447 ; sd_controller:i_sd_control|data_in[4]       ; sd_controller:i_sd_control|cmd_out[17]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.474      ;
; -1.447 ; sd_controller:i_sd_control|data_in[4]       ; sd_controller:i_sd_control|cmd_out[18]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.474      ;
; -1.447 ; sd_controller:i_sd_control|data_in[4]       ; sd_controller:i_sd_control|cmd_out[24]                           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.005     ; 2.474      ;
+--------+---------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:i_sd_control|sr_return_state.WRITE_BLOCK_WAIT      ; sd_controller:i_sd_control|sr_return_state.WRITE_BLOCK_WAIT      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|state.WRITE_BLOCK_FINISH              ; sd_controller:i_sd_control|state.WRITE_BLOCK_FINISH              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|state.READ_BLOCK_FINISH               ; sd_controller:i_sd_control|state.READ_BLOCK_FINISH               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|return_state.CMD8R1                   ; sd_controller:i_sd_control|return_state.CMD8R1                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|sr_return_state.SEND_CMD_2            ; sd_controller:i_sd_control|sr_return_state.SEND_CMD_2            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|bit_counter[3]                        ; sd_controller:i_sd_control|bit_counter[3]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|bit_counter[4]                        ; sd_controller:i_sd_control|bit_counter[4]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|bit_counter[5]                        ; sd_controller:i_sd_control|bit_counter[5]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|bit_counter[6]                        ; sd_controller:i_sd_control|bit_counter[6]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_DATA       ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_DATA       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|byte_counter[0]                       ; sd_controller:i_sd_control|byte_counter[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|byte_counter[2]                       ; sd_controller:i_sd_control|byte_counter[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|byte_counter[4]                       ; sd_controller:i_sd_control|byte_counter[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|transfer_data_out                     ; sd_controller:i_sd_control|transfer_data_out                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|state.WRITE_BLOCK_ABORT               ; sd_controller:i_sd_control|state.WRITE_BLOCK_ABORT               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|bit_counter[7]                        ; sd_controller:i_sd_control|bit_counter[7]                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_WAIT_CHECK ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_WAIT_CHECK ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|state.IDLE                            ; sd_controller:i_sd_control|state.IDLE                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|slow_clock                            ; sd_controller:i_sd_control|slow_clock                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|state.SEND_RCV_CLK1                   ; sd_controller:i_sd_control|state.SEND_RCV_CLK1                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|crc7[6]                               ; sd_controller:i_sd_control|crc7[6]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|crc7[0]                               ; sd_controller:i_sd_control|crc7[0]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|crc7[1]                               ; sd_controller:i_sd_control|crc7[1]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|crc7[2]                               ; sd_controller:i_sd_control|crc7[2]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|crc7[3]                               ; sd_controller:i_sd_control|crc7[3]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|crc7[4]                               ; sd_controller:i_sd_control|crc7[4]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|crc7[5]                               ; sd_controller:i_sd_control|crc7[5]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[14]                         ; sd_controller:i_sd_control|out_crc16[14]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[15]                         ; sd_controller:i_sd_control|out_crc16[15]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[0]                          ; sd_controller:i_sd_control|out_crc16[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[1]                          ; sd_controller:i_sd_control|out_crc16[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[2]                          ; sd_controller:i_sd_control|out_crc16[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[3]                          ; sd_controller:i_sd_control|out_crc16[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[4]                          ; sd_controller:i_sd_control|out_crc16[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[5]                          ; sd_controller:i_sd_control|out_crc16[5]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[6]                          ; sd_controller:i_sd_control|out_crc16[6]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[7]                          ; sd_controller:i_sd_control|out_crc16[7]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[8]                          ; sd_controller:i_sd_control|out_crc16[8]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[9]                          ; sd_controller:i_sd_control|out_crc16[9]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[10]                         ; sd_controller:i_sd_control|out_crc16[10]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[11]                         ; sd_controller:i_sd_control|out_crc16[11]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[12]                         ; sd_controller:i_sd_control|out_crc16[12]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|out_crc16[13]                         ; sd_controller:i_sd_control|out_crc16[13]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|crcLow[0]                             ; sd_controller:i_sd_control|crcLow[0]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[12]                          ; sd_controller:i_sd_control|in_crc16[12]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[13]                          ; sd_controller:i_sd_control|in_crc16[13]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[14]                          ; sd_controller:i_sd_control|in_crc16[14]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[15]                          ; sd_controller:i_sd_control|in_crc16[15]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[0]                           ; sd_controller:i_sd_control|in_crc16[0]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[1]                           ; sd_controller:i_sd_control|in_crc16[1]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[2]                           ; sd_controller:i_sd_control|in_crc16[2]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[3]                           ; sd_controller:i_sd_control|in_crc16[3]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[4]                           ; sd_controller:i_sd_control|in_crc16[4]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[5]                           ; sd_controller:i_sd_control|in_crc16[5]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[6]                           ; sd_controller:i_sd_control|in_crc16[6]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[7]                           ; sd_controller:i_sd_control|in_crc16[7]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[8]                           ; sd_controller:i_sd_control|in_crc16[8]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[9]                           ; sd_controller:i_sd_control|in_crc16[9]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[10]                          ; sd_controller:i_sd_control|in_crc16[10]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|in_crc16[11]                          ; sd_controller:i_sd_control|in_crc16[11]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:i_sd_control|error_code[0]                         ; sd_controller:i_sd_control|error_code[0]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; sd_controller:i_sd_control|return_state.READ_BLOCK_R1            ; sd_controller:i_sd_control|state.READ_BLOCK_R1                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; sd_controller:i_sd_control|out_crc16[8]                          ; sd_controller:i_sd_control|out_crc16[9]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; sd_controller:i_sd_control|state.CMD58R1                         ; sd_controller:i_sd_control|state.RST2                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; sd_controller:i_sd_control|out_crc16[2]                          ; sd_controller:i_sd_control|crcLow[2]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; sd_controller:i_sd_control|state.CMD8GOTB4                       ; sd_controller:i_sd_control|state.CMD55                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; sd_controller:i_sd_control|out_crc16[5]                          ; sd_controller:i_sd_control|crcLow[5]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; sd_controller:i_sd_control|clock_divider[6]                      ; sd_controller:i_sd_control|clock_divider[6]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.314 ; sd_controller:i_sd_control|return_state.CMD41                    ; sd_controller:i_sd_control|state.CMD41                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.466      ;
; 0.315 ; sd_controller:i_sd_control|state.CMD58B4                         ; sd_controller:i_sd_control|sr_return_state.CMD59                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.467      ;
; 0.318 ; sd_controller:i_sd_control|out_crc16[7]                          ; sd_controller:i_sd_control|crcLow[7]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.470      ;
; 0.320 ; sd_controller:i_sd_control|out_crc16[1]                          ; sd_controller:i_sd_control|crcLow[1]                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.323 ; sd_controller:i_sd_control|return_state.CMD8                     ; sd_controller:i_sd_control|state.CMD8                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.475      ;
; 0.326 ; sd_controller:i_sd_control|state.CMD41                           ; sd_controller:i_sd_control|return_state.POLL_CMD                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; sd_controller:i_sd_control|state.CMD0                            ; sd_controller:i_sd_control|return_state.CMD8                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.478      ;
; 0.331 ; sd_controller:i_sd_control|state.CMD8R1                          ; sd_controller:i_sd_control|sr_return_state.CMD8B2                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.333 ; sd_controller:i_sd_control|data_in[3]                            ; sd_controller:i_sd_control|data_in[4]                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.485      ;
; 0.333 ; sd_controller:i_sd_control|return_state.POLL_CMD                 ; sd_controller:i_sd_control|state.POLL_CMD                        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.485      ;
; 0.358 ; sd_controller:i_sd_control|in_crc16[13]                          ; sd_controller:i_sd_control|in_crc16[14]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360 ; sd_controller:i_sd_control|sr_return_state.SEND_CMD_2            ; sd_controller:i_sd_control|state.SEND_CMD_2                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; sd_controller:i_sd_control|in_crc16[6]                           ; sd_controller:i_sd_control|in_crc16[7]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; sd_controller:i_sd_control|out_crc16[10]                         ; sd_controller:i_sd_control|out_crc16[11]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_DATA       ; sd_controller:i_sd_control|state.READ_BLOCK_DATA                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller:i_sd_control|clock_divider[1]                      ; sd_controller:i_sd_control|clock_divider[1]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; sd_controller:i_sd_control|clock_divider[3]                      ; sd_controller:i_sd_control|clock_divider[3]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_CRC        ; sd_controller:i_sd_control|state.READ_BLOCK_CRC                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:i_sd_control|clock_divider[5]                      ; sd_controller:i_sd_control|clock_divider[5]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; sd_controller:i_sd_control|out_crc16[5]                          ; sd_controller:i_sd_control|out_crc16[6]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; sd_controller:i_sd_control|state.CMD58R1                         ; sd_controller:i_sd_control|sr_return_state.CMD58B2               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; sd_controller:i_sd_control|sr_return_state.READ_BLOCK_WAIT_CHECK ; sd_controller:i_sd_control|state.READ_BLOCK_WAIT_CHECK           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; sd_controller:i_sd_control|in_crc16[8]                           ; sd_controller:i_sd_control|in_crc16[9]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; sd_controller:i_sd_control|in_crc16[9]                           ; sd_controller:i_sd_control|in_crc16[10]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; sd_controller:i_sd_control|crc7[5]                               ; sd_controller:i_sd_control|crc7[6]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sd_controller:i_sd_control|in_crc16[12]                          ; sd_controller:i_sd_control|in_crc16[13]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sd_controller:i_sd_control|in_crc16[2]                           ; sd_controller:i_sd_control|in_crc16[3]                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; sd_controller:i_sd_control|crc7[1]                               ; sd_controller:i_sd_control|crc7[2]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; sd_controller:i_sd_control|crc7[0]                               ; sd_controller:i_sd_control|crc7[1]                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; sd_controller:i_sd_control|out_crc16[15]                         ; sd_controller:i_sd_control|out_crc16[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; sd_controller:i_sd_control|out_crc16[3]                          ; sd_controller:i_sd_control|out_crc16[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; sd_controller:i_sd_control|out_crc16[11]                         ; sd_controller:i_sd_control|out_crc16[12]                         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|bit_counter[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|byte_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|card_type[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|card_type[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|card_type[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|card_type[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|clock_divider[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[22]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[22]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[23]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[23]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[24]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[24]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[25]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[25]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[26]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[26]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[27]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[27]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[28]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[28]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[29]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[29]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; sd_controller:i_sd_control|cmd_out[2]       ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[0]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[0]  ; Rise       ; A[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_w_reg|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_w_reg|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_w_reg|datad            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_w_reg|datad            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_w_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_w_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_w_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_w_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_reg56[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_reg56[7]|clk                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; A[0]       ; 1.237 ; 1.237 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 0.865 ; 0.865 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 1.058 ; 1.058 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 0.946 ; 0.946 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 0.809 ; 0.809 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 0.805 ; 0.805 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 1.141 ; 1.141 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 1.237 ; 1.237 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 1.200 ; 1.200 ; Rise       ; A[0]            ;
; KEY[*]    ; CLOCK_50   ; 3.362 ; 3.362 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 3.362 ; 3.362 ; Rise       ; CLOCK_50        ;
; SD_DAT    ; CLOCK_50   ; 2.278 ; 2.278 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; A[0]       ; -0.685 ; -0.685 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.745 ; -0.745 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.938 ; -0.938 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.826 ; -0.826 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.689 ; -0.689 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.685 ; -0.685 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; -1.021 ; -1.021 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; -1.117 ; -1.117 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; -1.080 ; -1.080 ; Rise       ; A[0]            ;
; KEY[*]    ; CLOCK_50   ; -2.037 ; -2.037 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.037 ; -2.037 ; Rise       ; CLOCK_50        ;
; SD_DAT    ; CLOCK_50   ; -1.674 ; -1.674 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; A[0]       ; 6.288 ; 6.288 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.024 ; 6.024 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 6.244 ; 6.244 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 5.995 ; 5.995 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 5.839 ; 5.839 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 5.834 ; 5.834 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.153 ; 6.153 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.222 ; 6.222 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.288 ; 6.288 ; Rise       ; A[0]            ;
; HEX0[*]   ; A[0]       ; 6.129 ; 6.129 ; Rise       ; A[0]            ;
;  HEX0[0]  ; A[0]       ; 5.903 ; 5.903 ; Rise       ; A[0]            ;
;  HEX0[1]  ; A[0]       ; 6.097 ; 6.097 ; Rise       ; A[0]            ;
;  HEX0[2]  ; A[0]       ; 5.931 ; 5.931 ; Rise       ; A[0]            ;
;  HEX0[3]  ; A[0]       ; 5.934 ; 5.934 ; Rise       ; A[0]            ;
;  HEX0[4]  ; A[0]       ; 5.907 ; 5.907 ; Rise       ; A[0]            ;
;  HEX0[5]  ; A[0]       ; 6.129 ; 6.129 ; Rise       ; A[0]            ;
;  HEX0[6]  ; A[0]       ; 6.071 ; 6.071 ; Rise       ; A[0]            ;
; HEX1[*]   ; A[0]       ; 6.155 ; 6.155 ; Rise       ; A[0]            ;
;  HEX1[0]  ; A[0]       ; 5.731 ; 5.731 ; Rise       ; A[0]            ;
;  HEX1[1]  ; A[0]       ; 5.688 ; 5.688 ; Rise       ; A[0]            ;
;  HEX1[2]  ; A[0]       ; 6.128 ; 6.128 ; Rise       ; A[0]            ;
;  HEX1[3]  ; A[0]       ; 5.822 ; 5.822 ; Rise       ; A[0]            ;
;  HEX1[4]  ; A[0]       ; 5.625 ; 5.625 ; Rise       ; A[0]            ;
;  HEX1[5]  ; A[0]       ; 6.155 ; 6.155 ; Rise       ; A[0]            ;
;  HEX1[6]  ; A[0]       ; 5.862 ; 5.862 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 6.288 ; 6.288 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.024 ; 6.024 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 6.244 ; 6.244 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 5.995 ; 5.995 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 5.839 ; 5.839 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 5.834 ; 5.834 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.153 ; 6.153 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.222 ; 6.222 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.288 ; 6.288 ; Fall       ; A[0]            ;
; D[*]      ; CLOCK_50   ; 4.873 ; 4.873 ; Rise       ; CLOCK_50        ;
;  D[0]     ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  D[1]     ; CLOCK_50   ; 4.759 ; 4.759 ; Rise       ; CLOCK_50        ;
;  D[3]     ; CLOCK_50   ; 4.474 ; 4.474 ; Rise       ; CLOCK_50        ;
;  D[4]     ; CLOCK_50   ; 4.259 ; 4.259 ; Rise       ; CLOCK_50        ;
;  D[5]     ; CLOCK_50   ; 4.793 ; 4.793 ; Rise       ; CLOCK_50        ;
;  D[6]     ; CLOCK_50   ; 4.873 ; 4.873 ; Rise       ; CLOCK_50        ;
;  D[7]     ; CLOCK_50   ; 4.734 ; 4.734 ; Rise       ; CLOCK_50        ;
; SD_CLK    ; CLOCK_50   ; 3.752 ; 3.752 ; Rise       ; CLOCK_50        ;
; SD_CMD    ; CLOCK_50   ; 3.882 ; 3.882 ; Rise       ; CLOCK_50        ;
; SD_DAT3   ; CLOCK_50   ; 4.061 ; 4.061 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; A[0]       ; 4.804 ; 4.804 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.232 ; 5.232 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 5.368 ; 5.368 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.958 ; 4.958 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.804 ; 4.804 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.972 ; 4.972 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.121 ; 5.121 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.188 ; 5.188 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.253 ; 5.253 ; Rise       ; A[0]            ;
; HEX0[*]   ; A[0]       ; 5.775 ; 5.775 ; Rise       ; A[0]            ;
;  HEX0[0]  ; A[0]       ; 5.775 ; 5.775 ; Rise       ; A[0]            ;
;  HEX0[1]  ; A[0]       ; 5.986 ; 5.986 ; Rise       ; A[0]            ;
;  HEX0[2]  ; A[0]       ; 5.801 ; 5.801 ; Rise       ; A[0]            ;
;  HEX0[3]  ; A[0]       ; 5.806 ; 5.806 ; Rise       ; A[0]            ;
;  HEX0[4]  ; A[0]       ; 5.797 ; 5.797 ; Rise       ; A[0]            ;
;  HEX0[5]  ; A[0]       ; 6.009 ; 6.009 ; Rise       ; A[0]            ;
;  HEX0[6]  ; A[0]       ; 5.959 ; 5.959 ; Rise       ; A[0]            ;
; HEX1[*]   ; A[0]       ; 5.491 ; 5.491 ; Rise       ; A[0]            ;
;  HEX1[0]  ; A[0]       ; 5.602 ; 5.602 ; Rise       ; A[0]            ;
;  HEX1[1]  ; A[0]       ; 5.559 ; 5.559 ; Rise       ; A[0]            ;
;  HEX1[2]  ; A[0]       ; 5.948 ; 5.948 ; Rise       ; A[0]            ;
;  HEX1[3]  ; A[0]       ; 5.699 ; 5.699 ; Rise       ; A[0]            ;
;  HEX1[4]  ; A[0]       ; 5.491 ; 5.491 ; Rise       ; A[0]            ;
;  HEX1[5]  ; A[0]       ; 6.021 ; 6.021 ; Rise       ; A[0]            ;
;  HEX1[6]  ; A[0]       ; 5.728 ; 5.728 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 5.834 ; 5.834 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.024 ; 6.024 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 6.244 ; 6.244 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 5.995 ; 5.995 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 5.839 ; 5.839 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 5.834 ; 5.834 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.153 ; 6.153 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.222 ; 6.222 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.288 ; 6.288 ; Fall       ; A[0]            ;
; D[*]      ; CLOCK_50   ; 4.259 ; 4.259 ; Rise       ; CLOCK_50        ;
;  D[0]     ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  D[1]     ; CLOCK_50   ; 4.759 ; 4.759 ; Rise       ; CLOCK_50        ;
;  D[3]     ; CLOCK_50   ; 4.474 ; 4.474 ; Rise       ; CLOCK_50        ;
;  D[4]     ; CLOCK_50   ; 4.259 ; 4.259 ; Rise       ; CLOCK_50        ;
;  D[5]     ; CLOCK_50   ; 4.793 ; 4.793 ; Rise       ; CLOCK_50        ;
;  D[6]     ; CLOCK_50   ; 4.873 ; 4.873 ; Rise       ; CLOCK_50        ;
;  D[7]     ; CLOCK_50   ; 4.734 ; 4.734 ; Rise       ; CLOCK_50        ;
; SD_CLK    ; CLOCK_50   ; 3.752 ; 3.752 ; Rise       ; CLOCK_50        ;
; SD_CMD    ; CLOCK_50   ; 3.882 ; 3.882 ; Rise       ; CLOCK_50        ;
; SD_DAT3   ; CLOCK_50   ; 4.061 ; 4.061 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[1]       ; D[0]        ; 6.559 ; 6.559 ; 6.559 ; 6.559 ;
; A[1]       ; D[1]        ; 6.779 ; 6.779 ; 6.779 ; 6.779 ;
; A[1]       ; D[2]        ; 5.528 ; 6.530 ; 6.530 ; 5.528 ;
; A[1]       ; D[3]        ; 6.374 ; 6.374 ; 6.374 ; 6.374 ;
; A[1]       ; D[4]        ; 6.369 ; 6.369 ; 6.369 ; 6.369 ;
; A[1]       ; D[5]        ; 6.688 ; 6.688 ; 6.688 ; 6.688 ;
; A[1]       ; D[6]        ; 6.757 ; 6.757 ; 6.757 ; 6.757 ;
; A[1]       ; D[7]        ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; A[2]       ; D[0]        ; 6.355 ; 6.355 ; 6.355 ; 6.355 ;
; A[2]       ; D[1]        ; 6.575 ; 6.575 ; 6.575 ; 6.575 ;
; A[2]       ; D[2]        ; 5.324 ; 6.326 ; 6.326 ; 5.324 ;
; A[2]       ; D[3]        ; 6.170 ; 6.170 ; 6.170 ; 6.170 ;
; A[2]       ; D[4]        ; 6.165 ; 6.165 ; 6.165 ; 6.165 ;
; A[2]       ; D[5]        ; 6.484 ; 6.484 ; 6.484 ; 6.484 ;
; A[2]       ; D[6]        ; 6.553 ; 6.553 ; 6.553 ; 6.553 ;
; A[2]       ; D[7]        ; 6.619 ; 6.619 ; 6.619 ; 6.619 ;
; A[3]       ; D[0]        ; 6.782 ; 6.782 ; 6.782 ; 6.782 ;
; A[3]       ; D[1]        ; 7.002 ; 7.002 ; 7.002 ; 7.002 ;
; A[3]       ; D[2]        ; 6.753 ; 5.751 ; 5.751 ; 6.753 ;
; A[3]       ; D[3]        ; 6.597 ; 6.597 ; 6.597 ; 6.597 ;
; A[3]       ; D[4]        ; 6.592 ; 6.592 ; 6.592 ; 6.592 ;
; A[3]       ; D[5]        ; 6.911 ; 6.911 ; 6.911 ; 6.911 ;
; A[3]       ; D[6]        ; 6.980 ; 6.980 ; 6.980 ; 6.980 ;
; A[3]       ; D[7]        ; 7.046 ; 7.046 ; 7.046 ; 7.046 ;
; A[4]       ; D[0]        ; 6.769 ; 6.769 ; 6.769 ; 6.769 ;
; A[4]       ; D[1]        ; 6.989 ; 6.989 ; 6.989 ; 6.989 ;
; A[4]       ; D[2]        ; 5.738 ; 6.740 ; 6.740 ; 5.738 ;
; A[4]       ; D[3]        ; 6.584 ; 6.584 ; 6.584 ; 6.584 ;
; A[4]       ; D[4]        ; 6.579 ; 6.579 ; 6.579 ; 6.579 ;
; A[4]       ; D[5]        ; 6.898 ; 6.898 ; 6.898 ; 6.898 ;
; A[4]       ; D[6]        ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; A[4]       ; D[7]        ; 7.033 ; 7.033 ; 7.033 ; 7.033 ;
; A[5]       ; D[0]        ; 6.612 ; 6.612 ; 6.612 ; 6.612 ;
; A[5]       ; D[1]        ; 6.832 ; 6.832 ; 6.832 ; 6.832 ;
; A[5]       ; D[2]        ; 6.583 ; 5.582 ; 5.582 ; 6.583 ;
; A[5]       ; D[3]        ; 6.427 ; 6.427 ; 6.427 ; 6.427 ;
; A[5]       ; D[4]        ; 6.422 ; 6.422 ; 6.422 ; 6.422 ;
; A[5]       ; D[5]        ; 6.741 ; 6.741 ; 6.741 ; 6.741 ;
; A[5]       ; D[6]        ; 6.810 ; 6.810 ; 6.810 ; 6.810 ;
; A[5]       ; D[7]        ; 6.876 ; 6.876 ; 6.876 ; 6.876 ;
; A[6]       ; D[0]        ; 6.256 ; 6.256 ; 6.256 ; 6.256 ;
; A[6]       ; D[1]        ; 6.476 ; 6.476 ; 6.476 ; 6.476 ;
; A[6]       ; D[2]        ; 5.226 ; 6.227 ; 6.227 ; 5.226 ;
; A[6]       ; D[3]        ; 6.071 ; 6.071 ; 6.071 ; 6.071 ;
; A[6]       ; D[4]        ; 6.066 ; 6.066 ; 6.066 ; 6.066 ;
; A[6]       ; D[5]        ; 6.385 ; 6.385 ; 6.385 ; 6.385 ;
; A[6]       ; D[6]        ; 6.454 ; 6.454 ; 6.454 ; 6.454 ;
; A[6]       ; D[7]        ; 6.520 ; 6.520 ; 6.520 ; 6.520 ;
; A[7]       ; D[0]        ; 6.109 ; 6.109 ; 6.109 ; 6.109 ;
; A[7]       ; D[1]        ; 6.329 ; 6.329 ; 6.329 ; 6.329 ;
; A[7]       ; D[2]        ; 6.080 ; 5.079 ; 5.079 ; 6.080 ;
; A[7]       ; D[3]        ; 5.924 ; 5.924 ; 5.924 ; 5.924 ;
; A[7]       ; D[4]        ; 5.919 ; 5.919 ; 5.919 ; 5.919 ;
; A[7]       ; D[5]        ; 6.238 ; 6.238 ; 6.238 ; 6.238 ;
; A[7]       ; D[6]        ; 6.307 ; 6.307 ; 6.307 ; 6.307 ;
; A[7]       ; D[7]        ; 6.373 ; 6.373 ; 6.373 ; 6.373 ;
; A[8]       ; HEX2[0]     ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; A[8]       ; HEX2[1]     ; 5.614 ; 5.614 ; 5.614 ; 5.614 ;
; A[8]       ; HEX2[2]     ;       ; 5.654 ; 5.654 ;       ;
; A[8]       ; HEX2[3]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; A[8]       ; HEX2[4]     ; 5.712 ;       ;       ; 5.712 ;
; A[8]       ; HEX2[5]     ; 5.745 ;       ;       ; 5.745 ;
; A[8]       ; HEX2[6]     ; 5.773 ; 5.773 ; 5.773 ; 5.773 ;
; A[9]       ; HEX2[0]     ; 5.735 ; 5.735 ; 5.735 ; 5.735 ;
; A[9]       ; HEX2[1]     ; 5.664 ; 5.664 ; 5.664 ; 5.664 ;
; A[9]       ; HEX2[2]     ; 5.707 ;       ;       ; 5.707 ;
; A[9]       ; HEX2[3]     ; 5.706 ; 5.706 ; 5.706 ; 5.706 ;
; A[9]       ; HEX2[4]     ;       ; 5.763 ; 5.763 ;       ;
; A[9]       ; HEX2[5]     ; 5.795 ; 5.795 ; 5.795 ; 5.795 ;
; A[9]       ; HEX2[6]     ; 5.823 ; 5.823 ; 5.823 ; 5.823 ;
; A[10]      ; HEX2[0]     ; 5.839 ; 5.839 ; 5.839 ; 5.839 ;
; A[10]      ; HEX2[1]     ; 5.766 ;       ;       ; 5.766 ;
; A[10]      ; HEX2[2]     ; 5.808 ; 5.808 ; 5.808 ; 5.808 ;
; A[10]      ; HEX2[3]     ; 5.801 ; 5.801 ; 5.801 ; 5.801 ;
; A[10]      ; HEX2[4]     ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; A[10]      ; HEX2[5]     ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; A[10]      ; HEX2[6]     ; 5.914 ; 5.914 ; 5.914 ; 5.914 ;
; A[11]      ; HEX2[0]     ; 5.848 ; 5.848 ; 5.848 ; 5.848 ;
; A[11]      ; HEX2[1]     ; 5.772 ; 5.772 ; 5.772 ; 5.772 ;
; A[11]      ; HEX2[2]     ; 5.819 ; 5.819 ; 5.819 ; 5.819 ;
; A[11]      ; HEX2[3]     ; 5.809 ; 5.809 ; 5.809 ; 5.809 ;
; A[11]      ; HEX2[4]     ;       ; 5.859 ; 5.859 ;       ;
; A[11]      ; HEX2[5]     ; 5.907 ; 5.907 ; 5.907 ; 5.907 ;
; A[11]      ; HEX2[6]     ; 5.921 ; 5.921 ; 5.921 ; 5.921 ;
; A[12]      ; HEX3[0]     ; 5.662 ; 5.662 ; 5.662 ; 5.662 ;
; A[12]      ; HEX3[1]     ; 5.801 ; 5.801 ; 5.801 ; 5.801 ;
; A[12]      ; HEX3[2]     ;       ; 5.747 ; 5.747 ;       ;
; A[12]      ; HEX3[3]     ; 5.840 ; 5.840 ; 5.840 ; 5.840 ;
; A[12]      ; HEX3[4]     ; 5.813 ;       ;       ; 5.813 ;
; A[12]      ; HEX3[5]     ; 5.686 ;       ;       ; 5.686 ;
; A[12]      ; HEX3[6]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; A[13]      ; HEX3[0]     ; 5.760 ; 5.760 ; 5.760 ; 5.760 ;
; A[13]      ; HEX3[1]     ; 5.899 ; 5.899 ; 5.899 ; 5.899 ;
; A[13]      ; HEX3[2]     ; 5.844 ;       ;       ; 5.844 ;
; A[13]      ; HEX3[3]     ; 5.937 ; 5.937 ; 5.937 ; 5.937 ;
; A[13]      ; HEX3[4]     ;       ; 5.907 ; 5.907 ;       ;
; A[13]      ; HEX3[5]     ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; A[13]      ; HEX3[6]     ; 5.635 ; 5.635 ; 5.635 ; 5.635 ;
; A[14]      ; HEX3[0]     ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; A[14]      ; HEX3[1]     ; 5.959 ;       ;       ; 5.959 ;
; A[14]      ; HEX3[2]     ; 5.905 ; 5.905 ; 5.905 ; 5.905 ;
; A[14]      ; HEX3[3]     ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; A[14]      ; HEX3[4]     ; 5.968 ; 5.968 ; 5.968 ; 5.968 ;
; A[14]      ; HEX3[5]     ; 5.848 ; 5.848 ; 5.848 ; 5.848 ;
; A[14]      ; HEX3[6]     ; 5.699 ; 5.699 ; 5.699 ; 5.699 ;
; A[15]      ; HEX3[0]     ; 5.833 ; 5.833 ; 5.833 ; 5.833 ;
; A[15]      ; HEX3[1]     ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; A[15]      ; HEX3[2]     ; 5.900 ; 5.900 ; 5.900 ; 5.900 ;
; A[15]      ; HEX3[3]     ; 6.000 ; 6.000 ; 6.000 ; 6.000 ;
; A[15]      ; HEX3[4]     ;       ; 5.966 ; 5.966 ;       ;
; A[15]      ; HEX3[5]     ; 5.854 ; 5.854 ; 5.854 ; 5.854 ;
; A[15]      ; HEX3[6]     ; 5.704 ; 5.704 ; 5.704 ; 5.704 ;
; IORQ_n     ; D[0]        ; 7.043 ; 7.043 ; 7.043 ; 7.043 ;
; IORQ_n     ; D[1]        ; 7.263 ; 7.263 ; 7.263 ; 7.263 ;
; IORQ_n     ; D[2]        ; 7.014 ; 5.964 ; 5.964 ; 7.014 ;
; IORQ_n     ; D[3]        ; 6.858 ; 6.858 ; 6.858 ; 6.858 ;
; IORQ_n     ; D[4]        ; 6.853 ; 6.853 ; 6.853 ; 6.853 ;
; IORQ_n     ; D[5]        ; 7.172 ; 7.172 ; 7.172 ; 7.172 ;
; IORQ_n     ; D[6]        ; 7.241 ; 7.241 ; 7.241 ; 7.241 ;
; IORQ_n     ; D[7]        ; 7.307 ; 7.307 ; 7.307 ; 7.307 ;
; M1_n       ; D[0]        ; 6.792 ; 6.792 ; 6.792 ; 6.792 ;
; M1_n       ; D[1]        ; 7.012 ; 7.012 ; 7.012 ; 7.012 ;
; M1_n       ; D[2]        ; 5.713 ; 6.763 ; 6.763 ; 5.713 ;
; M1_n       ; D[3]        ; 6.607 ; 6.607 ; 6.607 ; 6.607 ;
; M1_n       ; D[4]        ; 6.602 ; 6.602 ; 6.602 ; 6.602 ;
; M1_n       ; D[5]        ; 6.921 ; 6.921 ; 6.921 ; 6.921 ;
; M1_n       ; D[6]        ; 6.990 ; 6.990 ; 6.990 ; 6.990 ;
; M1_n       ; D[7]        ; 7.056 ; 7.056 ; 7.056 ; 7.056 ;
; RD_n       ; D[0]        ; 7.008 ; 7.008 ; 7.008 ; 7.008 ;
; RD_n       ; D[1]        ; 7.228 ; 7.228 ; 7.228 ; 7.228 ;
; RD_n       ; D[2]        ; 6.979 ; 5.929 ; 5.929 ; 6.979 ;
; RD_n       ; D[3]        ; 6.823 ; 6.823 ; 6.823 ; 6.823 ;
; RD_n       ; D[4]        ; 6.818 ; 6.818 ; 6.818 ; 6.818 ;
; RD_n       ; D[5]        ; 7.137 ; 7.137 ; 7.137 ; 7.137 ;
; RD_n       ; D[6]        ; 7.206 ; 7.206 ; 7.206 ; 7.206 ;
; RD_n       ; D[7]        ; 7.272 ; 7.272 ; 7.272 ; 7.272 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[1]       ; D[0]        ; 5.676 ; 5.676 ; 5.676 ; 5.676 ;
; A[1]       ; D[1]        ; 5.677 ; 5.677 ; 5.677 ; 5.677 ;
; A[1]       ; D[2]        ; 5.528 ; 5.528 ; 5.528 ; 5.528 ;
; A[1]       ; D[3]        ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; A[1]       ; D[4]        ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; A[1]       ; D[5]        ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; A[1]       ; D[6]        ; 6.083 ; 6.083 ; 6.083 ; 6.083 ;
; A[1]       ; D[7]        ; 6.119 ; 6.119 ; 6.119 ; 6.119 ;
; A[2]       ; D[0]        ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; A[2]       ; D[1]        ; 5.473 ; 5.473 ; 5.473 ; 5.473 ;
; A[2]       ; D[2]        ; 5.324 ; 5.324 ; 5.324 ; 5.324 ;
; A[2]       ; D[3]        ; 5.464 ; 5.464 ; 5.464 ; 5.464 ;
; A[2]       ; D[4]        ; 5.464 ; 5.464 ; 5.464 ; 5.464 ;
; A[2]       ; D[5]        ; 5.910 ; 5.910 ; 5.910 ; 5.910 ;
; A[2]       ; D[6]        ; 5.879 ; 5.879 ; 5.879 ; 5.879 ;
; A[2]       ; D[7]        ; 5.915 ; 5.915 ; 5.915 ; 5.915 ;
; A[3]       ; D[0]        ; 5.899 ; 5.899 ; 5.899 ; 5.899 ;
; A[3]       ; D[1]        ; 5.900 ; 5.900 ; 5.900 ; 5.900 ;
; A[3]       ; D[2]        ; 5.751 ; 5.751 ; 5.751 ; 5.751 ;
; A[3]       ; D[3]        ; 5.891 ; 5.891 ; 5.891 ; 5.891 ;
; A[3]       ; D[4]        ; 5.891 ; 5.891 ; 5.891 ; 5.891 ;
; A[3]       ; D[5]        ; 6.337 ; 6.337 ; 6.337 ; 6.337 ;
; A[3]       ; D[6]        ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; A[3]       ; D[7]        ; 6.342 ; 6.342 ; 6.342 ; 6.342 ;
; A[4]       ; D[0]        ; 5.886 ; 5.886 ; 5.886 ; 5.886 ;
; A[4]       ; D[1]        ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; A[4]       ; D[2]        ; 5.738 ; 5.738 ; 5.738 ; 5.738 ;
; A[4]       ; D[3]        ; 5.878 ; 5.878 ; 5.878 ; 5.878 ;
; A[4]       ; D[4]        ; 5.878 ; 5.878 ; 5.878 ; 5.878 ;
; A[4]       ; D[5]        ; 6.324 ; 6.324 ; 6.324 ; 6.324 ;
; A[4]       ; D[6]        ; 6.293 ; 6.293 ; 6.293 ; 6.293 ;
; A[4]       ; D[7]        ; 6.329 ; 6.329 ; 6.329 ; 6.329 ;
; A[5]       ; D[0]        ; 5.730 ; 5.730 ; 5.730 ; 5.730 ;
; A[5]       ; D[1]        ; 5.731 ; 5.731 ; 5.731 ; 5.731 ;
; A[5]       ; D[2]        ; 5.582 ; 5.582 ; 5.582 ; 5.582 ;
; A[5]       ; D[3]        ; 5.722 ; 5.722 ; 5.722 ; 5.722 ;
; A[5]       ; D[4]        ; 5.722 ; 5.722 ; 5.722 ; 5.722 ;
; A[5]       ; D[5]        ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; A[5]       ; D[6]        ; 6.137 ; 6.137 ; 6.137 ; 6.137 ;
; A[5]       ; D[7]        ; 6.173 ; 6.173 ; 6.173 ; 6.173 ;
; A[6]       ; D[0]        ; 5.374 ; 5.374 ; 5.374 ; 5.374 ;
; A[6]       ; D[1]        ; 5.375 ; 5.375 ; 5.375 ; 5.375 ;
; A[6]       ; D[2]        ; 5.226 ; 5.226 ; 5.226 ; 5.226 ;
; A[6]       ; D[3]        ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; A[6]       ; D[4]        ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; A[6]       ; D[5]        ; 5.812 ; 5.812 ; 5.812 ; 5.812 ;
; A[6]       ; D[6]        ; 5.781 ; 5.781 ; 5.781 ; 5.781 ;
; A[6]       ; D[7]        ; 5.817 ; 5.817 ; 5.817 ; 5.817 ;
; A[7]       ; D[0]        ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; A[7]       ; D[1]        ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; A[7]       ; D[2]        ; 5.079 ; 5.079 ; 5.079 ; 5.079 ;
; A[7]       ; D[3]        ; 5.219 ; 5.219 ; 5.219 ; 5.219 ;
; A[7]       ; D[4]        ; 5.219 ; 5.219 ; 5.219 ; 5.219 ;
; A[7]       ; D[5]        ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; A[7]       ; D[6]        ; 5.634 ; 5.634 ; 5.634 ; 5.634 ;
; A[7]       ; D[7]        ; 5.670 ; 5.670 ; 5.670 ; 5.670 ;
; A[8]       ; HEX2[0]     ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; A[8]       ; HEX2[1]     ; 5.614 ; 5.614 ; 5.614 ; 5.614 ;
; A[8]       ; HEX2[2]     ;       ; 5.654 ; 5.654 ;       ;
; A[8]       ; HEX2[3]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; A[8]       ; HEX2[4]     ; 5.712 ;       ;       ; 5.712 ;
; A[8]       ; HEX2[5]     ; 5.745 ;       ;       ; 5.745 ;
; A[8]       ; HEX2[6]     ; 5.773 ; 5.773 ; 5.773 ; 5.773 ;
; A[9]       ; HEX2[0]     ; 5.735 ; 5.735 ; 5.735 ; 5.735 ;
; A[9]       ; HEX2[1]     ; 5.664 ; 5.664 ; 5.664 ; 5.664 ;
; A[9]       ; HEX2[2]     ; 5.707 ;       ;       ; 5.707 ;
; A[9]       ; HEX2[3]     ; 5.706 ; 5.706 ; 5.706 ; 5.706 ;
; A[9]       ; HEX2[4]     ;       ; 5.763 ; 5.763 ;       ;
; A[9]       ; HEX2[5]     ; 5.795 ; 5.795 ; 5.795 ; 5.795 ;
; A[9]       ; HEX2[6]     ; 5.823 ; 5.823 ; 5.823 ; 5.823 ;
; A[10]      ; HEX2[0]     ; 5.839 ; 5.839 ; 5.839 ; 5.839 ;
; A[10]      ; HEX2[1]     ; 5.766 ;       ;       ; 5.766 ;
; A[10]      ; HEX2[2]     ; 5.808 ; 5.808 ; 5.808 ; 5.808 ;
; A[10]      ; HEX2[3]     ; 5.801 ; 5.801 ; 5.801 ; 5.801 ;
; A[10]      ; HEX2[4]     ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; A[10]      ; HEX2[5]     ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; A[10]      ; HEX2[6]     ; 5.914 ; 5.914 ; 5.914 ; 5.914 ;
; A[11]      ; HEX2[0]     ; 5.848 ; 5.848 ; 5.848 ; 5.848 ;
; A[11]      ; HEX2[1]     ; 5.772 ; 5.772 ; 5.772 ; 5.772 ;
; A[11]      ; HEX2[2]     ; 5.819 ; 5.819 ; 5.819 ; 5.819 ;
; A[11]      ; HEX2[3]     ; 5.809 ; 5.809 ; 5.809 ; 5.809 ;
; A[11]      ; HEX2[4]     ;       ; 5.859 ; 5.859 ;       ;
; A[11]      ; HEX2[5]     ; 5.907 ; 5.907 ; 5.907 ; 5.907 ;
; A[11]      ; HEX2[6]     ; 5.921 ; 5.921 ; 5.921 ; 5.921 ;
; A[12]      ; HEX3[0]     ; 5.662 ; 5.662 ; 5.662 ; 5.662 ;
; A[12]      ; HEX3[1]     ; 5.801 ; 5.801 ; 5.801 ; 5.801 ;
; A[12]      ; HEX3[2]     ;       ; 5.747 ; 5.747 ;       ;
; A[12]      ; HEX3[3]     ; 5.840 ; 5.840 ; 5.840 ; 5.840 ;
; A[12]      ; HEX3[4]     ; 5.813 ;       ;       ; 5.813 ;
; A[12]      ; HEX3[5]     ; 5.686 ;       ;       ; 5.686 ;
; A[12]      ; HEX3[6]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; A[13]      ; HEX3[0]     ; 5.760 ; 5.760 ; 5.760 ; 5.760 ;
; A[13]      ; HEX3[1]     ; 5.899 ; 5.899 ; 5.899 ; 5.899 ;
; A[13]      ; HEX3[2]     ; 5.844 ;       ;       ; 5.844 ;
; A[13]      ; HEX3[3]     ; 5.937 ; 5.937 ; 5.937 ; 5.937 ;
; A[13]      ; HEX3[4]     ;       ; 5.907 ; 5.907 ;       ;
; A[13]      ; HEX3[5]     ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; A[13]      ; HEX3[6]     ; 5.635 ; 5.635 ; 5.635 ; 5.635 ;
; A[14]      ; HEX3[0]     ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; A[14]      ; HEX3[1]     ; 5.959 ;       ;       ; 5.959 ;
; A[14]      ; HEX3[2]     ; 5.905 ; 5.905 ; 5.905 ; 5.905 ;
; A[14]      ; HEX3[3]     ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; A[14]      ; HEX3[4]     ; 5.968 ; 5.968 ; 5.968 ; 5.968 ;
; A[14]      ; HEX3[5]     ; 5.848 ; 5.848 ; 5.848 ; 5.848 ;
; A[14]      ; HEX3[6]     ; 5.699 ; 5.699 ; 5.699 ; 5.699 ;
; A[15]      ; HEX3[0]     ; 5.833 ; 5.833 ; 5.833 ; 5.833 ;
; A[15]      ; HEX3[1]     ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; A[15]      ; HEX3[2]     ; 5.900 ; 5.900 ; 5.900 ; 5.900 ;
; A[15]      ; HEX3[3]     ; 6.000 ; 6.000 ; 6.000 ; 6.000 ;
; A[15]      ; HEX3[4]     ;       ; 5.966 ; 5.966 ;       ;
; A[15]      ; HEX3[5]     ; 5.854 ; 5.854 ; 5.854 ; 5.854 ;
; A[15]      ; HEX3[6]     ; 5.704 ; 5.704 ; 5.704 ; 5.704 ;
; IORQ_n     ; D[0]        ; 6.112 ; 6.112 ; 6.112 ; 6.112 ;
; IORQ_n     ; D[1]        ; 6.113 ; 6.113 ; 6.113 ; 6.113 ;
; IORQ_n     ; D[2]        ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; IORQ_n     ; D[3]        ; 6.104 ; 6.104 ; 6.104 ; 6.104 ;
; IORQ_n     ; D[4]        ; 6.104 ; 6.104 ; 6.104 ; 6.104 ;
; IORQ_n     ; D[5]        ; 6.550 ; 6.550 ; 6.550 ; 6.550 ;
; IORQ_n     ; D[6]        ; 6.519 ; 6.519 ; 6.519 ; 6.519 ;
; IORQ_n     ; D[7]        ; 6.555 ; 6.555 ; 6.555 ; 6.555 ;
; M1_n       ; D[0]        ; 5.861 ; 5.861 ; 5.861 ; 5.861 ;
; M1_n       ; D[1]        ; 5.862 ; 5.862 ; 5.862 ; 5.862 ;
; M1_n       ; D[2]        ; 5.713 ; 5.713 ; 5.713 ; 5.713 ;
; M1_n       ; D[3]        ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; M1_n       ; D[4]        ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; M1_n       ; D[5]        ; 6.299 ; 6.299 ; 6.299 ; 6.299 ;
; M1_n       ; D[6]        ; 6.268 ; 6.268 ; 6.268 ; 6.268 ;
; M1_n       ; D[7]        ; 6.304 ; 6.304 ; 6.304 ; 6.304 ;
; RD_n       ; D[0]        ; 6.077 ; 6.077 ; 6.077 ; 6.077 ;
; RD_n       ; D[1]        ; 6.078 ; 6.078 ; 6.078 ; 6.078 ;
; RD_n       ; D[2]        ; 5.929 ; 5.929 ; 5.929 ; 5.929 ;
; RD_n       ; D[3]        ; 6.069 ; 6.069 ; 6.069 ; 6.069 ;
; RD_n       ; D[4]        ; 6.069 ; 6.069 ; 6.069 ; 6.069 ;
; RD_n       ; D[5]        ; 6.515 ; 6.515 ; 6.515 ; 6.515 ;
; RD_n       ; D[6]        ; 6.484 ; 6.484 ; 6.484 ; 6.484 ;
; RD_n       ; D[7]        ; 6.520 ; 6.520 ; 6.520 ; 6.520 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.536   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  A[0]            ; N/A      ; N/A   ; N/A      ; N/A     ; -1.469              ;
;  CLOCK_50        ; -5.536   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -883.013 ; 0.0   ; 0.0      ; 0.0     ; -279.272            ;
;  A[0]            ; N/A      ; N/A   ; N/A      ; N/A     ; -11.245             ;
;  CLOCK_50        ; -883.013 ; 0.000 ; N/A      ; N/A     ; -268.027            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; A[0]       ; 2.483 ; 2.483 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 1.630 ; 1.630 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 2.084 ; 2.084 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 1.786 ; 1.786 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 1.519 ; 1.519 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 1.512 ; 1.512 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 2.201 ; 2.201 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 2.483 ; 2.483 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 2.297 ; 2.297 ; Rise       ; A[0]            ;
; KEY[*]    ; CLOCK_50   ; 7.628 ; 7.628 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 7.628 ; 7.628 ; Rise       ; CLOCK_50        ;
; SD_DAT    ; CLOCK_50   ; 5.284 ; 5.284 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; A[0]       ; -0.685 ; -0.685 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; -0.745 ; -0.745 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; -0.938 ; -0.938 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; -0.826 ; -0.826 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; -0.689 ; -0.689 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; -0.685 ; -0.685 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; -1.021 ; -1.021 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; -1.117 ; -1.117 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; -1.080 ; -1.080 ; Rise       ; A[0]            ;
; KEY[*]    ; CLOCK_50   ; -2.037 ; -2.037 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.037 ; -2.037 ; Rise       ; CLOCK_50        ;
; SD_DAT    ; CLOCK_50   ; -1.674 ; -1.674 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; A[0]       ; 12.976 ; 12.976 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 12.302 ; 12.302 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 12.768 ; 12.768 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 12.273 ; 12.273 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.894 ; 11.894 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.881 ; 11.881 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 12.625 ; 12.625 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 12.845 ; 12.845 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 12.976 ; 12.976 ; Rise       ; A[0]            ;
; HEX0[*]   ; A[0]       ; 13.105 ; 13.105 ; Rise       ; A[0]            ;
;  HEX0[0]  ; A[0]       ; 12.469 ; 12.469 ; Rise       ; A[0]            ;
;  HEX0[1]  ; A[0]       ; 12.883 ; 12.883 ; Rise       ; A[0]            ;
;  HEX0[2]  ; A[0]       ; 12.496 ; 12.496 ; Rise       ; A[0]            ;
;  HEX0[3]  ; A[0]       ; 12.512 ; 12.512 ; Rise       ; A[0]            ;
;  HEX0[4]  ; A[0]       ; 12.416 ; 12.416 ; Rise       ; A[0]            ;
;  HEX0[5]  ; A[0]       ; 13.105 ; 13.105 ; Rise       ; A[0]            ;
;  HEX0[6]  ; A[0]       ; 13.004 ; 13.004 ; Rise       ; A[0]            ;
; HEX1[*]   ; A[0]       ; 13.144 ; 13.144 ; Rise       ; A[0]            ;
;  HEX1[0]  ; A[0]       ; 11.923 ; 11.923 ; Rise       ; A[0]            ;
;  HEX1[1]  ; A[0]       ; 11.836 ; 11.836 ; Rise       ; A[0]            ;
;  HEX1[2]  ; A[0]       ; 13.144 ; 13.144 ; Rise       ; A[0]            ;
;  HEX1[3]  ; A[0]       ; 12.235 ; 12.235 ; Rise       ; A[0]            ;
;  HEX1[4]  ; A[0]       ; 11.603 ; 11.603 ; Rise       ; A[0]            ;
;  HEX1[5]  ; A[0]       ; 13.122 ; 13.122 ; Rise       ; A[0]            ;
;  HEX1[6]  ; A[0]       ; 12.271 ; 12.271 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 12.976 ; 12.976 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 12.302 ; 12.302 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 12.768 ; 12.768 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 12.273 ; 12.273 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 11.894 ; 11.894 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 11.881 ; 11.881 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 12.625 ; 12.625 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 12.845 ; 12.845 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 12.976 ; 12.976 ; Fall       ; A[0]            ;
; D[*]      ; CLOCK_50   ; 9.981  ; 9.981  ; Rise       ; CLOCK_50        ;
;  D[0]     ; CLOCK_50   ; 9.159  ; 9.159  ; Rise       ; CLOCK_50        ;
;  D[1]     ; CLOCK_50   ; 9.488  ; 9.488  ; Rise       ; CLOCK_50        ;
;  D[3]     ; CLOCK_50   ; 8.996  ; 8.996  ; Rise       ; CLOCK_50        ;
;  D[4]     ; CLOCK_50   ; 8.431  ; 8.431  ; Rise       ; CLOCK_50        ;
;  D[5]     ; CLOCK_50   ; 9.744  ; 9.744  ; Rise       ; CLOCK_50        ;
;  D[6]     ; CLOCK_50   ; 9.981  ; 9.981  ; Rise       ; CLOCK_50        ;
;  D[7]     ; CLOCK_50   ; 9.567  ; 9.567  ; Rise       ; CLOCK_50        ;
; SD_CLK    ; CLOCK_50   ; 7.028  ; 7.028  ; Rise       ; CLOCK_50        ;
; SD_CMD    ; CLOCK_50   ; 7.345  ; 7.345  ; Rise       ; CLOCK_50        ;
; SD_DAT3   ; CLOCK_50   ; 7.600  ; 7.600  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; D[*]      ; A[0]       ; 4.804 ; 4.804 ; Rise       ; A[0]            ;
;  D[0]     ; A[0]       ; 5.232 ; 5.232 ; Rise       ; A[0]            ;
;  D[1]     ; A[0]       ; 5.368 ; 5.368 ; Rise       ; A[0]            ;
;  D[2]     ; A[0]       ; 4.958 ; 4.958 ; Rise       ; A[0]            ;
;  D[3]     ; A[0]       ; 4.804 ; 4.804 ; Rise       ; A[0]            ;
;  D[4]     ; A[0]       ; 4.972 ; 4.972 ; Rise       ; A[0]            ;
;  D[5]     ; A[0]       ; 5.121 ; 5.121 ; Rise       ; A[0]            ;
;  D[6]     ; A[0]       ; 5.188 ; 5.188 ; Rise       ; A[0]            ;
;  D[7]     ; A[0]       ; 5.253 ; 5.253 ; Rise       ; A[0]            ;
; HEX0[*]   ; A[0]       ; 5.775 ; 5.775 ; Rise       ; A[0]            ;
;  HEX0[0]  ; A[0]       ; 5.775 ; 5.775 ; Rise       ; A[0]            ;
;  HEX0[1]  ; A[0]       ; 5.986 ; 5.986 ; Rise       ; A[0]            ;
;  HEX0[2]  ; A[0]       ; 5.801 ; 5.801 ; Rise       ; A[0]            ;
;  HEX0[3]  ; A[0]       ; 5.806 ; 5.806 ; Rise       ; A[0]            ;
;  HEX0[4]  ; A[0]       ; 5.797 ; 5.797 ; Rise       ; A[0]            ;
;  HEX0[5]  ; A[0]       ; 6.009 ; 6.009 ; Rise       ; A[0]            ;
;  HEX0[6]  ; A[0]       ; 5.959 ; 5.959 ; Rise       ; A[0]            ;
; HEX1[*]   ; A[0]       ; 5.491 ; 5.491 ; Rise       ; A[0]            ;
;  HEX1[0]  ; A[0]       ; 5.602 ; 5.602 ; Rise       ; A[0]            ;
;  HEX1[1]  ; A[0]       ; 5.559 ; 5.559 ; Rise       ; A[0]            ;
;  HEX1[2]  ; A[0]       ; 5.948 ; 5.948 ; Rise       ; A[0]            ;
;  HEX1[3]  ; A[0]       ; 5.699 ; 5.699 ; Rise       ; A[0]            ;
;  HEX1[4]  ; A[0]       ; 5.491 ; 5.491 ; Rise       ; A[0]            ;
;  HEX1[5]  ; A[0]       ; 6.021 ; 6.021 ; Rise       ; A[0]            ;
;  HEX1[6]  ; A[0]       ; 5.728 ; 5.728 ; Rise       ; A[0]            ;
; D[*]      ; A[0]       ; 5.834 ; 5.834 ; Fall       ; A[0]            ;
;  D[0]     ; A[0]       ; 6.024 ; 6.024 ; Fall       ; A[0]            ;
;  D[1]     ; A[0]       ; 6.244 ; 6.244 ; Fall       ; A[0]            ;
;  D[2]     ; A[0]       ; 5.995 ; 5.995 ; Fall       ; A[0]            ;
;  D[3]     ; A[0]       ; 5.839 ; 5.839 ; Fall       ; A[0]            ;
;  D[4]     ; A[0]       ; 5.834 ; 5.834 ; Fall       ; A[0]            ;
;  D[5]     ; A[0]       ; 6.153 ; 6.153 ; Fall       ; A[0]            ;
;  D[6]     ; A[0]       ; 6.222 ; 6.222 ; Fall       ; A[0]            ;
;  D[7]     ; A[0]       ; 6.288 ; 6.288 ; Fall       ; A[0]            ;
; D[*]      ; CLOCK_50   ; 4.259 ; 4.259 ; Rise       ; CLOCK_50        ;
;  D[0]     ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  D[1]     ; CLOCK_50   ; 4.759 ; 4.759 ; Rise       ; CLOCK_50        ;
;  D[3]     ; CLOCK_50   ; 4.474 ; 4.474 ; Rise       ; CLOCK_50        ;
;  D[4]     ; CLOCK_50   ; 4.259 ; 4.259 ; Rise       ; CLOCK_50        ;
;  D[5]     ; CLOCK_50   ; 4.793 ; 4.793 ; Rise       ; CLOCK_50        ;
;  D[6]     ; CLOCK_50   ; 4.873 ; 4.873 ; Rise       ; CLOCK_50        ;
;  D[7]     ; CLOCK_50   ; 4.734 ; 4.734 ; Rise       ; CLOCK_50        ;
; SD_CLK    ; CLOCK_50   ; 3.752 ; 3.752 ; Rise       ; CLOCK_50        ;
; SD_CMD    ; CLOCK_50   ; 3.882 ; 3.882 ; Rise       ; CLOCK_50        ;
; SD_DAT3   ; CLOCK_50   ; 4.061 ; 4.061 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; D[0]        ; 13.722 ; 13.722 ; 13.722 ; 13.722 ;
; A[1]       ; D[1]        ; 14.188 ; 14.188 ; 14.188 ; 14.188 ;
; A[1]       ; D[2]        ; 11.092 ; 13.693 ; 13.693 ; 11.092 ;
; A[1]       ; D[3]        ; 13.314 ; 13.314 ; 13.314 ; 13.314 ;
; A[1]       ; D[4]        ; 13.301 ; 13.301 ; 13.301 ; 13.301 ;
; A[1]       ; D[5]        ; 14.045 ; 14.045 ; 14.045 ; 14.045 ;
; A[1]       ; D[6]        ; 14.265 ; 14.265 ; 14.265 ; 14.265 ;
; A[1]       ; D[7]        ; 14.396 ; 14.396 ; 14.396 ; 14.396 ;
; A[2]       ; D[0]        ; 13.236 ; 13.236 ; 13.236 ; 13.236 ;
; A[2]       ; D[1]        ; 13.702 ; 13.702 ; 13.702 ; 13.702 ;
; A[2]       ; D[2]        ; 10.606 ; 13.207 ; 13.207 ; 10.606 ;
; A[2]       ; D[3]        ; 12.828 ; 12.828 ; 12.828 ; 12.828 ;
; A[2]       ; D[4]        ; 12.815 ; 12.815 ; 12.815 ; 12.815 ;
; A[2]       ; D[5]        ; 13.559 ; 13.559 ; 13.559 ; 13.559 ;
; A[2]       ; D[6]        ; 13.779 ; 13.779 ; 13.779 ; 13.779 ;
; A[2]       ; D[7]        ; 13.910 ; 13.910 ; 13.910 ; 13.910 ;
; A[3]       ; D[0]        ; 14.250 ; 14.250 ; 14.250 ; 14.250 ;
; A[3]       ; D[1]        ; 14.716 ; 14.716 ; 14.716 ; 14.716 ;
; A[3]       ; D[2]        ; 14.221 ; 11.620 ; 11.620 ; 14.221 ;
; A[3]       ; D[3]        ; 13.842 ; 13.842 ; 13.842 ; 13.842 ;
; A[3]       ; D[4]        ; 13.829 ; 13.829 ; 13.829 ; 13.829 ;
; A[3]       ; D[5]        ; 14.573 ; 14.573 ; 14.573 ; 14.573 ;
; A[3]       ; D[6]        ; 14.793 ; 14.793 ; 14.793 ; 14.793 ;
; A[3]       ; D[7]        ; 14.924 ; 14.924 ; 14.924 ; 14.924 ;
; A[4]       ; D[0]        ; 14.256 ; 14.256 ; 14.256 ; 14.256 ;
; A[4]       ; D[1]        ; 14.722 ; 14.722 ; 14.722 ; 14.722 ;
; A[4]       ; D[2]        ; 11.626 ; 14.227 ; 14.227 ; 11.626 ;
; A[4]       ; D[3]        ; 13.848 ; 13.848 ; 13.848 ; 13.848 ;
; A[4]       ; D[4]        ; 13.835 ; 13.835 ; 13.835 ; 13.835 ;
; A[4]       ; D[5]        ; 14.579 ; 14.579 ; 14.579 ; 14.579 ;
; A[4]       ; D[6]        ; 14.799 ; 14.799 ; 14.799 ; 14.799 ;
; A[4]       ; D[7]        ; 14.930 ; 14.930 ; 14.930 ; 14.930 ;
; A[5]       ; D[0]        ; 13.850 ; 13.850 ; 13.850 ; 13.850 ;
; A[5]       ; D[1]        ; 14.316 ; 14.316 ; 14.316 ; 14.316 ;
; A[5]       ; D[2]        ; 13.821 ; 11.220 ; 11.220 ; 13.821 ;
; A[5]       ; D[3]        ; 13.442 ; 13.442 ; 13.442 ; 13.442 ;
; A[5]       ; D[4]        ; 13.429 ; 13.429 ; 13.429 ; 13.429 ;
; A[5]       ; D[5]        ; 14.173 ; 14.173 ; 14.173 ; 14.173 ;
; A[5]       ; D[6]        ; 14.393 ; 14.393 ; 14.393 ; 14.393 ;
; A[5]       ; D[7]        ; 14.524 ; 14.524 ; 14.524 ; 14.524 ;
; A[6]       ; D[0]        ; 12.989 ; 12.989 ; 12.989 ; 12.989 ;
; A[6]       ; D[1]        ; 13.455 ; 13.455 ; 13.455 ; 13.455 ;
; A[6]       ; D[2]        ; 10.359 ; 12.960 ; 12.960 ; 10.359 ;
; A[6]       ; D[3]        ; 12.581 ; 12.581 ; 12.581 ; 12.581 ;
; A[6]       ; D[4]        ; 12.568 ; 12.568 ; 12.568 ; 12.568 ;
; A[6]       ; D[5]        ; 13.312 ; 13.312 ; 13.312 ; 13.312 ;
; A[6]       ; D[6]        ; 13.532 ; 13.532 ; 13.532 ; 13.532 ;
; A[6]       ; D[7]        ; 13.663 ; 13.663 ; 13.663 ; 13.663 ;
; A[7]       ; D[0]        ; 12.620 ; 12.620 ; 12.620 ; 12.620 ;
; A[7]       ; D[1]        ; 13.086 ; 13.086 ; 13.086 ; 13.086 ;
; A[7]       ; D[2]        ; 12.591 ; 9.990  ; 9.990  ; 12.591 ;
; A[7]       ; D[3]        ; 12.212 ; 12.212 ; 12.212 ; 12.212 ;
; A[7]       ; D[4]        ; 12.199 ; 12.199 ; 12.199 ; 12.199 ;
; A[7]       ; D[5]        ; 12.943 ; 12.943 ; 12.943 ; 12.943 ;
; A[7]       ; D[6]        ; 13.163 ; 13.163 ; 13.163 ; 13.163 ;
; A[7]       ; D[7]        ; 13.294 ; 13.294 ; 13.294 ; 13.294 ;
; A[8]       ; HEX2[0]     ; 11.194 ; 11.194 ; 11.194 ; 11.194 ;
; A[8]       ; HEX2[1]     ; 10.976 ; 10.976 ; 10.976 ; 10.976 ;
; A[8]       ; HEX2[2]     ;        ; 11.016 ; 11.016 ;        ;
; A[8]       ; HEX2[3]     ; 11.018 ; 11.018 ; 11.018 ; 11.018 ;
; A[8]       ; HEX2[4]     ; 11.220 ;        ;        ; 11.220 ;
; A[8]       ; HEX2[5]     ; 11.317 ;        ;        ; 11.317 ;
; A[8]       ; HEX2[6]     ; 11.346 ; 11.346 ; 11.346 ; 11.346 ;
; A[9]       ; HEX2[0]     ; 11.434 ; 11.434 ; 11.434 ; 11.434 ;
; A[9]       ; HEX2[1]     ; 11.215 ; 11.215 ; 11.215 ; 11.215 ;
; A[9]       ; HEX2[2]     ; 11.256 ;        ;        ; 11.256 ;
; A[9]       ; HEX2[3]     ; 11.259 ; 11.259 ; 11.259 ; 11.259 ;
; A[9]       ; HEX2[4]     ;        ; 11.464 ; 11.464 ;        ;
; A[9]       ; HEX2[5]     ; 11.556 ; 11.556 ; 11.556 ; 11.556 ;
; A[9]       ; HEX2[6]     ; 11.589 ; 11.589 ; 11.589 ; 11.589 ;
; A[10]      ; HEX2[0]     ; 11.670 ; 11.670 ; 11.670 ; 11.670 ;
; A[10]      ; HEX2[1]     ; 11.453 ;        ;        ; 11.453 ;
; A[10]      ; HEX2[2]     ; 11.492 ; 11.492 ; 11.492 ; 11.492 ;
; A[10]      ; HEX2[3]     ; 11.485 ; 11.485 ; 11.485 ; 11.485 ;
; A[10]      ; HEX2[4]     ; 11.684 ; 11.684 ; 11.684 ; 11.684 ;
; A[10]      ; HEX2[5]     ; 11.762 ; 11.762 ; 11.762 ; 11.762 ;
; A[10]      ; HEX2[6]     ; 11.815 ; 11.815 ; 11.815 ; 11.815 ;
; A[11]      ; HEX2[0]     ; 11.694 ; 11.694 ; 11.694 ; 11.694 ;
; A[11]      ; HEX2[1]     ; 11.501 ; 11.501 ; 11.501 ; 11.501 ;
; A[11]      ; HEX2[2]     ; 11.542 ; 11.542 ; 11.542 ; 11.542 ;
; A[11]      ; HEX2[3]     ; 11.539 ; 11.539 ; 11.539 ; 11.539 ;
; A[11]      ; HEX2[4]     ;        ; 11.699 ; 11.699 ;        ;
; A[11]      ; HEX2[5]     ; 11.808 ; 11.808 ; 11.808 ; 11.808 ;
; A[11]      ; HEX2[6]     ; 11.866 ; 11.866 ; 11.866 ; 11.866 ;
; A[12]      ; HEX3[0]     ; 11.117 ; 11.117 ; 11.117 ; 11.117 ;
; A[12]      ; HEX3[1]     ; 11.302 ; 11.302 ; 11.302 ; 11.302 ;
; A[12]      ; HEX3[2]     ;        ; 11.180 ; 11.180 ;        ;
; A[12]      ; HEX3[3]     ; 11.510 ; 11.510 ; 11.510 ; 11.510 ;
; A[12]      ; HEX3[4]     ; 11.473 ;        ;        ; 11.473 ;
; A[12]      ; HEX3[5]     ; 11.143 ;        ;        ; 11.143 ;
; A[12]      ; HEX3[6]     ; 10.778 ; 10.778 ; 10.778 ; 10.778 ;
; A[13]      ; HEX3[0]     ; 11.333 ; 11.333 ; 11.333 ; 11.333 ;
; A[13]      ; HEX3[1]     ; 11.519 ; 11.519 ; 11.519 ; 11.519 ;
; A[13]      ; HEX3[2]     ; 11.396 ;        ;        ; 11.396 ;
; A[13]      ; HEX3[3]     ; 11.727 ; 11.727 ; 11.727 ; 11.727 ;
; A[13]      ; HEX3[4]     ;        ; 11.689 ; 11.689 ;        ;
; A[13]      ; HEX3[5]     ; 11.359 ; 11.359 ; 11.359 ; 11.359 ;
; A[13]      ; HEX3[6]     ; 10.995 ; 10.995 ; 10.995 ; 10.995 ;
; A[14]      ; HEX3[0]     ; 11.577 ; 11.577 ; 11.577 ; 11.577 ;
; A[14]      ; HEX3[1]     ; 11.758 ;        ;        ; 11.758 ;
; A[14]      ; HEX3[2]     ; 11.632 ; 11.632 ; 11.632 ; 11.632 ;
; A[14]      ; HEX3[3]     ; 11.963 ; 11.963 ; 11.963 ; 11.963 ;
; A[14]      ; HEX3[4]     ; 11.930 ; 11.930 ; 11.930 ; 11.930 ;
; A[14]      ; HEX3[5]     ; 11.602 ; 11.602 ; 11.602 ; 11.602 ;
; A[14]      ; HEX3[6]     ; 11.237 ; 11.237 ; 11.237 ; 11.237 ;
; A[15]      ; HEX3[0]     ; 11.682 ; 11.682 ; 11.682 ; 11.682 ;
; A[15]      ; HEX3[1]     ; 11.858 ; 11.858 ; 11.858 ; 11.858 ;
; A[15]      ; HEX3[2]     ; 11.729 ; 11.729 ; 11.729 ; 11.729 ;
; A[15]      ; HEX3[3]     ; 12.058 ; 12.058 ; 12.058 ; 12.058 ;
; A[15]      ; HEX3[4]     ;        ; 12.020 ; 12.020 ;        ;
; A[15]      ; HEX3[5]     ; 11.707 ; 11.707 ; 11.707 ; 11.707 ;
; A[15]      ; HEX3[6]     ; 11.341 ; 11.341 ; 11.341 ; 11.341 ;
; IORQ_n     ; D[0]        ; 15.101 ; 15.101 ; 15.101 ; 15.101 ;
; IORQ_n     ; D[1]        ; 15.567 ; 15.567 ; 15.567 ; 15.567 ;
; IORQ_n     ; D[2]        ; 15.072 ; 12.302 ; 12.302 ; 15.072 ;
; IORQ_n     ; D[3]        ; 14.693 ; 14.693 ; 14.693 ; 14.693 ;
; IORQ_n     ; D[4]        ; 14.680 ; 14.680 ; 14.680 ; 14.680 ;
; IORQ_n     ; D[5]        ; 15.424 ; 15.424 ; 15.424 ; 15.424 ;
; IORQ_n     ; D[6]        ; 15.644 ; 15.644 ; 15.644 ; 15.644 ;
; IORQ_n     ; D[7]        ; 15.775 ; 15.775 ; 15.775 ; 15.775 ;
; M1_n       ; D[0]        ; 14.410 ; 14.410 ; 14.410 ; 14.410 ;
; M1_n       ; D[1]        ; 14.876 ; 14.876 ; 14.876 ; 14.876 ;
; M1_n       ; D[2]        ; 11.611 ; 14.381 ; 14.381 ; 11.611 ;
; M1_n       ; D[3]        ; 14.002 ; 14.002 ; 14.002 ; 14.002 ;
; M1_n       ; D[4]        ; 13.989 ; 13.989 ; 13.989 ; 13.989 ;
; M1_n       ; D[5]        ; 14.733 ; 14.733 ; 14.733 ; 14.733 ;
; M1_n       ; D[6]        ; 14.953 ; 14.953 ; 14.953 ; 14.953 ;
; M1_n       ; D[7]        ; 15.084 ; 15.084 ; 15.084 ; 15.084 ;
; RD_n       ; D[0]        ; 14.924 ; 14.924 ; 14.924 ; 14.924 ;
; RD_n       ; D[1]        ; 15.390 ; 15.390 ; 15.390 ; 15.390 ;
; RD_n       ; D[2]        ; 14.895 ; 12.125 ; 12.125 ; 14.895 ;
; RD_n       ; D[3]        ; 14.516 ; 14.516 ; 14.516 ; 14.516 ;
; RD_n       ; D[4]        ; 14.503 ; 14.503 ; 14.503 ; 14.503 ;
; RD_n       ; D[5]        ; 15.247 ; 15.247 ; 15.247 ; 15.247 ;
; RD_n       ; D[6]        ; 15.467 ; 15.467 ; 15.467 ; 15.467 ;
; RD_n       ; D[7]        ; 15.598 ; 15.598 ; 15.598 ; 15.598 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[1]       ; D[0]        ; 5.676 ; 5.676 ; 5.676 ; 5.676 ;
; A[1]       ; D[1]        ; 5.677 ; 5.677 ; 5.677 ; 5.677 ;
; A[1]       ; D[2]        ; 5.528 ; 5.528 ; 5.528 ; 5.528 ;
; A[1]       ; D[3]        ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; A[1]       ; D[4]        ; 5.668 ; 5.668 ; 5.668 ; 5.668 ;
; A[1]       ; D[5]        ; 6.114 ; 6.114 ; 6.114 ; 6.114 ;
; A[1]       ; D[6]        ; 6.083 ; 6.083 ; 6.083 ; 6.083 ;
; A[1]       ; D[7]        ; 6.119 ; 6.119 ; 6.119 ; 6.119 ;
; A[2]       ; D[0]        ; 5.472 ; 5.472 ; 5.472 ; 5.472 ;
; A[2]       ; D[1]        ; 5.473 ; 5.473 ; 5.473 ; 5.473 ;
; A[2]       ; D[2]        ; 5.324 ; 5.324 ; 5.324 ; 5.324 ;
; A[2]       ; D[3]        ; 5.464 ; 5.464 ; 5.464 ; 5.464 ;
; A[2]       ; D[4]        ; 5.464 ; 5.464 ; 5.464 ; 5.464 ;
; A[2]       ; D[5]        ; 5.910 ; 5.910 ; 5.910 ; 5.910 ;
; A[2]       ; D[6]        ; 5.879 ; 5.879 ; 5.879 ; 5.879 ;
; A[2]       ; D[7]        ; 5.915 ; 5.915 ; 5.915 ; 5.915 ;
; A[3]       ; D[0]        ; 5.899 ; 5.899 ; 5.899 ; 5.899 ;
; A[3]       ; D[1]        ; 5.900 ; 5.900 ; 5.900 ; 5.900 ;
; A[3]       ; D[2]        ; 5.751 ; 5.751 ; 5.751 ; 5.751 ;
; A[3]       ; D[3]        ; 5.891 ; 5.891 ; 5.891 ; 5.891 ;
; A[3]       ; D[4]        ; 5.891 ; 5.891 ; 5.891 ; 5.891 ;
; A[3]       ; D[5]        ; 6.337 ; 6.337 ; 6.337 ; 6.337 ;
; A[3]       ; D[6]        ; 6.306 ; 6.306 ; 6.306 ; 6.306 ;
; A[3]       ; D[7]        ; 6.342 ; 6.342 ; 6.342 ; 6.342 ;
; A[4]       ; D[0]        ; 5.886 ; 5.886 ; 5.886 ; 5.886 ;
; A[4]       ; D[1]        ; 5.887 ; 5.887 ; 5.887 ; 5.887 ;
; A[4]       ; D[2]        ; 5.738 ; 5.738 ; 5.738 ; 5.738 ;
; A[4]       ; D[3]        ; 5.878 ; 5.878 ; 5.878 ; 5.878 ;
; A[4]       ; D[4]        ; 5.878 ; 5.878 ; 5.878 ; 5.878 ;
; A[4]       ; D[5]        ; 6.324 ; 6.324 ; 6.324 ; 6.324 ;
; A[4]       ; D[6]        ; 6.293 ; 6.293 ; 6.293 ; 6.293 ;
; A[4]       ; D[7]        ; 6.329 ; 6.329 ; 6.329 ; 6.329 ;
; A[5]       ; D[0]        ; 5.730 ; 5.730 ; 5.730 ; 5.730 ;
; A[5]       ; D[1]        ; 5.731 ; 5.731 ; 5.731 ; 5.731 ;
; A[5]       ; D[2]        ; 5.582 ; 5.582 ; 5.582 ; 5.582 ;
; A[5]       ; D[3]        ; 5.722 ; 5.722 ; 5.722 ; 5.722 ;
; A[5]       ; D[4]        ; 5.722 ; 5.722 ; 5.722 ; 5.722 ;
; A[5]       ; D[5]        ; 6.168 ; 6.168 ; 6.168 ; 6.168 ;
; A[5]       ; D[6]        ; 6.137 ; 6.137 ; 6.137 ; 6.137 ;
; A[5]       ; D[7]        ; 6.173 ; 6.173 ; 6.173 ; 6.173 ;
; A[6]       ; D[0]        ; 5.374 ; 5.374 ; 5.374 ; 5.374 ;
; A[6]       ; D[1]        ; 5.375 ; 5.375 ; 5.375 ; 5.375 ;
; A[6]       ; D[2]        ; 5.226 ; 5.226 ; 5.226 ; 5.226 ;
; A[6]       ; D[3]        ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; A[6]       ; D[4]        ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; A[6]       ; D[5]        ; 5.812 ; 5.812 ; 5.812 ; 5.812 ;
; A[6]       ; D[6]        ; 5.781 ; 5.781 ; 5.781 ; 5.781 ;
; A[6]       ; D[7]        ; 5.817 ; 5.817 ; 5.817 ; 5.817 ;
; A[7]       ; D[0]        ; 5.227 ; 5.227 ; 5.227 ; 5.227 ;
; A[7]       ; D[1]        ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; A[7]       ; D[2]        ; 5.079 ; 5.079 ; 5.079 ; 5.079 ;
; A[7]       ; D[3]        ; 5.219 ; 5.219 ; 5.219 ; 5.219 ;
; A[7]       ; D[4]        ; 5.219 ; 5.219 ; 5.219 ; 5.219 ;
; A[7]       ; D[5]        ; 5.665 ; 5.665 ; 5.665 ; 5.665 ;
; A[7]       ; D[6]        ; 5.634 ; 5.634 ; 5.634 ; 5.634 ;
; A[7]       ; D[7]        ; 5.670 ; 5.670 ; 5.670 ; 5.670 ;
; A[8]       ; HEX2[0]     ; 5.686 ; 5.686 ; 5.686 ; 5.686 ;
; A[8]       ; HEX2[1]     ; 5.614 ; 5.614 ; 5.614 ; 5.614 ;
; A[8]       ; HEX2[2]     ;       ; 5.654 ; 5.654 ;       ;
; A[8]       ; HEX2[3]     ; 5.656 ; 5.656 ; 5.656 ; 5.656 ;
; A[8]       ; HEX2[4]     ; 5.712 ;       ;       ; 5.712 ;
; A[8]       ; HEX2[5]     ; 5.745 ;       ;       ; 5.745 ;
; A[8]       ; HEX2[6]     ; 5.773 ; 5.773 ; 5.773 ; 5.773 ;
; A[9]       ; HEX2[0]     ; 5.735 ; 5.735 ; 5.735 ; 5.735 ;
; A[9]       ; HEX2[1]     ; 5.664 ; 5.664 ; 5.664 ; 5.664 ;
; A[9]       ; HEX2[2]     ; 5.707 ;       ;       ; 5.707 ;
; A[9]       ; HEX2[3]     ; 5.706 ; 5.706 ; 5.706 ; 5.706 ;
; A[9]       ; HEX2[4]     ;       ; 5.763 ; 5.763 ;       ;
; A[9]       ; HEX2[5]     ; 5.795 ; 5.795 ; 5.795 ; 5.795 ;
; A[9]       ; HEX2[6]     ; 5.823 ; 5.823 ; 5.823 ; 5.823 ;
; A[10]      ; HEX2[0]     ; 5.839 ; 5.839 ; 5.839 ; 5.839 ;
; A[10]      ; HEX2[1]     ; 5.766 ;       ;       ; 5.766 ;
; A[10]      ; HEX2[2]     ; 5.808 ; 5.808 ; 5.808 ; 5.808 ;
; A[10]      ; HEX2[3]     ; 5.801 ; 5.801 ; 5.801 ; 5.801 ;
; A[10]      ; HEX2[4]     ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; A[10]      ; HEX2[5]     ; 5.896 ; 5.896 ; 5.896 ; 5.896 ;
; A[10]      ; HEX2[6]     ; 5.914 ; 5.914 ; 5.914 ; 5.914 ;
; A[11]      ; HEX2[0]     ; 5.848 ; 5.848 ; 5.848 ; 5.848 ;
; A[11]      ; HEX2[1]     ; 5.772 ; 5.772 ; 5.772 ; 5.772 ;
; A[11]      ; HEX2[2]     ; 5.819 ; 5.819 ; 5.819 ; 5.819 ;
; A[11]      ; HEX2[3]     ; 5.809 ; 5.809 ; 5.809 ; 5.809 ;
; A[11]      ; HEX2[4]     ;       ; 5.859 ; 5.859 ;       ;
; A[11]      ; HEX2[5]     ; 5.907 ; 5.907 ; 5.907 ; 5.907 ;
; A[11]      ; HEX2[6]     ; 5.921 ; 5.921 ; 5.921 ; 5.921 ;
; A[12]      ; HEX3[0]     ; 5.662 ; 5.662 ; 5.662 ; 5.662 ;
; A[12]      ; HEX3[1]     ; 5.801 ; 5.801 ; 5.801 ; 5.801 ;
; A[12]      ; HEX3[2]     ;       ; 5.747 ; 5.747 ;       ;
; A[12]      ; HEX3[3]     ; 5.840 ; 5.840 ; 5.840 ; 5.840 ;
; A[12]      ; HEX3[4]     ; 5.813 ;       ;       ; 5.813 ;
; A[12]      ; HEX3[5]     ; 5.686 ;       ;       ; 5.686 ;
; A[12]      ; HEX3[6]     ; 5.537 ; 5.537 ; 5.537 ; 5.537 ;
; A[13]      ; HEX3[0]     ; 5.760 ; 5.760 ; 5.760 ; 5.760 ;
; A[13]      ; HEX3[1]     ; 5.899 ; 5.899 ; 5.899 ; 5.899 ;
; A[13]      ; HEX3[2]     ; 5.844 ;       ;       ; 5.844 ;
; A[13]      ; HEX3[3]     ; 5.937 ; 5.937 ; 5.937 ; 5.937 ;
; A[13]      ; HEX3[4]     ;       ; 5.907 ; 5.907 ;       ;
; A[13]      ; HEX3[5]     ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; A[13]      ; HEX3[6]     ; 5.635 ; 5.635 ; 5.635 ; 5.635 ;
; A[14]      ; HEX3[0]     ; 5.825 ; 5.825 ; 5.825 ; 5.825 ;
; A[14]      ; HEX3[1]     ; 5.959 ;       ;       ; 5.959 ;
; A[14]      ; HEX3[2]     ; 5.905 ; 5.905 ; 5.905 ; 5.905 ;
; A[14]      ; HEX3[3]     ; 5.998 ; 5.998 ; 5.998 ; 5.998 ;
; A[14]      ; HEX3[4]     ; 5.968 ; 5.968 ; 5.968 ; 5.968 ;
; A[14]      ; HEX3[5]     ; 5.848 ; 5.848 ; 5.848 ; 5.848 ;
; A[14]      ; HEX3[6]     ; 5.699 ; 5.699 ; 5.699 ; 5.699 ;
; A[15]      ; HEX3[0]     ; 5.833 ; 5.833 ; 5.833 ; 5.833 ;
; A[15]      ; HEX3[1]     ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; A[15]      ; HEX3[2]     ; 5.900 ; 5.900 ; 5.900 ; 5.900 ;
; A[15]      ; HEX3[3]     ; 6.000 ; 6.000 ; 6.000 ; 6.000 ;
; A[15]      ; HEX3[4]     ;       ; 5.966 ; 5.966 ;       ;
; A[15]      ; HEX3[5]     ; 5.854 ; 5.854 ; 5.854 ; 5.854 ;
; A[15]      ; HEX3[6]     ; 5.704 ; 5.704 ; 5.704 ; 5.704 ;
; IORQ_n     ; D[0]        ; 6.112 ; 6.112 ; 6.112 ; 6.112 ;
; IORQ_n     ; D[1]        ; 6.113 ; 6.113 ; 6.113 ; 6.113 ;
; IORQ_n     ; D[2]        ; 5.964 ; 5.964 ; 5.964 ; 5.964 ;
; IORQ_n     ; D[3]        ; 6.104 ; 6.104 ; 6.104 ; 6.104 ;
; IORQ_n     ; D[4]        ; 6.104 ; 6.104 ; 6.104 ; 6.104 ;
; IORQ_n     ; D[5]        ; 6.550 ; 6.550 ; 6.550 ; 6.550 ;
; IORQ_n     ; D[6]        ; 6.519 ; 6.519 ; 6.519 ; 6.519 ;
; IORQ_n     ; D[7]        ; 6.555 ; 6.555 ; 6.555 ; 6.555 ;
; M1_n       ; D[0]        ; 5.861 ; 5.861 ; 5.861 ; 5.861 ;
; M1_n       ; D[1]        ; 5.862 ; 5.862 ; 5.862 ; 5.862 ;
; M1_n       ; D[2]        ; 5.713 ; 5.713 ; 5.713 ; 5.713 ;
; M1_n       ; D[3]        ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; M1_n       ; D[4]        ; 5.853 ; 5.853 ; 5.853 ; 5.853 ;
; M1_n       ; D[5]        ; 6.299 ; 6.299 ; 6.299 ; 6.299 ;
; M1_n       ; D[6]        ; 6.268 ; 6.268 ; 6.268 ; 6.268 ;
; M1_n       ; D[7]        ; 6.304 ; 6.304 ; 6.304 ; 6.304 ;
; RD_n       ; D[0]        ; 6.077 ; 6.077 ; 6.077 ; 6.077 ;
; RD_n       ; D[1]        ; 6.078 ; 6.078 ; 6.078 ; 6.078 ;
; RD_n       ; D[2]        ; 5.929 ; 5.929 ; 5.929 ; 5.929 ;
; RD_n       ; D[3]        ; 6.069 ; 6.069 ; 6.069 ; 6.069 ;
; RD_n       ; D[4]        ; 6.069 ; 6.069 ; 6.069 ; 6.069 ;
; RD_n       ; D[5]        ; 6.515 ; 6.515 ; 6.515 ; 6.515 ;
; RD_n       ; D[6]        ; 6.484 ; 6.484 ; 6.484 ; 6.484 ;
; RD_n       ; D[7]        ; 6.520 ; 6.520 ; 6.520 ; 6.520 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 12067    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 12067    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 382   ; 382  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 218   ; 218  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jan 25 19:27:12 2023
Info: Command: quartus_sta MSX_DE1_SDCard -c MSX_DE1_SDCard
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MSX_DE1_SDCard.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name A[0] A[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.536
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.536      -883.013 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -268.027 CLOCK_50 
    Info (332119):    -1.469       -11.245 A[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.726
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.726      -210.766 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -219.380 CLOCK_50 
    Info (332119):    -1.222        -9.222 A[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Wed Jan 25 19:27:13 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


