МОДЕЛИ ТРОИЧНЫХ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ 
И ИХ ПРИМЕНЕНИЕ В СХЕМОТЕХНИКЕ ПРОЦЕССОРОВ  
 
А.С.Дронкин, А.А.Семѐнов 
Саратовский национальный исследовательский 
государственный университет им. Н.Г. Чернышевского 
E-mail: dronkin.alexei@mail.ru 
 
Разработаны аналоговые модели логических элементов троичной логики, 
совместимые по характеристикам с современными сериями элементов двоичной 
КМОП–логики. Предложены цифровые модели троичных логических элементов, 
позволяющие значительно повысить скорость моделирования цифровых схем, 
содержащих такие элементы. На основе предложенных моделей сконструировано 
арифметико-логическое устройство троичного процессора. Выполнен действующий 
макет разработанного арифметико-логического устройства на типовых дискретных 
электронных 
компонентах, 
подтвердивший 
корректность 
и 
эффективность 
разработанных моделей элементов троичной логики. 
Ключевые слова: логические элементы, троичная логика, троичный логический 
базис, цифровые модели, повышение производительности, арифметико-логическое 
устройство, микропроцессор. 
 
Тактовые 
частоты 
современных 
микропроцессоров 
успешно 
преодолели барьер в 5 ГГц, а разработчики и производители уверенно 
продвигаются к взятию следующего барьера в 6 ГГц [1-3]. Ещѐ 
сравнительно недавно такие цифры представлялись фантастикой — 
нижний край диапазона СВЧ, длины волн 6…5 см! Тем не менее, уже 
сегодня 
можно 
видеть, 
что 
быстродействие 
микропроцессоров 
приближается 
к 
своему 
пределу. 
Наращивать 
тактовую 
частоту 
микропроцессоров и повышать быстродействие входящих в их состав 
транзисторов за счет уменьшения их размеров становится все сложнее из-
за фундаментальных физических ограничений [4]. Развитие же в рамках 
архитектуры микропроцессора, которое во многом опирается на принципы 
распараллеливания, ограничено, поскольку суммарное время выполнения 
разделенной на фрагменты задачи не может быть меньше времени 
выполнения самого медленного фрагмента [5]. 
Возможные 
способы 
повышения 
производительности 
микропроцессоров 
могут 
быть 
найдены 
на 
путях 
внедрения 

 
32
принципиально новых материалов и технологий, что связано с 
необходимостью частичного или полного отказа от современной 
технологии производства электронных компонентов [6,7]. Но существует и 
вариант, позволяющий повысить производительность микропроцессоров 
без отказа от привычных и отлаженных технологий, как в области 
создания интегральных схем, так и микроархитектуры. 
Переход цифровой техники от двоичной основы к троичной системе 
счисления, то есть использованию в рамках одного разряда трѐх 
возможных состояний — ложь/неопределенность/истина — то есть –1, 0 и 
1, позволяет получить целый ряд преимуществ: более плотную запись 
информации, простое и естественное представление отрицательных чисел, 
ускоренное выполнение операций ветвления и сложения, а также 
сокращение количества межсоединений, что в целом должно повысить 
производительность микропроцессора при прочих равных условиях. 
Преимущества троичной системы известны давно [8], но широкое еѐ 
применение 
сдерживалось 
отсутствием 
технологически 
удачных 
схемотехнических решений для базовых логических элементов, что в 
значительной мере было связано с несовершенством технологии 
производства комплементарных МОП–транзисторов, которые лежат в 
основе современной микропроцессорной техники. Так в известных 
конструкциях [9,10] не удавалось использовать МОП–транзисторы 
обогащенного типа с необходимыми порогами переключения, хотя 
схемотехника троичных логических элементов была проработана на 
вполне приемлемом для практического применения уровне. 
Здесь следует отметить, что процесс разработки и исследования 
цифровых систем на основе элементов троичной логики сдерживается 
также отсутствием работоспособных моделей таких элементов в 
распространенных популярных пакетах САПР. 
Современный 
уровень 
развития 
технологии 
производства 
комплементарных 
МОП–транзисторов 
как 
обедненного, 
так 
и 
обогащенного типа позволяет создавать в едином технологическом 
процессе полупроводниковые приборы с необходимыми заданными 
параметрами [11]. Это дало нам возможность детально разработать 
аналоговые модели троичных логических элементов, позволяющие 
объективно исследовать особенности работы реальных устройств на их 
основе: процессы переключения, характерные задержки, нагрузочную 
способность, взаимодействие логических элементов и их сложную 
динамику в многоэлементных цифровых схемах. 
В их основу были заложены специально разработанные SPICE-
модели 
транзисторов, 
идентичные 
реальным 
МОП–транзисторам, 
применяемым 
в 
интегральных 
структурах 
логических 
микросхем. 

 
33
Троичные логические элементы, построенные с использованием данных 
моделей, продемонстрировали способность работать на емкостную 
нагрузку в 10..50 пФ без заметного искажения формы выходного сигнала, 
обеспечивая при этом выходной ток порядка 1 мА, что соответствует 
стандартным параметрам логических элементов КМОП распространенных 
двоичных серий. 
Были реализованы следующие модели троичных логических 
элементов: инвертор или функция троичного отрицания, «И-НЕ» (в 
привычной 
терминологии, 
или 
«INV-MIN» 
— 
в 
неустоявшейся 
окончательно терминологии троичной логики), «ИЛИ-НЕ» («INV-MAX»), 
элементы циклического троичного отрицания, а также характеристические 
логические функции. Данный набор функций в троичной логике образует 
базисную систему, обладающую свойством полноты, то есть их 
суперпозиция позволяет получить любую другую троичную логическую 
функцию. 
На рис. 1 приведена принципиальная электрическая схема элемента 
«INV-MIN» и осциллограмма его выходного сигнала при воздействии на 
один из входов напряжения симметричной пилообразной формы и подаче 
логической единицы на второй вход. 
 
 
 
Рисунок 1. Принципиальная электрическая схема троичного 
логического элемента «INV-MIN» (а) и осциллограмма его 
выходного сигнала (б) 
На основе аналоговых моделей были успешно разработаны троичные 
схемы 
последовательностной 
логики: 
триггеры 
(в 
том 
числе 
и 
двухступенчатые), регистры, счетчики. Исследованы переходные процессы 
их переключения, условия возникновения «иголок» и логических «гонок». 
Выявлены 
режимы 
устойчивой 
работы 
и 
способы 
устранения 
нежелательных состояний. 

 
34
Несмотря на эффективность аналоговых моделей с точки зрения 
объективного отражения работы реальных устройств, процесс их 
симуляция в реальном времени предъявляет высокие требования к 
вычислительной мощности, поскольку при расчете формируется сложная 
система 
нелинейных 
дифференциальных 
уравнений, 
решаемая 
численными методами. Так как особенности поведения устройств 
троичной логики были нами подробно исследованы на основе аналоговых 
моделей, было принято решение перейти к цифровым моделям, которые 
полностью отражают логику работы троичных элементов, опуская из 
рассмотрения 
подробности 
схемотехники 
устройств 
и 
аналоговые 
переходные процессы переключения. 
Для создания цифровых моделей был выбран пакет САПР «Proteus» 
компании Labcenter Electronics [12], отличительной чертой которого 
является возможность разработки собственных моделей элементов на 
уровне открытого программного интерфейса. Основой цифровых моделей 
в данном пакете является динамическая библиотека, описывающая логику 
работы самой модели, реализуемой программно на языке C++. 
Для цифровых моделей троичных элементов, разработанных в 
рамках данного пакета САПР, было найдено оригинальное и элегантное 
решение 
реализации 
неопределенного 
логического 
состояния 
— 
использовать в качестве троичного логического «0» состояние «цифровой 
конфликт» (CON — contention). Это состояние трактуется как среднее (Mid 
voltage) между двоичным «0» и двоичной «1», которое ядро симулятора, 
тем не менее, умеет распознавать как логический уровень, равноправный с 
точки зрения программы с уровнями двоичных «0» и «1». 
Для выбранного пакета САПР было разработано 27 цифровых 
моделей троичных логических микросхем, в названии которых там, где это 
было возможно, использовался порядок, характерный для существующих 
микросхем двоичной логики серии 74HC. Так если 74HC00 – 4 двоичных 
элемента типа «И-НЕ», то 30HC00 – его троичный аналог, содержащий 4 
троичных элемента «INV-MIN». Подобная маркировка должна позволить 
разработчикам, незнакомым с троичной логикой, уверенно использовать в 
своих конструкциях троичные элементы, исходя из сходства с их 
двоичными аналогами. 
Анализ модели сумматора, разработанного нами на основе 
аналоговых моделей троичных элементов, показал, что расчет в 
аналоговой 
форме 
схемы 
подобной 
сложности, 
содержащей 
в 
совокупности 314 транзисторов, находится на пределе возможностей 
пакета САПР. Поэтому, учитывая положительный результат проведенного 
расчета, 
схему 
полного 
одноразрядного 
троичного 
арифметико-
логического устройства (АЛУ) было решено разработать на основе 

 
35
предложенных цифровых моделей. Такой переход вполне корректен в силу 
того, что АЛУ является устройством комбинационной логики, а каких-
либо необычных особенностей поведения у входящих в его состав моделей 
троичных логических элементов ранее выявлено не было. 
АЛУ является сердцем троичного процессора и предназначено для 
выполнения арифметических и логических операций над данными в 
троичной форме. В модели АЛУ были реализованы следующие троичные 
функции: отрицание «NOT», конъюнкция «MIN», дизъюнкция «MAX», 
строгая дизъюнкция (аналог двоичного «XOR»), суммирование, два 
циклических отрицания («Rotate Up» и «Rotate Down»), суммирование по 
модулю 3. Отдельная схема фиксировала признаки («флаги») результата: 
«знак результата – Sign», «нулевой результат – Zero», «перенос в старший 
разряд – Carry». 
Разработанное 
устройство 
наглядно 
продемонстрировало 
преимущества троичной системы: перенос в старший разряд в троичном 
сумматоре происходит только в 8 случаях из 27, а не в 4 из 8, как в 
двоичном. Также он способен выполнять операции с отрицательными 
числами, не прибегая к дополнительному или обратному кодированию: 
операция 
вычитания 
выполняется 
суммированием, 
если 
один 
из 
аргументов поразрядно инвертировать. 
Модель троичного АЛУ была протестирована на макете с 
применением аналоговых мультиплексоров в качестве элементной базы, 
поскольку на троичном мультиплексоре «3 в 1» возможно реализовать 
любую троичную функцию от одного аргумента, используя четыре 
мультиплексора «3 в 1» можно реализовать любую троичную функцию от 
двух аргументов. 
Тестирование 
действующего 
макета 
троичного 
АЛУ 
продемонстрировало его полное соответствие своей цифровой модели. 
Таким образом, результаты проделанной работы позволили не 
только 
практически 
убедиться 
в 
корректности 
и 
эффективности 
разработанных моделей троичных логических элементов, но и создать на 
их основе центральный блок троичного процессора — арифметико-
логическое устройство. 
 
Библиографический список 
1. Интернет-ресурс: https://ark.intel.com/content/www/ru/ru/ark/products/148263/intel-
core-i7-8086k-processor-12m-cache-up-to-5-00-ghz.html 
2. Интернет-ресурс: https://www.intel.ru/content/www/ru/ru/products/sku/199332/intel-
core-i910900k-processor-20m-cache-up-to-5-30-ghz/specifications.html 
3. Интернет-ресурс: https://hyperpc.ru/hardware/processors/intel-core-i9-10900k 
4. Семѐнов А.А., Усанов Д.А., Дронкин А.С. Активный аппаратный стек процессора // 
Известия высших учебных заведений. Электроника. 2019. Т. 24. № 3. С. 219-229. 

 
36
5. Интернет-ресурс: https://www.osp.ru/os/2009/04/9288815. Закон Амдала и будущее 
многоядерных процессоров «Открытые системы. СУБД» 2009, № 04. Издательство 
«Открытые системы». Обращение к ресурсу 30.04.2021. 
6. Интернет-ресурс: https://nplus1.ru/news/2016/02/04/moor 
7. Интернет-ресурс: https://nplus1.ru/news/2015/10/05/ibm-breakthrough-nanotubes 
8. Брусенцов Н.П., Маслов С.П., Розин В.П., Тишулина A.M. Малая цифровая 
вычислительная машина «Сетунь». – М.: Изд-во Моск. ун-та, 1965. 145 с. 
9. Heung A. Depletion/Enhancement CMOS For a Low Power Family of Three-Valued 
Logic Circuits // A. Heung. H. T. Mouftah / IEEE Journal of solid-state circuits. – Vol. SC-
20, №2. – 1985. – April. – pp. 609-616. 
10. Макаров Д.А. Исследование трехуровневых логических устройств: дипломная 
работа // Д.А. Макаров; науч. рук. Никитин В.М. – Санкт Петербургский 
Государственный Университет аэрокосмического приборостроения, 2000. – 159 с. 
11. Интернет-ресурс: https://ru.mouser.com/Semiconductors/Discrete-Semiconductors/ 
MOSFET/_/N-ax1sf? Keyword=Discrete+Semiconductors+Transistors+MOSFET 
12. Интернет-ресурс: https://www.labcenter.com