TimeQuest Timing Analyzer report for GR8RAM
Sun Apr 18 05:55:54 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'C25M'
 12. Setup: 'PHI0'
 13. Hold: 'C25M'
 14. Hold: 'PHI0'
 15. Recovery: 'C25M'
 16. Removal: 'C25M'
 17. Minimum Pulse Width: 'C25M'
 18. Minimum Pulse Width: 'PHI0'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Setup Transfers
 30. Hold Transfers
 31. Recovery Transfers
 32. Removal Transfers
 33. Report TCCS
 34. Report RSKM
 35. Unconstrained Paths
 36. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; GR8RAM                                                            ;
; Device Family      ; MAX II                                                            ;
; Device Name        ; EPM240T100C5                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; C25M       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { C25M } ;
; PHI0       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PHI0 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+--------------------------------------------------+
; Fmax Summary                                     ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 100.52 MHz ; 100.52 MHz      ; C25M       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Setup Summary                  ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -9.431 ; -683.489      ;
; PHI0  ; -1.421 ; -1.421        ;
+-------+--------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; C25M  ; 1.384 ; 0.000         ;
; PHI0  ; 1.867 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Recovery Summary               ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -4.406 ; -132.180      ;
+-------+--------+---------------+


+-------------------------------+
; Removal Summary               ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; C25M  ; 4.852 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -2.289 ; -2.289        ;
; PHI0  ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup: 'C25M'                                                                                                  ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -9.431 ; RAMSpecSELr    ; SA[0]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 7.300      ;
; -9.357 ; RAMSpecSELr    ; SA[6]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 7.226      ;
; -9.350 ; RAMSpecSELr    ; SA[4]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 7.219      ;
; -9.343 ; RAMSpecSELr    ; SA[3]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 7.212      ;
; -9.340 ; nWEr           ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 7.209      ;
; -9.294 ; RAMSpecSELr    ; SA[1]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 7.163      ;
; -9.226 ; nWEr           ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 7.095      ;
; -9.127 ; RAMSpecSELr    ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.996      ;
; -8.948 ; IS.state_bit_0 ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.615      ;
; -8.868 ; RAMSpecSELr    ; SA[2]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.737      ;
; -8.811 ; IS.state_bit_0 ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.478      ;
; -8.804 ; ROMSpecRDr     ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.673      ;
; -8.762 ; RAMSpecSELr    ; SA[8]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.631      ;
; -8.655 ; nWEr           ; Addr[23]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.524      ;
; -8.655 ; nWEr           ; Addr[16]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.524      ;
; -8.655 ; nWEr           ; Addr[17]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.524      ;
; -8.655 ; nWEr           ; Addr[18]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.524      ;
; -8.655 ; nWEr           ; Addr[19]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.524      ;
; -8.655 ; nWEr           ; Addr[20]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.524      ;
; -8.655 ; nWEr           ; Addr[21]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.524      ;
; -8.655 ; nWEr           ; Addr[22]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.524      ;
; -8.584 ; RAMSpecSELr    ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.453      ;
; -8.447 ; RAMSpecSELr    ; SA[7]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.316      ;
; -8.385 ; IS.state_bit_0 ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.052      ;
; -8.382 ; PS[3]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.049      ;
; -8.369 ; RAMSpecSELr    ; SA[12]~reg0    ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.238      ;
; -8.368 ; RAMSpecSELr    ; SA[10]~reg0    ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.237      ;
; -8.367 ; RAMSpecSELr    ; SA[11]~reg0    ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.236      ;
; -8.361 ; RAMSpecSELr    ; SA[9]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.230      ;
; -8.275 ; LS[9]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.942      ;
; -8.261 ; ROMSpecRDr     ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 6.130      ;
; -8.248 ; PS[1]          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.915      ;
; -8.248 ; PS[1]          ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.915      ;
; -8.248 ; PS[1]          ; Addr[17]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.915      ;
; -8.248 ; PS[1]          ; Addr[18]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.915      ;
; -8.248 ; PS[1]          ; Addr[19]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.915      ;
; -8.248 ; PS[1]          ; Addr[20]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.915      ;
; -8.248 ; PS[1]          ; Addr[21]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.915      ;
; -8.248 ; PS[1]          ; Addr[22]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.915      ;
; -8.206 ; IS.state_bit_1 ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.873      ;
; -8.203 ; LS[11]         ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.870      ;
; -8.157 ; PS[1]          ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.824      ;
; -8.127 ; nWEr           ; Addr[0]        ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.996      ;
; -8.127 ; nWEr           ; Addr[1]        ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.996      ;
; -8.127 ; nWEr           ; Addr[2]        ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.996      ;
; -8.127 ; nWEr           ; Addr[3]        ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.996      ;
; -8.127 ; nWEr           ; Addr[4]        ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.996      ;
; -8.127 ; nWEr           ; Addr[5]        ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.996      ;
; -8.127 ; nWEr           ; Addr[6]        ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.996      ;
; -8.127 ; nWEr           ; Addr[7]        ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.996      ;
; -8.069 ; IS.state_bit_1 ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.736      ;
; -8.062 ; PS[2]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.729      ;
; -8.049 ; IS.state_bit_0 ; SA[7]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.716      ;
; -8.039 ; PS[1]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.706      ;
; -8.039 ; LS[8]          ; IS.state_bit_0 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.706      ;
; -8.038 ; PS[0]          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.705      ;
; -8.038 ; PS[0]          ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.705      ;
; -8.038 ; PS[0]          ; Addr[17]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.705      ;
; -8.038 ; PS[0]          ; Addr[18]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.705      ;
; -8.038 ; PS[0]          ; Addr[19]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.705      ;
; -8.038 ; PS[0]          ; Addr[20]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.705      ;
; -8.038 ; PS[0]          ; Addr[21]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.705      ;
; -8.038 ; PS[0]          ; Addr[22]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.705      ;
; -8.036 ; LS[9]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.703      ;
; -8.018 ; IS.state_bit_0 ; SA[8]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.685      ;
; -7.964 ; LS[11]         ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.631      ;
; -7.917 ; IS.state_bit_1 ; SA[6]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.584      ;
; -7.910 ; IS.state_bit_1 ; SA[4]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.577      ;
; -7.903 ; IS.state_bit_1 ; SA[3]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.570      ;
; -7.899 ; PS[0]          ; RCKE~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.566      ;
; -7.876 ; PS[2]          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.543      ;
; -7.876 ; PS[2]          ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.543      ;
; -7.876 ; PS[2]          ; Addr[17]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.543      ;
; -7.876 ; PS[2]          ; Addr[18]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.543      ;
; -7.876 ; PS[2]          ; Addr[19]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.543      ;
; -7.876 ; PS[2]          ; Addr[20]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.543      ;
; -7.876 ; PS[2]          ; Addr[21]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.543      ;
; -7.876 ; PS[2]          ; Addr[22]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.543      ;
; -7.864 ; PS[0]          ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.531      ;
; -7.832 ; RAMSpecSELr    ; SA[5]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.701      ;
; -7.800 ; LS[8]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.467      ;
; -7.798 ; IS.state_bit_0 ; nRCS~reg0      ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.465      ;
; -7.741 ; PS[0]          ; SA[0]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.408      ;
; -7.720 ; PS[1]          ; Addr[0]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.387      ;
; -7.720 ; PS[1]          ; Addr[1]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.387      ;
; -7.720 ; PS[1]          ; Addr[2]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.387      ;
; -7.720 ; PS[1]          ; Addr[3]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.387      ;
; -7.720 ; PS[1]          ; Addr[4]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.387      ;
; -7.720 ; PS[1]          ; Addr[5]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.387      ;
; -7.720 ; PS[1]          ; Addr[6]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.387      ;
; -7.720 ; PS[1]          ; Addr[7]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.387      ;
; -7.686 ; IS.state_bit_2 ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.353      ;
; -7.686 ; PS[0]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 8.353      ;
; -7.657 ; nWEr           ; Addr[10]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.526      ;
; -7.657 ; nWEr           ; Addr[11]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.526      ;
; -7.657 ; nWEr           ; Addr[12]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.526      ;
; -7.657 ; nWEr           ; Addr[13]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.526      ;
; -7.657 ; nWEr           ; Addr[14]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.526      ;
; -7.657 ; nWEr           ; Addr[15]       ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.526      ;
; -7.657 ; nWEr           ; Addr[8]        ; PHI0         ; C25M        ; 1.000        ; -2.798     ; 5.526      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Setup: 'PHI0'                                                                                          ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -1.421 ; REGEN     ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 2.798      ; 4.886      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold: 'C25M'                                                                                                  ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 1.384 ; WRD[6]         ; WRD[6]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.605      ;
; 1.384 ; WRD[7]         ; WRD[7]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.605      ;
; 1.398 ; nRESr0         ; nRESr          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.619      ;
; 1.404 ; WRD[2]         ; WRD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.625      ;
; 1.547 ; PHI0           ; PHI0r1         ; PHI0         ; C25M        ; 0.000        ; 3.458      ; 5.226      ;
; 1.658 ; nRESout~reg0   ; nRESout~reg0   ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.879      ;
; 1.668 ; PS[3]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.889      ;
; 1.676 ; LS[0]          ; LS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.897      ;
; 1.799 ; WRD[0]         ; WRD[0]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.020      ;
; 1.835 ; WRD[5]         ; WRD[5]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.056      ;
; 1.898 ; Bank           ; Bank           ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.119      ;
; 1.936 ; IOROMEN        ; IOROMEN        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.157      ;
; 1.963 ; IS.state_bit_0 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.184      ;
; 1.965 ; IS.state_bit_0 ; nRESout~reg0   ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.186      ;
; 1.965 ; PS[1]          ; PS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.186      ;
; 1.974 ; PS[1]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.195      ;
; 2.047 ; PHI0           ; PHI0r1         ; PHI0         ; C25M        ; -0.500       ; 3.458      ; 5.226      ;
; 2.107 ; LS[7]          ; LS[7]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.328      ;
; 2.109 ; Addr[15]       ; AddrIncH       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.330      ;
; 2.117 ; Addr[1]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[2]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[15]       ; Addr[15]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[17]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[18]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; LS[9]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.120 ; WRD[5]         ; WRD[7]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.341      ;
; 2.121 ; WRD[3]         ; WRD[5]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.342      ;
; 2.125 ; Addr[16]       ; Addr[16]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.346      ;
; 2.126 ; Addr[23]       ; Addr[23]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; Addr[10]       ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; Addr[7]        ; Addr[7]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.134 ; Addr[0]        ; Addr[0]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.355      ;
; 2.134 ; Addr[9]        ; Addr[9]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.355      ;
; 2.135 ; LS[6]          ; LS[6]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.356      ;
; 2.139 ; WRD[2]         ; WRD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.360      ;
; 2.144 ; LS[4]          ; LS[4]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.365      ;
; 2.212 ; Addr[3]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.433      ;
; 2.212 ; Addr[19]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.433      ;
; 2.223 ; WRD[4]         ; WRD[6]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.444      ;
; 2.226 ; WRD[0]         ; WRD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.447      ;
; 2.230 ; LS[12]         ; LS[12]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.230 ; Addr[5]        ; Addr[5]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.230 ; Addr[21]       ; Addr[21]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; Addr[4]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[6]        ; Addr[6]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[20]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[22]       ; Addr[22]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; LS[13]         ; LS[13]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.241 ; Addr[11]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.462      ;
; 2.249 ; Addr[12]       ; Addr[12]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.470      ;
; 2.250 ; LS[1]          ; LS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.471      ;
; 2.251 ; LS[5]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.472      ;
; 2.260 ; Addr[13]       ; Addr[13]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.481      ;
; 2.261 ; LS[2]          ; LS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.482      ;
; 2.262 ; LS[3]          ; LS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.483      ;
; 2.262 ; Addr[14]       ; Addr[14]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.483      ;
; 2.284 ; PS[1]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.505      ;
; 2.359 ; Addr[6]        ; RDD[6]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.580      ;
; 2.443 ; PS[0]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.664      ;
; 2.509 ; LS[11]         ; LS[11]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.730      ;
; 2.530 ; LS[8]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.751      ;
; 2.553 ; Addr[21]       ; RDD[5]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.774      ;
; 2.564 ; Addr[3]        ; RDD[3]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.785      ;
; 2.636 ; Addr[7]        ; AddrIncM       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.857      ;
; 2.648 ; PS[0]          ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.869      ;
; 2.651 ; PS[0]          ; PS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.872      ;
; 2.655 ; IS.state_bit_1 ; nRESout~reg0   ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.876      ;
; 2.656 ; IS.state_bit_1 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.877      ;
; 2.673 ; Addr[19]       ; RDD[3]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.894      ;
; 2.674 ; Addr[5]        ; RDD[5]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.895      ;
; 2.930 ; IS.state_bit_0 ; FCKOE          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.151      ;
; 2.939 ; LS[7]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.160      ;
; 2.947 ; IS.state_bit_2 ; FCS            ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.168      ;
; 2.949 ; LS[9]          ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[1]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[2]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[17]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[18]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.957 ; Addr[16]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.178      ;
; 2.958 ; Addr[10]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.179      ;
; 2.960 ; Addr[20]       ; SA[10]~reg0    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.181      ;
; 2.966 ; Addr[9]        ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.187      ;
; 2.966 ; Addr[0]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.187      ;
; 2.976 ; LS[4]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.197      ;
; 3.014 ; PHI0r1         ; PHI0r2         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.235      ;
; 3.050 ; LS[7]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.271      ;
; 3.055 ; AddrIncM       ; Addr[8]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.276      ;
; 3.060 ; LS[9]          ; LS[11]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[2]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[18]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[1]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[17]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.068 ; Addr[16]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.289      ;
; 3.069 ; Addr[10]       ; Addr[12]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.290      ;
; 3.077 ; Addr[0]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.298      ;
; 3.077 ; Addr[9]        ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.298      ;
; 3.087 ; LS[4]          ; LS[6]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.308      ;
; 3.099 ; PS[3]          ; IOROMEN        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.320      ;
; 3.099 ; Addr[20]       ; RDD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.320      ;
; 3.139 ; Addr[21]       ; SA[11]~reg0    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.360      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Hold: 'PHI0'                                                                                          ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 1.867 ; REGEN     ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 2.798      ; 4.886      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Recovery: 'C25M'                                                                                    ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -4.406 ; nRESr     ; IOROMEN  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Bank     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
; -4.406 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.073      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Removal: 'C25M'                                                                                    ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 4.852 ; nRESr     ; IOROMEN  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Bank     ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
; 4.852 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.073      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'C25M'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; C25M  ; Rise       ; C25M           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCKOE          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCKOE          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCKout         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCKout         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[8]          ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PHI0'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; PHI0  ; Rise       ; PHI0            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; RAMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; RAMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; ROMSpecRDr      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; ROMSpecRDr      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; nWEr            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; nWEr            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; PHI0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; PHI0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; RAMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; RAMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; ROMSpecRDr|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; ROMSpecRDr|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; nWEr|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; nWEr|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; 3.807  ; 3.807  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 4.796  ; 4.796  ; Rise       ; C25M            ;
; PHI0      ; C25M       ; 2.101  ; 2.101  ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; 14.823 ; 14.823 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; 8.586  ; 8.586  ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; 8.040  ; 8.040  ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; 9.634  ; 9.634  ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; 11.057 ; 11.057 ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; 6.959  ; 6.959  ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; 6.713  ; 6.713  ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; 7.150  ; 7.150  ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; 11.336 ; 11.336 ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; 12.770 ; 12.770 ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; 14.823 ; 14.823 ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; 12.695 ; 12.695 ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; 11.834 ; 11.834 ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; 9.991  ; 9.991  ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; 10.495 ; 10.495 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; 10.325 ; 10.325 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; 10.651 ; 10.651 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 6.055  ; 6.055  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 3.934  ; 3.934  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 3.469  ; 3.469  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 3.972  ; 3.972  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 3.908  ; 3.908  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 4.078  ; 4.078  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 4.859  ; 4.859  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 4.412  ; 4.412  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 6.055  ; 6.055  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.404  ; 6.404  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 4.903  ; 4.903  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 5.173  ; 5.173  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 5.568  ; 5.568  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 4.119  ; 4.119  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 4.608  ; 4.608  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 3.793  ; 3.793  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 4.318  ; 4.318  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.404  ; 6.404  ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; 8.874  ; 8.874  ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; 4.688  ; 4.688  ; Rise       ; C25M            ;
; nIOSTRB   ; C25M       ; 6.542  ; 6.542  ; Rise       ; C25M            ;
; nRES      ; C25M       ; 3.240  ; 3.240  ; Rise       ; C25M            ;
; RA[*]     ; PHI0       ; 8.690  ; 8.690  ; Rise       ; PHI0            ;
;  RA[0]    ; PHI0       ; 2.027  ; 2.027  ; Rise       ; PHI0            ;
;  RA[1]    ; PHI0       ; 1.242  ; 1.242  ; Rise       ; PHI0            ;
;  RA[2]    ; PHI0       ; 3.501  ; 3.501  ; Rise       ; PHI0            ;
;  RA[3]    ; PHI0       ; 4.924  ; 4.924  ; Rise       ; PHI0            ;
;  RA[7]    ; PHI0       ; 5.203  ; 5.203  ; Rise       ; PHI0            ;
;  RA[8]    ; PHI0       ; 6.637  ; 6.637  ; Rise       ; PHI0            ;
;  RA[9]    ; PHI0       ; 8.690  ; 8.690  ; Rise       ; PHI0            ;
;  RA[10]   ; PHI0       ; 6.562  ; 6.562  ; Rise       ; PHI0            ;
;  RA[11]   ; PHI0       ; 5.701  ; 5.701  ; Rise       ; PHI0            ;
;  RA[12]   ; PHI0       ; 4.533  ; 4.533  ; Rise       ; PHI0            ;
;  RA[13]   ; PHI0       ; 5.037  ; 5.037  ; Rise       ; PHI0            ;
;  RA[14]   ; PHI0       ; 4.867  ; 4.867  ; Rise       ; PHI0            ;
;  RA[15]   ; PHI0       ; 5.193  ; 5.193  ; Rise       ; PHI0            ;
; nWE       ; PHI0       ; 0.784  ; 0.784  ; Rise       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; -3.253 ; -3.253 ; Rise       ; C25M            ;
; MOSI      ; C25M       ; -4.242 ; -4.242 ; Rise       ; C25M            ;
; PHI0      ; C25M       ; -1.547 ; -1.547 ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; -3.716 ; -3.716 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; -3.716 ; -3.716 ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; -3.753 ; -3.753 ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; -5.743 ; -5.743 ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; -6.033 ; -6.033 ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; -5.827 ; -5.827 ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; -5.069 ; -5.069 ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; -5.769 ; -5.769 ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; -5.902 ; -5.902 ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; -4.498 ; -4.498 ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; -4.646 ; -4.646 ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; -5.696 ; -5.696 ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; -4.623 ; -4.623 ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; -6.309 ; -6.309 ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; -6.813 ; -6.813 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; -6.643 ; -6.643 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; -6.969 ; -6.969 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; -2.112 ; -2.112 ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; -2.658 ; -2.658 ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; -2.117 ; -2.117 ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; -2.212 ; -2.212 ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; -2.645 ; -2.645 ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; -2.151 ; -2.151 ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; -2.112 ; -2.112 ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; -2.241 ; -2.241 ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; -2.167 ; -2.167 ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; -3.239 ; -3.239 ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; -4.349 ; -4.349 ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; -4.619 ; -4.619 ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; -5.014 ; -5.014 ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; -3.565 ; -3.565 ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; -4.054 ; -4.054 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; -3.239 ; -3.239 ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; -3.764 ; -3.764 ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; -5.850 ; -5.850 ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; -2.601 ; -2.601 ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; -2.960 ; -2.960 ; Rise       ; C25M            ;
; nIOSTRB   ; C25M       ; -5.410 ; -5.410 ; Rise       ; C25M            ;
; nRES      ; C25M       ; -2.686 ; -2.686 ; Rise       ; C25M            ;
; RA[*]     ; PHI0       ; -0.688 ; -0.688 ; Rise       ; PHI0            ;
;  RA[0]    ; PHI0       ; -1.473 ; -1.473 ; Rise       ; PHI0            ;
;  RA[1]    ; PHI0       ; -0.688 ; -0.688 ; Rise       ; PHI0            ;
;  RA[2]    ; PHI0       ; -2.947 ; -2.947 ; Rise       ; PHI0            ;
;  RA[3]    ; PHI0       ; -4.370 ; -4.370 ; Rise       ; PHI0            ;
;  RA[7]    ; PHI0       ; -4.649 ; -4.649 ; Rise       ; PHI0            ;
;  RA[8]    ; PHI0       ; -3.704 ; -3.704 ; Rise       ; PHI0            ;
;  RA[9]    ; PHI0       ; -5.757 ; -5.757 ; Rise       ; PHI0            ;
;  RA[10]   ; PHI0       ; -3.629 ; -3.629 ; Rise       ; PHI0            ;
;  RA[11]   ; PHI0       ; -2.768 ; -2.768 ; Rise       ; PHI0            ;
;  RA[12]   ; PHI0       ; -3.199 ; -3.199 ; Rise       ; PHI0            ;
;  RA[13]   ; PHI0       ; -3.703 ; -3.703 ; Rise       ; PHI0            ;
;  RA[14]   ; PHI0       ; -3.533 ; -3.533 ; Rise       ; PHI0            ;
;  RA[15]   ; PHI0       ; -3.859 ; -3.859 ; Rise       ; PHI0            ;
; nWE       ; PHI0       ; 0.354  ; 0.354  ; Rise       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DQMH      ; C25M       ; 9.467  ; 9.467  ; Rise       ; C25M            ;
; DQML      ; C25M       ; 8.761  ; 8.761  ; Rise       ; C25M            ;
; FCK       ; C25M       ; 8.921  ; 8.921  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.606  ; 7.606  ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 8.729  ; 8.729  ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 9.082  ; 9.082  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 8.674  ; 8.674  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 6.959  ; 6.959  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 6.944  ; 6.944  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 8.301  ; 8.301  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.292  ; 8.292  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 8.457  ; 8.457  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 9.082  ; 9.082  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.143  ; 8.143  ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 11.821 ; 11.821 ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 9.176  ; 9.176  ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 8.347  ; 8.347  ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 8.098  ; 8.098  ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 8.123  ; 8.123  ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 8.213  ; 8.213  ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 9.176  ; 9.176  ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 8.811  ; 8.811  ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 8.780  ; 8.780  ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 8.738  ; 8.738  ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 8.077  ; 8.077  ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 8.361  ; 8.361  ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 8.470  ; 8.470  ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 8.498  ; 8.498  ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 8.320  ; 8.320  ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 9.367  ; 9.367  ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 9.367  ; 9.367  ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 8.694  ; 8.694  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 8.867  ; 8.867  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 8.311  ; 8.311  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.235  ; 8.235  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.376  ; 8.376  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 8.541  ; 8.541  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 8.489  ; 8.489  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 8.493  ; 8.493  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 8.466  ; 8.466  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 8.867  ; 8.867  ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 6.924  ; 6.924  ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 8.134  ; 8.134  ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 6.944  ; 6.944  ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 8.339  ; 8.339  ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 8.235  ; 8.235  ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 6.923  ; 6.923  ; Rise       ; C25M            ;
; RDdir     ; PHI0       ; 9.322  ; 9.322  ; Rise       ; PHI0            ;
; RDdir     ; PHI0       ; 9.322  ; 9.322  ; Fall       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; DQMH      ; C25M       ; 9.467 ; 9.467 ; Rise       ; C25M            ;
; DQML      ; C25M       ; 8.761 ; 8.761 ; Rise       ; C25M            ;
; FCK       ; C25M       ; 8.921 ; 8.921 ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.606 ; 7.606 ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 8.729 ; 8.729 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 6.944 ; 6.944 ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 8.674 ; 8.674 ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 6.959 ; 6.959 ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 6.944 ; 6.944 ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 8.301 ; 8.301 ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.292 ; 8.292 ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 8.457 ; 8.457 ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 9.082 ; 9.082 ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.143 ; 8.143 ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 8.943 ; 8.943 ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 8.077 ; 8.077 ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 8.347 ; 8.347 ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 8.098 ; 8.098 ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 8.123 ; 8.123 ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 8.213 ; 8.213 ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 9.176 ; 9.176 ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 8.811 ; 8.811 ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 8.780 ; 8.780 ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 8.738 ; 8.738 ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 8.077 ; 8.077 ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 8.361 ; 8.361 ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 8.470 ; 8.470 ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 8.498 ; 8.498 ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 8.320 ; 8.320 ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 8.694 ; 8.694 ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 9.367 ; 9.367 ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 8.694 ; 8.694 ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 8.235 ; 8.235 ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 8.311 ; 8.311 ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.235 ; 8.235 ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.376 ; 8.376 ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 8.541 ; 8.541 ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 8.489 ; 8.489 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 8.493 ; 8.493 ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 8.466 ; 8.466 ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 8.867 ; 8.867 ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 6.924 ; 6.924 ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 8.134 ; 8.134 ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 6.944 ; 6.944 ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 8.339 ; 8.339 ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 8.235 ; 8.235 ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 6.923 ; 6.923 ; Rise       ; C25M            ;
; RDdir     ; PHI0       ; 9.322 ; 9.322 ; Rise       ; PHI0            ;
; RDdir     ; PHI0       ; 9.322 ; 9.322 ; Fall       ; PHI0            ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DMAin      ; DMAout      ; 8.256  ;    ;    ; 8.256  ;
; INTin      ; INTout      ; 8.887  ;    ;    ; 8.887  ;
; nDEVSEL    ; RD[0]       ; 16.962 ;    ;    ; 16.962 ;
; nDEVSEL    ; RD[1]       ; 16.962 ;    ;    ; 16.962 ;
; nDEVSEL    ; RD[2]       ; 16.962 ;    ;    ; 16.962 ;
; nDEVSEL    ; RD[3]       ; 17.492 ;    ;    ; 17.492 ;
; nDEVSEL    ; RD[4]       ; 17.492 ;    ;    ; 17.492 ;
; nDEVSEL    ; RD[5]       ; 17.492 ;    ;    ; 17.492 ;
; nDEVSEL    ; RD[6]       ; 17.492 ;    ;    ; 17.492 ;
; nDEVSEL    ; RD[7]       ; 12.941 ;    ;    ; 12.941 ;
; nDEVSEL    ; RDdir       ; 13.427 ;    ;    ; 13.427 ;
; nIOSEL     ; RD[0]       ; 16.278 ;    ;    ; 16.278 ;
; nIOSEL     ; RD[1]       ; 16.278 ;    ;    ; 16.278 ;
; nIOSEL     ; RD[2]       ; 16.278 ;    ;    ; 16.278 ;
; nIOSEL     ; RD[3]       ; 16.808 ;    ;    ; 16.808 ;
; nIOSEL     ; RD[4]       ; 16.808 ;    ;    ; 16.808 ;
; nIOSEL     ; RD[5]       ; 16.808 ;    ;    ; 16.808 ;
; nIOSEL     ; RD[6]       ; 16.808 ;    ;    ; 16.808 ;
; nIOSEL     ; RD[7]       ; 12.257 ;    ;    ; 12.257 ;
; nIOSEL     ; RDdir       ; 12.743 ;    ;    ; 12.743 ;
; nIOSTRB    ; RD[0]       ; 16.815 ;    ;    ; 16.815 ;
; nIOSTRB    ; RD[1]       ; 16.815 ;    ;    ; 16.815 ;
; nIOSTRB    ; RD[2]       ; 16.815 ;    ;    ; 16.815 ;
; nIOSTRB    ; RD[3]       ; 17.345 ;    ;    ; 17.345 ;
; nIOSTRB    ; RD[4]       ; 17.345 ;    ;    ; 17.345 ;
; nIOSTRB    ; RD[5]       ; 17.345 ;    ;    ; 17.345 ;
; nIOSTRB    ; RD[6]       ; 17.345 ;    ;    ; 17.345 ;
; nIOSTRB    ; RD[7]       ; 12.794 ;    ;    ; 12.794 ;
; nIOSTRB    ; RDdir       ; 13.280 ;    ;    ; 13.280 ;
; nWE        ; RD[0]       ; 14.902 ;    ;    ; 14.902 ;
; nWE        ; RD[1]       ; 14.902 ;    ;    ; 14.902 ;
; nWE        ; RD[2]       ; 14.902 ;    ;    ; 14.902 ;
; nWE        ; RD[3]       ; 15.432 ;    ;    ; 15.432 ;
; nWE        ; RD[4]       ; 15.432 ;    ;    ; 15.432 ;
; nWE        ; RD[5]       ; 15.432 ;    ;    ; 15.432 ;
; nWE        ; RD[6]       ; 15.432 ;    ;    ; 15.432 ;
; nWE        ; RD[7]       ; 10.881 ;    ;    ; 10.881 ;
; nWE        ; RDdir       ; 11.367 ;    ;    ; 11.367 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DMAin      ; DMAout      ; 8.256  ;    ;    ; 8.256  ;
; INTin      ; INTout      ; 8.887  ;    ;    ; 8.887  ;
; nDEVSEL    ; RD[0]       ; 16.962 ;    ;    ; 16.962 ;
; nDEVSEL    ; RD[1]       ; 16.962 ;    ;    ; 16.962 ;
; nDEVSEL    ; RD[2]       ; 16.962 ;    ;    ; 16.962 ;
; nDEVSEL    ; RD[3]       ; 17.492 ;    ;    ; 17.492 ;
; nDEVSEL    ; RD[4]       ; 17.492 ;    ;    ; 17.492 ;
; nDEVSEL    ; RD[5]       ; 17.492 ;    ;    ; 17.492 ;
; nDEVSEL    ; RD[6]       ; 17.492 ;    ;    ; 17.492 ;
; nDEVSEL    ; RD[7]       ; 12.941 ;    ;    ; 12.941 ;
; nDEVSEL    ; RDdir       ; 13.427 ;    ;    ; 13.427 ;
; nIOSEL     ; RD[0]       ; 16.278 ;    ;    ; 16.278 ;
; nIOSEL     ; RD[1]       ; 16.278 ;    ;    ; 16.278 ;
; nIOSEL     ; RD[2]       ; 16.278 ;    ;    ; 16.278 ;
; nIOSEL     ; RD[3]       ; 16.808 ;    ;    ; 16.808 ;
; nIOSEL     ; RD[4]       ; 16.808 ;    ;    ; 16.808 ;
; nIOSEL     ; RD[5]       ; 16.808 ;    ;    ; 16.808 ;
; nIOSEL     ; RD[6]       ; 16.808 ;    ;    ; 16.808 ;
; nIOSEL     ; RD[7]       ; 12.257 ;    ;    ; 12.257 ;
; nIOSEL     ; RDdir       ; 12.743 ;    ;    ; 12.743 ;
; nIOSTRB    ; RD[0]       ; 16.815 ;    ;    ; 16.815 ;
; nIOSTRB    ; RD[1]       ; 16.815 ;    ;    ; 16.815 ;
; nIOSTRB    ; RD[2]       ; 16.815 ;    ;    ; 16.815 ;
; nIOSTRB    ; RD[3]       ; 17.345 ;    ;    ; 17.345 ;
; nIOSTRB    ; RD[4]       ; 17.345 ;    ;    ; 17.345 ;
; nIOSTRB    ; RD[5]       ; 17.345 ;    ;    ; 17.345 ;
; nIOSTRB    ; RD[6]       ; 17.345 ;    ;    ; 17.345 ;
; nIOSTRB    ; RD[7]       ; 12.794 ;    ;    ; 12.794 ;
; nIOSTRB    ; RDdir       ; 13.280 ;    ;    ; 13.280 ;
; nWE        ; RD[0]       ; 14.902 ;    ;    ; 14.902 ;
; nWE        ; RD[1]       ; 14.902 ;    ;    ; 14.902 ;
; nWE        ; RD[2]       ; 14.902 ;    ;    ; 14.902 ;
; nWE        ; RD[3]       ; 15.432 ;    ;    ; 15.432 ;
; nWE        ; RD[4]       ; 15.432 ;    ;    ; 15.432 ;
; nWE        ; RD[5]       ; 15.432 ;    ;    ; 15.432 ;
; nWE        ; RD[6]       ; 15.432 ;    ;    ; 15.432 ;
; nWE        ; RD[7]       ; 10.881 ;    ;    ; 10.881 ;
; nWE        ; RDdir       ; 11.367 ;    ;    ; 11.367 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; FCK       ; C25M       ; 6.468  ;      ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 8.578  ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 11.335 ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 15.356 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 15.356 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 15.356 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 15.886 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 15.886 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 15.886 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 15.886 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 11.335 ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.976  ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.063  ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 6.976  ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.441  ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.441  ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.063  ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.441  ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.441  ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.441  ;      ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.200  ;      ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 8.836  ;      ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 12.857 ;      ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 12.857 ;      ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 12.857 ;      ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 13.387 ;      ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 13.387 ;      ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 13.387 ;      ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 13.387 ;      ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.836  ;      ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 8.836  ;      ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 12.857 ;      ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 12.857 ;      ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 12.857 ;      ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 13.387 ;      ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 13.387 ;      ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 13.387 ;      ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 13.387 ;      ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.836  ;      ; Fall       ; PHI0            ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; FCK       ; C25M       ; 6.468  ;      ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 8.578  ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.457  ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 12.478 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 12.478 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 12.478 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 13.008 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 13.008 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 13.008 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 13.008 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.457  ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.976  ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.063  ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 6.976  ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.441  ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.441  ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.063  ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.441  ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.441  ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.441  ;      ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.200  ;      ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 8.836  ;      ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 12.857 ;      ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 12.857 ;      ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 12.857 ;      ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 13.387 ;      ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 13.387 ;      ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 13.387 ;      ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 13.387 ;      ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.836  ;      ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 8.836  ;      ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 12.857 ;      ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 12.857 ;      ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 12.857 ;      ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 13.387 ;      ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 13.387 ;      ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 13.387 ;      ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 13.387 ;      ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.836  ;      ; Fall       ; PHI0            ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; FCK       ; C25M       ; 6.468     ;           ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 8.578     ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 11.335    ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 15.356    ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 15.356    ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 15.356    ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 15.886    ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 15.886    ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 15.886    ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 15.886    ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 11.335    ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.976     ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.063     ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 6.976     ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.441     ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.441     ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.063     ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.441     ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.441     ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.441     ;           ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.200     ;           ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 8.836     ;           ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 12.857    ;           ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 12.857    ;           ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 12.857    ;           ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 13.387    ;           ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 13.387    ;           ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 13.387    ;           ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 13.387    ;           ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.836     ;           ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 8.836     ;           ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 12.857    ;           ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 12.857    ;           ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 12.857    ;           ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 13.387    ;           ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 13.387    ;           ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 13.387    ;           ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 13.387    ;           ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.836     ;           ; Fall       ; PHI0            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; FCK       ; C25M       ; 6.468     ;           ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 8.578     ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.457     ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 12.478    ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 12.478    ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 12.478    ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 13.008    ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 13.008    ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 13.008    ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 13.008    ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.457     ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.976     ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.063     ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 6.976     ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 7.441     ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.441     ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.063     ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.441     ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 7.441     ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 7.441     ;           ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.200     ;           ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 8.836     ;           ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 12.857    ;           ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 12.857    ;           ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 12.857    ;           ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 13.387    ;           ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 13.387    ;           ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 13.387    ;           ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 13.387    ;           ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.836     ;           ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 8.836     ;           ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 12.857    ;           ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 12.857    ;           ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 12.857    ;           ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 13.387    ;           ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 13.387    ;           ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 13.387    ;           ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 13.387    ;           ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.836     ;           ; Fall       ; PHI0            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1378     ; 0        ; 0        ; 0        ;
; PHI0       ; C25M     ; 87       ; 1        ; 0        ; 0        ;
; C25M       ; PHI0     ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1378     ; 0        ; 0        ; 0        ;
; PHI0       ; C25M     ; 87       ; 1        ; 0        ; 0        ;
; C25M       ; PHI0     ; 1        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 30       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 42    ; 42   ;
; Unconstrained Input Port Paths  ; 632   ; 632  ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 118   ; 118  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 18 05:55:53 2021
Info: Command: quartus_sta GR8RAM -c GR8RAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GR8RAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name C25M C25M
    Info (332105): create_clock -period 1.000 -name PHI0 PHI0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.431
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.431      -683.489 C25M 
    Info (332119):    -1.421        -1.421 PHI0 
Info (332146): Worst-case hold slack is 1.384
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.384         0.000 C25M 
    Info (332119):     1.867         0.000 PHI0 
Info (332146): Worst-case recovery slack is -4.406
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.406      -132.180 C25M 
Info (332146): Worst-case removal slack is 4.852
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.852         0.000 C25M 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 C25M 
    Info (332119):    -2.289        -2.289 PHI0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 368 megabytes
    Info: Processing ended: Sun Apr 18 05:55:54 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


