# 一、为什么需要时钟信号？

<div><img src="https://cdn.jsdelivr.net/gh/lcekold/blogimage@main/Network/Snipaste_2025-03-04_09-30-30.png"></div>


## 1.1 与门和异或门逻辑电路
与门：当其两个输入端A与B都输入高电平1的时候，其输出端便输出高电平1

异或门： 当两个输入端的输入不一致时，输出高电平1，而输入端若都是高电平或都是低电平则输出低电平0

## 1.2 逻辑电路运行时瞬间时刻产生的误差
假设A与B此时都是高电平，则与门的输出就是高电平，所以此时异或门的输入都是高电平的情况下，其输出就是低电平，寄存器中的值就应该是0

假如此时受到某些情况的影响，比如外部GPIO输入的变化，B的电平从高电平变为了低电平，理想状态下，与门由于B的电平转变而输出了低电平，而异或门虽然两个输入端都变低电平了，但依旧输出低电平未变，因而寄存器中存储的依旧是0

但实际情况却不同，光速传播的电信号，我们大可忽略不计其传播延时，整个B线在瞬间就变为了低电平，但逻辑门内部的运算涉及了MOS管的充放电过程，虽然这些过程对人类来说也是极快的过程，但是跟光速比起来还是相形见绌，因而在与门尚在运算的这段时间，异或门两个输入端就是一低一高两种不同的电平，这就造成了异或门在这段时间中的输出变成了高电平，寄存器中的数据也就变为了1，直到与门完成运算变味了低电平，最终寄存器又恢复了其应该有的状态0。

虽然这种状态的结果最终没有发生变化，但一瞬间微小的改变足以对整个逻辑电路的运行产生很大的影响，因此为了避免这种误差，我们在寄存器前放置一个边沿触发器。

<div><img src="https://cdn.jsdelivr.net/gh/lcekold/blogimage@main/Network/Snipaste_2025-03-04_09-41-58.png"></div>

## 1.3 边沿触发器作用
<div><img src="https://cdn.jsdelivr.net/gh/lcekold/blogimage@main/Network/Snipaste_2025-03-04_09-42-31.png"></div>

边沿触发器有一个输入端和输出端，同时也有一个控制端，其特性是当控制端出现一个由低电平变为高电平的上升沿时，输出端会变为输入端的电平，其它时候任由输入端如何变化，边沿触发器的输出端也岿然不动。

<div><img src="https://cdn.jsdelivr.net/gh/lcekold/blogimage@main/Network/Snipaste_2025-03-04_09-44-58.png"></div>

在这种情况下我们给边沿触发器的控制端接入一个方波信号，在方波的一个周期内，门电路执行运算产生的任何副作用都不会影响寄存器的值。而等一切稳定后，方波的上升沿到达，最终的运算结果才会进入寄存器，完美规避了门电路运行过程中的混乱状态。

而这个方波信号，即为我们所说的时钟信号。它在单片机中由“心脏”时钟源产生，又通过“动脉”时钟树传播到整个芯片中。

# 二、HCLK

<div><img src="https://cdn.jsdelivr.net/gh/lcekold/blogimage@main/Network/Snipaste_2025-03-04_09-48-36.png"></div>

HCKL是AHB总线时钟，由系统时钟SYSCLK分频得到，一般不分频，等于系统时钟。

# 三、时钟树

## 3.1 主要时钟
<div><img src="https://cdn.jsdelivr.net/gh/lcekold/blogimage@main/Network/Snipaste_2025-03-04_09-50-29.png"></div>

在STM32中，有五个时钟源，为HSI、HSE、LSI、LSE、PLL。 
1. HSI是高速内部时钟，RC振荡器，频率为8MHz。 
2. HSE是高速外部时钟，可接石英/陶瓷谐振器，或者接外部时钟源，频率范围为4MHz~16MHz。 
3. LSI是低速内部时钟，RC振荡器，频率为40kHz。 
4. LSE是低速外部时钟，接频率为32.768kHz的石英晶体。 
5. PLL为锁相环倍频输出，其时钟输入源可选择为HSI/2、HSE或者HSE/2。倍频可选择为2~16倍， 

但是其输出频率最大不得超过72MHz。 

其中FCLK,HCLK,PCLK都称为系统时钟,但区别如下, 

* FCLK,提供给CPU内核的时钟信号,CPU的主频就是指这个信号; 
* HCLK,提供给高速总线AHB的时钟信号; 
* PCLK,提供给低速总线APB的时钟信号;

## 3.2 其它时钟

### 3.2.1 flash编程接口的时钟
<div><img src="https://cdn.jsdelivr.net/gh/lcekold/blogimage@main/Network/Snipaste_2025-03-04_10-00-36.png"></div>

flash编程接口的时钟，它永远来自HSI

### 3.2.2 给USB功能提供时钟
<div><img src="https://cdn.jsdelivr.net/gh/lcekold/blogimage@main/Network/Snipaste_2025-03-04_10-02-00.png"></div>

用于给USB功能提供时钟，来自PLL锁相环


### 3.2.3 时钟安全系统CSS

<div><img src="https://cdn.jsdelivr.net/gh/lcekold/blogimage@main/Network/Snipaste_2025-03-04_10-03-15.png"></div>


时钟安全系统CSS可以在HSE发生故障时，立刻将时钟源切换回HSI，并且产生中断，让用户可以将inx紧急制动等紧急处理


### 3.2.4 独立小时钟树

<div><img src="https://cdn.jsdelivr.net/gh/lcekold/blogimage@main/Network/Snipaste_2025-03-04_10-04-43.png"></div>

独立小时钟树，时钟源是低速内部时钟LSI与低速外部时钟LSE，或者是高速外部时钟的128分频。挂在上面的外设是RTC实时时钟与看门狗

### 3.2.5 MCO时钟输出功能

<div><img src="https://cdn.jsdelivr.net/gh/lcekold/blogimage@main/Network/Snipaste_2025-03-04_10-06-19.png"></div>

