

================================================================
== Vivado HLS Report for 'toplevel'
================================================================
* Date:           Wed Mar  9 15:36:47 2016

* Version:        2015.4 (Build 1412921 on Wed Nov 18 09:58:55 AM 2015)
* Project:        md5core
* Solution:       solution1
* Product family: spartan3e
* Target device:  xc3s500efg320-4


================================================================
== Performance Estimates
================================================================
+ Timing (ns): 
    * Summary: 
    +--------+-------+----------+------------+
    |  Clock | Target| Estimated| Uncertainty|
    +--------+-------+----------+------------+
    |ap_clk  |  20.00|     16.52|        2.50|
    +--------+-------+----------+------------+

+ Latency (clock cycles): 
    * Summary: 
    +-------+-------+-------+-------+---------+
    |    Latency    |    Interval   | Pipeline|
    |  min  |  max  |  min  |  max  |   Type  |
    +-------+-------+-------+-------+---------+
    |  21724|  22324|  21725|  22325|   none  |
    +-------+-------+-------+-------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------+-------+-------+-----------+-----------+-----------+------+----------+
        |              |    Latency    | Iteration |  Initiation Interval  | Trip |          |
        |   Loop Name  |  min  |  max  |  Latency  |  achieved |   target  | Count| Pipelined|
        +--------------+-------+-------+-----------+-----------+-----------+------+----------+
        |- loop_read   |     65|     65|          5|          4|          1|    16|    yes   |
        |- loop_448    |    300|    300|          1|          -|          -|   300|    no    |
        |- loop_zero   |    448|    448|          1|          -|          -|   448|    no    |
        |- loop_md5    |  20900|  21500| 209 ~ 215 |          -|          -|   100|    no    |
        | + loop_main  |    198|    203|          9|          -|          -|    22|    no    |
        +--------------+-------+-------+-----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+------+----------+
|       Name      | BRAM_18K|  FF  |  LUT | MULT18x18|
+-----------------+---------+------+------+----------+
|DSP              |        -|     -|     -|         -|
|Expression       |        -|     0|  3338|         -|
|FIFO             |        -|     -|     -|         -|
|Instance         |        -|     -|     -|         -|
|Memory           |        3|     5|     5|         -|
|Multiplexer      |        -|     -|  2186|         -|
|Register         |        -|  1495|     -|         -|
+-----------------+---------+------+------+----------+
|Total            |        3|  1500|  5529|         0|
+-----------------+---------+------+------+----------+
|Available        |       20|  9312|  9312|        20|
+-----------------+---------+------+------+----------+
|Utilization (%)  |       15|    16|    59|         0|
+-----------------+---------+------+------+----------+

+ Detail: 
    * Instance: 
    N/A

    * DSP48: 
    N/A

    * Memory: 
    +-----------+------------------+---------+---+----+------+-----+------+-------------+
    |   Memory  |      Module      | BRAM_18K| FF| LUT| Words| Bits| Banks| W*Bits*Banks|
    +-----------+------------------+---------+---+----+------+-----+------+-------------+
    |k_V_U      |toplevel_k_V      |        1|  0|   0|    64|   32|     1|         2048|
    |msg_V_0_U  |toplevel_msg_V_0  |        0|  0|   0|    80|    8|     1|          640|
    |msg_V_1_U  |toplevel_msg_V_0  |        0|  0|   0|    80|    8|     1|          640|
    |msg_V_2_U  |toplevel_msg_V_0  |        0|  0|   0|    80|    8|     1|          640|
    |msg_V_3_U  |toplevel_msg_V_0  |        0|  0|   0|    80|    8|     1|          640|
    |r_V_U      |toplevel_r_V      |        0|  5|   5|    64|    5|     1|          320|
    |w_V_U      |toplevel_w_V      |        2|  0|   0|    16|   32|     1|          512|
    +-----------+------------------+---------+---+----+------+-----+------+-------------+
    |Total      |                  |        3|  5|   5|   464|  101|     7|         5440|
    +-----------+------------------+---------+---+----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+-------+---+-----+------------+------------+
    |       Variable Name      | Operation| DSP48E| FF| LUT | Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+-------+---+-----+------------+------------+
    |grp_fu_1610_p2            |     +    |      0|  0|   32|          32|           1|
    |grp_fu_1649_p2            |     +    |      0|  0|   32|          32|          32|
    |i_1_fu_1691_p2            |     +    |      0|  0|    5|           5|           1|
    |i_V_1_1_fu_3368_p2        |     +    |      0|  0|    8|           8|           2|
    |i_V_1_2_fu_3661_p2        |     +    |      0|  0|    8|           8|           2|
    |i_V_1_fu_3070_p2          |     +    |      0|  0|    8|           8|           1|
    |op2_fu_1880_p2            |     +    |      0|  0|   32|          32|          32|
    |p_sum1_fu_2015_p2         |     +    |      0|  0|   10|          10|           1|
    |p_sum2_fu_2049_p2         |     +    |      0|  0|   10|          10|           2|
    |p_sum3_fu_2087_p2         |     +    |      0|  0|   10|          10|           2|
    |p_sum4_fu_2147_p2         |     +    |      0|  0|   10|          10|           3|
    |p_sum5_fu_2170_p2         |     +    |      0|  0|   10|          10|           3|
    |p_sum6_fu_2193_p2         |     +    |      0|  0|   10|          10|           3|
    |p_sum_fu_2110_p2          |     +    |      0|  0|   10|          10|           3|
    |t_V_1_fu_1886_p2          |     +    |      0|  0|   32|           1|          32|
    |t_V_2_fu_1929_p2          |     +    |      0|  0|   32|          32|           1|
    |tmp12_fu_3667_p2          |     +    |      0|  0|   32|          32|          32|
    |tmp3_fu_2998_p2           |     +    |      0|  0|   32|          32|          32|
    |tmp4_fu_2916_p2           |     +    |      0|  0|    6|           1|           6|
    |tmp6_fu_3565_p2           |     +    |      0|  0|    6|           1|           6|
    |tmp8_fu_3324_p2           |     +    |      0|  0|   32|          32|          32|
    |tmp9_fu_3228_p2           |     +    |      0|  0|    6|           1|           6|
    |tmp_1_fu_1860_p2          |     +    |      0|  0|   32|           1|          32|
    |tmp_22_fu_2926_p2         |     +    |      0|  0|    8|           8|           8|
    |tmp_26_fu_2861_p2         |     +    |      0|  0|    8|           3|           8|
    |tmp_30_fu_3004_p2         |     +    |      0|  0|   32|          32|          32|
    |tmp_32_fu_3052_p2         |     +    |      0|  0|   32|          32|          32|
    |tmp_33_fu_3418_p2         |     +    |      0|  0|   32|          32|          32|
    |tmp_34_fu_3713_p2         |     +    |      0|  0|   32|          32|          32|
    |tmp_35_fu_3429_p2         |     +    |      0|  0|   32|          32|          32|
    |tmp_36_fu_3440_p2         |     +    |      0|  0|   32|          32|          32|
    |tmp_37_fu_3451_p2         |     +    |      0|  0|   32|          32|           7|
    |tmp_53_1_fu_3238_p2       |     +    |      0|  0|    8|           8|           8|
    |tmp_53_2_fu_3575_p2       |     +    |      0|  0|    8|           8|           8|
    |tmp_57_1_fu_3178_p2       |     +    |      0|  0|    8|           3|           8|
    |tmp_57_2_fu_3515_p2       |     +    |      0|  0|    8|           3|           8|
    |tmp_64_1_fu_3329_p2       |     +    |      0|  0|   32|          32|          32|
    |tmp_64_2_fu_3672_p2       |     +    |      0|  0|   32|          32|          32|
    |tmp_68_1_fu_3357_p2       |     +    |      0|  0|   32|          32|          32|
    |tmp_68_2_fu_3702_p2       |     +    |      0|  0|   32|          32|          32|
    |grp_fu_1655_p2            |     -    |      0|  0|    5|           1|           5|
    |tmp_25_fu_2855_p2         |     -    |      0|  0|    8|           8|           8|
    |tmp_27_fu_2824_p2         |     -    |      0|  0|   11|          11|          11|
    |tmp_56_1_fu_3173_p2       |     -    |      0|  0|    8|           8|           8|
    |tmp_56_2_fu_3510_p2       |     -    |      0|  0|    8|           8|           8|
    |tmp_59_1_fu_3146_p2       |     -    |      0|  0|   11|          11|          11|
    |tmp_59_2_fu_3483_p2       |     -    |      0|  0|   11|          11|          11|
    |tmp_9_fu_1870_p2          |     -    |      0|  0|    6|           5|           6|
    |ap_sig_bdd_202            |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_251            |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_2511           |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_2516           |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_2518           |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_2521           |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_2523           |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_2526           |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_2528           |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_253            |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_343            |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_553            |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_702            |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_719            |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_796            |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_821            |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_845            |    and   |      0|  0|    1|           1|           1|
    |ap_sig_bdd_933            |    and   |      0|  0|    1|           1|           1|
    |r_V_25_1_fu_3254_p2       |    and   |      0|  0|   32|          32|          32|
    |r_V_25_2_fu_3591_p2       |    and   |      0|  0|   32|          32|          32|
    |r_V_26_1_fu_3263_p2       |    and   |      0|  0|   32|          32|          32|
    |r_V_26_2_fu_3600_p2       |    and   |      0|  0|   32|          32|          32|
    |r_V_27_1_fu_3189_p2       |    and   |      0|  0|   32|          32|          32|
    |r_V_27_2_fu_3526_p2       |    and   |      0|  0|   32|          32|          32|
    |r_V_28_1_fu_3193_p2       |    and   |      0|  0|   32|          32|          32|
    |r_V_28_2_fu_3530_p2       |    and   |      0|  0|   32|          32|          32|
    |r_V_2_fu_2954_p2          |    and   |      0|  0|   32|          32|          32|
    |r_V_3_fu_2872_p2          |    and   |      0|  0|   32|          32|          32|
    |r_V_4_fu_2878_p2          |    and   |      0|  0|   32|          32|          32|
    |r_V_s_fu_2942_p2          |    and   |      0|  0|   32|          32|          32|
    |exitcond1_fu_1685_p2      |   icmp   |      0|  0|    4|           5|           6|
    |exitcond2_fu_1896_p2      |   icmp   |      0|  0|    4|           6|           5|
    |exitcond_1_fu_3076_p2     |   icmp   |      0|  0|    5|           8|           7|
    |exitcond_2_fu_3374_p2     |   icmp   |      0|  0|    5|           8|           7|
    |exitcond_fu_2750_p2       |   icmp   |      0|  0|    5|           8|           7|
    |icmp1_fu_1753_p2          |   icmp   |      0|  0|    5|           8|           1|
    |icmp2_fu_1779_p2          |   icmp   |      0|  0|    5|           8|           1|
    |icmp3_fu_2766_p2          |   icmp   |      0|  0|    3|           4|           1|
    |icmp4_fu_2782_p2          |   icmp   |      0|  0|    2|           3|           1|
    |icmp5_fu_3092_p2          |   icmp   |      0|  0|    3|           4|           1|
    |icmp6_fu_3108_p2          |   icmp   |      0|  0|    2|           3|           1|
    |icmp7_fu_3390_p2          |   icmp   |      0|  0|    3|           4|           1|
    |icmp8_fu_3406_p2          |   icmp   |      0|  0|    2|           3|           1|
    |icmp_fu_1711_p2           |   icmp   |      0|  0|    5|           8|           1|
    |tmp_14_fu_1819_p2         |   icmp   |      0|  0|    5|           8|           1|
    |tmp_17_fu_2216_p2         |   icmp   |      0|  0|   17|          32|          32|
    |tmp_23_fu_2788_p2         |   icmp   |      0|  0|    5|           8|           6|
    |tmp_54_1_fu_3114_p2       |   icmp   |      0|  0|    5|           8|           6|
    |tmp_54_2_fu_3412_p2       |   icmp   |      0|  0|    5|           8|           6|
    |tmp_8_fu_1935_p2          |   icmp   |      0|  0|   17|          32|          32|
    |r_V_12_fu_3041_p2         |   lshr   |      0|  0|  162|          32|          32|
    |r_V_33_1_fu_3346_p2       |   lshr   |      0|  0|  162|          32|          32|
    |r_V_33_2_fu_3691_p2       |   lshr   |      0|  0|  162|          32|          32|
    |newIndex24_fu_2253_p2     |    or    |      0|  0|    8|           8|           1|
    |newIndex25_fu_2346_p2     |    or    |      0|  0|    8|           8|           2|
    |newIndex26_fu_2359_p2     |    or    |      0|  0|    8|           8|           2|
    |newIndex27_fu_2398_p2     |    or    |      0|  0|    8|           8|           3|
    |newIndex28_fu_2411_p2     |    or    |      0|  0|    8|           8|           3|
    |newIndex29_fu_2450_p2     |    or    |      0|  0|    8|           8|           3|
    |newIndex30_fu_2463_p2     |    or    |      0|  0|    8|           8|           3|
    |newIndex31_fu_2502_p2     |    or    |      0|  0|    8|           8|           4|
    |newIndex32_fu_2515_p2     |    or    |      0|  0|    8|           8|           4|
    |newIndex33_fu_2554_p2     |    or    |      0|  0|    8|           8|           4|
    |newIndex34_fu_2567_p2     |    or    |      0|  0|    8|           8|           4|
    |newIndex35_fu_2606_p2     |    or    |      0|  0|    8|           8|           4|
    |newIndex36_fu_2619_p2     |    or    |      0|  0|    8|           8|           4|
    |newIndex37_fu_2658_p2     |    or    |      0|  0|    8|           8|           4|
    |newIndex38_fu_2671_p2     |    or    |      0|  0|    8|           8|           4|
    |r_V_12_1_fu_3198_p2       |    or    |      0|  0|   32|          32|          32|
    |r_V_12_2_fu_3535_p2       |    or    |      0|  0|   32|          32|          32|
    |r_V_13_fu_3046_p2         |    or    |      0|  0|   32|          32|          32|
    |r_V_21_1_fu_3351_p2       |    or    |      0|  0|   32|          32|          32|
    |r_V_21_2_fu_3696_p2       |    or    |      0|  0|   32|          32|          32|
    |r_V_30_1_fu_3120_p2       |    or    |      0|  0|   32|          32|          32|
    |r_V_30_2_fu_3457_p2       |    or    |      0|  0|   32|          32|          32|
    |r_V_5_fu_2884_p2          |    or    |      0|  0|   32|          32|          32|
    |r_V_7_fu_2794_p2          |    or    |      0|  0|   32|          32|          32|
    |r_V_9_1_fu_3268_p2        |    or    |      0|  0|   32|          32|          32|
    |r_V_9_2_fu_3605_p2        |    or    |      0|  0|   32|          32|          32|
    |r_V_9_fu_2960_p2          |    or    |      0|  0|   32|          32|          32|
    |r_V_10_fu_3032_p2         |    shl   |      0|  0|  162|          32|          32|
    |r_V_31_1_fu_3338_p2       |    shl   |      0|  0|  162|          32|          32|
    |r_V_31_2_fu_3682_p2       |    shl   |      0|  0|  162|          32|          32|
    |grp_fu_1627_p2            |    xor   |      0|  0|   32|          32|           2|
    |grp_fu_1661_p2            |    xor   |      0|  0|   32|          32|           2|
    |grp_fu_1666_p2            |    xor   |      0|  0|   32|          32|           2|
    |i_op_assign_3_fu_3595_p2  |    xor   |      0|  0|   32|          32|           2|
    |i_op_assign_fu_2948_p2    |    xor   |      0|  0|   32|          32|           2|
    |i_op_assign_s_fu_3258_p2  |    xor   |      0|  0|   32|          32|           2|
    |r_V_14_1_fu_3157_p2       |    xor   |      0|  0|   32|          32|          32|
    |r_V_14_2_fu_3494_p2       |    xor   |      0|  0|   32|          32|          32|
    |r_V_16_1_fu_3125_p2       |    xor   |      0|  0|   32|          32|          32|
    |r_V_16_2_fu_3462_p2       |    xor   |      0|  0|   32|          32|          32|
    |r_V_1_fu_2800_p2          |    xor   |      0|  0|   32|          32|          32|
    |r_V_8_fu_2837_p2          |    xor   |      0|  0|   32|          32|          32|
    |tmp10_fu_3490_p2          |    xor   |      0|  0|   32|          32|          32|
    |tmp1_fu_3153_p2           |    xor   |      0|  0|   32|          32|          32|
    |tmp5_fu_2831_p2           |    xor   |      0|  0|   32|          32|          32|
    +--------------------------+----------+-------+---+-----+------------+------------+
    |Total                     |          |      0|  0| 3338|        2530|        2161|
    +--------------------------+----------+-------+---+-----+------------+------------+

    * Multiplexer: 
    +---------------------------------------------------------+-----+-----------+-----+-----------+
    |                           Name                          | LUT | Input Size| Bits| Total Bits|
    +---------------------------------------------------------+-----+-----------+-----+-----------+
    |a_V                                                      |   64|          4|   32|        128|
    |ap_NS_fsm                                                |  102|         34|    1|         34|
    |ap_reg_phiprechg_initial_length_V_load2_reg_1423pp0_it1  |   32|          3|   32|         96|
    |ap_reg_phiprechg_initial_length_V_load3_reg_1412pp0_it0  |   32|          2|   32|         64|
    |ap_reg_phiprechg_initial_length_V_load4_reg_1401pp0_it0  |   32|          2|   32|         64|
    |b_V                                                      |   64|          4|   32|        128|
    |c_V                                                      |   64|          4|   32|        128|
    |d_V                                                      |   64|          4|   32|        128|
    |f_V                                                      |  192|         12|   32|        384|
    |h0_V                                                     |   32|          2|   32|         64|
    |h1_V                                                     |   32|          2|   32|         64|
    |h2_V                                                     |   32|          2|   32|         64|
    |h3_V                                                     |   32|          2|   32|         64|
    |i_phi_fu_1382_p4                                         |    5|          2|    5|         10|
    |i_reg_1378                                               |    5|          2|    5|         10|
    |initial_length_V                                         |   32|          2|   32|         64|
    |initial_length_V_load1_phi_fu_1437_p4                    |   32|          3|   32|         96|
    |initial_length_V_load_reg_1389                           |   32|          2|   32|         64|
    |k_V_address0                                             |   12|          4|    6|         24|
    |lhs_V_1_reg_1501                                         |   32|          2|   32|         64|
    |lhs_V_2_reg_1489                                         |   32|          2|   32|         64|
    |lhs_V_3_reg_1477                                         |   32|          2|   32|         64|
    |lhs_V_4_reg_1465                                         |   32|          2|   32|         64|
    |msg_V_0_address0                                         |   77|         23|    7|        161|
    |msg_V_0_address1                                         |   28|          9|    7|         63|
    |msg_V_0_d0                                               |   48|         12|    8|         96|
    |msg_V_1_address0                                         |   77|         23|    7|        161|
    |msg_V_1_address1                                         |   28|          9|    7|         63|
    |msg_V_1_d0                                               |   48|         12|    8|         96|
    |msg_V_2_address0                                         |   77|         23|    7|        161|
    |msg_V_2_address1                                         |   28|          9|    7|         63|
    |msg_V_2_d0                                               |   48|         12|    8|         96|
    |msg_V_3_address0                                         |   77|         23|    7|        161|
    |msg_V_3_address1                                         |   28|          9|    7|         63|
    |msg_V_3_d0                                               |   48|         12|    8|         96|
    |offset_V_load_reg_1512                                   |   32|          2|   32|         64|
    |output_V_V_din                                           |   64|          5|   32|        160|
    |r_V_address0                                             |   12|          4|    6|         24|
    |storemerge1200_in_reg_1455                               |   32|          2|   32|         64|
    |storemerge1203_in_1_phi_fu_1559_p6                       |   22|          4|   11|         44|
    |storemerge1203_in_2_phi_fu_1579_p6                       |   22|          4|   11|         44|
    |storemerge1203_in_phi_fu_1539_p6                         |   22|          4|   11|         44|
    |storemerge2_1_phi_fu_1570_p4                             |    4|          3|    4|         12|
    |storemerge2_2_phi_fu_1590_p4                             |    4|          3|    4|         12|
    |storemerge2_phi_fu_1550_p4                               |    4|          3|    4|         12|
    |storemerge_in_reg_1445                                   |   32|          2|   32|         64|
    |t_V_7_reg_1524                                           |    8|          2|    8|         16|
    |w_V_address0                                             |   20|         11|    4|         44|
    |w_V_address1                                             |   20|         10|    4|         40|
    |w_V_d0                                                   |  128|          9|   32|        288|
    |w_V_d1                                                   |  128|          9|   32|        288|
    +---------------------------------------------------------+-----+-----------+-----+-----------+
    |Total                                                    | 2186|        353|  972|       4434|
    +---------------------------------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------------------------+----+----+-----+-----------+
    |                           Name                          | FF | LUT| Bits| Const Bits|
    +---------------------------------------------------------+----+----+-----+-----------+
    |a_V                                                      |  32|   0|   32|          0|
    |ap_CS_fsm                                                |  33|   0|   33|          0|
    |ap_reg_phiprechg_initial_length_V_load1_reg_1433pp0_it1  |  32|   0|   32|          0|
    |ap_reg_phiprechg_initial_length_V_load2_reg_1423pp0_it1  |  32|   0|   32|          0|
    |ap_reg_phiprechg_initial_length_V_load3_reg_1412pp0_it0  |  32|   0|   32|          0|
    |ap_reg_phiprechg_initial_length_V_load4_reg_1401pp0_it0  |  32|   0|   32|          0|
    |ap_reg_ppiten_pp0_it0                                    |   1|   0|    1|          0|
    |ap_reg_ppiten_pp0_it1                                    |   1|   0|    1|          0|
    |b_V                                                      |  32|   0|   32|          0|
    |b_V_load_5_reg_4473                                      |  32|   0|   32|          0|
    |c_V                                                      |  32|   0|   32|          0|
    |c_V_load_5_reg_4462                                      |  32|   0|   32|          0|
    |d_V                                                      |  32|   0|   32|          0|
    |d_V_load_5_reg_4457                                      |  32|   0|   32|          0|
    |exitcond1_reg_3865                                       |   1|   0|    1|          0|
    |exitcond_1_reg_4516                                      |   1|   0|    1|          0|
    |exitcond_reg_4423                                        |   1|   0|    1|          0|
    |f_V                                                      |  32|   0|   32|          0|
    |h0_V                                                     |  32|   0|   32|          0|
    |h0_V_load_reg_4403                                       |  32|   0|   32|          0|
    |h1_V                                                     |  32|   0|   32|          0|
    |h1_V_load_reg_4408                                       |  32|   0|   32|          0|
    |h2_V                                                     |  32|   0|   32|          0|
    |h2_V_load_reg_4413                                       |  32|   0|   32|          0|
    |h3_V                                                     |  32|   0|   32|          0|
    |h3_V_load_reg_4418                                       |  32|   0|   32|          0|
    |i_1_reg_3869                                             |   5|   0|    5|          0|
    |i_V_1_1_reg_4574                                         |   8|   0|    8|          0|
    |i_V_1_2_reg_4636                                         |   8|   0|    8|          0|
    |i_V_1_reg_4504                                           |   8|   0|    8|          0|
    |i_reg_1378                                               |   5|   0|    5|          0|
    |icmp1_reg_3895                                           |   1|   0|    1|          0|
    |icmp2_reg_3907                                           |   1|   0|    1|          0|
    |icmp5_reg_4520                                           |   1|   0|    1|          0|
    |icmp6_reg_4524                                           |   1|   0|    1|          0|
    |icmp7_reg_4589                                           |   1|   0|    1|          0|
    |icmp8_reg_4593                                           |   1|   0|    1|          0|
    |initial_length_V                                         |  32|   0|   32|          0|
    |initial_length_V_load_reg_1389                           |  32|   0|   32|          0|
    |lhs_V_1_reg_1501                                         |  32|   0|   32|          0|
    |lhs_V_2_reg_1489                                         |  32|   0|   32|          0|
    |lhs_V_3_reg_1477                                         |  32|   0|   32|          0|
    |lhs_V_4_reg_1465                                         |  32|   0|   32|          0|
    |msg_V_0_addr_10_reg_4022                                 |   7|   0|    7|          0|
    |msg_V_0_addr_12_reg_4052                                 |   7|   0|    7|          0|
    |msg_V_0_addr_7_reg_4004                                  |   7|   0|    7|          0|
    |msg_V_1_addr_10_reg_4027                                 |   7|   0|    7|          0|
    |msg_V_1_addr_12_reg_4057                                 |   7|   0|    7|          0|
    |msg_V_1_addr_7_reg_4009                                  |   7|   0|    7|          0|
    |msg_V_2_addr_10_reg_4032                                 |   7|   0|    7|          0|
    |msg_V_2_addr_12_reg_4042                                 |   7|   0|    7|          0|
    |msg_V_2_addr_7_reg_3994                                  |   7|   0|    7|          0|
    |msg_V_3_addr_10_reg_4037                                 |   7|   0|    7|          0|
    |msg_V_3_addr_12_reg_4047                                 |   7|   0|    7|          0|
    |msg_V_3_addr_7_reg_3999                                  |   7|   0|    7|          0|
    |newIndex23_reg_4070                                      |   8|   0|    8|          0|
    |offset_V_load_reg_1512                                   |  32|   0|   32|          0|
    |op2_reg_3941                                             |  32|   0|   32|          0|
    |p_043_0_i_reg_4014                                       |   3|   0|    8|          5|
    |phitmp2_reg_3899                                         |   8|   0|    8|          0|
    |phitmp59_i_reg_3986                                      |   8|   0|    8|          0|
    |phitmp_reg_3911                                          |   8|   0|    8|          0|
    |r_V_32_1_reg_4558                                        |   5|   0|    5|          0|
    |r_V_load_1_reg_4553                                      |   5|   0|    5|          0|
    |reg_1671                                                 |   5|   0|    5|          0|
    |reg_1675                                                 |   5|   0|    5|          0|
    |storemerge1200_in_reg_1455                               |  32|   0|   32|          0|
    |storemerge_in_reg_1445                                   |  32|   0|   32|          0|
    |t_V_7_reg_1524                                           |   8|   0|    8|          0|
    |tmp_30_reg_4451                                          |  32|   0|   32|          0|
    |tmp_32_reg_4488                                          |  32|   0|   32|          0|
    |tmp_33_reg_4601                                          |  32|   0|   32|          0|
    |tmp_35_reg_4606                                          |  32|   0|   32|          0|
    |tmp_36_reg_4611                                          |  32|   0|   32|          0|
    |tmp_37_reg_4616                                          |  32|   0|   32|          0|
    |tmp_38_reg_3973                                          |  10|   0|   10|          0|
    |tmp_40_reg_3982                                          |   2|   0|    2|          0|
    |tmp_54_1_reg_4528                                        |   1|   0|    1|          0|
    |tmp_54_2_reg_4597                                        |   1|   0|    1|          0|
    |tmp_64_1_reg_4547                                        |  32|   0|   32|          0|
    |tmp_64_2_reg_4641                                        |  32|   0|   32|          0|
    |tmp_68_1_reg_4563                                        |  32|   0|   32|          0|
    |tmp_6_reg_3874                                           |   8|   0|    8|          0|
    +---------------------------------------------------------+----+----+-----+-----------+
    |Total                                                    |1495|   0| 1500|          5|
    +---------------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+--------------+--------------+--------------+
|     RTL Ports     | Dir | Bits|   Protocol   | Source Object|    C Type    |
+-------------------+-----+-----+--------------+--------------+--------------+
|ap_clk             |  in |    1| ap_ctrl_none |   toplevel   | return value |
|ap_rst             |  in |    1| ap_ctrl_none |   toplevel   | return value |
|input_V_V_dout     |  in |   32|    ap_fifo   |   input_V_V  |    pointer   |
|input_V_V_empty_n  |  in |    1|    ap_fifo   |   input_V_V  |    pointer   |
|input_V_V_read     | out |    1|    ap_fifo   |   input_V_V  |    pointer   |
|output_V_V_din     | out |   32|    ap_fifo   |  output_V_V  |    pointer   |
|output_V_V_full_n  |  in |    1|    ap_fifo   |  output_V_V  |    pointer   |
|output_V_V_write   | out |    1|    ap_fifo   |  output_V_V  |    pointer   |
+-------------------+-----+-----+--------------+--------------+--------------+

