GenerovÃ¡nÃ­ PWM signÃ¡lu s nastavitelnou stÅ™Ã­dou
Team members
Filip SeÄ
...
Table of contents
Project objectives
Hardware description
VHDL modules description and simulations
TOP module description and simulations
Video
References

Project objectives
Vytvorenie implementÃ¡cie generÃ¡tora PWM signÃ¡lu vo VHDL. 
Nastavenie frekvencie PWM signÃ¡lu na 2 kHz.
Vyvedenie signÃ¡lu na rozÅ¡iÅ™ujÃ­cÃ­ konektor na doske, kde se bude neustÃ¡le generovaÅ¥ obdlÅ¾nikovÃ½ signÃ¡l s duty cycle podla aktuÃ¡lnej kombinacie prepÃ­naÄov.

Hardware description
Nexys A7-50T
Artix-7 je optimalizovanÃ½ pre vysoko vÃ½konnÃº logiku. VÄaka veÄ¾kej, vysokokapacitnej FPGA a kolekcii portov USB, Ethernet a ÄalÅ¡Ã­ch portov mÃ´Å¾e Nexys A7 
hostiÅ¥ nÃ¡vrhy od ÃºvodnÃ½ch kombinaÄnÃ½ch obvodov aÅ¾ po vÃ½konnÃ© vstavanÃ© procesory. NiekoÄ¾ko zabudovanÃ½ch perifÃ©riÃ­ vrÃ¡tane akcelerometra, teplotnÃ©ho snÃ­maÄa, 
digitÃ¡lneho mikrofÃ³nu MEMs, zosilÅˆovaÄa reproduktorov a mnoÅ¾stva vstupno-vÃ½stupnÃ½ch zariadenÃ­ umoÅ¾Åˆuje pouÅ¾Ã­vaÅ¥ Nexys A7 pre Å¡irokÃº Å¡kÃ¡lu nÃ¡vrhov 
bez potreby ÄalÅ¡Ã­ch komponentov. 



VHDL modules description and simulations

1. Jadro generÃ¡tora PWM implementuje funkciu Pulse Width Modulation (PWM) so zÃ¡kladnou frekvenciou (ğ‘“ğ‘ƒğ‘Šğ‘€). ExistujÃº
dva konfigurovateÄ¾nÃ© parametre, ktorÃ© spolu definujÃº zÃ¡kladnÃº frekvenciu: 1. frekvencia vstupnÃ©ho signÃ¡lu clk_en. Tento signÃ¡l sa pouÅ¾Ã­va ako presca vstupnÃ½ch hodÃ­n IP Core (â€clkâ€œ)MusÃ­me sa rozhodnÃºt, akÃ¡ bude zÃ¡kladnÃ¡ frekvencia impulzov. NastaviÅ¥ ju na generÃ¡tore clk alebo predpokladaÅ¥, Å¾e je to jednoducho frekvencia prichÃ¡dzajÃºca z  externÃ©ho zdroja na clk pin.
2.Potom musÃ­me zistiÅ¥ akÃ¡ bude maximÃ¡lna periÃ³da danÃ©ho vÃ½stupnÃ©ho impulzu. Definujeme  register counteru s dostatoÄnÃ½m poÄtom bitov (v naÅ¡om prÃ­pade je to 8).
3. Zadefinujeme Å¡Ã­rku impulzu s rovnakou Å¡Ã­rkou, ktorÃ¡ definuje poÄet vstupnÃ½ch clk, pri ktorÃ½ch sa vÃ½stupnÃ½ impulz prepne z 1 spÃ¤Å¥ na nulu.
 Potom zadefinujeme vÃ½stupnÃ½ signÃ¡l PWM ako 1 vÅ¾dy, keÄ je hodnota counteru menÅ¡ia ako hodnota registra Å¡Ã­rky impulzu. Nula vo vÅ¡etkÃ½ch ostatnÃ½ch prÃ­padoch.
4.NÃ¡sledne vytvorÃ­me sÃºbor vo vhdl s 3 modulmi: clock enable, pwm generator a top. K top modulu eÅ¡Å¥e dorobÃ­me testbench.

Modul PWM GENERATOR


NÃ¡Å¡ Pwm modul implementuje 2 porty na vstupe a jeden port na vÃ½stupe. 
PoslednÃ½m signÃ¡lom na entite je pwm_out. To je riadiaci signÃ¡l modulovanÃ½ PWM, ktorÃ½ smerujete na pin FPGA.


umoÅ¾nuje urÄiÅ¥ 2 konÅ¡tanty v Äase. VÄaka tomu mÃ´Å¾eme prispÃ´sobiÅ¥ modul. PrvÃ© dva signÃ¡ly sÃº clk a duty.
PrvÃ½ z nich, s nÃ¡zvom pwm_bits, urÄuje dÄºÅ¾ku counteru. TÃ¡to konÅ¡tanta nastavuje dÄºÅ¾ku bitov. UmoÅ¾nuje nÃ¡m to nastaviÅ¥ rozsah frekvencie PWM, ktorÃ½ bude dobre fungpvaÅ¥.

DruhÃ¡ generic konÅ¡tanta mÃ¡ nÃ¡zov clk_cnt_len. UrÄuje dÄºÅ¾ku druhÃ©ho counteru, ktorÃ½ ÃºÄinne zniÅ¾uje frekvenciu PWM. Funguje ako clock divider.

TretÃ­ vstup je duty cycle. DÄºÅ¾ka signÃ¡lu duty_cycle sa riadi generic konÅ¡tantou pwm_bits. 
KonÅ¡tanta pwm_bits riadi, napÃ¡janie analÃ³govÃ©ho zariadenia.
PoslednÃ½m signÃ¡lom na entite je pwm_out. To je riadiaci signÃ¡l modulovanÃ½ PWM, ktorÃ½ smerujete na pin FPGA.


Modul PWM internal signÃ¡lov

Modul PWM obsahuje iba dva internÃ© signÃ¡ly. PrvÃ½m je counter PWM, ktorÃ½ je totoÅ¾nÃ½ so vstupom duty cycle. 
Rovnako ako v druhom prÃ­pade, konÅ¡tanta pwm_bits urÄuje aj dÄºÅ¾ku tohto signÃ¡lu.


PWM clock cycle counter process

Ak modul nie je v resete, logika bude poÄÃ­taÅ¥ clock cycles nepretrÅ¾ite a pri maximÃ¡lnej hodnote sa vrÃ¡ti na nulu.


VÃ½stup PWM

Proces, ktorÃ½ nastavuje vÃ½stupnÃ½ signÃ¡l PWM, riadi aj counter PWM. Inkrementuje ÄÃ­taÄ PWM, keÄ je hodnota ÄÃ­taÄa hodinovÃ½ch cyklov 0. 
Takto funguje mechanizmus obmedzovania frekvencie PWM.


TOP module description and simulations



Video
Write your text here


References
Write your text here.
