# HW2

2주차 : ROM의 구조와 동작 원리

조 명 : 뚝딱뚝딱

2017117876

김승현

비휘발성 기억소자 ROM은 메모리 셀의 트랜지스터가 비트라인에 연결되는 형태에 따라 OR형, NOR형, NAND형으로 구분된다.

OR형 ROM 의 메모리셀은 하나의 NMOS 트랜지스터로 구성되어 1비트의 정보를 저장한다. 메모리 셀 트랜지스터의 드레인을 *V*DD 에 연결하고, 소스가 비트라인에 연결되면 1이 저장된다. 이때 게이트는 워드라인에 연결되어 있다. 소스가 비트라인에 연결되지 않으면 0이 저장된다. 이 때 NMOS 트랜지스터가 없는 것과 같은 상황이 된다.

실제로 ROM 에 적용할 때, NMOS 트랜지스터는 비트라인에 병렬로 연결되어 있으며 비트라인과 접지사이에 NMOS 풀다운소자가 연결된 구조이다. 워드라인은 기본값 0을 가지며, 1이 인가되면 워드라인이 활성화 된다.

NOR형 ROM 의 메모리 셀은 소스는 접지에 연결하고 드레인이 비트라인에 연결되면 0이 저장된다. 게이트에 워드라인이 연결되어 있으므로 드레인을 비트라인에서 개방시키면 1이 저장되며 이 때 NMOS 트랜지스터가 없는 것과 같은 상황이 된다. NMOS 트랜지스터는 비트라인에 병렬로 연결되어 있으며 비트라인과 전원 *V*DD 사이에 PMOS 풀업 소자가 연결된 구조이다.

OR 형에서는 0이 저장되면 트랜지스터가 없고 1이 저장되면 트랜지스터가 있다고 판단하는 반면

NOR 형에서는 0이 저장되면 트랜지스터가 있고 1이 저장되면 트랜지스터가 없다고 판단하는 것이다.

OR형이나 NOR형이나 워드라인에 1이 들어가야 게이트가 활성화 되어 그 워드라인이 활성화 된다.

NOR형 ROM은 프리차지 방식으로도 구현할 수 있다. PMOS 풀업소자에 게이트가 0 이면 트랜지스터가 turn on 되어 비트라인을 모두 1로 바꿔서 예비 충전을 시키고, 게이트가 1이면 turn off 되어 비트라인을 *V*DD 와 분리하여 예비 충전된 상태를 유지한다. 이 때 워드라인에 주소가 인가되면 메모리 셀의 NMOS 트랜지스터가 선택적 도통으로 예비충전된 비트라인이 접지로 방전되면서 해당 비트라인에 0을 읽히게 한다. 특정 비트라인에 연결된 모든 트랜지스터가 개방 상태이면 해방 비트라인은 예비충전 상태를 유지하면서 1을 읽히게 한다.

즉 PMOS에서 게이트가 0이면 비트라인 예비충전, 1이면 저장된 정보를 읽게 하는 것이다.

OR형과 NOR형 ROM은 모든 메모리 셀이 비트라인과 전원 혹은 GND와 연결되어있는 구조이므로 단위 셀 크기가 크다는 단점을 가진다. 최근에는 소자 간 격리기술이 개선되면서 단위 셀 크기가 NAND형보다 NOR형이 더 작아져, 고집적 ROM 제품에 NOR형 구조가 널리 사용되고 있다. OR형과 NOR형 ROM은 셀 트랜지스터가 비트라인에 병렬연결 되므로 저항이 작아 고속 동작에 유리하다.

메모리 셀의 크기를 작게 만들기 위해서는 NAND형 구조가 사용된다. 메모리 셀 트랜지스터들이 비트라인에 직렬로 연결되어 있고, PMOS 풀업 소자가 *V*DD 에 연결된 구조를 갖는다. NAND형 ROM은 NOR형과 반대로 동작하므로 트랜지스터가 있으면 1, 없으면 0을 저장한다. 워드라인은 기본값 1을 가지며 0이 인가되면 워드라인이 활성화 된다. OR, NOR형과 반대로 게이트가 0 일 때 해당 워드라인을 사용하게 되는 것이다.

비트라인에 직렬로 연결되었기 때문에, 비트라인과 전원 혹은 GND로 연결할 필요성이 없어져서 셀의 크기가 작아졌다. 반면에 직렬 연결이 되어있어서 저항이 크기 때문에 OR형이나 NOR형에 비해 동작속도가 느리다.

ROM의 종류에 따라서 특성과 동작 원리가 차이가 있다.

크게 5가지로 MASK ROM, PROM, EPROM, UV-EPROM, EEPROM 으로 분류할 수 있다.

① Mask ROM은 메모리 칩 제조공정에서 이미 정보를 미리 기억시켜 놓은 메모리로 다시 그 내용을 변경할 수 없다. ROM을 제조할 때 Mask 패턴을 만들어 반도체 웨이퍼 위에 포토 리소그래피 기술을 통하여 주조되는 실리콘 칩 이다. 제조 방식에서 정확히 동일한 데이터의 롬을 수천개 이상 만들 수 있어서 경제적이지만, 사용자가 1개의 비트라도 바꾸고 싶으면 마스크를 다시 제작해야 하는 단점이 있다.

② PROM은 1회에 한해서 새로운 내용을 기록할 수 있는 ROM이며 사용자가 ROM 라이터를 이용해서 내용을 기록할 수 있지만 한번 들어간 내용은 바꾸거나 지울 수 없다. 그 이유는 PROM의 생산시 모든 메모리 비트가 퓨즈로 연결되어 1로 읽히도록 만들어져 있는데, 이 ROM에 데이터를 기록하면 퓨즈가 끊어져서 0으로 읽히게 된다. 기록 과정이 높은 전압(12~21V)를 이용해 물리적으로 퓨즈를 끊으므로 수정할 수 없다.

③ EPROM은 필요할 때 수시로 기억된 내용을 지우고 다른 내용을 기록할 수 있는 ROM으로 방법에 따라 UV-EPROM, EEPROM으로 구분이 된다. 주로 EPROM 이라고 부르면 UV-EPROM을 칭하는 것이다.

④ UV-EPROM은 부유 게이트(floating gate) 트랜지스터에 고전압으로 전자를 주입하여 기록하며, 부유 게이트는 절연되어 있어서 전원을 꺼도 전자는 보존되어 ROM으로 사용할 수 있게된다. 여기에 234nm의 강한 자외선을 쬐게 되면 전자는 게이트의 절연막을 통과해 기록이 지워지게 된다. UV-EPROM에는 석영유리창이 있어 다른 ROM들과는 확연히 구분히 된다. 기록횟수는 고전압이 실리콘에 영향을 줘서 20회 전후이다.

⑤ EEPROM은 칩의 한 핀에 전기적 신호를 가해줌으로써 내부 데이터가 지워지게 되어 있는 EPROM이다. 하나의 롬 라이터를 이용해 쓰고 지울 수 있다. 그러나 EEPROM은 전기를 노출시킴으로써 한 번에 1Byte 씩만 지울 수 있어서 플래시 메모리와 비교하면 매우 느리며 약 105 번의 기록 횟수 제한이 있다.

EEPROM의 저장 트랜지스터는 MNOS(Metal-Nitride-Oxide-Silicon) 구조, TP(Textured-Polysilicon) 구조, FLOTOX(Floating Gate Tunneling Oxide) 구조 등으로 구현되며 FLOTOX 구조가 가장 널리 사용된다.

저장 트랜지스터 *MS* 는 부유 게이트와 제어 게이트의 이중 게이트 구조를 가진다. 드레인 위에 터널링 산화막은 약 10nm 정도의 얇은 두께로 형성되고, 채널영역과 폴리실리콘 사이 산화막은 약 20~30nm의 두께로 형성된다.

저장 트랜지스터의 제어 게이트에는 제어라인 신호가 연결되어 프로그램 소거, 읽기 동작을 위해 15V, 0V, 5V 의 신호가 인가된다. 액세스 트랜지스터의 게이트에는 워드라인 신호가 연결되어 메모리 셀의 선택에 사용되고, 드레인에는 비트라인이 연결되어 저장된 값의 읽기에 사용이 된다.

FLOTOX EEPROM은 프로그램과 소거가 F-N 터널링 현상에 의해 이루어지므로, CHE 주입에 의해 프로그램 도작이 이루어지는 UV-EPROM에 비해 큰 드레인 전류가 필요하지 않다.