<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="north"/>
      <a name="incoming" val="4"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="1"/>
      <a name="bit3" val="1"/>
    </tool>
    <tool name="Clock">
      <a name="labelloc" val="north"/>
      <a name="labelfont" val="SansSerif bold 14"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(370,140)" to="(370,200)"/>
    <wire from="(480,130)" to="(560,130)"/>
    <wire from="(540,140)" to="(560,140)"/>
    <wire from="(370,140)" to="(450,140)"/>
    <wire from="(280,200)" to="(370,200)"/>
    <wire from="(280,300)" to="(540,300)"/>
    <wire from="(610,130)" to="(610,140)"/>
    <wire from="(610,140)" to="(640,140)"/>
    <wire from="(730,130)" to="(740,130)"/>
    <wire from="(410,120)" to="(410,130)"/>
    <wire from="(280,120)" to="(410,120)"/>
    <wire from="(410,130)" to="(450,130)"/>
    <wire from="(670,130)" to="(700,130)"/>
    <wire from="(590,130)" to="(610,130)"/>
    <wire from="(610,130)" to="(640,130)"/>
    <wire from="(540,140)" to="(540,300)"/>
    <comp loc="(480,130)" name="test03b"/>
    <comp loc="(670,130)" name="test03a"/>
    <comp lib="0" loc="(280,300)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(280,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(280,120)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(740,130)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp loc="(590,130)" name="test03a"/>
    <comp lib="1" loc="(730,130)" name="NOT Gate"/>
  </circuit>
  <circuit name="test03a">
    <a name="circuit" val="test03a"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(480,160)" to="(530,160)"/>
    <wire from="(220,330)" to="(300,330)"/>
    <wire from="(300,180)" to="(300,330)"/>
    <wire from="(300,160)" to="(300,170)"/>
    <wire from="(220,160)" to="(300,160)"/>
    <wire from="(300,170)" to="(360,170)"/>
    <wire from="(480,160)" to="(480,190)"/>
    <wire from="(300,180)" to="(360,180)"/>
    <wire from="(410,190)" to="(480,190)"/>
    <comp lib="1" loc="(410,190)" name="OR Gate"/>
    <comp lib="0" loc="(530,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(220,330)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(220,160)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
  <circuit name="test03b">
    <a name="circuit" val="test03b"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(260,180)" to="(340,180)"/>
    <wire from="(210,150)" to="(270,150)"/>
    <wire from="(390,170)" to="(490,170)"/>
    <wire from="(300,150)" to="(340,150)"/>
    <wire from="(520,170)" to="(640,170)"/>
    <wire from="(210,200)" to="(260,200)"/>
    <wire from="(260,180)" to="(260,200)"/>
    <comp lib="1" loc="(300,150)" name="NOT Gate"/>
    <comp lib="0" loc="(210,200)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(640,170)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(390,170)" name="AND Gate"/>
    <comp lib="0" loc="(210,150)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp loc="(520,170)" name="test03b1"/>
  </circuit>
  <circuit name="test03b1">
    <a name="circuit" val="test03b1"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(600,320)" to="(630,320)"/>
    <wire from="(460,320)" to="(570,320)"/>
    <comp lib="0" loc="(630,320)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(600,320)" name="NOT Gate"/>
    <comp lib="0" loc="(460,320)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
