module Scratchpad (
	clock,
	reset,
	auto_id_out_a_ready,
	auto_id_out_a_valid,
	auto_id_out_a_bits_opcode,
	auto_id_out_a_bits_param,
	auto_id_out_a_bits_size,
	auto_id_out_a_bits_source,
	auto_id_out_a_bits_address,
	auto_id_out_a_bits_mask,
	auto_id_out_a_bits_data,
	auto_id_out_a_bits_corrupt,
	auto_id_out_d_ready,
	auto_id_out_d_valid,
	auto_id_out_d_bits_opcode,
	auto_id_out_d_bits_param,
	auto_id_out_d_bits_size,
	auto_id_out_d_bits_source,
	auto_id_out_d_bits_sink,
	auto_id_out_d_bits_denied,
	auto_id_out_d_bits_data,
	auto_id_out_d_bits_corrupt,
	io_dma_read_req_ready,
	io_dma_read_req_valid,
	io_dma_read_req_bits_vaddr,
	io_dma_read_req_bits_laddr_is_acc_addr,
	io_dma_read_req_bits_laddr_accumulate,
	io_dma_read_req_bits_laddr_read_full_acc_row,
	io_dma_read_req_bits_laddr_norm_cmd,
	io_dma_read_req_bits_laddr_garbage,
	io_dma_read_req_bits_laddr_garbage_bit,
	io_dma_read_req_bits_laddr_data,
	io_dma_read_req_bits_cols,
	io_dma_read_req_bits_repeats,
	io_dma_read_req_bits_scale,
	io_dma_read_req_bits_has_acc_bitwidth,
	io_dma_read_req_bits_all_zeros,
	io_dma_read_req_bits_block_stride,
	io_dma_read_req_bits_pixel_repeats,
	io_dma_read_req_bits_cmd_id,
	io_dma_read_req_bits_status_debug,
	io_dma_read_req_bits_status_cease,
	io_dma_read_req_bits_status_wfi,
	io_dma_read_req_bits_status_isa,
	io_dma_read_req_bits_status_dprv,
	io_dma_read_req_bits_status_dv,
	io_dma_read_req_bits_status_prv,
	io_dma_read_req_bits_status_v,
	io_dma_read_req_bits_status_sd,
	io_dma_read_req_bits_status_zero2,
	io_dma_read_req_bits_status_mpv,
	io_dma_read_req_bits_status_gva,
	io_dma_read_req_bits_status_mbe,
	io_dma_read_req_bits_status_sbe,
	io_dma_read_req_bits_status_sxl,
	io_dma_read_req_bits_status_uxl,
	io_dma_read_req_bits_status_sd_rv32,
	io_dma_read_req_bits_status_zero1,
	io_dma_read_req_bits_status_tsr,
	io_dma_read_req_bits_status_tw,
	io_dma_read_req_bits_status_tvm,
	io_dma_read_req_bits_status_mxr,
	io_dma_read_req_bits_status_sum,
	io_dma_read_req_bits_status_mprv,
	io_dma_read_req_bits_status_xs,
	io_dma_read_req_bits_status_fs,
	io_dma_read_req_bits_status_mpp,
	io_dma_read_req_bits_status_vs,
	io_dma_read_req_bits_status_spp,
	io_dma_read_req_bits_status_mpie,
	io_dma_read_req_bits_status_ube,
	io_dma_read_req_bits_status_spie,
	io_dma_read_req_bits_status_upie,
	io_dma_read_req_bits_status_mie,
	io_dma_read_req_bits_status_hie,
	io_dma_read_req_bits_status_sie,
	io_dma_read_req_bits_status_uie,
	io_dma_read_resp_valid,
	io_dma_read_resp_bits_bytesRead,
	io_dma_read_resp_bits_cmd_id,
	io_dma_write_req_ready,
	io_dma_write_req_valid,
	io_dma_write_req_bits_vaddr,
	io_dma_write_req_bits_laddr_is_acc_addr,
	io_dma_write_req_bits_laddr_accumulate,
	io_dma_write_req_bits_laddr_read_full_acc_row,
	io_dma_write_req_bits_laddr_garbage,
	io_dma_write_req_bits_laddr_garbage_bit,
	io_dma_write_req_bits_laddr_data,
	io_dma_write_req_bits_dest,
	io_dma_write_req_bits_acc_act,
	io_dma_write_req_bits_acc_scale,
	io_dma_write_req_bits_len,
	io_dma_write_req_bits_block,
	io_dma_write_req_bits_cmd_id,
	io_dma_write_req_bits_status_debug,
	io_dma_write_req_bits_status_cease,
	io_dma_write_req_bits_status_wfi,
	io_dma_write_req_bits_status_isa,
	io_dma_write_req_bits_status_dprv,
	io_dma_write_req_bits_status_dv,
	io_dma_write_req_bits_status_prv,
	io_dma_write_req_bits_status_v,
	io_dma_write_req_bits_status_sd,
	io_dma_write_req_bits_status_zero2,
	io_dma_write_req_bits_status_mpv,
	io_dma_write_req_bits_status_gva,
	io_dma_write_req_bits_status_mbe,
	io_dma_write_req_bits_status_sbe,
	io_dma_write_req_bits_status_sxl,
	io_dma_write_req_bits_status_uxl,
	io_dma_write_req_bits_status_sd_rv32,
	io_dma_write_req_bits_status_zero1,
	io_dma_write_req_bits_status_tsr,
	io_dma_write_req_bits_status_tw,
	io_dma_write_req_bits_status_tvm,
	io_dma_write_req_bits_status_mxr,
	io_dma_write_req_bits_status_sum,
	io_dma_write_req_bits_status_mprv,
	io_dma_write_req_bits_status_xs,
	io_dma_write_req_bits_status_fs,
	io_dma_write_req_bits_status_mpp,
	io_dma_write_req_bits_status_vs,
	io_dma_write_req_bits_status_spp,
	io_dma_write_req_bits_status_mpie,
	io_dma_write_req_bits_status_ube,
	io_dma_write_req_bits_status_spie,
	io_dma_write_req_bits_status_upie,
	io_dma_write_req_bits_status_mie,
	io_dma_write_req_bits_status_hie,
	io_dma_write_req_bits_status_sie,
	io_dma_write_req_bits_status_uie,
	io_dma_write_req_bits_pool_en,
	io_dma_write_req_bits_store_en,
	io_dma_write_resp_valid,
	io_dma_write_resp_bits_cmd_id,
	io_srams_read_0_req_ready,
	io_srams_read_0_req_valid,
	io_srams_read_0_req_bits_addr,
	io_srams_read_0_resp_ready,
	io_srams_read_0_resp_valid,
	io_srams_read_0_resp_bits_data,
	io_srams_read_0_resp_bits_fromDMA,
	io_srams_read_1_req_ready,
	io_srams_read_1_req_valid,
	io_srams_read_1_req_bits_addr,
	io_srams_read_1_resp_ready,
	io_srams_read_1_resp_valid,
	io_srams_read_1_resp_bits_data,
	io_srams_read_1_resp_bits_fromDMA,
	io_srams_read_2_req_ready,
	io_srams_read_2_req_valid,
	io_srams_read_2_req_bits_addr,
	io_srams_read_2_resp_ready,
	io_srams_read_2_resp_valid,
	io_srams_read_2_resp_bits_data,
	io_srams_read_2_resp_bits_fromDMA,
	io_srams_read_3_req_ready,
	io_srams_read_3_req_valid,
	io_srams_read_3_req_bits_addr,
	io_srams_read_3_resp_ready,
	io_srams_read_3_resp_valid,
	io_srams_read_3_resp_bits_data,
	io_srams_read_3_resp_bits_fromDMA,
	io_srams_write_0_valid,
	io_srams_write_0_addr,
	io_srams_write_0_mask_0,
	io_srams_write_0_mask_1,
	io_srams_write_0_mask_2,
	io_srams_write_0_mask_3,
	io_srams_write_0_mask_4,
	io_srams_write_0_mask_5,
	io_srams_write_0_mask_6,
	io_srams_write_0_mask_7,
	io_srams_write_0_mask_8,
	io_srams_write_0_mask_9,
	io_srams_write_0_mask_10,
	io_srams_write_0_mask_11,
	io_srams_write_0_mask_12,
	io_srams_write_0_mask_13,
	io_srams_write_0_mask_14,
	io_srams_write_0_mask_15,
	io_srams_write_0_data,
	io_srams_write_1_valid,
	io_srams_write_1_addr,
	io_srams_write_1_mask_0,
	io_srams_write_1_mask_1,
	io_srams_write_1_mask_2,
	io_srams_write_1_mask_3,
	io_srams_write_1_mask_4,
	io_srams_write_1_mask_5,
	io_srams_write_1_mask_6,
	io_srams_write_1_mask_7,
	io_srams_write_1_mask_8,
	io_srams_write_1_mask_9,
	io_srams_write_1_mask_10,
	io_srams_write_1_mask_11,
	io_srams_write_1_mask_12,
	io_srams_write_1_mask_13,
	io_srams_write_1_mask_14,
	io_srams_write_1_mask_15,
	io_srams_write_1_data,
	io_srams_write_2_valid,
	io_srams_write_2_addr,
	io_srams_write_2_mask_0,
	io_srams_write_2_mask_1,
	io_srams_write_2_mask_2,
	io_srams_write_2_mask_3,
	io_srams_write_2_mask_4,
	io_srams_write_2_mask_5,
	io_srams_write_2_mask_6,
	io_srams_write_2_mask_7,
	io_srams_write_2_mask_8,
	io_srams_write_2_mask_9,
	io_srams_write_2_mask_10,
	io_srams_write_2_mask_11,
	io_srams_write_2_mask_12,
	io_srams_write_2_mask_13,
	io_srams_write_2_mask_14,
	io_srams_write_2_mask_15,
	io_srams_write_2_data,
	io_srams_write_3_valid,
	io_srams_write_3_addr,
	io_srams_write_3_mask_0,
	io_srams_write_3_mask_1,
	io_srams_write_3_mask_2,
	io_srams_write_3_mask_3,
	io_srams_write_3_mask_4,
	io_srams_write_3_mask_5,
	io_srams_write_3_mask_6,
	io_srams_write_3_mask_7,
	io_srams_write_3_mask_8,
	io_srams_write_3_mask_9,
	io_srams_write_3_mask_10,
	io_srams_write_3_mask_11,
	io_srams_write_3_mask_12,
	io_srams_write_3_mask_13,
	io_srams_write_3_mask_14,
	io_srams_write_3_mask_15,
	io_srams_write_3_data,
	io_acc_read_req_0_ready,
	io_acc_read_req_0_valid,
	io_acc_read_req_0_bits_scale_bits,
	io_acc_read_req_0_bits_addr,
	io_acc_read_req_0_bits_act,
	io_acc_read_req_1_ready,
	io_acc_read_req_1_valid,
	io_acc_read_req_1_bits_scale_bits,
	io_acc_read_req_1_bits_addr,
	io_acc_read_req_1_bits_act,
	io_acc_read_resp_0_ready,
	io_acc_read_resp_0_valid,
	io_acc_read_resp_0_bits_data_0_0,
	io_acc_read_resp_0_bits_data_1_0,
	io_acc_read_resp_0_bits_data_2_0,
	io_acc_read_resp_0_bits_data_3_0,
	io_acc_read_resp_0_bits_data_4_0,
	io_acc_read_resp_0_bits_data_5_0,
	io_acc_read_resp_0_bits_data_6_0,
	io_acc_read_resp_0_bits_data_7_0,
	io_acc_read_resp_0_bits_data_8_0,
	io_acc_read_resp_0_bits_data_9_0,
	io_acc_read_resp_0_bits_data_10_0,
	io_acc_read_resp_0_bits_data_11_0,
	io_acc_read_resp_0_bits_data_12_0,
	io_acc_read_resp_0_bits_data_13_0,
	io_acc_read_resp_0_bits_data_14_0,
	io_acc_read_resp_0_bits_data_15_0,
	io_acc_read_resp_0_bits_fromDMA,
	io_acc_read_resp_1_ready,
	io_acc_read_resp_1_valid,
	io_acc_read_resp_1_bits_data_0_0,
	io_acc_read_resp_1_bits_data_1_0,
	io_acc_read_resp_1_bits_data_2_0,
	io_acc_read_resp_1_bits_data_3_0,
	io_acc_read_resp_1_bits_data_4_0,
	io_acc_read_resp_1_bits_data_5_0,
	io_acc_read_resp_1_bits_data_6_0,
	io_acc_read_resp_1_bits_data_7_0,
	io_acc_read_resp_1_bits_data_8_0,
	io_acc_read_resp_1_bits_data_9_0,
	io_acc_read_resp_1_bits_data_10_0,
	io_acc_read_resp_1_bits_data_11_0,
	io_acc_read_resp_1_bits_data_12_0,
	io_acc_read_resp_1_bits_data_13_0,
	io_acc_read_resp_1_bits_data_14_0,
	io_acc_read_resp_1_bits_data_15_0,
	io_acc_read_resp_1_bits_fromDMA,
	io_acc_write_0_valid,
	io_acc_write_0_bits_addr,
	io_acc_write_0_bits_data_0_0,
	io_acc_write_0_bits_data_1_0,
	io_acc_write_0_bits_data_2_0,
	io_acc_write_0_bits_data_3_0,
	io_acc_write_0_bits_data_4_0,
	io_acc_write_0_bits_data_5_0,
	io_acc_write_0_bits_data_6_0,
	io_acc_write_0_bits_data_7_0,
	io_acc_write_0_bits_data_8_0,
	io_acc_write_0_bits_data_9_0,
	io_acc_write_0_bits_data_10_0,
	io_acc_write_0_bits_data_11_0,
	io_acc_write_0_bits_data_12_0,
	io_acc_write_0_bits_data_13_0,
	io_acc_write_0_bits_data_14_0,
	io_acc_write_0_bits_data_15_0,
	io_acc_write_0_bits_acc,
	io_acc_write_0_bits_mask_0,
	io_acc_write_0_bits_mask_1,
	io_acc_write_0_bits_mask_2,
	io_acc_write_0_bits_mask_3,
	io_acc_write_0_bits_mask_4,
	io_acc_write_0_bits_mask_5,
	io_acc_write_0_bits_mask_6,
	io_acc_write_0_bits_mask_7,
	io_acc_write_0_bits_mask_8,
	io_acc_write_0_bits_mask_9,
	io_acc_write_0_bits_mask_10,
	io_acc_write_0_bits_mask_11,
	io_acc_write_0_bits_mask_12,
	io_acc_write_0_bits_mask_13,
	io_acc_write_0_bits_mask_14,
	io_acc_write_0_bits_mask_15,
	io_acc_write_0_bits_mask_16,
	io_acc_write_0_bits_mask_17,
	io_acc_write_0_bits_mask_18,
	io_acc_write_0_bits_mask_19,
	io_acc_write_0_bits_mask_20,
	io_acc_write_0_bits_mask_21,
	io_acc_write_0_bits_mask_22,
	io_acc_write_0_bits_mask_23,
	io_acc_write_0_bits_mask_24,
	io_acc_write_0_bits_mask_25,
	io_acc_write_0_bits_mask_26,
	io_acc_write_0_bits_mask_27,
	io_acc_write_0_bits_mask_28,
	io_acc_write_0_bits_mask_29,
	io_acc_write_0_bits_mask_30,
	io_acc_write_0_bits_mask_31,
	io_acc_write_0_bits_mask_32,
	io_acc_write_0_bits_mask_33,
	io_acc_write_0_bits_mask_34,
	io_acc_write_0_bits_mask_35,
	io_acc_write_0_bits_mask_36,
	io_acc_write_0_bits_mask_37,
	io_acc_write_0_bits_mask_38,
	io_acc_write_0_bits_mask_39,
	io_acc_write_0_bits_mask_40,
	io_acc_write_0_bits_mask_41,
	io_acc_write_0_bits_mask_42,
	io_acc_write_0_bits_mask_43,
	io_acc_write_0_bits_mask_44,
	io_acc_write_0_bits_mask_45,
	io_acc_write_0_bits_mask_46,
	io_acc_write_0_bits_mask_47,
	io_acc_write_0_bits_mask_48,
	io_acc_write_0_bits_mask_49,
	io_acc_write_0_bits_mask_50,
	io_acc_write_0_bits_mask_51,
	io_acc_write_0_bits_mask_52,
	io_acc_write_0_bits_mask_53,
	io_acc_write_0_bits_mask_54,
	io_acc_write_0_bits_mask_55,
	io_acc_write_0_bits_mask_56,
	io_acc_write_0_bits_mask_57,
	io_acc_write_0_bits_mask_58,
	io_acc_write_0_bits_mask_59,
	io_acc_write_0_bits_mask_60,
	io_acc_write_0_bits_mask_61,
	io_acc_write_0_bits_mask_62,
	io_acc_write_0_bits_mask_63,
	io_acc_write_1_valid,
	io_acc_write_1_bits_addr,
	io_acc_write_1_bits_data_0_0,
	io_acc_write_1_bits_data_1_0,
	io_acc_write_1_bits_data_2_0,
	io_acc_write_1_bits_data_3_0,
	io_acc_write_1_bits_data_4_0,
	io_acc_write_1_bits_data_5_0,
	io_acc_write_1_bits_data_6_0,
	io_acc_write_1_bits_data_7_0,
	io_acc_write_1_bits_data_8_0,
	io_acc_write_1_bits_data_9_0,
	io_acc_write_1_bits_data_10_0,
	io_acc_write_1_bits_data_11_0,
	io_acc_write_1_bits_data_12_0,
	io_acc_write_1_bits_data_13_0,
	io_acc_write_1_bits_data_14_0,
	io_acc_write_1_bits_data_15_0,
	io_acc_write_1_bits_acc,
	io_acc_write_1_bits_mask_0,
	io_acc_write_1_bits_mask_1,
	io_acc_write_1_bits_mask_2,
	io_acc_write_1_bits_mask_3,
	io_acc_write_1_bits_mask_4,
	io_acc_write_1_bits_mask_5,
	io_acc_write_1_bits_mask_6,
	io_acc_write_1_bits_mask_7,
	io_acc_write_1_bits_mask_8,
	io_acc_write_1_bits_mask_9,
	io_acc_write_1_bits_mask_10,
	io_acc_write_1_bits_mask_11,
	io_acc_write_1_bits_mask_12,
	io_acc_write_1_bits_mask_13,
	io_acc_write_1_bits_mask_14,
	io_acc_write_1_bits_mask_15,
	io_acc_write_1_bits_mask_16,
	io_acc_write_1_bits_mask_17,
	io_acc_write_1_bits_mask_18,
	io_acc_write_1_bits_mask_19,
	io_acc_write_1_bits_mask_20,
	io_acc_write_1_bits_mask_21,
	io_acc_write_1_bits_mask_22,
	io_acc_write_1_bits_mask_23,
	io_acc_write_1_bits_mask_24,
	io_acc_write_1_bits_mask_25,
	io_acc_write_1_bits_mask_26,
	io_acc_write_1_bits_mask_27,
	io_acc_write_1_bits_mask_28,
	io_acc_write_1_bits_mask_29,
	io_acc_write_1_bits_mask_30,
	io_acc_write_1_bits_mask_31,
	io_acc_write_1_bits_mask_32,
	io_acc_write_1_bits_mask_33,
	io_acc_write_1_bits_mask_34,
	io_acc_write_1_bits_mask_35,
	io_acc_write_1_bits_mask_36,
	io_acc_write_1_bits_mask_37,
	io_acc_write_1_bits_mask_38,
	io_acc_write_1_bits_mask_39,
	io_acc_write_1_bits_mask_40,
	io_acc_write_1_bits_mask_41,
	io_acc_write_1_bits_mask_42,
	io_acc_write_1_bits_mask_43,
	io_acc_write_1_bits_mask_44,
	io_acc_write_1_bits_mask_45,
	io_acc_write_1_bits_mask_46,
	io_acc_write_1_bits_mask_47,
	io_acc_write_1_bits_mask_48,
	io_acc_write_1_bits_mask_49,
	io_acc_write_1_bits_mask_50,
	io_acc_write_1_bits_mask_51,
	io_acc_write_1_bits_mask_52,
	io_acc_write_1_bits_mask_53,
	io_acc_write_1_bits_mask_54,
	io_acc_write_1_bits_mask_55,
	io_acc_write_1_bits_mask_56,
	io_acc_write_1_bits_mask_57,
	io_acc_write_1_bits_mask_58,
	io_acc_write_1_bits_mask_59,
	io_acc_write_1_bits_mask_60,
	io_acc_write_1_bits_mask_61,
	io_acc_write_1_bits_mask_62,
	io_acc_write_1_bits_mask_63,
	io_tlb_0_req_valid,
	io_tlb_0_req_bits_tlb_req_vaddr,
	io_tlb_0_req_bits_tlb_req_passthrough,
	io_tlb_0_req_bits_status_debug,
	io_tlb_0_req_bits_status_mxr,
	io_tlb_0_resp_miss,
	io_tlb_0_resp_paddr,
	io_tlb_1_req_valid,
	io_tlb_1_req_bits_tlb_req_vaddr,
	io_tlb_1_req_bits_status_debug,
	io_tlb_1_req_bits_status_mxr,
	io_tlb_1_resp_miss,
	io_tlb_1_resp_paddr,
	io_busy,
	io_counter_event_signal_18,
	io_counter_event_signal_19,
	io_counter_event_signal_20,
	io_counter_event_signal_21,
	io_counter_event_signal_22,
	io_counter_event_signal_23,
	io_counter_external_values_4,
	io_counter_external_values_5,
	io_counter_external_values_6,
	io_counter_external_values_7,
	io_counter_external_reset
);
	input clock;
	input reset;
	input auto_id_out_a_ready;
	output wire auto_id_out_a_valid;
	output wire [2:0] auto_id_out_a_bits_opcode;
	output wire [2:0] auto_id_out_a_bits_param;
	output wire [2:0] auto_id_out_a_bits_size;
	output wire [4:0] auto_id_out_a_bits_source;
	output wire [31:0] auto_id_out_a_bits_address;
	output wire [15:0] auto_id_out_a_bits_mask;
	output wire [127:0] auto_id_out_a_bits_data;
	output wire auto_id_out_a_bits_corrupt;
	output wire auto_id_out_d_ready;
	input auto_id_out_d_valid;
	input [2:0] auto_id_out_d_bits_opcode;
	input [1:0] auto_id_out_d_bits_param;
	input [2:0] auto_id_out_d_bits_size;
	input [4:0] auto_id_out_d_bits_source;
	input auto_id_out_d_bits_sink;
	input auto_id_out_d_bits_denied;
	input [127:0] auto_id_out_d_bits_data;
	input auto_id_out_d_bits_corrupt;
	output wire io_dma_read_req_ready;
	input io_dma_read_req_valid;
	input [39:0] io_dma_read_req_bits_vaddr;
	input io_dma_read_req_bits_laddr_is_acc_addr;
	input io_dma_read_req_bits_laddr_accumulate;
	input io_dma_read_req_bits_laddr_read_full_acc_row;
	input [2:0] io_dma_read_req_bits_laddr_norm_cmd;
	input [10:0] io_dma_read_req_bits_laddr_garbage;
	input io_dma_read_req_bits_laddr_garbage_bit;
	input [13:0] io_dma_read_req_bits_laddr_data;
	input [15:0] io_dma_read_req_bits_cols;
	input [15:0] io_dma_read_req_bits_repeats;
	input [31:0] io_dma_read_req_bits_scale;
	input io_dma_read_req_bits_has_acc_bitwidth;
	input io_dma_read_req_bits_all_zeros;
	input [15:0] io_dma_read_req_bits_block_stride;
	input [7:0] io_dma_read_req_bits_pixel_repeats;
	input [7:0] io_dma_read_req_bits_cmd_id;
	input io_dma_read_req_bits_status_debug;
	input io_dma_read_req_bits_status_cease;
	input io_dma_read_req_bits_status_wfi;
	input [31:0] io_dma_read_req_bits_status_isa;
	input [1:0] io_dma_read_req_bits_status_dprv;
	input io_dma_read_req_bits_status_dv;
	input [1:0] io_dma_read_req_bits_status_prv;
	input io_dma_read_req_bits_status_v;
	input io_dma_read_req_bits_status_sd;
	input [22:0] io_dma_read_req_bits_status_zero2;
	input io_dma_read_req_bits_status_mpv;
	input io_dma_read_req_bits_status_gva;
	input io_dma_read_req_bits_status_mbe;
	input io_dma_read_req_bits_status_sbe;
	input [1:0] io_dma_read_req_bits_status_sxl;
	input [1:0] io_dma_read_req_bits_status_uxl;
	input io_dma_read_req_bits_status_sd_rv32;
	input [7:0] io_dma_read_req_bits_status_zero1;
	input io_dma_read_req_bits_status_tsr;
	input io_dma_read_req_bits_status_tw;
	input io_dma_read_req_bits_status_tvm;
	input io_dma_read_req_bits_status_mxr;
	input io_dma_read_req_bits_status_sum;
	input io_dma_read_req_bits_status_mprv;
	input [1:0] io_dma_read_req_bits_status_xs;
	input [1:0] io_dma_read_req_bits_status_fs;
	input [1:0] io_dma_read_req_bits_status_mpp;
	input [1:0] io_dma_read_req_bits_status_vs;
	input io_dma_read_req_bits_status_spp;
	input io_dma_read_req_bits_status_mpie;
	input io_dma_read_req_bits_status_ube;
	input io_dma_read_req_bits_status_spie;
	input io_dma_read_req_bits_status_upie;
	input io_dma_read_req_bits_status_mie;
	input io_dma_read_req_bits_status_hie;
	input io_dma_read_req_bits_status_sie;
	input io_dma_read_req_bits_status_uie;
	output wire io_dma_read_resp_valid;
	output wire [15:0] io_dma_read_resp_bits_bytesRead;
	output wire [7:0] io_dma_read_resp_bits_cmd_id;
	output wire io_dma_write_req_ready;
	input io_dma_write_req_valid;
	input [39:0] io_dma_write_req_bits_vaddr;
	input io_dma_write_req_bits_laddr_is_acc_addr;
	input io_dma_write_req_bits_laddr_accumulate;
	input io_dma_write_req_bits_laddr_read_full_acc_row;
	input [10:0] io_dma_write_req_bits_laddr_garbage;
	input io_dma_write_req_bits_laddr_garbage_bit;
	input [13:0] io_dma_write_req_bits_laddr_data;
	input io_dma_write_req_bits_dest;
	input [2:0] io_dma_write_req_bits_acc_act;
	input [31:0] io_dma_write_req_bits_acc_scale;
	input [15:0] io_dma_write_req_bits_len;
	input [7:0] io_dma_write_req_bits_block;
	input [7:0] io_dma_write_req_bits_cmd_id;
	input io_dma_write_req_bits_status_debug;
	input io_dma_write_req_bits_status_cease;
	input io_dma_write_req_bits_status_wfi;
	input [31:0] io_dma_write_req_bits_status_isa;
	input [1:0] io_dma_write_req_bits_status_dprv;
	input io_dma_write_req_bits_status_dv;
	input [1:0] io_dma_write_req_bits_status_prv;
	input io_dma_write_req_bits_status_v;
	input io_dma_write_req_bits_status_sd;
	input [22:0] io_dma_write_req_bits_status_zero2;
	input io_dma_write_req_bits_status_mpv;
	input io_dma_write_req_bits_status_gva;
	input io_dma_write_req_bits_status_mbe;
	input io_dma_write_req_bits_status_sbe;
	input [1:0] io_dma_write_req_bits_status_sxl;
	input [1:0] io_dma_write_req_bits_status_uxl;
	input io_dma_write_req_bits_status_sd_rv32;
	input [7:0] io_dma_write_req_bits_status_zero1;
	input io_dma_write_req_bits_status_tsr;
	input io_dma_write_req_bits_status_tw;
	input io_dma_write_req_bits_status_tvm;
	input io_dma_write_req_bits_status_mxr;
	input io_dma_write_req_bits_status_sum;
	input io_dma_write_req_bits_status_mprv;
	input [1:0] io_dma_write_req_bits_status_xs;
	input [1:0] io_dma_write_req_bits_status_fs;
	input [1:0] io_dma_write_req_bits_status_mpp;
	input [1:0] io_dma_write_req_bits_status_vs;
	input io_dma_write_req_bits_status_spp;
	input io_dma_write_req_bits_status_mpie;
	input io_dma_write_req_bits_status_ube;
	input io_dma_write_req_bits_status_spie;
	input io_dma_write_req_bits_status_upie;
	input io_dma_write_req_bits_status_mie;
	input io_dma_write_req_bits_status_hie;
	input io_dma_write_req_bits_status_sie;
	input io_dma_write_req_bits_status_uie;
	input io_dma_write_req_bits_pool_en;
	input io_dma_write_req_bits_store_en;
	output wire io_dma_write_resp_valid;
	output wire [7:0] io_dma_write_resp_bits_cmd_id;
	output wire io_srams_read_0_req_ready;
	input io_srams_read_0_req_valid;
	input [11:0] io_srams_read_0_req_bits_addr;
	input io_srams_read_0_resp_ready;
	output wire io_srams_read_0_resp_valid;
	output wire [127:0] io_srams_read_0_resp_bits_data;
	output wire io_srams_read_0_resp_bits_fromDMA;
	output wire io_srams_read_1_req_ready;
	input io_srams_read_1_req_valid;
	input [11:0] io_srams_read_1_req_bits_addr;
	input io_srams_read_1_resp_ready;
	output wire io_srams_read_1_resp_valid;
	output wire [127:0] io_srams_read_1_resp_bits_data;
	output wire io_srams_read_1_resp_bits_fromDMA;
	output wire io_srams_read_2_req_ready;
	input io_srams_read_2_req_valid;
	input [11:0] io_srams_read_2_req_bits_addr;
	input io_srams_read_2_resp_ready;
	output wire io_srams_read_2_resp_valid;
	output wire [127:0] io_srams_read_2_resp_bits_data;
	output wire io_srams_read_2_resp_bits_fromDMA;
	output wire io_srams_read_3_req_ready;
	input io_srams_read_3_req_valid;
	input [11:0] io_srams_read_3_req_bits_addr;
	input io_srams_read_3_resp_ready;
	output wire io_srams_read_3_resp_valid;
	output wire [127:0] io_srams_read_3_resp_bits_data;
	output wire io_srams_read_3_resp_bits_fromDMA;
	input io_srams_write_0_valid;
	input [11:0] io_srams_write_0_addr;
	input io_srams_write_0_mask_0;
	input io_srams_write_0_mask_1;
	input io_srams_write_0_mask_2;
	input io_srams_write_0_mask_3;
	input io_srams_write_0_mask_4;
	input io_srams_write_0_mask_5;
	input io_srams_write_0_mask_6;
	input io_srams_write_0_mask_7;
	input io_srams_write_0_mask_8;
	input io_srams_write_0_mask_9;
	input io_srams_write_0_mask_10;
	input io_srams_write_0_mask_11;
	input io_srams_write_0_mask_12;
	input io_srams_write_0_mask_13;
	input io_srams_write_0_mask_14;
	input io_srams_write_0_mask_15;
	input [127:0] io_srams_write_0_data;
	input io_srams_write_1_valid;
	input [11:0] io_srams_write_1_addr;
	input io_srams_write_1_mask_0;
	input io_srams_write_1_mask_1;
	input io_srams_write_1_mask_2;
	input io_srams_write_1_mask_3;
	input io_srams_write_1_mask_4;
	input io_srams_write_1_mask_5;
	input io_srams_write_1_mask_6;
	input io_srams_write_1_mask_7;
	input io_srams_write_1_mask_8;
	input io_srams_write_1_mask_9;
	input io_srams_write_1_mask_10;
	input io_srams_write_1_mask_11;
	input io_srams_write_1_mask_12;
	input io_srams_write_1_mask_13;
	input io_srams_write_1_mask_14;
	input io_srams_write_1_mask_15;
	input [127:0] io_srams_write_1_data;
	input io_srams_write_2_valid;
	input [11:0] io_srams_write_2_addr;
	input io_srams_write_2_mask_0;
	input io_srams_write_2_mask_1;
	input io_srams_write_2_mask_2;
	input io_srams_write_2_mask_3;
	input io_srams_write_2_mask_4;
	input io_srams_write_2_mask_5;
	input io_srams_write_2_mask_6;
	input io_srams_write_2_mask_7;
	input io_srams_write_2_mask_8;
	input io_srams_write_2_mask_9;
	input io_srams_write_2_mask_10;
	input io_srams_write_2_mask_11;
	input io_srams_write_2_mask_12;
	input io_srams_write_2_mask_13;
	input io_srams_write_2_mask_14;
	input io_srams_write_2_mask_15;
	input [127:0] io_srams_write_2_data;
	input io_srams_write_3_valid;
	input [11:0] io_srams_write_3_addr;
	input io_srams_write_3_mask_0;
	input io_srams_write_3_mask_1;
	input io_srams_write_3_mask_2;
	input io_srams_write_3_mask_3;
	input io_srams_write_3_mask_4;
	input io_srams_write_3_mask_5;
	input io_srams_write_3_mask_6;
	input io_srams_write_3_mask_7;
	input io_srams_write_3_mask_8;
	input io_srams_write_3_mask_9;
	input io_srams_write_3_mask_10;
	input io_srams_write_3_mask_11;
	input io_srams_write_3_mask_12;
	input io_srams_write_3_mask_13;
	input io_srams_write_3_mask_14;
	input io_srams_write_3_mask_15;
	input [127:0] io_srams_write_3_data;
	output wire io_acc_read_req_0_ready;
	input io_acc_read_req_0_valid;
	input [31:0] io_acc_read_req_0_bits_scale_bits;
	input [8:0] io_acc_read_req_0_bits_addr;
	input [2:0] io_acc_read_req_0_bits_act;
	output wire io_acc_read_req_1_ready;
	input io_acc_read_req_1_valid;
	input [31:0] io_acc_read_req_1_bits_scale_bits;
	input [8:0] io_acc_read_req_1_bits_addr;
	input [2:0] io_acc_read_req_1_bits_act;
	input io_acc_read_resp_0_ready;
	output wire io_acc_read_resp_0_valid;
	output wire [31:0] io_acc_read_resp_0_bits_data_0_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_1_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_2_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_3_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_4_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_5_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_6_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_7_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_8_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_9_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_10_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_11_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_12_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_13_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_14_0;
	output wire [31:0] io_acc_read_resp_0_bits_data_15_0;
	output wire io_acc_read_resp_0_bits_fromDMA;
	input io_acc_read_resp_1_ready;
	output wire io_acc_read_resp_1_valid;
	output wire [31:0] io_acc_read_resp_1_bits_data_0_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_1_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_2_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_3_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_4_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_5_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_6_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_7_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_8_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_9_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_10_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_11_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_12_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_13_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_14_0;
	output wire [31:0] io_acc_read_resp_1_bits_data_15_0;
	output wire io_acc_read_resp_1_bits_fromDMA;
	input io_acc_write_0_valid;
	input [8:0] io_acc_write_0_bits_addr;
	input [31:0] io_acc_write_0_bits_data_0_0;
	input [31:0] io_acc_write_0_bits_data_1_0;
	input [31:0] io_acc_write_0_bits_data_2_0;
	input [31:0] io_acc_write_0_bits_data_3_0;
	input [31:0] io_acc_write_0_bits_data_4_0;
	input [31:0] io_acc_write_0_bits_data_5_0;
	input [31:0] io_acc_write_0_bits_data_6_0;
	input [31:0] io_acc_write_0_bits_data_7_0;
	input [31:0] io_acc_write_0_bits_data_8_0;
	input [31:0] io_acc_write_0_bits_data_9_0;
	input [31:0] io_acc_write_0_bits_data_10_0;
	input [31:0] io_acc_write_0_bits_data_11_0;
	input [31:0] io_acc_write_0_bits_data_12_0;
	input [31:0] io_acc_write_0_bits_data_13_0;
	input [31:0] io_acc_write_0_bits_data_14_0;
	input [31:0] io_acc_write_0_bits_data_15_0;
	input io_acc_write_0_bits_acc;
	input io_acc_write_0_bits_mask_0;
	input io_acc_write_0_bits_mask_1;
	input io_acc_write_0_bits_mask_2;
	input io_acc_write_0_bits_mask_3;
	input io_acc_write_0_bits_mask_4;
	input io_acc_write_0_bits_mask_5;
	input io_acc_write_0_bits_mask_6;
	input io_acc_write_0_bits_mask_7;
	input io_acc_write_0_bits_mask_8;
	input io_acc_write_0_bits_mask_9;
	input io_acc_write_0_bits_mask_10;
	input io_acc_write_0_bits_mask_11;
	input io_acc_write_0_bits_mask_12;
	input io_acc_write_0_bits_mask_13;
	input io_acc_write_0_bits_mask_14;
	input io_acc_write_0_bits_mask_15;
	input io_acc_write_0_bits_mask_16;
	input io_acc_write_0_bits_mask_17;
	input io_acc_write_0_bits_mask_18;
	input io_acc_write_0_bits_mask_19;
	input io_acc_write_0_bits_mask_20;
	input io_acc_write_0_bits_mask_21;
	input io_acc_write_0_bits_mask_22;
	input io_acc_write_0_bits_mask_23;
	input io_acc_write_0_bits_mask_24;
	input io_acc_write_0_bits_mask_25;
	input io_acc_write_0_bits_mask_26;
	input io_acc_write_0_bits_mask_27;
	input io_acc_write_0_bits_mask_28;
	input io_acc_write_0_bits_mask_29;
	input io_acc_write_0_bits_mask_30;
	input io_acc_write_0_bits_mask_31;
	input io_acc_write_0_bits_mask_32;
	input io_acc_write_0_bits_mask_33;
	input io_acc_write_0_bits_mask_34;
	input io_acc_write_0_bits_mask_35;
	input io_acc_write_0_bits_mask_36;
	input io_acc_write_0_bits_mask_37;
	input io_acc_write_0_bits_mask_38;
	input io_acc_write_0_bits_mask_39;
	input io_acc_write_0_bits_mask_40;
	input io_acc_write_0_bits_mask_41;
	input io_acc_write_0_bits_mask_42;
	input io_acc_write_0_bits_mask_43;
	input io_acc_write_0_bits_mask_44;
	input io_acc_write_0_bits_mask_45;
	input io_acc_write_0_bits_mask_46;
	input io_acc_write_0_bits_mask_47;
	input io_acc_write_0_bits_mask_48;
	input io_acc_write_0_bits_mask_49;
	input io_acc_write_0_bits_mask_50;
	input io_acc_write_0_bits_mask_51;
	input io_acc_write_0_bits_mask_52;
	input io_acc_write_0_bits_mask_53;
	input io_acc_write_0_bits_mask_54;
	input io_acc_write_0_bits_mask_55;
	input io_acc_write_0_bits_mask_56;
	input io_acc_write_0_bits_mask_57;
	input io_acc_write_0_bits_mask_58;
	input io_acc_write_0_bits_mask_59;
	input io_acc_write_0_bits_mask_60;
	input io_acc_write_0_bits_mask_61;
	input io_acc_write_0_bits_mask_62;
	input io_acc_write_0_bits_mask_63;
	input io_acc_write_1_valid;
	input [8:0] io_acc_write_1_bits_addr;
	input [31:0] io_acc_write_1_bits_data_0_0;
	input [31:0] io_acc_write_1_bits_data_1_0;
	input [31:0] io_acc_write_1_bits_data_2_0;
	input [31:0] io_acc_write_1_bits_data_3_0;
	input [31:0] io_acc_write_1_bits_data_4_0;
	input [31:0] io_acc_write_1_bits_data_5_0;
	input [31:0] io_acc_write_1_bits_data_6_0;
	input [31:0] io_acc_write_1_bits_data_7_0;
	input [31:0] io_acc_write_1_bits_data_8_0;
	input [31:0] io_acc_write_1_bits_data_9_0;
	input [31:0] io_acc_write_1_bits_data_10_0;
	input [31:0] io_acc_write_1_bits_data_11_0;
	input [31:0] io_acc_write_1_bits_data_12_0;
	input [31:0] io_acc_write_1_bits_data_13_0;
	input [31:0] io_acc_write_1_bits_data_14_0;
	input [31:0] io_acc_write_1_bits_data_15_0;
	input io_acc_write_1_bits_acc;
	input io_acc_write_1_bits_mask_0;
	input io_acc_write_1_bits_mask_1;
	input io_acc_write_1_bits_mask_2;
	input io_acc_write_1_bits_mask_3;
	input io_acc_write_1_bits_mask_4;
	input io_acc_write_1_bits_mask_5;
	input io_acc_write_1_bits_mask_6;
	input io_acc_write_1_bits_mask_7;
	input io_acc_write_1_bits_mask_8;
	input io_acc_write_1_bits_mask_9;
	input io_acc_write_1_bits_mask_10;
	input io_acc_write_1_bits_mask_11;
	input io_acc_write_1_bits_mask_12;
	input io_acc_write_1_bits_mask_13;
	input io_acc_write_1_bits_mask_14;
	input io_acc_write_1_bits_mask_15;
	input io_acc_write_1_bits_mask_16;
	input io_acc_write_1_bits_mask_17;
	input io_acc_write_1_bits_mask_18;
	input io_acc_write_1_bits_mask_19;
	input io_acc_write_1_bits_mask_20;
	input io_acc_write_1_bits_mask_21;
	input io_acc_write_1_bits_mask_22;
	input io_acc_write_1_bits_mask_23;
	input io_acc_write_1_bits_mask_24;
	input io_acc_write_1_bits_mask_25;
	input io_acc_write_1_bits_mask_26;
	input io_acc_write_1_bits_mask_27;
	input io_acc_write_1_bits_mask_28;
	input io_acc_write_1_bits_mask_29;
	input io_acc_write_1_bits_mask_30;
	input io_acc_write_1_bits_mask_31;
	input io_acc_write_1_bits_mask_32;
	input io_acc_write_1_bits_mask_33;
	input io_acc_write_1_bits_mask_34;
	input io_acc_write_1_bits_mask_35;
	input io_acc_write_1_bits_mask_36;
	input io_acc_write_1_bits_mask_37;
	input io_acc_write_1_bits_mask_38;
	input io_acc_write_1_bits_mask_39;
	input io_acc_write_1_bits_mask_40;
	input io_acc_write_1_bits_mask_41;
	input io_acc_write_1_bits_mask_42;
	input io_acc_write_1_bits_mask_43;
	input io_acc_write_1_bits_mask_44;
	input io_acc_write_1_bits_mask_45;
	input io_acc_write_1_bits_mask_46;
	input io_acc_write_1_bits_mask_47;
	input io_acc_write_1_bits_mask_48;
	input io_acc_write_1_bits_mask_49;
	input io_acc_write_1_bits_mask_50;
	input io_acc_write_1_bits_mask_51;
	input io_acc_write_1_bits_mask_52;
	input io_acc_write_1_bits_mask_53;
	input io_acc_write_1_bits_mask_54;
	input io_acc_write_1_bits_mask_55;
	input io_acc_write_1_bits_mask_56;
	input io_acc_write_1_bits_mask_57;
	input io_acc_write_1_bits_mask_58;
	input io_acc_write_1_bits_mask_59;
	input io_acc_write_1_bits_mask_60;
	input io_acc_write_1_bits_mask_61;
	input io_acc_write_1_bits_mask_62;
	input io_acc_write_1_bits_mask_63;
	output wire io_tlb_0_req_valid;
	output wire [39:0] io_tlb_0_req_bits_tlb_req_vaddr;
	output wire io_tlb_0_req_bits_tlb_req_passthrough;
	output wire io_tlb_0_req_bits_status_debug;
	output wire io_tlb_0_req_bits_status_mxr;
	input io_tlb_0_resp_miss;
	input [31:0] io_tlb_0_resp_paddr;
	output wire io_tlb_1_req_valid;
	output wire [39:0] io_tlb_1_req_bits_tlb_req_vaddr;
	output wire io_tlb_1_req_bits_status_debug;
	output wire io_tlb_1_req_bits_status_mxr;
	input io_tlb_1_resp_miss;
	input [31:0] io_tlb_1_resp_paddr;
	output wire io_busy;
	output wire io_counter_event_signal_18;
	output wire io_counter_event_signal_19;
	output wire io_counter_event_signal_20;
	output wire io_counter_event_signal_21;
	output wire io_counter_event_signal_22;
	output wire io_counter_event_signal_23;
	output wire [31:0] io_counter_external_values_4;
	output wire [31:0] io_counter_external_values_5;
	output wire [31:0] io_counter_external_values_6;
	output wire [31:0] io_counter_external_values_7;
	input io_counter_external_reset;
	wire _GEN;
	wire _GEN_0;
	wire _GEN_1;
	wire _GEN_2;
	wire [511:0] fullAccWriteData;
	wire [511:0] writeData_bits;
	wire writeData_valid;
	wire bank_ios_3_write_valid;
	wire bank_ios_2_write_valid;
	wire bank_ios_1_write_valid;
	wire bank_ios_0_write_valid;
	wire _acc_mems_1_io_read_req_ready;
	wire _acc_mems_1_io_read_resp_valid;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_0_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_1_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_2_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_3_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_4_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_5_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_6_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_7_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_8_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_9_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_10_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_11_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_12_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_13_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_14_0;
	wire [31:0] _acc_mems_1_io_read_resp_bits_data_15_0;
	wire _acc_mems_1_io_read_resp_bits_fromDMA;
	wire [31:0] _acc_mems_1_io_read_resp_bits_scale_bits;
	wire [31:0] _acc_mems_1_io_read_resp_bits_igelu_qb;
	wire [31:0] _acc_mems_1_io_read_resp_bits_igelu_qc;
	wire [31:0] _acc_mems_1_io_read_resp_bits_iexp_qln2;
	wire [31:0] _acc_mems_1_io_read_resp_bits_iexp_qln2_inv;
	wire [2:0] _acc_mems_1_io_read_resp_bits_act;
	wire _acc_mems_1_io_write_ready;
	wire _acc_mems_1_io_adder_valid;
	wire [31:0] _acc_mems_1_io_adder_op1_0_0;
	wire [31:0] _acc_mems_1_io_adder_op1_1_0;
	wire [31:0] _acc_mems_1_io_adder_op1_2_0;
	wire [31:0] _acc_mems_1_io_adder_op1_3_0;
	wire [31:0] _acc_mems_1_io_adder_op1_4_0;
	wire [31:0] _acc_mems_1_io_adder_op1_5_0;
	wire [31:0] _acc_mems_1_io_adder_op1_6_0;
	wire [31:0] _acc_mems_1_io_adder_op1_7_0;
	wire [31:0] _acc_mems_1_io_adder_op1_8_0;
	wire [31:0] _acc_mems_1_io_adder_op1_9_0;
	wire [31:0] _acc_mems_1_io_adder_op1_10_0;
	wire [31:0] _acc_mems_1_io_adder_op1_11_0;
	wire [31:0] _acc_mems_1_io_adder_op1_12_0;
	wire [31:0] _acc_mems_1_io_adder_op1_13_0;
	wire [31:0] _acc_mems_1_io_adder_op1_14_0;
	wire [31:0] _acc_mems_1_io_adder_op1_15_0;
	wire [31:0] _acc_mems_1_io_adder_op2_0_0;
	wire [31:0] _acc_mems_1_io_adder_op2_1_0;
	wire [31:0] _acc_mems_1_io_adder_op2_2_0;
	wire [31:0] _acc_mems_1_io_adder_op2_3_0;
	wire [31:0] _acc_mems_1_io_adder_op2_4_0;
	wire [31:0] _acc_mems_1_io_adder_op2_5_0;
	wire [31:0] _acc_mems_1_io_adder_op2_6_0;
	wire [31:0] _acc_mems_1_io_adder_op2_7_0;
	wire [31:0] _acc_mems_1_io_adder_op2_8_0;
	wire [31:0] _acc_mems_1_io_adder_op2_9_0;
	wire [31:0] _acc_mems_1_io_adder_op2_10_0;
	wire [31:0] _acc_mems_1_io_adder_op2_11_0;
	wire [31:0] _acc_mems_1_io_adder_op2_12_0;
	wire [31:0] _acc_mems_1_io_adder_op2_13_0;
	wire [31:0] _acc_mems_1_io_adder_op2_14_0;
	wire [31:0] _acc_mems_1_io_adder_op2_15_0;
	wire _acc_mems_0_io_read_req_ready;
	wire _acc_mems_0_io_read_resp_valid;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_0_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_1_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_2_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_3_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_4_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_5_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_6_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_7_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_8_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_9_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_10_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_11_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_12_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_13_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_14_0;
	wire [31:0] _acc_mems_0_io_read_resp_bits_data_15_0;
	wire _acc_mems_0_io_read_resp_bits_fromDMA;
	wire [31:0] _acc_mems_0_io_read_resp_bits_scale_bits;
	wire [31:0] _acc_mems_0_io_read_resp_bits_igelu_qb;
	wire [31:0] _acc_mems_0_io_read_resp_bits_igelu_qc;
	wire [31:0] _acc_mems_0_io_read_resp_bits_iexp_qln2;
	wire [31:0] _acc_mems_0_io_read_resp_bits_iexp_qln2_inv;
	wire [2:0] _acc_mems_0_io_read_resp_bits_act;
	wire _acc_mems_0_io_write_ready;
	wire _acc_mems_0_io_adder_valid;
	wire [31:0] _acc_mems_0_io_adder_op1_0_0;
	wire [31:0] _acc_mems_0_io_adder_op1_1_0;
	wire [31:0] _acc_mems_0_io_adder_op1_2_0;
	wire [31:0] _acc_mems_0_io_adder_op1_3_0;
	wire [31:0] _acc_mems_0_io_adder_op1_4_0;
	wire [31:0] _acc_mems_0_io_adder_op1_5_0;
	wire [31:0] _acc_mems_0_io_adder_op1_6_0;
	wire [31:0] _acc_mems_0_io_adder_op1_7_0;
	wire [31:0] _acc_mems_0_io_adder_op1_8_0;
	wire [31:0] _acc_mems_0_io_adder_op1_9_0;
	wire [31:0] _acc_mems_0_io_adder_op1_10_0;
	wire [31:0] _acc_mems_0_io_adder_op1_11_0;
	wire [31:0] _acc_mems_0_io_adder_op1_12_0;
	wire [31:0] _acc_mems_0_io_adder_op1_13_0;
	wire [31:0] _acc_mems_0_io_adder_op1_14_0;
	wire [31:0] _acc_mems_0_io_adder_op1_15_0;
	wire [31:0] _acc_mems_0_io_adder_op2_0_0;
	wire [31:0] _acc_mems_0_io_adder_op2_1_0;
	wire [31:0] _acc_mems_0_io_adder_op2_2_0;
	wire [31:0] _acc_mems_0_io_adder_op2_3_0;
	wire [31:0] _acc_mems_0_io_adder_op2_4_0;
	wire [31:0] _acc_mems_0_io_adder_op2_5_0;
	wire [31:0] _acc_mems_0_io_adder_op2_6_0;
	wire [31:0] _acc_mems_0_io_adder_op2_7_0;
	wire [31:0] _acc_mems_0_io_adder_op2_8_0;
	wire [31:0] _acc_mems_0_io_adder_op2_9_0;
	wire [31:0] _acc_mems_0_io_adder_op2_10_0;
	wire [31:0] _acc_mems_0_io_adder_op2_11_0;
	wire [31:0] _acc_mems_0_io_adder_op2_12_0;
	wire [31:0] _acc_mems_0_io_adder_op2_13_0;
	wire [31:0] _acc_mems_0_io_adder_op2_14_0;
	wire [31:0] _acc_mems_0_io_adder_op2_15_0;
	wire [31:0] _acc_adders_io_out_0_0;
	wire [31:0] _acc_adders_io_out_1_0;
	wire [31:0] _acc_adders_io_out_2_0;
	wire [31:0] _acc_adders_io_out_3_0;
	wire [31:0] _acc_adders_io_out_4_0;
	wire [31:0] _acc_adders_io_out_5_0;
	wire [31:0] _acc_adders_io_out_6_0;
	wire [31:0] _acc_adders_io_out_7_0;
	wire [31:0] _acc_adders_io_out_8_0;
	wire [31:0] _acc_adders_io_out_9_0;
	wire [31:0] _acc_adders_io_out_10_0;
	wire [31:0] _acc_adders_io_out_11_0;
	wire [31:0] _acc_adders_io_out_12_0;
	wire [31:0] _acc_adders_io_out_13_0;
	wire [31:0] _acc_adders_io_out_14_0;
	wire [31:0] _acc_adders_io_out_15_0;
	wire _acc_scale_unit_io_in_ready;
	wire _acc_scale_unit_io_out_valid;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_0_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_1_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_2_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_3_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_4_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_5_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_6_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_7_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_8_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_9_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_10_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_11_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_12_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_13_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_14_0;
	wire [31:0] _acc_scale_unit_io_out_bits_full_data_15_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_0_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_1_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_2_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_3_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_4_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_5_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_6_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_7_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_8_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_9_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_10_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_11_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_12_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_13_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_14_0;
	wire [7:0] _acc_scale_unit_io_out_bits_data_15_0;
	wire [1:0] _acc_scale_unit_io_out_bits_acc_bank_id;
	wire _acc_scale_unit_io_out_bits_fromDMA;
	wire _norm_unit_passthru_q_io_enq_ready;
	wire _norm_unit_passthru_q_io_deq_valid;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_0_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_1_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_2_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_3_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_4_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_5_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_6_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_7_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_8_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_9_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_10_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_11_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_12_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_13_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_14_0;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_15_0;
	wire _norm_unit_passthru_q_io_deq_bits_acc_read_resp_fromDMA;
	wire [31:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_scale_bits;
	wire [2:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_act;
	wire [1:0] _norm_unit_passthru_q_io_deq_bits_acc_read_resp_acc_bank_id;
	wire _ex_read_pipe_3_io_enq_ready;
	wire _dma_read_pipe_3_io_enq_ready;
	wire _dma_read_pipe_3_io_deq_valid;
	wire [127:0] _dma_read_pipe_3_io_deq_bits_data;
	wire _ex_read_pipe_2_io_enq_ready;
	wire _dma_read_pipe_2_io_enq_ready;
	wire _dma_read_pipe_2_io_deq_valid;
	wire [127:0] _dma_read_pipe_2_io_deq_bits_data;
	wire _ex_read_pipe_1_io_enq_ready;
	wire _dma_read_pipe_1_io_enq_ready;
	wire _dma_read_pipe_1_io_deq_valid;
	wire [127:0] _dma_read_pipe_1_io_deq_bits_data;
	wire _ex_read_pipe_io_enq_ready;
	wire _dma_read_pipe_io_enq_ready;
	wire _dma_read_pipe_io_deq_valid;
	wire [127:0] _dma_read_pipe_io_deq_bits_data;
	wire _spad_mems_3_io_read_req_ready;
	wire _spad_mems_3_io_read_resp_valid;
	wire [127:0] _spad_mems_3_io_read_resp_bits_data;
	wire _spad_mems_3_io_read_resp_bits_fromDMA;
	wire _spad_mems_2_io_read_req_ready;
	wire _spad_mems_2_io_read_resp_valid;
	wire [127:0] _spad_mems_2_io_read_resp_bits_data;
	wire _spad_mems_2_io_read_resp_bits_fromDMA;
	wire _spad_mems_1_io_read_req_ready;
	wire _spad_mems_1_io_read_resp_valid;
	wire [127:0] _spad_mems_1_io_read_resp_bits_data;
	wire _spad_mems_1_io_read_resp_bits_fromDMA;
	wire _spad_mems_0_io_read_req_ready;
	wire _spad_mems_0_io_read_resp_valid;
	wire [127:0] _spad_mems_0_io_read_resp_bits_data;
	wire _spad_mems_0_io_read_resp_bits_fromDMA;
	wire _mvin_scale_pixel_repeater_io_req_ready;
	wire _mvin_scale_pixel_repeater_io_resp_valid;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_0;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_1;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_2;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_3;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_4;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_5;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_6;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_7;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_8;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_9;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_10;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_11;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_12;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_13;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_14;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_out_15;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_0;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_1;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_2;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_3;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_4;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_5;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_6;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_7;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_8;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_9;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_10;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_11;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_12;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_13;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_14;
	wire _mvin_scale_pixel_repeater_io_resp_bits_mask_15;
	wire [13:0] _mvin_scale_pixel_repeater_io_resp_bits_laddr_data;
	wire _mvin_scale_pixel_repeater_io_resp_bits_last;
	wire _mvin_scale_pixel_repeater_io_resp_bits_tag_is_acc;
	wire _mvin_scale_pixel_repeater_io_resp_bits_tag_accumulate;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_tag_bytes_read;
	wire [7:0] _mvin_scale_pixel_repeater_io_resp_bits_tag_cmd_id;
	wire _vsm_in_q_1_io_enq_ready;
	wire _vsm_in_q_1_io_deq_valid;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_0;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_1;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_2;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_3;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_4;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_5;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_6;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_7;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_8;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_9;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_10;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_11;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_12;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_13;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_14;
	wire [31:0] _vsm_in_q_1_io_deq_bits_in_15;
	wire [15:0] _vsm_in_q_1_io_deq_bits_repeats;
	wire _vsm_in_q_1_io_deq_bits_last;
	wire [13:0] _vsm_in_q_1_io_deq_bits_tag_addr;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_0;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_1;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_2;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_3;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_4;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_5;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_6;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_7;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_8;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_9;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_10;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_11;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_12;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_13;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_14;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_15;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_16;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_17;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_18;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_19;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_20;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_21;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_22;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_23;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_24;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_25;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_26;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_27;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_28;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_29;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_30;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_31;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_32;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_33;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_34;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_35;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_36;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_37;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_38;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_39;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_40;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_41;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_42;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_43;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_44;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_45;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_46;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_47;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_48;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_49;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_50;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_51;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_52;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_53;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_54;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_55;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_56;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_57;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_58;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_59;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_60;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_61;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_62;
	wire _vsm_in_q_1_io_deq_bits_tag_mask_63;
	wire _vsm_in_q_1_io_deq_bits_tag_is_acc;
	wire _vsm_in_q_1_io_deq_bits_tag_accumulate;
	wire [7:0] _vsm_in_q_1_io_deq_bits_tag_bytes_read;
	wire [7:0] _vsm_in_q_1_io_deq_bits_tag_cmd_id;
	wire _vsm_1_io_req_ready;
	wire _vsm_1_io_resp_valid;
	wire [31:0] _vsm_1_io_resp_bits_out_0;
	wire [31:0] _vsm_1_io_resp_bits_out_1;
	wire [31:0] _vsm_1_io_resp_bits_out_2;
	wire [31:0] _vsm_1_io_resp_bits_out_3;
	wire [31:0] _vsm_1_io_resp_bits_out_4;
	wire [31:0] _vsm_1_io_resp_bits_out_5;
	wire [31:0] _vsm_1_io_resp_bits_out_6;
	wire [31:0] _vsm_1_io_resp_bits_out_7;
	wire [31:0] _vsm_1_io_resp_bits_out_8;
	wire [31:0] _vsm_1_io_resp_bits_out_9;
	wire [31:0] _vsm_1_io_resp_bits_out_10;
	wire [31:0] _vsm_1_io_resp_bits_out_11;
	wire [31:0] _vsm_1_io_resp_bits_out_12;
	wire [31:0] _vsm_1_io_resp_bits_out_13;
	wire [31:0] _vsm_1_io_resp_bits_out_14;
	wire [31:0] _vsm_1_io_resp_bits_out_15;
	wire [15:0] _vsm_1_io_resp_bits_row;
	wire _vsm_1_io_resp_bits_last;
	wire [13:0] _vsm_1_io_resp_bits_tag_addr;
	wire _vsm_1_io_resp_bits_tag_mask_0;
	wire _vsm_1_io_resp_bits_tag_mask_1;
	wire _vsm_1_io_resp_bits_tag_mask_2;
	wire _vsm_1_io_resp_bits_tag_mask_3;
	wire _vsm_1_io_resp_bits_tag_mask_4;
	wire _vsm_1_io_resp_bits_tag_mask_5;
	wire _vsm_1_io_resp_bits_tag_mask_6;
	wire _vsm_1_io_resp_bits_tag_mask_7;
	wire _vsm_1_io_resp_bits_tag_mask_8;
	wire _vsm_1_io_resp_bits_tag_mask_9;
	wire _vsm_1_io_resp_bits_tag_mask_10;
	wire _vsm_1_io_resp_bits_tag_mask_11;
	wire _vsm_1_io_resp_bits_tag_mask_12;
	wire _vsm_1_io_resp_bits_tag_mask_13;
	wire _vsm_1_io_resp_bits_tag_mask_14;
	wire _vsm_1_io_resp_bits_tag_mask_15;
	wire _vsm_1_io_resp_bits_tag_mask_16;
	wire _vsm_1_io_resp_bits_tag_mask_17;
	wire _vsm_1_io_resp_bits_tag_mask_18;
	wire _vsm_1_io_resp_bits_tag_mask_19;
	wire _vsm_1_io_resp_bits_tag_mask_20;
	wire _vsm_1_io_resp_bits_tag_mask_21;
	wire _vsm_1_io_resp_bits_tag_mask_22;
	wire _vsm_1_io_resp_bits_tag_mask_23;
	wire _vsm_1_io_resp_bits_tag_mask_24;
	wire _vsm_1_io_resp_bits_tag_mask_25;
	wire _vsm_1_io_resp_bits_tag_mask_26;
	wire _vsm_1_io_resp_bits_tag_mask_27;
	wire _vsm_1_io_resp_bits_tag_mask_28;
	wire _vsm_1_io_resp_bits_tag_mask_29;
	wire _vsm_1_io_resp_bits_tag_mask_30;
	wire _vsm_1_io_resp_bits_tag_mask_31;
	wire _vsm_1_io_resp_bits_tag_mask_32;
	wire _vsm_1_io_resp_bits_tag_mask_33;
	wire _vsm_1_io_resp_bits_tag_mask_34;
	wire _vsm_1_io_resp_bits_tag_mask_35;
	wire _vsm_1_io_resp_bits_tag_mask_36;
	wire _vsm_1_io_resp_bits_tag_mask_37;
	wire _vsm_1_io_resp_bits_tag_mask_38;
	wire _vsm_1_io_resp_bits_tag_mask_39;
	wire _vsm_1_io_resp_bits_tag_mask_40;
	wire _vsm_1_io_resp_bits_tag_mask_41;
	wire _vsm_1_io_resp_bits_tag_mask_42;
	wire _vsm_1_io_resp_bits_tag_mask_43;
	wire _vsm_1_io_resp_bits_tag_mask_44;
	wire _vsm_1_io_resp_bits_tag_mask_45;
	wire _vsm_1_io_resp_bits_tag_mask_46;
	wire _vsm_1_io_resp_bits_tag_mask_47;
	wire _vsm_1_io_resp_bits_tag_mask_48;
	wire _vsm_1_io_resp_bits_tag_mask_49;
	wire _vsm_1_io_resp_bits_tag_mask_50;
	wire _vsm_1_io_resp_bits_tag_mask_51;
	wire _vsm_1_io_resp_bits_tag_mask_52;
	wire _vsm_1_io_resp_bits_tag_mask_53;
	wire _vsm_1_io_resp_bits_tag_mask_54;
	wire _vsm_1_io_resp_bits_tag_mask_55;
	wire _vsm_1_io_resp_bits_tag_mask_56;
	wire _vsm_1_io_resp_bits_tag_mask_57;
	wire _vsm_1_io_resp_bits_tag_mask_58;
	wire _vsm_1_io_resp_bits_tag_mask_59;
	wire _vsm_1_io_resp_bits_tag_mask_60;
	wire _vsm_1_io_resp_bits_tag_mask_61;
	wire _vsm_1_io_resp_bits_tag_mask_62;
	wire _vsm_1_io_resp_bits_tag_mask_63;
	wire _vsm_1_io_resp_bits_tag_is_acc;
	wire _vsm_1_io_resp_bits_tag_accumulate;
	wire [7:0] _vsm_1_io_resp_bits_tag_bytes_read;
	wire [7:0] _vsm_1_io_resp_bits_tag_cmd_id;
	wire _vsm_in_q_io_enq_ready;
	wire _vsm_in_q_io_deq_valid;
	wire [7:0] _vsm_in_q_io_deq_bits_in_0;
	wire [7:0] _vsm_in_q_io_deq_bits_in_1;
	wire [7:0] _vsm_in_q_io_deq_bits_in_2;
	wire [7:0] _vsm_in_q_io_deq_bits_in_3;
	wire [7:0] _vsm_in_q_io_deq_bits_in_4;
	wire [7:0] _vsm_in_q_io_deq_bits_in_5;
	wire [7:0] _vsm_in_q_io_deq_bits_in_6;
	wire [7:0] _vsm_in_q_io_deq_bits_in_7;
	wire [7:0] _vsm_in_q_io_deq_bits_in_8;
	wire [7:0] _vsm_in_q_io_deq_bits_in_9;
	wire [7:0] _vsm_in_q_io_deq_bits_in_10;
	wire [7:0] _vsm_in_q_io_deq_bits_in_11;
	wire [7:0] _vsm_in_q_io_deq_bits_in_12;
	wire [7:0] _vsm_in_q_io_deq_bits_in_13;
	wire [7:0] _vsm_in_q_io_deq_bits_in_14;
	wire [7:0] _vsm_in_q_io_deq_bits_in_15;
	wire [31:0] _vsm_in_q_io_deq_bits_scale_bits;
	wire [15:0] _vsm_in_q_io_deq_bits_repeats;
	wire _vsm_in_q_io_deq_bits_last;
	wire [13:0] _vsm_in_q_io_deq_bits_tag_addr;
	wire _vsm_in_q_io_deq_bits_tag_mask_0;
	wire _vsm_in_q_io_deq_bits_tag_mask_1;
	wire _vsm_in_q_io_deq_bits_tag_mask_2;
	wire _vsm_in_q_io_deq_bits_tag_mask_3;
	wire _vsm_in_q_io_deq_bits_tag_mask_4;
	wire _vsm_in_q_io_deq_bits_tag_mask_5;
	wire _vsm_in_q_io_deq_bits_tag_mask_6;
	wire _vsm_in_q_io_deq_bits_tag_mask_7;
	wire _vsm_in_q_io_deq_bits_tag_mask_8;
	wire _vsm_in_q_io_deq_bits_tag_mask_9;
	wire _vsm_in_q_io_deq_bits_tag_mask_10;
	wire _vsm_in_q_io_deq_bits_tag_mask_11;
	wire _vsm_in_q_io_deq_bits_tag_mask_12;
	wire _vsm_in_q_io_deq_bits_tag_mask_13;
	wire _vsm_in_q_io_deq_bits_tag_mask_14;
	wire _vsm_in_q_io_deq_bits_tag_mask_15;
	wire _vsm_in_q_io_deq_bits_tag_is_acc;
	wire _vsm_in_q_io_deq_bits_tag_accumulate;
	wire [15:0] _vsm_in_q_io_deq_bits_tag_pixel_repeats;
	wire [15:0] _vsm_in_q_io_deq_bits_tag_len;
	wire [7:0] _vsm_in_q_io_deq_bits_tag_bytes_read;
	wire [7:0] _vsm_in_q_io_deq_bits_tag_cmd_id;
	wire _vsm_io_req_ready;
	wire _vsm_io_resp_valid;
	wire [7:0] _vsm_io_resp_bits_out_0;
	wire [7:0] _vsm_io_resp_bits_out_1;
	wire [7:0] _vsm_io_resp_bits_out_2;
	wire [7:0] _vsm_io_resp_bits_out_3;
	wire [7:0] _vsm_io_resp_bits_out_4;
	wire [7:0] _vsm_io_resp_bits_out_5;
	wire [7:0] _vsm_io_resp_bits_out_6;
	wire [7:0] _vsm_io_resp_bits_out_7;
	wire [7:0] _vsm_io_resp_bits_out_8;
	wire [7:0] _vsm_io_resp_bits_out_9;
	wire [7:0] _vsm_io_resp_bits_out_10;
	wire [7:0] _vsm_io_resp_bits_out_11;
	wire [7:0] _vsm_io_resp_bits_out_12;
	wire [7:0] _vsm_io_resp_bits_out_13;
	wire [7:0] _vsm_io_resp_bits_out_14;
	wire [7:0] _vsm_io_resp_bits_out_15;
	wire [15:0] _vsm_io_resp_bits_row;
	wire _vsm_io_resp_bits_last;
	wire [13:0] _vsm_io_resp_bits_tag_addr;
	wire _vsm_io_resp_bits_tag_mask_0;
	wire _vsm_io_resp_bits_tag_mask_1;
	wire _vsm_io_resp_bits_tag_mask_2;
	wire _vsm_io_resp_bits_tag_mask_3;
	wire _vsm_io_resp_bits_tag_mask_4;
	wire _vsm_io_resp_bits_tag_mask_5;
	wire _vsm_io_resp_bits_tag_mask_6;
	wire _vsm_io_resp_bits_tag_mask_7;
	wire _vsm_io_resp_bits_tag_mask_8;
	wire _vsm_io_resp_bits_tag_mask_9;
	wire _vsm_io_resp_bits_tag_mask_10;
	wire _vsm_io_resp_bits_tag_mask_11;
	wire _vsm_io_resp_bits_tag_mask_12;
	wire _vsm_io_resp_bits_tag_mask_13;
	wire _vsm_io_resp_bits_tag_mask_14;
	wire _vsm_io_resp_bits_tag_mask_15;
	wire _vsm_io_resp_bits_tag_is_acc;
	wire _vsm_io_resp_bits_tag_accumulate;
	wire [15:0] _vsm_io_resp_bits_tag_pixel_repeats;
	wire [15:0] _vsm_io_resp_bits_tag_len;
	wire [7:0] _vsm_io_resp_bits_tag_bytes_read;
	wire [7:0] _vsm_io_resp_bits_tag_cmd_id;
	wire _zero_writer_pixel_repeater_io_req_ready;
	wire _zero_writer_pixel_repeater_io_resp_valid;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_0;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_1;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_2;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_3;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_4;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_5;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_6;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_7;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_8;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_9;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_10;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_11;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_12;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_13;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_14;
	wire _zero_writer_pixel_repeater_io_resp_bits_mask_15;
	wire _zero_writer_pixel_repeater_io_resp_bits_laddr_is_acc_addr;
	wire _zero_writer_pixel_repeater_io_resp_bits_laddr_accumulate;
	wire [13:0] _zero_writer_pixel_repeater_io_resp_bits_laddr_data;
	wire _zero_writer_pixel_repeater_io_resp_bits_last;
	wire [15:0] _zero_writer_pixel_repeater_io_resp_bits_tag_cols;
	wire [7:0] _zero_writer_pixel_repeater_io_resp_bits_tag_cmd_id;
	wire _zero_writer_io_req_ready;
	wire _zero_writer_io_resp_valid;
	wire [15:0] _zero_writer_io_resp_bits_tag_cols;
	wire [7:0] _zero_writer_io_resp_bits_tag_pixel_repeats;
	wire [7:0] _zero_writer_io_resp_bits_tag_cmd_id;
	wire _zero_writer_io_resp_bits_laddr_is_acc_addr;
	wire _zero_writer_io_resp_bits_laddr_accumulate;
	wire [13:0] _zero_writer_io_resp_bits_laddr_data;
	wire _zero_writer_io_resp_bits_mask_0;
	wire _zero_writer_io_resp_bits_mask_1;
	wire _zero_writer_io_resp_bits_mask_2;
	wire _zero_writer_io_resp_bits_mask_3;
	wire _zero_writer_io_resp_bits_mask_4;
	wire _zero_writer_io_resp_bits_mask_5;
	wire _zero_writer_io_resp_bits_mask_6;
	wire _zero_writer_io_resp_bits_mask_7;
	wire _zero_writer_io_resp_bits_mask_8;
	wire _zero_writer_io_resp_bits_mask_9;
	wire _zero_writer_io_resp_bits_mask_10;
	wire _zero_writer_io_resp_bits_mask_11;
	wire _zero_writer_io_resp_bits_mask_12;
	wire _zero_writer_io_resp_bits_mask_13;
	wire _zero_writer_io_resp_bits_mask_14;
	wire _zero_writer_io_resp_bits_mask_15;
	wire _zero_writer_io_resp_bits_last;
	wire _read_issue_q_io_enq_ready;
	wire _read_issue_q_io_deq_valid;
	wire [39:0] _read_issue_q_io_deq_bits_vaddr;
	wire _read_issue_q_io_deq_bits_laddr_is_acc_addr;
	wire _read_issue_q_io_deq_bits_laddr_accumulate;
	wire [13:0] _read_issue_q_io_deq_bits_laddr_data;
	wire [15:0] _read_issue_q_io_deq_bits_cols;
	wire [15:0] _read_issue_q_io_deq_bits_repeats;
	wire [31:0] _read_issue_q_io_deq_bits_scale;
	wire _read_issue_q_io_deq_bits_has_acc_bitwidth;
	wire [15:0] _read_issue_q_io_deq_bits_block_stride;
	wire [7:0] _read_issue_q_io_deq_bits_pixel_repeats;
	wire [7:0] _read_issue_q_io_deq_bits_cmd_id;
	wire _read_issue_q_io_deq_bits_status_debug;
	wire _read_issue_q_io_deq_bits_status_cease;
	wire _read_issue_q_io_deq_bits_status_wfi;
	wire [31:0] _read_issue_q_io_deq_bits_status_isa;
	wire [1:0] _read_issue_q_io_deq_bits_status_dprv;
	wire _read_issue_q_io_deq_bits_status_dv;
	wire [1:0] _read_issue_q_io_deq_bits_status_prv;
	wire _read_issue_q_io_deq_bits_status_v;
	wire _read_issue_q_io_deq_bits_status_sd;
	wire [22:0] _read_issue_q_io_deq_bits_status_zero2;
	wire _read_issue_q_io_deq_bits_status_mpv;
	wire _read_issue_q_io_deq_bits_status_gva;
	wire _read_issue_q_io_deq_bits_status_mbe;
	wire _read_issue_q_io_deq_bits_status_sbe;
	wire [1:0] _read_issue_q_io_deq_bits_status_sxl;
	wire [1:0] _read_issue_q_io_deq_bits_status_uxl;
	wire _read_issue_q_io_deq_bits_status_sd_rv32;
	wire [7:0] _read_issue_q_io_deq_bits_status_zero1;
	wire _read_issue_q_io_deq_bits_status_tsr;
	wire _read_issue_q_io_deq_bits_status_tw;
	wire _read_issue_q_io_deq_bits_status_tvm;
	wire _read_issue_q_io_deq_bits_status_mxr;
	wire _read_issue_q_io_deq_bits_status_sum;
	wire _read_issue_q_io_deq_bits_status_mprv;
	wire [1:0] _read_issue_q_io_deq_bits_status_xs;
	wire [1:0] _read_issue_q_io_deq_bits_status_fs;
	wire [1:0] _read_issue_q_io_deq_bits_status_mpp;
	wire [1:0] _read_issue_q_io_deq_bits_status_vs;
	wire _read_issue_q_io_deq_bits_status_spp;
	wire _read_issue_q_io_deq_bits_status_mpie;
	wire _read_issue_q_io_deq_bits_status_ube;
	wire _read_issue_q_io_deq_bits_status_spie;
	wire _read_issue_q_io_deq_bits_status_upie;
	wire _read_issue_q_io_deq_bits_status_mie;
	wire _read_issue_q_io_deq_bits_status_hie;
	wire _read_issue_q_io_deq_bits_status_sie;
	wire _read_issue_q_io_deq_bits_status_uie;
	wire _write_issue_q_io_enq_ready;
	wire _write_issue_q_io_deq_valid;
	wire [39:0] _write_issue_q_io_deq_bits_vaddr;
	wire _write_issue_q_io_deq_bits_laddr_is_acc_addr;
	wire _write_issue_q_io_deq_bits_laddr_accumulate;
	wire _write_issue_q_io_deq_bits_laddr_read_full_acc_row;
	wire _write_issue_q_io_deq_bits_laddr_garbage_bit;
	wire [13:0] _write_issue_q_io_deq_bits_laddr_data;
	wire _write_issue_q_io_deq_bits_dest;
	wire [15:0] _write_issue_q_io_deq_bits_len;
	wire [7:0] _write_issue_q_io_deq_bits_block;
	wire _write_issue_q_io_deq_bits_status_debug;
	wire _write_issue_q_io_deq_bits_status_cease;
	wire _write_issue_q_io_deq_bits_status_wfi;
	wire [31:0] _write_issue_q_io_deq_bits_status_isa;
	wire [1:0] _write_issue_q_io_deq_bits_status_dprv;
	wire _write_issue_q_io_deq_bits_status_dv;
	wire [1:0] _write_issue_q_io_deq_bits_status_prv;
	wire _write_issue_q_io_deq_bits_status_v;
	wire _write_issue_q_io_deq_bits_status_sd;
	wire [22:0] _write_issue_q_io_deq_bits_status_zero2;
	wire _write_issue_q_io_deq_bits_status_mpv;
	wire _write_issue_q_io_deq_bits_status_gva;
	wire _write_issue_q_io_deq_bits_status_mbe;
	wire _write_issue_q_io_deq_bits_status_sbe;
	wire [1:0] _write_issue_q_io_deq_bits_status_sxl;
	wire [1:0] _write_issue_q_io_deq_bits_status_uxl;
	wire _write_issue_q_io_deq_bits_status_sd_rv32;
	wire [7:0] _write_issue_q_io_deq_bits_status_zero1;
	wire _write_issue_q_io_deq_bits_status_tsr;
	wire _write_issue_q_io_deq_bits_status_tw;
	wire _write_issue_q_io_deq_bits_status_tvm;
	wire _write_issue_q_io_deq_bits_status_mxr;
	wire _write_issue_q_io_deq_bits_status_sum;
	wire _write_issue_q_io_deq_bits_status_mprv;
	wire [1:0] _write_issue_q_io_deq_bits_status_xs;
	wire [1:0] _write_issue_q_io_deq_bits_status_fs;
	wire [1:0] _write_issue_q_io_deq_bits_status_mpp;
	wire [1:0] _write_issue_q_io_deq_bits_status_vs;
	wire _write_issue_q_io_deq_bits_status_spp;
	wire _write_issue_q_io_deq_bits_status_mpie;
	wire _write_issue_q_io_deq_bits_status_ube;
	wire _write_issue_q_io_deq_bits_status_spie;
	wire _write_issue_q_io_deq_bits_status_upie;
	wire _write_issue_q_io_deq_bits_status_mie;
	wire _write_issue_q_io_deq_bits_status_hie;
	wire _write_issue_q_io_deq_bits_status_sie;
	wire _write_issue_q_io_deq_bits_status_uie;
	wire _write_issue_q_io_deq_bits_pool_en;
	wire _write_issue_q_io_deq_bits_store_en;
	wire _write_scale_q_io_enq_ready;
	wire _write_scale_q_io_deq_valid;
	wire [39:0] _write_scale_q_io_deq_bits_vaddr;
	wire _write_scale_q_io_deq_bits_laddr_is_acc_addr;
	wire _write_scale_q_io_deq_bits_laddr_accumulate;
	wire _write_scale_q_io_deq_bits_laddr_read_full_acc_row;
	wire [2:0] _write_scale_q_io_deq_bits_laddr_norm_cmd;
	wire [10:0] _write_scale_q_io_deq_bits_laddr_garbage;
	wire _write_scale_q_io_deq_bits_laddr_garbage_bit;
	wire [13:0] _write_scale_q_io_deq_bits_laddr_data;
	wire _write_scale_q_io_deq_bits_dest;
	wire [2:0] _write_scale_q_io_deq_bits_acc_act;
	wire [31:0] _write_scale_q_io_deq_bits_acc_scale;
	wire [31:0] _write_scale_q_io_deq_bits_acc_igelu_qb;
	wire [31:0] _write_scale_q_io_deq_bits_acc_igelu_qc;
	wire [31:0] _write_scale_q_io_deq_bits_acc_iexp_qln2;
	wire [31:0] _write_scale_q_io_deq_bits_acc_iexp_qln2_inv;
	wire [7:0] _write_scale_q_io_deq_bits_acc_norm_stats_id;
	wire [15:0] _write_scale_q_io_deq_bits_len;
	wire [7:0] _write_scale_q_io_deq_bits_block;
	wire [7:0] _write_scale_q_io_deq_bits_cmd_id;
	wire _write_scale_q_io_deq_bits_status_debug;
	wire _write_scale_q_io_deq_bits_status_cease;
	wire _write_scale_q_io_deq_bits_status_wfi;
	wire [31:0] _write_scale_q_io_deq_bits_status_isa;
	wire [1:0] _write_scale_q_io_deq_bits_status_dprv;
	wire _write_scale_q_io_deq_bits_status_dv;
	wire [1:0] _write_scale_q_io_deq_bits_status_prv;
	wire _write_scale_q_io_deq_bits_status_v;
	wire _write_scale_q_io_deq_bits_status_sd;
	wire [22:0] _write_scale_q_io_deq_bits_status_zero2;
	wire _write_scale_q_io_deq_bits_status_mpv;
	wire _write_scale_q_io_deq_bits_status_gva;
	wire _write_scale_q_io_deq_bits_status_mbe;
	wire _write_scale_q_io_deq_bits_status_sbe;
	wire [1:0] _write_scale_q_io_deq_bits_status_sxl;
	wire [1:0] _write_scale_q_io_deq_bits_status_uxl;
	wire _write_scale_q_io_deq_bits_status_sd_rv32;
	wire [7:0] _write_scale_q_io_deq_bits_status_zero1;
	wire _write_scale_q_io_deq_bits_status_tsr;
	wire _write_scale_q_io_deq_bits_status_tw;
	wire _write_scale_q_io_deq_bits_status_tvm;
	wire _write_scale_q_io_deq_bits_status_mxr;
	wire _write_scale_q_io_deq_bits_status_sum;
	wire _write_scale_q_io_deq_bits_status_mprv;
	wire [1:0] _write_scale_q_io_deq_bits_status_xs;
	wire [1:0] _write_scale_q_io_deq_bits_status_fs;
	wire [1:0] _write_scale_q_io_deq_bits_status_mpp;
	wire [1:0] _write_scale_q_io_deq_bits_status_vs;
	wire _write_scale_q_io_deq_bits_status_spp;
	wire _write_scale_q_io_deq_bits_status_mpie;
	wire _write_scale_q_io_deq_bits_status_ube;
	wire _write_scale_q_io_deq_bits_status_spie;
	wire _write_scale_q_io_deq_bits_status_upie;
	wire _write_scale_q_io_deq_bits_status_mie;
	wire _write_scale_q_io_deq_bits_status_hie;
	wire _write_scale_q_io_deq_bits_status_sie;
	wire _write_scale_q_io_deq_bits_status_uie;
	wire _write_scale_q_io_deq_bits_pool_en;
	wire _write_scale_q_io_deq_bits_store_en;
	wire _write_norm_q_io_enq_ready;
	wire _write_norm_q_io_deq_valid;
	wire [39:0] _write_norm_q_io_deq_bits_vaddr;
	wire _write_norm_q_io_deq_bits_laddr_is_acc_addr;
	wire _write_norm_q_io_deq_bits_laddr_accumulate;
	wire _write_norm_q_io_deq_bits_laddr_read_full_acc_row;
	wire [2:0] _write_norm_q_io_deq_bits_laddr_norm_cmd;
	wire [10:0] _write_norm_q_io_deq_bits_laddr_garbage;
	wire _write_norm_q_io_deq_bits_laddr_garbage_bit;
	wire [13:0] _write_norm_q_io_deq_bits_laddr_data;
	wire _write_norm_q_io_deq_bits_dest;
	wire [2:0] _write_norm_q_io_deq_bits_acc_act;
	wire [31:0] _write_norm_q_io_deq_bits_acc_scale;
	wire [31:0] _write_norm_q_io_deq_bits_acc_igelu_qb;
	wire [31:0] _write_norm_q_io_deq_bits_acc_igelu_qc;
	wire [31:0] _write_norm_q_io_deq_bits_acc_iexp_qln2;
	wire [31:0] _write_norm_q_io_deq_bits_acc_iexp_qln2_inv;
	wire [7:0] _write_norm_q_io_deq_bits_acc_norm_stats_id;
	wire [15:0] _write_norm_q_io_deq_bits_len;
	wire [7:0] _write_norm_q_io_deq_bits_block;
	wire [7:0] _write_norm_q_io_deq_bits_cmd_id;
	wire _write_norm_q_io_deq_bits_status_debug;
	wire _write_norm_q_io_deq_bits_status_cease;
	wire _write_norm_q_io_deq_bits_status_wfi;
	wire [31:0] _write_norm_q_io_deq_bits_status_isa;
	wire [1:0] _write_norm_q_io_deq_bits_status_dprv;
	wire _write_norm_q_io_deq_bits_status_dv;
	wire [1:0] _write_norm_q_io_deq_bits_status_prv;
	wire _write_norm_q_io_deq_bits_status_v;
	wire _write_norm_q_io_deq_bits_status_sd;
	wire [22:0] _write_norm_q_io_deq_bits_status_zero2;
	wire _write_norm_q_io_deq_bits_status_mpv;
	wire _write_norm_q_io_deq_bits_status_gva;
	wire _write_norm_q_io_deq_bits_status_mbe;
	wire _write_norm_q_io_deq_bits_status_sbe;
	wire [1:0] _write_norm_q_io_deq_bits_status_sxl;
	wire [1:0] _write_norm_q_io_deq_bits_status_uxl;
	wire _write_norm_q_io_deq_bits_status_sd_rv32;
	wire [7:0] _write_norm_q_io_deq_bits_status_zero1;
	wire _write_norm_q_io_deq_bits_status_tsr;
	wire _write_norm_q_io_deq_bits_status_tw;
	wire _write_norm_q_io_deq_bits_status_tvm;
	wire _write_norm_q_io_deq_bits_status_mxr;
	wire _write_norm_q_io_deq_bits_status_sum;
	wire _write_norm_q_io_deq_bits_status_mprv;
	wire [1:0] _write_norm_q_io_deq_bits_status_xs;
	wire [1:0] _write_norm_q_io_deq_bits_status_fs;
	wire [1:0] _write_norm_q_io_deq_bits_status_mpp;
	wire [1:0] _write_norm_q_io_deq_bits_status_vs;
	wire _write_norm_q_io_deq_bits_status_spp;
	wire _write_norm_q_io_deq_bits_status_mpie;
	wire _write_norm_q_io_deq_bits_status_ube;
	wire _write_norm_q_io_deq_bits_status_spie;
	wire _write_norm_q_io_deq_bits_status_upie;
	wire _write_norm_q_io_deq_bits_status_mie;
	wire _write_norm_q_io_deq_bits_status_hie;
	wire _write_norm_q_io_deq_bits_status_sie;
	wire _write_norm_q_io_deq_bits_status_uie;
	wire _write_norm_q_io_deq_bits_pool_en;
	wire _write_norm_q_io_deq_bits_store_en;
	wire _write_dispatch_q_q_io_deq_valid;
	wire [39:0] _write_dispatch_q_q_io_deq_bits_vaddr;
	wire _write_dispatch_q_q_io_deq_bits_laddr_is_acc_addr;
	wire _write_dispatch_q_q_io_deq_bits_laddr_accumulate;
	wire _write_dispatch_q_q_io_deq_bits_laddr_read_full_acc_row;
	wire [2:0] _write_dispatch_q_q_io_deq_bits_laddr_norm_cmd;
	wire [10:0] _write_dispatch_q_q_io_deq_bits_laddr_garbage;
	wire _write_dispatch_q_q_io_deq_bits_laddr_garbage_bit;
	wire [13:0] _write_dispatch_q_q_io_deq_bits_laddr_data;
	wire _write_dispatch_q_q_io_deq_bits_dest;
	wire [2:0] _write_dispatch_q_q_io_deq_bits_acc_act;
	wire [31:0] _write_dispatch_q_q_io_deq_bits_acc_scale;
	wire [31:0] _write_dispatch_q_q_io_deq_bits_acc_igelu_qb;
	wire [31:0] _write_dispatch_q_q_io_deq_bits_acc_igelu_qc;
	wire [31:0] _write_dispatch_q_q_io_deq_bits_acc_iexp_qln2;
	wire [31:0] _write_dispatch_q_q_io_deq_bits_acc_iexp_qln2_inv;
	wire [7:0] _write_dispatch_q_q_io_deq_bits_acc_norm_stats_id;
	wire [15:0] _write_dispatch_q_q_io_deq_bits_len;
	wire [7:0] _write_dispatch_q_q_io_deq_bits_block;
	wire [7:0] _write_dispatch_q_q_io_deq_bits_cmd_id;
	wire _write_dispatch_q_q_io_deq_bits_status_debug;
	wire _write_dispatch_q_q_io_deq_bits_status_cease;
	wire _write_dispatch_q_q_io_deq_bits_status_wfi;
	wire [31:0] _write_dispatch_q_q_io_deq_bits_status_isa;
	wire [1:0] _write_dispatch_q_q_io_deq_bits_status_dprv;
	wire _write_dispatch_q_q_io_deq_bits_status_dv;
	wire [1:0] _write_dispatch_q_q_io_deq_bits_status_prv;
	wire _write_dispatch_q_q_io_deq_bits_status_v;
	wire _write_dispatch_q_q_io_deq_bits_status_sd;
	wire [22:0] _write_dispatch_q_q_io_deq_bits_status_zero2;
	wire _write_dispatch_q_q_io_deq_bits_status_mpv;
	wire _write_dispatch_q_q_io_deq_bits_status_gva;
	wire _write_dispatch_q_q_io_deq_bits_status_mbe;
	wire _write_dispatch_q_q_io_deq_bits_status_sbe;
	wire [1:0] _write_dispatch_q_q_io_deq_bits_status_sxl;
	wire [1:0] _write_dispatch_q_q_io_deq_bits_status_uxl;
	wire _write_dispatch_q_q_io_deq_bits_status_sd_rv32;
	wire [7:0] _write_dispatch_q_q_io_deq_bits_status_zero1;
	wire _write_dispatch_q_q_io_deq_bits_status_tsr;
	wire _write_dispatch_q_q_io_deq_bits_status_tw;
	wire _write_dispatch_q_q_io_deq_bits_status_tvm;
	wire _write_dispatch_q_q_io_deq_bits_status_mxr;
	wire _write_dispatch_q_q_io_deq_bits_status_sum;
	wire _write_dispatch_q_q_io_deq_bits_status_mprv;
	wire [1:0] _write_dispatch_q_q_io_deq_bits_status_xs;
	wire [1:0] _write_dispatch_q_q_io_deq_bits_status_fs;
	wire [1:0] _write_dispatch_q_q_io_deq_bits_status_mpp;
	wire [1:0] _write_dispatch_q_q_io_deq_bits_status_vs;
	wire _write_dispatch_q_q_io_deq_bits_status_spp;
	wire _write_dispatch_q_q_io_deq_bits_status_mpie;
	wire _write_dispatch_q_q_io_deq_bits_status_ube;
	wire _write_dispatch_q_q_io_deq_bits_status_spie;
	wire _write_dispatch_q_q_io_deq_bits_status_upie;
	wire _write_dispatch_q_q_io_deq_bits_status_mie;
	wire _write_dispatch_q_q_io_deq_bits_status_hie;
	wire _write_dispatch_q_q_io_deq_bits_status_sie;
	wire _write_dispatch_q_q_io_deq_bits_status_uie;
	wire _write_dispatch_q_q_io_deq_bits_pool_en;
	wire _write_dispatch_q_q_io_deq_bits_store_en;
	wire _buffer_2_auto_in_a_ready;
	wire _buffer_2_auto_in_d_valid;
	wire [2:0] _buffer_2_auto_in_d_bits_opcode;
	wire [1:0] _buffer_2_auto_in_d_bits_param;
	wire [2:0] _buffer_2_auto_in_d_bits_size;
	wire [4:0] _buffer_2_auto_in_d_bits_source;
	wire _buffer_2_auto_in_d_bits_sink;
	wire _buffer_2_auto_in_d_bits_denied;
	wire [127:0] _buffer_2_auto_in_d_bits_data;
	wire _buffer_2_auto_in_d_bits_corrupt;
	wire _buffer_1_auto_in_a_ready;
	wire _buffer_1_auto_in_d_valid;
	wire [2:0] _buffer_1_auto_in_d_bits_size;
	wire [3:0] _buffer_1_auto_in_d_bits_source;
	wire _buffer_1_auto_out_a_valid;
	wire [2:0] _buffer_1_auto_out_a_bits_opcode;
	wire [2:0] _buffer_1_auto_out_a_bits_param;
	wire [2:0] _buffer_1_auto_out_a_bits_size;
	wire [3:0] _buffer_1_auto_out_a_bits_source;
	wire [31:0] _buffer_1_auto_out_a_bits_address;
	wire [15:0] _buffer_1_auto_out_a_bits_mask;
	wire [127:0] _buffer_1_auto_out_a_bits_data;
	wire _buffer_1_auto_out_a_bits_corrupt;
	wire _buffer_1_auto_out_d_ready;
	wire _buffer_auto_in_a_ready;
	wire _buffer_auto_in_d_valid;
	wire [2:0] _buffer_auto_in_d_bits_opcode;
	wire [2:0] _buffer_auto_in_d_bits_size;
	wire [3:0] _buffer_auto_in_d_bits_source;
	wire [127:0] _buffer_auto_in_d_bits_data;
	wire _buffer_auto_out_a_valid;
	wire [2:0] _buffer_auto_out_a_bits_opcode;
	wire [2:0] _buffer_auto_out_a_bits_param;
	wire [2:0] _buffer_auto_out_a_bits_size;
	wire [3:0] _buffer_auto_out_a_bits_source;
	wire [31:0] _buffer_auto_out_a_bits_address;
	wire [15:0] _buffer_auto_out_a_bits_mask;
	wire [127:0] _buffer_auto_out_a_bits_data;
	wire _buffer_auto_out_a_bits_corrupt;
	wire _buffer_auto_out_d_ready;
	wire _writer_auto_out_a_valid;
	wire [2:0] _writer_auto_out_a_bits_opcode;
	wire [2:0] _writer_auto_out_a_bits_param;
	wire [2:0] _writer_auto_out_a_bits_size;
	wire [3:0] _writer_auto_out_a_bits_source;
	wire [31:0] _writer_auto_out_a_bits_address;
	wire [15:0] _writer_auto_out_a_bits_mask;
	wire [127:0] _writer_auto_out_a_bits_data;
	wire _writer_auto_out_a_bits_corrupt;
	wire _writer_auto_out_d_ready;
	wire _writer_io_req_ready;
	wire _writer_io_busy;
	wire _reader_auto_core_out_a_valid;
	wire [2:0] _reader_auto_core_out_a_bits_opcode;
	wire [2:0] _reader_auto_core_out_a_bits_param;
	wire [2:0] _reader_auto_core_out_a_bits_size;
	wire [3:0] _reader_auto_core_out_a_bits_source;
	wire [31:0] _reader_auto_core_out_a_bits_address;
	wire [15:0] _reader_auto_core_out_a_bits_mask;
	wire [127:0] _reader_auto_core_out_a_bits_data;
	wire _reader_auto_core_out_a_bits_corrupt;
	wire _reader_auto_core_out_d_ready;
	wire _reader_io_req_ready;
	wire _reader_io_resp_valid;
	wire [511:0] _reader_io_resp_bits_data;
	wire [13:0] _reader_io_resp_bits_addr;
	wire _reader_io_resp_bits_mask_0;
	wire _reader_io_resp_bits_mask_1;
	wire _reader_io_resp_bits_mask_2;
	wire _reader_io_resp_bits_mask_3;
	wire _reader_io_resp_bits_mask_4;
	wire _reader_io_resp_bits_mask_5;
	wire _reader_io_resp_bits_mask_6;
	wire _reader_io_resp_bits_mask_7;
	wire _reader_io_resp_bits_mask_8;
	wire _reader_io_resp_bits_mask_9;
	wire _reader_io_resp_bits_mask_10;
	wire _reader_io_resp_bits_mask_11;
	wire _reader_io_resp_bits_mask_12;
	wire _reader_io_resp_bits_mask_13;
	wire _reader_io_resp_bits_mask_14;
	wire _reader_io_resp_bits_mask_15;
	wire _reader_io_resp_bits_mask_16;
	wire _reader_io_resp_bits_mask_17;
	wire _reader_io_resp_bits_mask_18;
	wire _reader_io_resp_bits_mask_19;
	wire _reader_io_resp_bits_mask_20;
	wire _reader_io_resp_bits_mask_21;
	wire _reader_io_resp_bits_mask_22;
	wire _reader_io_resp_bits_mask_23;
	wire _reader_io_resp_bits_mask_24;
	wire _reader_io_resp_bits_mask_25;
	wire _reader_io_resp_bits_mask_26;
	wire _reader_io_resp_bits_mask_27;
	wire _reader_io_resp_bits_mask_28;
	wire _reader_io_resp_bits_mask_29;
	wire _reader_io_resp_bits_mask_30;
	wire _reader_io_resp_bits_mask_31;
	wire _reader_io_resp_bits_mask_32;
	wire _reader_io_resp_bits_mask_33;
	wire _reader_io_resp_bits_mask_34;
	wire _reader_io_resp_bits_mask_35;
	wire _reader_io_resp_bits_mask_36;
	wire _reader_io_resp_bits_mask_37;
	wire _reader_io_resp_bits_mask_38;
	wire _reader_io_resp_bits_mask_39;
	wire _reader_io_resp_bits_mask_40;
	wire _reader_io_resp_bits_mask_41;
	wire _reader_io_resp_bits_mask_42;
	wire _reader_io_resp_bits_mask_43;
	wire _reader_io_resp_bits_mask_44;
	wire _reader_io_resp_bits_mask_45;
	wire _reader_io_resp_bits_mask_46;
	wire _reader_io_resp_bits_mask_47;
	wire _reader_io_resp_bits_mask_48;
	wire _reader_io_resp_bits_mask_49;
	wire _reader_io_resp_bits_mask_50;
	wire _reader_io_resp_bits_mask_51;
	wire _reader_io_resp_bits_mask_52;
	wire _reader_io_resp_bits_mask_53;
	wire _reader_io_resp_bits_mask_54;
	wire _reader_io_resp_bits_mask_55;
	wire _reader_io_resp_bits_mask_56;
	wire _reader_io_resp_bits_mask_57;
	wire _reader_io_resp_bits_mask_58;
	wire _reader_io_resp_bits_mask_59;
	wire _reader_io_resp_bits_mask_60;
	wire _reader_io_resp_bits_mask_61;
	wire _reader_io_resp_bits_mask_62;
	wire _reader_io_resp_bits_mask_63;
	wire _reader_io_resp_bits_is_acc;
	wire _reader_io_resp_bits_accumulate;
	wire _reader_io_resp_bits_has_acc_bitwidth;
	wire [31:0] _reader_io_resp_bits_scale;
	wire [15:0] _reader_io_resp_bits_repeats;
	wire [15:0] _reader_io_resp_bits_pixel_repeats;
	wire [15:0] _reader_io_resp_bits_len;
	wire _reader_io_resp_bits_last;
	wire [7:0] _reader_io_resp_bits_bytes_read;
	wire [7:0] _reader_io_resp_bits_cmd_id;
	wire _reader_io_busy;
	wire _xbar_auto_anon_in_1_a_ready;
	wire _xbar_auto_anon_in_1_d_valid;
	wire [2:0] _xbar_auto_anon_in_1_d_bits_opcode;
	wire [1:0] _xbar_auto_anon_in_1_d_bits_param;
	wire [2:0] _xbar_auto_anon_in_1_d_bits_size;
	wire [3:0] _xbar_auto_anon_in_1_d_bits_source;
	wire _xbar_auto_anon_in_1_d_bits_sink;
	wire _xbar_auto_anon_in_1_d_bits_denied;
	wire [127:0] _xbar_auto_anon_in_1_d_bits_data;
	wire _xbar_auto_anon_in_1_d_bits_corrupt;
	wire _xbar_auto_anon_in_0_a_ready;
	wire _xbar_auto_anon_in_0_d_valid;
	wire [2:0] _xbar_auto_anon_in_0_d_bits_opcode;
	wire [1:0] _xbar_auto_anon_in_0_d_bits_param;
	wire [2:0] _xbar_auto_anon_in_0_d_bits_size;
	wire [3:0] _xbar_auto_anon_in_0_d_bits_source;
	wire _xbar_auto_anon_in_0_d_bits_sink;
	wire _xbar_auto_anon_in_0_d_bits_denied;
	wire [127:0] _xbar_auto_anon_in_0_d_bits_data;
	wire _xbar_auto_anon_in_0_d_bits_corrupt;
	wire _xbar_auto_anon_out_a_valid;
	wire [2:0] _xbar_auto_anon_out_a_bits_opcode;
	wire [2:0] _xbar_auto_anon_out_a_bits_param;
	wire [2:0] _xbar_auto_anon_out_a_bits_size;
	wire [4:0] _xbar_auto_anon_out_a_bits_source;
	wire [31:0] _xbar_auto_anon_out_a_bits_address;
	wire [15:0] _xbar_auto_anon_out_a_bits_mask;
	wire [127:0] _xbar_auto_anon_out_a_bits_data;
	wire _xbar_auto_anon_out_a_bits_corrupt;
	wire _xbar_auto_anon_out_d_ready;
	wire _dmawrite_T_81 = _write_dispatch_q_q_io_deq_bits_laddr_is_acc_addr & _write_dispatch_q_q_io_deq_bits_laddr_accumulate;
	wire _GEN_3 = ((_dmawrite_T_81 & _write_dispatch_q_q_io_deq_bits_laddr_read_full_acc_row) & &_write_dispatch_q_q_io_deq_bits_laddr_data) & _write_dispatch_q_q_io_deq_bits_laddr_garbage_bit;
	wire _GEN_4 = (((_write_norm_q_io_deq_bits_laddr_is_acc_addr & _write_norm_q_io_deq_bits_laddr_accumulate) & _write_norm_q_io_deq_bits_laddr_read_full_acc_row) & &_write_norm_q_io_deq_bits_laddr_data) & _write_norm_q_io_deq_bits_laddr_garbage_bit;
	wire _GEN_5 = _GEN_4 | ~_write_norm_q_io_deq_bits_laddr_is_acc_addr;
	wire _acc_waiting_to_be_scaled_T = _write_scale_q_io_deq_bits_laddr_is_acc_addr & _write_scale_q_io_deq_bits_laddr_accumulate;
	wire _dma_resp_ready_T_2 = _write_issue_q_io_deq_bits_laddr_is_acc_addr & _write_issue_q_io_deq_bits_laddr_accumulate;
	wire writeData_is_full_width = (~(((_dma_resp_ready_T_2 & _write_issue_q_io_deq_bits_laddr_read_full_acc_row) & &_write_issue_q_io_deq_bits_laddr_data) & _write_issue_q_io_deq_bits_laddr_garbage_bit) & _write_issue_q_io_deq_bits_laddr_is_acc_addr) & _write_issue_q_io_deq_bits_laddr_read_full_acc_row;
	wire _reader_io_resp_ready_T = _reader_io_resp_bits_is_acc & _reader_io_resp_bits_has_acc_bitwidth;
	wire mvin_scale_finished = (_GEN_1 & _mvin_scale_pixel_repeater_io_resp_valid) & _mvin_scale_pixel_repeater_io_resp_bits_last;
	wire mvin_scale_acc_finished = (_GEN_0 & _vsm_1_io_resp_valid) & _vsm_1_io_resp_bits_last;
	wire _dmawrite_T_80 = _write_dispatch_q_q_io_deq_valid & _write_norm_q_io_enq_ready;
	wire dmawrite = (((_dmawrite_T_80 & ~(((_dmawrite_T_81 & _write_dispatch_q_q_io_deq_bits_laddr_read_full_acc_row) & &_write_dispatch_q_q_io_deq_bits_laddr_data) & _write_dispatch_q_q_io_deq_bits_laddr_garbage_bit)) & ~bank_ios_0_write_valid) & ~_write_dispatch_q_q_io_deq_bits_laddr_is_acc_addr) & (_write_dispatch_q_q_io_deq_bits_laddr_data[13:12] == 2'h0);
	wire bank_ios_0_read_req_valid = io_srams_read_0_req_valid | dmawrite;
	wire _GEN_6 = ((~io_srams_read_0_req_valid & dmawrite) & _spad_mems_0_io_read_req_ready) & bank_ios_0_read_req_valid;
	wire _dma_read_pipe_io_deq_ready_T_14 = (((_writer_io_req_ready & ~_write_issue_q_io_deq_bits_laddr_is_acc_addr) & (_write_issue_q_io_deq_bits_laddr_data[13:12] == 2'h0)) & _write_issue_q_io_deq_valid) & ~(((_dma_resp_ready_T_2 & _write_issue_q_io_deq_bits_laddr_read_full_acc_row) & &_write_issue_q_io_deq_bits_laddr_data) & _write_issue_q_io_deq_bits_laddr_garbage_bit);
	wire dmawrite_1 = (((_dmawrite_T_80 & ~(((_dmawrite_T_81 & _write_dispatch_q_q_io_deq_bits_laddr_read_full_acc_row) & &_write_dispatch_q_q_io_deq_bits_laddr_data) & _write_dispatch_q_q_io_deq_bits_laddr_garbage_bit)) & ~bank_ios_1_write_valid) & ~_write_dispatch_q_q_io_deq_bits_laddr_is_acc_addr) & (_write_dispatch_q_q_io_deq_bits_laddr_data[13:12] == 2'h1);
	wire bank_ios_1_read_req_valid = io_srams_read_1_req_valid | dmawrite_1;
	wire _GEN_7 = ((~io_srams_read_1_req_valid & dmawrite_1) & _spad_mems_1_io_read_req_ready) & bank_ios_1_read_req_valid;
	wire _dma_read_pipe_io_deq_ready_T_29 = (((_writer_io_req_ready & ~_write_issue_q_io_deq_bits_laddr_is_acc_addr) & (_write_issue_q_io_deq_bits_laddr_data[13:12] == 2'h1)) & _write_issue_q_io_deq_valid) & ~(((_dma_resp_ready_T_2 & _write_issue_q_io_deq_bits_laddr_read_full_acc_row) & &_write_issue_q_io_deq_bits_laddr_data) & _write_issue_q_io_deq_bits_laddr_garbage_bit);
	wire _GEN_8 = _dma_read_pipe_io_deq_ready_T_29 & _dma_read_pipe_1_io_deq_valid;
	wire dmawrite_2 = (((_dmawrite_T_80 & ~(((_dmawrite_T_81 & _write_dispatch_q_q_io_deq_bits_laddr_read_full_acc_row) & &_write_dispatch_q_q_io_deq_bits_laddr_data) & _write_dispatch_q_q_io_deq_bits_laddr_garbage_bit)) & ~bank_ios_2_write_valid) & ~_write_dispatch_q_q_io_deq_bits_laddr_is_acc_addr) & (_write_dispatch_q_q_io_deq_bits_laddr_data[13:12] == 2'h2);
	wire bank_ios_2_read_req_valid = io_srams_read_2_req_valid | dmawrite_2;
	wire _GEN_9 = ((~io_srams_read_2_req_valid & dmawrite_2) & _spad_mems_2_io_read_req_ready) & bank_ios_2_read_req_valid;
	wire _dma_read_pipe_io_deq_ready_T_44 = (((_writer_io_req_ready & ~_write_issue_q_io_deq_bits_laddr_is_acc_addr) & (_write_issue_q_io_deq_bits_laddr_data[13:12] == 2'h2)) & _write_issue_q_io_deq_valid) & ~(((_dma_resp_ready_T_2 & _write_issue_q_io_deq_bits_laddr_read_full_acc_row) & &_write_issue_q_io_deq_bits_laddr_data) & _write_issue_q_io_deq_bits_laddr_garbage_bit);
	wire _GEN_10 = _dma_read_pipe_io_deq_ready_T_44 & _dma_read_pipe_2_io_deq_valid;
	wire dmawrite_3 = (((_dmawrite_T_80 & ~(((_dmawrite_T_81 & _write_dispatch_q_q_io_deq_bits_laddr_read_full_acc_row) & &_write_dispatch_q_q_io_deq_bits_laddr_data) & _write_dispatch_q_q_io_deq_bits_laddr_garbage_bit)) & ~bank_ios_3_write_valid) & ~_write_dispatch_q_q_io_deq_bits_laddr_is_acc_addr) & &_write_dispatch_q_q_io_deq_bits_laddr_data[13:12];
	wire bank_ios_3_read_req_valid = io_srams_read_3_req_valid | dmawrite_3;
	wire _GEN_11 = ((~io_srams_read_3_req_valid & dmawrite_3) & _spad_mems_3_io_read_req_ready) & bank_ios_3_read_req_valid;
	wire _dma_read_pipe_io_deq_ready_T_59 = (((_writer_io_req_ready & ~_write_issue_q_io_deq_bits_laddr_is_acc_addr) & &_write_issue_q_io_deq_bits_laddr_data[13:12]) & _write_issue_q_io_deq_valid) & ~(((_dma_resp_ready_T_2 & _write_issue_q_io_deq_bits_laddr_read_full_acc_row) & &_write_issue_q_io_deq_bits_laddr_data) & _write_issue_q_io_deq_bits_laddr_garbage_bit);
	wire _GEN_12 = _dma_read_pipe_io_deq_ready_T_59 & _dma_read_pipe_3_io_deq_valid;
	wire _dmaread_T_4 = (_mvin_scale_pixel_repeater_io_resp_valid & ~_mvin_scale_pixel_repeater_io_resp_bits_tag_is_acc) & (_mvin_scale_pixel_repeater_io_resp_bits_laddr_data[13:12] == 2'h0);
	wire _zerowrite_T_52 = _mvin_scale_pixel_repeater_io_resp_valid & _mvin_scale_pixel_repeater_io_resp_bits_last;
	wire _zerowrite_T_53 = _vsm_1_io_resp_valid & _vsm_1_io_resp_bits_last;
	wire _zerowrite_T_9 = ((_zero_writer_pixel_repeater_io_resp_valid & ~_zero_writer_pixel_repeater_io_resp_bits_laddr_is_acc_addr) & (_zero_writer_pixel_repeater_io_resp_bits_laddr_data[13:12] == 2'h0)) & ~(_zerowrite_T_52 | _zerowrite_T_53);
	assign bank_ios_0_write_valid = (io_srams_write_0_valid | _dmaread_T_4) | _zerowrite_T_9;
	wire _dmaread_T_9 = (_mvin_scale_pixel_repeater_io_resp_valid & ~_mvin_scale_pixel_repeater_io_resp_bits_tag_is_acc) & (_mvin_scale_pixel_repeater_io_resp_bits_laddr_data[13:12] == 2'h1);
	wire _zerowrite_T_19 = ((_zero_writer_pixel_repeater_io_resp_valid & ~_zero_writer_pixel_repeater_io_resp_bits_laddr_is_acc_addr) & (_zero_writer_pixel_repeater_io_resp_bits_laddr_data[13:12] == 2'h1)) & ~(_zerowrite_T_52 | _zerowrite_T_53);
	assign bank_ios_1_write_valid = (io_srams_write_1_valid | _dmaread_T_9) | _zerowrite_T_19;
	wire _dmaread_T_14 = (_mvin_scale_pixel_repeater_io_resp_valid & ~_mvin_scale_pixel_repeater_io_resp_bits_tag_is_acc) & (_mvin_scale_pixel_repeater_io_resp_bits_laddr_data[13:12] == 2'h2);
	wire _zerowrite_T_29 = ((_zero_writer_pixel_repeater_io_resp_valid & ~_zero_writer_pixel_repeater_io_resp_bits_laddr_is_acc_addr) & (_zero_writer_pixel_repeater_io_resp_bits_laddr_data[13:12] == 2'h2)) & ~(_zerowrite_T_52 | _zerowrite_T_53);
	assign bank_ios_2_write_valid = (io_srams_write_2_valid | _dmaread_T_14) | _zerowrite_T_29;
	wire _dmaread_T_19 = (_mvin_scale_pixel_repeater_io_resp_valid & ~_mvin_scale_pixel_repeater_io_resp_bits_tag_is_acc) & &_mvin_scale_pixel_repeater_io_resp_bits_laddr_data[13:12];
	wire _zerowrite_T_39 = ((_zero_writer_pixel_repeater_io_resp_valid & ~_zero_writer_pixel_repeater_io_resp_bits_laddr_is_acc_addr) & &_zero_writer_pixel_repeater_io_resp_bits_laddr_data[13:12]) & ~(_zerowrite_T_52 | _zerowrite_T_53);
	assign bank_ios_3_write_valid = (io_srams_write_3_valid | _dmaread_T_19) | _zerowrite_T_39;
	wire acc_waiting_to_be_scaled = ((_write_scale_q_io_deq_valid & ~(((_acc_waiting_to_be_scaled_T & _write_scale_q_io_deq_bits_laddr_read_full_acc_row) & &_write_scale_q_io_deq_bits_laddr_data) & _write_scale_q_io_deq_bits_laddr_garbage_bit)) & _write_scale_q_io_deq_bits_laddr_is_acc_addr) & _write_issue_q_io_enq_ready;
	wire _acc_scale_unit_io_in_valid_T = _norm_unit_passthru_q_io_deq_valid & acc_waiting_to_be_scaled;
	wire _GEN_13 = ((_acc_scale_unit_io_in_ready & _acc_scale_unit_io_in_valid_T) | (((_acc_waiting_to_be_scaled_T & _write_scale_q_io_deq_bits_laddr_read_full_acc_row) & &_write_scale_q_io_deq_bits_laddr_data) & _write_scale_q_io_deq_bits_laddr_garbage_bit)) | ~_write_scale_q_io_deq_bits_laddr_is_acc_addr;
	wire _GEN_14 = ((_acc_scale_unit_io_out_bits_fromDMA & _writer_io_req_ready) & _write_issue_q_io_deq_bits_laddr_is_acc_addr) & ~(((_dma_resp_ready_T_2 & _write_issue_q_io_deq_bits_laddr_read_full_acc_row) & &_write_issue_q_io_deq_bits_laddr_data) & _write_issue_q_io_deq_bits_laddr_garbage_bit);
	assign writeData_valid = (_GEN_14 ? _acc_scale_unit_io_out_valid : (((_GEN_12 | _GEN_10) | _GEN_8) | (_dma_read_pipe_io_deq_ready_T_14 & _dma_read_pipe_io_deq_valid)) | (((_dma_resp_ready_T_2 & _write_issue_q_io_deq_bits_laddr_read_full_acc_row) & &_write_issue_q_io_deq_bits_laddr_data) & _write_issue_q_io_deq_bits_laddr_garbage_bit));
	assign writeData_bits = {384'h0, (_GEN_14 ? {_acc_scale_unit_io_out_bits_data_15_0, _acc_scale_unit_io_out_bits_data_14_0, _acc_scale_unit_io_out_bits_data_13_0, _acc_scale_unit_io_out_bits_data_12_0, _acc_scale_unit_io_out_bits_data_11_0, _acc_scale_unit_io_out_bits_data_10_0, _acc_scale_unit_io_out_bits_data_9_0, _acc_scale_unit_io_out_bits_data_8_0, _acc_scale_unit_io_out_bits_data_7_0, _acc_scale_unit_io_out_bits_data_6_0, _acc_scale_unit_io_out_bits_data_5_0, _acc_scale_unit_io_out_bits_data_4_0, _acc_scale_unit_io_out_bits_data_3_0, _acc_scale_unit_io_out_bits_data_2_0, _acc_scale_unit_io_out_bits_data_1_0, _acc_scale_unit_io_out_bits_data_0_0} : (_GEN_12 ? _dma_read_pipe_3_io_deq_bits_data : (_GEN_10 ? _dma_read_pipe_2_io_deq_bits_data : (_GEN_8 ? _dma_read_pipe_1_io_deq_bits_data : _dma_read_pipe_io_deq_bits_data))))};
	assign fullAccWriteData = {_acc_scale_unit_io_out_bits_full_data_15_0, _acc_scale_unit_io_out_bits_full_data_14_0, _acc_scale_unit_io_out_bits_full_data_13_0, _acc_scale_unit_io_out_bits_full_data_12_0, _acc_scale_unit_io_out_bits_full_data_11_0, _acc_scale_unit_io_out_bits_full_data_10_0, _acc_scale_unit_io_out_bits_full_data_9_0, _acc_scale_unit_io_out_bits_full_data_8_0, _acc_scale_unit_io_out_bits_full_data_7_0, _acc_scale_unit_io_out_bits_full_data_6_0, _acc_scale_unit_io_out_bits_full_data_5_0, _acc_scale_unit_io_out_bits_full_data_4_0, _acc_scale_unit_io_out_bits_full_data_3_0, _acc_scale_unit_io_out_bits_full_data_2_0, _acc_scale_unit_io_out_bits_full_data_1_0, _acc_scale_unit_io_out_bits_full_data_0_0};
	wire [31:0] io_acc_read_resp_1_bits_data_0_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_0_0[7]}}, _acc_scale_unit_io_out_bits_data_0_0};
	wire [31:0] io_acc_read_resp_1_bits_data_1_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_1_0[7]}}, _acc_scale_unit_io_out_bits_data_1_0};
	wire [31:0] io_acc_read_resp_1_bits_data_2_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_2_0[7]}}, _acc_scale_unit_io_out_bits_data_2_0};
	wire [31:0] io_acc_read_resp_1_bits_data_3_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_3_0[7]}}, _acc_scale_unit_io_out_bits_data_3_0};
	wire [31:0] io_acc_read_resp_1_bits_data_4_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_4_0[7]}}, _acc_scale_unit_io_out_bits_data_4_0};
	wire [31:0] io_acc_read_resp_1_bits_data_5_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_5_0[7]}}, _acc_scale_unit_io_out_bits_data_5_0};
	wire [31:0] io_acc_read_resp_1_bits_data_6_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_6_0[7]}}, _acc_scale_unit_io_out_bits_data_6_0};
	wire [31:0] io_acc_read_resp_1_bits_data_7_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_7_0[7]}}, _acc_scale_unit_io_out_bits_data_7_0};
	wire [31:0] io_acc_read_resp_1_bits_data_8_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_8_0[7]}}, _acc_scale_unit_io_out_bits_data_8_0};
	wire [31:0] io_acc_read_resp_1_bits_data_9_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_9_0[7]}}, _acc_scale_unit_io_out_bits_data_9_0};
	wire [31:0] io_acc_read_resp_1_bits_data_10_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_10_0[7]}}, _acc_scale_unit_io_out_bits_data_10_0};
	wire [31:0] io_acc_read_resp_1_bits_data_11_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_11_0[7]}}, _acc_scale_unit_io_out_bits_data_11_0};
	wire [31:0] io_acc_read_resp_1_bits_data_12_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_12_0[7]}}, _acc_scale_unit_io_out_bits_data_12_0};
	wire [31:0] io_acc_read_resp_1_bits_data_13_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_13_0[7]}}, _acc_scale_unit_io_out_bits_data_13_0};
	wire [31:0] io_acc_read_resp_1_bits_data_14_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_14_0[7]}}, _acc_scale_unit_io_out_bits_data_14_0};
	wire [31:0] io_acc_read_resp_1_bits_data_15_0_0 = {{24 {_acc_scale_unit_io_out_bits_data_15_0[7]}}, _acc_scale_unit_io_out_bits_data_15_0};
	wire _GEN_15 = ~_acc_scale_unit_io_out_bits_fromDMA & (_acc_scale_unit_io_out_bits_acc_bank_id == 2'h0);
	wire _GEN_16 = ~_acc_scale_unit_io_out_bits_fromDMA & (_acc_scale_unit_io_out_bits_acc_bank_id == 2'h1);
	wire dmawrite_4 = ((_dmawrite_T_80 & ~(((_dmawrite_T_81 & _write_dispatch_q_q_io_deq_bits_laddr_read_full_acc_row) & &_write_dispatch_q_q_io_deq_bits_laddr_data) & _write_dispatch_q_q_io_deq_bits_laddr_garbage_bit)) & _write_dispatch_q_q_io_deq_bits_laddr_is_acc_addr) & ~_write_dispatch_q_q_io_deq_bits_laddr_data[9];
	wire bank_ios_1_0_read_req_valid = io_acc_read_req_0_valid | dmawrite_4;
	wire _GEN_17 = ((~io_acc_read_req_0_valid & dmawrite_4) & _acc_mems_0_io_read_req_ready) & bank_ios_1_0_read_req_valid;
	wire _GEN_18 = _write_norm_q_io_deq_valid & _norm_unit_passthru_q_io_enq_ready;
	wire bank_ios_1_0_read_resp_ready = ((((_GEN_18 & _acc_mems_0_io_read_resp_valid) & _write_scale_q_io_enq_ready) & _write_norm_q_io_deq_bits_laddr_is_acc_addr) & ~_GEN_4) & ~_write_norm_q_io_deq_bits_laddr_data[9];
	wire dmawrite_5 = ((_dmawrite_T_80 & ~(((_dmawrite_T_81 & _write_dispatch_q_q_io_deq_bits_laddr_read_full_acc_row) & &_write_dispatch_q_q_io_deq_bits_laddr_data) & _write_dispatch_q_q_io_deq_bits_laddr_garbage_bit)) & _write_dispatch_q_q_io_deq_bits_laddr_is_acc_addr) & _write_dispatch_q_q_io_deq_bits_laddr_data[9];
	wire bank_ios_1_1_read_req_valid = io_acc_read_req_1_valid | dmawrite_5;
	wire _GEN_19 = ((~io_acc_read_req_1_valid & dmawrite_5) & _acc_mems_1_io_read_req_ready) & bank_ios_1_1_read_req_valid;
	assign _GEN_2 = (((((_GEN_19 | _GEN_17) | _GEN_11) | _GEN_9) | _GEN_7) | _GEN_6) | (_GEN_3 & _write_norm_q_io_enq_ready);
	wire bank_ios_1_1_read_resp_ready = ((((_GEN_18 & _acc_mems_1_io_read_resp_valid) & _write_scale_q_io_enq_ready) & _write_norm_q_io_deq_bits_laddr_is_acc_addr) & ~_GEN_4) & _write_norm_q_io_deq_bits_laddr_data[9];
	wire from_mvin_scale = _mvin_scale_pixel_repeater_io_resp_valid & _mvin_scale_pixel_repeater_io_resp_bits_tag_is_acc;
	wire from_mvin_scale_acc = _vsm_1_io_resp_valid & _vsm_1_io_resp_bits_tag_is_acc;
	wire [9:0] _mvin_scale_acc_laddr_result_data_T = _vsm_1_io_resp_bits_tag_addr[9:0] + _vsm_1_io_resp_bits_row[9:0];
	wire spad_last = _zerowrite_T_52 & ~_mvin_scale_pixel_repeater_io_resp_bits_tag_is_acc;
	wire _bank_ios_0_write_bits_addr_T_1 = from_mvin_scale | from_mvin_scale_acc;
	wire _zerowrite_T_48 = _zero_writer_pixel_repeater_io_resp_valid & _zero_writer_pixel_repeater_io_resp_bits_laddr_is_acc_addr;
	wire _GEN_20 = (_bank_ios_0_write_bits_addr_T_1 & ~(from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_laddr_data[9] : _mvin_scale_acc_laddr_result_data_T[9])) & ~spad_last;
	wire _GEN_21 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_0 : _vsm_1_io_resp_bits_tag_mask_0);
	wire _GEN_22 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_0 : _vsm_1_io_resp_bits_tag_mask_1);
	wire _GEN_23 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_0 : _vsm_1_io_resp_bits_tag_mask_2);
	wire _GEN_24 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_0 : _vsm_1_io_resp_bits_tag_mask_3);
	wire _GEN_25 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_1 : _vsm_1_io_resp_bits_tag_mask_4);
	wire _GEN_26 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_1 : _vsm_1_io_resp_bits_tag_mask_5);
	wire _GEN_27 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_1 : _vsm_1_io_resp_bits_tag_mask_6);
	wire _GEN_28 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_1 : _vsm_1_io_resp_bits_tag_mask_7);
	wire _GEN_29 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_2 : _vsm_1_io_resp_bits_tag_mask_8);
	wire _GEN_30 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_2 : _vsm_1_io_resp_bits_tag_mask_9);
	wire _GEN_31 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_2 : _vsm_1_io_resp_bits_tag_mask_10);
	wire _GEN_32 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_2 : _vsm_1_io_resp_bits_tag_mask_11);
	wire _GEN_33 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_3 : _vsm_1_io_resp_bits_tag_mask_12);
	wire _GEN_34 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_3 : _vsm_1_io_resp_bits_tag_mask_13);
	wire _GEN_35 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_3 : _vsm_1_io_resp_bits_tag_mask_14);
	wire _GEN_36 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_3 : _vsm_1_io_resp_bits_tag_mask_15);
	wire _GEN_37 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_4 : _vsm_1_io_resp_bits_tag_mask_16);
	wire _GEN_38 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_4 : _vsm_1_io_resp_bits_tag_mask_17);
	wire _GEN_39 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_4 : _vsm_1_io_resp_bits_tag_mask_18);
	wire _GEN_40 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_4 : _vsm_1_io_resp_bits_tag_mask_19);
	wire _GEN_41 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_5 : _vsm_1_io_resp_bits_tag_mask_20);
	wire _GEN_42 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_5 : _vsm_1_io_resp_bits_tag_mask_21);
	wire _GEN_43 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_5 : _vsm_1_io_resp_bits_tag_mask_22);
	wire _GEN_44 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_5 : _vsm_1_io_resp_bits_tag_mask_23);
	wire _GEN_45 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_6 : _vsm_1_io_resp_bits_tag_mask_24);
	wire _GEN_46 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_6 : _vsm_1_io_resp_bits_tag_mask_25);
	wire _GEN_47 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_6 : _vsm_1_io_resp_bits_tag_mask_26);
	wire _GEN_48 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_6 : _vsm_1_io_resp_bits_tag_mask_27);
	wire _GEN_49 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_7 : _vsm_1_io_resp_bits_tag_mask_28);
	wire _GEN_50 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_7 : _vsm_1_io_resp_bits_tag_mask_29);
	wire _GEN_51 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_7 : _vsm_1_io_resp_bits_tag_mask_30);
	wire _GEN_52 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_7 : _vsm_1_io_resp_bits_tag_mask_31);
	wire _GEN_53 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_8 : _vsm_1_io_resp_bits_tag_mask_32);
	wire _GEN_54 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_8 : _vsm_1_io_resp_bits_tag_mask_33);
	wire _GEN_55 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_8 : _vsm_1_io_resp_bits_tag_mask_34);
	wire _GEN_56 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_8 : _vsm_1_io_resp_bits_tag_mask_35);
	wire _GEN_57 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_9 : _vsm_1_io_resp_bits_tag_mask_36);
	wire _GEN_58 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_9 : _vsm_1_io_resp_bits_tag_mask_37);
	wire _GEN_59 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_9 : _vsm_1_io_resp_bits_tag_mask_38);
	wire _GEN_60 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_9 : _vsm_1_io_resp_bits_tag_mask_39);
	wire _GEN_61 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_10 : _vsm_1_io_resp_bits_tag_mask_40);
	wire _GEN_62 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_10 : _vsm_1_io_resp_bits_tag_mask_41);
	wire _GEN_63 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_10 : _vsm_1_io_resp_bits_tag_mask_42);
	wire _GEN_64 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_10 : _vsm_1_io_resp_bits_tag_mask_43);
	wire _GEN_65 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_11 : _vsm_1_io_resp_bits_tag_mask_44);
	wire _GEN_66 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_11 : _vsm_1_io_resp_bits_tag_mask_45);
	wire _GEN_67 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_11 : _vsm_1_io_resp_bits_tag_mask_46);
	wire _GEN_68 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_11 : _vsm_1_io_resp_bits_tag_mask_47);
	wire _GEN_69 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_12 : _vsm_1_io_resp_bits_tag_mask_48);
	wire _GEN_70 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_12 : _vsm_1_io_resp_bits_tag_mask_49);
	wire _GEN_71 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_12 : _vsm_1_io_resp_bits_tag_mask_50);
	wire _GEN_72 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_12 : _vsm_1_io_resp_bits_tag_mask_51);
	wire _GEN_73 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_13 : _vsm_1_io_resp_bits_tag_mask_52);
	wire _GEN_74 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_13 : _vsm_1_io_resp_bits_tag_mask_53);
	wire _GEN_75 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_13 : _vsm_1_io_resp_bits_tag_mask_54);
	wire _GEN_76 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_13 : _vsm_1_io_resp_bits_tag_mask_55);
	wire _GEN_77 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_14 : _vsm_1_io_resp_bits_tag_mask_56);
	wire _GEN_78 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_14 : _vsm_1_io_resp_bits_tag_mask_57);
	wire _GEN_79 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_14 : _vsm_1_io_resp_bits_tag_mask_58);
	wire _GEN_80 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_14 : _vsm_1_io_resp_bits_tag_mask_59);
	wire _GEN_81 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_15 : _vsm_1_io_resp_bits_tag_mask_60);
	wire _GEN_82 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_15 : _vsm_1_io_resp_bits_tag_mask_61);
	wire _GEN_83 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_15 : _vsm_1_io_resp_bits_tag_mask_62);
	wire _GEN_84 = (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_mask_15 : _vsm_1_io_resp_bits_tag_mask_63);
	wire _GEN_85 = ((_zerowrite_T_48 & ~_zero_writer_pixel_repeater_io_resp_bits_laddr_data[9]) & ~(_zerowrite_T_52 | _zerowrite_T_53)) & ~spad_last;
	wire _GEN_86 = io_acc_write_0_valid | _GEN_20;
	always @(posedge clock) begin
		if ((~reset & io_acc_write_0_valid) & ~_acc_mems_0_io_write_ready) begin
// synopsys translate_off
			$error("Assertion failed: Execute controller write to AccumulatorMem was skipped\n    at Scratchpad.scala:781 assert(!(exwrite && !bio.write.ready), \"Execute controller write to AccumulatorMem was skipped\")\n");
// synopsys translate_on
// synopsys translate_off
			$fatal;
// synopsys translate_on
		end
		if ((~reset & io_acc_write_1_valid) & ~_acc_mems_1_io_write_ready) begin
// synopsys translate_off
			$error("Assertion failed: Execute controller write to AccumulatorMem was skipped\n    at Scratchpad.scala:781 assert(!(exwrite && !bio.write.ready), \"Execute controller write to AccumulatorMem was skipped\")\n");
// synopsys translate_on
// synopsys translate_off
			$fatal;
// synopsys translate_on
		end
	end
	wire [9:0] _mvin_scale_acc_laddr_result_data_T_2 = _vsm_1_io_resp_bits_tag_addr[9:0] + _vsm_1_io_resp_bits_row[9:0];
	wire spad_last_1 = _zerowrite_T_52 & ~_mvin_scale_pixel_repeater_io_resp_bits_tag_is_acc;
	wire _bank_ios_1_write_bits_addr_T_1 = from_mvin_scale | from_mvin_scale_acc;
	wire _GEN_87 = (_bank_ios_1_write_bits_addr_T_1 & (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_laddr_data[9] : _mvin_scale_acc_laddr_result_data_T_2[9])) & ~spad_last_1;
	assign _GEN_1 = (io_acc_write_1_valid | ~(_GEN_87 & from_mvin_scale) ? (io_acc_write_0_valid | ~(_GEN_20 & from_mvin_scale) ? (((~io_srams_write_3_valid & _dmaread_T_19) | (~io_srams_write_2_valid & _dmaread_T_14)) | (~io_srams_write_1_valid & _dmaread_T_9)) | (~io_srams_write_0_valid & _dmaread_T_4) : _acc_mems_0_io_write_ready) : _acc_mems_1_io_write_ready);
	assign _GEN_0 = (io_acc_write_1_valid | ~_GEN_87 ? ((~io_acc_write_0_valid & _GEN_20) & ~from_mvin_scale) & _acc_mems_0_io_write_ready : ~from_mvin_scale & _acc_mems_1_io_write_ready);
	wire _GEN_88 = ((_zerowrite_T_48 & _zero_writer_pixel_repeater_io_resp_bits_laddr_data[9]) & ~(_zerowrite_T_52 | _zerowrite_T_53)) & ~spad_last_1;
	wire _GEN_89 = io_acc_write_1_valid | _GEN_87;
	assign _GEN = (_GEN_89 | ~_GEN_88 ? (_GEN_86 | ~_GEN_85 ? (((~(io_srams_write_3_valid | _dmaread_T_19) & _zerowrite_T_39) | (~(io_srams_write_2_valid | _dmaread_T_14) & _zerowrite_T_29)) | (~(io_srams_write_1_valid | _dmaread_T_9) & _zerowrite_T_19)) | (~(io_srams_write_0_valid | _dmaread_T_4) & _zerowrite_T_9) : _acc_mems_0_io_write_ready) : _acc_mems_1_io_write_ready);
	TLXbar_i2_o1_a32d128s5k1z3u xbar(
		.clock(clock),
		.reset(reset),
		.auto_anon_in_1_a_ready(_xbar_auto_anon_in_1_a_ready),
		.auto_anon_in_1_a_valid(_buffer_1_auto_out_a_valid),
		.auto_anon_in_1_a_bits_opcode(_buffer_1_auto_out_a_bits_opcode),
		.auto_anon_in_1_a_bits_param(_buffer_1_auto_out_a_bits_param),
		.auto_anon_in_1_a_bits_size(_buffer_1_auto_out_a_bits_size),
		.auto_anon_in_1_a_bits_source(_buffer_1_auto_out_a_bits_source),
		.auto_anon_in_1_a_bits_address(_buffer_1_auto_out_a_bits_address),
		.auto_anon_in_1_a_bits_mask(_buffer_1_auto_out_a_bits_mask),
		.auto_anon_in_1_a_bits_data(_buffer_1_auto_out_a_bits_data),
		.auto_anon_in_1_a_bits_corrupt(_buffer_1_auto_out_a_bits_corrupt),
		.auto_anon_in_1_d_ready(_buffer_1_auto_out_d_ready),
		.auto_anon_in_1_d_valid(_xbar_auto_anon_in_1_d_valid),
		.auto_anon_in_1_d_bits_opcode(_xbar_auto_anon_in_1_d_bits_opcode),
		.auto_anon_in_1_d_bits_param(_xbar_auto_anon_in_1_d_bits_param),
		.auto_anon_in_1_d_bits_size(_xbar_auto_anon_in_1_d_bits_size),
		.auto_anon_in_1_d_bits_source(_xbar_auto_anon_in_1_d_bits_source),
		.auto_anon_in_1_d_bits_sink(_xbar_auto_anon_in_1_d_bits_sink),
		.auto_anon_in_1_d_bits_denied(_xbar_auto_anon_in_1_d_bits_denied),
		.auto_anon_in_1_d_bits_data(_xbar_auto_anon_in_1_d_bits_data),
		.auto_anon_in_1_d_bits_corrupt(_xbar_auto_anon_in_1_d_bits_corrupt),
		.auto_anon_in_0_a_ready(_xbar_auto_anon_in_0_a_ready),
		.auto_anon_in_0_a_valid(_buffer_auto_out_a_valid),
		.auto_anon_in_0_a_bits_opcode(_buffer_auto_out_a_bits_opcode),
		.auto_anon_in_0_a_bits_param(_buffer_auto_out_a_bits_param),
		.auto_anon_in_0_a_bits_size(_buffer_auto_out_a_bits_size),
		.auto_anon_in_0_a_bits_source(_buffer_auto_out_a_bits_source),
		.auto_anon_in_0_a_bits_address(_buffer_auto_out_a_bits_address),
		.auto_anon_in_0_a_bits_mask(_buffer_auto_out_a_bits_mask),
		.auto_anon_in_0_a_bits_data(_buffer_auto_out_a_bits_data),
		.auto_anon_in_0_a_bits_corrupt(_buffer_auto_out_a_bits_corrupt),
		.auto_anon_in_0_d_ready(_buffer_auto_out_d_ready),
		.auto_anon_in_0_d_valid(_xbar_auto_anon_in_0_d_valid),
		.auto_anon_in_0_d_bits_opcode(_xbar_auto_anon_in_0_d_bits_opcode),
		.auto_anon_in_0_d_bits_param(_xbar_auto_anon_in_0_d_bits_param),
		.auto_anon_in_0_d_bits_size(_xbar_auto_anon_in_0_d_bits_size),
		.auto_anon_in_0_d_bits_source(_xbar_auto_anon_in_0_d_bits_source),
		.auto_anon_in_0_d_bits_sink(_xbar_auto_anon_in_0_d_bits_sink),
		.auto_anon_in_0_d_bits_denied(_xbar_auto_anon_in_0_d_bits_denied),
		.auto_anon_in_0_d_bits_data(_xbar_auto_anon_in_0_d_bits_data),
		.auto_anon_in_0_d_bits_corrupt(_xbar_auto_anon_in_0_d_bits_corrupt),
		.auto_anon_out_a_ready(_buffer_2_auto_in_a_ready),
		.auto_anon_out_a_valid(_xbar_auto_anon_out_a_valid),
		.auto_anon_out_a_bits_opcode(_xbar_auto_anon_out_a_bits_opcode),
		.auto_anon_out_a_bits_param(_xbar_auto_anon_out_a_bits_param),
		.auto_anon_out_a_bits_size(_xbar_auto_anon_out_a_bits_size),
		.auto_anon_out_a_bits_source(_xbar_auto_anon_out_a_bits_source),
		.auto_anon_out_a_bits_address(_xbar_auto_anon_out_a_bits_address),
		.auto_anon_out_a_bits_mask(_xbar_auto_anon_out_a_bits_mask),
		.auto_anon_out_a_bits_data(_xbar_auto_anon_out_a_bits_data),
		.auto_anon_out_a_bits_corrupt(_xbar_auto_anon_out_a_bits_corrupt),
		.auto_anon_out_d_ready(_xbar_auto_anon_out_d_ready),
		.auto_anon_out_d_valid(_buffer_2_auto_in_d_valid),
		.auto_anon_out_d_bits_opcode(_buffer_2_auto_in_d_bits_opcode),
		.auto_anon_out_d_bits_param(_buffer_2_auto_in_d_bits_param),
		.auto_anon_out_d_bits_size(_buffer_2_auto_in_d_bits_size),
		.auto_anon_out_d_bits_source(_buffer_2_auto_in_d_bits_source),
		.auto_anon_out_d_bits_sink(_buffer_2_auto_in_d_bits_sink),
		.auto_anon_out_d_bits_denied(_buffer_2_auto_in_d_bits_denied),
		.auto_anon_out_d_bits_data(_buffer_2_auto_in_d_bits_data),
		.auto_anon_out_d_bits_corrupt(_buffer_2_auto_in_d_bits_corrupt)
	);
	StreamReader reader(
		.clock(clock),
		.reset(reset),
		.auto_core_out_a_ready(_buffer_auto_in_a_ready),
		.auto_core_out_a_valid(_reader_auto_core_out_a_valid),
		.auto_core_out_a_bits_opcode(_reader_auto_core_out_a_bits_opcode),
		.auto_core_out_a_bits_param(_reader_auto_core_out_a_bits_param),
		.auto_core_out_a_bits_size(_reader_auto_core_out_a_bits_size),
		.auto_core_out_a_bits_source(_reader_auto_core_out_a_bits_source),
		.auto_core_out_a_bits_address(_reader_auto_core_out_a_bits_address),
		.auto_core_out_a_bits_mask(_reader_auto_core_out_a_bits_mask),
		.auto_core_out_a_bits_data(_reader_auto_core_out_a_bits_data),
		.auto_core_out_a_bits_corrupt(_reader_auto_core_out_a_bits_corrupt),
		.auto_core_out_d_ready(_reader_auto_core_out_d_ready),
		.auto_core_out_d_valid(_buffer_auto_in_d_valid),
		.auto_core_out_d_bits_opcode(_buffer_auto_in_d_bits_opcode),
		.auto_core_out_d_bits_size(_buffer_auto_in_d_bits_size),
		.auto_core_out_d_bits_source(_buffer_auto_in_d_bits_source),
		.auto_core_out_d_bits_data(_buffer_auto_in_d_bits_data),
		.io_req_ready(_reader_io_req_ready),
		.io_req_valid(_read_issue_q_io_deq_valid),
		.io_req_bits_vaddr(_read_issue_q_io_deq_bits_vaddr),
		.io_req_bits_spaddr((_read_issue_q_io_deq_bits_laddr_is_acc_addr ? {4'h0, _read_issue_q_io_deq_bits_laddr_data[9:0]} : _read_issue_q_io_deq_bits_laddr_data)),
		.io_req_bits_is_acc(_read_issue_q_io_deq_bits_laddr_is_acc_addr),
		.io_req_bits_accumulate(_read_issue_q_io_deq_bits_laddr_accumulate),
		.io_req_bits_has_acc_bitwidth(_read_issue_q_io_deq_bits_has_acc_bitwidth),
		.io_req_bits_scale(_read_issue_q_io_deq_bits_scale),
		.io_req_bits_status_debug(_read_issue_q_io_deq_bits_status_debug),
		.io_req_bits_status_cease(_read_issue_q_io_deq_bits_status_cease),
		.io_req_bits_status_wfi(_read_issue_q_io_deq_bits_status_wfi),
		.io_req_bits_status_isa(_read_issue_q_io_deq_bits_status_isa),
		.io_req_bits_status_dprv(_read_issue_q_io_deq_bits_status_dprv),
		.io_req_bits_status_dv(_read_issue_q_io_deq_bits_status_dv),
		.io_req_bits_status_prv(_read_issue_q_io_deq_bits_status_prv),
		.io_req_bits_status_v(_read_issue_q_io_deq_bits_status_v),
		.io_req_bits_status_sd(_read_issue_q_io_deq_bits_status_sd),
		.io_req_bits_status_zero2(_read_issue_q_io_deq_bits_status_zero2),
		.io_req_bits_status_mpv(_read_issue_q_io_deq_bits_status_mpv),
		.io_req_bits_status_gva(_read_issue_q_io_deq_bits_status_gva),
		.io_req_bits_status_mbe(_read_issue_q_io_deq_bits_status_mbe),
		.io_req_bits_status_sbe(_read_issue_q_io_deq_bits_status_sbe),
		.io_req_bits_status_sxl(_read_issue_q_io_deq_bits_status_sxl),
		.io_req_bits_status_uxl(_read_issue_q_io_deq_bits_status_uxl),
		.io_req_bits_status_sd_rv32(_read_issue_q_io_deq_bits_status_sd_rv32),
		.io_req_bits_status_zero1(_read_issue_q_io_deq_bits_status_zero1),
		.io_req_bits_status_tsr(_read_issue_q_io_deq_bits_status_tsr),
		.io_req_bits_status_tw(_read_issue_q_io_deq_bits_status_tw),
		.io_req_bits_status_tvm(_read_issue_q_io_deq_bits_status_tvm),
		.io_req_bits_status_mxr(_read_issue_q_io_deq_bits_status_mxr),
		.io_req_bits_status_sum(_read_issue_q_io_deq_bits_status_sum),
		.io_req_bits_status_mprv(_read_issue_q_io_deq_bits_status_mprv),
		.io_req_bits_status_xs(_read_issue_q_io_deq_bits_status_xs),
		.io_req_bits_status_fs(_read_issue_q_io_deq_bits_status_fs),
		.io_req_bits_status_mpp(_read_issue_q_io_deq_bits_status_mpp),
		.io_req_bits_status_vs(_read_issue_q_io_deq_bits_status_vs),
		.io_req_bits_status_spp(_read_issue_q_io_deq_bits_status_spp),
		.io_req_bits_status_mpie(_read_issue_q_io_deq_bits_status_mpie),
		.io_req_bits_status_ube(_read_issue_q_io_deq_bits_status_ube),
		.io_req_bits_status_spie(_read_issue_q_io_deq_bits_status_spie),
		.io_req_bits_status_upie(_read_issue_q_io_deq_bits_status_upie),
		.io_req_bits_status_mie(_read_issue_q_io_deq_bits_status_mie),
		.io_req_bits_status_hie(_read_issue_q_io_deq_bits_status_hie),
		.io_req_bits_status_sie(_read_issue_q_io_deq_bits_status_sie),
		.io_req_bits_status_uie(_read_issue_q_io_deq_bits_status_uie),
		.io_req_bits_len(_read_issue_q_io_deq_bits_cols),
		.io_req_bits_repeats(_read_issue_q_io_deq_bits_repeats),
		.io_req_bits_pixel_repeats(_read_issue_q_io_deq_bits_pixel_repeats),
		.io_req_bits_block_stride(_read_issue_q_io_deq_bits_block_stride),
		.io_req_bits_cmd_id(_read_issue_q_io_deq_bits_cmd_id),
		.io_resp_ready((_reader_io_resp_ready_T ? _vsm_in_q_1_io_enq_ready : _vsm_in_q_io_enq_ready)),
		.io_resp_valid(_reader_io_resp_valid),
		.io_resp_bits_data(_reader_io_resp_bits_data),
		.io_resp_bits_addr(_reader_io_resp_bits_addr),
		.io_resp_bits_mask_0(_reader_io_resp_bits_mask_0),
		.io_resp_bits_mask_1(_reader_io_resp_bits_mask_1),
		.io_resp_bits_mask_2(_reader_io_resp_bits_mask_2),
		.io_resp_bits_mask_3(_reader_io_resp_bits_mask_3),
		.io_resp_bits_mask_4(_reader_io_resp_bits_mask_4),
		.io_resp_bits_mask_5(_reader_io_resp_bits_mask_5),
		.io_resp_bits_mask_6(_reader_io_resp_bits_mask_6),
		.io_resp_bits_mask_7(_reader_io_resp_bits_mask_7),
		.io_resp_bits_mask_8(_reader_io_resp_bits_mask_8),
		.io_resp_bits_mask_9(_reader_io_resp_bits_mask_9),
		.io_resp_bits_mask_10(_reader_io_resp_bits_mask_10),
		.io_resp_bits_mask_11(_reader_io_resp_bits_mask_11),
		.io_resp_bits_mask_12(_reader_io_resp_bits_mask_12),
		.io_resp_bits_mask_13(_reader_io_resp_bits_mask_13),
		.io_resp_bits_mask_14(_reader_io_resp_bits_mask_14),
		.io_resp_bits_mask_15(_reader_io_resp_bits_mask_15),
		.io_resp_bits_mask_16(_reader_io_resp_bits_mask_16),
		.io_resp_bits_mask_17(_reader_io_resp_bits_mask_17),
		.io_resp_bits_mask_18(_reader_io_resp_bits_mask_18),
		.io_resp_bits_mask_19(_reader_io_resp_bits_mask_19),
		.io_resp_bits_mask_20(_reader_io_resp_bits_mask_20),
		.io_resp_bits_mask_21(_reader_io_resp_bits_mask_21),
		.io_resp_bits_mask_22(_reader_io_resp_bits_mask_22),
		.io_resp_bits_mask_23(_reader_io_resp_bits_mask_23),
		.io_resp_bits_mask_24(_reader_io_resp_bits_mask_24),
		.io_resp_bits_mask_25(_reader_io_resp_bits_mask_25),
		.io_resp_bits_mask_26(_reader_io_resp_bits_mask_26),
		.io_resp_bits_mask_27(_reader_io_resp_bits_mask_27),
		.io_resp_bits_mask_28(_reader_io_resp_bits_mask_28),
		.io_resp_bits_mask_29(_reader_io_resp_bits_mask_29),
		.io_resp_bits_mask_30(_reader_io_resp_bits_mask_30),
		.io_resp_bits_mask_31(_reader_io_resp_bits_mask_31),
		.io_resp_bits_mask_32(_reader_io_resp_bits_mask_32),
		.io_resp_bits_mask_33(_reader_io_resp_bits_mask_33),
		.io_resp_bits_mask_34(_reader_io_resp_bits_mask_34),
		.io_resp_bits_mask_35(_reader_io_resp_bits_mask_35),
		.io_resp_bits_mask_36(_reader_io_resp_bits_mask_36),
		.io_resp_bits_mask_37(_reader_io_resp_bits_mask_37),
		.io_resp_bits_mask_38(_reader_io_resp_bits_mask_38),
		.io_resp_bits_mask_39(_reader_io_resp_bits_mask_39),
		.io_resp_bits_mask_40(_reader_io_resp_bits_mask_40),
		.io_resp_bits_mask_41(_reader_io_resp_bits_mask_41),
		.io_resp_bits_mask_42(_reader_io_resp_bits_mask_42),
		.io_resp_bits_mask_43(_reader_io_resp_bits_mask_43),
		.io_resp_bits_mask_44(_reader_io_resp_bits_mask_44),
		.io_resp_bits_mask_45(_reader_io_resp_bits_mask_45),
		.io_resp_bits_mask_46(_reader_io_resp_bits_mask_46),
		.io_resp_bits_mask_47(_reader_io_resp_bits_mask_47),
		.io_resp_bits_mask_48(_reader_io_resp_bits_mask_48),
		.io_resp_bits_mask_49(_reader_io_resp_bits_mask_49),
		.io_resp_bits_mask_50(_reader_io_resp_bits_mask_50),
		.io_resp_bits_mask_51(_reader_io_resp_bits_mask_51),
		.io_resp_bits_mask_52(_reader_io_resp_bits_mask_52),
		.io_resp_bits_mask_53(_reader_io_resp_bits_mask_53),
		.io_resp_bits_mask_54(_reader_io_resp_bits_mask_54),
		.io_resp_bits_mask_55(_reader_io_resp_bits_mask_55),
		.io_resp_bits_mask_56(_reader_io_resp_bits_mask_56),
		.io_resp_bits_mask_57(_reader_io_resp_bits_mask_57),
		.io_resp_bits_mask_58(_reader_io_resp_bits_mask_58),
		.io_resp_bits_mask_59(_reader_io_resp_bits_mask_59),
		.io_resp_bits_mask_60(_reader_io_resp_bits_mask_60),
		.io_resp_bits_mask_61(_reader_io_resp_bits_mask_61),
		.io_resp_bits_mask_62(_reader_io_resp_bits_mask_62),
		.io_resp_bits_mask_63(_reader_io_resp_bits_mask_63),
		.io_resp_bits_is_acc(_reader_io_resp_bits_is_acc),
		.io_resp_bits_accumulate(_reader_io_resp_bits_accumulate),
		.io_resp_bits_has_acc_bitwidth(_reader_io_resp_bits_has_acc_bitwidth),
		.io_resp_bits_scale(_reader_io_resp_bits_scale),
		.io_resp_bits_repeats(_reader_io_resp_bits_repeats),
		.io_resp_bits_pixel_repeats(_reader_io_resp_bits_pixel_repeats),
		.io_resp_bits_len(_reader_io_resp_bits_len),
		.io_resp_bits_last(_reader_io_resp_bits_last),
		.io_resp_bits_bytes_read(_reader_io_resp_bits_bytes_read),
		.io_resp_bits_cmd_id(_reader_io_resp_bits_cmd_id),
		.io_tlb_req_valid(io_tlb_1_req_valid),
		.io_tlb_req_bits_tlb_req_vaddr(io_tlb_1_req_bits_tlb_req_vaddr),
		.io_tlb_req_bits_status_debug(io_tlb_1_req_bits_status_debug),
		.io_tlb_req_bits_status_mxr(io_tlb_1_req_bits_status_mxr),
		.io_tlb_resp_miss(io_tlb_1_resp_miss),
		.io_tlb_resp_paddr(io_tlb_1_resp_paddr),
		.io_busy(_reader_io_busy),
		.io_counter_event_signal_18(io_counter_event_signal_18),
		.io_counter_event_signal_19(io_counter_event_signal_19),
		.io_counter_event_signal_20(io_counter_event_signal_20),
		.io_counter_external_values_4(io_counter_external_values_4),
		.io_counter_external_values_6(io_counter_external_values_6),
		.io_counter_external_reset(io_counter_external_reset)
	);
	StreamWriter writer(
		.clock(clock),
		.reset(reset),
		.auto_out_a_ready(_buffer_1_auto_in_a_ready),
		.auto_out_a_valid(_writer_auto_out_a_valid),
		.auto_out_a_bits_opcode(_writer_auto_out_a_bits_opcode),
		.auto_out_a_bits_param(_writer_auto_out_a_bits_param),
		.auto_out_a_bits_size(_writer_auto_out_a_bits_size),
		.auto_out_a_bits_source(_writer_auto_out_a_bits_source),
		.auto_out_a_bits_address(_writer_auto_out_a_bits_address),
		.auto_out_a_bits_mask(_writer_auto_out_a_bits_mask),
		.auto_out_a_bits_data(_writer_auto_out_a_bits_data),
		.auto_out_a_bits_corrupt(_writer_auto_out_a_bits_corrupt),
		.auto_out_d_ready(_writer_auto_out_d_ready),
		.auto_out_d_valid(_buffer_1_auto_in_d_valid),
		.auto_out_d_bits_size(_buffer_1_auto_in_d_bits_size),
		.auto_out_d_bits_source(_buffer_1_auto_in_d_bits_source),
		.io_req_ready(_writer_io_req_ready),
		.io_req_valid((_write_issue_q_io_deq_valid & writeData_valid) & ~_write_issue_q_io_deq_bits_dest),
		.io_req_bits_vaddr(_write_issue_q_io_deq_bits_vaddr),
		.io_req_bits_physical(_write_issue_q_io_deq_bits_dest),
		.io_req_bits_data((((_dma_resp_ready_T_2 & _write_issue_q_io_deq_bits_laddr_read_full_acc_row) & &_write_issue_q_io_deq_bits_laddr_data) & _write_issue_q_io_deq_bits_laddr_garbage_bit ? 512'h0 : (writeData_is_full_width ? fullAccWriteData : writeData_bits))),
		.io_req_bits_len((writeData_is_full_width ? {_write_issue_q_io_deq_bits_len[4:0], 2'h0} : _write_issue_q_io_deq_bits_len[6:0])),
		.io_req_bits_block(_write_issue_q_io_deq_bits_block),
		.io_req_bits_status_debug(_write_issue_q_io_deq_bits_status_debug),
		.io_req_bits_status_cease(_write_issue_q_io_deq_bits_status_cease),
		.io_req_bits_status_wfi(_write_issue_q_io_deq_bits_status_wfi),
		.io_req_bits_status_isa(_write_issue_q_io_deq_bits_status_isa),
		.io_req_bits_status_dprv(_write_issue_q_io_deq_bits_status_dprv),
		.io_req_bits_status_dv(_write_issue_q_io_deq_bits_status_dv),
		.io_req_bits_status_prv(_write_issue_q_io_deq_bits_status_prv),
		.io_req_bits_status_v(_write_issue_q_io_deq_bits_status_v),
		.io_req_bits_status_sd(_write_issue_q_io_deq_bits_status_sd),
		.io_req_bits_status_zero2(_write_issue_q_io_deq_bits_status_zero2),
		.io_req_bits_status_mpv(_write_issue_q_io_deq_bits_status_mpv),
		.io_req_bits_status_gva(_write_issue_q_io_deq_bits_status_gva),
		.io_req_bits_status_mbe(_write_issue_q_io_deq_bits_status_mbe),
		.io_req_bits_status_sbe(_write_issue_q_io_deq_bits_status_sbe),
		.io_req_bits_status_sxl(_write_issue_q_io_deq_bits_status_sxl),
		.io_req_bits_status_uxl(_write_issue_q_io_deq_bits_status_uxl),
		.io_req_bits_status_sd_rv32(_write_issue_q_io_deq_bits_status_sd_rv32),
		.io_req_bits_status_zero1(_write_issue_q_io_deq_bits_status_zero1),
		.io_req_bits_status_tsr(_write_issue_q_io_deq_bits_status_tsr),
		.io_req_bits_status_tw(_write_issue_q_io_deq_bits_status_tw),
		.io_req_bits_status_tvm(_write_issue_q_io_deq_bits_status_tvm),
		.io_req_bits_status_mxr(_write_issue_q_io_deq_bits_status_mxr),
		.io_req_bits_status_sum(_write_issue_q_io_deq_bits_status_sum),
		.io_req_bits_status_mprv(_write_issue_q_io_deq_bits_status_mprv),
		.io_req_bits_status_xs(_write_issue_q_io_deq_bits_status_xs),
		.io_req_bits_status_fs(_write_issue_q_io_deq_bits_status_fs),
		.io_req_bits_status_mpp(_write_issue_q_io_deq_bits_status_mpp),
		.io_req_bits_status_vs(_write_issue_q_io_deq_bits_status_vs),
		.io_req_bits_status_spp(_write_issue_q_io_deq_bits_status_spp),
		.io_req_bits_status_mpie(_write_issue_q_io_deq_bits_status_mpie),
		.io_req_bits_status_ube(_write_issue_q_io_deq_bits_status_ube),
		.io_req_bits_status_spie(_write_issue_q_io_deq_bits_status_spie),
		.io_req_bits_status_upie(_write_issue_q_io_deq_bits_status_upie),
		.io_req_bits_status_mie(_write_issue_q_io_deq_bits_status_mie),
		.io_req_bits_status_hie(_write_issue_q_io_deq_bits_status_hie),
		.io_req_bits_status_sie(_write_issue_q_io_deq_bits_status_sie),
		.io_req_bits_status_uie(_write_issue_q_io_deq_bits_status_uie),
		.io_req_bits_pool_en(_write_issue_q_io_deq_bits_pool_en),
		.io_req_bits_store_en(_write_issue_q_io_deq_bits_store_en),
		.io_tlb_req_valid(io_tlb_0_req_valid),
		.io_tlb_req_bits_tlb_req_vaddr(io_tlb_0_req_bits_tlb_req_vaddr),
		.io_tlb_req_bits_tlb_req_passthrough(io_tlb_0_req_bits_tlb_req_passthrough),
		.io_tlb_req_bits_status_debug(io_tlb_0_req_bits_status_debug),
		.io_tlb_req_bits_status_mxr(io_tlb_0_req_bits_status_mxr),
		.io_tlb_resp_miss(io_tlb_0_resp_miss),
		.io_tlb_resp_paddr(io_tlb_0_resp_paddr),
		.io_busy(_writer_io_busy),
		.io_counter_event_signal_21(io_counter_event_signal_21),
		.io_counter_event_signal_22(io_counter_event_signal_22),
		.io_counter_event_signal_23(io_counter_event_signal_23),
		.io_counter_external_values_5(io_counter_external_values_5),
		.io_counter_external_values_7(io_counter_external_values_7),
		.io_counter_external_reset(io_counter_external_reset)
	);
	TLBuffer_a32d128s4k1z3u buffer(
		.clock(clock),
		.reset(reset),
		.auto_in_a_ready(_buffer_auto_in_a_ready),
		.auto_in_a_valid(_reader_auto_core_out_a_valid),
		.auto_in_a_bits_opcode(_reader_auto_core_out_a_bits_opcode),
		.auto_in_a_bits_param(_reader_auto_core_out_a_bits_param),
		.auto_in_a_bits_size(_reader_auto_core_out_a_bits_size),
		.auto_in_a_bits_source(_reader_auto_core_out_a_bits_source),
		.auto_in_a_bits_address(_reader_auto_core_out_a_bits_address),
		.auto_in_a_bits_mask(_reader_auto_core_out_a_bits_mask),
		.auto_in_a_bits_data(_reader_auto_core_out_a_bits_data),
		.auto_in_a_bits_corrupt(_reader_auto_core_out_a_bits_corrupt),
		.auto_in_d_ready(_reader_auto_core_out_d_ready),
		.auto_in_d_valid(_buffer_auto_in_d_valid),
		.auto_in_d_bits_opcode(_buffer_auto_in_d_bits_opcode),
		.auto_in_d_bits_size(_buffer_auto_in_d_bits_size),
		.auto_in_d_bits_source(_buffer_auto_in_d_bits_source),
		.auto_in_d_bits_data(_buffer_auto_in_d_bits_data),
		.auto_out_a_ready(_xbar_auto_anon_in_0_a_ready),
		.auto_out_a_valid(_buffer_auto_out_a_valid),
		.auto_out_a_bits_opcode(_buffer_auto_out_a_bits_opcode),
		.auto_out_a_bits_param(_buffer_auto_out_a_bits_param),
		.auto_out_a_bits_size(_buffer_auto_out_a_bits_size),
		.auto_out_a_bits_source(_buffer_auto_out_a_bits_source),
		.auto_out_a_bits_address(_buffer_auto_out_a_bits_address),
		.auto_out_a_bits_mask(_buffer_auto_out_a_bits_mask),
		.auto_out_a_bits_data(_buffer_auto_out_a_bits_data),
		.auto_out_a_bits_corrupt(_buffer_auto_out_a_bits_corrupt),
		.auto_out_d_ready(_buffer_auto_out_d_ready),
		.auto_out_d_valid(_xbar_auto_anon_in_0_d_valid),
		.auto_out_d_bits_opcode(_xbar_auto_anon_in_0_d_bits_opcode),
		.auto_out_d_bits_param(_xbar_auto_anon_in_0_d_bits_param),
		.auto_out_d_bits_size(_xbar_auto_anon_in_0_d_bits_size),
		.auto_out_d_bits_source(_xbar_auto_anon_in_0_d_bits_source),
		.auto_out_d_bits_sink(_xbar_auto_anon_in_0_d_bits_sink),
		.auto_out_d_bits_denied(_xbar_auto_anon_in_0_d_bits_denied),
		.auto_out_d_bits_data(_xbar_auto_anon_in_0_d_bits_data),
		.auto_out_d_bits_corrupt(_xbar_auto_anon_in_0_d_bits_corrupt)
	);
	TLBuffer_a32d128s4k1z3u_1 buffer_1(
		.clock(clock),
		.reset(reset),
		.auto_in_a_ready(_buffer_1_auto_in_a_ready),
		.auto_in_a_valid(_writer_auto_out_a_valid),
		.auto_in_a_bits_opcode(_writer_auto_out_a_bits_opcode),
		.auto_in_a_bits_param(_writer_auto_out_a_bits_param),
		.auto_in_a_bits_size(_writer_auto_out_a_bits_size),
		.auto_in_a_bits_source(_writer_auto_out_a_bits_source),
		.auto_in_a_bits_address(_writer_auto_out_a_bits_address),
		.auto_in_a_bits_mask(_writer_auto_out_a_bits_mask),
		.auto_in_a_bits_data(_writer_auto_out_a_bits_data),
		.auto_in_a_bits_corrupt(_writer_auto_out_a_bits_corrupt),
		.auto_in_d_ready(_writer_auto_out_d_ready),
		.auto_in_d_valid(_buffer_1_auto_in_d_valid),
		.auto_in_d_bits_size(_buffer_1_auto_in_d_bits_size),
		.auto_in_d_bits_source(_buffer_1_auto_in_d_bits_source),
		.auto_out_a_ready(_xbar_auto_anon_in_1_a_ready),
		.auto_out_a_valid(_buffer_1_auto_out_a_valid),
		.auto_out_a_bits_opcode(_buffer_1_auto_out_a_bits_opcode),
		.auto_out_a_bits_param(_buffer_1_auto_out_a_bits_param),
		.auto_out_a_bits_size(_buffer_1_auto_out_a_bits_size),
		.auto_out_a_bits_source(_buffer_1_auto_out_a_bits_source),
		.auto_out_a_bits_address(_buffer_1_auto_out_a_bits_address),
		.auto_out_a_bits_mask(_buffer_1_auto_out_a_bits_mask),
		.auto_out_a_bits_data(_buffer_1_auto_out_a_bits_data),
		.auto_out_a_bits_corrupt(_buffer_1_auto_out_a_bits_corrupt),
		.auto_out_d_ready(_buffer_1_auto_out_d_ready),
		.auto_out_d_valid(_xbar_auto_anon_in_1_d_valid),
		.auto_out_d_bits_opcode(_xbar_auto_anon_in_1_d_bits_opcode),
		.auto_out_d_bits_param(_xbar_auto_anon_in_1_d_bits_param),
		.auto_out_d_bits_size(_xbar_auto_anon_in_1_d_bits_size),
		.auto_out_d_bits_source(_xbar_auto_anon_in_1_d_bits_source),
		.auto_out_d_bits_sink(_xbar_auto_anon_in_1_d_bits_sink),
		.auto_out_d_bits_denied(_xbar_auto_anon_in_1_d_bits_denied),
		.auto_out_d_bits_data(_xbar_auto_anon_in_1_d_bits_data),
		.auto_out_d_bits_corrupt(_xbar_auto_anon_in_1_d_bits_corrupt)
	);
	TLBuffer_a32d128s5k1z3u buffer_2(
		.clock(clock),
		.reset(reset),
		.auto_in_a_ready(_buffer_2_auto_in_a_ready),
		.auto_in_a_valid(_xbar_auto_anon_out_a_valid),
		.auto_in_a_bits_opcode(_xbar_auto_anon_out_a_bits_opcode),
		.auto_in_a_bits_param(_xbar_auto_anon_out_a_bits_param),
		.auto_in_a_bits_size(_xbar_auto_anon_out_a_bits_size),
		.auto_in_a_bits_source(_xbar_auto_anon_out_a_bits_source),
		.auto_in_a_bits_address(_xbar_auto_anon_out_a_bits_address),
		.auto_in_a_bits_mask(_xbar_auto_anon_out_a_bits_mask),
		.auto_in_a_bits_data(_xbar_auto_anon_out_a_bits_data),
		.auto_in_a_bits_corrupt(_xbar_auto_anon_out_a_bits_corrupt),
		.auto_in_d_ready(_xbar_auto_anon_out_d_ready),
		.auto_in_d_valid(_buffer_2_auto_in_d_valid),
		.auto_in_d_bits_opcode(_buffer_2_auto_in_d_bits_opcode),
		.auto_in_d_bits_param(_buffer_2_auto_in_d_bits_param),
		.auto_in_d_bits_size(_buffer_2_auto_in_d_bits_size),
		.auto_in_d_bits_source(_buffer_2_auto_in_d_bits_source),
		.auto_in_d_bits_sink(_buffer_2_auto_in_d_bits_sink),
		.auto_in_d_bits_denied(_buffer_2_auto_in_d_bits_denied),
		.auto_in_d_bits_data(_buffer_2_auto_in_d_bits_data),
		.auto_in_d_bits_corrupt(_buffer_2_auto_in_d_bits_corrupt),
		.auto_out_a_ready(auto_id_out_a_ready),
		.auto_out_a_valid(auto_id_out_a_valid),
		.auto_out_a_bits_opcode(auto_id_out_a_bits_opcode),
		.auto_out_a_bits_param(auto_id_out_a_bits_param),
		.auto_out_a_bits_size(auto_id_out_a_bits_size),
		.auto_out_a_bits_source(auto_id_out_a_bits_source),
		.auto_out_a_bits_address(auto_id_out_a_bits_address),
		.auto_out_a_bits_mask(auto_id_out_a_bits_mask),
		.auto_out_a_bits_data(auto_id_out_a_bits_data),
		.auto_out_a_bits_corrupt(auto_id_out_a_bits_corrupt),
		.auto_out_d_ready(auto_id_out_d_ready),
		.auto_out_d_valid(auto_id_out_d_valid),
		.auto_out_d_bits_opcode(auto_id_out_d_bits_opcode),
		.auto_out_d_bits_param(auto_id_out_d_bits_param),
		.auto_out_d_bits_size(auto_id_out_d_bits_size),
		.auto_out_d_bits_source(auto_id_out_d_bits_source),
		.auto_out_d_bits_sink(auto_id_out_d_bits_sink),
		.auto_out_d_bits_denied(auto_id_out_d_bits_denied),
		.auto_out_d_bits_data(auto_id_out_d_bits_data),
		.auto_out_d_bits_corrupt(auto_id_out_d_bits_corrupt)
	);
	Queue2_ScratchpadMemWriteRequest write_dispatch_q_q(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(io_dma_write_req_ready),
		.io_enq_valid(io_dma_write_req_valid),
		.io_enq_bits_vaddr(io_dma_write_req_bits_vaddr),
		.io_enq_bits_laddr_is_acc_addr(io_dma_write_req_bits_laddr_is_acc_addr),
		.io_enq_bits_laddr_accumulate(io_dma_write_req_bits_laddr_accumulate),
		.io_enq_bits_laddr_read_full_acc_row(io_dma_write_req_bits_laddr_read_full_acc_row),
		.io_enq_bits_laddr_garbage(io_dma_write_req_bits_laddr_garbage),
		.io_enq_bits_laddr_garbage_bit(io_dma_write_req_bits_laddr_garbage_bit),
		.io_enq_bits_laddr_data(io_dma_write_req_bits_laddr_data),
		.io_enq_bits_dest(io_dma_write_req_bits_dest),
		.io_enq_bits_acc_act(io_dma_write_req_bits_acc_act),
		.io_enq_bits_acc_scale(io_dma_write_req_bits_acc_scale),
		.io_enq_bits_len(io_dma_write_req_bits_len),
		.io_enq_bits_block(io_dma_write_req_bits_block),
		.io_enq_bits_cmd_id(io_dma_write_req_bits_cmd_id),
		.io_enq_bits_status_debug(io_dma_write_req_bits_status_debug),
		.io_enq_bits_status_cease(io_dma_write_req_bits_status_cease),
		.io_enq_bits_status_wfi(io_dma_write_req_bits_status_wfi),
		.io_enq_bits_status_isa(io_dma_write_req_bits_status_isa),
		.io_enq_bits_status_dprv(io_dma_write_req_bits_status_dprv),
		.io_enq_bits_status_dv(io_dma_write_req_bits_status_dv),
		.io_enq_bits_status_prv(io_dma_write_req_bits_status_prv),
		.io_enq_bits_status_v(io_dma_write_req_bits_status_v),
		.io_enq_bits_status_sd(io_dma_write_req_bits_status_sd),
		.io_enq_bits_status_zero2(io_dma_write_req_bits_status_zero2),
		.io_enq_bits_status_mpv(io_dma_write_req_bits_status_mpv),
		.io_enq_bits_status_gva(io_dma_write_req_bits_status_gva),
		.io_enq_bits_status_mbe(io_dma_write_req_bits_status_mbe),
		.io_enq_bits_status_sbe(io_dma_write_req_bits_status_sbe),
		.io_enq_bits_status_sxl(io_dma_write_req_bits_status_sxl),
		.io_enq_bits_status_uxl(io_dma_write_req_bits_status_uxl),
		.io_enq_bits_status_sd_rv32(io_dma_write_req_bits_status_sd_rv32),
		.io_enq_bits_status_zero1(io_dma_write_req_bits_status_zero1),
		.io_enq_bits_status_tsr(io_dma_write_req_bits_status_tsr),
		.io_enq_bits_status_tw(io_dma_write_req_bits_status_tw),
		.io_enq_bits_status_tvm(io_dma_write_req_bits_status_tvm),
		.io_enq_bits_status_mxr(io_dma_write_req_bits_status_mxr),
		.io_enq_bits_status_sum(io_dma_write_req_bits_status_sum),
		.io_enq_bits_status_mprv(io_dma_write_req_bits_status_mprv),
		.io_enq_bits_status_xs(io_dma_write_req_bits_status_xs),
		.io_enq_bits_status_fs(io_dma_write_req_bits_status_fs),
		.io_enq_bits_status_mpp(io_dma_write_req_bits_status_mpp),
		.io_enq_bits_status_vs(io_dma_write_req_bits_status_vs),
		.io_enq_bits_status_spp(io_dma_write_req_bits_status_spp),
		.io_enq_bits_status_mpie(io_dma_write_req_bits_status_mpie),
		.io_enq_bits_status_ube(io_dma_write_req_bits_status_ube),
		.io_enq_bits_status_spie(io_dma_write_req_bits_status_spie),
		.io_enq_bits_status_upie(io_dma_write_req_bits_status_upie),
		.io_enq_bits_status_mie(io_dma_write_req_bits_status_mie),
		.io_enq_bits_status_hie(io_dma_write_req_bits_status_hie),
		.io_enq_bits_status_sie(io_dma_write_req_bits_status_sie),
		.io_enq_bits_status_uie(io_dma_write_req_bits_status_uie),
		.io_enq_bits_pool_en(io_dma_write_req_bits_pool_en),
		.io_enq_bits_store_en(io_dma_write_req_bits_store_en),
		.io_deq_ready(_GEN_2),
		.io_deq_valid(_write_dispatch_q_q_io_deq_valid),
		.io_deq_bits_vaddr(_write_dispatch_q_q_io_deq_bits_vaddr),
		.io_deq_bits_laddr_is_acc_addr(_write_dispatch_q_q_io_deq_bits_laddr_is_acc_addr),
		.io_deq_bits_laddr_accumulate(_write_dispatch_q_q_io_deq_bits_laddr_accumulate),
		.io_deq_bits_laddr_read_full_acc_row(_write_dispatch_q_q_io_deq_bits_laddr_read_full_acc_row),
		.io_deq_bits_laddr_norm_cmd(_write_dispatch_q_q_io_deq_bits_laddr_norm_cmd),
		.io_deq_bits_laddr_garbage(_write_dispatch_q_q_io_deq_bits_laddr_garbage),
		.io_deq_bits_laddr_garbage_bit(_write_dispatch_q_q_io_deq_bits_laddr_garbage_bit),
		.io_deq_bits_laddr_data(_write_dispatch_q_q_io_deq_bits_laddr_data),
		.io_deq_bits_dest(_write_dispatch_q_q_io_deq_bits_dest),
		.io_deq_bits_acc_act(_write_dispatch_q_q_io_deq_bits_acc_act),
		.io_deq_bits_acc_scale(_write_dispatch_q_q_io_deq_bits_acc_scale),
		.io_deq_bits_acc_igelu_qb(_write_dispatch_q_q_io_deq_bits_acc_igelu_qb),
		.io_deq_bits_acc_igelu_qc(_write_dispatch_q_q_io_deq_bits_acc_igelu_qc),
		.io_deq_bits_acc_iexp_qln2(_write_dispatch_q_q_io_deq_bits_acc_iexp_qln2),
		.io_deq_bits_acc_iexp_qln2_inv(_write_dispatch_q_q_io_deq_bits_acc_iexp_qln2_inv),
		.io_deq_bits_acc_norm_stats_id(_write_dispatch_q_q_io_deq_bits_acc_norm_stats_id),
		.io_deq_bits_len(_write_dispatch_q_q_io_deq_bits_len),
		.io_deq_bits_block(_write_dispatch_q_q_io_deq_bits_block),
		.io_deq_bits_cmd_id(_write_dispatch_q_q_io_deq_bits_cmd_id),
		.io_deq_bits_status_debug(_write_dispatch_q_q_io_deq_bits_status_debug),
		.io_deq_bits_status_cease(_write_dispatch_q_q_io_deq_bits_status_cease),
		.io_deq_bits_status_wfi(_write_dispatch_q_q_io_deq_bits_status_wfi),
		.io_deq_bits_status_isa(_write_dispatch_q_q_io_deq_bits_status_isa),
		.io_deq_bits_status_dprv(_write_dispatch_q_q_io_deq_bits_status_dprv),
		.io_deq_bits_status_dv(_write_dispatch_q_q_io_deq_bits_status_dv),
		.io_deq_bits_status_prv(_write_dispatch_q_q_io_deq_bits_status_prv),
		.io_deq_bits_status_v(_write_dispatch_q_q_io_deq_bits_status_v),
		.io_deq_bits_status_sd(_write_dispatch_q_q_io_deq_bits_status_sd),
		.io_deq_bits_status_zero2(_write_dispatch_q_q_io_deq_bits_status_zero2),
		.io_deq_bits_status_mpv(_write_dispatch_q_q_io_deq_bits_status_mpv),
		.io_deq_bits_status_gva(_write_dispatch_q_q_io_deq_bits_status_gva),
		.io_deq_bits_status_mbe(_write_dispatch_q_q_io_deq_bits_status_mbe),
		.io_deq_bits_status_sbe(_write_dispatch_q_q_io_deq_bits_status_sbe),
		.io_deq_bits_status_sxl(_write_dispatch_q_q_io_deq_bits_status_sxl),
		.io_deq_bits_status_uxl(_write_dispatch_q_q_io_deq_bits_status_uxl),
		.io_deq_bits_status_sd_rv32(_write_dispatch_q_q_io_deq_bits_status_sd_rv32),
		.io_deq_bits_status_zero1(_write_dispatch_q_q_io_deq_bits_status_zero1),
		.io_deq_bits_status_tsr(_write_dispatch_q_q_io_deq_bits_status_tsr),
		.io_deq_bits_status_tw(_write_dispatch_q_q_io_deq_bits_status_tw),
		.io_deq_bits_status_tvm(_write_dispatch_q_q_io_deq_bits_status_tvm),
		.io_deq_bits_status_mxr(_write_dispatch_q_q_io_deq_bits_status_mxr),
		.io_deq_bits_status_sum(_write_dispatch_q_q_io_deq_bits_status_sum),
		.io_deq_bits_status_mprv(_write_dispatch_q_q_io_deq_bits_status_mprv),
		.io_deq_bits_status_xs(_write_dispatch_q_q_io_deq_bits_status_xs),
		.io_deq_bits_status_fs(_write_dispatch_q_q_io_deq_bits_status_fs),
		.io_deq_bits_status_mpp(_write_dispatch_q_q_io_deq_bits_status_mpp),
		.io_deq_bits_status_vs(_write_dispatch_q_q_io_deq_bits_status_vs),
		.io_deq_bits_status_spp(_write_dispatch_q_q_io_deq_bits_status_spp),
		.io_deq_bits_status_mpie(_write_dispatch_q_q_io_deq_bits_status_mpie),
		.io_deq_bits_status_ube(_write_dispatch_q_q_io_deq_bits_status_ube),
		.io_deq_bits_status_spie(_write_dispatch_q_q_io_deq_bits_status_spie),
		.io_deq_bits_status_upie(_write_dispatch_q_q_io_deq_bits_status_upie),
		.io_deq_bits_status_mie(_write_dispatch_q_q_io_deq_bits_status_mie),
		.io_deq_bits_status_hie(_write_dispatch_q_q_io_deq_bits_status_hie),
		.io_deq_bits_status_sie(_write_dispatch_q_q_io_deq_bits_status_sie),
		.io_deq_bits_status_uie(_write_dispatch_q_q_io_deq_bits_status_uie),
		.io_deq_bits_pool_en(_write_dispatch_q_q_io_deq_bits_pool_en),
		.io_deq_bits_store_en(_write_dispatch_q_q_io_deq_bits_store_en)
	);
	Queue6_ScratchpadMemWriteRequest write_norm_q(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_write_norm_q_io_enq_ready),
		.io_enq_valid((((((_GEN_19 | _GEN_17) | _GEN_11) | _GEN_9) | _GEN_7) | _GEN_6) | (_GEN_3 & _write_dispatch_q_q_io_deq_valid)),
		.io_enq_bits_vaddr(_write_dispatch_q_q_io_deq_bits_vaddr),
		.io_enq_bits_laddr_is_acc_addr(_write_dispatch_q_q_io_deq_bits_laddr_is_acc_addr),
		.io_enq_bits_laddr_accumulate(_write_dispatch_q_q_io_deq_bits_laddr_accumulate),
		.io_enq_bits_laddr_read_full_acc_row(_write_dispatch_q_q_io_deq_bits_laddr_read_full_acc_row),
		.io_enq_bits_laddr_norm_cmd(_write_dispatch_q_q_io_deq_bits_laddr_norm_cmd),
		.io_enq_bits_laddr_garbage(_write_dispatch_q_q_io_deq_bits_laddr_garbage),
		.io_enq_bits_laddr_garbage_bit(_write_dispatch_q_q_io_deq_bits_laddr_garbage_bit),
		.io_enq_bits_laddr_data(_write_dispatch_q_q_io_deq_bits_laddr_data),
		.io_enq_bits_dest(_write_dispatch_q_q_io_deq_bits_dest),
		.io_enq_bits_acc_act(_write_dispatch_q_q_io_deq_bits_acc_act),
		.io_enq_bits_acc_scale(_write_dispatch_q_q_io_deq_bits_acc_scale),
		.io_enq_bits_acc_igelu_qb(_write_dispatch_q_q_io_deq_bits_acc_igelu_qb),
		.io_enq_bits_acc_igelu_qc(_write_dispatch_q_q_io_deq_bits_acc_igelu_qc),
		.io_enq_bits_acc_iexp_qln2(_write_dispatch_q_q_io_deq_bits_acc_iexp_qln2),
		.io_enq_bits_acc_iexp_qln2_inv(_write_dispatch_q_q_io_deq_bits_acc_iexp_qln2_inv),
		.io_enq_bits_acc_norm_stats_id(_write_dispatch_q_q_io_deq_bits_acc_norm_stats_id),
		.io_enq_bits_len(_write_dispatch_q_q_io_deq_bits_len),
		.io_enq_bits_block(_write_dispatch_q_q_io_deq_bits_block),
		.io_enq_bits_cmd_id(_write_dispatch_q_q_io_deq_bits_cmd_id),
		.io_enq_bits_status_debug(_write_dispatch_q_q_io_deq_bits_status_debug),
		.io_enq_bits_status_cease(_write_dispatch_q_q_io_deq_bits_status_cease),
		.io_enq_bits_status_wfi(_write_dispatch_q_q_io_deq_bits_status_wfi),
		.io_enq_bits_status_isa(_write_dispatch_q_q_io_deq_bits_status_isa),
		.io_enq_bits_status_dprv(_write_dispatch_q_q_io_deq_bits_status_dprv),
		.io_enq_bits_status_dv(_write_dispatch_q_q_io_deq_bits_status_dv),
		.io_enq_bits_status_prv(_write_dispatch_q_q_io_deq_bits_status_prv),
		.io_enq_bits_status_v(_write_dispatch_q_q_io_deq_bits_status_v),
		.io_enq_bits_status_sd(_write_dispatch_q_q_io_deq_bits_status_sd),
		.io_enq_bits_status_zero2(_write_dispatch_q_q_io_deq_bits_status_zero2),
		.io_enq_bits_status_mpv(_write_dispatch_q_q_io_deq_bits_status_mpv),
		.io_enq_bits_status_gva(_write_dispatch_q_q_io_deq_bits_status_gva),
		.io_enq_bits_status_mbe(_write_dispatch_q_q_io_deq_bits_status_mbe),
		.io_enq_bits_status_sbe(_write_dispatch_q_q_io_deq_bits_status_sbe),
		.io_enq_bits_status_sxl(_write_dispatch_q_q_io_deq_bits_status_sxl),
		.io_enq_bits_status_uxl(_write_dispatch_q_q_io_deq_bits_status_uxl),
		.io_enq_bits_status_sd_rv32(_write_dispatch_q_q_io_deq_bits_status_sd_rv32),
		.io_enq_bits_status_zero1(_write_dispatch_q_q_io_deq_bits_status_zero1),
		.io_enq_bits_status_tsr(_write_dispatch_q_q_io_deq_bits_status_tsr),
		.io_enq_bits_status_tw(_write_dispatch_q_q_io_deq_bits_status_tw),
		.io_enq_bits_status_tvm(_write_dispatch_q_q_io_deq_bits_status_tvm),
		.io_enq_bits_status_mxr(_write_dispatch_q_q_io_deq_bits_status_mxr),
		.io_enq_bits_status_sum(_write_dispatch_q_q_io_deq_bits_status_sum),
		.io_enq_bits_status_mprv(_write_dispatch_q_q_io_deq_bits_status_mprv),
		.io_enq_bits_status_xs(_write_dispatch_q_q_io_deq_bits_status_xs),
		.io_enq_bits_status_fs(_write_dispatch_q_q_io_deq_bits_status_fs),
		.io_enq_bits_status_mpp(_write_dispatch_q_q_io_deq_bits_status_mpp),
		.io_enq_bits_status_vs(_write_dispatch_q_q_io_deq_bits_status_vs),
		.io_enq_bits_status_spp(_write_dispatch_q_q_io_deq_bits_status_spp),
		.io_enq_bits_status_mpie(_write_dispatch_q_q_io_deq_bits_status_mpie),
		.io_enq_bits_status_ube(_write_dispatch_q_q_io_deq_bits_status_ube),
		.io_enq_bits_status_spie(_write_dispatch_q_q_io_deq_bits_status_spie),
		.io_enq_bits_status_upie(_write_dispatch_q_q_io_deq_bits_status_upie),
		.io_enq_bits_status_mie(_write_dispatch_q_q_io_deq_bits_status_mie),
		.io_enq_bits_status_hie(_write_dispatch_q_q_io_deq_bits_status_hie),
		.io_enq_bits_status_sie(_write_dispatch_q_q_io_deq_bits_status_sie),
		.io_enq_bits_status_uie(_write_dispatch_q_q_io_deq_bits_status_uie),
		.io_enq_bits_pool_en(_write_dispatch_q_q_io_deq_bits_pool_en),
		.io_enq_bits_store_en(_write_dispatch_q_q_io_deq_bits_store_en),
		.io_deq_ready((bank_ios_1_1_read_resp_ready | bank_ios_1_0_read_resp_ready) | (_GEN_5 & _write_scale_q_io_enq_ready)),
		.io_deq_valid(_write_norm_q_io_deq_valid),
		.io_deq_bits_vaddr(_write_norm_q_io_deq_bits_vaddr),
		.io_deq_bits_laddr_is_acc_addr(_write_norm_q_io_deq_bits_laddr_is_acc_addr),
		.io_deq_bits_laddr_accumulate(_write_norm_q_io_deq_bits_laddr_accumulate),
		.io_deq_bits_laddr_read_full_acc_row(_write_norm_q_io_deq_bits_laddr_read_full_acc_row),
		.io_deq_bits_laddr_norm_cmd(_write_norm_q_io_deq_bits_laddr_norm_cmd),
		.io_deq_bits_laddr_garbage(_write_norm_q_io_deq_bits_laddr_garbage),
		.io_deq_bits_laddr_garbage_bit(_write_norm_q_io_deq_bits_laddr_garbage_bit),
		.io_deq_bits_laddr_data(_write_norm_q_io_deq_bits_laddr_data),
		.io_deq_bits_dest(_write_norm_q_io_deq_bits_dest),
		.io_deq_bits_acc_act(_write_norm_q_io_deq_bits_acc_act),
		.io_deq_bits_acc_scale(_write_norm_q_io_deq_bits_acc_scale),
		.io_deq_bits_acc_igelu_qb(_write_norm_q_io_deq_bits_acc_igelu_qb),
		.io_deq_bits_acc_igelu_qc(_write_norm_q_io_deq_bits_acc_igelu_qc),
		.io_deq_bits_acc_iexp_qln2(_write_norm_q_io_deq_bits_acc_iexp_qln2),
		.io_deq_bits_acc_iexp_qln2_inv(_write_norm_q_io_deq_bits_acc_iexp_qln2_inv),
		.io_deq_bits_acc_norm_stats_id(_write_norm_q_io_deq_bits_acc_norm_stats_id),
		.io_deq_bits_len(_write_norm_q_io_deq_bits_len),
		.io_deq_bits_block(_write_norm_q_io_deq_bits_block),
		.io_deq_bits_cmd_id(_write_norm_q_io_deq_bits_cmd_id),
		.io_deq_bits_status_debug(_write_norm_q_io_deq_bits_status_debug),
		.io_deq_bits_status_cease(_write_norm_q_io_deq_bits_status_cease),
		.io_deq_bits_status_wfi(_write_norm_q_io_deq_bits_status_wfi),
		.io_deq_bits_status_isa(_write_norm_q_io_deq_bits_status_isa),
		.io_deq_bits_status_dprv(_write_norm_q_io_deq_bits_status_dprv),
		.io_deq_bits_status_dv(_write_norm_q_io_deq_bits_status_dv),
		.io_deq_bits_status_prv(_write_norm_q_io_deq_bits_status_prv),
		.io_deq_bits_status_v(_write_norm_q_io_deq_bits_status_v),
		.io_deq_bits_status_sd(_write_norm_q_io_deq_bits_status_sd),
		.io_deq_bits_status_zero2(_write_norm_q_io_deq_bits_status_zero2),
		.io_deq_bits_status_mpv(_write_norm_q_io_deq_bits_status_mpv),
		.io_deq_bits_status_gva(_write_norm_q_io_deq_bits_status_gva),
		.io_deq_bits_status_mbe(_write_norm_q_io_deq_bits_status_mbe),
		.io_deq_bits_status_sbe(_write_norm_q_io_deq_bits_status_sbe),
		.io_deq_bits_status_sxl(_write_norm_q_io_deq_bits_status_sxl),
		.io_deq_bits_status_uxl(_write_norm_q_io_deq_bits_status_uxl),
		.io_deq_bits_status_sd_rv32(_write_norm_q_io_deq_bits_status_sd_rv32),
		.io_deq_bits_status_zero1(_write_norm_q_io_deq_bits_status_zero1),
		.io_deq_bits_status_tsr(_write_norm_q_io_deq_bits_status_tsr),
		.io_deq_bits_status_tw(_write_norm_q_io_deq_bits_status_tw),
		.io_deq_bits_status_tvm(_write_norm_q_io_deq_bits_status_tvm),
		.io_deq_bits_status_mxr(_write_norm_q_io_deq_bits_status_mxr),
		.io_deq_bits_status_sum(_write_norm_q_io_deq_bits_status_sum),
		.io_deq_bits_status_mprv(_write_norm_q_io_deq_bits_status_mprv),
		.io_deq_bits_status_xs(_write_norm_q_io_deq_bits_status_xs),
		.io_deq_bits_status_fs(_write_norm_q_io_deq_bits_status_fs),
		.io_deq_bits_status_mpp(_write_norm_q_io_deq_bits_status_mpp),
		.io_deq_bits_status_vs(_write_norm_q_io_deq_bits_status_vs),
		.io_deq_bits_status_spp(_write_norm_q_io_deq_bits_status_spp),
		.io_deq_bits_status_mpie(_write_norm_q_io_deq_bits_status_mpie),
		.io_deq_bits_status_ube(_write_norm_q_io_deq_bits_status_ube),
		.io_deq_bits_status_spie(_write_norm_q_io_deq_bits_status_spie),
		.io_deq_bits_status_upie(_write_norm_q_io_deq_bits_status_upie),
		.io_deq_bits_status_mie(_write_norm_q_io_deq_bits_status_mie),
		.io_deq_bits_status_hie(_write_norm_q_io_deq_bits_status_hie),
		.io_deq_bits_status_sie(_write_norm_q_io_deq_bits_status_sie),
		.io_deq_bits_status_uie(_write_norm_q_io_deq_bits_status_uie),
		.io_deq_bits_pool_en(_write_norm_q_io_deq_bits_pool_en),
		.io_deq_bits_store_en(_write_norm_q_io_deq_bits_store_en)
	);
	Queue6_ScratchpadMemWriteRequest write_scale_q(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_write_scale_q_io_enq_ready),
		.io_enq_valid((bank_ios_1_1_read_resp_ready ? ~(|_write_norm_q_io_deq_bits_laddr_norm_cmd) : (bank_ios_1_0_read_resp_ready ? ~(|_write_norm_q_io_deq_bits_laddr_norm_cmd) : _GEN_5 & _write_norm_q_io_deq_valid))),
		.io_enq_bits_vaddr(_write_norm_q_io_deq_bits_vaddr),
		.io_enq_bits_laddr_is_acc_addr(_write_norm_q_io_deq_bits_laddr_is_acc_addr),
		.io_enq_bits_laddr_accumulate(_write_norm_q_io_deq_bits_laddr_accumulate),
		.io_enq_bits_laddr_read_full_acc_row(_write_norm_q_io_deq_bits_laddr_read_full_acc_row),
		.io_enq_bits_laddr_norm_cmd(_write_norm_q_io_deq_bits_laddr_norm_cmd),
		.io_enq_bits_laddr_garbage(_write_norm_q_io_deq_bits_laddr_garbage),
		.io_enq_bits_laddr_garbage_bit(_write_norm_q_io_deq_bits_laddr_garbage_bit),
		.io_enq_bits_laddr_data(_write_norm_q_io_deq_bits_laddr_data),
		.io_enq_bits_dest(_write_norm_q_io_deq_bits_dest),
		.io_enq_bits_acc_act(_write_norm_q_io_deq_bits_acc_act),
		.io_enq_bits_acc_scale(_write_norm_q_io_deq_bits_acc_scale),
		.io_enq_bits_acc_igelu_qb(_write_norm_q_io_deq_bits_acc_igelu_qb),
		.io_enq_bits_acc_igelu_qc(_write_norm_q_io_deq_bits_acc_igelu_qc),
		.io_enq_bits_acc_iexp_qln2(_write_norm_q_io_deq_bits_acc_iexp_qln2),
		.io_enq_bits_acc_iexp_qln2_inv(_write_norm_q_io_deq_bits_acc_iexp_qln2_inv),
		.io_enq_bits_acc_norm_stats_id(_write_norm_q_io_deq_bits_acc_norm_stats_id),
		.io_enq_bits_len(_write_norm_q_io_deq_bits_len),
		.io_enq_bits_block(_write_norm_q_io_deq_bits_block),
		.io_enq_bits_cmd_id(_write_norm_q_io_deq_bits_cmd_id),
		.io_enq_bits_status_debug(_write_norm_q_io_deq_bits_status_debug),
		.io_enq_bits_status_cease(_write_norm_q_io_deq_bits_status_cease),
		.io_enq_bits_status_wfi(_write_norm_q_io_deq_bits_status_wfi),
		.io_enq_bits_status_isa(_write_norm_q_io_deq_bits_status_isa),
		.io_enq_bits_status_dprv(_write_norm_q_io_deq_bits_status_dprv),
		.io_enq_bits_status_dv(_write_norm_q_io_deq_bits_status_dv),
		.io_enq_bits_status_prv(_write_norm_q_io_deq_bits_status_prv),
		.io_enq_bits_status_v(_write_norm_q_io_deq_bits_status_v),
		.io_enq_bits_status_sd(_write_norm_q_io_deq_bits_status_sd),
		.io_enq_bits_status_zero2(_write_norm_q_io_deq_bits_status_zero2),
		.io_enq_bits_status_mpv(_write_norm_q_io_deq_bits_status_mpv),
		.io_enq_bits_status_gva(_write_norm_q_io_deq_bits_status_gva),
		.io_enq_bits_status_mbe(_write_norm_q_io_deq_bits_status_mbe),
		.io_enq_bits_status_sbe(_write_norm_q_io_deq_bits_status_sbe),
		.io_enq_bits_status_sxl(_write_norm_q_io_deq_bits_status_sxl),
		.io_enq_bits_status_uxl(_write_norm_q_io_deq_bits_status_uxl),
		.io_enq_bits_status_sd_rv32(_write_norm_q_io_deq_bits_status_sd_rv32),
		.io_enq_bits_status_zero1(_write_norm_q_io_deq_bits_status_zero1),
		.io_enq_bits_status_tsr(_write_norm_q_io_deq_bits_status_tsr),
		.io_enq_bits_status_tw(_write_norm_q_io_deq_bits_status_tw),
		.io_enq_bits_status_tvm(_write_norm_q_io_deq_bits_status_tvm),
		.io_enq_bits_status_mxr(_write_norm_q_io_deq_bits_status_mxr),
		.io_enq_bits_status_sum(_write_norm_q_io_deq_bits_status_sum),
		.io_enq_bits_status_mprv(_write_norm_q_io_deq_bits_status_mprv),
		.io_enq_bits_status_xs(_write_norm_q_io_deq_bits_status_xs),
		.io_enq_bits_status_fs(_write_norm_q_io_deq_bits_status_fs),
		.io_enq_bits_status_mpp(_write_norm_q_io_deq_bits_status_mpp),
		.io_enq_bits_status_vs(_write_norm_q_io_deq_bits_status_vs),
		.io_enq_bits_status_spp(_write_norm_q_io_deq_bits_status_spp),
		.io_enq_bits_status_mpie(_write_norm_q_io_deq_bits_status_mpie),
		.io_enq_bits_status_ube(_write_norm_q_io_deq_bits_status_ube),
		.io_enq_bits_status_spie(_write_norm_q_io_deq_bits_status_spie),
		.io_enq_bits_status_upie(_write_norm_q_io_deq_bits_status_upie),
		.io_enq_bits_status_mie(_write_norm_q_io_deq_bits_status_mie),
		.io_enq_bits_status_hie(_write_norm_q_io_deq_bits_status_hie),
		.io_enq_bits_status_sie(_write_norm_q_io_deq_bits_status_sie),
		.io_enq_bits_status_uie(_write_norm_q_io_deq_bits_status_uie),
		.io_enq_bits_pool_en(_write_norm_q_io_deq_bits_pool_en),
		.io_enq_bits_store_en(_write_norm_q_io_deq_bits_store_en),
		.io_deq_ready(_GEN_13 & _write_issue_q_io_enq_ready),
		.io_deq_valid(_write_scale_q_io_deq_valid),
		.io_deq_bits_vaddr(_write_scale_q_io_deq_bits_vaddr),
		.io_deq_bits_laddr_is_acc_addr(_write_scale_q_io_deq_bits_laddr_is_acc_addr),
		.io_deq_bits_laddr_accumulate(_write_scale_q_io_deq_bits_laddr_accumulate),
		.io_deq_bits_laddr_read_full_acc_row(_write_scale_q_io_deq_bits_laddr_read_full_acc_row),
		.io_deq_bits_laddr_norm_cmd(_write_scale_q_io_deq_bits_laddr_norm_cmd),
		.io_deq_bits_laddr_garbage(_write_scale_q_io_deq_bits_laddr_garbage),
		.io_deq_bits_laddr_garbage_bit(_write_scale_q_io_deq_bits_laddr_garbage_bit),
		.io_deq_bits_laddr_data(_write_scale_q_io_deq_bits_laddr_data),
		.io_deq_bits_dest(_write_scale_q_io_deq_bits_dest),
		.io_deq_bits_acc_act(_write_scale_q_io_deq_bits_acc_act),
		.io_deq_bits_acc_scale(_write_scale_q_io_deq_bits_acc_scale),
		.io_deq_bits_acc_igelu_qb(_write_scale_q_io_deq_bits_acc_igelu_qb),
		.io_deq_bits_acc_igelu_qc(_write_scale_q_io_deq_bits_acc_igelu_qc),
		.io_deq_bits_acc_iexp_qln2(_write_scale_q_io_deq_bits_acc_iexp_qln2),
		.io_deq_bits_acc_iexp_qln2_inv(_write_scale_q_io_deq_bits_acc_iexp_qln2_inv),
		.io_deq_bits_acc_norm_stats_id(_write_scale_q_io_deq_bits_acc_norm_stats_id),
		.io_deq_bits_len(_write_scale_q_io_deq_bits_len),
		.io_deq_bits_block(_write_scale_q_io_deq_bits_block),
		.io_deq_bits_cmd_id(_write_scale_q_io_deq_bits_cmd_id),
		.io_deq_bits_status_debug(_write_scale_q_io_deq_bits_status_debug),
		.io_deq_bits_status_cease(_write_scale_q_io_deq_bits_status_cease),
		.io_deq_bits_status_wfi(_write_scale_q_io_deq_bits_status_wfi),
		.io_deq_bits_status_isa(_write_scale_q_io_deq_bits_status_isa),
		.io_deq_bits_status_dprv(_write_scale_q_io_deq_bits_status_dprv),
		.io_deq_bits_status_dv(_write_scale_q_io_deq_bits_status_dv),
		.io_deq_bits_status_prv(_write_scale_q_io_deq_bits_status_prv),
		.io_deq_bits_status_v(_write_scale_q_io_deq_bits_status_v),
		.io_deq_bits_status_sd(_write_scale_q_io_deq_bits_status_sd),
		.io_deq_bits_status_zero2(_write_scale_q_io_deq_bits_status_zero2),
		.io_deq_bits_status_mpv(_write_scale_q_io_deq_bits_status_mpv),
		.io_deq_bits_status_gva(_write_scale_q_io_deq_bits_status_gva),
		.io_deq_bits_status_mbe(_write_scale_q_io_deq_bits_status_mbe),
		.io_deq_bits_status_sbe(_write_scale_q_io_deq_bits_status_sbe),
		.io_deq_bits_status_sxl(_write_scale_q_io_deq_bits_status_sxl),
		.io_deq_bits_status_uxl(_write_scale_q_io_deq_bits_status_uxl),
		.io_deq_bits_status_sd_rv32(_write_scale_q_io_deq_bits_status_sd_rv32),
		.io_deq_bits_status_zero1(_write_scale_q_io_deq_bits_status_zero1),
		.io_deq_bits_status_tsr(_write_scale_q_io_deq_bits_status_tsr),
		.io_deq_bits_status_tw(_write_scale_q_io_deq_bits_status_tw),
		.io_deq_bits_status_tvm(_write_scale_q_io_deq_bits_status_tvm),
		.io_deq_bits_status_mxr(_write_scale_q_io_deq_bits_status_mxr),
		.io_deq_bits_status_sum(_write_scale_q_io_deq_bits_status_sum),
		.io_deq_bits_status_mprv(_write_scale_q_io_deq_bits_status_mprv),
		.io_deq_bits_status_xs(_write_scale_q_io_deq_bits_status_xs),
		.io_deq_bits_status_fs(_write_scale_q_io_deq_bits_status_fs),
		.io_deq_bits_status_mpp(_write_scale_q_io_deq_bits_status_mpp),
		.io_deq_bits_status_vs(_write_scale_q_io_deq_bits_status_vs),
		.io_deq_bits_status_spp(_write_scale_q_io_deq_bits_status_spp),
		.io_deq_bits_status_mpie(_write_scale_q_io_deq_bits_status_mpie),
		.io_deq_bits_status_ube(_write_scale_q_io_deq_bits_status_ube),
		.io_deq_bits_status_spie(_write_scale_q_io_deq_bits_status_spie),
		.io_deq_bits_status_upie(_write_scale_q_io_deq_bits_status_upie),
		.io_deq_bits_status_mie(_write_scale_q_io_deq_bits_status_mie),
		.io_deq_bits_status_hie(_write_scale_q_io_deq_bits_status_hie),
		.io_deq_bits_status_sie(_write_scale_q_io_deq_bits_status_sie),
		.io_deq_bits_status_uie(_write_scale_q_io_deq_bits_status_uie),
		.io_deq_bits_pool_en(_write_scale_q_io_deq_bits_pool_en),
		.io_deq_bits_store_en(_write_scale_q_io_deq_bits_store_en)
	);
	Queue5_ScratchpadMemWriteRequest write_issue_q(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_write_issue_q_io_enq_ready),
		.io_enq_valid(_GEN_13 & _write_scale_q_io_deq_valid),
		.io_enq_bits_vaddr(_write_scale_q_io_deq_bits_vaddr),
		.io_enq_bits_laddr_is_acc_addr(_write_scale_q_io_deq_bits_laddr_is_acc_addr),
		.io_enq_bits_laddr_accumulate(_write_scale_q_io_deq_bits_laddr_accumulate),
		.io_enq_bits_laddr_read_full_acc_row(_write_scale_q_io_deq_bits_laddr_read_full_acc_row),
		.io_enq_bits_laddr_norm_cmd(_write_scale_q_io_deq_bits_laddr_norm_cmd),
		.io_enq_bits_laddr_garbage(_write_scale_q_io_deq_bits_laddr_garbage),
		.io_enq_bits_laddr_garbage_bit(_write_scale_q_io_deq_bits_laddr_garbage_bit),
		.io_enq_bits_laddr_data(_write_scale_q_io_deq_bits_laddr_data),
		.io_enq_bits_dest(_write_scale_q_io_deq_bits_dest),
		.io_enq_bits_acc_act(_write_scale_q_io_deq_bits_acc_act),
		.io_enq_bits_acc_scale(_write_scale_q_io_deq_bits_acc_scale),
		.io_enq_bits_acc_igelu_qb(_write_scale_q_io_deq_bits_acc_igelu_qb),
		.io_enq_bits_acc_igelu_qc(_write_scale_q_io_deq_bits_acc_igelu_qc),
		.io_enq_bits_acc_iexp_qln2(_write_scale_q_io_deq_bits_acc_iexp_qln2),
		.io_enq_bits_acc_iexp_qln2_inv(_write_scale_q_io_deq_bits_acc_iexp_qln2_inv),
		.io_enq_bits_acc_norm_stats_id(_write_scale_q_io_deq_bits_acc_norm_stats_id),
		.io_enq_bits_len(_write_scale_q_io_deq_bits_len),
		.io_enq_bits_block(_write_scale_q_io_deq_bits_block),
		.io_enq_bits_cmd_id(_write_scale_q_io_deq_bits_cmd_id),
		.io_enq_bits_status_debug(_write_scale_q_io_deq_bits_status_debug),
		.io_enq_bits_status_cease(_write_scale_q_io_deq_bits_status_cease),
		.io_enq_bits_status_wfi(_write_scale_q_io_deq_bits_status_wfi),
		.io_enq_bits_status_isa(_write_scale_q_io_deq_bits_status_isa),
		.io_enq_bits_status_dprv(_write_scale_q_io_deq_bits_status_dprv),
		.io_enq_bits_status_dv(_write_scale_q_io_deq_bits_status_dv),
		.io_enq_bits_status_prv(_write_scale_q_io_deq_bits_status_prv),
		.io_enq_bits_status_v(_write_scale_q_io_deq_bits_status_v),
		.io_enq_bits_status_sd(_write_scale_q_io_deq_bits_status_sd),
		.io_enq_bits_status_zero2(_write_scale_q_io_deq_bits_status_zero2),
		.io_enq_bits_status_mpv(_write_scale_q_io_deq_bits_status_mpv),
		.io_enq_bits_status_gva(_write_scale_q_io_deq_bits_status_gva),
		.io_enq_bits_status_mbe(_write_scale_q_io_deq_bits_status_mbe),
		.io_enq_bits_status_sbe(_write_scale_q_io_deq_bits_status_sbe),
		.io_enq_bits_status_sxl(_write_scale_q_io_deq_bits_status_sxl),
		.io_enq_bits_status_uxl(_write_scale_q_io_deq_bits_status_uxl),
		.io_enq_bits_status_sd_rv32(_write_scale_q_io_deq_bits_status_sd_rv32),
		.io_enq_bits_status_zero1(_write_scale_q_io_deq_bits_status_zero1),
		.io_enq_bits_status_tsr(_write_scale_q_io_deq_bits_status_tsr),
		.io_enq_bits_status_tw(_write_scale_q_io_deq_bits_status_tw),
		.io_enq_bits_status_tvm(_write_scale_q_io_deq_bits_status_tvm),
		.io_enq_bits_status_mxr(_write_scale_q_io_deq_bits_status_mxr),
		.io_enq_bits_status_sum(_write_scale_q_io_deq_bits_status_sum),
		.io_enq_bits_status_mprv(_write_scale_q_io_deq_bits_status_mprv),
		.io_enq_bits_status_xs(_write_scale_q_io_deq_bits_status_xs),
		.io_enq_bits_status_fs(_write_scale_q_io_deq_bits_status_fs),
		.io_enq_bits_status_mpp(_write_scale_q_io_deq_bits_status_mpp),
		.io_enq_bits_status_vs(_write_scale_q_io_deq_bits_status_vs),
		.io_enq_bits_status_spp(_write_scale_q_io_deq_bits_status_spp),
		.io_enq_bits_status_mpie(_write_scale_q_io_deq_bits_status_mpie),
		.io_enq_bits_status_ube(_write_scale_q_io_deq_bits_status_ube),
		.io_enq_bits_status_spie(_write_scale_q_io_deq_bits_status_spie),
		.io_enq_bits_status_upie(_write_scale_q_io_deq_bits_status_upie),
		.io_enq_bits_status_mie(_write_scale_q_io_deq_bits_status_mie),
		.io_enq_bits_status_hie(_write_scale_q_io_deq_bits_status_hie),
		.io_enq_bits_status_sie(_write_scale_q_io_deq_bits_status_sie),
		.io_enq_bits_status_uie(_write_scale_q_io_deq_bits_status_uie),
		.io_enq_bits_pool_en(_write_scale_q_io_deq_bits_pool_en),
		.io_enq_bits_store_en(_write_scale_q_io_deq_bits_store_en),
		.io_deq_ready(_writer_io_req_ready & writeData_valid),
		.io_deq_valid(_write_issue_q_io_deq_valid),
		.io_deq_bits_vaddr(_write_issue_q_io_deq_bits_vaddr),
		.io_deq_bits_laddr_is_acc_addr(_write_issue_q_io_deq_bits_laddr_is_acc_addr),
		.io_deq_bits_laddr_accumulate(_write_issue_q_io_deq_bits_laddr_accumulate),
		.io_deq_bits_laddr_read_full_acc_row(_write_issue_q_io_deq_bits_laddr_read_full_acc_row),
		.io_deq_bits_laddr_garbage_bit(_write_issue_q_io_deq_bits_laddr_garbage_bit),
		.io_deq_bits_laddr_data(_write_issue_q_io_deq_bits_laddr_data),
		.io_deq_bits_dest(_write_issue_q_io_deq_bits_dest),
		.io_deq_bits_len(_write_issue_q_io_deq_bits_len),
		.io_deq_bits_block(_write_issue_q_io_deq_bits_block),
		.io_deq_bits_status_debug(_write_issue_q_io_deq_bits_status_debug),
		.io_deq_bits_status_cease(_write_issue_q_io_deq_bits_status_cease),
		.io_deq_bits_status_wfi(_write_issue_q_io_deq_bits_status_wfi),
		.io_deq_bits_status_isa(_write_issue_q_io_deq_bits_status_isa),
		.io_deq_bits_status_dprv(_write_issue_q_io_deq_bits_status_dprv),
		.io_deq_bits_status_dv(_write_issue_q_io_deq_bits_status_dv),
		.io_deq_bits_status_prv(_write_issue_q_io_deq_bits_status_prv),
		.io_deq_bits_status_v(_write_issue_q_io_deq_bits_status_v),
		.io_deq_bits_status_sd(_write_issue_q_io_deq_bits_status_sd),
		.io_deq_bits_status_zero2(_write_issue_q_io_deq_bits_status_zero2),
		.io_deq_bits_status_mpv(_write_issue_q_io_deq_bits_status_mpv),
		.io_deq_bits_status_gva(_write_issue_q_io_deq_bits_status_gva),
		.io_deq_bits_status_mbe(_write_issue_q_io_deq_bits_status_mbe),
		.io_deq_bits_status_sbe(_write_issue_q_io_deq_bits_status_sbe),
		.io_deq_bits_status_sxl(_write_issue_q_io_deq_bits_status_sxl),
		.io_deq_bits_status_uxl(_write_issue_q_io_deq_bits_status_uxl),
		.io_deq_bits_status_sd_rv32(_write_issue_q_io_deq_bits_status_sd_rv32),
		.io_deq_bits_status_zero1(_write_issue_q_io_deq_bits_status_zero1),
		.io_deq_bits_status_tsr(_write_issue_q_io_deq_bits_status_tsr),
		.io_deq_bits_status_tw(_write_issue_q_io_deq_bits_status_tw),
		.io_deq_bits_status_tvm(_write_issue_q_io_deq_bits_status_tvm),
		.io_deq_bits_status_mxr(_write_issue_q_io_deq_bits_status_mxr),
		.io_deq_bits_status_sum(_write_issue_q_io_deq_bits_status_sum),
		.io_deq_bits_status_mprv(_write_issue_q_io_deq_bits_status_mprv),
		.io_deq_bits_status_xs(_write_issue_q_io_deq_bits_status_xs),
		.io_deq_bits_status_fs(_write_issue_q_io_deq_bits_status_fs),
		.io_deq_bits_status_mpp(_write_issue_q_io_deq_bits_status_mpp),
		.io_deq_bits_status_vs(_write_issue_q_io_deq_bits_status_vs),
		.io_deq_bits_status_spp(_write_issue_q_io_deq_bits_status_spp),
		.io_deq_bits_status_mpie(_write_issue_q_io_deq_bits_status_mpie),
		.io_deq_bits_status_ube(_write_issue_q_io_deq_bits_status_ube),
		.io_deq_bits_status_spie(_write_issue_q_io_deq_bits_status_spie),
		.io_deq_bits_status_upie(_write_issue_q_io_deq_bits_status_upie),
		.io_deq_bits_status_mie(_write_issue_q_io_deq_bits_status_mie),
		.io_deq_bits_status_hie(_write_issue_q_io_deq_bits_status_hie),
		.io_deq_bits_status_sie(_write_issue_q_io_deq_bits_status_sie),
		.io_deq_bits_status_uie(_write_issue_q_io_deq_bits_status_uie),
		.io_deq_bits_pool_en(_write_issue_q_io_deq_bits_pool_en),
		.io_deq_bits_store_en(_write_issue_q_io_deq_bits_store_en)
	);
	Queue5_ScratchpadMemReadRequest read_issue_q(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_read_issue_q_io_enq_ready),
		.io_enq_valid(~io_dma_read_req_bits_all_zeros & io_dma_read_req_valid),
		.io_enq_bits_vaddr(io_dma_read_req_bits_vaddr),
		.io_enq_bits_laddr_is_acc_addr(io_dma_read_req_bits_laddr_is_acc_addr),
		.io_enq_bits_laddr_accumulate(io_dma_read_req_bits_laddr_accumulate),
		.io_enq_bits_laddr_read_full_acc_row(io_dma_read_req_bits_laddr_read_full_acc_row),
		.io_enq_bits_laddr_norm_cmd(io_dma_read_req_bits_laddr_norm_cmd),
		.io_enq_bits_laddr_garbage(io_dma_read_req_bits_laddr_garbage),
		.io_enq_bits_laddr_garbage_bit(io_dma_read_req_bits_laddr_garbage_bit),
		.io_enq_bits_laddr_data(io_dma_read_req_bits_laddr_data),
		.io_enq_bits_cols(io_dma_read_req_bits_cols),
		.io_enq_bits_repeats(io_dma_read_req_bits_repeats),
		.io_enq_bits_scale(io_dma_read_req_bits_scale),
		.io_enq_bits_has_acc_bitwidth(io_dma_read_req_bits_has_acc_bitwidth),
		.io_enq_bits_all_zeros(io_dma_read_req_bits_all_zeros),
		.io_enq_bits_block_stride(io_dma_read_req_bits_block_stride),
		.io_enq_bits_pixel_repeats(io_dma_read_req_bits_pixel_repeats),
		.io_enq_bits_cmd_id(io_dma_read_req_bits_cmd_id),
		.io_enq_bits_status_debug(io_dma_read_req_bits_status_debug),
		.io_enq_bits_status_cease(io_dma_read_req_bits_status_cease),
		.io_enq_bits_status_wfi(io_dma_read_req_bits_status_wfi),
		.io_enq_bits_status_isa(io_dma_read_req_bits_status_isa),
		.io_enq_bits_status_dprv(io_dma_read_req_bits_status_dprv),
		.io_enq_bits_status_dv(io_dma_read_req_bits_status_dv),
		.io_enq_bits_status_prv(io_dma_read_req_bits_status_prv),
		.io_enq_bits_status_v(io_dma_read_req_bits_status_v),
		.io_enq_bits_status_sd(io_dma_read_req_bits_status_sd),
		.io_enq_bits_status_zero2(io_dma_read_req_bits_status_zero2),
		.io_enq_bits_status_mpv(io_dma_read_req_bits_status_mpv),
		.io_enq_bits_status_gva(io_dma_read_req_bits_status_gva),
		.io_enq_bits_status_mbe(io_dma_read_req_bits_status_mbe),
		.io_enq_bits_status_sbe(io_dma_read_req_bits_status_sbe),
		.io_enq_bits_status_sxl(io_dma_read_req_bits_status_sxl),
		.io_enq_bits_status_uxl(io_dma_read_req_bits_status_uxl),
		.io_enq_bits_status_sd_rv32(io_dma_read_req_bits_status_sd_rv32),
		.io_enq_bits_status_zero1(io_dma_read_req_bits_status_zero1),
		.io_enq_bits_status_tsr(io_dma_read_req_bits_status_tsr),
		.io_enq_bits_status_tw(io_dma_read_req_bits_status_tw),
		.io_enq_bits_status_tvm(io_dma_read_req_bits_status_tvm),
		.io_enq_bits_status_mxr(io_dma_read_req_bits_status_mxr),
		.io_enq_bits_status_sum(io_dma_read_req_bits_status_sum),
		.io_enq_bits_status_mprv(io_dma_read_req_bits_status_mprv),
		.io_enq_bits_status_xs(io_dma_read_req_bits_status_xs),
		.io_enq_bits_status_fs(io_dma_read_req_bits_status_fs),
		.io_enq_bits_status_mpp(io_dma_read_req_bits_status_mpp),
		.io_enq_bits_status_vs(io_dma_read_req_bits_status_vs),
		.io_enq_bits_status_spp(io_dma_read_req_bits_status_spp),
		.io_enq_bits_status_mpie(io_dma_read_req_bits_status_mpie),
		.io_enq_bits_status_ube(io_dma_read_req_bits_status_ube),
		.io_enq_bits_status_spie(io_dma_read_req_bits_status_spie),
		.io_enq_bits_status_upie(io_dma_read_req_bits_status_upie),
		.io_enq_bits_status_mie(io_dma_read_req_bits_status_mie),
		.io_enq_bits_status_hie(io_dma_read_req_bits_status_hie),
		.io_enq_bits_status_sie(io_dma_read_req_bits_status_sie),
		.io_enq_bits_status_uie(io_dma_read_req_bits_status_uie),
		.io_deq_ready(_reader_io_req_ready),
		.io_deq_valid(_read_issue_q_io_deq_valid),
		.io_deq_bits_vaddr(_read_issue_q_io_deq_bits_vaddr),
		.io_deq_bits_laddr_is_acc_addr(_read_issue_q_io_deq_bits_laddr_is_acc_addr),
		.io_deq_bits_laddr_accumulate(_read_issue_q_io_deq_bits_laddr_accumulate),
		.io_deq_bits_laddr_data(_read_issue_q_io_deq_bits_laddr_data),
		.io_deq_bits_cols(_read_issue_q_io_deq_bits_cols),
		.io_deq_bits_repeats(_read_issue_q_io_deq_bits_repeats),
		.io_deq_bits_scale(_read_issue_q_io_deq_bits_scale),
		.io_deq_bits_has_acc_bitwidth(_read_issue_q_io_deq_bits_has_acc_bitwidth),
		.io_deq_bits_block_stride(_read_issue_q_io_deq_bits_block_stride),
		.io_deq_bits_pixel_repeats(_read_issue_q_io_deq_bits_pixel_repeats),
		.io_deq_bits_cmd_id(_read_issue_q_io_deq_bits_cmd_id),
		.io_deq_bits_status_debug(_read_issue_q_io_deq_bits_status_debug),
		.io_deq_bits_status_cease(_read_issue_q_io_deq_bits_status_cease),
		.io_deq_bits_status_wfi(_read_issue_q_io_deq_bits_status_wfi),
		.io_deq_bits_status_isa(_read_issue_q_io_deq_bits_status_isa),
		.io_deq_bits_status_dprv(_read_issue_q_io_deq_bits_status_dprv),
		.io_deq_bits_status_dv(_read_issue_q_io_deq_bits_status_dv),
		.io_deq_bits_status_prv(_read_issue_q_io_deq_bits_status_prv),
		.io_deq_bits_status_v(_read_issue_q_io_deq_bits_status_v),
		.io_deq_bits_status_sd(_read_issue_q_io_deq_bits_status_sd),
		.io_deq_bits_status_zero2(_read_issue_q_io_deq_bits_status_zero2),
		.io_deq_bits_status_mpv(_read_issue_q_io_deq_bits_status_mpv),
		.io_deq_bits_status_gva(_read_issue_q_io_deq_bits_status_gva),
		.io_deq_bits_status_mbe(_read_issue_q_io_deq_bits_status_mbe),
		.io_deq_bits_status_sbe(_read_issue_q_io_deq_bits_status_sbe),
		.io_deq_bits_status_sxl(_read_issue_q_io_deq_bits_status_sxl),
		.io_deq_bits_status_uxl(_read_issue_q_io_deq_bits_status_uxl),
		.io_deq_bits_status_sd_rv32(_read_issue_q_io_deq_bits_status_sd_rv32),
		.io_deq_bits_status_zero1(_read_issue_q_io_deq_bits_status_zero1),
		.io_deq_bits_status_tsr(_read_issue_q_io_deq_bits_status_tsr),
		.io_deq_bits_status_tw(_read_issue_q_io_deq_bits_status_tw),
		.io_deq_bits_status_tvm(_read_issue_q_io_deq_bits_status_tvm),
		.io_deq_bits_status_mxr(_read_issue_q_io_deq_bits_status_mxr),
		.io_deq_bits_status_sum(_read_issue_q_io_deq_bits_status_sum),
		.io_deq_bits_status_mprv(_read_issue_q_io_deq_bits_status_mprv),
		.io_deq_bits_status_xs(_read_issue_q_io_deq_bits_status_xs),
		.io_deq_bits_status_fs(_read_issue_q_io_deq_bits_status_fs),
		.io_deq_bits_status_mpp(_read_issue_q_io_deq_bits_status_mpp),
		.io_deq_bits_status_vs(_read_issue_q_io_deq_bits_status_vs),
		.io_deq_bits_status_spp(_read_issue_q_io_deq_bits_status_spp),
		.io_deq_bits_status_mpie(_read_issue_q_io_deq_bits_status_mpie),
		.io_deq_bits_status_ube(_read_issue_q_io_deq_bits_status_ube),
		.io_deq_bits_status_spie(_read_issue_q_io_deq_bits_status_spie),
		.io_deq_bits_status_upie(_read_issue_q_io_deq_bits_status_upie),
		.io_deq_bits_status_mie(_read_issue_q_io_deq_bits_status_mie),
		.io_deq_bits_status_hie(_read_issue_q_io_deq_bits_status_hie),
		.io_deq_bits_status_sie(_read_issue_q_io_deq_bits_status_sie),
		.io_deq_bits_status_uie(_read_issue_q_io_deq_bits_status_uie)
	);
	ZeroWriter zero_writer(
		.clock(clock),
		.reset(reset),
		.io_req_ready(_zero_writer_io_req_ready),
		.io_req_valid(io_dma_read_req_valid & io_dma_read_req_bits_all_zeros),
		.io_req_bits_laddr_is_acc_addr(io_dma_read_req_bits_laddr_is_acc_addr),
		.io_req_bits_laddr_accumulate(io_dma_read_req_bits_laddr_accumulate),
		.io_req_bits_laddr_data(io_dma_read_req_bits_laddr_data),
		.io_req_bits_tag_cols(io_dma_read_req_bits_cols),
		.io_req_bits_tag_pixel_repeats(io_dma_read_req_bits_pixel_repeats),
		.io_req_bits_tag_cmd_id(io_dma_read_req_bits_cmd_id),
		.io_req_bits_cols(io_dma_read_req_bits_cols[6:0]),
		.io_req_bits_block_stride(io_dma_read_req_bits_block_stride),
		.io_resp_ready(_zero_writer_pixel_repeater_io_req_ready),
		.io_resp_valid(_zero_writer_io_resp_valid),
		.io_resp_bits_tag_cols(_zero_writer_io_resp_bits_tag_cols),
		.io_resp_bits_tag_pixel_repeats(_zero_writer_io_resp_bits_tag_pixel_repeats),
		.io_resp_bits_tag_cmd_id(_zero_writer_io_resp_bits_tag_cmd_id),
		.io_resp_bits_laddr_is_acc_addr(_zero_writer_io_resp_bits_laddr_is_acc_addr),
		.io_resp_bits_laddr_accumulate(_zero_writer_io_resp_bits_laddr_accumulate),
		.io_resp_bits_laddr_data(_zero_writer_io_resp_bits_laddr_data),
		.io_resp_bits_mask_0(_zero_writer_io_resp_bits_mask_0),
		.io_resp_bits_mask_1(_zero_writer_io_resp_bits_mask_1),
		.io_resp_bits_mask_2(_zero_writer_io_resp_bits_mask_2),
		.io_resp_bits_mask_3(_zero_writer_io_resp_bits_mask_3),
		.io_resp_bits_mask_4(_zero_writer_io_resp_bits_mask_4),
		.io_resp_bits_mask_5(_zero_writer_io_resp_bits_mask_5),
		.io_resp_bits_mask_6(_zero_writer_io_resp_bits_mask_6),
		.io_resp_bits_mask_7(_zero_writer_io_resp_bits_mask_7),
		.io_resp_bits_mask_8(_zero_writer_io_resp_bits_mask_8),
		.io_resp_bits_mask_9(_zero_writer_io_resp_bits_mask_9),
		.io_resp_bits_mask_10(_zero_writer_io_resp_bits_mask_10),
		.io_resp_bits_mask_11(_zero_writer_io_resp_bits_mask_11),
		.io_resp_bits_mask_12(_zero_writer_io_resp_bits_mask_12),
		.io_resp_bits_mask_13(_zero_writer_io_resp_bits_mask_13),
		.io_resp_bits_mask_14(_zero_writer_io_resp_bits_mask_14),
		.io_resp_bits_mask_15(_zero_writer_io_resp_bits_mask_15),
		.io_resp_bits_last(_zero_writer_io_resp_bits_last)
	);
	PixelRepeater zero_writer_pixel_repeater(
		.clock(clock),
		.reset(reset),
		.io_req_ready(_zero_writer_pixel_repeater_io_req_ready),
		.io_req_valid(_zero_writer_io_resp_valid),
		.io_req_bits_mask_0(_zero_writer_io_resp_bits_mask_0),
		.io_req_bits_mask_1(_zero_writer_io_resp_bits_mask_1),
		.io_req_bits_mask_2(_zero_writer_io_resp_bits_mask_2),
		.io_req_bits_mask_3(_zero_writer_io_resp_bits_mask_3),
		.io_req_bits_mask_4(_zero_writer_io_resp_bits_mask_4),
		.io_req_bits_mask_5(_zero_writer_io_resp_bits_mask_5),
		.io_req_bits_mask_6(_zero_writer_io_resp_bits_mask_6),
		.io_req_bits_mask_7(_zero_writer_io_resp_bits_mask_7),
		.io_req_bits_mask_8(_zero_writer_io_resp_bits_mask_8),
		.io_req_bits_mask_9(_zero_writer_io_resp_bits_mask_9),
		.io_req_bits_mask_10(_zero_writer_io_resp_bits_mask_10),
		.io_req_bits_mask_11(_zero_writer_io_resp_bits_mask_11),
		.io_req_bits_mask_12(_zero_writer_io_resp_bits_mask_12),
		.io_req_bits_mask_13(_zero_writer_io_resp_bits_mask_13),
		.io_req_bits_mask_14(_zero_writer_io_resp_bits_mask_14),
		.io_req_bits_mask_15(_zero_writer_io_resp_bits_mask_15),
		.io_req_bits_laddr_is_acc_addr(_zero_writer_io_resp_bits_laddr_is_acc_addr),
		.io_req_bits_laddr_accumulate(_zero_writer_io_resp_bits_laddr_accumulate),
		.io_req_bits_laddr_data(_zero_writer_io_resp_bits_laddr_data),
		.io_req_bits_len(_zero_writer_io_resp_bits_tag_cols[4:0]),
		.io_req_bits_pixel_repeats(_zero_writer_io_resp_bits_tag_pixel_repeats),
		.io_req_bits_last(_zero_writer_io_resp_bits_last),
		.io_req_bits_tag_cols(_zero_writer_io_resp_bits_tag_cols),
		.io_req_bits_tag_cmd_id(_zero_writer_io_resp_bits_tag_cmd_id),
		.io_resp_ready(_GEN),
		.io_resp_valid(_zero_writer_pixel_repeater_io_resp_valid),
		.io_resp_bits_mask_0(_zero_writer_pixel_repeater_io_resp_bits_mask_0),
		.io_resp_bits_mask_1(_zero_writer_pixel_repeater_io_resp_bits_mask_1),
		.io_resp_bits_mask_2(_zero_writer_pixel_repeater_io_resp_bits_mask_2),
		.io_resp_bits_mask_3(_zero_writer_pixel_repeater_io_resp_bits_mask_3),
		.io_resp_bits_mask_4(_zero_writer_pixel_repeater_io_resp_bits_mask_4),
		.io_resp_bits_mask_5(_zero_writer_pixel_repeater_io_resp_bits_mask_5),
		.io_resp_bits_mask_6(_zero_writer_pixel_repeater_io_resp_bits_mask_6),
		.io_resp_bits_mask_7(_zero_writer_pixel_repeater_io_resp_bits_mask_7),
		.io_resp_bits_mask_8(_zero_writer_pixel_repeater_io_resp_bits_mask_8),
		.io_resp_bits_mask_9(_zero_writer_pixel_repeater_io_resp_bits_mask_9),
		.io_resp_bits_mask_10(_zero_writer_pixel_repeater_io_resp_bits_mask_10),
		.io_resp_bits_mask_11(_zero_writer_pixel_repeater_io_resp_bits_mask_11),
		.io_resp_bits_mask_12(_zero_writer_pixel_repeater_io_resp_bits_mask_12),
		.io_resp_bits_mask_13(_zero_writer_pixel_repeater_io_resp_bits_mask_13),
		.io_resp_bits_mask_14(_zero_writer_pixel_repeater_io_resp_bits_mask_14),
		.io_resp_bits_mask_15(_zero_writer_pixel_repeater_io_resp_bits_mask_15),
		.io_resp_bits_laddr_is_acc_addr(_zero_writer_pixel_repeater_io_resp_bits_laddr_is_acc_addr),
		.io_resp_bits_laddr_accumulate(_zero_writer_pixel_repeater_io_resp_bits_laddr_accumulate),
		.io_resp_bits_laddr_data(_zero_writer_pixel_repeater_io_resp_bits_laddr_data),
		.io_resp_bits_last(_zero_writer_pixel_repeater_io_resp_bits_last),
		.io_resp_bits_tag_cols(_zero_writer_pixel_repeater_io_resp_bits_tag_cols),
		.io_resp_bits_tag_cmd_id(_zero_writer_pixel_repeater_io_resp_bits_tag_cmd_id)
	);
	VectorScalarMultiplier vsm(
		.clock(clock),
		.reset(reset),
		.io_req_ready(_vsm_io_req_ready),
		.io_req_valid(_vsm_in_q_io_deq_valid),
		.io_req_bits_in_0(_vsm_in_q_io_deq_bits_in_0),
		.io_req_bits_in_1(_vsm_in_q_io_deq_bits_in_1),
		.io_req_bits_in_2(_vsm_in_q_io_deq_bits_in_2),
		.io_req_bits_in_3(_vsm_in_q_io_deq_bits_in_3),
		.io_req_bits_in_4(_vsm_in_q_io_deq_bits_in_4),
		.io_req_bits_in_5(_vsm_in_q_io_deq_bits_in_5),
		.io_req_bits_in_6(_vsm_in_q_io_deq_bits_in_6),
		.io_req_bits_in_7(_vsm_in_q_io_deq_bits_in_7),
		.io_req_bits_in_8(_vsm_in_q_io_deq_bits_in_8),
		.io_req_bits_in_9(_vsm_in_q_io_deq_bits_in_9),
		.io_req_bits_in_10(_vsm_in_q_io_deq_bits_in_10),
		.io_req_bits_in_11(_vsm_in_q_io_deq_bits_in_11),
		.io_req_bits_in_12(_vsm_in_q_io_deq_bits_in_12),
		.io_req_bits_in_13(_vsm_in_q_io_deq_bits_in_13),
		.io_req_bits_in_14(_vsm_in_q_io_deq_bits_in_14),
		.io_req_bits_in_15(_vsm_in_q_io_deq_bits_in_15),
		.io_req_bits_scale_bits(_vsm_in_q_io_deq_bits_scale_bits),
		.io_req_bits_repeats(_vsm_in_q_io_deq_bits_repeats),
		.io_req_bits_last(_vsm_in_q_io_deq_bits_last),
		.io_req_bits_tag_addr(_vsm_in_q_io_deq_bits_tag_addr),
		.io_req_bits_tag_mask_0(_vsm_in_q_io_deq_bits_tag_mask_0),
		.io_req_bits_tag_mask_1(_vsm_in_q_io_deq_bits_tag_mask_1),
		.io_req_bits_tag_mask_2(_vsm_in_q_io_deq_bits_tag_mask_2),
		.io_req_bits_tag_mask_3(_vsm_in_q_io_deq_bits_tag_mask_3),
		.io_req_bits_tag_mask_4(_vsm_in_q_io_deq_bits_tag_mask_4),
		.io_req_bits_tag_mask_5(_vsm_in_q_io_deq_bits_tag_mask_5),
		.io_req_bits_tag_mask_6(_vsm_in_q_io_deq_bits_tag_mask_6),
		.io_req_bits_tag_mask_7(_vsm_in_q_io_deq_bits_tag_mask_7),
		.io_req_bits_tag_mask_8(_vsm_in_q_io_deq_bits_tag_mask_8),
		.io_req_bits_tag_mask_9(_vsm_in_q_io_deq_bits_tag_mask_9),
		.io_req_bits_tag_mask_10(_vsm_in_q_io_deq_bits_tag_mask_10),
		.io_req_bits_tag_mask_11(_vsm_in_q_io_deq_bits_tag_mask_11),
		.io_req_bits_tag_mask_12(_vsm_in_q_io_deq_bits_tag_mask_12),
		.io_req_bits_tag_mask_13(_vsm_in_q_io_deq_bits_tag_mask_13),
		.io_req_bits_tag_mask_14(_vsm_in_q_io_deq_bits_tag_mask_14),
		.io_req_bits_tag_mask_15(_vsm_in_q_io_deq_bits_tag_mask_15),
		.io_req_bits_tag_is_acc(_vsm_in_q_io_deq_bits_tag_is_acc),
		.io_req_bits_tag_accumulate(_vsm_in_q_io_deq_bits_tag_accumulate),
		.io_req_bits_tag_pixel_repeats(_vsm_in_q_io_deq_bits_tag_pixel_repeats),
		.io_req_bits_tag_len(_vsm_in_q_io_deq_bits_tag_len),
		.io_req_bits_tag_bytes_read(_vsm_in_q_io_deq_bits_tag_bytes_read),
		.io_req_bits_tag_cmd_id(_vsm_in_q_io_deq_bits_tag_cmd_id),
		.io_resp_ready(_mvin_scale_pixel_repeater_io_req_ready),
		.io_resp_valid(_vsm_io_resp_valid),
		.io_resp_bits_out_0(_vsm_io_resp_bits_out_0),
		.io_resp_bits_out_1(_vsm_io_resp_bits_out_1),
		.io_resp_bits_out_2(_vsm_io_resp_bits_out_2),
		.io_resp_bits_out_3(_vsm_io_resp_bits_out_3),
		.io_resp_bits_out_4(_vsm_io_resp_bits_out_4),
		.io_resp_bits_out_5(_vsm_io_resp_bits_out_5),
		.io_resp_bits_out_6(_vsm_io_resp_bits_out_6),
		.io_resp_bits_out_7(_vsm_io_resp_bits_out_7),
		.io_resp_bits_out_8(_vsm_io_resp_bits_out_8),
		.io_resp_bits_out_9(_vsm_io_resp_bits_out_9),
		.io_resp_bits_out_10(_vsm_io_resp_bits_out_10),
		.io_resp_bits_out_11(_vsm_io_resp_bits_out_11),
		.io_resp_bits_out_12(_vsm_io_resp_bits_out_12),
		.io_resp_bits_out_13(_vsm_io_resp_bits_out_13),
		.io_resp_bits_out_14(_vsm_io_resp_bits_out_14),
		.io_resp_bits_out_15(_vsm_io_resp_bits_out_15),
		.io_resp_bits_row(_vsm_io_resp_bits_row),
		.io_resp_bits_last(_vsm_io_resp_bits_last),
		.io_resp_bits_tag_addr(_vsm_io_resp_bits_tag_addr),
		.io_resp_bits_tag_mask_0(_vsm_io_resp_bits_tag_mask_0),
		.io_resp_bits_tag_mask_1(_vsm_io_resp_bits_tag_mask_1),
		.io_resp_bits_tag_mask_2(_vsm_io_resp_bits_tag_mask_2),
		.io_resp_bits_tag_mask_3(_vsm_io_resp_bits_tag_mask_3),
		.io_resp_bits_tag_mask_4(_vsm_io_resp_bits_tag_mask_4),
		.io_resp_bits_tag_mask_5(_vsm_io_resp_bits_tag_mask_5),
		.io_resp_bits_tag_mask_6(_vsm_io_resp_bits_tag_mask_6),
		.io_resp_bits_tag_mask_7(_vsm_io_resp_bits_tag_mask_7),
		.io_resp_bits_tag_mask_8(_vsm_io_resp_bits_tag_mask_8),
		.io_resp_bits_tag_mask_9(_vsm_io_resp_bits_tag_mask_9),
		.io_resp_bits_tag_mask_10(_vsm_io_resp_bits_tag_mask_10),
		.io_resp_bits_tag_mask_11(_vsm_io_resp_bits_tag_mask_11),
		.io_resp_bits_tag_mask_12(_vsm_io_resp_bits_tag_mask_12),
		.io_resp_bits_tag_mask_13(_vsm_io_resp_bits_tag_mask_13),
		.io_resp_bits_tag_mask_14(_vsm_io_resp_bits_tag_mask_14),
		.io_resp_bits_tag_mask_15(_vsm_io_resp_bits_tag_mask_15),
		.io_resp_bits_tag_is_acc(_vsm_io_resp_bits_tag_is_acc),
		.io_resp_bits_tag_accumulate(_vsm_io_resp_bits_tag_accumulate),
		.io_resp_bits_tag_pixel_repeats(_vsm_io_resp_bits_tag_pixel_repeats),
		.io_resp_bits_tag_len(_vsm_io_resp_bits_tag_len),
		.io_resp_bits_tag_bytes_read(_vsm_io_resp_bits_tag_bytes_read),
		.io_resp_bits_tag_cmd_id(_vsm_io_resp_bits_tag_cmd_id)
	);
	Queue2_VectorScalarMultiplierReq vsm_in_q(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_vsm_in_q_io_enq_ready),
		.io_enq_valid(_reader_io_resp_valid & (~_reader_io_resp_bits_is_acc | (_reader_io_resp_bits_is_acc & ~_reader_io_resp_bits_has_acc_bitwidth))),
		.io_enq_bits_in_0(_reader_io_resp_bits_data[7:0]),
		.io_enq_bits_in_1(_reader_io_resp_bits_data[15:8]),
		.io_enq_bits_in_2(_reader_io_resp_bits_data[23:16]),
		.io_enq_bits_in_3(_reader_io_resp_bits_data[31:24]),
		.io_enq_bits_in_4(_reader_io_resp_bits_data[39:32]),
		.io_enq_bits_in_5(_reader_io_resp_bits_data[47:40]),
		.io_enq_bits_in_6(_reader_io_resp_bits_data[55:48]),
		.io_enq_bits_in_7(_reader_io_resp_bits_data[63:56]),
		.io_enq_bits_in_8(_reader_io_resp_bits_data[71:64]),
		.io_enq_bits_in_9(_reader_io_resp_bits_data[79:72]),
		.io_enq_bits_in_10(_reader_io_resp_bits_data[87:80]),
		.io_enq_bits_in_11(_reader_io_resp_bits_data[95:88]),
		.io_enq_bits_in_12(_reader_io_resp_bits_data[103:96]),
		.io_enq_bits_in_13(_reader_io_resp_bits_data[111:104]),
		.io_enq_bits_in_14(_reader_io_resp_bits_data[119:112]),
		.io_enq_bits_in_15(_reader_io_resp_bits_data[127:120]),
		.io_enq_bits_scale_bits(_reader_io_resp_bits_scale),
		.io_enq_bits_repeats(_reader_io_resp_bits_repeats),
		.io_enq_bits_pixel_repeats(_reader_io_resp_bits_pixel_repeats[7:0]),
		.io_enq_bits_last(_reader_io_resp_bits_last),
		.io_enq_bits_tag_data(_reader_io_resp_bits_data),
		.io_enq_bits_tag_addr(_reader_io_resp_bits_addr),
		.io_enq_bits_tag_mask_0(_reader_io_resp_bits_mask_0),
		.io_enq_bits_tag_mask_1(_reader_io_resp_bits_mask_1),
		.io_enq_bits_tag_mask_2(_reader_io_resp_bits_mask_2),
		.io_enq_bits_tag_mask_3(_reader_io_resp_bits_mask_3),
		.io_enq_bits_tag_mask_4(_reader_io_resp_bits_mask_4),
		.io_enq_bits_tag_mask_5(_reader_io_resp_bits_mask_5),
		.io_enq_bits_tag_mask_6(_reader_io_resp_bits_mask_6),
		.io_enq_bits_tag_mask_7(_reader_io_resp_bits_mask_7),
		.io_enq_bits_tag_mask_8(_reader_io_resp_bits_mask_8),
		.io_enq_bits_tag_mask_9(_reader_io_resp_bits_mask_9),
		.io_enq_bits_tag_mask_10(_reader_io_resp_bits_mask_10),
		.io_enq_bits_tag_mask_11(_reader_io_resp_bits_mask_11),
		.io_enq_bits_tag_mask_12(_reader_io_resp_bits_mask_12),
		.io_enq_bits_tag_mask_13(_reader_io_resp_bits_mask_13),
		.io_enq_bits_tag_mask_14(_reader_io_resp_bits_mask_14),
		.io_enq_bits_tag_mask_15(_reader_io_resp_bits_mask_15),
		.io_enq_bits_tag_mask_16(_reader_io_resp_bits_mask_16),
		.io_enq_bits_tag_mask_17(_reader_io_resp_bits_mask_17),
		.io_enq_bits_tag_mask_18(_reader_io_resp_bits_mask_18),
		.io_enq_bits_tag_mask_19(_reader_io_resp_bits_mask_19),
		.io_enq_bits_tag_mask_20(_reader_io_resp_bits_mask_20),
		.io_enq_bits_tag_mask_21(_reader_io_resp_bits_mask_21),
		.io_enq_bits_tag_mask_22(_reader_io_resp_bits_mask_22),
		.io_enq_bits_tag_mask_23(_reader_io_resp_bits_mask_23),
		.io_enq_bits_tag_mask_24(_reader_io_resp_bits_mask_24),
		.io_enq_bits_tag_mask_25(_reader_io_resp_bits_mask_25),
		.io_enq_bits_tag_mask_26(_reader_io_resp_bits_mask_26),
		.io_enq_bits_tag_mask_27(_reader_io_resp_bits_mask_27),
		.io_enq_bits_tag_mask_28(_reader_io_resp_bits_mask_28),
		.io_enq_bits_tag_mask_29(_reader_io_resp_bits_mask_29),
		.io_enq_bits_tag_mask_30(_reader_io_resp_bits_mask_30),
		.io_enq_bits_tag_mask_31(_reader_io_resp_bits_mask_31),
		.io_enq_bits_tag_mask_32(_reader_io_resp_bits_mask_32),
		.io_enq_bits_tag_mask_33(_reader_io_resp_bits_mask_33),
		.io_enq_bits_tag_mask_34(_reader_io_resp_bits_mask_34),
		.io_enq_bits_tag_mask_35(_reader_io_resp_bits_mask_35),
		.io_enq_bits_tag_mask_36(_reader_io_resp_bits_mask_36),
		.io_enq_bits_tag_mask_37(_reader_io_resp_bits_mask_37),
		.io_enq_bits_tag_mask_38(_reader_io_resp_bits_mask_38),
		.io_enq_bits_tag_mask_39(_reader_io_resp_bits_mask_39),
		.io_enq_bits_tag_mask_40(_reader_io_resp_bits_mask_40),
		.io_enq_bits_tag_mask_41(_reader_io_resp_bits_mask_41),
		.io_enq_bits_tag_mask_42(_reader_io_resp_bits_mask_42),
		.io_enq_bits_tag_mask_43(_reader_io_resp_bits_mask_43),
		.io_enq_bits_tag_mask_44(_reader_io_resp_bits_mask_44),
		.io_enq_bits_tag_mask_45(_reader_io_resp_bits_mask_45),
		.io_enq_bits_tag_mask_46(_reader_io_resp_bits_mask_46),
		.io_enq_bits_tag_mask_47(_reader_io_resp_bits_mask_47),
		.io_enq_bits_tag_mask_48(_reader_io_resp_bits_mask_48),
		.io_enq_bits_tag_mask_49(_reader_io_resp_bits_mask_49),
		.io_enq_bits_tag_mask_50(_reader_io_resp_bits_mask_50),
		.io_enq_bits_tag_mask_51(_reader_io_resp_bits_mask_51),
		.io_enq_bits_tag_mask_52(_reader_io_resp_bits_mask_52),
		.io_enq_bits_tag_mask_53(_reader_io_resp_bits_mask_53),
		.io_enq_bits_tag_mask_54(_reader_io_resp_bits_mask_54),
		.io_enq_bits_tag_mask_55(_reader_io_resp_bits_mask_55),
		.io_enq_bits_tag_mask_56(_reader_io_resp_bits_mask_56),
		.io_enq_bits_tag_mask_57(_reader_io_resp_bits_mask_57),
		.io_enq_bits_tag_mask_58(_reader_io_resp_bits_mask_58),
		.io_enq_bits_tag_mask_59(_reader_io_resp_bits_mask_59),
		.io_enq_bits_tag_mask_60(_reader_io_resp_bits_mask_60),
		.io_enq_bits_tag_mask_61(_reader_io_resp_bits_mask_61),
		.io_enq_bits_tag_mask_62(_reader_io_resp_bits_mask_62),
		.io_enq_bits_tag_mask_63(_reader_io_resp_bits_mask_63),
		.io_enq_bits_tag_is_acc(_reader_io_resp_bits_is_acc),
		.io_enq_bits_tag_accumulate(_reader_io_resp_bits_accumulate),
		.io_enq_bits_tag_has_acc_bitwidth(_reader_io_resp_bits_has_acc_bitwidth),
		.io_enq_bits_tag_scale(_reader_io_resp_bits_scale),
		.io_enq_bits_tag_repeats(_reader_io_resp_bits_repeats),
		.io_enq_bits_tag_pixel_repeats(_reader_io_resp_bits_pixel_repeats),
		.io_enq_bits_tag_len(_reader_io_resp_bits_len),
		.io_enq_bits_tag_last(_reader_io_resp_bits_last),
		.io_enq_bits_tag_bytes_read(_reader_io_resp_bits_bytes_read),
		.io_enq_bits_tag_cmd_id(_reader_io_resp_bits_cmd_id),
		.io_deq_ready(_vsm_io_req_ready),
		.io_deq_valid(_vsm_in_q_io_deq_valid),
		.io_deq_bits_in_0(_vsm_in_q_io_deq_bits_in_0),
		.io_deq_bits_in_1(_vsm_in_q_io_deq_bits_in_1),
		.io_deq_bits_in_2(_vsm_in_q_io_deq_bits_in_2),
		.io_deq_bits_in_3(_vsm_in_q_io_deq_bits_in_3),
		.io_deq_bits_in_4(_vsm_in_q_io_deq_bits_in_4),
		.io_deq_bits_in_5(_vsm_in_q_io_deq_bits_in_5),
		.io_deq_bits_in_6(_vsm_in_q_io_deq_bits_in_6),
		.io_deq_bits_in_7(_vsm_in_q_io_deq_bits_in_7),
		.io_deq_bits_in_8(_vsm_in_q_io_deq_bits_in_8),
		.io_deq_bits_in_9(_vsm_in_q_io_deq_bits_in_9),
		.io_deq_bits_in_10(_vsm_in_q_io_deq_bits_in_10),
		.io_deq_bits_in_11(_vsm_in_q_io_deq_bits_in_11),
		.io_deq_bits_in_12(_vsm_in_q_io_deq_bits_in_12),
		.io_deq_bits_in_13(_vsm_in_q_io_deq_bits_in_13),
		.io_deq_bits_in_14(_vsm_in_q_io_deq_bits_in_14),
		.io_deq_bits_in_15(_vsm_in_q_io_deq_bits_in_15),
		.io_deq_bits_scale_bits(_vsm_in_q_io_deq_bits_scale_bits),
		.io_deq_bits_repeats(_vsm_in_q_io_deq_bits_repeats),
		.io_deq_bits_last(_vsm_in_q_io_deq_bits_last),
		.io_deq_bits_tag_addr(_vsm_in_q_io_deq_bits_tag_addr),
		.io_deq_bits_tag_mask_0(_vsm_in_q_io_deq_bits_tag_mask_0),
		.io_deq_bits_tag_mask_1(_vsm_in_q_io_deq_bits_tag_mask_1),
		.io_deq_bits_tag_mask_2(_vsm_in_q_io_deq_bits_tag_mask_2),
		.io_deq_bits_tag_mask_3(_vsm_in_q_io_deq_bits_tag_mask_3),
		.io_deq_bits_tag_mask_4(_vsm_in_q_io_deq_bits_tag_mask_4),
		.io_deq_bits_tag_mask_5(_vsm_in_q_io_deq_bits_tag_mask_5),
		.io_deq_bits_tag_mask_6(_vsm_in_q_io_deq_bits_tag_mask_6),
		.io_deq_bits_tag_mask_7(_vsm_in_q_io_deq_bits_tag_mask_7),
		.io_deq_bits_tag_mask_8(_vsm_in_q_io_deq_bits_tag_mask_8),
		.io_deq_bits_tag_mask_9(_vsm_in_q_io_deq_bits_tag_mask_9),
		.io_deq_bits_tag_mask_10(_vsm_in_q_io_deq_bits_tag_mask_10),
		.io_deq_bits_tag_mask_11(_vsm_in_q_io_deq_bits_tag_mask_11),
		.io_deq_bits_tag_mask_12(_vsm_in_q_io_deq_bits_tag_mask_12),
		.io_deq_bits_tag_mask_13(_vsm_in_q_io_deq_bits_tag_mask_13),
		.io_deq_bits_tag_mask_14(_vsm_in_q_io_deq_bits_tag_mask_14),
		.io_deq_bits_tag_mask_15(_vsm_in_q_io_deq_bits_tag_mask_15),
		.io_deq_bits_tag_is_acc(_vsm_in_q_io_deq_bits_tag_is_acc),
		.io_deq_bits_tag_accumulate(_vsm_in_q_io_deq_bits_tag_accumulate),
		.io_deq_bits_tag_pixel_repeats(_vsm_in_q_io_deq_bits_tag_pixel_repeats),
		.io_deq_bits_tag_len(_vsm_in_q_io_deq_bits_tag_len),
		.io_deq_bits_tag_bytes_read(_vsm_in_q_io_deq_bits_tag_bytes_read),
		.io_deq_bits_tag_cmd_id(_vsm_in_q_io_deq_bits_tag_cmd_id)
	);
	VectorScalarMultiplier_1 vsm_1(
		.clock(clock),
		.reset(reset),
		.io_req_ready(_vsm_1_io_req_ready),
		.io_req_valid(_vsm_in_q_1_io_deq_valid),
		.io_req_bits_in_0(_vsm_in_q_1_io_deq_bits_in_0),
		.io_req_bits_in_1(_vsm_in_q_1_io_deq_bits_in_1),
		.io_req_bits_in_2(_vsm_in_q_1_io_deq_bits_in_2),
		.io_req_bits_in_3(_vsm_in_q_1_io_deq_bits_in_3),
		.io_req_bits_in_4(_vsm_in_q_1_io_deq_bits_in_4),
		.io_req_bits_in_5(_vsm_in_q_1_io_deq_bits_in_5),
		.io_req_bits_in_6(_vsm_in_q_1_io_deq_bits_in_6),
		.io_req_bits_in_7(_vsm_in_q_1_io_deq_bits_in_7),
		.io_req_bits_in_8(_vsm_in_q_1_io_deq_bits_in_8),
		.io_req_bits_in_9(_vsm_in_q_1_io_deq_bits_in_9),
		.io_req_bits_in_10(_vsm_in_q_1_io_deq_bits_in_10),
		.io_req_bits_in_11(_vsm_in_q_1_io_deq_bits_in_11),
		.io_req_bits_in_12(_vsm_in_q_1_io_deq_bits_in_12),
		.io_req_bits_in_13(_vsm_in_q_1_io_deq_bits_in_13),
		.io_req_bits_in_14(_vsm_in_q_1_io_deq_bits_in_14),
		.io_req_bits_in_15(_vsm_in_q_1_io_deq_bits_in_15),
		.io_req_bits_repeats(_vsm_in_q_1_io_deq_bits_repeats),
		.io_req_bits_last(_vsm_in_q_1_io_deq_bits_last),
		.io_req_bits_tag_addr(_vsm_in_q_1_io_deq_bits_tag_addr),
		.io_req_bits_tag_mask_0(_vsm_in_q_1_io_deq_bits_tag_mask_0),
		.io_req_bits_tag_mask_1(_vsm_in_q_1_io_deq_bits_tag_mask_1),
		.io_req_bits_tag_mask_2(_vsm_in_q_1_io_deq_bits_tag_mask_2),
		.io_req_bits_tag_mask_3(_vsm_in_q_1_io_deq_bits_tag_mask_3),
		.io_req_bits_tag_mask_4(_vsm_in_q_1_io_deq_bits_tag_mask_4),
		.io_req_bits_tag_mask_5(_vsm_in_q_1_io_deq_bits_tag_mask_5),
		.io_req_bits_tag_mask_6(_vsm_in_q_1_io_deq_bits_tag_mask_6),
		.io_req_bits_tag_mask_7(_vsm_in_q_1_io_deq_bits_tag_mask_7),
		.io_req_bits_tag_mask_8(_vsm_in_q_1_io_deq_bits_tag_mask_8),
		.io_req_bits_tag_mask_9(_vsm_in_q_1_io_deq_bits_tag_mask_9),
		.io_req_bits_tag_mask_10(_vsm_in_q_1_io_deq_bits_tag_mask_10),
		.io_req_bits_tag_mask_11(_vsm_in_q_1_io_deq_bits_tag_mask_11),
		.io_req_bits_tag_mask_12(_vsm_in_q_1_io_deq_bits_tag_mask_12),
		.io_req_bits_tag_mask_13(_vsm_in_q_1_io_deq_bits_tag_mask_13),
		.io_req_bits_tag_mask_14(_vsm_in_q_1_io_deq_bits_tag_mask_14),
		.io_req_bits_tag_mask_15(_vsm_in_q_1_io_deq_bits_tag_mask_15),
		.io_req_bits_tag_mask_16(_vsm_in_q_1_io_deq_bits_tag_mask_16),
		.io_req_bits_tag_mask_17(_vsm_in_q_1_io_deq_bits_tag_mask_17),
		.io_req_bits_tag_mask_18(_vsm_in_q_1_io_deq_bits_tag_mask_18),
		.io_req_bits_tag_mask_19(_vsm_in_q_1_io_deq_bits_tag_mask_19),
		.io_req_bits_tag_mask_20(_vsm_in_q_1_io_deq_bits_tag_mask_20),
		.io_req_bits_tag_mask_21(_vsm_in_q_1_io_deq_bits_tag_mask_21),
		.io_req_bits_tag_mask_22(_vsm_in_q_1_io_deq_bits_tag_mask_22),
		.io_req_bits_tag_mask_23(_vsm_in_q_1_io_deq_bits_tag_mask_23),
		.io_req_bits_tag_mask_24(_vsm_in_q_1_io_deq_bits_tag_mask_24),
		.io_req_bits_tag_mask_25(_vsm_in_q_1_io_deq_bits_tag_mask_25),
		.io_req_bits_tag_mask_26(_vsm_in_q_1_io_deq_bits_tag_mask_26),
		.io_req_bits_tag_mask_27(_vsm_in_q_1_io_deq_bits_tag_mask_27),
		.io_req_bits_tag_mask_28(_vsm_in_q_1_io_deq_bits_tag_mask_28),
		.io_req_bits_tag_mask_29(_vsm_in_q_1_io_deq_bits_tag_mask_29),
		.io_req_bits_tag_mask_30(_vsm_in_q_1_io_deq_bits_tag_mask_30),
		.io_req_bits_tag_mask_31(_vsm_in_q_1_io_deq_bits_tag_mask_31),
		.io_req_bits_tag_mask_32(_vsm_in_q_1_io_deq_bits_tag_mask_32),
		.io_req_bits_tag_mask_33(_vsm_in_q_1_io_deq_bits_tag_mask_33),
		.io_req_bits_tag_mask_34(_vsm_in_q_1_io_deq_bits_tag_mask_34),
		.io_req_bits_tag_mask_35(_vsm_in_q_1_io_deq_bits_tag_mask_35),
		.io_req_bits_tag_mask_36(_vsm_in_q_1_io_deq_bits_tag_mask_36),
		.io_req_bits_tag_mask_37(_vsm_in_q_1_io_deq_bits_tag_mask_37),
		.io_req_bits_tag_mask_38(_vsm_in_q_1_io_deq_bits_tag_mask_38),
		.io_req_bits_tag_mask_39(_vsm_in_q_1_io_deq_bits_tag_mask_39),
		.io_req_bits_tag_mask_40(_vsm_in_q_1_io_deq_bits_tag_mask_40),
		.io_req_bits_tag_mask_41(_vsm_in_q_1_io_deq_bits_tag_mask_41),
		.io_req_bits_tag_mask_42(_vsm_in_q_1_io_deq_bits_tag_mask_42),
		.io_req_bits_tag_mask_43(_vsm_in_q_1_io_deq_bits_tag_mask_43),
		.io_req_bits_tag_mask_44(_vsm_in_q_1_io_deq_bits_tag_mask_44),
		.io_req_bits_tag_mask_45(_vsm_in_q_1_io_deq_bits_tag_mask_45),
		.io_req_bits_tag_mask_46(_vsm_in_q_1_io_deq_bits_tag_mask_46),
		.io_req_bits_tag_mask_47(_vsm_in_q_1_io_deq_bits_tag_mask_47),
		.io_req_bits_tag_mask_48(_vsm_in_q_1_io_deq_bits_tag_mask_48),
		.io_req_bits_tag_mask_49(_vsm_in_q_1_io_deq_bits_tag_mask_49),
		.io_req_bits_tag_mask_50(_vsm_in_q_1_io_deq_bits_tag_mask_50),
		.io_req_bits_tag_mask_51(_vsm_in_q_1_io_deq_bits_tag_mask_51),
		.io_req_bits_tag_mask_52(_vsm_in_q_1_io_deq_bits_tag_mask_52),
		.io_req_bits_tag_mask_53(_vsm_in_q_1_io_deq_bits_tag_mask_53),
		.io_req_bits_tag_mask_54(_vsm_in_q_1_io_deq_bits_tag_mask_54),
		.io_req_bits_tag_mask_55(_vsm_in_q_1_io_deq_bits_tag_mask_55),
		.io_req_bits_tag_mask_56(_vsm_in_q_1_io_deq_bits_tag_mask_56),
		.io_req_bits_tag_mask_57(_vsm_in_q_1_io_deq_bits_tag_mask_57),
		.io_req_bits_tag_mask_58(_vsm_in_q_1_io_deq_bits_tag_mask_58),
		.io_req_bits_tag_mask_59(_vsm_in_q_1_io_deq_bits_tag_mask_59),
		.io_req_bits_tag_mask_60(_vsm_in_q_1_io_deq_bits_tag_mask_60),
		.io_req_bits_tag_mask_61(_vsm_in_q_1_io_deq_bits_tag_mask_61),
		.io_req_bits_tag_mask_62(_vsm_in_q_1_io_deq_bits_tag_mask_62),
		.io_req_bits_tag_mask_63(_vsm_in_q_1_io_deq_bits_tag_mask_63),
		.io_req_bits_tag_is_acc(_vsm_in_q_1_io_deq_bits_tag_is_acc),
		.io_req_bits_tag_accumulate(_vsm_in_q_1_io_deq_bits_tag_accumulate),
		.io_req_bits_tag_bytes_read(_vsm_in_q_1_io_deq_bits_tag_bytes_read),
		.io_req_bits_tag_cmd_id(_vsm_in_q_1_io_deq_bits_tag_cmd_id),
		.io_resp_ready(_GEN_0),
		.io_resp_valid(_vsm_1_io_resp_valid),
		.io_resp_bits_out_0(_vsm_1_io_resp_bits_out_0),
		.io_resp_bits_out_1(_vsm_1_io_resp_bits_out_1),
		.io_resp_bits_out_2(_vsm_1_io_resp_bits_out_2),
		.io_resp_bits_out_3(_vsm_1_io_resp_bits_out_3),
		.io_resp_bits_out_4(_vsm_1_io_resp_bits_out_4),
		.io_resp_bits_out_5(_vsm_1_io_resp_bits_out_5),
		.io_resp_bits_out_6(_vsm_1_io_resp_bits_out_6),
		.io_resp_bits_out_7(_vsm_1_io_resp_bits_out_7),
		.io_resp_bits_out_8(_vsm_1_io_resp_bits_out_8),
		.io_resp_bits_out_9(_vsm_1_io_resp_bits_out_9),
		.io_resp_bits_out_10(_vsm_1_io_resp_bits_out_10),
		.io_resp_bits_out_11(_vsm_1_io_resp_bits_out_11),
		.io_resp_bits_out_12(_vsm_1_io_resp_bits_out_12),
		.io_resp_bits_out_13(_vsm_1_io_resp_bits_out_13),
		.io_resp_bits_out_14(_vsm_1_io_resp_bits_out_14),
		.io_resp_bits_out_15(_vsm_1_io_resp_bits_out_15),
		.io_resp_bits_row(_vsm_1_io_resp_bits_row),
		.io_resp_bits_last(_vsm_1_io_resp_bits_last),
		.io_resp_bits_tag_addr(_vsm_1_io_resp_bits_tag_addr),
		.io_resp_bits_tag_mask_0(_vsm_1_io_resp_bits_tag_mask_0),
		.io_resp_bits_tag_mask_1(_vsm_1_io_resp_bits_tag_mask_1),
		.io_resp_bits_tag_mask_2(_vsm_1_io_resp_bits_tag_mask_2),
		.io_resp_bits_tag_mask_3(_vsm_1_io_resp_bits_tag_mask_3),
		.io_resp_bits_tag_mask_4(_vsm_1_io_resp_bits_tag_mask_4),
		.io_resp_bits_tag_mask_5(_vsm_1_io_resp_bits_tag_mask_5),
		.io_resp_bits_tag_mask_6(_vsm_1_io_resp_bits_tag_mask_6),
		.io_resp_bits_tag_mask_7(_vsm_1_io_resp_bits_tag_mask_7),
		.io_resp_bits_tag_mask_8(_vsm_1_io_resp_bits_tag_mask_8),
		.io_resp_bits_tag_mask_9(_vsm_1_io_resp_bits_tag_mask_9),
		.io_resp_bits_tag_mask_10(_vsm_1_io_resp_bits_tag_mask_10),
		.io_resp_bits_tag_mask_11(_vsm_1_io_resp_bits_tag_mask_11),
		.io_resp_bits_tag_mask_12(_vsm_1_io_resp_bits_tag_mask_12),
		.io_resp_bits_tag_mask_13(_vsm_1_io_resp_bits_tag_mask_13),
		.io_resp_bits_tag_mask_14(_vsm_1_io_resp_bits_tag_mask_14),
		.io_resp_bits_tag_mask_15(_vsm_1_io_resp_bits_tag_mask_15),
		.io_resp_bits_tag_mask_16(_vsm_1_io_resp_bits_tag_mask_16),
		.io_resp_bits_tag_mask_17(_vsm_1_io_resp_bits_tag_mask_17),
		.io_resp_bits_tag_mask_18(_vsm_1_io_resp_bits_tag_mask_18),
		.io_resp_bits_tag_mask_19(_vsm_1_io_resp_bits_tag_mask_19),
		.io_resp_bits_tag_mask_20(_vsm_1_io_resp_bits_tag_mask_20),
		.io_resp_bits_tag_mask_21(_vsm_1_io_resp_bits_tag_mask_21),
		.io_resp_bits_tag_mask_22(_vsm_1_io_resp_bits_tag_mask_22),
		.io_resp_bits_tag_mask_23(_vsm_1_io_resp_bits_tag_mask_23),
		.io_resp_bits_tag_mask_24(_vsm_1_io_resp_bits_tag_mask_24),
		.io_resp_bits_tag_mask_25(_vsm_1_io_resp_bits_tag_mask_25),
		.io_resp_bits_tag_mask_26(_vsm_1_io_resp_bits_tag_mask_26),
		.io_resp_bits_tag_mask_27(_vsm_1_io_resp_bits_tag_mask_27),
		.io_resp_bits_tag_mask_28(_vsm_1_io_resp_bits_tag_mask_28),
		.io_resp_bits_tag_mask_29(_vsm_1_io_resp_bits_tag_mask_29),
		.io_resp_bits_tag_mask_30(_vsm_1_io_resp_bits_tag_mask_30),
		.io_resp_bits_tag_mask_31(_vsm_1_io_resp_bits_tag_mask_31),
		.io_resp_bits_tag_mask_32(_vsm_1_io_resp_bits_tag_mask_32),
		.io_resp_bits_tag_mask_33(_vsm_1_io_resp_bits_tag_mask_33),
		.io_resp_bits_tag_mask_34(_vsm_1_io_resp_bits_tag_mask_34),
		.io_resp_bits_tag_mask_35(_vsm_1_io_resp_bits_tag_mask_35),
		.io_resp_bits_tag_mask_36(_vsm_1_io_resp_bits_tag_mask_36),
		.io_resp_bits_tag_mask_37(_vsm_1_io_resp_bits_tag_mask_37),
		.io_resp_bits_tag_mask_38(_vsm_1_io_resp_bits_tag_mask_38),
		.io_resp_bits_tag_mask_39(_vsm_1_io_resp_bits_tag_mask_39),
		.io_resp_bits_tag_mask_40(_vsm_1_io_resp_bits_tag_mask_40),
		.io_resp_bits_tag_mask_41(_vsm_1_io_resp_bits_tag_mask_41),
		.io_resp_bits_tag_mask_42(_vsm_1_io_resp_bits_tag_mask_42),
		.io_resp_bits_tag_mask_43(_vsm_1_io_resp_bits_tag_mask_43),
		.io_resp_bits_tag_mask_44(_vsm_1_io_resp_bits_tag_mask_44),
		.io_resp_bits_tag_mask_45(_vsm_1_io_resp_bits_tag_mask_45),
		.io_resp_bits_tag_mask_46(_vsm_1_io_resp_bits_tag_mask_46),
		.io_resp_bits_tag_mask_47(_vsm_1_io_resp_bits_tag_mask_47),
		.io_resp_bits_tag_mask_48(_vsm_1_io_resp_bits_tag_mask_48),
		.io_resp_bits_tag_mask_49(_vsm_1_io_resp_bits_tag_mask_49),
		.io_resp_bits_tag_mask_50(_vsm_1_io_resp_bits_tag_mask_50),
		.io_resp_bits_tag_mask_51(_vsm_1_io_resp_bits_tag_mask_51),
		.io_resp_bits_tag_mask_52(_vsm_1_io_resp_bits_tag_mask_52),
		.io_resp_bits_tag_mask_53(_vsm_1_io_resp_bits_tag_mask_53),
		.io_resp_bits_tag_mask_54(_vsm_1_io_resp_bits_tag_mask_54),
		.io_resp_bits_tag_mask_55(_vsm_1_io_resp_bits_tag_mask_55),
		.io_resp_bits_tag_mask_56(_vsm_1_io_resp_bits_tag_mask_56),
		.io_resp_bits_tag_mask_57(_vsm_1_io_resp_bits_tag_mask_57),
		.io_resp_bits_tag_mask_58(_vsm_1_io_resp_bits_tag_mask_58),
		.io_resp_bits_tag_mask_59(_vsm_1_io_resp_bits_tag_mask_59),
		.io_resp_bits_tag_mask_60(_vsm_1_io_resp_bits_tag_mask_60),
		.io_resp_bits_tag_mask_61(_vsm_1_io_resp_bits_tag_mask_61),
		.io_resp_bits_tag_mask_62(_vsm_1_io_resp_bits_tag_mask_62),
		.io_resp_bits_tag_mask_63(_vsm_1_io_resp_bits_tag_mask_63),
		.io_resp_bits_tag_is_acc(_vsm_1_io_resp_bits_tag_is_acc),
		.io_resp_bits_tag_accumulate(_vsm_1_io_resp_bits_tag_accumulate),
		.io_resp_bits_tag_bytes_read(_vsm_1_io_resp_bits_tag_bytes_read),
		.io_resp_bits_tag_cmd_id(_vsm_1_io_resp_bits_tag_cmd_id)
	);
	Queue2_VectorScalarMultiplierReq_1 vsm_in_q_1(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_vsm_in_q_1_io_enq_ready),
		.io_enq_valid(_reader_io_resp_valid & _reader_io_resp_ready_T),
		.io_enq_bits_in_0(_reader_io_resp_bits_data[31:0]),
		.io_enq_bits_in_1(_reader_io_resp_bits_data[63:32]),
		.io_enq_bits_in_2(_reader_io_resp_bits_data[95:64]),
		.io_enq_bits_in_3(_reader_io_resp_bits_data[127:96]),
		.io_enq_bits_in_4(_reader_io_resp_bits_data[159:128]),
		.io_enq_bits_in_5(_reader_io_resp_bits_data[191:160]),
		.io_enq_bits_in_6(_reader_io_resp_bits_data[223:192]),
		.io_enq_bits_in_7(_reader_io_resp_bits_data[255:224]),
		.io_enq_bits_in_8(_reader_io_resp_bits_data[287:256]),
		.io_enq_bits_in_9(_reader_io_resp_bits_data[319:288]),
		.io_enq_bits_in_10(_reader_io_resp_bits_data[351:320]),
		.io_enq_bits_in_11(_reader_io_resp_bits_data[383:352]),
		.io_enq_bits_in_12(_reader_io_resp_bits_data[415:384]),
		.io_enq_bits_in_13(_reader_io_resp_bits_data[447:416]),
		.io_enq_bits_in_14(_reader_io_resp_bits_data[479:448]),
		.io_enq_bits_in_15(_reader_io_resp_bits_data[511:480]),
		.io_enq_bits_scale(_reader_io_resp_bits_scale[0]),
		.io_enq_bits_repeats(_reader_io_resp_bits_repeats),
		.io_enq_bits_last(_reader_io_resp_bits_last),
		.io_enq_bits_tag_data(_reader_io_resp_bits_data),
		.io_enq_bits_tag_addr(_reader_io_resp_bits_addr),
		.io_enq_bits_tag_mask_0(_reader_io_resp_bits_mask_0),
		.io_enq_bits_tag_mask_1(_reader_io_resp_bits_mask_1),
		.io_enq_bits_tag_mask_2(_reader_io_resp_bits_mask_2),
		.io_enq_bits_tag_mask_3(_reader_io_resp_bits_mask_3),
		.io_enq_bits_tag_mask_4(_reader_io_resp_bits_mask_4),
		.io_enq_bits_tag_mask_5(_reader_io_resp_bits_mask_5),
		.io_enq_bits_tag_mask_6(_reader_io_resp_bits_mask_6),
		.io_enq_bits_tag_mask_7(_reader_io_resp_bits_mask_7),
		.io_enq_bits_tag_mask_8(_reader_io_resp_bits_mask_8),
		.io_enq_bits_tag_mask_9(_reader_io_resp_bits_mask_9),
		.io_enq_bits_tag_mask_10(_reader_io_resp_bits_mask_10),
		.io_enq_bits_tag_mask_11(_reader_io_resp_bits_mask_11),
		.io_enq_bits_tag_mask_12(_reader_io_resp_bits_mask_12),
		.io_enq_bits_tag_mask_13(_reader_io_resp_bits_mask_13),
		.io_enq_bits_tag_mask_14(_reader_io_resp_bits_mask_14),
		.io_enq_bits_tag_mask_15(_reader_io_resp_bits_mask_15),
		.io_enq_bits_tag_mask_16(_reader_io_resp_bits_mask_16),
		.io_enq_bits_tag_mask_17(_reader_io_resp_bits_mask_17),
		.io_enq_bits_tag_mask_18(_reader_io_resp_bits_mask_18),
		.io_enq_bits_tag_mask_19(_reader_io_resp_bits_mask_19),
		.io_enq_bits_tag_mask_20(_reader_io_resp_bits_mask_20),
		.io_enq_bits_tag_mask_21(_reader_io_resp_bits_mask_21),
		.io_enq_bits_tag_mask_22(_reader_io_resp_bits_mask_22),
		.io_enq_bits_tag_mask_23(_reader_io_resp_bits_mask_23),
		.io_enq_bits_tag_mask_24(_reader_io_resp_bits_mask_24),
		.io_enq_bits_tag_mask_25(_reader_io_resp_bits_mask_25),
		.io_enq_bits_tag_mask_26(_reader_io_resp_bits_mask_26),
		.io_enq_bits_tag_mask_27(_reader_io_resp_bits_mask_27),
		.io_enq_bits_tag_mask_28(_reader_io_resp_bits_mask_28),
		.io_enq_bits_tag_mask_29(_reader_io_resp_bits_mask_29),
		.io_enq_bits_tag_mask_30(_reader_io_resp_bits_mask_30),
		.io_enq_bits_tag_mask_31(_reader_io_resp_bits_mask_31),
		.io_enq_bits_tag_mask_32(_reader_io_resp_bits_mask_32),
		.io_enq_bits_tag_mask_33(_reader_io_resp_bits_mask_33),
		.io_enq_bits_tag_mask_34(_reader_io_resp_bits_mask_34),
		.io_enq_bits_tag_mask_35(_reader_io_resp_bits_mask_35),
		.io_enq_bits_tag_mask_36(_reader_io_resp_bits_mask_36),
		.io_enq_bits_tag_mask_37(_reader_io_resp_bits_mask_37),
		.io_enq_bits_tag_mask_38(_reader_io_resp_bits_mask_38),
		.io_enq_bits_tag_mask_39(_reader_io_resp_bits_mask_39),
		.io_enq_bits_tag_mask_40(_reader_io_resp_bits_mask_40),
		.io_enq_bits_tag_mask_41(_reader_io_resp_bits_mask_41),
		.io_enq_bits_tag_mask_42(_reader_io_resp_bits_mask_42),
		.io_enq_bits_tag_mask_43(_reader_io_resp_bits_mask_43),
		.io_enq_bits_tag_mask_44(_reader_io_resp_bits_mask_44),
		.io_enq_bits_tag_mask_45(_reader_io_resp_bits_mask_45),
		.io_enq_bits_tag_mask_46(_reader_io_resp_bits_mask_46),
		.io_enq_bits_tag_mask_47(_reader_io_resp_bits_mask_47),
		.io_enq_bits_tag_mask_48(_reader_io_resp_bits_mask_48),
		.io_enq_bits_tag_mask_49(_reader_io_resp_bits_mask_49),
		.io_enq_bits_tag_mask_50(_reader_io_resp_bits_mask_50),
		.io_enq_bits_tag_mask_51(_reader_io_resp_bits_mask_51),
		.io_enq_bits_tag_mask_52(_reader_io_resp_bits_mask_52),
		.io_enq_bits_tag_mask_53(_reader_io_resp_bits_mask_53),
		.io_enq_bits_tag_mask_54(_reader_io_resp_bits_mask_54),
		.io_enq_bits_tag_mask_55(_reader_io_resp_bits_mask_55),
		.io_enq_bits_tag_mask_56(_reader_io_resp_bits_mask_56),
		.io_enq_bits_tag_mask_57(_reader_io_resp_bits_mask_57),
		.io_enq_bits_tag_mask_58(_reader_io_resp_bits_mask_58),
		.io_enq_bits_tag_mask_59(_reader_io_resp_bits_mask_59),
		.io_enq_bits_tag_mask_60(_reader_io_resp_bits_mask_60),
		.io_enq_bits_tag_mask_61(_reader_io_resp_bits_mask_61),
		.io_enq_bits_tag_mask_62(_reader_io_resp_bits_mask_62),
		.io_enq_bits_tag_mask_63(_reader_io_resp_bits_mask_63),
		.io_enq_bits_tag_is_acc(_reader_io_resp_bits_is_acc),
		.io_enq_bits_tag_accumulate(_reader_io_resp_bits_accumulate),
		.io_enq_bits_tag_has_acc_bitwidth(_reader_io_resp_bits_has_acc_bitwidth),
		.io_enq_bits_tag_scale(_reader_io_resp_bits_scale),
		.io_enq_bits_tag_repeats(_reader_io_resp_bits_repeats),
		.io_enq_bits_tag_pixel_repeats(_reader_io_resp_bits_pixel_repeats),
		.io_enq_bits_tag_len(_reader_io_resp_bits_len),
		.io_enq_bits_tag_last(_reader_io_resp_bits_last),
		.io_enq_bits_tag_bytes_read(_reader_io_resp_bits_bytes_read),
		.io_enq_bits_tag_cmd_id(_reader_io_resp_bits_cmd_id),
		.io_deq_ready(_vsm_1_io_req_ready),
		.io_deq_valid(_vsm_in_q_1_io_deq_valid),
		.io_deq_bits_in_0(_vsm_in_q_1_io_deq_bits_in_0),
		.io_deq_bits_in_1(_vsm_in_q_1_io_deq_bits_in_1),
		.io_deq_bits_in_2(_vsm_in_q_1_io_deq_bits_in_2),
		.io_deq_bits_in_3(_vsm_in_q_1_io_deq_bits_in_3),
		.io_deq_bits_in_4(_vsm_in_q_1_io_deq_bits_in_4),
		.io_deq_bits_in_5(_vsm_in_q_1_io_deq_bits_in_5),
		.io_deq_bits_in_6(_vsm_in_q_1_io_deq_bits_in_6),
		.io_deq_bits_in_7(_vsm_in_q_1_io_deq_bits_in_7),
		.io_deq_bits_in_8(_vsm_in_q_1_io_deq_bits_in_8),
		.io_deq_bits_in_9(_vsm_in_q_1_io_deq_bits_in_9),
		.io_deq_bits_in_10(_vsm_in_q_1_io_deq_bits_in_10),
		.io_deq_bits_in_11(_vsm_in_q_1_io_deq_bits_in_11),
		.io_deq_bits_in_12(_vsm_in_q_1_io_deq_bits_in_12),
		.io_deq_bits_in_13(_vsm_in_q_1_io_deq_bits_in_13),
		.io_deq_bits_in_14(_vsm_in_q_1_io_deq_bits_in_14),
		.io_deq_bits_in_15(_vsm_in_q_1_io_deq_bits_in_15),
		.io_deq_bits_repeats(_vsm_in_q_1_io_deq_bits_repeats),
		.io_deq_bits_last(_vsm_in_q_1_io_deq_bits_last),
		.io_deq_bits_tag_addr(_vsm_in_q_1_io_deq_bits_tag_addr),
		.io_deq_bits_tag_mask_0(_vsm_in_q_1_io_deq_bits_tag_mask_0),
		.io_deq_bits_tag_mask_1(_vsm_in_q_1_io_deq_bits_tag_mask_1),
		.io_deq_bits_tag_mask_2(_vsm_in_q_1_io_deq_bits_tag_mask_2),
		.io_deq_bits_tag_mask_3(_vsm_in_q_1_io_deq_bits_tag_mask_3),
		.io_deq_bits_tag_mask_4(_vsm_in_q_1_io_deq_bits_tag_mask_4),
		.io_deq_bits_tag_mask_5(_vsm_in_q_1_io_deq_bits_tag_mask_5),
		.io_deq_bits_tag_mask_6(_vsm_in_q_1_io_deq_bits_tag_mask_6),
		.io_deq_bits_tag_mask_7(_vsm_in_q_1_io_deq_bits_tag_mask_7),
		.io_deq_bits_tag_mask_8(_vsm_in_q_1_io_deq_bits_tag_mask_8),
		.io_deq_bits_tag_mask_9(_vsm_in_q_1_io_deq_bits_tag_mask_9),
		.io_deq_bits_tag_mask_10(_vsm_in_q_1_io_deq_bits_tag_mask_10),
		.io_deq_bits_tag_mask_11(_vsm_in_q_1_io_deq_bits_tag_mask_11),
		.io_deq_bits_tag_mask_12(_vsm_in_q_1_io_deq_bits_tag_mask_12),
		.io_deq_bits_tag_mask_13(_vsm_in_q_1_io_deq_bits_tag_mask_13),
		.io_deq_bits_tag_mask_14(_vsm_in_q_1_io_deq_bits_tag_mask_14),
		.io_deq_bits_tag_mask_15(_vsm_in_q_1_io_deq_bits_tag_mask_15),
		.io_deq_bits_tag_mask_16(_vsm_in_q_1_io_deq_bits_tag_mask_16),
		.io_deq_bits_tag_mask_17(_vsm_in_q_1_io_deq_bits_tag_mask_17),
		.io_deq_bits_tag_mask_18(_vsm_in_q_1_io_deq_bits_tag_mask_18),
		.io_deq_bits_tag_mask_19(_vsm_in_q_1_io_deq_bits_tag_mask_19),
		.io_deq_bits_tag_mask_20(_vsm_in_q_1_io_deq_bits_tag_mask_20),
		.io_deq_bits_tag_mask_21(_vsm_in_q_1_io_deq_bits_tag_mask_21),
		.io_deq_bits_tag_mask_22(_vsm_in_q_1_io_deq_bits_tag_mask_22),
		.io_deq_bits_tag_mask_23(_vsm_in_q_1_io_deq_bits_tag_mask_23),
		.io_deq_bits_tag_mask_24(_vsm_in_q_1_io_deq_bits_tag_mask_24),
		.io_deq_bits_tag_mask_25(_vsm_in_q_1_io_deq_bits_tag_mask_25),
		.io_deq_bits_tag_mask_26(_vsm_in_q_1_io_deq_bits_tag_mask_26),
		.io_deq_bits_tag_mask_27(_vsm_in_q_1_io_deq_bits_tag_mask_27),
		.io_deq_bits_tag_mask_28(_vsm_in_q_1_io_deq_bits_tag_mask_28),
		.io_deq_bits_tag_mask_29(_vsm_in_q_1_io_deq_bits_tag_mask_29),
		.io_deq_bits_tag_mask_30(_vsm_in_q_1_io_deq_bits_tag_mask_30),
		.io_deq_bits_tag_mask_31(_vsm_in_q_1_io_deq_bits_tag_mask_31),
		.io_deq_bits_tag_mask_32(_vsm_in_q_1_io_deq_bits_tag_mask_32),
		.io_deq_bits_tag_mask_33(_vsm_in_q_1_io_deq_bits_tag_mask_33),
		.io_deq_bits_tag_mask_34(_vsm_in_q_1_io_deq_bits_tag_mask_34),
		.io_deq_bits_tag_mask_35(_vsm_in_q_1_io_deq_bits_tag_mask_35),
		.io_deq_bits_tag_mask_36(_vsm_in_q_1_io_deq_bits_tag_mask_36),
		.io_deq_bits_tag_mask_37(_vsm_in_q_1_io_deq_bits_tag_mask_37),
		.io_deq_bits_tag_mask_38(_vsm_in_q_1_io_deq_bits_tag_mask_38),
		.io_deq_bits_tag_mask_39(_vsm_in_q_1_io_deq_bits_tag_mask_39),
		.io_deq_bits_tag_mask_40(_vsm_in_q_1_io_deq_bits_tag_mask_40),
		.io_deq_bits_tag_mask_41(_vsm_in_q_1_io_deq_bits_tag_mask_41),
		.io_deq_bits_tag_mask_42(_vsm_in_q_1_io_deq_bits_tag_mask_42),
		.io_deq_bits_tag_mask_43(_vsm_in_q_1_io_deq_bits_tag_mask_43),
		.io_deq_bits_tag_mask_44(_vsm_in_q_1_io_deq_bits_tag_mask_44),
		.io_deq_bits_tag_mask_45(_vsm_in_q_1_io_deq_bits_tag_mask_45),
		.io_deq_bits_tag_mask_46(_vsm_in_q_1_io_deq_bits_tag_mask_46),
		.io_deq_bits_tag_mask_47(_vsm_in_q_1_io_deq_bits_tag_mask_47),
		.io_deq_bits_tag_mask_48(_vsm_in_q_1_io_deq_bits_tag_mask_48),
		.io_deq_bits_tag_mask_49(_vsm_in_q_1_io_deq_bits_tag_mask_49),
		.io_deq_bits_tag_mask_50(_vsm_in_q_1_io_deq_bits_tag_mask_50),
		.io_deq_bits_tag_mask_51(_vsm_in_q_1_io_deq_bits_tag_mask_51),
		.io_deq_bits_tag_mask_52(_vsm_in_q_1_io_deq_bits_tag_mask_52),
		.io_deq_bits_tag_mask_53(_vsm_in_q_1_io_deq_bits_tag_mask_53),
		.io_deq_bits_tag_mask_54(_vsm_in_q_1_io_deq_bits_tag_mask_54),
		.io_deq_bits_tag_mask_55(_vsm_in_q_1_io_deq_bits_tag_mask_55),
		.io_deq_bits_tag_mask_56(_vsm_in_q_1_io_deq_bits_tag_mask_56),
		.io_deq_bits_tag_mask_57(_vsm_in_q_1_io_deq_bits_tag_mask_57),
		.io_deq_bits_tag_mask_58(_vsm_in_q_1_io_deq_bits_tag_mask_58),
		.io_deq_bits_tag_mask_59(_vsm_in_q_1_io_deq_bits_tag_mask_59),
		.io_deq_bits_tag_mask_60(_vsm_in_q_1_io_deq_bits_tag_mask_60),
		.io_deq_bits_tag_mask_61(_vsm_in_q_1_io_deq_bits_tag_mask_61),
		.io_deq_bits_tag_mask_62(_vsm_in_q_1_io_deq_bits_tag_mask_62),
		.io_deq_bits_tag_mask_63(_vsm_in_q_1_io_deq_bits_tag_mask_63),
		.io_deq_bits_tag_is_acc(_vsm_in_q_1_io_deq_bits_tag_is_acc),
		.io_deq_bits_tag_accumulate(_vsm_in_q_1_io_deq_bits_tag_accumulate),
		.io_deq_bits_tag_bytes_read(_vsm_in_q_1_io_deq_bits_tag_bytes_read),
		.io_deq_bits_tag_cmd_id(_vsm_in_q_1_io_deq_bits_tag_cmd_id)
	);
	PixelRepeater_1 mvin_scale_pixel_repeater(
		.clock(clock),
		.reset(reset),
		.io_req_ready(_mvin_scale_pixel_repeater_io_req_ready),
		.io_req_valid(_vsm_io_resp_valid),
		.io_req_bits_in_0(_vsm_io_resp_bits_out_0),
		.io_req_bits_in_1(_vsm_io_resp_bits_out_1),
		.io_req_bits_in_2(_vsm_io_resp_bits_out_2),
		.io_req_bits_in_3(_vsm_io_resp_bits_out_3),
		.io_req_bits_in_4(_vsm_io_resp_bits_out_4),
		.io_req_bits_in_5(_vsm_io_resp_bits_out_5),
		.io_req_bits_in_6(_vsm_io_resp_bits_out_6),
		.io_req_bits_in_7(_vsm_io_resp_bits_out_7),
		.io_req_bits_in_8(_vsm_io_resp_bits_out_8),
		.io_req_bits_in_9(_vsm_io_resp_bits_out_9),
		.io_req_bits_in_10(_vsm_io_resp_bits_out_10),
		.io_req_bits_in_11(_vsm_io_resp_bits_out_11),
		.io_req_bits_in_12(_vsm_io_resp_bits_out_12),
		.io_req_bits_in_13(_vsm_io_resp_bits_out_13),
		.io_req_bits_in_14(_vsm_io_resp_bits_out_14),
		.io_req_bits_in_15(_vsm_io_resp_bits_out_15),
		.io_req_bits_mask_0(_vsm_io_resp_bits_tag_mask_0),
		.io_req_bits_mask_1(_vsm_io_resp_bits_tag_mask_1),
		.io_req_bits_mask_2(_vsm_io_resp_bits_tag_mask_2),
		.io_req_bits_mask_3(_vsm_io_resp_bits_tag_mask_3),
		.io_req_bits_mask_4(_vsm_io_resp_bits_tag_mask_4),
		.io_req_bits_mask_5(_vsm_io_resp_bits_tag_mask_5),
		.io_req_bits_mask_6(_vsm_io_resp_bits_tag_mask_6),
		.io_req_bits_mask_7(_vsm_io_resp_bits_tag_mask_7),
		.io_req_bits_mask_8(_vsm_io_resp_bits_tag_mask_8),
		.io_req_bits_mask_9(_vsm_io_resp_bits_tag_mask_9),
		.io_req_bits_mask_10(_vsm_io_resp_bits_tag_mask_10),
		.io_req_bits_mask_11(_vsm_io_resp_bits_tag_mask_11),
		.io_req_bits_mask_12(_vsm_io_resp_bits_tag_mask_12),
		.io_req_bits_mask_13(_vsm_io_resp_bits_tag_mask_13),
		.io_req_bits_mask_14(_vsm_io_resp_bits_tag_mask_14),
		.io_req_bits_mask_15(_vsm_io_resp_bits_tag_mask_15),
		.io_req_bits_laddr_is_acc_addr(1'h0),
		.io_req_bits_laddr_data(_vsm_io_resp_bits_tag_addr + _vsm_io_resp_bits_row[13:0]),
		.io_req_bits_len(_vsm_io_resp_bits_tag_len[4:0]),
		.io_req_bits_pixel_repeats(_vsm_io_resp_bits_tag_pixel_repeats[7:0]),
		.io_req_bits_last(_vsm_io_resp_bits_last),
		.io_req_bits_tag_is_acc(_vsm_io_resp_bits_tag_is_acc),
		.io_req_bits_tag_accumulate(_vsm_io_resp_bits_tag_accumulate),
		.io_req_bits_tag_bytes_read(_vsm_io_resp_bits_tag_bytes_read),
		.io_req_bits_tag_cmd_id(_vsm_io_resp_bits_tag_cmd_id),
		.io_resp_ready(_GEN_1),
		.io_resp_valid(_mvin_scale_pixel_repeater_io_resp_valid),
		.io_resp_bits_out_0(_mvin_scale_pixel_repeater_io_resp_bits_out_0),
		.io_resp_bits_out_1(_mvin_scale_pixel_repeater_io_resp_bits_out_1),
		.io_resp_bits_out_2(_mvin_scale_pixel_repeater_io_resp_bits_out_2),
		.io_resp_bits_out_3(_mvin_scale_pixel_repeater_io_resp_bits_out_3),
		.io_resp_bits_out_4(_mvin_scale_pixel_repeater_io_resp_bits_out_4),
		.io_resp_bits_out_5(_mvin_scale_pixel_repeater_io_resp_bits_out_5),
		.io_resp_bits_out_6(_mvin_scale_pixel_repeater_io_resp_bits_out_6),
		.io_resp_bits_out_7(_mvin_scale_pixel_repeater_io_resp_bits_out_7),
		.io_resp_bits_out_8(_mvin_scale_pixel_repeater_io_resp_bits_out_8),
		.io_resp_bits_out_9(_mvin_scale_pixel_repeater_io_resp_bits_out_9),
		.io_resp_bits_out_10(_mvin_scale_pixel_repeater_io_resp_bits_out_10),
		.io_resp_bits_out_11(_mvin_scale_pixel_repeater_io_resp_bits_out_11),
		.io_resp_bits_out_12(_mvin_scale_pixel_repeater_io_resp_bits_out_12),
		.io_resp_bits_out_13(_mvin_scale_pixel_repeater_io_resp_bits_out_13),
		.io_resp_bits_out_14(_mvin_scale_pixel_repeater_io_resp_bits_out_14),
		.io_resp_bits_out_15(_mvin_scale_pixel_repeater_io_resp_bits_out_15),
		.io_resp_bits_mask_0(_mvin_scale_pixel_repeater_io_resp_bits_mask_0),
		.io_resp_bits_mask_1(_mvin_scale_pixel_repeater_io_resp_bits_mask_1),
		.io_resp_bits_mask_2(_mvin_scale_pixel_repeater_io_resp_bits_mask_2),
		.io_resp_bits_mask_3(_mvin_scale_pixel_repeater_io_resp_bits_mask_3),
		.io_resp_bits_mask_4(_mvin_scale_pixel_repeater_io_resp_bits_mask_4),
		.io_resp_bits_mask_5(_mvin_scale_pixel_repeater_io_resp_bits_mask_5),
		.io_resp_bits_mask_6(_mvin_scale_pixel_repeater_io_resp_bits_mask_6),
		.io_resp_bits_mask_7(_mvin_scale_pixel_repeater_io_resp_bits_mask_7),
		.io_resp_bits_mask_8(_mvin_scale_pixel_repeater_io_resp_bits_mask_8),
		.io_resp_bits_mask_9(_mvin_scale_pixel_repeater_io_resp_bits_mask_9),
		.io_resp_bits_mask_10(_mvin_scale_pixel_repeater_io_resp_bits_mask_10),
		.io_resp_bits_mask_11(_mvin_scale_pixel_repeater_io_resp_bits_mask_11),
		.io_resp_bits_mask_12(_mvin_scale_pixel_repeater_io_resp_bits_mask_12),
		.io_resp_bits_mask_13(_mvin_scale_pixel_repeater_io_resp_bits_mask_13),
		.io_resp_bits_mask_14(_mvin_scale_pixel_repeater_io_resp_bits_mask_14),
		.io_resp_bits_mask_15(_mvin_scale_pixel_repeater_io_resp_bits_mask_15),
		.io_resp_bits_laddr_data(_mvin_scale_pixel_repeater_io_resp_bits_laddr_data),
		.io_resp_bits_last(_mvin_scale_pixel_repeater_io_resp_bits_last),
		.io_resp_bits_tag_is_acc(_mvin_scale_pixel_repeater_io_resp_bits_tag_is_acc),
		.io_resp_bits_tag_accumulate(_mvin_scale_pixel_repeater_io_resp_bits_tag_accumulate),
		.io_resp_bits_tag_bytes_read(_mvin_scale_pixel_repeater_io_resp_bits_tag_bytes_read),
		.io_resp_bits_tag_cmd_id(_mvin_scale_pixel_repeater_io_resp_bits_tag_cmd_id)
	);
	ScratchpadBank spad_mems_0(
		.clock(clock),
		.reset(reset),
		.io_read_req_ready(_spad_mems_0_io_read_req_ready),
		.io_read_req_valid(bank_ios_0_read_req_valid),
		.io_read_req_bits_addr((io_srams_read_0_req_valid ? io_srams_read_0_req_bits_addr : _write_dispatch_q_q_io_deq_bits_laddr_data[11:0])),
		.io_read_req_bits_fromDMA(~io_srams_read_0_req_valid),
		.io_read_resp_ready((_spad_mems_0_io_read_resp_bits_fromDMA ? _dma_read_pipe_io_enq_ready : _ex_read_pipe_io_enq_ready)),
		.io_read_resp_valid(_spad_mems_0_io_read_resp_valid),
		.io_read_resp_bits_data(_spad_mems_0_io_read_resp_bits_data),
		.io_read_resp_bits_fromDMA(_spad_mems_0_io_read_resp_bits_fromDMA),
		.io_write_valid(bank_ios_0_write_valid),
		.io_write_addr((io_srams_write_0_valid ? io_srams_write_0_addr : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_laddr_data[11:0] : _zero_writer_pixel_repeater_io_resp_bits_laddr_data[11:0]))),
		.io_write_mask_0((io_srams_write_0_valid ? io_srams_write_0_mask_0 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_0 : _zero_writer_pixel_repeater_io_resp_bits_mask_0))),
		.io_write_mask_1((io_srams_write_0_valid ? io_srams_write_0_mask_1 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_1 : _zero_writer_pixel_repeater_io_resp_bits_mask_1))),
		.io_write_mask_2((io_srams_write_0_valid ? io_srams_write_0_mask_2 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_2 : _zero_writer_pixel_repeater_io_resp_bits_mask_2))),
		.io_write_mask_3((io_srams_write_0_valid ? io_srams_write_0_mask_3 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_3 : _zero_writer_pixel_repeater_io_resp_bits_mask_3))),
		.io_write_mask_4((io_srams_write_0_valid ? io_srams_write_0_mask_4 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_4 : _zero_writer_pixel_repeater_io_resp_bits_mask_4))),
		.io_write_mask_5((io_srams_write_0_valid ? io_srams_write_0_mask_5 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_5 : _zero_writer_pixel_repeater_io_resp_bits_mask_5))),
		.io_write_mask_6((io_srams_write_0_valid ? io_srams_write_0_mask_6 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_6 : _zero_writer_pixel_repeater_io_resp_bits_mask_6))),
		.io_write_mask_7((io_srams_write_0_valid ? io_srams_write_0_mask_7 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_7 : _zero_writer_pixel_repeater_io_resp_bits_mask_7))),
		.io_write_mask_8((io_srams_write_0_valid ? io_srams_write_0_mask_8 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_8 : _zero_writer_pixel_repeater_io_resp_bits_mask_8))),
		.io_write_mask_9((io_srams_write_0_valid ? io_srams_write_0_mask_9 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_9 : _zero_writer_pixel_repeater_io_resp_bits_mask_9))),
		.io_write_mask_10((io_srams_write_0_valid ? io_srams_write_0_mask_10 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_10 : _zero_writer_pixel_repeater_io_resp_bits_mask_10))),
		.io_write_mask_11((io_srams_write_0_valid ? io_srams_write_0_mask_11 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_11 : _zero_writer_pixel_repeater_io_resp_bits_mask_11))),
		.io_write_mask_12((io_srams_write_0_valid ? io_srams_write_0_mask_12 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_12 : _zero_writer_pixel_repeater_io_resp_bits_mask_12))),
		.io_write_mask_13((io_srams_write_0_valid ? io_srams_write_0_mask_13 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_13 : _zero_writer_pixel_repeater_io_resp_bits_mask_13))),
		.io_write_mask_14((io_srams_write_0_valid ? io_srams_write_0_mask_14 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_14 : _zero_writer_pixel_repeater_io_resp_bits_mask_14))),
		.io_write_mask_15((io_srams_write_0_valid ? io_srams_write_0_mask_15 : (_dmaread_T_4 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_15 : _zero_writer_pixel_repeater_io_resp_bits_mask_15))),
		.io_write_data((io_srams_write_0_valid ? io_srams_write_0_data : (_dmaread_T_4 ? {_mvin_scale_pixel_repeater_io_resp_bits_out_15, _mvin_scale_pixel_repeater_io_resp_bits_out_14, _mvin_scale_pixel_repeater_io_resp_bits_out_13, _mvin_scale_pixel_repeater_io_resp_bits_out_12, _mvin_scale_pixel_repeater_io_resp_bits_out_11, _mvin_scale_pixel_repeater_io_resp_bits_out_10, _mvin_scale_pixel_repeater_io_resp_bits_out_9, _mvin_scale_pixel_repeater_io_resp_bits_out_8, _mvin_scale_pixel_repeater_io_resp_bits_out_7, _mvin_scale_pixel_repeater_io_resp_bits_out_6, _mvin_scale_pixel_repeater_io_resp_bits_out_5, _mvin_scale_pixel_repeater_io_resp_bits_out_4, _mvin_scale_pixel_repeater_io_resp_bits_out_3, _mvin_scale_pixel_repeater_io_resp_bits_out_2, _mvin_scale_pixel_repeater_io_resp_bits_out_1, _mvin_scale_pixel_repeater_io_resp_bits_out_0} : 128'h00000000000000000000000000000000)))
	);
	ScratchpadBank spad_mems_1(
		.clock(clock),
		.reset(reset),
		.io_read_req_ready(_spad_mems_1_io_read_req_ready),
		.io_read_req_valid(bank_ios_1_read_req_valid),
		.io_read_req_bits_addr((io_srams_read_1_req_valid ? io_srams_read_1_req_bits_addr : _write_dispatch_q_q_io_deq_bits_laddr_data[11:0])),
		.io_read_req_bits_fromDMA(~io_srams_read_1_req_valid),
		.io_read_resp_ready((_spad_mems_1_io_read_resp_bits_fromDMA ? _dma_read_pipe_1_io_enq_ready : _ex_read_pipe_1_io_enq_ready)),
		.io_read_resp_valid(_spad_mems_1_io_read_resp_valid),
		.io_read_resp_bits_data(_spad_mems_1_io_read_resp_bits_data),
		.io_read_resp_bits_fromDMA(_spad_mems_1_io_read_resp_bits_fromDMA),
		.io_write_valid(bank_ios_1_write_valid),
		.io_write_addr((io_srams_write_1_valid ? io_srams_write_1_addr : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_laddr_data[11:0] : _zero_writer_pixel_repeater_io_resp_bits_laddr_data[11:0]))),
		.io_write_mask_0((io_srams_write_1_valid ? io_srams_write_1_mask_0 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_0 : _zero_writer_pixel_repeater_io_resp_bits_mask_0))),
		.io_write_mask_1((io_srams_write_1_valid ? io_srams_write_1_mask_1 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_1 : _zero_writer_pixel_repeater_io_resp_bits_mask_1))),
		.io_write_mask_2((io_srams_write_1_valid ? io_srams_write_1_mask_2 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_2 : _zero_writer_pixel_repeater_io_resp_bits_mask_2))),
		.io_write_mask_3((io_srams_write_1_valid ? io_srams_write_1_mask_3 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_3 : _zero_writer_pixel_repeater_io_resp_bits_mask_3))),
		.io_write_mask_4((io_srams_write_1_valid ? io_srams_write_1_mask_4 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_4 : _zero_writer_pixel_repeater_io_resp_bits_mask_4))),
		.io_write_mask_5((io_srams_write_1_valid ? io_srams_write_1_mask_5 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_5 : _zero_writer_pixel_repeater_io_resp_bits_mask_5))),
		.io_write_mask_6((io_srams_write_1_valid ? io_srams_write_1_mask_6 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_6 : _zero_writer_pixel_repeater_io_resp_bits_mask_6))),
		.io_write_mask_7((io_srams_write_1_valid ? io_srams_write_1_mask_7 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_7 : _zero_writer_pixel_repeater_io_resp_bits_mask_7))),
		.io_write_mask_8((io_srams_write_1_valid ? io_srams_write_1_mask_8 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_8 : _zero_writer_pixel_repeater_io_resp_bits_mask_8))),
		.io_write_mask_9((io_srams_write_1_valid ? io_srams_write_1_mask_9 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_9 : _zero_writer_pixel_repeater_io_resp_bits_mask_9))),
		.io_write_mask_10((io_srams_write_1_valid ? io_srams_write_1_mask_10 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_10 : _zero_writer_pixel_repeater_io_resp_bits_mask_10))),
		.io_write_mask_11((io_srams_write_1_valid ? io_srams_write_1_mask_11 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_11 : _zero_writer_pixel_repeater_io_resp_bits_mask_11))),
		.io_write_mask_12((io_srams_write_1_valid ? io_srams_write_1_mask_12 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_12 : _zero_writer_pixel_repeater_io_resp_bits_mask_12))),
		.io_write_mask_13((io_srams_write_1_valid ? io_srams_write_1_mask_13 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_13 : _zero_writer_pixel_repeater_io_resp_bits_mask_13))),
		.io_write_mask_14((io_srams_write_1_valid ? io_srams_write_1_mask_14 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_14 : _zero_writer_pixel_repeater_io_resp_bits_mask_14))),
		.io_write_mask_15((io_srams_write_1_valid ? io_srams_write_1_mask_15 : (_dmaread_T_9 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_15 : _zero_writer_pixel_repeater_io_resp_bits_mask_15))),
		.io_write_data((io_srams_write_1_valid ? io_srams_write_1_data : (_dmaread_T_9 ? {_mvin_scale_pixel_repeater_io_resp_bits_out_15, _mvin_scale_pixel_repeater_io_resp_bits_out_14, _mvin_scale_pixel_repeater_io_resp_bits_out_13, _mvin_scale_pixel_repeater_io_resp_bits_out_12, _mvin_scale_pixel_repeater_io_resp_bits_out_11, _mvin_scale_pixel_repeater_io_resp_bits_out_10, _mvin_scale_pixel_repeater_io_resp_bits_out_9, _mvin_scale_pixel_repeater_io_resp_bits_out_8, _mvin_scale_pixel_repeater_io_resp_bits_out_7, _mvin_scale_pixel_repeater_io_resp_bits_out_6, _mvin_scale_pixel_repeater_io_resp_bits_out_5, _mvin_scale_pixel_repeater_io_resp_bits_out_4, _mvin_scale_pixel_repeater_io_resp_bits_out_3, _mvin_scale_pixel_repeater_io_resp_bits_out_2, _mvin_scale_pixel_repeater_io_resp_bits_out_1, _mvin_scale_pixel_repeater_io_resp_bits_out_0} : 128'h00000000000000000000000000000000)))
	);
	ScratchpadBank spad_mems_2(
		.clock(clock),
		.reset(reset),
		.io_read_req_ready(_spad_mems_2_io_read_req_ready),
		.io_read_req_valid(bank_ios_2_read_req_valid),
		.io_read_req_bits_addr((io_srams_read_2_req_valid ? io_srams_read_2_req_bits_addr : _write_dispatch_q_q_io_deq_bits_laddr_data[11:0])),
		.io_read_req_bits_fromDMA(~io_srams_read_2_req_valid),
		.io_read_resp_ready((_spad_mems_2_io_read_resp_bits_fromDMA ? _dma_read_pipe_2_io_enq_ready : _ex_read_pipe_2_io_enq_ready)),
		.io_read_resp_valid(_spad_mems_2_io_read_resp_valid),
		.io_read_resp_bits_data(_spad_mems_2_io_read_resp_bits_data),
		.io_read_resp_bits_fromDMA(_spad_mems_2_io_read_resp_bits_fromDMA),
		.io_write_valid(bank_ios_2_write_valid),
		.io_write_addr((io_srams_write_2_valid ? io_srams_write_2_addr : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_laddr_data[11:0] : _zero_writer_pixel_repeater_io_resp_bits_laddr_data[11:0]))),
		.io_write_mask_0((io_srams_write_2_valid ? io_srams_write_2_mask_0 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_0 : _zero_writer_pixel_repeater_io_resp_bits_mask_0))),
		.io_write_mask_1((io_srams_write_2_valid ? io_srams_write_2_mask_1 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_1 : _zero_writer_pixel_repeater_io_resp_bits_mask_1))),
		.io_write_mask_2((io_srams_write_2_valid ? io_srams_write_2_mask_2 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_2 : _zero_writer_pixel_repeater_io_resp_bits_mask_2))),
		.io_write_mask_3((io_srams_write_2_valid ? io_srams_write_2_mask_3 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_3 : _zero_writer_pixel_repeater_io_resp_bits_mask_3))),
		.io_write_mask_4((io_srams_write_2_valid ? io_srams_write_2_mask_4 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_4 : _zero_writer_pixel_repeater_io_resp_bits_mask_4))),
		.io_write_mask_5((io_srams_write_2_valid ? io_srams_write_2_mask_5 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_5 : _zero_writer_pixel_repeater_io_resp_bits_mask_5))),
		.io_write_mask_6((io_srams_write_2_valid ? io_srams_write_2_mask_6 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_6 : _zero_writer_pixel_repeater_io_resp_bits_mask_6))),
		.io_write_mask_7((io_srams_write_2_valid ? io_srams_write_2_mask_7 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_7 : _zero_writer_pixel_repeater_io_resp_bits_mask_7))),
		.io_write_mask_8((io_srams_write_2_valid ? io_srams_write_2_mask_8 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_8 : _zero_writer_pixel_repeater_io_resp_bits_mask_8))),
		.io_write_mask_9((io_srams_write_2_valid ? io_srams_write_2_mask_9 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_9 : _zero_writer_pixel_repeater_io_resp_bits_mask_9))),
		.io_write_mask_10((io_srams_write_2_valid ? io_srams_write_2_mask_10 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_10 : _zero_writer_pixel_repeater_io_resp_bits_mask_10))),
		.io_write_mask_11((io_srams_write_2_valid ? io_srams_write_2_mask_11 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_11 : _zero_writer_pixel_repeater_io_resp_bits_mask_11))),
		.io_write_mask_12((io_srams_write_2_valid ? io_srams_write_2_mask_12 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_12 : _zero_writer_pixel_repeater_io_resp_bits_mask_12))),
		.io_write_mask_13((io_srams_write_2_valid ? io_srams_write_2_mask_13 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_13 : _zero_writer_pixel_repeater_io_resp_bits_mask_13))),
		.io_write_mask_14((io_srams_write_2_valid ? io_srams_write_2_mask_14 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_14 : _zero_writer_pixel_repeater_io_resp_bits_mask_14))),
		.io_write_mask_15((io_srams_write_2_valid ? io_srams_write_2_mask_15 : (_dmaread_T_14 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_15 : _zero_writer_pixel_repeater_io_resp_bits_mask_15))),
		.io_write_data((io_srams_write_2_valid ? io_srams_write_2_data : (_dmaread_T_14 ? {_mvin_scale_pixel_repeater_io_resp_bits_out_15, _mvin_scale_pixel_repeater_io_resp_bits_out_14, _mvin_scale_pixel_repeater_io_resp_bits_out_13, _mvin_scale_pixel_repeater_io_resp_bits_out_12, _mvin_scale_pixel_repeater_io_resp_bits_out_11, _mvin_scale_pixel_repeater_io_resp_bits_out_10, _mvin_scale_pixel_repeater_io_resp_bits_out_9, _mvin_scale_pixel_repeater_io_resp_bits_out_8, _mvin_scale_pixel_repeater_io_resp_bits_out_7, _mvin_scale_pixel_repeater_io_resp_bits_out_6, _mvin_scale_pixel_repeater_io_resp_bits_out_5, _mvin_scale_pixel_repeater_io_resp_bits_out_4, _mvin_scale_pixel_repeater_io_resp_bits_out_3, _mvin_scale_pixel_repeater_io_resp_bits_out_2, _mvin_scale_pixel_repeater_io_resp_bits_out_1, _mvin_scale_pixel_repeater_io_resp_bits_out_0} : 128'h00000000000000000000000000000000)))
	);
	ScratchpadBank spad_mems_3(
		.clock(clock),
		.reset(reset),
		.io_read_req_ready(_spad_mems_3_io_read_req_ready),
		.io_read_req_valid(bank_ios_3_read_req_valid),
		.io_read_req_bits_addr((io_srams_read_3_req_valid ? io_srams_read_3_req_bits_addr : _write_dispatch_q_q_io_deq_bits_laddr_data[11:0])),
		.io_read_req_bits_fromDMA(~io_srams_read_3_req_valid),
		.io_read_resp_ready((_spad_mems_3_io_read_resp_bits_fromDMA ? _dma_read_pipe_3_io_enq_ready : _ex_read_pipe_3_io_enq_ready)),
		.io_read_resp_valid(_spad_mems_3_io_read_resp_valid),
		.io_read_resp_bits_data(_spad_mems_3_io_read_resp_bits_data),
		.io_read_resp_bits_fromDMA(_spad_mems_3_io_read_resp_bits_fromDMA),
		.io_write_valid(bank_ios_3_write_valid),
		.io_write_addr((io_srams_write_3_valid ? io_srams_write_3_addr : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_laddr_data[11:0] : _zero_writer_pixel_repeater_io_resp_bits_laddr_data[11:0]))),
		.io_write_mask_0((io_srams_write_3_valid ? io_srams_write_3_mask_0 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_0 : _zero_writer_pixel_repeater_io_resp_bits_mask_0))),
		.io_write_mask_1((io_srams_write_3_valid ? io_srams_write_3_mask_1 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_1 : _zero_writer_pixel_repeater_io_resp_bits_mask_1))),
		.io_write_mask_2((io_srams_write_3_valid ? io_srams_write_3_mask_2 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_2 : _zero_writer_pixel_repeater_io_resp_bits_mask_2))),
		.io_write_mask_3((io_srams_write_3_valid ? io_srams_write_3_mask_3 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_3 : _zero_writer_pixel_repeater_io_resp_bits_mask_3))),
		.io_write_mask_4((io_srams_write_3_valid ? io_srams_write_3_mask_4 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_4 : _zero_writer_pixel_repeater_io_resp_bits_mask_4))),
		.io_write_mask_5((io_srams_write_3_valid ? io_srams_write_3_mask_5 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_5 : _zero_writer_pixel_repeater_io_resp_bits_mask_5))),
		.io_write_mask_6((io_srams_write_3_valid ? io_srams_write_3_mask_6 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_6 : _zero_writer_pixel_repeater_io_resp_bits_mask_6))),
		.io_write_mask_7((io_srams_write_3_valid ? io_srams_write_3_mask_7 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_7 : _zero_writer_pixel_repeater_io_resp_bits_mask_7))),
		.io_write_mask_8((io_srams_write_3_valid ? io_srams_write_3_mask_8 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_8 : _zero_writer_pixel_repeater_io_resp_bits_mask_8))),
		.io_write_mask_9((io_srams_write_3_valid ? io_srams_write_3_mask_9 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_9 : _zero_writer_pixel_repeater_io_resp_bits_mask_9))),
		.io_write_mask_10((io_srams_write_3_valid ? io_srams_write_3_mask_10 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_10 : _zero_writer_pixel_repeater_io_resp_bits_mask_10))),
		.io_write_mask_11((io_srams_write_3_valid ? io_srams_write_3_mask_11 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_11 : _zero_writer_pixel_repeater_io_resp_bits_mask_11))),
		.io_write_mask_12((io_srams_write_3_valid ? io_srams_write_3_mask_12 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_12 : _zero_writer_pixel_repeater_io_resp_bits_mask_12))),
		.io_write_mask_13((io_srams_write_3_valid ? io_srams_write_3_mask_13 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_13 : _zero_writer_pixel_repeater_io_resp_bits_mask_13))),
		.io_write_mask_14((io_srams_write_3_valid ? io_srams_write_3_mask_14 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_14 : _zero_writer_pixel_repeater_io_resp_bits_mask_14))),
		.io_write_mask_15((io_srams_write_3_valid ? io_srams_write_3_mask_15 : (_dmaread_T_19 ? _mvin_scale_pixel_repeater_io_resp_bits_mask_15 : _zero_writer_pixel_repeater_io_resp_bits_mask_15))),
		.io_write_data((io_srams_write_3_valid ? io_srams_write_3_data : (_dmaread_T_19 ? {_mvin_scale_pixel_repeater_io_resp_bits_out_15, _mvin_scale_pixel_repeater_io_resp_bits_out_14, _mvin_scale_pixel_repeater_io_resp_bits_out_13, _mvin_scale_pixel_repeater_io_resp_bits_out_12, _mvin_scale_pixel_repeater_io_resp_bits_out_11, _mvin_scale_pixel_repeater_io_resp_bits_out_10, _mvin_scale_pixel_repeater_io_resp_bits_out_9, _mvin_scale_pixel_repeater_io_resp_bits_out_8, _mvin_scale_pixel_repeater_io_resp_bits_out_7, _mvin_scale_pixel_repeater_io_resp_bits_out_6, _mvin_scale_pixel_repeater_io_resp_bits_out_5, _mvin_scale_pixel_repeater_io_resp_bits_out_4, _mvin_scale_pixel_repeater_io_resp_bits_out_3, _mvin_scale_pixel_repeater_io_resp_bits_out_2, _mvin_scale_pixel_repeater_io_resp_bits_out_1, _mvin_scale_pixel_repeater_io_resp_bits_out_0} : 128'h00000000000000000000000000000000)))
	);
	Queue4_ScratchpadReadResp dma_read_pipe(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_dma_read_pipe_io_enq_ready),
		.io_enq_valid(_spad_mems_0_io_read_resp_valid & _spad_mems_0_io_read_resp_bits_fromDMA),
		.io_enq_bits_data(_spad_mems_0_io_read_resp_bits_data),
		.io_enq_bits_fromDMA(_spad_mems_0_io_read_resp_bits_fromDMA),
		.io_deq_ready(_dma_read_pipe_io_deq_ready_T_14),
		.io_deq_valid(_dma_read_pipe_io_deq_valid),
		.io_deq_bits_data(_dma_read_pipe_io_deq_bits_data)
	);
	Queue4_ScratchpadReadResp ex_read_pipe(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_ex_read_pipe_io_enq_ready),
		.io_enq_valid(_spad_mems_0_io_read_resp_valid & ~_spad_mems_0_io_read_resp_bits_fromDMA),
		.io_enq_bits_data(_spad_mems_0_io_read_resp_bits_data),
		.io_enq_bits_fromDMA(_spad_mems_0_io_read_resp_bits_fromDMA),
		.io_deq_ready(io_srams_read_0_resp_ready),
		.io_deq_valid(io_srams_read_0_resp_valid),
		.io_deq_bits_data(io_srams_read_0_resp_bits_data),
		.io_deq_bits_fromDMA(io_srams_read_0_resp_bits_fromDMA)
	);
	Queue4_ScratchpadReadResp dma_read_pipe_1(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_dma_read_pipe_1_io_enq_ready),
		.io_enq_valid(_spad_mems_1_io_read_resp_valid & _spad_mems_1_io_read_resp_bits_fromDMA),
		.io_enq_bits_data(_spad_mems_1_io_read_resp_bits_data),
		.io_enq_bits_fromDMA(_spad_mems_1_io_read_resp_bits_fromDMA),
		.io_deq_ready(_dma_read_pipe_io_deq_ready_T_29),
		.io_deq_valid(_dma_read_pipe_1_io_deq_valid),
		.io_deq_bits_data(_dma_read_pipe_1_io_deq_bits_data)
	);
	Queue4_ScratchpadReadResp ex_read_pipe_1(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_ex_read_pipe_1_io_enq_ready),
		.io_enq_valid(_spad_mems_1_io_read_resp_valid & ~_spad_mems_1_io_read_resp_bits_fromDMA),
		.io_enq_bits_data(_spad_mems_1_io_read_resp_bits_data),
		.io_enq_bits_fromDMA(_spad_mems_1_io_read_resp_bits_fromDMA),
		.io_deq_ready(io_srams_read_1_resp_ready),
		.io_deq_valid(io_srams_read_1_resp_valid),
		.io_deq_bits_data(io_srams_read_1_resp_bits_data),
		.io_deq_bits_fromDMA(io_srams_read_1_resp_bits_fromDMA)
	);
	Queue4_ScratchpadReadResp dma_read_pipe_2(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_dma_read_pipe_2_io_enq_ready),
		.io_enq_valid(_spad_mems_2_io_read_resp_valid & _spad_mems_2_io_read_resp_bits_fromDMA),
		.io_enq_bits_data(_spad_mems_2_io_read_resp_bits_data),
		.io_enq_bits_fromDMA(_spad_mems_2_io_read_resp_bits_fromDMA),
		.io_deq_ready(_dma_read_pipe_io_deq_ready_T_44),
		.io_deq_valid(_dma_read_pipe_2_io_deq_valid),
		.io_deq_bits_data(_dma_read_pipe_2_io_deq_bits_data)
	);
	Queue4_ScratchpadReadResp ex_read_pipe_2(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_ex_read_pipe_2_io_enq_ready),
		.io_enq_valid(_spad_mems_2_io_read_resp_valid & ~_spad_mems_2_io_read_resp_bits_fromDMA),
		.io_enq_bits_data(_spad_mems_2_io_read_resp_bits_data),
		.io_enq_bits_fromDMA(_spad_mems_2_io_read_resp_bits_fromDMA),
		.io_deq_ready(io_srams_read_2_resp_ready),
		.io_deq_valid(io_srams_read_2_resp_valid),
		.io_deq_bits_data(io_srams_read_2_resp_bits_data),
		.io_deq_bits_fromDMA(io_srams_read_2_resp_bits_fromDMA)
	);
	Queue4_ScratchpadReadResp dma_read_pipe_3(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_dma_read_pipe_3_io_enq_ready),
		.io_enq_valid(_spad_mems_3_io_read_resp_valid & _spad_mems_3_io_read_resp_bits_fromDMA),
		.io_enq_bits_data(_spad_mems_3_io_read_resp_bits_data),
		.io_enq_bits_fromDMA(_spad_mems_3_io_read_resp_bits_fromDMA),
		.io_deq_ready(_dma_read_pipe_io_deq_ready_T_59),
		.io_deq_valid(_dma_read_pipe_3_io_deq_valid),
		.io_deq_bits_data(_dma_read_pipe_3_io_deq_bits_data)
	);
	Queue4_ScratchpadReadResp ex_read_pipe_3(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_ex_read_pipe_3_io_enq_ready),
		.io_enq_valid(_spad_mems_3_io_read_resp_valid & ~_spad_mems_3_io_read_resp_bits_fromDMA),
		.io_enq_bits_data(_spad_mems_3_io_read_resp_bits_data),
		.io_enq_bits_fromDMA(_spad_mems_3_io_read_resp_bits_fromDMA),
		.io_deq_ready(io_srams_read_3_resp_ready),
		.io_deq_valid(io_srams_read_3_resp_valid),
		.io_deq_bits_data(io_srams_read_3_resp_bits_data),
		.io_deq_bits_fromDMA(io_srams_read_3_resp_bits_fromDMA)
	);
	Queue2_NormalizedInput norm_unit_passthru_q(
		.clock(clock),
		.reset(reset),
		.io_enq_ready(_norm_unit_passthru_q_io_enq_ready),
		.io_enq_valid(bank_ios_1_1_read_resp_ready | bank_ios_1_0_read_resp_ready),
		.io_enq_bits_acc_read_resp_data_0_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_0_0 : _acc_mems_0_io_read_resp_bits_data_0_0)),
		.io_enq_bits_acc_read_resp_data_1_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_1_0 : _acc_mems_0_io_read_resp_bits_data_1_0)),
		.io_enq_bits_acc_read_resp_data_2_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_2_0 : _acc_mems_0_io_read_resp_bits_data_2_0)),
		.io_enq_bits_acc_read_resp_data_3_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_3_0 : _acc_mems_0_io_read_resp_bits_data_3_0)),
		.io_enq_bits_acc_read_resp_data_4_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_4_0 : _acc_mems_0_io_read_resp_bits_data_4_0)),
		.io_enq_bits_acc_read_resp_data_5_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_5_0 : _acc_mems_0_io_read_resp_bits_data_5_0)),
		.io_enq_bits_acc_read_resp_data_6_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_6_0 : _acc_mems_0_io_read_resp_bits_data_6_0)),
		.io_enq_bits_acc_read_resp_data_7_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_7_0 : _acc_mems_0_io_read_resp_bits_data_7_0)),
		.io_enq_bits_acc_read_resp_data_8_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_8_0 : _acc_mems_0_io_read_resp_bits_data_8_0)),
		.io_enq_bits_acc_read_resp_data_9_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_9_0 : _acc_mems_0_io_read_resp_bits_data_9_0)),
		.io_enq_bits_acc_read_resp_data_10_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_10_0 : _acc_mems_0_io_read_resp_bits_data_10_0)),
		.io_enq_bits_acc_read_resp_data_11_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_11_0 : _acc_mems_0_io_read_resp_bits_data_11_0)),
		.io_enq_bits_acc_read_resp_data_12_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_12_0 : _acc_mems_0_io_read_resp_bits_data_12_0)),
		.io_enq_bits_acc_read_resp_data_13_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_13_0 : _acc_mems_0_io_read_resp_bits_data_13_0)),
		.io_enq_bits_acc_read_resp_data_14_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_14_0 : _acc_mems_0_io_read_resp_bits_data_14_0)),
		.io_enq_bits_acc_read_resp_data_15_0((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_data_15_0 : _acc_mems_0_io_read_resp_bits_data_15_0)),
		.io_enq_bits_acc_read_resp_fromDMA((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_fromDMA : _acc_mems_0_io_read_resp_bits_fromDMA)),
		.io_enq_bits_acc_read_resp_scale_bits((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_scale_bits : _acc_mems_0_io_read_resp_bits_scale_bits)),
		.io_enq_bits_acc_read_resp_igelu_qb((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_igelu_qb : _acc_mems_0_io_read_resp_bits_igelu_qb)),
		.io_enq_bits_acc_read_resp_igelu_qc((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_igelu_qc : _acc_mems_0_io_read_resp_bits_igelu_qc)),
		.io_enq_bits_acc_read_resp_iexp_qln2((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_iexp_qln2 : _acc_mems_0_io_read_resp_bits_iexp_qln2)),
		.io_enq_bits_acc_read_resp_iexp_qln2_inv((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_iexp_qln2_inv : _acc_mems_0_io_read_resp_bits_iexp_qln2_inv)),
		.io_enq_bits_acc_read_resp_act((bank_ios_1_1_read_resp_ready ? _acc_mems_1_io_read_resp_bits_act : _acc_mems_0_io_read_resp_bits_act)),
		.io_enq_bits_acc_read_resp_acc_bank_id({1'h0, bank_ios_1_1_read_resp_ready}),
		.io_enq_bits_len(_write_norm_q_io_deq_bits_len[4:0]),
		.io_enq_bits_stats_id(_write_norm_q_io_deq_bits_acc_norm_stats_id[0]),
		.io_enq_bits_cmd(_write_norm_q_io_deq_bits_laddr_norm_cmd),
		.io_deq_ready(_acc_scale_unit_io_in_ready & acc_waiting_to_be_scaled),
		.io_deq_valid(_norm_unit_passthru_q_io_deq_valid),
		.io_deq_bits_acc_read_resp_data_0_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_0_0),
		.io_deq_bits_acc_read_resp_data_1_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_1_0),
		.io_deq_bits_acc_read_resp_data_2_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_2_0),
		.io_deq_bits_acc_read_resp_data_3_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_3_0),
		.io_deq_bits_acc_read_resp_data_4_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_4_0),
		.io_deq_bits_acc_read_resp_data_5_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_5_0),
		.io_deq_bits_acc_read_resp_data_6_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_6_0),
		.io_deq_bits_acc_read_resp_data_7_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_7_0),
		.io_deq_bits_acc_read_resp_data_8_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_8_0),
		.io_deq_bits_acc_read_resp_data_9_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_9_0),
		.io_deq_bits_acc_read_resp_data_10_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_10_0),
		.io_deq_bits_acc_read_resp_data_11_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_11_0),
		.io_deq_bits_acc_read_resp_data_12_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_12_0),
		.io_deq_bits_acc_read_resp_data_13_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_13_0),
		.io_deq_bits_acc_read_resp_data_14_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_14_0),
		.io_deq_bits_acc_read_resp_data_15_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_15_0),
		.io_deq_bits_acc_read_resp_fromDMA(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_fromDMA),
		.io_deq_bits_acc_read_resp_scale_bits(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_scale_bits),
		.io_deq_bits_acc_read_resp_act(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_act),
		.io_deq_bits_acc_read_resp_acc_bank_id(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_acc_bank_id)
	);
	AccumulatorScale acc_scale_unit(
		.clock(clock),
		.reset(reset),
		.io_in_ready(_acc_scale_unit_io_in_ready),
		.io_in_valid(_acc_scale_unit_io_in_valid_T),
		.io_in_bits_acc_read_resp_data_0_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_0_0),
		.io_in_bits_acc_read_resp_data_1_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_1_0),
		.io_in_bits_acc_read_resp_data_2_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_2_0),
		.io_in_bits_acc_read_resp_data_3_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_3_0),
		.io_in_bits_acc_read_resp_data_4_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_4_0),
		.io_in_bits_acc_read_resp_data_5_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_5_0),
		.io_in_bits_acc_read_resp_data_6_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_6_0),
		.io_in_bits_acc_read_resp_data_7_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_7_0),
		.io_in_bits_acc_read_resp_data_8_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_8_0),
		.io_in_bits_acc_read_resp_data_9_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_9_0),
		.io_in_bits_acc_read_resp_data_10_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_10_0),
		.io_in_bits_acc_read_resp_data_11_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_11_0),
		.io_in_bits_acc_read_resp_data_12_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_12_0),
		.io_in_bits_acc_read_resp_data_13_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_13_0),
		.io_in_bits_acc_read_resp_data_14_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_14_0),
		.io_in_bits_acc_read_resp_data_15_0(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_data_15_0),
		.io_in_bits_acc_read_resp_fromDMA(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_fromDMA),
		.io_in_bits_acc_read_resp_scale_bits(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_scale_bits),
		.io_in_bits_acc_read_resp_act(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_act),
		.io_in_bits_acc_read_resp_acc_bank_id(_norm_unit_passthru_q_io_deq_bits_acc_read_resp_acc_bank_id),
		.io_out_ready((_GEN_16 ? io_acc_read_resp_1_ready : (_GEN_15 ? io_acc_read_resp_0_ready : _GEN_14))),
		.io_out_valid(_acc_scale_unit_io_out_valid),
		.io_out_bits_full_data_0_0(_acc_scale_unit_io_out_bits_full_data_0_0),
		.io_out_bits_full_data_1_0(_acc_scale_unit_io_out_bits_full_data_1_0),
		.io_out_bits_full_data_2_0(_acc_scale_unit_io_out_bits_full_data_2_0),
		.io_out_bits_full_data_3_0(_acc_scale_unit_io_out_bits_full_data_3_0),
		.io_out_bits_full_data_4_0(_acc_scale_unit_io_out_bits_full_data_4_0),
		.io_out_bits_full_data_5_0(_acc_scale_unit_io_out_bits_full_data_5_0),
		.io_out_bits_full_data_6_0(_acc_scale_unit_io_out_bits_full_data_6_0),
		.io_out_bits_full_data_7_0(_acc_scale_unit_io_out_bits_full_data_7_0),
		.io_out_bits_full_data_8_0(_acc_scale_unit_io_out_bits_full_data_8_0),
		.io_out_bits_full_data_9_0(_acc_scale_unit_io_out_bits_full_data_9_0),
		.io_out_bits_full_data_10_0(_acc_scale_unit_io_out_bits_full_data_10_0),
		.io_out_bits_full_data_11_0(_acc_scale_unit_io_out_bits_full_data_11_0),
		.io_out_bits_full_data_12_0(_acc_scale_unit_io_out_bits_full_data_12_0),
		.io_out_bits_full_data_13_0(_acc_scale_unit_io_out_bits_full_data_13_0),
		.io_out_bits_full_data_14_0(_acc_scale_unit_io_out_bits_full_data_14_0),
		.io_out_bits_full_data_15_0(_acc_scale_unit_io_out_bits_full_data_15_0),
		.io_out_bits_data_0_0(_acc_scale_unit_io_out_bits_data_0_0),
		.io_out_bits_data_1_0(_acc_scale_unit_io_out_bits_data_1_0),
		.io_out_bits_data_2_0(_acc_scale_unit_io_out_bits_data_2_0),
		.io_out_bits_data_3_0(_acc_scale_unit_io_out_bits_data_3_0),
		.io_out_bits_data_4_0(_acc_scale_unit_io_out_bits_data_4_0),
		.io_out_bits_data_5_0(_acc_scale_unit_io_out_bits_data_5_0),
		.io_out_bits_data_6_0(_acc_scale_unit_io_out_bits_data_6_0),
		.io_out_bits_data_7_0(_acc_scale_unit_io_out_bits_data_7_0),
		.io_out_bits_data_8_0(_acc_scale_unit_io_out_bits_data_8_0),
		.io_out_bits_data_9_0(_acc_scale_unit_io_out_bits_data_9_0),
		.io_out_bits_data_10_0(_acc_scale_unit_io_out_bits_data_10_0),
		.io_out_bits_data_11_0(_acc_scale_unit_io_out_bits_data_11_0),
		.io_out_bits_data_12_0(_acc_scale_unit_io_out_bits_data_12_0),
		.io_out_bits_data_13_0(_acc_scale_unit_io_out_bits_data_13_0),
		.io_out_bits_data_14_0(_acc_scale_unit_io_out_bits_data_14_0),
		.io_out_bits_data_15_0(_acc_scale_unit_io_out_bits_data_15_0),
		.io_out_bits_acc_bank_id(_acc_scale_unit_io_out_bits_acc_bank_id),
		.io_out_bits_fromDMA(_acc_scale_unit_io_out_bits_fromDMA)
	);
	AccPipeShared acc_adders(
		.clock(clock),
		.io_in_sel_0(_acc_mems_0_io_adder_valid),
		.io_in_sel_1(_acc_mems_1_io_adder_valid),
		.io_ina_0_0_0(_acc_mems_0_io_adder_op1_0_0),
		.io_ina_0_1_0(_acc_mems_0_io_adder_op1_1_0),
		.io_ina_0_2_0(_acc_mems_0_io_adder_op1_2_0),
		.io_ina_0_3_0(_acc_mems_0_io_adder_op1_3_0),
		.io_ina_0_4_0(_acc_mems_0_io_adder_op1_4_0),
		.io_ina_0_5_0(_acc_mems_0_io_adder_op1_5_0),
		.io_ina_0_6_0(_acc_mems_0_io_adder_op1_6_0),
		.io_ina_0_7_0(_acc_mems_0_io_adder_op1_7_0),
		.io_ina_0_8_0(_acc_mems_0_io_adder_op1_8_0),
		.io_ina_0_9_0(_acc_mems_0_io_adder_op1_9_0),
		.io_ina_0_10_0(_acc_mems_0_io_adder_op1_10_0),
		.io_ina_0_11_0(_acc_mems_0_io_adder_op1_11_0),
		.io_ina_0_12_0(_acc_mems_0_io_adder_op1_12_0),
		.io_ina_0_13_0(_acc_mems_0_io_adder_op1_13_0),
		.io_ina_0_14_0(_acc_mems_0_io_adder_op1_14_0),
		.io_ina_0_15_0(_acc_mems_0_io_adder_op1_15_0),
		.io_ina_1_0_0(_acc_mems_1_io_adder_op1_0_0),
		.io_ina_1_1_0(_acc_mems_1_io_adder_op1_1_0),
		.io_ina_1_2_0(_acc_mems_1_io_adder_op1_2_0),
		.io_ina_1_3_0(_acc_mems_1_io_adder_op1_3_0),
		.io_ina_1_4_0(_acc_mems_1_io_adder_op1_4_0),
		.io_ina_1_5_0(_acc_mems_1_io_adder_op1_5_0),
		.io_ina_1_6_0(_acc_mems_1_io_adder_op1_6_0),
		.io_ina_1_7_0(_acc_mems_1_io_adder_op1_7_0),
		.io_ina_1_8_0(_acc_mems_1_io_adder_op1_8_0),
		.io_ina_1_9_0(_acc_mems_1_io_adder_op1_9_0),
		.io_ina_1_10_0(_acc_mems_1_io_adder_op1_10_0),
		.io_ina_1_11_0(_acc_mems_1_io_adder_op1_11_0),
		.io_ina_1_12_0(_acc_mems_1_io_adder_op1_12_0),
		.io_ina_1_13_0(_acc_mems_1_io_adder_op1_13_0),
		.io_ina_1_14_0(_acc_mems_1_io_adder_op1_14_0),
		.io_ina_1_15_0(_acc_mems_1_io_adder_op1_15_0),
		.io_inb_0_0_0(_acc_mems_0_io_adder_op2_0_0),
		.io_inb_0_1_0(_acc_mems_0_io_adder_op2_1_0),
		.io_inb_0_2_0(_acc_mems_0_io_adder_op2_2_0),
		.io_inb_0_3_0(_acc_mems_0_io_adder_op2_3_0),
		.io_inb_0_4_0(_acc_mems_0_io_adder_op2_4_0),
		.io_inb_0_5_0(_acc_mems_0_io_adder_op2_5_0),
		.io_inb_0_6_0(_acc_mems_0_io_adder_op2_6_0),
		.io_inb_0_7_0(_acc_mems_0_io_adder_op2_7_0),
		.io_inb_0_8_0(_acc_mems_0_io_adder_op2_8_0),
		.io_inb_0_9_0(_acc_mems_0_io_adder_op2_9_0),
		.io_inb_0_10_0(_acc_mems_0_io_adder_op2_10_0),
		.io_inb_0_11_0(_acc_mems_0_io_adder_op2_11_0),
		.io_inb_0_12_0(_acc_mems_0_io_adder_op2_12_0),
		.io_inb_0_13_0(_acc_mems_0_io_adder_op2_13_0),
		.io_inb_0_14_0(_acc_mems_0_io_adder_op2_14_0),
		.io_inb_0_15_0(_acc_mems_0_io_adder_op2_15_0),
		.io_inb_1_0_0(_acc_mems_1_io_adder_op2_0_0),
		.io_inb_1_1_0(_acc_mems_1_io_adder_op2_1_0),
		.io_inb_1_2_0(_acc_mems_1_io_adder_op2_2_0),
		.io_inb_1_3_0(_acc_mems_1_io_adder_op2_3_0),
		.io_inb_1_4_0(_acc_mems_1_io_adder_op2_4_0),
		.io_inb_1_5_0(_acc_mems_1_io_adder_op2_5_0),
		.io_inb_1_6_0(_acc_mems_1_io_adder_op2_6_0),
		.io_inb_1_7_0(_acc_mems_1_io_adder_op2_7_0),
		.io_inb_1_8_0(_acc_mems_1_io_adder_op2_8_0),
		.io_inb_1_9_0(_acc_mems_1_io_adder_op2_9_0),
		.io_inb_1_10_0(_acc_mems_1_io_adder_op2_10_0),
		.io_inb_1_11_0(_acc_mems_1_io_adder_op2_11_0),
		.io_inb_1_12_0(_acc_mems_1_io_adder_op2_12_0),
		.io_inb_1_13_0(_acc_mems_1_io_adder_op2_13_0),
		.io_inb_1_14_0(_acc_mems_1_io_adder_op2_14_0),
		.io_inb_1_15_0(_acc_mems_1_io_adder_op2_15_0),
		.io_out_0_0(_acc_adders_io_out_0_0),
		.io_out_1_0(_acc_adders_io_out_1_0),
		.io_out_2_0(_acc_adders_io_out_2_0),
		.io_out_3_0(_acc_adders_io_out_3_0),
		.io_out_4_0(_acc_adders_io_out_4_0),
		.io_out_5_0(_acc_adders_io_out_5_0),
		.io_out_6_0(_acc_adders_io_out_6_0),
		.io_out_7_0(_acc_adders_io_out_7_0),
		.io_out_8_0(_acc_adders_io_out_8_0),
		.io_out_9_0(_acc_adders_io_out_9_0),
		.io_out_10_0(_acc_adders_io_out_10_0),
		.io_out_11_0(_acc_adders_io_out_11_0),
		.io_out_12_0(_acc_adders_io_out_12_0),
		.io_out_13_0(_acc_adders_io_out_13_0),
		.io_out_14_0(_acc_adders_io_out_14_0),
		.io_out_15_0(_acc_adders_io_out_15_0)
	);
	AccumulatorMem acc_mems_0(
		.clock(clock),
		.reset(reset),
		.io_read_req_ready(_acc_mems_0_io_read_req_ready),
		.io_read_req_valid(bank_ios_1_0_read_req_valid),
		.io_read_req_bits_scale_bits((io_acc_read_req_0_valid ? io_acc_read_req_0_bits_scale_bits : _write_dispatch_q_q_io_deq_bits_acc_scale)),
		.io_read_req_bits_addr((io_acc_read_req_0_valid ? io_acc_read_req_0_bits_addr : _write_dispatch_q_q_io_deq_bits_laddr_data[8:0])),
		.io_read_req_bits_igelu_qb((io_acc_read_req_0_valid ? 32'h00000000 : _write_dispatch_q_q_io_deq_bits_acc_igelu_qb)),
		.io_read_req_bits_igelu_qc((io_acc_read_req_0_valid ? 32'h00000000 : _write_dispatch_q_q_io_deq_bits_acc_igelu_qc)),
		.io_read_req_bits_iexp_qln2((io_acc_read_req_0_valid ? 32'h00000000 : _write_dispatch_q_q_io_deq_bits_acc_iexp_qln2)),
		.io_read_req_bits_iexp_qln2_inv((io_acc_read_req_0_valid ? 32'h00000000 : _write_dispatch_q_q_io_deq_bits_acc_iexp_qln2_inv)),
		.io_read_req_bits_act((io_acc_read_req_0_valid ? io_acc_read_req_0_bits_act : _write_dispatch_q_q_io_deq_bits_acc_act)),
		.io_read_req_bits_fromDMA(~io_acc_read_req_0_valid),
		.io_read_resp_ready(bank_ios_1_0_read_resp_ready),
		.io_read_resp_valid(_acc_mems_0_io_read_resp_valid),
		.io_read_resp_bits_data_0_0(_acc_mems_0_io_read_resp_bits_data_0_0),
		.io_read_resp_bits_data_1_0(_acc_mems_0_io_read_resp_bits_data_1_0),
		.io_read_resp_bits_data_2_0(_acc_mems_0_io_read_resp_bits_data_2_0),
		.io_read_resp_bits_data_3_0(_acc_mems_0_io_read_resp_bits_data_3_0),
		.io_read_resp_bits_data_4_0(_acc_mems_0_io_read_resp_bits_data_4_0),
		.io_read_resp_bits_data_5_0(_acc_mems_0_io_read_resp_bits_data_5_0),
		.io_read_resp_bits_data_6_0(_acc_mems_0_io_read_resp_bits_data_6_0),
		.io_read_resp_bits_data_7_0(_acc_mems_0_io_read_resp_bits_data_7_0),
		.io_read_resp_bits_data_8_0(_acc_mems_0_io_read_resp_bits_data_8_0),
		.io_read_resp_bits_data_9_0(_acc_mems_0_io_read_resp_bits_data_9_0),
		.io_read_resp_bits_data_10_0(_acc_mems_0_io_read_resp_bits_data_10_0),
		.io_read_resp_bits_data_11_0(_acc_mems_0_io_read_resp_bits_data_11_0),
		.io_read_resp_bits_data_12_0(_acc_mems_0_io_read_resp_bits_data_12_0),
		.io_read_resp_bits_data_13_0(_acc_mems_0_io_read_resp_bits_data_13_0),
		.io_read_resp_bits_data_14_0(_acc_mems_0_io_read_resp_bits_data_14_0),
		.io_read_resp_bits_data_15_0(_acc_mems_0_io_read_resp_bits_data_15_0),
		.io_read_resp_bits_fromDMA(_acc_mems_0_io_read_resp_bits_fromDMA),
		.io_read_resp_bits_scale_bits(_acc_mems_0_io_read_resp_bits_scale_bits),
		.io_read_resp_bits_igelu_qb(_acc_mems_0_io_read_resp_bits_igelu_qb),
		.io_read_resp_bits_igelu_qc(_acc_mems_0_io_read_resp_bits_igelu_qc),
		.io_read_resp_bits_iexp_qln2(_acc_mems_0_io_read_resp_bits_iexp_qln2),
		.io_read_resp_bits_iexp_qln2_inv(_acc_mems_0_io_read_resp_bits_iexp_qln2_inv),
		.io_read_resp_bits_act(_acc_mems_0_io_read_resp_bits_act),
		.io_write_ready(_acc_mems_0_io_write_ready),
		.io_write_valid(_GEN_86 | _GEN_85),
		.io_write_bits_addr((io_acc_write_0_valid ? io_acc_write_0_bits_addr : (_bank_ios_0_write_bits_addr_T_1 ? (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_laddr_data[8:0] : _mvin_scale_acc_laddr_result_data_T[8:0]) : _zero_writer_pixel_repeater_io_resp_bits_laddr_data[8:0]))),
		.io_write_bits_data_0_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_0_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_0[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_0} : _vsm_1_io_resp_bits_out_0) : 32'h00000000))),
		.io_write_bits_data_1_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_1_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_1[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_1} : _vsm_1_io_resp_bits_out_1) : 32'h00000000))),
		.io_write_bits_data_2_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_2_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_2[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_2} : _vsm_1_io_resp_bits_out_2) : 32'h00000000))),
		.io_write_bits_data_3_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_3_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_3[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_3} : _vsm_1_io_resp_bits_out_3) : 32'h00000000))),
		.io_write_bits_data_4_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_4_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_4[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_4} : _vsm_1_io_resp_bits_out_4) : 32'h00000000))),
		.io_write_bits_data_5_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_5_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_5[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_5} : _vsm_1_io_resp_bits_out_5) : 32'h00000000))),
		.io_write_bits_data_6_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_6_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_6[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_6} : _vsm_1_io_resp_bits_out_6) : 32'h00000000))),
		.io_write_bits_data_7_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_7_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_7[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_7} : _vsm_1_io_resp_bits_out_7) : 32'h00000000))),
		.io_write_bits_data_8_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_8_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_8[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_8} : _vsm_1_io_resp_bits_out_8) : 32'h00000000))),
		.io_write_bits_data_9_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_9_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_9[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_9} : _vsm_1_io_resp_bits_out_9) : 32'h00000000))),
		.io_write_bits_data_10_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_10_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_10[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_10} : _vsm_1_io_resp_bits_out_10) : 32'h00000000))),
		.io_write_bits_data_11_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_11_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_11[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_11} : _vsm_1_io_resp_bits_out_11) : 32'h00000000))),
		.io_write_bits_data_12_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_12_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_12[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_12} : _vsm_1_io_resp_bits_out_12) : 32'h00000000))),
		.io_write_bits_data_13_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_13_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_13[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_13} : _vsm_1_io_resp_bits_out_13) : 32'h00000000))),
		.io_write_bits_data_14_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_14_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_14[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_14} : _vsm_1_io_resp_bits_out_14) : 32'h00000000))),
		.io_write_bits_data_15_0((io_acc_write_0_valid ? io_acc_write_0_bits_data_15_0 : (_GEN_20 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_15[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_15} : _vsm_1_io_resp_bits_out_15) : 32'h00000000))),
		.io_write_bits_acc((io_acc_write_0_valid ? io_acc_write_0_bits_acc : (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_tag_accumulate : (from_mvin_scale_acc ? _vsm_1_io_resp_bits_tag_accumulate : _zero_writer_pixel_repeater_io_resp_bits_laddr_accumulate)))),
		.io_write_bits_mask_0((io_acc_write_0_valid ? io_acc_write_0_bits_mask_0 : (_GEN_20 ? _GEN_21 : _zero_writer_pixel_repeater_io_resp_bits_mask_0))),
		.io_write_bits_mask_1((io_acc_write_0_valid ? io_acc_write_0_bits_mask_1 : (_GEN_20 ? _GEN_22 : _zero_writer_pixel_repeater_io_resp_bits_mask_0))),
		.io_write_bits_mask_2((io_acc_write_0_valid ? io_acc_write_0_bits_mask_2 : (_GEN_20 ? _GEN_23 : _zero_writer_pixel_repeater_io_resp_bits_mask_0))),
		.io_write_bits_mask_3((io_acc_write_0_valid ? io_acc_write_0_bits_mask_3 : (_GEN_20 ? _GEN_24 : _zero_writer_pixel_repeater_io_resp_bits_mask_0))),
		.io_write_bits_mask_4((io_acc_write_0_valid ? io_acc_write_0_bits_mask_4 : (_GEN_20 ? _GEN_25 : _zero_writer_pixel_repeater_io_resp_bits_mask_1))),
		.io_write_bits_mask_5((io_acc_write_0_valid ? io_acc_write_0_bits_mask_5 : (_GEN_20 ? _GEN_26 : _zero_writer_pixel_repeater_io_resp_bits_mask_1))),
		.io_write_bits_mask_6((io_acc_write_0_valid ? io_acc_write_0_bits_mask_6 : (_GEN_20 ? _GEN_27 : _zero_writer_pixel_repeater_io_resp_bits_mask_1))),
		.io_write_bits_mask_7((io_acc_write_0_valid ? io_acc_write_0_bits_mask_7 : (_GEN_20 ? _GEN_28 : _zero_writer_pixel_repeater_io_resp_bits_mask_1))),
		.io_write_bits_mask_8((io_acc_write_0_valid ? io_acc_write_0_bits_mask_8 : (_GEN_20 ? _GEN_29 : _zero_writer_pixel_repeater_io_resp_bits_mask_2))),
		.io_write_bits_mask_9((io_acc_write_0_valid ? io_acc_write_0_bits_mask_9 : (_GEN_20 ? _GEN_30 : _zero_writer_pixel_repeater_io_resp_bits_mask_2))),
		.io_write_bits_mask_10((io_acc_write_0_valid ? io_acc_write_0_bits_mask_10 : (_GEN_20 ? _GEN_31 : _zero_writer_pixel_repeater_io_resp_bits_mask_2))),
		.io_write_bits_mask_11((io_acc_write_0_valid ? io_acc_write_0_bits_mask_11 : (_GEN_20 ? _GEN_32 : _zero_writer_pixel_repeater_io_resp_bits_mask_2))),
		.io_write_bits_mask_12((io_acc_write_0_valid ? io_acc_write_0_bits_mask_12 : (_GEN_20 ? _GEN_33 : _zero_writer_pixel_repeater_io_resp_bits_mask_3))),
		.io_write_bits_mask_13((io_acc_write_0_valid ? io_acc_write_0_bits_mask_13 : (_GEN_20 ? _GEN_34 : _zero_writer_pixel_repeater_io_resp_bits_mask_3))),
		.io_write_bits_mask_14((io_acc_write_0_valid ? io_acc_write_0_bits_mask_14 : (_GEN_20 ? _GEN_35 : _zero_writer_pixel_repeater_io_resp_bits_mask_3))),
		.io_write_bits_mask_15((io_acc_write_0_valid ? io_acc_write_0_bits_mask_15 : (_GEN_20 ? _GEN_36 : _zero_writer_pixel_repeater_io_resp_bits_mask_3))),
		.io_write_bits_mask_16((io_acc_write_0_valid ? io_acc_write_0_bits_mask_16 : (_GEN_20 ? _GEN_37 : _zero_writer_pixel_repeater_io_resp_bits_mask_4))),
		.io_write_bits_mask_17((io_acc_write_0_valid ? io_acc_write_0_bits_mask_17 : (_GEN_20 ? _GEN_38 : _zero_writer_pixel_repeater_io_resp_bits_mask_4))),
		.io_write_bits_mask_18((io_acc_write_0_valid ? io_acc_write_0_bits_mask_18 : (_GEN_20 ? _GEN_39 : _zero_writer_pixel_repeater_io_resp_bits_mask_4))),
		.io_write_bits_mask_19((io_acc_write_0_valid ? io_acc_write_0_bits_mask_19 : (_GEN_20 ? _GEN_40 : _zero_writer_pixel_repeater_io_resp_bits_mask_4))),
		.io_write_bits_mask_20((io_acc_write_0_valid ? io_acc_write_0_bits_mask_20 : (_GEN_20 ? _GEN_41 : _zero_writer_pixel_repeater_io_resp_bits_mask_5))),
		.io_write_bits_mask_21((io_acc_write_0_valid ? io_acc_write_0_bits_mask_21 : (_GEN_20 ? _GEN_42 : _zero_writer_pixel_repeater_io_resp_bits_mask_5))),
		.io_write_bits_mask_22((io_acc_write_0_valid ? io_acc_write_0_bits_mask_22 : (_GEN_20 ? _GEN_43 : _zero_writer_pixel_repeater_io_resp_bits_mask_5))),
		.io_write_bits_mask_23((io_acc_write_0_valid ? io_acc_write_0_bits_mask_23 : (_GEN_20 ? _GEN_44 : _zero_writer_pixel_repeater_io_resp_bits_mask_5))),
		.io_write_bits_mask_24((io_acc_write_0_valid ? io_acc_write_0_bits_mask_24 : (_GEN_20 ? _GEN_45 : _zero_writer_pixel_repeater_io_resp_bits_mask_6))),
		.io_write_bits_mask_25((io_acc_write_0_valid ? io_acc_write_0_bits_mask_25 : (_GEN_20 ? _GEN_46 : _zero_writer_pixel_repeater_io_resp_bits_mask_6))),
		.io_write_bits_mask_26((io_acc_write_0_valid ? io_acc_write_0_bits_mask_26 : (_GEN_20 ? _GEN_47 : _zero_writer_pixel_repeater_io_resp_bits_mask_6))),
		.io_write_bits_mask_27((io_acc_write_0_valid ? io_acc_write_0_bits_mask_27 : (_GEN_20 ? _GEN_48 : _zero_writer_pixel_repeater_io_resp_bits_mask_6))),
		.io_write_bits_mask_28((io_acc_write_0_valid ? io_acc_write_0_bits_mask_28 : (_GEN_20 ? _GEN_49 : _zero_writer_pixel_repeater_io_resp_bits_mask_7))),
		.io_write_bits_mask_29((io_acc_write_0_valid ? io_acc_write_0_bits_mask_29 : (_GEN_20 ? _GEN_50 : _zero_writer_pixel_repeater_io_resp_bits_mask_7))),
		.io_write_bits_mask_30((io_acc_write_0_valid ? io_acc_write_0_bits_mask_30 : (_GEN_20 ? _GEN_51 : _zero_writer_pixel_repeater_io_resp_bits_mask_7))),
		.io_write_bits_mask_31((io_acc_write_0_valid ? io_acc_write_0_bits_mask_31 : (_GEN_20 ? _GEN_52 : _zero_writer_pixel_repeater_io_resp_bits_mask_7))),
		.io_write_bits_mask_32((io_acc_write_0_valid ? io_acc_write_0_bits_mask_32 : (_GEN_20 ? _GEN_53 : _zero_writer_pixel_repeater_io_resp_bits_mask_8))),
		.io_write_bits_mask_33((io_acc_write_0_valid ? io_acc_write_0_bits_mask_33 : (_GEN_20 ? _GEN_54 : _zero_writer_pixel_repeater_io_resp_bits_mask_8))),
		.io_write_bits_mask_34((io_acc_write_0_valid ? io_acc_write_0_bits_mask_34 : (_GEN_20 ? _GEN_55 : _zero_writer_pixel_repeater_io_resp_bits_mask_8))),
		.io_write_bits_mask_35((io_acc_write_0_valid ? io_acc_write_0_bits_mask_35 : (_GEN_20 ? _GEN_56 : _zero_writer_pixel_repeater_io_resp_bits_mask_8))),
		.io_write_bits_mask_36((io_acc_write_0_valid ? io_acc_write_0_bits_mask_36 : (_GEN_20 ? _GEN_57 : _zero_writer_pixel_repeater_io_resp_bits_mask_9))),
		.io_write_bits_mask_37((io_acc_write_0_valid ? io_acc_write_0_bits_mask_37 : (_GEN_20 ? _GEN_58 : _zero_writer_pixel_repeater_io_resp_bits_mask_9))),
		.io_write_bits_mask_38((io_acc_write_0_valid ? io_acc_write_0_bits_mask_38 : (_GEN_20 ? _GEN_59 : _zero_writer_pixel_repeater_io_resp_bits_mask_9))),
		.io_write_bits_mask_39((io_acc_write_0_valid ? io_acc_write_0_bits_mask_39 : (_GEN_20 ? _GEN_60 : _zero_writer_pixel_repeater_io_resp_bits_mask_9))),
		.io_write_bits_mask_40((io_acc_write_0_valid ? io_acc_write_0_bits_mask_40 : (_GEN_20 ? _GEN_61 : _zero_writer_pixel_repeater_io_resp_bits_mask_10))),
		.io_write_bits_mask_41((io_acc_write_0_valid ? io_acc_write_0_bits_mask_41 : (_GEN_20 ? _GEN_62 : _zero_writer_pixel_repeater_io_resp_bits_mask_10))),
		.io_write_bits_mask_42((io_acc_write_0_valid ? io_acc_write_0_bits_mask_42 : (_GEN_20 ? _GEN_63 : _zero_writer_pixel_repeater_io_resp_bits_mask_10))),
		.io_write_bits_mask_43((io_acc_write_0_valid ? io_acc_write_0_bits_mask_43 : (_GEN_20 ? _GEN_64 : _zero_writer_pixel_repeater_io_resp_bits_mask_10))),
		.io_write_bits_mask_44((io_acc_write_0_valid ? io_acc_write_0_bits_mask_44 : (_GEN_20 ? _GEN_65 : _zero_writer_pixel_repeater_io_resp_bits_mask_11))),
		.io_write_bits_mask_45((io_acc_write_0_valid ? io_acc_write_0_bits_mask_45 : (_GEN_20 ? _GEN_66 : _zero_writer_pixel_repeater_io_resp_bits_mask_11))),
		.io_write_bits_mask_46((io_acc_write_0_valid ? io_acc_write_0_bits_mask_46 : (_GEN_20 ? _GEN_67 : _zero_writer_pixel_repeater_io_resp_bits_mask_11))),
		.io_write_bits_mask_47((io_acc_write_0_valid ? io_acc_write_0_bits_mask_47 : (_GEN_20 ? _GEN_68 : _zero_writer_pixel_repeater_io_resp_bits_mask_11))),
		.io_write_bits_mask_48((io_acc_write_0_valid ? io_acc_write_0_bits_mask_48 : (_GEN_20 ? _GEN_69 : _zero_writer_pixel_repeater_io_resp_bits_mask_12))),
		.io_write_bits_mask_49((io_acc_write_0_valid ? io_acc_write_0_bits_mask_49 : (_GEN_20 ? _GEN_70 : _zero_writer_pixel_repeater_io_resp_bits_mask_12))),
		.io_write_bits_mask_50((io_acc_write_0_valid ? io_acc_write_0_bits_mask_50 : (_GEN_20 ? _GEN_71 : _zero_writer_pixel_repeater_io_resp_bits_mask_12))),
		.io_write_bits_mask_51((io_acc_write_0_valid ? io_acc_write_0_bits_mask_51 : (_GEN_20 ? _GEN_72 : _zero_writer_pixel_repeater_io_resp_bits_mask_12))),
		.io_write_bits_mask_52((io_acc_write_0_valid ? io_acc_write_0_bits_mask_52 : (_GEN_20 ? _GEN_73 : _zero_writer_pixel_repeater_io_resp_bits_mask_13))),
		.io_write_bits_mask_53((io_acc_write_0_valid ? io_acc_write_0_bits_mask_53 : (_GEN_20 ? _GEN_74 : _zero_writer_pixel_repeater_io_resp_bits_mask_13))),
		.io_write_bits_mask_54((io_acc_write_0_valid ? io_acc_write_0_bits_mask_54 : (_GEN_20 ? _GEN_75 : _zero_writer_pixel_repeater_io_resp_bits_mask_13))),
		.io_write_bits_mask_55((io_acc_write_0_valid ? io_acc_write_0_bits_mask_55 : (_GEN_20 ? _GEN_76 : _zero_writer_pixel_repeater_io_resp_bits_mask_13))),
		.io_write_bits_mask_56((io_acc_write_0_valid ? io_acc_write_0_bits_mask_56 : (_GEN_20 ? _GEN_77 : _zero_writer_pixel_repeater_io_resp_bits_mask_14))),
		.io_write_bits_mask_57((io_acc_write_0_valid ? io_acc_write_0_bits_mask_57 : (_GEN_20 ? _GEN_78 : _zero_writer_pixel_repeater_io_resp_bits_mask_14))),
		.io_write_bits_mask_58((io_acc_write_0_valid ? io_acc_write_0_bits_mask_58 : (_GEN_20 ? _GEN_79 : _zero_writer_pixel_repeater_io_resp_bits_mask_14))),
		.io_write_bits_mask_59((io_acc_write_0_valid ? io_acc_write_0_bits_mask_59 : (_GEN_20 ? _GEN_80 : _zero_writer_pixel_repeater_io_resp_bits_mask_14))),
		.io_write_bits_mask_60((io_acc_write_0_valid ? io_acc_write_0_bits_mask_60 : (_GEN_20 ? _GEN_81 : _zero_writer_pixel_repeater_io_resp_bits_mask_15))),
		.io_write_bits_mask_61((io_acc_write_0_valid ? io_acc_write_0_bits_mask_61 : (_GEN_20 ? _GEN_82 : _zero_writer_pixel_repeater_io_resp_bits_mask_15))),
		.io_write_bits_mask_62((io_acc_write_0_valid ? io_acc_write_0_bits_mask_62 : (_GEN_20 ? _GEN_83 : _zero_writer_pixel_repeater_io_resp_bits_mask_15))),
		.io_write_bits_mask_63((io_acc_write_0_valid ? io_acc_write_0_bits_mask_63 : (_GEN_20 ? _GEN_84 : _zero_writer_pixel_repeater_io_resp_bits_mask_15))),
		.io_adder_valid(_acc_mems_0_io_adder_valid),
		.io_adder_op1_0_0(_acc_mems_0_io_adder_op1_0_0),
		.io_adder_op1_1_0(_acc_mems_0_io_adder_op1_1_0),
		.io_adder_op1_2_0(_acc_mems_0_io_adder_op1_2_0),
		.io_adder_op1_3_0(_acc_mems_0_io_adder_op1_3_0),
		.io_adder_op1_4_0(_acc_mems_0_io_adder_op1_4_0),
		.io_adder_op1_5_0(_acc_mems_0_io_adder_op1_5_0),
		.io_adder_op1_6_0(_acc_mems_0_io_adder_op1_6_0),
		.io_adder_op1_7_0(_acc_mems_0_io_adder_op1_7_0),
		.io_adder_op1_8_0(_acc_mems_0_io_adder_op1_8_0),
		.io_adder_op1_9_0(_acc_mems_0_io_adder_op1_9_0),
		.io_adder_op1_10_0(_acc_mems_0_io_adder_op1_10_0),
		.io_adder_op1_11_0(_acc_mems_0_io_adder_op1_11_0),
		.io_adder_op1_12_0(_acc_mems_0_io_adder_op1_12_0),
		.io_adder_op1_13_0(_acc_mems_0_io_adder_op1_13_0),
		.io_adder_op1_14_0(_acc_mems_0_io_adder_op1_14_0),
		.io_adder_op1_15_0(_acc_mems_0_io_adder_op1_15_0),
		.io_adder_op2_0_0(_acc_mems_0_io_adder_op2_0_0),
		.io_adder_op2_1_0(_acc_mems_0_io_adder_op2_1_0),
		.io_adder_op2_2_0(_acc_mems_0_io_adder_op2_2_0),
		.io_adder_op2_3_0(_acc_mems_0_io_adder_op2_3_0),
		.io_adder_op2_4_0(_acc_mems_0_io_adder_op2_4_0),
		.io_adder_op2_5_0(_acc_mems_0_io_adder_op2_5_0),
		.io_adder_op2_6_0(_acc_mems_0_io_adder_op2_6_0),
		.io_adder_op2_7_0(_acc_mems_0_io_adder_op2_7_0),
		.io_adder_op2_8_0(_acc_mems_0_io_adder_op2_8_0),
		.io_adder_op2_9_0(_acc_mems_0_io_adder_op2_9_0),
		.io_adder_op2_10_0(_acc_mems_0_io_adder_op2_10_0),
		.io_adder_op2_11_0(_acc_mems_0_io_adder_op2_11_0),
		.io_adder_op2_12_0(_acc_mems_0_io_adder_op2_12_0),
		.io_adder_op2_13_0(_acc_mems_0_io_adder_op2_13_0),
		.io_adder_op2_14_0(_acc_mems_0_io_adder_op2_14_0),
		.io_adder_op2_15_0(_acc_mems_0_io_adder_op2_15_0),
		.io_adder_sum_0_0(_acc_adders_io_out_0_0),
		.io_adder_sum_1_0(_acc_adders_io_out_1_0),
		.io_adder_sum_2_0(_acc_adders_io_out_2_0),
		.io_adder_sum_3_0(_acc_adders_io_out_3_0),
		.io_adder_sum_4_0(_acc_adders_io_out_4_0),
		.io_adder_sum_5_0(_acc_adders_io_out_5_0),
		.io_adder_sum_6_0(_acc_adders_io_out_6_0),
		.io_adder_sum_7_0(_acc_adders_io_out_7_0),
		.io_adder_sum_8_0(_acc_adders_io_out_8_0),
		.io_adder_sum_9_0(_acc_adders_io_out_9_0),
		.io_adder_sum_10_0(_acc_adders_io_out_10_0),
		.io_adder_sum_11_0(_acc_adders_io_out_11_0),
		.io_adder_sum_12_0(_acc_adders_io_out_12_0),
		.io_adder_sum_13_0(_acc_adders_io_out_13_0),
		.io_adder_sum_14_0(_acc_adders_io_out_14_0),
		.io_adder_sum_15_0(_acc_adders_io_out_15_0)
	);
	AccumulatorMem acc_mems_1(
		.clock(clock),
		.reset(reset),
		.io_read_req_ready(_acc_mems_1_io_read_req_ready),
		.io_read_req_valid(bank_ios_1_1_read_req_valid),
		.io_read_req_bits_scale_bits((io_acc_read_req_1_valid ? io_acc_read_req_1_bits_scale_bits : _write_dispatch_q_q_io_deq_bits_acc_scale)),
		.io_read_req_bits_addr((io_acc_read_req_1_valid ? io_acc_read_req_1_bits_addr : _write_dispatch_q_q_io_deq_bits_laddr_data[8:0])),
		.io_read_req_bits_igelu_qb((io_acc_read_req_1_valid ? 32'h00000000 : _write_dispatch_q_q_io_deq_bits_acc_igelu_qb)),
		.io_read_req_bits_igelu_qc((io_acc_read_req_1_valid ? 32'h00000000 : _write_dispatch_q_q_io_deq_bits_acc_igelu_qc)),
		.io_read_req_bits_iexp_qln2((io_acc_read_req_1_valid ? 32'h00000000 : _write_dispatch_q_q_io_deq_bits_acc_iexp_qln2)),
		.io_read_req_bits_iexp_qln2_inv((io_acc_read_req_1_valid ? 32'h00000000 : _write_dispatch_q_q_io_deq_bits_acc_iexp_qln2_inv)),
		.io_read_req_bits_act((io_acc_read_req_1_valid ? io_acc_read_req_1_bits_act : _write_dispatch_q_q_io_deq_bits_acc_act)),
		.io_read_req_bits_fromDMA(~io_acc_read_req_1_valid),
		.io_read_resp_ready(bank_ios_1_1_read_resp_ready),
		.io_read_resp_valid(_acc_mems_1_io_read_resp_valid),
		.io_read_resp_bits_data_0_0(_acc_mems_1_io_read_resp_bits_data_0_0),
		.io_read_resp_bits_data_1_0(_acc_mems_1_io_read_resp_bits_data_1_0),
		.io_read_resp_bits_data_2_0(_acc_mems_1_io_read_resp_bits_data_2_0),
		.io_read_resp_bits_data_3_0(_acc_mems_1_io_read_resp_bits_data_3_0),
		.io_read_resp_bits_data_4_0(_acc_mems_1_io_read_resp_bits_data_4_0),
		.io_read_resp_bits_data_5_0(_acc_mems_1_io_read_resp_bits_data_5_0),
		.io_read_resp_bits_data_6_0(_acc_mems_1_io_read_resp_bits_data_6_0),
		.io_read_resp_bits_data_7_0(_acc_mems_1_io_read_resp_bits_data_7_0),
		.io_read_resp_bits_data_8_0(_acc_mems_1_io_read_resp_bits_data_8_0),
		.io_read_resp_bits_data_9_0(_acc_mems_1_io_read_resp_bits_data_9_0),
		.io_read_resp_bits_data_10_0(_acc_mems_1_io_read_resp_bits_data_10_0),
		.io_read_resp_bits_data_11_0(_acc_mems_1_io_read_resp_bits_data_11_0),
		.io_read_resp_bits_data_12_0(_acc_mems_1_io_read_resp_bits_data_12_0),
		.io_read_resp_bits_data_13_0(_acc_mems_1_io_read_resp_bits_data_13_0),
		.io_read_resp_bits_data_14_0(_acc_mems_1_io_read_resp_bits_data_14_0),
		.io_read_resp_bits_data_15_0(_acc_mems_1_io_read_resp_bits_data_15_0),
		.io_read_resp_bits_fromDMA(_acc_mems_1_io_read_resp_bits_fromDMA),
		.io_read_resp_bits_scale_bits(_acc_mems_1_io_read_resp_bits_scale_bits),
		.io_read_resp_bits_igelu_qb(_acc_mems_1_io_read_resp_bits_igelu_qb),
		.io_read_resp_bits_igelu_qc(_acc_mems_1_io_read_resp_bits_igelu_qc),
		.io_read_resp_bits_iexp_qln2(_acc_mems_1_io_read_resp_bits_iexp_qln2),
		.io_read_resp_bits_iexp_qln2_inv(_acc_mems_1_io_read_resp_bits_iexp_qln2_inv),
		.io_read_resp_bits_act(_acc_mems_1_io_read_resp_bits_act),
		.io_write_ready(_acc_mems_1_io_write_ready),
		.io_write_valid(_GEN_89 | _GEN_88),
		.io_write_bits_addr((io_acc_write_1_valid ? io_acc_write_1_bits_addr : (_bank_ios_1_write_bits_addr_T_1 ? (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_laddr_data[8:0] : _mvin_scale_acc_laddr_result_data_T_2[8:0]) : _zero_writer_pixel_repeater_io_resp_bits_laddr_data[8:0]))),
		.io_write_bits_data_0_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_0_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_0[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_0} : _vsm_1_io_resp_bits_out_0) : 32'h00000000))),
		.io_write_bits_data_1_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_1_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_1[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_1} : _vsm_1_io_resp_bits_out_1) : 32'h00000000))),
		.io_write_bits_data_2_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_2_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_2[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_2} : _vsm_1_io_resp_bits_out_2) : 32'h00000000))),
		.io_write_bits_data_3_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_3_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_3[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_3} : _vsm_1_io_resp_bits_out_3) : 32'h00000000))),
		.io_write_bits_data_4_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_4_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_4[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_4} : _vsm_1_io_resp_bits_out_4) : 32'h00000000))),
		.io_write_bits_data_5_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_5_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_5[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_5} : _vsm_1_io_resp_bits_out_5) : 32'h00000000))),
		.io_write_bits_data_6_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_6_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_6[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_6} : _vsm_1_io_resp_bits_out_6) : 32'h00000000))),
		.io_write_bits_data_7_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_7_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_7[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_7} : _vsm_1_io_resp_bits_out_7) : 32'h00000000))),
		.io_write_bits_data_8_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_8_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_8[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_8} : _vsm_1_io_resp_bits_out_8) : 32'h00000000))),
		.io_write_bits_data_9_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_9_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_9[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_9} : _vsm_1_io_resp_bits_out_9) : 32'h00000000))),
		.io_write_bits_data_10_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_10_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_10[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_10} : _vsm_1_io_resp_bits_out_10) : 32'h00000000))),
		.io_write_bits_data_11_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_11_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_11[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_11} : _vsm_1_io_resp_bits_out_11) : 32'h00000000))),
		.io_write_bits_data_12_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_12_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_12[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_12} : _vsm_1_io_resp_bits_out_12) : 32'h00000000))),
		.io_write_bits_data_13_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_13_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_13[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_13} : _vsm_1_io_resp_bits_out_13) : 32'h00000000))),
		.io_write_bits_data_14_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_14_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_14[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_14} : _vsm_1_io_resp_bits_out_14) : 32'h00000000))),
		.io_write_bits_data_15_0((io_acc_write_1_valid ? io_acc_write_1_bits_data_15_0 : (_GEN_87 ? (from_mvin_scale ? {{24 {_mvin_scale_pixel_repeater_io_resp_bits_out_15[7]}}, _mvin_scale_pixel_repeater_io_resp_bits_out_15} : _vsm_1_io_resp_bits_out_15) : 32'h00000000))),
		.io_write_bits_acc((io_acc_write_1_valid ? io_acc_write_1_bits_acc : (from_mvin_scale ? _mvin_scale_pixel_repeater_io_resp_bits_tag_accumulate : (from_mvin_scale_acc ? _vsm_1_io_resp_bits_tag_accumulate : _zero_writer_pixel_repeater_io_resp_bits_laddr_accumulate)))),
		.io_write_bits_mask_0((io_acc_write_1_valid ? io_acc_write_1_bits_mask_0 : (_GEN_87 ? _GEN_21 : _zero_writer_pixel_repeater_io_resp_bits_mask_0))),
		.io_write_bits_mask_1((io_acc_write_1_valid ? io_acc_write_1_bits_mask_1 : (_GEN_87 ? _GEN_22 : _zero_writer_pixel_repeater_io_resp_bits_mask_0))),
		.io_write_bits_mask_2((io_acc_write_1_valid ? io_acc_write_1_bits_mask_2 : (_GEN_87 ? _GEN_23 : _zero_writer_pixel_repeater_io_resp_bits_mask_0))),
		.io_write_bits_mask_3((io_acc_write_1_valid ? io_acc_write_1_bits_mask_3 : (_GEN_87 ? _GEN_24 : _zero_writer_pixel_repeater_io_resp_bits_mask_0))),
		.io_write_bits_mask_4((io_acc_write_1_valid ? io_acc_write_1_bits_mask_4 : (_GEN_87 ? _GEN_25 : _zero_writer_pixel_repeater_io_resp_bits_mask_1))),
		.io_write_bits_mask_5((io_acc_write_1_valid ? io_acc_write_1_bits_mask_5 : (_GEN_87 ? _GEN_26 : _zero_writer_pixel_repeater_io_resp_bits_mask_1))),
		.io_write_bits_mask_6((io_acc_write_1_valid ? io_acc_write_1_bits_mask_6 : (_GEN_87 ? _GEN_27 : _zero_writer_pixel_repeater_io_resp_bits_mask_1))),
		.io_write_bits_mask_7((io_acc_write_1_valid ? io_acc_write_1_bits_mask_7 : (_GEN_87 ? _GEN_28 : _zero_writer_pixel_repeater_io_resp_bits_mask_1))),
		.io_write_bits_mask_8((io_acc_write_1_valid ? io_acc_write_1_bits_mask_8 : (_GEN_87 ? _GEN_29 : _zero_writer_pixel_repeater_io_resp_bits_mask_2))),
		.io_write_bits_mask_9((io_acc_write_1_valid ? io_acc_write_1_bits_mask_9 : (_GEN_87 ? _GEN_30 : _zero_writer_pixel_repeater_io_resp_bits_mask_2))),
		.io_write_bits_mask_10((io_acc_write_1_valid ? io_acc_write_1_bits_mask_10 : (_GEN_87 ? _GEN_31 : _zero_writer_pixel_repeater_io_resp_bits_mask_2))),
		.io_write_bits_mask_11((io_acc_write_1_valid ? io_acc_write_1_bits_mask_11 : (_GEN_87 ? _GEN_32 : _zero_writer_pixel_repeater_io_resp_bits_mask_2))),
		.io_write_bits_mask_12((io_acc_write_1_valid ? io_acc_write_1_bits_mask_12 : (_GEN_87 ? _GEN_33 : _zero_writer_pixel_repeater_io_resp_bits_mask_3))),
		.io_write_bits_mask_13((io_acc_write_1_valid ? io_acc_write_1_bits_mask_13 : (_GEN_87 ? _GEN_34 : _zero_writer_pixel_repeater_io_resp_bits_mask_3))),
		.io_write_bits_mask_14((io_acc_write_1_valid ? io_acc_write_1_bits_mask_14 : (_GEN_87 ? _GEN_35 : _zero_writer_pixel_repeater_io_resp_bits_mask_3))),
		.io_write_bits_mask_15((io_acc_write_1_valid ? io_acc_write_1_bits_mask_15 : (_GEN_87 ? _GEN_36 : _zero_writer_pixel_repeater_io_resp_bits_mask_3))),
		.io_write_bits_mask_16((io_acc_write_1_valid ? io_acc_write_1_bits_mask_16 : (_GEN_87 ? _GEN_37 : _zero_writer_pixel_repeater_io_resp_bits_mask_4))),
		.io_write_bits_mask_17((io_acc_write_1_valid ? io_acc_write_1_bits_mask_17 : (_GEN_87 ? _GEN_38 : _zero_writer_pixel_repeater_io_resp_bits_mask_4))),
		.io_write_bits_mask_18((io_acc_write_1_valid ? io_acc_write_1_bits_mask_18 : (_GEN_87 ? _GEN_39 : _zero_writer_pixel_repeater_io_resp_bits_mask_4))),
		.io_write_bits_mask_19((io_acc_write_1_valid ? io_acc_write_1_bits_mask_19 : (_GEN_87 ? _GEN_40 : _zero_writer_pixel_repeater_io_resp_bits_mask_4))),
		.io_write_bits_mask_20((io_acc_write_1_valid ? io_acc_write_1_bits_mask_20 : (_GEN_87 ? _GEN_41 : _zero_writer_pixel_repeater_io_resp_bits_mask_5))),
		.io_write_bits_mask_21((io_acc_write_1_valid ? io_acc_write_1_bits_mask_21 : (_GEN_87 ? _GEN_42 : _zero_writer_pixel_repeater_io_resp_bits_mask_5))),
		.io_write_bits_mask_22((io_acc_write_1_valid ? io_acc_write_1_bits_mask_22 : (_GEN_87 ? _GEN_43 : _zero_writer_pixel_repeater_io_resp_bits_mask_5))),
		.io_write_bits_mask_23((io_acc_write_1_valid ? io_acc_write_1_bits_mask_23 : (_GEN_87 ? _GEN_44 : _zero_writer_pixel_repeater_io_resp_bits_mask_5))),
		.io_write_bits_mask_24((io_acc_write_1_valid ? io_acc_write_1_bits_mask_24 : (_GEN_87 ? _GEN_45 : _zero_writer_pixel_repeater_io_resp_bits_mask_6))),
		.io_write_bits_mask_25((io_acc_write_1_valid ? io_acc_write_1_bits_mask_25 : (_GEN_87 ? _GEN_46 : _zero_writer_pixel_repeater_io_resp_bits_mask_6))),
		.io_write_bits_mask_26((io_acc_write_1_valid ? io_acc_write_1_bits_mask_26 : (_GEN_87 ? _GEN_47 : _zero_writer_pixel_repeater_io_resp_bits_mask_6))),
		.io_write_bits_mask_27((io_acc_write_1_valid ? io_acc_write_1_bits_mask_27 : (_GEN_87 ? _GEN_48 : _zero_writer_pixel_repeater_io_resp_bits_mask_6))),
		.io_write_bits_mask_28((io_acc_write_1_valid ? io_acc_write_1_bits_mask_28 : (_GEN_87 ? _GEN_49 : _zero_writer_pixel_repeater_io_resp_bits_mask_7))),
		.io_write_bits_mask_29((io_acc_write_1_valid ? io_acc_write_1_bits_mask_29 : (_GEN_87 ? _GEN_50 : _zero_writer_pixel_repeater_io_resp_bits_mask_7))),
		.io_write_bits_mask_30((io_acc_write_1_valid ? io_acc_write_1_bits_mask_30 : (_GEN_87 ? _GEN_51 : _zero_writer_pixel_repeater_io_resp_bits_mask_7))),
		.io_write_bits_mask_31((io_acc_write_1_valid ? io_acc_write_1_bits_mask_31 : (_GEN_87 ? _GEN_52 : _zero_writer_pixel_repeater_io_resp_bits_mask_7))),
		.io_write_bits_mask_32((io_acc_write_1_valid ? io_acc_write_1_bits_mask_32 : (_GEN_87 ? _GEN_53 : _zero_writer_pixel_repeater_io_resp_bits_mask_8))),
		.io_write_bits_mask_33((io_acc_write_1_valid ? io_acc_write_1_bits_mask_33 : (_GEN_87 ? _GEN_54 : _zero_writer_pixel_repeater_io_resp_bits_mask_8))),
		.io_write_bits_mask_34((io_acc_write_1_valid ? io_acc_write_1_bits_mask_34 : (_GEN_87 ? _GEN_55 : _zero_writer_pixel_repeater_io_resp_bits_mask_8))),
		.io_write_bits_mask_35((io_acc_write_1_valid ? io_acc_write_1_bits_mask_35 : (_GEN_87 ? _GEN_56 : _zero_writer_pixel_repeater_io_resp_bits_mask_8))),
		.io_write_bits_mask_36((io_acc_write_1_valid ? io_acc_write_1_bits_mask_36 : (_GEN_87 ? _GEN_57 : _zero_writer_pixel_repeater_io_resp_bits_mask_9))),
		.io_write_bits_mask_37((io_acc_write_1_valid ? io_acc_write_1_bits_mask_37 : (_GEN_87 ? _GEN_58 : _zero_writer_pixel_repeater_io_resp_bits_mask_9))),
		.io_write_bits_mask_38((io_acc_write_1_valid ? io_acc_write_1_bits_mask_38 : (_GEN_87 ? _GEN_59 : _zero_writer_pixel_repeater_io_resp_bits_mask_9))),
		.io_write_bits_mask_39((io_acc_write_1_valid ? io_acc_write_1_bits_mask_39 : (_GEN_87 ? _GEN_60 : _zero_writer_pixel_repeater_io_resp_bits_mask_9))),
		.io_write_bits_mask_40((io_acc_write_1_valid ? io_acc_write_1_bits_mask_40 : (_GEN_87 ? _GEN_61 : _zero_writer_pixel_repeater_io_resp_bits_mask_10))),
		.io_write_bits_mask_41((io_acc_write_1_valid ? io_acc_write_1_bits_mask_41 : (_GEN_87 ? _GEN_62 : _zero_writer_pixel_repeater_io_resp_bits_mask_10))),
		.io_write_bits_mask_42((io_acc_write_1_valid ? io_acc_write_1_bits_mask_42 : (_GEN_87 ? _GEN_63 : _zero_writer_pixel_repeater_io_resp_bits_mask_10))),
		.io_write_bits_mask_43((io_acc_write_1_valid ? io_acc_write_1_bits_mask_43 : (_GEN_87 ? _GEN_64 : _zero_writer_pixel_repeater_io_resp_bits_mask_10))),
		.io_write_bits_mask_44((io_acc_write_1_valid ? io_acc_write_1_bits_mask_44 : (_GEN_87 ? _GEN_65 : _zero_writer_pixel_repeater_io_resp_bits_mask_11))),
		.io_write_bits_mask_45((io_acc_write_1_valid ? io_acc_write_1_bits_mask_45 : (_GEN_87 ? _GEN_66 : _zero_writer_pixel_repeater_io_resp_bits_mask_11))),
		.io_write_bits_mask_46((io_acc_write_1_valid ? io_acc_write_1_bits_mask_46 : (_GEN_87 ? _GEN_67 : _zero_writer_pixel_repeater_io_resp_bits_mask_11))),
		.io_write_bits_mask_47((io_acc_write_1_valid ? io_acc_write_1_bits_mask_47 : (_GEN_87 ? _GEN_68 : _zero_writer_pixel_repeater_io_resp_bits_mask_11))),
		.io_write_bits_mask_48((io_acc_write_1_valid ? io_acc_write_1_bits_mask_48 : (_GEN_87 ? _GEN_69 : _zero_writer_pixel_repeater_io_resp_bits_mask_12))),
		.io_write_bits_mask_49((io_acc_write_1_valid ? io_acc_write_1_bits_mask_49 : (_GEN_87 ? _GEN_70 : _zero_writer_pixel_repeater_io_resp_bits_mask_12))),
		.io_write_bits_mask_50((io_acc_write_1_valid ? io_acc_write_1_bits_mask_50 : (_GEN_87 ? _GEN_71 : _zero_writer_pixel_repeater_io_resp_bits_mask_12))),
		.io_write_bits_mask_51((io_acc_write_1_valid ? io_acc_write_1_bits_mask_51 : (_GEN_87 ? _GEN_72 : _zero_writer_pixel_repeater_io_resp_bits_mask_12))),
		.io_write_bits_mask_52((io_acc_write_1_valid ? io_acc_write_1_bits_mask_52 : (_GEN_87 ? _GEN_73 : _zero_writer_pixel_repeater_io_resp_bits_mask_13))),
		.io_write_bits_mask_53((io_acc_write_1_valid ? io_acc_write_1_bits_mask_53 : (_GEN_87 ? _GEN_74 : _zero_writer_pixel_repeater_io_resp_bits_mask_13))),
		.io_write_bits_mask_54((io_acc_write_1_valid ? io_acc_write_1_bits_mask_54 : (_GEN_87 ? _GEN_75 : _zero_writer_pixel_repeater_io_resp_bits_mask_13))),
		.io_write_bits_mask_55((io_acc_write_1_valid ? io_acc_write_1_bits_mask_55 : (_GEN_87 ? _GEN_76 : _zero_writer_pixel_repeater_io_resp_bits_mask_13))),
		.io_write_bits_mask_56((io_acc_write_1_valid ? io_acc_write_1_bits_mask_56 : (_GEN_87 ? _GEN_77 : _zero_writer_pixel_repeater_io_resp_bits_mask_14))),
		.io_write_bits_mask_57((io_acc_write_1_valid ? io_acc_write_1_bits_mask_57 : (_GEN_87 ? _GEN_78 : _zero_writer_pixel_repeater_io_resp_bits_mask_14))),
		.io_write_bits_mask_58((io_acc_write_1_valid ? io_acc_write_1_bits_mask_58 : (_GEN_87 ? _GEN_79 : _zero_writer_pixel_repeater_io_resp_bits_mask_14))),
		.io_write_bits_mask_59((io_acc_write_1_valid ? io_acc_write_1_bits_mask_59 : (_GEN_87 ? _GEN_80 : _zero_writer_pixel_repeater_io_resp_bits_mask_14))),
		.io_write_bits_mask_60((io_acc_write_1_valid ? io_acc_write_1_bits_mask_60 : (_GEN_87 ? _GEN_81 : _zero_writer_pixel_repeater_io_resp_bits_mask_15))),
		.io_write_bits_mask_61((io_acc_write_1_valid ? io_acc_write_1_bits_mask_61 : (_GEN_87 ? _GEN_82 : _zero_writer_pixel_repeater_io_resp_bits_mask_15))),
		.io_write_bits_mask_62((io_acc_write_1_valid ? io_acc_write_1_bits_mask_62 : (_GEN_87 ? _GEN_83 : _zero_writer_pixel_repeater_io_resp_bits_mask_15))),
		.io_write_bits_mask_63((io_acc_write_1_valid ? io_acc_write_1_bits_mask_63 : (_GEN_87 ? _GEN_84 : _zero_writer_pixel_repeater_io_resp_bits_mask_15))),
		.io_adder_valid(_acc_mems_1_io_adder_valid),
		.io_adder_op1_0_0(_acc_mems_1_io_adder_op1_0_0),
		.io_adder_op1_1_0(_acc_mems_1_io_adder_op1_1_0),
		.io_adder_op1_2_0(_acc_mems_1_io_adder_op1_2_0),
		.io_adder_op1_3_0(_acc_mems_1_io_adder_op1_3_0),
		.io_adder_op1_4_0(_acc_mems_1_io_adder_op1_4_0),
		.io_adder_op1_5_0(_acc_mems_1_io_adder_op1_5_0),
		.io_adder_op1_6_0(_acc_mems_1_io_adder_op1_6_0),
		.io_adder_op1_7_0(_acc_mems_1_io_adder_op1_7_0),
		.io_adder_op1_8_0(_acc_mems_1_io_adder_op1_8_0),
		.io_adder_op1_9_0(_acc_mems_1_io_adder_op1_9_0),
		.io_adder_op1_10_0(_acc_mems_1_io_adder_op1_10_0),
		.io_adder_op1_11_0(_acc_mems_1_io_adder_op1_11_0),
		.io_adder_op1_12_0(_acc_mems_1_io_adder_op1_12_0),
		.io_adder_op1_13_0(_acc_mems_1_io_adder_op1_13_0),
		.io_adder_op1_14_0(_acc_mems_1_io_adder_op1_14_0),
		.io_adder_op1_15_0(_acc_mems_1_io_adder_op1_15_0),
		.io_adder_op2_0_0(_acc_mems_1_io_adder_op2_0_0),
		.io_adder_op2_1_0(_acc_mems_1_io_adder_op2_1_0),
		.io_adder_op2_2_0(_acc_mems_1_io_adder_op2_2_0),
		.io_adder_op2_3_0(_acc_mems_1_io_adder_op2_3_0),
		.io_adder_op2_4_0(_acc_mems_1_io_adder_op2_4_0),
		.io_adder_op2_5_0(_acc_mems_1_io_adder_op2_5_0),
		.io_adder_op2_6_0(_acc_mems_1_io_adder_op2_6_0),
		.io_adder_op2_7_0(_acc_mems_1_io_adder_op2_7_0),
		.io_adder_op2_8_0(_acc_mems_1_io_adder_op2_8_0),
		.io_adder_op2_9_0(_acc_mems_1_io_adder_op2_9_0),
		.io_adder_op2_10_0(_acc_mems_1_io_adder_op2_10_0),
		.io_adder_op2_11_0(_acc_mems_1_io_adder_op2_11_0),
		.io_adder_op2_12_0(_acc_mems_1_io_adder_op2_12_0),
		.io_adder_op2_13_0(_acc_mems_1_io_adder_op2_13_0),
		.io_adder_op2_14_0(_acc_mems_1_io_adder_op2_14_0),
		.io_adder_op2_15_0(_acc_mems_1_io_adder_op2_15_0),
		.io_adder_sum_0_0(_acc_adders_io_out_0_0),
		.io_adder_sum_1_0(_acc_adders_io_out_1_0),
		.io_adder_sum_2_0(_acc_adders_io_out_2_0),
		.io_adder_sum_3_0(_acc_adders_io_out_3_0),
		.io_adder_sum_4_0(_acc_adders_io_out_4_0),
		.io_adder_sum_5_0(_acc_adders_io_out_5_0),
		.io_adder_sum_6_0(_acc_adders_io_out_6_0),
		.io_adder_sum_7_0(_acc_adders_io_out_7_0),
		.io_adder_sum_8_0(_acc_adders_io_out_8_0),
		.io_adder_sum_9_0(_acc_adders_io_out_9_0),
		.io_adder_sum_10_0(_acc_adders_io_out_10_0),
		.io_adder_sum_11_0(_acc_adders_io_out_11_0),
		.io_adder_sum_12_0(_acc_adders_io_out_12_0),
		.io_adder_sum_13_0(_acc_adders_io_out_13_0),
		.io_adder_sum_14_0(_acc_adders_io_out_14_0),
		.io_adder_sum_15_0(_acc_adders_io_out_15_0)
	);
	assign io_dma_read_req_ready = (io_dma_read_req_bits_all_zeros ? _zero_writer_io_req_ready : _read_issue_q_io_enq_ready);
	assign io_dma_read_resp_valid = (mvin_scale_finished | mvin_scale_acc_finished) | ((_GEN & _zero_writer_pixel_repeater_io_resp_valid) & _zero_writer_pixel_repeater_io_resp_bits_last);
	assign io_dma_read_resp_bits_bytesRead = (mvin_scale_finished ? {8'h00, _mvin_scale_pixel_repeater_io_resp_bits_tag_bytes_read} : (mvin_scale_acc_finished ? {8'h00, _vsm_1_io_resp_bits_tag_bytes_read} : (_zero_writer_pixel_repeater_io_resp_bits_laddr_is_acc_addr ? {_zero_writer_pixel_repeater_io_resp_bits_tag_cols[13:0], 2'h0} : _zero_writer_pixel_repeater_io_resp_bits_tag_cols)));
	assign io_dma_read_resp_bits_cmd_id = (mvin_scale_finished ? _mvin_scale_pixel_repeater_io_resp_bits_tag_cmd_id : (mvin_scale_acc_finished ? _vsm_1_io_resp_bits_tag_cmd_id : _zero_writer_pixel_repeater_io_resp_bits_tag_cmd_id));
	assign io_dma_write_resp_valid = (((((_GEN_19 | _GEN_17) | _GEN_11) | _GEN_9) | _GEN_7) | _GEN_6) | ((_GEN_3 & _GEN_2) & _write_dispatch_q_q_io_deq_valid);
	assign io_dma_write_resp_bits_cmd_id = _write_dispatch_q_q_io_deq_bits_cmd_id;
	assign io_srams_read_0_req_ready = _spad_mems_0_io_read_req_ready;
	assign io_srams_read_1_req_ready = _spad_mems_1_io_read_req_ready;
	assign io_srams_read_2_req_ready = _spad_mems_2_io_read_req_ready;
	assign io_srams_read_3_req_ready = _spad_mems_3_io_read_req_ready;
	assign io_acc_read_req_0_ready = _acc_mems_0_io_read_req_ready;
	assign io_acc_read_req_1_ready = _acc_mems_1_io_read_req_ready;
	assign io_acc_read_resp_0_valid = _GEN_15 & _acc_scale_unit_io_out_valid;
	assign io_acc_read_resp_0_bits_data_0_0 = io_acc_read_resp_1_bits_data_0_0_0;
	assign io_acc_read_resp_0_bits_data_1_0 = io_acc_read_resp_1_bits_data_1_0_0;
	assign io_acc_read_resp_0_bits_data_2_0 = io_acc_read_resp_1_bits_data_2_0_0;
	assign io_acc_read_resp_0_bits_data_3_0 = io_acc_read_resp_1_bits_data_3_0_0;
	assign io_acc_read_resp_0_bits_data_4_0 = io_acc_read_resp_1_bits_data_4_0_0;
	assign io_acc_read_resp_0_bits_data_5_0 = io_acc_read_resp_1_bits_data_5_0_0;
	assign io_acc_read_resp_0_bits_data_6_0 = io_acc_read_resp_1_bits_data_6_0_0;
	assign io_acc_read_resp_0_bits_data_7_0 = io_acc_read_resp_1_bits_data_7_0_0;
	assign io_acc_read_resp_0_bits_data_8_0 = io_acc_read_resp_1_bits_data_8_0_0;
	assign io_acc_read_resp_0_bits_data_9_0 = io_acc_read_resp_1_bits_data_9_0_0;
	assign io_acc_read_resp_0_bits_data_10_0 = io_acc_read_resp_1_bits_data_10_0_0;
	assign io_acc_read_resp_0_bits_data_11_0 = io_acc_read_resp_1_bits_data_11_0_0;
	assign io_acc_read_resp_0_bits_data_12_0 = io_acc_read_resp_1_bits_data_12_0_0;
	assign io_acc_read_resp_0_bits_data_13_0 = io_acc_read_resp_1_bits_data_13_0_0;
	assign io_acc_read_resp_0_bits_data_14_0 = io_acc_read_resp_1_bits_data_14_0_0;
	assign io_acc_read_resp_0_bits_data_15_0 = io_acc_read_resp_1_bits_data_15_0_0;
	assign io_acc_read_resp_0_bits_fromDMA = _acc_scale_unit_io_out_bits_fromDMA;
	assign io_acc_read_resp_1_valid = _GEN_16 & _acc_scale_unit_io_out_valid;
	assign io_acc_read_resp_1_bits_data_0_0 = io_acc_read_resp_1_bits_data_0_0_0;
	assign io_acc_read_resp_1_bits_data_1_0 = io_acc_read_resp_1_bits_data_1_0_0;
	assign io_acc_read_resp_1_bits_data_2_0 = io_acc_read_resp_1_bits_data_2_0_0;
	assign io_acc_read_resp_1_bits_data_3_0 = io_acc_read_resp_1_bits_data_3_0_0;
	assign io_acc_read_resp_1_bits_data_4_0 = io_acc_read_resp_1_bits_data_4_0_0;
	assign io_acc_read_resp_1_bits_data_5_0 = io_acc_read_resp_1_bits_data_5_0_0;
	assign io_acc_read_resp_1_bits_data_6_0 = io_acc_read_resp_1_bits_data_6_0_0;
	assign io_acc_read_resp_1_bits_data_7_0 = io_acc_read_resp_1_bits_data_7_0_0;
	assign io_acc_read_resp_1_bits_data_8_0 = io_acc_read_resp_1_bits_data_8_0_0;
	assign io_acc_read_resp_1_bits_data_9_0 = io_acc_read_resp_1_bits_data_9_0_0;
	assign io_acc_read_resp_1_bits_data_10_0 = io_acc_read_resp_1_bits_data_10_0_0;
	assign io_acc_read_resp_1_bits_data_11_0 = io_acc_read_resp_1_bits_data_11_0_0;
	assign io_acc_read_resp_1_bits_data_12_0 = io_acc_read_resp_1_bits_data_12_0_0;
	assign io_acc_read_resp_1_bits_data_13_0 = io_acc_read_resp_1_bits_data_13_0_0;
	assign io_acc_read_resp_1_bits_data_14_0 = io_acc_read_resp_1_bits_data_14_0_0;
	assign io_acc_read_resp_1_bits_data_15_0 = io_acc_read_resp_1_bits_data_15_0_0;
	assign io_acc_read_resp_1_bits_fromDMA = _acc_scale_unit_io_out_bits_fromDMA;
	assign io_busy = ((((_writer_io_busy | _reader_io_busy) | _write_issue_q_io_deq_valid) | _write_norm_q_io_deq_valid) | _write_scale_q_io_deq_valid) | _write_dispatch_q_q_io_deq_valid;
endmodule
