################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2023/10/19 08:15:36)
# requested at line 3 in /home/student/afudali/Desktop/VDIC/.dvt/default.build


################ Verilog Auto-config Directives ################
+dvt_init

# Available `ifdef / `ifndef controls:
# +define+DEBUG

lab01/tb/vdic_dut_2023_tb.sv
lab01example/tb/tinyalu_tb.sv
lab02example/tb/tinyalu_tb.sv
common/tinyalu/single_cycle.sv
common/tinyalu/three_cycle.sv
common/tinyalu/tinyalu.sv
common/vdic_dut_2023.svp

