/*
 * Bitbanging I2C bus driver using the GPIO API
 *
 * Copyright (C) 2007 Atmel Corporation
 *
 * This program is free software; you can redistribute it and/or modify
 * it under the terms of the GNU General Public License version 2 as
 * published by the Free Software Foundation.
 */
#include <linux/i2c.h>
#include <linux/i2c-algo-bit.h>
#include <linux/i2c-gpio.h>
#include <linux/init.h>
#include <linux/module.h>
#include <linux/slab.h>
#include <linux/platform_device.h>
#include <linux/pm_runtime.h>

#include <asm/gpio.h>
#include <linux/gpio.h>
#include <linux/of_gpio.h>
#include <linux/of_i2c.h>

struct i2c_gpio_private_data {
	struct i2c_adapter adap;
	struct i2c_algo_bit_data bit_data;
	struct i2c_gpio_platform_data pdata;
};

#include <linux/io.h>

struct i2c_gpio_port2addr_tbl {
	void __iomem *PORTnCtrlRegAddr;
	void __iomem *PORTnDataRegAddr;
	void __iomem *PORTnDataClearRegAddr;
};

#define GPIO_BASE_ADDR		GPIO_BASE
#define GPIO_CR_OFFSET		0u									// OffsetAddress of ControlRegister
#define GPIO_CR_BASE_ADDR	(GPIO_BASE_ADDR + GPIO_CR_OFFSET)	// BaseAddress for ControlRegister
#define GPIO_DR_OFFSET		0x4000u								// OffsetAddress of DataRegister
#define GPIO_DR_BASE_ADDR	(GPIO_BASE_ADDR + GPIO_DR_OFFSET)	// BaseAddress for DataRegister
#define GPIO_DCR_OFFSET		0x24200u							// OffsetAddress of DataClearRegister
#define GPIO_DCR_BASE_ADDR	(GPIO_BASE_ADDR + GPIO_DCR_OFFSET)	// BaseAddress of DataClearRegister

#define NONASSIGNED			0u									// A Port which is not assigned

const static struct i2c_gpio_port2addr_tbl p2a_tbl[] = {
	{GPIO_CR_BASE_ADDR + 0x0000u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT000
	{GPIO_CR_BASE_ADDR + 0x0001u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT001
	{GPIO_CR_BASE_ADDR + 0x0002u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT002
	{GPIO_CR_BASE_ADDR + 0x0003u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT003
	{GPIO_CR_BASE_ADDR + 0x0004u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT004
	{GPIO_CR_BASE_ADDR + 0x0005u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT005
	{GPIO_CR_BASE_ADDR + 0x0006u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT006
	{GPIO_CR_BASE_ADDR + 0x0007u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT007
	{GPIO_CR_BASE_ADDR + 0x0008u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT008
	{GPIO_CR_BASE_ADDR + 0x0009u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT009
	{GPIO_CR_BASE_ADDR + 0x000Au,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT010
	{GPIO_CR_BASE_ADDR + 0x000Bu,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT011
	{GPIO_CR_BASE_ADDR + 0x000Cu,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT012
	{GPIO_CR_BASE_ADDR + 0x000Du,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT013
	{GPIO_CR_BASE_ADDR + 0x000Eu,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT014
	{GPIO_CR_BASE_ADDR + 0x000Fu,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT015
	{GPIO_CR_BASE_ADDR + 0x0010u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT016
	{GPIO_CR_BASE_ADDR + 0x0011u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT017
	{GPIO_CR_BASE_ADDR + 0x0012u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT018
	{GPIO_CR_BASE_ADDR + 0x0013u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT019
	{GPIO_CR_BASE_ADDR + 0x0014u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT020
	{GPIO_CR_BASE_ADDR + 0x0015u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT021
	{GPIO_CR_BASE_ADDR + 0x0016u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT022
	{GPIO_CR_BASE_ADDR + 0x0017u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT023
	{GPIO_CR_BASE_ADDR + 0x0018u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT024
	{GPIO_CR_BASE_ADDR + 0x0019u,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT025
	{GPIO_CR_BASE_ADDR + 0x001Au,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT026
	{GPIO_CR_BASE_ADDR + 0x001Bu,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT027
	{GPIO_CR_BASE_ADDR + 0x001Cu,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT028
	{GPIO_CR_BASE_ADDR + 0x001Du,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT029
	{GPIO_CR_BASE_ADDR + 0x001Eu,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT030
	{GPIO_CR_BASE_ADDR + 0x001Fu,	GPIO_DR_BASE_ADDR + 0x0000u,	GPIO_DCR_BASE_ADDR + 0x0000u	},	// PORT031
	{GPIO_CR_BASE_ADDR + 0x0020u,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT032
	{GPIO_CR_BASE_ADDR + 0x0021u,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT033
	{GPIO_CR_BASE_ADDR + 0x0022u,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT034
	{GPIO_CR_BASE_ADDR + 0x0023u,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT035
	{GPIO_CR_BASE_ADDR + 0x0024u,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT036
	{GPIO_CR_BASE_ADDR + 0x0025u,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT037
	{GPIO_CR_BASE_ADDR + 0x0026u,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT038
	{GPIO_CR_BASE_ADDR + 0x0027u,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT039
	{GPIO_CR_BASE_ADDR + 0x0028u,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT040
	{GPIO_CR_BASE_ADDR + 0x0029u,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT041
	{GPIO_CR_BASE_ADDR + 0x002Au,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT042
	{GPIO_CR_BASE_ADDR + 0x002Bu,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT043
	{GPIO_CR_BASE_ADDR + 0x002Cu,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT044
	{GPIO_CR_BASE_ADDR + 0x002Du,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT045
	{GPIO_CR_BASE_ADDR + 0x002Eu,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT046
	{GPIO_CR_BASE_ADDR + 0x002Fu,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT047
	{GPIO_CR_BASE_ADDR + 0x0030u,	GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT048
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT049
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT050
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT051
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT052
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT053
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT054
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT055
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT056
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT057
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT058
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT059
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT060
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT061
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT062
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0004u,	GPIO_DCR_BASE_ADDR + 0x0004u	},	// PORT063
	{GPIO_CR_BASE_ADDR + 0x0040u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT064
	{GPIO_CR_BASE_ADDR + 0x0041u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT065
	{GPIO_CR_BASE_ADDR + 0x0042u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT066
	{GPIO_CR_BASE_ADDR + 0x0043u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT067
	{GPIO_CR_BASE_ADDR + 0x0044u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT068
	{GPIO_CR_BASE_ADDR + 0x0045u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT069
	{GPIO_CR_BASE_ADDR + 0x0046u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT070
	{GPIO_CR_BASE_ADDR + 0x0047u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT071
	{GPIO_CR_BASE_ADDR + 0x0048u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT072
	{GPIO_CR_BASE_ADDR + 0x0049u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT073
	{GPIO_CR_BASE_ADDR + 0x004Au,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT074
	{GPIO_CR_BASE_ADDR + 0x004Bu,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT075
	{GPIO_CR_BASE_ADDR + 0x004Cu,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT076
	{GPIO_CR_BASE_ADDR + 0x004Du,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT077
	{GPIO_CR_BASE_ADDR + 0x004Eu,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT078
	{GPIO_CR_BASE_ADDR + 0x004Fu,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT079
	{GPIO_CR_BASE_ADDR + 0x0050u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT080
	{GPIO_CR_BASE_ADDR + 0x0051u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT081
	{GPIO_CR_BASE_ADDR + 0x0052u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT082
	{GPIO_CR_BASE_ADDR + 0x0053u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT083
	{GPIO_CR_BASE_ADDR + 0x0054u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT084
	{GPIO_CR_BASE_ADDR + 0x0055u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT085
	{GPIO_CR_BASE_ADDR + 0x0056u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT086
	{GPIO_CR_BASE_ADDR + 0x0057u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT087
	{GPIO_CR_BASE_ADDR + 0x0058u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT088
	{GPIO_CR_BASE_ADDR + 0x0059u,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT089
	{GPIO_CR_BASE_ADDR + 0x005Au,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT090
	{GPIO_CR_BASE_ADDR + 0x005Bu,	GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT091
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT092
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT093
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT094
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x0008u,	GPIO_DCR_BASE_ADDR + 0x0008u	},	// PORT095
	{GPIO_CR_BASE_ADDR + 0x0060u,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT096
	{GPIO_CR_BASE_ADDR + 0x0061u,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT097
	{GPIO_CR_BASE_ADDR + 0x0062u,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT098
	{GPIO_CR_BASE_ADDR + 0x0063u,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT099
	{GPIO_CR_BASE_ADDR + 0x0064u,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT100
	{GPIO_CR_BASE_ADDR + 0x0065u,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT101
	{GPIO_CR_BASE_ADDR + 0x0066u,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT102
	{GPIO_CR_BASE_ADDR + 0x0067u,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT103
	{GPIO_CR_BASE_ADDR + 0x0068u,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT104
	{GPIO_CR_BASE_ADDR + 0x0069u,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT105
	{GPIO_CR_BASE_ADDR + 0x006Au,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT106
	{GPIO_CR_BASE_ADDR + 0x006Bu,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT107
	{GPIO_CR_BASE_ADDR + 0x006Cu,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT108
	{GPIO_CR_BASE_ADDR + 0x006Du,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT109
	{GPIO_CR_BASE_ADDR + 0x006Eu,	GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT110
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT111
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT112
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT113
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT114
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT115
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT116
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT117
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT118
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT119
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT120
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT121
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT122
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT123
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT124
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT125
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT126
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x000Cu,	GPIO_DCR_BASE_ADDR + 0x000Cu	},	// PORT127
	{GPIO_CR_BASE_ADDR + 0x1080u,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT128
	{GPIO_CR_BASE_ADDR + 0x1081u,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT129
	{GPIO_CR_BASE_ADDR + 0x1082u,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT130
	{GPIO_CR_BASE_ADDR + 0x1083u,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT131
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT132
	{GPIO_CR_BASE_ADDR + 0x1085u,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT133
	{GPIO_CR_BASE_ADDR + 0x1086u,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT134
	{GPIO_CR_BASE_ADDR + 0x1087u,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT135
	{GPIO_CR_BASE_ADDR + 0x1088u,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT136
	{GPIO_CR_BASE_ADDR + 0x1089u,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT137
	{GPIO_CR_BASE_ADDR + 0x108Au,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT138
	{GPIO_CR_BASE_ADDR + 0x108Bu,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT139
	{GPIO_CR_BASE_ADDR + 0x108Cu,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT140
	{GPIO_CR_BASE_ADDR + 0x108Du,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT141
	{GPIO_CR_BASE_ADDR + 0x108Eu,	GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT142
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT143
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT144
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT145
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT146
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT147
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT148
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT149
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT150
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT151
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT152
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT153
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT154
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT155
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT156
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT157
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT158
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x1000u,	GPIO_DCR_BASE_ADDR + 0x1000u	},	// PORT159
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT160
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT161
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT162
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT163
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT164
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT165
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT166
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT167
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT168
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT169
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT170
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT171
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT172
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT173
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT174
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT175
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT176
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT177
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT178
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT179
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT180
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT181
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT182
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT183
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT184
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT185
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT186
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT187
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT188
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT189
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT190
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED,					},	// PORT191
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT192
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT193
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT194
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT195
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT196
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT197
	{GPIO_CR_BASE_ADDR + 0x20C6u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT198
	{GPIO_CR_BASE_ADDR + 0x20C7u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT199
	{GPIO_CR_BASE_ADDR + 0x20C8u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT200
	{GPIO_CR_BASE_ADDR + 0x20C9u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT201
	{GPIO_CR_BASE_ADDR + 0x20CAu,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT202
	{GPIO_CR_BASE_ADDR + 0x20CBu,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT203
	{GPIO_CR_BASE_ADDR + 0x20CCu,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT204
	{GPIO_CR_BASE_ADDR + 0x20CDu,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT205
	{GPIO_CR_BASE_ADDR + 0x20CEu,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT206
	{GPIO_CR_BASE_ADDR + 0x20CFu,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT207
	{GPIO_CR_BASE_ADDR + 0x20D0u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT208
	{GPIO_CR_BASE_ADDR + 0x20D1u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT209
	{GPIO_CR_BASE_ADDR + 0x20D2u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT210
	{GPIO_CR_BASE_ADDR + 0x20D3u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT211
	{GPIO_CR_BASE_ADDR + 0x20D4u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT212
	{GPIO_CR_BASE_ADDR + 0x20D5u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT213
	{GPIO_CR_BASE_ADDR + 0x20D6u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT214
	{GPIO_CR_BASE_ADDR + 0x20D7u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT215
	{GPIO_CR_BASE_ADDR + 0x20D8u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT216
	{GPIO_CR_BASE_ADDR + 0x20D9u,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT217
	{GPIO_CR_BASE_ADDR + 0x20DAu,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT218
	{GPIO_CR_BASE_ADDR + 0x20DBu,	GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT219
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT220
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT221
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT222
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2000u,	GPIO_DCR_BASE_ADDR + 0x2000u	},	// PORT223
	{GPIO_CR_BASE_ADDR + 0x20E0u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT224
	{GPIO_CR_BASE_ADDR + 0x20E1u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT225
	{GPIO_CR_BASE_ADDR + 0x20E2u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT226
	{GPIO_CR_BASE_ADDR + 0x20E3u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT227
	{GPIO_CR_BASE_ADDR + 0x20E4u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT228
	{GPIO_CR_BASE_ADDR + 0x20E5u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT229
	{GPIO_CR_BASE_ADDR + 0x20E6u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT230
	{GPIO_CR_BASE_ADDR + 0x20E7u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT231
	{GPIO_CR_BASE_ADDR + 0x20E8u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT232
	{GPIO_CR_BASE_ADDR + 0x20E9u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT233
	{GPIO_CR_BASE_ADDR + 0x20EAu,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT234
	{GPIO_CR_BASE_ADDR + 0x20EBu,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT235
	{GPIO_CR_BASE_ADDR + 0x20ECu,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT236
	{GPIO_CR_BASE_ADDR + 0x20EDu,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT237
	{GPIO_CR_BASE_ADDR + 0x20EEu,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT238
	{GPIO_CR_BASE_ADDR + 0x20EFu,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT239
	{GPIO_CR_BASE_ADDR + 0x20F0u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT240
	{GPIO_CR_BASE_ADDR + 0x20F1u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT241
	{GPIO_CR_BASE_ADDR + 0x20F2u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT242
	{GPIO_CR_BASE_ADDR + 0x20F3u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT243
	{GPIO_CR_BASE_ADDR + 0x20F4u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT244
	{GPIO_CR_BASE_ADDR + 0x20F5u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT245
	{GPIO_CR_BASE_ADDR + 0x20F6u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT246
	{GPIO_CR_BASE_ADDR + 0x20F7u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT247
	{GPIO_CR_BASE_ADDR + 0x20F8u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT248
	{GPIO_CR_BASE_ADDR + 0x20F9u,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT249
	{GPIO_CR_BASE_ADDR + 0x20FAu,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT250
	{GPIO_CR_BASE_ADDR + 0x20FBu,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT251
	{GPIO_CR_BASE_ADDR + 0x20FCu,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT252
	{GPIO_CR_BASE_ADDR + 0x20FDu,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT253
	{GPIO_CR_BASE_ADDR + 0x20FEu,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT254
	{GPIO_CR_BASE_ADDR + 0x20FFu,	GPIO_DR_BASE_ADDR + 0x2004u,	GPIO_DCR_BASE_ADDR + 0x2004u	},	// PORT255
	{GPIO_CR_BASE_ADDR + 0x2100u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT256
	{GPIO_CR_BASE_ADDR + 0x2101u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT257
	{GPIO_CR_BASE_ADDR + 0x2102u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT258
	{GPIO_CR_BASE_ADDR + 0x2103u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT259
	{GPIO_CR_BASE_ADDR + 0x2104u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT260
	{GPIO_CR_BASE_ADDR + 0x2105u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT261
	{GPIO_CR_BASE_ADDR + 0x2106u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT262
	{GPIO_CR_BASE_ADDR + 0x2107u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT263
	{GPIO_CR_BASE_ADDR + 0x2108u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT264
	{GPIO_CR_BASE_ADDR + 0x2109u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT265
	{GPIO_CR_BASE_ADDR + 0x210Au,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT266
	{GPIO_CR_BASE_ADDR + 0x210Bu,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT267
	{GPIO_CR_BASE_ADDR + 0x210Cu,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT268
	{GPIO_CR_BASE_ADDR + 0x210Du,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT269
	{GPIO_CR_BASE_ADDR + 0x210Eu,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT270
	{GPIO_CR_BASE_ADDR + 0x210Fu,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT271
	{GPIO_CR_BASE_ADDR + 0x2110u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT272
	{GPIO_CR_BASE_ADDR + 0x2111u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT273
	{GPIO_CR_BASE_ADDR + 0x2112u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT274
	{GPIO_CR_BASE_ADDR + 0x2113u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT275
	{GPIO_CR_BASE_ADDR + 0x2114u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT276
	{GPIO_CR_BASE_ADDR + 0x2115u,	GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT277
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT278
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT279
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT280
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT281
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT282
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT283
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT284
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT285
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT286
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x2008u,	GPIO_DCR_BASE_ADDR + 0x2008u	},	// PORT287
	{GPIO_CR_BASE_ADDR + 0x2120u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT288
	{GPIO_CR_BASE_ADDR + 0x2121u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT289
	{GPIO_CR_BASE_ADDR + 0x2122u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT290
	{GPIO_CR_BASE_ADDR + 0x2123u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT291
	{GPIO_CR_BASE_ADDR + 0x2124u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT292
	{GPIO_CR_BASE_ADDR + 0x2125u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT293
	{GPIO_CR_BASE_ADDR + 0x2126u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT294
	{GPIO_CR_BASE_ADDR + 0x2127u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT295
	{GPIO_CR_BASE_ADDR + 0x2128u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT296
	{GPIO_CR_BASE_ADDR + 0x2129u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT297
	{GPIO_CR_BASE_ADDR + 0x212Au,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT298
	{GPIO_CR_BASE_ADDR + 0x212Bu,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT299
	{GPIO_CR_BASE_ADDR + 0x212Cu,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT300
	{GPIO_CR_BASE_ADDR + 0x212Du,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT301
	{GPIO_CR_BASE_ADDR + 0x212Eu,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT302
	{GPIO_CR_BASE_ADDR + 0x212Fu,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT303
	{GPIO_CR_BASE_ADDR + 0x2130u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT304
	{GPIO_CR_BASE_ADDR + 0x2131u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT305
	{GPIO_CR_BASE_ADDR + 0x2132u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT306
	{GPIO_CR_BASE_ADDR + 0x2133u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT307
	{GPIO_CR_BASE_ADDR + 0x2134u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT308
	{GPIO_CR_BASE_ADDR + 0x2135u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT309
	{GPIO_CR_BASE_ADDR + 0x2136u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT310
	{GPIO_CR_BASE_ADDR + 0x2137u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT311
	{GPIO_CR_BASE_ADDR + 0x2138u,	GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT312
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT313
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT314
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT315
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT316
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT317
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT318
	{NONASSIGNED,					GPIO_DR_BASE_ADDR + 0x200Cu,	GPIO_DCR_BASE_ADDR + 0x200Cu	},	// PORT319
	{GPIO_CR_BASE_ADDR + 0x2140u,	GPIO_DR_BASE_ADDR + 0x2010u,	GPIO_DCR_BASE_ADDR + 0x2010u	},	// PORT320
	{GPIO_CR_BASE_ADDR + 0x2141u,	GPIO_DR_BASE_ADDR + 0x2010u,	GPIO_DCR_BASE_ADDR + 0x2010u	},	// PORT321
	{GPIO_CR_BASE_ADDR + 0x2142u,	GPIO_DR_BASE_ADDR + 0x2010u,	GPIO_DCR_BASE_ADDR + 0x2010u	},	// PORT322
	{GPIO_CR_BASE_ADDR + 0x2143u,	GPIO_DR_BASE_ADDR + 0x2010u,	GPIO_DCR_BASE_ADDR + 0x2010u	},	// PORT323
	{GPIO_CR_BASE_ADDR + 0x2144u,	GPIO_DR_BASE_ADDR + 0x2010u,	GPIO_DCR_BASE_ADDR + 0x2010u	},	// PORT324
	{GPIO_CR_BASE_ADDR + 0x2145u,	GPIO_DR_BASE_ADDR + 0x2010u,	GPIO_DCR_BASE_ADDR + 0x2010u	},	// PORT325
	{GPIO_CR_BASE_ADDR + 0x2146u,	GPIO_DR_BASE_ADDR + 0x2010u,	GPIO_DCR_BASE_ADDR + 0x2010u	},	// PORT326
	{GPIO_CR_BASE_ADDR + 0x2147u,	GPIO_DR_BASE_ADDR + 0x2010u,	GPIO_DCR_BASE_ADDR + 0x2010u	},	// PORT327
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT328
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT329
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT330
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT331
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT332
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT333
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT334
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT335
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT336
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT337
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT338
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT339
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT340
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT341
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT342
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT343
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT344
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT345
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT346
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT347
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT348
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT349
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT350
	{NONASSIGNED,					NONASSIGNED,					NONASSIGNED						},	// PORT351
};

/* Write a byteData to PORTnControlRegister */
inline void setb_port_n_CR(unsigned int port, unsigned char data)
{
	if(p2a_tbl[port].PORTnCtrlRegAddr != NONASSIGNED)
	{
		__raw_writeb(data, p2a_tbl[port].PORTnCtrlRegAddr);
	}
}

/* Write a longData to PORTnDataClearRegister */
inline void setl_port_n_DCR(unsigned int port)
{
	if(p2a_tbl[port].PORTnDataClearRegAddr != NONASSIGNED)
	{
		__raw_writel((1u << (port%32)), p2a_tbl[port].PORTnDataClearRegAddr);
	}
}

/* Read a bitData(0 or 1) from PORTnDataRegister */
inline unsigned int getb_port_n_DR(unsigned int port)
{
	if(p2a_tbl[port].PORTnDataRegAddr != NONASSIGNED)
	{
		return (__raw_readl(p2a_tbl[port].PORTnDataRegAddr) >> (port%32)) & 1u;
	}
	else
	{
		return 0;
	}
}

/* Toggle SDA by changing the direction of the pin */
static void i2c_gpio_setsda_dir(void *data, int state)
{
	struct i2c_gpio_platform_data *pdata = data;
	unsigned char val;

	switch (state)
	{
	case 0:
		val = 0x10;
		break;
	case 1:
		val = 0x20;
		break;
	default:
		val = 0x00;
		break;
	}
	setb_port_n_CR(pdata->sda_pin, val);

}

/*
 * Toggle SDA by changing the output value of the pin. This is only
 * valid for pins configured as open drain (i.e. setting the value
 * high effectively turns off the output driver.)
 */
static void i2c_gpio_setsda_val(void *data, int state)
{
	struct i2c_gpio_platform_data *pdata = data;

	gpio_set_value(pdata->sda_pin, state);
}

/* Toggle SCL by changing the direction of the pin. */
static void i2c_gpio_setscl_dir(void *data, int state)
{
	struct i2c_gpio_platform_data *pdata = data;
	unsigned char val;

	switch (state)
	{
	case 0:
		val = 0x10;
		break;
	case 1:
		val = 0x20;
		break;
	default:
		val = 0x00;
		break;
	}
	setb_port_n_CR(pdata->scl_pin, val);
}

/*
 * Toggle SCL by changing the output value of the pin. This is used
 * for pins that are configured as open drain and for output-only
 * pins. The latter case will break the i2c protocol, but it will
 * often work in practice.
 */
static void i2c_gpio_setscl_val(void *data, int state)
{
	struct i2c_gpio_platform_data *pdata = data;

	gpio_set_value(pdata->scl_pin, state);
}

static int i2c_gpio_getsda(void *data)
{
	struct i2c_gpio_platform_data *pdata = data;

	return getb_port_n_DR(pdata->sda_pin);
}

static int i2c_gpio_getscl(void *data)
{
	struct i2c_gpio_platform_data *pdata = data;

	return getb_port_n_DR(pdata->scl_pin);
}

static int __devinit of_i2c_gpio_probe(struct device_node *np,
			     struct i2c_gpio_platform_data *pdata)
{
	u32 reg;

	if (of_gpio_count(np) < 2)
		return -ENODEV;

	pdata->sda_pin = of_get_gpio(np, 0);
	pdata->scl_pin = of_get_gpio(np, 1);

	if (!gpio_is_valid(pdata->sda_pin) || !gpio_is_valid(pdata->scl_pin)) {
		pr_err("%s: invalid GPIO pins, sda=%d/scl=%d\n",
		       np->full_name, pdata->sda_pin, pdata->scl_pin);
		return -ENODEV;
	}

	of_property_read_u32(np, "i2c-gpio,delay-us", &pdata->udelay);

	if (!of_property_read_u32(np, "i2c-gpio,timeout-ms", &reg))
		pdata->timeout = msecs_to_jiffies(reg);

	pdata->sda_is_open_drain =
		of_property_read_bool(np, "i2c-gpio,sda-open-drain");
	pdata->scl_is_open_drain =
		of_property_read_bool(np, "i2c-gpio,scl-open-drain");
	pdata->scl_is_output_only =
		of_property_read_bool(np, "i2c-gpio,scl-output-only");

	return 0;
}

static int __devinit i2c_gpio_probe(struct platform_device *pdev)
{
	struct i2c_gpio_private_data *priv;
	struct i2c_gpio_platform_data *pdata;
	struct i2c_algo_bit_data *bit_data;
	struct i2c_adapter *adap;
	int ret;

	priv = devm_kzalloc(&pdev->dev, sizeof(*priv), GFP_KERNEL);
	if (!priv)
		return -ENOMEM;
	adap = &priv->adap;
	bit_data = &priv->bit_data;
	pdata = &priv->pdata;

	if (pdev->dev.of_node) {
		ret = of_i2c_gpio_probe(pdev->dev.of_node, pdata);
		if (ret)
			return ret;
	} else {
		if (!pdev->dev.platform_data)
			return -ENXIO;
		memcpy(pdata, pdev->dev.platform_data, sizeof(*pdata));
	}

	ret = gpio_request(pdata->sda_pin, "sda");
	if (ret)
		goto err_request_sda;
	ret = gpio_request(pdata->scl_pin, "scl");
	if (ret)
		goto err_request_scl;

	if (pdata->sda_is_open_drain) {
		gpio_direction_output(pdata->sda_pin, 1);
		bit_data->setsda = i2c_gpio_setsda_val;
	} else {
		gpio_direction_input(pdata->sda_pin);
		bit_data->setsda = i2c_gpio_setsda_dir;
	}

	if (pdata->scl_is_open_drain || pdata->scl_is_output_only) {
		gpio_direction_output(pdata->scl_pin, 1);
		bit_data->setscl = i2c_gpio_setscl_val;
	} else {
		gpio_direction_input(pdata->scl_pin);
		bit_data->setscl = i2c_gpio_setscl_dir;
	}

	if (!pdata->scl_is_output_only)
		bit_data->getscl = i2c_gpio_getscl;
	bit_data->getsda = i2c_gpio_getsda;

	if (pdata->udelay)
		bit_data->udelay = pdata->udelay;
	else if (pdata->scl_is_output_only)
		bit_data->udelay = 50;			/* 10 kHz */
	else
		bit_data->udelay = 5;			/* 100 kHz */

	if (pdata->timeout)
		bit_data->timeout = pdata->timeout;
	else
		bit_data->timeout = HZ / 10;		/* 100 ms */

	bit_data->data = pdata;

	setb_port_n_CR(pdata->sda_pin, 0x00);
	setb_port_n_CR(pdata->scl_pin, 0x00);
	setl_port_n_DCR(pdata->sda_pin);
	setl_port_n_DCR(pdata->scl_pin);

	adap->owner = THIS_MODULE;
	snprintf(adap->name, sizeof(adap->name), "i2c-gpio%d", pdev->id);
	adap->algo_data = bit_data;
	adap->class = I2C_CLASS_HWMON | I2C_CLASS_SPD;
	adap->dev.parent = &pdev->dev;
	adap->dev.of_node = pdev->dev.of_node;

	/*
	 * If "dev->id" is negative we consider it as zero.
	 * The reason to do so is to avoid sysfs names that only make
	 * sense when there are multiple adapters.
	 */
	adap->nr = (pdev->id != -1) ? pdev->id : 0;
	ret = i2c_bit_add_numbered_bus(adap);
	if (ret)
		goto err_add_bus;

	of_i2c_register_devices(adap);

	platform_set_drvdata(pdev, priv);

	dev_info(&pdev->dev, "using pins %u (SDA) and %u (SCL%s)\n",
		 pdata->sda_pin, pdata->scl_pin,
		 pdata->scl_is_output_only
		 ? ", no clock stretching" : "");

	return 0;

err_add_bus:
	gpio_free(pdata->scl_pin);
err_request_scl:
	gpio_free(pdata->sda_pin);
err_request_sda:
	return ret;
}

static int __devexit i2c_gpio_remove(struct platform_device *pdev)
{
	struct i2c_gpio_private_data *priv;
	struct i2c_gpio_platform_data *pdata;
	struct i2c_adapter *adap;

	priv = platform_get_drvdata(pdev);
	adap = &priv->adap;
	pdata = &priv->pdata;

	i2c_del_adapter(adap);
	gpio_free(pdata->scl_pin);
	gpio_free(pdata->sda_pin);

	return 0;
}

static int i2c_gpio_pm_suspend(struct device *dev)
{
	struct i2c_gpio_platform_data *pdata;

	if (!dev)
		return -ENXIO;

	pdata = dev->platform_data;
	if (!pdata)
		return -ENXIO;

	pm_runtime_put_sync(dev);

	return 0;
}

static int i2c_gpio_pm_resume(struct device *dev)
{
	struct i2c_gpio_platform_data *pdata;

	if (!dev)
		return -ENXIO;

	pdata = dev->platform_data;
	if (!pdata)
		return -ENXIO;

	pm_runtime_get_sync(dev);

	return 0;
}

static const struct dev_pm_ops i2c_gpio_dev_pm_ops = {
	.suspend	= i2c_gpio_pm_suspend,
	.resume		= i2c_gpio_pm_resume,
};

#if defined(CONFIG_OF)
static const struct of_device_id i2c_gpio_dt_ids[] = {
	{ .compatible = "i2c-gpio", },
	{ /* sentinel */ }
};

MODULE_DEVICE_TABLE(of, i2c_gpio_dt_ids);
#endif

static struct platform_driver i2c_gpio_driver = {
	.driver		= {
		.name	= "i2c-gpio",
		.owner	= THIS_MODULE,
		.pm	= &i2c_gpio_dev_pm_ops,
		.of_match_table	= of_match_ptr(i2c_gpio_dt_ids),
	},
	.probe		= i2c_gpio_probe,
	.remove		= __devexit_p(i2c_gpio_remove),
};

static int __init i2c_gpio_init(void)
{
	int ret;

	ret = platform_driver_register(&i2c_gpio_driver);
	if (ret)
		printk(KERN_ERR "i2c-gpio: probe failed: %d\n", ret);

	return ret;
}
subsys_initcall(i2c_gpio_init);

static void __exit i2c_gpio_exit(void)
{
	platform_driver_unregister(&i2c_gpio_driver);
}
module_exit(i2c_gpio_exit);

MODULE_AUTHOR("Haavard Skinnemoen (Atmel)");
MODULE_DESCRIPTION("Platform-independent bitbanging I2C driver");
MODULE_LICENSE("GPL");
MODULE_ALIAS("platform:i2c-gpio");
