[
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~LVT_set|ReadWriteSmem",
    "duplicate":"~LVT_set|LVT_set/b1:ReadWriteSmem",
    "index":0.0
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~LVT_set|ReadWriteSmem_1",
    "duplicate":"~LVT_set|LVT_set/b2:ReadWriteSmem",
    "index":0.3333333333333333
  },
  {
    "class":"firrtl.transforms.DedupedResult",
    "original":"~LVT_set|ReadWriteSmem_2",
    "duplicate":"~LVT_set|LVT_set/b3:ReadWriteSmem",
    "index":0.6666666666666666
  },
  {
    "class":"firrtl.EmitCircuitAnnotation",
    "emitter":"firrtl.VerilogEmitter"
  },
  {
    "class":"firrtl.transforms.BlackBoxTargetDirAnno",
    "targetDir":"."
  }
]