<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:04.214</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2010.12.17</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-7031889</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>메모리 장치, 반도체 장치, 및 전자 장치</inventionTitle><inventionTitleEng>MEMORY DEVICE, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE</inventionTitleEng><openDate>2024.10.08</openDate><openNumber>10-2024-0147700</openNumber><originalApplicationDate>2010.12.17</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2022-7036064</originalApplicationNumber><originalExaminationRequestDate>2024.09.24</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.09.24</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/412</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H03K 19/0948</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020227036064</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 목적은, 복잡한 제작 공정이 요구되지 않고 전력 소비가 억제될 수 있는 메모리 장치, 상기 메모리 장치를 포함하는 반도체 장치를 제공하는 것이다. 솔루션은, 데이터를 유지하는 커패시터 및 상기 커패시터에서 전하를 저장 및 방출하는 것을 제어하는 스위칭 소자를 메모리 소자에 제공하는 것이다. 상기 메모리 소자에는, 인버터 또는 클록드 인버터와 같이 입력 신호의 위상이 반전되어 상기 신호가 출력되는 위상-반전 소자를 포함한다. 상기 스위칭 소자에 대해, 채널 형성 영역에 산화물 반도체를 포함하는 트랜지스터가 이용된다. 상기 위상-반전 소자로의 전원 전압의 인가가 중단되는 경우에, 상기 데이터가 상기 커패시터에 저장되어, 상기 데이터는 상기 위상-반전 소자로의 상기 전원 전압의 상기 인가가 중단될 때에도 상기 커패시터에 유지된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2011.06.30</internationOpenDate><internationOpenNumber>WO2011078373</internationOpenNumber><internationalApplicationDate>2010.12.17</internationalApplicationDate><internationalApplicationNumber>PCT/JP2010/073478</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치에 있어서: 제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터; 제 3 트랜지스터; 및 커패시터를 포함하고,상기 반도체 장치는: 기판;  상기 기판 위의 제 1 절연층;  상기 제 1 절연층 위의 제 1 채널 형성 영역 및 제 2 채널 형성 영역;  상기 제 1 채널 형성 영역 및 상기 제 2 채널 형성 영역 위의 제 2 절연층;  상기 제 2 절연층 위의 제 1 도전층으로서, 상기 제 1 도전층은 상기 제 1 트랜지스터의 제 1 게이트 전극으로 기능하는, 상기 제 1 도전층;  상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 도전층은 상기 제 2 트랜지스터의 제 2 게이트 전극으로 기능하는, 상기 제 2 도전층;  상기 제 1 도전층 및 상기 제 2 도전층 위의 제 3 절연층;  상기 제 3 절연층 위의 제 3 도전층 및 제 4 도전층으로서, 상기 제 3 도전층은 상기 제 3 트랜지스터의 제 3 게이트 전극으로 기능하고, 상기 제 4 도전층은 상기 커패시터의 제 1 전극으로 기능하는, 상기 제 3 도전층 및 상기 제 4 도전층;  상기 제 3 도전층 및 상기 제 4 도전층 위의 제 4 절연층;  상기 제 4 절연층 위의 상기 제 3 트랜지스터의 제 3 채널 형성 영역으로서, 상기 제 3 채널 형성 영역은 산화물 반도체를 포함하는, 상기 제 3 채널 형성 영역;  상기 제 3 채널 형성 영역 위의 제 5 도전층 및 제 6 도전층으로서, 상기 제 5 도전층은 상기 제 3 트랜지스터의 소스 및 드레인 중 하나로 기능하는 영역을 포함하고, 상기 제 6 도전층은 상기 커패시터의 제 2 전극으로 기능하는 영역을 포함하는, 상기 제 5 도전층 및 상기 제 6 도전층; 및 상기 제 5 도전층 및 상기 제 6 도전층 위의 제 5 절연층을 더 포함하고, 상기 제 5 도전층 및 상기 제 6 도전층은 동일한 층에서 형성되고, 상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 소스 및 드레인 중 하나와 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치에 있어서: 제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터; 제 3 트랜지스터; 및 커패시터를 포함하고,상기 반도체 장치는: 기판;  상기 기판 위의 제 1 절연층;  상기 제 1 절연층 위의 제 1 채널 형성 영역 및 제 2 채널 형성 영역;  상기 제 1 채널 형성 영역 및 상기 제 2 채널 형성 영역 위의 제 2 절연층;  상기 제 2 절연층 위의 제 1 도전층으로서, 상기 제 1 도전층은 상기 제 1 트랜지스터의 제 1 게이트 전극으로 기능하는, 상기 제 1 도전층;  상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 도전층은 상기 제 2 트랜지스터의 제 2 게이트 전극으로 기능하는, 상기 제 2 도전층;  상기 제 1 도전층 및 상기 제 2 도전층 위의 제 3 절연층;  상기 제 3 절연층 위의 제 3 도전층 및 제 4 도전층으로서, 상기 제 3 도전층은 상기 제 3 트랜지스터의 제 3 게이트 전극으로 기능하고, 상기 제 4 도전층은 상기 커패시터의 제 1 전극으로 기능하는, 상기 제 3 도전층 및 상기 제 4 도전층;  상기 제 3 도전층 및 상기 제 4 도전층 위의 제 4 절연층;  상기 제 4 절연층 위의 상기 제 3 트랜지스터의 제 3 채널 형성 영역으로서, 상기 제 3 채널 형성 영역은 산화물 반도체를 포함하는, 상기 제 3 채널 형성 영역;  상기 제 3 채널 형성 영역 위의 제 5 도전층, 제 6 도전층, 및 제 7 도전층으로서, 상기 제 5 도전층은 상기 제 3 트랜지스터의 소스 및 드레인 중 하나로 기능하는 영역을 포함하고, 상기 제 6 도전층은 상기 커패시터의 제 2 전극으로 기능하는 영역 및 상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 하나로 기능하는 영역을 포함하는, 상기 제 5 도전층, 상기 제 6 도전층, 및 상기 제 7 도전층; 및 상기 제 5 도전층, 상기 제 6 도전층, 및 상기 제 7 도전층 위의 제 5 절연층을 더 포함하고, 상기 제 7 도전층은 상기 제 1 트랜지스터의 소스 및 드레인 중 하나 및 상기 제 2 트랜지스터의 소스 및 드레인 중 하나와 전기적으로 접속되고, 상기 제 5 도전층, 상기 제 6 도전층, 및 상기 제 7 도전층은 동일한 층에서 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 반도체 장치에 있어서: 제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터; 제 3 트랜지스터; 및 커패시터를 포함하고,상기 반도체 장치는: 기판;  상기 기판 위의 제 1 절연층;  상기 제 1 절연층 위의 제 1 채널 형성 영역 및 제 2 채널 형성 영역;  상기 제 1 채널 형성 영역 및 상기 제 2 채널 형성 영역 위의 제 2 절연층;  상기 제 2 절연층 위의 제 1 도전층으로서, 상기 제 1 도전층은 상기 제 1 트랜지스터의 제 1 게이트 전극으로 기능하는, 상기 제 1 도전층;  상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 도전층은 상기 제 2 트랜지스터의 제 2 게이트 전극으로 기능하는, 상기 제 2 도전층;  상기 제 1 도전층 및 상기 제 2 도전층 위의 제 3 절연층;  상기 제 3 절연층 위의 제 3 도전층 및 제 4 도전층으로서, 상기 제 3 도전층은 상기 제 3 트랜지스터의 제 3 게이트 전극으로 기능하고, 상기 제 4 도전층은 상기 커패시터의 제 1 전극으로 기능하는, 상기 제 3 도전층 및 상기 제 4 도전층;  상기 제 3 도전층 및 상기 제 4 도전층 위의 제 4 절연층;  상기 제 4 절연층 위의 상기 제 3 트랜지스터의 제 3 채널 형성 영역으로서, 상기 제 3 채널 형성 영역은 산화물 반도체를 포함하는, 상기 제 3 채널 형성 영역;  상기 제 3 채널 형성 영역 위의 제 5 도전층 및 제 6 도전층으로서, 상기 제 5 도전층은 상기 제 3 트랜지스터의 소스 및 드레인 중 하나로 기능하는 영역을 포함하고, 상기 제 6 도전층은 상기 커패시터의 제 2 전극으로 기능하는 영역을 포함하는, 상기 제 5 도전층 및 상기 제 6 도전층; 및 상기 제 5 도전층 및 상기 제 6 도전층 위의 제 5 절연층을 더 포함하고,상기 제 5 도전층 및 상기 제 6 도전층은 동일한 층에서 형성되고,상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 소스 및 드레인 중 하나와 전기적으로 접속되고,상기 제 1 채널 형성 영역은 상기 제 3 채널 형성 형역과 중첩되지 않고,상기 산화물 반도체는 인듐, 갈륨, 및 아연을 포함하는, 반도체 장치.</claim></claimInfo><claimInfo><claim>4. 반도체 장치에 있어서: 제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터; 제 3 트랜지스터; 및 커패시터를 포함하고,상기 반도체 장치는: 기판;  상기 기판 위의 제 1 절연층;  상기 제 1 절연층 위의 제 1 채널 형성 영역 및 제 2 채널 형성 영역;  상기 제 1 채널 형성 영역 및 상기 제 2 채널 형성 영역 위의 제 2 절연층;  상기 제 2 절연층 위의 제 1 도전층으로서, 상기 제 1 도전층은 상기 제 1 트랜지스터의 제 1 게이트 전극으로 기능하는, 상기 제 1 도전층;  상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 도전층은 상기 제 2 트랜지스터의 제 2 게이트 전극으로 기능하는, 상기 제 2 도전층;  상기 제 1 도전층 및 상기 제 2 도전층 위의 제 3 절연층;  상기 제 3 절연층 위의 제 3 도전층 및 제 4 도전층으로서, 상기 제 3 도전층은 상기 제 3 트랜지스터의 제 3 게이트 전극으로 기능하고, 상기 제 4 도전층은 상기 커패시터의 제 1 전극으로 기능하는, 상기 제 3 도전층 및 상기 제 4 도전층;  상기 제 3 도전층 및 상기 제 4 도전층 위의 제 4 절연층;  상기 제 4 절연층 위의 상기 제 3 트랜지스터의 제 3 채널 형성 영역으로서, 상기 제 3 채널 형성 영역은 산화물 반도체를 포함하는, 상기 제 3 채널 형성 영역;  상기 제 3 채널 형성 영역 위의 제 5 도전층 및 제 6 도전층으로서, 상기 제 5 도전층은 상기 제 3 트랜지스터의 소스 및 드레인 중 하나로 기능하는 영역을 포함하고, 상기 제 6 도전층은 상기 커패시터의 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 하나로 기능하는 영역을 포함하는, 상기 제 5 도전층 및 상기 제 6 도전층; 및 상기 제 5 도전층 및 상기 제 6 도전층 위의 제 5 절연층을 더 포함하고, 상기 제 5 도전층 및 상기 제 6 도전층은 동일한 층에서 형성되고, 상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 소스 및 드레인 중 하나와 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>5. 반도체 장치에 있어서: 제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터; 제 3 트랜지스터; 및 커패시터를 포함하고,상기 반도체 장치는: 기판;  상기 기판 위의 제 1 절연층;  상기 제 1 절연층 위의 제 1 채널 형성 영역 및 제 2 채널 형성 영역;  상기 제 1 채널 형성 영역 및 상기 제 2 채널 형성 영역 위의 제 2 절연층;  상기 제 2 절연층 위의 제 1 도전층으로서, 상기 제 1 도전층은 상기 제 1 트랜지스터의 제 1 게이트 전극으로 기능하는, 상기 제 1 도전층;  상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 도전층은 상기 제 2 트랜지스터의 제 2 게이트 전극으로 기능하는, 상기 제 2 도전층;  상기 제 1 도전층 및 상기 제 2 도전층 위의 제 3 절연층;  상기 제 3 절연층 위의 제 3 도전층 및 제 4 도전층으로서, 상기 제 3 도전층은 상기 제 3 트랜지스터의 제 3 게이트 전극으로 기능하고, 상기 제 4 도전층은 상기 커패시터의 제 1 전극으로 기능하는, 상기 제 3 도전층 및 상기 제 4 도전층;  상기 제 3 도전층 및 상기 제 4 도전층 위의 제 4 절연층;  상기 제 4 절연층 위의 상기 제 3 트랜지스터의 제 3 채널 형성 영역으로서, 상기 제 3 채널 형성 영역은 산화물 반도체를 포함하는, 상기 제 3 채널 형성 영역;  상기 제 3 채널 형성 영역 위의 제 5 도전층, 제 6 도전층, 및 제 7 도전층으로서, 상기 제 5 도전층은 상기 제 3 트랜지스터의 소스 및 드레인 중 하나로 기능하는 영역을 포함하고, 상기 제 6 도전층은 상기 제 3 트랜지스터의 상기 소스 및 상기 드레인 중 다른 하나로 기능하는 영역을 포함하는, 상기 제 5 도전층, 상기 제 6 도전층, 및 상기 제 7 도전층; 및 상기 제 5 도전층, 상기 제 6 도전층, 및 상기 제 7 도전층 위의 제 5 절연층을 더 포함하고,상기 제 7 도전층은 상기 제 1 트랜지스터의 소스 및 드레인 중 하나 및 상기 제 2 트랜지스터의 소스 및 드레인 중 하나와 전기적으로 접속되고,상기 제 5 도전층, 상기 제 6 도전층, 및 상기 제 7 도전층은 동일한 층에서 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>6. 반도체 장치에 있어서: 제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터; 제 3 트랜지스터; 및 커패시터를 포함하고,상기 반도체 장치는: 기판;  상기 기판 위의 제 1 절연층;  상기 제 1 절연층 위의 제 1 채널 형성 영역 및 제 2 채널 형성 영역;  상기 제 1 채널 형성 영역 및 상기 제 2 채널 형성 영역 위의 제 2 절연층;  상기 제 2 절연층 위의 제 1 도전층으로서, 상기 제 1 도전층은 상기 제 1 트랜지스터의 제 1 게이트 전극으로 기능하는, 상기 제 1 도전층;  상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 도전층은 상기 제 2 트랜지스터의 제 2 게이트 전극으로 기능하는, 상기 제 2 도전층;  상기 제 1 도전층 및 상기 제 2 도전층 위의 제 3 절연층;  상기 제 3 절연층 위의 제 3 도전층 및 제 4 도전층으로서, 상기 제 3 도전층은 상기 제 3 트랜지스터의 제 3 게이트 전극으로 기능하고, 상기 제 4 도전층은 상기 커패시터의 제 1 전극과 전기적으로 접속되는, 상기 제 3 도전층 및 상기 제 4 도전층;  상기 제 3 도전층 및 상기 제 4 도전층 위의 제 4 절연층;  상기 제 4 절연층 위의 상기 제 3 트랜지스터의 제 3 채널 형성 영역으로서, 상기 제 3 채널 형성 영역은 산화물 반도체를 포함하는, 상기 제 3 채널 형성 영역;  상기 제 3 채널 형성 영역 위의 제 5 도전층 및 제 6 도전층으로서, 상기 제 5 도전층은 상기 제 3 트랜지스터의 소스 및 드레인 중 하나로 기능하는 영역을 포함하고, 상기 제 6 도전층은 상기 커패시터의 제 2 전극과 전기적으로 접속되는, 상기 제 5 도전층 및 상기 제 6 도전층; 및 상기 제 5 도전층 및 상기 제 6 도전층 위의 제 5 절연층을 더 포함하고, 상기 제 5 도전층 및 상기 제 6 도전층은 동일한 층에서 형성되고, 상기 제 1 트랜지스터의 소스 및 드레인 중 하나는 상기 제 2 트랜지스터의 소스 및 드레인 중 하나와 전기적으로 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>7. 반도체 장치에 있어서: 제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터; 제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터; 제 3 트랜지스터; 및 커패시터를 포함하고,상기 반도체 장치는: 기판;  상기 기판 위의 제 1 절연층;  상기 제 1 절연층 위의 제 1 채널 형성 영역 및 제 2 채널 형성 영역;  상기 제 1 채널 형성 영역 및 상기 제 2 채널 형성 영역 위의 제 2 절연층;  상기 제 2 절연층 위의 제 1 도전층으로서, 상기 제 1 도전층은 상기 제 1 트랜지스터의 제 1 게이트 전극으로 기능하는, 상기 제 1 도전층;  상기 제 2 절연층 위의 제 2 도전층으로서, 상기 제 2 도전층은 상기 제 2 트랜지스터의 제 2 게이트 전극으로 기능하는, 상기 제 2 도전층;  상기 제 1 도전층 및 상기 제 2 도전층 위의 제 3 절연층;  상기 제 3 절연층 위의 제 3 도전층 및 제 4 도전층으로서, 상기 제 3 도전층은 상기 제 3 트랜지스터의 제 3 게이트 전극으로 기능하고, 상기 제 4 도전층은 상기 커패시터의 제 1 전극과 전기적으로 접속되는, 상기 제 3 도전층 및 상기 제 4 도전층;  상기 제 3 도전층 및 상기 제 4 도전층 위의 제 4 절연층;  상기 제 4 절연층 위의 상기 제 3 트랜지스터의 제 3 채널 형성 영역으로서, 상기 제 3 채널 형성 영역은 산화물 반도체를 포함하는, 상기 제 3 채널 형성 영역;  상기 제 3 채널 형성 영역 위의 제 5 도전층, 제 6 도전층, 및 제 7 도전층으로서, 상기 제 5 도전층은 상기 제 3 트랜지스터의 소스 및 드레인 중 하나로 기능하는 영역을 포함하고, 상기 제 6 도전층은 상기 커패시터의 제 2 전극과 전기적으로 접속되는, 상기 제 5 도전층, 상기 제 6 도전층, 및 상기 제 7 도전층; 및 상기 제 5 도전층, 상기 제 6 도전층, 및 상기 제 7 도전층 위의 제 5 절연층을 더 포함하고,상기 제 7 도전층은 상기 제 1 트랜지스터의 소스 및 드레인 중 하나 및 상기 제 2 트랜지스터의 소스 및 드레인 중 하나와 전기적으로 접속되고,상기 제 5 도전층, 상기 제 6 도전층, 및 상기 제 7 도전층은 동일한 층에서 형성되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>8. 반도체 장치에 있어서:  제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터;  제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터;  제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터; 및  커패시터를 포함하고,상기 제 1 트랜지스터의 게이트는 상기 제 1 채널 형성 영역 위에 제공되고,  상기 제 2 트랜지스터의 게이트는 상기 제 2 채널 형성 영역 위에 제공되고,  상기 제 3 트랜지스터의 게이트 및 상기 커패시터의 제 1 전극은 상기 제 1 트랜지스터의 상기 게이트 및 상기 제 2 트랜지스터의 상기 게이트 위에 제공되고,  상기 제 3 채널 형성 영역은 상기 제 3 트랜지스터의 상기 게이트 위에 제공되고,  상기 커패시터의 제 2 전극 및 제 1 도전층은 상기 제 3 채널 형성 영역 위에 제공되고,  상기 제 1 도전층은 상기 제 1 트랜지스터의 소스 및 드레인 중 하나 및 상기 제 2 트랜지스터의 소스 또는 드레인 중 하나와 직접 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>9. 반도체 장치에 있어서:  제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터;  제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터;  제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터; 및  커패시터를 포함하고,상기 제 1 트랜지스터의 게이트는 상기 제 1 채널 형성 영역 위에 제공되고,  상기 제 2 트랜지스터의 게이트는 상기 제 2 채널 형성 영역 위에 제공되고,  상기 제 3 트랜지스터의 게이트 및 상기 커패시터의 제 1 전극은 상기 제 1 트랜지스터의 상기 게이트 및 상기 제 2 트랜지스터의 상기 게이트 위에 제공되고,  상기 제 3 채널 형성 영역은 상기 제 3 트랜지스터의 상기 게이트 위에 제공되고,  상기 커패시터의 제 2 전극, 제 1 도전층, 및 제 2 도전층은 상기 제 3 채널 형성 영역 위에 제공되고,  상기 제 1 도전층은 상기 제 1 트랜지스터의 소스 및 드레인 중 하나 및 상기 제 2 트랜지스터의 소스 및 드레인 중 하나와 직접 접속되고,상기 제 2 도전층은 상기 제 1 트랜지스터의 상기 소스 및 상기 드레인 중 다른 하나와 직접 접속되는, 반도체 장치.</claim></claimInfo><claimInfo><claim>10. 반도체 장치에 있어서:  제 1 채널 형성 영역에 실리콘을 포함하는 제 1 트랜지스터;  제 2 채널 형성 영역에 실리콘을 포함하는 제 2 트랜지스터;  제 3 채널 형성 영역에 산화물 반도체를 포함하는 제 3 트랜지스터; 및  커패시터를 포함하는, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>KOYAMA, Jun</engName><name>고야마 준</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country> </country><engName>YAMAZAKI, Shunpei</engName><name>야마자키 순페이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2009.12.25</priorityApplicationDate><priorityApplicationNumber>JP-P-2009-293982</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2024.09.24</receiptDate><receiptNumber>1-1-2024-1041879-55</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.08.20</receiptDate><receiptNumber>9-5-2025-0794954-90</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247031889.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=348aaf18c46825cf02d6c2de1c78338eb5768b3bf1aba7dda07864d321191f49d4009facb35abcc71249e4c1557c85bf1399be54b68d75ba88812331b441b9bf2bb339b136e008da</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cff816939851e79e1220c4682f1e0c760925e525e0fef0fc5de2afb0751f017e7daab7903f8b218707f37c75076ac145f49761c8358c1baaf4</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>