|g22_lab3_FIR
x[0] => input_sig[0][0].DATAIN
x[1] => input_sig[0][1].DATAIN
x[2] => input_sig[0][2].DATAIN
x[3] => input_sig[0][3].DATAIN
x[4] => input_sig[0][4].DATAIN
x[5] => input_sig[0][5].DATAIN
x[6] => input_sig[0][6].DATAIN
x[7] => input_sig[0][7].DATAIN
x[8] => input_sig[0][8].DATAIN
x[9] => input_sig[0][9].DATAIN
x[10] => input_sig[0][10].DATAIN
x[11] => input_sig[0][11].DATAIN
x[12] => input_sig[0][12].DATAIN
x[13] => input_sig[0][13].DATAIN
x[14] => input_sig[0][14].DATAIN
x[15] => input_sig[0][15].DATAIN
clk => sum[15].CLK
clk => sum[16].CLK
clk => sum[17].CLK
clk => sum[18].CLK
clk => sum[19].CLK
clk => sum[20].CLK
clk => sum[21].CLK
clk => sum[22].CLK
clk => sum[23].CLK
clk => sum[24].CLK
clk => sum[25].CLK
clk => sum[26].CLK
clk => sum[27].CLK
clk => sum[28].CLK
clk => sum[29].CLK
clk => sum[30].CLK
clk => sum[31].CLK
clk => input_sig[0][0].CLK
clk => input_sig[0][1].CLK
clk => input_sig[0][2].CLK
clk => input_sig[0][3].CLK
clk => input_sig[0][4].CLK
clk => input_sig[0][5].CLK
clk => input_sig[0][6].CLK
clk => input_sig[0][7].CLK
clk => input_sig[0][8].CLK
clk => input_sig[0][9].CLK
clk => input_sig[0][10].CLK
clk => input_sig[0][11].CLK
clk => input_sig[0][12].CLK
clk => input_sig[0][13].CLK
clk => input_sig[0][14].CLK
clk => input_sig[0][15].CLK
clk => input_sig[1][0].CLK
clk => input_sig[1][1].CLK
clk => input_sig[1][2].CLK
clk => input_sig[1][3].CLK
clk => input_sig[1][4].CLK
clk => input_sig[1][5].CLK
clk => input_sig[1][6].CLK
clk => input_sig[1][7].CLK
clk => input_sig[1][8].CLK
clk => input_sig[1][9].CLK
clk => input_sig[1][10].CLK
clk => input_sig[1][11].CLK
clk => input_sig[1][12].CLK
clk => input_sig[1][13].CLK
clk => input_sig[1][14].CLK
clk => input_sig[1][15].CLK
clk => input_sig[2][0].CLK
clk => input_sig[2][1].CLK
clk => input_sig[2][2].CLK
clk => input_sig[2][3].CLK
clk => input_sig[2][4].CLK
clk => input_sig[2][5].CLK
clk => input_sig[2][6].CLK
clk => input_sig[2][7].CLK
clk => input_sig[2][8].CLK
clk => input_sig[2][9].CLK
clk => input_sig[2][10].CLK
clk => input_sig[2][11].CLK
clk => input_sig[2][12].CLK
clk => input_sig[2][13].CLK
clk => input_sig[2][14].CLK
clk => input_sig[2][15].CLK
clk => input_sig[3][0].CLK
clk => input_sig[3][1].CLK
clk => input_sig[3][2].CLK
clk => input_sig[3][3].CLK
clk => input_sig[3][4].CLK
clk => input_sig[3][5].CLK
clk => input_sig[3][6].CLK
clk => input_sig[3][7].CLK
clk => input_sig[3][8].CLK
clk => input_sig[3][9].CLK
clk => input_sig[3][10].CLK
clk => input_sig[3][11].CLK
clk => input_sig[3][12].CLK
clk => input_sig[3][13].CLK
clk => input_sig[3][14].CLK
clk => input_sig[3][15].CLK
clk => input_sig[4][0].CLK
clk => input_sig[4][1].CLK
clk => input_sig[4][2].CLK
clk => input_sig[4][3].CLK
clk => input_sig[4][4].CLK
clk => input_sig[4][5].CLK
clk => input_sig[4][6].CLK
clk => input_sig[4][7].CLK
clk => input_sig[4][8].CLK
clk => input_sig[4][9].CLK
clk => input_sig[4][10].CLK
clk => input_sig[4][11].CLK
clk => input_sig[4][12].CLK
clk => input_sig[4][13].CLK
clk => input_sig[4][14].CLK
clk => input_sig[4][15].CLK
clk => input_sig[5][0].CLK
clk => input_sig[5][1].CLK
clk => input_sig[5][2].CLK
clk => input_sig[5][3].CLK
clk => input_sig[5][4].CLK
clk => input_sig[5][5].CLK
clk => input_sig[5][6].CLK
clk => input_sig[5][7].CLK
clk => input_sig[5][8].CLK
clk => input_sig[5][9].CLK
clk => input_sig[5][10].CLK
clk => input_sig[5][11].CLK
clk => input_sig[5][12].CLK
clk => input_sig[5][13].CLK
clk => input_sig[5][14].CLK
clk => input_sig[5][15].CLK
clk => input_sig[6][0].CLK
clk => input_sig[6][1].CLK
clk => input_sig[6][2].CLK
clk => input_sig[6][3].CLK
clk => input_sig[6][4].CLK
clk => input_sig[6][5].CLK
clk => input_sig[6][6].CLK
clk => input_sig[6][7].CLK
clk => input_sig[6][8].CLK
clk => input_sig[6][9].CLK
clk => input_sig[6][10].CLK
clk => input_sig[6][11].CLK
clk => input_sig[6][12].CLK
clk => input_sig[6][13].CLK
clk => input_sig[6][14].CLK
clk => input_sig[6][15].CLK
clk => input_sig[7][0].CLK
clk => input_sig[7][1].CLK
clk => input_sig[7][2].CLK
clk => input_sig[7][3].CLK
clk => input_sig[7][4].CLK
clk => input_sig[7][5].CLK
clk => input_sig[7][6].CLK
clk => input_sig[7][7].CLK
clk => input_sig[7][8].CLK
clk => input_sig[7][9].CLK
clk => input_sig[7][10].CLK
clk => input_sig[7][11].CLK
clk => input_sig[7][12].CLK
clk => input_sig[7][13].CLK
clk => input_sig[7][14].CLK
clk => input_sig[7][15].CLK
clk => input_sig[8][0].CLK
clk => input_sig[8][1].CLK
clk => input_sig[8][2].CLK
clk => input_sig[8][3].CLK
clk => input_sig[8][4].CLK
clk => input_sig[8][5].CLK
clk => input_sig[8][6].CLK
clk => input_sig[8][7].CLK
clk => input_sig[8][8].CLK
clk => input_sig[8][9].CLK
clk => input_sig[8][10].CLK
clk => input_sig[8][11].CLK
clk => input_sig[8][12].CLK
clk => input_sig[8][13].CLK
clk => input_sig[8][14].CLK
clk => input_sig[8][15].CLK
clk => input_sig[9][0].CLK
clk => input_sig[9][1].CLK
clk => input_sig[9][2].CLK
clk => input_sig[9][3].CLK
clk => input_sig[9][4].CLK
clk => input_sig[9][5].CLK
clk => input_sig[9][6].CLK
clk => input_sig[9][7].CLK
clk => input_sig[9][8].CLK
clk => input_sig[9][9].CLK
clk => input_sig[9][10].CLK
clk => input_sig[9][11].CLK
clk => input_sig[9][12].CLK
clk => input_sig[9][13].CLK
clk => input_sig[9][14].CLK
clk => input_sig[9][15].CLK
clk => input_sig[10][0].CLK
clk => input_sig[10][1].CLK
clk => input_sig[10][2].CLK
clk => input_sig[10][3].CLK
clk => input_sig[10][4].CLK
clk => input_sig[10][5].CLK
clk => input_sig[10][6].CLK
clk => input_sig[10][7].CLK
clk => input_sig[10][8].CLK
clk => input_sig[10][9].CLK
clk => input_sig[10][10].CLK
clk => input_sig[10][11].CLK
clk => input_sig[10][12].CLK
clk => input_sig[10][13].CLK
clk => input_sig[10][14].CLK
clk => input_sig[10][15].CLK
clk => input_sig[11][0].CLK
clk => input_sig[11][1].CLK
clk => input_sig[11][2].CLK
clk => input_sig[11][3].CLK
clk => input_sig[11][4].CLK
clk => input_sig[11][5].CLK
clk => input_sig[11][6].CLK
clk => input_sig[11][7].CLK
clk => input_sig[11][8].CLK
clk => input_sig[11][9].CLK
clk => input_sig[11][10].CLK
clk => input_sig[11][11].CLK
clk => input_sig[11][12].CLK
clk => input_sig[11][13].CLK
clk => input_sig[11][14].CLK
clk => input_sig[11][15].CLK
clk => input_sig[12][0].CLK
clk => input_sig[12][1].CLK
clk => input_sig[12][2].CLK
clk => input_sig[12][3].CLK
clk => input_sig[12][4].CLK
clk => input_sig[12][5].CLK
clk => input_sig[12][6].CLK
clk => input_sig[12][7].CLK
clk => input_sig[12][8].CLK
clk => input_sig[12][9].CLK
clk => input_sig[12][10].CLK
clk => input_sig[12][11].CLK
clk => input_sig[12][12].CLK
clk => input_sig[12][13].CLK
clk => input_sig[12][14].CLK
clk => input_sig[12][15].CLK
clk => input_sig[13][0].CLK
clk => input_sig[13][1].CLK
clk => input_sig[13][2].CLK
clk => input_sig[13][3].CLK
clk => input_sig[13][4].CLK
clk => input_sig[13][5].CLK
clk => input_sig[13][6].CLK
clk => input_sig[13][7].CLK
clk => input_sig[13][8].CLK
clk => input_sig[13][9].CLK
clk => input_sig[13][10].CLK
clk => input_sig[13][11].CLK
clk => input_sig[13][12].CLK
clk => input_sig[13][13].CLK
clk => input_sig[13][14].CLK
clk => input_sig[13][15].CLK
clk => input_sig[14][0].CLK
clk => input_sig[14][1].CLK
clk => input_sig[14][2].CLK
clk => input_sig[14][3].CLK
clk => input_sig[14][4].CLK
clk => input_sig[14][5].CLK
clk => input_sig[14][6].CLK
clk => input_sig[14][7].CLK
clk => input_sig[14][8].CLK
clk => input_sig[14][9].CLK
clk => input_sig[14][10].CLK
clk => input_sig[14][11].CLK
clk => input_sig[14][12].CLK
clk => input_sig[14][13].CLK
clk => input_sig[14][14].CLK
clk => input_sig[14][15].CLK
clk => input_sig[15][0].CLK
clk => input_sig[15][1].CLK
clk => input_sig[15][2].CLK
clk => input_sig[15][3].CLK
clk => input_sig[15][4].CLK
clk => input_sig[15][5].CLK
clk => input_sig[15][6].CLK
clk => input_sig[15][7].CLK
clk => input_sig[15][8].CLK
clk => input_sig[15][9].CLK
clk => input_sig[15][10].CLK
clk => input_sig[15][11].CLK
clk => input_sig[15][12].CLK
clk => input_sig[15][13].CLK
clk => input_sig[15][14].CLK
clk => input_sig[15][15].CLK
clk => input_sig[16][0].CLK
clk => input_sig[16][1].CLK
clk => input_sig[16][2].CLK
clk => input_sig[16][3].CLK
clk => input_sig[16][4].CLK
clk => input_sig[16][5].CLK
clk => input_sig[16][6].CLK
clk => input_sig[16][7].CLK
clk => input_sig[16][8].CLK
clk => input_sig[16][9].CLK
clk => input_sig[16][10].CLK
clk => input_sig[16][11].CLK
clk => input_sig[16][12].CLK
clk => input_sig[16][13].CLK
clk => input_sig[16][14].CLK
clk => input_sig[16][15].CLK
clk => input_sig[17][0].CLK
clk => input_sig[17][1].CLK
clk => input_sig[17][2].CLK
clk => input_sig[17][3].CLK
clk => input_sig[17][4].CLK
clk => input_sig[17][5].CLK
clk => input_sig[17][6].CLK
clk => input_sig[17][7].CLK
clk => input_sig[17][8].CLK
clk => input_sig[17][9].CLK
clk => input_sig[17][10].CLK
clk => input_sig[17][11].CLK
clk => input_sig[17][12].CLK
clk => input_sig[17][13].CLK
clk => input_sig[17][14].CLK
clk => input_sig[17][15].CLK
clk => input_sig[18][0].CLK
clk => input_sig[18][1].CLK
clk => input_sig[18][2].CLK
clk => input_sig[18][3].CLK
clk => input_sig[18][4].CLK
clk => input_sig[18][5].CLK
clk => input_sig[18][6].CLK
clk => input_sig[18][7].CLK
clk => input_sig[18][8].CLK
clk => input_sig[18][9].CLK
clk => input_sig[18][10].CLK
clk => input_sig[18][11].CLK
clk => input_sig[18][12].CLK
clk => input_sig[18][13].CLK
clk => input_sig[18][14].CLK
clk => input_sig[18][15].CLK
clk => input_sig[19][0].CLK
clk => input_sig[19][1].CLK
clk => input_sig[19][2].CLK
clk => input_sig[19][3].CLK
clk => input_sig[19][4].CLK
clk => input_sig[19][5].CLK
clk => input_sig[19][6].CLK
clk => input_sig[19][7].CLK
clk => input_sig[19][8].CLK
clk => input_sig[19][9].CLK
clk => input_sig[19][10].CLK
clk => input_sig[19][11].CLK
clk => input_sig[19][12].CLK
clk => input_sig[19][13].CLK
clk => input_sig[19][14].CLK
clk => input_sig[19][15].CLK
clk => input_sig[20][0].CLK
clk => input_sig[20][1].CLK
clk => input_sig[20][2].CLK
clk => input_sig[20][3].CLK
clk => input_sig[20][4].CLK
clk => input_sig[20][5].CLK
clk => input_sig[20][6].CLK
clk => input_sig[20][7].CLK
clk => input_sig[20][8].CLK
clk => input_sig[20][9].CLK
clk => input_sig[20][10].CLK
clk => input_sig[20][11].CLK
clk => input_sig[20][12].CLK
clk => input_sig[20][13].CLK
clk => input_sig[20][14].CLK
clk => input_sig[20][15].CLK
clk => input_sig[21][0].CLK
clk => input_sig[21][1].CLK
clk => input_sig[21][2].CLK
clk => input_sig[21][3].CLK
clk => input_sig[21][4].CLK
clk => input_sig[21][5].CLK
clk => input_sig[21][6].CLK
clk => input_sig[21][7].CLK
clk => input_sig[21][8].CLK
clk => input_sig[21][9].CLK
clk => input_sig[21][10].CLK
clk => input_sig[21][11].CLK
clk => input_sig[21][12].CLK
clk => input_sig[21][13].CLK
clk => input_sig[21][14].CLK
clk => input_sig[21][15].CLK
clk => input_sig[22][0].CLK
clk => input_sig[22][1].CLK
clk => input_sig[22][2].CLK
clk => input_sig[22][3].CLK
clk => input_sig[22][4].CLK
clk => input_sig[22][5].CLK
clk => input_sig[22][6].CLK
clk => input_sig[22][7].CLK
clk => input_sig[22][8].CLK
clk => input_sig[22][9].CLK
clk => input_sig[22][10].CLK
clk => input_sig[22][11].CLK
clk => input_sig[22][12].CLK
clk => input_sig[22][13].CLK
clk => input_sig[22][14].CLK
clk => input_sig[22][15].CLK
clk => input_sig[23][0].CLK
clk => input_sig[23][1].CLK
clk => input_sig[23][2].CLK
clk => input_sig[23][3].CLK
clk => input_sig[23][4].CLK
clk => input_sig[23][5].CLK
clk => input_sig[23][6].CLK
clk => input_sig[23][7].CLK
clk => input_sig[23][8].CLK
clk => input_sig[23][9].CLK
clk => input_sig[23][10].CLK
clk => input_sig[23][11].CLK
clk => input_sig[23][12].CLK
clk => input_sig[23][13].CLK
clk => input_sig[23][14].CLK
clk => input_sig[23][15].CLK
clk => input_sig[24][0].CLK
clk => input_sig[24][1].CLK
clk => input_sig[24][2].CLK
clk => input_sig[24][3].CLK
clk => input_sig[24][4].CLK
clk => input_sig[24][5].CLK
clk => input_sig[24][6].CLK
clk => input_sig[24][7].CLK
clk => input_sig[24][8].CLK
clk => input_sig[24][9].CLK
clk => input_sig[24][10].CLK
clk => input_sig[24][11].CLK
clk => input_sig[24][12].CLK
clk => input_sig[24][13].CLK
clk => input_sig[24][14].CLK
clk => input_sig[24][15].CLK
rst => input_sig[0][0].ACLR
rst => input_sig[0][1].ACLR
rst => input_sig[0][2].ACLR
rst => input_sig[0][3].ACLR
rst => input_sig[0][4].ACLR
rst => input_sig[0][5].ACLR
rst => input_sig[0][6].ACLR
rst => input_sig[0][7].ACLR
rst => input_sig[0][8].ACLR
rst => input_sig[0][9].ACLR
rst => input_sig[0][10].ACLR
rst => input_sig[0][11].ACLR
rst => input_sig[0][12].ACLR
rst => input_sig[0][13].ACLR
rst => input_sig[0][14].ACLR
rst => input_sig[0][15].ACLR
rst => input_sig[1][0].ACLR
rst => input_sig[1][1].ACLR
rst => input_sig[1][2].ACLR
rst => input_sig[1][3].ACLR
rst => input_sig[1][4].ACLR
rst => input_sig[1][5].ACLR
rst => input_sig[1][6].ACLR
rst => input_sig[1][7].ACLR
rst => input_sig[1][8].ACLR
rst => input_sig[1][9].ACLR
rst => input_sig[1][10].ACLR
rst => input_sig[1][11].ACLR
rst => input_sig[1][12].ACLR
rst => input_sig[1][13].ACLR
rst => input_sig[1][14].ACLR
rst => input_sig[1][15].ACLR
rst => input_sig[2][0].ACLR
rst => input_sig[2][1].ACLR
rst => input_sig[2][2].ACLR
rst => input_sig[2][3].ACLR
rst => input_sig[2][4].ACLR
rst => input_sig[2][5].ACLR
rst => input_sig[2][6].ACLR
rst => input_sig[2][7].ACLR
rst => input_sig[2][8].ACLR
rst => input_sig[2][9].ACLR
rst => input_sig[2][10].ACLR
rst => input_sig[2][11].ACLR
rst => input_sig[2][12].ACLR
rst => input_sig[2][13].ACLR
rst => input_sig[2][14].ACLR
rst => input_sig[2][15].ACLR
rst => input_sig[3][0].ACLR
rst => input_sig[3][1].ACLR
rst => input_sig[3][2].ACLR
rst => input_sig[3][3].ACLR
rst => input_sig[3][4].ACLR
rst => input_sig[3][5].ACLR
rst => input_sig[3][6].ACLR
rst => input_sig[3][7].ACLR
rst => input_sig[3][8].ACLR
rst => input_sig[3][9].ACLR
rst => input_sig[3][10].ACLR
rst => input_sig[3][11].ACLR
rst => input_sig[3][12].ACLR
rst => input_sig[3][13].ACLR
rst => input_sig[3][14].ACLR
rst => input_sig[3][15].ACLR
rst => input_sig[4][0].ACLR
rst => input_sig[4][1].ACLR
rst => input_sig[4][2].ACLR
rst => input_sig[4][3].ACLR
rst => input_sig[4][4].ACLR
rst => input_sig[4][5].ACLR
rst => input_sig[4][6].ACLR
rst => input_sig[4][7].ACLR
rst => input_sig[4][8].ACLR
rst => input_sig[4][9].ACLR
rst => input_sig[4][10].ACLR
rst => input_sig[4][11].ACLR
rst => input_sig[4][12].ACLR
rst => input_sig[4][13].ACLR
rst => input_sig[4][14].ACLR
rst => input_sig[4][15].ACLR
rst => input_sig[5][0].ACLR
rst => input_sig[5][1].ACLR
rst => input_sig[5][2].ACLR
rst => input_sig[5][3].ACLR
rst => input_sig[5][4].ACLR
rst => input_sig[5][5].ACLR
rst => input_sig[5][6].ACLR
rst => input_sig[5][7].ACLR
rst => input_sig[5][8].ACLR
rst => input_sig[5][9].ACLR
rst => input_sig[5][10].ACLR
rst => input_sig[5][11].ACLR
rst => input_sig[5][12].ACLR
rst => input_sig[5][13].ACLR
rst => input_sig[5][14].ACLR
rst => input_sig[5][15].ACLR
rst => input_sig[6][0].ACLR
rst => input_sig[6][1].ACLR
rst => input_sig[6][2].ACLR
rst => input_sig[6][3].ACLR
rst => input_sig[6][4].ACLR
rst => input_sig[6][5].ACLR
rst => input_sig[6][6].ACLR
rst => input_sig[6][7].ACLR
rst => input_sig[6][8].ACLR
rst => input_sig[6][9].ACLR
rst => input_sig[6][10].ACLR
rst => input_sig[6][11].ACLR
rst => input_sig[6][12].ACLR
rst => input_sig[6][13].ACLR
rst => input_sig[6][14].ACLR
rst => input_sig[6][15].ACLR
rst => input_sig[7][0].ACLR
rst => input_sig[7][1].ACLR
rst => input_sig[7][2].ACLR
rst => input_sig[7][3].ACLR
rst => input_sig[7][4].ACLR
rst => input_sig[7][5].ACLR
rst => input_sig[7][6].ACLR
rst => input_sig[7][7].ACLR
rst => input_sig[7][8].ACLR
rst => input_sig[7][9].ACLR
rst => input_sig[7][10].ACLR
rst => input_sig[7][11].ACLR
rst => input_sig[7][12].ACLR
rst => input_sig[7][13].ACLR
rst => input_sig[7][14].ACLR
rst => input_sig[7][15].ACLR
rst => input_sig[8][0].ACLR
rst => input_sig[8][1].ACLR
rst => input_sig[8][2].ACLR
rst => input_sig[8][3].ACLR
rst => input_sig[8][4].ACLR
rst => input_sig[8][5].ACLR
rst => input_sig[8][6].ACLR
rst => input_sig[8][7].ACLR
rst => input_sig[8][8].ACLR
rst => input_sig[8][9].ACLR
rst => input_sig[8][10].ACLR
rst => input_sig[8][11].ACLR
rst => input_sig[8][12].ACLR
rst => input_sig[8][13].ACLR
rst => input_sig[8][14].ACLR
rst => input_sig[8][15].ACLR
rst => input_sig[9][0].ACLR
rst => input_sig[9][1].ACLR
rst => input_sig[9][2].ACLR
rst => input_sig[9][3].ACLR
rst => input_sig[9][4].ACLR
rst => input_sig[9][5].ACLR
rst => input_sig[9][6].ACLR
rst => input_sig[9][7].ACLR
rst => input_sig[9][8].ACLR
rst => input_sig[9][9].ACLR
rst => input_sig[9][10].ACLR
rst => input_sig[9][11].ACLR
rst => input_sig[9][12].ACLR
rst => input_sig[9][13].ACLR
rst => input_sig[9][14].ACLR
rst => input_sig[9][15].ACLR
rst => input_sig[10][0].ACLR
rst => input_sig[10][1].ACLR
rst => input_sig[10][2].ACLR
rst => input_sig[10][3].ACLR
rst => input_sig[10][4].ACLR
rst => input_sig[10][5].ACLR
rst => input_sig[10][6].ACLR
rst => input_sig[10][7].ACLR
rst => input_sig[10][8].ACLR
rst => input_sig[10][9].ACLR
rst => input_sig[10][10].ACLR
rst => input_sig[10][11].ACLR
rst => input_sig[10][12].ACLR
rst => input_sig[10][13].ACLR
rst => input_sig[10][14].ACLR
rst => input_sig[10][15].ACLR
rst => input_sig[11][0].ACLR
rst => input_sig[11][1].ACLR
rst => input_sig[11][2].ACLR
rst => input_sig[11][3].ACLR
rst => input_sig[11][4].ACLR
rst => input_sig[11][5].ACLR
rst => input_sig[11][6].ACLR
rst => input_sig[11][7].ACLR
rst => input_sig[11][8].ACLR
rst => input_sig[11][9].ACLR
rst => input_sig[11][10].ACLR
rst => input_sig[11][11].ACLR
rst => input_sig[11][12].ACLR
rst => input_sig[11][13].ACLR
rst => input_sig[11][14].ACLR
rst => input_sig[11][15].ACLR
rst => input_sig[12][0].ACLR
rst => input_sig[12][1].ACLR
rst => input_sig[12][2].ACLR
rst => input_sig[12][3].ACLR
rst => input_sig[12][4].ACLR
rst => input_sig[12][5].ACLR
rst => input_sig[12][6].ACLR
rst => input_sig[12][7].ACLR
rst => input_sig[12][8].ACLR
rst => input_sig[12][9].ACLR
rst => input_sig[12][10].ACLR
rst => input_sig[12][11].ACLR
rst => input_sig[12][12].ACLR
rst => input_sig[12][13].ACLR
rst => input_sig[12][14].ACLR
rst => input_sig[12][15].ACLR
rst => input_sig[13][0].ACLR
rst => input_sig[13][1].ACLR
rst => input_sig[13][2].ACLR
rst => input_sig[13][3].ACLR
rst => input_sig[13][4].ACLR
rst => input_sig[13][5].ACLR
rst => input_sig[13][6].ACLR
rst => input_sig[13][7].ACLR
rst => input_sig[13][8].ACLR
rst => input_sig[13][9].ACLR
rst => input_sig[13][10].ACLR
rst => input_sig[13][11].ACLR
rst => input_sig[13][12].ACLR
rst => input_sig[13][13].ACLR
rst => input_sig[13][14].ACLR
rst => input_sig[13][15].ACLR
rst => input_sig[14][0].ACLR
rst => input_sig[14][1].ACLR
rst => input_sig[14][2].ACLR
rst => input_sig[14][3].ACLR
rst => input_sig[14][4].ACLR
rst => input_sig[14][5].ACLR
rst => input_sig[14][6].ACLR
rst => input_sig[14][7].ACLR
rst => input_sig[14][8].ACLR
rst => input_sig[14][9].ACLR
rst => input_sig[14][10].ACLR
rst => input_sig[14][11].ACLR
rst => input_sig[14][12].ACLR
rst => input_sig[14][13].ACLR
rst => input_sig[14][14].ACLR
rst => input_sig[14][15].ACLR
rst => input_sig[15][0].ACLR
rst => input_sig[15][1].ACLR
rst => input_sig[15][2].ACLR
rst => input_sig[15][3].ACLR
rst => input_sig[15][4].ACLR
rst => input_sig[15][5].ACLR
rst => input_sig[15][6].ACLR
rst => input_sig[15][7].ACLR
rst => input_sig[15][8].ACLR
rst => input_sig[15][9].ACLR
rst => input_sig[15][10].ACLR
rst => input_sig[15][11].ACLR
rst => input_sig[15][12].ACLR
rst => input_sig[15][13].ACLR
rst => input_sig[15][14].ACLR
rst => input_sig[15][15].ACLR
rst => input_sig[16][0].ACLR
rst => input_sig[16][1].ACLR
rst => input_sig[16][2].ACLR
rst => input_sig[16][3].ACLR
rst => input_sig[16][4].ACLR
rst => input_sig[16][5].ACLR
rst => input_sig[16][6].ACLR
rst => input_sig[16][7].ACLR
rst => input_sig[16][8].ACLR
rst => input_sig[16][9].ACLR
rst => input_sig[16][10].ACLR
rst => input_sig[16][11].ACLR
rst => input_sig[16][12].ACLR
rst => input_sig[16][13].ACLR
rst => input_sig[16][14].ACLR
rst => input_sig[16][15].ACLR
rst => input_sig[17][0].ACLR
rst => input_sig[17][1].ACLR
rst => input_sig[17][2].ACLR
rst => input_sig[17][3].ACLR
rst => input_sig[17][4].ACLR
rst => input_sig[17][5].ACLR
rst => input_sig[17][6].ACLR
rst => input_sig[17][7].ACLR
rst => input_sig[17][8].ACLR
rst => input_sig[17][9].ACLR
rst => input_sig[17][10].ACLR
rst => input_sig[17][11].ACLR
rst => input_sig[17][12].ACLR
rst => input_sig[17][13].ACLR
rst => input_sig[17][14].ACLR
rst => input_sig[17][15].ACLR
rst => input_sig[18][0].ACLR
rst => input_sig[18][1].ACLR
rst => input_sig[18][2].ACLR
rst => input_sig[18][3].ACLR
rst => input_sig[18][4].ACLR
rst => input_sig[18][5].ACLR
rst => input_sig[18][6].ACLR
rst => input_sig[18][7].ACLR
rst => input_sig[18][8].ACLR
rst => input_sig[18][9].ACLR
rst => input_sig[18][10].ACLR
rst => input_sig[18][11].ACLR
rst => input_sig[18][12].ACLR
rst => input_sig[18][13].ACLR
rst => input_sig[18][14].ACLR
rst => input_sig[18][15].ACLR
rst => input_sig[19][0].ACLR
rst => input_sig[19][1].ACLR
rst => input_sig[19][2].ACLR
rst => input_sig[19][3].ACLR
rst => input_sig[19][4].ACLR
rst => input_sig[19][5].ACLR
rst => input_sig[19][6].ACLR
rst => input_sig[19][7].ACLR
rst => input_sig[19][8].ACLR
rst => input_sig[19][9].ACLR
rst => input_sig[19][10].ACLR
rst => input_sig[19][11].ACLR
rst => input_sig[19][12].ACLR
rst => input_sig[19][13].ACLR
rst => input_sig[19][14].ACLR
rst => input_sig[19][15].ACLR
rst => input_sig[20][0].ACLR
rst => input_sig[20][1].ACLR
rst => input_sig[20][2].ACLR
rst => input_sig[20][3].ACLR
rst => input_sig[20][4].ACLR
rst => input_sig[20][5].ACLR
rst => input_sig[20][6].ACLR
rst => input_sig[20][7].ACLR
rst => input_sig[20][8].ACLR
rst => input_sig[20][9].ACLR
rst => input_sig[20][10].ACLR
rst => input_sig[20][11].ACLR
rst => input_sig[20][12].ACLR
rst => input_sig[20][13].ACLR
rst => input_sig[20][14].ACLR
rst => input_sig[20][15].ACLR
rst => input_sig[21][0].ACLR
rst => input_sig[21][1].ACLR
rst => input_sig[21][2].ACLR
rst => input_sig[21][3].ACLR
rst => input_sig[21][4].ACLR
rst => input_sig[21][5].ACLR
rst => input_sig[21][6].ACLR
rst => input_sig[21][7].ACLR
rst => input_sig[21][8].ACLR
rst => input_sig[21][9].ACLR
rst => input_sig[21][10].ACLR
rst => input_sig[21][11].ACLR
rst => input_sig[21][12].ACLR
rst => input_sig[21][13].ACLR
rst => input_sig[21][14].ACLR
rst => input_sig[21][15].ACLR
rst => input_sig[22][0].ACLR
rst => input_sig[22][1].ACLR
rst => input_sig[22][2].ACLR
rst => input_sig[22][3].ACLR
rst => input_sig[22][4].ACLR
rst => input_sig[22][5].ACLR
rst => input_sig[22][6].ACLR
rst => input_sig[22][7].ACLR
rst => input_sig[22][8].ACLR
rst => input_sig[22][9].ACLR
rst => input_sig[22][10].ACLR
rst => input_sig[22][11].ACLR
rst => input_sig[22][12].ACLR
rst => input_sig[22][13].ACLR
rst => input_sig[22][14].ACLR
rst => input_sig[22][15].ACLR
rst => input_sig[23][0].ACLR
rst => input_sig[23][1].ACLR
rst => input_sig[23][2].ACLR
rst => input_sig[23][3].ACLR
rst => input_sig[23][4].ACLR
rst => input_sig[23][5].ACLR
rst => input_sig[23][6].ACLR
rst => input_sig[23][7].ACLR
rst => input_sig[23][8].ACLR
rst => input_sig[23][9].ACLR
rst => input_sig[23][10].ACLR
rst => input_sig[23][11].ACLR
rst => input_sig[23][12].ACLR
rst => input_sig[23][13].ACLR
rst => input_sig[23][14].ACLR
rst => input_sig[23][15].ACLR
rst => input_sig[24][0].ACLR
rst => input_sig[24][1].ACLR
rst => input_sig[24][2].ACLR
rst => input_sig[24][3].ACLR
rst => input_sig[24][4].ACLR
rst => input_sig[24][5].ACLR
rst => input_sig[24][6].ACLR
rst => input_sig[24][7].ACLR
rst => input_sig[24][8].ACLR
rst => input_sig[24][9].ACLR
rst => input_sig[24][10].ACLR
rst => input_sig[24][11].ACLR
rst => input_sig[24][12].ACLR
rst => input_sig[24][13].ACLR
rst => input_sig[24][14].ACLR
rst => input_sig[24][15].ACLR
rst => sum[31].ENA
rst => sum[30].ENA
rst => sum[29].ENA
rst => sum[28].ENA
rst => sum[27].ENA
rst => sum[26].ENA
rst => sum[25].ENA
rst => sum[24].ENA
rst => sum[23].ENA
rst => sum[22].ENA
rst => sum[21].ENA
rst => sum[20].ENA
rst => sum[19].ENA
rst => sum[18].ENA
rst => sum[17].ENA
rst => sum[16].ENA
rst => sum[15].ENA
y[0] << sum[15].DB_MAX_OUTPUT_PORT_TYPE
y[1] << sum[16].DB_MAX_OUTPUT_PORT_TYPE
y[2] << sum[17].DB_MAX_OUTPUT_PORT_TYPE
y[3] << sum[18].DB_MAX_OUTPUT_PORT_TYPE
y[4] << sum[19].DB_MAX_OUTPUT_PORT_TYPE
y[5] << sum[20].DB_MAX_OUTPUT_PORT_TYPE
y[6] << sum[21].DB_MAX_OUTPUT_PORT_TYPE
y[7] << sum[22].DB_MAX_OUTPUT_PORT_TYPE
y[8] << sum[23].DB_MAX_OUTPUT_PORT_TYPE
y[9] << sum[24].DB_MAX_OUTPUT_PORT_TYPE
y[10] << sum[25].DB_MAX_OUTPUT_PORT_TYPE
y[11] << sum[26].DB_MAX_OUTPUT_PORT_TYPE
y[12] << sum[27].DB_MAX_OUTPUT_PORT_TYPE
y[13] << sum[28].DB_MAX_OUTPUT_PORT_TYPE
y[14] << sum[29].DB_MAX_OUTPUT_PORT_TYPE
y[15] << sum[30].DB_MAX_OUTPUT_PORT_TYPE
y[16] << sum[31].DB_MAX_OUTPUT_PORT_TYPE


