## 페이징 시스템
* paging 개념
    + 크기가 동일한 페이지로 가상 주소 공간과 이에 매칭하는 물리 주소 공간을 관리
    + 하드웨어 지원이 필요
        - 예) Intel x86시스템(32bit)에서는 4KB, 2MB, 1GB 지원
    + 리눅스에서는 4KB로 paging
    + 페이지 번호를 기반으로 가상 주소/물리 주소 매핑 정보를 기록/사용

---
## 페이징 시스템
* 프로세스(4GB)의 PCB에 Page Table 구조체를 가리키는 주소가 들어 있음
* Page Table에는 가상 주소와 물래 주소간 매핑 정보가 있음
> CPU -> 가상 주소 -> 가상 메모리 (Process A) Page1, Page2... -> Process A Page Table -> 물리 메모리 Frame 1, Frame2... -> CPU 처리

---
## 페이징 시스템 구조
* page 또는 page frame: 고정된 크기의 block(4kb)
* paging system
    + 가상 주소 v = (p, d)
        - p: 가상 메모리 페이지
        - d: p안에서 참조하는 위치
            * 가상 주소(Virtual Address) v = (p, d)
            * 페이지 번호 p, 변위(오프셋) d
* 페이지 크기가 4kb 예
    + 가상 주소의 0비트에서 11비트가 변위(d)를 나타내고
    + 12비트 이상이 페이지번호가 될 수 있음

---
## 모든 것은 결국 bit와 연결
* 프로세스가 4GB를 사용하는 이유 - 32bit 시스템에서 2의 32승이 4GB

---
## 페이지 테이블
* page table
    + 물리 주소에 있는 페이지 번호와 해당 페이지의 첫 물리 주소 정보를 매핑한 표
    + 가상 주소 v = (p, d) 라면
        - p : 페이지 번호
        - d : 페이지 처음부터 얼마 떨어진 위치인지
* paging system 동작
    + 해당 프로세스에서 특정 가상 주소 엑세스를 하려면
        - 해당 프로세스의 page table에 해당 가상 주소가 포함된 page 번호가 있는지 확인
        - page 번호가 있으면 이 page가 매핑된 첫 물리 주소를 알아내고(p')
        - p' + d가 물리 주소가 됨

| Process1         |           |          |
|------------------|-----------|----------|
| 데이터 또는 코드     | 페이지      | 가상주소   |
| abbreviate       | page1 - 0 | 0000000h |
| accommodate      | page1 - 1 |          |
| accuse A of B    | page1 - 2 |          |
| acquaint         | page1 - 3 |          |
| admantly         | page1 - 4 |          |
| adequate         | page2 - 0 | 0000005h |
| adhere           | page2 - 1 | 0000006h |
| adhesive         | page2 - 2 |          |
| alleviate        | page2 - 3 |          |
| amendment        | pate2 - 4 |          |
| anticipate       | page3 - 0 | 000000Ah |
| approve          | page3 - 1 |          |
| aspect           | page3 - 2 |          |
| aspire           | page3 - 3 |          |
| assess           | page3 - 4 |          |
| assume           | -         |          |
| assure           | -         |          |
| apprently        | -         |          |
| as to            | -         |          |
| assign           | -         |          |

| Process1 Page Table |          |          |                   |
|---------------------|----------|----------|-------------------|
| 페이지번호             | 가상주소   | 물리주소   | vaild-invalid bit |
| page1               | 0000000h | 0000h    | v                 |
| page2               | 0000005h | 2000h    | i                 |
| page3               | 000000Ah | 1000h    | i                 |
| -                   | -        | -        |                   |

| Pysical Address  |       |
|------------------|-------|
| abbreviate       | 0000h |
| accommodate      |       |
| accuse A of B    |       |
| acquaint         |       |
| admantly         |       |
| anticipate       | 1000h |
| approve          |       |
| aspect           |       |
| aspire           |       |
| assess           |       |
| adequate         | 2000h |
| adhere           |       |
| adhesive         |       |
| alleviate        |       |
| amendment        |       |

* 물리 메모리에 들어가는 주소들은 순서와 상관 없다.
* aspect를 찾는다고 할 떄 페이지 번호 page3으로 가서 변위 값이 3만큼 떨어져있으니 해당 주소를 물리 주소를 찾는다. 
    + page3 + 3, 1000h + 3
* 모든 데이터가 물리 주소에 다 들어갈 필요는 없다
* 페이지 테이블에는 맨 앞의 페이지 번호, 가상주소, 물리주소가 들어있고 valid-invalid bit에 v면 pysical Address에 들어있는 것이고, i면 없는 것이다.

## 페이징 시스템과 MMU(컴퓨터 구조)
* CPU는 가상 주소 접근시
    + MMU 하드에어 장치를 통해 물리 메모리 접근
* 프로세스 생성시, 페이지 테이블 정보 생성
    + PCB등에서 해당 페이지 접근 가능하고 관련 정보는 물리 메모리에 적재
    + 프로세스 구동시 해당 페이지 base 주소가 별도 레이즈서테 저장(CR3)
    + CPU가 가상 주소 접근시, MMU가 페이지 테이블 base 주소를 접근해서 물리 주소를 가져옴