 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
 0x0000 ; BBTXCONF ; pclk ; reset_n ;;;; [31:26] ; 6'h0 ; RO ;;;;
;;;;;; reg_stf_num_add_msb; [25:23] ; 3'b0 ; R/W ;;;;
;;;;;; reg_coef_sel_msb ; [22] ; 1'h0 ; R/W ;;;;
;;;;;; reg_ntx_contin_en ; [21] ; 1'b0 ; R/W ;;;;
;;;;;; reg_txpwr_ht2040_diff ; [20] ; 1'b1 ; R/W ;;;;
;;;;;; reg_txpwr_sys2040_diff ; [19] ; 1'b1 ; R/W ;;;;
;;;;;; reg_stf_num_add; [18:16] ; 3'b0 ; R/W ;;;;
;;;;;; reg_tx_err_rst_val ; [15] ; 1'b1 ; R/W ;;;;
;;;;;; reg_coef_sel ; [14:13] ; 2'h0 ; R/W ;;;;
;;;;;; reg_init_phase ; [12:11] ; 2'h0 ; R/W ;;;;
;;;;;; reg_scrm_dis ; [10] ; 1'b0 ; R/W ;;;;
;;;;;; reg_ntx_window ; [9:8] ; 2'b0 ; R/W ;;;;
;;;;;; reg_seed_load ; [7] ; 1'b0 ; R/W ;;;;
;;;;;; reg_seed ; [6:0] ; 7'b0 ; R/W ;;;;
 0x0004; BBTXANALOG_CTRL1; pclk; reset_n;;;reg_loop_back_en; [31]; 1'h0; R/W;;;;
;;;;;;; [30:28]; 3'h0; RO;;;;
;;;;;; reg_spur_db_cfg; [27:20]; -8'd80; R/W;;;;
;;;;;; reg_rssi_cfg; [19:12]; 8'hb0; R/W;;;;
;;;;;;; [11:2]; 10'h0; RO;;;;
;;;;;; reg_tx_shr; [1:0]; 2'h0; R/W;;;;
 0x0008; BB_HT40_DUG; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_spur_en; [26]; 1'b0; R/W ;;;;
;;;;;; reg_spur_freq; [25:16] ; 10'd998 ; R/W ;;;;
;;;;;; reg_packet_num; [15:12] ; 4'h0 ; R/W ;;;;
;;;;;; reg_packet_gain; [11:4] ; 8'd65 ; R/W ;;;; 
;;;;;; reg_packet_rate; [3:0] ; 4'h0 ; R/W ;;;;
 0x000c; BB_HT40_DUG1; pclk; reset_n ;;;; [31:25] ; 7'h0; RO ;;;;
;;;;;; reg_packet_cbw; [24] ; 1'h0 ; R/W ;;;; 
;;;;;; reg_packet_len; [23:8] ; 16'h0 ; R/W ;;;;
;;;;;; reg_packet_idle_time; [7:0] ; 8'h0 ; R/W ;;;;
 0x0010; BB_IQ_MIS_CORR0; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef1; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:13] ; 3'h0 ; R/W ;;;;  
;;;;;; reg_tx_iqam_x2; [12] ; 1'h0 ; R/W ;;;; 
;;;;;; reg_tx_iq_mis_corr_en; [11] ; 1'h0 ; R/W ;;;; 
;;;;;; reg_iq_mis_coef0; [10:0] ; 11'h0 ; R/W ;;;; 
 0x0014; BB_IQ_MIS_CORR1; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef3; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef2; [10:0] ; 11'h0 ; R/W ;;;;
 0x0018; BB_IQ_MIS_CORR2; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef5; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef4; [10:0] ; 11'h0 ; R/W ;;;;
 0x001c; BB_IQ_MIS_CORR3; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef7; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef6; [10:0] ; 11'h0 ; R/W ;;;;
 0x0020; BB_IQ_MIS_CORR4; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef9; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef8; [10:0] ; 11'h0 ; R/W ;;;; 
 0x0024; BB_IQ_MIS_CORR5; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef11; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef10; [10:0] ; 11'h0 ; R/W ;;;;
 0x0028; BB_IQ_MIS_CORR6; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef13; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef12; [10:0] ; 11'h0 ; R/W ;;;;
 0x002c; BB_IQ_MIS_CORR7; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef15; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef14; [10:0] ; 11'h0 ; R/W ;;;;
 0x0030; BB_IQ_MIS_CORR8; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef17; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef16; [10:0] ; 11'h0 ; R/W ;;;; 
 0x0034; BB_IQ_MIS_CORR9; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef19; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef18; [10:0] ; 11'h0 ; R/W ;;;;
 0x0038; BB_IQ_MIS_CORR10; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef21; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef20; [10:0] ; 11'h0 ; R/W ;;;;
 0x003c; BB_IQ_MIS_CORR11; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef23; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef22; [10:0] ; 11'h0 ; R/W ;;;;
 0x0040; BB_IQ_MIS_CORR12; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef25; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef24; [10:0] ; 11'h0 ; R/W ;;;; 
 0x0044; BB_IQ_MIS_CORR13; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef27; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef26; [10:0] ; 11'h0 ; R/W ;;;;
 0x0048; BB_IQ_MIS_CORR14; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef29; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef28; [10:0] ; 11'h0 ; R/W ;;;;
 0x004c; BB_IQ_MIS_CORR15; pclk; reset_n;;;; [31:27]; 5'h0; RO;;;;
;;;;;; reg_iq_mis_coef31; [26:16] ; 11'h0 ; R/W ;;;; 
;;;;;;; [15:11] ; 5'h0 ; R/W ;;;;  
;;;;;; reg_iq_mis_coef30; [10:0] ; 11'h0 ; R/W ;;;;
 0x0050 ; BB_TX_TEST ; pclk ; reset_n ;;;; [31:7] ; 25'h0 ; RO ;;;;
;;;;;; reg_bbtx_clkgate6_en ; [6] ; 1'h0 ; R/W ;;;;
;;;;;; reg_bbtx_clkgate5_en ; [5] ; 1'h0 ; R/W ;;;;
;;;;;; reg_bbtx_clkgate4_en ; [4] ; 1'h0 ; R/W ;;;;
;;;;;; reg_bbtx_clkgate3_en ; [3] ; 1'h0 ; R/W ;;;;
;;;;;; reg_bbtx_clkgate2_en ; [2] ; 1'h0 ; R/W ;;;;
;;;;;; reg_bbtx_clkgate1_en ; [1] ; 1'h0 ; R/W ;;;;
;;;; Not;;reg_bbtxclk_en;[0];1'h0;R/W;;;;
 0x0054 ; BB_BTX_NOISE_I ; pclk ; reset_n ;;;; [31:20] ; 12'h0 ; RO ;;;;
;;;;;; btx_bkn_scale_i; [19] ; 1'd0 ; R/W ;;;; 
;;;;;; btx_bkn_num_i; [18:15] ; 4'd4 ; R/W ;;;; 
;;;;;; btx_bkn_thn_i; [14:8] ; 7'd40 ; R/W ;;;; 
;;;;;; btx_bkn_seed_i; [7:1] ; 7'd80 ; R/W ;;;;
;;;;;; btx_bkn_enable; [0] ; 1'd0 ; R/W ;;;;
 0x0058 ; BB_BTX_NOISE_Q ; pclk ; reset_n ;;;; [31:21] ; 11'h0 ; RO ;;;;
;;;;;; reg_btx_infinite; [20] ; 1'd0 ; R/W ;;;; 
;;;;;; btx_bkn_scale_q; [19] ; 1'd0 ; R/W ;;;; 
;;;;;; btx_bkn_num_q; [18:15] ; 4'd4 ; R/W ;;;; 
;;;;;; btx_bkn_thn_q; [14:8] ; 7'd40 ; R/W ;;;; 
;;;;;; btx_bkn_seed_q; [7:1] ; 7'd90 ; R/W ;;;;
;;;;;; ; [0] ; 1'h0 ; RO ;;;;
 0x005C ; BB_BTX_LR ; pclk ; reset_n ;;;; [31:24] ; 8'h0 ; RO ;;;;
;;;;;; reg_lr_pre_conf; [23:16] ; 8'd0 ; R/W ;;;; 
;;;;;; ; [15:14] ; 2'h0 ; RO ;;;;
;;;;;; reg_lr_short_pre_len; [13:8] ; 6'd24 ; R/W ;;;; 
;;;;;; ; [7:6] ; 2'h0 ; RO ;;;;
;;;;;; reg_lr_pre_len; [5:0] ; 6'd32 ; R/W ;;;;
 0x0060 ; BB_BTX_LR_CONF ; pclk ; reset_n ;;;reg_lr_rate_sdf; [31:16] ; 16'h0 ; R/W ;;;;
;;;;;; reg_lr_rate_conf; [15:0] ; 16'd0 ; R/W ;;;;
 0x03FC ; BBTXDATE ; pclk ; reset_n ;;;; [31:28] ; 4'h0 ; R/W ;;;;
;;;;;;reg_bbtx_date;[27:0];28'h1804080;R/W;;;;
