TimeQuest Timing Analyzer report for project
Sat Nov 28 18:51:00 2015
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'addsub:inst13|ins7t'
 12. Slow Model Setup: 'clock_generator:inst22|clock_divider_1024:inst101|inst10'
 13. Slow Model Setup: 'clkaddsub'
 14. Slow Model Setup: 'clock_generator:inst22|clock_divider_1024:inst102|inst10'
 15. Slow Model Setup: 'clock_generator:inst22|inst7'
 16. Slow Model Hold: 'addsub:inst13|ins7t'
 17. Slow Model Hold: 'clkaddsub'
 18. Slow Model Hold: 'clock_generator:inst22|clock_divider_1024:inst101|inst10'
 19. Slow Model Hold: 'clock_generator:inst22|clock_divider_1024:inst102|inst10'
 20. Slow Model Hold: 'clock_generator:inst22|inst7'
 21. Slow Model Minimum Pulse Width: 'clkaddsub'
 22. Slow Model Minimum Pulse Width: 'addsub:inst13|ins7t'
 23. Slow Model Minimum Pulse Width: 'clock_generator:inst22|clock_divider_1024:inst101|inst10'
 24. Slow Model Minimum Pulse Width: 'clock_generator:inst22|clock_divider_1024:inst102|inst10'
 25. Slow Model Minimum Pulse Width: 'clock_generator:inst22|inst7'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'addsub:inst13|ins7t'
 36. Fast Model Setup: 'clock_generator:inst22|clock_divider_1024:inst101|inst10'
 37. Fast Model Setup: 'clkaddsub'
 38. Fast Model Setup: 'clock_generator:inst22|clock_divider_1024:inst102|inst10'
 39. Fast Model Setup: 'clock_generator:inst22|inst7'
 40. Fast Model Hold: 'addsub:inst13|ins7t'
 41. Fast Model Hold: 'clkaddsub'
 42. Fast Model Hold: 'clock_generator:inst22|clock_divider_1024:inst101|inst10'
 43. Fast Model Hold: 'clock_generator:inst22|clock_divider_1024:inst102|inst10'
 44. Fast Model Hold: 'clock_generator:inst22|inst7'
 45. Fast Model Minimum Pulse Width: 'clkaddsub'
 46. Fast Model Minimum Pulse Width: 'addsub:inst13|ins7t'
 47. Fast Model Minimum Pulse Width: 'clock_generator:inst22|clock_divider_1024:inst101|inst10'
 48. Fast Model Minimum Pulse Width: 'clock_generator:inst22|clock_divider_1024:inst102|inst10'
 49. Fast Model Minimum Pulse Width: 'clock_generator:inst22|inst7'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; project                                                          ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+
; Clock Name                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                      ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+
; addsub:inst13|ins7t                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { addsub:inst13|ins7t }                                      ;
; clkaddsub                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkaddsub }                                                ;
; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst22|clock_divider_1024:inst101|inst10 } ;
; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst22|clock_divider_1024:inst102|inst10 } ;
; clock_generator:inst22|inst7                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst22|inst7 }                             ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                 ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                               ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
; 346.14 MHz ; 179.66 MHz      ; addsub:inst13|ins7t                                      ; limit due to hold check                                       ;
; 486.85 MHz ; 486.85 MHz      ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ;                                                               ;
; 525.21 MHz ; 420.17 MHz      ; clkaddsub                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
; 691.56 MHz ; 500.0 MHz       ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; limit due to high minimum pulse width violation (tch)         ;
; 838.22 MHz ; 500.0 MHz       ; clock_generator:inst22|inst7                             ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; addsub:inst13|ins7t                                      ; -1.889 ; -20.957       ;
; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; -1.054 ; -5.598        ;
; clkaddsub                                                ; -0.904 ; -4.638        ;
; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; -0.446 ; -1.622        ;
; clock_generator:inst22|inst7                             ; -0.193 ; -0.255        ;
+----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                           ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; addsub:inst13|ins7t                                      ; -2.783 ; -39.705       ;
; clkaddsub                                                ; -2.558 ; -2.558        ;
; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; -2.169 ; -2.169        ;
; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; -2.151 ; -2.151        ;
; clock_generator:inst22|inst7                             ; -0.870 ; -0.901        ;
+----------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; clkaddsub                                                ; -1.380 ; -11.380       ;
; addsub:inst13|ins7t                                      ; -1.018 ; -23.804       ;
; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; -0.500 ; -10.000       ;
; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; -0.500 ; -7.000        ;
; clock_generator:inst22|inst7                             ; -0.500 ; -3.000        ;
+----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'addsub:inst13|ins7t'                                                                                                                                            ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; -1.889 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.236     ; 2.689      ;
; -1.888 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.517     ; 2.407      ;
; -1.882 ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.285     ; 2.633      ;
; -1.861 ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.177     ; 2.720      ;
; -1.858 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.576     ; 2.318      ;
; -1.856 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.285     ; 2.607      ;
; -1.832 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.178     ; 2.690      ;
; -1.830 ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.236     ; 2.630      ;
; -1.825 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.625     ; 2.236      ;
; -1.801 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.518     ; 2.319      ;
; -1.798 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.426     ; 2.408      ;
; -1.769 ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.178     ; 2.627      ;
; -1.765 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.475     ; 2.326      ;
; -1.751 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.475     ; 2.312      ;
; -1.744 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.576     ; 2.204      ;
; -1.741 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.368     ; 2.409      ;
; -1.717 ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.236     ; 2.517      ;
; -1.706 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.338     ; 2.404      ;
; -1.699 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.426     ; 2.309      ;
; -1.679 ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.002      ; 2.717      ;
; -1.654 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.367     ; 2.323      ;
; -1.644 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.625     ; 2.055      ;
; -1.638 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.368     ; 2.306      ;
; -1.595 ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.000      ; 2.631      ;
; -1.592 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.576     ; 2.052      ;
; -1.570 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.000      ; 2.606      ;
; -1.539 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.340     ; 2.235      ;
; -1.531 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.518     ; 2.049      ;
; -1.510 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.426     ; 2.120      ;
; -1.479 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.190     ; 2.325      ;
; -1.472 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.188     ; 2.320      ;
; -1.464 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.190     ; 2.310      ;
; -1.396 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.624     ; 1.808      ;
; -1.369 ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.284     ; 2.121      ;
; -1.365 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.000      ; 2.401      ;
; -1.357 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.340     ; 2.053      ;
; -1.315 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.108      ; 2.459      ;
; -1.313 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.049      ; 2.398      ;
; -1.252 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.107      ; 2.395      ;
; -1.240 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.049      ; 2.325      ;
; -1.207 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.000      ; 2.243      ;
; -1.183 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.107      ; 2.326      ;
; -1.171 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.049      ; 2.256      ;
; -1.162 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.474     ; 1.724      ;
; -1.133 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.287      ; 2.456      ;
; -1.078 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.285      ; 2.399      ;
; -0.921 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.285      ; 2.242      ;
; -0.823 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.001      ; 1.860      ;
; 0.293  ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.224      ; 3.967      ;
; 0.437  ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.165      ; 3.764      ;
; 0.454  ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.165      ; 3.747      ;
; 0.475  ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.403      ; 3.964      ;
; 0.487  ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.116      ; 3.665      ;
; 0.487  ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.116      ; 3.665      ;
; 0.511  ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.223      ; 3.748      ;
; 0.539  ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.165      ; 3.662      ;
; 0.546  ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.224      ; 3.714      ;
; 0.600  ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.223      ; 3.659      ;
; 0.690  ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.165      ; 3.511      ;
; 0.707  ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.165      ; 3.494      ;
; 0.728  ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.403      ; 3.711      ;
; 0.740  ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.116      ; 3.412      ;
; 0.740  ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.116      ; 3.412      ;
; 0.764  ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.223      ; 3.495      ;
; 0.773  ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.401      ; 3.664      ;
; 0.774  ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.401      ; 3.663      ;
; 0.785  ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.117      ; 3.368      ;
; 0.792  ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.165      ; 3.409      ;
; 0.838  ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.165      ; 3.363      ;
; 0.853  ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.223      ; 3.406      ;
; 0.891  ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.223      ; 3.368      ;
; 1.019  ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.116      ; 3.133      ;
; 1.026  ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.401      ; 3.411      ;
; 1.027  ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.401      ; 3.410      ;
; 1.038  ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.117      ; 3.115      ;
; 1.091  ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.165      ; 3.110      ;
; 1.144  ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.223      ; 3.115      ;
; 1.171  ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.235      ; 3.850      ;
; 1.272  ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.116      ; 2.880      ;
; 1.306  ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.401      ; 3.131      ;
; 1.315  ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.176      ; 3.647      ;
; 1.332  ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.176      ; 3.630      ;
; 1.353  ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.414      ; 3.847      ;
; 1.365  ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.127      ; 3.548      ;
; 1.365  ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.127      ; 3.548      ;
; 1.389  ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.234      ; 3.631      ;
; 1.417  ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.176      ; 3.545      ;
; 1.478  ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.234      ; 3.542      ;
; 1.559  ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 3.401      ; 2.878      ;
; 1.651  ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.412      ; 3.547      ;
; 1.652  ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.412      ; 3.546      ;
; 1.663  ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.128      ; 3.251      ;
; 1.671  ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 4.235      ; 3.850      ;
; 1.716  ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.176      ; 3.246      ;
; 1.769  ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 4.234      ; 3.251      ;
; 1.815  ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 4.176      ; 3.647      ;
; 1.832  ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 4.176      ; 3.630      ;
; 1.853  ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 4.414      ; 3.847      ;
; 1.865  ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 4.127      ; 3.548      ;
; 1.865  ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 4.127      ; 3.548      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst22|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.054 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 2.090      ;
; -1.053 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 2.089      ;
; -1.053 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 2.089      ;
; -0.847 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.883      ;
; -0.846 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.882      ;
; -0.846 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.882      ;
; -0.727 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.763      ;
; -0.726 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.762      ;
; -0.726 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.762      ;
; -0.636 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.672      ;
; -0.635 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.671      ;
; -0.635 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.671      ;
; -0.590 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.626      ;
; -0.589 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.625      ;
; -0.589 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.625      ;
; -0.471 ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.507      ;
; -0.463 ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.499      ;
; -0.462 ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.498      ;
; -0.462 ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.498      ;
; -0.447 ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.483      ;
; -0.447 ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.483      ;
; -0.446 ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.482      ;
; -0.446 ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.482      ;
; -0.446 ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.482      ;
; -0.429 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.465      ;
; -0.428 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.464      ;
; -0.428 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.464      ;
; -0.426 ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.462      ;
; -0.425 ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.461      ;
; -0.425 ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.461      ;
; -0.309 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.345      ;
; -0.308 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.344      ;
; -0.308 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.344      ;
; -0.268 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.304      ;
; -0.264 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.300      ;
; -0.219 ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.255      ;
; -0.208 ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.244      ;
; -0.204 ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.240      ;
; -0.172 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.208      ;
; -0.171 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.207      ;
; -0.171 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.207      ;
; -0.033 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.069      ;
; 0.039  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.997      ;
; 0.040  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.996      ;
; 0.045  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.991      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 2.439  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.500        ; 2.310      ; 0.657      ;
; 2.939  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 2.310      ; 0.657      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clkaddsub'                                                                                                                                                                                                                  ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -0.904 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.940      ;
; -0.903 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.939      ;
; -0.902 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.938      ;
; -0.892 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.928      ;
; -0.891 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.927      ;
; -0.890 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.926      ;
; -0.759 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.795      ;
; -0.758 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.794      ;
; -0.757 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.793      ;
; -0.613 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.649      ;
; -0.612 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.648      ;
; -0.611 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.647      ;
; -0.478 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.514      ;
; -0.476 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.512      ;
; -0.475 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.511      ;
; -0.470 ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.506      ;
; -0.469 ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.505      ;
; -0.468 ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.504      ;
; -0.466 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.502      ;
; -0.464 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.500      ;
; -0.463 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.499      ;
; -0.451 ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.487      ;
; -0.450 ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.486      ;
; -0.449 ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.485      ;
; -0.333 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.369      ;
; -0.331 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.367      ;
; -0.330 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.366      ;
; -0.321 ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.357      ;
; -0.320 ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.356      ;
; -0.319 ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.355      ;
; -0.250 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.286      ;
; -0.250 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.286      ;
; -0.235 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.271      ;
; -0.233 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.269      ;
; -0.187 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.223      ;
; -0.185 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.221      ;
; -0.184 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.220      ;
; -0.069 ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.105      ;
; -0.055 ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.091      ;
; -0.052 ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.088      ;
; -0.051 ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.087      ;
; -0.047 ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.083      ;
; -0.043 ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 1.079      ;
; 0.041  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.995      ;
; 0.212  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.824      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.657      ;
; 2.828  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub   ; 0.500        ; 2.699      ; 0.657      ;
; 3.328  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub   ; 1.000        ; 2.699      ; 0.657      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst22|clock_divider_1024:inst102|inst10'                                                                                                                                                        ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -0.446 ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.482      ;
; -0.443 ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.479      ;
; -0.443 ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.479      ;
; -0.430 ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.466      ;
; -0.427 ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.463      ;
; -0.427 ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.463      ;
; -0.313 ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.349      ;
; -0.310 ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.346      ;
; -0.310 ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.346      ;
; -0.241 ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.277      ;
; -0.149 ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.185      ;
; -0.146 ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.182      ;
; -0.146 ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.182      ;
; -0.060 ; clock_generator:inst22|inst6 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.096      ;
; -0.050 ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.086      ;
; -0.049 ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst3 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.085      ;
; -0.046 ; clock_generator:inst22|inst5 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.082      ;
; -0.044 ; clock_generator:inst22|inst5 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.080      ;
; 0.040  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.996      ;
; 0.041  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst3 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.995      ;
; 0.042  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst2 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.994      ;
; 0.379  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst1 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|inst6 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|inst5 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst3 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst2 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 2.421  ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7                             ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.500        ; 2.292      ; 0.657      ;
; 2.921  ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7                             ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 2.292      ; 0.657      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst22|inst7'                                                                                                              ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.193 ; addsub:inst13|inst255 ; addsub:inst13|ins7t   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 1.000        ; 0.000      ; 1.229      ;
; -0.062 ; addsub:inst13|inst255 ; addsub:inst13|inst1   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 1.000        ; 0.000      ; 1.098      ;
; -0.048 ; addsub:inst13|inst1   ; addsub:inst13|ins7t   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 1.000        ; 0.000      ; 1.084      ;
; 0.222  ; addsub:inst13|inst1   ; addsub:inst13|inst255 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 1.000        ; 0.000      ; 0.814      ;
; 0.301  ; addsub:inst13|ins7t   ; addsub:inst13|inst1   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; 0.500        ; 1.011      ; 1.496      ;
; 0.379  ; addsub:inst13|inst1   ; addsub:inst13|inst1   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; addsub:inst13|inst255 ; addsub:inst13|inst255 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 1.000        ; 0.000      ; 0.657      ;
; 0.801  ; addsub:inst13|ins7t   ; addsub:inst13|inst1   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; 1.000        ; 1.011      ; 1.496      ;
; 1.140  ; addsub:inst13|ins7t   ; addsub:inst13|ins7t   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; 0.500        ; 1.011      ; 0.657      ;
; 1.640  ; addsub:inst13|ins7t   ; addsub:inst13|ins7t   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; 1.000        ; 1.011      ; 0.657      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'addsub:inst13|ins7t'                                                                                                                                             ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; -2.783 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.752      ; 2.485      ;
; -2.765 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.752      ; 2.503      ;
; -2.680 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.412      ; 2.248      ;
; -2.676 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.752      ; 2.592      ;
; -2.638 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.602      ; 2.480      ;
; -2.612 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.602      ; 2.506      ;
; -2.527 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.602      ; 2.591      ;
; -2.510 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.602      ; 2.608      ;
; -2.458 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.753      ; 2.811      ;
; -2.432 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.128      ; 2.212      ;
; -2.421 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.412      ; 2.507      ;
; -2.420 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.412      ; 2.508      ;
; -2.393 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.127      ; 2.250      ;
; -2.283 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.752      ; 2.485      ;
; -2.265 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.752      ; 2.503      ;
; -2.180 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.412      ; 2.248      ;
; -2.176 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.752      ; 2.592      ;
; -2.138 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.602      ; 2.480      ;
; -2.134 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.127      ; 2.509      ;
; -2.134 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.127      ; 2.509      ;
; -2.122 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 4.414      ; 2.808      ;
; -2.112 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.602      ; 2.506      ;
; -2.027 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.602      ; 2.591      ;
; -2.010 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.602      ; 2.608      ;
; -1.958 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.753      ; 2.811      ;
; -1.932 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.128      ; 2.212      ;
; -1.921 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.412      ; 2.507      ;
; -1.920 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.412      ; 2.508      ;
; -1.901 ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.741      ; 2.106      ;
; -1.901 ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.741      ; 2.106      ;
; -1.901 ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.741      ; 2.106      ;
; -1.893 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.127      ; 2.250      ;
; -1.752 ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.591      ; 2.105      ;
; -1.752 ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.591      ; 2.105      ;
; -1.752 ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.591      ; 2.105      ;
; -1.672 ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.591      ; 2.185      ;
; -1.672 ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.591      ; 2.185      ;
; -1.672 ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.591      ; 2.185      ;
; -1.661 ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.741      ; 2.346      ;
; -1.661 ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.741      ; 2.346      ;
; -1.661 ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.741      ; 2.346      ;
; -1.634 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.127      ; 2.509      ;
; -1.634 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.127      ; 2.509      ;
; -1.622 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 4.414      ; 2.808      ;
; -1.559 ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.591      ; 2.298      ;
; -1.501 ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.742      ; 2.507      ;
; -1.479 ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.591      ; 2.378      ;
; -1.385 ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.401      ; 2.282      ;
; -1.385 ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.401      ; 2.282      ;
; -1.385 ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.401      ; 2.282      ;
; -1.261 ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.742      ; 2.747      ;
; -1.217 ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.117      ; 2.166      ;
; -1.176 ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.403      ; 2.493      ;
; -1.157 ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.401      ; 2.510      ;
; -1.157 ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.401      ; 2.510      ;
; -1.157 ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.401      ; 2.510      ;
; -1.094 ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.116      ; 2.288      ;
; -1.094 ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.116      ; 2.288      ;
; -1.094 ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.116      ; 2.288      ;
; -1.089 ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.117      ; 2.294      ;
; -0.948 ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.403      ; 2.721      ;
; -0.897 ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.116      ; 2.485      ;
; -0.897 ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.116      ; 2.485      ;
; -0.897 ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 3.116      ; 2.485      ;
; 1.265  ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.518      ; 2.049      ;
; 1.418  ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.368      ; 2.052      ;
; 1.428  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.426      ; 2.120      ;
; 1.435  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.625      ; 2.326      ;
; 1.464  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.576      ; 2.306      ;
; 1.480  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.577      ; 2.323      ;
; 1.504  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.625      ; 2.395      ;
; 1.506  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; -0.048     ; 1.724      ;
; 1.515  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.475      ; 2.256      ;
; 1.535  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.518      ; 2.319      ;
; 1.567  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.576      ; 2.409      ;
; 1.567  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.626      ; 2.459      ;
; 1.570  ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.368      ; 2.204      ;
; 1.584  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.475      ; 2.325      ;
; 1.593  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.001      ; 1.860      ;
; 1.609  ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.178      ; 2.053      ;
; 1.617  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.426      ; 2.309      ;
; 1.622  ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.519      ; 2.407      ;
; 1.648  ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; -0.106     ; 1.808      ;
; 1.657  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.475      ; 2.398      ;
; 1.684  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.368      ; 2.318      ;
; 1.691  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.285      ; 2.242      ;
; 1.716  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.426      ; 2.408      ;
; 1.791  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.178      ; 2.235      ;
; 1.808  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.236      ; 2.310      ;
; 1.816  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.238      ; 2.320      ;
; 1.823  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.236      ; 2.325      ;
; 1.848  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.285      ; 2.399      ;
; 1.896  ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; -0.107     ; 2.055      ;
; 1.903  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.287      ; 2.456      ;
; 1.958  ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.180      ; 2.404      ;
; 1.977  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.000      ; 2.243      ;
; 2.021  ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.340      ; 2.627      ;
; 2.061  ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.190      ; 2.517      ;
; 2.077  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; -0.107     ; 2.236      ;
; 2.084  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.340      ; 2.690      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clkaddsub'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -2.558 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub   ; 0.000        ; 2.699      ; 0.657      ;
; -2.058 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub   ; -0.500       ; 2.699      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.558  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.824      ;
; 0.729  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.995      ;
; 0.813  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.079      ;
; 0.817  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.083      ;
; 0.821  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.087      ;
; 0.822  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.088      ;
; 0.825  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.091      ;
; 0.839  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.105      ;
; 0.954  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.220      ;
; 0.955  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.221      ;
; 0.957  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.223      ;
; 1.003  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.269      ;
; 1.005  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.271      ;
; 1.020  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.286      ;
; 1.020  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.286      ;
; 1.089  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.355      ;
; 1.090  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.356      ;
; 1.091  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.357      ;
; 1.100  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.366      ;
; 1.101  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.367      ;
; 1.103  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.369      ;
; 1.219  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.485      ;
; 1.220  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.486      ;
; 1.221  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.487      ;
; 1.233  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.499      ;
; 1.234  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.500      ;
; 1.236  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.502      ;
; 1.238  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.504      ;
; 1.239  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.505      ;
; 1.240  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.506      ;
; 1.245  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.511      ;
; 1.246  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.512      ;
; 1.248  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.514      ;
; 1.381  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.647      ;
; 1.382  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.648      ;
; 1.383  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.649      ;
; 1.527  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.793      ;
; 1.528  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.794      ;
; 1.529  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.795      ;
; 1.660  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.926      ;
; 1.661  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.927      ;
; 1.662  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.928      ;
; 1.672  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.938      ;
; 1.673  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.939      ;
; 1.674  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 1.940      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst22|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.169 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 2.310      ; 0.657      ;
; -1.669 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; -0.500       ; 2.310      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.725  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.991      ;
; 0.730  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.996      ;
; 0.731  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.997      ;
; 0.803  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.069      ;
; 0.941  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.207      ;
; 0.941  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.207      ;
; 0.942  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.208      ;
; 0.974  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.240      ;
; 0.978  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.244      ;
; 0.989  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.255      ;
; 1.034  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.300      ;
; 1.038  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.304      ;
; 1.078  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.344      ;
; 1.078  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.344      ;
; 1.079  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.345      ;
; 1.195  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.461      ;
; 1.195  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.461      ;
; 1.196  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.462      ;
; 1.198  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.464      ;
; 1.198  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.464      ;
; 1.199  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.465      ;
; 1.216  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.482      ;
; 1.216  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.482      ;
; 1.216  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.482      ;
; 1.217  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.483      ;
; 1.217  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.483      ;
; 1.232  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.498      ;
; 1.233  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.499      ;
; 1.241  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.507      ;
; 1.359  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.625      ;
; 1.359  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.625      ;
; 1.360  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.626      ;
; 1.405  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.671      ;
; 1.405  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.671      ;
; 1.406  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.672      ;
; 1.496  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.762      ;
; 1.496  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.762      ;
; 1.497  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.763      ;
; 1.616  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.882      ;
; 1.616  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.882      ;
; 1.617  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.883      ;
; 1.823  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 2.089      ;
; 1.823  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 2.089      ;
; 1.824  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 2.090      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst22|clock_divider_1024:inst102|inst10'                                                                                                                                                         ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.151 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7                             ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 2.292      ; 0.657      ;
; -1.651 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7                             ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; -0.500       ; 2.292      ; 0.657      ;
; 0.391  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst1 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst2 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst3 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|inst5 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst22|inst6 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.728  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst2 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.994      ;
; 0.729  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst3 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.995      ;
; 0.730  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.996      ;
; 0.814  ; clock_generator:inst22|inst5 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.080      ;
; 0.816  ; clock_generator:inst22|inst5 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.082      ;
; 0.819  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst3 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.085      ;
; 0.820  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.086      ;
; 0.830  ; clock_generator:inst22|inst6 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.096      ;
; 0.916  ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.182      ;
; 0.916  ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.182      ;
; 0.919  ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.185      ;
; 1.011  ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.277      ;
; 1.080  ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.346      ;
; 1.080  ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.346      ;
; 1.083  ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.349      ;
; 1.197  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.463      ;
; 1.200  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.466      ;
; 1.213  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.479      ;
; 1.213  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.479      ;
; 1.216  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.482      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst22|inst7'                                                                                                               ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.870 ; addsub:inst13|ins7t   ; addsub:inst13|ins7t   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; 0.000        ; 1.011      ; 0.657      ;
; -0.370 ; addsub:inst13|ins7t   ; addsub:inst13|ins7t   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; -0.500       ; 1.011      ; 0.657      ;
; -0.031 ; addsub:inst13|ins7t   ; addsub:inst13|inst1   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; 0.000        ; 1.011      ; 1.496      ;
; 0.391  ; addsub:inst13|inst255 ; addsub:inst13|inst255 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; addsub:inst13|inst1   ; addsub:inst13|inst1   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 0.000        ; 0.000      ; 0.657      ;
; 0.469  ; addsub:inst13|ins7t   ; addsub:inst13|inst1   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; -0.500       ; 1.011      ; 1.496      ;
; 0.548  ; addsub:inst13|inst1   ; addsub:inst13|inst255 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 0.000        ; 0.000      ; 0.814      ;
; 0.818  ; addsub:inst13|inst1   ; addsub:inst13|ins7t   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 0.000        ; 0.000      ; 1.084      ;
; 0.832  ; addsub:inst13|inst255 ; addsub:inst13|inst1   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 0.000        ; 0.000      ; 1.098      ;
; 0.963  ; addsub:inst13|inst255 ; addsub:inst13|ins7t   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 0.000        ; 0.000      ; 1.229      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clkaddsub'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clkaddsub ; Rise       ; clkaddsub                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; clkaddsub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clkaddsub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; clkaddsub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clkaddsub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; clkaddsub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clkaddsub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst9|clk                                 ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'addsub:inst13|ins7t'                                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; -1.018 ; -0.018       ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -1.018 ; -0.018       ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -1.018 ; -0.018       ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -1.018 ; -0.018       ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -1.018 ; -0.018       ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -1.018 ; -0.018       ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -1.018 ; -0.018       ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -1.018 ; -0.018       ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.926 ; 0.074        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.926 ; 0.074        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.926 ; 0.074        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.926 ; 0.074        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.926 ; 0.074        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.926 ; 0.074        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.926 ; 0.074        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.926 ; 0.074        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst18|combout                       ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst18|combout                       ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst18~clkctrl|inclk[0]              ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst18~clkctrl|inclk[0]              ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst18~clkctrl|outclk                ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst18~clkctrl|outclk                ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; -0.018 ; -0.018       ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst15|combout                       ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst15|combout                       ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst15~clkctrl|inclk[0]              ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst15~clkctrl|inclk[0]              ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst15~clkctrl|outclk                ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst15~clkctrl|outclk                ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst18|datad                         ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst18|datad                         ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.074  ; 0.074        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.074  ; 0.074        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst10|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst10|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst10|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst10|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst10~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst10~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst10~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst10~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst13|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst13|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst13|ins7t~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst13|ins7t~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst13|ins7t~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst13|ins7t~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst15|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst15|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst15|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst15|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst18|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst18|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst|inst|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst|inst|inst|clk                   ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst22|clock_divider_1024:inst101|inst10'                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst22|clock_divider_1024:inst102|inst10'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst7           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst7           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst7|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst7|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst22|inst7'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; addsub:inst13|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; addsub:inst13|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; addsub:inst13|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; addsub:inst13|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; addsub:inst13|inst255 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; addsub:inst13|inst255 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; inst13|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; inst13|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; inst13|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; inst13|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; inst13|inst255|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; inst13|inst255|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; inst22|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; inst22|inst7|regout   ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst13|ins7t          ; 5.089  ; 5.089  ; Rise       ; addsub:inst13|ins7t          ;
;  D[0]     ; addsub:inst13|ins7t          ; 5.089  ; 5.089  ; Rise       ; addsub:inst13|ins7t          ;
;  D[1]     ; addsub:inst13|ins7t          ; 4.225  ; 4.225  ; Rise       ; addsub:inst13|ins7t          ;
;  D[2]     ; addsub:inst13|ins7t          ; 4.167  ; 4.167  ; Rise       ; addsub:inst13|ins7t          ;
;  D[3]     ; addsub:inst13|ins7t          ; 4.211  ; 4.211  ; Rise       ; addsub:inst13|ins7t          ;
; Enable    ; addsub:inst13|ins7t          ; -0.061 ; -0.061 ; Rise       ; addsub:inst13|ins7t          ;
; w33       ; addsub:inst13|ins7t          ; 4.753  ; 4.753  ; Rise       ; addsub:inst13|ins7t          ;
; w11       ; clock_generator:inst22|inst7 ; 6.232  ; 6.232  ; Rise       ; clock_generator:inst22|inst7 ;
; w22       ; clock_generator:inst22|inst7 ; 6.430  ; 6.430  ; Rise       ; clock_generator:inst22|inst7 ;
; w33       ; clock_generator:inst22|inst7 ; 7.229  ; 7.229  ; Rise       ; clock_generator:inst22|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst13|ins7t          ; -3.306 ; -3.306 ; Rise       ; addsub:inst13|ins7t          ;
;  D[0]     ; addsub:inst13|ins7t          ; -4.288 ; -4.288 ; Rise       ; addsub:inst13|ins7t          ;
;  D[1]     ; addsub:inst13|ins7t          ; -3.420 ; -3.420 ; Rise       ; addsub:inst13|ins7t          ;
;  D[2]     ; addsub:inst13|ins7t          ; -3.306 ; -3.306 ; Rise       ; addsub:inst13|ins7t          ;
;  D[3]     ; addsub:inst13|ins7t          ; -3.411 ; -3.411 ; Rise       ; addsub:inst13|ins7t          ;
; Enable    ; addsub:inst13|ins7t          ; 1.209  ; 1.209  ; Rise       ; addsub:inst13|ins7t          ;
; w33       ; addsub:inst13|ins7t          ; -2.427 ; -2.427 ; Rise       ; addsub:inst13|ins7t          ;
; w11       ; clock_generator:inst22|inst7 ; -5.733 ; -5.733 ; Rise       ; clock_generator:inst22|inst7 ;
; w22       ; clock_generator:inst22|inst7 ; -6.066 ; -6.066 ; Rise       ; clock_generator:inst22|inst7 ;
; w33       ; clock_generator:inst22|inst7 ; -6.703 ; -6.703 ; Rise       ; clock_generator:inst22|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F07n1     ; addsub:inst13|ins7t          ; 9.814  ; 9.814  ; Rise       ; addsub:inst13|ins7t          ;
; F07n2     ; addsub:inst13|ins7t          ; 9.549  ; 9.549  ; Rise       ; addsub:inst13|ins7t          ;
; F07n3     ; addsub:inst13|ins7t          ; 9.576  ; 9.576  ; Rise       ; addsub:inst13|ins7t          ;
; F07n4     ; addsub:inst13|ins7t          ; 9.878  ; 9.878  ; Rise       ; addsub:inst13|ins7t          ;
; F07n5     ; addsub:inst13|ins7t          ; 9.922  ; 9.922  ; Rise       ; addsub:inst13|ins7t          ;
; F07n6     ; addsub:inst13|ins7t          ; 10.123 ; 10.123 ; Rise       ; addsub:inst13|ins7t          ;
; F07n7     ; addsub:inst13|ins7t          ; 10.129 ; 10.129 ; Rise       ; addsub:inst13|ins7t          ;
; F17n1     ; addsub:inst13|ins7t          ; 10.156 ; 10.156 ; Rise       ; addsub:inst13|ins7t          ;
; F17n2     ; addsub:inst13|ins7t          ; 9.847  ; 9.847  ; Rise       ; addsub:inst13|ins7t          ;
; F17n3     ; addsub:inst13|ins7t          ; 9.871  ; 9.871  ; Rise       ; addsub:inst13|ins7t          ;
; F17n4     ; addsub:inst13|ins7t          ; 10.021 ; 10.021 ; Rise       ; addsub:inst13|ins7t          ;
; F17n5     ; addsub:inst13|ins7t          ; 10.305 ; 10.305 ; Rise       ; addsub:inst13|ins7t          ;
; F17n6     ; addsub:inst13|ins7t          ; 10.329 ; 10.329 ; Rise       ; addsub:inst13|ins7t          ;
; F17n7     ; addsub:inst13|ins7t          ; 10.344 ; 10.344 ; Rise       ; addsub:inst13|ins7t          ;
; F27n1     ; addsub:inst13|ins7t          ; 10.270 ; 10.270 ; Rise       ; addsub:inst13|ins7t          ;
; F27n2     ; addsub:inst13|ins7t          ; 10.277 ; 10.277 ; Rise       ; addsub:inst13|ins7t          ;
; F27n3     ; addsub:inst13|ins7t          ; 10.003 ; 10.003 ; Rise       ; addsub:inst13|ins7t          ;
; F27n4     ; addsub:inst13|ins7t          ; 10.103 ; 10.103 ; Rise       ; addsub:inst13|ins7t          ;
; F27n5     ; addsub:inst13|ins7t          ; 10.160 ; 10.160 ; Rise       ; addsub:inst13|ins7t          ;
; F27n6     ; addsub:inst13|ins7t          ; 10.084 ; 10.084 ; Rise       ; addsub:inst13|ins7t          ;
; F27n7     ; addsub:inst13|ins7t          ; 10.315 ; 10.315 ; Rise       ; addsub:inst13|ins7t          ;
; F37n1     ; addsub:inst13|ins7t          ; 11.368 ; 11.368 ; Rise       ; addsub:inst13|ins7t          ;
; F37n2     ; addsub:inst13|ins7t          ; 12.332 ; 12.332 ; Rise       ; addsub:inst13|ins7t          ;
; F37n3     ; addsub:inst13|ins7t          ; 11.832 ; 11.832 ; Rise       ; addsub:inst13|ins7t          ;
; F37n4     ; addsub:inst13|ins7t          ; 12.066 ; 12.066 ; Rise       ; addsub:inst13|ins7t          ;
; F37n5     ; addsub:inst13|ins7t          ; 12.330 ; 12.330 ; Rise       ; addsub:inst13|ins7t          ;
; F37n6     ; addsub:inst13|ins7t          ; 11.762 ; 11.762 ; Rise       ; addsub:inst13|ins7t          ;
; F37n7     ; addsub:inst13|ins7t          ; 11.136 ; 11.136 ; Rise       ; addsub:inst13|ins7t          ;
; y00       ; addsub:inst13|ins7t          ; 4.054  ;        ; Rise       ; addsub:inst13|ins7t          ;
; F07n1     ; addsub:inst13|ins7t          ; 5.054  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F07n2     ; addsub:inst13|ins7t          ; 4.792  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F07n3     ; addsub:inst13|ins7t          ; 4.839  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F07n4     ; addsub:inst13|ins7t          ; 4.512  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F07n5     ; addsub:inst13|ins7t          ; 4.556  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F07n6     ; addsub:inst13|ins7t          ; 4.755  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F07n7     ; addsub:inst13|ins7t          ; 4.811  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n1     ; addsub:inst13|ins7t          ; 6.016  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n2     ; addsub:inst13|ins7t          ; 5.716  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n3     ; addsub:inst13|ins7t          ; 5.754  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n4     ; addsub:inst13|ins7t          ; 5.945  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n5     ; addsub:inst13|ins7t          ; 6.244  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n6     ; addsub:inst13|ins7t          ; 6.248  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n7     ; addsub:inst13|ins7t          ; 6.230  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n1     ; addsub:inst13|ins7t          ; 5.817  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n2     ; addsub:inst13|ins7t          ; 5.818  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n3     ; addsub:inst13|ins7t          ; 5.973  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n4     ; addsub:inst13|ins7t          ; 5.659  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n5     ; addsub:inst13|ins7t          ; 5.705  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n6     ; addsub:inst13|ins7t          ; 5.633  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n7     ; addsub:inst13|ins7t          ; 5.701  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n1     ; addsub:inst13|ins7t          ; 6.530  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n2     ; addsub:inst13|ins7t          ; 7.478  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n3     ; addsub:inst13|ins7t          ; 6.972  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n4     ; addsub:inst13|ins7t          ; 7.132  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n5     ; addsub:inst13|ins7t          ; 6.811  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n6     ; addsub:inst13|ins7t          ; 6.947  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n7     ; addsub:inst13|ins7t          ; 6.291  ;        ; Fall       ; addsub:inst13|ins7t          ;
; y00       ; addsub:inst13|ins7t          ;        ; 4.054  ; Fall       ; addsub:inst13|ins7t          ;
; F17n1     ; clock_generator:inst22|inst7 ; 7.394  ; 7.394  ; Rise       ; clock_generator:inst22|inst7 ;
; F17n2     ; clock_generator:inst22|inst7 ; 7.094  ; 7.094  ; Rise       ; clock_generator:inst22|inst7 ;
; F17n3     ; clock_generator:inst22|inst7 ; 7.132  ; 7.132  ; Rise       ; clock_generator:inst22|inst7 ;
; F17n4     ; clock_generator:inst22|inst7 ; 7.323  ; 7.323  ; Rise       ; clock_generator:inst22|inst7 ;
; F17n5     ; clock_generator:inst22|inst7 ; 7.622  ; 7.622  ; Rise       ; clock_generator:inst22|inst7 ;
; F17n6     ; clock_generator:inst22|inst7 ; 7.626  ; 7.626  ; Rise       ; clock_generator:inst22|inst7 ;
; F17n7     ; clock_generator:inst22|inst7 ; 7.608  ; 7.608  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n1     ; clock_generator:inst22|inst7 ; 7.195  ; 7.195  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n2     ; clock_generator:inst22|inst7 ; 7.196  ; 7.196  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n3     ; clock_generator:inst22|inst7 ; 7.351  ; 7.351  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n4     ; clock_generator:inst22|inst7 ; 7.037  ; 7.037  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n5     ; clock_generator:inst22|inst7 ; 7.083  ; 7.083  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n6     ; clock_generator:inst22|inst7 ; 7.011  ; 7.011  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n7     ; clock_generator:inst22|inst7 ; 7.079  ; 7.079  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n1     ; clock_generator:inst22|inst7 ; 7.908  ; 7.908  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n2     ; clock_generator:inst22|inst7 ; 8.856  ; 8.856  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n3     ; clock_generator:inst22|inst7 ; 8.350  ; 8.350  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n4     ; clock_generator:inst22|inst7 ; 8.510  ; 8.510  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n5     ; clock_generator:inst22|inst7 ; 8.189  ; 8.189  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n6     ; clock_generator:inst22|inst7 ; 8.325  ; 8.325  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n7     ; clock_generator:inst22|inst7 ; 7.669  ; 7.669  ; Rise       ; clock_generator:inst22|inst7 ;
; y11       ; clock_generator:inst22|inst7 ; 5.051  ; 5.051  ; Rise       ; clock_generator:inst22|inst7 ;
; y22       ; clock_generator:inst22|inst7 ; 5.000  ; 5.000  ; Rise       ; clock_generator:inst22|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                         ;
+-----------+------------------------------+--------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+-------+------------+------------------------------+
; F07n1     ; addsub:inst13|ins7t          ; 9.491  ; 5.054 ; Rise       ; addsub:inst13|ins7t          ;
; F07n2     ; addsub:inst13|ins7t          ; 9.233  ; 4.792 ; Rise       ; addsub:inst13|ins7t          ;
; F07n3     ; addsub:inst13|ins7t          ; 9.277  ; 4.839 ; Rise       ; addsub:inst13|ins7t          ;
; F07n4     ; addsub:inst13|ins7t          ; 9.555  ; 4.512 ; Rise       ; addsub:inst13|ins7t          ;
; F07n5     ; addsub:inst13|ins7t          ; 9.599  ; 4.556 ; Rise       ; addsub:inst13|ins7t          ;
; F07n6     ; addsub:inst13|ins7t          ; 9.800  ; 4.755 ; Rise       ; addsub:inst13|ins7t          ;
; F07n7     ; addsub:inst13|ins7t          ; 9.808  ; 4.811 ; Rise       ; addsub:inst13|ins7t          ;
; F17n1     ; addsub:inst13|ins7t          ; 9.132  ; 5.498 ; Rise       ; addsub:inst13|ins7t          ;
; F17n2     ; addsub:inst13|ins7t          ; 8.826  ; 5.198 ; Rise       ; addsub:inst13|ins7t          ;
; F17n3     ; addsub:inst13|ins7t          ; 8.863  ; 5.236 ; Rise       ; addsub:inst13|ins7t          ;
; F17n4     ; addsub:inst13|ins7t          ; 8.984  ; 5.427 ; Rise       ; addsub:inst13|ins7t          ;
; F17n5     ; addsub:inst13|ins7t          ; 9.285  ; 5.726 ; Rise       ; addsub:inst13|ins7t          ;
; F17n6     ; addsub:inst13|ins7t          ; 9.287  ; 5.730 ; Rise       ; addsub:inst13|ins7t          ;
; F17n7     ; addsub:inst13|ins7t          ; 9.302  ; 5.712 ; Rise       ; addsub:inst13|ins7t          ;
; F27n1     ; addsub:inst13|ins7t          ; 9.517  ; 5.391 ; Rise       ; addsub:inst13|ins7t          ;
; F27n2     ; addsub:inst13|ins7t          ; 9.529  ; 5.392 ; Rise       ; addsub:inst13|ins7t          ;
; F27n3     ; addsub:inst13|ins7t          ; 9.294  ; 5.547 ; Rise       ; addsub:inst13|ins7t          ;
; F27n4     ; addsub:inst13|ins7t          ; 9.365  ; 5.233 ; Rise       ; addsub:inst13|ins7t          ;
; F27n5     ; addsub:inst13|ins7t          ; 9.409  ; 5.279 ; Rise       ; addsub:inst13|ins7t          ;
; F27n6     ; addsub:inst13|ins7t          ; 9.347  ; 5.207 ; Rise       ; addsub:inst13|ins7t          ;
; F27n7     ; addsub:inst13|ins7t          ; 9.569  ; 5.275 ; Rise       ; addsub:inst13|ins7t          ;
; F37n1     ; addsub:inst13|ins7t          ; 10.674 ; 6.530 ; Rise       ; addsub:inst13|ins7t          ;
; F37n2     ; addsub:inst13|ins7t          ; 11.626 ; 7.478 ; Rise       ; addsub:inst13|ins7t          ;
; F37n3     ; addsub:inst13|ins7t          ; 11.126 ; 6.972 ; Rise       ; addsub:inst13|ins7t          ;
; F37n4     ; addsub:inst13|ins7t          ; 11.362 ; 7.132 ; Rise       ; addsub:inst13|ins7t          ;
; F37n5     ; addsub:inst13|ins7t          ; 11.633 ; 6.811 ; Rise       ; addsub:inst13|ins7t          ;
; F37n6     ; addsub:inst13|ins7t          ; 11.095 ; 6.947 ; Rise       ; addsub:inst13|ins7t          ;
; F37n7     ; addsub:inst13|ins7t          ; 10.431 ; 6.291 ; Rise       ; addsub:inst13|ins7t          ;
; y00       ; addsub:inst13|ins7t          ; 4.054  ;       ; Rise       ; addsub:inst13|ins7t          ;
; F07n1     ; addsub:inst13|ins7t          ; 5.054  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n2     ; addsub:inst13|ins7t          ; 4.792  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n3     ; addsub:inst13|ins7t          ; 4.839  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n4     ; addsub:inst13|ins7t          ; 4.512  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n5     ; addsub:inst13|ins7t          ; 4.556  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n6     ; addsub:inst13|ins7t          ; 4.755  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n7     ; addsub:inst13|ins7t          ; 4.811  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n1     ; addsub:inst13|ins7t          ; 5.498  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n2     ; addsub:inst13|ins7t          ; 5.198  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n3     ; addsub:inst13|ins7t          ; 5.236  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n4     ; addsub:inst13|ins7t          ; 5.427  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n5     ; addsub:inst13|ins7t          ; 5.726  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n6     ; addsub:inst13|ins7t          ; 5.730  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n7     ; addsub:inst13|ins7t          ; 5.712  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n1     ; addsub:inst13|ins7t          ; 5.391  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n2     ; addsub:inst13|ins7t          ; 5.392  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n3     ; addsub:inst13|ins7t          ; 5.547  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n4     ; addsub:inst13|ins7t          ; 5.233  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n5     ; addsub:inst13|ins7t          ; 5.279  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n6     ; addsub:inst13|ins7t          ; 5.207  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n7     ; addsub:inst13|ins7t          ; 5.275  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n1     ; addsub:inst13|ins7t          ; 6.530  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n2     ; addsub:inst13|ins7t          ; 7.478  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n3     ; addsub:inst13|ins7t          ; 6.972  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n4     ; addsub:inst13|ins7t          ; 7.132  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n5     ; addsub:inst13|ins7t          ; 6.811  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n6     ; addsub:inst13|ins7t          ; 6.947  ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n7     ; addsub:inst13|ins7t          ; 6.291  ;       ; Fall       ; addsub:inst13|ins7t          ;
; y00       ; addsub:inst13|ins7t          ;        ; 4.054 ; Fall       ; addsub:inst13|ins7t          ;
; F17n1     ; clock_generator:inst22|inst7 ; 6.784  ; 6.784 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n2     ; clock_generator:inst22|inst7 ; 6.484  ; 6.484 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n3     ; clock_generator:inst22|inst7 ; 6.522  ; 6.522 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n4     ; clock_generator:inst22|inst7 ; 6.713  ; 6.713 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n5     ; clock_generator:inst22|inst7 ; 7.012  ; 7.012 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n6     ; clock_generator:inst22|inst7 ; 7.016  ; 7.016 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n7     ; clock_generator:inst22|inst7 ; 6.998  ; 6.998 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n1     ; clock_generator:inst22|inst7 ; 6.801  ; 6.801 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n2     ; clock_generator:inst22|inst7 ; 6.802  ; 6.802 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n3     ; clock_generator:inst22|inst7 ; 6.957  ; 6.957 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n4     ; clock_generator:inst22|inst7 ; 6.643  ; 6.643 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n5     ; clock_generator:inst22|inst7 ; 6.689  ; 6.689 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n6     ; clock_generator:inst22|inst7 ; 6.617  ; 6.617 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n7     ; clock_generator:inst22|inst7 ; 6.685  ; 6.685 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n1     ; clock_generator:inst22|inst7 ; 7.655  ; 7.655 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n2     ; clock_generator:inst22|inst7 ; 8.603  ; 8.603 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n3     ; clock_generator:inst22|inst7 ; 8.097  ; 8.097 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n4     ; clock_generator:inst22|inst7 ; 8.257  ; 8.257 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n5     ; clock_generator:inst22|inst7 ; 7.936  ; 7.936 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n6     ; clock_generator:inst22|inst7 ; 8.072  ; 8.072 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n7     ; clock_generator:inst22|inst7 ; 7.416  ; 7.416 ; Rise       ; clock_generator:inst22|inst7 ;
; y11       ; clock_generator:inst22|inst7 ; 5.051  ; 5.051 ; Rise       ; clock_generator:inst22|inst7 ;
; y22       ; clock_generator:inst22|inst7 ; 5.000  ; 5.000 ; Rise       ; clock_generator:inst22|inst7 ;
+-----------+------------------------------+--------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; addsub:inst13|ins7t                                      ; -0.317 ; -2.812        ;
; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.065  ; 0.000         ;
; clkaddsub                                                ; 0.128  ; 0.000         ;
; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.326  ; 0.000         ;
; clock_generator:inst22|inst7                             ; 0.430  ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                           ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; addsub:inst13|ins7t                                      ; -1.715 ; -25.248       ;
; clkaddsub                                                ; -1.598 ; -1.598        ;
; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; -1.333 ; -1.333        ;
; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; -1.318 ; -1.318        ;
; clock_generator:inst22|inst7                             ; -0.480 ; -0.627        ;
+----------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; clkaddsub                                                ; -1.380 ; -11.380       ;
; addsub:inst13|ins7t                                      ; -0.741 ; -19.560       ;
; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; -0.500 ; -10.000       ;
; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; -0.500 ; -7.000        ;
; clock_generator:inst22|inst7                             ; -0.500 ; -3.000        ;
+----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'addsub:inst13|ins7t'                                                                                                                                            ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; -0.317 ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.156     ; 1.193      ;
; -0.316 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.156     ; 1.192      ;
; -0.301 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.301     ; 1.032      ;
; -0.295 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.119     ; 1.208      ;
; -0.290 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.240     ; 1.082      ;
; -0.280 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.264     ; 1.048      ;
; -0.278 ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.095     ; 1.215      ;
; -0.277 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.241     ; 1.068      ;
; -0.274 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.096     ; 1.210      ;
; -0.269 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.241     ; 1.060      ;
; -0.260 ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.119     ; 1.173      ;
; -0.259 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.241     ; 1.050      ;
; -0.256 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.204     ; 1.084      ;
; -0.235 ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.096     ; 1.171      ;
; -0.235 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.181     ; 1.086      ;
; -0.221 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.263     ; 0.990      ;
; -0.216 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.301     ; 0.947      ;
; -0.212 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.204     ; 1.040      ;
; -0.209 ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.118     ; 1.123      ;
; -0.196 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.180     ; 1.048      ;
; -0.192 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.144     ; 1.080      ;
; -0.187 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.181     ; 1.038      ;
; -0.180 ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.001      ; 1.213      ;
; -0.159 ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.000      ; 1.191      ;
; -0.159 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.264     ; 0.927      ;
; -0.158 ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.000      ; 1.190      ;
; -0.143 ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.145     ; 1.030      ;
; -0.134 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.241     ; 0.925      ;
; -0.127 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.203     ; 0.956      ;
; -0.119 ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.085     ; 1.066      ;
; -0.111 ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.085     ; 1.058      ;
; -0.098 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.084     ; 1.046      ;
; -0.095 ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.300     ; 0.827      ;
; -0.083 ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.155     ; 0.960      ;
; -0.080 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.000      ; 1.112      ;
; -0.058 ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.145     ; 0.945      ;
; -0.023 ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.037      ; 1.092      ;
; -0.021 ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.061      ; 1.114      ;
; -0.005 ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.000      ; 1.037      ;
; -0.001 ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; -0.240     ; 0.793      ;
; 0.002  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.060      ; 1.090      ;
; 0.016  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.037      ; 1.053      ;
; 0.037  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.060      ; 1.055      ;
; 0.048  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.038      ; 1.022      ;
; 0.077  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.157      ; 1.112      ;
; 0.078  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.156      ; 1.110      ;
; 0.153  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.156      ; 1.035      ;
; 0.174  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 0.001      ; 0.859      ;
; 1.019  ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.754      ; 1.767      ;
; 1.059  ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.693      ; 1.666      ;
; 1.060  ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.693      ; 1.665      ;
; 1.080  ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.730      ; 1.682      ;
; 1.088  ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.731      ; 1.675      ;
; 1.101  ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.753      ; 1.684      ;
; 1.117  ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.730      ; 1.645      ;
; 1.117  ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.850      ; 1.765      ;
; 1.142  ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.753      ; 1.643      ;
; 1.145  ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.754      ; 1.641      ;
; 1.185  ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.693      ; 1.540      ;
; 1.186  ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.693      ; 1.539      ;
; 1.206  ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.730      ; 1.556      ;
; 1.214  ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.694      ; 1.512      ;
; 1.214  ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.731      ; 1.549      ;
; 1.217  ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.849      ; 1.664      ;
; 1.218  ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.849      ; 1.663      ;
; 1.227  ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.753      ; 1.558      ;
; 1.243  ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.730      ; 1.519      ;
; 1.243  ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.850      ; 1.639      ;
; 1.247  ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.730      ; 1.515      ;
; 1.257  ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.308      ; 1.724      ;
; 1.267  ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.753      ; 1.518      ;
; 1.268  ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.753      ; 1.517      ;
; 1.297  ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.247      ; 1.623      ;
; 1.298  ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.247      ; 1.622      ;
; 1.318  ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.284      ; 1.639      ;
; 1.318  ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.693      ; 1.407      ;
; 1.326  ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.285      ; 1.632      ;
; 1.339  ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.307      ; 1.641      ;
; 1.340  ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.694      ; 1.386      ;
; 1.343  ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.849      ; 1.538      ;
; 1.344  ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.849      ; 1.537      ;
; 1.355  ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.284      ; 1.602      ;
; 1.355  ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.404      ; 1.722      ;
; 1.373  ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.730      ; 1.389      ;
; 1.380  ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.307      ; 1.600      ;
; 1.393  ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.753      ; 1.392      ;
; 1.444  ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.693      ; 1.281      ;
; 1.452  ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.248      ; 1.469      ;
; 1.455  ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.403      ; 1.621      ;
; 1.456  ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.403      ; 1.620      ;
; 1.476  ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.849      ; 1.405      ;
; 1.485  ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.284      ; 1.472      ;
; 1.505  ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.307      ; 1.475      ;
; 1.556  ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.247      ; 1.364      ;
; 1.602  ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 1.000        ; 1.849      ; 1.279      ;
; 1.714  ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.500        ; 2.403      ; 1.362      ;
; 1.757  ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 2.308      ; 1.724      ;
; 1.797  ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 2.247      ; 1.623      ;
; 1.798  ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 2.247      ; 1.622      ;
; 1.818  ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 1.000        ; 2.284      ; 1.639      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst22|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.065 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.967      ;
; 0.066 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.966      ;
; 0.067 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.965      ;
; 0.156 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.876      ;
; 0.157 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.875      ;
; 0.158 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.874      ;
; 0.206 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.826      ;
; 0.207 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.825      ;
; 0.208 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.824      ;
; 0.242 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.790      ;
; 0.243 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.789      ;
; 0.243 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.789      ;
; 0.282 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.750      ;
; 0.283 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.749      ;
; 0.284 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.748      ;
; 0.305 ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.727      ;
; 0.306 ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.726      ;
; 0.307 ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.725      ;
; 0.327 ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.705      ;
; 0.328 ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.704      ;
; 0.329 ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.703      ;
; 0.329 ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.703      ;
; 0.333 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.699      ;
; 0.334 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.698      ;
; 0.334 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.698      ;
; 0.335 ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.697      ;
; 0.336 ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.696      ;
; 0.337 ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.695      ;
; 0.337 ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.695      ;
; 0.338 ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.694      ;
; 0.383 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.649      ;
; 0.384 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.648      ;
; 0.384 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.648      ;
; 0.416 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.616      ;
; 0.420 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.612      ;
; 0.431 ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.601      ;
; 0.443 ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.589      ;
; 0.443 ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.589      ;
; 0.459 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.573      ;
; 0.460 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.572      ;
; 0.460 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.572      ;
; 0.520 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.512      ;
; 0.544 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.488      ;
; 0.544 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.488      ;
; 0.548 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.484      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 1.713 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.500        ; 1.407      ; 0.367      ;
; 2.213 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1.000        ; 1.407      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clkaddsub'                                                                                                                                                                                                                 ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; 0.128 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.904      ;
; 0.128 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.904      ;
; 0.129 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.903      ;
; 0.130 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.902      ;
; 0.130 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.902      ;
; 0.131 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.901      ;
; 0.185 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.847      ;
; 0.185 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.847      ;
; 0.186 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.846      ;
; 0.271 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.761      ;
; 0.271 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.761      ;
; 0.272 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.760      ;
; 0.310 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.722      ;
; 0.312 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.720      ;
; 0.312 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.720      ;
; 0.312 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.720      ;
; 0.313 ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.719      ;
; 0.313 ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.719      ;
; 0.314 ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.718      ;
; 0.314 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.718      ;
; 0.314 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.718      ;
; 0.319 ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.713      ;
; 0.319 ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.713      ;
; 0.320 ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.712      ;
; 0.367 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.665      ;
; 0.369 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.663      ;
; 0.369 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.663      ;
; 0.375 ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.375 ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.657      ;
; 0.376 ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.656      ;
; 0.427 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.605      ;
; 0.427 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.605      ;
; 0.427 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.605      ;
; 0.428 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.604      ;
; 0.453 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.579      ;
; 0.455 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.577      ;
; 0.455 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.577      ;
; 0.506 ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.526      ;
; 0.506 ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.526      ;
; 0.506 ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.526      ;
; 0.508 ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.524      ;
; 0.512 ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.520      ;
; 0.513 ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.519      ;
; 0.547 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.485      ;
; 0.620 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.412      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clkaddsub                                                ; clkaddsub   ; 1.000        ; 0.000      ; 0.367      ;
; 1.978 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub   ; 0.500        ; 1.672      ; 0.367      ;
; 2.478 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub   ; 1.000        ; 1.672      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst22|clock_divider_1024:inst102|inst10'                                                                                                                                                       ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.326 ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.706      ;
; 0.329 ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.703      ;
; 0.329 ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.703      ;
; 0.330 ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.702      ;
; 0.333 ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.699      ;
; 0.333 ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.699      ;
; 0.381 ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.651      ;
; 0.384 ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.648      ;
; 0.384 ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.648      ;
; 0.433 ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.599      ;
; 0.472 ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.560      ;
; 0.475 ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.557      ;
; 0.475 ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.557      ;
; 0.508 ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst3 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clock_generator:inst22|inst5 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.522      ;
; 0.511 ; clock_generator:inst22|inst6 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.521      ;
; 0.513 ; clock_generator:inst22|inst5 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.519      ;
; 0.544 ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.488      ;
; 0.544 ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst3 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.488      ;
; 0.546 ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst2 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.486      ;
; 0.665 ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst1 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|inst6 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|inst5 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst3 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst2 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 1.698 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7                             ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.500        ; 1.392      ; 0.367      ;
; 2.198 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7                             ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1.000        ; 1.392      ; 0.367      ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst22|inst7'                                                                                                             ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.430 ; addsub:inst13|inst255 ; addsub:inst13|ins7t   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 1.000        ; 0.000      ; 0.602      ;
; 0.504 ; addsub:inst13|inst255 ; addsub:inst13|inst1   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 1.000        ; 0.000      ; 0.528      ;
; 0.511 ; addsub:inst13|inst1   ; addsub:inst13|ins7t   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 1.000        ; 0.000      ; 0.521      ;
; 0.527 ; addsub:inst13|ins7t   ; addsub:inst13|inst1   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; 0.500        ; 0.554      ; 0.700      ;
; 0.627 ; addsub:inst13|inst1   ; addsub:inst13|inst255 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 1.000        ; 0.000      ; 0.405      ;
; 0.665 ; addsub:inst13|inst1   ; addsub:inst13|inst1   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; addsub:inst13|inst255 ; addsub:inst13|inst255 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 1.000        ; 0.000      ; 0.367      ;
; 0.860 ; addsub:inst13|ins7t   ; addsub:inst13|ins7t   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; 0.500        ; 0.554      ; 0.367      ;
; 1.027 ; addsub:inst13|ins7t   ; addsub:inst13|inst1   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; 1.000        ; 0.554      ; 0.700      ;
; 1.360 ; addsub:inst13|ins7t   ; addsub:inst13|ins7t   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; 1.000        ; 0.554      ; 0.367      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'addsub:inst13|ins7t'                                                                                                                                             ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                 ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+
; -1.715 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.548      ; 1.126      ;
; -1.708 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.548      ; 1.133      ;
; -1.683 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.403      ; 1.013      ;
; -1.667 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.548      ; 1.174      ;
; -1.658 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.488      ; 1.123      ;
; -1.646 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.488      ; 1.135      ;
; -1.617 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.489      ; 1.165      ;
; -1.609 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.488      ; 1.172      ;
; -1.585 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.549      ; 1.257      ;
; -1.543 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.403      ; 1.153      ;
; -1.542 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.403      ; 1.154      ;
; -1.539 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.248      ; 1.002      ;
; -1.525 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.247      ; 1.015      ;
; -1.442 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.404      ; 1.255      ;
; -1.385 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.247      ; 1.155      ;
; -1.384 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 2.247      ; 1.156      ;
; -1.215 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.548      ; 1.126      ;
; -1.208 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.548      ; 1.133      ;
; -1.183 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst3|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.403      ; 1.013      ;
; -1.167 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.548      ; 1.174      ;
; -1.158 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.488      ; 1.123      ;
; -1.146 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.488      ; 1.135      ;
; -1.117 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.489      ; 1.165      ;
; -1.109 ; addsub:inst13|ins7t                  ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.488      ; 1.172      ;
; -1.085 ; addsub:inst13|ins7t                  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.549      ; 1.257      ;
; -1.080 ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.994      ; 1.066      ;
; -1.080 ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.994      ; 1.066      ;
; -1.080 ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.994      ; 1.066      ;
; -1.043 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.403      ; 1.153      ;
; -1.042 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.403      ; 1.154      ;
; -1.039 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.248      ; 1.002      ;
; -1.025 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst3|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.247      ; 1.015      ;
; -1.023 ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.934      ; 1.063      ;
; -1.023 ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.934      ; 1.063      ;
; -1.023 ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.934      ; 1.063      ;
; -1.006 ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.934      ; 1.080      ;
; -1.006 ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.934      ; 1.080      ;
; -1.006 ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.934      ; 1.080      ;
; -0.984 ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.994      ; 1.162      ;
; -0.984 ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.994      ; 1.162      ;
; -0.984 ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.994      ; 1.162      ;
; -0.942 ; addsub:inst13|ins7t                  ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.404      ; 1.255      ;
; -0.937 ; addsub:inst13|inst255                ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.935      ; 1.150      ;
; -0.931 ; addsub:inst13|inst1                  ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.935      ; 1.156      ;
; -0.906 ; addsub:inst13|inst255                ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.995      ; 1.241      ;
; -0.902 ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.849      ; 1.099      ;
; -0.899 ; addsub:inst13|inst1                  ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.995      ; 1.248      ;
; -0.885 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.247      ; 1.155      ;
; -0.884 ; addsub:inst13|ins7t                  ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; -0.500       ; 2.247      ; 1.156      ;
; -0.872 ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.849      ; 1.129      ;
; -0.861 ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.849      ; 1.140      ;
; -0.861 ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.849      ; 1.140      ;
; -0.853 ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.694      ; 0.993      ;
; -0.771 ; addsub:inst13|inst255                ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.850      ; 1.231      ;
; -0.756 ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.850      ; 1.246      ;
; -0.753 ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.849      ; 1.248      ;
; -0.753 ; addsub:inst13|inst1                  ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.849      ; 1.248      ;
; -0.745 ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.694      ; 1.101      ;
; -0.744 ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.693      ; 1.101      ;
; -0.714 ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.693      ; 1.131      ;
; -0.700 ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.693      ; 1.145      ;
; -0.700 ; addsub:inst13|inst255                ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.693      ; 1.145      ;
; -0.605 ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.693      ; 1.240      ;
; -0.605 ; addsub:inst13|inst1                  ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst22|inst7 ; addsub:inst13|ins7t ; 0.000        ; 1.693      ; 1.240      ;
; 0.532  ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.241      ; 0.925      ;
; 0.594  ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.181      ; 0.927      ;
; 0.599  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.205      ; 0.956      ;
; 0.602  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.301      ; 1.055      ;
; 0.622  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.264      ; 1.038      ;
; 0.628  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.242      ; 1.022      ;
; 0.631  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.265      ; 1.048      ;
; 0.637  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.301      ; 1.090      ;
; 0.656  ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.182      ; 0.990      ;
; 0.657  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.241      ; 1.050      ;
; 0.660  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.241      ; 1.053      ;
; 0.660  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.302      ; 1.114      ;
; 0.670  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.264      ; 1.086      ;
; 0.677  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; -0.036     ; 0.793      ;
; 0.684  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.204      ; 1.040      ;
; 0.688  ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.242      ; 1.082      ;
; 0.697  ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.096      ; 0.945      ;
; 0.699  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst1|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.241      ; 1.092      ;
; 0.706  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.001      ; 0.859      ;
; 0.715  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.181      ; 1.048      ;
; 0.727  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.156      ; 1.035      ;
; 0.728  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst1|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.204      ; 1.084      ;
; 0.734  ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst3|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; -0.059     ; 0.827      ;
; 0.774  ; 4bitregister:inst1|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.120      ; 1.046      ;
; 0.782  ; 4bitregister:inst2|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.096      ; 1.030      ;
; 0.787  ; 4bitregister:inst1|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.119      ; 1.058      ;
; 0.795  ; 4bitregister:inst1|onebit:inst3|inst ; 4bitregister:inst|onebit:inst2|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.119      ; 1.066      ;
; 0.802  ; 4bitregister:inst3|onebit:inst2|inst ; 4bitregister:inst|onebit:inst1|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.156      ; 1.110      ;
; 0.803  ; 4bitregister:inst3|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.157      ; 1.112      ;
; 0.831  ; 4bitregister:inst2|onebit:inst1|inst ; 4bitregister:inst|onebit:inst|inst   ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.097      ; 1.080      ;
; 0.855  ; 4bitregister:inst2|onebit:inst2|inst ; 4bitregister:inst3|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; -0.060     ; 0.947      ;
; 0.874  ; 4bitregister:inst|onebit:inst2|inst  ; 4bitregister:inst2|onebit:inst1|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.145      ; 1.171      ;
; 0.885  ; 4bitregister:inst3|onebit:inst3|inst ; 4bitregister:inst3|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.000      ; 1.037      ;
; 0.885  ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst1|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.086      ; 1.123      ;
; 0.913  ; 4bitregister:inst|onebit:inst3|inst  ; 4bitregister:inst2|onebit:inst2|inst ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.145      ; 1.210      ;
; 0.917  ; 4bitregister:inst|onebit:inst1|inst  ; 4bitregister:inst2|onebit:inst|inst  ; addsub:inst13|ins7t          ; addsub:inst13|ins7t ; 0.000        ; 0.146      ; 1.215      ;
+--------+--------------------------------------+--------------------------------------+------------------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clkaddsub'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.598 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub   ; 0.000        ; 1.672      ; 0.367      ;
; -1.098 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub   ; -0.500       ; 1.672      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.367      ;
; 0.260  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.412      ;
; 0.333  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.485      ;
; 0.367  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.520      ;
; 0.372  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.526      ;
; 0.425  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.577      ;
; 0.425  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.577      ;
; 0.427  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.579      ;
; 0.452  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.604      ;
; 0.453  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.605      ;
; 0.453  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.605      ;
; 0.453  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.605      ;
; 0.504  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.657      ;
; 0.511  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.663      ;
; 0.511  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.663      ;
; 0.513  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.665      ;
; 0.560  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.712      ;
; 0.561  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.713      ;
; 0.561  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.713      ;
; 0.566  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.718      ;
; 0.566  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.719      ;
; 0.567  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.720      ;
; 0.570  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.722      ;
; 0.608  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.760      ;
; 0.609  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.761      ;
; 0.609  ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.761      ;
; 0.694  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.846      ;
; 0.695  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.847      ;
; 0.695  ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.847      ;
; 0.749  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.901      ;
; 0.750  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.902      ;
; 0.751  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.903      ;
; 0.752  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.904      ;
; 0.752  ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; clkaddsub   ; 0.000        ; 0.000      ; 0.904      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst22|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.333 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 1.407      ; 0.367      ;
; -0.833 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; -0.500       ; 1.407      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.332  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.484      ;
; 0.336  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.488      ;
; 0.336  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.488      ;
; 0.360  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.512      ;
; 0.420  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.572      ;
; 0.420  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.572      ;
; 0.421  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.573      ;
; 0.437  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.589      ;
; 0.437  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.589      ;
; 0.449  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.601      ;
; 0.460  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.612      ;
; 0.464  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.616      ;
; 0.496  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.649      ;
; 0.542  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.694      ;
; 0.543  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.695      ;
; 0.543  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.695      ;
; 0.544  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.697      ;
; 0.546  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.698      ;
; 0.546  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.699      ;
; 0.551  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.703      ;
; 0.552  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.705      ;
; 0.573  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.725      ;
; 0.574  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.726      ;
; 0.575  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.727      ;
; 0.596  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.748      ;
; 0.597  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.749      ;
; 0.598  ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.750      ;
; 0.637  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.789      ;
; 0.637  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.789      ;
; 0.638  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.790      ;
; 0.672  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.824      ;
; 0.673  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.825      ;
; 0.674  ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.826      ;
; 0.722  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.874      ;
; 0.723  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.875      ;
; 0.724  ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.876      ;
; 0.813  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.965      ;
; 0.814  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.966      ;
; 0.815  ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.967      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst22|clock_divider_1024:inst102|inst10'                                                                                                                                                         ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.318 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7                             ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 1.392      ; 0.367      ;
; -0.818 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7                             ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; -0.500       ; 1.392      ; 0.367      ;
; 0.215  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst1 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst2 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst3 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|inst5 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst22|inst6 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.334  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst2 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.486      ;
; 0.336  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst3 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.488      ;
; 0.336  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.488      ;
; 0.367  ; clock_generator:inst22|inst5 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; clock_generator:inst22|inst6 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; clock_generator:inst22|inst5 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst3 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.524      ;
; 0.405  ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.557      ;
; 0.405  ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.557      ;
; 0.408  ; clock_generator:inst22|inst4 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.560      ;
; 0.447  ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst4 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.599      ;
; 0.496  ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.648      ;
; 0.499  ; clock_generator:inst22|inst3 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.651      ;
; 0.547  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.699      ;
; 0.547  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.699      ;
; 0.550  ; clock_generator:inst22|inst2 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.702      ;
; 0.551  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst5 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst7 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.703      ;
; 0.554  ; clock_generator:inst22|inst1 ; clock_generator:inst22|inst6 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.706      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst22|inst7'                                                                                                               ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.480 ; addsub:inst13|ins7t   ; addsub:inst13|ins7t   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; 0.000        ; 0.554      ; 0.367      ;
; -0.147 ; addsub:inst13|ins7t   ; addsub:inst13|inst1   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; 0.000        ; 0.554      ; 0.700      ;
; 0.020  ; addsub:inst13|ins7t   ; addsub:inst13|ins7t   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; -0.500       ; 0.554      ; 0.367      ;
; 0.215  ; addsub:inst13|inst255 ; addsub:inst13|inst255 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; addsub:inst13|inst1   ; addsub:inst13|inst1   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 0.000        ; 0.000      ; 0.367      ;
; 0.253  ; addsub:inst13|inst1   ; addsub:inst13|inst255 ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 0.000        ; 0.000      ; 0.405      ;
; 0.353  ; addsub:inst13|ins7t   ; addsub:inst13|inst1   ; addsub:inst13|ins7t          ; clock_generator:inst22|inst7 ; -0.500       ; 0.554      ; 0.700      ;
; 0.369  ; addsub:inst13|inst1   ; addsub:inst13|ins7t   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 0.000        ; 0.000      ; 0.521      ;
; 0.376  ; addsub:inst13|inst255 ; addsub:inst13|inst1   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 0.000        ; 0.000      ; 0.528      ;
; 0.450  ; addsub:inst13|inst255 ; addsub:inst13|ins7t   ; clock_generator:inst22|inst7 ; clock_generator:inst22|inst7 ; 0.000        ; 0.000      ; 0.602      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clkaddsub'                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clkaddsub ; Rise       ; clkaddsub                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clock_generator:inst22|clock_divider_1024:inst101|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; clkaddsub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clkaddsub|combout                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; clkaddsub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clkaddsub~clkctrl|inclk[0]                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; clkaddsub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; clkaddsub~clkctrl|outclk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clkaddsub ; Rise       ; inst22|inst101|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clkaddsub ; Rise       ; inst22|inst101|inst9|clk                                 ;
+--------+--------------+----------------+------------------+-----------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'addsub:inst13|ins7t'                                                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+
; -0.741 ; 0.259        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.741 ; 0.259        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.741 ; 0.259        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.741 ; 0.259        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.741 ; 0.259        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.741 ; 0.259        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.741 ; 0.259        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.741 ; 0.259        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.704 ; 0.296        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.704 ; 0.296        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.704 ; 0.296        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.704 ; 0.296        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.704 ; 0.296        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.704 ; 0.296        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.704 ; 0.296        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.704 ; 0.296        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst18|combout                       ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst18|combout                       ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst18~clkctrl|inclk[0]              ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst18~clkctrl|inclk[0]              ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst18~clkctrl|outclk                ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst18~clkctrl|outclk                ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.259  ; 0.259        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst2|inst|inst|clk                  ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst15|combout                       ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst15|combout                       ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst15~clkctrl|inclk[0]              ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst15~clkctrl|inclk[0]              ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst15~clkctrl|outclk                ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst15~clkctrl|outclk                ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst18|datad                         ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst18|datad                         ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.296  ; 0.296        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst10|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst10|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst10|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst10|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst10~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst10~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst10~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst10~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst13|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst13|ins7t|regout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst13|ins7t~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst13|ins7t~clkctrl|inclk[0]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst13|ins7t~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst13|ins7t~clkctrl|outclk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst15|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst15|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst15|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst15|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst18|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst18|datab                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; addsub:inst13|ins7t ; Rise       ; inst|inst|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; addsub:inst13|ins7t ; Rise       ; inst|inst|inst|clk                   ;
+--------+--------------+----------------+------------------+---------------------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst22|clock_divider_1024:inst101|inst10'                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst22|clock_divider_1024:inst102|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; Rise       ; inst22|inst102|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst22|clock_divider_1024:inst102|inst10'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst7           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst22|inst7           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst7|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; Rise       ; inst22|inst7|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst22|inst7'                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; addsub:inst13|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; addsub:inst13|ins7t   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; addsub:inst13|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; addsub:inst13|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; addsub:inst13|inst255 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; addsub:inst13|inst255 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; inst13|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; inst13|ins7t|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; inst13|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; inst13|inst1|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; inst13|inst255|clk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; inst13|inst255|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst22|inst7 ; Rise       ; inst22|inst7|regout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst22|inst7 ; Rise       ; inst22|inst7|regout   ;
+--------+--------------+----------------+------------------+------------------------------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst13|ins7t          ; 2.739  ; 2.739  ; Rise       ; addsub:inst13|ins7t          ;
;  D[0]     ; addsub:inst13|ins7t          ; 2.739  ; 2.739  ; Rise       ; addsub:inst13|ins7t          ;
;  D[1]     ; addsub:inst13|ins7t          ; 2.394  ; 2.394  ; Rise       ; addsub:inst13|ins7t          ;
;  D[2]     ; addsub:inst13|ins7t          ; 2.373  ; 2.373  ; Rise       ; addsub:inst13|ins7t          ;
;  D[3]     ; addsub:inst13|ins7t          ; 2.372  ; 2.372  ; Rise       ; addsub:inst13|ins7t          ;
; Enable    ; addsub:inst13|ins7t          ; -0.193 ; -0.193 ; Rise       ; addsub:inst13|ins7t          ;
; w33       ; addsub:inst13|ins7t          ; 2.561  ; 2.561  ; Rise       ; addsub:inst13|ins7t          ;
; w11       ; clock_generator:inst22|inst7 ; 3.573  ; 3.573  ; Rise       ; clock_generator:inst22|inst7 ;
; w22       ; clock_generator:inst22|inst7 ; 3.592  ; 3.592  ; Rise       ; clock_generator:inst22|inst7 ;
; w33       ; clock_generator:inst22|inst7 ; 3.992  ; 3.992  ; Rise       ; clock_generator:inst22|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst13|ins7t          ; -1.930 ; -1.930 ; Rise       ; addsub:inst13|ins7t          ;
;  D[0]     ; addsub:inst13|ins7t          ; -2.358 ; -2.358 ; Rise       ; addsub:inst13|ins7t          ;
;  D[1]     ; addsub:inst13|ins7t          ; -1.991 ; -1.991 ; Rise       ; addsub:inst13|ins7t          ;
;  D[2]     ; addsub:inst13|ins7t          ; -1.930 ; -1.930 ; Rise       ; addsub:inst13|ins7t          ;
;  D[3]     ; addsub:inst13|ins7t          ; -1.979 ; -1.979 ; Rise       ; addsub:inst13|ins7t          ;
; Enable    ; addsub:inst13|ins7t          ; 0.728  ; 0.728  ; Rise       ; addsub:inst13|ins7t          ;
; w33       ; addsub:inst13|ins7t          ; -1.469 ; -1.469 ; Rise       ; addsub:inst13|ins7t          ;
; w11       ; clock_generator:inst22|inst7 ; -3.299 ; -3.299 ; Rise       ; clock_generator:inst22|inst7 ;
; w22       ; clock_generator:inst22|inst7 ; -3.402 ; -3.402 ; Rise       ; clock_generator:inst22|inst7 ;
; w33       ; clock_generator:inst22|inst7 ; -3.747 ; -3.747 ; Rise       ; clock_generator:inst22|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F07n1     ; addsub:inst13|ins7t          ; 5.049 ; 5.049 ; Rise       ; addsub:inst13|ins7t          ;
; F07n2     ; addsub:inst13|ins7t          ; 4.940 ; 4.940 ; Rise       ; addsub:inst13|ins7t          ;
; F07n3     ; addsub:inst13|ins7t          ; 4.980 ; 4.980 ; Rise       ; addsub:inst13|ins7t          ;
; F07n4     ; addsub:inst13|ins7t          ; 5.092 ; 5.092 ; Rise       ; addsub:inst13|ins7t          ;
; F07n5     ; addsub:inst13|ins7t          ; 5.116 ; 5.116 ; Rise       ; addsub:inst13|ins7t          ;
; F07n6     ; addsub:inst13|ins7t          ; 5.192 ; 5.192 ; Rise       ; addsub:inst13|ins7t          ;
; F07n7     ; addsub:inst13|ins7t          ; 5.189 ; 5.189 ; Rise       ; addsub:inst13|ins7t          ;
; F17n1     ; addsub:inst13|ins7t          ; 5.245 ; 5.245 ; Rise       ; addsub:inst13|ins7t          ;
; F17n2     ; addsub:inst13|ins7t          ; 5.084 ; 5.084 ; Rise       ; addsub:inst13|ins7t          ;
; F17n3     ; addsub:inst13|ins7t          ; 5.137 ; 5.137 ; Rise       ; addsub:inst13|ins7t          ;
; F17n4     ; addsub:inst13|ins7t          ; 5.199 ; 5.199 ; Rise       ; addsub:inst13|ins7t          ;
; F17n5     ; addsub:inst13|ins7t          ; 5.315 ; 5.315 ; Rise       ; addsub:inst13|ins7t          ;
; F17n6     ; addsub:inst13|ins7t          ; 5.337 ; 5.337 ; Rise       ; addsub:inst13|ins7t          ;
; F17n7     ; addsub:inst13|ins7t          ; 5.316 ; 5.316 ; Rise       ; addsub:inst13|ins7t          ;
; F27n1     ; addsub:inst13|ins7t          ; 5.342 ; 5.342 ; Rise       ; addsub:inst13|ins7t          ;
; F27n2     ; addsub:inst13|ins7t          ; 5.347 ; 5.347 ; Rise       ; addsub:inst13|ins7t          ;
; F27n3     ; addsub:inst13|ins7t          ; 5.178 ; 5.178 ; Rise       ; addsub:inst13|ins7t          ;
; F27n4     ; addsub:inst13|ins7t          ; 5.209 ; 5.209 ; Rise       ; addsub:inst13|ins7t          ;
; F27n5     ; addsub:inst13|ins7t          ; 5.256 ; 5.256 ; Rise       ; addsub:inst13|ins7t          ;
; F27n6     ; addsub:inst13|ins7t          ; 5.205 ; 5.205 ; Rise       ; addsub:inst13|ins7t          ;
; F27n7     ; addsub:inst13|ins7t          ; 5.310 ; 5.310 ; Rise       ; addsub:inst13|ins7t          ;
; F37n1     ; addsub:inst13|ins7t          ; 5.906 ; 5.906 ; Rise       ; addsub:inst13|ins7t          ;
; F37n2     ; addsub:inst13|ins7t          ; 6.427 ; 6.427 ; Rise       ; addsub:inst13|ins7t          ;
; F37n3     ; addsub:inst13|ins7t          ; 6.108 ; 6.108 ; Rise       ; addsub:inst13|ins7t          ;
; F37n4     ; addsub:inst13|ins7t          ; 6.174 ; 6.174 ; Rise       ; addsub:inst13|ins7t          ;
; F37n5     ; addsub:inst13|ins7t          ; 6.291 ; 6.291 ; Rise       ; addsub:inst13|ins7t          ;
; F37n6     ; addsub:inst13|ins7t          ; 6.080 ; 6.080 ; Rise       ; addsub:inst13|ins7t          ;
; F37n7     ; addsub:inst13|ins7t          ; 5.814 ; 5.814 ; Rise       ; addsub:inst13|ins7t          ;
; y00       ; addsub:inst13|ins7t          ; 2.161 ;       ; Rise       ; addsub:inst13|ins7t          ;
; F07n1     ; addsub:inst13|ins7t          ; 2.518 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n2     ; addsub:inst13|ins7t          ; 2.412 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n3     ; addsub:inst13|ins7t          ; 2.439 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n4     ; addsub:inst13|ins7t          ; 2.305 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n5     ; addsub:inst13|ins7t          ; 2.329 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n6     ; addsub:inst13|ins7t          ; 2.395 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n7     ; addsub:inst13|ins7t          ; 2.432 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n1     ; addsub:inst13|ins7t          ; 2.931 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n2     ; addsub:inst13|ins7t          ; 2.783 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n3     ; addsub:inst13|ins7t          ; 2.821 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n4     ; addsub:inst13|ins7t          ; 2.913 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n5     ; addsub:inst13|ins7t          ; 3.040 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n6     ; addsub:inst13|ins7t          ; 3.042 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n7     ; addsub:inst13|ins7t          ; 3.028 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n1     ; addsub:inst13|ins7t          ; 2.927 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n2     ; addsub:inst13|ins7t          ; 2.925 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n3     ; addsub:inst13|ins7t          ; 2.928 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n4     ; addsub:inst13|ins7t          ; 2.797 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n5     ; addsub:inst13|ins7t          ; 2.837 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n6     ; addsub:inst13|ins7t          ; 2.784 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n7     ; addsub:inst13|ins7t          ; 2.836 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n1     ; addsub:inst13|ins7t          ; 3.301 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n2     ; addsub:inst13|ins7t          ; 3.810 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n3     ; addsub:inst13|ins7t          ; 3.488 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n4     ; addsub:inst13|ins7t          ; 3.533 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n5     ; addsub:inst13|ins7t          ; 3.400 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n6     ; addsub:inst13|ins7t          ; 3.474 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n7     ; addsub:inst13|ins7t          ; 3.183 ;       ; Fall       ; addsub:inst13|ins7t          ;
; y00       ; addsub:inst13|ins7t          ;       ; 2.161 ; Fall       ; addsub:inst13|ins7t          ;
; F17n1     ; clock_generator:inst22|inst7 ; 3.669 ; 3.669 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n2     ; clock_generator:inst22|inst7 ; 3.521 ; 3.521 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n3     ; clock_generator:inst22|inst7 ; 3.559 ; 3.559 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n4     ; clock_generator:inst22|inst7 ; 3.651 ; 3.651 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n5     ; clock_generator:inst22|inst7 ; 3.778 ; 3.778 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n6     ; clock_generator:inst22|inst7 ; 3.780 ; 3.780 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n7     ; clock_generator:inst22|inst7 ; 3.766 ; 3.766 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n1     ; clock_generator:inst22|inst7 ; 3.665 ; 3.665 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n2     ; clock_generator:inst22|inst7 ; 3.663 ; 3.663 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n3     ; clock_generator:inst22|inst7 ; 3.666 ; 3.666 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n4     ; clock_generator:inst22|inst7 ; 3.535 ; 3.535 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n5     ; clock_generator:inst22|inst7 ; 3.575 ; 3.575 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n6     ; clock_generator:inst22|inst7 ; 3.522 ; 3.522 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n7     ; clock_generator:inst22|inst7 ; 3.574 ; 3.574 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n1     ; clock_generator:inst22|inst7 ; 4.039 ; 4.039 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n2     ; clock_generator:inst22|inst7 ; 4.548 ; 4.548 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n3     ; clock_generator:inst22|inst7 ; 4.226 ; 4.226 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n4     ; clock_generator:inst22|inst7 ; 4.271 ; 4.271 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n5     ; clock_generator:inst22|inst7 ; 4.138 ; 4.138 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n6     ; clock_generator:inst22|inst7 ; 4.212 ; 4.212 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n7     ; clock_generator:inst22|inst7 ; 3.921 ; 3.921 ; Rise       ; clock_generator:inst22|inst7 ;
; y11       ; clock_generator:inst22|inst7 ; 2.723 ; 2.723 ; Rise       ; clock_generator:inst22|inst7 ;
; y22       ; clock_generator:inst22|inst7 ; 2.674 ; 2.674 ; Rise       ; clock_generator:inst22|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F07n1     ; addsub:inst13|ins7t          ; 4.917 ; 2.518 ; Rise       ; addsub:inst13|ins7t          ;
; F07n2     ; addsub:inst13|ins7t          ; 4.811 ; 2.412 ; Rise       ; addsub:inst13|ins7t          ;
; F07n3     ; addsub:inst13|ins7t          ; 4.837 ; 2.439 ; Rise       ; addsub:inst13|ins7t          ;
; F07n4     ; addsub:inst13|ins7t          ; 4.955 ; 2.305 ; Rise       ; addsub:inst13|ins7t          ;
; F07n5     ; addsub:inst13|ins7t          ; 4.980 ; 2.329 ; Rise       ; addsub:inst13|ins7t          ;
; F07n6     ; addsub:inst13|ins7t          ; 5.051 ; 2.395 ; Rise       ; addsub:inst13|ins7t          ;
; F07n7     ; addsub:inst13|ins7t          ; 5.056 ; 2.432 ; Rise       ; addsub:inst13|ins7t          ;
; F17n1     ; addsub:inst13|ins7t          ; 4.779 ; 2.690 ; Rise       ; addsub:inst13|ins7t          ;
; F17n2     ; addsub:inst13|ins7t          ; 4.624 ; 2.542 ; Rise       ; addsub:inst13|ins7t          ;
; F17n3     ; addsub:inst13|ins7t          ; 4.663 ; 2.580 ; Rise       ; addsub:inst13|ins7t          ;
; F17n4     ; addsub:inst13|ins7t          ; 4.727 ; 2.672 ; Rise       ; addsub:inst13|ins7t          ;
; F17n5     ; addsub:inst13|ins7t          ; 4.856 ; 2.799 ; Rise       ; addsub:inst13|ins7t          ;
; F17n6     ; addsub:inst13|ins7t          ; 4.855 ; 2.801 ; Rise       ; addsub:inst13|ins7t          ;
; F17n7     ; addsub:inst13|ins7t          ; 4.841 ; 2.787 ; Rise       ; addsub:inst13|ins7t          ;
; F27n1     ; addsub:inst13|ins7t          ; 4.998 ; 2.723 ; Rise       ; addsub:inst13|ins7t          ;
; F27n2     ; addsub:inst13|ins7t          ; 5.007 ; 2.721 ; Rise       ; addsub:inst13|ins7t          ;
; F27n3     ; addsub:inst13|ins7t          ; 4.848 ; 2.724 ; Rise       ; addsub:inst13|ins7t          ;
; F27n4     ; addsub:inst13|ins7t          ; 4.878 ; 2.593 ; Rise       ; addsub:inst13|ins7t          ;
; F27n5     ; addsub:inst13|ins7t          ; 4.914 ; 2.633 ; Rise       ; addsub:inst13|ins7t          ;
; F27n6     ; addsub:inst13|ins7t          ; 4.868 ; 2.580 ; Rise       ; addsub:inst13|ins7t          ;
; F27n7     ; addsub:inst13|ins7t          ; 4.974 ; 2.632 ; Rise       ; addsub:inst13|ins7t          ;
; F37n1     ; addsub:inst13|ins7t          ; 5.601 ; 3.301 ; Rise       ; addsub:inst13|ins7t          ;
; F37n2     ; addsub:inst13|ins7t          ; 6.111 ; 3.810 ; Rise       ; addsub:inst13|ins7t          ;
; F37n3     ; addsub:inst13|ins7t          ; 5.791 ; 3.488 ; Rise       ; addsub:inst13|ins7t          ;
; F37n4     ; addsub:inst13|ins7t          ; 5.862 ; 3.533 ; Rise       ; addsub:inst13|ins7t          ;
; F37n5     ; addsub:inst13|ins7t          ; 5.981 ; 3.400 ; Rise       ; addsub:inst13|ins7t          ;
; F37n6     ; addsub:inst13|ins7t          ; 5.775 ; 3.474 ; Rise       ; addsub:inst13|ins7t          ;
; F37n7     ; addsub:inst13|ins7t          ; 5.501 ; 3.183 ; Rise       ; addsub:inst13|ins7t          ;
; y00       ; addsub:inst13|ins7t          ; 2.161 ;       ; Rise       ; addsub:inst13|ins7t          ;
; F07n1     ; addsub:inst13|ins7t          ; 2.518 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n2     ; addsub:inst13|ins7t          ; 2.412 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n3     ; addsub:inst13|ins7t          ; 2.439 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n4     ; addsub:inst13|ins7t          ; 2.305 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n5     ; addsub:inst13|ins7t          ; 2.329 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n6     ; addsub:inst13|ins7t          ; 2.395 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n7     ; addsub:inst13|ins7t          ; 2.432 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n1     ; addsub:inst13|ins7t          ; 2.690 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n2     ; addsub:inst13|ins7t          ; 2.542 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n3     ; addsub:inst13|ins7t          ; 2.580 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n4     ; addsub:inst13|ins7t          ; 2.672 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n5     ; addsub:inst13|ins7t          ; 2.799 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n6     ; addsub:inst13|ins7t          ; 2.801 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n7     ; addsub:inst13|ins7t          ; 2.787 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n1     ; addsub:inst13|ins7t          ; 2.723 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n2     ; addsub:inst13|ins7t          ; 2.721 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n3     ; addsub:inst13|ins7t          ; 2.724 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n4     ; addsub:inst13|ins7t          ; 2.593 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n5     ; addsub:inst13|ins7t          ; 2.633 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n6     ; addsub:inst13|ins7t          ; 2.580 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n7     ; addsub:inst13|ins7t          ; 2.632 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n1     ; addsub:inst13|ins7t          ; 3.301 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n2     ; addsub:inst13|ins7t          ; 3.810 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n3     ; addsub:inst13|ins7t          ; 3.488 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n4     ; addsub:inst13|ins7t          ; 3.533 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n5     ; addsub:inst13|ins7t          ; 3.400 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n6     ; addsub:inst13|ins7t          ; 3.474 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n7     ; addsub:inst13|ins7t          ; 3.183 ;       ; Fall       ; addsub:inst13|ins7t          ;
; y00       ; addsub:inst13|ins7t          ;       ; 2.161 ; Fall       ; addsub:inst13|ins7t          ;
; F17n1     ; clock_generator:inst22|inst7 ; 3.393 ; 3.393 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n2     ; clock_generator:inst22|inst7 ; 3.245 ; 3.245 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n3     ; clock_generator:inst22|inst7 ; 3.283 ; 3.283 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n4     ; clock_generator:inst22|inst7 ; 3.375 ; 3.375 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n5     ; clock_generator:inst22|inst7 ; 3.502 ; 3.502 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n6     ; clock_generator:inst22|inst7 ; 3.504 ; 3.504 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n7     ; clock_generator:inst22|inst7 ; 3.490 ; 3.490 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n1     ; clock_generator:inst22|inst7 ; 3.483 ; 3.483 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n2     ; clock_generator:inst22|inst7 ; 3.481 ; 3.481 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n3     ; clock_generator:inst22|inst7 ; 3.484 ; 3.484 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n4     ; clock_generator:inst22|inst7 ; 3.353 ; 3.353 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n5     ; clock_generator:inst22|inst7 ; 3.393 ; 3.393 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n6     ; clock_generator:inst22|inst7 ; 3.340 ; 3.340 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n7     ; clock_generator:inst22|inst7 ; 3.392 ; 3.392 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n1     ; clock_generator:inst22|inst7 ; 3.913 ; 3.913 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n2     ; clock_generator:inst22|inst7 ; 4.422 ; 4.422 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n3     ; clock_generator:inst22|inst7 ; 4.100 ; 4.100 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n4     ; clock_generator:inst22|inst7 ; 4.145 ; 4.145 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n5     ; clock_generator:inst22|inst7 ; 4.012 ; 4.012 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n6     ; clock_generator:inst22|inst7 ; 4.086 ; 4.086 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n7     ; clock_generator:inst22|inst7 ; 3.795 ; 3.795 ; Rise       ; clock_generator:inst22|inst7 ;
; y11       ; clock_generator:inst22|inst7 ; 2.723 ; 2.723 ; Rise       ; clock_generator:inst22|inst7 ;
; y22       ; clock_generator:inst22|inst7 ; 2.674 ; 2.674 ; Rise       ; clock_generator:inst22|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                      ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                                     ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                                          ; -1.889  ; -2.783  ; N/A      ; N/A     ; -1.380              ;
;  addsub:inst13|ins7t                                      ; -1.889  ; -2.783  ; N/A      ; N/A     ; -1.018              ;
;  clkaddsub                                                ; -0.904  ; -2.558  ; N/A      ; N/A     ; -1.380              ;
;  clock_generator:inst22|clock_divider_1024:inst101|inst10 ; -1.054  ; -2.169  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst22|clock_divider_1024:inst102|inst10 ; -0.446  ; -2.151  ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst22|inst7                             ; -0.193  ; -0.870  ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                                           ; -33.07  ; -47.484 ; 0.0      ; 0.0     ; -55.184             ;
;  addsub:inst13|ins7t                                      ; -20.957 ; -39.705 ; N/A      ; N/A     ; -23.804             ;
;  clkaddsub                                                ; -4.638  ; -2.558  ; N/A      ; N/A     ; -11.380             ;
;  clock_generator:inst22|clock_divider_1024:inst101|inst10 ; -5.598  ; -2.169  ; N/A      ; N/A     ; -10.000             ;
;  clock_generator:inst22|clock_divider_1024:inst102|inst10 ; -1.622  ; -2.151  ; N/A      ; N/A     ; -7.000              ;
;  clock_generator:inst22|inst7                             ; -0.255  ; -0.901  ; N/A      ; N/A     ; -3.000              ;
+-----------------------------------------------------------+---------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                            ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst13|ins7t          ; 5.089  ; 5.089  ; Rise       ; addsub:inst13|ins7t          ;
;  D[0]     ; addsub:inst13|ins7t          ; 5.089  ; 5.089  ; Rise       ; addsub:inst13|ins7t          ;
;  D[1]     ; addsub:inst13|ins7t          ; 4.225  ; 4.225  ; Rise       ; addsub:inst13|ins7t          ;
;  D[2]     ; addsub:inst13|ins7t          ; 4.167  ; 4.167  ; Rise       ; addsub:inst13|ins7t          ;
;  D[3]     ; addsub:inst13|ins7t          ; 4.211  ; 4.211  ; Rise       ; addsub:inst13|ins7t          ;
; Enable    ; addsub:inst13|ins7t          ; -0.061 ; -0.061 ; Rise       ; addsub:inst13|ins7t          ;
; w33       ; addsub:inst13|ins7t          ; 4.753  ; 4.753  ; Rise       ; addsub:inst13|ins7t          ;
; w11       ; clock_generator:inst22|inst7 ; 6.232  ; 6.232  ; Rise       ; clock_generator:inst22|inst7 ;
; w22       ; clock_generator:inst22|inst7 ; 6.430  ; 6.430  ; Rise       ; clock_generator:inst22|inst7 ;
; w33       ; clock_generator:inst22|inst7 ; 7.229  ; 7.229  ; Rise       ; clock_generator:inst22|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; D[*]      ; addsub:inst13|ins7t          ; -1.930 ; -1.930 ; Rise       ; addsub:inst13|ins7t          ;
;  D[0]     ; addsub:inst13|ins7t          ; -2.358 ; -2.358 ; Rise       ; addsub:inst13|ins7t          ;
;  D[1]     ; addsub:inst13|ins7t          ; -1.991 ; -1.991 ; Rise       ; addsub:inst13|ins7t          ;
;  D[2]     ; addsub:inst13|ins7t          ; -1.930 ; -1.930 ; Rise       ; addsub:inst13|ins7t          ;
;  D[3]     ; addsub:inst13|ins7t          ; -1.979 ; -1.979 ; Rise       ; addsub:inst13|ins7t          ;
; Enable    ; addsub:inst13|ins7t          ; 1.209  ; 1.209  ; Rise       ; addsub:inst13|ins7t          ;
; w33       ; addsub:inst13|ins7t          ; -1.469 ; -1.469 ; Rise       ; addsub:inst13|ins7t          ;
; w11       ; clock_generator:inst22|inst7 ; -3.299 ; -3.299 ; Rise       ; clock_generator:inst22|inst7 ;
; w22       ; clock_generator:inst22|inst7 ; -3.402 ; -3.402 ; Rise       ; clock_generator:inst22|inst7 ;
; w33       ; clock_generator:inst22|inst7 ; -3.747 ; -3.747 ; Rise       ; clock_generator:inst22|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F07n1     ; addsub:inst13|ins7t          ; 9.814  ; 9.814  ; Rise       ; addsub:inst13|ins7t          ;
; F07n2     ; addsub:inst13|ins7t          ; 9.549  ; 9.549  ; Rise       ; addsub:inst13|ins7t          ;
; F07n3     ; addsub:inst13|ins7t          ; 9.576  ; 9.576  ; Rise       ; addsub:inst13|ins7t          ;
; F07n4     ; addsub:inst13|ins7t          ; 9.878  ; 9.878  ; Rise       ; addsub:inst13|ins7t          ;
; F07n5     ; addsub:inst13|ins7t          ; 9.922  ; 9.922  ; Rise       ; addsub:inst13|ins7t          ;
; F07n6     ; addsub:inst13|ins7t          ; 10.123 ; 10.123 ; Rise       ; addsub:inst13|ins7t          ;
; F07n7     ; addsub:inst13|ins7t          ; 10.129 ; 10.129 ; Rise       ; addsub:inst13|ins7t          ;
; F17n1     ; addsub:inst13|ins7t          ; 10.156 ; 10.156 ; Rise       ; addsub:inst13|ins7t          ;
; F17n2     ; addsub:inst13|ins7t          ; 9.847  ; 9.847  ; Rise       ; addsub:inst13|ins7t          ;
; F17n3     ; addsub:inst13|ins7t          ; 9.871  ; 9.871  ; Rise       ; addsub:inst13|ins7t          ;
; F17n4     ; addsub:inst13|ins7t          ; 10.021 ; 10.021 ; Rise       ; addsub:inst13|ins7t          ;
; F17n5     ; addsub:inst13|ins7t          ; 10.305 ; 10.305 ; Rise       ; addsub:inst13|ins7t          ;
; F17n6     ; addsub:inst13|ins7t          ; 10.329 ; 10.329 ; Rise       ; addsub:inst13|ins7t          ;
; F17n7     ; addsub:inst13|ins7t          ; 10.344 ; 10.344 ; Rise       ; addsub:inst13|ins7t          ;
; F27n1     ; addsub:inst13|ins7t          ; 10.270 ; 10.270 ; Rise       ; addsub:inst13|ins7t          ;
; F27n2     ; addsub:inst13|ins7t          ; 10.277 ; 10.277 ; Rise       ; addsub:inst13|ins7t          ;
; F27n3     ; addsub:inst13|ins7t          ; 10.003 ; 10.003 ; Rise       ; addsub:inst13|ins7t          ;
; F27n4     ; addsub:inst13|ins7t          ; 10.103 ; 10.103 ; Rise       ; addsub:inst13|ins7t          ;
; F27n5     ; addsub:inst13|ins7t          ; 10.160 ; 10.160 ; Rise       ; addsub:inst13|ins7t          ;
; F27n6     ; addsub:inst13|ins7t          ; 10.084 ; 10.084 ; Rise       ; addsub:inst13|ins7t          ;
; F27n7     ; addsub:inst13|ins7t          ; 10.315 ; 10.315 ; Rise       ; addsub:inst13|ins7t          ;
; F37n1     ; addsub:inst13|ins7t          ; 11.368 ; 11.368 ; Rise       ; addsub:inst13|ins7t          ;
; F37n2     ; addsub:inst13|ins7t          ; 12.332 ; 12.332 ; Rise       ; addsub:inst13|ins7t          ;
; F37n3     ; addsub:inst13|ins7t          ; 11.832 ; 11.832 ; Rise       ; addsub:inst13|ins7t          ;
; F37n4     ; addsub:inst13|ins7t          ; 12.066 ; 12.066 ; Rise       ; addsub:inst13|ins7t          ;
; F37n5     ; addsub:inst13|ins7t          ; 12.330 ; 12.330 ; Rise       ; addsub:inst13|ins7t          ;
; F37n6     ; addsub:inst13|ins7t          ; 11.762 ; 11.762 ; Rise       ; addsub:inst13|ins7t          ;
; F37n7     ; addsub:inst13|ins7t          ; 11.136 ; 11.136 ; Rise       ; addsub:inst13|ins7t          ;
; y00       ; addsub:inst13|ins7t          ; 4.054  ;        ; Rise       ; addsub:inst13|ins7t          ;
; F07n1     ; addsub:inst13|ins7t          ; 5.054  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F07n2     ; addsub:inst13|ins7t          ; 4.792  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F07n3     ; addsub:inst13|ins7t          ; 4.839  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F07n4     ; addsub:inst13|ins7t          ; 4.512  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F07n5     ; addsub:inst13|ins7t          ; 4.556  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F07n6     ; addsub:inst13|ins7t          ; 4.755  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F07n7     ; addsub:inst13|ins7t          ; 4.811  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n1     ; addsub:inst13|ins7t          ; 6.016  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n2     ; addsub:inst13|ins7t          ; 5.716  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n3     ; addsub:inst13|ins7t          ; 5.754  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n4     ; addsub:inst13|ins7t          ; 5.945  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n5     ; addsub:inst13|ins7t          ; 6.244  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n6     ; addsub:inst13|ins7t          ; 6.248  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F17n7     ; addsub:inst13|ins7t          ; 6.230  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n1     ; addsub:inst13|ins7t          ; 5.817  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n2     ; addsub:inst13|ins7t          ; 5.818  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n3     ; addsub:inst13|ins7t          ; 5.973  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n4     ; addsub:inst13|ins7t          ; 5.659  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n5     ; addsub:inst13|ins7t          ; 5.705  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n6     ; addsub:inst13|ins7t          ; 5.633  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F27n7     ; addsub:inst13|ins7t          ; 5.701  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n1     ; addsub:inst13|ins7t          ; 6.530  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n2     ; addsub:inst13|ins7t          ; 7.478  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n3     ; addsub:inst13|ins7t          ; 6.972  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n4     ; addsub:inst13|ins7t          ; 7.132  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n5     ; addsub:inst13|ins7t          ; 6.811  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n6     ; addsub:inst13|ins7t          ; 6.947  ;        ; Fall       ; addsub:inst13|ins7t          ;
; F37n7     ; addsub:inst13|ins7t          ; 6.291  ;        ; Fall       ; addsub:inst13|ins7t          ;
; y00       ; addsub:inst13|ins7t          ;        ; 4.054  ; Fall       ; addsub:inst13|ins7t          ;
; F17n1     ; clock_generator:inst22|inst7 ; 7.394  ; 7.394  ; Rise       ; clock_generator:inst22|inst7 ;
; F17n2     ; clock_generator:inst22|inst7 ; 7.094  ; 7.094  ; Rise       ; clock_generator:inst22|inst7 ;
; F17n3     ; clock_generator:inst22|inst7 ; 7.132  ; 7.132  ; Rise       ; clock_generator:inst22|inst7 ;
; F17n4     ; clock_generator:inst22|inst7 ; 7.323  ; 7.323  ; Rise       ; clock_generator:inst22|inst7 ;
; F17n5     ; clock_generator:inst22|inst7 ; 7.622  ; 7.622  ; Rise       ; clock_generator:inst22|inst7 ;
; F17n6     ; clock_generator:inst22|inst7 ; 7.626  ; 7.626  ; Rise       ; clock_generator:inst22|inst7 ;
; F17n7     ; clock_generator:inst22|inst7 ; 7.608  ; 7.608  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n1     ; clock_generator:inst22|inst7 ; 7.195  ; 7.195  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n2     ; clock_generator:inst22|inst7 ; 7.196  ; 7.196  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n3     ; clock_generator:inst22|inst7 ; 7.351  ; 7.351  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n4     ; clock_generator:inst22|inst7 ; 7.037  ; 7.037  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n5     ; clock_generator:inst22|inst7 ; 7.083  ; 7.083  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n6     ; clock_generator:inst22|inst7 ; 7.011  ; 7.011  ; Rise       ; clock_generator:inst22|inst7 ;
; F27n7     ; clock_generator:inst22|inst7 ; 7.079  ; 7.079  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n1     ; clock_generator:inst22|inst7 ; 7.908  ; 7.908  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n2     ; clock_generator:inst22|inst7 ; 8.856  ; 8.856  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n3     ; clock_generator:inst22|inst7 ; 8.350  ; 8.350  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n4     ; clock_generator:inst22|inst7 ; 8.510  ; 8.510  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n5     ; clock_generator:inst22|inst7 ; 8.189  ; 8.189  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n6     ; clock_generator:inst22|inst7 ; 8.325  ; 8.325  ; Rise       ; clock_generator:inst22|inst7 ;
; F37n7     ; clock_generator:inst22|inst7 ; 7.669  ; 7.669  ; Rise       ; clock_generator:inst22|inst7 ;
; y11       ; clock_generator:inst22|inst7 ; 5.051  ; 5.051  ; Rise       ; clock_generator:inst22|inst7 ;
; y22       ; clock_generator:inst22|inst7 ; 5.000  ; 5.000  ; Rise       ; clock_generator:inst22|inst7 ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F07n1     ; addsub:inst13|ins7t          ; 4.917 ; 2.518 ; Rise       ; addsub:inst13|ins7t          ;
; F07n2     ; addsub:inst13|ins7t          ; 4.811 ; 2.412 ; Rise       ; addsub:inst13|ins7t          ;
; F07n3     ; addsub:inst13|ins7t          ; 4.837 ; 2.439 ; Rise       ; addsub:inst13|ins7t          ;
; F07n4     ; addsub:inst13|ins7t          ; 4.955 ; 2.305 ; Rise       ; addsub:inst13|ins7t          ;
; F07n5     ; addsub:inst13|ins7t          ; 4.980 ; 2.329 ; Rise       ; addsub:inst13|ins7t          ;
; F07n6     ; addsub:inst13|ins7t          ; 5.051 ; 2.395 ; Rise       ; addsub:inst13|ins7t          ;
; F07n7     ; addsub:inst13|ins7t          ; 5.056 ; 2.432 ; Rise       ; addsub:inst13|ins7t          ;
; F17n1     ; addsub:inst13|ins7t          ; 4.779 ; 2.690 ; Rise       ; addsub:inst13|ins7t          ;
; F17n2     ; addsub:inst13|ins7t          ; 4.624 ; 2.542 ; Rise       ; addsub:inst13|ins7t          ;
; F17n3     ; addsub:inst13|ins7t          ; 4.663 ; 2.580 ; Rise       ; addsub:inst13|ins7t          ;
; F17n4     ; addsub:inst13|ins7t          ; 4.727 ; 2.672 ; Rise       ; addsub:inst13|ins7t          ;
; F17n5     ; addsub:inst13|ins7t          ; 4.856 ; 2.799 ; Rise       ; addsub:inst13|ins7t          ;
; F17n6     ; addsub:inst13|ins7t          ; 4.855 ; 2.801 ; Rise       ; addsub:inst13|ins7t          ;
; F17n7     ; addsub:inst13|ins7t          ; 4.841 ; 2.787 ; Rise       ; addsub:inst13|ins7t          ;
; F27n1     ; addsub:inst13|ins7t          ; 4.998 ; 2.723 ; Rise       ; addsub:inst13|ins7t          ;
; F27n2     ; addsub:inst13|ins7t          ; 5.007 ; 2.721 ; Rise       ; addsub:inst13|ins7t          ;
; F27n3     ; addsub:inst13|ins7t          ; 4.848 ; 2.724 ; Rise       ; addsub:inst13|ins7t          ;
; F27n4     ; addsub:inst13|ins7t          ; 4.878 ; 2.593 ; Rise       ; addsub:inst13|ins7t          ;
; F27n5     ; addsub:inst13|ins7t          ; 4.914 ; 2.633 ; Rise       ; addsub:inst13|ins7t          ;
; F27n6     ; addsub:inst13|ins7t          ; 4.868 ; 2.580 ; Rise       ; addsub:inst13|ins7t          ;
; F27n7     ; addsub:inst13|ins7t          ; 4.974 ; 2.632 ; Rise       ; addsub:inst13|ins7t          ;
; F37n1     ; addsub:inst13|ins7t          ; 5.601 ; 3.301 ; Rise       ; addsub:inst13|ins7t          ;
; F37n2     ; addsub:inst13|ins7t          ; 6.111 ; 3.810 ; Rise       ; addsub:inst13|ins7t          ;
; F37n3     ; addsub:inst13|ins7t          ; 5.791 ; 3.488 ; Rise       ; addsub:inst13|ins7t          ;
; F37n4     ; addsub:inst13|ins7t          ; 5.862 ; 3.533 ; Rise       ; addsub:inst13|ins7t          ;
; F37n5     ; addsub:inst13|ins7t          ; 5.981 ; 3.400 ; Rise       ; addsub:inst13|ins7t          ;
; F37n6     ; addsub:inst13|ins7t          ; 5.775 ; 3.474 ; Rise       ; addsub:inst13|ins7t          ;
; F37n7     ; addsub:inst13|ins7t          ; 5.501 ; 3.183 ; Rise       ; addsub:inst13|ins7t          ;
; y00       ; addsub:inst13|ins7t          ; 2.161 ;       ; Rise       ; addsub:inst13|ins7t          ;
; F07n1     ; addsub:inst13|ins7t          ; 2.518 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n2     ; addsub:inst13|ins7t          ; 2.412 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n3     ; addsub:inst13|ins7t          ; 2.439 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n4     ; addsub:inst13|ins7t          ; 2.305 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n5     ; addsub:inst13|ins7t          ; 2.329 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n6     ; addsub:inst13|ins7t          ; 2.395 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F07n7     ; addsub:inst13|ins7t          ; 2.432 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n1     ; addsub:inst13|ins7t          ; 2.690 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n2     ; addsub:inst13|ins7t          ; 2.542 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n3     ; addsub:inst13|ins7t          ; 2.580 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n4     ; addsub:inst13|ins7t          ; 2.672 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n5     ; addsub:inst13|ins7t          ; 2.799 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n6     ; addsub:inst13|ins7t          ; 2.801 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F17n7     ; addsub:inst13|ins7t          ; 2.787 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n1     ; addsub:inst13|ins7t          ; 2.723 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n2     ; addsub:inst13|ins7t          ; 2.721 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n3     ; addsub:inst13|ins7t          ; 2.724 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n4     ; addsub:inst13|ins7t          ; 2.593 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n5     ; addsub:inst13|ins7t          ; 2.633 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n6     ; addsub:inst13|ins7t          ; 2.580 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F27n7     ; addsub:inst13|ins7t          ; 2.632 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n1     ; addsub:inst13|ins7t          ; 3.301 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n2     ; addsub:inst13|ins7t          ; 3.810 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n3     ; addsub:inst13|ins7t          ; 3.488 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n4     ; addsub:inst13|ins7t          ; 3.533 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n5     ; addsub:inst13|ins7t          ; 3.400 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n6     ; addsub:inst13|ins7t          ; 3.474 ;       ; Fall       ; addsub:inst13|ins7t          ;
; F37n7     ; addsub:inst13|ins7t          ; 3.183 ;       ; Fall       ; addsub:inst13|ins7t          ;
; y00       ; addsub:inst13|ins7t          ;       ; 2.161 ; Fall       ; addsub:inst13|ins7t          ;
; F17n1     ; clock_generator:inst22|inst7 ; 3.393 ; 3.393 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n2     ; clock_generator:inst22|inst7 ; 3.245 ; 3.245 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n3     ; clock_generator:inst22|inst7 ; 3.283 ; 3.283 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n4     ; clock_generator:inst22|inst7 ; 3.375 ; 3.375 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n5     ; clock_generator:inst22|inst7 ; 3.502 ; 3.502 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n6     ; clock_generator:inst22|inst7 ; 3.504 ; 3.504 ; Rise       ; clock_generator:inst22|inst7 ;
; F17n7     ; clock_generator:inst22|inst7 ; 3.490 ; 3.490 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n1     ; clock_generator:inst22|inst7 ; 3.483 ; 3.483 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n2     ; clock_generator:inst22|inst7 ; 3.481 ; 3.481 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n3     ; clock_generator:inst22|inst7 ; 3.484 ; 3.484 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n4     ; clock_generator:inst22|inst7 ; 3.353 ; 3.353 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n5     ; clock_generator:inst22|inst7 ; 3.393 ; 3.393 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n6     ; clock_generator:inst22|inst7 ; 3.340 ; 3.340 ; Rise       ; clock_generator:inst22|inst7 ;
; F27n7     ; clock_generator:inst22|inst7 ; 3.392 ; 3.392 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n1     ; clock_generator:inst22|inst7 ; 3.913 ; 3.913 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n2     ; clock_generator:inst22|inst7 ; 4.422 ; 4.422 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n3     ; clock_generator:inst22|inst7 ; 4.100 ; 4.100 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n4     ; clock_generator:inst22|inst7 ; 4.145 ; 4.145 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n5     ; clock_generator:inst22|inst7 ; 4.012 ; 4.012 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n6     ; clock_generator:inst22|inst7 ; 4.086 ; 4.086 ; Rise       ; clock_generator:inst22|inst7 ;
; F37n7     ; clock_generator:inst22|inst7 ; 3.795 ; 3.795 ; Rise       ; clock_generator:inst22|inst7 ;
; y11       ; clock_generator:inst22|inst7 ; 2.723 ; 2.723 ; Rise       ; clock_generator:inst22|inst7 ;
; y22       ; clock_generator:inst22|inst7 ; 2.674 ; 2.674 ; Rise       ; clock_generator:inst22|inst7 ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                 ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; addsub:inst13|ins7t                                      ; addsub:inst13|ins7t                                      ; 160      ; 112      ; 0        ; 0        ;
; clock_generator:inst22|inst7                             ; addsub:inst13|ins7t                                      ; 212      ; 0        ; 0        ; 0        ;
; clkaddsub                                                ; clkaddsub                                                ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 27       ; 0        ; 0        ; 0        ;
; clock_generator:inst22|inst7                             ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1        ; 1        ; 0        ; 0        ;
; addsub:inst13|ins7t                                      ; clock_generator:inst22|inst7                             ; 2        ; 2        ; 0        ; 0        ;
; clock_generator:inst22|inst7                             ; clock_generator:inst22|inst7                             ; 6        ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                  ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; addsub:inst13|ins7t                                      ; addsub:inst13|ins7t                                      ; 160      ; 112      ; 0        ; 0        ;
; clock_generator:inst22|inst7                             ; addsub:inst13|ins7t                                      ; 212      ; 0        ; 0        ; 0        ;
; clkaddsub                                                ; clkaddsub                                                ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clkaddsub                                                ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst101|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 27       ; 0        ; 0        ; 0        ;
; clock_generator:inst22|inst7                             ; clock_generator:inst22|clock_divider_1024:inst102|inst10 ; 1        ; 1        ; 0        ; 0        ;
; addsub:inst13|ins7t                                      ; clock_generator:inst22|inst7                             ; 2        ; 2        ; 0        ; 0        ;
; clock_generator:inst22|inst7                             ; clock_generator:inst22|inst7                             ; 6        ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 60    ; 60   ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 185   ; 185  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Nov 28 18:50:57 2015
Info: Command: quartus_sta project -c project
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name addsub:inst13|ins7t addsub:inst13|ins7t
    Info (332105): create_clock -period 1.000 -name clock_generator:inst22|inst7 clock_generator:inst22|inst7
    Info (332105): create_clock -period 1.000 -name clock_generator:inst22|clock_divider_1024:inst102|inst10 clock_generator:inst22|clock_divider_1024:inst102|inst10
    Info (332105): create_clock -period 1.000 -name clock_generator:inst22|clock_divider_1024:inst101|inst10 clock_generator:inst22|clock_divider_1024:inst101|inst10
    Info (332105): create_clock -period 1.000 -name clkaddsub clkaddsub
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.889       -20.957 addsub:inst13|ins7t 
    Info (332119):    -1.054        -5.598 clock_generator:inst22|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.904        -4.638 clkaddsub 
    Info (332119):    -0.446        -1.622 clock_generator:inst22|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.193        -0.255 clock_generator:inst22|inst7 
Info (332146): Worst-case hold slack is -2.783
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.783       -39.705 addsub:inst13|ins7t 
    Info (332119):    -2.558        -2.558 clkaddsub 
    Info (332119):    -2.169        -2.169 clock_generator:inst22|clock_divider_1024:inst101|inst10 
    Info (332119):    -2.151        -2.151 clock_generator:inst22|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.870        -0.901 clock_generator:inst22|inst7 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 clkaddsub 
    Info (332119):    -1.018       -23.804 addsub:inst13|ins7t 
    Info (332119):    -0.500       -10.000 clock_generator:inst22|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.500        -7.000 clock_generator:inst22|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.500        -3.000 clock_generator:inst22|inst7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.317
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.317        -2.812 addsub:inst13|ins7t 
    Info (332119):     0.065         0.000 clock_generator:inst22|clock_divider_1024:inst101|inst10 
    Info (332119):     0.128         0.000 clkaddsub 
    Info (332119):     0.326         0.000 clock_generator:inst22|clock_divider_1024:inst102|inst10 
    Info (332119):     0.430         0.000 clock_generator:inst22|inst7 
Info (332146): Worst-case hold slack is -1.715
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.715       -25.248 addsub:inst13|ins7t 
    Info (332119):    -1.598        -1.598 clkaddsub 
    Info (332119):    -1.333        -1.333 clock_generator:inst22|clock_divider_1024:inst101|inst10 
    Info (332119):    -1.318        -1.318 clock_generator:inst22|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.480        -0.627 clock_generator:inst22|inst7 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 clkaddsub 
    Info (332119):    -0.741       -19.560 addsub:inst13|ins7t 
    Info (332119):    -0.500       -10.000 clock_generator:inst22|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.500        -7.000 clock_generator:inst22|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.500        -3.000 clock_generator:inst22|inst7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 594 megabytes
    Info: Processing ended: Sat Nov 28 18:51:00 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


