{
    "hands_on_practices": [
        {
            "introduction": "我们从一个基础练习开始。这个练习展示了如何直接应用德摩根定律来解开布尔表达式中嵌套的否定。其目标是简化逻辑，这在CMOS电路的物理世界中，直接转化为更高效的实现，即使用更少的元件——在本例中，是最小化反相器的数量。",
            "id": "3633536",
            "problem": "一个数字数据通路中的三输入布尔函数被指定为 $F(A,B,C) = \\overline{\\left(A \\lor \\overline{\\left(B \\lor C\\right)}\\right)}$，其中 $\\lor$ 表示逻辑或，$\\land$ 表示逻辑与，上划线 $\\overline{(\\cdot)}$ 表示逻辑非。该数据通路采用互补金属氧化物半导体（CMOS）技术实现，可用的门库仅包括双输入非反相 $\\lor$ 门和 $\\land$ 门，以及实现 $\\overline{(\\cdot)}$ 的单输入反相器门。主输入 $A$、$B$ 和 $C$ 仅以其原变量形式提供。\n\n请仅使用布尔代数公理、对偶原理以及 $\\lor$、$\\land$ 和补运算的定义，推导出 $F$ 的一个表达式，该表达式在使用给定门库实现时，在结构上能最小化显式反相器门的使用数量。然后，根据您推导出的表达式和一个仅使用库原语的门级实现，确定实现 $F$ 所需的显式反相器门的最小数量。请以单个整数形式提供您的最终答案。无需四舍五入，也不应包含单位。",
            "solution": "问题陈述经评估有效。它在科学上基于布尔代数和数字逻辑设计的原理，这些是计算机组成与体系结构的核心主题。该问题定义明确、客观，并包含所有必要信息以推导出唯一且有意义的解。不存在科学缺陷、矛盾或歧义。\n\n目标是找出使用特定组件库实现给定布尔函数 $F(A,B,C)$ 所需的显式反相器门的最小数量。主输入 $A$、$B$ 和 $C$ 仅以其原变量形式提供。该函数被指定为：\n$$F(A,B,C) = \\overline{\\left(A \\lor \\overline{\\left(B \\lor C\\right)}\\right)}$$\n\n为了最小化反相器的数量，我们必须使用布尔代数公理来简化此表达式。表达式的结构，即在一个或运算上有一个补运算，提示我们可以应用德摩根定律。德摩根第一定律指出，对于任意两个布尔变量 $X$ 和 $Y$：\n$$\\overline{X \\lor Y} = \\overline{X} \\land \\overline{Y}$$\n\n我们将此定律应用于给定的 $F$ 表达式，通过设置 $X=A$ 和 $Y=\\overline{(B \\lor C)}$。此代入产生：\n$$F(A,B,C) = \\overline{A} \\land \\overline{\\left(\\overline{(B \\lor C)}\\right)}$$\n\n接下来，我们应用双重否定律（或对合律），该定律指出对于任意布尔变量 $Z$：\n$$\\overline{\\overline{Z}} = Z$$\n\n在我们的表达式中，我们可以设置 $Z = B \\lor C$。应用双重否定律将项 $\\overline{\\left(\\overline{(B \\lor C)}\\right)}$ 简化为 $(B \\lor C)$。将此代回 $F$ 的表达式，我们得到简化形式：\n$$F(A,B,C) = \\overline{A} \\land (B \\lor C)$$\n\n现在，我们分析使用可用门库实现此简化表达式的方法，该门库由双输入 $\\land$ 门、双输入 $\\lor$ 门和单输入反相器门组成。输入 $A$、$B$ 和 $C$ 以原变量形式提供。\n\n$F(A,B,C) = \\overline{A} \\land (B \\lor C)$ 的实现可以分解为三个步骤：\n$1$。计算项 $(B \\lor C)$。这可以使用一个输入为 $B$ 和 $C$ 的双输入 $\\lor$ 门来完成。由于 $B$ 和 $C$ 是主输入，此步骤不需要反相器。\n$2$。计算项 $\\overline{A}$。由于主输入 $A$ 仅以其原变量形式提供，我们必须使用一个单输入反相器门来生成其补数 $\\overline{A}$。\n$3$。计算最终表达式 $\\overline{A} \\land (B \\lor C)$。这可以使用一个双输入 $\\land$ 门来完成，其输入是前两个步骤的输出，即 $\\overline{A}$ 和 $(B \\lor C)$。\n\n基于此门级实现，所需的显式反相器门的总数恰好为一个，用于生成 $\\overline{A}$。\n\n为确认这是最小数量，我们必须证明用零个反相器实现是不可能的。一个布尔函数当且仅当它是一个*单调*函数时，才可以在没有任何反相器的情况下实现。如果一个函数对其所有变量都是非递减的，那么它就是单调的。也就是说，对于任何变量 $X_i$，在保持所有其他变量不变的情况下，将 $X_i$ 从 $0$ 变为 $1$ 不会导致函数输出从 $1$ 变为 $0$。形式上，$f(x_1, \\dots, 0, \\dots, x_n) \\leq f(x_1, \\dots, 1, \\dots, x_n)$。\n\n让我们测试 $F(A,B,C) = \\overline{A} \\land (B \\lor C)$ 是否关于变量 $A$ 是单调的。我们可以为 $B$ 和 $C$ 选择任意值，例如 $B=1$ 和 $C=0$。\n- 对于 $A=0$：$F(0,1,0) = \\overline{0} \\land (1 \\lor 0) = 1 \\land 1 = 1$。\n- 对于 $A=1$：$F(1,1,0) = \\overline{1} \\land (1 \\lor 0) = 0 \\land 1 = 0$。\n\n由于 $F(0,1,0) = 1$ 且 $F(1,1,0) = 0$，我们有 $F(0,1,0) > F(1,1,0)$。这表明该函数关于变量 $A$ 不是单调的。因为该函数不是单调的，所以它不能仅使用 $\\land$ 和 $\\lor$ 门从原变量输入 $A$、$B$ 和 $C$ 构建。因此，用零个反相器实现是不可能的。\n\n反相器的最小数量必须大于零。我们已经找到了一个使用一个反相器的实现。因此，实现函数 $F$ 所需的显式反相器门的最小数量是 $1$。",
            "answer": "$$\\boxed{1}$$"
        },
        {
            "introduction": "在简化的基础上，这个练习要求你只使用通用门（与非门和或非门）来实现一个函数，这是一个常见的现实世界约束。通过应用德摩根定律，你可以将一个标准的“与或非”表达式转换为一个完美映射到基于与非门实现上的结构，这是数字综合中的一项基石技术。",
            "id": "3633520",
            "problem": "一个关于布尔变量 $A$、$B$、$C$ 和 $D$ 的组合逻辑块由函数 $F(A,B,C,D) = \\overline{\\left((A \\land B) \\lor (C \\land D)\\right)}$ 指定，其中 $\\land$ 表示逻辑合取（与），$\\lor$ 表示逻辑析取（或），而 $\\overline{(\\cdot)}$ 表示逻辑补（非）。您必须仅使用双输入与非门（NAND）和双输入或非门（NOR）来实现函数 $F$。每个双输入与非门或双输入或非门都算作恰好 $1$ 个门。原始输入 $A$、$B$、$C$ 和 $D$ 仅以其原变量形式（非反相形式）提供。您可以通过将单个双输入与非门或双输入或非门的两个输入端连接到同一个信号上来实现逻辑反相器；这样的反相器算作 $1$ 个门。扇出是无限的。不允许使用多输入门、线逻辑或除双输入与非门和双输入或非门之外的任何其他门。\n\n仅从布尔代数的公理、基本运算 $\\land$、$\\lor$、$\\overline{(\\cdot)}$ 的定义以及根据这些运算定义的与非（NAND）和或非（NOR）的定义出发，首先推导出 $F$ 的一种代数形式，该形式允许在所允许的门集合下进行直接的两级实现。然后，在所述成本模型下，确定实现 $F$ 所需的最少门数。通过论证任何使用更少门的实现都无法在给定允许原语的情况下计算 $F$，来证明您的实现达到了这个最小值。\n\n仅报告最小门数作为您的最终答案。无需四舍五入。",
            "solution": "问题要求仅使用双输入与非门（NAND）和双输入或非门（NOR），并从布尔代数公理出发，实现布尔函数 $F(A,B,C,D) = \\overline{\\left((A \\land B) \\lor (C \\land D)\\right)}$。目标是找到所需的最少门数。\n\n首先，我们陈述基于合取（$\\land$）、析取（$\\lor$）和补（$\\overline{(\\cdot)}$）这三种基本运算的基本定义。双输入与非（NAND）和或非（NOR）运算定义如下：\n$$X \\text{ NAND } Y = \\overline{X \\land Y}$$\n$$X \\text{ NOR } Y = \\overline{X \\lor Y}$$\n\n问题还允许通过将双输入与非门或或非门的输入端连接在一起来创建反相器（非门）。对于一个变量 $X$，这会得到：\n$$X \\text{ NAND } X = \\overline{X \\land X} = \\overline{X}$$\n$$X \\text{ NOR } X = \\overline{X \\lor X} = \\overline{X}$$\n这样的反相器算作 $1$ 个门。原始输入 $A, B, C, D$ 仅以其原变量形式提供。\n\n给定的函数是 $F(A,B,C,D) = \\overline{\\left((A \\land B) \\lor (C \\land D)\\right)}$。这是一个与或非（AOI）结构。我们寻求一种能够直接映射到允许的门类型以实现最小化实现的代数形式。\n\n我们首先应用德摩根定律之一，这是布尔代数中的基本定理。具体来说，该定理指出 $\\overline{X \\lor Y} = \\overline{X} \\land \\overline{Y}$。令 $X = (A \\land B)$ 且 $Y = (C \\land D)$。将此定理应用于 $F$ 的表达式，得到：\n$$F = \\overline{(A \\land B)} \\land \\overline{(C \\land D)}$$\n这个表达式是两项的逻辑合取（与）。每一项的形式都是 $\\overline{P \\land Q}$，这正是与非（NAND）运算的定义。\n让我们定义两个中间信号：\n$$G_1 = \\overline{A \\land B} = A \\text{ NAND } B$$\n$$G_2 = \\overline{C \\land D} = C \\text{ NAND } D$$\n这些信号中的每一个都可以用一个双输入与非门生成。将这些代入 $F$ 的表达式中：\n$$F = G_1 \\land G_2$$\n最后的操作是逻辑与（AND）。一个双输入与操作可以通过应用双重否定律 $\\overline{\\overline{Z}} = Z$ 和与非门的定义，使用可用的门来实现：\n$$G_1 \\land G_2 = \\overline{\\overline{G_1 \\land G_2}} = \\overline{G_1 \\text{ NAND } G_2}$$\n这表明与操作可以通过一个与非门后跟一个反相器来实现。\n\n基于此推导，我们可以构建 $F$ 的电路：\n1.  一个双输入与非门计算 $G_1 = A \\text{ NAND } B$。这是 $1$ 个门。\n2.  一个双输入与非门计算 $G_2 = C \\text{ NAND } D$。这是 $1$ 个门。\n3.  第三个双输入与非门计算 $G_3 = G_1 \\text{ NAND } G_2 = \\overline{G_1 \\land G_2}$。这是 $1$ 个门。\n4.  第四个门用作反相器来计算 $F = \\overline{G_3} = \\overline{\\overline{G_1 \\land G_2}} = G_1 \\land G_2$。这可以是一个双输入与非门，其输入都连接到 $G_3$，即 $F = G_3 \\text{ NAND } G_3 = \\overline{G_3}$。这是 $1$ 个门。\n\n此实现中的总门数为 $1+1+1+1 = 4$。所有使用的门都是双输入与非门，这是允许的。因此，一个用 $4$ 个门实现的方案是可能的。\n\n接下来，我们必须证明为什么这是最少的门数。\n函数 $F$ 依赖于所有四个输入变量 $A, B, C, D$。例如，设置 $B=1, C=0, D=0$ 会得到 $F = \\overline{(A \\land 1) \\lor (0 \\land 0)} = \\overline{A}$，这显然依赖于 $A$。根据表达式的对称性，$F$ 依赖于所有四个变量。\n- 单个双输入门最多只能依赖于两个变量。因此，$1$ 个门是不够的。\n- 一个由两个双输入门组成的电路最多可以依赖于三个变量（例如，$G_2(G_1(A,B),C)$）。因此，$2$ 个门是不够的。\n- 因此，要实现任何一个4变量函数，至少需要 $3$ 个门。\n\n我们现在必须证明 $3$ 个门也是不够的。对于一个4变量函数，最通用的3门结构要么是两级树形结构，例如 $H(G_1(A,B), G_2(C,D))$，要么是级联链式结构，例如 $H(G_2(G_1(A,B),C),D)$。级联链式结构对于其输入来说本质上是不对称的。函数 $F$ 具有一种对称性，即交换变量对 $(A,B)$ 和 $(C,D)$ 后函数保持不变。级联链式结构无法实现这种对称函数。因此，我们只需要分析两级树形结构。\n设门来自允许的集合 {NAND, NOR}。我们检查结构 $H(G_1(A,B), G_2(C,D))$ 中门类型的所有可能性：\n\n1.  $G_1, G_2, H$ 都是与非门：输出为 $(A \\text{ NAND } B) \\text{ NAND } (C \\text{ NAND } D) = \\overline{(\\overline{A \\land B}) \\land (\\overline{C \\land D})} = (A \\land B) \\lor (C \\land D)$。这个函数是 $F$ 的补函数，即 $\\overline{F}$。它不是 $F$。\n2.  $G_1, G_2, H$ 都是或非门：输出为 $(A \\text{ NOR } B) \\text{ NOR } (C \\text{ NOR } D) = \\overline{(\\overline{A \\lor B}) \\lor (\\overline{C \\lor D})} = (A \\lor B) \\land (C \\lor D)$。这不是 $F$。\n3.  $G_1, G_2$ 是与非门，$H$ 是或非门：输出为 $(A \\text{ NAND } B) \\text{ NOR } (C \\text{ NAND } D) = \\overline{(\\overline{A \\land B}) \\lor (\\overline{C \\land D})} = \\overline{\\overline{ (A \\land B) \\land (C \\land D) }} = (A \\land B) \\land (C \\land D)$。这不是 $F$。\n4.  $G_1, G_2$ 是或非门，$H$ 是与非门：输出为 $(A \\text{ NOR } B) \\text{ NAND } (C \\text{ NOR } D) = \\overline{(\\overline{A \\lor B}) \\land (\\overline{C \\lor D})} = (A \\lor B) \\lor (C \\lor D)$。这不是 $F$。\n\n由于两级树形结构中所有可能的3门配置都无法实现函数 $F$，并且我们已经基于对称性排除了其他3门结构，所以用 $3$ 个门是不可能实现的。\n\n我们已经确定门数必须大于 $3$，并且我们已经展示了一个使用 $4$ 个门的有效实现。因此，实现 $F$ 所需的最少门数是 $4$。",
            "answer": "$$\\boxed{4}$$"
        },
        {
            "introduction": "现在，让我们将技能应用于一个更宏观、更复杂的任务：设计一个4:1多路选择器（MUX），这是任何处理器数据通路中的基本构建模块。此问题不仅要求你运用德摩根定律进行表达式变换，更要求你将其作为系统设计过程的一部分，仅用与非门从零开始构建整个组件。这个练习将突出分层结构和门电路共享等实用设计考量，以实现一个高效的最终电路。",
            "id": "3633517",
            "problem": "一个 $4{:}1$ 多路选择器 (MUX) 是一个组合电路，有四个数据输入 $D_0, D_1, D_2, D_3$，两个选择输入 $S_1, S_0$，以及一个输出 $Y$。其语义是，$Y$ 的值等于 $D_0, D_1, D_2, D_3$ 中的某一个，具体取决于 $(S_1, S_0)$ 的二进制值。你需要仅使用双输入与非门来设计这个 $4{:}1$ MUX。反相器必须通过将其输入端连接在一起的双输入与非门来实现，并计入总数。事先没有可用的反相输入。\n\n从布尔代数基本公理和德摩根定律出发（不使用任何预先推导的多路选择器方程），完成以下任务：\n\n- 通过分析 MUX 的真值语义，推导出用 $S_1$ 和 $S_0$ 表示的数据选择乘积项。特别地，使用德摩根定律将析取式的反转（补）转换为合取式的反转（例如，将其应用于 $\\overline{(S_1 \\lor S_0)}$），以获得选择译码项。\n- 通过系统地应用布尔对偶性和德摩根定律，将你的表达式映射到一个仅使用与非门的实现，并识别出乘积项的反（补）可以直接由与非门形成的地方。\n- 识别并明确说明可以减少与非门总数的门共享机会，包括但不限于共享反相选择信号和子模块间的结构复用。\n\n在最大化利用门共享的情况下，计算在这些约束下实现这个 $4{:}1$ MUX 所需的双输入与非门的最少数量。只提供最终计数作为你的答案。无需四舍五入，也无需单位。你的最终答案必须是一个数字。",
            "solution": "我们从布尔代数和德摩根定律开始。$4{:}1$ 多路选择器（MUX）的语义规定：当 $(S_1,S_0) = (0,0)$ 时，$Y$ 等于 $D_0$；当 $(S_1,S_0) = (0,1)$ 时，$Y$ 等于 $D_1$；当 $(S_1,S_0) = (1,0)$ 时，$Y$ 等于 $D_2$；当 $(S_1,S_0) = (1,1)$ 时，$Y$ 等于 $D_3$。用布尔形式表示，这是规范的积之和形式：\n$$\nY \\;=\\; D_0 \\cdot \\overline{S_1}\\cdot \\overline{S_0}\\;+\\;D_1\\cdot \\overline{S_1}\\cdot S_0\\;+\\;D_2\\cdot S_1\\cdot \\overline{S_0}\\;+\\;D_3\\cdot S_1\\cdot S_0.\n$$\n这来自于 MUX 的基本定义以及每个输入行吸收一个最小项。作为德摩根定律的一个说明性应用，考虑析取式 $\\overline{(S_1 \\lor S_0)}$ 的反（补），根据德摩根定律，它等于 $\\overline{S_1}\\cdot \\overline{S_0}$。这正是上述表达式中与 $D_0$ 相乘的选择译码条件，展示了析取式的反（补）如何产生选择译码所需的合取式的反（补）。\n\n接下来，我们寻求一个仅使用与非门的实现。回顾一下，一个双输入与非门实现 $\\operatorname{NAND}(A,B)=\\overline{A\\cdot B}$，一个反相器可以实现为 $\\operatorname{NAND}(X,X)=\\overline{X}$。另外，德摩根定律指出 $\\overline{A+B}=\\overline{A}\\cdot \\overline{B}$ 和 $\\overline{A\\cdot B}=\\overline{A}+ \\overline{B}$。\n\n有两种自然的实现途径：\n\n1) 使用与非-与非结构的直接积之和。\n\n   直接用与非门定义四种选择译码的反（补）形式：\n   - 令 $Q_{00} = \\overline{\\overline{S_1}\\cdot \\overline{S_0}} = \\operatorname{NAND}(\\overline{S_1},\\overline{S_0})$，\n   - $Q_{01} = \\overline{\\overline{S_1}\\cdot S_0} = \\operatorname{NAND}(\\overline{S_1}, S_0)$，\n   - $Q_{10} = \\overline{S_1\\cdot \\overline{S_0}} = \\operatorname{NAND}(S_1,\\overline{S_0})$，\n   - $Q_{11} = \\overline{S_1\\cdot S_0} = \\operatorname{NAND}(S_1,S_0)$。\n\n   这里 $\\overline{S_1}$ 和 $\\overline{S_0}$ 分别由 $\\operatorname{NAND}(S_1,S_1)$ 和 $\\operatorname{NAND}(S_0,S_0)$ 产生。对于每个数据路径，我们不显式地形成真正的译码 $X_{ij}=\\overline{Q_{ij}}$，而是利用德摩根定律来计算\n   $$\n   T_0 \\;=\\; \\overline{D_0\\cdot (\\overline{S_1}\\cdot \\overline{S_0})}\n   \\;=\\; \\overline{D_0\\cdot X_{00}}\n   \\;=\\; \\overline{D_0\\cdot \\overline{Q_{00}}}\n   \\;=\\; \\overline{D_0} \\,+\\, Q_{00}\n   \\;=\\; \\operatorname{NAND}(D_0,Q_{00}),\n   $$\n   类似地，$T_1=\\operatorname{NAND}(D_1,Q_{01})$，$T_2=\\operatorname{NAND}(D_2,Q_{10})$，$T_3=\\operatorname{NAND}(D_3,Q_{11})$。期望的输出是\n   $$\n   Y \\;=\\; D_0 X_{00} + D_1 X_{01} + D_2 X_{10} + D_3 X_{11}\n   \\;=\\; \\overline{\\,T_0 T_1 T_2 T_3\\,}.\n   $$\n   因此 $Y$ 是 $T_0,T_1,T_2,T_3$ 的一个四输入与非。仅使用双输入与非门，我们将四输入与非实现为\n   - $V_0=\\operatorname{NAND}(T_0,T_1)$，\n   - $W_0=\\operatorname{NAND}(V_0,V_0)=T_0 T_1$，\n   - $V_1=\\operatorname{NAND}(T_2,T_3)$，\n   - $W_1=\\operatorname{NAND}(V_1,V_1)=T_2 T_3$，\n   - $Y=\\operatorname{NAND}(W_0,W_1)=\\overline{(T_0 T_1)(T_2 T_3)}=\\overline{T_0 T_1 T_2 T_3}$。\n\n   共享情况下的门数统计：\n   - 反转 $S_1$ 和 $S_0$：$2$ 个与非门。\n   - 形成 $Q_{00},Q_{01},Q_{10},Q_{11}$：$4$ 个与非门。\n   - 形成 $T_0,T_1,T_2,T_3$：$4$ 个与非门。\n   - 组合成 $Y$ 作为一个四输入与非门：$5$ 个与非门。\n   总计 $= 2 + 4 + 4 + 5 = 15$ 个与非门。\n\n   这建立了一个正确的设计，但仍有改进的空间。\n\n2) 使用与非门实现的 $2{:}1$ MUX 模块和门共享进行分层组合。\n\n   一个具有输入 $A,B$、选择信号 $S$ 和输出 $Z$ 的 $2{:}1$ MUX 的语义为 $Z = \\overline{S}\\cdot A + S\\cdot B$。根据德摩根定律和与非恒等式，一种仅使用与非门的实现是：\n   - $S'=\\operatorname{NAND}(S,S)=\\overline{S}$，\n   - $U=\\operatorname{NAND}(A,S)$ 得到 $U=\\overline{A\\cdot S}$，\n   - $V=\\operatorname{NAND}(B,S')$ 得到 $V=\\overline{B\\cdot \\overline{S}}$，\n   - $Z=\\operatorname{NAND}(U,V)=\\overline{\\,\\overline{A\\cdot S}\\cdot \\overline{B\\cdot \\overline{S}}\\,}=(A\\cdot S)+(B\\cdot \\overline{S})$。\n   当选择信号的反（补）在内部生成时，每个 $2{:}1$ MUX 使用 $4$ 个双输入与非门。\n\n   将 $4{:}1$ MUX 构建为：两个第一级 $2{:}1$ MUX，在 $S_0$ 控制下分别选择 $(D_0,D_1)$ 和 $(D_2,D_3)$；然后是一个第二级 $2{:}1$ MUX，在 $S_1$ 控制下从这两个第一级输出中进行选择。门共享机会：\n   - 两个第一级 $2{:}1$ MUX 共享相同的 $S_0$，因此可以共享单个反相 $S_0'=\\operatorname{NAND}(S_0,S_0)$，相比于复制反相器，这节省了一个与非门。\n   - 第二级 $2{:}1$ MUX 使用 $S_1$ 及其反相 $S_1'=\\operatorname{NAND}(S_1,S_1)$，由于它只出现在该级中，因此无法进一步共享。\n\n   计算与非门数量：\n   - 第一级左侧 $(D_0,D_1,S_0)$ 的 $2{:}1$ MUX：如果独立，需要 $4$ 个与非门，但我们将与右侧 MUX 共享其 $S_0'$。\n   - 第一级右侧 $(D_2,D_3,S_0)$ 的 $2{:}1$ MUX：如果独立，需要 $4$ 个与非门。\n   - 在两个第一级 MUX 之间共享 $S_0'$ 消除了一个重复的反相器，因此两者总共使用 $4+4-1=7$ 个与非门。\n   - 第二级 $2{:}1$ MUX，作用于两个中间输出，选择信号为 $S_1$：需要 $4$ 个与非门（包括用于 $S_1$ 的反相器）。\n   - 与非门总数 $= 7 + 4 = 11$。\n\n   该结构通过构造在功能上是正确的，并利用了 $S_0$ 反相的显式共享。由于 $S_1'$ 是第二级 MUX 的局部信号，因此无法进一步共享。与直接的积之和与非-与非设计相比，采用门共享的分层 MUX 组合产生的门数严格更少。\n\n因此，在所述约束下，最大化利用门共享机会后，实现 $4{:}1$ MUX 所需的双输入与非门的最少数量是 $11$。",
            "answer": "$$\\boxed{11}$$"
        }
    ]
}