Flow report for nios2_SG_DMA_test
Sat Oct 12 10:53:24 2019
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Flow Summary                                                                         ;
+------------------------------------+-------------------------------------------------+
; Flow Status                        ; Successful - Sat Oct 12 10:53:24 2019           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; nios2_SG_DMA_test                               ;
; Top-level Entity Name              ; nios2_SG_DMA_test                               ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22E22C8                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 6,437 / 22,320 ( 29 % )                         ;
;     Total combinational functions  ; 4,701 / 22,320 ( 21 % )                         ;
;     Dedicated logic registers      ; 4,771 / 22,320 ( 21 % )                         ;
; Total registers                    ; 4771                                            ;
; Total pins                         ; 12 / 80 ( 15 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 215,616 / 608,256 ( 35 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 10/12/2019 10:49:01 ;
; Main task         ; Compilation         ;
; Revision Name     ; nios2_SG_DMA_test   ;
+-------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------+-----------------------------+
; Assignment Name                         ; Value                                                                                                                                                                                                                                                             ; Default Value ; Entity Name         ; Section Id                  ;
+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------+-----------------------------+
; ALM_REGISTER_PACKING_EFFORT             ; High                                                                                                                                                                                                                                                              ; Medium        ; --                  ; --                          ;
; AUTO_RAM_TO_LCELL_CONVERSION            ; On                                                                                                                                                                                                                                                                ; Off           ; --                  ; --                          ;
; AUTO_RESOURCE_SHARING                   ; On                                                                                                                                                                                                                                                                ; Off           ; --                  ; --                          ;
; COMPILER_SIGNATURE_ID                   ; 88491854613212.157084854115516                                                                                                                                                                                                                                    ; --            ; --                  ; --                          ;
; CYCLONEII_OPTIMIZATION_TECHNIQUE        ; Area                                                                                                                                                                                                                                                              ; Balanced      ; --                  ; --                          ;
; EDA_DESIGN_INSTANCE_NAME                ; NA                                                                                                                                                                                                                                                                ; --            ; --                  ; tb_rs_manchester_switchable ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH    ; tb_rs_manchester_switchable                                                                                                                                                                                                                                       ; --            ; --                  ; eda_simulation              ;
; EDA_OUTPUT_DATA_FORMAT                  ; Verilog Hdl                                                                                                                                                                                                                                                       ; --            ; --                  ; eda_simulation              ;
; EDA_RUN_TOOL_AUTOMATICALLY              ; Off                                                                                                                                                                                                                                                               ; --            ; --                  ; eda_simulation              ;
; EDA_SIMULATION_TOOL                     ; ModelSim (Verilog)                                                                                                                                                                                                                                                ; <None>        ; --                  ; --                          ;
; EDA_TEST_BENCH_ENABLE_STATUS            ; TEST_BENCH_MODE                                                                                                                                                                                                                                                   ; --            ; --                  ; eda_simulation              ;
; EDA_TEST_BENCH_FILE                     ; src/tb_rs_manchester_switchable.v                                                                                                                                                                                                                                 ; --            ; --                  ; tb_rs_manchester_switchable ;
; EDA_TEST_BENCH_MODULE_NAME              ; tb_rs_manchester_switchable                                                                                                                                                                                                                                       ; --            ; --                  ; tb_rs_manchester_switchable ;
; EDA_TEST_BENCH_NAME                     ; tb_rs_manchester_switchable                                                                                                                                                                                                                                       ; --            ; --                  ; eda_simulation              ;
; EDA_TIME_SCALE                          ; 1 ps                                                                                                                                                                                                                                                              ; --            ; --                  ; eda_simulation              ;
; ENABLE_SIGNALTAP                        ; On                                                                                                                                                                                                                                                                ; --            ; --                  ; --                          ;
; IP_SEARCH_PATHS                         ; c:\users\administrator\desktop\20190211#nios2_sg_dma_test\ps\ps;c:\users\administrator\desktop\20190211#nios2_sg_dma_test\ps                                                                                                                                      ; --            ; --                  ; --                          ;
; MAX_CORE_JUNCTION_TEMP                  ; 85                                                                                                                                                                                                                                                                ; --            ; --                  ; --                          ;
; MIN_CORE_JUNCTION_TEMP                  ; 0                                                                                                                                                                                                                                                                 ; --            ; --                  ; --                          ;
; MISC_FILE                               ; wait_time_threshold/synthesis/../wait_time_threshold.cmp                                                                                                                                                                                                          ; --            ; --                  ; --                          ;
; MISC_FILE                               ; wait_time_threshold/synthesis/../../wait_time_threshold.qsys                                                                                                                                                                                                      ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_ENC_LANE_QUATUS_testbench.v                                                                                                                                                                                                                                    ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_ENC_LANE_QUATUS_vsim_script.tcl                                                                                                                                                                                                                                ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_ENC_LANE_QUATUS_nativelink.tcl                                                                                                                                                                                                                                 ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_ENC_LANE_QUATUS_encoded_data.txt                                                                                                                                                                                                                               ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_ENC_LANE_QUATUS_block_period_stim.txt                                                                                                                                                                                                                          ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_ENC_LANE_QUATUS.v                                                                                                                                                                                                                                              ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_ENC_LANE_QUATUS_bb.v                                                                                                                                                                                                                                           ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_ENC_LANE_QUATUS.bsf                                                                                                                                                                                                                                            ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_ENC_LANE_QUATUS.vo                                                                                                                                                                                                                                             ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_ENC_LANE_QUATUS_syn.v                                                                                                                                                                                                                                          ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_ENC_LANE_QUATUS.qip                                                                                                                                                                                                                                            ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_ENC_LANE_QUATUS.html                                                                                                                                                                                                                                           ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_bms_atl_arc_ful_era_rtl.vhd                                                                                                                                                                                                           ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_bms_atl_arc_ful_rtl.vhd                                                                                                                                                                                                               ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_bms_atl_arc_hal_era_rtl.vhd                                                                                                                                                                                                           ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_bms_atl_arc_hal_rtl.vhd                                                                                                                                                                                                               ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_bms_atl_ent.vhd                                                                                                                                                                                                                       ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_chn_atl_arc_rtl.vhd                                                                                                                                                                                                                   ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_chn_atl_ent.vhd                                                                                                                                                                                                                       ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_dec_top_atl_arc_rtl.vhd                                                                                                                                                                                                               ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_dec_top_atl_ent.vhd                                                                                                                                                                                                                   ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_enc_top_atl_arc_rtl.vhd                                                                                                                                                                                                               ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_enc_top_atl_ent.vhd                                                                                                                                                                                                                   ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_fun_pkg.vhd                                                                                                                                                                                                                           ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_gfdiv_arc_rtl.vhd                                                                                                                                                                                                                     ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_gfdiv_ent.vhd                                                                                                                                                                                                                         ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_gfmul_arc_rtl.vhd                                                                                                                                                                                                                     ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_gfmul_cnt_arc_rtl.vhd                                                                                                                                                                                                                 ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_gfmul_cnt_ent.vhd                                                                                                                                                                                                                     ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_gfmul_ent.vhd                                                                                                                                                                                                                         ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_mem_atl_arc_rtl.vhd                                                                                                                                                                                                                   ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_mem_atl_ent.vhd                                                                                                                                                                                                                       ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_syn_atl_arc_rtl.vhd                                                                                                                                                                                                                   ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/auk_rs_syn_atl_ent.vhd                                                                                                                                                                                                                       ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/Bench_rs_dec_atl.v                                                                                                                                                                                                                           ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/Bench_rs_dec_atl_arc_ben.vhd                                                                                                                                                                                                                 ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/Bench_rs_dec_atl_ent.vhd                                                                                                                                                                                                                     ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/Bench_rs_enc_atl.v                                                                                                                                                                                                                           ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/Bench_rs_enc_atl_arc_ben.vhd                                                                                                                                                                                                                 ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/Bench_rs_enc_atl_ent.vhd                                                                                                                                                                                                                     ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/rs_dec_atl_tb_template.v                                                                                                                                                                                                                     ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/rs_dec_atl_tb_template.vhd                                                                                                                                                                                                                   ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/rs_dspip_avalon_streaming_sink_checker.vhd                                                                                                                                                                                                   ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/rs_enc_atl_tb_template.v                                                                                                                                                                                                                     ; --            ; --                  ; --                          ;
; MISC_FILE                               ; reed_solomon-library/rs_enc_atl_tb_template.vhd                                                                                                                                                                                                                   ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_DE_LANE_QUATUS_testbench.v                                                                                                                                                                                                                                     ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_DE_LANE_QUATUS_vsim_script.tcl                                                                                                                                                                                                                                 ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_DE_LANE_QUATUS_nativelink.tcl                                                                                                                                                                                                                                  ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_DE_LANE_QUATUS_encoded_data.txt                                                                                                                                                                                                                                ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_DE_LANE_QUATUS_block_period_stim.txt                                                                                                                                                                                                                           ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_DE_LANE_QUATUS.v                                                                                                                                                                                                                                               ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_DE_LANE_QUATUS_bb.v                                                                                                                                                                                                                                            ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_DE_LANE_QUATUS.bsf                                                                                                                                                                                                                                             ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_DE_LANE_QUATUS.vo                                                                                                                                                                                                                                              ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_DE_LANE_QUATUS_syn.v                                                                                                                                                                                                                                           ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_DE_LANE_QUATUS.qip                                                                                                                                                                                                                                             ; --            ; --                  ; --                          ;
; MISC_FILE                               ; RS_DE_LANE_QUATUS.html                                                                                                                                                                                                                                            ; --            ; --                  ; --                          ;
; MISC_FILE                               ; fifo_tx_bb.v                                                                                                                                                                                                                                                      ; --            ; --                  ; --                          ;
; MISC_FILE                               ; fifo_rx_bb.v                                                                                                                                                                                                                                                      ; --            ; --                  ; --                          ;
; MISC_FILE                               ; clk_gen_bb.v                                                                                                                                                                                                                                                      ; --            ; --                  ; --                          ;
; MISC_FILE                               ; clk_gen.ppf                                                                                                                                                                                                                                                       ; --            ; --                  ; --                          ;
; NUM_PARALLEL_PROCESSORS                 ; All                                                                                                                                                                                                                                                               ; --            ; --                  ; --                          ;
; OPTIMIZATION_MODE                       ; Aggressive Area                                                                                                                                                                                                                                                   ; Balanced      ; --                  ; --                          ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS          ; Half Signal Swing                                                                                                                                                                                                                                                 ; --            ; --                  ; --                          ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS          ; Half Signal Swing                                                                                                                                                                                                                                                 ; --            ; --                  ; --                          ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS         ; Half Vccio                                                                                                                                                                                                                                                        ; --            ; --                  ; --                          ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS         ; Half Vccio                                                                                                                                                                                                                                                        ; --            ; --                  ; --                          ;
; PARTITION_COLOR                         ; -- (Not supported for targeted family)                                                                                                                                                                                                                            ; --            ; --                  ; Top                         ;
; PARTITION_FITTER_PRESERVATION_LEVEL     ; -- (Not supported for targeted family)                                                                                                                                                                                                                            ; --            ; --                  ; Top                         ;
; PARTITION_NETLIST_TYPE                  ; -- (Not supported for targeted family)                                                                                                                                                                                                                            ; --            ; --                  ; Top                         ;
; PHYSICAL_SYNTHESIS_COMBO_LOGIC_FOR_AREA ; On                                                                                                                                                                                                                                                                ; Off           ; --                  ; --                          ;
; POWER_BOARD_THERMAL_MODEL               ; None (CONSERVATIVE)                                                                                                                                                                                                                                               ; --            ; --                  ; --                          ;
; POWER_PRESET_COOLING_SOLUTION           ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                                                                                                                                                             ; --            ; --                  ; --                          ;
; PROJECT_OUTPUT_DIRECTORY                ; output_files                                                                                                                                                                                                                                                      ; --            ; --                  ; --                          ;
; SEARCH_PATH                             ; c:\users\administrator\desktop\20190211#nios2_sg_dma_test\ps\ps                                                                                                                                                                                                   ; --            ; --                  ; --                          ;
; SEARCH_PATH                             ; .                                                                                                                                                                                                                                                                 ; --            ; --                  ; --                          ;
; SEARCH_PATH                             ; reed_solomon-library                                                                                                                                                                                                                                              ; --            ; --                  ; --                          ;
; SLD_FILE                                ; wait_time_threshold/synthesis/wait_time_threshold.debuginfo                                                                                                                                                                                                       ; --            ; --                  ; --                          ;
; SLD_FILE                                ; db/fifo_2_pcs_tx_interface_auto_stripped.stp                                                                                                                                                                                                                      ; --            ; --                  ; --                          ;
; SLD_INFO                                ; QSYS_NAME wait_time_threshold HAS_SOPCINFO 1 GENERATION_ID 1569807448                                                                                                                                                                                             ; --            ; wait_time_threshold ; --                          ;
; SLD_NODE_CREATOR_ID                     ; 110                                                                                                                                                                                                                                                               ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_ENTITY_NAME                    ; sld_signaltap                                                                                                                                                                                                                                                     ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                                                                                                                                           ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_NODE_INFO=805334528                                                                                                                                                                                                                                           ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                                                                                                                                     ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                                                                                                                                        ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                                                                                                                                    ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_STATE_BITS=11                                                                                                                                                                                                                                                 ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_BUFFER_FULL_STOP=1                                                                                                                                                                                                                                            ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                                                                                                                                      ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_INCREMENTAL_ROUTING=1                                                                                                                                                                                                                                         ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_TRIGGER_LEVEL=1                                                                                                                                                                                                                                               ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                                                                                                                                          ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_TRIGGER_PIPELINE=0                                                                                                                                                                                                                                            ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_COUNTER_PIPELINE=0                                                                                                                                                                                                                                            ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                                                                                                                                              ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                                                                                                                                      ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                                                                                                                                     ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_RAM_PIPELINE=0                                                                                                                                                                                                                                                ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_SEGMENT_SIZE=2048                                                                                                                                                                                                                                             ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_SAMPLE_DEPTH=2048                                                                                                                                                                                                                                             ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_POWER_UP_TRIGGER=0                                                                                                                                                                                                                                            ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_DATA_BITS=71                                                                                                                                                                                                                                                  ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_TRIGGER_BITS=71                                                                                                                                                                                                                                               ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_STORAGE_QUALIFIER_BITS=71                                                                                                                                                                                                                                     ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_INVERSION_MASK=0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --                  ; auto_signaltap_0            ;
; SLD_NODE_PARAMETER_ASSIGNMENT           ; SLD_INVERSION_MASK_LENGTH=238                                                                                                                                                                                                                                     ; --            ; --                  ; auto_signaltap_0            ;
; SMART_RECOMPILE                         ; On                                                                                                                                                                                                                                                                ; Off           ; --                  ; --                          ;
; SOPCINFO_FILE                           ; wait_time_threshold/synthesis/../../wait_time_threshold.sopcinfo                                                                                                                                                                                                  ; --            ; --                  ; --                          ;
; SYNTHESIS_ONLY_QIP                      ; On                                                                                                                                                                                                                                                                ; --            ; --                  ; --                          ;
; USE_SIGNALTAP_FILE                      ; fifo_2_pcs_tx_interface.stp                                                                                                                                                                                                                                       ; --            ; --                  ; --                          ;
; VERILOG_MACRO                           ; ALTERA_FPGA=<None>                                                                                                                                                                                                                                                ; --            ; --                  ; --                          ;
; VERILOG_MACRO                           ; X1_ONLY_MODE=<None>                                                                                                                                                                                                                                               ; --            ; --                  ; --                          ;
; VERILOG_MACRO                           ; DELAY=#1                                                                                                                                                                                                                                                          ; --            ; --                  ; --                          ;
; VERILOG_MACRO                           ; GMAC_MII=<None>                                                                                                                                                                                                                                                   ; --            ; --                  ; --                          ;
; VERILOG_MACRO                           ; ADD_GMII_REG=<None>                                                                                                                                                                                                                                               ; --            ; --                  ; --                          ;
; VERILOG_MACRO                           ; MANCHESTER_EN=<None>                                                                                                                                                                                                                                              ; --            ; --                  ; --                          ;
; VERILOG_MACRO                           ; RS_QUATUS=<None>                                                                                                                                                                                                                                                  ; --            ; --                  ; --                          ;
; VERILOG_SHOW_LMF_MAPPING_MESSAGES       ; Off                                                                                                                                                                                                                                                               ; --            ; --                  ; --                          ;
+-----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+---------------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:02:45     ; 1.0                     ; 4977 MB             ; 00:03:24                           ;
; Fitter               ; 00:00:43     ; 1.0                     ; 5451 MB             ; 00:00:49                           ;
; Assembler            ; 00:00:05     ; 1.0                     ; 4723 MB             ; 00:00:05                           ;
; Timing Analyzer      ; 00:00:08     ; 1.2                     ; 4836 MB             ; 00:00:09                           ;
; EDA Netlist Writer   ; 00:00:16     ; 1.0                     ; 4745 MB             ; 00:00:16                           ;
; Total                ; 00:03:57     ; --                      ; --                  ; 00:04:43                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; Abel             ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; Abel             ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; Abel             ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; Abel             ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer   ; Abel             ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off nios2_SG_DMA_test -c nios2_SG_DMA_test
quartus_fit --read_settings_files=off --write_settings_files=off nios2_SG_DMA_test -c nios2_SG_DMA_test
quartus_asm --read_settings_files=off --write_settings_files=off nios2_SG_DMA_test -c nios2_SG_DMA_test
quartus_sta nios2_SG_DMA_test -c nios2_SG_DMA_test
quartus_eda --read_settings_files=off --write_settings_files=off nios2_SG_DMA_test -c nios2_SG_DMA_test



