Fitter report for ldpc_encoder_fil
Sun Jan 31 20:20:41 2021
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Pad To Core Delay Chain Fanout
 16. Control Signals
 17. Global & Other Fast Signals
 18. Non-Global High Fan-Out Signals
 19. Fitter RAM Summary
 20. Fitter DSP Block Usage Summary
 21. DSP Block Details
 22. I/O Rules Summary
 23. I/O Rules Details
 24. I/O Rules Matrix
 25. Fitter Device Options
 26. Operating Settings and Conditions
 27. Fitter Messages
 28. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Failed - Sun Jan 31 20:20:37 2021           ;
; Quartus Prime Version           ; 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Revision Name                   ; ldpc_encoder_fil                            ;
; Top-level Entity Name           ; ldpc_encoder_fil                            ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA4U23C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 249,735 / 15,880 ( 1573 % )                 ;
; Total registers                 ; 33673                                       ;
; Total pins                      ; 1 / 314 ( < 1 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 133,696 / 2,764,800 ( 5 % )                 ;
; Total RAM Blocks                ; 0 / 270 ( 0 % )                             ;
; Total DSP Blocks                ; 1 / 84 ( 1 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 5 ( 20 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA4U23C6                          ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.11        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.8%      ;
;     Processor 3            ;   3.7%      ;
;     Processor 4            ;   3.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                         ; Action          ; Operation        ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0                                                                      ; Created         ; Placement        ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll2_outclk~CLKENA0                                                                      ; Created         ; Placement        ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[0]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_3so1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[1]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_3so1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[2]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_3so1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[3]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_3so1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[4]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_3so1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[5]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_3so1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[6]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_3so1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[7]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_3so1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|rd_doutB[8]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_3so1:auto_generated|ram_block1a8 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[0]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_sro1:auto_generated|ram_block1a0 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[1]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_sro1:auto_generated|ram_block1a1 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[2]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_sro1:auto_generated|ram_block1a2 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[3]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_sro1:auto_generated|ram_block1a3 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[4]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_sro1:auto_generated|ram_block1a4 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[5]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_sro1:auto_generated|ram_block1a5 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[6]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_sro1:auto_generated|ram_block1a6 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[7]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_sro1:auto_generated|ram_block1a7 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|rd_doutB[8]                               ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_sro1:auto_generated|ram_block1a8 ; PORTBDATAOUT     ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[0]          ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|\addresses_2_output:c[0]          ; AX               ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[0]          ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[0]~_Duplicate_1                       ; Q                ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[0]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[1]          ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|\addresses_2_output:c[0]          ; AX               ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[1]          ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[1]~_Duplicate_1                       ; Q                ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[1]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[2]          ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|\addresses_2_output:c[0]          ; AX               ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[2]          ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[2]~_Duplicate_1                       ; Q                ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[2]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[3]          ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|\addresses_2_output:c[0]          ; AX               ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[3]          ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[3]~_Duplicate_1                       ; Q                ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[3]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[4]          ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|\addresses_2_output:c[0]          ; AX               ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[4]          ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[4]~_Duplicate_1                       ; Q                ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[4]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[5]          ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|\addresses_2_output:c[0]          ; AX               ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[5]          ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[5]~_Duplicate_1                       ; Q                ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[5]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[6]          ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|\addresses_2_output:c[0]          ; AX               ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[6]          ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[6]~_Duplicate_1                       ; Q                ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[6]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[7]          ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|\addresses_2_output:c[0]          ; AX               ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[7]          ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[7]~_Duplicate_1                       ; Q                ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[7]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[8]          ; Packed Register ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|\addresses_2_output:c[0]          ; AX               ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[8]          ; Duplicated      ; Register Packing ; Timing optimization        ; Q         ;                ; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[8]~_Duplicate_1                       ; Q                ;                       ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|bit_counter1_out1[8]~SCLR_LUT ; Created         ; Register Packing ; Timing optimization        ;           ;                ;                                                                                                                                                                                                        ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                        ;
+---------------------+-----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]         ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+-----------------------+----------------------------+--------------------------+
; Placement (by node) ;                       ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 532694 ) ; 0.00 % ( 0 / 532694 )      ; 0.00 % ( 0 / 532694 )    ;
;     -- Achieved     ; 0.00 % ( 0 / 532694 ) ; 0.00 % ( 0 / 532694 )      ; 0.00 % ( 0 / 532694 )    ;
;                     ;                       ;                            ;                          ;
; Routing (by net)    ;                       ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )      ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )      ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+-----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 532484 ) ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 192 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                              ;
+-------------------------------------------------------------+---------------------+--------+
; Resource                                                    ; Usage               ; %      ;
+-------------------------------------------------------------+---------------------+--------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 15,880 / 15,880     ; 100 %  ;
; ALMs needed [=A-B+C]                                        ; 15,880              ;        ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 249,736 / 15,880    ; 1573 % ;
;         [a] ALMs used for LUT logic and registers           ; 16,568              ;        ;
;         [b] ALMs used for LUT logic                         ; 232,899             ;        ;
;         [c] ALMs used for registers                         ; 269                 ;        ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ;        ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1 / 15,880          ; < 1 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 15,880          ; 0 %    ;
;         [a] Due to location constrained logic               ; 0                   ;        ;
;         [b] Due to LAB-wide signal conflicts                ; 0                   ;        ;
;         [c] Due to LAB input limits                         ; 0                   ;        ;
;         [d] Due to virtual I/Os                             ; 0                   ;        ;
;                                                             ;                     ;        ;
; Difficulty packing design                                   ; No fit              ;        ;
;                                                             ;                     ;        ;
; Total LABs:  partially or completely used                   ; 1,588 / 1,588       ; 100 %  ;
;     -- Logic LABs                                           ; 1,588               ;        ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ;        ;
;                                                             ;                     ;        ;
; Combinational ALUT usage for logic                          ; 498,901             ;        ;
;     -- 7 input functions                                    ; 7,125               ;        ;
;     -- 6 input functions                                    ; 169,452             ;        ;
;     -- 5 input functions                                    ; 70,373              ;        ;
;     -- 4 input functions                                    ; 34,068              ;        ;
;     -- <=3 input functions                                  ; 217,883             ;        ;
; Combinational ALUT usage for route-throughs                 ; 0                   ;        ;
;                                                             ;                     ;        ;
; Dedicated logic registers                                   ; 33,673              ;        ;
;     -- By type:                                             ;                     ;        ;
;         -- Primary logic registers                          ; 33,673 / 31,760     ; 106 %  ;
;         -- Secondary logic registers                        ; 0 / 31,760          ; 0 %    ;
;     -- By function:                                         ;                     ;        ;
;         -- Design implementation registers                  ; 33,673              ;        ;
;         -- Routing optimization registers                   ; 0                   ;        ;
;                                                             ;                     ;        ;
; Virtual pins                                                ; 0                   ;        ;
; I/O pins                                                    ; 1 / 314             ; < 1 %  ;
;     -- Clock pins                                           ; 1 / 6               ; 17 %   ;
;     -- Dedicated input pins                                 ; 3 / 21              ; 14 %   ;
;                                                             ;                     ;        ;
; Hard processor system peripheral utilization                ;                     ;        ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )       ;        ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )       ;        ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )       ;        ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )       ;        ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )       ;        ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )       ;        ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )       ;        ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )       ;        ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )       ;        ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )       ;        ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )       ;        ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )       ;        ;
;     -- STM event                                            ; 0 / 1 ( 0 % )       ;        ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )       ;        ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )       ;        ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )       ;        ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )       ;        ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )       ;        ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )       ;        ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )       ;        ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )       ;        ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )       ;        ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )       ;        ;
;     -- UART                                                 ; 0 / 2 ( 0 % )       ;        ;
;     -- USB                                                  ; 0 / 2 ( 0 % )       ;        ;
;                                                             ;                     ;        ;
; M10K blocks                                                 ; 20 / 270            ; 7 %    ;
; Total MLAB memory bits                                      ; 0                   ;        ;
; Total block memory bits                                     ; 133,696 / 2,764,800 ; 5 %    ;
; Total block memory implementation bits                      ; 204,800 / 2,764,800 ; 7 %    ;
;                                                             ;                     ;        ;
; Total DSP Blocks                                            ; 1 / 84              ; 1 %    ;
;                                                             ;                     ;        ;
; Fractional PLLs                                             ; 1 / 5               ; 20 %   ;
; Global signals                                              ; 3                   ;        ;
;     -- Global clocks                                        ; 2 / 16              ; 13 %   ;
;     -- Quadrant clocks                                      ; 0 / 72              ; 0 %    ;
;     -- Horizontal periphery clocks                          ; 0 / 12              ; 0 %    ;
; SERDES Transmitters                                         ; 0 / 76              ; 0 %    ;
; SERDES Receivers                                            ; 0 / 76              ; 0 %    ;
; JTAGs                                                       ; 1 / 1               ; 100 %  ;
; ASMI blocks                                                 ; 0 / 1               ; 0 %    ;
; CRC blocks                                                  ; 0 / 1               ; 0 %    ;
; Remote update blocks                                        ; 0 / 1               ; 0 %    ;
; Oscillator blocks                                           ; 0 / 1               ; 0 %    ;
; Impedance control blocks                                    ; 0 / 3               ; 0 %    ;
; Hard Memory Controllers                                     ; 0 / 2               ; 0 %    ;
; Maximum fan-out                                             ; 81334               ;        ;
; Highest non-global fan-out                                  ; 81334               ;        ;
; Total fan-out                                               ; 2250100             ;        ;
; Average fan-out                                             ; 4.22                ;        ;
+-------------------------------------------------------------+---------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                            ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; sysclk ; V11   ; 3B       ; 15           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B1L      ; 0 / 0 ( -- )   ; --            ; --           ; --            ;
; 3A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 0 / 68 ( 0 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 13 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A4       ; 357        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 353        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 347        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ; 345        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A8       ; 343        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 341        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A11      ; 339        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ; 337        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A13      ; 335        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 333        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 331        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 329        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ; 321        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A18      ; 317        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 315        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 313        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 311        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ; 309        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A23      ; 296        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A24      ; 283        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A25      ; 281        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A26      ; 279        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; A27      ; 275        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ; 45         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA5      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA6      ; 29         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA8      ; 36         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ; 50         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA12     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA13     ; 98         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA15     ; 114        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA18     ; 122        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 124        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 167        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA21     ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA23     ; 180        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA24     ; 178        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA27     ; 201        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA28     ; 211        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 43         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB5      ; 32         ; 3A             ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AB6      ; 31         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB23     ; 176        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB28     ; 199        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ; 49         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC5      ; 33         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC6      ; 35         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC7      ; 30         ; 3A             ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; AC8      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC21     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ; 174        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC25     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC26     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 197        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 195        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 47         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD5      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 37         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AD8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD9      ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD10     ; 57         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 65         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 79         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD15     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 113        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 119        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 127        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD23     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD24     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AD25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD26     ; 172        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD28     ; 185        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ; 56         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE5      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AE6      ; 51         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE7      ; 61         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 64         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE9      ; 55         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE11     ; 63         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 81         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE14     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE15     ; 95         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE17     ; 111        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE19     ; 121        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ; 129        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ; 170        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE26     ; 168        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 187        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 183        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 54         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 69         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 67         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ; 72         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF8      ; 59         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 62         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 71         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 73         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 87         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF15     ; 97         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AF17     ; 105        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF18     ; 120        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF20     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF23     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF25     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 166        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF27     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF28     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG4      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 80         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 70         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG8      ; 88         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ; 93         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG10     ; 96         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 101        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG13     ; 89         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ; 109        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG15     ; 112        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 103        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG18     ; 125        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ; 128        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG20     ; 131        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG23     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG25     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG28     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH2      ; 75         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 77         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 78         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 83         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH7      ; 86         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 91         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 94         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH11     ; 99         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH12     ; 104        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 107        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 110        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH16     ; 115        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH17     ; 117        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 123        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 126        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH21     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH22     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH26     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH27     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ; 359        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B6       ; 355        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B8       ; 361        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ; 363        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B10      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B11      ; 362        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 360        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B14      ; 349        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B16      ; 324        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ; 319        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ; 325        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ; 310        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B23      ; 298        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B24      ; 285        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B26      ; 273        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; B27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 265        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ; 368        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 375        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ; 373        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ; 371        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 369        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 367        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 365        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C12      ; 382        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 354        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 348        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 340        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 326        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ; 318        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 316        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 323        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C21      ; 308        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C22      ; 302        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C23      ; 300        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C24      ; 289        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C25      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C26      ; 271        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C28      ; 263        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 370        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 377        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D7       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; D8       ; 387        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D9       ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ; 398        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 380        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 352        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 342        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D17      ; 332        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ; 307        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ; 304        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ; 303        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D23      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 287        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D25      ; 293        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D26      ; 269        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D27      ; 257        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D28      ; 255        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ; 364        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ; 376        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E6       ; 432        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E8       ; 385        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E11      ; 396        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E13      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E14      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E15      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 334        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E18      ; 305        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ; 306        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 295        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E25      ; 291        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E26      ; 267        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E28      ; 259        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 372        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F5       ; 366        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F6       ; 437        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 435        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F23      ; 294        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 292        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F25      ; 284        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F26      ; 282        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F28      ; 249        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ; 374        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G5       ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G6       ; 433        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G23      ; 290        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G25      ; 276        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 253        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 251        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G28      ; 247        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 427        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H5       ; 423        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H6       ; 421        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 431        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H9       ; 430        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 358        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 356        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H16      ; 344        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ; 322        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H19      ; 297        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H23      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H25      ; 274        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H28      ; 261        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J8       ; 429        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J10      ; 428        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J12      ; 338        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ; 336        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ; 330        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ; 328        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J16      ; 346        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J17      ; 320        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 314        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 299        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J20      ; 268        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J21      ; 266        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 258        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 260        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 252        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 243        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ; 241        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K8       ; 426        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ; 436        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K10      ; 434        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K18      ; 312        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K19      ; 301        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ; 244        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K26      ; 250        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 245        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 239        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 424        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ; 422        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L10      ; 420        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ; 288        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L21      ; 286        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L25      ; 242        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L28      ; 237        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 246        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 234        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 236        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 235        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ; 272        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 270        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 228        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 226        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ; 220        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N27      ; 218        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 233        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P26      ; 221        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P28      ; 231        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ; 256        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 254        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ; 240        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 238        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ; 232        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R21      ; 230        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R24      ; 204        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ; 210        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R26      ; 212        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 219        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 229        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T8       ; 42         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ; 60         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T12      ; 74         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 76         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T16      ; 214        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T17      ; 216        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 224        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 222        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 208        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T24      ; 202        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T26      ; 196        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ; 205        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T28      ; 227        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U8       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ; 44         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U10      ; 48         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 58         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U13      ; 90         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ; 92         ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U15      ; 200        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U16      ; 198        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ; 206        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U21      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 194        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U28      ; 225        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ; 46         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ; 68         ; 3B             ; sysclk                          ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V12      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V13      ; 106        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ; 181        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V16      ; 179        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V17      ; 192        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V18      ; 190        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V19      ; 188        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V20      ; 186        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V24      ; 191        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V25      ; 193        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V27      ; 217        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 223        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 40         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W10      ; 34         ; 3A             ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W11      ; 66         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W12      ; 82         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W13      ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W14      ; 108        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W15      ; 177        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W17      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W25      ;            ;                ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W26      ; 209        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W28      ; 215        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 39         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y5       ; 41         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y8       ; 38         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y9       ; 28         ; 3A             ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; Y10      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; Y11      ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ; 100        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ; 116        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 175        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y17      ; 171        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y18      ; 173        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y19      ; 169        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 207        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 203        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 213        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                          ; Entity Name                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
; |ldpc_encoder_fil                                                                                                                       ; 249682.9 (1.0)       ; 249735.0 (1.0)                   ; 52.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 498901 (3)          ; 33673 (0)                 ; 0 (0)         ; 133696            ; 1          ; 1    ; 0            ; |ldpc_encoder_fil                                                                                                                                                                                                                                                                                                                                            ; ldpc_encoder_fil                  ; work         ;
;    |FILCore:u_FILCore|                                                                                                                  ; 249613.4 (0.0)       ; 249665.5 (0.0)                   ; 52.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 498808 (0)          ; 33571 (0)                 ; 0 (0)         ; 133696            ; 1          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore                                                                                                                                                                                                                                                                                                                          ; FILCore                           ; work         ;
;       |FILCommLayer:u_FILCommLayer|                                                                                                     ; 712.7 (0.0)          ; 712.8 (0.0)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 950 (0)             ; 1031 (0)                  ; 0 (0)         ; 133392            ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer                                                                                                                                                                                                                                                                                              ; FILCommLayer                      ; work         ;
;          |FILPktProc:u_FILPktProc|                                                                                                      ; 481.3 (0.0)          ; 481.4 (0.0)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 681 (0)             ; 691 (0)                   ; 0 (0)         ; 90240             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc                                                                                                                                                                                                                                                                      ; FILPktProc                        ; work         ;
;             |FILCmdProc:u_FILCmdProc|                                                                                                   ; 37.6 (37.6)          ; 37.6 (37.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 67 (67)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc                                                                                                                                                                                                                                              ; FILCmdProc                        ; work         ;
;             |FILDataProc:u_FILDataProc|                                                                                                 ; 239.4 (84.2)         ; 239.4 (84.3)                     ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 311 (106)           ; 322 (117)                 ; 0 (0)         ; 55296             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc                                                                                                                                                                                                                                            ; FILDataProc                       ; work         ;
;                |MWAsyncFIFO:u_rxFIFO|                                                                                                   ; 76.6 (76.1)          ; 76.6 (76.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 102 (101)           ; 106 (106)                 ; 0 (0)         ; 36864             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO                                                                                                                                                                                                                       ; MWAsyncFIFO                       ; work         ;
;                   |MWDPRAM:dpram|                                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 36864             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram                                                                                                                                                                                                         ; MWDPRAM                           ; work         ;
;                      |altsyncram:memory_rtl_0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 36864             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0                                                                                                                                                                                 ; altsyncram                        ; work         ;
;                         |altsyncram_3so1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 36864             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_3so1:auto_generated                                                                                                                                                  ; altsyncram_3so1                   ; work         ;
;                |MWAsyncFIFO:u_txFIFO|                                                                                                   ; 78.6 (78.1)          ; 78.6 (78.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 103 (102)           ; 99 (99)                   ; 0 (0)         ; 18432             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO                                                                                                                                                                                                                       ; MWAsyncFIFO                       ; work         ;
;                   |MWDPRAM:dpram|                                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram                                                                                                                                                                                                         ; MWDPRAM                           ; work         ;
;                      |altsyncram:memory_rtl_0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0                                                                                                                                                                                 ; altsyncram                        ; work         ;
;                         |altsyncram_sro1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_sro1:auto_generated                                                                                                                                                  ; altsyncram_sro1                   ; work         ;
;             |FILPktMUX:u_FILPktMUX|                                                                                                     ; 13.9 (13.9)          ; 13.9 (13.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (27)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILPktMUX:u_FILPktMUX                                                                                                                                                                                                                                                ; FILPktMUX                         ; work         ;
;             |FILUDPCRC:u_FILUDPCRC|                                                                                                     ; 22.7 (22.7)          ; 22.8 (22.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 38 (38)                   ; 0 (0)         ; 18432             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC                                                                                                                                                                                                                                                ; FILUDPCRC                         ; work         ;
;                |MWDPRAM:u_MWDPRAM|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|MWDPRAM:u_MWDPRAM                                                                                                                                                                                                                              ; MWDPRAM                           ; work         ;
;                   |altsyncram:memory_rtl_0|                                                                                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0                                                                                                                                                                                                      ; altsyncram                        ; work         ;
;                      |altsyncram_mos1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18432             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_mos1:auto_generated                                                                                                                                                                       ; altsyncram_mos1                   ; work         ;
;             |MWUDPPKTBuilder:u_MWUDPPKTBuilder|                                                                                         ; 167.7 (68.2)         ; 167.7 (68.2)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 252 (100)           ; 241 (91)                  ; 0 (0)         ; 16512             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder                                                                                                                                                                                                                                    ; MWUDPPKTBuilder                   ; work         ;
;                |MWPKTBuffer:u_DATA_BUF|                                                                                                 ; 68.3 (38.9)          ; 68.3 (38.9)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 99 (83)             ; 103 (43)                  ; 0 (0)         ; 16384             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF                                                                                                                                                                                                             ; MWPKTBuffer                       ; work         ;
;                   |MWDPRAM:u_MWDPRAM|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_MWDPRAM                                                                                                                                                                                           ; MWDPRAM                           ; work         ;
;                      |altsyncram:memory_rtl_0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0                                                                                                                                                                   ; altsyncram                        ; work         ;
;                         |altsyncram_ans1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_ans1:auto_generated                                                                                                                                    ; altsyncram_ans1                   ; work         ;
;                   |MWDPRAM:u_PKTINFO|                                                                                                   ; 29.4 (29.4)          ; 29.4 (29.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 60 (60)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO                                                                                                                                                                                           ; MWDPRAM                           ; work         ;
;                |MWPKTBuffer:u_STATUS_BUF|                                                                                               ; 31.2 (18.5)          ; 31.2 (18.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 53 (40)             ; 47 (22)                   ; 0 (0)         ; 128               ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF                                                                                                                                                                                                           ; MWPKTBuffer                       ; work         ;
;                   |MWDPRAM:u_MWDPRAM|                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_MWDPRAM                                                                                                                                                                                         ; MWDPRAM                           ; work         ;
;                      |altsyncram:memory_rtl_0|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0                                                                                                                                                                 ; altsyncram                        ; work         ;
;                         |altsyncram_lis1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_lis1:auto_generated                                                                                                                                  ; altsyncram_lis1                   ; work         ;
;                   |MWDPRAM:u_PKTINFO|                                                                                                   ; 12.7 (12.7)          ; 12.8 (12.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 25 (25)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO                                                                                                                                                                                         ; MWDPRAM                           ; work         ;
;          |MWAJTAG:u_MWAJTAG|                                                                                                            ; 231.4 (105.8)        ; 231.4 (105.8)                    ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 269 (143)           ; 340 (137)                 ; 0 (0)         ; 43152             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG                                                                                                                                                                                                                                                                            ; MWAJTAG                           ; work         ;
;             |dcfifo:dcfifo_component|                                                                                                   ; 94.1 (0.0)           ; 94.1 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 152 (0)                   ; 0 (0)         ; 43008             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component                                                                                                                                                                                                                                                    ; dcfifo                            ; work         ;
;                |dcfifo_mkq1:auto_generated|                                                                                             ; 94.1 (29.1)          ; 94.1 (29.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (16)             ; 152 (52)                  ; 0 (0)         ; 43008             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated                                                                                                                                                                                                                         ; dcfifo_mkq1                       ; work         ;
;                   |a_gray2bin_qab:wrptr_g_gray2bin|                                                                                     ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|a_gray2bin_qab:wrptr_g_gray2bin                                                                                                                                                                                         ; a_gray2bin_qab                    ; work         ;
;                   |a_gray2bin_qab:ws_dgrp_gray2bin|                                                                                     ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|a_gray2bin_qab:ws_dgrp_gray2bin                                                                                                                                                                                         ; a_gray2bin_qab                    ; work         ;
;                   |a_graycounter_ldc:wrptr_g1p|                                                                                         ; 11.5 (11.5)          ; 11.5 (11.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|a_graycounter_ldc:wrptr_g1p                                                                                                                                                                                             ; a_graycounter_ldc                 ; work         ;
;                   |a_graycounter_pv6:rdptr_g1p|                                                                                         ; 10.2 (10.2)          ; 10.2 (10.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|a_graycounter_pv6:rdptr_g1p                                                                                                                                                                                             ; a_graycounter_pv6                 ; work         ;
;                   |alt_synch_pipe_apl:rs_dgwp|                                                                                          ; 11.3 (0.0)           ; 11.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|alt_synch_pipe_apl:rs_dgwp                                                                                                                                                                                              ; alt_synch_pipe_apl                ; work         ;
;                      |dffpipe_re9:dffpipe12|                                                                                            ; 11.3 (11.3)          ; 11.3 (11.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|alt_synch_pipe_apl:rs_dgwp|dffpipe_re9:dffpipe12                                                                                                                                                                        ; dffpipe_re9                       ; work         ;
;                   |alt_synch_pipe_bpl:ws_dgrp|                                                                                          ; 9.2 (0.0)            ; 9.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|alt_synch_pipe_bpl:ws_dgrp                                                                                                                                                                                              ; alt_synch_pipe_bpl                ; work         ;
;                      |dffpipe_se9:dffpipe16|                                                                                            ; 9.2 (9.2)            ; 9.2 (9.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|alt_synch_pipe_bpl:ws_dgrp|dffpipe_se9:dffpipe16                                                                                                                                                                        ; dffpipe_se9                       ; work         ;
;                   |altsyncram_i8d1:fifo_ram|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 43008             ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|altsyncram_i8d1:fifo_ram                                                                                                                                                                                                ; altsyncram_i8d1                   ; work         ;
;                   |dffpipe_qe9:ws_brp|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|dffpipe_qe9:ws_brp                                                                                                                                                                                                      ; dffpipe_qe9                       ; work         ;
;                   |dffpipe_qe9:ws_bwp|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|dffpipe_qe9:ws_bwp                                                                                                                                                                                                      ; dffpipe_qe9                       ; work         ;
;                   |mux_5r7:rdemp_eq_comp_lsb_mux|                                                                                       ; 2.9 (2.9)            ; 2.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                           ; mux_5r7                           ; work         ;
;                   |mux_5r7:rdemp_eq_comp_msb_mux|                                                                                       ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                           ; mux_5r7                           ; work         ;
;                   |mux_5r7:wrfull_eq_comp_lsb_mux|                                                                                      ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                          ; mux_5r7                           ; work         ;
;                   |mux_5r7:wrfull_eq_comp_msb_mux|                                                                                      ; 2.7 (2.7)            ; 2.7 (2.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                                                                                                                                                                          ; mux_5r7                           ; work         ;
;             |dcfifo:u_rxfifo|                                                                                                           ; 30.3 (0.0)           ; 30.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (0)              ; 51 (0)                    ; 0 (0)         ; 144               ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo                                                                                                                                                                                                                                                            ; dcfifo                            ; work         ;
;                |dcfifo_eip1:auto_generated|                                                                                             ; 30.3 (10.0)          ; 30.3 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27 (5)              ; 51 (19)                   ; 0 (0)         ; 144               ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated                                                                                                                                                                                                                                 ; dcfifo_eip1                       ; work         ;
;                   |a_graycounter_7cc:wrptr_g1p|                                                                                         ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|a_graycounter_7cc:wrptr_g1p                                                                                                                                                                                                     ; a_graycounter_7cc                 ; work         ;
;                   |a_graycounter_bu6:rdptr_g1p|                                                                                         ; 4.2 (4.2)            ; 4.2 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|a_graycounter_bu6:rdptr_g1p                                                                                                                                                                                                     ; a_graycounter_bu6                 ; work         ;
;                   |alt_synch_pipe_snl:rs_dgwp|                                                                                          ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|alt_synch_pipe_snl:rs_dgwp                                                                                                                                                                                                      ; alt_synch_pipe_snl                ; work         ;
;                      |dffpipe_dd9:dffpipe10|                                                                                            ; 5.0 (5.0)            ; 5.0 (5.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|alt_synch_pipe_snl:rs_dgwp|dffpipe_dd9:dffpipe10                                                                                                                                                                                ; dffpipe_dd9                       ; work         ;
;                   |alt_synch_pipe_tnl:ws_dgrp|                                                                                          ; 4.4 (0.0)            ; 4.4 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|alt_synch_pipe_tnl:ws_dgrp                                                                                                                                                                                                      ; alt_synch_pipe_tnl                ; work         ;
;                      |dffpipe_ed9:dffpipe13|                                                                                            ; 4.4 (4.4)            ; 4.4 (4.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|alt_synch_pipe_tnl:ws_dgrp|dffpipe_ed9:dffpipe13                                                                                                                                                                                ; dffpipe_ed9                       ; work         ;
;                   |altsyncram_23d1:fifo_ram|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 144               ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|altsyncram_23d1:fifo_ram                                                                                                                                                                                                        ; altsyncram_23d1                   ; work         ;
;                   |mux_5r7:rdemp_eq_comp_lsb_mux|                                                                                       ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                   ; mux_5r7                           ; work         ;
;                   |mux_5r7:rdemp_eq_comp_msb_mux|                                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                   ; mux_5r7                           ; work         ;
;                   |mux_5r7:wrfull_eq_comp_lsb_mux|                                                                                      ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                  ; mux_5r7                           ; work         ;
;                   |mux_5r7:wrfull_eq_comp_msb_mux|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                  ; mux_5r7                           ; work         ;
;             |sld_virtual_jtag:sld_virtual_jtag_component|                                                                               ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|sld_virtual_jtag:sld_virtual_jtag_component                                                                                                                                                                                                                                ; sld_virtual_jtag                  ; work         ;
;                |sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|                                                                     ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst                                                                                                                                                                             ; sld_virtual_jtag_basic            ; work         ;
;       |mwfil_chiftop:u_mwfil_chiftop|                                                                                                   ; 248900.7 (0.0)       ; 248952.7 (0.0)                   ; 51.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 497858 (0)          ; 32540 (0)                 ; 0 (0)         ; 304               ; 1          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop                                                                                                                                                                                                                                                                                            ; mwfil_chiftop                     ; work         ;
;          |ldpc_encoder_wrapper:u_dut|                                                                                                   ; 248806.1 (0.0)       ; 248858.0 (0.0)                   ; 51.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 497708 (0)          ; 32439 (0)                 ; 0 (0)         ; 0                 ; 1          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut                                                                                                                                                                                                                                                                 ; ldpc_encoder_wrapper              ; work         ;
;             |ldpc_encoder:u_ldpc_encoder|                                                                                               ; 248806.1 (8098.6)    ; 248858.0 (8098.6)                ; 51.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 497708 (16204)      ; 32439 (16203)             ; 0 (0)         ; 0                 ; 1          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder                                                                                                                                                                                                                                     ; ldpc_encoder                      ; work         ;
;                |MATLAB_Function:u_MATLAB_Function|                                                                                      ; 222822.1 (222822.1)  ; 222870.4 (222870.4)              ; 48.3 (48.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 453829 (453829)     ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function                                                                                                                                                                                                   ; MATLAB_Function                   ; work         ;
;                |address_calculator:u_address_calculator|                                                                                ; 330.3 (17.0)         ; 330.3 (17.0)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 664 (36)            ; 17 (17)                   ; 0 (0)         ; 0                 ; 1          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator                                                                                                                                                                                             ; address_calculator                ; work         ;
;                   |addresses:u_addresses|                                                                                               ; 313.3 (313.3)        ; 313.3 (313.3)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 628 (628)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 1          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses                                                                                                                                                                       ; addresses                         ; work         ;
;                |p2s:u_p2s|                                                                                                              ; 17555.1 (17555.1)    ; 17558.7 (17558.7)                ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 27011 (27011)       ; 16219 (16219)             ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s                                                                                                                                                                                                                           ; p2s                               ; work         ;
;          |mwfil_chifcore:u_mwfil_chifcore|                                                                                              ; 94.7 (-0.0)          ; 94.7 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 150 (1)             ; 101 (0)                   ; 0 (0)         ; 304               ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore                                                                                                                                                                                                                                                            ; mwfil_chifcore                    ; work         ;
;             |mwfil_bus2dut:\NormalBlock:u_bus2dut|                                                                                      ; 8.3 (8.3)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut                                                                                                                                                                                                                       ; mwfil_bus2dut                     ; work         ;
;             |mwfil_controller:u_controller|                                                                                             ; 37.3 (37.3)          ; 37.3 (37.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 59 (59)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller                                                                                                                                                                                                                              ; mwfil_controller                  ; work         ;
;             |mwfil_dut2bus:u_dut2bus|                                                                                                   ; 13.5 (13.5)          ; 13.5 (13.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus                                                                                                                                                                                                                                    ; mwfil_dut2bus                     ; work         ;
;             |mwfil_udfifo:\NormalBlock:u_b2dfifo|                                                                                       ; 12.7 (12.7)          ; 12.7 (12.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 15 (15)                   ; 0 (0)         ; 48                ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo                                                                                                                                                                                                                        ; mwfil_udfifo                      ; work         ;
;                |mwfil_dpscram:u_dpscram|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram                                                                                                                                                                                                ; mwfil_dpscram                     ; work         ;
;                   |altsyncram:mem_rtl_0|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0                                                                                                                                                                           ; altsyncram                        ; work         ;
;                      |altsyncram_b7t1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 48                ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_b7t1:auto_generated                                                                                                                                            ; altsyncram_b7t1                   ; work         ;
;             |mwfil_udfifo:u_d2bfifo|                                                                                                    ; 22.7 (22.7)          ; 22.8 (22.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 29 (29)                   ; 0 (0)         ; 256               ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo                                                                                                                                                                                                                                     ; mwfil_udfifo                      ; work         ;
;                |mwfil_dpscram:u_dpscram|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram                                                                                                                                                                                                             ; mwfil_dpscram                     ; work         ;
;                   |altsyncram:mem_rtl_0|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0                                                                                                                                                                                        ; altsyncram                        ; work         ;
;                      |altsyncram_s8t1:auto_generated|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_s8t1:auto_generated                                                                                                                                                         ; altsyncram_s8t1                   ; work         ;
;    |MWClkMgr:u_ClockManager|                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|MWClkMgr:u_ClockManager                                                                                                                                                                                                                                                                                                                    ; MWClkMgr                          ; work         ;
;       |altpll:u_dcm|                                                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|MWClkMgr:u_ClockManager|altpll:u_dcm                                                                                                                                                                                                                                                                                                       ; altpll                            ; work         ;
;          |clockmodule_altpll:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated                                                                                                                                                                                                                                                                     ; clockmodule_altpll                ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 68.5 (0.5)           ; 68.5 (0.5)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (1)              ; 102 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                           ; sld_hub                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 68.0 (0.0)           ; 68.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 102 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                           ; alt_sld_fab_with_jtag_input       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 68.0 (0.0)           ; 68.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 102 (0)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                        ; alt_sld_fab                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 68.0 (2.4)           ; 68.0 (2.4)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (1)              ; 102 (5)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                    ; alt_sld_fab_alt_sld_fab           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 65.6 (0.0)           ; 65.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (0)              ; 97 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                        ; alt_sld_fab_alt_sld_fab_sldfabric ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 65.6 (47.5)          ; 65.6 (47.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 88 (55)             ; 97 (69)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                           ; sld_jtag_hub                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 8.3 (8.3)            ; 8.3 (8.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg   ; sld_rom_sr                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 9.7 (9.7)            ; 9.7 (9.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |ldpc_encoder_fil|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm ; sld_shadow_jsm                    ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                 ;
+--------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; Name   ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5 ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; sysclk ; Input    ; -- ; (0)  ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
+--------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; sysclk              ;                   ;         ;
+---------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                  ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|cmdReg[3]~0                                                                                                                                                                                                                                                  ; Unassigned                ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|dutrst                                                                                                                                                                                                                                                       ; Unassigned                ; 16406   ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|statusVld                                                                                                                                                                                                                                                    ; Unassigned                ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|txrst_int                                                                                                                                                                                                                                                    ; Unassigned                ; 207     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|memory~22                                                                                                                                                                                                               ; Unassigned                ; 36      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|rd_state~5                                                                                                                                                                                                                            ; Unassigned                ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|rst_clkin_sync2                                                                                                                                                                                                                       ; Unassigned                ; 113     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|memory~21                                                                                                                                                                                                               ; Unassigned                ; 21      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|dvld                                                                                                                                                                                                                                  ; Unassigned                ; 11      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|rd_state~5                                                                                                                                                                                                                            ; Unassigned                ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|rst_clkin_sync2                                                                                                                                                                                                                       ; Unassigned                ; 114     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|dut_dout_reg[7]~0                                                                                                                                                                                                                                          ; Unassigned                ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|dut_dout_reg[7]~1                                                                                                                                                                                                                                          ; Unassigned                ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|dut_doutvld_reg                                                                                                                                                                                                                                            ; Unassigned                ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|simcycle[13]~0                                                                                                                                                                                                                                             ; Unassigned                ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|simcycle_low[3]~0                                                                                                                                                                                                                                          ; Unassigned                ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_dlen[15]~0                                                                                                                                                                                                                                              ; Unassigned                ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_dlen_actual[5]~0                                                                                                                                                                                                                                        ; Unassigned                ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_dlen_low[2]~0                                                                                                                                                                                                                                           ; Unassigned                ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_state.TX_DATA                                                                                                                                                                                                                                           ; Unassigned                ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|tx_state~11                                                                                                                                                                                                                                                ; Unassigned                ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|txfifo_din[3]~0                                                                                                                                                                                                                                            ; Unassigned                ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|rdAddr[8]~0                                                                                                                                                                                                                                                    ; Unassigned                ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrAddr[8]~0                                                                                                                                                                                                                                                    ; Unassigned                ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|wrState~8                                                                                                                                                                                                                                                      ; Unassigned                ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|memory~85                                                                                                                                                                                                 ; Unassigned                ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|memory~86                                                                                                                                                                                                 ; Unassigned                ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|memory~87                                                                                                                                                                                                 ; Unassigned                ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_PKTINFO|memory~88                                                                                                                                                                                                 ; Unassigned                ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[6]~0                                                                                                                                                                                                             ; Unassigned                ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|payloadLen[6]~1                                                                                                                                                                                                             ; Unassigned                ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|pktInfo_wrAddr[0]~0                                                                                                                                                                                                         ; Unassigned                ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|rdAddr[4]~0                                                                                                                                                                                                                 ; Unassigned                ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|memory~43                                                                                                                                                                                               ; Unassigned                ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|memory~44                                                                                                                                                                                               ; Unassigned                ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|memory~45                                                                                                                                                                                               ; Unassigned                ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_PKTINFO|memory~46                                                                                                                                                                                               ; Unassigned                ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|payloadLen[4]~1                                                                                                                                                                                                           ; Unassigned                ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|pktInfo_wrAddr[0]~0                                                                                                                                                                                                       ; Unassigned                ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|dataHeaderReg[26]~0                                                                                                                                                                                                                                ; Unassigned                ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|dataHeaderReg[26]~1                                                                                                                                                                                                                                ; Unassigned                ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktData[5]~1                                                                                                                                                                                                                                       ; Unassigned                ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|pktData[5]~2                                                                                                                                                                                                                                       ; Unassigned                ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|seqNumber[13]~1                                                                                                                                                                                                                                    ; Unassigned                ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|RxDataValid_tmp                                                                                                                                                                                                                                                                            ; Unassigned                ; 14      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|Selector15~0                                                                                                                                                                                                                                                                               ; Unassigned                ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|TxHeader_shift_reg[0]~3                                                                                                                                                                                                                                                                    ; Unassigned                ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|bit_count[2]~1                                                                                                                                                                                                                                                                             ; Unassigned                ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|byte_cnt[12]~3                                                                                                                                                                                                                                                                             ; Unassigned                ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                           ; Unassigned                ; 41      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                           ; Unassigned                ; 41      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                   ; Unassigned                ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                   ; Unassigned                ; 22      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|header_reg[15]~0                                                                                                                                                                                                                                                                           ; Unassigned                ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|jRxData[0]~0                                                                                                                                                                                                                                                                               ; Unassigned                ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|jTxDataLength_reg[12]~0                                                                                                                                                                                                                                                                    ; Unassigned                ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|mac_reset                                                                                                                                                                                                                                                                                  ; Unassigned                ; 302     ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|process_2~0                                                                                                                                                                                                                                                                                ; Unassigned                ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|state.IDLE_STATE                                                                                                                                                                                                                                                                           ; Unassigned                ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|state.RX_STATE                                                                                                                                                                                                                                                                             ; Unassigned                ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|state.TX_HEADER_STATE                                                                                                                                                                                                                                                                      ; Unassigned                ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|tx_shift_reg[0]~1                                                                                                                                                                                                                                                                          ; Unassigned                ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|Delay_out[16200]~0                                                                                                                                                                                                                                  ; Unassigned                ; 16211   ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|slot_counter_out1[3]~1                                                                                                                                                                                      ; Unassigned                ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|slot_counter_out1[3]~2                                                                                                                                                                                      ; Unassigned                ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s|\p2s_1_output:buffer_temp[0]~0                                                                                                                                                                                                            ; Unassigned                ; 16201   ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s|buffer_rsvd[16187]~0                                                                                                                                                                                                                      ; Unassigned                ; 16201   ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s|counter[11]~0                                                                                                                                                                                                                             ; Unassigned                ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|counter[8]~0                                                                                                                                                                                                                          ; Unassigned                ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|counter[8]~1                                                                                                                                                                                                                          ; Unassigned                ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_bus2dut:\NormalBlock:u_bus2dut|shiftreg[13]~0                                                                                                                                                                                                                        ; Unassigned                ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_controller:u_controller|b2d_fifo_rdreq                                                                                                                                                                                                                               ; Unassigned                ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus|dout[4]~0                                                                                                                                                                                                                                          ; Unassigned                ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus|remword_next~0                                                                                                                                                                                                                                     ; Unassigned                ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus|shiftreg[0]~0                                                                                                                                                                                                                                      ; Unassigned                ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_dut2bus:u_dut2bus|shiftreg[8]~1                                                                                                                                                                                                                                      ; Unassigned                ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|rd_addr[2]~1                                                                                                                                                                                                                           ; Unassigned                ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|wr_addr[0]~1                                                                                                                                                                                                                           ; Unassigned                ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|wr_en                                                                                                                                                                                                                                  ; Unassigned                ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|rd_addr[0]~1                                                                                                                                                                                                                                        ; Unassigned                ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|wr_addr[2]~1                                                                                                                                                                                                                                        ; Unassigned                ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|wr_en                                                                                                                                                                                                                                               ; Unassigned                ; 16      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll1_locked                                                                                                                                                                                                                                                            ; FRACTIONALPLL_X0_Y1_N0    ; 38      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll1_outclk                                                                                                                                                                                                                                                            ; PLLOUTPUTCOUNTER_X0_Y2_N1 ; 32799   ; Clock                                 ; yes    ; Global Clock         ; Not Available    ; --                        ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll2_outclk                                                                                                                                                                                                                                                            ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 697     ; Clock                                 ; yes    ; Global Clock         ; Not Available    ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3             ; 318     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3             ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; Unassigned                ; 37      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                      ; Unassigned                ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; Unassigned                ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; Unassigned                ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~1                             ; Unassigned                ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~0                             ; Unassigned                ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~1              ; Unassigned                ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; Unassigned                ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; Unassigned                ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; Unassigned                ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; Unassigned                ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; Unassigned                ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; Unassigned                ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; Unassigned                ; 28      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; Unassigned                ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                            ; Location                  ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|fb_clkin                 ; FRACTIONALPLL_X0_Y1_N0    ; 1       ; Global Clock         ; Not Available    ; --                        ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll1_outclk ; PLLOUTPUTCOUNTER_X0_Y2_N1 ; 32799   ; Global Clock         ; Not Available    ; --                        ;
; MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll2_outclk ; PLLOUTPUTCOUNTER_X0_Y5_N1 ; 697     ; Global Clock         ; Not Available    ; --                        ;
+-------------------------------------------------------------------------------------------------+---------------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|q[0]~1                                                    ; 81334   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|Delay_ctrl_delay_out                                                   ; 28554   ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILCmdProc:u_FILCmdProc|dutrst                                                                          ; 16406   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|Delay_out[16200]~0                                                     ; 16211   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s|buffer_not_empty                                             ; 16202   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|parity_out~274752                    ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|parity_out~274756                    ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|Mux1~16                              ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|Mux0~16                              ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|Mux2~16                              ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|Mux5~16                              ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|Mux6~16                              ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|Mux4~16                              ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|Mux3~16                              ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|Mux9~16                              ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|Mux8~16                              ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s|\p2s_1_output:buffer_temp[0]~0                               ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s|buffer_rsvd[16187]~0                                         ; 16201   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|parity_out~0                         ; 16200   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add15~1  ; 13448   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add15~9  ; 7639    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add1~9   ; 7254    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add3~1   ; 6749    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add9~9   ; 6427    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s|counter[4]                                                   ; 3506    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s|counter[5]                                                   ; 3506    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s|counter[0]                                                   ; 3505    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s|counter[1]                                                   ; 3504    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s|counter[3]                                                   ; 3504    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|p2s:u_p2s|counter[2]                                                   ; 3503    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add15~5  ; 2567    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add19~5  ; 2567    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add23~5  ; 2567    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add3~5   ; 2567    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add5~5   ; 2567    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add11~5  ; 2567    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add21~5  ; 2567    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add17~5  ; 2567    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add1~5   ; 2567    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add13~5  ; 2567    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add9~5   ; 2567    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add7~5   ; 2567    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add16~25 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add20~9  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add20~13 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add20~17 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add24~9  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add24~13 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add24~17 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add22~9  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add22~13 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add16~17 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add16~21 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add4~21  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add4~25  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add6~9   ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add6~13  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add6~17  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add12~9  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add12~13 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add12~17 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add14~9  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add22~17 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add18~9  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add18~13 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add18~17 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add4~17  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add2~17  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add2~21  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add2~25  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add14~13 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add14~17 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add10~9  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add10~13 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add10~17 ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add8~9   ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add8~13  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add8~17  ; 2565    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add3~9   ; 1873    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add11~1  ; 1547    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add5~1   ; 1038    ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add13~9  ; 850     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add23~9  ; 849     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add13~1  ; 836     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add1~1   ; 833     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add23~1  ; 832     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add21~1  ; 832     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add17~1  ; 832     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add7~1   ; 832     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add19~1  ; 830     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add9~1   ; 830     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add5~9   ; 788     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add17~9  ; 756     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add11~9  ; 666     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add21~9  ; 666     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add7~9   ; 666     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Add19~9  ; 664     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|Decoder2~6                           ; 504     ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|MATLAB_Function:u_MATLAB_Function|Decoder2~0                           ; 500     ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------+------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                 ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                                     ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------+------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_rxFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_3so1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 9            ; 4096         ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 36864 ; 4096                        ; 9                           ; 4096                        ; 9                           ; 36864               ; 5           ; 0     ; db/ldpc_encoder_fil.ram0_MWDPRAM_6502bd12.hdl.mif       ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILDataProc:u_FILDataProc|MWAsyncFIFO:u_txFIFO|MWDPRAM:dpram|altsyncram:memory_rtl_0|altsyncram_sro1:auto_generated|ALTSYNCRAM                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 9            ; 2048         ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 18432 ; 2048                        ; 9                           ; 2048                        ; 9                           ; 18432               ; 2           ; 0     ; db/ldpc_encoder_fil.ram0_MWDPRAM_6502bd71.hdl.mif       ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|FILUDPCRC:u_FILUDPCRC|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_mos1:auto_generated|ALTSYNCRAM                                      ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 9            ; 2048         ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 18432 ; 2048                        ; 9                           ; 2048                        ; 9                           ; 18432               ; 2           ; 0     ; db/ldpc_encoder_fil.ram0_MWDPRAM_6502bd71.hdl.mif       ; Unassigned ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_DATA_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_ans1:auto_generated|ALTSYNCRAM   ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 8            ; 2048         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 2048                        ; 8                           ; 2048                        ; 8                           ; 16384               ; 2           ; 0     ; db/ldpc_encoder_fil.ram0_MWDPRAM_4d214765.hdl.mif       ; Unassigned ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|FILPktProc:u_FILPktProc|MWUDPPKTBuilder:u_MWUDPPKTBuilder|MWPKTBuffer:u_STATUS_BUF|MWDPRAM:u_MWDPRAM|altsyncram:memory_rtl_0|altsyncram_lis1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128   ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1           ; 0     ; db/ldpc_encoder_fil.ram0_MWDPRAM_fbbd6693.hdl.mif       ; Unassigned ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:dcfifo_component|dcfifo_mkq1:auto_generated|altsyncram_i8d1:fifo_ram|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 2048         ; 21           ; 2048         ; 21           ; yes                    ; no                      ; yes                    ; yes                     ; 43008 ; 2048                        ; 21                          ; 2048                        ; 21                          ; 43008               ; 5           ; 0     ; None                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; FILCore:u_FILCore|FILCommLayer:u_FILCommLayer|MWAJTAG:u_MWAJTAG|dcfifo:u_rxfifo|dcfifo_eip1:auto_generated|altsyncram_23d1:fifo_ram|ALTSYNCRAM                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 9            ; 16           ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 144   ; 16                          ; 9                           ; 16                          ; 9                           ; 144                 ; 1           ; 0     ; None                                                    ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:\NormalBlock:u_b2dfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_b7t1:auto_generated|ALTSYNCRAM           ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 24           ; 16           ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 384   ; 16                          ; 3                           ; 16                          ; 3                           ; 48                  ; 1           ; 0     ; db/ldpc_encoder_fil.ram0_mwfil_dpscram_b80c6c55.hdl.mif ; Unassigned ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|mwfil_chifcore:u_mwfil_chifcore|mwfil_udfifo:u_d2bfifo|mwfil_dpscram:u_dpscram|altsyncram:mem_rtl_0|altsyncram_s8t1:auto_generated|ALTSYNCRAM                        ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 16                          ; 16                          ; 16                          ; 16                          ; 256                 ; 1           ; 0     ; db/ldpc_encoder_fil.ram0_mwfil_dpscram_7ec1c4f2.hdl.mif ; Unassigned ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+---------------------------------------------------------+------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 9x9                 ; 1           ;
; Total number of DSP blocks      ; 1           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 1           ;
+---------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                                                                                                                                           ; Mode            ; Location   ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; FILCore:u_FILCore|mwfil_chiftop:u_mwfil_chiftop|ldpc_encoder_wrapper:u_dut|ldpc_encoder:u_ldpc_encoder|address_calculator:u_address_calculator|addresses:u_addresses|Mult0~mac ; Independent 9x9 ; Unassigned ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 1            ; 0            ; 1            ; 0            ; 0            ; 5         ; 1            ; 0            ; 5         ; 5         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 5            ; 4            ; 5            ; 5            ; 0         ; 4            ; 5            ; 0         ; 0         ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ; 5            ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; sysclk              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA4U23C6 for design "ldpc_encoder_fil"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning: RST port on the PLL is not properly connected on instance MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|generic_pll2. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/fpgaproj/db/clockmodule_altpll.v Line: 79
    Info: Must be connected
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 2 clocks (2 global)
    Info (11162): MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 32807 fanout uses global clock CLKCTRL_G3
    Info (11162): MWClkMgr:u_ClockManager|altpll:u_dcm|clockmodule_altpll:auto_generated|wire_generic_pll2_outclk~CLKENA0 with 706 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:05
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_eip1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_ed9:dffpipe13|dffe14a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_dd9:dffpipe10|dffe11a* 
    Info (332165): Entity dcfifo_mkq1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_se9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_re9:dffpipe12|dffe13a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: '../filsrc/ldpc_encoder_fil.sdc'
Warning (332174): Ignored filter at ldpc_encoder_fil.sdc(2): ETH_RXCLK could not be matched with a port File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 2
Warning (332049): Ignored create_clock at ldpc_encoder_fil.sdc(2): Argument <targets> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 2
    Info (332050): create_clock -name ETH_RXCLK -period 8ns -waveform {2.000ns 6.000ns} [get_ports {ETH_RXCLK}] File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 2
Warning (332174): Ignored filter at ldpc_encoder_fil.sdc(6): u_ClockManager|u_dcm|auto_generated|pll1|clk[0] could not be matched with a port or pin or register or keeper or net or combinational node or node File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 6
Critical Warning (332049): Ignored create_generated_clock at ldpc_encoder_fil.sdc(6): Argument <targets> is not an object ID File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 6
    Info (332050): create_generated_clock -name dut_clk      -source sysclk -divide_by     2 -multiply_by     1 -duty_cycle 50.00 { u_ClockManager|u_dcm|auto_generated|pll1|clk[0]}  File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 6
Warning (332174): Ignored filter at ldpc_encoder_fil.sdc(7): u_ClockManager|u_dcm|auto_generated|pll1|clk[1] could not be matched with a port or pin or register or keeper or net or combinational node or node File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 7
Critical Warning (332049): Ignored create_generated_clock at ldpc_encoder_fil.sdc(7): Argument <targets> is not an object ID File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 7
    Info (332050): create_generated_clock -name gmii_tx_clk  -source sysclk -divide_by     2 -multiply_by     5 -duty_cycle 50.00 { u_ClockManager|u_dcm|auto_generated|pll1|clk[1]}  File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 7
Warning (332174): Ignored filter at ldpc_encoder_fil.sdc(8): u_ClockManager|u_dcm|auto_generated|pll1|clk[2] could not be matched with a port or pin or register or keeper or net or combinational node or node File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 8
Critical Warning (332049): Ignored create_generated_clock at ldpc_encoder_fil.sdc(8): Argument <targets> is not an object ID File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 8
    Info (332050): create_generated_clock -name ETH_TXCLK    -source sysclk -divide_by     2 -multiply_by     5 -duty_cycle 50.00 { u_ClockManager|u_dcm|auto_generated|pll1|clk[2]}  File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 8
Warning (332174): Ignored filter at ldpc_encoder_fil.sdc(12): ETH_RXCLK could not be matched with a clock File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 12
Warning (332174): Ignored filter at ldpc_encoder_fil.sdc(12): gmii_tx_clk could not be matched with a clock File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 12
Warning (332049): Ignored set_false_path at ldpc_encoder_fil.sdc(12): Argument <from> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 12
    Info (332050): set_false_path -from [get_clocks ETH_RXCLK]   -to [get_clocks gmii_tx_clk] File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 12
Warning (332049): Ignored set_false_path at ldpc_encoder_fil.sdc(12): Argument <to> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 12
Warning (332049): Ignored set_false_path at ldpc_encoder_fil.sdc(13): Argument <from> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 13
    Info (332050): set_false_path -from [get_clocks gmii_tx_clk] -to [get_clocks ETH_RXCLK] File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 13
Warning (332049): Ignored set_false_path at ldpc_encoder_fil.sdc(13): Argument <to> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 13
Warning (332174): Ignored filter at ldpc_encoder_fil.sdc(14): dut_clk could not be matched with a clock File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 14
Warning (332049): Ignored set_false_path at ldpc_encoder_fil.sdc(14): Argument <from> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 14
    Info (332050): set_false_path -from [get_clocks ETH_RXCLK]   -to [get_clocks dut_clk] File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 14
Warning (332049): Ignored set_false_path at ldpc_encoder_fil.sdc(14): Argument <to> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 14
Warning (332049): Ignored set_false_path at ldpc_encoder_fil.sdc(15): Argument <from> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 15
    Info (332050): set_false_path -from [get_clocks dut_clk]     -to [get_clocks ETH_RXCLK] File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 15
Warning (332049): Ignored set_false_path at ldpc_encoder_fil.sdc(15): Argument <to> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 15
Warning (332049): Ignored set_false_path at ldpc_encoder_fil.sdc(16): Argument <from> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 16
    Info (332050): set_false_path -from [get_clocks dut_clk]     -to [get_clocks gmii_tx_clk] File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 16
Warning (332049): Ignored set_false_path at ldpc_encoder_fil.sdc(16): Argument <to> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 16
Warning (332049): Ignored set_false_path at ldpc_encoder_fil.sdc(17): Argument <from> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 17
    Info (332050): set_false_path -from [get_clocks gmii_tx_clk] -to [get_clocks dut_clk] File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 17
Warning (332049): Ignored set_false_path at ldpc_encoder_fil.sdc(17): Argument <to> is an empty collection File: D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/filsrc/ldpc_encoder_fil.sdc Line: 17
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_ClockManager|u_dcm|auto_generated|generic_pll1~FRACTIONAL_PLL|refclkin} -divide_by 2 -multiply_by 15 -duty_cycle 50.00 -name {u_ClockManager|u_dcm|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]} {u_ClockManager|u_dcm|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 15 -duty_cycle 50.00 -name {u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk} {u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u_ClockManager|u_dcm|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {u_ClockManager|u_dcm|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk} {u_ClockManager|u_dcm|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u_ClockManager|u_dcm|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: u_ClockManager|u_dcm|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 5 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
    Info (332111):   20.000       sysclk
    Info (332111):    2.666 u_ClockManager|u_dcm|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   40.000 u_ClockManager|u_dcm|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    8.000 u_ClockManager|u_dcm|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 18 registers into blocks of type Block RAM
    Extra Info (176218): Packed 9 registers into blocks of type DSP block
    Extra Info (176220): Created 9 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:01:43
Info (170189): Fitter placement preparation operations beginning
Error (170011): Design contains 498901 blocks of type combinational node.  However, the device contains only 31760 blocks.
Info (14951): The Fitter is using Advanced Physical Optimization.
Error (170011): Design contains 498901 blocks of type combinational node.  However, the device contains only 31760 blocks.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:25:28
Info (11888): Total time spent on timing analysis during the Fitter is 170.86 seconds.
Error (11802): Can't fit design in device. Modify your design to reduce resources, or choose a larger device. The Intel FPGA Knowledge Database contains many articles with specific details on how to resolve this error. Visit the Knowledge Database at https://www.altera.com/support/support-resources/knowledge-base/search.html and search for this specific error message number.
Info (144001): Generated suppressed messages file D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/fpgaproj/ldpc_encoder_fil.fit.smsg
Error: Quartus Prime Fitter was unsuccessful. 3 errors, 27 warnings
    Error: Peak virtual memory: 12262 megabytes
    Error: Processing ended: Sun Jan 31 20:20:49 2021
    Error: Elapsed time: 00:30:33
    Error: Total CPU time (on all processors): 01:32:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Documents/DVBS2/DVBS2/src/transmitter/3-FEC/ldpc/altera_files/fil_prj/fpgaproj/ldpc_encoder_fil.fit.smsg.


