# 定点数的加减运算与溢出判断

## 摘要

本笔记系统梳理定点数的原码/补码运算规则及硬件实现方法，重点解析溢出判断的数学原理与电路设计。通过结构化对比和逻辑公式推导，建立运算器设计的核心知识框架。

## 主题

定点数运算的核心在于**符号位处理**与**溢出检测**，涉及三种关键技术：

1. 原码与补码的运算逻辑差异
2. 双符号位判溢策略
3. 算术逻辑单元(ALU)硬件实现

> 重点难点
>
> - 原码运算的 4 种符号组合处理
> - 补码运算的统一加法实现
> - 进位信号与溢出条件的逻辑关系

## 线索区

### 知识点 1：原码运算体系

**定义**  
符号位与数值位分离处理的编码方式

**运算规则**  

| 操作类型 | 符号处理 | 数值处理 |
|---------|---------|---------|
| A+B 同号 | 保留符号 | 数值相加 |
| A+B 异号 | 符号取大 | 数值相减 |

> **硬件局限**

- 需并行实现加/减法器
- 符号判决电路增加门延迟（**典型延迟 ≥3T**）

### 知识点 2：补码运算体系

**定义**  
符号位参与运算的模数系统编码

**统一加法实现**  
\[
[X]*补 + [Y]*补 =
\begin{cases}
X+Y & \text{未溢出} \\
(X+Y) \mod 2^n & \text{溢出}
\end{cases}
\]

> **硬件优势**

- 单一加法器完成加减法（利用补数特性）
- 典型电路：超前进位加法器（CLA）

### 知识点 3：溢出判断方法

**数学判定**  
当且仅当：
\[
V = C*{sign} \oplus C*{n-1}
\]
其中：

- \( C\_{sign} \): 符号位进位
- \( C\_{n-1} \): 最高数值位进位

> **硬件实现**

```mermaid
graph LR
    A[操作数A] --> XOR
    B[操作数B] --> XOR
    XOR -->|符号位异或| C[OV判断]
    Carry[进位链] -->|C_sign/C_{n-1}| C
```

> **双符号位法**

- 存储单元扩展 1 位符号位（例：00=正，11=负）
- 判决条件：01（上溢）或 10（下溢）

### 知识点 4：ALU 实现案例（74LS181）

> **参数特性**

- **4 位并行处理**
- **延迟时间 9ns**
- 支持 16 种算术/逻辑运算

> **溢出处理**

- 专用 OV 引脚输出
- 采用双符号位判决电路

## 总结区

**核心对比**  

| 特征 | 原码 | 补码 |
|------------|--------------------|--------------------|
| 符号处理 | 独立判断 | 参与运算 |
| 硬件复杂度 | 高（需加减电路） | 低（单一加法器） |
| 典型延迟 | ≥3T | ≤2T |

> **考点映射**

1. 补码运算溢出条件计算（重点考察 V=1 的场景）
2. CLA 电路延迟计算（公式：\( T*{CLA} = 4 \times T*{gate} \)）
3. 双符号位编码转换（真题常见 8 位 →9 位扩展）

**设计启示**  
现代 CPU 普遍采用补码体系，其溢出判断电路直接集成在算术逻辑单元(ALU)的进位链末端。掌握进位信号与溢出条件的逻辑关系，是理解流水线冒险检测机制的基础。


[2.2.3_3补码加减运算电路](2.2.3_3补码加减运算电路.md)
