## 引言
随着半导体技术迈入纳米时代，传统的平面晶体管已接近其物理极限。为了延续摩尔定律，业界转向了以[鳍式场效应晶体管](@entry_id:264539)（[FinFET](@entry_id:264539)）和全环栅（GAA）晶体管为代表的非平面沟道架构，并广泛采用[应变工程](@entry_id:139243)技术来突破性能瓶颈。这些先进技术的引入，使得器件的物理行为变得异常复杂，传统的器件模型已无法准确描述其电学、力学和热学特性。本文旨在填补这一知识鸿沟，为读者系统性地建立一个面向非平面沟道与应变工程的先进器件工艺建模框架。

在接下来的章节中，你将深入学习：首先，在“原理与机制”部分，我们将从第一性原理出发，剖析非平面器件卓越静电控制的根源、纳米沟道中的[量子限域效应](@entry_id:184087)，以及应变调控能带结构的核心机制。接着，“应用与跨学科连接”部分将展示这些原理如何应用于解决工艺集成、[性能优化](@entry_id:753341)和可靠性评估等真实工程问题。最后，“动手实践”部分将通过具体的计算和编程练习，帮助你将理论知识转化为解决实际问题的建模技能。

## 原理与机制

本章旨在深入阐述非平面沟道与[应变工程](@entry_id:139243)中的核心物理原理和关键机制。我们将从经典静电学出发，揭示非平面结构在抑制[短沟道效应](@entry_id:1131595)方面的内在优势；随后，我们将引入量子力学，探讨在纳米尺度下沟道内载流子的行为；接着，我们将系统地介绍应变工程的弹性力学基础及其对[半导体能带结构](@entry_id:1131438)和载流子迁移率的深刻影响；最后，我们将讨论与实际制造工艺密切相关的几个关键效应的建模方法，包括[应力传递](@entry_id:182468)、自热效应以及工艺涨落。

### 非平面沟道的[静电学](@entry_id:140489)原理

随着晶体管尺寸不断缩小，维持栅极对沟道电势的有效控制变得愈发困难，这导致了诸如漏致势垒降低（DIBL）等短沟道效应的加剧。非平面器件架构的出现，正是为了从根本上解决这一静电学挑战。其核心思想是通过增加栅极对沟道几何上的包裹程度，来增强栅极的控制能力。

#### 静电完整性与特征长度

为了从第一性原理理解非平面器件的优势，我们可以考察沟道内的[静电势](@entry_id:188370)分布。在亚阈值区，沟道几乎完全耗尽，载流子浓度极低，因此沟道内的电荷密度 $\rho \approx 0$。描述静电势 $\phi$ 的泊松方程 $\nabla \cdot (\epsilon \nabla \phi) = -\rho$ 简化为[拉普拉斯方程](@entry_id:143689)：

$$ \nabla^{2} \phi = 0 $$

求解此方程需要考虑源极、漏极和栅极施加的边界条件。沟道电势可以被分解为一系列本征模式的叠加。其中，对短沟道效应起决定性作用的是衰减最慢的基模。该模式沿沟道方向（设为 $x$ 轴）的电势扰动呈现指数衰减，其衰减常数被称为**特征长度**或**自然长度 (characteristic length)** $\lambda$。一个较小的 $\lambda$ 值意味着漏极电势对沟道另一端（源极侧）的影响能够被更快地“屏蔽”掉，从而有效抑制DIBL效应。

$\lambda$ 的值反比于横向（垂直于沟道方向）拉普拉斯算子的最低本征值，即 $\lambda = 1/k_1$。这个本征值 $k_1$ 直接由沟道[横截面](@entry_id:154995)的几何形状以及其边界条件决定。 对于传统的平面晶体管，栅极仅能从上方（一个面）施加类狄利克雷（Dirichlet）边界条件（即固定电势），而沟道的侧面和底面则近似为类诺伊曼（Neumann）边界条件（即电场法向分量为零）。这种“控制不完全”的边界条件导致了较小的本征值 $k_1$ 和较大的特征长度 $\lambda$。

相比之下，非平面器件的**环绕栅 (wrap-around gate)** 结构，如三栅极（Tri-gate）或全环栅（Gate-All-Around），能够在沟道周边的多个方向上施加强力的狄利克雷边界条件。这种增强的边界约束迫使电势的横向[本征函数](@entry_id:154705)具有更大的曲率，从而显著增大了[基模](@entry_id:165201)本征值 $k_1$，并相应地减小了特征长度 $\lambda$。这从根本上解释了非平面器件为何具有更优越的静电完整性（electrostatic integrity）——栅极能够更有效地将来自漏极的[电场线](@entry_id:277009)“限制”在栅极附近，阻止其“穿透”到沟道的源极端。

#### 非平面器件架构：从[FinFET](@entry_id:264539)到全环栅

基于上述静电学原理，业界发展出了多种非平面器件架构，主要包括[FinFET](@entry_id:264539)和全环栅（GAA）晶体管。

**[FinFET](@entry_id:264539)**，或称[鳍式场效应晶体管](@entry_id:264539)，是应用最广泛的非平面器件。它的沟道是一个垂直于衬底的、形似鱼鳍的半导体薄片（“fin”）。栅极材料包裹住鳍的顶部和两个侧壁，形成一个三栅极结构，其栅极包裹角度近似为 $270^{\circ}$。鳍的底部通常与下方的绝缘层（如[浅沟槽隔离](@entry_id:1131533)（STI）氧化物）接触，因此不受栅极控制。对于单个鳍，其有效导电宽度 $W_{\mathrm{eff}}$ 约等于鳍的宽度 $W_{\mathrm{fin}}$ 与两倍鳍高 $H_{\mathrm{fin}}$ 之和，即 $W_{\mathrm{eff}} \approx W_{\mathrm{fin}} + 2H_{\mathrm{fin}}$。因此，增加鳍高可以在不增加版图面积的情况下提高驱动电流。

**全环栅（GAA）晶体管** 则代表了静电控制的极致。在这种结构中，栅极完全（$360^{\circ}$）包裹住整个沟道。这为给定沟道尺寸和栅氧厚度的器件提供了最强的[静电屏蔽](@entry_id:192260)能力和最优的[短沟道效应](@entry_id:1131595)抑制。GAA的具体实现形式包括：
-   **[GAA纳米线](@entry_id:1125439)（Nanowire）**：沟道是[截面](@entry_id:154995)为圆形或方形的细线，被栅极完全包裹。
-   **GAA纳米片（Nanosheet）**：沟道是宽而薄的矩形薄片。为了在有限的芯片面积内获得更大的驱动电流，通常会将多个纳米片垂直堆叠起来，并由同一个栅极包裹。

需要注意的是，诸如**栅极距 (gate pitch)** $P_{\mathrm{gate}}$ 这样的版图参数，主要由[光刻](@entry_id:158096)工艺的能力和侧墙（spacer）的工艺厚度决定，而非直接由鳍的几何尺寸（如 $H_{\mathrm{fin}}$ 或 $W_{\mathrm{fin}}$）决定。

#### 三维静电场建模

对这些复杂的非平面结构进行精确的静电学建模，必须求解考虑了介[电常数](@entry_id:272823)空间变化的泊松方程。其通用形式为：

$$ \nabla \cdot (\epsilon(\mathbf{r}) \nabla \phi(\mathbf{r})) = -\rho(\mathbf{r}) $$

其中 $\epsilon(\mathbf{r})$ 是随空间位置变化的[介电常数张量](@entry_id:274052)（在[各向同性材料](@entry_id:170678)中为标量），在半导体、栅氧化层、侧墙等不同材料区域内取不同值。$\rho(\mathbf{r})$ 是包括移动载流子、电离杂质和固定陷阱电荷在内的总体积[电荷密度](@entry_id:144672)。

为了得到唯一解，必须在整个计算域的边界和材料界面上施加正确的边界条件和界面条件。
-   **[狄利克雷边界条件](@entry_id:173524)（Dirichlet Boundary Conditions）**: 在金属栅极和衬底接触等电极上，电势被外部电压源固定，例如在栅电极边界 $\Gamma_{\mathrm{gate}}$ 上，$\phi = V_{\mathrm{G}}$。
-   **[诺伊曼边界条件](@entry_id:142124)（Neumann Boundary Conditions）**: 在与空气或真空接触的绝缘体外表面（如侧墙的外表面 $\Gamma_{\mathrm{sp,ext}}$），通常假设没有电荷，因此[电通量](@entry_id:266049)为零。这对应于[电位移矢量](@entry_id:197092) $\mathbf{D}$ 的法向分量为零，即 $\mathbf{n} \cdot \mathbf{D} = \mathbf{n} \cdot (-\epsilon \nabla \phi) = 0$。这是一种齐次[诺伊曼边界条件](@entry_id:142124)。
-   **界面条件（Interface Conditions）**: 在不同材料的交界面上，必须满足两个条件：
    1.  电势 $\phi$ 的连续性：$\phi_1 = \phi_2$。电势的不连续将意味着无穷大的电场，这是非物理的。
    2.  [电位移矢量](@entry_id:197092)法向分量的跳变：根据[高斯定律](@entry_id:141493)，[电位移矢量](@entry_id:197092)法向分量的改变量等于界面电荷密度 $\sigma_{\mathrm{f}}$。若法向量 $\mathbf{n}$ 从材料1指向材料2，则 $\mathbf{n} \cdot (\mathbf{D}_2 - \mathbf{D}_1) = \sigma_{\mathrm{f}}$。代入 $\mathbf{D} = -\epsilon\nabla\phi$，可得 $\mathbf{n} \cdot (\epsilon_1 \nabla \phi_1) - \mathbf{n} \cdot (\epsilon_2 \nabla \phi_2) = \sigma_{\mathrm{f}}$。在实际器件中，半导体-氧化物界面可能存在[界面陷阱电荷](@entry_id:1126597) $\sigma_{\mathrm{int}}$，此时 $\sigma_{\mathrm{f}} = \sigma_{\mathrm{int}} \neq 0$。在没有界面电荷的情况下，$\sigma_{\mathrm{f}}=0$，[电位移矢量](@entry_id:197092)的法向分量连续。

精确求解此[边值问题](@entry_id:1121801)是器件TCAD（Technology Computer-Aided Design）仿真的核心。

### 受限沟道中的量子力学效应

当沟道的横向尺寸（如[FinFET](@entry_id:264539)的 $W_{\mathrm{fin}}$ 和 $H_{\mathrm{fin}}$）缩小到与载流子[德布罗意波长](@entry_id:139033)相当的尺度时（通常为几纳米），经典物理描述不再足够，必须考虑量子力学效应。

#### 量子限域与[子带](@entry_id:154462)的形成

在纳米尺度的沟道中，载流子在横向维度上的运动受到限制，这种现象称为**[量子限域](@entry_id:136238) (quantum confinement)**。我们可以使用**[有效质量近似](@entry_id:137643) (Effective Mass Approximation, EMA)** 来分析这种效应。在EMA框架下，电子在周期性[晶格](@entry_id:148274)中的复杂行为被简化为一个具有有效质量 $m^*$ 的[自由粒子](@entry_id:148748)在导带底 $E_c$ 附近运动。

考虑一个沿 $x$ 轴传输，在 $y$ 和 $z$ 方向受限的矩形[截面](@entry_id:154995)鳍式沟道。我们可以将其近似为一个[二维无限深势阱](@entry_id:163334)。势阱内部（半导体中）势能为0，外部（绝缘体中）势能为无穷大。此时，电子的包络[波函数](@entry_id:201714) $\Psi(x,y,z)$ 必须满足定态薛定谔方程：

$$ -\frac{\hbar^2}{2m^*} \nabla^2 \Psi(x,y,z) = (E - E_c) \Psi(x,y,z) $$

其中 $E$ 是电子的总能量。由于势能只与 $y, z$ 有关，该方程可以通过[分离变量法](@entry_id:168509)求解，令 $\Psi(x,y,z) = \psi(x) \phi(y) \chi(z)$。沿 $x$ 方向，电子是自由的，解为[平面波](@entry_id:189798) $e^{ik_x x}$，能量为连续的动能 $E_x = \frac{\hbar^2 k_x^2}{2m^*}$。

而在受限的 $y$ 和 $z$ 方向，[无限深势阱](@entry_id:140940)的**硬壁边界条件 (hard-wall boundary conditions)** 要求[波函数](@entry_id:201714)在边界处为零。这导致了驻波解，其[波矢](@entry_id:178620)和能量都是量子化的。例如，对于宽度为 $W$ 的 $y$ 方向，允许的[波函数](@entry_id:201714)为 $\phi_{n_y}(y) = \sqrt{2/W} \sin(n_y \pi y/W)$，其中量子数 $n_y = 1, 2, 3, \dots$。相应的[能量本征值](@entry_id:144381)为：

$$ E_{n_y} = \frac{\hbar^2 \pi^2 n_y^2}{2m^* W^2} $$

同理，对于高度为 $H$ 的 $z$ 方向，能量为 $E_{n_z} = \frac{\hbar^2 \pi^2 n_z^2}{2m^* H^2}$，其中 $n_z = 1, 2, 3, \dots$。注意，量子数不能为0，因为这会导致[波函数](@entry_id:201714)处处为零的非物理情况。

因此，电子在沟道中的总能量为：
$$ E(k_x, n_y, n_z) = E_c + E_{n_y,n_z} + \frac{\hbar^2 k_x^2}{2m^*} $$
其中，$E_{n_y,n_z} = E_y + E_z = \frac{\hbar^2 \pi^2}{2m^*} \left( \frac{n_y^2}{W^2} + \frac{n_z^2}{H^2} \right)$ 是由[量子限域](@entry_id:136238)产生的离散能量，称为**子带能量的边缘 (subband edge energy)**。对于每一对固定的[量子数](@entry_id:145558) $(n_y, n_z)$，电子的能量 $E$ 随 $k_x$ 连续变化，形成一条抛物线型的能带，这就是一个**子带 (subband)**。基态子带对应于最低能量，即 $(n_y=1, n_z=1)$。

### [应变工程](@entry_id:139243)：原理与影响

除了通过改变几何形状来优化器件性能外，**应变工程 (strain engineering)** 是另一项革命性的技术。通过在半导体沟道中引入精确控制的机械应变，可以主动地调控其[能带结构](@entry_id:139379)，从而显著提升[载流子迁移率](@entry_id:268762)和器件性能。

#### 弹性力学基础：应力、应变与本构关系

[应变工程](@entry_id:139243)的物理基础是连续介质力学。在晶体中，**应力 (stress)** $\sigma_{ij}$ 是描述内部作用力的[二阶张量](@entry_id:199780)，它代表了在 $i$ 方向单位面积上作用的 $j$ 方向的力。**应变 (strain)** $\epsilon_{ij}$ 是描述[晶格形变](@entry_id:183354)的无量纲[二阶张量](@entry_id:199780)，在小形变下，它定义为位移梯度[张量的对称部分](@entry_id:182434)：$\epsilon_{ij} = \frac{1}{2}(\partial u_i / \partial x_j + \partial u_j / \partial x_i)$。在没有[体力](@entry_id:174230)矩的情况下，应力张量是对称的，即 $\sigma_{ij} = \sigma_{ji}$。

在小应变范围内，[应力与应变](@entry_id:137374)之间遵循线性的**[本构关系](@entry_id:186508) (constitutive relation)**，即[广义胡克定律](@entry_id:203555)：

$$ \sigma_{ij} = C_{ijkl} \epsilon_{kl} $$

其中 $C_{ijkl}$ 是四阶的**[刚度张量](@entry_id:176588) (stiffness tensor)**。一个普遍的[各向异性材料](@entry_id:184874)有21个独立的弹性常数。然而，晶体的对称性会减少独立常数的数量。对于像硅（Si）和锗（Ge）这样的[立方晶体](@entry_id:198932)，对称性将独立常数减少到仅3个，在Voigt标记法中通常表示为 $C_{11}$、$C_{12}$ 和 $C_{44}$。

一个材料是否为**各向同性 (isotropic)** 取决于其弹性常数。对于[立方晶体](@entry_id:198932)，各向同性的条件是 $C_{11} - C_{12} = 2C_{44}$。我们可以定义一个无量纲的**泽纳各向异性比 (Zener anisotropy ratio)**：

$$ A = \frac{2 C_{44}}{C_{11} - C_{12}} $$

当 $A=1$ 时，材料是各向同性的；$A \neq 1$ 则表示各向异性。例如，硅的 $A \approx 1.57$，是典型的[各向异性材料](@entry_id:184874)。

#### 应变对能带结构的影响：[形变势理论](@entry_id:140142)

应变通过改变晶格常数和对称性来改变电子能带结构。这种效应可以通过**[形变势理论](@entry_id:140142) (deformation potential theory)** 来描述，该理论将能带边缘的能量变化与应变张量分量[线性关联](@entry_id:912650)起来。

**导带**：对于像硅这样导带底在$\Delta$谷（沿$\langle 100 \rangle$方向）的半导体，能谷的能量位移主要受两部分影响：
-   **静水形变势 (hydrostatic deformation potential)** $a_c$：它与应变张量的迹（即体积变化） $\mathrm{Tr}(\boldsymbol{\varepsilon}) = \varepsilon_{xx} + \varepsilon_{yy} + \varepsilon_{zz}$ 耦合，导致所有能谷发生相同的能量平移 $\Delta E_c^{\mathrm{hydro}} = a_c \mathrm{Tr}(\boldsymbol{\varepsilon})$。
-   **单轴剪切[形变势](@entry_id:748275) (uniaxial shear deformation potential)** $\Xi_u$：它与沿能谷方向的[单轴应变](@entry_id:1133592)分量耦合，导致不同方向的能谷发生能量分裂。例如，沿$[100]$方向的能谷能量变化与 $\varepsilon_{xx}$ 成正比，而沿$[010]$方向的能谷与 $\varepsilon_{yy}$ 成正比。

考虑一个典型的应变情况：沟道在平面内受双轴压缩（$\varepsilon_{xx}=\varepsilon_{yy}0$），在垂直方向受拉伸（$\varepsilon_{zz}>0$）。由于硅的 $\Xi_u > 0$，受到压缩应变的平面内$\Delta$谷（$[100]$和$[010]$方向）能量会降低，而受到[拉伸应变](@entry_id:183817)的平面外$\Delta$谷（$[001]$方向）能量会升高。这种能量分裂使得电子优先占据能量较低的平面内能谷。

**价带**：在无应变的立方半导体中，价带顶的重空穴（HH）和轻空穴（LH）带在[布里渊区](@entry_id:142395)中心（$\Gamma$点）是简并的。应变会消除这种简并。
-   **剪切形变势 $b$**：它与四方畸变（对角应变分量的差异，如 $\varepsilon_{zz} - \frac{1}{2}(\varepsilon_{xx}+\varepsilon_{yy})$）耦合，是导致HH-LH能带分裂的主要原因。对于硅和锗，$b$ 是负值。在平面内双轴压缩应变下（通常用于p-MOSFET），重空穴带的能量会相对于轻空穴带上升，成为价带顶，这有利于提高[空穴迁移率](@entry_id:1126148)。
-   **剪切[形变势](@entry_id:748275) $d$**：它与菱方畸变（非对角剪切应变分量，如 $\varepsilon_{xy}$）耦合，主要引起能带的混合和翘曲。

[量子限域效应](@entry_id:184087)和应变效应会共同作用。例如，在应变条件下，上述描述的能带边缘 $E_c$ 和有效质量 $m^*$ 会发生改变，进而影响子带能量的计算。一个修正后的子带能量表达式为：

$$ E^{\mathrm{strained}}_{n_y,n_z} = (E_c + \Delta E_c) + \frac{\hbar^2 \pi^2}{2} \left( \frac{n_y^2}{m_y^* W^2} + \frac{n_z^2}{m_z^* H^2} \right) $$

其中 $\Delta E_c$ 是由应变引起的导带底平均能量位移，而 $m_y^*$ 和 $m_z^*$ 是应变后沿不同方向的有效质量。

#### 应变对载流子迁移率的影响

[应变工程](@entry_id:139243)的最终目的是提高器件的驱动电流，这主要通过提高[载流子迁移率](@entry_id:268762) $\mu$ 来实现。根据[德鲁德模型](@entry_id:141896)，迁移率与有效质量成反比：

$$ \mu = \frac{q\tau}{m^*} $$

其中 $q$ 是电荷，$\tau$ 是平均[散射时间](@entry_id:272979)。应变通过两种主要机制影响迁移率：
1.  **改变有效质量 $m^*$**：如上所述，应变改变了能带的曲率。根据定义，$m^* = \hbar^2 / (\partial^2 E / \partial k^2)$，能带曲率的改变直接导致输运方向有效质量的改变。例如，对于n-MOSFET中的电子，[拉伸应变](@entry_id:183817)可以使能带更“尖锐”，减小有效质量，从而提高迁移率。
2.  **改变[散射率](@entry_id:143589) $1/\tau$**：应变引起的能谷分裂，使得载流子重新分布到能量较低、有效质量可能也较小的能谷中。这减少了载流子在不同等效能谷之间的[谷间散射](@entry_id:136281)，从而延长了[散射时间](@entry_id:272979) $\tau$，提高了迁移率。

我们可以定义一个**[迁移率增强](@entry_id:1127992)因子 (mobility enhancement factor)** $F_\mu = \mu(\varepsilon) / \mu_0$ 来量化这一效应。在一个简化的模型中，如果假设[散射时间](@entry_id:272979) $\tau$ 不随应变变化，那么迁移率的增强完全来自于有效质量的降低。如果应变后的有效质量 $m_{||}(\varepsilon)$ 与未应变时的有效质量 $m_{||0}$ 满足关系 $1/m_{||}(\varepsilon) = (1/m_{||0})(1 + \chi \varepsilon)$，其中 $\chi$ 是曲率敏感度参数，那么[迁移率增强](@entry_id:1127992)因子就是：

$$ F_\mu = \frac{m_{||0}}{m_{||}(\varepsilon)} = 1 + \chi \varepsilon $$

例如，在一个沿 $[110]$ 方向的硅纳米线沟道中，施加 $\varepsilon = 0.008$ 的拉伸应变，若其曲率敏感度参数 $\chi = 15$，则[迁移率增强](@entry_id:1127992)因子为 $F_\mu = 1 + 15 \times 0.008 = 1.12$。这意味着迁移率提升了 $12\%$。

### 工艺相关效应的建模

理想的物理模型需要与复杂的现实制造工艺相结合。本节讨论几个在非平面器件和应变工程建模中至关重要的工艺相关效应。

#### [应力传递](@entry_id:182468)机制：STI与CESL

沟道中的应变并非凭空产生，而是由周围材料通过力学耦合传递而来。两个最主要的应力源是**[浅沟槽隔离](@entry_id:1131533) (Shallow Trench Isolation, STI)** 和**接触刻蚀停止层 (Contact Etch Stop Liner, CESL)**。

**STI** 是一种用氧化物填充刻蚀出的沟槽来隔离有源区的技术。在填充和后续的高温[退火](@entry_id:159359)过程中，由于氧化物的致密化收缩以及硅与二氧化硅之间热膨胀系数的巨大差异，STI会对周围的硅鳍施加显著的压应力。这种应力作为侧向的压迫力作用在鳍的侧壁上。

**CESL** 通常是覆盖在整个器件结构上的一层氮化硅薄膜，其最初目的是在后续的接触孔刻蚀中保护下层结构。通过精确控制其沉积条件，可以使这层薄膜带有很高的内禀应力（拉伸或压缩）。这个应力膜通过与栅极侧墙和源漏区的力学耦合，将应力有效地传递到沟道中，从而实现对沟道应变的精确调控。拉伸应力的CESL通常用于n-MOSFET以提高电子迁移率，而压缩应力的CESL则用于p-MOSFET以提高[空穴迁移率](@entry_id:1126148)。

在建模时，这些不同来源的应力效应可以线性叠加。例如，一个硅鳍同时受到来自STI的侧向压缩应力 $\sigma_x = -p$ 和来自CESL的轴向拉伸应力 $\sigma_z = +\sigma_{\text{CESL}}$。根据[广义胡克定律](@entry_id:203555)，总的[轴向应变](@entry_id:160811) $\epsilon_z$ 为：

$$ \epsilon_z = \frac{1}{E_{\mathrm{Si}}} [\sigma_z - \nu_{\mathrm{Si}}(\sigma_x + \sigma_y)] $$

其中 $E_{\mathrm{Si}}$ 是硅的[杨氏模量](@entry_id:140430)，$\nu_{\mathrm{Si}}$ 是泊松比。值得注意的是，即使没有轴向应力（$\sigma_z=0$），侧向的压缩应力（$\sigma_x  0$）也会通过**[泊松效应](@entry_id:158876) (Poisson effect)** 产生正的[轴向应变](@entry_id:160811)（拉伸），其大小为 $\epsilon_z = -\nu_{\mathrm{Si}} \sigma_x / E_{\mathrm{Si}}$。因此，STI和拉伸型CESL都可以对沟道产生拉伸应变。

#### 自热效应与[热管](@entry_id:149315)理

非平面器件极小的[截面](@entry_id:154995)积在带来优越静电控制的同时，也极大地限制了散热通道。器件工作时，由于**焦耳热 ($Q = \mathbf{J} \cdot \mathbf{E}$)** 产生的功率在狭小的沟道内高度集中，导致器件温度显著升高，这种现象称为**[自热效应](@entry_id:1131412) (self-heating)**。鳍和[纳米线](@entry_id:195506)周围通常包裹着热导率很低的[电介质](@entry_id:266470)（如SiO$_2$），进一步加剧了散热困难。

在[稳态](@entry_id:139253)下，器件内的温度分布 $T(\mathbf{r})$ 由[稳态热传导](@entry_id:1132353)方程描述：

$$ \nabla \cdot (\mathbf{k} \nabla T) + Q = 0 $$

其中 $\mathbf{k}$ 是[热导](@entry_id:189019)率张量（可能各向异性），$Q$ 是单位体积的生热率。在模拟自热效应时，一个关键的物理量是**[热边界电阻](@entry_id:152481) (Thermal Boundary Resistance, TBR)**，也称**卡皮察电阻 (Kapitza resistance)** $R_{\mathrm{K}}$。它描述了在两种不同材料的界面上，由于声子谱失配等原因导致的传[热障](@entry_id:203659)碍。

TBR的存在意味着在有热流 $q_n$ 穿过界面时，界面两侧会产生一个有限的温度跳变 $\Delta T$。其数学描述为：
1.  **热流连续**：$\mathbf{n} \cdot (-\mathbf{k}_1 \nabla T_1) = \mathbf{n} \cdot (-\mathbf{k}_2 \nabla T_2) \equiv q_n$
2.  **温度跳变**：$T_1 - T_2 = R_{\mathrm{K}} q_n$

在器件热学仿真中，必须准确地包含这些界面条件，否则会严重低估器件的实际工作温度。

#### 制造工艺涨落的[统计建模](@entry_id:272466)

实际的制造过程是随机的，导致每个晶体管的物理和几何参数都存在微小的偏差，即**工艺涨落 (process variability)**。对这些涨落进行准确的统计建模是预测器件性能分布和良率的关键。

主要涨落源包括：
-   **几何尺寸涨落**：如鳍宽度 $W$ 和鳍高度 $H$ 的变化。由于这些尺寸是众多独立或弱相关工艺步骤累积作用的结果，根据[中心极限定理](@entry_id:143108)，它们的分布通常可以很好地用**正态分布（高斯分布）**来近似。对于一个名义宽度为 $8\,\mathrm{nm}$ 的鳍，其跨芯片标准差 $\sigma_W$ 可能在 $0.4\,\mathrm{nm}$ 左右。
-   **[线边缘粗糙度](@entry_id:1127249) (Line-Edge Roughness, LER)**：指沟道边缘偏离理想直线的随机起伏 $r(x)$。LER在本质上是一个[随机过程](@entry_id:268487)。其在任意位置的幅值分布可近似为高斯分布，但更重要的是，它具有**空间相关性**。由于光刻中的光学衍射、抗蚀剂中聚合物链的尺寸等物理效应，相近位置的边缘起伏是相关的。因此，LER不能被建模为[白噪声](@entry_id:145248)，而应被描述为一个具有有限**相关长度 (correlation length)** $\Lambda$ 的平稳高斯过程。一个常用的模型是指数自相关函数 $C(\Delta x) = \sigma_{\mathrm{LER}}^2 e^{-|\Delta x|/\Lambda}$。对于 $20\,\mathrm{nm}$ 的沟道，LER的幅值标准差 $\sigma_{\mathrm{LER}}$ 可能在 $0.5\,\mathrm{nm}$ 左右，[相关长度](@entry_id:143364) $\Lambda$ 在 $5-10\,\mathrm{nm}$ 范围。
-   **[应变涨落](@entry_id:1132478)**：沟道中的应变 $\epsilon(\mathbf{r})$ 也会围绕其目标均值波动。这种涨落来源于应力源（如SiGe源漏）的几何和组分变化。根据[线性弹性](@entry_id:166983)理论，源的微小扰动会线性地传递到应变场中。因此，[应变涨落](@entry_id:1132478)场也可以建模为[高斯随机场](@entry_id:749757)。作为一个场量，它同样具有空间相关性，其[相关长度](@entry_id:143364)通常与引起涨落的特征尺寸（如几十纳米）相当。其标准差 $\sigma_{\epsilon}$ 的量级通常是目标应变的 $10\%-20\%$，例如在 $1\times 10^{-3}$ 到 $3\times 10^{-3}$ 的范围。

对这些涨落源进行准确的物理和[统计建模](@entry_id:272466)，是连接工艺控制与器件性能预测的桥梁，也是现代工艺与器件协同优化（DTCO）不可或缺的一环。