/*
 * 
 * SYNTIANT CONFIDENTIAL
 * _____________________
 *  
 *   Copyright (c) 2018-2020 Syntiant Corporation
 *   All Rights Reserved.
 *  
 *  NOTICE:  All information contained herein is, and remains the property of
 *  Syntiant Corporation and its suppliers, if any.  The intellectual and
 *  technical concepts contained herein are proprietary to Syntiant Corporation
 *  and its suppliers and may be covered by U.S. and Foreign Patents, patents in
 *  process, and are protected by trade secret or copyright law.  Dissemination
 *  of this information or reproduction of this material is strictly forbidden
 *  unless prior written permission is obtained from Syntiant Corporation.
 */
/*
 * ******* Automatically generated for ndp10x v0.95  DO NOT MODIFY!!!!!
 *          Generated Sun Nov 24 20:29:49 2019 UTC
 */
#ifndef NDP10X_REGS_H
#define NDP10X_REGS_H

#ifdef __cplusplus
extern "C" {
#endif

/*
 * block ndp10x.bootram, base 0x00000000
 */
#define NDP10X_BOOTRAM 0x00000000U
#define NDP10X_BOOTRAM_SIZE 0x00004000U

/*
 * block ndp10x.bootrom, base 0x01000000
 */
#define NDP10X_BOOTROM 0x01000000U
#define NDP10X_BOOTROM_SIZE 0x00001000U

/*
 * block ndp10x.bootram_remap, base 0x1fffc000
 */
#define NDP10X_BOOTRAM_REMAP 0x1fffc000U
#define NDP10X_BOOTRAM_REMAP_SIZE 0x00004000U

/*
 * block ndp10x.ram, base 0x20000000
 */
#define NDP10X_RAM 0x20000000U
#define NDP10X_RAM_SIZE 0x00018000U

/*
 * block ndp10x.dualtimer0, base 0x40002000
 */
#define NDP10X_DUALTIMER0 0x40002000U
#define NDP10X_DUALTIMER0_SIZE 0x00001000U

/*
 * block ndp10x.uart0, base 0x40004000
 */
#define NDP10X_UART0 0x40004000U
#define NDP10X_UART0_SIZE 0x00001000U

/*
 * block ndp10x.chip_config, base 0x40009000
 */
#define NDP10X_CHIP_CONFIG 0x40009000U
#define NDP10X_CHIP_CONFIG_SIZE 0x00001000U
/* register ndp10x.chip_config.id */
#define NDP10X_CHIP_CONFIG_ID 0x40009000U
/* register ndp10x.chip_config.clkctl0 */
#define NDP10X_CHIP_CONFIG_CLKCTL0 0x40009004U
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV_SHIFT 11
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV_MASK 0x001ff800U
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUCLKDIV_DEFAULT 0x00000002U
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN_SHIFT 21
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN_MASK 0x00200000U
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCUDBGEN_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB_SHIFT 22
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB_MASK 0x00400000U
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL0_MCURSTB_DEFAULT 0x00000001U
#define NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB_SHIFT 23
#define NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB_MASK 0x00800000U
#define NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL0_OTPRSTB_DEFAULT 0x00000001U
#define NDP10X_CHIP_CONFIG_CLKCTL0_DEFAULT 0x00c01000U 
/* register ndp10x.chip_config.clkctl1 */
#define NDP10X_CHIP_CONFIG_CLKCTL1 0x40009008U
#define NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV_SHIFT 0
#define NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV_MASK 0x000003ffU
#define NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL1_FFTCLKDIV_DEFAULT 0x00000020U
#define NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV_SHIFT 10
#define NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV_MASK 0x000ffc00U
#define NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL1_DNNCLKDIV_DEFAULT 0x00000002U
#define NDP10X_CHIP_CONFIG_CLKCTL1_BOOTDISABLE_SHIFT 20
#define NDP10X_CHIP_CONFIG_CLKCTL1_BOOTDISABLE_MASK 0x00100000U
#define NDP10X_CHIP_CONFIG_CLKCTL1_BOOTDISABLE(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL1_BOOTDISABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL1_BOOTDISABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL1_BOOTDISABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL1_BOOTDISABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL1_BOOTDISABLE_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL1_BOOTDISABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL1_BOOTDISABLE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL1_BOOTDISABLE_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL1_BOOTDISABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL1_DEFAULT 0x00000820U 
/* register ndp10x.chip_config.clkctl2 */
#define NDP10X_CHIP_CONFIG_CLKCTL2 0x4000900cU
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV_SHIFT 0
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV_MASK 0x000003ffU
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDIV_DEFAULT 0x0000000aU
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE_SHIFT 10
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE_MASK 0x00000400U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTENABLE_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED_SHIFT 11
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED_MASK 0x00000800U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTNEEDED_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN_SHIFT 12
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN_MASK 0x00001000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOPENDRAIN_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_SHIFT 13
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_MASK 0x00006000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_DRIVE2MA 0x0U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_DRIVE4MA 0x1U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_DRIVE6MA 0x2U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_DRIVE8MA 0x3U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_MAX 0x3U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTDRIVE_VALID(v) \
        (v >= 0 && v <= 3)
#define NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE_SHIFT 15
#define NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE_MASK 0x00008000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_UARTCLKENABLE_DEFAULT 0x00000001U
#define NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE_SHIFT 16
#define NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE_MASK 0x00010000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_TIMERCLKENABLE_DEFAULT 0x00000001U
#define NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE_SHIFT 17
#define NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE_MASK 0x00020000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_AESCLKENABLE_DEFAULT 0x00000001U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR_SHIFT 18
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR_MASK 0x00040000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTOVR_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL_SHIFT 19
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL_MASK 0x00080000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL(v) \
        ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL_MASK) | ((v) << NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL_SHIFT))
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL_MASK) >> NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL_SHIFT)
#define NDP10X_CHIP_CONFIG_CLKCTL2_PDMCLKOUTVAL_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_CLKCTL2_DEFAULT 0x0003800aU 
/* register ndp10x.chip_config.gpio */
#define NDP10X_CHIP_CONFIG_GPIO 0x40009010U
#define NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN_SHIFT 0
#define NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN_MASK 0x000000ffU
#define NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN(v) \
        ((v) << NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN_SHIFT)
#define NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN_SHIFT))
#define NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN_MASK) | ((v) << NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN_SHIFT))
#define NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN_MASK) >> NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN_SHIFT)
#define NDP10X_CHIP_CONFIG_GPIO_GPIOOPENDRAIN_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_SHIFT 8
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_MASK 0x00000300U
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE(v) \
        ((v) << NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_SHIFT)
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_SHIFT))
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_MASK) | ((v) << NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_SHIFT))
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_MASK) >> NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_SHIFT)
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_DRIVE2MA 0x0U
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_DRIVE4MA 0x1U
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_DRIVE6MA 0x2U
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_DRIVE8MA 0x3U
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_MAX 0x3U
#define NDP10X_CHIP_CONFIG_GPIO_GPIODRIVE_VALID(v) \
        (v >= 0 && v <= 3)
#define NDP10X_CHIP_CONFIG_GPIO_GPIOIE_SHIFT 10
#define NDP10X_CHIP_CONFIG_GPIO_GPIOIE_MASK 0x00000400U
#define NDP10X_CHIP_CONFIG_GPIO_GPIOIE(v) \
        ((v) << NDP10X_CHIP_CONFIG_GPIO_GPIOIE_SHIFT)
#define NDP10X_CHIP_CONFIG_GPIO_GPIOIE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_GPIO_GPIOIE_SHIFT))
#define NDP10X_CHIP_CONFIG_GPIO_GPIOIE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_GPIO_GPIOIE_MASK) | ((v) << NDP10X_CHIP_CONFIG_GPIO_GPIOIE_SHIFT))
#define NDP10X_CHIP_CONFIG_GPIO_GPIOIE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_GPIO_GPIOIE_MASK) >> NDP10X_CHIP_CONFIG_GPIO_GPIOIE_SHIFT)
#define NDP10X_CHIP_CONFIG_GPIO_GPIOIE_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_GPIO_DEFAULT 0x00000000U 
/* register ndp10x.chip_config.spictl */
#define NDP10X_CHIP_CONFIG_SPICTL 0x40009014U
#define NDP10X_CHIP_CONFIG_SPICTL_MODE_SHIFT 0
#define NDP10X_CHIP_CONFIG_SPICTL_MODE_MASK 0x00000003U
#define NDP10X_CHIP_CONFIG_SPICTL_MODE(v) \
        ((v) << NDP10X_CHIP_CONFIG_SPICTL_MODE_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_MODE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_MODE_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_MODE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_SPICTL_MODE_MASK) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_MODE_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_MODE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_SPICTL_MODE_MASK) >> NDP10X_CHIP_CONFIG_SPICTL_MODE_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_MODE_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_SPICTL_MODE_OFF 0x0U
#define NDP10X_CHIP_CONFIG_SPICTL_MODE_SLAVE 0x1U
#define NDP10X_CHIP_CONFIG_SPICTL_MODE_TRANSFER 0x2U
#define NDP10X_CHIP_CONFIG_SPICTL_MODE_UPDATE 0x3U
#define NDP10X_CHIP_CONFIG_SPICTL_MODE_MAX 0x3U
#define NDP10X_CHIP_CONFIG_SPICTL_MODE_VALID(v) \
        (v >= 0 && v <= 3)
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_SHIFT 2
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_MASK 0x0000000cU
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES(v) \
        ((v) << NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_MASK) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_MASK) >> NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_ONEBYTE 0x0U
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_TWOBYTE 0x1U
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_THREEBYTE 0x2U
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_FOURBYTE 0x3U
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_MAX 0x3U
#define NDP10X_CHIP_CONFIG_SPICTL_NUMBYTES_VALID(v) \
        (v >= 0 && v <= 3)
#define NDP10X_CHIP_CONFIG_SPICTL_SS_SHIFT 4
#define NDP10X_CHIP_CONFIG_SPICTL_SS_MASK 0x00000030U
#define NDP10X_CHIP_CONFIG_SPICTL_SS(v) \
        ((v) << NDP10X_CHIP_CONFIG_SPICTL_SS_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_SS_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_SS_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_SS_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_SPICTL_SS_MASK) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_SS_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_SS_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_SPICTL_SS_MASK) >> NDP10X_CHIP_CONFIG_SPICTL_SS_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_SS_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_SPICTL_SS_GPIO4 0x0U
#define NDP10X_CHIP_CONFIG_SPICTL_SS_GPIO2 0x1U
#define NDP10X_CHIP_CONFIG_SPICTL_SS_MAX 0x1U
#define NDP10X_CHIP_CONFIG_SPICTL_SS_VALID(v) \
        (v >= 0 && v <= 1)
#define NDP10X_CHIP_CONFIG_SPICTL_TYPE_SHIFT 6
#define NDP10X_CHIP_CONFIG_SPICTL_TYPE_MASK 0x000000c0U
#define NDP10X_CHIP_CONFIG_SPICTL_TYPE(v) \
        ((v) << NDP10X_CHIP_CONFIG_SPICTL_TYPE_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_TYPE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_TYPE_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_TYPE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_SPICTL_TYPE_MASK) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_TYPE_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_TYPE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_SPICTL_TYPE_MASK) >> NDP10X_CHIP_CONFIG_SPICTL_TYPE_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_TYPE_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_SPICTL_TYPE_CPOL0CPHA0 0x0U
#define NDP10X_CHIP_CONFIG_SPICTL_TYPE_CPOL1CPHA0 0x2U
#define NDP10X_CHIP_CONFIG_SPICTL_TYPE_MAX 0x2U
#define NDP10X_CHIP_CONFIG_SPICTL_TYPE_VALID(v) \
        (v == NDP10X_CHIP_CONFIG_SPICTL_TYPE_CPOL0CPHA0 || v == NDP10X_CHIP_CONFIG_SPICTL_TYPE_CPOL1CPHA0)
#define NDP10X_CHIP_CONFIG_SPICTL_ENABLE_SHIFT 8
#define NDP10X_CHIP_CONFIG_SPICTL_ENABLE_MASK 0x00000100U
#define NDP10X_CHIP_CONFIG_SPICTL_ENABLE(v) \
        ((v) << NDP10X_CHIP_CONFIG_SPICTL_ENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_ENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_ENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_ENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_SPICTL_ENABLE_MASK) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_ENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_ENABLE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_SPICTL_ENABLE_MASK) >> NDP10X_CHIP_CONFIG_SPICTL_ENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_ENABLE_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_SPICTL_DONE_SHIFT 9
#define NDP10X_CHIP_CONFIG_SPICTL_DONE_MASK 0x00000200U
#define NDP10X_CHIP_CONFIG_SPICTL_DONE(v) \
        ((v) << NDP10X_CHIP_CONFIG_SPICTL_DONE_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_DONE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_DONE_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_DONE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_SPICTL_DONE_MASK) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_DONE_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_DONE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_SPICTL_DONE_MASK) >> NDP10X_CHIP_CONFIG_SPICTL_DONE_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN_SHIFT 10
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN_MASK 0x00000400U
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN(v) \
        ((v) << NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN_MASK) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN_MASK) >> NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINTEN_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINT_SHIFT 11
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINT_MASK 0x00000800U
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINT(v) \
        ((v) << NDP10X_CHIP_CONFIG_SPICTL_MSPIINT_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_MSPIINT_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_SPICTL_MSPIINT_MASK) | ((v) << NDP10X_CHIP_CONFIG_SPICTL_MSPIINT_SHIFT))
#define NDP10X_CHIP_CONFIG_SPICTL_MSPIINT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_SPICTL_MSPIINT_MASK) >> NDP10X_CHIP_CONFIG_SPICTL_MSPIINT_SHIFT)
#define NDP10X_CHIP_CONFIG_SPICTL_DEFAULT 0x00000000U 
/* register ndp10x.chip_config.spitx */
#define NDP10X_CHIP_CONFIG_SPITX 0x40009018U
#define NDP10X_CHIP_CONFIG_SPITX_TXBYTES_SHIFT 0
#define NDP10X_CHIP_CONFIG_SPITX_TXBYTES_MASK 0xffffffffU
#define NDP10X_CHIP_CONFIG_SPITX_TXBYTES(v) \
        ((v) << NDP10X_CHIP_CONFIG_SPITX_TXBYTES_SHIFT)
#define NDP10X_CHIP_CONFIG_SPITX_TXBYTES_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_SPITX_TXBYTES_SHIFT))
#define NDP10X_CHIP_CONFIG_SPITX_TXBYTES_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_SPITX_TXBYTES_MASK) | ((v) << NDP10X_CHIP_CONFIG_SPITX_TXBYTES_SHIFT))
#define NDP10X_CHIP_CONFIG_SPITX_TXBYTES_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_SPITX_TXBYTES_MASK) >> NDP10X_CHIP_CONFIG_SPITX_TXBYTES_SHIFT)
#define NDP10X_CHIP_CONFIG_SPITX_TXBYTES_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_SPITX_DEFAULT 0x00000000U 
/* register ndp10x.chip_config.spirx */
#define NDP10X_CHIP_CONFIG_SPIRX 0x4000901cU
#define NDP10X_CHIP_CONFIG_SPIRX_RXBYTES_SHIFT 0
#define NDP10X_CHIP_CONFIG_SPIRX_RXBYTES_MASK 0xffffffffU
#define NDP10X_CHIP_CONFIG_SPIRX_RXBYTES(v) \
        ((v) << NDP10X_CHIP_CONFIG_SPIRX_RXBYTES_SHIFT)
#define NDP10X_CHIP_CONFIG_SPIRX_RXBYTES_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_SPIRX_RXBYTES_SHIFT))
#define NDP10X_CHIP_CONFIG_SPIRX_RXBYTES_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_SPIRX_RXBYTES_MASK) | ((v) << NDP10X_CHIP_CONFIG_SPIRX_RXBYTES_SHIFT))
#define NDP10X_CHIP_CONFIG_SPIRX_RXBYTES_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_SPIRX_RXBYTES_MASK) >> NDP10X_CHIP_CONFIG_SPIRX_RXBYTES_SHIFT)
/* register ndp10x.chip_config.hostint */
#define NDP10X_CHIP_CONFIG_HOSTINT 0x40009020U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT_SHIFT 0
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT_MASK 0x00000001U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT(v) \
        ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT_MASK) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT_MASK) >> NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MATCH_INT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT_SHIFT 1
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT_MASK 0x00000002U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT(v) \
        ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT_MASK) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT_MASK) >> NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBIN_INT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT_SHIFT 2
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT_MASK 0x00000004U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT(v) \
        ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT_MASK) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT_MASK) >> NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_MBOUT_INT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT_SHIFT 3
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT_MASK 0x00000008U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT(v) \
        ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT_MASK) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT_MASK) >> NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_DNN_INT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT_SHIFT 4
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT_MASK 0x00000010U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT(v) \
        ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT_MASK) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT_MASK) >> NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_FREQ_INT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT_SHIFT 5
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT_MASK 0x00000020U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT(v) \
        ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT_MASK) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT_MASK) >> NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_AE_INT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT_SHIFT 6
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT_MASK 0x00000040U
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT(v) \
        ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT_MASK) | ((v) << NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT_MASK) >> NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_HOSTINT_CLEAR_WM_INT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_HOSTINT_DEFAULT 0x00000000U 
/* register ndp10x.chip_config.mboxin */
#define NDP10X_CHIP_CONFIG_MBOXIN 0x40009024U
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_SHIFT 0
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_MASK 0x000000ffU
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN(v) \
        ((v) << NDP10X_CHIP_CONFIG_MBOXIN_MBIN_SHIFT)
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MBOXIN_MBIN_SHIFT))
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MBOXIN_MBIN_MASK) | ((v) << NDP10X_CHIP_CONFIG_MBOXIN_MBIN_SHIFT))
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MBOXIN_MBIN_MASK) >> NDP10X_CHIP_CONFIG_MBOXIN_MBIN_SHIFT)
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_TOGGLE_SHIFT 8
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_TOGGLE_MASK 0x00000100U
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_TOGGLE(v) \
        ((v) << NDP10X_CHIP_CONFIG_MBOXIN_MBIN_TOGGLE_SHIFT)
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_TOGGLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MBOXIN_MBIN_TOGGLE_SHIFT))
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_TOGGLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MBOXIN_MBIN_TOGGLE_MASK) | ((v) << NDP10X_CHIP_CONFIG_MBOXIN_MBIN_TOGGLE_SHIFT))
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_TOGGLE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MBOXIN_MBIN_TOGGLE_MASK) >> NDP10X_CHIP_CONFIG_MBOXIN_MBIN_TOGGLE_SHIFT)
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP_SHIFT 16
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP_MASK 0x00ff0000U
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP(v) \
        ((v) << NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP_SHIFT)
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP_SHIFT))
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP_MASK) | ((v) << NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP_SHIFT))
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP_MASK) >> NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP_SHIFT)
#define NDP10X_CHIP_CONFIG_MBOXIN_MBIN_RESP_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_MBOXIN_DEFAULT 0x00000000U 
/* register ndp10x.chip_config.mboxout */
#define NDP10X_CHIP_CONFIG_MBOXOUT 0x40009028U
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_SHIFT 0
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_MASK 0x000000ffU
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT(v) \
        ((v) << NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_SHIFT)
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_SHIFT))
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_MASK) | ((v) << NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_SHIFT))
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_MASK) >> NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_SHIFT)
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_SHIFT 16
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_MASK 0x00ff0000U
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP(v) \
        ((v) << NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_SHIFT)
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_SHIFT))
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_MASK) | ((v) << NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_SHIFT))
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_MASK) >> NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_SHIFT)
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_TOGGLE_SHIFT 24
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_TOGGLE_MASK 0x01000000U
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_TOGGLE(v) \
        ((v) << NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_TOGGLE_SHIFT)
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_TOGGLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_TOGGLE_SHIFT))
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_TOGGLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_TOGGLE_MASK) | ((v) << NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_TOGGLE_SHIFT))
#define NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_TOGGLE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_TOGGLE_MASK) >> NDP10X_CHIP_CONFIG_MBOXOUT_MBOUT_RESP_TOGGLE_SHIFT)
#define NDP10X_CHIP_CONFIG_MBOXOUT_DEFAULT 0x00000000U 
/* register ndp10x.chip_config.frame_int */
#define NDP10X_CHIP_CONFIG_FRAME_INT 0x4000902cU
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT_SHIFT 0
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT_MASK 0x00000001U
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT(v) \
        ((v) << NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT_MASK) | ((v) << NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT_MASK) >> NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_DNN_INT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT_SHIFT 1
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT_MASK 0x00000002U
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT(v) \
        ((v) << NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT_MASK) | ((v) << NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT_SHIFT))
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT_MASK) >> NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT_SHIFT)
#define NDP10X_CHIP_CONFIG_FRAME_INT_SET_FREQ_INT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_FRAME_INT_DEFAULT 0x00000000U 
/* register ndp10x.chip_config.mem */
#define NDP10X_CHIP_CONFIG_MEM 0x40009030U
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_READ_SHIFT 0
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_READ_MASK 0x00000007U
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_READ(v) \
        ((v) << NDP10X_CHIP_CONFIG_MEM_MARGIN_READ_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_READ_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MEM_MARGIN_READ_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_READ_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MEM_MARGIN_READ_MASK) | ((v) << NDP10X_CHIP_CONFIG_MEM_MARGIN_READ_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_READ_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MEM_MARGIN_READ_MASK) >> NDP10X_CHIP_CONFIG_MEM_MARGIN_READ_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_READ_DEFAULT 0x00000007U
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE_SHIFT 3
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE_MASK 0x00000018U
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE(v) \
        ((v) << NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE_MASK) | ((v) << NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE_MASK) >> NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_MARGIN_WRITE_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_MEM_READ_ASSIST_SHIFT 5
#define NDP10X_CHIP_CONFIG_MEM_READ_ASSIST_MASK 0x000000e0U
#define NDP10X_CHIP_CONFIG_MEM_READ_ASSIST(v) \
        ((v) << NDP10X_CHIP_CONFIG_MEM_READ_ASSIST_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_READ_ASSIST_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MEM_READ_ASSIST_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_READ_ASSIST_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MEM_READ_ASSIST_MASK) | ((v) << NDP10X_CHIP_CONFIG_MEM_READ_ASSIST_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_READ_ASSIST_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MEM_READ_ASSIST_MASK) >> NDP10X_CHIP_CONFIG_MEM_READ_ASSIST_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_READ_ASSIST_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST_SHIFT 8
#define NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST_MASK 0x00000700U
#define NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST(v) \
        ((v) << NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST_MASK) | ((v) << NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST_MASK) >> NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_WRITE_ASSIST_DEFAULT 0x00000007U
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_SHIFT 11
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_MASK 0x00003800U
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM(v) \
        ((v) << NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_MASK) | ((v) << NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_MASK) >> NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_DEFAULT 0x00000006U
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_RET2 0x1U
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_RET1 0x5U
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_ON 0x6U
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_POWERDOWN 0x7U
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_MAX 0x7U
#define NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_VALID(v) \
        (v == NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_RET2 || v == NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_RET1 || v == NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_ON || v == NDP10X_CHIP_CONFIG_MEM_PG_BOOTRAM_POWERDOWN)
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM_SHIFT 14
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM_MASK 0x0001c000U
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM(v) \
        ((v) << NDP10X_CHIP_CONFIG_MEM_PG_RAM_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MEM_PG_RAM_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MEM_PG_RAM_MASK) | ((v) << NDP10X_CHIP_CONFIG_MEM_PG_RAM_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MEM_PG_RAM_MASK) >> NDP10X_CHIP_CONFIG_MEM_PG_RAM_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM_DEFAULT 0x00000006U
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM_RET2 0x1U
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM_RET1 0x5U
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM_ON 0x6U
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM_POWERDOWN 0x7U
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM_MAX 0x7U
#define NDP10X_CHIP_CONFIG_MEM_PG_RAM_VALID(v) \
        (v == NDP10X_CHIP_CONFIG_MEM_PG_RAM_RET2 || v == NDP10X_CHIP_CONFIG_MEM_PG_RAM_RET1 || v == NDP10X_CHIP_CONFIG_MEM_PG_RAM_ON || v == NDP10X_CHIP_CONFIG_MEM_PG_RAM_POWERDOWN)
#define NDP10X_CHIP_CONFIG_MEM_PG_ROM_SHIFT 17
#define NDP10X_CHIP_CONFIG_MEM_PG_ROM_MASK 0x00020000U
#define NDP10X_CHIP_CONFIG_MEM_PG_ROM(v) \
        ((v) << NDP10X_CHIP_CONFIG_MEM_PG_ROM_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_PG_ROM_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_MEM_PG_ROM_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_PG_ROM_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_MEM_PG_ROM_MASK) | ((v) << NDP10X_CHIP_CONFIG_MEM_PG_ROM_SHIFT))
#define NDP10X_CHIP_CONFIG_MEM_PG_ROM_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_MEM_PG_ROM_MASK) >> NDP10X_CHIP_CONFIG_MEM_PG_ROM_SHIFT)
#define NDP10X_CHIP_CONFIG_MEM_PG_ROM_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_MEM_PG_ROM_ON 0x0U
#define NDP10X_CHIP_CONFIG_MEM_PG_ROM_POWERDOWN 0x1U
#define NDP10X_CHIP_CONFIG_MEM_PG_ROM_MAX 0x1U
#define NDP10X_CHIP_CONFIG_MEM_PG_ROM_VALID(v) \
        (v >= 0 && v <= 1)
#define NDP10X_CHIP_CONFIG_MEM_DEFAULT 0x0001b707U 
/* register ndp10x.chip_config.addrprotlo_0 */
#define NDP10X_CHIP_CONFIG_ADDRPROTLO_0 0x40009034U
/* register ndp10x.chip_config.addrprothi_0 */
#define NDP10X_CHIP_CONFIG_ADDRPROTHI_0 0x40009038U
/* register ndp10x.chip_config.addrprotlo_1 */
#define NDP10X_CHIP_CONFIG_ADDRPROTLO_1 0x4000903cU
/* register ndp10x.chip_config.addrprothi_1 */
#define NDP10X_CHIP_CONFIG_ADDRPROTHI_1 0x40009040U
/* register ndp10x.chip_config.pll */
#define NDP10X_CHIP_CONFIG_PLL 0x40009044U
#define NDP10X_CHIP_CONFIG_PLL_ENABLE_SHIFT 0
#define NDP10X_CHIP_CONFIG_PLL_ENABLE_MASK 0x00000001U
#define NDP10X_CHIP_CONFIG_PLL_ENABLE(v) \
        ((v) << NDP10X_CHIP_CONFIG_PLL_ENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_ENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_PLL_ENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_ENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_PLL_ENABLE_MASK) | ((v) << NDP10X_CHIP_CONFIG_PLL_ENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_ENABLE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_PLL_ENABLE_MASK) >> NDP10X_CHIP_CONFIG_PLL_ENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_ENABLE_DEFAULT 0x00000001U
#define NDP10X_CHIP_CONFIG_PLL_FREQMULT_SHIFT 1
#define NDP10X_CHIP_CONFIG_PLL_FREQMULT_MASK 0x000007feU
#define NDP10X_CHIP_CONFIG_PLL_FREQMULT(v) \
        ((v) << NDP10X_CHIP_CONFIG_PLL_FREQMULT_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_FREQMULT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_PLL_FREQMULT_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_FREQMULT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_PLL_FREQMULT_MASK) | ((v) << NDP10X_CHIP_CONFIG_PLL_FREQMULT_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_FREQMULT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_PLL_FREQMULT_MASK) >> NDP10X_CHIP_CONFIG_PLL_FREQMULT_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_FREQMULT_DEFAULT 0x000000a0U
#define NDP10X_CHIP_CONFIG_PLL_OPENLOOP_SHIFT 11
#define NDP10X_CHIP_CONFIG_PLL_OPENLOOP_MASK 0x00000800U
#define NDP10X_CHIP_CONFIG_PLL_OPENLOOP(v) \
        ((v) << NDP10X_CHIP_CONFIG_PLL_OPENLOOP_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_OPENLOOP_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_PLL_OPENLOOP_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_OPENLOOP_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_PLL_OPENLOOP_MASK) | ((v) << NDP10X_CHIP_CONFIG_PLL_OPENLOOP_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_OPENLOOP_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_PLL_OPENLOOP_MASK) >> NDP10X_CHIP_CONFIG_PLL_OPENLOOP_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_OPENLOOP_DEFAULT 0x00000001U
#define NDP10X_CHIP_CONFIG_PLL_DELAY_SHIFT 12
#define NDP10X_CHIP_CONFIG_PLL_DELAY_MASK 0x003ff000U
#define NDP10X_CHIP_CONFIG_PLL_DELAY(v) \
        ((v) << NDP10X_CHIP_CONFIG_PLL_DELAY_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_DELAY_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_PLL_DELAY_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_DELAY_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_PLL_DELAY_MASK) | ((v) << NDP10X_CHIP_CONFIG_PLL_DELAY_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_DELAY_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_PLL_DELAY_MASK) >> NDP10X_CHIP_CONFIG_PLL_DELAY_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_DELAY_DEFAULT 0x000003ffU
#define NDP10X_CHIP_CONFIG_PLL_GAIN_SHIFT 22
#define NDP10X_CHIP_CONFIG_PLL_GAIN_MASK 0x01c00000U
#define NDP10X_CHIP_CONFIG_PLL_GAIN(v) \
        ((v) << NDP10X_CHIP_CONFIG_PLL_GAIN_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_GAIN_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_PLL_GAIN_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_GAIN_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_PLL_GAIN_MASK) | ((v) << NDP10X_CHIP_CONFIG_PLL_GAIN_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_GAIN_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_PLL_GAIN_MASK) >> NDP10X_CHIP_CONFIG_PLL_GAIN_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_GAIN_DEFAULT 0x00000003U
#define NDP10X_CHIP_CONFIG_PLL_CSEL_SHIFT 25
#define NDP10X_CHIP_CONFIG_PLL_CSEL_MASK 0x06000000U
#define NDP10X_CHIP_CONFIG_PLL_CSEL(v) \
        ((v) << NDP10X_CHIP_CONFIG_PLL_CSEL_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_CSEL_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_PLL_CSEL_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_CSEL_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_PLL_CSEL_MASK) | ((v) << NDP10X_CHIP_CONFIG_PLL_CSEL_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_CSEL_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_PLL_CSEL_MASK) >> NDP10X_CHIP_CONFIG_PLL_CSEL_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_CSEL_DEFAULT 0x00000003U
#define NDP10X_CHIP_CONFIG_PLL_LOCK_SHIFT 27
#define NDP10X_CHIP_CONFIG_PLL_LOCK_MASK 0x08000000U
#define NDP10X_CHIP_CONFIG_PLL_LOCK(v) \
        ((v) << NDP10X_CHIP_CONFIG_PLL_LOCK_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_LOCK_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_PLL_LOCK_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_LOCK_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_PLL_LOCK_MASK) | ((v) << NDP10X_CHIP_CONFIG_PLL_LOCK_SHIFT))
#define NDP10X_CHIP_CONFIG_PLL_LOCK_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_PLL_LOCK_MASK) >> NDP10X_CHIP_CONFIG_PLL_LOCK_SHIFT)
#define NDP10X_CHIP_CONFIG_PLL_DEFAULT 0x06fff941U 
/* register ndp10x.chip_config.otpctl */
#define NDP10X_CHIP_CONFIG_OTPCTL 0x40009048U
#define NDP10X_CHIP_CONFIG_OTPCTL_READ_SHIFT 0
#define NDP10X_CHIP_CONFIG_OTPCTL_READ_MASK 0x00000001U
#define NDP10X_CHIP_CONFIG_OTPCTL_READ(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCTL_READ_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_READ_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_READ_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_READ_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCTL_READ_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_READ_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_READ_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCTL_READ_MASK) >> NDP10X_CHIP_CONFIG_OTPCTL_READ_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_READ_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_OTPCTL_READNEXT_SHIFT 1
#define NDP10X_CHIP_CONFIG_OTPCTL_READNEXT_MASK 0x00000002U
#define NDP10X_CHIP_CONFIG_OTPCTL_READNEXT(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCTL_READNEXT_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_READNEXT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_READNEXT_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_READNEXT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCTL_READNEXT_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_READNEXT_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_READNEXT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCTL_READNEXT_MASK) >> NDP10X_CHIP_CONFIG_OTPCTL_READNEXT_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_READNEXT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_OTPCTL_PROG_SHIFT 2
#define NDP10X_CHIP_CONFIG_OTPCTL_PROG_MASK 0x00000004U
#define NDP10X_CHIP_CONFIG_OTPCTL_PROG(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCTL_PROG_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_PROG_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_PROG_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_PROG_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCTL_PROG_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_PROG_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_PROG_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCTL_PROG_MASK) >> NDP10X_CHIP_CONFIG_OTPCTL_PROG_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_PROG_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_OTPCTL_PWDN_SHIFT 3
#define NDP10X_CHIP_CONFIG_OTPCTL_PWDN_MASK 0x00000008U
#define NDP10X_CHIP_CONFIG_OTPCTL_PWDN(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCTL_PWDN_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_PWDN_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_PWDN_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_PWDN_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCTL_PWDN_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_PWDN_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_PWDN_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCTL_PWDN_MASK) >> NDP10X_CHIP_CONFIG_OTPCTL_PWDN_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_PWDN_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR_SHIFT 4
#define NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR_MASK 0x00000070U
#define NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR_MASK) >> NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_WORDADDR_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_OTPCTL_BITADDR_SHIFT 7
#define NDP10X_CHIP_CONFIG_OTPCTL_BITADDR_MASK 0x00000f80U
#define NDP10X_CHIP_CONFIG_OTPCTL_BITADDR(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCTL_BITADDR_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_BITADDR_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_BITADDR_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_BITADDR_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCTL_BITADDR_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_BITADDR_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_BITADDR_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCTL_BITADDR_MASK) >> NDP10X_CHIP_CONFIG_OTPCTL_BITADDR_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_BITADDR_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_OTPCTL_DONE_SHIFT 12
#define NDP10X_CHIP_CONFIG_OTPCTL_DONE_MASK 0x00001000U
#define NDP10X_CHIP_CONFIG_OTPCTL_DONE(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCTL_DONE_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_DONE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_DONE_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_DONE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCTL_DONE_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_DONE_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_DONE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCTL_DONE_MASK) >> NDP10X_CHIP_CONFIG_OTPCTL_DONE_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE_SHIFT 13
#define NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE_MASK 0x00002000U
#define NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE_MASK) >> NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_CLEARDONE_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DEVICE_SHIFT 14
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DEVICE_MASK 0x00004000U
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DEVICE(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DEVICE_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DEVICE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DEVICE_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DEVICE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DEVICE_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DEVICE_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DEVICE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DEVICE_MASK) >> NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DEVICE_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE_SHIFT 15
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE_MASK 0x00008000U
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE_MASK) >> NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_DISABLE_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE_SHIFT 16
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE_MASK 0x00010000U
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE_MASK) >> NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_LOCK_ENABLE_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_OTPCTL_STATUS_SHIFT 17
#define NDP10X_CHIP_CONFIG_OTPCTL_STATUS_MASK 0x01fe0000U
#define NDP10X_CHIP_CONFIG_OTPCTL_STATUS(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCTL_STATUS_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_STATUS_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_STATUS_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_STATUS_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCTL_STATUS_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCTL_STATUS_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCTL_STATUS_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCTL_STATUS_MASK) >> NDP10X_CHIP_CONFIG_OTPCTL_STATUS_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCTL_DEFAULT 0x00000000U 
/* register ndp10x.chip_config.otpcfg */
#define NDP10X_CHIP_CONFIG_OTPCFG 0x4000904cU
#define NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP_SHIFT 0
#define NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP_MASK 0x000000ffU
#define NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP_MASK) >> NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCFG_WAKEUP_DEFAULT 0x0000000bU
#define NDP10X_CHIP_CONFIG_OTPCFG_STROBE_SHIFT 8
#define NDP10X_CHIP_CONFIG_OTPCFG_STROBE_MASK 0x0000ff00U
#define NDP10X_CHIP_CONFIG_OTPCFG_STROBE(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCFG_STROBE_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCFG_STROBE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCFG_STROBE_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCFG_STROBE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCFG_STROBE_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCFG_STROBE_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCFG_STROBE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCFG_STROBE_MASK) >> NDP10X_CHIP_CONFIG_OTPCFG_STROBE_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCFG_STROBE_DEFAULT 0x00000050U
#define NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN_SHIFT 16
#define NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN_MASK 0x00010000U
#define NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN(v) \
        ((v) << NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN_MASK) | ((v) << NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN_SHIFT))
#define NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN_MASK) >> NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN_SHIFT)
#define NDP10X_CHIP_CONFIG_OTPCFG_VDDQEN_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_OTPCFG_DEFAULT 0x0000500bU 
/* register ndp10x.chip_config.otpdout */
#define NDP10X_CHIP_CONFIG_OTPDOUT 0x40009050U
/* register ndp10x.chip_config.otpprotkey */
#define NDP10X_CHIP_CONFIG_OTPPROTKEY 0x40009054U
/* register ndp10x.chip_config.fllctl0 */
#define NDP10X_CHIP_CONFIG_FLLCTL0 0x40009058U
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING_SHIFT 0
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING_MASK 0x00000001U
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLETRACKING_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA_SHIFT 1
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA_MASK 0x00000002U
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_ENABLESIGMADELTA_DEFAULT 0x00000001U
#define NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN_SHIFT 2
#define NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN_MASK 0x0000001cU
#define NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_PERIODGAIN_DEFAULT 0x00000003U
#define NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE_SHIFT 5
#define NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE_MASK 0x000000e0U
#define NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_COARSECODE_DEFAULT 0x00000007U
#define NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE_SHIFT 8
#define NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE_MASK 0x001fff00U
#define NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_FINECODE_DEFAULT 0x00001f80U
#define NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE_SHIFT 21
#define NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE_MASK 0x00e00000U
#define NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_MAXCOARSE_DEFAULT 0x00000007U
#define NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE_SHIFT 24
#define NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE_MASK 0x01000000U
#define NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_CODE_UPDATE_DEFAULT 0x00000001U
#define NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE_SHIFT 25
#define NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE_MASK 0x02000000U
#define NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL0_MULT_UPDATE_DEFAULT 0x00000001U
#define NDP10X_CHIP_CONFIG_FLLCTL0_DEFAULT 0x03ff80eeU 
/* register ndp10x.chip_config.fllctl1 */
#define NDP10X_CHIP_CONFIG_FLLCTL1 0x4000905cU
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT_SHIFT 0
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT_MASK 0x00003fffU
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQMULT_DEFAULT 0x000007d0U
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV_SHIFT 14
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV_MASK 0x0fffc000U
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL1_FREQDIV_DEFAULT 0x00000042U
#define NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT_SHIFT 28
#define NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT_MASK 0xf0000000U
#define NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL1_WARMUPLIMIT_DEFAULT 0x00000004U
#define NDP10X_CHIP_CONFIG_FLLCTL1_DEFAULT 0x401087d0U 
/* register ndp10x.chip_config.fllctl2 */
#define NDP10X_CHIP_CONFIG_FLLCTL2 0x40009060U
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT_SHIFT 0
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT_MASK 0x000000ffU
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKLIMIT_DEFAULT 0x00000010U
#define NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT_SHIFT 8
#define NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT_MASK 0x0000ff00U
#define NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL2_UNLOCKLIMIT_DEFAULT 0x00000010U
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT_SHIFT 16
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT_MASK 0x000f0000U
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOCKCOUNT_DEFAULT 0x0000000fU
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0_SHIFT 20
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0_MASK 0x00f00000U
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN0_DEFAULT 0x00000007U
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1_SHIFT 24
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1_MASK 0x0f000000U
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL2_LOOPGAIN1_DEFAULT 0x00000009U
#define NDP10X_CHIP_CONFIG_FLLCTL2_DEFAULT 0x097f1010U 
/* register ndp10x.chip_config.fllctl3 */
#define NDP10X_CHIP_CONFIG_FLLCTL3 0x40009064U
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET_SHIFT 0
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET_MASK 0x000003ffU
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOOFFSET_DEFAULT 0x00000034U
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY_SHIFT 10
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY_MASK 0x000ffc00U
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL3_DCOCOARSEDELAY_DEFAULT 0x00000050U
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT_SHIFT 20
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT_MASK 0x03f00000U
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINELOWERLIMIT_DEFAULT 0x00000010U
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT_SHIFT 26
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT_MASK 0xfc000000U
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT_MASK) >> NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLCTL3_FINEUPPERLIMIT_DEFAULT 0x00000030U
#define NDP10X_CHIP_CONFIG_FLLCTL3_DEFAULT 0xc1014034U 
/* register ndp10x.chip_config.fllsts0 */
#define NDP10X_CHIP_CONFIG_FLLSTS0 0x40009068U
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_SHIFT 0
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_MASK 0x00000007U
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_MODE_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_MODE_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLSTS0_MODE_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_MODE_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLSTS0_MODE_MASK) >> NDP10X_CHIP_CONFIG_FLLSTS0_MODE_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_OFF 0x0U
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_INITIALIZE 0x1U
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_OPENLOOP 0x2U
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_WARMUP 0x3U
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_TRACKINITIAL 0x4U
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_LOCKED 0x5U
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_MAX 0x5U
#define NDP10X_CHIP_CONFIG_FLLSTS0_MODE_VALID(v) \
        (v >= 0 && v <= 5)
#define NDP10X_CHIP_CONFIG_FLLSTS0_LOCKED_SHIFT 3
#define NDP10X_CHIP_CONFIG_FLLSTS0_LOCKED_MASK 0x00000008U
#define NDP10X_CHIP_CONFIG_FLLSTS0_LOCKED(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_LOCKED_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLSTS0_LOCKED_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_LOCKED_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS0_LOCKED_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLSTS0_LOCKED_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_LOCKED_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS0_LOCKED_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLSTS0_LOCKED_MASK) >> NDP10X_CHIP_CONFIG_FLLSTS0_LOCKED_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLSTS0_NUMUNLOCK_SHIFT 4
#define NDP10X_CHIP_CONFIG_FLLSTS0_NUMUNLOCK_MASK 0x00000ff0U
#define NDP10X_CHIP_CONFIG_FLLSTS0_NUMUNLOCK(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_NUMUNLOCK_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLSTS0_NUMUNLOCK_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_NUMUNLOCK_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS0_NUMUNLOCK_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLSTS0_NUMUNLOCK_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_NUMUNLOCK_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS0_NUMUNLOCK_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLSTS0_NUMUNLOCK_MASK) >> NDP10X_CHIP_CONFIG_FLLSTS0_NUMUNLOCK_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLSTS0_PERIODERROR_SHIFT 12
#define NDP10X_CHIP_CONFIG_FLLSTS0_PERIODERROR_MASK 0x07fff000U
#define NDP10X_CHIP_CONFIG_FLLSTS0_PERIODERROR(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_PERIODERROR_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLSTS0_PERIODERROR_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_PERIODERROR_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS0_PERIODERROR_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLSTS0_PERIODERROR_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_PERIODERROR_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS0_PERIODERROR_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLSTS0_PERIODERROR_MASK) >> NDP10X_CHIP_CONFIG_FLLSTS0_PERIODERROR_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLSTS0_DCOCSEL_SHIFT 27
#define NDP10X_CHIP_CONFIG_FLLSTS0_DCOCSEL_MASK 0x38000000U
#define NDP10X_CHIP_CONFIG_FLLSTS0_DCOCSEL(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_DCOCSEL_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLSTS0_DCOCSEL_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_DCOCSEL_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS0_DCOCSEL_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLSTS0_DCOCSEL_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS0_DCOCSEL_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS0_DCOCSEL_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLSTS0_DCOCSEL_MASK) >> NDP10X_CHIP_CONFIG_FLLSTS0_DCOCSEL_SHIFT)
/* register ndp10x.chip_config.fllsts1 */
#define NDP10X_CHIP_CONFIG_FLLSTS1 0x4000906cU
#define NDP10X_CHIP_CONFIG_FLLSTS1_AVGPERIODERROR_SHIFT 0
#define NDP10X_CHIP_CONFIG_FLLSTS1_AVGPERIODERROR_MASK 0x00000fffU
#define NDP10X_CHIP_CONFIG_FLLSTS1_AVGPERIODERROR(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLSTS1_AVGPERIODERROR_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLSTS1_AVGPERIODERROR_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS1_AVGPERIODERROR_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS1_AVGPERIODERROR_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLSTS1_AVGPERIODERROR_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS1_AVGPERIODERROR_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS1_AVGPERIODERROR_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLSTS1_AVGPERIODERROR_MASK) >> NDP10X_CHIP_CONFIG_FLLSTS1_AVGPERIODERROR_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLSTS1_INTEGRATOR_SHIFT 12
#define NDP10X_CHIP_CONFIG_FLLSTS1_INTEGRATOR_MASK 0xfffff000U
#define NDP10X_CHIP_CONFIG_FLLSTS1_INTEGRATOR(v) \
        ((v) << NDP10X_CHIP_CONFIG_FLLSTS1_INTEGRATOR_SHIFT)
#define NDP10X_CHIP_CONFIG_FLLSTS1_INTEGRATOR_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS1_INTEGRATOR_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS1_INTEGRATOR_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_FLLSTS1_INTEGRATOR_MASK) | ((v) << NDP10X_CHIP_CONFIG_FLLSTS1_INTEGRATOR_SHIFT))
#define NDP10X_CHIP_CONFIG_FLLSTS1_INTEGRATOR_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_FLLSTS1_INTEGRATOR_MASK) >> NDP10X_CHIP_CONFIG_FLLSTS1_INTEGRATOR_SHIFT)
/* register ndp10x.chip_config.fllsts2 */
#define NDP10X_CHIP_CONFIG_FLLSTS2 0x40009070U
/* register ndp10x.chip_config.fllsts3 */
#define NDP10X_CHIP_CONFIG_FLLSTS3 0x40009074U
/* register ndp10x.chip_config.crcctl */
#define NDP10X_CHIP_CONFIG_CRCCTL 0x40009078U
#define NDP10X_CHIP_CONFIG_CRCCTL_INIT_SHIFT 0
#define NDP10X_CHIP_CONFIG_CRCCTL_INIT_MASK 0x00000001U
#define NDP10X_CHIP_CONFIG_CRCCTL_INIT(v) \
        ((v) << NDP10X_CHIP_CONFIG_CRCCTL_INIT_SHIFT)
#define NDP10X_CHIP_CONFIG_CRCCTL_INIT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CRCCTL_INIT_SHIFT))
#define NDP10X_CHIP_CONFIG_CRCCTL_INIT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CRCCTL_INIT_MASK) | ((v) << NDP10X_CHIP_CONFIG_CRCCTL_INIT_SHIFT))
#define NDP10X_CHIP_CONFIG_CRCCTL_INIT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CRCCTL_INIT_MASK) >> NDP10X_CHIP_CONFIG_CRCCTL_INIT_SHIFT)
#define NDP10X_CHIP_CONFIG_CRCCTL_INIT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_SHIFT 1
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_MASK 0x00000006U
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES(v) \
        ((v) << NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_SHIFT)
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_SHIFT))
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_MASK) | ((v) << NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_SHIFT))
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_MASK) >> NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_SHIFT)
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_ONEBYTE 0x0U
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_TWOBYTE 0x1U
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_THREEBYTE 0x2U
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_FOURBYTE 0x3U
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_MAX 0x3U
#define NDP10X_CHIP_CONFIG_CRCCTL_NUMBYTES_VALID(v) \
        (v >= 0 && v <= 3)
#define NDP10X_CHIP_CONFIG_CRCCTL_DEFAULT 0x00000000U 
/* register ndp10x.chip_config.crcin */
#define NDP10X_CHIP_CONFIG_CRCIN 0x4000907cU
#define NDP10X_CHIP_CONFIG_CRCIN_WORD_SHIFT 0
#define NDP10X_CHIP_CONFIG_CRCIN_WORD_MASK 0xffffffffU
#define NDP10X_CHIP_CONFIG_CRCIN_WORD(v) \
        ((v) << NDP10X_CHIP_CONFIG_CRCIN_WORD_SHIFT)
#define NDP10X_CHIP_CONFIG_CRCIN_WORD_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CRCIN_WORD_SHIFT))
#define NDP10X_CHIP_CONFIG_CRCIN_WORD_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CRCIN_WORD_MASK) | ((v) << NDP10X_CHIP_CONFIG_CRCIN_WORD_SHIFT))
#define NDP10X_CHIP_CONFIG_CRCIN_WORD_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CRCIN_WORD_MASK) >> NDP10X_CHIP_CONFIG_CRCIN_WORD_SHIFT)
#define NDP10X_CHIP_CONFIG_CRCIN_WORD_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_CRCIN_DEFAULT 0x00000000U 
/* register ndp10x.chip_config.crcout */
#define NDP10X_CHIP_CONFIG_CRCOUT 0x40009080U
#define NDP10X_CHIP_CONFIG_CRCOUT_WORD_SHIFT 0
#define NDP10X_CHIP_CONFIG_CRCOUT_WORD_MASK 0xffffffffU
#define NDP10X_CHIP_CONFIG_CRCOUT_WORD(v) \
        ((v) << NDP10X_CHIP_CONFIG_CRCOUT_WORD_SHIFT)
#define NDP10X_CHIP_CONFIG_CRCOUT_WORD_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_CRCOUT_WORD_SHIFT))
#define NDP10X_CHIP_CONFIG_CRCOUT_WORD_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_CRCOUT_WORD_MASK) | ((v) << NDP10X_CHIP_CONFIG_CRCOUT_WORD_SHIFT))
#define NDP10X_CHIP_CONFIG_CRCOUT_WORD_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_CRCOUT_WORD_MASK) >> NDP10X_CHIP_CONFIG_CRCOUT_WORD_SHIFT)
/* register ndp10x.chip_config.aesctl */
#define NDP10X_CHIP_CONFIG_AESCTL 0x40009084U
#define NDP10X_CHIP_CONFIG_AESCTL_ENABLE_SHIFT 0
#define NDP10X_CHIP_CONFIG_AESCTL_ENABLE_MASK 0x00000001U
#define NDP10X_CHIP_CONFIG_AESCTL_ENABLE(v) \
        ((v) << NDP10X_CHIP_CONFIG_AESCTL_ENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_AESCTL_ENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_AESCTL_ENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_AESCTL_ENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_AESCTL_ENABLE_MASK) | ((v) << NDP10X_CHIP_CONFIG_AESCTL_ENABLE_SHIFT))
#define NDP10X_CHIP_CONFIG_AESCTL_ENABLE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_AESCTL_ENABLE_MASK) >> NDP10X_CHIP_CONFIG_AESCTL_ENABLE_SHIFT)
#define NDP10X_CHIP_CONFIG_AESCTL_ENABLE_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_AESCTL_INIT_SHIFT 1
#define NDP10X_CHIP_CONFIG_AESCTL_INIT_MASK 0x00000002U
#define NDP10X_CHIP_CONFIG_AESCTL_INIT(v) \
        ((v) << NDP10X_CHIP_CONFIG_AESCTL_INIT_SHIFT)
#define NDP10X_CHIP_CONFIG_AESCTL_INIT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_AESCTL_INIT_SHIFT))
#define NDP10X_CHIP_CONFIG_AESCTL_INIT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_AESCTL_INIT_MASK) | ((v) << NDP10X_CHIP_CONFIG_AESCTL_INIT_SHIFT))
#define NDP10X_CHIP_CONFIG_AESCTL_INIT_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_AESCTL_INIT_MASK) >> NDP10X_CHIP_CONFIG_AESCTL_INIT_SHIFT)
#define NDP10X_CHIP_CONFIG_AESCTL_INIT_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_AESCTL_START_SHIFT 2
#define NDP10X_CHIP_CONFIG_AESCTL_START_MASK 0x00000004U
#define NDP10X_CHIP_CONFIG_AESCTL_START(v) \
        ((v) << NDP10X_CHIP_CONFIG_AESCTL_START_SHIFT)
#define NDP10X_CHIP_CONFIG_AESCTL_START_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_AESCTL_START_SHIFT))
#define NDP10X_CHIP_CONFIG_AESCTL_START_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_AESCTL_START_MASK) | ((v) << NDP10X_CHIP_CONFIG_AESCTL_START_SHIFT))
#define NDP10X_CHIP_CONFIG_AESCTL_START_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_AESCTL_START_MASK) >> NDP10X_CHIP_CONFIG_AESCTL_START_SHIFT)
#define NDP10X_CHIP_CONFIG_AESCTL_START_DEFAULT 0x00000000U
#define NDP10X_CHIP_CONFIG_AESCTL_BUSY_SHIFT 3
#define NDP10X_CHIP_CONFIG_AESCTL_BUSY_MASK 0x00000008U
#define NDP10X_CHIP_CONFIG_AESCTL_BUSY(v) \
        ((v) << NDP10X_CHIP_CONFIG_AESCTL_BUSY_SHIFT)
#define NDP10X_CHIP_CONFIG_AESCTL_BUSY_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_AESCTL_BUSY_SHIFT))
#define NDP10X_CHIP_CONFIG_AESCTL_BUSY_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_AESCTL_BUSY_MASK) | ((v) << NDP10X_CHIP_CONFIG_AESCTL_BUSY_SHIFT))
#define NDP10X_CHIP_CONFIG_AESCTL_BUSY_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_AESCTL_BUSY_MASK) >> NDP10X_CHIP_CONFIG_AESCTL_BUSY_SHIFT)
#define NDP10X_CHIP_CONFIG_AESCTL_ERROR_SHIFT 4
#define NDP10X_CHIP_CONFIG_AESCTL_ERROR_MASK 0x00000010U
#define NDP10X_CHIP_CONFIG_AESCTL_ERROR(v) \
        ((v) << NDP10X_CHIP_CONFIG_AESCTL_ERROR_SHIFT)
#define NDP10X_CHIP_CONFIG_AESCTL_ERROR_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_AESCTL_ERROR_SHIFT))
#define NDP10X_CHIP_CONFIG_AESCTL_ERROR_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_AESCTL_ERROR_MASK) | ((v) << NDP10X_CHIP_CONFIG_AESCTL_ERROR_SHIFT))
#define NDP10X_CHIP_CONFIG_AESCTL_ERROR_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_AESCTL_ERROR_MASK) >> NDP10X_CHIP_CONFIG_AESCTL_ERROR_SHIFT)
#define NDP10X_CHIP_CONFIG_AESCTL_DONE_SHIFT 5
#define NDP10X_CHIP_CONFIG_AESCTL_DONE_MASK 0x00000020U
#define NDP10X_CHIP_CONFIG_AESCTL_DONE(v) \
        ((v) << NDP10X_CHIP_CONFIG_AESCTL_DONE_SHIFT)
#define NDP10X_CHIP_CONFIG_AESCTL_DONE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_CHIP_CONFIG_AESCTL_DONE_SHIFT))
#define NDP10X_CHIP_CONFIG_AESCTL_DONE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_CHIP_CONFIG_AESCTL_DONE_MASK) | ((v) << NDP10X_CHIP_CONFIG_AESCTL_DONE_SHIFT))
#define NDP10X_CHIP_CONFIG_AESCTL_DONE_EXTRACT(x) \
        (((x) & NDP10X_CHIP_CONFIG_AESCTL_DONE_MASK) >> NDP10X_CHIP_CONFIG_AESCTL_DONE_SHIFT)
#define NDP10X_CHIP_CONFIG_AESCTL_DEFAULT 0x00000000U 
/* register array ndp10x.chip_config.aeskey[4] */
#define NDP10X_CHIP_CONFIG_AESKEY(i) (0x40009088U + ((i) << 2))
#define NDP10X_CHIP_CONFIG_AESKEY_COUNT 4
/* register array ndp10x.chip_config.aesdin[4] */
#define NDP10X_CHIP_CONFIG_AESDIN(i) (0x40009098U + ((i) << 2))
#define NDP10X_CHIP_CONFIG_AESDIN_COUNT 4
/* register array ndp10x.chip_config.aesdout[4] */
#define NDP10X_CHIP_CONFIG_AESDOUT(i) (0x400090a8U + ((i) << 2))
#define NDP10X_CHIP_CONFIG_AESDOUT_COUNT 4

/*
 * block ndp10x.testslave, base 0x4000a000
 */
#define NDP10X_TESTSLAVE 0x4000a000U
#define NDP10X_TESTSLAVE_SIZE 0x00001000U

/*
 * block ndp10x.dsp_config, base 0x4000c000
 */
#define NDP10X_DSP_CONFIG 0x4000c000U
#define NDP10X_DSP_CONFIG_SIZE 0x00001000U
/* register ndp10x.dsp_config.id */
#define NDP10X_DSP_CONFIG_ID 0x4000c000U
/* register ndp10x.dsp_config.pdmctl */
#define NDP10X_DSP_CONFIG_PDMCTL 0x4000c004U
#define NDP10X_DSP_CONFIG_PDMCTL_RSTB_SHIFT 0
#define NDP10X_DSP_CONFIG_PDMCTL_RSTB_MASK 0x00000001U
#define NDP10X_DSP_CONFIG_PDMCTL_RSTB(v) \
        ((v) << NDP10X_DSP_CONFIG_PDMCTL_RSTB_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCTL_RSTB_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_PDMCTL_RSTB_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCTL_RSTB_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_PDMCTL_RSTB_MASK) | ((v) << NDP10X_DSP_CONFIG_PDMCTL_RSTB_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCTL_RSTB_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_PDMCTL_RSTB_MASK) >> NDP10X_DSP_CONFIG_PDMCTL_RSTB_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCTL_RSTB_DEFAULT 0x00000001U
#define NDP10X_DSP_CONFIG_PDMCTL_ENABLE_SHIFT 1
#define NDP10X_DSP_CONFIG_PDMCTL_ENABLE_MASK 0x00000002U
#define NDP10X_DSP_CONFIG_PDMCTL_ENABLE(v) \
        ((v) << NDP10X_DSP_CONFIG_PDMCTL_ENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCTL_ENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_PDMCTL_ENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCTL_ENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_PDMCTL_ENABLE_MASK) | ((v) << NDP10X_DSP_CONFIG_PDMCTL_ENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCTL_ENABLE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_PDMCTL_ENABLE_MASK) >> NDP10X_DSP_CONFIG_PDMCTL_ENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCTL_ENABLE_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE_SHIFT 2
#define NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE_MASK 0x00000004U
#define NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE(v) \
        ((v) << NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE_MASK) | ((v) << NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE_MASK) >> NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCTL_POSEDGEENABLE_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE_SHIFT 3
#define NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE_MASK 0x00000008U
#define NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE(v) \
        ((v) << NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE_MASK) | ((v) << NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE_MASK) >> NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCTL_NEGEDGEENABLE_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_PDMCTL_DEFAULT 0x00000001U 
/* register array ndp10x.dsp_config.pdmcfg[2] */
#define NDP10X_DSP_CONFIG_PDMCFG(i) (0x4000c008U + ((i) << 2))
#define NDP10X_DSP_CONFIG_PDMCFG_COUNT 2
#define NDP10X_DSP_CONFIG_PDMCFG_DECIMATION_SHIFT 0
#define NDP10X_DSP_CONFIG_PDMCFG_DECIMATION_MASK 0x000000ffU
#define NDP10X_DSP_CONFIG_PDMCFG_DECIMATION(v) \
        ((v) << NDP10X_DSP_CONFIG_PDMCFG_DECIMATION_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCFG_DECIMATION_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_PDMCFG_DECIMATION_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCFG_DECIMATION_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_PDMCFG_DECIMATION_MASK) | ((v) << NDP10X_DSP_CONFIG_PDMCFG_DECIMATION_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCFG_DECIMATION_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_PDMCFG_DECIMATION_MASK) >> NDP10X_DSP_CONFIG_PDMCFG_DECIMATION_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCFG_DECIMATION_DEFAULT 0x00000030U
#define NDP10X_DSP_CONFIG_PDMCFG_INSHIFT_SHIFT 8
#define NDP10X_DSP_CONFIG_PDMCFG_INSHIFT_MASK 0x00001f00U
#define NDP10X_DSP_CONFIG_PDMCFG_INSHIFT(v) \
        ((v) << NDP10X_DSP_CONFIG_PDMCFG_INSHIFT_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCFG_INSHIFT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_PDMCFG_INSHIFT_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCFG_INSHIFT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_PDMCFG_INSHIFT_MASK) | ((v) << NDP10X_DSP_CONFIG_PDMCFG_INSHIFT_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCFG_INSHIFT_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_PDMCFG_INSHIFT_MASK) >> NDP10X_DSP_CONFIG_PDMCFG_INSHIFT_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCFG_INSHIFT_DEFAULT 0x0000000aU
#define NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT_SHIFT 13
#define NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT_MASK 0x0000e000U
#define NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT(v) \
        ((v) << NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT_MASK) | ((v) << NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT_MASK) >> NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCFG_OUTSHIFT_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE_SHIFT 16
#define NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE_MASK 0x00010000U
#define NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE(v) \
        ((v) << NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE_MASK) | ((v) << NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE_MASK) >> NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCFG_ENABLECAPTURE_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET_SHIFT 17
#define NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET_MASK 0x7ffe0000U
#define NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET(v) \
        ((v) << NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET_MASK) | ((v) << NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET_SHIFT))
#define NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET_MASK) >> NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET_SHIFT)
#define NDP10X_DSP_CONFIG_PDMCFG_DCOFFSET_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_PDMCFG_DEFAULT 0x00000a30U 
/* register ndp10x.dsp_config.freqctl */
#define NDP10X_DSP_CONFIG_FREQCTL 0x4000c010U
#define NDP10X_DSP_CONFIG_FREQCTL_RSTB_SHIFT 0
#define NDP10X_DSP_CONFIG_FREQCTL_RSTB_MASK 0x00000001U
#define NDP10X_DSP_CONFIG_FREQCTL_RSTB(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQCTL_RSTB_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_RSTB_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_RSTB_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_RSTB_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQCTL_RSTB_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_RSTB_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_RSTB_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQCTL_RSTB_MASK) >> NDP10X_DSP_CONFIG_FREQCTL_RSTB_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_RSTB_DEFAULT 0x00000001U
#define NDP10X_DSP_CONFIG_FREQCTL_FORCECLK_SHIFT 1
#define NDP10X_DSP_CONFIG_FREQCTL_FORCECLK_MASK 0x00000002U
#define NDP10X_DSP_CONFIG_FREQCTL_FORCECLK(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQCTL_FORCECLK_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_FORCECLK_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_FORCECLK_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_FORCECLK_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQCTL_FORCECLK_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_FORCECLK_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_FORCECLK_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQCTL_FORCECLK_MASK) >> NDP10X_DSP_CONFIG_FREQCTL_FORCECLK_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_FORCECLK_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLE_SHIFT 2
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLE_MASK 0x00000004U
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLE(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQCTL_ENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_ENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQCTL_ENABLE_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_ENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQCTL_ENABLE_MASK) >> NDP10X_DSP_CONFIG_FREQCTL_ENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLE_DEFAULT 0x00000001U
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES_SHIFT 3
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES_MASK 0x00000008U
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES_MASK) >> NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_ENABLESAMPLES_DEFAULT 0x00000001U
#define NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP_SHIFT 4
#define NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP_MASK 0x00001ff0U
#define NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP_MASK) >> NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_FRAMESTEP_DEFAULT 0x000000a0U
#define NDP10X_DSP_CONFIG_FREQCTL_NUMFILT_SHIFT 13
#define NDP10X_DSP_CONFIG_FREQCTL_NUMFILT_MASK 0x0007e000U
#define NDP10X_DSP_CONFIG_FREQCTL_NUMFILT(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQCTL_NUMFILT_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_NUMFILT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_NUMFILT_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_NUMFILT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQCTL_NUMFILT_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_NUMFILT_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_NUMFILT_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQCTL_NUMFILT_MASK) >> NDP10X_DSP_CONFIG_FREQCTL_NUMFILT_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_NUMFILT_DEFAULT 0x00000028U
#define NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET_SHIFT 19
#define NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET_MASK 0x03f80000U
#define NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET_MASK) >> NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_POWEROFFSET_DEFAULT 0x00000034U
#define NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_SHIFT 26
#define NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_MASK 0x0c000000U
#define NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_MASK) >> NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_RANGE64DB 0x0U
#define NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_RANGE32DB 0x1U
#define NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_MAX 0x1U
#define NDP10X_DSP_CONFIG_FREQCTL_POWERATTENEXP_VALID(v) \
        (v >= 0 && v <= 1)
#define NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP_SHIFT 28
#define NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP_MASK 0xf0000000U
#define NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP_SHIFT))
#define NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP_MASK) >> NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP_SHIFT)
#define NDP10X_DSP_CONFIG_FREQCTL_PREEMPHCOEFEXP_DEFAULT 0x00000005U
#define NDP10X_DSP_CONFIG_FREQCTL_DEFAULT 0x51a50a0dU 
/* register ndp10x.dsp_config.smplctl */
#define NDP10X_DSP_CONFIG_SMPLCTL 0x4000c014U
#define NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_SHIFT 0
#define NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_MASK 0x00000003U
#define NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE(v) \
        ((v) << NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_MASK) | ((v) << NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_MASK) >> NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_PDM 0x0U
#define NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_I2S 0x1U
#define NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_SPI 0x2U
#define NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_MAX 0x2U
#define NDP10X_DSP_CONFIG_SMPLCTL_SMPLMODE_VALID(v) \
        (v >= 0 && v <= 2)
#define NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_SHIFT 2
#define NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_MASK 0x00000004U
#define NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT(v) \
        ((v) << NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_MASK) | ((v) << NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_MASK) >> NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_SPI16B 0x0U
#define NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_SPI8B 0x1U
#define NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_MAX 0x1U
#define NDP10X_DSP_CONFIG_SMPLCTL_SPIFORMAT_VALID(v) \
        (v >= 0 && v <= 1)
#define NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_SHIFT 3
#define NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_MASK 0x00000018U
#define NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL(v) \
        ((v) << NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_MASK) | ((v) << NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_MASK) >> NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_NEGEDGE 0x0U
#define NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_POSEDGE 0x1U
#define NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_SUM 0x2U
#define NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_MAX 0x2U
#define NDP10X_DSP_CONFIG_SMPLCTL_FILTAUDIOCHSEL_VALID(v) \
        (v >= 0 && v <= 2)
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_SHIFT 5
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_MASK 0x000000e0U
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL(v) \
        ((v) << NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_MASK) | ((v) << NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_MASK) >> NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_NEGEDGE 0x0U
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_POSEDGE 0x1U
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_SUM 0x2U
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_BOTH 0x3U
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_NEGPDMIN 0x4U
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_POSPDMIN 0x5U
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_BOTHPDMIN 0x6U
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_MAX 0x6U
#define NDP10X_DSP_CONFIG_SMPLCTL_TANKAUDIOCHSEL_VALID(v) \
        (v >= 0 && v <= 6)
#define NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_SHIFT 8
#define NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_MASK 0x00000300U
#define NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE(v) \
        ((v) << NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_MASK) | ((v) << NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_MASK) >> NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_FREQ 0x0U
#define NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_I2S 0x1U
#define NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_SPI 0x2U
#define NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_MAX 0x2U
#define NDP10X_DSP_CONFIG_SMPLCTL_DNNMODE_VALID(v) \
        (v >= 0 && v <= 2)
#define NDP10X_DSP_CONFIG_SMPLCTL_DEFAULT 0x00000000U 
/* register ndp10x.dsp_config.smplmark */
#define NDP10X_DSP_CONFIG_SMPLMARK 0x4000c018U
#define NDP10X_DSP_CONFIG_SMPLMARK_ENABLE_SHIFT 0
#define NDP10X_DSP_CONFIG_SMPLMARK_ENABLE_MASK 0x00000001U
#define NDP10X_DSP_CONFIG_SMPLMARK_ENABLE(v) \
        ((v) << NDP10X_DSP_CONFIG_SMPLMARK_ENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLMARK_ENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_SMPLMARK_ENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLMARK_ENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_SMPLMARK_ENABLE_MASK) | ((v) << NDP10X_DSP_CONFIG_SMPLMARK_ENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLMARK_ENABLE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_SMPLMARK_ENABLE_MASK) >> NDP10X_DSP_CONFIG_SMPLMARK_ENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLMARK_ENABLE_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK_SHIFT 1
#define NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK_MASK 0x000007feU
#define NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK(v) \
        ((v) << NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK_MASK) | ((v) << NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK_MASK) >> NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLMARK_LOW_MARK_DEFAULT 0x000001feU
#define NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK_SHIFT 11
#define NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK_MASK 0x001ff800U
#define NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK(v) \
        ((v) << NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK_MASK) | ((v) << NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK_MASK) >> NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLMARK_HI_MARK_DEFAULT 0x00000384U
#define NDP10X_DSP_CONFIG_SMPLMARK_DEFAULT 0x001c23fcU 
/* register ndp10x.dsp_config.smplsts */
#define NDP10X_DSP_CONFIG_SMPLSTS 0x4000c01cU
#define NDP10X_DSP_CONFIG_SMPLSTS_LOW_SHIFT 0
#define NDP10X_DSP_CONFIG_SMPLSTS_LOW_MASK 0x00000001U
#define NDP10X_DSP_CONFIG_SMPLSTS_LOW(v) \
        ((v) << NDP10X_DSP_CONFIG_SMPLSTS_LOW_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLSTS_LOW_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_SMPLSTS_LOW_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLSTS_LOW_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_SMPLSTS_LOW_MASK) | ((v) << NDP10X_DSP_CONFIG_SMPLSTS_LOW_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLSTS_LOW_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_SMPLSTS_LOW_MASK) >> NDP10X_DSP_CONFIG_SMPLSTS_LOW_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLSTS_HI_SHIFT 1
#define NDP10X_DSP_CONFIG_SMPLSTS_HI_MASK 0x00000002U
#define NDP10X_DSP_CONFIG_SMPLSTS_HI(v) \
        ((v) << NDP10X_DSP_CONFIG_SMPLSTS_HI_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLSTS_HI_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_SMPLSTS_HI_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLSTS_HI_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_SMPLSTS_HI_MASK) | ((v) << NDP10X_DSP_CONFIG_SMPLSTS_HI_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLSTS_HI_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_SMPLSTS_HI_MASK) >> NDP10X_DSP_CONFIG_SMPLSTS_HI_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLSTS_NUM_SAMPLES_SHIFT 2
#define NDP10X_DSP_CONFIG_SMPLSTS_NUM_SAMPLES_MASK 0x00000ffcU
#define NDP10X_DSP_CONFIG_SMPLSTS_NUM_SAMPLES(v) \
        ((v) << NDP10X_DSP_CONFIG_SMPLSTS_NUM_SAMPLES_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLSTS_NUM_SAMPLES_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_SMPLSTS_NUM_SAMPLES_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLSTS_NUM_SAMPLES_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_SMPLSTS_NUM_SAMPLES_MASK) | ((v) << NDP10X_DSP_CONFIG_SMPLSTS_NUM_SAMPLES_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLSTS_NUM_SAMPLES_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_SMPLSTS_NUM_SAMPLES_MASK) >> NDP10X_DSP_CONFIG_SMPLSTS_NUM_SAMPLES_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLSTS_WMINT_TOGGLE_SHIFT 12
#define NDP10X_DSP_CONFIG_SMPLSTS_WMINT_TOGGLE_MASK 0x00001000U
#define NDP10X_DSP_CONFIG_SMPLSTS_WMINT_TOGGLE(v) \
        ((v) << NDP10X_DSP_CONFIG_SMPLSTS_WMINT_TOGGLE_SHIFT)
#define NDP10X_DSP_CONFIG_SMPLSTS_WMINT_TOGGLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_SMPLSTS_WMINT_TOGGLE_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLSTS_WMINT_TOGGLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_SMPLSTS_WMINT_TOGGLE_MASK) | ((v) << NDP10X_DSP_CONFIG_SMPLSTS_WMINT_TOGGLE_SHIFT))
#define NDP10X_DSP_CONFIG_SMPLSTS_WMINT_TOGGLE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_SMPLSTS_WMINT_TOGGLE_MASK) >> NDP10X_DSP_CONFIG_SMPLSTS_WMINT_TOGGLE_SHIFT)
/* register ndp10x.dsp_config.melbins0 */
#define NDP10X_DSP_CONFIG_MELBINS0 0x4000c020U
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00_MASK) >> NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN00_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01_MASK) >> NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN01_DEFAULT 0x00000001U
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02_MASK) >> NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS0_FILTBIN02_DEFAULT 0x00000002U
#define NDP10X_DSP_CONFIG_MELBINS0_DEFAULT 0x00080200U 
/* register ndp10x.dsp_config.melbins1 */
#define NDP10X_DSP_CONFIG_MELBINS1 0x4000c024U
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03_MASK) >> NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN03_DEFAULT 0x00000004U
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04_MASK) >> NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN04_DEFAULT 0x00000006U
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05_MASK) >> NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS1_FILTBIN05_DEFAULT 0x00000008U
#define NDP10X_DSP_CONFIG_MELBINS1_DEFAULT 0x00200c04U 
/* register ndp10x.dsp_config.melbins2 */
#define NDP10X_DSP_CONFIG_MELBINS2 0x4000c028U
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06_MASK) >> NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN06_DEFAULT 0x0000000aU
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07_MASK) >> NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN07_DEFAULT 0x0000000cU
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08_MASK) >> NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS2_FILTBIN08_DEFAULT 0x0000000eU
#define NDP10X_DSP_CONFIG_MELBINS2_DEFAULT 0x0038180aU 
/* register ndp10x.dsp_config.melbins3 */
#define NDP10X_DSP_CONFIG_MELBINS3 0x4000c02cU
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09_MASK) >> NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN09_DEFAULT 0x00000010U
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10_MASK) >> NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN10_DEFAULT 0x00000013U
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11_MASK) >> NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS3_FILTBIN11_DEFAULT 0x00000015U
#define NDP10X_DSP_CONFIG_MELBINS3_DEFAULT 0x00542610U 
/* register ndp10x.dsp_config.melbins4 */
#define NDP10X_DSP_CONFIG_MELBINS4 0x4000c030U
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12_MASK) >> NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN12_DEFAULT 0x00000018U
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13_MASK) >> NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN13_DEFAULT 0x0000001bU
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14_MASK) >> NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS4_FILTBIN14_DEFAULT 0x0000001eU
#define NDP10X_DSP_CONFIG_MELBINS4_DEFAULT 0x00783618U 
/* register ndp10x.dsp_config.melbins5 */
#define NDP10X_DSP_CONFIG_MELBINS5 0x4000c034U
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15_MASK) >> NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN15_DEFAULT 0x00000021U
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16_MASK) >> NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN16_DEFAULT 0x00000025U
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17_MASK) >> NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS5_FILTBIN17_DEFAULT 0x00000029U
#define NDP10X_DSP_CONFIG_MELBINS5_DEFAULT 0x00a44a21U 
/* register ndp10x.dsp_config.melbins6 */
#define NDP10X_DSP_CONFIG_MELBINS6 0x4000c038U
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18_MASK) >> NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN18_DEFAULT 0x0000002dU
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19_MASK) >> NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN19_DEFAULT 0x00000031U
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20_MASK) >> NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS6_FILTBIN20_DEFAULT 0x00000036U
#define NDP10X_DSP_CONFIG_MELBINS6_DEFAULT 0x00d8622dU 
/* register ndp10x.dsp_config.melbins7 */
#define NDP10X_DSP_CONFIG_MELBINS7 0x4000c03cU
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21_MASK) >> NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN21_DEFAULT 0x0000003bU
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22_MASK) >> NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN22_DEFAULT 0x00000040U
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23_MASK) >> NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS7_FILTBIN23_DEFAULT 0x00000045U
#define NDP10X_DSP_CONFIG_MELBINS7_DEFAULT 0x0114803bU 
/* register ndp10x.dsp_config.melbins8 */
#define NDP10X_DSP_CONFIG_MELBINS8 0x4000c040U
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24_MASK) >> NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN24_DEFAULT 0x0000004bU
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25_MASK) >> NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN25_DEFAULT 0x00000051U
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26_MASK) >> NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS8_FILTBIN26_DEFAULT 0x00000058U
#define NDP10X_DSP_CONFIG_MELBINS8_DEFAULT 0x0160a24bU 
/* register ndp10x.dsp_config.melbins9 */
#define NDP10X_DSP_CONFIG_MELBINS9 0x4000c044U
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27_MASK) >> NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN27_DEFAULT 0x0000005fU
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28_MASK) >> NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN28_DEFAULT 0x00000067U
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29_MASK) >> NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS9_FILTBIN29_DEFAULT 0x0000006eU
#define NDP10X_DSP_CONFIG_MELBINS9_DEFAULT 0x01b8ce5fU 
/* register ndp10x.dsp_config.melbins10 */
#define NDP10X_DSP_CONFIG_MELBINS10 0x4000c048U
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30_MASK) >> NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN30_DEFAULT 0x00000077U
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31_MASK) >> NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN31_DEFAULT 0x00000080U
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32_MASK) >> NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS10_FILTBIN32_DEFAULT 0x00000089U
#define NDP10X_DSP_CONFIG_MELBINS10_DEFAULT 0x02250077U 
/* register ndp10x.dsp_config.melbins11 */
#define NDP10X_DSP_CONFIG_MELBINS11 0x4000c04cU
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33_MASK) >> NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN33_DEFAULT 0x00000094U
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34_MASK) >> NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN34_DEFAULT 0x0000009eU
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35_MASK) >> NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS11_FILTBIN35_DEFAULT 0x000000aaU
#define NDP10X_DSP_CONFIG_MELBINS11_DEFAULT 0x02a93c94U 
/* register ndp10x.dsp_config.melbins12 */
#define NDP10X_DSP_CONFIG_MELBINS12 0x4000c050U
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36_MASK) >> NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN36_DEFAULT 0x000000b6U
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37_MASK) >> NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN37_DEFAULT 0x000000c3U
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38_MASK) >> NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS12_FILTBIN38_DEFAULT 0x000000d1U
#define NDP10X_DSP_CONFIG_MELBINS12_DEFAULT 0x034586b6U 
/* register ndp10x.dsp_config.melbins13 */
#define NDP10X_DSP_CONFIG_MELBINS13 0x4000c054U
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39_SHIFT 0
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39_MASK 0x000001ffU
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39_MASK) >> NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN39_DEFAULT 0x000000e0U
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40_SHIFT 9
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40_MASK 0x0003fe00U
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40_MASK) >> NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN40_DEFAULT 0x000000efU
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41_SHIFT 18
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41_MASK 0x07fc0000U
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41(v) \
        ((v) << NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41_MASK) | ((v) << NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41_SHIFT))
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41_MASK) >> NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41_SHIFT)
#define NDP10X_DSP_CONFIG_MELBINS13_FILTBIN41_DEFAULT 0x00000100U
#define NDP10X_DSP_CONFIG_MELBINS13_DEFAULT 0x0401dee0U 
/* register array ndp10x.dsp_config.eq[10] */
#define NDP10X_DSP_CONFIG_EQ(i) (0x4000c058U + ((i) << 2))
#define NDP10X_DSP_CONFIG_EQ_COUNT 10
#define NDP10X_DSP_CONFIG_EQ_TAP_SHIFT(i) (((i) * 8) + 0)
#define NDP10X_DSP_CONFIG_EQ_TAP_MASK(i) \
        (0xffU << NDP10X_DSP_CONFIG_EQ_TAP_SHIFT(i))
#define NDP10X_DSP_CONFIG_EQ_TAP(i, v) \
        ((v) << NDP10X_DSP_CONFIG_EQ_TAP_SHIFT(i))
#define NDP10X_DSP_CONFIG_EQ_TAP_INSERT(x, i, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_EQ_TAP_SHIFT(i)))
#define NDP10X_DSP_CONFIG_EQ_TAP_MASK_INSERT(x, i, v) \
        (((x) & ~NDP10X_DSP_CONFIG_EQ_TAP_MASK(i)) | ((v) << NDP10X_DSP_CONFIG_EQ_TAP_SHIFT(i)))
#define NDP10X_DSP_CONFIG_EQ_TAP_EXTRACT(x, i) \
        (((x) & NDP10X_DSP_CONFIG_EQ_TAP_MASK(i)) >> NDP10X_DSP_CONFIG_EQ_TAP_SHIFT(i))
#define NDP10X_DSP_CONFIG_EQ_TAP_COUNT 4
#define NDP10X_DSP_CONFIG_EQ_TAP_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_EQ_DEFAULT 0x00000000U 
/* register array ndp10x.dsp_config.filtout[10] */
#define NDP10X_DSP_CONFIG_FILTOUT(i) (0x4000c080U + ((i) << 2))
#define NDP10X_DSP_CONFIG_FILTOUT_COUNT 10
/* register ndp10x.dsp_config.tank */
#define NDP10X_DSP_CONFIG_TANK 0x4000c0a8U
#define NDP10X_DSP_CONFIG_TANK_ENABLE_SHIFT 0
#define NDP10X_DSP_CONFIG_TANK_ENABLE_MASK 0x00000001U
#define NDP10X_DSP_CONFIG_TANK_ENABLE(v) \
        ((v) << NDP10X_DSP_CONFIG_TANK_ENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_TANK_ENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_TANK_ENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_TANK_ENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_TANK_ENABLE_MASK) | ((v) << NDP10X_DSP_CONFIG_TANK_ENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_TANK_ENABLE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_TANK_ENABLE_MASK) >> NDP10X_DSP_CONFIG_TANK_ENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_TANK_ENABLE_DEFAULT 0x00000001U
#define NDP10X_DSP_CONFIG_TANK_INIT_SHIFT 1
#define NDP10X_DSP_CONFIG_TANK_INIT_MASK 0x00000002U
#define NDP10X_DSP_CONFIG_TANK_INIT(v) \
        ((v) << NDP10X_DSP_CONFIG_TANK_INIT_SHIFT)
#define NDP10X_DSP_CONFIG_TANK_INIT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_TANK_INIT_SHIFT))
#define NDP10X_DSP_CONFIG_TANK_INIT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_TANK_INIT_MASK) | ((v) << NDP10X_DSP_CONFIG_TANK_INIT_SHIFT))
#define NDP10X_DSP_CONFIG_TANK_INIT_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_TANK_INIT_MASK) >> NDP10X_DSP_CONFIG_TANK_INIT_SHIFT)
#define NDP10X_DSP_CONFIG_TANK_INIT_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_TANK_INPUTSEL_SHIFT 2
#define NDP10X_DSP_CONFIG_TANK_INPUTSEL_MASK 0x00000004U
#define NDP10X_DSP_CONFIG_TANK_INPUTSEL(v) \
        ((v) << NDP10X_DSP_CONFIG_TANK_INPUTSEL_SHIFT)
#define NDP10X_DSP_CONFIG_TANK_INPUTSEL_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_TANK_INPUTSEL_SHIFT))
#define NDP10X_DSP_CONFIG_TANK_INPUTSEL_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_TANK_INPUTSEL_MASK) | ((v) << NDP10X_DSP_CONFIG_TANK_INPUTSEL_SHIFT))
#define NDP10X_DSP_CONFIG_TANK_INPUTSEL_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_TANK_INPUTSEL_MASK) >> NDP10X_DSP_CONFIG_TANK_INPUTSEL_SHIFT)
#define NDP10X_DSP_CONFIG_TANK_INPUTSEL_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_TANK_INPUTSEL_AUDIO 0x0U
#define NDP10X_DSP_CONFIG_TANK_INPUTSEL_FREQ 0x1U
#define NDP10X_DSP_CONFIG_TANK_INPUTSEL_MAX 0x1U
#define NDP10X_DSP_CONFIG_TANK_INPUTSEL_VALID(v) \
        (v >= 0 && v <= 1)
#define NDP10X_DSP_CONFIG_TANK_FORMATSEL_SHIFT 3
#define NDP10X_DSP_CONFIG_TANK_FORMATSEL_MASK 0x00000008U
#define NDP10X_DSP_CONFIG_TANK_FORMATSEL(v) \
        ((v) << NDP10X_DSP_CONFIG_TANK_FORMATSEL_SHIFT)
#define NDP10X_DSP_CONFIG_TANK_FORMATSEL_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_TANK_FORMATSEL_SHIFT))
#define NDP10X_DSP_CONFIG_TANK_FORMATSEL_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_TANK_FORMATSEL_MASK) | ((v) << NDP10X_DSP_CONFIG_TANK_FORMATSEL_SHIFT))
#define NDP10X_DSP_CONFIG_TANK_FORMATSEL_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_TANK_FORMATSEL_MASK) >> NDP10X_DSP_CONFIG_TANK_FORMATSEL_SHIFT)
#define NDP10X_DSP_CONFIG_TANK_FORMATSEL_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_TANK_FORMATSEL_TANK16B 0x0U
#define NDP10X_DSP_CONFIG_TANK_FORMATSEL_TANK8B 0x1U
#define NDP10X_DSP_CONFIG_TANK_FORMATSEL_MAX 0x1U
#define NDP10X_DSP_CONFIG_TANK_FORMATSEL_VALID(v) \
        (v >= 0 && v <= 1)
#define NDP10X_DSP_CONFIG_TANK_SIZE_SHIFT 4
#define NDP10X_DSP_CONFIG_TANK_SIZE_MASK 0x001ffff0U
#define NDP10X_DSP_CONFIG_TANK_SIZE(v) \
        ((v) << NDP10X_DSP_CONFIG_TANK_SIZE_SHIFT)
#define NDP10X_DSP_CONFIG_TANK_SIZE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_TANK_SIZE_SHIFT))
#define NDP10X_DSP_CONFIG_TANK_SIZE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_TANK_SIZE_MASK) | ((v) << NDP10X_DSP_CONFIG_TANK_SIZE_SHIFT))
#define NDP10X_DSP_CONFIG_TANK_SIZE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_TANK_SIZE_MASK) >> NDP10X_DSP_CONFIG_TANK_SIZE_SHIFT)
#define NDP10X_DSP_CONFIG_TANK_SIZE_DEFAULT 0x00000800U
#define NDP10X_DSP_CONFIG_TANK_DEFAULT 0x00008001U 
/* register ndp10x.dsp_config.freqsts0 */
#define NDP10X_DSP_CONFIG_FREQSTS0 0x4000c0acU
#define NDP10X_DSP_CONFIG_FREQSTS0_FRMVLD_TOGGLE_SHIFT 0
#define NDP10X_DSP_CONFIG_FREQSTS0_FRMVLD_TOGGLE_MASK 0x00000001U
#define NDP10X_DSP_CONFIG_FREQSTS0_FRMVLD_TOGGLE(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQSTS0_FRMVLD_TOGGLE_SHIFT)
#define NDP10X_DSP_CONFIG_FREQSTS0_FRMVLD_TOGGLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQSTS0_FRMVLD_TOGGLE_SHIFT))
#define NDP10X_DSP_CONFIG_FREQSTS0_FRMVLD_TOGGLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQSTS0_FRMVLD_TOGGLE_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQSTS0_FRMVLD_TOGGLE_SHIFT))
#define NDP10X_DSP_CONFIG_FREQSTS0_FRMVLD_TOGGLE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQSTS0_FRMVLD_TOGGLE_MASK) >> NDP10X_DSP_CONFIG_FREQSTS0_FRMVLD_TOGGLE_SHIFT)
/* register ndp10x.dsp_config.tankaddr */
#define NDP10X_DSP_CONFIG_TANKADDR 0x4000c0b0U
/* register ndp10x.dsp_config.tanksts0 */
#define NDP10X_DSP_CONFIG_TANKSTS0 0x4000c0b4U
#define NDP10X_DSP_CONFIG_TANKSTS0_FULL_SHIFT 0
#define NDP10X_DSP_CONFIG_TANKSTS0_FULL_MASK 0x00000001U
#define NDP10X_DSP_CONFIG_TANKSTS0_FULL(v) \
        ((v) << NDP10X_DSP_CONFIG_TANKSTS0_FULL_SHIFT)
#define NDP10X_DSP_CONFIG_TANKSTS0_FULL_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_TANKSTS0_FULL_SHIFT))
#define NDP10X_DSP_CONFIG_TANKSTS0_FULL_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_TANKSTS0_FULL_MASK) | ((v) << NDP10X_DSP_CONFIG_TANKSTS0_FULL_SHIFT))
#define NDP10X_DSP_CONFIG_TANKSTS0_FULL_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_TANKSTS0_FULL_MASK) >> NDP10X_DSP_CONFIG_TANKSTS0_FULL_SHIFT)
/* register ndp10x.dsp_config.tanksts1 */
#define NDP10X_DSP_CONFIG_TANKSTS1 0x4000c0b8U
#define NDP10X_DSP_CONFIG_TANKSTS1_CURRPTR_SHIFT 0
#define NDP10X_DSP_CONFIG_TANKSTS1_CURRPTR_MASK 0x0000ffffU
#define NDP10X_DSP_CONFIG_TANKSTS1_CURRPTR(v) \
        ((v) << NDP10X_DSP_CONFIG_TANKSTS1_CURRPTR_SHIFT)
#define NDP10X_DSP_CONFIG_TANKSTS1_CURRPTR_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_TANKSTS1_CURRPTR_SHIFT))
#define NDP10X_DSP_CONFIG_TANKSTS1_CURRPTR_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_TANKSTS1_CURRPTR_MASK) | ((v) << NDP10X_DSP_CONFIG_TANKSTS1_CURRPTR_SHIFT))
#define NDP10X_DSP_CONFIG_TANKSTS1_CURRPTR_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_TANKSTS1_CURRPTR_MASK) >> NDP10X_DSP_CONFIG_TANKSTS1_CURRPTR_SHIFT)
#define NDP10X_DSP_CONFIG_TANKSTS1_FIRSTPTR_SHIFT 16
#define NDP10X_DSP_CONFIG_TANKSTS1_FIRSTPTR_MASK 0xffff0000U
#define NDP10X_DSP_CONFIG_TANKSTS1_FIRSTPTR(v) \
        ((v) << NDP10X_DSP_CONFIG_TANKSTS1_FIRSTPTR_SHIFT)
#define NDP10X_DSP_CONFIG_TANKSTS1_FIRSTPTR_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_TANKSTS1_FIRSTPTR_SHIFT))
#define NDP10X_DSP_CONFIG_TANKSTS1_FIRSTPTR_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_TANKSTS1_FIRSTPTR_MASK) | ((v) << NDP10X_DSP_CONFIG_TANKSTS1_FIRSTPTR_SHIFT))
#define NDP10X_DSP_CONFIG_TANKSTS1_FIRSTPTR_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_TANKSTS1_FIRSTPTR_MASK) >> NDP10X_DSP_CONFIG_TANKSTS1_FIRSTPTR_SHIFT)
/* register ndp10x.dsp_config.i2sctl */
#define NDP10X_DSP_CONFIG_I2SCTL 0x4000c0bcU
#define NDP10X_DSP_CONFIG_I2SCTL_ENABLE_SHIFT 0
#define NDP10X_DSP_CONFIG_I2SCTL_ENABLE_MASK 0x00000001U
#define NDP10X_DSP_CONFIG_I2SCTL_ENABLE(v) \
        ((v) << NDP10X_DSP_CONFIG_I2SCTL_ENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_ENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_ENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_ENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_I2SCTL_ENABLE_MASK) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_ENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_ENABLE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_I2SCTL_ENABLE_MASK) >> NDP10X_DSP_CONFIG_I2SCTL_ENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_ENABLE_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_I2SCTL_INIT_SHIFT 1
#define NDP10X_DSP_CONFIG_I2SCTL_INIT_MASK 0x00000002U
#define NDP10X_DSP_CONFIG_I2SCTL_INIT(v) \
        ((v) << NDP10X_DSP_CONFIG_I2SCTL_INIT_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_INIT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_INIT_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_INIT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_I2SCTL_INIT_MASK) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_INIT_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_INIT_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_I2SCTL_INIT_MASK) >> NDP10X_DSP_CONFIG_I2SCTL_INIT_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_INIT_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_I2SCTL_MODE_SHIFT 2
#define NDP10X_DSP_CONFIG_I2SCTL_MODE_MASK 0x00000004U
#define NDP10X_DSP_CONFIG_I2SCTL_MODE(v) \
        ((v) << NDP10X_DSP_CONFIG_I2SCTL_MODE_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_MODE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_MODE_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_MODE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_I2SCTL_MODE_MASK) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_MODE_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_MODE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_I2SCTL_MODE_MASK) >> NDP10X_DSP_CONFIG_I2SCTL_MODE_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_MODE_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_I2SCTL_MODE_STANDARD 0x0U
#define NDP10X_DSP_CONFIG_I2SCTL_MODE_DNNBURST 0x1U
#define NDP10X_DSP_CONFIG_I2SCTL_MODE_MAX 0x1U
#define NDP10X_DSP_CONFIG_I2SCTL_MODE_VALID(v) \
        (v >= 0 && v <= 1)
#define NDP10X_DSP_CONFIG_I2SCTL_PACKED_SHIFT 3
#define NDP10X_DSP_CONFIG_I2SCTL_PACKED_MASK 0x00000008U
#define NDP10X_DSP_CONFIG_I2SCTL_PACKED(v) \
        ((v) << NDP10X_DSP_CONFIG_I2SCTL_PACKED_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_PACKED_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_PACKED_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_PACKED_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_I2SCTL_PACKED_MASK) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_PACKED_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_PACKED_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_I2SCTL_PACKED_MASK) >> NDP10X_DSP_CONFIG_I2SCTL_PACKED_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_PACKED_DEFAULT 0x00000001U
#define NDP10X_DSP_CONFIG_I2SCTL_PACKED_STEREO 0x0U
#define NDP10X_DSP_CONFIG_I2SCTL_PACKED_MONO 0x1U
#define NDP10X_DSP_CONFIG_I2SCTL_PACKED_MAX 0x1U
#define NDP10X_DSP_CONFIG_I2SCTL_PACKED_VALID(v) \
        (v >= 0 && v <= 1)
#define NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE_SHIFT 4
#define NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE_MASK 0x00000010U
#define NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE(v) \
        ((v) << NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE_MASK) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE_MASK) >> NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_RIGHTCHENABLE_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE_SHIFT 5
#define NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE_MASK 0x00000020U
#define NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE(v) \
        ((v) << NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE_MASK) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE_MASK) >> NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_LEFTCHENABLE_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE_SHIFT 6
#define NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE_MASK 0x000007c0U
#define NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE(v) \
        ((v) << NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE_MASK) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE_MASK) >> NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_FRAMESIZE_DEFAULT 0x0000001fU
#define NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE_SHIFT 11
#define NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE_MASK 0x0000f800U
#define NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE(v) \
        ((v) << NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE_MASK) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE_MASK) >> NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_SAMPLESIZE_DEFAULT 0x0000001fU
#define NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX_SHIFT 16
#define NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX_MASK 0x001f0000U
#define NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX(v) \
        ((v) << NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX_MASK) | ((v) << NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX_SHIFT))
#define NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX_MASK) >> NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX_SHIFT)
#define NDP10X_DSP_CONFIG_I2SCTL_MSBINDEX_DEFAULT 0x0000001fU
#define NDP10X_DSP_CONFIG_I2SCTL_DEFAULT 0x001fffc8U 
/* register ndp10x.dsp_config.freqmem */
#define NDP10X_DSP_CONFIG_FREQMEM 0x4000c0c0U
#define NDP10X_DSP_CONFIG_FREQMEM_MEMCE_SHIFT 0
#define NDP10X_DSP_CONFIG_FREQMEM_MEMCE_MASK 0x00000001U
#define NDP10X_DSP_CONFIG_FREQMEM_MEMCE(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQMEM_MEMCE_SHIFT)
#define NDP10X_DSP_CONFIG_FREQMEM_MEMCE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQMEM_MEMCE_SHIFT))
#define NDP10X_DSP_CONFIG_FREQMEM_MEMCE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQMEM_MEMCE_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQMEM_MEMCE_SHIFT))
#define NDP10X_DSP_CONFIG_FREQMEM_MEMCE_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQMEM_MEMCE_MASK) >> NDP10X_DSP_CONFIG_FREQMEM_MEMCE_SHIFT)
#define NDP10X_DSP_CONFIG_FREQMEM_MEMCE_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_FREQMEM_MEMRW_SHIFT 1
#define NDP10X_DSP_CONFIG_FREQMEM_MEMRW_MASK 0x00000002U
#define NDP10X_DSP_CONFIG_FREQMEM_MEMRW(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQMEM_MEMRW_SHIFT)
#define NDP10X_DSP_CONFIG_FREQMEM_MEMRW_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQMEM_MEMRW_SHIFT))
#define NDP10X_DSP_CONFIG_FREQMEM_MEMRW_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQMEM_MEMRW_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQMEM_MEMRW_SHIFT))
#define NDP10X_DSP_CONFIG_FREQMEM_MEMRW_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQMEM_MEMRW_MASK) >> NDP10X_DSP_CONFIG_FREQMEM_MEMRW_SHIFT)
#define NDP10X_DSP_CONFIG_FREQMEM_MEMRW_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_FREQMEM_MEMADDR_SHIFT 2
#define NDP10X_DSP_CONFIG_FREQMEM_MEMADDR_MASK 0x00000ffcU
#define NDP10X_DSP_CONFIG_FREQMEM_MEMADDR(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQMEM_MEMADDR_SHIFT)
#define NDP10X_DSP_CONFIG_FREQMEM_MEMADDR_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQMEM_MEMADDR_SHIFT))
#define NDP10X_DSP_CONFIG_FREQMEM_MEMADDR_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQMEM_MEMADDR_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQMEM_MEMADDR_SHIFT))
#define NDP10X_DSP_CONFIG_FREQMEM_MEMADDR_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQMEM_MEMADDR_MASK) >> NDP10X_DSP_CONFIG_FREQMEM_MEMADDR_SHIFT)
#define NDP10X_DSP_CONFIG_FREQMEM_MEMADDR_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_FREQMEM_DEFAULT 0x00000000U 
/* register ndp10x.dsp_config.freqdin */
#define NDP10X_DSP_CONFIG_FREQDIN 0x4000c0c4U
#define NDP10X_DSP_CONFIG_FREQDIN_DIN_SHIFT 0
#define NDP10X_DSP_CONFIG_FREQDIN_DIN_MASK 0x00ffffffU
#define NDP10X_DSP_CONFIG_FREQDIN_DIN(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQDIN_DIN_SHIFT)
#define NDP10X_DSP_CONFIG_FREQDIN_DIN_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQDIN_DIN_SHIFT))
#define NDP10X_DSP_CONFIG_FREQDIN_DIN_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQDIN_DIN_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQDIN_DIN_SHIFT))
#define NDP10X_DSP_CONFIG_FREQDIN_DIN_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQDIN_DIN_MASK) >> NDP10X_DSP_CONFIG_FREQDIN_DIN_SHIFT)
#define NDP10X_DSP_CONFIG_FREQDIN_DIN_DEFAULT 0x00000000U
#define NDP10X_DSP_CONFIG_FREQDIN_DEFAULT 0x00000000U 
/* register ndp10x.dsp_config.freqdout */
#define NDP10X_DSP_CONFIG_FREQDOUT 0x4000c0c8U
#define NDP10X_DSP_CONFIG_FREQDOUT_DOUT_SHIFT 0
#define NDP10X_DSP_CONFIG_FREQDOUT_DOUT_MASK 0x00ffffffU
#define NDP10X_DSP_CONFIG_FREQDOUT_DOUT(v) \
        ((v) << NDP10X_DSP_CONFIG_FREQDOUT_DOUT_SHIFT)
#define NDP10X_DSP_CONFIG_FREQDOUT_DOUT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DSP_CONFIG_FREQDOUT_DOUT_SHIFT))
#define NDP10X_DSP_CONFIG_FREQDOUT_DOUT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DSP_CONFIG_FREQDOUT_DOUT_MASK) | ((v) << NDP10X_DSP_CONFIG_FREQDOUT_DOUT_SHIFT))
#define NDP10X_DSP_CONFIG_FREQDOUT_DOUT_EXTRACT(x) \
        (((x) & NDP10X_DSP_CONFIG_FREQDOUT_DOUT_MASK) >> NDP10X_DSP_CONFIG_FREQDOUT_DOUT_SHIFT)

/*
 * block ndp10x.dnn_config, base 0x4000d000
 */
#define NDP10X_DNN_CONFIG 0x4000d000U
#define NDP10X_DNN_CONFIG_SIZE 0x00001000U
/* register ndp10x.dnn_config.id */
#define NDP10X_DNN_CONFIG_ID 0x4000d000U
/* register ndp10x.dnn_config.dnnctl0 */
#define NDP10X_DNN_CONFIG_DNNCTL0 0x4000d004U
#define NDP10X_DNN_CONFIG_DNNCTL0_RSTB_SHIFT 0
#define NDP10X_DNN_CONFIG_DNNCTL0_RSTB_MASK 0x00000001U
#define NDP10X_DNN_CONFIG_DNNCTL0_RSTB(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL0_RSTB_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_RSTB_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_RSTB_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_RSTB_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL0_RSTB_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_RSTB_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_RSTB_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL0_RSTB_MASK) >> NDP10X_DNN_CONFIG_DNNCTL0_RSTB_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_RSTB_DEFAULT 0x00000001U
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLE_SHIFT 1
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLE_MASK 0x00000002U
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLE(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL0_ENABLE_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_ENABLE_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL0_ENABLE_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_ENABLE_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLE_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL0_ENABLE_MASK) >> NDP10X_DNN_CONFIG_DNNCTL0_ENABLE_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLE_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES_SHIFT 2
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES_MASK 0x00000004U
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES_MASK) >> NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLESAMPLES_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS_SHIFT 3
#define NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS_MASK 0x00000008U
#define NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS_MASK) >> NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_MEMACCESS_DEFAULT 0x00000001U
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST_SHIFT 4
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST_MASK 0x00000010U
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST_MASK) >> NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_ENABLEHIST_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS_SHIFT 5
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS_MASK 0x000000e0U
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS_MASK) >> NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMLAYERS_DEFAULT 0x00000004U
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT_SHIFT 8
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT_MASK 0x00003f00U
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT_MASK) >> NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_NUMFILT_DEFAULT 0x00000028U
#define NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT_SHIFT 15
#define NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT_MASK 0x00008000U
#define NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT_MASK) >> NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_LOGOUT_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_SHIFT(i) (((i) * 3) + 16)
#define NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_MASK(i) \
        (0x7U << NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT(i, v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_INSERT(x, i, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_SHIFT(i)))
#define NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_MASK_INSERT(x, i, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_MASK(i)) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_SHIFT(i)))
#define NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_EXTRACT(x, i) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_MASK(i)) >> NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_COUNT 4
#define NDP10X_DNN_CONFIG_DNNCTL0_OUTSHIFT_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT_SHIFT 28
#define NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT_MASK 0x10000000U
#define NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT_MASK) >> NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL0_SIGNEDINPUT_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNCTL0_DEFAULT 0x00002889U 
/* register ndp10x.dnn_config.dnnctl1 */
#define NDP10X_DNN_CONFIG_DNNCTL1 0x4000d008U
#define NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE_SHIFT 0
#define NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE_MASK 0x000000ffU
#define NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE_MASK) >> NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL1_EXPSCALE_DEFAULT 0x00000020U
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS_SHIFT 8
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS_MASK 0x0007ff00U
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS_MASK) >> NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMINPUTS_DEFAULT 0x00000640U
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0_SHIFT 19
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0_MASK 0x3ff80000U
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0_MASK) >> NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL1_NUMLAYER0_DEFAULT 0x00000100U
#define NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN_SHIFT 30
#define NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN_MASK 0x40000000U
#define NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN_MASK) >> NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL1_SOFTMAXEN_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNCTL1_DEFAULT 0x08064020U 
/* register ndp10x.dnn_config.dnnctl2 */
#define NDP10X_DNN_CONFIG_DNNCTL2 0x4000d00cU
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0_SHIFT 0
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0_MASK 0x00000007U
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0_MASK) >> NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS0_DEFAULT 0x00000001U
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1_SHIFT 3
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1_MASK 0x00003ff8U
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1_MASK) >> NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER1_DEFAULT 0x00000100U
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1_SHIFT 14
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1_MASK 0x0001c000U
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1_MASK) >> NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS1_DEFAULT 0x00000001U
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2_SHIFT 17
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2_MASK 0x0ffe0000U
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2_MASK) >> NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMLAYER2_DEFAULT 0x00000100U
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2_SHIFT 28
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2_MASK 0x70000000U
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2_MASK) >> NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL2_NUMBIAS2_DEFAULT 0x00000001U
#define NDP10X_DNN_CONFIG_DNNCTL2_DEFAULT 0x12004801U 
/* register ndp10x.dnn_config.dnnctl3 */
#define NDP10X_DNN_CONFIG_DNNCTL3 0x4000d010U
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3_SHIFT 0
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3_MASK 0x000007ffU
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3_MASK) >> NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMLAYER3_DEFAULT 0x00000040U
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3_SHIFT 11
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3_MASK 0x00003800U
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3_MASK) >> NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL3_NUMBIAS3_DEFAULT 0x00000001U
#define NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH_SHIFT 14
#define NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH_MASK 0x003fc000U
#define NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH_MASK) >> NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL3_RUNTHRESH_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH_SHIFT 22
#define NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH_MASK 0x3fc00000U
#define NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH_MASK) >> NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL3_MINTHRESH_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNCTL3_DEFAULT 0x00000840U 
/* register ndp10x.dnn_config.dnnctl4 */
#define NDP10X_DNN_CONFIG_DNNCTL4 0x4000d014U
#define NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_SHIFT(i) (((i) * 8) + 0)
#define NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_MASK(i) \
        (0xffU << NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE(i, v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_INSERT(x, i, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_SHIFT(i)))
#define NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_MASK_INSERT(x, i, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_MASK(i)) | ((v) << NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_SHIFT(i)))
#define NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_EXTRACT(x, i) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_MASK(i)) >> NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_COUNT 4
#define NDP10X_DNN_CONFIG_DNNCTL4_OUTSCALE_DEFAULT 0x00000080U
#define NDP10X_DNN_CONFIG_DNNCTL4_DEFAULT 0x00000080U 
/* register ndp10x.dnn_config.dnnctl5 */
#define NDP10X_DNN_CONFIG_DNNCTL5 0x4000d018U
#define NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB_SHIFT 0
#define NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB_MASK 0xffffffffU
#define NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB_MASK) >> NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL5_MATCHLSB_DEFAULT 0xffffffffU
#define NDP10X_DNN_CONFIG_DNNCTL5_DEFAULT 0xffffffffU 
/* register ndp10x.dnn_config.dnnctl6 */
#define NDP10X_DNN_CONFIG_DNNCTL6 0x4000d01cU
#define NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB_SHIFT 0
#define NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB_MASK 0xffffffffU
#define NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB_MASK) >> NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL6_MATCHMSB_DEFAULT 0xffffffffU
#define NDP10X_DNN_CONFIG_DNNCTL6_DEFAULT 0xffffffffU 
/* register ndp10x.dnn_config.dnnctl7 */
#define NDP10X_DNN_CONFIG_DNNCTL7 0x4000d020U
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS_SHIFT 0
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS_MASK 0x000007ffU
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS_MASK) >> NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMFRAMEINPUTS_DEFAULT 0x00000028U
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS_SHIFT 11
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS_MASK 0x003ff800U
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS_MASK) >> NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMSTATICINPUTS_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS_SHIFT 22
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS_MASK 0x1fc00000U
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS_SHIFT))
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS_MASK) >> NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS_SHIFT)
#define NDP10X_DNN_CONFIG_DNNCTL7_NUMOUTPUTS_DEFAULT 0x00000040U
#define NDP10X_DNN_CONFIG_DNNCTL7_DEFAULT 0x10000028U 
/* register ndp10x.dnn_config.dnnctl8 */
#define NDP10X_DNN_CONFIG_DNNCTL8 0x4000d024U
#define NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_SHIFT(i) (((i) * 3) + 0)
#define NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_MASK(i) \
        (0x7U << NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT(i, v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_INSERT(x, i, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_SHIFT(i)))
#define NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_MASK_INSERT(x, i, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_MASK(i)) | ((v) << NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_SHIFT(i)))
#define NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_EXTRACT(x, i) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_MASK(i)) >> NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_COUNT 4
#define NDP10X_DNN_CONFIG_DNNCTL8_BIASSHIFT_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_SHIFT(i) (((i) * 1) + 12)
#define NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_MASK(i) \
        (0x1U << NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS(i, v) \
        ((v) << NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_INSERT(x, i, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_SHIFT(i)))
#define NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_MASK_INSERT(x, i, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_MASK(i)) | ((v) << NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_SHIFT(i)))
#define NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_EXTRACT(x, i) \
        (((x) & NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_MASK(i)) >> NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_COUNT 4
#define NDP10X_DNN_CONFIG_DNNCTL8_EXPANDWEIGHTS_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNCTL8_DEFAULT 0x00000000U 
/* register ndp10x.dnn_config.dnnsts0 */
#define NDP10X_DNN_CONFIG_DNNSTS0 0x4000d028U
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SHIFT 0
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_MASK 0x000000ffU
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_MASK) >> NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SHIFT 8
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_MASK 0x00000100U
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_MASK) >> NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_FRAMECOUNT_SHIFT 9
#define NDP10X_DNN_CONFIG_DNNSTS0_FRAMECOUNT_MASK 0x00000e00U
#define NDP10X_DNN_CONFIG_DNNSTS0_FRAMECOUNT(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS0_FRAMECOUNT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_FRAMECOUNT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_FRAMECOUNT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_FRAMECOUNT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS0_FRAMECOUNT_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_FRAMECOUNT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_FRAMECOUNT_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS0_FRAMECOUNT_MASK) >> NDP10X_DNN_CONFIG_DNNSTS0_FRAMECOUNT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_MEMERROR_SHIFT 12
#define NDP10X_DNN_CONFIG_DNNSTS0_MEMERROR_MASK 0x00001000U
#define NDP10X_DNN_CONFIG_DNNSTS0_MEMERROR(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MEMERROR_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_MEMERROR_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MEMERROR_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_MEMERROR_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS0_MEMERROR_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MEMERROR_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_MEMERROR_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS0_MEMERROR_MASK) >> NDP10X_DNN_CONFIG_DNNSTS0_MEMERROR_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_RUNDNN_SHIFT 13
#define NDP10X_DNN_CONFIG_DNNSTS0_RUNDNN_MASK 0x00002000U
#define NDP10X_DNN_CONFIG_DNNSTS0_RUNDNN(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS0_RUNDNN_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_RUNDNN_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_RUNDNN_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_RUNDNN_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS0_RUNDNN_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_RUNDNN_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_RUNDNN_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS0_RUNDNN_MASK) >> NDP10X_DNN_CONFIG_DNNSTS0_RUNDNN_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW_SHIFT 14
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW_MASK 0x00004000U
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW_MASK) >> NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_ENABLE_SW_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW_SHIFT 15
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW_MASK 0x007f8000U
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW_MASK) >> NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_SW_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW_SHIFT 23
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW_MASK 0x00800000U
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW_MASK) >> NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS0_MATCHOUT_TOGGLE_SW_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_DNNSTS0_DEFAULT 0x00000000U 
/* register ndp10x.dnn_config.dnnsts1 */
#define NDP10X_DNN_CONFIG_DNNSTS1 0x4000d02cU
#define NDP10X_DNN_CONFIG_DNNSTS1_MATCHFLAGLSB_SHIFT 0
#define NDP10X_DNN_CONFIG_DNNSTS1_MATCHFLAGLSB_MASK 0xffffffffU
#define NDP10X_DNN_CONFIG_DNNSTS1_MATCHFLAGLSB(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS1_MATCHFLAGLSB_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS1_MATCHFLAGLSB_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS1_MATCHFLAGLSB_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS1_MATCHFLAGLSB_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS1_MATCHFLAGLSB_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS1_MATCHFLAGLSB_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS1_MATCHFLAGLSB_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS1_MATCHFLAGLSB_MASK) >> NDP10X_DNN_CONFIG_DNNSTS1_MATCHFLAGLSB_SHIFT)
/* register ndp10x.dnn_config.dnnsts2 */
#define NDP10X_DNN_CONFIG_DNNSTS2 0x4000d030U
#define NDP10X_DNN_CONFIG_DNNSTS2_MATCHFLAGMSB_SHIFT 0
#define NDP10X_DNN_CONFIG_DNNSTS2_MATCHFLAGMSB_MASK 0xffffffffU
#define NDP10X_DNN_CONFIG_DNNSTS2_MATCHFLAGMSB(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS2_MATCHFLAGMSB_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS2_MATCHFLAGMSB_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS2_MATCHFLAGMSB_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS2_MATCHFLAGMSB_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS2_MATCHFLAGMSB_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS2_MATCHFLAGMSB_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS2_MATCHFLAGMSB_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS2_MATCHFLAGMSB_MASK) >> NDP10X_DNN_CONFIG_DNNSTS2_MATCHFLAGMSB_SHIFT)
/* register ndp10x.dnn_config.dnnsts3 */
#define NDP10X_DNN_CONFIG_DNNSTS3 0x4000d034U
#define NDP10X_DNN_CONFIG_DNNSTS3_ZEROCOUNT_SHIFT 0
#define NDP10X_DNN_CONFIG_DNNSTS3_ZEROCOUNT_MASK 0x00000fffU
#define NDP10X_DNN_CONFIG_DNNSTS3_ZEROCOUNT(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS3_ZEROCOUNT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS3_ZEROCOUNT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS3_ZEROCOUNT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS3_ZEROCOUNT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS3_ZEROCOUNT_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS3_ZEROCOUNT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS3_ZEROCOUNT_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS3_ZEROCOUNT_MASK) >> NDP10X_DNN_CONFIG_DNNSTS3_ZEROCOUNT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS3_ZEROINCOUNT_SHIFT 12
#define NDP10X_DNN_CONFIG_DNNSTS3_ZEROINCOUNT_MASK 0x00fff000U
#define NDP10X_DNN_CONFIG_DNNSTS3_ZEROINCOUNT(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS3_ZEROINCOUNT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS3_ZEROINCOUNT_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS3_ZEROINCOUNT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS3_ZEROINCOUNT_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS3_ZEROINCOUNT_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS3_ZEROINCOUNT_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS3_ZEROINCOUNT_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS3_ZEROINCOUNT_MASK) >> NDP10X_DNN_CONFIG_DNNSTS3_ZEROINCOUNT_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS3_MAXVALUE_SHIFT 24
#define NDP10X_DNN_CONFIG_DNNSTS3_MAXVALUE_MASK 0xff000000U
#define NDP10X_DNN_CONFIG_DNNSTS3_MAXVALUE(v) \
        ((v) << NDP10X_DNN_CONFIG_DNNSTS3_MAXVALUE_SHIFT)
#define NDP10X_DNN_CONFIG_DNNSTS3_MAXVALUE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNSTS3_MAXVALUE_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS3_MAXVALUE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNSTS3_MAXVALUE_MASK) | ((v) << NDP10X_DNN_CONFIG_DNNSTS3_MAXVALUE_SHIFT))
#define NDP10X_DNN_CONFIG_DNNSTS3_MAXVALUE_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_DNNSTS3_MAXVALUE_MASK) >> NDP10X_DNN_CONFIG_DNNSTS3_MAXVALUE_SHIFT)
/* register array ndp10x.dnn_config.dnnmatch[16] */
#define NDP10X_DNN_CONFIG_DNNMATCH(i) (0x4000d038U + ((i) << 2))
#define NDP10X_DNN_CONFIG_DNNMATCH_COUNT 16
#define NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_SHIFT(i) (((i) * 8) + 0)
#define NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_MASK(i) \
        (0xffU << NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNMATCH_LEVEL(i, v) \
        ((v) << NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_INSERT(x, i, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_SHIFT(i)))
#define NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_MASK_INSERT(x, i, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_MASK(i)) | ((v) << NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_SHIFT(i)))
#define NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_EXTRACT(x, i) \
        (((x) & NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_MASK(i)) >> NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_COUNT 4
#define NDP10X_DNN_CONFIG_DNNMATCH_LEVEL_DEFAULT 0x00000080U
#define NDP10X_DNN_CONFIG_DNNMATCH_DEFAULT 0x00000080U 
/* register array ndp10x.dnn_config.dnnact[16] */
#define NDP10X_DNN_CONFIG_DNNACT(i) (0x4000d078U + ((i) << 2))
#define NDP10X_DNN_CONFIG_DNNACT_COUNT 16
#define NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_SHIFT(i) (((i) * 8) + 0)
#define NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_MASK(i) \
        (0xffU << NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNACT_ACTIVATION(i, v) \
        ((v) << NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_INSERT(x, i, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_SHIFT(i)))
#define NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_MASK_INSERT(x, i, v) \
        (((x) & ~NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_MASK(i)) | ((v) << NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_SHIFT(i)))
#define NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_EXTRACT(x, i) \
        (((x) & NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_MASK(i)) >> NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_SHIFT(i))
#define NDP10X_DNN_CONFIG_DNNACT_ACTIVATION_COUNT 4
/* register ndp10x.dnn_config.mem0 */
#define NDP10X_DNN_CONFIG_MEM0 0x4000d0b8U
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_READ_SHIFT 0
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_READ_MASK 0x00000007U
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_READ(v) \
        ((v) << NDP10X_DNN_CONFIG_MEM0_MARGIN_READ_SHIFT)
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_READ_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_MEM0_MARGIN_READ_SHIFT))
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_READ_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_MEM0_MARGIN_READ_MASK) | ((v) << NDP10X_DNN_CONFIG_MEM0_MARGIN_READ_SHIFT))
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_READ_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_MEM0_MARGIN_READ_MASK) >> NDP10X_DNN_CONFIG_MEM0_MARGIN_READ_SHIFT)
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_READ_DEFAULT 0x00000007U
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE_SHIFT 3
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE_MASK 0x00000018U
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE(v) \
        ((v) << NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE_SHIFT)
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE_SHIFT))
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE_MASK) | ((v) << NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE_SHIFT))
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE_MASK) >> NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE_SHIFT)
#define NDP10X_DNN_CONFIG_MEM0_MARGIN_WRITE_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_MEM0_READ_ASSIST_SHIFT 5
#define NDP10X_DNN_CONFIG_MEM0_READ_ASSIST_MASK 0x000000e0U
#define NDP10X_DNN_CONFIG_MEM0_READ_ASSIST(v) \
        ((v) << NDP10X_DNN_CONFIG_MEM0_READ_ASSIST_SHIFT)
#define NDP10X_DNN_CONFIG_MEM0_READ_ASSIST_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_MEM0_READ_ASSIST_SHIFT))
#define NDP10X_DNN_CONFIG_MEM0_READ_ASSIST_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_MEM0_READ_ASSIST_MASK) | ((v) << NDP10X_DNN_CONFIG_MEM0_READ_ASSIST_SHIFT))
#define NDP10X_DNN_CONFIG_MEM0_READ_ASSIST_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_MEM0_READ_ASSIST_MASK) >> NDP10X_DNN_CONFIG_MEM0_READ_ASSIST_SHIFT)
#define NDP10X_DNN_CONFIG_MEM0_READ_ASSIST_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST_SHIFT 8
#define NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST_MASK 0x00000700U
#define NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST(v) \
        ((v) << NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST_SHIFT)
#define NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST_SHIFT))
#define NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST_MASK) | ((v) << NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST_SHIFT))
#define NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST_MASK) >> NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST_SHIFT)
#define NDP10X_DNN_CONFIG_MEM0_WRITE_ASSIST_DEFAULT 0x00000007U
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM_SHIFT 11
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM_MASK 0x00003800U
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM(v) \
        ((v) << NDP10X_DNN_CONFIG_MEM0_PG_INRAM_SHIFT)
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_MEM0_PG_INRAM_SHIFT))
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_MEM0_PG_INRAM_MASK) | ((v) << NDP10X_DNN_CONFIG_MEM0_PG_INRAM_SHIFT))
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_MEM0_PG_INRAM_MASK) >> NDP10X_DNN_CONFIG_MEM0_PG_INRAM_SHIFT)
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM_DEFAULT 0x00000006U
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM_RET2 0x1U
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM_RET1 0x5U
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM_ON 0x6U
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM_POWERDOWN 0x7U
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM_MAX 0x7U
#define NDP10X_DNN_CONFIG_MEM0_PG_INRAM_VALID(v) \
        (v == NDP10X_DNN_CONFIG_MEM0_PG_INRAM_RET2 || v == NDP10X_DNN_CONFIG_MEM0_PG_INRAM_RET1 || v == NDP10X_DNN_CONFIG_MEM0_PG_INRAM_ON || v == NDP10X_DNN_CONFIG_MEM0_PG_INRAM_POWERDOWN)
#define NDP10X_DNN_CONFIG_MEM0_DEFAULT 0x00003707U 
/* register ndp10x.dnn_config.mem1 */
#define NDP10X_DNN_CONFIG_MEM1 0x4000d0bcU
#define NDP10X_DNN_CONFIG_MEM1_PG_WRAM_SHIFT 0
#define NDP10X_DNN_CONFIG_MEM1_PG_WRAM_MASK 0x0003ffffU
#define NDP10X_DNN_CONFIG_MEM1_PG_WRAM(v) \
        ((v) << NDP10X_DNN_CONFIG_MEM1_PG_WRAM_SHIFT)
#define NDP10X_DNN_CONFIG_MEM1_PG_WRAM_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_MEM1_PG_WRAM_SHIFT))
#define NDP10X_DNN_CONFIG_MEM1_PG_WRAM_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_MEM1_PG_WRAM_MASK) | ((v) << NDP10X_DNN_CONFIG_MEM1_PG_WRAM_SHIFT))
#define NDP10X_DNN_CONFIG_MEM1_PG_WRAM_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_MEM1_PG_WRAM_MASK) >> NDP10X_DNN_CONFIG_MEM1_PG_WRAM_SHIFT)
#define NDP10X_DNN_CONFIG_MEM1_PG_WRAM_DEFAULT 0x00000000U
#define NDP10X_DNN_CONFIG_MEM1_DEFAULT 0x00000000U 
/* register ndp10x.dnn_config.mem2 */
#define NDP10X_DNN_CONFIG_MEM2 0x4000d0c0U
#define NDP10X_DNN_CONFIG_MEM2_RET1_WRAM_SHIFT 0
#define NDP10X_DNN_CONFIG_MEM2_RET1_WRAM_MASK 0x0003ffffU
#define NDP10X_DNN_CONFIG_MEM2_RET1_WRAM(v) \
        ((v) << NDP10X_DNN_CONFIG_MEM2_RET1_WRAM_SHIFT)
#define NDP10X_DNN_CONFIG_MEM2_RET1_WRAM_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_MEM2_RET1_WRAM_SHIFT))
#define NDP10X_DNN_CONFIG_MEM2_RET1_WRAM_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_MEM2_RET1_WRAM_MASK) | ((v) << NDP10X_DNN_CONFIG_MEM2_RET1_WRAM_SHIFT))
#define NDP10X_DNN_CONFIG_MEM2_RET1_WRAM_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_MEM2_RET1_WRAM_MASK) >> NDP10X_DNN_CONFIG_MEM2_RET1_WRAM_SHIFT)
#define NDP10X_DNN_CONFIG_MEM2_RET1_WRAM_DEFAULT 0x0003ffffU
#define NDP10X_DNN_CONFIG_MEM2_DEFAULT 0x0003ffffU 
/* register ndp10x.dnn_config.mem3 */
#define NDP10X_DNN_CONFIG_MEM3 0x4000d0c4U
#define NDP10X_DNN_CONFIG_MEM3_RET2_WRAM_SHIFT 0
#define NDP10X_DNN_CONFIG_MEM3_RET2_WRAM_MASK 0x0003ffffU
#define NDP10X_DNN_CONFIG_MEM3_RET2_WRAM(v) \
        ((v) << NDP10X_DNN_CONFIG_MEM3_RET2_WRAM_SHIFT)
#define NDP10X_DNN_CONFIG_MEM3_RET2_WRAM_INSERT(x, v) \
        ((x) | ((v) << NDP10X_DNN_CONFIG_MEM3_RET2_WRAM_SHIFT))
#define NDP10X_DNN_CONFIG_MEM3_RET2_WRAM_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_DNN_CONFIG_MEM3_RET2_WRAM_MASK) | ((v) << NDP10X_DNN_CONFIG_MEM3_RET2_WRAM_SHIFT))
#define NDP10X_DNN_CONFIG_MEM3_RET2_WRAM_EXTRACT(x) \
        (((x) & NDP10X_DNN_CONFIG_MEM3_RET2_WRAM_MASK) >> NDP10X_DNN_CONFIG_MEM3_RET2_WRAM_SHIFT)
#define NDP10X_DNN_CONFIG_MEM3_RET2_WRAM_DEFAULT 0x0003ffffU
#define NDP10X_DNN_CONFIG_MEM3_DEFAULT 0x0003ffffU 

/*
 * block ndp10x.gpio, base 0x40011000
 */
#define NDP10X_GPIO 0x40011000U
#define NDP10X_GPIO_SIZE 0x00001000U
/* register ndp10x.gpio.data */
#define NDP10X_GPIO_DATA 0x40011000U
#define NDP10X_GPIO_DATA_VAL_SHIFT 0
#define NDP10X_GPIO_DATA_VAL_MASK 0x0000ffffU
#define NDP10X_GPIO_DATA_VAL(v) \
        ((v) << NDP10X_GPIO_DATA_VAL_SHIFT)
#define NDP10X_GPIO_DATA_VAL_INSERT(x, v) \
        ((x) | ((v) << NDP10X_GPIO_DATA_VAL_SHIFT))
#define NDP10X_GPIO_DATA_VAL_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_GPIO_DATA_VAL_MASK) | ((v) << NDP10X_GPIO_DATA_VAL_SHIFT))
#define NDP10X_GPIO_DATA_VAL_EXTRACT(x) \
        (((x) & NDP10X_GPIO_DATA_VAL_MASK) >> NDP10X_GPIO_DATA_VAL_SHIFT)
/* register ndp10x.gpio.dataout */
#define NDP10X_GPIO_DATAOUT 0x40011004U
#define NDP10X_GPIO_DATAOUT_VAL_SHIFT 0
#define NDP10X_GPIO_DATAOUT_VAL_MASK 0x0000ffffU
#define NDP10X_GPIO_DATAOUT_VAL(v) \
        ((v) << NDP10X_GPIO_DATAOUT_VAL_SHIFT)
#define NDP10X_GPIO_DATAOUT_VAL_INSERT(x, v) \
        ((x) | ((v) << NDP10X_GPIO_DATAOUT_VAL_SHIFT))
#define NDP10X_GPIO_DATAOUT_VAL_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_GPIO_DATAOUT_VAL_MASK) | ((v) << NDP10X_GPIO_DATAOUT_VAL_SHIFT))
#define NDP10X_GPIO_DATAOUT_VAL_EXTRACT(x) \
        (((x) & NDP10X_GPIO_DATAOUT_VAL_MASK) >> NDP10X_GPIO_DATAOUT_VAL_SHIFT)
#define NDP10X_GPIO_DATAOUT_VAL_DEFAULT 0x00000000U
#define NDP10X_GPIO_DATAOUT_DEFAULT 0x00000000U 
/* register ndp10x.gpio.outset */
#define NDP10X_GPIO_OUTSET 0x40011010U
#define NDP10X_GPIO_OUTSET_VAL_SHIFT 0
#define NDP10X_GPIO_OUTSET_VAL_MASK 0x0000ffffU
#define NDP10X_GPIO_OUTSET_VAL(v) \
        ((v) << NDP10X_GPIO_OUTSET_VAL_SHIFT)
#define NDP10X_GPIO_OUTSET_VAL_INSERT(x, v) \
        ((x) | ((v) << NDP10X_GPIO_OUTSET_VAL_SHIFT))
#define NDP10X_GPIO_OUTSET_VAL_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_GPIO_OUTSET_VAL_MASK) | ((v) << NDP10X_GPIO_OUTSET_VAL_SHIFT))
#define NDP10X_GPIO_OUTSET_VAL_EXTRACT(x) \
        (((x) & NDP10X_GPIO_OUTSET_VAL_MASK) >> NDP10X_GPIO_OUTSET_VAL_SHIFT)
#define NDP10X_GPIO_OUTSET_VAL_DEFAULT 0x00000000U
#define NDP10X_GPIO_OUTSET_DEFAULT 0x00000000U 
/* register ndp10x.gpio.outclr */
#define NDP10X_GPIO_OUTCLR 0x40011014U
#define NDP10X_GPIO_OUTCLR_VAL_SHIFT 0
#define NDP10X_GPIO_OUTCLR_VAL_MASK 0x0000ffffU
#define NDP10X_GPIO_OUTCLR_VAL(v) \
        ((v) << NDP10X_GPIO_OUTCLR_VAL_SHIFT)
#define NDP10X_GPIO_OUTCLR_VAL_INSERT(x, v) \
        ((x) | ((v) << NDP10X_GPIO_OUTCLR_VAL_SHIFT))
#define NDP10X_GPIO_OUTCLR_VAL_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_GPIO_OUTCLR_VAL_MASK) | ((v) << NDP10X_GPIO_OUTCLR_VAL_SHIFT))
#define NDP10X_GPIO_OUTCLR_VAL_EXTRACT(x) \
        (((x) & NDP10X_GPIO_OUTCLR_VAL_MASK) >> NDP10X_GPIO_OUTCLR_VAL_SHIFT)
#define NDP10X_GPIO_OUTCLR_VAL_DEFAULT 0x00000000U
#define NDP10X_GPIO_OUTCLR_DEFAULT 0x00000000U 

/*
 * block ndp10x.sysctl, base 0x4001f000
 */
#define NDP10X_SYSCTL 0x4001f000U
#define NDP10X_SYSCTL_SIZE 0x00001000U
/* register ndp10x.sysctl.memctrl */
#define NDP10X_SYSCTL_MEMCTRL 0x4001f000U
#define NDP10X_SYSCTL_MEMCTRL_REMAP_SHIFT 0
#define NDP10X_SYSCTL_MEMCTRL_REMAP_MASK 0x00000001U
#define NDP10X_SYSCTL_MEMCTRL_REMAP(v) \
        ((v) << NDP10X_SYSCTL_MEMCTRL_REMAP_SHIFT)
#define NDP10X_SYSCTL_MEMCTRL_REMAP_INSERT(x, v) \
        ((x) | ((v) << NDP10X_SYSCTL_MEMCTRL_REMAP_SHIFT))
#define NDP10X_SYSCTL_MEMCTRL_REMAP_MASK_INSERT(x, v) \
        (((x) & ~NDP10X_SYSCTL_MEMCTRL_REMAP_MASK) | ((v) << NDP10X_SYSCTL_MEMCTRL_REMAP_SHIFT))
#define NDP10X_SYSCTL_MEMCTRL_REMAP_EXTRACT(x) \
        (((x) & NDP10X_SYSCTL_MEMCTRL_REMAP_MASK) >> NDP10X_SYSCTL_MEMCTRL_REMAP_SHIFT)
#define NDP10X_SYSCTL_MEMCTRL_REMAP_DEFAULT 0x00000001U
#define NDP10X_SYSCTL_MEMCTRL_DEFAULT 0x00000001U 

/*
 * block ndp10x.dnnram, base 0x60000000
 */
#define NDP10X_DNNRAM 0x60000000U
#define NDP10X_DNNRAM_SIZE 0x00048000U

/*
 * block ndp10x.dnnfeature, base 0x60060000
 */
#define NDP10X_DNNFEATURE 0x60060000U
#define NDP10X_DNNFEATURE_SIZE 0x00001000U

/*
 * block ndp10x.dnnstaticfeature, base 0x60061000
 */
#define NDP10X_DNNSTATICFEATURE 0x60061000U
#define NDP10X_DNNSTATICFEATURE_SIZE 0x00001000U

/*
 * block ndp10x.dnncompute, base 0x60062000
 */
#define NDP10X_DNNCOMPUTE 0x60062000U
#define NDP10X_DNNCOMPUTE_SIZE 0x00002000U

/*
 * block ndp10x.sysrom, base 0xf0001000
 */
#define NDP10X_SYSROM 0xf0001000U
#define NDP10X_SYSROM_SIZE 0x00001000U

#ifdef __cplusplus
}
#endif

#endif
