## Java Memory Model（JMM）
**Java 内存模型**（JMM）定义了**主内存**（Main Memory）、**工作内存**（Working Memory）抽象概念，用于**屏蔽各种硬件和操作系统的内存访问差异**，

### 主内存
所有**共享变量**存储的位置。

### 工作内存
每个线程都有自己的工作内存，保存了该线程使用的变量的**主内存副本**。线程对变量的**读写**必须在**工作内存**中进行，不能直接读写主内存中的数据，不同线程之间也无法直接访问对方的工作内存。

### happens-before
若**操作 A** happens-before **操作 B**，A 在内存上所做的操作对操作 B 都是**可见的**。

常见的几种天然 happens-before 关系：

- 同一个线程中的每一个操作，happens-before 该线程中的任意后续操作

- 对一个锁的解锁，happens-before 于随后对这个锁的加锁

- 对一个 volatile 变量的写，happens-before 于任意后续对这个 volatile 变量的读。

- 如果 A happens-before B，且 B happens-before C，那么 A happens-before C。

- 如果线程 A 执行`ThreadB.start()`启动线程 B，那么线程 A 的`ThreadB.start()`操作 happens-before 于线程 B 中的任意操作

- 如果线程 A 执行操作`ThreadB.join()`并成功返回，那么线程 B 中的任意操作 happens-before 于线程 A 从`ThreadB.join()`操作成功返回

## 内存屏障
`volatile`不能保证**原子性**，但可以保证**可见性**与有序性，正是借助了**内存屏障**。

内存屏障实际上就是一种 **JVM 指令**，由 JVM 自动插入。

### 读屏障（lfence）
保证屏障**之后**的**读写**操作不会重排到屏障之前

保证屏障**之后**对共享变量的**读**取都是主内存的**最新**数据。

### 写屏障（sfence）
保证屏障**之前**的**读写**操作不会重排到屏障之后

保证屏障**之前**对共享变量的改动都**同步到主内存**中

### 源码中的四种屏障
|屏障类型   |说明                                                       |效果                                                    |
|:--------:|:---------------------------------------------------------:|:------------------------------------------------------:|
|LoadLoad  |保证 Load1 的**读**先于 Load2 及之后的**读**                 |禁止后面的**普通读**与前面的 **volatile 读**重排序         |
|LoadStore |保证 Load1 的**读**先于 Store2 及之后的**写**                |禁止后面的**普通写**与前面的 **volatile 读**重排序         |
|StoreStore|保证 Store1 的**写**（刷新到主内存）先于 Store2 及之后的**写**|禁止前面的**普通写**与后面的 **volatile 写** 重排序        |
|StoreLoad |保证 Stroe1 的**写**（刷新到主内存）先于 Load2 及之后的**读** |禁止前面的 **volatile 写**与后面的 **volatile 读写**重排序 |

### volatile 插入屏障时机
- 在每个 **volatile 读** 后面插入`LoadLoad`屏障和`LoadStore`屏障

- 在每个 **volatile 写** 前面插入`StroeStore`屏障，后面插入`StoreLoad`屏障

## 重排序规则
- 如果**第一个操作**是 **volatile 读**，那无论第二个操作是什么，都不能重排序

- 如果**第二个操作**是 **volatile 写**，那无论第一个操作是什么，都不能重排序

- 如果**第一个操作**是 **volatile 写**，**第二个操作**是 **volatile 读**，那不能重排序

![](https://s2.loli.net/2022/07/27/tqidzVEIMcw9CkT.png)