#ifndef __HALCLKHWIOASM_H__
#define __HALCLKHWIOASM_H__
/*
===========================================================================
*/
/**
  @file HALclkHWIOASM.h
  @brief Auto-generated HWIO interface include file.

  This file contains HWIO register definitions for the following modules:
    LPASS_LPASS_CC_REG
    LPASS_QDSP6SS_PUB
    LPASS_QDSP6SS_CSR
    TCSR_TCSR_REGS

  'Include' filters applied: 
  'Exclude' filters applied: RESERVED DUMMY 
*/
/*
  ===========================================================================

  Copyright (c) 2014 Qualcomm Technologies Incorporated.
  All Rights Reserved.
  Qualcomm Confidential and Proprietary

  Export of this technology or software is regulated by the U.S. Government.
  Diversion contrary to U.S. law prohibited.

  All ideas, data and information contained in or disclosed by
  this document are confidential and proprietary information of
  Qualcomm Technologies Incorporated and all rights therein are expressly reserved.
  By accepting this material the recipient agrees that this material
  and the information contained therein are held in confidence and in
  trust and will not be used, copied, reproduced in whole or in part,
  nor its contents revealed in any manner to others without the express
  written permission of Qualcomm Technologies Incorporated.

  ===========================================================================

  $Header: //components/rel/core.adsp/2.6.1/systemdrivers/hal/clk/hw/msm8994/inc/HALclkHWIOASM.h#1 $
  $DateTime: 2014/10/16 12:45:40 $
  $Author: pwbldsvc $

  ===========================================================================
*/

/*
 * HWIO base definitions
 */
#define LPASS_BASE                 LPASS_BASE_PHYS
#define LPASS_BASE_PHYS            0xFE000000
#define LPASS_LPASS_BASE           LPASS_BASE
#define LPASS_BASE_SIZE            0x00300000
#define CORE_TOP_CSR_BASE          0xfd480000


/*----------------------------------------------------------------------------
 * MODULE: LPASS_LPASS_CC_REG
 *--------------------------------------------------------------------------*/

#define LPASS_LPASS_CC_REG_REG_BASE                                                            (LPASS_BASE      + 0x00000000)
#define LPASS_LPASS_CC_REG_REG_BASE_OFFS                                                       0x00000000

#define HWIO_LPASS_LPAAUDIO_PLL_MODE_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00000000)
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00000000)
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_RMSK                                                      0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_MODE_ADDR, HWIO_LPASS_LPAAUDIO_PLL_MODE_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_MODE_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_MODE_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_MODE_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_MODE_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_LOCK_DET_BMSK                                         0x80000000
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_LOCK_DET_SHFT                                               0x1f
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_ACTIVE_FLAG_BMSK                                      0x40000000
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_ACTIVE_FLAG_SHFT                                            0x1e
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_ACK_LATCH_BMSK                                        0x20000000
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_ACK_LATCH_SHFT                                              0x1d
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_RESERVE_BITS28_24_BMSK                                    0x1f000000
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_RESERVE_BITS28_24_SHFT                                          0x18
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                             0x800000
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                                 0x17
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_UPDATE_BMSK                                             0x400000
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_UPDATE_SHFT                                                 0x16
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_VOTE_FSM_RESET_BMSK                                     0x200000
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_VOTE_FSM_RESET_SHFT                                         0x15
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_VOTE_FSM_ENA_BMSK                                       0x100000
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_VOTE_FSM_ENA_SHFT                                           0x14
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_BIAS_COUNT_BMSK                                          0xfc000
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_BIAS_COUNT_SHFT                                              0xe
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_LOCK_COUNT_BMSK                                           0x3f00
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_LOCK_COUNT_SHFT                                              0x8
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_RESERVE_BITS7_4_BMSK                                            0xf0
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_RESERVE_BITS7_4_SHFT                                             0x4
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_PLLTEST_BMSK                                                 0x8
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_PLLTEST_SHFT                                                 0x3
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_RESET_N_BMSK                                                 0x4
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_RESET_N_SHFT                                                 0x2
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_BYPASSNL_BMSK                                                0x2
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_BYPASSNL_SHFT                                                0x1
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_OUTCTRL_BMSK                                                 0x1
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_PLL_OUTCTRL_SHFT                                                 0x0

#define HWIO_LPASS_LPAAUDIO_PLL_L_VAL_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x00000004)
#define HWIO_LPASS_LPAAUDIO_PLL_L_VAL_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00000004)
#define HWIO_LPASS_LPAAUDIO_PLL_L_VAL_RMSK                                                     0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_L_VAL_ADDR, HWIO_LPASS_LPAAUDIO_PLL_L_VAL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_L_VAL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_L_VAL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_L_VAL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_L_VAL_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_L_VAL_RESERVE_BITS_31_8_BMSK                                   0xffffff00
#define HWIO_LPASS_LPAAUDIO_PLL_L_VAL_RESERVE_BITS_31_8_SHFT                                          0x8
#define HWIO_LPASS_LPAAUDIO_PLL_L_VAL_PLL_L_BMSK                                                     0xff
#define HWIO_LPASS_LPAAUDIO_PLL_L_VAL_PLL_L_SHFT                                                      0x0

#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_ADDR                                                 (LPASS_LPASS_CC_REG_REG_BASE      + 0x00000008)
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_OFFS                                                 (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00000008)
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_RMSK                                                 0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_ADDR, HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_PLL_ALPHA_31_0_BMSK                                  0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_PLL_ALPHA_31_0_SHFT                                         0x0

#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_ADDR                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000000c)
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_OFFS                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000000c)
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_RMSK                                               0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_ADDR, HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_RESERVE_BITS_31_8_BMSK                             0xffffff00
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_RESERVE_BITS_31_8_SHFT                                    0x8
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_PLL_ALPHA_39_32_BMSK                                     0xff
#define HWIO_LPASS_LPAAUDIO_PLL_ALPHA_VAL_U_PLL_ALPHA_39_32_SHFT                                      0x0

#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_ADDR                                                  (LPASS_LPASS_CC_REG_REG_BASE      + 0x00000010)
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_OFFS                                                  (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00000010)
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_RMSK                                                  0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_ADDR, HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_RESERVE_BITS31_25_BMSK                                0xfe000000
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_RESERVE_BITS31_25_SHFT                                      0x19
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_ALPHA_EN_BMSK                                          0x1000000
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_ALPHA_EN_SHFT                                               0x18
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_RESERVE_BITS23_14_BMSK                                  0xffc000
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_RESERVE_BITS23_14_SHFT                                       0xe
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_INCLK_SEL_BMSK                                            0x3000
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_INCLK_SEL_SHFT                                               0xc
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_RESERVE_BITS11_10_BMSK                                     0xc00
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_RESERVE_BITS11_10_SHFT                                       0xa
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_POSTDIV_CTL_BMSK                                           0x300
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_POSTDIV_CTL_SHFT                                             0x8
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_OUTPUT_INV_BMSK                                             0x80
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_OUTPUT_INV_SHFT                                              0x7
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_RESERVE_BITS6_5_BMSK                                        0x60
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_RESERVE_BITS6_5_SHFT                                         0x5
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_PLLOUT_LV_TEST_BMSK                                         0x10
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_PLLOUT_LV_TEST_SHFT                                          0x4
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_PLLOUT_LV_EARLY_BMSK                                         0x8
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_PLLOUT_LV_EARLY_SHFT                                         0x3
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_PLLOUT_LV_AUX2_BMSK                                          0x4
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_PLLOUT_LV_AUX2_SHFT                                          0x2
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_PLLOUT_LV_AUX_BMSK                                           0x2
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_PLLOUT_LV_AUX_SHFT                                           0x1
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_PLLOUT_LV_MAIN_BMSK                                          0x1
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_PLLOUT_LV_MAIN_SHFT                                          0x0

#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_ADDR                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x00000014)
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_OFFS                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00000014)
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_RMSK                                                0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_ADDR, HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_RESERVE_BITS31_0_BMSK                               0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_USER_CTL_U_RESERVE_BITS31_0_SHFT                                      0x0

#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_ADDR                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x00000018)
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_OFFS                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00000018)
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_RMSK                                                0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_ADDR, HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_RESERVE_BITS31_18_BMSK                              0xfffc0000
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_RESERVE_BITS31_18_SHFT                                    0x12
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_DITHER_SEL_BMSK                                        0x30000
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_DITHER_SEL_SHFT                                           0x10
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_CORR_EN_BMSK                                            0x8000
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_CORR_EN_SHFT                                               0xf
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_RVSIG_DEL_BMSK                                          0x6000
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_RVSIG_DEL_SHFT                                             0xd
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_PFD_DZSEL_BMSK                                          0x1800
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_PFD_DZSEL_SHFT                                             0xb
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_FORCE_ISEED_BMSK                                         0x400
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_FORCE_ISEED_SHFT                                           0xa
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_CPI_2X_BMSK                                              0x200
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_CPI_2X_SHFT                                                0x9
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_CPI_CNT_BMSK                                             0x1c0
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_CPI_CNT_SHFT                                               0x6
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_FILT_BS_CNTL_BMSK                                         0x30
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_FILT_BS_CNTL_SHFT                                          0x4
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_SEL_IREG_OSC_BMSK                                          0xc
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_SEL_IREG_OSC_SHFT                                          0x2
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_LCKDET_CNFG_BMSK                                           0x3
#define HWIO_LPASS_LPAAUDIO_PLL_CONFIG_CTL_LCKDET_CNFG_SHFT                                           0x0

#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ADDR                                                  (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000001c)
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_OFFS                                                  (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000001c)
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_RMSK                                                  0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ADDR, HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_RESERVE_BITS31_23_BMSK                                0xff800000
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_RESERVE_BITS31_23_SHFT                                      0x17
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_EN_BMSK                                                 0x700000
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_EN_SHFT                                                     0x14
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_PUP_BMSK                                                 0x80000
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_PUP_SHFT                                                    0x13
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_CFG_BMSK                                                 0x60000
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_CFG_SHFT                                                    0x11
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_TEST_OUT_SEL_BMSK                                        0x10000
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_TEST_OUT_SEL_SHFT                                           0x10
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_RESERVE_BITS15_10_BMSK                                    0xfc00
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_RESERVE_BITS15_10_SHFT                                       0xa
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_SEL_IEXT_BMSK                                              0x200
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_SEL_IEXT_SHFT                                                0x9
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_DTEST_SEL_BMSK                                             0x180
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_DTEST_SEL_SHFT                                               0x7
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_BYP_TESTAMP_BMSK                                            0x40
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_BYP_TESTAMP_SHFT                                             0x6
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ATEST1_SEL_BMSK                                             0x30
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ATEST1_SEL_SHFT                                              0x4
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ATEST0_SEL_BMSK                                              0xc
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ATEST0_SEL_SHFT                                              0x2
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ATEST1_EN_BMSK                                               0x2
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ATEST1_EN_SHFT                                               0x1
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ATEST0_EN_BMSK                                               0x1
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_ATEST0_EN_SHFT                                               0x0

#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_ADDR                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x00000020)
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_OFFS                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00000020)
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_RMSK                                                0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_ADDR, HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_RESERVE_BITS31_0_BMSK                               0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_TEST_CTL_U_RESERVE_BITS31_0_SHFT                                      0x0

#define HWIO_LPASS_LPAAUDIO_PLL_STATUS_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x00000024)
#define HWIO_LPASS_LPAAUDIO_PLL_STATUS_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00000024)
#define HWIO_LPASS_LPAAUDIO_PLL_STATUS_RMSK                                                        0xffff
#define HWIO_LPASS_LPAAUDIO_PLL_STATUS_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_STATUS_ADDR, HWIO_LPASS_LPAAUDIO_PLL_STATUS_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_STATUS_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_STATUS_RESERVE_BITS15_2_BMSK                                       0xfffc
#define HWIO_LPASS_LPAAUDIO_PLL_STATUS_RESERVE_BITS15_2_SHFT                                          0x2
#define HWIO_LPASS_LPAAUDIO_PLL_STATUS_PLL_ACK_LATCH_BMSK                                             0x2
#define HWIO_LPASS_LPAAUDIO_PLL_STATUS_PLL_ACK_LATCH_SHFT                                             0x1
#define HWIO_LPASS_LPAAUDIO_PLL_STATUS_CLOCK_DETECT_BMSK                                              0x1
#define HWIO_LPASS_LPAAUDIO_PLL_STATUS_CLOCK_DETECT_SHFT                                              0x0

#define HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_ADDR                                                  (LPASS_LPASS_CC_REG_REG_BASE      + 0x00000028)
#define HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_OFFS                                                  (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00000028)
#define HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_RMSK                                                  0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_ADDR, HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                               0xffffffff
#define HWIO_LPASS_LPAAUDIO_PLL_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                      0x0

#define HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_ADDR                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000002c)
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_OFFS                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000002c)
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_RMSK                                                      0x1
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_ADDR, HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_LPAAUDIO_PLL_CLK_SRC_SEL_BMSK                             0x1
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_SRC_SEL_LPAAUDIO_PLL_CLK_SRC_SEL_SHFT                             0x0

#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_ADDR                                                   (LPASS_LPASS_CC_REG_REG_BASE      + 0x00000030)
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_OFFS                                                   (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00000030)
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_RMSK                                                       0x703f
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_ADDR, HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_CLK_AUX2_DIV_BMSK                                          0x7000
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_CLK_AUX2_DIV_SHFT                                             0xc
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_CLK_AUX_DIV_BMSK                                             0x38
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_CLK_AUX_DIV_SHFT                                              0x3
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_CLK_MAIN_DIV_BMSK                                             0x7
#define HWIO_LPASS_LPAAUDIO_PLL_CLK_DIV_CLK_MAIN_DIV_SHFT                                             0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_ADDR                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x00001004)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_OFFS                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00001004)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_RMSK                                               0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_IN)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_RESERVE_BITS_31_16_BMSK                            0xffff0000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_RESERVE_BITS_31_16_SHFT                                  0x10
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_PLL_L_BMSK                                             0xffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_L_VAL_PLL_L_SHFT                                                0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_ADDR                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x00001008)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_OFFS                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00001008)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_RMSK                                           0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_IN)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_PLL_ALPHA_31_0_BMSK                            0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_PLL_ALPHA_31_0_SHFT                                   0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_ADDR                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000100c)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_OFFS                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000100c)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_RMSK                                         0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_IN)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_RESERVE_BITS_31_8_BMSK                       0xffffff00
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_RESERVE_BITS_31_8_SHFT                              0x8
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_PLL_ALPHA_39_32_BMSK                               0xff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_ALPHA_VAL_U_PLL_ALPHA_39_32_SHFT                                0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_ADDR                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x00001010)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_OFFS                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00001010)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_RMSK                                            0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_IN)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_RESERVE_BITS31_28_BMSK                          0xf0000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_RESERVE_BITS31_28_SHFT                                0x1c
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_SSC_MODE_CONTROL_BMSK                            0x8000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_SSC_MODE_CONTROL_SHFT                                 0x1b
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_RESERVE_BITS26_25_BMSK                           0x6000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_RESERVE_BITS26_25_SHFT                                0x19
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_ALPHA_EN_BMSK                                    0x1000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_ALPHA_EN_SHFT                                         0x18
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_RESERVE_BITS23_22_BMSK                            0xc00000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_RESERVE_BITS23_22_SHFT                                0x16
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_VCO_SEL_BMSK                                      0x300000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_VCO_SEL_SHFT                                          0x14
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_RESERVE_BITS19_15_BMSK                             0xf8000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_RESERVE_BITS19_15_SHFT                                 0xf
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_PRE_DIV_RATIO_BMSK                                  0x7000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_PRE_DIV_RATIO_SHFT                                     0xc
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_POST_DIV_RATIO_BMSK                                  0xf00
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_POST_DIV_RATIO_SHFT                                    0x8
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_OUTPUT_INV_BMSK                                       0x80
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_OUTPUT_INV_SHFT                                        0x7
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_RESERVE_BITS6_5_BMSK                                  0x60
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_RESERVE_BITS6_5_SHFT                                   0x5
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_PLLOUT_LV_TEST_BMSK                                   0x10
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_PLLOUT_LV_TEST_SHFT                                    0x4
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_PLLOUT_LV_EARLY_BMSK                                   0x8
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_PLLOUT_LV_EARLY_SHFT                                   0x3
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_PLLOUT_LV_AUX2_BMSK                                    0x4
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_PLLOUT_LV_AUX2_SHFT                                    0x2
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_PLLOUT_LV_AUX_BMSK                                     0x2
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_PLLOUT_LV_AUX_SHFT                                     0x1
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_PLLOUT_LV_MAIN_BMSK                                    0x1
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_PLLOUT_LV_MAIN_SHFT                                    0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_ADDR                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00001014)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_OFFS                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00001014)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_RMSK                                          0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_IN)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_RESERVE_BITS31_12_BMSK                        0xfffff000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_RESERVE_BITS31_12_SHFT                               0xc
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                        0x800
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                          0xb
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_STATUS_REGISTER_BMSK                               0x700
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_STATUS_REGISTER_SHFT                                 0x8
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_DSM_BMSK                                            0x80
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_DSM_SHFT                                             0x7
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_WRITE_STATE_BMSK                                    0x40
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_WRITE_STATE_SHFT                                     0x6
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_TARGET_CTL_BMSK                                     0x38
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_TARGET_CTL_SHFT                                      0x3
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_LOCK_DET_BMSK                                        0x4
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_LOCK_DET_SHFT                                        0x2
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_FREEZE_PLL_BMSK                                      0x2
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_FREEZE_PLL_SHFT                                      0x1
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_TOGGLE_DET_BMSK                                      0x1
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_USER_CTL_U_TOGGLE_DET_SHFT                                      0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_ADDR                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00001018)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_OFFS                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00001018)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_RMSK                                          0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_IN)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK                  0x80000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                        0x1f
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK                       0x40000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                             0x1e
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK                  0x3c000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                        0x1a
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK                      0x3800000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                           0x17
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                          0x700000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                              0x14
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                          0xff000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                              0xc
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                          0xf00
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                            0x8
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_RESERVE_BITS7_6_BMSK                                0xc0
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_RESERVE_BITS7_6_SHFT                                 0x6
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_REF_CYCLE_BMSK                                      0x30
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_REF_CYCLE_SHFT                                       0x4
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_KFN_BMSK                                             0xf
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CONFIG_CTL_KFN_SHFT                                             0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ADDR                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000101c)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_OFFS                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000101c)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_RMSK                                            0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_IN)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_BIAS_GEN_TRIM_BMSK                              0xe0000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_BIAS_GEN_TRIM_SHFT                                    0x1d
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_DCO_BMSK                                        0x10000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_DCO_SHFT                                              0x1c
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_PROCESS_CALB_BMSK                                0xc000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_PROCESS_CALB_SHFT                                     0x1a
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK                       0x2000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                            0x19
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_FINE_FCW_BMSK                                    0x1f00000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_FINE_FCW_SHFT                                         0x14
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                             0x80000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                                0x13
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_COARSE_FCW_BMSK                                    0x7e000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_COARSE_FCW_SHFT                                        0xd
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_OVERRIDE_COARSE_BMSK                                0x1000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_OVERRIDE_COARSE_SHFT                                   0xc
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_DISABLE_LFSR_BMSK                                    0x800
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_DISABLE_LFSR_SHFT                                      0xb
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_DTEST_SEL_BMSK                                       0x700
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_DTEST_SEL_SHFT                                         0x8
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_DTEST_EN_BMSK                                         0x80
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_DTEST_EN_SHFT                                          0x7
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_BYP_TESTAMP_BMSK                                      0x40
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_BYP_TESTAMP_SHFT                                       0x6
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ATEST1_SEL_BMSK                                       0x30
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ATEST1_SEL_SHFT                                        0x4
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ATEST0_SEL_BMSK                                        0xc
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ATEST0_SEL_SHFT                                        0x2
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ATEST1_EN_BMSK                                         0x2
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ATEST1_EN_SHFT                                         0x1
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ATEST0_EN_BMSK                                         0x1
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_ATEST0_EN_SHFT                                         0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_ADDR                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00001020)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_OFFS                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00001020)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_RMSK                                          0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_IN)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_RESERVE_BITS31_14_BMSK                        0xffffc000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_RESERVE_BITS31_14_SHFT                               0xe
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                        0x2000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                           0xd
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_DTEST_MODE_SEL_BMSK                               0x1800
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_DTEST_MODE_SEL_SHFT                                  0xb
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_NMO_OSC_SEL_BMSK                                   0x600
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_NMO_OSC_SEL_SHFT                                     0x9
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_NMO_EN_BMSK                                        0x100
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_NMO_EN_SHFT                                          0x8
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_NOISE_MAG_BMSK                                      0xe0
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_NOISE_MAG_SHFT                                       0x5
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_NOISE_GEN_BMSK                                      0x10
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_NOISE_GEN_SHFT                                       0x4
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_OSC_BIAS_GND_BMSK                                    0x8
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_OSC_BIAS_GND_SHFT                                    0x3
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                                0x6
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                                0x1
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                                 0x1
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                                 0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_ADDR                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x00001000)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_OFFS                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00001000)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_RMSK                                                0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_IN)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_LOCK_DET_BMSK                                   0x80000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_LOCK_DET_SHFT                                         0x1f
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_ACTIVE_FLAG_BMSK                                0x40000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_ACTIVE_FLAG_SHFT                                      0x1e
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_ACK_LATCH_BMSK                                  0x20000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_ACK_LATCH_SHFT                                        0x1d
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_RESERVE_BITS28_24_BMSK                              0x1f000000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_RESERVE_BITS28_24_SHFT                                    0x18
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK                       0x800000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                           0x17
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_UPDATE_BMSK                                       0x400000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_UPDATE_SHFT                                           0x16
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_VOTE_FSM_RESET_BMSK                               0x200000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_VOTE_FSM_RESET_SHFT                                   0x15
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_VOTE_FSM_ENA_BMSK                                 0x100000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_VOTE_FSM_ENA_SHFT                                     0x14
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_BIAS_COUNT_BMSK                                    0xfc000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_BIAS_COUNT_SHFT                                        0xe
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_LOCK_COUNT_BMSK                                     0x3f00
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_LOCK_COUNT_SHFT                                        0x8
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_RESERVE_BITS7_4_BMSK                                      0xf0
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_RESERVE_BITS7_4_SHFT                                       0x4
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_PLLTEST_BMSK                                           0x8
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_PLLTEST_SHFT                                           0x3
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_RESET_N_BMSK                                           0x4
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_RESET_N_SHFT                                           0x2
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_BYPASSNL_BMSK                                          0x2
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_BYPASSNL_SHFT                                          0x1
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_OUTCTRL_BMSK                                           0x1
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_MODE_PLL_OUTCTRL_SHFT                                           0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_STATUS_ADDR                                              (LPASS_LPASS_CC_REG_REG_BASE      + 0x00001024)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_STATUS_OFFS                                              (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00001024)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_STATUS_RMSK                                              0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_STATUS_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_STATUS_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_STATUS_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_STATUS_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_STATUS_STATUS_31_0_BMSK                                  0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_STATUS_STATUS_31_0_SHFT                                         0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_ADDR                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x00001028)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_OFFS                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00001028)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_RMSK                                            0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_IN)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                         0xffffffff
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                                0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_ADDR                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000102c)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_OFFS                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000102c)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_RMSK                                                0x1
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_IN)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_BMSK                 0x1
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_LPAAUDIO_PRIUS_PLL_CLK_SRC_SEL_SHFT                 0x0

#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_ADDR                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x00001030)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_OFFS                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00001030)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_RMSK                                                 0x703f
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_ADDR, HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_RMSK)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_IN)
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_CLK_AUX2_DIV_BMSK                                    0x7000
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_CLK_AUX2_DIV_SHFT                                       0xc
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_CLK_AUX_DIV_BMSK                                       0x38
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_CLK_AUX_DIV_SHFT                                        0x3
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_CLK_MAIN_DIV_BMSK                                       0x7
#define HWIO_LPASS_LPAAUDIO_PRIUS_PLL_CLK_DIV_CLK_MAIN_DIV_SHFT                                       0x0

#define HWIO_LPASS_LPA_PLL_VOTE_APPS_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00002000)
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00002000)
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_RMSK                                                            0xff
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_IN          \
        in_dword_masked(HWIO_LPASS_LPA_PLL_VOTE_APPS_ADDR, HWIO_LPASS_LPA_PLL_VOTE_APPS_RMSK)
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPA_PLL_VOTE_APPS_ADDR, m)
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_OUT(v)      \
        out_dword(HWIO_LPASS_LPA_PLL_VOTE_APPS_ADDR,v)
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPA_PLL_VOTE_APPS_ADDR,m,v,HWIO_LPASS_LPA_PLL_VOTE_APPS_IN)
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_RESERVE_BITS7_3_BMSK                                            0xf8
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_RESERVE_BITS7_3_SHFT                                             0x3
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_QDSP6SS_PLL_BMSK                                                 0x4
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_QDSP6SS_PLL_SHFT                                                 0x2
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_LPAAUDIO_PRIUS_PLL_BMSK                                          0x2
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_LPAAUDIO_PRIUS_PLL_SHFT                                          0x1
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_LPAAUDIO_PLL_BMSK                                                0x1
#define HWIO_LPASS_LPA_PLL_VOTE_APPS_LPAAUDIO_PLL_SHFT                                                0x0

#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_ADDR                                                   (LPASS_LPASS_CC_REG_REG_BASE      + 0x00003000)
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_OFFS                                                   (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00003000)
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_RMSK                                                         0xff
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_IN          \
        in_dword_masked(HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_ADDR, HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_RMSK)
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_ADDR, m)
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_OUT(v)      \
        out_dword(HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_ADDR,v)
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_ADDR,m,v,HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_IN)
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_RESERVE_BITS7_3_BMSK                                         0xf8
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_RESERVE_BITS7_3_SHFT                                          0x3
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_QDSP6SS_PLL_BMSK                                              0x4
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_QDSP6SS_PLL_SHFT                                              0x2
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_LPAAUDIO_PRIUS_PLL_BMSK                                       0x2
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_LPAAUDIO_PRIUS_PLL_SHFT                                       0x1
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_LPAAUDIO_PLL_BMSK                                             0x1
#define HWIO_LPASS_LPA_PLL_VOTE_LPASSQ6_LPAAUDIO_PLL_SHFT                                             0x0

#define HWIO_LPASS_AUDIO_CORE_BCR_ADDR                                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x00004000)
#define HWIO_LPASS_AUDIO_CORE_BCR_OFFS                                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00004000)
#define HWIO_LPASS_AUDIO_CORE_BCR_RMSK                                                         0x80000007
#define HWIO_LPASS_AUDIO_CORE_BCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_BCR_ADDR, HWIO_LPASS_AUDIO_CORE_BCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_BCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_BCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_BCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_BCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_BCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_BCR_IN)
#define HWIO_LPASS_AUDIO_CORE_BCR_DFD_STATUS_BMSK                                              0x80000000
#define HWIO_LPASS_AUDIO_CORE_BCR_DFD_STATUS_SHFT                                                    0x1f
#define HWIO_LPASS_AUDIO_CORE_BCR_FORCE_RESET_BMSK                                                    0x4
#define HWIO_LPASS_AUDIO_CORE_BCR_FORCE_RESET_SHFT                                                    0x2
#define HWIO_LPASS_AUDIO_CORE_BCR_DFD_EN_BMSK                                                         0x2
#define HWIO_LPASS_AUDIO_CORE_BCR_DFD_EN_SHFT                                                         0x1
#define HWIO_LPASS_AUDIO_CORE_BCR_BLK_ARES_BMSK                                                       0x1
#define HWIO_LPASS_AUDIO_CORE_BCR_BLK_ARES_SHFT                                                       0x0

#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_ADDR                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x00004004)
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_OFFS                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00004004)
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_RMSK                                                0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_CLK_DIV_BMSK                                         0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_CLK_DIV_SHFT                                              0x10
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_FORCE_MEM_CORE_ON_BMSK                                  0x4000
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_FORCE_MEM_CORE_ON_SHFT                                     0xe
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                0x2000
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                   0xd
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                               0x1000
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                  0xc
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_WAKEUP_BMSK                                              0xf00
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_WAKEUP_SHFT                                                0x8
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_SLEEP_BMSK                                                0xf0
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_SLEEP_SHFT                                                 0x4
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_HW_CTL_BMSK                                                0x2
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_HW_CTL_SHFT                                                0x1
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_LPASS_AUDIO_CORE_BCR_SLP_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_LPASS_AUDIO_WRAPPER_BCR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00005000)
#define HWIO_LPASS_AUDIO_WRAPPER_BCR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00005000)
#define HWIO_LPASS_AUDIO_WRAPPER_BCR_RMSK                                                      0x80000003
#define HWIO_LPASS_AUDIO_WRAPPER_BCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_BCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_BCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_BCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_BCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_BCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_BCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_BCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_BCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_BCR_DFD_STATUS_BMSK                                           0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_BCR_DFD_STATUS_SHFT                                                 0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_BCR_DFD_EN_BMSK                                                      0x2
#define HWIO_LPASS_AUDIO_WRAPPER_BCR_DFD_EN_SHFT                                                      0x1
#define HWIO_LPASS_AUDIO_WRAPPER_BCR_BLK_ARES_BMSK                                                    0x1
#define HWIO_LPASS_AUDIO_WRAPPER_BCR_BLK_ARES_SHFT                                                    0x0

#define HWIO_LPASS_Q6SS_BCR_ADDR                                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x00006000)
#define HWIO_LPASS_Q6SS_BCR_OFFS                                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00006000)
#define HWIO_LPASS_Q6SS_BCR_RMSK                                                               0x80000003
#define HWIO_LPASS_Q6SS_BCR_IN          \
        in_dword_masked(HWIO_LPASS_Q6SS_BCR_ADDR, HWIO_LPASS_Q6SS_BCR_RMSK)
#define HWIO_LPASS_Q6SS_BCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6SS_BCR_ADDR, m)
#define HWIO_LPASS_Q6SS_BCR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6SS_BCR_ADDR,v)
#define HWIO_LPASS_Q6SS_BCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6SS_BCR_ADDR,m,v,HWIO_LPASS_Q6SS_BCR_IN)
#define HWIO_LPASS_Q6SS_BCR_DFD_STATUS_BMSK                                                    0x80000000
#define HWIO_LPASS_Q6SS_BCR_DFD_STATUS_SHFT                                                          0x1f
#define HWIO_LPASS_Q6SS_BCR_DFD_EN_BMSK                                                               0x2
#define HWIO_LPASS_Q6SS_BCR_DFD_EN_SHFT                                                               0x1
#define HWIO_LPASS_Q6SS_BCR_BLK_ARES_BMSK                                                             0x1
#define HWIO_LPASS_Q6SS_BCR_BLK_ARES_SHFT                                                             0x0

#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00006004)
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00006004)
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_RMSK                                                      0x81ff7ff3
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_Q6SS_BCR_SLP_CBCR_ADDR, HWIO_LPASS_Q6SS_BCR_SLP_CBCR_RMSK)
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6SS_BCR_SLP_CBCR_ADDR, m)
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6SS_BCR_SLP_CBCR_ADDR,v)
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6SS_BCR_SLP_CBCR_ADDR,m,v,HWIO_LPASS_Q6SS_BCR_SLP_CBCR_IN)
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_CLK_DIV_BMSK                                               0x1ff0000
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_CLK_DIV_SHFT                                                    0x10
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_FORCE_MEM_CORE_ON_BMSK                                        0x4000
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_FORCE_MEM_CORE_ON_SHFT                                           0xe
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                      0x2000
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                         0xd
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                     0x1000
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                        0xc
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_WAKEUP_BMSK                                                    0xf00
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_WAKEUP_SHFT                                                      0x8
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_SLEEP_BMSK                                                      0xf0
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_SLEEP_SHFT                                                       0x4
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_HW_CTL_BMSK                                                      0x2
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_HW_CTL_SHFT                                                      0x1
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_LPASS_Q6SS_BCR_SLP_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_ADDR                                                   (LPASS_LPASS_CC_REG_REG_BASE      + 0x00006008)
#define HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_OFFS                                                   (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00006008)
#define HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_RMSK                                                          0x1
#define HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_IN          \
        in_dword_masked(HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_ADDR, HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_RMSK)
#define HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_ADDR, m)
#define HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_OUT(v)      \
        out_dword(HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_ADDR,v)
#define HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_ADDR,m,v,HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_IN)
#define HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_Q6SS_PLL_CLK_SRC_SEL_BMSK                                     0x1
#define HWIO_LPASS_Q6SS_PLL_CLK_SRC_SEL_Q6SS_PLL_CLK_SRC_SEL_SHFT                                     0x0

#define HWIO_LPASS_AUDIO_CORE_GDSCR_ADDR                                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00007000)
#define HWIO_LPASS_AUDIO_CORE_GDSCR_OFFS                                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00007000)
#define HWIO_LPASS_AUDIO_CORE_GDSCR_RMSK                                                       0xf8ffffff
#define HWIO_LPASS_AUDIO_CORE_GDSCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_GDSCR_ADDR, HWIO_LPASS_AUDIO_CORE_GDSCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_GDSCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_GDSCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_GDSCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_GDSCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_GDSCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_GDSCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_GDSCR_IN)
#define HWIO_LPASS_AUDIO_CORE_GDSCR_PWR_ON_BMSK                                                0x80000000
#define HWIO_LPASS_AUDIO_CORE_GDSCR_PWR_ON_SHFT                                                      0x1f
#define HWIO_LPASS_AUDIO_CORE_GDSCR_GDSC_STATE_BMSK                                            0x78000000
#define HWIO_LPASS_AUDIO_CORE_GDSCR_GDSC_STATE_SHFT                                                  0x1b
#define HWIO_LPASS_AUDIO_CORE_GDSCR_EN_REST_WAIT_BMSK                                            0xf00000
#define HWIO_LPASS_AUDIO_CORE_GDSCR_EN_REST_WAIT_SHFT                                                0x14
#define HWIO_LPASS_AUDIO_CORE_GDSCR_EN_FEW_WAIT_BMSK                                              0xf0000
#define HWIO_LPASS_AUDIO_CORE_GDSCR_EN_FEW_WAIT_SHFT                                                 0x10
#define HWIO_LPASS_AUDIO_CORE_GDSCR_CLK_DIS_WAIT_BMSK                                              0xf000
#define HWIO_LPASS_AUDIO_CORE_GDSCR_CLK_DIS_WAIT_SHFT                                                 0xc
#define HWIO_LPASS_AUDIO_CORE_GDSCR_RETAIN_FF_ENABLE_BMSK                                           0x800
#define HWIO_LPASS_AUDIO_CORE_GDSCR_RETAIN_FF_ENABLE_SHFT                                             0xb
#define HWIO_LPASS_AUDIO_CORE_GDSCR_RESTORE_BMSK                                                    0x400
#define HWIO_LPASS_AUDIO_CORE_GDSCR_RESTORE_SHFT                                                      0xa
#define HWIO_LPASS_AUDIO_CORE_GDSCR_SAVE_BMSK                                                       0x200
#define HWIO_LPASS_AUDIO_CORE_GDSCR_SAVE_SHFT                                                         0x9
#define HWIO_LPASS_AUDIO_CORE_GDSCR_RETAIN_BMSK                                                     0x100
#define HWIO_LPASS_AUDIO_CORE_GDSCR_RETAIN_SHFT                                                       0x8
#define HWIO_LPASS_AUDIO_CORE_GDSCR_EN_REST_BMSK                                                     0x80
#define HWIO_LPASS_AUDIO_CORE_GDSCR_EN_REST_SHFT                                                      0x7
#define HWIO_LPASS_AUDIO_CORE_GDSCR_EN_FEW_BMSK                                                      0x40
#define HWIO_LPASS_AUDIO_CORE_GDSCR_EN_FEW_SHFT                                                       0x6
#define HWIO_LPASS_AUDIO_CORE_GDSCR_CLAMP_IO_BMSK                                                    0x20
#define HWIO_LPASS_AUDIO_CORE_GDSCR_CLAMP_IO_SHFT                                                     0x5
#define HWIO_LPASS_AUDIO_CORE_GDSCR_CLK_DISABLE_BMSK                                                 0x10
#define HWIO_LPASS_AUDIO_CORE_GDSCR_CLK_DISABLE_SHFT                                                  0x4
#define HWIO_LPASS_AUDIO_CORE_GDSCR_PD_ARES_BMSK                                                      0x8
#define HWIO_LPASS_AUDIO_CORE_GDSCR_PD_ARES_SHFT                                                      0x3
#define HWIO_LPASS_AUDIO_CORE_GDSCR_SW_OVERRIDE_BMSK                                                  0x4
#define HWIO_LPASS_AUDIO_CORE_GDSCR_SW_OVERRIDE_SHFT                                                  0x2
#define HWIO_LPASS_AUDIO_CORE_GDSCR_HW_CONTROL_BMSK                                                   0x2
#define HWIO_LPASS_AUDIO_CORE_GDSCR_HW_CONTROL_SHFT                                                   0x1
#define HWIO_LPASS_AUDIO_CORE_GDSCR_SW_COLLAPSE_BMSK                                                  0x1
#define HWIO_LPASS_AUDIO_CORE_GDSCR_SW_COLLAPSE_SHFT                                                  0x0

#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_ADDR                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x00007004)
#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_OFFS                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00007004)
#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_RMSK                                                0x80000003
#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_HW_CTL_BMSK                                                0x2
#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_HW_CTL_SHFT                                                0x1
#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_LPASS_AUDIO_CORE_GDSC_XO_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_ADDR                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x00008014)
#define HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_OFFS                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00008014)
#define HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_RMSK                                           0xffffffff
#define HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_IN          \
        in_dword_masked(HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_ADDR, HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_RMSK)
#define HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_ADDR, m)
#define HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_OUT(v)      \
        out_dword(HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_ADDR,v)
#define HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_ADDR,m,v,HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_IN)
#define HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_SPARE_BMSK                                     0xfffffffe
#define HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_SPARE_SHFT                                            0x1
#define HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_ENABLE_BMSK                                           0x1
#define HWIO_LPASS_LPASS_CORE_AXIM_VOTE_LPASSQ6_ENABLE_SHFT                                           0x0

#define HWIO_LPASS_MIDI_CMD_RCGR_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00008000)
#define HWIO_LPASS_MIDI_CMD_RCGR_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00008000)
#define HWIO_LPASS_MIDI_CMD_RCGR_RMSK                                                          0x800000f3
#define HWIO_LPASS_MIDI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_MIDI_CMD_RCGR_ADDR, HWIO_LPASS_MIDI_CMD_RCGR_RMSK)
#define HWIO_LPASS_MIDI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_MIDI_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_MIDI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_MIDI_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_MIDI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_MIDI_CMD_RCGR_ADDR,m,v,HWIO_LPASS_MIDI_CMD_RCGR_IN)
#define HWIO_LPASS_MIDI_CMD_RCGR_ROOT_OFF_BMSK                                                 0x80000000
#define HWIO_LPASS_MIDI_CMD_RCGR_ROOT_OFF_SHFT                                                       0x1f
#define HWIO_LPASS_MIDI_CMD_RCGR_DIRTY_D_BMSK                                                        0x80
#define HWIO_LPASS_MIDI_CMD_RCGR_DIRTY_D_SHFT                                                         0x7
#define HWIO_LPASS_MIDI_CMD_RCGR_DIRTY_N_BMSK                                                        0x40
#define HWIO_LPASS_MIDI_CMD_RCGR_DIRTY_N_SHFT                                                         0x6
#define HWIO_LPASS_MIDI_CMD_RCGR_DIRTY_M_BMSK                                                        0x20
#define HWIO_LPASS_MIDI_CMD_RCGR_DIRTY_M_SHFT                                                         0x5
#define HWIO_LPASS_MIDI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                 0x10
#define HWIO_LPASS_MIDI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                  0x4
#define HWIO_LPASS_MIDI_CMD_RCGR_ROOT_EN_BMSK                                                         0x2
#define HWIO_LPASS_MIDI_CMD_RCGR_ROOT_EN_SHFT                                                         0x1
#define HWIO_LPASS_MIDI_CMD_RCGR_UPDATE_BMSK                                                          0x1
#define HWIO_LPASS_MIDI_CMD_RCGR_UPDATE_SHFT                                                          0x0

#define HWIO_LPASS_MIDI_CFG_RCGR_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00008004)
#define HWIO_LPASS_MIDI_CFG_RCGR_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00008004)
#define HWIO_LPASS_MIDI_CFG_RCGR_RMSK                                                              0x371f
#define HWIO_LPASS_MIDI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_MIDI_CFG_RCGR_ADDR, HWIO_LPASS_MIDI_CFG_RCGR_RMSK)
#define HWIO_LPASS_MIDI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_MIDI_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_MIDI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_MIDI_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_MIDI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_MIDI_CFG_RCGR_ADDR,m,v,HWIO_LPASS_MIDI_CFG_RCGR_IN)
#define HWIO_LPASS_MIDI_CFG_RCGR_MODE_BMSK                                                         0x3000
#define HWIO_LPASS_MIDI_CFG_RCGR_MODE_SHFT                                                            0xc
#define HWIO_LPASS_MIDI_CFG_RCGR_SRC_SEL_BMSK                                                       0x700
#define HWIO_LPASS_MIDI_CFG_RCGR_SRC_SEL_SHFT                                                         0x8
#define HWIO_LPASS_MIDI_CFG_RCGR_SRC_DIV_BMSK                                                        0x1f
#define HWIO_LPASS_MIDI_CFG_RCGR_SRC_DIV_SHFT                                                         0x0

#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_ADDR                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x00008018)
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_OFFS                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00008018)
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_RMSK                                            0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_CLK_DIV_BMSK                                     0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_CLK_DIV_SHFT                                          0x10
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_FORCE_MEM_CORE_ON_BMSK                              0x4000
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_FORCE_MEM_CORE_ON_SHFT                                 0xe
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_FORCE_MEM_PERIPH_ON_BMSK                            0x2000
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_FORCE_MEM_PERIPH_ON_SHFT                               0xd
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                           0x1000
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                              0xc
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_WAKEUP_BMSK                                          0xf00
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_WAKEUP_SHFT                                            0x8
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_SLEEP_BMSK                                            0xf0
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_SLEEP_SHFT                                             0x4
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_HW_CTL_BMSK                                            0x2
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_HW_CTL_SHFT                                            0x1
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_LPASS_AUDIO_CORE_MIDI_LFABIF_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_ADDR                                              (LPASS_LPASS_CC_REG_REG_BASE      + 0x00009000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_OFFS                                              (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00009000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_RMSK                                              0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_CLK_DIV_BMSK                                       0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_CLK_DIV_SHFT                                            0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_HW_CTL_BMSK                                              0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_HW_CTL_SHFT                                              0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_DMA_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_ADDR                                              (LPASS_LPASS_CC_REG_REG_BASE      + 0x00009004)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_OFFS                                              (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00009004)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_RMSK                                              0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_CLK_DIV_BMSK                                       0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_CLK_DIV_SHFT                                            0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_HW_CTL_BMSK                                              0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_HW_CTL_SHFT                                              0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CSR_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000a000)
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000a000)
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_ADDR, HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_IN)
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_DIRTY_N_BMSK                                                  0x40
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_DIRTY_N_SHFT                                                   0x6
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_DIRTY_M_BMSK                                                  0x20
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_DIRTY_M_SHFT                                                   0x5
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_LPASS_LPAIF_SPKR_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000a004)
#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000a004)
#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_ADDR, HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_IN)
#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_LPASS_LPAIF_SPKR_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_LPASS_LPAIF_SPKR_M_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000a008)
#define HWIO_LPASS_LPAIF_SPKR_M_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000a008)
#define HWIO_LPASS_LPAIF_SPKR_M_RMSK                                                                 0xff
#define HWIO_LPASS_LPAIF_SPKR_M_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_SPKR_M_ADDR, HWIO_LPASS_LPAIF_SPKR_M_RMSK)
#define HWIO_LPASS_LPAIF_SPKR_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_SPKR_M_ADDR, m)
#define HWIO_LPASS_LPAIF_SPKR_M_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_SPKR_M_ADDR,v)
#define HWIO_LPASS_LPAIF_SPKR_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_SPKR_M_ADDR,m,v,HWIO_LPASS_LPAIF_SPKR_M_IN)
#define HWIO_LPASS_LPAIF_SPKR_M_M_BMSK                                                               0xff
#define HWIO_LPASS_LPAIF_SPKR_M_M_SHFT                                                                0x0

#define HWIO_LPASS_LPAIF_SPKR_N_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000a00c)
#define HWIO_LPASS_LPAIF_SPKR_N_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000a00c)
#define HWIO_LPASS_LPAIF_SPKR_N_RMSK                                                                 0xff
#define HWIO_LPASS_LPAIF_SPKR_N_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_SPKR_N_ADDR, HWIO_LPASS_LPAIF_SPKR_N_RMSK)
#define HWIO_LPASS_LPAIF_SPKR_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_SPKR_N_ADDR, m)
#define HWIO_LPASS_LPAIF_SPKR_N_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_SPKR_N_ADDR,v)
#define HWIO_LPASS_LPAIF_SPKR_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_SPKR_N_ADDR,m,v,HWIO_LPASS_LPAIF_SPKR_N_IN)
#define HWIO_LPASS_LPAIF_SPKR_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_LPASS_LPAIF_SPKR_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_LPASS_LPAIF_SPKR_D_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000a010)
#define HWIO_LPASS_LPAIF_SPKR_D_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000a010)
#define HWIO_LPASS_LPAIF_SPKR_D_RMSK                                                                 0xff
#define HWIO_LPASS_LPAIF_SPKR_D_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_SPKR_D_ADDR, HWIO_LPASS_LPAIF_SPKR_D_RMSK)
#define HWIO_LPASS_LPAIF_SPKR_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_SPKR_D_ADDR, m)
#define HWIO_LPASS_LPAIF_SPKR_D_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_SPKR_D_ADDR,v)
#define HWIO_LPASS_LPAIF_SPKR_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_SPKR_D_ADDR,m,v,HWIO_LPASS_LPAIF_SPKR_D_IN)
#define HWIO_LPASS_LPAIF_SPKR_D_NOT_2D_BMSK                                                          0xff
#define HWIO_LPASS_LPAIF_SPKR_D_NOT_2D_SHFT                                                           0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_ADDR                                   (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000a014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_OFFS                                   (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000a014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_RMSK                                   0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_CLK_OFF_BMSK                           0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_CLK_OFF_SHFT                                 0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_CLK_DIV_BMSK                            0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_CLK_DIV_SHFT                                 0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_FORCE_MEM_CORE_ON_BMSK                     0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_FORCE_MEM_CORE_ON_SHFT                        0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                   0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                      0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                  0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                     0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_WAKEUP_BMSK                                 0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_WAKEUP_SHFT                                   0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_SLEEP_BMSK                                   0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_SLEEP_SHFT                                    0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_HW_CTL_BMSK                                   0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_HW_CTL_SHFT                                   0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_CLK_ENABLE_BMSK                               0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_OSR_CBCR_CLK_ENABLE_SHFT                               0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_ADDR                                  (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000a018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_OFFS                                  (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000a018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_RMSK                                  0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_CLK_OFF_BMSK                          0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_CLK_OFF_SHFT                                0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_CLK_DIV_BMSK                           0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_CLK_DIV_SHFT                                0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_FORCE_MEM_CORE_ON_BMSK                    0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_FORCE_MEM_CORE_ON_SHFT                       0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                  0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                     0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                 0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                    0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_WAKEUP_BMSK                                0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_WAKEUP_SHFT                                  0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_SLEEP_BMSK                                  0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_SLEEP_SHFT                                   0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_HW_CTL_BMSK                                  0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_HW_CTL_SHFT                                  0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_CLK_ENABLE_BMSK                              0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_IBIT_CBCR_CLK_ENABLE_SHFT                              0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_ADDR                                  (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000a01c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_OFFS                                  (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000a01c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_RMSK                                  0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_CLK_OFF_BMSK                          0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_CLK_OFF_SHFT                                0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_CLK_DIV_BMSK                           0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_CLK_DIV_SHFT                                0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_FORCE_MEM_CORE_ON_BMSK                    0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_FORCE_MEM_CORE_ON_SHFT                       0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                  0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                     0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                 0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                    0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_WAKEUP_BMSK                                0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_WAKEUP_SHFT                                  0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_SLEEP_BMSK                                  0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_SLEEP_SHFT                                   0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_HW_CTL_BMSK                                  0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_HW_CTL_SHFT                                  0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_CLK_ENABLE_BMSK                              0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_EBIT_CBCR_CLK_ENABLE_SHFT                              0x0

#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b000)
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b000)
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_RMSK                                                     0x800000f3
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PRI_CMD_RCGR_ADDR, HWIO_LPASS_LPAIF_PRI_CMD_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PRI_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PRI_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PRI_CMD_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_PRI_CMD_RCGR_IN)
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_DIRTY_D_BMSK                                                   0x80
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_DIRTY_D_SHFT                                                    0x7
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_DIRTY_N_BMSK                                                   0x40
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_DIRTY_N_SHFT                                                    0x6
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_DIRTY_M_BMSK                                                   0x20
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_DIRTY_M_SHFT                                                    0x5
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_LPASS_LPAIF_PRI_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b004)
#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b004)
#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_RMSK                                                         0x371f
#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PRI_CFG_RCGR_ADDR, HWIO_LPASS_LPAIF_PRI_CFG_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PRI_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PRI_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PRI_CFG_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_PRI_CFG_RCGR_IN)
#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_MODE_BMSK                                                    0x3000
#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_MODE_SHFT                                                       0xc
#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_LPASS_LPAIF_PRI_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_LPASS_LPAIF_PRI_M_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b008)
#define HWIO_LPASS_LPAIF_PRI_M_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b008)
#define HWIO_LPASS_LPAIF_PRI_M_RMSK                                                                  0xff
#define HWIO_LPASS_LPAIF_PRI_M_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PRI_M_ADDR, HWIO_LPASS_LPAIF_PRI_M_RMSK)
#define HWIO_LPASS_LPAIF_PRI_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PRI_M_ADDR, m)
#define HWIO_LPASS_LPAIF_PRI_M_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PRI_M_ADDR,v)
#define HWIO_LPASS_LPAIF_PRI_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PRI_M_ADDR,m,v,HWIO_LPASS_LPAIF_PRI_M_IN)
#define HWIO_LPASS_LPAIF_PRI_M_M_BMSK                                                                0xff
#define HWIO_LPASS_LPAIF_PRI_M_M_SHFT                                                                 0x0

#define HWIO_LPASS_LPAIF_PRI_N_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b00c)
#define HWIO_LPASS_LPAIF_PRI_N_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b00c)
#define HWIO_LPASS_LPAIF_PRI_N_RMSK                                                                  0xff
#define HWIO_LPASS_LPAIF_PRI_N_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PRI_N_ADDR, HWIO_LPASS_LPAIF_PRI_N_RMSK)
#define HWIO_LPASS_LPAIF_PRI_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PRI_N_ADDR, m)
#define HWIO_LPASS_LPAIF_PRI_N_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PRI_N_ADDR,v)
#define HWIO_LPASS_LPAIF_PRI_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PRI_N_ADDR,m,v,HWIO_LPASS_LPAIF_PRI_N_IN)
#define HWIO_LPASS_LPAIF_PRI_N_NOT_N_MINUS_M_BMSK                                                    0xff
#define HWIO_LPASS_LPAIF_PRI_N_NOT_N_MINUS_M_SHFT                                                     0x0

#define HWIO_LPASS_LPAIF_PRI_D_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b010)
#define HWIO_LPASS_LPAIF_PRI_D_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b010)
#define HWIO_LPASS_LPAIF_PRI_D_RMSK                                                                  0xff
#define HWIO_LPASS_LPAIF_PRI_D_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PRI_D_ADDR, HWIO_LPASS_LPAIF_PRI_D_RMSK)
#define HWIO_LPASS_LPAIF_PRI_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PRI_D_ADDR, m)
#define HWIO_LPASS_LPAIF_PRI_D_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PRI_D_ADDR,v)
#define HWIO_LPASS_LPAIF_PRI_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PRI_D_ADDR,m,v,HWIO_LPASS_LPAIF_PRI_D_IN)
#define HWIO_LPASS_LPAIF_PRI_D_NOT_2D_BMSK                                                           0xff
#define HWIO_LPASS_LPAIF_PRI_D_NOT_2D_SHFT                                                            0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_ADDR                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_OFFS                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_RMSK                                          0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_CLK_DIV_BMSK                                   0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_CLK_DIV_SHFT                                        0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_FORCE_MEM_CORE_ON_BMSK                            0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_FORCE_MEM_CORE_ON_SHFT                               0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                          0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                             0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                         0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                            0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_WAKEUP_BMSK                                        0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_WAKEUP_SHFT                                          0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_SLEEP_BMSK                                          0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_SLEEP_SHFT                                           0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_HW_CTL_BMSK                                          0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_HW_CTL_SHFT                                          0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_OSR_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_ADDR                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_OFFS                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_RMSK                                         0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_CLK_DIV_BMSK                                  0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_CLK_DIV_SHFT                                       0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_FORCE_MEM_CORE_ON_BMSK                           0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_FORCE_MEM_CORE_ON_SHFT                              0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                         0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                            0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                        0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                           0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_WAKEUP_BMSK                                       0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_WAKEUP_SHFT                                         0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_SLEEP_BMSK                                         0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_SLEEP_SHFT                                          0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_HW_CTL_BMSK                                         0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_HW_CTL_SHFT                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_IBIT_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_ADDR                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b01c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_OFFS                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b01c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_RMSK                                         0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_CLK_DIV_BMSK                                  0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_CLK_DIV_SHFT                                       0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_FORCE_MEM_CORE_ON_BMSK                           0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_FORCE_MEM_CORE_ON_SHFT                              0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                         0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                            0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                        0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                           0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_WAKEUP_BMSK                                       0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_WAKEUP_SHFT                                         0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_SLEEP_BMSK                                         0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_SLEEP_SHFT                                          0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_HW_CTL_BMSK                                         0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_HW_CTL_SHFT                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_EBIT_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b020)
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b020)
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_PRI_MCLK_CMD_RCGR_ADDR, HWIO_LPASS_PRI_MCLK_CMD_RCGR_RMSK)
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_PRI_MCLK_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_PRI_MCLK_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_PRI_MCLK_CMD_RCGR_ADDR,m,v,HWIO_LPASS_PRI_MCLK_CMD_RCGR_IN)
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_LPASS_PRI_MCLK_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b024)
#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b024)
#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_RMSK                                                          0x371f
#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_PRI_MCLK_CFG_RCGR_ADDR, HWIO_LPASS_PRI_MCLK_CFG_RCGR_RMSK)
#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_PRI_MCLK_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_PRI_MCLK_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_PRI_MCLK_CFG_RCGR_ADDR,m,v,HWIO_LPASS_PRI_MCLK_CFG_RCGR_IN)
#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_LPASS_PRI_MCLK_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_LPASS_PRI_MCLK_M_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b028)
#define HWIO_LPASS_PRI_MCLK_M_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b028)
#define HWIO_LPASS_PRI_MCLK_M_RMSK                                                                   0xff
#define HWIO_LPASS_PRI_MCLK_M_IN          \
        in_dword_masked(HWIO_LPASS_PRI_MCLK_M_ADDR, HWIO_LPASS_PRI_MCLK_M_RMSK)
#define HWIO_LPASS_PRI_MCLK_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_PRI_MCLK_M_ADDR, m)
#define HWIO_LPASS_PRI_MCLK_M_OUT(v)      \
        out_dword(HWIO_LPASS_PRI_MCLK_M_ADDR,v)
#define HWIO_LPASS_PRI_MCLK_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_PRI_MCLK_M_ADDR,m,v,HWIO_LPASS_PRI_MCLK_M_IN)
#define HWIO_LPASS_PRI_MCLK_M_M_BMSK                                                                 0xff
#define HWIO_LPASS_PRI_MCLK_M_M_SHFT                                                                  0x0

#define HWIO_LPASS_PRI_MCLK_N_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b02c)
#define HWIO_LPASS_PRI_MCLK_N_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b02c)
#define HWIO_LPASS_PRI_MCLK_N_RMSK                                                                   0xff
#define HWIO_LPASS_PRI_MCLK_N_IN          \
        in_dword_masked(HWIO_LPASS_PRI_MCLK_N_ADDR, HWIO_LPASS_PRI_MCLK_N_RMSK)
#define HWIO_LPASS_PRI_MCLK_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_PRI_MCLK_N_ADDR, m)
#define HWIO_LPASS_PRI_MCLK_N_OUT(v)      \
        out_dword(HWIO_LPASS_PRI_MCLK_N_ADDR,v)
#define HWIO_LPASS_PRI_MCLK_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_PRI_MCLK_N_ADDR,m,v,HWIO_LPASS_PRI_MCLK_N_IN)
#define HWIO_LPASS_PRI_MCLK_N_NOT_N_MINUS_M_BMSK                                                     0xff
#define HWIO_LPASS_PRI_MCLK_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_LPASS_PRI_MCLK_D_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b030)
#define HWIO_LPASS_PRI_MCLK_D_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b030)
#define HWIO_LPASS_PRI_MCLK_D_RMSK                                                                   0xff
#define HWIO_LPASS_PRI_MCLK_D_IN          \
        in_dword_masked(HWIO_LPASS_PRI_MCLK_D_ADDR, HWIO_LPASS_PRI_MCLK_D_RMSK)
#define HWIO_LPASS_PRI_MCLK_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_PRI_MCLK_D_ADDR, m)
#define HWIO_LPASS_PRI_MCLK_D_OUT(v)      \
        out_dword(HWIO_LPASS_PRI_MCLK_D_ADDR,v)
#define HWIO_LPASS_PRI_MCLK_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_PRI_MCLK_D_ADDR,m,v,HWIO_LPASS_PRI_MCLK_D_IN)
#define HWIO_LPASS_PRI_MCLK_D_NOT_2D_BMSK                                                            0xff
#define HWIO_LPASS_PRI_MCLK_D_NOT_2D_SHFT                                                             0x0

#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_ADDR                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000b034)
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_OFFS                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000b034)
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_RMSK                                            0x81ff7ff3
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_CLK_DIV_BMSK                                     0x1ff0000
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_CLK_DIV_SHFT                                          0x10
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_FORCE_MEM_CORE_ON_BMSK                              0x4000
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_FORCE_MEM_CORE_ON_SHFT                                 0xe
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_FORCE_MEM_PERIPH_ON_BMSK                            0x2000
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_FORCE_MEM_PERIPH_ON_SHFT                               0xd
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                           0x1000
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                              0xc
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_WAKEUP_BMSK                                          0xf00
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_WAKEUP_SHFT                                            0x8
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_SLEEP_BMSK                                            0xf0
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_SLEEP_SHFT                                             0x4
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_HW_CTL_BMSK                                            0x2
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_HW_CTL_SHFT                                            0x1
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_LPASS_AUDIO_WRAPPER_PRI_MCLK_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c000)
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c000)
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_RMSK                                                     0x800000f3
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_SEC_CMD_RCGR_ADDR, HWIO_LPASS_LPAIF_SEC_CMD_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_SEC_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_SEC_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_SEC_CMD_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_SEC_CMD_RCGR_IN)
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_DIRTY_D_BMSK                                                   0x80
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_DIRTY_D_SHFT                                                    0x7
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_DIRTY_N_BMSK                                                   0x40
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_DIRTY_N_SHFT                                                    0x6
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_DIRTY_M_BMSK                                                   0x20
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_DIRTY_M_SHFT                                                    0x5
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_LPASS_LPAIF_SEC_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c004)
#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c004)
#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_RMSK                                                         0x371f
#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_SEC_CFG_RCGR_ADDR, HWIO_LPASS_LPAIF_SEC_CFG_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_SEC_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_SEC_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_SEC_CFG_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_SEC_CFG_RCGR_IN)
#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_MODE_BMSK                                                    0x3000
#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_MODE_SHFT                                                       0xc
#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_LPASS_LPAIF_SEC_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_LPASS_LPAIF_SEC_M_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c008)
#define HWIO_LPASS_LPAIF_SEC_M_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c008)
#define HWIO_LPASS_LPAIF_SEC_M_RMSK                                                                  0xff
#define HWIO_LPASS_LPAIF_SEC_M_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_SEC_M_ADDR, HWIO_LPASS_LPAIF_SEC_M_RMSK)
#define HWIO_LPASS_LPAIF_SEC_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_SEC_M_ADDR, m)
#define HWIO_LPASS_LPAIF_SEC_M_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_SEC_M_ADDR,v)
#define HWIO_LPASS_LPAIF_SEC_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_SEC_M_ADDR,m,v,HWIO_LPASS_LPAIF_SEC_M_IN)
#define HWIO_LPASS_LPAIF_SEC_M_M_BMSK                                                                0xff
#define HWIO_LPASS_LPAIF_SEC_M_M_SHFT                                                                 0x0

#define HWIO_LPASS_LPAIF_SEC_N_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c00c)
#define HWIO_LPASS_LPAIF_SEC_N_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c00c)
#define HWIO_LPASS_LPAIF_SEC_N_RMSK                                                                  0xff
#define HWIO_LPASS_LPAIF_SEC_N_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_SEC_N_ADDR, HWIO_LPASS_LPAIF_SEC_N_RMSK)
#define HWIO_LPASS_LPAIF_SEC_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_SEC_N_ADDR, m)
#define HWIO_LPASS_LPAIF_SEC_N_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_SEC_N_ADDR,v)
#define HWIO_LPASS_LPAIF_SEC_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_SEC_N_ADDR,m,v,HWIO_LPASS_LPAIF_SEC_N_IN)
#define HWIO_LPASS_LPAIF_SEC_N_NOT_N_MINUS_M_BMSK                                                    0xff
#define HWIO_LPASS_LPAIF_SEC_N_NOT_N_MINUS_M_SHFT                                                     0x0

#define HWIO_LPASS_LPAIF_SEC_D_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c010)
#define HWIO_LPASS_LPAIF_SEC_D_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c010)
#define HWIO_LPASS_LPAIF_SEC_D_RMSK                                                                  0xff
#define HWIO_LPASS_LPAIF_SEC_D_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_SEC_D_ADDR, HWIO_LPASS_LPAIF_SEC_D_RMSK)
#define HWIO_LPASS_LPAIF_SEC_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_SEC_D_ADDR, m)
#define HWIO_LPASS_LPAIF_SEC_D_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_SEC_D_ADDR,v)
#define HWIO_LPASS_LPAIF_SEC_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_SEC_D_ADDR,m,v,HWIO_LPASS_LPAIF_SEC_D_IN)
#define HWIO_LPASS_LPAIF_SEC_D_NOT_2D_BMSK                                                           0xff
#define HWIO_LPASS_LPAIF_SEC_D_NOT_2D_SHFT                                                            0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_ADDR                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_OFFS                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_RMSK                                          0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_CLK_DIV_BMSK                                   0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_CLK_DIV_SHFT                                        0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_FORCE_MEM_CORE_ON_BMSK                            0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_FORCE_MEM_CORE_ON_SHFT                               0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                          0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                             0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                         0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                            0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_WAKEUP_BMSK                                        0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_WAKEUP_SHFT                                          0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_SLEEP_BMSK                                          0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_SLEEP_SHFT                                           0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_HW_CTL_BMSK                                          0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_HW_CTL_SHFT                                          0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_OSR_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_ADDR                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_OFFS                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_RMSK                                         0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_CLK_DIV_BMSK                                  0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_CLK_DIV_SHFT                                       0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_FORCE_MEM_CORE_ON_BMSK                           0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_FORCE_MEM_CORE_ON_SHFT                              0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                         0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                            0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                        0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                           0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_WAKEUP_BMSK                                       0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_WAKEUP_SHFT                                         0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_SLEEP_BMSK                                         0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_SLEEP_SHFT                                          0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_HW_CTL_BMSK                                         0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_HW_CTL_SHFT                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_IBIT_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_ADDR                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c01c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_OFFS                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c01c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_RMSK                                         0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_CLK_DIV_BMSK                                  0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_CLK_DIV_SHFT                                       0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_FORCE_MEM_CORE_ON_BMSK                           0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_FORCE_MEM_CORE_ON_SHFT                              0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                         0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                            0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                        0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                           0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_WAKEUP_BMSK                                       0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_WAKEUP_SHFT                                         0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_SLEEP_BMSK                                         0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_SLEEP_SHFT                                          0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_HW_CTL_BMSK                                         0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_HW_CTL_SHFT                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_EBIT_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c020)
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c020)
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_SEC_MCLK_CMD_RCGR_ADDR, HWIO_LPASS_SEC_MCLK_CMD_RCGR_RMSK)
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SEC_MCLK_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_SEC_MCLK_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SEC_MCLK_CMD_RCGR_ADDR,m,v,HWIO_LPASS_SEC_MCLK_CMD_RCGR_IN)
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_LPASS_SEC_MCLK_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c024)
#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c024)
#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_RMSK                                                          0x371f
#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_SEC_MCLK_CFG_RCGR_ADDR, HWIO_LPASS_SEC_MCLK_CFG_RCGR_RMSK)
#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SEC_MCLK_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_SEC_MCLK_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SEC_MCLK_CFG_RCGR_ADDR,m,v,HWIO_LPASS_SEC_MCLK_CFG_RCGR_IN)
#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_LPASS_SEC_MCLK_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_LPASS_SEC_MCLK_M_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c028)
#define HWIO_LPASS_SEC_MCLK_M_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c028)
#define HWIO_LPASS_SEC_MCLK_M_RMSK                                                                   0xff
#define HWIO_LPASS_SEC_MCLK_M_IN          \
        in_dword_masked(HWIO_LPASS_SEC_MCLK_M_ADDR, HWIO_LPASS_SEC_MCLK_M_RMSK)
#define HWIO_LPASS_SEC_MCLK_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_SEC_MCLK_M_ADDR, m)
#define HWIO_LPASS_SEC_MCLK_M_OUT(v)      \
        out_dword(HWIO_LPASS_SEC_MCLK_M_ADDR,v)
#define HWIO_LPASS_SEC_MCLK_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SEC_MCLK_M_ADDR,m,v,HWIO_LPASS_SEC_MCLK_M_IN)
#define HWIO_LPASS_SEC_MCLK_M_M_BMSK                                                                 0xff
#define HWIO_LPASS_SEC_MCLK_M_M_SHFT                                                                  0x0

#define HWIO_LPASS_SEC_MCLK_N_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c02c)
#define HWIO_LPASS_SEC_MCLK_N_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c02c)
#define HWIO_LPASS_SEC_MCLK_N_RMSK                                                                   0xff
#define HWIO_LPASS_SEC_MCLK_N_IN          \
        in_dword_masked(HWIO_LPASS_SEC_MCLK_N_ADDR, HWIO_LPASS_SEC_MCLK_N_RMSK)
#define HWIO_LPASS_SEC_MCLK_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_SEC_MCLK_N_ADDR, m)
#define HWIO_LPASS_SEC_MCLK_N_OUT(v)      \
        out_dword(HWIO_LPASS_SEC_MCLK_N_ADDR,v)
#define HWIO_LPASS_SEC_MCLK_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SEC_MCLK_N_ADDR,m,v,HWIO_LPASS_SEC_MCLK_N_IN)
#define HWIO_LPASS_SEC_MCLK_N_NOT_N_MINUS_M_BMSK                                                     0xff
#define HWIO_LPASS_SEC_MCLK_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_LPASS_SEC_MCLK_D_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c030)
#define HWIO_LPASS_SEC_MCLK_D_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c030)
#define HWIO_LPASS_SEC_MCLK_D_RMSK                                                                   0xff
#define HWIO_LPASS_SEC_MCLK_D_IN          \
        in_dword_masked(HWIO_LPASS_SEC_MCLK_D_ADDR, HWIO_LPASS_SEC_MCLK_D_RMSK)
#define HWIO_LPASS_SEC_MCLK_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_SEC_MCLK_D_ADDR, m)
#define HWIO_LPASS_SEC_MCLK_D_OUT(v)      \
        out_dword(HWIO_LPASS_SEC_MCLK_D_ADDR,v)
#define HWIO_LPASS_SEC_MCLK_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SEC_MCLK_D_ADDR,m,v,HWIO_LPASS_SEC_MCLK_D_IN)
#define HWIO_LPASS_SEC_MCLK_D_NOT_2D_BMSK                                                            0xff
#define HWIO_LPASS_SEC_MCLK_D_NOT_2D_SHFT                                                             0x0

#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_ADDR                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000c034)
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_OFFS                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000c034)
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_RMSK                                            0x81ff7ff3
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_CLK_DIV_BMSK                                     0x1ff0000
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_CLK_DIV_SHFT                                          0x10
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_FORCE_MEM_CORE_ON_BMSK                              0x4000
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_FORCE_MEM_CORE_ON_SHFT                                 0xe
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_FORCE_MEM_PERIPH_ON_BMSK                            0x2000
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_FORCE_MEM_PERIPH_ON_SHFT                               0xd
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                           0x1000
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                              0xc
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_WAKEUP_BMSK                                          0xf00
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_WAKEUP_SHFT                                            0x8
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_SLEEP_BMSK                                            0xf0
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_SLEEP_SHFT                                             0x4
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_HW_CTL_BMSK                                            0x2
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_HW_CTL_SHFT                                            0x1
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_LPASS_AUDIO_WRAPPER_SEC_MCLK_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d000)
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d000)
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_RMSK                                                     0x800000f3
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_TER_CMD_RCGR_ADDR, HWIO_LPASS_LPAIF_TER_CMD_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_TER_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_TER_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_TER_CMD_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_TER_CMD_RCGR_IN)
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_DIRTY_D_BMSK                                                   0x80
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_DIRTY_D_SHFT                                                    0x7
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_DIRTY_N_BMSK                                                   0x40
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_DIRTY_N_SHFT                                                    0x6
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_DIRTY_M_BMSK                                                   0x20
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_DIRTY_M_SHFT                                                    0x5
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_LPASS_LPAIF_TER_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d004)
#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d004)
#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_RMSK                                                         0x371f
#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_TER_CFG_RCGR_ADDR, HWIO_LPASS_LPAIF_TER_CFG_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_TER_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_TER_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_TER_CFG_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_TER_CFG_RCGR_IN)
#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_MODE_BMSK                                                    0x3000
#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_MODE_SHFT                                                       0xc
#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_LPASS_LPAIF_TER_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_LPASS_LPAIF_TER_M_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d008)
#define HWIO_LPASS_LPAIF_TER_M_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d008)
#define HWIO_LPASS_LPAIF_TER_M_RMSK                                                                  0xff
#define HWIO_LPASS_LPAIF_TER_M_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_TER_M_ADDR, HWIO_LPASS_LPAIF_TER_M_RMSK)
#define HWIO_LPASS_LPAIF_TER_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_TER_M_ADDR, m)
#define HWIO_LPASS_LPAIF_TER_M_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_TER_M_ADDR,v)
#define HWIO_LPASS_LPAIF_TER_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_TER_M_ADDR,m,v,HWIO_LPASS_LPAIF_TER_M_IN)
#define HWIO_LPASS_LPAIF_TER_M_M_BMSK                                                                0xff
#define HWIO_LPASS_LPAIF_TER_M_M_SHFT                                                                 0x0

#define HWIO_LPASS_LPAIF_TER_N_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d00c)
#define HWIO_LPASS_LPAIF_TER_N_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d00c)
#define HWIO_LPASS_LPAIF_TER_N_RMSK                                                                  0xff
#define HWIO_LPASS_LPAIF_TER_N_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_TER_N_ADDR, HWIO_LPASS_LPAIF_TER_N_RMSK)
#define HWIO_LPASS_LPAIF_TER_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_TER_N_ADDR, m)
#define HWIO_LPASS_LPAIF_TER_N_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_TER_N_ADDR,v)
#define HWIO_LPASS_LPAIF_TER_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_TER_N_ADDR,m,v,HWIO_LPASS_LPAIF_TER_N_IN)
#define HWIO_LPASS_LPAIF_TER_N_NOT_N_MINUS_M_BMSK                                                    0xff
#define HWIO_LPASS_LPAIF_TER_N_NOT_N_MINUS_M_SHFT                                                     0x0

#define HWIO_LPASS_LPAIF_TER_D_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d010)
#define HWIO_LPASS_LPAIF_TER_D_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d010)
#define HWIO_LPASS_LPAIF_TER_D_RMSK                                                                  0xff
#define HWIO_LPASS_LPAIF_TER_D_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_TER_D_ADDR, HWIO_LPASS_LPAIF_TER_D_RMSK)
#define HWIO_LPASS_LPAIF_TER_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_TER_D_ADDR, m)
#define HWIO_LPASS_LPAIF_TER_D_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_TER_D_ADDR,v)
#define HWIO_LPASS_LPAIF_TER_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_TER_D_ADDR,m,v,HWIO_LPASS_LPAIF_TER_D_IN)
#define HWIO_LPASS_LPAIF_TER_D_NOT_2D_BMSK                                                           0xff
#define HWIO_LPASS_LPAIF_TER_D_NOT_2D_SHFT                                                            0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_ADDR                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_OFFS                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_RMSK                                          0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_CLK_DIV_BMSK                                   0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_CLK_DIV_SHFT                                        0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_FORCE_MEM_CORE_ON_BMSK                            0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_FORCE_MEM_CORE_ON_SHFT                               0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                          0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                             0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                         0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                            0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_WAKEUP_BMSK                                        0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_WAKEUP_SHFT                                          0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_SLEEP_BMSK                                          0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_SLEEP_SHFT                                           0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_HW_CTL_BMSK                                          0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_HW_CTL_SHFT                                          0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_OSR_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_ADDR                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_OFFS                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_RMSK                                         0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_CLK_DIV_BMSK                                  0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_CLK_DIV_SHFT                                       0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_FORCE_MEM_CORE_ON_BMSK                           0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_FORCE_MEM_CORE_ON_SHFT                              0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                         0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                            0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                        0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                           0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_WAKEUP_BMSK                                       0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_WAKEUP_SHFT                                         0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_SLEEP_BMSK                                         0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_SLEEP_SHFT                                          0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_HW_CTL_BMSK                                         0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_HW_CTL_SHFT                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_IBIT_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_ADDR                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d01c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_OFFS                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d01c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_RMSK                                         0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_CLK_DIV_BMSK                                  0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_CLK_DIV_SHFT                                       0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_FORCE_MEM_CORE_ON_BMSK                           0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_FORCE_MEM_CORE_ON_SHFT                              0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                         0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                            0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                        0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                           0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_WAKEUP_BMSK                                       0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_WAKEUP_SHFT                                         0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_SLEEP_BMSK                                         0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_SLEEP_SHFT                                          0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_HW_CTL_BMSK                                         0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_HW_CTL_SHFT                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_EBIT_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_LPASS_TER_MCLK_CMD_RCGR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d020)
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d020)
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_TER_MCLK_CMD_RCGR_ADDR, HWIO_LPASS_TER_MCLK_CMD_RCGR_RMSK)
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_TER_MCLK_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_TER_MCLK_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_TER_MCLK_CMD_RCGR_ADDR,m,v,HWIO_LPASS_TER_MCLK_CMD_RCGR_IN)
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_LPASS_TER_MCLK_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_LPASS_TER_MCLK_CFG_RCGR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d024)
#define HWIO_LPASS_TER_MCLK_CFG_RCGR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d024)
#define HWIO_LPASS_TER_MCLK_CFG_RCGR_RMSK                                                          0x371f
#define HWIO_LPASS_TER_MCLK_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_TER_MCLK_CFG_RCGR_ADDR, HWIO_LPASS_TER_MCLK_CFG_RCGR_RMSK)
#define HWIO_LPASS_TER_MCLK_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_TER_MCLK_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_TER_MCLK_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_TER_MCLK_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_TER_MCLK_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_TER_MCLK_CFG_RCGR_ADDR,m,v,HWIO_LPASS_TER_MCLK_CFG_RCGR_IN)
#define HWIO_LPASS_TER_MCLK_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_LPASS_TER_MCLK_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_LPASS_TER_MCLK_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_LPASS_TER_MCLK_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_LPASS_TER_MCLK_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_LPASS_TER_MCLK_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_LPASS_TER_MCLK_M_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d028)
#define HWIO_LPASS_TER_MCLK_M_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d028)
#define HWIO_LPASS_TER_MCLK_M_RMSK                                                                   0xff
#define HWIO_LPASS_TER_MCLK_M_IN          \
        in_dword_masked(HWIO_LPASS_TER_MCLK_M_ADDR, HWIO_LPASS_TER_MCLK_M_RMSK)
#define HWIO_LPASS_TER_MCLK_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_TER_MCLK_M_ADDR, m)
#define HWIO_LPASS_TER_MCLK_M_OUT(v)      \
        out_dword(HWIO_LPASS_TER_MCLK_M_ADDR,v)
#define HWIO_LPASS_TER_MCLK_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_TER_MCLK_M_ADDR,m,v,HWIO_LPASS_TER_MCLK_M_IN)
#define HWIO_LPASS_TER_MCLK_M_M_BMSK                                                                 0xff
#define HWIO_LPASS_TER_MCLK_M_M_SHFT                                                                  0x0

#define HWIO_LPASS_TER_MCLK_N_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d02c)
#define HWIO_LPASS_TER_MCLK_N_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d02c)
#define HWIO_LPASS_TER_MCLK_N_RMSK                                                                   0xff
#define HWIO_LPASS_TER_MCLK_N_IN          \
        in_dword_masked(HWIO_LPASS_TER_MCLK_N_ADDR, HWIO_LPASS_TER_MCLK_N_RMSK)
#define HWIO_LPASS_TER_MCLK_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_TER_MCLK_N_ADDR, m)
#define HWIO_LPASS_TER_MCLK_N_OUT(v)      \
        out_dword(HWIO_LPASS_TER_MCLK_N_ADDR,v)
#define HWIO_LPASS_TER_MCLK_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_TER_MCLK_N_ADDR,m,v,HWIO_LPASS_TER_MCLK_N_IN)
#define HWIO_LPASS_TER_MCLK_N_NOT_N_MINUS_M_BMSK                                                     0xff
#define HWIO_LPASS_TER_MCLK_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_LPASS_TER_MCLK_D_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d030)
#define HWIO_LPASS_TER_MCLK_D_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d030)
#define HWIO_LPASS_TER_MCLK_D_RMSK                                                                   0xff
#define HWIO_LPASS_TER_MCLK_D_IN          \
        in_dword_masked(HWIO_LPASS_TER_MCLK_D_ADDR, HWIO_LPASS_TER_MCLK_D_RMSK)
#define HWIO_LPASS_TER_MCLK_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_TER_MCLK_D_ADDR, m)
#define HWIO_LPASS_TER_MCLK_D_OUT(v)      \
        out_dword(HWIO_LPASS_TER_MCLK_D_ADDR,v)
#define HWIO_LPASS_TER_MCLK_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_TER_MCLK_D_ADDR,m,v,HWIO_LPASS_TER_MCLK_D_IN)
#define HWIO_LPASS_TER_MCLK_D_NOT_2D_BMSK                                                            0xff
#define HWIO_LPASS_TER_MCLK_D_NOT_2D_SHFT                                                             0x0

#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_ADDR                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000d034)
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_OFFS                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000d034)
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_RMSK                                            0x81ff7ff3
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_CLK_DIV_BMSK                                     0x1ff0000
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_CLK_DIV_SHFT                                          0x10
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_FORCE_MEM_CORE_ON_BMSK                              0x4000
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_FORCE_MEM_CORE_ON_SHFT                                 0xe
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_FORCE_MEM_PERIPH_ON_BMSK                            0x2000
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_FORCE_MEM_PERIPH_ON_SHFT                               0xd
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                           0x1000
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                              0xc
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_WAKEUP_BMSK                                          0xf00
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_WAKEUP_SHFT                                            0x8
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_SLEEP_BMSK                                            0xf0
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_SLEEP_SHFT                                             0x4
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_HW_CTL_BMSK                                            0x2
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_HW_CTL_SHFT                                            0x1
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_LPASS_AUDIO_WRAPPER_TER_MCLK_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e000)
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e000)
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_ADDR, HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_IN)
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_DIRTY_N_BMSK                                                  0x40
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_DIRTY_N_SHFT                                                   0x6
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_DIRTY_M_BMSK                                                  0x20
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_DIRTY_M_SHFT                                                   0x5
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_LPASS_LPAIF_QUAD_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e004)
#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e004)
#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_ADDR, HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_IN)
#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_LPASS_LPAIF_QUAD_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_LPASS_LPAIF_QUAD_M_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e008)
#define HWIO_LPASS_LPAIF_QUAD_M_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e008)
#define HWIO_LPASS_LPAIF_QUAD_M_RMSK                                                                 0xff
#define HWIO_LPASS_LPAIF_QUAD_M_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_QUAD_M_ADDR, HWIO_LPASS_LPAIF_QUAD_M_RMSK)
#define HWIO_LPASS_LPAIF_QUAD_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_QUAD_M_ADDR, m)
#define HWIO_LPASS_LPAIF_QUAD_M_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_QUAD_M_ADDR,v)
#define HWIO_LPASS_LPAIF_QUAD_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_QUAD_M_ADDR,m,v,HWIO_LPASS_LPAIF_QUAD_M_IN)
#define HWIO_LPASS_LPAIF_QUAD_M_M_BMSK                                                               0xff
#define HWIO_LPASS_LPAIF_QUAD_M_M_SHFT                                                                0x0

#define HWIO_LPASS_LPAIF_QUAD_N_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e00c)
#define HWIO_LPASS_LPAIF_QUAD_N_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e00c)
#define HWIO_LPASS_LPAIF_QUAD_N_RMSK                                                                 0xff
#define HWIO_LPASS_LPAIF_QUAD_N_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_QUAD_N_ADDR, HWIO_LPASS_LPAIF_QUAD_N_RMSK)
#define HWIO_LPASS_LPAIF_QUAD_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_QUAD_N_ADDR, m)
#define HWIO_LPASS_LPAIF_QUAD_N_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_QUAD_N_ADDR,v)
#define HWIO_LPASS_LPAIF_QUAD_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_QUAD_N_ADDR,m,v,HWIO_LPASS_LPAIF_QUAD_N_IN)
#define HWIO_LPASS_LPAIF_QUAD_N_NOT_N_MINUS_M_BMSK                                                   0xff
#define HWIO_LPASS_LPAIF_QUAD_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_LPASS_LPAIF_QUAD_D_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e010)
#define HWIO_LPASS_LPAIF_QUAD_D_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e010)
#define HWIO_LPASS_LPAIF_QUAD_D_RMSK                                                                 0xff
#define HWIO_LPASS_LPAIF_QUAD_D_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_QUAD_D_ADDR, HWIO_LPASS_LPAIF_QUAD_D_RMSK)
#define HWIO_LPASS_LPAIF_QUAD_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_QUAD_D_ADDR, m)
#define HWIO_LPASS_LPAIF_QUAD_D_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_QUAD_D_ADDR,v)
#define HWIO_LPASS_LPAIF_QUAD_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_QUAD_D_ADDR,m,v,HWIO_LPASS_LPAIF_QUAD_D_IN)
#define HWIO_LPASS_LPAIF_QUAD_D_NOT_2D_BMSK                                                          0xff
#define HWIO_LPASS_LPAIF_QUAD_D_NOT_2D_SHFT                                                           0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_ADDR                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_OFFS                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_RMSK                                         0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_CLK_DIV_BMSK                                  0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_CLK_DIV_SHFT                                       0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_FORCE_MEM_CORE_ON_BMSK                           0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_FORCE_MEM_CORE_ON_SHFT                              0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                         0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                            0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                        0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                           0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_WAKEUP_BMSK                                       0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_WAKEUP_SHFT                                         0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_SLEEP_BMSK                                         0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_SLEEP_SHFT                                          0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_HW_CTL_BMSK                                         0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_HW_CTL_SHFT                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_OSR_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_ADDR                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_OFFS                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_RMSK                                        0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_CLK_DIV_BMSK                                 0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_CLK_DIV_SHFT                                      0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_FORCE_MEM_CORE_ON_BMSK                          0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_FORCE_MEM_CORE_ON_SHFT                             0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                        0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                           0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                       0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                          0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_WAKEUP_BMSK                                      0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_WAKEUP_SHFT                                        0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_SLEEP_BMSK                                        0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_SLEEP_SHFT                                         0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_HW_CTL_BMSK                                        0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_HW_CTL_SHFT                                        0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_IBIT_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_ADDR                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e01c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_OFFS                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e01c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_RMSK                                        0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_CLK_DIV_BMSK                                 0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_CLK_DIV_SHFT                                      0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_FORCE_MEM_CORE_ON_BMSK                          0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_FORCE_MEM_CORE_ON_SHFT                             0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_FORCE_MEM_PERIPH_ON_BMSK                        0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_FORCE_MEM_PERIPH_ON_SHFT                           0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                       0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                          0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_WAKEUP_BMSK                                      0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_WAKEUP_SHFT                                        0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_SLEEP_BMSK                                        0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_SLEEP_SHFT                                         0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_HW_CTL_BMSK                                        0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_HW_CTL_SHFT                                        0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_EBIT_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e020)
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e020)
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_RMSK                                                     0x800000f3
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_QUAD_MCLK_CMD_RCGR_ADDR, HWIO_LPASS_QUAD_MCLK_CMD_RCGR_RMSK)
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_QUAD_MCLK_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_QUAD_MCLK_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QUAD_MCLK_CMD_RCGR_ADDR,m,v,HWIO_LPASS_QUAD_MCLK_CMD_RCGR_IN)
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_DIRTY_D_BMSK                                                   0x80
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_DIRTY_D_SHFT                                                    0x7
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_DIRTY_N_BMSK                                                   0x40
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_DIRTY_N_SHFT                                                    0x6
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_DIRTY_M_BMSK                                                   0x20
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_DIRTY_M_SHFT                                                    0x5
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_LPASS_QUAD_MCLK_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e024)
#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e024)
#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_RMSK                                                         0x371f
#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_QUAD_MCLK_CFG_RCGR_ADDR, HWIO_LPASS_QUAD_MCLK_CFG_RCGR_RMSK)
#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_QUAD_MCLK_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_QUAD_MCLK_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QUAD_MCLK_CFG_RCGR_ADDR,m,v,HWIO_LPASS_QUAD_MCLK_CFG_RCGR_IN)
#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_MODE_BMSK                                                    0x3000
#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_MODE_SHFT                                                       0xc
#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_LPASS_QUAD_MCLK_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_LPASS_QUAD_MCLK_M_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e028)
#define HWIO_LPASS_QUAD_MCLK_M_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e028)
#define HWIO_LPASS_QUAD_MCLK_M_RMSK                                                                  0xff
#define HWIO_LPASS_QUAD_MCLK_M_IN          \
        in_dword_masked(HWIO_LPASS_QUAD_MCLK_M_ADDR, HWIO_LPASS_QUAD_MCLK_M_RMSK)
#define HWIO_LPASS_QUAD_MCLK_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_QUAD_MCLK_M_ADDR, m)
#define HWIO_LPASS_QUAD_MCLK_M_OUT(v)      \
        out_dword(HWIO_LPASS_QUAD_MCLK_M_ADDR,v)
#define HWIO_LPASS_QUAD_MCLK_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QUAD_MCLK_M_ADDR,m,v,HWIO_LPASS_QUAD_MCLK_M_IN)
#define HWIO_LPASS_QUAD_MCLK_M_M_BMSK                                                                0xff
#define HWIO_LPASS_QUAD_MCLK_M_M_SHFT                                                                 0x0

#define HWIO_LPASS_QUAD_MCLK_N_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e02c)
#define HWIO_LPASS_QUAD_MCLK_N_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e02c)
#define HWIO_LPASS_QUAD_MCLK_N_RMSK                                                                  0xff
#define HWIO_LPASS_QUAD_MCLK_N_IN          \
        in_dword_masked(HWIO_LPASS_QUAD_MCLK_N_ADDR, HWIO_LPASS_QUAD_MCLK_N_RMSK)
#define HWIO_LPASS_QUAD_MCLK_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_QUAD_MCLK_N_ADDR, m)
#define HWIO_LPASS_QUAD_MCLK_N_OUT(v)      \
        out_dword(HWIO_LPASS_QUAD_MCLK_N_ADDR,v)
#define HWIO_LPASS_QUAD_MCLK_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QUAD_MCLK_N_ADDR,m,v,HWIO_LPASS_QUAD_MCLK_N_IN)
#define HWIO_LPASS_QUAD_MCLK_N_NOT_N_MINUS_M_BMSK                                                    0xff
#define HWIO_LPASS_QUAD_MCLK_N_NOT_N_MINUS_M_SHFT                                                     0x0

#define HWIO_LPASS_QUAD_MCLK_D_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e030)
#define HWIO_LPASS_QUAD_MCLK_D_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e030)
#define HWIO_LPASS_QUAD_MCLK_D_RMSK                                                                  0xff
#define HWIO_LPASS_QUAD_MCLK_D_IN          \
        in_dword_masked(HWIO_LPASS_QUAD_MCLK_D_ADDR, HWIO_LPASS_QUAD_MCLK_D_RMSK)
#define HWIO_LPASS_QUAD_MCLK_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_QUAD_MCLK_D_ADDR, m)
#define HWIO_LPASS_QUAD_MCLK_D_OUT(v)      \
        out_dword(HWIO_LPASS_QUAD_MCLK_D_ADDR,v)
#define HWIO_LPASS_QUAD_MCLK_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QUAD_MCLK_D_ADDR,m,v,HWIO_LPASS_QUAD_MCLK_D_IN)
#define HWIO_LPASS_QUAD_MCLK_D_NOT_2D_BMSK                                                           0xff
#define HWIO_LPASS_QUAD_MCLK_D_NOT_2D_SHFT                                                            0x0

#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_ADDR                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000e034)
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_OFFS                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000e034)
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_RMSK                                           0x81ff7ff3
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_CLK_DIV_BMSK                                    0x1ff0000
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_CLK_DIV_SHFT                                         0x10
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_FORCE_MEM_CORE_ON_BMSK                             0x4000
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_FORCE_MEM_CORE_ON_SHFT                                0xe
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_FORCE_MEM_PERIPH_ON_BMSK                           0x2000
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_FORCE_MEM_PERIPH_ON_SHFT                              0xd
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                          0x1000
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                             0xc
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_WAKEUP_BMSK                                         0xf00
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_WAKEUP_SHFT                                           0x8
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_SLEEP_BMSK                                           0xf0
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_SLEEP_SHFT                                            0x4
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_HW_CTL_BMSK                                           0x2
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_HW_CTL_SHFT                                           0x1
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_LPASS_AUDIO_WRAPPER_QUAD_MCLK_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000f000)
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000f000)
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_ADDR, HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_IN)
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_DIRTY_N_BMSK                                                  0x40
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_DIRTY_N_SHFT                                                   0x6
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_DIRTY_M_BMSK                                                  0x20
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_DIRTY_M_SHFT                                                   0x5
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_LPASS_LPAIF_PCM0_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000f004)
#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000f004)
#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_ADDR, HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_IN)
#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_LPASS_LPAIF_PCM0_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_LPASS_LPAIF_PCM0_M_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000f008)
#define HWIO_LPASS_LPAIF_PCM0_M_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000f008)
#define HWIO_LPASS_LPAIF_PCM0_M_RMSK                                                               0xffff
#define HWIO_LPASS_LPAIF_PCM0_M_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM0_M_ADDR, HWIO_LPASS_LPAIF_PCM0_M_RMSK)
#define HWIO_LPASS_LPAIF_PCM0_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM0_M_ADDR, m)
#define HWIO_LPASS_LPAIF_PCM0_M_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCM0_M_ADDR,v)
#define HWIO_LPASS_LPAIF_PCM0_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCM0_M_ADDR,m,v,HWIO_LPASS_LPAIF_PCM0_M_IN)
#define HWIO_LPASS_LPAIF_PCM0_M_M_BMSK                                                             0xffff
#define HWIO_LPASS_LPAIF_PCM0_M_M_SHFT                                                                0x0

#define HWIO_LPASS_LPAIF_PCM0_N_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000f00c)
#define HWIO_LPASS_LPAIF_PCM0_N_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000f00c)
#define HWIO_LPASS_LPAIF_PCM0_N_RMSK                                                               0xffff
#define HWIO_LPASS_LPAIF_PCM0_N_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM0_N_ADDR, HWIO_LPASS_LPAIF_PCM0_N_RMSK)
#define HWIO_LPASS_LPAIF_PCM0_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM0_N_ADDR, m)
#define HWIO_LPASS_LPAIF_PCM0_N_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCM0_N_ADDR,v)
#define HWIO_LPASS_LPAIF_PCM0_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCM0_N_ADDR,m,v,HWIO_LPASS_LPAIF_PCM0_N_IN)
#define HWIO_LPASS_LPAIF_PCM0_N_NOT_N_MINUS_M_BMSK                                                 0xffff
#define HWIO_LPASS_LPAIF_PCM0_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_LPASS_LPAIF_PCM0_D_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000f010)
#define HWIO_LPASS_LPAIF_PCM0_D_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000f010)
#define HWIO_LPASS_LPAIF_PCM0_D_RMSK                                                               0xffff
#define HWIO_LPASS_LPAIF_PCM0_D_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM0_D_ADDR, HWIO_LPASS_LPAIF_PCM0_D_RMSK)
#define HWIO_LPASS_LPAIF_PCM0_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM0_D_ADDR, m)
#define HWIO_LPASS_LPAIF_PCM0_D_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCM0_D_ADDR,v)
#define HWIO_LPASS_LPAIF_PCM0_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCM0_D_ADDR,m,v,HWIO_LPASS_LPAIF_PCM0_D_IN)
#define HWIO_LPASS_LPAIF_PCM0_D_NOT_2D_BMSK                                                        0xffff
#define HWIO_LPASS_LPAIF_PCM0_D_NOT_2D_SHFT                                                           0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_ADDR                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000f014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_OFFS                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000f014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_RMSK                                        0x80000003
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_HW_CTL_BMSK                                        0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_HW_CTL_SHFT                                        0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_IBIT_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_ADDR                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000f018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_OFFS                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000f018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_RMSK                                        0x80000003
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_HW_CTL_BMSK                                        0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_HW_CTL_SHFT                                        0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_EBIT_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_ADDR                                              (LPASS_LPASS_CC_REG_REG_BASE      + 0x0000f01c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_OFFS                                              (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0000f01c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_RMSK                                                     0x3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_INV_EXT_CLK_BMSK                                         0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_INV_EXT_CLK_SHFT                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_INV_INT_CLK_BMSK                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_INV_INV_INT_CLK_SHFT                                         0x0

#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x00010000)
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00010000)
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_RMSK                                                    0x800000f3
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_ADDR, HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_IN)
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_ROOT_OFF_BMSK                                           0x80000000
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_ROOT_OFF_SHFT                                                 0x1f
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_DIRTY_D_BMSK                                                  0x80
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_DIRTY_D_SHFT                                                   0x7
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_DIRTY_N_BMSK                                                  0x40
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_DIRTY_N_SHFT                                                   0x6
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_DIRTY_M_BMSK                                                  0x20
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_DIRTY_M_SHFT                                                   0x5
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                           0x10
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                            0x4
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_ROOT_EN_BMSK                                                   0x2
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_ROOT_EN_SHFT                                                   0x1
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_UPDATE_BMSK                                                    0x1
#define HWIO_LPASS_LPAIF_PCM1_CMD_RCGR_UPDATE_SHFT                                                    0x0

#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x00010004)
#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00010004)
#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_RMSK                                                        0x371f
#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_ADDR, HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_IN)
#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_MODE_BMSK                                                   0x3000
#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_MODE_SHFT                                                      0xc
#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_SRC_SEL_BMSK                                                 0x700
#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_SRC_SEL_SHFT                                                   0x8
#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_SRC_DIV_BMSK                                                  0x1f
#define HWIO_LPASS_LPAIF_PCM1_CFG_RCGR_SRC_DIV_SHFT                                                   0x0

#define HWIO_LPASS_LPAIF_PCM1_M_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x00010008)
#define HWIO_LPASS_LPAIF_PCM1_M_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00010008)
#define HWIO_LPASS_LPAIF_PCM1_M_RMSK                                                               0xffff
#define HWIO_LPASS_LPAIF_PCM1_M_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM1_M_ADDR, HWIO_LPASS_LPAIF_PCM1_M_RMSK)
#define HWIO_LPASS_LPAIF_PCM1_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM1_M_ADDR, m)
#define HWIO_LPASS_LPAIF_PCM1_M_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCM1_M_ADDR,v)
#define HWIO_LPASS_LPAIF_PCM1_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCM1_M_ADDR,m,v,HWIO_LPASS_LPAIF_PCM1_M_IN)
#define HWIO_LPASS_LPAIF_PCM1_M_M_BMSK                                                             0xffff
#define HWIO_LPASS_LPAIF_PCM1_M_M_SHFT                                                                0x0

#define HWIO_LPASS_LPAIF_PCM1_N_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001000c)
#define HWIO_LPASS_LPAIF_PCM1_N_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001000c)
#define HWIO_LPASS_LPAIF_PCM1_N_RMSK                                                               0xffff
#define HWIO_LPASS_LPAIF_PCM1_N_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM1_N_ADDR, HWIO_LPASS_LPAIF_PCM1_N_RMSK)
#define HWIO_LPASS_LPAIF_PCM1_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM1_N_ADDR, m)
#define HWIO_LPASS_LPAIF_PCM1_N_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCM1_N_ADDR,v)
#define HWIO_LPASS_LPAIF_PCM1_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCM1_N_ADDR,m,v,HWIO_LPASS_LPAIF_PCM1_N_IN)
#define HWIO_LPASS_LPAIF_PCM1_N_NOT_N_MINUS_M_BMSK                                                 0xffff
#define HWIO_LPASS_LPAIF_PCM1_N_NOT_N_MINUS_M_SHFT                                                    0x0

#define HWIO_LPASS_LPAIF_PCM1_D_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x00010010)
#define HWIO_LPASS_LPAIF_PCM1_D_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00010010)
#define HWIO_LPASS_LPAIF_PCM1_D_RMSK                                                               0xffff
#define HWIO_LPASS_LPAIF_PCM1_D_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM1_D_ADDR, HWIO_LPASS_LPAIF_PCM1_D_RMSK)
#define HWIO_LPASS_LPAIF_PCM1_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCM1_D_ADDR, m)
#define HWIO_LPASS_LPAIF_PCM1_D_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCM1_D_ADDR,v)
#define HWIO_LPASS_LPAIF_PCM1_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCM1_D_ADDR,m,v,HWIO_LPASS_LPAIF_PCM1_D_IN)
#define HWIO_LPASS_LPAIF_PCM1_D_NOT_2D_BMSK                                                        0xffff
#define HWIO_LPASS_LPAIF_PCM1_D_NOT_2D_SHFT                                                           0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_ADDR                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x00010014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_OFFS                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00010014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_RMSK                                        0x80000003
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_HW_CTL_BMSK                                        0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_HW_CTL_SHFT                                        0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_IBIT_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_ADDR                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x00010018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_OFFS                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00010018)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_RMSK                                        0x80000003
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_HW_CTL_BMSK                                        0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_HW_CTL_SHFT                                        0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_EBIT_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_ADDR                                              (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001001c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_OFFS                                              (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001001c)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_RMSK                                                     0x3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_INV_EXT_CLK_BMSK                                         0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_INV_EXT_CLK_SHFT                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_INV_INT_CLK_BMSK                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_INV_INV_INT_CLK_SHFT                                         0x0

#define HWIO_LPASS_RESAMPLER_CMD_RCGR_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x00011000)
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00011000)
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_RMSK                                                     0x800000f3
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_RESAMPLER_CMD_RCGR_ADDR, HWIO_LPASS_RESAMPLER_CMD_RCGR_RMSK)
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_RESAMPLER_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_RESAMPLER_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_RESAMPLER_CMD_RCGR_ADDR,m,v,HWIO_LPASS_RESAMPLER_CMD_RCGR_IN)
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_DIRTY_D_BMSK                                                   0x80
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_DIRTY_D_SHFT                                                    0x7
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_DIRTY_N_BMSK                                                   0x40
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_DIRTY_N_SHFT                                                    0x6
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_DIRTY_M_BMSK                                                   0x20
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_DIRTY_M_SHFT                                                    0x5
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_LPASS_RESAMPLER_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_LPASS_RESAMPLER_CFG_RCGR_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x00011004)
#define HWIO_LPASS_RESAMPLER_CFG_RCGR_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00011004)
#define HWIO_LPASS_RESAMPLER_CFG_RCGR_RMSK                                                         0x371f
#define HWIO_LPASS_RESAMPLER_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_RESAMPLER_CFG_RCGR_ADDR, HWIO_LPASS_RESAMPLER_CFG_RCGR_RMSK)
#define HWIO_LPASS_RESAMPLER_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_RESAMPLER_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_RESAMPLER_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_RESAMPLER_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_RESAMPLER_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_RESAMPLER_CFG_RCGR_ADDR,m,v,HWIO_LPASS_RESAMPLER_CFG_RCGR_IN)
#define HWIO_LPASS_RESAMPLER_CFG_RCGR_MODE_BMSK                                                    0x3000
#define HWIO_LPASS_RESAMPLER_CFG_RCGR_MODE_SHFT                                                       0xc
#define HWIO_LPASS_RESAMPLER_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_LPASS_RESAMPLER_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_LPASS_RESAMPLER_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_LPASS_RESAMPLER_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_LPASS_RESAMPLER_M_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x00011008)
#define HWIO_LPASS_RESAMPLER_M_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00011008)
#define HWIO_LPASS_RESAMPLER_M_RMSK                                                                  0xff
#define HWIO_LPASS_RESAMPLER_M_IN          \
        in_dword_masked(HWIO_LPASS_RESAMPLER_M_ADDR, HWIO_LPASS_RESAMPLER_M_RMSK)
#define HWIO_LPASS_RESAMPLER_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_RESAMPLER_M_ADDR, m)
#define HWIO_LPASS_RESAMPLER_M_OUT(v)      \
        out_dword(HWIO_LPASS_RESAMPLER_M_ADDR,v)
#define HWIO_LPASS_RESAMPLER_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_RESAMPLER_M_ADDR,m,v,HWIO_LPASS_RESAMPLER_M_IN)
#define HWIO_LPASS_RESAMPLER_M_M_BMSK                                                                0xff
#define HWIO_LPASS_RESAMPLER_M_M_SHFT                                                                 0x0

#define HWIO_LPASS_RESAMPLER_N_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001100c)
#define HWIO_LPASS_RESAMPLER_N_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001100c)
#define HWIO_LPASS_RESAMPLER_N_RMSK                                                                  0xff
#define HWIO_LPASS_RESAMPLER_N_IN          \
        in_dword_masked(HWIO_LPASS_RESAMPLER_N_ADDR, HWIO_LPASS_RESAMPLER_N_RMSK)
#define HWIO_LPASS_RESAMPLER_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_RESAMPLER_N_ADDR, m)
#define HWIO_LPASS_RESAMPLER_N_OUT(v)      \
        out_dword(HWIO_LPASS_RESAMPLER_N_ADDR,v)
#define HWIO_LPASS_RESAMPLER_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_RESAMPLER_N_ADDR,m,v,HWIO_LPASS_RESAMPLER_N_IN)
#define HWIO_LPASS_RESAMPLER_N_NOT_N_MINUS_M_BMSK                                                    0xff
#define HWIO_LPASS_RESAMPLER_N_NOT_N_MINUS_M_SHFT                                                     0x0

#define HWIO_LPASS_RESAMPLER_D_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x00011010)
#define HWIO_LPASS_RESAMPLER_D_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00011010)
#define HWIO_LPASS_RESAMPLER_D_RMSK                                                                  0xff
#define HWIO_LPASS_RESAMPLER_D_IN          \
        in_dword_masked(HWIO_LPASS_RESAMPLER_D_ADDR, HWIO_LPASS_RESAMPLER_D_RMSK)
#define HWIO_LPASS_RESAMPLER_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_RESAMPLER_D_ADDR, m)
#define HWIO_LPASS_RESAMPLER_D_OUT(v)      \
        out_dword(HWIO_LPASS_RESAMPLER_D_ADDR,v)
#define HWIO_LPASS_RESAMPLER_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_RESAMPLER_D_ADDR,m,v,HWIO_LPASS_RESAMPLER_D_IN)
#define HWIO_LPASS_RESAMPLER_D_NOT_2D_BMSK                                                           0xff
#define HWIO_LPASS_RESAMPLER_D_NOT_2D_SHFT                                                            0x0

#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_ADDR                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x00011014)
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_OFFS                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00011014)
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_RMSK                                         0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_CLK_DIV_BMSK                                  0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_CLK_DIV_SHFT                                       0x10
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_FORCE_MEM_CORE_ON_BMSK                           0x4000
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_FORCE_MEM_CORE_ON_SHFT                              0xe
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                         0x2000
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                            0xd
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                        0x1000
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                           0xc
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_WAKEUP_BMSK                                       0xf00
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_WAKEUP_SHFT                                         0x8
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_SLEEP_BMSK                                         0xf0
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_SLEEP_SHFT                                          0x4
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_HW_CTL_BMSK                                         0x2
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_HW_CTL_SHFT                                         0x1
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_CORE_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_ADDR                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00011018)
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_OFFS                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00011018)
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_RMSK                                       0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_CLK_DIV_BMSK                                0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_CLK_DIV_SHFT                                     0x10
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_FORCE_MEM_CORE_ON_BMSK                         0x4000
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_FORCE_MEM_CORE_ON_SHFT                            0xe
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_FORCE_MEM_PERIPH_ON_BMSK                       0x2000
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_FORCE_MEM_PERIPH_ON_SHFT                          0xd
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                      0x1000
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                         0xc
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_WAKEUP_BMSK                                     0xf00
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_WAKEUP_SHFT                                       0x8
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_SLEEP_BMSK                                       0xf0
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_SLEEP_SHFT                                        0x4
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_LPASS_AUDIO_CORE_RESAMPLER_LFABIF_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_LPASS_SLIMBUS_CMD_RCGR_ADDR                                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00012000)
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_OFFS                                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00012000)
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_SLIMBUS_CMD_RCGR_ADDR, HWIO_LPASS_SLIMBUS_CMD_RCGR_RMSK)
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SLIMBUS_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_SLIMBUS_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SLIMBUS_CMD_RCGR_ADDR,m,v,HWIO_LPASS_SLIMBUS_CMD_RCGR_IN)
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_DIRTY_N_BMSK                                                     0x40
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_DIRTY_N_SHFT                                                      0x6
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_DIRTY_M_BMSK                                                     0x20
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_DIRTY_M_SHFT                                                      0x5
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_LPASS_SLIMBUS_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_LPASS_SLIMBUS_CFG_RCGR_ADDR                                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00012004)
#define HWIO_LPASS_SLIMBUS_CFG_RCGR_OFFS                                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00012004)
#define HWIO_LPASS_SLIMBUS_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_LPASS_SLIMBUS_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_SLIMBUS_CFG_RCGR_ADDR, HWIO_LPASS_SLIMBUS_CFG_RCGR_RMSK)
#define HWIO_LPASS_SLIMBUS_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SLIMBUS_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_SLIMBUS_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_SLIMBUS_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_SLIMBUS_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SLIMBUS_CFG_RCGR_ADDR,m,v,HWIO_LPASS_SLIMBUS_CFG_RCGR_IN)
#define HWIO_LPASS_SLIMBUS_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_LPASS_SLIMBUS_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_LPASS_SLIMBUS_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_LPASS_SLIMBUS_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_LPASS_SLIMBUS_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_LPASS_SLIMBUS_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_LPASS_SLIMBUS_M_ADDR                                                              (LPASS_LPASS_CC_REG_REG_BASE      + 0x00012008)
#define HWIO_LPASS_SLIMBUS_M_OFFS                                                              (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00012008)
#define HWIO_LPASS_SLIMBUS_M_RMSK                                                                    0xff
#define HWIO_LPASS_SLIMBUS_M_IN          \
        in_dword_masked(HWIO_LPASS_SLIMBUS_M_ADDR, HWIO_LPASS_SLIMBUS_M_RMSK)
#define HWIO_LPASS_SLIMBUS_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_SLIMBUS_M_ADDR, m)
#define HWIO_LPASS_SLIMBUS_M_OUT(v)      \
        out_dword(HWIO_LPASS_SLIMBUS_M_ADDR,v)
#define HWIO_LPASS_SLIMBUS_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SLIMBUS_M_ADDR,m,v,HWIO_LPASS_SLIMBUS_M_IN)
#define HWIO_LPASS_SLIMBUS_M_M_BMSK                                                                  0xff
#define HWIO_LPASS_SLIMBUS_M_M_SHFT                                                                   0x0

#define HWIO_LPASS_SLIMBUS_N_ADDR                                                              (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001200c)
#define HWIO_LPASS_SLIMBUS_N_OFFS                                                              (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001200c)
#define HWIO_LPASS_SLIMBUS_N_RMSK                                                                    0xff
#define HWIO_LPASS_SLIMBUS_N_IN          \
        in_dword_masked(HWIO_LPASS_SLIMBUS_N_ADDR, HWIO_LPASS_SLIMBUS_N_RMSK)
#define HWIO_LPASS_SLIMBUS_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_SLIMBUS_N_ADDR, m)
#define HWIO_LPASS_SLIMBUS_N_OUT(v)      \
        out_dword(HWIO_LPASS_SLIMBUS_N_ADDR,v)
#define HWIO_LPASS_SLIMBUS_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SLIMBUS_N_ADDR,m,v,HWIO_LPASS_SLIMBUS_N_IN)
#define HWIO_LPASS_SLIMBUS_N_NOT_N_MINUS_M_BMSK                                                      0xff
#define HWIO_LPASS_SLIMBUS_N_NOT_N_MINUS_M_SHFT                                                       0x0

#define HWIO_LPASS_SLIMBUS_D_ADDR                                                              (LPASS_LPASS_CC_REG_REG_BASE      + 0x00012010)
#define HWIO_LPASS_SLIMBUS_D_OFFS                                                              (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00012010)
#define HWIO_LPASS_SLIMBUS_D_RMSK                                                                    0xff
#define HWIO_LPASS_SLIMBUS_D_IN          \
        in_dword_masked(HWIO_LPASS_SLIMBUS_D_ADDR, HWIO_LPASS_SLIMBUS_D_RMSK)
#define HWIO_LPASS_SLIMBUS_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_SLIMBUS_D_ADDR, m)
#define HWIO_LPASS_SLIMBUS_D_OUT(v)      \
        out_dword(HWIO_LPASS_SLIMBUS_D_ADDR,v)
#define HWIO_LPASS_SLIMBUS_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SLIMBUS_D_ADDR,m,v,HWIO_LPASS_SLIMBUS_D_IN)
#define HWIO_LPASS_SLIMBUS_D_NOT_2D_BMSK                                                             0xff
#define HWIO_LPASS_SLIMBUS_D_NOT_2D_SHFT                                                              0x0

#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_ADDR                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x00012014)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_OFFS                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00012014)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_RMSK                                           0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_CLK_DIV_BMSK                                    0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_CLK_DIV_SHFT                                         0x10
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_FORCE_MEM_CORE_ON_BMSK                             0x4000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_FORCE_MEM_CORE_ON_SHFT                                0xe
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                           0x2000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                              0xd
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                          0x1000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                             0xc
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_WAKEUP_BMSK                                         0xf00
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_WAKEUP_SHFT                                           0x8
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_SLEEP_BMSK                                           0xf0
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_SLEEP_SHFT                                            0x4
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_HW_CTL_BMSK                                           0x2
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_HW_CTL_SHFT                                           0x1
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_CORE_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_ADDR                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x00012018)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_OFFS                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00012018)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_RMSK                                         0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_CLK_DIV_BMSK                                  0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_CLK_DIV_SHFT                                       0x10
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_FORCE_MEM_CORE_ON_BMSK                           0x4000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_FORCE_MEM_CORE_ON_SHFT                              0xe
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_FORCE_MEM_PERIPH_ON_BMSK                         0x2000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_FORCE_MEM_PERIPH_ON_SHFT                            0xd
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                        0x1000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                           0xc
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_WAKEUP_BMSK                                       0xf00
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_WAKEUP_SHFT                                         0x8
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_SLEEP_BMSK                                         0xf0
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_SLEEP_SHFT                                          0x4
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_HW_CTL_BMSK                                         0x2
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_HW_CTL_SHFT                                         0x1
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS_LFABIF_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00012800)
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00012800)
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_SLIMBUS2_CMD_RCGR_ADDR, HWIO_LPASS_SLIMBUS2_CMD_RCGR_RMSK)
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SLIMBUS2_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_SLIMBUS2_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SLIMBUS2_CMD_RCGR_ADDR,m,v,HWIO_LPASS_SLIMBUS2_CMD_RCGR_IN)
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_LPASS_SLIMBUS2_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00012804)
#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00012804)
#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_RMSK                                                          0x371f
#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_SLIMBUS2_CFG_RCGR_ADDR, HWIO_LPASS_SLIMBUS2_CFG_RCGR_RMSK)
#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SLIMBUS2_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_SLIMBUS2_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SLIMBUS2_CFG_RCGR_ADDR,m,v,HWIO_LPASS_SLIMBUS2_CFG_RCGR_IN)
#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_LPASS_SLIMBUS2_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_LPASS_SLIMBUS2_M_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x00012808)
#define HWIO_LPASS_SLIMBUS2_M_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00012808)
#define HWIO_LPASS_SLIMBUS2_M_RMSK                                                                   0xff
#define HWIO_LPASS_SLIMBUS2_M_IN          \
        in_dword_masked(HWIO_LPASS_SLIMBUS2_M_ADDR, HWIO_LPASS_SLIMBUS2_M_RMSK)
#define HWIO_LPASS_SLIMBUS2_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_SLIMBUS2_M_ADDR, m)
#define HWIO_LPASS_SLIMBUS2_M_OUT(v)      \
        out_dword(HWIO_LPASS_SLIMBUS2_M_ADDR,v)
#define HWIO_LPASS_SLIMBUS2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SLIMBUS2_M_ADDR,m,v,HWIO_LPASS_SLIMBUS2_M_IN)
#define HWIO_LPASS_SLIMBUS2_M_M_BMSK                                                                 0xff
#define HWIO_LPASS_SLIMBUS2_M_M_SHFT                                                                  0x0

#define HWIO_LPASS_SLIMBUS2_N_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001280c)
#define HWIO_LPASS_SLIMBUS2_N_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001280c)
#define HWIO_LPASS_SLIMBUS2_N_RMSK                                                                   0xff
#define HWIO_LPASS_SLIMBUS2_N_IN          \
        in_dword_masked(HWIO_LPASS_SLIMBUS2_N_ADDR, HWIO_LPASS_SLIMBUS2_N_RMSK)
#define HWIO_LPASS_SLIMBUS2_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_SLIMBUS2_N_ADDR, m)
#define HWIO_LPASS_SLIMBUS2_N_OUT(v)      \
        out_dword(HWIO_LPASS_SLIMBUS2_N_ADDR,v)
#define HWIO_LPASS_SLIMBUS2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SLIMBUS2_N_ADDR,m,v,HWIO_LPASS_SLIMBUS2_N_IN)
#define HWIO_LPASS_SLIMBUS2_N_NOT_N_MINUS_M_BMSK                                                     0xff
#define HWIO_LPASS_SLIMBUS2_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_LPASS_SLIMBUS2_D_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x00012810)
#define HWIO_LPASS_SLIMBUS2_D_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00012810)
#define HWIO_LPASS_SLIMBUS2_D_RMSK                                                                   0xff
#define HWIO_LPASS_SLIMBUS2_D_IN          \
        in_dword_masked(HWIO_LPASS_SLIMBUS2_D_ADDR, HWIO_LPASS_SLIMBUS2_D_RMSK)
#define HWIO_LPASS_SLIMBUS2_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_SLIMBUS2_D_ADDR, m)
#define HWIO_LPASS_SLIMBUS2_D_OUT(v)      \
        out_dword(HWIO_LPASS_SLIMBUS2_D_ADDR,v)
#define HWIO_LPASS_SLIMBUS2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SLIMBUS2_D_ADDR,m,v,HWIO_LPASS_SLIMBUS2_D_IN)
#define HWIO_LPASS_SLIMBUS2_D_NOT_2D_BMSK                                                            0xff
#define HWIO_LPASS_SLIMBUS2_D_NOT_2D_SHFT                                                             0x0

#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_ADDR                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00012814)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_OFFS                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00012814)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_RMSK                                          0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_CLK_OFF_BMSK                                  0x80000000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_CLK_OFF_SHFT                                        0x1f
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_CLK_DIV_BMSK                                   0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_CLK_DIV_SHFT                                        0x10
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_FORCE_MEM_CORE_ON_BMSK                            0x4000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_FORCE_MEM_CORE_ON_SHFT                               0xe
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                          0x2000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                             0xd
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                         0x1000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                            0xc
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_WAKEUP_BMSK                                        0xf00
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_WAKEUP_SHFT                                          0x8
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_SLEEP_BMSK                                          0xf0
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_SLEEP_SHFT                                           0x4
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_HW_CTL_BMSK                                          0x2
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_HW_CTL_SHFT                                          0x1
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_CLK_ENABLE_BMSK                                      0x1
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_CORE_CBCR_CLK_ENABLE_SHFT                                      0x0

#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_ADDR                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x00012818)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_OFFS                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00012818)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_RMSK                                        0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_CLK_DIV_BMSK                                 0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_CLK_DIV_SHFT                                      0x10
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_FORCE_MEM_CORE_ON_BMSK                          0x4000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_FORCE_MEM_CORE_ON_SHFT                             0xe
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_FORCE_MEM_PERIPH_ON_BMSK                        0x2000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_FORCE_MEM_PERIPH_ON_SHFT                           0xd
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                       0x1000
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                          0xc
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_WAKEUP_BMSK                                      0xf00
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_WAKEUP_SHFT                                        0x8
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_SLEEP_BMSK                                        0xf0
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_SLEEP_SHFT                                         0x4
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_HW_CTL_BMSK                                        0x2
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_HW_CTL_SHFT                                        0x1
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_LPASS_AUDIO_CORE_SLIMBUS2_LFABIF_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_ADDR                                                   (LPASS_LPASS_CC_REG_REG_BASE      + 0x00013000)
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_OFFS                                                   (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00013000)
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_RMSK                                                   0x800000f3
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_ADDR, HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_IN)
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_DIRTY_D_BMSK                                                 0x80
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_DIRTY_D_SHFT                                                  0x7
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_DIRTY_N_BMSK                                                 0x40
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_DIRTY_N_SHFT                                                  0x6
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_DIRTY_M_BMSK                                                 0x20
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_DIRTY_M_SHFT                                                  0x5
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_LPASS_LPAIF_PCMOE_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_ADDR                                                   (LPASS_LPASS_CC_REG_REG_BASE      + 0x00013004)
#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_OFFS                                                   (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00013004)
#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_RMSK                                                       0x371f
#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_ADDR, HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_RMSK)
#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_ADDR,m,v,HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_IN)
#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_MODE_BMSK                                                  0x3000
#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_MODE_SHFT                                                     0xc
#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_LPASS_LPAIF_PCMOE_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_LPASS_LPAIF_PCMOE_M_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00013008)
#define HWIO_LPASS_LPAIF_PCMOE_M_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00013008)
#define HWIO_LPASS_LPAIF_PCMOE_M_RMSK                                                                0xff
#define HWIO_LPASS_LPAIF_PCMOE_M_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCMOE_M_ADDR, HWIO_LPASS_LPAIF_PCMOE_M_RMSK)
#define HWIO_LPASS_LPAIF_PCMOE_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCMOE_M_ADDR, m)
#define HWIO_LPASS_LPAIF_PCMOE_M_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCMOE_M_ADDR,v)
#define HWIO_LPASS_LPAIF_PCMOE_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCMOE_M_ADDR,m,v,HWIO_LPASS_LPAIF_PCMOE_M_IN)
#define HWIO_LPASS_LPAIF_PCMOE_M_M_BMSK                                                              0xff
#define HWIO_LPASS_LPAIF_PCMOE_M_M_SHFT                                                               0x0

#define HWIO_LPASS_LPAIF_PCMOE_N_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001300c)
#define HWIO_LPASS_LPAIF_PCMOE_N_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001300c)
#define HWIO_LPASS_LPAIF_PCMOE_N_RMSK                                                                0xff
#define HWIO_LPASS_LPAIF_PCMOE_N_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCMOE_N_ADDR, HWIO_LPASS_LPAIF_PCMOE_N_RMSK)
#define HWIO_LPASS_LPAIF_PCMOE_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCMOE_N_ADDR, m)
#define HWIO_LPASS_LPAIF_PCMOE_N_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCMOE_N_ADDR,v)
#define HWIO_LPASS_LPAIF_PCMOE_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCMOE_N_ADDR,m,v,HWIO_LPASS_LPAIF_PCMOE_N_IN)
#define HWIO_LPASS_LPAIF_PCMOE_N_NOT_N_MINUS_M_BMSK                                                  0xff
#define HWIO_LPASS_LPAIF_PCMOE_N_NOT_N_MINUS_M_SHFT                                                   0x0

#define HWIO_LPASS_LPAIF_PCMOE_D_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00013010)
#define HWIO_LPASS_LPAIF_PCMOE_D_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00013010)
#define HWIO_LPASS_LPAIF_PCMOE_D_RMSK                                                                0xff
#define HWIO_LPASS_LPAIF_PCMOE_D_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_PCMOE_D_ADDR, HWIO_LPASS_LPAIF_PCMOE_D_RMSK)
#define HWIO_LPASS_LPAIF_PCMOE_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_PCMOE_D_ADDR, m)
#define HWIO_LPASS_LPAIF_PCMOE_D_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_PCMOE_D_ADDR,v)
#define HWIO_LPASS_LPAIF_PCMOE_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_PCMOE_D_ADDR,m,v,HWIO_LPASS_LPAIF_PCMOE_D_IN)
#define HWIO_LPASS_LPAIF_PCMOE_D_NOT_2D_BMSK                                                         0xff
#define HWIO_LPASS_LPAIF_PCMOE_D_NOT_2D_SHFT                                                          0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_ADDR                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00013014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_OFFS                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00013014)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_RMSK                                      0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_CLK_DIV_BMSK                               0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_CLK_DIV_SHFT                                    0x10
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_FORCE_MEM_CORE_ON_BMSK                        0x4000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_FORCE_MEM_CORE_ON_SHFT                           0xe
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                      0x2000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                         0xd
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                     0x1000
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                        0xc
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_WAKEUP_BMSK                                    0xf00
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_WAKEUP_SHFT                                      0x8
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_SLEEP_BMSK                                      0xf0
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_SLEEP_SHFT                                       0x4
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_HW_CTL_BMSK                                      0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_HW_CTL_SHFT                                      0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM_DATA_OE_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_LPASS_Q6CORE_CMD_RCGR_ADDR                                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x00014000)
#define HWIO_LPASS_Q6CORE_CMD_RCGR_OFFS                                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00014000)
#define HWIO_LPASS_Q6CORE_CMD_RCGR_RMSK                                                        0x800000f3
#define HWIO_LPASS_Q6CORE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_Q6CORE_CMD_RCGR_ADDR, HWIO_LPASS_Q6CORE_CMD_RCGR_RMSK)
#define HWIO_LPASS_Q6CORE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6CORE_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_Q6CORE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6CORE_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_Q6CORE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6CORE_CMD_RCGR_ADDR,m,v,HWIO_LPASS_Q6CORE_CMD_RCGR_IN)
#define HWIO_LPASS_Q6CORE_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_LPASS_Q6CORE_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_LPASS_Q6CORE_CMD_RCGR_DIRTY_D_BMSK                                                      0x80
#define HWIO_LPASS_Q6CORE_CMD_RCGR_DIRTY_D_SHFT                                                       0x7
#define HWIO_LPASS_Q6CORE_CMD_RCGR_DIRTY_N_BMSK                                                      0x40
#define HWIO_LPASS_Q6CORE_CMD_RCGR_DIRTY_N_SHFT                                                       0x6
#define HWIO_LPASS_Q6CORE_CMD_RCGR_DIRTY_M_BMSK                                                      0x20
#define HWIO_LPASS_Q6CORE_CMD_RCGR_DIRTY_M_SHFT                                                       0x5
#define HWIO_LPASS_Q6CORE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_LPASS_Q6CORE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_LPASS_Q6CORE_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_LPASS_Q6CORE_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_LPASS_Q6CORE_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_LPASS_Q6CORE_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_LPASS_Q6CORE_CFG_RCGR_ADDR                                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x00014004)
#define HWIO_LPASS_Q6CORE_CFG_RCGR_OFFS                                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00014004)
#define HWIO_LPASS_Q6CORE_CFG_RCGR_RMSK                                                            0x371f
#define HWIO_LPASS_Q6CORE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_Q6CORE_CFG_RCGR_ADDR, HWIO_LPASS_Q6CORE_CFG_RCGR_RMSK)
#define HWIO_LPASS_Q6CORE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6CORE_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_Q6CORE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6CORE_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_Q6CORE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6CORE_CFG_RCGR_ADDR,m,v,HWIO_LPASS_Q6CORE_CFG_RCGR_IN)
#define HWIO_LPASS_Q6CORE_CFG_RCGR_MODE_BMSK                                                       0x3000
#define HWIO_LPASS_Q6CORE_CFG_RCGR_MODE_SHFT                                                          0xc
#define HWIO_LPASS_Q6CORE_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_LPASS_Q6CORE_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_LPASS_Q6CORE_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_LPASS_Q6CORE_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_LPASS_Q6CORE_M_ADDR                                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x00014008)
#define HWIO_LPASS_Q6CORE_M_OFFS                                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00014008)
#define HWIO_LPASS_Q6CORE_M_RMSK                                                                     0xff
#define HWIO_LPASS_Q6CORE_M_IN          \
        in_dword_masked(HWIO_LPASS_Q6CORE_M_ADDR, HWIO_LPASS_Q6CORE_M_RMSK)
#define HWIO_LPASS_Q6CORE_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6CORE_M_ADDR, m)
#define HWIO_LPASS_Q6CORE_M_OUT(v)      \
        out_dword(HWIO_LPASS_Q6CORE_M_ADDR,v)
#define HWIO_LPASS_Q6CORE_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6CORE_M_ADDR,m,v,HWIO_LPASS_Q6CORE_M_IN)
#define HWIO_LPASS_Q6CORE_M_M_BMSK                                                                   0xff
#define HWIO_LPASS_Q6CORE_M_M_SHFT                                                                    0x0

#define HWIO_LPASS_Q6CORE_N_ADDR                                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001400c)
#define HWIO_LPASS_Q6CORE_N_OFFS                                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001400c)
#define HWIO_LPASS_Q6CORE_N_RMSK                                                                     0xff
#define HWIO_LPASS_Q6CORE_N_IN          \
        in_dword_masked(HWIO_LPASS_Q6CORE_N_ADDR, HWIO_LPASS_Q6CORE_N_RMSK)
#define HWIO_LPASS_Q6CORE_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6CORE_N_ADDR, m)
#define HWIO_LPASS_Q6CORE_N_OUT(v)      \
        out_dword(HWIO_LPASS_Q6CORE_N_ADDR,v)
#define HWIO_LPASS_Q6CORE_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6CORE_N_ADDR,m,v,HWIO_LPASS_Q6CORE_N_IN)
#define HWIO_LPASS_Q6CORE_N_NOT_N_MINUS_M_BMSK                                                       0xff
#define HWIO_LPASS_Q6CORE_N_NOT_N_MINUS_M_SHFT                                                        0x0

#define HWIO_LPASS_Q6CORE_D_ADDR                                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x00014010)
#define HWIO_LPASS_Q6CORE_D_OFFS                                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00014010)
#define HWIO_LPASS_Q6CORE_D_RMSK                                                                     0xff
#define HWIO_LPASS_Q6CORE_D_IN          \
        in_dword_masked(HWIO_LPASS_Q6CORE_D_ADDR, HWIO_LPASS_Q6CORE_D_RMSK)
#define HWIO_LPASS_Q6CORE_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6CORE_D_ADDR, m)
#define HWIO_LPASS_Q6CORE_D_OUT(v)      \
        out_dword(HWIO_LPASS_Q6CORE_D_ADDR,v)
#define HWIO_LPASS_Q6CORE_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6CORE_D_ADDR,m,v,HWIO_LPASS_Q6CORE_D_IN)
#define HWIO_LPASS_Q6CORE_D_NOT_2D_BMSK                                                              0xff
#define HWIO_LPASS_Q6CORE_D_NOT_2D_SHFT                                                               0x0

#define HWIO_LPASS_SLEEP_CMD_RCGR_ADDR                                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x00015000)
#define HWIO_LPASS_SLEEP_CMD_RCGR_OFFS                                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00015000)
#define HWIO_LPASS_SLEEP_CMD_RCGR_RMSK                                                         0x800000f3
#define HWIO_LPASS_SLEEP_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_SLEEP_CMD_RCGR_ADDR, HWIO_LPASS_SLEEP_CMD_RCGR_RMSK)
#define HWIO_LPASS_SLEEP_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SLEEP_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_SLEEP_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_SLEEP_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_SLEEP_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SLEEP_CMD_RCGR_ADDR,m,v,HWIO_LPASS_SLEEP_CMD_RCGR_IN)
#define HWIO_LPASS_SLEEP_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_LPASS_SLEEP_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_LPASS_SLEEP_CMD_RCGR_DIRTY_D_BMSK                                                       0x80
#define HWIO_LPASS_SLEEP_CMD_RCGR_DIRTY_D_SHFT                                                        0x7
#define HWIO_LPASS_SLEEP_CMD_RCGR_DIRTY_N_BMSK                                                       0x40
#define HWIO_LPASS_SLEEP_CMD_RCGR_DIRTY_N_SHFT                                                        0x6
#define HWIO_LPASS_SLEEP_CMD_RCGR_DIRTY_M_BMSK                                                       0x20
#define HWIO_LPASS_SLEEP_CMD_RCGR_DIRTY_M_SHFT                                                        0x5
#define HWIO_LPASS_SLEEP_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_LPASS_SLEEP_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_LPASS_SLEEP_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_LPASS_SLEEP_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_LPASS_SLEEP_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_LPASS_SLEEP_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_LPASS_SLEEP_CFG_RCGR_ADDR                                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x00015004)
#define HWIO_LPASS_SLEEP_CFG_RCGR_OFFS                                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00015004)
#define HWIO_LPASS_SLEEP_CFG_RCGR_RMSK                                                             0x371f
#define HWIO_LPASS_SLEEP_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_SLEEP_CFG_RCGR_ADDR, HWIO_LPASS_SLEEP_CFG_RCGR_RMSK)
#define HWIO_LPASS_SLEEP_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SLEEP_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_SLEEP_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_SLEEP_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_SLEEP_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SLEEP_CFG_RCGR_ADDR,m,v,HWIO_LPASS_SLEEP_CFG_RCGR_IN)
#define HWIO_LPASS_SLEEP_CFG_RCGR_MODE_BMSK                                                        0x3000
#define HWIO_LPASS_SLEEP_CFG_RCGR_MODE_SHFT                                                           0xc
#define HWIO_LPASS_SLEEP_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_LPASS_SLEEP_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_LPASS_SLEEP_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_LPASS_SLEEP_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_ADDR                                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00016000)
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_OFFS                                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00016000)
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_RMSK                                                       0x800000f3
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_Q6_SPDM_CMD_RCGR_ADDR, HWIO_LPASS_Q6_SPDM_CMD_RCGR_RMSK)
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6_SPDM_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6_SPDM_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6_SPDM_CMD_RCGR_ADDR,m,v,HWIO_LPASS_Q6_SPDM_CMD_RCGR_IN)
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_ROOT_OFF_BMSK                                              0x80000000
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_ROOT_OFF_SHFT                                                    0x1f
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_DIRTY_D_BMSK                                                     0x80
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_DIRTY_D_SHFT                                                      0x7
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_DIRTY_N_BMSK                                                     0x40
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_DIRTY_N_SHFT                                                      0x6
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_DIRTY_M_BMSK                                                     0x20
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_DIRTY_M_SHFT                                                      0x5
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                              0x10
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                               0x4
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_ROOT_EN_BMSK                                                      0x2
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_ROOT_EN_SHFT                                                      0x1
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_UPDATE_BMSK                                                       0x1
#define HWIO_LPASS_Q6_SPDM_CMD_RCGR_UPDATE_SHFT                                                       0x0

#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_ADDR                                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00016004)
#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_OFFS                                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00016004)
#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_RMSK                                                           0x371f
#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_Q6_SPDM_CFG_RCGR_ADDR, HWIO_LPASS_Q6_SPDM_CFG_RCGR_RMSK)
#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6_SPDM_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6_SPDM_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6_SPDM_CFG_RCGR_ADDR,m,v,HWIO_LPASS_Q6_SPDM_CFG_RCGR_IN)
#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_MODE_BMSK                                                      0x3000
#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_MODE_SHFT                                                         0xc
#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_SRC_SEL_BMSK                                                    0x700
#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_SRC_SEL_SHFT                                                      0x8
#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_SRC_DIV_BMSK                                                     0x1f
#define HWIO_LPASS_Q6_SPDM_CFG_RCGR_SRC_DIV_SHFT                                                      0x0

#define HWIO_LPASS_Q6_SPDM_CBCR_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x00016014)
#define HWIO_LPASS_Q6_SPDM_CBCR_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00016014)
#define HWIO_LPASS_Q6_SPDM_CBCR_RMSK                                                           0x81ff7ff3
#define HWIO_LPASS_Q6_SPDM_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_Q6_SPDM_CBCR_ADDR, HWIO_LPASS_Q6_SPDM_CBCR_RMSK)
#define HWIO_LPASS_Q6_SPDM_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6_SPDM_CBCR_ADDR, m)
#define HWIO_LPASS_Q6_SPDM_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6_SPDM_CBCR_ADDR,v)
#define HWIO_LPASS_Q6_SPDM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6_SPDM_CBCR_ADDR,m,v,HWIO_LPASS_Q6_SPDM_CBCR_IN)
#define HWIO_LPASS_Q6_SPDM_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_LPASS_Q6_SPDM_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_LPASS_Q6_SPDM_CBCR_CLK_DIV_BMSK                                                    0x1ff0000
#define HWIO_LPASS_Q6_SPDM_CBCR_CLK_DIV_SHFT                                                         0x10
#define HWIO_LPASS_Q6_SPDM_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_LPASS_Q6_SPDM_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_LPASS_Q6_SPDM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_LPASS_Q6_SPDM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_LPASS_Q6_SPDM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_LPASS_Q6_SPDM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_LPASS_Q6_SPDM_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_LPASS_Q6_SPDM_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_LPASS_Q6_SPDM_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_LPASS_Q6_SPDM_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_LPASS_Q6_SPDM_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_LPASS_Q6_SPDM_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_LPASS_Q6_SPDM_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_LPASS_Q6_SPDM_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_LPASS_AHB_SPDM_CBCR_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00016018)
#define HWIO_LPASS_AHB_SPDM_CBCR_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00016018)
#define HWIO_LPASS_AHB_SPDM_CBCR_RMSK                                                          0x81ff7ff3
#define HWIO_LPASS_AHB_SPDM_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AHB_SPDM_CBCR_ADDR, HWIO_LPASS_AHB_SPDM_CBCR_RMSK)
#define HWIO_LPASS_AHB_SPDM_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AHB_SPDM_CBCR_ADDR, m)
#define HWIO_LPASS_AHB_SPDM_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AHB_SPDM_CBCR_ADDR,v)
#define HWIO_LPASS_AHB_SPDM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AHB_SPDM_CBCR_ADDR,m,v,HWIO_LPASS_AHB_SPDM_CBCR_IN)
#define HWIO_LPASS_AHB_SPDM_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_LPASS_AHB_SPDM_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_LPASS_AHB_SPDM_CBCR_CLK_DIV_BMSK                                                   0x1ff0000
#define HWIO_LPASS_AHB_SPDM_CBCR_CLK_DIV_SHFT                                                        0x10
#define HWIO_LPASS_AHB_SPDM_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_LPASS_AHB_SPDM_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_LPASS_AHB_SPDM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_LPASS_AHB_SPDM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_LPASS_AHB_SPDM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_LPASS_AHB_SPDM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_LPASS_AHB_SPDM_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_LPASS_AHB_SPDM_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_LPASS_AHB_SPDM_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_LPASS_AHB_SPDM_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_LPASS_AHB_SPDM_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_LPASS_AHB_SPDM_CBCR_HW_CTL_SHFT                                                          0x1
#define HWIO_LPASS_AHB_SPDM_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_LPASS_AHB_SPDM_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_LPASS_XO_CMD_RCGR_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x00017000)
#define HWIO_LPASS_XO_CMD_RCGR_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00017000)
#define HWIO_LPASS_XO_CMD_RCGR_RMSK                                                            0x800000f3
#define HWIO_LPASS_XO_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_XO_CMD_RCGR_ADDR, HWIO_LPASS_XO_CMD_RCGR_RMSK)
#define HWIO_LPASS_XO_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_XO_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_XO_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_XO_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_XO_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_XO_CMD_RCGR_ADDR,m,v,HWIO_LPASS_XO_CMD_RCGR_IN)
#define HWIO_LPASS_XO_CMD_RCGR_ROOT_OFF_BMSK                                                   0x80000000
#define HWIO_LPASS_XO_CMD_RCGR_ROOT_OFF_SHFT                                                         0x1f
#define HWIO_LPASS_XO_CMD_RCGR_DIRTY_D_BMSK                                                          0x80
#define HWIO_LPASS_XO_CMD_RCGR_DIRTY_D_SHFT                                                           0x7
#define HWIO_LPASS_XO_CMD_RCGR_DIRTY_N_BMSK                                                          0x40
#define HWIO_LPASS_XO_CMD_RCGR_DIRTY_N_SHFT                                                           0x6
#define HWIO_LPASS_XO_CMD_RCGR_DIRTY_M_BMSK                                                          0x20
#define HWIO_LPASS_XO_CMD_RCGR_DIRTY_M_SHFT                                                           0x5
#define HWIO_LPASS_XO_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                   0x10
#define HWIO_LPASS_XO_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                    0x4
#define HWIO_LPASS_XO_CMD_RCGR_ROOT_EN_BMSK                                                           0x2
#define HWIO_LPASS_XO_CMD_RCGR_ROOT_EN_SHFT                                                           0x1
#define HWIO_LPASS_XO_CMD_RCGR_UPDATE_BMSK                                                            0x1
#define HWIO_LPASS_XO_CMD_RCGR_UPDATE_SHFT                                                            0x0

#define HWIO_LPASS_XO_CFG_RCGR_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x00017004)
#define HWIO_LPASS_XO_CFG_RCGR_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00017004)
#define HWIO_LPASS_XO_CFG_RCGR_RMSK                                                                0x371f
#define HWIO_LPASS_XO_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_XO_CFG_RCGR_ADDR, HWIO_LPASS_XO_CFG_RCGR_RMSK)
#define HWIO_LPASS_XO_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_XO_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_XO_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_XO_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_XO_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_XO_CFG_RCGR_ADDR,m,v,HWIO_LPASS_XO_CFG_RCGR_IN)
#define HWIO_LPASS_XO_CFG_RCGR_MODE_BMSK                                                           0x3000
#define HWIO_LPASS_XO_CFG_RCGR_MODE_SHFT                                                              0xc
#define HWIO_LPASS_XO_CFG_RCGR_SRC_SEL_BMSK                                                         0x700
#define HWIO_LPASS_XO_CFG_RCGR_SRC_SEL_SHFT                                                           0x8
#define HWIO_LPASS_XO_CFG_RCGR_SRC_DIV_BMSK                                                          0x1f
#define HWIO_LPASS_XO_CFG_RCGR_SRC_DIV_SHFT                                                           0x0

#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x00018000)
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00018000)
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_RMSK                                                     0x800000f3
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_AHBFABRIC_CMD_RCGR_ADDR, HWIO_LPASS_AHBFABRIC_CMD_RCGR_RMSK)
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AHBFABRIC_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_AHBFABRIC_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AHBFABRIC_CMD_RCGR_ADDR,m,v,HWIO_LPASS_AHBFABRIC_CMD_RCGR_IN)
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_ROOT_OFF_BMSK                                            0x80000000
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_ROOT_OFF_SHFT                                                  0x1f
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_DIRTY_D_BMSK                                                   0x80
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_DIRTY_D_SHFT                                                    0x7
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_DIRTY_N_BMSK                                                   0x40
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_DIRTY_N_SHFT                                                    0x6
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_DIRTY_M_BMSK                                                   0x20
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_DIRTY_M_SHFT                                                    0x5
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                            0x10
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                             0x4
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_ROOT_EN_BMSK                                                    0x2
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_ROOT_EN_SHFT                                                    0x1
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_UPDATE_BMSK                                                     0x1
#define HWIO_LPASS_AHBFABRIC_CMD_RCGR_UPDATE_SHFT                                                     0x0

#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x00018004)
#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00018004)
#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_RMSK                                                         0x371f
#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_AHBFABRIC_CFG_RCGR_ADDR, HWIO_LPASS_AHBFABRIC_CFG_RCGR_RMSK)
#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AHBFABRIC_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_AHBFABRIC_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AHBFABRIC_CFG_RCGR_ADDR,m,v,HWIO_LPASS_AHBFABRIC_CFG_RCGR_IN)
#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_MODE_BMSK                                                    0x3000
#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_MODE_SHFT                                                       0xc
#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_SRC_SEL_BMSK                                                  0x700
#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_SRC_SEL_SHFT                                                    0x8
#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_SRC_DIV_BMSK                                                   0x1f
#define HWIO_LPASS_AHBFABRIC_CFG_RCGR_SRC_DIV_SHFT                                                    0x0

#define HWIO_LPASS_AHBFABRIC_M_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x00018008)
#define HWIO_LPASS_AHBFABRIC_M_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00018008)
#define HWIO_LPASS_AHBFABRIC_M_RMSK                                                                  0xff
#define HWIO_LPASS_AHBFABRIC_M_IN          \
        in_dword_masked(HWIO_LPASS_AHBFABRIC_M_ADDR, HWIO_LPASS_AHBFABRIC_M_RMSK)
#define HWIO_LPASS_AHBFABRIC_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_AHBFABRIC_M_ADDR, m)
#define HWIO_LPASS_AHBFABRIC_M_OUT(v)      \
        out_dword(HWIO_LPASS_AHBFABRIC_M_ADDR,v)
#define HWIO_LPASS_AHBFABRIC_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AHBFABRIC_M_ADDR,m,v,HWIO_LPASS_AHBFABRIC_M_IN)
#define HWIO_LPASS_AHBFABRIC_M_M_BMSK                                                                0xff
#define HWIO_LPASS_AHBFABRIC_M_M_SHFT                                                                 0x0

#define HWIO_LPASS_AHBFABRIC_N_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001800c)
#define HWIO_LPASS_AHBFABRIC_N_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001800c)
#define HWIO_LPASS_AHBFABRIC_N_RMSK                                                                  0xff
#define HWIO_LPASS_AHBFABRIC_N_IN          \
        in_dword_masked(HWIO_LPASS_AHBFABRIC_N_ADDR, HWIO_LPASS_AHBFABRIC_N_RMSK)
#define HWIO_LPASS_AHBFABRIC_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_AHBFABRIC_N_ADDR, m)
#define HWIO_LPASS_AHBFABRIC_N_OUT(v)      \
        out_dword(HWIO_LPASS_AHBFABRIC_N_ADDR,v)
#define HWIO_LPASS_AHBFABRIC_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AHBFABRIC_N_ADDR,m,v,HWIO_LPASS_AHBFABRIC_N_IN)
#define HWIO_LPASS_AHBFABRIC_N_NOT_N_MINUS_M_BMSK                                                    0xff
#define HWIO_LPASS_AHBFABRIC_N_NOT_N_MINUS_M_SHFT                                                     0x0

#define HWIO_LPASS_AHBFABRIC_D_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x00018010)
#define HWIO_LPASS_AHBFABRIC_D_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00018010)
#define HWIO_LPASS_AHBFABRIC_D_RMSK                                                                  0xff
#define HWIO_LPASS_AHBFABRIC_D_IN          \
        in_dword_masked(HWIO_LPASS_AHBFABRIC_D_ADDR, HWIO_LPASS_AHBFABRIC_D_RMSK)
#define HWIO_LPASS_AHBFABRIC_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_AHBFABRIC_D_ADDR, m)
#define HWIO_LPASS_AHBFABRIC_D_OUT(v)      \
        out_dword(HWIO_LPASS_AHBFABRIC_D_ADDR,v)
#define HWIO_LPASS_AHBFABRIC_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AHBFABRIC_D_ADDR,m,v,HWIO_LPASS_AHBFABRIC_D_IN)
#define HWIO_LPASS_AHBFABRIC_D_NOT_2D_BMSK                                                           0xff
#define HWIO_LPASS_AHBFABRIC_D_NOT_2D_SHFT                                                            0x0

#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x00019000)
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00019000)
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_RMSK                                                    0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPM_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPM_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPM_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPM_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPM_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPM_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_CLK_DIV_BMSK                                             0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_CLK_DIV_SHFT                                                  0x10
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_FORCE_MEM_CORE_ON_BMSK                                      0x4000
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_FORCE_MEM_CORE_ON_SHFT                                         0xe
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                    0x2000
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                       0xd
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                   0x1000
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                      0xc
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_WAKEUP_BMSK                                                  0xf00
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_WAKEUP_SHFT                                                    0x8
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_SLEEP_BMSK                                                    0xf0
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_SLEEP_SHFT                                                     0x4
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_HW_CTL_BMSK                                                    0x2
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_HW_CTL_SHFT                                                    0x1
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_LPASS_AUDIO_CORE_LPM_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_ADDR                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x00019004)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_OFFS                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00019004)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_RMSK                                               0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_CLK_DIV_BMSK                                        0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_CLK_DIV_SHFT                                             0x10
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_FORCE_MEM_CORE_ON_BMSK                                 0x4000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_FORCE_MEM_CORE_ON_SHFT                                    0xe
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_FORCE_MEM_PERIPH_ON_BMSK                               0x2000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                  0xd
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                              0x1000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                 0xc
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_WAKEUP_BMSK                                             0xf00
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_WAKEUP_SHFT                                               0x8
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_SLEEP_BMSK                                               0xf0
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_SLEEP_SHFT                                                0x4
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_HW_CTL_BMSK                                               0x2
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_HW_CTL_SHFT                                               0x1
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM0_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_ADDR                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x00019008)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_OFFS                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00019008)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_RMSK                                               0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_CLK_DIV_BMSK                                        0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_CLK_DIV_SHFT                                             0x10
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_FORCE_MEM_CORE_ON_BMSK                                 0x4000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_FORCE_MEM_CORE_ON_SHFT                                    0xe
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_FORCE_MEM_PERIPH_ON_BMSK                               0x2000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                  0xd
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                              0x1000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                 0xc
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_WAKEUP_BMSK                                             0xf00
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_WAKEUP_SHFT                                               0x8
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_SLEEP_BMSK                                               0xf0
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_SLEEP_SHFT                                                0x4
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_HW_CTL_BMSK                                               0x2
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_HW_CTL_SHFT                                               0x1
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM1_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_ADDR                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001900c)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_OFFS                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001900c)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_RMSK                                               0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_CLK_DIV_BMSK                                        0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_CLK_DIV_SHFT                                             0x10
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_FORCE_MEM_CORE_ON_BMSK                                 0x4000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_FORCE_MEM_CORE_ON_SHFT                                    0xe
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_FORCE_MEM_PERIPH_ON_BMSK                               0x2000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                  0xd
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                              0x1000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                 0xc
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_WAKEUP_BMSK                                             0xf00
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_WAKEUP_SHFT                                               0x8
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_SLEEP_BMSK                                               0xf0
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_SLEEP_SHFT                                                0x4
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_HW_CTL_BMSK                                               0x2
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_HW_CTL_SHFT                                               0x1
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM2_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_ADDR                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x00019010)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_OFFS                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00019010)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_RMSK                                               0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_CLK_DIV_BMSK                                        0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_CLK_DIV_SHFT                                             0x10
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_FORCE_MEM_CORE_ON_BMSK                                 0x4000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_FORCE_MEM_CORE_ON_SHFT                                    0xe
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_FORCE_MEM_PERIPH_ON_BMSK                               0x2000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                  0xd
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                              0x1000
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                 0xc
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_WAKEUP_BMSK                                             0xf00
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_WAKEUP_SHFT                                               0x8
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_SLEEP_BMSK                                               0xf0
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_SLEEP_SHFT                                                0x4
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_HW_CTL_BMSK                                               0x2
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_HW_CTL_SHFT                                               0x1
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_LPASS_AUDIO_CORE_LPM_MEM3_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_ADDR                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001a000)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_OFFS                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001a000)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_RMSK                                             0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_CLK_DIV_BMSK                                      0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_CLK_DIV_SHFT                                           0x10
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_HW_CTL_BMSK                                             0x2
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_HW_CTL_SHFT                                             0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_CSR_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_ADDR                                                   (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001a004)
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_OFFS                                                   (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001a004)
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_RMSK                                                   0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_CLK_DIV_BMSK                                            0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_CLK_DIV_SHFT                                                 0x10
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_FORCE_MEM_CORE_ON_BMSK                                     0x4000
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_FORCE_MEM_CORE_ON_SHFT                                        0xe
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                   0x2000
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                      0xd
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                  0x1000
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                     0xc
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_WAKEUP_BMSK                                                 0xf00
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_WAKEUP_SHFT                                                   0x8
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_SLEEP_BMSK                                                   0xf0
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_SLEEP_SHFT                                                    0x4
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_HW_CTL_BMSK                                                   0x2
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_HW_CTL_SHFT                                                   0x1
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_LPASS_AUDIO_CORE_BSTC_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_ADDR                                              (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001a008)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_OFFS                                              (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001a008)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_RMSK                                              0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_CLK_DIV_BMSK                                       0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_CLK_DIV_SHFT                                            0x10
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_FORCE_MEM_CORE_ON_BMSK                                0x4000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_FORCE_MEM_CORE_ON_SHFT                                   0xe
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_FORCE_MEM_PERIPH_ON_BMSK                              0x2000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                 0xd
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                             0x1000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                0xc
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_WAKEUP_BMSK                                            0xf00
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_WAKEUP_SHFT                                              0x8
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_SLEEP_BMSK                                              0xf0
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_SLEEP_SHFT                                               0x4
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_HW_CTL_BMSK                                              0x2
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_HW_CTL_SHFT                                              0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_XO_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_ADDR                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001a00c)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_OFFS                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001a00c)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_RMSK                                           0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_CLK_DIV_BMSK                                    0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_CLK_DIV_SHFT                                         0x10
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_FORCE_MEM_CORE_ON_BMSK                             0x4000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_FORCE_MEM_CORE_ON_SHFT                                0xe
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_FORCE_MEM_PERIPH_ON_BMSK                           0x2000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_FORCE_MEM_PERIPH_ON_SHFT                              0xd
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                          0x1000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                             0xc
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_WAKEUP_BMSK                                         0xf00
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_WAKEUP_SHFT                                           0x8
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_SLEEP_BMSK                                           0xf0
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_SLEEP_SHFT                                            0x4
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_HW_CTL_BMSK                                           0x2
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_HW_CTL_SHFT                                           0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_BT_XO_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_ADDR                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001a010)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_OFFS                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001a010)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_RMSK                                           0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_CLK_OFF_BMSK                                   0x80000000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_CLK_OFF_SHFT                                         0x1f
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_CLK_DIV_BMSK                                    0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_CLK_DIV_SHFT                                         0x10
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_FORCE_MEM_CORE_ON_BMSK                             0x4000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_FORCE_MEM_CORE_ON_SHFT                                0xe
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_FORCE_MEM_PERIPH_ON_BMSK                           0x2000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_FORCE_MEM_PERIPH_ON_SHFT                              0xd
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                          0x1000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                             0xc
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_WAKEUP_BMSK                                         0xf00
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_WAKEUP_SHFT                                           0x8
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_SLEEP_BMSK                                           0xf0
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_SLEEP_SHFT                                            0x4
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_HW_CTL_BMSK                                           0x2
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_HW_CTL_SHFT                                           0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_CLK_ENABLE_BMSK                                       0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_FM_XO_CBCR_CLK_ENABLE_SHFT                                       0x0

#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_ADDR                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001a014)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_OFFS                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001a014)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_RMSK                                      0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_CLK_OFF_BMSK                              0x80000000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_CLK_OFF_SHFT                                    0x1f
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_CLK_DIV_BMSK                               0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_CLK_DIV_SHFT                                    0x10
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_FORCE_MEM_CORE_ON_BMSK                        0x4000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_FORCE_MEM_CORE_ON_SHFT                           0xe
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_FORCE_MEM_PERIPH_ON_BMSK                      0x2000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_FORCE_MEM_PERIPH_ON_SHFT                         0xd
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                     0x1000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                        0xc
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_WAKEUP_BMSK                                    0xf00
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_WAKEUP_SHFT                                      0x8
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_SLEEP_BMSK                                      0xf0
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_SLEEP_SHFT                                       0x4
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_HW_CTL_BMSK                                      0x2
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_HW_CTL_SHFT                                      0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_CLK_ENABLE_BMSK                                  0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_AVTIMER_XO_CBCR_CLK_ENABLE_SHFT                                  0x0

#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_ADDR                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001b000)
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_OFFS                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001b000)
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_RMSK                                               0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_CLK_DIV_BMSK                                        0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_CLK_DIV_SHFT                                             0x10
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_FORCE_MEM_CORE_ON_BMSK                                 0x4000
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_FORCE_MEM_CORE_ON_SHFT                                    0xe
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                               0x2000
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                  0xd
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                              0x1000
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                 0xc
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_WAKEUP_BMSK                                             0xf00
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_WAKEUP_SHFT                                               0x8
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_SLEEP_BMSK                                               0xf0
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_SLEEP_SHFT                                                0x4
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_HW_CTL_BMSK                                               0x2
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_HW_CTL_SHFT                                               0x1
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_ADDR                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001b004)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_OFFS                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001b004)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_RMSK                                             0x81ff7ff3
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_CLK_DIV_BMSK                                      0x1ff0000
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_CLK_DIV_SHFT                                           0x10
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_HW_CTL_BMSK                                             0x2
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_HW_CTL_SHFT                                             0x1
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001c000)
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001c000)
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_RMSK                                                    0x81ff7ff3
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_ADDR, HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_RMSK)
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_ADDR, m)
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_ADDR,v)
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_ADDR,m,v,HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_IN)
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_CLK_DIV_BMSK                                             0x1ff0000
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_CLK_DIV_SHFT                                                  0x10
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_FORCE_MEM_CORE_ON_BMSK                                      0x4000
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_FORCE_MEM_CORE_ON_SHFT                                         0xe
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                    0x2000
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                       0xd
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                   0x1000
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                      0xc
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_WAKEUP_BMSK                                                  0xf00
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_WAKEUP_SHFT                                                    0x8
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_SLEEP_BMSK                                                    0xf0
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_SLEEP_SHFT                                                     0x4
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_HW_CTL_BMSK                                                    0x2
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_HW_CTL_SHFT                                                    0x1
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_LPASS_Q6SS_TCM_SLAVE_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001d000)
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001d000)
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_RMSK                                                    0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_CSR_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_CSR_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_CSR_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_CSR_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_CSR_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_CSR_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_CLK_DIV_BMSK                                             0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_CLK_DIV_SHFT                                                  0x10
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_FORCE_MEM_CORE_ON_BMSK                                      0x4000
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_FORCE_MEM_CORE_ON_SHFT                                         0xe
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                    0x2000
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                       0xd
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                   0x1000
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                      0xc
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_WAKEUP_BMSK                                                  0xf00
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_WAKEUP_SHFT                                                    0x8
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_SLEEP_BMSK                                                    0xf0
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_SLEEP_SHFT                                                     0x4
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_HW_CTL_BMSK                                                    0x2
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_HW_CTL_SHFT                                                    0x1
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_LPASS_AUDIO_CORE_CSR_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001e000)
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001e000)
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_RMSK                                                    0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_DML_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_DML_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_DML_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_DML_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_DML_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_DML_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_CLK_OFF_BMSK                                            0x80000000
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_CLK_OFF_SHFT                                                  0x1f
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_CLK_DIV_BMSK                                             0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_CLK_DIV_SHFT                                                  0x10
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_FORCE_MEM_CORE_ON_BMSK                                      0x4000
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_FORCE_MEM_CORE_ON_SHFT                                         0xe
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                    0x2000
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                       0xd
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                   0x1000
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                      0xc
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_WAKEUP_BMSK                                                  0xf00
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_WAKEUP_SHFT                                                    0x8
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_SLEEP_BMSK                                                    0xf0
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_SLEEP_SHFT                                                     0x4
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_HW_CTL_BMSK                                                    0x2
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_HW_CTL_SHFT                                                    0x1
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_CLK_ENABLE_BMSK                                                0x1
#define HWIO_LPASS_AUDIO_CORE_DML_CBCR_CLK_ENABLE_SHFT                                                0x0

#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_ADDR                                                 (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001f000)
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_OFFS                                                 (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001f000)
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_RMSK                                                 0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_CLK_DIV_BMSK                                          0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_CLK_DIV_SHFT                                               0x10
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_FORCE_MEM_CORE_ON_BMSK                                   0x4000
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_FORCE_MEM_CORE_ON_SHFT                                      0xe
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                 0x2000
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                    0xd
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                0x1000
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                   0xc
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_WAKEUP_BMSK                                               0xf00
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_WAKEUP_SHFT                                                 0x8
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_SLEEP_BMSK                                                 0xf0
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_SLEEP_SHFT                                                  0x4
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_HW_CTL_BMSK                                                 0x2
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_HW_CTL_SHFT                                                 0x1
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_LPASS_AUDIO_CORE_SYSNOC_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_ADDR                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0001f004)
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_OFFS                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0001f004)
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_RMSK                                         0x81ff7ff3
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_CLK_OFF_BMSK                                 0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_CLK_OFF_SHFT                                       0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_CLK_DIV_BMSK                                  0x1ff0000
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_CLK_DIV_SHFT                                       0x10
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_FORCE_MEM_CORE_ON_BMSK                           0x4000
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_FORCE_MEM_CORE_ON_SHFT                              0xe
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_FORCE_MEM_PERIPH_ON_BMSK                         0x2000
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_FORCE_MEM_PERIPH_ON_SHFT                            0xd
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                        0x1000
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                           0xc
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_WAKEUP_BMSK                                       0xf00
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_WAKEUP_SHFT                                         0x8
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_SLEEP_BMSK                                         0xf0
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_SLEEP_SHFT                                          0x4
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_HW_CTL_BMSK                                         0x2
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_HW_CTL_SHFT                                         0x1
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_CLK_ENABLE_BMSK                                     0x1
#define HWIO_LPASS_AUDIO_WRAPPER_SYSNOC_SWAY_CBCR_CLK_ENABLE_SHFT                                     0x0

#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_ADDR                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x00020000)
#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_OFFS                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00020000)
#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_RMSK                                                0x80000003
#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_HW_CTL_BMSK                                                0x2
#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_HW_CTL_SHFT                                                0x1
#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_LPASS_AUDIO_CORE_TIMEOUT_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_ADDR                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x00020004)
#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_OFFS                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00020004)
#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_RMSK                                             0x80000003
#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_HW_CTL_BMSK                                             0x2
#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_HW_CTL_SHFT                                             0x1
#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_LPASS_AUDIO_WRAPPER_TIMEOUT_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_ADDR                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x00021000)
#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_OFFS                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00021000)
#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_RMSK                                               0x80000003
#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_CLK_OFF_BMSK                                       0x80000000
#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_CLK_OFF_SHFT                                             0x1f
#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_HW_CTL_BMSK                                               0x2
#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_HW_CTL_SHFT                                               0x1
#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_CLK_ENABLE_BMSK                                           0x1
#define HWIO_LPASS_AUDIO_CORE_SECURITY_CBCR_CLK_ENABLE_SHFT                                           0x0

#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_ADDR                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x00021004)
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_OFFS                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00021004)
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_RMSK                                            0x81ff7ff3
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_CLK_OFF_BMSK                                    0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_CLK_OFF_SHFT                                          0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_CLK_DIV_BMSK                                     0x1ff0000
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_CLK_DIV_SHFT                                          0x10
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_FORCE_MEM_CORE_ON_BMSK                              0x4000
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_FORCE_MEM_CORE_ON_SHFT                                 0xe
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_FORCE_MEM_PERIPH_ON_BMSK                            0x2000
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_FORCE_MEM_PERIPH_ON_SHFT                               0xd
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                           0x1000
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                              0xc
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_WAKEUP_BMSK                                          0xf00
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_WAKEUP_SHFT                                            0x8
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_SLEEP_BMSK                                            0xf0
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_SLEEP_SHFT                                             0x4
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_HW_CTL_BMSK                                            0x2
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_HW_CTL_SHFT                                            0x1
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_CLK_ENABLE_BMSK                                        0x1
#define HWIO_LPASS_AUDIO_WRAPPER_SECURITY_CBCR_CLK_ENABLE_SHFT                                        0x0

#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_ADDR                                                   (LPASS_LPASS_CC_REG_REG_BASE      + 0x00022000)
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_OFFS                                                   (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00022000)
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_RMSK                                                   0x81ff7ff3
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_ADDR, HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_RMSK)
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_ADDR, m)
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_ADDR,v)
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_ADDR,m,v,HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_IN)
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_CLK_DIV_BMSK                                            0x1ff0000
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_CLK_DIV_SHFT                                                 0x10
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_FORCE_MEM_CORE_ON_BMSK                                     0x4000
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_FORCE_MEM_CORE_ON_SHFT                                        0xe
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                   0x2000
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                      0xd
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                  0x1000
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                     0xc
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_WAKEUP_BMSK                                                 0xf00
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_WAKEUP_SHFT                                                   0x8
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_SLEEP_BMSK                                                   0xf0
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_SLEEP_SHFT                                                    0x4
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_HW_CTL_BMSK                                                   0x2
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_HW_CTL_SHFT                                                   0x1
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_LPASS_Q6SS_AHB_LFABIF_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_LPASS_Q6SS_AHBM_CBCR_ADDR                                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x00022004)
#define HWIO_LPASS_Q6SS_AHBM_CBCR_OFFS                                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00022004)
#define HWIO_LPASS_Q6SS_AHBM_CBCR_RMSK                                                         0x80000003
#define HWIO_LPASS_Q6SS_AHBM_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_Q6SS_AHBM_CBCR_ADDR, HWIO_LPASS_Q6SS_AHBM_CBCR_RMSK)
#define HWIO_LPASS_Q6SS_AHBM_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6SS_AHBM_CBCR_ADDR, m)
#define HWIO_LPASS_Q6SS_AHBM_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6SS_AHBM_CBCR_ADDR,v)
#define HWIO_LPASS_Q6SS_AHBM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6SS_AHBM_CBCR_ADDR,m,v,HWIO_LPASS_Q6SS_AHBM_CBCR_IN)
#define HWIO_LPASS_Q6SS_AHBM_CBCR_CLK_OFF_BMSK                                                 0x80000000
#define HWIO_LPASS_Q6SS_AHBM_CBCR_CLK_OFF_SHFT                                                       0x1f
#define HWIO_LPASS_Q6SS_AHBM_CBCR_HW_CTL_BMSK                                                         0x2
#define HWIO_LPASS_Q6SS_AHBM_CBCR_HW_CTL_SHFT                                                         0x1
#define HWIO_LPASS_Q6SS_AHBM_CBCR_CLK_ENABLE_BMSK                                                     0x1
#define HWIO_LPASS_Q6SS_AHBM_CBCR_CLK_ENABLE_SHFT                                                     0x0

#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_ADDR                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x00023000)
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_OFFS                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00023000)
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_RMSK                                             0x81ff7ff3
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_CLK_DIV_BMSK                                      0x1ff0000
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_CLK_DIV_SHFT                                           0x10
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_FORCE_MEM_CORE_ON_BMSK                               0x4000
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_FORCE_MEM_CORE_ON_SHFT                                  0xe
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                             0x2000
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                0xd
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                            0x1000
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                               0xc
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_WAKEUP_BMSK                                           0xf00
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_WAKEUP_SHFT                                             0x8
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_SLEEP_BMSK                                             0xf0
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_SLEEP_SHFT                                              0x4
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_HW_CTL_BMSK                                             0x2
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_HW_CTL_SHFT                                             0x1
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_LPASS_AUDIO_WRAPPER_LCC_CSR_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_ADDR                                                  (LPASS_LPASS_CC_REG_REG_BASE      + 0x00024000)
#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_OFFS                                                  (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00024000)
#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_RMSK                                                  0x80000003
#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_CLK_OFF_BMSK                                          0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_CLK_OFF_SHFT                                                0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_HW_CTL_BMSK                                                  0x2
#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_HW_CTL_SHFT                                                  0x1
#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_CLK_ENABLE_BMSK                                              0x1
#define HWIO_LPASS_AUDIO_WRAPPER_BR_CBCR_CLK_ENABLE_SHFT                                              0x0

#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_ADDR                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x00025000)
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_OFFS                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00025000)
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_RMSK                                                0x81ff7ff3
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_CLK_DIV_BMSK                                         0x1ff0000
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_CLK_DIV_SHFT                                              0x10
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_FORCE_MEM_CORE_ON_BMSK                                  0x4000
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_FORCE_MEM_CORE_ON_SHFT                                     0xe
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                0x2000
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                   0xd
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                               0x1000
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                  0xc
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_WAKEUP_BMSK                                              0xf00
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_WAKEUP_SHFT                                                0x8
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_SLEEP_BMSK                                                0xf0
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_SLEEP_SHFT                                                 0x4
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_HW_CTL_BMSK                                                0x2
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_HW_CTL_SHFT                                                0x1
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_LPASS_AUDIO_WRAPPER_SMEM_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_LPASS_Q6SS_XO_CBCR_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x00026000)
#define HWIO_LPASS_Q6SS_XO_CBCR_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00026000)
#define HWIO_LPASS_Q6SS_XO_CBCR_RMSK                                                           0x81ff7ff3
#define HWIO_LPASS_Q6SS_XO_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_Q6SS_XO_CBCR_ADDR, HWIO_LPASS_Q6SS_XO_CBCR_RMSK)
#define HWIO_LPASS_Q6SS_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6SS_XO_CBCR_ADDR, m)
#define HWIO_LPASS_Q6SS_XO_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6SS_XO_CBCR_ADDR,v)
#define HWIO_LPASS_Q6SS_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6SS_XO_CBCR_ADDR,m,v,HWIO_LPASS_Q6SS_XO_CBCR_IN)
#define HWIO_LPASS_Q6SS_XO_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_LPASS_Q6SS_XO_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_LPASS_Q6SS_XO_CBCR_CLK_DIV_BMSK                                                    0x1ff0000
#define HWIO_LPASS_Q6SS_XO_CBCR_CLK_DIV_SHFT                                                         0x10
#define HWIO_LPASS_Q6SS_XO_CBCR_FORCE_MEM_CORE_ON_BMSK                                             0x4000
#define HWIO_LPASS_Q6SS_XO_CBCR_FORCE_MEM_CORE_ON_SHFT                                                0xe
#define HWIO_LPASS_Q6SS_XO_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                           0x2000
#define HWIO_LPASS_Q6SS_XO_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                              0xd
#define HWIO_LPASS_Q6SS_XO_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                          0x1000
#define HWIO_LPASS_Q6SS_XO_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                             0xc
#define HWIO_LPASS_Q6SS_XO_CBCR_WAKEUP_BMSK                                                         0xf00
#define HWIO_LPASS_Q6SS_XO_CBCR_WAKEUP_SHFT                                                           0x8
#define HWIO_LPASS_Q6SS_XO_CBCR_SLEEP_BMSK                                                           0xf0
#define HWIO_LPASS_Q6SS_XO_CBCR_SLEEP_SHFT                                                            0x4
#define HWIO_LPASS_Q6SS_XO_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_LPASS_Q6SS_XO_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_LPASS_Q6SS_XO_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_LPASS_Q6SS_XO_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_LPASS_Q6SS_SLP_CBCR_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00026004)
#define HWIO_LPASS_Q6SS_SLP_CBCR_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00026004)
#define HWIO_LPASS_Q6SS_SLP_CBCR_RMSK                                                          0x81ff7ff3
#define HWIO_LPASS_Q6SS_SLP_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_Q6SS_SLP_CBCR_ADDR, HWIO_LPASS_Q6SS_SLP_CBCR_RMSK)
#define HWIO_LPASS_Q6SS_SLP_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6SS_SLP_CBCR_ADDR, m)
#define HWIO_LPASS_Q6SS_SLP_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6SS_SLP_CBCR_ADDR,v)
#define HWIO_LPASS_Q6SS_SLP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6SS_SLP_CBCR_ADDR,m,v,HWIO_LPASS_Q6SS_SLP_CBCR_IN)
#define HWIO_LPASS_Q6SS_SLP_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_LPASS_Q6SS_SLP_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_LPASS_Q6SS_SLP_CBCR_CLK_DIV_BMSK                                                   0x1ff0000
#define HWIO_LPASS_Q6SS_SLP_CBCR_CLK_DIV_SHFT                                                        0x10
#define HWIO_LPASS_Q6SS_SLP_CBCR_FORCE_MEM_CORE_ON_BMSK                                            0x4000
#define HWIO_LPASS_Q6SS_SLP_CBCR_FORCE_MEM_CORE_ON_SHFT                                               0xe
#define HWIO_LPASS_Q6SS_SLP_CBCR_FORCE_MEM_PERIPH_ON_BMSK                                          0x2000
#define HWIO_LPASS_Q6SS_SLP_CBCR_FORCE_MEM_PERIPH_ON_SHFT                                             0xd
#define HWIO_LPASS_Q6SS_SLP_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                                         0x1000
#define HWIO_LPASS_Q6SS_SLP_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                                            0xc
#define HWIO_LPASS_Q6SS_SLP_CBCR_WAKEUP_BMSK                                                        0xf00
#define HWIO_LPASS_Q6SS_SLP_CBCR_WAKEUP_SHFT                                                          0x8
#define HWIO_LPASS_Q6SS_SLP_CBCR_SLEEP_BMSK                                                          0xf0
#define HWIO_LPASS_Q6SS_SLP_CBCR_SLEEP_SHFT                                                           0x4
#define HWIO_LPASS_Q6SS_SLP_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_LPASS_Q6SS_SLP_CBCR_HW_CTL_SHFT                                                          0x1
#define HWIO_LPASS_Q6SS_SLP_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_LPASS_Q6SS_SLP_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_ADDR                                              (LPASS_LPASS_CC_REG_REG_BASE      + 0x00027000)
#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_OFFS                                              (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00027000)
#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_RMSK                                              0x80000003
#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_CLK_OFF_BMSK                                      0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_CLK_OFF_SHFT                                            0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_HW_CTL_BMSK                                              0x2
#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_HW_CTL_SHFT                                              0x1
#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_CLK_ENABLE_BMSK                                          0x1
#define HWIO_LPASS_AUDIO_WRAPPER_STM_XO_CBCR_CLK_ENABLE_SHFT                                          0x0

#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_ADDR                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x00028000)
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_OFFS                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00028000)
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_RMSK                                    0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_CLK_OFF_BMSK                            0x80000000
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_CLK_OFF_SHFT                                  0x1f
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_CLK_DIV_BMSK                             0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_CLK_DIV_SHFT                                  0x10
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_FORCE_MEM_CORE_ON_BMSK                      0x4000
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_FORCE_MEM_CORE_ON_SHFT                         0xe
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_FORCE_MEM_PERIPH_ON_BMSK                    0x2000
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_FORCE_MEM_PERIPH_ON_SHFT                       0xd
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                   0x1000
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                      0xc
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_WAKEUP_BMSK                                  0xf00
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_WAKEUP_SHFT                                    0x8
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_SLEEP_BMSK                                    0xf0
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_SLEEP_SHFT                                     0x4
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_HW_CTL_BMSK                                    0x2
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_HW_CTL_SHFT                                    0x1
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_CLK_ENABLE_BMSK                                0x1
#define HWIO_LPASS_AUDIO_CORE_IXFABRIC_SPDMTM_CSR_CBCR_CLK_ENABLE_SHFT                                0x0

#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_ADDR                                  (LPASS_LPASS_CC_REG_REG_BASE      + 0x00028004)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_OFFS                                  (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00028004)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_RMSK                                  0x80000003
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_CLK_OFF_BMSK                          0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_CLK_OFF_SHFT                                0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_HW_CTL_BMSK                                  0x2
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_HW_CTL_SHFT                                  0x1
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_CLK_ENABLE_BMSK                              0x1
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CSR_CBCR_CLK_ENABLE_SHFT                              0x0

#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_ADDR                                                   (LPASS_LPASS_CC_REG_REG_BASE      + 0x00029000)
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_OFFS                                                   (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00029000)
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_RMSK                                                   0x800000f3
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_ADDR, HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_RMSK)
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_ADDR,m,v,HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_IN)
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_ROOT_OFF_BMSK                                          0x80000000
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_ROOT_OFF_SHFT                                                0x1f
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_DIRTY_D_BMSK                                                 0x80
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_DIRTY_D_SHFT                                                  0x7
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_DIRTY_N_BMSK                                                 0x40
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_DIRTY_N_SHFT                                                  0x6
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_DIRTY_M_BMSK                                                 0x20
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_DIRTY_M_SHFT                                                  0x5
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                          0x10
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                           0x4
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_ROOT_EN_BMSK                                                  0x2
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_ROOT_EN_SHFT                                                  0x1
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_UPDATE_BMSK                                                   0x1
#define HWIO_LPASS_SPDIFTX_BMC_CMD_RCGR_UPDATE_SHFT                                                   0x0

#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_ADDR                                                   (LPASS_LPASS_CC_REG_REG_BASE      + 0x00029004)
#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_OFFS                                                   (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00029004)
#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_RMSK                                                       0x371f
#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_ADDR, HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_RMSK)
#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_ADDR,m,v,HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_IN)
#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_MODE_BMSK                                                  0x3000
#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_MODE_SHFT                                                     0xc
#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_SRC_SEL_BMSK                                                0x700
#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_SRC_SEL_SHFT                                                  0x8
#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_SRC_DIV_BMSK                                                 0x1f
#define HWIO_LPASS_SPDIFTX_BMC_CFG_RCGR_SRC_DIV_SHFT                                                  0x0

#define HWIO_LPASS_SPDIFTX_BMC_M_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00029008)
#define HWIO_LPASS_SPDIFTX_BMC_M_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00029008)
#define HWIO_LPASS_SPDIFTX_BMC_M_RMSK                                                              0xffff
#define HWIO_LPASS_SPDIFTX_BMC_M_IN          \
        in_dword_masked(HWIO_LPASS_SPDIFTX_BMC_M_ADDR, HWIO_LPASS_SPDIFTX_BMC_M_RMSK)
#define HWIO_LPASS_SPDIFTX_BMC_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_SPDIFTX_BMC_M_ADDR, m)
#define HWIO_LPASS_SPDIFTX_BMC_M_OUT(v)      \
        out_dword(HWIO_LPASS_SPDIFTX_BMC_M_ADDR,v)
#define HWIO_LPASS_SPDIFTX_BMC_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SPDIFTX_BMC_M_ADDR,m,v,HWIO_LPASS_SPDIFTX_BMC_M_IN)
#define HWIO_LPASS_SPDIFTX_BMC_M_M_BMSK                                                            0xffff
#define HWIO_LPASS_SPDIFTX_BMC_M_M_SHFT                                                               0x0

#define HWIO_LPASS_SPDIFTX_BMC_N_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002900c)
#define HWIO_LPASS_SPDIFTX_BMC_N_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002900c)
#define HWIO_LPASS_SPDIFTX_BMC_N_RMSK                                                              0xffff
#define HWIO_LPASS_SPDIFTX_BMC_N_IN          \
        in_dword_masked(HWIO_LPASS_SPDIFTX_BMC_N_ADDR, HWIO_LPASS_SPDIFTX_BMC_N_RMSK)
#define HWIO_LPASS_SPDIFTX_BMC_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_SPDIFTX_BMC_N_ADDR, m)
#define HWIO_LPASS_SPDIFTX_BMC_N_OUT(v)      \
        out_dword(HWIO_LPASS_SPDIFTX_BMC_N_ADDR,v)
#define HWIO_LPASS_SPDIFTX_BMC_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SPDIFTX_BMC_N_ADDR,m,v,HWIO_LPASS_SPDIFTX_BMC_N_IN)
#define HWIO_LPASS_SPDIFTX_BMC_N_NOT_N_MINUS_M_BMSK                                                0xffff
#define HWIO_LPASS_SPDIFTX_BMC_N_NOT_N_MINUS_M_SHFT                                                   0x0

#define HWIO_LPASS_SPDIFTX_BMC_D_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00029010)
#define HWIO_LPASS_SPDIFTX_BMC_D_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00029010)
#define HWIO_LPASS_SPDIFTX_BMC_D_RMSK                                                              0xffff
#define HWIO_LPASS_SPDIFTX_BMC_D_IN          \
        in_dword_masked(HWIO_LPASS_SPDIFTX_BMC_D_ADDR, HWIO_LPASS_SPDIFTX_BMC_D_RMSK)
#define HWIO_LPASS_SPDIFTX_BMC_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_SPDIFTX_BMC_D_ADDR, m)
#define HWIO_LPASS_SPDIFTX_BMC_D_OUT(v)      \
        out_dword(HWIO_LPASS_SPDIFTX_BMC_D_ADDR,v)
#define HWIO_LPASS_SPDIFTX_BMC_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SPDIFTX_BMC_D_ADDR,m,v,HWIO_LPASS_SPDIFTX_BMC_D_IN)
#define HWIO_LPASS_SPDIFTX_BMC_D_NOT_2D_BMSK                                                       0xffff
#define HWIO_LPASS_SPDIFTX_BMC_D_NOT_2D_SHFT                                                          0x0

#define HWIO_LPASS_SPDIFTX_BMC_CBCR_ADDR                                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00029014)
#define HWIO_LPASS_SPDIFTX_BMC_CBCR_OFFS                                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00029014)
#define HWIO_LPASS_SPDIFTX_BMC_CBCR_RMSK                                                       0x80000003
#define HWIO_LPASS_SPDIFTX_BMC_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_SPDIFTX_BMC_CBCR_ADDR, HWIO_LPASS_SPDIFTX_BMC_CBCR_RMSK)
#define HWIO_LPASS_SPDIFTX_BMC_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SPDIFTX_BMC_CBCR_ADDR, m)
#define HWIO_LPASS_SPDIFTX_BMC_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_SPDIFTX_BMC_CBCR_ADDR,v)
#define HWIO_LPASS_SPDIFTX_BMC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SPDIFTX_BMC_CBCR_ADDR,m,v,HWIO_LPASS_SPDIFTX_BMC_CBCR_IN)
#define HWIO_LPASS_SPDIFTX_BMC_CBCR_CLK_OFF_BMSK                                               0x80000000
#define HWIO_LPASS_SPDIFTX_BMC_CBCR_CLK_OFF_SHFT                                                     0x1f
#define HWIO_LPASS_SPDIFTX_BMC_CBCR_HW_CTL_BMSK                                                       0x2
#define HWIO_LPASS_SPDIFTX_BMC_CBCR_HW_CTL_SHFT                                                       0x1
#define HWIO_LPASS_SPDIFTX_BMC_CBCR_CLK_ENABLE_BMSK                                                   0x1
#define HWIO_LPASS_SPDIFTX_BMC_CBCR_CLK_ENABLE_SHFT                                                   0x0

#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00029018)
#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00029018)
#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_RMSK                                                      0x80000003
#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_SPDIFTX_AHBS_CBCR_ADDR, HWIO_LPASS_SPDIFTX_AHBS_CBCR_RMSK)
#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SPDIFTX_AHBS_CBCR_ADDR, m)
#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_SPDIFTX_AHBS_CBCR_ADDR,v)
#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SPDIFTX_AHBS_CBCR_ADDR,m,v,HWIO_LPASS_SPDIFTX_AHBS_CBCR_IN)
#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_HW_CTL_BMSK                                                      0x2
#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_HW_CTL_SHFT                                                      0x1
#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_LPASS_SPDIFTX_AHBS_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002901c)
#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002901c)
#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_RMSK                                                      0x80000003
#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_SPDIFTX_AHBM_CBCR_ADDR, HWIO_LPASS_SPDIFTX_AHBM_CBCR_RMSK)
#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SPDIFTX_AHBM_CBCR_ADDR, m)
#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_SPDIFTX_AHBM_CBCR_ADDR,v)
#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SPDIFTX_AHBM_CBCR_ADDR,m,v,HWIO_LPASS_SPDIFTX_AHBM_CBCR_IN)
#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_HW_CTL_BMSK                                                      0x2
#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_HW_CTL_SHFT                                                      0x1
#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_LPASS_SPDIFTX_AHBM_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_LPASS_SIF_CBCR_ADDR                                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002a000)
#define HWIO_LPASS_SIF_CBCR_OFFS                                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002a000)
#define HWIO_LPASS_SIF_CBCR_RMSK                                                               0x80000003
#define HWIO_LPASS_SIF_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_SIF_CBCR_ADDR, HWIO_LPASS_SIF_CBCR_RMSK)
#define HWIO_LPASS_SIF_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SIF_CBCR_ADDR, m)
#define HWIO_LPASS_SIF_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_SIF_CBCR_ADDR,v)
#define HWIO_LPASS_SIF_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SIF_CBCR_ADDR,m,v,HWIO_LPASS_SIF_CBCR_IN)
#define HWIO_LPASS_SIF_CBCR_CLK_OFF_BMSK                                                       0x80000000
#define HWIO_LPASS_SIF_CBCR_CLK_OFF_SHFT                                                             0x1f
#define HWIO_LPASS_SIF_CBCR_HW_CTL_BMSK                                                               0x2
#define HWIO_LPASS_SIF_CBCR_HW_CTL_SHFT                                                               0x1
#define HWIO_LPASS_SIF_CBCR_CLK_ENABLE_BMSK                                                           0x1
#define HWIO_LPASS_SIF_CBCR_CLK_ENABLE_SHFT                                                           0x0

#define HWIO_LPASS_SIF_AHB_CBCR_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002a004)
#define HWIO_LPASS_SIF_AHB_CBCR_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002a004)
#define HWIO_LPASS_SIF_AHB_CBCR_RMSK                                                           0x80000003
#define HWIO_LPASS_SIF_AHB_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_SIF_AHB_CBCR_ADDR, HWIO_LPASS_SIF_AHB_CBCR_RMSK)
#define HWIO_LPASS_SIF_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_SIF_AHB_CBCR_ADDR, m)
#define HWIO_LPASS_SIF_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_SIF_AHB_CBCR_ADDR,v)
#define HWIO_LPASS_SIF_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SIF_AHB_CBCR_ADDR,m,v,HWIO_LPASS_SIF_AHB_CBCR_IN)
#define HWIO_LPASS_SIF_AHB_CBCR_CLK_OFF_BMSK                                                   0x80000000
#define HWIO_LPASS_SIF_AHB_CBCR_CLK_OFF_SHFT                                                         0x1f
#define HWIO_LPASS_SIF_AHB_CBCR_HW_CTL_BMSK                                                           0x2
#define HWIO_LPASS_SIF_AHB_CBCR_HW_CTL_SHFT                                                           0x1
#define HWIO_LPASS_SIF_AHB_CBCR_CLK_ENABLE_BMSK                                                       0x1
#define HWIO_LPASS_SIF_AHB_CBCR_CLK_ENABLE_SHFT                                                       0x0

#define HWIO_LPASS_HDMIRX_AHB_CBCR_ADDR                                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002b000)
#define HWIO_LPASS_HDMIRX_AHB_CBCR_OFFS                                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002b000)
#define HWIO_LPASS_HDMIRX_AHB_CBCR_RMSK                                                        0x80000003
#define HWIO_LPASS_HDMIRX_AHB_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_HDMIRX_AHB_CBCR_ADDR, HWIO_LPASS_HDMIRX_AHB_CBCR_RMSK)
#define HWIO_LPASS_HDMIRX_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_HDMIRX_AHB_CBCR_ADDR, m)
#define HWIO_LPASS_HDMIRX_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_HDMIRX_AHB_CBCR_ADDR,v)
#define HWIO_LPASS_HDMIRX_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_HDMIRX_AHB_CBCR_ADDR,m,v,HWIO_LPASS_HDMIRX_AHB_CBCR_IN)
#define HWIO_LPASS_HDMIRX_AHB_CBCR_CLK_OFF_BMSK                                                0x80000000
#define HWIO_LPASS_HDMIRX_AHB_CBCR_CLK_OFF_SHFT                                                      0x1f
#define HWIO_LPASS_HDMIRX_AHB_CBCR_HW_CTL_BMSK                                                        0x2
#define HWIO_LPASS_HDMIRX_AHB_CBCR_HW_CTL_SHFT                                                        0x1
#define HWIO_LPASS_HDMIRX_AHB_CBCR_CLK_ENABLE_BMSK                                                    0x1
#define HWIO_LPASS_HDMIRX_AHB_CBCR_CLK_ENABLE_SHFT                                                    0x0

#define HWIO_LPASS_DIGCODEC_CMD_RCGR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002c000)
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002c000)
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_RMSK                                                      0x800000f3
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_DIGCODEC_CMD_RCGR_ADDR, HWIO_LPASS_DIGCODEC_CMD_RCGR_RMSK)
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_DIGCODEC_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_DIGCODEC_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_DIGCODEC_CMD_RCGR_ADDR,m,v,HWIO_LPASS_DIGCODEC_CMD_RCGR_IN)
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_ROOT_OFF_BMSK                                             0x80000000
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_ROOT_OFF_SHFT                                                   0x1f
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_DIRTY_D_BMSK                                                    0x80
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_DIRTY_D_SHFT                                                     0x7
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_DIRTY_N_BMSK                                                    0x40
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_DIRTY_N_SHFT                                                     0x6
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_DIRTY_M_BMSK                                                    0x20
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_DIRTY_M_SHFT                                                     0x5
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                             0x10
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                              0x4
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_ROOT_EN_BMSK                                                     0x2
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_ROOT_EN_SHFT                                                     0x1
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_UPDATE_BMSK                                                      0x1
#define HWIO_LPASS_DIGCODEC_CMD_RCGR_UPDATE_SHFT                                                      0x0

#define HWIO_LPASS_DIGCODEC_CFG_RCGR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002c004)
#define HWIO_LPASS_DIGCODEC_CFG_RCGR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002c004)
#define HWIO_LPASS_DIGCODEC_CFG_RCGR_RMSK                                                          0x371f
#define HWIO_LPASS_DIGCODEC_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_DIGCODEC_CFG_RCGR_ADDR, HWIO_LPASS_DIGCODEC_CFG_RCGR_RMSK)
#define HWIO_LPASS_DIGCODEC_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_DIGCODEC_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_DIGCODEC_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_DIGCODEC_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_DIGCODEC_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_DIGCODEC_CFG_RCGR_ADDR,m,v,HWIO_LPASS_DIGCODEC_CFG_RCGR_IN)
#define HWIO_LPASS_DIGCODEC_CFG_RCGR_MODE_BMSK                                                     0x3000
#define HWIO_LPASS_DIGCODEC_CFG_RCGR_MODE_SHFT                                                        0xc
#define HWIO_LPASS_DIGCODEC_CFG_RCGR_SRC_SEL_BMSK                                                   0x700
#define HWIO_LPASS_DIGCODEC_CFG_RCGR_SRC_SEL_SHFT                                                     0x8
#define HWIO_LPASS_DIGCODEC_CFG_RCGR_SRC_DIV_BMSK                                                    0x1f
#define HWIO_LPASS_DIGCODEC_CFG_RCGR_SRC_DIV_SHFT                                                     0x0

#define HWIO_LPASS_DIGCODEC_M_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002c008)
#define HWIO_LPASS_DIGCODEC_M_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002c008)
#define HWIO_LPASS_DIGCODEC_M_RMSK                                                                   0xff
#define HWIO_LPASS_DIGCODEC_M_IN          \
        in_dword_masked(HWIO_LPASS_DIGCODEC_M_ADDR, HWIO_LPASS_DIGCODEC_M_RMSK)
#define HWIO_LPASS_DIGCODEC_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_DIGCODEC_M_ADDR, m)
#define HWIO_LPASS_DIGCODEC_M_OUT(v)      \
        out_dword(HWIO_LPASS_DIGCODEC_M_ADDR,v)
#define HWIO_LPASS_DIGCODEC_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_DIGCODEC_M_ADDR,m,v,HWIO_LPASS_DIGCODEC_M_IN)
#define HWIO_LPASS_DIGCODEC_M_M_BMSK                                                                 0xff
#define HWIO_LPASS_DIGCODEC_M_M_SHFT                                                                  0x0

#define HWIO_LPASS_DIGCODEC_N_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002c00c)
#define HWIO_LPASS_DIGCODEC_N_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002c00c)
#define HWIO_LPASS_DIGCODEC_N_RMSK                                                                   0xff
#define HWIO_LPASS_DIGCODEC_N_IN          \
        in_dword_masked(HWIO_LPASS_DIGCODEC_N_ADDR, HWIO_LPASS_DIGCODEC_N_RMSK)
#define HWIO_LPASS_DIGCODEC_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_DIGCODEC_N_ADDR, m)
#define HWIO_LPASS_DIGCODEC_N_OUT(v)      \
        out_dword(HWIO_LPASS_DIGCODEC_N_ADDR,v)
#define HWIO_LPASS_DIGCODEC_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_DIGCODEC_N_ADDR,m,v,HWIO_LPASS_DIGCODEC_N_IN)
#define HWIO_LPASS_DIGCODEC_N_NOT_N_MINUS_M_BMSK                                                     0xff
#define HWIO_LPASS_DIGCODEC_N_NOT_N_MINUS_M_SHFT                                                      0x0

#define HWIO_LPASS_DIGCODEC_D_ADDR                                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002c010)
#define HWIO_LPASS_DIGCODEC_D_OFFS                                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002c010)
#define HWIO_LPASS_DIGCODEC_D_RMSK                                                                   0xff
#define HWIO_LPASS_DIGCODEC_D_IN          \
        in_dword_masked(HWIO_LPASS_DIGCODEC_D_ADDR, HWIO_LPASS_DIGCODEC_D_RMSK)
#define HWIO_LPASS_DIGCODEC_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_DIGCODEC_D_ADDR, m)
#define HWIO_LPASS_DIGCODEC_D_OUT(v)      \
        out_dword(HWIO_LPASS_DIGCODEC_D_ADDR,v)
#define HWIO_LPASS_DIGCODEC_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_DIGCODEC_D_ADDR,m,v,HWIO_LPASS_DIGCODEC_D_IN)
#define HWIO_LPASS_DIGCODEC_D_NOT_2D_BMSK                                                            0xff
#define HWIO_LPASS_DIGCODEC_D_NOT_2D_SHFT                                                             0x0

#define HWIO_LPASS_DIGCODEC_CBCR_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002c014)
#define HWIO_LPASS_DIGCODEC_CBCR_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002c014)
#define HWIO_LPASS_DIGCODEC_CBCR_RMSK                                                          0x80000003
#define HWIO_LPASS_DIGCODEC_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_DIGCODEC_CBCR_ADDR, HWIO_LPASS_DIGCODEC_CBCR_RMSK)
#define HWIO_LPASS_DIGCODEC_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_DIGCODEC_CBCR_ADDR, m)
#define HWIO_LPASS_DIGCODEC_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_DIGCODEC_CBCR_ADDR,v)
#define HWIO_LPASS_DIGCODEC_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_DIGCODEC_CBCR_ADDR,m,v,HWIO_LPASS_DIGCODEC_CBCR_IN)
#define HWIO_LPASS_DIGCODEC_CBCR_CLK_OFF_BMSK                                                  0x80000000
#define HWIO_LPASS_DIGCODEC_CBCR_CLK_OFF_SHFT                                                        0x1f
#define HWIO_LPASS_DIGCODEC_CBCR_HW_CTL_BMSK                                                          0x2
#define HWIO_LPASS_DIGCODEC_CBCR_HW_CTL_SHFT                                                          0x1
#define HWIO_LPASS_DIGCODEC_CBCR_CLK_ENABLE_BMSK                                                      0x1
#define HWIO_LPASS_DIGCODEC_CBCR_CLK_ENABLE_SHFT                                                      0x0

#define HWIO_LPASS_DIGCODEC_AHB_CBCR_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002c018)
#define HWIO_LPASS_DIGCODEC_AHB_CBCR_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002c018)
#define HWIO_LPASS_DIGCODEC_AHB_CBCR_RMSK                                                      0x80000003
#define HWIO_LPASS_DIGCODEC_AHB_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_DIGCODEC_AHB_CBCR_ADDR, HWIO_LPASS_DIGCODEC_AHB_CBCR_RMSK)
#define HWIO_LPASS_DIGCODEC_AHB_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_DIGCODEC_AHB_CBCR_ADDR, m)
#define HWIO_LPASS_DIGCODEC_AHB_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_DIGCODEC_AHB_CBCR_ADDR,v)
#define HWIO_LPASS_DIGCODEC_AHB_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_DIGCODEC_AHB_CBCR_ADDR,m,v,HWIO_LPASS_DIGCODEC_AHB_CBCR_IN)
#define HWIO_LPASS_DIGCODEC_AHB_CBCR_CLK_OFF_BMSK                                              0x80000000
#define HWIO_LPASS_DIGCODEC_AHB_CBCR_CLK_OFF_SHFT                                                    0x1f
#define HWIO_LPASS_DIGCODEC_AHB_CBCR_HW_CTL_BMSK                                                      0x2
#define HWIO_LPASS_DIGCODEC_AHB_CBCR_HW_CTL_SHFT                                                      0x1
#define HWIO_LPASS_DIGCODEC_AHB_CBCR_CLK_ENABLE_BMSK                                                  0x1
#define HWIO_LPASS_DIGCODEC_AHB_CBCR_CLK_ENABLE_SHFT                                                  0x0

#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_ADDR                                                 (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002d000)
#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_OFFS                                                 (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002d000)
#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_RMSK                                                 0x80000003
#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_ADDR, HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_RMSK)
#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_ADDR, m)
#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_ADDR,v)
#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_ADDR,m,v,HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_IN)
#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_CLK_OFF_BMSK                                         0x80000000
#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_CLK_OFF_SHFT                                               0x1f
#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_HW_CTL_BMSK                                                 0x2
#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_HW_CTL_SHFT                                                 0x1
#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_CLK_ENABLE_BMSK                                             0x1
#define HWIO_LPASS_CORE_SMMU_CFG_CLK_CBCR_CLK_ENABLE_SHFT                                             0x0

#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_ADDR                                                   (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002d004)
#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_OFFS                                                   (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002d004)
#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_RMSK                                                   0x80000003
#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_ADDR, HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_RMSK)
#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_ADDR, m)
#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_ADDR,v)
#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_ADDR,m,v,HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_IN)
#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_CLK_OFF_BMSK                                           0x80000000
#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_CLK_OFF_SHFT                                                 0x1f
#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_HW_CTL_BMSK                                                   0x2
#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_HW_CTL_SHFT                                                   0x1
#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_CLK_ENABLE_BMSK                                               0x1
#define HWIO_LPASS_Q6_SMMU_CFG_CLK_CBCR_CLK_ENABLE_SHFT                                               0x0

#define HWIO_LPASS_ATIME_CMD_RCGR_ADDR                                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002e000)
#define HWIO_LPASS_ATIME_CMD_RCGR_OFFS                                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002e000)
#define HWIO_LPASS_ATIME_CMD_RCGR_RMSK                                                         0x800000f3
#define HWIO_LPASS_ATIME_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_ATIME_CMD_RCGR_ADDR, HWIO_LPASS_ATIME_CMD_RCGR_RMSK)
#define HWIO_LPASS_ATIME_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_ATIME_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_ATIME_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_ATIME_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_ATIME_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_ATIME_CMD_RCGR_ADDR,m,v,HWIO_LPASS_ATIME_CMD_RCGR_IN)
#define HWIO_LPASS_ATIME_CMD_RCGR_ROOT_OFF_BMSK                                                0x80000000
#define HWIO_LPASS_ATIME_CMD_RCGR_ROOT_OFF_SHFT                                                      0x1f
#define HWIO_LPASS_ATIME_CMD_RCGR_DIRTY_D_BMSK                                                       0x80
#define HWIO_LPASS_ATIME_CMD_RCGR_DIRTY_D_SHFT                                                        0x7
#define HWIO_LPASS_ATIME_CMD_RCGR_DIRTY_N_BMSK                                                       0x40
#define HWIO_LPASS_ATIME_CMD_RCGR_DIRTY_N_SHFT                                                        0x6
#define HWIO_LPASS_ATIME_CMD_RCGR_DIRTY_M_BMSK                                                       0x20
#define HWIO_LPASS_ATIME_CMD_RCGR_DIRTY_M_SHFT                                                        0x5
#define HWIO_LPASS_ATIME_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                                0x10
#define HWIO_LPASS_ATIME_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                 0x4
#define HWIO_LPASS_ATIME_CMD_RCGR_ROOT_EN_BMSK                                                        0x2
#define HWIO_LPASS_ATIME_CMD_RCGR_ROOT_EN_SHFT                                                        0x1
#define HWIO_LPASS_ATIME_CMD_RCGR_UPDATE_BMSK                                                         0x1
#define HWIO_LPASS_ATIME_CMD_RCGR_UPDATE_SHFT                                                         0x0

#define HWIO_LPASS_ATIME_CFG_RCGR_ADDR                                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002e004)
#define HWIO_LPASS_ATIME_CFG_RCGR_OFFS                                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002e004)
#define HWIO_LPASS_ATIME_CFG_RCGR_RMSK                                                             0x371f
#define HWIO_LPASS_ATIME_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_ATIME_CFG_RCGR_ADDR, HWIO_LPASS_ATIME_CFG_RCGR_RMSK)
#define HWIO_LPASS_ATIME_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_ATIME_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_ATIME_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_ATIME_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_ATIME_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_ATIME_CFG_RCGR_ADDR,m,v,HWIO_LPASS_ATIME_CFG_RCGR_IN)
#define HWIO_LPASS_ATIME_CFG_RCGR_MODE_BMSK                                                        0x3000
#define HWIO_LPASS_ATIME_CFG_RCGR_MODE_SHFT                                                           0xc
#define HWIO_LPASS_ATIME_CFG_RCGR_SRC_SEL_BMSK                                                      0x700
#define HWIO_LPASS_ATIME_CFG_RCGR_SRC_SEL_SHFT                                                        0x8
#define HWIO_LPASS_ATIME_CFG_RCGR_SRC_DIV_BMSK                                                       0x1f
#define HWIO_LPASS_ATIME_CFG_RCGR_SRC_DIV_SHFT                                                        0x0

#define HWIO_LPASS_ATIME_M_ADDR                                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002e008)
#define HWIO_LPASS_ATIME_M_OFFS                                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002e008)
#define HWIO_LPASS_ATIME_M_RMSK                                                                      0xff
#define HWIO_LPASS_ATIME_M_IN          \
        in_dword_masked(HWIO_LPASS_ATIME_M_ADDR, HWIO_LPASS_ATIME_M_RMSK)
#define HWIO_LPASS_ATIME_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_ATIME_M_ADDR, m)
#define HWIO_LPASS_ATIME_M_OUT(v)      \
        out_dword(HWIO_LPASS_ATIME_M_ADDR,v)
#define HWIO_LPASS_ATIME_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_ATIME_M_ADDR,m,v,HWIO_LPASS_ATIME_M_IN)
#define HWIO_LPASS_ATIME_M_M_BMSK                                                                    0xff
#define HWIO_LPASS_ATIME_M_M_SHFT                                                                     0x0

#define HWIO_LPASS_ATIME_N_ADDR                                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002e00c)
#define HWIO_LPASS_ATIME_N_OFFS                                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002e00c)
#define HWIO_LPASS_ATIME_N_RMSK                                                                      0xff
#define HWIO_LPASS_ATIME_N_IN          \
        in_dword_masked(HWIO_LPASS_ATIME_N_ADDR, HWIO_LPASS_ATIME_N_RMSK)
#define HWIO_LPASS_ATIME_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_ATIME_N_ADDR, m)
#define HWIO_LPASS_ATIME_N_OUT(v)      \
        out_dword(HWIO_LPASS_ATIME_N_ADDR,v)
#define HWIO_LPASS_ATIME_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_ATIME_N_ADDR,m,v,HWIO_LPASS_ATIME_N_IN)
#define HWIO_LPASS_ATIME_N_NOT_N_MINUS_M_BMSK                                                        0xff
#define HWIO_LPASS_ATIME_N_NOT_N_MINUS_M_SHFT                                                         0x0

#define HWIO_LPASS_ATIME_D_ADDR                                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002e010)
#define HWIO_LPASS_ATIME_D_OFFS                                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002e010)
#define HWIO_LPASS_ATIME_D_RMSK                                                                      0xff
#define HWIO_LPASS_ATIME_D_IN          \
        in_dword_masked(HWIO_LPASS_ATIME_D_ADDR, HWIO_LPASS_ATIME_D_RMSK)
#define HWIO_LPASS_ATIME_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_ATIME_D_ADDR, m)
#define HWIO_LPASS_ATIME_D_OUT(v)      \
        out_dword(HWIO_LPASS_ATIME_D_ADDR,v)
#define HWIO_LPASS_ATIME_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_ATIME_D_ADDR,m,v,HWIO_LPASS_ATIME_D_IN)
#define HWIO_LPASS_ATIME_D_NOT_2D_BMSK                                                               0xff
#define HWIO_LPASS_ATIME_D_NOT_2D_SHFT                                                                0x0

#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_ADDR                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002e014)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_OFFS                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002e014)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_RMSK                                        0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_CLK_OFF_BMSK                                0x80000000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_CLK_OFF_SHFT                                      0x1f
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_CLK_DIV_BMSK                                 0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_CLK_DIV_SHFT                                      0x10
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_FORCE_MEM_CORE_ON_BMSK                          0x4000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_FORCE_MEM_CORE_ON_SHFT                             0xe
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_FORCE_MEM_PERIPH_ON_BMSK                        0x2000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_FORCE_MEM_PERIPH_ON_SHFT                           0xd
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                       0x1000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                          0xc
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_WAKEUP_BMSK                                      0xf00
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_WAKEUP_SHFT                                        0x8
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_SLEEP_BMSK                                        0xf0
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_SLEEP_SHFT                                         0x4
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_HW_CTL_BMSK                                        0x2
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_HW_CTL_SHFT                                        0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_CLK_ENABLE_BMSK                                    0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME_XO_CBCR_CLK_ENABLE_SHFT                                    0x0

#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_ADDR                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002f000)
#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_OFFS                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002f000)
#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_RMSK                                                0x80000003
#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_CLK_OFF_BMSK                                        0x80000000
#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_CLK_OFF_SHFT                                              0x1f
#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_HW_CTL_BMSK                                                0x2
#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_HW_CTL_SHFT                                                0x1
#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_CLK_ENABLE_BMSK                                            0x1
#define HWIO_LPASS_AUDIO_CORE_AON_CLK_CBCR_CLK_ENABLE_SHFT                                            0x0

#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_ADDR                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x0002f004)
#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_OFFS                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0002f004)
#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_RMSK                                             0x80000003
#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_ADDR, HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_CLK_OFF_BMSK                                     0x80000000
#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_CLK_OFF_SHFT                                           0x1f
#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_HW_CTL_BMSK                                             0x2
#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_HW_CTL_SHFT                                             0x1
#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_CLK_ENABLE_BMSK                                         0x1
#define HWIO_LPASS_AUDIO_WRAPPER_AON_CLK_CBCR_CLK_ENABLE_SHFT                                         0x0

#define HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_ADDR                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x00030000)
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_OFFS                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00030000)
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_RMSK                                                      0x3
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_ADDR, HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_ACK_UPDATE_LMN_BMSK                                       0x2
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_ACK_UPDATE_LMN_SHFT                                       0x1
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_REQ_UPDATE_LMN_BMSK                                       0x1
#define HWIO_LPASS_LPAAUDIO_PLL_MODE_Q6_CTL_REQ_UPDATE_LMN_SHFT                                       0x0

#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_ADDR                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x00030004)
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_OFFS                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00030004)
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_RMSK                                                      0xff
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_ADDR, HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_VAL_BMSK                                                  0xff
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_DELTA_VAL_SHFT                                                   0x0

#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_ADDR                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x00030008)
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_OFFS                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00030008)
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_RMSK                                                   0x7ffff
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_ADDR, HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_VAL_BMSK                                               0x7ffff
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_DELTA_VAL_SHFT                                                   0x0

#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_ADDR                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003000c)
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_OFFS                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003000c)
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_RMSK                                                   0x7ffff
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_ADDR, HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_OUT(v)      \
        out_dword(HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_ADDR,v)
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_ADDR,m,v,HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_IN)
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_VAL_BMSK                                               0x7ffff
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_DELTA_VAL_SHFT                                                   0x0

#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_READBACK_ADDR                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x00030010)
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_READBACK_OFFS                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00030010)
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_READBACK_RMSK                                                   0xff
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_READBACK_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_L_Q6_READBACK_ADDR, HWIO_LPASS_LPAAUDIO_PLL_L_Q6_READBACK_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_READBACK_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_L_Q6_READBACK_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_READBACK_VAL_BMSK                                               0xff
#define HWIO_LPASS_LPAAUDIO_PLL_L_Q6_READBACK_VAL_SHFT                                                0x0

#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_READBACK_ADDR                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x00030014)
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_READBACK_OFFS                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00030014)
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_READBACK_RMSK                                                0x7ffff
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_READBACK_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_M_Q6_READBACK_ADDR, HWIO_LPASS_LPAAUDIO_PLL_M_Q6_READBACK_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_READBACK_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_M_Q6_READBACK_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_READBACK_VAL_BMSK                                            0x7ffff
#define HWIO_LPASS_LPAAUDIO_PLL_M_Q6_READBACK_VAL_SHFT                                                0x0

#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_READBACK_ADDR                                             (LPASS_LPASS_CC_REG_REG_BASE      + 0x00030018)
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_READBACK_OFFS                                             (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00030018)
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_READBACK_RMSK                                                0x7ffff
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_READBACK_IN          \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_N_Q6_READBACK_ADDR, HWIO_LPASS_LPAAUDIO_PLL_N_Q6_READBACK_RMSK)
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_READBACK_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAAUDIO_PLL_N_Q6_READBACK_ADDR, m)
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_READBACK_VAL_BMSK                                            0x7ffff
#define HWIO_LPASS_LPAAUDIO_PLL_N_Q6_READBACK_VAL_SHFT                                                0x0

#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_ADDR                                                  (LPASS_LPASS_CC_REG_REG_BASE      + 0x00031000)
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_OFFS                                                  (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00031000)
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_RMSK                                                        0xff
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_IN          \
        in_dword_masked(HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_ADDR, HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_RMSK)
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_ADDR, m)
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_OUT(v)      \
        out_dword(HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_ADDR,v)
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_ADDR,m,v,HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_IN)
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_RESERVE_BITS7_3_BMSK                                        0xf8
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_RESERVE_BITS7_3_SHFT                                         0x3
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_QDSP6SS_PLL_BMSK                                             0x4
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_QDSP6SS_PLL_SHFT                                             0x2
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_LPAAUDIO_PRIUS_PLL_BMSK                                      0x2
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_LPAAUDIO_PRIUS_PLL_SHFT                                      0x1
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_LPAAUDIO_PLL_BMSK                                            0x1
#define HWIO_LPASS_LPA_PLL_VOTE_LPASS_HW_LPAAUDIO_PLL_SHFT                                            0x0

#define HWIO_LPASS_DBG_CLK_ADDR                                                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x00032000)
#define HWIO_LPASS_DBG_CLK_OFFS                                                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00032000)
#define HWIO_LPASS_DBG_CLK_RMSK                                                                0xfff0ffff
#define HWIO_LPASS_DBG_CLK_IN          \
        in_dword_masked(HWIO_LPASS_DBG_CLK_ADDR, HWIO_LPASS_DBG_CLK_RMSK)
#define HWIO_LPASS_DBG_CLK_INM(m)      \
        in_dword_masked(HWIO_LPASS_DBG_CLK_ADDR, m)
#define HWIO_LPASS_DBG_CLK_OUT(v)      \
        out_dword(HWIO_LPASS_DBG_CLK_ADDR,v)
#define HWIO_LPASS_DBG_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_DBG_CLK_ADDR,m,v,HWIO_LPASS_DBG_CLK_IN)
#define HWIO_LPASS_DBG_CLK_RESETN_MUX_SEL_BMSK                                                 0xe0000000
#define HWIO_LPASS_DBG_CLK_RESETN_MUX_SEL_SHFT                                                       0x1d
#define HWIO_LPASS_DBG_CLK_BYPASSNL_MUX_SEL_BMSK                                               0x1c000000
#define HWIO_LPASS_DBG_CLK_BYPASSNL_MUX_SEL_SHFT                                                     0x1a
#define HWIO_LPASS_DBG_CLK_RESERVE_BITS25_21_BMSK                                               0x3e00000
#define HWIO_LPASS_DBG_CLK_RESERVE_BITS25_21_SHFT                                                    0x15
#define HWIO_LPASS_DBG_CLK_DBG_CLK_ENABLE_BMSK                                                   0x100000
#define HWIO_LPASS_DBG_CLK_DBG_CLK_ENABLE_SHFT                                                       0x14
#define HWIO_LPASS_DBG_CLK_DBG_CLK_MUX_SEL_BMSK                                                    0xffff
#define HWIO_LPASS_DBG_CLK_DBG_CLK_MUX_SEL_SHFT                                                       0x0

#define HWIO_LPASS_TEST_BUS_SEL_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x00032004)
#define HWIO_LPASS_TEST_BUS_SEL_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00032004)
#define HWIO_LPASS_TEST_BUS_SEL_RMSK                                                                  0x1
#define HWIO_LPASS_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_LPASS_TEST_BUS_SEL_ADDR, HWIO_LPASS_TEST_BUS_SEL_RMSK)
#define HWIO_LPASS_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_TEST_BUS_SEL_ADDR, m)
#define HWIO_LPASS_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_LPASS_TEST_BUS_SEL_ADDR,v)
#define HWIO_LPASS_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_TEST_BUS_SEL_ADDR,m,v,HWIO_LPASS_TEST_BUS_SEL_IN)
#define HWIO_LPASS_TEST_BUS_SEL_SEL_BMSK                                                              0x1
#define HWIO_LPASS_TEST_BUS_SEL_SEL_SHFT                                                              0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_ADDR                                (LPASS_LPASS_CC_REG_REG_BASE      + 0x00033000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_OFFS                                (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00033000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_RMSK                                       0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_SEL_BMSK                                   0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_CODEC_SPKR_MODE_MUXSEL_SEL_SHFT                                   0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_ADDR                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00034000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_OFFS                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00034000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_RMSK                                              0x3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_I2S_PCM_SEL_BMSK                                  0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_I2S_PCM_SEL_SHFT                                  0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_SEL_BMSK                                          0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PRI_MODE_MUXSEL_SEL_SHFT                                          0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_ADDR                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00035000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_OFFS                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00035000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_RMSK                                              0x3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_I2S_PCM_SEL_BMSK                                  0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_I2S_PCM_SEL_SHFT                                  0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_SEL_BMSK                                          0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_SEC_MODE_MUXSEL_SEL_SHFT                                          0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_ADDR                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00036000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_OFFS                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00036000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_RMSK                                              0x3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_I2S_PCM_SEL_BMSK                                  0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_I2S_PCM_SEL_SHFT                                  0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_SEL_BMSK                                          0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_TER_MODE_MUXSEL_SEL_SHFT                                          0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_ADDR                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00037000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_OFFS                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00037000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_RMSK                                             0x3
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_I2S_PCM_SEL_BMSK                                 0x2
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_I2S_PCM_SEL_SHFT                                 0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_SEL_BMSK                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_QUAD_MODE_MUXSEL_SEL_SHFT                                         0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_ADDR                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00038000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_OFFS                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00038000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_RMSK                                             0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_SEL_BMSK                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM0_MODE_MUXSEL_SEL_SHFT                                         0x0

#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_ADDR                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00039000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_OFFS                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00039000)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_RMSK                                             0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_ADDR, HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_RMSK)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_IN)
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_SEL_BMSK                                         0x1
#define HWIO_LPASS_AUDIO_CORE_LPAIF_PCM1_MODE_MUXSEL_SEL_SHFT                                         0x0

#define HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_ADDR                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003a000)
#define HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_OFFS                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003a000)
#define HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_RMSK                                                 0x1
#define HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_ADDR, HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_RMSK)
#define HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_IN)
#define HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_EN_BMSK                                              0x1
#define HWIO_LPASS_AUDIO_CORE_XFABRIC_SPDMTM_CGC_EN_SHFT                                              0x0

#define HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_ADDR                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003a004)
#define HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_OFFS                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003a004)
#define HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_RMSK                                                 0x1
#define HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_ADDR, HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_RMSK)
#define HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_IN)
#define HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_EN_BMSK                                              0x1
#define HWIO_LPASS_AUDIO_CORE_IFABRIC_SPDMTM_CGC_EN_SHFT                                              0x0

#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_ADDR                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003a008)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_OFFS                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003a008)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_RMSK                                              0x1
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_ADDR, HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_EN_BMSK                                           0x1
#define HWIO_LPASS_AUDIO_WRAPPER_EFABRIC_SPDMTM_CGC_EN_SHFT                                           0x0

#define HWIO_LPASS_Q6SS_RST_EVB_SEL_ADDR                                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003b000)
#define HWIO_LPASS_Q6SS_RST_EVB_SEL_OFFS                                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003b000)
#define HWIO_LPASS_Q6SS_RST_EVB_SEL_RMSK                                                              0x1
#define HWIO_LPASS_Q6SS_RST_EVB_SEL_IN          \
        in_dword_masked(HWIO_LPASS_Q6SS_RST_EVB_SEL_ADDR, HWIO_LPASS_Q6SS_RST_EVB_SEL_RMSK)
#define HWIO_LPASS_Q6SS_RST_EVB_SEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6SS_RST_EVB_SEL_ADDR, m)
#define HWIO_LPASS_Q6SS_RST_EVB_SEL_OUT(v)      \
        out_dword(HWIO_LPASS_Q6SS_RST_EVB_SEL_ADDR,v)
#define HWIO_LPASS_Q6SS_RST_EVB_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6SS_RST_EVB_SEL_ADDR,m,v,HWIO_LPASS_Q6SS_RST_EVB_SEL_IN)
#define HWIO_LPASS_Q6SS_RST_EVB_SEL_SEL_BMSK                                                          0x1
#define HWIO_LPASS_Q6SS_RST_EVB_SEL_SEL_SHFT                                                          0x0

#define HWIO_LPASS_Q6SS_RST_EVB_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003b004)
#define HWIO_LPASS_Q6SS_RST_EVB_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003b004)
#define HWIO_LPASS_Q6SS_RST_EVB_RMSK                                                            0xffffff0
#define HWIO_LPASS_Q6SS_RST_EVB_IN          \
        in_dword_masked(HWIO_LPASS_Q6SS_RST_EVB_ADDR, HWIO_LPASS_Q6SS_RST_EVB_RMSK)
#define HWIO_LPASS_Q6SS_RST_EVB_INM(m)      \
        in_dword_masked(HWIO_LPASS_Q6SS_RST_EVB_ADDR, m)
#define HWIO_LPASS_Q6SS_RST_EVB_OUT(v)      \
        out_dword(HWIO_LPASS_Q6SS_RST_EVB_ADDR,v)
#define HWIO_LPASS_Q6SS_RST_EVB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_Q6SS_RST_EVB_ADDR,m,v,HWIO_LPASS_Q6SS_RST_EVB_IN)
#define HWIO_LPASS_Q6SS_RST_EVB_EVB_BMSK                                                        0xffffff0
#define HWIO_LPASS_Q6SS_RST_EVB_EVB_SHFT                                                              0x4

#define HWIO_LPASS_VFR_IRQ_MUX_CTL_ADDR                                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003c000)
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_OFFS                                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003c000)
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_RMSK                                                             0x11f
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_IN          \
        in_dword_masked(HWIO_LPASS_VFR_IRQ_MUX_CTL_ADDR, HWIO_LPASS_VFR_IRQ_MUX_CTL_RMSK)
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_VFR_IRQ_MUX_CTL_ADDR, m)
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_VFR_IRQ_MUX_CTL_ADDR,v)
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_VFR_IRQ_MUX_CTL_ADDR,m,v,HWIO_LPASS_VFR_IRQ_MUX_CTL_IN)
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_VFR_BMSK                                                         0x100
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_VFR_SHFT                                                           0x8
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_SEL_BMSK                                                          0x1f
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_SEL_SHFT                                                           0x0

#define HWIO_LPASS_VFR_STC_MSB_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003c004)
#define HWIO_LPASS_VFR_STC_MSB_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003c004)
#define HWIO_LPASS_VFR_STC_MSB_RMSK                                                              0xffffff
#define HWIO_LPASS_VFR_STC_MSB_IN          \
        in_dword_masked(HWIO_LPASS_VFR_STC_MSB_ADDR, HWIO_LPASS_VFR_STC_MSB_RMSK)
#define HWIO_LPASS_VFR_STC_MSB_INM(m)      \
        in_dword_masked(HWIO_LPASS_VFR_STC_MSB_ADDR, m)
#define HWIO_LPASS_VFR_STC_MSB_MSB_BMSK                                                          0xffffff
#define HWIO_LPASS_VFR_STC_MSB_MSB_SHFT                                                               0x0

#define HWIO_LPASS_VFR_STC_LSB_ADDR                                                            (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003c008)
#define HWIO_LPASS_VFR_STC_LSB_OFFS                                                            (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003c008)
#define HWIO_LPASS_VFR_STC_LSB_RMSK                                                            0xffffffff
#define HWIO_LPASS_VFR_STC_LSB_IN          \
        in_dword_masked(HWIO_LPASS_VFR_STC_LSB_ADDR, HWIO_LPASS_VFR_STC_LSB_RMSK)
#define HWIO_LPASS_VFR_STC_LSB_INM(m)      \
        in_dword_masked(HWIO_LPASS_VFR_STC_LSB_ADDR, m)
#define HWIO_LPASS_VFR_STC_LSB_LSB_BMSK                                                        0xffffffff
#define HWIO_LPASS_VFR_STC_LSB_LSB_SHFT                                                               0x0

#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_ADDR(n)                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003d000 + 0x4 * (n))
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_OFFS(n)                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003d000 + 0x4 * (n))
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_RMSK                                            0x80010077
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_MAXn                                                     3
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_INI(n)        \
        in_dword_masked(HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_ADDR(n), HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_RMSK)
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_INMI(n,mask)    \
        in_dword_masked(HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_ADDR(n), mask)
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_OUTI(n,val)    \
        out_dword(HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_ADDR(n),val)
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_ADDR(n),mask,val,HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_INI(n))
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_DISABLE_CLK_GRP_BMSK                            0x80000000
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_DISABLE_CLK_GRP_SHFT                                  0x1f
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_STARTUP_HYST_DISABLE_BMSK                          0x10000
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_STARTUP_HYST_DISABLE_SHFT                             0x10
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_STARTUP_HYSTSEL_BMSK                                  0x70
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_STARTUP_HYSTSEL_SHFT                                   0x4
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_ACTIVE_HYSTSEL_BMSK                                    0x7
#define HWIO_LPASS_SYSNOC_HYSTERESIS_CLK_GRP_n_ACTIVE_HYSTSEL_SHFT                                    0x0

#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_ADDR(n)                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003d020 + 0x4 * (n))
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_OFFS(n)                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003d020 + 0x4 * (n))
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_RMSK                                              0x80010077
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_MAXn                                                       3
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_INI(n)        \
        in_dword_masked(HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_ADDR(n), HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_RMSK)
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_INMI(n,mask)    \
        in_dword_masked(HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_ADDR(n), mask)
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_OUTI(n,val)    \
        out_dword(HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_ADDR(n),val)
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_ADDR(n),mask,val,HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_INI(n))
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_DISABLE_CLK_GRP_BMSK                              0x80000000
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_DISABLE_CLK_GRP_SHFT                                    0x1f
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_STARTUP_HYST_DISABLE_BMSK                            0x10000
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_STARTUP_HYST_DISABLE_SHFT                               0x10
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_STARTUP_HYSTSEL_BMSK                                    0x70
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_STARTUP_HYSTSEL_SHFT                                     0x4
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_ACTIVE_HYSTSEL_BMSK                                      0x7
#define HWIO_LPASS_Q6SS_HYSTERESIS_CLK_GRP_n_ACTIVE_HYSTSEL_SHFT                                      0x0

#define HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_ADDR                                                 (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003d100)
#define HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_OFFS                                                 (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003d100)
#define HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_RMSK                                                       0xff
#define HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_ADDR, HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_RMSK)
#define HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_IN)
#define HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_LPASS_CORE_CLAMP_ZERO_DELAY_BMSK                           0xff
#define HWIO_LPASS_AUDIO_CORE_CLAMP_DELAY_LPASS_CORE_CLAMP_ZERO_DELAY_SHFT                            0x0

#define HWIO_LPASS_STM_MUXSEL_n_ADDR(n)                                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003e000 + 0x4 * (n))
#define HWIO_LPASS_STM_MUXSEL_n_OFFS(n)                                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003e000 + 0x4 * (n))
#define HWIO_LPASS_STM_MUXSEL_n_RMSK                                                           0x80000007
#define HWIO_LPASS_STM_MUXSEL_n_MAXn                                                                   31
#define HWIO_LPASS_STM_MUXSEL_n_INI(n)        \
        in_dword_masked(HWIO_LPASS_STM_MUXSEL_n_ADDR(n), HWIO_LPASS_STM_MUXSEL_n_RMSK)
#define HWIO_LPASS_STM_MUXSEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_LPASS_STM_MUXSEL_n_ADDR(n), mask)
#define HWIO_LPASS_STM_MUXSEL_n_OUTI(n,val)    \
        out_dword(HWIO_LPASS_STM_MUXSEL_n_ADDR(n),val)
#define HWIO_LPASS_STM_MUXSEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_LPASS_STM_MUXSEL_n_ADDR(n),mask,val,HWIO_LPASS_STM_MUXSEL_n_INI(n))
#define HWIO_LPASS_STM_MUXSEL_n_ENABLE_BMSK                                                    0x80000000
#define HWIO_LPASS_STM_MUXSEL_n_ENABLE_SHFT                                                          0x1f
#define HWIO_LPASS_STM_MUXSEL_n_SEL_BMSK                                                              0x7
#define HWIO_LPASS_STM_MUXSEL_n_SEL_SHFT                                                              0x0

#define HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_ADDR                                              (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003f000)
#define HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_OFFS                                              (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003f000)
#define HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_RMSK                                                     0x3
#define HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_ADDR, HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_RMSK)
#define HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_ADDR, m)
#define HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_ADDR,v)
#define HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_ADDR,m,v,HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_IN)
#define HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_LPASS_Q6_AXI_BYPASS_ENABLE_BMSK                          0x2
#define HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_LPASS_Q6_AXI_BYPASS_ENABLE_SHFT                          0x1
#define HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_LPASS_CORE_AXI_BYPASS_ENABLE_BMSK                        0x1
#define HWIO_LPASS_AUDIO_WRAPPER_SMMU_BYPASS_LPASS_CORE_AXI_BYPASS_ENABLE_SHFT                        0x0

#define HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_ADDR                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x0003f004)
#define HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_OFFS                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0003f004)
#define HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_RMSK                                                  0x3
#define HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_ADDR, HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_RMSK)
#define HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_IN)
#define HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_DIG_CDC_CLK_SEL_BMSK                                  0x3
#define HWIO_LPASS_AUDIO_CORE_DIG_CODEC_CLK_SEL_DIG_CDC_CLK_SEL_SHFT                                  0x0

#define HWIO_LPASS_VFR_IRQ_MUX_CTL_1_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00040000)
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_1_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00040000)
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_1_RMSK                                                           0x11f
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_1_IN          \
        in_dword_masked(HWIO_LPASS_VFR_IRQ_MUX_CTL_1_ADDR, HWIO_LPASS_VFR_IRQ_MUX_CTL_1_RMSK)
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_1_INM(m)      \
        in_dword_masked(HWIO_LPASS_VFR_IRQ_MUX_CTL_1_ADDR, m)
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_1_OUT(v)      \
        out_dword(HWIO_LPASS_VFR_IRQ_MUX_CTL_1_ADDR,v)
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_VFR_IRQ_MUX_CTL_1_ADDR,m,v,HWIO_LPASS_VFR_IRQ_MUX_CTL_1_IN)
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_1_VFR_BMSK                                                       0x100
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_1_VFR_SHFT                                                         0x8
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_1_SEL_BMSK                                                        0x1f
#define HWIO_LPASS_VFR_IRQ_MUX_CTL_1_SEL_SHFT                                                         0x0

#define HWIO_LPASS_VFR_STC_MSB_1_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00040004)
#define HWIO_LPASS_VFR_STC_MSB_1_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00040004)
#define HWIO_LPASS_VFR_STC_MSB_1_RMSK                                                            0xffffff
#define HWIO_LPASS_VFR_STC_MSB_1_IN          \
        in_dword_masked(HWIO_LPASS_VFR_STC_MSB_1_ADDR, HWIO_LPASS_VFR_STC_MSB_1_RMSK)
#define HWIO_LPASS_VFR_STC_MSB_1_INM(m)      \
        in_dword_masked(HWIO_LPASS_VFR_STC_MSB_1_ADDR, m)
#define HWIO_LPASS_VFR_STC_MSB_1_MSB_BMSK                                                        0xffffff
#define HWIO_LPASS_VFR_STC_MSB_1_MSB_SHFT                                                             0x0

#define HWIO_LPASS_VFR_STC_LSB_1_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x00040008)
#define HWIO_LPASS_VFR_STC_LSB_1_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00040008)
#define HWIO_LPASS_VFR_STC_LSB_1_RMSK                                                          0xffffffff
#define HWIO_LPASS_VFR_STC_LSB_1_IN          \
        in_dword_masked(HWIO_LPASS_VFR_STC_LSB_1_ADDR, HWIO_LPASS_VFR_STC_LSB_1_RMSK)
#define HWIO_LPASS_VFR_STC_LSB_1_INM(m)      \
        in_dword_masked(HWIO_LPASS_VFR_STC_LSB_1_ADDR, m)
#define HWIO_LPASS_VFR_STC_LSB_1_LSB_BMSK                                                      0xffffffff
#define HWIO_LPASS_VFR_STC_LSB_1_LSB_SHFT                                                             0x0

#define HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_ADDR                                                  (LPASS_LPASS_CC_REG_REG_BASE      + 0x00041000)
#define HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_OFFS                                                  (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00041000)
#define HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_RMSK                                                       0x1ff
#define HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_IN          \
        in_dword_masked(HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_ADDR, HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_RMSK)
#define HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_ADDR, m)
#define HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_ADDR,v)
#define HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_ADDR,m,v,HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_IN)
#define HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_VFR_BMSK                                                   0x100
#define HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_VFR_SHFT                                                     0x8
#define HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_SEL_BMSK                                                    0xff
#define HWIO_LPASS_SENSOR_IRQ_TS_MUX_CTL_SEL_SHFT                                                     0x0

#define HWIO_LPASS_SENSOR_IRQ_STC_MSB_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x00041004)
#define HWIO_LPASS_SENSOR_IRQ_STC_MSB_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00041004)
#define HWIO_LPASS_SENSOR_IRQ_STC_MSB_RMSK                                                       0xffffff
#define HWIO_LPASS_SENSOR_IRQ_STC_MSB_IN          \
        in_dword_masked(HWIO_LPASS_SENSOR_IRQ_STC_MSB_ADDR, HWIO_LPASS_SENSOR_IRQ_STC_MSB_RMSK)
#define HWIO_LPASS_SENSOR_IRQ_STC_MSB_INM(m)      \
        in_dword_masked(HWIO_LPASS_SENSOR_IRQ_STC_MSB_ADDR, m)
#define HWIO_LPASS_SENSOR_IRQ_STC_MSB_MSB_BMSK                                                   0xffffff
#define HWIO_LPASS_SENSOR_IRQ_STC_MSB_MSB_SHFT                                                        0x0

#define HWIO_LPASS_SENSOR_IRQ_STC_LSB_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x00041008)
#define HWIO_LPASS_SENSOR_IRQ_STC_LSB_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00041008)
#define HWIO_LPASS_SENSOR_IRQ_STC_LSB_RMSK                                                     0xffffffff
#define HWIO_LPASS_SENSOR_IRQ_STC_LSB_IN          \
        in_dword_masked(HWIO_LPASS_SENSOR_IRQ_STC_LSB_ADDR, HWIO_LPASS_SENSOR_IRQ_STC_LSB_RMSK)
#define HWIO_LPASS_SENSOR_IRQ_STC_LSB_INM(m)      \
        in_dword_masked(HWIO_LPASS_SENSOR_IRQ_STC_LSB_ADDR, m)
#define HWIO_LPASS_SENSOR_IRQ_STC_LSB_LSB_BMSK                                                 0xffffffff
#define HWIO_LPASS_SENSOR_IRQ_STC_LSB_LSB_SHFT                                                        0x0

#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x00042000)
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00042000)
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_RMSK                                                         0x1ff
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_IN          \
        in_dword_masked(HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_ADDR, HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_RMSK)
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_INM(m)      \
        in_dword_masked(HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_ADDR, m)
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_OUT(v)      \
        out_dword(HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_ADDR,v)
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_ADDR,m,v,HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_IN)
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_VFR_BMSK                                                     0x100
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_VFR_SHFT                                                       0x8
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_SEL_BMSK                                                      0xff
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_0_SEL_SHFT                                                       0x0

#define HWIO_LPASS_GP_IRQ_STC_MSB_0_ADDR                                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00042004)
#define HWIO_LPASS_GP_IRQ_STC_MSB_0_OFFS                                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00042004)
#define HWIO_LPASS_GP_IRQ_STC_MSB_0_RMSK                                                         0xffffff
#define HWIO_LPASS_GP_IRQ_STC_MSB_0_IN          \
        in_dword_masked(HWIO_LPASS_GP_IRQ_STC_MSB_0_ADDR, HWIO_LPASS_GP_IRQ_STC_MSB_0_RMSK)
#define HWIO_LPASS_GP_IRQ_STC_MSB_0_INM(m)      \
        in_dword_masked(HWIO_LPASS_GP_IRQ_STC_MSB_0_ADDR, m)
#define HWIO_LPASS_GP_IRQ_STC_MSB_0_MSB_BMSK                                                     0xffffff
#define HWIO_LPASS_GP_IRQ_STC_MSB_0_MSB_SHFT                                                          0x0

#define HWIO_LPASS_GP_IRQ_STC_LSB_0_ADDR                                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00042008)
#define HWIO_LPASS_GP_IRQ_STC_LSB_0_OFFS                                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00042008)
#define HWIO_LPASS_GP_IRQ_STC_LSB_0_RMSK                                                       0xffffffff
#define HWIO_LPASS_GP_IRQ_STC_LSB_0_IN          \
        in_dword_masked(HWIO_LPASS_GP_IRQ_STC_LSB_0_ADDR, HWIO_LPASS_GP_IRQ_STC_LSB_0_RMSK)
#define HWIO_LPASS_GP_IRQ_STC_LSB_0_INM(m)      \
        in_dword_masked(HWIO_LPASS_GP_IRQ_STC_LSB_0_ADDR, m)
#define HWIO_LPASS_GP_IRQ_STC_LSB_0_LSB_BMSK                                                   0xffffffff
#define HWIO_LPASS_GP_IRQ_STC_LSB_0_LSB_SHFT                                                          0x0

#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_ADDR                                                    (LPASS_LPASS_CC_REG_REG_BASE      + 0x00043000)
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_OFFS                                                    (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00043000)
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_RMSK                                                         0x1ff
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_IN          \
        in_dword_masked(HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_ADDR, HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_RMSK)
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_INM(m)      \
        in_dword_masked(HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_ADDR, m)
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_OUT(v)      \
        out_dword(HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_ADDR,v)
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_ADDR,m,v,HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_IN)
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_VFR_BMSK                                                     0x100
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_VFR_SHFT                                                       0x8
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_SEL_BMSK                                                      0xff
#define HWIO_LPASS_GP_IRQ_TS_MUX_CTL_1_SEL_SHFT                                                       0x0

#define HWIO_LPASS_GP_IRQ_STC_MSB_1_ADDR                                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00043004)
#define HWIO_LPASS_GP_IRQ_STC_MSB_1_OFFS                                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00043004)
#define HWIO_LPASS_GP_IRQ_STC_MSB_1_RMSK                                                         0xffffff
#define HWIO_LPASS_GP_IRQ_STC_MSB_1_IN          \
        in_dword_masked(HWIO_LPASS_GP_IRQ_STC_MSB_1_ADDR, HWIO_LPASS_GP_IRQ_STC_MSB_1_RMSK)
#define HWIO_LPASS_GP_IRQ_STC_MSB_1_INM(m)      \
        in_dword_masked(HWIO_LPASS_GP_IRQ_STC_MSB_1_ADDR, m)
#define HWIO_LPASS_GP_IRQ_STC_MSB_1_MSB_BMSK                                                     0xffffff
#define HWIO_LPASS_GP_IRQ_STC_MSB_1_MSB_SHFT                                                          0x0

#define HWIO_LPASS_GP_IRQ_STC_LSB_1_ADDR                                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00043008)
#define HWIO_LPASS_GP_IRQ_STC_LSB_1_OFFS                                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00043008)
#define HWIO_LPASS_GP_IRQ_STC_LSB_1_RMSK                                                       0xffffffff
#define HWIO_LPASS_GP_IRQ_STC_LSB_1_IN          \
        in_dword_masked(HWIO_LPASS_GP_IRQ_STC_LSB_1_ADDR, HWIO_LPASS_GP_IRQ_STC_LSB_1_RMSK)
#define HWIO_LPASS_GP_IRQ_STC_LSB_1_INM(m)      \
        in_dword_masked(HWIO_LPASS_GP_IRQ_STC_LSB_1_ADDR, m)
#define HWIO_LPASS_GP_IRQ_STC_LSB_1_LSB_BMSK                                                   0xffffffff
#define HWIO_LPASS_GP_IRQ_STC_LSB_1_LSB_SHFT                                                          0x0

#define HWIO_LPASS_SB_VFR_IRQ_CTL_ADDR                                                         (LPASS_LPASS_CC_REG_REG_BASE      + 0x00044000)
#define HWIO_LPASS_SB_VFR_IRQ_CTL_OFFS                                                         (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00044000)
#define HWIO_LPASS_SB_VFR_IRQ_CTL_RMSK                                                           0xffffff
#define HWIO_LPASS_SB_VFR_IRQ_CTL_IN          \
        in_dword_masked(HWIO_LPASS_SB_VFR_IRQ_CTL_ADDR, HWIO_LPASS_SB_VFR_IRQ_CTL_RMSK)
#define HWIO_LPASS_SB_VFR_IRQ_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_SB_VFR_IRQ_CTL_ADDR, m)
#define HWIO_LPASS_SB_VFR_IRQ_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_SB_VFR_IRQ_CTL_ADDR,v)
#define HWIO_LPASS_SB_VFR_IRQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SB_VFR_IRQ_CTL_ADDR,m,v,HWIO_LPASS_SB_VFR_IRQ_CTL_IN)
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_23_BMSK                                     0x800000
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_23_SHFT                                         0x17
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_22_BMSK                                     0x400000
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_22_SHFT                                         0x16
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_21_BMSK                                     0x200000
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_21_SHFT                                         0x15
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_20_BMSK                                     0x100000
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_20_SHFT                                         0x14
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_19_BMSK                                      0x80000
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_19_SHFT                                         0x13
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_18_BMSK                                      0x40000
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_18_SHFT                                         0x12
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_17_BMSK                                      0x20000
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_17_SHFT                                         0x11
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_16_BMSK                                      0x10000
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_16_SHFT                                         0x10
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_15_BMSK                                       0x8000
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_15_SHFT                                          0xf
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_14_BMSK                                       0x4000
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_14_SHFT                                          0xe
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_13_BMSK                                       0x2000
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_13_SHFT                                          0xd
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_12_BMSK                                       0x1000
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_12_SHFT                                          0xc
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_11_BMSK                                        0x800
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_11_SHFT                                          0xb
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_10_BMSK                                        0x400
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_10_SHFT                                          0xa
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_9_BMSK                                         0x200
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_9_SHFT                                           0x9
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_8_BMSK                                         0x100
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_8_SHFT                                           0x8
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_7_BMSK                                          0x80
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_7_SHFT                                           0x7
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_6_BMSK                                          0x40
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_6_SHFT                                           0x6
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_5_BMSK                                          0x20
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_5_SHFT                                           0x5
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_4_BMSK                                          0x10
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_4_SHFT                                           0x4
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_3_BMSK                                           0x8
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_3_SHFT                                           0x3
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_2_BMSK                                           0x4
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_2_SHFT                                           0x2
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_1_BMSK                                           0x2
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_1_SHFT                                           0x1
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_0_BMSK                                           0x1
#define HWIO_LPASS_SB_VFR_IRQ_CTL_SB_VFR_IRQ_CTL_SEL_0_SHFT                                           0x0

#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_ADDR                                                      (LPASS_LPASS_CC_REG_REG_BASE      + 0x00044004)
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_OFFS                                                      (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00044004)
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_RMSK                                                           0x1ff
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_IN          \
        in_dword_masked(HWIO_LPASS_LPAIF_VFR_IRQ_CTL_ADDR, HWIO_LPASS_LPAIF_VFR_IRQ_CTL_RMSK)
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPAIF_VFR_IRQ_CTL_ADDR, m)
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_LPAIF_VFR_IRQ_CTL_ADDR,v)
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPAIF_VFR_IRQ_CTL_ADDR,m,v,HWIO_LPASS_LPAIF_VFR_IRQ_CTL_IN)
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RWDMA_SEL_3_BMSK                             0x100
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RWDMA_SEL_3_SHFT                               0x8
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RWDMA_SEL_2_BMSK                              0x80
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RWDMA_SEL_2_SHFT                               0x7
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RWDMA_SEL_1_BMSK                              0x40
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RWDMA_SEL_1_SHFT                               0x6
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RWDMA_SEL_0_BMSK                              0x20
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RWDMA_SEL_0_SHFT                               0x5
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RDMA_SEL_4_BMSK                               0x10
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RDMA_SEL_4_SHFT                                0x4
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RDMA_SEL_3_BMSK                                0x8
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RDMA_SEL_3_SHFT                                0x3
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RDMA_SEL_2_BMSK                                0x4
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RDMA_SEL_2_SHFT                                0x2
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RDMA_SEL_1_BMSK                                0x2
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RDMA_SEL_1_SHFT                                0x1
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RDMA_SEL_0_BMSK                                0x1
#define HWIO_LPASS_LPAIF_VFR_IRQ_CTL_LPAIF_VFR_IRQ_CTL_RDMA_SEL_0_SHFT                                0x0

#define HWIO_LPASS_WCN_VFR_IRQ_CTL_ADDR                                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x00044008)
#define HWIO_LPASS_WCN_VFR_IRQ_CTL_OFFS                                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00044008)
#define HWIO_LPASS_WCN_VFR_IRQ_CTL_RMSK                                                               0x1
#define HWIO_LPASS_WCN_VFR_IRQ_CTL_IN          \
        in_dword_masked(HWIO_LPASS_WCN_VFR_IRQ_CTL_ADDR, HWIO_LPASS_WCN_VFR_IRQ_CTL_RMSK)
#define HWIO_LPASS_WCN_VFR_IRQ_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_WCN_VFR_IRQ_CTL_ADDR, m)
#define HWIO_LPASS_WCN_VFR_IRQ_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_WCN_VFR_IRQ_CTL_ADDR,v)
#define HWIO_LPASS_WCN_VFR_IRQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_WCN_VFR_IRQ_CTL_ADDR,m,v,HWIO_LPASS_WCN_VFR_IRQ_CTL_IN)
#define HWIO_LPASS_WCN_VFR_IRQ_CTL_SEL_BMSK                                                           0x1
#define HWIO_LPASS_WCN_VFR_IRQ_CTL_SEL_SHFT                                                           0x0

#define HWIO_LPASS_AVT_VFR_IRQ_CTL_ADDR                                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x0004400c)
#define HWIO_LPASS_AVT_VFR_IRQ_CTL_OFFS                                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0004400c)
#define HWIO_LPASS_AVT_VFR_IRQ_CTL_RMSK                                                               0x1
#define HWIO_LPASS_AVT_VFR_IRQ_CTL_IN          \
        in_dword_masked(HWIO_LPASS_AVT_VFR_IRQ_CTL_ADDR, HWIO_LPASS_AVT_VFR_IRQ_CTL_RMSK)
#define HWIO_LPASS_AVT_VFR_IRQ_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_AVT_VFR_IRQ_CTL_ADDR, m)
#define HWIO_LPASS_AVT_VFR_IRQ_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_AVT_VFR_IRQ_CTL_ADDR,v)
#define HWIO_LPASS_AVT_VFR_IRQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AVT_VFR_IRQ_CTL_ADDR,m,v,HWIO_LPASS_AVT_VFR_IRQ_CTL_IN)
#define HWIO_LPASS_AVT_VFR_IRQ_CTL_SEL_BMSK                                                           0x1
#define HWIO_LPASS_AVT_VFR_IRQ_CTL_SEL_SHFT                                                           0x0

#define HWIO_LPASS_SB1_VFR_IRQ_CTL_ADDR                                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x00044010)
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_OFFS                                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00044010)
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_RMSK                                                          0xffffff
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_IN          \
        in_dword_masked(HWIO_LPASS_SB1_VFR_IRQ_CTL_ADDR, HWIO_LPASS_SB1_VFR_IRQ_CTL_RMSK)
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_SB1_VFR_IRQ_CTL_ADDR, m)
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_SB1_VFR_IRQ_CTL_ADDR,v)
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SB1_VFR_IRQ_CTL_ADDR,m,v,HWIO_LPASS_SB1_VFR_IRQ_CTL_IN)
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_23_BMSK                                   0x800000
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_23_SHFT                                       0x17
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_22_BMSK                                   0x400000
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_22_SHFT                                       0x16
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_21_BMSK                                   0x200000
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_21_SHFT                                       0x15
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_20_BMSK                                   0x100000
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_20_SHFT                                       0x14
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_19_BMSK                                    0x80000
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_19_SHFT                                       0x13
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_18_BMSK                                    0x40000
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_18_SHFT                                       0x12
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_17_BMSK                                    0x20000
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_17_SHFT                                       0x11
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_16_BMSK                                    0x10000
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_16_SHFT                                       0x10
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_15_BMSK                                     0x8000
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_15_SHFT                                        0xf
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_14_BMSK                                     0x4000
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_14_SHFT                                        0xe
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_13_BMSK                                     0x2000
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_13_SHFT                                        0xd
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_12_BMSK                                     0x1000
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_12_SHFT                                        0xc
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_11_BMSK                                      0x800
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_11_SHFT                                        0xb
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_10_BMSK                                      0x400
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_10_SHFT                                        0xa
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_9_BMSK                                       0x200
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_9_SHFT                                         0x9
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_8_BMSK                                       0x100
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_8_SHFT                                         0x8
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_7_BMSK                                        0x80
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_7_SHFT                                         0x7
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_6_BMSK                                        0x40
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_6_SHFT                                         0x6
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_5_BMSK                                        0x20
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_5_SHFT                                         0x5
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_4_BMSK                                        0x10
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_4_SHFT                                         0x4
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_3_BMSK                                         0x8
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_3_SHFT                                         0x3
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_2_BMSK                                         0x4
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_2_SHFT                                         0x2
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_1_BMSK                                         0x2
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_1_SHFT                                         0x1
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_0_BMSK                                         0x1
#define HWIO_LPASS_SB1_VFR_IRQ_CTL_SB1_VFR_IRQ_CTL_SEL_0_SHFT                                         0x0

#define HWIO_LPASS_PLLOUT_LV_TEST_SEL_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x00045000)
#define HWIO_LPASS_PLLOUT_LV_TEST_SEL_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00045000)
#define HWIO_LPASS_PLLOUT_LV_TEST_SEL_RMSK                                                            0x3
#define HWIO_LPASS_PLLOUT_LV_TEST_SEL_IN          \
        in_dword_masked(HWIO_LPASS_PLLOUT_LV_TEST_SEL_ADDR, HWIO_LPASS_PLLOUT_LV_TEST_SEL_RMSK)
#define HWIO_LPASS_PLLOUT_LV_TEST_SEL_INM(m)      \
        in_dword_masked(HWIO_LPASS_PLLOUT_LV_TEST_SEL_ADDR, m)
#define HWIO_LPASS_PLLOUT_LV_TEST_SEL_OUT(v)      \
        out_dword(HWIO_LPASS_PLLOUT_LV_TEST_SEL_ADDR,v)
#define HWIO_LPASS_PLLOUT_LV_TEST_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_PLLOUT_LV_TEST_SEL_ADDR,m,v,HWIO_LPASS_PLLOUT_LV_TEST_SEL_IN)
#define HWIO_LPASS_PLLOUT_LV_TEST_SEL_SEL_BMSK                                                        0x3
#define HWIO_LPASS_PLLOUT_LV_TEST_SEL_SEL_SHFT                                                        0x0

#define HWIO_LPASS_PRI_MCLK_MUX_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x00046000)
#define HWIO_LPASS_PRI_MCLK_MUX_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00046000)
#define HWIO_LPASS_PRI_MCLK_MUX_RMSK                                                                  0x1
#define HWIO_LPASS_PRI_MCLK_MUX_IN          \
        in_dword_masked(HWIO_LPASS_PRI_MCLK_MUX_ADDR, HWIO_LPASS_PRI_MCLK_MUX_RMSK)
#define HWIO_LPASS_PRI_MCLK_MUX_INM(m)      \
        in_dword_masked(HWIO_LPASS_PRI_MCLK_MUX_ADDR, m)
#define HWIO_LPASS_PRI_MCLK_MUX_OUT(v)      \
        out_dword(HWIO_LPASS_PRI_MCLK_MUX_ADDR,v)
#define HWIO_LPASS_PRI_MCLK_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_PRI_MCLK_MUX_ADDR,m,v,HWIO_LPASS_PRI_MCLK_MUX_IN)
#define HWIO_LPASS_PRI_MCLK_MUX_SEL_BMSK                                                              0x1
#define HWIO_LPASS_PRI_MCLK_MUX_SEL_SHFT                                                              0x0

#define HWIO_LPASS_SEC_MCLK_MUX_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x00046004)
#define HWIO_LPASS_SEC_MCLK_MUX_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00046004)
#define HWIO_LPASS_SEC_MCLK_MUX_RMSK                                                                  0x1
#define HWIO_LPASS_SEC_MCLK_MUX_IN          \
        in_dword_masked(HWIO_LPASS_SEC_MCLK_MUX_ADDR, HWIO_LPASS_SEC_MCLK_MUX_RMSK)
#define HWIO_LPASS_SEC_MCLK_MUX_INM(m)      \
        in_dword_masked(HWIO_LPASS_SEC_MCLK_MUX_ADDR, m)
#define HWIO_LPASS_SEC_MCLK_MUX_OUT(v)      \
        out_dword(HWIO_LPASS_SEC_MCLK_MUX_ADDR,v)
#define HWIO_LPASS_SEC_MCLK_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_SEC_MCLK_MUX_ADDR,m,v,HWIO_LPASS_SEC_MCLK_MUX_IN)
#define HWIO_LPASS_SEC_MCLK_MUX_SEL_BMSK                                                              0x1
#define HWIO_LPASS_SEC_MCLK_MUX_SEL_SHFT                                                              0x0

#define HWIO_LPASS_TER_MCLK_MUX_ADDR                                                           (LPASS_LPASS_CC_REG_REG_BASE      + 0x00046008)
#define HWIO_LPASS_TER_MCLK_MUX_OFFS                                                           (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00046008)
#define HWIO_LPASS_TER_MCLK_MUX_RMSK                                                                  0x1
#define HWIO_LPASS_TER_MCLK_MUX_IN          \
        in_dword_masked(HWIO_LPASS_TER_MCLK_MUX_ADDR, HWIO_LPASS_TER_MCLK_MUX_RMSK)
#define HWIO_LPASS_TER_MCLK_MUX_INM(m)      \
        in_dword_masked(HWIO_LPASS_TER_MCLK_MUX_ADDR, m)
#define HWIO_LPASS_TER_MCLK_MUX_OUT(v)      \
        out_dword(HWIO_LPASS_TER_MCLK_MUX_ADDR,v)
#define HWIO_LPASS_TER_MCLK_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_TER_MCLK_MUX_ADDR,m,v,HWIO_LPASS_TER_MCLK_MUX_IN)
#define HWIO_LPASS_TER_MCLK_MUX_SEL_BMSK                                                              0x1
#define HWIO_LPASS_TER_MCLK_MUX_SEL_SHFT                                                              0x0

#define HWIO_LPASS_QUAD_MCLK_MUX_ADDR                                                          (LPASS_LPASS_CC_REG_REG_BASE      + 0x0004600c)
#define HWIO_LPASS_QUAD_MCLK_MUX_OFFS                                                          (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0004600c)
#define HWIO_LPASS_QUAD_MCLK_MUX_RMSK                                                                 0x1
#define HWIO_LPASS_QUAD_MCLK_MUX_IN          \
        in_dword_masked(HWIO_LPASS_QUAD_MCLK_MUX_ADDR, HWIO_LPASS_QUAD_MCLK_MUX_RMSK)
#define HWIO_LPASS_QUAD_MCLK_MUX_INM(m)      \
        in_dword_masked(HWIO_LPASS_QUAD_MCLK_MUX_ADDR, m)
#define HWIO_LPASS_QUAD_MCLK_MUX_OUT(v)      \
        out_dword(HWIO_LPASS_QUAD_MCLK_MUX_ADDR,v)
#define HWIO_LPASS_QUAD_MCLK_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QUAD_MCLK_MUX_ADDR,m,v,HWIO_LPASS_QUAD_MCLK_MUX_IN)
#define HWIO_LPASS_QUAD_MCLK_MUX_SEL_BMSK                                                             0x1
#define HWIO_LPASS_QUAD_MCLK_MUX_SEL_SHFT                                                             0x0

#define HWIO_LPASS_ATIME2_CMD_RCGR_ADDR                                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x00047000)
#define HWIO_LPASS_ATIME2_CMD_RCGR_OFFS                                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00047000)
#define HWIO_LPASS_ATIME2_CMD_RCGR_RMSK                                                        0x800000f3
#define HWIO_LPASS_ATIME2_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_ATIME2_CMD_RCGR_ADDR, HWIO_LPASS_ATIME2_CMD_RCGR_RMSK)
#define HWIO_LPASS_ATIME2_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_ATIME2_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_ATIME2_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_ATIME2_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_ATIME2_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_ATIME2_CMD_RCGR_ADDR,m,v,HWIO_LPASS_ATIME2_CMD_RCGR_IN)
#define HWIO_LPASS_ATIME2_CMD_RCGR_ROOT_OFF_BMSK                                               0x80000000
#define HWIO_LPASS_ATIME2_CMD_RCGR_ROOT_OFF_SHFT                                                     0x1f
#define HWIO_LPASS_ATIME2_CMD_RCGR_DIRTY_D_BMSK                                                      0x80
#define HWIO_LPASS_ATIME2_CMD_RCGR_DIRTY_D_SHFT                                                       0x7
#define HWIO_LPASS_ATIME2_CMD_RCGR_DIRTY_N_BMSK                                                      0x40
#define HWIO_LPASS_ATIME2_CMD_RCGR_DIRTY_N_SHFT                                                       0x6
#define HWIO_LPASS_ATIME2_CMD_RCGR_DIRTY_M_BMSK                                                      0x20
#define HWIO_LPASS_ATIME2_CMD_RCGR_DIRTY_M_SHFT                                                       0x5
#define HWIO_LPASS_ATIME2_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                                               0x10
#define HWIO_LPASS_ATIME2_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                                                0x4
#define HWIO_LPASS_ATIME2_CMD_RCGR_ROOT_EN_BMSK                                                       0x2
#define HWIO_LPASS_ATIME2_CMD_RCGR_ROOT_EN_SHFT                                                       0x1
#define HWIO_LPASS_ATIME2_CMD_RCGR_UPDATE_BMSK                                                        0x1
#define HWIO_LPASS_ATIME2_CMD_RCGR_UPDATE_SHFT                                                        0x0

#define HWIO_LPASS_ATIME2_CFG_RCGR_ADDR                                                        (LPASS_LPASS_CC_REG_REG_BASE      + 0x00047004)
#define HWIO_LPASS_ATIME2_CFG_RCGR_OFFS                                                        (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00047004)
#define HWIO_LPASS_ATIME2_CFG_RCGR_RMSK                                                            0x371f
#define HWIO_LPASS_ATIME2_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_ATIME2_CFG_RCGR_ADDR, HWIO_LPASS_ATIME2_CFG_RCGR_RMSK)
#define HWIO_LPASS_ATIME2_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_ATIME2_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_ATIME2_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_ATIME2_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_ATIME2_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_ATIME2_CFG_RCGR_ADDR,m,v,HWIO_LPASS_ATIME2_CFG_RCGR_IN)
#define HWIO_LPASS_ATIME2_CFG_RCGR_MODE_BMSK                                                       0x3000
#define HWIO_LPASS_ATIME2_CFG_RCGR_MODE_SHFT                                                          0xc
#define HWIO_LPASS_ATIME2_CFG_RCGR_SRC_SEL_BMSK                                                     0x700
#define HWIO_LPASS_ATIME2_CFG_RCGR_SRC_SEL_SHFT                                                       0x8
#define HWIO_LPASS_ATIME2_CFG_RCGR_SRC_DIV_BMSK                                                      0x1f
#define HWIO_LPASS_ATIME2_CFG_RCGR_SRC_DIV_SHFT                                                       0x0

#define HWIO_LPASS_ATIME2_M_ADDR                                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x00047008)
#define HWIO_LPASS_ATIME2_M_OFFS                                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00047008)
#define HWIO_LPASS_ATIME2_M_RMSK                                                                     0xff
#define HWIO_LPASS_ATIME2_M_IN          \
        in_dword_masked(HWIO_LPASS_ATIME2_M_ADDR, HWIO_LPASS_ATIME2_M_RMSK)
#define HWIO_LPASS_ATIME2_M_INM(m)      \
        in_dword_masked(HWIO_LPASS_ATIME2_M_ADDR, m)
#define HWIO_LPASS_ATIME2_M_OUT(v)      \
        out_dword(HWIO_LPASS_ATIME2_M_ADDR,v)
#define HWIO_LPASS_ATIME2_M_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_ATIME2_M_ADDR,m,v,HWIO_LPASS_ATIME2_M_IN)
#define HWIO_LPASS_ATIME2_M_M_BMSK                                                                   0xff
#define HWIO_LPASS_ATIME2_M_M_SHFT                                                                    0x0

#define HWIO_LPASS_ATIME2_N_ADDR                                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x0004700c)
#define HWIO_LPASS_ATIME2_N_OFFS                                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x0004700c)
#define HWIO_LPASS_ATIME2_N_RMSK                                                                     0xff
#define HWIO_LPASS_ATIME2_N_IN          \
        in_dword_masked(HWIO_LPASS_ATIME2_N_ADDR, HWIO_LPASS_ATIME2_N_RMSK)
#define HWIO_LPASS_ATIME2_N_INM(m)      \
        in_dword_masked(HWIO_LPASS_ATIME2_N_ADDR, m)
#define HWIO_LPASS_ATIME2_N_OUT(v)      \
        out_dword(HWIO_LPASS_ATIME2_N_ADDR,v)
#define HWIO_LPASS_ATIME2_N_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_ATIME2_N_ADDR,m,v,HWIO_LPASS_ATIME2_N_IN)
#define HWIO_LPASS_ATIME2_N_NOT_N_MINUS_M_BMSK                                                       0xff
#define HWIO_LPASS_ATIME2_N_NOT_N_MINUS_M_SHFT                                                        0x0

#define HWIO_LPASS_ATIME2_D_ADDR                                                               (LPASS_LPASS_CC_REG_REG_BASE      + 0x00047010)
#define HWIO_LPASS_ATIME2_D_OFFS                                                               (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00047010)
#define HWIO_LPASS_ATIME2_D_RMSK                                                                     0xff
#define HWIO_LPASS_ATIME2_D_IN          \
        in_dword_masked(HWIO_LPASS_ATIME2_D_ADDR, HWIO_LPASS_ATIME2_D_RMSK)
#define HWIO_LPASS_ATIME2_D_INM(m)      \
        in_dword_masked(HWIO_LPASS_ATIME2_D_ADDR, m)
#define HWIO_LPASS_ATIME2_D_OUT(v)      \
        out_dword(HWIO_LPASS_ATIME2_D_ADDR,v)
#define HWIO_LPASS_ATIME2_D_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_ATIME2_D_ADDR,m,v,HWIO_LPASS_ATIME2_D_IN)
#define HWIO_LPASS_ATIME2_D_NOT_2D_BMSK                                                              0xff
#define HWIO_LPASS_ATIME2_D_NOT_2D_SHFT                                                               0x0

#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_ADDR                                       (LPASS_LPASS_CC_REG_REG_BASE      + 0x00047014)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_OFFS                                       (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00047014)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_RMSK                                       0x81ff7ff3
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_ADDR, HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_RMSK)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_ADDR, m)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_ADDR,v)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_ADDR,m,v,HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_IN)
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_CLK_OFF_BMSK                               0x80000000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_CLK_OFF_SHFT                                     0x1f
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_CLK_DIV_BMSK                                0x1ff0000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_CLK_DIV_SHFT                                     0x10
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_FORCE_MEM_CORE_ON_BMSK                         0x4000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_FORCE_MEM_CORE_ON_SHFT                            0xe
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_FORCE_MEM_PERIPH_ON_BMSK                       0x2000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_FORCE_MEM_PERIPH_ON_SHFT                          0xd
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_FORCE_MEM_PERIPH_OFF_BMSK                      0x1000
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_FORCE_MEM_PERIPH_OFF_SHFT                         0xc
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_WAKEUP_BMSK                                     0xf00
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_WAKEUP_SHFT                                       0x8
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_SLEEP_BMSK                                       0xf0
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_SLEEP_SHFT                                        0x4
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_HW_CTL_BMSK                                       0x2
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_HW_CTL_SHFT                                       0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_CLK_ENABLE_BMSK                                   0x1
#define HWIO_LPASS_AUDIO_CORE_AVSYNC_ATIME2_XO_CBCR_CLK_ENABLE_SHFT                                   0x0

#define HWIO_LPASS_LPASS_CC_SPARE_REG_ADDR                                                     (LPASS_LPASS_CC_REG_REG_BASE      + 0x00048000)
#define HWIO_LPASS_LPASS_CC_SPARE_REG_OFFS                                                     (LPASS_LPASS_CC_REG_REG_BASE_OFFS + 0x00048000)
#define HWIO_LPASS_LPASS_CC_SPARE_REG_RMSK                                                     0xffffffff
#define HWIO_LPASS_LPASS_CC_SPARE_REG_IN          \
        in_dword_masked(HWIO_LPASS_LPASS_CC_SPARE_REG_ADDR, HWIO_LPASS_LPASS_CC_SPARE_REG_RMSK)
#define HWIO_LPASS_LPASS_CC_SPARE_REG_INM(m)      \
        in_dword_masked(HWIO_LPASS_LPASS_CC_SPARE_REG_ADDR, m)
#define HWIO_LPASS_LPASS_CC_SPARE_REG_OUT(v)      \
        out_dword(HWIO_LPASS_LPASS_CC_SPARE_REG_ADDR,v)
#define HWIO_LPASS_LPASS_CC_SPARE_REG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_LPASS_CC_SPARE_REG_ADDR,m,v,HWIO_LPASS_LPASS_CC_SPARE_REG_IN)
#define HWIO_LPASS_LPASS_CC_SPARE_REG_SPARE_BMSK                                               0xffffffff
#define HWIO_LPASS_LPASS_CC_SPARE_REG_SPARE_SHFT                                                      0x0

/*----------------------------------------------------------------------------
 * MODULE: LPASS_QDSP6SS_PUB
 *--------------------------------------------------------------------------*/

#define LPASS_QDSP6SS_PUB_REG_BASE                                              (LPASS_BASE      + 0x00200000)
#define LPASS_QDSP6SS_PUB_REG_BASE_OFFS                                         0x00200000

#define HWIO_LPASS_QDSP6SS_VERSION_ADDR                                         (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000000)
#define HWIO_LPASS_QDSP6SS_VERSION_OFFS                                         (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000000)
#define HWIO_LPASS_QDSP6SS_VERSION_RMSK                                         0xffffffff
#define HWIO_LPASS_QDSP6SS_VERSION_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_VERSION_ADDR, HWIO_LPASS_QDSP6SS_VERSION_RMSK)
#define HWIO_LPASS_QDSP6SS_VERSION_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_VERSION_ADDR, m)
#define HWIO_LPASS_QDSP6SS_VERSION_MAJOR_BMSK                                   0xf0000000
#define HWIO_LPASS_QDSP6SS_VERSION_MAJOR_SHFT                                         0x1c
#define HWIO_LPASS_QDSP6SS_VERSION_MINOR_BMSK                                    0xfff0000
#define HWIO_LPASS_QDSP6SS_VERSION_MINOR_SHFT                                         0x10
#define HWIO_LPASS_QDSP6SS_VERSION_STEP_BMSK                                        0xffff
#define HWIO_LPASS_QDSP6SS_VERSION_STEP_SHFT                                           0x0

#define HWIO_LPASS_QDSP6SS_CONFIG_ID_ADDR                                       (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000004)
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_OFFS                                       (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000004)
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_RMSK                                       0xfff03fff
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_CONFIG_ID_ADDR, HWIO_LPASS_QDSP6SS_CONFIG_ID_RMSK)
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_CONFIG_ID_ADDR, m)
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_NUM_L2VIC_SRC_BMSK                         0xfff00000
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_NUM_L2VIC_SRC_SHFT                               0x14
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_CORE_ON_VDDCX_BMSK                             0x2000
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_CORE_ON_VDDCX_SHFT                                0xd
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_APU_PRESENT_BMSK                               0x1000
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_APU_PRESENT_SHFT                                  0xc
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_LDO_PRESENT_BMSK                                0x800
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_LDO_PRESENT_SHFT                                  0xb
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_BHS_PRESENT_BMSK                                0x400
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_BHS_PRESENT_SHFT                                  0xa
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_PLL_VOTE_BMSK                                   0x200
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_PLL_VOTE_SHFT                                     0x9
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_PLL_PRESENT_BMSK                                0x100
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_PLL_PRESENT_SHFT                                  0x8
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_CORE_TYPE_BMSK                                   0xf0
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_CORE_TYPE_SHFT                                    0x4
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_L2_SIZE_BMSK                                      0xf
#define HWIO_LPASS_QDSP6SS_CONFIG_ID_L2_SIZE_SHFT                                      0x0

#define HWIO_LPASS_QDSP6SS_RST_EVB_ADDR                                         (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000010)
#define HWIO_LPASS_QDSP6SS_RST_EVB_OFFS                                         (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000010)
#define HWIO_LPASS_QDSP6SS_RST_EVB_RMSK                                          0xffffff0
#define HWIO_LPASS_QDSP6SS_RST_EVB_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_RST_EVB_ADDR, HWIO_LPASS_QDSP6SS_RST_EVB_RMSK)
#define HWIO_LPASS_QDSP6SS_RST_EVB_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_RST_EVB_ADDR, m)
#define HWIO_LPASS_QDSP6SS_RST_EVB_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_RST_EVB_ADDR,v)
#define HWIO_LPASS_QDSP6SS_RST_EVB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_RST_EVB_ADDR,m,v,HWIO_LPASS_QDSP6SS_RST_EVB_IN)
#define HWIO_LPASS_QDSP6SS_RST_EVB_EVB_BMSK                                      0xffffff0
#define HWIO_LPASS_QDSP6SS_RST_EVB_EVB_SHFT                                            0x4

#define HWIO_LPASS_QDSP6SS_RESET_ADDR                                           (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000014)
#define HWIO_LPASS_QDSP6SS_RESET_OFFS                                           (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000014)
#define HWIO_LPASS_QDSP6SS_RESET_RMSK                                               0x1ff7
#define HWIO_LPASS_QDSP6SS_RESET_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_RESET_ADDR, HWIO_LPASS_QDSP6SS_RESET_RMSK)
#define HWIO_LPASS_QDSP6SS_RESET_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_RESET_ADDR, m)
#define HWIO_LPASS_QDSP6SS_RESET_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_RESET_ADDR,v)
#define HWIO_LPASS_QDSP6SS_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_RESET_ADDR,m,v,HWIO_LPASS_QDSP6SS_RESET_IN)
#define HWIO_LPASS_QDSP6SS_RESET_CORE_ARCH_ARES_BMSK                                0x1000
#define HWIO_LPASS_QDSP6SS_RESET_CORE_ARCH_ARES_SHFT                                   0xc
#define HWIO_LPASS_QDSP6SS_RESET_CORE_NONRET_ARES_BMSK                               0x800
#define HWIO_LPASS_QDSP6SS_RESET_CORE_NONRET_ARES_SHFT                                 0xb
#define HWIO_LPASS_QDSP6SS_RESET_CORE_RET_ARES_BMSK                                  0x400
#define HWIO_LPASS_QDSP6SS_RESET_CORE_RET_ARES_SHFT                                    0xa
#define HWIO_LPASS_QDSP6SS_RESET_AXIM2_ARES_BMSK                                     0x200
#define HWIO_LPASS_QDSP6SS_RESET_AXIM2_ARES_SHFT                                       0x9
#define HWIO_LPASS_QDSP6SS_RESET_AXIS_ARES_BMSK                                      0x100
#define HWIO_LPASS_QDSP6SS_RESET_AXIS_ARES_SHFT                                        0x8
#define HWIO_LPASS_QDSP6SS_RESET_ATBM_ARES_BMSK                                       0x80
#define HWIO_LPASS_QDSP6SS_RESET_ATBM_ARES_SHFT                                        0x7
#define HWIO_LPASS_QDSP6SS_RESET_AHBM_ARES_BMSK                                       0x40
#define HWIO_LPASS_QDSP6SS_RESET_AHBM_ARES_SHFT                                        0x6
#define HWIO_LPASS_QDSP6SS_RESET_AXIM_ARES_BMSK                                       0x20
#define HWIO_LPASS_QDSP6SS_RESET_AXIM_ARES_SHFT                                        0x5
#define HWIO_LPASS_QDSP6SS_RESET_ETM_ISDB_ARES_BMSK                                   0x10
#define HWIO_LPASS_QDSP6SS_RESET_ETM_ISDB_ARES_SHFT                                    0x4
#define HWIO_LPASS_QDSP6SS_RESET_BUS_ARES_ENA_BMSK                                     0x4
#define HWIO_LPASS_QDSP6SS_RESET_BUS_ARES_ENA_SHFT                                     0x2
#define HWIO_LPASS_QDSP6SS_RESET_CORE_ARES_BMSK                                        0x2
#define HWIO_LPASS_QDSP6SS_RESET_CORE_ARES_SHFT                                        0x1
#define HWIO_LPASS_QDSP6SS_RESET_STOP_CORE_BMSK                                        0x1
#define HWIO_LPASS_QDSP6SS_RESET_STOP_CORE_SHFT                                        0x0

#define HWIO_LPASS_QDSP6SS_DBG_CFG_ADDR                                         (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000018)
#define HWIO_LPASS_QDSP6SS_DBG_CFG_OFFS                                         (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000018)
#define HWIO_LPASS_QDSP6SS_DBG_CFG_RMSK                                         0xffff0003
#define HWIO_LPASS_QDSP6SS_DBG_CFG_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_DBG_CFG_ADDR, HWIO_LPASS_QDSP6SS_DBG_CFG_RMSK)
#define HWIO_LPASS_QDSP6SS_DBG_CFG_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_DBG_CFG_ADDR, m)
#define HWIO_LPASS_QDSP6SS_DBG_CFG_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_DBG_CFG_ADDR,v)
#define HWIO_LPASS_QDSP6SS_DBG_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_DBG_CFG_ADDR,m,v,HWIO_LPASS_QDSP6SS_DBG_CFG_IN)
#define HWIO_LPASS_QDSP6SS_DBG_CFG_DBG_SW_REG_BMSK                              0xff000000
#define HWIO_LPASS_QDSP6SS_DBG_CFG_DBG_SW_REG_SHFT                                    0x18
#define HWIO_LPASS_QDSP6SS_DBG_CFG_DBG_SPARE_BMSK                                 0xff0000
#define HWIO_LPASS_QDSP6SS_DBG_CFG_DBG_SPARE_SHFT                                     0x10
#define HWIO_LPASS_QDSP6SS_DBG_CFG_CTI_TIHS_ENA_BMSK                                   0x2
#define HWIO_LPASS_QDSP6SS_DBG_CFG_CTI_TIHS_ENA_SHFT                                   0x1
#define HWIO_LPASS_QDSP6SS_DBG_CFG_DBG_ARES_ENA_BMSK                                   0x1
#define HWIO_LPASS_QDSP6SS_DBG_CFG_DBG_ARES_ENA_SHFT                                   0x0

#define HWIO_LPASS_QDSP6SS_RET_CFG_ADDR                                         (LPASS_QDSP6SS_PUB_REG_BASE      + 0x0000001c)
#define HWIO_LPASS_QDSP6SS_RET_CFG_OFFS                                         (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x0000001c)
#define HWIO_LPASS_QDSP6SS_RET_CFG_RMSK                                                0x3
#define HWIO_LPASS_QDSP6SS_RET_CFG_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_RET_CFG_ADDR, HWIO_LPASS_QDSP6SS_RET_CFG_RMSK)
#define HWIO_LPASS_QDSP6SS_RET_CFG_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_RET_CFG_ADDR, m)
#define HWIO_LPASS_QDSP6SS_RET_CFG_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_RET_CFG_ADDR,v)
#define HWIO_LPASS_QDSP6SS_RET_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_RET_CFG_ADDR,m,v,HWIO_LPASS_QDSP6SS_RET_CFG_IN)
#define HWIO_LPASS_QDSP6SS_RET_CFG_ARCH_ARES_ENA_BMSK                                  0x2
#define HWIO_LPASS_QDSP6SS_RET_CFG_ARCH_ARES_ENA_SHFT                                  0x1
#define HWIO_LPASS_QDSP6SS_RET_CFG_RET_ARES_ENA_BMSK                                   0x1
#define HWIO_LPASS_QDSP6SS_RET_CFG_RET_ARES_ENA_SHFT                                   0x0

#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_ADDR                                       (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000020)
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_OFFS                                       (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000020)
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_RMSK                                            0x30f
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_GFMUX_CTL_ADDR, HWIO_LPASS_QDSP6SS_GFMUX_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_GFMUX_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_GFMUX_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_GFMUX_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_GFMUX_CTL_IN)
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_IDLE_CORE_CLK_EN_BMSK                           0x200
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_IDLE_CORE_CLK_EN_SHFT                             0x9
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_SRC_SWITCH_CLK_OVR_BMSK                         0x100
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_SRC_SWITCH_CLK_OVR_SHFT                           0x8
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_CLK_SRC_SEL_BMSK                                  0xc
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_CLK_SRC_SEL_SHFT                                  0x2
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_CLK_ENA_BMSK                                      0x2
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_CLK_ENA_SHFT                                      0x1
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_CLK_ARES_BMSK                                     0x1
#define HWIO_LPASS_QDSP6SS_GFMUX_CTL_CLK_ARES_SHFT                                     0x0

#define HWIO_LPASS_QDSP6SS_GFMUX_STATUS_ADDR                                    (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000024)
#define HWIO_LPASS_QDSP6SS_GFMUX_STATUS_OFFS                                    (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000024)
#define HWIO_LPASS_QDSP6SS_GFMUX_STATUS_RMSK                                          0x1f
#define HWIO_LPASS_QDSP6SS_GFMUX_STATUS_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_GFMUX_STATUS_ADDR, HWIO_LPASS_QDSP6SS_GFMUX_STATUS_RMSK)
#define HWIO_LPASS_QDSP6SS_GFMUX_STATUS_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_GFMUX_STATUS_ADDR, m)
#define HWIO_LPASS_QDSP6SS_GFMUX_STATUS_SEL_STATUS_BMSK                               0x1e
#define HWIO_LPASS_QDSP6SS_GFMUX_STATUS_SEL_STATUS_SHFT                                0x1
#define HWIO_LPASS_QDSP6SS_GFMUX_STATUS_SWITCH_STATUS_BMSK                             0x1
#define HWIO_LPASS_QDSP6SS_GFMUX_STATUS_SWITCH_STATUS_SHFT                             0x0

#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_ADDR                                   (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000028)
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_OFFS                                   (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000028)
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_RMSK                                   0x80000013
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_ADDR, HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_RMSK)
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_ADDR, m)
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_ADDR,v)
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_ADDR,m,v,HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_IN)
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_ROOT_OFF_BMSK                          0x80000000
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_ROOT_OFF_SHFT                                0x1f
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_DIRTY_CFG_RCGR_BMSK                          0x10
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_DIRTY_CFG_RCGR_SHFT                           0x4
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_ROOT_EN_BMSK                                  0x2
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_ROOT_EN_SHFT                                  0x1
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_UPDATE_BMSK                                   0x1
#define HWIO_LPASS_QDSP6SS_CORE_CMD_RCGR_UPDATE_SHFT                                   0x0

#define HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_ADDR                                   (LPASS_QDSP6SS_PUB_REG_BASE      + 0x0000002c)
#define HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_OFFS                                   (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x0000002c)
#define HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_RMSK                                        0x71f
#define HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_ADDR, HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_RMSK)
#define HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_ADDR, m)
#define HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_ADDR,v)
#define HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_ADDR,m,v,HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_IN)
#define HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_SRC_SEL_BMSK                                0x700
#define HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_SRC_SEL_SHFT                                  0x8
#define HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_SRC_DIV_BMSK                                 0x1f
#define HWIO_LPASS_QDSP6SS_CORE_CFG_RCGR_SRC_DIV_SHFT                                  0x0

#define HWIO_LPASS_QDSP6SS_PWR_CTL_ADDR                                         (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000030)
#define HWIO_LPASS_QDSP6SS_PWR_CTL_OFFS                                         (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000030)
#define HWIO_LPASS_QDSP6SS_PWR_CTL_RMSK                                          0x77fe0ff
#define HWIO_LPASS_QDSP6SS_PWR_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PWR_CTL_ADDR, HWIO_LPASS_QDSP6SS_PWR_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_PWR_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PWR_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PWR_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PWR_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PWR_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_PWR_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_PWR_CTL_IN)
#define HWIO_LPASS_QDSP6SS_PWR_CTL_LDO_PWR_UP_BMSK                               0x4000000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_LDO_PWR_UP_SHFT                                    0x1a
#define HWIO_LPASS_QDSP6SS_PWR_CTL_LDO_BYP_BMSK                                  0x2000000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_LDO_BYP_SHFT                                       0x19
#define HWIO_LPASS_QDSP6SS_PWR_CTL_BHS_ON_BMSK                                   0x1000000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_BHS_ON_SHFT                                        0x18
#define HWIO_LPASS_QDSP6SS_PWR_CTL_CLAMP_QMC_MEM_BMSK                             0x400000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_CLAMP_QMC_MEM_SHFT                                 0x16
#define HWIO_LPASS_QDSP6SS_PWR_CTL_CLAMP_WL_BMSK                                  0x200000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_CLAMP_WL_SHFT                                      0x15
#define HWIO_LPASS_QDSP6SS_PWR_CTL_CLAMP_IO_BMSK                                  0x100000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_CLAMP_IO_SHFT                                      0x14
#define HWIO_LPASS_QDSP6SS_PWR_CTL_SLP_RET_N_BMSK                                  0x80000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_SLP_RET_N_SHFT                                     0x13
#define HWIO_LPASS_QDSP6SS_PWR_CTL_L2DATA_STBY_N_BMSK                              0x40000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_L2DATA_STBY_N_SHFT                                 0x12
#define HWIO_LPASS_QDSP6SS_PWR_CTL_ETB_SLP_NRET_N_BMSK                             0x20000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_ETB_SLP_NRET_N_SHFT                                0x11
#define HWIO_LPASS_QDSP6SS_PWR_CTL_L2TAG_SLP_NRET_N_BMSK                           0x10000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_L2TAG_SLP_NRET_N_SHFT                              0x10
#define HWIO_LPASS_QDSP6SS_PWR_CTL_L1IU_SLP_NRET_N_BMSK                             0x8000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_L1IU_SLP_NRET_N_SHFT                                0xf
#define HWIO_LPASS_QDSP6SS_PWR_CTL_L1DU_SLP_NRET_N_BMSK                             0x4000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_L1DU_SLP_NRET_N_SHFT                                0xe
#define HWIO_LPASS_QDSP6SS_PWR_CTL_L2PLRU_SLP_NRET_N_BMSK                           0x2000
#define HWIO_LPASS_QDSP6SS_PWR_CTL_L2PLRU_SLP_NRET_N_SHFT                              0xd
#define HWIO_LPASS_QDSP6SS_PWR_CTL_L2DATA_SLP_NRET_N_BMSK                             0xff
#define HWIO_LPASS_QDSP6SS_PWR_CTL_L2DATA_SLP_NRET_N_SHFT                              0x0

#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_ADDR                                    (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000034)
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_OFFS                                    (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000034)
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_RMSK                                        0xffff
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_ADDR, HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_RMSK)
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_ADDR, m)
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_ADDR,v)
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_ADDR,m,v,HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_IN)
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_CP_CLK_EN_BMSK                              0x8000
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_CP_CLK_EN_SHFT                                 0xf
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_AXIM2_CLK_EN_BMSK                           0x4000
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_AXIM2_CLK_EN_SHFT                              0xe
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_AXIS_CLK_EN_BMSK                            0x2000
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_AXIS_CLK_EN_SHFT                               0xd
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_AXIM_CLK_EN_BMSK                            0x1000
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_AXIM_CLK_EN_SHFT                               0xc
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_AHBM_CLK_EN_BMSK                             0x800
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_AHBM_CLK_EN_SHFT                               0xb
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_AHBS_CLK_EN_BMSK                             0x400
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_AHBS_CLK_EN_SHFT                               0xa
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_PRIV_AHBS_CLK_EN_BMSK                        0x300
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_PRIV_AHBS_CLK_EN_SHFT                          0x8
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_TCXO_CLK_EN_BMSK                              0x80
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_TCXO_CLK_EN_SHFT                               0x7
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_L2VIC_AHBS_CLK_EN_BMSK                        0x60
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_L2VIC_AHBS_CLK_EN_SHFT                         0x5
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_TEST_AHBS_CLK_EN_BMSK                         0x10
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_TEST_AHBS_CLK_EN_SHFT                          0x4
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_PUB_AHBS_CLK_EN_BMSK                           0x8
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_PUB_AHBS_CLK_EN_SHFT                           0x3
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_CORE_BUS_EN_BMSK                               0x4
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_CORE_BUS_EN_SHFT                               0x2
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_CORE_RCLK_EN_BMSK                              0x2
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_CORE_RCLK_EN_SHFT                              0x1
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_CORE_CLK_EN_BMSK                               0x1
#define HWIO_LPASS_QDSP6SS_CGC_OVERRIDE_CORE_CLK_EN_SHFT                               0x0

#define HWIO_LPASS_QDSP6SS_XO_CBCR_ADDR                                         (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000038)
#define HWIO_LPASS_QDSP6SS_XO_CBCR_OFFS                                         (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000038)
#define HWIO_LPASS_QDSP6SS_XO_CBCR_RMSK                                         0x80000001
#define HWIO_LPASS_QDSP6SS_XO_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_XO_CBCR_ADDR, HWIO_LPASS_QDSP6SS_XO_CBCR_RMSK)
#define HWIO_LPASS_QDSP6SS_XO_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_XO_CBCR_ADDR, m)
#define HWIO_LPASS_QDSP6SS_XO_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_XO_CBCR_ADDR,v)
#define HWIO_LPASS_QDSP6SS_XO_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_XO_CBCR_ADDR,m,v,HWIO_LPASS_QDSP6SS_XO_CBCR_IN)
#define HWIO_LPASS_QDSP6SS_XO_CBCR_CLKOFF_BMSK                                  0x80000000
#define HWIO_LPASS_QDSP6SS_XO_CBCR_CLKOFF_SHFT                                        0x1f
#define HWIO_LPASS_QDSP6SS_XO_CBCR_CLKEN_BMSK                                          0x1
#define HWIO_LPASS_QDSP6SS_XO_CBCR_CLKEN_SHFT                                          0x0

#define HWIO_LPASS_QDSP6SS_SLEEP_CBCR_ADDR                                      (LPASS_QDSP6SS_PUB_REG_BASE      + 0x0000003c)
#define HWIO_LPASS_QDSP6SS_SLEEP_CBCR_OFFS                                      (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x0000003c)
#define HWIO_LPASS_QDSP6SS_SLEEP_CBCR_RMSK                                      0x80000001
#define HWIO_LPASS_QDSP6SS_SLEEP_CBCR_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SLEEP_CBCR_ADDR, HWIO_LPASS_QDSP6SS_SLEEP_CBCR_RMSK)
#define HWIO_LPASS_QDSP6SS_SLEEP_CBCR_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SLEEP_CBCR_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SLEEP_CBCR_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_SLEEP_CBCR_ADDR,v)
#define HWIO_LPASS_QDSP6SS_SLEEP_CBCR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_SLEEP_CBCR_ADDR,m,v,HWIO_LPASS_QDSP6SS_SLEEP_CBCR_IN)
#define HWIO_LPASS_QDSP6SS_SLEEP_CBCR_CLKOFF_BMSK                               0x80000000
#define HWIO_LPASS_QDSP6SS_SLEEP_CBCR_CLKOFF_SHFT                                     0x1f
#define HWIO_LPASS_QDSP6SS_SLEEP_CBCR_CLKEN_BMSK                                       0x1
#define HWIO_LPASS_QDSP6SS_SLEEP_CBCR_CLKEN_SHFT                                       0x0

#define HWIO_LPASS_QDSP6SS_NMI_ADDR                                             (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000040)
#define HWIO_LPASS_QDSP6SS_NMI_OFFS                                             (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000040)
#define HWIO_LPASS_QDSP6SS_NMI_RMSK                                                    0x3
#define HWIO_LPASS_QDSP6SS_NMI_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_NMI_ADDR,v)
#define HWIO_LPASS_QDSP6SS_NMI_CLEAR_STATUS_BMSK                                       0x2
#define HWIO_LPASS_QDSP6SS_NMI_CLEAR_STATUS_SHFT                                       0x1
#define HWIO_LPASS_QDSP6SS_NMI_SET_NMI_BMSK                                            0x1
#define HWIO_LPASS_QDSP6SS_NMI_SET_NMI_SHFT                                            0x0

#define HWIO_LPASS_QDSP6SS_NMI_STATUS_ADDR                                      (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000044)
#define HWIO_LPASS_QDSP6SS_NMI_STATUS_OFFS                                      (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000044)
#define HWIO_LPASS_QDSP6SS_NMI_STATUS_RMSK                                             0x3
#define HWIO_LPASS_QDSP6SS_NMI_STATUS_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_NMI_STATUS_ADDR, HWIO_LPASS_QDSP6SS_NMI_STATUS_RMSK)
#define HWIO_LPASS_QDSP6SS_NMI_STATUS_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_NMI_STATUS_ADDR, m)
#define HWIO_LPASS_QDSP6SS_NMI_STATUS_WDOG_TRIG_BMSK                                   0x2
#define HWIO_LPASS_QDSP6SS_NMI_STATUS_WDOG_TRIG_SHFT                                   0x1
#define HWIO_LPASS_QDSP6SS_NMI_STATUS_PUBCSR_TRIG_BMSK                                 0x1
#define HWIO_LPASS_QDSP6SS_NMI_STATUS_PUBCSR_TRIG_SHFT                                 0x0

#define HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_ADDR                                  (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000048)
#define HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_OFFS                                  (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000048)
#define HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_RMSK                                         0x1
#define HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_ADDR, HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_RMSK)
#define HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_ADDR, m)
#define HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_ADDR,v)
#define HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_ADDR,m,v,HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_IN)
#define HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_Q6_MON_CLKEN_BMSK                            0x1
#define HWIO_LPASS_QDSP6SS_CLOCK_SPDM_MON_Q6_MON_CLKEN_SHFT                            0x0

#define HWIO_LPASS_QDSP6SS_STATERET_CTL_ADDR                                    (LPASS_QDSP6SS_PUB_REG_BASE      + 0x0000004c)
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_OFFS                                    (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x0000004c)
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_RMSK                                           0xf
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STATERET_CTL_ADDR, HWIO_LPASS_QDSP6SS_STATERET_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STATERET_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_STATERET_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_STATERET_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_STATERET_CTL_IN)
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_WAKEUP_IN_BMSK                                 0x8
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_WAKEUP_IN_SHFT                                 0x3
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_WAKE_IRQ_BMSK                                  0x4
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_WAKE_IRQ_SHFT                                  0x2
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_RESTORE_BMSK                                   0x2
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_RESTORE_SHFT                                   0x1
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_SAVE_BMSK                                      0x1
#define HWIO_LPASS_QDSP6SS_STATERET_CTL_SAVE_SHFT                                      0x0

#define HWIO_LPASS_QDSP6SS_LDO_CFG0_ADDR                                        (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000050)
#define HWIO_LPASS_QDSP6SS_LDO_CFG0_OFFS                                        (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000050)
#define HWIO_LPASS_QDSP6SS_LDO_CFG0_RMSK                                         0x500ff00
#define HWIO_LPASS_QDSP6SS_LDO_CFG0_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_CFG0_ADDR, HWIO_LPASS_QDSP6SS_LDO_CFG0_RMSK)
#define HWIO_LPASS_QDSP6SS_LDO_CFG0_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_CFG0_ADDR, m)
#define HWIO_LPASS_QDSP6SS_LDO_CFG0_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_LDO_CFG0_ADDR,v)
#define HWIO_LPASS_QDSP6SS_LDO_CFG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_LDO_CFG0_ADDR,m,v,HWIO_LPASS_QDSP6SS_LDO_CFG0_IN)
#define HWIO_LPASS_QDSP6SS_LDO_CFG0_LDO_TEST_BMSK                                0x4000000
#define HWIO_LPASS_QDSP6SS_LDO_CFG0_LDO_TEST_SHFT                                     0x1a
#define HWIO_LPASS_QDSP6SS_LDO_CFG0_IDAC_EN_BMSK                                 0x1000000
#define HWIO_LPASS_QDSP6SS_LDO_CFG0_IDAC_EN_SHFT                                      0x18
#define HWIO_LPASS_QDSP6SS_LDO_CFG0_LDO_CTL1_BMSK                                   0xff00
#define HWIO_LPASS_QDSP6SS_LDO_CFG0_LDO_CTL1_SHFT                                      0x8

#define HWIO_LPASS_QDSP6SS_LDO_CFG1_ADDR                                        (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000054)
#define HWIO_LPASS_QDSP6SS_LDO_CFG1_OFFS                                        (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000054)
#define HWIO_LPASS_QDSP6SS_LDO_CFG1_RMSK                                            0x3fff
#define HWIO_LPASS_QDSP6SS_LDO_CFG1_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_CFG1_ADDR, HWIO_LPASS_QDSP6SS_LDO_CFG1_RMSK)
#define HWIO_LPASS_QDSP6SS_LDO_CFG1_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_CFG1_ADDR, m)
#define HWIO_LPASS_QDSP6SS_LDO_CFG1_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_LDO_CFG1_ADDR,v)
#define HWIO_LPASS_QDSP6SS_LDO_CFG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_LDO_CFG1_ADDR,m,v,HWIO_LPASS_QDSP6SS_LDO_CFG1_IN)
#define HWIO_LPASS_QDSP6SS_LDO_CFG1_LDO_VREF_TRIM_SEL_BMSK                          0x2000
#define HWIO_LPASS_QDSP6SS_LDO_CFG1_LDO_VREF_TRIM_SEL_SHFT                             0xd
#define HWIO_LPASS_QDSP6SS_LDO_CFG1_LDO_VREF_TRIM_SW_BMSK                           0x1f00
#define HWIO_LPASS_QDSP6SS_LDO_CFG1_LDO_VREF_TRIM_SW_SHFT                              0x8
#define HWIO_LPASS_QDSP6SS_LDO_CFG1_DIG_CTL_BMSK                                      0xff
#define HWIO_LPASS_QDSP6SS_LDO_CFG1_DIG_CTL_SHFT                                       0x0

#define HWIO_LPASS_QDSP6SS_LDO_CFG2_ADDR                                        (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000058)
#define HWIO_LPASS_QDSP6SS_LDO_CFG2_OFFS                                        (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000058)
#define HWIO_LPASS_QDSP6SS_LDO_CFG2_RMSK                                            0xffff
#define HWIO_LPASS_QDSP6SS_LDO_CFG2_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_CFG2_ADDR, HWIO_LPASS_QDSP6SS_LDO_CFG2_RMSK)
#define HWIO_LPASS_QDSP6SS_LDO_CFG2_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_CFG2_ADDR, m)
#define HWIO_LPASS_QDSP6SS_LDO_CFG2_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_LDO_CFG2_ADDR,v)
#define HWIO_LPASS_QDSP6SS_LDO_CFG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_LDO_CFG2_ADDR,m,v,HWIO_LPASS_QDSP6SS_LDO_CFG2_IN)
#define HWIO_LPASS_QDSP6SS_LDO_CFG2_REF_CTL_BMSK                                    0xff00
#define HWIO_LPASS_QDSP6SS_LDO_CFG2_REF_CTL_SHFT                                       0x8
#define HWIO_LPASS_QDSP6SS_LDO_CFG2_IDAC_CTL1_BMSK                                    0xff
#define HWIO_LPASS_QDSP6SS_LDO_CFG2_IDAC_CTL1_SHFT                                     0x0

#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_ADDR                                    (LPASS_QDSP6SS_PUB_REG_BASE      + 0x0000005c)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_OFFS                                    (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x0000005c)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_RMSK                                       0x37f7f
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_VREF_SET_ADDR, HWIO_LPASS_QDSP6SS_LDO_VREF_SET_RMSK)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_VREF_SET_ADDR, m)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_LDO_VREF_SET_ADDR,v)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_LDO_VREF_SET_ADDR,m,v,HWIO_LPASS_QDSP6SS_LDO_VREF_SET_IN)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_LDO_VREF_SEL_BMSK                          0x20000
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_LDO_VREF_SEL_SHFT                             0x11
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_LDO_VREF_SEL_RST_BMSK                      0x10000
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_LDO_VREF_SEL_RST_SHFT                         0x10
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_VREF_RET_BMSK                               0x7f00
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_VREF_RET_SHFT                                  0x8
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_VREF_LDO_BMSK                                 0x7f
#define HWIO_LPASS_QDSP6SS_LDO_VREF_SET_VREF_LDO_SHFT                                  0x0

#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_ADDR                               (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000060)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_OFFS                               (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000060)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_RMSK                                 0xffffff
#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_ADDR, HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_RMSK)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_ADDR, m)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_ADDR,v)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_ADDR,m,v,HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_IN)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_LD_MSB_BMSK                          0xff0000
#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_LD_MSB_SHFT                              0x10
#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_LD_LSB_BMSK                            0xff00
#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_LD_LSB_SHFT                               0x8
#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_OSC_CTL_BMSK                             0xff
#define HWIO_LPASS_QDSP6SS_LDO_VREF_TEST_CFG_OSC_CTL_SHFT                              0x0

#define HWIO_LPASS_QDSP6SS_LDO_VREF_CMD_ADDR                                    (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000064)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_CMD_OFFS                                    (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000064)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_CMD_RMSK                                           0x1
#define HWIO_LPASS_QDSP6SS_LDO_VREF_CMD_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_LDO_VREF_CMD_ADDR,v)
#define HWIO_LPASS_QDSP6SS_LDO_VREF_CMD_LDO_VREF_SEL_UPDATE_BMSK                       0x1
#define HWIO_LPASS_QDSP6SS_LDO_VREF_CMD_LDO_VREF_SEL_UPDATE_SHFT                       0x0

#define HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_ADDR                                     (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000068)
#define HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_OFFS                                     (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000068)
#define HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_RMSK                                            0x3
#define HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_ADDR, HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_IN)
#define HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_QMC_MEM_SVS_SEL_BMSK                            0x2
#define HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_QMC_MEM_SVS_SEL_SHFT                            0x1
#define HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_QMC_MEM_SVS_BMSK                                0x1
#define HWIO_LPASS_QDSP6SS_QMC_SVS_CTL_QMC_MEM_SVS_SHFT                                0x0

#define HWIO_LPASS_QDSP6SS_BHS_STATUS_ADDR                                      (LPASS_QDSP6SS_PUB_REG_BASE      + 0x0000006c)
#define HWIO_LPASS_QDSP6SS_BHS_STATUS_OFFS                                      (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x0000006c)
#define HWIO_LPASS_QDSP6SS_BHS_STATUS_RMSK                                             0x1
#define HWIO_LPASS_QDSP6SS_BHS_STATUS_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_BHS_STATUS_ADDR, HWIO_LPASS_QDSP6SS_BHS_STATUS_RMSK)
#define HWIO_LPASS_QDSP6SS_BHS_STATUS_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_BHS_STATUS_ADDR, m)
#define HWIO_LPASS_QDSP6SS_BHS_STATUS_BHS_EN_REST_ACK_BMSK                             0x1
#define HWIO_LPASS_QDSP6SS_BHS_STATUS_BHS_EN_REST_ACK_SHFT                             0x0

#define HWIO_LPASS_QDSP6SS_LDO_EFUSE_STATUS_ADDR                                (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000070)
#define HWIO_LPASS_QDSP6SS_LDO_EFUSE_STATUS_OFFS                                (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000070)
#define HWIO_LPASS_QDSP6SS_LDO_EFUSE_STATUS_RMSK                                      0x3f
#define HWIO_LPASS_QDSP6SS_LDO_EFUSE_STATUS_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_EFUSE_STATUS_ADDR, HWIO_LPASS_QDSP6SS_LDO_EFUSE_STATUS_RMSK)
#define HWIO_LPASS_QDSP6SS_LDO_EFUSE_STATUS_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_EFUSE_STATUS_ADDR, m)
#define HWIO_LPASS_QDSP6SS_LDO_EFUSE_STATUS_LDO_VREF_TRIM_BMSK                        0x3e
#define HWIO_LPASS_QDSP6SS_LDO_EFUSE_STATUS_LDO_VREF_TRIM_SHFT                         0x1
#define HWIO_LPASS_QDSP6SS_LDO_EFUSE_STATUS_LDO_EN_BMSK                                0x1
#define HWIO_LPASS_QDSP6SS_LDO_EFUSE_STATUS_LDO_EN_SHFT                                0x0

#define HWIO_LPASS_QDSP6SS_STRAP_TCM_ADDR                                       (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000100)
#define HWIO_LPASS_QDSP6SS_STRAP_TCM_OFFS                                       (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000100)
#define HWIO_LPASS_QDSP6SS_STRAP_TCM_RMSK                                       0xfffc0000
#define HWIO_LPASS_QDSP6SS_STRAP_TCM_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_TCM_ADDR, HWIO_LPASS_QDSP6SS_STRAP_TCM_RMSK)
#define HWIO_LPASS_QDSP6SS_STRAP_TCM_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_TCM_ADDR, m)
#define HWIO_LPASS_QDSP6SS_STRAP_TCM_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_STRAP_TCM_ADDR,v)
#define HWIO_LPASS_QDSP6SS_STRAP_TCM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_STRAP_TCM_ADDR,m,v,HWIO_LPASS_QDSP6SS_STRAP_TCM_IN)
#define HWIO_LPASS_QDSP6SS_STRAP_TCM_BASE_ADDR_BMSK                             0xfffc0000
#define HWIO_LPASS_QDSP6SS_STRAP_TCM_BASE_ADDR_SHFT                                   0x12

#define HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_ADDR                                  (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000104)
#define HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_OFFS                                  (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000104)
#define HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_RMSK                                  0xffffc000
#define HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_ADDR, HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_RMSK)
#define HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_ADDR, m)
#define HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_ADDR,v)
#define HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_ADDR,m,v,HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_IN)
#define HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_UPPER_ADDR_BMSK                       0xffffc000
#define HWIO_LPASS_QDSP6SS_STRAP_AHBUPPER_UPPER_ADDR_SHFT                              0xe

#define HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_ADDR                                  (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000108)
#define HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_OFFS                                  (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000108)
#define HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_RMSK                                  0xffffc000
#define HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_ADDR, HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_RMSK)
#define HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_ADDR, m)
#define HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_ADDR,v)
#define HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_ADDR,m,v,HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_IN)
#define HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_LOWER_ADDR_BMSK                       0xffffc000
#define HWIO_LPASS_QDSP6SS_STRAP_AHBLOWER_LOWER_ADDR_SHFT                              0xe

#define HWIO_LPASS_QDSP6SS_STRAP_ACC_ADDR                                       (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000110)
#define HWIO_LPASS_QDSP6SS_STRAP_ACC_OFFS                                       (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000110)
#define HWIO_LPASS_QDSP6SS_STRAP_ACC_RMSK                                       0xffffffff
#define HWIO_LPASS_QDSP6SS_STRAP_ACC_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_ACC_ADDR, HWIO_LPASS_QDSP6SS_STRAP_ACC_RMSK)
#define HWIO_LPASS_QDSP6SS_STRAP_ACC_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_ACC_ADDR, m)
#define HWIO_LPASS_QDSP6SS_STRAP_ACC_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_STRAP_ACC_ADDR,v)
#define HWIO_LPASS_QDSP6SS_STRAP_ACC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_STRAP_ACC_ADDR,m,v,HWIO_LPASS_QDSP6SS_STRAP_ACC_IN)
#define HWIO_LPASS_QDSP6SS_STRAP_ACC_DATA_BMSK                                  0xffffffff
#define HWIO_LPASS_QDSP6SS_STRAP_ACC_DATA_SHFT                                         0x0

#define HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_ADDR                                   (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000114)
#define HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_OFFS                                   (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000114)
#define HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_RMSK                                   0x800000ff
#define HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_ADDR, HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_RMSK)
#define HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_ADDR, m)
#define HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_ADDR,v)
#define HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_ADDR,m,v,HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_IN)
#define HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_STRAP_QMC_ACC_SEL_BMSK                 0x80000000
#define HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_STRAP_QMC_ACC_SEL_SHFT                       0x1f
#define HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_STRAP_QMC_ACC_BMSK                           0xff
#define HWIO_LPASS_QDSP6SS_STRAP_QMC_ACC_STRAP_QMC_ACC_SHFT                            0x0

#define HWIO_LPASS_QDSP6SS_DCC_CTRL_ADDR                                        (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000118)
#define HWIO_LPASS_QDSP6SS_DCC_CTRL_OFFS                                        (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000118)
#define HWIO_LPASS_QDSP6SS_DCC_CTRL_RMSK                                        0xffffffff
#define HWIO_LPASS_QDSP6SS_DCC_CTRL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_DCC_CTRL_ADDR, HWIO_LPASS_QDSP6SS_DCC_CTRL_RMSK)
#define HWIO_LPASS_QDSP6SS_DCC_CTRL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_DCC_CTRL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_DCC_CTRL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_DCC_CTRL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_DCC_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_DCC_CTRL_ADDR,m,v,HWIO_LPASS_QDSP6SS_DCC_CTRL_IN)
#define HWIO_LPASS_QDSP6SS_DCC_CTRL_CTRL_BMSK                                   0xffffffff
#define HWIO_LPASS_QDSP6SS_DCC_CTRL_CTRL_SHFT                                          0x0

#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_ADDR                                (LPASS_QDSP6SS_PUB_REG_BASE      + 0x0000011c)
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_OFFS                                (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x0000011c)
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_RMSK                                0xffffc000
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_ADDR, HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_RMSK)
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_ADDR, m)
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_ADDR,v)
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_ADDR,m,v,HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_IN)
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_UPPER_ADDR_BMSK                     0xffffc000
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2UPPER_UPPER_ADDR_SHFT                            0xe

#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_ADDR                                (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000120)
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_OFFS                                (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000120)
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_RMSK                                0xffffc000
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_ADDR, HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_RMSK)
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_ADDR, m)
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_ADDR,v)
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_ADDR,m,v,HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_IN)
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_LOWER_ADDR_BMSK                     0xffffc000
#define HWIO_LPASS_QDSP6SS_STRAP_AXIM2LOWER_LOWER_ADDR_SHFT                            0xe

#define HWIO_LPASS_QDSP6SS_PLL_MODE_ADDR                                        (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000200)
#define HWIO_LPASS_QDSP6SS_PLL_MODE_OFFS                                        (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000200)
#define HWIO_LPASS_QDSP6SS_PLL_MODE_RMSK                                        0xffffffff
#define HWIO_LPASS_QDSP6SS_PLL_MODE_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_MODE_ADDR, HWIO_LPASS_QDSP6SS_PLL_MODE_RMSK)
#define HWIO_LPASS_QDSP6SS_PLL_MODE_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_MODE_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PLL_MODE_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PLL_MODE_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PLL_MODE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_PLL_MODE_ADDR,m,v,HWIO_LPASS_QDSP6SS_PLL_MODE_IN)
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_LOCK_DET_BMSK                           0x80000000
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_LOCK_DET_SHFT                                 0x1f
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_ACTIVE_FLAG_BMSK                        0x40000000
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_ACTIVE_FLAG_SHFT                              0x1e
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_ACK_LATCH_BMSK                          0x20000000
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_ACK_LATCH_SHFT                                0x1d
#define HWIO_LPASS_QDSP6SS_PLL_MODE_RESERVE_BITS28_24_BMSK                      0x1f000000
#define HWIO_LPASS_QDSP6SS_PLL_MODE_RESERVE_BITS28_24_SHFT                            0x18
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_BMSK               0x800000
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_HW_UPDATE_LOGIC_BYPASS_SHFT                   0x17
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_UPDATE_BMSK                               0x400000
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_UPDATE_SHFT                                   0x16
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_VOTE_FSM_RESET_BMSK                       0x200000
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_VOTE_FSM_RESET_SHFT                           0x15
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_VOTE_FSM_ENA_BMSK                         0x100000
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_VOTE_FSM_ENA_SHFT                             0x14
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_BIAS_COUNT_BMSK                            0xfc000
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_BIAS_COUNT_SHFT                                0xe
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_LOCK_COUNT_BMSK                             0x3f00
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_LOCK_COUNT_SHFT                                0x8
#define HWIO_LPASS_QDSP6SS_PLL_MODE_RESERVE_BITS7_4_BMSK                              0xf0
#define HWIO_LPASS_QDSP6SS_PLL_MODE_RESERVE_BITS7_4_SHFT                               0x4
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_PLLTEST_BMSK                                   0x8
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_PLLTEST_SHFT                                   0x3
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_RESET_N_BMSK                                   0x4
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_RESET_N_SHFT                                   0x2
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_BYPASSNL_BMSK                                  0x2
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_BYPASSNL_SHFT                                  0x1
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_OUTCTRL_BMSK                                   0x1
#define HWIO_LPASS_QDSP6SS_PLL_MODE_PLL_OUTCTRL_SHFT                                   0x0

#define HWIO_LPASS_QDSP6SS_PLL_L_VAL_ADDR                                       (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000204)
#define HWIO_LPASS_QDSP6SS_PLL_L_VAL_OFFS                                       (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000204)
#define HWIO_LPASS_QDSP6SS_PLL_L_VAL_RMSK                                           0xffff
#define HWIO_LPASS_QDSP6SS_PLL_L_VAL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_L_VAL_ADDR, HWIO_LPASS_QDSP6SS_PLL_L_VAL_RMSK)
#define HWIO_LPASS_QDSP6SS_PLL_L_VAL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_L_VAL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PLL_L_VAL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PLL_L_VAL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PLL_L_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_PLL_L_VAL_ADDR,m,v,HWIO_LPASS_QDSP6SS_PLL_L_VAL_IN)
#define HWIO_LPASS_QDSP6SS_PLL_L_VAL_PLL_L_BMSK                                     0xffff
#define HWIO_LPASS_QDSP6SS_PLL_L_VAL_PLL_L_SHFT                                        0x0

#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_ADDR                                   (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000208)
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_OFFS                                   (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000208)
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_RMSK                                   0xffffffff
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_ADDR, HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_RMSK)
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_ADDR,m,v,HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_IN)
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_PLL_ALPHA_31_0_BMSK                    0xffffffff
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_PLL_ALPHA_31_0_SHFT                           0x0

#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_ADDR                                 (LPASS_QDSP6SS_PUB_REG_BASE      + 0x0000020c)
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_OFFS                                 (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x0000020c)
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_RMSK                                       0xff
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_ADDR, HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_RMSK)
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_ADDR,m,v,HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_IN)
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_PLL_ALPHA_39_32_BMSK                       0xff
#define HWIO_LPASS_QDSP6SS_PLL_ALPHA_VAL_U_PLL_ALPHA_39_32_SHFT                        0x0

#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_ADDR                                    (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000210)
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_OFFS                                    (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000210)
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_RMSK                                    0xffffffff
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_USER_CTL_ADDR, HWIO_LPASS_QDSP6SS_PLL_USER_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_USER_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PLL_USER_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_PLL_USER_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_PLL_USER_CTL_IN)
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_RESERVE_BITS31_28_BMSK                  0xf0000000
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_RESERVE_BITS31_28_SHFT                        0x1c
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_SSC_MODE_CONTROL_BMSK                    0x8000000
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_SSC_MODE_CONTROL_SHFT                         0x1b
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_RESERVE_BITS26_25_BMSK                   0x6000000
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_RESERVE_BITS26_25_SHFT                        0x19
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_ALPHA_EN_BMSK                            0x1000000
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_ALPHA_EN_SHFT                                 0x18
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_RESERVE_BITS23_22_BMSK                    0xc00000
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_RESERVE_BITS23_22_SHFT                        0x16
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_VCO_SEL_BMSK                              0x300000
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_VCO_SEL_SHFT                                  0x14
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_RESERVE_BITS19_15_BMSK                     0xf8000
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_RESERVE_BITS19_15_SHFT                         0xf
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_PRE_DIV_RATIO_BMSK                          0x7000
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_PRE_DIV_RATIO_SHFT                             0xc
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_POST_DIV_RATIO_BMSK                          0xf00
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_POST_DIV_RATIO_SHFT                            0x8
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_OUTPUT_INV_BMSK                               0x80
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_OUTPUT_INV_SHFT                                0x7
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_RESERVE_BITS6_5_BMSK                          0x60
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_RESERVE_BITS6_5_SHFT                           0x5
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_PLLOUT_LV_TEST_BMSK                           0x10
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_PLLOUT_LV_TEST_SHFT                            0x4
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_PLLOUT_LV_EARLY_BMSK                           0x8
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_PLLOUT_LV_EARLY_SHFT                           0x3
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_PLLOUT_LV_AUX2_BMSK                            0x4
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_PLLOUT_LV_AUX2_SHFT                            0x2
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_PLLOUT_LV_AUX_BMSK                             0x2
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_PLLOUT_LV_AUX_SHFT                             0x1
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_PLLOUT_LV_MAIN_BMSK                            0x1
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_PLLOUT_LV_MAIN_SHFT                            0x0

#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_ADDR                                  (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000214)
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_OFFS                                  (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000214)
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_RMSK                                  0xffffffff
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_ADDR, HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_RMSK)
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_ADDR,m,v,HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_IN)
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_RESERVE_BITS31_12_BMSK                0xfffff000
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_RESERVE_BITS31_12_SHFT                       0xc
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_LATCH_INTERFACE_BYPASS_BMSK                0x800
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_LATCH_INTERFACE_BYPASS_SHFT                  0xb
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_STATUS_REGISTER_BMSK                       0x700
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_STATUS_REGISTER_SHFT                         0x8
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_DSM_BMSK                                    0x80
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_DSM_SHFT                                     0x7
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_WRITE_STATE_BMSK                            0x40
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_WRITE_STATE_SHFT                             0x6
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_TARGET_CTL_BMSK                             0x38
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_TARGET_CTL_SHFT                              0x3
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_LOCK_DET_BMSK                                0x4
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_LOCK_DET_SHFT                                0x2
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_FREEZE_PLL_BMSK                              0x2
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_FREEZE_PLL_SHFT                              0x1
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_TOGGLE_DET_BMSK                              0x1
#define HWIO_LPASS_QDSP6SS_PLL_USER_CTL_U_TOGGLE_DET_SHFT                              0x0

#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_ADDR                                  (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000218)
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_OFFS                                  (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000218)
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_RMSK                                  0xffffffff
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_ADDR, HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_IN)
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_BMSK          0x80000000
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_SINGLE_DMET_MODE_ENABLE_SHFT                0x1f
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_DMET_WINDOW_ENABLE_BMSK               0x40000000
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_DMET_WINDOW_ENABLE_SHFT                     0x1e
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_BMSK          0x3c000000
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_INTER_SHFT                0x1a
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_TOGGLE_DET_THRESHOLD_BMSK              0x3800000
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_TOGGLE_DET_THRESHOLD_SHFT                   0x17
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_BMSK                  0x700000
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_TOGGLE_DET_SAMPLE_SHFT                      0x14
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_LOCK_DET_THRESHOLD_BMSK                  0xff000
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_LOCK_DET_THRESHOLD_SHFT                      0xc
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_BMSK                  0xf00
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_LOCK_DET_SAMPLE_SIZE_SHFT                    0x8
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_RESERVE_BITS7_6_BMSK                        0xc0
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_RESERVE_BITS7_6_SHFT                         0x6
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_REF_CYCLE_BMSK                              0x30
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_REF_CYCLE_SHFT                               0x4
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_KFN_BMSK                                     0xf
#define HWIO_LPASS_QDSP6SS_PLL_CONFIG_CTL_KFN_SHFT                                     0x0

#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ADDR                                    (LPASS_QDSP6SS_PUB_REG_BASE      + 0x0000021c)
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_OFFS                                    (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x0000021c)
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_RMSK                                    0xffffffff
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ADDR, HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_IN)
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_BIAS_GEN_TRIM_BMSK                      0xe0000000
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_BIAS_GEN_TRIM_SHFT                            0x1d
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_DCO_BMSK                                0x10000000
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_DCO_SHFT                                      0x1c
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_PROCESS_CALB_BMSK                        0xc000000
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_PROCESS_CALB_SHFT                             0x1a
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_OVERRIDE_PROCESS_CALB_BMSK               0x2000000
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_OVERRIDE_PROCESS_CALB_SHFT                    0x19
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_FINE_FCW_BMSK                            0x1e00000
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_FINE_FCW_SHFT                                 0x15
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_OVERRIDE_FINE_FCW_BMSK                    0x100000
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_OVERRIDE_FINE_FCW_SHFT                        0x14
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_COARSE_FCW_BMSK                            0xfe000
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_COARSE_FCW_SHFT                                0xd
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_OVERRIDE_COARSE_BMSK                        0x1000
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_OVERRIDE_COARSE_SHFT                           0xc
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_DISABLE_LFSR_BMSK                            0x800
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_DISABLE_LFSR_SHFT                              0xb
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_DTEST_SEL_BMSK                               0x700
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_DTEST_SEL_SHFT                                 0x8
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_DTEST_EN_BMSK                                 0x80
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_DTEST_EN_SHFT                                  0x7
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_BYP_TESTAMP_BMSK                              0x40
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_BYP_TESTAMP_SHFT                               0x6
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ATEST1_SEL_BMSK                               0x30
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ATEST1_SEL_SHFT                                0x4
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ATEST0_SEL_BMSK                                0xc
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ATEST0_SEL_SHFT                                0x2
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ATEST1_EN_BMSK                                 0x2
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ATEST1_EN_SHFT                                 0x1
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ATEST0_EN_BMSK                                 0x1
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_ATEST0_EN_SHFT                                 0x0

#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_ADDR                                  (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000220)
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_OFFS                                  (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000220)
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_RMSK                                  0xffffffff
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_ADDR, HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_RMSK)
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_ADDR,m,v,HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_IN)
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_RESERVE_BITS31_14_BMSK                0xffffc000
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_RESERVE_BITS31_14_SHFT                       0xe
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_BMSK                0x2000
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_OVERRIDE_FINE_FCW_MSB_SHFT                   0xd
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_DTEST_MODE_SEL_BMSK                       0x1800
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_DTEST_MODE_SEL_SHFT                          0xb
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_NMO_OSC_SEL_BMSK                           0x600
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_NMO_OSC_SEL_SHFT                             0x9
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_NMO_EN_BMSK                                0x100
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_NMO_EN_SHFT                                  0x8
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_NOISE_MAG_BMSK                              0xe0
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_NOISE_MAG_SHFT                               0x5
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_NOISE_GEN_BMSK                              0x10
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_NOISE_GEN_SHFT                               0x4
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_OSC_BIAS_GND_BMSK                            0x8
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_OSC_BIAS_GND_SHFT                            0x3
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_PLL_TEST_OUT_SEL_BMSK                        0x6
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_PLL_TEST_OUT_SEL_SHFT                        0x1
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_CAL_CODE_UPDATE_BMSK                         0x1
#define HWIO_LPASS_QDSP6SS_PLL_TEST_CTL_U_CAL_CODE_UPDATE_SHFT                         0x0

#define HWIO_LPASS_QDSP6SS_PLL_STATUS_ADDR                                      (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000224)
#define HWIO_LPASS_QDSP6SS_PLL_STATUS_OFFS                                      (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000224)
#define HWIO_LPASS_QDSP6SS_PLL_STATUS_RMSK                                      0xffffffff
#define HWIO_LPASS_QDSP6SS_PLL_STATUS_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_STATUS_ADDR, HWIO_LPASS_QDSP6SS_PLL_STATUS_RMSK)
#define HWIO_LPASS_QDSP6SS_PLL_STATUS_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_STATUS_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PLL_STATUS_STATUS_31_0_BMSK                          0xffffffff
#define HWIO_LPASS_QDSP6SS_PLL_STATUS_STATUS_31_0_SHFT                                 0x0

#define HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_ADDR                                    (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00000228)
#define HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_OFFS                                    (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00000228)
#define HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_RMSK                                    0xffffffff
#define HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_ADDR, HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_IN)
#define HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_FREQUENCY_CTL_WORD_BMSK                 0xffffffff
#define HWIO_LPASS_QDSP6SS_PLL_FREQ_CTL_FREQUENCY_CTL_WORD_SHFT                        0x0

#define HWIO_LPASS_QDSP6SS_EXT_WAKEUP_ADDR                                      (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00001000)
#define HWIO_LPASS_QDSP6SS_EXT_WAKEUP_OFFS                                      (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00001000)
#define HWIO_LPASS_QDSP6SS_EXT_WAKEUP_RMSK                                             0x1
#define HWIO_LPASS_QDSP6SS_EXT_WAKEUP_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_EXT_WAKEUP_ADDR,v)
#define HWIO_LPASS_QDSP6SS_EXT_WAKEUP_CMD_BMSK                                         0x1
#define HWIO_LPASS_QDSP6SS_EXT_WAKEUP_CMD_SHFT                                         0x0

#define HWIO_LPASS_QDSP6SS_EXT_PD_ADDR                                          (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00001004)
#define HWIO_LPASS_QDSP6SS_EXT_PD_OFFS                                          (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00001004)
#define HWIO_LPASS_QDSP6SS_EXT_PD_RMSK                                                 0x1
#define HWIO_LPASS_QDSP6SS_EXT_PD_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_EXT_PD_ADDR,v)
#define HWIO_LPASS_QDSP6SS_EXT_PD_CMD_BMSK                                             0x1
#define HWIO_LPASS_QDSP6SS_EXT_PD_CMD_SHFT                                             0x0

#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_ADDR                                    (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00002000)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_OFFS                                    (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00002000)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_RMSK                                    0xff03ffff
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_ADDR, HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_IN)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_SPARE_CFG_BMSK                          0xff000000
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_SPARE_CFG_SHFT                                0x18
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_TESTBUS_EN_BMSK                            0x20000
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_TESTBUS_EN_SHFT                               0x11
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_Q6_SEL_BMSK                                0x10000
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_Q6_SEL_SHFT                                   0x10
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_SEL_BMSK                                    0xffff
#define HWIO_LPASS_QDSP6SS_TEST_BUS_CTL_SEL_SHFT                                       0x0

#define HWIO_LPASS_QDSP6SS_TEST_BUS_VALUE_ADDR                                  (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00002004)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_VALUE_OFFS                                  (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00002004)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_VALUE_RMSK                                  0xffffffff
#define HWIO_LPASS_QDSP6SS_TEST_BUS_VALUE_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_TEST_BUS_VALUE_ADDR, HWIO_LPASS_QDSP6SS_TEST_BUS_VALUE_RMSK)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_VALUE_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_TEST_BUS_VALUE_ADDR, m)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_VALUE_VALUE_BMSK                            0xffffffff
#define HWIO_LPASS_QDSP6SS_TEST_BUS_VALUE_VALUE_SHFT                                   0x0

#define HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_ADDR                                  (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00002008)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_OFFS                                  (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00002008)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_RMSK                                  0xffffffff
#define HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_ADDR, HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_RMSK)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_ADDR, m)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_ADDR,v)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_ADDR,m,v,HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_IN)
#define HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_VALUE_BMSK                            0xffffffff
#define HWIO_LPASS_QDSP6SS_TEST_BUS_WDATA_VALUE_SHFT                                   0x0

#define HWIO_LPASS_QDSP6SS_PWRDBG_CTL_ADDR                                      (LPASS_QDSP6SS_PUB_REG_BASE      + 0x0000200c)
#define HWIO_LPASS_QDSP6SS_PWRDBG_CTL_OFFS                                      (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x0000200c)
#define HWIO_LPASS_QDSP6SS_PWRDBG_CTL_RMSK                                             0x1
#define HWIO_LPASS_QDSP6SS_PWRDBG_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PWRDBG_CTL_ADDR, HWIO_LPASS_QDSP6SS_PWRDBG_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_PWRDBG_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PWRDBG_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PWRDBG_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PWRDBG_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PWRDBG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_PWRDBG_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_PWRDBG_CTL_IN)
#define HWIO_LPASS_QDSP6SS_PWRDBG_CTL_ENA_BMSK                                         0x1
#define HWIO_LPASS_QDSP6SS_PWRDBG_CTL_ENA_SHFT                                         0x0

#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_ADDR                                    (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00002010)
#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_OFFS                                    (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00002010)
#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_RMSK                                          0x7f
#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_ADDR, HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_IN)
#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_Q6_DBG_CLK_EN_BMSK                            0x40
#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_Q6_DBG_CLK_EN_SHFT                             0x6
#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_Q6_DBG_CLK_INV_BMSK                           0x20
#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_Q6_DBG_CLK_INV_SHFT                            0x5
#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_DBG_CLK_SEL_BMSK                              0x1f
#define HWIO_LPASS_QDSP6SS_TEST_CLK_CTL_DBG_CLK_SEL_SHFT                               0x0

#define HWIO_LPASS_QDSP6SS_PWRDBG_STATUS_ADDR                                   (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00002014)
#define HWIO_LPASS_QDSP6SS_PWRDBG_STATUS_OFFS                                   (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00002014)
#define HWIO_LPASS_QDSP6SS_PWRDBG_STATUS_RMSK                                   0xffffffff
#define HWIO_LPASS_QDSP6SS_PWRDBG_STATUS_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PWRDBG_STATUS_ADDR, HWIO_LPASS_QDSP6SS_PWRDBG_STATUS_RMSK)
#define HWIO_LPASS_QDSP6SS_PWRDBG_STATUS_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PWRDBG_STATUS_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PWRDBG_STATUS_STATUS_BMSK                            0xffffffff
#define HWIO_LPASS_QDSP6SS_PWRDBG_STATUS_STATUS_SHFT                                   0x0

#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ADDR                                    (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00002018)
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_OFFS                                    (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00002018)
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_RMSK                                      0xffffff
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ADDR, HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_RMSK)
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ADDR, m)
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ADDR,v)
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ADDR,m,v,HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_IN)
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ZMEAS_COUNT_BMSK                          0xffffe0
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ZMEAS_COUNT_SHFT                               0x5
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_MUX_SEL_BMSK                                  0x10
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_MUX_SEL_SHFT                                   0x4
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ZMEAS_CLK_R_ENA_BMSK                           0x8
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ZMEAS_CLK_R_ENA_SHFT                           0x3
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ZMEAS_CGC_EN_BMSK                              0x4
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ZMEAS_CGC_EN_SHFT                              0x2
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ZMEAS_BYPASS_BMSK                              0x2
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ZMEAS_BYPASS_SHFT                              0x1
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ZMEAS_SW_RESET_BMSK                            0x1
#define HWIO_LPASS_QDSP6SS_ZMEAS_CONFIG_ZMEAS_SW_RESET_SHFT                            0x0

#define HWIO_LPASS_QDSP6SS_LDO_ATEST_ADDR                                       (LPASS_QDSP6SS_PUB_REG_BASE      + 0x0000201c)
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_OFFS                                       (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x0000201c)
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_RMSK                                          0x3ffff
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_ATEST_ADDR, HWIO_LPASS_QDSP6SS_LDO_ATEST_RMSK)
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_ATEST_ADDR, m)
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_LDO_ATEST_ADDR,v)
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_LDO_ATEST_ADDR,m,v,HWIO_LPASS_QDSP6SS_LDO_ATEST_IN)
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_ATEST1_EN_BMSK                                0x20000
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_ATEST1_EN_SHFT                                   0x11
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_ATEST0_EN_BMSK                                0x10000
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_ATEST0_EN_SHFT                                   0x10
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_ATEST1_SEL_BMSK                                0xff00
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_ATEST1_SEL_SHFT                                   0x8
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_ATEST0_SEL_BMSK                                  0xff
#define HWIO_LPASS_QDSP6SS_LDO_ATEST_ATEST0_SEL_SHFT                                   0x0

#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_LOW_ADDR                              (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00002020)
#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_LOW_OFFS                              (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00002020)
#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_LOW_RMSK                              0xffffffff
#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_LOW_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_LOW_ADDR, HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_LOW_RMSK)
#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_LOW_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_LOW_ADDR, m)
#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_LOW_VALUE_BMSK                        0xffffffff
#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_LOW_VALUE_SHFT                               0x0

#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_HIGH_ADDR                             (LPASS_QDSP6SS_PUB_REG_BASE      + 0x00002024)
#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_HIGH_OFFS                             (LPASS_QDSP6SS_PUB_REG_BASE_OFFS + 0x00002024)
#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_HIGH_RMSK                             0xffffffff
#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_HIGH_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_HIGH_ADDR, HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_HIGH_RMSK)
#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_HIGH_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_HIGH_ADDR, m)
#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_HIGH_VALUE_BMSK                       0xffffffff
#define HWIO_LPASS_QDSP6SS_LDO_DAC_STATUS_HIGH_VALUE_SHFT                              0x0

/*----------------------------------------------------------------------------
 * MODULE: LPASS_QDSP6SS_CSR
 *--------------------------------------------------------------------------*/

#define LPASS_QDSP6SS_CSR_REG_BASE                                          (LPASS_BASE      + 0x00280000)
#define LPASS_QDSP6SS_CSR_REG_BASE_OFFS                                     0x00280000

#define HWIO_LPASS_QDSP6SS_INSTANCE_ID_ADDR                                 (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00000000)
#define HWIO_LPASS_QDSP6SS_INSTANCE_ID_OFFS                                 (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00000000)
#define HWIO_LPASS_QDSP6SS_INSTANCE_ID_RMSK                                        0x7
#define HWIO_LPASS_QDSP6SS_INSTANCE_ID_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_INSTANCE_ID_ADDR, HWIO_LPASS_QDSP6SS_INSTANCE_ID_RMSK)
#define HWIO_LPASS_QDSP6SS_INSTANCE_ID_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_INSTANCE_ID_ADDR, m)
#define HWIO_LPASS_QDSP6SS_INSTANCE_ID_ID_BMSK                                     0x7
#define HWIO_LPASS_QDSP6SS_INSTANCE_ID_ID_SHFT                                     0x0

#define HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_ADDR                              (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00001000)
#define HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_OFFS                              (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00001000)
#define HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_RMSK                              0xffffffff
#define HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_ADDR, HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_RMSK)
#define HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_ADDR,m,v,HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_IN)
#define HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_VALUE_BMSK                        0xffffffff
#define HWIO_LPASS_QDSP6SS_IDLT_MATCH_VAL_VALUE_SHFT                               0x0

#define HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_ADDR                              (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00001004)
#define HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_OFFS                              (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00001004)
#define HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_RMSK                              0xffffffff
#define HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_ADDR, HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_RMSK)
#define HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_ADDR,m,v,HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_IN)
#define HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_VALUE_BMSK                        0xffffffff
#define HWIO_LPASS_QDSP6SS_IDLT_COUNT_VAL_VALUE_SHFT                               0x0

#define HWIO_LPASS_QDSP6SS_IDLT_ENABLE_ADDR                                 (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00001008)
#define HWIO_LPASS_QDSP6SS_IDLT_ENABLE_OFFS                                 (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00001008)
#define HWIO_LPASS_QDSP6SS_IDLT_ENABLE_RMSK                                        0x1
#define HWIO_LPASS_QDSP6SS_IDLT_ENABLE_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_IDLT_ENABLE_ADDR, HWIO_LPASS_QDSP6SS_IDLT_ENABLE_RMSK)
#define HWIO_LPASS_QDSP6SS_IDLT_ENABLE_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_IDLT_ENABLE_ADDR, m)
#define HWIO_LPASS_QDSP6SS_IDLT_ENABLE_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_IDLT_ENABLE_ADDR,v)
#define HWIO_LPASS_QDSP6SS_IDLT_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_IDLT_ENABLE_ADDR,m,v,HWIO_LPASS_QDSP6SS_IDLT_ENABLE_IN)
#define HWIO_LPASS_QDSP6SS_IDLT_ENABLE_EN_BMSK                                     0x1
#define HWIO_LPASS_QDSP6SS_IDLT_ENABLE_EN_SHFT                                     0x0

#define HWIO_LPASS_QDSP6SS_IDLT_SYNC_STATUS_ADDR                            (LPASS_QDSP6SS_CSR_REG_BASE      + 0x0000100c)
#define HWIO_LPASS_QDSP6SS_IDLT_SYNC_STATUS_OFFS                            (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x0000100c)
#define HWIO_LPASS_QDSP6SS_IDLT_SYNC_STATUS_RMSK                                   0x6
#define HWIO_LPASS_QDSP6SS_IDLT_SYNC_STATUS_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_IDLT_SYNC_STATUS_ADDR, HWIO_LPASS_QDSP6SS_IDLT_SYNC_STATUS_RMSK)
#define HWIO_LPASS_QDSP6SS_IDLT_SYNC_STATUS_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_IDLT_SYNC_STATUS_ADDR, m)
#define HWIO_LPASS_QDSP6SS_IDLT_SYNC_STATUS_COUNT_SYNC_STATUS_BMSK                 0x4
#define HWIO_LPASS_QDSP6SS_IDLT_SYNC_STATUS_COUNT_SYNC_STATUS_SHFT                 0x2
#define HWIO_LPASS_QDSP6SS_IDLT_SYNC_STATUS_MATCH_SYNC_STATUS_BMSK                 0x2
#define HWIO_LPASS_QDSP6SS_IDLT_SYNC_STATUS_MATCH_SYNC_STATUS_SHFT                 0x1

#define HWIO_LPASS_QDSP6SS_WDOG_RESET_ADDR                                  (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00002000)
#define HWIO_LPASS_QDSP6SS_WDOG_RESET_OFFS                                  (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00002000)
#define HWIO_LPASS_QDSP6SS_WDOG_RESET_RMSK                                         0x1
#define HWIO_LPASS_QDSP6SS_WDOG_RESET_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_WDOG_RESET_ADDR,v)
#define HWIO_LPASS_QDSP6SS_WDOG_RESET_WDOG_RESET_BMSK                              0x1
#define HWIO_LPASS_QDSP6SS_WDOG_RESET_WDOG_RESET_SHFT                              0x0

#define HWIO_LPASS_QDSP6SS_WDOG_CTL_ADDR                                    (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00002004)
#define HWIO_LPASS_QDSP6SS_WDOG_CTL_OFFS                                    (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00002004)
#define HWIO_LPASS_QDSP6SS_WDOG_CTL_RMSK                                           0x7
#define HWIO_LPASS_QDSP6SS_WDOG_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_WDOG_CTL_ADDR, HWIO_LPASS_QDSP6SS_WDOG_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_WDOG_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_WDOG_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_WDOG_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_WDOG_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_WDOG_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_WDOG_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_WDOG_CTL_IN)
#define HWIO_LPASS_QDSP6SS_WDOG_CTL_WDOG_TO_NMI_EN_BMSK                            0x4
#define HWIO_LPASS_QDSP6SS_WDOG_CTL_WDOG_TO_NMI_EN_SHFT                            0x2
#define HWIO_LPASS_QDSP6SS_WDOG_CTL_UNMASKED_INT_EN_BMSK                           0x2
#define HWIO_LPASS_QDSP6SS_WDOG_CTL_UNMASKED_INT_EN_SHFT                           0x1
#define HWIO_LPASS_QDSP6SS_WDOG_CTL_ENABLE_BMSK                                    0x1
#define HWIO_LPASS_QDSP6SS_WDOG_CTL_ENABLE_SHFT                                    0x0

#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_ADDR                                 (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00002008)
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_OFFS                                 (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00002008)
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_RMSK                                 0xf81fffff
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_WDOG_STATUS_ADDR, HWIO_LPASS_QDSP6SS_WDOG_STATUS_RMSK)
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_WDOG_STATUS_ADDR, m)
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_RESET_SYNC_STATUS_BMSK               0x80000000
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_RESET_SYNC_STATUS_SHFT                     0x1f
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_BITE_TIME_SYNC_STATUS_BMSK           0x40000000
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_BITE_TIME_SYNC_STATUS_SHFT                 0x1e
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_BARK_TIME_SYNC_STATUS_BMSK           0x20000000
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_BARK_TIME_SYNC_STATUS_SHFT                 0x1d
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_NMI_TIME_SYNC_STATUS_BMSK            0x10000000
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_NMI_TIME_SYNC_STATUS_SHFT                  0x1c
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_TEST_LOAD_SYNC_STATUS_BMSK            0x8000000
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_TEST_LOAD_SYNC_STATUS_SHFT                 0x1b
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_WDOG_COUNT_BMSK                        0x1ffffe
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_WDOG_COUNT_SHFT                             0x1
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_WDOG_EXPIRED_STATUS_BMSK                    0x1
#define HWIO_LPASS_QDSP6SS_WDOG_STATUS_WDOG_EXPIRED_STATUS_SHFT                    0x0

#define HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_ADDR                              (LPASS_QDSP6SS_CSR_REG_BASE      + 0x0000200c)
#define HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_OFFS                              (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x0000200c)
#define HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_RMSK                                 0xfffff
#define HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_ADDR, HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_RMSK)
#define HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_ADDR, m)
#define HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_ADDR,v)
#define HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_ADDR,m,v,HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_IN)
#define HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_DATA_BMSK                            0xfffff
#define HWIO_LPASS_QDSP6SS_WDOG_BARK_TIME_DATA_SHFT                                0x0

#define HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_ADDR                              (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00002010)
#define HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_OFFS                              (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00002010)
#define HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_RMSK                                 0xfffff
#define HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_ADDR, HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_RMSK)
#define HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_ADDR, m)
#define HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_ADDR,v)
#define HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_ADDR,m,v,HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_IN)
#define HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_DATA_BMSK                            0xfffff
#define HWIO_LPASS_QDSP6SS_WDOG_BITE_TIME_DATA_SHFT                                0x0

#define HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_ADDR                               (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00002014)
#define HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_OFFS                               (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00002014)
#define HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_RMSK                                  0xfffff
#define HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_ADDR, HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_RMSK)
#define HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_ADDR, m)
#define HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_ADDR,v)
#define HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_ADDR,m,v,HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_IN)
#define HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_DATA_BMSK                             0xfffff
#define HWIO_LPASS_QDSP6SS_WDOG_NMI_TIME_DATA_SHFT                                 0x0

#define HWIO_LPASS_QDSP6SS_WDOG_TEST_LOAD_ADDR                              (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00002018)
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_LOAD_OFFS                              (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00002018)
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_LOAD_RMSK                                     0x1
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_LOAD_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_WDOG_TEST_LOAD_ADDR,v)
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_LOAD_LOAD_BMSK                                0x1
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_LOAD_LOAD_SHFT                                0x0

#define HWIO_LPASS_QDSP6SS_WDOG_TEST_ADDR                                   (LPASS_QDSP6SS_CSR_REG_BASE      + 0x0000201c)
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_OFFS                                   (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x0000201c)
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_RMSK                                     0x1fffff
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_WDOG_TEST_ADDR, HWIO_LPASS_QDSP6SS_WDOG_TEST_RMSK)
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_WDOG_TEST_ADDR, m)
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_WDOG_TEST_ADDR,v)
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_WDOG_TEST_ADDR,m,v,HWIO_LPASS_QDSP6SS_WDOG_TEST_IN)
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_SYNC_STATUS_BMSK                         0x100000
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_SYNC_STATUS_SHFT                             0x14
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_LOAD_VALUE_BMSK                           0xfffff
#define HWIO_LPASS_QDSP6SS_WDOG_TEST_LOAD_VALUE_SHFT                               0x0

#define HWIO_LPASS_QDSP6SS_IPC_ADDR                                         (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00005000)
#define HWIO_LPASS_QDSP6SS_IPC_OFFS                                         (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00005000)
#define HWIO_LPASS_QDSP6SS_IPC_RMSK                                         0xffffffff
#define HWIO_LPASS_QDSP6SS_IPC_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_IPC_ADDR,v)
#define HWIO_LPASS_QDSP6SS_IPC_INTR_BMSK                                    0xffffffff
#define HWIO_LPASS_QDSP6SS_IPC_INTR_SHFT                                           0x0

#define HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_ADDR                            (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00005010)
#define HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_OFFS                            (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00005010)
#define HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_RMSK                                   0x1
#define HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_ADDR, HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_RMSK)
#define HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_ADDR, m)
#define HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_ADDR,v)
#define HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_ADDR,m,v,HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_IN)
#define HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_EN_L1_BMSK                             0x1
#define HWIO_LPASS_QDSP6SS_L1_IRQ_BACKUP_EN_EN_L1_SHFT                             0x0

#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_ADDR                                  (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007008)
#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_OFFS                                  (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007008)
#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_RMSK                                         0x7
#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_BLOCK_INTR_ADDR, HWIO_LPASS_QDSP6SS_BLOCK_INTR_RMSK)
#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_BLOCK_INTR_ADDR, m)
#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_BLOCK_INTR_ADDR,v)
#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_BLOCK_INTR_ADDR,m,v,HWIO_LPASS_QDSP6SS_BLOCK_INTR_IN)
#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_CLEAR_BLOCK_BMSK                             0x4
#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_CLEAR_BLOCK_SHFT                             0x2
#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_BLOCK_STATUS_BMSK                            0x2
#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_BLOCK_STATUS_SHFT                            0x1
#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_BLOCK_INTR_BMSK                              0x1
#define HWIO_LPASS_QDSP6SS_BLOCK_INTR_BLOCK_INTR_SHFT                              0x0

#define HWIO_LPASS_QDSP6SS_PD_HS_START_ADDR                                 (LPASS_QDSP6SS_CSR_REG_BASE      + 0x0000700c)
#define HWIO_LPASS_QDSP6SS_PD_HS_START_OFFS                                 (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x0000700c)
#define HWIO_LPASS_QDSP6SS_PD_HS_START_RMSK                                        0x1
#define HWIO_LPASS_QDSP6SS_PD_HS_START_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PD_HS_START_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PD_HS_START_CMD_BMSK                                    0x1
#define HWIO_LPASS_QDSP6SS_PD_HS_START_CMD_SHFT                                    0x0

#define HWIO_LPASS_QDSP6SS_PD_HS_DONE_ADDR                                  (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007010)
#define HWIO_LPASS_QDSP6SS_PD_HS_DONE_OFFS                                  (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007010)
#define HWIO_LPASS_QDSP6SS_PD_HS_DONE_RMSK                                         0x1
#define HWIO_LPASS_QDSP6SS_PD_HS_DONE_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PD_HS_DONE_ADDR, HWIO_LPASS_QDSP6SS_PD_HS_DONE_RMSK)
#define HWIO_LPASS_QDSP6SS_PD_HS_DONE_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_PD_HS_DONE_ADDR, m)
#define HWIO_LPASS_QDSP6SS_PD_HS_DONE_DONE_BMSK                                    0x1
#define HWIO_LPASS_QDSP6SS_PD_HS_DONE_DONE_SHFT                                    0x0

#define HWIO_LPASS_QDSP6SS_PU_HS_START_ADDR                                 (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007014)
#define HWIO_LPASS_QDSP6SS_PU_HS_START_OFFS                                 (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007014)
#define HWIO_LPASS_QDSP6SS_PU_HS_START_RMSK                                        0x1
#define HWIO_LPASS_QDSP6SS_PU_HS_START_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_PU_HS_START_ADDR,v)
#define HWIO_LPASS_QDSP6SS_PU_HS_START_CMD_BMSK                                    0x1
#define HWIO_LPASS_QDSP6SS_PU_HS_START_CMD_SHFT                                    0x0

#define HWIO_LPASS_QDSP6SS_SLPC_CFG_ADDR                                    (LPASS_QDSP6SS_CSR_REG_BASE      + 0x0000701c)
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_OFFS                                    (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x0000701c)
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_RMSK                                          0xff
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SLPC_CFG_ADDR, HWIO_LPASS_QDSP6SS_SLPC_CFG_RMSK)
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SLPC_CFG_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_SLPC_CFG_ADDR,v)
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_SLPC_CFG_ADDR,m,v,HWIO_LPASS_QDSP6SS_SLPC_CFG_IN)
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_WAKEUP_IN_EN_BMSK                             0x80
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_WAKEUP_IN_EN_SHFT                              0x7
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_SLP_DELAY_CTL_BMSK                            0x40
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_SLP_DELAY_CTL_SHFT                             0x6
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_CLK_GATING_MODE_BMSK                          0x20
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_CLK_GATING_MODE_SHFT                           0x5
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_PD_HS_MODE_BMSK                               0x10
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_PD_HS_MODE_SHFT                                0x4
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_SAW_DBG_BMSK                                   0x8
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_SAW_DBG_SHFT                                   0x3
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_PD_SRC_SEL_BMSK                                0x6
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_PD_SRC_SEL_SHFT                                0x1
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_EXT_WAKEUP_ENA_BMSK                            0x1
#define HWIO_LPASS_QDSP6SS_SLPC_CFG_EXT_WAKEUP_ENA_SHFT                            0x0

#define HWIO_LPASS_QDSP6SS_SLPC_STATUS_ADDR                                 (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007020)
#define HWIO_LPASS_QDSP6SS_SLPC_STATUS_OFFS                                 (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007020)
#define HWIO_LPASS_QDSP6SS_SLPC_STATUS_RMSK                                        0x3
#define HWIO_LPASS_QDSP6SS_SLPC_STATUS_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SLPC_STATUS_ADDR, HWIO_LPASS_QDSP6SS_SLPC_STATUS_RMSK)
#define HWIO_LPASS_QDSP6SS_SLPC_STATUS_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SLPC_STATUS_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SLPC_STATUS_FSM_STATE_BMSK                              0x3
#define HWIO_LPASS_QDSP6SS_SLPC_STATUS_FSM_STATE_SHFT                              0x0

#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_ADDR                              (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007024)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_OFFS                              (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007024)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_RMSK                                   0x1ff
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_ADDR, HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_RMSK)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_ADDR,v)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_ADDR,m,v,HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_IN)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_ARCH_BMSK                              0x100
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_ARCH_SHFT                                0x8
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_RET_BMSK                                0x80
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_RET_SHFT                                 0x7
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_AXIM2_BMSK                              0x40
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_AXIM2_SHFT                               0x6
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_AXIS_BMSK                               0x20
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_AXIS_SHFT                                0x5
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_ATBM_BMSK                               0x10
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_ATBM_SHFT                                0x4
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_AHBM_BMSK                                0x8
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_AHBM_SHFT                                0x3
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_AXIM_BMSK                                0x4
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_AXIM_SHFT                                0x2
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_ISDB_ETM_BMSK                            0x2
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_ISDB_ETM_SHFT                            0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_CORE_BMSK                                0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_ARES_CORE_SHFT                                0x0

#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_ADDR                             (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007028)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_OFFS                             (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007028)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_RMSK                                    0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_ADDR, HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_RMSK)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_ADDR,v)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_ADDR,m,v,HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_IN)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_CLAMP_IO_BMSK                           0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLAMP_CLAMP_IO_SHFT                           0x0

#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_ADDR                               (LPASS_QDSP6SS_CSR_REG_BASE      + 0x0000702c)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_OFFS                               (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x0000702c)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_RMSK                                     0x7d
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_ADDR, HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_RMSK)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_ADDR,v)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_ADDR,m,v,HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_IN)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_AXIM2_BMSK                               0x40
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_AXIM2_SHFT                                0x6
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_AXIS_BMSK                                0x20
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_AXIS_SHFT                                 0x5
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_ATBM_BMSK                                0x10
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_ATBM_SHFT                                 0x4
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_AHBM_BMSK                                 0x8
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_AHBM_SHFT                                 0x3
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_AXIM_BMSK                                 0x4
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_AXIM_SHFT                                 0x2
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_CORE_BMSK                                 0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_CLK_CORE_SHFT                                 0x0

#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_ADDR                               (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007030)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_OFFS                               (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007030)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_RMSK                                 0x6fe0ff
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_ADDR, HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_RMSK)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_ADDR,v)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_ADDR,m,v,HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_IN)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_CLAMP_QMC_MEM_BMSK                   0x400000
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_CLAMP_QMC_MEM_SHFT                       0x16
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_CLAMP_WL_BMSK                        0x200000
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_CLAMP_WL_SHFT                            0x15
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_MEM_PERIPH_BMSK                       0x80000
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_MEM_PERIPH_SHFT                          0x13
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_L2DATA_STBY_BMSK                      0x40000
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_L2DATA_STBY_SHFT                         0x12
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_ETB_BMSK                              0x20000
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_ETB_SHFT                                 0x11
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_L2TAG_BMSK                            0x10000
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_L2TAG_SHFT                               0x10
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_L1IU_BMSK                              0x8000
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_L1IU_SHFT                                 0xf
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_L1DU_BMSK                              0x4000
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_L1DU_SHFT                                 0xe
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_L2PLRU_BMSK                            0x2000
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_L2PLRU_SHFT                               0xd
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_L2DATA_BMSK                              0xff
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_MEM_L2DATA_SHFT                               0x0

#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_ADDR                               (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007034)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_OFFS                               (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007034)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_RMSK                                      0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_ADDR, HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_RMSK)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_ADDR,v)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_ADDR,m,v,HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_IN)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_BHS_BMSK                                  0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_BHS_BHS_SHFT                                  0x0

#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_ADDR                               (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007038)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_OFFS                               (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007038)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_RMSK                                    0x125
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_ADDR, HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_RMSK)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_ADDR,v)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_ADDR,m,v,HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_IN)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_VREF_SEL_BMSK                           0x100
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_VREF_SEL_SHFT                             0x8
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_FORCEOFF_BMSK                            0x20
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_FORCEOFF_SHFT                             0x5
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_FORCEON_BMSK                              0x4
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_FORCEON_SHFT                              0x2
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_BYPASS_OPEN_BMSK                          0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_LDO_BYPASS_OPEN_SHFT                          0x0

#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_ADDR                               (LPASS_QDSP6SS_CSR_REG_BASE      + 0x0000703c)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_OFFS                               (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x0000703c)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_RMSK                                    0x1ff
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_ADDR, HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_RMSK)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_ADDR,v)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_ADDR,m,v,HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_IN)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_SPARE1_BMSK                             0x100
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_SPARE1_SHFT                               0x8
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_BHS_BMSK                                 0x80
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_BHS_SHFT                                  0x7
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_XO_ENABLE_BMSK                           0x40
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_XO_ENABLE_SHFT                            0x6
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_CLAMP_MEM_BMSK                           0x20
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_CLAMP_MEM_SHFT                            0x5
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_CLAMP_IO_BMSK                            0x10
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_CLAMP_IO_SHFT                             0x4
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_PLL_VOTE_BMSK                             0x8
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_PLL_VOTE_SHFT                             0x3
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_PLL_OUTDIS_BMSK                           0x4
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_PLL_OUTDIS_SHFT                           0x2
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_PLL_BYPASS_BMSK                           0x2
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_PLL_BYPASS_SHFT                           0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_PLL_RESET_BMSK                            0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_EXT_PLL_RESET_SHFT                            0x0

#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_ADDR                               (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007040)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_OFFS                               (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007040)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_RMSK                                     0x1f
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_ADDR, HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_RMSK)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_ADDR,m,v,HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_IN)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_PLL_FREEZE_BMSK                          0x10
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_PLL_FREEZE_SHFT                           0x4
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_PLL_VOTE_BMSK                             0x8
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_PLL_VOTE_SHFT                             0x3
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_PLL_OUTDIS_BMSK                           0x4
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_PLL_OUTDIS_SHFT                           0x2
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_PLL_BYPASS_BMSK                           0x2
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_PLL_BYPASS_SHFT                           0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_PLL_RESET_BMSK                            0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_PLL_PLL_RESET_SHFT                            0x0

#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_ADDR                          (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007044)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_OFFS                          (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007044)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_RMSK                                 0x7
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_ADDR, HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_RMSK)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_ADDR,v)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_ADDR,m,v,HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_IN)
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_WAKE_IRQ_BMSK                        0x4
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_WAKE_IRQ_SHFT                        0x2
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_RESTORE_BMSK                         0x2
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_RESTORE_SHFT                         0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_SAVE_BMSK                            0x1
#define HWIO_LPASS_QDSP6SS_SPMCTL_EN_STATERET_SAVE_SHFT                            0x0

#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_ADDR                               (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007050)
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_OFFS                               (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007050)
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_RMSK                                      0xf
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_ADDR, HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_RMSK)
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_ADDR, m)
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_ADDR,v)
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_ADDR,m,v,HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_IN)
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_CORE_CLK_OFF_OVRRD_BMSK                   0x8
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_CORE_CLK_OFF_OVRRD_SHFT                   0x3
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_BHS_ACK_OVRRD_BMSK                        0x4
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_BHS_ACK_OVRRD_SHFT                        0x2
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_PLL_OVRRD_BMSK                            0x2
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_PLL_OVRRD_SHFT                            0x1
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_EXT_PLL_OVRRD_BMSK                        0x1
#define HWIO_LPASS_QDSP6SS_SPM_EVENT_CTL_EXT_PLL_OVRRD_SHFT                        0x0

#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_ADDR                                 (LPASS_QDSP6SS_CSR_REG_BASE      + 0x00007080)
#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_OFFS                                 (LPASS_QDSP6SS_CSR_REG_BASE_OFFS + 0x00007080)
#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_RMSK                                 0xc0000003
#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_IN          \
        in_dword_masked(HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_ADDR, HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_RMSK)
#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_INM(m)      \
        in_dword_masked(HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_ADDR, m)
#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_OUT(v)      \
        out_dword(HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_ADDR,v)
#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_OUTM(m,v) \
        out_dword_masked_ns(HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_ADDR,m,v,HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_IN)
#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_STATUS_BMSK                          0x80000000
#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_STATUS_SHFT                                0x1f
#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_ACK_BMSK                             0x40000000
#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_ACK_SHFT                                   0x1e
#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_PWR_LVL_BMSK                                0x3
#define HWIO_LPASS_QDSP6SS_MVC_PWR_REQ_PWR_LVL_SHFT                                0x0

/*----------------------------------------------------------------------------
 * MODULE: TCSR_TCSR_REGS
 *--------------------------------------------------------------------------*/

#define TCSR_TCSR_REGS_REG_BASE                                                                                                                               (CORE_TOP_CSR_BASE      + 0x00020000)
#define TCSR_TCSR_REGS_REG_BASE_OFFS                                                                                                                          0x00020000

#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00001300)
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001300)
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_RMSK                                                                                                                  0xffffffff
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_IN          \
        in_dword_masked(HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_ADDR, HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_RMSK)
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_ADDR, m)
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_ADDR,v)
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_ADDR,m,v,HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_IN)
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_SPARE_1_BMSK                                                                                                          0xff000000
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_SPARE_1_SHFT                                                                                                                0x18
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_QRIB_APCCNONSECVMIDINIT_BMSK                                                                                            0xff0000
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_QRIB_APCCNONSECVMIDINIT_SHFT                                                                                                0x10
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_SPARE_0_BMSK                                                                                                              0xff00
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_SPARE_0_SHFT                                                                                                                 0x8
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_QRIB_APCCSECVMIDINIT_BMSK                                                                                                   0xff
#define HWIO_TCSR_KPSS_QRIB_VMIDMT_INIT_QRIB_APCCSECVMIDINIT_SHFT                                                                                                    0x0

#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00000100)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000100)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_RMSK                                                                                                                   0x10001
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_BIMC_CFG_QRIB_XPU2_NSEN_INIT_BMSK                                                                                      0x10000
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_BIMC_CFG_QRIB_XPU2_NSEN_INIT_SHFT                                                                                         0x10
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_BIMC_CFG_QRIB_XPU2_EN_TZ_BMSK                                                                                              0x1
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_INIT_BIMC_CFG_QRIB_XPU2_EN_TZ_SHFT                                                                                              0x0

#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00000104)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000104)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_RMSK                                                                                                                  0x10001
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_BIMC_QXS0_QRIB_XPU2_NSEN_INIT_BMSK                                                                                    0x10000
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_BIMC_QXS0_QRIB_XPU2_NSEN_INIT_SHFT                                                                                       0x10
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_BIMC_QXS0_QRIB_XPU2_EN_TZ_BMSK                                                                                            0x1
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_INIT_BIMC_QXS0_QRIB_XPU2_EN_TZ_SHFT                                                                                            0x0

#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00000108)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000108)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_RMSK                                                                                                                  0x10001
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_BIMC_QXS1_QRIB_XPU2_NSEN_INIT_BMSK                                                                                    0x10000
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_BIMC_QXS1_QRIB_XPU2_NSEN_INIT_SHFT                                                                                       0x10
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_BIMC_QXS1_QRIB_XPU2_EN_TZ_BMSK                                                                                            0x1
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_INIT_BIMC_QXS1_QRIB_XPU2_EN_TZ_SHFT                                                                                            0x0

#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000010c)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000010c)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_RMSK                                                                                                                   0x10001
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_ADDR, HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_RMSK)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_ADDR,m,v,HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_IN)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_BIMC_QRIB_APP_XPU2_NSEN_INIT_BMSK                                                                                      0x10000
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_BIMC_QRIB_APP_XPU2_NSEN_INIT_SHFT                                                                                         0x10
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_BIMC_QRIB_APP_XPU2_EN_TZ_BMSK                                                                                              0x1
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_INIT_BIMC_QRIB_APP_XPU2_EN_TZ_SHFT                                                                                              0x0

#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00000180)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000180)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_RMSK                                                                                                                  0x10001
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_LPASS_LPM_QRIB_XPU2_NSEN_INIT_BMSK                                                                                    0x10000
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_LPASS_LPM_QRIB_XPU2_NSEN_INIT_SHFT                                                                                       0x10
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_LPASS_LPM_QRIB_XPU2_EN_TZ_BMSK                                                                                            0x1
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_INIT_LPASS_LPM_QRIB_XPU2_EN_TZ_SHFT                                                                                            0x0

#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_ADDR                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00000184)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_OFFS                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000184)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_RMSK                                                                                                              0x10001
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_LPASS_LPC_CSR_QRIB_XPU2_NSEN_INIT_BMSK                                                                            0x10000
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_LPASS_LPC_CSR_QRIB_XPU2_NSEN_INIT_SHFT                                                                               0x10
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_LPASS_LPC_CSR_QRIB_XPU2_EN_TZ_BMSK                                                                                    0x1
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_INIT_LPASS_LPC_CSR_QRIB_XPU2_EN_TZ_SHFT                                                                                    0x0

#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00000188)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000188)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_RMSK                                                                                                                0x10001
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_LPASS_LPAIF_QRIB_XPU2_NSEN_INIT_BMSK                                                                                0x10000
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_LPASS_LPAIF_QRIB_XPU2_NSEN_INIT_SHFT                                                                                   0x10
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_LPASS_LPAIF_QRIB_XPU2_EN_TZ_BMSK                                                                                        0x1
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_INIT_LPASS_LPAIF_QRIB_XPU2_EN_TZ_SHFT                                                                                        0x0

#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000018c)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000018c)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_RMSK                                                                                                                 0x10001
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_LPASS_RSMP_QRIB_XPU2_NSEN_INIT_BMSK                                                                                  0x10000
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_LPASS_RSMP_QRIB_XPU2_NSEN_INIT_SHFT                                                                                     0x10
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_LPASS_RSMP_QRIB_XPU2_EN_TZ_BMSK                                                                                          0x1
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_INIT_LPASS_RSMP_QRIB_XPU2_EN_TZ_SHFT                                                                                          0x0

#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_ADDR                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00000190)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_OFFS                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000190)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_RMSK                                                                                                              0x10001
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_LPASS_LPC_COM_QRIB_XPU2_NSEN_INIT_BMSK                                                                            0x10000
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_LPASS_LPC_COM_QRIB_XPU2_NSEN_INIT_SHFT                                                                               0x10
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_LPASS_LPC_COM_QRIB_XPU2_EN_TZ_BMSK                                                                                    0x1
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_INIT_LPASS_LPC_COM_QRIB_XPU2_EN_TZ_SHFT                                                                                    0x0

#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00000194)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000194)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_RMSK                                                                                                                   0x10001
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_LPASS_SB_QRIB_XPU2_NSEN_INIT_BMSK                                                                                      0x10000
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_LPASS_SB_QRIB_XPU2_NSEN_INIT_SHFT                                                                                         0x10
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_LPASS_SB_QRIB_XPU2_EN_TZ_BMSK                                                                                              0x1
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_INIT_LPASS_SB_QRIB_XPU2_EN_TZ_SHFT                                                                                              0x0

#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00000198)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000198)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_RMSK                                                                                                                 0x10001
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_LPASS_AXIM_QRIB_XPU2_NSEN_INIT_BMSK                                                                                  0x10000
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_LPASS_AXIM_QRIB_XPU2_NSEN_INIT_SHFT                                                                                     0x10
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_LPASS_AXIM_QRIB_XPU2_EN_TZ_BMSK                                                                                          0x1
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_INIT_LPASS_AXIM_QRIB_XPU2_EN_TZ_SHFT                                                                                          0x0

#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000019c)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000019c)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_RMSK                                                                                                            0x10001
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_LPASS_CORE_AXIM_QRIB_XPU2_NSEN_INIT_BMSK                                                                        0x10000
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_LPASS_CORE_AXIM_QRIB_XPU2_NSEN_INIT_SHFT                                                                           0x10
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_LPASS_CORE_AXIM_QRIB_XPU2_EN_TZ_BMSK                                                                                0x1
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_INIT_LPASS_CORE_AXIM_QRIB_XPU2_EN_TZ_SHFT                                                                                0x0

#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00000200)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000200)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_RMSK                                                                                                                 0x10001
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_RBCPR_QDSS_QRIB_XPU2_NSEN_INIT_BMSK                                                                                  0x10000
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_RBCPR_QDSS_QRIB_XPU2_NSEN_INIT_SHFT                                                                                     0x10
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_RBCPR_QDSS_QRIB_XPU2_EN_TZ_BMSK                                                                                          0x1
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_INIT_RBCPR_QDSS_QRIB_XPU2_EN_TZ_SHFT                                                                                          0x0

#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00000380)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000380)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_RMSK                                                                                                           0x10001
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_NSEN_INIT_BMSK                                                                      0x10000
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_NSEN_INIT_SHFT                                                                         0x10
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_EN_TZ_BMSK                                                                              0x1
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_EN_TZ_SHFT                                                                              0x0

#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_ADDR                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00000384)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_OFFS                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000384)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_RMSK                                                                                                        0x10001
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_NSEN_INIT_BMSK                                                                0x10000
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_NSEN_INIT_SHFT                                                                   0x10
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_EN_TZ_BMSK                                                                        0x1
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_EN_TZ_SHFT                                                                        0x0

#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000038c)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000038c)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_RMSK                                                                                                                   0x10001
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_MMSS_VFE_QRIB_XPU2_NSEN_INIT_BMSK                                                                                      0x10000
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_MMSS_VFE_QRIB_XPU2_NSEN_INIT_SHFT                                                                                         0x10
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_MMSS_VFE_QRIB_XPU2_EN_TZ_BMSK                                                                                              0x1
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_INIT_MMSS_VFE_QRIB_XPU2_EN_TZ_SHFT                                                                                              0x0

#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000039c)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000039c)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_RMSK                                                                                                                   0x10001
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_MMSS_CPP_QRIB_XPU2_NSEN_INIT_BMSK                                                                                      0x10000
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_MMSS_CPP_QRIB_XPU2_NSEN_INIT_SHFT                                                                                         0x10
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_MMSS_CPP_QRIB_XPU2_EN_TZ_BMSK                                                                                              0x1
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_INIT_MMSS_CPP_QRIB_XPU2_EN_TZ_SHFT                                                                                              0x0

#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000003a4)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000003a4)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_RMSK                                                                                                                    0x10001
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_MMSS_FD_QRIB_XPU2_NSEN_INIT_BMSK                                                                                        0x10000
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_MMSS_FD_QRIB_XPU2_NSEN_INIT_SHFT                                                                                           0x10
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_MMSS_FD_QRIB_XPU2_EN_TZ_BMSK                                                                                                0x1
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_INIT_MMSS_FD_QRIB_XPU2_EN_TZ_SHFT                                                                                                0x0

#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_ADDR                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x0000082c)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_OFFS                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000082c)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_RMSK                                                                                                               0x10001
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_MMSS_FD_VBIF_QRIB_XPU2_NSEN_INIT_BMSK                                                                              0x10000
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_MMSS_FD_VBIF_QRIB_XPU2_NSEN_INIT_SHFT                                                                                 0x10
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_MMSS_FD_VBIF_QRIB_XPU2_EN_TZ_BMSK                                                                                      0x1
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_INIT_MMSS_FD_VBIF_QRIB_XPU2_EN_TZ_SHFT                                                                                      0x0

#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x000003a0)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000003a0)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_RMSK                                                                                                                  0x10001
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_CAMSS_TOP_QRIB_XPU2_NSEN_INIT_BMSK                                                                                    0x10000
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_CAMSS_TOP_QRIB_XPU2_NSEN_INIT_SHFT                                                                                       0x10
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_CAMSS_TOP_QRIB_XPU2_EN_TZ_BMSK                                                                                            0x1
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_INIT_CAMSS_TOP_QRIB_XPU2_EN_TZ_SHFT                                                                                            0x0

#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00000390)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000390)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_RMSK                                                                                                                  0x10001
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_MMSS_JPEG_QRIB_XPU2_NSEN_INIT_BMSK                                                                                    0x10000
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_MMSS_JPEG_QRIB_XPU2_NSEN_INIT_SHFT                                                                                       0x10
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_MMSS_JPEG_QRIB_XPU2_EN_TZ_BMSK                                                                                            0x1
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_INIT_MMSS_JPEG_QRIB_XPU2_EN_TZ_SHFT                                                                                            0x0

#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00000394)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000394)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_RMSK                                                                                                                   0x10001
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_MMSS_MDP_QRIB_XPU2_NSEN_INIT_BMSK                                                                                      0x10000
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_MMSS_MDP_QRIB_XPU2_NSEN_INIT_SHFT                                                                                         0x10
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_MMSS_MDP_QRIB_XPU2_EN_TZ_BMSK                                                                                              0x1
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_INIT_MMSS_MDP_QRIB_XPU2_EN_TZ_SHFT                                                                                              0x0

#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x000003ac)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000003ac)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_RMSK                                                                                                                  0x10001
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_ADDR, HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_RMSK)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_ADDR,m,v,HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_IN)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_COPSS_QRIB_APU_XPU2_NSEN_INIT_BMSK                                                                                    0x10000
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_COPSS_QRIB_APU_XPU2_NSEN_INIT_SHFT                                                                                       0x10
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_COPSS_QRIB_APU_XPU2_EN_TZ_BMSK                                                                                            0x1
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_INIT_COPSS_QRIB_APU_XPU2_EN_TZ_SHFT                                                                                            0x0

#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00000400)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000400)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_RMSK                                                                                                                       0x1
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_ADDR, HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_IN)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_MMSS_VENUS0_QRIB_MMU_NS_BMSK                                                                                               0x1
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_MMSS_VENUS0_QRIB_MMU_NS_SHFT                                                                                               0x0

#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00000404)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000404)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_RMSK                                                                                                                    0x1
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_ADDR, HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_IN)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_MMSS_VENUS0_QRIB_MMU_NS_EN_BMSK                                                                                         0x1
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_NS_EN_MMSS_VENUS0_QRIB_MMU_NS_EN_SHFT                                                                                         0x0

#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_ADDR                                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00000410)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_OFFS                                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000410)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_RMSK                                                                                                                          0x1
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_ADDR, HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_RMSK)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_ADDR, m)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_ADDR,v)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_ADDR,m,v,HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_IN)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_MMSS_VFE_QRIB_MMU_NS_BMSK                                                                                                     0x1
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_MMSS_VFE_QRIB_MMU_NS_SHFT                                                                                                     0x0

#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00000414)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000414)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_RMSK                                                                                                                       0x1
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_ADDR, HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_RMSK)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_ADDR, m)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_ADDR,v)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_ADDR,m,v,HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_IN)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_MMSS_VFE_QRIB_MMU_NS_EN_BMSK                                                                                               0x1
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_NS_EN_MMSS_VFE_QRIB_MMU_NS_EN_SHFT                                                                                               0x0

#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_ADDR                                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00000550)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_OFFS                                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000550)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_RMSK                                                                                                                          0x1
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_ADDR, HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_RMSK)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_ADDR, m)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_ADDR,v)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_ADDR,m,v,HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_IN)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_MMSS_CPP_QRIB_MMU_NS_BMSK                                                                                                     0x1
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_MMSS_CPP_QRIB_MMU_NS_SHFT                                                                                                     0x0

#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00000554)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000554)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_RMSK                                                                                                                       0x1
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_ADDR, HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_RMSK)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_ADDR, m)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_ADDR,v)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_ADDR,m,v,HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_IN)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_MMSS_CPP_QRIB_MMU_NS_EN_BMSK                                                                                               0x1
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_NS_EN_MMSS_CPP_QRIB_MMU_NS_EN_SHFT                                                                                               0x0

#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_ADDR                                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00000558)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_OFFS                                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000558)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_RMSK                                                                                                                           0x1
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_ADDR, HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_RMSK)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_ADDR, m)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_ADDR,v)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_ADDR,m,v,HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_IN)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_MMSS_FD_QRIB_MMU_NS_BMSK                                                                                                       0x1
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_MMSS_FD_QRIB_MMU_NS_SHFT                                                                                                       0x0

#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000055c)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000055c)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_RMSK                                                                                                                        0x1
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_ADDR, HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_RMSK)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_ADDR, m)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_ADDR,v)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_ADDR,m,v,HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_IN)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_MMSS_FD_QRIB_MMU_NS_EN_BMSK                                                                                                 0x1
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_NS_EN_MMSS_FD_QRIB_MMU_NS_EN_SHFT                                                                                                 0x0

#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00000418)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000418)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_RMSK                                                                                                                         0x1
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_ADDR, HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_RMSK)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_ADDR, m)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_ADDR,v)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_ADDR,m,v,HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_IN)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_MMSS_JPEG_QRIB_MMU_NS_BMSK                                                                                                   0x1
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_MMSS_JPEG_QRIB_MMU_NS_SHFT                                                                                                   0x0

#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000041c)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000041c)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_RMSK                                                                                                                      0x1
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_ADDR, HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_RMSK)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_ADDR, m)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_ADDR,v)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_ADDR,m,v,HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_IN)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_MMSS_JPEG_QRIB_MMU_NS_EN_BMSK                                                                                             0x1
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_NS_EN_MMSS_JPEG_QRIB_MMU_NS_EN_SHFT                                                                                             0x0

#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_ADDR                                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00000420)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_OFFS                                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000420)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_RMSK                                                                                                                          0x1
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_ADDR, HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_RMSK)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_ADDR, m)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_ADDR,v)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_ADDR,m,v,HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_IN)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_MMSS_MDP_QRIB_MMU_NS_BMSK                                                                                                     0x1
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_MMSS_MDP_QRIB_MMU_NS_SHFT                                                                                                     0x0

#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00000424)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000424)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_RMSK                                                                                                                       0x1
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_ADDR, HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_RMSK)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_ADDR, m)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_ADDR,v)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_ADDR,m,v,HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_IN)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_MMSS_MDP_QRIB_MMU_NS_EN_BMSK                                                                                               0x1
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_NS_EN_MMSS_MDP_QRIB_MMU_NS_EN_SHFT                                                                                               0x0

#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00000428)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000428)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_RMSK                                                                                                                        0x1
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_ADDR, HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_RMSK)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_IN)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_MMSS_OXILI_QRIB_MMU_NS_BMSK                                                                                                 0x1
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_MMSS_OXILI_QRIB_MMU_NS_SHFT                                                                                                 0x0

#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000042c)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000042c)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_RMSK                                                                                                                     0x1
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_ADDR, HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_RMSK)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_IN)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_MMSS_OXILI_QRIB_MMU_NS_EN_BMSK                                                                                           0x1
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_NS_EN_MMSS_OXILI_QRIB_MMU_NS_EN_SHFT                                                                                           0x0

#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_ADDR                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00000500)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_OFFS                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000500)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_RMSK                                                                                                               0x10001
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_MMSS_OXILICX_QRIB_XPU2_NSEN_INIT_BMSK                                                                              0x10000
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_MMSS_OXILICX_QRIB_XPU2_NSEN_INIT_SHFT                                                                                 0x10
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_MMSS_OXILICX_QRIB_XPU2_EN_TZ_BMSK                                                                                      0x1
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_INIT_MMSS_OXILICX_QRIB_XPU2_EN_TZ_SHFT                                                                                      0x0

#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00000504)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000504)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_RMSK                                                                                                            0x10001
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_MMSS_OXILI_VBIF_QRIB_XPU2_NSEN_INIT_BMSK                                                                        0x10000
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_MMSS_OXILI_VBIF_QRIB_XPU2_NSEN_INIT_SHFT                                                                           0x10
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_MMSS_OXILI_VBIF_QRIB_XPU2_EN_TZ_BMSK                                                                                0x1
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_INIT_MMSS_OXILI_VBIF_QRIB_XPU2_EN_TZ_SHFT                                                                                0x0

#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_ADDR                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00000600)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_OFFS                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000600)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_RMSK                                                                                                              0x10001
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_MMSS_OCMEM_DM_QRIB_XPU2_NSEN_INIT_BMSK                                                                            0x10000
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_MMSS_OCMEM_DM_QRIB_XPU2_NSEN_INIT_SHFT                                                                               0x10
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_MMSS_OCMEM_DM_QRIB_XPU2_EN_TZ_BMSK                                                                                    0x1
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_INIT_MMSS_OCMEM_DM_QRIB_XPU2_EN_TZ_SHFT                                                                                    0x0

#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00000604)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000604)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_RMSK                                                                                                                 0x10001
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_MMSS_OCMEM_QRIB_XPU2_NSEN_INIT_BMSK                                                                                  0x10000
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_MMSS_OCMEM_QRIB_XPU2_NSEN_INIT_SHFT                                                                                     0x10
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_MMSS_OCMEM_QRIB_XPU2_EN_TZ_BMSK                                                                                          0x1
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_INIT_MMSS_OCMEM_QRIB_XPU2_EN_TZ_SHFT                                                                                          0x0

#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00000608)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000608)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_RMSK                                                                                                            0x10001
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_MMSS_OCMEM_OSW0_QRIB_XPU2_NSEN_INIT_BMSK                                                                        0x10000
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_MMSS_OCMEM_OSW0_QRIB_XPU2_NSEN_INIT_SHFT                                                                           0x10
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_MMSS_OCMEM_OSW0_QRIB_XPU2_EN_TZ_BMSK                                                                                0x1
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_INIT_MMSS_OCMEM_OSW0_QRIB_XPU2_EN_TZ_SHFT                                                                                0x0

#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000060c)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000060c)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_RMSK                                                                                                            0x10001
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_MMSS_OCMEM_OSW1_QRIB_XPU2_NSEN_INIT_BMSK                                                                        0x10000
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_MMSS_OCMEM_OSW1_QRIB_XPU2_NSEN_INIT_SHFT                                                                           0x10
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_MMSS_OCMEM_OSW1_QRIB_XPU2_EN_TZ_BMSK                                                                                0x1
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_INIT_MMSS_OCMEM_OSW1_QRIB_XPU2_EN_TZ_SHFT                                                                                0x0

#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00000280)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000280)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_RMSK                                                                                                           0x10001
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_MMSS_OCMEM_OSWDM_QRIB_XPU2_NSEN_INIT_BMSK                                                                      0x10000
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_MMSS_OCMEM_OSWDM_QRIB_XPU2_NSEN_INIT_SHFT                                                                         0x10
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_MMSS_OCMEM_OSWDM_QRIB_XPU2_EN_TZ_BMSK                                                                              0x1
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_INIT_MMSS_OCMEM_OSWDM_QRIB_XPU2_EN_TZ_SHFT                                                                              0x0

#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_ADDR                                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00000300)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_OFFS                                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000300)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_RMSK                                                                                                          0x10001
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_MMSS_OCMEM_OSWSYS_QRIB_XPU2_NSEN_INIT_BMSK                                                                    0x10000
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_MMSS_OCMEM_OSWSYS_QRIB_XPU2_NSEN_INIT_SHFT                                                                       0x10
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_MMSS_OCMEM_OSWSYS_QRIB_XPU2_EN_TZ_BMSK                                                                            0x1
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_INIT_MMSS_OCMEM_OSWSYS_QRIB_XPU2_EN_TZ_SHFT                                                                            0x0

#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00000620)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000620)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_RMSK                                                                                                                 0x10001
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_PCIE_PARF0_QRIB_XPU2_NSEN_INIT_BMSK                                                                                  0x10000
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_PCIE_PARF0_QRIB_XPU2_NSEN_INIT_SHFT                                                                                     0x10
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_PCIE_PARF0_QRIB_XPU2_EN_TZ_BMSK                                                                                          0x1
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_INIT_PCIE_PARF0_QRIB_XPU2_EN_TZ_SHFT                                                                                          0x0

#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00000624)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000624)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_RMSK                                                                                                                 0x10001
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_PCIE_PARF1_QRIB_XPU2_NSEN_INIT_BMSK                                                                                  0x10000
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_PCIE_PARF1_QRIB_XPU2_NSEN_INIT_SHFT                                                                                     0x10
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_PCIE_PARF1_QRIB_XPU2_EN_TZ_BMSK                                                                                          0x1
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_INIT_PCIE_PARF1_QRIB_XPU2_EN_TZ_SHFT                                                                                          0x0

#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00000628)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000628)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_RMSK                                                                                                                  0x10001
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_PCIE_SLV0_QRIB_XPU2_NSEN_INIT_BMSK                                                                                    0x10000
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_PCIE_SLV0_QRIB_XPU2_NSEN_INIT_SHFT                                                                                       0x10
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_PCIE_SLV0_QRIB_XPU2_EN_TZ_BMSK                                                                                            0x1
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_INIT_PCIE_SLV0_QRIB_XPU2_EN_TZ_SHFT                                                                                            0x0

#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000062c)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000062c)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_RMSK                                                                                                                  0x10001
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_PCIE_SLV1_QRIB_XPU2_NSEN_INIT_BMSK                                                                                    0x10000
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_PCIE_SLV1_QRIB_XPU2_NSEN_INIT_SHFT                                                                                       0x10
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_PCIE_SLV1_QRIB_XPU2_EN_TZ_BMSK                                                                                            0x1
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_INIT_PCIE_SLV1_QRIB_XPU2_EN_TZ_SHFT                                                                                            0x0

#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00000630)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000630)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_RMSK                                                                                                                   0x10001
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_USB_PRIM_QRIB_XPU2_NSEN_INIT_BMSK                                                                                      0x10000
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_USB_PRIM_QRIB_XPU2_NSEN_INIT_SHFT                                                                                         0x10
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_USB_PRIM_QRIB_XPU2_EN_TZ_BMSK                                                                                              0x1
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_INIT_USB_PRIM_QRIB_XPU2_EN_TZ_SHFT                                                                                              0x0

#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR                                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00000800)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_OFFS                                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000800)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_RMSK                                                                                                                          0x1
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR, HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_RMSK)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR, m)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR,v)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_ADDR,m,v,HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_IN)
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_TIMEOUT_SLAVE_GLB_EN_BMSK                                                                                                     0x1
#define HWIO_TCSR_TIMEOUT_SLAVE_GLB_EN_TIMEOUT_SLAVE_GLB_EN_SHFT                                                                                                     0x0

#define HWIO_TCSR_XPU_NSEN_STATUS_ADDR                                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00000820)
#define HWIO_TCSR_XPU_NSEN_STATUS_OFFS                                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000820)
#define HWIO_TCSR_XPU_NSEN_STATUS_RMSK                                                                                                                               0x3
#define HWIO_TCSR_XPU_NSEN_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_XPU_NSEN_STATUS_ADDR, HWIO_TCSR_XPU_NSEN_STATUS_RMSK)
#define HWIO_TCSR_XPU_NSEN_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_XPU_NSEN_STATUS_ADDR, m)
#define HWIO_TCSR_XPU_NSEN_STATUS_REGS_XPU2_NSEN_STATUS_BMSK                                                                                                         0x2
#define HWIO_TCSR_XPU_NSEN_STATUS_REGS_XPU2_NSEN_STATUS_SHFT                                                                                                         0x1
#define HWIO_TCSR_XPU_NSEN_STATUS_MUTEX_XPU2_NSEN_STATUS_BMSK                                                                                                        0x1
#define HWIO_TCSR_XPU_NSEN_STATUS_MUTEX_XPU2_NSEN_STATUS_SHFT                                                                                                        0x0

#define HWIO_TCSR_XPU_VMIDEN_STATUS_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00000824)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000824)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_RMSK                                                                                                                             0x3
#define HWIO_TCSR_XPU_VMIDEN_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_XPU_VMIDEN_STATUS_ADDR, HWIO_TCSR_XPU_VMIDEN_STATUS_RMSK)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_XPU_VMIDEN_STATUS_ADDR, m)
#define HWIO_TCSR_XPU_VMIDEN_STATUS_REGS_XPU2_VMIDEN_STATUS_BMSK                                                                                                     0x2
#define HWIO_TCSR_XPU_VMIDEN_STATUS_REGS_XPU2_VMIDEN_STATUS_SHFT                                                                                                     0x1
#define HWIO_TCSR_XPU_VMIDEN_STATUS_MUTEX_XPU2_VMIDEN_STATUS_BMSK                                                                                                    0x1
#define HWIO_TCSR_XPU_VMIDEN_STATUS_MUTEX_XPU2_VMIDEN_STATUS_SHFT                                                                                                    0x0

#define HWIO_TCSR_XPU_MSAEN_STATUS_ADDR                                                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00000828)
#define HWIO_TCSR_XPU_MSAEN_STATUS_OFFS                                                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000828)
#define HWIO_TCSR_XPU_MSAEN_STATUS_RMSK                                                                                                                              0x3
#define HWIO_TCSR_XPU_MSAEN_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_XPU_MSAEN_STATUS_ADDR, HWIO_TCSR_XPU_MSAEN_STATUS_RMSK)
#define HWIO_TCSR_XPU_MSAEN_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_XPU_MSAEN_STATUS_ADDR, m)
#define HWIO_TCSR_XPU_MSAEN_STATUS_REGS_XPU2_MSAEN_STATUS_BMSK                                                                                                       0x2
#define HWIO_TCSR_XPU_MSAEN_STATUS_REGS_XPU2_MSAEN_STATUS_SHFT                                                                                                       0x1
#define HWIO_TCSR_XPU_MSAEN_STATUS_MUTEX_XPU2_MSAEN_STATUS_BMSK                                                                                                      0x1
#define HWIO_TCSR_XPU_MSAEN_STATUS_MUTEX_XPU2_MSAEN_STATUS_SHFT                                                                                                      0x0

#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00001000)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001000)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_RMSK                                                                                                                 0xffffffff
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_BIMC_CFG_QRIB_XPU2_ACR_BMSK                                                                                          0xffffffff
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_ACR_BIMC_CFG_QRIB_XPU2_ACR_SHFT                                                                                                 0x0

#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00001004)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001004)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                            0x10001
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                             0x10000
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                                0x10
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                           0x1
#define HWIO_TCSR_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_BIMC_CFG_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                           0x0

#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00001008)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001008)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_BIMC_QXS0_QRIB_XPU2_ACR_BMSK                                                                                        0xffffffff
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_ACR_BIMC_QXS0_QRIB_XPU2_ACR_SHFT                                                                                               0x0

#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0000100c)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000100c)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                           0x10001
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                           0x10000
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                              0x10
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                         0x1
#define HWIO_TCSR_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS0_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                         0x0

#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00001010)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001010)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_BIMC_QXS1_QRIB_XPU2_ACR_BMSK                                                                                        0xffffffff
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_ACR_BIMC_QXS1_QRIB_XPU2_ACR_SHFT                                                                                               0x0

#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00001014)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001014)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                           0x10001
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                           0x10000
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                              0x10
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                         0x1
#define HWIO_TCSR_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_BIMC_QXS1_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                         0x0

#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00001018)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001018)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_RMSK                                                                                                                 0xffffffff
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_ADDR, HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_RMSK)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_ADDR,m,v,HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_IN)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_BIMC_QRIB_APP_XPU2_ACR_BMSK                                                                                          0xffffffff
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_ACR_BIMC_QRIB_APP_XPU2_ACR_SHFT                                                                                                 0x0

#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000101c)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000101c)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_RMSK                                                                                                            0x10001
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_BMSK                                                                             0x10000
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_SHFT                                                                                0x10
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                           0x1
#define HWIO_TCSR_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_BIMC_QRIB_APP_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                           0x0

#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00001180)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001180)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_LPASS_LPM_QRIB_XPU2_ACR_BMSK                                                                                        0xffffffff
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_ACR_LPASS_LPM_QRIB_XPU2_ACR_SHFT                                                                                               0x0

#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00001184)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001184)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                           0x10001
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                           0x10000
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                              0x10
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                         0x1
#define HWIO_TCSR_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_LPASS_LPM_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                         0x0

#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_ADDR                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00001188)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_OFFS                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001188)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_RMSK                                                                                                            0xffffffff
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_LPASS_LPC_CSR_QRIB_XPU2_ACR_BMSK                                                                                0xffffffff
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_ACR_LPASS_LPC_CSR_QRIB_XPU2_ACR_SHFT                                                                                       0x0

#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x0000118c)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000118c)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                       0x10001
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                   0x10000
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                      0x10
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                 0x1
#define HWIO_TCSR_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_LPASS_LPC_CSR_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                 0x0

#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00001190)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001190)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_RMSK                                                                                                              0xffffffff
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_LPASS_LPAIF_QRIB_XPU2_ACR_BMSK                                                                                    0xffffffff
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_ACR_LPASS_LPAIF_QRIB_XPU2_ACR_SHFT                                                                                           0x0

#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00001194)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001194)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                         0x10001
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                       0x10000
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                          0x10
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                     0x1
#define HWIO_TCSR_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_LPASS_LPAIF_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                     0x0

#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00001198)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001198)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_LPASS_RSMP_QRIB_XPU2_ACR_BMSK                                                                                      0xffffffff
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_ACR_LPASS_RSMP_QRIB_XPU2_ACR_SHFT                                                                                             0x0

#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0000119c)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000119c)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                          0x10001
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                         0x10000
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                            0x10
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                       0x1
#define HWIO_TCSR_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_LPASS_RSMP_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                       0x0

#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_ADDR                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00001280)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_OFFS                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001280)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_RMSK                                                                                                            0xffffffff
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_LPASS_LPC_COM_QRIB_XPU2_ACR_BMSK                                                                                0xffffffff
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_ACR_LPASS_LPC_COM_QRIB_XPU2_ACR_SHFT                                                                                       0x0

#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x000011a4)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011a4)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                       0x10001
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                   0x10000
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                      0x10
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                 0x1
#define HWIO_TCSR_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_LPASS_LPC_COM_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                 0x0

#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000011b8)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011b8)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_RMSK                                                                                                                 0xffffffff
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_LPASS_SB_QRIB_XPU2_ACR_BMSK                                                                                          0xffffffff
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_ACR_LPASS_SB_QRIB_XPU2_ACR_SHFT                                                                                                 0x0

#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x000011bc)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011bc)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                            0x10001
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                             0x10000
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                                0x10
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                           0x1
#define HWIO_TCSR_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_LPASS_SB_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                           0x0

#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x000011c0)
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011c0)
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                       0x1f001f
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_SB_QRIB_VMIDMT_ACR_INIT_BMSK                                                                         0x1f0000
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_SB_QRIB_VMIDMT_ACR_INIT_SHFT                                                                             0x10
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_SB_QRIB_VMIDMT_VMID_INIT_BMSK                                                                            0x1f
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_SB_QRIB_VMIDMT_VMID_INIT_SHFT                                                                             0x0

#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x000011c4)
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011c4)
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_RMSK                                                                                                                       0x1
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_LPASS_SB_QRIB_VMIDMT_EN_BMSK                                                                                               0x1
#define HWIO_TCSR_LPASS_SB_QRIB_VMIDMT_EN_LPASS_SB_QRIB_VMIDMT_EN_SHFT                                                                                               0x0

#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x000011c8)
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011c8)
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                      0x1f001f
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_AIF_QRIB_VMIDMT_ACR_INIT_BMSK                                                                       0x1f0000
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_AIF_QRIB_VMIDMT_ACR_INIT_SHFT                                                                           0x10
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_AIF_QRIB_VMIDMT_VMID_INIT_BMSK                                                                          0x1f
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_AIF_QRIB_VMIDMT_VMID_INIT_SHFT                                                                           0x0

#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x000011cc)
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011cc)
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_RMSK                                                                                                                      0x1
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_LPASS_AIF_QRIB_VMIDMT_EN_BMSK                                                                                             0x1
#define HWIO_TCSR_LPASS_AIF_QRIB_VMIDMT_EN_LPASS_AIF_QRIB_VMIDMT_EN_SHFT                                                                                             0x0

#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x000011d0)
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011d0)
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                      0x1f001f
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_DML_QRIB_VMIDMT_ACR_INIT_BMSK                                                                       0x1f0000
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_DML_QRIB_VMIDMT_ACR_INIT_SHFT                                                                           0x10
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_DML_QRIB_VMIDMT_VMID_INIT_BMSK                                                                          0x1f
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_DML_QRIB_VMIDMT_VMID_INIT_SHFT                                                                           0x0

#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x000011d4)
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011d4)
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_RMSK                                                                                                                      0x1
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_LPASS_DML_QRIB_VMIDMT_EN_BMSK                                                                                             0x1
#define HWIO_TCSR_LPASS_DML_QRIB_VMIDMT_EN_LPASS_DML_QRIB_VMIDMT_EN_SHFT                                                                                             0x0

#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x000011d8)
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011d8)
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                     0x1f001f
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_MIDI_QRIB_VMIDMT_ACR_INIT_BMSK                                                                     0x1f0000
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_MIDI_QRIB_VMIDMT_ACR_INIT_SHFT                                                                         0x10
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_MIDI_QRIB_VMIDMT_VMID_INIT_BMSK                                                                        0x1f
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_MIDI_QRIB_VMIDMT_VMID_INIT_SHFT                                                                         0x0

#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x000011dc)
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011dc)
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_RMSK                                                                                                                     0x1
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_LPASS_MIDI_QRIB_VMIDMT_EN_BMSK                                                                                           0x1
#define HWIO_TCSR_LPASS_MIDI_QRIB_VMIDMT_EN_LPASS_MIDI_QRIB_VMIDMT_EN_SHFT                                                                                           0x0

#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000011e0)
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011e0)
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                   0x1f001f
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_RSMPLR_QRIB_VMIDMT_ACR_INIT_BMSK                                                                 0x1f0000
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_RSMPLR_QRIB_VMIDMT_ACR_INIT_SHFT                                                                     0x10
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_RSMPLR_QRIB_VMIDMT_VMID_INIT_BMSK                                                                    0x1f
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_RSMPLR_QRIB_VMIDMT_VMID_INIT_SHFT                                                                     0x0

#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_ADDR                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x000011e4)
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_OFFS                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011e4)
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_RMSK                                                                                                                   0x1
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_LPASS_RSMPLR_QRIB_VMIDMT_EN_BMSK                                                                                       0x1
#define HWIO_TCSR_LPASS_RSMPLR_QRIB_VMIDMT_EN_LPASS_RSMPLR_QRIB_VMIDMT_EN_SHFT                                                                                       0x0

#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000011e8)
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011e8)
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                   0x1f001f
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_HDMIRX_QRIB_VMIDMT_ACR_INIT_BMSK                                                                 0x1f0000
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_HDMIRX_QRIB_VMIDMT_ACR_INIT_SHFT                                                                     0x10
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_HDMIRX_QRIB_VMIDMT_VMID_INIT_BMSK                                                                    0x1f
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_HDMIRX_QRIB_VMIDMT_VMID_INIT_SHFT                                                                     0x0

#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_ADDR                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x000011ec)
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_OFFS                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011ec)
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_RMSK                                                                                                                   0x1
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_LPASS_HDMIRX_QRIB_VMIDMT_EN_BMSK                                                                                       0x1
#define HWIO_TCSR_LPASS_HDMIRX_QRIB_VMIDMT_EN_LPASS_HDMIRX_QRIB_VMIDMT_EN_SHFT                                                                                       0x0

#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x000011f0)
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011f0)
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                  0x1f001f
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_SPDIFTX_QRIB_VMIDMT_ACR_INIT_BMSK                                                               0x1f0000
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_SPDIFTX_QRIB_VMIDMT_ACR_INIT_SHFT                                                                   0x10
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_SPDIFTX_QRIB_VMIDMT_VMID_INIT_BMSK                                                                  0x1f
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_SPDIFTX_QRIB_VMIDMT_VMID_INIT_SHFT                                                                   0x0

#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_ADDR                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x000011f4)
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_OFFS                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000011f4)
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_RMSK                                                                                                                  0x1
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_LPASS_SPDIFTX_QRIB_VMIDMT_EN_BMSK                                                                                     0x1
#define HWIO_TCSR_LPASS_SPDIFTX_QRIB_VMIDMT_EN_LPASS_SPDIFTX_QRIB_VMIDMT_EN_SHFT                                                                                     0x0

#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00001200)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001200)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_RBCPR_QDSS_QRIB_XPU2_ACR_BMSK                                                                                      0xffffffff
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_ACR_RBCPR_QDSS_QRIB_XPU2_ACR_SHFT                                                                                             0x0

#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00001204)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001204)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                          0x10001
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                         0x10000
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                            0x10
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                       0x1
#define HWIO_TCSR_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_RBCPR_QDSS_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                       0x0

#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00001380)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001380)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_RMSK                                                                                                         0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_BMSK                                                                          0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_MMSS_VENUS0_VBIF_QRIB_XPU2_ACR_SHFT                                                                                 0x0

#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00001384)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001384)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                    0x10001
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_BMSK                                                             0x10000
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                0x10
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                           0x1
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_VBIF_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                           0x0

#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00001388)
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001388)
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                0x1f001f
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_VENUS0_CPU_QRIB_VMIDMT_ACR_INIT_BMSK                                                           0x1f0000
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_VENUS0_CPU_QRIB_VMIDMT_ACR_INIT_SHFT                                                               0x10
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_VENUS0_CPU_QRIB_VMIDMT_VMID_INIT_BMSK                                                              0x1f
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_VENUS0_CPU_QRIB_VMIDMT_VMID_INIT_SHFT                                                               0x0

#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000138c)
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000138c)
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_RMSK                                                                                                                0x1
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_EN_BMSK                                                                            0x1
#define HWIO_TCSR_MMSS_VENUS0_CPU_QRIB_VMIDMT_EN_MMSS_VENUS0_CPU_QRIB_VMIDMT_INIT_EN_SHFT                                                                            0x0

#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_ADDR                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00001390)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_OFFS                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001390)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_RMSK                                                                                                      0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_BMSK                                                                    0xffffffff
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_ACR_SHFT                                                                           0x0

#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00001394)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001394)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                 0x10001
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_BMSK                                                       0x10000
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_SHFT                                                          0x10
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                     0x1
#define HWIO_TCSR_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_MMSS_VENUS0_WRAPPER_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                     0x0

#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00001398)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001398)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                               0x1f001f
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_VENUS0_VBIF_QRIB_VMIDMT_ACR_INIT_BMSK                                                         0x1f0000
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_VENUS0_VBIF_QRIB_VMIDMT_ACR_INIT_SHFT                                                             0x10
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_VENUS0_VBIF_QRIB_VMIDMT_VMID_INIT_BMSK                                                            0x1f
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_VENUS0_VBIF_QRIB_VMIDMT_VMID_INIT_SHFT                                                             0x0

#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0000139c)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000139c)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_RMSK                                                                                                               0x1
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_EN_BMSK                                                                          0x1
#define HWIO_TCSR_MMSS_VENUS0_VBIF_QRIB_VMIDMT_EN_MMSS_VENUS0_VBIF_QRIB_VMIDMT_INIT_EN_SHFT                                                                          0x0

#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000013b0)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013b0)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_RMSK                                                                                                                 0xffffffff
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_MMSS_VFE_QRIB_XPU2_ACR_BMSK                                                                                          0xffffffff
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_ACR_MMSS_VFE_QRIB_XPU2_ACR_SHFT                                                                                                 0x0

#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x000013b4)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013b4)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                            0x10001
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                             0x10000
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                                0x10
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                           0x1
#define HWIO_TCSR_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_MMSS_VFE_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                           0x0

#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x000013b8)
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013b8)
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                       0x1f001f
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_VFE_QRIB_VMIDMT_ACR_INIT_BMSK                                                                         0x1f0000
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_VFE_QRIB_VMIDMT_ACR_INIT_SHFT                                                                             0x10
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_VFE_QRIB_VMIDMT_VMID_INIT_BMSK                                                                            0x1f
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_VFE_QRIB_VMIDMT_VMID_INIT_SHFT                                                                             0x0

#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x000013bc)
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013bc)
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_RMSK                                                                                                                       0x1
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_MMSS_VFE_QRIB_VMIDMT_INIT_EN_BMSK                                                                                          0x1
#define HWIO_TCSR_MMSS_VFE_QRIB_VMIDMT_EN_MMSS_VFE_QRIB_VMIDMT_INIT_EN_SHFT                                                                                          0x0

#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000017e0)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000017e0)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_RMSK                                                                                                                 0xffffffff
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_MMSS_CPP_QRIB_XPU2_ACR_BMSK                                                                                          0xffffffff
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_ACR_MMSS_CPP_QRIB_XPU2_ACR_SHFT                                                                                                 0x0

#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x000017e4)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000017e4)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                            0x10001
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                             0x10000
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                                0x10
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                           0x1
#define HWIO_TCSR_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_MMSS_CPP_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                           0x0

#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x000017e8)
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000017e8)
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                       0x1f001f
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_CPP_QRIB_VMIDMT_ACR_INIT_BMSK                                                                         0x1f0000
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_CPP_QRIB_VMIDMT_ACR_INIT_SHFT                                                                             0x10
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_CPP_QRIB_VMIDMT_VMID_INIT_BMSK                                                                            0x1f
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_CPP_QRIB_VMIDMT_VMID_INIT_SHFT                                                                             0x0

#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x000017ec)
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000017ec)
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_RMSK                                                                                                                       0x1
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_MMSS_CPP_QRIB_VMIDMT_INIT_EN_BMSK                                                                                          0x1
#define HWIO_TCSR_MMSS_CPP_QRIB_VMIDMT_EN_MMSS_CPP_QRIB_VMIDMT_INIT_EN_SHFT                                                                                          0x0

#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00001800)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001800)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_RMSK                                                                                                                  0xffffffff
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_MMSS_FD_QRIB_XPU2_ACR_BMSK                                                                                            0xffffffff
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_ACR_MMSS_FD_QRIB_XPU2_ACR_SHFT                                                                                                   0x0

#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00001804)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001804)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                             0x10001
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                               0x10000
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                                  0x10
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                             0x1
#define HWIO_TCSR_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_MMSS_FD_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                             0x0

#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00001808)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001808)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_RMSK                                                                                                             0xffffffff
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_MMSS_FD_VBIF_QRIB_XPU2_ACR_BMSK                                                                                  0xffffffff
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_ACR_MMSS_FD_VBIF_QRIB_XPU2_ACR_SHFT                                                                                         0x0

#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0000180c)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000180c)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                        0x10001
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                     0x10000
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                        0x10
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                   0x1
#define HWIO_TCSR_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_FD_VBIF_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                   0x0

#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x000017f0)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000017f0)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_CAMSS_TOP_QRIB_XPU2_ACR_BMSK                                                                                        0xffffffff
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_ACR_CAMSS_TOP_QRIB_XPU2_ACR_SHFT                                                                                               0x0

#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x000017f4)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000017f4)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                           0x10001
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                           0x10000
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                              0x10
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                         0x1
#define HWIO_TCSR_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_CAMSS_TOP_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                         0x0

#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x000017f8)
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000017f8)
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                      0x1f001f
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_CAMSS_TOP_QRIB_VMIDMT_ACR_INIT_BMSK                                                                       0x1f0000
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_CAMSS_TOP_QRIB_VMIDMT_ACR_INIT_SHFT                                                                           0x10
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_CAMSS_TOP_QRIB_VMIDMT_VMID_INIT_BMSK                                                                          0x1f
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_INIT_ACR_INIT_CAMSS_TOP_QRIB_VMIDMT_VMID_INIT_SHFT                                                                           0x0

#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x000017fc)
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000017fc)
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_RMSK                                                                                                                      0x1
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_CAMSS_TOP_QRIB_VMIDMT_INIT_EN_BMSK                                                                                        0x1
#define HWIO_TCSR_CAMSS_TOP_QRIB_VMIDMT_EN_CAMSS_TOP_QRIB_VMIDMT_INIT_EN_SHFT                                                                                        0x0

#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x000013c0)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013c0)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_MMSS_JPEG_QRIB_XPU2_ACR_BMSK                                                                                        0xffffffff
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_ACR_MMSS_JPEG_QRIB_XPU2_ACR_SHFT                                                                                               0x0

#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x000013c4)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013c4)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                           0x10001
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                           0x10000
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                              0x10
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                         0x1
#define HWIO_TCSR_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_MMSS_JPEG_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                         0x0

#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x000013c8)
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013c8)
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                      0x1f001f
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_JPEG_QRIB_VMIDMT_ACR_INIT_BMSK                                                                       0x1f0000
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_JPEG_QRIB_VMIDMT_ACR_INIT_SHFT                                                                           0x10
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_JPEG_QRIB_VMIDMT_VMID_INIT_BMSK                                                                          0x1f
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_JPEG_QRIB_VMIDMT_VMID_INIT_SHFT                                                                           0x0

#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x000013cc)
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013cc)
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_RMSK                                                                                                                      0x1
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_MMSS_JPEG_QRIB_VMIDMT_INIT_EN_BMSK                                                                                        0x1
#define HWIO_TCSR_MMSS_JPEG_QRIB_VMIDMT_EN_MMSS_JPEG_QRIB_VMIDMT_INIT_EN_SHFT                                                                                        0x0

#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000013d0)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013d0)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_RMSK                                                                                                                 0xffffffff
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_MMSS_MDP_QRIB_XPU2_ACR_BMSK                                                                                          0xffffffff
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_ACR_MMSS_MDP_QRIB_XPU2_ACR_SHFT                                                                                                 0x0

#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x000013d4)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013d4)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                            0x10001
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                             0x10000
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                                0x10
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                           0x1
#define HWIO_TCSR_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_MMSS_MDP_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                           0x0

#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x000013d8)
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013d8)
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                       0x1f001f
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_MDP_QRIB_VMIDMT_ACR_INIT_BMSK                                                                         0x1f0000
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_MDP_QRIB_VMIDMT_ACR_INIT_SHFT                                                                             0x10
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_MDP_QRIB_VMIDMT_VMID_INIT_BMSK                                                                            0x1f
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_MDP_QRIB_VMIDMT_VMID_INIT_SHFT                                                                             0x0

#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x000013dc)
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013dc)
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_RMSK                                                                                                                       0x1
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_MMSS_MDP_QRIB_VMIDMT_INIT_EN_BMSK                                                                                          0x1
#define HWIO_TCSR_MMSS_MDP_QRIB_VMIDMT_EN_MMSS_MDP_QRIB_VMIDMT_INIT_EN_SHFT                                                                                          0x0

#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x000013f4)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013f4)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_RMSK                                                                                                           0x10001
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_BMSK                                                                           0x10000
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_SHFT                                                                              0x10
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                         0x1
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_COPSS_QRIB_APU_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                         0x0

#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_ADDR                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00001480)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_OFFS                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001480)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_RMSK                                                                                                             0x1
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_ADDR, HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_IN)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_MMSS_VENUS0_QRIB_MMU_VMID_INIT_EN_BMSK                                                                           0x1
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_EN_MMSS_VENUS0_QRIB_MMU_VMID_INIT_EN_SHFT                                                                           0x0

#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00001484)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001484)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_RMSK                                                                                                               0x1f
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_ADDR, HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_IN)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_MMSS_VENUS0_QRIB_MMU_VMID_INIT_BMSK                                                                                0x1f
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INIT_MMSS_VENUS0_QRIB_MMU_VMID_INIT_SHFT                                                                                 0x0

#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_ADDR                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00001488)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_OFFS                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001488)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_RMSK                                                                                                                  0x1
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_ADDR, HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_IN)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_MMSS_VENUS0_QRIB_MMU_VMID_EN_BMSK                                                                                     0x1
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_EN_MMSS_VENUS0_QRIB_MMU_VMID_EN_SHFT                                                                                     0x0

#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000148c)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000148c)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_RMSK                                                                                                                    0x1f
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_ADDR, HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_RMSK)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_ADDR, m)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_ADDR,v)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_ADDR,m,v,HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_IN)
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_MMSS_VENUS0_QRIB_MMU_VMID_BMSK                                                                                          0x1f
#define HWIO_TCSR_MMSS_VENUS0_MMU_QRIB_VMID_MMSS_VENUS0_QRIB_MMU_VMID_SHFT                                                                                           0x0

#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x000014a0)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014a0)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_RMSK                                                                                                                0x1
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_ADDR, HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_RMSK)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_ADDR,m,v,HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_IN)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_MMSS_VFE_QRIB_MMU_VMID_INIT_EN_BMSK                                                                                 0x1
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_EN_MMSS_VFE_QRIB_MMU_VMID_INIT_EN_SHFT                                                                                 0x0

#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_ADDR                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x000014a4)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_OFFS                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014a4)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_RMSK                                                                                                                  0x1f
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_ADDR, HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_RMSK)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_ADDR,m,v,HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_IN)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_MMSS_VFE_QRIB_MMU_VMID_INIT_BMSK                                                                                      0x1f
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INIT_MMSS_VFE_QRIB_MMU_VMID_INIT_SHFT                                                                                       0x0

#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x000014a8)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014a8)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_RMSK                                                                                                                     0x1
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_ADDR, HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_RMSK)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_ADDR, m)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_ADDR,v)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_ADDR,m,v,HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_IN)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_MMSS_VFE_QRIB_MMU_VMID_EN_BMSK                                                                                           0x1
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_EN_MMSS_VFE_QRIB_MMU_VMID_EN_SHFT                                                                                           0x0

#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000014ac)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014ac)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_RMSK                                                                                                                       0x1f
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_ADDR, HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_RMSK)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_ADDR, m)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_ADDR,v)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_ADDR,m,v,HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_IN)
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_MMSS_VFE_QRIB_MMU_VMID_BMSK                                                                                                0x1f
#define HWIO_TCSR_MMSS_VFE_MMU_QRIB_VMID_MMSS_VFE_QRIB_MMU_VMID_SHFT                                                                                                 0x0

#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x000014e0)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014e0)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_RMSK                                                                                                                0x1
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_ADDR, HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_RMSK)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_ADDR,m,v,HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_IN)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_MMSS_CPP_QRIB_MMU_VMID_INIT_EN_BMSK                                                                                 0x1
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_EN_MMSS_CPP_QRIB_MMU_VMID_INIT_EN_SHFT                                                                                 0x0

#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_ADDR                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x000014e4)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_OFFS                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014e4)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_RMSK                                                                                                                  0x1f
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_ADDR, HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_RMSK)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_ADDR,m,v,HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_IN)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_MMSS_CPP_QRIB_MMU_VMID_INIT_BMSK                                                                                      0x1f
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INIT_MMSS_CPP_QRIB_MMU_VMID_INIT_SHFT                                                                                       0x0

#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x000014e8)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014e8)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_RMSK                                                                                                                     0x1
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_ADDR, HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_RMSK)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_ADDR, m)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_ADDR,v)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_ADDR,m,v,HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_IN)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_MMSS_CPP_QRIB_MMU_VMID_EN_BMSK                                                                                           0x1
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_EN_MMSS_CPP_QRIB_MMU_VMID_EN_SHFT                                                                                           0x0

#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000014ec)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014ec)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_RMSK                                                                                                                       0x1f
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_ADDR, HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_RMSK)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_ADDR, m)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_ADDR,v)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_ADDR,m,v,HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_IN)
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_MMSS_CPP_QRIB_MMU_VMID_BMSK                                                                                                0x1f
#define HWIO_TCSR_MMSS_CPP_MMU_QRIB_VMID_MMSS_CPP_QRIB_MMU_VMID_SHFT                                                                                                 0x0

#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x000014f0)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014f0)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_RMSK                                                                                                                 0x1
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_ADDR, HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_RMSK)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_ADDR,m,v,HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_IN)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_MMSS_FD_QRIB_MMU_VMID_INIT_EN_BMSK                                                                                   0x1
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_EN_MMSS_FD_QRIB_MMU_VMID_INIT_EN_SHFT                                                                                   0x0

#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x000014f4)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014f4)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_RMSK                                                                                                                   0x1f
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_ADDR, HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_RMSK)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_ADDR,m,v,HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_IN)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_MMSS_FD_QRIB_MMU_VMID_INIT_BMSK                                                                                        0x1f
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INIT_MMSS_FD_QRIB_MMU_VMID_INIT_SHFT                                                                                         0x0

#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x000014f8)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014f8)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_RMSK                                                                                                                      0x1
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_ADDR, HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_RMSK)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_ADDR, m)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_ADDR,v)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_ADDR,m,v,HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_IN)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_MMSS_FD_QRIB_MMU_VMID_EN_BMSK                                                                                             0x1
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_EN_MMSS_FD_QRIB_MMU_VMID_EN_SHFT                                                                                             0x0

#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x000014fc)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014fc)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_RMSK                                                                                                                        0x1f
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_ADDR, HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_RMSK)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_ADDR, m)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_ADDR,v)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_ADDR,m,v,HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_IN)
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_MMSS_FD_QRIB_MMU_VMID_BMSK                                                                                                  0x1f
#define HWIO_TCSR_MMSS_FD_MMU_QRIB_VMID_MMSS_FD_QRIB_MMU_VMID_SHFT                                                                                                   0x0

#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x000014b0)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014b0)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_RMSK                                                                                                               0x1
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_ADDR, HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_RMSK)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_ADDR,m,v,HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_IN)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_MMSS_JPEG_QRIB_MMU_VMID_INIT_EN_BMSK                                                                               0x1
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_EN_MMSS_JPEG_QRIB_MMU_VMID_INIT_EN_SHFT                                                                               0x0

#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_ADDR                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x000014b4)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_OFFS                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014b4)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_RMSK                                                                                                                 0x1f
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_ADDR, HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_RMSK)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_ADDR,m,v,HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_IN)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_MMSS_JPEG_QRIB_MMU_VMID_INIT_BMSK                                                                                    0x1f
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INIT_MMSS_JPEG_QRIB_MMU_VMID_INIT_SHFT                                                                                     0x0

#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x000014b8)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014b8)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_RMSK                                                                                                                    0x1
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_ADDR, HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_RMSK)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_ADDR, m)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_ADDR,v)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_ADDR,m,v,HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_IN)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_MMSS_JPEG_QRIB_MMU_VMID_EN_BMSK                                                                                         0x1
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_EN_MMSS_JPEG_QRIB_MMU_VMID_EN_SHFT                                                                                         0x0

#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x000014bc)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014bc)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_RMSK                                                                                                                      0x1f
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_ADDR, HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_RMSK)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_ADDR, m)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_ADDR,v)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_ADDR,m,v,HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_IN)
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_MMSS_JPEG_QRIB_MMU_VMID_BMSK                                                                                              0x1f
#define HWIO_TCSR_MMSS_JPEG_MMU_QRIB_VMID_MMSS_JPEG_QRIB_MMU_VMID_SHFT                                                                                               0x0

#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x000014c0)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014c0)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_RMSK                                                                                                                0x1
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_ADDR, HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_RMSK)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_ADDR,m,v,HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_IN)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_MMSS_MDP_QRIB_MMU_VMID_INIT_EN_BMSK                                                                                 0x1
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_EN_MMSS_MDP_QRIB_MMU_VMID_INIT_EN_SHFT                                                                                 0x0

#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_ADDR                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x000014c4)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_OFFS                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014c4)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_RMSK                                                                                                                  0x1f
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_ADDR, HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_RMSK)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_ADDR,m,v,HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_IN)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_MMSS_MDP_QRIB_MMU_VMID_INIT_BMSK                                                                                      0x1f
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INIT_MMSS_MDP_QRIB_MMU_VMID_INIT_SHFT                                                                                       0x0

#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x000014c8)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014c8)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_RMSK                                                                                                                     0x1
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_ADDR, HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_RMSK)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_ADDR, m)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_ADDR,v)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_ADDR,m,v,HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_IN)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_MMSS_MDP_QRIB_MMU_VMID_EN_BMSK                                                                                           0x1
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_EN_MMSS_MDP_QRIB_MMU_VMID_EN_SHFT                                                                                           0x0

#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000014cc)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014cc)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_RMSK                                                                                                                       0x1f
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_ADDR, HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_RMSK)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_ADDR, m)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_ADDR,v)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_ADDR,m,v,HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_IN)
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_MMSS_MDP_QRIB_MMU_VMID_BMSK                                                                                                0x1f
#define HWIO_TCSR_MMSS_MDP_MMU_QRIB_VMID_MMSS_MDP_QRIB_MMU_VMID_SHFT                                                                                                 0x0

#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_ADDR                                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x000014d0)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_OFFS                                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014d0)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_RMSK                                                                                                              0x1
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_ADDR, HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_RMSK)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_IN)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_MMSS_OXILI_QRIB_MMU_VMID_INIT_EN_BMSK                                                                             0x1
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_EN_MMSS_OXILI_QRIB_MMU_VMID_INIT_EN_SHFT                                                                             0x0

#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x000014d4)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014d4)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_RMSK                                                                                                                0x1f
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_ADDR, HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_RMSK)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_IN)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_MMSS_OXILI_QRIB_MMU_VMID_INIT_BMSK                                                                                  0x1f
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INIT_MMSS_OXILI_QRIB_MMU_VMID_INIT_SHFT                                                                                   0x0

#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_ADDR                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x000014d8)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_OFFS                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014d8)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_RMSK                                                                                                                   0x1
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_ADDR, HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_RMSK)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_IN)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_MMSS_OXILI_QRIB_MMU_VMID_EN_BMSK                                                                                       0x1
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_EN_MMSS_OXILI_QRIB_MMU_VMID_EN_SHFT                                                                                       0x0

#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x000014dc)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000014dc)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_RMSK                                                                                                                     0x1f
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_ADDR, HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_RMSK)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_IN)
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_MMSS_OXILI_QRIB_MMU_VMID_BMSK                                                                                            0x1f
#define HWIO_TCSR_MMSS_OXILI_MMU_QRIB_VMID_MMSS_OXILI_QRIB_MMU_VMID_SHFT                                                                                             0x0

#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00001500)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001500)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_RMSK                                                                                                             0xffffffff
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_MMSS_OXILICX_QRIB_XPU2_ACR_BMSK                                                                                  0xffffffff
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_ACR_MMSS_OXILICX_QRIB_XPU2_ACR_SHFT                                                                                         0x0

#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00001504)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001504)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                        0x10001
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                     0x10000
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                        0x10
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                   0x1
#define HWIO_TCSR_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_MMSS_OXILICX_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                   0x0

#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00001508)
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001508)
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                0x1f001f
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_OXILI_RBBM_QRIB_VMIDMT_ACR_INIT_BMSK                                                           0x1f0000
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_OXILI_RBBM_QRIB_VMIDMT_ACR_INIT_SHFT                                                               0x10
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_OXILI_RBBM_QRIB_VMIDMT_VMID_INIT_BMSK                                                              0x1f
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_OXILI_RBBM_QRIB_VMIDMT_VMID_INIT_SHFT                                                               0x0

#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000150c)
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000150c)
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_RMSK                                                                                                                0x1
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_EN_BMSK                                                                            0x1
#define HWIO_TCSR_MMSS_OXILI_RBBM_QRIB_VMIDMT_EN_MMSS_OXILI_RBBM_QRIB_VMIDMT_INIT_EN_SHFT                                                                            0x0

#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00001510)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001510)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_RMSK                                                                                                          0xffffffff
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_BMSK                                                                            0xffffffff
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_MMSS_OXILI_VBIF_QRIB_XPU2_ACR_SHFT                                                                                   0x0

#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00001514)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001514)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                     0x10001
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_BMSK                                                               0x10000
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                  0x10
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                             0x1
#define HWIO_TCSR_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_MMSS_OXILI_VBIF_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                             0x0

#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_ADDR                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00001600)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_OFFS                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001600)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_RMSK                                                                                                            0xffffffff
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_BMSK                                                                                0xffffffff
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_MMSS_OCMEM_DM_QRIB_XPU2_ACR_SHFT                                                                                       0x0

#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00001604)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001604)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                       0x10001
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                   0x10000
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                      0x10
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                 0x1
#define HWIO_TCSR_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_DM_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                 0x0

#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00001608)
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001608)
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                             0x1f001f
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_ACR_INIT_BMSK                                                     0x1f0000
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_ACR_INIT_SHFT                                                         0x10
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_VMID_INIT_BMSK                                                        0x1f
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_VMID_INIT_SHFT                                                         0x0

#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_ADDR                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x0000160c)
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_OFFS                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000160c)
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_RMSK                                                                                                             0x1
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_EN_BMSK                                                                      0x1
#define HWIO_TCSR_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_EN_MMSS_OCMEM_DMOCMEM_QRIB_VMIDMT_INIT_EN_SHFT                                                                      0x0

#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00001610)
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001610)
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                               0x1f001f
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_ACR_INIT_BMSK                                                         0x1f0000
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_ACR_INIT_SHFT                                                             0x10
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_VMID_INIT_BMSK                                                            0x1f
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_VMID_INIT_SHFT                                                             0x0

#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00001614)
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001614)
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_RMSK                                                                                                               0x1
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_EN_BMSK                                                                          0x1
#define HWIO_TCSR_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_EN_MMSS_OCMEM_DMSYS_QRIB_VMIDMT_INIT_EN_SHFT                                                                          0x0

#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00001618)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001618)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_MMSS_OCMEM_QRIB_XPU2_ACR_BMSK                                                                                      0xffffffff
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_ACR_MMSS_OCMEM_QRIB_XPU2_ACR_SHFT                                                                                             0x0

#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0000161c)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000161c)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                          0x10001
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                         0x10000
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                            0x10
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                       0x1
#define HWIO_TCSR_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                       0x0

#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00001620)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001620)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_RMSK                                                                                                          0xffffffff
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_BMSK                                                                            0xffffffff
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_MMSS_OCMEM_OSW0_QRIB_XPU2_ACR_SHFT                                                                                   0x0

#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00001624)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001624)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                     0x10001
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_BMSK                                                               0x10000
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                  0x10
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                             0x1
#define HWIO_TCSR_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSW0_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                             0x0

#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00001628)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001628)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_RMSK                                                                                                          0xffffffff
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_BMSK                                                                            0xffffffff
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_MMSS_OCMEM_OSW1_QRIB_XPU2_ACR_SHFT                                                                                   0x0

#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x0000162c)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000162c)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                     0x10001
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_BMSK                                                               0x10000
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                  0x10
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                             0x1
#define HWIO_TCSR_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSW1_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                             0x0

#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00001630)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001630)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_RMSK                                                                                                         0xffffffff
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_BMSK                                                                          0xffffffff
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_MMSS_OCMEM_OSWDM_QRIB_XPU2_ACR_SHFT                                                                                 0x0

#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00001284)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001284)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                    0x10001
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_BMSK                                                             0x10000
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                0x10
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                           0x1
#define HWIO_TCSR_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSWDM_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                           0x0

#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00001638)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001638)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_RMSK                                                                                                        0xffffffff
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_BMSK                                                                        0xffffffff
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_ACR_SHFT                                                                               0x0

#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00001304)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001304)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                   0x10001
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_BMSK                                                           0x10000
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_SHFT                                                              0x10
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                         0x1
#define HWIO_TCSR_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_MMSS_OCMEM_OSWSYS_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                         0x0

#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00001660)
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001660)
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                     0x1f001f
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_PCIE_MSTR0_QRIB_VMIDMT_ACR_INIT_BMSK                                                                     0x1f0000
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_PCIE_MSTR0_QRIB_VMIDMT_ACR_INIT_SHFT                                                                         0x10
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_PCIE_MSTR0_VMIDMT_VMID_INIT_BMSK                                                                             0x1f
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_INIT_ACR_INIT_PCIE_MSTR0_VMIDMT_VMID_INIT_SHFT                                                                              0x0

#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00001664)
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001664)
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_RMSK                                                                                                                     0x1
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_PCIE_MSTR0_QRIB_VMIDMT_INIT_EN_BMSK                                                                                      0x1
#define HWIO_TCSR_PCIE_MSTR0_QRIB_VMIDMT_EN_PCIE_MSTR0_QRIB_VMIDMT_INIT_EN_SHFT                                                                                      0x0

#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00001668)
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001668)
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                     0x1f001f
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_PCIE_MSTR1_QRIB_VMIDMT_ACR_INIT_BMSK                                                                     0x1f0000
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_PCIE_MSTR1_QRIB_VMIDMT_ACR_INIT_SHFT                                                                         0x10
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_PCIE_MSTR1_VMIDMT_VMID_INIT_BMSK                                                                             0x1f
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_INIT_ACR_INIT_PCIE_MSTR1_VMIDMT_VMID_INIT_SHFT                                                                              0x0

#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000166c)
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000166c)
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_RMSK                                                                                                                     0x1
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_PCIE_MSTR1_QRIB_VMIDMT_INIT_EN_BMSK                                                                                      0x1
#define HWIO_TCSR_PCIE_MSTR1_QRIB_VMIDMT_EN_PCIE_MSTR1_QRIB_VMIDMT_INIT_EN_SHFT                                                                                      0x0

#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00001670)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001670)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_PCIE_PARF0_QRIB_XPU2_ACR_BMSK                                                                                      0xffffffff
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_ACR_PCIE_PARF0_QRIB_XPU2_ACR_SHFT                                                                                             0x0

#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00001674)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001674)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                          0x10001
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                         0x10000
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                            0x10
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                       0x1
#define HWIO_TCSR_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_PCIE_PARF0_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                       0x0

#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00001678)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001678)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_PCIE_PARF1_QRIB_XPU2_ACR_BMSK                                                                                      0xffffffff
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_ACR_PCIE_PARF1_QRIB_XPU2_ACR_SHFT                                                                                             0x0

#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x0000167c)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000167c)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                          0x10001
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                         0x10000
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                            0x10
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                       0x1
#define HWIO_TCSR_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_PCIE_PARF1_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                       0x0

#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00001680)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001680)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_PCIE_SLV0_QRIB_XPU2_ACR_BMSK                                                                                        0xffffffff
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_ACR_PCIE_SLV0_QRIB_XPU2_ACR_SHFT                                                                                               0x0

#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00001684)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001684)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                           0x10001
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                           0x10000
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                              0x10
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                         0x1
#define HWIO_TCSR_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_PCIE_SLV0_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                         0x0

#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00001688)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001688)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_PCIE_SLV1_QRIB_XPU2_ACR_BMSK                                                                                        0xffffffff
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_ACR_PCIE_SLV1_QRIB_XPU2_ACR_SHFT                                                                                               0x0

#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0000168c)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000168c)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                           0x10001
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                           0x10000
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                              0x10
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                         0x1
#define HWIO_TCSR_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_PCIE_SLV1_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                         0x0

#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00001690)
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001690)
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                       0x1f001f
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_USB_PRIM_QRIB_VMIDMT_ACR_INIT_BMSK                                                                         0x1f0000
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_USB_PRIM_QRIB_VMIDMT_ACR_INIT_SHFT                                                                             0x10
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_USB_PRIM_VMIDMT_VMID_INIT_BMSK                                                                                 0x1f
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_INIT_ACR_INIT_USB_PRIM_VMIDMT_VMID_INIT_SHFT                                                                                  0x0

#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00001694)
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001694)
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_RMSK                                                                                                                       0x1
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_USB_PRIM_QRIB_VMIDMT_INIT_EN_BMSK                                                                                          0x1
#define HWIO_TCSR_USB_PRIM_QRIB_VMIDMT_EN_USB_PRIM_QRIB_VMIDMT_INIT_EN_SHFT                                                                                          0x0

#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000016a0)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000016a0)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_RMSK                                                                                                                 0xffffffff
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_USB_PRIM_QRIB_XPU2_ACR_BMSK                                                                                          0xffffffff
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_ACR_USB_PRIM_QRIB_XPU2_ACR_SHFT                                                                                                 0x0

#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x000016a4)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000016a4)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                            0x10001
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                             0x10000
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                                0x10
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                           0x1
#define HWIO_TCSR_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_USB_PRIM_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                           0x0

#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00001840)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001840)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_LPASS_AXIM_QRIB_XPU2_ACR_BMSK                                                                                      0xffffffff
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_ACR_LPASS_AXIM_QRIB_XPU2_ACR_SHFT                                                                                             0x0

#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00001844)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001844)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                          0x10001
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                         0x10000
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                            0x10
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                       0x1
#define HWIO_TCSR_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_LPASS_AXIM_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                       0x0

#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00001848)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001848)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_RMSK                                                                                                          0xffffffff
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_BMSK                                                                            0xffffffff
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_LPASS_CORE_AXIM_QRIB_XPU2_ACR_SHFT                                                                                   0x0

#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x0000184c)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000184c)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                     0x10001
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_BMSK                                                               0x10000
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                  0x10
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                             0x1
#define HWIO_TCSR_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_LPASS_CORE_AXIM_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                             0x0

#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00001854)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001854)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_ADDR, HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_RMSK)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_ADDR,m,v,HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_IN)
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_COPSS_QRIB_APU_XPU2_ACR_BMSK                                                                                        0xffffffff
#define HWIO_TCSR_COPSS_QRIB_APU_XPU2_ACR_COPSS_QRIB_APU_XPU2_ACR_SHFT                                                                                               0x0

#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00002000)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002000)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RMSK                                                                                                                  0xffffffff
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ADDR, HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RMSK)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ADDR, m)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MPM_QDSS_XPU2_NON_SECURE_INTR_BMSK                                                                                    0x80000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MPM_QDSS_XPU2_NON_SECURE_INTR_SHFT                                                                                          0x1f
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_DDR_PHY_CFG_XPU2_NON_SECURE_INTR_BMSK                                                                                 0x40000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_DDR_PHY_CFG_XPU2_NON_SECURE_INTR_SHFT                                                                                       0x1e
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_NOC_CFG_XPU2_NON_SECURE_INTR_BMSK                                                                                     0x20000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_NOC_CFG_XPU2_NON_SECURE_INTR_SHFT                                                                                           0x1d
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_LPASS_IRQ_OUT_SECURITY_BMSK                                                                                           0x10000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_LPASS_IRQ_OUT_SECURITY_SHFT                                                                                                 0x1c
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TLMM_XPU_NON_SECURE_INTR_BMSK                                                                                          0x8000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_TLMM_XPU_NON_SECURE_INTR_SHFT                                                                                               0x1b
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SPDM_XPU_NON_SECURE_INTR_BMSK                                                                                          0x4000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SPDM_XPU_NON_SECURE_INTR_SHFT                                                                                               0x1a
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SPMI_RPU_NON_SECURE_INTR_BMSK                                                                                          0x2000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_SPMI_RPU_NON_SECURE_INTR_SHFT                                                                                               0x19
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PMIC_ARB_APU_NON_SECURE_INTR_BMSK                                                                                      0x1000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_PMIC_ARB_APU_NON_SECURE_INTR_SHFT                                                                                           0x18
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCIMEM_RPU_NON_SECURE_INTR_BMSK                                                                                         0x800000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCIMEM_RPU_NON_SECURE_INTR_SHFT                                                                                             0x17
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_CH1_XPU2_NS_INTERRUPT_BMSK                                                                                         0x400000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_CH1_XPU2_NS_INTERRUPT_SHFT                                                                                             0x16
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_CH0_XPU2_NS_INTERRUPT_BMSK                                                                                         0x200000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_CH0_XPU2_NS_INTERRUPT_SHFT                                                                                             0x15
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_CFG_XPU2_NS_INTERRUPT_BMSK                                                                                         0x100000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_CFG_XPU2_NS_INTERRUPT_SHFT                                                                                             0x14
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_GCC_XPU_NON_SECURE_INTR_BMSK                                                                                             0x80000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_GCC_XPU_NON_SECURE_INTR_SHFT                                                                                                0x13
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RPM_APU_NON_SEC_INTR_BMSK                                                                                                0x40000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_RPM_APU_NON_SEC_INTR_SHFT                                                                                                   0x12
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MSG_RAM_XPU_NS_INTR_BMSK                                                                                                 0x20000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MSG_RAM_XPU_NS_INTR_SHFT                                                                                                    0x11
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_WCSS_APU_NON_SECURE_IRQ_BMSK                                                                                             0x10000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_WCSS_APU_NON_SECURE_IRQ_SHFT                                                                                                0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_APP_XPU2_NS_INTR_BMSK                                                                                                0x8000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_BIMC_APP_XPU2_NS_INTR_SHFT                                                                                                   0xf
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_APCS_SYSKSMPUNONSECUREINT_BMSK                                                                                            0x4000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_APCS_SYSKSMPUNONSECUREINT_SHFT                                                                                               0xe
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_COPSS_APU_NON_SECURE_IRQ_BMSK                                                                                             0x2000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_COPSS_APU_NON_SECURE_IRQ_SHFT                                                                                                0xd
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_USB30_XPU_CONF_NON_SECURE_IRQ_BMSK                                                                                        0x1000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_USB30_XPU_CONF_NON_SECURE_IRQ_SHFT                                                                                           0xc
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCMEM_OSWSYS_MPU_NON_SECURE_INTR_BMSK                                                                                      0x800
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCMEM_OSWSYS_MPU_NON_SECURE_INTR_SHFT                                                                                        0xb
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCMEM_OSW1_MPU_NON_SECURE_INTR_BMSK                                                                                        0x400
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCMEM_OSW1_MPU_NON_SECURE_INTR_SHFT                                                                                          0xa
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCMEM_OSW0_MPU_NON_SECURE_INTR_BMSK                                                                                        0x200
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCMEM_OSW0_MPU_NON_SECURE_INTR_SHFT                                                                                          0x9
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCMEM_DM_RPU_NON_SECURE_INTR_BMSK                                                                                          0x100
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCMEM_DM_RPU_NON_SECURE_INTR_SHFT                                                                                            0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCMEM_RPU_NON_SECURE_INTR_BMSK                                                                                              0x80
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OCMEM_RPU_NON_SECURE_INTR_SHFT                                                                                               0x7
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MDSS_VBIF_XPU2_NON_SECURE_INTR_BMSK                                                                                         0x40
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MDSS_VBIF_XPU2_NON_SECURE_INTR_SHFT                                                                                          0x6
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_CAMSS_JPEG_VBIF_XPU2_NON_SECURE_INTR_BMSK                                                                                   0x20
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_CAMSS_JPEG_VBIF_XPU2_NON_SECURE_INTR_SHFT                                                                                    0x5
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_CAMSS_VFE_VBIF_XPU2_NON_SECURE_INTR_BMSK                                                                                    0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_CAMSS_VFE_VBIF_XPU2_NON_SECURE_INTR_SHFT                                                                                     0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MMCC_XPU2_NON_SECURE_INTR_BMSK                                                                                               0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MMCC_XPU2_NON_SECURE_INTR_SHFT                                                                                               0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_VENUS0_XPU2_NON_SECURE_INTR_BMSK                                                                                             0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_VENUS0_XPU2_NON_SECURE_INTR_SHFT                                                                                             0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OXILI_XPU2_NON_SECURE_INTR_BMSK                                                                                              0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_OXILI_XPU2_NON_SECURE_INTR_SHFT                                                                                              0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MSS_XPU2_INTR_BMSK                                                                                                           0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_MSS_XPU2_INTR_SHFT                                                                                                           0x0

#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00002004)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002004)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_RMSK                                                                                                                  0xffffffff
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ADDR, HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_RMSK)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ADDR, m)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_RPM_MPU_NON_SEC_INTR_BMSK                                                                                             0x80000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_RPM_MPU_NON_SEC_INTR_SHFT                                                                                                   0x1f
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_OCIMEM_MPU_NON_SECURE_INTR_BMSK                                                                                       0x40000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_OCIMEM_MPU_NON_SECURE_INTR_SHFT                                                                                             0x1e
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_SEC_CTRL_XPU2_NON_SEC_IRQ_BMSK                                                                                        0x20000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_SEC_CTRL_XPU2_NON_SEC_IRQ_SHFT                                                                                              0x1d
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_LPASS_IRQ_OUT_SECURITY_BMSK                                                                                           0x10000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_LPASS_IRQ_OUT_SECURITY_SHFT                                                                                                 0x1c
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_DEHR_XPU_NON_SECURE_INTR_BMSK                                                                                          0x8000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_DEHR_XPU_NON_SECURE_INTR_SHFT                                                                                               0x1b
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_VENUS0_VBIF_XPU2_NON_SECURE_INTR_BMSK                                                                                  0x4000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_VENUS0_VBIF_XPU2_NON_SECURE_INTR_SHFT                                                                                       0x1a
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_OXILI_VBIF_XPU2_NON_SECURE_INTR_BMSK                                                                                   0x2000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_OXILI_VBIF_XPU2_NON_SECURE_INTR_SHFT                                                                                        0x19
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_MDSS_XPU2_NON_SECURE_INTR_BMSK                                                                                         0x1000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_MDSS_XPU2_NON_SECURE_INTR_SHFT                                                                                              0x18
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_QDSS_BAM_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                     0x800000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_QDSS_BAM_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                         0x17
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_MPM_XPU2_NON_SECURE_INTR_BMSK                                                                                           0x400000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_MPM_XPU2_NON_SECURE_INTR_SHFT                                                                                               0x16
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_BOOT_ROM_NON_SECURE_INTR_BMSK                                                                                           0x200000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_BOOT_ROM_NON_SECURE_INTR_SHFT                                                                                               0x15
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_MMSS_GFX_RBCPR_XPU2_NON_SECURE_INTR_BMSK                                                                                0x100000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_MMSS_GFX_RBCPR_XPU2_NON_SECURE_INTR_SHFT                                                                                    0x14
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_MMSS_MISC_XPU2_NON_SECURE_INTR_BMSK                                                                                      0x80000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_MMSS_MISC_XPU2_NON_SECURE_INTR_SHFT                                                                                         0x13
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_PCIE20_1_INT_PARF_XPU2_NON_SECURE_INTR_BMSK                                                                              0x40000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_PCIE20_1_INT_PARF_XPU2_NON_SECURE_INTR_SHFT                                                                                 0x12
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_MMSS_NOC_XPU2_NON_SECURE_INTR_BMSK                                                                                       0x20000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_MMSS_NOC_XPU2_NON_SECURE_INTR_SHFT                                                                                          0x11
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_OCMEM_OSWDM_MPU_NON_SECURE_INTR_BMSK                                                                                     0x10000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_OCMEM_OSWDM_MPU_NON_SECURE_INTR_SHFT                                                                                        0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_CAMSS_XPU2_NON_SECURE_INTR_BMSK                                                                                           0x8000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_CAMSS_XPU2_NON_SECURE_INTR_SHFT                                                                                              0xf
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_CRYPTO1_BAM_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                    0x4000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_CRYPTO1_BAM_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                       0xe
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_CRYPTO0_BAM_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                    0x2000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_CRYPTO0_BAM_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                       0xd
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_O_TCSR_MUTEX_NON_SECURE_INTR_BMSK                                                                                         0x1000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_O_TCSR_MUTEX_NON_SECURE_INTR_SHFT                                                                                            0xc
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_O_TCSR_REGS_NON_SECURE_INTR_BMSK                                                                                           0x800
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_O_TCSR_REGS_NON_SECURE_INTR_SHFT                                                                                             0xb
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_COPSS_MPU_NON_SECURE_IRQ_BMSK                                                                                              0x400
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_COPSS_MPU_NON_SECURE_IRQ_SHFT                                                                                                0xa
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_RESERVEBIT_BMSK                                                                                                            0x200
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_RESERVEBIT_SHFT                                                                                                              0x9
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_USB1_HS_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                         0x100
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_USB1_HS_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                           0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_SDC4_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                             0x80
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_SDC4_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                              0x7
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_SDC3_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                             0x40
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_SDC3_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                              0x6
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_SDC2_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                             0x20
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_SDC2_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                              0x5
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_SDC1_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                             0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_SDC1_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                              0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_TSIF_BAM_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                          0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_TSIF_BAM_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                          0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_BLSP2_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                             0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_BLSP2_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                             0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_BLSP1_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                             0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_BLSP1_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                             0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_BAM_DMA_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                           0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_BAM_DMA_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                           0x0

#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00002008)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002008)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_RMSK                                                                                                                      0x3fff
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ADDR, HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_RMSK)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ADDR, m)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_RESERVEBIT_2_BMSK                                                                                                         0x2000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_RESERVEBIT_2_SHFT                                                                                                            0xd
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_FD_VBIF_XPU_NON_SECURE_INTR_BMSK                                                                                          0x1000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_FD_VBIF_XPU_NON_SECURE_INTR_SHFT                                                                                             0xc
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_FD_XPU_NON_SECURE_INTR_BMSK                                                                                                0x800
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_FD_XPU_NON_SECURE_INTR_SHFT                                                                                                  0xb
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_UFS_XPU_NON_SECURE_INTR_BMSK                                                                                               0x400
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_UFS_XPU_NON_SECURE_INTR_SHFT                                                                                                 0xa
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_CAMSS_CPP_VBIF_XPU2_NON_SECURE_INTR_BMSK                                                                                   0x200
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_CAMSS_CPP_VBIF_XPU2_NON_SECURE_INTR_SHFT                                                                                     0x9
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_RICA_CORE_TOP_XPU2_NON_SECURE_IRQ_BMSK                                                                                     0x100
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_RICA_CORE_TOP_XPU2_NON_SECURE_IRQ_SHFT                                                                                       0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_RICA_CORE_VBIF_XPU2_NON_SECURE_IRQ_BMSK                                                                                     0x80
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_RICA_CORE_VBIF_XPU2_NON_SECURE_IRQ_SHFT                                                                                      0x7
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_IPA_BAM_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                          0x40
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_IPA_BAM_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                           0x6
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_RESERVEBIT_0_BMSK                                                                                                           0x20
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_RESERVEBIT_0_SHFT                                                                                                            0x5
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_UFS_ICE_XPU2_NON_SECURE_INTR_BMSK                                                                                           0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_UFS_ICE_XPU2_NON_SECURE_INTR_SHFT                                                                                            0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_PCIE20_1_INT_SLV_XPU2_NON_SECURE_INTR_BMSK                                                                                   0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_PCIE20_1_INT_SLV_XPU2_NON_SECURE_INTR_SHFT                                                                                   0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_CRYPTO2_BAM_APU_NON_SEC_ERROR_IRQ_BMSK                                                                                       0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_CRYPTO2_BAM_APU_NON_SEC_ERROR_IRQ_SHFT                                                                                       0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_PCIE20_0_INT_SLV_XPU2_NON_SECURE_INTR_BMSK                                                                                   0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_PCIE20_0_INT_SLV_XPU2_NON_SECURE_INTR_SHFT                                                                                   0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_PCIE20_0_INT_PARF_XPU2_NON_SECURE_INTR_BMSK                                                                                  0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_PCIE20_0_INT_PARF_XPU2_NON_SECURE_INTR_SHFT                                                                                  0x0

#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00002040)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OFFS                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002040)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RMSK                                                                                                           0xffffffff
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MPM_QDSS_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                      0x80000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MPM_QDSS_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                            0x1f
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_DDR_PHY_CFG_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                   0x40000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_DDR_PHY_CFG_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                         0x1e
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_NOC_CFG_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                       0x20000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_NOC_CFG_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                             0x1d
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_LPASS_IRQ_OUT_SECURITY_BMSK                                                                                    0x10000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_LPASS_IRQ_OUT_SECURITY_SHFT                                                                                          0x1c
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TLMM_XPU_NON_SECURE_INTR_ENABLE_BMSK                                                                            0x8000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_TLMM_XPU_NON_SECURE_INTR_ENABLE_SHFT                                                                                 0x1b
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SPDM_XPU_NON_SECURE_INTR_ENABLE_BMSK                                                                            0x4000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SPDM_XPU_NON_SECURE_INTR_ENABLE_SHFT                                                                                 0x1a
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SPMI_RPU_NON_SECURE_INTR_ENABLE_BMSK                                                                            0x2000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_SPMI_RPU_NON_SECURE_INTR_ENABLE_SHFT                                                                                 0x19
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PMIC_ARB_APU_NON_SECURE_INTR_ENABLE_BMSK                                                                        0x1000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_PMIC_ARB_APU_NON_SECURE_INTR_ENABLE_SHFT                                                                             0x18
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCIMEM_RPU_NON_SECURE_INTR_ENABLE_BMSK                                                                           0x800000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCIMEM_RPU_NON_SECURE_INTR_ENABLE_SHFT                                                                               0x17
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_CH1_XPU2_NS_INTERRUPT_BMSK                                                                                  0x400000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_CH1_XPU2_NS_INTERRUPT_SHFT                                                                                      0x16
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_CH0_XPU2_NS_INTERRUPT_BMSK                                                                                  0x200000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_CH0_XPU2_NS_INTERRUPT_SHFT                                                                                      0x15
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_CFG_XPU2_NS_INTERRUPT_BMSK                                                                                  0x100000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_CFG_XPU2_NS_INTERRUPT_SHFT                                                                                      0x14
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_GCC_XPU_NON_SECURE_INTR_ENABLE_BMSK                                                                               0x80000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_GCC_XPU_NON_SECURE_INTR_ENABLE_SHFT                                                                                  0x13
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RPM_APU_NON_SEC_INTR_ENABLE_BMSK                                                                                  0x40000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_RPM_APU_NON_SEC_INTR_ENABLE_SHFT                                                                                     0x12
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MSG_RAM_XPU_NS_INTR_ENABLE_BMSK                                                                                   0x20000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MSG_RAM_XPU_NS_INTR_ENABLE_SHFT                                                                                      0x11
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_WCSS_APU_NON_SECURE_IRQ_ENABLE_BMSK                                                                               0x10000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_WCSS_APU_NON_SECURE_IRQ_ENABLE_SHFT                                                                                  0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_APP_XPU2_NS_INTR_ENABLE_BMSK                                                                                  0x8000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_BIMC_APP_XPU2_NS_INTR_ENABLE_SHFT                                                                                     0xf
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_APCS_SYSKSMPUNONSECUREINT_BMSK                                                                                     0x4000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_APCS_SYSKSMPUNONSECUREINT_SHFT                                                                                        0xe
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_COPSS_APU_NON_SECURE_IRQ_ENABLE_BMSK                                                                               0x2000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_COPSS_APU_NON_SECURE_IRQ_ENABLE_SHFT                                                                                  0xd
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_USB30_XPU_CONF_NON_SECURE_IRQ_ENABLE_BMSK                                                                          0x1000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_USB30_XPU_CONF_NON_SECURE_IRQ_ENABLE_SHFT                                                                             0xc
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCMEM_OSWSYS_MPU_NON_SECURE_INTR_ENABLE_BMSK                                                                        0x800
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCMEM_OSWSYS_MPU_NON_SECURE_INTR_ENABLE_SHFT                                                                          0xb
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCMEM_OSW1_MPU_NON_SECURE_INTR_ENABLE_BMSK                                                                          0x400
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCMEM_OSW1_MPU_NON_SECURE_INTR_ENABLE_SHFT                                                                            0xa
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCMEM_OSW0_MPU_NON_SECURE_INTR_ENABLE_BMSK                                                                          0x200
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCMEM_OSW0_MPU_NON_SECURE_INTR_ENABLE_SHFT                                                                            0x9
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCMEM_DM_RPU_NON_SECURE_INTR_ENABLE_BMSK                                                                            0x100
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCMEM_DM_RPU_NON_SECURE_INTR_ENABLE_SHFT                                                                              0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCMEM_RPU_NON_SECURE_INTR_ENABLE_BMSK                                                                                0x80
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OCMEM_RPU_NON_SECURE_INTR_ENABLE_SHFT                                                                                 0x7
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MDSS_VBIF_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                           0x40
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MDSS_VBIF_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                            0x6
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_CAMSS_JPEG_VBIF_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                     0x20
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_CAMSS_JPEG_VBIF_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                      0x5
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_CAMSS_VFE_VBIF_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                      0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_CAMSS_VFE_VBIF_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                       0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MMCC_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                                 0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MMCC_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                                 0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_VENUS0_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                               0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_VENUS0_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                               0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OXILI_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                                0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_OXILI_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                                0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MSS_XPU2_INTR_ENABLE_BMSK                                                                                             0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR0_ENABLE_MSS_XPU2_INTR_ENABLE_SHFT                                                                                             0x0

#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_ADDR                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00002044)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_OFFS                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002044)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_RMSK                                                                                                           0xffffffff
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_RPM_MPU_NON_SEC_INTER_ENABLE_BMSK                                                                              0x80000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_RPM_MPU_NON_SEC_INTER_ENABLE_SHFT                                                                                    0x1f
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_OCIMEM_MPU_NON_SECURE_INTER_ENABLE_BMSK                                                                        0x40000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_OCIMEM_MPU_NON_SECURE_INTER_ENABLE_SHFT                                                                              0x1e
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_SEC_CTRL_XPU2_NON_SEC_IRQ_ENABLE_BMSK                                                                          0x20000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_SEC_CTRL_XPU2_NON_SEC_IRQ_ENABLE_SHFT                                                                                0x1d
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_LPASS_IRQ_OUT_SECURITY_ENABLE_BMSK                                                                             0x10000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_LPASS_IRQ_OUT_SECURITY_ENABLE_SHFT                                                                                   0x1c
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_DEHR_XPU_NON_SECURE_INTER_ENABLE_BMSK                                                                           0x8000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_DEHR_XPU_NON_SECURE_INTER_ENABLE_SHFT                                                                                0x1b
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_VENUS0_VBIF_XPU2_NON_SECURE_INTER_ENABLE_BMSK                                                                   0x4000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_VENUS0_VBIF_XPU2_NON_SECURE_INTER_ENABLE_SHFT                                                                        0x1a
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_OXILI_VBIF_XPU2_NON_SECURE_INTER_ENABLE_BMSK                                                                    0x2000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_OXILI_VBIF_XPU2_NON_SECURE_INTER_ENABLE_SHFT                                                                         0x19
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_MDSS_XPU2_NON_SECURE_INTER_ENABLE_BMSK                                                                          0x1000000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_MDSS_XPU2_NON_SECURE_INTER_ENABLE_SHFT                                                                               0x18
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_QDSS_BAM_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                       0x800000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_QDSS_BAM_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                           0x17
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_MPM_XPU2_NON_SECURE_INTER_ENABLE_BMSK                                                                            0x400000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_MPM_XPU2_NON_SECURE_INTER_ENABLE_SHFT                                                                                0x16
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_BOOT_ROM_NON_SECURE_INTER_ENABLE_BMSK                                                                            0x200000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_BOOT_ROM_NON_SECURE_INTER_ENABLE_SHFT                                                                                0x15
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_MMSS_GFX_RBCPR_XPU2_NON_SECURE_INTER_ENABLE_BMSK                                                                 0x100000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_MMSS_GFX_RBCPR_XPU2_NON_SECURE_INTER_ENABLE_SHFT                                                                     0x14
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_MMSS_MISC_XPU2_NON_SECURE_INTER_ENABLE_BMSK                                                                       0x80000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_MMSS_MISC_XPU2_NON_SECURE_INTER_ENABLE_SHFT                                                                          0x13
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_PCIE20_1_INT_PARF_XPU2_NON_SECURE_INTER_ENABLE_BMSK                                                               0x40000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_PCIE20_1_INT_PARF_XPU2_NON_SECURE_INTER_ENABLE_SHFT                                                                  0x12
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_MMSS_NOC_XPU2_NON_SECURE_INTER_ENABLE_BMSK                                                                        0x20000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_MMSS_NOC_XPU2_NON_SECURE_INTER_ENABLE_SHFT                                                                           0x11
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_OCMEM_OSWDM_MPU_NON_SECURE_INTER_ENABLE_BMSK                                                                      0x10000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_OCMEM_OSWDM_MPU_NON_SECURE_INTER_ENABLE_SHFT                                                                         0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_CAMSS_XPU2_NON_SECURE_INTER_ENABLE_BMSK                                                                            0x8000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_CAMSS_XPU2_NON_SECURE_INTER_ENABLE_SHFT                                                                               0xf
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_CRYPTO1_BAM_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                      0x4000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_CRYPTO1_BAM_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                         0xe
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_CRYPTO0_BAM_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                      0x2000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_CRYPTO0_BAM_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                         0xd
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_O_TCSR_MUTEX_NON_SECURE_INTER_ENABLE_BMSK                                                                          0x1000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_O_TCSR_MUTEX_NON_SECURE_INTER_ENABLE_SHFT                                                                             0xc
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_O_TCSR_REGS_NON_SECURE_INTER_ENABLE_BMSK                                                                            0x800
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_O_TCSR_REGS_NON_SECURE_INTER_ENABLE_SHFT                                                                              0xb
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_COPSS_MPU_NON_SECURE_IRQ_ENABLE_BMSK                                                                                0x400
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_COPSS_MPU_NON_SECURE_IRQ_ENABLE_SHFT                                                                                  0xa
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_RESERVEBIT_BMSK                                                                                                     0x200
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_RESERVEBIT_SHFT                                                                                                       0x9
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_USB1_HS_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                           0x100
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_USB1_HS_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                             0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_SDC4_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                               0x80
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_SDC4_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                0x7
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_SDC3_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                               0x40
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_SDC3_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                0x6
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_SDC2_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                               0x20
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_SDC2_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                0x5
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_SDC1_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                               0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_SDC1_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_TSIF_BAM_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                            0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_TSIF_BAM_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                            0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_BLSP2_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                               0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_BLSP2_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                               0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_BLSP1_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                               0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_BLSP1_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                               0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_BAM_DMA_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                             0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR1_ENABLE_BAM_DMA_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                             0x0

#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_ADDR                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00002048)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_OFFS                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002048)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_RMSK                                                                                                               0x3fff
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_RESERVEBIT_2_BMSK                                                                                                  0x2000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_RESERVEBIT_2_SHFT                                                                                                     0xd
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_FD_VBIF_XPU_NON_SECURE_INTR_ENABLE_BMSK                                                                            0x1000
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_FD_VBIF_XPU_NON_SECURE_INTR_ENABLE_SHFT                                                                               0xc
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_FD_XPU_NON_SECURE_INTR_ENABLE_BMSK                                                                                  0x800
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_FD_XPU_NON_SECURE_INTR_ENABLE_SHFT                                                                                    0xb
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_UFS_XPU_NON_SECURE_INTR_ENABLE_BMSK                                                                                 0x400
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_UFS_XPU_NON_SECURE_INTR_ENABLE_SHFT                                                                                   0xa
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_CAMSS_CPP_VBIF_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                     0x200
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_CAMSS_CPP_VBIF_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                       0x9
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_RICA_CORE_TOP_XPU2_NON_SECURE_IRQ_ENABLE_BMSK                                                                       0x100
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_RICA_CORE_TOP_XPU2_NON_SECURE_IRQ_ENABLE_SHFT                                                                         0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_RICA_CORE_VBIF_XPU2_NON_SECURE_IRQ_ENABLE_BMSK                                                                       0x80
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_RICA_CORE_VBIF_XPU2_NON_SECURE_IRQ_ENABLE_SHFT                                                                        0x7
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_IPA_BAM_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                            0x40
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_IPA_BAM_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                             0x6
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_RESERVEBIT_0_BMSK                                                                                                    0x20
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_RESERVEBIT_0_SHFT                                                                                                     0x5
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_UFS_ICE_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                             0x10
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_UFS_ICE_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                              0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_PCIE20_1_INT_SLV_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                     0x8
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_PCIE20_1_INT_SLV_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                     0x3
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_CRYPTO2_BAM_APU_NON_SEC_ERROR_IRQ_ENABLE_BMSK                                                                         0x4
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_CRYPTO2_BAM_APU_NON_SEC_ERROR_IRQ_ENABLE_SHFT                                                                         0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_PCIE20_0_INT_SLV_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                     0x2
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_PCIE20_0_INT_SLV_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                     0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_PCIE20_0_INT_PARF_XPU2_NON_SECURE_INTR_ENABLE_BMSK                                                                    0x1
#define HWIO_TCSR_SS_XPU2_NON_SEC_INTR2_ENABLE_PCIE20_0_INT_PARF_XPU2_NON_SECURE_INTR_ENABLE_SHFT                                                                    0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00002010)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002010)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RMSK                                                                                                          0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_VENUS0_VBIF_VMIDMT_NSGIRPT1_BMSK                                                                              0x80000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_VENUS0_VBIF_VMIDMT_NSGIRPT1_SHFT                                                                                    0x1f
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_VENUS0_VBIF_VMIDMT_NSGIRPT0_BMSK                                                                              0x40000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_VENUS0_VBIF_VMIDMT_NSGIRPT0_SHFT                                                                                    0x1e
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_QDSS_BAM_VMIDMT_NSGIRPT_BMSK                                                                                  0x20000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_QDSS_BAM_VMIDMT_NSGIRPT_SHFT                                                                                        0x1d
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RICA_CORE_VMIDMT_NSG_IRQ_BMSK                                                                                 0x10000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RICA_CORE_VMIDMT_NSG_IRQ_SHFT                                                                                       0x1c
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RPM_VMIDMT_NSG_IRQ_BMSK                                                                                        0x8000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RPM_VMIDMT_NSG_IRQ_SHFT                                                                                             0x1b
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_OCMEM_DMOCMEM_VMIDMT_NSGIRPT_BMSK                                                                              0x4000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_OCMEM_DMOCMEM_VMIDMT_NSGIRPT_SHFT                                                                                   0x1a
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_CAMSS_VMIDMT_NSGIRPT_BMSK                                                                                      0x2000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_CAMSS_VMIDMT_NSGIRPT_SHFT                                                                                           0x19
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_CRYPTO1_VMIDMT_NSGIRPT_IRQ_BMSK                                                                                0x1000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_CRYPTO1_VMIDMT_NSGIRPT_IRQ_SHFT                                                                                     0x18
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_CRYPTO0_VMIDMT_NSGIRPT_IRQ_BMSK                                                                                 0x800000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_CRYPTO0_VMIDMT_NSGIRPT_IRQ_SHFT                                                                                     0x17
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RESERVEBIT_2_BMSK                                                                                               0x400000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RESERVEBIT_2_SHFT                                                                                                   0x16
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_USB1_HS_VMIDMT_NSGIRPT_BMSK                                                                                     0x200000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_USB1_HS_VMIDMT_NSGIRPT_SHFT                                                                                         0x15
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_TSIF_BAM_VMIDMT_NSGIRPT_BMSK                                                                                    0x100000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_TSIF_BAM_VMIDMT_NSGIRPT_SHFT                                                                                        0x14
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_SDC4_VMIDMT_NSGIRPT_BMSK                                                                                         0x80000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_SDC4_VMIDMT_NSGIRPT_SHFT                                                                                            0x13
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_SDC3_VMIDMT_NSGIRPT_BMSK                                                                                         0x40000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_SDC3_VMIDMT_NSGIRPT_SHFT                                                                                            0x12
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_SDC2_VMIDMT_NSGIRPT_BMSK                                                                                         0x20000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_SDC2_VMIDMT_NSGIRPT_SHFT                                                                                            0x11
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_SDC1_VMIDMT_NSGIRPT_BMSK                                                                                         0x10000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_SDC1_VMIDMT_NSGIRPT_SHFT                                                                                            0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_BLSP2_VMIDMT_NSGIRPT_BMSK                                                                                         0x8000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_BLSP2_VMIDMT_NSGIRPT_SHFT                                                                                            0xf
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_BLSP1_VMIDMT_NSGIRPT_BMSK                                                                                         0x4000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_BLSP1_VMIDMT_NSGIRPT_SHFT                                                                                            0xe
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_BAM_DMA_VMIDMT_NSGIRPT_BMSK                                                                                       0x2000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_BAM_DMA_VMIDMT_NSGIRPT_SHFT                                                                                          0xd
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_SPDM_VMID_NSGIRPT_BMSK                                                                                            0x1000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_SPDM_VMID_NSGIRPT_SHFT                                                                                               0xc
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_QDSS_DAP_VMIDMT_NSGIRPT_BMSK                                                                                       0x800
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_QDSS_DAP_VMIDMT_NSGIRPT_SHFT                                                                                         0xb
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_QDSS_TRACE_VMIDMT_NSGIRPT_BMSK                                                                                     0x400
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_QDSS_TRACE_VMIDMT_NSGIRPT_SHFT                                                                                       0xa
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_WCSS_VMIDMT_NSGIRPT_BMSK                                                                                           0x200
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_WCSS_VMIDMT_NSGIRPT_SHFT                                                                                             0x9
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_USB30_VMIDMT_NSGIRPT_IRQ_BMSK                                                                                      0x100
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_USB30_VMIDMT_NSGIRPT_IRQ_SHFT                                                                                        0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_OCMEM_DMDDR_VMIDMT_NSGIRPT_BMSK                                                                                     0x80
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_OCMEM_DMDDR_VMIDMT_NSGIRPT_SHFT                                                                                      0x7
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_LPASS_IRQ_OUT_SECURITY_13_BMSK                                                                                      0x40
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_LPASS_IRQ_OUT_SECURITY_13_SHFT                                                                                       0x6
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RESERVEBIT_1_BMSK                                                                                                   0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_RESERVEBIT_1_SHFT                                                                                                    0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_UFS_VMIDMT_NSGIRPT_BMSK                                                                                             0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_UFS_VMIDMT_NSGIRPT_SHFT                                                                                              0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_VENUS0_CPU_VMIDMT_NSGIRPT_BMSK                                                                                       0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_VENUS0_CPU_VMIDMT_NSGIRPT_SHFT                                                                                       0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_LPASS_IRQ_OUT_SECURITY_5_BMSK                                                                                        0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_LPASS_IRQ_OUT_SECURITY_5_SHFT                                                                                        0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_OXILI_RBBM_VMIDMT_NSGIRPT_BMSK                                                                                       0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_OXILI_RBBM_VMIDMT_NSGIRPT_SHFT                                                                                       0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_MSS_VMIDMT_CLIENT_SUMMARY_INTR_BMSK                                                                                  0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_MSS_VMIDMT_CLIENT_SUMMARY_INTR_SHFT                                                                                  0x0

#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00002014)
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002014)
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_RMSK                                                                                                                  0x7ff
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ADDR, HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_RESERVEBIT_2_BMSK                                                                                                     0x400
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_RESERVEBIT_2_SHFT                                                                                                       0xa
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_RESERVEBIT_1_BMSK                                                                                                     0x200
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_RESERVEBIT_1_SHFT                                                                                                       0x9
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_FD_MMU_NSG_IRQ_BMSK                                                                                                   0x100
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_FD_MMU_NSG_IRQ_SHFT                                                                                                     0x8
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_RICA_CORE_MMU_NSG_IRQ_BMSK                                                                                             0x80
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_RICA_CORE_MMU_NSG_IRQ_SHFT                                                                                              0x7
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_RESERVEBIT_0_BMSK                                                                                                      0x40
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_RESERVEBIT_0_SHFT                                                                                                       0x6
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_CAMSS_CPP_MMU_NSGIRPT_BMSK                                                                                             0x20
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_CAMSS_CPP_MMU_NSGIRPT_SHFT                                                                                              0x5
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_MDSS_MMU_NSGIRPT_BMSK                                                                                                  0x10
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_MDSS_MMU_NSGIRPT_SHFT                                                                                                   0x4
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_CAMSS_JPEG_MMU_NSGIRPT_BMSK                                                                                             0x8
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_CAMSS_JPEG_MMU_NSGIRPT_SHFT                                                                                             0x3
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_CAMSS_VFE_MMU_NSGIRPT_BMSK                                                                                              0x4
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_CAMSS_VFE_MMU_NSGIRPT_SHFT                                                                                              0x2
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_VENUS0_MMU_NSGIRPT_BMSK                                                                                                 0x2
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_VENUS0_MMU_NSGIRPT_SHFT                                                                                                 0x1
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_OXILI_MMU_NSGIRPT_BMSK                                                                                                  0x1
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_OXILI_MMU_NSGIRPT_SHFT                                                                                                  0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00002018)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002018)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_RMSK                                                                                                               0x7f
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_RESERVEBIT_BMSK                                                                                                    0x40
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_RESERVEBIT_SHFT                                                                                                     0x6
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_IPA_VMIDMT_NSGIRPT_BMSK                                                                                            0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_IPA_VMIDMT_NSGIRPT_SHFT                                                                                             0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_PCIE20_1_INT_MSTR_VMIDMT_NSGIRPT_BMSK                                                                              0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_PCIE20_1_INT_MSTR_VMIDMT_NSGIRPT_SHFT                                                                               0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_PCIE20_0_INT_MSTR_VMIDMT_NSGIRPT_BMSK                                                                               0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_PCIE20_0_INT_MSTR_VMIDMT_NSGIRPT_SHFT                                                                               0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_CRYPTO2_VMIDMT_NSGIRPT_IRQ_BMSK                                                                                     0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_CRYPTO2_VMIDMT_NSGIRPT_IRQ_SHFT                                                                                     0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_RESERVEBIT_4_BMSK                                                                                                   0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_RESERVEBIT_4_SHFT                                                                                                   0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_DEHR_VMIDMT_NSGIRPT_BMSK                                                                                            0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_DEHR_VMIDMT_NSGIRPT_SHFT                                                                                            0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00002050)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OFFS                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002050)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RMSK                                                                                                   0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_NSGIRPT1_ENABLE_BMSK                                                                0x80000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_NSGIRPT1_ENABLE_SHFT                                                                      0x1f
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_NSGIRPT0_ENABLE_BMSK                                                                0x40000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_NSGIRPT0_ENABLE_SHFT                                                                      0x1e
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_QDSS_BAM_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                    0x20000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_QDSS_BAM_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                          0x1d
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RICA_CORE_VMIDMT_NSG_IRQ_ENABLE_BMSK                                                                   0x10000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RICA_CORE_VMIDMT_NSG_IRQ_ENABLE_SHFT                                                                         0x1c
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RPM_VMIDMT_NSG_IRQ_ENABLE_BMSK                                                                          0x8000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RPM_VMIDMT_NSG_IRQ_ENABLE_SHFT                                                                               0x1b
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OCMEM_DMOCMEM_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                0x4000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OCMEM_DMOCMEM_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                     0x1a
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_CAMSS_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                        0x2000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_CAMSS_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                             0x19
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_CRYPTO1_VMIDMT_NSGIRPT_IRQ_ENABLE_BMSK                                                                  0x1000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_CRYPTO1_VMIDMT_NSGIRPT_IRQ_ENABLE_SHFT                                                                       0x18
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_NSGIRPT_IRQ_ENABLE_BMSK                                                                   0x800000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_NSGIRPT_IRQ_ENABLE_SHFT                                                                       0x17
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RESERVEBIT_6_BMSK                                                                                        0x400000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RESERVEBIT_6_SHFT                                                                                            0x16
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_USB1_HS_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                       0x200000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_USB1_HS_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                           0x15
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_TSIF_BAM_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                      0x100000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_TSIF_BAM_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                          0x14
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SDC4_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                           0x80000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SDC4_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                              0x13
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SDC3_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                           0x40000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SDC3_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                              0x12
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SDC2_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                           0x20000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SDC2_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                              0x11
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SDC1_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                           0x10000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SDC1_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                              0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BLSP2_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                           0x8000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BLSP2_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                              0xf
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BLSP1_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                           0x4000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BLSP1_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                              0xe
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BAM_DMA_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                         0x2000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_BAM_DMA_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                            0xd
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SPDM_VMID_NSGIRPT_ENABLE_BMSK                                                                              0x1000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_SPDM_VMID_NSGIRPT_ENABLE_SHFT                                                                                 0xc
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_QDSS_DAP_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                         0x800
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_QDSS_DAP_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                           0xb
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_QDSS_TRACE_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                       0x400
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_QDSS_TRACE_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                         0xa
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_WCSS_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                             0x200
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_WCSS_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                               0x9
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_USB30_VMIDMT_NSGIRPT_IRQ_ENABLE_BMSK                                                                        0x100
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_USB30_VMIDMT_NSGIRPT_IRQ_ENABLE_SHFT                                                                          0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OCMEM_DMDDR_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                       0x80
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OCMEM_DMDDR_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                        0x7
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_13_ENABLE_BMSK                                                                        0x40
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_13_ENABLE_SHFT                                                                         0x6
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RESERVEBIT_5_BMSK                                                                                            0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_RESERVEBIT_5_SHFT                                                                                             0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_UFS_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                               0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_UFS_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                                0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_VENUS0_CPU_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                         0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_VENUS0_CPU_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                         0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_5_ENABLE_BMSK                                                                          0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_5_ENABLE_SHFT                                                                          0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OXILI_RBBM_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                         0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_OXILI_RBBM_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                         0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_MSS_VMIDMT_CLIENT_SUMMARY_INTR_ENABLE_BMSK                                                                    0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR_ENABLE_MSS_VMIDMT_CLIENT_SUMMARY_INTR_ENABLE_SHFT                                                                    0x0

#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_ADDR                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00002054)
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_OFFS                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002054)
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_RMSK                                                                                                           0x7ff
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_RESERVEBIT_2_BMSK                                                                                              0x400
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_RESERVEBIT_2_SHFT                                                                                                0xa
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_RESERVEBIT_1_BMSK                                                                                              0x200
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_RESERVEBIT_1_SHFT                                                                                                0x9
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_FD_MMU_NSG_IRQ_ENABLE_BMSK                                                                                     0x100
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_FD_MMU_NSG_IRQ_ENABLE_SHFT                                                                                       0x8
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_RICA_CORE_MMU_NSG_IRQ_ENABLE_BMSK                                                                               0x80
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_RICA_CORE_MMU_NSG_IRQ_ENABLE_SHFT                                                                                0x7
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_RESERVEBIT_0_BMSK                                                                                               0x40
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_RESERVEBIT_0_SHFT                                                                                                0x6
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_MDSS_MMU_NSGIRPT_ENABLE_BMSK                                                                                    0x20
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_MDSS_MMU_NSGIRPT_ENABLE_SHFT                                                                                     0x5
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_CAMSS_JPEG_MMU_NSGIRPT_ENABLE_BMSK                                                                              0x10
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_CAMSS_JPEG_MMU_NSGIRPT_ENABLE_SHFT                                                                               0x4
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_CAMSS_VFE_MMU_NSGIRPT_ENABLE_BMSK                                                                                0x8
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_CAMSS_VFE_MMU_NSGIRPT_ENABLE_SHFT                                                                                0x3
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_CAMSS_CPP_MMU_NSGIRPT_ENABLE_BMSK                                                                                0x4
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_CAMSS_CPP_MMU_NSGIRPT_ENABLE_SHFT                                                                                0x2
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_VENUS0_MMU_NSGIRPT_ENABLE_BMSK                                                                                   0x2
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_VENUS0_MMU_NSGIRPT_ENABLE_SHFT                                                                                   0x1
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_OXILI_MMU_NSGIRPT_ENABLE_BMSK                                                                                    0x1
#define HWIO_TCSR_SS_MMU_CLIENT_NON_SEC_INTR_ENABLE_OXILI_MMU_NSGIRPT_ENABLE_SHFT                                                                                    0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_ADDR                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00002058)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_OFFS                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00002058)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_RMSK                                                                                                        0x7f
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_RESERVEBIT_BMSK                                                                                             0x40
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_RESERVEBIT_SHFT                                                                                              0x6
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_IPA_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                              0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_IPA_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                               0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_PCIE20_1_INT_MSTR_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_PCIE20_1_INT_MSTR_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                 0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_PCIE20_0_INT_MSTR_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                 0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_PCIE20_0_INT_MSTR_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                 0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_CRYPTO2_VMIDMT_NSGIRPT_IRQ_ENABLE_BMSK                                                                       0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_CRYPTO2_VMIDMT_NSGIRPT_IRQ_ENABLE_SHFT                                                                       0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_RESERVEBIT_8_BMSK                                                                                            0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_RESERVEBIT_8_SHFT                                                                                            0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_DEHR_VMIDMT_NSGIRPT_ENABLE_BMSK                                                                              0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_NON_SEC_INTR1_ENABLE_DEHR_VMIDMT_NSGIRPT_ENABLE_SHFT                                                                              0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00003000)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003000)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RMSK                                                                                                             0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_VENUS0_VBIF_VMIDMT_NSGCFGIRPT1_BMSK                                                                              0x80000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_VENUS0_VBIF_VMIDMT_NSGCFGIRPT1_SHFT                                                                                    0x1f
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_VENUS0_VBIF_VMIDMT_NSGCFGIRPT0_BMSK                                                                              0x40000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_VENUS0_VBIF_VMIDMT_NSGCFGIRPT0_SHFT                                                                                    0x1e
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_QDSS_BAM_VMIDMT_NSGCFGIRPT_BMSK                                                                                  0x20000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_QDSS_BAM_VMIDMT_NSGCFGIRPT_SHFT                                                                                        0x1d
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RICA_CORE_VMIDMT_NSGCFG_IRQ_BMSK                                                                                 0x10000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RICA_CORE_VMIDMT_NSGCFG_IRQ_SHFT                                                                                       0x1c
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RPM_VMIDMT_NSGCFG_IRQ_BMSK                                                                                        0x8000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RPM_VMIDMT_NSGCFG_IRQ_SHFT                                                                                             0x1b
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_OCMEM_DMOCMEM_VMIDMT_NSGCFGIRPT_BMSK                                                                              0x4000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_OCMEM_DMOCMEM_VMIDMT_NSGCFGIRPT_SHFT                                                                                   0x1a
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_CAMSS_VMIDMT_NSGCFGIRPT_BMSK                                                                                      0x2000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_CAMSS_VMIDMT_NSGCFGIRPT_SHFT                                                                                           0x19
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_CRYPTO1_VMIDMT_NSGCFGIRPT_IRQ_BMSK                                                                                0x1000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_CRYPTO1_VMIDMT_NSGCFGIRPT_IRQ_SHFT                                                                                     0x18
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_CRYPTO0_VMIDMT_NSGCFGIRPT_IRQ_BMSK                                                                                 0x800000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_CRYPTO0_VMIDMT_NSGCFGIRPT_IRQ_SHFT                                                                                     0x17
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RESERVEBIT_2_BMSK                                                                                                  0x400000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RESERVEBIT_2_SHFT                                                                                                      0x16
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_USB1_HS_VMIDMT_NSGCFGIRPT_BMSK                                                                                     0x200000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_USB1_HS_VMIDMT_NSGCFGIRPT_SHFT                                                                                         0x15
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_TSIF_BAM_VMIDMT_NSGCFGIRPT_BMSK                                                                                    0x100000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_TSIF_BAM_VMIDMT_NSGCFGIRPT_SHFT                                                                                        0x14
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_SDC4_VMIDMT_NSGCFGIRPT_BMSK                                                                                         0x80000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_SDC4_VMIDMT_NSGCFGIRPT_SHFT                                                                                            0x13
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_SDC3_VMIDMT_NSGCFGIRPT_BMSK                                                                                         0x40000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_SDC3_VMIDMT_NSGCFGIRPT_SHFT                                                                                            0x12
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_SDC2_VMIDMT_NSGCFGIRPT_BMSK                                                                                         0x20000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_SDC2_VMIDMT_NSGCFGIRPT_SHFT                                                                                            0x11
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_SDC1_VMIDMT_NSGCFGIRPT_BMSK                                                                                         0x10000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_SDC1_VMIDMT_NSGCFGIRPT_SHFT                                                                                            0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_BLSP2_VMIDMT_NSGCFGIRPT_BMSK                                                                                         0x8000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_BLSP2_VMIDMT_NSGCFGIRPT_SHFT                                                                                            0xf
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_BLSP1_VMIDMT_NSGCFGIRPT_BMSK                                                                                         0x4000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_BLSP1_VMIDMT_NSGCFGIRPT_SHFT                                                                                            0xe
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_BAM_DMA_VMIDMT_NSGCFGIRPT_BMSK                                                                                       0x2000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_BAM_DMA_VMIDMT_NSGCFGIRPT_SHFT                                                                                          0xd
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_SPDM_VMID_NSGCFGIRPT_BMSK                                                                                            0x1000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_SPDM_VMID_NSGCFGIRPT_SHFT                                                                                               0xc
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_QDSS_DAP_VMIDMT_NSGCFGIRPT_BMSK                                                                                       0x800
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_QDSS_DAP_VMIDMT_NSGCFGIRPT_SHFT                                                                                         0xb
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_QDSS_TRACE_VMIDMT_NSGCFGIRPT_BMSK                                                                                     0x400
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_QDSS_TRACE_VMIDMT_NSGCFGIRPT_SHFT                                                                                       0xa
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_WCSS_VMIDMT_NSGCFGIRPT_BMSK                                                                                           0x200
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_WCSS_VMIDMT_NSGCFGIRPT_SHFT                                                                                             0x9
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_USB30_VMIDMT_NSGCFGIRPT_IRQ_BMSK                                                                                      0x100
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_USB30_VMIDMT_NSGCFGIRPT_IRQ_SHFT                                                                                        0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_OCMEM_DMDDR_VMIDMT_NSGCFGIRPT_BMSK                                                                                     0x80
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_OCMEM_DMDDR_VMIDMT_NSGCFGIRPT_SHFT                                                                                      0x7
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_LPASS_IRQ_OUT_SECURITY_12_BMSK                                                                                         0x40
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_LPASS_IRQ_OUT_SECURITY_12_SHFT                                                                                          0x6
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RESERVEBIT_1_BMSK                                                                                                      0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_RESERVEBIT_1_SHFT                                                                                                       0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_UFS_VMIDMT_NSGCFGIRPT_BMSK                                                                                             0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_UFS_VMIDMT_NSGCFGIRPT_SHFT                                                                                              0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_VENUS0_CPU_VMIDMT_NSGCFGIRPT_BMSK                                                                                       0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_VENUS0_CPU_VMIDMT_NSGCFGIRPT_SHFT                                                                                       0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_LPASS_IRQ_OUT_SECURITY_4_BMSK                                                                                           0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_LPASS_IRQ_OUT_SECURITY_4_SHFT                                                                                           0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_OXILI_RBBM_VMIDMT_NSGCFGIRPT_BMSK                                                                                       0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_OXILI_RBBM_VMIDMT_NSGCFGIRPT_SHFT                                                                                       0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_MSS_VMIDMT_CFG_SUMMARY_INTR_BMSK                                                                                        0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_MSS_VMIDMT_CFG_SUMMARY_INTR_SHFT                                                                                        0x0

#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00003004)
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003004)
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_RMSK                                                                                                                     0x7ff
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ADDR, HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_RESERVEBIT_2_BMSK                                                                                                        0x400
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_RESERVEBIT_2_SHFT                                                                                                          0xa
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_RESERVEBIT_1_BMSK                                                                                                        0x200
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_RESERVEBIT_1_SHFT                                                                                                          0x9
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_FD_MMU_NSGCFGIRPT_BMSK                                                                                                   0x100
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_FD_MMU_NSGCFGIRPT_SHFT                                                                                                     0x8
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_RICA_CORE_MMU_NSGCFGIRPT_BMSK                                                                                             0x80
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_RICA_CORE_MMU_NSGCFGIRPT_SHFT                                                                                              0x7
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_RESERVEBIT_0_BMSK                                                                                                         0x40
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_RESERVEBIT_0_SHFT                                                                                                          0x6
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_MDSS_MMU_NSGCFGIRPT_BMSK                                                                                                  0x20
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_MDSS_MMU_NSGCFGIRPT_SHFT                                                                                                   0x5
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_CAMSS_JPEG_MMU_NSGCFGIRPT_BMSK                                                                                            0x10
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_CAMSS_JPEG_MMU_NSGCFGIRPT_SHFT                                                                                             0x4
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_CAMSS_VFE_MMU_NSGCFGIRPT_BMSK                                                                                              0x8
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_CAMSS_VFE_MMU_NSGCFGIRPT_SHFT                                                                                              0x3
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_CAMSS_CPP_MMU_NSGCFGIRPT_BMSK                                                                                              0x4
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_CAMSS_CPP_MMU_NSGCFGIRPT_SHFT                                                                                              0x2
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_VENUS0_MMU_NSGCFGIRPT_BMSK                                                                                                 0x2
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_VENUS0_MMU_NSGCFGIRPT_SHFT                                                                                                 0x1
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_OXILI_MMU_NSGCFGIRPT_BMSK                                                                                                  0x1
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_OXILI_MMU_NSGCFGIRPT_SHFT                                                                                                  0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ADDR                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x00003008)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_OFFS                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003008)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_RMSK                                                                                                                  0x7f
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_RESERVEBIT_4_BMSK                                                                                                     0x40
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_RESERVEBIT_4_SHFT                                                                                                      0x6
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_IPA_VMIDMT_NSGCFGIRPT_BMSK                                                                                            0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_IPA_VMIDMT_NSGCFGIRPT_SHFT                                                                                             0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_PCIE20_1_INT_MSTR_VMIDMT_NSGCFGIRPT_BMSK                                                                              0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_PCIE20_1_INT_MSTR_VMIDMT_NSGCFGIRPT_SHFT                                                                               0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_PCIE20_0_INT_MSTR_VMIDMT_NSGCFGIRPT_BMSK                                                                               0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_PCIE20_0_INT_MSTR_VMIDMT_NSGCFGIRPT_SHFT                                                                               0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_CRYPTO2_VMIDMT_NSGCFGIRPT_IRQ_BMSK                                                                                     0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_CRYPTO2_VMIDMT_NSGCFGIRPT_IRQ_SHFT                                                                                     0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_RESERVEBIT_3_BMSK                                                                                                      0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_RESERVEBIT_3_SHFT                                                                                                      0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_DEHR_VMIDMT_NSGCFGIRPT_BMSK                                                                                            0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_DEHR_VMIDMT_NSGCFGIRPT_SHFT                                                                                            0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00003040)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OFFS                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003040)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RMSK                                                                                                      0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_NSGCFGIRPT1_ENABLE_BMSK                                                                0x80000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_NSGCFGIRPT1_ENABLE_SHFT                                                                      0x1f
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_NSGCFGIRPT0_ENABLE_BMSK                                                                0x40000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_NSGCFGIRPT0_ENABLE_SHFT                                                                      0x1e
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_QDSS_BAM_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                    0x20000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_QDSS_BAM_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                          0x1d
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RICA_CORE_VMIDMT_NSGCFG_IRQ_ENABLE_BMSK                                                                   0x10000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RICA_CORE_VMIDMT_NSGCFG_IRQ_ENABLE_SHFT                                                                         0x1c
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RPM_VMIDMT_NSGCFG_IRQ_ENABLE_BMSK                                                                          0x8000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RPM_VMIDMT_NSGCFG_IRQ_ENABLE_SHFT                                                                               0x1b
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OCMEM_DMOCMEM_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                0x4000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OCMEM_DMOCMEM_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                     0x1a
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_CAMSS_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                        0x2000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_CAMSS_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                             0x19
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_CRYPTO1_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_BMSK                                                                  0x1000000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_CRYPTO1_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_SHFT                                                                       0x18
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_BMSK                                                                   0x800000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_SHFT                                                                       0x17
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RESERVEBIT_6_BMSK                                                                                           0x400000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RESERVEBIT_6_SHFT                                                                                               0x16
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_USB1_HS_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                       0x200000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_USB1_HS_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                           0x15
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_TSIF_BAM_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                      0x100000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_TSIF_BAM_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                          0x14
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SDC4_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                           0x80000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SDC4_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                              0x13
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SDC3_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                           0x40000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SDC3_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                              0x12
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SDC2_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                           0x20000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SDC2_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                              0x11
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SDC1_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                           0x10000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SDC1_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                              0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BLSP2_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                           0x8000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BLSP2_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                              0xf
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BLSP1_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                           0x4000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BLSP1_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                              0xe
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BAM_DMA_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                         0x2000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_BAM_DMA_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                            0xd
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SPDM_VMID_NSGCFGIRPT_ENABLE_BMSK                                                                              0x1000
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_SPDM_VMID_NSGCFGIRPT_ENABLE_SHFT                                                                                 0xc
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_QDSS_DAP_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                         0x800
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_QDSS_DAP_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                           0xb
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_QDSS_TRACE_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                       0x400
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_QDSS_TRACE_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                         0xa
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_WCSS_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                             0x200
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_WCSS_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                               0x9
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_USB30_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_BMSK                                                                        0x100
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_USB30_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_SHFT                                                                          0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OCMEM_DMDDR_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                       0x80
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OCMEM_DMDDR_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                        0x7
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_12_ENABLE_BMSK                                                                           0x40
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_12_ENABLE_SHFT                                                                            0x6
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RESERVEBIT_5_BMSK                                                                                               0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_RESERVEBIT_5_SHFT                                                                                                0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_UFS_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                               0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_UFS_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                                0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_VENUS0_CPU_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                         0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_VENUS0_CPU_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                         0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_4_ENABLE_BMSK                                                                             0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_4_ENABLE_SHFT                                                                             0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OXILI_RBBM_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                         0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_OXILI_RBBM_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                         0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_MSS_VMIDMT_CFG_SUMMARY_INTR_ENABLE_BMSK                                                                          0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR_ENABLE_MSS_VMIDMT_CFG_SUMMARY_INTR_ENABLE_SHFT                                                                          0x0

#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00003044)
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003044)
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_RMSK                                                                                                              0x7ff
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_RESERVEBIT_2_BMSK                                                                                                 0x400
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_RESERVEBIT_2_SHFT                                                                                                   0xa
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_RESERVEBIT_1_BMSK                                                                                                 0x200
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_RESERVEBIT_1_SHFT                                                                                                   0x9
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_FD_MMU_NSGCFGIRPT_ENABLE_BMSK                                                                                     0x100
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_FD_MMU_NSGCFGIRPT_ENABLE_SHFT                                                                                       0x8
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_RICA_CORE_MMU_NSGCFGIRPT_IRQ_ENABLE_BMSK                                                                           0x80
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_RICA_CORE_MMU_NSGCFGIRPT_IRQ_ENABLE_SHFT                                                                            0x7
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_RESERVEBIT_0_BMSK                                                                                                  0x40
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_RESERVEBIT_0_SHFT                                                                                                   0x6
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_MDSS_MMU_NSGCFGIRPT_ENABLE_BMSK                                                                                    0x20
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_MDSS_MMU_NSGCFGIRPT_ENABLE_SHFT                                                                                     0x5
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_CAMSS_JPEG_MMU_NSGCFGIRPT_ENABLE_BMSK                                                                              0x10
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_CAMSS_JPEG_MMU_NSGCFGIRPT_ENABLE_SHFT                                                                               0x4
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_CAMSS_VFE_MMU_NSGCFGIRPT_ENABLE_BMSK                                                                                0x8
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_CAMSS_VFE_MMU_NSGCFGIRPT_ENABLE_SHFT                                                                                0x3
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_CAMSS_CPP_MMU_NSGCFGIRPT_ENABLE_BMSK                                                                                0x4
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_CAMSS_CPP_MMU_NSGCFGIRPT_ENABLE_SHFT                                                                                0x2
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_VENUS0_MMU_NSGCFGIRPT_ENABLE_BMSK                                                                                   0x2
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_VENUS0_MMU_NSGCFGIRPT_ENABLE_SHFT                                                                                   0x1
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_OXILI_MMU_NSGCFGIRPT_ENABLE_BMSK                                                                                    0x1
#define HWIO_TCSR_SS_MMU_CFG_NON_SEC_INTR_ENABLE_OXILI_MMU_NSGCFGIRPT_ENABLE_SHFT                                                                                    0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_ADDR                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00003048)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_OFFS                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00003048)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_RMSK                                                                                                           0x7f
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_RESERVEBIT_9_BMSK                                                                                              0x40
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_RESERVEBIT_9_SHFT                                                                                               0x6
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_IPA_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                              0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_IPA_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                               0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_PCIE20_1_INT_MSTR_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_PCIE20_1_INT_MSTR_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                 0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_PCIE20_0_INT_MSTR_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                 0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_PCIE20_0_INT_MSTR_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                 0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_CRYPTO2_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_BMSK                                                                       0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_CRYPTO2_VMIDMT_NSGCFGIRPT_IRQ_ENABLE_SHFT                                                                       0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_RESERVEBIT_8_BMSK                                                                                               0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_RESERVEBIT_8_SHFT                                                                                               0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_DEHR_VMIDMT_NSGCFGIRPT_ENABLE_BMSK                                                                              0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_NON_SEC_INTR1_ENABLE_DEHR_VMIDMT_NSGCFGIRPT_ENABLE_SHFT                                                                              0x0

#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00004000)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00004000)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RMSK                                                                                                                      0xffffffff
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR0_ADDR, HWIO_TCSR_SS_XPU2_SEC_INTR0_RMSK)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR0_ADDR, m)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MPM_QDSS_XPU2_SECURE_INTR_BMSK                                                                                            0x80000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MPM_QDSS_XPU2_SECURE_INTR_SHFT                                                                                                  0x1f
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_DDR_PHY_CFG_XPU2_SECURE_INTR_BMSK                                                                                         0x40000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_DDR_PHY_CFG_XPU2_SECURE_INTR_SHFT                                                                                               0x1e
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_NOC_CFG_XPU2_SECURE_INTR_BMSK                                                                                             0x20000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_NOC_CFG_XPU2_SECURE_INTR_SHFT                                                                                                   0x1d
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_LPASS_IRQ_OUT_SECURITY_BMSK                                                                                               0x10000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_LPASS_IRQ_OUT_SECURITY_SHFT                                                                                                     0x1c
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TLMM_XPU_SECURE_INTR_BMSK                                                                                                  0x8000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_TLMM_XPU_SECURE_INTR_SHFT                                                                                                       0x1b
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SPDM_XPU_SECURE_INTR_BMSK                                                                                                  0x4000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SPDM_XPU_SECURE_INTR_SHFT                                                                                                       0x1a
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SPMI_RPU_SECURE_INTR_BMSK                                                                                                  0x2000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_SPMI_RPU_SECURE_INTR_SHFT                                                                                                       0x19
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PMIC_ARB_APU_SECURE_INTR_BMSK                                                                                              0x1000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_PMIC_ARB_APU_SECURE_INTR_SHFT                                                                                                   0x18
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCIMEM_RPU_SECURE_INTR_BMSK                                                                                                 0x800000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCIMEM_RPU_SECURE_INTR_SHFT                                                                                                     0x17
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_CH1_XPU2_S_INTERRUPT_BMSK                                                                                              0x400000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_CH1_XPU2_S_INTERRUPT_SHFT                                                                                                  0x16
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_CH0_XPU2_S_INTERRUPT_BMSK                                                                                              0x200000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_CH0_XPU2_S_INTERRUPT_SHFT                                                                                                  0x15
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_CFG_XPU2_S_INTERRUPT_BMSK                                                                                              0x100000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_CFG_XPU2_S_INTERRUPT_SHFT                                                                                                  0x14
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_GCC_XPU_SECURE_INTR_BMSK                                                                                                     0x80000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_GCC_XPU_SECURE_INTR_SHFT                                                                                                        0x13
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RPM_APU_SEC_INTR_BMSK                                                                                                        0x40000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_RPM_APU_SEC_INTR_SHFT                                                                                                           0x12
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MSG_RAM_XPU_SEC_INTR_BMSK                                                                                                    0x20000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MSG_RAM_XPU_SEC_INTR_SHFT                                                                                                       0x11
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_WCSS_APU_SECURE_IRQ_BMSK                                                                                                     0x10000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_WCSS_APU_SECURE_IRQ_SHFT                                                                                                        0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_APP_XPU2_S_INTR_BMSK                                                                                                     0x8000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_BIMC_APP_XPU2_S_INTR_SHFT                                                                                                        0xf
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_APCS_SYSKSMPUSECUREINT_BMSK                                                                                                   0x4000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_APCS_SYSKSMPUSECUREINT_SHFT                                                                                                      0xe
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_COPSS_APU_SECURE_IRQ_BMSK                                                                                                     0x2000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_COPSS_APU_SECURE_IRQ_SHFT                                                                                                        0xd
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_USB30_XPU_CONF_SECURE_IRQ_BMSK                                                                                                0x1000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_USB30_XPU_CONF_SECURE_IRQ_SHFT                                                                                                   0xc
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCMEM_OSWSYS_MPU_SECURE_INTR_BMSK                                                                                              0x800
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCMEM_OSWSYS_MPU_SECURE_INTR_SHFT                                                                                                0xb
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCMEM_OSW1_MPU_SECURE_INTR_BMSK                                                                                                0x400
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCMEM_OSW1_MPU_SECURE_INTR_SHFT                                                                                                  0xa
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCMEM_OSW0_MPU_SECURE_INTR_BMSK                                                                                                0x200
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCMEM_OSW0_MPU_SECURE_INTR_SHFT                                                                                                  0x9
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCMEM_DM_RPU_SECURE_INTR_BMSK                                                                                                  0x100
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCMEM_DM_RPU_SECURE_INTR_SHFT                                                                                                    0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCMEM_RPU_SECURE_INTR_BMSK                                                                                                      0x80
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OCMEM_RPU_SECURE_INTR_SHFT                                                                                                       0x7
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MDSS_VBIF_XPU2_SECURE_INTR_BMSK                                                                                                 0x40
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MDSS_VBIF_XPU2_SECURE_INTR_SHFT                                                                                                  0x6
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_CAMSS_JPEG_VBIF_XPU2_SECURE_INTR_BMSK                                                                                           0x20
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_CAMSS_JPEG_VBIF_XPU2_SECURE_INTR_SHFT                                                                                            0x5
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_CAMSS_VFE_VBIF_XPU2_SECURE_INTR_BMSK                                                                                            0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_CAMSS_VFE_VBIF_XPU2_SECURE_INTR_SHFT                                                                                             0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MMCC_XPU2_SECURE_INTR_BMSK                                                                                                       0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MMCC_XPU2_SECURE_INTR_SHFT                                                                                                       0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_VENUS0_XPU2_SECURE_INTR_BMSK                                                                                                     0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_VENUS0_XPU2_SECURE_INTR_SHFT                                                                                                     0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OXILI_XPU2_SECURE_INTR_BMSK                                                                                                      0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_OXILI_XPU2_SECURE_INTR_SHFT                                                                                                      0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MSS_XPU2_SEC_INTR_BMSK                                                                                                           0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_MSS_XPU2_SEC_INTR_SHFT                                                                                                           0x0

#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00004004)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00004004)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_RMSK                                                                                                                      0xffffffff
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR1_ADDR, HWIO_TCSR_SS_XPU2_SEC_INTR1_RMSK)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR1_ADDR, m)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_RPM_MPU_SEC_INTR_BMSK                                                                                                     0x80000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_RPM_MPU_SEC_INTR_SHFT                                                                                                           0x1f
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_OCIMEM_MPU_SECURE_INTR_BMSK                                                                                               0x40000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_OCIMEM_MPU_SECURE_INTR_SHFT                                                                                                     0x1e
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_SEC_CTRL_XPU2_SEC_IRQ_BMSK                                                                                                0x20000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_SEC_CTRL_XPU2_SEC_IRQ_SHFT                                                                                                      0x1d
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_LPASS_IRQ_OUT_SECURITY_BMSK                                                                                               0x10000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_LPASS_IRQ_OUT_SECURITY_SHFT                                                                                                     0x1c
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_DEHR_XPU_SECURE_INTR_BMSK                                                                                                  0x8000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_DEHR_XPU_SECURE_INTR_SHFT                                                                                                       0x1b
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_VENUS0_VBIF_XPU2_SECURE_INTR_BMSK                                                                                          0x4000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_VENUS0_VBIF_XPU2_SECURE_INTR_SHFT                                                                                               0x1a
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_OXILI_VBIF_XPU2_SECURE_INTR_BMSK                                                                                           0x2000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_OXILI_VBIF_XPU2_SECURE_INTR_SHFT                                                                                                0x19
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_MDSS_XPU2_SECURE_INTR_BMSK                                                                                                 0x1000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_MDSS_XPU2_SECURE_INTR_SHFT                                                                                                      0x18
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_QDSS_BAM_APU_SEC_ERROR_IRQ_BMSK                                                                                             0x800000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_QDSS_BAM_APU_SEC_ERROR_IRQ_SHFT                                                                                                 0x17
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_MPM_XPU2_SECURE_INTR_BMSK                                                                                                   0x400000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_MPM_XPU2_SECURE_INTR_SHFT                                                                                                       0x16
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_BOOT_ROM_SECURE_INTR_BMSK                                                                                                   0x200000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_BOOT_ROM_SECURE_INTR_SHFT                                                                                                       0x15
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_MMSS_GFX_RBCPR_XPU2_SECURE_INTR_BMSK                                                                                        0x100000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_MMSS_GFX_RBCPR_XPU2_SECURE_INTR_SHFT                                                                                            0x14
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_MMSS_MISC_XPU2_SECURE_INTR_BMSK                                                                                              0x80000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_MMSS_MISC_XPU2_SECURE_INTR_SHFT                                                                                                 0x13
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_PCIE20_1_INT_PARF_XPU2_SECURE_INTR_BMSK                                                                                      0x40000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_PCIE20_1_INT_PARF_XPU2_SECURE_INTR_SHFT                                                                                         0x12
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_MMSS_NOC_XPU2_SECURE_INTR_BMSK                                                                                               0x20000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_MMSS_NOC_XPU2_SECURE_INTR_SHFT                                                                                                  0x11
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_OCMEM_OSWDM_MPU_SECURE_INTR_BMSK                                                                                             0x10000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_OCMEM_OSWDM_MPU_SECURE_INTR_SHFT                                                                                                0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_CAMSS_XPU2_SECURE_INTR_BMSK                                                                                                   0x8000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_CAMSS_XPU2_SECURE_INTR_SHFT                                                                                                      0xf
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_CRYPTO1_BAM_APU_SEC_ERROR_IRQ_BMSK                                                                                            0x4000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_CRYPTO1_BAM_APU_SEC_ERROR_IRQ_SHFT                                                                                               0xe
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_CRYPTO0_BAM_APU_SEC_ERROR_IRQ_BMSK                                                                                            0x2000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_CRYPTO0_BAM_APU_SEC_ERROR_IRQ_SHFT                                                                                               0xd
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_O_TCSR_MUTEX_SECURE_INTR_BMSK                                                                                                 0x1000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_O_TCSR_MUTEX_SECURE_INTR_SHFT                                                                                                    0xc
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_O_TCSR_REGS_SECURE_INTR_BMSK                                                                                                   0x800
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_O_TCSR_REGS_SECURE_INTR_SHFT                                                                                                     0xb
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_COPSS_MPU_SECURE_IRQ_BMSK                                                                                                      0x400
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_COPSS_MPU_SECURE_IRQ_SHFT                                                                                                        0xa
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_RESERVEBIT_BMSK                                                                                                                0x200
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_RESERVEBIT_SHFT                                                                                                                  0x9
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_USB1_HS_APU_SEC_ERROR_IRQ_BMSK                                                                                                 0x100
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_USB1_HS_APU_SEC_ERROR_IRQ_SHFT                                                                                                   0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_SDC4_APU_SEC_ERROR_IRQ_BMSK                                                                                                     0x80
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_SDC4_APU_SEC_ERROR_IRQ_SHFT                                                                                                      0x7
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_SDC3_APU_SEC_ERROR_IRQ_BMSK                                                                                                     0x40
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_SDC3_APU_SEC_ERROR_IRQ_SHFT                                                                                                      0x6
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_SDC2_APU_SEC_ERROR_IRQ_BMSK                                                                                                     0x20
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_SDC2_APU_SEC_ERROR_IRQ_SHFT                                                                                                      0x5
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_SDC1_APU_SEC_ERROR_IRQ_BMSK                                                                                                     0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_SDC1_APU_SEC_ERROR_IRQ_SHFT                                                                                                      0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_TSIF_BAM_APU_SEC_ERROR_IRQ_BMSK                                                                                                  0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_TSIF_BAM_APU_SEC_ERROR_IRQ_SHFT                                                                                                  0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_BLSP2_APU_SEC_ERROR_IRQ_BMSK                                                                                                     0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_BLSP2_APU_SEC_ERROR_IRQ_SHFT                                                                                                     0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_BLSP1_APU_SEC_ERROR_IRQ_BMSK                                                                                                     0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_BLSP1_APU_SEC_ERROR_IRQ_SHFT                                                                                                     0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_BAM_DMA_APU_SEC_ERROR_IRQ_BMSK                                                                                                   0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_BAM_DMA_APU_SEC_ERROR_IRQ_SHFT                                                                                                   0x0

#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00004008)
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00004008)
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_RMSK                                                                                                                          0x3fff
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR2_ADDR, HWIO_TCSR_SS_XPU2_SEC_INTR2_RMSK)
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR2_ADDR, m)
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_RESERVEBIT_2_BMSK                                                                                                             0x2000
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_RESERVEBIT_2_SHFT                                                                                                                0xd
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_FD_VBIF_XPU_SECURE_INTR_BMSK                                                                                                  0x1000
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_FD_VBIF_XPU_SECURE_INTR_SHFT                                                                                                     0xc
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_FD_XPU_SECURE_INTR_BMSK                                                                                                        0x800
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_FD_XPU_SECURE_INTR_SHFT                                                                                                          0xb
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_UFS_XPU_SECURE_INTR_BMSK                                                                                                       0x400
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_UFS_XPU_SECURE_INTR_SHFT                                                                                                         0xa
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_CAMSS_CPP_VBIF_XPU2_SECURE_INTR_BMSK                                                                                           0x200
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_CAMSS_CPP_VBIF_XPU2_SECURE_INTR_SHFT                                                                                             0x9
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_RICA_CORE_TOP_XPU2_SECURE_IRQ_BMSK                                                                                             0x100
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_RICA_CORE_TOP_XPU2_SECURE_IRQ_SHFT                                                                                               0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_RICA_CORE_VBIF_XPU2_SECURE_IRQ_BMSK                                                                                             0x80
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_RICA_CORE_VBIF_XPU2_SECURE_IRQ_SHFT                                                                                              0x7
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_IPA_BAM_APU_SEC_ERROR_IRQ_BMSK                                                                                                  0x40
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_IPA_BAM_APU_SEC_ERROR_IRQ_SHFT                                                                                                   0x6
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_RESERVEBIT_0_BMSK                                                                                                               0x20
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_RESERVEBIT_0_SHFT                                                                                                                0x5
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_UFS_ICE_XPU2_SECURE_INTR_BMSK                                                                                                   0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_UFS_ICE_XPU2_SECURE_INTR_SHFT                                                                                                    0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_PCIE20_1_INT_SLV_XPU2_SECURE_INTR_BMSK                                                                                           0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_PCIE20_1_INT_SLV_XPU2_SECURE_INTR_SHFT                                                                                           0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_CRYPTO2_BAM_APU_SEC_ERROR_IRQ_BMSK                                                                                               0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_CRYPTO2_BAM_APU_SEC_ERROR_IRQ_SHFT                                                                                               0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_PCIE20_0_INT_SLV_XPU2_SECURE_INTR_BMSK                                                                                           0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_PCIE20_0_INT_SLV_XPU2_SECURE_INTR_SHFT                                                                                           0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_PCIE20_0_INT_PARF_XPU2_SECURE_INTR_BMSK                                                                                          0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_PCIE20_0_INT_PARF_XPU2_SECURE_INTR_SHFT                                                                                          0x0

#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00004040)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00004040)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MPM_QDSS_XPU2_SECURE_INTR_ENABLE_BMSK                                                                              0x80000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MPM_QDSS_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                    0x1f
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_DDR_PHY_CFG_XPU2_SECURE_INTR_ENABLE_BMSK                                                                           0x40000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_DDR_PHY_CFG_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                 0x1e
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_NOC_CFG_XPU2_SECURE_INTR_ENABLE_BMSK                                                                               0x20000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_NOC_CFG_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                     0x1d
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_LPASS_IRQ_OUT_SECURITY_ENABLE_BMSK                                                                                 0x10000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_LPASS_IRQ_OUT_SECURITY_ENABLE_SHFT                                                                                       0x1c
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TLMM_XPU_SECURE_INTR_ENABLE_BMSK                                                                                    0x8000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_TLMM_XPU_SECURE_INTR_ENABLE_SHFT                                                                                         0x1b
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SPDM_XPU_SECURE_INTR_ENABLE_BMSK                                                                                    0x4000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SPDM_XPU_SECURE_INTR_ENABLE_SHFT                                                                                         0x1a
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SPMI_RPU_SECURE_INTR_ENABLE_BMSK                                                                                    0x2000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_SPMI_RPU_SECURE_INTR_ENABLE_SHFT                                                                                         0x19
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PMIC_ARB_APU_SECURE_INTR_ENABLE_BMSK                                                                                0x1000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_PMIC_ARB_APU_SECURE_INTR_ENABLE_SHFT                                                                                     0x18
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCIMEM_RPU_SECURE_INTR_ENABLE_BMSK                                                                                   0x800000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCIMEM_RPU_SECURE_INTR_ENABLE_SHFT                                                                                       0x17
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_CH1_XPU2_S_INTERRUPT_BMSK                                                                                       0x400000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_CH1_XPU2_S_INTERRUPT_SHFT                                                                                           0x16
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_CH0_XPU2_S_INTERRUPT_BMSK                                                                                       0x200000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_CH0_XPU2_S_INTERRUPT_SHFT                                                                                           0x15
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_CFG_XPU2_S_INTERRUPT_BMSK                                                                                       0x100000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_CFG_XPU2_S_INTERRUPT_SHFT                                                                                           0x14
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_GCC_XPU_SECURE_INTR_ENABLE_BMSK                                                                                       0x80000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_GCC_XPU_SECURE_INTR_ENABLE_SHFT                                                                                          0x13
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RPM_APU_SEC_INTR_ENABLE_BMSK                                                                                          0x40000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_RPM_APU_SEC_INTR_ENABLE_SHFT                                                                                             0x12
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MSG_RAM_XPU_SEC_INTR_ENABLE_BMSK                                                                                      0x20000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MSG_RAM_XPU_SEC_INTR_ENABLE_SHFT                                                                                         0x11
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_WCSS_APU_SECURE_IRQ_ENABLE_BMSK                                                                                       0x10000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_WCSS_APU_SECURE_IRQ_ENABLE_SHFT                                                                                          0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_APP_XPU2_S_INTR_ENABLE_BMSK                                                                                       0x8000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_BIMC_APP_XPU2_S_INTR_ENABLE_SHFT                                                                                          0xf
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_APCS_SYSKSMPUSECUREINT_ENABLE_BMSK                                                                                     0x4000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_APCS_SYSKSMPUSECUREINT_ENABLE_SHFT                                                                                        0xe
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_COPSS_APU_SECURE_IRQ_ENABLE_BMSK                                                                                       0x2000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_COPSS_APU_SECURE_IRQ_ENABLE_SHFT                                                                                          0xd
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_USB30_XPU_CONF_SECURE_IRQ_ENABLE_BMSK                                                                                  0x1000
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_USB30_XPU_CONF_SECURE_IRQ_ENABLE_SHFT                                                                                     0xc
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCMEM_OSWSYS_MPU_SECURE_INTR_ENABLE_BMSK                                                                                0x800
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCMEM_OSWSYS_MPU_SECURE_INTR_ENABLE_SHFT                                                                                  0xb
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCMEM_OSW1_MPU_SECURE_INTR_ENABLE_BMSK                                                                                  0x400
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCMEM_OSW1_MPU_SECURE_INTR_ENABLE_SHFT                                                                                    0xa
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCMEM_OSW0_MPU_SECURE_INTR_ENABLE_BMSK                                                                                  0x200
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCMEM_OSW0_MPU_SECURE_INTR_ENABLE_SHFT                                                                                    0x9
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCMEM_DM_RPU_SECURE_INTR_ENABLE_BMSK                                                                                    0x100
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCMEM_DM_RPU_SECURE_INTR_ENABLE_SHFT                                                                                      0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCMEM_RPU_SECURE_INTR_ENABLE_BMSK                                                                                        0x80
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OCMEM_RPU_SECURE_INTR_ENABLE_SHFT                                                                                         0x7
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MDSS_VBIF_XPU2_SECURE_INTR_ENABLE_BMSK                                                                                   0x40
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MDSS_VBIF_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                    0x6
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_CAMSS_JPEG_VBIF_XPU2_SECURE_INTR_ENABLE_BMSK                                                                             0x20
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_CAMSS_JPEG_VBIF_XPU2_SECURE_INTR_ENABLE_SHFT                                                                              0x5
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_CAMSS_VFE_VBIF_XPU2_SECURE_INTR_ENABLE_BMSK                                                                              0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_CAMSS_VFE_VBIF_XPU2_SECURE_INTR_ENABLE_SHFT                                                                               0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MMCC_XPU2_SECURE_INTR_ENABLE_BMSK                                                                                         0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MMCC_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                         0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_VENUS0_XPU2_SECURE_INTR_ENABLE_BMSK                                                                                       0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_VENUS0_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                       0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OXILI_XPU2_SECURE_INTR_ENABLE_BMSK                                                                                        0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_OXILI_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                        0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MSS_XPU2_SEC_INTR_ENABLE_BMSK                                                                                             0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR0_ENABLE_MSS_XPU2_SEC_INTR_ENABLE_SHFT                                                                                             0x0

#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00004044)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00004044)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_RPM_MPU_SEC_INTR_ENABLE_BMSK                                                                                       0x80000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_RPM_MPU_SEC_INTR_ENABLE_SHFT                                                                                             0x1f
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_OCIMEM_MPU_SECURE_INTR_ENABLE_BMSK                                                                                 0x40000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_OCIMEM_MPU_SECURE_INTR_ENABLE_SHFT                                                                                       0x1e
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_SEC_CTRL_XPU2_SEC_IRQ_ENABLE_BMSK                                                                                  0x20000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_SEC_CTRL_XPU2_SEC_IRQ_ENABLE_SHFT                                                                                        0x1d
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_LPASS_IRQ_OUT_SECURITY_BMSK                                                                                        0x10000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_LPASS_IRQ_OUT_SECURITY_SHFT                                                                                              0x1c
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_DEHR_XPU_SECURE_INTR_ENABLE_BMSK                                                                                    0x8000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_DEHR_XPU_SECURE_INTR_ENABLE_SHFT                                                                                         0x1b
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_VENUS0_VBIF_XPU2_SECURE_INTR_ENABLE_BMSK                                                                            0x4000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_VENUS0_VBIF_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                 0x1a
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_OXILI_VBIF_XPU2_SECURE_INTR_ENABLE_BMSK                                                                             0x2000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_OXILI_VBIF_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                  0x19
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_MDSS_XPU2_SECURE_INTR_ENABLE_BMSK                                                                                   0x1000000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_MDSS_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                        0x18
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_QDSS_BAM_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                               0x800000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_QDSS_BAM_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                   0x17
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_MPM_XPU2_SECURE_INTR_ENABLE_BMSK                                                                                     0x400000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_MPM_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                         0x16
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_BOOT_ROM_SECURE_INTR_ENABLE_BMSK                                                                                     0x200000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_BOOT_ROM_SECURE_INTR_ENABLE_SHFT                                                                                         0x15
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_MMSS_GFX_RBCPR_XPU2_SECURE_INTR_ENABLE_BMSK                                                                          0x100000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_MMSS_GFX_RBCPR_XPU2_SECURE_INTR_ENABLE_SHFT                                                                              0x14
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_MMSS_MISC_XPU2_SECURE_INTR_ENABLE_BMSK                                                                                0x80000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_MMSS_MISC_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                   0x13
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_PCIE20_1_INT_PARF_XPU2_SECURE_INTR_ENABLE_BMSK                                                                        0x40000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_PCIE20_1_INT_PARF_XPU2_SECURE_INTR_ENABLE_SHFT                                                                           0x12
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_MMSS_NOC_XPU2_SECURE_INTR_ENABLE_BMSK                                                                                 0x20000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_MMSS_NOC_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                    0x11
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_OCMEM_OSWDM_MPU_SECURE_INTR_ENABLE_BMSK                                                                               0x10000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_OCMEM_OSWDM_MPU_SECURE_INTR_ENABLE_SHFT                                                                                  0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_CAMSS_XPU2_SECURE_INTR_ENABLE_BMSK                                                                                     0x8000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_CAMSS_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                        0xf
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_CRYPTO1_BAM_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                              0x4000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_CRYPTO1_BAM_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                 0xe
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_CRYPTO0_BAM_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                              0x2000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_CRYPTO0_BAM_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                 0xd
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_O_TCSR_MUTEX_SECURE_INTR_ENABLE_BMSK                                                                                   0x1000
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_O_TCSR_MUTEX_SECURE_INTR_ENABLE_SHFT                                                                                      0xc
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_O_TCSR_REGS_SECURE_INTR_ENABLE_BMSK                                                                                     0x800
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_O_TCSR_REGS_SECURE_INTR_ENABLE_SHFT                                                                                       0xb
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_COPSS_MPU_SECURE_IRQ_ENABLE_BMSK                                                                                        0x400
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_COPSS_MPU_SECURE_IRQ_ENABLE_SHFT                                                                                          0xa
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_RESERVEBIT_BMSK                                                                                                         0x200
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_RESERVEBIT_SHFT                                                                                                           0x9
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_USB1_HS_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                                   0x100
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_USB1_HS_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                     0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_SDC4_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                                       0x80
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_SDC4_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                        0x7
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_SDC3_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                                       0x40
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_SDC3_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                        0x6
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_SDC2_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                                       0x20
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_SDC2_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                        0x5
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_SDC1_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                                       0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_SDC1_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                        0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_TSIF_BAM_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                                    0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_TSIF_BAM_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                    0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_BLSP2_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                                       0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_BLSP2_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                       0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_BLSP1_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                                       0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_BLSP1_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                       0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_BAM_DMA_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                                     0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR1_ENABLE_BAM_DMA_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                     0x0

#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00004048)
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00004048)
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_RMSK                                                                                                                   0x3fff
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_RESERVEBIT_2_BMSK                                                                                                      0x2000
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_RESERVEBIT_2_SHFT                                                                                                         0xd
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_FD_VBIF_XPU_SECURE_INTR_ENABLE_BMSK                                                                                    0x1000
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_FD_VBIF_XPU_SECURE_INTR_ENABLE_SHFT                                                                                       0xc
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_FD_XPU_SECURE_INTR_ENABLE_BMSK                                                                                          0x800
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_FD_XPU_SECURE_INTR_ENABLE_SHFT                                                                                            0xb
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_UFS_XPU_SECURE_INTR_ENABLE_BMSK                                                                                         0x400
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_UFS_XPU_SECURE_INTR_ENABLE_SHFT                                                                                           0xa
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_CAMSS_CPP_VBIF_XPU2_SECURE_INTR_ENABLE_BMSK                                                                             0x200
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_CAMSS_CPP_VBIF_XPU2_SECURE_INTR_ENABLE_SHFT                                                                               0x9
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_RICA_CORE_TOP_XPU2_SECURE_IRQ_ENABLE_BMSK                                                                               0x100
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_RICA_CORE_TOP_XPU2_SECURE_IRQ_ENABLE_SHFT                                                                                 0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_RICA_CORE_VBIF_XPU2_SECURE_IRQ_ENABLE_BMSK                                                                               0x80
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_RICA_CORE_VBIF_XPU2_SECURE_IRQ_ENABLE_SHFT                                                                                0x7
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_IPA_BAM_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                                    0x40
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_IPA_BAM_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                     0x6
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_RESERVEBIT_0_BMSK                                                                                                        0x20
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_RESERVEBIT_0_SHFT                                                                                                         0x5
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_UFS_ICE_XPU2_SECURE_INTR_ENABLE_BMSK                                                                                     0x10
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_UFS_ICE_XPU2_SECURE_INTR_ENABLE_SHFT                                                                                      0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_PCIE20_1_INT_SLV_XPU2_SECURE_INTR_ENABLE_BMSK                                                                             0x8
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_PCIE20_1_INT_SLV_XPU2_SECURE_INTR_ENABLE_SHFT                                                                             0x3
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_CRYPTO2_BAM_APU_SEC_ERROR_IRQ_ENABLE_BMSK                                                                                 0x4
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_CRYPTO2_BAM_APU_SEC_ERROR_IRQ_ENABLE_SHFT                                                                                 0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_PCIE20_0_INT_SLV_XPU2_SECURE_INTR_ENABLE_BMSK                                                                             0x2
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_PCIE20_0_INT_SLV_XPU2_SECURE_INTR_ENABLE_SHFT                                                                             0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_PCIE20_0_INT_PARF_XPU2_SECURE_INTR_ENABLE_BMSK                                                                            0x1
#define HWIO_TCSR_SS_XPU2_SEC_INTR2_ENABLE_PCIE20_0_INT_PARF_XPU2_SECURE_INTR_ENABLE_SHFT                                                                            0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00004010)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00004010)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RMSK                                                                                                              0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_VENUS0_VBIF_VMIDMT_GIRPT1_BMSK                                                                                    0x80000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_VENUS0_VBIF_VMIDMT_GIRPT1_SHFT                                                                                          0x1f
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_VENUS0_VBIF_VMIDMT_GIRPT0_BMSK                                                                                    0x40000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_VENUS0_VBIF_VMIDMT_GIRPT0_SHFT                                                                                          0x1e
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_QDSS_BAM_VMIDMT_GIRPT_BMSK                                                                                        0x20000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_QDSS_BAM_VMIDMT_GIRPT_SHFT                                                                                              0x1d
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RICA_CORE_VMIDMT_G_IRQ_BMSK                                                                                       0x10000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RICA_CORE_VMIDMT_G_IRQ_SHFT                                                                                             0x1c
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RPM_VMIDMT_SECG_IRQ_BMSK                                                                                           0x8000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RPM_VMIDMT_SECG_IRQ_SHFT                                                                                                0x1b
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_OCMEM_DMOCMEM_VMIDMT_GIRPT_BMSK                                                                                    0x4000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_OCMEM_DMOCMEM_VMIDMT_GIRPT_SHFT                                                                                         0x1a
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_CAMSS_VMIDMT_GIRPT_BMSK                                                                                            0x2000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_CAMSS_VMIDMT_GIRPT_SHFT                                                                                                 0x19
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_CRYPTO1_VMIDMT_GIRPT_IRQ_BMSK                                                                                      0x1000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_CRYPTO1_VMIDMT_GIRPT_IRQ_SHFT                                                                                           0x18
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_CRYPTO0_VMIDMT_GIRPT_IRQ_BMSK                                                                                       0x800000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_CRYPTO0_VMIDMT_GIRPT_IRQ_SHFT                                                                                           0x17
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RESERVEBIT_2_BMSK                                                                                                   0x400000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RESERVEBIT_2_SHFT                                                                                                       0x16
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_USB1_HS_VMIDMT_GIRPT_BMSK                                                                                           0x200000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_USB1_HS_VMIDMT_GIRPT_SHFT                                                                                               0x15
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_TSIF_BAM_VMIDMT_GIRPT_BMSK                                                                                          0x100000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_TSIF_BAM_VMIDMT_GIRPT_SHFT                                                                                              0x14
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_SDC4_VMIDMT_GIRPT_BMSK                                                                                               0x80000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_SDC4_VMIDMT_GIRPT_SHFT                                                                                                  0x13
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_SDC3_VMIDMT_GIRPT_BMSK                                                                                               0x40000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_SDC3_VMIDMT_GIRPT_SHFT                                                                                                  0x12
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_SDC2_VMIDMT_GIRPT_BMSK                                                                                               0x20000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_SDC2_VMIDMT_GIRPT_SHFT                                                                                                  0x11
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_SDC1_VMIDMT_GIRPT_BMSK                                                                                               0x10000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_SDC1_VMIDMT_GIRPT_SHFT                                                                                                  0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_BLSP2_VMIDMT_GIRPT_BMSK                                                                                               0x8000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_BLSP2_VMIDMT_GIRPT_SHFT                                                                                                  0xf
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_BLSP1_VMIDMT_GIRPT_BMSK                                                                                               0x4000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_BLSP1_VMIDMT_GIRPT_SHFT                                                                                                  0xe
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_BAM_DMA_VMIDMT_GIRPT_BMSK                                                                                             0x2000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_BAM_DMA_VMIDMT_GIRPT_SHFT                                                                                                0xd
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_SPDM_VMID_GIRPT_BMSK                                                                                                  0x1000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_SPDM_VMID_GIRPT_SHFT                                                                                                     0xc
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_QDSS_DAP_VMIDMT_GIRPT_BMSK                                                                                             0x800
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_QDSS_DAP_VMIDMT_GIRPT_SHFT                                                                                               0xb
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_QDSS_TRACE_VMIDMT_GIRPT_BMSK                                                                                           0x400
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_QDSS_TRACE_VMIDMT_GIRPT_SHFT                                                                                             0xa
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_WCSS_VMIDMT_GIRPT_BMSK                                                                                                 0x200
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_WCSS_VMIDMT_GIRPT_SHFT                                                                                                   0x9
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_USB30_VMIDMT_GIRPT_IRQ_BMSK                                                                                            0x100
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_USB30_VMIDMT_GIRPT_IRQ_SHFT                                                                                              0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_OCMEM_DMDDR_VMIDMT_GIRPT_BMSK                                                                                           0x80
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_OCMEM_DMDDR_VMIDMT_GIRPT_SHFT                                                                                            0x7
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_LPASS_IRQ_OUT_SECURITY_15_BMSK                                                                                          0x40
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_LPASS_IRQ_OUT_SECURITY_15_SHFT                                                                                           0x6
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RESERVEBIT_1_BMSK                                                                                                       0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_RESERVEBIT_1_SHFT                                                                                                        0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_UFS_VMIDMT_GIRPT_BMSK                                                                                                   0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_UFS_VMIDMT_GIRPT_SHFT                                                                                                    0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_VENUS0_CPU_VMIDMT_GIRPT_BMSK                                                                                             0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_VENUS0_CPU_VMIDMT_GIRPT_SHFT                                                                                             0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_LPASS_IRQ_OUT_SECURITY_7_BMSK                                                                                            0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_LPASS_IRQ_OUT_SECURITY_7_SHFT                                                                                            0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_OXILI_RBBM_VMIDMT_GIRPT_BMSK                                                                                             0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_OXILI_RBBM_VMIDMT_GIRPT_SHFT                                                                                             0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_MSS_VMIDMT_CLIENT_SEC_SUMMARY_INTR_BMSK                                                                                  0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_MSS_VMIDMT_CLIENT_SEC_SUMMARY_INTR_SHFT                                                                                  0x0

#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00004014)
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00004014)
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_RMSK                                                                                                                      0x7ff
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ADDR, HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_RESERVEBIT_2_BMSK                                                                                                         0x400
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_RESERVEBIT_2_SHFT                                                                                                           0xa
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_RESERVEBIT_1_BMSK                                                                                                         0x200
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_RESERVEBIT_1_SHFT                                                                                                           0x9
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_FD_MMU_G_IRQ_BMSK                                                                                                         0x100
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_FD_MMU_G_IRQ_SHFT                                                                                                           0x8
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_RICA_CORE_MMU_G_IRQ_BMSK                                                                                                   0x80
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_RICA_CORE_MMU_G_IRQ_SHFT                                                                                                    0x7
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_RESERVEBIT_0_BMSK                                                                                                          0x40
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_RESERVEBIT_0_SHFT                                                                                                           0x6
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_MDSS_MMU_GIRPT_BMSK                                                                                                        0x20
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_MDSS_MMU_GIRPT_SHFT                                                                                                         0x5
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_CAMSS_JPEG_MMU_GIRPT_BMSK                                                                                                  0x10
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_CAMSS_JPEG_MMU_GIRPT_SHFT                                                                                                   0x4
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_CAMSS_VFE_MMU_GIRPT_BMSK                                                                                                    0x8
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_CAMSS_VFE_MMU_GIRPT_SHFT                                                                                                    0x3
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_CAMSS_CPP_MMU_GIRPT_BMSK                                                                                                    0x4
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_CAMSS_CPP_MMU_GIRPT_SHFT                                                                                                    0x2
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_VENUS0_MMU_GIRPT_BMSK                                                                                                       0x2
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_VENUS0_MMU_GIRPT_SHFT                                                                                                       0x1
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_OXILI_MMU_GIRPT_BMSK                                                                                                        0x1
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_OXILI_MMU_GIRPT_SHFT                                                                                                        0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00004018)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00004018)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_RMSK                                                                                                                   0x7f
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_RESERVEBIT_5_BMSK                                                                                                      0x40
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_RESERVEBIT_5_SHFT                                                                                                       0x6
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_IPA_VMIDMT_GIRPT_BMSK                                                                                                  0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_IPA_VMIDMT_GIRPT_SHFT                                                                                                   0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_PCIE20_1_INT_MSTR_VMIDMT_GIRPT_BMSK                                                                                    0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_PCIE20_1_INT_MSTR_VMIDMT_GIRPT_SHFT                                                                                     0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_PCIE20_0_INT_MSTR_VMIDMT_GIRPT_BMSK                                                                                     0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_PCIE20_0_INT_MSTR_VMIDMT_GIRPT_SHFT                                                                                     0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_CRYPTO2_VMIDMT_GIRPT_IRQ_BMSK                                                                                           0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_CRYPTO2_VMIDMT_GIRPT_IRQ_SHFT                                                                                           0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_RESERVEBIT_4_BMSK                                                                                                       0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_RESERVEBIT_4_SHFT                                                                                                       0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_DEHR_VMIDMT_GIRPT_BMSK                                                                                                  0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_DEHR_VMIDMT_GIRPT_SHFT                                                                                                  0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR                                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00004050)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OFFS                                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00004050)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RMSK                                                                                                       0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_GIRPT1_ENABLE_BMSK                                                                      0x80000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_GIRPT1_ENABLE_SHFT                                                                            0x1f
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_GIRPT0_ENABLE_BMSK                                                                      0x40000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_GIRPT0_ENABLE_SHFT                                                                            0x1e
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_QDSS_BAM_VMIDMT_GIRPT_ENABLE_BMSK                                                                          0x20000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_QDSS_BAM_VMIDMT_GIRPT_ENABLE_SHFT                                                                                0x1d
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RICA_CORE_VMIDMT_G_IRQ_ENABLE_BMSK                                                                         0x10000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RICA_CORE_VMIDMT_G_IRQ_ENABLE_SHFT                                                                               0x1c
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RPM_VMIDMT_SECG_IRQ_ENABLE_BMSK                                                                             0x8000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RPM_VMIDMT_SECG_IRQ_ENABLE_SHFT                                                                                  0x1b
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OCMEM_DMOCMEM_VMIDMT_GIRPT_ENABLE_BMSK                                                                      0x4000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OCMEM_DMOCMEM_VMIDMT_GIRPT_ENABLE_SHFT                                                                           0x1a
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_CAMSS_VMIDMT_GIRPT_ENABLE_BMSK                                                                              0x2000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_CAMSS_VMIDMT_GIRPT_ENABLE_SHFT                                                                                   0x19
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_CRYPTO1_VMIDMT_GIRPT_IRQ_ENABLE_BMSK                                                                        0x1000000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_CRYPTO1_VMIDMT_GIRPT_IRQ_ENABLE_SHFT                                                                             0x18
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_GIRPT_IRQ_ENABLE_BMSK                                                                         0x800000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_GIRPT_IRQ_ENABLE_SHFT                                                                             0x17
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RESERVEBIT_7_BMSK                                                                                            0x400000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RESERVEBIT_7_SHFT                                                                                                0x16
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_USB1_HS_VMIDMT_GIRPT_ENABLE_BMSK                                                                             0x200000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_USB1_HS_VMIDMT_GIRPT_ENABLE_SHFT                                                                                 0x15
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_TSIF_BAM_VMIDMT_GIRPT_ENABLE_BMSK                                                                            0x100000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_TSIF_BAM_VMIDMT_GIRPT_ENABLE_SHFT                                                                                0x14
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_SDC4_VMIDMT_GIRPT_ENABLE_BMSK                                                                                 0x80000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_SDC4_VMIDMT_GIRPT_ENABLE_SHFT                                                                                    0x13
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_SDC3_VMIDMT_GIRPT_ENABLE_BMSK                                                                                 0x40000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_SDC3_VMIDMT_GIRPT_ENABLE_SHFT                                                                                    0x12
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_SDC2_VMIDMT_GIRPT_ENABLE_BMSK                                                                                 0x20000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_SDC2_VMIDMT_GIRPT_ENABLE_SHFT                                                                                    0x11
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_SDC1_VMIDMT_GIRPT_ENABLE_BMSK                                                                                 0x10000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_SDC1_VMIDMT_GIRPT_ENABLE_SHFT                                                                                    0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BLSP2_VMIDMT_GIRPT_ENABLE_BMSK                                                                                 0x8000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BLSP2_VMIDMT_GIRPT_ENABLE_SHFT                                                                                    0xf
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BLSP1_VMIDMT_GIRPT_ENABLE_BMSK                                                                                 0x4000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BLSP1_VMIDMT_GIRPT_ENABLE_SHFT                                                                                    0xe
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BAM_DMA_VMIDMT_GIRPT_ENABLE_BMSK                                                                               0x2000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_BAM_DMA_VMIDMT_GIRPT_ENABLE_SHFT                                                                                  0xd
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_SPDM_VMID_GIRPT_ENABLE_BMSK                                                                                    0x1000
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_SPDM_VMID_GIRPT_ENABLE_SHFT                                                                                       0xc
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_QDSS_DAP_VMIDMT_GIRPT_ENABLE_BMSK                                                                               0x800
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_QDSS_DAP_VMIDMT_GIRPT_ENABLE_SHFT                                                                                 0xb
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_QDSS_TRACE_VMIDMT_GIRPT_ENABLE_BMSK                                                                             0x400
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_QDSS_TRACE_VMIDMT_GIRPT_ENABLE_SHFT                                                                               0xa
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_WCSS_VMIDMT_GIRPT_ENABLE_BMSK                                                                                   0x200
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_WCSS_VMIDMT_GIRPT_ENABLE_SHFT                                                                                     0x9
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_USB30_VMIDMT_GIRPT_IRQ_ENABLE_BMSK                                                                              0x100
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_USB30_VMIDMT_GIRPT_IRQ_ENABLE_SHFT                                                                                0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OCMEM_DMDDR_VMIDMT_GIRPT_ENABLE_BMSK                                                                             0x80
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OCMEM_DMDDR_VMIDMT_GIRPT_ENABLE_SHFT                                                                              0x7
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_15_ENABLE_BMSK                                                                            0x40
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_15_ENABLE_SHFT                                                                             0x6
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RESERVEBIT_6_BMSK                                                                                                0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_RESERVEBIT_6_SHFT                                                                                                 0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_UFS_VMIDMT_GIRPT_ENABLE_BMSK                                                                                     0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_UFS_VMIDMT_GIRPT_ENABLE_SHFT                                                                                      0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_VENUS0_CPU_VMIDMT_GIRPT_ENABLE_BMSK                                                                               0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_VENUS0_CPU_VMIDMT_GIRPT_ENABLE_SHFT                                                                               0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_7_ENABLE_BMSK                                                                              0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_7_ENABLE_SHFT                                                                              0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OXILI_RBBM_VMIDMT_GIRPT_ENABLE_BMSK                                                                               0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_OXILI_RBBM_VMIDMT_GIRPT_ENABLE_SHFT                                                                               0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_MSS_VMIDMT_CLIENT_SEC_SUMMARY_INTR_ENABLE_BMSK                                                                    0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR_ENABLE_MSS_VMIDMT_CLIENT_SEC_SUMMARY_INTR_ENABLE_SHFT                                                                    0x0

#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00004054)
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00004054)
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_RMSK                                                                                                               0x7ff
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_RESERVEBIT_2_BMSK                                                                                                  0x400
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_RESERVEBIT_2_SHFT                                                                                                    0xa
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_RESERVEBIT_1_BMSK                                                                                                  0x200
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_RESERVEBIT_1_SHFT                                                                                                    0x9
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_FD_MMU_GCFG_IRQ_ENABLE_BMSK                                                                                        0x100
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_FD_MMU_GCFG_IRQ_ENABLE_SHFT                                                                                          0x8
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_RICA_CORE_MMU_GCFG_IRQ_ENABLE_BMSK                                                                                  0x80
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_RICA_CORE_MMU_GCFG_IRQ_ENABLE_SHFT                                                                                   0x7
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_RESERVEBIT_0_BMSK                                                                                                   0x40
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_RESERVEBIT_0_SHFT                                                                                                    0x6
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_MDSS_MMU_GIRPT_ENABLE_BMSK                                                                                          0x20
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_MDSS_MMU_GIRPT_ENABLE_SHFT                                                                                           0x5
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_CAMSS_JPEG_MMU_GIRPT_ENABLE_BMSK                                                                                    0x10
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_CAMSS_JPEG_MMU_GIRPT_ENABLE_SHFT                                                                                     0x4
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_CAMSS_VFE_MMU_GIRPT_ENABLE_BMSK                                                                                      0x8
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_CAMSS_VFE_MMU_GIRPT_ENABLE_SHFT                                                                                      0x3
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_CAMSS_CPP_MMU_GIRPT_ENABLE_BMSK                                                                                      0x4
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_CAMSS_CPP_MMU_GIRPT_ENABLE_SHFT                                                                                      0x2
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_VENUS0_MMU_GIRPT_ENABLE_BMSK                                                                                         0x2
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_VENUS0_MMU_GIRPT_ENABLE_SHFT                                                                                         0x1
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_OXILI_MMU_GIRPT_ENABLE_BMSK                                                                                          0x1
#define HWIO_TCSR_SS_MMU_CLIENT_SEC_INTR_ENABLE_OXILI_MMU_GIRPT_ENABLE_SHFT                                                                                          0x0

#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_ADDR                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00004058)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_OFFS                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00004058)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_RMSK                                                                                                            0x7f
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_RESERVEBIT_10_BMSK                                                                                              0x40
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_RESERVEBIT_10_SHFT                                                                                               0x6
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_IPA_VMIDMT_GIRPT_ENABLE_BMSK                                                                                    0x20
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_IPA_VMIDMT_GIRPT_ENABLE_SHFT                                                                                     0x5
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_PCIE20_1_INT_MSTR_VMIDMT_GIRPT_ENABLE_BMSK                                                                      0x10
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_PCIE20_1_INT_MSTR_VMIDMT_GIRPT_ENABLE_SHFT                                                                       0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_PCIE20_0_INT_MSTR_VMIDMT_GIRPT_ENABLE_BMSK                                                                       0x8
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_PCIE20_0_INT_MSTR_VMIDMT_GIRPT_ENABLE_SHFT                                                                       0x3
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_CRYPTO2_VMIDMT_GIRPT_IRQ_ENABLE_BMSK                                                                             0x4
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_CRYPTO2_VMIDMT_GIRPT_IRQ_ENABLE_SHFT                                                                             0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_RESERVEBIT_9_BMSK                                                                                                0x2
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_RESERVEBIT_9_SHFT                                                                                                0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_DEHR_VMIDMT_GIRPT_ENABLE_BMSK                                                                                    0x1
#define HWIO_TCSR_SS_VMIDMT_CLIENT_SEC_INTR1_ENABLE_DEHR_VMIDMT_GIRPT_ENABLE_SHFT                                                                                    0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00005000)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005000)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RMSK                                                                                                                 0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_VENUS0_VBIF_VMIDMT_GCFGIRPT1_BMSK                                                                                    0x80000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_VENUS0_VBIF_VMIDMT_GCFGIRPT1_SHFT                                                                                          0x1f
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_VENUS0_VBIF_VMIDMT_GCFGIRPT0_BMSK                                                                                    0x40000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_VENUS0_VBIF_VMIDMT_GCFGIRPT0_SHFT                                                                                          0x1e
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_QDSS_BAM_VMIDMT_GCFGIRPT_BMSK                                                                                        0x20000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_QDSS_BAM_VMIDMT_GCFGIRPT_SHFT                                                                                              0x1d
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RICA_CORE_VMIDMT_GCFG_IRQ_BMSK                                                                                       0x10000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RICA_CORE_VMIDMT_GCFG_IRQ_SHFT                                                                                             0x1c
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RPM_VMIDMT_SECGCFG_IRQ_BMSK                                                                                           0x8000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RPM_VMIDMT_SECGCFG_IRQ_SHFT                                                                                                0x1b
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_OCMEM_DMOCMEM_VMIDMT_GCFGIRPT_BMSK                                                                                    0x4000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_OCMEM_DMOCMEM_VMIDMT_GCFGIRPT_SHFT                                                                                         0x1a
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_CAMSS_VMIDMT_GCFGIRPT_BMSK                                                                                            0x2000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_CAMSS_VMIDMT_GCFGIRPT_SHFT                                                                                                 0x19
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_CRYPTO1_VMIDMT_GCFGIRPT_IRQ_BMSK                                                                                      0x1000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_CRYPTO1_VMIDMT_GCFGIRPT_IRQ_SHFT                                                                                           0x18
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_CRYPTO0_VMIDMT_GCFGIRPT_IRQ_BMSK                                                                                       0x800000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_CRYPTO0_VMIDMT_GCFGIRPT_IRQ_SHFT                                                                                           0x17
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RESERVEBIT_2_BMSK                                                                                                      0x400000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RESERVEBIT_2_SHFT                                                                                                          0x16
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_USB1_HS_VMIDMT_GCFGIRPT_BMSK                                                                                           0x200000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_USB1_HS_VMIDMT_GCFGIRPT_SHFT                                                                                               0x15
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_TSIF_BAM_VMIDMT_GCFGIRPT_BMSK                                                                                          0x100000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_TSIF_BAM_VMIDMT_GCFGIRPT_SHFT                                                                                              0x14
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_SDC4_VMIDMT_GCFGIRPT_BMSK                                                                                               0x80000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_SDC4_VMIDMT_GCFGIRPT_SHFT                                                                                                  0x13
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_SDC3_VMIDMT_GCFGIRPT_BMSK                                                                                               0x40000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_SDC3_VMIDMT_GCFGIRPT_SHFT                                                                                                  0x12
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_SDC2_VMIDMT_GCFGIRPT_BMSK                                                                                               0x20000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_SDC2_VMIDMT_GCFGIRPT_SHFT                                                                                                  0x11
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_SDC1_VMIDMT_GCFGIRPT_BMSK                                                                                               0x10000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_SDC1_VMIDMT_GCFGIRPT_SHFT                                                                                                  0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_BLSP2_VMIDMT_GCFGIRPT_BMSK                                                                                               0x8000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_BLSP2_VMIDMT_GCFGIRPT_SHFT                                                                                                  0xf
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_BLSP1_VMIDMT_GCFGIRPT_BMSK                                                                                               0x4000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_BLSP1_VMIDMT_GCFGIRPT_SHFT                                                                                                  0xe
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_BAM_DMA_VMIDMT_GCFGIRPT_BMSK                                                                                             0x2000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_BAM_DMA_VMIDMT_GCFGIRPT_SHFT                                                                                                0xd
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_SPDM_VMID_GCFGIRPT_BMSK                                                                                                  0x1000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_SPDM_VMID_GCFGIRPT_SHFT                                                                                                     0xc
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_QDSS_DAP_VMIDMT_GCFGIRPT_BMSK                                                                                             0x800
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_QDSS_DAP_VMIDMT_GCFGIRPT_SHFT                                                                                               0xb
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_QDSS_TRACE_VMIDMT_GCFGIRPT_BMSK                                                                                           0x400
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_QDSS_TRACE_VMIDMT_GCFGIRPT_SHFT                                                                                             0xa
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_WCSS_VMIDMT_GCFGIRPT_BMSK                                                                                                 0x200
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_WCSS_VMIDMT_GCFGIRPT_SHFT                                                                                                   0x9
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_USB30_VMIDMT_GCFGIRPT_IRQ_BMSK                                                                                            0x100
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_USB30_VMIDMT_GCFGIRPT_IRQ_SHFT                                                                                              0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_OCMEM_DMDDR_VMIDMT_GCFGIRPT_BMSK                                                                                           0x80
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_OCMEM_DMDDR_VMIDMT_GCFGIRPT_SHFT                                                                                            0x7
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_LPASS_IRQ_OUT_SECURITY_14_BMSK                                                                                             0x40
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_LPASS_IRQ_OUT_SECURITY_14_SHFT                                                                                              0x6
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RESERVEBIT_1_BMSK                                                                                                          0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_RESERVEBIT_1_SHFT                                                                                                           0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_UFS_VMIDMT_GCFGIRPT_BMSK                                                                                                   0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_UFS_VMIDMT_GCFGIRPT_SHFT                                                                                                    0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_VENUS0_CPU_VMIDMT_GCFGIRPT_BMSK                                                                                             0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_VENUS0_CPU_VMIDMT_GCFGIRPT_SHFT                                                                                             0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_LPASS_IRQ_OUT_SECURITY_6_BMSK                                                                                               0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_LPASS_IRQ_OUT_SECURITY_6_SHFT                                                                                               0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_OXILI_RBBM_VMIDMT_GCFGIRPT_BMSK                                                                                             0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_OXILI_RBBM_VMIDMT_GCFGIRPT_SHFT                                                                                             0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_MSS_VMIDMT_CFG_SECURE_SUMMARY_INTR_BMSK                                                                                     0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_MSS_VMIDMT_CFG_SECURE_SUMMARY_INTR_SHFT                                                                                     0x0

#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ADDR                                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00005004)
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_OFFS                                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005004)
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_RMSK                                                                                                                         0x7ff
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_IN          \
        in_dword_masked(HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ADDR, HWIO_TCSR_SS_MMU_CFG_SEC_INTR_RMSK)
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ADDR, m)
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_RESERVEBIT_2_BMSK                                                                                                            0x400
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_RESERVEBIT_2_SHFT                                                                                                              0xa
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_RESERVEBIT_1_BMSK                                                                                                            0x200
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_RESERVEBIT_1_SHFT                                                                                                              0x9
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_FD_MMU_GCFG_IRQ_BMSK                                                                                                         0x100
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_FD_MMU_GCFG_IRQ_SHFT                                                                                                           0x8
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_RICA_CORE_MMU_GCFG_IRQ_BMSK                                                                                                   0x80
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_RICA_CORE_MMU_GCFG_IRQ_SHFT                                                                                                    0x7
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_RESERVEBIT_0_BMSK                                                                                                             0x40
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_RESERVEBIT_0_SHFT                                                                                                              0x6
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_MDSS_MMU_GCFGIRPT_BMSK                                                                                                        0x20
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_MDSS_MMU_GCFGIRPT_SHFT                                                                                                         0x5
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_CAMSS_JPEG_MMU_GCFGIRPT_BMSK                                                                                                  0x10
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_CAMSS_JPEG_MMU_GCFGIRPT_SHFT                                                                                                   0x4
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_CAMSS_VFE_MMU_GCFGIRPT_BMSK                                                                                                    0x8
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_CAMSS_VFE_MMU_GCFGIRPT_SHFT                                                                                                    0x3
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_CAMSS_CPP_MMU_GCFGIRPT_BMSK                                                                                                    0x4
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_CAMSS_CPP_MMU_GCFGIRPT_SHFT                                                                                                    0x2
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_VENUS0_MMU_GCFGIRPT_BMSK                                                                                                       0x2
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_VENUS0_MMU_GCFGIRPT_SHFT                                                                                                       0x1
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_OXILI_MMU_GCFGIRPT_BMSK                                                                                                        0x1
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_OXILI_MMU_GCFGIRPT_SHFT                                                                                                        0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00005008)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005008)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_RMSK                                                                                                                      0x7f
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_RESERVEBIT_5_BMSK                                                                                                         0x40
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_RESERVEBIT_5_SHFT                                                                                                          0x6
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_IPA_VMIDMT_GCFGIRPT_BMSK                                                                                                  0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_IPA_VMIDMT_GCFGIRPT_SHFT                                                                                                   0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_PCIE20_1_INT_MSTR_VMIDMT_GCFGIRPT_BMSK                                                                                    0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_PCIE20_1_INT_MSTR_VMIDMT_GCFGIRPT_SHFT                                                                                     0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_PCIE20_0_INT_MSTR_VMIDMT_GCFGIRPT_BMSK                                                                                     0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_PCIE20_0_INT_MSTR_VMIDMT_GCFGIRPT_SHFT                                                                                     0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_CRYPTO2_VMIDMT_GCFGIRPT_IRQ_BMSK                                                                                           0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_CRYPTO2_VMIDMT_GCFGIRPT_IRQ_SHFT                                                                                           0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_RESERVEBIT_4_BMSK                                                                                                          0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_RESERVEBIT_4_SHFT                                                                                                          0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_DEHR_VMIDMT_GCFGIRPT_BMSK                                                                                                  0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_DEHR_VMIDMT_GCFGIRPT_SHFT                                                                                                  0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00005040)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005040)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RMSK                                                                                                          0xffffffff
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_GCFGIRPT1_ENABLE_BMSK                                                                      0x80000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_GCFGIRPT1_ENABLE_SHFT                                                                            0x1f
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_GCFGIRPT0_ENABLE_BMSK                                                                      0x40000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_VENUS0_VBIF_VMIDMT_GCFGIRPT0_ENABLE_SHFT                                                                            0x1e
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_QDSS_BAM_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                          0x20000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_QDSS_BAM_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                0x1d
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RICA_CORE_VMIDMT_GCFG_IRQ_ENABLE_BMSK                                                                         0x10000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RICA_CORE_VMIDMT_GCFG_IRQ_ENABLE_SHFT                                                                               0x1c
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RPM_VMIDMT_SECGCFG_IRQ_ENABLE_BMSK                                                                             0x8000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RPM_VMIDMT_SECGCFG_IRQ_ENABLE_SHFT                                                                                  0x1b
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OCMEM_DMOCMEM_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                      0x4000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OCMEM_DMOCMEM_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                           0x1a
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_CAMSS_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                              0x2000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_CAMSS_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                   0x19
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_CRYPTO1_VMIDMT_GCFGIRPT_IRQ_ENABLE_BMSK                                                                        0x1000000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_CRYPTO1_VMIDMT_GCFGIRPT_IRQ_ENABLE_SHFT                                                                             0x18
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_GCFGIRPT_IRQ_ENABLE_BMSK                                                                         0x800000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_CRYPTO0_VMIDMT_GCFGIRPT_IRQ_ENABLE_SHFT                                                                             0x17
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RESERVEBIT_6_BMSK                                                                                               0x400000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RESERVEBIT_6_SHFT                                                                                                   0x16
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_USB1_HS_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                             0x200000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_USB1_HS_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                 0x15
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_TSIF_BAM_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                            0x100000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_TSIF_BAM_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                0x14
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_SDC4_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                                 0x80000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_SDC4_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                    0x13
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_SDC3_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                                 0x40000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_SDC3_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                    0x12
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_SDC2_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                                 0x20000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_SDC2_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                    0x11
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_SDC1_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                                 0x10000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_SDC1_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                    0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_BLSP2_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                                 0x8000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_BLSP2_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                    0xf
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_BLSP1_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                                 0x4000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_BLSP1_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                    0xe
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_BAM_DMA_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                               0x2000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_BAM_DMA_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                  0xd
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_SPDM_VMID_GCFGIRPT_ENABLE_BMSK                                                                                    0x1000
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_SPDM_VMID_GCFGIRPT_ENABLE_SHFT                                                                                       0xc
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_QDSS_DAP_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                               0x800
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_QDSS_DAP_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                 0xb
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_QDSS_TRACE_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                             0x400
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_QDSS_TRACE_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                               0xa
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_WCSS_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                                   0x200
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_WCSS_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                     0x9
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_USB30_VMIDMT_GCFGIRPT_IRQ_ENABLE_BMSK                                                                              0x100
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_USB30_VMIDMT_GCFGIRPT_IRQ_ENABLE_SHFT                                                                                0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OCMEM_DMDDR_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                             0x80
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OCMEM_DMDDR_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                              0x7
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_14_ENABLE_BMSK                                                                               0x40
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_14_ENABLE_SHFT                                                                                0x6
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RESERVEBIT_5_BMSK                                                                                                   0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_RESERVEBIT_5_SHFT                                                                                                    0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_UFS_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                                     0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_UFS_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                      0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_VENUS0_CPU_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                               0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_VENUS0_CPU_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                               0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_6_ENABLE_BMSK                                                                                 0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_LPASS_IRQ_OUT_SECURITY_6_ENABLE_SHFT                                                                                 0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OXILI_RBBM_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                               0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_OXILI_RBBM_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                               0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_MSS_VMIDMT_CFG_SECURE_SUMMARY_INTR_ENABLE_BMSK                                                                       0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR_ENABLE_MSS_VMIDMT_CFG_SECURE_SUMMARY_INTR_ENABLE_SHFT                                                                       0x0

#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00005044)
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005044)
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_RMSK                                                                                                                  0x7ff
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_ADDR, HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_RMSK)
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_ADDR,m,v,HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_IN)
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_RESERVEBIT_2_BMSK                                                                                                     0x400
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_RESERVEBIT_2_SHFT                                                                                                       0xa
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_RESERVEBIT_1_BMSK                                                                                                     0x200
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_RESERVEBIT_1_SHFT                                                                                                       0x9
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_FD_MMU_GCFG_IRQ_ENABLE_BMSK                                                                                           0x100
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_FD_MMU_GCFG_IRQ_ENABLE_SHFT                                                                                             0x8
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_RICA_CORE_MMU_GCFG_IRQ_ENABLE_BMSK                                                                                     0x80
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_RICA_CORE_MMU_GCFG_IRQ_ENABLE_SHFT                                                                                      0x7
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_RESERVEBIT_0_BMSK                                                                                                      0x40
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_RESERVEBIT_0_SHFT                                                                                                       0x6
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_MDSS_MMU_GCFGIRPT_ENABLE_BMSK                                                                                          0x20
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_MDSS_MMU_GCFGIRPT_ENABLE_SHFT                                                                                           0x5
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_CAMSS_JPEG_MMU_GCFGIRPT_ENABLE_BMSK                                                                                    0x10
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_CAMSS_JPEG_MMU_GCFGIRPT_ENABLE_SHFT                                                                                     0x4
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_CAMSS_VFE_MMU_GCFGIRPT_ENABLE_BMSK                                                                                      0x8
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_CAMSS_VFE_MMU_GCFGIRPT_ENABLE_SHFT                                                                                      0x3
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_CAMSS_CPP_MMU_GCFGIRPT_ENABLE_BMSK                                                                                      0x4
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_CAMSS_CPP_MMU_GCFGIRPT_ENABLE_SHFT                                                                                      0x2
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_VENUS0_MMU_GCFGIRPT_ENABLE_BMSK                                                                                         0x2
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_VENUS0_MMU_GCFGIRPT_ENABLE_SHFT                                                                                         0x1
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_OXILI_MMU_GCFGIRPT_ENABLE_BMSK                                                                                          0x1
#define HWIO_TCSR_SS_MMU_CFG_SEC_INTR_ENABLE_OXILI_MMU_GCFGIRPT_ENABLE_SHFT                                                                                          0x0

#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00005048)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00005048)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_RMSK                                                                                                               0x7f
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_ADDR, HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_RMSK)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_ADDR,m,v,HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_IN)
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_RESERVEBIT_9_BMSK                                                                                                  0x40
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_RESERVEBIT_9_SHFT                                                                                                   0x6
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_IPA_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                                    0x20
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_IPA_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                     0x5
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_PCIE20_1_INT_MSTR_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                      0x10
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_PCIE20_1_INT_MSTR_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                       0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_PCIE20_0_INT_MSTR_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                       0x8
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_PCIE20_0_INT_MSTR_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                       0x3
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_CRYPTO2_VMIDMT_GCFGIRPT_IRQ_ENABLE_BMSK                                                                             0x4
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_CRYPTO2_VMIDMT_GCFGIRPT_IRQ_ENABLE_SHFT                                                                             0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_RESERVEBIT_8_BMSK                                                                                                   0x2
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_RESERVEBIT_8_SHFT                                                                                                   0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_DEHR_VMIDMT_GCFGIRPT_ENABLE_BMSK                                                                                    0x1
#define HWIO_TCSR_SS_VMIDMT_CFG_SEC_INTR1_ENABLE_DEHR_VMIDMT_GCFGIRPT_ENABLE_SHFT                                                                                    0x0

#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00006000)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006000)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RMSK                                                                                                                      0xffffffff
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR0_ADDR, HWIO_TCSR_SS_XPU2_MSA_INTR0_RMSK)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR0_ADDR, m)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MPM_QDSS_XPU2_MSA_INTR_BMSK                                                                                               0x80000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MPM_QDSS_XPU2_MSA_INTR_SHFT                                                                                                     0x1f
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_DDR_PHY_CFG_XPU2_MSA_INTR_BMSK                                                                                            0x40000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_DDR_PHY_CFG_XPU2_MSA_INTR_SHFT                                                                                                  0x1e
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_NOC_CFG_XPU2_MSA_INTR_BMSK                                                                                                0x20000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_NOC_CFG_XPU2_MSA_INTR_SHFT                                                                                                      0x1d
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_LPASS_IRQ_OUT_SECURITY_BMSK                                                                                               0x10000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_LPASS_IRQ_OUT_SECURITY_SHFT                                                                                                     0x1c
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TLMM_XPU_MSA_INTR_BMSK                                                                                                     0x8000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_TLMM_XPU_MSA_INTR_SHFT                                                                                                          0x1b
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SPDM_XPU_MSA_INTR_BMSK                                                                                                     0x4000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SPDM_XPU_MSA_INTR_SHFT                                                                                                          0x1a
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SPMI_RPU_MSA_INTR_BMSK                                                                                                     0x2000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_SPMI_RPU_MSA_INTR_SHFT                                                                                                          0x19
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PMIC_ARB_APU_MSA_INTR_BMSK                                                                                                 0x1000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_PMIC_ARB_APU_MSA_INTR_SHFT                                                                                                      0x18
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCIMEM_RPU_MSA_INTR_BMSK                                                                                                    0x800000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCIMEM_RPU_MSA_INTR_SHFT                                                                                                        0x17
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_CH1_XPU2_MSA_INTERRUPT_BMSK                                                                                            0x400000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_CH1_XPU2_MSA_INTERRUPT_SHFT                                                                                                0x16
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_CH0_XPU2_MSA_INTERRUPT_BMSK                                                                                            0x200000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_CH0_XPU2_MSA_INTERRUPT_SHFT                                                                                                0x15
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_CFG_XPU2_MSA_INTERRUPT_BMSK                                                                                            0x100000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_CFG_XPU2_MSA_INTERRUPT_SHFT                                                                                                0x14
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_GCC_XPU_MSA_INTR_BMSK                                                                                                        0x80000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_GCC_XPU_MSA_INTR_SHFT                                                                                                           0x13
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RPM_APU_MSA_INTR_BMSK                                                                                                        0x40000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RPM_APU_MSA_INTR_SHFT                                                                                                           0x12
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MSG_RAM_XPU_MSA_INTR_BMSK                                                                                                    0x20000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MSG_RAM_XPU_MSA_INTR_SHFT                                                                                                       0x11
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_WCSS_APU_MSA_INTR_BMSK                                                                                                       0x10000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_WCSS_APU_MSA_INTR_SHFT                                                                                                          0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_APP_XPU2_MSA_INTR_BMSK                                                                                                   0x8000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_BIMC_APP_XPU2_MSA_INTR_SHFT                                                                                                      0xf
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_APCS_SYSKSMPUMSAINT_BMSK                                                                                                      0x4000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_APCS_SYSKSMPUMSAINT_SHFT                                                                                                         0xe
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_COPSS_APU_MSA_IRQ_BMSK                                                                                                        0x2000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_COPSS_APU_MSA_IRQ_SHFT                                                                                                           0xd
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_USB30_XPU2_MSA_IRQ_BMSK                                                                                                       0x1000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_USB30_XPU2_MSA_IRQ_SHFT                                                                                                          0xc
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCMEM_OSWSYS_MPU_MSA_INTR_BMSK                                                                                                 0x800
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCMEM_OSWSYS_MPU_MSA_INTR_SHFT                                                                                                   0xb
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCMEM_OSW1_MPU_MSA_INTR_BMSK                                                                                                   0x400
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCMEM_OSW1_MPU_MSA_INTR_SHFT                                                                                                     0xa
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCMEM_OSW0_MPU_MSA_INTR_BMSK                                                                                                   0x200
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCMEM_OSW0_MPU_MSA_INTR_SHFT                                                                                                     0x9
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCMEM_DM_RPU_MSA_INTR_BMSK                                                                                                     0x100
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCMEM_DM_RPU_MSA_INTR_SHFT                                                                                                       0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCMEM_RPU_MSA_INTR_BMSK                                                                                                         0x80
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OCMEM_RPU_MSA_INTR_SHFT                                                                                                          0x7
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MDSS_VBIF_XPU2_MSA_INTR_BMSK                                                                                                    0x40
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MDSS_VBIF_XPU2_MSA_INTR_SHFT                                                                                                     0x6
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_CAMSS_JPEG_VBIF_XPU2_MSA_INTR_BMSK                                                                                              0x20
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_CAMSS_JPEG_VBIF_XPU2_MSA_INTR_SHFT                                                                                               0x5
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_CAMSS_VFE_VBIF_XPU2_MSA_INTR_BMSK                                                                                               0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_CAMSS_VFE_VBIF_XPU2_MSA_INTR_SHFT                                                                                                0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MMCC_XPU2_MSA_INTR_BMSK                                                                                                          0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_MMCC_XPU2_MSA_INTR_SHFT                                                                                                          0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_VENUS0_XPU2_MSA_INTR_BMSK                                                                                                        0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_VENUS0_XPU2_MSA_INTR_SHFT                                                                                                        0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OXILI_XPU2_MSA_INTR_BMSK                                                                                                         0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_OXILI_XPU2_MSA_INTR_SHFT                                                                                                         0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RESERVEBIT_BMSK                                                                                                                  0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_RESERVEBIT_SHFT                                                                                                                  0x0

#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00006004)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006004)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_RMSK                                                                                                                      0xffffffff
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR1_ADDR, HWIO_TCSR_SS_XPU2_MSA_INTR1_RMSK)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR1_ADDR, m)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_RPM_MPU_MSA_INTR_BMSK                                                                                                     0x80000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_RPM_MPU_MSA_INTR_SHFT                                                                                                           0x1f
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_OCIMEM_MPU_MSA_INTR_BMSK                                                                                                  0x40000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_OCIMEM_MPU_MSA_INTR_SHFT                                                                                                        0x1e
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_SEC_CTRL_XPU2_MSA_IRQ_BMSK                                                                                                0x20000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_SEC_CTRL_XPU2_MSA_IRQ_SHFT                                                                                                      0x1d
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_LPASS_IRQ_OUT_SECURITY_BMSK                                                                                               0x10000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_LPASS_IRQ_OUT_SECURITY_SHFT                                                                                                     0x1c
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_DEHR_XPU_MSA_INTR_BMSK                                                                                                     0x8000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_DEHR_XPU_MSA_INTR_SHFT                                                                                                          0x1b
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_VENUS0_VBIF_XPU2_MSA_INTR_BMSK                                                                                             0x4000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_VENUS0_VBIF_XPU2_MSA_INTR_SHFT                                                                                                  0x1a
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_OXILI_VBIF_XPU2_MSA_INTR_BMSK                                                                                              0x2000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_OXILI_VBIF_XPU2_MSA_INTR_SHFT                                                                                                   0x19
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_MDSS_XPU2_MSA_INTR_BMSK                                                                                                    0x1000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_MDSS_XPU2_MSA_INTR_SHFT                                                                                                         0x18
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_QDSS_BAM_XPU2_MSA_INTR_BMSK                                                                                                 0x800000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_QDSS_BAM_XPU2_MSA_INTR_SHFT                                                                                                     0x17
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_MPM_XPU2_MSA_INTR_BMSK                                                                                                      0x400000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_MPM_XPU2_MSA_INTR_SHFT                                                                                                          0x16
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_BOOT_ROM_MSA_INTR_BMSK                                                                                                      0x200000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_BOOT_ROM_MSA_INTR_SHFT                                                                                                          0x15
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_MMSS_GFX_RBCPR_XPU2_MSA_INTR_BMSK                                                                                           0x100000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_MMSS_GFX_RBCPR_XPU2_MSA_INTR_SHFT                                                                                               0x14
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_MMSS_MISC_XPU2_MSA_INTR_BMSK                                                                                                 0x80000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_MMSS_MISC_XPU2_MSA_INTR_SHFT                                                                                                    0x13
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_PCIE20_1_INT_PARF_XPU2_MSA_INTR_BMSK                                                                                         0x40000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_PCIE20_1_INT_PARF_XPU2_MSA_INTR_SHFT                                                                                            0x12
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_MMSS_NOC_XPU2_MSA_INTR_BMSK                                                                                                  0x20000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_MMSS_NOC_XPU2_MSA_INTR_SHFT                                                                                                     0x11
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_OCMEM_OSWDM_MPU_MSA_INTR_BMSK                                                                                                0x10000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_OCMEM_OSWDM_MPU_MSA_INTR_SHFT                                                                                                   0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_CAMSS_XPU2_MSA_INTR_BMSK                                                                                                      0x8000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_CAMSS_XPU2_MSA_INTR_SHFT                                                                                                         0xf
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_CRYPTO1_BAM_XPU2_MSA_INTR_BMSK                                                                                                0x4000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_CRYPTO1_BAM_XPU2_MSA_INTR_SHFT                                                                                                   0xe
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_CRYPTO0_BAM_XPU2_MSA_INTR_BMSK                                                                                                0x2000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_CRYPTO0_BAM_XPU2_MSA_INTR_SHFT                                                                                                   0xd
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_O_TCSR_MUTEX_MSA_INTR_BMSK                                                                                                    0x1000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_O_TCSR_MUTEX_MSA_INTR_SHFT                                                                                                       0xc
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_O_TCSR_REGS_MSA_INTR_BMSK                                                                                                      0x800
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_O_TCSR_REGS_MSA_INTR_SHFT                                                                                                        0xb
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_COPSS_MPU_MSA_IRQ_BMSK                                                                                                         0x400
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_COPSS_MPU_MSA_IRQ_SHFT                                                                                                           0xa
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_RESERVEBIT_BMSK                                                                                                                0x200
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_RESERVEBIT_SHFT                                                                                                                  0x9
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_USB1_HS_XPU2_MSA_INTR_BMSK                                                                                                     0x100
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_USB1_HS_XPU2_MSA_INTR_SHFT                                                                                                       0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_SDC4_XPU2_MSA_INTR_BMSK                                                                                                         0x80
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_SDC4_XPU2_MSA_INTR_SHFT                                                                                                          0x7
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_SDC3_XPU2_MSA_INTR_BMSK                                                                                                         0x40
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_SDC3_XPU2_MSA_INTR_SHFT                                                                                                          0x6
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_SDC2_XPU2_MSA_INTR_BMSK                                                                                                         0x20
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_SDC2_XPU2_MSA_INTR_SHFT                                                                                                          0x5
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_SDC1_XPU2_MSA_INTR_BMSK                                                                                                         0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_SDC1_XPU2_MSA_INTR_SHFT                                                                                                          0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_TSIF_BAM_XPU2_MSA_INTR_BMSK                                                                                                      0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_TSIF_BAM_XPU2_MSA_INTR_SHFT                                                                                                      0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_BLSP2_XPU2_MSA_INTR_BMSK                                                                                                         0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_BLSP2_XPU2_MSA_INTR_SHFT                                                                                                         0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_BLSP1_XPU2_MSA_INTR_BMSK                                                                                                         0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_BLSP1_XPU2_MSA_INTR_SHFT                                                                                                         0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_BAM_DMA_XPU2_MSA_INTR_BMSK                                                                                                       0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_BAM_DMA_XPU2_MSA_INTR_SHFT                                                                                                       0x0

#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00006008)
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006008)
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_RMSK                                                                                                                          0x3fff
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR2_ADDR, HWIO_TCSR_SS_XPU2_MSA_INTR2_RMSK)
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR2_ADDR, m)
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_RESERVEBIT_2_BMSK                                                                                                             0x2000
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_RESERVEBIT_2_SHFT                                                                                                                0xd
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_FD_VBIF_XPU_MSA_INTR_BMSK                                                                                                     0x1000
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_FD_VBIF_XPU_MSA_INTR_SHFT                                                                                                        0xc
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_FD_XPU_MSA_INTR_BMSK                                                                                                           0x800
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_FD_XPU_MSA_INTR_SHFT                                                                                                             0xb
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_UFS_XPU_MSA_INTR_BMSK                                                                                                          0x400
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_UFS_XPU_MSA_INTR_SHFT                                                                                                            0xa
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_CAMSS_CPP_VBIF_XPU2_MSA_INTR_BMSK                                                                                              0x200
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_CAMSS_CPP_VBIF_XPU2_MSA_INTR_SHFT                                                                                                0x9
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_RICA_CORE_TOP_XPU2_MSA_IRQ_BMSK                                                                                                0x100
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_RICA_CORE_TOP_XPU2_MSA_IRQ_SHFT                                                                                                  0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_RICA_CORE_VBIF_XPU2_MSA_IRQ_BMSK                                                                                                0x80
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_RICA_CORE_VBIF_XPU2_MSA_IRQ_SHFT                                                                                                 0x7
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_IPA_BAM_XPU2_MSA_INTR_BMSK                                                                                                      0x40
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_IPA_BAM_XPU2_MSA_INTR_SHFT                                                                                                       0x6
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_RESERVEBIT_0_BMSK                                                                                                               0x20
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_RESERVEBIT_0_SHFT                                                                                                                0x5
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_UFS_ICE_XPU2_MSA_INTR_BMSK                                                                                                      0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_UFS_ICE_XPU2_MSA_INTR_SHFT                                                                                                       0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_PCIE20_1_INT_SLV_XPU2_MSA_INTR_BMSK                                                                                              0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_PCIE20_1_INT_SLV_XPU2_MSA_INTR_SHFT                                                                                              0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_CRYPTO2_BAM_XPU2_MSA_INTR_BMSK                                                                                                   0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_CRYPTO2_BAM_XPU2_MSA_INTR_SHFT                                                                                                   0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_PCIE20_0_INT_SLV_XPU2_MSA_INTR_BMSK                                                                                              0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_PCIE20_0_INT_SLV_XPU2_MSA_INTR_SHFT                                                                                              0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_PCIE20_0_INT_PARF_XPU2_MSA_INTR_BMSK                                                                                             0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_PCIE20_0_INT_PARF_XPU2_MSA_INTR_SHFT                                                                                             0x0

#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00006040)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006040)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MPM_QDSS_XPU2_MSA_INTR_ENABLE_BMSK                                                                                 0x80000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MPM_QDSS_XPU2_MSA_INTR_ENABLE_SHFT                                                                                       0x1f
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_DDR_PHY_CFG_XPU2_MSA_INTR_ENABLE_BMSK                                                                              0x40000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_DDR_PHY_CFG_XPU2_MSA_INTR_ENABLE_SHFT                                                                                    0x1e
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_NOC_CFG_XPU2_MSA_INTR_ENABLE_BMSK                                                                                  0x20000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_NOC_CFG_XPU2_MSA_INTR_ENABLE_SHFT                                                                                        0x1d
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_LPASS_IRQ_OUT_SECURITY_ENABLE_BMSK                                                                                 0x10000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_LPASS_IRQ_OUT_SECURITY_ENABLE_SHFT                                                                                       0x1c
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TLMM_XPU_MSA_INTR_ENABLE_BMSK                                                                                       0x8000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_TLMM_XPU_MSA_INTR_ENABLE_SHFT                                                                                            0x1b
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SPDM_XPU_MSA_INTR_ENABLE_BMSK                                                                                       0x4000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SPDM_XPU_MSA_INTR_ENABLE_SHFT                                                                                            0x1a
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SPMI_RPU_MSA_INTR_ENABLE_BMSK                                                                                       0x2000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_SPMI_RPU_MSA_INTR_ENABLE_SHFT                                                                                            0x19
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PMIC_ARB_APU_MSA_INTR_ENABLE_BMSK                                                                                   0x1000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_PMIC_ARB_APU_MSA_INTR_ENABLE_SHFT                                                                                        0x18
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCIMEM_RPU_MSA_INTR_ENABLE_BMSK                                                                                      0x800000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCIMEM_RPU_MSA_INTR_ENABLE_SHFT                                                                                          0x17
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_CH1_XPU2_MSA_INTERRUPT_BMSK                                                                                     0x400000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_CH1_XPU2_MSA_INTERRUPT_SHFT                                                                                         0x16
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_CH0_XPU2_MSA_INTERRUPT_BMSK                                                                                     0x200000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_CH0_XPU2_MSA_INTERRUPT_SHFT                                                                                         0x15
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_CFG_XPU2_MSA_INTERRUPT_BMSK                                                                                     0x100000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_CFG_XPU2_MSA_INTERRUPT_SHFT                                                                                         0x14
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_GCC_XPU_MSA_INTR_ENABLE_BMSK                                                                                          0x80000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_GCC_XPU_MSA_INTR_ENABLE_SHFT                                                                                             0x13
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RPM_APU_MSA_INTR_ENABLE_BMSK                                                                                          0x40000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RPM_APU_MSA_INTR_ENABLE_SHFT                                                                                             0x12
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MSG_RAM_XPU_MSA_INTR_ENABLE_BMSK                                                                                      0x20000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MSG_RAM_XPU_MSA_INTR_ENABLE_SHFT                                                                                         0x11
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_WCSS_APU_MSA_INTR_ENABLE_BMSK                                                                                         0x10000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_WCSS_APU_MSA_INTR_ENABLE_SHFT                                                                                            0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_APP_XPU2_MSA_INTR_ENABLE_BMSK                                                                                     0x8000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_BIMC_APP_XPU2_MSA_INTR_ENABLE_SHFT                                                                                        0xf
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_APCS_SYSKSMPUMSAINT_BMSK                                                                                               0x4000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_APCS_SYSKSMPUMSAINT_SHFT                                                                                                  0xe
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_COPSS_APU_MSA_IRQ_ENABLE_BMSK                                                                                          0x2000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_COPSS_APU_MSA_IRQ_ENABLE_SHFT                                                                                             0xd
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_USB30_XPU2_MSA_IRQ_ENABLE_BMSK                                                                                         0x1000
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_USB30_XPU2_MSA_IRQ_ENABLE_SHFT                                                                                            0xc
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCMEM_OSWSYS_MPU_MSA_INTR_ENABLE_BMSK                                                                                   0x800
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCMEM_OSWSYS_MPU_MSA_INTR_ENABLE_SHFT                                                                                     0xb
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCMEM_OSW1_MPU_MSA_INTR_ENABLE_BMSK                                                                                     0x400
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCMEM_OSW1_MPU_MSA_INTR_ENABLE_SHFT                                                                                       0xa
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCMEM_OSW0_MPU_MSA_INTR_ENABLE_BMSK                                                                                     0x200
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCMEM_OSW0_MPU_MSA_INTR_ENABLE_SHFT                                                                                       0x9
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCMEM_DM_RPU_MSA_INTR_ENABLE_BMSK                                                                                       0x100
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCMEM_DM_RPU_MSA_INTR_ENABLE_SHFT                                                                                         0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCMEM_RPU_MSA_INTR_ENABLE_BMSK                                                                                           0x80
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OCMEM_RPU_MSA_INTR_ENABLE_SHFT                                                                                            0x7
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MDSS_VBIF_XPU2_MSA_INTR_ENABLE_BMSK                                                                                      0x40
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MDSS_VBIF_XPU2_MSA_INTR_ENABLE_SHFT                                                                                       0x6
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_CAMSS_JPEG_VBIF_XPU2_MSA_INTR_ENABLE_BMSK                                                                                0x20
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_CAMSS_JPEG_VBIF_XPU2_MSA_INTR_ENABLE_SHFT                                                                                 0x5
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_CAMSS_VFE_VBIF_XPU2_MSA_INTR_ENABLE_BMSK                                                                                 0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_CAMSS_VFE_VBIF_XPU2_MSA_INTR_ENABLE_SHFT                                                                                  0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MMCC_XPU2_MSA_INTR_ENABLE_BMSK                                                                                            0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_MMCC_XPU2_MSA_INTR_ENABLE_SHFT                                                                                            0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_VENUS0_XPU2_MSA_INTR_ENABLE_BMSK                                                                                          0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_VENUS0_XPU2_MSA_INTR_ENABLE_SHFT                                                                                          0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OXILI_XPU2_MSA_INTR_ENABLE_BMSK                                                                                           0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_OXILI_XPU2_MSA_INTR_ENABLE_SHFT                                                                                           0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RESERVEBIT_BMSK                                                                                                           0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR0_ENABLE_RESERVEBIT_SHFT                                                                                                           0x0

#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00006044)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006044)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_RPM_MPU_MSA_INTR_ENABLE_BMSK                                                                                       0x80000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_RPM_MPU_MSA_INTR_ENABLE_SHFT                                                                                             0x1f
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_OCIMEM_MPU_MSA_INTR_ENABLE_BMSK                                                                                    0x40000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_OCIMEM_MPU_MSA_INTR_ENABLE_SHFT                                                                                          0x1e
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_SEC_CTRL_XPU2_MSA_IRQ_ENABLE_BMSK                                                                                  0x20000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_SEC_CTRL_XPU2_MSA_IRQ_ENABLE_SHFT                                                                                        0x1d
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_LPASS_IRQ_OUT_SECURITY_ENABLE_BMSK                                                                                 0x10000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_LPASS_IRQ_OUT_SECURITY_ENABLE_SHFT                                                                                       0x1c
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_DEHR_XPU_MSA_INTR_ENABLE_BMSK                                                                                       0x8000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_DEHR_XPU_MSA_INTR_ENABLE_SHFT                                                                                            0x1b
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_VENUS0_VBIF_XPU2_MSA_INTR_ENABLE_BMSK                                                                               0x4000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_VENUS0_VBIF_XPU2_MSA_INTR_ENABLE_SHFT                                                                                    0x1a
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_OXILI_VBIF_XPU2_MSA_INTR_ENABLE_BMSK                                                                                0x2000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_OXILI_VBIF_XPU2_MSA_INTR_ENABLE_SHFT                                                                                     0x19
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_MDSS_XPU2_MSA_INTR_ENABLE_BMSK                                                                                      0x1000000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_MDSS_XPU2_MSA_INTR_ENABLE_SHFT                                                                                           0x18
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_QDSS_BAM_XPU2_MSA_INTR_ENABLE_BMSK                                                                                   0x800000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_QDSS_BAM_XPU2_MSA_INTR_ENABLE_SHFT                                                                                       0x17
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_MPM_XPU2_MSA_INTR_ENABLE_BMSK                                                                                        0x400000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_MPM_XPU2_MSA_INTR_ENABLE_SHFT                                                                                            0x16
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_BOOT_ROM_MSA_INTR_ENABLE_BMSK                                                                                        0x200000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_BOOT_ROM_MSA_INTR_ENABLE_SHFT                                                                                            0x15
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_MMSS_GFX_RBCPR_XPU2_MSA_INTR_ENABLE_BMSK                                                                             0x100000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_MMSS_GFX_RBCPR_XPU2_MSA_INTR_ENABLE_SHFT                                                                                 0x14
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_MMSS_MISC_XPU2_MSA_INTR_ENABLE_BMSK                                                                                   0x80000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_MMSS_MISC_XPU2_MSA_INTR_ENABLE_SHFT                                                                                      0x13
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_PCIE20_1_INT_PARF_XPU2_MSA_INTR_ENABLE_BMSK                                                                           0x40000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_PCIE20_1_INT_PARF_XPU2_MSA_INTR_ENABLE_SHFT                                                                              0x12
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_MMSS_NOC_XPU2_MSA_INTR_ENABLE_BMSK                                                                                    0x20000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_MMSS_NOC_XPU2_MSA_INTR_ENABLE_SHFT                                                                                       0x11
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_OCMEM_OSWDM_MPU_MSA_INTR_ENABLE_BMSK                                                                                  0x10000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_OCMEM_OSWDM_MPU_MSA_INTR_ENABLE_SHFT                                                                                     0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_CAMSS_XPU2_MSA_INTR_ENABLE_BMSK                                                                                        0x8000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_CAMSS_XPU2_MSA_INTR_ENABLE_SHFT                                                                                           0xf
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_CRYPTO1_BAM_XPU2_MSA_INTR_ENABLE_BMSK                                                                                  0x4000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_CRYPTO1_BAM_XPU2_MSA_INTR_ENABLE_SHFT                                                                                     0xe
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_CRYPTO0_BAM_XPU2_MSA_INTR_ENABLE_BMSK                                                                                  0x2000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_CRYPTO0_BAM_XPU2_MSA_INTR_ENABLE_SHFT                                                                                     0xd
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_O_TCSR_MUTEX_MSA_INTR_ENABLE_BMSK                                                                                      0x1000
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_O_TCSR_MUTEX_MSA_INTR_ENABLE_SHFT                                                                                         0xc
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_O_TCSR_REGS_MSA_INTR_ENABLE_BMSK                                                                                        0x800
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_O_TCSR_REGS_MSA_INTR_ENABLE_SHFT                                                                                          0xb
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_COPSS_MPU_MSA_IRQ_ENABLE_BMSK                                                                                           0x400
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_COPSS_MPU_MSA_IRQ_ENABLE_SHFT                                                                                             0xa
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_RESERVEBIT_BMSK                                                                                                         0x200
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_RESERVEBIT_SHFT                                                                                                           0x9
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_USB1_HS_XPU2_MSA_INTR_ENABLE_BMSK                                                                                       0x100
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_USB1_HS_XPU2_MSA_INTR_ENABLE_SHFT                                                                                         0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_SDC4_XPU2_MSA_INTR_ENABLE_BMSK                                                                                           0x80
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_SDC4_XPU2_MSA_INTR_ENABLE_SHFT                                                                                            0x7
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_SDC3_XPU2_MSA_INTR_ENABLE_BMSK                                                                                           0x40
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_SDC3_XPU2_MSA_INTR_ENABLE_SHFT                                                                                            0x6
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_SDC2_XPU2_MSA_INTR_ENABLE_BMSK                                                                                           0x20
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_SDC2_XPU2_MSA_INTR_ENABLE_SHFT                                                                                            0x5
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_SDC1_XPU2_MSA_INTR_ENABLE_BMSK                                                                                           0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_SDC1_XPU2_MSA_INTR_ENABLE_SHFT                                                                                            0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_TSIF_BAM_XPU2_MSA_INTR_ENABLE_BMSK                                                                                        0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_TSIF_BAM_XPU2_MSA_INTR_ENABLE_SHFT                                                                                        0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_BLSP2_XPU2_MSA_INTR_ENABLE_BMSK                                                                                           0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_BLSP2_XPU2_MSA_INTR_ENABLE_SHFT                                                                                           0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_BLSP1_XPU2_MSA_INTR_ENABLE_BMSK                                                                                           0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_BLSP1_XPU2_MSA_INTR_ENABLE_SHFT                                                                                           0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_BAM_DMA_XPU2_MSA_INTR_ENABLE_BMSK                                                                                         0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR1_ENABLE_BAM_DMA_XPU2_MSA_INTR_ENABLE_SHFT                                                                                         0x0

#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00006048)
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00006048)
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_RMSK                                                                                                                   0x3fff
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_ADDR, HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_RMSK)
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_ADDR, m)
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_ADDR,v)
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_ADDR,m,v,HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_IN)
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_RESERVEBIT_2_BMSK                                                                                                      0x2000
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_RESERVEBIT_2_SHFT                                                                                                         0xd
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_FD_VBIF_XPU_MSA_INTR_ENABLE_BMSK                                                                                       0x1000
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_FD_VBIF_XPU_MSA_INTR_ENABLE_SHFT                                                                                          0xc
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_FD_XPU_MSA_INTR_ENABLE_BMSK                                                                                             0x800
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_FD_XPU_MSA_INTR_ENABLE_SHFT                                                                                               0xb
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_UFS_XPU_MSA_INTR_ENABLE_BMSK                                                                                            0x400
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_UFS_XPU_MSA_INTR_ENABLE_SHFT                                                                                              0xa
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_CAMSS_CPP_VBIF_XPU2_MSA_INTR_ENABLE_BMSK                                                                                0x200
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_CAMSS_CPP_VBIF_XPU2_MSA_INTR_ENABLE_SHFT                                                                                  0x9
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_RICA_CORE_TOP_XPU2_MSA_IRQ_ENABLE_BMSK                                                                                  0x100
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_RICA_CORE_TOP_XPU2_MSA_IRQ_ENABLE_SHFT                                                                                    0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_RICA_CORE_VBIF_XPU2_MSA_IRQ_ENABLE_BMSK                                                                                  0x80
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_RICA_CORE_VBIF_XPU2_MSA_IRQ_ENABLE_SHFT                                                                                   0x7
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_IPA_BAM_XPU2_MSA_INTR_ENABLE_BMSK                                                                                        0x40
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_IPA_BAM_XPU2_MSA_INTR_ENABLE_SHFT                                                                                         0x6
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_RESERVEBIT_0_BMSK                                                                                                        0x20
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_RESERVEBIT_0_SHFT                                                                                                         0x5
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_UFS_ICE_XPU2_MSA_INTR_ENABLE_BMSK                                                                                        0x10
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_UFS_ICE_XPU2_MSA_INTR_ENABLE_SHFT                                                                                         0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_PCIE20_1_INT_SLV_XPU2_MSA_INTR_ENABLE_BMSK                                                                                0x8
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_PCIE20_1_INT_SLV_XPU2_MSA_INTR_ENABLE_SHFT                                                                                0x3
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_CRYPTO2_BAM_XPU2_MSA_INTR_ENABLE_BMSK                                                                                     0x4
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_CRYPTO2_BAM_XPU2_MSA_INTR_ENABLE_SHFT                                                                                     0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_PCIE20_0_INT_SLV_XPU2_MSA_INTR_ENABLE_BMSK                                                                                0x2
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_PCIE20_0_INT_SLV_XPU2_MSA_INTR_ENABLE_SHFT                                                                                0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_PCIE20_0_INT_PARF_XPU2_MSA_INTR_ENABLE_BMSK                                                                               0x1
#define HWIO_TCSR_SS_XPU2_MSA_INTR2_ENABLE_PCIE20_0_INT_PARF_XPU2_MSA_INTR_ENABLE_SHFT                                                                               0x0

#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00007000)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007000)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_RMSK                                                                                                                          0xffff
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR, HWIO_TCSR_SPDM_CNT_CLK_CTRL_RMSK)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR, m)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR,v)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_CNT_CLK_CTRL_ADDR,m,v,HWIO_TCSR_SPDM_CNT_CLK_CTRL_IN)
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_SPDM_CNT_CLK_MUX_SEL_BMSK                                                                                                     0xffff
#define HWIO_TCSR_SPDM_CNT_CLK_CTRL_SPDM_CNT_CLK_MUX_SEL_SHFT                                                                                                        0x0

#define HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR                                                                                                                       (TCSR_TCSR_REGS_REG_BASE      + 0x00007004)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_OFFS                                                                                                                       (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007004)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_RMSK                                                                                                                       0xffffffff
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR, HWIO_TCSR_SPDM_DLY_FIFO_EN_RMSK)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR, m)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR,v)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_DLY_FIFO_EN_ADDR,m,v,HWIO_TCSR_SPDM_DLY_FIFO_EN_IN)
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_SPDM_DLY_FIFO_EN_BMSK                                                                                                      0xffffffff
#define HWIO_TCSR_SPDM_DLY_FIFO_EN_SPDM_DLY_FIFO_EN_SHFT                                                                                                             0x0

#define HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00007008)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007008)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_RMSK                                                                                                                          0xffff
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG1_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG1_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG1_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_SPDM_STG1_MUX_SEL_BMSK                                                                                                        0xffff
#define HWIO_TCSR_SPDM_STG1_MUX_SEL_SPDM_STG1_MUX_SEL_SHFT                                                                                                           0x0

#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR                                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x0000700c)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_OFFS                                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000700c)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_RMSK                                                                                                                    0xffffffff
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG2_A_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG2_A_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG2_A_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_SPDM_STG2_A_MUX_SEL_BMSK                                                                                                0xffffffff
#define HWIO_TCSR_SPDM_STG2_A_MUX_SEL_SPDM_STG2_A_MUX_SEL_SHFT                                                                                                       0x0

#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR                                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00007010)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_OFFS                                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007010)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_RMSK                                                                                                                    0xffffffff
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG2_B_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG2_B_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG2_B_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_SPDM_STG2_B_MUX_SEL_BMSK                                                                                                0xffffffff
#define HWIO_TCSR_SPDM_STG2_B_MUX_SEL_SPDM_STG2_B_MUX_SEL_SHFT                                                                                                       0x0

#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR                                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00007014)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_OFFS                                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007014)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_RMSK                                                                                                                    0xffffffff
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG3_A_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG3_A_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG3_A_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_SPDM_STG3_A_MUX_SEL_BMSK                                                                                                0xffffffff
#define HWIO_TCSR_SPDM_STG3_A_MUX_SEL_SPDM_STG3_A_MUX_SEL_SHFT                                                                                                       0x0

#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR                                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00007018)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_OFFS                                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00007018)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_RMSK                                                                                                                    0xffffffff
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_IN          \
        in_dword_masked(HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR, HWIO_TCSR_SPDM_STG3_B_MUX_SEL_RMSK)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR, m)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR,v)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPDM_STG3_B_MUX_SEL_ADDR,m,v,HWIO_TCSR_SPDM_STG3_B_MUX_SEL_IN)
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_SPDM_STG3_B_MUX_SEL_BMSK                                                                                                0xffffffff
#define HWIO_TCSR_SPDM_STG3_B_MUX_SEL_SPDM_STG3_B_MUX_SEL_SHFT                                                                                                       0x0

#define HWIO_TCSR_SOC_HW_VERSION_ADDR                                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x00008000)
#define HWIO_TCSR_SOC_HW_VERSION_OFFS                                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008000)
#define HWIO_TCSR_SOC_HW_VERSION_RMSK                                                                                                                         0xffffffff
#define HWIO_TCSR_SOC_HW_VERSION_IN          \
        in_dword_masked(HWIO_TCSR_SOC_HW_VERSION_ADDR, HWIO_TCSR_SOC_HW_VERSION_RMSK)
#define HWIO_TCSR_SOC_HW_VERSION_INM(m)      \
        in_dword_masked(HWIO_TCSR_SOC_HW_VERSION_ADDR, m)
#define HWIO_TCSR_SOC_HW_VERSION_FAMILY_NUMBER_BMSK                                                                                                           0xf0000000
#define HWIO_TCSR_SOC_HW_VERSION_FAMILY_NUMBER_SHFT                                                                                                                 0x1c
#define HWIO_TCSR_SOC_HW_VERSION_DEVICE_NUMBER_BMSK                                                                                                            0xfff0000
#define HWIO_TCSR_SOC_HW_VERSION_DEVICE_NUMBER_SHFT                                                                                                                 0x10
#define HWIO_TCSR_SOC_HW_VERSION_MAJOR_VERSION_BMSK                                                                                                               0xff00
#define HWIO_TCSR_SOC_HW_VERSION_MAJOR_VERSION_SHFT                                                                                                                  0x8
#define HWIO_TCSR_SOC_HW_VERSION_MINOR_VERSION_BMSK                                                                                                                 0xff
#define HWIO_TCSR_SOC_HW_VERSION_MINOR_VERSION_SHFT                                                                                                                  0x0

#define HWIO_TCSR_TIMEOUT_INTR_STATUS_ADDR                                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00008020)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_OFFS                                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008020)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_RMSK                                                                                                                    0xffffffff
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_STATUS_ADDR, HWIO_TCSR_TIMEOUT_INTR_STATUS_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_STATUS_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_WLAN2_CAHB_TSLV_INT_BMSK                                                                                           0x80000000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_WLAN2_CAHB_TSLV_INT_SHFT                                                                                                 0x1f
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_WLAN1_FDAHB_TSLV_INT_BMSK                                                                                          0x40000000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_WLAN1_FDAHB_TSLV_INT_SHFT                                                                                                0x1e
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_WLAN1_DAHB_TSLV_INT_BMSK                                                                                           0x20000000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_WLAN1_DAHB_TSLV_INT_SHFT                                                                                                 0x1d
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_WLAN1_CAHB_TSLV_INT_BMSK                                                                                           0x10000000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_WLAN1_CAHB_TSLV_INT_SHFT                                                                                                 0x1c
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_CDAHB2_TSLV_INT_BMSK                                                                                                0x8000000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_CDAHB2_TSLV_INT_SHFT                                                                                                     0x1b
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_CDAHB1_TSLV_INT_BMSK                                                                                                0x4000000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_CDAHB1_TSLV_INT_SHFT                                                                                                     0x1a
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_CCAHB_TSLV_INT_BMSK                                                                                                 0x2000000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_CCAHB_TSLV_INT_SHFT                                                                                                      0x19
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_AOAHB_TSLV_INT_BMSK                                                                                                 0x1000000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_AOAHB_TSLV_INT_SHFT                                                                                                      0x18
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_OCMEM_AXI_TIMEOUT_NONSEQ_IRQ_BMSK                                                                                         0x800000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_OCMEM_AXI_TIMEOUT_NONSEQ_IRQ_SHFT                                                                                             0x17
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_LPASS_IRQ_OUT_AHB_TIMEOUT1_BMSK                                                                                           0x400000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_LPASS_IRQ_OUT_AHB_TIMEOUT1_SHFT                                                                                               0x16
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_LPASS_IRQ_OUT_AHB_TIMEOUT0_BMSK                                                                                           0x200000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_LPASS_IRQ_OUT_AHB_TIMEOUT0_SHFT                                                                                               0x15
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_MSS_CONFIG_TIMEOUT_SLAVE_IRQ_BMSK                                                                                         0x100000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_MSS_CONFIG_TIMEOUT_SLAVE_IRQ_SHFT                                                                                             0x14
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_QHS_MMSS2_BUS_TIMEOUT_IRQ_BMSK                                                                                             0x80000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_QHS_MMSS2_BUS_TIMEOUT_IRQ_SHFT                                                                                                0x13
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_QHS_MMSS1_BUS_TIMEOUT_IRQ_BMSK                                                                                             0x40000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_QHS_MMSS1_BUS_TIMEOUT_IRQ_SHFT                                                                                                0x12
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_QHS_MMSS_BUS_TIMEOUT_IRQ_BMSK                                                                                              0x20000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_QHS_MMSS_BUS_TIMEOUT_IRQ_SHFT                                                                                                 0x11
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S7_IRQ_BMSK                                                                                               0x10000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S7_IRQ_SHFT                                                                                                  0x10
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_COPSS_BUS_TIMEOUT_4_IRQ_BMSK                                                                                                0x8000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_COPSS_BUS_TIMEOUT_4_IRQ_SHFT                                                                                                   0xf
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_COPSS_BUS_TIMEOUT_3_IRQ_BMSK                                                                                                0x4000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_COPSS_BUS_TIMEOUT_3_IRQ_SHFT                                                                                                   0xe
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_COPSS_BUS_TIMEOUT_2_IRQ_BMSK                                                                                                0x2000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_COPSS_BUS_TIMEOUT_2_IRQ_SHFT                                                                                                   0xd
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_COPSS_BUS_TIMEOUT_1_IRQ_BMSK                                                                                                0x1000
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_COPSS_BUS_TIMEOUT_1_IRQ_SHFT                                                                                                   0xc
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_COPSS_BUS_TIMEOUT_0_IRQ_BMSK                                                                                                 0x800
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_COPSS_BUS_TIMEOUT_0_IRQ_SHFT                                                                                                   0xb
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_SNOC_S0_IRQ_BMSK                                                                                                 0x400
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_SNOC_S0_IRQ_SHFT                                                                                                   0xa
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_ECAHB_TSLV_INT_IRQ_BMSK                                                                                                 0x200
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_WCSS_ECAHB_TSLV_INT_IRQ_SHFT                                                                                                   0x9
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_SNOC_S2_IRQ_BMSK                                                                                                 0x100
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_SNOC_S2_IRQ_SHFT                                                                                                   0x8
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_SNOC_S3_IRQ_BMSK                                                                                                  0x80
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_SNOC_S3_IRQ_SHFT                                                                                                   0x7
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S6_IRQ_BMSK                                                                                                  0x40
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S6_IRQ_SHFT                                                                                                   0x6
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S5_IRQ_BMSK                                                                                                  0x20
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S5_IRQ_SHFT                                                                                                   0x5
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S4_IRQ_BMSK                                                                                                  0x10
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S4_IRQ_SHFT                                                                                                   0x4
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S3_IRQ_BMSK                                                                                                   0x8
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S3_IRQ_SHFT                                                                                                   0x3
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S2_IRQ_BMSK                                                                                                   0x4
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S2_IRQ_SHFT                                                                                                   0x2
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S1_IRQ_BMSK                                                                                                   0x2
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S1_IRQ_SHFT                                                                                                   0x1
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S0_IRQ_BMSK                                                                                                   0x1
#define HWIO_TCSR_TIMEOUT_INTR_STATUS_BUS_TIMEOUT_CNOC_S0_IRQ_SHFT                                                                                                   0x0

#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_ADDR                                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00008084)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_OFFS                                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008084)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_RMSK                                                                                                                         0x3f
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_STATUS1_ADDR, HWIO_TCSR_TIMEOUT_INTR_STATUS1_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_STATUS1_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_RESERVEBIT_4_BMSK                                                                                                            0x20
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_RESERVEBIT_4_SHFT                                                                                                             0x5
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_RESERVEBIT_3_BMSK                                                                                                            0x10
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_RESERVEBIT_3_SHFT                                                                                                             0x4
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_BUS_TIMEOUT_SNOC_S1_IRQ_BMSK                                                                                                  0x8
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_BUS_TIMEOUT_SNOC_S1_IRQ_SHFT                                                                                                  0x3
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_QHS_MMSS3_BUS_TIMEOUT_IRQ_BMSK                                                                                                0x4
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_QHS_MMSS3_BUS_TIMEOUT_IRQ_SHFT                                                                                                0x2
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_WCSS_WLAN2_FDAHB_TSLV_INT_BMSK                                                                                                0x2
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_WCSS_WLAN2_FDAHB_TSLV_INT_SHFT                                                                                                0x1
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_WCSS_WLAN2_DAHB_TSLV_INT_BMSK                                                                                                 0x1
#define HWIO_TCSR_TIMEOUT_INTR_STATUS1_WCSS_WLAN2_DAHB_TSLV_INT_SHFT                                                                                                 0x0

#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00008030)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008030)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR, HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_IN)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_WLAN2_CAHB_TSLV_INT_ENABLE_BMSK                                                                                0x80000000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_WLAN2_CAHB_TSLV_INT_ENABLE_SHFT                                                                                      0x1f
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_WLAN1_FDAHB_TSLV_INT_ENABLE_BMSK                                                                               0x40000000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_WLAN1_FDAHB_TSLV_INT_ENABLE_SHFT                                                                                     0x1e
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_WLAN1_DAHB_TSLV_INT_ENABLE_BMSK                                                                                0x20000000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_WLAN1_DAHB_TSLV_INT_ENABLE_SHFT                                                                                      0x1d
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_WLAN1_CAHB_TSLV_INT_ENABLE_BMSK                                                                                0x10000000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_WLAN1_CAHB_TSLV_INT_ENABLE_SHFT                                                                                      0x1c
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_CDAHB2_TSLV_INT_ENABLE_BMSK                                                                                     0x8000000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_CDAHB2_TSLV_INT_ENABLE_SHFT                                                                                          0x1b
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_CDAHB1_TSLV_INT_ENABLE_BMSK                                                                                     0x4000000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_CDAHB1_TSLV_INT_ENABLE_SHFT                                                                                          0x1a
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_CCAHB_TSLV_INT_ENABLE_BMSK                                                                                      0x2000000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_CCAHB_TSLV_INT_ENABLE_SHFT                                                                                           0x19
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_AOAHB_TSLV_INT_ENABLE_BMSK                                                                                      0x1000000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_AOAHB_TSLV_INT_ENABLE_SHFT                                                                                           0x18
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_OCMEM_AXI_TIMEOUT_NONSEQ_IRQ_ENABLE_BMSK                                                                              0x800000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_OCMEM_AXI_TIMEOUT_NONSEQ_IRQ_ENABLE_SHFT                                                                                  0x17
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT1_ENABLE_BMSK                                                                         0x400000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT1_ENABLE_SHFT                                                                             0x16
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT0_ENABLE_BMSK                                                                         0x200000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT0_ENABLE_SHFT                                                                             0x15
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_MSS_CONFIG_TIMEOUT_SLAVE_IRQ_ENABLE_BMSK                                                                              0x100000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_MSS_CONFIG_TIMEOUT_SLAVE_IRQ_ENABLE_SHFT                                                                                  0x14
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_QHS_MMSS2_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                  0x80000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_QHS_MMSS2_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                     0x13
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_QHS_MMSS1_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                  0x40000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_QHS_MMSS1_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                     0x12
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_QHS_MMSS_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                   0x20000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_QHS_MMSS_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                      0x11
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S7_IRQ_ENABLE_BMSK                                                                                    0x10000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S7_IRQ_ENABLE_SHFT                                                                                       0x10
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_COPSS_BUS_TIMEOUT_4_IRQ_ENABLE_BMSK                                                                                     0x8000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_COPSS_BUS_TIMEOUT_4_IRQ_ENABLE_SHFT                                                                                        0xf
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_COPSS_BUS_TIMEOUT_3_IRQ_ENABLE_BMSK                                                                                     0x4000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_COPSS_BUS_TIMEOUT_3_IRQ_ENABLE_SHFT                                                                                        0xe
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_COPSS_BUS_TIMEOUT_2_IRQ_ENABLE_BMSK                                                                                     0x2000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_COPSS_BUS_TIMEOUT_2_IRQ_ENABLE_SHFT                                                                                        0xd
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_COPSS_BUS_TIMEOUT_1_IRQ_ENABLE_BMSK                                                                                     0x1000
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_COPSS_BUS_TIMEOUT_1_IRQ_ENABLE_SHFT                                                                                        0xc
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_COPSS_BUS_TIMEOUT_0_IRQ_ENABLE_BMSK                                                                                      0x800
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_COPSS_BUS_TIMEOUT_0_IRQ_ENABLE_SHFT                                                                                        0xb
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_SNOC_S0_IRQ_ENABLE_BMSK                                                                                      0x400
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_SNOC_S0_IRQ_ENABLE_SHFT                                                                                        0xa
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_ECAHB_TSLV_INT_IRQ_ENABLE_BMSK                                                                                      0x200
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_WCSS_ECAHB_TSLV_INT_IRQ_ENABLE_SHFT                                                                                        0x9
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_SNOC_S2_IRQ_ENABLE_BMSK                                                                                      0x100
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_SNOC_S2_IRQ_ENABLE_SHFT                                                                                        0x8
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_SNOC_S3_IRQ_ENABLE_BMSK                                                                                       0x80
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_SNOC_S3_IRQ_ENABLE_SHFT                                                                                        0x7
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S6_IRQ_ENABLE_BMSK                                                                                       0x40
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S6_IRQ_ENABLE_SHFT                                                                                        0x6
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S5_IRQ_ENABLE_BMSK                                                                                       0x20
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S5_IRQ_ENABLE_SHFT                                                                                        0x5
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S4_IRQ_ENABLE_BMSK                                                                                       0x10
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S4_IRQ_ENABLE_SHFT                                                                                        0x4
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S3_IRQ_ENABLE_BMSK                                                                                        0x8
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S3_IRQ_ENABLE_SHFT                                                                                        0x3
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S2_IRQ_ENABLE_BMSK                                                                                        0x4
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S2_IRQ_ENABLE_SHFT                                                                                        0x2
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S1_IRQ_ENABLE_BMSK                                                                                        0x2
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S1_IRQ_ENABLE_SHFT                                                                                        0x1
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S0_IRQ_ENABLE_BMSK                                                                                        0x1
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE_BUS_TIMEOUT_CNOC_S0_IRQ_ENABLE_SHFT                                                                                        0x0

#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00008074)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008074)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_RMSK                                                                                                                     0x3f
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_ADDR, HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_IN)
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_RESERVEBIT_4_BMSK                                                                                                        0x20
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_RESERVEBIT_4_SHFT                                                                                                         0x5
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_RESERVEBIT_3_BMSK                                                                                                        0x10
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_RESERVEBIT_3_SHFT                                                                                                         0x4
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_BUS_TIMEOUT_SNOC_S1_IRQ_ENABLE_BMSK                                                                                       0x8
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_BUS_TIMEOUT_SNOC_S1_IRQ_ENABLE_SHFT                                                                                       0x3
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_QHS_MMSS3_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                     0x4
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_QHS_MMSS3_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                     0x2
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_WCSS_WLAN2_FDAHB_TSLV_INT_ENABLE_BMSK                                                                                     0x2
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_WCSS_WLAN2_FDAHB_TSLV_INT_ENABLE_SHFT                                                                                     0x1
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_WCSS_WLAN2_DAHB_TSLV_INT_ENABLE_BMSK                                                                                      0x1
#define HWIO_TCSR_TIMEOUT_INTR_RPM_ENABLE1_WCSS_WLAN2_DAHB_TSLV_INT_ENABLE_SHFT                                                                                      0x0

#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00008040)
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008040)
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_ADDR, HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_IN)
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_WLAN2_CAHB_TSLV_INT_ENABLE_BMSK                                                                               0x80000000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_WLAN2_CAHB_TSLV_INT_ENABLE_SHFT                                                                                     0x1f
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_WLAN1_FDAHB_TSLV_INT_ENABLE_BMSK                                                                              0x40000000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_WLAN1_FDAHB_TSLV_INT_ENABLE_SHFT                                                                                    0x1e
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_WLAN1_DAHB_TSLV_INT_ENABLE_BMSK                                                                               0x20000000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_WLAN1_DAHB_TSLV_INT_ENABLE_SHFT                                                                                     0x1d
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_WLAN1_CAHB_TSLV_INT_ENABLE_BMSK                                                                               0x10000000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_WLAN1_CAHB_TSLV_INT_ENABLE_SHFT                                                                                     0x1c
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_CDAHB2_TSLV_INT_ENABLE_BMSK                                                                                    0x8000000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_CDAHB2_TSLV_INT_ENABLE_SHFT                                                                                         0x1b
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_CDAHB1_TSLV_INT_ENABLE_BMSK                                                                                    0x4000000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_CDAHB1_TSLV_INT_ENABLE_SHFT                                                                                         0x1a
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_CCAHB_TSLV_INT_ENABLE_BMSK                                                                                     0x2000000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_CCAHB_TSLV_INT_ENABLE_SHFT                                                                                          0x19
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_AOAHB_TSLV_INT_ENABLE_BMSK                                                                                     0x1000000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_AOAHB_TSLV_INT_ENABLE_SHFT                                                                                          0x18
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_OCMEM_AXI_TIMEOUT_NONSEQ_IRQ_ENABLE_BMSK                                                                             0x800000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_OCMEM_AXI_TIMEOUT_NONSEQ_IRQ_ENABLE_SHFT                                                                                 0x17
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT1_ENABLE_BMSK                                                                        0x400000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT1_ENABLE_SHFT                                                                            0x16
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT0_ENABLE_BMSK                                                                        0x200000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT0_ENABLE_SHFT                                                                            0x15
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_MSS_CONFIG_TIMEOUT_SLAVE_IRQ_ENABLE_BMSK                                                                             0x100000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_MSS_CONFIG_TIMEOUT_SLAVE_IRQ_ENABLE_SHFT                                                                                 0x14
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_QHS_MMSS2_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                 0x80000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_QHS_MMSS2_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                    0x13
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_QHS_MMSS1_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                 0x40000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_QHS_MMSS1_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                    0x12
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_QHS_MMSS_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                  0x20000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_QHS_MMSS_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                     0x11
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S7_IRQ_ENABLE_BMSK                                                                                   0x10000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S7_IRQ_ENABLE_SHFT                                                                                      0x10
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_COPSS_BUS_TIMEOUT_4_IRQ_ENABLE_BMSK                                                                                    0x8000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_COPSS_BUS_TIMEOUT_4_IRQ_ENABLE_SHFT                                                                                       0xf
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_COPSS_BUS_TIMEOUT_3_IRQ_ENABLE_BMSK                                                                                    0x4000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_COPSS_BUS_TIMEOUT_3_IRQ_ENABLE_SHFT                                                                                       0xe
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_COPSS_BUS_TIMEOUT_2_IRQ_ENABLE_BMSK                                                                                    0x2000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_COPSS_BUS_TIMEOUT_2_IRQ_ENABLE_SHFT                                                                                       0xd
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_COPSS_BUS_TIMEOUT_1_IRQ_ENABLE_BMSK                                                                                    0x1000
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_COPSS_BUS_TIMEOUT_1_IRQ_ENABLE_SHFT                                                                                       0xc
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_COPSS_BUS_TIMEOUT_0_IRQ_ENABLE_BMSK                                                                                     0x800
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_COPSS_BUS_TIMEOUT_0_IRQ_ENABLE_SHFT                                                                                       0xb
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_SNOC_S0_IRQ_ENABLE_BMSK                                                                                     0x400
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_SNOC_S0_IRQ_ENABLE_SHFT                                                                                       0xa
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_ECAHB_TSLV_INT_IRQ_ENABLE_BMSK                                                                                     0x200
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_WCSS_ECAHB_TSLV_INT_IRQ_ENABLE_SHFT                                                                                       0x9
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_SNOC_S2_IRQ_ENABLE_BMSK                                                                                     0x100
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_SNOC_S2_IRQ_ENABLE_SHFT                                                                                       0x8
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_SNOC_S3_IRQ_ENABLE_BMSK                                                                                      0x80
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_SNOC_S3_IRQ_ENABLE_SHFT                                                                                       0x7
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S6_IRQ_ENABLE_BMSK                                                                                      0x40
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S6_IRQ_ENABLE_SHFT                                                                                       0x6
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S5_IRQ_ENABLE_BMSK                                                                                      0x20
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S5_IRQ_ENABLE_SHFT                                                                                       0x5
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S4_IRQ_ENABLE_BMSK                                                                                      0x10
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S4_IRQ_ENABLE_SHFT                                                                                       0x4
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S3_IRQ_ENABLE_BMSK                                                                                       0x8
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S3_IRQ_ENABLE_SHFT                                                                                       0x3
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S2_IRQ_ENABLE_BMSK                                                                                       0x4
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S2_IRQ_ENABLE_SHFT                                                                                       0x2
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S1_IRQ_ENABLE_BMSK                                                                                       0x2
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S1_IRQ_ENABLE_SHFT                                                                                       0x1
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S0_IRQ_ENABLE_BMSK                                                                                       0x1
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE_BUS_TIMEOUT_CNOC_S0_IRQ_ENABLE_SHFT                                                                                       0x0

#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00008078)
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008078)
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_RMSK                                                                                                                    0x3f
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_ADDR, HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_IN)
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_RESERVEBIT_4_BMSK                                                                                                       0x20
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_RESERVEBIT_4_SHFT                                                                                                        0x5
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_RESERVEBIT_3_BMSK                                                                                                       0x10
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_RESERVEBIT_3_SHFT                                                                                                        0x4
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_BUS_TIMEOUT_SNOC_S1_IRQ_ENABLE_BMSK                                                                                      0x8
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_BUS_TIMEOUT_SNOC_S1_IRQ_ENABLE_SHFT                                                                                      0x3
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_QHS_MMSS3_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                    0x4
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_QHS_MMSS3_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                    0x2
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_WCSS_WLAN2_FDAHB_TSLV_INT_ENABLE_BMSK                                                                                    0x2
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_WCSS_WLAN2_FDAHB_TSLV_INT_ENABLE_SHFT                                                                                    0x1
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_WCSS_WLAN2_DAHB_TSLV_INT_ENABLE_BMSK                                                                                     0x1
#define HWIO_TCSR_TIMEOUT_INTR_KPSS_ENABLE1_WCSS_WLAN2_DAHB_TSLV_INT_ENABLE_SHFT                                                                                     0x0

#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00008050)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008050)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_RMSK                                                                                                              0xffffffff
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_ADDR, HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_IN)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_WLAN2_CAHB_TSLV_INT_ENABLE_BMSK                                                                              0x80000000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_WLAN2_CAHB_TSLV_INT_ENABLE_SHFT                                                                                    0x1f
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_WLAN1_FDAHB_TSLV_INT_ENABLE_BMSK                                                                             0x40000000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_WLAN1_FDAHB_TSLV_INT_ENABLE_SHFT                                                                                   0x1e
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_WLAN1_DAHB_TSLV_INT_ENABLE_BMSK                                                                              0x20000000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_WLAN1_DAHB_TSLV_INT_ENABLE_SHFT                                                                                    0x1d
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_WLAN1_CAHB_TSLV_INT_ENABLE_BMSK                                                                              0x10000000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_WLAN1_CAHB_TSLV_INT_ENABLE_SHFT                                                                                    0x1c
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_CDAHB2_TSLV_INT_ENABLE_BMSK                                                                                   0x8000000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_CDAHB2_TSLV_INT_ENABLE_SHFT                                                                                        0x1b
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_CDAHB1_TSLV_INT_ENABLE_BMSK                                                                                   0x4000000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_CDAHB1_TSLV_INT_ENABLE_SHFT                                                                                        0x1a
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_CCAHB_TSLV_INT_ENABLE_BMSK                                                                                    0x2000000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_CCAHB_TSLV_INT_ENABLE_SHFT                                                                                         0x19
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_AOAHB_TSLV_INT_ENABLE_BMSK                                                                                    0x1000000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_AOAHB_TSLV_INT_ENABLE_SHFT                                                                                         0x18
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_OCMEM_AXI_TIMEOUT_NONSEQ_IRQ_ENABLE_BMSK                                                                            0x800000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_OCMEM_AXI_TIMEOUT_NONSEQ_IRQ_ENABLE_SHFT                                                                                0x17
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT1_ENABLE_BMSK                                                                       0x400000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT1_ENABLE_SHFT                                                                           0x16
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT0_ENABLE_BMSK                                                                       0x200000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT0_ENABLE_SHFT                                                                           0x15
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_MSS_CONFIG_TIMEOUT_SLAVE_IRQ_ENABLE_BMSK                                                                            0x100000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_MSS_CONFIG_TIMEOUT_SLAVE_IRQ_ENABLE_SHFT                                                                                0x14
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_QHS_MMSS2_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                0x80000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_QHS_MMSS2_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                   0x13
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_QHS_MMSS1_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                0x40000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_QHS_MMSS1_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                   0x12
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_QHS_MMSS_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                 0x20000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_QHS_MMSS_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                    0x11
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S7_IRQ_ENABLE_BMSK                                                                                  0x10000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S7_IRQ_ENABLE_SHFT                                                                                     0x10
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_COPSS_BUS_TIMEOUT_4_IRQ_ENABLE_BMSK                                                                                   0x8000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_COPSS_BUS_TIMEOUT_4_IRQ_ENABLE_SHFT                                                                                      0xf
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_COPSS_BUS_TIMEOUT_3_IRQ_ENABLE_BMSK                                                                                   0x4000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_COPSS_BUS_TIMEOUT_3_IRQ_ENABLE_SHFT                                                                                      0xe
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_COPSS_BUS_TIMEOUT_2_IRQ_ENABLE_BMSK                                                                                   0x2000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_COPSS_BUS_TIMEOUT_2_IRQ_ENABLE_SHFT                                                                                      0xd
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_COPSS_BUS_TIMEOUT_1_IRQ_ENABLE_BMSK                                                                                   0x1000
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_COPSS_BUS_TIMEOUT_1_IRQ_ENABLE_SHFT                                                                                      0xc
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_COPSS_BUS_TIMEOUT_0_IRQ_ENABLE_BMSK                                                                                    0x800
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_COPSS_BUS_TIMEOUT_0_IRQ_ENABLE_SHFT                                                                                      0xb
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_SNOC_S0_IRQ_ENABLE_BMSK                                                                                    0x400
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_SNOC_S0_IRQ_ENABLE_SHFT                                                                                      0xa
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_ECAHB_TSLV_INT_IRQ_ENABLE_BMSK                                                                                    0x200
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_WCSS_ECAHB_TSLV_INT_IRQ_ENABLE_SHFT                                                                                      0x9
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_SNOC_S2_IRQ_ENABLE_BMSK                                                                                    0x100
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_SNOC_S2_IRQ_ENABLE_SHFT                                                                                      0x8
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_SNOC_S3_IRQ_ENABLE_BMSK                                                                                     0x80
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_SNOC_S3_IRQ_ENABLE_SHFT                                                                                      0x7
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S6_IRQ_ENABLE_BMSK                                                                                     0x40
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S6_IRQ_ENABLE_SHFT                                                                                      0x6
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S5_IRQ_ENABLE_BMSK                                                                                     0x20
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S5_IRQ_ENABLE_SHFT                                                                                      0x5
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S4_IRQ_ENABLE_BMSK                                                                                     0x10
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S4_IRQ_ENABLE_SHFT                                                                                      0x4
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S3_IRQ_ENABLE_BMSK                                                                                      0x8
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S3_IRQ_ENABLE_SHFT                                                                                      0x3
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S2_IRQ_ENABLE_BMSK                                                                                      0x4
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S2_IRQ_ENABLE_SHFT                                                                                      0x2
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S1_IRQ_ENABLE_BMSK                                                                                      0x2
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S1_IRQ_ENABLE_SHFT                                                                                      0x1
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S0_IRQ_ENABLE_BMSK                                                                                      0x1
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE_BUS_TIMEOUT_CNOC_S0_IRQ_ENABLE_SHFT                                                                                      0x0

#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000807c)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000807c)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_RMSK                                                                                                                   0x3f
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_ADDR, HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_IN)
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_RESERVEBIT_4_BMSK                                                                                                      0x20
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_RESERVEBIT_4_SHFT                                                                                                       0x5
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_RESERVEBIT_3_BMSK                                                                                                      0x10
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_RESERVEBIT_3_SHFT                                                                                                       0x4
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_BUS_TIMEOUT_SNOC_S1_IRQ_ENABLE_BMSK                                                                                     0x8
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_BUS_TIMEOUT_SNOC_S1_IRQ_ENABLE_SHFT                                                                                     0x3
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_QHS_MMSS3_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                   0x4
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_QHS_MMSS3_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                   0x2
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_WCSS_WLAN2_FDAHB_TSLV_INT_ENABLE_BMSK                                                                                   0x2
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_WCSS_WLAN2_FDAHB_TSLV_INT_ENABLE_SHFT                                                                                   0x1
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_WCSS_WLAN2_DAHB_TSLV_INT_ENABLE_BMSK                                                                                    0x1
#define HWIO_TCSR_TIMEOUT_INTR_LPASS_ENABLE1_WCSS_WLAN2_DAHB_TSLV_INT_ENABLE_SHFT                                                                                    0x0

#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00008060)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008060)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ADDR, HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_IN)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_WLAN2_CAHB_TSLV_INT_ENABLE_BMSK                                                                                0x80000000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_WLAN2_CAHB_TSLV_INT_ENABLE_SHFT                                                                                      0x1f
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_WLAN1_FDAHB_TSLV_INT_ENABLE_BMSK                                                                               0x40000000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_WLAN1_FDAHB_TSLV_INT_ENABLE_SHFT                                                                                     0x1e
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_WLAN1_DAHB_TSLV_INT_ENABLE_BMSK                                                                                0x20000000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_WLAN1_DAHB_TSLV_INT_ENABLE_SHFT                                                                                      0x1d
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_WLAN1_CAHB_TSLV_INT_ENABLE_BMSK                                                                                0x10000000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_WLAN1_CAHB_TSLV_INT_ENABLE_SHFT                                                                                      0x1c
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_CDAHB2_TSLV_INT_ENABLE_BMSK                                                                                     0x8000000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_CDAHB2_TSLV_INT_ENABLE_SHFT                                                                                          0x1b
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_CDAHB1_TSLV_INT_ENABLE_BMSK                                                                                     0x4000000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_CDAHB1_TSLV_INT_ENABLE_SHFT                                                                                          0x1a
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_CCAHB_TSLV_INT_ENABLE_BMSK                                                                                      0x2000000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_CCAHB_TSLV_INT_ENABLE_SHFT                                                                                           0x19
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_AOAHB_TSLV_INT_ENABLE_BMSK                                                                                      0x1000000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_AOAHB_TSLV_INT_ENABLE_SHFT                                                                                           0x18
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_OCMEM_AXI_TIMEOUT_NONSEQ_IRQ_ENABLE_BMSK                                                                              0x800000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_OCMEM_AXI_TIMEOUT_NONSEQ_IRQ_ENABLE_SHFT                                                                                  0x17
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT1_ENABLE_BMSK                                                                         0x400000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT1_ENABLE_SHFT                                                                             0x16
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT0_ENABLE_BMSK                                                                         0x200000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_LPASS_IRQ_ENABLE_OUT_AHB_TIMEOUT0_ENABLE_SHFT                                                                             0x15
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_MSS_CONFIG_TIMEOUT_SLAVE_IRQ_ENABLE_BMSK                                                                              0x100000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_MSS_CONFIG_TIMEOUT_SLAVE_IRQ_ENABLE_SHFT                                                                                  0x14
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_QHS_MMSS2_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                  0x80000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_QHS_MMSS2_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                     0x13
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_QHS_MMSS1_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                  0x40000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_QHS_MMSS1_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                     0x12
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_QHS_MMSS_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                   0x20000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_QHS_MMSS_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                      0x11
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S7_IRQ_ENABLE_BMSK                                                                                    0x10000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S7_IRQ_ENABLE_SHFT                                                                                       0x10
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_COPSS_BUS_TIMEOUT_4_IRQ_ENABLE_BMSK                                                                                     0x8000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_COPSS_BUS_TIMEOUT_4_IRQ_ENABLE_SHFT                                                                                        0xf
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_COPSS_BUS_TIMEOUT_3_IRQ_ENABLE_BMSK                                                                                     0x4000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_COPSS_BUS_TIMEOUT_3_IRQ_ENABLE_SHFT                                                                                        0xe
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_COPSS_BUS_TIMEOUT_2_IRQ_ENABLE_BMSK                                                                                     0x2000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_COPSS_BUS_TIMEOUT_2_IRQ_ENABLE_SHFT                                                                                        0xd
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_COPSS_BUS_TIMEOUT_1_IRQ_ENABLE_BMSK                                                                                     0x1000
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_COPSS_BUS_TIMEOUT_1_IRQ_ENABLE_SHFT                                                                                        0xc
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_COPSS_BUS_TIMEOUT_0_IRQ_ENABLE_BMSK                                                                                      0x800
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_COPSS_BUS_TIMEOUT_0_IRQ_ENABLE_SHFT                                                                                        0xb
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_SNOC_S0_IRQ_ENABLE_BMSK                                                                                      0x400
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_SNOC_S0_IRQ_ENABLE_SHFT                                                                                        0xa
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_ECAHB_TSLV_INT_IRQ_ENABLE_BMSK                                                                                      0x200
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_WCSS_ECAHB_TSLV_INT_IRQ_ENABLE_SHFT                                                                                        0x9
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_SNOC_S2_IRQ_ENABLE_BMSK                                                                                      0x100
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_SNOC_S2_IRQ_ENABLE_SHFT                                                                                        0x8
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_SNOC_S3_IRQ_ENABLE_BMSK                                                                                       0x80
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_SNOC_S3_IRQ_ENABLE_SHFT                                                                                        0x7
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S6_IRQ_ENABLE_BMSK                                                                                       0x40
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S6_IRQ_ENABLE_SHFT                                                                                        0x6
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S5_IRQ_ENABLE_BMSK                                                                                       0x20
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S5_IRQ_ENABLE_SHFT                                                                                        0x5
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S4_IRQ_ENABLE_BMSK                                                                                       0x10
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S4_IRQ_ENABLE_SHFT                                                                                        0x4
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S3_IRQ_ENABLE_BMSK                                                                                        0x8
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S3_IRQ_ENABLE_SHFT                                                                                        0x3
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S2_IRQ_ENABLE_BMSK                                                                                        0x4
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S2_IRQ_ENABLE_SHFT                                                                                        0x2
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S1_IRQ_ENABLE_BMSK                                                                                        0x2
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S1_IRQ_ENABLE_SHFT                                                                                        0x1
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S0_IRQ_ENABLE_BMSK                                                                                        0x1
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE_BUS_TIMEOUT_CNOC_S0_IRQ_ENABLE_SHFT                                                                                        0x0

#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00008080)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008080)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_RMSK                                                                                                                     0x3f
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_IN          \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_ADDR, HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_RMSK)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_INM(m)      \
        in_dword_masked(HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_ADDR, m)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_OUT(v)      \
        out_dword(HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_ADDR,v)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_ADDR,m,v,HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_IN)
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_RESERVEBIT_4_BMSK                                                                                                        0x20
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_RESERVEBIT_4_SHFT                                                                                                         0x5
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_RESERVEBIT_3_BMSK                                                                                                        0x10
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_RESERVEBIT_3_SHFT                                                                                                         0x4
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_BUS_TIMEOUT_SNOC_S1_IRQ_ENABLE_BMSK                                                                                       0x8
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_BUS_TIMEOUT_SNOC_S1_IRQ_ENABLE_SHFT                                                                                       0x3
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_QHS_MMSS3_BUS_TIMEOUT_IRQ_ENABLE_BMSK                                                                                     0x4
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_QHS_MMSS3_BUS_TIMEOUT_IRQ_ENABLE_SHFT                                                                                     0x2
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_WCSS_WLAN2_FDAHB_TSLV_INT_ENABLE_BMSK                                                                                     0x2
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_WCSS_WLAN2_FDAHB_TSLV_INT_ENABLE_SHFT                                                                                     0x1
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_WCSS_WLAN2_DAHB_TSLV_INT_ENABLE_BMSK                                                                                      0x1
#define HWIO_TCSR_TIMEOUT_INTR_MSS_ENABLE1_WCSS_WLAN2_DAHB_TSLV_INT_ENABLE_SHFT                                                                                      0x0

#define HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x00008070)
#define HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00008070)
#define HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_RMSK                                                                                                                        0x1
#define HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_ADDR, HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_RMSK)
#define HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_ADDR, m)
#define HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_OUT(v)      \
        out_dword(HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_ADDR,v)
#define HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_ADDR,m,v,HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_IN)
#define HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_WCSS_BUS_TIMEOUT_NOC_SOFT_RESET_BMSK                                                                                        0x1
#define HWIO_TCSR_WCSS_BUS_TIMEOUT_RESET_WCSS_BUS_TIMEOUT_NOC_SOFT_RESET_SHFT                                                                                        0x0

#define HWIO_TCSR_TCSR_CLK_EN_ADDR                                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x0000907c)
#define HWIO_TCSR_TCSR_CLK_EN_OFFS                                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000907c)
#define HWIO_TCSR_TCSR_CLK_EN_RMSK                                                                                                                                   0x1
#define HWIO_TCSR_TCSR_CLK_EN_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_CLK_EN_ADDR, HWIO_TCSR_TCSR_CLK_EN_RMSK)
#define HWIO_TCSR_TCSR_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_CLK_EN_ADDR, m)
#define HWIO_TCSR_TCSR_CLK_EN_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_CLK_EN_ADDR,v)
#define HWIO_TCSR_TCSR_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_CLK_EN_ADDR,m,v,HWIO_TCSR_TCSR_CLK_EN_IN)
#define HWIO_TCSR_TCSR_CLK_EN_TCSR_CLK_EN_BMSK                                                                                                                       0x1
#define HWIO_TCSR_TCSR_CLK_EN_TCSR_CLK_EN_SHFT                                                                                                                       0x0

#define HWIO_TCSR_SYS_POWER_CTRL_ADDR                                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000a000)
#define HWIO_TCSR_SYS_POWER_CTRL_OFFS                                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a000)
#define HWIO_TCSR_SYS_POWER_CTRL_RMSK                                                                                                                             0xffff
#define HWIO_TCSR_SYS_POWER_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_SYS_POWER_CTRL_ADDR, HWIO_TCSR_SYS_POWER_CTRL_RMSK)
#define HWIO_TCSR_SYS_POWER_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_SYS_POWER_CTRL_ADDR, m)
#define HWIO_TCSR_SYS_POWER_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_SYS_POWER_CTRL_ADDR,v)
#define HWIO_TCSR_SYS_POWER_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SYS_POWER_CTRL_ADDR,m,v,HWIO_TCSR_SYS_POWER_CTRL_IN)
#define HWIO_TCSR_SYS_POWER_CTRL_SYS_POWER_CTRL_BMSK                                                                                                              0xffff
#define HWIO_TCSR_SYS_POWER_CTRL_SYS_POWER_CTRL_SHFT                                                                                                                 0x0

#define HWIO_TCSR_USB_CORE_ID_ADDR                                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x0000a004)
#define HWIO_TCSR_USB_CORE_ID_OFFS                                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a004)
#define HWIO_TCSR_USB_CORE_ID_RMSK                                                                                                                                   0x3
#define HWIO_TCSR_USB_CORE_ID_IN          \
        in_dword_masked(HWIO_TCSR_USB_CORE_ID_ADDR, HWIO_TCSR_USB_CORE_ID_RMSK)
#define HWIO_TCSR_USB_CORE_ID_INM(m)      \
        in_dword_masked(HWIO_TCSR_USB_CORE_ID_ADDR, m)
#define HWIO_TCSR_USB_CORE_ID_OUT(v)      \
        out_dword(HWIO_TCSR_USB_CORE_ID_ADDR,v)
#define HWIO_TCSR_USB_CORE_ID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_USB_CORE_ID_ADDR,m,v,HWIO_TCSR_USB_CORE_ID_IN)
#define HWIO_TCSR_USB_CORE_ID_USB_CORE_ID_BMSK                                                                                                                       0x3
#define HWIO_TCSR_USB_CORE_ID_USB_CORE_ID_SHFT                                                                                                                       0x0

#define HWIO_TCSR_SPARE_REG0_ADDR                                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000a044)
#define HWIO_TCSR_SPARE_REG0_OFFS                                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a044)
#define HWIO_TCSR_SPARE_REG0_RMSK                                                                                                                             0xffffffff
#define HWIO_TCSR_SPARE_REG0_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_REG0_ADDR, HWIO_TCSR_SPARE_REG0_RMSK)
#define HWIO_TCSR_SPARE_REG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_REG0_ADDR, m)
#define HWIO_TCSR_SPARE_REG0_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_REG0_ADDR,v)
#define HWIO_TCSR_SPARE_REG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_REG0_ADDR,m,v,HWIO_TCSR_SPARE_REG0_IN)
#define HWIO_TCSR_SPARE_REG0_SPARE_REG0_BMSK                                                                                                                  0xffffffff
#define HWIO_TCSR_SPARE_REG0_SPARE_REG0_SHFT                                                                                                                         0x0

#define HWIO_TCSR_SPARE_REG1_ADDR                                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000a048)
#define HWIO_TCSR_SPARE_REG1_OFFS                                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a048)
#define HWIO_TCSR_SPARE_REG1_RMSK                                                                                                                             0xffffffff
#define HWIO_TCSR_SPARE_REG1_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_REG1_ADDR, HWIO_TCSR_SPARE_REG1_RMSK)
#define HWIO_TCSR_SPARE_REG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_REG1_ADDR, m)
#define HWIO_TCSR_SPARE_REG1_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_REG1_ADDR,v)
#define HWIO_TCSR_SPARE_REG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_REG1_ADDR,m,v,HWIO_TCSR_SPARE_REG1_IN)
#define HWIO_TCSR_SPARE_REG1_SPARE_REG1_BMSK                                                                                                                  0xffffffff
#define HWIO_TCSR_SPARE_REG1_SPARE_REG1_SHFT                                                                                                                         0x0

#define HWIO_TCSR_SPARE_REG2_ADDR                                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000a04c)
#define HWIO_TCSR_SPARE_REG2_OFFS                                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a04c)
#define HWIO_TCSR_SPARE_REG2_RMSK                                                                                                                                   0xff
#define HWIO_TCSR_SPARE_REG2_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_REG2_ADDR, HWIO_TCSR_SPARE_REG2_RMSK)
#define HWIO_TCSR_SPARE_REG2_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_REG2_ADDR, m)
#define HWIO_TCSR_SPARE_REG2_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_REG2_ADDR,v)
#define HWIO_TCSR_SPARE_REG2_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_REG2_ADDR,m,v,HWIO_TCSR_SPARE_REG2_IN)
#define HWIO_TCSR_SPARE_REG2_SPARE_REG2_BMSK                                                                                                                        0xff
#define HWIO_TCSR_SPARE_REG2_SPARE_REG2_SHFT                                                                                                                         0x0

#define HWIO_TCSR_SPARE_REG3_ADDR                                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000a050)
#define HWIO_TCSR_SPARE_REG3_OFFS                                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a050)
#define HWIO_TCSR_SPARE_REG3_RMSK                                                                                                                                   0xff
#define HWIO_TCSR_SPARE_REG3_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_REG3_ADDR, HWIO_TCSR_SPARE_REG3_RMSK)
#define HWIO_TCSR_SPARE_REG3_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_REG3_ADDR, m)
#define HWIO_TCSR_SPARE_REG3_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_REG3_ADDR,v)
#define HWIO_TCSR_SPARE_REG3_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_REG3_ADDR,m,v,HWIO_TCSR_SPARE_REG3_IN)
#define HWIO_TCSR_SPARE_REG3_SPARE_REG3_BMSK                                                                                                                        0xff
#define HWIO_TCSR_SPARE_REG3_SPARE_REG3_SHFT                                                                                                                         0x0

#define HWIO_TCSR_SPARE_REG4_ADDR                                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000a054)
#define HWIO_TCSR_SPARE_REG4_OFFS                                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a054)
#define HWIO_TCSR_SPARE_REG4_RMSK                                                                                                                                   0xff
#define HWIO_TCSR_SPARE_REG4_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_REG4_ADDR, HWIO_TCSR_SPARE_REG4_RMSK)
#define HWIO_TCSR_SPARE_REG4_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_REG4_ADDR, m)
#define HWIO_TCSR_SPARE_REG4_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_REG4_ADDR,v)
#define HWIO_TCSR_SPARE_REG4_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_REG4_ADDR,m,v,HWIO_TCSR_SPARE_REG4_IN)
#define HWIO_TCSR_SPARE_REG4_SPARE_REG4_BMSK                                                                                                                        0xff
#define HWIO_TCSR_SPARE_REG4_SPARE_REG4_SHFT                                                                                                                         0x0

#define HWIO_TCSR_SPARE_REG5_ADDR                                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000a058)
#define HWIO_TCSR_SPARE_REG5_OFFS                                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a058)
#define HWIO_TCSR_SPARE_REG5_RMSK                                                                                                                                   0xff
#define HWIO_TCSR_SPARE_REG5_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_REG5_ADDR, HWIO_TCSR_SPARE_REG5_RMSK)
#define HWIO_TCSR_SPARE_REG5_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_REG5_ADDR, m)
#define HWIO_TCSR_SPARE_REG5_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_REG5_ADDR,v)
#define HWIO_TCSR_SPARE_REG5_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_REG5_ADDR,m,v,HWIO_TCSR_SPARE_REG5_IN)
#define HWIO_TCSR_SPARE_REG5_SPARE_REG5_BMSK                                                                                                                        0xff
#define HWIO_TCSR_SPARE_REG5_SPARE_REG5_SHFT                                                                                                                         0x0

#define HWIO_TCSR_SPARE_QGIC_INTERRUPTS_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x0000a05c)
#define HWIO_TCSR_SPARE_QGIC_INTERRUPTS_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a05c)
#define HWIO_TCSR_SPARE_QGIC_INTERRUPTS_RMSK                                                                                                                  0xffffffff
#define HWIO_TCSR_SPARE_QGIC_INTERRUPTS_IN          \
        in_dword_masked(HWIO_TCSR_SPARE_QGIC_INTERRUPTS_ADDR, HWIO_TCSR_SPARE_QGIC_INTERRUPTS_RMSK)
#define HWIO_TCSR_SPARE_QGIC_INTERRUPTS_INM(m)      \
        in_dword_masked(HWIO_TCSR_SPARE_QGIC_INTERRUPTS_ADDR, m)
#define HWIO_TCSR_SPARE_QGIC_INTERRUPTS_OUT(v)      \
        out_dword(HWIO_TCSR_SPARE_QGIC_INTERRUPTS_ADDR,v)
#define HWIO_TCSR_SPARE_QGIC_INTERRUPTS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SPARE_QGIC_INTERRUPTS_ADDR,m,v,HWIO_TCSR_SPARE_QGIC_INTERRUPTS_IN)
#define HWIO_TCSR_SPARE_QGIC_INTERRUPTS_SPARE_QGIC_INTERRUPTS_BMSK                                                                                            0xffffffff
#define HWIO_TCSR_SPARE_QGIC_INTERRUPTS_SPARE_QGIC_INTERRUPTS_SHFT                                                                                                   0x0

#define HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_ADDR                                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0000a060)
#define HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_OFFS                                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a060)
#define HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_RMSK                                                                                                                   0xffffffff
#define HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_IN          \
        in_dword_masked(HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_ADDR, HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_RMSK)
#define HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_INM(m)      \
        in_dword_masked(HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_ADDR, m)
#define HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_OUT(v)      \
        out_dword(HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_ADDR,v)
#define HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_ADDR,m,v,HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_IN)
#define HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_UFS_SPARE_SCM_OUTPUT_BMSK                                                                                              0xffffffff
#define HWIO_TCSR_UFS_SPARE_SCM_OUTPUT_UFS_SPARE_SCM_OUTPUT_SHFT                                                                                                     0x0

#define HWIO_TCSR_UFS_SPARE_SCM_INPUT_ADDR                                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x0000a068)
#define HWIO_TCSR_UFS_SPARE_SCM_INPUT_OFFS                                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a068)
#define HWIO_TCSR_UFS_SPARE_SCM_INPUT_RMSK                                                                                                                    0xffffffff
#define HWIO_TCSR_UFS_SPARE_SCM_INPUT_IN          \
        in_dword_masked(HWIO_TCSR_UFS_SPARE_SCM_INPUT_ADDR, HWIO_TCSR_UFS_SPARE_SCM_INPUT_RMSK)
#define HWIO_TCSR_UFS_SPARE_SCM_INPUT_INM(m)      \
        in_dword_masked(HWIO_TCSR_UFS_SPARE_SCM_INPUT_ADDR, m)
#define HWIO_TCSR_UFS_SPARE_SCM_INPUT_UFS_SPARE_SCM_INPUT_BMSK                                                                                                0xffffffff
#define HWIO_TCSR_UFS_SPARE_SCM_INPUT_UFS_SPARE_SCM_INPUT_SHFT                                                                                                       0x0

#define HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000a064)
#define HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a064)
#define HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_RMSK                                                                                                                 0xffffffff
#define HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_IN          \
        in_dword_masked(HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_ADDR, HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_RMSK)
#define HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_INM(m)      \
        in_dword_masked(HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_ADDR, m)
#define HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_OUT(v)      \
        out_dword(HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_ADDR,v)
#define HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_ADDR,m,v,HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_IN)
#define HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_SDCC5_SPARE_SCM_OUTPUT_BMSK                                                                                          0xffffffff
#define HWIO_TCSR_SDCC5_SPARE_SCM_OUTPUT_SDCC5_SPARE_SCM_OUTPUT_SHFT                                                                                                 0x0

#define HWIO_TCSR_SDCC5_SPARE_SCM_INPUT_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x0000a06c)
#define HWIO_TCSR_SDCC5_SPARE_SCM_INPUT_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a06c)
#define HWIO_TCSR_SDCC5_SPARE_SCM_INPUT_RMSK                                                                                                                  0xffffffff
#define HWIO_TCSR_SDCC5_SPARE_SCM_INPUT_IN          \
        in_dword_masked(HWIO_TCSR_SDCC5_SPARE_SCM_INPUT_ADDR, HWIO_TCSR_SDCC5_SPARE_SCM_INPUT_RMSK)
#define HWIO_TCSR_SDCC5_SPARE_SCM_INPUT_INM(m)      \
        in_dword_masked(HWIO_TCSR_SDCC5_SPARE_SCM_INPUT_ADDR, m)
#define HWIO_TCSR_SDCC5_SPARE_SCM_INPUT_SDCC5_SPARE_SCM_INPUT_BMSK                                                                                            0xffffffff
#define HWIO_TCSR_SDCC5_SPARE_SCM_INPUT_SDCC5_SPARE_SCM_INPUT_SHFT                                                                                                   0x0

#define HWIO_TCSR_UFS_SCM_FAULT_IRQ_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x0000a070)
#define HWIO_TCSR_UFS_SCM_FAULT_IRQ_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a070)
#define HWIO_TCSR_UFS_SCM_FAULT_IRQ_RMSK                                                                                                                             0x1
#define HWIO_TCSR_UFS_SCM_FAULT_IRQ_IN          \
        in_dword_masked(HWIO_TCSR_UFS_SCM_FAULT_IRQ_ADDR, HWIO_TCSR_UFS_SCM_FAULT_IRQ_RMSK)
#define HWIO_TCSR_UFS_SCM_FAULT_IRQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_UFS_SCM_FAULT_IRQ_ADDR, m)
#define HWIO_TCSR_UFS_SCM_FAULT_IRQ_UFS_SCM_FAULT_IRQ_BMSK                                                                                                           0x1
#define HWIO_TCSR_UFS_SCM_FAULT_IRQ_UFS_SCM_FAULT_IRQ_SHFT                                                                                                           0x0

#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_ADDR                                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x0000a074)
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_OFFS                                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a074)
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_RMSK                                                                                                                           0x1
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_IN          \
        in_dword_masked(HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_ADDR, HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_RMSK)
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_INM(m)      \
        in_dword_masked(HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_ADDR, m)
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_SDCC5_SCM_FAULT_IRQ_BMSK                                                                                                       0x1
#define HWIO_TCSR_SDCC5_SCM_FAULT_IRQ_SDCC5_SCM_FAULT_IRQ_SHFT                                                                                                       0x0

#define HWIO_TCSR_IPA_WARMBOOT_EN_ADDR                                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0000a078)
#define HWIO_TCSR_IPA_WARMBOOT_EN_OFFS                                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a078)
#define HWIO_TCSR_IPA_WARMBOOT_EN_RMSK                                                                                                                               0x1
#define HWIO_TCSR_IPA_WARMBOOT_EN_IN          \
        in_dword_masked(HWIO_TCSR_IPA_WARMBOOT_EN_ADDR, HWIO_TCSR_IPA_WARMBOOT_EN_RMSK)
#define HWIO_TCSR_IPA_WARMBOOT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_IPA_WARMBOOT_EN_ADDR, m)
#define HWIO_TCSR_IPA_WARMBOOT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_IPA_WARMBOOT_EN_ADDR,v)
#define HWIO_TCSR_IPA_WARMBOOT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_IPA_WARMBOOT_EN_ADDR,m,v,HWIO_TCSR_IPA_WARMBOOT_EN_IN)
#define HWIO_TCSR_IPA_WARMBOOT_EN_IPA_WARMBOOT_EN_BMSK                                                                                                               0x1
#define HWIO_TCSR_IPA_WARMBOOT_EN_IPA_WARMBOOT_EN_SHFT                                                                                                               0x0

#define HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000a07c)
#define HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a07c)
#define HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_IN          \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_ADDR, HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_RMSK)
#define HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_INM(m)      \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_ADDR, m)
#define HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_OUT(v)      \
        out_dword(HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_ADDR,v)
#define HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_ADDR,m,v,HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_IN)
#define HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_TERMINATOR_SPARE0_OUTPUT_BMSK                                                                                      0xffffffff
#define HWIO_TCSR_TERMINATOR_SPARE0_OUTPUT_TERMINATOR_SPARE0_OUTPUT_SHFT                                                                                             0x0

#define HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000a080)
#define HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a080)
#define HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_IN          \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_ADDR, HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_RMSK)
#define HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_INM(m)      \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_ADDR, m)
#define HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_OUT(v)      \
        out_dword(HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_ADDR,v)
#define HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_ADDR,m,v,HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_IN)
#define HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_TERMINATOR_SPARE1_OUTPUT_BMSK                                                                                      0xffffffff
#define HWIO_TCSR_TERMINATOR_SPARE1_OUTPUT_TERMINATOR_SPARE1_OUTPUT_SHFT                                                                                             0x0

#define HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000a084)
#define HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a084)
#define HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_RMSK                                                                                                               0xffffffff
#define HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_IN          \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_ADDR, HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_RMSK)
#define HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_INM(m)      \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_ADDR, m)
#define HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_OUT(v)      \
        out_dword(HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_ADDR,v)
#define HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_ADDR,m,v,HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_IN)
#define HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_TERMINATOR_SPARE2_OUTPUT_BMSK                                                                                      0xffffffff
#define HWIO_TCSR_TERMINATOR_SPARE2_OUTPUT_TERMINATOR_SPARE2_OUTPUT_SHFT                                                                                             0x0

#define HWIO_TCSR_TERMINATOR_SPARE0_INPUT_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000a088)
#define HWIO_TCSR_TERMINATOR_SPARE0_INPUT_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a088)
#define HWIO_TCSR_TERMINATOR_SPARE0_INPUT_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_TERMINATOR_SPARE0_INPUT_IN          \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE0_INPUT_ADDR, HWIO_TCSR_TERMINATOR_SPARE0_INPUT_RMSK)
#define HWIO_TCSR_TERMINATOR_SPARE0_INPUT_INM(m)      \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE0_INPUT_ADDR, m)
#define HWIO_TCSR_TERMINATOR_SPARE0_INPUT_TERMINATOR_SPARE0_INPUT_BMSK                                                                                        0xffffffff
#define HWIO_TCSR_TERMINATOR_SPARE0_INPUT_TERMINATOR_SPARE0_INPUT_SHFT                                                                                               0x0

#define HWIO_TCSR_TERMINATOR_SPARE1_INPUT_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000a08c)
#define HWIO_TCSR_TERMINATOR_SPARE1_INPUT_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a08c)
#define HWIO_TCSR_TERMINATOR_SPARE1_INPUT_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_TERMINATOR_SPARE1_INPUT_IN          \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE1_INPUT_ADDR, HWIO_TCSR_TERMINATOR_SPARE1_INPUT_RMSK)
#define HWIO_TCSR_TERMINATOR_SPARE1_INPUT_INM(m)      \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE1_INPUT_ADDR, m)
#define HWIO_TCSR_TERMINATOR_SPARE1_INPUT_TERMINATOR_SPARE1_INPUT_BMSK                                                                                        0xffffffff
#define HWIO_TCSR_TERMINATOR_SPARE1_INPUT_TERMINATOR_SPARE1_INPUT_SHFT                                                                                               0x0

#define HWIO_TCSR_TERMINATOR_SPARE2_INPUT_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000a090)
#define HWIO_TCSR_TERMINATOR_SPARE2_INPUT_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000a090)
#define HWIO_TCSR_TERMINATOR_SPARE2_INPUT_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_TERMINATOR_SPARE2_INPUT_IN          \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE2_INPUT_ADDR, HWIO_TCSR_TERMINATOR_SPARE2_INPUT_RMSK)
#define HWIO_TCSR_TERMINATOR_SPARE2_INPUT_INM(m)      \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE2_INPUT_ADDR, m)
#define HWIO_TCSR_TERMINATOR_SPARE2_INPUT_TERMINATOR_SPARE2_INPUT_BMSK                                                                                        0xffffffff
#define HWIO_TCSR_TERMINATOR_SPARE2_INPUT_TERMINATOR_SPARE2_INPUT_SHFT                                                                                               0x0

#define HWIO_TCSR_PHSS_USB2_PHY_SEL_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x0000b000)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b000)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_RMSK                                                                                                                             0x1
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_IN          \
        in_dword_masked(HWIO_TCSR_PHSS_USB2_PHY_SEL_ADDR, HWIO_TCSR_PHSS_USB2_PHY_SEL_RMSK)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_PHSS_USB2_PHY_SEL_ADDR, m)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_PHSS_USB2_PHY_SEL_ADDR,v)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_USB2_PHY_SEL_ADDR,m,v,HWIO_TCSR_PHSS_USB2_PHY_SEL_IN)
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_PHSS_USB2_PHY_SEL_BMSK                                                                                                           0x1
#define HWIO_TCSR_PHSS_USB2_PHY_SEL_PHSS_USB2_PHY_SEL_SHFT                                                                                                           0x0

#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000b004)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b004)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_RMSK                                                                                                                       0x1
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_IN          \
        in_dword_masked(HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_ADDR, HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_RMSK)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_ADDR, m)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_ADDR,v)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_ADDR,m,v,HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_IN)
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_PHSS_ATEST_USB2_PHY_SEL_BMSK                                                                                               0x1
#define HWIO_TCSR_PHSS_ATEST_USB2_PHY_SEL_PHSS_ATEST_USB2_PHY_SEL_SHFT                                                                                               0x0

#define HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x0000b008)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b008)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_RMSK                                                                                                                             0x3
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_IN          \
        in_dword_masked(HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR, HWIO_TCSR_PHSS_TEST_BUS_SEL_RMSK)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR, m)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR,v)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_TEST_BUS_SEL_ADDR,m,v,HWIO_TCSR_PHSS_TEST_BUS_SEL_IN)
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_PHSS_TEST_BUS_SEL_BMSK                                                                                                           0x3
#define HWIO_TCSR_PHSS_TEST_BUS_SEL_PHSS_TEST_BUS_SEL_SHFT                                                                                                           0x0

#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_ADDR(n)                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x0000b040 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_OFFS(n)                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b040 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_RMSK                                                                                                                   0xfff
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_MAXn                                                                                                                       1
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_6_IRQ_ENABLE_BMSK                                                                                     0x800
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_6_IRQ_ENABLE_SHFT                                                                                       0xb
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_5_IRQ_ENABLE_BMSK                                                                                     0x400
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_5_IRQ_ENABLE_SHFT                                                                                       0xa
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_4_IRQ_ENABLE_BMSK                                                                                     0x200
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_4_IRQ_ENABLE_SHFT                                                                                       0x9
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_3_IRQ_ENABLE_BMSK                                                                                     0x100
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_3_IRQ_ENABLE_SHFT                                                                                       0x8
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_2_IRQ_ENABLE_BMSK                                                                                      0x80
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_2_IRQ_ENABLE_SHFT                                                                                       0x7
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_1_IRQ_ENABLE_BMSK                                                                                      0x40
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP2_UART_1_IRQ_ENABLE_SHFT                                                                                       0x6
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_6_IRQ_ENABLE_BMSK                                                                                      0x20
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_6_IRQ_ENABLE_SHFT                                                                                       0x5
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_5_IRQ_ENABLE_BMSK                                                                                      0x10
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_5_IRQ_ENABLE_SHFT                                                                                       0x4
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_4_IRQ_ENABLE_BMSK                                                                                       0x8
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_4_IRQ_ENABLE_SHFT                                                                                       0x3
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_3_IRQ_ENABLE_BMSK                                                                                       0x4
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_3_IRQ_ENABLE_SHFT                                                                                       0x2
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_2_IRQ_ENABLE_BMSK                                                                                       0x2
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_2_IRQ_ENABLE_SHFT                                                                                       0x1
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_1_IRQ_ENABLE_BMSK                                                                                       0x1
#define HWIO_TCSR_PHSS_UART_LPASS_INT_SEL_n_LPASS_BLSP1_UART_1_IRQ_ENABLE_SHFT                                                                                       0x0

#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_ADDR(n)                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x0000b080 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_OFFS(n)                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b080 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_RMSK                                                                                                                    0xfff
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_MAXn                                                                                                                        1
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP2_UART_6_IRQ_ENABLE_BMSK                                                                                       0x800
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP2_UART_6_IRQ_ENABLE_SHFT                                                                                         0xb
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP2_UART_5_IRQ_ENABLE_BMSK                                                                                       0x400
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP2_UART_5_IRQ_ENABLE_SHFT                                                                                         0xa
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP2_UART_4_IRQ_ENABLE_BMSK                                                                                       0x200
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP2_UART_4_IRQ_ENABLE_SHFT                                                                                         0x9
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP2_UART_3_IRQ_ENABLE_BMSK                                                                                       0x100
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP2_UART_3_IRQ_ENABLE_SHFT                                                                                         0x8
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP2_UART_2_IRQ_ENABLE_BMSK                                                                                        0x80
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP2_UART_2_IRQ_ENABLE_SHFT                                                                                         0x7
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP2_UART_1_IRQ_ENABLE_BMSK                                                                                        0x40
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP2_UART_1_IRQ_ENABLE_SHFT                                                                                         0x6
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP1_UART_6_IRQ_ENABLE_BMSK                                                                                        0x20
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP1_UART_6_IRQ_ENABLE_SHFT                                                                                         0x5
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP1_UART_5_IRQ_ENABLE_BMSK                                                                                        0x10
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP1_UART_5_IRQ_ENABLE_SHFT                                                                                         0x4
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP1_UART_4_IRQ_ENABLE_BMSK                                                                                         0x8
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP1_UART_4_IRQ_ENABLE_SHFT                                                                                         0x3
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP1_UART_3_IRQ_ENABLE_BMSK                                                                                         0x4
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP1_UART_3_IRQ_ENABLE_SHFT                                                                                         0x2
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP1_UART_2_IRQ_ENABLE_BMSK                                                                                         0x2
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP1_UART_2_IRQ_ENABLE_SHFT                                                                                         0x1
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP1_UART_1_IRQ_ENABLE_BMSK                                                                                         0x1
#define HWIO_TCSR_PHSS_UART_WCSS_INT_SEL_n_WCSS_BLSP1_UART_1_IRQ_ENABLE_SHFT                                                                                         0x0

#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_ADDR(n)                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000b0c0 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_OFFS(n)                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b0c0 + 0x10 * (n))
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_RMSK                                                                                                                     0xfff
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MAXn                                                                                                                         1
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP2_UART_6_IRQ_ENABLE_BMSK                                                                                         0x800
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP2_UART_6_IRQ_ENABLE_SHFT                                                                                           0xb
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP2_UART_5_IRQ_ENABLE_BMSK                                                                                         0x400
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP2_UART_5_IRQ_ENABLE_SHFT                                                                                           0xa
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP2_UART_4_IRQ_ENABLE_BMSK                                                                                         0x200
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP2_UART_4_IRQ_ENABLE_SHFT                                                                                           0x9
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP2_UART_3_IRQ_ENABLE_BMSK                                                                                         0x100
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP2_UART_3_IRQ_ENABLE_SHFT                                                                                           0x8
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP2_UART_2_IRQ_ENABLE_BMSK                                                                                          0x80
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP2_UART_2_IRQ_ENABLE_SHFT                                                                                           0x7
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP2_UART_1_IRQ_ENABLE_BMSK                                                                                          0x40
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP2_UART_1_IRQ_ENABLE_SHFT                                                                                           0x6
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_6_IRQ_ENABLE_BMSK                                                                                          0x20
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_6_IRQ_ENABLE_SHFT                                                                                           0x5
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_5_IRQ_ENABLE_BMSK                                                                                          0x10
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_5_IRQ_ENABLE_SHFT                                                                                           0x4
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_4_IRQ_ENABLE_BMSK                                                                                           0x8
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_4_IRQ_ENABLE_SHFT                                                                                           0x3
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_3_IRQ_ENABLE_BMSK                                                                                           0x4
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_3_IRQ_ENABLE_SHFT                                                                                           0x2
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_2_IRQ_ENABLE_BMSK                                                                                           0x2
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_2_IRQ_ENABLE_SHFT                                                                                           0x1
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_1_IRQ_ENABLE_BMSK                                                                                           0x1
#define HWIO_TCSR_PHSS_UART_MSS_INT_SEL_n_MSS_BLSP1_UART_1_IRQ_ENABLE_SHFT                                                                                           0x0

#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_ADDR(n)                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000b100 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_OFFS(n)                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b100 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_RMSK                                                                                                                     0xfff
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_MAXn                                                                                                                         1
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP2_QUP_6_IRQ_ENABLE_BMSK                                                                                         0x800
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP2_QUP_6_IRQ_ENABLE_SHFT                                                                                           0xb
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP2_QUP_5_IRQ_ENABLE_BMSK                                                                                         0x400
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP2_QUP_5_IRQ_ENABLE_SHFT                                                                                           0xa
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP2_QUP_4_IRQ_ENABLE_BMSK                                                                                         0x200
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP2_QUP_4_IRQ_ENABLE_SHFT                                                                                           0x9
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP2_QUP_3_IRQ_ENABLE_BMSK                                                                                         0x100
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP2_QUP_3_IRQ_ENABLE_SHFT                                                                                           0x8
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP2_QUP_2_IRQ_ENABLE_BMSK                                                                                          0x80
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP2_QUP_2_IRQ_ENABLE_SHFT                                                                                           0x7
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP2_QUP_1_IRQ_ENABLE_BMSK                                                                                          0x40
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP2_QUP_1_IRQ_ENABLE_SHFT                                                                                           0x6
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP1_QUP_6_IRQ_ENABLE_BMSK                                                                                          0x20
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP1_QUP_6_IRQ_ENABLE_SHFT                                                                                           0x5
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP1_QUP_5_IRQ_ENABLE_BMSK                                                                                          0x10
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP1_QUP_5_IRQ_ENABLE_SHFT                                                                                           0x4
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP1_QUP_4_IRQ_ENABLE_BMSK                                                                                           0x8
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP1_QUP_4_IRQ_ENABLE_SHFT                                                                                           0x3
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP1_QUP_3_IRQ_ENABLE_BMSK                                                                                           0x4
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP1_QUP_3_IRQ_ENABLE_SHFT                                                                                           0x2
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP1_QUP_2_IRQ_ENABLE_BMSK                                                                                           0x2
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP1_QUP_2_IRQ_ENABLE_SHFT                                                                                           0x1
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP1_QUP_1_IRQ_ENABLE_BMSK                                                                                           0x1
#define HWIO_TCSR_PHSS_QUP_WCSS_INT_SEL_n_WCSS_BLSP1_QUP_1_IRQ_ENABLE_SHFT                                                                                           0x0

#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_ADDR(n)                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000b140 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_OFFS(n)                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b140 + 0x10 * (n))
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_RMSK                                                                                                                      0xfff
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MAXn                                                                                                                          1
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_ADDR(n), HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_RMSK)
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_INI(n))
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP2_QUP_6_IRQ_ENABLE_BMSK                                                                                           0x800
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP2_QUP_6_IRQ_ENABLE_SHFT                                                                                             0xb
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP2_QUP_5_IRQ_ENABLE_BMSK                                                                                           0x400
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP2_QUP_5_IRQ_ENABLE_SHFT                                                                                             0xa
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP2_QUP_4_IRQ_ENABLE_BMSK                                                                                           0x200
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP2_QUP_4_IRQ_ENABLE_SHFT                                                                                             0x9
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP2_QUP_3_IRQ_ENABLE_BMSK                                                                                           0x100
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP2_QUP_3_IRQ_ENABLE_SHFT                                                                                             0x8
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP2_QUP_2_IRQ_ENABLE_BMSK                                                                                            0x80
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP2_QUP_2_IRQ_ENABLE_SHFT                                                                                             0x7
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP2_QUP_1_IRQ_ENABLE_BMSK                                                                                            0x40
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP2_QUP_1_IRQ_ENABLE_SHFT                                                                                             0x6
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_6_IRQ_ENABLE_BMSK                                                                                            0x20
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_6_IRQ_ENABLE_SHFT                                                                                             0x5
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_5_IRQ_ENABLE_BMSK                                                                                            0x10
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_5_IRQ_ENABLE_SHFT                                                                                             0x4
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_4_IRQ_ENABLE_BMSK                                                                                             0x8
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_4_IRQ_ENABLE_SHFT                                                                                             0x3
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_3_IRQ_ENABLE_BMSK                                                                                             0x4
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_3_IRQ_ENABLE_SHFT                                                                                             0x2
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_2_IRQ_ENABLE_BMSK                                                                                             0x2
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_2_IRQ_ENABLE_SHFT                                                                                             0x1
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_1_IRQ_ENABLE_BMSK                                                                                             0x1
#define HWIO_TCSR_PHSS_QUP_MSS_INT_SEL_n_MSS_BLSP1_QUP_1_IRQ_ENABLE_SHFT                                                                                             0x0

#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x00000458)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00000458)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_RMSK                                                                                                                    0x1
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_ADDR, HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_RMSK)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_ADDR, m)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_ADDR,v)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_ADDR,m,v,HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_IN)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_MMSS_RICA_CORE_QRIB_MMU_NS_BMSK                                                                                         0x1
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_MMSS_RICA_CORE_QRIB_MMU_NS_SHFT                                                                                         0x0

#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0000045c)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000045c)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_RMSK                                                                                                                 0x1
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_ADDR, HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_RMSK)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_ADDR, m)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_ADDR,v)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_ADDR,m,v,HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_IN)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_MMSS_RICA_CORE_QRIB_MMU_NS_EN_BMSK                                                                                   0x1
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_NS_EN_MMSS_RICA_CORE_QRIB_MMU_NS_EN_SHFT                                                                                   0x0

#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_ADDR                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x00001874)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_OFFS                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001874)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_RMSK                                                                                                                 0x1f
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_ADDR, HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_RMSK)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_ADDR, m)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_ADDR,v)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_ADDR,m,v,HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_IN)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_MMSS_RICA_CORE_QRIB_MMU_VMID_BMSK                                                                                    0x1f
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_MMSS_RICA_CORE_QRIB_MMU_VMID_SHFT                                                                                     0x0

#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x00001870)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001870)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_RMSK                                                                                                               0x1
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_ADDR, HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_RMSK)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_ADDR, m)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_ADDR,v)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_ADDR,m,v,HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_IN)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_MMSS_RICA_CORE_QRIB_MMU_VMID_EN_BMSK                                                                               0x1
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_EN_MMSS_RICA_CORE_QRIB_MMU_VMID_EN_SHFT                                                                               0x0

#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_ADDR                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x00001868)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_OFFS                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001868)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_RMSK                                                                                                          0x1
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_ADDR, HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_RMSK)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_ADDR,m,v,HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_IN)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_MMSS_RICA_CORE_QRIB_MMU_VMID_INIT_EN_BMSK                                                                     0x1
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_EN_MMSS_RICA_CORE_QRIB_MMU_VMID_INIT_EN_SHFT                                                                     0x0

#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_ADDR                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x0000186c)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_OFFS                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000186c)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_RMSK                                                                                                            0x1f
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_ADDR, HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_RMSK)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_ADDR,m,v,HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_IN)
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_MMSS_RICA_CORE_QRIB_MMU_VMID_INIT_BMSK                                                                          0x1f
#define HWIO_TCSR_MMSS_RICA_CORE_MMU_QRIB_VMID_INIT_MMSS_RICA_CORE_QRIB_MMU_VMID_INIT_SHFT                                                                           0x0

#define HWIO_TCSR_APCC_QRIB_VMIDMT_EN_ADDR                                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00001898)
#define HWIO_TCSR_APCC_QRIB_VMIDMT_EN_OFFS                                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001898)
#define HWIO_TCSR_APCC_QRIB_VMIDMT_EN_RMSK                                                                                                                           0x1
#define HWIO_TCSR_APCC_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_APCC_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_APCC_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_APCC_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_APCC_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_APCC_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_APCC_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_APCC_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_APCC_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_APCC_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_APCC_QRIB_VMIDMT_EN_APCC_QRIB_VMIDMT_EN_BMSK                                                                                                       0x1
#define HWIO_TCSR_APCC_QRIB_VMIDMT_EN_APCC_QRIB_VMIDMT_EN_SHFT                                                                                                       0x0

#define HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000189c)
#define HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000189c)
#define HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                           0x1f001f
#define HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_APCC_QRIB_VMIDMT_ACR_INIT_BMSK                                                                                 0x1f0000
#define HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_APCC_QRIB_VMIDMT_ACR_INIT_SHFT                                                                                     0x10
#define HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_APCC_QRIB_VMIDMT_VMID_INIT_BMSK                                                                                    0x1f
#define HWIO_TCSR_APCC_QRIB_VMIDMT_INIT_ACR_INIT_APCC_QRIB_VMIDMT_VMID_INIT_SHFT                                                                                     0x0

#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x000018a0)
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000018a0)
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_RMSK                                                                                                               0x1
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_TERMINATOR_SPARE_QRIB_VMIDMT_EN_BMSK                                                                               0x1
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_EN_TERMINATOR_SPARE_QRIB_VMIDMT_EN_SHFT                                                                               0x0

#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x000018a4)
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000018a4)
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                               0x1f001f
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_TERMINATOR_SPARE_QRIB_VMIDMT_ACR_INIT_BMSK                                                         0x1f0000
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_TERMINATOR_SPARE_QRIB_VMIDMT_ACR_INIT_SHFT                                                             0x10
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_TERMINATOR_SPARE_QRIB_VMIDMT_VMID_INIT_BMSK                                                            0x1f
#define HWIO_TCSR_TERMINATOR_SPARE_QRIB_VMIDMT_INIT_ACR_INIT_TERMINATOR_SPARE_QRIB_VMIDMT_VMID_INIT_SHFT                                                             0x0

#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00001404)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001404)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_RMSK                                                                                                                 0x1
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_MMSS_RICA_CORE_QRIB_VMIDMT_EN_BMSK                                                                                   0x1
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_EN_MMSS_RICA_CORE_QRIB_VMIDMT_EN_SHFT                                                                                   0x0

#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00001400)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001400)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                 0x1f001f
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_RICA_CORE_QRIB_VMIDMT_ACR_INIT_BMSK                                                             0x1f0000
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_RICA_CORE_QRIB_VMIDMT_ACR_INIT_SHFT                                                                 0x10
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_RICA_CORE_QRIB_VMIDMT_VMID_INIT_BMSK                                                                0x1f
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_VMIDMT_INIT_ACR_INIT_MMSS_RICA_CORE_QRIB_VMIDMT_VMID_INIT_SHFT                                                                 0x0

#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_ADDR                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x000013f8)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_OFFS                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013f8)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_RMSK                                                                                                           0xffffffff
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_MMSS_RICA_CORE_QRIB_XPU2_ACR_BMSK                                                                              0xffffffff
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_ACR_MMSS_RICA_CORE_QRIB_XPU2_ACR_SHFT                                                                                     0x0

#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x000003b0)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000003b0)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_RMSK                                                                                                             0x10001
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_MMSS_RICA_CORE_QRIB_XPU2_NSEN_INIT_BMSK                                                                          0x10000
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_MMSS_RICA_CORE_QRIB_XPU2_NSEN_INIT_SHFT                                                                             0x10
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_MMSS_RICA_CORE_QRIB_XPU2_EN_TZ_BMSK                                                                                  0x1
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_INIT_MMSS_RICA_CORE_QRIB_XPU2_EN_TZ_SHFT                                                                                  0x0

#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x000013fc)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000013fc)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                      0x10001
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                 0x10000
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                    0x10
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                               0x1
#define HWIO_TCSR_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_MMSS_RICA_CORE_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                               0x0

#define HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_ADDR                                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00001208)
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_OFFS                                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001208)
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_RMSK                                                                                                                           0x1
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_WCSS_QRIB_VMIDMT_EN_BMSK                                                                                                       0x1
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_EN_WCSS_QRIB_VMIDMT_EN_SHFT                                                                                                       0x0

#define HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000120c)
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000120c)
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                           0x1f001f
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_WCSS_QRIB_VMIDMT_ACR_INIT_BMSK                                                                                 0x1f0000
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_WCSS_QRIB_VMIDMT_ACR_INIT_SHFT                                                                                     0x10
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_WCSS_QRIB_VMIDMT_VMID_INIT_BMSK                                                                                    0x1f
#define HWIO_TCSR_WCSS_QRIB_VMIDMT_INIT_ACR_INIT_WCSS_QRIB_VMIDMT_VMID_INIT_SHFT                                                                                     0x0

#define HWIO_TCSR_WCSS_QRIB_XPU2_ACR_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00001850)
#define HWIO_TCSR_WCSS_QRIB_XPU2_ACR_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001850)
#define HWIO_TCSR_WCSS_QRIB_XPU2_ACR_RMSK                                                                                                                     0xffffffff
#define HWIO_TCSR_WCSS_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_WCSS_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_WCSS_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_WCSS_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_WCSS_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_WCSS_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_WCSS_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_WCSS_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_WCSS_QRIB_XPU2_ACR_WCSS_QRIB_XPU2_ACR_BMSK                                                                                                  0xffffffff
#define HWIO_TCSR_WCSS_QRIB_XPU2_ACR_WCSS_QRIB_XPU2_ACR_SHFT                                                                                                         0x0

#define HWIO_TCSR_WCSS_QRIB_XPU2_INIT_ADDR                                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x000003b4)
#define HWIO_TCSR_WCSS_QRIB_XPU2_INIT_OFFS                                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000003b4)
#define HWIO_TCSR_WCSS_QRIB_XPU2_INIT_RMSK                                                                                                                       0x10001
#define HWIO_TCSR_WCSS_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_WCSS_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_WCSS_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_WCSS_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_WCSS_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_WCSS_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_WCSS_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_WCSS_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_WCSS_QRIB_XPU2_INIT_WCSS_QRIB_XPU2_NSEN_INIT_BMSK                                                                                              0x10000
#define HWIO_TCSR_WCSS_QRIB_XPU2_INIT_WCSS_QRIB_XPU2_NSEN_INIT_SHFT                                                                                                 0x10
#define HWIO_TCSR_WCSS_QRIB_XPU2_INIT_WCSS_QRIB_XPU2_EN_TZ_BMSK                                                                                                      0x1
#define HWIO_TCSR_WCSS_QRIB_XPU2_INIT_WCSS_QRIB_XPU2_EN_TZ_SHFT                                                                                                      0x0

#define HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000187c)
#define HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000187c)
#define HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                                0x10001
#define HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_WCSS_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                                     0x10000
#define HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_WCSS_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                                        0x10
#define HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_WCSS_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                                   0x1
#define HWIO_TCSR_WCSS_QRIB_XPU2_VMIDEN_INIT_WCSS_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                                   0x0

#define HWIO_TCSR_EBI1_TEST_MUX_ADDR                                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0000b200)
#define HWIO_TCSR_EBI1_TEST_MUX_OFFS                                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b200)
#define HWIO_TCSR_EBI1_TEST_MUX_RMSK                                                                                                                          0xffffffff
#define HWIO_TCSR_EBI1_TEST_MUX_IN          \
        in_dword_masked(HWIO_TCSR_EBI1_TEST_MUX_ADDR, HWIO_TCSR_EBI1_TEST_MUX_RMSK)
#define HWIO_TCSR_EBI1_TEST_MUX_INM(m)      \
        in_dword_masked(HWIO_TCSR_EBI1_TEST_MUX_ADDR, m)
#define HWIO_TCSR_EBI1_TEST_MUX_OUT(v)      \
        out_dword(HWIO_TCSR_EBI1_TEST_MUX_ADDR,v)
#define HWIO_TCSR_EBI1_TEST_MUX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_EBI1_TEST_MUX_ADDR,m,v,HWIO_TCSR_EBI1_TEST_MUX_IN)
#define HWIO_TCSR_EBI1_TEST_MUX_EBI1_TEST_MUX_DEBUG_SEL_BMSK                                                                                                  0xffffffff
#define HWIO_TCSR_EBI1_TEST_MUX_EBI1_TEST_MUX_DEBUG_SEL_SHFT                                                                                                         0x0

#define HWIO_TCSR_TCSR_LDO_MISC_ADDR                                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0000b22c)
#define HWIO_TCSR_TCSR_LDO_MISC_OFFS                                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b22c)
#define HWIO_TCSR_TCSR_LDO_MISC_RMSK                                                                                                                          0xffffffff
#define HWIO_TCSR_TCSR_LDO_MISC_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_LDO_MISC_ADDR, HWIO_TCSR_TCSR_LDO_MISC_RMSK)
#define HWIO_TCSR_TCSR_LDO_MISC_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_LDO_MISC_ADDR, m)
#define HWIO_TCSR_TCSR_LDO_MISC_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_LDO_MISC_ADDR,v)
#define HWIO_TCSR_TCSR_LDO_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_LDO_MISC_ADDR,m,v,HWIO_TCSR_TCSR_LDO_MISC_IN)
#define HWIO_TCSR_TCSR_LDO_MISC_TCSR_LDO_MISC_BMSK                                                                                                            0xffffffff
#define HWIO_TCSR_TCSR_LDO_MISC_TCSR_LDO_MISC_SHFT                                                                                                                   0x0

#define HWIO_TCSR_TCSR_WCSS_MISC_ADDR                                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000b23c)
#define HWIO_TCSR_TCSR_WCSS_MISC_OFFS                                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b23c)
#define HWIO_TCSR_TCSR_WCSS_MISC_RMSK                                                                                                                         0xffffffff
#define HWIO_TCSR_TCSR_WCSS_MISC_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_WCSS_MISC_ADDR, HWIO_TCSR_TCSR_WCSS_MISC_RMSK)
#define HWIO_TCSR_TCSR_WCSS_MISC_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_WCSS_MISC_ADDR, m)
#define HWIO_TCSR_TCSR_WCSS_MISC_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_WCSS_MISC_ADDR,v)
#define HWIO_TCSR_TCSR_WCSS_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_WCSS_MISC_ADDR,m,v,HWIO_TCSR_TCSR_WCSS_MISC_IN)
#define HWIO_TCSR_TCSR_WCSS_MISC_TCSR_WCSS_MISC_BMSK                                                                                                          0xffffffff
#define HWIO_TCSR_TCSR_WCSS_MISC_TCSR_WCSS_MISC_SHFT                                                                                                                 0x0

#define HWIO_TCSR_TCSR_USB_PHY_MISC_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x0000b240)
#define HWIO_TCSR_TCSR_USB_PHY_MISC_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b240)
#define HWIO_TCSR_TCSR_USB_PHY_MISC_RMSK                                                                                                                      0xffffffff
#define HWIO_TCSR_TCSR_USB_PHY_MISC_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_USB_PHY_MISC_ADDR, HWIO_TCSR_TCSR_USB_PHY_MISC_RMSK)
#define HWIO_TCSR_TCSR_USB_PHY_MISC_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_USB_PHY_MISC_ADDR, m)
#define HWIO_TCSR_TCSR_USB_PHY_MISC_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_USB_PHY_MISC_ADDR,v)
#define HWIO_TCSR_TCSR_USB_PHY_MISC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_USB_PHY_MISC_ADDR,m,v,HWIO_TCSR_TCSR_USB_PHY_MISC_IN)
#define HWIO_TCSR_TCSR_USB_PHY_MISC_TCSR_USB_PHY_MISC_BMSK                                                                                                    0xffffffff
#define HWIO_TCSR_TCSR_USB_PHY_MISC_TCSR_USB_PHY_MISC_SHFT                                                                                                           0x0

#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x0000b244)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b244)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_RMSK                                                                                                                 0xffffffff
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_ADDR, HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_RMSK)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_ADDR, m)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_ADDR,v)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_ADDR,m,v,HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_IN)
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_TCSR_USB_PHY_VLS_CLAMP_BMSK                                                                                          0xffffffff
#define HWIO_TCSR_TCSR_USB_PHY_VLS_CLAMP_TCSR_USB_PHY_VLS_CLAMP_SHFT                                                                                                 0x0

#define HWIO_TCSR_CX_DD_CONFIG0_ADDR                                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0000b248)
#define HWIO_TCSR_CX_DD_CONFIG0_OFFS                                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b248)
#define HWIO_TCSR_CX_DD_CONFIG0_RMSK                                                                                                                          0xffffffff
#define HWIO_TCSR_CX_DD_CONFIG0_IN          \
        in_dword_masked(HWIO_TCSR_CX_DD_CONFIG0_ADDR, HWIO_TCSR_CX_DD_CONFIG0_RMSK)
#define HWIO_TCSR_CX_DD_CONFIG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_CX_DD_CONFIG0_ADDR, m)
#define HWIO_TCSR_CX_DD_CONFIG0_OUT(v)      \
        out_dword(HWIO_TCSR_CX_DD_CONFIG0_ADDR,v)
#define HWIO_TCSR_CX_DD_CONFIG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CX_DD_CONFIG0_ADDR,m,v,HWIO_TCSR_CX_DD_CONFIG0_IN)
#define HWIO_TCSR_CX_DD_CONFIG0_CX_DD_CONFIG0_BMSK                                                                                                            0xffffffff
#define HWIO_TCSR_CX_DD_CONFIG0_CX_DD_CONFIG0_SHFT                                                                                                                   0x0

#define HWIO_TCSR_CX_DD_CONFIG1_ADDR                                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0000b24c)
#define HWIO_TCSR_CX_DD_CONFIG1_OFFS                                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b24c)
#define HWIO_TCSR_CX_DD_CONFIG1_RMSK                                                                                                                                0x1f
#define HWIO_TCSR_CX_DD_CONFIG1_IN          \
        in_dword_masked(HWIO_TCSR_CX_DD_CONFIG1_ADDR, HWIO_TCSR_CX_DD_CONFIG1_RMSK)
#define HWIO_TCSR_CX_DD_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_CX_DD_CONFIG1_ADDR, m)
#define HWIO_TCSR_CX_DD_CONFIG1_OUT(v)      \
        out_dword(HWIO_TCSR_CX_DD_CONFIG1_ADDR,v)
#define HWIO_TCSR_CX_DD_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CX_DD_CONFIG1_ADDR,m,v,HWIO_TCSR_CX_DD_CONFIG1_IN)
#define HWIO_TCSR_CX_DD_CONFIG1_CX_DD_CONFIG1_BMSK                                                                                                                  0x1f
#define HWIO_TCSR_CX_DD_CONFIG1_CX_DD_CONFIG1_SHFT                                                                                                                   0x0

#define HWIO_TCSR_CX_DD_STATUS_ADDR                                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x0000b250)
#define HWIO_TCSR_CX_DD_STATUS_OFFS                                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b250)
#define HWIO_TCSR_CX_DD_STATUS_RMSK                                                                                                                                 0xff
#define HWIO_TCSR_CX_DD_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_CX_DD_STATUS_ADDR, HWIO_TCSR_CX_DD_STATUS_RMSK)
#define HWIO_TCSR_CX_DD_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_CX_DD_STATUS_ADDR, m)
#define HWIO_TCSR_CX_DD_STATUS_CX_DD_STATUS_BMSK                                                                                                                    0xff
#define HWIO_TCSR_CX_DD_STATUS_CX_DD_STATUS_SHFT                                                                                                                     0x0

#define HWIO_TCSR_CX_DD_FIFO_RD_ADDR_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0000b254)
#define HWIO_TCSR_CX_DD_FIFO_RD_ADDR_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b254)
#define HWIO_TCSR_CX_DD_FIFO_RD_ADDR_RMSK                                                                                                                           0x3f
#define HWIO_TCSR_CX_DD_FIFO_RD_ADDR_IN          \
        in_dword_masked(HWIO_TCSR_CX_DD_FIFO_RD_ADDR_ADDR, HWIO_TCSR_CX_DD_FIFO_RD_ADDR_RMSK)
#define HWIO_TCSR_CX_DD_FIFO_RD_ADDR_INM(m)      \
        in_dword_masked(HWIO_TCSR_CX_DD_FIFO_RD_ADDR_ADDR, m)
#define HWIO_TCSR_CX_DD_FIFO_RD_ADDR_OUT(v)      \
        out_dword(HWIO_TCSR_CX_DD_FIFO_RD_ADDR_ADDR,v)
#define HWIO_TCSR_CX_DD_FIFO_RD_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_CX_DD_FIFO_RD_ADDR_ADDR,m,v,HWIO_TCSR_CX_DD_FIFO_RD_ADDR_IN)
#define HWIO_TCSR_CX_DD_FIFO_RD_ADDR_CX_DD_FIFO_RD_ADDR_BMSK                                                                                                        0x3f
#define HWIO_TCSR_CX_DD_FIFO_RD_ADDR_CX_DD_FIFO_RD_ADDR_SHFT                                                                                                         0x0

#define HWIO_TCSR_CX_DD_FIFO_RD_DATA_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0000b258)
#define HWIO_TCSR_CX_DD_FIFO_RD_DATA_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b258)
#define HWIO_TCSR_CX_DD_FIFO_RD_DATA_RMSK                                                                                                                           0xff
#define HWIO_TCSR_CX_DD_FIFO_RD_DATA_IN          \
        in_dword_masked(HWIO_TCSR_CX_DD_FIFO_RD_DATA_ADDR, HWIO_TCSR_CX_DD_FIFO_RD_DATA_RMSK)
#define HWIO_TCSR_CX_DD_FIFO_RD_DATA_INM(m)      \
        in_dword_masked(HWIO_TCSR_CX_DD_FIFO_RD_DATA_ADDR, m)
#define HWIO_TCSR_CX_DD_FIFO_RD_DATA_CX_DD_FIFO_RD_DATA_BMSK                                                                                                        0xff
#define HWIO_TCSR_CX_DD_FIFO_RD_DATA_CX_DD_FIFO_RD_DATA_SHFT                                                                                                         0x0

#define HWIO_TCSR_VDDA_DD_CONFIG0_ADDR                                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0000b25c)
#define HWIO_TCSR_VDDA_DD_CONFIG0_OFFS                                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b25c)
#define HWIO_TCSR_VDDA_DD_CONFIG0_RMSK                                                                                                                        0xffffffff
#define HWIO_TCSR_VDDA_DD_CONFIG0_IN          \
        in_dword_masked(HWIO_TCSR_VDDA_DD_CONFIG0_ADDR, HWIO_TCSR_VDDA_DD_CONFIG0_RMSK)
#define HWIO_TCSR_VDDA_DD_CONFIG0_INM(m)      \
        in_dword_masked(HWIO_TCSR_VDDA_DD_CONFIG0_ADDR, m)
#define HWIO_TCSR_VDDA_DD_CONFIG0_OUT(v)      \
        out_dword(HWIO_TCSR_VDDA_DD_CONFIG0_ADDR,v)
#define HWIO_TCSR_VDDA_DD_CONFIG0_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_VDDA_DD_CONFIG0_ADDR,m,v,HWIO_TCSR_VDDA_DD_CONFIG0_IN)
#define HWIO_TCSR_VDDA_DD_CONFIG0_VDDA_DD_CONFIG0_BMSK                                                                                                        0xffffffff
#define HWIO_TCSR_VDDA_DD_CONFIG0_VDDA_DD_CONFIG0_SHFT                                                                                                               0x0

#define HWIO_TCSR_VDDA_DD_CONFIG1_ADDR                                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0000b260)
#define HWIO_TCSR_VDDA_DD_CONFIG1_OFFS                                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b260)
#define HWIO_TCSR_VDDA_DD_CONFIG1_RMSK                                                                                                                              0x1f
#define HWIO_TCSR_VDDA_DD_CONFIG1_IN          \
        in_dword_masked(HWIO_TCSR_VDDA_DD_CONFIG1_ADDR, HWIO_TCSR_VDDA_DD_CONFIG1_RMSK)
#define HWIO_TCSR_VDDA_DD_CONFIG1_INM(m)      \
        in_dword_masked(HWIO_TCSR_VDDA_DD_CONFIG1_ADDR, m)
#define HWIO_TCSR_VDDA_DD_CONFIG1_OUT(v)      \
        out_dword(HWIO_TCSR_VDDA_DD_CONFIG1_ADDR,v)
#define HWIO_TCSR_VDDA_DD_CONFIG1_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_VDDA_DD_CONFIG1_ADDR,m,v,HWIO_TCSR_VDDA_DD_CONFIG1_IN)
#define HWIO_TCSR_VDDA_DD_CONFIG1_VDDA_DD_CONFIG1_BMSK                                                                                                              0x1f
#define HWIO_TCSR_VDDA_DD_CONFIG1_VDDA_DD_CONFIG1_SHFT                                                                                                               0x0

#define HWIO_TCSR_VDDA_DD_STATUS_ADDR                                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000b264)
#define HWIO_TCSR_VDDA_DD_STATUS_OFFS                                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b264)
#define HWIO_TCSR_VDDA_DD_STATUS_RMSK                                                                                                                               0xff
#define HWIO_TCSR_VDDA_DD_STATUS_IN          \
        in_dword_masked(HWIO_TCSR_VDDA_DD_STATUS_ADDR, HWIO_TCSR_VDDA_DD_STATUS_RMSK)
#define HWIO_TCSR_VDDA_DD_STATUS_INM(m)      \
        in_dword_masked(HWIO_TCSR_VDDA_DD_STATUS_ADDR, m)
#define HWIO_TCSR_VDDA_DD_STATUS_VDDA_DD_STATUS_BMSK                                                                                                                0xff
#define HWIO_TCSR_VDDA_DD_STATUS_VDDA_DD_STATUS_SHFT                                                                                                                 0x0

#define HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_ADDR                                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0000b268)
#define HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_OFFS                                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b268)
#define HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_RMSK                                                                                                                         0x3f
#define HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_IN          \
        in_dword_masked(HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_ADDR, HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_RMSK)
#define HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_INM(m)      \
        in_dword_masked(HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_ADDR, m)
#define HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_OUT(v)      \
        out_dword(HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_ADDR,v)
#define HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_ADDR,m,v,HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_IN)
#define HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_VDDA_DD_FIFO_RD_ADDR_BMSK                                                                                                    0x3f
#define HWIO_TCSR_VDDA_DD_FIFO_RD_ADDR_VDDA_DD_FIFO_RD_ADDR_SHFT                                                                                                     0x0

#define HWIO_TCSR_VDDA_DD_FIFO_RD_DATA_ADDR                                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0000b26c)
#define HWIO_TCSR_VDDA_DD_FIFO_RD_DATA_OFFS                                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b26c)
#define HWIO_TCSR_VDDA_DD_FIFO_RD_DATA_RMSK                                                                                                                         0xff
#define HWIO_TCSR_VDDA_DD_FIFO_RD_DATA_IN          \
        in_dword_masked(HWIO_TCSR_VDDA_DD_FIFO_RD_DATA_ADDR, HWIO_TCSR_VDDA_DD_FIFO_RD_DATA_RMSK)
#define HWIO_TCSR_VDDA_DD_FIFO_RD_DATA_INM(m)      \
        in_dword_masked(HWIO_TCSR_VDDA_DD_FIFO_RD_DATA_ADDR, m)
#define HWIO_TCSR_VDDA_DD_FIFO_RD_DATA_VDDA_DD_FIFO_RD_DATA_BMSK                                                                                                    0xff
#define HWIO_TCSR_VDDA_DD_FIFO_RD_DATA_VDDA_DD_FIFO_RD_DATA_SHFT                                                                                                     0x0

#define HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_ADDR                                                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000b204)
#define HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_OFFS                                                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b204)
#define HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_RMSK                                                                                                             0xffffffff
#define HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_IN          \
        in_dword_masked(HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_ADDR, HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_RMSK)
#define HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_INM(m)      \
        in_dword_masked(HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_ADDR, m)
#define HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_OUT(v)      \
        out_dword(HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_ADDR,v)
#define HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_ADDR,m,v,HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_IN)
#define HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_COPSS_USB_CONTROL_WITH_JDR_BMSK                                                                                  0xffffffff
#define HWIO_TCSR_COPSS_USB_CONTROL_WITH_JDR_COPSS_USB_CONTROL_WITH_JDR_SHFT                                                                                         0x0

#define HWIO_TCSR_COPSS_USB_CONTROL_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x0000b208)
#define HWIO_TCSR_COPSS_USB_CONTROL_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b208)
#define HWIO_TCSR_COPSS_USB_CONTROL_RMSK                                                                                                                             0x1
#define HWIO_TCSR_COPSS_USB_CONTROL_IN          \
        in_dword_masked(HWIO_TCSR_COPSS_USB_CONTROL_ADDR, HWIO_TCSR_COPSS_USB_CONTROL_RMSK)
#define HWIO_TCSR_COPSS_USB_CONTROL_INM(m)      \
        in_dword_masked(HWIO_TCSR_COPSS_USB_CONTROL_ADDR, m)
#define HWIO_TCSR_COPSS_USB_CONTROL_OUT(v)      \
        out_dword(HWIO_TCSR_COPSS_USB_CONTROL_ADDR,v)
#define HWIO_TCSR_COPSS_USB_CONTROL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_COPSS_USB_CONTROL_ADDR,m,v,HWIO_TCSR_COPSS_USB_CONTROL_IN)
#define HWIO_TCSR_COPSS_USB_CONTROL_COPSS_USB_CONTROL_BMSK                                                                                                           0x1
#define HWIO_TCSR_COPSS_USB_CONTROL_COPSS_USB_CONTROL_SHFT                                                                                                           0x0

#define HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000b20c)
#define HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b20c)
#define HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_RMSK                                                                                                                     0x1
#define HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_IN          \
        in_dword_masked(HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_ADDR, HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_RMSK)
#define HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_INM(m)      \
        in_dword_masked(HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_ADDR, m)
#define HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_OUT(v)      \
        out_dword(HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_ADDR,v)
#define HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_ADDR,m,v,HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_IN)
#define HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_UFS_SATA_CTRL_SEL_BMSK                                                                                                   0x1
#define HWIO_TCSR_UFS_SATA_CONTROL_WITH_JDR_UFS_SATA_CTRL_SEL_SHFT                                                                                                   0x0

#define HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_ADDR(n)                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0000b160 + 0x4 * (n))
#define HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_OFFS(n)                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b160 + 0x4 * (n))
#define HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_RMSK                                                                                                             0x8000007f
#define HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_MAXn                                                                                                                     31
#define HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_ADDR(n), HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_RMSK)
#define HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_ADDR(n), mask)
#define HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_ADDR(n),val)
#define HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_ADDR(n),mask,val,HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_INI(n))
#define HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_PHSS_QDSS_HW_EVENTS_EN_BMSK                                                                                      0x80000000
#define HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_PHSS_QDSS_HW_EVENTS_EN_SHFT                                                                                            0x1f
#define HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_PHSS_QDSS_HW_EVENTS_SEL_BMSK                                                                                           0x7f
#define HWIO_TCSR_PHSS_QDSS_HW_EVENTS_CTRL_n_PHSS_QDSS_HW_EVENTS_SEL_SHFT                                                                                            0x0

#define HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_ADDR(n)                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x0000b360 + 0x4 * (n))
#define HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_OFFS(n)                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b360 + 0x4 * (n))
#define HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_RMSK                                                                                                         0x80000003
#define HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_MAXn                                                                                                                 31
#define HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_INI(n)        \
        in_dword_masked(HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_ADDR(n), HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_RMSK)
#define HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_INMI(n,mask)    \
        in_dword_masked(HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_ADDR(n), mask)
#define HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_OUTI(n,val)    \
        out_dword(HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_ADDR(n),val)
#define HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_OUTMI(n,mask,val) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_ADDR(n),mask,val,HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_INI(n))
#define HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_TCSR_GEN_QDSS_HW_EVENTS_EN_BMSK                                                                              0x80000000
#define HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_TCSR_GEN_QDSS_HW_EVENTS_EN_SHFT                                                                                    0x1f
#define HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_TCSR_GEN_QDSS_HW_EVENTS_SEL_BMSK                                                                                    0x3
#define HWIO_TCSR_TCSR_GEN_QDSS_HW_EVENTS_CTRL_n_TCSR_GEN_QDSS_HW_EVENTS_SEL_SHFT                                                                                    0x0

#define HWIO_TCSR_LDO_SLEEP_CTRL_ADDR                                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000c000)
#define HWIO_TCSR_LDO_SLEEP_CTRL_OFFS                                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c000)
#define HWIO_TCSR_LDO_SLEEP_CTRL_RMSK                                                                                                                                0x1
#define HWIO_TCSR_LDO_SLEEP_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_SLEEP_CTRL_ADDR, HWIO_TCSR_LDO_SLEEP_CTRL_RMSK)
#define HWIO_TCSR_LDO_SLEEP_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_SLEEP_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_SLEEP_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_SLEEP_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_SLEEP_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_SLEEP_CTRL_ADDR,m,v,HWIO_TCSR_LDO_SLEEP_CTRL_IN)
#define HWIO_TCSR_LDO_SLEEP_CTRL_LDO_SLEEP_BMSK                                                                                                                      0x1
#define HWIO_TCSR_LDO_SLEEP_CTRL_LDO_SLEEP_SHFT                                                                                                                      0x0

#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x0000c004)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c004)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_RMSK                                                                                                                         0x1
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_UPDATE_STATE_CTRL_ADDR, HWIO_TCSR_LDO_UPDATE_STATE_CTRL_RMSK)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_UPDATE_STATE_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_UPDATE_STATE_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_UPDATE_STATE_CTRL_ADDR,m,v,HWIO_TCSR_LDO_UPDATE_STATE_CTRL_IN)
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_LDO_UPDATE_STATE_BMSK                                                                                                        0x1
#define HWIO_TCSR_LDO_UPDATE_STATE_CTRL_LDO_UPDATE_STATE_SHFT                                                                                                        0x0

#define HWIO_TCSR_LDO_OBIAS_CTRL_ADDR                                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000c008)
#define HWIO_TCSR_LDO_OBIAS_CTRL_OFFS                                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c008)
#define HWIO_TCSR_LDO_OBIAS_CTRL_RMSK                                                                                                                                0x1
#define HWIO_TCSR_LDO_OBIAS_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_OBIAS_CTRL_ADDR, HWIO_TCSR_LDO_OBIAS_CTRL_RMSK)
#define HWIO_TCSR_LDO_OBIAS_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_OBIAS_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_OBIAS_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_OBIAS_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_OBIAS_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_OBIAS_CTRL_ADDR,m,v,HWIO_TCSR_LDO_OBIAS_CTRL_IN)
#define HWIO_TCSR_LDO_OBIAS_CTRL_LDO_OBIAS_ON_BMSK                                                                                                                   0x1
#define HWIO_TCSR_LDO_OBIAS_CTRL_LDO_OBIAS_ON_SHFT                                                                                                                   0x0

#define HWIO_TCSR_LDO_VREF_CONFIG_ADDR                                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0000c00c)
#define HWIO_TCSR_LDO_VREF_CONFIG_OFFS                                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c00c)
#define HWIO_TCSR_LDO_VREF_CONFIG_RMSK                                                                                                                               0xf
#define HWIO_TCSR_LDO_VREF_CONFIG_IN          \
        in_dword_masked(HWIO_TCSR_LDO_VREF_CONFIG_ADDR, HWIO_TCSR_LDO_VREF_CONFIG_RMSK)
#define HWIO_TCSR_LDO_VREF_CONFIG_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_VREF_CONFIG_ADDR, m)
#define HWIO_TCSR_LDO_VREF_CONFIG_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_VREF_CONFIG_ADDR,v)
#define HWIO_TCSR_LDO_VREF_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_VREF_CONFIG_ADDR,m,v,HWIO_TCSR_LDO_VREF_CONFIG_IN)
#define HWIO_TCSR_LDO_VREF_CONFIG_LDO_VREF_CONFIG_BMSK                                                                                                               0xf
#define HWIO_TCSR_LDO_VREF_CONFIG_LDO_VREF_CONFIG_SHFT                                                                                                               0x0

#define HWIO_TCSR_LDO_IB_CONFIG_ADDR                                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0000c010)
#define HWIO_TCSR_LDO_IB_CONFIG_OFFS                                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c010)
#define HWIO_TCSR_LDO_IB_CONFIG_RMSK                                                                                                                                 0x7
#define HWIO_TCSR_LDO_IB_CONFIG_IN          \
        in_dword_masked(HWIO_TCSR_LDO_IB_CONFIG_ADDR, HWIO_TCSR_LDO_IB_CONFIG_RMSK)
#define HWIO_TCSR_LDO_IB_CONFIG_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_IB_CONFIG_ADDR, m)
#define HWIO_TCSR_LDO_IB_CONFIG_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_IB_CONFIG_ADDR,v)
#define HWIO_TCSR_LDO_IB_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_IB_CONFIG_ADDR,m,v,HWIO_TCSR_LDO_IB_CONFIG_IN)
#define HWIO_TCSR_LDO_IB_CONFIG_LDO_IB_CONFIG_BMSK                                                                                                                   0x7
#define HWIO_TCSR_LDO_IB_CONFIG_LDO_IB_CONFIG_SHFT                                                                                                                   0x0

#define HWIO_TCSR_LDO_BGC_CONFIG_ADDR                                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000c014)
#define HWIO_TCSR_LDO_BGC_CONFIG_OFFS                                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c014)
#define HWIO_TCSR_LDO_BGC_CONFIG_RMSK                                                                                                                                0x7
#define HWIO_TCSR_LDO_BGC_CONFIG_IN          \
        in_dword_masked(HWIO_TCSR_LDO_BGC_CONFIG_ADDR, HWIO_TCSR_LDO_BGC_CONFIG_RMSK)
#define HWIO_TCSR_LDO_BGC_CONFIG_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_BGC_CONFIG_ADDR, m)
#define HWIO_TCSR_LDO_BGC_CONFIG_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_BGC_CONFIG_ADDR,v)
#define HWIO_TCSR_LDO_BGC_CONFIG_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_BGC_CONFIG_ADDR,m,v,HWIO_TCSR_LDO_BGC_CONFIG_IN)
#define HWIO_TCSR_LDO_BGC_CONFIG_LDO_BGC_BMSK                                                                                                                        0x7
#define HWIO_TCSR_LDO_BGC_CONFIG_LDO_BGC_SHFT                                                                                                                        0x0

#define HWIO_TCSR_LDO_VREF_CTRL_ADDR                                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0000c018)
#define HWIO_TCSR_LDO_VREF_CTRL_OFFS                                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c018)
#define HWIO_TCSR_LDO_VREF_CTRL_RMSK                                                                                                                             0x10001
#define HWIO_TCSR_LDO_VREF_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_VREF_CTRL_ADDR, HWIO_TCSR_LDO_VREF_CTRL_RMSK)
#define HWIO_TCSR_LDO_VREF_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_VREF_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_VREF_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_VREF_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_VREF_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_VREF_CTRL_ADDR,m,v,HWIO_TCSR_LDO_VREF_CTRL_IN)
#define HWIO_TCSR_LDO_VREF_CTRL_LDO_VREF_SEL_OVR_BMSK                                                                                                            0x10000
#define HWIO_TCSR_LDO_VREF_CTRL_LDO_VREF_SEL_OVR_SHFT                                                                                                               0x10
#define HWIO_TCSR_LDO_VREF_CTRL_LDO_VREF_SEL_SW_BMSK                                                                                                                 0x1
#define HWIO_TCSR_LDO_VREF_CTRL_LDO_VREF_SEL_SW_SHFT                                                                                                                 0x0

#define HWIO_TCSR_LDO_LD_EN_ADDR                                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000c01c)
#define HWIO_TCSR_LDO_LD_EN_OFFS                                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c01c)
#define HWIO_TCSR_LDO_LD_EN_RMSK                                                                                                                              0x80000000
#define HWIO_TCSR_LDO_LD_EN_IN          \
        in_dword_masked(HWIO_TCSR_LDO_LD_EN_ADDR, HWIO_TCSR_LDO_LD_EN_RMSK)
#define HWIO_TCSR_LDO_LD_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_LD_EN_ADDR, m)
#define HWIO_TCSR_LDO_LD_EN_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_LD_EN_ADDR,v)
#define HWIO_TCSR_LDO_LD_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_LD_EN_ADDR,m,v,HWIO_TCSR_LDO_LD_EN_IN)
#define HWIO_TCSR_LDO_LD_EN_LDO_LD_EN_BMSK                                                                                                                    0x80000000
#define HWIO_TCSR_LDO_LD_EN_LDO_LD_EN_SHFT                                                                                                                          0x1f

#define HWIO_TCSR_LDO_LD_CTRL_ADDR                                                                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x0000c020)
#define HWIO_TCSR_LDO_LD_CTRL_OFFS                                                                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c020)
#define HWIO_TCSR_LDO_LD_CTRL_RMSK                                                                                                                              0xff00ff
#define HWIO_TCSR_LDO_LD_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_LD_CTRL_ADDR, HWIO_TCSR_LDO_LD_CTRL_RMSK)
#define HWIO_TCSR_LDO_LD_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_LD_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_LD_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_LD_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_LD_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_LD_CTRL_ADDR,m,v,HWIO_TCSR_LDO_LD_CTRL_IN)
#define HWIO_TCSR_LDO_LD_CTRL_LDO_LD_MSB_BMSK                                                                                                                   0xff0000
#define HWIO_TCSR_LDO_LD_CTRL_LDO_LD_MSB_SHFT                                                                                                                       0x10
#define HWIO_TCSR_LDO_LD_CTRL_LDO_LD_LSB_BMSK                                                                                                                       0xff
#define HWIO_TCSR_LDO_LD_CTRL_LDO_LD_LSB_SHFT                                                                                                                        0x0

#define HWIO_TCSR_LDO_OSC_RESETB_ADDR                                                                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000c024)
#define HWIO_TCSR_LDO_OSC_RESETB_OFFS                                                                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c024)
#define HWIO_TCSR_LDO_OSC_RESETB_RMSK                                                                                                                         0x80000000
#define HWIO_TCSR_LDO_OSC_RESETB_IN          \
        in_dword_masked(HWIO_TCSR_LDO_OSC_RESETB_ADDR, HWIO_TCSR_LDO_OSC_RESETB_RMSK)
#define HWIO_TCSR_LDO_OSC_RESETB_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_OSC_RESETB_ADDR, m)
#define HWIO_TCSR_LDO_OSC_RESETB_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_OSC_RESETB_ADDR,v)
#define HWIO_TCSR_LDO_OSC_RESETB_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_OSC_RESETB_ADDR,m,v,HWIO_TCSR_LDO_OSC_RESETB_IN)
#define HWIO_TCSR_LDO_OSC_RESETB_LDO_OSC_RESETB_BMSK                                                                                                          0x80000000
#define HWIO_TCSR_LDO_OSC_RESETB_LDO_OSC_RESETB_SHFT                                                                                                                0x1f

#define HWIO_TCSR_LDO_OSC_CTRL_ADDR                                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x0000c028)
#define HWIO_TCSR_LDO_OSC_CTRL_OFFS                                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c028)
#define HWIO_TCSR_LDO_OSC_CTRL_RMSK                                                                                                                                  0x3
#define HWIO_TCSR_LDO_OSC_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_OSC_CTRL_ADDR, HWIO_TCSR_LDO_OSC_CTRL_RMSK)
#define HWIO_TCSR_LDO_OSC_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_OSC_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_OSC_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_OSC_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_OSC_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_OSC_CTRL_ADDR,m,v,HWIO_TCSR_LDO_OSC_CTRL_IN)
#define HWIO_TCSR_LDO_OSC_CTRL_LDO_OSC_CTRL_BMSK                                                                                                                     0x3
#define HWIO_TCSR_LDO_OSC_CTRL_LDO_OSC_CTRL_SHFT                                                                                                                     0x0

#define HWIO_TCSR_LDO_DFT_EN_CTRL_ADDR                                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0000c02c)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_OFFS                                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c02c)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_RMSK                                                                                                                        0x80000000
#define HWIO_TCSR_LDO_DFT_EN_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_DFT_EN_CTRL_ADDR, HWIO_TCSR_LDO_DFT_EN_CTRL_RMSK)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_DFT_EN_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_DFT_EN_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_DFT_EN_CTRL_ADDR,m,v,HWIO_TCSR_LDO_DFT_EN_CTRL_IN)
#define HWIO_TCSR_LDO_DFT_EN_CTRL_LDO_DFT_EN_BMSK                                                                                                             0x80000000
#define HWIO_TCSR_LDO_DFT_EN_CTRL_LDO_DFT_EN_SHFT                                                                                                                   0x1f

#define HWIO_TCSR_LDO_DFT_CTRL_ADDR                                                                                                                           (TCSR_TCSR_REGS_REG_BASE      + 0x0000c030)
#define HWIO_TCSR_LDO_DFT_CTRL_OFFS                                                                                                                           (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000c030)
#define HWIO_TCSR_LDO_DFT_CTRL_RMSK                                                                                                                                  0x7
#define HWIO_TCSR_LDO_DFT_CTRL_IN          \
        in_dword_masked(HWIO_TCSR_LDO_DFT_CTRL_ADDR, HWIO_TCSR_LDO_DFT_CTRL_RMSK)
#define HWIO_TCSR_LDO_DFT_CTRL_INM(m)      \
        in_dword_masked(HWIO_TCSR_LDO_DFT_CTRL_ADDR, m)
#define HWIO_TCSR_LDO_DFT_CTRL_OUT(v)      \
        out_dword(HWIO_TCSR_LDO_DFT_CTRL_ADDR,v)
#define HWIO_TCSR_LDO_DFT_CTRL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LDO_DFT_CTRL_ADDR,m,v,HWIO_TCSR_LDO_DFT_CTRL_IN)
#define HWIO_TCSR_LDO_DFT_CTRL_LDO_DFT_CONFIG_BMSK                                                                                                                   0x7
#define HWIO_TCSR_LDO_DFT_CTRL_LDO_DFT_CONFIG_SHFT                                                                                                                   0x0

#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x0000d000)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d000)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_RMSK                                                                                                                  0xffffffff
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDMSS_ACC_0_ADDR, HWIO_TCSR_COMPILER_VDDMSS_ACC_0_RMSK)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDMSS_ACC_0_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_VDDMSS_ACC_0_BMSK                                                                                            0xffffffff
#define HWIO_TCSR_COMPILER_VDDMSS_ACC_0_COMPILER_VDDMSS_ACC_0_SHFT                                                                                                   0x0

#define HWIO_TCSR_CUSTOM_ACC_QCRF4221_82RBYNGDB00_128X32_1_CUSTOM4P_VDDMSS_ADDR                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x0000d010)
#define HWIO_TCSR_CUSTOM_ACC_QCRF4221_82RBYNGDB00_128X32_1_CUSTOM4P_VDDMSS_OFFS                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d010)
#define HWIO_TCSR_CUSTOM_ACC_QCRF4221_82RBYNGDB00_128X32_1_CUSTOM4P_VDDMSS_RMSK                                                                                     0xff
#define HWIO_TCSR_CUSTOM_ACC_QCRF4221_82RBYNGDB00_128X32_1_CUSTOM4P_VDDMSS_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCRF4221_82RBYNGDB00_128X32_1_CUSTOM4P_VDDMSS_ADDR, HWIO_TCSR_CUSTOM_ACC_QCRF4221_82RBYNGDB00_128X32_1_CUSTOM4P_VDDMSS_RMSK)
#define HWIO_TCSR_CUSTOM_ACC_QCRF4221_82RBYNGDB00_128X32_1_CUSTOM4P_VDDMSS_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCRF4221_82RBYNGDB00_128X32_1_CUSTOM4P_VDDMSS_ADDR, m)
#define HWIO_TCSR_CUSTOM_ACC_QCRF4221_82RBYNGDB00_128X32_1_CUSTOM4P_VDDMSS_CUSTOM_ACC_QCRF4221_82RBYNGDB00_128X32_1_CUSTOM4P_VDDMSS_BMSK                            0xff
#define HWIO_TCSR_CUSTOM_ACC_QCRF4221_82RBYNGDB00_128X32_1_CUSTOM4P_VDDMSS_CUSTOM_ACC_QCRF4221_82RBYNGDB00_128X32_1_CUSTOM4P_VDDMSS_SHFT                             0x0

#define HWIO_TCSR_CUSTOM_ACC_QCRF8441_82RBYNGDB00_64X32_1_CUSTOM8P_VDDMSS_ADDR                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000d014)
#define HWIO_TCSR_CUSTOM_ACC_QCRF8441_82RBYNGDB00_64X32_1_CUSTOM8P_VDDMSS_OFFS                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d014)
#define HWIO_TCSR_CUSTOM_ACC_QCRF8441_82RBYNGDB00_64X32_1_CUSTOM8P_VDDMSS_RMSK                                                                                      0xff
#define HWIO_TCSR_CUSTOM_ACC_QCRF8441_82RBYNGDB00_64X32_1_CUSTOM8P_VDDMSS_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCRF8441_82RBYNGDB00_64X32_1_CUSTOM8P_VDDMSS_ADDR, HWIO_TCSR_CUSTOM_ACC_QCRF8441_82RBYNGDB00_64X32_1_CUSTOM8P_VDDMSS_RMSK)
#define HWIO_TCSR_CUSTOM_ACC_QCRF8441_82RBYNGDB00_64X32_1_CUSTOM8P_VDDMSS_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCRF8441_82RBYNGDB00_64X32_1_CUSTOM8P_VDDMSS_ADDR, m)
#define HWIO_TCSR_CUSTOM_ACC_QCRF8441_82RBYNGDB00_64X32_1_CUSTOM8P_VDDMSS_CUSTOM_ACC_QCRF8441_82RBYNGDB00_64X32_1_CUSTOM8P_VDDMSS_BMSK                              0xff
#define HWIO_TCSR_CUSTOM_ACC_QCRF8441_82RBYNGDB00_64X32_1_CUSTOM8P_VDDMSS_CUSTOM_ACC_QCRF8441_82RBYNGDB00_64X32_1_CUSTOM8P_VDDMSS_SHFT                               0x0

#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_12RWDNGD00_512X128_4_LLSP0810_VDDMSS_ADDR                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000d01c)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_12RWDNGD00_512X128_4_LLSP0810_VDDMSS_OFFS                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d01c)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_12RWDNGD00_512X128_4_LLSP0810_VDDMSS_RMSK                                                                                   0xff
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_12RWDNGD00_512X128_4_LLSP0810_VDDMSS_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_12RWDNGD00_512X128_4_LLSP0810_VDDMSS_ADDR, HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_12RWDNGD00_512X128_4_LLSP0810_VDDMSS_RMSK)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_12RWDNGD00_512X128_4_LLSP0810_VDDMSS_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_12RWDNGD00_512X128_4_LLSP0810_VDDMSS_ADDR, m)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_12RWDNGD00_512X128_4_LLSP0810_VDDMSS_CUSTOM_ACC_QCSRAM1111_12RWDNGD00_512X128_4_LLSP0810_VDDMSS_BMSK                        0xff
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_12RWDNGD00_512X128_4_LLSP0810_VDDMSS_CUSTOM_ACC_QCSRAM1111_12RWDNGD00_512X128_4_LLSP0810_VDDMSS_SHFT                         0x0

#define HWIO_TCSR_CUSTOM_QCSRAM1111_22RWDNGD02_7168X32_16_LLSP0810_VDDMSS_ADDR                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x0000d020)
#define HWIO_TCSR_CUSTOM_QCSRAM1111_22RWDNGD02_7168X32_16_LLSP0810_VDDMSS_OFFS                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d020)
#define HWIO_TCSR_CUSTOM_QCSRAM1111_22RWDNGD02_7168X32_16_LLSP0810_VDDMSS_RMSK                                                                                      0xff
#define HWIO_TCSR_CUSTOM_QCSRAM1111_22RWDNGD02_7168X32_16_LLSP0810_VDDMSS_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_QCSRAM1111_22RWDNGD02_7168X32_16_LLSP0810_VDDMSS_ADDR, HWIO_TCSR_CUSTOM_QCSRAM1111_22RWDNGD02_7168X32_16_LLSP0810_VDDMSS_RMSK)
#define HWIO_TCSR_CUSTOM_QCSRAM1111_22RWDNGD02_7168X32_16_LLSP0810_VDDMSS_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_QCSRAM1111_22RWDNGD02_7168X32_16_LLSP0810_VDDMSS_ADDR, m)
#define HWIO_TCSR_CUSTOM_QCSRAM1111_22RWDNGD02_7168X32_16_LLSP0810_VDDMSS_CUSTOM_QCSRAM1111_22RWDNGD02_7168X32_16_LLSP0810_VDDMSS_BMSK                              0xff
#define HWIO_TCSR_CUSTOM_QCSRAM1111_22RWDNGD02_7168X32_16_LLSP0810_VDDMSS_CUSTOM_QCSRAM1111_22RWDNGD02_7168X32_16_LLSP0810_VDDMSS_SHFT                               0x0

#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_22RWDNGD12_6144X32_8_LLSP0810BOLT_VDDMSS_ADDR                                                                         (TCSR_TCSR_REGS_REG_BASE      + 0x0000d024)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_22RWDNGD12_6144X32_8_LLSP0810BOLT_VDDMSS_OFFS                                                                         (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d024)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_22RWDNGD12_6144X32_8_LLSP0810BOLT_VDDMSS_RMSK                                                                               0xff
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_22RWDNGD12_6144X32_8_LLSP0810BOLT_VDDMSS_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_22RWDNGD12_6144X32_8_LLSP0810BOLT_VDDMSS_ADDR, HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_22RWDNGD12_6144X32_8_LLSP0810BOLT_VDDMSS_RMSK)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_22RWDNGD12_6144X32_8_LLSP0810BOLT_VDDMSS_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_22RWDNGD12_6144X32_8_LLSP0810BOLT_VDDMSS_ADDR, m)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_22RWDNGD12_6144X32_8_LLSP0810BOLT_VDDMSS_CUSTOM_ACC_QCSRAM1111_22RWDNGD12_6144X32_8_LLSP0810BOLT_VDDMSS_BMSK                0xff
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_22RWDNGD12_6144X32_8_LLSP0810BOLT_VDDMSS_CUSTOM_ACC_QCSRAM1111_22RWDNGD12_6144X32_8_LLSP0810BOLT_VDDMSS_SHFT                 0x0

#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR                                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0000d080)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_OFFS                                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d080)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_RMSK                                                                                                                   0xffffffff
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR, HWIO_TCSR_COMPILER_VDDCX_ACC_0_RMSK)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDCX_ACC_0_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_VDDCX_ACC_0_BMSK                                                                                              0xffffffff
#define HWIO_TCSR_COMPILER_VDDCX_ACC_0_COMPILER_VDDCX_ACC_0_SHFT                                                                                                     0x0

#define HWIO_TCSR_COMPILER_VDDCX_WCSS_ACC_0_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000d090)
#define HWIO_TCSR_COMPILER_VDDCX_WCSS_ACC_0_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d090)
#define HWIO_TCSR_COMPILER_VDDCX_WCSS_ACC_0_RMSK                                                                                                              0xffffffff
#define HWIO_TCSR_COMPILER_VDDCX_WCSS_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDCX_WCSS_ACC_0_ADDR, HWIO_TCSR_COMPILER_VDDCX_WCSS_ACC_0_RMSK)
#define HWIO_TCSR_COMPILER_VDDCX_WCSS_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDCX_WCSS_ACC_0_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDCX_WCSS_ACC_0_COMPILER_VDDCX_WCSS_ACC_0_BMSK                                                                                    0xffffffff
#define HWIO_TCSR_COMPILER_VDDCX_WCSS_ACC_0_COMPILER_VDDCX_WCSS_ACC_0_SHFT                                                                                           0x0

#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_32RWDNGD02_3072X128_8_LLSP0810_VDDCX_ADDR                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000d0a4)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_32RWDNGD02_3072X128_8_LLSP0810_VDDCX_OFFS                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d0a4)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_32RWDNGD02_3072X128_8_LLSP0810_VDDCX_RMSK                                                                                   0xff
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_32RWDNGD02_3072X128_8_LLSP0810_VDDCX_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_32RWDNGD02_3072X128_8_LLSP0810_VDDCX_ADDR, HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_32RWDNGD02_3072X128_8_LLSP0810_VDDCX_RMSK)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_32RWDNGD02_3072X128_8_LLSP0810_VDDCX_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_32RWDNGD02_3072X128_8_LLSP0810_VDDCX_ADDR, m)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_32RWDNGD02_3072X128_8_LLSP0810_VDDCX_CUSTOM_ACC_QCSRAM1111_32RWDNGD02_3072X128_8_LLSP0810_VDDCX_BMSK                        0xff
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_32RWDNGD02_3072X128_8_LLSP0810_VDDCX_CUSTOM_ACC_QCSRAM1111_32RWDNGD02_3072X128_8_LLSP0810_VDDCX_SHFT                         0x0

#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDCX_ADDR                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000d0a8)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDCX_OFFS                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d0a8)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDCX_RMSK                                                                                   0xff
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDCX_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDCX_ADDR, HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDCX_RMSK)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDCX_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDCX_ADDR, m)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDCX_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDCX_BMSK                        0xff
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDCX_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDCX_SHFT                         0x0

#define HWIO_TCSR_COMPILER_VDDGFX_ACC_0_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x0000d100)
#define HWIO_TCSR_COMPILER_VDDGFX_ACC_0_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d100)
#define HWIO_TCSR_COMPILER_VDDGFX_ACC_0_RMSK                                                                                                                  0xffffffff
#define HWIO_TCSR_COMPILER_VDDGFX_ACC_0_IN          \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDGFX_ACC_0_ADDR, HWIO_TCSR_COMPILER_VDDGFX_ACC_0_RMSK)
#define HWIO_TCSR_COMPILER_VDDGFX_ACC_0_INM(m)      \
        in_dword_masked(HWIO_TCSR_COMPILER_VDDGFX_ACC_0_ADDR, m)
#define HWIO_TCSR_COMPILER_VDDGFX_ACC_0_COMPILER_VDDGFX_ACC_0_BMSK                                                                                            0xffffffff
#define HWIO_TCSR_COMPILER_VDDGFX_ACC_0_COMPILER_VDDGFX_ACC_0_SHFT                                                                                                   0x0

#define HWIO_TCSR_CUSTOM_ACC_QCRF6421_162RBYNGDB00_256X128_1_CUSTOM6P_VDDGFX_ADDR                                                                             (TCSR_TCSR_REGS_REG_BASE      + 0x0000d110)
#define HWIO_TCSR_CUSTOM_ACC_QCRF6421_162RBYNGDB00_256X128_1_CUSTOM6P_VDDGFX_OFFS                                                                             (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d110)
#define HWIO_TCSR_CUSTOM_ACC_QCRF6421_162RBYNGDB00_256X128_1_CUSTOM6P_VDDGFX_RMSK                                                                                   0xff
#define HWIO_TCSR_CUSTOM_ACC_QCRF6421_162RBYNGDB00_256X128_1_CUSTOM6P_VDDGFX_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCRF6421_162RBYNGDB00_256X128_1_CUSTOM6P_VDDGFX_ADDR, HWIO_TCSR_CUSTOM_ACC_QCRF6421_162RBYNGDB00_256X128_1_CUSTOM6P_VDDGFX_RMSK)
#define HWIO_TCSR_CUSTOM_ACC_QCRF6421_162RBYNGDB00_256X128_1_CUSTOM6P_VDDGFX_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCRF6421_162RBYNGDB00_256X128_1_CUSTOM6P_VDDGFX_ADDR, m)
#define HWIO_TCSR_CUSTOM_ACC_QCRF6421_162RBYNGDB00_256X128_1_CUSTOM6P_VDDGFX_CUSTOM_ACC_QCRF6421_162RBYNGDB00_256X128_1_CUSTOM6P_VDDGFX_BMSK                        0xff
#define HWIO_TCSR_CUSTOM_ACC_QCRF6421_162RBYNGDB00_256X128_1_CUSTOM6P_VDDGFX_CUSTOM_ACC_QCRF6421_162RBYNGDB00_256X128_1_CUSTOM6P_VDDGFX_SHFT                         0x0

#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDGFX_ADDR                                                                            (TCSR_TCSR_REGS_REG_BASE      + 0x0000d11c)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDGFX_OFFS                                                                            (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d11c)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDGFX_RMSK                                                                                  0xff
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDGFX_IN          \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDGFX_ADDR, HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDGFX_RMSK)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDGFX_INM(m)      \
        in_dword_masked(HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDGFX_ADDR, m)
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDGFX_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDGFX_BMSK                      0xff
#define HWIO_TCSR_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDGFX_CUSTOM_ACC_QCSRAM1111_42RBYNGD02_2048X256_4_LLSP0810_VDDGFX_SHFT                       0x0

#define HWIO_TCSR_MEM_ARRY_STBY_ADDR                                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0000d180)
#define HWIO_TCSR_MEM_ARRY_STBY_OFFS                                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000d180)
#define HWIO_TCSR_MEM_ARRY_STBY_RMSK                                                                                                                                 0x1
#define HWIO_TCSR_MEM_ARRY_STBY_IN          \
        in_dword_masked(HWIO_TCSR_MEM_ARRY_STBY_ADDR, HWIO_TCSR_MEM_ARRY_STBY_RMSK)
#define HWIO_TCSR_MEM_ARRY_STBY_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_ARRY_STBY_ADDR, m)
#define HWIO_TCSR_MEM_ARRY_STBY_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_ARRY_STBY_ADDR,v)
#define HWIO_TCSR_MEM_ARRY_STBY_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_ARRY_STBY_ADDR,m,v,HWIO_TCSR_MEM_ARRY_STBY_IN)
#define HWIO_TCSR_MEM_ARRY_STBY_MEM_ARRY_STBY_N_BMSK                                                                                                                 0x1
#define HWIO_TCSR_MEM_ARRY_STBY_MEM_ARRY_STBY_N_SHFT                                                                                                                 0x0

#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x0000e000)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000e000)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_RMSK                                                                                                                             0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_IN          \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR, HWIO_TCSR_MEM_ACC_SEL_VDDCX_RMSK)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR, m)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR,v)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_ACC_SEL_VDDCX_ADDR,m,v,HWIO_TCSR_MEM_ACC_SEL_VDDCX_IN)
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_MEM_ACC_SEL_VDDCX_BMSK                                                                                                           0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDCX_MEM_ACC_SEL_VDDCX_SHFT                                                                                                           0x0

#define HWIO_TCSR_MEM_ACC_SEL_VDDGFX_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0000f000)
#define HWIO_TCSR_MEM_ACC_SEL_VDDGFX_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000f000)
#define HWIO_TCSR_MEM_ACC_SEL_VDDGFX_RMSK                                                                                                                            0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDGFX_IN          \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDGFX_ADDR, HWIO_TCSR_MEM_ACC_SEL_VDDGFX_RMSK)
#define HWIO_TCSR_MEM_ACC_SEL_VDDGFX_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_ACC_SEL_VDDGFX_ADDR, m)
#define HWIO_TCSR_MEM_ACC_SEL_VDDGFX_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_ACC_SEL_VDDGFX_ADDR,v)
#define HWIO_TCSR_MEM_ACC_SEL_VDDGFX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_ACC_SEL_VDDGFX_ADDR,m,v,HWIO_TCSR_MEM_ACC_SEL_VDDGFX_IN)
#define HWIO_TCSR_MEM_ACC_SEL_VDDGFX_MEM_ACC_SEL_VDDGFX_BMSK                                                                                                         0x3
#define HWIO_TCSR_MEM_ACC_SEL_VDDGFX_MEM_ACC_SEL_VDDGFX_SHFT                                                                                                         0x0

#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x000001a0)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000001a0)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_RMSK                                                                                                                  0x10001
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_LPASS_SB1_QRIB_XPU2_NSEN_INIT_BMSK                                                                                    0x10000
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_LPASS_SB1_QRIB_XPU2_NSEN_INIT_SHFT                                                                                       0x10
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_LPASS_SB1_QRIB_XPU2_EN_TZ_BMSK                                                                                            0x1
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_INIT_LPASS_SB1_QRIB_XPU2_EN_TZ_SHFT                                                                                            0x0

#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_ADDR                                                                                                                (TCSR_TCSR_REGS_REG_BASE      + 0x00001728)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_OFFS                                                                                                                (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001728)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_RMSK                                                                                                                0xffffffff
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_LPASS_SB1_QRIB_XPU2_ACR_BMSK                                                                                        0xffffffff
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_ACR_LPASS_SB1_QRIB_XPU2_ACR_SHFT                                                                                               0x0

#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0000172c)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000172c)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                           0x10001
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                           0x10000
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                              0x10
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                         0x1
#define HWIO_TCSR_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_LPASS_SB1_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                         0x0

#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                    (TCSR_TCSR_REGS_REG_BASE      + 0x00001730)
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                    (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001730)
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                      0x1f001f
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_SB1_QRIB_VMIDMT_ACR_INIT_BMSK                                                                       0x1f0000
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_SB1_QRIB_VMIDMT_ACR_INIT_SHFT                                                                           0x10
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_SB1_QRIB_VMIDMT_VMID_INIT_BMSK                                                                          0x1f
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_INIT_ACR_INIT_LPASS_SB1_QRIB_VMIDMT_VMID_INIT_SHFT                                                                           0x0

#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_ADDR                                                                                                               (TCSR_TCSR_REGS_REG_BASE      + 0x00001734)
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_OFFS                                                                                                               (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001734)
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_RMSK                                                                                                                      0x1
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_LPASS_SB1_QRIB_VMIDMT_EN_BMSK                                                                                             0x1
#define HWIO_TCSR_LPASS_SB1_QRIB_VMIDMT_EN_LPASS_SB1_QRIB_VMIDMT_EN_SHFT                                                                                             0x0

#define HWIO_TCSR_UFS_QRIB_XPU2_INIT_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x000003bc)
#define HWIO_TCSR_UFS_QRIB_XPU2_INIT_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000003bc)
#define HWIO_TCSR_UFS_QRIB_XPU2_INIT_RMSK                                                                                                                        0x10001
#define HWIO_TCSR_UFS_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_UFS_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_UFS_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_UFS_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_UFS_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_UFS_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_UFS_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_UFS_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_UFS_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_UFS_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_UFS_QRIB_XPU2_INIT_UFS_QRIB_XPU2_NSEN_INIT_BMSK                                                                                                0x10000
#define HWIO_TCSR_UFS_QRIB_XPU2_INIT_UFS_QRIB_XPU2_NSEN_INIT_SHFT                                                                                                   0x10
#define HWIO_TCSR_UFS_QRIB_XPU2_INIT_UFS_QRIB_XPU2_EN_TZ_BMSK                                                                                                        0x1
#define HWIO_TCSR_UFS_QRIB_XPU2_INIT_UFS_QRIB_XPU2_EN_TZ_SHFT                                                                                                        0x0

#define HWIO_TCSR_UFS_QRIB_XPU2_ACR_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00001884)
#define HWIO_TCSR_UFS_QRIB_XPU2_ACR_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001884)
#define HWIO_TCSR_UFS_QRIB_XPU2_ACR_RMSK                                                                                                                      0xffffffff
#define HWIO_TCSR_UFS_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_UFS_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_UFS_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_UFS_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_UFS_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_UFS_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_UFS_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_UFS_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_UFS_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_UFS_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_UFS_QRIB_XPU2_ACR_UFS_QRIB_XPU2_ACR_BMSK                                                                                                    0xffffffff
#define HWIO_TCSR_UFS_QRIB_XPU2_ACR_UFS_QRIB_XPU2_ACR_SHFT                                                                                                           0x0

#define HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x0000188c)
#define HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000188c)
#define HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                                 0x10001
#define HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_UFS_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                                       0x10000
#define HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_UFS_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                                          0x10
#define HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_UFS_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                                     0x1
#define HWIO_TCSR_UFS_QRIB_XPU2_VMIDEN_INIT_UFS_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                                     0x0

#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_ADDR                                                                                                                 (TCSR_TCSR_REGS_REG_BASE      + 0x000003c0)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_OFFS                                                                                                                 (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000003c0)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_RMSK                                                                                                                    0x10001
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_UFS_ICE_QRIB_XPU2_NSEN_INIT_BMSK                                                                                        0x10000
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_UFS_ICE_QRIB_XPU2_NSEN_INIT_SHFT                                                                                           0x10
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_UFS_ICE_QRIB_XPU2_EN_TZ_BMSK                                                                                                0x1
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_INIT_UFS_ICE_QRIB_XPU2_EN_TZ_SHFT                                                                                                0x0

#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_ADDR                                                                                                                  (TCSR_TCSR_REGS_REG_BASE      + 0x00001890)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_OFFS                                                                                                                  (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001890)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_RMSK                                                                                                                  0xffffffff
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_UFS_ICE_QRIB_XPU2_ACR_BMSK                                                                                            0xffffffff
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_ACR_UFS_ICE_QRIB_XPU2_ACR_SHFT                                                                                                   0x0

#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00001894)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001894)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                             0x10001
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                               0x10000
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                                  0x10
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                             0x1
#define HWIO_TCSR_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_UFS_ICE_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                             0x0

#define HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x00001214)
#define HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001214)
#define HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                            0x1f001f
#define HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_UFS_QRIB_VMIDMT_ACR_INIT_BMSK                                                                                   0x1f0000
#define HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_UFS_QRIB_VMIDMT_ACR_INIT_SHFT                                                                                       0x10
#define HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_UFS_QRIB_VMIDMT_VMID_INIT_BMSK                                                                                      0x1f
#define HWIO_TCSR_UFS_QRIB_VMIDMT_INIT_ACR_INIT_UFS_QRIB_VMIDMT_VMID_INIT_SHFT                                                                                       0x0

#define HWIO_TCSR_UFS_QRIB_VMIDMT_EN_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00001218)
#define HWIO_TCSR_UFS_QRIB_VMIDMT_EN_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001218)
#define HWIO_TCSR_UFS_QRIB_VMIDMT_EN_RMSK                                                                                                                            0x1
#define HWIO_TCSR_UFS_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_UFS_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_UFS_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_UFS_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_UFS_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_UFS_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_UFS_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_UFS_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_UFS_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_UFS_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_UFS_QRIB_VMIDMT_EN_UFS_QRIB_VMIDMT_EN_BMSK                                                                                                         0x1
#define HWIO_TCSR_UFS_QRIB_VMIDMT_EN_UFS_QRIB_VMIDMT_EN_SHFT                                                                                                         0x0

#define HWIO_TCSR_IPA_QRIB_XPU2_INIT_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x000003b8)
#define HWIO_TCSR_IPA_QRIB_XPU2_INIT_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x000003b8)
#define HWIO_TCSR_IPA_QRIB_XPU2_INIT_RMSK                                                                                                                        0x10001
#define HWIO_TCSR_IPA_QRIB_XPU2_INIT_IN          \
        in_dword_masked(HWIO_TCSR_IPA_QRIB_XPU2_INIT_ADDR, HWIO_TCSR_IPA_QRIB_XPU2_INIT_RMSK)
#define HWIO_TCSR_IPA_QRIB_XPU2_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_IPA_QRIB_XPU2_INIT_ADDR, m)
#define HWIO_TCSR_IPA_QRIB_XPU2_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_IPA_QRIB_XPU2_INIT_ADDR,v)
#define HWIO_TCSR_IPA_QRIB_XPU2_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_IPA_QRIB_XPU2_INIT_ADDR,m,v,HWIO_TCSR_IPA_QRIB_XPU2_INIT_IN)
#define HWIO_TCSR_IPA_QRIB_XPU2_INIT_IPA_QRIB_XPU2_NSEN_INIT_BMSK                                                                                                0x10000
#define HWIO_TCSR_IPA_QRIB_XPU2_INIT_IPA_QRIB_XPU2_NSEN_INIT_SHFT                                                                                                   0x10
#define HWIO_TCSR_IPA_QRIB_XPU2_INIT_IPA_QRIB_XPU2_EN_TZ_BMSK                                                                                                        0x1
#define HWIO_TCSR_IPA_QRIB_XPU2_INIT_IPA_QRIB_XPU2_EN_TZ_SHFT                                                                                                        0x0

#define HWIO_TCSR_IPA_QRIB_XPU2_ACR_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x00001880)
#define HWIO_TCSR_IPA_QRIB_XPU2_ACR_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001880)
#define HWIO_TCSR_IPA_QRIB_XPU2_ACR_RMSK                                                                                                                      0xffffffff
#define HWIO_TCSR_IPA_QRIB_XPU2_ACR_IN          \
        in_dword_masked(HWIO_TCSR_IPA_QRIB_XPU2_ACR_ADDR, HWIO_TCSR_IPA_QRIB_XPU2_ACR_RMSK)
#define HWIO_TCSR_IPA_QRIB_XPU2_ACR_INM(m)      \
        in_dword_masked(HWIO_TCSR_IPA_QRIB_XPU2_ACR_ADDR, m)
#define HWIO_TCSR_IPA_QRIB_XPU2_ACR_OUT(v)      \
        out_dword(HWIO_TCSR_IPA_QRIB_XPU2_ACR_ADDR,v)
#define HWIO_TCSR_IPA_QRIB_XPU2_ACR_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_IPA_QRIB_XPU2_ACR_ADDR,m,v,HWIO_TCSR_IPA_QRIB_XPU2_ACR_IN)
#define HWIO_TCSR_IPA_QRIB_XPU2_ACR_IPA_QRIB_XPU2_ACR_BMSK                                                                                                    0xffffffff
#define HWIO_TCSR_IPA_QRIB_XPU2_ACR_IPA_QRIB_XPU2_ACR_SHFT                                                                                                           0x0

#define HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_ADDR                                                                                                              (TCSR_TCSR_REGS_REG_BASE      + 0x00001888)
#define HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_OFFS                                                                                                              (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001888)
#define HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_RMSK                                                                                                                 0x10001
#define HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_IN          \
        in_dword_masked(HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_ADDR, HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_RMSK)
#define HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_ADDR, m)
#define HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_ADDR,v)
#define HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_ADDR,m,v,HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_IN)
#define HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_IPA_QRIB_XPU2_VMIDEN_INIT_BMSK                                                                                       0x10000
#define HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_IPA_QRIB_XPU2_VMIDEN_INIT_SHFT                                                                                          0x10
#define HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_IPA_QRIB_XPU2_VMIDEN_INIT_EN_HV_BMSK                                                                                     0x1
#define HWIO_TCSR_IPA_QRIB_XPU2_VMIDEN_INIT_IPA_QRIB_XPU2_VMIDEN_INIT_EN_HV_SHFT                                                                                     0x0

#define HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_ADDR                                                                                                          (TCSR_TCSR_REGS_REG_BASE      + 0x0000123c)
#define HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_OFFS                                                                                                          (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000123c)
#define HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_RMSK                                                                                                            0x1f001f
#define HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_IN          \
        in_dword_masked(HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_RMSK)
#define HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_INM(m)      \
        in_dword_masked(HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_ADDR, m)
#define HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_OUT(v)      \
        out_dword(HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,v)
#define HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_ADDR,m,v,HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_IN)
#define HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_IPA_QRIB_VMIDMT_ACR_INIT_BMSK                                                                                   0x1f0000
#define HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_IPA_QRIB_VMIDMT_ACR_INIT_SHFT                                                                                       0x10
#define HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_IPA_QRIB_VMIDMT_VMID_INIT_BMSK                                                                                      0x1f
#define HWIO_TCSR_IPA_QRIB_VMIDMT_INIT_ACR_INIT_IPA_QRIB_VMIDMT_VMID_INIT_SHFT                                                                                       0x0

#define HWIO_TCSR_IPA_QRIB_VMIDMT_EN_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x00001210)
#define HWIO_TCSR_IPA_QRIB_VMIDMT_EN_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x00001210)
#define HWIO_TCSR_IPA_QRIB_VMIDMT_EN_RMSK                                                                                                                            0x1
#define HWIO_TCSR_IPA_QRIB_VMIDMT_EN_IN          \
        in_dword_masked(HWIO_TCSR_IPA_QRIB_VMIDMT_EN_ADDR, HWIO_TCSR_IPA_QRIB_VMIDMT_EN_RMSK)
#define HWIO_TCSR_IPA_QRIB_VMIDMT_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_IPA_QRIB_VMIDMT_EN_ADDR, m)
#define HWIO_TCSR_IPA_QRIB_VMIDMT_EN_OUT(v)      \
        out_dword(HWIO_TCSR_IPA_QRIB_VMIDMT_EN_ADDR,v)
#define HWIO_TCSR_IPA_QRIB_VMIDMT_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_IPA_QRIB_VMIDMT_EN_ADDR,m,v,HWIO_TCSR_IPA_QRIB_VMIDMT_EN_IN)
#define HWIO_TCSR_IPA_QRIB_VMIDMT_EN_IPA_QRIB_VMIDMT_EN_BMSK                                                                                                         0x1
#define HWIO_TCSR_IPA_QRIB_VMIDMT_EN_IPA_QRIB_VMIDMT_EN_SHFT                                                                                                         0x0

#define HWIO_TCSR_MEM_SVS_SEL_VDDCX_ADDR                                                                                                                      (TCSR_TCSR_REGS_REG_BASE      + 0x0000e004)
#define HWIO_TCSR_MEM_SVS_SEL_VDDCX_OFFS                                                                                                                      (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000e004)
#define HWIO_TCSR_MEM_SVS_SEL_VDDCX_RMSK                                                                                                                             0x1
#define HWIO_TCSR_MEM_SVS_SEL_VDDCX_IN          \
        in_dword_masked(HWIO_TCSR_MEM_SVS_SEL_VDDCX_ADDR, HWIO_TCSR_MEM_SVS_SEL_VDDCX_RMSK)
#define HWIO_TCSR_MEM_SVS_SEL_VDDCX_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_SVS_SEL_VDDCX_ADDR, m)
#define HWIO_TCSR_MEM_SVS_SEL_VDDCX_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_SVS_SEL_VDDCX_ADDR,v)
#define HWIO_TCSR_MEM_SVS_SEL_VDDCX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_SVS_SEL_VDDCX_ADDR,m,v,HWIO_TCSR_MEM_SVS_SEL_VDDCX_IN)
#define HWIO_TCSR_MEM_SVS_SEL_VDDCX_MEM_SVS_SEL_VDDCX_BMSK                                                                                                           0x1
#define HWIO_TCSR_MEM_SVS_SEL_VDDCX_MEM_SVS_SEL_VDDCX_SHFT                                                                                                           0x0

#define HWIO_TCSR_KPSS_AUX_CLK_EN_ADDR                                                                                                                        (TCSR_TCSR_REGS_REG_BASE      + 0x0000e008)
#define HWIO_TCSR_KPSS_AUX_CLK_EN_OFFS                                                                                                                        (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000e008)
#define HWIO_TCSR_KPSS_AUX_CLK_EN_RMSK                                                                                                                               0x1
#define HWIO_TCSR_KPSS_AUX_CLK_EN_IN          \
        in_dword_masked(HWIO_TCSR_KPSS_AUX_CLK_EN_ADDR, HWIO_TCSR_KPSS_AUX_CLK_EN_RMSK)
#define HWIO_TCSR_KPSS_AUX_CLK_EN_INM(m)      \
        in_dword_masked(HWIO_TCSR_KPSS_AUX_CLK_EN_ADDR, m)
#define HWIO_TCSR_KPSS_AUX_CLK_EN_OUT(v)      \
        out_dword(HWIO_TCSR_KPSS_AUX_CLK_EN_ADDR,v)
#define HWIO_TCSR_KPSS_AUX_CLK_EN_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_KPSS_AUX_CLK_EN_ADDR,m,v,HWIO_TCSR_KPSS_AUX_CLK_EN_IN)
#define HWIO_TCSR_KPSS_AUX_CLK_EN_KPSS_AUX_CLK_EN_BMSK                                                                                                               0x1
#define HWIO_TCSR_KPSS_AUX_CLK_EN_KPSS_AUX_CLK_EN_SHFT                                                                                                               0x0

#define HWIO_TCSR_MEM_SVS_SEL_VDDGFX_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0000f004)
#define HWIO_TCSR_MEM_SVS_SEL_VDDGFX_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000f004)
#define HWIO_TCSR_MEM_SVS_SEL_VDDGFX_RMSK                                                                                                                            0x1
#define HWIO_TCSR_MEM_SVS_SEL_VDDGFX_IN          \
        in_dword_masked(HWIO_TCSR_MEM_SVS_SEL_VDDGFX_ADDR, HWIO_TCSR_MEM_SVS_SEL_VDDGFX_RMSK)
#define HWIO_TCSR_MEM_SVS_SEL_VDDGFX_INM(m)      \
        in_dword_masked(HWIO_TCSR_MEM_SVS_SEL_VDDGFX_ADDR, m)
#define HWIO_TCSR_MEM_SVS_SEL_VDDGFX_OUT(v)      \
        out_dword(HWIO_TCSR_MEM_SVS_SEL_VDDGFX_ADDR,v)
#define HWIO_TCSR_MEM_SVS_SEL_VDDGFX_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_MEM_SVS_SEL_VDDGFX_ADDR,m,v,HWIO_TCSR_MEM_SVS_SEL_VDDGFX_IN)
#define HWIO_TCSR_MEM_SVS_SEL_VDDGFX_MEM_SVS_SEL_VDDGFX_BMSK                                                                                                         0x1
#define HWIO_TCSR_MEM_SVS_SEL_VDDGFX_MEM_SVS_SEL_VDDGFX_SHFT                                                                                                         0x0

#define HWIO_TCSR_TCSR_PWRSTALL_CNOC_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0000b218)
#define HWIO_TCSR_TCSR_PWRSTALL_CNOC_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b218)
#define HWIO_TCSR_TCSR_PWRSTALL_CNOC_RMSK                                                                                                                     0xffffffff
#define HWIO_TCSR_TCSR_PWRSTALL_CNOC_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_PWRSTALL_CNOC_ADDR, HWIO_TCSR_TCSR_PWRSTALL_CNOC_RMSK)
#define HWIO_TCSR_TCSR_PWRSTALL_CNOC_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_PWRSTALL_CNOC_ADDR, m)
#define HWIO_TCSR_TCSR_PWRSTALL_CNOC_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_PWRSTALL_CNOC_ADDR,v)
#define HWIO_TCSR_TCSR_PWRSTALL_CNOC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_PWRSTALL_CNOC_ADDR,m,v,HWIO_TCSR_TCSR_PWRSTALL_CNOC_IN)
#define HWIO_TCSR_TCSR_PWRSTALL_CNOC_TCSR_PWRSTALL_CNOC_BMSK                                                                                                  0xffffffff
#define HWIO_TCSR_TCSR_PWRSTALL_CNOC_TCSR_PWRSTALL_CNOC_SHFT                                                                                                         0x0

#define HWIO_TCSR_TCSR_PWRSTALL_PNOC_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0000b234)
#define HWIO_TCSR_TCSR_PWRSTALL_PNOC_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b234)
#define HWIO_TCSR_TCSR_PWRSTALL_PNOC_RMSK                                                                                                                     0xffffffff
#define HWIO_TCSR_TCSR_PWRSTALL_PNOC_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_PWRSTALL_PNOC_ADDR, HWIO_TCSR_TCSR_PWRSTALL_PNOC_RMSK)
#define HWIO_TCSR_TCSR_PWRSTALL_PNOC_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_PWRSTALL_PNOC_ADDR, m)
#define HWIO_TCSR_TCSR_PWRSTALL_PNOC_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_PWRSTALL_PNOC_ADDR,v)
#define HWIO_TCSR_TCSR_PWRSTALL_PNOC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_PWRSTALL_PNOC_ADDR,m,v,HWIO_TCSR_TCSR_PWRSTALL_PNOC_IN)
#define HWIO_TCSR_TCSR_PWRSTALL_PNOC_TCSR_PWRSTALL_PNOC_BMSK                                                                                                  0xffffffff
#define HWIO_TCSR_TCSR_PWRSTALL_PNOC_TCSR_PWRSTALL_PNOC_SHFT                                                                                                         0x0

#define HWIO_TCSR_TCSR_PWRSTALL_SNOC_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0000b210)
#define HWIO_TCSR_TCSR_PWRSTALL_SNOC_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b210)
#define HWIO_TCSR_TCSR_PWRSTALL_SNOC_RMSK                                                                                                                     0xffffffff
#define HWIO_TCSR_TCSR_PWRSTALL_SNOC_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_PWRSTALL_SNOC_ADDR, HWIO_TCSR_TCSR_PWRSTALL_SNOC_RMSK)
#define HWIO_TCSR_TCSR_PWRSTALL_SNOC_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_PWRSTALL_SNOC_ADDR, m)
#define HWIO_TCSR_TCSR_PWRSTALL_SNOC_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_PWRSTALL_SNOC_ADDR,v)
#define HWIO_TCSR_TCSR_PWRSTALL_SNOC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_PWRSTALL_SNOC_ADDR,m,v,HWIO_TCSR_TCSR_PWRSTALL_SNOC_IN)
#define HWIO_TCSR_TCSR_PWRSTALL_SNOC_TCSR_PWRSTALL_SNOC_BMSK                                                                                                  0xffffffff
#define HWIO_TCSR_TCSR_PWRSTALL_SNOC_TCSR_PWRSTALL_SNOC_SHFT                                                                                                         0x0

#define HWIO_TCSR_TCSR_PWRSTALL_MNOC_ADDR                                                                                                                     (TCSR_TCSR_REGS_REG_BASE      + 0x0000b21c)
#define HWIO_TCSR_TCSR_PWRSTALL_MNOC_OFFS                                                                                                                     (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b21c)
#define HWIO_TCSR_TCSR_PWRSTALL_MNOC_RMSK                                                                                                                     0xffffffff
#define HWIO_TCSR_TCSR_PWRSTALL_MNOC_IN          \
        in_dword_masked(HWIO_TCSR_TCSR_PWRSTALL_MNOC_ADDR, HWIO_TCSR_TCSR_PWRSTALL_MNOC_RMSK)
#define HWIO_TCSR_TCSR_PWRSTALL_MNOC_INM(m)      \
        in_dword_masked(HWIO_TCSR_TCSR_PWRSTALL_MNOC_ADDR, m)
#define HWIO_TCSR_TCSR_PWRSTALL_MNOC_OUT(v)      \
        out_dword(HWIO_TCSR_TCSR_PWRSTALL_MNOC_ADDR,v)
#define HWIO_TCSR_TCSR_PWRSTALL_MNOC_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_TCSR_PWRSTALL_MNOC_ADDR,m,v,HWIO_TCSR_TCSR_PWRSTALL_MNOC_IN)
#define HWIO_TCSR_TCSR_PWRSTALL_MNOC_TCSR_PWRSTALL_MNOC_BMSK                                                                                                  0xffffffff
#define HWIO_TCSR_TCSR_PWRSTALL_MNOC_TCSR_PWRSTALL_MNOC_SHFT                                                                                                         0x0

#define HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_ADDR                                                                                                                   (TCSR_TCSR_REGS_REG_BASE      + 0x0000b220)
#define HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_OFFS                                                                                                                   (TCSR_TCSR_REGS_REG_BASE_OFFS + 0x0000b220)
#define HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_RMSK                                                                                                                   0xffffffff
#define HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_IN          \
        in_dword_masked(HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_ADDR, HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_RMSK)
#define HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_INM(m)      \
        in_dword_masked(HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_ADDR, m)
#define HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_OUT(v)      \
        out_dword(HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_ADDR,v)
#define HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_OUTM(m,v) \
        out_dword_masked_ns(HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_ADDR,m,v,HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_IN)
#define HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_DDR_SS_DEBUG_BUS_SEL_BMSK                                                                                              0xffffffff
#define HWIO_TCSR_DDR_SS_DEBUG_BUS_SEL_DDR_SS_DEBUG_BUS_SEL_SHFT                                                                                                     0x0


#endif /* __HALCLKHWIOASM_H__ */
