- 组合逻辑电路本质及特点
	- 任意时刻的输出仅 取决于该时刻的输入
	- 不含记忆（存储）元件
- 组合逻辑电路的分析方法
- 组合逻辑电路的基本设计方法
	- ![[Pasted image 20220302223634.png]]
	- ![[Pasted image 20220302223738.png]]
- 组合逻辑电路中的竞争－冒险现象
	- 竞争－冒险的概念
		- 原因：主**要是门电路的延迟时间产生的**。
		- 竞争：是指门电路的**两个输入信号同时向相反的逻 辑电平跳变**的现象
		- 竞争-冒险:是指由于竞争的存在，在门电路的输出端 可能出现[[2.门电路#^5120c5|尖峰脉冲]]的现象
		- 影响：**在电路内部形成噪声源**，若后继负载电流对脉冲敏感，**则尖峰脉冲可能使负载电路发生误动作**
	- 检查竞争－冒险的方法
		- 逻辑表达式判断法
			- 只要输出端的逻辑函数在一定条件下能简化成 Y = A+ A' 或 Y = A· A' 则可出现竞争－冒险现象。
		- 计算机辅助分析手段
		- 用实验来检查电路输出端是否产生尖峰脉冲
	- 消除竞争－冒险的方法
		- 接入滤波电容
			- 缺点 :增加了输出电压波 形的上升时间和下降时间， 使**波形变坏**
		- 引入选通脉冲  取选通脉冲作用时间，在电路达到稳定之后，P 的高电平期的输出信号不会出现尖峰
		- 修改逻辑设计（增加冗余项）
- 若干常用的组合逻辑电路
	- 编码器
		- 普通编码器
			- ![[Pasted image 20220302224308.png]]
		- 优先编码器
			- ![[Pasted image 20220302224333.png]]
	- 译码器
	- 数据分配器与数据选择器
		-  数据分配器
			- ![[Pasted image 20220302224619.png]]
		- 数据选择器
			- ![[Pasted image 20220302224705.png]]
		- 加法器
			- 半加器：半加运算不考虑从低位来的进位
			- 全加器：相加过程中，既考虑加数、被加数又考 虑低位的进位
			- 多位加法器
				- 串行进位加法器
					- ![[Pasted image 20220302224842.png]]
				- 超前进位加法器
					- 为了提高速度，若使进位信号**不逐级传递**，而是**运算开始时， 即可得到各位的进位信号**，采用这个原理构成的加法器，就是 超前进位（Carry Look－ahead）加法器，也成快速进位 （Fast carry） 加法器。
		- 数值比较器
			- 1位数值比较器
				- ![[Pasted image 20220302225010.png]]
			- 多位二进制数比较器
				- ![[Pasted image 20220302225034.png]]
