# Proyecto II: Introducción a diseño digital en HDL

### Instituto Tecnológico de Costa Rica
### EL 3307: Diseño Lógico
### Grupo 20
### Profesor: Ing. Kaleb Alfaro Badilla

### Integrantes
1. Azofeifa Jiménez Alonso
2. Luna Herrera José David
3. Vargas Arce Andrés


### I Semestre 2023

## Descripción general

 Desarrollo de un sistema en FPGA para explorar el uso de periféricos de la Nexys4/Basys3 como el display de siete segmentos y los switches. Es mandatorio leer los respectivos apartados del manual de la tarjeta de desarrollo. Para que el usuario por medio de teclas ingrese un numero en binario y este el FPGA realice una transformación de base 

Diagramas de bloques de cada subsistema y su funcionamiento fundamental, según descritos en la
sección 5.
3. Diagramas de estado de todas las FSM diseñadas (si existen), según descritos en la sección 5.
4. Ejemplo y análisis de una simulación funcional del sistema completo, desde el estímulo de entrada
hasta el manejo de los 7 segmentos.
5. Análisis de consumo de recursos en la FPGA (LUTs, FFs, etc.) y del consumo de potencia que reporta
la herramienta Vivado.
6. Reporte de velocidades máximas de reloj posibles en el diseño (mínima frecuencia de reloj para este
diseño: 50 MHz).
7. Análisis de principales problemas hallados durante el trabajo y de las soluciones aplicadas.
