阻容感磁珠:
1 机贴超出部分可以非常小，高通板子也就0.2mm, 手焊可以0.35
2 switcher 每边 0.35，手焊已经感觉空隙比较大
3 宽度可以等宽，或超出 0.1mm
4 要不要包围丝印？宽度怎么制定

size(mm):
0201: 0.6x0.3  xxx
0402: 1.0x0.5  option
0603: 1.6x0.8  正常使用
0805: 2.0x1.2
1206: 3.2x1.6
1210: 3.2x2.5  (22uF 电容)

电容电感电阻 封装命名(20171229 以后不再改变)
丝印做区分
L0805/L0603/L0402
C0805/C0603/C0402
R0805/R0603/R0402

2.54间距排针宽0.65mm，对角线0.9，孔取1.0mm(40mil:1.016mm)，有0.1容限,外取1.5mm
2.0 间距排针宽0.5mm，对角线0.7，孔取0.8，外径各加0.25取1.3mm

2.0间距排针，板板间距6.3mm
2.54间距排针，板板间距11mm

批量修改丝印：
默认0.254宽 1.5高，可改成0.15宽，0.8高
批量选择，弹出另一个对话框再设置新参数

6mil 0.1524
8mil 0.2032
10mil 0.254

丝印尺寸:
树莓派:
arduino:

阻容焊盘之间能达到0.5间距，就可以焊接
达到0.5的概念是，电阻焊盘外面的丝印距离焊盘10mil 0.254mm，2个电阻的丝印重叠，焊盘间距 0.508mm

过孔内径0.3 是常规尺寸，谁家都能做，外经姚军做0.6，即铜圈0.15mm，6mil欠一点
rule->routing->via

走线到焊盘设置8mil，那么丝印层，solder层都不算，层15 非机械层，就更不算了


推挤:
按TP，PCB Editor->Interactive Routing->Routing Conflict Resolution
5个全选了，下面还有个 当前模式，选择push

距离指的是到线中间的距离还是边的距离,应该是边距，如果是中心，那线很宽的时候，还是会很近


器件边距问题汇总：

如何保证2个器件距离不小于0.5mm？ 除了规则限定，可以数格子，调节成1mil网格，4个大格子，20mil，就是0.5mm

画板子的时候，gnd用连线吗？还是等着最后铺铜

switcher 的pcb 把solder mask 层超出4mil 改成了0mil（yj)
design rule 是保存到pcb文档的

Rule:
Manufacturing:
    Silkscreen Over Component Pads Clearence (0.254)
Mask:
    Solder Mask Expansion(4mil)
    Paste Mask Expansion(0mil)


Minimum Solder Mask Sliver
所有焊盘都有这个不过, 这个可以关闭不检查

------------
家里电脑的ad10 ，移动器件后，丝线不跟着消失！重新检查设计规则，才会消失，重新安装一下吧


.intlib 更新， Tools -> Update From Libraries
最好指定单个的修改的元件， 全选的话， 删除掉的一些多余的信息又会冒出来

我自己的misc中的C0805 跟系统的misc库中的 C0805 混淆了，如果系统库也加载的话，我选择的是我的，实际用的确是系统的C0805，
先把系统的active 勾掉


20180102 Tools -> Update From PCB Libraries..  AD10 失败

tsop 先画好 芯片体边框，在画好引脚边框，2边再多出0.35mm

pads viewer: 官方免费

accelerated-designs.com
提供各种封装和 STEP 3D模型
Ultra Librarian FREE Reader 
Convert BXL files into your preferred CAD format

使用：
edit-> past special   可粘贴阵列
任意角度: shift+space

pcb 板制作
http://www.sz-jlc.com/home/index.html  //质量好，较贵
http://www.sztcpcb.com  // 便宜 186: *6278*

http://www.sztcpcb.com/submitRegister.htmlj
手机：1310301
客户编号14720A

eagl 转换到 AD
github.com/Altium-Designer-addons/scripts-libraries
export-protelpcb.ulp

.libpkg 编译出 .intlib (integrated library)

使用导入的stm32 元件原理图，在ad10上有问题，放置后 移动 “wait a moment..." 此时ad09 没有问题
新建一个元件，拷贝元件内容（不是拷贝元件文件名称，而是图形元素）到新的，就ok了

出现wait a moment 可能还有别的情况，网上有一种 删除 document and setting 目录的下的 ad10 目录下的文件

常规参数：
板厚1.6mm
最小线宽6mil(0.1524mm)，最小孔径0.3mm(12mil)

photon: 最小线宽 6mil，最小间距 6mil 最小孔径 12mil (0.3mm = 11.811mil)

TP 测试点。 做个封装出来

shift+e 捕捉焊盘焦点
1:1 打印： 打印预览/page setup/ scaled print:scale = 1/x=1 y=1 


QFN 封装引脚都要比芯片大一点，没有全压在下面的


SOP 焊盘比引脚长出多少合适呢？ 0.35mm?  引脚宽出多少合适？   要定下来！

SOT23

MSOP Mini Small Outline Package， 
8-16pin，msop-8:pitch:0.65mm, msop10-16:pitch 0.5mm  高度也比SOP小

SOP pitch:1.27mm
SSOP pitch:0.635mm(1.27的一半 25mil)
TSSOP pitch:0.65mm(比ssop宽0.015mm 很微小)

(Thermally Enhanced 指中间带金属散热) 
SOIC8 :Small Outline Integrated Circuit Package  即SOP8
pitch: 50mil(1.27mm)


ST官网导入的库：
-L 代表 little，
-M 


将一个线组成的区域填充，选中所有线，Tool -> Convert -> Create region


DRC 规则 

Signal Layers:  Top, Bottom
Mechanical Layer(无电气属性):  
1, 7(放置描述信息如 加工说明，版本号) 
13 (描绘器件物理外形), 
15 (元件占位尺寸)

qfn中间大焊盘下做9格 Top Paste ，仿制锡膏太多，聚在一起形成一坨
取消默认paste：焊盘属性 Paste Mask Expansion->Specity expansion value 填一个负值


焊盘属性中:
Solder Mask Expansions:
1 Expansion value from rules  默认4mil
2 Specify expansion value

Mask Layers:  Top/Bottom Paste(钢网层), Top/Bottom Solder
Silkscreen Layers: Top/Bottom Overlay
Other Layers: Drill Guide/ Keep-Out Layer /Drill Drawing/Multi-Layer

schlib 无法通过 "find similar objects" 批量编辑引脚(AD破解版的bug?)
可以用SCHLIB List 选 Edit，选中响应列，引脚长度输入20回车，引脚属性输入Passive回车


我操你妈，既然过孔和焊盘不能离太近，为啥能放上去！！！

更改换层快捷键：打开.PcbDoc , DXP -> Customize -> PCB Shortcuts -> Next layer 设置为 Z


家里电脑， 飞线中间有=，连上也不消失， 是因为执行过 DRC，执行 Tools->Reset Error Markers 即可



via的
force complete tenting on top  控制过孔上是否有solder mask 层


鼠标放上网络高亮
PCB状态 DXP->preferences->pcb eiditor->display -> highlighting options -> highlight in full

家里ad10 网络不能高亮
是因为DirectX的支持有问题(也在上面那个路径)，需要在虚拟机中打开3D加速



规则里面每组有3个值 min max preferred


---走线模式---
同面 线序正好交叉 4线





