TimeQuest Timing Analyzer report for calculator
Tue May 31 14:18:34 2016
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Setup: 'FSM:inst1|presentState[0]'
 13. Slow 1200mV 85C Model Hold: 'FSM:inst1|presentState[0]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'clk'
 16. Slow 1200mV 85C Model Removal: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'FSM:inst1|presentState[0]'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'FSM:inst1|presentState[0]'
 34. Slow 1200mV 0C Model Hold: 'FSM:inst1|presentState[0]'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Recovery: 'clk'
 37. Slow 1200mV 0C Model Removal: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'FSM:inst1|presentState[0]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'clk'
 53. Fast 1200mV 0C Model Setup: 'FSM:inst1|presentState[0]'
 54. Fast 1200mV 0C Model Hold: 'FSM:inst1|presentState[0]'
 55. Fast 1200mV 0C Model Hold: 'clk'
 56. Fast 1200mV 0C Model Recovery: 'clk'
 57. Fast 1200mV 0C Model Removal: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'FSM:inst1|presentState[0]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Propagation Delay
 65. Minimum Propagation Delay
 66. Fast 1200mV 0C Model Metastability Report
 67. Multicorner Timing Analysis Summary
 68. Setup Times
 69. Hold Times
 70. Clock to Output Times
 71. Minimum Clock to Output Times
 72. Progagation Delay
 73. Minimum Progagation Delay
 74. Board Trace Model Assignments
 75. Input Transition Times
 76. Slow Corner Signal Integrity Metrics
 77. Fast Corner Signal Integrity Metrics
 78. Setup Transfers
 79. Hold Transfers
 80. Recovery Transfers
 81. Removal Transfers
 82. Report TCCS
 83. Report RSKM
 84. Unconstrained Paths
 85. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; calculator                                                     ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16F484C6                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                       ;
; FSM:inst1|presentState[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FSM:inst1|presentState[0] } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+-------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                  ;
+-------------+-----------------+---------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                    ;
+-------------+-----------------+---------------------------+-------------------------+
; 204.21 MHz  ; 204.21 MHz      ; clk                       ;                         ;
; 1377.41 MHz ; 363.11 MHz      ; FSM:inst1|presentState[0] ; limit due to hold check ;
+-------------+-----------------+---------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -6.034 ; -42.181       ;
; FSM:inst1|presentState[0] ; -1.411 ; -6.687        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; FSM:inst1|presentState[0] ; -1.323 ; -11.053       ;
; clk                       ; 0.358  ; 0.000         ;
+---------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -2.188 ; -17.089               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.853 ; 0.000                 ;
+-------+-------+-----------------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -16.000       ;
; FSM:inst1|presentState[0] ; 0.306  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                    ;
+--------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; -6.034 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 4.975      ;
; -5.765 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 4.707      ;
; -5.711 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 4.652      ;
; -5.601 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 4.542      ;
; -5.576 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 4.518      ;
; -5.441 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.529     ; 4.397      ;
; -5.394 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 4.336      ;
; -5.373 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 4.975      ;
; -5.323 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 4.265      ;
; -5.284 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 4.226      ;
; -5.254 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 4.196      ;
; -5.240 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.529     ; 4.196      ;
; -5.227 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.529     ; 4.183      ;
; -5.104 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.382     ; 4.707      ;
; -5.050 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 4.652      ;
; -4.940 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 4.542      ;
; -4.915 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.382     ; 4.518      ;
; -4.785 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 3.726      ;
; -4.780 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.368     ; 4.397      ;
; -4.733 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.382     ; 4.336      ;
; -4.679 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.529     ; 3.635      ;
; -4.662 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.382     ; 4.265      ;
; -4.623 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.382     ; 4.226      ;
; -4.593 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.382     ; 4.196      ;
; -4.579 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.368     ; 4.196      ;
; -4.566 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.368     ; 4.183      ;
; -4.518 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.542     ; 3.461      ;
; -4.475 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 3.417      ;
; -4.473 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 3.415      ;
; -4.194 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.542     ; 3.137      ;
; -4.124 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 3.726      ;
; -4.018 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.368     ; 3.635      ;
; -3.988 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.542     ; 2.931      ;
; -3.980 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.542     ; 2.923      ;
; -3.897 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.831      ;
; -3.857 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.381     ; 3.461      ;
; -3.814 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.382     ; 3.417      ;
; -3.812 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.382     ; 3.415      ;
; -3.781 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.540     ; 2.726      ;
; -3.631 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.540     ; 2.576      ;
; -3.629 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.540     ; 2.574      ;
; -3.598 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.532      ;
; -3.574 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.508      ;
; -3.551 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.485      ;
; -3.533 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.381     ; 3.137      ;
; -3.514 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.448      ;
; -3.462 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.396      ;
; -3.443 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.377      ;
; -3.365 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.681     ; 2.169      ;
; -3.365 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.681     ; 2.169      ;
; -3.336 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.270      ;
; -3.327 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.381     ; 2.931      ;
; -3.319 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.381     ; 2.923      ;
; -3.271 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.681     ; 2.075      ;
; -3.247 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.540     ; 2.192      ;
; -3.240 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.174      ;
; -3.228 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.681     ; 2.032      ;
; -3.206 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.680     ; 2.011      ;
; -3.194 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 1.000        ; -0.045     ; 4.144      ;
; -3.190 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.124      ;
; -3.190 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 1.000        ; -0.045     ; 4.140      ;
; -3.188 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.122      ;
; -3.179 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.680     ; 1.984      ;
; -3.171 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 2.112      ;
; -3.159 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.680     ; 1.964      ;
; -3.159 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.680     ; 1.964      ;
; -3.158 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 2.100      ;
; -3.153 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.087      ;
; -3.143 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 1.000        ; -0.045     ; 4.093      ;
; -3.120 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.379     ; 2.726      ;
; -3.106 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.040      ;
; -3.105 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.039      ;
; -3.095 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 2.036      ;
; -3.071 ; datapath:inst|REG:REGB|Q[3] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.061     ; 4.005      ;
; -3.044 ; datapath:inst|REG:REGA|Q[3] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.061     ; 3.978      ;
; -3.013 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 1.000        ; -0.061     ; 3.947      ;
; -3.004 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 1.946      ;
; -2.970 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.379     ; 2.576      ;
; -2.968 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.379     ; 2.574      ;
; -2.928 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 1.869      ;
; -2.867 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 1.808      ;
; -2.861 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 1.803      ;
; -2.846 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 1.000        ; -0.045     ; 3.796      ;
; -2.750 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[0] ; clk                       ; clk         ; 1.000        ; -0.061     ; 3.684      ;
; -2.747 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.061     ; 3.681      ;
; -2.722 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 1.664      ;
; -2.704 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.520     ; 2.169      ;
; -2.704 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.520     ; 2.169      ;
; -2.652 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 1.594      ;
; -2.639 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 1.581      ;
; -2.610 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.520     ; 2.075      ;
; -2.607 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.543     ; 1.549      ;
; -2.586 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.379     ; 2.192      ;
; -2.567 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.520     ; 2.032      ;
; -2.545 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.519     ; 2.011      ;
; -2.518 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.519     ; 1.984      ;
; -2.510 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 2.112      ;
; -2.498 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.519     ; 1.964      ;
; -2.498 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.519     ; 1.964      ;
; -2.497 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.382     ; 2.100      ;
+--------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FSM:inst1|presentState[0]'                                                                                                        ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.411 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[2]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 1.097      ; 2.391      ;
; -1.363 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 1.096      ; 2.177      ;
; -1.352 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 1.098      ; 2.174      ;
; -1.292 ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[1]        ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 1.099      ; 2.052      ;
; -1.269 ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[0]        ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 1.087      ; 2.049      ;
; -1.196 ; FSM:inst1|presentState[2] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 1.098      ; 2.018      ;
; -1.040 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[2]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.968      ; 2.391      ;
; -0.992 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.967      ; 2.177      ;
; -0.981 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.969      ; 2.174      ;
; -0.944 ; FSM:inst1|presentState[3] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 1.096      ; 1.758      ;
; -0.921 ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[1]        ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.970      ; 2.052      ;
; -0.898 ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[0]        ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.958      ; 2.049      ;
; -0.825 ; FSM:inst1|presentState[2] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.969      ; 2.018      ;
; -0.573 ; FSM:inst1|presentState[3] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.967      ; 1.758      ;
; 0.137  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.558      ; 3.291      ;
; 0.221  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.559      ; 3.252      ;
; 0.325  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.559      ; 3.104      ;
; 0.338  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.690      ; 3.162      ;
; 0.370  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.560      ; 3.238      ;
; 0.380  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.687      ; 3.177      ;
; 0.404  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.556      ; 3.244      ;
; 0.437  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.557      ; 3.127      ;
; 0.499  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.688      ; 3.103      ;
; 0.501  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.692      ; 3.279      ;
; 0.507  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.546      ; 2.941      ;
; 0.527  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.560      ; 2.907      ;
; 0.544  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.688      ; 3.014      ;
; 0.547  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.819      ; 3.082      ;
; 0.626  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.685      ; 3.151      ;
; 0.645  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.689      ; 3.092      ;
; 0.659  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.686      ; 3.034      ;
; 0.730  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.689      ; 2.833      ;
; 0.751  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.558      ; 3.177      ;
; 0.762  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.821      ; 3.147      ;
; 0.766  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.687      ; 3.291      ;
; 0.768  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.675      ; 2.809      ;
; 0.850  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.688      ; 3.252      ;
; 0.870  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.559      ; 3.103      ;
; 0.915  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.559      ; 3.014      ;
; 0.918  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.690      ; 3.082      ;
; 0.954  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.688      ; 3.104      ;
; 0.967  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.819      ; 3.162      ;
; 0.997  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.556      ; 3.151      ;
; 0.999  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.689      ; 3.238      ;
; 1.016  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.560      ; 3.092      ;
; 1.030  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.557      ; 3.034      ;
; 1.033  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.685      ; 3.244      ;
; 1.066  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.686      ; 3.127      ;
; 1.101  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.560      ; 2.833      ;
; 1.130  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.821      ; 3.279      ;
; 1.133  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.692      ; 3.147      ;
; 1.136  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.675      ; 2.941      ;
; 1.139  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.546      ; 2.809      ;
; 1.156  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.689      ; 2.907      ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FSM:inst1|presentState[0]'                                                                                                         ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.323 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.872      ; 2.768      ;
; -1.246 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.857      ; 2.830      ;
; -1.243 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 4.008      ; 2.984      ;
; -1.216 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.711      ; 2.714      ;
; -1.214 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.696      ; 2.701      ;
; -1.148 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.847      ; 2.918      ;
; -1.130 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 4.009      ; 3.098      ;
; -1.105 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.868      ; 2.982      ;
; -1.103 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.871      ; 2.987      ;
; -1.084 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.848      ; 2.983      ;
; -1.027 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.710      ; 2.902      ;
; -1.021 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.707      ; 2.905      ;
; -1.001 ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.872      ; 3.090      ;
; -0.994 ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.868      ; 3.093      ;
; -0.986 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.871      ; 3.104      ;
; -0.970 ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.711      ; 2.960      ;
; -0.958 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.710      ; 2.971      ;
; -0.922 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.870      ; 3.167      ;
; -0.907 ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.707      ; 3.019      ;
; -0.877 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.872      ; 2.714      ;
; -0.875 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.857      ; 2.701      ;
; -0.871 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.709      ; 3.057      ;
; -0.809 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 4.008      ; 2.918      ;
; -0.745 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 4.009      ; 2.983      ;
; -0.688 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.871      ; 2.902      ;
; -0.682 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.868      ; 2.905      ;
; -0.662 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.711      ; 2.768      ;
; -0.631 ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.872      ; 2.960      ;
; -0.619 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.871      ; 2.971      ;
; -0.585 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.696      ; 2.830      ;
; -0.582 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.847      ; 2.984      ;
; -0.568 ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.868      ; 3.019      ;
; -0.532 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.870      ; 3.057      ;
; -0.469 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.848      ; 3.098      ;
; -0.444 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.707      ; 2.982      ;
; -0.442 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.710      ; 2.987      ;
; -0.340 ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.711      ; 3.090      ;
; -0.333 ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.707      ; 3.093      ;
; -0.325 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.710      ; 3.104      ;
; -0.261 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.709      ; 3.167      ;
; 0.357  ; FSM:inst1|presentState[3] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 1.207      ; 1.594      ;
; 0.625  ; FSM:inst1|presentState[2] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 1.209      ; 1.864      ;
; 0.672  ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[1]        ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 1.210      ; 1.912      ;
; 0.696  ; FSM:inst1|presentState[3] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.368      ; 1.594      ;
; 0.741  ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[0]        ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 1.197      ; 1.968      ;
; 0.762  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 1.209      ; 2.001      ;
; 0.766  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 1.207      ; 2.003      ;
; 0.964  ; FSM:inst1|presentState[2] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.370      ; 1.864      ;
; 0.993  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[2]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 1.208      ; 2.231      ;
; 1.011  ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[1]        ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.371      ; 1.912      ;
; 1.080  ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[0]        ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.358      ; 1.968      ;
; 1.101  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.370      ; 2.001      ;
; 1.105  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.368      ; 2.003      ;
; 1.332  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[2]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.369      ; 2.231      ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                    ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.358 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[2]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 0.580      ;
; 0.376 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 2.588      ; 3.350      ;
; 0.443 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 2.588      ; 3.417      ;
; 0.455 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 2.588      ; 3.429      ;
; 0.506 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 2.588      ; 3.480      ;
; 0.566 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[1]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 0.788      ;
; 0.566 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[2]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 0.788      ;
; 0.638 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 2.409      ; 3.433      ;
; 0.641 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[1]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 0.863      ;
; 0.810 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[3]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 1.032      ;
; 0.827 ; datapath:inst|REG:REGB|Q[3] ; datapath:inst|REG:REGA|Q[3] ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.898 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[3]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 1.120      ;
; 0.952 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGA|Q[1] ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.190      ;
; 0.961 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[0]   ; clk                       ; clk         ; 0.000        ; -0.090     ; 1.048      ;
; 1.007 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 2.588      ; 3.481      ;
; 1.012 ; datapath:inst|REG:REGA|Q[3] ; datapath:inst|REG:REGA|Q[3] ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.250      ;
; 1.033 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[3]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 1.255      ;
; 1.041 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 2.588      ; 3.515      ;
; 1.089 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGA|Q[2] ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.327      ;
; 1.095 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGA|Q[1] ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.333      ;
; 1.112 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 2.588      ; 3.586      ;
; 1.125 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGA|Q[2] ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.363      ;
; 1.157 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[1]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 1.379      ;
; 1.159 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 2.588      ; 3.633      ;
; 1.175 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[3]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 1.397      ;
; 1.223 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGA|Q[0] ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.461      ;
; 1.228 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[2]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 1.450      ;
; 1.325 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 2.409      ; 3.620      ;
; 1.428 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGA|Q[0] ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.666      ;
; 1.467 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[1]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 1.689      ;
; 1.526 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[0]   ; clk                       ; clk         ; 0.000        ; -0.090     ; 1.613      ;
; 1.546 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[2]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 1.768      ;
; 1.547 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[0] ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.785      ;
; 1.592 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[0]   ; clk                       ; clk         ; 0.000        ; -0.090     ; 1.679      ;
; 1.639 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[0]   ; clk                       ; clk         ; 0.000        ; -0.090     ; 1.726      ;
; 1.727 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.061      ; 1.965      ;
; 1.892 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.147     ; 0.932      ;
; 1.926 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 0.000        ; 0.061      ; 2.164      ;
; 1.954 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 0.992      ;
; 1.963 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.148     ; 1.002      ;
; 2.030 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[0] ; clk                       ; clk         ; 0.000        ; 0.061      ; 2.268      ;
; 2.038 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.148     ; 1.077      ;
; 2.063 ; datapath:inst|REG:REGA|Q[3] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.061      ; 2.301      ;
; 2.073 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 1.111      ;
; 2.111 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.146     ; 1.152      ;
; 2.129 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.147     ; 1.169      ;
; 2.169 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.148     ; 1.208      ;
; 2.172 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.148     ; 1.211      ;
; 2.173 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.146     ; 1.214      ;
; 2.185 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.146     ; 1.226      ;
; 2.204 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 1.242      ;
; 2.247 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.148     ; 1.286      ;
; 2.272 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.148     ; 1.311      ;
; 2.313 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.061      ; 2.551      ;
; 2.401 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 0.000        ; 0.061      ; 2.639      ;
; 2.509 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.146     ; 1.550      ;
; 2.512 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.147     ; 1.552      ;
; 2.521 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.276     ; 0.932      ;
; 2.533 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 0.000        ; 0.061      ; 2.771      ;
; 2.543 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.061      ; 2.781      ;
; 2.554 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.148     ; 1.593      ;
; 2.583 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.278     ; 0.992      ;
; 2.586 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.148     ; 1.625      ;
; 2.592 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.277     ; 1.002      ;
; 2.597 ; datapath:inst|REG:REGB|Q[3] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.061      ; 2.835      ;
; 2.632 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.061      ; 2.870      ;
; 2.637 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.147     ; 1.677      ;
; 2.638 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 1.676      ;
; 2.667 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.277     ; 1.077      ;
; 2.702 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.278     ; 1.111      ;
; 2.727 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.061      ; 2.965      ;
; 2.740 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.275     ; 1.152      ;
; 2.758 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.276     ; 1.169      ;
; 2.787 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 0.000        ; 0.045      ; 3.009      ;
; 2.798 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.277     ; 1.208      ;
; 2.801 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.277     ; 1.211      ;
; 2.802 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.275     ; 1.214      ;
; 2.814 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.061      ; 3.052      ;
; 2.814 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.275     ; 1.226      ;
; 2.816 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.061      ; 3.054      ;
; 2.833 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.278     ; 1.242      ;
; 2.847 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.061      ; 3.085      ;
; 2.867 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.148     ; 1.906      ;
; 2.872 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 0.000        ; 0.061      ; 3.110      ;
; 2.874 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.148     ; 1.913      ;
; 2.876 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.277     ; 1.286      ;
; 2.901 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.277     ; 1.311      ;
; 2.906 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.061      ; 3.144      ;
; 3.081 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.279     ; 1.989      ;
; 3.081 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.279     ; 1.989      ;
; 3.101 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.279     ; 2.009      ;
; 3.116 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 2.154      ;
; 3.122 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.279     ; 2.030      ;
; 3.123 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 2.161      ;
; 3.132 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.281     ; 2.038      ;
; 3.132 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.148     ; 2.171      ;
; 3.138 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.275     ; 1.550      ;
; 3.141 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.276     ; 1.552      ;
; 3.167 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.061      ; 3.405      ;
; 3.183 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.277     ; 1.593      ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                     ;
+--------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; -2.188 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 1.129      ;
; -2.188 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 1.129      ;
; -2.188 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 1.129      ;
; -2.145 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 1.086      ;
; -2.145 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 1.086      ;
; -2.145 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 1.086      ;
; -2.045 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 0.986      ;
; -2.045 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.544     ; 0.986      ;
; -1.527 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 1.129      ;
; -1.527 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 1.129      ;
; -1.527 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 1.129      ;
; -1.484 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 1.086      ;
; -1.484 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 1.086      ;
; -1.484 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 1.086      ;
; -1.384 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 0.986      ;
; -1.384 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.383     ; 0.986      ;
+--------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                     ;
+-------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; 1.853 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 0.891      ;
; 1.853 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 0.891      ;
; 1.970 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 1.008      ;
; 1.970 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 1.008      ;
; 1.970 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 1.008      ;
; 2.005 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 1.043      ;
; 2.005 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 1.043      ;
; 2.005 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.149     ; 1.043      ;
; 2.482 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.278     ; 0.891      ;
; 2.482 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.278     ; 0.891      ;
; 2.599 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.278     ; 1.008      ;
; 2.599 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.278     ; 1.008      ;
; 2.599 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.278     ; 1.008      ;
; 2.634 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.278     ; 1.043      ;
; 2.634 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.278     ; 1.043      ;
; 2.634 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.278     ; 1.043      ;
+-------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[3] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[0]   ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[0] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[1] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[2] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[3] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[0] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[1] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[2] ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[3] ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[1]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[2]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[3]   ;
; 0.234  ; 0.418        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[4]   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                 ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[0]|clk   ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGA|Q[0]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGA|Q[2]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGA|Q[3]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGB|Q[0]|clk          ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGB|Q[1]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGA|Q[1]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGB|Q[2]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGB|Q[3]|clk          ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]   ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk     ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[1]   ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[2]   ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[3]   ;
; 0.366  ; 0.582        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[4]   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[1]|clk   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[2]|clk   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[3]|clk   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[4]|clk   ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[1] ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[2] ;
; 0.412  ; 0.628        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[3] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[0]   ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[0] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[2] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[3] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[0] ;
; 0.413  ; 0.629        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                 ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[1]|clk   ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[2]|clk   ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[3]|clk   ;
; 0.604  ; 0.604        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[4]|clk   ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]   ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[0]|clk   ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGA|Q[0]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGA|Q[1]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGA|Q[2]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGA|Q[3]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGB|Q[0]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGB|Q[1]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGB|Q[2]|clk          ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGB|Q[3]|clk          ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FSM:inst1|presentState[0]'                                                           ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Load_B             ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Load_A|datac           ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Load_B|datac           ;
; 0.309 ; 0.309        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Load_A             ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|out_state[2]|datad     ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|out_state[0]|datad     ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|out_state[1]|datad     ;
; 0.315 ; 0.315        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|ALUop[1]|datad         ;
; 0.315 ; 0.315        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Input_Select[1]|datad  ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|ALUop[2]|datad         ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Input_Select[0]|datad  ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Input_Select[2]|datad  ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Reset|datad            ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|ALUop[0]|datad         ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|out_state[2]       ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|out_state[0]       ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|out_state[1]       ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2clkctrl|inclk[0] ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2clkctrl|outclk   ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[1]           ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Input_Select[1]    ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[2]           ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Input_Select[0]    ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Input_Select[2]    ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Reset              ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[0]           ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2|combout         ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2|dataa           ;
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~0|combout         ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~0|datad           ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~1|datad           ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~1|combout         ;
; 0.452 ; 0.452        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2|combout         ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Load_B             ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2|datac           ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Load_A|datac           ;
; 0.454 ; 0.454        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Load_B|datac           ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Load_A             ;
; 0.460 ; 0.460        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[2]|datad     ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[0]|datad     ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[1]|datad     ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[1]|datad         ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[1]|datad  ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[2]|datad         ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[0]|datad  ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[2]|datad  ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Reset|datad            ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[0]|datad         ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[2]       ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[0]       ;
; 0.481 ; 0.481        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[1]       ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2clkctrl|inclk[0] ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2clkctrl|outclk   ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[1]           ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[1]    ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[2]           ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[0]    ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[2]    ;
; 0.483 ; 0.483        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Reset              ;
; 0.485 ; 0.485        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|presentState[0]|q      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|presentState[0]|q      ;
; 0.513 ; 0.513        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[0]           ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[1]           ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[2]           ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[0]    ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[1]    ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[2]    ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Reset              ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[0]       ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[1]       ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[2]       ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2clkctrl|inclk[0] ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2clkctrl|outclk   ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[0]|datad         ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[1]|datad         ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[2]|datad         ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[0]|datad  ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[1]|datad  ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[2]|datad  ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Reset|datad            ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[0]|datad     ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[1]|datad     ;
; 0.538 ; 0.538        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[2]|datad     ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Load_A             ;
; 0.543 ; 0.543        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Load_B|datac           ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Load_B             ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Load_A|datac           ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2|combout         ;
; 0.546 ; 0.546        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2|datac           ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~1|combout         ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~0|datad           ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~1|datad           ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~0|combout         ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2|combout         ;
; 0.591 ; 0.591        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2|dataa           ;
; 0.643 ; 0.643        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[0]           ;
; 0.646 ; 0.646        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[1]           ;
; 0.646 ; 0.646        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[2]           ;
; 0.646 ; 0.646        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Input_Select[0]    ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; MOP1[*]   ; FSM:inst1|presentState[0] ; 4.612 ; 5.072 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; 3.352 ; 3.871 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; 4.612 ; 5.072 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; 3.780 ; 4.266 ; Rise       ; FSM:inst1|presentState[0] ;
; MOP1[*]   ; FSM:inst1|presentState[0] ; 4.483 ; 4.943 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; 3.223 ; 3.742 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; 4.483 ; 4.943 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; 3.651 ; 4.137 ; Fall       ; FSM:inst1|presentState[0] ;
; DIN1[*]   ; clk                       ; 5.759 ; 6.126 ; Rise       ; clk                       ;
;  DIN1[0]  ; clk                       ; 5.759 ; 6.126 ; Rise       ; clk                       ;
;  DIN1[1]  ; clk                       ; 5.585 ; 6.013 ; Rise       ; clk                       ;
;  DIN1[2]  ; clk                       ; 5.602 ; 5.943 ; Rise       ; clk                       ;
;  DIN1[3]  ; clk                       ; 4.944 ; 5.369 ; Rise       ; clk                       ;
; RunFSM    ; clk                       ; 3.231 ; 3.771 ; Rise       ; clk                       ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; MOP1[*]   ; FSM:inst1|presentState[0] ; -0.554 ; -1.043 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; -0.554 ; -1.043 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; -1.338 ; -1.793 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; -1.459 ; -1.991 ; Rise       ; FSM:inst1|presentState[0] ;
; MOP1[*]   ; FSM:inst1|presentState[0] ; -0.393 ; -0.882 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; -0.393 ; -0.882 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; -1.177 ; -1.632 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; -1.298 ; -1.830 ; Fall       ; FSM:inst1|presentState[0] ;
; DIN1[*]   ; clk                       ; -1.813 ; -2.295 ; Rise       ; clk                       ;
;  DIN1[0]  ; clk                       ; -2.617 ; -3.137 ; Rise       ; clk                       ;
;  DIN1[1]  ; clk                       ; -1.813 ; -2.295 ; Rise       ; clk                       ;
;  DIN1[2]  ; clk                       ; -1.865 ; -2.319 ; Rise       ; clk                       ;
;  DIN1[3]  ; clk                       ; -1.854 ; -2.353 ; Rise       ; clk                       ;
; RunFSM    ; clk                       ; -1.740 ; -2.214 ; Rise       ; clk                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port          ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------------+---------------------------+--------+--------+------------+---------------------------+
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 11.846 ; 11.863 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 11.846 ; 11.863 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 8.481  ; 8.501  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 9.454  ; 9.516  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 8.963  ; 9.081  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 9.282  ; 9.363  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 8.401  ; 8.301  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 8.609  ; 8.655  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 8.747  ; 8.729  ; Rise       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 12.007 ; 12.024 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 12.007 ; 12.024 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 8.642  ; 8.662  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 9.615  ; 9.677  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 9.124  ; 9.242  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 9.443  ; 9.524  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 8.562  ; 8.462  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 8.770  ; 8.816  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 8.908  ; 8.890  ; Fall       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; clk                       ; 10.359 ; 10.419 ; Rise       ; clk                       ;
;  segmentdisplay[0] ; clk                       ; 10.359 ; 10.419 ; Rise       ; clk                       ;
;  segmentdisplay[1] ; clk                       ; 9.104  ; 9.027  ; Rise       ; clk                       ;
;  segmentdisplay[2] ; clk                       ; 10.077 ; 10.045 ; Rise       ; clk                       ;
;  segmentdisplay[3] ; clk                       ; 9.586  ; 9.607  ; Rise       ; clk                       ;
;  segmentdisplay[4] ; clk                       ; 9.799  ; 9.890  ; Rise       ; clk                       ;
;  segmentdisplay[5] ; clk                       ; 8.872  ; 8.888  ; Rise       ; clk                       ;
;  segmentdisplay[6] ; clk                       ; 8.992  ; 9.189  ; Rise       ; clk                       ;
;  segmentdisplay[7] ; clk                       ; 9.270  ; 9.262  ; Rise       ; clk                       ;
+--------------------+---------------------------+--------+--------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port          ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 7.788 ; 7.831 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 8.221 ; 8.272 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 7.932 ; 7.910 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 8.871 ; 8.853 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 8.474 ; 8.428 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 8.609 ; 8.707 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 7.788 ; 7.831 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 7.988 ; 8.018 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 8.095 ; 8.096 ; Rise       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 7.917 ; 7.960 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 8.350 ; 8.401 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 8.061 ; 8.039 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 9.000 ; 8.982 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 8.603 ; 8.557 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 8.738 ; 8.836 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 7.917 ; 7.960 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 8.117 ; 8.147 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 8.224 ; 8.225 ; Fall       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; clk                       ; 8.017 ; 8.040 ; Rise       ; clk                       ;
;  segmentdisplay[0] ; clk                       ; 8.017 ; 8.040 ; Rise       ; clk                       ;
;  segmentdisplay[1] ; clk                       ; 8.303 ; 8.281 ; Rise       ; clk                       ;
;  segmentdisplay[2] ; clk                       ; 9.242 ; 9.224 ; Rise       ; clk                       ;
;  segmentdisplay[3] ; clk                       ; 8.916 ; 8.799 ; Rise       ; clk                       ;
;  segmentdisplay[4] ; clk                       ; 8.980 ; 9.078 ; Rise       ; clk                       ;
;  segmentdisplay[5] ; clk                       ; 8.159 ; 8.262 ; Rise       ; clk                       ;
;  segmentdisplay[6] ; clk                       ; 8.359 ; 8.389 ; Rise       ; clk                       ;
;  segmentdisplay[7] ; clk                       ; 8.466 ; 8.467 ; Rise       ; clk                       ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------+
; Propagation Delay                                                  ;
+------------+-------------------+--------+--------+--------+--------+
; Input Port ; Output Port       ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------------+--------+--------+--------+--------+
; DIN1[0]    ; segmentdisplay[0] ; 11.219 ; 11.279 ; 11.497 ; 11.534 ;
; DIN1[1]    ; segmentdisplay[0] ; 11.045 ; 11.105 ; 11.519 ; 11.533 ;
; DIN1[2]    ; segmentdisplay[0] ; 11.062 ; 11.122 ; 11.269 ; 11.283 ;
; DIN1[3]    ; segmentdisplay[0] ; 10.403 ; 10.464 ; 10.837 ; 10.889 ;
; debug      ; segmentdisplay[0] ; 8.860  ;        ;        ; 9.371  ;
; debug      ; segmentdisplay[1] ; 8.961  ; 8.781  ; 9.350  ; 9.384  ;
; debug      ; segmentdisplay[2] ; 9.914  ; 9.925  ; 10.389 ; 10.369 ;
; debug      ; segmentdisplay[3] ; 9.444  ; 9.361  ; 9.832  ; 9.934  ;
; debug      ; segmentdisplay[4] ; 9.638  ; 9.771  ; 10.115 ; 10.215 ;
; debug      ; segmentdisplay[5] ; 8.779  ; 8.797  ; 9.254  ; 9.239  ;
; debug      ; segmentdisplay[6] ; 8.989  ; 9.051  ; 9.462  ; 9.489  ;
; debug      ; segmentdisplay[7] ; 9.105  ; 9.139  ; 9.580  ; 9.579  ;
+------------+-------------------+--------+--------+--------+--------+


+--------------------------------------------------------------------+
; Minimum Propagation Delay                                          ;
+------------+-------------------+--------+--------+--------+--------+
; Input Port ; Output Port       ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------------+--------+--------+--------+--------+
; DIN1[0]    ; segmentdisplay[0] ; 10.337 ; 10.356 ; 10.892 ; 10.940 ;
; DIN1[1]    ; segmentdisplay[0] ; 10.283 ; 10.302 ; 10.823 ; 10.871 ;
; DIN1[2]    ; segmentdisplay[0] ; 9.929  ; 9.948  ; 10.438 ; 10.486 ;
; DIN1[3]    ; segmentdisplay[0] ; 9.755  ; 9.805  ; 10.249 ; 10.308 ;
; debug      ; segmentdisplay[0] ; 8.619  ;        ;        ; 9.112  ;
; debug      ; segmentdisplay[1] ; 8.294  ; 8.272  ; 8.778  ; 8.756  ;
; debug      ; segmentdisplay[2] ; 9.233  ; 9.215  ; 9.717  ; 9.699  ;
; debug      ; segmentdisplay[3] ; 8.798  ; 8.790  ; 9.273  ; 9.274  ;
; debug      ; segmentdisplay[4] ; 8.971  ; 9.069  ; 9.455  ; 9.553  ;
; debug      ; segmentdisplay[5] ; 8.150  ; 8.155  ; 8.634  ; 8.630  ;
; debug      ; segmentdisplay[6] ; 8.350  ; 8.380  ; 8.834  ; 8.864  ;
; debug      ; segmentdisplay[7] ; 8.457  ; 8.458  ; 8.941  ; 8.942  ;
+------------+-------------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                   ;
+-------------+-----------------+---------------------------+-------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                ; Note                    ;
+-------------+-----------------+---------------------------+-------------------------+
; 228.52 MHz  ; 228.52 MHz      ; clk                       ;                         ;
; 1506.02 MHz ; 436.3 MHz       ; FSM:inst1|presentState[0] ; limit due to hold check ;
+-------------+-----------------+---------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -5.319 ; -36.595       ;
; FSM:inst1|presentState[0] ; -1.376 ; -6.415        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; FSM:inst1|presentState[0] ; -1.179 ; -9.725        ;
; clk                       ; 0.284  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.821 ; -14.237              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.583 ; 0.000                ;
+-------+-------+----------------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -16.000       ;
; FSM:inst1|presentState[0] ; 0.381  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; -5.319 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.298     ; 4.506      ;
; -5.046 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.298     ; 4.233      ;
; -5.037 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 4.225      ;
; -4.935 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 4.123      ;
; -4.855 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 4.043      ;
; -4.814 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.284     ; 4.015      ;
; -4.764 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 3.952      ;
; -4.689 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.168     ; 4.506      ;
; -4.653 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.296     ; 3.842      ;
; -4.649 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.296     ; 3.838      ;
; -4.578 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 3.766      ;
; -4.577 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.285     ; 3.777      ;
; -4.526 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.285     ; 3.726      ;
; -4.416 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.168     ; 4.233      ;
; -4.407 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.167     ; 4.225      ;
; -4.305 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.167     ; 4.123      ;
; -4.225 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.167     ; 4.043      ;
; -4.186 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.298     ; 3.373      ;
; -4.184 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.154     ; 4.015      ;
; -4.134 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.167     ; 3.952      ;
; -4.064 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.285     ; 3.264      ;
; -4.023 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.166     ; 3.842      ;
; -4.019 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.166     ; 3.838      ;
; -3.948 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.167     ; 3.766      ;
; -3.947 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.155     ; 3.777      ;
; -3.933 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.296     ; 3.122      ;
; -3.904 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 3.092      ;
; -3.900 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 3.088      ;
; -3.896 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.155     ; 3.726      ;
; -3.660 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.296     ; 2.849      ;
; -3.556 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.168     ; 3.373      ;
; -3.441 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.296     ; 2.630      ;
; -3.434 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.155     ; 3.264      ;
; -3.431 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.295     ; 2.621      ;
; -3.376 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.055     ; 4.316      ;
; -3.303 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.166     ; 3.122      ;
; -3.274 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.167     ; 3.092      ;
; -3.270 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.167     ; 3.088      ;
; -3.250 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.295     ; 2.440      ;
; -3.134 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 1.000        ; -0.054     ; 4.075      ;
; -3.116 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.295     ; 2.306      ;
; -3.116 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.295     ; 2.306      ;
; -3.097 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.055     ; 4.037      ;
; -3.073 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.055     ; 4.013      ;
; -3.036 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.976      ;
; -3.035 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.975      ;
; -3.030 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.166     ; 2.849      ;
; -2.993 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.933      ;
; -2.916 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.421     ; 1.980      ;
; -2.916 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.421     ; 1.980      ;
; -2.878 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 1.000        ; -0.054     ; 3.819      ;
; -2.840 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.422     ; 1.903      ;
; -2.816 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 1.000        ; -0.054     ; 3.757      ;
; -2.811 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.166     ; 2.630      ;
; -2.801 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.165     ; 2.621      ;
; -2.792 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.732      ;
; -2.784 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.422     ; 1.847      ;
; -2.771 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.420     ; 1.836      ;
; -2.761 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.294     ; 1.952      ;
; -2.758 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 1.000        ; -0.039     ; 3.714      ;
; -2.758 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.421     ; 1.822      ;
; -2.756 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 1.000        ; -0.039     ; 3.712      ;
; -2.752 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 1.000        ; -0.039     ; 3.708      ;
; -2.750 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.690      ;
; -2.739 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.421     ; 1.803      ;
; -2.739 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.421     ; 1.803      ;
; -2.718 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.658      ;
; -2.705 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.296     ; 1.894      ;
; -2.694 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 1.882      ;
; -2.674 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.614      ;
; -2.671 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.611      ;
; -2.644 ; datapath:inst|REG:REGB|Q[3] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.584      ;
; -2.642 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 1.830      ;
; -2.631 ; datapath:inst|REG:REGA|Q[3] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.571      ;
; -2.620 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.165     ; 2.440      ;
; -2.599 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 1.000        ; -0.054     ; 3.540      ;
; -2.559 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.296     ; 1.748      ;
; -2.524 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.298     ; 1.711      ;
; -2.497 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 1.000        ; -0.039     ; 3.453      ;
; -2.486 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.165     ; 2.306      ;
; -2.486 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.165     ; 2.306      ;
; -2.464 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.298     ; 1.651      ;
; -2.412 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.296     ; 1.601      ;
; -2.355 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[0] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.295      ;
; -2.353 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.293      ;
; -2.302 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.296     ; 1.491      ;
; -2.286 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.291     ; 1.980      ;
; -2.286 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.291     ; 1.980      ;
; -2.242 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 1.430      ;
; -2.220 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 1.408      ;
; -2.210 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.292     ; 1.903      ;
; -2.183 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 1.371      ;
; -2.154 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.292     ; 1.847      ;
; -2.141 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.290     ; 1.836      ;
; -2.131 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.164     ; 1.952      ;
; -2.128 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.291     ; 1.822      ;
; -2.109 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.291     ; 1.803      ;
; -2.109 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.291     ; 1.803      ;
; -2.084 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[0] ; clk                       ; clk         ; 1.000        ; -0.055     ; 3.024      ;
; -2.075 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.166     ; 1.894      ;
+--------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FSM:inst1|presentState[0]'                                                                                                         ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.376 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[2]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.869      ; 2.183      ;
; -1.277 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.868      ; 1.943      ;
; -1.264 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.870      ; 1.938      ;
; -1.263 ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[1]        ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.871      ; 1.881      ;
; -1.235 ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[0]        ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.860      ; 1.871      ;
; -1.120 ; FSM:inst1|presentState[2] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.870      ; 1.794      ;
; -0.980 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[2]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.765      ; 2.183      ;
; -0.912 ; FSM:inst1|presentState[3] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.868      ; 1.578      ;
; -0.881 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.764      ; 1.943      ;
; -0.868 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.766      ; 1.938      ;
; -0.867 ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[1]        ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.767      ; 1.881      ;
; -0.839 ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[0]        ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.756      ; 1.871      ;
; -0.724 ; FSM:inst1|presentState[2] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.766      ; 1.794      ;
; -0.516 ; FSM:inst1|presentState[3] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.764      ; 1.578      ;
; 0.168  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.178      ; 2.947      ;
; 0.242  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.179      ; 2.914      ;
; 0.295  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.282      ; 2.924      ;
; 0.363  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.179      ; 2.756      ;
; 0.367  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.180      ; 2.898      ;
; 0.372  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.176      ; 2.932      ;
; 0.379  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.296      ; 2.802      ;
; 0.406  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.176      ; 2.819      ;
; 0.407  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.283      ; 2.853      ;
; 0.450  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.283      ; 2.773      ;
; 0.455  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.400      ; 2.830      ;
; 0.485  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.167      ; 2.648      ;
; 0.502  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.280      ; 2.906      ;
; 0.507  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.297      ; 2.914      ;
; 0.520  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.284      ; 2.849      ;
; 0.534  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.179      ; 2.584      ;
; 0.534  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.280      ; 2.795      ;
; 0.613  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.283      ; 2.609      ;
; 0.643  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.401      ; 2.882      ;
; 0.643  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 3.271      ; 2.594      ;
; 0.691  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.178      ; 2.924      ;
; 0.772  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.282      ; 2.947      ;
; 0.803  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.179      ; 2.853      ;
; 0.846  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.179      ; 2.773      ;
; 0.846  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.283      ; 2.914      ;
; 0.851  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.296      ; 2.830      ;
; 0.898  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.176      ; 2.906      ;
; 0.916  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.180      ; 2.849      ;
; 0.930  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.176      ; 2.795      ;
; 0.967  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.283      ; 2.756      ;
; 0.971  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.284      ; 2.898      ;
; 0.976  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.280      ; 2.932      ;
; 0.983  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.400      ; 2.802      ;
; 1.009  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.179      ; 2.609      ;
; 1.010  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.280      ; 2.819      ;
; 1.039  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.297      ; 2.882      ;
; 1.039  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.167      ; 2.594      ;
; 1.089  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.271      ; 2.648      ;
; 1.111  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.401      ; 2.914      ;
; 1.138  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 3.283      ; 2.584      ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FSM:inst1|presentState[0]'                                                                                                          ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.179 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.444      ; 2.465      ;
; -1.122 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.567      ; 2.645      ;
; -1.083 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.431      ; 2.548      ;
; -1.016 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.314      ; 2.498      ;
; -1.015 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.568      ; 2.753      ;
; -1.005 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.301      ; 2.496      ;
; -0.989 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.443      ; 2.654      ;
; -0.959 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.437      ; 2.678      ;
; -0.950 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.441      ; 2.691      ;
; -0.907 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.438      ; 2.731      ;
; -0.877 ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.444      ; 2.767      ;
; -0.863 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.443      ; 2.780      ;
; -0.844 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.313      ; 2.669      ;
; -0.841 ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.440      ; 2.799      ;
; -0.838 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.311      ; 2.673      ;
; -0.806 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.442      ; 2.836      ;
; -0.787 ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.314      ; 2.727      ;
; -0.783 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.313      ; 2.730      ;
; -0.726 ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.310      ; 2.784      ;
; -0.697 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 3.312      ; 2.815      ;
; -0.646 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.444      ; 2.498      ;
; -0.635 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.431      ; 2.496      ;
; -0.589 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.567      ; 2.678      ;
; -0.549 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.314      ; 2.465      ;
; -0.537 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.568      ; 2.731      ;
; -0.492 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.437      ; 2.645      ;
; -0.474 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.443      ; 2.669      ;
; -0.468 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.441      ; 2.673      ;
; -0.453 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.301      ; 2.548      ;
; -0.417 ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.444      ; 2.727      ;
; -0.413 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.443      ; 2.730      ;
; -0.385 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.438      ; 2.753      ;
; -0.359 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.313      ; 2.654      ;
; -0.356 ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.440      ; 2.784      ;
; -0.327 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.442      ; 2.815      ;
; -0.320 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.311      ; 2.691      ;
; -0.247 ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.314      ; 2.767      ;
; -0.233 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.313      ; 2.780      ;
; -0.211 ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.310      ; 2.799      ;
; -0.176 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 3.312      ; 2.836      ;
; 0.456  ; FSM:inst1|presentState[3] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.980      ; 1.466      ;
; 0.693  ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[1]        ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.982      ; 1.705      ;
; 0.696  ; FSM:inst1|presentState[2] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.981      ; 1.707      ;
; 0.770  ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[0]        ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.971      ; 1.771      ;
; 0.817  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.981      ; 1.828      ;
; 0.820  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.980      ; 1.830      ;
; 0.826  ; FSM:inst1|presentState[3] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.110      ; 1.466      ;
; 1.012  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[2]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.980      ; 2.022      ;
; 1.063  ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[1]        ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.112      ; 1.705      ;
; 1.066  ; FSM:inst1|presentState[2] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.111      ; 1.707      ;
; 1.140  ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[0]        ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.101      ; 1.771      ;
; 1.187  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.111      ; 1.828      ;
; 1.190  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.110      ; 1.830      ;
; 1.382  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[2]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 1.110      ; 2.022      ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                     ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.284 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 2.411      ; 3.049      ;
; 0.316 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[2]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 0.519      ;
; 0.346 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 2.411      ; 3.111      ;
; 0.386 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 2.411      ; 3.151      ;
; 0.386 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 2.411      ; 3.151      ;
; 0.510 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[1]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 0.713      ;
; 0.516 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[2]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 0.719      ;
; 0.570 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 2.218      ; 3.142      ;
; 0.573 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[1]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 0.776      ;
; 0.724 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[3]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 0.927      ;
; 0.739 ; datapath:inst|REG:REGB|Q[3] ; datapath:inst|REG:REGA|Q[3] ; clk                       ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.799 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[3]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 1.002      ;
; 0.856 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGA|Q[1] ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.075      ;
; 0.899 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[0]   ; clk                       ; clk         ; 0.000        ; -0.112     ; 0.951      ;
; 0.904 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 2.411      ; 3.169      ;
; 0.918 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[3]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 1.121      ;
; 0.919 ; datapath:inst|REG:REGA|Q[3] ; datapath:inst|REG:REGA|Q[3] ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.138      ;
; 0.933 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 2.411      ; 3.198      ;
; 0.963 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 2.411      ; 3.228      ;
; 0.990 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGA|Q[1] ; clk                       ; clk         ; 0.000        ; 0.054      ; 1.208      ;
; 0.993 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGA|Q[2] ; clk                       ; clk         ; 0.000        ; 0.054      ; 1.211      ;
; 1.014 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 2.411      ; 3.279      ;
; 1.020 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGA|Q[2] ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.239      ;
; 1.043 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[3]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 1.246      ;
; 1.062 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[1]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 1.265      ;
; 1.098 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGA|Q[0] ; clk                       ; clk         ; 0.000        ; 0.054      ; 1.316      ;
; 1.121 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[2]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 1.324      ;
; 1.179 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 2.218      ; 3.251      ;
; 1.278 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGA|Q[0] ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.497      ;
; 1.314 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[1]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 1.517      ;
; 1.376 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[2]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 1.579      ;
; 1.398 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[0]   ; clk                       ; clk         ; 0.000        ; -0.112     ; 1.450      ;
; 1.420 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[0] ; clk                       ; clk         ; 0.000        ; 0.054      ; 1.638      ;
; 1.464 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[0]   ; clk                       ; clk         ; 0.000        ; -0.112     ; 1.516      ;
; 1.507 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[0]   ; clk                       ; clk         ; 0.000        ; -0.112     ; 1.559      ;
; 1.581 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.054      ; 1.799      ;
; 1.631 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.958     ; 0.847      ;
; 1.683 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 0.898      ;
; 1.695 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 0.910      ;
; 1.754 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 0.969      ;
; 1.768 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 0.000        ; 0.055      ; 1.987      ;
; 1.797 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.012      ;
; 1.818 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[0] ; clk                       ; clk         ; 0.000        ; 0.055      ; 2.037      ;
; 1.822 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.956     ; 1.040      ;
; 1.824 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.958     ; 1.040      ;
; 1.875 ; datapath:inst|REG:REGA|Q[3] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.055      ; 2.094      ;
; 1.878 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.093      ;
; 1.881 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.096      ;
; 1.886 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.956     ; 1.104      ;
; 1.907 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.956     ; 1.125      ;
; 1.908 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.123      ;
; 1.931 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.146      ;
; 1.955 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.170      ;
; 2.092 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.055      ; 2.311      ;
; 2.176 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.956     ; 1.394      ;
; 2.177 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.958     ; 1.393      ;
; 2.193 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 0.000        ; 0.054      ; 2.411      ;
; 2.227 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.442      ;
; 2.235 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.062     ; 0.847      ;
; 2.255 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.470      ;
; 2.266 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.958     ; 1.482      ;
; 2.284 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 0.000        ; 0.054      ; 2.502      ;
; 2.287 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.063     ; 0.898      ;
; 2.299 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.063     ; 0.910      ;
; 2.303 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.054      ; 2.521      ;
; 2.312 ; datapath:inst|REG:REGB|Q[3] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.055      ; 2.531      ;
; 2.316 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.531      ;
; 2.357 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.054      ; 2.575      ;
; 2.358 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.063     ; 0.969      ;
; 2.401 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.063     ; 1.012      ;
; 2.426 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.060     ; 1.040      ;
; 2.428 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.062     ; 1.040      ;
; 2.482 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.063     ; 1.093      ;
; 2.485 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.063     ; 1.096      ;
; 2.490 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.060     ; 1.104      ;
; 2.493 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.055      ; 2.712      ;
; 2.510 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.725      ;
; 2.511 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.060     ; 1.125      ;
; 2.512 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.063     ; 1.123      ;
; 2.513 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.728      ;
; 2.521 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.055      ; 2.740      ;
; 2.535 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.063     ; 1.146      ;
; 2.540 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.055      ; 2.759      ;
; 2.559 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.063     ; 1.170      ;
; 2.562 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.055      ; 2.781      ;
; 2.576 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 0.000        ; 0.039      ; 2.779      ;
; 2.602 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 0.000        ; 0.055      ; 2.821      ;
; 2.609 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.054      ; 2.827      ;
; 2.687 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.076     ; 1.785      ;
; 2.687 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.076     ; 1.785      ;
; 2.709 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.076     ; 1.807      ;
; 2.734 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.076     ; 1.832      ;
; 2.742 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.077     ; 1.839      ;
; 2.742 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.957      ;
; 2.753 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.968      ;
; 2.765 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.959     ; 1.980      ;
; 2.780 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.060     ; 1.394      ;
; 2.781 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.062     ; 1.393      ;
; 2.816 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -1.077     ; 1.913      ;
; 2.831 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.063     ; 1.442      ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                      ;
+--------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.821 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.298     ; 1.008      ;
; -1.821 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.298     ; 1.008      ;
; -1.821 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.298     ; 1.008      ;
; -1.792 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 0.980      ;
; -1.792 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 0.980      ;
; -1.792 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.297     ; 0.980      ;
; -1.699 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.298     ; 0.886      ;
; -1.699 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.298     ; 0.886      ;
; -1.191 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.168     ; 1.008      ;
; -1.191 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.168     ; 1.008      ;
; -1.191 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.168     ; 1.008      ;
; -1.162 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.167     ; 0.980      ;
; -1.162 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.167     ; 0.980      ;
; -1.162 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.167     ; 0.980      ;
; -1.069 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.168     ; 0.886      ;
; -1.069 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -1.168     ; 0.886      ;
+--------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                      ;
+-------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; 1.583 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.960     ; 0.797      ;
; 1.583 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.960     ; 0.797      ;
; 1.697 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.960     ; 0.911      ;
; 1.697 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.960     ; 0.911      ;
; 1.697 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.960     ; 0.911      ;
; 1.732 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.960     ; 0.946      ;
; 1.732 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.960     ; 0.946      ;
; 1.732 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.960     ; 0.946      ;
; 2.187 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.064     ; 0.797      ;
; 2.187 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.064     ; 0.797      ;
; 2.301 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.064     ; 0.911      ;
; 2.301 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.064     ; 0.911      ;
; 2.301 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.064     ; 0.911      ;
; 2.336 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.064     ; 0.946      ;
; 2.336 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.064     ; 0.946      ;
; 2.336 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -1.064     ; 0.946      ;
+-------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[3] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[1] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[3] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[0] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[2] ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[3] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[0]   ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[0] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[2] ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[1] ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[1]   ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[2]   ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[3]   ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[4]   ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                 ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGA|Q[1]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGA|Q[3]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGB|Q[0]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGB|Q[2]|clk          ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGB|Q[3]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[0]|clk   ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGA|Q[0]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGA|Q[2]|clk          ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGB|Q[1]|clk          ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]   ;
; 0.348  ; 0.348        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk     ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[1]|clk   ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[2]|clk   ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[3]|clk   ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[4]|clk   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[1]   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[2]   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[3]   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[4]   ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[0]   ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[1] ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[3] ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[0] ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[2] ;
; 0.418  ; 0.634        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[3] ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[0] ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[2] ;
; 0.419  ; 0.635        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[1] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                 ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[1]|clk   ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[2]|clk   ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[3]|clk   ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[4]|clk   ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]   ;
; 0.651  ; 0.651        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk     ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[0]|clk   ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGA|Q[1]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGA|Q[3]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGB|Q[0]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGB|Q[2]|clk          ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGB|Q[3]|clk          ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGA|Q[0]|clk          ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGA|Q[2]|clk          ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGB|Q[1]|clk          ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FSM:inst1|presentState[0]'                                                            ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Load_A|datac           ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Load_B|datac           ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Load_B             ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Load_A             ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|out_state[0]|datad     ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|out_state[1]|datad     ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|out_state[2]|datad     ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|ALUop[1]|datad         ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|ALUop[2]|datad         ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Input_Select[0]|datad  ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Input_Select[1]|datad  ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Input_Select[2]|datad  ;
; 0.392 ; 0.392        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Reset|datad            ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2clkctrl|inclk[0] ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2clkctrl|outclk   ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|ALUop[0]|datad         ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|out_state[0]       ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|out_state[1]       ;
; 0.413 ; 0.413        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|out_state[2]       ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[1]           ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[2]           ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Input_Select[0]    ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Input_Select[1]    ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Input_Select[2]    ;
; 0.416 ; 0.416        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Reset              ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[0]           ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2|dataa           ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~0|combout         ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2|combout         ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~0|datad           ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~1|datad           ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2|combout         ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2|datac           ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~1|combout         ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[0]           ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[1]           ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[2]           ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[0]    ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[1]    ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[2]    ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Reset              ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[1]       ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[2]       ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[0]       ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Load_A|datac           ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Load_B|datac           ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[0]|datad         ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Load_B             ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[1]|datad  ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2clkctrl|inclk[0] ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2clkctrl|outclk   ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[1]|datad         ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[2]|datad         ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[0]|datad  ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[2]|datad  ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Reset|datad            ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Load_A             ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[0]|datad     ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[1]|datad     ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[2]|datad     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[0]|datad     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|presentState[0]|q      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|presentState[0]|q      ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Load_A             ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[1]|datad     ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[2]|datad     ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Load_B             ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[1]|datad         ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[2]|datad         ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[0]|datad  ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[1]|datad  ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[2]|datad  ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Reset|datad            ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2clkctrl|inclk[0] ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2clkctrl|outclk   ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[0]|datad         ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Load_A|datac           ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Load_B|datac           ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[0]       ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[1]       ;
; 0.523 ; 0.523        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[2]       ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[1]           ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[2]           ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[0]    ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[2]    ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Reset              ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[1]    ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[0]           ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~1|combout         ;
; 0.538 ; 0.538        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2|datac           ;
; 0.541 ; 0.541        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2|combout         ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~0|datad           ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~1|datad           ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2|combout         ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~0|combout         ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2|dataa           ;
; 0.573 ; 0.573        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[0]           ;
; 0.574 ; 0.574        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Input_Select[1]    ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[1]           ;
; 0.575 ; 0.575        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[2]           ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; MOP1[*]   ; FSM:inst1|presentState[0] ; 4.133 ; 4.581 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; 3.063 ; 3.400 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; 4.133 ; 4.581 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; 3.384 ; 3.823 ; Rise       ; FSM:inst1|presentState[0] ;
; MOP1[*]   ; FSM:inst1|presentState[0] ; 4.029 ; 4.477 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; 2.959 ; 3.296 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; 4.029 ; 4.477 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; 3.280 ; 3.719 ; Fall       ; FSM:inst1|presentState[0] ;
; DIN1[*]   ; clk                       ; 5.101 ; 5.400 ; Rise       ; clk                       ;
;  DIN1[0]  ; clk                       ; 5.101 ; 5.400 ; Rise       ; clk                       ;
;  DIN1[1]  ; clk                       ; 4.939 ; 5.298 ; Rise       ; clk                       ;
;  DIN1[2]  ; clk                       ; 4.954 ; 5.211 ; Rise       ; clk                       ;
;  DIN1[3]  ; clk                       ; 4.373 ; 4.755 ; Rise       ; clk                       ;
; RunFSM    ; clk                       ; 2.828 ; 3.216 ; Rise       ; clk                       ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; MOP1[*]   ; FSM:inst1|presentState[0] ; -0.518 ; -0.893 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; -0.518 ; -0.893 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; -1.196 ; -1.574 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; -1.353 ; -1.754 ; Rise       ; FSM:inst1|presentState[0] ;
; MOP1[*]   ; FSM:inst1|presentState[0] ; -0.388 ; -0.763 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; -0.388 ; -0.763 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; -1.066 ; -1.444 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; -1.223 ; -1.624 ; Fall       ; FSM:inst1|presentState[0] ;
; DIN1[*]   ; clk                       ; -1.561 ; -1.943 ; Rise       ; clk                       ;
;  DIN1[0]  ; clk                       ; -2.293 ; -2.710 ; Rise       ; clk                       ;
;  DIN1[1]  ; clk                       ; -1.561 ; -1.943 ; Rise       ; clk                       ;
;  DIN1[2]  ; clk                       ; -1.612 ; -1.970 ; Rise       ; clk                       ;
;  DIN1[3]  ; clk                       ; -1.599 ; -2.011 ; Rise       ; clk                       ;
; RunFSM    ; clk                       ; -1.473 ; -1.841 ; Rise       ; clk                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port          ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------------+---------------------------+--------+--------+------------+---------------------------+
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 10.922 ; 10.898 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 10.922 ; 10.898 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 7.805  ; 7.882  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 8.805  ; 8.762  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 8.308  ; 8.326  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 8.606  ; 8.604  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 7.789  ; 7.656  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 7.978  ; 7.963  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 8.098  ; 8.013  ; Rise       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 11.052 ; 11.028 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 11.052 ; 11.028 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 7.935  ; 8.012  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 8.935  ; 8.892  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 8.438  ; 8.456  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 8.736  ; 8.734  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 7.919  ; 7.786  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 8.108  ; 8.093  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 8.228  ; 8.143  ; Fall       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; clk                       ; 9.601  ; 9.617  ; Rise       ; clk                       ;
;  segmentdisplay[0] ; clk                       ; 9.601  ; 9.617  ; Rise       ; clk                       ;
;  segmentdisplay[1] ; clk                       ; 8.422  ; 8.424  ; Rise       ; clk                       ;
;  segmentdisplay[2] ; clk                       ; 9.422  ; 9.304  ; Rise       ; clk                       ;
;  segmentdisplay[3] ; clk                       ; 8.925  ; 8.863  ; Rise       ; clk                       ;
;  segmentdisplay[4] ; clk                       ; 9.142  ; 9.147  ; Rise       ; clk                       ;
;  segmentdisplay[5] ; clk                       ; 8.275  ; 8.245  ; Rise       ; clk                       ;
;  segmentdisplay[6] ; clk                       ; 8.391  ; 8.507  ; Rise       ; clk                       ;
;  segmentdisplay[7] ; clk                       ; 8.638  ; 8.560  ; Rise       ; clk                       ;
+--------------------+---------------------------+--------+--------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port          ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 7.246 ; 7.233 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 7.652 ; 7.625 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 7.316 ; 7.366 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 8.280 ; 8.176 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 7.860 ; 7.745 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 8.018 ; 8.030 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 7.246 ; 7.233 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 7.426 ; 7.399 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 7.527 ; 7.458 ; Rise       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 7.350 ; 7.337 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 7.756 ; 7.729 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 7.420 ; 7.470 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 8.384 ; 8.280 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 7.964 ; 7.849 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 8.122 ; 8.134 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 7.350 ; 7.337 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 7.530 ; 7.503 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 7.631 ; 7.562 ; Fall       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; clk                       ; 7.546 ; 7.525 ; Rise       ; clk                       ;
;  segmentdisplay[0] ; clk                       ; 7.546 ; 7.525 ; Rise       ; clk                       ;
;  segmentdisplay[1] ; clk                       ; 7.772 ; 7.822 ; Rise       ; clk                       ;
;  segmentdisplay[2] ; clk                       ; 8.736 ; 8.632 ; Rise       ; clk                       ;
;  segmentdisplay[3] ; clk                       ; 8.330 ; 8.201 ; Rise       ; clk                       ;
;  segmentdisplay[4] ; clk                       ; 8.474 ; 8.486 ; Rise       ; clk                       ;
;  segmentdisplay[5] ; clk                       ; 7.702 ; 7.703 ; Rise       ; clk                       ;
;  segmentdisplay[6] ; clk                       ; 7.882 ; 7.855 ; Rise       ; clk                       ;
;  segmentdisplay[7] ; clk                       ; 7.983 ; 7.914 ; Rise       ; clk                       ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------+
; Propagation Delay                                                  ;
+------------+-------------------+--------+--------+--------+--------+
; Input Port ; Output Port       ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------------+--------+--------+--------+--------+
; DIN1[0]    ; segmentdisplay[0] ; 10.327 ; 10.343 ; 10.543 ; 10.519 ;
; DIN1[1]    ; segmentdisplay[0] ; 10.165 ; 10.181 ; 10.561 ; 10.537 ;
; DIN1[2]    ; segmentdisplay[0] ; 10.180 ; 10.196 ; 10.334 ; 10.310 ;
; DIN1[3]    ; segmentdisplay[0] ; 9.599  ; 9.615  ; 9.989  ; 9.997  ;
; debug      ; segmentdisplay[0] ; 8.242  ;        ;        ; 8.560  ;
; debug      ; segmentdisplay[1] ; 8.244  ; 8.158  ; 8.545  ; 8.645  ;
; debug      ; segmentdisplay[2] ; 9.230  ; 9.148  ; 9.602  ; 9.492  ;
; debug      ; segmentdisplay[3] ; 8.749  ; 8.597  ; 9.048  ; 9.055  ;
; debug      ; segmentdisplay[4] ; 8.951  ; 8.992  ; 9.322  ; 9.334  ;
; debug      ; segmentdisplay[5] ; 8.143  ; 8.114  ; 8.517  ; 8.457  ;
; debug      ; segmentdisplay[6] ; 8.333  ; 8.333  ; 8.706  ; 8.675  ;
; debug      ; segmentdisplay[7] ; 8.443  ; 8.401  ; 8.815  ; 8.742  ;
+------------+-------------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+-------------------+-------+-------+-------+-------+
; Input Port ; Output Port       ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------------+-------+-------+-------+-------+
; DIN1[0]    ; segmentdisplay[0] ; 9.550 ; 9.530 ; 9.993 ; 9.997 ;
; DIN1[1]    ; segmentdisplay[0] ; 9.506 ; 9.486 ; 9.923 ; 9.927 ;
; DIN1[2]    ; segmentdisplay[0] ; 9.183 ; 9.163 ; 9.590 ; 9.594 ;
; DIN1[3]    ; segmentdisplay[0] ; 9.046 ; 9.053 ; 9.430 ; 9.443 ;
; debug      ; segmentdisplay[0] ; 8.028 ;       ;       ; 8.339 ;
; debug      ; segmentdisplay[1] ; 7.663 ; 7.713 ; 8.047 ; 8.097 ;
; debug      ; segmentdisplay[2] ; 8.627 ; 8.523 ; 9.011 ; 8.907 ;
; debug      ; segmentdisplay[3] ; 8.173 ; 8.092 ; 8.551 ; 8.476 ;
; debug      ; segmentdisplay[4] ; 8.365 ; 8.377 ; 8.749 ; 8.761 ;
; debug      ; segmentdisplay[5] ; 7.593 ; 7.546 ; 7.977 ; 7.924 ;
; debug      ; segmentdisplay[6] ; 7.773 ; 7.746 ; 8.157 ; 8.130 ;
; debug      ; segmentdisplay[7] ; 7.874 ; 7.805 ; 8.258 ; 8.189 ;
+------------+-------------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.243 ; -21.580       ;
; FSM:inst1|presentState[0] ; -0.556 ; -2.576        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; FSM:inst1|presentState[0] ; -0.869 ; -7.505        ;
; clk                       ; 0.154  ; 0.000         ;
+---------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.116 ; -8.690               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.107 ; 0.000                ;
+-------+-------+----------------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -3.000 ; -16.504       ;
; FSM:inst1|presentState[0] ; 0.287  ; 0.000         ;
+---------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                     ;
+--------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; -3.243 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.951     ; 2.769      ;
; -3.093 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.951     ; 2.619      ;
; -3.072 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 2.599      ;
; -3.022 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 2.549      ;
; -2.998 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.940     ; 2.535      ;
; -2.975 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 2.502      ;
; -2.922 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 2.449      ;
; -2.912 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.941     ; 2.448      ;
; -2.905 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.941     ; 2.441      ;
; -2.891 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.949     ; 2.419      ;
; -2.853 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.949     ; 2.381      ;
; -2.832 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 2.359      ;
; -2.650 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.858     ; 2.769      ;
; -2.594 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.940     ; 2.131      ;
; -2.527 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 2.054      ;
; -2.500 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.858     ; 2.619      ;
; -2.479 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.857     ; 2.599      ;
; -2.429 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.857     ; 2.549      ;
; -2.405 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.847     ; 2.535      ;
; -2.405 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.949     ; 1.933      ;
; -2.396 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.949     ; 1.924      ;
; -2.382 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.857     ; 2.502      ;
; -2.358 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.949     ; 1.886      ;
; -2.329 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.857     ; 2.449      ;
; -2.319 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.848     ; 2.448      ;
; -2.312 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.848     ; 2.441      ;
; -2.298 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.856     ; 2.419      ;
; -2.260 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.856     ; 2.381      ;
; -2.239 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.857     ; 2.359      ;
; -2.192 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.949     ; 1.720      ;
; -2.135 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.948     ; 1.664      ;
; -2.108 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.948     ; 1.637      ;
; -2.060 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.947     ; 1.590      ;
; -2.001 ; FSM:inst1|ALUop[0]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.847     ; 2.131      ;
; -1.966 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.948     ; 1.495      ;
; -1.965 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.948     ; 1.494      ;
; -1.934 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.857     ; 2.054      ;
; -1.830 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.022     ; 1.285      ;
; -1.830 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.022     ; 1.285      ;
; -1.812 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.856     ; 1.933      ;
; -1.803 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.856     ; 1.924      ;
; -1.790 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.023     ; 1.244      ;
; -1.765 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.856     ; 1.886      ;
; -1.756 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.022     ; 1.211      ;
; -1.742 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.020     ; 1.199      ;
; -1.732 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.683      ;
; -1.726 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.020     ; 1.183      ;
; -1.717 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.947     ; 1.247      ;
; -1.714 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.021     ; 1.170      ;
; -1.714 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -1.021     ; 1.170      ;
; -1.649 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 1.176      ;
; -1.615 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.949     ; 1.143      ;
; -1.605 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 1.000        ; -0.035     ; 2.557      ;
; -1.599 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.856     ; 1.720      ;
; -1.583 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 1.110      ;
; -1.544 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.949     ; 1.072      ;
; -1.542 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.855     ; 1.664      ;
; -1.540 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.491      ;
; -1.528 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 1.000        ; -0.025     ; 2.490      ;
; -1.527 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 1.000        ; -0.025     ; 2.489      ;
; -1.526 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.477      ;
; -1.520 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.951     ; 1.046      ;
; -1.515 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.855     ; 1.637      ;
; -1.505 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.456      ;
; -1.497 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 1.000        ; -0.025     ; 2.459      ;
; -1.489 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.440      ;
; -1.478 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.949     ; 1.006      ;
; -1.472 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 0.999      ;
; -1.467 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.418      ;
; -1.467 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.854     ; 1.590      ;
; -1.461 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 1.000        ; -0.035     ; 2.413      ;
; -1.409 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.360      ;
; -1.388 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.949     ; 0.916      ;
; -1.373 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.855     ; 1.495      ;
; -1.372 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.855     ; 1.494      ;
; -1.371 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.322      ;
; -1.361 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 1.000        ; -0.035     ; 2.313      ;
; -1.349 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 0.876      ;
; -1.346 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.949     ; 0.874      ;
; -1.342 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.293      ;
; -1.338 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.949     ; 0.866      ;
; -1.335 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 1.000        ; -0.025     ; 2.297      ;
; -1.317 ; datapath:inst|REG:REGA|Q[3] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.268      ;
; -1.297 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.248      ;
; -1.289 ; datapath:inst|REG:REGB|Q[3] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.240      ;
; -1.274 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.225      ;
; -1.269 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 1.000        ; -0.035     ; 2.221      ;
; -1.252 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 0.779      ;
; -1.237 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.929     ; 1.285      ;
; -1.237 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.929     ; 1.285      ;
; -1.197 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.930     ; 1.244      ;
; -1.163 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.929     ; 1.211      ;
; -1.149 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.927     ; 1.199      ;
; -1.133 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.927     ; 1.183      ;
; -1.128 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 1.000        ; -0.036     ; 2.079      ;
; -1.124 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.854     ; 1.247      ;
; -1.121 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.928     ; 1.170      ;
; -1.121 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.928     ; 1.170      ;
; -1.110 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[0] ; clk                       ; clk         ; 1.000        ; -0.035     ; 2.062      ;
; -1.056 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.857     ; 1.176      ;
+--------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FSM:inst1|presentState[0]'                                                                                                         ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.556 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[2]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.657      ; 1.363      ;
; -0.553 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.656      ; 1.262      ;
; -0.545 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.658      ; 1.257      ;
; -0.488 ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[1]        ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.660      ; 1.165      ;
; -0.454 ; FSM:inst1|presentState[2] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.658      ; 1.166      ;
; -0.434 ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[0]        ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.651      ; 1.122      ;
; -0.316 ; FSM:inst1|presentState[3] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 0.500        ; 0.656      ; 1.025      ;
; -0.130 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[2]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.583      ; 1.363      ;
; -0.127 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.582      ; 1.262      ;
; -0.119 ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.584      ; 1.257      ;
; -0.062 ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[1]        ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.586      ; 1.165      ;
; -0.028 ; FSM:inst1|presentState[2] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.584      ; 1.166      ;
; -0.008 ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[0]        ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.577      ; 1.122      ;
; 0.110  ; FSM:inst1|presentState[3] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 1.000        ; 0.582      ; 1.025      ;
; 0.261  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.125      ; 1.996      ;
; 0.334  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.125      ; 1.950      ;
; 0.380  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.125      ; 1.876      ;
; 0.395  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.193      ; 1.901      ;
; 0.404  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.122      ; 1.983      ;
; 0.424  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.126      ; 1.941      ;
; 0.451  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.123      ; 1.885      ;
; 0.497  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.196      ; 1.965      ;
; 0.526  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.116      ; 1.742      ;
; 0.535  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.126      ; 1.728      ;
; 0.585  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.199      ; 1.746      ;
; 0.623  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.199      ; 1.735      ;
; 0.678  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.199      ; 1.652      ;
; 0.703  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.267      ; 1.667      ;
; 0.709  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.196      ; 1.752      ;
; 0.711  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.200      ; 1.728      ;
; 0.747  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.197      ; 1.663      ;
; 0.803  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.200      ; 1.534      ;
; 0.810  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.190      ; 1.532      ;
; 0.826  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.500        ; 2.270      ; 1.710      ;
; 0.835  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.199      ; 1.996      ;
; 0.908  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.199      ; 1.950      ;
; 0.954  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.199      ; 1.876      ;
; 0.969  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.267      ; 1.901      ;
; 0.978  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.196      ; 1.983      ;
; 0.998  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.200      ; 1.941      ;
; 1.011  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.125      ; 1.746      ;
; 1.025  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.197      ; 1.885      ;
; 1.049  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.125      ; 1.735      ;
; 1.071  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.270      ; 1.965      ;
; 1.100  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.190      ; 1.742      ;
; 1.104  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.125      ; 1.652      ;
; 1.109  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.200      ; 1.728      ;
; 1.129  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.193      ; 1.667      ;
; 1.135  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.122      ; 1.752      ;
; 1.137  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.126      ; 1.728      ;
; 1.173  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.123      ; 1.663      ;
; 1.229  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.126      ; 1.534      ;
; 1.236  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.116      ; 1.532      ;
; 1.252  ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 1.000        ; 2.196      ; 1.710      ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FSM:inst1|presentState[0]'                                                                                                          ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.869 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.214      ; 1.470      ;
; -0.854 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.204      ; 1.475      ;
; -0.831 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.284      ; 1.578      ;
; -0.790 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.286      ; 1.621      ;
; -0.787 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.307      ; 1.645      ;
; -0.748 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.213      ; 1.590      ;
; -0.745 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.297      ; 1.677      ;
; -0.743 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.211      ; 1.593      ;
; -0.707 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.377      ; 1.795      ;
; -0.683 ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.214      ; 1.656      ;
; -0.676 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.213      ; 1.662      ;
; -0.656 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.212      ; 1.681      ;
; -0.655 ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.209      ; 1.679      ;
; -0.649 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.379      ; 1.855      ;
; -0.630 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.304      ; 1.799      ;
; -0.625 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.306      ; 1.806      ;
; -0.580 ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.307      ; 1.852      ;
; -0.569 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.306      ; 1.862      ;
; -0.538 ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.302      ; 1.889      ;
; -0.509 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 0.000        ; 2.305      ; 1.921      ;
; -0.462 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.307      ; 1.470      ;
; -0.447 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.297      ; 1.475      ;
; -0.424 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.377      ; 1.578      ;
; -0.383 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.379      ; 1.621      ;
; -0.341 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.306      ; 1.590      ;
; -0.336 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.304      ; 1.593      ;
; -0.276 ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.307      ; 1.656      ;
; -0.269 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.306      ; 1.662      ;
; -0.249 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.305      ; 1.681      ;
; -0.248 ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.302      ; 1.679      ;
; -0.194 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[1] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.214      ; 1.645      ;
; -0.152 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[0]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.204      ; 1.677      ;
; -0.114 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_B          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.284      ; 1.795      ;
; -0.056 ; FSM:inst1|presentState[0] ; FSM:inst1|Load_A          ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.286      ; 1.855      ;
; -0.037 ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[2]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.211      ; 1.799      ;
; -0.032 ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[2] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.213      ; 1.806      ;
; 0.013  ; FSM:inst1|presentState[0] ; FSM:inst1|Reset           ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.214      ; 1.852      ;
; 0.024  ; FSM:inst1|presentState[0] ; FSM:inst1|Input_Select[0] ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.213      ; 1.862      ;
; 0.055  ; FSM:inst1|presentState[0] ; FSM:inst1|out_state[2]    ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.209      ; 1.889      ;
; 0.084  ; FSM:inst1|presentState[0] ; FSM:inst1|ALUop[1]        ; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; -0.500       ; 2.212      ; 1.921      ;
; 0.134  ; FSM:inst1|presentState[3] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.724      ; 0.888      ;
; 0.256  ; FSM:inst1|presentState[2] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.725      ; 1.011      ;
; 0.309  ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[0]        ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.719      ; 1.058      ;
; 0.315  ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[1]        ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.727      ; 1.072      ;
; 0.328  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.725      ; 1.083      ;
; 0.332  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.724      ; 1.086      ;
; 0.508  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[2]    ; clk                       ; FSM:inst1|presentState[0] ; 0.000        ; 0.724      ; 1.262      ;
; 0.541  ; FSM:inst1|presentState[3] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 0.817      ; 0.888      ;
; 0.663  ; FSM:inst1|presentState[2] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 0.818      ; 1.011      ;
; 0.716  ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[0]        ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 0.812      ; 1.058      ;
; 0.722  ; FSM:inst1|presentState[1] ; FSM:inst1|ALUop[1]        ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 0.820      ; 1.072      ;
; 0.735  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[1]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 0.818      ; 1.083      ;
; 0.739  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[0]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 0.817      ; 1.086      ;
; 0.915  ; FSM:inst1|presentState[1] ; FSM:inst1|out_state[2]    ; clk                       ; FSM:inst1|presentState[0] ; -0.500       ; 0.817      ; 1.262      ;
+--------+---------------------------+---------------------------+---------------------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                     ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; 0.154 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 1.539      ; 1.912      ;
; 0.185 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[2]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 0.314      ;
; 0.194 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 1.539      ; 1.952      ;
; 0.200 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 1.539      ; 1.958      ;
; 0.200 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 1.539      ; 1.958      ;
; 0.291 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[2]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 0.420      ;
; 0.297 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[1]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 0.426      ;
; 0.297 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; 1.404      ; 1.920      ;
; 0.340 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[1]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 0.469      ;
; 0.426 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[3]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 0.555      ;
; 0.430 ; datapath:inst|REG:REGB|Q[3] ; datapath:inst|REG:REGA|Q[3] ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.483 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[3]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 0.612      ;
; 0.501 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGA|Q[1] ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.523 ; datapath:inst|REG:REGA|Q[3] ; datapath:inst|REG:REGA|Q[3] ; clk                       ; clk         ; 0.000        ; 0.035      ; 0.662      ;
; 0.530 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[0]   ; clk                       ; clk         ; 0.000        ; -0.081     ; 0.553      ;
; 0.558 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[3]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 0.687      ;
; 0.569 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGA|Q[2] ; clk                       ; clk         ; 0.000        ; 0.035      ; 0.708      ;
; 0.578 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGA|Q[1] ; clk                       ; clk         ; 0.000        ; 0.035      ; 0.717      ;
; 0.590 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[1]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 0.719      ;
; 0.593 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGA|Q[2] ; clk                       ; clk         ; 0.000        ; 0.036      ; 0.733      ;
; 0.628 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[3]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 0.757      ;
; 0.630 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[2]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 0.759      ;
; 0.637 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGA|Q[0] ; clk                       ; clk         ; 0.000        ; 0.035      ; 0.776      ;
; 0.699 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 1.539      ; 1.957      ;
; 0.758 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGA|Q[0] ; clk                       ; clk         ; 0.000        ; 0.035      ; 0.897      ;
; 0.797 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[1]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 0.926      ;
; 0.831 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[0] ; clk                       ; clk         ; 0.000        ; 0.035      ; 0.970      ;
; 0.837 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[2]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 0.966      ;
; 0.838 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 1.539      ; 2.096      ;
; 0.843 ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[0]   ; clk                       ; clk         ; 0.000        ; -0.081     ; 0.866      ;
; 0.877 ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[0]   ; clk                       ; clk         ; 0.000        ; -0.081     ; 0.900      ;
; 0.878 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[2]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 1.539      ; 2.136      ;
; 0.903 ; FSM:inst1|presentState[1]   ; FSM:inst1|presentState[0]   ; clk                       ; clk         ; 0.000        ; -0.081     ; 0.926      ;
; 0.932 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.071      ;
; 0.996 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[3]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 1.539      ; 2.254      ;
; 1.007 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 0.000        ; 0.036      ; 1.147      ;
; 1.037 ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[0]   ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; 1.404      ; 2.160      ;
; 1.076 ; datapath:inst|REG:REGA|Q[3] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.215      ;
; 1.082 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[0] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.221      ;
; 1.105 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 0.500      ;
; 1.133 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 0.528      ;
; 1.141 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 0.535      ;
; 1.190 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 0.585      ;
; 1.200 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 0.594      ;
; 1.211 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.717     ; 0.608      ;
; 1.233 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.036      ; 1.373      ;
; 1.234 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 0.629      ;
; 1.248 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.717     ; 0.645      ;
; 1.253 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 0.648      ;
; 1.259 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.717     ; 0.656      ;
; 1.263 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 0.657      ;
; 1.267 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.406      ;
; 1.268 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 0.663      ;
; 1.273 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 0.668      ;
; 1.310 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 0.705      ;
; 1.353 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.492      ;
; 1.370 ; datapath:inst|REG:REGA|Q[2] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.509      ;
; 1.388 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.527      ;
; 1.402 ; datapath:inst|REG:REGB|Q[3] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.036      ; 1.542      ;
; 1.435 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.036      ; 1.575      ;
; 1.436 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.717     ; 0.833      ;
; 1.453 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 0.848      ;
; 1.467 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 0.862      ;
; 1.476 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 0.871      ;
; 1.488 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 0.882      ;
; 1.509 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.648      ;
; 1.516 ; datapath:inst|REG:REGA|Q[1] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.036      ; 1.656      ;
; 1.517 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[1] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.656      ;
; 1.523 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 0.918      ;
; 1.530 ; datapath:inst|REG:REGB|Q[0] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.669      ;
; 1.545 ; datapath:inst|REG:REGA|Q[0] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.684      ;
; 1.569 ; FSM:inst1|presentState[4]   ; FSM:inst1|presentState[4]   ; clk                       ; clk         ; 0.000        ; 0.025      ; 1.698      ;
; 1.623 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 1.018      ;
; 1.639 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 1.034      ;
; 1.679 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.793     ; 0.500      ;
; 1.700 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[2] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.839      ;
; 1.707 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.793     ; 0.528      ;
; 1.715 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.794     ; 0.535      ;
; 1.721 ; datapath:inst|REG:REGB|Q[1] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.035      ; 1.860      ;
; 1.753 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.719     ; 1.148      ;
; 1.756 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 1.150      ;
; 1.761 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 1.155      ;
; 1.764 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.793     ; 0.585      ;
; 1.774 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.794     ; 0.594      ;
; 1.783 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.787     ; 1.110      ;
; 1.783 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.787     ; 1.110      ;
; 1.785 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.791     ; 0.608      ;
; 1.792 ; datapath:inst|REG:REGB|Q[2] ; datapath:inst|REG:REGB|Q[3] ; clk                       ; clk         ; 0.000        ; 0.036      ; 1.932      ;
; 1.797 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.787     ; 1.124      ;
; 1.805 ; FSM:inst1|Load_B            ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.787     ; 1.132      ;
; 1.808 ; FSM:inst1|ALUop[1]          ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.793     ; 0.629      ;
; 1.816 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.790     ; 1.140      ;
; 1.822 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.791     ; 0.645      ;
; 1.827 ; FSM:inst1|Input_Select[2]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.793     ; 0.648      ;
; 1.833 ; FSM:inst1|ALUop[2]          ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.791     ; 0.656      ;
; 1.834 ; FSM:inst1|Load_A            ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.790     ; 1.158      ;
; 1.837 ; FSM:inst1|Input_Select[1]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.794     ; 0.657      ;
; 1.842 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.793     ; 0.663      ;
; 1.847 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.793     ; 0.668      ;
; 1.884 ; FSM:inst1|Input_Select[0]   ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.793     ; 0.705      ;
+-------+-----------------------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                      ;
+--------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; -1.116 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.951     ; 0.642      ;
; -1.116 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.951     ; 0.642      ;
; -1.116 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.951     ; 0.642      ;
; -1.092 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 0.619      ;
; -1.092 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 0.619      ;
; -1.092 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 0.619      ;
; -1.033 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 0.560      ;
; -1.033 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.500        ; -0.950     ; 0.560      ;
; -0.523 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.858     ; 0.642      ;
; -0.523 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.858     ; 0.642      ;
; -0.523 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.858     ; 0.642      ;
; -0.499 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.857     ; 0.619      ;
; -0.499 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.857     ; 0.619      ;
; -0.499 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.857     ; 0.619      ;
; -0.440 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.857     ; 0.560      ;
; -0.440 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 1.000        ; -0.857     ; 0.560      ;
+--------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                      ;
+-------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node                     ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+
; 1.107 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 0.501      ;
; 1.107 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 0.501      ;
; 1.163 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 0.557      ;
; 1.163 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 0.557      ;
; 1.163 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 0.557      ;
; 1.180 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 0.574      ;
; 1.180 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 0.574      ;
; 1.180 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; 0.000        ; -0.720     ; 0.574      ;
; 1.681 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[0] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.794     ; 0.501      ;
; 1.681 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.794     ; 0.501      ;
; 1.737 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[0] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.794     ; 0.557      ;
; 1.737 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.794     ; 0.557      ;
; 1.737 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.794     ; 0.557      ;
; 1.754 ; FSM:inst1|Reset ; datapath:inst|REG:REGA|Q[1] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.794     ; 0.574      ;
; 1.754 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[2] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.794     ; 0.574      ;
; 1.754 ; FSM:inst1|Reset ; datapath:inst|REG:REGB|Q[3] ; FSM:inst1|presentState[0] ; clk         ; -0.500       ; -0.794     ; 0.574      ;
+-------+-----------------+-----------------------------+---------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:inst1|presentState[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[3] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[0]   ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[0] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[1] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[2] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[3] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[0] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[1] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[2] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[3] ;
; 0.033  ; 0.217        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[1]   ;
; 0.033  ; 0.217        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[2]   ;
; 0.033  ; 0.217        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[3]   ;
; 0.033  ; 0.217        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:inst1|presentState[4]   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGA|Q[1]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGB|Q[2]|clk          ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGB|Q[3]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[0]|clk   ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGA|Q[0]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGA|Q[2]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGA|Q[3]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGB|Q[0]|clk          ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|REGB|Q[1]|clk          ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]   ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk     ;
; 0.211  ; 0.211        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[1]|clk   ;
; 0.211  ; 0.211        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[2]|clk   ;
; 0.211  ; 0.211        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[3]|clk   ;
; 0.211  ; 0.211        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|presentState[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                 ;
; 0.566  ; 0.782        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[1]   ;
; 0.566  ; 0.782        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[2]   ;
; 0.566  ; 0.782        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[3]   ;
; 0.566  ; 0.782        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[4]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:inst1|presentState[0]   ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[0] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[2] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[3] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[0] ;
; 0.654  ; 0.870        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[1] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGA|Q[1] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[2] ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; datapath:inst|REG:REGB|Q[3] ;
; 0.786  ; 0.786        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[1]|clk   ;
; 0.786  ; 0.786        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[2]|clk   ;
; 0.786  ; 0.786        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[3]|clk   ;
; 0.786  ; 0.786        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[4]|clk   ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]   ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk     ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|presentState[0]|clk   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGA|Q[0]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGA|Q[1]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGA|Q[2]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGA|Q[3]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGB|Q[0]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGB|Q[1]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGB|Q[2]|clk          ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|REGB|Q[3]|clk          ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FSM:inst1|presentState[0]'                                                            ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Load_A             ;
; 0.287 ; 0.287        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Load_B             ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Load_A|datac           ;
; 0.290 ; 0.290        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Load_B|datac           ;
; 0.293 ; 0.293        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|out_state[0]|datad     ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|ALUop[2]|datad         ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Input_Select[0]|datad  ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Input_Select[1]|datad  ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Input_Select[2]|datad  ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Reset|datad            ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|out_state[1]|datad     ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|out_state[2]|datad     ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|ALUop[1]|datad         ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|ALUop[0]|datad         ;
; 0.298 ; 0.298        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|out_state[0]       ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[2]           ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Input_Select[0]    ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Input_Select[1]    ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Input_Select[2]    ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|Reset              ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|out_state[1]       ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|out_state[2]       ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[1]           ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[0]           ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2clkctrl|inclk[0] ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2clkctrl|outclk   ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Load_A             ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Load_B             ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Load_A|datac           ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Load_B|datac           ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[0]|datad     ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[2]|datad         ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[0]|datad  ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[1]|datad  ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[2]|datad  ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Reset|datad            ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[1]|datad     ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[2]|datad     ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[1]|datad         ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[0]|datad         ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[0]       ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[2]           ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[0]    ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[1]    ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[2]    ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Reset              ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[1]       ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[2]       ;
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[1]           ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[0]           ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2clkctrl|inclk[0] ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2clkctrl|outclk   ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2|combout         ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2|dataa           ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~0|combout         ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~0|datad           ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~1|datad           ;
; 0.467 ; 0.467        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~1|combout         ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2|datac           ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|presentState[0]|q      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; inst1|presentState[0]|q      ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2|combout         ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2|datac           ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~1|combout         ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~0|datad           ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~1|datad           ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~0|combout         ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2|combout         ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2|dataa           ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2clkctrl|inclk[0] ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Mux1~2clkctrl|outclk   ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[0]           ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[2]           ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[0]    ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[1]    ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Input_Select[2]    ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Reset              ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|ALUop[1]           ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[0]       ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[1]       ;
; 0.609 ; 0.609        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|out_state[2]       ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[0]|datad         ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[2]|datad         ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[0]|datad  ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[1]|datad  ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Input_Select[2]|datad  ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Reset|datad            ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|ALUop[1]|datad         ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[0]|datad     ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[1]|datad     ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|out_state[2]|datad     ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Load_B|datac           ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Fall       ; inst1|Load_A|datac           ;
; 0.618 ; 0.618        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Load_B             ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Rise       ; FSM:inst1|Load_A             ;
; 0.662 ; 0.662        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2clkctrl|inclk[0] ;
; 0.662 ; 0.662        ; 0.000          ; High Pulse Width ; FSM:inst1|presentState[0] ; Rise       ; inst1|Mux1~2clkctrl|outclk   ;
; 0.684 ; 0.684        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[0]           ;
; 0.686 ; 0.686        ; 0.000          ; Low Pulse Width  ; FSM:inst1|presentState[0] ; Fall       ; FSM:inst1|ALUop[2]           ;
+-------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; MOP1[*]   ; FSM:inst1|presentState[0] ; 2.584 ; 3.127 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; 1.751 ; 2.519 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; 2.584 ; 3.127 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; 2.128 ; 2.796 ; Rise       ; FSM:inst1|presentState[0] ;
; MOP1[*]   ; FSM:inst1|presentState[0] ; 2.510 ; 3.053 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; 1.677 ; 2.445 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; 2.510 ; 3.053 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; 2.054 ; 2.722 ; Fall       ; FSM:inst1|presentState[0] ;
; DIN1[*]   ; clk                       ; 3.223 ; 3.850 ; Rise       ; clk                       ;
;  DIN1[0]  ; clk                       ; 3.223 ; 3.850 ; Rise       ; clk                       ;
;  DIN1[1]  ; clk                       ; 3.096 ; 3.682 ; Rise       ; clk                       ;
;  DIN1[2]  ; clk                       ; 3.091 ; 3.660 ; Rise       ; clk                       ;
;  DIN1[3]  ; clk                       ; 2.777 ; 3.336 ; Rise       ; clk                       ;
; RunFSM    ; clk                       ; 1.767 ; 2.493 ; Rise       ; clk                       ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; MOP1[*]   ; FSM:inst1|presentState[0] ; -0.223 ; -0.854 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; -0.223 ; -0.854 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; -0.625 ; -1.250 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; -0.729 ; -1.445 ; Rise       ; FSM:inst1|presentState[0] ;
; MOP1[*]   ; FSM:inst1|presentState[0] ; -0.130 ; -0.761 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; -0.130 ; -0.761 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; -0.532 ; -1.157 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; -0.636 ; -1.352 ; Fall       ; FSM:inst1|presentState[0] ;
; DIN1[*]   ; clk                       ; -0.990 ; -1.648 ; Rise       ; clk                       ;
;  DIN1[0]  ; clk                       ; -1.440 ; -2.134 ; Rise       ; clk                       ;
;  DIN1[1]  ; clk                       ; -0.990 ; -1.648 ; Rise       ; clk                       ;
;  DIN1[2]  ; clk                       ; -1.032 ; -1.671 ; Rise       ; clk                       ;
;  DIN1[3]  ; clk                       ; -1.047 ; -1.699 ; Rise       ; clk                       ;
; RunFSM    ; clk                       ; -0.965 ; -1.606 ; Rise       ; clk                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port          ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 7.003 ; 7.063 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 7.003 ; 7.063 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 5.159 ; 5.054 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 5.655 ; 5.816 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 5.319 ; 5.509 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 5.589 ; 5.722 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 5.074 ; 5.049 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 5.179 ; 5.269 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 5.172 ; 5.288 ; Rise       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 7.096 ; 7.156 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 7.096 ; 7.156 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 5.252 ; 5.147 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 5.748 ; 5.909 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 5.412 ; 5.602 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 5.682 ; 5.815 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 5.167 ; 5.142 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 5.272 ; 5.362 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 5.265 ; 5.381 ; Fall       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; clk                       ; 6.109 ; 6.169 ; Rise       ; clk                       ;
;  segmentdisplay[0] ; clk                       ; 6.109 ; 6.169 ; Rise       ; clk                       ;
;  segmentdisplay[1] ; clk                       ; 5.542 ; 5.383 ; Rise       ; clk                       ;
;  segmentdisplay[2] ; clk                       ; 6.038 ; 6.140 ; Rise       ; clk                       ;
;  segmentdisplay[3] ; clk                       ; 5.702 ; 5.832 ; Rise       ; clk                       ;
;  segmentdisplay[4] ; clk                       ; 5.908 ; 6.048 ; Rise       ; clk                       ;
;  segmentdisplay[5] ; clk                       ; 5.363 ; 5.432 ; Rise       ; clk                       ;
;  segmentdisplay[6] ; clk                       ; 5.405 ; 5.593 ; Rise       ; clk                       ;
;  segmentdisplay[7] ; clk                       ; 5.496 ; 5.618 ; Rise       ; clk                       ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port          ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 4.701 ; 4.699 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 4.947 ; 5.073 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 4.834 ; 4.699 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 5.303 ; 5.418 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 5.033 ; 5.117 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 5.182 ; 5.334 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 4.701 ; 4.805 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 4.799 ; 4.888 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 4.782 ; 4.918 ; Rise       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 4.775 ; 4.773 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 5.021 ; 5.147 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 4.908 ; 4.773 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 5.377 ; 5.492 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 5.107 ; 5.191 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 5.256 ; 5.408 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 4.775 ; 4.879 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 4.873 ; 4.962 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 4.856 ; 4.992 ; Fall       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; clk                       ; 4.761 ; 4.805 ; Rise       ; clk                       ;
;  segmentdisplay[0] ; clk                       ; 4.761 ; 4.805 ; Rise       ; clk                       ;
;  segmentdisplay[1] ; clk                       ; 4.993 ; 4.858 ; Rise       ; clk                       ;
;  segmentdisplay[2] ; clk                       ; 5.462 ; 5.577 ; Rise       ; clk                       ;
;  segmentdisplay[3] ; clk                       ; 5.235 ; 5.276 ; Rise       ; clk                       ;
;  segmentdisplay[4] ; clk                       ; 5.341 ; 5.493 ; Rise       ; clk                       ;
;  segmentdisplay[5] ; clk                       ; 4.860 ; 4.984 ; Rise       ; clk                       ;
;  segmentdisplay[6] ; clk                       ; 4.958 ; 5.047 ; Rise       ; clk                       ;
;  segmentdisplay[7] ; clk                       ; 4.941 ; 5.077 ; Rise       ; clk                       ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-------------------+-------+-------+-------+-------+
; Input Port ; Output Port       ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------------+-------+-------+-------+-------+
; DIN1[0]    ; segmentdisplay[0] ; 6.606 ; 6.666 ; 7.127 ; 7.187 ;
; DIN1[1]    ; segmentdisplay[0] ; 6.479 ; 6.539 ; 7.076 ; 7.111 ;
; DIN1[2]    ; segmentdisplay[0] ; 6.474 ; 6.534 ; 6.971 ; 7.006 ;
; DIN1[3]    ; segmentdisplay[0] ; 6.139 ; 6.200 ; 6.718 ; 6.772 ;
; debug      ; segmentdisplay[0] ; 5.224 ;       ;       ; 5.994 ;
; debug      ; segmentdisplay[1] ; 5.346 ; 5.143 ; 5.957 ; 5.844 ;
; debug      ; segmentdisplay[2] ; 5.827 ; 5.962 ; 6.480 ; 6.597 ;
; debug      ; segmentdisplay[3] ; 5.503 ; 5.592 ; 6.117 ; 6.290 ;
; debug      ; segmentdisplay[4] ; 5.702 ; 5.875 ; 6.354 ; 6.508 ;
; debug      ; segmentdisplay[5] ; 5.191 ; 5.265 ; 5.843 ; 5.898 ;
; debug      ; segmentdisplay[6] ; 5.297 ; 5.404 ; 5.946 ; 6.034 ;
; debug      ; segmentdisplay[7] ; 5.283 ; 5.438 ; 5.935 ; 6.071 ;
+------------+-------------------+-------+-------+-------+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+-------------------+-------+-------+-------+-------+
; Input Port ; Output Port       ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------------+-------+-------+-------+-------+
; DIN1[0]    ; segmentdisplay[0] ; 6.071 ; 6.108 ; 6.799 ; 6.851 ;
; DIN1[1]    ; segmentdisplay[0] ; 6.003 ; 6.040 ; 6.736 ; 6.788 ;
; DIN1[2]    ; segmentdisplay[0] ; 5.834 ; 5.871 ; 6.519 ; 6.571 ;
; DIN1[3]    ; segmentdisplay[0] ; 5.752 ; 5.803 ; 6.430 ; 6.488 ;
; debug      ; segmentdisplay[0] ; 5.084 ;       ;       ; 5.841 ;
; debug      ; segmentdisplay[1] ; 4.966 ; 4.831 ; 5.619 ; 5.484 ;
; debug      ; segmentdisplay[2] ; 5.435 ; 5.550 ; 6.088 ; 6.203 ;
; debug      ; segmentdisplay[3] ; 5.140 ; 5.249 ; 5.786 ; 5.902 ;
; debug      ; segmentdisplay[4] ; 5.314 ; 5.466 ; 5.967 ; 6.119 ;
; debug      ; segmentdisplay[5] ; 4.833 ; 4.912 ; 5.486 ; 5.558 ;
; debug      ; segmentdisplay[6] ; 4.931 ; 5.020 ; 5.584 ; 5.673 ;
; debug      ; segmentdisplay[7] ; 4.914 ; 5.050 ; 5.567 ; 5.703 ;
+------------+-------------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+----------------------------+---------+---------+----------+---------+---------------------+
; Clock                      ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -6.034  ; -1.323  ; -2.188   ; 1.107   ; -3.000              ;
;  FSM:inst1|presentState[0] ; -1.411  ; -1.323  ; N/A      ; N/A     ; 0.287               ;
;  clk                       ; -6.034  ; 0.154   ; -2.188   ; 1.107   ; -3.000              ;
; Design-wide TNS            ; -48.868 ; -11.053 ; -17.089  ; 0.0     ; -16.504             ;
;  FSM:inst1|presentState[0] ; -6.687  ; -11.053 ; N/A      ; N/A     ; 0.000               ;
;  clk                       ; -42.181 ; 0.000   ; -17.089  ; 0.000   ; -16.504             ;
+----------------------------+---------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+-------+-------+------------+---------------------------+
; MOP1[*]   ; FSM:inst1|presentState[0] ; 4.612 ; 5.072 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; 3.352 ; 3.871 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; 4.612 ; 5.072 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; 3.780 ; 4.266 ; Rise       ; FSM:inst1|presentState[0] ;
; MOP1[*]   ; FSM:inst1|presentState[0] ; 4.483 ; 4.943 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; 3.223 ; 3.742 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; 4.483 ; 4.943 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; 3.651 ; 4.137 ; Fall       ; FSM:inst1|presentState[0] ;
; DIN1[*]   ; clk                       ; 5.759 ; 6.126 ; Rise       ; clk                       ;
;  DIN1[0]  ; clk                       ; 5.759 ; 6.126 ; Rise       ; clk                       ;
;  DIN1[1]  ; clk                       ; 5.585 ; 6.013 ; Rise       ; clk                       ;
;  DIN1[2]  ; clk                       ; 5.602 ; 5.943 ; Rise       ; clk                       ;
;  DIN1[3]  ; clk                       ; 4.944 ; 5.369 ; Rise       ; clk                       ;
; RunFSM    ; clk                       ; 3.231 ; 3.771 ; Rise       ; clk                       ;
+-----------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; Data Port ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+-----------+---------------------------+--------+--------+------------+---------------------------+
; MOP1[*]   ; FSM:inst1|presentState[0] ; -0.223 ; -0.854 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; -0.223 ; -0.854 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; -0.625 ; -1.250 ; Rise       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; -0.729 ; -1.445 ; Rise       ; FSM:inst1|presentState[0] ;
; MOP1[*]   ; FSM:inst1|presentState[0] ; -0.130 ; -0.761 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[0]  ; FSM:inst1|presentState[0] ; -0.130 ; -0.761 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[1]  ; FSM:inst1|presentState[0] ; -0.532 ; -1.157 ; Fall       ; FSM:inst1|presentState[0] ;
;  MOP1[2]  ; FSM:inst1|presentState[0] ; -0.636 ; -1.352 ; Fall       ; FSM:inst1|presentState[0] ;
; DIN1[*]   ; clk                       ; -0.990 ; -1.648 ; Rise       ; clk                       ;
;  DIN1[0]  ; clk                       ; -1.440 ; -2.134 ; Rise       ; clk                       ;
;  DIN1[1]  ; clk                       ; -0.990 ; -1.648 ; Rise       ; clk                       ;
;  DIN1[2]  ; clk                       ; -1.032 ; -1.671 ; Rise       ; clk                       ;
;  DIN1[3]  ; clk                       ; -1.047 ; -1.699 ; Rise       ; clk                       ;
; RunFSM    ; clk                       ; -0.965 ; -1.606 ; Rise       ; clk                       ;
+-----------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+--------------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port          ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------------+---------------------------+--------+--------+------------+---------------------------+
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 11.846 ; 11.863 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 11.846 ; 11.863 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 8.481  ; 8.501  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 9.454  ; 9.516  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 8.963  ; 9.081  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 9.282  ; 9.363  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 8.401  ; 8.301  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 8.609  ; 8.655  ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 8.747  ; 8.729  ; Rise       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 12.007 ; 12.024 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 12.007 ; 12.024 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 8.642  ; 8.662  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 9.615  ; 9.677  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 9.124  ; 9.242  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 9.443  ; 9.524  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 8.562  ; 8.462  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 8.770  ; 8.816  ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 8.908  ; 8.890  ; Fall       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; clk                       ; 10.359 ; 10.419 ; Rise       ; clk                       ;
;  segmentdisplay[0] ; clk                       ; 10.359 ; 10.419 ; Rise       ; clk                       ;
;  segmentdisplay[1] ; clk                       ; 9.104  ; 9.027  ; Rise       ; clk                       ;
;  segmentdisplay[2] ; clk                       ; 10.077 ; 10.045 ; Rise       ; clk                       ;
;  segmentdisplay[3] ; clk                       ; 9.586  ; 9.607  ; Rise       ; clk                       ;
;  segmentdisplay[4] ; clk                       ; 9.799  ; 9.890  ; Rise       ; clk                       ;
;  segmentdisplay[5] ; clk                       ; 8.872  ; 8.888  ; Rise       ; clk                       ;
;  segmentdisplay[6] ; clk                       ; 8.992  ; 9.189  ; Rise       ; clk                       ;
;  segmentdisplay[7] ; clk                       ; 9.270  ; 9.262  ; Rise       ; clk                       ;
+--------------------+---------------------------+--------+--------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port          ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 4.701 ; 4.699 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 4.947 ; 5.073 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 4.834 ; 4.699 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 5.303 ; 5.418 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 5.033 ; 5.117 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 5.182 ; 5.334 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 4.701 ; 4.805 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 4.799 ; 4.888 ; Rise       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 4.782 ; 4.918 ; Rise       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; FSM:inst1|presentState[0] ; 4.775 ; 4.773 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[0] ; FSM:inst1|presentState[0] ; 5.021 ; 5.147 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[1] ; FSM:inst1|presentState[0] ; 4.908 ; 4.773 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[2] ; FSM:inst1|presentState[0] ; 5.377 ; 5.492 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[3] ; FSM:inst1|presentState[0] ; 5.107 ; 5.191 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[4] ; FSM:inst1|presentState[0] ; 5.256 ; 5.408 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[5] ; FSM:inst1|presentState[0] ; 4.775 ; 4.879 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[6] ; FSM:inst1|presentState[0] ; 4.873 ; 4.962 ; Fall       ; FSM:inst1|presentState[0] ;
;  segmentdisplay[7] ; FSM:inst1|presentState[0] ; 4.856 ; 4.992 ; Fall       ; FSM:inst1|presentState[0] ;
; segmentdisplay[*]  ; clk                       ; 4.761 ; 4.805 ; Rise       ; clk                       ;
;  segmentdisplay[0] ; clk                       ; 4.761 ; 4.805 ; Rise       ; clk                       ;
;  segmentdisplay[1] ; clk                       ; 4.993 ; 4.858 ; Rise       ; clk                       ;
;  segmentdisplay[2] ; clk                       ; 5.462 ; 5.577 ; Rise       ; clk                       ;
;  segmentdisplay[3] ; clk                       ; 5.235 ; 5.276 ; Rise       ; clk                       ;
;  segmentdisplay[4] ; clk                       ; 5.341 ; 5.493 ; Rise       ; clk                       ;
;  segmentdisplay[5] ; clk                       ; 4.860 ; 4.984 ; Rise       ; clk                       ;
;  segmentdisplay[6] ; clk                       ; 4.958 ; 5.047 ; Rise       ; clk                       ;
;  segmentdisplay[7] ; clk                       ; 4.941 ; 5.077 ; Rise       ; clk                       ;
+--------------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------+
; Progagation Delay                                                  ;
+------------+-------------------+--------+--------+--------+--------+
; Input Port ; Output Port       ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------------+--------+--------+--------+--------+
; DIN1[0]    ; segmentdisplay[0] ; 11.219 ; 11.279 ; 11.497 ; 11.534 ;
; DIN1[1]    ; segmentdisplay[0] ; 11.045 ; 11.105 ; 11.519 ; 11.533 ;
; DIN1[2]    ; segmentdisplay[0] ; 11.062 ; 11.122 ; 11.269 ; 11.283 ;
; DIN1[3]    ; segmentdisplay[0] ; 10.403 ; 10.464 ; 10.837 ; 10.889 ;
; debug      ; segmentdisplay[0] ; 8.860  ;        ;        ; 9.371  ;
; debug      ; segmentdisplay[1] ; 8.961  ; 8.781  ; 9.350  ; 9.384  ;
; debug      ; segmentdisplay[2] ; 9.914  ; 9.925  ; 10.389 ; 10.369 ;
; debug      ; segmentdisplay[3] ; 9.444  ; 9.361  ; 9.832  ; 9.934  ;
; debug      ; segmentdisplay[4] ; 9.638  ; 9.771  ; 10.115 ; 10.215 ;
; debug      ; segmentdisplay[5] ; 8.779  ; 8.797  ; 9.254  ; 9.239  ;
; debug      ; segmentdisplay[6] ; 8.989  ; 9.051  ; 9.462  ; 9.489  ;
; debug      ; segmentdisplay[7] ; 9.105  ; 9.139  ; 9.580  ; 9.579  ;
+------------+-------------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Progagation Delay                                      ;
+------------+-------------------+-------+-------+-------+-------+
; Input Port ; Output Port       ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------------+-------+-------+-------+-------+
; DIN1[0]    ; segmentdisplay[0] ; 6.071 ; 6.108 ; 6.799 ; 6.851 ;
; DIN1[1]    ; segmentdisplay[0] ; 6.003 ; 6.040 ; 6.736 ; 6.788 ;
; DIN1[2]    ; segmentdisplay[0] ; 5.834 ; 5.871 ; 6.519 ; 6.571 ;
; DIN1[3]    ; segmentdisplay[0] ; 5.752 ; 5.803 ; 6.430 ; 6.488 ;
; debug      ; segmentdisplay[0] ; 5.084 ;       ;       ; 5.841 ;
; debug      ; segmentdisplay[1] ; 4.966 ; 4.831 ; 5.619 ; 5.484 ;
; debug      ; segmentdisplay[2] ; 5.435 ; 5.550 ; 6.088 ; 6.203 ;
; debug      ; segmentdisplay[3] ; 5.140 ; 5.249 ; 5.786 ; 5.902 ;
; debug      ; segmentdisplay[4] ; 5.314 ; 5.466 ; 5.967 ; 6.119 ;
; debug      ; segmentdisplay[5] ; 4.833 ; 4.912 ; 5.486 ; 5.558 ;
; debug      ; segmentdisplay[6] ; 4.931 ; 5.020 ; 5.584 ; 5.673 ;
; debug      ; segmentdisplay[7] ; 4.914 ; 5.050 ; 5.567 ; 5.703 ;
+------------+-------------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; segmentdisplay[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segmentdisplay[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segmentdisplay[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segmentdisplay[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segmentdisplay[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segmentdisplay[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segmentdisplay[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; segmentdisplay[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; debug                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN1[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN1[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN1[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIN1[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MOP1[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MOP1[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MOP1[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RunFSM                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; pin_name                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; segmentdisplay[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.36 V              ; -0.011 V            ; 0.111 V                              ; 0.027 V                              ; 6.46e-010 s                 ; 6.19e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.36 V             ; -0.011 V           ; 0.111 V                             ; 0.027 V                             ; 6.46e-010 s                ; 6.19e-010 s                ; Yes                       ; Yes                       ;
; segmentdisplay[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; segmentdisplay[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; segmentdisplay[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; segmentdisplay[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0106 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0106 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; segmentdisplay[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; segmentdisplay[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.36 V              ; -0.011 V            ; 0.111 V                              ; 0.027 V                              ; 6.46e-010 s                 ; 6.19e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.36 V             ; -0.011 V           ; 0.111 V                             ; 0.027 V                             ; 6.46e-010 s                ; 6.19e-010 s                ; Yes                       ; Yes                       ;
; segmentdisplay[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.0109 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.0109 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-007 V                  ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-007 V                 ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-007 V                  ; 2.35 V              ; -0.00447 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-010 s                 ; 9.82e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-007 V                 ; 2.35 V             ; -0.00447 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-010 s                ; 9.82e-010 s                ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; segmentdisplay[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.72 V              ; -0.0402 V           ; 0.163 V                              ; 0.079 V                              ; 4.51e-010 s                 ; 4.33e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.72 V             ; -0.0402 V          ; 0.163 V                             ; 0.079 V                             ; 4.51e-010 s                ; 4.33e-010 s                ; No                        ; Yes                       ;
; segmentdisplay[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; segmentdisplay[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; segmentdisplay[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; segmentdisplay[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; segmentdisplay[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; segmentdisplay[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.72 V              ; -0.0402 V           ; 0.163 V                              ; 0.079 V                              ; 4.51e-010 s                 ; 4.33e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.72 V             ; -0.0402 V          ; 0.163 V                             ; 0.079 V                             ; 4.51e-010 s                ; 4.33e-010 s                ; No                        ; Yes                       ;
; segmentdisplay[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 157      ; 0        ; 0        ; 0        ;
; FSM:inst1|presentState[0] ; clk                       ; 394      ; 394      ; 0        ; 0        ;
; clk                       ; FSM:inst1|presentState[0] ; 14       ; 0        ; 14       ; 0        ;
; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 20       ; 20       ; 20       ; 20       ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 157      ; 0        ; 0        ; 0        ;
; FSM:inst1|presentState[0] ; clk                       ; 394      ; 394      ; 0        ; 0        ;
; clk                       ; FSM:inst1|presentState[0] ; 14       ; 0        ; 14       ; 0        ;
; FSM:inst1|presentState[0] ; FSM:inst1|presentState[0] ; 20       ; 20       ; 20       ; 20       ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------+
; Recovery Transfers                                                               ;
+---------------------------+----------+----------+----------+----------+----------+
; From Clock                ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+----------+----------+----------+----------+----------+
; FSM:inst1|presentState[0] ; clk      ; 8        ; 8        ; 0        ; 0        ;
+---------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------------------+
; Removal Transfers                                                                ;
+---------------------------+----------+----------+----------+----------+----------+
; From Clock                ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+----------+----------+----------+----------+----------+
; FSM:inst1|presentState[0] ; clk      ; 8        ; 8        ; 0        ; 0        ;
+---------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 61    ; 61   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 75    ; 75   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue May 31 14:18:31 2016
Info: Command: quartus_sta calculator -c calculator
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst1|ALUop[1]|combout" is a latch
    Warning: Node "inst1|Reset|combout" is a latch
    Warning: Node "inst1|Load_A|combout" is a latch
    Warning: Node "inst1|Input_Select[0]|combout" is a latch
    Warning: Node "inst1|Input_Select[2]|combout" is a latch
    Warning: Node "inst1|Input_Select[1]|combout" is a latch
    Warning: Node "inst1|Load_B|combout" is a latch
    Warning: Node "inst1|ALUop[2]|combout" is a latch
    Warning: Node "inst1|ALUop[0]|combout" is a latch
    Warning: Node "inst1|out_state[0]|combout" is a latch
    Warning: Node "inst1|out_state[1]|combout" is a latch
    Warning: Node "inst1|out_state[2]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'calculator.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
    Info: create_clock -period 1.000 -name FSM:inst1|presentState[0] FSM:inst1|presentState[0]
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: inst1|Mux1~1  from: datad  to: combout
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -6.034
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.034       -42.181 clk 
    Info:    -1.411        -6.687 FSM:inst1|presentState[0] 
Info: Worst-case hold slack is -1.323
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.323       -11.053 FSM:inst1|presentState[0] 
    Info:     0.358         0.000 clk 
Info: Worst-case recovery slack is -2.188
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.188       -17.089 clk 
Info: Worst-case removal slack is 1.853
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.853         0.000 clk 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -16.000 clk 
    Info:     0.306         0.000 FSM:inst1|presentState[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: inst1|Mux1~1  from: datad  to: combout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.319
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.319       -36.595 clk 
    Info:    -1.376        -6.415 FSM:inst1|presentState[0] 
Info: Worst-case hold slack is -1.179
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.179        -9.725 FSM:inst1|presentState[0] 
    Info:     0.284         0.000 clk 
Info: Worst-case recovery slack is -1.821
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.821       -14.237 clk 
Info: Worst-case removal slack is 1.583
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.583         0.000 clk 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -16.000 clk 
    Info:     0.381         0.000 FSM:inst1|presentState[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: inst1|Mux1~1  from: datad  to: combout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {clk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -rise_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FSM:inst1|presentState[0]}] -fall_to [get_clocks {clk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {FSM:inst1|presentState[0]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.243
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.243       -21.580 clk 
    Info:    -0.556        -2.576 FSM:inst1|presentState[0] 
Info: Worst-case hold slack is -0.869
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.869        -7.505 FSM:inst1|presentState[0] 
    Info:     0.154         0.000 clk 
Info: Worst-case recovery slack is -1.116
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.116        -8.690 clk 
Info: Worst-case removal slack is 1.107
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     1.107         0.000 clk 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -16.504 clk 
    Info:     0.287         0.000 FSM:inst1|presentState[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 241 megabytes
    Info: Processing ended: Tue May 31 14:18:34 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


