# Lab 3 - Transmisor UART (uart_tx)

MÃ³dulo transmisor UART implementado en VHDL para FPGA Xilinx Basys3. El diseÃ±o implementa un transmisor serie asÃ­ncrono completo con sincronizaciÃ³n de entrada, eliminaciÃ³n de rebotes (debouncing) y detecciÃ³n de flancos.

## ğŸ“‹ DescripciÃ³n General

Este proyecto implementa un **transmisor UART completo** con manejo robusto de entradas asÃ­ncronas y transmisiÃ³n serie a 19200 baud.

### CaracterÃ­sticas Principales

- **Velocidad de transmisiÃ³n**: 19200 baud @ 100 MHz
- **Formato de trama**: START (0) + 8 DATA + STOP (1) = 10 bits totales
- **SincronizaciÃ³n**: 2 registros de metaestabilidad para entrada limpia
- **Debouncing**: Muestreo cada 5 ms para eliminar rebotes del botÃ³n
- **DetecciÃ³n de flancos**: Flanco de subida para disparar transmisiÃ³n
- **Control**: BotÃ³n BTND y datos desde switches SW[7:0]
- **Plataforma**: FPGA Xilinx Basys3 (Artix-7)

---

## ğŸ“ Estructura del Proyecto

```
30315_lab3/
â”œâ”€â”€ README.md                     # Este archivo
â”œâ”€â”€ constraints/                  # Restricciones de diseÃ±o
â”‚   â”œâ”€â”€ 01_timing.xdc             # Restricciones de timing
â”‚   â””â”€â”€ 02_basys3_io.xdc          # Mapeo de I/O Basys3
â”œâ”€â”€ doc/                          # DocumentaciÃ³n
â”‚   â”œâ”€â”€ TEST_PLAN.md              # Plan de pruebas detallado
â”‚   â””â”€â”€ TEST_PLAN.rst             # Plan de pruebas (formato RST)
â”œâ”€â”€ rtl/                          # CÃ³digo RTL
â”‚   â””â”€â”€ uart_tx.vhd               # MÃ³dulo transmisor UART
â”œâ”€â”€ sim/                          # SimulaciÃ³n
â”‚   â”œâ”€â”€ uart_tx_tb.vhd            # Testbench principal
â”‚   â”œâ”€â”€ uart_tx_tb_fixed.vhd      # Testbench corregido
â”‚   â”œâ”€â”€ uart_tx_tb_behav.wcfg     # ConfiguraciÃ³n de onda (Vivado)
â”‚   â””â”€â”€ .modelsim/                # ConfiguraciÃ³n ModelSim
â”‚       â”œâ”€â”€ Makefile              # AutomatizaciÃ³n de simulaciÃ³n
â”‚       â””â”€â”€ wave.do               # Script de visualizaciÃ³n de ondas
â”œâ”€â”€ scripts/                      # Scripts de automatizaciÃ³n
â”‚   â””â”€â”€ lab.tcl                   # Script TCL para crear proyecto Vivado
â”œâ”€â”€ vivado/                       # Proyecto Vivado (generado)
â”‚   â”œâ”€â”€ lab.xpr                   # Archivo de proyecto
â”‚   â”œâ”€â”€ lab.srcs/                 # Fuentes del proyecto
â”‚   â”œâ”€â”€ lab.runs/                 # Resultados de sÃ­ntesis e implementaciÃ³n
â”‚   â””â”€â”€ lab.hw/                   # Hardware
â””â”€â”€ README.md                     # Este archivo
```

---

## ğŸ”§ Especificaciones TÃ©cnicas

### Entradas

| Puerto | Ancho  | Tipo | DescripciÃ³n                                   |
|--------|--------|------|-----------------------------------------------|
| `CLK`  | 1 bit  | in   | Reloj del sistema (100 MHz)                   |
| `RST`  | 1 bit  | in   | Reset asÃ­ncrono activo en alto                |
| `BTND` | 1 bit  | in   | BotÃ³n de disparo (detecciÃ³n flanco de subida) |
| `SW`   | 8 bits | in   | Datos a transmitir (switches SW[7:0])         |

### Salidas

| Puerto | Ancho | Tipo | DescripciÃ³n                            |
|--------|-------|------|----------------------------------------|
| `TX`   | 1 bit | out  | LÃ­nea de transmisiÃ³n UART (reposo='1') |

### ParÃ¡metros de Tiempo

| ParÃ¡metro                  | Valor      | CÃ¡lculo                   |
|----------------------------|------------|---------------------------|
| **Frecuencia del reloj**   | 100 MHz    | Reloj del sistema         |
| **Baud rate**              | 19200 baud | Velocidad de transmisiÃ³n  |
| **PerÃ­odo de bit UART**    | 52.08 Âµs   | 1 / 19200 baud = 52.08 Âµs |
| **Ciclos por bit**         | 5208       | 100 MHz Ã— 52.08 Âµs        |
| **PerÃ­odo debouncing**     | ~5 ms      | Contador 0 a 2^19-1       |
| **Bits de contador UART**  | 13 bits    | logâ‚‚(5208) â‰ˆ 13 bits      |
| **Bits contador debounce** | 19 bits    | Para ~5 ms @ 100 MHz      |
| **Tiempo sincronizaciÃ³n**  | 20 ns      | 2 ciclos de CLK           |

### InformaciÃ³n del Dispositivo

- **FPGA**: Xilinx Artix-7 (xc7a35tcpg236-1)
- **Placa**: Digilent Basys3
- **Lenguaje**: VHDL
- **Reloj del sistema**: 100 MHz

---

## Formato de Trama UART

```
Bit:    0    1    2    3    4    5    6    7    8    9
      â”Œâ”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”¬â”€â”€â”€â”€â”
      â”‚ 0  â”‚ D0 â”‚ D1 â”‚ D2 â”‚ D3 â”‚ D4 â”‚ D5 â”‚ D6 â”‚ D7 â”‚ 1  â”‚
      â””â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”´â”€â”€â”€â”€â”˜
      START      8 BITS DE DATOS (LSB primero)      STOP

      Estado de reposo: TX = '1'
```

---

## ğŸš€ Uso

### Crear el Proyecto en Vivado

#### OpciÃ³n 1: Usar el script TCL desde Vivado GUI

1. Abrir **Vivado**
2. Seleccionar **Tools â†’ Run Tcl Script**
3. Navegar a `scripts/lab.tcl` y ejecutarlo
4. El proyecto se crearÃ¡ automÃ¡ticamente en `vivado/`

#### OpciÃ³n 2: Ejecutar el script desde lÃ­nea de comandos

```bash
# Desde el directorio del proyecto
vivado -mode batch -source scripts/lab.tcl
```

#### OpciÃ³n 3: Ejecutar manualmente en la consola TCL de Vivado

1. Abrir Vivado
2. En la **TCL Console**, ejecutar:
   ```tcl
   source scripts/lab.tcl
   ```

### SimulaciÃ³n

#### Con Vivado

1. Abrir el proyecto: `vivado vivado/lab.xpr`
2. En Flow Navigator â†’ Simulation â†’ **Run Behavioral Simulation**
3. Observar las formas de onda (configuraciÃ³n disponible en `uart_tx_tb_behav.wcfg`)

#### Con ModelSim

```bash
# Desde el directorio sim/.modelsim/
make
```

### SÃ­ntesis e ImplementaciÃ³n

1. **Run Synthesis** - Sintetiza el diseÃ±o
2. **Run Implementation** - Implementa en el dispositivo target
3. **Generate Bitstream** - Genera el archivo `.bit`

### ProgramaciÃ³n de la Basys3

1. Conectar la placa Basys3 por USB
2. Abrir **Hardware Manager** en Vivado
3. Programar el dispositivo con el bitstream generado

### OperaciÃ³n en Hardware

1. Configurar los **datos a transmitir** en switches **SW[7:0]**
2. Presionar el botÃ³n **BTND** para iniciar la transmisiÃ³n
3. La trama UART aparecerÃ¡ en la salida **TX** a 19200 baud
4. Conectar a un terminal serial/USB para verificar la recepciÃ³n de datos
5. Configurar el terminal a: 19200 baud, 8 bits de datos, sin paridad, 1 bit de parada

---

## ğŸ”Œ Mapeo de Hardware (Basys3)

| SeÃ±al     | Hardware       | Pin    | DescripciÃ³n                       |
|-----------|----------------|--------|-----------------------------------|
| `CLK`     | Reloj sistema  | W5     | Reloj de 100 MHz de la placa      |
| `RST`     | BotÃ³n reset    | T18    | Reset del sistema (activo alto)   |
| `BTND`    | BotÃ³n inferior | U17    | BotÃ³n de disparo de transmisiÃ³n   |
| `SW[7:0]` | Switches 7-0   | V17... | Datos a transmitir (8 bits)       |
| `TX`      | Pin TX         | A18    | Salida UART (conectar a terminal) |

**UbicaciÃ³n de constraints**: [02_basys3_io.xdc](constraints/02_basys3_io.xdc)

---

## ğŸ“š DocumentaciÃ³n

### Archivos Principales

| Archivo                                                      | DescripciÃ³n                               |
|--------------------------------------------------------------|-------------------------------------------|
| [rtl/uart_tx.vhd](rtl/uart_tx.vhd)                           | ImplementaciÃ³n del mÃ³dulo transmisor UART |
| [sim/uart_tx_tb.vhd](sim/uart_tx_tb.vhd)                     | Testbench principal                       |
| [sim/uart_tx_tb_fixed.vhd](sim/uart_tx_tb_fixed.vhd)         | Testbench corregido                       |
| [doc/TEST_PLAN.md](doc/TEST_PLAN.md)                         | Plan exhaustivo de pruebas (478 lÃ­neas)   |
| [scripts/lab.tcl](scripts/lab.tcl)                           | Script de creaciÃ³n del proyecto           |
| [constraints/02_basys3_io.xdc](constraints/02_basys3_io.xdc) | Mapeo de pines I/O                        |
| [constraints/01_timing.xdc](constraints/01_timing.xdc)       | Restricciones de timing                   |

### Plan de Pruebas

El documento [TEST_PLAN.md](doc/TEST_PLAN.md) incluye:

- **GRUPO T1**: Reset y condiciones iniciales
- **GRUPO T2**: SincronizaciÃ³n del botÃ³n
- **GRUPO T3**: Debouncing
- **GRUPO T4**: DetecciÃ³n de flancos
- **GRUPO T5**: TransmisiÃ³n de datos
- **GRUPO T6**: Pruebas de estrÃ©s
- **GRUPO T7**: Casos lÃ­mite

---

## ğŸ“‹ Requisitos

### Hardware
- FPGA Xilinx Basys3
- Cable USB para programaciÃ³n
- Terminal serial (opcional, para visualizar datos transmitidos)
- Adaptador USB-UART (opcional, para conectar TX)

### Software
- Vivado Design Suite (2019.x o superior)
- ModelSim (opcional, para simulaciÃ³n)
- VHDL-93/2008 compatible
- Terminal serial (PuTTY, Tera Term, etc.)

---

## ğŸ“ Notas Importantes

âš ï¸ **SincronizaciÃ³n obligatoria**: Todas las entradas asÃ­ncronas (como BTND) pasan por un sincronizador de 2 flip-flops para evitar metaestabilidad.

âš ï¸ **Debouncing necesario**: Los botones mecÃ¡nicos generan rebotes de 10-20 ms. El diseÃ±o implementa un debouncer de ~5 ms para filtrarlos.

âš ï¸ **Formato de trama fijo**: La trama UART es de 10 bits: START(0) + 8 DATOS (LSB primero) + STOP(1)

âš ï¸ **Estado de reposo**: La lÃ­nea TX permanece en '1' cuando no hay transmisiÃ³n activa.

âš ï¸ **DetecciÃ³n de flancos**: La transmisiÃ³n se dispara Ãºnicamente con el flanco ascendente del botÃ³n (transiciÃ³n 0â†’1).

---

## ğŸ‘¨â€ğŸ« InformaciÃ³n del Curso

**Asignatura**: 30315 - ElectrÃ³nica Digital (EDIG)
**Laboratorio**: Lab 3 - Transmisor UART
**Plataforma**: Basys3 (Artix-7 XC7A35T)


---

*Ãšltima actualizaciÃ³n: Febrero 2026*

Para mÃ¡s informaciÃ³n, consulta el [Plan de Pruebas Detallado](doc/TEST_PLAN.md).
