Instruction 	Fetch 	Issue 	Read 	Exec 	Write 	RAW 	WAW 	Struct
LI R4, 256 	13 	14 	15 	16 	17 	N 	N 	N
LI R5, 256 	14 	18 	19 	20 	21 	N 	N 	Y
LI R1, 3 		18 	22 	23 	24 	25 	N 	N 	Y
LI R2, 1 		22 	26 	27 	28 	29 	N 	N 	Y
LI R3, 1 		35 	36 	37 	38 	39 	N 	N 	N
GG: L.D F1, 4(R4) 	36 	37 	38 	52 	53 	N 	N 	N
L.D F2, 8(R5) 	37 	54 	55 	57 	58 	N 	N 	Y
ADD.D F4, F6, F2 	54 	55 	59 	61 	62 	Y 	N 	N
SUB.D F5, F7, F1 	67 	68 	69 	71 	72 	N 	N 	N
MUL.D F6, F1, F5 	68 	69 	73 	103 	104 	Y 	N 	N
ADD.D F6, F1, F7 	69 	105 	106 	108 	109 	N 	Y 	N
ADD.D F7, F2, F6 	105 	106	110 	112 	113 	Y 	N 	N
DADDI R4, R4, 20 	118 	119	120	121	122	N 	N 	N
DADDI R5, R5, 8 	119 	123	124	125	126	N 	N 	Y
DSUB R1, R1, R2 	123 	127	128	129	130	N 	N 	Y
BNE R1, R3, GG 	127 	128	131			Y 	N 	N
HLT 		140					N 	N 	N
GG: L.D F1, 4(R4) 	141	142	143	157 	158	N 	N 	N
L.D F2, 8(R5) 	142 	159 	160	162 	163	N 	N 	Y
ADD.D F4, F6, F2 	159 	160	164	166	167	Y 	N 	N
SUB.D F5, F7, F1 	160 	161	162	164	165	N 	N 	N
MUL.D F6, F1, F5 	161 	162	166	196	197	Y 	N 	N
ADD.D F6, F1, F7 	162 	198	199 	201	202	N 	Y 	N
ADD.D F7, F2, F6 	198 	199	203	205	206	Y 	N 	N
DADDI R4, R4, 20 	199	200	201	202	203	N 	N 	N
DADDI R5, R5, 8 	200 	204	205	206	207	N 	N 	Y
DSUB R1, R1, R2 	204 	208	209	210	211	N 	N 	Y
BNE R1, R3, GG 	208 	209	212			Y 	N 	N
HLT 		209					N 	N 	N
HLT 		213					N 	N 	N


Total number of access requests for instruction cache: 30
Number of instruction cache hits: 25
Total number of access requests for data cache: 8
Number of data cache hits: 6

