TimeQuest Timing Analyzer report for LBM_DE2
Sun Nov 14 17:16:26 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1200mV 85C Model Metastability Report
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 25. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 26. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1200mV 0C Model Metastability Report
 30. Fast 1200mV 0C Model Setup Summary
 31. Fast 1200mV 0C Model Hold Summary
 32. Fast 1200mV 0C Model Recovery Summary
 33. Fast 1200mV 0C Model Removal Summary
 34. Fast 1200mV 0C Model Minimum Pulse Width Summary
 35. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1200mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1200mv 0c Model)
 47. Signal Integrity Metrics (Slow 1200mv 85c Model)
 48. Signal Integrity Metrics (Fast 1200mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; LBM_DE2                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 28.37 MHz ; 28.37 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+----------+---------+----------------+
; Clock    ; Slack   ; End Point TNS  ;
+----------+---------+----------------+
; CLOCK_50 ; -34.253 ; -27513.077     ;
+----------+---------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+----------+-------+-----------------+
; Clock    ; Slack ; End Point TNS   ;
+----------+-------+-----------------+
; CLOCK_50 ; 0.356 ; 0.000           ;
+----------+-------+-----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+----------+--------+-------------------------------+
; Clock    ; Slack  ; End Point TNS                 ;
+----------+--------+-------------------------------+
; CLOCK_50 ; -3.000 ; -3855.122                     ;
+----------+--------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                        ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -34.253 ; reg32:uy_reg|d_out[4]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[5]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[6]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[7]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[8]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[9]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[10]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[11]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[12]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[13]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[14]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[15]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[16]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[17]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[0]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[1]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[2]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.253 ; reg32:uy_reg|d_out[3]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.739     ;
; -34.235 ; reg32:uy_reg|d_out[4]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[5]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[6]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[7]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[8]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[9]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[10]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[11]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[12]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[13]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[14]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[15]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[16]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[17]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[0]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[1]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[2]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.235 ; reg32:uy_reg|d_out[3]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.721     ;
; -34.202 ; reg32:ux_reg|d_out[18]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[19]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[20]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[21]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[22]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[23]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[24]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[25]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[26]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[27]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[28]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[29]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[30]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.202 ; reg32:ux_reg|d_out[31]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.688     ;
; -34.184 ; reg32:ux_reg|d_out[18]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[19]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[20]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[21]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[22]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[23]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[24]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[25]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[26]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[27]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[28]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[29]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[30]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.184 ; reg32:ux_reg|d_out[31]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.670     ;
; -34.121 ; reg32:uy_reg|d_out[4]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[5]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[6]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[7]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[8]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[9]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[10]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[11]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[12]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[13]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[14]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[15]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[16]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[17]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[0]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[1]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[2]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.121 ; reg32:uy_reg|d_out[3]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.607     ;
; -34.103 ; reg32:uy_reg|d_out[4]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[5]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[6]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[7]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[8]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[9]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[10]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[11]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[12]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[13]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[14]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[15]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[16]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[17]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[0]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[1]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[2]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
; -34.103 ; reg32:uy_reg|d_out[3]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.488      ; 35.589     ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                            ;
+-------+------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.356 ; reg32:fin8_reg|d_out[24]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.025      ;
; 0.356 ; reg32:fin8_reg|d_out[27]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.025      ;
; 0.356 ; reg32:fin0_reg|d_out[26]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.025      ;
; 0.356 ; reg32:fin7_reg|d_out[10]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.025      ;
; 0.357 ; reg32:fin6_reg|d_out[22]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.446      ; 1.025      ;
; 0.359 ; reg32:fin7_reg|d_out[8]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.028      ;
; 0.360 ; reg32:fin7_reg|d_out[12]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.029      ;
; 0.360 ; reg32:fin7_reg|d_out[13]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.029      ;
; 0.360 ; reg32:fin6_reg|d_out[23]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.446      ; 1.028      ;
; 0.360 ; reg32:fin6_reg|d_out[9]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.029      ;
; 0.360 ; reg32:fin7_reg|d_out[14]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.029      ;
; 0.360 ; reg32:fin7_reg|d_out[15]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.029      ;
; 0.360 ; reg32:fin8_reg|d_out[25]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.029      ;
; 0.360 ; reg32:fin7_reg|d_out[11]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.029      ;
; 0.361 ; reg32:fin6_reg|d_out[12]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.030      ;
; 0.361 ; reg32:fin6_reg|d_out[14]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.030      ;
; 0.361 ; reg32:fin8_reg|d_out[26]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.030      ;
; 0.362 ; reg32:fin7_reg|d_out[3]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.442      ; 1.026      ;
; 0.365 ; reg32:fin7_reg|d_out[0]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.442      ; 1.029      ;
; 0.365 ; reg32:fin6_reg|d_out[1]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.442      ; 1.029      ;
; 0.366 ; reg32:fin6_reg|d_out[20]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.446      ; 1.034      ;
; 0.366 ; reg32:fin5_reg|d_out[28]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.441      ; 1.029      ;
; 0.366 ; reg32:fin6_reg|d_out[2]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.442      ; 1.030      ;
; 0.369 ; reg32:fin6_reg|d_out[0]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.442      ; 1.033      ;
; 0.370 ; reg32:fin2_reg|d_out[2]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.442      ; 1.034      ;
; 0.371 ; reg32:fin5_reg|d_out[30]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.441      ; 1.034      ;
; 0.371 ; reg32:fin5_reg|d_out[3]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.442      ; 1.035      ;
; 0.372 ; reg32:fin5_reg|d_out[31]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.441      ; 1.035      ;
; 0.382 ; reg32:fin6_reg|d_out[13]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.051      ;
; 0.382 ; reg32:fin6_reg|d_out[8]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.051      ;
; 0.386 ; counter_init:init_counter|count[0] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.042      ;
; 0.387 ; reg32:fin5_reg|d_out[2]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.442      ; 1.051      ;
; 0.392 ; reg32:fin6_reg|d_out[11]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.447      ; 1.061      ;
; 0.393 ; reg32:fin6_reg|d_out[21]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.446      ; 1.061      ;
; 0.397 ; reg32:fin6_reg|d_out[3]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.442      ; 1.061      ;
; 0.402 ; controller:fsm|State.STOP          ; controller:fsm|State.STOP                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; time_step_counter:timer|count[0]   ; time_step_counter:timer|count[0]                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controller:fsm|State.CALC_MOMENT_4 ; controller:fsm|State.CALC_MOMENT_4                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; row_counter:row_cnter|count[3]     ; row_counter:row_cnter|count[3]                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; row_counter:row_cnter|count[2]     ; row_counter:row_cnter|count[2]                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; row_counter:row_cnter|count[1]     ; row_counter:row_cnter|count[1]                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; controller:fsm|State.START         ; controller:fsm|State.START                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; fp_div:div_ux|valid                ; fp_div:div_ux|valid                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fp_div:div_uy|valid                ; fp_div:div_uy|valid                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fp_div:div_ux|busy                 ; fp_div:div_ux|busy                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; fp_div:div_ux|q1[0]                ; fp_div:div_ux|q1[0]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; fp_div:div_uy|busy                 ; fp_div:div_uy|busy                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; fp_div:div_uy|q1[0]                ; fp_div:div_uy|q1[0]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.407 ; counter_init:init_counter|count[0] ; counter_init:init_counter|count[0]                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; row_counter:row_cnter|count[0]     ; row_counter:row_cnter|count[0]                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.674      ;
; 0.411 ; counter_init:init_counter|count[0] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.067      ;
; 0.414 ; counter_init:init_counter|count[5] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.070      ;
; 0.414 ; counter_init:init_counter|count[5] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.070      ;
; 0.422 ; counter_init:init_counter|count[1] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.078      ;
; 0.422 ; counter_init:init_counter|count[1] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.078      ;
; 0.428 ; controller:fsm|State.FLUFF_1       ; controller:fsm|State.CALC_MOMENT_1                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.695      ;
; 0.428 ; controller:fsm|State.FLUFF_3       ; controller:fsm|State.CALC_COLL_1                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.695      ;
; 0.429 ; controller:fsm|State.STREAM_0B     ; controller:fsm|State.STREAM_0C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; controller:fsm|State.CALC_MOMENT_6 ; controller:fsm|State.CALC_EQUIL_1                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; controller:fsm|State.CALC_MOMENT_4 ; controller:fsm|State.CALC_MOMENT_5                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.696      ;
; 0.435 ; controller:fsm|State.STREAM_7      ; controller:fsm|State.STREAM_7B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.702      ;
; 0.435 ; fp_div:div_uy|i[5]                 ; fp_div:div_uy|i[5]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.701      ;
; 0.435 ; fp_div:div_ux|i[5]                 ; fp_div:div_ux|i[5]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.701      ;
; 0.436 ; controller:fsm|State.STREAM_5      ; controller:fsm|State.STREAM_6                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.703      ;
; 0.437 ; controller:fsm|State.STREAM_1      ; controller:fsm|State.STREAM_1B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.704      ;
; 0.438 ; controller:fsm|State.STREAM_7      ; controller:fsm|State.STREAM_8                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.705      ;
; 0.441 ; controller:fsm|State.STREAM_6      ; controller:fsm|State.STREAM_6B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.708      ;
; 0.442 ; counter_init:init_counter|count[7] ; counter_init:init_counter|count[7]                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.709      ;
; 0.450 ; controller:fsm|State.STREAM_4      ; controller:fsm|State.STREAM_4B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.717      ;
; 0.450 ; controller:fsm|State.STREAM_4      ; controller:fsm|State.STREAM_5                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.717      ;
; 0.451 ; controller:fsm|State.CALC_MOMENT_5 ; controller:fsm|State.CALC_MOMENT_6                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.718      ;
; 0.451 ; controller:fsm|State.CALC_COLL_1   ; controller:fsm|State.CALC_COLL_2                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.718      ;
; 0.453 ; controller:fsm|State.CALC_EQUIL_3  ; controller:fsm|State.FLUFF_3                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.720      ;
; 0.454 ; controller:fsm|State.STREAM_2      ; controller:fsm|State.STREAM_2B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.721      ;
; 0.455 ; controller:fsm|State.STREAM_1C     ; controller:fsm|State.STREAM_2                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.722      ;
; 0.456 ; fp_div:div_ux|busy                 ; fp_div:div_ux|valid                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.722      ;
; 0.457 ; controller:fsm|State.INCREMENT_POS ; controller:fsm|State.INCREMENT_TIME                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.724      ;
; 0.551 ; counter_init:init_counter|count[3] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.207      ;
; 0.551 ; counter_init:init_counter|count[3] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.207      ;
; 0.572 ; counter_init:init_counter|count[2] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.228      ;
; 0.572 ; counter_init:init_counter|count[2] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.228      ;
; 0.575 ; counter_init:init_counter|count[6] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.231      ;
; 0.575 ; counter_init:init_counter|count[6] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.434      ; 1.231      ;
; 0.585 ; controller:fsm|State.STREAM_7C     ; controller:fsm|State.STREAM_8                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.852      ;
; 0.599 ; reg32:fout0_reg|d_out[20]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.446      ; 1.267      ;
; 0.600 ; controller:fsm|State.CALC_MOMENT_2 ; controller:fsm|State.CALC_MOMENT_3                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.867      ;
; 0.603 ; fp_div:div_uy|q1[31]               ; fp_div:div_uy|ac[0]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.869      ;
; 0.605 ; controller:fsm|State.STREAM_4B     ; controller:fsm|State.STREAM_4C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.872      ;
; 0.606 ; controller:fsm|State.STREAM_1B     ; controller:fsm|State.STREAM_1C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.873      ;
; 0.608 ; controller:fsm|State.STREAM_8B     ; controller:fsm|State.STREAM_8C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.875      ;
; 0.608 ; controller:fsm|State.STREAM_5B     ; controller:fsm|State.STREAM_5C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.875      ;
; 0.620 ; fp_div:div_uy|q1[5]                ; fp_div:div_uy|q1[6]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.887      ;
; 0.621 ; controller:fsm|State.STREAM_3B     ; controller:fsm|State.STREAM_3C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.888      ;
; 0.622 ; controller:fsm|State.STREAM_0C     ; controller:fsm|State.STREAM_1                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.889      ;
; 0.622 ; fp_div:div_uy|q1[2]                ; fp_div:div_uy|q1[3]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.888      ;
; 0.622 ; fp_div:div_uy|q1[16]               ; fp_div:div_uy|q1[17]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.888      ;
; 0.623 ; fp_div:div_uy|q1[1]                ; fp_div:div_uy|q1[2]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.889      ;
; 0.623 ; fp_div:div_ux|q1[26]               ; fp_div:div_ux|q1[27]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.888      ;
; 0.623 ; controller:fsm|State.STREAM_7B     ; controller:fsm|State.STREAM_7C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.890      ;
; 0.624 ; fp_div:div_uy|q1[23]               ; fp_div:div_uy|q1[24]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.891      ;
+-------+------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                             ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                            ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_1  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_2  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_3  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_4  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_5  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_6  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_7  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_8  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_9  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_8 ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 9.166 ; 9.113 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 8.846 ; 8.794 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 31.55 MHz ; 31.55 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_50 ; -30.693 ; -24810.044    ;
+----------+---------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.327 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -3847.804                    ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                         ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -30.693 ; reg32:uy_reg|d_out[4]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[5]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[6]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[7]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[8]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[9]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[10]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[11]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[12]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[13]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[14]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[15]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[16]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[17]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[0]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[1]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[2]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.693 ; reg32:uy_reg|d_out[3]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.159     ;
; -30.687 ; reg32:uy_reg|d_out[4]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[5]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[6]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[7]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[8]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[9]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[10]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[11]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[12]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[13]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[14]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[15]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[16]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[17]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[0]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[1]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[2]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.687 ; reg32:uy_reg|d_out[3]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.153     ;
; -30.644 ; reg32:ux_reg|d_out[18]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[19]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[20]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[21]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[22]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[23]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[24]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[25]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[26]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[27]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[28]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[29]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[30]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.644 ; reg32:ux_reg|d_out[31]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.110     ;
; -30.638 ; reg32:ux_reg|d_out[18]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[19]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[20]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[21]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[22]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[23]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[24]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[25]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[26]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[27]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[28]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[29]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[30]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.638 ; reg32:ux_reg|d_out[31]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.104     ;
; -30.577 ; reg32:uy_reg|d_out[4]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[5]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[6]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[7]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[8]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[9]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[10]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[11]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[12]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[13]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[14]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[15]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[16]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[17]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[0]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[1]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[2]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.577 ; reg32:uy_reg|d_out[3]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.043     ;
; -30.571 ; reg32:uy_reg|d_out[4]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[5]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[6]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[7]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[8]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[9]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[10]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[11]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[12]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[13]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[14]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[15]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[16]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[17]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[0]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[1]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[2]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
; -30.571 ; reg32:uy_reg|d_out[3]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.467      ; 32.037     ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                             ;
+-------+------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.327 ; reg32:fin8_reg|d_out[24]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 0.928      ;
; 0.327 ; reg32:fin8_reg|d_out[27]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 0.928      ;
; 0.327 ; reg32:fin0_reg|d_out[26]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 0.928      ;
; 0.328 ; reg32:fin6_reg|d_out[22]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.928      ;
; 0.328 ; reg32:fin7_reg|d_out[10]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.928      ;
; 0.331 ; reg32:fin6_reg|d_out[23]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.931      ;
; 0.331 ; reg32:fin7_reg|d_out[8]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.931      ;
; 0.331 ; reg32:fin6_reg|d_out[9]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.931      ;
; 0.332 ; reg32:fin7_reg|d_out[12]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.932      ;
; 0.332 ; reg32:fin6_reg|d_out[12]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.932      ;
; 0.332 ; reg32:fin8_reg|d_out[25]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 0.933      ;
; 0.333 ; reg32:fin7_reg|d_out[13]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.933      ;
; 0.333 ; reg32:fin7_reg|d_out[14]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.933      ;
; 0.333 ; reg32:fin7_reg|d_out[15]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.933      ;
; 0.333 ; reg32:fin8_reg|d_out[26]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 0.934      ;
; 0.333 ; reg32:fin7_reg|d_out[11]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.933      ;
; 0.334 ; reg32:fin6_reg|d_out[14]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.934      ;
; 0.335 ; reg32:fin7_reg|d_out[3]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.394      ; 0.930      ;
; 0.337 ; reg32:fin6_reg|d_out[20]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.937      ;
; 0.337 ; reg32:fin7_reg|d_out[0]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.394      ; 0.932      ;
; 0.337 ; reg32:fin6_reg|d_out[2]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.394      ; 0.932      ;
; 0.338 ; reg32:fin6_reg|d_out[1]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.394      ; 0.933      ;
; 0.338 ; reg32:fin5_reg|d_out[28]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.394      ; 0.933      ;
; 0.339 ; reg32:fin6_reg|d_out[0]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.394      ; 0.934      ;
; 0.341 ; reg32:fin5_reg|d_out[31]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.394      ; 0.936      ;
; 0.342 ; reg32:fin5_reg|d_out[30]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.394      ; 0.937      ;
; 0.342 ; reg32:fin2_reg|d_out[2]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.394      ; 0.937      ;
; 0.343 ; reg32:fin5_reg|d_out[3]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.394      ; 0.938      ;
; 0.351 ; reg32:fin6_reg|d_out[13]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.951      ;
; 0.351 ; reg32:fin6_reg|d_out[8]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.951      ;
; 0.353 ; controller:fsm|State.START         ; controller:fsm|State.START                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; controller:fsm|State.STOP          ; controller:fsm|State.STOP                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; time_step_counter:timer|count[0]   ; time_step_counter:timer|count[0]                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; controller:fsm|State.CALC_MOMENT_4 ; controller:fsm|State.CALC_MOMENT_4                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; row_counter:row_cnter|count[3]     ; row_counter:row_cnter|count[3]                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; row_counter:row_cnter|count[2]     ; row_counter:row_cnter|count[2]                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; row_counter:row_cnter|count[1]     ; row_counter:row_cnter|count[1]                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; fp_div:div_ux|valid                ; fp_div:div_ux|valid                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fp_div:div_uy|valid                ; fp_div:div_uy|valid                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fp_div:div_uy|busy                 ; fp_div:div_uy|busy                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fp_div:div_uy|q1[0]                ; fp_div:div_uy|q1[0]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fp_div:div_ux|busy                 ; fp_div:div_ux|busy                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; fp_div:div_ux|q1[0]                ; fp_div:div_ux|q1[0]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; reg32:fin5_reg|d_out[2]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.394      ; 0.951      ;
; 0.361 ; reg32:fin6_reg|d_out[21]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.961      ;
; 0.361 ; reg32:fin6_reg|d_out[11]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.399      ; 0.961      ;
; 0.365 ; counter_init:init_counter|count[0] ; counter_init:init_counter|count[0]                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; row_counter:row_cnter|count[0]     ; row_counter:row_cnter|count[0]                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.608      ;
; 0.366 ; reg32:fin6_reg|d_out[3]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.394      ; 0.961      ;
; 0.390 ; counter_init:init_counter|count[0] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 0.979      ;
; 0.394 ; fp_div:div_uy|i[5]                 ; fp_div:div_uy|i[5]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.636      ;
; 0.394 ; fp_div:div_ux|i[5]                 ; fp_div:div_ux|i[5]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.636      ;
; 0.395 ; controller:fsm|State.STREAM_0B     ; controller:fsm|State.STREAM_0C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.639      ;
; 0.395 ; controller:fsm|State.FLUFF_3       ; controller:fsm|State.CALC_COLL_1                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.639      ;
; 0.396 ; controller:fsm|State.CALC_MOMENT_4 ; controller:fsm|State.CALC_MOMENT_5                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; controller:fsm|State.FLUFF_1       ; controller:fsm|State.CALC_MOMENT_1                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.639      ;
; 0.397 ; controller:fsm|State.CALC_MOMENT_6 ; controller:fsm|State.CALC_EQUIL_1                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.640      ;
; 0.400 ; counter_init:init_counter|count[7] ; counter_init:init_counter|count[7]                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.643      ;
; 0.401 ; controller:fsm|State.STREAM_7      ; controller:fsm|State.STREAM_7B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.645      ;
; 0.403 ; controller:fsm|State.STREAM_5      ; controller:fsm|State.STREAM_6                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.646      ;
; 0.404 ; controller:fsm|State.STREAM_7      ; controller:fsm|State.STREAM_8                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.648      ;
; 0.404 ; controller:fsm|State.STREAM_1      ; controller:fsm|State.STREAM_1B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.648      ;
; 0.408 ; controller:fsm|State.STREAM_6      ; controller:fsm|State.STREAM_6B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.651      ;
; 0.412 ; counter_init:init_counter|count[5] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.001      ;
; 0.412 ; counter_init:init_counter|count[5] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.001      ;
; 0.414 ; counter_init:init_counter|count[0] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.003      ;
; 0.415 ; controller:fsm|State.STREAM_4      ; controller:fsm|State.STREAM_4B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.658      ;
; 0.415 ; controller:fsm|State.CALC_COLL_1   ; controller:fsm|State.CALC_COLL_2                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.659      ;
; 0.416 ; controller:fsm|State.STREAM_4      ; controller:fsm|State.STREAM_5                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.659      ;
; 0.417 ; controller:fsm|State.CALC_MOMENT_5 ; controller:fsm|State.CALC_MOMENT_6                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.660      ;
; 0.417 ; controller:fsm|State.CALC_EQUIL_3  ; controller:fsm|State.FLUFF_3                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.661      ;
; 0.418 ; controller:fsm|State.STREAM_2      ; controller:fsm|State.STREAM_2B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.662      ;
; 0.419 ; controller:fsm|State.STREAM_1C     ; controller:fsm|State.STREAM_2                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.663      ;
; 0.421 ; controller:fsm|State.INCREMENT_POS ; controller:fsm|State.INCREMENT_TIME                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.665      ;
; 0.421 ; fp_div:div_ux|busy                 ; fp_div:div_ux|valid                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.663      ;
; 0.423 ; counter_init:init_counter|count[1] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.012      ;
; 0.423 ; counter_init:init_counter|count[1] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.012      ;
; 0.521 ; counter_init:init_counter|count[3] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.110      ;
; 0.521 ; counter_init:init_counter|count[3] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.110      ;
; 0.536 ; controller:fsm|State.STREAM_7C     ; controller:fsm|State.STREAM_8                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.780      ;
; 0.543 ; counter_init:init_counter|count[6] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.132      ;
; 0.543 ; counter_init:init_counter|count[6] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.132      ;
; 0.544 ; counter_init:init_counter|count[2] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.133      ;
; 0.544 ; counter_init:init_counter|count[2] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.388      ; 1.133      ;
; 0.549 ; controller:fsm|State.CALC_MOMENT_2 ; controller:fsm|State.CALC_MOMENT_3                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.792      ;
; 0.552 ; fp_div:div_uy|q1[31]               ; fp_div:div_uy|ac[0]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.794      ;
; 0.553 ; controller:fsm|State.STREAM_4B     ; controller:fsm|State.STREAM_4C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.796      ;
; 0.554 ; controller:fsm|State.STREAM_1B     ; controller:fsm|State.STREAM_1C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.798      ;
; 0.555 ; controller:fsm|State.STREAM_8B     ; controller:fsm|State.STREAM_8C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.799      ;
; 0.556 ; controller:fsm|State.STREAM_5B     ; controller:fsm|State.STREAM_5C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.799      ;
; 0.562 ; reg32:fout0_reg|d_out[20]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.400      ; 1.163      ;
; 0.567 ; controller:fsm|State.STREAM_3B     ; controller:fsm|State.STREAM_3C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.811      ;
; 0.567 ; fp_div:div_uy|q1[5]                ; fp_div:div_uy|q1[6]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.810      ;
; 0.568 ; controller:fsm|State.STREAM_0C     ; controller:fsm|State.STREAM_1                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.812      ;
; 0.568 ; fp_div:div_uy|q1[2]                ; fp_div:div_uy|q1[3]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.810      ;
; 0.568 ; controller:fsm|State.STREAM_7B     ; controller:fsm|State.STREAM_7C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.073      ; 0.812      ;
; 0.569 ; fp_div:div_uy|q1[16]               ; fp_div:div_uy|q1[17]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.811      ;
; 0.569 ; fp_div:div_ux|q1[26]               ; fp_div:div_ux|q1[27]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.811      ;
; 0.570 ; fp_div:div_uy|q1[1]                ; fp_div:div_uy|q1[2]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.071      ; 0.812      ;
; 0.570 ; fp_div:div_uy|q1[23]               ; fp_div:div_uy|q1[24]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.813      ;
+-------+------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                              ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                            ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_1  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_2  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_3  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_4  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_5  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_6  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_7  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_8  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[0]~_Duplicate_9  ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[10]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[11]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[12]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[13]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[14]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[15]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[16]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_8 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[17]~_Duplicate_9 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_1 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_2 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_3 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_4 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_5 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_6 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_7 ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; CLOCK_50 ; Rise       ; reg32:ux_reg|d_out[18]~_Duplicate_8 ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 8.331 ; 8.205 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 8.024 ; 7.902 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_50 ; -16.522 ; -12764.254    ;
+----------+---------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+----------+-------+----------------+
; Clock    ; Slack ; End Point TNS  ;
+----------+-------+----------------+
; CLOCK_50 ; 0.137 ; 0.000          ;
+----------+-------+----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+----------+--------+------------------------------+
; Clock    ; Slack  ; End Point TNS                ;
+----------+--------+------------------------------+
; CLOCK_50 ; -3.000 ; -2194.080                    ;
+----------+--------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                         ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                           ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -16.522 ; reg32:uy_reg|d_out[4]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[5]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[6]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[7]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[8]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[9]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[10]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[11]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[12]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[13]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[14]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[15]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[16]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[17]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[0]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[1]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[2]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.522 ; reg32:uy_reg|d_out[3]~_Duplicate_2  ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.740     ;
; -16.518 ; reg32:uy_reg|d_out[4]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[5]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[6]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[7]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[8]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[9]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[10]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[11]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[12]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[13]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[14]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[15]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[16]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[17]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[0]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[1]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[2]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.518 ; reg32:uy_reg|d_out[3]~_Duplicate_2  ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.736     ;
; -16.478 ; reg32:ux_reg|d_out[18]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[19]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[20]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[21]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[22]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[23]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[24]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[25]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[26]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[27]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[28]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[29]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[30]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.478 ; reg32:ux_reg|d_out[31]~_Duplicate_2 ; reg32:feq7_reg|d_out[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.696     ;
; -16.474 ; reg32:ux_reg|d_out[18]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[19]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[20]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[21]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[22]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[23]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[24]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[25]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[26]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[27]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[28]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[29]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[30]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.474 ; reg32:ux_reg|d_out[31]~_Duplicate_2 ; reg32:feq7_reg|d_out[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.692     ;
; -16.454 ; reg32:uy_reg|d_out[4]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[5]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[6]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[7]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[8]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[9]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[10]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[11]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[12]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[13]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[14]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[15]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[16]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[17]~_Duplicate_2 ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[0]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[1]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[2]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.454 ; reg32:uy_reg|d_out[3]~_Duplicate_2  ; reg32:feq7_reg|d_out[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.672     ;
; -16.450 ; reg32:uy_reg|d_out[4]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[5]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[6]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[7]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[8]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[9]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[10]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[11]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[12]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[13]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[14]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[15]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[16]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[17]~_Duplicate_2 ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[0]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[1]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[2]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
; -16.450 ; reg32:uy_reg|d_out[3]~_Duplicate_2  ; reg32:feq7_reg|d_out[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.231      ; 17.668     ;
+---------+-------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                             ;
+-------+------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.137 ; reg32:fin6_reg|d_out[22]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.470      ;
; 0.137 ; reg32:fin8_reg|d_out[24]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.470      ;
; 0.137 ; reg32:fin8_reg|d_out[27]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.470      ;
; 0.137 ; reg32:fin0_reg|d_out[26]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.470      ;
; 0.137 ; reg32:fin7_reg|d_out[10]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.470      ;
; 0.138 ; reg32:fin7_reg|d_out[13]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.471      ;
; 0.138 ; reg32:fin7_reg|d_out[14]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.471      ;
; 0.138 ; reg32:fin7_reg|d_out[15]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.471      ;
; 0.138 ; reg32:fin6_reg|d_out[14]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.471      ;
; 0.138 ; reg32:fin8_reg|d_out[25]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.471      ;
; 0.138 ; reg32:fin8_reg|d_out[26]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.471      ;
; 0.138 ; reg32:fin7_reg|d_out[11]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.471      ;
; 0.139 ; reg32:fin7_reg|d_out[12]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.472      ;
; 0.139 ; reg32:fin6_reg|d_out[12]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.472      ;
; 0.139 ; reg32:fin6_reg|d_out[23]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.472      ;
; 0.139 ; reg32:fin7_reg|d_out[8]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.472      ;
; 0.139 ; reg32:fin6_reg|d_out[9]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.472      ;
; 0.139 ; reg32:fin7_reg|d_out[3]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.469      ;
; 0.140 ; reg32:fin6_reg|d_out[20]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.473      ;
; 0.141 ; reg32:fin6_reg|d_out[1]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.471      ;
; 0.141 ; reg32:fin5_reg|d_out[28]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.471      ;
; 0.142 ; reg32:fin7_reg|d_out[0]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.472      ;
; 0.142 ; reg32:fin6_reg|d_out[2]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.472      ;
; 0.143 ; reg32:fin6_reg|d_out[0]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.473      ;
; 0.143 ; reg32:fin5_reg|d_out[30]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.473      ;
; 0.143 ; reg32:fin5_reg|d_out[3]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.473      ;
; 0.143 ; reg32:fin2_reg|d_out[2]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.473      ;
; 0.145 ; reg32:fin5_reg|d_out[31]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.475      ;
; 0.147 ; reg32:fin6_reg|d_out[13]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.480      ;
; 0.147 ; reg32:fin6_reg|d_out[8]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.480      ;
; 0.150 ; reg32:fin6_reg|d_out[21]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.483      ;
; 0.150 ; reg32:fin6_reg|d_out[11]           ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.229      ; 0.483      ;
; 0.150 ; reg32:fin5_reg|d_out[2]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.480      ;
; 0.153 ; reg32:fin6_reg|d_out[3]            ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.226      ; 0.483      ;
; 0.167 ; counter_init:init_counter|count[0] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.494      ;
; 0.176 ; counter_init:init_counter|count[0] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.503      ;
; 0.179 ; counter_init:init_counter|count[1] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.506      ;
; 0.179 ; counter_init:init_counter|count[1] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.506      ;
; 0.181 ; controller:fsm|State.STOP          ; controller:fsm|State.STOP                                                                                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; time_step_counter:timer|count[0]   ; time_step_counter:timer|count[0]                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controller:fsm|State.CALC_MOMENT_4 ; controller:fsm|State.CALC_MOMENT_4                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; row_counter:row_cnter|count[3]     ; row_counter:row_cnter|count[3]                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; row_counter:row_cnter|count[2]     ; row_counter:row_cnter|count[2]                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; row_counter:row_cnter|count[1]     ; row_counter:row_cnter|count[1]                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; controller:fsm|State.START         ; controller:fsm|State.START                                                                                     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; fp_div:div_uy|valid                ; fp_div:div_uy|valid                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; counter_init:init_counter|count[5] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.509      ;
; 0.182 ; counter_init:init_counter|count[5] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.509      ;
; 0.183 ; fp_div:div_ux|valid                ; fp_div:div_ux|valid                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fp_div:div_uy|busy                 ; fp_div:div_uy|busy                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fp_div:div_uy|q1[0]                ; fp_div:div_uy|q1[0]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fp_div:div_ux|busy                 ; fp_div:div_ux|busy                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; fp_div:div_ux|q1[0]                ; fp_div:div_ux|q1[0]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.188 ; controller:fsm|State.STREAM_0B     ; controller:fsm|State.STREAM_0C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; controller:fsm|State.CALC_MOMENT_4 ; controller:fsm|State.CALC_MOMENT_5                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; row_counter:row_cnter|count[0]     ; row_counter:row_cnter|count[0]                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; controller:fsm|State.FLUFF_1       ; controller:fsm|State.CALC_MOMENT_1                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; controller:fsm|State.FLUFF_3       ; controller:fsm|State.CALC_COLL_1                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; counter_init:init_counter|count[0] ; counter_init:init_counter|count[0]                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; controller:fsm|State.CALC_MOMENT_6 ; controller:fsm|State.CALC_EQUIL_1                                                                              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.315      ;
; 0.191 ; controller:fsm|State.STREAM_5      ; controller:fsm|State.STREAM_6                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.317      ;
; 0.193 ; controller:fsm|State.STREAM_7      ; controller:fsm|State.STREAM_7B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.319      ;
; 0.194 ; controller:fsm|State.STREAM_7      ; controller:fsm|State.STREAM_8                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.320      ;
; 0.194 ; controller:fsm|State.STREAM_1      ; controller:fsm|State.STREAM_1B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.320      ;
; 0.196 ; controller:fsm|State.STREAM_6      ; controller:fsm|State.STREAM_6B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.322      ;
; 0.197 ; fp_div:div_uy|i[5]                 ; fp_div:div_uy|i[5]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.322      ;
; 0.197 ; fp_div:div_ux|i[5]                 ; fp_div:div_ux|i[5]                                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.321      ;
; 0.199 ; controller:fsm|State.STREAM_4      ; controller:fsm|State.STREAM_5                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; controller:fsm|State.CALC_COLL_1   ; controller:fsm|State.CALC_COLL_2                                                                               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; counter_init:init_counter|count[7] ; counter_init:init_counter|count[7]                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; controller:fsm|State.STREAM_4      ; controller:fsm|State.STREAM_4B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; controller:fsm|State.CALC_MOMENT_5 ; controller:fsm|State.CALC_MOMENT_6                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.326      ;
; 0.201 ; controller:fsm|State.CALC_EQUIL_3  ; controller:fsm|State.FLUFF_3                                                                                   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.327      ;
; 0.202 ; controller:fsm|State.STREAM_2      ; controller:fsm|State.STREAM_2B                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.328      ;
; 0.203 ; controller:fsm|State.INCREMENT_POS ; controller:fsm|State.INCREMENT_TIME                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.329      ;
; 0.203 ; fp_div:div_ux|busy                 ; fp_div:div_ux|valid                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.327      ;
; 0.204 ; controller:fsm|State.STREAM_1C     ; controller:fsm|State.STREAM_2                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.330      ;
; 0.229 ; counter_init:init_counter|count[3] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.556      ;
; 0.229 ; counter_init:init_counter|count[3] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.556      ;
; 0.241 ; counter_init:init_counter|count[2] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.568      ;
; 0.241 ; counter_init:init_counter|count[2] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.568      ;
; 0.243 ; counter_init:init_counter|count[6] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.570      ;
; 0.243 ; counter_init:init_counter|count[6] ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.223      ; 0.570      ;
; 0.254 ; reg32:fout0_reg|d_out[20]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.588      ;
; 0.262 ; controller:fsm|State.CALC_MOMENT_2 ; controller:fsm|State.CALC_MOMENT_3                                                                             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.388      ;
; 0.264 ; reg32:fout0_reg|d_out[23]          ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.230      ; 0.598      ;
; 0.264 ; controller:fsm|State.STREAM_4B     ; controller:fsm|State.STREAM_4C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.390      ;
; 0.265 ; reg32:fout4_reg|d_out[9]           ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.238      ; 0.607      ;
; 0.266 ; controller:fsm|State.STREAM_1B     ; controller:fsm|State.STREAM_1C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; fp_div:div_uy|q1[31]               ; fp_div:div_uy|ac[0]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.390      ;
; 0.266 ; reg32:fout2_reg|d_out[9]           ; distribution_ram:fout_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a8~porta_datain_reg0   ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.228      ; 0.598      ;
; 0.267 ; controller:fsm|State.STREAM_5B     ; controller:fsm|State.STREAM_5C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.393      ;
; 0.267 ; controller:fsm|State.STREAM_7C     ; controller:fsm|State.STREAM_8                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.393      ;
; 0.268 ; controller:fsm|State.STREAM_8B     ; controller:fsm|State.STREAM_8C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.394      ;
; 0.272 ; controller:fsm|State.STREAM_3B     ; controller:fsm|State.STREAM_3C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; fp_div:div_uy|q1[5]                ; fp_div:div_uy|q1[6]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.397      ;
; 0.274 ; controller:fsm|State.STREAM_0C     ; controller:fsm|State.STREAM_1                                                                                  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.400      ;
; 0.274 ; fp_div:div_uy|q1[2]                ; fp_div:div_uy|q1[3]                                                                                            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.040      ; 0.398      ;
; 0.274 ; fp_div:div_uy|q1[16]               ; fp_div:div_uy|q1[17]                                                                                           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.041      ; 0.399      ;
; 0.274 ; controller:fsm|State.STREAM_7B     ; controller:fsm|State.STREAM_7C                                                                                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.400      ;
+-------+------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_COLL_1                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_COLL_2                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_COLL_3                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_EQUIL_1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_EQUIL_2                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_EQUIL_3                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_MOMENT_1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_MOMENT_2                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_MOMENT_3                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_MOMENT_4                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_MOMENT_5                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.CALC_MOMENT_6                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.FLUFF_1                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.FLUFF_2                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.FLUFF_3                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.INCREMENT_POS                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.INCREMENT_TIME                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.START                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STOP                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_0                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_0B                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_0C                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_1                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_1B                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_1C                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_2                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_2B                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_2C                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_3                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_3B                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_3C                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_4                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_4B                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_4C                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_5                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_5B                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_5C                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_6                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_6B                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_6C                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_7                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_7B                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_7C                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_8                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_8B                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; controller:fsm|State.STREAM_8C                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[0]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[1]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[2]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[3]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[4]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[5]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[6]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; counter_init:init_counter|count[7]                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a16~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a18~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a20~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a22~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a24~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a26~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a28~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a30~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a4~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a6~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; distribution_ram:fin_ram|altsyncram:mem_rtl_0|altsyncram_pf81:auto_generated|ram_block1a6~porta_we_reg        ;
+--------+--------------+----------------+------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 4.839 ; 5.033 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 4.673 ; 4.860 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -34.253    ; 0.137 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50        ; -34.253    ; 0.137 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -27513.077 ; 0.0   ; 0.0      ; 0.0     ; -3855.122           ;
;  CLOCK_50        ; -27513.077 ; 0.000 ; N/A      ; N/A     ; -3855.122           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 9.166 ; 9.113 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; FINISHED  ; CLOCK_50   ; 4.673 ; 4.860 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; FINISHED      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FINISHED      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FINISHED      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FINISHED      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1730  ; 1730 ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Nov 14 17:16:16 2021
Info: Command: quartus_sta LBM_DE2 -c LBM_DE2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LBM_DE2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -34.253
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -34.253          -27513.077 CLOCK_50 
Info (332146): Worst-case hold slack is 0.356
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.356               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -3855.122 CLOCK_50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -30.693
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -30.693          -24810.044 CLOCK_50 
Info (332146): Worst-case hold slack is 0.327
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.327               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -3847.804 CLOCK_50 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -16.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -16.522          -12764.254 CLOCK_50 
Info (332146): Worst-case hold slack is 0.137
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.137               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2194.080 CLOCK_50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4771 megabytes
    Info: Processing ended: Sun Nov 14 17:16:26 2021
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:10


