# Background

---

## 2.1 0.18 µm AMS CMOS の位置づけ
0.18 µm AMS CMOS ノードは現在も車載・産業・IoT 向け SoC の主要技術基盤である。  
- **高耐圧デバイスが利用可能**（20–60 V HV LDMOS など）  
- **アナログ/センサ回路の混載適性**（広電源範囲・低ノイズ）  
- **長期供給保証と信頼性**（AEC-Q100 対応、産業用途の寿命要件）  
- **コスト効率**：先端ノードに比べマスク・加工コストが低い  

したがって、**成熟ノードに電源統合技術を導入する意義は依然として高い**。

---

## 2.2 オンチップインダクタの制約
標準 BEOL で形成される Air-core スパイラルインダクタは以下の問題を持つ：  
- **低 Q 値**（基板損失と金属抵抗で Q ≈ 3–5）  
- **大面積化**（10–100 nH の確保に 0.5–1 mm²）  
- **電流容量の不足**（数百 mA を超えると抵抗損と発熱が顕著）  
- **基板ノイズ結合**（AMS ブロックへの干渉）  

→ これらにより **効率的なオンチップ IVR 実現は困難**であった。

---

## 2.3 従来の対策と限界
- **MIM キャパ＋LDO**：  
  リップル抑制は可能だが、電流駆動力が小さく効率も低い。  
- **外付けインダクタ利用**：  
  高効率だが、部品点数・BOMコスト・実装面積・EMIが増大。  
- **基板技術改善（SOI/高抵抗 Si）**：  
  Q 値改善は得られるが、コストが高く標準 0.18 µm AMS には直結しない。  

→ **「オンチップ実装」と「産業応用の現実性」の両立は未解決**。

---

## 2.4 LDO の役割と限界
LDO は高 PSRR・低ノイズ・高速応答を提供するが：  
- 効率が低い（ドロップアウト損失）  
- 高電流時に発熱・電圧降下が増大  
- 大容量キャパシタ依存で面積コストが大きい  

→ LDO 単独では産業応用に必要な効率を満たせない。

---

## 2.5 研究ギャップ
- Air-core インダクタでは Q 値不足 → 効率的な IVR は難しい  
- LDO 単独では効率が確保できない  
- 先端ノードでの研究はあるが、**成熟ノード AMS CMOS に磁性体インダクタを組み込み、LDO とハイブリッド化する検討は乏しい**  

**結論：**  
本研究が目指すのは、  
- **磁性体ラミネーションによるインダクタ性能改善**  
- **PGS との組み合わせによる Q 値向上**  
- **既存 LDO を活用したハイブリッド構成**  

→ これにより、**実用性と即応性のある電源統合ソリューション**を成熟ノードで提示する。
