# Verilog实现96路信号正交调制解调

## 项目描述

本资源文件提供了一个完整的Verilog工程，实现了96路信号的正交调制解调。该项目通过Quartus平台实现，并包含了完整的仿真文件和MATLAB验证文件。此外，该工程还可以轻松移植到Vivado平台进行复现。

## 项目内容

- **完整工程文件**：包含所有必要的Verilog代码和Quartus工程文件。
- **MATLAB验证文件**：用于生成原始数据并验证仿真结果。
- **仿真文件**：通过ModelSim进行仿真，仿真结果与MATLAB生成的波形进行对比，误差在万分之六到万分之七之间。
- **IP核配置**：详细讲解了锁相环和多路滤波器的IP核配置和使用方法。

## 项目特点

- **高完成度**：项目实现了96路信号的正交调制解调，仿真结果与MATLAB波形完全一致。
- **初学者友好**：通过IP核的使用，帮助初学者更快理解Verilog的时序问题。
- **多路滤波器时序**：对于初学者来说，多路滤波器的时序可能有一定难度，但通过深入理解可以加深对Verilog的认识。

## 使用说明

1. **打开工程**：使用Quartus打开提供的工程文件。
2. **配置IP核**：根据文档中的说明配置锁相环和多路滤波器的IP核。
3. **运行仿真**：使用ModelSim进行仿真，并对比仿真结果与MATLAB生成的波形。
4. **移植到Vivado**：如果需要，可以将工程移植到Vivado平台进行复现。

## 注意事项

- 该项目适合有一定Verilog基础的开发者，特别是对多路信号处理和IP核配置感兴趣的开发者。
- 在理解多路滤波器的时序时，可能需要花费一些时间，但这对深入理解Verilog非常有帮助。

## 贡献与反馈

如果您在使用过程中遇到任何问题或有任何改进建议，欢迎通过GitHub的Issues功能提出。我们非常欢迎您的反馈和贡献！

## 下载链接
[Verilog实现96路信号正交调制解调](https://pan.quark.cn/s/e702a6cb0374) 

(备用: [备用下载](https://pan.baidu.com/s/1Bue8kuydRHJd841eUK_jbw?pwd=1234))

## 说明

该仓库仅用于学习交流，请勿用于商业用途。
