n work Controler verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 5.28125;
av .compile_point_starttime_stamp "Fri Oct 20 21:08:12 2023";
av .compile_point_endtime_stamp "Fri Oct 20 21:08:17 2023";
av .compile_point_realtime_used 5.017;
