<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="west"/>
    </tool>
    <tool name="Constant">
      <a name="facing" val="south"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(280,210)" to="(290,210)"/>
    <wire from="(480,240)" to="(480,260)"/>
    <wire from="(520,230)" to="(520,490)"/>
    <wire from="(430,210)" to="(430,230)"/>
    <wire from="(110,230)" to="(180,230)"/>
    <wire from="(390,470)" to="(390,490)"/>
    <wire from="(200,190)" to="(280,190)"/>
    <wire from="(270,230)" to="(290,230)"/>
    <wire from="(350,320)" to="(380,320)"/>
    <wire from="(500,210)" to="(500,340)"/>
    <wire from="(200,210)" to="(210,210)"/>
    <wire from="(400,260)" to="(480,260)"/>
    <wire from="(490,210)" to="(500,210)"/>
    <wire from="(440,190)" to="(520,190)"/>
    <wire from="(240,240)" to="(240,260)"/>
    <wire from="(400,320)" to="(400,390)"/>
    <wire from="(520,190)" to="(520,210)"/>
    <wire from="(110,190)" to="(200,190)"/>
    <wire from="(400,320)" to="(430,320)"/>
    <wire from="(410,340)" to="(500,340)"/>
    <wire from="(370,330)" to="(370,420)"/>
    <wire from="(360,190)" to="(360,210)"/>
    <wire from="(440,190)" to="(440,210)"/>
    <wire from="(410,340)" to="(410,420)"/>
    <wire from="(200,190)" to="(200,210)"/>
    <wire from="(520,230)" to="(530,230)"/>
    <wire from="(330,210)" to="(350,210)"/>
    <wire from="(180,230)" to="(180,260)"/>
    <wire from="(270,210)" to="(270,230)"/>
    <wire from="(410,210)" to="(430,210)"/>
    <wire from="(180,260)" to="(240,260)"/>
    <wire from="(400,410)" to="(400,420)"/>
    <wire from="(380,320)" to="(380,390)"/>
    <wire from="(320,260)" to="(400,260)"/>
    <wire from="(360,190)" to="(440,190)"/>
    <wire from="(380,410)" to="(380,420)"/>
    <wire from="(250,210)" to="(270,210)"/>
    <wire from="(350,230)" to="(350,320)"/>
    <wire from="(360,210)" to="(370,210)"/>
    <wire from="(320,240)" to="(320,260)"/>
    <wire from="(440,210)" to="(450,210)"/>
    <wire from="(240,260)" to="(320,260)"/>
    <wire from="(430,230)" to="(450,230)"/>
    <wire from="(570,210)" to="(610,210)"/>
    <wire from="(520,210)" to="(530,210)"/>
    <wire from="(350,230)" to="(370,230)"/>
    <wire from="(350,210)" to="(350,230)"/>
    <wire from="(400,240)" to="(400,260)"/>
    <wire from="(280,190)" to="(360,190)"/>
    <wire from="(390,490)" to="(520,490)"/>
    <wire from="(280,190)" to="(280,210)"/>
    <wire from="(270,330)" to="(370,330)"/>
    <wire from="(270,230)" to="(270,330)"/>
    <wire from="(430,230)" to="(430,320)"/>
    <comp lib="4" loc="(410,210)" name="D Flip-Flop"/>
    <comp lib="4" loc="(570,210)" name="D Flip-Flop"/>
    <comp lib="1" loc="(380,410)" name="NOT Gate">
      <a name="facing" val="south"/>
      <a name="size" val="20"/>
    </comp>
    <comp lib="0" loc="(610,210)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(110,190)" name="Clock">
      <a name="label" val="Clk"/>
    </comp>
    <comp lib="0" loc="(110,210)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="x"/>
    </comp>
    <comp lib="4" loc="(250,210)" name="D Flip-Flop"/>
    <comp lib="1" loc="(390,470)" name="AND Gate">
      <a name="facing" val="south"/>
      <a name="inputs" val="4"/>
      <a name="label" val="AND"/>
    </comp>
    <comp lib="0" loc="(110,230)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="Reset"/>
    </comp>
    <comp lib="4" loc="(490,210)" name="D Flip-Flop"/>
    <comp lib="4" loc="(330,210)" name="D Flip-Flop"/>
    <comp lib="1" loc="(400,410)" name="NOT Gate">
      <a name="facing" val="south"/>
      <a name="size" val="20"/>
    </comp>
  </circuit>
</project>
