# 静态电路VS动态电路
## 静态电路
在静态电路中，每一刻每个门的输出通过一个低电阻路径连到$V_{DD}$或$GND$
CMOS结构优点：
- 稳定性：对噪声的灵敏度低
- 良好的性能
- 低功耗：没有静态功耗
## 动态电路
动态电路依赖于把信号值暂时存放在高阻抗电路节点的电容上。
- 优点：
	所形成的门比较简单且比较快
- 缺点：
	设计和工作比较复杂，由于对噪声敏感度增加容易失败。
# Complementary CMOS(互补CMOS)
## 上拉网络和下拉网络
- 上拉网络（PUN）：每当逻辑门的输出意味着逻辑1它将提供一条在输出和$V_{DD}$之前的通路
- 下拉网络（PDN）：每当逻辑门的输出意味着逻辑1它将提供一条在输出和$GND$之前的通路
- 特点：
	- 稳定状态时，两个网络中有且只有一个导通。
	- PDN由NMOS组成，PUN由PMOS组成
		NMOS管产生强0，PMOS管产生强1。
		![[Pasted image 20221221170754.png]]
## 逻辑门
- NMOS器件串联相当于与（AND）功能，并联代表或（OR）功能。
![[Pasted image 20221221171150.png]]
- PMOS器件串联代表或非（NOR：$\overline{A}\cdot\overline{B}=\overline{A+B}$）功能，串联表示与非（NAND：$\overline{A}+\overline{B}=\overline{A\cdot B}$）。
- 根据De Morgan定律（$\overline{A}\cdot\overline{B}=\overline{A+B}$和$\overline{A}+\overline{B}=\overline{A\cdot B}$）， 可以看出一个互补CMOS结构的上拉和下拉网络互为对偶网络。
- 这种互补门本质上是反相的，需要用一级反相器[[CMOS Inverter]]来实现正常布尔函数。
- 实现一个具有N个输入的逻辑门所需要的晶体管数量2N。
## 互补CMOS的静态特性
互补CMOS的VTC[[Noise Margin#电压传输特性 VTC]]取决于加在这个门上的数据输入模式。如下图所示，有三种可能输入组合使静态两输入NAND门从1切换至0：（a）A=B=0$\rightarrow$ 1（b）A=1，B=0$\rightarrow$ 1（c）B=1，A=0$\rightarrow$ 1。
可以从下图看出，情形a和另外两种情形之间存在较大的差别。
- 在第一种情况下A，B同时导通，下拉能力很强。另外两种情况，只有一个器件导通，下拉能力弱。
![[Pasted image 20221221174229.png]]
- 由于[[Body Effect]]体效应存在，晶体管M2的阈值电压比M1的高。
## 互补CMOS的传播延时
为了分析延时，将晶体管等效为电阻。
$C_{int}$为内部节点电容，来自源漏区及M2和M1的栅覆盖电容
**增加串联会使电路变慢，因此要将器件设计的较宽来避免性能下降。**
	充电：当两个输入都被驱动，延时为$0.69\frac{R_p}{2}C_L$
	当只有一个输入被驱动，也就是最坏路径，延时为$0.69R_pC_L$
	放电：只有A，B同时为高电平时才会放电，延时为$0.69(2R_n)C_L$
为了使NAND门的下拉延时与最小尺寸反相器相同，在PDN串联网络中的NMOS器件必须设计成两倍宽，而PMOS可以维持不变。
![[Pasted image 20221221213107.png]]
- **传播延迟也与输入模式有关。**
![[Pasted image 20221221214346.png]]
- 两个输入同时变化是延迟最小的情况
- 最坏的情况，A=1时上拉PMOS器件不仅需要对$C_L$充电也需要对$C_{int}$充电，所以导致反转变慢。