INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Ejercicio3/key_detector.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module key_detector
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/imports/Compartido/module_DFF.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module module_DFF
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/imports/Compartido/module_clock_catodo.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module module_clock_catodo
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Proyectos/Ejercicio3/vivado_project.srcs/sources_1/imports/Ejercicio3/module_key_encoding.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module module_key_encoding
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Ejercicio3/top_tb_teclado.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module top_tb_teclado
INFO: [VRFC 10-2263] Analyzing SystemVerilog file "C:/TDD/lab02-g03/Ejercicios/Ejercicio3/tb_teclado.sv" into library xil_defaultlib
INFO: [VRFC 10-311] analyzing module tb_teclado
