"""解析法布局器主入口（polaris-place 子模块）。

本文件为 ``analytical`` 模块对外 API 入口，内部实现已拆分为:
- ``analytical_optimizer``: DREAMPlace 风格连续优化（初始布局/HPWL梯度/
  密度梯度/Adam/HPWL收敛/拓扑深度）
- ``analytical_legalize``: FFDH 合法化（消除重叠 + 信号流方向 x 递增）
- ``analytical_align``: 端口对齐后处理（*创新*，光电子布局专用）

迁移自 ``src/polaris/engine/analytical_placer.py`` 与
``src/polaris/engine/legalization.py`` 的 DREAMPlace 风格解析法布局算法，
适配 polaris-place 的 ``circuit dict`` 接口（与 polaris-core 一致），
仅依赖 numpy（R04: 不参与 GPU）。

## 算法核心（DREAMPlace, UT Austin DAC 2019 / TCAD 2020）

将布局问题转化为连续优化::

    1. 加权平均初始布局（基于连接拓扑）
    2. for iter in range(max_iterations):
         a. 计算平滑 HPWL 梯度（log-sum-exp 近似 max/min）
         b. 计算密度惩罚梯度（高斯核/成对排斥力，避免重叠）
         c. Adam 优化器更新坐标
         d. 收敛判定
    3. FFDH 合法化（消除重叠，自适应行高）
    4. 中心坐标 → 左下角坐标 {name: {x, y, w, h}}

## 输出约定

与 ``modules/_c_abi/polaris_types.h`` 中 ``polaris_placement_t`` 一致：
``x, y`` 为器件**左下角**坐标（μm），``w, h`` 为宽高。HPWL 计算用中心坐标
``x + w/2, y + h/2``。

## 来源（R02 学术诚信）

- DREAMPlace DAC 2019: https://cseweb.ucsd.edu/classes/fa23/cse248-a/papers/placement/dreamplace.pdf
- DREAMPlace TCAD 2020 (Lin et al.): https://arxiv.org/abs/2004.10746
- DREAMPlace 开源: https://github.com/limbo018/DREAMPlace
- log-sum-exp 平滑: Nesterov 2005 "Smooth minimization of non-smooth functions"
- log-sum-exp 数值稳定 trick: Blanchard et al. arXiv:2106.14588
  https://arxiv.org/abs/2106.14588
- Adam 优化器: Kingma & Ba 2014 https://arxiv.org/abs/1412.6980
- FFDH 合法化: Coffman et al. SIAM J. Comput. 9(4) 1980
  https://epubs.siam.org/doi/10.1137/0209062
- HPWL 指标: Kahng & Lienig "VLSI Placement" IEEE TCAD 2009
  https://ieeexplore.ieee.org/document/4685534
"""

from __future__ import annotations

from dataclasses import dataclass

import numpy as np

from .analytical_align import align_ports
from .analytical_legalize import legalize
from .analytical_optimizer import (
    adam_step,
    compute_hpwl_pos,
    density_gradient,
    initial_placement,
    smooth_hpwl_gradient,
    topological_depth,
)

# 向后兼容别名（保持原 analytical._xxx 调用方正常工作）
_initial_placement = initial_placement
_smooth_hpwl_gradient = smooth_hpwl_gradient
_density_gradient = density_gradient
_adam_step = adam_step
_compute_hpwl_pos = compute_hpwl_pos
_topological_depth = topological_depth

_legalize = legalize
_align_ports = align_ports

__all__ = ["AnalyticalConfig", "place_analytical"]


@dataclass
class AnalyticalConfig:
    """解析法布局器配置（参数来源 DREAMPlace TCAD 2020 默认值）。

    Attributes:
        gamma: log-sum-exp 平滑系数（越小越接近真实 HPWL，越大越平滑）。
            来源: DREAMPlace 默认 gamma=4.0（TCAD 2020）。
        density_weight: 密度惩罚权重（越大越强制无重叠）。
            来源: DREAMPlace 默认 density_weight=1.0e-3（TCAD 2020）。
        learning_rate: Adam 优化器学习率。
            来源: DREAMPlace 默认 lr=0.01（TCAD 2020）。
        max_iterations: 最大迭代次数。
            来源: PoLaRIS 默认 200 迭代（DREAMPlace 参考值 1000，
            Lin et al., TCAD 2020, https://arxiv.org/abs/1904.11520）。
        density_bandwidth: 密度场带宽（μm），距离 < bandwidth 的器件对施加排斥力。
            来源: DREAMPlace 默认 = 平均器件尺寸量级。
        convergence_threshold: 收敛阈值（HPWL 变化 < 阈值则提前停止）。
        seed: 随机种子（DREAMPlace 可复现性约定，torch.manual_seed 对齐）。
    """

    gamma: float = 4.0
    density_weight: float = 1.0e-3
    learning_rate: float = 0.01
    max_iterations: int = 200
    density_bandwidth: float = 10.0
    convergence_threshold: float = 1.0
    seed: int = 42


def _parse_circuit(circuit: dict) -> tuple:
    """解析 circuit dict 为布局器内部数组表示。

    Args:
        circuit: polaris-core 风格 circuit dict。

    Returns:
        ``(names, widths, heights, connections, canvas_w, canvas_h)``。
        connections 为索引化 ``[(src_idx, dst_idx), ...]``。

    Raises:
        RuntimeError: circuit 结构不完整（R03 禁止 fall-back）。
    """
    if not isinstance(circuit, dict):
        raise RuntimeError(
            f"circuit 必须是 dict，得到 {type(circuit).__name__}"
        )
    for key in ("name", "devices", "connections", "canvas_w", "canvas_h"):
        if key not in circuit:
            raise RuntimeError(f"circuit 缺少必要字段: {key}")
    devices = circuit["devices"]
    names = [d["name"] for d in devices]
    widths = np.array([float(d["width_um"]) for d in devices], dtype=np.float64)
    heights = np.array([float(d["height_um"]) for d in devices], dtype=np.float64)
    name_to_idx = {nm: i for i, nm in enumerate(names)}
    connections: list[tuple[int, int]] = []
    for conn in circuit["connections"]:
        d1, _p1, d2, _p2 = conn
        if d1 in name_to_idx and d2 in name_to_idx:
            connections.append((name_to_idx[d1], name_to_idx[d2]))
    canvas_w = float(circuit["canvas_w"])
    canvas_h = float(circuit["canvas_h"])
    if canvas_w <= 0 or canvas_h <= 0:
        raise RuntimeError(
            f"画布尺寸必须为正: canvas_w={canvas_w}, canvas_h={canvas_h}"
            f"（R03 禁止 fall-back）"
        )
    return names, widths, heights, connections, canvas_w, canvas_h


def place_analytical(
    circuit: dict,
    config: AnalyticalConfig | None = None,
) -> dict[str, dict[str, float]]:
    """执行解析法布局（DREAMPlace warm-start + FFDH 合法化 + 端口对齐）。

    流程: 初始布局 → 梯度下降（平滑 HPWL + 密度惩罚 + Adam）→ FFDH 合法化
    → 中心坐标转左下角坐标 → 端口对齐后处理（*创新*）。

    Args:
        circuit: polaris-core 风格 circuit dict。
        config: 布局器配置（None 用默认）。

    Returns:
        布局字典 ``{name: {x, y, w, h}}``，``x, y`` 为左下角坐标（μm），
        ``w, h`` 为器件宽高。保证无重叠且在画布内。

    Raises:
        RuntimeError: circuit 结构非法或优化发散（R03 禁止 fall-back）。
    """
    cfg = config or AnalyticalConfig()
    names, widths, heights, connections, canvas_w, canvas_h = _parse_circuit(circuit)
    n = len(names)
    if n == 0:
        return {}

    # 1. 初始布局
    pos = initial_placement(n, connections, canvas_w, canvas_h, cfg.seed)
    m = np.zeros_like(pos)
    v = np.zeros_like(pos)
    prev_hpwl = float("inf")

    # 2. 梯度下降主循环
    for t in range(1, cfg.max_iterations + 1):
        hpwl_grad = smooth_hpwl_gradient(pos, connections, cfg.gamma)
        dens_grad = density_gradient(pos, n, cfg.density_bandwidth)
        total_grad = hpwl_grad + cfg.density_weight * dens_grad
        pos, m, v = adam_step(pos, total_grad, m, v, t, cfg.learning_rate)
        pos[:, 0] = np.clip(pos[:, 0], 0.0, canvas_w)
        pos[:, 1] = np.clip(pos[:, 1], 0.0, canvas_h)
        if t % 10 == 0:
            cur_hpwl = compute_hpwl_pos(pos, connections)
            if abs(prev_hpwl - cur_hpwl) < cfg.convergence_threshold:
                break
            prev_hpwl = cur_hpwl

    # 3. FFDH 合法化（消除重叠 + 保证信号流方向 x 递增）
    centers = legalize(pos, widths, heights, names, canvas_w, connections)

    # 4. 中心坐标 → 左下角坐标（与 polaris_placement_t 一致）
    placements: dict[str, dict[str, float]] = {}
    for i, nm in enumerate(names):
        cx, cy = centers[nm]
        w = float(widths[i])
        h = float(heights[i])
        x = cx - w / 2.0
        y = cy - h / 2.0
        # 边界裁剪（保证在画布内）
        x = max(0.0, min(x, canvas_w - w))
        y = max(0.0, min(y, canvas_h - h))
        placements[nm] = {"x": x, "y": y, "w": w, "h": h}

    # 5. 端口对齐后处理（*创新*，减少 PORT_ALIGNMENT DRC 违规）
    # FFDH 只保证无重叠和拓扑序，不考虑端口对齐；本步骤对每个连接调整
    # 下游器件位置使端口对齐，重叠冲突时保持原位置（不破坏 FFDH 保证）
    placements = align_ports(placements, circuit, canvas_w, canvas_h)
    return placements
