Timing Analyzer report for dc_4in_16out
Mon Nov 09 23:28:55 2020
Version 5.0 Build 148 04/26/2005 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. tpd
  5. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic       
functions, and any output files any of the foregoing           
(including device programming or simulation files), and any    
associated documentation or information are expressly subject  
to the terms and conditions of the Altera Program License      
Subscription Agreement, Altera MegaCore Function License       
Agreement, or other applicable license agreement, including,   
without limitation, that your use is for the sole purpose of   
programming logic devices manufactured by Altera and sold by   
Altera or its authorized distributors.  Please refer to the    
applicable agreement for further details.



+--------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                  ;
+------------------------------+-------+---------------+-------------+------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+-------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 9.158 ns    ; en   ; q[11] ;            ;          ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+-------+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP1S10F484C5       ;      ;    ;             ;
; Timing Models                                         ; Final              ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; Off                ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------+
; tpd                                                        ;
+-------+-------------------+-----------------+------+-------+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To    ;
+-------+-------------------+-----------------+------+-------+
; N/A   ; None              ; 9.158 ns        ; en   ; q[11] ;
; N/A   ; None              ; 9.090 ns        ; a[1] ; q[11] ;
; N/A   ; None              ; 8.973 ns        ; a[0] ; q[11] ;
; N/A   ; None              ; 8.944 ns        ; en   ; q[7]  ;
; N/A   ; None              ; 8.939 ns        ; en   ; q[9]  ;
; N/A   ; None              ; 8.935 ns        ; en   ; q[13] ;
; N/A   ; None              ; 8.933 ns        ; en   ; q[15] ;
; N/A   ; None              ; 8.933 ns        ; en   ; q[5]  ;
; N/A   ; None              ; 8.925 ns        ; en   ; q[1]  ;
; N/A   ; None              ; 8.909 ns        ; en   ; q[3]  ;
; N/A   ; None              ; 8.885 ns        ; a[2] ; q[11] ;
; N/A   ; None              ; 8.876 ns        ; a[1] ; q[7]  ;
; N/A   ; None              ; 8.874 ns        ; a[1] ; q[9]  ;
; N/A   ; None              ; 8.870 ns        ; a[1] ; q[13] ;
; N/A   ; None              ; 8.868 ns        ; a[1] ; q[5]  ;
; N/A   ; None              ; 8.865 ns        ; a[1] ; q[15] ;
; N/A   ; None              ; 8.863 ns        ; a[3] ; q[11] ;
; N/A   ; None              ; 8.860 ns        ; a[1] ; q[1]  ;
; N/A   ; None              ; 8.841 ns        ; a[1] ; q[3]  ;
; N/A   ; None              ; 8.763 ns        ; a[0] ; q[7]  ;
; N/A   ; None              ; 8.761 ns        ; a[0] ; q[5]  ;
; N/A   ; None              ; 8.757 ns        ; a[0] ; q[13] ;
; N/A   ; None              ; 8.755 ns        ; a[0] ; q[1]  ;
; N/A   ; None              ; 8.743 ns        ; a[0] ; q[9]  ;
; N/A   ; None              ; 8.741 ns        ; a[0] ; q[15] ;
; N/A   ; None              ; 8.724 ns        ; a[0] ; q[3]  ;
; N/A   ; None              ; 8.693 ns        ; a[3] ; q[12] ;
; N/A   ; None              ; 8.689 ns        ; a[3] ; q[0]  ;
; N/A   ; None              ; 8.680 ns        ; a[3] ; q[8]  ;
; N/A   ; None              ; 8.677 ns        ; a[3] ; q[10] ;
; N/A   ; None              ; 8.677 ns        ; a[3] ; q[2]  ;
; N/A   ; None              ; 8.675 ns        ; a[3] ; q[4]  ;
; N/A   ; None              ; 8.671 ns        ; a[2] ; q[9]  ;
; N/A   ; None              ; 8.665 ns        ; a[2] ; q[7]  ;
; N/A   ; None              ; 8.664 ns        ; a[2] ; q[15] ;
; N/A   ; None              ; 8.664 ns        ; a[2] ; q[13] ;
; N/A   ; None              ; 8.659 ns        ; a[2] ; q[5]  ;
; N/A   ; None              ; 8.655 ns        ; a[2] ; q[1]  ;
; N/A   ; None              ; 8.653 ns        ; a[3] ; q[7]  ;
; N/A   ; None              ; 8.651 ns        ; a[3] ; q[5]  ;
; N/A   ; None              ; 8.649 ns        ; a[3] ; q[14] ;
; N/A   ; None              ; 8.647 ns        ; a[3] ; q[13] ;
; N/A   ; None              ; 8.646 ns        ; a[3] ; q[1]  ;
; N/A   ; None              ; 8.641 ns        ; a[3] ; q[9]  ;
; N/A   ; None              ; 8.639 ns        ; a[2] ; q[3]  ;
; N/A   ; None              ; 8.635 ns        ; a[3] ; q[15] ;
; N/A   ; None              ; 8.627 ns        ; a[0] ; q[12] ;
; N/A   ; None              ; 8.626 ns        ; a[0] ; q[0]  ;
; N/A   ; None              ; 8.617 ns        ; a[0] ; q[8]  ;
; N/A   ; None              ; 8.614 ns        ; a[0] ; q[10] ;
; N/A   ; None              ; 8.613 ns        ; a[3] ; q[3]  ;
; N/A   ; None              ; 8.611 ns        ; a[0] ; q[2]  ;
; N/A   ; None              ; 8.608 ns        ; a[0] ; q[4]  ;
; N/A   ; None              ; 8.596 ns        ; a[2] ; q[0]  ;
; N/A   ; None              ; 8.588 ns        ; a[2] ; q[12] ;
; N/A   ; None              ; 8.587 ns        ; a[0] ; q[14] ;
; N/A   ; None              ; 8.586 ns        ; a[2] ; q[8]  ;
; N/A   ; None              ; 8.583 ns        ; a[2] ; q[10] ;
; N/A   ; None              ; 8.573 ns        ; a[2] ; q[2]  ;
; N/A   ; None              ; 8.571 ns        ; a[2] ; q[4]  ;
; N/A   ; None              ; 8.556 ns        ; a[2] ; q[14] ;
; N/A   ; None              ; 8.499 ns        ; en   ; q[12] ;
; N/A   ; None              ; 8.498 ns        ; en   ; q[0]  ;
; N/A   ; None              ; 8.489 ns        ; en   ; q[8]  ;
; N/A   ; None              ; 8.486 ns        ; en   ; q[10] ;
; N/A   ; None              ; 8.483 ns        ; en   ; q[2]  ;
; N/A   ; None              ; 8.480 ns        ; en   ; q[4]  ;
; N/A   ; None              ; 8.459 ns        ; en   ; q[14] ;
; N/A   ; None              ; 8.428 ns        ; a[1] ; q[0]  ;
; N/A   ; None              ; 8.425 ns        ; a[1] ; q[12] ;
; N/A   ; None              ; 8.419 ns        ; a[1] ; q[8]  ;
; N/A   ; None              ; 8.416 ns        ; a[1] ; q[10] ;
; N/A   ; None              ; 8.409 ns        ; a[1] ; q[2]  ;
; N/A   ; None              ; 8.406 ns        ; a[1] ; q[4]  ;
; N/A   ; None              ; 8.389 ns        ; a[1] ; q[14] ;
; N/A   ; None              ; 8.279 ns        ; a[3] ; q[6]  ;
; N/A   ; None              ; 8.213 ns        ; a[0] ; q[6]  ;
; N/A   ; None              ; 8.178 ns        ; a[2] ; q[6]  ;
; N/A   ; None              ; 8.085 ns        ; en   ; q[6]  ;
; N/A   ; None              ; 8.011 ns        ; a[1] ; q[6]  ;
+-------+-------------------+-----------------+------+-------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 5.0 Build 148 04/26/2005 SJ Full Version
    Info: Processing started: Mon Nov 09 23:28:54 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off dc_4in_16out -c dc_4in_16out --timing_analysis_only
Info: Longest tpd from source pin "en" to destination pin "q[11]" is 9.158 ns
    Info: 1: + IC(0.000 ns) + CELL(1.234 ns) = 1.234 ns; Loc. = PIN_F4; Fanout = 3; PIN Node = 'en'
    Info: 2: + IC(3.474 ns) + CELL(0.280 ns) = 4.988 ns; Loc. = LC_X51_Y30_N2; Fanout = 4; COMB Node = 'q~329'
    Info: 3: + IC(0.350 ns) + CELL(0.075 ns) = 5.413 ns; Loc. = LC_X51_Y30_N4; Fanout = 1; COMB Node = 'q~338'
    Info: 4: + IC(1.341 ns) + CELL(2.404 ns) = 9.158 ns; Loc. = PIN_D5; Fanout = 0; PIN Node = 'q[11]'
    Info: Total cell delay = 3.993 ns ( 43.60 % )
    Info: Total interconnect delay = 5.165 ns ( 56.40 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Processing ended: Mon Nov 09 23:28:55 2020
    Info: Elapsed time: 00:00:01


