TimeQuest Timing Analyzer report for Multiple_Cycles_CPU
Wed Apr 23 15:14:46 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clk'
 12. Slow Model Setup: 'Controller:controller|state.S6'
 13. Slow Model Setup: 'Controller:controller|state.S0'
 14. Slow Model Hold: 'Clk'
 15. Slow Model Hold: 'Controller:controller|state.S6'
 16. Slow Model Hold: 'Controller:controller|state.S0'
 17. Slow Model Minimum Pulse Width: 'Clk'
 18. Slow Model Minimum Pulse Width: 'Controller:controller|state.S0'
 19. Slow Model Minimum Pulse Width: 'Controller:controller|state.S6'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'Clk'
 28. Fast Model Setup: 'Controller:controller|state.S6'
 29. Fast Model Setup: 'Controller:controller|state.S0'
 30. Fast Model Hold: 'Clk'
 31. Fast Model Hold: 'Controller:controller|state.S6'
 32. Fast Model Hold: 'Controller:controller|state.S0'
 33. Fast Model Minimum Pulse Width: 'Clk'
 34. Fast Model Minimum Pulse Width: 'Controller:controller|state.S0'
 35. Fast Model Minimum Pulse Width: 'Controller:controller|state.S6'
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; Multiple_Cycles_CPU                               ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  20.0%      ;
;     3-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk }                            ;
; Controller:controller|state.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Controller:controller|state.S0 } ;
; Controller:controller|state.S6 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Controller:controller|state.S6 } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 48.23 MHz  ; 48.23 MHz       ; Clk                            ;      ;
; 116.97 MHz ; 116.97 MHz      ; Controller:controller|state.S6 ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; Clk                            ; -19.734 ; -24866.442    ;
; Controller:controller|state.S6 ; -9.065  ; -63.654       ;
; Controller:controller|state.S0 ; -4.298  ; -4.298        ;
+--------------------------------+---------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Clk                            ; -2.733 ; -4.883        ;
; Controller:controller|state.S6 ; -2.726 ; -23.927       ;
; Controller:controller|state.S0 ; 3.003  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Clk                            ; -1.380 ; -2440.380     ;
; Controller:controller|state.S0 ; 0.500  ; 0.000         ;
; Controller:controller|state.S6 ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                          ;
+---------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                       ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -19.734 ; IRegister:iregister|IR_out[23]  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.004      ; 20.774     ;
; -19.611 ; IRegister:iregister|IR_out[23]  ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.018      ; 20.665     ;
; -19.610 ; IRegister:iregister|IR_out[23]  ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.018      ; 20.664     ;
; -19.591 ; IRegister:iregister|IR_out[24]  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.006      ; 20.633     ;
; -19.586 ; MIPS_Register:register|Data~191 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.635     ;
; -19.582 ; IRegister:iregister|IR_out[23]  ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.025      ; 20.643     ;
; -19.491 ; IRegister:iregister|IR_out[23]  ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.007      ; 20.534     ;
; -19.468 ; IRegister:iregister|IR_out[24]  ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.020      ; 20.524     ;
; -19.467 ; IRegister:iregister|IR_out[24]  ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.020      ; 20.523     ;
; -19.463 ; MIPS_Register:register|Data~191 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.526     ;
; -19.462 ; MIPS_Register:register|Data~191 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.525     ;
; -19.439 ; IRegister:iregister|IR_out[24]  ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.502     ;
; -19.434 ; MIPS_Register:register|Data~191 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.034      ; 20.504     ;
; -19.386 ; IRegister:iregister|IR_out[22]  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.004      ; 20.426     ;
; -19.348 ; IRegister:iregister|IR_out[24]  ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.009      ; 20.393     ;
; -19.343 ; MIPS_Register:register|Data~191 ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.016      ; 20.395     ;
; -19.337 ; IRegister:iregister|IR_out[23]  ; PC:pc|PC_out[1]                ; Clk          ; Clk         ; 1.000        ; 0.022      ; 20.395     ;
; -19.263 ; IRegister:iregister|IR_out[22]  ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.018      ; 20.317     ;
; -19.262 ; IRegister:iregister|IR_out[22]  ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.018      ; 20.316     ;
; -19.234 ; MIPS_Register:register|Data~158 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.283     ;
; -19.234 ; IRegister:iregister|IR_out[22]  ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.025      ; 20.295     ;
; -19.194 ; IRegister:iregister|IR_out[24]  ; PC:pc|PC_out[1]                ; Clk          ; Clk         ; 1.000        ; 0.024      ; 20.254     ;
; -19.190 ; IRegister:iregister|IR_out[23]  ; AddrReg:addrReg|AddrReg_out[3] ; Clk          ; Clk         ; 1.000        ; 0.004      ; 20.230     ;
; -19.189 ; MIPS_Register:register|Data~191 ; PC:pc|PC_out[1]                ; Clk          ; Clk         ; 1.000        ; 0.031      ; 20.256     ;
; -19.163 ; MIPS_Register:register|Data~287 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.212     ;
; -19.153 ; MIPS_Register:register|Data~127 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.009      ; 20.198     ;
; -19.143 ; IRegister:iregister|IR_out[22]  ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.007      ; 20.186     ;
; -19.128 ; MIPS_Register:register|Data~349 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.001      ; 20.165     ;
; -19.119 ; MIPS_Register:register|Data~31  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.015      ; 20.170     ;
; -19.114 ; MIPS_Register:register|Data~155 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.163     ;
; -19.111 ; MIPS_Register:register|Data~158 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.174     ;
; -19.110 ; MIPS_Register:register|Data~158 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.173     ;
; -19.107 ; MIPS_Register:register|Data~383 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.009      ; 20.152     ;
; -19.100 ; MIPS_Register:register|Data~351 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.149     ;
; -19.097 ; MIPS_Register:register|Data~350 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.146     ;
; -19.092 ; MIPS_Register:register|Data~159 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.141     ;
; -19.091 ; MIPS_Register:register|Data~671 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; -0.007     ; 20.120     ;
; -19.082 ; MIPS_Register:register|Data~158 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.034      ; 20.152     ;
; -19.081 ; MIPS_Register:register|Data~666 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; -0.007     ; 20.110     ;
; -19.072 ; MIPS_Register:register|Data~186 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.121     ;
; -19.047 ; IRegister:iregister|IR_out[24]  ; AddrReg:addrReg|AddrReg_out[3] ; Clk          ; Clk         ; 1.000        ; 0.006      ; 20.089     ;
; -19.042 ; MIPS_Register:register|Data~191 ; AddrReg:addrReg|AddrReg_out[3] ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.091     ;
; -19.040 ; MIPS_Register:register|Data~287 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.103     ;
; -19.039 ; MIPS_Register:register|Data~287 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.102     ;
; -19.033 ; MIPS_Register:register|Data~190 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.082     ;
; -19.030 ; MIPS_Register:register|Data~127 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.023      ; 20.089     ;
; -19.029 ; MIPS_Register:register|Data~127 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.023      ; 20.088     ;
; -19.011 ; MIPS_Register:register|Data~287 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.034      ; 20.081     ;
; -19.005 ; MIPS_Register:register|Data~349 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.015      ; 20.056     ;
; -19.004 ; MIPS_Register:register|Data~349 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.015      ; 20.055     ;
; -19.001 ; MIPS_Register:register|Data~127 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.030      ; 20.067     ;
; -18.996 ; MIPS_Register:register|Data~31  ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.029      ; 20.061     ;
; -18.995 ; MIPS_Register:register|Data~31  ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.029      ; 20.060     ;
; -18.991 ; MIPS_Register:register|Data~158 ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.016      ; 20.043     ;
; -18.991 ; MIPS_Register:register|Data~155 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.054     ;
; -18.990 ; MIPS_Register:register|Data~155 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.053     ;
; -18.989 ; IRegister:iregister|IR_out[22]  ; PC:pc|PC_out[1]                ; Clk          ; Clk         ; 1.000        ; 0.022      ; 20.047     ;
; -18.987 ; MIPS_Register:register|Data~189 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.036     ;
; -18.984 ; MIPS_Register:register|Data~383 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.023      ; 20.043     ;
; -18.983 ; MIPS_Register:register|Data~383 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.023      ; 20.042     ;
; -18.977 ; MIPS_Register:register|Data~351 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.040     ;
; -18.976 ; MIPS_Register:register|Data~351 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.039     ;
; -18.976 ; MIPS_Register:register|Data~349 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.022      ; 20.034     ;
; -18.974 ; MIPS_Register:register|Data~350 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.037     ;
; -18.973 ; MIPS_Register:register|Data~350 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.036     ;
; -18.969 ; MIPS_Register:register|Data~159 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.032     ;
; -18.968 ; MIPS_Register:register|Data~671 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.007      ; 20.011     ;
; -18.968 ; MIPS_Register:register|Data~159 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.031     ;
; -18.967 ; MIPS_Register:register|Data~671 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.007      ; 20.010     ;
; -18.967 ; MIPS_Register:register|Data~31  ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.036      ; 20.039     ;
; -18.967 ; MIPS_Register:register|Data~187 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.016     ;
; -18.962 ; MIPS_Register:register|Data~155 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.034      ; 20.032     ;
; -18.958 ; MIPS_Register:register|Data~666 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.007      ; 20.001     ;
; -18.957 ; MIPS_Register:register|Data~668 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; -0.007     ; 19.986     ;
; -18.957 ; MIPS_Register:register|Data~666 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.007      ; 20.000     ;
; -18.956 ; MIPS_Register:register|Data~156 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 20.005     ;
; -18.955 ; MIPS_Register:register|Data~383 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.030      ; 20.021     ;
; -18.949 ; MIPS_Register:register|Data~186 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.012     ;
; -18.948 ; MIPS_Register:register|Data~94  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.010      ; 19.994     ;
; -18.948 ; MIPS_Register:register|Data~351 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.034      ; 20.018     ;
; -18.948 ; MIPS_Register:register|Data~186 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 20.011     ;
; -18.945 ; MIPS_Register:register|Data~350 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.034      ; 20.015     ;
; -18.943 ; MIPS_Register:register|Data~95  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.010      ; 19.989     ;
; -18.940 ; MIPS_Register:register|Data~159 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.034      ; 20.010     ;
; -18.939 ; MIPS_Register:register|Data~671 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.014      ; 19.989     ;
; -18.929 ; MIPS_Register:register|Data~666 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.014      ; 19.979     ;
; -18.920 ; MIPS_Register:register|Data~287 ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.016      ; 19.972     ;
; -18.920 ; MIPS_Register:register|Data~186 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.034      ; 19.990     ;
; -18.916 ; MIPS_Register:register|Data~703 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.007      ; 19.959     ;
; -18.910 ; MIPS_Register:register|Data~127 ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.012      ; 19.958     ;
; -18.910 ; MIPS_Register:register|Data~190 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.027      ; 19.973     ;
; -18.909 ; MIPS_Register:register|Data~190 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 19.972     ;
; -18.887 ; MIPS_Register:register|Data~447 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.016      ; 19.939     ;
; -18.885 ; MIPS_Register:register|Data~349 ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.004      ; 19.925     ;
; -18.881 ; MIPS_Register:register|Data~190 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.034      ; 19.951     ;
; -18.876 ; MIPS_Register:register|Data~31  ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.018      ; 19.930     ;
; -18.871 ; MIPS_Register:register|Data~155 ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.016      ; 19.923     ;
; -18.864 ; MIPS_Register:register|Data~383 ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.012      ; 19.912     ;
; -18.864 ; MIPS_Register:register|Data~189 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.027      ; 19.927     ;
; -18.863 ; MIPS_Register:register|Data~189 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 19.926     ;
+---------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Controller:controller|state.S6'                                                                                                                                                ;
+--------+-----------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -9.065 ; IRegister:iregister|IR_out[16]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.542      ; 10.158     ;
; -9.008 ; IRegister:iregister|IR_out[17]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 10.110     ;
; -8.917 ; MIPS_Register:register|Data~32    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.521      ; 9.989      ;
; -8.832 ; MIPS_Register:register|Data~353   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.522      ; 9.905      ;
; -8.812 ; MIPS_Register:register|Data~289   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.525      ; 9.888      ;
; -8.757 ; IRegister:iregister|IR_out[22]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.542      ; 9.850      ;
; -8.669 ; IRegister:iregister|IR_out[19]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 9.771      ;
; -8.650 ; MIPS_Register:register|Data~321   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.525      ; 9.726      ;
; -8.632 ; IRegister:iregister|IR_out[18]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.542      ; 9.725      ;
; -8.507 ; MIPS_Register:register|Data~386   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.525      ; 9.583      ;
; -8.462 ; MIPS_Register:register|Data~160   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.526      ; 9.539      ;
; -8.460 ; IRegister:iregister|IR_out[23]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.542      ; 9.553      ;
; -8.440 ; IRegister:iregister|IR_out[21]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.522      ; 9.513      ;
; -8.408 ; MIPS_Register:register|Data~96    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.526      ; 9.485      ;
; -8.303 ; IRegister:iregister|IR_out[25]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.522      ; 9.376      ;
; -8.288 ; MIPS_Register:register|Data~259   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.526      ; 9.365      ;
; -8.159 ; MIPS_Register:register|Data~283   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.533      ; 9.243      ;
; -8.112 ; IRegister:iregister|IR_out[24]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.544      ; 9.207      ;
; -8.102 ; MIPS_Register:register|Data~130   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.526      ; 9.179      ;
; -8.099 ; MIPS_Register:register|Data~65    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.526      ; 9.176      ;
; -8.049 ; IRegister:iregister|IR_out[3]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.547      ; 9.147      ;
; -8.021 ; MIPS_Register:register|Data~27    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.533      ; 9.105      ;
; -7.921 ; MIPS_Register:register|Data~960   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.522      ; 8.994      ;
; -7.919 ; MIPS_Register:register|Data~666   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.531      ; 9.001      ;
; -7.910 ; MIPS_Register:register|Data~186   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 9.012      ;
; -7.864 ; MIPS_Register:register|Data~62    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.540      ; 8.955      ;
; -7.788 ; MIPS_Register:register|Data~93    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.548      ; 8.887      ;
; -7.782 ; MIPS_Register:register|Data~992   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.522      ; 8.855      ;
; -7.761 ; MIPS_Register:register|Data~475   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.546      ; 8.858      ;
; -7.728 ; MIPS_Register:register|Data~58    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.540      ; 8.819      ;
; -7.716 ; MIPS_Register:register|Data~254   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.567      ; 8.834      ;
; -7.669 ; IRegister:iregister|IR_out[2]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.545      ; 8.765      ;
; -7.659 ; MIPS_Register:register|Data~154   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 8.761      ;
; -7.604 ; MIPS_Register:register|Data~121   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.565      ; 8.720      ;
; -7.587 ; IRegister:iregister|IR_out[10]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.542      ; 8.680      ;
; -7.577 ; MIPS_Register:register|Data~57    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.540      ; 8.668      ;
; -7.577 ; MIPS_Register:register|Data~155   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 8.679      ;
; -7.562 ; MIPS_Register:register|Data~94    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.548      ; 8.661      ;
; -7.561 ; MIPS_Register:register|Data~153   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 8.663      ;
; -7.555 ; MIPS_Register:register|Data~26    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.553      ; 8.659      ;
; -7.549 ; Controller:controller|ALU_SrcB[1] ; Controller:controller|Rd_write_byte_en[0] ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 1.000        ; -0.002     ; 7.598      ;
; -7.528 ; MIPS_Register:register|Data~349   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.539      ; 8.618      ;
; -7.521 ; MIPS_Register:register|Data~90    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.548      ; 8.620      ;
; -7.513 ; Controller:controller|ALU_SrcB[2] ; Controller:controller|Rd_write_byte_en[0] ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 1.000        ; 0.019      ; 7.583      ;
; -7.510 ; MIPS_Register:register|Data~31    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.553      ; 8.614      ;
; -7.492 ; Controller:controller|ALU_SrcB[0] ; Controller:controller|Rd_write_byte_en[0] ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 1.000        ; -0.001     ; 7.542      ;
; -7.473 ; MIPS_Register:register|Data~409   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.553      ; 8.577      ;
; -7.460 ; IRegister:iregister|IR_out[0]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.542      ; 8.553      ;
; -7.448 ; MIPS_Register:register|Data~314   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.540      ; 8.539      ;
; -7.437 ; MIPS_Register:register|Data~25    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.553      ; 8.541      ;
; -7.430 ; MIPS_Register:register|Data~187   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 8.532      ;
; -7.426 ; MIPS_Register:register|Data~29    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.523      ; 8.500      ;
; -7.425 ; MIPS_Register:register|Data~313   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.540      ; 8.516      ;
; -7.418 ; MIPS_Register:register|Data~91    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.548      ; 8.517      ;
; -7.409 ; MIPS_Register:register|Data~61    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.540      ; 8.500      ;
; -7.408 ; PC:pc|PC_out[4]                   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.524      ; 8.483      ;
; -7.387 ; MIPS_Register:register|Data~189   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 8.489      ;
; -7.385 ; MIPS_Register:register|Data~318   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.540      ; 8.476      ;
; -7.379 ; MIPS_Register:register|Data~510   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.567      ; 8.497      ;
; -7.371 ; MIPS_Register:register|Data~698   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.545      ; 8.467      ;
; -7.361 ; MIPS_Register:register|Data~382   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.565      ; 8.477      ;
; -7.327 ; MIPS_Register:register|Data~126   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.565      ; 8.443      ;
; -7.308 ; Controller:controller|ALU_op[0]   ; Controller:controller|Rd_write_byte_en[0] ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 1.000        ; -0.220     ; 7.139      ;
; -7.308 ; MIPS_Register:register|Data~827   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.543      ; 8.402      ;
; -7.302 ; PC:pc|PC_out[10]                  ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.538      ; 8.391      ;
; -7.300 ; MIPS_Register:register|Data~446   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.526      ; 8.377      ;
; -7.281 ; MIPS_Register:register|Data~795   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.527      ; 8.359      ;
; -7.265 ; IRegister:iregister|IR_out[1]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.550      ; 8.366      ;
; -7.247 ; MIPS_Register:register|Data~411   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.553      ; 8.351      ;
; -7.244 ; IRegister:iregister|IR_out[12]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.542      ; 8.337      ;
; -7.241 ; MIPS_Register:register|Data~190   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 8.343      ;
; -7.241 ; MIPS_Register:register|Data~218   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.546      ; 8.338      ;
; -7.238 ; MIPS_Register:register|Data~986   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.536      ; 8.325      ;
; -7.236 ; MIPS_Register:register|Data~410   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.553      ; 8.340      ;
; -7.221 ; MIPS_Register:register|Data~669   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.531      ; 8.303      ;
; -7.211 ; MIPS_Register:register|Data~222   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.546      ; 8.308      ;
; -7.208 ; MIPS_Register:register|Data~344   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 8.310      ;
; -7.204 ; IRegister:iregister|IR_out[7]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.517      ; 8.272      ;
; -7.203 ; MIPS_Register:register|Data~152   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.527      ; 8.281      ;
; -7.176 ; MIPS_Register:register|Data~377   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.563      ; 8.290      ;
; -7.163 ; MIPS_Register:register|Data~858   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.535      ; 8.249      ;
; -7.161 ; MIPS_Register:register|Data~281   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 8.263      ;
; -7.158 ; MIPS_Register:register|Data~955   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.545      ; 8.254      ;
; -7.156 ; MIPS_Register:register|Data~445   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.537      ; 8.244      ;
; -7.154 ; MIPS_Register:register|Data~378   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.544      ; 8.249      ;
; -7.153 ; IRegister:iregister|IR_out[5]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.525      ; 8.229      ;
; -7.138 ; Controller:controller|ALU_SrcA    ; Controller:controller|Rd_write_byte_en[0] ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 1.000        ; 0.000      ; 7.189      ;
; -7.138 ; MIPS_Register:register|Data~347   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 8.240      ;
; -7.101 ; Controller:controller|RegDt0      ; Controller:controller|Rd_write_byte_en[0] ; Controller:controller|state.S0 ; Controller:controller|state.S6 ; 1.000        ; 2.800      ; 9.952      ;
; -7.096 ; MIPS_Register:register|Data~158   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 8.198      ;
; -7.093 ; MIPS_Register:register|Data~122   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.549      ; 8.193      ;
; -7.081 ; MIPS_Register:register|Data~473   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.548      ; 8.180      ;
; -7.074 ; MIPS_Register:register|Data~346   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.551      ; 8.176      ;
; -7.073 ; MIPS_Register:register|Data~89    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.548      ; 8.172      ;
; -7.051 ; MIPS_Register:register|Data~59    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.560      ; 8.162      ;
; -7.045 ; MIPS_Register:register|Data~893   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.553      ; 8.149      ;
; -7.044 ; MIPS_Register:register|Data~890   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.553      ; 8.148      ;
; -7.042 ; MIPS_Register:register|Data~921   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.531      ; 8.124      ;
; -7.038 ; MIPS_Register:register|Data~538   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.527      ; 8.116      ;
; -7.037 ; MIPS_Register:register|Data~123   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 1.565      ; 8.153      ;
+--------+-----------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Controller:controller|state.S0'                                                                                                              ;
+--------+--------------------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -4.298 ; IRegister:iregister|IR_out[27] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.500        ; -1.751     ; 2.054      ;
; -4.237 ; IRegister:iregister|IR_out[30] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.500        ; -1.743     ; 2.001      ;
; -4.146 ; IRegister:iregister|IR_out[26] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.500        ; -1.727     ; 1.926      ;
; -3.986 ; IRegister:iregister|IR_out[31] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.500        ; -1.743     ; 1.750      ;
; -3.897 ; IRegister:iregister|IR_out[29] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.500        ; -1.743     ; 1.661      ;
; -3.531 ; IRegister:iregister|IR_out[28] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.500        ; -1.432     ; 1.606      ;
; -2.996 ; Controller:controller|state.S2 ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 1.000        ; -1.747     ; 1.256      ;
+--------+--------------------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                ;
+--------+------------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.733 ; Controller:controller|state.S0     ; Controller:controller|state.S0  ; Controller:controller|state.S0 ; Clk         ; 0.000        ; 2.874      ; 0.657      ;
; -2.233 ; Controller:controller|state.S0     ; Controller:controller|state.S0  ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 2.874      ; 0.657      ;
; -1.299 ; Controller:controller|state.S6     ; Controller:controller|state.S7  ; Controller:controller|state.S6 ; Clk         ; 0.000        ; 3.320      ; 2.537      ;
; -0.851 ; Controller:controller|state.S0     ; Controller:controller|state.S1  ; Controller:controller|state.S0 ; Clk         ; 0.000        ; 2.872      ; 2.537      ;
; -0.799 ; Controller:controller|state.S6     ; Controller:controller|state.S7  ; Controller:controller|state.S6 ; Clk         ; -0.500       ; 3.320      ; 2.537      ;
; -0.674 ; Controller:controller|state.S6     ; Controller:controller|state.S0  ; Controller:controller|state.S6 ; Clk         ; 0.000        ; 2.874      ; 2.716      ;
; -0.351 ; Controller:controller|state.S0     ; Controller:controller|state.S1  ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 2.872      ; 2.537      ;
; -0.174 ; Controller:controller|state.S6     ; Controller:controller|state.S0  ; Controller:controller|state.S6 ; Clk         ; -0.500       ; 2.874      ; 2.716      ;
; 0.391  ; Controller:controller|state.S2     ; Controller:controller|state.S2  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~128              ; Memory:memory|ram~128           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~5                ; Memory:memory|ram~5             ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~416              ; Memory:memory|ram~416           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~385              ; Memory:memory|ram~385           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~322              ; Memory:memory|ram~322           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~353              ; Memory:memory|ram~353           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~257              ; Memory:memory|ram~257           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~160              ; Memory:memory|ram~160           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~549              ; Memory:memory|ram~549           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~224              ; Memory:memory|ram~224           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~33               ; Memory:memory|ram~33            ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~65               ; Memory:memory|ram~65            ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~512              ; Memory:memory|ram~512           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~576              ; Memory:memory|ram~576           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~101              ; Memory:memory|ram~101           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~448              ; Memory:memory|ram~448           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~485              ; Memory:memory|ram~485           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~640              ; Memory:memory|ram~640           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; MIPS_Register:register|Data~289    ; MIPS_Register:register|Data~289 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; MIPS_Register:register|Data~353    ; MIPS_Register:register|Data~353 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; MIPS_Register:register|Data~386    ; MIPS_Register:register|Data~386 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; MIPS_Register:register|Data~321    ; MIPS_Register:register|Data~321 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; MIPS_Register:register|Data~130    ; MIPS_Register:register|Data~130 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; MIPS_Register:register|Data~992    ; MIPS_Register:register|Data~992 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; MIPS_Register:register|Data~960    ; MIPS_Register:register|Data~960 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; MIPS_Register:register|Data~259    ; MIPS_Register:register|Data~259 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; MIPS_Register:register|Data~32     ; MIPS_Register:register|Data~32  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; MIPS_Register:register|Data~96     ; MIPS_Register:register|Data~96  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; MIPS_Register:register|Data~65     ; MIPS_Register:register|Data~65  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~193              ; Memory:memory|ram~193           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Memory:memory|ram~290              ; Memory:memory|ram~290           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; MIPS_Register:register|Data~160    ; MIPS_Register:register|Data~160 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.657      ;
; 1.065  ; PC:pc|PC_out[31]                   ; PC:pc|PC_out[31]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.331      ;
; 1.206  ; PC:pc|PC_out[29]                   ; PC:pc|PC_out[29]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.213  ; PC:pc|PC_out[30]                   ; PC:pc|PC_out[30]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.221  ; AddrReg:addrReg|AddrReg_out[1]     ; PC:pc|PC_out[1]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.487      ;
; 1.348  ; PC:pc|PC_out[28]                   ; PC:pc|PC_out[28]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.614      ;
; 1.403  ; Controller:controller|state.S3     ; Controller:controller|state.S4  ; Clk                            ; Clk         ; 0.000        ; -0.002     ; 1.667      ;
; 1.525  ; IRegister:iregister|IR_out[30]     ; Controller:controller|state.S8  ; Clk                            ; Clk         ; -0.500       ; -0.040     ; 1.251      ;
; 1.573  ; Controller:controller|RegDt0       ; Memory:memory|ram~2681          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.288      ; 2.627      ;
; 1.659  ; AddrReg:addrReg|AddrReg_out[26]    ; PC:pc|PC_out[26]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.925      ;
; 1.730  ; AddrReg:addrReg|AddrReg_out[8]     ; PC:pc|PC_out[8]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.996      ;
; 1.742  ; AddrReg:addrReg|AddrReg_out[2]     ; PC:pc|PC_out[2]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.008      ;
; 1.792  ; AddrReg:addrReg|AddrReg_out[30]    ; PC:pc|PC_out[30]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.058      ;
; 1.796  ; AddrReg:addrReg|AddrReg_out[15]    ; PC:pc|PC_out[15]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.062      ;
; 1.800  ; AddrReg:addrReg|AddrReg_out[17]    ; PC:pc|PC_out[17]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.066      ;
; 1.822  ; AddrReg:addrReg|AddrReg_out[18]    ; PC:pc|PC_out[18]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.088      ;
; 1.846  ; AddrReg:addrReg|AddrReg_out[4]     ; PC:pc|PC_out[4]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.112      ;
; 1.876  ; AddrReg:addrReg|AddrReg_out[20]    ; PC:pc|PC_out[20]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.142      ;
; 1.893  ; AddrReg:addrReg|AddrReg_out[3]     ; PC:pc|PC_out[3]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.159      ;
; 1.923  ; AddrReg:addrReg|AddrReg_out[9]     ; PC:pc|PC_out[9]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.189      ;
; 1.927  ; PC:pc|PC_out[1]                    ; AddrReg:addrReg|AddrReg_out[1]  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.193      ;
; 1.944  ; AddrReg:addrReg|AddrReg_out[22]    ; PC:pc|PC_out[22]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.210      ;
; 1.959  ; AddrReg:addrReg|AddrReg_out[16]    ; PC:pc|PC_out[16]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.225      ;
; 1.968  ; IRegister:iregister|IR_out[6]      ; PC:pc|PC_out[8]                 ; Clk                            ; Clk         ; 0.000        ; 0.022      ; 2.256      ;
; 1.977  ; Controller:controller|state.S2     ; Controller:controller|state.S9  ; Clk                            ; Clk         ; 0.000        ; -0.482     ; 1.761      ;
; 1.980  ; AddrReg:addrReg|AddrReg_out[6]     ; PC:pc|PC_out[6]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.246      ;
; 1.990  ; IRegister:iregister|IR_out[29]     ; Controller:controller|state.S5  ; Clk                            ; Clk         ; -0.500       ; -0.455     ; 1.301      ;
; 2.007  ; AddrReg:addrReg|AddrReg_out[10]    ; PC:pc|PC_out[10]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.273      ;
; 2.020  ; AddrReg:addrReg|AddrReg_out[23]    ; PC:pc|PC_out[23]                ; Clk                            ; Clk         ; 0.000        ; 0.033      ; 2.319      ;
; 2.031  ; AddrReg:addrReg|AddrReg_out[21]    ; PC:pc|PC_out[21]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.297      ;
; 2.033  ; IRegister:iregister|IR_out[29]     ; Controller:controller|state.S12 ; Clk                            ; Clk         ; -0.500       ; -0.455     ; 1.344      ;
; 2.036  ; AddrReg:addrReg|AddrReg_out[27]    ; PC:pc|PC_out[27]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.302      ;
; 2.042  ; Controller:controller|state.S2     ; Controller:controller|state.S8  ; Clk                            ; Clk         ; 0.000        ; -0.044     ; 2.264      ;
; 2.056  ; Controller:controller|ALUShift_Sel ; AddrReg:addrReg|AddrReg_out[15] ; Controller:controller|state.S6 ; Clk         ; 0.000        ; -1.331     ; 0.991      ;
; 2.064  ; Controller:controller|RegDt0       ; Memory:memory|ram~8189          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.289      ; 3.119      ;
; 2.081  ; Controller:controller|state.S1     ; Controller:controller|state.S2  ; Clk                            ; Clk         ; 0.000        ; 0.492      ; 2.839      ;
; 2.103  ; AddrReg:addrReg|AddrReg_out[14]    ; PC:pc|PC_out[14]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.369      ;
; 2.117  ; IRegister:iregister|IR_out[25]     ; PC:pc|PC_out[27]                ; Clk                            ; Clk         ; 0.000        ; -0.006     ; 2.377      ;
; 2.121  ; Controller:controller|state.S2     ; Controller:controller|state.S5  ; Clk                            ; Clk         ; 0.000        ; -0.459     ; 1.928      ;
; 2.134  ; PC:pc|PC_out[13]                   ; AddrReg:addrReg|AddrReg_out[13] ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.400      ;
; 2.187  ; Controller:controller|state.S3     ; Controller:controller|state.S0  ; Clk                            ; Clk         ; 0.000        ; -0.033     ; 2.420      ;
; 2.192  ; PC:pc|PC_out[2]                    ; AddrReg:addrReg|AddrReg_out[2]  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.458      ;
; 2.196  ; AddrReg:addrReg|AddrReg_out[19]    ; PC:pc|PC_out[19]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.462      ;
; 2.255  ; IRegister:iregister|IR_out[30]     ; Controller:controller|state.S5  ; Clk                            ; Clk         ; -0.500       ; -0.455     ; 1.566      ;
; 2.264  ; AddrReg:addrReg|AddrReg_out[29]    ; PC:pc|PC_out[29]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.530      ;
; 2.317  ; IRegister:iregister|IR_out[31]     ; Controller:controller|state.S3  ; Clk                            ; Clk         ; -0.500       ; -0.453     ; 1.630      ;
; 2.333  ; Controller:controller|state.S2     ; Controller:controller|state.S12 ; Clk                            ; Clk         ; 0.000        ; -0.459     ; 2.140      ;
; 2.334  ; Controller:controller|state.S1     ; Controller:controller|state.S0  ; Clk                            ; Clk         ; 0.000        ; 0.002      ; 2.602      ;
; 2.346  ; IRegister:iregister|IR_out[13]     ; PC:pc|PC_out[15]                ; Clk                            ; Clk         ; 0.000        ; 0.030      ; 2.642      ;
; 2.365  ; Controller:controller|state.S2     ; Controller:controller|state.S0  ; Clk                            ; Clk         ; 0.000        ; -0.490     ; 2.141      ;
; 2.396  ; PC:pc|PC_out[7]                    ; Memory:memory|ram~7480          ; Clk                            ; Clk         ; 0.000        ; -0.021     ; 2.641      ;
; 2.421  ; IRegister:iregister|IR_out[29]     ; Controller:controller|state.S3  ; Clk                            ; Clk         ; -0.500       ; -0.453     ; 1.734      ;
; 2.427  ; AddrReg:addrReg|AddrReg_out[11]    ; PC:pc|PC_out[11]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.693      ;
; 2.427  ; AddrReg:addrReg|AddrReg_out[0]     ; PC:pc|PC_out[0]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.693      ;
; 2.431  ; IRegister:iregister|IR_out[21]     ; PC:pc|PC_out[23]                ; Clk                            ; Clk         ; 0.000        ; 0.006      ; 2.703      ;
; 2.442  ; PC:pc|PC_out[18]                   ; AddrReg:addrReg|AddrReg_out[18] ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.708      ;
; 2.462  ; IRegister:iregister|IR_out[31]     ; Controller:controller|state.S8  ; Clk                            ; Clk         ; -0.500       ; -0.040     ; 2.188      ;
; 2.468  ; IRegister:iregister|IR_out[28]     ; Controller:controller|state.S2  ; Clk                            ; Clk         ; -0.500       ; 0.315      ; 2.549      ;
; 2.469  ; IRegister:iregister|IR_out[10]     ; PC:pc|PC_out[12]                ; Clk                            ; Clk         ; 0.000        ; 0.024      ; 2.759      ;
; 2.470  ; PC:pc|PC_out[26]                   ; AddrReg:addrReg|AddrReg_out[26] ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 2.736      ;
+--------+------------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Controller:controller|state.S6'                                                                                                                                               ;
+--------+---------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.726 ; Controller:controller|state.S6  ; Controller:controller|Addreg_write_en     ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 4.425      ; 1.949      ;
; -2.345 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[1]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 4.731      ; 2.636      ;
; -2.226 ; Controller:controller|state.S6  ; Controller:controller|Addreg_write_en     ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 4.425      ; 1.949      ;
; -2.053 ; Controller:controller|state.S6  ; Controller:controller|ALUShift_Sel        ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 4.234      ; 2.431      ;
; -2.009 ; Controller:controller|state.S6  ; Controller:controller|Ex_top              ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 4.392      ; 2.633      ;
; -1.845 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[1]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 4.731      ; 2.636      ;
; -1.794 ; Controller:controller|state.S6  ; Controller:controller|ALU_SrcB[1]         ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 4.419      ; 2.875      ;
; -1.792 ; Controller:controller|state.S6  ; Controller:controller|Shift_op[1]         ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 4.234      ; 2.692      ;
; -1.791 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[3]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 4.637      ; 3.096      ;
; -1.726 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[0]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 4.637      ; 3.161      ;
; -1.641 ; Controller:controller|state.S6  ; Controller:controller|Shift_amountSrc     ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 4.345      ; 2.954      ;
; -1.637 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[2]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 4.590      ; 3.203      ;
; -1.635 ; Controller:controller|state.S6  ; Controller:controller|Shift_op[0]         ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 4.345      ; 2.960      ;
; -1.553 ; Controller:controller|state.S6  ; Controller:controller|ALUShift_Sel        ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 4.234      ; 2.431      ;
; -1.509 ; Controller:controller|state.S6  ; Controller:controller|Ex_top              ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 4.392      ; 2.633      ;
; -1.294 ; Controller:controller|state.S6  ; Controller:controller|ALU_SrcB[1]         ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 4.419      ; 2.875      ;
; -1.292 ; Controller:controller|state.S6  ; Controller:controller|Shift_op[1]         ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 4.234      ; 2.692      ;
; -1.291 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[3]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 4.637      ; 3.096      ;
; -1.232 ; Controller:controller|state.S6  ; Controller:controller|ALU_SrcA            ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 4.417      ; 3.435      ;
; -1.226 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[0]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 4.637      ; 3.161      ;
; -1.141 ; Controller:controller|state.S6  ; Controller:controller|Shift_amountSrc     ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 4.345      ; 2.954      ;
; -1.137 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[2]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 4.590      ; 3.203      ;
; -1.135 ; Controller:controller|state.S6  ; Controller:controller|Shift_op[0]         ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 4.345      ; 2.960      ;
; -0.732 ; Controller:controller|state.S6  ; Controller:controller|ALU_SrcA            ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 4.417      ; 3.435      ;
; -0.548 ; Controller:controller|state.S9  ; Controller:controller|PC_write_cond       ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.553      ; 1.005      ;
; -0.388 ; Controller:controller|state.S1  ; Controller:controller|IR_write_en         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.367      ; 0.979      ;
; -0.382 ; Controller:controller|state.S4  ; Controller:controller|MemtoReg[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.414      ; 1.032      ;
; -0.228 ; Controller:controller|state.S9  ; Controller:controller|condition[0]        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.232      ; 1.004      ;
; 0.002  ; Controller:controller|state.S5  ; Controller:controller|Mem_byte_write[0]   ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.406      ; 1.408      ;
; 0.038  ; Controller:controller|state.S9  ; Controller:controller|ALU_op[0]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.755      ; 1.793      ;
; 0.129  ; Controller:controller|state.S9  ; Controller:controller|PC_source[0]        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.544      ; 1.673      ;
; 0.350  ; Controller:controller|state.S3  ; Controller:controller|Addreg_write_en     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.518      ; 1.868      ;
; 0.606  ; Controller:controller|state.S1  ; Controller:controller|PC_write            ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.564      ; 2.170      ;
; 0.625  ; IRegister:iregister|IR_out[2]   ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.473      ; 2.098      ;
; 0.639  ; Controller:controller|state.S2  ; Controller:controller|Addreg_write_en     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.061      ; 1.700      ;
; 0.643  ; IRegister:iregister|IR_out[2]   ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.473      ; 2.116      ;
; 0.693  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_SrcB[2]         ; Clk                            ; Controller:controller|state.S6 ; -0.500       ; 1.349      ; 1.542      ;
; 0.722  ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[2]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.034      ; 1.756      ;
; 0.753  ; Controller:controller|state.S4  ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.512      ; 2.265      ;
; 0.848  ; Controller:controller|state.S7  ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.097      ; 1.945      ;
; 0.889  ; Controller:controller|state.S2  ; Controller:controller|Ex_top              ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.028      ; 1.917      ;
; 0.910  ; Controller:controller|state.S12 ; Controller:controller|PC_source[1]        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.509      ; 2.419      ;
; 1.125  ; IRegister:iregister|IR_out[4]   ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.354      ; 2.479      ;
; 1.135  ; IRegister:iregister|IR_out[0]   ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.470      ; 2.605      ;
; 1.140  ; IRegister:iregister|IR_out[0]   ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.470      ; 2.610      ;
; 1.155  ; Controller:controller|state.S2  ; Controller:controller|ALU_op[1]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.367      ; 2.522      ;
; 1.269  ; IRegister:iregister|IR_out[5]   ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.342      ; 2.611      ;
; 1.277  ; IRegister:iregister|IR_out[4]   ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.465      ; 2.742      ;
; 1.283  ; IRegister:iregister|IR_out[4]   ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.465      ; 2.748      ;
; 1.339  ; Controller:controller|state.S4  ; Controller:controller|IorD                ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.494      ; 2.833      ;
; 1.374  ; IRegister:iregister|IR_out[3]   ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.475      ; 2.849      ;
; 1.378  ; Controller:controller|state.S8  ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.097      ; 2.475      ;
; 1.380  ; IRegister:iregister|IR_out[3]   ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.475      ; 2.855      ;
; 1.437  ; Controller:controller|state.S4  ; Controller:controller|RegDst[0]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.561      ; 2.998      ;
; 1.477  ; Controller:controller|state.S7  ; Controller:controller|RegDst[0]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.146      ; 2.623      ;
; 1.486  ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.054      ; 2.540      ;
; 1.503  ; Controller:controller|state.S5  ; Controller:controller|IorD                ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.494      ; 2.997      ;
; 1.505  ; Controller:controller|state.S1  ; Controller:controller|ALU_SrcB[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.546      ; 3.051      ;
; 1.507  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.185      ; 2.692      ;
; 1.518  ; IRegister:iregister|IR_out[2]   ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.362      ; 2.880      ;
; 1.525  ; IRegister:iregister|IR_out[28]  ; Controller:controller|Addreg_write_en     ; Clk                            ; Controller:controller|state.S6 ; -0.500       ; 1.376      ; 2.401      ;
; 1.530  ; IRegister:iregister|IR_out[5]   ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.342      ; 2.872      ;
; 1.554  ; Controller:controller|state.S12 ; Controller:controller|PC_write            ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.531      ; 3.085      ;
; 1.554  ; Controller:controller|state.S3  ; Controller:controller|Ex_top              ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.485      ; 3.039      ;
; 1.583  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.874      ; 2.457      ;
; 1.596  ; IRegister:iregister|IR_out[1]   ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.478      ; 3.074      ;
; 1.602  ; IRegister:iregister|IR_out[1]   ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.478      ; 3.080      ;
; 1.635  ; Controller:controller|state.S2  ; Controller:controller|ALU_op[3]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.273      ; 2.908      ;
; 1.672  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.874      ; 2.546      ;
; 1.681  ; IRegister:iregister|IR_out[5]   ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.453      ; 3.134      ;
; 1.687  ; IRegister:iregister|IR_out[5]   ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.453      ; 3.140      ;
; 1.698  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.890      ; 2.588      ;
; 1.726  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_op[3]           ; Clk                            ; Controller:controller|state.S6 ; -0.500       ; 1.277      ; 2.503      ;
; 1.727  ; Controller:controller|state.S2  ; Controller:controller|ALU_op[2]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.226      ; 2.953      ;
; 1.743  ; Controller:controller|state.S3  ; Controller:controller|IorD                ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.492      ; 3.235      ;
; 1.748  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_op[0]           ; Clk                            ; Controller:controller|state.S6 ; -0.500       ; 1.277      ; 2.525      ;
; 1.755  ; IRegister:iregister|IR_out[0]   ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.359      ; 3.114      ;
; 1.763  ; Controller:controller|state.S2  ; Controller:controller|ALU_op[0]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.273      ; 3.036      ;
; 1.768  ; IRegister:iregister|IR_out[28]  ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.185      ; 2.953      ;
; 1.791  ; Controller:controller|state.S3  ; Controller:controller|ALU_SrcB[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.512      ; 3.303      ;
; 1.829  ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.055      ; 2.884      ;
; 1.844  ; IRegister:iregister|IR_out[29]  ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.874      ; 2.718      ;
; 1.852  ; IRegister:iregister|IR_out[3]   ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.364      ; 3.216      ;
; 1.876  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_op[1]           ; Clk                            ; Controller:controller|state.S6 ; -0.500       ; 1.682      ; 3.058      ;
; 1.919  ; IRegister:iregister|IR_out[28]  ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.296      ; 3.215      ;
; 1.923  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.874      ; 2.797      ;
; 1.925  ; IRegister:iregister|IR_out[28]  ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.296      ; 3.221      ;
; 1.933  ; IRegister:iregister|IR_out[31]  ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.874      ; 2.807      ;
; 1.959  ; IRegister:iregister|IR_out[26]  ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.890      ; 2.849      ;
; 1.971  ; Controller:controller|state.S3  ; Controller:controller|ALU_SrcA            ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.510      ; 3.481      ;
; 1.975  ; IRegister:iregister|IR_out[1]   ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.367      ; 3.342      ;
; 1.984  ; IRegister:iregister|IR_out[27]  ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.866      ; 2.850      ;
; 1.995  ; IRegister:iregister|IR_out[29]  ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.985      ; 2.980      ;
; 2.001  ; IRegister:iregister|IR_out[29]  ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.985      ; 2.986      ;
; 2.009  ; Controller:controller|state.S9  ; Controller:controller|ALU_SrcA            ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 1.535      ; 3.544      ;
; 2.021  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_SrcB[0]         ; Clk                            ; Controller:controller|state.S6 ; -0.500       ; 1.369      ; 2.890      ;
; 2.022  ; IRegister:iregister|IR_out[27]  ; Controller:controller|ALU_op[0]           ; Clk                            ; Controller:controller|state.S6 ; -0.500       ; 1.269      ; 2.791      ;
; 2.065  ; IRegister:iregister|IR_out[29]  ; Controller:controller|Ex_top              ; Clk                            ; Controller:controller|state.S6 ; -0.500       ; 1.032      ; 2.597      ;
; 2.084  ; IRegister:iregister|IR_out[31]  ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.985      ; 3.069      ;
; 2.089  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALU_op[0]           ; Clk                            ; Controller:controller|state.S6 ; -0.500       ; 1.293      ; 2.882      ;
+--------+---------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Controller:controller|state.S0'                                                                                                              ;
+-------+--------------------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.003 ; Controller:controller|state.S2 ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.000        ; -1.747     ; 1.256      ;
; 3.538 ; IRegister:iregister|IR_out[28] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; -0.500       ; -1.432     ; 1.606      ;
; 3.904 ; IRegister:iregister|IR_out[29] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; -0.500       ; -1.743     ; 1.661      ;
; 3.993 ; IRegister:iregister|IR_out[31] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; -0.500       ; -1.743     ; 1.750      ;
; 4.153 ; IRegister:iregister|IR_out[26] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; -0.500       ; -1.727     ; 1.926      ;
; 4.244 ; IRegister:iregister|IR_out[30] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; -0.500       ; -1.743     ; 2.001      ;
; 4.305 ; IRegister:iregister|IR_out[27] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; -0.500       ; -1.751     ; 2.054      ;
+-------+--------------------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clk   ; Rise       ; Clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S9  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; IRegister:iregister|IR_out[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; IRegister:iregister|IR_out[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; IRegister:iregister|IR_out[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; IRegister:iregister|IR_out[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; IRegister:iregister|IR_out[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; IRegister:iregister|IR_out[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[17]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Controller:controller|state.S0'                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Rise       ; Controller:controller|RegDt0    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Rise       ; Controller:controller|RegDt0    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Fall       ; controller|RegDt0|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Fall       ; controller|RegDt0|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Fall       ; controller|Selector50~2|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Fall       ; controller|Selector50~2|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Rise       ; controller|Selector50~2|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Rise       ; controller|Selector50~2|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Rise       ; controller|state.S0|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Rise       ; controller|state.S0|regout      ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Controller:controller|state.S6'                                                                                   ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; Controller:controller|ALUShift_Sel        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; Controller:controller|ALUShift_Sel        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcA            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcA            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcB[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcB[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcB[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcB[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcB[2]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcB[2]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Addreg_write_en     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Addreg_write_en     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Ex_top              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Ex_top              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|IR_write_en         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|IR_write_en         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|IorD                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|IorD                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Mem_byte_write[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Mem_byte_write[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|MemtoReg[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|MemtoReg[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_source[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_source[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_source[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_source[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_write            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_write            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_write_cond       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_write_cond       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Rd_write_byte_en[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Rd_write_byte_en[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|RegDst[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|RegDst[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; Controller:controller|Shift_amountSrc     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; Controller:controller|Shift_amountSrc     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; Controller:controller|Shift_op[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; Controller:controller|Shift_op[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; Controller:controller|Shift_op[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; Controller:controller|Shift_op[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|condition[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|condition[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; controller|ALUShift_Sel|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; controller|ALUShift_Sel|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcA|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcA|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcB[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcB[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcB[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcB[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcB[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcB[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[0]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[0]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[1]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[1]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[2]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[2]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Addreg_write_en|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Addreg_write_en|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Ex_top|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Ex_top|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|IR_write_en|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|IR_write_en|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|IorD|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|IorD|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Mem_byte_write[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Mem_byte_write[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|MemtoReg[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|MemtoReg[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|PC_source[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|PC_source[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|PC_source[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|PC_source[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|PC_write_cond|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|PC_write_cond|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|PC_write|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|PC_write|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Rd_write_byte_en[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Rd_write_byte_en[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|RegDst[0]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|RegDst[0]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Selector26~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Selector26~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; controller|Selector26~0|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; controller|Selector26~0|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Selector31~3clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Selector31~3clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Selector31~3clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Selector31~3clkctrl|outclk     ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port            ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; state[*]             ; Clk                            ; 12.948 ; 12.948 ; Rise       ; Clk                            ;
;  state[0]            ; Clk                            ; 12.948 ; 12.948 ; Rise       ; Clk                            ;
;  state[1]            ; Clk                            ; 12.348 ; 12.348 ; Rise       ; Clk                            ;
;  state[2]            ; Clk                            ; 12.136 ; 12.136 ; Rise       ; Clk                            ;
;  state[3]            ; Clk                            ; 12.392 ; 12.392 ; Rise       ; Clk                            ;
; ALUShift_out[*]      ; Clk                            ; 30.058 ; 30.058 ; Fall       ; Clk                            ;
;  ALUShift_out[0]     ; Clk                            ; 28.312 ; 28.312 ; Fall       ; Clk                            ;
;  ALUShift_out[1]     ; Clk                            ; 27.727 ; 27.727 ; Fall       ; Clk                            ;
;  ALUShift_out[2]     ; Clk                            ; 28.623 ; 28.623 ; Fall       ; Clk                            ;
;  ALUShift_out[3]     ; Clk                            ; 28.022 ; 28.022 ; Fall       ; Clk                            ;
;  ALUShift_out[4]     ; Clk                            ; 30.058 ; 30.058 ; Fall       ; Clk                            ;
;  ALUShift_out[5]     ; Clk                            ; 27.948 ; 27.948 ; Fall       ; Clk                            ;
;  ALUShift_out[6]     ; Clk                            ; 21.246 ; 21.246 ; Fall       ; Clk                            ;
;  ALUShift_out[7]     ; Clk                            ; 22.232 ; 22.232 ; Fall       ; Clk                            ;
;  ALUShift_out[8]     ; Clk                            ; 20.357 ; 20.357 ; Fall       ; Clk                            ;
;  ALUShift_out[9]     ; Clk                            ; 20.472 ; 20.472 ; Fall       ; Clk                            ;
;  ALUShift_out[10]    ; Clk                            ; 21.955 ; 21.955 ; Fall       ; Clk                            ;
;  ALUShift_out[11]    ; Clk                            ; 21.729 ; 21.729 ; Fall       ; Clk                            ;
;  ALUShift_out[12]    ; Clk                            ; 20.625 ; 20.625 ; Fall       ; Clk                            ;
;  ALUShift_out[13]    ; Clk                            ; 20.532 ; 20.532 ; Fall       ; Clk                            ;
;  ALUShift_out[14]    ; Clk                            ; 20.594 ; 20.594 ; Fall       ; Clk                            ;
;  ALUShift_out[15]    ; Clk                            ; 22.010 ; 22.010 ; Fall       ; Clk                            ;
;  ALUShift_out[16]    ; Clk                            ; 21.363 ; 21.363 ; Fall       ; Clk                            ;
;  ALUShift_out[17]    ; Clk                            ; 21.059 ; 21.059 ; Fall       ; Clk                            ;
;  ALUShift_out[18]    ; Clk                            ; 20.348 ; 20.348 ; Fall       ; Clk                            ;
;  ALUShift_out[19]    ; Clk                            ; 21.818 ; 21.818 ; Fall       ; Clk                            ;
;  ALUShift_out[20]    ; Clk                            ; 21.705 ; 21.705 ; Fall       ; Clk                            ;
;  ALUShift_out[21]    ; Clk                            ; 21.627 ; 21.627 ; Fall       ; Clk                            ;
;  ALUShift_out[22]    ; Clk                            ; 22.142 ; 22.142 ; Fall       ; Clk                            ;
;  ALUShift_out[23]    ; Clk                            ; 21.636 ; 21.636 ; Fall       ; Clk                            ;
;  ALUShift_out[24]    ; Clk                            ; 20.717 ; 20.717 ; Fall       ; Clk                            ;
;  ALUShift_out[25]    ; Clk                            ; 19.985 ; 19.985 ; Fall       ; Clk                            ;
;  ALUShift_out[26]    ; Clk                            ; 21.847 ; 21.847 ; Fall       ; Clk                            ;
;  ALUShift_out[27]    ; Clk                            ; 20.168 ; 20.168 ; Fall       ; Clk                            ;
;  ALUShift_out[28]    ; Clk                            ; 22.080 ; 22.080 ; Fall       ; Clk                            ;
;  ALUShift_out[29]    ; Clk                            ; 21.880 ; 21.880 ; Fall       ; Clk                            ;
;  ALUShift_out[30]    ; Clk                            ; 21.633 ; 21.633 ; Fall       ; Clk                            ;
;  ALUShift_out[31]    ; Clk                            ; 20.875 ; 20.875 ; Fall       ; Clk                            ;
; ALU_out[*]           ; Clk                            ; 29.584 ; 29.584 ; Fall       ; Clk                            ;
;  ALU_out[0]          ; Clk                            ; 29.584 ; 29.584 ; Fall       ; Clk                            ;
;  ALU_out[1]          ; Clk                            ; 27.547 ; 27.547 ; Fall       ; Clk                            ;
;  ALU_out[2]          ; Clk                            ; 26.793 ; 26.793 ; Fall       ; Clk                            ;
;  ALU_out[3]          ; Clk                            ; 28.436 ; 28.436 ; Fall       ; Clk                            ;
;  ALU_out[4]          ; Clk                            ; 29.104 ; 29.104 ; Fall       ; Clk                            ;
;  ALU_out[5]          ; Clk                            ; 26.911 ; 26.911 ; Fall       ; Clk                            ;
;  ALU_out[6]          ; Clk                            ; 20.609 ; 20.609 ; Fall       ; Clk                            ;
;  ALU_out[7]          ; Clk                            ; 19.506 ; 19.506 ; Fall       ; Clk                            ;
;  ALU_out[8]          ; Clk                            ; 21.083 ; 21.083 ; Fall       ; Clk                            ;
;  ALU_out[9]          ; Clk                            ; 18.476 ; 18.476 ; Fall       ; Clk                            ;
;  ALU_out[10]         ; Clk                            ; 19.554 ; 19.554 ; Fall       ; Clk                            ;
;  ALU_out[11]         ; Clk                            ; 19.338 ; 19.338 ; Fall       ; Clk                            ;
;  ALU_out[12]         ; Clk                            ; 19.175 ; 19.175 ; Fall       ; Clk                            ;
;  ALU_out[13]         ; Clk                            ; 18.560 ; 18.560 ; Fall       ; Clk                            ;
;  ALU_out[14]         ; Clk                            ; 18.006 ; 18.006 ; Fall       ; Clk                            ;
;  ALU_out[15]         ; Clk                            ; 20.365 ; 20.365 ; Fall       ; Clk                            ;
;  ALU_out[16]         ; Clk                            ; 19.889 ; 19.889 ; Fall       ; Clk                            ;
;  ALU_out[17]         ; Clk                            ; 19.828 ; 19.828 ; Fall       ; Clk                            ;
;  ALU_out[18]         ; Clk                            ; 19.457 ; 19.457 ; Fall       ; Clk                            ;
;  ALU_out[19]         ; Clk                            ; 18.840 ; 18.840 ; Fall       ; Clk                            ;
;  ALU_out[20]         ; Clk                            ; 19.646 ; 19.646 ; Fall       ; Clk                            ;
;  ALU_out[21]         ; Clk                            ; 19.344 ; 19.344 ; Fall       ; Clk                            ;
;  ALU_out[22]         ; Clk                            ; 19.562 ; 19.562 ; Fall       ; Clk                            ;
;  ALU_out[23]         ; Clk                            ; 19.509 ; 19.509 ; Fall       ; Clk                            ;
;  ALU_out[24]         ; Clk                            ; 20.826 ; 20.826 ; Fall       ; Clk                            ;
;  ALU_out[25]         ; Clk                            ; 19.916 ; 19.916 ; Fall       ; Clk                            ;
;  ALU_out[26]         ; Clk                            ; 20.441 ; 20.441 ; Fall       ; Clk                            ;
;  ALU_out[27]         ; Clk                            ; 19.447 ; 19.447 ; Fall       ; Clk                            ;
;  ALU_out[28]         ; Clk                            ; 22.446 ; 22.446 ; Fall       ; Clk                            ;
;  ALU_out[29]         ; Clk                            ; 18.609 ; 18.609 ; Fall       ; Clk                            ;
;  ALU_out[30]         ; Clk                            ; 19.142 ; 19.142 ; Fall       ; Clk                            ;
;  ALU_out[31]         ; Clk                            ; 19.764 ; 19.764 ; Fall       ; Clk                            ;
; A_in[*]              ; Clk                            ; 14.856 ; 14.856 ; Fall       ; Clk                            ;
;  A_in[0]             ; Clk                            ; 12.504 ; 12.504 ; Fall       ; Clk                            ;
;  A_in[1]             ; Clk                            ; 12.911 ; 12.911 ; Fall       ; Clk                            ;
;  A_in[2]             ; Clk                            ; 11.987 ; 11.987 ; Fall       ; Clk                            ;
;  A_in[3]             ; Clk                            ; 12.506 ; 12.506 ; Fall       ; Clk                            ;
;  A_in[4]             ; Clk                            ; 12.819 ; 12.819 ; Fall       ; Clk                            ;
;  A_in[5]             ; Clk                            ; 13.177 ; 13.177 ; Fall       ; Clk                            ;
;  A_in[6]             ; Clk                            ; 13.044 ; 13.044 ; Fall       ; Clk                            ;
;  A_in[7]             ; Clk                            ; 12.568 ; 12.568 ; Fall       ; Clk                            ;
;  A_in[8]             ; Clk                            ; 13.129 ; 13.129 ; Fall       ; Clk                            ;
;  A_in[9]             ; Clk                            ; 12.149 ; 12.149 ; Fall       ; Clk                            ;
;  A_in[10]            ; Clk                            ; 11.998 ; 11.998 ; Fall       ; Clk                            ;
;  A_in[11]            ; Clk                            ; 13.828 ; 13.828 ; Fall       ; Clk                            ;
;  A_in[12]            ; Clk                            ; 12.960 ; 12.960 ; Fall       ; Clk                            ;
;  A_in[13]            ; Clk                            ; 12.440 ; 12.440 ; Fall       ; Clk                            ;
;  A_in[14]            ; Clk                            ; 12.868 ; 12.868 ; Fall       ; Clk                            ;
;  A_in[15]            ; Clk                            ; 13.715 ; 13.715 ; Fall       ; Clk                            ;
;  A_in[16]            ; Clk                            ; 12.621 ; 12.621 ; Fall       ; Clk                            ;
;  A_in[17]            ; Clk                            ; 14.696 ; 14.696 ; Fall       ; Clk                            ;
;  A_in[18]            ; Clk                            ; 11.873 ; 11.873 ; Fall       ; Clk                            ;
;  A_in[19]            ; Clk                            ; 13.817 ; 13.817 ; Fall       ; Clk                            ;
;  A_in[20]            ; Clk                            ; 13.140 ; 13.140 ; Fall       ; Clk                            ;
;  A_in[21]            ; Clk                            ; 12.854 ; 12.854 ; Fall       ; Clk                            ;
;  A_in[22]            ; Clk                            ; 12.361 ; 12.361 ; Fall       ; Clk                            ;
;  A_in[23]            ; Clk                            ; 11.853 ; 11.853 ; Fall       ; Clk                            ;
;  A_in[24]            ; Clk                            ; 14.856 ; 14.856 ; Fall       ; Clk                            ;
;  A_in[25]            ; Clk                            ; 13.929 ; 13.929 ; Fall       ; Clk                            ;
;  A_in[26]            ; Clk                            ; 13.559 ; 13.559 ; Fall       ; Clk                            ;
;  A_in[27]            ; Clk                            ; 14.599 ; 14.599 ; Fall       ; Clk                            ;
;  A_in[28]            ; Clk                            ; 13.608 ; 13.608 ; Fall       ; Clk                            ;
;  A_in[29]            ; Clk                            ; 13.793 ; 13.793 ; Fall       ; Clk                            ;
;  A_in[30]            ; Clk                            ; 13.557 ; 13.557 ; Fall       ; Clk                            ;
;  A_in[31]            ; Clk                            ; 12.938 ; 12.938 ; Fall       ; Clk                            ;
; AddrReg_out[*]       ; Clk                            ; 12.393 ; 12.393 ; Fall       ; Clk                            ;
;  AddrReg_out[0]      ; Clk                            ; 9.831  ; 9.831  ; Fall       ; Clk                            ;
;  AddrReg_out[1]      ; Clk                            ; 9.234  ; 9.234  ; Fall       ; Clk                            ;
;  AddrReg_out[2]      ; Clk                            ; 7.944  ; 7.944  ; Fall       ; Clk                            ;
;  AddrReg_out[3]      ; Clk                            ; 9.419  ; 9.419  ; Fall       ; Clk                            ;
;  AddrReg_out[4]      ; Clk                            ; 8.891  ; 8.891  ; Fall       ; Clk                            ;
;  AddrReg_out[5]      ; Clk                            ; 8.786  ; 8.786  ; Fall       ; Clk                            ;
;  AddrReg_out[6]      ; Clk                            ; 8.646  ; 8.646  ; Fall       ; Clk                            ;
;  AddrReg_out[7]      ; Clk                            ; 9.073  ; 9.073  ; Fall       ; Clk                            ;
;  AddrReg_out[8]      ; Clk                            ; 8.702  ; 8.702  ; Fall       ; Clk                            ;
;  AddrReg_out[9]      ; Clk                            ; 9.639  ; 9.639  ; Fall       ; Clk                            ;
;  AddrReg_out[10]     ; Clk                            ; 9.126  ; 9.126  ; Fall       ; Clk                            ;
;  AddrReg_out[11]     ; Clk                            ; 8.626  ; 8.626  ; Fall       ; Clk                            ;
;  AddrReg_out[12]     ; Clk                            ; 10.015 ; 10.015 ; Fall       ; Clk                            ;
;  AddrReg_out[13]     ; Clk                            ; 8.697  ; 8.697  ; Fall       ; Clk                            ;
;  AddrReg_out[14]     ; Clk                            ; 9.549  ; 9.549  ; Fall       ; Clk                            ;
;  AddrReg_out[15]     ; Clk                            ; 9.188  ; 9.188  ; Fall       ; Clk                            ;
;  AddrReg_out[16]     ; Clk                            ; 7.791  ; 7.791  ; Fall       ; Clk                            ;
;  AddrReg_out[17]     ; Clk                            ; 9.055  ; 9.055  ; Fall       ; Clk                            ;
;  AddrReg_out[18]     ; Clk                            ; 9.007  ; 9.007  ; Fall       ; Clk                            ;
;  AddrReg_out[19]     ; Clk                            ; 9.960  ; 9.960  ; Fall       ; Clk                            ;
;  AddrReg_out[20]     ; Clk                            ; 8.856  ; 8.856  ; Fall       ; Clk                            ;
;  AddrReg_out[21]     ; Clk                            ; 9.534  ; 9.534  ; Fall       ; Clk                            ;
;  AddrReg_out[22]     ; Clk                            ; 9.186  ; 9.186  ; Fall       ; Clk                            ;
;  AddrReg_out[23]     ; Clk                            ; 11.153 ; 11.153 ; Fall       ; Clk                            ;
;  AddrReg_out[24]     ; Clk                            ; 9.894  ; 9.894  ; Fall       ; Clk                            ;
;  AddrReg_out[25]     ; Clk                            ; 11.416 ; 11.416 ; Fall       ; Clk                            ;
;  AddrReg_out[26]     ; Clk                            ; 9.224  ; 9.224  ; Fall       ; Clk                            ;
;  AddrReg_out[27]     ; Clk                            ; 10.190 ; 10.190 ; Fall       ; Clk                            ;
;  AddrReg_out[28]     ; Clk                            ; 12.393 ; 12.393 ; Fall       ; Clk                            ;
;  AddrReg_out[29]     ; Clk                            ; 9.311  ; 9.311  ; Fall       ; Clk                            ;
;  AddrReg_out[30]     ; Clk                            ; 9.465  ; 9.465  ; Fall       ; Clk                            ;
;  AddrReg_out[31]     ; Clk                            ; 11.010 ; 11.010 ; Fall       ; Clk                            ;
; B_in[*]              ; Clk                            ; 15.721 ; 15.721 ; Fall       ; Clk                            ;
;  B_in[0]             ; Clk                            ; 12.181 ; 12.181 ; Fall       ; Clk                            ;
;  B_in[1]             ; Clk                            ; 14.205 ; 14.205 ; Fall       ; Clk                            ;
;  B_in[2]             ; Clk                            ; 11.523 ; 11.523 ; Fall       ; Clk                            ;
;  B_in[3]             ; Clk                            ; 12.319 ; 12.319 ; Fall       ; Clk                            ;
;  B_in[4]             ; Clk                            ; 12.703 ; 12.703 ; Fall       ; Clk                            ;
;  B_in[5]             ; Clk                            ; 13.833 ; 13.833 ; Fall       ; Clk                            ;
;  B_in[6]             ; Clk                            ; 12.868 ; 12.868 ; Fall       ; Clk                            ;
;  B_in[7]             ; Clk                            ; 12.115 ; 12.115 ; Fall       ; Clk                            ;
;  B_in[8]             ; Clk                            ; 13.018 ; 13.018 ; Fall       ; Clk                            ;
;  B_in[9]             ; Clk                            ; 13.500 ; 13.500 ; Fall       ; Clk                            ;
;  B_in[10]            ; Clk                            ; 12.312 ; 12.312 ; Fall       ; Clk                            ;
;  B_in[11]            ; Clk                            ; 13.663 ; 13.663 ; Fall       ; Clk                            ;
;  B_in[12]            ; Clk                            ; 12.664 ; 12.664 ; Fall       ; Clk                            ;
;  B_in[13]            ; Clk                            ; 14.196 ; 14.196 ; Fall       ; Clk                            ;
;  B_in[14]            ; Clk                            ; 12.285 ; 12.285 ; Fall       ; Clk                            ;
;  B_in[15]            ; Clk                            ; 12.468 ; 12.468 ; Fall       ; Clk                            ;
;  B_in[16]            ; Clk                            ; 11.889 ; 11.889 ; Fall       ; Clk                            ;
;  B_in[17]            ; Clk                            ; 12.441 ; 12.441 ; Fall       ; Clk                            ;
;  B_in[18]            ; Clk                            ; 13.262 ; 13.262 ; Fall       ; Clk                            ;
;  B_in[19]            ; Clk                            ; 13.228 ; 13.228 ; Fall       ; Clk                            ;
;  B_in[20]            ; Clk                            ; 12.608 ; 12.608 ; Fall       ; Clk                            ;
;  B_in[21]            ; Clk                            ; 14.711 ; 14.711 ; Fall       ; Clk                            ;
;  B_in[22]            ; Clk                            ; 15.721 ; 15.721 ; Fall       ; Clk                            ;
;  B_in[23]            ; Clk                            ; 12.811 ; 12.811 ; Fall       ; Clk                            ;
;  B_in[24]            ; Clk                            ; 13.555 ; 13.555 ; Fall       ; Clk                            ;
;  B_in[25]            ; Clk                            ; 14.835 ; 14.835 ; Fall       ; Clk                            ;
;  B_in[26]            ; Clk                            ; 13.682 ; 13.682 ; Fall       ; Clk                            ;
;  B_in[27]            ; Clk                            ; 14.728 ; 14.728 ; Fall       ; Clk                            ;
;  B_in[28]            ; Clk                            ; 14.271 ; 14.271 ; Fall       ; Clk                            ;
;  B_in[29]            ; Clk                            ; 14.983 ; 14.983 ; Fall       ; Clk                            ;
;  B_in[30]            ; Clk                            ; 14.567 ; 14.567 ; Fall       ; Clk                            ;
;  B_in[31]            ; Clk                            ; 13.796 ; 13.796 ; Fall       ; Clk                            ;
; IR_out[*]            ; Clk                            ; 11.178 ; 11.178 ; Fall       ; Clk                            ;
;  IR_out[0]           ; Clk                            ; 9.114  ; 9.114  ; Fall       ; Clk                            ;
;  IR_out[1]           ; Clk                            ; 10.288 ; 10.288 ; Fall       ; Clk                            ;
;  IR_out[2]           ; Clk                            ; 10.277 ; 10.277 ; Fall       ; Clk                            ;
;  IR_out[3]           ; Clk                            ; 10.151 ; 10.151 ; Fall       ; Clk                            ;
;  IR_out[4]           ; Clk                            ; 10.417 ; 10.417 ; Fall       ; Clk                            ;
;  IR_out[5]           ; Clk                            ; 9.653  ; 9.653  ; Fall       ; Clk                            ;
;  IR_out[6]           ; Clk                            ; 11.178 ; 11.178 ; Fall       ; Clk                            ;
;  IR_out[7]           ; Clk                            ; 9.085  ; 9.085  ; Fall       ; Clk                            ;
;  IR_out[8]           ; Clk                            ; 11.178 ; 11.178 ; Fall       ; Clk                            ;
;  IR_out[9]           ; Clk                            ; 10.048 ; 10.048 ; Fall       ; Clk                            ;
;  IR_out[10]          ; Clk                            ; 9.279  ; 9.279  ; Fall       ; Clk                            ;
;  IR_out[11]          ; Clk                            ; 8.569  ; 8.569  ; Fall       ; Clk                            ;
;  IR_out[12]          ; Clk                            ; 9.615  ; 9.615  ; Fall       ; Clk                            ;
;  IR_out[13]          ; Clk                            ; 8.476  ; 8.476  ; Fall       ; Clk                            ;
;  IR_out[14]          ; Clk                            ; 10.417 ; 10.417 ; Fall       ; Clk                            ;
;  IR_out[15]          ; Clk                            ; 11.178 ; 11.178 ; Fall       ; Clk                            ;
;  IR_out[16]          ; Clk                            ; 8.800  ; 8.800  ; Fall       ; Clk                            ;
;  IR_out[17]          ; Clk                            ; 8.119  ; 8.119  ; Fall       ; Clk                            ;
;  IR_out[18]          ; Clk                            ; 9.140  ; 9.140  ; Fall       ; Clk                            ;
;  IR_out[19]          ; Clk                            ; 9.041  ; 9.041  ; Fall       ; Clk                            ;
;  IR_out[21]          ; Clk                            ; 10.115 ; 10.115 ; Fall       ; Clk                            ;
;  IR_out[22]          ; Clk                            ; 9.130  ; 9.130  ; Fall       ; Clk                            ;
;  IR_out[23]          ; Clk                            ; 9.439  ; 9.439  ; Fall       ; Clk                            ;
;  IR_out[24]          ; Clk                            ; 9.390  ; 9.390  ; Fall       ; Clk                            ;
;  IR_out[25]          ; Clk                            ; 9.645  ; 9.645  ; Fall       ; Clk                            ;
;  IR_out[26]          ; Clk                            ; 10.062 ; 10.062 ; Fall       ; Clk                            ;
;  IR_out[27]          ; Clk                            ; 10.823 ; 10.823 ; Fall       ; Clk                            ;
;  IR_out[28]          ; Clk                            ; 10.223 ; 10.223 ; Fall       ; Clk                            ;
;  IR_out[29]          ; Clk                            ; 9.014  ; 9.014  ; Fall       ; Clk                            ;
;  IR_out[30]          ; Clk                            ; 9.195  ; 9.195  ; Fall       ; Clk                            ;
;  IR_out[31]          ; Clk                            ; 8.583  ; 8.583  ; Fall       ; Clk                            ;
; Less                 ; Clk                            ; 18.255 ; 18.255 ; Fall       ; Clk                            ;
; Mem_addr_in[*]       ; Clk                            ; 12.233 ; 12.233 ; Fall       ; Clk                            ;
;  Mem_addr_in[0]      ; Clk                            ; 11.215 ; 11.215 ; Fall       ; Clk                            ;
;  Mem_addr_in[1]      ; Clk                            ; 10.338 ; 10.338 ; Fall       ; Clk                            ;
;  Mem_addr_in[2]      ; Clk                            ; 11.094 ; 11.094 ; Fall       ; Clk                            ;
;  Mem_addr_in[3]      ; Clk                            ; 8.918  ; 8.918  ; Fall       ; Clk                            ;
;  Mem_addr_in[4]      ; Clk                            ; 9.210  ; 9.210  ; Fall       ; Clk                            ;
;  Mem_addr_in[5]      ; Clk                            ; 11.485 ; 11.485 ; Fall       ; Clk                            ;
;  Mem_addr_in[6]      ; Clk                            ; 10.415 ; 10.415 ; Fall       ; Clk                            ;
;  Mem_addr_in[7]      ; Clk                            ; 9.545  ; 9.545  ; Fall       ; Clk                            ;
;  Mem_addr_in[8]      ; Clk                            ; 11.363 ; 11.363 ; Fall       ; Clk                            ;
;  Mem_addr_in[9]      ; Clk                            ; 12.233 ; 12.233 ; Fall       ; Clk                            ;
;  Mem_addr_in[10]     ; Clk                            ; 10.674 ; 10.674 ; Fall       ; Clk                            ;
;  Mem_addr_in[11]     ; Clk                            ; 10.905 ; 10.905 ; Fall       ; Clk                            ;
;  Mem_addr_in[12]     ; Clk                            ; 12.043 ; 12.043 ; Fall       ; Clk                            ;
;  Mem_addr_in[13]     ; Clk                            ; 11.420 ; 11.420 ; Fall       ; Clk                            ;
;  Mem_addr_in[14]     ; Clk                            ; 9.113  ; 9.113  ; Fall       ; Clk                            ;
;  Mem_addr_in[15]     ; Clk                            ; 10.446 ; 10.446 ; Fall       ; Clk                            ;
;  Mem_addr_in[16]     ; Clk                            ; 9.837  ; 9.837  ; Fall       ; Clk                            ;
;  Mem_addr_in[17]     ; Clk                            ; 10.044 ; 10.044 ; Fall       ; Clk                            ;
;  Mem_addr_in[18]     ; Clk                            ; 10.584 ; 10.584 ; Fall       ; Clk                            ;
;  Mem_addr_in[19]     ; Clk                            ; 9.868  ; 9.868  ; Fall       ; Clk                            ;
;  Mem_addr_in[20]     ; Clk                            ; 10.564 ; 10.564 ; Fall       ; Clk                            ;
;  Mem_addr_in[21]     ; Clk                            ; 9.819  ; 9.819  ; Fall       ; Clk                            ;
;  Mem_addr_in[22]     ; Clk                            ; 11.510 ; 11.510 ; Fall       ; Clk                            ;
;  Mem_addr_in[23]     ; Clk                            ; 10.629 ; 10.629 ; Fall       ; Clk                            ;
;  Mem_addr_in[24]     ; Clk                            ; 11.927 ; 11.927 ; Fall       ; Clk                            ;
;  Mem_addr_in[25]     ; Clk                            ; 11.706 ; 11.706 ; Fall       ; Clk                            ;
;  Mem_addr_in[26]     ; Clk                            ; 11.914 ; 11.914 ; Fall       ; Clk                            ;
;  Mem_addr_in[27]     ; Clk                            ; 10.861 ; 10.861 ; Fall       ; Clk                            ;
;  Mem_addr_in[28]     ; Clk                            ; 10.706 ; 10.706 ; Fall       ; Clk                            ;
;  Mem_addr_in[29]     ; Clk                            ; 10.702 ; 10.702 ; Fall       ; Clk                            ;
;  Mem_addr_in[30]     ; Clk                            ; 11.566 ; 11.566 ; Fall       ; Clk                            ;
;  Mem_addr_in[31]     ; Clk                            ; 12.064 ; 12.064 ; Fall       ; Clk                            ;
; Mem_data_out[*]      ; Clk                            ; 21.468 ; 21.468 ; Fall       ; Clk                            ;
;  Mem_data_out[0]     ; Clk                            ; 17.869 ; 17.869 ; Fall       ; Clk                            ;
;  Mem_data_out[1]     ; Clk                            ; 16.255 ; 16.255 ; Fall       ; Clk                            ;
;  Mem_data_out[2]     ; Clk                            ; 16.846 ; 16.846 ; Fall       ; Clk                            ;
;  Mem_data_out[3]     ; Clk                            ; 17.284 ; 17.284 ; Fall       ; Clk                            ;
;  Mem_data_out[4]     ; Clk                            ; 15.988 ; 15.988 ; Fall       ; Clk                            ;
;  Mem_data_out[5]     ; Clk                            ; 17.949 ; 17.949 ; Fall       ; Clk                            ;
;  Mem_data_out[6]     ; Clk                            ; 17.650 ; 17.650 ; Fall       ; Clk                            ;
;  Mem_data_out[7]     ; Clk                            ; 15.939 ; 15.939 ; Fall       ; Clk                            ;
;  Mem_data_out[8]     ; Clk                            ; 17.656 ; 17.656 ; Fall       ; Clk                            ;
;  Mem_data_out[9]     ; Clk                            ; 17.319 ; 17.319 ; Fall       ; Clk                            ;
;  Mem_data_out[10]    ; Clk                            ; 17.034 ; 17.034 ; Fall       ; Clk                            ;
;  Mem_data_out[11]    ; Clk                            ; 16.909 ; 16.909 ; Fall       ; Clk                            ;
;  Mem_data_out[12]    ; Clk                            ; 17.423 ; 17.423 ; Fall       ; Clk                            ;
;  Mem_data_out[13]    ; Clk                            ; 16.779 ; 16.779 ; Fall       ; Clk                            ;
;  Mem_data_out[14]    ; Clk                            ; 15.988 ; 15.988 ; Fall       ; Clk                            ;
;  Mem_data_out[15]    ; Clk                            ; 17.650 ; 17.650 ; Fall       ; Clk                            ;
;  Mem_data_out[16]    ; Clk                            ; 15.734 ; 15.734 ; Fall       ; Clk                            ;
;  Mem_data_out[17]    ; Clk                            ; 16.169 ; 16.169 ; Fall       ; Clk                            ;
;  Mem_data_out[18]    ; Clk                            ; 16.035 ; 16.035 ; Fall       ; Clk                            ;
;  Mem_data_out[19]    ; Clk                            ; 16.211 ; 16.211 ; Fall       ; Clk                            ;
;  Mem_data_out[21]    ; Clk                            ; 17.079 ; 17.079 ; Fall       ; Clk                            ;
;  Mem_data_out[22]    ; Clk                            ; 15.658 ; 15.658 ; Fall       ; Clk                            ;
;  Mem_data_out[23]    ; Clk                            ; 18.510 ; 18.510 ; Fall       ; Clk                            ;
;  Mem_data_out[24]    ; Clk                            ; 17.620 ; 17.620 ; Fall       ; Clk                            ;
;  Mem_data_out[25]    ; Clk                            ; 21.017 ; 21.017 ; Fall       ; Clk                            ;
;  Mem_data_out[26]    ; Clk                            ; 18.557 ; 18.557 ; Fall       ; Clk                            ;
;  Mem_data_out[27]    ; Clk                            ; 21.468 ; 21.468 ; Fall       ; Clk                            ;
;  Mem_data_out[28]    ; Clk                            ; 19.775 ; 19.775 ; Fall       ; Clk                            ;
;  Mem_data_out[29]    ; Clk                            ; 20.505 ; 20.505 ; Fall       ; Clk                            ;
;  Mem_data_out[30]    ; Clk                            ; 18.803 ; 18.803 ; Fall       ; Clk                            ;
;  Mem_data_out[31]    ; Clk                            ; 19.153 ; 19.153 ; Fall       ; Clk                            ;
; Mem_data_shift[*]    ; Clk                            ; 24.918 ; 24.918 ; Fall       ; Clk                            ;
;  Mem_data_shift[0]   ; Clk                            ; 20.998 ; 20.998 ; Fall       ; Clk                            ;
;  Mem_data_shift[1]   ; Clk                            ; 20.395 ; 20.395 ; Fall       ; Clk                            ;
;  Mem_data_shift[2]   ; Clk                            ; 20.842 ; 20.842 ; Fall       ; Clk                            ;
;  Mem_data_shift[3]   ; Clk                            ; 20.185 ; 20.185 ; Fall       ; Clk                            ;
;  Mem_data_shift[4]   ; Clk                            ; 21.074 ; 21.074 ; Fall       ; Clk                            ;
;  Mem_data_shift[5]   ; Clk                            ; 20.773 ; 20.773 ; Fall       ; Clk                            ;
;  Mem_data_shift[6]   ; Clk                            ; 19.798 ; 19.798 ; Fall       ; Clk                            ;
;  Mem_data_shift[7]   ; Clk                            ; 20.367 ; 20.367 ; Fall       ; Clk                            ;
;  Mem_data_shift[8]   ; Clk                            ; 24.918 ; 24.918 ; Fall       ; Clk                            ;
;  Mem_data_shift[9]   ; Clk                            ; 24.528 ; 24.528 ; Fall       ; Clk                            ;
;  Mem_data_shift[10]  ; Clk                            ; 22.939 ; 22.939 ; Fall       ; Clk                            ;
;  Mem_data_shift[11]  ; Clk                            ; 24.027 ; 24.027 ; Fall       ; Clk                            ;
;  Mem_data_shift[12]  ; Clk                            ; 23.450 ; 23.450 ; Fall       ; Clk                            ;
;  Mem_data_shift[13]  ; Clk                            ; 23.295 ; 23.295 ; Fall       ; Clk                            ;
;  Mem_data_shift[14]  ; Clk                            ; 23.051 ; 23.051 ; Fall       ; Clk                            ;
;  Mem_data_shift[15]  ; Clk                            ; 24.040 ; 24.040 ; Fall       ; Clk                            ;
;  Mem_data_shift[16]  ; Clk                            ; 24.506 ; 24.506 ; Fall       ; Clk                            ;
;  Mem_data_shift[17]  ; Clk                            ; 23.761 ; 23.761 ; Fall       ; Clk                            ;
;  Mem_data_shift[18]  ; Clk                            ; 21.584 ; 21.584 ; Fall       ; Clk                            ;
;  Mem_data_shift[19]  ; Clk                            ; 22.843 ; 22.843 ; Fall       ; Clk                            ;
;  Mem_data_shift[20]  ; Clk                            ; 22.557 ; 22.557 ; Fall       ; Clk                            ;
;  Mem_data_shift[21]  ; Clk                            ; 23.429 ; 23.429 ; Fall       ; Clk                            ;
;  Mem_data_shift[22]  ; Clk                            ; 23.959 ; 23.959 ; Fall       ; Clk                            ;
;  Mem_data_shift[23]  ; Clk                            ; 22.302 ; 22.302 ; Fall       ; Clk                            ;
;  Mem_data_shift[24]  ; Clk                            ; 23.116 ; 23.116 ; Fall       ; Clk                            ;
;  Mem_data_shift[25]  ; Clk                            ; 23.476 ; 23.476 ; Fall       ; Clk                            ;
;  Mem_data_shift[26]  ; Clk                            ; 21.461 ; 21.461 ; Fall       ; Clk                            ;
;  Mem_data_shift[27]  ; Clk                            ; 23.823 ; 23.823 ; Fall       ; Clk                            ;
;  Mem_data_shift[28]  ; Clk                            ; 22.226 ; 22.226 ; Fall       ; Clk                            ;
;  Mem_data_shift[29]  ; Clk                            ; 23.107 ; 23.107 ; Fall       ; Clk                            ;
;  Mem_data_shift[30]  ; Clk                            ; 22.300 ; 22.300 ; Fall       ; Clk                            ;
;  Mem_data_shift[31]  ; Clk                            ; 22.161 ; 22.161 ; Fall       ; Clk                            ;
; Overflow             ; Clk                            ; 18.995 ; 18.995 ; Fall       ; Clk                            ;
; PC_in[*]             ; Clk                            ; 29.822 ; 29.822 ; Fall       ; Clk                            ;
;  PC_in[0]            ; Clk                            ; 29.325 ; 29.325 ; Fall       ; Clk                            ;
;  PC_in[1]            ; Clk                            ; 29.733 ; 29.733 ; Fall       ; Clk                            ;
;  PC_in[2]            ; Clk                            ; 26.894 ; 26.894 ; Fall       ; Clk                            ;
;  PC_in[3]            ; Clk                            ; 29.572 ; 29.572 ; Fall       ; Clk                            ;
;  PC_in[4]            ; Clk                            ; 29.822 ; 29.822 ; Fall       ; Clk                            ;
;  PC_in[5]            ; Clk                            ; 29.558 ; 29.558 ; Fall       ; Clk                            ;
;  PC_in[6]            ; Clk                            ; 23.072 ; 23.072 ; Fall       ; Clk                            ;
;  PC_in[7]            ; Clk                            ; 23.044 ; 23.044 ; Fall       ; Clk                            ;
;  PC_in[8]            ; Clk                            ; 22.409 ; 22.409 ; Fall       ; Clk                            ;
;  PC_in[9]            ; Clk                            ; 21.245 ; 21.245 ; Fall       ; Clk                            ;
;  PC_in[10]           ; Clk                            ; 22.039 ; 22.039 ; Fall       ; Clk                            ;
;  PC_in[11]           ; Clk                            ; 22.009 ; 22.009 ; Fall       ; Clk                            ;
;  PC_in[12]           ; Clk                            ; 22.831 ; 22.831 ; Fall       ; Clk                            ;
;  PC_in[13]           ; Clk                            ; 21.220 ; 21.220 ; Fall       ; Clk                            ;
;  PC_in[14]           ; Clk                            ; 21.359 ; 21.359 ; Fall       ; Clk                            ;
;  PC_in[15]           ; Clk                            ; 22.648 ; 22.648 ; Fall       ; Clk                            ;
;  PC_in[16]           ; Clk                            ; 23.232 ; 23.232 ; Fall       ; Clk                            ;
;  PC_in[17]           ; Clk                            ; 21.929 ; 21.929 ; Fall       ; Clk                            ;
;  PC_in[18]           ; Clk                            ; 21.043 ; 21.043 ; Fall       ; Clk                            ;
;  PC_in[19]           ; Clk                            ; 22.500 ; 22.500 ; Fall       ; Clk                            ;
;  PC_in[20]           ; Clk                            ; 23.248 ; 23.248 ; Fall       ; Clk                            ;
;  PC_in[21]           ; Clk                            ; 21.225 ; 21.225 ; Fall       ; Clk                            ;
;  PC_in[22]           ; Clk                            ; 22.830 ; 22.830 ; Fall       ; Clk                            ;
;  PC_in[23]           ; Clk                            ; 22.217 ; 22.217 ; Fall       ; Clk                            ;
;  PC_in[24]           ; Clk                            ; 21.373 ; 21.373 ; Fall       ; Clk                            ;
;  PC_in[25]           ; Clk                            ; 22.529 ; 22.529 ; Fall       ; Clk                            ;
;  PC_in[26]           ; Clk                            ; 21.374 ; 21.374 ; Fall       ; Clk                            ;
;  PC_in[27]           ; Clk                            ; 20.946 ; 20.946 ; Fall       ; Clk                            ;
;  PC_in[28]           ; Clk                            ; 23.074 ; 23.074 ; Fall       ; Clk                            ;
;  PC_in[29]           ; Clk                            ; 21.487 ; 21.487 ; Fall       ; Clk                            ;
;  PC_in[30]           ; Clk                            ; 21.168 ; 21.168 ; Fall       ; Clk                            ;
;  PC_in[31]           ; Clk                            ; 21.836 ; 21.836 ; Fall       ; Clk                            ;
; PC_out[*]            ; Clk                            ; 10.630 ; 10.630 ; Fall       ; Clk                            ;
;  PC_out[0]           ; Clk                            ; 8.683  ; 8.683  ; Fall       ; Clk                            ;
;  PC_out[1]           ; Clk                            ; 8.840  ; 8.840  ; Fall       ; Clk                            ;
;  PC_out[2]           ; Clk                            ; 8.988  ; 8.988  ; Fall       ; Clk                            ;
;  PC_out[3]           ; Clk                            ; 9.608  ; 9.608  ; Fall       ; Clk                            ;
;  PC_out[4]           ; Clk                            ; 8.458  ; 8.458  ; Fall       ; Clk                            ;
;  PC_out[5]           ; Clk                            ; 8.779  ; 8.779  ; Fall       ; Clk                            ;
;  PC_out[6]           ; Clk                            ; 8.706  ; 8.706  ; Fall       ; Clk                            ;
;  PC_out[7]           ; Clk                            ; 9.442  ; 9.442  ; Fall       ; Clk                            ;
;  PC_out[8]           ; Clk                            ; 8.577  ; 8.577  ; Fall       ; Clk                            ;
;  PC_out[9]           ; Clk                            ; 9.604  ; 9.604  ; Fall       ; Clk                            ;
;  PC_out[10]          ; Clk                            ; 9.664  ; 9.664  ; Fall       ; Clk                            ;
;  PC_out[11]          ; Clk                            ; 9.265  ; 9.265  ; Fall       ; Clk                            ;
;  PC_out[12]          ; Clk                            ; 9.567  ; 9.567  ; Fall       ; Clk                            ;
;  PC_out[13]          ; Clk                            ; 8.403  ; 8.403  ; Fall       ; Clk                            ;
;  PC_out[14]          ; Clk                            ; 8.890  ; 8.890  ; Fall       ; Clk                            ;
;  PC_out[15]          ; Clk                            ; 8.415  ; 8.415  ; Fall       ; Clk                            ;
;  PC_out[16]          ; Clk                            ; 8.436  ; 8.436  ; Fall       ; Clk                            ;
;  PC_out[17]          ; Clk                            ; 8.899  ; 8.899  ; Fall       ; Clk                            ;
;  PC_out[18]          ; Clk                            ; 9.040  ; 9.040  ; Fall       ; Clk                            ;
;  PC_out[19]          ; Clk                            ; 8.711  ; 8.711  ; Fall       ; Clk                            ;
;  PC_out[20]          ; Clk                            ; 8.653  ; 8.653  ; Fall       ; Clk                            ;
;  PC_out[21]          ; Clk                            ; 9.870  ; 9.870  ; Fall       ; Clk                            ;
;  PC_out[22]          ; Clk                            ; 8.733  ; 8.733  ; Fall       ; Clk                            ;
;  PC_out[23]          ; Clk                            ; 10.372 ; 10.372 ; Fall       ; Clk                            ;
;  PC_out[24]          ; Clk                            ; 8.290  ; 8.290  ; Fall       ; Clk                            ;
;  PC_out[25]          ; Clk                            ; 8.466  ; 8.466  ; Fall       ; Clk                            ;
;  PC_out[26]          ; Clk                            ; 10.630 ; 10.630 ; Fall       ; Clk                            ;
;  PC_out[27]          ; Clk                            ; 9.960  ; 9.960  ; Fall       ; Clk                            ;
;  PC_out[28]          ; Clk                            ; 9.349  ; 9.349  ; Fall       ; Clk                            ;
;  PC_out[29]          ; Clk                            ; 9.674  ; 9.674  ; Fall       ; Clk                            ;
;  PC_out[30]          ; Clk                            ; 9.739  ; 9.739  ; Fall       ; Clk                            ;
;  PC_out[31]          ; Clk                            ; 9.970  ; 9.970  ; Fall       ; Clk                            ;
; PC_write_en          ; Clk                            ; 19.880 ; 19.880 ; Fall       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 11.886 ; 11.886 ; Fall       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 11.886 ; 11.886 ; Fall       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 10.018 ; 10.018 ; Fall       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 11.180 ; 11.180 ; Fall       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 10.693 ; 10.693 ; Fall       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 10.573 ; 10.573 ; Fall       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 26.631 ; 26.631 ; Fall       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 20.659 ; 20.659 ; Fall       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 21.159 ; 21.159 ; Fall       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 20.923 ; 20.923 ; Fall       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 21.070 ; 21.070 ; Fall       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 20.112 ; 20.112 ; Fall       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 20.892 ; 20.892 ; Fall       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 20.333 ; 20.333 ; Fall       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 22.485 ; 22.485 ; Fall       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 24.069 ; 24.069 ; Fall       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 26.631 ; 26.631 ; Fall       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 25.731 ; 25.731 ; Fall       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 25.467 ; 25.467 ; Fall       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 24.464 ; 24.464 ; Fall       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 25.980 ; 25.980 ; Fall       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 25.994 ; 25.994 ; Fall       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 24.494 ; 24.494 ; Fall       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 24.109 ; 24.109 ; Fall       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 25.406 ; 25.406 ; Fall       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 24.466 ; 24.466 ; Fall       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 21.627 ; 21.627 ; Fall       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 23.710 ; 23.710 ; Fall       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 23.171 ; 23.171 ; Fall       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 23.210 ; 23.210 ; Fall       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 23.339 ; 23.339 ; Fall       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 23.606 ; 23.606 ; Fall       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 23.848 ; 23.848 ; Fall       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 23.712 ; 23.712 ; Fall       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 25.298 ; 25.298 ; Fall       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 23.340 ; 23.340 ; Fall       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 25.714 ; 25.714 ; Fall       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 25.244 ; 25.244 ; Fall       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 23.299 ; 23.299 ; Fall       ; Clk                            ;
; Reg_data_shift[*]    ; Clk                            ; 18.986 ; 18.986 ; Fall       ; Clk                            ;
;  Reg_data_shift[0]   ; Clk                            ; 17.116 ; 17.116 ; Fall       ; Clk                            ;
;  Reg_data_shift[1]   ; Clk                            ; 16.161 ; 16.161 ; Fall       ; Clk                            ;
;  Reg_data_shift[2]   ; Clk                            ; 17.535 ; 17.535 ; Fall       ; Clk                            ;
;  Reg_data_shift[3]   ; Clk                            ; 17.277 ; 17.277 ; Fall       ; Clk                            ;
;  Reg_data_shift[4]   ; Clk                            ; 16.517 ; 16.517 ; Fall       ; Clk                            ;
;  Reg_data_shift[5]   ; Clk                            ; 15.697 ; 15.697 ; Fall       ; Clk                            ;
;  Reg_data_shift[6]   ; Clk                            ; 15.088 ; 15.088 ; Fall       ; Clk                            ;
;  Reg_data_shift[7]   ; Clk                            ; 17.250 ; 17.250 ; Fall       ; Clk                            ;
;  Reg_data_shift[8]   ; Clk                            ; 17.055 ; 17.055 ; Fall       ; Clk                            ;
;  Reg_data_shift[9]   ; Clk                            ; 16.944 ; 16.944 ; Fall       ; Clk                            ;
;  Reg_data_shift[10]  ; Clk                            ; 16.305 ; 16.305 ; Fall       ; Clk                            ;
;  Reg_data_shift[11]  ; Clk                            ; 15.646 ; 15.646 ; Fall       ; Clk                            ;
;  Reg_data_shift[12]  ; Clk                            ; 18.223 ; 18.223 ; Fall       ; Clk                            ;
;  Reg_data_shift[13]  ; Clk                            ; 15.132 ; 15.132 ; Fall       ; Clk                            ;
;  Reg_data_shift[14]  ; Clk                            ; 16.886 ; 16.886 ; Fall       ; Clk                            ;
;  Reg_data_shift[15]  ; Clk                            ; 17.007 ; 17.007 ; Fall       ; Clk                            ;
;  Reg_data_shift[16]  ; Clk                            ; 15.272 ; 15.272 ; Fall       ; Clk                            ;
;  Reg_data_shift[17]  ; Clk                            ; 17.752 ; 17.752 ; Fall       ; Clk                            ;
;  Reg_data_shift[18]  ; Clk                            ; 16.581 ; 16.581 ; Fall       ; Clk                            ;
;  Reg_data_shift[19]  ; Clk                            ; 18.793 ; 18.793 ; Fall       ; Clk                            ;
;  Reg_data_shift[20]  ; Clk                            ; 15.312 ; 15.312 ; Fall       ; Clk                            ;
;  Reg_data_shift[21]  ; Clk                            ; 16.819 ; 16.819 ; Fall       ; Clk                            ;
;  Reg_data_shift[22]  ; Clk                            ; 16.451 ; 16.451 ; Fall       ; Clk                            ;
;  Reg_data_shift[23]  ; Clk                            ; 17.485 ; 17.485 ; Fall       ; Clk                            ;
;  Reg_data_shift[24]  ; Clk                            ; 17.979 ; 17.979 ; Fall       ; Clk                            ;
;  Reg_data_shift[25]  ; Clk                            ; 16.574 ; 16.574 ; Fall       ; Clk                            ;
;  Reg_data_shift[26]  ; Clk                            ; 17.499 ; 17.499 ; Fall       ; Clk                            ;
;  Reg_data_shift[27]  ; Clk                            ; 17.611 ; 17.611 ; Fall       ; Clk                            ;
;  Reg_data_shift[28]  ; Clk                            ; 15.729 ; 15.729 ; Fall       ; Clk                            ;
;  Reg_data_shift[29]  ; Clk                            ; 16.545 ; 16.545 ; Fall       ; Clk                            ;
;  Reg_data_shift[30]  ; Clk                            ; 18.488 ; 18.488 ; Fall       ; Clk                            ;
;  Reg_data_shift[31]  ; Clk                            ; 18.986 ; 18.986 ; Fall       ; Clk                            ;
; Rs_addr[*]           ; Clk                            ; 9.873  ; 9.873  ; Fall       ; Clk                            ;
;  Rs_addr[0]          ; Clk                            ; 9.873  ; 9.873  ; Fall       ; Clk                            ;
;  Rs_addr[1]          ; Clk                            ; 9.130  ; 9.130  ; Fall       ; Clk                            ;
;  Rs_addr[2]          ; Clk                            ; 9.429  ; 9.429  ; Fall       ; Clk                            ;
;  Rs_addr[3]          ; Clk                            ; 9.209  ; 9.209  ; Fall       ; Clk                            ;
;  Rs_addr[4]          ; Clk                            ; 9.685  ; 9.685  ; Fall       ; Clk                            ;
; Rs_out[*]            ; Clk                            ; 14.817 ; 14.817 ; Fall       ; Clk                            ;
;  Rs_out[0]           ; Clk                            ; 11.193 ; 11.193 ; Fall       ; Clk                            ;
;  Rs_out[1]           ; Clk                            ; 12.449 ; 12.449 ; Fall       ; Clk                            ;
;  Rs_out[2]           ; Clk                            ; 14.472 ; 14.472 ; Fall       ; Clk                            ;
;  Rs_out[3]           ; Clk                            ; 12.922 ; 12.922 ; Fall       ; Clk                            ;
;  Rs_out[4]           ; Clk                            ; 11.398 ; 11.398 ; Fall       ; Clk                            ;
;  Rs_out[5]           ; Clk                            ; 11.407 ; 11.407 ; Fall       ; Clk                            ;
;  Rs_out[6]           ; Clk                            ; 13.322 ; 13.322 ; Fall       ; Clk                            ;
;  Rs_out[7]           ; Clk                            ; 12.942 ; 12.942 ; Fall       ; Clk                            ;
;  Rs_out[8]           ; Clk                            ; 12.388 ; 12.388 ; Fall       ; Clk                            ;
;  Rs_out[9]           ; Clk                            ; 11.411 ; 11.411 ; Fall       ; Clk                            ;
;  Rs_out[10]          ; Clk                            ; 12.756 ; 12.756 ; Fall       ; Clk                            ;
;  Rs_out[11]          ; Clk                            ; 12.771 ; 12.771 ; Fall       ; Clk                            ;
;  Rs_out[12]          ; Clk                            ; 11.554 ; 11.554 ; Fall       ; Clk                            ;
;  Rs_out[13]          ; Clk                            ; 12.848 ; 12.848 ; Fall       ; Clk                            ;
;  Rs_out[14]          ; Clk                            ; 12.942 ; 12.942 ; Fall       ; Clk                            ;
;  Rs_out[15]          ; Clk                            ; 14.817 ; 14.817 ; Fall       ; Clk                            ;
;  Rs_out[16]          ; Clk                            ; 11.624 ; 11.624 ; Fall       ; Clk                            ;
;  Rs_out[17]          ; Clk                            ; 14.797 ; 14.797 ; Fall       ; Clk                            ;
;  Rs_out[18]          ; Clk                            ; 12.093 ; 12.093 ; Fall       ; Clk                            ;
;  Rs_out[19]          ; Clk                            ; 11.554 ; 11.554 ; Fall       ; Clk                            ;
;  Rs_out[20]          ; Clk                            ; 12.857 ; 12.857 ; Fall       ; Clk                            ;
;  Rs_out[21]          ; Clk                            ; 14.807 ; 14.807 ; Fall       ; Clk                            ;
;  Rs_out[22]          ; Clk                            ; 12.414 ; 12.414 ; Fall       ; Clk                            ;
;  Rs_out[23]          ; Clk                            ; 11.564 ; 11.564 ; Fall       ; Clk                            ;
;  Rs_out[24]          ; Clk                            ; 13.466 ; 13.466 ; Fall       ; Clk                            ;
;  Rs_out[25]          ; Clk                            ; 13.315 ; 13.315 ; Fall       ; Clk                            ;
;  Rs_out[26]          ; Clk                            ; 12.688 ; 12.688 ; Fall       ; Clk                            ;
;  Rs_out[27]          ; Clk                            ; 13.347 ; 13.347 ; Fall       ; Clk                            ;
;  Rs_out[28]          ; Clk                            ; 14.407 ; 14.407 ; Fall       ; Clk                            ;
;  Rs_out[29]          ; Clk                            ; 13.758 ; 13.758 ; Fall       ; Clk                            ;
;  Rs_out[30]          ; Clk                            ; 12.411 ; 12.411 ; Fall       ; Clk                            ;
;  Rs_out[31]          ; Clk                            ; 13.521 ; 13.521 ; Fall       ; Clk                            ;
; Rt_addr[*]           ; Clk                            ; 9.697  ; 9.697  ; Fall       ; Clk                            ;
;  Rt_addr[0]          ; Clk                            ; 8.988  ; 8.988  ; Fall       ; Clk                            ;
;  Rt_addr[1]          ; Clk                            ; 9.351  ; 9.351  ; Fall       ; Clk                            ;
;  Rt_addr[2]          ; Clk                            ; 9.674  ; 9.674  ; Fall       ; Clk                            ;
;  Rt_addr[3]          ; Clk                            ; 9.697  ; 9.697  ; Fall       ; Clk                            ;
; Rt_out[*]            ; Clk                            ; 15.121 ; 15.121 ; Fall       ; Clk                            ;
;  Rt_out[0]           ; Clk                            ; 12.675 ; 12.675 ; Fall       ; Clk                            ;
;  Rt_out[1]           ; Clk                            ; 13.012 ; 13.012 ; Fall       ; Clk                            ;
;  Rt_out[2]           ; Clk                            ; 11.933 ; 11.933 ; Fall       ; Clk                            ;
;  Rt_out[3]           ; Clk                            ; 11.861 ; 11.861 ; Fall       ; Clk                            ;
;  Rt_out[4]           ; Clk                            ; 12.151 ; 12.151 ; Fall       ; Clk                            ;
;  Rt_out[5]           ; Clk                            ; 12.351 ; 12.351 ; Fall       ; Clk                            ;
;  Rt_out[6]           ; Clk                            ; 12.996 ; 12.996 ; Fall       ; Clk                            ;
;  Rt_out[7]           ; Clk                            ; 11.851 ; 11.851 ; Fall       ; Clk                            ;
;  Rt_out[8]           ; Clk                            ; 11.641 ; 11.641 ; Fall       ; Clk                            ;
;  Rt_out[9]           ; Clk                            ; 11.973 ; 11.973 ; Fall       ; Clk                            ;
;  Rt_out[10]          ; Clk                            ; 12.221 ; 12.221 ; Fall       ; Clk                            ;
;  Rt_out[11]          ; Clk                            ; 12.766 ; 12.766 ; Fall       ; Clk                            ;
;  Rt_out[12]          ; Clk                            ; 14.580 ; 14.580 ; Fall       ; Clk                            ;
;  Rt_out[13]          ; Clk                            ; 12.595 ; 12.595 ; Fall       ; Clk                            ;
;  Rt_out[14]          ; Clk                            ; 11.230 ; 11.230 ; Fall       ; Clk                            ;
;  Rt_out[15]          ; Clk                            ; 15.121 ; 15.121 ; Fall       ; Clk                            ;
;  Rt_out[16]          ; Clk                            ; 11.867 ; 11.867 ; Fall       ; Clk                            ;
;  Rt_out[17]          ; Clk                            ; 15.118 ; 15.118 ; Fall       ; Clk                            ;
;  Rt_out[18]          ; Clk                            ; 11.056 ; 11.056 ; Fall       ; Clk                            ;
;  Rt_out[19]          ; Clk                            ; 14.570 ; 14.570 ; Fall       ; Clk                            ;
;  Rt_out[20]          ; Clk                            ; 12.084 ; 12.084 ; Fall       ; Clk                            ;
;  Rt_out[21]          ; Clk                            ; 15.118 ; 15.118 ; Fall       ; Clk                            ;
;  Rt_out[22]          ; Clk                            ; 12.909 ; 12.909 ; Fall       ; Clk                            ;
;  Rt_out[23]          ; Clk                            ; 14.248 ; 14.248 ; Fall       ; Clk                            ;
;  Rt_out[24]          ; Clk                            ; 12.947 ; 12.947 ; Fall       ; Clk                            ;
;  Rt_out[25]          ; Clk                            ; 14.149 ; 14.149 ; Fall       ; Clk                            ;
;  Rt_out[26]          ; Clk                            ; 14.200 ; 14.200 ; Fall       ; Clk                            ;
;  Rt_out[27]          ; Clk                            ; 12.218 ; 12.218 ; Fall       ; Clk                            ;
;  Rt_out[28]          ; Clk                            ; 13.388 ; 13.388 ; Fall       ; Clk                            ;
;  Rt_out[29]          ; Clk                            ; 14.501 ; 14.501 ; Fall       ; Clk                            ;
;  Rt_out[30]          ; Clk                            ; 11.815 ; 11.815 ; Fall       ; Clk                            ;
;  Rt_out[31]          ; Clk                            ; 14.180 ; 14.180 ; Fall       ; Clk                            ;
; Shift_out[*]         ; Clk                            ; 21.107 ; 21.107 ; Fall       ; Clk                            ;
;  Shift_out[0]        ; Clk                            ; 19.133 ; 19.133 ; Fall       ; Clk                            ;
;  Shift_out[1]        ; Clk                            ; 19.990 ; 19.990 ; Fall       ; Clk                            ;
;  Shift_out[2]        ; Clk                            ; 18.999 ; 18.999 ; Fall       ; Clk                            ;
;  Shift_out[3]        ; Clk                            ; 19.150 ; 19.150 ; Fall       ; Clk                            ;
;  Shift_out[4]        ; Clk                            ; 19.145 ; 19.145 ; Fall       ; Clk                            ;
;  Shift_out[5]        ; Clk                            ; 18.997 ; 18.997 ; Fall       ; Clk                            ;
;  Shift_out[6]        ; Clk                            ; 18.727 ; 18.727 ; Fall       ; Clk                            ;
;  Shift_out[7]        ; Clk                            ; 18.630 ; 18.630 ; Fall       ; Clk                            ;
;  Shift_out[8]        ; Clk                            ; 20.559 ; 20.559 ; Fall       ; Clk                            ;
;  Shift_out[9]        ; Clk                            ; 21.107 ; 21.107 ; Fall       ; Clk                            ;
;  Shift_out[10]       ; Clk                            ; 18.179 ; 18.179 ; Fall       ; Clk                            ;
;  Shift_out[11]       ; Clk                            ; 19.749 ; 19.749 ; Fall       ; Clk                            ;
;  Shift_out[12]       ; Clk                            ; 19.248 ; 19.248 ; Fall       ; Clk                            ;
;  Shift_out[13]       ; Clk                            ; 20.410 ; 20.410 ; Fall       ; Clk                            ;
;  Shift_out[14]       ; Clk                            ; 20.271 ; 20.271 ; Fall       ; Clk                            ;
;  Shift_out[15]       ; Clk                            ; 19.347 ; 19.347 ; Fall       ; Clk                            ;
;  Shift_out[16]       ; Clk                            ; 20.543 ; 20.543 ; Fall       ; Clk                            ;
;  Shift_out[17]       ; Clk                            ; 20.437 ; 20.437 ; Fall       ; Clk                            ;
;  Shift_out[18]       ; Clk                            ; 20.125 ; 20.125 ; Fall       ; Clk                            ;
;  Shift_out[19]       ; Clk                            ; 20.836 ; 20.836 ; Fall       ; Clk                            ;
;  Shift_out[20]       ; Clk                            ; 20.811 ; 20.811 ; Fall       ; Clk                            ;
;  Shift_out[21]       ; Clk                            ; 19.702 ; 19.702 ; Fall       ; Clk                            ;
;  Shift_out[22]       ; Clk                            ; 20.861 ; 20.861 ; Fall       ; Clk                            ;
;  Shift_out[23]       ; Clk                            ; 20.251 ; 20.251 ; Fall       ; Clk                            ;
;  Shift_out[24]       ; Clk                            ; 20.079 ; 20.079 ; Fall       ; Clk                            ;
;  Shift_out[25]       ; Clk                            ; 20.345 ; 20.345 ; Fall       ; Clk                            ;
;  Shift_out[26]       ; Clk                            ; 19.371 ; 19.371 ; Fall       ; Clk                            ;
;  Shift_out[27]       ; Clk                            ; 20.915 ; 20.915 ; Fall       ; Clk                            ;
;  Shift_out[28]       ; Clk                            ; 19.110 ; 19.110 ; Fall       ; Clk                            ;
;  Shift_out[29]       ; Clk                            ; 19.649 ; 19.649 ; Fall       ; Clk                            ;
;  Shift_out[30]       ; Clk                            ; 19.265 ; 19.265 ; Fall       ; Clk                            ;
;  Shift_out[31]       ; Clk                            ; 19.571 ; 19.571 ; Fall       ; Clk                            ;
; Zero                 ; Clk                            ; 19.871 ; 19.871 ; Fall       ; Clk                            ;
; ALUShift_out[*]      ; Controller:controller|state.S0 ; 21.727 ; 21.727 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[0]     ; Controller:controller|state.S0 ; 19.890 ; 19.890 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[1]     ; Controller:controller|state.S0 ; 19.410 ; 19.410 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[2]     ; Controller:controller|state.S0 ; 20.548 ; 20.548 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[3]     ; Controller:controller|state.S0 ; 20.293 ; 20.293 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[4]     ; Controller:controller|state.S0 ; 21.727 ; 21.727 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[5]     ; Controller:controller|state.S0 ; 20.112 ; 20.112 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[6]     ; Controller:controller|state.S0 ; 19.782 ; 19.782 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[7]     ; Controller:controller|state.S0 ; 20.768 ; 20.768 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[8]     ; Controller:controller|state.S0 ; 18.675 ; 18.675 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[9]     ; Controller:controller|state.S0 ; 19.049 ; 19.049 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[10]    ; Controller:controller|state.S0 ; 20.491 ; 20.491 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[11]    ; Controller:controller|state.S0 ; 20.306 ; 20.306 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[12]    ; Controller:controller|state.S0 ; 19.057 ; 19.057 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[13]    ; Controller:controller|state.S0 ; 19.109 ; 19.109 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[14]    ; Controller:controller|state.S0 ; 18.983 ; 18.983 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[15]    ; Controller:controller|state.S0 ; 20.587 ; 20.587 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[16]    ; Controller:controller|state.S0 ; 19.899 ; 19.899 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[17]    ; Controller:controller|state.S0 ; 19.500 ; 19.500 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[18]    ; Controller:controller|state.S0 ; 18.696 ; 18.696 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[19]    ; Controller:controller|state.S0 ; 20.354 ; 20.354 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[20]    ; Controller:controller|state.S0 ; 20.241 ; 20.241 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[21]    ; Controller:controller|state.S0 ; 20.118 ; 20.118 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[22]    ; Controller:controller|state.S0 ; 20.678 ; 20.678 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[23]    ; Controller:controller|state.S0 ; 20.172 ; 20.172 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[24]    ; Controller:controller|state.S0 ; 19.253 ; 19.253 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[25]    ; Controller:controller|state.S0 ; 18.562 ; 18.562 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[26]    ; Controller:controller|state.S0 ; 20.383 ; 20.383 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[27]    ; Controller:controller|state.S0 ; 18.745 ; 18.745 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[28]    ; Controller:controller|state.S0 ; 20.616 ; 20.616 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[29]    ; Controller:controller|state.S0 ; 20.457 ; 20.457 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[30]    ; Controller:controller|state.S0 ; 20.169 ; 20.169 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[31]    ; Controller:controller|state.S0 ; 19.411 ; 19.411 ; Rise       ; Controller:controller|state.S0 ;
; ALU_out[*]           ; Controller:controller|state.S0 ; 20.982 ; 20.982 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[0]          ; Controller:controller|state.S0 ; 19.973 ; 19.973 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[1]          ; Controller:controller|state.S0 ; 19.230 ; 19.230 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[2]          ; Controller:controller|state.S0 ; 18.718 ; 18.718 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[3]          ; Controller:controller|state.S0 ; 20.707 ; 20.707 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[4]          ; Controller:controller|state.S0 ; 20.773 ; 20.773 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[5]          ; Controller:controller|state.S0 ; 19.075 ; 19.075 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[6]          ; Controller:controller|state.S0 ; 19.145 ; 19.145 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[7]          ; Controller:controller|state.S0 ; 18.042 ; 18.042 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[8]          ; Controller:controller|state.S0 ; 19.619 ; 19.619 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[9]          ; Controller:controller|state.S0 ; 17.012 ; 17.012 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[10]         ; Controller:controller|state.S0 ; 18.090 ; 18.090 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[11]         ; Controller:controller|state.S0 ; 17.874 ; 17.874 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[12]         ; Controller:controller|state.S0 ; 17.711 ; 17.711 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[13]         ; Controller:controller|state.S0 ; 17.096 ; 17.096 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[14]         ; Controller:controller|state.S0 ; 16.542 ; 16.542 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[15]         ; Controller:controller|state.S0 ; 18.901 ; 18.901 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[16]         ; Controller:controller|state.S0 ; 18.425 ; 18.425 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[17]         ; Controller:controller|state.S0 ; 18.364 ; 18.364 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[18]         ; Controller:controller|state.S0 ; 17.993 ; 17.993 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[19]         ; Controller:controller|state.S0 ; 17.376 ; 17.376 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[20]         ; Controller:controller|state.S0 ; 18.182 ; 18.182 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[21]         ; Controller:controller|state.S0 ; 17.880 ; 17.880 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[22]         ; Controller:controller|state.S0 ; 18.098 ; 18.098 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[23]         ; Controller:controller|state.S0 ; 18.045 ; 18.045 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[24]         ; Controller:controller|state.S0 ; 19.362 ; 19.362 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[25]         ; Controller:controller|state.S0 ; 18.452 ; 18.452 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[26]         ; Controller:controller|state.S0 ; 18.977 ; 18.977 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[27]         ; Controller:controller|state.S0 ; 17.983 ; 17.983 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[28]         ; Controller:controller|state.S0 ; 20.982 ; 20.982 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[29]         ; Controller:controller|state.S0 ; 17.145 ; 17.145 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[30]         ; Controller:controller|state.S0 ; 17.678 ; 17.678 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[31]         ; Controller:controller|state.S0 ; 18.300 ; 18.300 ; Rise       ; Controller:controller|state.S0 ;
; B_in[*]              ; Controller:controller|state.S0 ; 14.040 ; 14.040 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[0]             ; Controller:controller|state.S0 ; 10.804 ; 10.804 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[1]             ; Controller:controller|state.S0 ; 12.524 ; 12.524 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[2]             ; Controller:controller|state.S0 ; 10.059 ; 10.059 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[3]             ; Controller:controller|state.S0 ; 11.056 ; 11.056 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[4]             ; Controller:controller|state.S0 ; 11.280 ; 11.280 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[5]             ; Controller:controller|state.S0 ; 11.529 ; 11.529 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[6]             ; Controller:controller|state.S0 ; 11.097 ; 11.097 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[7]             ; Controller:controller|state.S0 ; 10.852 ; 10.852 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[8]             ; Controller:controller|state.S0 ; 11.867 ; 11.867 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[9]             ; Controller:controller|state.S0 ; 12.123 ; 12.123 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[10]            ; Controller:controller|state.S0 ; 10.750 ; 10.750 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[11]            ; Controller:controller|state.S0 ; 11.982 ; 11.982 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[12]            ; Controller:controller|state.S0 ; 11.241 ; 11.241 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[13]            ; Controller:controller|state.S0 ; 12.308 ; 12.308 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[14]            ; Controller:controller|state.S0 ; 10.162 ; 10.162 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[15]            ; Controller:controller|state.S0 ; 10.787 ; 10.787 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[16]            ; Controller:controller|state.S0 ; 10.466 ; 10.466 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[17]            ; Controller:controller|state.S0 ; 10.760 ; 10.760 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[18]            ; Controller:controller|state.S0 ; 12.111 ; 12.111 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[19]            ; Controller:controller|state.S0 ; 11.805 ; 11.805 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[20]            ; Controller:controller|state.S0 ; 11.144 ; 11.144 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[21]            ; Controller:controller|state.S0 ; 13.030 ; 13.030 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[22]            ; Controller:controller|state.S0 ; 14.040 ; 14.040 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[23]            ; Controller:controller|state.S0 ; 11.388 ; 11.388 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[24]            ; Controller:controller|state.S0 ; 12.225 ; 12.225 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[25]            ; Controller:controller|state.S0 ; 13.460 ; 13.460 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[26]            ; Controller:controller|state.S0 ; 12.305 ; 12.305 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[27]            ; Controller:controller|state.S0 ; 13.351 ; 13.351 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[28]            ; Controller:controller|state.S0 ; 12.639 ; 12.639 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[29]            ; Controller:controller|state.S0 ; 13.606 ; 13.606 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[30]            ; Controller:controller|state.S0 ; 13.181 ; 13.181 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[31]            ; Controller:controller|state.S0 ; 12.373 ; 12.373 ; Rise       ; Controller:controller|state.S0 ;
; Less                 ; Controller:controller|state.S0 ; 16.791 ; 16.791 ; Rise       ; Controller:controller|state.S0 ;
; Overflow             ; Controller:controller|state.S0 ; 17.531 ; 17.531 ; Rise       ; Controller:controller|state.S0 ;
; PC_in[*]             ; Controller:controller|state.S0 ; 21.843 ; 21.843 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[0]            ; Controller:controller|state.S0 ; 20.506 ; 20.506 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[1]            ; Controller:controller|state.S0 ; 21.416 ; 21.416 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[2]            ; Controller:controller|state.S0 ; 18.819 ; 18.819 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[3]            ; Controller:controller|state.S0 ; 21.843 ; 21.843 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[4]            ; Controller:controller|state.S0 ; 21.491 ; 21.491 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[5]            ; Controller:controller|state.S0 ; 21.722 ; 21.722 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[6]            ; Controller:controller|state.S0 ; 21.608 ; 21.608 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[7]            ; Controller:controller|state.S0 ; 21.580 ; 21.580 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[8]            ; Controller:controller|state.S0 ; 20.727 ; 20.727 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[9]            ; Controller:controller|state.S0 ; 19.822 ; 19.822 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[10]           ; Controller:controller|state.S0 ; 20.575 ; 20.575 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[11]           ; Controller:controller|state.S0 ; 20.586 ; 20.586 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[12]           ; Controller:controller|state.S0 ; 21.263 ; 21.263 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[13]           ; Controller:controller|state.S0 ; 19.797 ; 19.797 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[14]           ; Controller:controller|state.S0 ; 19.748 ; 19.748 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[15]           ; Controller:controller|state.S0 ; 21.225 ; 21.225 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[16]           ; Controller:controller|state.S0 ; 21.768 ; 21.768 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[17]           ; Controller:controller|state.S0 ; 20.370 ; 20.370 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[18]           ; Controller:controller|state.S0 ; 19.391 ; 19.391 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[19]           ; Controller:controller|state.S0 ; 21.036 ; 21.036 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[20]           ; Controller:controller|state.S0 ; 21.784 ; 21.784 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[21]           ; Controller:controller|state.S0 ; 19.716 ; 19.716 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[22]           ; Controller:controller|state.S0 ; 21.366 ; 21.366 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[23]           ; Controller:controller|state.S0 ; 20.753 ; 20.753 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[24]           ; Controller:controller|state.S0 ; 19.909 ; 19.909 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[25]           ; Controller:controller|state.S0 ; 21.106 ; 21.106 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[26]           ; Controller:controller|state.S0 ; 19.910 ; 19.910 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[27]           ; Controller:controller|state.S0 ; 19.523 ; 19.523 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[28]           ; Controller:controller|state.S0 ; 21.610 ; 21.610 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[29]           ; Controller:controller|state.S0 ; 20.064 ; 20.064 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[30]           ; Controller:controller|state.S0 ; 19.704 ; 19.704 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[31]           ; Controller:controller|state.S0 ; 20.372 ; 20.372 ; Rise       ; Controller:controller|state.S0 ;
; PC_write_en          ; Controller:controller|state.S0 ; 18.416 ; 18.416 ; Rise       ; Controller:controller|state.S0 ;
; RegDt0               ; Controller:controller|state.S0 ; 7.756  ; 7.756  ; Rise       ; Controller:controller|state.S0 ;
; Reg_data_shift[*]    ; Controller:controller|state.S0 ; 17.563 ; 17.563 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S0 ; 15.786 ; 15.786 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S0 ; 14.786 ; 14.786 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S0 ; 16.158 ; 16.158 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S0 ; 15.900 ; 15.900 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S0 ; 14.885 ; 14.885 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S0 ; 14.320 ; 14.320 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S0 ; 13.618 ; 13.618 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S0 ; 15.827 ; 15.827 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S0 ; 14.750 ; 14.750 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S0 ; 14.823 ; 14.823 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S0 ; 14.928 ; 14.928 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S0 ; 13.965 ; 13.965 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S0 ; 14.493 ; 14.493 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S0 ; 13.755 ; 13.755 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S0 ; 14.706 ; 14.706 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S0 ; 15.584 ; 15.584 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S0 ; 13.942 ; 13.942 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S0 ; 15.997 ; 15.997 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S0 ; 15.045 ; 15.045 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S0 ; 17.416 ; 17.416 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S0 ; 13.680 ; 13.680 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S0 ; 15.420 ; 15.420 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S0 ; 14.503 ; 14.503 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S0 ; 16.062 ; 16.062 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S0 ; 16.649 ; 16.649 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S0 ; 15.199 ; 15.199 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S0 ; 16.122 ; 16.122 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S0 ; 16.234 ; 16.234 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S0 ; 14.097 ; 14.097 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S0 ; 15.168 ; 15.168 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S0 ; 17.018 ; 17.018 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S0 ; 17.563 ; 17.563 ; Rise       ; Controller:controller|state.S0 ;
; Rt_addr[*]           ; Controller:controller|state.S0 ; 8.251  ; 8.251  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[0]          ; Controller:controller|state.S0 ; 7.837  ; 7.837  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[1]          ; Controller:controller|state.S0 ; 7.974  ; 7.974  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[2]          ; Controller:controller|state.S0 ; 8.251  ; 8.251  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[3]          ; Controller:controller|state.S0 ; 8.057  ; 8.057  ; Rise       ; Controller:controller|state.S0 ;
; Rt_out[*]            ; Controller:controller|state.S0 ; 13.440 ; 13.440 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[0]           ; Controller:controller|state.S0 ; 11.298 ; 11.298 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[1]           ; Controller:controller|state.S0 ; 11.331 ; 11.331 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[2]           ; Controller:controller|state.S0 ; 10.469 ; 10.469 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[3]           ; Controller:controller|state.S0 ; 10.598 ; 10.598 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[4]           ; Controller:controller|state.S0 ; 10.728 ; 10.728 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[5]           ; Controller:controller|state.S0 ; 10.047 ; 10.047 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[6]           ; Controller:controller|state.S0 ; 11.225 ; 11.225 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[7]           ; Controller:controller|state.S0 ; 10.588 ; 10.588 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[8]           ; Controller:controller|state.S0 ; 10.490 ; 10.490 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[9]           ; Controller:controller|state.S0 ; 10.596 ; 10.596 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[10]          ; Controller:controller|state.S0 ; 10.659 ; 10.659 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[11]          ; Controller:controller|state.S0 ; 11.085 ; 11.085 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[12]          ; Controller:controller|state.S0 ; 13.157 ; 13.157 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[13]          ; Controller:controller|state.S0 ; 10.707 ; 10.707 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[14]          ; Controller:controller|state.S0 ; 9.107  ; 9.107  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[15]          ; Controller:controller|state.S0 ; 13.440 ; 13.440 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[16]          ; Controller:controller|state.S0 ; 10.444 ; 10.444 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[17]          ; Controller:controller|state.S0 ; 13.437 ; 13.437 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[18]          ; Controller:controller|state.S0 ; 9.905  ; 9.905  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[19]          ; Controller:controller|state.S0 ; 13.147 ; 13.147 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[20]          ; Controller:controller|state.S0 ; 10.620 ; 10.620 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[21]          ; Controller:controller|state.S0 ; 13.437 ; 13.437 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[22]          ; Controller:controller|state.S0 ; 11.228 ; 11.228 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[23]          ; Controller:controller|state.S0 ; 12.825 ; 12.825 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[24]          ; Controller:controller|state.S0 ; 11.617 ; 11.617 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[25]          ; Controller:controller|state.S0 ; 12.774 ; 12.774 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[26]          ; Controller:controller|state.S0 ; 12.823 ; 12.823 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[27]          ; Controller:controller|state.S0 ; 10.841 ; 10.841 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[28]          ; Controller:controller|state.S0 ; 11.756 ; 11.756 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[29]          ; Controller:controller|state.S0 ; 13.124 ; 13.124 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[30]          ; Controller:controller|state.S0 ; 10.429 ; 10.429 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[31]          ; Controller:controller|state.S0 ; 12.757 ; 12.757 ; Rise       ; Controller:controller|state.S0 ;
; Shift_out[*]         ; Controller:controller|state.S0 ; 19.684 ; 19.684 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[0]        ; Controller:controller|state.S0 ; 16.996 ; 16.996 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[1]        ; Controller:controller|state.S0 ; 18.189 ; 18.189 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[2]        ; Controller:controller|state.S0 ; 17.291 ; 17.291 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[3]        ; Controller:controller|state.S0 ; 17.682 ; 17.682 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[4]        ; Controller:controller|state.S0 ; 17.282 ; 17.282 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[5]        ; Controller:controller|state.S0 ; 17.450 ; 17.450 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[6]        ; Controller:controller|state.S0 ; 16.643 ; 16.643 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[7]        ; Controller:controller|state.S0 ; 17.207 ; 17.207 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[8]        ; Controller:controller|state.S0 ; 18.877 ; 18.877 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[9]        ; Controller:controller|state.S0 ; 19.684 ; 19.684 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[10]       ; Controller:controller|state.S0 ; 16.474 ; 16.474 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[11]       ; Controller:controller|state.S0 ; 18.326 ; 18.326 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[12]       ; Controller:controller|state.S0 ; 17.680 ; 17.680 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[13]       ; Controller:controller|state.S0 ; 18.987 ; 18.987 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[14]       ; Controller:controller|state.S0 ; 18.660 ; 18.660 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[15]       ; Controller:controller|state.S0 ; 17.924 ; 17.924 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[16]       ; Controller:controller|state.S0 ; 18.406 ; 18.406 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[17]       ; Controller:controller|state.S0 ; 18.636 ; 18.636 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[18]       ; Controller:controller|state.S0 ; 18.417 ; 18.417 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[19]       ; Controller:controller|state.S0 ; 19.368 ; 19.368 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[20]       ; Controller:controller|state.S0 ; 18.948 ; 18.948 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[21]       ; Controller:controller|state.S0 ; 18.193 ; 18.193 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[22]       ; Controller:controller|state.S0 ; 18.777 ; 18.777 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[23]       ; Controller:controller|state.S0 ; 18.828 ; 18.828 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[24]       ; Controller:controller|state.S0 ; 18.397 ; 18.397 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[25]       ; Controller:controller|state.S0 ; 18.922 ; 18.922 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[26]       ; Controller:controller|state.S0 ; 17.781 ; 17.781 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[27]       ; Controller:controller|state.S0 ; 19.492 ; 19.492 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[28]       ; Controller:controller|state.S0 ; 17.542 ; 17.542 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[29]       ; Controller:controller|state.S0 ; 18.226 ; 18.226 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[30]       ; Controller:controller|state.S0 ; 17.834 ; 17.834 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[31]       ; Controller:controller|state.S0 ; 18.148 ; 18.148 ; Rise       ; Controller:controller|state.S0 ;
; Zero                 ; Controller:controller|state.S0 ; 18.407 ; 18.407 ; Rise       ; Controller:controller|state.S0 ;
; state[*]             ; Controller:controller|state.S0 ; 9.123  ;        ; Rise       ; Controller:controller|state.S0 ;
;  state[0]            ; Controller:controller|state.S0 ; 9.123  ;        ; Rise       ; Controller:controller|state.S0 ;
; state[*]             ; Controller:controller|state.S0 ;        ; 9.123  ; Fall       ; Controller:controller|state.S0 ;
;  state[0]            ; Controller:controller|state.S0 ;        ; 9.123  ; Fall       ; Controller:controller|state.S0 ;
; ALUShift_out[*]      ; Controller:controller|state.S6 ; 27.979 ; 27.979 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[0]     ; Controller:controller|state.S6 ; 26.233 ; 26.233 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[1]     ; Controller:controller|state.S6 ; 25.648 ; 25.648 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[2]     ; Controller:controller|state.S6 ; 26.544 ; 26.544 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[3]     ; Controller:controller|state.S6 ; 25.943 ; 25.943 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[4]     ; Controller:controller|state.S6 ; 27.979 ; 27.979 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[5]     ; Controller:controller|state.S6 ; 25.869 ; 25.869 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[6]     ; Controller:controller|state.S6 ; 20.230 ; 20.230 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[7]     ; Controller:controller|state.S6 ; 21.216 ; 21.216 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[8]     ; Controller:controller|state.S6 ; 18.980 ; 18.980 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[9]     ; Controller:controller|state.S6 ; 18.843 ; 18.843 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[10]    ; Controller:controller|state.S6 ; 20.939 ; 20.939 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[11]    ; Controller:controller|state.S6 ; 20.147 ; 20.147 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[12]    ; Controller:controller|state.S6 ; 18.596 ; 18.596 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[13]    ; Controller:controller|state.S6 ; 18.519 ; 18.519 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[14]    ; Controller:controller|state.S6 ; 18.911 ; 18.911 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[15]    ; Controller:controller|state.S6 ; 20.628 ; 20.628 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[16]    ; Controller:controller|state.S6 ; 20.347 ; 20.347 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[17]    ; Controller:controller|state.S6 ; 19.948 ; 19.948 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[18]    ; Controller:controller|state.S6 ; 19.144 ; 19.144 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[19]    ; Controller:controller|state.S6 ; 20.802 ; 20.802 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[20]    ; Controller:controller|state.S6 ; 20.689 ; 20.689 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[21]    ; Controller:controller|state.S6 ; 20.150 ; 20.150 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[22]    ; Controller:controller|state.S6 ; 21.126 ; 21.126 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[23]    ; Controller:controller|state.S6 ; 20.620 ; 20.620 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[24]    ; Controller:controller|state.S6 ; 19.701 ; 19.701 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[25]    ; Controller:controller|state.S6 ; 18.871 ; 18.871 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[26]    ; Controller:controller|state.S6 ; 20.831 ; 20.831 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[27]    ; Controller:controller|state.S6 ; 19.136 ; 19.136 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[28]    ; Controller:controller|state.S6 ; 21.064 ; 21.064 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[29]    ; Controller:controller|state.S6 ; 20.655 ; 20.655 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[30]    ; Controller:controller|state.S6 ; 20.617 ; 20.617 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[31]    ; Controller:controller|state.S6 ; 19.859 ; 19.859 ; Rise       ; Controller:controller|state.S6 ;
; ALU_SrcA             ; Controller:controller|state.S6 ; 10.827 ; 10.827 ; Rise       ; Controller:controller|state.S6 ;
; ALU_SrcB[*]          ; Controller:controller|state.S6 ; 10.893 ; 10.893 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[0]         ; Controller:controller|state.S6 ; 9.816  ; 9.816  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[1]         ; Controller:controller|state.S6 ; 10.893 ; 10.893 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[2]         ; Controller:controller|state.S6 ; 9.399  ; 9.399  ; Rise       ; Controller:controller|state.S6 ;
; ALU_op[*]            ; Controller:controller|state.S6 ; 10.823 ; 10.823 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[0]           ; Controller:controller|state.S6 ; 10.477 ; 10.477 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[1]           ; Controller:controller|state.S6 ; 10.823 ; 10.823 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[2]           ; Controller:controller|state.S6 ; 10.607 ; 10.607 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[3]           ; Controller:controller|state.S6 ; 10.193 ; 10.193 ; Rise       ; Controller:controller|state.S6 ;
; ALU_out[*]           ; Controller:controller|state.S6 ; 27.505 ; 27.505 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[0]          ; Controller:controller|state.S6 ; 27.505 ; 27.505 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[1]          ; Controller:controller|state.S6 ; 25.468 ; 25.468 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[2]          ; Controller:controller|state.S6 ; 24.714 ; 24.714 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[3]          ; Controller:controller|state.S6 ; 26.357 ; 26.357 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[4]          ; Controller:controller|state.S6 ; 27.025 ; 27.025 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[5]          ; Controller:controller|state.S6 ; 24.832 ; 24.832 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[6]          ; Controller:controller|state.S6 ; 19.593 ; 19.593 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[7]          ; Controller:controller|state.S6 ; 18.490 ; 18.490 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[8]          ; Controller:controller|state.S6 ; 20.067 ; 20.067 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[9]          ; Controller:controller|state.S6 ; 17.460 ; 17.460 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[10]         ; Controller:controller|state.S6 ; 18.538 ; 18.538 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[11]         ; Controller:controller|state.S6 ; 18.322 ; 18.322 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[12]         ; Controller:controller|state.S6 ; 18.159 ; 18.159 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[13]         ; Controller:controller|state.S6 ; 17.544 ; 17.544 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[14]         ; Controller:controller|state.S6 ; 16.990 ; 16.990 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[15]         ; Controller:controller|state.S6 ; 19.349 ; 19.349 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[16]         ; Controller:controller|state.S6 ; 18.873 ; 18.873 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[17]         ; Controller:controller|state.S6 ; 18.812 ; 18.812 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[18]         ; Controller:controller|state.S6 ; 18.441 ; 18.441 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[19]         ; Controller:controller|state.S6 ; 17.824 ; 17.824 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[20]         ; Controller:controller|state.S6 ; 18.630 ; 18.630 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[21]         ; Controller:controller|state.S6 ; 18.328 ; 18.328 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[22]         ; Controller:controller|state.S6 ; 18.546 ; 18.546 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[23]         ; Controller:controller|state.S6 ; 18.493 ; 18.493 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[24]         ; Controller:controller|state.S6 ; 19.810 ; 19.810 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[25]         ; Controller:controller|state.S6 ; 18.900 ; 18.900 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[26]         ; Controller:controller|state.S6 ; 19.425 ; 19.425 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[27]         ; Controller:controller|state.S6 ; 18.431 ; 18.431 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[28]         ; Controller:controller|state.S6 ; 21.430 ; 21.430 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[29]         ; Controller:controller|state.S6 ; 17.593 ; 17.593 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[30]         ; Controller:controller|state.S6 ; 18.126 ; 18.126 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[31]         ; Controller:controller|state.S6 ; 18.748 ; 18.748 ; Rise       ; Controller:controller|state.S6 ;
; A_in[*]              ; Controller:controller|state.S6 ; 12.951 ; 12.951 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[0]             ; Controller:controller|state.S6 ; 11.255 ; 11.255 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[1]             ; Controller:controller|state.S6 ; 11.792 ; 11.792 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[2]             ; Controller:controller|state.S6 ; 10.873 ; 10.873 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[3]             ; Controller:controller|state.S6 ; 11.537 ; 11.537 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[4]             ; Controller:controller|state.S6 ; 11.606 ; 11.606 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[5]             ; Controller:controller|state.S6 ; 12.385 ; 12.385 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[6]             ; Controller:controller|state.S6 ; 11.944 ; 11.944 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[7]             ; Controller:controller|state.S6 ; 11.598 ; 11.598 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[8]             ; Controller:controller|state.S6 ; 11.483 ; 11.483 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[9]             ; Controller:controller|state.S6 ; 11.043 ; 11.043 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[10]            ; Controller:controller|state.S6 ; 11.186 ; 11.186 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[11]            ; Controller:controller|state.S6 ; 11.981 ; 11.981 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[12]            ; Controller:controller|state.S6 ; 11.677 ; 11.677 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[13]            ; Controller:controller|state.S6 ; 10.846 ; 10.846 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[14]            ; Controller:controller|state.S6 ; 12.072 ; 12.072 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[15]            ; Controller:controller|state.S6 ; 11.971 ; 11.971 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[16]            ; Controller:controller|state.S6 ; 11.177 ; 11.177 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[17]            ; Controller:controller|state.S6 ; 12.951 ; 12.951 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[18]            ; Controller:controller|state.S6 ; 10.379 ; 10.379 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[19]            ; Controller:controller|state.S6 ; 12.500 ; 12.500 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[20]            ; Controller:controller|state.S6 ; 11.072 ; 11.072 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[21]            ; Controller:controller|state.S6 ; 11.141 ; 11.141 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[22]            ; Controller:controller|state.S6 ; 10.808 ; 10.808 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[23]            ; Controller:controller|state.S6 ; 10.444 ; 10.444 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[24]            ; Controller:controller|state.S6 ; 12.079 ; 12.079 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[25]            ; Controller:controller|state.S6 ; 10.975 ; 10.975 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[26]            ; Controller:controller|state.S6 ; 10.916 ; 10.916 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[27]            ; Controller:controller|state.S6 ; 11.767 ; 11.767 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[28]            ; Controller:controller|state.S6 ; 11.300 ; 11.300 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[29]            ; Controller:controller|state.S6 ; 10.827 ; 10.827 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[30]            ; Controller:controller|state.S6 ; 11.369 ; 11.369 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[31]            ; Controller:controller|state.S6 ; 11.095 ; 11.095 ; Rise       ; Controller:controller|state.S6 ;
; Addreg_write_en      ; Controller:controller|state.S6 ; 10.145 ; 10.145 ; Rise       ; Controller:controller|state.S6 ;
; B_in[*]              ; Controller:controller|state.S6 ; 14.184 ; 14.184 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[0]             ; Controller:controller|state.S6 ; 11.507 ; 11.507 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[1]             ; Controller:controller|state.S6 ; 13.187 ; 13.187 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[2]             ; Controller:controller|state.S6 ; 10.507 ; 10.507 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[3]             ; Controller:controller|state.S6 ; 11.720 ; 11.720 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[4]             ; Controller:controller|state.S6 ; 11.977 ; 11.977 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[5]             ; Controller:controller|state.S6 ; 13.260 ; 13.260 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[6]             ; Controller:controller|state.S6 ; 11.677 ; 11.677 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[7]             ; Controller:controller|state.S6 ; 11.508 ; 11.508 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[8]             ; Controller:controller|state.S6 ; 12.043 ; 12.043 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[9]             ; Controller:controller|state.S6 ; 12.571 ; 12.571 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[10]            ; Controller:controller|state.S6 ; 11.458 ; 11.458 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[11]            ; Controller:controller|state.S6 ; 12.522 ; 12.522 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[12]            ; Controller:controller|state.S6 ; 12.334 ; 12.334 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[13]            ; Controller:controller|state.S6 ; 12.955 ; 12.955 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[14]            ; Controller:controller|state.S6 ; 11.992 ; 11.992 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[15]            ; Controller:controller|state.S6 ; 11.640 ; 11.640 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[16]            ; Controller:controller|state.S6 ; 11.406 ; 11.406 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[17]            ; Controller:controller|state.S6 ; 11.561 ; 11.561 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[18]            ; Controller:controller|state.S6 ; 12.617 ; 12.617 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[19]            ; Controller:controller|state.S6 ; 12.684 ; 12.684 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[20]            ; Controller:controller|state.S6 ; 11.667 ; 11.667 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[21]            ; Controller:controller|state.S6 ; 13.837 ; 13.837 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[22]            ; Controller:controller|state.S6 ; 14.184 ; 14.184 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[23]            ; Controller:controller|state.S6 ; 12.268 ; 12.268 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[24]            ; Controller:controller|state.S6 ; 12.132 ; 12.132 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[25]            ; Controller:controller|state.S6 ; 13.424 ; 13.424 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[26]            ; Controller:controller|state.S6 ; 11.775 ; 11.775 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[27]            ; Controller:controller|state.S6 ; 13.010 ; 13.010 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[28]            ; Controller:controller|state.S6 ; 12.486 ; 12.486 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[29]            ; Controller:controller|state.S6 ; 12.741 ; 12.741 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[30]            ; Controller:controller|state.S6 ; 12.954 ; 12.954 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[31]            ; Controller:controller|state.S6 ; 12.665 ; 12.665 ; Rise       ; Controller:controller|state.S6 ;
; Ex_top               ; Controller:controller|state.S6 ; 9.824  ; 9.824  ; Rise       ; Controller:controller|state.S6 ;
; IR_write_en          ; Controller:controller|state.S6 ; 10.740 ; 10.740 ; Rise       ; Controller:controller|state.S6 ;
; IorD                 ; Controller:controller|state.S6 ; 10.981 ; 10.981 ; Rise       ; Controller:controller|state.S6 ;
; Less                 ; Controller:controller|state.S6 ; 17.239 ; 17.239 ; Rise       ; Controller:controller|state.S6 ;
; Mem_addr_in[*]       ; Controller:controller|state.S6 ; 14.763 ; 14.763 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[0]      ; Controller:controller|state.S6 ; 12.316 ; 12.316 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[1]      ; Controller:controller|state.S6 ; 13.076 ; 13.076 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[2]      ; Controller:controller|state.S6 ; 10.849 ; 10.849 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[3]      ; Controller:controller|state.S6 ; 9.889  ; 9.889  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[4]      ; Controller:controller|state.S6 ; 10.856 ; 10.856 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[5]      ; Controller:controller|state.S6 ; 10.902 ; 10.902 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[6]      ; Controller:controller|state.S6 ; 11.176 ; 11.176 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[7]      ; Controller:controller|state.S6 ; 10.318 ; 10.318 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[8]      ; Controller:controller|state.S6 ; 11.450 ; 11.450 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[9]      ; Controller:controller|state.S6 ; 11.757 ; 11.757 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[10]     ; Controller:controller|state.S6 ; 11.395 ; 11.395 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[11]     ; Controller:controller|state.S6 ; 13.594 ; 13.594 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[12]     ; Controller:controller|state.S6 ; 10.412 ; 10.412 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[13]     ; Controller:controller|state.S6 ; 14.201 ; 14.201 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[14]     ; Controller:controller|state.S6 ; 12.513 ; 12.513 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[15]     ; Controller:controller|state.S6 ; 13.121 ; 13.121 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[16]     ; Controller:controller|state.S6 ; 12.741 ; 12.741 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[17]     ; Controller:controller|state.S6 ; 13.424 ; 13.424 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[18]     ; Controller:controller|state.S6 ; 13.858 ; 13.858 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[19]     ; Controller:controller|state.S6 ; 13.339 ; 13.339 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[20]     ; Controller:controller|state.S6 ; 11.764 ; 11.764 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[21]     ; Controller:controller|state.S6 ; 12.147 ; 12.147 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[22]     ; Controller:controller|state.S6 ; 14.763 ; 14.763 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[23]     ; Controller:controller|state.S6 ; 12.794 ; 12.794 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[24]     ; Controller:controller|state.S6 ; 12.722 ; 12.722 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[25]     ; Controller:controller|state.S6 ; 13.435 ; 13.435 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[26]     ; Controller:controller|state.S6 ; 13.271 ; 13.271 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[27]     ; Controller:controller|state.S6 ; 13.525 ; 13.525 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[28]     ; Controller:controller|state.S6 ; 12.778 ; 12.778 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[29]     ; Controller:controller|state.S6 ; 11.028 ; 11.028 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[30]     ; Controller:controller|state.S6 ; 14.205 ; 14.205 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[31]     ; Controller:controller|state.S6 ; 13.875 ; 13.875 ; Rise       ; Controller:controller|state.S6 ;
; Mem_byte_write[*]    ; Controller:controller|state.S6 ; 10.105 ; 10.105 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[0]   ; Controller:controller|state.S6 ; 10.105 ; 10.105 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[1]   ; Controller:controller|state.S6 ; 10.050 ; 10.050 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[2]   ; Controller:controller|state.S6 ; 10.090 ; 10.090 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[3]   ; Controller:controller|state.S6 ; 10.090 ; 10.090 ; Rise       ; Controller:controller|state.S6 ;
; Mem_data_out[*]      ; Controller:controller|state.S6 ; 20.969 ; 20.969 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[0]     ; Controller:controller|state.S6 ; 17.965 ; 17.965 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[1]     ; Controller:controller|state.S6 ; 15.763 ; 15.763 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[2]     ; Controller:controller|state.S6 ; 17.027 ; 17.027 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[3]     ; Controller:controller|state.S6 ; 16.886 ; 16.886 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[4]     ; Controller:controller|state.S6 ; 15.743 ; 15.743 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[5]     ; Controller:controller|state.S6 ; 17.366 ; 17.366 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[6]     ; Controller:controller|state.S6 ; 17.067 ; 17.067 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[7]     ; Controller:controller|state.S6 ; 15.628 ; 15.628 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[8]     ; Controller:controller|state.S6 ; 17.073 ; 17.073 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[9]     ; Controller:controller|state.S6 ; 17.673 ; 17.673 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[10]    ; Controller:controller|state.S6 ; 16.558 ; 16.558 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[11]    ; Controller:controller|state.S6 ; 16.747 ; 16.747 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[12]    ; Controller:controller|state.S6 ; 16.871 ; 16.871 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[13]    ; Controller:controller|state.S6 ; 16.534 ; 16.534 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[14]    ; Controller:controller|state.S6 ; 15.743 ; 15.743 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[15]    ; Controller:controller|state.S6 ; 17.067 ; 17.067 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[16]    ; Controller:controller|state.S6 ; 15.719 ; 15.719 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[17]    ; Controller:controller|state.S6 ; 16.391 ; 16.391 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[18]    ; Controller:controller|state.S6 ; 16.086 ; 16.086 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[19]    ; Controller:controller|state.S6 ; 16.845 ; 16.845 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[21]    ; Controller:controller|state.S6 ; 16.870 ; 16.870 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[22]    ; Controller:controller|state.S6 ; 15.675 ; 15.675 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[23]    ; Controller:controller|state.S6 ; 18.265 ; 18.265 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[24]    ; Controller:controller|state.S6 ; 17.493 ; 17.493 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[25]    ; Controller:controller|state.S6 ; 20.582 ; 20.582 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[26]    ; Controller:controller|state.S6 ; 18.003 ; 18.003 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[27]    ; Controller:controller|state.S6 ; 20.969 ; 20.969 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[28]    ; Controller:controller|state.S6 ; 19.475 ; 19.475 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[29]    ; Controller:controller|state.S6 ; 20.153 ; 20.153 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[30]    ; Controller:controller|state.S6 ; 18.726 ; 18.726 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[31]    ; Controller:controller|state.S6 ; 18.740 ; 18.740 ; Rise       ; Controller:controller|state.S6 ;
; Mem_data_shift[*]    ; Controller:controller|state.S6 ; 24.505 ; 24.505 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[0]   ; Controller:controller|state.S6 ; 20.871 ; 20.871 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[1]   ; Controller:controller|state.S6 ; 19.960 ; 19.960 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[2]   ; Controller:controller|state.S6 ; 20.288 ; 20.288 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[3]   ; Controller:controller|state.S6 ; 19.686 ; 19.686 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[4]   ; Controller:controller|state.S6 ; 20.774 ; 20.774 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[5]   ; Controller:controller|state.S6 ; 20.421 ; 20.421 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[6]   ; Controller:controller|state.S6 ; 19.721 ; 19.721 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[7]   ; Controller:controller|state.S6 ; 19.954 ; 19.954 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[8]   ; Controller:controller|state.S6 ; 24.505 ; 24.505 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[9]   ; Controller:controller|state.S6 ; 24.115 ; 24.115 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[10]  ; Controller:controller|state.S6 ; 22.526 ; 22.526 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[11]  ; Controller:controller|state.S6 ; 23.614 ; 23.614 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[12]  ; Controller:controller|state.S6 ; 23.037 ; 23.037 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[13]  ; Controller:controller|state.S6 ; 22.882 ; 22.882 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[14]  ; Controller:controller|state.S6 ; 22.638 ; 22.638 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[15]  ; Controller:controller|state.S6 ; 23.627 ; 23.627 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[16]  ; Controller:controller|state.S6 ; 24.093 ; 24.093 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[17]  ; Controller:controller|state.S6 ; 23.326 ; 23.326 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[18]  ; Controller:controller|state.S6 ; 21.030 ; 21.030 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[19]  ; Controller:controller|state.S6 ; 22.861 ; 22.861 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[20]  ; Controller:controller|state.S6 ; 22.144 ; 22.144 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[21]  ; Controller:controller|state.S6 ; 23.077 ; 23.077 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[22]  ; Controller:controller|state.S6 ; 23.546 ; 23.546 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[23]  ; Controller:controller|state.S6 ; 21.889 ; 21.889 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[24]  ; Controller:controller|state.S6 ; 22.989 ; 22.989 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[25]  ; Controller:controller|state.S6 ; 23.063 ; 23.063 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[26]  ; Controller:controller|state.S6 ; 20.934 ; 20.934 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[27]  ; Controller:controller|state.S6 ; 23.324 ; 23.324 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[28]  ; Controller:controller|state.S6 ; 21.926 ; 21.926 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[29]  ; Controller:controller|state.S6 ; 22.755 ; 22.755 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[30]  ; Controller:controller|state.S6 ; 21.887 ; 21.887 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[31]  ; Controller:controller|state.S6 ; 21.748 ; 21.748 ; Rise       ; Controller:controller|state.S6 ;
; MemtoReg[*]          ; Controller:controller|state.S6 ; 9.959  ; 9.959  ; Rise       ; Controller:controller|state.S6 ;
;  MemtoReg[0]         ; Controller:controller|state.S6 ; 9.959  ; 9.959  ; Rise       ; Controller:controller|state.S6 ;
; Overflow             ; Controller:controller|state.S6 ; 17.979 ; 17.979 ; Rise       ; Controller:controller|state.S6 ;
; PC_in[*]             ; Controller:controller|state.S6 ; 27.743 ; 27.743 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[0]            ; Controller:controller|state.S6 ; 27.246 ; 27.246 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[1]            ; Controller:controller|state.S6 ; 27.654 ; 27.654 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[2]            ; Controller:controller|state.S6 ; 24.815 ; 24.815 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[3]            ; Controller:controller|state.S6 ; 27.493 ; 27.493 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[4]            ; Controller:controller|state.S6 ; 27.743 ; 27.743 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[5]            ; Controller:controller|state.S6 ; 27.479 ; 27.479 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[6]            ; Controller:controller|state.S6 ; 22.056 ; 22.056 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[7]            ; Controller:controller|state.S6 ; 22.028 ; 22.028 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[8]            ; Controller:controller|state.S6 ; 21.032 ; 21.032 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[9]            ; Controller:controller|state.S6 ; 19.616 ; 19.616 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[10]           ; Controller:controller|state.S6 ; 21.023 ; 21.023 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[11]           ; Controller:controller|state.S6 ; 20.427 ; 20.427 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[12]           ; Controller:controller|state.S6 ; 20.802 ; 20.802 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[13]           ; Controller:controller|state.S6 ; 19.207 ; 19.207 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[14]           ; Controller:controller|state.S6 ; 19.676 ; 19.676 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[15]           ; Controller:controller|state.S6 ; 21.266 ; 21.266 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[16]           ; Controller:controller|state.S6 ; 22.216 ; 22.216 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[17]           ; Controller:controller|state.S6 ; 20.818 ; 20.818 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[18]           ; Controller:controller|state.S6 ; 19.839 ; 19.839 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[19]           ; Controller:controller|state.S6 ; 21.484 ; 21.484 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[20]           ; Controller:controller|state.S6 ; 22.232 ; 22.232 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[21]           ; Controller:controller|state.S6 ; 19.748 ; 19.748 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[22]           ; Controller:controller|state.S6 ; 21.814 ; 21.814 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[23]           ; Controller:controller|state.S6 ; 21.201 ; 21.201 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[24]           ; Controller:controller|state.S6 ; 20.357 ; 20.357 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[25]           ; Controller:controller|state.S6 ; 21.415 ; 21.415 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[26]           ; Controller:controller|state.S6 ; 20.358 ; 20.358 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[27]           ; Controller:controller|state.S6 ; 19.914 ; 19.914 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[28]           ; Controller:controller|state.S6 ; 22.058 ; 22.058 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[29]           ; Controller:controller|state.S6 ; 20.262 ; 20.262 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[30]           ; Controller:controller|state.S6 ; 20.152 ; 20.152 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[31]           ; Controller:controller|state.S6 ; 20.820 ; 20.820 ; Rise       ; Controller:controller|state.S6 ;
; PC_source[*]         ; Controller:controller|state.S6 ; 12.541 ; 12.541 ; Rise       ; Controller:controller|state.S6 ;
;  PC_source[0]        ; Controller:controller|state.S6 ; 12.541 ; 12.541 ; Rise       ; Controller:controller|state.S6 ;
;  PC_source[1]        ; Controller:controller|state.S6 ; 9.752  ; 9.752  ; Rise       ; Controller:controller|state.S6 ;
; PC_write_cond        ; Controller:controller|state.S6 ; 10.253 ; 10.253 ; Rise       ; Controller:controller|state.S6 ;
; PC_write_en          ; Controller:controller|state.S6 ; 18.864 ; 18.864 ; Rise       ; Controller:controller|state.S6 ;
; Rd_addr[*]           ; Controller:controller|state.S6 ; 13.360 ; 13.360 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[0]          ; Controller:controller|state.S6 ; 11.393 ; 11.393 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[1]          ; Controller:controller|state.S6 ; 11.309 ; 11.309 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[2]          ; Controller:controller|state.S6 ; 13.360 ; 13.360 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[3]          ; Controller:controller|state.S6 ; 12.046 ; 12.046 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[4]          ; Controller:controller|state.S6 ; 10.552 ; 10.552 ; Rise       ; Controller:controller|state.S6 ;
; Rd_in[*]             ; Controller:controller|state.S6 ; 26.218 ; 26.218 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[0]            ; Controller:controller|state.S6 ; 20.532 ; 20.532 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[1]            ; Controller:controller|state.S6 ; 20.724 ; 20.724 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[2]            ; Controller:controller|state.S6 ; 20.369 ; 20.369 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[3]            ; Controller:controller|state.S6 ; 20.571 ; 20.571 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[4]            ; Controller:controller|state.S6 ; 19.812 ; 19.812 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[5]            ; Controller:controller|state.S6 ; 20.540 ; 20.540 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[6]            ; Controller:controller|state.S6 ; 20.256 ; 20.256 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[7]            ; Controller:controller|state.S6 ; 22.072 ; 22.072 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[8]            ; Controller:controller|state.S6 ; 23.656 ; 23.656 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[9]            ; Controller:controller|state.S6 ; 26.218 ; 26.218 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[10]           ; Controller:controller|state.S6 ; 25.318 ; 25.318 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[11]           ; Controller:controller|state.S6 ; 25.054 ; 25.054 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[12]           ; Controller:controller|state.S6 ; 24.051 ; 24.051 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[13]           ; Controller:controller|state.S6 ; 25.567 ; 25.567 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[14]           ; Controller:controller|state.S6 ; 25.581 ; 25.581 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[15]           ; Controller:controller|state.S6 ; 24.081 ; 24.081 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[16]           ; Controller:controller|state.S6 ; 23.696 ; 23.696 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[17]           ; Controller:controller|state.S6 ; 24.971 ; 24.971 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[18]           ; Controller:controller|state.S6 ; 23.912 ; 23.912 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[19]           ; Controller:controller|state.S6 ; 21.645 ; 21.645 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[20]           ; Controller:controller|state.S6 ; 23.297 ; 23.297 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[21]           ; Controller:controller|state.S6 ; 22.819 ; 22.819 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[22]           ; Controller:controller|state.S6 ; 22.797 ; 22.797 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[23]           ; Controller:controller|state.S6 ; 22.926 ; 22.926 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[24]           ; Controller:controller|state.S6 ; 23.479 ; 23.479 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[25]           ; Controller:controller|state.S6 ; 23.435 ; 23.435 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[26]           ; Controller:controller|state.S6 ; 23.185 ; 23.185 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[27]           ; Controller:controller|state.S6 ; 24.799 ; 24.799 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[28]           ; Controller:controller|state.S6 ; 23.040 ; 23.040 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[29]           ; Controller:controller|state.S6 ; 25.362 ; 25.362 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[30]           ; Controller:controller|state.S6 ; 24.831 ; 24.831 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[31]           ; Controller:controller|state.S6 ; 22.886 ; 22.886 ; Rise       ; Controller:controller|state.S6 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S6 ; 12.513 ; 12.513 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S6 ; 12.233 ; 12.233 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S6 ; 12.463 ; 12.463 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S6 ; 12.263 ; 12.263 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S6 ; 12.513 ; 12.513 ; Rise       ; Controller:controller|state.S6 ;
; RegDst[*]            ; Controller:controller|state.S6 ; 10.316 ; 10.316 ; Rise       ; Controller:controller|state.S6 ;
;  RegDst[0]           ; Controller:controller|state.S6 ; 10.316 ; 10.316 ; Rise       ; Controller:controller|state.S6 ;
; Reg_data_shift[*]    ; Controller:controller|state.S6 ; 19.155 ; 19.155 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S6 ; 16.921 ; 16.921 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S6 ; 16.190 ; 16.190 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S6 ; 17.400 ; 17.400 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S6 ; 17.462 ; 17.462 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S6 ; 16.704 ; 16.704 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S6 ; 15.909 ; 15.909 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S6 ; 15.683 ; 15.683 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S6 ; 17.130 ; 17.130 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S6 ; 16.835 ; 16.835 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S6 ; 17.288 ; 17.288 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S6 ; 17.260 ; 17.260 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S6 ; 15.454 ; 15.454 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S6 ; 16.793 ; 16.793 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S6 ; 15.287 ; 15.287 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S6 ; 17.230 ; 17.230 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S6 ; 16.197 ; 16.197 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S6 ; 15.755 ; 15.755 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S6 ; 18.172 ; 18.172 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S6 ; 17.001 ; 17.001 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S6 ; 19.155 ; 19.155 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S6 ; 15.684 ; 15.684 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S6 ; 17.239 ; 17.239 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S6 ; 16.871 ; 16.871 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S6 ; 17.046 ; 17.046 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S6 ; 17.784 ; 17.784 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S6 ; 16.057 ; 16.057 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S6 ; 16.805 ; 16.805 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S6 ; 16.732 ; 16.732 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S6 ; 15.016 ; 15.016 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S6 ; 15.776 ; 15.776 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S6 ; 17.925 ; 17.925 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S6 ; 17.449 ; 17.449 ; Rise       ; Controller:controller|state.S6 ;
; Zero                 ; Controller:controller|state.S6 ; 18.855 ; 18.855 ; Rise       ; Controller:controller|state.S6 ;
; condition[*]         ; Controller:controller|state.S6 ; 9.783  ; 9.783  ; Rise       ; Controller:controller|state.S6 ;
;  condition[0]        ; Controller:controller|state.S6 ; 9.783  ; 9.783  ; Rise       ; Controller:controller|state.S6 ;
;  condition[1]        ; Controller:controller|state.S6 ; 9.783  ; 9.783  ; Rise       ; Controller:controller|state.S6 ;
; state[*]             ; Controller:controller|state.S6 ; 8.863  ; 9.909  ; Rise       ; Controller:controller|state.S6 ;
;  state[0]            ; Controller:controller|state.S6 ;        ; 9.909  ; Rise       ; Controller:controller|state.S6 ;
;  state[1]            ; Controller:controller|state.S6 ; 8.863  ;        ; Rise       ; Controller:controller|state.S6 ;
;  state[2]            ; Controller:controller|state.S6 ; 8.198  ;        ; Rise       ; Controller:controller|state.S6 ;
; ALUShift_Sel         ; Controller:controller|state.S6 ; 12.363 ; 12.363 ; Fall       ; Controller:controller|state.S6 ;
; ALUShift_out[*]      ; Controller:controller|state.S6 ; 19.936 ; 19.936 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[0]     ; Controller:controller|state.S6 ; 19.671 ; 19.671 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[1]     ; Controller:controller|state.S6 ; 18.734 ; 18.734 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[2]     ; Controller:controller|state.S6 ; 19.936 ; 19.936 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[3]     ; Controller:controller|state.S6 ; 18.117 ; 18.117 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[4]     ; Controller:controller|state.S6 ; 19.843 ; 19.843 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[5]     ; Controller:controller|state.S6 ; 19.397 ; 19.397 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[6]     ; Controller:controller|state.S6 ; 18.568 ; 18.568 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[7]     ; Controller:controller|state.S6 ; 19.758 ; 19.758 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[8]     ; Controller:controller|state.S6 ; 18.337 ; 18.337 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[9]     ; Controller:controller|state.S6 ; 18.536 ; 18.536 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[10]    ; Controller:controller|state.S6 ; 19.279 ; 19.279 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[11]    ; Controller:controller|state.S6 ; 19.362 ; 19.362 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[12]    ; Controller:controller|state.S6 ; 18.614 ; 18.614 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[13]    ; Controller:controller|state.S6 ; 18.564 ; 18.564 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[14]    ; Controller:controller|state.S6 ; 18.578 ; 18.578 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[15]    ; Controller:controller|state.S6 ; 19.845 ; 19.845 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[16]    ; Controller:controller|state.S6 ; 18.534 ; 18.534 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[17]    ; Controller:controller|state.S6 ; 19.236 ; 19.236 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[18]    ; Controller:controller|state.S6 ; 18.282 ; 18.282 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[19]    ; Controller:controller|state.S6 ; 19.790 ; 19.790 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[20]    ; Controller:controller|state.S6 ; 18.961 ; 18.961 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[21]    ; Controller:controller|state.S6 ; 19.791 ; 19.791 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[22]    ; Controller:controller|state.S6 ; 19.469 ; 19.469 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[23]    ; Controller:controller|state.S6 ; 19.396 ; 19.396 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[24]    ; Controller:controller|state.S6 ; 18.383 ; 18.383 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[25]    ; Controller:controller|state.S6 ; 18.049 ; 18.049 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[26]    ; Controller:controller|state.S6 ; 19.737 ; 19.737 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[27]    ; Controller:controller|state.S6 ; 17.801 ; 17.801 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[28]    ; Controller:controller|state.S6 ; 19.288 ; 19.288 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[29]    ; Controller:controller|state.S6 ; 19.838 ; 19.838 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[30]    ; Controller:controller|state.S6 ; 19.634 ; 19.634 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[31]    ; Controller:controller|state.S6 ; 18.190 ; 18.190 ; Fall       ; Controller:controller|state.S6 ;
; PC_in[*]             ; Controller:controller|state.S6 ; 20.820 ; 20.820 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[0]            ; Controller:controller|state.S6 ; 20.287 ; 20.287 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[1]            ; Controller:controller|state.S6 ; 20.740 ; 20.740 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[2]            ; Controller:controller|state.S6 ; 18.435 ; 18.435 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[3]            ; Controller:controller|state.S6 ; 20.113 ; 20.113 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[4]            ; Controller:controller|state.S6 ; 19.999 ; 19.999 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[5]            ; Controller:controller|state.S6 ; 20.294 ; 20.294 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[6]            ; Controller:controller|state.S6 ; 20.394 ; 20.394 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[7]            ; Controller:controller|state.S6 ; 20.570 ; 20.570 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[8]            ; Controller:controller|state.S6 ; 20.389 ; 20.389 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[9]            ; Controller:controller|state.S6 ; 19.309 ; 19.309 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[10]           ; Controller:controller|state.S6 ; 19.363 ; 19.363 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[11]           ; Controller:controller|state.S6 ; 19.642 ; 19.642 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[12]           ; Controller:controller|state.S6 ; 20.820 ; 20.820 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[13]           ; Controller:controller|state.S6 ; 19.252 ; 19.252 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[14]           ; Controller:controller|state.S6 ; 19.343 ; 19.343 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[15]           ; Controller:controller|state.S6 ; 20.483 ; 20.483 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[16]           ; Controller:controller|state.S6 ; 20.403 ; 20.403 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[17]           ; Controller:controller|state.S6 ; 20.106 ; 20.106 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[18]           ; Controller:controller|state.S6 ; 18.977 ; 18.977 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[19]           ; Controller:controller|state.S6 ; 20.472 ; 20.472 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[20]           ; Controller:controller|state.S6 ; 20.504 ; 20.504 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[21]           ; Controller:controller|state.S6 ; 19.389 ; 19.389 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[22]           ; Controller:controller|state.S6 ; 20.157 ; 20.157 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[23]           ; Controller:controller|state.S6 ; 19.977 ; 19.977 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[24]           ; Controller:controller|state.S6 ; 19.039 ; 19.039 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[25]           ; Controller:controller|state.S6 ; 20.593 ; 20.593 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[26]           ; Controller:controller|state.S6 ; 19.264 ; 19.264 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[27]           ; Controller:controller|state.S6 ; 18.579 ; 18.579 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[28]           ; Controller:controller|state.S6 ; 20.282 ; 20.282 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[29]           ; Controller:controller|state.S6 ; 19.445 ; 19.445 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[30]           ; Controller:controller|state.S6 ; 19.169 ; 19.169 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[31]           ; Controller:controller|state.S6 ; 19.151 ; 19.151 ; Fall       ; Controller:controller|state.S6 ;
; Shift_amountSrc      ; Controller:controller|state.S6 ; 9.635  ; 9.635  ; Fall       ; Controller:controller|state.S6 ;
; Shift_op[*]          ; Controller:controller|state.S6 ; 10.366 ; 10.366 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_op[0]         ; Controller:controller|state.S6 ; 10.366 ; 10.366 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_op[1]         ; Controller:controller|state.S6 ; 9.777  ; 9.777  ; Fall       ; Controller:controller|state.S6 ;
; Shift_out[*]         ; Controller:controller|state.S6 ; 19.171 ; 19.171 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[0]        ; Controller:controller|state.S6 ; 16.777 ; 16.777 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[1]        ; Controller:controller|state.S6 ; 18.167 ; 18.167 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[2]        ; Controller:controller|state.S6 ; 16.933 ; 16.933 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[3]        ; Controller:controller|state.S6 ; 17.255 ; 17.255 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[4]        ; Controller:controller|state.S6 ; 16.955 ; 16.955 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[5]        ; Controller:controller|state.S6 ; 17.174 ; 17.174 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[6]        ; Controller:controller|state.S6 ; 16.675 ; 16.675 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[7]        ; Controller:controller|state.S6 ; 16.792 ; 16.792 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[8]        ; Controller:controller|state.S6 ; 18.539 ; 18.539 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[9]        ; Controller:controller|state.S6 ; 19.171 ; 19.171 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[10]       ; Controller:controller|state.S6 ; 16.113 ; 16.113 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[11]       ; Controller:controller|state.S6 ; 17.382 ; 17.382 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[12]       ; Controller:controller|state.S6 ; 17.237 ; 17.237 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[13]       ; Controller:controller|state.S6 ; 18.442 ; 18.442 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[14]       ; Controller:controller|state.S6 ; 18.255 ; 18.255 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[15]       ; Controller:controller|state.S6 ; 17.182 ; 17.182 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[16]       ; Controller:controller|state.S6 ; 18.187 ; 18.187 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[17]       ; Controller:controller|state.S6 ; 18.614 ; 18.614 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[18]       ; Controller:controller|state.S6 ; 18.059 ; 18.059 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[19]       ; Controller:controller|state.S6 ; 18.941 ; 18.941 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[20]       ; Controller:controller|state.S6 ; 18.621 ; 18.621 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[21]       ; Controller:controller|state.S6 ; 17.866 ; 17.866 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[22]       ; Controller:controller|state.S6 ; 18.809 ; 18.809 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[23]       ; Controller:controller|state.S6 ; 18.413 ; 18.413 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[24]       ; Controller:controller|state.S6 ; 18.059 ; 18.059 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[25]       ; Controller:controller|state.S6 ; 18.409 ; 18.409 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[26]       ; Controller:controller|state.S6 ; 17.365 ; 17.365 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[27]       ; Controller:controller|state.S6 ; 18.548 ; 18.548 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[28]       ; Controller:controller|state.S6 ; 17.099 ; 17.099 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[29]       ; Controller:controller|state.S6 ; 17.607 ; 17.607 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[30]       ; Controller:controller|state.S6 ; 17.429 ; 17.429 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[31]       ; Controller:controller|state.S6 ; 17.406 ; 17.406 ; Fall       ; Controller:controller|state.S6 ;
; state[*]             ; Controller:controller|state.S6 ; 9.909  ; 8.863  ; Fall       ; Controller:controller|state.S6 ;
;  state[0]            ; Controller:controller|state.S6 ; 9.909  ;        ; Fall       ; Controller:controller|state.S6 ;
;  state[1]            ; Controller:controller|state.S6 ;        ; 8.863  ; Fall       ; Controller:controller|state.S6 ;
;  state[2]            ; Controller:controller|state.S6 ;        ; 8.198  ; Fall       ; Controller:controller|state.S6 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                         ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port            ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; state[*]             ; Clk                            ; 10.692 ; 10.692 ; Rise       ; Clk                            ;
;  state[0]            ; Clk                            ; 11.845 ; 11.845 ; Rise       ; Clk                            ;
;  state[1]            ; Clk                            ; 11.981 ; 11.981 ; Rise       ; Clk                            ;
;  state[2]            ; Clk                            ; 10.692 ; 10.692 ; Rise       ; Clk                            ;
;  state[3]            ; Clk                            ; 11.592 ; 11.592 ; Rise       ; Clk                            ;
; ALUShift_out[*]      ; Clk                            ; 10.488 ; 10.488 ; Fall       ; Clk                            ;
;  ALUShift_out[0]     ; Clk                            ; 12.179 ; 12.179 ; Fall       ; Clk                            ;
;  ALUShift_out[1]     ; Clk                            ; 10.488 ; 10.488 ; Fall       ; Clk                            ;
;  ALUShift_out[2]     ; Clk                            ; 12.182 ; 12.182 ; Fall       ; Clk                            ;
;  ALUShift_out[3]     ; Clk                            ; 12.506 ; 12.506 ; Fall       ; Clk                            ;
;  ALUShift_out[4]     ; Clk                            ; 14.492 ; 14.492 ; Fall       ; Clk                            ;
;  ALUShift_out[5]     ; Clk                            ; 12.040 ; 12.040 ; Fall       ; Clk                            ;
;  ALUShift_out[6]     ; Clk                            ; 12.644 ; 12.644 ; Fall       ; Clk                            ;
;  ALUShift_out[7]     ; Clk                            ; 14.295 ; 14.295 ; Fall       ; Clk                            ;
;  ALUShift_out[8]     ; Clk                            ; 12.019 ; 12.019 ; Fall       ; Clk                            ;
;  ALUShift_out[9]     ; Clk                            ; 12.178 ; 12.178 ; Fall       ; Clk                            ;
;  ALUShift_out[10]    ; Clk                            ; 14.061 ; 14.061 ; Fall       ; Clk                            ;
;  ALUShift_out[11]    ; Clk                            ; 13.191 ; 13.191 ; Fall       ; Clk                            ;
;  ALUShift_out[12]    ; Clk                            ; 11.715 ; 11.715 ; Fall       ; Clk                            ;
;  ALUShift_out[13]    ; Clk                            ; 10.644 ; 10.644 ; Fall       ; Clk                            ;
;  ALUShift_out[14]    ; Clk                            ; 12.878 ; 12.878 ; Fall       ; Clk                            ;
;  ALUShift_out[15]    ; Clk                            ; 14.079 ; 14.079 ; Fall       ; Clk                            ;
;  ALUShift_out[16]    ; Clk                            ; 12.925 ; 12.925 ; Fall       ; Clk                            ;
;  ALUShift_out[17]    ; Clk                            ; 12.910 ; 12.910 ; Fall       ; Clk                            ;
;  ALUShift_out[18]    ; Clk                            ; 10.897 ; 10.897 ; Fall       ; Clk                            ;
;  ALUShift_out[19]    ; Clk                            ; 13.435 ; 13.435 ; Fall       ; Clk                            ;
;  ALUShift_out[20]    ; Clk                            ; 13.614 ; 13.614 ; Fall       ; Clk                            ;
;  ALUShift_out[21]    ; Clk                            ; 12.200 ; 12.200 ; Fall       ; Clk                            ;
;  ALUShift_out[22]    ; Clk                            ; 14.213 ; 14.213 ; Fall       ; Clk                            ;
;  ALUShift_out[23]    ; Clk                            ; 13.958 ; 13.958 ; Fall       ; Clk                            ;
;  ALUShift_out[24]    ; Clk                            ; 12.719 ; 12.719 ; Fall       ; Clk                            ;
;  ALUShift_out[25]    ; Clk                            ; 11.510 ; 11.510 ; Fall       ; Clk                            ;
;  ALUShift_out[26]    ; Clk                            ; 12.166 ; 12.166 ; Fall       ; Clk                            ;
;  ALUShift_out[27]    ; Clk                            ; 11.757 ; 11.757 ; Fall       ; Clk                            ;
;  ALUShift_out[28]    ; Clk                            ; 13.670 ; 13.670 ; Fall       ; Clk                            ;
;  ALUShift_out[29]    ; Clk                            ; 13.622 ; 13.622 ; Fall       ; Clk                            ;
;  ALUShift_out[30]    ; Clk                            ; 14.027 ; 14.027 ; Fall       ; Clk                            ;
;  ALUShift_out[31]    ; Clk                            ; 12.518 ; 12.518 ; Fall       ; Clk                            ;
; ALU_out[*]           ; Clk                            ; 9.669  ; 9.669  ; Fall       ; Clk                            ;
;  ALU_out[0]          ; Clk                            ; 13.451 ; 13.451 ; Fall       ; Clk                            ;
;  ALU_out[1]          ; Clk                            ; 10.308 ; 10.308 ; Fall       ; Clk                            ;
;  ALU_out[2]          ; Clk                            ; 10.352 ; 10.352 ; Fall       ; Clk                            ;
;  ALU_out[3]          ; Clk                            ; 12.920 ; 12.920 ; Fall       ; Clk                            ;
;  ALU_out[4]          ; Clk                            ; 13.588 ; 13.588 ; Fall       ; Clk                            ;
;  ALU_out[5]          ; Clk                            ; 11.003 ; 11.003 ; Fall       ; Clk                            ;
;  ALU_out[6]          ; Clk                            ; 12.007 ; 12.007 ; Fall       ; Clk                            ;
;  ALU_out[7]          ; Clk                            ; 12.722 ; 12.722 ; Fall       ; Clk                            ;
;  ALU_out[8]          ; Clk                            ; 13.106 ; 13.106 ; Fall       ; Clk                            ;
;  ALU_out[9]          ; Clk                            ; 12.488 ; 12.488 ; Fall       ; Clk                            ;
;  ALU_out[10]         ; Clk                            ; 12.555 ; 12.555 ; Fall       ; Clk                            ;
;  ALU_out[11]         ; Clk                            ; 11.366 ; 11.366 ; Fall       ; Clk                            ;
;  ALU_out[12]         ; Clk                            ; 11.278 ; 11.278 ; Fall       ; Clk                            ;
;  ALU_out[13]         ; Clk                            ; 9.669  ; 9.669  ; Fall       ; Clk                            ;
;  ALU_out[14]         ; Clk                            ; 11.477 ; 11.477 ; Fall       ; Clk                            ;
;  ALU_out[15]         ; Clk                            ; 12.800 ; 12.800 ; Fall       ; Clk                            ;
;  ALU_out[16]         ; Clk                            ; 11.451 ; 11.451 ; Fall       ; Clk                            ;
;  ALU_out[17]         ; Clk                            ; 12.080 ; 12.080 ; Fall       ; Clk                            ;
;  ALU_out[18]         ; Clk                            ; 10.194 ; 10.194 ; Fall       ; Clk                            ;
;  ALU_out[19]         ; Clk                            ; 11.068 ; 11.068 ; Fall       ; Clk                            ;
;  ALU_out[20]         ; Clk                            ; 12.269 ; 12.269 ; Fall       ; Clk                            ;
;  ALU_out[21]         ; Clk                            ; 10.378 ; 10.378 ; Fall       ; Clk                            ;
;  ALU_out[22]         ; Clk                            ; 12.041 ; 12.041 ; Fall       ; Clk                            ;
;  ALU_out[23]         ; Clk                            ; 12.976 ; 12.976 ; Fall       ; Clk                            ;
;  ALU_out[24]         ; Clk                            ; 13.484 ; 13.484 ; Fall       ; Clk                            ;
;  ALU_out[25]         ; Clk                            ; 12.995 ; 12.995 ; Fall       ; Clk                            ;
;  ALU_out[26]         ; Clk                            ; 10.760 ; 10.760 ; Fall       ; Clk                            ;
;  ALU_out[27]         ; Clk                            ; 12.714 ; 12.714 ; Fall       ; Clk                            ;
;  ALU_out[28]         ; Clk                            ; 15.334 ; 15.334 ; Fall       ; Clk                            ;
;  ALU_out[29]         ; Clk                            ; 11.299 ; 11.299 ; Fall       ; Clk                            ;
;  ALU_out[30]         ; Clk                            ; 11.679 ; 11.679 ; Fall       ; Clk                            ;
;  ALU_out[31]         ; Clk                            ; 12.869 ; 12.869 ; Fall       ; Clk                            ;
; A_in[*]              ; Clk                            ; 8.763  ; 8.763  ; Fall       ; Clk                            ;
;  A_in[0]             ; Clk                            ; 10.350 ; 10.350 ; Fall       ; Clk                            ;
;  A_in[1]             ; Clk                            ; 10.284 ; 10.284 ; Fall       ; Clk                            ;
;  A_in[2]             ; Clk                            ; 9.588  ; 9.588  ; Fall       ; Clk                            ;
;  A_in[3]             ; Clk                            ; 10.543 ; 10.543 ; Fall       ; Clk                            ;
;  A_in[4]             ; Clk                            ; 11.277 ; 11.277 ; Fall       ; Clk                            ;
;  A_in[5]             ; Clk                            ; 10.131 ; 10.131 ; Fall       ; Clk                            ;
;  A_in[6]             ; Clk                            ; 10.924 ; 10.924 ; Fall       ; Clk                            ;
;  A_in[7]             ; Clk                            ; 10.605 ; 10.605 ; Fall       ; Clk                            ;
;  A_in[8]             ; Clk                            ; 9.846  ; 9.846  ; Fall       ; Clk                            ;
;  A_in[9]             ; Clk                            ; 10.139 ; 10.139 ; Fall       ; Clk                            ;
;  A_in[10]            ; Clk                            ; 10.287 ; 10.287 ; Fall       ; Clk                            ;
;  A_in[11]            ; Clk                            ; 10.874 ; 10.874 ; Fall       ; Clk                            ;
;  A_in[12]            ; Clk                            ; 10.138 ; 10.138 ; Fall       ; Clk                            ;
;  A_in[13]            ; Clk                            ; 9.889  ; 9.889  ; Fall       ; Clk                            ;
;  A_in[14]            ; Clk                            ; 10.796 ; 10.796 ; Fall       ; Clk                            ;
;  A_in[15]            ; Clk                            ; 10.676 ; 10.676 ; Fall       ; Clk                            ;
;  A_in[16]            ; Clk                            ; 9.916  ; 9.916  ; Fall       ; Clk                            ;
;  A_in[17]            ; Clk                            ; 11.419 ; 11.419 ; Fall       ; Clk                            ;
;  A_in[18]            ; Clk                            ; 8.763  ; 8.763  ; Fall       ; Clk                            ;
;  A_in[19]            ; Clk                            ; 11.407 ; 11.407 ; Fall       ; Clk                            ;
;  A_in[20]            ; Clk                            ; 11.159 ; 11.159 ; Fall       ; Clk                            ;
;  A_in[21]            ; Clk                            ; 9.354  ; 9.354  ; Fall       ; Clk                            ;
;  A_in[22]            ; Clk                            ; 9.403  ; 9.403  ; Fall       ; Clk                            ;
;  A_in[23]            ; Clk                            ; 10.774 ; 10.774 ; Fall       ; Clk                            ;
;  A_in[24]            ; Clk                            ; 12.032 ; 12.032 ; Fall       ; Clk                            ;
;  A_in[25]            ; Clk                            ; 10.735 ; 10.735 ; Fall       ; Clk                            ;
;  A_in[26]            ; Clk                            ; 9.538  ; 9.538  ; Fall       ; Clk                            ;
;  A_in[27]            ; Clk                            ; 11.245 ; 11.245 ; Fall       ; Clk                            ;
;  A_in[28]            ; Clk                            ; 11.120 ; 11.120 ; Fall       ; Clk                            ;
;  A_in[29]            ; Clk                            ; 11.067 ; 11.067 ; Fall       ; Clk                            ;
;  A_in[30]            ; Clk                            ; 10.577 ; 10.577 ; Fall       ; Clk                            ;
;  A_in[31]            ; Clk                            ; 10.249 ; 10.249 ; Fall       ; Clk                            ;
; AddrReg_out[*]       ; Clk                            ; 7.791  ; 7.791  ; Fall       ; Clk                            ;
;  AddrReg_out[0]      ; Clk                            ; 9.831  ; 9.831  ; Fall       ; Clk                            ;
;  AddrReg_out[1]      ; Clk                            ; 9.234  ; 9.234  ; Fall       ; Clk                            ;
;  AddrReg_out[2]      ; Clk                            ; 7.944  ; 7.944  ; Fall       ; Clk                            ;
;  AddrReg_out[3]      ; Clk                            ; 9.419  ; 9.419  ; Fall       ; Clk                            ;
;  AddrReg_out[4]      ; Clk                            ; 8.891  ; 8.891  ; Fall       ; Clk                            ;
;  AddrReg_out[5]      ; Clk                            ; 8.786  ; 8.786  ; Fall       ; Clk                            ;
;  AddrReg_out[6]      ; Clk                            ; 8.646  ; 8.646  ; Fall       ; Clk                            ;
;  AddrReg_out[7]      ; Clk                            ; 9.073  ; 9.073  ; Fall       ; Clk                            ;
;  AddrReg_out[8]      ; Clk                            ; 8.702  ; 8.702  ; Fall       ; Clk                            ;
;  AddrReg_out[9]      ; Clk                            ; 9.639  ; 9.639  ; Fall       ; Clk                            ;
;  AddrReg_out[10]     ; Clk                            ; 9.126  ; 9.126  ; Fall       ; Clk                            ;
;  AddrReg_out[11]     ; Clk                            ; 8.626  ; 8.626  ; Fall       ; Clk                            ;
;  AddrReg_out[12]     ; Clk                            ; 10.015 ; 10.015 ; Fall       ; Clk                            ;
;  AddrReg_out[13]     ; Clk                            ; 8.697  ; 8.697  ; Fall       ; Clk                            ;
;  AddrReg_out[14]     ; Clk                            ; 9.549  ; 9.549  ; Fall       ; Clk                            ;
;  AddrReg_out[15]     ; Clk                            ; 9.188  ; 9.188  ; Fall       ; Clk                            ;
;  AddrReg_out[16]     ; Clk                            ; 7.791  ; 7.791  ; Fall       ; Clk                            ;
;  AddrReg_out[17]     ; Clk                            ; 9.055  ; 9.055  ; Fall       ; Clk                            ;
;  AddrReg_out[18]     ; Clk                            ; 9.007  ; 9.007  ; Fall       ; Clk                            ;
;  AddrReg_out[19]     ; Clk                            ; 9.960  ; 9.960  ; Fall       ; Clk                            ;
;  AddrReg_out[20]     ; Clk                            ; 8.856  ; 8.856  ; Fall       ; Clk                            ;
;  AddrReg_out[21]     ; Clk                            ; 9.534  ; 9.534  ; Fall       ; Clk                            ;
;  AddrReg_out[22]     ; Clk                            ; 9.186  ; 9.186  ; Fall       ; Clk                            ;
;  AddrReg_out[23]     ; Clk                            ; 11.153 ; 11.153 ; Fall       ; Clk                            ;
;  AddrReg_out[24]     ; Clk                            ; 9.894  ; 9.894  ; Fall       ; Clk                            ;
;  AddrReg_out[25]     ; Clk                            ; 11.416 ; 11.416 ; Fall       ; Clk                            ;
;  AddrReg_out[26]     ; Clk                            ; 9.224  ; 9.224  ; Fall       ; Clk                            ;
;  AddrReg_out[27]     ; Clk                            ; 10.190 ; 10.190 ; Fall       ; Clk                            ;
;  AddrReg_out[28]     ; Clk                            ; 12.393 ; 12.393 ; Fall       ; Clk                            ;
;  AddrReg_out[29]     ; Clk                            ; 9.311  ; 9.311  ; Fall       ; Clk                            ;
;  AddrReg_out[30]     ; Clk                            ; 9.465  ; 9.465  ; Fall       ; Clk                            ;
;  AddrReg_out[31]     ; Clk                            ; 11.010 ; 11.010 ; Fall       ; Clk                            ;
; B_in[*]              ; Clk                            ; 8.963  ; 8.963  ; Fall       ; Clk                            ;
;  B_in[0]             ; Clk                            ; 10.954 ; 10.954 ; Fall       ; Clk                            ;
;  B_in[1]             ; Clk                            ; 12.045 ; 12.045 ; Fall       ; Clk                            ;
;  B_in[2]             ; Clk                            ; 9.853  ; 9.853  ; Fall       ; Clk                            ;
;  B_in[3]             ; Clk                            ; 10.993 ; 10.993 ; Fall       ; Clk                            ;
;  B_in[4]             ; Clk                            ; 10.737 ; 10.737 ; Fall       ; Clk                            ;
;  B_in[5]             ; Clk                            ; 11.982 ; 11.982 ; Fall       ; Clk                            ;
;  B_in[6]             ; Clk                            ; 9.760  ; 9.760  ; Fall       ; Clk                            ;
;  B_in[7]             ; Clk                            ; 10.933 ; 10.933 ; Fall       ; Clk                            ;
;  B_in[8]             ; Clk                            ; 10.929 ; 10.929 ; Fall       ; Clk                            ;
;  B_in[9]             ; Clk                            ; 11.040 ; 11.040 ; Fall       ; Clk                            ;
;  B_in[10]            ; Clk                            ; 10.449 ; 10.449 ; Fall       ; Clk                            ;
;  B_in[11]            ; Clk                            ; 10.850 ; 10.850 ; Fall       ; Clk                            ;
;  B_in[12]            ; Clk                            ; 11.332 ; 11.332 ; Fall       ; Clk                            ;
;  B_in[13]            ; Clk                            ; 11.941 ; 11.941 ; Fall       ; Clk                            ;
;  B_in[14]            ; Clk                            ; 10.936 ; 10.936 ; Fall       ; Clk                            ;
;  B_in[15]            ; Clk                            ; 10.360 ; 10.360 ; Fall       ; Clk                            ;
;  B_in[16]            ; Clk                            ; 8.963  ; 8.963  ; Fall       ; Clk                            ;
;  B_in[17]            ; Clk                            ; 9.738  ; 9.738  ; Fall       ; Clk                            ;
;  B_in[18]            ; Clk                            ; 11.027 ; 11.027 ; Fall       ; Clk                            ;
;  B_in[19]            ; Clk                            ; 11.755 ; 11.755 ; Fall       ; Clk                            ;
;  B_in[20]            ; Clk                            ; 9.629  ; 9.629  ; Fall       ; Clk                            ;
;  B_in[21]            ; Clk                            ; 11.745 ; 11.745 ; Fall       ; Clk                            ;
;  B_in[22]            ; Clk                            ; 13.229 ; 13.229 ; Fall       ; Clk                            ;
;  B_in[23]            ; Clk                            ; 11.397 ; 11.397 ; Fall       ; Clk                            ;
;  B_in[24]            ; Clk                            ; 10.224 ; 10.224 ; Fall       ; Clk                            ;
;  B_in[25]            ; Clk                            ; 11.296 ; 11.296 ; Fall       ; Clk                            ;
;  B_in[26]            ; Clk                            ; 10.325 ; 10.325 ; Fall       ; Clk                            ;
;  B_in[27]            ; Clk                            ; 11.309 ; 11.309 ; Fall       ; Clk                            ;
;  B_in[28]            ; Clk                            ; 10.465 ; 10.465 ; Fall       ; Clk                            ;
;  B_in[29]            ; Clk                            ; 11.107 ; 11.107 ; Fall       ; Clk                            ;
;  B_in[30]            ; Clk                            ; 10.683 ; 10.683 ; Fall       ; Clk                            ;
;  B_in[31]            ; Clk                            ; 10.043 ; 10.043 ; Fall       ; Clk                            ;
; IR_out[*]            ; Clk                            ; 8.119  ; 8.119  ; Fall       ; Clk                            ;
;  IR_out[0]           ; Clk                            ; 9.114  ; 9.114  ; Fall       ; Clk                            ;
;  IR_out[1]           ; Clk                            ; 10.288 ; 10.288 ; Fall       ; Clk                            ;
;  IR_out[2]           ; Clk                            ; 10.277 ; 10.277 ; Fall       ; Clk                            ;
;  IR_out[3]           ; Clk                            ; 10.151 ; 10.151 ; Fall       ; Clk                            ;
;  IR_out[4]           ; Clk                            ; 10.417 ; 10.417 ; Fall       ; Clk                            ;
;  IR_out[5]           ; Clk                            ; 9.653  ; 9.653  ; Fall       ; Clk                            ;
;  IR_out[6]           ; Clk                            ; 11.178 ; 11.178 ; Fall       ; Clk                            ;
;  IR_out[7]           ; Clk                            ; 9.085  ; 9.085  ; Fall       ; Clk                            ;
;  IR_out[8]           ; Clk                            ; 11.178 ; 11.178 ; Fall       ; Clk                            ;
;  IR_out[9]           ; Clk                            ; 10.048 ; 10.048 ; Fall       ; Clk                            ;
;  IR_out[10]          ; Clk                            ; 9.279  ; 9.279  ; Fall       ; Clk                            ;
;  IR_out[11]          ; Clk                            ; 8.569  ; 8.569  ; Fall       ; Clk                            ;
;  IR_out[12]          ; Clk                            ; 9.615  ; 9.615  ; Fall       ; Clk                            ;
;  IR_out[13]          ; Clk                            ; 8.476  ; 8.476  ; Fall       ; Clk                            ;
;  IR_out[14]          ; Clk                            ; 10.417 ; 10.417 ; Fall       ; Clk                            ;
;  IR_out[15]          ; Clk                            ; 11.178 ; 11.178 ; Fall       ; Clk                            ;
;  IR_out[16]          ; Clk                            ; 8.800  ; 8.800  ; Fall       ; Clk                            ;
;  IR_out[17]          ; Clk                            ; 8.119  ; 8.119  ; Fall       ; Clk                            ;
;  IR_out[18]          ; Clk                            ; 9.140  ; 9.140  ; Fall       ; Clk                            ;
;  IR_out[19]          ; Clk                            ; 9.041  ; 9.041  ; Fall       ; Clk                            ;
;  IR_out[21]          ; Clk                            ; 10.115 ; 10.115 ; Fall       ; Clk                            ;
;  IR_out[22]          ; Clk                            ; 9.130  ; 9.130  ; Fall       ; Clk                            ;
;  IR_out[23]          ; Clk                            ; 9.439  ; 9.439  ; Fall       ; Clk                            ;
;  IR_out[24]          ; Clk                            ; 9.390  ; 9.390  ; Fall       ; Clk                            ;
;  IR_out[25]          ; Clk                            ; 9.645  ; 9.645  ; Fall       ; Clk                            ;
;  IR_out[26]          ; Clk                            ; 10.062 ; 10.062 ; Fall       ; Clk                            ;
;  IR_out[27]          ; Clk                            ; 10.823 ; 10.823 ; Fall       ; Clk                            ;
;  IR_out[28]          ; Clk                            ; 10.223 ; 10.223 ; Fall       ; Clk                            ;
;  IR_out[29]          ; Clk                            ; 9.014  ; 9.014  ; Fall       ; Clk                            ;
;  IR_out[30]          ; Clk                            ; 9.195  ; 9.195  ; Fall       ; Clk                            ;
;  IR_out[31]          ; Clk                            ; 8.583  ; 8.583  ; Fall       ; Clk                            ;
; Less                 ; Clk                            ; 12.607 ; 12.607 ; Fall       ; Clk                            ;
; Mem_addr_in[*]       ; Clk                            ; 8.785  ; 8.785  ; Fall       ; Clk                            ;
;  Mem_addr_in[0]      ; Clk                            ; 10.401 ; 10.401 ; Fall       ; Clk                            ;
;  Mem_addr_in[1]      ; Clk                            ; 10.312 ; 10.312 ; Fall       ; Clk                            ;
;  Mem_addr_in[2]      ; Clk                            ; 11.044 ; 11.044 ; Fall       ; Clk                            ;
;  Mem_addr_in[3]      ; Clk                            ; 8.785  ; 8.785  ; Fall       ; Clk                            ;
;  Mem_addr_in[4]      ; Clk                            ; 9.065  ; 9.065  ; Fall       ; Clk                            ;
;  Mem_addr_in[5]      ; Clk                            ; 11.352 ; 11.352 ; Fall       ; Clk                            ;
;  Mem_addr_in[6]      ; Clk                            ; 9.952  ; 9.952  ; Fall       ; Clk                            ;
;  Mem_addr_in[7]      ; Clk                            ; 8.853  ; 8.853  ; Fall       ; Clk                            ;
;  Mem_addr_in[8]      ; Clk                            ; 11.172 ; 11.172 ; Fall       ; Clk                            ;
;  Mem_addr_in[9]      ; Clk                            ; 12.046 ; 12.046 ; Fall       ; Clk                            ;
;  Mem_addr_in[10]     ; Clk                            ; 10.416 ; 10.416 ; Fall       ; Clk                            ;
;  Mem_addr_in[11]     ; Clk                            ; 9.939  ; 9.939  ; Fall       ; Clk                            ;
;  Mem_addr_in[12]     ; Clk                            ; 11.656 ; 11.656 ; Fall       ; Clk                            ;
;  Mem_addr_in[13]     ; Clk                            ; 10.141 ; 10.141 ; Fall       ; Clk                            ;
;  Mem_addr_in[14]     ; Clk                            ; 8.934  ; 8.934  ; Fall       ; Clk                            ;
;  Mem_addr_in[15]     ; Clk                            ; 9.788  ; 9.788  ; Fall       ; Clk                            ;
;  Mem_addr_in[16]     ; Clk                            ; 9.199  ; 9.199  ; Fall       ; Clk                            ;
;  Mem_addr_in[17]     ; Clk                            ; 9.812  ; 9.812  ; Fall       ; Clk                            ;
;  Mem_addr_in[18]     ; Clk                            ; 10.584 ; 10.584 ; Fall       ; Clk                            ;
;  Mem_addr_in[19]     ; Clk                            ; 9.592  ; 9.592  ; Fall       ; Clk                            ;
;  Mem_addr_in[20]     ; Clk                            ; 10.318 ; 10.318 ; Fall       ; Clk                            ;
;  Mem_addr_in[21]     ; Clk                            ; 9.259  ; 9.259  ; Fall       ; Clk                            ;
;  Mem_addr_in[22]     ; Clk                            ; 11.498 ; 11.498 ; Fall       ; Clk                            ;
;  Mem_addr_in[23]     ; Clk                            ; 10.459 ; 10.459 ; Fall       ; Clk                            ;
;  Mem_addr_in[24]     ; Clk                            ; 10.568 ; 10.568 ; Fall       ; Clk                            ;
;  Mem_addr_in[25]     ; Clk                            ; 9.927  ; 9.927  ; Fall       ; Clk                            ;
;  Mem_addr_in[26]     ; Clk                            ; 11.263 ; 11.263 ; Fall       ; Clk                            ;
;  Mem_addr_in[27]     ; Clk                            ; 10.458 ; 10.458 ; Fall       ; Clk                            ;
;  Mem_addr_in[28]     ; Clk                            ; 9.396  ; 9.396  ; Fall       ; Clk                            ;
;  Mem_addr_in[29]     ; Clk                            ; 10.646 ; 10.646 ; Fall       ; Clk                            ;
;  Mem_addr_in[30]     ; Clk                            ; 10.631 ; 10.631 ; Fall       ; Clk                            ;
;  Mem_addr_in[31]     ; Clk                            ; 10.870 ; 10.870 ; Fall       ; Clk                            ;
; Mem_data_out[*]      ; Clk                            ; 11.009 ; 11.009 ; Fall       ; Clk                            ;
;  Mem_data_out[0]     ; Clk                            ; 12.941 ; 12.941 ; Fall       ; Clk                            ;
;  Mem_data_out[1]     ; Clk                            ; 12.085 ; 12.085 ; Fall       ; Clk                            ;
;  Mem_data_out[2]     ; Clk                            ; 12.473 ; 12.473 ; Fall       ; Clk                            ;
;  Mem_data_out[3]     ; Clk                            ; 12.463 ; 12.463 ; Fall       ; Clk                            ;
;  Mem_data_out[4]     ; Clk                            ; 12.285 ; 12.285 ; Fall       ; Clk                            ;
;  Mem_data_out[5]     ; Clk                            ; 13.367 ; 13.367 ; Fall       ; Clk                            ;
;  Mem_data_out[6]     ; Clk                            ; 12.785 ; 12.785 ; Fall       ; Clk                            ;
;  Mem_data_out[7]     ; Clk                            ; 11.009 ; 11.009 ; Fall       ; Clk                            ;
;  Mem_data_out[8]     ; Clk                            ; 12.791 ; 12.791 ; Fall       ; Clk                            ;
;  Mem_data_out[9]     ; Clk                            ; 13.256 ; 13.256 ; Fall       ; Clk                            ;
;  Mem_data_out[10]    ; Clk                            ; 11.928 ; 11.928 ; Fall       ; Clk                            ;
;  Mem_data_out[11]    ; Clk                            ; 11.183 ; 11.183 ; Fall       ; Clk                            ;
;  Mem_data_out[12]    ; Clk                            ; 12.036 ; 12.036 ; Fall       ; Clk                            ;
;  Mem_data_out[13]    ; Clk                            ; 12.294 ; 12.294 ; Fall       ; Clk                            ;
;  Mem_data_out[14]    ; Clk                            ; 12.285 ; 12.285 ; Fall       ; Clk                            ;
;  Mem_data_out[15]    ; Clk                            ; 12.785 ; 12.785 ; Fall       ; Clk                            ;
;  Mem_data_out[16]    ; Clk                            ; 11.102 ; 11.102 ; Fall       ; Clk                            ;
;  Mem_data_out[17]    ; Clk                            ; 11.452 ; 11.452 ; Fall       ; Clk                            ;
;  Mem_data_out[18]    ; Clk                            ; 11.647 ; 11.647 ; Fall       ; Clk                            ;
;  Mem_data_out[19]    ; Clk                            ; 12.295 ; 12.295 ; Fall       ; Clk                            ;
;  Mem_data_out[21]    ; Clk                            ; 13.467 ; 13.467 ; Fall       ; Clk                            ;
;  Mem_data_out[22]    ; Clk                            ; 11.601 ; 11.601 ; Fall       ; Clk                            ;
;  Mem_data_out[23]    ; Clk                            ; 12.146 ; 12.146 ; Fall       ; Clk                            ;
;  Mem_data_out[24]    ; Clk                            ; 11.270 ; 11.270 ; Fall       ; Clk                            ;
;  Mem_data_out[25]    ; Clk                            ; 13.842 ; 13.842 ; Fall       ; Clk                            ;
;  Mem_data_out[26]    ; Clk                            ; 12.245 ; 12.245 ; Fall       ; Clk                            ;
;  Mem_data_out[27]    ; Clk                            ; 14.243 ; 14.243 ; Fall       ; Clk                            ;
;  Mem_data_out[28]    ; Clk                            ; 12.879 ; 12.879 ; Fall       ; Clk                            ;
;  Mem_data_out[29]    ; Clk                            ; 13.754 ; 13.754 ; Fall       ; Clk                            ;
;  Mem_data_out[30]    ; Clk                            ; 12.667 ; 12.667 ; Fall       ; Clk                            ;
;  Mem_data_out[31]    ; Clk                            ; 11.629 ; 11.629 ; Fall       ; Clk                            ;
; Mem_data_shift[*]    ; Clk                            ; 10.948 ; 10.948 ; Fall       ; Clk                            ;
;  Mem_data_shift[0]   ; Clk                            ; 12.987 ; 12.987 ; Fall       ; Clk                            ;
;  Mem_data_shift[1]   ; Clk                            ; 11.879 ; 11.879 ; Fall       ; Clk                            ;
;  Mem_data_shift[2]   ; Clk                            ; 12.803 ; 12.803 ; Fall       ; Clk                            ;
;  Mem_data_shift[3]   ; Clk                            ; 11.904 ; 11.904 ; Fall       ; Clk                            ;
;  Mem_data_shift[4]   ; Clk                            ; 12.494 ; 12.494 ; Fall       ; Clk                            ;
;  Mem_data_shift[5]   ; Clk                            ; 11.091 ; 11.091 ; Fall       ; Clk                            ;
;  Mem_data_shift[6]   ; Clk                            ; 11.502 ; 11.502 ; Fall       ; Clk                            ;
;  Mem_data_shift[7]   ; Clk                            ; 11.578 ; 11.578 ; Fall       ; Clk                            ;
;  Mem_data_shift[8]   ; Clk                            ; 12.544 ; 12.544 ; Fall       ; Clk                            ;
;  Mem_data_shift[9]   ; Clk                            ; 13.225 ; 13.225 ; Fall       ; Clk                            ;
;  Mem_data_shift[10]  ; Clk                            ; 10.948 ; 10.948 ; Fall       ; Clk                            ;
;  Mem_data_shift[11]  ; Clk                            ; 11.299 ; 11.299 ; Fall       ; Clk                            ;
;  Mem_data_shift[12]  ; Clk                            ; 12.246 ; 12.246 ; Fall       ; Clk                            ;
;  Mem_data_shift[13]  ; Clk                            ; 11.986 ; 11.986 ; Fall       ; Clk                            ;
;  Mem_data_shift[14]  ; Clk                            ; 11.659 ; 11.659 ; Fall       ; Clk                            ;
;  Mem_data_shift[15]  ; Clk                            ; 12.642 ; 12.642 ; Fall       ; Clk                            ;
;  Mem_data_shift[16]  ; Clk                            ; 15.309 ; 15.309 ; Fall       ; Clk                            ;
;  Mem_data_shift[17]  ; Clk                            ; 13.309 ; 13.309 ; Fall       ; Clk                            ;
;  Mem_data_shift[18]  ; Clk                            ; 11.591 ; 11.591 ; Fall       ; Clk                            ;
;  Mem_data_shift[19]  ; Clk                            ; 13.098 ; 13.098 ; Fall       ; Clk                            ;
;  Mem_data_shift[20]  ; Clk                            ; 12.254 ; 12.254 ; Fall       ; Clk                            ;
;  Mem_data_shift[21]  ; Clk                            ; 12.405 ; 12.405 ; Fall       ; Clk                            ;
;  Mem_data_shift[22]  ; Clk                            ; 14.123 ; 14.123 ; Fall       ; Clk                            ;
;  Mem_data_shift[23]  ; Clk                            ; 12.466 ; 12.466 ; Fall       ; Clk                            ;
;  Mem_data_shift[24]  ; Clk                            ; 13.604 ; 13.604 ; Fall       ; Clk                            ;
;  Mem_data_shift[25]  ; Clk                            ; 13.642 ; 13.642 ; Fall       ; Clk                            ;
;  Mem_data_shift[26]  ; Clk                            ; 11.512 ; 11.512 ; Fall       ; Clk                            ;
;  Mem_data_shift[27]  ; Clk                            ; 12.809 ; 12.809 ; Fall       ; Clk                            ;
;  Mem_data_shift[28]  ; Clk                            ; 11.803 ; 11.803 ; Fall       ; Clk                            ;
;  Mem_data_shift[29]  ; Clk                            ; 11.913 ; 11.913 ; Fall       ; Clk                            ;
;  Mem_data_shift[30]  ; Clk                            ; 11.676 ; 11.676 ; Fall       ; Clk                            ;
;  Mem_data_shift[31]  ; Clk                            ; 12.139 ; 12.139 ; Fall       ; Clk                            ;
; Overflow             ; Clk                            ; 13.313 ; 13.313 ; Fall       ; Clk                            ;
; PC_in[*]             ; Clk                            ; 9.120  ; 9.120  ; Fall       ; Clk                            ;
;  PC_in[0]            ; Clk                            ; 11.400 ; 11.400 ; Fall       ; Clk                            ;
;  PC_in[1]            ; Clk                            ; 10.847 ; 10.847 ; Fall       ; Clk                            ;
;  PC_in[2]            ; Clk                            ; 9.457  ; 9.457  ; Fall       ; Clk                            ;
;  PC_in[3]            ; Clk                            ; 10.961 ; 10.961 ; Fall       ; Clk                            ;
;  PC_in[4]            ; Clk                            ; 11.288 ; 11.288 ; Fall       ; Clk                            ;
;  PC_in[5]            ; Clk                            ; 12.145 ; 12.145 ; Fall       ; Clk                            ;
;  PC_in[6]            ; Clk                            ; 11.539 ; 11.539 ; Fall       ; Clk                            ;
;  PC_in[7]            ; Clk                            ; 11.648 ; 11.648 ; Fall       ; Clk                            ;
;  PC_in[8]            ; Clk                            ; 11.030 ; 11.030 ; Fall       ; Clk                            ;
;  PC_in[9]            ; Clk                            ; 10.083 ; 10.083 ; Fall       ; Clk                            ;
;  PC_in[10]           ; Clk                            ; 10.301 ; 10.301 ; Fall       ; Clk                            ;
;  PC_in[11]           ; Clk                            ; 11.198 ; 11.198 ; Fall       ; Clk                            ;
;  PC_in[12]           ; Clk                            ; 11.940 ; 11.940 ; Fall       ; Clk                            ;
;  PC_in[13]           ; Clk                            ; 10.744 ; 10.744 ; Fall       ; Clk                            ;
;  PC_in[14]           ; Clk                            ; 10.402 ; 10.402 ; Fall       ; Clk                            ;
;  PC_in[15]           ; Clk                            ; 11.322 ; 11.322 ; Fall       ; Clk                            ;
;  PC_in[16]           ; Clk                            ; 11.812 ; 11.812 ; Fall       ; Clk                            ;
;  PC_in[17]           ; Clk                            ; 10.790 ; 10.790 ; Fall       ; Clk                            ;
;  PC_in[18]           ; Clk                            ; 9.780  ; 9.780  ; Fall       ; Clk                            ;
;  PC_in[19]           ; Clk                            ; 11.530 ; 11.530 ; Fall       ; Clk                            ;
;  PC_in[20]           ; Clk                            ; 11.224 ; 11.224 ; Fall       ; Clk                            ;
;  PC_in[21]           ; Clk                            ; 9.832  ; 9.832  ; Fall       ; Clk                            ;
;  PC_in[22]           ; Clk                            ; 11.872 ; 11.872 ; Fall       ; Clk                            ;
;  PC_in[23]           ; Clk                            ; 11.261 ; 11.261 ; Fall       ; Clk                            ;
;  PC_in[24]           ; Clk                            ; 9.910  ; 9.910  ; Fall       ; Clk                            ;
;  PC_in[25]           ; Clk                            ; 12.476 ; 12.476 ; Fall       ; Clk                            ;
;  PC_in[26]           ; Clk                            ; 9.672  ; 9.672  ; Fall       ; Clk                            ;
;  PC_in[27]           ; Clk                            ; 9.713  ; 9.713  ; Fall       ; Clk                            ;
;  PC_in[28]           ; Clk                            ; 10.693 ; 10.693 ; Fall       ; Clk                            ;
;  PC_in[29]           ; Clk                            ; 9.304  ; 9.304  ; Fall       ; Clk                            ;
;  PC_in[30]           ; Clk                            ; 9.120  ; 9.120  ; Fall       ; Clk                            ;
;  PC_in[31]           ; Clk                            ; 9.144  ; 9.144  ; Fall       ; Clk                            ;
; PC_out[*]            ; Clk                            ; 8.290  ; 8.290  ; Fall       ; Clk                            ;
;  PC_out[0]           ; Clk                            ; 8.683  ; 8.683  ; Fall       ; Clk                            ;
;  PC_out[1]           ; Clk                            ; 8.840  ; 8.840  ; Fall       ; Clk                            ;
;  PC_out[2]           ; Clk                            ; 8.988  ; 8.988  ; Fall       ; Clk                            ;
;  PC_out[3]           ; Clk                            ; 9.608  ; 9.608  ; Fall       ; Clk                            ;
;  PC_out[4]           ; Clk                            ; 8.458  ; 8.458  ; Fall       ; Clk                            ;
;  PC_out[5]           ; Clk                            ; 8.779  ; 8.779  ; Fall       ; Clk                            ;
;  PC_out[6]           ; Clk                            ; 8.706  ; 8.706  ; Fall       ; Clk                            ;
;  PC_out[7]           ; Clk                            ; 9.442  ; 9.442  ; Fall       ; Clk                            ;
;  PC_out[8]           ; Clk                            ; 8.577  ; 8.577  ; Fall       ; Clk                            ;
;  PC_out[9]           ; Clk                            ; 9.604  ; 9.604  ; Fall       ; Clk                            ;
;  PC_out[10]          ; Clk                            ; 9.664  ; 9.664  ; Fall       ; Clk                            ;
;  PC_out[11]          ; Clk                            ; 9.265  ; 9.265  ; Fall       ; Clk                            ;
;  PC_out[12]          ; Clk                            ; 9.567  ; 9.567  ; Fall       ; Clk                            ;
;  PC_out[13]          ; Clk                            ; 8.403  ; 8.403  ; Fall       ; Clk                            ;
;  PC_out[14]          ; Clk                            ; 8.890  ; 8.890  ; Fall       ; Clk                            ;
;  PC_out[15]          ; Clk                            ; 8.415  ; 8.415  ; Fall       ; Clk                            ;
;  PC_out[16]          ; Clk                            ; 8.436  ; 8.436  ; Fall       ; Clk                            ;
;  PC_out[17]          ; Clk                            ; 8.899  ; 8.899  ; Fall       ; Clk                            ;
;  PC_out[18]          ; Clk                            ; 9.040  ; 9.040  ; Fall       ; Clk                            ;
;  PC_out[19]          ; Clk                            ; 8.711  ; 8.711  ; Fall       ; Clk                            ;
;  PC_out[20]          ; Clk                            ; 8.653  ; 8.653  ; Fall       ; Clk                            ;
;  PC_out[21]          ; Clk                            ; 9.870  ; 9.870  ; Fall       ; Clk                            ;
;  PC_out[22]          ; Clk                            ; 8.733  ; 8.733  ; Fall       ; Clk                            ;
;  PC_out[23]          ; Clk                            ; 10.372 ; 10.372 ; Fall       ; Clk                            ;
;  PC_out[24]          ; Clk                            ; 8.290  ; 8.290  ; Fall       ; Clk                            ;
;  PC_out[25]          ; Clk                            ; 8.466  ; 8.466  ; Fall       ; Clk                            ;
;  PC_out[26]          ; Clk                            ; 10.630 ; 10.630 ; Fall       ; Clk                            ;
;  PC_out[27]          ; Clk                            ; 9.960  ; 9.960  ; Fall       ; Clk                            ;
;  PC_out[28]          ; Clk                            ; 9.349  ; 9.349  ; Fall       ; Clk                            ;
;  PC_out[29]          ; Clk                            ; 9.674  ; 9.674  ; Fall       ; Clk                            ;
;  PC_out[30]          ; Clk                            ; 9.739  ; 9.739  ; Fall       ; Clk                            ;
;  PC_out[31]          ; Clk                            ; 9.970  ; 9.970  ; Fall       ; Clk                            ;
; PC_write_en          ; Clk                            ; 13.461 ; 13.461 ; Fall       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 9.845  ; 9.845  ; Fall       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 11.578 ; 11.578 ; Fall       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 9.845  ; 9.845  ; Fall       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 11.121 ; 11.121 ; Fall       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 10.491 ; 10.491 ; Fall       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 10.573 ; 10.573 ; Fall       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 8.929  ; 8.929  ; Fall       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 11.490 ; 11.490 ; Fall       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 10.852 ; 10.852 ; Fall       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 10.370 ; 10.370 ; Fall       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 11.252 ; 11.252 ; Fall       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 10.630 ; 10.630 ; Fall       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 9.929  ; 9.929  ; Fall       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 11.058 ; 11.058 ; Fall       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 12.148 ; 12.148 ; Fall       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 10.902 ; 10.902 ; Fall       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 12.170 ; 12.170 ; Fall       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 10.934 ; 10.934 ; Fall       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 9.667  ; 9.667  ; Fall       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 11.053 ; 11.053 ; Fall       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 11.622 ; 11.622 ; Fall       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 9.842  ; 9.842  ; Fall       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 9.974  ; 9.974  ; Fall       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 10.173 ; 10.173 ; Fall       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 12.693 ; 12.693 ; Fall       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 11.253 ; 11.253 ; Fall       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 9.798  ; 9.798  ; Fall       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 9.695  ; 9.695  ; Fall       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 9.449  ; 9.449  ; Fall       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 11.070 ; 11.070 ; Fall       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 11.540 ; 11.540 ; Fall       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 12.843 ; 12.843 ; Fall       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 12.028 ; 12.028 ; Fall       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 11.682 ; 11.682 ; Fall       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 8.929  ; 8.929  ; Fall       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 10.609 ; 10.609 ; Fall       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 11.127 ; 11.127 ; Fall       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 10.255 ; 10.255 ; Fall       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 13.079 ; 13.079 ; Fall       ; Clk                            ;
; Reg_data_shift[*]    ; Clk                            ; 10.120 ; 10.120 ; Fall       ; Clk                            ;
;  Reg_data_shift[0]   ; Clk                            ; 12.057 ; 12.057 ; Fall       ; Clk                            ;
;  Reg_data_shift[1]   ; Clk                            ; 11.329 ; 11.329 ; Fall       ; Clk                            ;
;  Reg_data_shift[2]   ; Clk                            ; 12.656 ; 12.656 ; Fall       ; Clk                            ;
;  Reg_data_shift[3]   ; Clk                            ; 13.205 ; 13.205 ; Fall       ; Clk                            ;
;  Reg_data_shift[4]   ; Clk                            ; 11.731 ; 11.731 ; Fall       ; Clk                            ;
;  Reg_data_shift[5]   ; Clk                            ; 10.969 ; 10.969 ; Fall       ; Clk                            ;
;  Reg_data_shift[6]   ; Clk                            ; 11.035 ; 11.035 ; Fall       ; Clk                            ;
;  Reg_data_shift[7]   ; Clk                            ; 12.888 ; 12.888 ; Fall       ; Clk                            ;
;  Reg_data_shift[8]   ; Clk                            ; 11.630 ; 11.630 ; Fall       ; Clk                            ;
;  Reg_data_shift[9]   ; Clk                            ; 11.923 ; 11.923 ; Fall       ; Clk                            ;
;  Reg_data_shift[10]  ; Clk                            ; 12.877 ; 12.877 ; Fall       ; Clk                            ;
;  Reg_data_shift[11]  ; Clk                            ; 11.107 ; 11.107 ; Fall       ; Clk                            ;
;  Reg_data_shift[12]  ; Clk                            ; 11.649 ; 11.649 ; Fall       ; Clk                            ;
;  Reg_data_shift[13]  ; Clk                            ; 11.178 ; 11.178 ; Fall       ; Clk                            ;
;  Reg_data_shift[14]  ; Clk                            ; 12.732 ; 12.732 ; Fall       ; Clk                            ;
;  Reg_data_shift[15]  ; Clk                            ; 11.713 ; 11.713 ; Fall       ; Clk                            ;
;  Reg_data_shift[16]  ; Clk                            ; 10.120 ; 10.120 ; Fall       ; Clk                            ;
;  Reg_data_shift[17]  ; Clk                            ; 12.908 ; 12.908 ; Fall       ; Clk                            ;
;  Reg_data_shift[18]  ; Clk                            ; 12.832 ; 12.832 ; Fall       ; Clk                            ;
;  Reg_data_shift[19]  ; Clk                            ; 14.022 ; 14.022 ; Fall       ; Clk                            ;
;  Reg_data_shift[20]  ; Clk                            ; 10.841 ; 10.841 ; Fall       ; Clk                            ;
;  Reg_data_shift[21]  ; Clk                            ; 12.732 ; 12.732 ; Fall       ; Clk                            ;
;  Reg_data_shift[22]  ; Clk                            ; 11.771 ; 11.771 ; Fall       ; Clk                            ;
;  Reg_data_shift[23]  ; Clk                            ; 12.146 ; 12.146 ; Fall       ; Clk                            ;
;  Reg_data_shift[24]  ; Clk                            ; 12.523 ; 12.523 ; Fall       ; Clk                            ;
;  Reg_data_shift[25]  ; Clk                            ; 12.390 ; 12.390 ; Fall       ; Clk                            ;
;  Reg_data_shift[26]  ; Clk                            ; 13.135 ; 13.135 ; Fall       ; Clk                            ;
;  Reg_data_shift[27]  ; Clk                            ; 13.534 ; 13.534 ; Fall       ; Clk                            ;
;  Reg_data_shift[28]  ; Clk                            ; 10.762 ; 10.762 ; Fall       ; Clk                            ;
;  Reg_data_shift[29]  ; Clk                            ; 11.628 ; 11.628 ; Fall       ; Clk                            ;
;  Reg_data_shift[30]  ; Clk                            ; 13.093 ; 13.093 ; Fall       ; Clk                            ;
;  Reg_data_shift[31]  ; Clk                            ; 13.441 ; 13.441 ; Fall       ; Clk                            ;
; Rs_addr[*]           ; Clk                            ; 9.130  ; 9.130  ; Fall       ; Clk                            ;
;  Rs_addr[0]          ; Clk                            ; 9.873  ; 9.873  ; Fall       ; Clk                            ;
;  Rs_addr[1]          ; Clk                            ; 9.130  ; 9.130  ; Fall       ; Clk                            ;
;  Rs_addr[2]          ; Clk                            ; 9.429  ; 9.429  ; Fall       ; Clk                            ;
;  Rs_addr[3]          ; Clk                            ; 9.209  ; 9.209  ; Fall       ; Clk                            ;
;  Rs_addr[4]          ; Clk                            ; 9.685  ; 9.685  ; Fall       ; Clk                            ;
; Rs_out[*]            ; Clk                            ; 9.714  ; 9.714  ; Fall       ; Clk                            ;
;  Rs_out[0]           ; Clk                            ; 9.758  ; 9.758  ; Fall       ; Clk                            ;
;  Rs_out[1]           ; Clk                            ; 10.037 ; 10.037 ; Fall       ; Clk                            ;
;  Rs_out[2]           ; Clk                            ; 12.073 ; 12.073 ; Fall       ; Clk                            ;
;  Rs_out[3]           ; Clk                            ; 10.865 ; 10.865 ; Fall       ; Clk                            ;
;  Rs_out[4]           ; Clk                            ; 9.856  ; 9.856  ; Fall       ; Clk                            ;
;  Rs_out[5]           ; Clk                            ; 9.714  ; 9.714  ; Fall       ; Clk                            ;
;  Rs_out[6]           ; Clk                            ; 11.202 ; 11.202 ; Fall       ; Clk                            ;
;  Rs_out[7]           ; Clk                            ; 10.885 ; 10.885 ; Fall       ; Clk                            ;
;  Rs_out[8]           ; Clk                            ; 10.017 ; 10.017 ; Fall       ; Clk                            ;
;  Rs_out[9]           ; Clk                            ; 10.256 ; 10.256 ; Fall       ; Clk                            ;
;  Rs_out[10]          ; Clk                            ; 11.045 ; 11.045 ; Fall       ; Clk                            ;
;  Rs_out[11]          ; Clk                            ; 10.698 ; 10.698 ; Fall       ; Clk                            ;
;  Rs_out[12]          ; Clk                            ; 9.790  ; 9.790  ; Fall       ; Clk                            ;
;  Rs_out[13]          ; Clk                            ; 10.297 ; 10.297 ; Fall       ; Clk                            ;
;  Rs_out[14]          ; Clk                            ; 10.710 ; 10.710 ; Fall       ; Clk                            ;
;  Rs_out[15]          ; Clk                            ; 12.938 ; 12.938 ; Fall       ; Clk                            ;
;  Rs_out[16]          ; Clk                            ; 9.902  ; 9.902  ; Fall       ; Clk                            ;
;  Rs_out[17]          ; Clk                            ; 12.918 ; 12.918 ; Fall       ; Clk                            ;
;  Rs_out[18]          ; Clk                            ; 9.853  ; 9.853  ; Fall       ; Clk                            ;
;  Rs_out[19]          ; Clk                            ; 9.790  ; 9.790  ; Fall       ; Clk                            ;
;  Rs_out[20]          ; Clk                            ; 10.876 ; 10.876 ; Fall       ; Clk                            ;
;  Rs_out[21]          ; Clk                            ; 12.928 ; 12.928 ; Fall       ; Clk                            ;
;  Rs_out[22]          ; Clk                            ; 10.619 ; 10.619 ; Fall       ; Clk                            ;
;  Rs_out[23]          ; Clk                            ; 9.800  ; 9.800  ; Fall       ; Clk                            ;
;  Rs_out[24]          ; Clk                            ; 10.642 ; 10.642 ; Fall       ; Clk                            ;
;  Rs_out[25]          ; Clk                            ; 10.233 ; 10.233 ; Fall       ; Clk                            ;
;  Rs_out[26]          ; Clk                            ; 10.205 ; 10.205 ; Fall       ; Clk                            ;
;  Rs_out[27]          ; Clk                            ; 10.169 ; 10.169 ; Fall       ; Clk                            ;
;  Rs_out[28]          ; Clk                            ; 11.919 ; 11.919 ; Fall       ; Clk                            ;
;  Rs_out[29]          ; Clk                            ; 11.487 ; 11.487 ; Fall       ; Clk                            ;
;  Rs_out[30]          ; Clk                            ; 9.885  ; 9.885  ; Fall       ; Clk                            ;
;  Rs_out[31]          ; Clk                            ; 10.832 ; 10.832 ; Fall       ; Clk                            ;
; Rt_addr[*]           ; Clk                            ; 8.988  ; 8.988  ; Fall       ; Clk                            ;
;  Rt_addr[0]          ; Clk                            ; 8.988  ; 8.988  ; Fall       ; Clk                            ;
;  Rt_addr[1]          ; Clk                            ; 9.351  ; 9.351  ; Fall       ; Clk                            ;
;  Rt_addr[2]          ; Clk                            ; 9.674  ; 9.674  ; Fall       ; Clk                            ;
;  Rt_addr[3]          ; Clk                            ; 9.697  ; 9.697  ; Fall       ; Clk                            ;
; Rt_out[*]            ; Clk                            ; 9.821  ; 9.821  ; Fall       ; Clk                            ;
;  Rt_out[0]           ; Clk                            ; 11.643 ; 11.643 ; Fall       ; Clk                            ;
;  Rt_out[1]           ; Clk                            ; 11.125 ; 11.125 ; Fall       ; Clk                            ;
;  Rt_out[2]           ; Clk                            ; 10.583 ; 10.583 ; Fall       ; Clk                            ;
;  Rt_out[3]           ; Clk                            ; 11.117 ; 11.117 ; Fall       ; Clk                            ;
;  Rt_out[4]           ; Clk                            ; 10.841 ; 10.841 ; Fall       ; Clk                            ;
;  Rt_out[5]           ; Clk                            ; 10.500 ; 10.500 ; Fall       ; Clk                            ;
;  Rt_out[6]           ; Clk                            ; 12.249 ; 12.249 ; Fall       ; Clk                            ;
;  Rt_out[7]           ; Clk                            ; 11.107 ; 11.107 ; Fall       ; Clk                            ;
;  Rt_out[8]           ; Clk                            ; 10.679 ; 10.679 ; Fall       ; Clk                            ;
;  Rt_out[9]           ; Clk                            ; 10.983 ; 10.983 ; Fall       ; Clk                            ;
;  Rt_out[10]          ; Clk                            ; 11.563 ; 11.563 ; Fall       ; Clk                            ;
;  Rt_out[11]          ; Clk                            ; 11.311 ; 11.311 ; Fall       ; Clk                            ;
;  Rt_out[12]          ; Clk                            ; 13.902 ; 13.902 ; Fall       ; Clk                            ;
;  Rt_out[13]          ; Clk                            ; 11.549 ; 11.549 ; Fall       ; Clk                            ;
;  Rt_out[14]          ; Clk                            ; 9.881  ; 9.881  ; Fall       ; Clk                            ;
;  Rt_out[15]          ; Clk                            ; 13.724 ; 13.724 ; Fall       ; Clk                            ;
;  Rt_out[16]          ; Clk                            ; 10.989 ; 10.989 ; Fall       ; Clk                            ;
;  Rt_out[17]          ; Clk                            ; 13.721 ; 13.721 ; Fall       ; Clk                            ;
;  Rt_out[18]          ; Clk                            ; 10.581 ; 10.581 ; Fall       ; Clk                            ;
;  Rt_out[19]          ; Clk                            ; 13.892 ; 13.892 ; Fall       ; Clk                            ;
;  Rt_out[20]          ; Clk                            ; 11.116 ; 11.116 ; Fall       ; Clk                            ;
;  Rt_out[21]          ; Clk                            ; 13.721 ; 13.721 ; Fall       ; Clk                            ;
;  Rt_out[22]          ; Clk                            ; 11.763 ; 11.763 ; Fall       ; Clk                            ;
;  Rt_out[23]          ; Clk                            ; 13.570 ; 13.570 ; Fall       ; Clk                            ;
;  Rt_out[24]          ; Clk                            ; 10.701 ; 10.701 ; Fall       ; Clk                            ;
;  Rt_out[25]          ; Clk                            ; 11.837 ; 11.837 ; Fall       ; Clk                            ;
;  Rt_out[26]          ; Clk                            ; 11.832 ; 11.832 ; Fall       ; Clk                            ;
;  Rt_out[27]          ; Clk                            ; 9.821  ; 9.821  ; Fall       ; Clk                            ;
;  Rt_out[28]          ; Clk                            ; 10.333 ; 10.333 ; Fall       ; Clk                            ;
;  Rt_out[29]          ; Clk                            ; 11.458 ; 11.458 ; Fall       ; Clk                            ;
;  Rt_out[30]          ; Clk                            ; 9.951  ; 9.951  ; Fall       ; Clk                            ;
;  Rt_out[31]          ; Clk                            ; 10.949 ; 10.949 ; Fall       ; Clk                            ;
; Shift_out[*]         ; Clk                            ; 10.530 ; 10.530 ; Fall       ; Clk                            ;
;  Shift_out[0]        ; Clk                            ; 11.798 ; 11.798 ; Fall       ; Clk                            ;
;  Shift_out[1]        ; Clk                            ; 12.026 ; 12.026 ; Fall       ; Clk                            ;
;  Shift_out[2]        ; Clk                            ; 11.687 ; 11.687 ; Fall       ; Clk                            ;
;  Shift_out[3]        ; Clk                            ; 11.839 ; 11.839 ; Fall       ; Clk                            ;
;  Shift_out[4]        ; Clk                            ; 11.604 ; 11.604 ; Fall       ; Clk                            ;
;  Shift_out[5]        ; Clk                            ; 10.530 ; 10.530 ; Fall       ; Clk                            ;
;  Shift_out[6]        ; Clk                            ; 11.540 ; 11.540 ; Fall       ; Clk                            ;
;  Shift_out[7]        ; Clk                            ; 11.329 ; 11.329 ; Fall       ; Clk                            ;
;  Shift_out[8]        ; Clk                            ; 13.001 ; 13.001 ; Fall       ; Clk                            ;
;  Shift_out[9]        ; Clk                            ; 12.813 ; 12.813 ; Fall       ; Clk                            ;
;  Shift_out[10]       ; Clk                            ; 10.895 ; 10.895 ; Fall       ; Clk                            ;
;  Shift_out[11]       ; Clk                            ; 11.773 ; 11.773 ; Fall       ; Clk                            ;
;  Shift_out[12]       ; Clk                            ; 11.734 ; 11.734 ; Fall       ; Clk                            ;
;  Shift_out[13]       ; Clk                            ; 12.479 ; 12.479 ; Fall       ; Clk                            ;
;  Shift_out[14]       ; Clk                            ; 12.555 ; 12.555 ; Fall       ; Clk                            ;
;  Shift_out[15]       ; Clk                            ; 11.534 ; 11.534 ; Fall       ; Clk                            ;
;  Shift_out[16]       ; Clk                            ; 12.715 ; 12.715 ; Fall       ; Clk                            ;
;  Shift_out[17]       ; Clk                            ; 12.288 ; 12.288 ; Fall       ; Clk                            ;
;  Shift_out[18]       ; Clk                            ; 12.801 ; 12.801 ; Fall       ; Clk                            ;
;  Shift_out[19]       ; Clk                            ; 12.586 ; 12.586 ; Fall       ; Clk                            ;
;  Shift_out[20]       ; Clk                            ; 13.274 ; 13.274 ; Fall       ; Clk                            ;
;  Shift_out[21]       ; Clk                            ; 12.050 ; 12.050 ; Fall       ; Clk                            ;
;  Shift_out[22]       ; Clk                            ; 13.553 ; 13.553 ; Fall       ; Clk                            ;
;  Shift_out[23]       ; Clk                            ; 12.975 ; 12.975 ; Fall       ; Clk                            ;
;  Shift_out[24]       ; Clk                            ; 12.395 ; 12.395 ; Fall       ; Clk                            ;
;  Shift_out[25]       ; Clk                            ; 11.870 ; 11.870 ; Fall       ; Clk                            ;
;  Shift_out[26]       ; Clk                            ; 11.858 ; 11.858 ; Fall       ; Clk                            ;
;  Shift_out[27]       ; Clk                            ; 12.504 ; 12.504 ; Fall       ; Clk                            ;
;  Shift_out[28]       ; Clk                            ; 11.481 ; 11.481 ; Fall       ; Clk                            ;
;  Shift_out[29]       ; Clk                            ; 11.391 ; 11.391 ; Fall       ; Clk                            ;
;  Shift_out[30]       ; Clk                            ; 11.822 ; 11.822 ; Fall       ; Clk                            ;
;  Shift_out[31]       ; Clk                            ; 11.734 ; 11.734 ; Fall       ; Clk                            ;
; Zero                 ; Clk                            ; 12.539 ; 12.539 ; Fall       ; Clk                            ;
; ALUShift_out[*]      ; Controller:controller|state.S0 ; 11.798 ; 11.798 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[0]     ; Controller:controller|state.S0 ; 14.204 ; 14.204 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[1]     ; Controller:controller|state.S0 ; 11.798 ; 11.798 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[2]     ; Controller:controller|state.S0 ; 14.970 ; 14.970 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[3]     ; Controller:controller|state.S0 ; 13.644 ; 13.644 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[4]     ; Controller:controller|state.S0 ; 15.268 ; 15.268 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[5]     ; Controller:controller|state.S0 ; 12.589 ; 12.589 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[6]     ; Controller:controller|state.S0 ; 13.297 ; 13.297 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[7]     ; Controller:controller|state.S0 ; 14.654 ; 14.654 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[8]     ; Controller:controller|state.S0 ; 11.918 ; 11.918 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[9]     ; Controller:controller|state.S0 ; 13.880 ; 13.880 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[10]    ; Controller:controller|state.S0 ; 14.316 ; 14.316 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[11]    ; Controller:controller|state.S0 ; 14.559 ; 14.559 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[12]    ; Controller:controller|state.S0 ; 12.454 ; 12.454 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[13]    ; Controller:controller|state.S0 ; 12.715 ; 12.715 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[14]    ; Controller:controller|state.S0 ; 12.254 ; 12.254 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[15]    ; Controller:controller|state.S0 ; 14.212 ; 14.212 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[16]    ; Controller:controller|state.S0 ; 13.235 ; 13.235 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[17]    ; Controller:controller|state.S0 ; 13.758 ; 13.758 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[18]    ; Controller:controller|state.S0 ; 12.051 ; 12.051 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[19]    ; Controller:controller|state.S0 ; 14.376 ; 14.376 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[20]    ; Controller:controller|state.S0 ; 13.680 ; 13.680 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[21]    ; Controller:controller|state.S0 ; 13.859 ; 13.859 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[22]    ; Controller:controller|state.S0 ; 14.181 ; 14.181 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[23]    ; Controller:controller|state.S0 ; 13.888 ; 13.888 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[24]    ; Controller:controller|state.S0 ; 12.542 ; 12.542 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[25]    ; Controller:controller|state.S0 ; 13.074 ; 13.074 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[26]    ; Controller:controller|state.S0 ; 13.971 ; 13.971 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[27]    ; Controller:controller|state.S0 ; 13.389 ; 13.389 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[28]    ; Controller:controller|state.S0 ; 14.506 ; 14.506 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[29]    ; Controller:controller|state.S0 ; 14.779 ; 14.779 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[30]    ; Controller:controller|state.S0 ; 14.061 ; 14.061 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[31]    ; Controller:controller|state.S0 ; 12.609 ; 12.609 ; Rise       ; Controller:controller|state.S0 ;
; ALU_out[*]           ; Controller:controller|state.S0 ; 10.333 ; 10.333 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[0]          ; Controller:controller|state.S0 ; 14.496 ; 14.496 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[1]          ; Controller:controller|state.S0 ; 11.618 ; 11.618 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[2]          ; Controller:controller|state.S0 ; 13.561 ; 13.561 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[3]          ; Controller:controller|state.S0 ; 14.231 ; 14.231 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[4]          ; Controller:controller|state.S0 ; 14.314 ; 14.314 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[5]          ; Controller:controller|state.S0 ; 11.552 ; 11.552 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[6]          ; Controller:controller|state.S0 ; 12.728 ; 12.728 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[7]          ; Controller:controller|state.S0 ; 12.483 ; 12.483 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[8]          ; Controller:controller|state.S0 ; 13.005 ; 13.005 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[9]          ; Controller:controller|state.S0 ; 13.170 ; 13.170 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[10]         ; Controller:controller|state.S0 ; 11.915 ; 11.915 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[11]         ; Controller:controller|state.S0 ; 12.734 ; 12.734 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[12]         ; Controller:controller|state.S0 ; 12.017 ; 12.017 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[13]         ; Controller:controller|state.S0 ; 11.740 ; 11.740 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[14]         ; Controller:controller|state.S0 ; 10.333 ; 10.333 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[15]         ; Controller:controller|state.S0 ; 12.933 ; 12.933 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[16]         ; Controller:controller|state.S0 ; 11.761 ; 11.761 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[17]         ; Controller:controller|state.S0 ; 12.622 ; 12.622 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[18]         ; Controller:controller|state.S0 ; 11.348 ; 11.348 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[19]         ; Controller:controller|state.S0 ; 11.398 ; 11.398 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[20]         ; Controller:controller|state.S0 ; 11.621 ; 11.621 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[21]         ; Controller:controller|state.S0 ; 12.037 ; 12.037 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[22]         ; Controller:controller|state.S0 ; 11.601 ; 11.601 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[23]         ; Controller:controller|state.S0 ; 12.396 ; 12.396 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[24]         ; Controller:controller|state.S0 ; 12.651 ; 12.651 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[25]         ; Controller:controller|state.S0 ; 13.655 ; 13.655 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[26]         ; Controller:controller|state.S0 ; 12.565 ; 12.565 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[27]         ; Controller:controller|state.S0 ; 12.696 ; 12.696 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[28]         ; Controller:controller|state.S0 ; 14.872 ; 14.872 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[29]         ; Controller:controller|state.S0 ; 11.717 ; 11.717 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[30]         ; Controller:controller|state.S0 ; 11.570 ; 11.570 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[31]         ; Controller:controller|state.S0 ; 12.911 ; 12.911 ; Rise       ; Controller:controller|state.S0 ;
; B_in[*]              ; Controller:controller|state.S0 ; 9.203  ; 9.203  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[0]             ; Controller:controller|state.S0 ; 9.919  ; 9.919  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[1]             ; Controller:controller|state.S0 ; 10.855 ; 10.855 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[2]             ; Controller:controller|state.S0 ; 9.203  ; 9.203  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[3]             ; Controller:controller|state.S0 ; 9.935  ; 9.935  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[4]             ; Controller:controller|state.S0 ; 9.508  ; 9.508  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[5]             ; Controller:controller|state.S0 ; 10.840 ; 10.840 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[6]             ; Controller:controller|state.S0 ; 10.481 ; 10.481 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[7]             ; Controller:controller|state.S0 ; 9.731  ; 9.731  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[8]             ; Controller:controller|state.S0 ; 10.288 ; 10.288 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[9]             ; Controller:controller|state.S0 ; 11.494 ; 11.494 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[10]            ; Controller:controller|state.S0 ; 9.809  ; 9.809  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[11]            ; Controller:controller|state.S0 ; 10.568 ; 10.568 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[12]            ; Controller:controller|state.S0 ; 10.049 ; 10.049 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[13]            ; Controller:controller|state.S0 ; 11.412 ; 11.412 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[14]            ; Controller:controller|state.S0 ; 9.733  ; 9.733  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[15]            ; Controller:controller|state.S0 ; 9.527  ; 9.527  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[16]            ; Controller:controller|state.S0 ; 9.273  ; 9.273  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[17]            ; Controller:controller|state.S0 ; 9.500  ; 9.500  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[18]            ; Controller:controller|state.S0 ; 10.942 ; 10.942 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[19]            ; Controller:controller|state.S0 ; 10.613 ; 10.613 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[20]            ; Controller:controller|state.S0 ; 10.212 ; 10.212 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[21]            ; Controller:controller|state.S0 ; 11.770 ; 11.770 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[22]            ; Controller:controller|state.S0 ; 12.789 ; 12.789 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[23]            ; Controller:controller|state.S0 ; 10.196 ; 10.196 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[24]            ; Controller:controller|state.S0 ; 10.268 ; 10.268 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[25]            ; Controller:controller|state.S0 ; 11.817 ; 11.817 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[26]            ; Controller:controller|state.S0 ; 10.514 ; 10.514 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[27]            ; Controller:controller|state.S0 ; 11.686 ; 11.686 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[28]            ; Controller:controller|state.S0 ; 10.839 ; 10.839 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[29]            ; Controller:controller|state.S0 ; 11.004 ; 11.004 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[30]            ; Controller:controller|state.S0 ; 12.037 ; 12.037 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[31]            ; Controller:controller|state.S0 ; 10.072 ; 10.072 ; Rise       ; Controller:controller|state.S0 ;
; Less                 ; Controller:controller|state.S0 ; 12.949 ; 12.949 ; Rise       ; Controller:controller|state.S0 ;
; Overflow             ; Controller:controller|state.S0 ; 13.342 ; 13.342 ; Rise       ; Controller:controller|state.S0 ;
; PC_in[*]             ; Controller:controller|state.S0 ; 12.746 ; 12.746 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[0]            ; Controller:controller|state.S0 ; 14.828 ; 14.828 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[1]            ; Controller:controller|state.S0 ; 13.804 ; 13.804 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[2]            ; Controller:controller|state.S0 ; 13.469 ; 13.469 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[3]            ; Controller:controller|state.S0 ; 15.367 ; 15.367 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[4]            ; Controller:controller|state.S0 ; 15.032 ; 15.032 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[5]            ; Controller:controller|state.S0 ; 14.199 ; 14.199 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[6]            ; Controller:controller|state.S0 ; 15.123 ; 15.123 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[7]            ; Controller:controller|state.S0 ; 15.466 ; 15.466 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[8]            ; Controller:controller|state.S0 ; 13.970 ; 13.970 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[9]            ; Controller:controller|state.S0 ; 14.653 ; 14.653 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[10]           ; Controller:controller|state.S0 ; 14.400 ; 14.400 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[11]           ; Controller:controller|state.S0 ; 14.839 ; 14.839 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[12]           ; Controller:controller|state.S0 ; 14.660 ; 14.660 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[13]           ; Controller:controller|state.S0 ; 13.403 ; 13.403 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[14]           ; Controller:controller|state.S0 ; 13.019 ; 13.019 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[15]           ; Controller:controller|state.S0 ; 14.850 ; 14.850 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[16]           ; Controller:controller|state.S0 ; 15.104 ; 15.104 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[17]           ; Controller:controller|state.S0 ; 14.628 ; 14.628 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[18]           ; Controller:controller|state.S0 ; 12.746 ; 12.746 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[19]           ; Controller:controller|state.S0 ; 15.058 ; 15.058 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[20]           ; Controller:controller|state.S0 ; 15.223 ; 15.223 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[21]           ; Controller:controller|state.S0 ; 13.457 ; 13.457 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[22]           ; Controller:controller|state.S0 ; 14.869 ; 14.869 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[23]           ; Controller:controller|state.S0 ; 14.469 ; 14.469 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[24]           ; Controller:controller|state.S0 ; 13.198 ; 13.198 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[25]           ; Controller:controller|state.S0 ; 15.618 ; 15.618 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[26]           ; Controller:controller|state.S0 ; 13.498 ; 13.498 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[27]           ; Controller:controller|state.S0 ; 14.167 ; 14.167 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[28]           ; Controller:controller|state.S0 ; 15.500 ; 15.500 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[29]           ; Controller:controller|state.S0 ; 14.386 ; 14.386 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[30]           ; Controller:controller|state.S0 ; 13.596 ; 13.596 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[31]           ; Controller:controller|state.S0 ; 13.570 ; 13.570 ; Rise       ; Controller:controller|state.S0 ;
; PC_write_en          ; Controller:controller|state.S0 ; 13.803 ; 13.803 ; Rise       ; Controller:controller|state.S0 ;
; RegDt0               ; Controller:controller|state.S0 ; 7.756  ; 7.756  ; Rise       ; Controller:controller|state.S0 ;
; Reg_data_shift[*]    ; Controller:controller|state.S0 ; 8.892  ; 8.892  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S0 ; 10.736 ; 10.736 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S0 ; 9.593  ; 9.593  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S0 ; 11.941 ; 11.941 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S0 ; 12.464 ; 12.464 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S0 ; 10.353 ; 10.353 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S0 ; 9.827  ; 9.827  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S0 ; 10.105 ; 10.105 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S0 ; 12.058 ; 12.058 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S0 ; 11.652 ; 11.652 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S0 ; 11.338 ; 11.338 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S0 ; 12.327 ; 12.327 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S0 ; 9.427  ; 9.427  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S0 ; 10.986 ; 10.986 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S0 ; 10.818 ; 10.818 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S0 ; 11.529 ; 11.529 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S0 ; 10.970 ; 10.970 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S0 ; 8.892  ; 8.892  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S0 ; 11.167 ; 11.167 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S0 ; 12.541 ; 12.541 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S0 ; 12.397 ; 12.397 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S0 ; 9.638  ; 9.638  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S0 ; 11.101 ; 11.101 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S0 ; 10.603 ; 10.603 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S0 ; 11.275 ; 11.275 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S0 ; 11.510 ; 11.510 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S0 ; 11.278 ; 11.278 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S0 ; 12.174 ; 12.174 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S0 ; 12.798 ; 12.798 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S0 ; 8.957  ; 8.957  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S0 ; 10.486 ; 10.486 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S0 ; 11.890 ; 11.890 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S0 ; 12.219 ; 12.219 ; Rise       ; Controller:controller|state.S0 ;
; Rt_addr[*]           ; Controller:controller|state.S0 ; 7.837  ; 7.837  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[0]          ; Controller:controller|state.S0 ; 7.837  ; 7.837  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[1]          ; Controller:controller|state.S0 ; 7.974  ; 7.974  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[2]          ; Controller:controller|state.S0 ; 8.251  ; 8.251  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[3]          ; Controller:controller|state.S0 ; 8.057  ; 8.057  ; Rise       ; Controller:controller|state.S0 ;
; Rt_out[*]            ; Controller:controller|state.S0 ; 8.678  ; 8.678  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[0]           ; Controller:controller|state.S0 ; 10.413 ; 10.413 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[1]           ; Controller:controller|state.S0 ; 9.662  ; 9.662  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[2]           ; Controller:controller|state.S0 ; 9.613  ; 9.613  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[3]           ; Controller:controller|state.S0 ; 9.477  ; 9.477  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[4]           ; Controller:controller|state.S0 ; 8.956  ; 8.956  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[5]           ; Controller:controller|state.S0 ; 9.358  ; 9.358  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[6]           ; Controller:controller|state.S0 ; 10.609 ; 10.609 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[7]           ; Controller:controller|state.S0 ; 9.467  ; 9.467  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[8]           ; Controller:controller|state.S0 ; 8.911  ; 8.911  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[9]           ; Controller:controller|state.S0 ; 9.967  ; 9.967  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[10]          ; Controller:controller|state.S0 ; 9.718  ; 9.718  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[11]          ; Controller:controller|state.S0 ; 9.671  ; 9.671  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[12]          ; Controller:controller|state.S0 ; 11.965 ; 11.965 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[13]          ; Controller:controller|state.S0 ; 9.811  ; 9.811  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[14]          ; Controller:controller|state.S0 ; 8.678  ; 8.678  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[15]          ; Controller:controller|state.S0 ; 12.180 ; 12.180 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[16]          ; Controller:controller|state.S0 ; 9.251  ; 9.251  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[17]          ; Controller:controller|state.S0 ; 12.177 ; 12.177 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[18]          ; Controller:controller|state.S0 ; 8.736  ; 8.736  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[19]          ; Controller:controller|state.S0 ; 11.955 ; 11.955 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[20]          ; Controller:controller|state.S0 ; 9.688  ; 9.688  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[21]          ; Controller:controller|state.S0 ; 12.177 ; 12.177 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[22]          ; Controller:controller|state.S0 ; 9.977  ; 9.977  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[23]          ; Controller:controller|state.S0 ; 11.633 ; 11.633 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[24]          ; Controller:controller|state.S0 ; 9.660  ; 9.660  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[25]          ; Controller:controller|state.S0 ; 11.131 ; 11.131 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[26]          ; Controller:controller|state.S0 ; 11.032 ; 11.032 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[27]          ; Controller:controller|state.S0 ; 9.176  ; 9.176  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[28]          ; Controller:controller|state.S0 ; 9.956  ; 9.956  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[29]          ; Controller:controller|state.S0 ; 10.522 ; 10.522 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[30]          ; Controller:controller|state.S0 ; 9.285  ; 9.285  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[31]          ; Controller:controller|state.S0 ; 10.456 ; 10.456 ; Rise       ; Controller:controller|state.S0 ;
; Shift_out[*]         ; Controller:controller|state.S0 ; 11.194 ; 11.194 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[0]        ; Controller:controller|state.S0 ; 12.183 ; 12.183 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[1]        ; Controller:controller|state.S0 ; 13.399 ; 13.399 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[2]        ; Controller:controller|state.S0 ; 11.967 ; 11.967 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[3]        ; Controller:controller|state.S0 ; 12.782 ; 12.782 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[4]        ; Controller:controller|state.S0 ; 12.826 ; 12.826 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[5]        ; Controller:controller|state.S0 ; 12.249 ; 12.249 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[6]        ; Controller:controller|state.S0 ; 11.404 ; 11.404 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[7]        ; Controller:controller|state.S0 ; 11.688 ; 11.688 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[8]        ; Controller:controller|state.S0 ; 13.894 ; 13.894 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[9]        ; Controller:controller|state.S0 ; 14.515 ; 14.515 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[10]       ; Controller:controller|state.S0 ; 11.194 ; 11.194 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[11]       ; Controller:controller|state.S0 ; 12.941 ; 12.941 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[12]       ; Controller:controller|state.S0 ; 12.845 ; 12.845 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[13]       ; Controller:controller|state.S0 ; 13.773 ; 13.773 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[14]       ; Controller:controller|state.S0 ; 13.421 ; 13.421 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[15]       ; Controller:controller|state.S0 ; 11.864 ; 11.864 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[16]       ; Controller:controller|state.S0 ; 13.096 ; 13.096 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[17]       ; Controller:controller|state.S0 ; 13.433 ; 13.433 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[18]       ; Controller:controller|state.S0 ; 13.257 ; 13.257 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[19]       ; Controller:controller|state.S0 ; 13.617 ; 13.617 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[20]       ; Controller:controller|state.S0 ; 13.720 ; 13.720 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[21]       ; Controller:controller|state.S0 ; 12.992 ; 12.992 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[22]       ; Controller:controller|state.S0 ; 13.538 ; 13.538 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[23]       ; Controller:controller|state.S0 ; 12.905 ; 12.905 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[24]       ; Controller:controller|state.S0 ; 13.414 ; 13.414 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[25]       ; Controller:controller|state.S0 ; 13.434 ; 13.434 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[26]       ; Controller:controller|state.S0 ; 12.501 ; 12.501 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[27]       ; Controller:controller|state.S0 ; 14.136 ; 14.136 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[28]       ; Controller:controller|state.S0 ; 12.573 ; 12.573 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[29]       ; Controller:controller|state.S0 ; 12.701 ; 12.701 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[30]       ; Controller:controller|state.S0 ; 12.570 ; 12.570 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[31]       ; Controller:controller|state.S0 ; 11.825 ; 11.825 ; Rise       ; Controller:controller|state.S0 ;
; Zero                 ; Controller:controller|state.S0 ; 12.732 ; 12.732 ; Rise       ; Controller:controller|state.S0 ;
; state[*]             ; Controller:controller|state.S0 ; 9.123  ;        ; Rise       ; Controller:controller|state.S0 ;
;  state[0]            ; Controller:controller|state.S0 ; 9.123  ;        ; Rise       ; Controller:controller|state.S0 ;
; state[*]             ; Controller:controller|state.S0 ;        ; 9.123  ; Fall       ; Controller:controller|state.S0 ;
;  state[0]            ; Controller:controller|state.S0 ;        ; 9.123  ; Fall       ; Controller:controller|state.S0 ;
; ALUShift_out[*]      ; Controller:controller|state.S6 ; 12.306 ; 12.306 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[0]     ; Controller:controller|state.S6 ; 12.858 ; 12.858 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[1]     ; Controller:controller|state.S6 ; 12.830 ; 12.830 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[2]     ; Controller:controller|state.S6 ; 14.092 ; 14.092 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[3]     ; Controller:controller|state.S6 ; 13.724 ; 13.724 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[4]     ; Controller:controller|state.S6 ; 15.361 ; 15.361 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[5]     ; Controller:controller|state.S6 ; 13.650 ; 13.650 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[6]     ; Controller:controller|state.S6 ; 13.971 ; 13.971 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[7]     ; Controller:controller|state.S6 ; 14.327 ; 14.327 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[8]     ; Controller:controller|state.S6 ; 12.306 ; 12.306 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[9]     ; Controller:controller|state.S6 ; 13.407 ; 13.407 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[10]    ; Controller:controller|state.S6 ; 14.459 ; 14.459 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[11]    ; Controller:controller|state.S6 ; 14.175 ; 14.175 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[12]    ; Controller:controller|state.S6 ; 12.621 ; 12.621 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[13]    ; Controller:controller|state.S6 ; 12.556 ; 12.556 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[14]    ; Controller:controller|state.S6 ; 13.162 ; 13.162 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[15]    ; Controller:controller|state.S6 ; 15.128 ; 15.128 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[16]    ; Controller:controller|state.S6 ; 13.954 ; 13.954 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[17]    ; Controller:controller|state.S6 ; 14.089 ; 14.089 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[18]    ; Controller:controller|state.S6 ; 12.337 ; 12.337 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[19]    ; Controller:controller|state.S6 ; 15.139 ; 15.139 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[20]    ; Controller:controller|state.S6 ; 14.424 ; 14.424 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[21]    ; Controller:controller|state.S6 ; 13.684 ; 13.684 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[22]    ; Controller:controller|state.S6 ; 14.665 ; 14.665 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[23]    ; Controller:controller|state.S6 ; 14.774 ; 14.774 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[24]    ; Controller:controller|state.S6 ; 13.672 ; 13.672 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[25]    ; Controller:controller|state.S6 ; 13.046 ; 13.046 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[26]    ; Controller:controller|state.S6 ; 13.544 ; 13.544 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[27]    ; Controller:controller|state.S6 ; 13.571 ; 13.571 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[28]    ; Controller:controller|state.S6 ; 14.655 ; 14.655 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[29]    ; Controller:controller|state.S6 ; 15.145 ; 15.145 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[30]    ; Controller:controller|state.S6 ; 14.617 ; 14.617 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[31]    ; Controller:controller|state.S6 ; 12.968 ; 12.968 ; Rise       ; Controller:controller|state.S6 ;
; ALU_SrcA             ; Controller:controller|state.S6 ; 10.827 ; 10.827 ; Rise       ; Controller:controller|state.S6 ;
; ALU_SrcB[*]          ; Controller:controller|state.S6 ; 9.399  ; 9.399  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[0]         ; Controller:controller|state.S6 ; 9.816  ; 9.816  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[1]         ; Controller:controller|state.S6 ; 10.893 ; 10.893 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[2]         ; Controller:controller|state.S6 ; 9.399  ; 9.399  ; Rise       ; Controller:controller|state.S6 ;
; ALU_op[*]            ; Controller:controller|state.S6 ; 10.193 ; 10.193 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[0]           ; Controller:controller|state.S6 ; 10.477 ; 10.477 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[1]           ; Controller:controller|state.S6 ; 10.823 ; 10.823 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[2]           ; Controller:controller|state.S6 ; 10.607 ; 10.607 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[3]           ; Controller:controller|state.S6 ; 10.193 ; 10.193 ; Rise       ; Controller:controller|state.S6 ;
; ALU_out[*]           ; Controller:controller|state.S6 ; 11.241 ; 11.241 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[0]          ; Controller:controller|state.S6 ; 12.632 ; 12.632 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[1]          ; Controller:controller|state.S6 ; 12.650 ; 12.650 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[2]          ; Controller:controller|state.S6 ; 12.262 ; 12.262 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[3]          ; Controller:controller|state.S6 ; 14.138 ; 14.138 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[4]          ; Controller:controller|state.S6 ; 14.407 ; 14.407 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[5]          ; Controller:controller|state.S6 ; 12.613 ; 12.613 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[6]          ; Controller:controller|state.S6 ; 13.334 ; 13.334 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[7]          ; Controller:controller|state.S6 ; 11.601 ; 11.601 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[8]          ; Controller:controller|state.S6 ; 13.393 ; 13.393 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[9]          ; Controller:controller|state.S6 ; 12.024 ; 12.024 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[10]         ; Controller:controller|state.S6 ; 12.058 ; 12.058 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[11]         ; Controller:controller|state.S6 ; 12.350 ; 12.350 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[12]         ; Controller:controller|state.S6 ; 12.184 ; 12.184 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[13]         ; Controller:controller|state.S6 ; 11.581 ; 11.581 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[14]         ; Controller:controller|state.S6 ; 11.241 ; 11.241 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[15]         ; Controller:controller|state.S6 ; 13.849 ; 13.849 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[16]         ; Controller:controller|state.S6 ; 12.480 ; 12.480 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[17]         ; Controller:controller|state.S6 ; 12.953 ; 12.953 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[18]         ; Controller:controller|state.S6 ; 11.634 ; 11.634 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[19]         ; Controller:controller|state.S6 ; 12.161 ; 12.161 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[20]         ; Controller:controller|state.S6 ; 12.365 ; 12.365 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[21]         ; Controller:controller|state.S6 ; 11.862 ; 11.862 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[22]         ; Controller:controller|state.S6 ; 12.085 ; 12.085 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[23]         ; Controller:controller|state.S6 ; 12.647 ; 12.647 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[24]         ; Controller:controller|state.S6 ; 13.781 ; 13.781 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[25]         ; Controller:controller|state.S6 ; 13.075 ; 13.075 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[26]         ; Controller:controller|state.S6 ; 12.138 ; 12.138 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[27]         ; Controller:controller|state.S6 ; 12.866 ; 12.866 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[28]         ; Controller:controller|state.S6 ; 15.021 ; 15.021 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[29]         ; Controller:controller|state.S6 ; 12.083 ; 12.083 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[30]         ; Controller:controller|state.S6 ; 12.126 ; 12.126 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[31]         ; Controller:controller|state.S6 ; 11.857 ; 11.857 ; Rise       ; Controller:controller|state.S6 ;
; A_in[*]              ; Controller:controller|state.S6 ; 10.379 ; 10.379 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[0]             ; Controller:controller|state.S6 ; 11.255 ; 11.255 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[1]             ; Controller:controller|state.S6 ; 11.792 ; 11.792 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[2]             ; Controller:controller|state.S6 ; 10.873 ; 10.873 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[3]             ; Controller:controller|state.S6 ; 11.537 ; 11.537 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[4]             ; Controller:controller|state.S6 ; 11.606 ; 11.606 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[5]             ; Controller:controller|state.S6 ; 12.385 ; 12.385 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[6]             ; Controller:controller|state.S6 ; 11.944 ; 11.944 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[7]             ; Controller:controller|state.S6 ; 11.598 ; 11.598 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[8]             ; Controller:controller|state.S6 ; 11.483 ; 11.483 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[9]             ; Controller:controller|state.S6 ; 11.043 ; 11.043 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[10]            ; Controller:controller|state.S6 ; 11.186 ; 11.186 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[11]            ; Controller:controller|state.S6 ; 11.981 ; 11.981 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[12]            ; Controller:controller|state.S6 ; 11.677 ; 11.677 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[13]            ; Controller:controller|state.S6 ; 10.846 ; 10.846 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[14]            ; Controller:controller|state.S6 ; 12.072 ; 12.072 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[15]            ; Controller:controller|state.S6 ; 11.971 ; 11.971 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[16]            ; Controller:controller|state.S6 ; 11.177 ; 11.177 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[17]            ; Controller:controller|state.S6 ; 12.951 ; 12.951 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[18]            ; Controller:controller|state.S6 ; 10.379 ; 10.379 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[19]            ; Controller:controller|state.S6 ; 12.500 ; 12.500 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[20]            ; Controller:controller|state.S6 ; 11.072 ; 11.072 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[21]            ; Controller:controller|state.S6 ; 11.141 ; 11.141 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[22]            ; Controller:controller|state.S6 ; 10.808 ; 10.808 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[23]            ; Controller:controller|state.S6 ; 10.444 ; 10.444 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[24]            ; Controller:controller|state.S6 ; 12.079 ; 12.079 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[25]            ; Controller:controller|state.S6 ; 10.975 ; 10.975 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[26]            ; Controller:controller|state.S6 ; 10.916 ; 10.916 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[27]            ; Controller:controller|state.S6 ; 11.767 ; 11.767 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[28]            ; Controller:controller|state.S6 ; 11.300 ; 11.300 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[29]            ; Controller:controller|state.S6 ; 10.827 ; 10.827 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[30]            ; Controller:controller|state.S6 ; 11.369 ; 11.369 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[31]            ; Controller:controller|state.S6 ; 11.095 ; 11.095 ; Rise       ; Controller:controller|state.S6 ;
; Addreg_write_en      ; Controller:controller|state.S6 ; 10.145 ; 10.145 ; Rise       ; Controller:controller|state.S6 ;
; B_in[*]              ; Controller:controller|state.S6 ; 10.253 ; 10.253 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[0]             ; Controller:controller|state.S6 ; 11.194 ; 11.194 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[1]             ; Controller:controller|state.S6 ; 12.751 ; 12.751 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[2]             ; Controller:controller|state.S6 ; 10.253 ; 10.253 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[3]             ; Controller:controller|state.S6 ; 11.407 ; 11.407 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[4]             ; Controller:controller|state.S6 ; 11.581 ; 11.581 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[5]             ; Controller:controller|state.S6 ; 12.722 ; 12.722 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[6]             ; Controller:controller|state.S6 ; 11.459 ; 11.459 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[7]             ; Controller:controller|state.S6 ; 10.861 ; 10.861 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[8]             ; Controller:controller|state.S6 ; 11.488 ; 11.488 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[9]             ; Controller:controller|state.S6 ; 11.901 ; 11.901 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[10]            ; Controller:controller|state.S6 ; 11.089 ; 11.089 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[11]            ; Controller:controller|state.S6 ; 12.028 ; 12.028 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[12]            ; Controller:controller|state.S6 ; 11.478 ; 11.478 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[13]            ; Controller:controller|state.S6 ; 12.642 ; 12.642 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[14]            ; Controller:controller|state.S6 ; 11.772 ; 11.772 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[15]            ; Controller:controller|state.S6 ; 11.186 ; 11.186 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[16]            ; Controller:controller|state.S6 ; 10.658 ; 10.658 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[17]            ; Controller:controller|state.S6 ; 11.004 ; 11.004 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[18]            ; Controller:controller|state.S6 ; 12.031 ; 12.031 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[19]            ; Controller:controller|state.S6 ; 11.971 ; 11.971 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[20]            ; Controller:controller|state.S6 ; 11.087 ; 11.087 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[21]            ; Controller:controller|state.S6 ; 13.273 ; 13.273 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[22]            ; Controller:controller|state.S6 ; 13.544 ; 13.544 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[23]            ; Controller:controller|state.S6 ; 11.556 ; 11.556 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[24]            ; Controller:controller|state.S6 ; 11.792 ; 11.792 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[25]            ; Controller:controller|state.S6 ; 12.412 ; 12.412 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[26]            ; Controller:controller|state.S6 ; 11.066 ; 11.066 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[27]            ; Controller:controller|state.S6 ; 12.402 ; 12.402 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[28]            ; Controller:controller|state.S6 ; 11.648 ; 11.648 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[29]            ; Controller:controller|state.S6 ; 12.177 ; 12.177 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[30]            ; Controller:controller|state.S6 ; 12.160 ; 12.160 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[31]            ; Controller:controller|state.S6 ; 12.240 ; 12.240 ; Rise       ; Controller:controller|state.S6 ;
; Ex_top               ; Controller:controller|state.S6 ; 9.824  ; 9.824  ; Rise       ; Controller:controller|state.S6 ;
; IR_write_en          ; Controller:controller|state.S6 ; 10.740 ; 10.740 ; Rise       ; Controller:controller|state.S6 ;
; IorD                 ; Controller:controller|state.S6 ; 10.981 ; 10.981 ; Rise       ; Controller:controller|state.S6 ;
; Less                 ; Controller:controller|state.S6 ; 13.159 ; 13.159 ; Rise       ; Controller:controller|state.S6 ;
; Mem_addr_in[*]       ; Controller:controller|state.S6 ; 9.889  ; 9.889  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[0]      ; Controller:controller|state.S6 ; 12.316 ; 12.316 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[1]      ; Controller:controller|state.S6 ; 13.076 ; 13.076 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[2]      ; Controller:controller|state.S6 ; 10.849 ; 10.849 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[3]      ; Controller:controller|state.S6 ; 9.889  ; 9.889  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[4]      ; Controller:controller|state.S6 ; 10.856 ; 10.856 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[5]      ; Controller:controller|state.S6 ; 10.902 ; 10.902 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[6]      ; Controller:controller|state.S6 ; 11.176 ; 11.176 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[7]      ; Controller:controller|state.S6 ; 10.318 ; 10.318 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[8]      ; Controller:controller|state.S6 ; 11.450 ; 11.450 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[9]      ; Controller:controller|state.S6 ; 11.757 ; 11.757 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[10]     ; Controller:controller|state.S6 ; 11.395 ; 11.395 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[11]     ; Controller:controller|state.S6 ; 13.594 ; 13.594 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[12]     ; Controller:controller|state.S6 ; 10.412 ; 10.412 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[13]     ; Controller:controller|state.S6 ; 14.201 ; 14.201 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[14]     ; Controller:controller|state.S6 ; 12.513 ; 12.513 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[15]     ; Controller:controller|state.S6 ; 13.121 ; 13.121 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[16]     ; Controller:controller|state.S6 ; 12.741 ; 12.741 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[17]     ; Controller:controller|state.S6 ; 13.424 ; 13.424 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[18]     ; Controller:controller|state.S6 ; 13.858 ; 13.858 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[19]     ; Controller:controller|state.S6 ; 13.339 ; 13.339 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[20]     ; Controller:controller|state.S6 ; 11.764 ; 11.764 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[21]     ; Controller:controller|state.S6 ; 12.147 ; 12.147 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[22]     ; Controller:controller|state.S6 ; 14.763 ; 14.763 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[23]     ; Controller:controller|state.S6 ; 12.794 ; 12.794 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[24]     ; Controller:controller|state.S6 ; 12.722 ; 12.722 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[25]     ; Controller:controller|state.S6 ; 13.435 ; 13.435 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[26]     ; Controller:controller|state.S6 ; 13.271 ; 13.271 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[27]     ; Controller:controller|state.S6 ; 13.525 ; 13.525 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[28]     ; Controller:controller|state.S6 ; 12.778 ; 12.778 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[29]     ; Controller:controller|state.S6 ; 11.028 ; 11.028 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[30]     ; Controller:controller|state.S6 ; 14.205 ; 14.205 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[31]     ; Controller:controller|state.S6 ; 13.875 ; 13.875 ; Rise       ; Controller:controller|state.S6 ;
; Mem_byte_write[*]    ; Controller:controller|state.S6 ; 10.050 ; 10.050 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[0]   ; Controller:controller|state.S6 ; 10.105 ; 10.105 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[1]   ; Controller:controller|state.S6 ; 10.050 ; 10.050 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[2]   ; Controller:controller|state.S6 ; 10.090 ; 10.090 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[3]   ; Controller:controller|state.S6 ; 10.090 ; 10.090 ; Rise       ; Controller:controller|state.S6 ;
; Mem_data_out[*]      ; Controller:controller|state.S6 ; 11.883 ; 11.883 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[0]     ; Controller:controller|state.S6 ; 14.232 ; 14.232 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[1]     ; Controller:controller|state.S6 ; 14.046 ; 14.046 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[2]     ; Controller:controller|state.S6 ; 13.548 ; 13.548 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[3]     ; Controller:controller|state.S6 ; 13.757 ; 13.757 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[4]     ; Controller:controller|state.S6 ; 13.692 ; 13.692 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[5]     ; Controller:controller|state.S6 ; 13.952 ; 13.952 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[6]     ; Controller:controller|state.S6 ; 14.000 ; 14.000 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[7]     ; Controller:controller|state.S6 ; 13.127 ; 13.127 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[8]     ; Controller:controller|state.S6 ; 14.006 ; 14.006 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[9]     ; Controller:controller|state.S6 ; 14.442 ; 14.442 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[10]    ; Controller:controller|state.S6 ; 14.120 ; 14.120 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[11]    ; Controller:controller|state.S6 ; 13.118 ; 13.118 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[12]    ; Controller:controller|state.S6 ; 13.327 ; 13.327 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[13]    ; Controller:controller|state.S6 ; 13.518 ; 13.518 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[14]    ; Controller:controller|state.S6 ; 13.692 ; 13.692 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[15]    ; Controller:controller|state.S6 ; 14.000 ; 14.000 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[16]    ; Controller:controller|state.S6 ; 12.364 ; 12.364 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[17]    ; Controller:controller|state.S6 ; 13.529 ; 13.529 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[18]    ; Controller:controller|state.S6 ; 12.871 ; 12.871 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[19]    ; Controller:controller|state.S6 ; 13.190 ; 13.190 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[21]    ; Controller:controller|state.S6 ; 14.577 ; 14.577 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[22]    ; Controller:controller|state.S6 ; 13.032 ; 13.032 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[23]    ; Controller:controller|state.S6 ; 13.611 ; 13.611 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[24]    ; Controller:controller|state.S6 ; 11.883 ; 11.883 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[25]    ; Controller:controller|state.S6 ; 15.084 ; 15.084 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[26]    ; Controller:controller|state.S6 ; 13.349 ; 13.349 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[27]    ; Controller:controller|state.S6 ; 15.347 ; 15.347 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[28]    ; Controller:controller|state.S6 ; 14.477 ; 14.477 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[29]    ; Controller:controller|state.S6 ; 14.858 ; 14.858 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[30]    ; Controller:controller|state.S6 ; 13.946 ; 13.946 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[31]    ; Controller:controller|state.S6 ; 12.733 ; 12.733 ; Rise       ; Controller:controller|state.S6 ;
; Mem_data_shift[*]    ; Controller:controller|state.S6 ; 13.603 ; 13.603 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[0]   ; Controller:controller|state.S6 ; 15.261 ; 15.261 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[1]   ; Controller:controller|state.S6 ; 14.462 ; 14.462 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[2]   ; Controller:controller|state.S6 ; 15.146 ; 15.146 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[3]   ; Controller:controller|state.S6 ; 14.026 ; 14.026 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[4]   ; Controller:controller|state.S6 ; 15.258 ; 15.258 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[5]   ; Controller:controller|state.S6 ; 13.855 ; 13.855 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[6]   ; Controller:controller|state.S6 ; 14.203 ; 14.203 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[7]   ; Controller:controller|state.S6 ; 13.603 ; 13.603 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[8]   ; Controller:controller|state.S6 ; 15.581 ; 15.581 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[9]   ; Controller:controller|state.S6 ; 14.894 ; 14.894 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[10]  ; Controller:controller|state.S6 ; 14.562 ; 14.562 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[11]  ; Controller:controller|state.S6 ; 14.785 ; 14.785 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[12]  ; Controller:controller|state.S6 ; 14.585 ; 14.585 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[13]  ; Controller:controller|state.S6 ; 14.717 ; 14.717 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[14]  ; Controller:controller|state.S6 ; 14.445 ; 14.445 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[15]  ; Controller:controller|state.S6 ; 15.775 ; 15.775 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[16]  ; Controller:controller|state.S6 ; 17.379 ; 17.379 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[17]  ; Controller:controller|state.S6 ; 16.637 ; 16.637 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[18]  ; Controller:controller|state.S6 ; 14.917 ; 14.917 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[19]  ; Controller:controller|state.S6 ; 16.423 ; 16.423 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[20]  ; Controller:controller|state.S6 ; 14.838 ; 14.838 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[21]  ; Controller:controller|state.S6 ; 15.813 ; 15.813 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[22]  ; Controller:controller|state.S6 ; 17.175 ; 17.175 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[23]  ; Controller:controller|state.S6 ; 15.511 ; 15.511 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[24]  ; Controller:controller|state.S6 ; 15.887 ; 15.887 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[25]  ; Controller:controller|state.S6 ; 16.303 ; 16.303 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[26]  ; Controller:controller|state.S6 ; 14.927 ; 14.927 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[27]  ; Controller:controller|state.S6 ; 15.524 ; 15.524 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[28]  ; Controller:controller|state.S6 ; 15.206 ; 15.206 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[29]  ; Controller:controller|state.S6 ; 15.192 ; 15.192 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[30]  ; Controller:controller|state.S6 ; 15.004 ; 15.004 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[31]  ; Controller:controller|state.S6 ; 15.239 ; 15.239 ; Rise       ; Controller:controller|state.S6 ;
; MemtoReg[*]          ; Controller:controller|state.S6 ; 9.959  ; 9.959  ; Rise       ; Controller:controller|state.S6 ;
;  MemtoReg[0]         ; Controller:controller|state.S6 ; 9.959  ; 9.959  ; Rise       ; Controller:controller|state.S6 ;
; Overflow             ; Controller:controller|state.S6 ; 14.208 ; 14.208 ; Rise       ; Controller:controller|state.S6 ;
; PC_in[*]             ; Controller:controller|state.S6 ; 10.784 ; 10.784 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[0]            ; Controller:controller|state.S6 ; 12.231 ; 12.231 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[1]            ; Controller:controller|state.S6 ; 13.283 ; 13.283 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[2]            ; Controller:controller|state.S6 ; 10.784 ; 10.784 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[3]            ; Controller:controller|state.S6 ; 14.120 ; 14.120 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[4]            ; Controller:controller|state.S6 ; 14.350 ; 14.350 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[5]            ; Controller:controller|state.S6 ; 13.031 ; 13.031 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[6]            ; Controller:controller|state.S6 ; 13.120 ; 13.120 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[7]            ; Controller:controller|state.S6 ; 13.080 ; 13.080 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[8]            ; Controller:controller|state.S6 ; 13.146 ; 13.146 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[9]            ; Controller:controller|state.S6 ; 11.899 ; 11.899 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[10]           ; Controller:controller|state.S6 ; 12.808 ; 12.808 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[11]           ; Controller:controller|state.S6 ; 12.278 ; 12.278 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[12]           ; Controller:controller|state.S6 ; 12.351 ; 12.351 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[13]           ; Controller:controller|state.S6 ; 11.222 ; 11.222 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[14]           ; Controller:controller|state.S6 ; 11.717 ; 11.717 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[15]           ; Controller:controller|state.S6 ; 13.181 ; 13.181 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[16]           ; Controller:controller|state.S6 ; 13.817 ; 13.817 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[17]           ; Controller:controller|state.S6 ; 12.669 ; 12.669 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[18]           ; Controller:controller|state.S6 ; 11.552 ; 11.552 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[19]           ; Controller:controller|state.S6 ; 13.031 ; 13.031 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[20]           ; Controller:controller|state.S6 ; 13.497 ; 13.497 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[21]           ; Controller:controller|state.S6 ; 11.375 ; 11.375 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[22]           ; Controller:controller|state.S6 ; 13.456 ; 13.456 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[23]           ; Controller:controller|state.S6 ; 13.499 ; 13.499 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[24]           ; Controller:controller|state.S6 ; 11.480 ; 11.480 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[25]           ; Controller:controller|state.S6 ; 13.268 ; 13.268 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[26]           ; Controller:controller|state.S6 ; 11.239 ; 11.239 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[27]           ; Controller:controller|state.S6 ; 11.191 ; 11.191 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[28]           ; Controller:controller|state.S6 ; 13.599 ; 13.599 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[29]           ; Controller:controller|state.S6 ; 12.353 ; 12.353 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[30]           ; Controller:controller|state.S6 ; 11.302 ; 11.302 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[31]           ; Controller:controller|state.S6 ; 12.340 ; 12.340 ; Rise       ; Controller:controller|state.S6 ;
; PC_source[*]         ; Controller:controller|state.S6 ; 9.752  ; 9.752  ; Rise       ; Controller:controller|state.S6 ;
;  PC_source[0]        ; Controller:controller|state.S6 ; 12.541 ; 12.541 ; Rise       ; Controller:controller|state.S6 ;
;  PC_source[1]        ; Controller:controller|state.S6 ; 9.752  ; 9.752  ; Rise       ; Controller:controller|state.S6 ;
; PC_write_cond        ; Controller:controller|state.S6 ; 10.253 ; 10.253 ; Rise       ; Controller:controller|state.S6 ;
; PC_write_en          ; Controller:controller|state.S6 ; 11.551 ; 11.551 ; Rise       ; Controller:controller|state.S6 ;
; Rd_addr[*]           ; Controller:controller|state.S6 ; 10.552 ; 10.552 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[0]          ; Controller:controller|state.S6 ; 11.393 ; 11.393 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[1]          ; Controller:controller|state.S6 ; 11.309 ; 11.309 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[2]          ; Controller:controller|state.S6 ; 13.360 ; 13.360 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[3]          ; Controller:controller|state.S6 ; 12.046 ; 12.046 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[4]          ; Controller:controller|state.S6 ; 10.552 ; 10.552 ; Rise       ; Controller:controller|state.S6 ;
; Rd_in[*]             ; Controller:controller|state.S6 ; 10.684 ; 10.684 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[0]            ; Controller:controller|state.S6 ; 11.877 ; 11.877 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[1]            ; Controller:controller|state.S6 ; 11.572 ; 11.572 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[2]            ; Controller:controller|state.S6 ; 11.319 ; 11.319 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[3]            ; Controller:controller|state.S6 ; 11.373 ; 11.373 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[4]            ; Controller:controller|state.S6 ; 11.937 ; 11.937 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[5]            ; Controller:controller|state.S6 ; 11.486 ; 11.486 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[6]            ; Controller:controller|state.S6 ; 11.255 ; 11.255 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[7]            ; Controller:controller|state.S6 ; 12.261 ; 12.261 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[8]            ; Controller:controller|state.S6 ; 11.840 ; 11.840 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[9]            ; Controller:controller|state.S6 ; 14.252 ; 14.252 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[10]           ; Controller:controller|state.S6 ; 12.149 ; 12.149 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[11]           ; Controller:controller|state.S6 ; 11.567 ; 11.567 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[12]           ; Controller:controller|state.S6 ; 11.330 ; 11.330 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[13]           ; Controller:controller|state.S6 ; 13.652 ; 13.652 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[14]           ; Controller:controller|state.S6 ; 12.867 ; 12.867 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[15]           ; Controller:controller|state.S6 ; 12.674 ; 12.674 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[16]           ; Controller:controller|state.S6 ; 12.252 ; 12.252 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[17]           ; Controller:controller|state.S6 ; 13.637 ; 13.637 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[18]           ; Controller:controller|state.S6 ; 11.763 ; 11.763 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[19]           ; Controller:controller|state.S6 ; 11.002 ; 11.002 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[20]           ; Controller:controller|state.S6 ; 10.978 ; 10.978 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[21]           ; Controller:controller|state.S6 ; 10.720 ; 10.720 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[22]           ; Controller:controller|state.S6 ; 11.794 ; 11.794 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[23]           ; Controller:controller|state.S6 ; 12.346 ; 12.346 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[24]           ; Controller:controller|state.S6 ; 12.713 ; 12.713 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[25]           ; Controller:controller|state.S6 ; 11.520 ; 11.520 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[26]           ; Controller:controller|state.S6 ; 12.055 ; 12.055 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[27]           ; Controller:controller|state.S6 ; 11.222 ; 11.222 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[28]           ; Controller:controller|state.S6 ; 10.684 ; 10.684 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[29]           ; Controller:controller|state.S6 ; 13.913 ; 13.913 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[30]           ; Controller:controller|state.S6 ; 13.296 ; 13.296 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[31]           ; Controller:controller|state.S6 ; 12.838 ; 12.838 ; Rise       ; Controller:controller|state.S6 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S6 ; 12.233 ; 12.233 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S6 ; 12.233 ; 12.233 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S6 ; 12.463 ; 12.463 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S6 ; 12.263 ; 12.263 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S6 ; 12.513 ; 12.513 ; Rise       ; Controller:controller|state.S6 ;
; RegDst[*]            ; Controller:controller|state.S6 ; 10.316 ; 10.316 ; Rise       ; Controller:controller|state.S6 ;
;  RegDst[0]           ; Controller:controller|state.S6 ; 10.316 ; 10.316 ; Rise       ; Controller:controller|state.S6 ;
; Reg_data_shift[*]    ; Controller:controller|state.S6 ; 12.798 ; 12.798 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S6 ; 15.407 ; 15.407 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S6 ; 15.121 ; 15.121 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S6 ; 16.201 ; 16.201 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S6 ; 15.969 ; 15.969 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S6 ; 15.378 ; 15.378 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S6 ; 14.702 ; 14.702 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S6 ; 13.972 ; 13.972 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S6 ; 15.652 ; 15.652 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S6 ; 13.187 ; 13.187 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S6 ; 14.080 ; 14.080 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S6 ; 14.435 ; 14.435 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S6 ; 12.798 ; 12.798 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S6 ; 13.206 ; 13.206 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S6 ; 13.031 ; 13.031 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S6 ; 14.654 ; 14.654 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S6 ; 13.269 ; 13.269 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S6 ; 14.065 ; 14.065 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S6 ; 16.012 ; 16.012 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S6 ; 14.747 ; 14.747 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S6 ; 15.590 ; 15.590 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S6 ; 12.880 ; 12.880 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S6 ; 15.452 ; 15.452 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S6 ; 13.686 ; 13.686 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S6 ; 13.714 ; 13.714 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S6 ; 15.277 ; 15.277 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S6 ; 14.868 ; 14.868 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S6 ; 15.368 ; 15.368 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S6 ; 15.767 ; 15.767 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S6 ; 14.061 ; 14.061 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S6 ; 14.942 ; 14.942 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S6 ; 16.784 ; 16.784 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S6 ; 15.674 ; 15.674 ; Rise       ; Controller:controller|state.S6 ;
; Zero                 ; Controller:controller|state.S6 ; 13.211 ; 13.211 ; Rise       ; Controller:controller|state.S6 ;
; condition[*]         ; Controller:controller|state.S6 ; 9.783  ; 9.783  ; Rise       ; Controller:controller|state.S6 ;
;  condition[0]        ; Controller:controller|state.S6 ; 9.783  ; 9.783  ; Rise       ; Controller:controller|state.S6 ;
;  condition[1]        ; Controller:controller|state.S6 ; 9.783  ; 9.783  ; Rise       ; Controller:controller|state.S6 ;
; state[*]             ; Controller:controller|state.S6 ; 8.198  ; 9.909  ; Rise       ; Controller:controller|state.S6 ;
;  state[0]            ; Controller:controller|state.S6 ;        ; 9.909  ; Rise       ; Controller:controller|state.S6 ;
;  state[1]            ; Controller:controller|state.S6 ; 8.863  ;        ; Rise       ; Controller:controller|state.S6 ;
;  state[2]            ; Controller:controller|state.S6 ; 8.198  ;        ; Rise       ; Controller:controller|state.S6 ;
; ALUShift_Sel         ; Controller:controller|state.S6 ; 12.363 ; 12.363 ; Fall       ; Controller:controller|state.S6 ;
; ALUShift_out[*]      ; Controller:controller|state.S6 ; 10.828 ; 10.828 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[0]     ; Controller:controller|state.S6 ; 13.267 ; 13.267 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[1]     ; Controller:controller|state.S6 ; 13.215 ; 13.215 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[2]     ; Controller:controller|state.S6 ; 13.949 ; 13.949 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[3]     ; Controller:controller|state.S6 ; 12.045 ; 12.045 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[4]     ; Controller:controller|state.S6 ; 13.422 ; 13.422 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[5]     ; Controller:controller|state.S6 ; 12.993 ; 12.993 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[6]     ; Controller:controller|state.S6 ; 13.344 ; 13.344 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[7]     ; Controller:controller|state.S6 ; 14.328 ; 14.328 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[8]     ; Controller:controller|state.S6 ; 12.452 ; 12.452 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[9]     ; Controller:controller|state.S6 ; 12.733 ; 12.733 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[10]    ; Controller:controller|state.S6 ; 13.418 ; 13.418 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[11]    ; Controller:controller|state.S6 ; 13.278 ; 13.278 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[12]    ; Controller:controller|state.S6 ; 12.532 ; 12.532 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[13]    ; Controller:controller|state.S6 ; 12.973 ; 12.973 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[14]    ; Controller:controller|state.S6 ; 12.127 ; 12.127 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[15]    ; Controller:controller|state.S6 ; 12.263 ; 12.263 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[16]    ; Controller:controller|state.S6 ; 12.221 ; 12.221 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[17]    ; Controller:controller|state.S6 ; 12.352 ; 12.352 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[18]    ; Controller:controller|state.S6 ; 12.547 ; 12.547 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[19]    ; Controller:controller|state.S6 ; 12.876 ; 12.876 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[20]    ; Controller:controller|state.S6 ; 12.371 ; 12.371 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[21]    ; Controller:controller|state.S6 ; 13.873 ; 13.873 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[22]    ; Controller:controller|state.S6 ; 13.255 ; 13.255 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[23]    ; Controller:controller|state.S6 ; 12.610 ; 12.610 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[24]    ; Controller:controller|state.S6 ; 12.762 ; 12.762 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[25]    ; Controller:controller|state.S6 ; 12.075 ; 12.075 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[26]    ; Controller:controller|state.S6 ; 13.600 ; 13.600 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[27]    ; Controller:controller|state.S6 ; 11.531 ; 11.531 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[28]    ; Controller:controller|state.S6 ; 12.213 ; 12.213 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[29]    ; Controller:controller|state.S6 ; 12.180 ; 12.180 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[30]    ; Controller:controller|state.S6 ; 12.805 ; 12.805 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[31]    ; Controller:controller|state.S6 ; 10.828 ; 10.828 ; Fall       ; Controller:controller|state.S6 ;
; PC_in[*]             ; Controller:controller|state.S6 ; 11.787 ; 11.787 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[0]            ; Controller:controller|state.S6 ; 13.737 ; 13.737 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[1]            ; Controller:controller|state.S6 ; 15.228 ; 15.228 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[2]            ; Controller:controller|state.S6 ; 12.391 ; 12.391 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[3]            ; Controller:controller|state.S6 ; 13.596 ; 13.596 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[4]            ; Controller:controller|state.S6 ; 13.353 ; 13.353 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[5]            ; Controller:controller|state.S6 ; 13.440 ; 13.440 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[6]            ; Controller:controller|state.S6 ; 15.170 ; 15.170 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[7]            ; Controller:controller|state.S6 ; 15.140 ; 15.140 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[8]            ; Controller:controller|state.S6 ; 14.504 ; 14.504 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[9]            ; Controller:controller|state.S6 ; 13.506 ; 13.506 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[10]           ; Controller:controller|state.S6 ; 13.502 ; 13.502 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[11]           ; Controller:controller|state.S6 ; 13.558 ; 13.558 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[12]           ; Controller:controller|state.S6 ; 14.738 ; 14.738 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[13]           ; Controller:controller|state.S6 ; 13.661 ; 13.661 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[14]           ; Controller:controller|state.S6 ; 12.892 ; 12.892 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[15]           ; Controller:controller|state.S6 ; 12.901 ; 12.901 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[16]           ; Controller:controller|state.S6 ; 14.090 ; 14.090 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[17]           ; Controller:controller|state.S6 ; 13.222 ; 13.222 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[18]           ; Controller:controller|state.S6 ; 13.242 ; 13.242 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[19]           ; Controller:controller|state.S6 ; 13.558 ; 13.558 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[20]           ; Controller:controller|state.S6 ; 13.914 ; 13.914 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[21]           ; Controller:controller|state.S6 ; 13.471 ; 13.471 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[22]           ; Controller:controller|state.S6 ; 13.943 ; 13.943 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[23]           ; Controller:controller|state.S6 ; 13.191 ; 13.191 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[24]           ; Controller:controller|state.S6 ; 13.418 ; 13.418 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[25]           ; Controller:controller|state.S6 ; 14.619 ; 14.619 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[26]           ; Controller:controller|state.S6 ; 13.127 ; 13.127 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[27]           ; Controller:controller|state.S6 ; 12.309 ; 12.309 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[28]           ; Controller:controller|state.S6 ; 13.207 ; 13.207 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[29]           ; Controller:controller|state.S6 ; 11.787 ; 11.787 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[30]           ; Controller:controller|state.S6 ; 12.340 ; 12.340 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[31]           ; Controller:controller|state.S6 ; 11.789 ; 11.789 ; Fall       ; Controller:controller|state.S6 ;
; Shift_amountSrc      ; Controller:controller|state.S6 ; 9.635  ; 9.635  ; Fall       ; Controller:controller|state.S6 ;
; Shift_op[*]          ; Controller:controller|state.S6 ; 9.777  ; 9.777  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_op[0]         ; Controller:controller|state.S6 ; 10.366 ; 10.366 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_op[1]         ; Controller:controller|state.S6 ; 9.777  ; 9.777  ; Fall       ; Controller:controller|state.S6 ;
; Shift_out[*]         ; Controller:controller|state.S6 ; 11.830 ; 11.830 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[0]        ; Controller:controller|state.S6 ; 12.805 ; 12.805 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[1]        ; Controller:controller|state.S6 ; 13.326 ; 13.326 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[2]        ; Controller:controller|state.S6 ; 12.883 ; 12.883 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[3]        ; Controller:controller|state.S6 ; 13.139 ; 13.139 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[4]        ; Controller:controller|state.S6 ; 12.904 ; 12.904 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[5]        ; Controller:controller|state.S6 ; 11.830 ; 11.830 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[6]        ; Controller:controller|state.S6 ; 12.416 ; 12.416 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[7]        ; Controller:controller|state.S6 ; 12.629 ; 12.629 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[8]        ; Controller:controller|state.S6 ; 14.157 ; 14.157 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[9]        ; Controller:controller|state.S6 ; 14.113 ; 14.113 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[10]       ; Controller:controller|state.S6 ; 11.856 ; 11.856 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[11]       ; Controller:controller|state.S6 ; 13.073 ; 13.073 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[12]       ; Controller:controller|state.S6 ; 12.771 ; 12.771 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[13]       ; Controller:controller|state.S6 ; 13.732 ; 13.732 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[14]       ; Controller:controller|state.S6 ; 13.504 ; 13.504 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[15]       ; Controller:controller|state.S6 ; 12.753 ; 12.753 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[16]       ; Controller:controller|state.S6 ; 13.514 ; 13.514 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[17]       ; Controller:controller|state.S6 ; 12.922 ; 12.922 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[18]       ; Controller:controller|state.S6 ; 13.408 ; 13.408 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[19]       ; Controller:controller|state.S6 ; 13.568 ; 13.568 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[20]       ; Controller:controller|state.S6 ; 13.993 ; 13.993 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[21]       ; Controller:controller|state.S6 ; 13.127 ; 13.127 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[22]       ; Controller:controller|state.S6 ; 13.720 ; 13.720 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[23]       ; Controller:controller|state.S6 ; 13.116 ; 13.116 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[24]       ; Controller:controller|state.S6 ; 13.357 ; 13.357 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[25]       ; Controller:controller|state.S6 ; 12.923 ; 12.923 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[26]       ; Controller:controller|state.S6 ; 12.622 ; 12.622 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[27]       ; Controller:controller|state.S6 ; 13.637 ; 13.637 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[28]       ; Controller:controller|state.S6 ; 12.201 ; 12.201 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[29]       ; Controller:controller|state.S6 ; 12.547 ; 12.547 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[30]       ; Controller:controller|state.S6 ; 12.064 ; 12.064 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[31]       ; Controller:controller|state.S6 ; 12.075 ; 12.075 ; Fall       ; Controller:controller|state.S6 ;
; state[*]             ; Controller:controller|state.S6 ; 9.909  ; 8.198  ; Fall       ; Controller:controller|state.S6 ;
;  state[0]            ; Controller:controller|state.S6 ; 9.909  ;        ; Fall       ; Controller:controller|state.S6 ;
;  state[1]            ; Controller:controller|state.S6 ;        ; 8.863  ; Fall       ; Controller:controller|state.S6 ;
;  state[2]            ; Controller:controller|state.S6 ;        ; 8.198  ; Fall       ; Controller:controller|state.S6 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Clk                            ; -8.231 ; -10532.485    ;
; Controller:controller|state.S6 ; -3.863 ; -20.796       ;
; Controller:controller|state.S0 ; -1.955 ; -1.955        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Clk                            ; -1.710 ; -3.427        ;
; Controller:controller|state.S6 ; -1.627 ; -15.007       ;
; Controller:controller|state.S0 ; 1.705  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; Clk                            ; -1.380 ; -2440.380     ;
; Controller:controller|state.S0 ; 0.500  ; 0.000         ;
; Controller:controller|state.S6 ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                         ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -8.231 ; IRegister:iregister|IR_out[23]  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.011      ; 9.274      ;
; -8.155 ; IRegister:iregister|IR_out[23]  ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.023      ; 9.210      ;
; -8.154 ; IRegister:iregister|IR_out[23]  ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.023      ; 9.209      ;
; -8.127 ; IRegister:iregister|IR_out[24]  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.012      ; 9.171      ;
; -8.115 ; MIPS_Register:register|Data~191 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.019      ; 9.166      ;
; -8.072 ; IRegister:iregister|IR_out[22]  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.011      ; 9.115      ;
; -8.066 ; IRegister:iregister|IR_out[23]  ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 9.125      ;
; -8.059 ; IRegister:iregister|IR_out[23]  ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.008      ; 9.099      ;
; -8.051 ; IRegister:iregister|IR_out[24]  ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.024      ; 9.107      ;
; -8.050 ; IRegister:iregister|IR_out[24]  ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.024      ; 9.106      ;
; -8.039 ; MIPS_Register:register|Data~191 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.031      ; 9.102      ;
; -8.038 ; MIPS_Register:register|Data~191 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.031      ; 9.101      ;
; -7.996 ; IRegister:iregister|IR_out[22]  ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.023      ; 9.051      ;
; -7.995 ; IRegister:iregister|IR_out[22]  ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.023      ; 9.050      ;
; -7.990 ; MIPS_Register:register|Data~158 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.019      ; 9.041      ;
; -7.977 ; IRegister:iregister|IR_out[23]  ; AddrReg:addrReg|AddrReg_out[3] ; Clk          ; Clk         ; 1.000        ; 0.011      ; 9.020      ;
; -7.972 ; MIPS_Register:register|Data~349 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.005      ; 9.009      ;
; -7.967 ; IRegister:iregister|IR_out[23]  ; PC:pc|PC_out[1]                ; Clk          ; Clk         ; 1.000        ; 0.024      ; 9.023      ;
; -7.962 ; IRegister:iregister|IR_out[24]  ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.028      ; 9.022      ;
; -7.957 ; MIPS_Register:register|Data~127 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.016      ; 9.005      ;
; -7.955 ; IRegister:iregister|IR_out[24]  ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.009      ; 8.996      ;
; -7.950 ; MIPS_Register:register|Data~191 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.035      ; 9.017      ;
; -7.943 ; MIPS_Register:register|Data~191 ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.016      ; 8.991      ;
; -7.939 ; MIPS_Register:register|Data~383 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.016      ; 8.987      ;
; -7.930 ; MIPS_Register:register|Data~287 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.020      ; 8.982      ;
; -7.926 ; MIPS_Register:register|Data~155 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.019      ; 8.977      ;
; -7.914 ; MIPS_Register:register|Data~158 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.031      ; 8.977      ;
; -7.913 ; MIPS_Register:register|Data~158 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.031      ; 8.976      ;
; -7.912 ; MIPS_Register:register|Data~350 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.020      ; 8.964      ;
; -7.908 ; MIPS_Register:register|Data~666 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.000      ; 8.940      ;
; -7.907 ; IRegister:iregister|IR_out[22]  ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.027      ; 8.966      ;
; -7.901 ; MIPS_Register:register|Data~671 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.000      ; 8.933      ;
; -7.900 ; IRegister:iregister|IR_out[22]  ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.008      ; 8.940      ;
; -7.899 ; MIPS_Register:register|Data~190 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.019      ; 8.950      ;
; -7.898 ; MIPS_Register:register|Data~186 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.019      ; 8.949      ;
; -7.896 ; MIPS_Register:register|Data~349 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.017      ; 8.945      ;
; -7.895 ; MIPS_Register:register|Data~349 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.017      ; 8.944      ;
; -7.894 ; MIPS_Register:register|Data~351 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.020      ; 8.946      ;
; -7.893 ; MIPS_Register:register|Data~31  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.022      ; 8.947      ;
; -7.891 ; MIPS_Register:register|Data~159 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.019      ; 8.942      ;
; -7.885 ; MIPS_Register:register|Data~189 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.019      ; 8.936      ;
; -7.881 ; MIPS_Register:register|Data~127 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.028      ; 8.941      ;
; -7.880 ; MIPS_Register:register|Data~127 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.028      ; 8.940      ;
; -7.873 ; IRegister:iregister|IR_out[24]  ; AddrReg:addrReg|AddrReg_out[3] ; Clk          ; Clk         ; 1.000        ; 0.012      ; 8.917      ;
; -7.869 ; MIPS_Register:register|Data~668 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.000      ; 8.901      ;
; -7.863 ; MIPS_Register:register|Data~383 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.028      ; 8.923      ;
; -7.863 ; IRegister:iregister|IR_out[24]  ; PC:pc|PC_out[1]                ; Clk          ; Clk         ; 1.000        ; 0.025      ; 8.920      ;
; -7.862 ; MIPS_Register:register|Data~383 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.028      ; 8.922      ;
; -7.861 ; MIPS_Register:register|Data~191 ; AddrReg:addrReg|AddrReg_out[3] ; Clk          ; Clk         ; 1.000        ; 0.019      ; 8.912      ;
; -7.854 ; MIPS_Register:register|Data~287 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.032      ; 8.918      ;
; -7.853 ; MIPS_Register:register|Data~287 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.032      ; 8.917      ;
; -7.851 ; MIPS_Register:register|Data~191 ; PC:pc|PC_out[1]                ; Clk          ; Clk         ; 1.000        ; 0.032      ; 8.915      ;
; -7.850 ; MIPS_Register:register|Data~155 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.031      ; 8.913      ;
; -7.849 ; MIPS_Register:register|Data~155 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.031      ; 8.912      ;
; -7.843 ; MIPS_Register:register|Data~187 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.019      ; 8.894      ;
; -7.842 ; MIPS_Register:register|Data~94  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.017      ; 8.891      ;
; -7.842 ; MIPS_Register:register|Data~156 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.019      ; 8.893      ;
; -7.836 ; MIPS_Register:register|Data~350 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.032      ; 8.900      ;
; -7.835 ; MIPS_Register:register|Data~350 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.032      ; 8.899      ;
; -7.832 ; MIPS_Register:register|Data~666 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.012      ; 8.876      ;
; -7.831 ; MIPS_Register:register|Data~666 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.012      ; 8.875      ;
; -7.829 ; MIPS_Register:register|Data~703 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.011      ; 8.872      ;
; -7.825 ; MIPS_Register:register|Data~671 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.012      ; 8.869      ;
; -7.825 ; MIPS_Register:register|Data~158 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.035      ; 8.892      ;
; -7.824 ; MIPS_Register:register|Data~671 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.012      ; 8.868      ;
; -7.823 ; MIPS_Register:register|Data~669 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.000      ; 8.855      ;
; -7.823 ; MIPS_Register:register|Data~95  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.017      ; 8.872      ;
; -7.823 ; MIPS_Register:register|Data~190 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.031      ; 8.886      ;
; -7.822 ; MIPS_Register:register|Data~186 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.031      ; 8.885      ;
; -7.822 ; MIPS_Register:register|Data~190 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.031      ; 8.885      ;
; -7.821 ; MIPS_Register:register|Data~186 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.031      ; 8.884      ;
; -7.820 ; MIPS_Register:register|Data~447 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.023      ; 8.875      ;
; -7.818 ; MIPS_Register:register|Data~351 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.032      ; 8.882      ;
; -7.818 ; MIPS_Register:register|Data~158 ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.016      ; 8.866      ;
; -7.818 ; IRegister:iregister|IR_out[22]  ; AddrReg:addrReg|AddrReg_out[3] ; Clk          ; Clk         ; 1.000        ; 0.011      ; 8.861      ;
; -7.817 ; MIPS_Register:register|Data~31  ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.034      ; 8.883      ;
; -7.817 ; MIPS_Register:register|Data~351 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.032      ; 8.881      ;
; -7.816 ; MIPS_Register:register|Data~31  ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.034      ; 8.882      ;
; -7.815 ; MIPS_Register:register|Data~159 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.031      ; 8.878      ;
; -7.814 ; MIPS_Register:register|Data~159 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.031      ; 8.877      ;
; -7.809 ; MIPS_Register:register|Data~189 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.031      ; 8.872      ;
; -7.808 ; MIPS_Register:register|Data~189 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.031      ; 8.871      ;
; -7.808 ; IRegister:iregister|IR_out[22]  ; PC:pc|PC_out[1]                ; Clk          ; Clk         ; 1.000        ; 0.024      ; 8.864      ;
; -7.807 ; MIPS_Register:register|Data~349 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.021      ; 8.860      ;
; -7.802 ; MIPS_Register:register|Data~862 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.003      ; 8.837      ;
; -7.800 ; MIPS_Register:register|Data~349 ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.002      ; 8.834      ;
; -7.793 ; MIPS_Register:register|Data~668 ; PC:pc|PC_out[4]                ; Clk          ; Clk         ; 1.000        ; 0.012      ; 8.837      ;
; -7.792 ; MIPS_Register:register|Data~668 ; AddrReg:addrReg|AddrReg_out[4] ; Clk          ; Clk         ; 1.000        ; 0.012      ; 8.836      ;
; -7.792 ; MIPS_Register:register|Data~127 ; PC:pc|PC_out[0]                ; Clk          ; Clk         ; 1.000        ; 0.032      ; 8.856      ;
; -7.791 ; MIPS_Register:register|Data~827 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.010      ; 8.833      ;
; -7.790 ; MIPS_Register:register|Data~445 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.005      ; 8.827      ;
; -7.789 ; MIPS_Register:register|Data~63  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.008      ; 8.829      ;
; -7.789 ; MIPS_Register:register|Data~892 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.018      ; 8.839      ;
; -7.788 ; MIPS_Register:register|Data~30  ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.025      ; 8.845      ;
; -7.785 ; MIPS_Register:register|Data~127 ; PC:pc|PC_out[5]                ; Clk          ; Clk         ; 1.000        ; 0.013      ; 8.830      ;
; -7.784 ; MIPS_Register:register|Data~154 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.019      ; 8.835      ;
; -7.778 ; MIPS_Register:register|Data~795 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; -0.004     ; 8.806      ;
; -7.778 ; MIPS_Register:register|Data~348 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.020      ; 8.830      ;
; -7.776 ; MIPS_Register:register|Data~411 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.022      ; 8.830      ;
; -7.776 ; MIPS_Register:register|Data~188 ; PC:pc|PC_out[3]                ; Clk          ; Clk         ; 1.000        ; 0.019      ; 8.827      ;
+--------+---------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Controller:controller|state.S6'                                                                                                                                                ;
+--------+-----------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.863 ; IRegister:iregister|IR_out[16]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.602      ; 4.573      ;
; -3.842 ; IRegister:iregister|IR_out[17]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.610      ; 4.560      ;
; -3.814 ; MIPS_Register:register|Data~32    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.580      ; 4.502      ;
; -3.793 ; IRegister:iregister|IR_out[22]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.602      ; 4.503      ;
; -3.792 ; MIPS_Register:register|Data~353   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.582      ; 4.482      ;
; -3.750 ; MIPS_Register:register|Data~289   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.583      ; 4.441      ;
; -3.700 ; IRegister:iregister|IR_out[18]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.602      ; 4.410      ;
; -3.699 ; IRegister:iregister|IR_out[19]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.610      ; 4.417      ;
; -3.668 ; MIPS_Register:register|Data~321   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.584      ; 4.360      ;
; -3.648 ; MIPS_Register:register|Data~160   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.585      ; 4.341      ;
; -3.644 ; IRegister:iregister|IR_out[23]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.602      ; 4.354      ;
; -3.642 ; MIPS_Register:register|Data~386   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.583      ; 4.333      ;
; -3.635 ; IRegister:iregister|IR_out[21]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.582      ; 4.325      ;
; -3.597 ; MIPS_Register:register|Data~96    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.585      ; 4.290      ;
; -3.574 ; IRegister:iregister|IR_out[25]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.582      ; 4.264      ;
; -3.554 ; MIPS_Register:register|Data~259   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.585      ; 4.247      ;
; -3.472 ; IRegister:iregister|IR_out[24]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.603      ; 4.183      ;
; -3.469 ; MIPS_Register:register|Data~65    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.585      ; 4.162      ;
; -3.461 ; IRegister:iregister|IR_out[3]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.607      ; 4.176      ;
; -3.459 ; MIPS_Register:register|Data~130   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.585      ; 4.152      ;
; -3.401 ; MIPS_Register:register|Data~960   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.582      ; 4.091      ;
; -3.350 ; MIPS_Register:register|Data~992   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.582      ; 4.040      ;
; -3.346 ; MIPS_Register:register|Data~283   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.593      ; 4.047      ;
; -3.273 ; IRegister:iregister|IR_out[2]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.605      ; 3.986      ;
; -3.242 ; PC:pc|PC_out[4]                   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.579      ; 3.929      ;
; -3.230 ; MIPS_Register:register|Data~27    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.593      ; 3.931      ;
; -3.206 ; IRegister:iregister|IR_out[10]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.602      ; 3.916      ;
; -3.203 ; MIPS_Register:register|Data~666   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.591      ; 3.902      ;
; -3.193 ; MIPS_Register:register|Data~186   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.610      ; 3.911      ;
; -3.191 ; MIPS_Register:register|Data~62    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.599      ; 3.898      ;
; -3.181 ; IRegister:iregister|IR_out[0]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.602      ; 3.891      ;
; -3.154 ; PC:pc|PC_out[10]                  ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.591      ; 3.853      ;
; -3.111 ; MIPS_Register:register|Data~475   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.605      ; 3.824      ;
; -3.101 ; MIPS_Register:register|Data~93    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.608      ; 3.817      ;
; -3.097 ; MIPS_Register:register|Data~155   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.610      ; 3.815      ;
; -3.091 ; MIPS_Register:register|Data~254   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.626      ; 3.825      ;
; -3.089 ; MIPS_Register:register|Data~58    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.599      ; 3.796      ;
; -3.083 ; IRegister:iregister|IR_out[1]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.610      ; 3.801      ;
; -3.079 ; MIPS_Register:register|Data~154   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.610      ; 3.797      ;
; -3.074 ; MIPS_Register:register|Data~121   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.623      ; 3.805      ;
; -3.055 ; IRegister:iregister|IR_out[7]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.575      ; 3.738      ;
; -3.055 ; MIPS_Register:register|Data~57    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.599      ; 3.762      ;
; -3.041 ; MIPS_Register:register|Data~349   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.596      ; 3.745      ;
; -3.037 ; MIPS_Register:register|Data~26    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.613      ; 3.758      ;
; -3.029 ; IRegister:iregister|IR_out[12]    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.602      ; 3.739      ;
; -3.024 ; IRegister:iregister|IR_out[5]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.583      ; 3.715      ;
; -3.022 ; MIPS_Register:register|Data~31    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.613      ; 3.743      ;
; -3.014 ; MIPS_Register:register|Data~187   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.610      ; 3.732      ;
; -3.009 ; MIPS_Register:register|Data~94    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.608      ; 3.725      ;
; -2.998 ; MIPS_Register:register|Data~153   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.610      ; 3.716      ;
; -2.995 ; MIPS_Register:register|Data~409   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.613      ; 3.716      ;
; -2.994 ; MIPS_Register:register|Data~90    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.608      ; 3.710      ;
; -2.982 ; IRegister:iregister|IR_out[6]     ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.602      ; 3.692      ;
; -2.978 ; MIPS_Register:register|Data~314   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.599      ; 3.685      ;
; -2.974 ; MIPS_Register:register|Data~313   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.599      ; 3.681      ;
; -2.972 ; MIPS_Register:register|Data~698   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.602      ; 3.682      ;
; -2.968 ; MIPS_Register:register|Data~510   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.626      ; 3.702      ;
; -2.962 ; MIPS_Register:register|Data~827   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.601      ; 3.671      ;
; -2.961 ; MIPS_Register:register|Data~25    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.613      ; 3.682      ;
; -2.960 ; MIPS_Register:register|Data~318   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.599      ; 3.667      ;
; -2.954 ; MIPS_Register:register|Data~189   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.610      ; 3.672      ;
; -2.952 ; MIPS_Register:register|Data~29    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.582      ; 3.642      ;
; -2.949 ; MIPS_Register:register|Data~795   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.587      ; 3.644      ;
; -2.948 ; MIPS_Register:register|Data~446   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.585      ; 3.641      ;
; -2.947 ; MIPS_Register:register|Data~411   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.613      ; 3.668      ;
; -2.945 ; MIPS_Register:register|Data~382   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.623      ; 3.676      ;
; -2.944 ; MIPS_Register:register|Data~91    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.608      ; 3.660      ;
; -2.936 ; MIPS_Register:register|Data~61    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.599      ; 3.643      ;
; -2.916 ; MIPS_Register:register|Data~126   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.623      ; 3.647      ;
; -2.907 ; MIPS_Register:register|Data~986   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.596      ; 3.611      ;
; -2.900 ; MIPS_Register:register|Data~410   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.613      ; 3.621      ;
; -2.896 ; MIPS_Register:register|Data~152   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.585      ; 3.589      ;
; -2.894 ; MIPS_Register:register|Data~955   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.602      ; 3.604      ;
; -2.892 ; MIPS_Register:register|Data~669   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.591      ; 3.591      ;
; -2.883 ; MIPS_Register:register|Data~344   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.611      ; 3.602      ;
; -2.883 ; MIPS_Register:register|Data~378   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.603      ; 3.594      ;
; -2.876 ; MIPS_Register:register|Data~347   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.611      ; 3.595      ;
; -2.875 ; PC:pc|PC_out[3]                   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.591      ; 3.574      ;
; -2.872 ; MIPS_Register:register|Data~281   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.611      ; 3.591      ;
; -2.871 ; MIPS_Register:register|Data~190   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.610      ; 3.589      ;
; -2.869 ; MIPS_Register:register|Data~222   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.605      ; 3.582      ;
; -2.862 ; MIPS_Register:register|Data~858   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.594      ; 3.564      ;
; -2.862 ; MIPS_Register:register|Data~377   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.622      ; 3.592      ;
; -2.859 ; MIPS_Register:register|Data~445   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.596      ; 3.563      ;
; -2.856 ; MIPS_Register:register|Data~218   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.605      ; 3.569      ;
; -2.843 ; Controller:controller|ALU_SrcB[2] ; Controller:controller|Rd_write_byte_en[0] ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 1.000        ; -0.026     ; 3.425      ;
; -2.841 ; MIPS_Register:register|Data~538   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.587      ; 3.536      ;
; -2.839 ; Controller:controller|ALU_SrcB[1] ; Controller:controller|Rd_write_byte_en[0] ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 1.000        ; -0.037     ; 3.410      ;
; -2.837 ; MIPS_Register:register|Data~59    ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.619      ; 3.564      ;
; -2.836 ; Controller:controller|ALU_SrcB[0] ; Controller:controller|Rd_write_byte_en[0] ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 1.000        ; -0.037     ; 3.407      ;
; -2.834 ; MIPS_Register:register|Data~473   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.608      ; 3.550      ;
; -2.831 ; MIPS_Register:register|Data~346   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.611      ; 3.550      ;
; -2.831 ; MIPS_Register:register|Data~123   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.623      ; 3.562      ;
; -2.827 ; MIPS_Register:register|Data~890   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.609      ; 3.544      ;
; -2.822 ; MIPS_Register:register|Data~893   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.609      ; 3.539      ;
; -2.819 ; MIPS_Register:register|Data~696   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.602      ; 3.529      ;
; -2.818 ; MIPS_Register:register|Data~158   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.610      ; 3.536      ;
; -2.813 ; MIPS_Register:register|Data~953   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.602      ; 3.523      ;
; -2.809 ; MIPS_Register:register|Data~122   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.608      ; 3.525      ;
; -2.805 ; MIPS_Register:register|Data~921   ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.500        ; 0.591      ; 3.504      ;
+--------+-----------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Controller:controller|state.S0'                                                                                                              ;
+--------+--------------------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -1.955 ; IRegister:iregister|IR_out[27] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.500        ; -1.108     ; 0.940      ;
; -1.934 ; IRegister:iregister|IR_out[30] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.500        ; -1.103     ; 0.924      ;
; -1.916 ; IRegister:iregister|IR_out[26] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.500        ; -1.090     ; 0.919      ;
; -1.823 ; IRegister:iregister|IR_out[31] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.500        ; -1.103     ; 0.813      ;
; -1.760 ; IRegister:iregister|IR_out[29] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.500        ; -1.103     ; 0.750      ;
; -1.620 ; IRegister:iregister|IR_out[28] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.500        ; -0.958     ; 0.755      ;
; -1.112 ; Controller:controller|state.S2 ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 1.000        ; -1.103     ; 0.602      ;
+--------+--------------------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                ;
+--------+------------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.710 ; Controller:controller|state.S0     ; Controller:controller|state.S0  ; Controller:controller|state.S0 ; Clk         ; 0.000        ; 1.784      ; 0.367      ;
; -1.210 ; Controller:controller|state.S0     ; Controller:controller|state.S0  ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.784      ; 0.367      ;
; -0.879 ; Controller:controller|state.S0     ; Controller:controller|state.S1  ; Controller:controller|state.S0 ; Clk         ; 0.000        ; 1.783      ; 1.197      ;
; -0.838 ; Controller:controller|state.S6     ; Controller:controller|state.S7  ; Controller:controller|state.S6 ; Clk         ; 0.000        ; 1.781      ; 1.236      ;
; -0.790 ; Controller:controller|state.S6     ; Controller:controller|state.S0  ; Controller:controller|state.S6 ; Clk         ; 0.000        ; 1.784      ; 1.287      ;
; -0.379 ; Controller:controller|state.S0     ; Controller:controller|state.S1  ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.783      ; 1.197      ;
; -0.338 ; Controller:controller|state.S6     ; Controller:controller|state.S7  ; Controller:controller|state.S6 ; Clk         ; -0.500       ; 1.781      ; 1.236      ;
; -0.290 ; Controller:controller|state.S6     ; Controller:controller|state.S0  ; Controller:controller|state.S6 ; Clk         ; -0.500       ; 1.784      ; 1.287      ;
; 0.215  ; Controller:controller|state.S2     ; Controller:controller|state.S2  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~128              ; Memory:memory|ram~128           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~5                ; Memory:memory|ram~5             ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~416              ; Memory:memory|ram~416           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~385              ; Memory:memory|ram~385           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~322              ; Memory:memory|ram~322           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~353              ; Memory:memory|ram~353           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~257              ; Memory:memory|ram~257           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~160              ; Memory:memory|ram~160           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~549              ; Memory:memory|ram~549           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~224              ; Memory:memory|ram~224           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~33               ; Memory:memory|ram~33            ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~65               ; Memory:memory|ram~65            ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~512              ; Memory:memory|ram~512           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~576              ; Memory:memory|ram~576           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~101              ; Memory:memory|ram~101           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~448              ; Memory:memory|ram~448           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~485              ; Memory:memory|ram~485           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~640              ; Memory:memory|ram~640           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MIPS_Register:register|Data~289    ; MIPS_Register:register|Data~289 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MIPS_Register:register|Data~353    ; MIPS_Register:register|Data~353 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MIPS_Register:register|Data~386    ; MIPS_Register:register|Data~386 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MIPS_Register:register|Data~321    ; MIPS_Register:register|Data~321 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MIPS_Register:register|Data~130    ; MIPS_Register:register|Data~130 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MIPS_Register:register|Data~992    ; MIPS_Register:register|Data~992 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MIPS_Register:register|Data~960    ; MIPS_Register:register|Data~960 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MIPS_Register:register|Data~259    ; MIPS_Register:register|Data~259 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MIPS_Register:register|Data~32     ; MIPS_Register:register|Data~32  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MIPS_Register:register|Data~96     ; MIPS_Register:register|Data~96  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MIPS_Register:register|Data~65     ; MIPS_Register:register|Data~65  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~193              ; Memory:memory|ram~193           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Memory:memory|ram~290              ; Memory:memory|ram~290           ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; MIPS_Register:register|Data~160    ; MIPS_Register:register|Data~160 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.413  ; Controller:controller|RegDt0       ; Memory:memory|ram~2681          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.111      ; 1.176      ;
; 0.466  ; PC:pc|PC_out[31]                   ; PC:pc|PC_out[31]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.618      ;
; 0.528  ; PC:pc|PC_out[29]                   ; PC:pc|PC_out[29]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.680      ;
; 0.551  ; PC:pc|PC_out[30]                   ; PC:pc|PC_out[30]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.556  ; AddrReg:addrReg|AddrReg_out[1]     ; PC:pc|PC_out[1]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.609  ; Controller:controller|RegDt0       ; Memory:memory|ram~8189          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.111      ; 1.372      ;
; 0.617  ; PC:pc|PC_out[28]                   ; PC:pc|PC_out[28]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.769      ;
; 0.662  ; Controller:controller|state.S3     ; Controller:controller|state.S4  ; Clk                            ; Clk         ; 0.000        ; -0.001     ; 0.813      ;
; 0.696  ; Controller:controller|state.S2     ; Controller:controller|state.S9  ; Clk                            ; Clk         ; 0.000        ; -0.016     ; 0.832      ;
; 0.720  ; AddrReg:addrReg|AddrReg_out[26]    ; PC:pc|PC_out[26]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.872      ;
; 0.768  ; Controller:controller|state.S2     ; Controller:controller|state.S5  ; Clk                            ; Clk         ; 0.000        ; 0.008      ; 0.928      ;
; 0.774  ; AddrReg:addrReg|AddrReg_out[8]     ; PC:pc|PC_out[8]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.926      ;
; 0.780  ; AddrReg:addrReg|AddrReg_out[2]     ; PC:pc|PC_out[2]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.786  ; Controller:controller|ALUShift_Sel ; AddrReg:addrReg|AddrReg_out[15] ; Controller:controller|state.S6 ; Clk         ; 0.000        ; -0.494     ; 0.444      ;
; 0.793  ; AddrReg:addrReg|AddrReg_out[18]    ; PC:pc|PC_out[18]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.945      ;
; 0.800  ; AddrReg:addrReg|AddrReg_out[30]    ; PC:pc|PC_out[30]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.952      ;
; 0.803  ; AddrReg:addrReg|AddrReg_out[15]    ; PC:pc|PC_out[15]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.955      ;
; 0.805  ; AddrReg:addrReg|AddrReg_out[17]    ; PC:pc|PC_out[17]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.957      ;
; 0.815  ; AddrReg:addrReg|AddrReg_out[20]    ; PC:pc|PC_out[20]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.967      ;
; 0.831  ; PC:pc|PC_out[1]                    ; AddrReg:addrReg|AddrReg_out[1]  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.983      ;
; 0.842  ; AddrReg:addrReg|AddrReg_out[3]     ; PC:pc|PC_out[3]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 0.994      ;
; 0.863  ; Controller:controller|RegDt0       ; Memory:memory|ram~4601          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.101      ; 1.616      ;
; 0.865  ; AddrReg:addrReg|AddrReg_out[9]     ; PC:pc|PC_out[9]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.017      ;
; 0.867  ; Controller:controller|state.S2     ; Controller:controller|state.S12 ; Clk                            ; Clk         ; 0.000        ; 0.008      ; 1.027      ;
; 0.867  ; AddrReg:addrReg|AddrReg_out[4]     ; PC:pc|PC_out[4]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.019      ;
; 0.868  ; AddrReg:addrReg|AddrReg_out[23]    ; PC:pc|PC_out[23]                ; Clk                            ; Clk         ; 0.000        ; 0.035      ; 1.055      ;
; 0.876  ; AddrReg:addrReg|AddrReg_out[16]    ; PC:pc|PC_out[16]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.028      ;
; 0.881  ; Controller:controller|state.S2     ; Controller:controller|state.S0  ; Clk                            ; Clk         ; 0.000        ; -0.026     ; 1.007      ;
; 0.884  ; AddrReg:addrReg|AddrReg_out[22]    ; PC:pc|PC_out[22]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.036      ;
; 0.895  ; AddrReg:addrReg|AddrReg_out[6]     ; PC:pc|PC_out[6]                 ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.900  ; PC:pc|PC_out[13]                   ; AddrReg:addrReg|AddrReg_out[13] ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.901  ; AddrReg:addrReg|AddrReg_out[10]    ; PC:pc|PC_out[10]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.901  ; IRegister:iregister|IR_out[6]      ; PC:pc|PC_out[8]                 ; Clk                            ; Clk         ; 0.000        ; 0.021      ; 1.074      ;
; 0.907  ; Controller:controller|RegDt0       ; Memory:memory|ram~3640          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.103      ; 1.662      ;
; 0.907  ; AddrReg:addrReg|AddrReg_out[21]    ; PC:pc|PC_out[21]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.911  ; AddrReg:addrReg|AddrReg_out[27]    ; PC:pc|PC_out[27]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.937  ; Controller:controller|RegDt0       ; Memory:memory|ram~4316          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.106      ; 1.695      ;
; 0.943  ; Controller:controller|state.S2     ; Controller:controller|state.S6  ; Clk                            ; Clk         ; 0.000        ; -0.027     ; 1.068      ;
; 0.946  ; Controller:controller|state.S2     ; Controller:controller|state.S8  ; Clk                            ; Clk         ; 0.000        ; -0.029     ; 1.069      ;
; 0.953  ; Controller:controller|RegDt0       ; Memory:memory|ram~5113          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.101      ; 1.706      ;
; 0.953  ; Controller:controller|RegDt0       ; Memory:memory|ram~4985          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.101      ; 1.706      ;
; 0.954  ; Controller:controller|RegDt0       ; Memory:memory|ram~7833          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.110      ; 1.716      ;
; 0.956  ; Controller:controller|RegDt0       ; Memory:memory|ram~8095          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.110      ; 1.718      ;
; 0.957  ; AddrReg:addrReg|AddrReg_out[14]    ; PC:pc|PC_out[14]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.962  ; Controller:controller|RegDt0       ; Memory:memory|ram~6649          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.104      ; 1.718      ;
; 0.963  ; Controller:controller|RegDt0       ; Memory:memory|ram~6521          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.104      ; 1.719      ;
; 0.973  ; IRegister:iregister|IR_out[25]     ; PC:pc|PC_out[27]                ; Clk                            ; Clk         ; 0.000        ; -0.004     ; 1.121      ;
; 0.975  ; IRegister:iregister|IR_out[29]     ; Controller:controller|state.S5  ; Clk                            ; Clk         ; -0.500       ; 0.008      ; 0.635      ;
; 0.975  ; PC:pc|PC_out[2]                    ; AddrReg:addrReg|AddrReg_out[2]  ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.127      ;
; 0.977  ; Controller:controller|RegDt0       ; Memory:memory|ram~2937          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.100      ; 1.729      ;
; 0.978  ; AddrReg:addrReg|AddrReg_out[19]    ; PC:pc|PC_out[19]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.130      ;
; 0.980  ; Controller:controller|RegDt0       ; Memory:memory|ram~3065          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.100      ; 1.732      ;
; 0.995  ; AddrReg:addrReg|AddrReg_out[29]    ; PC:pc|PC_out[29]                ; Clk                            ; Clk         ; 0.000        ; 0.000      ; 1.147      ;
; 1.000  ; IRegister:iregister|IR_out[29]     ; Controller:controller|state.S12 ; Clk                            ; Clk         ; -0.500       ; 0.008      ; 0.660      ;
; 1.004  ; IRegister:iregister|IR_out[30]     ; Controller:controller|state.S8  ; Clk                            ; Clk         ; -0.500       ; -0.029     ; 0.627      ;
; 1.005  ; Controller:controller|ALUShift_Sel ; AddrReg:addrReg|AddrReg_out[31] ; Controller:controller|state.S6 ; Clk         ; 0.000        ; -0.496     ; 0.661      ;
; 1.006  ; Controller:controller|ALUShift_Sel ; AddrReg:addrReg|AddrReg_out[29] ; Controller:controller|state.S6 ; Clk         ; 0.000        ; -0.496     ; 0.662      ;
; 1.011  ; Controller:controller|RegDt0       ; Memory:memory|ram~7929          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.108      ; 1.771      ;
; 1.013  ; Controller:controller|RegDt0       ; Memory:memory|ram~7801          ; Controller:controller|state.S0 ; Clk         ; -0.500       ; 1.108      ; 1.773      ;
+--------+------------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Controller:controller|state.S6'                                                                                                                                               ;
+--------+---------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.627 ; Controller:controller|state.S6  ; Controller:controller|Addreg_write_en     ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 2.408      ; 0.922      ;
; -1.437 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[1]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 2.535      ; 1.239      ;
; -1.328 ; Controller:controller|state.S6  ; Controller:controller|Ex_top              ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 2.410      ; 1.223      ;
; -1.281 ; Controller:controller|state.S6  ; Controller:controller|ALUShift_Sel        ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 2.311      ; 1.171      ;
; -1.222 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[3]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 2.501      ; 1.420      ;
; -1.221 ; Controller:controller|state.S6  ; Controller:controller|ALU_SrcB[1]         ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 2.425      ; 1.345      ;
; -1.183 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[0]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 2.500      ; 1.458      ;
; -1.179 ; Controller:controller|state.S6  ; Controller:controller|Shift_op[1]         ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 2.311      ; 1.273      ;
; -1.158 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[2]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 2.480      ; 1.463      ;
; -1.127 ; Controller:controller|state.S6  ; Controller:controller|Addreg_write_en     ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 2.408      ; 0.922      ;
; -1.114 ; Controller:controller|state.S6  ; Controller:controller|Shift_amountSrc     ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 2.355      ; 1.382      ;
; -1.111 ; Controller:controller|state.S6  ; Controller:controller|Shift_op[0]         ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 2.356      ; 1.386      ;
; -0.969 ; Controller:controller|state.S6  ; Controller:controller|ALU_SrcA            ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 0.000        ; 2.434      ; 1.606      ;
; -0.937 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[1]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 2.535      ; 1.239      ;
; -0.828 ; Controller:controller|state.S6  ; Controller:controller|Ex_top              ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 2.410      ; 1.223      ;
; -0.781 ; Controller:controller|state.S6  ; Controller:controller|ALUShift_Sel        ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 2.311      ; 1.171      ;
; -0.722 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[3]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 2.501      ; 1.420      ;
; -0.721 ; Controller:controller|state.S6  ; Controller:controller|ALU_SrcB[1]         ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 2.425      ; 1.345      ;
; -0.683 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[0]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 2.500      ; 1.458      ;
; -0.679 ; Controller:controller|state.S6  ; Controller:controller|Shift_op[1]         ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 2.311      ; 1.273      ;
; -0.658 ; Controller:controller|state.S6  ; Controller:controller|ALU_op[2]           ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 2.480      ; 1.463      ;
; -0.614 ; Controller:controller|state.S6  ; Controller:controller|Shift_amountSrc     ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 2.355      ; 1.382      ;
; -0.611 ; Controller:controller|state.S6  ; Controller:controller|Shift_op[0]         ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 2.356      ; 1.386      ;
; -0.469 ; Controller:controller|state.S6  ; Controller:controller|ALU_SrcA            ; Controller:controller|state.S6 ; Controller:controller|state.S6 ; -0.500       ; 2.434      ; 1.606      ;
; -0.125 ; Controller:controller|state.S9  ; Controller:controller|PC_write_cond       ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.605      ; 0.480      ;
; -0.052 ; Controller:controller|state.S4  ; Controller:controller|MemtoReg[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.549      ; 0.497      ;
; 0.120  ; Controller:controller|state.S5  ; Controller:controller|Mem_byte_write[0]   ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.544      ; 0.664      ;
; 0.123  ; Controller:controller|state.S9  ; Controller:controller|ALU_op[0]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.706      ; 0.829      ;
; 0.141  ; Controller:controller|state.S9  ; Controller:controller|PC_source[0]        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.651      ; 0.792      ;
; 0.186  ; Controller:controller|state.S2  ; Controller:controller|Addreg_write_en     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.598      ; 0.784      ;
; 0.203  ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[2]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.604      ; 0.807      ;
; 0.264  ; Controller:controller|state.S1  ; Controller:controller|IR_write_en         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.208      ; 0.472      ;
; 0.279  ; Controller:controller|state.S2  ; Controller:controller|Ex_top              ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.600      ; 0.879      ;
; 0.283  ; Controller:controller|state.S3  ; Controller:controller|Addreg_write_en     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.589      ; 0.872      ;
; 0.289  ; Controller:controller|state.S7  ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.607      ; 0.896      ;
; 0.361  ; Controller:controller|state.S9  ; Controller:controller|condition[0]        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.118      ; 0.479      ;
; 0.380  ; Controller:controller|state.S1  ; Controller:controller|PC_write            ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.616      ; 0.996      ;
; 0.413  ; IRegister:iregister|IR_out[2]   ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.573      ; 0.986      ;
; 0.417  ; IRegister:iregister|IR_out[2]   ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.572      ; 0.989      ;
; 0.426  ; Controller:controller|state.S2  ; Controller:controller|ALU_op[1]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.725      ; 1.151      ;
; 0.462  ; Controller:controller|state.S4  ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.570      ; 1.032      ;
; 0.473  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALU_SrcB[2]         ; Clk                            ; Controller:controller|state.S6 ; -0.500       ; 0.749      ; 0.722      ;
; 0.514  ; Controller:controller|state.S8  ; Controller:controller|Rd_write_byte_en[0] ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.607      ; 1.121      ;
; 0.552  ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.615      ; 1.167      ;
; 0.555  ; Controller:controller|state.S12 ; Controller:controller|PC_source[1]        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.610      ; 1.165      ;
; 0.608  ; Controller:controller|state.S7  ; Controller:controller|RegDst[0]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.640      ; 1.248      ;
; 0.611  ; IRegister:iregister|IR_out[28]  ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.646      ; 1.257      ;
; 0.619  ; IRegister:iregister|IR_out[29]  ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.501      ; 1.120      ;
; 0.623  ; Controller:controller|state.S2  ; Controller:controller|ALU_op[3]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.691      ; 1.314      ;
; 0.628  ; IRegister:iregister|IR_out[4]   ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.521      ; 1.149      ;
; 0.670  ; IRegister:iregister|IR_out[26]  ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.514      ; 1.184      ;
; 0.672  ; Controller:controller|state.S2  ; Controller:controller|ALU_op[0]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.690      ; 1.362      ;
; 0.675  ; Controller:controller|state.S2  ; Controller:controller|ALU_op[2]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.670      ; 1.345      ;
; 0.682  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.501      ; 1.183      ;
; 0.692  ; IRegister:iregister|IR_out[0]   ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.570      ; 1.262      ;
; 0.692  ; IRegister:iregister|IR_out[4]   ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.565      ; 1.257      ;
; 0.695  ; IRegister:iregister|IR_out[4]   ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.566      ; 1.261      ;
; 0.696  ; IRegister:iregister|IR_out[0]   ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.569      ; 1.265      ;
; 0.713  ; IRegister:iregister|IR_out[28]  ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.646      ; 1.359      ;
; 0.717  ; Controller:controller|state.S4  ; Controller:controller|IorD                ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.603      ; 1.320      ;
; 0.720  ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcB[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.615      ; 1.335      ;
; 0.721  ; IRegister:iregister|IR_out[29]  ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.501      ; 1.222      ;
; 0.729  ; IRegister:iregister|IR_out[5]   ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.506      ; 1.235      ;
; 0.756  ; Controller:controller|RegDt0    ; Controller:controller|Rd_write_byte_en[0] ; Controller:controller|state.S0 ; Controller:controller|state.S6 ; 0.000        ; 1.681      ; 2.437      ;
; 0.760  ; IRegister:iregister|IR_out[3]   ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.574      ; 1.334      ;
; 0.763  ; IRegister:iregister|IR_out[3]   ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.575      ; 1.338      ;
; 0.764  ; Controller:controller|state.S1  ; Controller:controller|ALU_SrcB[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.642      ; 1.406      ;
; 0.772  ; IRegister:iregister|IR_out[26]  ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.514      ; 1.286      ;
; 0.778  ; Controller:controller|state.S5  ; Controller:controller|IorD                ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.603      ; 1.381      ;
; 0.778  ; IRegister:iregister|IR_out[28]  ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.690      ; 1.468      ;
; 0.781  ; IRegister:iregister|IR_out[28]  ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.691      ; 1.472      ;
; 0.784  ; IRegister:iregister|IR_out[31]  ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.501      ; 1.285      ;
; 0.786  ; IRegister:iregister|IR_out[29]  ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.545      ; 1.331      ;
; 0.789  ; Controller:controller|state.S4  ; Controller:controller|RegDst[0]           ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.603      ; 1.392      ;
; 0.789  ; IRegister:iregister|IR_out[29]  ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.546      ; 1.335      ;
; 0.793  ; IRegister:iregister|IR_out[30]  ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.501      ; 1.294      ;
; 0.803  ; IRegister:iregister|IR_out[2]   ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.528      ; 1.331      ;
; 0.804  ; Controller:controller|state.S3  ; Controller:controller|Ex_top              ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.591      ; 1.395      ;
; 0.814  ; IRegister:iregister|IR_out[27]  ; Controller:controller|ALUShift_Sel        ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.496      ; 1.310      ;
; 0.831  ; IRegister:iregister|IR_out[5]   ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.506      ; 1.337      ;
; 0.837  ; IRegister:iregister|IR_out[26]  ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.558      ; 1.395      ;
; 0.840  ; IRegister:iregister|IR_out[26]  ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.559      ; 1.399      ;
; 0.841  ; IRegister:iregister|IR_out[28]  ; Controller:controller|Addreg_write_en     ; Clk                            ; Controller:controller|state.S6 ; -0.500       ; 0.743      ; 1.084      ;
; 0.847  ; Controller:controller|state.S2  ; Controller:controller|ALU_SrcA            ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.624      ; 1.471      ;
; 0.848  ; IRegister:iregister|IR_out[1]   ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.577      ; 1.425      ;
; 0.849  ; IRegister:iregister|IR_out[31]  ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.545      ; 1.394      ;
; 0.851  ; IRegister:iregister|IR_out[1]   ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.578      ; 1.429      ;
; 0.852  ; IRegister:iregister|IR_out[31]  ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.546      ; 1.398      ;
; 0.857  ; Controller:controller|state.S12 ; Controller:controller|PC_write            ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.581      ; 1.438      ;
; 0.895  ; IRegister:iregister|IR_out[30]  ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.501      ; 1.396      ;
; 0.896  ; IRegister:iregister|IR_out[5]   ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.550      ; 1.446      ;
; 0.899  ; Controller:controller|state.S3  ; Controller:controller|IorD                ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.602      ; 1.501      ;
; 0.899  ; IRegister:iregister|IR_out[5]   ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.551      ; 1.450      ;
; 0.907  ; Controller:controller|state.S3  ; Controller:controller|ALU_SrcB[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.606      ; 1.513      ;
; 0.916  ; IRegister:iregister|IR_out[27]  ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.496      ; 1.412      ;
; 0.953  ; IRegister:iregister|IR_out[0]   ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.525      ; 1.478      ;
; 0.960  ; IRegister:iregister|IR_out[30]  ; Controller:controller|Shift_amountSrc     ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.545      ; 1.505      ;
; 0.963  ; IRegister:iregister|IR_out[30]  ; Controller:controller|Shift_op[0]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.546      ; 1.509      ;
; 0.978  ; IRegister:iregister|IR_out[3]   ; Controller:controller|Shift_op[1]         ; Clk                            ; Controller:controller|state.S6 ; 0.000        ; 0.530      ; 1.508      ;
; 0.981  ; IRegister:iregister|IR_out[31]  ; Controller:controller|ALU_op[0]           ; Clk                            ; Controller:controller|state.S6 ; -0.500       ; 0.690      ; 1.171      ;
+--------+---------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Controller:controller|state.S0'                                                                                                              ;
+-------+--------------------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                      ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 1.705 ; Controller:controller|state.S2 ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; 0.000        ; -1.103     ; 0.602      ;
; 2.213 ; IRegister:iregister|IR_out[28] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; -0.500       ; -0.958     ; 0.755      ;
; 2.353 ; IRegister:iregister|IR_out[29] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; -0.500       ; -1.103     ; 0.750      ;
; 2.416 ; IRegister:iregister|IR_out[31] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; -0.500       ; -1.103     ; 0.813      ;
; 2.509 ; IRegister:iregister|IR_out[26] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; -0.500       ; -1.090     ; 0.919      ;
; 2.527 ; IRegister:iregister|IR_out[30] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; -0.500       ; -1.103     ; 0.924      ;
; 2.548 ; IRegister:iregister|IR_out[27] ; Controller:controller|RegDt0 ; Clk          ; Controller:controller|state.S0 ; -0.500       ; -1.108     ; 0.940      ;
+-------+--------------------------------+------------------------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clk   ; Rise       ; Clk                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; AddrReg:addrReg|AddrReg_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S0  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S0  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Rise       ; Controller:controller|state.S9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Rise       ; Controller:controller|state.S9  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; IRegister:iregister|IR_out[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; IRegister:iregister|IR_out[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; IRegister:iregister|IR_out[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; IRegister:iregister|IR_out[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; IRegister:iregister|IR_out[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clk   ; Fall       ; IRegister:iregister|IR_out[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clk   ; Fall       ; IRegister:iregister|IR_out[17]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Controller:controller|state.S0'                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Rise       ; Controller:controller|RegDt0    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Rise       ; Controller:controller|RegDt0    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Fall       ; controller|RegDt0|datac         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Fall       ; controller|RegDt0|datac         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Fall       ; controller|Selector50~2|combout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Fall       ; controller|Selector50~2|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Rise       ; controller|Selector50~2|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Rise       ; controller|Selector50~2|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S0 ; Rise       ; controller|state.S0|regout      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S0 ; Rise       ; controller|state.S0|regout      ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Controller:controller|state.S6'                                                                                   ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                    ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; Controller:controller|ALUShift_Sel        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; Controller:controller|ALUShift_Sel        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcA            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcA            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcB[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcB[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcB[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcB[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcB[2]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_SrcB[2]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[1]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[1]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[2]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[2]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[3]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|ALU_op[3]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Addreg_write_en     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Addreg_write_en     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Ex_top              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Ex_top              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|IR_write_en         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|IR_write_en         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|IorD                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|IorD                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Mem_byte_write[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Mem_byte_write[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|MemtoReg[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|MemtoReg[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_source[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_source[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_source[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_source[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_write            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_write            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_write_cond       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|PC_write_cond       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Rd_write_byte_en[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|Rd_write_byte_en[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|RegDst[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|RegDst[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; Controller:controller|Shift_amountSrc     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; Controller:controller|Shift_amountSrc     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; Controller:controller|Shift_op[0]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; Controller:controller|Shift_op[0]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; Controller:controller|Shift_op[1]         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; Controller:controller|Shift_op[1]         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; Controller:controller|condition[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; Controller:controller|condition[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; controller|ALUShift_Sel|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; controller|ALUShift_Sel|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcA|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcA|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcB[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcB[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcB[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcB[1]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcB[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_SrcB[2]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[0]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[0]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[1]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[1]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[2]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[2]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|ALU_op[3]|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Addreg_write_en|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Addreg_write_en|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Ex_top|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Ex_top|datad                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|IR_write_en|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|IR_write_en|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|IorD|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|IorD|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Mem_byte_write[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Mem_byte_write[0]|datad        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|MemtoReg[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|MemtoReg[0]|datad              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|PC_source[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|PC_source[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|PC_source[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|PC_source[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|PC_write_cond|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|PC_write_cond|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|PC_write|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|PC_write|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Rd_write_byte_en[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Rd_write_byte_en[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|RegDst[0]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|RegDst[0]|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Selector26~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Selector26~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Rise       ; controller|Selector26~0|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Rise       ; controller|Selector26~0|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Selector31~3clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Selector31~3clkctrl|inclk[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controller:controller|state.S6 ; Fall       ; controller|Selector31~3clkctrl|outclk     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controller:controller|state.S6 ; Fall       ; controller|Selector31~3clkctrl|outclk     ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port            ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; state[*]             ; Clk                            ; 6.660  ; 6.660  ; Rise       ; Clk                            ;
;  state[0]            ; Clk                            ; 6.660  ; 6.660  ; Rise       ; Clk                            ;
;  state[1]            ; Clk                            ; 6.338  ; 6.338  ; Rise       ; Clk                            ;
;  state[2]            ; Clk                            ; 6.199  ; 6.199  ; Rise       ; Clk                            ;
;  state[3]            ; Clk                            ; 6.546  ; 6.546  ; Rise       ; Clk                            ;
; ALUShift_out[*]      ; Clk                            ; 14.193 ; 14.193 ; Fall       ; Clk                            ;
;  ALUShift_out[0]     ; Clk                            ; 13.422 ; 13.422 ; Fall       ; Clk                            ;
;  ALUShift_out[1]     ; Clk                            ; 13.092 ; 13.092 ; Fall       ; Clk                            ;
;  ALUShift_out[2]     ; Clk                            ; 13.581 ; 13.581 ; Fall       ; Clk                            ;
;  ALUShift_out[3]     ; Clk                            ; 13.437 ; 13.437 ; Fall       ; Clk                            ;
;  ALUShift_out[4]     ; Clk                            ; 14.193 ; 14.193 ; Fall       ; Clk                            ;
;  ALUShift_out[5]     ; Clk                            ; 13.264 ; 13.264 ; Fall       ; Clk                            ;
;  ALUShift_out[6]     ; Clk                            ; 10.548 ; 10.548 ; Fall       ; Clk                            ;
;  ALUShift_out[7]     ; Clk                            ; 10.888 ; 10.888 ; Fall       ; Clk                            ;
;  ALUShift_out[8]     ; Clk                            ; 10.084 ; 10.084 ; Fall       ; Clk                            ;
;  ALUShift_out[9]     ; Clk                            ; 9.953  ; 9.953  ; Fall       ; Clk                            ;
;  ALUShift_out[10]    ; Clk                            ; 10.849 ; 10.849 ; Fall       ; Clk                            ;
;  ALUShift_out[11]    ; Clk                            ; 10.525 ; 10.525 ; Fall       ; Clk                            ;
;  ALUShift_out[12]    ; Clk                            ; 10.253 ; 10.253 ; Fall       ; Clk                            ;
;  ALUShift_out[13]    ; Clk                            ; 9.999  ; 9.999  ; Fall       ; Clk                            ;
;  ALUShift_out[14]    ; Clk                            ; 10.191 ; 10.191 ; Fall       ; Clk                            ;
;  ALUShift_out[15]    ; Clk                            ; 10.704 ; 10.704 ; Fall       ; Clk                            ;
;  ALUShift_out[16]    ; Clk                            ; 10.467 ; 10.467 ; Fall       ; Clk                            ;
;  ALUShift_out[17]    ; Clk                            ; 10.309 ; 10.309 ; Fall       ; Clk                            ;
;  ALUShift_out[18]    ; Clk                            ; 10.127 ; 10.127 ; Fall       ; Clk                            ;
;  ALUShift_out[19]    ; Clk                            ; 10.775 ; 10.775 ; Fall       ; Clk                            ;
;  ALUShift_out[20]    ; Clk                            ; 10.678 ; 10.678 ; Fall       ; Clk                            ;
;  ALUShift_out[21]    ; Clk                            ; 10.588 ; 10.588 ; Fall       ; Clk                            ;
;  ALUShift_out[22]    ; Clk                            ; 10.900 ; 10.900 ; Fall       ; Clk                            ;
;  ALUShift_out[23]    ; Clk                            ; 10.694 ; 10.694 ; Fall       ; Clk                            ;
;  ALUShift_out[24]    ; Clk                            ; 10.253 ; 10.253 ; Fall       ; Clk                            ;
;  ALUShift_out[25]    ; Clk                            ; 9.791  ; 9.791  ; Fall       ; Clk                            ;
;  ALUShift_out[26]    ; Clk                            ; 10.703 ; 10.703 ; Fall       ; Clk                            ;
;  ALUShift_out[27]    ; Clk                            ; 9.942  ; 9.942  ; Fall       ; Clk                            ;
;  ALUShift_out[28]    ; Clk                            ; 10.792 ; 10.792 ; Fall       ; Clk                            ;
;  ALUShift_out[29]    ; Clk                            ; 10.600 ; 10.600 ; Fall       ; Clk                            ;
;  ALUShift_out[30]    ; Clk                            ; 10.578 ; 10.578 ; Fall       ; Clk                            ;
;  ALUShift_out[31]    ; Clk                            ; 10.368 ; 10.368 ; Fall       ; Clk                            ;
; ALU_out[*]           ; Clk                            ; 14.070 ; 14.070 ; Fall       ; Clk                            ;
;  ALU_out[0]          ; Clk                            ; 14.070 ; 14.070 ; Fall       ; Clk                            ;
;  ALU_out[1]          ; Clk                            ; 13.084 ; 13.084 ; Fall       ; Clk                            ;
;  ALU_out[2]          ; Clk                            ; 12.836 ; 12.836 ; Fall       ; Clk                            ;
;  ALU_out[3]          ; Clk                            ; 13.523 ; 13.523 ; Fall       ; Clk                            ;
;  ALU_out[4]          ; Clk                            ; 13.831 ; 13.831 ; Fall       ; Clk                            ;
;  ALU_out[5]          ; Clk                            ; 12.718 ; 12.718 ; Fall       ; Clk                            ;
;  ALU_out[6]          ; Clk                            ; 10.135 ; 10.135 ; Fall       ; Clk                            ;
;  ALU_out[7]          ; Clk                            ; 9.705  ; 9.705  ; Fall       ; Clk                            ;
;  ALU_out[8]          ; Clk                            ; 10.446 ; 10.446 ; Fall       ; Clk                            ;
;  ALU_out[9]          ; Clk                            ; 9.272  ; 9.272  ; Fall       ; Clk                            ;
;  ALU_out[10]         ; Clk                            ; 9.752  ; 9.752  ; Fall       ; Clk                            ;
;  ALU_out[11]         ; Clk                            ; 9.634  ; 9.634  ; Fall       ; Clk                            ;
;  ALU_out[12]         ; Clk                            ; 9.546  ; 9.546  ; Fall       ; Clk                            ;
;  ALU_out[13]         ; Clk                            ; 9.309  ; 9.309  ; Fall       ; Clk                            ;
;  ALU_out[14]         ; Clk                            ; 8.920  ; 8.920  ; Fall       ; Clk                            ;
;  ALU_out[15]         ; Clk                            ; 10.116 ; 10.116 ; Fall       ; Clk                            ;
;  ALU_out[16]         ; Clk                            ; 9.784  ; 9.784  ; Fall       ; Clk                            ;
;  ALU_out[17]         ; Clk                            ; 9.806  ; 9.806  ; Fall       ; Clk                            ;
;  ALU_out[18]         ; Clk                            ; 9.580  ; 9.580  ; Fall       ; Clk                            ;
;  ALU_out[19]         ; Clk                            ; 9.342  ; 9.342  ; Fall       ; Clk                            ;
;  ALU_out[20]         ; Clk                            ; 9.736  ; 9.736  ; Fall       ; Clk                            ;
;  ALU_out[21]         ; Clk                            ; 9.585  ; 9.585  ; Fall       ; Clk                            ;
;  ALU_out[22]         ; Clk                            ; 9.655  ; 9.655  ; Fall       ; Clk                            ;
;  ALU_out[23]         ; Clk                            ; 9.557  ; 9.557  ; Fall       ; Clk                            ;
;  ALU_out[24]         ; Clk                            ; 10.301 ; 10.301 ; Fall       ; Clk                            ;
;  ALU_out[25]         ; Clk                            ; 9.880  ; 9.880  ; Fall       ; Clk                            ;
;  ALU_out[26]         ; Clk                            ; 10.032 ; 10.032 ; Fall       ; Clk                            ;
;  ALU_out[27]         ; Clk                            ; 9.685  ; 9.685  ; Fall       ; Clk                            ;
;  ALU_out[28]         ; Clk                            ; 10.906 ; 10.906 ; Fall       ; Clk                            ;
;  ALU_out[29]         ; Clk                            ; 9.186  ; 9.186  ; Fall       ; Clk                            ;
;  ALU_out[30]         ; Clk                            ; 9.452  ; 9.452  ; Fall       ; Clk                            ;
;  ALU_out[31]         ; Clk                            ; 9.716  ; 9.716  ; Fall       ; Clk                            ;
; A_in[*]              ; Clk                            ; 7.651  ; 7.651  ; Fall       ; Clk                            ;
;  A_in[0]             ; Clk                            ; 6.393  ; 6.393  ; Fall       ; Clk                            ;
;  A_in[1]             ; Clk                            ; 6.597  ; 6.597  ; Fall       ; Clk                            ;
;  A_in[2]             ; Clk                            ; 6.230  ; 6.230  ; Fall       ; Clk                            ;
;  A_in[3]             ; Clk                            ; 6.531  ; 6.531  ; Fall       ; Clk                            ;
;  A_in[4]             ; Clk                            ; 6.636  ; 6.636  ; Fall       ; Clk                            ;
;  A_in[5]             ; Clk                            ; 6.689  ; 6.689  ; Fall       ; Clk                            ;
;  A_in[6]             ; Clk                            ; 6.702  ; 6.702  ; Fall       ; Clk                            ;
;  A_in[7]             ; Clk                            ; 6.529  ; 6.529  ; Fall       ; Clk                            ;
;  A_in[8]             ; Clk                            ; 6.728  ; 6.728  ; Fall       ; Clk                            ;
;  A_in[9]             ; Clk                            ; 6.297  ; 6.297  ; Fall       ; Clk                            ;
;  A_in[10]            ; Clk                            ; 6.264  ; 6.264  ; Fall       ; Clk                            ;
;  A_in[11]            ; Clk                            ; 7.124  ; 7.124  ; Fall       ; Clk                            ;
;  A_in[12]            ; Clk                            ; 6.704  ; 6.704  ; Fall       ; Clk                            ;
;  A_in[13]            ; Clk                            ; 6.502  ; 6.502  ; Fall       ; Clk                            ;
;  A_in[14]            ; Clk                            ; 6.704  ; 6.704  ; Fall       ; Clk                            ;
;  A_in[15]            ; Clk                            ; 7.118  ; 7.118  ; Fall       ; Clk                            ;
;  A_in[16]            ; Clk                            ; 6.564  ; 6.564  ; Fall       ; Clk                            ;
;  A_in[17]            ; Clk                            ; 7.630  ; 7.630  ; Fall       ; Clk                            ;
;  A_in[18]            ; Clk                            ; 6.177  ; 6.177  ; Fall       ; Clk                            ;
;  A_in[19]            ; Clk                            ; 7.028  ; 7.028  ; Fall       ; Clk                            ;
;  A_in[20]            ; Clk                            ; 6.811  ; 6.811  ; Fall       ; Clk                            ;
;  A_in[21]            ; Clk                            ; 6.547  ; 6.547  ; Fall       ; Clk                            ;
;  A_in[22]            ; Clk                            ; 6.460  ; 6.460  ; Fall       ; Clk                            ;
;  A_in[23]            ; Clk                            ; 6.208  ; 6.208  ; Fall       ; Clk                            ;
;  A_in[24]            ; Clk                            ; 7.651  ; 7.651  ; Fall       ; Clk                            ;
;  A_in[25]            ; Clk                            ; 7.074  ; 7.074  ; Fall       ; Clk                            ;
;  A_in[26]            ; Clk                            ; 6.986  ; 6.986  ; Fall       ; Clk                            ;
;  A_in[27]            ; Clk                            ; 7.370  ; 7.370  ; Fall       ; Clk                            ;
;  A_in[28]            ; Clk                            ; 6.853  ; 6.853  ; Fall       ; Clk                            ;
;  A_in[29]            ; Clk                            ; 6.982  ; 6.982  ; Fall       ; Clk                            ;
;  A_in[30]            ; Clk                            ; 6.894  ; 6.894  ; Fall       ; Clk                            ;
;  A_in[31]            ; Clk                            ; 6.639  ; 6.639  ; Fall       ; Clk                            ;
; AddrReg_out[*]       ; Clk                            ; 6.706  ; 6.706  ; Fall       ; Clk                            ;
;  AddrReg_out[0]      ; Clk                            ; 5.390  ; 5.390  ; Fall       ; Clk                            ;
;  AddrReg_out[1]      ; Clk                            ; 5.063  ; 5.063  ; Fall       ; Clk                            ;
;  AddrReg_out[2]      ; Clk                            ; 4.486  ; 4.486  ; Fall       ; Clk                            ;
;  AddrReg_out[3]      ; Clk                            ; 5.158  ; 5.158  ; Fall       ; Clk                            ;
;  AddrReg_out[4]      ; Clk                            ; 4.900  ; 4.900  ; Fall       ; Clk                            ;
;  AddrReg_out[5]      ; Clk                            ; 4.867  ; 4.867  ; Fall       ; Clk                            ;
;  AddrReg_out[6]      ; Clk                            ; 4.753  ; 4.753  ; Fall       ; Clk                            ;
;  AddrReg_out[7]      ; Clk                            ; 4.929  ; 4.929  ; Fall       ; Clk                            ;
;  AddrReg_out[8]      ; Clk                            ; 4.811  ; 4.811  ; Fall       ; Clk                            ;
;  AddrReg_out[9]      ; Clk                            ; 5.250  ; 5.250  ; Fall       ; Clk                            ;
;  AddrReg_out[10]     ; Clk                            ; 5.001  ; 5.001  ; Fall       ; Clk                            ;
;  AddrReg_out[11]     ; Clk                            ; 4.820  ; 4.820  ; Fall       ; Clk                            ;
;  AddrReg_out[12]     ; Clk                            ; 5.558  ; 5.558  ; Fall       ; Clk                            ;
;  AddrReg_out[13]     ; Clk                            ; 4.884  ; 4.884  ; Fall       ; Clk                            ;
;  AddrReg_out[14]     ; Clk                            ; 5.223  ; 5.223  ; Fall       ; Clk                            ;
;  AddrReg_out[15]     ; Clk                            ; 5.101  ; 5.101  ; Fall       ; Clk                            ;
;  AddrReg_out[16]     ; Clk                            ; 4.331  ; 4.331  ; Fall       ; Clk                            ;
;  AddrReg_out[17]     ; Clk                            ; 4.923  ; 4.923  ; Fall       ; Clk                            ;
;  AddrReg_out[18]     ; Clk                            ; 4.975  ; 4.975  ; Fall       ; Clk                            ;
;  AddrReg_out[19]     ; Clk                            ; 5.431  ; 5.431  ; Fall       ; Clk                            ;
;  AddrReg_out[20]     ; Clk                            ; 4.931  ; 4.931  ; Fall       ; Clk                            ;
;  AddrReg_out[21]     ; Clk                            ; 5.139  ; 5.139  ; Fall       ; Clk                            ;
;  AddrReg_out[22]     ; Clk                            ; 5.043  ; 5.043  ; Fall       ; Clk                            ;
;  AddrReg_out[23]     ; Clk                            ; 6.051  ; 6.051  ; Fall       ; Clk                            ;
;  AddrReg_out[24]     ; Clk                            ; 5.532  ; 5.532  ; Fall       ; Clk                            ;
;  AddrReg_out[25]     ; Clk                            ; 6.076  ; 6.076  ; Fall       ; Clk                            ;
;  AddrReg_out[26]     ; Clk                            ; 5.042  ; 5.042  ; Fall       ; Clk                            ;
;  AddrReg_out[27]     ; Clk                            ; 5.476  ; 5.476  ; Fall       ; Clk                            ;
;  AddrReg_out[28]     ; Clk                            ; 6.706  ; 6.706  ; Fall       ; Clk                            ;
;  AddrReg_out[29]     ; Clk                            ; 5.055  ; 5.055  ; Fall       ; Clk                            ;
;  AddrReg_out[30]     ; Clk                            ; 5.063  ; 5.063  ; Fall       ; Clk                            ;
;  AddrReg_out[31]     ; Clk                            ; 5.974  ; 5.974  ; Fall       ; Clk                            ;
; B_in[*]              ; Clk                            ; 7.888  ; 7.888  ; Fall       ; Clk                            ;
;  B_in[0]             ; Clk                            ; 6.407  ; 6.407  ; Fall       ; Clk                            ;
;  B_in[1]             ; Clk                            ; 7.155  ; 7.155  ; Fall       ; Clk                            ;
;  B_in[2]             ; Clk                            ; 5.991  ; 5.991  ; Fall       ; Clk                            ;
;  B_in[3]             ; Clk                            ; 6.356  ; 6.356  ; Fall       ; Clk                            ;
;  B_in[4]             ; Clk                            ; 6.487  ; 6.487  ; Fall       ; Clk                            ;
;  B_in[5]             ; Clk                            ; 7.118  ; 7.118  ; Fall       ; Clk                            ;
;  B_in[6]             ; Clk                            ; 6.729  ; 6.729  ; Fall       ; Clk                            ;
;  B_in[7]             ; Clk                            ; 6.319  ; 6.319  ; Fall       ; Clk                            ;
;  B_in[8]             ; Clk                            ; 6.771  ; 6.771  ; Fall       ; Clk                            ;
;  B_in[9]             ; Clk                            ; 6.895  ; 6.895  ; Fall       ; Clk                            ;
;  B_in[10]            ; Clk                            ; 6.485  ; 6.485  ; Fall       ; Clk                            ;
;  B_in[11]            ; Clk                            ; 7.000  ; 7.000  ; Fall       ; Clk                            ;
;  B_in[12]            ; Clk                            ; 6.462  ; 6.462  ; Fall       ; Clk                            ;
;  B_in[13]            ; Clk                            ; 7.358  ; 7.358  ; Fall       ; Clk                            ;
;  B_in[14]            ; Clk                            ; 6.325  ; 6.325  ; Fall       ; Clk                            ;
;  B_in[15]            ; Clk                            ; 6.544  ; 6.544  ; Fall       ; Clk                            ;
;  B_in[16]            ; Clk                            ; 6.205  ; 6.205  ; Fall       ; Clk                            ;
;  B_in[17]            ; Clk                            ; 6.436  ; 6.436  ; Fall       ; Clk                            ;
;  B_in[18]            ; Clk                            ; 6.716  ; 6.716  ; Fall       ; Clk                            ;
;  B_in[19]            ; Clk                            ; 6.739  ; 6.739  ; Fall       ; Clk                            ;
;  B_in[20]            ; Clk                            ; 6.566  ; 6.566  ; Fall       ; Clk                            ;
;  B_in[21]            ; Clk                            ; 7.514  ; 7.514  ; Fall       ; Clk                            ;
;  B_in[22]            ; Clk                            ; 7.888  ; 7.888  ; Fall       ; Clk                            ;
;  B_in[23]            ; Clk                            ; 6.691  ; 6.691  ; Fall       ; Clk                            ;
;  B_in[24]            ; Clk                            ; 6.886  ; 6.886  ; Fall       ; Clk                            ;
;  B_in[25]            ; Clk                            ; 7.457  ; 7.457  ; Fall       ; Clk                            ;
;  B_in[26]            ; Clk                            ; 6.885  ; 6.885  ; Fall       ; Clk                            ;
;  B_in[27]            ; Clk                            ; 7.405  ; 7.405  ; Fall       ; Clk                            ;
;  B_in[28]            ; Clk                            ; 7.346  ; 7.346  ; Fall       ; Clk                            ;
;  B_in[29]            ; Clk                            ; 7.574  ; 7.574  ; Fall       ; Clk                            ;
;  B_in[30]            ; Clk                            ; 7.287  ; 7.287  ; Fall       ; Clk                            ;
;  B_in[31]            ; Clk                            ; 6.985  ; 6.985  ; Fall       ; Clk                            ;
; IR_out[*]            ; Clk                            ; 6.001  ; 6.001  ; Fall       ; Clk                            ;
;  IR_out[0]           ; Clk                            ; 4.983  ; 4.983  ; Fall       ; Clk                            ;
;  IR_out[1]           ; Clk                            ; 5.531  ; 5.531  ; Fall       ; Clk                            ;
;  IR_out[2]           ; Clk                            ; 5.605  ; 5.605  ; Fall       ; Clk                            ;
;  IR_out[3]           ; Clk                            ; 5.502  ; 5.502  ; Fall       ; Clk                            ;
;  IR_out[4]           ; Clk                            ; 5.695  ; 5.695  ; Fall       ; Clk                            ;
;  IR_out[5]           ; Clk                            ; 5.230  ; 5.230  ; Fall       ; Clk                            ;
;  IR_out[6]           ; Clk                            ; 6.001  ; 6.001  ; Fall       ; Clk                            ;
;  IR_out[7]           ; Clk                            ; 4.990  ; 4.990  ; Fall       ; Clk                            ;
;  IR_out[8]           ; Clk                            ; 6.001  ; 6.001  ; Fall       ; Clk                            ;
;  IR_out[9]           ; Clk                            ; 5.346  ; 5.346  ; Fall       ; Clk                            ;
;  IR_out[10]          ; Clk                            ; 5.079  ; 5.079  ; Fall       ; Clk                            ;
;  IR_out[11]          ; Clk                            ; 4.764  ; 4.764  ; Fall       ; Clk                            ;
;  IR_out[12]          ; Clk                            ; 5.133  ; 5.133  ; Fall       ; Clk                            ;
;  IR_out[13]          ; Clk                            ; 4.675  ; 4.675  ; Fall       ; Clk                            ;
;  IR_out[14]          ; Clk                            ; 5.695  ; 5.695  ; Fall       ; Clk                            ;
;  IR_out[15]          ; Clk                            ; 6.001  ; 6.001  ; Fall       ; Clk                            ;
;  IR_out[16]          ; Clk                            ; 4.930  ; 4.930  ; Fall       ; Clk                            ;
;  IR_out[17]          ; Clk                            ; 4.534  ; 4.534  ; Fall       ; Clk                            ;
;  IR_out[18]          ; Clk                            ; 4.999  ; 4.999  ; Fall       ; Clk                            ;
;  IR_out[19]          ; Clk                            ; 5.024  ; 5.024  ; Fall       ; Clk                            ;
;  IR_out[21]          ; Clk                            ; 5.444  ; 5.444  ; Fall       ; Clk                            ;
;  IR_out[22]          ; Clk                            ; 5.088  ; 5.088  ; Fall       ; Clk                            ;
;  IR_out[23]          ; Clk                            ; 5.246  ; 5.246  ; Fall       ; Clk                            ;
;  IR_out[24]          ; Clk                            ; 5.259  ; 5.259  ; Fall       ; Clk                            ;
;  IR_out[25]          ; Clk                            ; 5.201  ; 5.201  ; Fall       ; Clk                            ;
;  IR_out[26]          ; Clk                            ; 5.193  ; 5.193  ; Fall       ; Clk                            ;
;  IR_out[27]          ; Clk                            ; 5.739  ; 5.739  ; Fall       ; Clk                            ;
;  IR_out[28]          ; Clk                            ; 5.308  ; 5.308  ; Fall       ; Clk                            ;
;  IR_out[29]          ; Clk                            ; 4.739  ; 4.739  ; Fall       ; Clk                            ;
;  IR_out[30]          ; Clk                            ; 4.819  ; 4.819  ; Fall       ; Clk                            ;
;  IR_out[31]          ; Clk                            ; 4.545  ; 4.545  ; Fall       ; Clk                            ;
; Less                 ; Clk                            ; 9.122  ; 9.122  ; Fall       ; Clk                            ;
; Mem_addr_in[*]       ; Clk                            ; 6.449  ; 6.449  ; Fall       ; Clk                            ;
;  Mem_addr_in[0]      ; Clk                            ; 5.965  ; 5.965  ; Fall       ; Clk                            ;
;  Mem_addr_in[1]      ; Clk                            ; 5.573  ; 5.573  ; Fall       ; Clk                            ;
;  Mem_addr_in[2]      ; Clk                            ; 5.801  ; 5.801  ; Fall       ; Clk                            ;
;  Mem_addr_in[3]      ; Clk                            ; 4.891  ; 4.891  ; Fall       ; Clk                            ;
;  Mem_addr_in[4]      ; Clk                            ; 5.084  ; 5.084  ; Fall       ; Clk                            ;
;  Mem_addr_in[5]      ; Clk                            ; 6.012  ; 6.012  ; Fall       ; Clk                            ;
;  Mem_addr_in[6]      ; Clk                            ; 5.466  ; 5.466  ; Fall       ; Clk                            ;
;  Mem_addr_in[7]      ; Clk                            ; 5.105  ; 5.105  ; Fall       ; Clk                            ;
;  Mem_addr_in[8]      ; Clk                            ; 6.150  ; 6.150  ; Fall       ; Clk                            ;
;  Mem_addr_in[9]      ; Clk                            ; 6.449  ; 6.449  ; Fall       ; Clk                            ;
;  Mem_addr_in[10]     ; Clk                            ; 5.694  ; 5.694  ; Fall       ; Clk                            ;
;  Mem_addr_in[11]     ; Clk                            ; 5.788  ; 5.788  ; Fall       ; Clk                            ;
;  Mem_addr_in[12]     ; Clk                            ; 6.394  ; 6.394  ; Fall       ; Clk                            ;
;  Mem_addr_in[13]     ; Clk                            ; 6.118  ; 6.118  ; Fall       ; Clk                            ;
;  Mem_addr_in[14]     ; Clk                            ; 4.980  ; 4.980  ; Fall       ; Clk                            ;
;  Mem_addr_in[15]     ; Clk                            ; 5.590  ; 5.590  ; Fall       ; Clk                            ;
;  Mem_addr_in[16]     ; Clk                            ; 5.288  ; 5.288  ; Fall       ; Clk                            ;
;  Mem_addr_in[17]     ; Clk                            ; 5.443  ; 5.443  ; Fall       ; Clk                            ;
;  Mem_addr_in[18]     ; Clk                            ; 5.647  ; 5.647  ; Fall       ; Clk                            ;
;  Mem_addr_in[19]     ; Clk                            ; 5.379  ; 5.379  ; Fall       ; Clk                            ;
;  Mem_addr_in[20]     ; Clk                            ; 5.545  ; 5.545  ; Fall       ; Clk                            ;
;  Mem_addr_in[21]     ; Clk                            ; 5.318  ; 5.318  ; Fall       ; Clk                            ;
;  Mem_addr_in[22]     ; Clk                            ; 6.076  ; 6.076  ; Fall       ; Clk                            ;
;  Mem_addr_in[23]     ; Clk                            ; 5.636  ; 5.636  ; Fall       ; Clk                            ;
;  Mem_addr_in[24]     ; Clk                            ; 6.246  ; 6.246  ; Fall       ; Clk                            ;
;  Mem_addr_in[25]     ; Clk                            ; 6.253  ; 6.253  ; Fall       ; Clk                            ;
;  Mem_addr_in[26]     ; Clk                            ; 6.374  ; 6.374  ; Fall       ; Clk                            ;
;  Mem_addr_in[27]     ; Clk                            ; 5.772  ; 5.772  ; Fall       ; Clk                            ;
;  Mem_addr_in[28]     ; Clk                            ; 5.794  ; 5.794  ; Fall       ; Clk                            ;
;  Mem_addr_in[29]     ; Clk                            ; 5.724  ; 5.724  ; Fall       ; Clk                            ;
;  Mem_addr_in[30]     ; Clk                            ; 6.178  ; 6.178  ; Fall       ; Clk                            ;
;  Mem_addr_in[31]     ; Clk                            ; 6.369  ; 6.369  ; Fall       ; Clk                            ;
; Mem_data_out[*]      ; Clk                            ; 10.674 ; 10.674 ; Fall       ; Clk                            ;
;  Mem_data_out[0]     ; Clk                            ; 9.183  ; 9.183  ; Fall       ; Clk                            ;
;  Mem_data_out[1]     ; Clk                            ; 8.354  ; 8.354  ; Fall       ; Clk                            ;
;  Mem_data_out[2]     ; Clk                            ; 8.644  ; 8.644  ; Fall       ; Clk                            ;
;  Mem_data_out[3]     ; Clk                            ; 8.758  ; 8.758  ; Fall       ; Clk                            ;
;  Mem_data_out[4]     ; Clk                            ; 8.030  ; 8.030  ; Fall       ; Clk                            ;
;  Mem_data_out[5]     ; Clk                            ; 9.024  ; 9.024  ; Fall       ; Clk                            ;
;  Mem_data_out[6]     ; Clk                            ; 8.988  ; 8.988  ; Fall       ; Clk                            ;
;  Mem_data_out[7]     ; Clk                            ; 8.123  ; 8.123  ; Fall       ; Clk                            ;
;  Mem_data_out[8]     ; Clk                            ; 8.991  ; 8.991  ; Fall       ; Clk                            ;
;  Mem_data_out[9]     ; Clk                            ; 8.749  ; 8.749  ; Fall       ; Clk                            ;
;  Mem_data_out[10]    ; Clk                            ; 8.753  ; 8.753  ; Fall       ; Clk                            ;
;  Mem_data_out[11]    ; Clk                            ; 8.554  ; 8.554  ; Fall       ; Clk                            ;
;  Mem_data_out[12]    ; Clk                            ; 8.754  ; 8.754  ; Fall       ; Clk                            ;
;  Mem_data_out[13]    ; Clk                            ; 8.525  ; 8.525  ; Fall       ; Clk                            ;
;  Mem_data_out[14]    ; Clk                            ; 8.030  ; 8.030  ; Fall       ; Clk                            ;
;  Mem_data_out[15]    ; Clk                            ; 8.988  ; 8.988  ; Fall       ; Clk                            ;
;  Mem_data_out[16]    ; Clk                            ; 7.960  ; 7.960  ; Fall       ; Clk                            ;
;  Mem_data_out[17]    ; Clk                            ; 8.360  ; 8.360  ; Fall       ; Clk                            ;
;  Mem_data_out[18]    ; Clk                            ; 8.223  ; 8.223  ; Fall       ; Clk                            ;
;  Mem_data_out[19]    ; Clk                            ; 8.273  ; 8.273  ; Fall       ; Clk                            ;
;  Mem_data_out[21]    ; Clk                            ; 8.665  ; 8.665  ; Fall       ; Clk                            ;
;  Mem_data_out[22]    ; Clk                            ; 7.977  ; 7.977  ; Fall       ; Clk                            ;
;  Mem_data_out[23]    ; Clk                            ; 9.191  ; 9.191  ; Fall       ; Clk                            ;
;  Mem_data_out[24]    ; Clk                            ; 8.747  ; 8.747  ; Fall       ; Clk                            ;
;  Mem_data_out[25]    ; Clk                            ; 10.308 ; 10.308 ; Fall       ; Clk                            ;
;  Mem_data_out[26]    ; Clk                            ; 9.277  ; 9.277  ; Fall       ; Clk                            ;
;  Mem_data_out[27]    ; Clk                            ; 10.674 ; 10.674 ; Fall       ; Clk                            ;
;  Mem_data_out[28]    ; Clk                            ; 9.805  ; 9.805  ; Fall       ; Clk                            ;
;  Mem_data_out[29]    ; Clk                            ; 10.261 ; 10.261 ; Fall       ; Clk                            ;
;  Mem_data_out[30]    ; Clk                            ; 9.411  ; 9.411  ; Fall       ; Clk                            ;
;  Mem_data_out[31]    ; Clk                            ; 9.518  ; 9.518  ; Fall       ; Clk                            ;
; Mem_data_shift[*]    ; Clk                            ; 12.086 ; 12.086 ; Fall       ; Clk                            ;
;  Mem_data_shift[0]   ; Clk                            ; 10.275 ; 10.275 ; Fall       ; Clk                            ;
;  Mem_data_shift[1]   ; Clk                            ; 9.987  ; 9.987  ; Fall       ; Clk                            ;
;  Mem_data_shift[2]   ; Clk                            ; 10.147 ; 10.147 ; Fall       ; Clk                            ;
;  Mem_data_shift[3]   ; Clk                            ; 9.958  ; 9.958  ; Fall       ; Clk                            ;
;  Mem_data_shift[4]   ; Clk                            ; 10.405 ; 10.405 ; Fall       ; Clk                            ;
;  Mem_data_shift[5]   ; Clk                            ; 10.292 ; 10.292 ; Fall       ; Clk                            ;
;  Mem_data_shift[6]   ; Clk                            ; 9.718  ; 9.718  ; Fall       ; Clk                            ;
;  Mem_data_shift[7]   ; Clk                            ; 10.047 ; 10.047 ; Fall       ; Clk                            ;
;  Mem_data_shift[8]   ; Clk                            ; 12.085 ; 12.085 ; Fall       ; Clk                            ;
;  Mem_data_shift[9]   ; Clk                            ; 11.883 ; 11.883 ; Fall       ; Clk                            ;
;  Mem_data_shift[10]  ; Clk                            ; 11.230 ; 11.230 ; Fall       ; Clk                            ;
;  Mem_data_shift[11]  ; Clk                            ; 11.701 ; 11.701 ; Fall       ; Clk                            ;
;  Mem_data_shift[12]  ; Clk                            ; 11.488 ; 11.488 ; Fall       ; Clk                            ;
;  Mem_data_shift[13]  ; Clk                            ; 11.283 ; 11.283 ; Fall       ; Clk                            ;
;  Mem_data_shift[14]  ; Clk                            ; 11.299 ; 11.299 ; Fall       ; Clk                            ;
;  Mem_data_shift[15]  ; Clk                            ; 11.690 ; 11.690 ; Fall       ; Clk                            ;
;  Mem_data_shift[16]  ; Clk                            ; 12.086 ; 12.086 ; Fall       ; Clk                            ;
;  Mem_data_shift[17]  ; Clk                            ; 11.618 ; 11.618 ; Fall       ; Clk                            ;
;  Mem_data_shift[18]  ; Clk                            ; 10.624 ; 10.624 ; Fall       ; Clk                            ;
;  Mem_data_shift[19]  ; Clk                            ; 11.057 ; 11.057 ; Fall       ; Clk                            ;
;  Mem_data_shift[20]  ; Clk                            ; 11.135 ; 11.135 ; Fall       ; Clk                            ;
;  Mem_data_shift[21]  ; Clk                            ; 11.352 ; 11.352 ; Fall       ; Clk                            ;
;  Mem_data_shift[22]  ; Clk                            ; 11.701 ; 11.701 ; Fall       ; Clk                            ;
;  Mem_data_shift[23]  ; Clk                            ; 10.810 ; 10.810 ; Fall       ; Clk                            ;
;  Mem_data_shift[24]  ; Clk                            ; 11.147 ; 11.147 ; Fall       ; Clk                            ;
;  Mem_data_shift[25]  ; Clk                            ; 11.440 ; 11.440 ; Fall       ; Clk                            ;
;  Mem_data_shift[26]  ; Clk                            ; 10.493 ; 10.493 ; Fall       ; Clk                            ;
;  Mem_data_shift[27]  ; Clk                            ; 11.605 ; 11.605 ; Fall       ; Clk                            ;
;  Mem_data_shift[28]  ; Clk                            ; 10.919 ; 10.919 ; Fall       ; Clk                            ;
;  Mem_data_shift[29]  ; Clk                            ; 11.281 ; 11.281 ; Fall       ; Clk                            ;
;  Mem_data_shift[30]  ; Clk                            ; 10.887 ; 10.887 ; Fall       ; Clk                            ;
;  Mem_data_shift[31]  ; Clk                            ; 10.811 ; 10.811 ; Fall       ; Clk                            ;
; Overflow             ; Clk                            ; 9.593  ; 9.593  ; Fall       ; Clk                            ;
; PC_in[*]             ; Clk                            ; 14.267 ; 14.267 ; Fall       ; Clk                            ;
;  PC_in[0]            ; Clk                            ; 13.976 ; 13.976 ; Fall       ; Clk                            ;
;  PC_in[1]            ; Clk                            ; 14.038 ; 14.038 ; Fall       ; Clk                            ;
;  PC_in[2]            ; Clk                            ; 12.885 ; 12.885 ; Fall       ; Clk                            ;
;  PC_in[3]            ; Clk                            ; 14.034 ; 14.034 ; Fall       ; Clk                            ;
;  PC_in[4]            ; Clk                            ; 14.267 ; 14.267 ; Fall       ; Clk                            ;
;  PC_in[5]            ; Clk                            ; 13.990 ; 13.990 ; Fall       ; Clk                            ;
;  PC_in[6]            ; Clk                            ; 11.211 ; 11.211 ; Fall       ; Clk                            ;
;  PC_in[7]            ; Clk                            ; 11.225 ; 11.225 ; Fall       ; Clk                            ;
;  PC_in[8]            ; Clk                            ; 10.972 ; 10.972 ; Fall       ; Clk                            ;
;  PC_in[9]            ; Clk                            ; 10.280 ; 10.280 ; Fall       ; Clk                            ;
;  PC_in[10]           ; Clk                            ; 10.728 ; 10.728 ; Fall       ; Clk                            ;
;  PC_in[11]           ; Clk                            ; 10.566 ; 10.566 ; Fall       ; Clk                            ;
;  PC_in[12]           ; Clk                            ; 11.285 ; 11.285 ; Fall       ; Clk                            ;
;  PC_in[13]           ; Clk                            ; 10.152 ; 10.152 ; Fall       ; Clk                            ;
;  PC_in[14]           ; Clk                            ; 10.477 ; 10.477 ; Fall       ; Clk                            ;
;  PC_in[15]           ; Clk                            ; 10.906 ; 10.906 ; Fall       ; Clk                            ;
;  PC_in[16]           ; Clk                            ; 11.296 ; 11.296 ; Fall       ; Clk                            ;
;  PC_in[17]           ; Clk                            ; 10.726 ; 10.726 ; Fall       ; Clk                            ;
;  PC_in[18]           ; Clk                            ; 10.329 ; 10.329 ; Fall       ; Clk                            ;
;  PC_in[19]           ; Clk                            ; 10.899 ; 10.899 ; Fall       ; Clk                            ;
;  PC_in[20]           ; Clk                            ; 11.365 ; 11.365 ; Fall       ; Clk                            ;
;  PC_in[21]           ; Clk                            ; 10.353 ; 10.353 ; Fall       ; Clk                            ;
;  PC_in[22]           ; Clk                            ; 11.283 ; 11.283 ; Fall       ; Clk                            ;
;  PC_in[23]           ; Clk                            ; 10.964 ; 10.964 ; Fall       ; Clk                            ;
;  PC_in[24]           ; Clk                            ; 10.441 ; 10.441 ; Fall       ; Clk                            ;
;  PC_in[25]           ; Clk                            ; 11.040 ; 11.040 ; Fall       ; Clk                            ;
;  PC_in[26]           ; Clk                            ; 10.490 ; 10.490 ; Fall       ; Clk                            ;
;  PC_in[27]           ; Clk                            ; 10.295 ; 10.295 ; Fall       ; Clk                            ;
;  PC_in[28]           ; Clk                            ; 11.208 ; 11.208 ; Fall       ; Clk                            ;
;  PC_in[29]           ; Clk                            ; 10.399 ; 10.399 ; Fall       ; Clk                            ;
;  PC_in[30]           ; Clk                            ; 10.409 ; 10.409 ; Fall       ; Clk                            ;
;  PC_in[31]           ; Clk                            ; 10.739 ; 10.739 ; Fall       ; Clk                            ;
; PC_out[*]            ; Clk                            ; 5.658  ; 5.658  ; Fall       ; Clk                            ;
;  PC_out[0]           ; Clk                            ; 4.840  ; 4.840  ; Fall       ; Clk                            ;
;  PC_out[1]           ; Clk                            ; 4.941  ; 4.941  ; Fall       ; Clk                            ;
;  PC_out[2]           ; Clk                            ; 4.865  ; 4.865  ; Fall       ; Clk                            ;
;  PC_out[3]           ; Clk                            ; 5.140  ; 5.140  ; Fall       ; Clk                            ;
;  PC_out[4]           ; Clk                            ; 4.680  ; 4.680  ; Fall       ; Clk                            ;
;  PC_out[5]           ; Clk                            ; 4.878  ; 4.878  ; Fall       ; Clk                            ;
;  PC_out[6]           ; Clk                            ; 4.754  ; 4.754  ; Fall       ; Clk                            ;
;  PC_out[7]           ; Clk                            ; 5.088  ; 5.088  ; Fall       ; Clk                            ;
;  PC_out[8]           ; Clk                            ; 4.804  ; 4.804  ; Fall       ; Clk                            ;
;  PC_out[9]           ; Clk                            ; 5.205  ; 5.205  ; Fall       ; Clk                            ;
;  PC_out[10]          ; Clk                            ; 5.193  ; 5.193  ; Fall       ; Clk                            ;
;  PC_out[11]          ; Clk                            ; 4.984  ; 4.984  ; Fall       ; Clk                            ;
;  PC_out[12]          ; Clk                            ; 5.210  ; 5.210  ; Fall       ; Clk                            ;
;  PC_out[13]          ; Clk                            ; 4.680  ; 4.680  ; Fall       ; Clk                            ;
;  PC_out[14]          ; Clk                            ; 4.890  ; 4.890  ; Fall       ; Clk                            ;
;  PC_out[15]          ; Clk                            ; 4.619  ; 4.619  ; Fall       ; Clk                            ;
;  PC_out[16]          ; Clk                            ; 4.635  ; 4.635  ; Fall       ; Clk                            ;
;  PC_out[17]          ; Clk                            ; 4.813  ; 4.813  ; Fall       ; Clk                            ;
;  PC_out[18]          ; Clk                            ; 4.994  ; 4.994  ; Fall       ; Clk                            ;
;  PC_out[19]          ; Clk                            ; 4.889  ; 4.889  ; Fall       ; Clk                            ;
;  PC_out[20]          ; Clk                            ; 4.799  ; 4.799  ; Fall       ; Clk                            ;
;  PC_out[21]          ; Clk                            ; 5.271  ; 5.271  ; Fall       ; Clk                            ;
;  PC_out[22]          ; Clk                            ; 4.831  ; 4.831  ; Fall       ; Clk                            ;
;  PC_out[23]          ; Clk                            ; 5.658  ; 5.658  ; Fall       ; Clk                            ;
;  PC_out[24]          ; Clk                            ; 4.582  ; 4.582  ; Fall       ; Clk                            ;
;  PC_out[25]          ; Clk                            ; 4.689  ; 4.689  ; Fall       ; Clk                            ;
;  PC_out[26]          ; Clk                            ; 5.640  ; 5.640  ; Fall       ; Clk                            ;
;  PC_out[27]          ; Clk                            ; 5.400  ; 5.400  ; Fall       ; Clk                            ;
;  PC_out[28]          ; Clk                            ; 5.128  ; 5.128  ; Fall       ; Clk                            ;
;  PC_out[29]          ; Clk                            ; 5.184  ; 5.184  ; Fall       ; Clk                            ;
;  PC_out[30]          ; Clk                            ; 5.214  ; 5.214  ; Fall       ; Clk                            ;
;  PC_out[31]          ; Clk                            ; 5.423  ; 5.423  ; Fall       ; Clk                            ;
; PC_write_en          ; Clk                            ; 9.834  ; 9.834  ; Fall       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 6.319  ; 6.319  ; Fall       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 6.319  ; 6.319  ; Fall       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 5.350  ; 5.350  ; Fall       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 5.917  ; 5.917  ; Fall       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 5.650  ; 5.650  ; Fall       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 5.543  ; 5.543  ; Fall       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 12.815 ; 12.815 ; Fall       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 10.082 ; 10.082 ; Fall       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 10.369 ; 10.369 ; Fall       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 10.236 ; 10.236 ; Fall       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 10.379 ; 10.379 ; Fall       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 9.896  ; 9.896  ; Fall       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 10.256 ; 10.256 ; Fall       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 9.977  ; 9.977  ; Fall       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 11.100 ; 11.100 ; Fall       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 11.627 ; 11.627 ; Fall       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 12.815 ; 12.815 ; Fall       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 12.491 ; 12.491 ; Fall       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 12.321 ; 12.321 ; Fall       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 11.859 ; 11.859 ; Fall       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 12.570 ; 12.570 ; Fall       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 12.550 ; 12.550 ; Fall       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 11.845 ; 11.845 ; Fall       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 11.832 ; 11.832 ; Fall       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 12.508 ; 12.508 ; Fall       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 11.928 ; 11.928 ; Fall       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 10.581 ; 10.581 ; Fall       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 11.659 ; 11.659 ; Fall       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 11.249 ; 11.249 ; Fall       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 11.280 ; 11.280 ; Fall       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 11.292 ; 11.292 ; Fall       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 11.395 ; 11.395 ; Fall       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 11.634 ; 11.634 ; Fall       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 11.586 ; 11.586 ; Fall       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 12.318 ; 12.318 ; Fall       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 11.422 ; 11.422 ; Fall       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 12.506 ; 12.506 ; Fall       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 12.334 ; 12.334 ; Fall       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 11.439 ; 11.439 ; Fall       ; Clk                            ;
; Reg_data_shift[*]    ; Clk                            ; 9.424  ; 9.424  ; Fall       ; Clk                            ;
;  Reg_data_shift[0]   ; Clk                            ; 8.488  ; 8.488  ; Fall       ; Clk                            ;
;  Reg_data_shift[1]   ; Clk                            ; 8.035  ; 8.035  ; Fall       ; Clk                            ;
;  Reg_data_shift[2]   ; Clk                            ; 8.673  ; 8.673  ; Fall       ; Clk                            ;
;  Reg_data_shift[3]   ; Clk                            ; 8.696  ; 8.696  ; Fall       ; Clk                            ;
;  Reg_data_shift[4]   ; Clk                            ; 8.217  ; 8.217  ; Fall       ; Clk                            ;
;  Reg_data_shift[5]   ; Clk                            ; 7.888  ; 7.888  ; Fall       ; Clk                            ;
;  Reg_data_shift[6]   ; Clk                            ; 7.588  ; 7.588  ; Fall       ; Clk                            ;
;  Reg_data_shift[7]   ; Clk                            ; 8.570  ; 8.570  ; Fall       ; Clk                            ;
;  Reg_data_shift[8]   ; Clk                            ; 8.389  ; 8.389  ; Fall       ; Clk                            ;
;  Reg_data_shift[9]   ; Clk                            ; 8.518  ; 8.518  ; Fall       ; Clk                            ;
;  Reg_data_shift[10]  ; Clk                            ; 8.337  ; 8.337  ; Fall       ; Clk                            ;
;  Reg_data_shift[11]  ; Clk                            ; 7.919  ; 7.919  ; Fall       ; Clk                            ;
;  Reg_data_shift[12]  ; Clk                            ; 8.978  ; 8.978  ; Fall       ; Clk                            ;
;  Reg_data_shift[13]  ; Clk                            ; 7.703  ; 7.703  ; Fall       ; Clk                            ;
;  Reg_data_shift[14]  ; Clk                            ; 8.241  ; 8.241  ; Fall       ; Clk                            ;
;  Reg_data_shift[15]  ; Clk                            ; 8.560  ; 8.560  ; Fall       ; Clk                            ;
;  Reg_data_shift[16]  ; Clk                            ; 7.694  ; 7.694  ; Fall       ; Clk                            ;
;  Reg_data_shift[17]  ; Clk                            ; 8.625  ; 8.625  ; Fall       ; Clk                            ;
;  Reg_data_shift[18]  ; Clk                            ; 8.216  ; 8.216  ; Fall       ; Clk                            ;
;  Reg_data_shift[19]  ; Clk                            ; 9.424  ; 9.424  ; Fall       ; Clk                            ;
;  Reg_data_shift[20]  ; Clk                            ; 7.773  ; 7.773  ; Fall       ; Clk                            ;
;  Reg_data_shift[21]  ; Clk                            ; 8.277  ; 8.277  ; Fall       ; Clk                            ;
;  Reg_data_shift[22]  ; Clk                            ; 8.067  ; 8.067  ; Fall       ; Clk                            ;
;  Reg_data_shift[23]  ; Clk                            ; 8.795  ; 8.795  ; Fall       ; Clk                            ;
;  Reg_data_shift[24]  ; Clk                            ; 8.908  ; 8.908  ; Fall       ; Clk                            ;
;  Reg_data_shift[25]  ; Clk                            ; 8.357  ; 8.357  ; Fall       ; Clk                            ;
;  Reg_data_shift[26]  ; Clk                            ; 8.748  ; 8.748  ; Fall       ; Clk                            ;
;  Reg_data_shift[27]  ; Clk                            ; 8.744  ; 8.744  ; Fall       ; Clk                            ;
;  Reg_data_shift[28]  ; Clk                            ; 7.872  ; 7.872  ; Fall       ; Clk                            ;
;  Reg_data_shift[29]  ; Clk                            ; 8.364  ; 8.364  ; Fall       ; Clk                            ;
;  Reg_data_shift[30]  ; Clk                            ; 9.318  ; 9.318  ; Fall       ; Clk                            ;
;  Reg_data_shift[31]  ; Clk                            ; 9.351  ; 9.351  ; Fall       ; Clk                            ;
; Rs_addr[*]           ; Clk                            ; 5.330  ; 5.330  ; Fall       ; Clk                            ;
;  Rs_addr[0]          ; Clk                            ; 5.330  ; 5.330  ; Fall       ; Clk                            ;
;  Rs_addr[1]          ; Clk                            ; 5.088  ; 5.088  ; Fall       ; Clk                            ;
;  Rs_addr[2]          ; Clk                            ; 5.236  ; 5.236  ; Fall       ; Clk                            ;
;  Rs_addr[3]          ; Clk                            ; 5.173  ; 5.173  ; Fall       ; Clk                            ;
;  Rs_addr[4]          ; Clk                            ; 5.241  ; 5.241  ; Fall       ; Clk                            ;
; Rs_out[*]            ; Clk                            ; 7.657  ; 7.657  ; Fall       ; Clk                            ;
;  Rs_out[0]           ; Clk                            ; 5.893  ; 5.893  ; Fall       ; Clk                            ;
;  Rs_out[1]           ; Clk                            ; 6.382  ; 6.382  ; Fall       ; Clk                            ;
;  Rs_out[2]           ; Clk                            ; 7.341  ; 7.341  ; Fall       ; Clk                            ;
;  Rs_out[3]           ; Clk                            ; 6.746  ; 6.746  ; Fall       ; Clk                            ;
;  Rs_out[4]           ; Clk                            ; 5.918  ; 5.918  ; Fall       ; Clk                            ;
;  Rs_out[5]           ; Clk                            ; 5.983  ; 5.983  ; Fall       ; Clk                            ;
;  Rs_out[6]           ; Clk                            ; 6.931  ; 6.931  ; Fall       ; Clk                            ;
;  Rs_out[7]           ; Clk                            ; 6.766  ; 6.766  ; Fall       ; Clk                            ;
;  Rs_out[8]           ; Clk                            ; 6.480  ; 6.480  ; Fall       ; Clk                            ;
;  Rs_out[9]           ; Clk                            ; 6.024  ; 6.024  ; Fall       ; Clk                            ;
;  Rs_out[10]          ; Clk                            ; 6.624  ; 6.624  ; Fall       ; Clk                            ;
;  Rs_out[11]          ; Clk                            ; 6.645  ; 6.645  ; Fall       ; Clk                            ;
;  Rs_out[12]          ; Clk                            ; 6.097  ; 6.097  ; Fall       ; Clk                            ;
;  Rs_out[13]          ; Clk                            ; 6.655  ; 6.655  ; Fall       ; Clk                            ;
;  Rs_out[14]          ; Clk                            ; 6.823  ; 6.823  ; Fall       ; Clk                            ;
;  Rs_out[15]          ; Clk                            ; 7.657  ; 7.657  ; Fall       ; Clk                            ;
;  Rs_out[16]          ; Clk                            ; 6.031  ; 6.031  ; Fall       ; Clk                            ;
;  Rs_out[17]          ; Clk                            ; 7.637  ; 7.637  ; Fall       ; Clk                            ;
;  Rs_out[18]          ; Clk                            ; 6.292  ; 6.292  ; Fall       ; Clk                            ;
;  Rs_out[19]          ; Clk                            ; 6.097  ; 6.097  ; Fall       ; Clk                            ;
;  Rs_out[20]          ; Clk                            ; 6.623  ; 6.623  ; Fall       ; Clk                            ;
;  Rs_out[21]          ; Clk                            ; 7.647  ; 7.647  ; Fall       ; Clk                            ;
;  Rs_out[22]          ; Clk                            ; 6.430  ; 6.430  ; Fall       ; Clk                            ;
;  Rs_out[23]          ; Clk                            ; 6.107  ; 6.107  ; Fall       ; Clk                            ;
;  Rs_out[24]          ; Clk                            ; 7.027  ; 7.027  ; Fall       ; Clk                            ;
;  Rs_out[25]          ; Clk                            ; 6.878  ; 6.878  ; Fall       ; Clk                            ;
;  Rs_out[26]          ; Clk                            ; 6.703  ; 6.703  ; Fall       ; Clk                            ;
;  Rs_out[27]          ; Clk                            ; 6.886  ; 6.886  ; Fall       ; Clk                            ;
;  Rs_out[28]          ; Clk                            ; 7.379  ; 7.379  ; Fall       ; Clk                            ;
;  Rs_out[29]          ; Clk                            ; 6.984  ; 6.984  ; Fall       ; Clk                            ;
;  Rs_out[30]          ; Clk                            ; 6.480  ; 6.480  ; Fall       ; Clk                            ;
;  Rs_out[31]          ; Clk                            ; 6.942  ; 6.942  ; Fall       ; Clk                            ;
; Rt_addr[*]           ; Clk                            ; 5.262  ; 5.262  ; Fall       ; Clk                            ;
;  Rt_addr[0]          ; Clk                            ; 4.913  ; 4.913  ; Fall       ; Clk                            ;
;  Rt_addr[1]          ; Clk                            ; 5.059  ; 5.059  ; Fall       ; Clk                            ;
;  Rt_addr[2]          ; Clk                            ; 5.250  ; 5.250  ; Fall       ; Clk                            ;
;  Rt_addr[3]          ; Clk                            ; 5.262  ; 5.262  ; Fall       ; Clk                            ;
; Rt_out[*]            ; Clk                            ; 7.905  ; 7.905  ; Fall       ; Clk                            ;
;  Rt_out[0]           ; Clk                            ; 6.602  ; 6.602  ; Fall       ; Clk                            ;
;  Rt_out[1]           ; Clk                            ; 6.716  ; 6.716  ; Fall       ; Clk                            ;
;  Rt_out[2]           ; Clk                            ; 6.160  ; 6.160  ; Fall       ; Clk                            ;
;  Rt_out[3]           ; Clk                            ; 6.251  ; 6.251  ; Fall       ; Clk                            ;
;  Rt_out[4]           ; Clk                            ; 6.343  ; 6.343  ; Fall       ; Clk                            ;
;  Rt_out[5]           ; Clk                            ; 6.530  ; 6.530  ; Fall       ; Clk                            ;
;  Rt_out[6]           ; Clk                            ; 6.745  ; 6.745  ; Fall       ; Clk                            ;
;  Rt_out[7]           ; Clk                            ; 6.241  ; 6.241  ; Fall       ; Clk                            ;
;  Rt_out[8]           ; Clk                            ; 6.084  ; 6.084  ; Fall       ; Clk                            ;
;  Rt_out[9]           ; Clk                            ; 6.276  ; 6.276  ; Fall       ; Clk                            ;
;  Rt_out[10]          ; Clk                            ; 6.568  ; 6.568  ; Fall       ; Clk                            ;
;  Rt_out[11]          ; Clk                            ; 6.670  ; 6.670  ; Fall       ; Clk                            ;
;  Rt_out[12]          ; Clk                            ; 7.597  ; 7.597  ; Fall       ; Clk                            ;
;  Rt_out[13]          ; Clk                            ; 6.520  ; 6.520  ; Fall       ; Clk                            ;
;  Rt_out[14]          ; Clk                            ; 5.941  ; 5.941  ; Fall       ; Clk                            ;
;  Rt_out[15]          ; Clk                            ; 7.905  ; 7.905  ; Fall       ; Clk                            ;
;  Rt_out[16]          ; Clk                            ; 6.226  ; 6.226  ; Fall       ; Clk                            ;
;  Rt_out[17]          ; Clk                            ; 7.903  ; 7.903  ; Fall       ; Clk                            ;
;  Rt_out[18]          ; Clk                            ; 5.842  ; 5.842  ; Fall       ; Clk                            ;
;  Rt_out[19]          ; Clk                            ; 7.587  ; 7.587  ; Fall       ; Clk                            ;
;  Rt_out[20]          ; Clk                            ; 6.356  ; 6.356  ; Fall       ; Clk                            ;
;  Rt_out[21]          ; Clk                            ; 7.903  ; 7.903  ; Fall       ; Clk                            ;
;  Rt_out[22]          ; Clk                            ; 6.683  ; 6.683  ; Fall       ; Clk                            ;
;  Rt_out[23]          ; Clk                            ; 7.423  ; 7.423  ; Fall       ; Clk                            ;
;  Rt_out[24]          ; Clk                            ; 6.685  ; 6.685  ; Fall       ; Clk                            ;
;  Rt_out[25]          ; Clk                            ; 7.270  ; 7.270  ; Fall       ; Clk                            ;
;  Rt_out[26]          ; Clk                            ; 7.254  ; 7.254  ; Fall       ; Clk                            ;
;  Rt_out[27]          ; Clk                            ; 6.363  ; 6.363  ; Fall       ; Clk                            ;
;  Rt_out[28]          ; Clk                            ; 6.869  ; 6.869  ; Fall       ; Clk                            ;
;  Rt_out[29]          ; Clk                            ; 7.560  ; 7.560  ; Fall       ; Clk                            ;
;  Rt_out[30]          ; Clk                            ; 6.219  ; 6.219  ; Fall       ; Clk                            ;
;  Rt_out[31]          ; Clk                            ; 7.326  ; 7.326  ; Fall       ; Clk                            ;
; Shift_out[*]         ; Clk                            ; 10.282 ; 10.282 ; Fall       ; Clk                            ;
;  Shift_out[0]        ; Clk                            ; 9.486  ; 9.486  ; Fall       ; Clk                            ;
;  Shift_out[1]        ; Clk                            ; 9.848  ; 9.848  ; Fall       ; Clk                            ;
;  Shift_out[2]        ; Clk                            ; 9.446  ; 9.446  ; Fall       ; Clk                            ;
;  Shift_out[3]        ; Clk                            ; 9.523  ; 9.523  ; Fall       ; Clk                            ;
;  Shift_out[4]        ; Clk                            ; 9.491  ; 9.491  ; Fall       ; Clk                            ;
;  Shift_out[5]        ; Clk                            ; 9.281  ; 9.281  ; Fall       ; Clk                            ;
;  Shift_out[6]        ; Clk                            ; 9.401  ; 9.401  ; Fall       ; Clk                            ;
;  Shift_out[7]        ; Clk                            ; 9.219  ; 9.219  ; Fall       ; Clk                            ;
;  Shift_out[8]        ; Clk                            ; 10.131 ; 10.131 ; Fall       ; Clk                            ;
;  Shift_out[9]        ; Clk                            ; 10.196 ; 10.196 ; Fall       ; Clk                            ;
;  Shift_out[10]       ; Clk                            ; 9.031  ; 9.031  ; Fall       ; Clk                            ;
;  Shift_out[11]       ; Clk                            ; 9.695  ; 9.695  ; Fall       ; Clk                            ;
;  Shift_out[12]       ; Clk                            ; 9.578  ; 9.578  ; Fall       ; Clk                            ;
;  Shift_out[13]       ; Clk                            ; 9.845  ; 9.845  ; Fall       ; Clk                            ;
;  Shift_out[14]       ; Clk                            ; 10.027 ; 10.027 ; Fall       ; Clk                            ;
;  Shift_out[15]       ; Clk                            ; 9.423  ; 9.423  ; Fall       ; Clk                            ;
;  Shift_out[16]       ; Clk                            ; 10.142 ; 10.142 ; Fall       ; Clk                            ;
;  Shift_out[17]       ; Clk                            ; 9.894  ; 9.894  ; Fall       ; Clk                            ;
;  Shift_out[18]       ; Clk                            ; 9.943  ; 9.943  ; Fall       ; Clk                            ;
;  Shift_out[19]       ; Clk                            ; 10.123 ; 10.123 ; Fall       ; Clk                            ;
;  Shift_out[20]       ; Clk                            ; 10.164 ; 10.164 ; Fall       ; Clk                            ;
;  Shift_out[21]       ; Clk                            ; 9.639  ; 9.639  ; Fall       ; Clk                            ;
;  Shift_out[22]       ; Clk                            ; 10.282 ; 10.282 ; Fall       ; Clk                            ;
;  Shift_out[23]       ; Clk                            ; 9.991  ; 9.991  ; Fall       ; Clk                            ;
;  Shift_out[24]       ; Clk                            ; 9.984  ; 9.984  ; Fall       ; Clk                            ;
;  Shift_out[25]       ; Clk                            ; 10.004 ; 10.004 ; Fall       ; Clk                            ;
;  Shift_out[26]       ; Clk                            ; 9.632  ; 9.632  ; Fall       ; Clk                            ;
;  Shift_out[27]       ; Clk                            ; 10.167 ; 10.167 ; Fall       ; Clk                            ;
;  Shift_out[28]       ; Clk                            ; 9.449  ; 9.449  ; Fall       ; Clk                            ;
;  Shift_out[29]       ; Clk                            ; 9.590  ; 9.590  ; Fall       ; Clk                            ;
;  Shift_out[30]       ; Clk                            ; 9.495  ; 9.495  ; Fall       ; Clk                            ;
;  Shift_out[31]       ; Clk                            ; 9.487  ; 9.487  ; Fall       ; Clk                            ;
; Zero                 ; Clk                            ; 9.936  ; 9.936  ; Fall       ; Clk                            ;
; ALUShift_out[*]      ; Controller:controller|state.S0 ; 10.062 ; 10.062 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[0]     ; Controller:controller|state.S0 ; 9.102  ; 9.102  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[1]     ; Controller:controller|state.S0 ; 8.938  ; 8.938  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[2]     ; Controller:controller|state.S0 ; 9.531  ; 9.531  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[3]     ; Controller:controller|state.S0 ; 9.540  ; 9.540  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[4]     ; Controller:controller|state.S0 ; 10.062 ; 10.062 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[5]     ; Controller:controller|state.S0 ; 9.359  ; 9.359  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[6]     ; Controller:controller|state.S0 ; 9.324  ; 9.324  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[7]     ; Controller:controller|state.S0 ; 9.664  ; 9.664  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[8]     ; Controller:controller|state.S0 ; 8.729  ; 8.729  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[9]     ; Controller:controller|state.S0 ; 8.737  ; 8.737  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[10]    ; Controller:controller|state.S0 ; 9.625  ; 9.625  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[11]    ; Controller:controller|state.S0 ; 9.309  ; 9.309  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[12]    ; Controller:controller|state.S0 ; 8.841  ; 8.841  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[13]    ; Controller:controller|state.S0 ; 8.783  ; 8.783  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[14]    ; Controller:controller|state.S0 ; 8.765  ; 8.765  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[15]    ; Controller:controller|state.S0 ; 9.488  ; 9.488  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[16]    ; Controller:controller|state.S0 ; 9.243  ; 9.243  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[17]    ; Controller:controller|state.S0 ; 9.085  ; 9.085  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[18]    ; Controller:controller|state.S0 ; 8.816  ; 8.816  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[19]    ; Controller:controller|state.S0 ; 9.551  ; 9.551  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[20]    ; Controller:controller|state.S0 ; 9.454  ; 9.454  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[21]    ; Controller:controller|state.S0 ; 9.288  ; 9.288  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[22]    ; Controller:controller|state.S0 ; 9.676  ; 9.676  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[23]    ; Controller:controller|state.S0 ; 9.470  ; 9.470  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[24]    ; Controller:controller|state.S0 ; 9.029  ; 9.029  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[25]    ; Controller:controller|state.S0 ; 8.567  ; 8.567  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[26]    ; Controller:controller|state.S0 ; 9.479  ; 9.479  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[27]    ; Controller:controller|state.S0 ; 8.718  ; 8.718  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[28]    ; Controller:controller|state.S0 ; 9.568  ; 9.568  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[29]    ; Controller:controller|state.S0 ; 9.376  ; 9.376  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[30]    ; Controller:controller|state.S0 ; 9.354  ; 9.354  ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[31]    ; Controller:controller|state.S0 ; 9.144  ; 9.144  ; Rise       ; Controller:controller|state.S0 ;
; ALU_out[*]           ; Controller:controller|state.S0 ; 9.700  ; 9.700  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[0]          ; Controller:controller|state.S0 ; 9.254  ; 9.254  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[1]          ; Controller:controller|state.S0 ; 8.930  ; 8.930  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[2]          ; Controller:controller|state.S0 ; 8.786  ; 8.786  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[3]          ; Controller:controller|state.S0 ; 9.626  ; 9.626  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[4]          ; Controller:controller|state.S0 ; 9.700  ; 9.700  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[5]          ; Controller:controller|state.S0 ; 8.813  ; 8.813  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[6]          ; Controller:controller|state.S0 ; 8.911  ; 8.911  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[7]          ; Controller:controller|state.S0 ; 8.481  ; 8.481  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[8]          ; Controller:controller|state.S0 ; 9.222  ; 9.222  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[9]          ; Controller:controller|state.S0 ; 8.048  ; 8.048  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[10]         ; Controller:controller|state.S0 ; 8.528  ; 8.528  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[11]         ; Controller:controller|state.S0 ; 8.410  ; 8.410  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[12]         ; Controller:controller|state.S0 ; 8.322  ; 8.322  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[13]         ; Controller:controller|state.S0 ; 8.085  ; 8.085  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[14]         ; Controller:controller|state.S0 ; 7.696  ; 7.696  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[15]         ; Controller:controller|state.S0 ; 8.892  ; 8.892  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[16]         ; Controller:controller|state.S0 ; 8.560  ; 8.560  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[17]         ; Controller:controller|state.S0 ; 8.582  ; 8.582  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[18]         ; Controller:controller|state.S0 ; 8.356  ; 8.356  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[19]         ; Controller:controller|state.S0 ; 8.118  ; 8.118  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[20]         ; Controller:controller|state.S0 ; 8.512  ; 8.512  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[21]         ; Controller:controller|state.S0 ; 8.361  ; 8.361  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[22]         ; Controller:controller|state.S0 ; 8.431  ; 8.431  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[23]         ; Controller:controller|state.S0 ; 8.333  ; 8.333  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[24]         ; Controller:controller|state.S0 ; 9.077  ; 9.077  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[25]         ; Controller:controller|state.S0 ; 8.656  ; 8.656  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[26]         ; Controller:controller|state.S0 ; 8.808  ; 8.808  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[27]         ; Controller:controller|state.S0 ; 8.461  ; 8.461  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[28]         ; Controller:controller|state.S0 ; 9.682  ; 9.682  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[29]         ; Controller:controller|state.S0 ; 7.962  ; 7.962  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[30]         ; Controller:controller|state.S0 ; 8.228  ; 8.228  ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[31]         ; Controller:controller|state.S0 ; 8.492  ; 8.492  ; Rise       ; Controller:controller|state.S0 ;
; B_in[*]              ; Controller:controller|state.S0 ; 6.560  ; 6.560  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[0]             ; Controller:controller|state.S0 ; 5.213  ; 5.213  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[1]             ; Controller:controller|state.S0 ; 5.857  ; 5.857  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[2]             ; Controller:controller|state.S0 ; 4.767  ; 4.767  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[3]             ; Controller:controller|state.S0 ; 5.203  ; 5.203  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[4]             ; Controller:controller|state.S0 ; 5.271  ; 5.271  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[5]             ; Controller:controller|state.S0 ; 5.518  ; 5.518  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[6]             ; Controller:controller|state.S0 ; 5.380  ; 5.380  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[7]             ; Controller:controller|state.S0 ; 5.166  ; 5.166  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[8]             ; Controller:controller|state.S0 ; 5.669  ; 5.669  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[9]             ; Controller:controller|state.S0 ; 5.701  ; 5.701  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[10]            ; Controller:controller|state.S0 ; 5.217  ; 5.217  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[11]            ; Controller:controller|state.S0 ; 5.672  ; 5.672  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[12]            ; Controller:controller|state.S0 ; 5.246  ; 5.246  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[13]            ; Controller:controller|state.S0 ; 5.950  ; 5.950  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[14]            ; Controller:controller|state.S0 ; 4.821  ; 4.821  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[15]            ; Controller:controller|state.S0 ; 5.216  ; 5.216  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[16]            ; Controller:controller|state.S0 ; 4.989  ; 4.989  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[17]            ; Controller:controller|state.S0 ; 5.108  ; 5.108  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[18]            ; Controller:controller|state.S0 ; 5.614  ; 5.614  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[19]            ; Controller:controller|state.S0 ; 5.523  ; 5.523  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[20]            ; Controller:controller|state.S0 ; 5.342  ; 5.342  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[21]            ; Controller:controller|state.S0 ; 6.186  ; 6.186  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[22]            ; Controller:controller|state.S0 ; 6.560  ; 6.560  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[23]            ; Controller:controller|state.S0 ; 5.475  ; 5.475  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[24]            ; Controller:controller|state.S0 ; 5.758  ; 5.758  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[25]            ; Controller:controller|state.S0 ; 6.263  ; 6.263  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[26]            ; Controller:controller|state.S0 ; 5.677  ; 5.677  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[27]            ; Controller:controller|state.S0 ; 6.211  ; 6.211  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[28]            ; Controller:controller|state.S0 ; 6.031  ; 6.031  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[29]            ; Controller:controller|state.S0 ; 6.380  ; 6.380  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[30]            ; Controller:controller|state.S0 ; 6.055  ; 6.055  ; Rise       ; Controller:controller|state.S0 ;
;  B_in[31]            ; Controller:controller|state.S0 ; 5.769  ; 5.769  ; Rise       ; Controller:controller|state.S0 ;
; Less                 ; Controller:controller|state.S0 ; 7.898  ; 7.898  ; Rise       ; Controller:controller|state.S0 ;
; Overflow             ; Controller:controller|state.S0 ; 8.369  ; 8.369  ; Rise       ; Controller:controller|state.S0 ;
; PC_in[*]             ; Controller:controller|state.S0 ; 10.141 ; 10.141 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[0]            ; Controller:controller|state.S0 ; 9.492  ; 9.492  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[1]            ; Controller:controller|state.S0 ; 9.884  ; 9.884  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[2]            ; Controller:controller|state.S0 ; 8.835  ; 8.835  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[3]            ; Controller:controller|state.S0 ; 10.137 ; 10.137 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[4]            ; Controller:controller|state.S0 ; 10.136 ; 10.136 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[5]            ; Controller:controller|state.S0 ; 10.085 ; 10.085 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[6]            ; Controller:controller|state.S0 ; 9.987  ; 9.987  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[7]            ; Controller:controller|state.S0 ; 10.001 ; 10.001 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[8]            ; Controller:controller|state.S0 ; 9.617  ; 9.617  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[9]            ; Controller:controller|state.S0 ; 9.064  ; 9.064  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[10]           ; Controller:controller|state.S0 ; 9.504  ; 9.504  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[11]           ; Controller:controller|state.S0 ; 9.350  ; 9.350  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[12]           ; Controller:controller|state.S0 ; 9.873  ; 9.873  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[13]           ; Controller:controller|state.S0 ; 8.936  ; 8.936  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[14]           ; Controller:controller|state.S0 ; 9.051  ; 9.051  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[15]           ; Controller:controller|state.S0 ; 9.690  ; 9.690  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[16]           ; Controller:controller|state.S0 ; 10.072 ; 10.072 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[17]           ; Controller:controller|state.S0 ; 9.502  ; 9.502  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[18]           ; Controller:controller|state.S0 ; 9.018  ; 9.018  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[19]           ; Controller:controller|state.S0 ; 9.675  ; 9.675  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[20]           ; Controller:controller|state.S0 ; 10.141 ; 10.141 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[21]           ; Controller:controller|state.S0 ; 9.053  ; 9.053  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[22]           ; Controller:controller|state.S0 ; 10.059 ; 10.059 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[23]           ; Controller:controller|state.S0 ; 9.740  ; 9.740  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[24]           ; Controller:controller|state.S0 ; 9.217  ; 9.217  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[25]           ; Controller:controller|state.S0 ; 9.816  ; 9.816  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[26]           ; Controller:controller|state.S0 ; 9.266  ; 9.266  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[27]           ; Controller:controller|state.S0 ; 9.071  ; 9.071  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[28]           ; Controller:controller|state.S0 ; 9.984  ; 9.984  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[29]           ; Controller:controller|state.S0 ; 9.175  ; 9.175  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[30]           ; Controller:controller|state.S0 ; 9.185  ; 9.185  ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[31]           ; Controller:controller|state.S0 ; 9.515  ; 9.515  ; Rise       ; Controller:controller|state.S0 ;
; PC_write_en          ; Controller:controller|state.S0 ; 8.610  ; 8.610  ; Rise       ; Controller:controller|state.S0 ;
; RegDt0               ; Controller:controller|state.S0 ; 3.904  ; 3.904  ; Rise       ; Controller:controller|state.S0 ;
; Reg_data_shift[*]    ; Controller:controller|state.S0 ; 8.230  ; 8.230  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S0 ; 7.360  ; 7.360  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S0 ; 6.841  ; 6.841  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S0 ; 7.465  ; 7.465  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S0 ; 7.502  ; 7.502  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S0 ; 6.902  ; 6.902  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S0 ; 6.694  ; 6.694  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S0 ; 6.286  ; 6.286  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S0 ; 7.354  ; 7.354  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S0 ; 6.979  ; 6.979  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S0 ; 7.093  ; 7.093  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S0 ; 7.129  ; 7.129  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S0 ; 6.591  ; 6.591  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S0 ; 6.848  ; 6.848  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S0 ; 6.509  ; 6.509  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S0 ; 6.776  ; 6.776  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S0 ; 7.344  ; 7.344  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S0 ; 6.566  ; 6.566  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S0 ; 7.377  ; 7.377  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S0 ; 7.008  ; 7.008  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S0 ; 8.230  ; 8.230  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S0 ; 6.458  ; 6.458  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S0 ; 7.083  ; 7.083  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S0 ; 6.721  ; 6.721  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S0 ; 7.579  ; 7.579  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S0 ; 7.780  ; 7.780  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S0 ; 7.163  ; 7.163  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S0 ; 7.540  ; 7.540  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S0 ; 7.550  ; 7.550  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S0 ; 6.557  ; 6.557  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S0 ; 7.170  ; 7.170  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S0 ; 8.016  ; 8.016  ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S0 ; 8.135  ; 8.135  ; Rise       ; Controller:controller|state.S0 ;
; Rt_addr[*]           ; Controller:controller|state.S0 ; 4.034  ; 4.034  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[0]          ; Controller:controller|state.S0 ; 3.811  ; 3.811  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[1]          ; Controller:controller|state.S0 ; 3.865  ; 3.865  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[2]          ; Controller:controller|state.S0 ; 4.034  ; 4.034  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[3]          ; Controller:controller|state.S0 ; 3.946  ; 3.946  ; Rise       ; Controller:controller|state.S0 ;
; Rt_out[*]            ; Controller:controller|state.S0 ; 6.577  ; 6.577  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[0]           ; Controller:controller|state.S0 ; 5.408  ; 5.408  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[1]           ; Controller:controller|state.S0 ; 5.418  ; 5.418  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[2]           ; Controller:controller|state.S0 ; 4.936  ; 4.936  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[3]           ; Controller:controller|state.S0 ; 5.098  ; 5.098  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[4]           ; Controller:controller|state.S0 ; 5.127  ; 5.127  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[5]           ; Controller:controller|state.S0 ; 4.930  ; 4.930  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[6]           ; Controller:controller|state.S0 ; 5.396  ; 5.396  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[7]           ; Controller:controller|state.S0 ; 5.088  ; 5.088  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[8]           ; Controller:controller|state.S0 ; 4.982  ; 4.982  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[9]           ; Controller:controller|state.S0 ; 5.082  ; 5.082  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[10]          ; Controller:controller|state.S0 ; 5.300  ; 5.300  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[11]          ; Controller:controller|state.S0 ; 5.342  ; 5.342  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[12]          ; Controller:controller|state.S0 ; 6.381  ; 6.381  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[13]          ; Controller:controller|state.S0 ; 5.112  ; 5.112  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[14]          ; Controller:controller|state.S0 ; 4.437  ; 4.437  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[15]          ; Controller:controller|state.S0 ; 6.577  ; 6.577  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[16]          ; Controller:controller|state.S0 ; 5.010  ; 5.010  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[17]          ; Controller:controller|state.S0 ; 6.575  ; 6.575  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[18]          ; Controller:controller|state.S0 ; 4.740  ; 4.740  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[19]          ; Controller:controller|state.S0 ; 6.371  ; 6.371  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[20]          ; Controller:controller|state.S0 ; 5.132  ; 5.132  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[21]          ; Controller:controller|state.S0 ; 6.575  ; 6.575  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[22]          ; Controller:controller|state.S0 ; 5.355  ; 5.355  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[23]          ; Controller:controller|state.S0 ; 6.207  ; 6.207  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[24]          ; Controller:controller|state.S0 ; 5.557  ; 5.557  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[25]          ; Controller:controller|state.S0 ; 6.076  ; 6.076  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[26]          ; Controller:controller|state.S0 ; 6.046  ; 6.046  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[27]          ; Controller:controller|state.S0 ; 5.169  ; 5.169  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[28]          ; Controller:controller|state.S0 ; 5.554  ; 5.554  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[29]          ; Controller:controller|state.S0 ; 6.366  ; 6.366  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[30]          ; Controller:controller|state.S0 ; 4.987  ; 4.987  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[31]          ; Controller:controller|state.S0 ; 6.110  ; 6.110  ; Rise       ; Controller:controller|state.S0 ;
; Shift_out[*]         ; Controller:controller|state.S0 ; 8.980  ; 8.980  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[0]        ; Controller:controller|state.S0 ; 7.836  ; 7.836  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[1]        ; Controller:controller|state.S0 ; 8.428  ; 8.428  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[2]        ; Controller:controller|state.S0 ; 8.004  ; 8.004  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[3]        ; Controller:controller|state.S0 ; 8.190  ; 8.190  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[4]        ; Controller:controller|state.S0 ; 7.946  ; 7.946  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[5]        ; Controller:controller|state.S0 ; 7.954  ; 7.954  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[6]        ; Controller:controller|state.S0 ; 7.769  ; 7.769  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[7]        ; Controller:controller|state.S0 ; 7.941  ; 7.941  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[8]        ; Controller:controller|state.S0 ; 8.682  ; 8.682  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[9]        ; Controller:controller|state.S0 ; 8.980  ; 8.980  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[10]       ; Controller:controller|state.S0 ; 7.604  ; 7.604  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[11]       ; Controller:controller|state.S0 ; 8.479  ; 8.479  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[12]       ; Controller:controller|state.S0 ; 8.166  ; 8.166  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[13]       ; Controller:controller|state.S0 ; 8.629  ; 8.629  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[14]       ; Controller:controller|state.S0 ; 8.601  ; 8.601  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[15]       ; Controller:controller|state.S0 ; 8.207  ; 8.207  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[16]       ; Controller:controller|state.S0 ; 8.492  ; 8.492  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[17]       ; Controller:controller|state.S0 ; 8.474  ; 8.474  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[18]       ; Controller:controller|state.S0 ; 8.501  ; 8.501  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[19]       ; Controller:controller|state.S0 ; 8.790  ; 8.790  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[20]       ; Controller:controller|state.S0 ; 8.619  ; 8.619  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[21]       ; Controller:controller|state.S0 ; 8.339  ; 8.339  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[22]       ; Controller:controller|state.S0 ; 8.650  ; 8.650  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[23]       ; Controller:controller|state.S0 ; 8.713  ; 8.713  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[24]       ; Controller:controller|state.S0 ; 8.535  ; 8.535  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[25]       ; Controller:controller|state.S0 ; 8.788  ; 8.788  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[26]       ; Controller:controller|state.S0 ; 8.270  ; 8.270  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[27]       ; Controller:controller|state.S0 ; 8.951  ; 8.951  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[28]       ; Controller:controller|state.S0 ; 8.037  ; 8.037  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[29]       ; Controller:controller|state.S0 ; 8.374  ; 8.374  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[30]       ; Controller:controller|state.S0 ; 8.196  ; 8.196  ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[31]       ; Controller:controller|state.S0 ; 8.271  ; 8.271  ; Rise       ; Controller:controller|state.S0 ;
; Zero                 ; Controller:controller|state.S0 ; 8.712  ; 8.712  ; Rise       ; Controller:controller|state.S0 ;
; state[*]             ; Controller:controller|state.S0 ; 4.640  ;        ; Rise       ; Controller:controller|state.S0 ;
;  state[0]            ; Controller:controller|state.S0 ; 4.640  ;        ; Rise       ; Controller:controller|state.S0 ;
; state[*]             ; Controller:controller|state.S0 ;        ; 4.640  ; Fall       ; Controller:controller|state.S0 ;
;  state[0]            ; Controller:controller|state.S0 ;        ; 4.640  ; Fall       ; Controller:controller|state.S0 ;
; ALUShift_out[*]      ; Controller:controller|state.S6 ; 13.200 ; 13.200 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[0]     ; Controller:controller|state.S6 ; 12.429 ; 12.429 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[1]     ; Controller:controller|state.S6 ; 12.099 ; 12.099 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[2]     ; Controller:controller|state.S6 ; 12.588 ; 12.588 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[3]     ; Controller:controller|state.S6 ; 12.444 ; 12.444 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[4]     ; Controller:controller|state.S6 ; 13.200 ; 13.200 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[5]     ; Controller:controller|state.S6 ; 12.271 ; 12.271 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[6]     ; Controller:controller|state.S6 ; 10.028 ; 10.028 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[7]     ; Controller:controller|state.S6 ; 10.368 ; 10.368 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[8]     ; Controller:controller|state.S6 ; 9.433  ; 9.433  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[9]     ; Controller:controller|state.S6 ; 9.299  ; 9.299  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[10]    ; Controller:controller|state.S6 ; 10.329 ; 10.329 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[11]    ; Controller:controller|state.S6 ; 9.928  ; 9.928  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[12]    ; Controller:controller|state.S6 ; 9.267  ; 9.267  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[13]    ; Controller:controller|state.S6 ; 9.141  ; 9.141  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[14]    ; Controller:controller|state.S6 ; 9.425  ; 9.425  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[15]    ; Controller:controller|state.S6 ; 10.164 ; 10.164 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[16]    ; Controller:controller|state.S6 ; 9.947  ; 9.947  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[17]    ; Controller:controller|state.S6 ; 9.789  ; 9.789  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[18]    ; Controller:controller|state.S6 ; 9.520  ; 9.520  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[19]    ; Controller:controller|state.S6 ; 10.255 ; 10.255 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[20]    ; Controller:controller|state.S6 ; 10.158 ; 10.158 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[21]    ; Controller:controller|state.S6 ; 9.921  ; 9.921  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[22]    ; Controller:controller|state.S6 ; 10.380 ; 10.380 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[23]    ; Controller:controller|state.S6 ; 10.174 ; 10.174 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[24]    ; Controller:controller|state.S6 ; 9.733  ; 9.733  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[25]    ; Controller:controller|state.S6 ; 9.271  ; 9.271  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[26]    ; Controller:controller|state.S6 ; 10.183 ; 10.183 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[27]    ; Controller:controller|state.S6 ; 9.422  ; 9.422  ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[28]    ; Controller:controller|state.S6 ; 10.272 ; 10.272 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[29]    ; Controller:controller|state.S6 ; 10.080 ; 10.080 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[30]    ; Controller:controller|state.S6 ; 10.058 ; 10.058 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[31]    ; Controller:controller|state.S6 ; 9.848  ; 9.848  ; Rise       ; Controller:controller|state.S6 ;
; ALU_SrcA             ; Controller:controller|state.S6 ; 5.598  ; 5.598  ; Rise       ; Controller:controller|state.S6 ;
; ALU_SrcB[*]          ; Controller:controller|state.S6 ; 5.704  ; 5.704  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[0]         ; Controller:controller|state.S6 ; 5.220  ; 5.220  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[1]         ; Controller:controller|state.S6 ; 5.704  ; 5.704  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[2]         ; Controller:controller|state.S6 ; 5.001  ; 5.001  ; Rise       ; Controller:controller|state.S6 ;
; ALU_op[*]            ; Controller:controller|state.S6 ; 5.582  ; 5.582  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[0]           ; Controller:controller|state.S6 ; 5.479  ; 5.479  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[1]           ; Controller:controller|state.S6 ; 5.582  ; 5.582  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[2]           ; Controller:controller|state.S6 ; 5.521  ; 5.521  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[3]           ; Controller:controller|state.S6 ; 5.352  ; 5.352  ; Rise       ; Controller:controller|state.S6 ;
; ALU_out[*]           ; Controller:controller|state.S6 ; 13.077 ; 13.077 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[0]          ; Controller:controller|state.S6 ; 13.077 ; 13.077 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[1]          ; Controller:controller|state.S6 ; 12.091 ; 12.091 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[2]          ; Controller:controller|state.S6 ; 11.843 ; 11.843 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[3]          ; Controller:controller|state.S6 ; 12.530 ; 12.530 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[4]          ; Controller:controller|state.S6 ; 12.838 ; 12.838 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[5]          ; Controller:controller|state.S6 ; 11.725 ; 11.725 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[6]          ; Controller:controller|state.S6 ; 9.615  ; 9.615  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[7]          ; Controller:controller|state.S6 ; 9.185  ; 9.185  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[8]          ; Controller:controller|state.S6 ; 9.926  ; 9.926  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[9]          ; Controller:controller|state.S6 ; 8.752  ; 8.752  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[10]         ; Controller:controller|state.S6 ; 9.232  ; 9.232  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[11]         ; Controller:controller|state.S6 ; 9.114  ; 9.114  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[12]         ; Controller:controller|state.S6 ; 9.026  ; 9.026  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[13]         ; Controller:controller|state.S6 ; 8.789  ; 8.789  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[14]         ; Controller:controller|state.S6 ; 8.400  ; 8.400  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[15]         ; Controller:controller|state.S6 ; 9.596  ; 9.596  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[16]         ; Controller:controller|state.S6 ; 9.264  ; 9.264  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[17]         ; Controller:controller|state.S6 ; 9.286  ; 9.286  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[18]         ; Controller:controller|state.S6 ; 9.060  ; 9.060  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[19]         ; Controller:controller|state.S6 ; 8.822  ; 8.822  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[20]         ; Controller:controller|state.S6 ; 9.216  ; 9.216  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[21]         ; Controller:controller|state.S6 ; 9.065  ; 9.065  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[22]         ; Controller:controller|state.S6 ; 9.135  ; 9.135  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[23]         ; Controller:controller|state.S6 ; 9.037  ; 9.037  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[24]         ; Controller:controller|state.S6 ; 9.781  ; 9.781  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[25]         ; Controller:controller|state.S6 ; 9.360  ; 9.360  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[26]         ; Controller:controller|state.S6 ; 9.512  ; 9.512  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[27]         ; Controller:controller|state.S6 ; 9.165  ; 9.165  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[28]         ; Controller:controller|state.S6 ; 10.386 ; 10.386 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[29]         ; Controller:controller|state.S6 ; 8.666  ; 8.666  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[30]         ; Controller:controller|state.S6 ; 8.932  ; 8.932  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[31]         ; Controller:controller|state.S6 ; 9.196  ; 9.196  ; Rise       ; Controller:controller|state.S6 ;
; A_in[*]              ; Controller:controller|state.S6 ; 6.755  ; 6.755  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[0]             ; Controller:controller|state.S6 ; 5.770  ; 5.770  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[1]             ; Controller:controller|state.S6 ; 6.013  ; 6.013  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[2]             ; Controller:controller|state.S6 ; 5.688  ; 5.688  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[3]             ; Controller:controller|state.S6 ; 6.032  ; 6.032  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[4]             ; Controller:controller|state.S6 ; 6.025  ; 6.025  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[5]             ; Controller:controller|state.S6 ; 6.293  ; 6.293  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[6]             ; Controller:controller|state.S6 ; 6.131  ; 6.131  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[7]             ; Controller:controller|state.S6 ; 6.029  ; 6.029  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[8]             ; Controller:controller|state.S6 ; 5.948  ; 5.948  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[9]             ; Controller:controller|state.S6 ; 5.731  ; 5.731  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[10]            ; Controller:controller|state.S6 ; 5.851  ; 5.851  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[11]            ; Controller:controller|state.S6 ; 6.214  ; 6.214  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[12]            ; Controller:controller|state.S6 ; 6.101  ; 6.101  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[13]            ; Controller:controller|state.S6 ; 5.716  ; 5.716  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[14]            ; Controller:controller|state.S6 ; 6.284  ; 6.284  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[15]            ; Controller:controller|state.S6 ; 6.243  ; 6.243  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[16]            ; Controller:controller|state.S6 ; 5.849  ; 5.849  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[17]            ; Controller:controller|state.S6 ; 6.755  ; 6.755  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[18]            ; Controller:controller|state.S6 ; 5.441  ; 5.441  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[19]            ; Controller:controller|state.S6 ; 6.393  ; 6.393  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[20]            ; Controller:controller|state.S6 ; 5.797  ; 5.797  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[21]            ; Controller:controller|state.S6 ; 5.714  ; 5.714  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[22]            ; Controller:controller|state.S6 ; 5.701  ; 5.701  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[23]            ; Controller:controller|state.S6 ; 5.475  ; 5.475  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[24]            ; Controller:controller|state.S6 ; 6.330  ; 6.330  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[25]            ; Controller:controller|state.S6 ; 5.666  ; 5.666  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[26]            ; Controller:controller|state.S6 ; 5.743  ; 5.743  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[27]            ; Controller:controller|state.S6 ; 6.037  ; 6.037  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[28]            ; Controller:controller|state.S6 ; 5.809  ; 5.809  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[29]            ; Controller:controller|state.S6 ; 5.613  ; 5.613  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[30]            ; Controller:controller|state.S6 ; 5.872  ; 5.872  ; Rise       ; Controller:controller|state.S6 ;
;  A_in[31]            ; Controller:controller|state.S6 ; 5.758  ; 5.758  ; Rise       ; Controller:controller|state.S6 ;
; Addreg_write_en      ; Controller:controller|state.S6 ; 5.366  ; 5.366  ; Rise       ; Controller:controller|state.S6 ;
; B_in[*]              ; Controller:controller|state.S6 ; 7.116  ; 7.116  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[0]             ; Controller:controller|state.S6 ; 6.024  ; 6.024  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[1]             ; Controller:controller|state.S6 ; 6.630  ; 6.630  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[2]             ; Controller:controller|state.S6 ; 5.467  ; 5.467  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[3]             ; Controller:controller|state.S6 ; 5.990  ; 5.990  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[4]             ; Controller:controller|state.S6 ; 6.042  ; 6.042  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[5]             ; Controller:controller|state.S6 ; 6.760  ; 6.760  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[6]             ; Controller:controller|state.S6 ; 6.099  ; 6.099  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[7]             ; Controller:controller|state.S6 ; 5.929  ; 5.929  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[8]             ; Controller:controller|state.S6 ; 6.235  ; 6.235  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[9]             ; Controller:controller|state.S6 ; 6.392  ; 6.392  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[10]            ; Controller:controller|state.S6 ; 5.972  ; 5.972  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[11]            ; Controller:controller|state.S6 ; 6.383  ; 6.383  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[12]            ; Controller:controller|state.S6 ; 6.212  ; 6.212  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[13]            ; Controller:controller|state.S6 ; 6.723  ; 6.723  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[14]            ; Controller:controller|state.S6 ; 6.101  ; 6.101  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[15]            ; Controller:controller|state.S6 ; 6.073  ; 6.073  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[16]            ; Controller:controller|state.S6 ; 5.847  ; 5.847  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[17]            ; Controller:controller|state.S6 ; 5.945  ; 5.945  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[18]            ; Controller:controller|state.S6 ; 6.347  ; 6.347  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[19]            ; Controller:controller|state.S6 ; 6.388  ; 6.388  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[20]            ; Controller:controller|state.S6 ; 6.071  ; 6.071  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[21]            ; Controller:controller|state.S6 ; 7.044  ; 7.044  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[22]            ; Controller:controller|state.S6 ; 7.116  ; 7.116  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[23]            ; Controller:controller|state.S6 ; 6.341  ; 6.341  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[24]            ; Controller:controller|state.S6 ; 6.193  ; 6.193  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[25]            ; Controller:controller|state.S6 ; 6.729  ; 6.729  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[26]            ; Controller:controller|state.S6 ; 5.986  ; 5.986  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[27]            ; Controller:controller|state.S6 ; 6.565  ; 6.565  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[28]            ; Controller:controller|state.S6 ; 6.479  ; 6.479  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[29]            ; Controller:controller|state.S6 ; 6.541  ; 6.541  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[30]            ; Controller:controller|state.S6 ; 6.516  ; 6.516  ; Rise       ; Controller:controller|state.S6 ;
;  B_in[31]            ; Controller:controller|state.S6 ; 6.440  ; 6.440  ; Rise       ; Controller:controller|state.S6 ;
; Ex_top               ; Controller:controller|state.S6 ; 5.126  ; 5.126  ; Rise       ; Controller:controller|state.S6 ;
; IR_write_en          ; Controller:controller|state.S6 ; 5.281  ; 5.281  ; Rise       ; Controller:controller|state.S6 ;
; IorD                 ; Controller:controller|state.S6 ; 5.823  ; 5.823  ; Rise       ; Controller:controller|state.S6 ;
; Less                 ; Controller:controller|state.S6 ; 8.602  ; 8.602  ; Rise       ; Controller:controller|state.S6 ;
; Mem_addr_in[*]       ; Controller:controller|state.S6 ; 7.538  ; 7.538  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[0]      ; Controller:controller|state.S6 ; 6.342  ; 6.342  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[1]      ; Controller:controller|state.S6 ; 6.779  ; 6.779  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[2]      ; Controller:controller|state.S6 ; 5.568  ; 5.568  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[3]      ; Controller:controller|state.S6 ; 5.231  ; 5.231  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[4]      ; Controller:controller|state.S6 ; 5.729  ; 5.729  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[5]      ; Controller:controller|state.S6 ; 5.610  ; 5.610  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[6]      ; Controller:controller|state.S6 ; 5.720  ; 5.720  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[7]      ; Controller:controller|state.S6 ; 5.359  ; 5.359  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[8]      ; Controller:controller|state.S6 ; 6.025  ; 6.025  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[9]      ; Controller:controller|state.S6 ; 6.140  ; 6.140  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[10]     ; Controller:controller|state.S6 ; 5.911  ; 5.911  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[11]     ; Controller:controller|state.S6 ; 6.995  ; 6.995  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[12]     ; Controller:controller|state.S6 ; 5.468  ; 5.468  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[13]     ; Controller:controller|state.S6 ; 7.361  ; 7.361  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[14]     ; Controller:controller|state.S6 ; 6.487  ; 6.487  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[15]     ; Controller:controller|state.S6 ; 6.749  ; 6.749  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[16]     ; Controller:controller|state.S6 ; 6.589  ; 6.589  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[17]     ; Controller:controller|state.S6 ; 6.968  ; 6.968  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[18]     ; Controller:controller|state.S6 ; 7.116  ; 7.116  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[19]     ; Controller:controller|state.S6 ; 6.947  ; 6.947  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[20]     ; Controller:controller|state.S6 ; 5.984  ; 5.984  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[21]     ; Controller:controller|state.S6 ; 6.333  ; 6.333  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[22]     ; Controller:controller|state.S6 ; 7.538  ; 7.538  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[23]     ; Controller:controller|state.S6 ; 6.556  ; 6.556  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[24]     ; Controller:controller|state.S6 ; 6.495  ; 6.495  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[25]     ; Controller:controller|state.S6 ; 6.997  ; 6.997  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[26]     ; Controller:controller|state.S6 ; 6.885  ; 6.885  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[27]     ; Controller:controller|state.S6 ; 6.958  ; 6.958  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[28]     ; Controller:controller|state.S6 ; 6.681  ; 6.681  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[29]     ; Controller:controller|state.S6 ; 5.770  ; 5.770  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[30]     ; Controller:controller|state.S6 ; 7.358  ; 7.358  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[31]     ; Controller:controller|state.S6 ; 7.117  ; 7.117  ; Rise       ; Controller:controller|state.S6 ;
; Mem_byte_write[*]    ; Controller:controller|state.S6 ; 5.360  ; 5.360  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[0]   ; Controller:controller|state.S6 ; 5.360  ; 5.360  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[1]   ; Controller:controller|state.S6 ; 5.303  ; 5.303  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[2]   ; Controller:controller|state.S6 ; 5.343  ; 5.343  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[3]   ; Controller:controller|state.S6 ; 5.343  ; 5.343  ; Rise       ; Controller:controller|state.S6 ;
; Mem_data_out[*]      ; Controller:controller|state.S6 ; 10.318 ; 10.318 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[0]     ; Controller:controller|state.S6 ; 9.080  ; 9.080  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[1]     ; Controller:controller|state.S6 ; 7.956  ; 7.956  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[2]     ; Controller:controller|state.S6 ; 8.637  ; 8.637  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[3]     ; Controller:controller|state.S6 ; 8.504  ; 8.504  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[4]     ; Controller:controller|state.S6 ; 7.797  ; 7.797  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[5]     ; Controller:controller|state.S6 ; 8.622  ; 8.622  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[6]     ; Controller:controller|state.S6 ; 8.586  ; 8.586  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[7]     ; Controller:controller|state.S6 ; 7.819  ; 7.819  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[8]     ; Controller:controller|state.S6 ; 8.589  ; 8.589  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[9]     ; Controller:controller|state.S6 ; 8.823  ; 8.823  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[10]    ; Controller:controller|state.S6 ; 8.444  ; 8.444  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[11]    ; Controller:controller|state.S6 ; 8.342  ; 8.342  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[12]    ; Controller:controller|state.S6 ; 8.414  ; 8.414  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[13]    ; Controller:controller|state.S6 ; 8.287  ; 8.287  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[14]    ; Controller:controller|state.S6 ; 7.797  ; 7.797  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[15]    ; Controller:controller|state.S6 ; 8.586  ; 8.586  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[16]    ; Controller:controller|state.S6 ; 7.870  ; 7.870  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[17]    ; Controller:controller|state.S6 ; 8.336  ; 8.336  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[18]    ; Controller:controller|state.S6 ; 8.210  ; 8.210  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[19]    ; Controller:controller|state.S6 ; 8.433  ; 8.433  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[21]    ; Controller:controller|state.S6 ; 8.465  ; 8.465  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[22]    ; Controller:controller|state.S6 ; 7.838  ; 7.838  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[23]    ; Controller:controller|state.S6 ; 8.958  ; 8.958  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[24]    ; Controller:controller|state.S6 ; 8.636  ; 8.636  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[25]    ; Controller:controller|state.S6 ; 9.997  ; 9.997  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[26]    ; Controller:controller|state.S6 ; 8.924  ; 8.924  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[27]    ; Controller:controller|state.S6 ; 10.318 ; 10.318 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[28]    ; Controller:controller|state.S6 ; 9.513  ; 9.513  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[29]    ; Controller:controller|state.S6 ; 9.940  ; 9.940  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[30]    ; Controller:controller|state.S6 ; 9.232  ; 9.232  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[31]    ; Controller:controller|state.S6 ; 9.185  ; 9.185  ; Rise       ; Controller:controller|state.S6 ;
; Mem_data_shift[*]    ; Controller:controller|state.S6 ; 11.753 ; 11.753 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[0]   ; Controller:controller|state.S6 ; 10.164 ; 10.164 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[1]   ; Controller:controller|state.S6 ; 9.676  ; 9.676  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[2]   ; Controller:controller|state.S6 ; 9.794  ; 9.794  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[3]   ; Controller:controller|state.S6 ; 9.602  ; 9.602  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[4]   ; Controller:controller|state.S6 ; 10.113 ; 10.113 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[5]   ; Controller:controller|state.S6 ; 9.971  ; 9.971  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[6]   ; Controller:controller|state.S6 ; 9.539  ; 9.539  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[7]   ; Controller:controller|state.S6 ; 9.714  ; 9.714  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[8]   ; Controller:controller|state.S6 ; 11.752 ; 11.752 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[9]   ; Controller:controller|state.S6 ; 11.550 ; 11.550 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[10]  ; Controller:controller|state.S6 ; 10.897 ; 10.897 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[11]  ; Controller:controller|state.S6 ; 11.368 ; 11.368 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[12]  ; Controller:controller|state.S6 ; 11.155 ; 11.155 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[13]  ; Controller:controller|state.S6 ; 10.950 ; 10.950 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[14]  ; Controller:controller|state.S6 ; 10.966 ; 10.966 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[15]  ; Controller:controller|state.S6 ; 11.357 ; 11.357 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[16]  ; Controller:controller|state.S6 ; 11.753 ; 11.753 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[17]  ; Controller:controller|state.S6 ; 11.307 ; 11.307 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[18]  ; Controller:controller|state.S6 ; 10.271 ; 10.271 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[19]  ; Controller:controller|state.S6 ; 11.078 ; 11.078 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[20]  ; Controller:controller|state.S6 ; 10.802 ; 10.802 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[21]  ; Controller:controller|state.S6 ; 11.031 ; 11.031 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[22]  ; Controller:controller|state.S6 ; 11.368 ; 11.368 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[23]  ; Controller:controller|state.S6 ; 10.477 ; 10.477 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[24]  ; Controller:controller|state.S6 ; 11.036 ; 11.036 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[25]  ; Controller:controller|state.S6 ; 11.107 ; 11.107 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[26]  ; Controller:controller|state.S6 ; 10.146 ; 10.146 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[27]  ; Controller:controller|state.S6 ; 11.249 ; 11.249 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[28]  ; Controller:controller|state.S6 ; 10.627 ; 10.627 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[29]  ; Controller:controller|state.S6 ; 10.960 ; 10.960 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[30]  ; Controller:controller|state.S6 ; 10.554 ; 10.554 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[31]  ; Controller:controller|state.S6 ; 10.478 ; 10.478 ; Rise       ; Controller:controller|state.S6 ;
; MemtoReg[*]          ; Controller:controller|state.S6 ; 5.311  ; 5.311  ; Rise       ; Controller:controller|state.S6 ;
;  MemtoReg[0]         ; Controller:controller|state.S6 ; 5.311  ; 5.311  ; Rise       ; Controller:controller|state.S6 ;
; Overflow             ; Controller:controller|state.S6 ; 9.073  ; 9.073  ; Rise       ; Controller:controller|state.S6 ;
; PC_in[*]             ; Controller:controller|state.S6 ; 13.274 ; 13.274 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[0]            ; Controller:controller|state.S6 ; 12.983 ; 12.983 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[1]            ; Controller:controller|state.S6 ; 13.045 ; 13.045 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[2]            ; Controller:controller|state.S6 ; 11.892 ; 11.892 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[3]            ; Controller:controller|state.S6 ; 13.041 ; 13.041 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[4]            ; Controller:controller|state.S6 ; 13.274 ; 13.274 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[5]            ; Controller:controller|state.S6 ; 12.997 ; 12.997 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[6]            ; Controller:controller|state.S6 ; 10.691 ; 10.691 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[7]            ; Controller:controller|state.S6 ; 10.705 ; 10.705 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[8]            ; Controller:controller|state.S6 ; 10.321 ; 10.321 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[9]            ; Controller:controller|state.S6 ; 9.626  ; 9.626  ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[10]           ; Controller:controller|state.S6 ; 10.208 ; 10.208 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[11]           ; Controller:controller|state.S6 ; 9.969  ; 9.969  ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[12]           ; Controller:controller|state.S6 ; 10.299 ; 10.299 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[13]           ; Controller:controller|state.S6 ; 9.294  ; 9.294  ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[14]           ; Controller:controller|state.S6 ; 9.711  ; 9.711  ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[15]           ; Controller:controller|state.S6 ; 10.366 ; 10.366 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[16]           ; Controller:controller|state.S6 ; 10.776 ; 10.776 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[17]           ; Controller:controller|state.S6 ; 10.206 ; 10.206 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[18]           ; Controller:controller|state.S6 ; 9.722  ; 9.722  ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[19]           ; Controller:controller|state.S6 ; 10.379 ; 10.379 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[20]           ; Controller:controller|state.S6 ; 10.845 ; 10.845 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[21]           ; Controller:controller|state.S6 ; 9.686  ; 9.686  ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[22]           ; Controller:controller|state.S6 ; 10.763 ; 10.763 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[23]           ; Controller:controller|state.S6 ; 10.444 ; 10.444 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[24]           ; Controller:controller|state.S6 ; 9.921  ; 9.921  ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[25]           ; Controller:controller|state.S6 ; 10.520 ; 10.520 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[26]           ; Controller:controller|state.S6 ; 9.970  ; 9.970  ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[27]           ; Controller:controller|state.S6 ; 9.775  ; 9.775  ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[28]           ; Controller:controller|state.S6 ; 10.688 ; 10.688 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[29]           ; Controller:controller|state.S6 ; 9.879  ; 9.879  ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[30]           ; Controller:controller|state.S6 ; 9.889  ; 9.889  ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[31]           ; Controller:controller|state.S6 ; 10.219 ; 10.219 ; Rise       ; Controller:controller|state.S6 ;
; PC_source[*]         ; Controller:controller|state.S6 ; 6.494  ; 6.494  ; Rise       ; Controller:controller|state.S6 ;
;  PC_source[0]        ; Controller:controller|state.S6 ; 6.494  ; 6.494  ; Rise       ; Controller:controller|state.S6 ;
;  PC_source[1]        ; Controller:controller|state.S6 ; 5.262  ; 5.262  ; Rise       ; Controller:controller|state.S6 ;
; PC_write_cond        ; Controller:controller|state.S6 ; 5.443  ; 5.443  ; Rise       ; Controller:controller|state.S6 ;
; PC_write_en          ; Controller:controller|state.S6 ; 9.314  ; 9.314  ; Rise       ; Controller:controller|state.S6 ;
; Rd_addr[*]           ; Controller:controller|state.S6 ; 6.760  ; 6.760  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[0]          ; Controller:controller|state.S6 ; 5.906  ; 5.906  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[1]          ; Controller:controller|state.S6 ; 5.840  ; 5.840  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[2]          ; Controller:controller|state.S6 ; 6.760  ; 6.760  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[3]          ; Controller:controller|state.S6 ; 6.149  ; 6.149  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[4]          ; Controller:controller|state.S6 ; 5.377  ; 5.377  ; Rise       ; Controller:controller|state.S6 ;
; Rd_in[*]             ; Controller:controller|state.S6 ; 12.482 ; 12.482 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[0]            ; Controller:controller|state.S6 ; 9.971  ; 9.971  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[1]            ; Controller:controller|state.S6 ; 10.058 ; 10.058 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[2]            ; Controller:controller|state.S6 ; 9.883  ; 9.883  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[3]            ; Controller:controller|state.S6 ; 10.023 ; 10.023 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[4]            ; Controller:controller|state.S6 ; 9.604  ; 9.604  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[5]            ; Controller:controller|state.S6 ; 9.935  ; 9.935  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[6]            ; Controller:controller|state.S6 ; 9.798  ; 9.798  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[7]            ; Controller:controller|state.S6 ; 10.767 ; 10.767 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[8]            ; Controller:controller|state.S6 ; 11.294 ; 11.294 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[9]            ; Controller:controller|state.S6 ; 12.482 ; 12.482 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[10]           ; Controller:controller|state.S6 ; 12.158 ; 12.158 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[11]           ; Controller:controller|state.S6 ; 11.988 ; 11.988 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[12]           ; Controller:controller|state.S6 ; 11.526 ; 11.526 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[13]           ; Controller:controller|state.S6 ; 12.237 ; 12.237 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[14]           ; Controller:controller|state.S6 ; 12.217 ; 12.217 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[15]           ; Controller:controller|state.S6 ; 11.512 ; 11.512 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[16]           ; Controller:controller|state.S6 ; 11.499 ; 11.499 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[17]           ; Controller:controller|state.S6 ; 12.197 ; 12.197 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[18]           ; Controller:controller|state.S6 ; 11.575 ; 11.575 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[19]           ; Controller:controller|state.S6 ; 10.602 ; 10.602 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[20]           ; Controller:controller|state.S6 ; 11.326 ; 11.326 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[21]           ; Controller:controller|state.S6 ; 10.928 ; 10.928 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[22]           ; Controller:controller|state.S6 ; 10.947 ; 10.947 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[23]           ; Controller:controller|state.S6 ; 10.959 ; 10.959 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[24]           ; Controller:controller|state.S6 ; 11.284 ; 11.284 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[25]           ; Controller:controller|state.S6 ; 11.301 ; 11.301 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[26]           ; Controller:controller|state.S6 ; 11.239 ; 11.239 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[27]           ; Controller:controller|state.S6 ; 11.962 ; 11.962 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[28]           ; Controller:controller|state.S6 ; 11.130 ; 11.130 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[29]           ; Controller:controller|state.S6 ; 12.185 ; 12.185 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[30]           ; Controller:controller|state.S6 ; 12.001 ; 12.001 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[31]           ; Controller:controller|state.S6 ; 11.106 ; 11.106 ; Rise       ; Controller:controller|state.S6 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S6 ; 6.543  ; 6.543  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S6 ; 6.400  ; 6.400  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S6 ; 6.493  ; 6.493  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S6 ; 6.430  ; 6.430  ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S6 ; 6.543  ; 6.543  ; Rise       ; Controller:controller|state.S6 ;
; RegDst[*]            ; Controller:controller|state.S6 ; 5.333  ; 5.333  ; Rise       ; Controller:controller|state.S6 ;
;  RegDst[0]           ; Controller:controller|state.S6 ; 5.333  ; 5.333  ; Rise       ; Controller:controller|state.S6 ;
; Reg_data_shift[*]    ; Controller:controller|state.S6 ; 9.617  ; 9.617  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S6 ; 8.390  ; 8.390  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S6 ; 8.080  ; 8.080  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S6 ; 8.611  ; 8.611  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S6 ; 8.797  ; 8.797  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S6 ; 8.335  ; 8.335  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S6 ; 8.022  ; 8.022  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S6 ; 7.863  ; 7.863  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S6 ; 8.522  ; 8.522  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S6 ; 8.465  ; 8.465  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S6 ; 8.806  ; 8.806  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S6 ; 8.760  ; 8.760  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S6 ; 7.770  ; 7.770  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S6 ; 8.489  ; 8.489  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S6 ; 7.787  ; 7.787  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S6 ; 8.529  ; 8.529  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S6 ; 8.176  ; 8.176  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S6 ; 7.985  ; 7.985  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S6 ; 8.988  ; 8.988  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S6 ; 8.533  ; 8.533  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S6 ; 9.617  ; 9.617  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S6 ; 7.973  ; 7.973  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S6 ; 8.512  ; 8.512  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S6 ; 8.430  ; 8.430  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S6 ; 8.606  ; 8.606  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S6 ; 8.810  ; 8.810  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S6 ; 8.147  ; 8.147  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S6 ; 8.414  ; 8.414  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S6 ; 8.305  ; 8.305  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S6 ; 7.514  ; 7.514  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S6 ; 7.932  ; 7.932  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S6 ; 9.077  ; 9.077  ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S6 ; 8.602  ; 8.602  ; Rise       ; Controller:controller|state.S6 ;
; Zero                 ; Controller:controller|state.S6 ; 9.416  ; 9.416  ; Rise       ; Controller:controller|state.S6 ;
; condition[*]         ; Controller:controller|state.S6 ; 4.893  ; 4.893  ; Rise       ; Controller:controller|state.S6 ;
;  condition[0]        ; Controller:controller|state.S6 ; 4.893  ; 4.893  ; Rise       ; Controller:controller|state.S6 ;
;  condition[1]        ; Controller:controller|state.S6 ; 4.893  ; 4.893  ; Rise       ; Controller:controller|state.S6 ;
; state[*]             ; Controller:controller|state.S6 ; 4.402  ; 4.989  ; Rise       ; Controller:controller|state.S6 ;
;  state[0]            ; Controller:controller|state.S6 ;        ; 4.989  ; Rise       ; Controller:controller|state.S6 ;
;  state[1]            ; Controller:controller|state.S6 ; 4.402  ;        ; Rise       ; Controller:controller|state.S6 ;
;  state[2]            ; Controller:controller|state.S6 ; 4.136  ;        ; Rise       ; Controller:controller|state.S6 ;
; ALUShift_Sel         ; Controller:controller|state.S6 ; 6.384  ; 6.384  ; Fall       ; Controller:controller|state.S6 ;
; ALUShift_out[*]      ; Controller:controller|state.S6 ; 9.628  ; 9.628  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[0]     ; Controller:controller|state.S6 ; 9.467  ; 9.467  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[1]     ; Controller:controller|state.S6 ; 8.970  ; 8.970  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[2]     ; Controller:controller|state.S6 ; 9.586  ; 9.586  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[3]     ; Controller:controller|state.S6 ; 8.882  ; 8.882  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[4]     ; Controller:controller|state.S6 ; 9.460  ; 9.460  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[5]     ; Controller:controller|state.S6 ; 9.359  ; 9.359  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[6]     ; Controller:controller|state.S6 ; 9.085  ; 9.085  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[7]     ; Controller:controller|state.S6 ; 9.559  ; 9.559  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[8]     ; Controller:controller|state.S6 ; 8.912  ; 8.912  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[9]     ; Controller:controller|state.S6 ; 8.934  ; 8.934  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[10]    ; Controller:controller|state.S6 ; 9.338  ; 9.338  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[11]    ; Controller:controller|state.S6 ; 9.361  ; 9.361  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[12]    ; Controller:controller|state.S6 ; 9.074  ; 9.074  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[13]    ; Controller:controller|state.S6 ; 8.990  ; 8.990  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[14]    ; Controller:controller|state.S6 ; 9.047  ; 9.047  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[15]    ; Controller:controller|state.S6 ; 9.583  ; 9.583  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[16]    ; Controller:controller|state.S6 ; 8.945  ; 8.945  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[17]    ; Controller:controller|state.S6 ; 9.241  ; 9.241  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[18]    ; Controller:controller|state.S6 ; 8.939  ; 8.939  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[19]    ; Controller:controller|state.S6 ; 9.628  ; 9.628  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[20]    ; Controller:controller|state.S6 ; 9.158  ; 9.158  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[21]    ; Controller:controller|state.S6 ; 9.600  ; 9.600  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[22]    ; Controller:controller|state.S6 ; 9.407  ; 9.407  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[23]    ; Controller:controller|state.S6 ; 9.434  ; 9.434  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[24]    ; Controller:controller|state.S6 ; 8.918  ; 8.918  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[25]    ; Controller:controller|state.S6 ; 8.694  ; 8.694  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[26]    ; Controller:controller|state.S6 ; 9.555  ; 9.555  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[27]    ; Controller:controller|state.S6 ; 8.636  ; 8.636  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[28]    ; Controller:controller|state.S6 ; 9.246  ; 9.246  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[29]    ; Controller:controller|state.S6 ; 9.530  ; 9.530  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[30]    ; Controller:controller|state.S6 ; 9.394  ; 9.394  ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[31]    ; Controller:controller|state.S6 ; 8.799  ; 8.799  ; Fall       ; Controller:controller|state.S6 ;
; PC_in[*]             ; Controller:controller|state.S6 ; 10.106 ; 10.106 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[0]            ; Controller:controller|state.S6 ; 9.857  ; 9.857  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[1]            ; Controller:controller|state.S6 ; 9.916  ; 9.916  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[2]            ; Controller:controller|state.S6 ; 8.984  ; 8.984  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[3]            ; Controller:controller|state.S6 ; 9.664  ; 9.664  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[4]            ; Controller:controller|state.S6 ; 9.692  ; 9.692  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[5]            ; Controller:controller|state.S6 ; 9.731  ; 9.731  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[6]            ; Controller:controller|state.S6 ; 9.748  ; 9.748  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[7]            ; Controller:controller|state.S6 ; 9.896  ; 9.896  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[8]            ; Controller:controller|state.S6 ; 9.800  ; 9.800  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[9]            ; Controller:controller|state.S6 ; 9.261  ; 9.261  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[10]           ; Controller:controller|state.S6 ; 9.217  ; 9.217  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[11]           ; Controller:controller|state.S6 ; 9.402  ; 9.402  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[12]           ; Controller:controller|state.S6 ; 10.106 ; 10.106 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[13]           ; Controller:controller|state.S6 ; 9.143  ; 9.143  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[14]           ; Controller:controller|state.S6 ; 9.333  ; 9.333  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[15]           ; Controller:controller|state.S6 ; 9.785  ; 9.785  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[16]           ; Controller:controller|state.S6 ; 9.774  ; 9.774  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[17]           ; Controller:controller|state.S6 ; 9.658  ; 9.658  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[18]           ; Controller:controller|state.S6 ; 9.141  ; 9.141  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[19]           ; Controller:controller|state.S6 ; 9.752  ; 9.752  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[20]           ; Controller:controller|state.S6 ; 9.845  ; 9.845  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[21]           ; Controller:controller|state.S6 ; 9.365  ; 9.365  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[22]           ; Controller:controller|state.S6 ; 9.790  ; 9.790  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[23]           ; Controller:controller|state.S6 ; 9.704  ; 9.704  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[24]           ; Controller:controller|state.S6 ; 9.106  ; 9.106  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[25]           ; Controller:controller|state.S6 ; 9.943  ; 9.943  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[26]           ; Controller:controller|state.S6 ; 9.342  ; 9.342  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[27]           ; Controller:controller|state.S6 ; 8.989  ; 8.989  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[28]           ; Controller:controller|state.S6 ; 9.662  ; 9.662  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[29]           ; Controller:controller|state.S6 ; 9.329  ; 9.329  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[30]           ; Controller:controller|state.S6 ; 9.225  ; 9.225  ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[31]           ; Controller:controller|state.S6 ; 9.170  ; 9.170  ; Fall       ; Controller:controller|state.S6 ;
; Shift_amountSrc      ; Controller:controller|state.S6 ; 5.058  ; 5.058  ; Fall       ; Controller:controller|state.S6 ;
; Shift_op[*]          ; Controller:controller|state.S6 ; 5.613  ; 5.613  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_op[0]         ; Controller:controller|state.S6 ; 5.613  ; 5.613  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_op[1]         ; Controller:controller|state.S6 ; 5.192  ; 5.192  ; Fall       ; Controller:controller|state.S6 ;
; Shift_out[*]         ; Controller:controller|state.S6 ; 9.177  ; 9.177  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[0]        ; Controller:controller|state.S6 ; 8.201  ; 8.201  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[1]        ; Controller:controller|state.S6 ; 8.818  ; 8.818  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[2]        ; Controller:controller|state.S6 ; 8.258  ; 8.258  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[3]        ; Controller:controller|state.S6 ; 8.471  ; 8.471  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[4]        ; Controller:controller|state.S6 ; 8.234  ; 8.234  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[5]        ; Controller:controller|state.S6 ; 8.266  ; 8.266  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[6]        ; Controller:controller|state.S6 ; 8.208  ; 8.208  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[7]        ; Controller:controller|state.S6 ; 8.231  ; 8.231  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[8]        ; Controller:controller|state.S6 ; 8.959  ; 8.959  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[9]        ; Controller:controller|state.S6 ; 9.177  ; 9.177  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[10]       ; Controller:controller|state.S6 ; 7.843  ; 7.843  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[11]       ; Controller:controller|state.S6 ; 8.531  ; 8.531  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[12]       ; Controller:controller|state.S6 ; 8.399  ; 8.399  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[13]       ; Controller:controller|state.S6 ; 8.836  ; 8.836  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[14]       ; Controller:controller|state.S6 ; 8.883  ; 8.883  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[15]       ; Controller:controller|state.S6 ; 8.302  ; 8.302  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[16]       ; Controller:controller|state.S6 ; 8.857  ; 8.857  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[17]       ; Controller:controller|state.S6 ; 8.864  ; 8.864  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[18]       ; Controller:controller|state.S6 ; 8.755  ; 8.755  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[19]       ; Controller:controller|state.S6 ; 9.071  ; 9.071  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[20]       ; Controller:controller|state.S6 ; 8.907  ; 8.907  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[21]       ; Controller:controller|state.S6 ; 8.651  ; 8.651  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[22]       ; Controller:controller|state.S6 ; 9.089  ; 9.089  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[23]       ; Controller:controller|state.S6 ; 9.003  ; 9.003  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[24]       ; Controller:controller|state.S6 ; 8.812  ; 8.812  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[25]       ; Controller:controller|state.S6 ; 8.985  ; 8.985  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[26]       ; Controller:controller|state.S6 ; 8.508  ; 8.508  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[27]       ; Controller:controller|state.S6 ; 9.003  ; 9.003  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[28]       ; Controller:controller|state.S6 ; 8.270  ; 8.270  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[29]       ; Controller:controller|state.S6 ; 8.550  ; 8.550  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[30]       ; Controller:controller|state.S6 ; 8.478  ; 8.478  ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[31]       ; Controller:controller|state.S6 ; 8.366  ; 8.366  ; Fall       ; Controller:controller|state.S6 ;
; state[*]             ; Controller:controller|state.S6 ; 4.989  ; 4.402  ; Fall       ; Controller:controller|state.S6 ;
;  state[0]            ; Controller:controller|state.S6 ; 4.989  ;        ; Fall       ; Controller:controller|state.S6 ;
;  state[1]            ; Controller:controller|state.S6 ;        ; 4.402  ; Fall       ; Controller:controller|state.S6 ;
;  state[2]            ; Controller:controller|state.S6 ;        ; 4.136  ; Fall       ; Controller:controller|state.S6 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+----------------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port            ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------------+--------------------------------+-------+-------+------------+--------------------------------+
; state[*]             ; Clk                            ; 5.771 ; 5.771 ; Rise       ; Clk                            ;
;  state[0]            ; Clk                            ; 6.369 ; 6.369 ; Rise       ; Clk                            ;
;  state[1]            ; Clk                            ; 6.250 ; 6.250 ; Rise       ; Clk                            ;
;  state[2]            ; Clk                            ; 5.771 ; 5.771 ; Rise       ; Clk                            ;
;  state[3]            ; Clk                            ; 6.212 ; 6.212 ; Rise       ; Clk                            ;
; ALUShift_out[*]      ; Clk                            ; 5.495 ; 5.495 ; Fall       ; Clk                            ;
;  ALUShift_out[0]     ; Clk                            ; 6.346 ; 6.346 ; Fall       ; Clk                            ;
;  ALUShift_out[1]     ; Clk                            ; 5.495 ; 5.495 ; Fall       ; Clk                            ;
;  ALUShift_out[2]     ; Clk                            ; 6.372 ; 6.372 ; Fall       ; Clk                            ;
;  ALUShift_out[3]     ; Clk                            ; 6.613 ; 6.613 ; Fall       ; Clk                            ;
;  ALUShift_out[4]     ; Clk                            ; 7.329 ; 7.329 ; Fall       ; Clk                            ;
;  ALUShift_out[5]     ; Clk                            ; 6.274 ; 6.274 ; Fall       ; Clk                            ;
;  ALUShift_out[6]     ; Clk                            ; 6.691 ; 6.691 ; Fall       ; Clk                            ;
;  ALUShift_out[7]     ; Clk                            ; 7.360 ; 7.360 ; Fall       ; Clk                            ;
;  ALUShift_out[8]     ; Clk                            ; 6.317 ; 6.317 ; Fall       ; Clk                            ;
;  ALUShift_out[9]     ; Clk                            ; 6.328 ; 6.328 ; Fall       ; Clk                            ;
;  ALUShift_out[10]    ; Clk                            ; 7.285 ; 7.285 ; Fall       ; Clk                            ;
;  ALUShift_out[11]    ; Clk                            ; 6.790 ; 6.790 ; Fall       ; Clk                            ;
;  ALUShift_out[12]    ; Clk                            ; 6.203 ; 6.203 ; Fall       ; Clk                            ;
;  ALUShift_out[13]    ; Clk                            ; 5.605 ; 5.605 ; Fall       ; Clk                            ;
;  ALUShift_out[14]    ; Clk                            ; 6.757 ; 6.757 ; Fall       ; Clk                            ;
;  ALUShift_out[15]    ; Clk                            ; 7.247 ; 7.247 ; Fall       ; Clk                            ;
;  ALUShift_out[16]    ; Clk                            ; 6.643 ; 6.643 ; Fall       ; Clk                            ;
;  ALUShift_out[17]    ; Clk                            ; 6.686 ; 6.686 ; Fall       ; Clk                            ;
;  ALUShift_out[18]    ; Clk                            ; 5.851 ; 5.851 ; Fall       ; Clk                            ;
;  ALUShift_out[19]    ; Clk                            ; 7.010 ; 7.010 ; Fall       ; Clk                            ;
;  ALUShift_out[20]    ; Clk                            ; 7.027 ; 7.027 ; Fall       ; Clk                            ;
;  ALUShift_out[21]    ; Clk                            ; 6.369 ; 6.369 ; Fall       ; Clk                            ;
;  ALUShift_out[22]    ; Clk                            ; 7.321 ; 7.321 ; Fall       ; Clk                            ;
;  ALUShift_out[23]    ; Clk                            ; 7.239 ; 7.239 ; Fall       ; Clk                            ;
;  ALUShift_out[24]    ; Clk                            ; 6.669 ; 6.669 ; Fall       ; Clk                            ;
;  ALUShift_out[25]    ; Clk                            ; 6.007 ; 6.007 ; Fall       ; Clk                            ;
;  ALUShift_out[26]    ; Clk                            ; 6.345 ; 6.345 ; Fall       ; Clk                            ;
;  ALUShift_out[27]    ; Clk                            ; 6.164 ; 6.164 ; Fall       ; Clk                            ;
;  ALUShift_out[28]    ; Clk                            ; 7.013 ; 7.013 ; Fall       ; Clk                            ;
;  ALUShift_out[29]    ; Clk                            ; 6.989 ; 6.989 ; Fall       ; Clk                            ;
;  ALUShift_out[30]    ; Clk                            ; 7.140 ; 7.140 ; Fall       ; Clk                            ;
;  ALUShift_out[31]    ; Clk                            ; 6.585 ; 6.585 ; Fall       ; Clk                            ;
; ALU_out[*]           ; Clk                            ; 5.253 ; 5.253 ; Fall       ; Clk                            ;
;  ALU_out[0]          ; Clk                            ; 6.994 ; 6.994 ; Fall       ; Clk                            ;
;  ALU_out[1]          ; Clk                            ; 5.487 ; 5.487 ; Fall       ; Clk                            ;
;  ALU_out[2]          ; Clk                            ; 5.627 ; 5.627 ; Fall       ; Clk                            ;
;  ALU_out[3]          ; Clk                            ; 6.699 ; 6.699 ; Fall       ; Clk                            ;
;  ALU_out[4]          ; Clk                            ; 7.007 ; 7.007 ; Fall       ; Clk                            ;
;  ALU_out[5]          ; Clk                            ; 5.728 ; 5.728 ; Fall       ; Clk                            ;
;  ALU_out[6]          ; Clk                            ; 6.278 ; 6.278 ; Fall       ; Clk                            ;
;  ALU_out[7]          ; Clk                            ; 6.652 ; 6.652 ; Fall       ; Clk                            ;
;  ALU_out[8]          ; Clk                            ; 6.810 ; 6.810 ; Fall       ; Clk                            ;
;  ALU_out[9]          ; Clk                            ; 6.542 ; 6.542 ; Fall       ; Clk                            ;
;  ALU_out[10]         ; Clk                            ; 6.529 ; 6.529 ; Fall       ; Clk                            ;
;  ALU_out[11]         ; Clk                            ; 5.976 ; 5.976 ; Fall       ; Clk                            ;
;  ALU_out[12]         ; Clk                            ; 5.962 ; 5.962 ; Fall       ; Clk                            ;
;  ALU_out[13]         ; Clk                            ; 5.253 ; 5.253 ; Fall       ; Clk                            ;
;  ALU_out[14]         ; Clk                            ; 5.934 ; 5.934 ; Fall       ; Clk                            ;
;  ALU_out[15]         ; Clk                            ; 6.679 ; 6.679 ; Fall       ; Clk                            ;
;  ALU_out[16]         ; Clk                            ; 5.960 ; 5.960 ; Fall       ; Clk                            ;
;  ALU_out[17]         ; Clk                            ; 6.273 ; 6.273 ; Fall       ; Clk                            ;
;  ALU_out[18]         ; Clk                            ; 5.391 ; 5.391 ; Fall       ; Clk                            ;
;  ALU_out[19]         ; Clk                            ; 5.804 ; 5.804 ; Fall       ; Clk                            ;
;  ALU_out[20]         ; Clk                            ; 6.420 ; 6.420 ; Fall       ; Clk                            ;
;  ALU_out[21]         ; Clk                            ; 5.513 ; 5.513 ; Fall       ; Clk                            ;
;  ALU_out[22]         ; Clk                            ; 6.254 ; 6.254 ; Fall       ; Clk                            ;
;  ALU_out[23]         ; Clk                            ; 6.590 ; 6.590 ; Fall       ; Clk                            ;
;  ALU_out[24]         ; Clk                            ; 6.974 ; 6.974 ; Fall       ; Clk                            ;
;  ALU_out[25]         ; Clk                            ; 6.725 ; 6.725 ; Fall       ; Clk                            ;
;  ALU_out[26]         ; Clk                            ; 5.674 ; 5.674 ; Fall       ; Clk                            ;
;  ALU_out[27]         ; Clk                            ; 6.686 ; 6.686 ; Fall       ; Clk                            ;
;  ALU_out[28]         ; Clk                            ; 7.715 ; 7.715 ; Fall       ; Clk                            ;
;  ALU_out[29]         ; Clk                            ; 5.883 ; 5.883 ; Fall       ; Clk                            ;
;  ALU_out[30]         ; Clk                            ; 6.110 ; 6.110 ; Fall       ; Clk                            ;
;  ALU_out[31]         ; Clk                            ; 6.567 ; 6.567 ; Fall       ; Clk                            ;
; A_in[*]              ; Clk                            ; 4.791 ; 4.791 ; Fall       ; Clk                            ;
;  A_in[0]             ; Clk                            ; 5.458 ; 5.458 ; Fall       ; Clk                            ;
;  A_in[1]             ; Clk                            ; 5.410 ; 5.410 ; Fall       ; Clk                            ;
;  A_in[2]             ; Clk                            ; 5.179 ; 5.179 ; Fall       ; Clk                            ;
;  A_in[3]             ; Clk                            ; 5.664 ; 5.664 ; Fall       ; Clk                            ;
;  A_in[4]             ; Clk                            ; 5.960 ; 5.960 ; Fall       ; Clk                            ;
;  A_in[5]             ; Clk                            ; 5.344 ; 5.344 ; Fall       ; Clk                            ;
;  A_in[6]             ; Clk                            ; 5.764 ; 5.764 ; Fall       ; Clk                            ;
;  A_in[7]             ; Clk                            ; 5.662 ; 5.662 ; Fall       ; Clk                            ;
;  A_in[8]             ; Clk                            ; 5.291 ; 5.291 ; Fall       ; Clk                            ;
;  A_in[9]             ; Clk                            ; 5.414 ; 5.414 ; Fall       ; Clk                            ;
;  A_in[10]            ; Clk                            ; 5.500 ; 5.500 ; Fall       ; Clk                            ;
;  A_in[11]            ; Clk                            ; 5.814 ; 5.814 ; Fall       ; Clk                            ;
;  A_in[12]            ; Clk                            ; 5.497 ; 5.497 ; Fall       ; Clk                            ;
;  A_in[13]            ; Clk                            ; 5.345 ; 5.345 ; Fall       ; Clk                            ;
;  A_in[14]            ; Clk                            ; 5.803 ; 5.803 ; Fall       ; Clk                            ;
;  A_in[15]            ; Clk                            ; 5.733 ; 5.733 ; Fall       ; Clk                            ;
;  A_in[16]            ; Clk                            ; 5.330 ; 5.330 ; Fall       ; Clk                            ;
;  A_in[17]            ; Clk                            ; 6.119 ; 6.119 ; Fall       ; Clk                            ;
;  A_in[18]            ; Clk                            ; 4.791 ; 4.791 ; Fall       ; Clk                            ;
;  A_in[19]            ; Clk                            ; 5.975 ; 5.975 ; Fall       ; Clk                            ;
;  A_in[20]            ; Clk                            ; 5.918 ; 5.918 ; Fall       ; Clk                            ;
;  A_in[21]            ; Clk                            ; 4.982 ; 4.982 ; Fall       ; Clk                            ;
;  A_in[22]            ; Clk                            ; 5.156 ; 5.156 ; Fall       ; Clk                            ;
;  A_in[23]            ; Clk                            ; 5.749 ; 5.749 ; Fall       ; Clk                            ;
;  A_in[24]            ; Clk                            ; 6.411 ; 6.411 ; Fall       ; Clk                            ;
;  A_in[25]            ; Clk                            ; 5.656 ; 5.656 ; Fall       ; Clk                            ;
;  A_in[26]            ; Clk                            ; 5.202 ; 5.202 ; Fall       ; Clk                            ;
;  A_in[27]            ; Clk                            ; 5.918 ; 5.918 ; Fall       ; Clk                            ;
;  A_in[28]            ; Clk                            ; 5.768 ; 5.768 ; Fall       ; Clk                            ;
;  A_in[29]            ; Clk                            ; 5.869 ; 5.869 ; Fall       ; Clk                            ;
;  A_in[30]            ; Clk                            ; 5.634 ; 5.634 ; Fall       ; Clk                            ;
;  A_in[31]            ; Clk                            ; 5.457 ; 5.457 ; Fall       ; Clk                            ;
; AddrReg_out[*]       ; Clk                            ; 4.331 ; 4.331 ; Fall       ; Clk                            ;
;  AddrReg_out[0]      ; Clk                            ; 5.390 ; 5.390 ; Fall       ; Clk                            ;
;  AddrReg_out[1]      ; Clk                            ; 5.063 ; 5.063 ; Fall       ; Clk                            ;
;  AddrReg_out[2]      ; Clk                            ; 4.486 ; 4.486 ; Fall       ; Clk                            ;
;  AddrReg_out[3]      ; Clk                            ; 5.158 ; 5.158 ; Fall       ; Clk                            ;
;  AddrReg_out[4]      ; Clk                            ; 4.900 ; 4.900 ; Fall       ; Clk                            ;
;  AddrReg_out[5]      ; Clk                            ; 4.867 ; 4.867 ; Fall       ; Clk                            ;
;  AddrReg_out[6]      ; Clk                            ; 4.753 ; 4.753 ; Fall       ; Clk                            ;
;  AddrReg_out[7]      ; Clk                            ; 4.929 ; 4.929 ; Fall       ; Clk                            ;
;  AddrReg_out[8]      ; Clk                            ; 4.811 ; 4.811 ; Fall       ; Clk                            ;
;  AddrReg_out[9]      ; Clk                            ; 5.250 ; 5.250 ; Fall       ; Clk                            ;
;  AddrReg_out[10]     ; Clk                            ; 5.001 ; 5.001 ; Fall       ; Clk                            ;
;  AddrReg_out[11]     ; Clk                            ; 4.820 ; 4.820 ; Fall       ; Clk                            ;
;  AddrReg_out[12]     ; Clk                            ; 5.558 ; 5.558 ; Fall       ; Clk                            ;
;  AddrReg_out[13]     ; Clk                            ; 4.884 ; 4.884 ; Fall       ; Clk                            ;
;  AddrReg_out[14]     ; Clk                            ; 5.223 ; 5.223 ; Fall       ; Clk                            ;
;  AddrReg_out[15]     ; Clk                            ; 5.101 ; 5.101 ; Fall       ; Clk                            ;
;  AddrReg_out[16]     ; Clk                            ; 4.331 ; 4.331 ; Fall       ; Clk                            ;
;  AddrReg_out[17]     ; Clk                            ; 4.923 ; 4.923 ; Fall       ; Clk                            ;
;  AddrReg_out[18]     ; Clk                            ; 4.975 ; 4.975 ; Fall       ; Clk                            ;
;  AddrReg_out[19]     ; Clk                            ; 5.431 ; 5.431 ; Fall       ; Clk                            ;
;  AddrReg_out[20]     ; Clk                            ; 4.931 ; 4.931 ; Fall       ; Clk                            ;
;  AddrReg_out[21]     ; Clk                            ; 5.139 ; 5.139 ; Fall       ; Clk                            ;
;  AddrReg_out[22]     ; Clk                            ; 5.043 ; 5.043 ; Fall       ; Clk                            ;
;  AddrReg_out[23]     ; Clk                            ; 6.051 ; 6.051 ; Fall       ; Clk                            ;
;  AddrReg_out[24]     ; Clk                            ; 5.532 ; 5.532 ; Fall       ; Clk                            ;
;  AddrReg_out[25]     ; Clk                            ; 6.076 ; 6.076 ; Fall       ; Clk                            ;
;  AddrReg_out[26]     ; Clk                            ; 5.042 ; 5.042 ; Fall       ; Clk                            ;
;  AddrReg_out[27]     ; Clk                            ; 5.476 ; 5.476 ; Fall       ; Clk                            ;
;  AddrReg_out[28]     ; Clk                            ; 6.706 ; 6.706 ; Fall       ; Clk                            ;
;  AddrReg_out[29]     ; Clk                            ; 5.055 ; 5.055 ; Fall       ; Clk                            ;
;  AddrReg_out[30]     ; Clk                            ; 5.063 ; 5.063 ; Fall       ; Clk                            ;
;  AddrReg_out[31]     ; Clk                            ; 5.974 ; 5.974 ; Fall       ; Clk                            ;
; B_in[*]              ; Clk                            ; 4.879 ; 4.879 ; Fall       ; Clk                            ;
;  B_in[0]             ; Clk                            ; 5.862 ; 5.862 ; Fall       ; Clk                            ;
;  B_in[1]             ; Clk                            ; 6.247 ; 6.247 ; Fall       ; Clk                            ;
;  B_in[2]             ; Clk                            ; 5.289 ; 5.289 ; Fall       ; Clk                            ;
;  B_in[3]             ; Clk                            ; 5.766 ; 5.766 ; Fall       ; Clk                            ;
;  B_in[4]             ; Clk                            ; 5.574 ; 5.574 ; Fall       ; Clk                            ;
;  B_in[5]             ; Clk                            ; 6.320 ; 6.320 ; Fall       ; Clk                            ;
;  B_in[6]             ; Clk                            ; 5.373 ; 5.373 ; Fall       ; Clk                            ;
;  B_in[7]             ; Clk                            ; 5.807 ; 5.807 ; Fall       ; Clk                            ;
;  B_in[8]             ; Clk                            ; 5.865 ; 5.865 ; Fall       ; Clk                            ;
;  B_in[9]             ; Clk                            ; 5.779 ; 5.779 ; Fall       ; Clk                            ;
;  B_in[10]            ; Clk                            ; 5.612 ; 5.612 ; Fall       ; Clk                            ;
;  B_in[11]            ; Clk                            ; 5.722 ; 5.722 ; Fall       ; Clk                            ;
;  B_in[12]            ; Clk                            ; 5.844 ; 5.844 ; Fall       ; Clk                            ;
;  B_in[13]            ; Clk                            ; 6.362 ; 6.362 ; Fall       ; Clk                            ;
;  B_in[14]            ; Clk                            ; 5.729 ; 5.729 ; Fall       ; Clk                            ;
;  B_in[15]            ; Clk                            ; 5.596 ; 5.596 ; Fall       ; Clk                            ;
;  B_in[16]            ; Clk                            ; 4.879 ; 4.879 ; Fall       ; Clk                            ;
;  B_in[17]            ; Clk                            ; 5.240 ; 5.240 ; Fall       ; Clk                            ;
;  B_in[18]            ; Clk                            ; 5.733 ; 5.733 ; Fall       ; Clk                            ;
;  B_in[19]            ; Clk                            ; 6.107 ; 6.107 ; Fall       ; Clk                            ;
;  B_in[20]            ; Clk                            ; 5.254 ; 5.254 ; Fall       ; Clk                            ;
;  B_in[21]            ; Clk                            ; 6.210 ; 6.210 ; Fall       ; Clk                            ;
;  B_in[22]            ; Clk                            ; 6.794 ; 6.794 ; Fall       ; Clk                            ;
;  B_in[23]            ; Clk                            ; 6.094 ; 6.094 ; Fall       ; Clk                            ;
;  B_in[24]            ; Clk                            ; 5.450 ; 5.450 ; Fall       ; Clk                            ;
;  B_in[25]            ; Clk                            ; 5.883 ; 5.883 ; Fall       ; Clk                            ;
;  B_in[26]            ; Clk                            ; 5.435 ; 5.435 ; Fall       ; Clk                            ;
;  B_in[27]            ; Clk                            ; 5.930 ; 5.930 ; Fall       ; Clk                            ;
;  B_in[28]            ; Clk                            ; 5.692 ; 5.692 ; Fall       ; Clk                            ;
;  B_in[29]            ; Clk                            ; 5.885 ; 5.885 ; Fall       ; Clk                            ;
;  B_in[30]            ; Clk                            ; 5.598 ; 5.598 ; Fall       ; Clk                            ;
;  B_in[31]            ; Clk                            ; 5.316 ; 5.316 ; Fall       ; Clk                            ;
; IR_out[*]            ; Clk                            ; 4.534 ; 4.534 ; Fall       ; Clk                            ;
;  IR_out[0]           ; Clk                            ; 4.983 ; 4.983 ; Fall       ; Clk                            ;
;  IR_out[1]           ; Clk                            ; 5.531 ; 5.531 ; Fall       ; Clk                            ;
;  IR_out[2]           ; Clk                            ; 5.605 ; 5.605 ; Fall       ; Clk                            ;
;  IR_out[3]           ; Clk                            ; 5.502 ; 5.502 ; Fall       ; Clk                            ;
;  IR_out[4]           ; Clk                            ; 5.695 ; 5.695 ; Fall       ; Clk                            ;
;  IR_out[5]           ; Clk                            ; 5.230 ; 5.230 ; Fall       ; Clk                            ;
;  IR_out[6]           ; Clk                            ; 6.001 ; 6.001 ; Fall       ; Clk                            ;
;  IR_out[7]           ; Clk                            ; 4.990 ; 4.990 ; Fall       ; Clk                            ;
;  IR_out[8]           ; Clk                            ; 6.001 ; 6.001 ; Fall       ; Clk                            ;
;  IR_out[9]           ; Clk                            ; 5.346 ; 5.346 ; Fall       ; Clk                            ;
;  IR_out[10]          ; Clk                            ; 5.079 ; 5.079 ; Fall       ; Clk                            ;
;  IR_out[11]          ; Clk                            ; 4.764 ; 4.764 ; Fall       ; Clk                            ;
;  IR_out[12]          ; Clk                            ; 5.133 ; 5.133 ; Fall       ; Clk                            ;
;  IR_out[13]          ; Clk                            ; 4.675 ; 4.675 ; Fall       ; Clk                            ;
;  IR_out[14]          ; Clk                            ; 5.695 ; 5.695 ; Fall       ; Clk                            ;
;  IR_out[15]          ; Clk                            ; 6.001 ; 6.001 ; Fall       ; Clk                            ;
;  IR_out[16]          ; Clk                            ; 4.930 ; 4.930 ; Fall       ; Clk                            ;
;  IR_out[17]          ; Clk                            ; 4.534 ; 4.534 ; Fall       ; Clk                            ;
;  IR_out[18]          ; Clk                            ; 4.999 ; 4.999 ; Fall       ; Clk                            ;
;  IR_out[19]          ; Clk                            ; 5.024 ; 5.024 ; Fall       ; Clk                            ;
;  IR_out[21]          ; Clk                            ; 5.444 ; 5.444 ; Fall       ; Clk                            ;
;  IR_out[22]          ; Clk                            ; 5.088 ; 5.088 ; Fall       ; Clk                            ;
;  IR_out[23]          ; Clk                            ; 5.246 ; 5.246 ; Fall       ; Clk                            ;
;  IR_out[24]          ; Clk                            ; 5.259 ; 5.259 ; Fall       ; Clk                            ;
;  IR_out[25]          ; Clk                            ; 5.201 ; 5.201 ; Fall       ; Clk                            ;
;  IR_out[26]          ; Clk                            ; 5.193 ; 5.193 ; Fall       ; Clk                            ;
;  IR_out[27]          ; Clk                            ; 5.739 ; 5.739 ; Fall       ; Clk                            ;
;  IR_out[28]          ; Clk                            ; 5.308 ; 5.308 ; Fall       ; Clk                            ;
;  IR_out[29]          ; Clk                            ; 4.739 ; 4.739 ; Fall       ; Clk                            ;
;  IR_out[30]          ; Clk                            ; 4.819 ; 4.819 ; Fall       ; Clk                            ;
;  IR_out[31]          ; Clk                            ; 4.545 ; 4.545 ; Fall       ; Clk                            ;
; Less                 ; Clk                            ; 6.549 ; 6.549 ; Fall       ; Clk                            ;
; Mem_addr_in[*]       ; Clk                            ; 4.780 ; 4.780 ; Fall       ; Clk                            ;
;  Mem_addr_in[0]      ; Clk                            ; 5.591 ; 5.591 ; Fall       ; Clk                            ;
;  Mem_addr_in[1]      ; Clk                            ; 5.561 ; 5.561 ; Fall       ; Clk                            ;
;  Mem_addr_in[2]      ; Clk                            ; 5.798 ; 5.798 ; Fall       ; Clk                            ;
;  Mem_addr_in[3]      ; Clk                            ; 4.835 ; 4.835 ; Fall       ; Clk                            ;
;  Mem_addr_in[4]      ; Clk                            ; 5.021 ; 5.021 ; Fall       ; Clk                            ;
;  Mem_addr_in[5]      ; Clk                            ; 6.008 ; 6.008 ; Fall       ; Clk                            ;
;  Mem_addr_in[6]      ; Clk                            ; 5.255 ; 5.255 ; Fall       ; Clk                            ;
;  Mem_addr_in[7]      ; Clk                            ; 4.780 ; 4.780 ; Fall       ; Clk                            ;
;  Mem_addr_in[8]      ; Clk                            ; 6.049 ; 6.049 ; Fall       ; Clk                            ;
;  Mem_addr_in[9]      ; Clk                            ; 6.366 ; 6.366 ; Fall       ; Clk                            ;
;  Mem_addr_in[10]     ; Clk                            ; 5.568 ; 5.568 ; Fall       ; Clk                            ;
;  Mem_addr_in[11]     ; Clk                            ; 5.365 ; 5.365 ; Fall       ; Clk                            ;
;  Mem_addr_in[12]     ; Clk                            ; 6.196 ; 6.196 ; Fall       ; Clk                            ;
;  Mem_addr_in[13]     ; Clk                            ; 5.549 ; 5.549 ; Fall       ; Clk                            ;
;  Mem_addr_in[14]     ; Clk                            ; 4.886 ; 4.886 ; Fall       ; Clk                            ;
;  Mem_addr_in[15]     ; Clk                            ; 5.322 ; 5.322 ; Fall       ; Clk                            ;
;  Mem_addr_in[16]     ; Clk                            ; 5.042 ; 5.042 ; Fall       ; Clk                            ;
;  Mem_addr_in[17]     ; Clk                            ; 5.333 ; 5.333 ; Fall       ; Clk                            ;
;  Mem_addr_in[18]     ; Clk                            ; 5.643 ; 5.643 ; Fall       ; Clk                            ;
;  Mem_addr_in[19]     ; Clk                            ; 5.253 ; 5.253 ; Fall       ; Clk                            ;
;  Mem_addr_in[20]     ; Clk                            ; 5.433 ; 5.433 ; Fall       ; Clk                            ;
;  Mem_addr_in[21]     ; Clk                            ; 5.054 ; 5.054 ; Fall       ; Clk                            ;
;  Mem_addr_in[22]     ; Clk                            ; 6.071 ; 6.071 ; Fall       ; Clk                            ;
;  Mem_addr_in[23]     ; Clk                            ; 5.528 ; 5.528 ; Fall       ; Clk                            ;
;  Mem_addr_in[24]     ; Clk                            ; 5.648 ; 5.648 ; Fall       ; Clk                            ;
;  Mem_addr_in[25]     ; Clk                            ; 5.451 ; 5.451 ; Fall       ; Clk                            ;
;  Mem_addr_in[26]     ; Clk                            ; 6.043 ; 6.043 ; Fall       ; Clk                            ;
;  Mem_addr_in[27]     ; Clk                            ; 5.576 ; 5.576 ; Fall       ; Clk                            ;
;  Mem_addr_in[28]     ; Clk                            ; 5.175 ; 5.175 ; Fall       ; Clk                            ;
;  Mem_addr_in[29]     ; Clk                            ; 5.721 ; 5.721 ; Fall       ; Clk                            ;
;  Mem_addr_in[30]     ; Clk                            ; 5.759 ; 5.759 ; Fall       ; Clk                            ;
;  Mem_addr_in[31]     ; Clk                            ; 5.789 ; 5.789 ; Fall       ; Clk                            ;
; Mem_data_out[*]      ; Clk                            ; 5.871 ; 5.871 ; Fall       ; Clk                            ;
;  Mem_data_out[0]     ; Clk                            ; 6.893 ; 6.893 ; Fall       ; Clk                            ;
;  Mem_data_out[1]     ; Clk                            ; 6.454 ; 6.454 ; Fall       ; Clk                            ;
;  Mem_data_out[2]     ; Clk                            ; 6.588 ; 6.588 ; Fall       ; Clk                            ;
;  Mem_data_out[3]     ; Clk                            ; 6.572 ; 6.572 ; Fall       ; Clk                            ;
;  Mem_data_out[4]     ; Clk                            ; 6.310 ; 6.310 ; Fall       ; Clk                            ;
;  Mem_data_out[5]     ; Clk                            ; 6.954 ; 6.954 ; Fall       ; Clk                            ;
;  Mem_data_out[6]     ; Clk                            ; 6.771 ; 6.771 ; Fall       ; Clk                            ;
;  Mem_data_out[7]     ; Clk                            ; 5.871 ; 5.871 ; Fall       ; Clk                            ;
;  Mem_data_out[8]     ; Clk                            ; 6.774 ; 6.774 ; Fall       ; Clk                            ;
;  Mem_data_out[9]     ; Clk                            ; 6.940 ; 6.940 ; Fall       ; Clk                            ;
;  Mem_data_out[10]    ; Clk                            ; 6.282 ; 6.282 ; Fall       ; Clk                            ;
;  Mem_data_out[11]    ; Clk                            ; 6.016 ; 6.016 ; Fall       ; Clk                            ;
;  Mem_data_out[12]    ; Clk                            ; 6.331 ; 6.331 ; Fall       ; Clk                            ;
;  Mem_data_out[13]    ; Clk                            ; 6.541 ; 6.541 ; Fall       ; Clk                            ;
;  Mem_data_out[14]    ; Clk                            ; 6.310 ; 6.310 ; Fall       ; Clk                            ;
;  Mem_data_out[15]    ; Clk                            ; 6.771 ; 6.771 ; Fall       ; Clk                            ;
;  Mem_data_out[16]    ; Clk                            ; 5.908 ; 5.908 ; Fall       ; Clk                            ;
;  Mem_data_out[17]    ; Clk                            ; 6.165 ; 6.165 ; Fall       ; Clk                            ;
;  Mem_data_out[18]    ; Clk                            ; 6.230 ; 6.230 ; Fall       ; Clk                            ;
;  Mem_data_out[19]    ; Clk                            ; 6.475 ; 6.475 ; Fall       ; Clk                            ;
;  Mem_data_out[21]    ; Clk                            ; 7.010 ; 7.010 ; Fall       ; Clk                            ;
;  Mem_data_out[22]    ; Clk                            ; 6.134 ; 6.134 ; Fall       ; Clk                            ;
;  Mem_data_out[23]    ; Clk                            ; 6.397 ; 6.397 ; Fall       ; Clk                            ;
;  Mem_data_out[24]    ; Clk                            ; 5.942 ; 5.942 ; Fall       ; Clk                            ;
;  Mem_data_out[25]    ; Clk                            ; 7.046 ; 7.046 ; Fall       ; Clk                            ;
;  Mem_data_out[26]    ; Clk                            ; 6.428 ; 6.428 ; Fall       ; Clk                            ;
;  Mem_data_out[27]    ; Clk                            ; 7.405 ; 7.405 ; Fall       ; Clk                            ;
;  Mem_data_out[28]    ; Clk                            ; 6.668 ; 6.668 ; Fall       ; Clk                            ;
;  Mem_data_out[29]    ; Clk                            ; 7.194 ; 7.194 ; Fall       ; Clk                            ;
;  Mem_data_out[30]    ; Clk                            ; 6.636 ; 6.636 ; Fall       ; Clk                            ;
;  Mem_data_out[31]    ; Clk                            ; 6.135 ; 6.135 ; Fall       ; Clk                            ;
; Mem_data_shift[*]    ; Clk                            ; 5.693 ; 5.693 ; Fall       ; Clk                            ;
;  Mem_data_shift[0]   ; Clk                            ; 6.733 ; 6.733 ; Fall       ; Clk                            ;
;  Mem_data_shift[1]   ; Clk                            ; 5.957 ; 5.957 ; Fall       ; Clk                            ;
;  Mem_data_shift[2]   ; Clk                            ; 6.380 ; 6.380 ; Fall       ; Clk                            ;
;  Mem_data_shift[3]   ; Clk                            ; 6.209 ; 6.209 ; Fall       ; Clk                            ;
;  Mem_data_shift[4]   ; Clk                            ; 6.543 ; 6.543 ; Fall       ; Clk                            ;
;  Mem_data_shift[5]   ; Clk                            ; 5.926 ; 5.926 ; Fall       ; Clk                            ;
;  Mem_data_shift[6]   ; Clk                            ; 5.788 ; 5.788 ; Fall       ; Clk                            ;
;  Mem_data_shift[7]   ; Clk                            ; 5.916 ; 5.916 ; Fall       ; Clk                            ;
;  Mem_data_shift[8]   ; Clk                            ; 6.361 ; 6.361 ; Fall       ; Clk                            ;
;  Mem_data_shift[9]   ; Clk                            ; 6.855 ; 6.855 ; Fall       ; Clk                            ;
;  Mem_data_shift[10]  ; Clk                            ; 5.693 ; 5.693 ; Fall       ; Clk                            ;
;  Mem_data_shift[11]  ; Clk                            ; 5.806 ; 5.806 ; Fall       ; Clk                            ;
;  Mem_data_shift[12]  ; Clk                            ; 6.478 ; 6.478 ; Fall       ; Clk                            ;
;  Mem_data_shift[13]  ; Clk                            ; 6.042 ; 6.042 ; Fall       ; Clk                            ;
;  Mem_data_shift[14]  ; Clk                            ; 6.018 ; 6.018 ; Fall       ; Clk                            ;
;  Mem_data_shift[15]  ; Clk                            ; 6.421 ; 6.421 ; Fall       ; Clk                            ;
;  Mem_data_shift[16]  ; Clk                            ; 7.808 ; 7.808 ; Fall       ; Clk                            ;
;  Mem_data_shift[17]  ; Clk                            ; 6.717 ; 6.717 ; Fall       ; Clk                            ;
;  Mem_data_shift[18]  ; Clk                            ; 5.956 ; 5.956 ; Fall       ; Clk                            ;
;  Mem_data_shift[19]  ; Clk                            ; 6.505 ; 6.505 ; Fall       ; Clk                            ;
;  Mem_data_shift[20]  ; Clk                            ; 6.523 ; 6.523 ; Fall       ; Clk                            ;
;  Mem_data_shift[21]  ; Clk                            ; 6.225 ; 6.225 ; Fall       ; Clk                            ;
;  Mem_data_shift[22]  ; Clk                            ; 7.101 ; 7.101 ; Fall       ; Clk                            ;
;  Mem_data_shift[23]  ; Clk                            ; 6.210 ; 6.210 ; Fall       ; Clk                            ;
;  Mem_data_shift[24]  ; Clk                            ; 6.764 ; 6.764 ; Fall       ; Clk                            ;
;  Mem_data_shift[25]  ; Clk                            ; 6.843 ; 6.843 ; Fall       ; Clk                            ;
;  Mem_data_shift[26]  ; Clk                            ; 5.881 ; 5.881 ; Fall       ; Clk                            ;
;  Mem_data_shift[27]  ; Clk                            ; 6.424 ; 6.424 ; Fall       ; Clk                            ;
;  Mem_data_shift[28]  ; Clk                            ; 6.019 ; 6.019 ; Fall       ; Clk                            ;
;  Mem_data_shift[29]  ; Clk                            ; 6.055 ; 6.055 ; Fall       ; Clk                            ;
;  Mem_data_shift[30]  ; Clk                            ; 5.925 ; 5.925 ; Fall       ; Clk                            ;
;  Mem_data_shift[31]  ; Clk                            ; 6.157 ; 6.157 ; Fall       ; Clk                            ;
; Overflow             ; Clk                            ; 6.996 ; 6.996 ; Fall       ; Clk                            ;
; PC_in[*]             ; Clk                            ; 5.012 ; 5.012 ; Fall       ; Clk                            ;
;  PC_in[0]            ; Clk                            ; 6.125 ; 6.125 ; Fall       ; Clk                            ;
;  PC_in[1]            ; Clk                            ; 5.747 ; 5.747 ; Fall       ; Clk                            ;
;  PC_in[2]            ; Clk                            ; 5.224 ; 5.224 ; Fall       ; Clk                            ;
;  PC_in[3]            ; Clk                            ; 5.765 ; 5.765 ; Fall       ; Clk                            ;
;  PC_in[4]            ; Clk                            ; 6.099 ; 6.099 ; Fall       ; Clk                            ;
;  PC_in[5]            ; Clk                            ; 6.359 ; 6.359 ; Fall       ; Clk                            ;
;  PC_in[6]            ; Clk                            ; 6.022 ; 6.022 ; Fall       ; Clk                            ;
;  PC_in[7]            ; Clk                            ; 6.076 ; 6.076 ; Fall       ; Clk                            ;
;  PC_in[8]            ; Clk                            ; 5.889 ; 5.889 ; Fall       ; Clk                            ;
;  PC_in[9]            ; Clk                            ; 5.392 ; 5.392 ; Fall       ; Clk                            ;
;  PC_in[10]           ; Clk                            ; 5.397 ; 5.397 ; Fall       ; Clk                            ;
;  PC_in[11]           ; Clk                            ; 5.876 ; 5.876 ; Fall       ; Clk                            ;
;  PC_in[12]           ; Clk                            ; 6.415 ; 6.415 ; Fall       ; Clk                            ;
;  PC_in[13]           ; Clk                            ; 5.563 ; 5.563 ; Fall       ; Clk                            ;
;  PC_in[14]           ; Clk                            ; 5.614 ; 5.614 ; Fall       ; Clk                            ;
;  PC_in[15]           ; Clk                            ; 5.981 ; 5.981 ; Fall       ; Clk                            ;
;  PC_in[16]           ; Clk                            ; 6.180 ; 6.180 ; Fall       ; Clk                            ;
;  PC_in[17]           ; Clk                            ; 5.765 ; 5.765 ; Fall       ; Clk                            ;
;  PC_in[18]           ; Clk                            ; 5.292 ; 5.292 ; Fall       ; Clk                            ;
;  PC_in[19]           ; Clk                            ; 5.975 ; 5.975 ; Fall       ; Clk                            ;
;  PC_in[20]           ; Clk                            ; 5.974 ; 5.974 ; Fall       ; Clk                            ;
;  PC_in[21]           ; Clk                            ; 5.327 ; 5.327 ; Fall       ; Clk                            ;
;  PC_in[22]           ; Clk                            ; 6.370 ; 6.370 ; Fall       ; Clk                            ;
;  PC_in[23]           ; Clk                            ; 6.040 ; 6.040 ; Fall       ; Clk                            ;
;  PC_in[24]           ; Clk                            ; 5.280 ; 5.280 ; Fall       ; Clk                            ;
;  PC_in[25]           ; Clk                            ; 6.625 ; 6.625 ; Fall       ; Clk                            ;
;  PC_in[26]           ; Clk                            ; 5.287 ; 5.287 ; Fall       ; Clk                            ;
;  PC_in[27]           ; Clk                            ; 5.257 ; 5.257 ; Fall       ; Clk                            ;
;  PC_in[28]           ; Clk                            ; 5.695 ; 5.695 ; Fall       ; Clk                            ;
;  PC_in[29]           ; Clk                            ; 5.060 ; 5.060 ; Fall       ; Clk                            ;
;  PC_in[30]           ; Clk                            ; 5.012 ; 5.012 ; Fall       ; Clk                            ;
;  PC_in[31]           ; Clk                            ; 5.029 ; 5.029 ; Fall       ; Clk                            ;
; PC_out[*]            ; Clk                            ; 4.582 ; 4.582 ; Fall       ; Clk                            ;
;  PC_out[0]           ; Clk                            ; 4.840 ; 4.840 ; Fall       ; Clk                            ;
;  PC_out[1]           ; Clk                            ; 4.941 ; 4.941 ; Fall       ; Clk                            ;
;  PC_out[2]           ; Clk                            ; 4.865 ; 4.865 ; Fall       ; Clk                            ;
;  PC_out[3]           ; Clk                            ; 5.140 ; 5.140 ; Fall       ; Clk                            ;
;  PC_out[4]           ; Clk                            ; 4.680 ; 4.680 ; Fall       ; Clk                            ;
;  PC_out[5]           ; Clk                            ; 4.878 ; 4.878 ; Fall       ; Clk                            ;
;  PC_out[6]           ; Clk                            ; 4.754 ; 4.754 ; Fall       ; Clk                            ;
;  PC_out[7]           ; Clk                            ; 5.088 ; 5.088 ; Fall       ; Clk                            ;
;  PC_out[8]           ; Clk                            ; 4.804 ; 4.804 ; Fall       ; Clk                            ;
;  PC_out[9]           ; Clk                            ; 5.205 ; 5.205 ; Fall       ; Clk                            ;
;  PC_out[10]          ; Clk                            ; 5.193 ; 5.193 ; Fall       ; Clk                            ;
;  PC_out[11]          ; Clk                            ; 4.984 ; 4.984 ; Fall       ; Clk                            ;
;  PC_out[12]          ; Clk                            ; 5.210 ; 5.210 ; Fall       ; Clk                            ;
;  PC_out[13]          ; Clk                            ; 4.680 ; 4.680 ; Fall       ; Clk                            ;
;  PC_out[14]          ; Clk                            ; 4.890 ; 4.890 ; Fall       ; Clk                            ;
;  PC_out[15]          ; Clk                            ; 4.619 ; 4.619 ; Fall       ; Clk                            ;
;  PC_out[16]          ; Clk                            ; 4.635 ; 4.635 ; Fall       ; Clk                            ;
;  PC_out[17]          ; Clk                            ; 4.813 ; 4.813 ; Fall       ; Clk                            ;
;  PC_out[18]          ; Clk                            ; 4.994 ; 4.994 ; Fall       ; Clk                            ;
;  PC_out[19]          ; Clk                            ; 4.889 ; 4.889 ; Fall       ; Clk                            ;
;  PC_out[20]          ; Clk                            ; 4.799 ; 4.799 ; Fall       ; Clk                            ;
;  PC_out[21]          ; Clk                            ; 5.271 ; 5.271 ; Fall       ; Clk                            ;
;  PC_out[22]          ; Clk                            ; 4.831 ; 4.831 ; Fall       ; Clk                            ;
;  PC_out[23]          ; Clk                            ; 5.658 ; 5.658 ; Fall       ; Clk                            ;
;  PC_out[24]          ; Clk                            ; 4.582 ; 4.582 ; Fall       ; Clk                            ;
;  PC_out[25]          ; Clk                            ; 4.689 ; 4.689 ; Fall       ; Clk                            ;
;  PC_out[26]          ; Clk                            ; 5.640 ; 5.640 ; Fall       ; Clk                            ;
;  PC_out[27]          ; Clk                            ; 5.400 ; 5.400 ; Fall       ; Clk                            ;
;  PC_out[28]          ; Clk                            ; 5.128 ; 5.128 ; Fall       ; Clk                            ;
;  PC_out[29]          ; Clk                            ; 5.184 ; 5.184 ; Fall       ; Clk                            ;
;  PC_out[30]          ; Clk                            ; 5.214 ; 5.214 ; Fall       ; Clk                            ;
;  PC_out[31]          ; Clk                            ; 5.423 ; 5.423 ; Fall       ; Clk                            ;
; PC_write_en          ; Clk                            ; 6.900 ; 6.900 ; Fall       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 5.277 ; 5.277 ; Fall       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 6.188 ; 6.188 ; Fall       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 5.277 ; 5.277 ; Fall       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 5.881 ; 5.881 ; Fall       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 5.575 ; 5.575 ; Fall       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 5.543 ; 5.543 ; Fall       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 4.893 ; 4.893 ; Fall       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 6.067 ; 6.067 ; Fall       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 5.791 ; 5.791 ; Fall       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 5.557 ; 5.557 ; Fall       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 6.056 ; 6.056 ; Fall       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 5.682 ; 5.682 ; Fall       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 5.338 ; 5.338 ; Fall       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 5.866 ; 5.866 ; Fall       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 6.543 ; 6.543 ; Fall       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 5.828 ; 5.828 ; Fall       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 6.341 ; 6.341 ; Fall       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 5.887 ; 5.887 ; Fall       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 5.168 ; 5.168 ; Fall       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 5.976 ; 5.976 ; Fall       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 6.121 ; 6.121 ; Fall       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 5.296 ; 5.296 ; Fall       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 5.392 ; 5.392 ; Fall       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 5.528 ; 5.528 ; Fall       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 6.791 ; 6.791 ; Fall       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 5.993 ; 5.993 ; Fall       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 5.299 ; 5.299 ; Fall       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 5.319 ; 5.319 ; Fall       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 5.116 ; 5.116 ; Fall       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 5.929 ; 5.929 ; Fall       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 6.012 ; 6.012 ; Fall       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 6.822 ; 6.822 ; Fall       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 6.355 ; 6.355 ; Fall       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 6.278 ; 6.278 ; Fall       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 4.893 ; 4.893 ; Fall       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 5.717 ; 5.717 ; Fall       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 5.968 ; 5.968 ; Fall       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 5.538 ; 5.538 ; Fall       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 6.785 ; 6.785 ; Fall       ; Clk                            ;
; Reg_data_shift[*]    ; Clk                            ; 5.461 ; 5.461 ; Fall       ; Clk                            ;
;  Reg_data_shift[0]   ; Clk                            ; 6.236 ; 6.236 ; Fall       ; Clk                            ;
;  Reg_data_shift[1]   ; Clk                            ; 5.954 ; 5.954 ; Fall       ; Clk                            ;
;  Reg_data_shift[2]   ; Clk                            ; 6.312 ; 6.312 ; Fall       ; Clk                            ;
;  Reg_data_shift[3]   ; Clk                            ; 6.767 ; 6.767 ; Fall       ; Clk                            ;
;  Reg_data_shift[4]   ; Clk                            ; 5.933 ; 5.933 ; Fall       ; Clk                            ;
;  Reg_data_shift[5]   ; Clk                            ; 5.680 ; 5.680 ; Fall       ; Clk                            ;
;  Reg_data_shift[6]   ; Clk                            ; 5.607 ; 5.607 ; Fall       ; Clk                            ;
;  Reg_data_shift[7]   ; Clk                            ; 6.485 ; 6.485 ; Fall       ; Clk                            ;
;  Reg_data_shift[8]   ; Clk                            ; 6.169 ; 6.169 ; Fall       ; Clk                            ;
;  Reg_data_shift[9]   ; Clk                            ; 6.415 ; 6.415 ; Fall       ; Clk                            ;
;  Reg_data_shift[10]  ; Clk                            ; 6.886 ; 6.886 ; Fall       ; Clk                            ;
;  Reg_data_shift[11]  ; Clk                            ; 5.952 ; 5.952 ; Fall       ; Clk                            ;
;  Reg_data_shift[12]  ; Clk                            ; 6.193 ; 6.193 ; Fall       ; Clk                            ;
;  Reg_data_shift[13]  ; Clk                            ; 6.008 ; 6.008 ; Fall       ; Clk                            ;
;  Reg_data_shift[14]  ; Clk                            ; 6.528 ; 6.528 ; Fall       ; Clk                            ;
;  Reg_data_shift[15]  ; Clk                            ; 6.237 ; 6.237 ; Fall       ; Clk                            ;
;  Reg_data_shift[16]  ; Clk                            ; 5.461 ; 5.461 ; Fall       ; Clk                            ;
;  Reg_data_shift[17]  ; Clk                            ; 6.637 ; 6.637 ; Fall       ; Clk                            ;
;  Reg_data_shift[18]  ; Clk                            ; 6.715 ; 6.715 ; Fall       ; Clk                            ;
;  Reg_data_shift[19]  ; Clk                            ; 7.372 ; 7.372 ; Fall       ; Clk                            ;
;  Reg_data_shift[20]  ; Clk                            ; 5.806 ; 5.806 ; Fall       ; Clk                            ;
;  Reg_data_shift[21]  ; Clk                            ; 6.522 ; 6.522 ; Fall       ; Clk                            ;
;  Reg_data_shift[22]  ; Clk                            ; 6.175 ; 6.175 ; Fall       ; Clk                            ;
;  Reg_data_shift[23]  ; Clk                            ; 6.463 ; 6.463 ; Fall       ; Clk                            ;
;  Reg_data_shift[24]  ; Clk                            ; 6.342 ; 6.342 ; Fall       ; Clk                            ;
;  Reg_data_shift[25]  ; Clk                            ; 6.341 ; 6.341 ; Fall       ; Clk                            ;
;  Reg_data_shift[26]  ; Clk                            ; 6.757 ; 6.757 ; Fall       ; Clk                            ;
;  Reg_data_shift[27]  ; Clk                            ; 6.826 ; 6.826 ; Fall       ; Clk                            ;
;  Reg_data_shift[28]  ; Clk                            ; 5.527 ; 5.527 ; Fall       ; Clk                            ;
;  Reg_data_shift[29]  ; Clk                            ; 6.182 ; 6.182 ; Fall       ; Clk                            ;
;  Reg_data_shift[30]  ; Clk                            ; 6.940 ; 6.940 ; Fall       ; Clk                            ;
;  Reg_data_shift[31]  ; Clk                            ; 6.805 ; 6.805 ; Fall       ; Clk                            ;
; Rs_addr[*]           ; Clk                            ; 5.088 ; 5.088 ; Fall       ; Clk                            ;
;  Rs_addr[0]          ; Clk                            ; 5.330 ; 5.330 ; Fall       ; Clk                            ;
;  Rs_addr[1]          ; Clk                            ; 5.088 ; 5.088 ; Fall       ; Clk                            ;
;  Rs_addr[2]          ; Clk                            ; 5.236 ; 5.236 ; Fall       ; Clk                            ;
;  Rs_addr[3]          ; Clk                            ; 5.173 ; 5.173 ; Fall       ; Clk                            ;
;  Rs_addr[4]          ; Clk                            ; 5.241 ; 5.241 ; Fall       ; Clk                            ;
; Rs_out[*]            ; Clk                            ; 5.237 ; 5.237 ; Fall       ; Clk                            ;
;  Rs_out[0]           ; Clk                            ; 5.237 ; 5.237 ; Fall       ; Clk                            ;
;  Rs_out[1]           ; Clk                            ; 5.283 ; 5.283 ; Fall       ; Clk                            ;
;  Rs_out[2]           ; Clk                            ; 6.290 ; 6.290 ; Fall       ; Clk                            ;
;  Rs_out[3]           ; Clk                            ; 5.831 ; 5.831 ; Fall       ; Clk                            ;
;  Rs_out[4]           ; Clk                            ; 5.242 ; 5.242 ; Fall       ; Clk                            ;
;  Rs_out[5]           ; Clk                            ; 5.249 ; 5.249 ; Fall       ; Clk                            ;
;  Rs_out[6]           ; Clk                            ; 5.993 ; 5.993 ; Fall       ; Clk                            ;
;  Rs_out[7]           ; Clk                            ; 5.851 ; 5.851 ; Fall       ; Clk                            ;
;  Rs_out[8]           ; Clk                            ; 5.460 ; 5.460 ; Fall       ; Clk                            ;
;  Rs_out[9]           ; Clk                            ; 5.491 ; 5.491 ; Fall       ; Clk                            ;
;  Rs_out[10]          ; Clk                            ; 5.860 ; 5.860 ; Fall       ; Clk                            ;
;  Rs_out[11]          ; Clk                            ; 5.730 ; 5.730 ; Fall       ; Clk                            ;
;  Rs_out[12]          ; Clk                            ; 5.356 ; 5.356 ; Fall       ; Clk                            ;
;  Rs_out[13]          ; Clk                            ; 5.498 ; 5.498 ; Fall       ; Clk                            ;
;  Rs_out[14]          ; Clk                            ; 5.806 ; 5.806 ; Fall       ; Clk                            ;
;  Rs_out[15]          ; Clk                            ; 6.791 ; 6.791 ; Fall       ; Clk                            ;
;  Rs_out[16]          ; Clk                            ; 5.267 ; 5.267 ; Fall       ; Clk                            ;
;  Rs_out[17]          ; Clk                            ; 6.771 ; 6.771 ; Fall       ; Clk                            ;
;  Rs_out[18]          ; Clk                            ; 5.288 ; 5.288 ; Fall       ; Clk                            ;
;  Rs_out[19]          ; Clk                            ; 5.356 ; 5.356 ; Fall       ; Clk                            ;
;  Rs_out[20]          ; Clk                            ; 5.730 ; 5.730 ; Fall       ; Clk                            ;
;  Rs_out[21]          ; Clk                            ; 6.781 ; 6.781 ; Fall       ; Clk                            ;
;  Rs_out[22]          ; Clk                            ; 5.649 ; 5.649 ; Fall       ; Clk                            ;
;  Rs_out[23]          ; Clk                            ; 5.366 ; 5.366 ; Fall       ; Clk                            ;
;  Rs_out[24]          ; Clk                            ; 5.787 ; 5.787 ; Fall       ; Clk                            ;
;  Rs_out[25]          ; Clk                            ; 5.503 ; 5.503 ; Fall       ; Clk                            ;
;  Rs_out[26]          ; Clk                            ; 5.605 ; 5.605 ; Fall       ; Clk                            ;
;  Rs_out[27]          ; Clk                            ; 5.491 ; 5.491 ; Fall       ; Clk                            ;
;  Rs_out[28]          ; Clk                            ; 6.294 ; 6.294 ; Fall       ; Clk                            ;
;  Rs_out[29]          ; Clk                            ; 5.999 ; 5.999 ; Fall       ; Clk                            ;
;  Rs_out[30]          ; Clk                            ; 5.404 ; 5.404 ; Fall       ; Clk                            ;
;  Rs_out[31]          ; Clk                            ; 5.760 ; 5.760 ; Fall       ; Clk                            ;
; Rt_addr[*]           ; Clk                            ; 4.913 ; 4.913 ; Fall       ; Clk                            ;
;  Rt_addr[0]          ; Clk                            ; 4.913 ; 4.913 ; Fall       ; Clk                            ;
;  Rt_addr[1]          ; Clk                            ; 5.059 ; 5.059 ; Fall       ; Clk                            ;
;  Rt_addr[2]          ; Clk                            ; 5.250 ; 5.250 ; Fall       ; Clk                            ;
;  Rt_addr[3]          ; Clk                            ; 5.262 ; 5.262 ; Fall       ; Clk                            ;
; Rt_out[*]            ; Clk                            ; 5.281 ; 5.281 ; Fall       ; Clk                            ;
;  Rt_out[0]           ; Clk                            ; 6.143 ; 6.143 ; Fall       ; Clk                            ;
;  Rt_out[1]           ; Clk                            ; 5.914 ; 5.914 ; Fall       ; Clk                            ;
;  Rt_out[2]           ; Clk                            ; 5.553 ; 5.553 ; Fall       ; Clk                            ;
;  Rt_out[3]           ; Clk                            ; 5.947 ; 5.947 ; Fall       ; Clk                            ;
;  Rt_out[4]           ; Clk                            ; 5.747 ; 5.747 ; Fall       ; Clk                            ;
;  Rt_out[5]           ; Clk                            ; 5.732 ; 5.732 ; Fall       ; Clk                            ;
;  Rt_out[6]           ; Clk                            ; 6.422 ; 6.422 ; Fall       ; Clk                            ;
;  Rt_out[7]           ; Clk                            ; 5.937 ; 5.937 ; Fall       ; Clk                            ;
;  Rt_out[8]           ; Clk                            ; 5.670 ; 5.670 ; Fall       ; Clk                            ;
;  Rt_out[9]           ; Clk                            ; 5.843 ; 5.843 ; Fall       ; Clk                            ;
;  Rt_out[10]          ; Clk                            ; 6.271 ; 6.271 ; Fall       ; Clk                            ;
;  Rt_out[11]          ; Clk                            ; 6.040 ; 6.040 ; Fall       ; Clk                            ;
;  Rt_out[12]          ; Clk                            ; 7.254 ; 7.254 ; Fall       ; Clk                            ;
;  Rt_out[13]          ; Clk                            ; 6.103 ; 6.103 ; Fall       ; Clk                            ;
;  Rt_out[14]          ; Clk                            ; 5.345 ; 5.345 ; Fall       ; Clk                            ;
;  Rt_out[15]          ; Clk                            ; 7.265 ; 7.265 ; Fall       ; Clk                            ;
;  Rt_out[16]          ; Clk                            ; 5.818 ; 5.818 ; Fall       ; Clk                            ;
;  Rt_out[17]          ; Clk                            ; 7.263 ; 7.263 ; Fall       ; Clk                            ;
;  Rt_out[18]          ; Clk                            ; 5.651 ; 5.651 ; Fall       ; Clk                            ;
;  Rt_out[19]          ; Clk                            ; 7.244 ; 7.244 ; Fall       ; Clk                            ;
;  Rt_out[20]          ; Clk                            ; 5.949 ; 5.949 ; Fall       ; Clk                            ;
;  Rt_out[21]          ; Clk                            ; 7.263 ; 7.263 ; Fall       ; Clk                            ;
;  Rt_out[22]          ; Clk                            ; 6.180 ; 6.180 ; Fall       ; Clk                            ;
;  Rt_out[23]          ; Clk                            ; 7.080 ; 7.080 ; Fall       ; Clk                            ;
;  Rt_out[24]          ; Clk                            ; 5.719 ; 5.719 ; Fall       ; Clk                            ;
;  Rt_out[25]          ; Clk                            ; 6.260 ; 6.260 ; Fall       ; Clk                            ;
;  Rt_out[26]          ; Clk                            ; 6.196 ; 6.196 ; Fall       ; Clk                            ;
;  Rt_out[27]          ; Clk                            ; 5.281 ; 5.281 ; Fall       ; Clk                            ;
;  Rt_out[28]          ; Clk                            ; 5.524 ; 5.524 ; Fall       ; Clk                            ;
;  Rt_out[29]          ; Clk                            ; 6.231 ; 6.231 ; Fall       ; Clk                            ;
;  Rt_out[30]          ; Clk                            ; 5.370 ; 5.370 ; Fall       ; Clk                            ;
;  Rt_out[31]          ; Clk                            ; 5.855 ; 5.855 ; Fall       ; Clk                            ;
; Shift_out[*]         ; Clk                            ; 5.546 ; 5.546 ; Fall       ; Clk                            ;
;  Shift_out[0]        ; Clk                            ; 6.201 ; 6.201 ; Fall       ; Clk                            ;
;  Shift_out[1]        ; Clk                            ; 6.339 ; 6.339 ; Fall       ; Clk                            ;
;  Shift_out[2]        ; Clk                            ; 6.175 ; 6.175 ; Fall       ; Clk                            ;
;  Shift_out[3]        ; Clk                            ; 6.264 ; 6.264 ; Fall       ; Clk                            ;
;  Shift_out[4]        ; Clk                            ; 6.103 ; 6.103 ; Fall       ; Clk                            ;
;  Shift_out[5]        ; Clk                            ; 5.546 ; 5.546 ; Fall       ; Clk                            ;
;  Shift_out[6]        ; Clk                            ; 6.198 ; 6.198 ; Fall       ; Clk                            ;
;  Shift_out[7]        ; Clk                            ; 6.032 ; 6.032 ; Fall       ; Clk                            ;
;  Shift_out[8]        ; Clk                            ; 6.761 ; 6.761 ; Fall       ; Clk                            ;
;  Shift_out[9]        ; Clk                            ; 6.571 ; 6.571 ; Fall       ; Clk                            ;
;  Shift_out[10]       ; Clk                            ; 5.790 ; 5.790 ; Fall       ; Clk                            ;
;  Shift_out[11]       ; Clk                            ; 6.247 ; 6.247 ; Fall       ; Clk                            ;
;  Shift_out[12]       ; Clk                            ; 6.235 ; 6.235 ; Fall       ; Clk                            ;
;  Shift_out[13]       ; Clk                            ; 6.405 ; 6.405 ; Fall       ; Clk                            ;
;  Shift_out[14]       ; Clk                            ; 6.593 ; 6.593 ; Fall       ; Clk                            ;
;  Shift_out[15]       ; Clk                            ; 6.081 ; 6.081 ; Fall       ; Clk                            ;
;  Shift_out[16]       ; Clk                            ; 6.657 ; 6.657 ; Fall       ; Clk                            ;
;  Shift_out[17]       ; Clk                            ; 6.309 ; 6.309 ; Fall       ; Clk                            ;
;  Shift_out[18]       ; Clk                            ; 6.651 ; 6.651 ; Fall       ; Clk                            ;
;  Shift_out[19]       ; Clk                            ; 6.453 ; 6.453 ; Fall       ; Clk                            ;
;  Shift_out[20]       ; Clk                            ; 6.776 ; 6.776 ; Fall       ; Clk                            ;
;  Shift_out[21]       ; Clk                            ; 6.284 ; 6.284 ; Fall       ; Clk                            ;
;  Shift_out[22]       ; Clk                            ; 7.003 ; 7.003 ; Fall       ; Clk                            ;
;  Shift_out[23]       ; Clk                            ; 6.808 ; 6.808 ; Fall       ; Clk                            ;
;  Shift_out[24]       ; Clk                            ; 6.563 ; 6.563 ; Fall       ; Clk                            ;
;  Shift_out[25]       ; Clk                            ; 6.298 ; 6.298 ; Fall       ; Clk                            ;
;  Shift_out[26]       ; Clk                            ; 6.298 ; 6.298 ; Fall       ; Clk                            ;
;  Shift_out[27]       ; Clk                            ; 6.531 ; 6.531 ; Fall       ; Clk                            ;
;  Shift_out[28]       ; Clk                            ; 6.037 ; 6.037 ; Fall       ; Clk                            ;
;  Shift_out[29]       ; Clk                            ; 6.009 ; 6.009 ; Fall       ; Clk                            ;
;  Shift_out[30]       ; Clk                            ; 6.224 ; 6.224 ; Fall       ; Clk                            ;
;  Shift_out[31]       ; Clk                            ; 6.152 ; 6.152 ; Fall       ; Clk                            ;
; Zero                 ; Clk                            ; 6.586 ; 6.586 ; Fall       ; Clk                            ;
; ALUShift_out[*]      ; Controller:controller|state.S0 ; 5.488 ; 5.488 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[0]     ; Controller:controller|state.S0 ; 6.631 ; 6.631 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[1]     ; Controller:controller|state.S0 ; 5.488 ; 5.488 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[2]     ; Controller:controller|state.S0 ; 6.990 ; 6.990 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[3]     ; Controller:controller|state.S0 ; 6.481 ; 6.481 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[4]     ; Controller:controller|state.S0 ; 7.148 ; 7.148 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[5]     ; Controller:controller|state.S0 ; 5.945 ; 5.945 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[6]     ; Controller:controller|state.S0 ; 6.359 ; 6.359 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[7]     ; Controller:controller|state.S0 ; 6.888 ; 6.888 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[8]     ; Controller:controller|state.S0 ; 5.691 ; 5.691 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[9]     ; Controller:controller|state.S0 ; 6.494 ; 6.494 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[10]    ; Controller:controller|state.S0 ; 6.771 ; 6.771 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[11]    ; Controller:controller|state.S0 ; 6.816 ; 6.816 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[12]    ; Controller:controller|state.S0 ; 5.931 ; 5.931 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[13]    ; Controller:controller|state.S0 ; 5.981 ; 5.981 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[14]    ; Controller:controller|state.S0 ; 5.898 ; 5.898 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[15]    ; Controller:controller|state.S0 ; 6.687 ; 6.687 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[16]    ; Controller:controller|state.S0 ; 6.219 ; 6.219 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[17]    ; Controller:controller|state.S0 ; 6.451 ; 6.451 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[18]    ; Controller:controller|state.S0 ; 5.817 ; 5.817 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[19]    ; Controller:controller|state.S0 ; 6.781 ; 6.781 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[20]    ; Controller:controller|state.S0 ; 6.492 ; 6.492 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[21]    ; Controller:controller|state.S0 ; 6.547 ; 6.547 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[22]    ; Controller:controller|state.S0 ; 6.681 ; 6.681 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[23]    ; Controller:controller|state.S0 ; 6.595 ; 6.595 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[24]    ; Controller:controller|state.S0 ; 5.990 ; 5.990 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[25]    ; Controller:controller|state.S0 ; 6.118 ; 6.118 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[26]    ; Controller:controller|state.S0 ; 6.626 ; 6.626 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[27]    ; Controller:controller|state.S0 ; 6.261 ; 6.261 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[28]    ; Controller:controller|state.S0 ; 6.834 ; 6.834 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[29]    ; Controller:controller|state.S0 ; 6.866 ; 6.866 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[30]    ; Controller:controller|state.S0 ; 6.622 ; 6.622 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[31]    ; Controller:controller|state.S0 ; 5.980 ; 5.980 ; Rise       ; Controller:controller|state.S0 ;
; ALU_out[*]           ; Controller:controller|state.S0 ; 4.873 ; 4.873 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[0]          ; Controller:controller|state.S0 ; 6.884 ; 6.884 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[1]          ; Controller:controller|state.S0 ; 5.480 ; 5.480 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[2]          ; Controller:controller|state.S0 ; 6.398 ; 6.398 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[3]          ; Controller:controller|state.S0 ; 6.734 ; 6.734 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[4]          ; Controller:controller|state.S0 ; 6.786 ; 6.786 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[5]          ; Controller:controller|state.S0 ; 5.399 ; 5.399 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[6]          ; Controller:controller|state.S0 ; 5.995 ; 5.995 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[7]          ; Controller:controller|state.S0 ; 5.974 ; 5.974 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[8]          ; Controller:controller|state.S0 ; 6.184 ; 6.184 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[9]          ; Controller:controller|state.S0 ; 6.234 ; 6.234 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[10]         ; Controller:controller|state.S0 ; 5.712 ; 5.712 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[11]         ; Controller:controller|state.S0 ; 6.002 ; 6.002 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[12]         ; Controller:controller|state.S0 ; 5.690 ; 5.690 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[13]         ; Controller:controller|state.S0 ; 5.629 ; 5.629 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[14]         ; Controller:controller|state.S0 ; 4.873 ; 4.873 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[15]         ; Controller:controller|state.S0 ; 6.119 ; 6.119 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[16]         ; Controller:controller|state.S0 ; 5.536 ; 5.536 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[17]         ; Controller:controller|state.S0 ; 5.948 ; 5.948 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[18]         ; Controller:controller|state.S0 ; 5.357 ; 5.357 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[19]         ; Controller:controller|state.S0 ; 5.348 ; 5.348 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[20]         ; Controller:controller|state.S0 ; 5.550 ; 5.550 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[21]         ; Controller:controller|state.S0 ; 5.691 ; 5.691 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[22]         ; Controller:controller|state.S0 ; 5.473 ; 5.473 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[23]         ; Controller:controller|state.S0 ; 5.739 ; 5.739 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[24]         ; Controller:controller|state.S0 ; 6.038 ; 6.038 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[25]         ; Controller:controller|state.S0 ; 6.456 ; 6.456 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[26]         ; Controller:controller|state.S0 ; 5.955 ; 5.955 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[27]         ; Controller:controller|state.S0 ; 6.066 ; 6.066 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[28]         ; Controller:controller|state.S0 ; 6.948 ; 6.948 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[29]         ; Controller:controller|state.S0 ; 5.452 ; 5.452 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[30]         ; Controller:controller|state.S0 ; 5.496 ; 5.496 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[31]         ; Controller:controller|state.S0 ; 6.032 ; 6.032 ; Rise       ; Controller:controller|state.S0 ;
; B_in[*]              ; Controller:controller|state.S0 ; 4.397 ; 4.397 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[0]             ; Controller:controller|state.S0 ; 4.848 ; 4.848 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[1]             ; Controller:controller|state.S0 ; 5.119 ; 5.119 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[2]             ; Controller:controller|state.S0 ; 4.397 ; 4.397 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[3]             ; Controller:controller|state.S0 ; 4.736 ; 4.736 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[4]             ; Controller:controller|state.S0 ; 4.498 ; 4.498 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[5]             ; Controller:controller|state.S0 ; 5.222 ; 5.222 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[6]             ; Controller:controller|state.S0 ; 5.090 ; 5.090 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[7]             ; Controller:controller|state.S0 ; 4.699 ; 4.699 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[8]             ; Controller:controller|state.S0 ; 4.996 ; 4.996 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[9]             ; Controller:controller|state.S0 ; 5.450 ; 5.450 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[10]            ; Controller:controller|state.S0 ; 4.795 ; 4.795 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[11]            ; Controller:controller|state.S0 ; 5.054 ; 5.054 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[12]            ; Controller:controller|state.S0 ; 4.678 ; 4.678 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[13]            ; Controller:controller|state.S0 ; 5.580 ; 5.580 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[14]            ; Controller:controller|state.S0 ; 4.636 ; 4.636 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[15]            ; Controller:controller|state.S0 ; 4.655 ; 4.655 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[16]            ; Controller:controller|state.S0 ; 4.436 ; 4.436 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[17]            ; Controller:controller|state.S0 ; 4.547 ; 4.547 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[18]            ; Controller:controller|state.S0 ; 5.132 ; 5.132 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[19]            ; Controller:controller|state.S0 ; 4.955 ; 4.955 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[20]            ; Controller:controller|state.S0 ; 4.939 ; 4.939 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[21]            ; Controller:controller|state.S0 ; 5.625 ; 5.625 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[22]            ; Controller:controller|state.S0 ; 6.013 ; 6.013 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[23]            ; Controller:controller|state.S0 ; 4.907 ; 4.907 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[24]            ; Controller:controller|state.S0 ; 4.892 ; 4.892 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[25]            ; Controller:controller|state.S0 ; 5.543 ; 5.543 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[26]            ; Controller:controller|state.S0 ; 4.911 ; 4.911 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[27]            ; Controller:controller|state.S0 ; 5.494 ; 5.494 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[28]            ; Controller:controller|state.S0 ; 5.245 ; 5.245 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[29]            ; Controller:controller|state.S0 ; 5.250 ; 5.250 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[30]            ; Controller:controller|state.S0 ; 5.601 ; 5.601 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[31]            ; Controller:controller|state.S0 ; 4.745 ; 4.745 ; Rise       ; Controller:controller|state.S0 ;
; Less                 ; Controller:controller|state.S0 ; 6.084 ; 6.084 ; Rise       ; Controller:controller|state.S0 ;
; Overflow             ; Controller:controller|state.S0 ; 6.425 ; 6.425 ; Rise       ; Controller:controller|state.S0 ;
; PC_in[*]             ; Controller:controller|state.S0 ; 6.019 ; 6.019 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[0]            ; Controller:controller|state.S0 ; 7.022 ; 7.022 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[1]            ; Controller:controller|state.S0 ; 6.434 ; 6.434 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[2]            ; Controller:controller|state.S0 ; 6.388 ; 6.388 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[3]            ; Controller:controller|state.S0 ; 7.245 ; 7.245 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[4]            ; Controller:controller|state.S0 ; 7.222 ; 7.222 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[5]            ; Controller:controller|state.S0 ; 6.671 ; 6.671 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[6]            ; Controller:controller|state.S0 ; 7.022 ; 7.022 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[7]            ; Controller:controller|state.S0 ; 7.225 ; 7.225 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[8]            ; Controller:controller|state.S0 ; 6.579 ; 6.579 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[9]            ; Controller:controller|state.S0 ; 6.821 ; 6.821 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[10]           ; Controller:controller|state.S0 ; 6.650 ; 6.650 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[11]           ; Controller:controller|state.S0 ; 6.857 ; 6.857 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[12]           ; Controller:controller|state.S0 ; 6.963 ; 6.963 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[13]           ; Controller:controller|state.S0 ; 6.134 ; 6.134 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[14]           ; Controller:controller|state.S0 ; 6.184 ; 6.184 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[15]           ; Controller:controller|state.S0 ; 6.889 ; 6.889 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[16]           ; Controller:controller|state.S0 ; 7.048 ; 7.048 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[17]           ; Controller:controller|state.S0 ; 6.868 ; 6.868 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[18]           ; Controller:controller|state.S0 ; 6.019 ; 6.019 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[19]           ; Controller:controller|state.S0 ; 6.905 ; 6.905 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[20]           ; Controller:controller|state.S0 ; 7.179 ; 7.179 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[21]           ; Controller:controller|state.S0 ; 6.312 ; 6.312 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[22]           ; Controller:controller|state.S0 ; 7.064 ; 7.064 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[23]           ; Controller:controller|state.S0 ; 6.865 ; 6.865 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[24]           ; Controller:controller|state.S0 ; 6.178 ; 6.178 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[25]           ; Controller:controller|state.S0 ; 7.367 ; 7.367 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[26]           ; Controller:controller|state.S0 ; 6.413 ; 6.413 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[27]           ; Controller:controller|state.S0 ; 6.614 ; 6.614 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[28]           ; Controller:controller|state.S0 ; 7.250 ; 7.250 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[29]           ; Controller:controller|state.S0 ; 6.665 ; 6.665 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[30]           ; Controller:controller|state.S0 ; 6.453 ; 6.453 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[31]           ; Controller:controller|state.S0 ; 6.351 ; 6.351 ; Rise       ; Controller:controller|state.S0 ;
; PC_write_en          ; Controller:controller|state.S0 ; 6.435 ; 6.435 ; Rise       ; Controller:controller|state.S0 ;
; RegDt0               ; Controller:controller|state.S0 ; 3.904 ; 3.904 ; Rise       ; Controller:controller|state.S0 ;
; Reg_data_shift[*]    ; Controller:controller|state.S0 ; 4.340 ; 4.340 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S0 ; 5.122 ; 5.122 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S0 ; 4.592 ; 4.592 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S0 ; 5.647 ; 5.647 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S0 ; 5.957 ; 5.957 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S0 ; 4.999 ; 4.999 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S0 ; 4.747 ; 4.747 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S0 ; 4.830 ; 4.830 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S0 ; 5.640 ; 5.640 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S0 ; 5.552 ; 5.552 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S0 ; 5.537 ; 5.537 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S0 ; 6.006 ; 6.006 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S0 ; 4.564 ; 4.564 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S0 ; 5.334 ; 5.334 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S0 ; 5.241 ; 5.241 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S0 ; 5.435 ; 5.435 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S0 ; 5.281 ; 5.281 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S0 ; 4.363 ; 4.363 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S0 ; 5.270 ; 5.270 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S0 ; 5.995 ; 5.995 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S0 ; 6.017 ; 6.017 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S0 ; 4.713 ; 4.713 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S0 ; 5.228 ; 5.228 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S0 ; 5.082 ; 5.082 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S0 ; 5.449 ; 5.449 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S0 ; 5.475 ; 5.475 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S0 ; 5.486 ; 5.486 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S0 ; 5.904 ; 5.904 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S0 ; 6.005 ; 6.005 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S0 ; 4.340 ; 4.340 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S0 ; 5.084 ; 5.084 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S0 ; 5.847 ; 5.847 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S0 ; 5.756 ; 5.756 ; Rise       ; Controller:controller|state.S0 ;
; Rt_addr[*]           ; Controller:controller|state.S0 ; 3.811 ; 3.811 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[0]          ; Controller:controller|state.S0 ; 3.811 ; 3.811 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[1]          ; Controller:controller|state.S0 ; 3.865 ; 3.865 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[2]          ; Controller:controller|state.S0 ; 4.034 ; 4.034 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[3]          ; Controller:controller|state.S0 ; 3.946 ; 3.946 ; Rise       ; Controller:controller|state.S0 ;
; Rt_out[*]            ; Controller:controller|state.S0 ; 4.252 ; 4.252 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[0]           ; Controller:controller|state.S0 ; 5.043 ; 5.043 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[1]           ; Controller:controller|state.S0 ; 4.680 ; 4.680 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[2]           ; Controller:controller|state.S0 ; 4.566 ; 4.566 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[3]           ; Controller:controller|state.S0 ; 4.631 ; 4.631 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[4]           ; Controller:controller|state.S0 ; 4.354 ; 4.354 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[5]           ; Controller:controller|state.S0 ; 4.634 ; 4.634 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[6]           ; Controller:controller|state.S0 ; 5.106 ; 5.106 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[7]           ; Controller:controller|state.S0 ; 4.621 ; 4.621 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[8]           ; Controller:controller|state.S0 ; 4.309 ; 4.309 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[9]           ; Controller:controller|state.S0 ; 4.831 ; 4.831 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[10]          ; Controller:controller|state.S0 ; 4.878 ; 4.878 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[11]          ; Controller:controller|state.S0 ; 4.724 ; 4.724 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[12]          ; Controller:controller|state.S0 ; 5.813 ; 5.813 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[13]          ; Controller:controller|state.S0 ; 4.742 ; 4.742 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[14]          ; Controller:controller|state.S0 ; 4.252 ; 4.252 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[15]          ; Controller:controller|state.S0 ; 6.016 ; 6.016 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[16]          ; Controller:controller|state.S0 ; 4.457 ; 4.457 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[17]          ; Controller:controller|state.S0 ; 6.014 ; 6.014 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[18]          ; Controller:controller|state.S0 ; 4.258 ; 4.258 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[19]          ; Controller:controller|state.S0 ; 5.803 ; 5.803 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[20]          ; Controller:controller|state.S0 ; 4.729 ; 4.729 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[21]          ; Controller:controller|state.S0 ; 6.014 ; 6.014 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[22]          ; Controller:controller|state.S0 ; 4.808 ; 4.808 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[23]          ; Controller:controller|state.S0 ; 5.639 ; 5.639 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[24]          ; Controller:controller|state.S0 ; 4.691 ; 4.691 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[25]          ; Controller:controller|state.S0 ; 5.356 ; 5.356 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[26]          ; Controller:controller|state.S0 ; 5.280 ; 5.280 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[27]          ; Controller:controller|state.S0 ; 4.452 ; 4.452 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[28]          ; Controller:controller|state.S0 ; 4.768 ; 4.768 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[29]          ; Controller:controller|state.S0 ; 5.236 ; 5.236 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[30]          ; Controller:controller|state.S0 ; 4.533 ; 4.533 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[31]          ; Controller:controller|state.S0 ; 5.086 ; 5.086 ; Rise       ; Controller:controller|state.S0 ;
; Shift_out[*]         ; Controller:controller|state.S0 ; 5.276 ; 5.276 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[0]        ; Controller:controller|state.S0 ; 5.755 ; 5.755 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[1]        ; Controller:controller|state.S0 ; 6.348 ; 6.348 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[2]        ; Controller:controller|state.S0 ; 5.662 ; 5.662 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[3]        ; Controller:controller|state.S0 ; 6.070 ; 6.070 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[4]        ; Controller:controller|state.S0 ; 6.014 ; 6.014 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[5]        ; Controller:controller|state.S0 ; 5.679 ; 5.679 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[6]        ; Controller:controller|state.S0 ; 5.482 ; 5.482 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[7]        ; Controller:controller|state.S0 ; 5.560 ; 5.560 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[8]        ; Controller:controller|state.S0 ; 6.529 ; 6.529 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[9]        ; Controller:controller|state.S0 ; 6.737 ; 6.737 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[10]       ; Controller:controller|state.S0 ; 5.276 ; 5.276 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[11]       ; Controller:controller|state.S0 ; 6.148 ; 6.148 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[12]       ; Controller:controller|state.S0 ; 6.083 ; 6.083 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[13]       ; Controller:controller|state.S0 ; 6.348 ; 6.348 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[14]       ; Controller:controller|state.S0 ; 6.314 ; 6.314 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[15]       ; Controller:controller|state.S0 ; 5.610 ; 5.610 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[16]       ; Controller:controller|state.S0 ; 6.198 ; 6.198 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[17]       ; Controller:controller|state.S0 ; 6.213 ; 6.213 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[18]       ; Controller:controller|state.S0 ; 6.214 ; 6.214 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[19]       ; Controller:controller|state.S0 ; 6.300 ; 6.300 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[20]       ; Controller:controller|state.S0 ; 6.352 ; 6.352 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[21]       ; Controller:controller|state.S0 ; 6.064 ; 6.064 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[22]       ; Controller:controller|state.S0 ; 6.363 ; 6.363 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[23]       ; Controller:controller|state.S0 ; 6.164 ; 6.164 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[24]       ; Controller:controller|state.S0 ; 6.382 ; 6.382 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[25]       ; Controller:controller|state.S0 ; 6.409 ; 6.409 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[26]       ; Controller:controller|state.S0 ; 5.942 ; 5.942 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[27]       ; Controller:controller|state.S0 ; 6.628 ; 6.628 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[28]       ; Controller:controller|state.S0 ; 5.890 ; 5.890 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[29]       ; Controller:controller|state.S0 ; 5.966 ; 5.966 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[30]       ; Controller:controller|state.S0 ; 5.908 ; 5.908 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[31]       ; Controller:controller|state.S0 ; 5.547 ; 5.547 ; Rise       ; Controller:controller|state.S0 ;
; Zero                 ; Controller:controller|state.S0 ; 6.036 ; 6.036 ; Rise       ; Controller:controller|state.S0 ;
; state[*]             ; Controller:controller|state.S0 ; 4.640 ;       ; Rise       ; Controller:controller|state.S0 ;
;  state[0]            ; Controller:controller|state.S0 ; 4.640 ;       ; Rise       ; Controller:controller|state.S0 ;
; state[*]             ; Controller:controller|state.S0 ;       ; 4.640 ; Fall       ; Controller:controller|state.S0 ;
;  state[0]            ; Controller:controller|state.S0 ;       ; 4.640 ; Fall       ; Controller:controller|state.S0 ;
; ALUShift_out[*]      ; Controller:controller|state.S6 ; 6.351 ; 6.351 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[0]     ; Controller:controller|state.S6 ; 6.511 ; 6.511 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[1]     ; Controller:controller|state.S6 ; 6.430 ; 6.430 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[2]     ; Controller:controller|state.S6 ; 7.070 ; 7.070 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[3]     ; Controller:controller|state.S6 ; 7.046 ; 7.046 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[4]     ; Controller:controller|state.S6 ; 7.622 ; 7.622 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[5]     ; Controller:controller|state.S6 ; 6.873 ; 6.873 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[6]     ; Controller:controller|state.S6 ; 7.174 ; 7.174 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[7]     ; Controller:controller|state.S6 ; 7.205 ; 7.205 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[8]     ; Controller:controller|state.S6 ; 6.351 ; 6.351 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[9]     ; Controller:controller|state.S6 ; 6.785 ; 6.785 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[10]    ; Controller:controller|state.S6 ; 7.329 ; 7.329 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[11]    ; Controller:controller|state.S6 ; 7.144 ; 7.144 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[12]    ; Controller:controller|state.S6 ; 6.525 ; 6.525 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[13]    ; Controller:controller|state.S6 ; 6.380 ; 6.380 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[14]    ; Controller:controller|state.S6 ; 6.755 ; 6.755 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[15]    ; Controller:controller|state.S6 ; 7.625 ; 7.625 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[16]    ; Controller:controller|state.S6 ; 7.040 ; 7.040 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[17]    ; Controller:controller|state.S6 ; 7.103 ; 7.103 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[18]    ; Controller:controller|state.S6 ; 6.406 ; 6.406 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[19]    ; Controller:controller|state.S6 ; 7.655 ; 7.655 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[20]    ; Controller:controller|state.S6 ; 7.303 ; 7.303 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[21]    ; Controller:controller|state.S6 ; 6.933 ; 6.933 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[22]    ; Controller:controller|state.S6 ; 7.431 ; 7.431 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[23]    ; Controller:controller|state.S6 ; 7.481 ; 7.481 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[24]    ; Controller:controller|state.S6 ; 6.967 ; 6.967 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[25]    ; Controller:controller|state.S6 ; 6.595 ; 6.595 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[26]    ; Controller:controller|state.S6 ; 6.886 ; 6.886 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[27]    ; Controller:controller|state.S6 ; 6.871 ; 6.871 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[28]    ; Controller:controller|state.S6 ; 7.355 ; 7.355 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[29]    ; Controller:controller|state.S6 ; 7.565 ; 7.565 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[30]    ; Controller:controller|state.S6 ; 7.327 ; 7.327 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[31]    ; Controller:controller|state.S6 ; 6.681 ; 6.681 ; Rise       ; Controller:controller|state.S6 ;
; ALU_SrcA             ; Controller:controller|state.S6 ; 5.598 ; 5.598 ; Rise       ; Controller:controller|state.S6 ;
; ALU_SrcB[*]          ; Controller:controller|state.S6 ; 5.001 ; 5.001 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[0]         ; Controller:controller|state.S6 ; 5.220 ; 5.220 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[1]         ; Controller:controller|state.S6 ; 5.704 ; 5.704 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[2]         ; Controller:controller|state.S6 ; 5.001 ; 5.001 ; Rise       ; Controller:controller|state.S6 ;
; ALU_op[*]            ; Controller:controller|state.S6 ; 5.352 ; 5.352 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[0]           ; Controller:controller|state.S6 ; 5.479 ; 5.479 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[1]           ; Controller:controller|state.S6 ; 5.582 ; 5.582 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[2]           ; Controller:controller|state.S6 ; 5.521 ; 5.521 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[3]           ; Controller:controller|state.S6 ; 5.352 ; 5.352 ; Rise       ; Controller:controller|state.S6 ;
; ALU_out[*]           ; Controller:controller|state.S6 ; 5.730 ; 5.730 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[0]          ; Controller:controller|state.S6 ; 6.523 ; 6.523 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[1]          ; Controller:controller|state.S6 ; 6.422 ; 6.422 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[2]          ; Controller:controller|state.S6 ; 6.325 ; 6.325 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[3]          ; Controller:controller|state.S6 ; 7.132 ; 7.132 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[4]          ; Controller:controller|state.S6 ; 7.260 ; 7.260 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[5]          ; Controller:controller|state.S6 ; 6.327 ; 6.327 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[6]          ; Controller:controller|state.S6 ; 6.761 ; 6.761 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[7]          ; Controller:controller|state.S6 ; 6.022 ; 6.022 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[8]          ; Controller:controller|state.S6 ; 6.844 ; 6.844 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[9]          ; Controller:controller|state.S6 ; 6.238 ; 6.238 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[10]         ; Controller:controller|state.S6 ; 6.232 ; 6.232 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[11]         ; Controller:controller|state.S6 ; 6.330 ; 6.330 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[12]         ; Controller:controller|state.S6 ; 6.284 ; 6.284 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[13]         ; Controller:controller|state.S6 ; 6.028 ; 6.028 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[14]         ; Controller:controller|state.S6 ; 5.730 ; 5.730 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[15]         ; Controller:controller|state.S6 ; 7.057 ; 7.057 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[16]         ; Controller:controller|state.S6 ; 6.357 ; 6.357 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[17]         ; Controller:controller|state.S6 ; 6.600 ; 6.600 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[18]         ; Controller:controller|state.S6 ; 5.946 ; 5.946 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[19]         ; Controller:controller|state.S6 ; 6.222 ; 6.222 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[20]         ; Controller:controller|state.S6 ; 6.361 ; 6.361 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[21]         ; Controller:controller|state.S6 ; 6.077 ; 6.077 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[22]         ; Controller:controller|state.S6 ; 6.186 ; 6.186 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[23]         ; Controller:controller|state.S6 ; 6.344 ; 6.344 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[24]         ; Controller:controller|state.S6 ; 7.015 ; 7.015 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[25]         ; Controller:controller|state.S6 ; 6.684 ; 6.684 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[26]         ; Controller:controller|state.S6 ; 6.215 ; 6.215 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[27]         ; Controller:controller|state.S6 ; 6.614 ; 6.614 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[28]         ; Controller:controller|state.S6 ; 7.469 ; 7.469 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[29]         ; Controller:controller|state.S6 ; 6.151 ; 6.151 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[30]         ; Controller:controller|state.S6 ; 6.201 ; 6.201 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[31]         ; Controller:controller|state.S6 ; 6.029 ; 6.029 ; Rise       ; Controller:controller|state.S6 ;
; A_in[*]              ; Controller:controller|state.S6 ; 5.441 ; 5.441 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[0]             ; Controller:controller|state.S6 ; 5.770 ; 5.770 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[1]             ; Controller:controller|state.S6 ; 6.013 ; 6.013 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[2]             ; Controller:controller|state.S6 ; 5.688 ; 5.688 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[3]             ; Controller:controller|state.S6 ; 6.032 ; 6.032 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[4]             ; Controller:controller|state.S6 ; 6.025 ; 6.025 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[5]             ; Controller:controller|state.S6 ; 6.293 ; 6.293 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[6]             ; Controller:controller|state.S6 ; 6.131 ; 6.131 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[7]             ; Controller:controller|state.S6 ; 6.029 ; 6.029 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[8]             ; Controller:controller|state.S6 ; 5.948 ; 5.948 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[9]             ; Controller:controller|state.S6 ; 5.731 ; 5.731 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[10]            ; Controller:controller|state.S6 ; 5.851 ; 5.851 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[11]            ; Controller:controller|state.S6 ; 6.214 ; 6.214 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[12]            ; Controller:controller|state.S6 ; 6.101 ; 6.101 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[13]            ; Controller:controller|state.S6 ; 5.716 ; 5.716 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[14]            ; Controller:controller|state.S6 ; 6.284 ; 6.284 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[15]            ; Controller:controller|state.S6 ; 6.243 ; 6.243 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[16]            ; Controller:controller|state.S6 ; 5.849 ; 5.849 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[17]            ; Controller:controller|state.S6 ; 6.755 ; 6.755 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[18]            ; Controller:controller|state.S6 ; 5.441 ; 5.441 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[19]            ; Controller:controller|state.S6 ; 6.393 ; 6.393 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[20]            ; Controller:controller|state.S6 ; 5.797 ; 5.797 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[21]            ; Controller:controller|state.S6 ; 5.714 ; 5.714 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[22]            ; Controller:controller|state.S6 ; 5.701 ; 5.701 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[23]            ; Controller:controller|state.S6 ; 5.475 ; 5.475 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[24]            ; Controller:controller|state.S6 ; 6.330 ; 6.330 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[25]            ; Controller:controller|state.S6 ; 5.666 ; 5.666 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[26]            ; Controller:controller|state.S6 ; 5.743 ; 5.743 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[27]            ; Controller:controller|state.S6 ; 6.037 ; 6.037 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[28]            ; Controller:controller|state.S6 ; 5.809 ; 5.809 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[29]            ; Controller:controller|state.S6 ; 5.613 ; 5.613 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[30]            ; Controller:controller|state.S6 ; 5.872 ; 5.872 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[31]            ; Controller:controller|state.S6 ; 5.758 ; 5.758 ; Rise       ; Controller:controller|state.S6 ;
; Addreg_write_en      ; Controller:controller|state.S6 ; 5.366 ; 5.366 ; Rise       ; Controller:controller|state.S6 ;
; B_in[*]              ; Controller:controller|state.S6 ; 5.393 ; 5.393 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[0]             ; Controller:controller|state.S6 ; 5.878 ; 5.878 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[1]             ; Controller:controller|state.S6 ; 6.451 ; 6.451 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[2]             ; Controller:controller|state.S6 ; 5.393 ; 5.393 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[3]             ; Controller:controller|state.S6 ; 5.837 ; 5.837 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[4]             ; Controller:controller|state.S6 ; 5.856 ; 5.856 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[5]             ; Controller:controller|state.S6 ; 6.543 ; 6.543 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[6]             ; Controller:controller|state.S6 ; 6.012 ; 6.012 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[7]             ; Controller:controller|state.S6 ; 5.676 ; 5.676 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[8]             ; Controller:controller|state.S6 ; 6.016 ; 6.016 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[9]             ; Controller:controller|state.S6 ; 6.093 ; 6.093 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[10]            ; Controller:controller|state.S6 ; 5.798 ; 5.798 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[11]            ; Controller:controller|state.S6 ; 6.199 ; 6.199 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[12]            ; Controller:controller|state.S6 ; 5.836 ; 5.836 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[13]            ; Controller:controller|state.S6 ; 6.603 ; 6.603 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[14]            ; Controller:controller|state.S6 ; 5.986 ; 5.986 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[15]            ; Controller:controller|state.S6 ; 5.907 ; 5.907 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[16]            ; Controller:controller|state.S6 ; 5.525 ; 5.525 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[17]            ; Controller:controller|state.S6 ; 5.690 ; 5.690 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[18]            ; Controller:controller|state.S6 ; 6.084 ; 6.084 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[19]            ; Controller:controller|state.S6 ; 6.100 ; 6.100 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[20]            ; Controller:controller|state.S6 ; 5.812 ; 5.812 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[21]            ; Controller:controller|state.S6 ; 6.787 ; 6.787 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[22]            ; Controller:controller|state.S6 ; 6.856 ; 6.856 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[23]            ; Controller:controller|state.S6 ; 6.053 ; 6.053 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[24]            ; Controller:controller|state.S6 ; 6.024 ; 6.024 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[25]            ; Controller:controller|state.S6 ; 6.332 ; 6.332 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[26]            ; Controller:controller|state.S6 ; 5.699 ; 5.699 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[27]            ; Controller:controller|state.S6 ; 6.317 ; 6.317 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[28]            ; Controller:controller|state.S6 ; 6.091 ; 6.091 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[29]            ; Controller:controller|state.S6 ; 6.283 ; 6.283 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[30]            ; Controller:controller|state.S6 ; 6.164 ; 6.164 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[31]            ; Controller:controller|state.S6 ; 6.231 ; 6.231 ; Rise       ; Controller:controller|state.S6 ;
; Ex_top               ; Controller:controller|state.S6 ; 5.126 ; 5.126 ; Rise       ; Controller:controller|state.S6 ;
; IR_write_en          ; Controller:controller|state.S6 ; 5.281 ; 5.281 ; Rise       ; Controller:controller|state.S6 ;
; IorD                 ; Controller:controller|state.S6 ; 5.823 ; 5.823 ; Rise       ; Controller:controller|state.S6 ;
; Less                 ; Controller:controller|state.S6 ; 6.677 ; 6.677 ; Rise       ; Controller:controller|state.S6 ;
; Mem_addr_in[*]       ; Controller:controller|state.S6 ; 5.231 ; 5.231 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[0]      ; Controller:controller|state.S6 ; 6.342 ; 6.342 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[1]      ; Controller:controller|state.S6 ; 6.779 ; 6.779 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[2]      ; Controller:controller|state.S6 ; 5.568 ; 5.568 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[3]      ; Controller:controller|state.S6 ; 5.231 ; 5.231 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[4]      ; Controller:controller|state.S6 ; 5.729 ; 5.729 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[5]      ; Controller:controller|state.S6 ; 5.610 ; 5.610 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[6]      ; Controller:controller|state.S6 ; 5.720 ; 5.720 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[7]      ; Controller:controller|state.S6 ; 5.359 ; 5.359 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[8]      ; Controller:controller|state.S6 ; 6.025 ; 6.025 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[9]      ; Controller:controller|state.S6 ; 6.140 ; 6.140 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[10]     ; Controller:controller|state.S6 ; 5.911 ; 5.911 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[11]     ; Controller:controller|state.S6 ; 6.995 ; 6.995 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[12]     ; Controller:controller|state.S6 ; 5.468 ; 5.468 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[13]     ; Controller:controller|state.S6 ; 7.361 ; 7.361 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[14]     ; Controller:controller|state.S6 ; 6.487 ; 6.487 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[15]     ; Controller:controller|state.S6 ; 6.749 ; 6.749 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[16]     ; Controller:controller|state.S6 ; 6.589 ; 6.589 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[17]     ; Controller:controller|state.S6 ; 6.968 ; 6.968 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[18]     ; Controller:controller|state.S6 ; 7.116 ; 7.116 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[19]     ; Controller:controller|state.S6 ; 6.947 ; 6.947 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[20]     ; Controller:controller|state.S6 ; 5.984 ; 5.984 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[21]     ; Controller:controller|state.S6 ; 6.333 ; 6.333 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[22]     ; Controller:controller|state.S6 ; 7.538 ; 7.538 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[23]     ; Controller:controller|state.S6 ; 6.556 ; 6.556 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[24]     ; Controller:controller|state.S6 ; 6.495 ; 6.495 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[25]     ; Controller:controller|state.S6 ; 6.997 ; 6.997 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[26]     ; Controller:controller|state.S6 ; 6.885 ; 6.885 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[27]     ; Controller:controller|state.S6 ; 6.958 ; 6.958 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[28]     ; Controller:controller|state.S6 ; 6.681 ; 6.681 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[29]     ; Controller:controller|state.S6 ; 5.770 ; 5.770 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[30]     ; Controller:controller|state.S6 ; 7.358 ; 7.358 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[31]     ; Controller:controller|state.S6 ; 7.117 ; 7.117 ; Rise       ; Controller:controller|state.S6 ;
; Mem_byte_write[*]    ; Controller:controller|state.S6 ; 5.303 ; 5.303 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[0]   ; Controller:controller|state.S6 ; 5.360 ; 5.360 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[1]   ; Controller:controller|state.S6 ; 5.303 ; 5.303 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[2]   ; Controller:controller|state.S6 ; 5.343 ; 5.343 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[3]   ; Controller:controller|state.S6 ; 5.343 ; 5.343 ; Rise       ; Controller:controller|state.S6 ;
; Mem_data_out[*]      ; Controller:controller|state.S6 ; 6.149 ; 6.149 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[0]     ; Controller:controller|state.S6 ; 7.368 ; 7.368 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[1]     ; Controller:controller|state.S6 ; 7.254 ; 7.254 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[2]     ; Controller:controller|state.S6 ; 7.030 ; 7.030 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[3]     ; Controller:controller|state.S6 ; 7.072 ; 7.072 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[4]     ; Controller:controller|state.S6 ; 6.921 ; 6.921 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[5]     ; Controller:controller|state.S6 ; 7.116 ; 7.116 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[6]     ; Controller:controller|state.S6 ; 7.250 ; 7.250 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[7]     ; Controller:controller|state.S6 ; 6.759 ; 6.759 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[8]     ; Controller:controller|state.S6 ; 7.253 ; 7.253 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[9]     ; Controller:controller|state.S6 ; 7.344 ; 7.344 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[10]    ; Controller:controller|state.S6 ; 7.144 ; 7.144 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[11]    ; Controller:controller|state.S6 ; 6.816 ; 6.816 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[12]    ; Controller:controller|state.S6 ; 6.806 ; 6.806 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[13]    ; Controller:controller|state.S6 ; 7.024 ; 7.024 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[14]    ; Controller:controller|state.S6 ; 6.921 ; 6.921 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[15]    ; Controller:controller|state.S6 ; 7.250 ; 7.250 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[16]    ; Controller:controller|state.S6 ; 6.405 ; 6.405 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[17]    ; Controller:controller|state.S6 ; 7.054 ; 7.054 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[18]    ; Controller:controller|state.S6 ; 6.695 ; 6.695 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[19]    ; Controller:controller|state.S6 ; 6.806 ; 6.806 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[21]    ; Controller:controller|state.S6 ; 7.459 ; 7.459 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[22]    ; Controller:controller|state.S6 ; 6.689 ; 6.689 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[23]    ; Controller:controller|state.S6 ; 6.976 ; 6.976 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[24]    ; Controller:controller|state.S6 ; 6.149 ; 6.149 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[25]    ; Controller:controller|state.S6 ; 7.540 ; 7.540 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[26]    ; Controller:controller|state.S6 ; 6.824 ; 6.824 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[27]    ; Controller:controller|state.S6 ; 7.801 ; 7.801 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[28]    ; Controller:controller|state.S6 ; 7.334 ; 7.334 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[29]    ; Controller:controller|state.S6 ; 7.590 ; 7.590 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[30]    ; Controller:controller|state.S6 ; 7.186 ; 7.186 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[31]    ; Controller:controller|state.S6 ; 6.531 ; 6.531 ; Rise       ; Controller:controller|state.S6 ;
; Mem_data_shift[*]    ; Controller:controller|state.S6 ; 6.945 ; 6.945 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[0]   ; Controller:controller|state.S6 ; 7.677 ; 7.677 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[1]   ; Controller:controller|state.S6 ; 7.219 ; 7.219 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[2]   ; Controller:controller|state.S6 ; 7.595 ; 7.595 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[3]   ; Controller:controller|state.S6 ; 7.085 ; 7.085 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[4]   ; Controller:controller|state.S6 ; 7.751 ; 7.751 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[5]   ; Controller:controller|state.S6 ; 7.144 ; 7.144 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[6]   ; Controller:controller|state.S6 ; 7.113 ; 7.113 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[7]   ; Controller:controller|state.S6 ; 6.945 ; 6.945 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[8]   ; Controller:controller|state.S6 ; 7.834 ; 7.834 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[9]   ; Controller:controller|state.S6 ; 7.550 ; 7.550 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[10]  ; Controller:controller|state.S6 ; 7.397 ; 7.397 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[11]  ; Controller:controller|state.S6 ; 7.531 ; 7.531 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[12]  ; Controller:controller|state.S6 ; 7.517 ; 7.517 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[13]  ; Controller:controller|state.S6 ; 7.371 ; 7.371 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[14]  ; Controller:controller|state.S6 ; 7.377 ; 7.377 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[15]  ; Controller:controller|state.S6 ; 7.930 ; 7.930 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[16]  ; Controller:controller|state.S6 ; 8.804 ; 8.804 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[17]  ; Controller:controller|state.S6 ; 8.282 ; 8.282 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[18]  ; Controller:controller|state.S6 ; 7.522 ; 7.522 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[19]  ; Controller:controller|state.S6 ; 8.070 ; 8.070 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[20]  ; Controller:controller|state.S6 ; 7.589 ; 7.589 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[21]  ; Controller:controller|state.S6 ; 7.890 ; 7.890 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[22]  ; Controller:controller|state.S6 ; 8.544 ; 8.544 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[23]  ; Controller:controller|state.S6 ; 7.636 ; 7.636 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[24]  ; Controller:controller|state.S6 ; 7.907 ; 7.907 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[25]  ; Controller:controller|state.S6 ; 8.116 ; 8.116 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[26]  ; Controller:controller|state.S6 ; 7.492 ; 7.492 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[27]  ; Controller:controller|state.S6 ; 7.732 ; 7.732 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[28]  ; Controller:controller|state.S6 ; 7.616 ; 7.616 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[29]  ; Controller:controller|state.S6 ; 7.619 ; 7.619 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[30]  ; Controller:controller|state.S6 ; 7.548 ; 7.548 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[31]  ; Controller:controller|state.S6 ; 7.676 ; 7.676 ; Rise       ; Controller:controller|state.S6 ;
; MemtoReg[*]          ; Controller:controller|state.S6 ; 5.311 ; 5.311 ; Rise       ; Controller:controller|state.S6 ;
;  MemtoReg[0]         ; Controller:controller|state.S6 ; 5.311 ; 5.311 ; Rise       ; Controller:controller|state.S6 ;
; Overflow             ; Controller:controller|state.S6 ; 7.360 ; 7.360 ; Rise       ; Controller:controller|state.S6 ;
; PC_in[*]             ; Controller:controller|state.S6 ; 5.719 ; 5.719 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[0]            ; Controller:controller|state.S6 ; 6.411 ; 6.411 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[1]            ; Controller:controller|state.S6 ; 6.758 ; 6.758 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[2]            ; Controller:controller|state.S6 ; 5.740 ; 5.740 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[3]            ; Controller:controller|state.S6 ; 7.153 ; 7.153 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[4]            ; Controller:controller|state.S6 ; 7.427 ; 7.427 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[5]            ; Controller:controller|state.S6 ; 6.651 ; 6.651 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[6]            ; Controller:controller|state.S6 ; 6.700 ; 6.700 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[7]            ; Controller:controller|state.S6 ; 6.691 ; 6.691 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[8]            ; Controller:controller|state.S6 ; 6.751 ; 6.751 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[9]            ; Controller:controller|state.S6 ; 6.140 ; 6.140 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[10]           ; Controller:controller|state.S6 ; 6.506 ; 6.506 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[11]           ; Controller:controller|state.S6 ; 6.302 ; 6.302 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[12]           ; Controller:controller|state.S6 ; 6.542 ; 6.542 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[13]           ; Controller:controller|state.S6 ; 5.719 ; 5.719 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[14]           ; Controller:controller|state.S6 ; 6.140 ; 6.140 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[15]           ; Controller:controller|state.S6 ; 6.724 ; 6.724 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[16]           ; Controller:controller|state.S6 ; 7.011 ; 7.011 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[17]           ; Controller:controller|state.S6 ; 6.550 ; 6.550 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[18]           ; Controller:controller|state.S6 ; 6.010 ; 6.010 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[19]           ; Controller:controller|state.S6 ; 6.593 ; 6.593 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[20]           ; Controller:controller|state.S6 ; 6.993 ; 6.993 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[21]           ; Controller:controller|state.S6 ; 5.941 ; 5.941 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[22]           ; Controller:controller|state.S6 ; 7.013 ; 7.013 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[23]           ; Controller:controller|state.S6 ; 6.968 ; 6.968 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[24]           ; Controller:controller|state.S6 ; 5.947 ; 5.947 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[25]           ; Controller:controller|state.S6 ; 6.881 ; 6.881 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[26]           ; Controller:controller|state.S6 ; 5.926 ; 5.926 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[27]           ; Controller:controller|state.S6 ; 5.866 ; 5.866 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[28]           ; Controller:controller|state.S6 ; 6.908 ; 6.908 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[29]           ; Controller:controller|state.S6 ; 6.329 ; 6.329 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[30]           ; Controller:controller|state.S6 ; 5.941 ; 5.941 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[31]           ; Controller:controller|state.S6 ; 6.363 ; 6.363 ; Rise       ; Controller:controller|state.S6 ;
; PC_source[*]         ; Controller:controller|state.S6 ; 5.262 ; 5.262 ; Rise       ; Controller:controller|state.S6 ;
;  PC_source[0]        ; Controller:controller|state.S6 ; 6.494 ; 6.494 ; Rise       ; Controller:controller|state.S6 ;
;  PC_source[1]        ; Controller:controller|state.S6 ; 5.262 ; 5.262 ; Rise       ; Controller:controller|state.S6 ;
; PC_write_cond        ; Controller:controller|state.S6 ; 5.443 ; 5.443 ; Rise       ; Controller:controller|state.S6 ;
; PC_write_en          ; Controller:controller|state.S6 ; 5.932 ; 5.932 ; Rise       ; Controller:controller|state.S6 ;
; Rd_addr[*]           ; Controller:controller|state.S6 ; 5.377 ; 5.377 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[0]          ; Controller:controller|state.S6 ; 5.906 ; 5.906 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[1]          ; Controller:controller|state.S6 ; 5.840 ; 5.840 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[2]          ; Controller:controller|state.S6 ; 6.760 ; 6.760 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[3]          ; Controller:controller|state.S6 ; 6.149 ; 6.149 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[4]          ; Controller:controller|state.S6 ; 5.377 ; 5.377 ; Rise       ; Controller:controller|state.S6 ;
; Rd_in[*]             ; Controller:controller|state.S6 ; 5.627 ; 5.627 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[0]            ; Controller:controller|state.S6 ; 6.132 ; 6.132 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[1]            ; Controller:controller|state.S6 ; 6.009 ; 6.009 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[2]            ; Controller:controller|state.S6 ; 5.894 ; 5.894 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[3]            ; Controller:controller|state.S6 ; 5.973 ; 5.973 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[4]            ; Controller:controller|state.S6 ; 6.175 ; 6.175 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[5]            ; Controller:controller|state.S6 ; 5.953 ; 5.953 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[6]            ; Controller:controller|state.S6 ; 5.871 ; 5.871 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[7]            ; Controller:controller|state.S6 ; 6.479 ; 6.479 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[8]            ; Controller:controller|state.S6 ; 6.062 ; 6.062 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[9]            ; Controller:controller|state.S6 ; 7.305 ; 7.305 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[10]           ; Controller:controller|state.S6 ; 6.302 ; 6.302 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[11]           ; Controller:controller|state.S6 ; 6.011 ; 6.011 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[12]           ; Controller:controller|state.S6 ; 5.909 ; 5.909 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[13]           ; Controller:controller|state.S6 ; 7.015 ; 7.015 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[14]           ; Controller:controller|state.S6 ; 6.630 ; 6.630 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[15]           ; Controller:controller|state.S6 ; 6.595 ; 6.595 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[16]           ; Controller:controller|state.S6 ; 6.451 ; 6.451 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[17]           ; Controller:controller|state.S6 ; 7.149 ; 7.149 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[18]           ; Controller:controller|state.S6 ; 6.141 ; 6.141 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[19]           ; Controller:controller|state.S6 ; 5.766 ; 5.766 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[20]           ; Controller:controller|state.S6 ; 5.775 ; 5.775 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[21]           ; Controller:controller|state.S6 ; 5.631 ; 5.631 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[22]           ; Controller:controller|state.S6 ; 6.128 ; 6.128 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[23]           ; Controller:controller|state.S6 ; 6.260 ; 6.260 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[24]           ; Controller:controller|state.S6 ; 6.531 ; 6.531 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[25]           ; Controller:controller|state.S6 ; 6.059 ; 6.059 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[26]           ; Controller:controller|state.S6 ; 6.295 ; 6.295 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[27]           ; Controller:controller|state.S6 ; 5.905 ; 5.905 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[28]           ; Controller:controller|state.S6 ; 5.627 ; 5.627 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[29]           ; Controller:controller|state.S6 ; 7.204 ; 7.204 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[30]           ; Controller:controller|state.S6 ; 6.877 ; 6.877 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[31]           ; Controller:controller|state.S6 ; 6.650 ; 6.650 ; Rise       ; Controller:controller|state.S6 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S6 ; 6.400 ; 6.400 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S6 ; 6.400 ; 6.400 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S6 ; 6.493 ; 6.493 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S6 ; 6.430 ; 6.430 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S6 ; 6.543 ; 6.543 ; Rise       ; Controller:controller|state.S6 ;
; RegDst[*]            ; Controller:controller|state.S6 ; 5.333 ; 5.333 ; Rise       ; Controller:controller|state.S6 ;
;  RegDst[0]           ; Controller:controller|state.S6 ; 5.333 ; 5.333 ; Rise       ; Controller:controller|state.S6 ;
; Reg_data_shift[*]    ; Controller:controller|state.S6 ; 6.634 ; 6.634 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S6 ; 7.709 ; 7.709 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S6 ; 7.559 ; 7.559 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S6 ; 8.090 ; 8.090 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S6 ; 8.139 ; 8.139 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S6 ; 7.662 ; 7.662 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S6 ; 7.415 ; 7.415 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S6 ; 7.007 ; 7.007 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S6 ; 7.821 ; 7.821 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S6 ; 6.781 ; 6.781 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S6 ; 7.273 ; 7.273 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S6 ; 7.498 ; 7.498 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S6 ; 6.634 ; 6.634 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S6 ; 6.807 ; 6.807 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S6 ; 6.735 ; 6.735 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S6 ; 7.322 ; 7.322 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S6 ; 6.849 ; 6.849 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S6 ; 7.174 ; 7.174 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S6 ; 7.959 ; 7.959 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S6 ; 7.466 ; 7.466 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S6 ; 7.990 ; 7.990 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S6 ; 6.678 ; 6.678 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S6 ; 7.667 ; 7.667 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S6 ; 6.948 ; 6.948 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S6 ; 7.081 ; 7.081 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S6 ; 7.713 ; 7.713 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S6 ; 7.607 ; 7.607 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S6 ; 7.749 ; 7.749 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S6 ; 7.912 ; 7.912 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S6 ; 7.143 ; 7.143 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S6 ; 7.591 ; 7.591 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S6 ; 8.571 ; 8.571 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S6 ; 7.863 ; 7.863 ; Rise       ; Controller:controller|state.S6 ;
; Zero                 ; Controller:controller|state.S6 ; 6.804 ; 6.804 ; Rise       ; Controller:controller|state.S6 ;
; condition[*]         ; Controller:controller|state.S6 ; 4.893 ; 4.893 ; Rise       ; Controller:controller|state.S6 ;
;  condition[0]        ; Controller:controller|state.S6 ; 4.893 ; 4.893 ; Rise       ; Controller:controller|state.S6 ;
;  condition[1]        ; Controller:controller|state.S6 ; 4.893 ; 4.893 ; Rise       ; Controller:controller|state.S6 ;
; state[*]             ; Controller:controller|state.S6 ; 4.136 ; 4.989 ; Rise       ; Controller:controller|state.S6 ;
;  state[0]            ; Controller:controller|state.S6 ;       ; 4.989 ; Rise       ; Controller:controller|state.S6 ;
;  state[1]            ; Controller:controller|state.S6 ; 4.402 ;       ; Rise       ; Controller:controller|state.S6 ;
;  state[2]            ; Controller:controller|state.S6 ; 4.136 ;       ; Rise       ; Controller:controller|state.S6 ;
; ALUShift_Sel         ; Controller:controller|state.S6 ; 6.384 ; 6.384 ; Fall       ; Controller:controller|state.S6 ;
; ALUShift_out[*]      ; Controller:controller|state.S6 ; 5.694 ; 5.694 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[0]     ; Controller:controller|state.S6 ; 6.730 ; 6.730 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[1]     ; Controller:controller|state.S6 ; 6.681 ; 6.681 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[2]     ; Controller:controller|state.S6 ; 7.104 ; 7.104 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[3]     ; Controller:controller|state.S6 ; 6.304 ; 6.304 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[4]     ; Controller:controller|state.S6 ; 6.766 ; 6.766 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[5]     ; Controller:controller|state.S6 ; 6.682 ; 6.682 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[6]     ; Controller:controller|state.S6 ; 6.904 ; 6.904 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[7]     ; Controller:controller|state.S6 ; 7.247 ; 7.247 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[8]     ; Controller:controller|state.S6 ; 6.470 ; 6.470 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[9]     ; Controller:controller|state.S6 ; 6.506 ; 6.506 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[10]    ; Controller:controller|state.S6 ; 6.876 ; 6.876 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[11]    ; Controller:controller|state.S6 ; 6.784 ; 6.784 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[12]    ; Controller:controller|state.S6 ; 6.557 ; 6.557 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[13]    ; Controller:controller|state.S6 ; 6.661 ; 6.661 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[14]    ; Controller:controller|state.S6 ; 6.301 ; 6.301 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[15]    ; Controller:controller|state.S6 ; 6.334 ; 6.334 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[16]    ; Controller:controller|state.S6 ; 6.272 ; 6.272 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[17]    ; Controller:controller|state.S6 ; 6.337 ; 6.337 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[18]    ; Controller:controller|state.S6 ; 6.552 ; 6.552 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[19]    ; Controller:controller|state.S6 ; 6.660 ; 6.660 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[20]    ; Controller:controller|state.S6 ; 6.400 ; 6.400 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[21]    ; Controller:controller|state.S6 ; 7.127 ; 7.127 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[22]    ; Controller:controller|state.S6 ; 6.774 ; 6.774 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[23]    ; Controller:controller|state.S6 ; 6.505 ; 6.505 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[24]    ; Controller:controller|state.S6 ; 6.582 ; 6.582 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[25]    ; Controller:controller|state.S6 ; 6.197 ; 6.197 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[26]    ; Controller:controller|state.S6 ; 6.975 ; 6.975 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[27]    ; Controller:controller|state.S6 ; 5.980 ; 5.980 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[28]    ; Controller:controller|state.S6 ; 6.263 ; 6.263 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[29]    ; Controller:controller|state.S6 ; 6.237 ; 6.237 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[30]    ; Controller:controller|state.S6 ; 6.478 ; 6.478 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[31]    ; Controller:controller|state.S6 ; 5.694 ; 5.694 ; Fall       ; Controller:controller|state.S6 ;
; PC_in[*]             ; Controller:controller|state.S6 ; 6.036 ; 6.036 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[0]            ; Controller:controller|state.S6 ; 7.069 ; 7.069 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[1]            ; Controller:controller|state.S6 ; 7.635 ; 7.635 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[2]            ; Controller:controller|state.S6 ; 6.482 ; 6.482 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[3]            ; Controller:controller|state.S6 ; 6.901 ; 6.901 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[4]            ; Controller:controller|state.S6 ; 6.915 ; 6.915 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[5]            ; Controller:controller|state.S6 ; 6.837 ; 6.837 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[6]            ; Controller:controller|state.S6 ; 7.567 ; 7.567 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[7]            ; Controller:controller|state.S6 ; 7.584 ; 7.584 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[8]            ; Controller:controller|state.S6 ; 7.358 ; 7.358 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[9]            ; Controller:controller|state.S6 ; 6.833 ; 6.833 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[10]           ; Controller:controller|state.S6 ; 6.755 ; 6.755 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[11]           ; Controller:controller|state.S6 ; 6.825 ; 6.825 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[12]           ; Controller:controller|state.S6 ; 7.589 ; 7.589 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[13]           ; Controller:controller|state.S6 ; 6.814 ; 6.814 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[14]           ; Controller:controller|state.S6 ; 6.587 ; 6.587 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[15]           ; Controller:controller|state.S6 ; 6.536 ; 6.536 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[16]           ; Controller:controller|state.S6 ; 7.101 ; 7.101 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[17]           ; Controller:controller|state.S6 ; 6.754 ; 6.754 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[18]           ; Controller:controller|state.S6 ; 6.754 ; 6.754 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[19]           ; Controller:controller|state.S6 ; 6.784 ; 6.784 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[20]           ; Controller:controller|state.S6 ; 7.087 ; 7.087 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[21]           ; Controller:controller|state.S6 ; 6.892 ; 6.892 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[22]           ; Controller:controller|state.S6 ; 7.157 ; 7.157 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[23]           ; Controller:controller|state.S6 ; 6.775 ; 6.775 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[24]           ; Controller:controller|state.S6 ; 6.770 ; 6.770 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[25]           ; Controller:controller|state.S6 ; 7.446 ; 7.446 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[26]           ; Controller:controller|state.S6 ; 6.762 ; 6.762 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[27]           ; Controller:controller|state.S6 ; 6.333 ; 6.333 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[28]           ; Controller:controller|state.S6 ; 6.679 ; 6.679 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[29]           ; Controller:controller|state.S6 ; 6.036 ; 6.036 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[30]           ; Controller:controller|state.S6 ; 6.309 ; 6.309 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[31]           ; Controller:controller|state.S6 ; 6.065 ; 6.065 ; Fall       ; Controller:controller|state.S6 ;
; Shift_amountSrc      ; Controller:controller|state.S6 ; 5.058 ; 5.058 ; Fall       ; Controller:controller|state.S6 ;
; Shift_op[*]          ; Controller:controller|state.S6 ; 5.192 ; 5.192 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_op[0]         ; Controller:controller|state.S6 ; 5.613 ; 5.613 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_op[1]         ; Controller:controller|state.S6 ; 5.192 ; 5.192 ; Fall       ; Controller:controller|state.S6 ;
; Shift_out[*]         ; Controller:controller|state.S6 ; 5.992 ; 5.992 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[0]        ; Controller:controller|state.S6 ; 6.484 ; 6.484 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[1]        ; Controller:controller|state.S6 ; 6.785 ; 6.785 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[2]        ; Controller:controller|state.S6 ; 6.548 ; 6.548 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[3]        ; Controller:controller|state.S6 ; 6.710 ; 6.710 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[4]        ; Controller:controller|state.S6 ; 6.549 ; 6.549 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[5]        ; Controller:controller|state.S6 ; 5.992 ; 5.992 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[6]        ; Controller:controller|state.S6 ; 6.407 ; 6.407 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[7]        ; Controller:controller|state.S6 ; 6.478 ; 6.478 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[8]        ; Controller:controller|state.S6 ; 7.115 ; 7.115 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[9]        ; Controller:controller|state.S6 ; 7.017 ; 7.017 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[10]       ; Controller:controller|state.S6 ; 6.049 ; 6.049 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[11]       ; Controller:controller|state.S6 ; 6.693 ; 6.693 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[12]       ; Controller:controller|state.S6 ; 6.530 ; 6.530 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[13]       ; Controller:controller|state.S6 ; 6.805 ; 6.805 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[14]       ; Controller:controller|state.S6 ; 6.851 ; 6.851 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[15]       ; Controller:controller|state.S6 ; 6.445 ; 6.445 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[16]       ; Controller:controller|state.S6 ; 6.865 ; 6.865 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[17]       ; Controller:controller|state.S6 ; 6.436 ; 6.436 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[18]       ; Controller:controller|state.S6 ; 6.779 ; 6.779 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[19]       ; Controller:controller|state.S6 ; 6.753 ; 6.753 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[20]       ; Controller:controller|state.S6 ; 6.966 ; 6.966 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[21]       ; Controller:controller|state.S6 ; 6.638 ; 6.638 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[22]       ; Controller:controller|state.S6 ; 6.936 ; 6.936 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[23]       ; Controller:controller|state.S6 ; 6.723 ; 6.723 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[24]       ; Controller:controller|state.S6 ; 6.839 ; 6.839 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[25]       ; Controller:controller|state.S6 ; 6.632 ; 6.632 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[26]       ; Controller:controller|state.S6 ; 6.477 ; 6.477 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[27]       ; Controller:controller|state.S6 ; 6.873 ; 6.873 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[28]       ; Controller:controller|state.S6 ; 6.228 ; 6.228 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[29]       ; Controller:controller|state.S6 ; 6.363 ; 6.363 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[30]       ; Controller:controller|state.S6 ; 6.180 ; 6.180 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[31]       ; Controller:controller|state.S6 ; 6.148 ; 6.148 ; Fall       ; Controller:controller|state.S6 ;
; state[*]             ; Controller:controller|state.S6 ; 4.989 ; 4.136 ; Fall       ; Controller:controller|state.S6 ;
;  state[0]            ; Controller:controller|state.S6 ; 4.989 ;       ; Fall       ; Controller:controller|state.S6 ;
;  state[1]            ; Controller:controller|state.S6 ;       ; 4.402 ; Fall       ; Controller:controller|state.S6 ;
;  state[2]            ; Controller:controller|state.S6 ;       ; 4.136 ; Fall       ; Controller:controller|state.S6 ;
+----------------------+--------------------------------+-------+-------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+---------------------------------+------------+---------+----------+---------+---------------------+
; Clock                           ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -19.734    ; -2.733  ; N/A      ; N/A     ; -1.380              ;
;  Clk                            ; -19.734    ; -2.733  ; N/A      ; N/A     ; -1.380              ;
;  Controller:controller|state.S0 ; -4.298     ; 1.705   ; N/A      ; N/A     ; 0.500               ;
;  Controller:controller|state.S6 ; -9.065     ; -2.726  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                 ; -24934.394 ; -28.81  ; 0.0      ; 0.0     ; -2440.38            ;
;  Clk                            ; -24866.442 ; -4.883  ; N/A      ; N/A     ; -2440.380           ;
;  Controller:controller|state.S0 ; -4.298     ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  Controller:controller|state.S6 ; -63.654    ; -23.927 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+------------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port            ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+
; state[*]             ; Clk                            ; 12.948 ; 12.948 ; Rise       ; Clk                            ;
;  state[0]            ; Clk                            ; 12.948 ; 12.948 ; Rise       ; Clk                            ;
;  state[1]            ; Clk                            ; 12.348 ; 12.348 ; Rise       ; Clk                            ;
;  state[2]            ; Clk                            ; 12.136 ; 12.136 ; Rise       ; Clk                            ;
;  state[3]            ; Clk                            ; 12.392 ; 12.392 ; Rise       ; Clk                            ;
; ALUShift_out[*]      ; Clk                            ; 30.058 ; 30.058 ; Fall       ; Clk                            ;
;  ALUShift_out[0]     ; Clk                            ; 28.312 ; 28.312 ; Fall       ; Clk                            ;
;  ALUShift_out[1]     ; Clk                            ; 27.727 ; 27.727 ; Fall       ; Clk                            ;
;  ALUShift_out[2]     ; Clk                            ; 28.623 ; 28.623 ; Fall       ; Clk                            ;
;  ALUShift_out[3]     ; Clk                            ; 28.022 ; 28.022 ; Fall       ; Clk                            ;
;  ALUShift_out[4]     ; Clk                            ; 30.058 ; 30.058 ; Fall       ; Clk                            ;
;  ALUShift_out[5]     ; Clk                            ; 27.948 ; 27.948 ; Fall       ; Clk                            ;
;  ALUShift_out[6]     ; Clk                            ; 21.246 ; 21.246 ; Fall       ; Clk                            ;
;  ALUShift_out[7]     ; Clk                            ; 22.232 ; 22.232 ; Fall       ; Clk                            ;
;  ALUShift_out[8]     ; Clk                            ; 20.357 ; 20.357 ; Fall       ; Clk                            ;
;  ALUShift_out[9]     ; Clk                            ; 20.472 ; 20.472 ; Fall       ; Clk                            ;
;  ALUShift_out[10]    ; Clk                            ; 21.955 ; 21.955 ; Fall       ; Clk                            ;
;  ALUShift_out[11]    ; Clk                            ; 21.729 ; 21.729 ; Fall       ; Clk                            ;
;  ALUShift_out[12]    ; Clk                            ; 20.625 ; 20.625 ; Fall       ; Clk                            ;
;  ALUShift_out[13]    ; Clk                            ; 20.532 ; 20.532 ; Fall       ; Clk                            ;
;  ALUShift_out[14]    ; Clk                            ; 20.594 ; 20.594 ; Fall       ; Clk                            ;
;  ALUShift_out[15]    ; Clk                            ; 22.010 ; 22.010 ; Fall       ; Clk                            ;
;  ALUShift_out[16]    ; Clk                            ; 21.363 ; 21.363 ; Fall       ; Clk                            ;
;  ALUShift_out[17]    ; Clk                            ; 21.059 ; 21.059 ; Fall       ; Clk                            ;
;  ALUShift_out[18]    ; Clk                            ; 20.348 ; 20.348 ; Fall       ; Clk                            ;
;  ALUShift_out[19]    ; Clk                            ; 21.818 ; 21.818 ; Fall       ; Clk                            ;
;  ALUShift_out[20]    ; Clk                            ; 21.705 ; 21.705 ; Fall       ; Clk                            ;
;  ALUShift_out[21]    ; Clk                            ; 21.627 ; 21.627 ; Fall       ; Clk                            ;
;  ALUShift_out[22]    ; Clk                            ; 22.142 ; 22.142 ; Fall       ; Clk                            ;
;  ALUShift_out[23]    ; Clk                            ; 21.636 ; 21.636 ; Fall       ; Clk                            ;
;  ALUShift_out[24]    ; Clk                            ; 20.717 ; 20.717 ; Fall       ; Clk                            ;
;  ALUShift_out[25]    ; Clk                            ; 19.985 ; 19.985 ; Fall       ; Clk                            ;
;  ALUShift_out[26]    ; Clk                            ; 21.847 ; 21.847 ; Fall       ; Clk                            ;
;  ALUShift_out[27]    ; Clk                            ; 20.168 ; 20.168 ; Fall       ; Clk                            ;
;  ALUShift_out[28]    ; Clk                            ; 22.080 ; 22.080 ; Fall       ; Clk                            ;
;  ALUShift_out[29]    ; Clk                            ; 21.880 ; 21.880 ; Fall       ; Clk                            ;
;  ALUShift_out[30]    ; Clk                            ; 21.633 ; 21.633 ; Fall       ; Clk                            ;
;  ALUShift_out[31]    ; Clk                            ; 20.875 ; 20.875 ; Fall       ; Clk                            ;
; ALU_out[*]           ; Clk                            ; 29.584 ; 29.584 ; Fall       ; Clk                            ;
;  ALU_out[0]          ; Clk                            ; 29.584 ; 29.584 ; Fall       ; Clk                            ;
;  ALU_out[1]          ; Clk                            ; 27.547 ; 27.547 ; Fall       ; Clk                            ;
;  ALU_out[2]          ; Clk                            ; 26.793 ; 26.793 ; Fall       ; Clk                            ;
;  ALU_out[3]          ; Clk                            ; 28.436 ; 28.436 ; Fall       ; Clk                            ;
;  ALU_out[4]          ; Clk                            ; 29.104 ; 29.104 ; Fall       ; Clk                            ;
;  ALU_out[5]          ; Clk                            ; 26.911 ; 26.911 ; Fall       ; Clk                            ;
;  ALU_out[6]          ; Clk                            ; 20.609 ; 20.609 ; Fall       ; Clk                            ;
;  ALU_out[7]          ; Clk                            ; 19.506 ; 19.506 ; Fall       ; Clk                            ;
;  ALU_out[8]          ; Clk                            ; 21.083 ; 21.083 ; Fall       ; Clk                            ;
;  ALU_out[9]          ; Clk                            ; 18.476 ; 18.476 ; Fall       ; Clk                            ;
;  ALU_out[10]         ; Clk                            ; 19.554 ; 19.554 ; Fall       ; Clk                            ;
;  ALU_out[11]         ; Clk                            ; 19.338 ; 19.338 ; Fall       ; Clk                            ;
;  ALU_out[12]         ; Clk                            ; 19.175 ; 19.175 ; Fall       ; Clk                            ;
;  ALU_out[13]         ; Clk                            ; 18.560 ; 18.560 ; Fall       ; Clk                            ;
;  ALU_out[14]         ; Clk                            ; 18.006 ; 18.006 ; Fall       ; Clk                            ;
;  ALU_out[15]         ; Clk                            ; 20.365 ; 20.365 ; Fall       ; Clk                            ;
;  ALU_out[16]         ; Clk                            ; 19.889 ; 19.889 ; Fall       ; Clk                            ;
;  ALU_out[17]         ; Clk                            ; 19.828 ; 19.828 ; Fall       ; Clk                            ;
;  ALU_out[18]         ; Clk                            ; 19.457 ; 19.457 ; Fall       ; Clk                            ;
;  ALU_out[19]         ; Clk                            ; 18.840 ; 18.840 ; Fall       ; Clk                            ;
;  ALU_out[20]         ; Clk                            ; 19.646 ; 19.646 ; Fall       ; Clk                            ;
;  ALU_out[21]         ; Clk                            ; 19.344 ; 19.344 ; Fall       ; Clk                            ;
;  ALU_out[22]         ; Clk                            ; 19.562 ; 19.562 ; Fall       ; Clk                            ;
;  ALU_out[23]         ; Clk                            ; 19.509 ; 19.509 ; Fall       ; Clk                            ;
;  ALU_out[24]         ; Clk                            ; 20.826 ; 20.826 ; Fall       ; Clk                            ;
;  ALU_out[25]         ; Clk                            ; 19.916 ; 19.916 ; Fall       ; Clk                            ;
;  ALU_out[26]         ; Clk                            ; 20.441 ; 20.441 ; Fall       ; Clk                            ;
;  ALU_out[27]         ; Clk                            ; 19.447 ; 19.447 ; Fall       ; Clk                            ;
;  ALU_out[28]         ; Clk                            ; 22.446 ; 22.446 ; Fall       ; Clk                            ;
;  ALU_out[29]         ; Clk                            ; 18.609 ; 18.609 ; Fall       ; Clk                            ;
;  ALU_out[30]         ; Clk                            ; 19.142 ; 19.142 ; Fall       ; Clk                            ;
;  ALU_out[31]         ; Clk                            ; 19.764 ; 19.764 ; Fall       ; Clk                            ;
; A_in[*]              ; Clk                            ; 14.856 ; 14.856 ; Fall       ; Clk                            ;
;  A_in[0]             ; Clk                            ; 12.504 ; 12.504 ; Fall       ; Clk                            ;
;  A_in[1]             ; Clk                            ; 12.911 ; 12.911 ; Fall       ; Clk                            ;
;  A_in[2]             ; Clk                            ; 11.987 ; 11.987 ; Fall       ; Clk                            ;
;  A_in[3]             ; Clk                            ; 12.506 ; 12.506 ; Fall       ; Clk                            ;
;  A_in[4]             ; Clk                            ; 12.819 ; 12.819 ; Fall       ; Clk                            ;
;  A_in[5]             ; Clk                            ; 13.177 ; 13.177 ; Fall       ; Clk                            ;
;  A_in[6]             ; Clk                            ; 13.044 ; 13.044 ; Fall       ; Clk                            ;
;  A_in[7]             ; Clk                            ; 12.568 ; 12.568 ; Fall       ; Clk                            ;
;  A_in[8]             ; Clk                            ; 13.129 ; 13.129 ; Fall       ; Clk                            ;
;  A_in[9]             ; Clk                            ; 12.149 ; 12.149 ; Fall       ; Clk                            ;
;  A_in[10]            ; Clk                            ; 11.998 ; 11.998 ; Fall       ; Clk                            ;
;  A_in[11]            ; Clk                            ; 13.828 ; 13.828 ; Fall       ; Clk                            ;
;  A_in[12]            ; Clk                            ; 12.960 ; 12.960 ; Fall       ; Clk                            ;
;  A_in[13]            ; Clk                            ; 12.440 ; 12.440 ; Fall       ; Clk                            ;
;  A_in[14]            ; Clk                            ; 12.868 ; 12.868 ; Fall       ; Clk                            ;
;  A_in[15]            ; Clk                            ; 13.715 ; 13.715 ; Fall       ; Clk                            ;
;  A_in[16]            ; Clk                            ; 12.621 ; 12.621 ; Fall       ; Clk                            ;
;  A_in[17]            ; Clk                            ; 14.696 ; 14.696 ; Fall       ; Clk                            ;
;  A_in[18]            ; Clk                            ; 11.873 ; 11.873 ; Fall       ; Clk                            ;
;  A_in[19]            ; Clk                            ; 13.817 ; 13.817 ; Fall       ; Clk                            ;
;  A_in[20]            ; Clk                            ; 13.140 ; 13.140 ; Fall       ; Clk                            ;
;  A_in[21]            ; Clk                            ; 12.854 ; 12.854 ; Fall       ; Clk                            ;
;  A_in[22]            ; Clk                            ; 12.361 ; 12.361 ; Fall       ; Clk                            ;
;  A_in[23]            ; Clk                            ; 11.853 ; 11.853 ; Fall       ; Clk                            ;
;  A_in[24]            ; Clk                            ; 14.856 ; 14.856 ; Fall       ; Clk                            ;
;  A_in[25]            ; Clk                            ; 13.929 ; 13.929 ; Fall       ; Clk                            ;
;  A_in[26]            ; Clk                            ; 13.559 ; 13.559 ; Fall       ; Clk                            ;
;  A_in[27]            ; Clk                            ; 14.599 ; 14.599 ; Fall       ; Clk                            ;
;  A_in[28]            ; Clk                            ; 13.608 ; 13.608 ; Fall       ; Clk                            ;
;  A_in[29]            ; Clk                            ; 13.793 ; 13.793 ; Fall       ; Clk                            ;
;  A_in[30]            ; Clk                            ; 13.557 ; 13.557 ; Fall       ; Clk                            ;
;  A_in[31]            ; Clk                            ; 12.938 ; 12.938 ; Fall       ; Clk                            ;
; AddrReg_out[*]       ; Clk                            ; 12.393 ; 12.393 ; Fall       ; Clk                            ;
;  AddrReg_out[0]      ; Clk                            ; 9.831  ; 9.831  ; Fall       ; Clk                            ;
;  AddrReg_out[1]      ; Clk                            ; 9.234  ; 9.234  ; Fall       ; Clk                            ;
;  AddrReg_out[2]      ; Clk                            ; 7.944  ; 7.944  ; Fall       ; Clk                            ;
;  AddrReg_out[3]      ; Clk                            ; 9.419  ; 9.419  ; Fall       ; Clk                            ;
;  AddrReg_out[4]      ; Clk                            ; 8.891  ; 8.891  ; Fall       ; Clk                            ;
;  AddrReg_out[5]      ; Clk                            ; 8.786  ; 8.786  ; Fall       ; Clk                            ;
;  AddrReg_out[6]      ; Clk                            ; 8.646  ; 8.646  ; Fall       ; Clk                            ;
;  AddrReg_out[7]      ; Clk                            ; 9.073  ; 9.073  ; Fall       ; Clk                            ;
;  AddrReg_out[8]      ; Clk                            ; 8.702  ; 8.702  ; Fall       ; Clk                            ;
;  AddrReg_out[9]      ; Clk                            ; 9.639  ; 9.639  ; Fall       ; Clk                            ;
;  AddrReg_out[10]     ; Clk                            ; 9.126  ; 9.126  ; Fall       ; Clk                            ;
;  AddrReg_out[11]     ; Clk                            ; 8.626  ; 8.626  ; Fall       ; Clk                            ;
;  AddrReg_out[12]     ; Clk                            ; 10.015 ; 10.015 ; Fall       ; Clk                            ;
;  AddrReg_out[13]     ; Clk                            ; 8.697  ; 8.697  ; Fall       ; Clk                            ;
;  AddrReg_out[14]     ; Clk                            ; 9.549  ; 9.549  ; Fall       ; Clk                            ;
;  AddrReg_out[15]     ; Clk                            ; 9.188  ; 9.188  ; Fall       ; Clk                            ;
;  AddrReg_out[16]     ; Clk                            ; 7.791  ; 7.791  ; Fall       ; Clk                            ;
;  AddrReg_out[17]     ; Clk                            ; 9.055  ; 9.055  ; Fall       ; Clk                            ;
;  AddrReg_out[18]     ; Clk                            ; 9.007  ; 9.007  ; Fall       ; Clk                            ;
;  AddrReg_out[19]     ; Clk                            ; 9.960  ; 9.960  ; Fall       ; Clk                            ;
;  AddrReg_out[20]     ; Clk                            ; 8.856  ; 8.856  ; Fall       ; Clk                            ;
;  AddrReg_out[21]     ; Clk                            ; 9.534  ; 9.534  ; Fall       ; Clk                            ;
;  AddrReg_out[22]     ; Clk                            ; 9.186  ; 9.186  ; Fall       ; Clk                            ;
;  AddrReg_out[23]     ; Clk                            ; 11.153 ; 11.153 ; Fall       ; Clk                            ;
;  AddrReg_out[24]     ; Clk                            ; 9.894  ; 9.894  ; Fall       ; Clk                            ;
;  AddrReg_out[25]     ; Clk                            ; 11.416 ; 11.416 ; Fall       ; Clk                            ;
;  AddrReg_out[26]     ; Clk                            ; 9.224  ; 9.224  ; Fall       ; Clk                            ;
;  AddrReg_out[27]     ; Clk                            ; 10.190 ; 10.190 ; Fall       ; Clk                            ;
;  AddrReg_out[28]     ; Clk                            ; 12.393 ; 12.393 ; Fall       ; Clk                            ;
;  AddrReg_out[29]     ; Clk                            ; 9.311  ; 9.311  ; Fall       ; Clk                            ;
;  AddrReg_out[30]     ; Clk                            ; 9.465  ; 9.465  ; Fall       ; Clk                            ;
;  AddrReg_out[31]     ; Clk                            ; 11.010 ; 11.010 ; Fall       ; Clk                            ;
; B_in[*]              ; Clk                            ; 15.721 ; 15.721 ; Fall       ; Clk                            ;
;  B_in[0]             ; Clk                            ; 12.181 ; 12.181 ; Fall       ; Clk                            ;
;  B_in[1]             ; Clk                            ; 14.205 ; 14.205 ; Fall       ; Clk                            ;
;  B_in[2]             ; Clk                            ; 11.523 ; 11.523 ; Fall       ; Clk                            ;
;  B_in[3]             ; Clk                            ; 12.319 ; 12.319 ; Fall       ; Clk                            ;
;  B_in[4]             ; Clk                            ; 12.703 ; 12.703 ; Fall       ; Clk                            ;
;  B_in[5]             ; Clk                            ; 13.833 ; 13.833 ; Fall       ; Clk                            ;
;  B_in[6]             ; Clk                            ; 12.868 ; 12.868 ; Fall       ; Clk                            ;
;  B_in[7]             ; Clk                            ; 12.115 ; 12.115 ; Fall       ; Clk                            ;
;  B_in[8]             ; Clk                            ; 13.018 ; 13.018 ; Fall       ; Clk                            ;
;  B_in[9]             ; Clk                            ; 13.500 ; 13.500 ; Fall       ; Clk                            ;
;  B_in[10]            ; Clk                            ; 12.312 ; 12.312 ; Fall       ; Clk                            ;
;  B_in[11]            ; Clk                            ; 13.663 ; 13.663 ; Fall       ; Clk                            ;
;  B_in[12]            ; Clk                            ; 12.664 ; 12.664 ; Fall       ; Clk                            ;
;  B_in[13]            ; Clk                            ; 14.196 ; 14.196 ; Fall       ; Clk                            ;
;  B_in[14]            ; Clk                            ; 12.285 ; 12.285 ; Fall       ; Clk                            ;
;  B_in[15]            ; Clk                            ; 12.468 ; 12.468 ; Fall       ; Clk                            ;
;  B_in[16]            ; Clk                            ; 11.889 ; 11.889 ; Fall       ; Clk                            ;
;  B_in[17]            ; Clk                            ; 12.441 ; 12.441 ; Fall       ; Clk                            ;
;  B_in[18]            ; Clk                            ; 13.262 ; 13.262 ; Fall       ; Clk                            ;
;  B_in[19]            ; Clk                            ; 13.228 ; 13.228 ; Fall       ; Clk                            ;
;  B_in[20]            ; Clk                            ; 12.608 ; 12.608 ; Fall       ; Clk                            ;
;  B_in[21]            ; Clk                            ; 14.711 ; 14.711 ; Fall       ; Clk                            ;
;  B_in[22]            ; Clk                            ; 15.721 ; 15.721 ; Fall       ; Clk                            ;
;  B_in[23]            ; Clk                            ; 12.811 ; 12.811 ; Fall       ; Clk                            ;
;  B_in[24]            ; Clk                            ; 13.555 ; 13.555 ; Fall       ; Clk                            ;
;  B_in[25]            ; Clk                            ; 14.835 ; 14.835 ; Fall       ; Clk                            ;
;  B_in[26]            ; Clk                            ; 13.682 ; 13.682 ; Fall       ; Clk                            ;
;  B_in[27]            ; Clk                            ; 14.728 ; 14.728 ; Fall       ; Clk                            ;
;  B_in[28]            ; Clk                            ; 14.271 ; 14.271 ; Fall       ; Clk                            ;
;  B_in[29]            ; Clk                            ; 14.983 ; 14.983 ; Fall       ; Clk                            ;
;  B_in[30]            ; Clk                            ; 14.567 ; 14.567 ; Fall       ; Clk                            ;
;  B_in[31]            ; Clk                            ; 13.796 ; 13.796 ; Fall       ; Clk                            ;
; IR_out[*]            ; Clk                            ; 11.178 ; 11.178 ; Fall       ; Clk                            ;
;  IR_out[0]           ; Clk                            ; 9.114  ; 9.114  ; Fall       ; Clk                            ;
;  IR_out[1]           ; Clk                            ; 10.288 ; 10.288 ; Fall       ; Clk                            ;
;  IR_out[2]           ; Clk                            ; 10.277 ; 10.277 ; Fall       ; Clk                            ;
;  IR_out[3]           ; Clk                            ; 10.151 ; 10.151 ; Fall       ; Clk                            ;
;  IR_out[4]           ; Clk                            ; 10.417 ; 10.417 ; Fall       ; Clk                            ;
;  IR_out[5]           ; Clk                            ; 9.653  ; 9.653  ; Fall       ; Clk                            ;
;  IR_out[6]           ; Clk                            ; 11.178 ; 11.178 ; Fall       ; Clk                            ;
;  IR_out[7]           ; Clk                            ; 9.085  ; 9.085  ; Fall       ; Clk                            ;
;  IR_out[8]           ; Clk                            ; 11.178 ; 11.178 ; Fall       ; Clk                            ;
;  IR_out[9]           ; Clk                            ; 10.048 ; 10.048 ; Fall       ; Clk                            ;
;  IR_out[10]          ; Clk                            ; 9.279  ; 9.279  ; Fall       ; Clk                            ;
;  IR_out[11]          ; Clk                            ; 8.569  ; 8.569  ; Fall       ; Clk                            ;
;  IR_out[12]          ; Clk                            ; 9.615  ; 9.615  ; Fall       ; Clk                            ;
;  IR_out[13]          ; Clk                            ; 8.476  ; 8.476  ; Fall       ; Clk                            ;
;  IR_out[14]          ; Clk                            ; 10.417 ; 10.417 ; Fall       ; Clk                            ;
;  IR_out[15]          ; Clk                            ; 11.178 ; 11.178 ; Fall       ; Clk                            ;
;  IR_out[16]          ; Clk                            ; 8.800  ; 8.800  ; Fall       ; Clk                            ;
;  IR_out[17]          ; Clk                            ; 8.119  ; 8.119  ; Fall       ; Clk                            ;
;  IR_out[18]          ; Clk                            ; 9.140  ; 9.140  ; Fall       ; Clk                            ;
;  IR_out[19]          ; Clk                            ; 9.041  ; 9.041  ; Fall       ; Clk                            ;
;  IR_out[21]          ; Clk                            ; 10.115 ; 10.115 ; Fall       ; Clk                            ;
;  IR_out[22]          ; Clk                            ; 9.130  ; 9.130  ; Fall       ; Clk                            ;
;  IR_out[23]          ; Clk                            ; 9.439  ; 9.439  ; Fall       ; Clk                            ;
;  IR_out[24]          ; Clk                            ; 9.390  ; 9.390  ; Fall       ; Clk                            ;
;  IR_out[25]          ; Clk                            ; 9.645  ; 9.645  ; Fall       ; Clk                            ;
;  IR_out[26]          ; Clk                            ; 10.062 ; 10.062 ; Fall       ; Clk                            ;
;  IR_out[27]          ; Clk                            ; 10.823 ; 10.823 ; Fall       ; Clk                            ;
;  IR_out[28]          ; Clk                            ; 10.223 ; 10.223 ; Fall       ; Clk                            ;
;  IR_out[29]          ; Clk                            ; 9.014  ; 9.014  ; Fall       ; Clk                            ;
;  IR_out[30]          ; Clk                            ; 9.195  ; 9.195  ; Fall       ; Clk                            ;
;  IR_out[31]          ; Clk                            ; 8.583  ; 8.583  ; Fall       ; Clk                            ;
; Less                 ; Clk                            ; 18.255 ; 18.255 ; Fall       ; Clk                            ;
; Mem_addr_in[*]       ; Clk                            ; 12.233 ; 12.233 ; Fall       ; Clk                            ;
;  Mem_addr_in[0]      ; Clk                            ; 11.215 ; 11.215 ; Fall       ; Clk                            ;
;  Mem_addr_in[1]      ; Clk                            ; 10.338 ; 10.338 ; Fall       ; Clk                            ;
;  Mem_addr_in[2]      ; Clk                            ; 11.094 ; 11.094 ; Fall       ; Clk                            ;
;  Mem_addr_in[3]      ; Clk                            ; 8.918  ; 8.918  ; Fall       ; Clk                            ;
;  Mem_addr_in[4]      ; Clk                            ; 9.210  ; 9.210  ; Fall       ; Clk                            ;
;  Mem_addr_in[5]      ; Clk                            ; 11.485 ; 11.485 ; Fall       ; Clk                            ;
;  Mem_addr_in[6]      ; Clk                            ; 10.415 ; 10.415 ; Fall       ; Clk                            ;
;  Mem_addr_in[7]      ; Clk                            ; 9.545  ; 9.545  ; Fall       ; Clk                            ;
;  Mem_addr_in[8]      ; Clk                            ; 11.363 ; 11.363 ; Fall       ; Clk                            ;
;  Mem_addr_in[9]      ; Clk                            ; 12.233 ; 12.233 ; Fall       ; Clk                            ;
;  Mem_addr_in[10]     ; Clk                            ; 10.674 ; 10.674 ; Fall       ; Clk                            ;
;  Mem_addr_in[11]     ; Clk                            ; 10.905 ; 10.905 ; Fall       ; Clk                            ;
;  Mem_addr_in[12]     ; Clk                            ; 12.043 ; 12.043 ; Fall       ; Clk                            ;
;  Mem_addr_in[13]     ; Clk                            ; 11.420 ; 11.420 ; Fall       ; Clk                            ;
;  Mem_addr_in[14]     ; Clk                            ; 9.113  ; 9.113  ; Fall       ; Clk                            ;
;  Mem_addr_in[15]     ; Clk                            ; 10.446 ; 10.446 ; Fall       ; Clk                            ;
;  Mem_addr_in[16]     ; Clk                            ; 9.837  ; 9.837  ; Fall       ; Clk                            ;
;  Mem_addr_in[17]     ; Clk                            ; 10.044 ; 10.044 ; Fall       ; Clk                            ;
;  Mem_addr_in[18]     ; Clk                            ; 10.584 ; 10.584 ; Fall       ; Clk                            ;
;  Mem_addr_in[19]     ; Clk                            ; 9.868  ; 9.868  ; Fall       ; Clk                            ;
;  Mem_addr_in[20]     ; Clk                            ; 10.564 ; 10.564 ; Fall       ; Clk                            ;
;  Mem_addr_in[21]     ; Clk                            ; 9.819  ; 9.819  ; Fall       ; Clk                            ;
;  Mem_addr_in[22]     ; Clk                            ; 11.510 ; 11.510 ; Fall       ; Clk                            ;
;  Mem_addr_in[23]     ; Clk                            ; 10.629 ; 10.629 ; Fall       ; Clk                            ;
;  Mem_addr_in[24]     ; Clk                            ; 11.927 ; 11.927 ; Fall       ; Clk                            ;
;  Mem_addr_in[25]     ; Clk                            ; 11.706 ; 11.706 ; Fall       ; Clk                            ;
;  Mem_addr_in[26]     ; Clk                            ; 11.914 ; 11.914 ; Fall       ; Clk                            ;
;  Mem_addr_in[27]     ; Clk                            ; 10.861 ; 10.861 ; Fall       ; Clk                            ;
;  Mem_addr_in[28]     ; Clk                            ; 10.706 ; 10.706 ; Fall       ; Clk                            ;
;  Mem_addr_in[29]     ; Clk                            ; 10.702 ; 10.702 ; Fall       ; Clk                            ;
;  Mem_addr_in[30]     ; Clk                            ; 11.566 ; 11.566 ; Fall       ; Clk                            ;
;  Mem_addr_in[31]     ; Clk                            ; 12.064 ; 12.064 ; Fall       ; Clk                            ;
; Mem_data_out[*]      ; Clk                            ; 21.468 ; 21.468 ; Fall       ; Clk                            ;
;  Mem_data_out[0]     ; Clk                            ; 17.869 ; 17.869 ; Fall       ; Clk                            ;
;  Mem_data_out[1]     ; Clk                            ; 16.255 ; 16.255 ; Fall       ; Clk                            ;
;  Mem_data_out[2]     ; Clk                            ; 16.846 ; 16.846 ; Fall       ; Clk                            ;
;  Mem_data_out[3]     ; Clk                            ; 17.284 ; 17.284 ; Fall       ; Clk                            ;
;  Mem_data_out[4]     ; Clk                            ; 15.988 ; 15.988 ; Fall       ; Clk                            ;
;  Mem_data_out[5]     ; Clk                            ; 17.949 ; 17.949 ; Fall       ; Clk                            ;
;  Mem_data_out[6]     ; Clk                            ; 17.650 ; 17.650 ; Fall       ; Clk                            ;
;  Mem_data_out[7]     ; Clk                            ; 15.939 ; 15.939 ; Fall       ; Clk                            ;
;  Mem_data_out[8]     ; Clk                            ; 17.656 ; 17.656 ; Fall       ; Clk                            ;
;  Mem_data_out[9]     ; Clk                            ; 17.319 ; 17.319 ; Fall       ; Clk                            ;
;  Mem_data_out[10]    ; Clk                            ; 17.034 ; 17.034 ; Fall       ; Clk                            ;
;  Mem_data_out[11]    ; Clk                            ; 16.909 ; 16.909 ; Fall       ; Clk                            ;
;  Mem_data_out[12]    ; Clk                            ; 17.423 ; 17.423 ; Fall       ; Clk                            ;
;  Mem_data_out[13]    ; Clk                            ; 16.779 ; 16.779 ; Fall       ; Clk                            ;
;  Mem_data_out[14]    ; Clk                            ; 15.988 ; 15.988 ; Fall       ; Clk                            ;
;  Mem_data_out[15]    ; Clk                            ; 17.650 ; 17.650 ; Fall       ; Clk                            ;
;  Mem_data_out[16]    ; Clk                            ; 15.734 ; 15.734 ; Fall       ; Clk                            ;
;  Mem_data_out[17]    ; Clk                            ; 16.169 ; 16.169 ; Fall       ; Clk                            ;
;  Mem_data_out[18]    ; Clk                            ; 16.035 ; 16.035 ; Fall       ; Clk                            ;
;  Mem_data_out[19]    ; Clk                            ; 16.211 ; 16.211 ; Fall       ; Clk                            ;
;  Mem_data_out[21]    ; Clk                            ; 17.079 ; 17.079 ; Fall       ; Clk                            ;
;  Mem_data_out[22]    ; Clk                            ; 15.658 ; 15.658 ; Fall       ; Clk                            ;
;  Mem_data_out[23]    ; Clk                            ; 18.510 ; 18.510 ; Fall       ; Clk                            ;
;  Mem_data_out[24]    ; Clk                            ; 17.620 ; 17.620 ; Fall       ; Clk                            ;
;  Mem_data_out[25]    ; Clk                            ; 21.017 ; 21.017 ; Fall       ; Clk                            ;
;  Mem_data_out[26]    ; Clk                            ; 18.557 ; 18.557 ; Fall       ; Clk                            ;
;  Mem_data_out[27]    ; Clk                            ; 21.468 ; 21.468 ; Fall       ; Clk                            ;
;  Mem_data_out[28]    ; Clk                            ; 19.775 ; 19.775 ; Fall       ; Clk                            ;
;  Mem_data_out[29]    ; Clk                            ; 20.505 ; 20.505 ; Fall       ; Clk                            ;
;  Mem_data_out[30]    ; Clk                            ; 18.803 ; 18.803 ; Fall       ; Clk                            ;
;  Mem_data_out[31]    ; Clk                            ; 19.153 ; 19.153 ; Fall       ; Clk                            ;
; Mem_data_shift[*]    ; Clk                            ; 24.918 ; 24.918 ; Fall       ; Clk                            ;
;  Mem_data_shift[0]   ; Clk                            ; 20.998 ; 20.998 ; Fall       ; Clk                            ;
;  Mem_data_shift[1]   ; Clk                            ; 20.395 ; 20.395 ; Fall       ; Clk                            ;
;  Mem_data_shift[2]   ; Clk                            ; 20.842 ; 20.842 ; Fall       ; Clk                            ;
;  Mem_data_shift[3]   ; Clk                            ; 20.185 ; 20.185 ; Fall       ; Clk                            ;
;  Mem_data_shift[4]   ; Clk                            ; 21.074 ; 21.074 ; Fall       ; Clk                            ;
;  Mem_data_shift[5]   ; Clk                            ; 20.773 ; 20.773 ; Fall       ; Clk                            ;
;  Mem_data_shift[6]   ; Clk                            ; 19.798 ; 19.798 ; Fall       ; Clk                            ;
;  Mem_data_shift[7]   ; Clk                            ; 20.367 ; 20.367 ; Fall       ; Clk                            ;
;  Mem_data_shift[8]   ; Clk                            ; 24.918 ; 24.918 ; Fall       ; Clk                            ;
;  Mem_data_shift[9]   ; Clk                            ; 24.528 ; 24.528 ; Fall       ; Clk                            ;
;  Mem_data_shift[10]  ; Clk                            ; 22.939 ; 22.939 ; Fall       ; Clk                            ;
;  Mem_data_shift[11]  ; Clk                            ; 24.027 ; 24.027 ; Fall       ; Clk                            ;
;  Mem_data_shift[12]  ; Clk                            ; 23.450 ; 23.450 ; Fall       ; Clk                            ;
;  Mem_data_shift[13]  ; Clk                            ; 23.295 ; 23.295 ; Fall       ; Clk                            ;
;  Mem_data_shift[14]  ; Clk                            ; 23.051 ; 23.051 ; Fall       ; Clk                            ;
;  Mem_data_shift[15]  ; Clk                            ; 24.040 ; 24.040 ; Fall       ; Clk                            ;
;  Mem_data_shift[16]  ; Clk                            ; 24.506 ; 24.506 ; Fall       ; Clk                            ;
;  Mem_data_shift[17]  ; Clk                            ; 23.761 ; 23.761 ; Fall       ; Clk                            ;
;  Mem_data_shift[18]  ; Clk                            ; 21.584 ; 21.584 ; Fall       ; Clk                            ;
;  Mem_data_shift[19]  ; Clk                            ; 22.843 ; 22.843 ; Fall       ; Clk                            ;
;  Mem_data_shift[20]  ; Clk                            ; 22.557 ; 22.557 ; Fall       ; Clk                            ;
;  Mem_data_shift[21]  ; Clk                            ; 23.429 ; 23.429 ; Fall       ; Clk                            ;
;  Mem_data_shift[22]  ; Clk                            ; 23.959 ; 23.959 ; Fall       ; Clk                            ;
;  Mem_data_shift[23]  ; Clk                            ; 22.302 ; 22.302 ; Fall       ; Clk                            ;
;  Mem_data_shift[24]  ; Clk                            ; 23.116 ; 23.116 ; Fall       ; Clk                            ;
;  Mem_data_shift[25]  ; Clk                            ; 23.476 ; 23.476 ; Fall       ; Clk                            ;
;  Mem_data_shift[26]  ; Clk                            ; 21.461 ; 21.461 ; Fall       ; Clk                            ;
;  Mem_data_shift[27]  ; Clk                            ; 23.823 ; 23.823 ; Fall       ; Clk                            ;
;  Mem_data_shift[28]  ; Clk                            ; 22.226 ; 22.226 ; Fall       ; Clk                            ;
;  Mem_data_shift[29]  ; Clk                            ; 23.107 ; 23.107 ; Fall       ; Clk                            ;
;  Mem_data_shift[30]  ; Clk                            ; 22.300 ; 22.300 ; Fall       ; Clk                            ;
;  Mem_data_shift[31]  ; Clk                            ; 22.161 ; 22.161 ; Fall       ; Clk                            ;
; Overflow             ; Clk                            ; 18.995 ; 18.995 ; Fall       ; Clk                            ;
; PC_in[*]             ; Clk                            ; 29.822 ; 29.822 ; Fall       ; Clk                            ;
;  PC_in[0]            ; Clk                            ; 29.325 ; 29.325 ; Fall       ; Clk                            ;
;  PC_in[1]            ; Clk                            ; 29.733 ; 29.733 ; Fall       ; Clk                            ;
;  PC_in[2]            ; Clk                            ; 26.894 ; 26.894 ; Fall       ; Clk                            ;
;  PC_in[3]            ; Clk                            ; 29.572 ; 29.572 ; Fall       ; Clk                            ;
;  PC_in[4]            ; Clk                            ; 29.822 ; 29.822 ; Fall       ; Clk                            ;
;  PC_in[5]            ; Clk                            ; 29.558 ; 29.558 ; Fall       ; Clk                            ;
;  PC_in[6]            ; Clk                            ; 23.072 ; 23.072 ; Fall       ; Clk                            ;
;  PC_in[7]            ; Clk                            ; 23.044 ; 23.044 ; Fall       ; Clk                            ;
;  PC_in[8]            ; Clk                            ; 22.409 ; 22.409 ; Fall       ; Clk                            ;
;  PC_in[9]            ; Clk                            ; 21.245 ; 21.245 ; Fall       ; Clk                            ;
;  PC_in[10]           ; Clk                            ; 22.039 ; 22.039 ; Fall       ; Clk                            ;
;  PC_in[11]           ; Clk                            ; 22.009 ; 22.009 ; Fall       ; Clk                            ;
;  PC_in[12]           ; Clk                            ; 22.831 ; 22.831 ; Fall       ; Clk                            ;
;  PC_in[13]           ; Clk                            ; 21.220 ; 21.220 ; Fall       ; Clk                            ;
;  PC_in[14]           ; Clk                            ; 21.359 ; 21.359 ; Fall       ; Clk                            ;
;  PC_in[15]           ; Clk                            ; 22.648 ; 22.648 ; Fall       ; Clk                            ;
;  PC_in[16]           ; Clk                            ; 23.232 ; 23.232 ; Fall       ; Clk                            ;
;  PC_in[17]           ; Clk                            ; 21.929 ; 21.929 ; Fall       ; Clk                            ;
;  PC_in[18]           ; Clk                            ; 21.043 ; 21.043 ; Fall       ; Clk                            ;
;  PC_in[19]           ; Clk                            ; 22.500 ; 22.500 ; Fall       ; Clk                            ;
;  PC_in[20]           ; Clk                            ; 23.248 ; 23.248 ; Fall       ; Clk                            ;
;  PC_in[21]           ; Clk                            ; 21.225 ; 21.225 ; Fall       ; Clk                            ;
;  PC_in[22]           ; Clk                            ; 22.830 ; 22.830 ; Fall       ; Clk                            ;
;  PC_in[23]           ; Clk                            ; 22.217 ; 22.217 ; Fall       ; Clk                            ;
;  PC_in[24]           ; Clk                            ; 21.373 ; 21.373 ; Fall       ; Clk                            ;
;  PC_in[25]           ; Clk                            ; 22.529 ; 22.529 ; Fall       ; Clk                            ;
;  PC_in[26]           ; Clk                            ; 21.374 ; 21.374 ; Fall       ; Clk                            ;
;  PC_in[27]           ; Clk                            ; 20.946 ; 20.946 ; Fall       ; Clk                            ;
;  PC_in[28]           ; Clk                            ; 23.074 ; 23.074 ; Fall       ; Clk                            ;
;  PC_in[29]           ; Clk                            ; 21.487 ; 21.487 ; Fall       ; Clk                            ;
;  PC_in[30]           ; Clk                            ; 21.168 ; 21.168 ; Fall       ; Clk                            ;
;  PC_in[31]           ; Clk                            ; 21.836 ; 21.836 ; Fall       ; Clk                            ;
; PC_out[*]            ; Clk                            ; 10.630 ; 10.630 ; Fall       ; Clk                            ;
;  PC_out[0]           ; Clk                            ; 8.683  ; 8.683  ; Fall       ; Clk                            ;
;  PC_out[1]           ; Clk                            ; 8.840  ; 8.840  ; Fall       ; Clk                            ;
;  PC_out[2]           ; Clk                            ; 8.988  ; 8.988  ; Fall       ; Clk                            ;
;  PC_out[3]           ; Clk                            ; 9.608  ; 9.608  ; Fall       ; Clk                            ;
;  PC_out[4]           ; Clk                            ; 8.458  ; 8.458  ; Fall       ; Clk                            ;
;  PC_out[5]           ; Clk                            ; 8.779  ; 8.779  ; Fall       ; Clk                            ;
;  PC_out[6]           ; Clk                            ; 8.706  ; 8.706  ; Fall       ; Clk                            ;
;  PC_out[7]           ; Clk                            ; 9.442  ; 9.442  ; Fall       ; Clk                            ;
;  PC_out[8]           ; Clk                            ; 8.577  ; 8.577  ; Fall       ; Clk                            ;
;  PC_out[9]           ; Clk                            ; 9.604  ; 9.604  ; Fall       ; Clk                            ;
;  PC_out[10]          ; Clk                            ; 9.664  ; 9.664  ; Fall       ; Clk                            ;
;  PC_out[11]          ; Clk                            ; 9.265  ; 9.265  ; Fall       ; Clk                            ;
;  PC_out[12]          ; Clk                            ; 9.567  ; 9.567  ; Fall       ; Clk                            ;
;  PC_out[13]          ; Clk                            ; 8.403  ; 8.403  ; Fall       ; Clk                            ;
;  PC_out[14]          ; Clk                            ; 8.890  ; 8.890  ; Fall       ; Clk                            ;
;  PC_out[15]          ; Clk                            ; 8.415  ; 8.415  ; Fall       ; Clk                            ;
;  PC_out[16]          ; Clk                            ; 8.436  ; 8.436  ; Fall       ; Clk                            ;
;  PC_out[17]          ; Clk                            ; 8.899  ; 8.899  ; Fall       ; Clk                            ;
;  PC_out[18]          ; Clk                            ; 9.040  ; 9.040  ; Fall       ; Clk                            ;
;  PC_out[19]          ; Clk                            ; 8.711  ; 8.711  ; Fall       ; Clk                            ;
;  PC_out[20]          ; Clk                            ; 8.653  ; 8.653  ; Fall       ; Clk                            ;
;  PC_out[21]          ; Clk                            ; 9.870  ; 9.870  ; Fall       ; Clk                            ;
;  PC_out[22]          ; Clk                            ; 8.733  ; 8.733  ; Fall       ; Clk                            ;
;  PC_out[23]          ; Clk                            ; 10.372 ; 10.372 ; Fall       ; Clk                            ;
;  PC_out[24]          ; Clk                            ; 8.290  ; 8.290  ; Fall       ; Clk                            ;
;  PC_out[25]          ; Clk                            ; 8.466  ; 8.466  ; Fall       ; Clk                            ;
;  PC_out[26]          ; Clk                            ; 10.630 ; 10.630 ; Fall       ; Clk                            ;
;  PC_out[27]          ; Clk                            ; 9.960  ; 9.960  ; Fall       ; Clk                            ;
;  PC_out[28]          ; Clk                            ; 9.349  ; 9.349  ; Fall       ; Clk                            ;
;  PC_out[29]          ; Clk                            ; 9.674  ; 9.674  ; Fall       ; Clk                            ;
;  PC_out[30]          ; Clk                            ; 9.739  ; 9.739  ; Fall       ; Clk                            ;
;  PC_out[31]          ; Clk                            ; 9.970  ; 9.970  ; Fall       ; Clk                            ;
; PC_write_en          ; Clk                            ; 19.880 ; 19.880 ; Fall       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 11.886 ; 11.886 ; Fall       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 11.886 ; 11.886 ; Fall       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 10.018 ; 10.018 ; Fall       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 11.180 ; 11.180 ; Fall       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 10.693 ; 10.693 ; Fall       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 10.573 ; 10.573 ; Fall       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 26.631 ; 26.631 ; Fall       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 20.659 ; 20.659 ; Fall       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 21.159 ; 21.159 ; Fall       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 20.923 ; 20.923 ; Fall       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 21.070 ; 21.070 ; Fall       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 20.112 ; 20.112 ; Fall       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 20.892 ; 20.892 ; Fall       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 20.333 ; 20.333 ; Fall       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 22.485 ; 22.485 ; Fall       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 24.069 ; 24.069 ; Fall       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 26.631 ; 26.631 ; Fall       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 25.731 ; 25.731 ; Fall       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 25.467 ; 25.467 ; Fall       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 24.464 ; 24.464 ; Fall       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 25.980 ; 25.980 ; Fall       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 25.994 ; 25.994 ; Fall       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 24.494 ; 24.494 ; Fall       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 24.109 ; 24.109 ; Fall       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 25.406 ; 25.406 ; Fall       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 24.466 ; 24.466 ; Fall       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 21.627 ; 21.627 ; Fall       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 23.710 ; 23.710 ; Fall       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 23.171 ; 23.171 ; Fall       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 23.210 ; 23.210 ; Fall       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 23.339 ; 23.339 ; Fall       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 23.606 ; 23.606 ; Fall       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 23.848 ; 23.848 ; Fall       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 23.712 ; 23.712 ; Fall       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 25.298 ; 25.298 ; Fall       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 23.340 ; 23.340 ; Fall       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 25.714 ; 25.714 ; Fall       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 25.244 ; 25.244 ; Fall       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 23.299 ; 23.299 ; Fall       ; Clk                            ;
; Reg_data_shift[*]    ; Clk                            ; 18.986 ; 18.986 ; Fall       ; Clk                            ;
;  Reg_data_shift[0]   ; Clk                            ; 17.116 ; 17.116 ; Fall       ; Clk                            ;
;  Reg_data_shift[1]   ; Clk                            ; 16.161 ; 16.161 ; Fall       ; Clk                            ;
;  Reg_data_shift[2]   ; Clk                            ; 17.535 ; 17.535 ; Fall       ; Clk                            ;
;  Reg_data_shift[3]   ; Clk                            ; 17.277 ; 17.277 ; Fall       ; Clk                            ;
;  Reg_data_shift[4]   ; Clk                            ; 16.517 ; 16.517 ; Fall       ; Clk                            ;
;  Reg_data_shift[5]   ; Clk                            ; 15.697 ; 15.697 ; Fall       ; Clk                            ;
;  Reg_data_shift[6]   ; Clk                            ; 15.088 ; 15.088 ; Fall       ; Clk                            ;
;  Reg_data_shift[7]   ; Clk                            ; 17.250 ; 17.250 ; Fall       ; Clk                            ;
;  Reg_data_shift[8]   ; Clk                            ; 17.055 ; 17.055 ; Fall       ; Clk                            ;
;  Reg_data_shift[9]   ; Clk                            ; 16.944 ; 16.944 ; Fall       ; Clk                            ;
;  Reg_data_shift[10]  ; Clk                            ; 16.305 ; 16.305 ; Fall       ; Clk                            ;
;  Reg_data_shift[11]  ; Clk                            ; 15.646 ; 15.646 ; Fall       ; Clk                            ;
;  Reg_data_shift[12]  ; Clk                            ; 18.223 ; 18.223 ; Fall       ; Clk                            ;
;  Reg_data_shift[13]  ; Clk                            ; 15.132 ; 15.132 ; Fall       ; Clk                            ;
;  Reg_data_shift[14]  ; Clk                            ; 16.886 ; 16.886 ; Fall       ; Clk                            ;
;  Reg_data_shift[15]  ; Clk                            ; 17.007 ; 17.007 ; Fall       ; Clk                            ;
;  Reg_data_shift[16]  ; Clk                            ; 15.272 ; 15.272 ; Fall       ; Clk                            ;
;  Reg_data_shift[17]  ; Clk                            ; 17.752 ; 17.752 ; Fall       ; Clk                            ;
;  Reg_data_shift[18]  ; Clk                            ; 16.581 ; 16.581 ; Fall       ; Clk                            ;
;  Reg_data_shift[19]  ; Clk                            ; 18.793 ; 18.793 ; Fall       ; Clk                            ;
;  Reg_data_shift[20]  ; Clk                            ; 15.312 ; 15.312 ; Fall       ; Clk                            ;
;  Reg_data_shift[21]  ; Clk                            ; 16.819 ; 16.819 ; Fall       ; Clk                            ;
;  Reg_data_shift[22]  ; Clk                            ; 16.451 ; 16.451 ; Fall       ; Clk                            ;
;  Reg_data_shift[23]  ; Clk                            ; 17.485 ; 17.485 ; Fall       ; Clk                            ;
;  Reg_data_shift[24]  ; Clk                            ; 17.979 ; 17.979 ; Fall       ; Clk                            ;
;  Reg_data_shift[25]  ; Clk                            ; 16.574 ; 16.574 ; Fall       ; Clk                            ;
;  Reg_data_shift[26]  ; Clk                            ; 17.499 ; 17.499 ; Fall       ; Clk                            ;
;  Reg_data_shift[27]  ; Clk                            ; 17.611 ; 17.611 ; Fall       ; Clk                            ;
;  Reg_data_shift[28]  ; Clk                            ; 15.729 ; 15.729 ; Fall       ; Clk                            ;
;  Reg_data_shift[29]  ; Clk                            ; 16.545 ; 16.545 ; Fall       ; Clk                            ;
;  Reg_data_shift[30]  ; Clk                            ; 18.488 ; 18.488 ; Fall       ; Clk                            ;
;  Reg_data_shift[31]  ; Clk                            ; 18.986 ; 18.986 ; Fall       ; Clk                            ;
; Rs_addr[*]           ; Clk                            ; 9.873  ; 9.873  ; Fall       ; Clk                            ;
;  Rs_addr[0]          ; Clk                            ; 9.873  ; 9.873  ; Fall       ; Clk                            ;
;  Rs_addr[1]          ; Clk                            ; 9.130  ; 9.130  ; Fall       ; Clk                            ;
;  Rs_addr[2]          ; Clk                            ; 9.429  ; 9.429  ; Fall       ; Clk                            ;
;  Rs_addr[3]          ; Clk                            ; 9.209  ; 9.209  ; Fall       ; Clk                            ;
;  Rs_addr[4]          ; Clk                            ; 9.685  ; 9.685  ; Fall       ; Clk                            ;
; Rs_out[*]            ; Clk                            ; 14.817 ; 14.817 ; Fall       ; Clk                            ;
;  Rs_out[0]           ; Clk                            ; 11.193 ; 11.193 ; Fall       ; Clk                            ;
;  Rs_out[1]           ; Clk                            ; 12.449 ; 12.449 ; Fall       ; Clk                            ;
;  Rs_out[2]           ; Clk                            ; 14.472 ; 14.472 ; Fall       ; Clk                            ;
;  Rs_out[3]           ; Clk                            ; 12.922 ; 12.922 ; Fall       ; Clk                            ;
;  Rs_out[4]           ; Clk                            ; 11.398 ; 11.398 ; Fall       ; Clk                            ;
;  Rs_out[5]           ; Clk                            ; 11.407 ; 11.407 ; Fall       ; Clk                            ;
;  Rs_out[6]           ; Clk                            ; 13.322 ; 13.322 ; Fall       ; Clk                            ;
;  Rs_out[7]           ; Clk                            ; 12.942 ; 12.942 ; Fall       ; Clk                            ;
;  Rs_out[8]           ; Clk                            ; 12.388 ; 12.388 ; Fall       ; Clk                            ;
;  Rs_out[9]           ; Clk                            ; 11.411 ; 11.411 ; Fall       ; Clk                            ;
;  Rs_out[10]          ; Clk                            ; 12.756 ; 12.756 ; Fall       ; Clk                            ;
;  Rs_out[11]          ; Clk                            ; 12.771 ; 12.771 ; Fall       ; Clk                            ;
;  Rs_out[12]          ; Clk                            ; 11.554 ; 11.554 ; Fall       ; Clk                            ;
;  Rs_out[13]          ; Clk                            ; 12.848 ; 12.848 ; Fall       ; Clk                            ;
;  Rs_out[14]          ; Clk                            ; 12.942 ; 12.942 ; Fall       ; Clk                            ;
;  Rs_out[15]          ; Clk                            ; 14.817 ; 14.817 ; Fall       ; Clk                            ;
;  Rs_out[16]          ; Clk                            ; 11.624 ; 11.624 ; Fall       ; Clk                            ;
;  Rs_out[17]          ; Clk                            ; 14.797 ; 14.797 ; Fall       ; Clk                            ;
;  Rs_out[18]          ; Clk                            ; 12.093 ; 12.093 ; Fall       ; Clk                            ;
;  Rs_out[19]          ; Clk                            ; 11.554 ; 11.554 ; Fall       ; Clk                            ;
;  Rs_out[20]          ; Clk                            ; 12.857 ; 12.857 ; Fall       ; Clk                            ;
;  Rs_out[21]          ; Clk                            ; 14.807 ; 14.807 ; Fall       ; Clk                            ;
;  Rs_out[22]          ; Clk                            ; 12.414 ; 12.414 ; Fall       ; Clk                            ;
;  Rs_out[23]          ; Clk                            ; 11.564 ; 11.564 ; Fall       ; Clk                            ;
;  Rs_out[24]          ; Clk                            ; 13.466 ; 13.466 ; Fall       ; Clk                            ;
;  Rs_out[25]          ; Clk                            ; 13.315 ; 13.315 ; Fall       ; Clk                            ;
;  Rs_out[26]          ; Clk                            ; 12.688 ; 12.688 ; Fall       ; Clk                            ;
;  Rs_out[27]          ; Clk                            ; 13.347 ; 13.347 ; Fall       ; Clk                            ;
;  Rs_out[28]          ; Clk                            ; 14.407 ; 14.407 ; Fall       ; Clk                            ;
;  Rs_out[29]          ; Clk                            ; 13.758 ; 13.758 ; Fall       ; Clk                            ;
;  Rs_out[30]          ; Clk                            ; 12.411 ; 12.411 ; Fall       ; Clk                            ;
;  Rs_out[31]          ; Clk                            ; 13.521 ; 13.521 ; Fall       ; Clk                            ;
; Rt_addr[*]           ; Clk                            ; 9.697  ; 9.697  ; Fall       ; Clk                            ;
;  Rt_addr[0]          ; Clk                            ; 8.988  ; 8.988  ; Fall       ; Clk                            ;
;  Rt_addr[1]          ; Clk                            ; 9.351  ; 9.351  ; Fall       ; Clk                            ;
;  Rt_addr[2]          ; Clk                            ; 9.674  ; 9.674  ; Fall       ; Clk                            ;
;  Rt_addr[3]          ; Clk                            ; 9.697  ; 9.697  ; Fall       ; Clk                            ;
; Rt_out[*]            ; Clk                            ; 15.121 ; 15.121 ; Fall       ; Clk                            ;
;  Rt_out[0]           ; Clk                            ; 12.675 ; 12.675 ; Fall       ; Clk                            ;
;  Rt_out[1]           ; Clk                            ; 13.012 ; 13.012 ; Fall       ; Clk                            ;
;  Rt_out[2]           ; Clk                            ; 11.933 ; 11.933 ; Fall       ; Clk                            ;
;  Rt_out[3]           ; Clk                            ; 11.861 ; 11.861 ; Fall       ; Clk                            ;
;  Rt_out[4]           ; Clk                            ; 12.151 ; 12.151 ; Fall       ; Clk                            ;
;  Rt_out[5]           ; Clk                            ; 12.351 ; 12.351 ; Fall       ; Clk                            ;
;  Rt_out[6]           ; Clk                            ; 12.996 ; 12.996 ; Fall       ; Clk                            ;
;  Rt_out[7]           ; Clk                            ; 11.851 ; 11.851 ; Fall       ; Clk                            ;
;  Rt_out[8]           ; Clk                            ; 11.641 ; 11.641 ; Fall       ; Clk                            ;
;  Rt_out[9]           ; Clk                            ; 11.973 ; 11.973 ; Fall       ; Clk                            ;
;  Rt_out[10]          ; Clk                            ; 12.221 ; 12.221 ; Fall       ; Clk                            ;
;  Rt_out[11]          ; Clk                            ; 12.766 ; 12.766 ; Fall       ; Clk                            ;
;  Rt_out[12]          ; Clk                            ; 14.580 ; 14.580 ; Fall       ; Clk                            ;
;  Rt_out[13]          ; Clk                            ; 12.595 ; 12.595 ; Fall       ; Clk                            ;
;  Rt_out[14]          ; Clk                            ; 11.230 ; 11.230 ; Fall       ; Clk                            ;
;  Rt_out[15]          ; Clk                            ; 15.121 ; 15.121 ; Fall       ; Clk                            ;
;  Rt_out[16]          ; Clk                            ; 11.867 ; 11.867 ; Fall       ; Clk                            ;
;  Rt_out[17]          ; Clk                            ; 15.118 ; 15.118 ; Fall       ; Clk                            ;
;  Rt_out[18]          ; Clk                            ; 11.056 ; 11.056 ; Fall       ; Clk                            ;
;  Rt_out[19]          ; Clk                            ; 14.570 ; 14.570 ; Fall       ; Clk                            ;
;  Rt_out[20]          ; Clk                            ; 12.084 ; 12.084 ; Fall       ; Clk                            ;
;  Rt_out[21]          ; Clk                            ; 15.118 ; 15.118 ; Fall       ; Clk                            ;
;  Rt_out[22]          ; Clk                            ; 12.909 ; 12.909 ; Fall       ; Clk                            ;
;  Rt_out[23]          ; Clk                            ; 14.248 ; 14.248 ; Fall       ; Clk                            ;
;  Rt_out[24]          ; Clk                            ; 12.947 ; 12.947 ; Fall       ; Clk                            ;
;  Rt_out[25]          ; Clk                            ; 14.149 ; 14.149 ; Fall       ; Clk                            ;
;  Rt_out[26]          ; Clk                            ; 14.200 ; 14.200 ; Fall       ; Clk                            ;
;  Rt_out[27]          ; Clk                            ; 12.218 ; 12.218 ; Fall       ; Clk                            ;
;  Rt_out[28]          ; Clk                            ; 13.388 ; 13.388 ; Fall       ; Clk                            ;
;  Rt_out[29]          ; Clk                            ; 14.501 ; 14.501 ; Fall       ; Clk                            ;
;  Rt_out[30]          ; Clk                            ; 11.815 ; 11.815 ; Fall       ; Clk                            ;
;  Rt_out[31]          ; Clk                            ; 14.180 ; 14.180 ; Fall       ; Clk                            ;
; Shift_out[*]         ; Clk                            ; 21.107 ; 21.107 ; Fall       ; Clk                            ;
;  Shift_out[0]        ; Clk                            ; 19.133 ; 19.133 ; Fall       ; Clk                            ;
;  Shift_out[1]        ; Clk                            ; 19.990 ; 19.990 ; Fall       ; Clk                            ;
;  Shift_out[2]        ; Clk                            ; 18.999 ; 18.999 ; Fall       ; Clk                            ;
;  Shift_out[3]        ; Clk                            ; 19.150 ; 19.150 ; Fall       ; Clk                            ;
;  Shift_out[4]        ; Clk                            ; 19.145 ; 19.145 ; Fall       ; Clk                            ;
;  Shift_out[5]        ; Clk                            ; 18.997 ; 18.997 ; Fall       ; Clk                            ;
;  Shift_out[6]        ; Clk                            ; 18.727 ; 18.727 ; Fall       ; Clk                            ;
;  Shift_out[7]        ; Clk                            ; 18.630 ; 18.630 ; Fall       ; Clk                            ;
;  Shift_out[8]        ; Clk                            ; 20.559 ; 20.559 ; Fall       ; Clk                            ;
;  Shift_out[9]        ; Clk                            ; 21.107 ; 21.107 ; Fall       ; Clk                            ;
;  Shift_out[10]       ; Clk                            ; 18.179 ; 18.179 ; Fall       ; Clk                            ;
;  Shift_out[11]       ; Clk                            ; 19.749 ; 19.749 ; Fall       ; Clk                            ;
;  Shift_out[12]       ; Clk                            ; 19.248 ; 19.248 ; Fall       ; Clk                            ;
;  Shift_out[13]       ; Clk                            ; 20.410 ; 20.410 ; Fall       ; Clk                            ;
;  Shift_out[14]       ; Clk                            ; 20.271 ; 20.271 ; Fall       ; Clk                            ;
;  Shift_out[15]       ; Clk                            ; 19.347 ; 19.347 ; Fall       ; Clk                            ;
;  Shift_out[16]       ; Clk                            ; 20.543 ; 20.543 ; Fall       ; Clk                            ;
;  Shift_out[17]       ; Clk                            ; 20.437 ; 20.437 ; Fall       ; Clk                            ;
;  Shift_out[18]       ; Clk                            ; 20.125 ; 20.125 ; Fall       ; Clk                            ;
;  Shift_out[19]       ; Clk                            ; 20.836 ; 20.836 ; Fall       ; Clk                            ;
;  Shift_out[20]       ; Clk                            ; 20.811 ; 20.811 ; Fall       ; Clk                            ;
;  Shift_out[21]       ; Clk                            ; 19.702 ; 19.702 ; Fall       ; Clk                            ;
;  Shift_out[22]       ; Clk                            ; 20.861 ; 20.861 ; Fall       ; Clk                            ;
;  Shift_out[23]       ; Clk                            ; 20.251 ; 20.251 ; Fall       ; Clk                            ;
;  Shift_out[24]       ; Clk                            ; 20.079 ; 20.079 ; Fall       ; Clk                            ;
;  Shift_out[25]       ; Clk                            ; 20.345 ; 20.345 ; Fall       ; Clk                            ;
;  Shift_out[26]       ; Clk                            ; 19.371 ; 19.371 ; Fall       ; Clk                            ;
;  Shift_out[27]       ; Clk                            ; 20.915 ; 20.915 ; Fall       ; Clk                            ;
;  Shift_out[28]       ; Clk                            ; 19.110 ; 19.110 ; Fall       ; Clk                            ;
;  Shift_out[29]       ; Clk                            ; 19.649 ; 19.649 ; Fall       ; Clk                            ;
;  Shift_out[30]       ; Clk                            ; 19.265 ; 19.265 ; Fall       ; Clk                            ;
;  Shift_out[31]       ; Clk                            ; 19.571 ; 19.571 ; Fall       ; Clk                            ;
; Zero                 ; Clk                            ; 19.871 ; 19.871 ; Fall       ; Clk                            ;
; ALUShift_out[*]      ; Controller:controller|state.S0 ; 21.727 ; 21.727 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[0]     ; Controller:controller|state.S0 ; 19.890 ; 19.890 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[1]     ; Controller:controller|state.S0 ; 19.410 ; 19.410 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[2]     ; Controller:controller|state.S0 ; 20.548 ; 20.548 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[3]     ; Controller:controller|state.S0 ; 20.293 ; 20.293 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[4]     ; Controller:controller|state.S0 ; 21.727 ; 21.727 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[5]     ; Controller:controller|state.S0 ; 20.112 ; 20.112 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[6]     ; Controller:controller|state.S0 ; 19.782 ; 19.782 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[7]     ; Controller:controller|state.S0 ; 20.768 ; 20.768 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[8]     ; Controller:controller|state.S0 ; 18.675 ; 18.675 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[9]     ; Controller:controller|state.S0 ; 19.049 ; 19.049 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[10]    ; Controller:controller|state.S0 ; 20.491 ; 20.491 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[11]    ; Controller:controller|state.S0 ; 20.306 ; 20.306 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[12]    ; Controller:controller|state.S0 ; 19.057 ; 19.057 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[13]    ; Controller:controller|state.S0 ; 19.109 ; 19.109 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[14]    ; Controller:controller|state.S0 ; 18.983 ; 18.983 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[15]    ; Controller:controller|state.S0 ; 20.587 ; 20.587 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[16]    ; Controller:controller|state.S0 ; 19.899 ; 19.899 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[17]    ; Controller:controller|state.S0 ; 19.500 ; 19.500 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[18]    ; Controller:controller|state.S0 ; 18.696 ; 18.696 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[19]    ; Controller:controller|state.S0 ; 20.354 ; 20.354 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[20]    ; Controller:controller|state.S0 ; 20.241 ; 20.241 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[21]    ; Controller:controller|state.S0 ; 20.118 ; 20.118 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[22]    ; Controller:controller|state.S0 ; 20.678 ; 20.678 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[23]    ; Controller:controller|state.S0 ; 20.172 ; 20.172 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[24]    ; Controller:controller|state.S0 ; 19.253 ; 19.253 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[25]    ; Controller:controller|state.S0 ; 18.562 ; 18.562 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[26]    ; Controller:controller|state.S0 ; 20.383 ; 20.383 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[27]    ; Controller:controller|state.S0 ; 18.745 ; 18.745 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[28]    ; Controller:controller|state.S0 ; 20.616 ; 20.616 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[29]    ; Controller:controller|state.S0 ; 20.457 ; 20.457 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[30]    ; Controller:controller|state.S0 ; 20.169 ; 20.169 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[31]    ; Controller:controller|state.S0 ; 19.411 ; 19.411 ; Rise       ; Controller:controller|state.S0 ;
; ALU_out[*]           ; Controller:controller|state.S0 ; 20.982 ; 20.982 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[0]          ; Controller:controller|state.S0 ; 19.973 ; 19.973 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[1]          ; Controller:controller|state.S0 ; 19.230 ; 19.230 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[2]          ; Controller:controller|state.S0 ; 18.718 ; 18.718 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[3]          ; Controller:controller|state.S0 ; 20.707 ; 20.707 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[4]          ; Controller:controller|state.S0 ; 20.773 ; 20.773 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[5]          ; Controller:controller|state.S0 ; 19.075 ; 19.075 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[6]          ; Controller:controller|state.S0 ; 19.145 ; 19.145 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[7]          ; Controller:controller|state.S0 ; 18.042 ; 18.042 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[8]          ; Controller:controller|state.S0 ; 19.619 ; 19.619 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[9]          ; Controller:controller|state.S0 ; 17.012 ; 17.012 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[10]         ; Controller:controller|state.S0 ; 18.090 ; 18.090 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[11]         ; Controller:controller|state.S0 ; 17.874 ; 17.874 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[12]         ; Controller:controller|state.S0 ; 17.711 ; 17.711 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[13]         ; Controller:controller|state.S0 ; 17.096 ; 17.096 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[14]         ; Controller:controller|state.S0 ; 16.542 ; 16.542 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[15]         ; Controller:controller|state.S0 ; 18.901 ; 18.901 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[16]         ; Controller:controller|state.S0 ; 18.425 ; 18.425 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[17]         ; Controller:controller|state.S0 ; 18.364 ; 18.364 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[18]         ; Controller:controller|state.S0 ; 17.993 ; 17.993 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[19]         ; Controller:controller|state.S0 ; 17.376 ; 17.376 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[20]         ; Controller:controller|state.S0 ; 18.182 ; 18.182 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[21]         ; Controller:controller|state.S0 ; 17.880 ; 17.880 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[22]         ; Controller:controller|state.S0 ; 18.098 ; 18.098 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[23]         ; Controller:controller|state.S0 ; 18.045 ; 18.045 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[24]         ; Controller:controller|state.S0 ; 19.362 ; 19.362 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[25]         ; Controller:controller|state.S0 ; 18.452 ; 18.452 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[26]         ; Controller:controller|state.S0 ; 18.977 ; 18.977 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[27]         ; Controller:controller|state.S0 ; 17.983 ; 17.983 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[28]         ; Controller:controller|state.S0 ; 20.982 ; 20.982 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[29]         ; Controller:controller|state.S0 ; 17.145 ; 17.145 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[30]         ; Controller:controller|state.S0 ; 17.678 ; 17.678 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[31]         ; Controller:controller|state.S0 ; 18.300 ; 18.300 ; Rise       ; Controller:controller|state.S0 ;
; B_in[*]              ; Controller:controller|state.S0 ; 14.040 ; 14.040 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[0]             ; Controller:controller|state.S0 ; 10.804 ; 10.804 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[1]             ; Controller:controller|state.S0 ; 12.524 ; 12.524 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[2]             ; Controller:controller|state.S0 ; 10.059 ; 10.059 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[3]             ; Controller:controller|state.S0 ; 11.056 ; 11.056 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[4]             ; Controller:controller|state.S0 ; 11.280 ; 11.280 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[5]             ; Controller:controller|state.S0 ; 11.529 ; 11.529 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[6]             ; Controller:controller|state.S0 ; 11.097 ; 11.097 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[7]             ; Controller:controller|state.S0 ; 10.852 ; 10.852 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[8]             ; Controller:controller|state.S0 ; 11.867 ; 11.867 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[9]             ; Controller:controller|state.S0 ; 12.123 ; 12.123 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[10]            ; Controller:controller|state.S0 ; 10.750 ; 10.750 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[11]            ; Controller:controller|state.S0 ; 11.982 ; 11.982 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[12]            ; Controller:controller|state.S0 ; 11.241 ; 11.241 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[13]            ; Controller:controller|state.S0 ; 12.308 ; 12.308 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[14]            ; Controller:controller|state.S0 ; 10.162 ; 10.162 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[15]            ; Controller:controller|state.S0 ; 10.787 ; 10.787 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[16]            ; Controller:controller|state.S0 ; 10.466 ; 10.466 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[17]            ; Controller:controller|state.S0 ; 10.760 ; 10.760 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[18]            ; Controller:controller|state.S0 ; 12.111 ; 12.111 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[19]            ; Controller:controller|state.S0 ; 11.805 ; 11.805 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[20]            ; Controller:controller|state.S0 ; 11.144 ; 11.144 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[21]            ; Controller:controller|state.S0 ; 13.030 ; 13.030 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[22]            ; Controller:controller|state.S0 ; 14.040 ; 14.040 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[23]            ; Controller:controller|state.S0 ; 11.388 ; 11.388 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[24]            ; Controller:controller|state.S0 ; 12.225 ; 12.225 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[25]            ; Controller:controller|state.S0 ; 13.460 ; 13.460 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[26]            ; Controller:controller|state.S0 ; 12.305 ; 12.305 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[27]            ; Controller:controller|state.S0 ; 13.351 ; 13.351 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[28]            ; Controller:controller|state.S0 ; 12.639 ; 12.639 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[29]            ; Controller:controller|state.S0 ; 13.606 ; 13.606 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[30]            ; Controller:controller|state.S0 ; 13.181 ; 13.181 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[31]            ; Controller:controller|state.S0 ; 12.373 ; 12.373 ; Rise       ; Controller:controller|state.S0 ;
; Less                 ; Controller:controller|state.S0 ; 16.791 ; 16.791 ; Rise       ; Controller:controller|state.S0 ;
; Overflow             ; Controller:controller|state.S0 ; 17.531 ; 17.531 ; Rise       ; Controller:controller|state.S0 ;
; PC_in[*]             ; Controller:controller|state.S0 ; 21.843 ; 21.843 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[0]            ; Controller:controller|state.S0 ; 20.506 ; 20.506 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[1]            ; Controller:controller|state.S0 ; 21.416 ; 21.416 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[2]            ; Controller:controller|state.S0 ; 18.819 ; 18.819 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[3]            ; Controller:controller|state.S0 ; 21.843 ; 21.843 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[4]            ; Controller:controller|state.S0 ; 21.491 ; 21.491 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[5]            ; Controller:controller|state.S0 ; 21.722 ; 21.722 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[6]            ; Controller:controller|state.S0 ; 21.608 ; 21.608 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[7]            ; Controller:controller|state.S0 ; 21.580 ; 21.580 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[8]            ; Controller:controller|state.S0 ; 20.727 ; 20.727 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[9]            ; Controller:controller|state.S0 ; 19.822 ; 19.822 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[10]           ; Controller:controller|state.S0 ; 20.575 ; 20.575 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[11]           ; Controller:controller|state.S0 ; 20.586 ; 20.586 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[12]           ; Controller:controller|state.S0 ; 21.263 ; 21.263 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[13]           ; Controller:controller|state.S0 ; 19.797 ; 19.797 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[14]           ; Controller:controller|state.S0 ; 19.748 ; 19.748 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[15]           ; Controller:controller|state.S0 ; 21.225 ; 21.225 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[16]           ; Controller:controller|state.S0 ; 21.768 ; 21.768 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[17]           ; Controller:controller|state.S0 ; 20.370 ; 20.370 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[18]           ; Controller:controller|state.S0 ; 19.391 ; 19.391 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[19]           ; Controller:controller|state.S0 ; 21.036 ; 21.036 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[20]           ; Controller:controller|state.S0 ; 21.784 ; 21.784 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[21]           ; Controller:controller|state.S0 ; 19.716 ; 19.716 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[22]           ; Controller:controller|state.S0 ; 21.366 ; 21.366 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[23]           ; Controller:controller|state.S0 ; 20.753 ; 20.753 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[24]           ; Controller:controller|state.S0 ; 19.909 ; 19.909 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[25]           ; Controller:controller|state.S0 ; 21.106 ; 21.106 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[26]           ; Controller:controller|state.S0 ; 19.910 ; 19.910 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[27]           ; Controller:controller|state.S0 ; 19.523 ; 19.523 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[28]           ; Controller:controller|state.S0 ; 21.610 ; 21.610 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[29]           ; Controller:controller|state.S0 ; 20.064 ; 20.064 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[30]           ; Controller:controller|state.S0 ; 19.704 ; 19.704 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[31]           ; Controller:controller|state.S0 ; 20.372 ; 20.372 ; Rise       ; Controller:controller|state.S0 ;
; PC_write_en          ; Controller:controller|state.S0 ; 18.416 ; 18.416 ; Rise       ; Controller:controller|state.S0 ;
; RegDt0               ; Controller:controller|state.S0 ; 7.756  ; 7.756  ; Rise       ; Controller:controller|state.S0 ;
; Reg_data_shift[*]    ; Controller:controller|state.S0 ; 17.563 ; 17.563 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S0 ; 15.786 ; 15.786 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S0 ; 14.786 ; 14.786 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S0 ; 16.158 ; 16.158 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S0 ; 15.900 ; 15.900 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S0 ; 14.885 ; 14.885 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S0 ; 14.320 ; 14.320 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S0 ; 13.618 ; 13.618 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S0 ; 15.827 ; 15.827 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S0 ; 14.750 ; 14.750 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S0 ; 14.823 ; 14.823 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S0 ; 14.928 ; 14.928 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S0 ; 13.965 ; 13.965 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S0 ; 14.493 ; 14.493 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S0 ; 13.755 ; 13.755 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S0 ; 14.706 ; 14.706 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S0 ; 15.584 ; 15.584 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S0 ; 13.942 ; 13.942 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S0 ; 15.997 ; 15.997 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S0 ; 15.045 ; 15.045 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S0 ; 17.416 ; 17.416 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S0 ; 13.680 ; 13.680 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S0 ; 15.420 ; 15.420 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S0 ; 14.503 ; 14.503 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S0 ; 16.062 ; 16.062 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S0 ; 16.649 ; 16.649 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S0 ; 15.199 ; 15.199 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S0 ; 16.122 ; 16.122 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S0 ; 16.234 ; 16.234 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S0 ; 14.097 ; 14.097 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S0 ; 15.168 ; 15.168 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S0 ; 17.018 ; 17.018 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S0 ; 17.563 ; 17.563 ; Rise       ; Controller:controller|state.S0 ;
; Rt_addr[*]           ; Controller:controller|state.S0 ; 8.251  ; 8.251  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[0]          ; Controller:controller|state.S0 ; 7.837  ; 7.837  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[1]          ; Controller:controller|state.S0 ; 7.974  ; 7.974  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[2]          ; Controller:controller|state.S0 ; 8.251  ; 8.251  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[3]          ; Controller:controller|state.S0 ; 8.057  ; 8.057  ; Rise       ; Controller:controller|state.S0 ;
; Rt_out[*]            ; Controller:controller|state.S0 ; 13.440 ; 13.440 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[0]           ; Controller:controller|state.S0 ; 11.298 ; 11.298 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[1]           ; Controller:controller|state.S0 ; 11.331 ; 11.331 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[2]           ; Controller:controller|state.S0 ; 10.469 ; 10.469 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[3]           ; Controller:controller|state.S0 ; 10.598 ; 10.598 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[4]           ; Controller:controller|state.S0 ; 10.728 ; 10.728 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[5]           ; Controller:controller|state.S0 ; 10.047 ; 10.047 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[6]           ; Controller:controller|state.S0 ; 11.225 ; 11.225 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[7]           ; Controller:controller|state.S0 ; 10.588 ; 10.588 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[8]           ; Controller:controller|state.S0 ; 10.490 ; 10.490 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[9]           ; Controller:controller|state.S0 ; 10.596 ; 10.596 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[10]          ; Controller:controller|state.S0 ; 10.659 ; 10.659 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[11]          ; Controller:controller|state.S0 ; 11.085 ; 11.085 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[12]          ; Controller:controller|state.S0 ; 13.157 ; 13.157 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[13]          ; Controller:controller|state.S0 ; 10.707 ; 10.707 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[14]          ; Controller:controller|state.S0 ; 9.107  ; 9.107  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[15]          ; Controller:controller|state.S0 ; 13.440 ; 13.440 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[16]          ; Controller:controller|state.S0 ; 10.444 ; 10.444 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[17]          ; Controller:controller|state.S0 ; 13.437 ; 13.437 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[18]          ; Controller:controller|state.S0 ; 9.905  ; 9.905  ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[19]          ; Controller:controller|state.S0 ; 13.147 ; 13.147 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[20]          ; Controller:controller|state.S0 ; 10.620 ; 10.620 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[21]          ; Controller:controller|state.S0 ; 13.437 ; 13.437 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[22]          ; Controller:controller|state.S0 ; 11.228 ; 11.228 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[23]          ; Controller:controller|state.S0 ; 12.825 ; 12.825 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[24]          ; Controller:controller|state.S0 ; 11.617 ; 11.617 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[25]          ; Controller:controller|state.S0 ; 12.774 ; 12.774 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[26]          ; Controller:controller|state.S0 ; 12.823 ; 12.823 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[27]          ; Controller:controller|state.S0 ; 10.841 ; 10.841 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[28]          ; Controller:controller|state.S0 ; 11.756 ; 11.756 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[29]          ; Controller:controller|state.S0 ; 13.124 ; 13.124 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[30]          ; Controller:controller|state.S0 ; 10.429 ; 10.429 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[31]          ; Controller:controller|state.S0 ; 12.757 ; 12.757 ; Rise       ; Controller:controller|state.S0 ;
; Shift_out[*]         ; Controller:controller|state.S0 ; 19.684 ; 19.684 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[0]        ; Controller:controller|state.S0 ; 16.996 ; 16.996 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[1]        ; Controller:controller|state.S0 ; 18.189 ; 18.189 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[2]        ; Controller:controller|state.S0 ; 17.291 ; 17.291 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[3]        ; Controller:controller|state.S0 ; 17.682 ; 17.682 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[4]        ; Controller:controller|state.S0 ; 17.282 ; 17.282 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[5]        ; Controller:controller|state.S0 ; 17.450 ; 17.450 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[6]        ; Controller:controller|state.S0 ; 16.643 ; 16.643 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[7]        ; Controller:controller|state.S0 ; 17.207 ; 17.207 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[8]        ; Controller:controller|state.S0 ; 18.877 ; 18.877 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[9]        ; Controller:controller|state.S0 ; 19.684 ; 19.684 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[10]       ; Controller:controller|state.S0 ; 16.474 ; 16.474 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[11]       ; Controller:controller|state.S0 ; 18.326 ; 18.326 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[12]       ; Controller:controller|state.S0 ; 17.680 ; 17.680 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[13]       ; Controller:controller|state.S0 ; 18.987 ; 18.987 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[14]       ; Controller:controller|state.S0 ; 18.660 ; 18.660 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[15]       ; Controller:controller|state.S0 ; 17.924 ; 17.924 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[16]       ; Controller:controller|state.S0 ; 18.406 ; 18.406 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[17]       ; Controller:controller|state.S0 ; 18.636 ; 18.636 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[18]       ; Controller:controller|state.S0 ; 18.417 ; 18.417 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[19]       ; Controller:controller|state.S0 ; 19.368 ; 19.368 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[20]       ; Controller:controller|state.S0 ; 18.948 ; 18.948 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[21]       ; Controller:controller|state.S0 ; 18.193 ; 18.193 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[22]       ; Controller:controller|state.S0 ; 18.777 ; 18.777 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[23]       ; Controller:controller|state.S0 ; 18.828 ; 18.828 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[24]       ; Controller:controller|state.S0 ; 18.397 ; 18.397 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[25]       ; Controller:controller|state.S0 ; 18.922 ; 18.922 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[26]       ; Controller:controller|state.S0 ; 17.781 ; 17.781 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[27]       ; Controller:controller|state.S0 ; 19.492 ; 19.492 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[28]       ; Controller:controller|state.S0 ; 17.542 ; 17.542 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[29]       ; Controller:controller|state.S0 ; 18.226 ; 18.226 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[30]       ; Controller:controller|state.S0 ; 17.834 ; 17.834 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[31]       ; Controller:controller|state.S0 ; 18.148 ; 18.148 ; Rise       ; Controller:controller|state.S0 ;
; Zero                 ; Controller:controller|state.S0 ; 18.407 ; 18.407 ; Rise       ; Controller:controller|state.S0 ;
; state[*]             ; Controller:controller|state.S0 ; 9.123  ;        ; Rise       ; Controller:controller|state.S0 ;
;  state[0]            ; Controller:controller|state.S0 ; 9.123  ;        ; Rise       ; Controller:controller|state.S0 ;
; state[*]             ; Controller:controller|state.S0 ;        ; 9.123  ; Fall       ; Controller:controller|state.S0 ;
;  state[0]            ; Controller:controller|state.S0 ;        ; 9.123  ; Fall       ; Controller:controller|state.S0 ;
; ALUShift_out[*]      ; Controller:controller|state.S6 ; 27.979 ; 27.979 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[0]     ; Controller:controller|state.S6 ; 26.233 ; 26.233 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[1]     ; Controller:controller|state.S6 ; 25.648 ; 25.648 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[2]     ; Controller:controller|state.S6 ; 26.544 ; 26.544 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[3]     ; Controller:controller|state.S6 ; 25.943 ; 25.943 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[4]     ; Controller:controller|state.S6 ; 27.979 ; 27.979 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[5]     ; Controller:controller|state.S6 ; 25.869 ; 25.869 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[6]     ; Controller:controller|state.S6 ; 20.230 ; 20.230 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[7]     ; Controller:controller|state.S6 ; 21.216 ; 21.216 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[8]     ; Controller:controller|state.S6 ; 18.980 ; 18.980 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[9]     ; Controller:controller|state.S6 ; 18.843 ; 18.843 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[10]    ; Controller:controller|state.S6 ; 20.939 ; 20.939 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[11]    ; Controller:controller|state.S6 ; 20.147 ; 20.147 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[12]    ; Controller:controller|state.S6 ; 18.596 ; 18.596 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[13]    ; Controller:controller|state.S6 ; 18.519 ; 18.519 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[14]    ; Controller:controller|state.S6 ; 18.911 ; 18.911 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[15]    ; Controller:controller|state.S6 ; 20.628 ; 20.628 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[16]    ; Controller:controller|state.S6 ; 20.347 ; 20.347 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[17]    ; Controller:controller|state.S6 ; 19.948 ; 19.948 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[18]    ; Controller:controller|state.S6 ; 19.144 ; 19.144 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[19]    ; Controller:controller|state.S6 ; 20.802 ; 20.802 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[20]    ; Controller:controller|state.S6 ; 20.689 ; 20.689 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[21]    ; Controller:controller|state.S6 ; 20.150 ; 20.150 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[22]    ; Controller:controller|state.S6 ; 21.126 ; 21.126 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[23]    ; Controller:controller|state.S6 ; 20.620 ; 20.620 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[24]    ; Controller:controller|state.S6 ; 19.701 ; 19.701 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[25]    ; Controller:controller|state.S6 ; 18.871 ; 18.871 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[26]    ; Controller:controller|state.S6 ; 20.831 ; 20.831 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[27]    ; Controller:controller|state.S6 ; 19.136 ; 19.136 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[28]    ; Controller:controller|state.S6 ; 21.064 ; 21.064 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[29]    ; Controller:controller|state.S6 ; 20.655 ; 20.655 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[30]    ; Controller:controller|state.S6 ; 20.617 ; 20.617 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[31]    ; Controller:controller|state.S6 ; 19.859 ; 19.859 ; Rise       ; Controller:controller|state.S6 ;
; ALU_SrcA             ; Controller:controller|state.S6 ; 10.827 ; 10.827 ; Rise       ; Controller:controller|state.S6 ;
; ALU_SrcB[*]          ; Controller:controller|state.S6 ; 10.893 ; 10.893 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[0]         ; Controller:controller|state.S6 ; 9.816  ; 9.816  ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[1]         ; Controller:controller|state.S6 ; 10.893 ; 10.893 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[2]         ; Controller:controller|state.S6 ; 9.399  ; 9.399  ; Rise       ; Controller:controller|state.S6 ;
; ALU_op[*]            ; Controller:controller|state.S6 ; 10.823 ; 10.823 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[0]           ; Controller:controller|state.S6 ; 10.477 ; 10.477 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[1]           ; Controller:controller|state.S6 ; 10.823 ; 10.823 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[2]           ; Controller:controller|state.S6 ; 10.607 ; 10.607 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[3]           ; Controller:controller|state.S6 ; 10.193 ; 10.193 ; Rise       ; Controller:controller|state.S6 ;
; ALU_out[*]           ; Controller:controller|state.S6 ; 27.505 ; 27.505 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[0]          ; Controller:controller|state.S6 ; 27.505 ; 27.505 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[1]          ; Controller:controller|state.S6 ; 25.468 ; 25.468 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[2]          ; Controller:controller|state.S6 ; 24.714 ; 24.714 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[3]          ; Controller:controller|state.S6 ; 26.357 ; 26.357 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[4]          ; Controller:controller|state.S6 ; 27.025 ; 27.025 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[5]          ; Controller:controller|state.S6 ; 24.832 ; 24.832 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[6]          ; Controller:controller|state.S6 ; 19.593 ; 19.593 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[7]          ; Controller:controller|state.S6 ; 18.490 ; 18.490 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[8]          ; Controller:controller|state.S6 ; 20.067 ; 20.067 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[9]          ; Controller:controller|state.S6 ; 17.460 ; 17.460 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[10]         ; Controller:controller|state.S6 ; 18.538 ; 18.538 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[11]         ; Controller:controller|state.S6 ; 18.322 ; 18.322 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[12]         ; Controller:controller|state.S6 ; 18.159 ; 18.159 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[13]         ; Controller:controller|state.S6 ; 17.544 ; 17.544 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[14]         ; Controller:controller|state.S6 ; 16.990 ; 16.990 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[15]         ; Controller:controller|state.S6 ; 19.349 ; 19.349 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[16]         ; Controller:controller|state.S6 ; 18.873 ; 18.873 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[17]         ; Controller:controller|state.S6 ; 18.812 ; 18.812 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[18]         ; Controller:controller|state.S6 ; 18.441 ; 18.441 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[19]         ; Controller:controller|state.S6 ; 17.824 ; 17.824 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[20]         ; Controller:controller|state.S6 ; 18.630 ; 18.630 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[21]         ; Controller:controller|state.S6 ; 18.328 ; 18.328 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[22]         ; Controller:controller|state.S6 ; 18.546 ; 18.546 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[23]         ; Controller:controller|state.S6 ; 18.493 ; 18.493 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[24]         ; Controller:controller|state.S6 ; 19.810 ; 19.810 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[25]         ; Controller:controller|state.S6 ; 18.900 ; 18.900 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[26]         ; Controller:controller|state.S6 ; 19.425 ; 19.425 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[27]         ; Controller:controller|state.S6 ; 18.431 ; 18.431 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[28]         ; Controller:controller|state.S6 ; 21.430 ; 21.430 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[29]         ; Controller:controller|state.S6 ; 17.593 ; 17.593 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[30]         ; Controller:controller|state.S6 ; 18.126 ; 18.126 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[31]         ; Controller:controller|state.S6 ; 18.748 ; 18.748 ; Rise       ; Controller:controller|state.S6 ;
; A_in[*]              ; Controller:controller|state.S6 ; 12.951 ; 12.951 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[0]             ; Controller:controller|state.S6 ; 11.255 ; 11.255 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[1]             ; Controller:controller|state.S6 ; 11.792 ; 11.792 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[2]             ; Controller:controller|state.S6 ; 10.873 ; 10.873 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[3]             ; Controller:controller|state.S6 ; 11.537 ; 11.537 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[4]             ; Controller:controller|state.S6 ; 11.606 ; 11.606 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[5]             ; Controller:controller|state.S6 ; 12.385 ; 12.385 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[6]             ; Controller:controller|state.S6 ; 11.944 ; 11.944 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[7]             ; Controller:controller|state.S6 ; 11.598 ; 11.598 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[8]             ; Controller:controller|state.S6 ; 11.483 ; 11.483 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[9]             ; Controller:controller|state.S6 ; 11.043 ; 11.043 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[10]            ; Controller:controller|state.S6 ; 11.186 ; 11.186 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[11]            ; Controller:controller|state.S6 ; 11.981 ; 11.981 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[12]            ; Controller:controller|state.S6 ; 11.677 ; 11.677 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[13]            ; Controller:controller|state.S6 ; 10.846 ; 10.846 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[14]            ; Controller:controller|state.S6 ; 12.072 ; 12.072 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[15]            ; Controller:controller|state.S6 ; 11.971 ; 11.971 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[16]            ; Controller:controller|state.S6 ; 11.177 ; 11.177 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[17]            ; Controller:controller|state.S6 ; 12.951 ; 12.951 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[18]            ; Controller:controller|state.S6 ; 10.379 ; 10.379 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[19]            ; Controller:controller|state.S6 ; 12.500 ; 12.500 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[20]            ; Controller:controller|state.S6 ; 11.072 ; 11.072 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[21]            ; Controller:controller|state.S6 ; 11.141 ; 11.141 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[22]            ; Controller:controller|state.S6 ; 10.808 ; 10.808 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[23]            ; Controller:controller|state.S6 ; 10.444 ; 10.444 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[24]            ; Controller:controller|state.S6 ; 12.079 ; 12.079 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[25]            ; Controller:controller|state.S6 ; 10.975 ; 10.975 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[26]            ; Controller:controller|state.S6 ; 10.916 ; 10.916 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[27]            ; Controller:controller|state.S6 ; 11.767 ; 11.767 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[28]            ; Controller:controller|state.S6 ; 11.300 ; 11.300 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[29]            ; Controller:controller|state.S6 ; 10.827 ; 10.827 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[30]            ; Controller:controller|state.S6 ; 11.369 ; 11.369 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[31]            ; Controller:controller|state.S6 ; 11.095 ; 11.095 ; Rise       ; Controller:controller|state.S6 ;
; Addreg_write_en      ; Controller:controller|state.S6 ; 10.145 ; 10.145 ; Rise       ; Controller:controller|state.S6 ;
; B_in[*]              ; Controller:controller|state.S6 ; 14.184 ; 14.184 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[0]             ; Controller:controller|state.S6 ; 11.507 ; 11.507 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[1]             ; Controller:controller|state.S6 ; 13.187 ; 13.187 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[2]             ; Controller:controller|state.S6 ; 10.507 ; 10.507 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[3]             ; Controller:controller|state.S6 ; 11.720 ; 11.720 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[4]             ; Controller:controller|state.S6 ; 11.977 ; 11.977 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[5]             ; Controller:controller|state.S6 ; 13.260 ; 13.260 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[6]             ; Controller:controller|state.S6 ; 11.677 ; 11.677 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[7]             ; Controller:controller|state.S6 ; 11.508 ; 11.508 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[8]             ; Controller:controller|state.S6 ; 12.043 ; 12.043 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[9]             ; Controller:controller|state.S6 ; 12.571 ; 12.571 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[10]            ; Controller:controller|state.S6 ; 11.458 ; 11.458 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[11]            ; Controller:controller|state.S6 ; 12.522 ; 12.522 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[12]            ; Controller:controller|state.S6 ; 12.334 ; 12.334 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[13]            ; Controller:controller|state.S6 ; 12.955 ; 12.955 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[14]            ; Controller:controller|state.S6 ; 11.992 ; 11.992 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[15]            ; Controller:controller|state.S6 ; 11.640 ; 11.640 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[16]            ; Controller:controller|state.S6 ; 11.406 ; 11.406 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[17]            ; Controller:controller|state.S6 ; 11.561 ; 11.561 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[18]            ; Controller:controller|state.S6 ; 12.617 ; 12.617 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[19]            ; Controller:controller|state.S6 ; 12.684 ; 12.684 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[20]            ; Controller:controller|state.S6 ; 11.667 ; 11.667 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[21]            ; Controller:controller|state.S6 ; 13.837 ; 13.837 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[22]            ; Controller:controller|state.S6 ; 14.184 ; 14.184 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[23]            ; Controller:controller|state.S6 ; 12.268 ; 12.268 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[24]            ; Controller:controller|state.S6 ; 12.132 ; 12.132 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[25]            ; Controller:controller|state.S6 ; 13.424 ; 13.424 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[26]            ; Controller:controller|state.S6 ; 11.775 ; 11.775 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[27]            ; Controller:controller|state.S6 ; 13.010 ; 13.010 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[28]            ; Controller:controller|state.S6 ; 12.486 ; 12.486 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[29]            ; Controller:controller|state.S6 ; 12.741 ; 12.741 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[30]            ; Controller:controller|state.S6 ; 12.954 ; 12.954 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[31]            ; Controller:controller|state.S6 ; 12.665 ; 12.665 ; Rise       ; Controller:controller|state.S6 ;
; Ex_top               ; Controller:controller|state.S6 ; 9.824  ; 9.824  ; Rise       ; Controller:controller|state.S6 ;
; IR_write_en          ; Controller:controller|state.S6 ; 10.740 ; 10.740 ; Rise       ; Controller:controller|state.S6 ;
; IorD                 ; Controller:controller|state.S6 ; 10.981 ; 10.981 ; Rise       ; Controller:controller|state.S6 ;
; Less                 ; Controller:controller|state.S6 ; 17.239 ; 17.239 ; Rise       ; Controller:controller|state.S6 ;
; Mem_addr_in[*]       ; Controller:controller|state.S6 ; 14.763 ; 14.763 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[0]      ; Controller:controller|state.S6 ; 12.316 ; 12.316 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[1]      ; Controller:controller|state.S6 ; 13.076 ; 13.076 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[2]      ; Controller:controller|state.S6 ; 10.849 ; 10.849 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[3]      ; Controller:controller|state.S6 ; 9.889  ; 9.889  ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[4]      ; Controller:controller|state.S6 ; 10.856 ; 10.856 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[5]      ; Controller:controller|state.S6 ; 10.902 ; 10.902 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[6]      ; Controller:controller|state.S6 ; 11.176 ; 11.176 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[7]      ; Controller:controller|state.S6 ; 10.318 ; 10.318 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[8]      ; Controller:controller|state.S6 ; 11.450 ; 11.450 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[9]      ; Controller:controller|state.S6 ; 11.757 ; 11.757 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[10]     ; Controller:controller|state.S6 ; 11.395 ; 11.395 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[11]     ; Controller:controller|state.S6 ; 13.594 ; 13.594 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[12]     ; Controller:controller|state.S6 ; 10.412 ; 10.412 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[13]     ; Controller:controller|state.S6 ; 14.201 ; 14.201 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[14]     ; Controller:controller|state.S6 ; 12.513 ; 12.513 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[15]     ; Controller:controller|state.S6 ; 13.121 ; 13.121 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[16]     ; Controller:controller|state.S6 ; 12.741 ; 12.741 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[17]     ; Controller:controller|state.S6 ; 13.424 ; 13.424 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[18]     ; Controller:controller|state.S6 ; 13.858 ; 13.858 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[19]     ; Controller:controller|state.S6 ; 13.339 ; 13.339 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[20]     ; Controller:controller|state.S6 ; 11.764 ; 11.764 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[21]     ; Controller:controller|state.S6 ; 12.147 ; 12.147 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[22]     ; Controller:controller|state.S6 ; 14.763 ; 14.763 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[23]     ; Controller:controller|state.S6 ; 12.794 ; 12.794 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[24]     ; Controller:controller|state.S6 ; 12.722 ; 12.722 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[25]     ; Controller:controller|state.S6 ; 13.435 ; 13.435 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[26]     ; Controller:controller|state.S6 ; 13.271 ; 13.271 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[27]     ; Controller:controller|state.S6 ; 13.525 ; 13.525 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[28]     ; Controller:controller|state.S6 ; 12.778 ; 12.778 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[29]     ; Controller:controller|state.S6 ; 11.028 ; 11.028 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[30]     ; Controller:controller|state.S6 ; 14.205 ; 14.205 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[31]     ; Controller:controller|state.S6 ; 13.875 ; 13.875 ; Rise       ; Controller:controller|state.S6 ;
; Mem_byte_write[*]    ; Controller:controller|state.S6 ; 10.105 ; 10.105 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[0]   ; Controller:controller|state.S6 ; 10.105 ; 10.105 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[1]   ; Controller:controller|state.S6 ; 10.050 ; 10.050 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[2]   ; Controller:controller|state.S6 ; 10.090 ; 10.090 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[3]   ; Controller:controller|state.S6 ; 10.090 ; 10.090 ; Rise       ; Controller:controller|state.S6 ;
; Mem_data_out[*]      ; Controller:controller|state.S6 ; 20.969 ; 20.969 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[0]     ; Controller:controller|state.S6 ; 17.965 ; 17.965 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[1]     ; Controller:controller|state.S6 ; 15.763 ; 15.763 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[2]     ; Controller:controller|state.S6 ; 17.027 ; 17.027 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[3]     ; Controller:controller|state.S6 ; 16.886 ; 16.886 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[4]     ; Controller:controller|state.S6 ; 15.743 ; 15.743 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[5]     ; Controller:controller|state.S6 ; 17.366 ; 17.366 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[6]     ; Controller:controller|state.S6 ; 17.067 ; 17.067 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[7]     ; Controller:controller|state.S6 ; 15.628 ; 15.628 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[8]     ; Controller:controller|state.S6 ; 17.073 ; 17.073 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[9]     ; Controller:controller|state.S6 ; 17.673 ; 17.673 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[10]    ; Controller:controller|state.S6 ; 16.558 ; 16.558 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[11]    ; Controller:controller|state.S6 ; 16.747 ; 16.747 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[12]    ; Controller:controller|state.S6 ; 16.871 ; 16.871 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[13]    ; Controller:controller|state.S6 ; 16.534 ; 16.534 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[14]    ; Controller:controller|state.S6 ; 15.743 ; 15.743 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[15]    ; Controller:controller|state.S6 ; 17.067 ; 17.067 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[16]    ; Controller:controller|state.S6 ; 15.719 ; 15.719 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[17]    ; Controller:controller|state.S6 ; 16.391 ; 16.391 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[18]    ; Controller:controller|state.S6 ; 16.086 ; 16.086 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[19]    ; Controller:controller|state.S6 ; 16.845 ; 16.845 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[21]    ; Controller:controller|state.S6 ; 16.870 ; 16.870 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[22]    ; Controller:controller|state.S6 ; 15.675 ; 15.675 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[23]    ; Controller:controller|state.S6 ; 18.265 ; 18.265 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[24]    ; Controller:controller|state.S6 ; 17.493 ; 17.493 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[25]    ; Controller:controller|state.S6 ; 20.582 ; 20.582 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[26]    ; Controller:controller|state.S6 ; 18.003 ; 18.003 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[27]    ; Controller:controller|state.S6 ; 20.969 ; 20.969 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[28]    ; Controller:controller|state.S6 ; 19.475 ; 19.475 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[29]    ; Controller:controller|state.S6 ; 20.153 ; 20.153 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[30]    ; Controller:controller|state.S6 ; 18.726 ; 18.726 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[31]    ; Controller:controller|state.S6 ; 18.740 ; 18.740 ; Rise       ; Controller:controller|state.S6 ;
; Mem_data_shift[*]    ; Controller:controller|state.S6 ; 24.505 ; 24.505 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[0]   ; Controller:controller|state.S6 ; 20.871 ; 20.871 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[1]   ; Controller:controller|state.S6 ; 19.960 ; 19.960 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[2]   ; Controller:controller|state.S6 ; 20.288 ; 20.288 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[3]   ; Controller:controller|state.S6 ; 19.686 ; 19.686 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[4]   ; Controller:controller|state.S6 ; 20.774 ; 20.774 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[5]   ; Controller:controller|state.S6 ; 20.421 ; 20.421 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[6]   ; Controller:controller|state.S6 ; 19.721 ; 19.721 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[7]   ; Controller:controller|state.S6 ; 19.954 ; 19.954 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[8]   ; Controller:controller|state.S6 ; 24.505 ; 24.505 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[9]   ; Controller:controller|state.S6 ; 24.115 ; 24.115 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[10]  ; Controller:controller|state.S6 ; 22.526 ; 22.526 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[11]  ; Controller:controller|state.S6 ; 23.614 ; 23.614 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[12]  ; Controller:controller|state.S6 ; 23.037 ; 23.037 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[13]  ; Controller:controller|state.S6 ; 22.882 ; 22.882 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[14]  ; Controller:controller|state.S6 ; 22.638 ; 22.638 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[15]  ; Controller:controller|state.S6 ; 23.627 ; 23.627 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[16]  ; Controller:controller|state.S6 ; 24.093 ; 24.093 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[17]  ; Controller:controller|state.S6 ; 23.326 ; 23.326 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[18]  ; Controller:controller|state.S6 ; 21.030 ; 21.030 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[19]  ; Controller:controller|state.S6 ; 22.861 ; 22.861 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[20]  ; Controller:controller|state.S6 ; 22.144 ; 22.144 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[21]  ; Controller:controller|state.S6 ; 23.077 ; 23.077 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[22]  ; Controller:controller|state.S6 ; 23.546 ; 23.546 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[23]  ; Controller:controller|state.S6 ; 21.889 ; 21.889 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[24]  ; Controller:controller|state.S6 ; 22.989 ; 22.989 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[25]  ; Controller:controller|state.S6 ; 23.063 ; 23.063 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[26]  ; Controller:controller|state.S6 ; 20.934 ; 20.934 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[27]  ; Controller:controller|state.S6 ; 23.324 ; 23.324 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[28]  ; Controller:controller|state.S6 ; 21.926 ; 21.926 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[29]  ; Controller:controller|state.S6 ; 22.755 ; 22.755 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[30]  ; Controller:controller|state.S6 ; 21.887 ; 21.887 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[31]  ; Controller:controller|state.S6 ; 21.748 ; 21.748 ; Rise       ; Controller:controller|state.S6 ;
; MemtoReg[*]          ; Controller:controller|state.S6 ; 9.959  ; 9.959  ; Rise       ; Controller:controller|state.S6 ;
;  MemtoReg[0]         ; Controller:controller|state.S6 ; 9.959  ; 9.959  ; Rise       ; Controller:controller|state.S6 ;
; Overflow             ; Controller:controller|state.S6 ; 17.979 ; 17.979 ; Rise       ; Controller:controller|state.S6 ;
; PC_in[*]             ; Controller:controller|state.S6 ; 27.743 ; 27.743 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[0]            ; Controller:controller|state.S6 ; 27.246 ; 27.246 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[1]            ; Controller:controller|state.S6 ; 27.654 ; 27.654 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[2]            ; Controller:controller|state.S6 ; 24.815 ; 24.815 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[3]            ; Controller:controller|state.S6 ; 27.493 ; 27.493 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[4]            ; Controller:controller|state.S6 ; 27.743 ; 27.743 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[5]            ; Controller:controller|state.S6 ; 27.479 ; 27.479 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[6]            ; Controller:controller|state.S6 ; 22.056 ; 22.056 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[7]            ; Controller:controller|state.S6 ; 22.028 ; 22.028 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[8]            ; Controller:controller|state.S6 ; 21.032 ; 21.032 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[9]            ; Controller:controller|state.S6 ; 19.616 ; 19.616 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[10]           ; Controller:controller|state.S6 ; 21.023 ; 21.023 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[11]           ; Controller:controller|state.S6 ; 20.427 ; 20.427 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[12]           ; Controller:controller|state.S6 ; 20.802 ; 20.802 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[13]           ; Controller:controller|state.S6 ; 19.207 ; 19.207 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[14]           ; Controller:controller|state.S6 ; 19.676 ; 19.676 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[15]           ; Controller:controller|state.S6 ; 21.266 ; 21.266 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[16]           ; Controller:controller|state.S6 ; 22.216 ; 22.216 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[17]           ; Controller:controller|state.S6 ; 20.818 ; 20.818 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[18]           ; Controller:controller|state.S6 ; 19.839 ; 19.839 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[19]           ; Controller:controller|state.S6 ; 21.484 ; 21.484 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[20]           ; Controller:controller|state.S6 ; 22.232 ; 22.232 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[21]           ; Controller:controller|state.S6 ; 19.748 ; 19.748 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[22]           ; Controller:controller|state.S6 ; 21.814 ; 21.814 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[23]           ; Controller:controller|state.S6 ; 21.201 ; 21.201 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[24]           ; Controller:controller|state.S6 ; 20.357 ; 20.357 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[25]           ; Controller:controller|state.S6 ; 21.415 ; 21.415 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[26]           ; Controller:controller|state.S6 ; 20.358 ; 20.358 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[27]           ; Controller:controller|state.S6 ; 19.914 ; 19.914 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[28]           ; Controller:controller|state.S6 ; 22.058 ; 22.058 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[29]           ; Controller:controller|state.S6 ; 20.262 ; 20.262 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[30]           ; Controller:controller|state.S6 ; 20.152 ; 20.152 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[31]           ; Controller:controller|state.S6 ; 20.820 ; 20.820 ; Rise       ; Controller:controller|state.S6 ;
; PC_source[*]         ; Controller:controller|state.S6 ; 12.541 ; 12.541 ; Rise       ; Controller:controller|state.S6 ;
;  PC_source[0]        ; Controller:controller|state.S6 ; 12.541 ; 12.541 ; Rise       ; Controller:controller|state.S6 ;
;  PC_source[1]        ; Controller:controller|state.S6 ; 9.752  ; 9.752  ; Rise       ; Controller:controller|state.S6 ;
; PC_write_cond        ; Controller:controller|state.S6 ; 10.253 ; 10.253 ; Rise       ; Controller:controller|state.S6 ;
; PC_write_en          ; Controller:controller|state.S6 ; 18.864 ; 18.864 ; Rise       ; Controller:controller|state.S6 ;
; Rd_addr[*]           ; Controller:controller|state.S6 ; 13.360 ; 13.360 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[0]          ; Controller:controller|state.S6 ; 11.393 ; 11.393 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[1]          ; Controller:controller|state.S6 ; 11.309 ; 11.309 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[2]          ; Controller:controller|state.S6 ; 13.360 ; 13.360 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[3]          ; Controller:controller|state.S6 ; 12.046 ; 12.046 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[4]          ; Controller:controller|state.S6 ; 10.552 ; 10.552 ; Rise       ; Controller:controller|state.S6 ;
; Rd_in[*]             ; Controller:controller|state.S6 ; 26.218 ; 26.218 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[0]            ; Controller:controller|state.S6 ; 20.532 ; 20.532 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[1]            ; Controller:controller|state.S6 ; 20.724 ; 20.724 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[2]            ; Controller:controller|state.S6 ; 20.369 ; 20.369 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[3]            ; Controller:controller|state.S6 ; 20.571 ; 20.571 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[4]            ; Controller:controller|state.S6 ; 19.812 ; 19.812 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[5]            ; Controller:controller|state.S6 ; 20.540 ; 20.540 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[6]            ; Controller:controller|state.S6 ; 20.256 ; 20.256 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[7]            ; Controller:controller|state.S6 ; 22.072 ; 22.072 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[8]            ; Controller:controller|state.S6 ; 23.656 ; 23.656 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[9]            ; Controller:controller|state.S6 ; 26.218 ; 26.218 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[10]           ; Controller:controller|state.S6 ; 25.318 ; 25.318 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[11]           ; Controller:controller|state.S6 ; 25.054 ; 25.054 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[12]           ; Controller:controller|state.S6 ; 24.051 ; 24.051 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[13]           ; Controller:controller|state.S6 ; 25.567 ; 25.567 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[14]           ; Controller:controller|state.S6 ; 25.581 ; 25.581 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[15]           ; Controller:controller|state.S6 ; 24.081 ; 24.081 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[16]           ; Controller:controller|state.S6 ; 23.696 ; 23.696 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[17]           ; Controller:controller|state.S6 ; 24.971 ; 24.971 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[18]           ; Controller:controller|state.S6 ; 23.912 ; 23.912 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[19]           ; Controller:controller|state.S6 ; 21.645 ; 21.645 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[20]           ; Controller:controller|state.S6 ; 23.297 ; 23.297 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[21]           ; Controller:controller|state.S6 ; 22.819 ; 22.819 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[22]           ; Controller:controller|state.S6 ; 22.797 ; 22.797 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[23]           ; Controller:controller|state.S6 ; 22.926 ; 22.926 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[24]           ; Controller:controller|state.S6 ; 23.479 ; 23.479 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[25]           ; Controller:controller|state.S6 ; 23.435 ; 23.435 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[26]           ; Controller:controller|state.S6 ; 23.185 ; 23.185 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[27]           ; Controller:controller|state.S6 ; 24.799 ; 24.799 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[28]           ; Controller:controller|state.S6 ; 23.040 ; 23.040 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[29]           ; Controller:controller|state.S6 ; 25.362 ; 25.362 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[30]           ; Controller:controller|state.S6 ; 24.831 ; 24.831 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[31]           ; Controller:controller|state.S6 ; 22.886 ; 22.886 ; Rise       ; Controller:controller|state.S6 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S6 ; 12.513 ; 12.513 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S6 ; 12.233 ; 12.233 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S6 ; 12.463 ; 12.463 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S6 ; 12.263 ; 12.263 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S6 ; 12.513 ; 12.513 ; Rise       ; Controller:controller|state.S6 ;
; RegDst[*]            ; Controller:controller|state.S6 ; 10.316 ; 10.316 ; Rise       ; Controller:controller|state.S6 ;
;  RegDst[0]           ; Controller:controller|state.S6 ; 10.316 ; 10.316 ; Rise       ; Controller:controller|state.S6 ;
; Reg_data_shift[*]    ; Controller:controller|state.S6 ; 19.155 ; 19.155 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S6 ; 16.921 ; 16.921 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S6 ; 16.190 ; 16.190 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S6 ; 17.400 ; 17.400 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S6 ; 17.462 ; 17.462 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S6 ; 16.704 ; 16.704 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S6 ; 15.909 ; 15.909 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S6 ; 15.683 ; 15.683 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S6 ; 17.130 ; 17.130 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S6 ; 16.835 ; 16.835 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S6 ; 17.288 ; 17.288 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S6 ; 17.260 ; 17.260 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S6 ; 15.454 ; 15.454 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S6 ; 16.793 ; 16.793 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S6 ; 15.287 ; 15.287 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S6 ; 17.230 ; 17.230 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S6 ; 16.197 ; 16.197 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S6 ; 15.755 ; 15.755 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S6 ; 18.172 ; 18.172 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S6 ; 17.001 ; 17.001 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S6 ; 19.155 ; 19.155 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S6 ; 15.684 ; 15.684 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S6 ; 17.239 ; 17.239 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S6 ; 16.871 ; 16.871 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S6 ; 17.046 ; 17.046 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S6 ; 17.784 ; 17.784 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S6 ; 16.057 ; 16.057 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S6 ; 16.805 ; 16.805 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S6 ; 16.732 ; 16.732 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S6 ; 15.016 ; 15.016 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S6 ; 15.776 ; 15.776 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S6 ; 17.925 ; 17.925 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S6 ; 17.449 ; 17.449 ; Rise       ; Controller:controller|state.S6 ;
; Zero                 ; Controller:controller|state.S6 ; 18.855 ; 18.855 ; Rise       ; Controller:controller|state.S6 ;
; condition[*]         ; Controller:controller|state.S6 ; 9.783  ; 9.783  ; Rise       ; Controller:controller|state.S6 ;
;  condition[0]        ; Controller:controller|state.S6 ; 9.783  ; 9.783  ; Rise       ; Controller:controller|state.S6 ;
;  condition[1]        ; Controller:controller|state.S6 ; 9.783  ; 9.783  ; Rise       ; Controller:controller|state.S6 ;
; state[*]             ; Controller:controller|state.S6 ; 8.863  ; 9.909  ; Rise       ; Controller:controller|state.S6 ;
;  state[0]            ; Controller:controller|state.S6 ;        ; 9.909  ; Rise       ; Controller:controller|state.S6 ;
;  state[1]            ; Controller:controller|state.S6 ; 8.863  ;        ; Rise       ; Controller:controller|state.S6 ;
;  state[2]            ; Controller:controller|state.S6 ; 8.198  ;        ; Rise       ; Controller:controller|state.S6 ;
; ALUShift_Sel         ; Controller:controller|state.S6 ; 12.363 ; 12.363 ; Fall       ; Controller:controller|state.S6 ;
; ALUShift_out[*]      ; Controller:controller|state.S6 ; 19.936 ; 19.936 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[0]     ; Controller:controller|state.S6 ; 19.671 ; 19.671 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[1]     ; Controller:controller|state.S6 ; 18.734 ; 18.734 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[2]     ; Controller:controller|state.S6 ; 19.936 ; 19.936 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[3]     ; Controller:controller|state.S6 ; 18.117 ; 18.117 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[4]     ; Controller:controller|state.S6 ; 19.843 ; 19.843 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[5]     ; Controller:controller|state.S6 ; 19.397 ; 19.397 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[6]     ; Controller:controller|state.S6 ; 18.568 ; 18.568 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[7]     ; Controller:controller|state.S6 ; 19.758 ; 19.758 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[8]     ; Controller:controller|state.S6 ; 18.337 ; 18.337 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[9]     ; Controller:controller|state.S6 ; 18.536 ; 18.536 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[10]    ; Controller:controller|state.S6 ; 19.279 ; 19.279 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[11]    ; Controller:controller|state.S6 ; 19.362 ; 19.362 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[12]    ; Controller:controller|state.S6 ; 18.614 ; 18.614 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[13]    ; Controller:controller|state.S6 ; 18.564 ; 18.564 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[14]    ; Controller:controller|state.S6 ; 18.578 ; 18.578 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[15]    ; Controller:controller|state.S6 ; 19.845 ; 19.845 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[16]    ; Controller:controller|state.S6 ; 18.534 ; 18.534 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[17]    ; Controller:controller|state.S6 ; 19.236 ; 19.236 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[18]    ; Controller:controller|state.S6 ; 18.282 ; 18.282 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[19]    ; Controller:controller|state.S6 ; 19.790 ; 19.790 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[20]    ; Controller:controller|state.S6 ; 18.961 ; 18.961 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[21]    ; Controller:controller|state.S6 ; 19.791 ; 19.791 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[22]    ; Controller:controller|state.S6 ; 19.469 ; 19.469 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[23]    ; Controller:controller|state.S6 ; 19.396 ; 19.396 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[24]    ; Controller:controller|state.S6 ; 18.383 ; 18.383 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[25]    ; Controller:controller|state.S6 ; 18.049 ; 18.049 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[26]    ; Controller:controller|state.S6 ; 19.737 ; 19.737 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[27]    ; Controller:controller|state.S6 ; 17.801 ; 17.801 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[28]    ; Controller:controller|state.S6 ; 19.288 ; 19.288 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[29]    ; Controller:controller|state.S6 ; 19.838 ; 19.838 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[30]    ; Controller:controller|state.S6 ; 19.634 ; 19.634 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[31]    ; Controller:controller|state.S6 ; 18.190 ; 18.190 ; Fall       ; Controller:controller|state.S6 ;
; PC_in[*]             ; Controller:controller|state.S6 ; 20.820 ; 20.820 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[0]            ; Controller:controller|state.S6 ; 20.287 ; 20.287 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[1]            ; Controller:controller|state.S6 ; 20.740 ; 20.740 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[2]            ; Controller:controller|state.S6 ; 18.435 ; 18.435 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[3]            ; Controller:controller|state.S6 ; 20.113 ; 20.113 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[4]            ; Controller:controller|state.S6 ; 19.999 ; 19.999 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[5]            ; Controller:controller|state.S6 ; 20.294 ; 20.294 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[6]            ; Controller:controller|state.S6 ; 20.394 ; 20.394 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[7]            ; Controller:controller|state.S6 ; 20.570 ; 20.570 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[8]            ; Controller:controller|state.S6 ; 20.389 ; 20.389 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[9]            ; Controller:controller|state.S6 ; 19.309 ; 19.309 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[10]           ; Controller:controller|state.S6 ; 19.363 ; 19.363 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[11]           ; Controller:controller|state.S6 ; 19.642 ; 19.642 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[12]           ; Controller:controller|state.S6 ; 20.820 ; 20.820 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[13]           ; Controller:controller|state.S6 ; 19.252 ; 19.252 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[14]           ; Controller:controller|state.S6 ; 19.343 ; 19.343 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[15]           ; Controller:controller|state.S6 ; 20.483 ; 20.483 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[16]           ; Controller:controller|state.S6 ; 20.403 ; 20.403 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[17]           ; Controller:controller|state.S6 ; 20.106 ; 20.106 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[18]           ; Controller:controller|state.S6 ; 18.977 ; 18.977 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[19]           ; Controller:controller|state.S6 ; 20.472 ; 20.472 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[20]           ; Controller:controller|state.S6 ; 20.504 ; 20.504 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[21]           ; Controller:controller|state.S6 ; 19.389 ; 19.389 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[22]           ; Controller:controller|state.S6 ; 20.157 ; 20.157 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[23]           ; Controller:controller|state.S6 ; 19.977 ; 19.977 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[24]           ; Controller:controller|state.S6 ; 19.039 ; 19.039 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[25]           ; Controller:controller|state.S6 ; 20.593 ; 20.593 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[26]           ; Controller:controller|state.S6 ; 19.264 ; 19.264 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[27]           ; Controller:controller|state.S6 ; 18.579 ; 18.579 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[28]           ; Controller:controller|state.S6 ; 20.282 ; 20.282 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[29]           ; Controller:controller|state.S6 ; 19.445 ; 19.445 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[30]           ; Controller:controller|state.S6 ; 19.169 ; 19.169 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[31]           ; Controller:controller|state.S6 ; 19.151 ; 19.151 ; Fall       ; Controller:controller|state.S6 ;
; Shift_amountSrc      ; Controller:controller|state.S6 ; 9.635  ; 9.635  ; Fall       ; Controller:controller|state.S6 ;
; Shift_op[*]          ; Controller:controller|state.S6 ; 10.366 ; 10.366 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_op[0]         ; Controller:controller|state.S6 ; 10.366 ; 10.366 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_op[1]         ; Controller:controller|state.S6 ; 9.777  ; 9.777  ; Fall       ; Controller:controller|state.S6 ;
; Shift_out[*]         ; Controller:controller|state.S6 ; 19.171 ; 19.171 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[0]        ; Controller:controller|state.S6 ; 16.777 ; 16.777 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[1]        ; Controller:controller|state.S6 ; 18.167 ; 18.167 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[2]        ; Controller:controller|state.S6 ; 16.933 ; 16.933 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[3]        ; Controller:controller|state.S6 ; 17.255 ; 17.255 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[4]        ; Controller:controller|state.S6 ; 16.955 ; 16.955 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[5]        ; Controller:controller|state.S6 ; 17.174 ; 17.174 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[6]        ; Controller:controller|state.S6 ; 16.675 ; 16.675 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[7]        ; Controller:controller|state.S6 ; 16.792 ; 16.792 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[8]        ; Controller:controller|state.S6 ; 18.539 ; 18.539 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[9]        ; Controller:controller|state.S6 ; 19.171 ; 19.171 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[10]       ; Controller:controller|state.S6 ; 16.113 ; 16.113 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[11]       ; Controller:controller|state.S6 ; 17.382 ; 17.382 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[12]       ; Controller:controller|state.S6 ; 17.237 ; 17.237 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[13]       ; Controller:controller|state.S6 ; 18.442 ; 18.442 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[14]       ; Controller:controller|state.S6 ; 18.255 ; 18.255 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[15]       ; Controller:controller|state.S6 ; 17.182 ; 17.182 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[16]       ; Controller:controller|state.S6 ; 18.187 ; 18.187 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[17]       ; Controller:controller|state.S6 ; 18.614 ; 18.614 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[18]       ; Controller:controller|state.S6 ; 18.059 ; 18.059 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[19]       ; Controller:controller|state.S6 ; 18.941 ; 18.941 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[20]       ; Controller:controller|state.S6 ; 18.621 ; 18.621 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[21]       ; Controller:controller|state.S6 ; 17.866 ; 17.866 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[22]       ; Controller:controller|state.S6 ; 18.809 ; 18.809 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[23]       ; Controller:controller|state.S6 ; 18.413 ; 18.413 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[24]       ; Controller:controller|state.S6 ; 18.059 ; 18.059 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[25]       ; Controller:controller|state.S6 ; 18.409 ; 18.409 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[26]       ; Controller:controller|state.S6 ; 17.365 ; 17.365 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[27]       ; Controller:controller|state.S6 ; 18.548 ; 18.548 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[28]       ; Controller:controller|state.S6 ; 17.099 ; 17.099 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[29]       ; Controller:controller|state.S6 ; 17.607 ; 17.607 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[30]       ; Controller:controller|state.S6 ; 17.429 ; 17.429 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[31]       ; Controller:controller|state.S6 ; 17.406 ; 17.406 ; Fall       ; Controller:controller|state.S6 ;
; state[*]             ; Controller:controller|state.S6 ; 9.909  ; 8.863  ; Fall       ; Controller:controller|state.S6 ;
;  state[0]            ; Controller:controller|state.S6 ; 9.909  ;        ; Fall       ; Controller:controller|state.S6 ;
;  state[1]            ; Controller:controller|state.S6 ;        ; 8.863  ; Fall       ; Controller:controller|state.S6 ;
;  state[2]            ; Controller:controller|state.S6 ;        ; 8.198  ; Fall       ; Controller:controller|state.S6 ;
+----------------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                       ;
+----------------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port            ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------------+--------------------------------+-------+-------+------------+--------------------------------+
; state[*]             ; Clk                            ; 5.771 ; 5.771 ; Rise       ; Clk                            ;
;  state[0]            ; Clk                            ; 6.369 ; 6.369 ; Rise       ; Clk                            ;
;  state[1]            ; Clk                            ; 6.250 ; 6.250 ; Rise       ; Clk                            ;
;  state[2]            ; Clk                            ; 5.771 ; 5.771 ; Rise       ; Clk                            ;
;  state[3]            ; Clk                            ; 6.212 ; 6.212 ; Rise       ; Clk                            ;
; ALUShift_out[*]      ; Clk                            ; 5.495 ; 5.495 ; Fall       ; Clk                            ;
;  ALUShift_out[0]     ; Clk                            ; 6.346 ; 6.346 ; Fall       ; Clk                            ;
;  ALUShift_out[1]     ; Clk                            ; 5.495 ; 5.495 ; Fall       ; Clk                            ;
;  ALUShift_out[2]     ; Clk                            ; 6.372 ; 6.372 ; Fall       ; Clk                            ;
;  ALUShift_out[3]     ; Clk                            ; 6.613 ; 6.613 ; Fall       ; Clk                            ;
;  ALUShift_out[4]     ; Clk                            ; 7.329 ; 7.329 ; Fall       ; Clk                            ;
;  ALUShift_out[5]     ; Clk                            ; 6.274 ; 6.274 ; Fall       ; Clk                            ;
;  ALUShift_out[6]     ; Clk                            ; 6.691 ; 6.691 ; Fall       ; Clk                            ;
;  ALUShift_out[7]     ; Clk                            ; 7.360 ; 7.360 ; Fall       ; Clk                            ;
;  ALUShift_out[8]     ; Clk                            ; 6.317 ; 6.317 ; Fall       ; Clk                            ;
;  ALUShift_out[9]     ; Clk                            ; 6.328 ; 6.328 ; Fall       ; Clk                            ;
;  ALUShift_out[10]    ; Clk                            ; 7.285 ; 7.285 ; Fall       ; Clk                            ;
;  ALUShift_out[11]    ; Clk                            ; 6.790 ; 6.790 ; Fall       ; Clk                            ;
;  ALUShift_out[12]    ; Clk                            ; 6.203 ; 6.203 ; Fall       ; Clk                            ;
;  ALUShift_out[13]    ; Clk                            ; 5.605 ; 5.605 ; Fall       ; Clk                            ;
;  ALUShift_out[14]    ; Clk                            ; 6.757 ; 6.757 ; Fall       ; Clk                            ;
;  ALUShift_out[15]    ; Clk                            ; 7.247 ; 7.247 ; Fall       ; Clk                            ;
;  ALUShift_out[16]    ; Clk                            ; 6.643 ; 6.643 ; Fall       ; Clk                            ;
;  ALUShift_out[17]    ; Clk                            ; 6.686 ; 6.686 ; Fall       ; Clk                            ;
;  ALUShift_out[18]    ; Clk                            ; 5.851 ; 5.851 ; Fall       ; Clk                            ;
;  ALUShift_out[19]    ; Clk                            ; 7.010 ; 7.010 ; Fall       ; Clk                            ;
;  ALUShift_out[20]    ; Clk                            ; 7.027 ; 7.027 ; Fall       ; Clk                            ;
;  ALUShift_out[21]    ; Clk                            ; 6.369 ; 6.369 ; Fall       ; Clk                            ;
;  ALUShift_out[22]    ; Clk                            ; 7.321 ; 7.321 ; Fall       ; Clk                            ;
;  ALUShift_out[23]    ; Clk                            ; 7.239 ; 7.239 ; Fall       ; Clk                            ;
;  ALUShift_out[24]    ; Clk                            ; 6.669 ; 6.669 ; Fall       ; Clk                            ;
;  ALUShift_out[25]    ; Clk                            ; 6.007 ; 6.007 ; Fall       ; Clk                            ;
;  ALUShift_out[26]    ; Clk                            ; 6.345 ; 6.345 ; Fall       ; Clk                            ;
;  ALUShift_out[27]    ; Clk                            ; 6.164 ; 6.164 ; Fall       ; Clk                            ;
;  ALUShift_out[28]    ; Clk                            ; 7.013 ; 7.013 ; Fall       ; Clk                            ;
;  ALUShift_out[29]    ; Clk                            ; 6.989 ; 6.989 ; Fall       ; Clk                            ;
;  ALUShift_out[30]    ; Clk                            ; 7.140 ; 7.140 ; Fall       ; Clk                            ;
;  ALUShift_out[31]    ; Clk                            ; 6.585 ; 6.585 ; Fall       ; Clk                            ;
; ALU_out[*]           ; Clk                            ; 5.253 ; 5.253 ; Fall       ; Clk                            ;
;  ALU_out[0]          ; Clk                            ; 6.994 ; 6.994 ; Fall       ; Clk                            ;
;  ALU_out[1]          ; Clk                            ; 5.487 ; 5.487 ; Fall       ; Clk                            ;
;  ALU_out[2]          ; Clk                            ; 5.627 ; 5.627 ; Fall       ; Clk                            ;
;  ALU_out[3]          ; Clk                            ; 6.699 ; 6.699 ; Fall       ; Clk                            ;
;  ALU_out[4]          ; Clk                            ; 7.007 ; 7.007 ; Fall       ; Clk                            ;
;  ALU_out[5]          ; Clk                            ; 5.728 ; 5.728 ; Fall       ; Clk                            ;
;  ALU_out[6]          ; Clk                            ; 6.278 ; 6.278 ; Fall       ; Clk                            ;
;  ALU_out[7]          ; Clk                            ; 6.652 ; 6.652 ; Fall       ; Clk                            ;
;  ALU_out[8]          ; Clk                            ; 6.810 ; 6.810 ; Fall       ; Clk                            ;
;  ALU_out[9]          ; Clk                            ; 6.542 ; 6.542 ; Fall       ; Clk                            ;
;  ALU_out[10]         ; Clk                            ; 6.529 ; 6.529 ; Fall       ; Clk                            ;
;  ALU_out[11]         ; Clk                            ; 5.976 ; 5.976 ; Fall       ; Clk                            ;
;  ALU_out[12]         ; Clk                            ; 5.962 ; 5.962 ; Fall       ; Clk                            ;
;  ALU_out[13]         ; Clk                            ; 5.253 ; 5.253 ; Fall       ; Clk                            ;
;  ALU_out[14]         ; Clk                            ; 5.934 ; 5.934 ; Fall       ; Clk                            ;
;  ALU_out[15]         ; Clk                            ; 6.679 ; 6.679 ; Fall       ; Clk                            ;
;  ALU_out[16]         ; Clk                            ; 5.960 ; 5.960 ; Fall       ; Clk                            ;
;  ALU_out[17]         ; Clk                            ; 6.273 ; 6.273 ; Fall       ; Clk                            ;
;  ALU_out[18]         ; Clk                            ; 5.391 ; 5.391 ; Fall       ; Clk                            ;
;  ALU_out[19]         ; Clk                            ; 5.804 ; 5.804 ; Fall       ; Clk                            ;
;  ALU_out[20]         ; Clk                            ; 6.420 ; 6.420 ; Fall       ; Clk                            ;
;  ALU_out[21]         ; Clk                            ; 5.513 ; 5.513 ; Fall       ; Clk                            ;
;  ALU_out[22]         ; Clk                            ; 6.254 ; 6.254 ; Fall       ; Clk                            ;
;  ALU_out[23]         ; Clk                            ; 6.590 ; 6.590 ; Fall       ; Clk                            ;
;  ALU_out[24]         ; Clk                            ; 6.974 ; 6.974 ; Fall       ; Clk                            ;
;  ALU_out[25]         ; Clk                            ; 6.725 ; 6.725 ; Fall       ; Clk                            ;
;  ALU_out[26]         ; Clk                            ; 5.674 ; 5.674 ; Fall       ; Clk                            ;
;  ALU_out[27]         ; Clk                            ; 6.686 ; 6.686 ; Fall       ; Clk                            ;
;  ALU_out[28]         ; Clk                            ; 7.715 ; 7.715 ; Fall       ; Clk                            ;
;  ALU_out[29]         ; Clk                            ; 5.883 ; 5.883 ; Fall       ; Clk                            ;
;  ALU_out[30]         ; Clk                            ; 6.110 ; 6.110 ; Fall       ; Clk                            ;
;  ALU_out[31]         ; Clk                            ; 6.567 ; 6.567 ; Fall       ; Clk                            ;
; A_in[*]              ; Clk                            ; 4.791 ; 4.791 ; Fall       ; Clk                            ;
;  A_in[0]             ; Clk                            ; 5.458 ; 5.458 ; Fall       ; Clk                            ;
;  A_in[1]             ; Clk                            ; 5.410 ; 5.410 ; Fall       ; Clk                            ;
;  A_in[2]             ; Clk                            ; 5.179 ; 5.179 ; Fall       ; Clk                            ;
;  A_in[3]             ; Clk                            ; 5.664 ; 5.664 ; Fall       ; Clk                            ;
;  A_in[4]             ; Clk                            ; 5.960 ; 5.960 ; Fall       ; Clk                            ;
;  A_in[5]             ; Clk                            ; 5.344 ; 5.344 ; Fall       ; Clk                            ;
;  A_in[6]             ; Clk                            ; 5.764 ; 5.764 ; Fall       ; Clk                            ;
;  A_in[7]             ; Clk                            ; 5.662 ; 5.662 ; Fall       ; Clk                            ;
;  A_in[8]             ; Clk                            ; 5.291 ; 5.291 ; Fall       ; Clk                            ;
;  A_in[9]             ; Clk                            ; 5.414 ; 5.414 ; Fall       ; Clk                            ;
;  A_in[10]            ; Clk                            ; 5.500 ; 5.500 ; Fall       ; Clk                            ;
;  A_in[11]            ; Clk                            ; 5.814 ; 5.814 ; Fall       ; Clk                            ;
;  A_in[12]            ; Clk                            ; 5.497 ; 5.497 ; Fall       ; Clk                            ;
;  A_in[13]            ; Clk                            ; 5.345 ; 5.345 ; Fall       ; Clk                            ;
;  A_in[14]            ; Clk                            ; 5.803 ; 5.803 ; Fall       ; Clk                            ;
;  A_in[15]            ; Clk                            ; 5.733 ; 5.733 ; Fall       ; Clk                            ;
;  A_in[16]            ; Clk                            ; 5.330 ; 5.330 ; Fall       ; Clk                            ;
;  A_in[17]            ; Clk                            ; 6.119 ; 6.119 ; Fall       ; Clk                            ;
;  A_in[18]            ; Clk                            ; 4.791 ; 4.791 ; Fall       ; Clk                            ;
;  A_in[19]            ; Clk                            ; 5.975 ; 5.975 ; Fall       ; Clk                            ;
;  A_in[20]            ; Clk                            ; 5.918 ; 5.918 ; Fall       ; Clk                            ;
;  A_in[21]            ; Clk                            ; 4.982 ; 4.982 ; Fall       ; Clk                            ;
;  A_in[22]            ; Clk                            ; 5.156 ; 5.156 ; Fall       ; Clk                            ;
;  A_in[23]            ; Clk                            ; 5.749 ; 5.749 ; Fall       ; Clk                            ;
;  A_in[24]            ; Clk                            ; 6.411 ; 6.411 ; Fall       ; Clk                            ;
;  A_in[25]            ; Clk                            ; 5.656 ; 5.656 ; Fall       ; Clk                            ;
;  A_in[26]            ; Clk                            ; 5.202 ; 5.202 ; Fall       ; Clk                            ;
;  A_in[27]            ; Clk                            ; 5.918 ; 5.918 ; Fall       ; Clk                            ;
;  A_in[28]            ; Clk                            ; 5.768 ; 5.768 ; Fall       ; Clk                            ;
;  A_in[29]            ; Clk                            ; 5.869 ; 5.869 ; Fall       ; Clk                            ;
;  A_in[30]            ; Clk                            ; 5.634 ; 5.634 ; Fall       ; Clk                            ;
;  A_in[31]            ; Clk                            ; 5.457 ; 5.457 ; Fall       ; Clk                            ;
; AddrReg_out[*]       ; Clk                            ; 4.331 ; 4.331 ; Fall       ; Clk                            ;
;  AddrReg_out[0]      ; Clk                            ; 5.390 ; 5.390 ; Fall       ; Clk                            ;
;  AddrReg_out[1]      ; Clk                            ; 5.063 ; 5.063 ; Fall       ; Clk                            ;
;  AddrReg_out[2]      ; Clk                            ; 4.486 ; 4.486 ; Fall       ; Clk                            ;
;  AddrReg_out[3]      ; Clk                            ; 5.158 ; 5.158 ; Fall       ; Clk                            ;
;  AddrReg_out[4]      ; Clk                            ; 4.900 ; 4.900 ; Fall       ; Clk                            ;
;  AddrReg_out[5]      ; Clk                            ; 4.867 ; 4.867 ; Fall       ; Clk                            ;
;  AddrReg_out[6]      ; Clk                            ; 4.753 ; 4.753 ; Fall       ; Clk                            ;
;  AddrReg_out[7]      ; Clk                            ; 4.929 ; 4.929 ; Fall       ; Clk                            ;
;  AddrReg_out[8]      ; Clk                            ; 4.811 ; 4.811 ; Fall       ; Clk                            ;
;  AddrReg_out[9]      ; Clk                            ; 5.250 ; 5.250 ; Fall       ; Clk                            ;
;  AddrReg_out[10]     ; Clk                            ; 5.001 ; 5.001 ; Fall       ; Clk                            ;
;  AddrReg_out[11]     ; Clk                            ; 4.820 ; 4.820 ; Fall       ; Clk                            ;
;  AddrReg_out[12]     ; Clk                            ; 5.558 ; 5.558 ; Fall       ; Clk                            ;
;  AddrReg_out[13]     ; Clk                            ; 4.884 ; 4.884 ; Fall       ; Clk                            ;
;  AddrReg_out[14]     ; Clk                            ; 5.223 ; 5.223 ; Fall       ; Clk                            ;
;  AddrReg_out[15]     ; Clk                            ; 5.101 ; 5.101 ; Fall       ; Clk                            ;
;  AddrReg_out[16]     ; Clk                            ; 4.331 ; 4.331 ; Fall       ; Clk                            ;
;  AddrReg_out[17]     ; Clk                            ; 4.923 ; 4.923 ; Fall       ; Clk                            ;
;  AddrReg_out[18]     ; Clk                            ; 4.975 ; 4.975 ; Fall       ; Clk                            ;
;  AddrReg_out[19]     ; Clk                            ; 5.431 ; 5.431 ; Fall       ; Clk                            ;
;  AddrReg_out[20]     ; Clk                            ; 4.931 ; 4.931 ; Fall       ; Clk                            ;
;  AddrReg_out[21]     ; Clk                            ; 5.139 ; 5.139 ; Fall       ; Clk                            ;
;  AddrReg_out[22]     ; Clk                            ; 5.043 ; 5.043 ; Fall       ; Clk                            ;
;  AddrReg_out[23]     ; Clk                            ; 6.051 ; 6.051 ; Fall       ; Clk                            ;
;  AddrReg_out[24]     ; Clk                            ; 5.532 ; 5.532 ; Fall       ; Clk                            ;
;  AddrReg_out[25]     ; Clk                            ; 6.076 ; 6.076 ; Fall       ; Clk                            ;
;  AddrReg_out[26]     ; Clk                            ; 5.042 ; 5.042 ; Fall       ; Clk                            ;
;  AddrReg_out[27]     ; Clk                            ; 5.476 ; 5.476 ; Fall       ; Clk                            ;
;  AddrReg_out[28]     ; Clk                            ; 6.706 ; 6.706 ; Fall       ; Clk                            ;
;  AddrReg_out[29]     ; Clk                            ; 5.055 ; 5.055 ; Fall       ; Clk                            ;
;  AddrReg_out[30]     ; Clk                            ; 5.063 ; 5.063 ; Fall       ; Clk                            ;
;  AddrReg_out[31]     ; Clk                            ; 5.974 ; 5.974 ; Fall       ; Clk                            ;
; B_in[*]              ; Clk                            ; 4.879 ; 4.879 ; Fall       ; Clk                            ;
;  B_in[0]             ; Clk                            ; 5.862 ; 5.862 ; Fall       ; Clk                            ;
;  B_in[1]             ; Clk                            ; 6.247 ; 6.247 ; Fall       ; Clk                            ;
;  B_in[2]             ; Clk                            ; 5.289 ; 5.289 ; Fall       ; Clk                            ;
;  B_in[3]             ; Clk                            ; 5.766 ; 5.766 ; Fall       ; Clk                            ;
;  B_in[4]             ; Clk                            ; 5.574 ; 5.574 ; Fall       ; Clk                            ;
;  B_in[5]             ; Clk                            ; 6.320 ; 6.320 ; Fall       ; Clk                            ;
;  B_in[6]             ; Clk                            ; 5.373 ; 5.373 ; Fall       ; Clk                            ;
;  B_in[7]             ; Clk                            ; 5.807 ; 5.807 ; Fall       ; Clk                            ;
;  B_in[8]             ; Clk                            ; 5.865 ; 5.865 ; Fall       ; Clk                            ;
;  B_in[9]             ; Clk                            ; 5.779 ; 5.779 ; Fall       ; Clk                            ;
;  B_in[10]            ; Clk                            ; 5.612 ; 5.612 ; Fall       ; Clk                            ;
;  B_in[11]            ; Clk                            ; 5.722 ; 5.722 ; Fall       ; Clk                            ;
;  B_in[12]            ; Clk                            ; 5.844 ; 5.844 ; Fall       ; Clk                            ;
;  B_in[13]            ; Clk                            ; 6.362 ; 6.362 ; Fall       ; Clk                            ;
;  B_in[14]            ; Clk                            ; 5.729 ; 5.729 ; Fall       ; Clk                            ;
;  B_in[15]            ; Clk                            ; 5.596 ; 5.596 ; Fall       ; Clk                            ;
;  B_in[16]            ; Clk                            ; 4.879 ; 4.879 ; Fall       ; Clk                            ;
;  B_in[17]            ; Clk                            ; 5.240 ; 5.240 ; Fall       ; Clk                            ;
;  B_in[18]            ; Clk                            ; 5.733 ; 5.733 ; Fall       ; Clk                            ;
;  B_in[19]            ; Clk                            ; 6.107 ; 6.107 ; Fall       ; Clk                            ;
;  B_in[20]            ; Clk                            ; 5.254 ; 5.254 ; Fall       ; Clk                            ;
;  B_in[21]            ; Clk                            ; 6.210 ; 6.210 ; Fall       ; Clk                            ;
;  B_in[22]            ; Clk                            ; 6.794 ; 6.794 ; Fall       ; Clk                            ;
;  B_in[23]            ; Clk                            ; 6.094 ; 6.094 ; Fall       ; Clk                            ;
;  B_in[24]            ; Clk                            ; 5.450 ; 5.450 ; Fall       ; Clk                            ;
;  B_in[25]            ; Clk                            ; 5.883 ; 5.883 ; Fall       ; Clk                            ;
;  B_in[26]            ; Clk                            ; 5.435 ; 5.435 ; Fall       ; Clk                            ;
;  B_in[27]            ; Clk                            ; 5.930 ; 5.930 ; Fall       ; Clk                            ;
;  B_in[28]            ; Clk                            ; 5.692 ; 5.692 ; Fall       ; Clk                            ;
;  B_in[29]            ; Clk                            ; 5.885 ; 5.885 ; Fall       ; Clk                            ;
;  B_in[30]            ; Clk                            ; 5.598 ; 5.598 ; Fall       ; Clk                            ;
;  B_in[31]            ; Clk                            ; 5.316 ; 5.316 ; Fall       ; Clk                            ;
; IR_out[*]            ; Clk                            ; 4.534 ; 4.534 ; Fall       ; Clk                            ;
;  IR_out[0]           ; Clk                            ; 4.983 ; 4.983 ; Fall       ; Clk                            ;
;  IR_out[1]           ; Clk                            ; 5.531 ; 5.531 ; Fall       ; Clk                            ;
;  IR_out[2]           ; Clk                            ; 5.605 ; 5.605 ; Fall       ; Clk                            ;
;  IR_out[3]           ; Clk                            ; 5.502 ; 5.502 ; Fall       ; Clk                            ;
;  IR_out[4]           ; Clk                            ; 5.695 ; 5.695 ; Fall       ; Clk                            ;
;  IR_out[5]           ; Clk                            ; 5.230 ; 5.230 ; Fall       ; Clk                            ;
;  IR_out[6]           ; Clk                            ; 6.001 ; 6.001 ; Fall       ; Clk                            ;
;  IR_out[7]           ; Clk                            ; 4.990 ; 4.990 ; Fall       ; Clk                            ;
;  IR_out[8]           ; Clk                            ; 6.001 ; 6.001 ; Fall       ; Clk                            ;
;  IR_out[9]           ; Clk                            ; 5.346 ; 5.346 ; Fall       ; Clk                            ;
;  IR_out[10]          ; Clk                            ; 5.079 ; 5.079 ; Fall       ; Clk                            ;
;  IR_out[11]          ; Clk                            ; 4.764 ; 4.764 ; Fall       ; Clk                            ;
;  IR_out[12]          ; Clk                            ; 5.133 ; 5.133 ; Fall       ; Clk                            ;
;  IR_out[13]          ; Clk                            ; 4.675 ; 4.675 ; Fall       ; Clk                            ;
;  IR_out[14]          ; Clk                            ; 5.695 ; 5.695 ; Fall       ; Clk                            ;
;  IR_out[15]          ; Clk                            ; 6.001 ; 6.001 ; Fall       ; Clk                            ;
;  IR_out[16]          ; Clk                            ; 4.930 ; 4.930 ; Fall       ; Clk                            ;
;  IR_out[17]          ; Clk                            ; 4.534 ; 4.534 ; Fall       ; Clk                            ;
;  IR_out[18]          ; Clk                            ; 4.999 ; 4.999 ; Fall       ; Clk                            ;
;  IR_out[19]          ; Clk                            ; 5.024 ; 5.024 ; Fall       ; Clk                            ;
;  IR_out[21]          ; Clk                            ; 5.444 ; 5.444 ; Fall       ; Clk                            ;
;  IR_out[22]          ; Clk                            ; 5.088 ; 5.088 ; Fall       ; Clk                            ;
;  IR_out[23]          ; Clk                            ; 5.246 ; 5.246 ; Fall       ; Clk                            ;
;  IR_out[24]          ; Clk                            ; 5.259 ; 5.259 ; Fall       ; Clk                            ;
;  IR_out[25]          ; Clk                            ; 5.201 ; 5.201 ; Fall       ; Clk                            ;
;  IR_out[26]          ; Clk                            ; 5.193 ; 5.193 ; Fall       ; Clk                            ;
;  IR_out[27]          ; Clk                            ; 5.739 ; 5.739 ; Fall       ; Clk                            ;
;  IR_out[28]          ; Clk                            ; 5.308 ; 5.308 ; Fall       ; Clk                            ;
;  IR_out[29]          ; Clk                            ; 4.739 ; 4.739 ; Fall       ; Clk                            ;
;  IR_out[30]          ; Clk                            ; 4.819 ; 4.819 ; Fall       ; Clk                            ;
;  IR_out[31]          ; Clk                            ; 4.545 ; 4.545 ; Fall       ; Clk                            ;
; Less                 ; Clk                            ; 6.549 ; 6.549 ; Fall       ; Clk                            ;
; Mem_addr_in[*]       ; Clk                            ; 4.780 ; 4.780 ; Fall       ; Clk                            ;
;  Mem_addr_in[0]      ; Clk                            ; 5.591 ; 5.591 ; Fall       ; Clk                            ;
;  Mem_addr_in[1]      ; Clk                            ; 5.561 ; 5.561 ; Fall       ; Clk                            ;
;  Mem_addr_in[2]      ; Clk                            ; 5.798 ; 5.798 ; Fall       ; Clk                            ;
;  Mem_addr_in[3]      ; Clk                            ; 4.835 ; 4.835 ; Fall       ; Clk                            ;
;  Mem_addr_in[4]      ; Clk                            ; 5.021 ; 5.021 ; Fall       ; Clk                            ;
;  Mem_addr_in[5]      ; Clk                            ; 6.008 ; 6.008 ; Fall       ; Clk                            ;
;  Mem_addr_in[6]      ; Clk                            ; 5.255 ; 5.255 ; Fall       ; Clk                            ;
;  Mem_addr_in[7]      ; Clk                            ; 4.780 ; 4.780 ; Fall       ; Clk                            ;
;  Mem_addr_in[8]      ; Clk                            ; 6.049 ; 6.049 ; Fall       ; Clk                            ;
;  Mem_addr_in[9]      ; Clk                            ; 6.366 ; 6.366 ; Fall       ; Clk                            ;
;  Mem_addr_in[10]     ; Clk                            ; 5.568 ; 5.568 ; Fall       ; Clk                            ;
;  Mem_addr_in[11]     ; Clk                            ; 5.365 ; 5.365 ; Fall       ; Clk                            ;
;  Mem_addr_in[12]     ; Clk                            ; 6.196 ; 6.196 ; Fall       ; Clk                            ;
;  Mem_addr_in[13]     ; Clk                            ; 5.549 ; 5.549 ; Fall       ; Clk                            ;
;  Mem_addr_in[14]     ; Clk                            ; 4.886 ; 4.886 ; Fall       ; Clk                            ;
;  Mem_addr_in[15]     ; Clk                            ; 5.322 ; 5.322 ; Fall       ; Clk                            ;
;  Mem_addr_in[16]     ; Clk                            ; 5.042 ; 5.042 ; Fall       ; Clk                            ;
;  Mem_addr_in[17]     ; Clk                            ; 5.333 ; 5.333 ; Fall       ; Clk                            ;
;  Mem_addr_in[18]     ; Clk                            ; 5.643 ; 5.643 ; Fall       ; Clk                            ;
;  Mem_addr_in[19]     ; Clk                            ; 5.253 ; 5.253 ; Fall       ; Clk                            ;
;  Mem_addr_in[20]     ; Clk                            ; 5.433 ; 5.433 ; Fall       ; Clk                            ;
;  Mem_addr_in[21]     ; Clk                            ; 5.054 ; 5.054 ; Fall       ; Clk                            ;
;  Mem_addr_in[22]     ; Clk                            ; 6.071 ; 6.071 ; Fall       ; Clk                            ;
;  Mem_addr_in[23]     ; Clk                            ; 5.528 ; 5.528 ; Fall       ; Clk                            ;
;  Mem_addr_in[24]     ; Clk                            ; 5.648 ; 5.648 ; Fall       ; Clk                            ;
;  Mem_addr_in[25]     ; Clk                            ; 5.451 ; 5.451 ; Fall       ; Clk                            ;
;  Mem_addr_in[26]     ; Clk                            ; 6.043 ; 6.043 ; Fall       ; Clk                            ;
;  Mem_addr_in[27]     ; Clk                            ; 5.576 ; 5.576 ; Fall       ; Clk                            ;
;  Mem_addr_in[28]     ; Clk                            ; 5.175 ; 5.175 ; Fall       ; Clk                            ;
;  Mem_addr_in[29]     ; Clk                            ; 5.721 ; 5.721 ; Fall       ; Clk                            ;
;  Mem_addr_in[30]     ; Clk                            ; 5.759 ; 5.759 ; Fall       ; Clk                            ;
;  Mem_addr_in[31]     ; Clk                            ; 5.789 ; 5.789 ; Fall       ; Clk                            ;
; Mem_data_out[*]      ; Clk                            ; 5.871 ; 5.871 ; Fall       ; Clk                            ;
;  Mem_data_out[0]     ; Clk                            ; 6.893 ; 6.893 ; Fall       ; Clk                            ;
;  Mem_data_out[1]     ; Clk                            ; 6.454 ; 6.454 ; Fall       ; Clk                            ;
;  Mem_data_out[2]     ; Clk                            ; 6.588 ; 6.588 ; Fall       ; Clk                            ;
;  Mem_data_out[3]     ; Clk                            ; 6.572 ; 6.572 ; Fall       ; Clk                            ;
;  Mem_data_out[4]     ; Clk                            ; 6.310 ; 6.310 ; Fall       ; Clk                            ;
;  Mem_data_out[5]     ; Clk                            ; 6.954 ; 6.954 ; Fall       ; Clk                            ;
;  Mem_data_out[6]     ; Clk                            ; 6.771 ; 6.771 ; Fall       ; Clk                            ;
;  Mem_data_out[7]     ; Clk                            ; 5.871 ; 5.871 ; Fall       ; Clk                            ;
;  Mem_data_out[8]     ; Clk                            ; 6.774 ; 6.774 ; Fall       ; Clk                            ;
;  Mem_data_out[9]     ; Clk                            ; 6.940 ; 6.940 ; Fall       ; Clk                            ;
;  Mem_data_out[10]    ; Clk                            ; 6.282 ; 6.282 ; Fall       ; Clk                            ;
;  Mem_data_out[11]    ; Clk                            ; 6.016 ; 6.016 ; Fall       ; Clk                            ;
;  Mem_data_out[12]    ; Clk                            ; 6.331 ; 6.331 ; Fall       ; Clk                            ;
;  Mem_data_out[13]    ; Clk                            ; 6.541 ; 6.541 ; Fall       ; Clk                            ;
;  Mem_data_out[14]    ; Clk                            ; 6.310 ; 6.310 ; Fall       ; Clk                            ;
;  Mem_data_out[15]    ; Clk                            ; 6.771 ; 6.771 ; Fall       ; Clk                            ;
;  Mem_data_out[16]    ; Clk                            ; 5.908 ; 5.908 ; Fall       ; Clk                            ;
;  Mem_data_out[17]    ; Clk                            ; 6.165 ; 6.165 ; Fall       ; Clk                            ;
;  Mem_data_out[18]    ; Clk                            ; 6.230 ; 6.230 ; Fall       ; Clk                            ;
;  Mem_data_out[19]    ; Clk                            ; 6.475 ; 6.475 ; Fall       ; Clk                            ;
;  Mem_data_out[21]    ; Clk                            ; 7.010 ; 7.010 ; Fall       ; Clk                            ;
;  Mem_data_out[22]    ; Clk                            ; 6.134 ; 6.134 ; Fall       ; Clk                            ;
;  Mem_data_out[23]    ; Clk                            ; 6.397 ; 6.397 ; Fall       ; Clk                            ;
;  Mem_data_out[24]    ; Clk                            ; 5.942 ; 5.942 ; Fall       ; Clk                            ;
;  Mem_data_out[25]    ; Clk                            ; 7.046 ; 7.046 ; Fall       ; Clk                            ;
;  Mem_data_out[26]    ; Clk                            ; 6.428 ; 6.428 ; Fall       ; Clk                            ;
;  Mem_data_out[27]    ; Clk                            ; 7.405 ; 7.405 ; Fall       ; Clk                            ;
;  Mem_data_out[28]    ; Clk                            ; 6.668 ; 6.668 ; Fall       ; Clk                            ;
;  Mem_data_out[29]    ; Clk                            ; 7.194 ; 7.194 ; Fall       ; Clk                            ;
;  Mem_data_out[30]    ; Clk                            ; 6.636 ; 6.636 ; Fall       ; Clk                            ;
;  Mem_data_out[31]    ; Clk                            ; 6.135 ; 6.135 ; Fall       ; Clk                            ;
; Mem_data_shift[*]    ; Clk                            ; 5.693 ; 5.693 ; Fall       ; Clk                            ;
;  Mem_data_shift[0]   ; Clk                            ; 6.733 ; 6.733 ; Fall       ; Clk                            ;
;  Mem_data_shift[1]   ; Clk                            ; 5.957 ; 5.957 ; Fall       ; Clk                            ;
;  Mem_data_shift[2]   ; Clk                            ; 6.380 ; 6.380 ; Fall       ; Clk                            ;
;  Mem_data_shift[3]   ; Clk                            ; 6.209 ; 6.209 ; Fall       ; Clk                            ;
;  Mem_data_shift[4]   ; Clk                            ; 6.543 ; 6.543 ; Fall       ; Clk                            ;
;  Mem_data_shift[5]   ; Clk                            ; 5.926 ; 5.926 ; Fall       ; Clk                            ;
;  Mem_data_shift[6]   ; Clk                            ; 5.788 ; 5.788 ; Fall       ; Clk                            ;
;  Mem_data_shift[7]   ; Clk                            ; 5.916 ; 5.916 ; Fall       ; Clk                            ;
;  Mem_data_shift[8]   ; Clk                            ; 6.361 ; 6.361 ; Fall       ; Clk                            ;
;  Mem_data_shift[9]   ; Clk                            ; 6.855 ; 6.855 ; Fall       ; Clk                            ;
;  Mem_data_shift[10]  ; Clk                            ; 5.693 ; 5.693 ; Fall       ; Clk                            ;
;  Mem_data_shift[11]  ; Clk                            ; 5.806 ; 5.806 ; Fall       ; Clk                            ;
;  Mem_data_shift[12]  ; Clk                            ; 6.478 ; 6.478 ; Fall       ; Clk                            ;
;  Mem_data_shift[13]  ; Clk                            ; 6.042 ; 6.042 ; Fall       ; Clk                            ;
;  Mem_data_shift[14]  ; Clk                            ; 6.018 ; 6.018 ; Fall       ; Clk                            ;
;  Mem_data_shift[15]  ; Clk                            ; 6.421 ; 6.421 ; Fall       ; Clk                            ;
;  Mem_data_shift[16]  ; Clk                            ; 7.808 ; 7.808 ; Fall       ; Clk                            ;
;  Mem_data_shift[17]  ; Clk                            ; 6.717 ; 6.717 ; Fall       ; Clk                            ;
;  Mem_data_shift[18]  ; Clk                            ; 5.956 ; 5.956 ; Fall       ; Clk                            ;
;  Mem_data_shift[19]  ; Clk                            ; 6.505 ; 6.505 ; Fall       ; Clk                            ;
;  Mem_data_shift[20]  ; Clk                            ; 6.523 ; 6.523 ; Fall       ; Clk                            ;
;  Mem_data_shift[21]  ; Clk                            ; 6.225 ; 6.225 ; Fall       ; Clk                            ;
;  Mem_data_shift[22]  ; Clk                            ; 7.101 ; 7.101 ; Fall       ; Clk                            ;
;  Mem_data_shift[23]  ; Clk                            ; 6.210 ; 6.210 ; Fall       ; Clk                            ;
;  Mem_data_shift[24]  ; Clk                            ; 6.764 ; 6.764 ; Fall       ; Clk                            ;
;  Mem_data_shift[25]  ; Clk                            ; 6.843 ; 6.843 ; Fall       ; Clk                            ;
;  Mem_data_shift[26]  ; Clk                            ; 5.881 ; 5.881 ; Fall       ; Clk                            ;
;  Mem_data_shift[27]  ; Clk                            ; 6.424 ; 6.424 ; Fall       ; Clk                            ;
;  Mem_data_shift[28]  ; Clk                            ; 6.019 ; 6.019 ; Fall       ; Clk                            ;
;  Mem_data_shift[29]  ; Clk                            ; 6.055 ; 6.055 ; Fall       ; Clk                            ;
;  Mem_data_shift[30]  ; Clk                            ; 5.925 ; 5.925 ; Fall       ; Clk                            ;
;  Mem_data_shift[31]  ; Clk                            ; 6.157 ; 6.157 ; Fall       ; Clk                            ;
; Overflow             ; Clk                            ; 6.996 ; 6.996 ; Fall       ; Clk                            ;
; PC_in[*]             ; Clk                            ; 5.012 ; 5.012 ; Fall       ; Clk                            ;
;  PC_in[0]            ; Clk                            ; 6.125 ; 6.125 ; Fall       ; Clk                            ;
;  PC_in[1]            ; Clk                            ; 5.747 ; 5.747 ; Fall       ; Clk                            ;
;  PC_in[2]            ; Clk                            ; 5.224 ; 5.224 ; Fall       ; Clk                            ;
;  PC_in[3]            ; Clk                            ; 5.765 ; 5.765 ; Fall       ; Clk                            ;
;  PC_in[4]            ; Clk                            ; 6.099 ; 6.099 ; Fall       ; Clk                            ;
;  PC_in[5]            ; Clk                            ; 6.359 ; 6.359 ; Fall       ; Clk                            ;
;  PC_in[6]            ; Clk                            ; 6.022 ; 6.022 ; Fall       ; Clk                            ;
;  PC_in[7]            ; Clk                            ; 6.076 ; 6.076 ; Fall       ; Clk                            ;
;  PC_in[8]            ; Clk                            ; 5.889 ; 5.889 ; Fall       ; Clk                            ;
;  PC_in[9]            ; Clk                            ; 5.392 ; 5.392 ; Fall       ; Clk                            ;
;  PC_in[10]           ; Clk                            ; 5.397 ; 5.397 ; Fall       ; Clk                            ;
;  PC_in[11]           ; Clk                            ; 5.876 ; 5.876 ; Fall       ; Clk                            ;
;  PC_in[12]           ; Clk                            ; 6.415 ; 6.415 ; Fall       ; Clk                            ;
;  PC_in[13]           ; Clk                            ; 5.563 ; 5.563 ; Fall       ; Clk                            ;
;  PC_in[14]           ; Clk                            ; 5.614 ; 5.614 ; Fall       ; Clk                            ;
;  PC_in[15]           ; Clk                            ; 5.981 ; 5.981 ; Fall       ; Clk                            ;
;  PC_in[16]           ; Clk                            ; 6.180 ; 6.180 ; Fall       ; Clk                            ;
;  PC_in[17]           ; Clk                            ; 5.765 ; 5.765 ; Fall       ; Clk                            ;
;  PC_in[18]           ; Clk                            ; 5.292 ; 5.292 ; Fall       ; Clk                            ;
;  PC_in[19]           ; Clk                            ; 5.975 ; 5.975 ; Fall       ; Clk                            ;
;  PC_in[20]           ; Clk                            ; 5.974 ; 5.974 ; Fall       ; Clk                            ;
;  PC_in[21]           ; Clk                            ; 5.327 ; 5.327 ; Fall       ; Clk                            ;
;  PC_in[22]           ; Clk                            ; 6.370 ; 6.370 ; Fall       ; Clk                            ;
;  PC_in[23]           ; Clk                            ; 6.040 ; 6.040 ; Fall       ; Clk                            ;
;  PC_in[24]           ; Clk                            ; 5.280 ; 5.280 ; Fall       ; Clk                            ;
;  PC_in[25]           ; Clk                            ; 6.625 ; 6.625 ; Fall       ; Clk                            ;
;  PC_in[26]           ; Clk                            ; 5.287 ; 5.287 ; Fall       ; Clk                            ;
;  PC_in[27]           ; Clk                            ; 5.257 ; 5.257 ; Fall       ; Clk                            ;
;  PC_in[28]           ; Clk                            ; 5.695 ; 5.695 ; Fall       ; Clk                            ;
;  PC_in[29]           ; Clk                            ; 5.060 ; 5.060 ; Fall       ; Clk                            ;
;  PC_in[30]           ; Clk                            ; 5.012 ; 5.012 ; Fall       ; Clk                            ;
;  PC_in[31]           ; Clk                            ; 5.029 ; 5.029 ; Fall       ; Clk                            ;
; PC_out[*]            ; Clk                            ; 4.582 ; 4.582 ; Fall       ; Clk                            ;
;  PC_out[0]           ; Clk                            ; 4.840 ; 4.840 ; Fall       ; Clk                            ;
;  PC_out[1]           ; Clk                            ; 4.941 ; 4.941 ; Fall       ; Clk                            ;
;  PC_out[2]           ; Clk                            ; 4.865 ; 4.865 ; Fall       ; Clk                            ;
;  PC_out[3]           ; Clk                            ; 5.140 ; 5.140 ; Fall       ; Clk                            ;
;  PC_out[4]           ; Clk                            ; 4.680 ; 4.680 ; Fall       ; Clk                            ;
;  PC_out[5]           ; Clk                            ; 4.878 ; 4.878 ; Fall       ; Clk                            ;
;  PC_out[6]           ; Clk                            ; 4.754 ; 4.754 ; Fall       ; Clk                            ;
;  PC_out[7]           ; Clk                            ; 5.088 ; 5.088 ; Fall       ; Clk                            ;
;  PC_out[8]           ; Clk                            ; 4.804 ; 4.804 ; Fall       ; Clk                            ;
;  PC_out[9]           ; Clk                            ; 5.205 ; 5.205 ; Fall       ; Clk                            ;
;  PC_out[10]          ; Clk                            ; 5.193 ; 5.193 ; Fall       ; Clk                            ;
;  PC_out[11]          ; Clk                            ; 4.984 ; 4.984 ; Fall       ; Clk                            ;
;  PC_out[12]          ; Clk                            ; 5.210 ; 5.210 ; Fall       ; Clk                            ;
;  PC_out[13]          ; Clk                            ; 4.680 ; 4.680 ; Fall       ; Clk                            ;
;  PC_out[14]          ; Clk                            ; 4.890 ; 4.890 ; Fall       ; Clk                            ;
;  PC_out[15]          ; Clk                            ; 4.619 ; 4.619 ; Fall       ; Clk                            ;
;  PC_out[16]          ; Clk                            ; 4.635 ; 4.635 ; Fall       ; Clk                            ;
;  PC_out[17]          ; Clk                            ; 4.813 ; 4.813 ; Fall       ; Clk                            ;
;  PC_out[18]          ; Clk                            ; 4.994 ; 4.994 ; Fall       ; Clk                            ;
;  PC_out[19]          ; Clk                            ; 4.889 ; 4.889 ; Fall       ; Clk                            ;
;  PC_out[20]          ; Clk                            ; 4.799 ; 4.799 ; Fall       ; Clk                            ;
;  PC_out[21]          ; Clk                            ; 5.271 ; 5.271 ; Fall       ; Clk                            ;
;  PC_out[22]          ; Clk                            ; 4.831 ; 4.831 ; Fall       ; Clk                            ;
;  PC_out[23]          ; Clk                            ; 5.658 ; 5.658 ; Fall       ; Clk                            ;
;  PC_out[24]          ; Clk                            ; 4.582 ; 4.582 ; Fall       ; Clk                            ;
;  PC_out[25]          ; Clk                            ; 4.689 ; 4.689 ; Fall       ; Clk                            ;
;  PC_out[26]          ; Clk                            ; 5.640 ; 5.640 ; Fall       ; Clk                            ;
;  PC_out[27]          ; Clk                            ; 5.400 ; 5.400 ; Fall       ; Clk                            ;
;  PC_out[28]          ; Clk                            ; 5.128 ; 5.128 ; Fall       ; Clk                            ;
;  PC_out[29]          ; Clk                            ; 5.184 ; 5.184 ; Fall       ; Clk                            ;
;  PC_out[30]          ; Clk                            ; 5.214 ; 5.214 ; Fall       ; Clk                            ;
;  PC_out[31]          ; Clk                            ; 5.423 ; 5.423 ; Fall       ; Clk                            ;
; PC_write_en          ; Clk                            ; 6.900 ; 6.900 ; Fall       ; Clk                            ;
; Rd_addr[*]           ; Clk                            ; 5.277 ; 5.277 ; Fall       ; Clk                            ;
;  Rd_addr[0]          ; Clk                            ; 6.188 ; 6.188 ; Fall       ; Clk                            ;
;  Rd_addr[1]          ; Clk                            ; 5.277 ; 5.277 ; Fall       ; Clk                            ;
;  Rd_addr[2]          ; Clk                            ; 5.881 ; 5.881 ; Fall       ; Clk                            ;
;  Rd_addr[3]          ; Clk                            ; 5.575 ; 5.575 ; Fall       ; Clk                            ;
;  Rd_addr[4]          ; Clk                            ; 5.543 ; 5.543 ; Fall       ; Clk                            ;
; Rd_in[*]             ; Clk                            ; 4.893 ; 4.893 ; Fall       ; Clk                            ;
;  Rd_in[0]            ; Clk                            ; 6.067 ; 6.067 ; Fall       ; Clk                            ;
;  Rd_in[1]            ; Clk                            ; 5.791 ; 5.791 ; Fall       ; Clk                            ;
;  Rd_in[2]            ; Clk                            ; 5.557 ; 5.557 ; Fall       ; Clk                            ;
;  Rd_in[3]            ; Clk                            ; 6.056 ; 6.056 ; Fall       ; Clk                            ;
;  Rd_in[4]            ; Clk                            ; 5.682 ; 5.682 ; Fall       ; Clk                            ;
;  Rd_in[5]            ; Clk                            ; 5.338 ; 5.338 ; Fall       ; Clk                            ;
;  Rd_in[6]            ; Clk                            ; 5.866 ; 5.866 ; Fall       ; Clk                            ;
;  Rd_in[7]            ; Clk                            ; 6.543 ; 6.543 ; Fall       ; Clk                            ;
;  Rd_in[8]            ; Clk                            ; 5.828 ; 5.828 ; Fall       ; Clk                            ;
;  Rd_in[9]            ; Clk                            ; 6.341 ; 6.341 ; Fall       ; Clk                            ;
;  Rd_in[10]           ; Clk                            ; 5.887 ; 5.887 ; Fall       ; Clk                            ;
;  Rd_in[11]           ; Clk                            ; 5.168 ; 5.168 ; Fall       ; Clk                            ;
;  Rd_in[12]           ; Clk                            ; 5.976 ; 5.976 ; Fall       ; Clk                            ;
;  Rd_in[13]           ; Clk                            ; 6.121 ; 6.121 ; Fall       ; Clk                            ;
;  Rd_in[14]           ; Clk                            ; 5.296 ; 5.296 ; Fall       ; Clk                            ;
;  Rd_in[15]           ; Clk                            ; 5.392 ; 5.392 ; Fall       ; Clk                            ;
;  Rd_in[16]           ; Clk                            ; 5.528 ; 5.528 ; Fall       ; Clk                            ;
;  Rd_in[17]           ; Clk                            ; 6.791 ; 6.791 ; Fall       ; Clk                            ;
;  Rd_in[18]           ; Clk                            ; 5.993 ; 5.993 ; Fall       ; Clk                            ;
;  Rd_in[19]           ; Clk                            ; 5.299 ; 5.299 ; Fall       ; Clk                            ;
;  Rd_in[20]           ; Clk                            ; 5.319 ; 5.319 ; Fall       ; Clk                            ;
;  Rd_in[21]           ; Clk                            ; 5.116 ; 5.116 ; Fall       ; Clk                            ;
;  Rd_in[22]           ; Clk                            ; 5.929 ; 5.929 ; Fall       ; Clk                            ;
;  Rd_in[23]           ; Clk                            ; 6.012 ; 6.012 ; Fall       ; Clk                            ;
;  Rd_in[24]           ; Clk                            ; 6.822 ; 6.822 ; Fall       ; Clk                            ;
;  Rd_in[25]           ; Clk                            ; 6.355 ; 6.355 ; Fall       ; Clk                            ;
;  Rd_in[26]           ; Clk                            ; 6.278 ; 6.278 ; Fall       ; Clk                            ;
;  Rd_in[27]           ; Clk                            ; 4.893 ; 4.893 ; Fall       ; Clk                            ;
;  Rd_in[28]           ; Clk                            ; 5.717 ; 5.717 ; Fall       ; Clk                            ;
;  Rd_in[29]           ; Clk                            ; 5.968 ; 5.968 ; Fall       ; Clk                            ;
;  Rd_in[30]           ; Clk                            ; 5.538 ; 5.538 ; Fall       ; Clk                            ;
;  Rd_in[31]           ; Clk                            ; 6.785 ; 6.785 ; Fall       ; Clk                            ;
; Reg_data_shift[*]    ; Clk                            ; 5.461 ; 5.461 ; Fall       ; Clk                            ;
;  Reg_data_shift[0]   ; Clk                            ; 6.236 ; 6.236 ; Fall       ; Clk                            ;
;  Reg_data_shift[1]   ; Clk                            ; 5.954 ; 5.954 ; Fall       ; Clk                            ;
;  Reg_data_shift[2]   ; Clk                            ; 6.312 ; 6.312 ; Fall       ; Clk                            ;
;  Reg_data_shift[3]   ; Clk                            ; 6.767 ; 6.767 ; Fall       ; Clk                            ;
;  Reg_data_shift[4]   ; Clk                            ; 5.933 ; 5.933 ; Fall       ; Clk                            ;
;  Reg_data_shift[5]   ; Clk                            ; 5.680 ; 5.680 ; Fall       ; Clk                            ;
;  Reg_data_shift[6]   ; Clk                            ; 5.607 ; 5.607 ; Fall       ; Clk                            ;
;  Reg_data_shift[7]   ; Clk                            ; 6.485 ; 6.485 ; Fall       ; Clk                            ;
;  Reg_data_shift[8]   ; Clk                            ; 6.169 ; 6.169 ; Fall       ; Clk                            ;
;  Reg_data_shift[9]   ; Clk                            ; 6.415 ; 6.415 ; Fall       ; Clk                            ;
;  Reg_data_shift[10]  ; Clk                            ; 6.886 ; 6.886 ; Fall       ; Clk                            ;
;  Reg_data_shift[11]  ; Clk                            ; 5.952 ; 5.952 ; Fall       ; Clk                            ;
;  Reg_data_shift[12]  ; Clk                            ; 6.193 ; 6.193 ; Fall       ; Clk                            ;
;  Reg_data_shift[13]  ; Clk                            ; 6.008 ; 6.008 ; Fall       ; Clk                            ;
;  Reg_data_shift[14]  ; Clk                            ; 6.528 ; 6.528 ; Fall       ; Clk                            ;
;  Reg_data_shift[15]  ; Clk                            ; 6.237 ; 6.237 ; Fall       ; Clk                            ;
;  Reg_data_shift[16]  ; Clk                            ; 5.461 ; 5.461 ; Fall       ; Clk                            ;
;  Reg_data_shift[17]  ; Clk                            ; 6.637 ; 6.637 ; Fall       ; Clk                            ;
;  Reg_data_shift[18]  ; Clk                            ; 6.715 ; 6.715 ; Fall       ; Clk                            ;
;  Reg_data_shift[19]  ; Clk                            ; 7.372 ; 7.372 ; Fall       ; Clk                            ;
;  Reg_data_shift[20]  ; Clk                            ; 5.806 ; 5.806 ; Fall       ; Clk                            ;
;  Reg_data_shift[21]  ; Clk                            ; 6.522 ; 6.522 ; Fall       ; Clk                            ;
;  Reg_data_shift[22]  ; Clk                            ; 6.175 ; 6.175 ; Fall       ; Clk                            ;
;  Reg_data_shift[23]  ; Clk                            ; 6.463 ; 6.463 ; Fall       ; Clk                            ;
;  Reg_data_shift[24]  ; Clk                            ; 6.342 ; 6.342 ; Fall       ; Clk                            ;
;  Reg_data_shift[25]  ; Clk                            ; 6.341 ; 6.341 ; Fall       ; Clk                            ;
;  Reg_data_shift[26]  ; Clk                            ; 6.757 ; 6.757 ; Fall       ; Clk                            ;
;  Reg_data_shift[27]  ; Clk                            ; 6.826 ; 6.826 ; Fall       ; Clk                            ;
;  Reg_data_shift[28]  ; Clk                            ; 5.527 ; 5.527 ; Fall       ; Clk                            ;
;  Reg_data_shift[29]  ; Clk                            ; 6.182 ; 6.182 ; Fall       ; Clk                            ;
;  Reg_data_shift[30]  ; Clk                            ; 6.940 ; 6.940 ; Fall       ; Clk                            ;
;  Reg_data_shift[31]  ; Clk                            ; 6.805 ; 6.805 ; Fall       ; Clk                            ;
; Rs_addr[*]           ; Clk                            ; 5.088 ; 5.088 ; Fall       ; Clk                            ;
;  Rs_addr[0]          ; Clk                            ; 5.330 ; 5.330 ; Fall       ; Clk                            ;
;  Rs_addr[1]          ; Clk                            ; 5.088 ; 5.088 ; Fall       ; Clk                            ;
;  Rs_addr[2]          ; Clk                            ; 5.236 ; 5.236 ; Fall       ; Clk                            ;
;  Rs_addr[3]          ; Clk                            ; 5.173 ; 5.173 ; Fall       ; Clk                            ;
;  Rs_addr[4]          ; Clk                            ; 5.241 ; 5.241 ; Fall       ; Clk                            ;
; Rs_out[*]            ; Clk                            ; 5.237 ; 5.237 ; Fall       ; Clk                            ;
;  Rs_out[0]           ; Clk                            ; 5.237 ; 5.237 ; Fall       ; Clk                            ;
;  Rs_out[1]           ; Clk                            ; 5.283 ; 5.283 ; Fall       ; Clk                            ;
;  Rs_out[2]           ; Clk                            ; 6.290 ; 6.290 ; Fall       ; Clk                            ;
;  Rs_out[3]           ; Clk                            ; 5.831 ; 5.831 ; Fall       ; Clk                            ;
;  Rs_out[4]           ; Clk                            ; 5.242 ; 5.242 ; Fall       ; Clk                            ;
;  Rs_out[5]           ; Clk                            ; 5.249 ; 5.249 ; Fall       ; Clk                            ;
;  Rs_out[6]           ; Clk                            ; 5.993 ; 5.993 ; Fall       ; Clk                            ;
;  Rs_out[7]           ; Clk                            ; 5.851 ; 5.851 ; Fall       ; Clk                            ;
;  Rs_out[8]           ; Clk                            ; 5.460 ; 5.460 ; Fall       ; Clk                            ;
;  Rs_out[9]           ; Clk                            ; 5.491 ; 5.491 ; Fall       ; Clk                            ;
;  Rs_out[10]          ; Clk                            ; 5.860 ; 5.860 ; Fall       ; Clk                            ;
;  Rs_out[11]          ; Clk                            ; 5.730 ; 5.730 ; Fall       ; Clk                            ;
;  Rs_out[12]          ; Clk                            ; 5.356 ; 5.356 ; Fall       ; Clk                            ;
;  Rs_out[13]          ; Clk                            ; 5.498 ; 5.498 ; Fall       ; Clk                            ;
;  Rs_out[14]          ; Clk                            ; 5.806 ; 5.806 ; Fall       ; Clk                            ;
;  Rs_out[15]          ; Clk                            ; 6.791 ; 6.791 ; Fall       ; Clk                            ;
;  Rs_out[16]          ; Clk                            ; 5.267 ; 5.267 ; Fall       ; Clk                            ;
;  Rs_out[17]          ; Clk                            ; 6.771 ; 6.771 ; Fall       ; Clk                            ;
;  Rs_out[18]          ; Clk                            ; 5.288 ; 5.288 ; Fall       ; Clk                            ;
;  Rs_out[19]          ; Clk                            ; 5.356 ; 5.356 ; Fall       ; Clk                            ;
;  Rs_out[20]          ; Clk                            ; 5.730 ; 5.730 ; Fall       ; Clk                            ;
;  Rs_out[21]          ; Clk                            ; 6.781 ; 6.781 ; Fall       ; Clk                            ;
;  Rs_out[22]          ; Clk                            ; 5.649 ; 5.649 ; Fall       ; Clk                            ;
;  Rs_out[23]          ; Clk                            ; 5.366 ; 5.366 ; Fall       ; Clk                            ;
;  Rs_out[24]          ; Clk                            ; 5.787 ; 5.787 ; Fall       ; Clk                            ;
;  Rs_out[25]          ; Clk                            ; 5.503 ; 5.503 ; Fall       ; Clk                            ;
;  Rs_out[26]          ; Clk                            ; 5.605 ; 5.605 ; Fall       ; Clk                            ;
;  Rs_out[27]          ; Clk                            ; 5.491 ; 5.491 ; Fall       ; Clk                            ;
;  Rs_out[28]          ; Clk                            ; 6.294 ; 6.294 ; Fall       ; Clk                            ;
;  Rs_out[29]          ; Clk                            ; 5.999 ; 5.999 ; Fall       ; Clk                            ;
;  Rs_out[30]          ; Clk                            ; 5.404 ; 5.404 ; Fall       ; Clk                            ;
;  Rs_out[31]          ; Clk                            ; 5.760 ; 5.760 ; Fall       ; Clk                            ;
; Rt_addr[*]           ; Clk                            ; 4.913 ; 4.913 ; Fall       ; Clk                            ;
;  Rt_addr[0]          ; Clk                            ; 4.913 ; 4.913 ; Fall       ; Clk                            ;
;  Rt_addr[1]          ; Clk                            ; 5.059 ; 5.059 ; Fall       ; Clk                            ;
;  Rt_addr[2]          ; Clk                            ; 5.250 ; 5.250 ; Fall       ; Clk                            ;
;  Rt_addr[3]          ; Clk                            ; 5.262 ; 5.262 ; Fall       ; Clk                            ;
; Rt_out[*]            ; Clk                            ; 5.281 ; 5.281 ; Fall       ; Clk                            ;
;  Rt_out[0]           ; Clk                            ; 6.143 ; 6.143 ; Fall       ; Clk                            ;
;  Rt_out[1]           ; Clk                            ; 5.914 ; 5.914 ; Fall       ; Clk                            ;
;  Rt_out[2]           ; Clk                            ; 5.553 ; 5.553 ; Fall       ; Clk                            ;
;  Rt_out[3]           ; Clk                            ; 5.947 ; 5.947 ; Fall       ; Clk                            ;
;  Rt_out[4]           ; Clk                            ; 5.747 ; 5.747 ; Fall       ; Clk                            ;
;  Rt_out[5]           ; Clk                            ; 5.732 ; 5.732 ; Fall       ; Clk                            ;
;  Rt_out[6]           ; Clk                            ; 6.422 ; 6.422 ; Fall       ; Clk                            ;
;  Rt_out[7]           ; Clk                            ; 5.937 ; 5.937 ; Fall       ; Clk                            ;
;  Rt_out[8]           ; Clk                            ; 5.670 ; 5.670 ; Fall       ; Clk                            ;
;  Rt_out[9]           ; Clk                            ; 5.843 ; 5.843 ; Fall       ; Clk                            ;
;  Rt_out[10]          ; Clk                            ; 6.271 ; 6.271 ; Fall       ; Clk                            ;
;  Rt_out[11]          ; Clk                            ; 6.040 ; 6.040 ; Fall       ; Clk                            ;
;  Rt_out[12]          ; Clk                            ; 7.254 ; 7.254 ; Fall       ; Clk                            ;
;  Rt_out[13]          ; Clk                            ; 6.103 ; 6.103 ; Fall       ; Clk                            ;
;  Rt_out[14]          ; Clk                            ; 5.345 ; 5.345 ; Fall       ; Clk                            ;
;  Rt_out[15]          ; Clk                            ; 7.265 ; 7.265 ; Fall       ; Clk                            ;
;  Rt_out[16]          ; Clk                            ; 5.818 ; 5.818 ; Fall       ; Clk                            ;
;  Rt_out[17]          ; Clk                            ; 7.263 ; 7.263 ; Fall       ; Clk                            ;
;  Rt_out[18]          ; Clk                            ; 5.651 ; 5.651 ; Fall       ; Clk                            ;
;  Rt_out[19]          ; Clk                            ; 7.244 ; 7.244 ; Fall       ; Clk                            ;
;  Rt_out[20]          ; Clk                            ; 5.949 ; 5.949 ; Fall       ; Clk                            ;
;  Rt_out[21]          ; Clk                            ; 7.263 ; 7.263 ; Fall       ; Clk                            ;
;  Rt_out[22]          ; Clk                            ; 6.180 ; 6.180 ; Fall       ; Clk                            ;
;  Rt_out[23]          ; Clk                            ; 7.080 ; 7.080 ; Fall       ; Clk                            ;
;  Rt_out[24]          ; Clk                            ; 5.719 ; 5.719 ; Fall       ; Clk                            ;
;  Rt_out[25]          ; Clk                            ; 6.260 ; 6.260 ; Fall       ; Clk                            ;
;  Rt_out[26]          ; Clk                            ; 6.196 ; 6.196 ; Fall       ; Clk                            ;
;  Rt_out[27]          ; Clk                            ; 5.281 ; 5.281 ; Fall       ; Clk                            ;
;  Rt_out[28]          ; Clk                            ; 5.524 ; 5.524 ; Fall       ; Clk                            ;
;  Rt_out[29]          ; Clk                            ; 6.231 ; 6.231 ; Fall       ; Clk                            ;
;  Rt_out[30]          ; Clk                            ; 5.370 ; 5.370 ; Fall       ; Clk                            ;
;  Rt_out[31]          ; Clk                            ; 5.855 ; 5.855 ; Fall       ; Clk                            ;
; Shift_out[*]         ; Clk                            ; 5.546 ; 5.546 ; Fall       ; Clk                            ;
;  Shift_out[0]        ; Clk                            ; 6.201 ; 6.201 ; Fall       ; Clk                            ;
;  Shift_out[1]        ; Clk                            ; 6.339 ; 6.339 ; Fall       ; Clk                            ;
;  Shift_out[2]        ; Clk                            ; 6.175 ; 6.175 ; Fall       ; Clk                            ;
;  Shift_out[3]        ; Clk                            ; 6.264 ; 6.264 ; Fall       ; Clk                            ;
;  Shift_out[4]        ; Clk                            ; 6.103 ; 6.103 ; Fall       ; Clk                            ;
;  Shift_out[5]        ; Clk                            ; 5.546 ; 5.546 ; Fall       ; Clk                            ;
;  Shift_out[6]        ; Clk                            ; 6.198 ; 6.198 ; Fall       ; Clk                            ;
;  Shift_out[7]        ; Clk                            ; 6.032 ; 6.032 ; Fall       ; Clk                            ;
;  Shift_out[8]        ; Clk                            ; 6.761 ; 6.761 ; Fall       ; Clk                            ;
;  Shift_out[9]        ; Clk                            ; 6.571 ; 6.571 ; Fall       ; Clk                            ;
;  Shift_out[10]       ; Clk                            ; 5.790 ; 5.790 ; Fall       ; Clk                            ;
;  Shift_out[11]       ; Clk                            ; 6.247 ; 6.247 ; Fall       ; Clk                            ;
;  Shift_out[12]       ; Clk                            ; 6.235 ; 6.235 ; Fall       ; Clk                            ;
;  Shift_out[13]       ; Clk                            ; 6.405 ; 6.405 ; Fall       ; Clk                            ;
;  Shift_out[14]       ; Clk                            ; 6.593 ; 6.593 ; Fall       ; Clk                            ;
;  Shift_out[15]       ; Clk                            ; 6.081 ; 6.081 ; Fall       ; Clk                            ;
;  Shift_out[16]       ; Clk                            ; 6.657 ; 6.657 ; Fall       ; Clk                            ;
;  Shift_out[17]       ; Clk                            ; 6.309 ; 6.309 ; Fall       ; Clk                            ;
;  Shift_out[18]       ; Clk                            ; 6.651 ; 6.651 ; Fall       ; Clk                            ;
;  Shift_out[19]       ; Clk                            ; 6.453 ; 6.453 ; Fall       ; Clk                            ;
;  Shift_out[20]       ; Clk                            ; 6.776 ; 6.776 ; Fall       ; Clk                            ;
;  Shift_out[21]       ; Clk                            ; 6.284 ; 6.284 ; Fall       ; Clk                            ;
;  Shift_out[22]       ; Clk                            ; 7.003 ; 7.003 ; Fall       ; Clk                            ;
;  Shift_out[23]       ; Clk                            ; 6.808 ; 6.808 ; Fall       ; Clk                            ;
;  Shift_out[24]       ; Clk                            ; 6.563 ; 6.563 ; Fall       ; Clk                            ;
;  Shift_out[25]       ; Clk                            ; 6.298 ; 6.298 ; Fall       ; Clk                            ;
;  Shift_out[26]       ; Clk                            ; 6.298 ; 6.298 ; Fall       ; Clk                            ;
;  Shift_out[27]       ; Clk                            ; 6.531 ; 6.531 ; Fall       ; Clk                            ;
;  Shift_out[28]       ; Clk                            ; 6.037 ; 6.037 ; Fall       ; Clk                            ;
;  Shift_out[29]       ; Clk                            ; 6.009 ; 6.009 ; Fall       ; Clk                            ;
;  Shift_out[30]       ; Clk                            ; 6.224 ; 6.224 ; Fall       ; Clk                            ;
;  Shift_out[31]       ; Clk                            ; 6.152 ; 6.152 ; Fall       ; Clk                            ;
; Zero                 ; Clk                            ; 6.586 ; 6.586 ; Fall       ; Clk                            ;
; ALUShift_out[*]      ; Controller:controller|state.S0 ; 5.488 ; 5.488 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[0]     ; Controller:controller|state.S0 ; 6.631 ; 6.631 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[1]     ; Controller:controller|state.S0 ; 5.488 ; 5.488 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[2]     ; Controller:controller|state.S0 ; 6.990 ; 6.990 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[3]     ; Controller:controller|state.S0 ; 6.481 ; 6.481 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[4]     ; Controller:controller|state.S0 ; 7.148 ; 7.148 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[5]     ; Controller:controller|state.S0 ; 5.945 ; 5.945 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[6]     ; Controller:controller|state.S0 ; 6.359 ; 6.359 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[7]     ; Controller:controller|state.S0 ; 6.888 ; 6.888 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[8]     ; Controller:controller|state.S0 ; 5.691 ; 5.691 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[9]     ; Controller:controller|state.S0 ; 6.494 ; 6.494 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[10]    ; Controller:controller|state.S0 ; 6.771 ; 6.771 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[11]    ; Controller:controller|state.S0 ; 6.816 ; 6.816 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[12]    ; Controller:controller|state.S0 ; 5.931 ; 5.931 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[13]    ; Controller:controller|state.S0 ; 5.981 ; 5.981 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[14]    ; Controller:controller|state.S0 ; 5.898 ; 5.898 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[15]    ; Controller:controller|state.S0 ; 6.687 ; 6.687 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[16]    ; Controller:controller|state.S0 ; 6.219 ; 6.219 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[17]    ; Controller:controller|state.S0 ; 6.451 ; 6.451 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[18]    ; Controller:controller|state.S0 ; 5.817 ; 5.817 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[19]    ; Controller:controller|state.S0 ; 6.781 ; 6.781 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[20]    ; Controller:controller|state.S0 ; 6.492 ; 6.492 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[21]    ; Controller:controller|state.S0 ; 6.547 ; 6.547 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[22]    ; Controller:controller|state.S0 ; 6.681 ; 6.681 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[23]    ; Controller:controller|state.S0 ; 6.595 ; 6.595 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[24]    ; Controller:controller|state.S0 ; 5.990 ; 5.990 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[25]    ; Controller:controller|state.S0 ; 6.118 ; 6.118 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[26]    ; Controller:controller|state.S0 ; 6.626 ; 6.626 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[27]    ; Controller:controller|state.S0 ; 6.261 ; 6.261 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[28]    ; Controller:controller|state.S0 ; 6.834 ; 6.834 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[29]    ; Controller:controller|state.S0 ; 6.866 ; 6.866 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[30]    ; Controller:controller|state.S0 ; 6.622 ; 6.622 ; Rise       ; Controller:controller|state.S0 ;
;  ALUShift_out[31]    ; Controller:controller|state.S0 ; 5.980 ; 5.980 ; Rise       ; Controller:controller|state.S0 ;
; ALU_out[*]           ; Controller:controller|state.S0 ; 4.873 ; 4.873 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[0]          ; Controller:controller|state.S0 ; 6.884 ; 6.884 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[1]          ; Controller:controller|state.S0 ; 5.480 ; 5.480 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[2]          ; Controller:controller|state.S0 ; 6.398 ; 6.398 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[3]          ; Controller:controller|state.S0 ; 6.734 ; 6.734 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[4]          ; Controller:controller|state.S0 ; 6.786 ; 6.786 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[5]          ; Controller:controller|state.S0 ; 5.399 ; 5.399 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[6]          ; Controller:controller|state.S0 ; 5.995 ; 5.995 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[7]          ; Controller:controller|state.S0 ; 5.974 ; 5.974 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[8]          ; Controller:controller|state.S0 ; 6.184 ; 6.184 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[9]          ; Controller:controller|state.S0 ; 6.234 ; 6.234 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[10]         ; Controller:controller|state.S0 ; 5.712 ; 5.712 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[11]         ; Controller:controller|state.S0 ; 6.002 ; 6.002 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[12]         ; Controller:controller|state.S0 ; 5.690 ; 5.690 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[13]         ; Controller:controller|state.S0 ; 5.629 ; 5.629 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[14]         ; Controller:controller|state.S0 ; 4.873 ; 4.873 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[15]         ; Controller:controller|state.S0 ; 6.119 ; 6.119 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[16]         ; Controller:controller|state.S0 ; 5.536 ; 5.536 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[17]         ; Controller:controller|state.S0 ; 5.948 ; 5.948 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[18]         ; Controller:controller|state.S0 ; 5.357 ; 5.357 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[19]         ; Controller:controller|state.S0 ; 5.348 ; 5.348 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[20]         ; Controller:controller|state.S0 ; 5.550 ; 5.550 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[21]         ; Controller:controller|state.S0 ; 5.691 ; 5.691 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[22]         ; Controller:controller|state.S0 ; 5.473 ; 5.473 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[23]         ; Controller:controller|state.S0 ; 5.739 ; 5.739 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[24]         ; Controller:controller|state.S0 ; 6.038 ; 6.038 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[25]         ; Controller:controller|state.S0 ; 6.456 ; 6.456 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[26]         ; Controller:controller|state.S0 ; 5.955 ; 5.955 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[27]         ; Controller:controller|state.S0 ; 6.066 ; 6.066 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[28]         ; Controller:controller|state.S0 ; 6.948 ; 6.948 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[29]         ; Controller:controller|state.S0 ; 5.452 ; 5.452 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[30]         ; Controller:controller|state.S0 ; 5.496 ; 5.496 ; Rise       ; Controller:controller|state.S0 ;
;  ALU_out[31]         ; Controller:controller|state.S0 ; 6.032 ; 6.032 ; Rise       ; Controller:controller|state.S0 ;
; B_in[*]              ; Controller:controller|state.S0 ; 4.397 ; 4.397 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[0]             ; Controller:controller|state.S0 ; 4.848 ; 4.848 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[1]             ; Controller:controller|state.S0 ; 5.119 ; 5.119 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[2]             ; Controller:controller|state.S0 ; 4.397 ; 4.397 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[3]             ; Controller:controller|state.S0 ; 4.736 ; 4.736 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[4]             ; Controller:controller|state.S0 ; 4.498 ; 4.498 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[5]             ; Controller:controller|state.S0 ; 5.222 ; 5.222 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[6]             ; Controller:controller|state.S0 ; 5.090 ; 5.090 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[7]             ; Controller:controller|state.S0 ; 4.699 ; 4.699 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[8]             ; Controller:controller|state.S0 ; 4.996 ; 4.996 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[9]             ; Controller:controller|state.S0 ; 5.450 ; 5.450 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[10]            ; Controller:controller|state.S0 ; 4.795 ; 4.795 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[11]            ; Controller:controller|state.S0 ; 5.054 ; 5.054 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[12]            ; Controller:controller|state.S0 ; 4.678 ; 4.678 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[13]            ; Controller:controller|state.S0 ; 5.580 ; 5.580 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[14]            ; Controller:controller|state.S0 ; 4.636 ; 4.636 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[15]            ; Controller:controller|state.S0 ; 4.655 ; 4.655 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[16]            ; Controller:controller|state.S0 ; 4.436 ; 4.436 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[17]            ; Controller:controller|state.S0 ; 4.547 ; 4.547 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[18]            ; Controller:controller|state.S0 ; 5.132 ; 5.132 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[19]            ; Controller:controller|state.S0 ; 4.955 ; 4.955 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[20]            ; Controller:controller|state.S0 ; 4.939 ; 4.939 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[21]            ; Controller:controller|state.S0 ; 5.625 ; 5.625 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[22]            ; Controller:controller|state.S0 ; 6.013 ; 6.013 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[23]            ; Controller:controller|state.S0 ; 4.907 ; 4.907 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[24]            ; Controller:controller|state.S0 ; 4.892 ; 4.892 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[25]            ; Controller:controller|state.S0 ; 5.543 ; 5.543 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[26]            ; Controller:controller|state.S0 ; 4.911 ; 4.911 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[27]            ; Controller:controller|state.S0 ; 5.494 ; 5.494 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[28]            ; Controller:controller|state.S0 ; 5.245 ; 5.245 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[29]            ; Controller:controller|state.S0 ; 5.250 ; 5.250 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[30]            ; Controller:controller|state.S0 ; 5.601 ; 5.601 ; Rise       ; Controller:controller|state.S0 ;
;  B_in[31]            ; Controller:controller|state.S0 ; 4.745 ; 4.745 ; Rise       ; Controller:controller|state.S0 ;
; Less                 ; Controller:controller|state.S0 ; 6.084 ; 6.084 ; Rise       ; Controller:controller|state.S0 ;
; Overflow             ; Controller:controller|state.S0 ; 6.425 ; 6.425 ; Rise       ; Controller:controller|state.S0 ;
; PC_in[*]             ; Controller:controller|state.S0 ; 6.019 ; 6.019 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[0]            ; Controller:controller|state.S0 ; 7.022 ; 7.022 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[1]            ; Controller:controller|state.S0 ; 6.434 ; 6.434 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[2]            ; Controller:controller|state.S0 ; 6.388 ; 6.388 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[3]            ; Controller:controller|state.S0 ; 7.245 ; 7.245 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[4]            ; Controller:controller|state.S0 ; 7.222 ; 7.222 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[5]            ; Controller:controller|state.S0 ; 6.671 ; 6.671 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[6]            ; Controller:controller|state.S0 ; 7.022 ; 7.022 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[7]            ; Controller:controller|state.S0 ; 7.225 ; 7.225 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[8]            ; Controller:controller|state.S0 ; 6.579 ; 6.579 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[9]            ; Controller:controller|state.S0 ; 6.821 ; 6.821 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[10]           ; Controller:controller|state.S0 ; 6.650 ; 6.650 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[11]           ; Controller:controller|state.S0 ; 6.857 ; 6.857 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[12]           ; Controller:controller|state.S0 ; 6.963 ; 6.963 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[13]           ; Controller:controller|state.S0 ; 6.134 ; 6.134 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[14]           ; Controller:controller|state.S0 ; 6.184 ; 6.184 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[15]           ; Controller:controller|state.S0 ; 6.889 ; 6.889 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[16]           ; Controller:controller|state.S0 ; 7.048 ; 7.048 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[17]           ; Controller:controller|state.S0 ; 6.868 ; 6.868 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[18]           ; Controller:controller|state.S0 ; 6.019 ; 6.019 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[19]           ; Controller:controller|state.S0 ; 6.905 ; 6.905 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[20]           ; Controller:controller|state.S0 ; 7.179 ; 7.179 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[21]           ; Controller:controller|state.S0 ; 6.312 ; 6.312 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[22]           ; Controller:controller|state.S0 ; 7.064 ; 7.064 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[23]           ; Controller:controller|state.S0 ; 6.865 ; 6.865 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[24]           ; Controller:controller|state.S0 ; 6.178 ; 6.178 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[25]           ; Controller:controller|state.S0 ; 7.367 ; 7.367 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[26]           ; Controller:controller|state.S0 ; 6.413 ; 6.413 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[27]           ; Controller:controller|state.S0 ; 6.614 ; 6.614 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[28]           ; Controller:controller|state.S0 ; 7.250 ; 7.250 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[29]           ; Controller:controller|state.S0 ; 6.665 ; 6.665 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[30]           ; Controller:controller|state.S0 ; 6.453 ; 6.453 ; Rise       ; Controller:controller|state.S0 ;
;  PC_in[31]           ; Controller:controller|state.S0 ; 6.351 ; 6.351 ; Rise       ; Controller:controller|state.S0 ;
; PC_write_en          ; Controller:controller|state.S0 ; 6.435 ; 6.435 ; Rise       ; Controller:controller|state.S0 ;
; RegDt0               ; Controller:controller|state.S0 ; 3.904 ; 3.904 ; Rise       ; Controller:controller|state.S0 ;
; Reg_data_shift[*]    ; Controller:controller|state.S0 ; 4.340 ; 4.340 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S0 ; 5.122 ; 5.122 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S0 ; 4.592 ; 4.592 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S0 ; 5.647 ; 5.647 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S0 ; 5.957 ; 5.957 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S0 ; 4.999 ; 4.999 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S0 ; 4.747 ; 4.747 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S0 ; 4.830 ; 4.830 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S0 ; 5.640 ; 5.640 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S0 ; 5.552 ; 5.552 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S0 ; 5.537 ; 5.537 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S0 ; 6.006 ; 6.006 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S0 ; 4.564 ; 4.564 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S0 ; 5.334 ; 5.334 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S0 ; 5.241 ; 5.241 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S0 ; 5.435 ; 5.435 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S0 ; 5.281 ; 5.281 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S0 ; 4.363 ; 4.363 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S0 ; 5.270 ; 5.270 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S0 ; 5.995 ; 5.995 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S0 ; 6.017 ; 6.017 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S0 ; 4.713 ; 4.713 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S0 ; 5.228 ; 5.228 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S0 ; 5.082 ; 5.082 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S0 ; 5.449 ; 5.449 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S0 ; 5.475 ; 5.475 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S0 ; 5.486 ; 5.486 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S0 ; 5.904 ; 5.904 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S0 ; 6.005 ; 6.005 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S0 ; 4.340 ; 4.340 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S0 ; 5.084 ; 5.084 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S0 ; 5.847 ; 5.847 ; Rise       ; Controller:controller|state.S0 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S0 ; 5.756 ; 5.756 ; Rise       ; Controller:controller|state.S0 ;
; Rt_addr[*]           ; Controller:controller|state.S0 ; 3.811 ; 3.811 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[0]          ; Controller:controller|state.S0 ; 3.811 ; 3.811 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[1]          ; Controller:controller|state.S0 ; 3.865 ; 3.865 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[2]          ; Controller:controller|state.S0 ; 4.034 ; 4.034 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_addr[3]          ; Controller:controller|state.S0 ; 3.946 ; 3.946 ; Rise       ; Controller:controller|state.S0 ;
; Rt_out[*]            ; Controller:controller|state.S0 ; 4.252 ; 4.252 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[0]           ; Controller:controller|state.S0 ; 5.043 ; 5.043 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[1]           ; Controller:controller|state.S0 ; 4.680 ; 4.680 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[2]           ; Controller:controller|state.S0 ; 4.566 ; 4.566 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[3]           ; Controller:controller|state.S0 ; 4.631 ; 4.631 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[4]           ; Controller:controller|state.S0 ; 4.354 ; 4.354 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[5]           ; Controller:controller|state.S0 ; 4.634 ; 4.634 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[6]           ; Controller:controller|state.S0 ; 5.106 ; 5.106 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[7]           ; Controller:controller|state.S0 ; 4.621 ; 4.621 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[8]           ; Controller:controller|state.S0 ; 4.309 ; 4.309 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[9]           ; Controller:controller|state.S0 ; 4.831 ; 4.831 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[10]          ; Controller:controller|state.S0 ; 4.878 ; 4.878 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[11]          ; Controller:controller|state.S0 ; 4.724 ; 4.724 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[12]          ; Controller:controller|state.S0 ; 5.813 ; 5.813 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[13]          ; Controller:controller|state.S0 ; 4.742 ; 4.742 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[14]          ; Controller:controller|state.S0 ; 4.252 ; 4.252 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[15]          ; Controller:controller|state.S0 ; 6.016 ; 6.016 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[16]          ; Controller:controller|state.S0 ; 4.457 ; 4.457 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[17]          ; Controller:controller|state.S0 ; 6.014 ; 6.014 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[18]          ; Controller:controller|state.S0 ; 4.258 ; 4.258 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[19]          ; Controller:controller|state.S0 ; 5.803 ; 5.803 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[20]          ; Controller:controller|state.S0 ; 4.729 ; 4.729 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[21]          ; Controller:controller|state.S0 ; 6.014 ; 6.014 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[22]          ; Controller:controller|state.S0 ; 4.808 ; 4.808 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[23]          ; Controller:controller|state.S0 ; 5.639 ; 5.639 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[24]          ; Controller:controller|state.S0 ; 4.691 ; 4.691 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[25]          ; Controller:controller|state.S0 ; 5.356 ; 5.356 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[26]          ; Controller:controller|state.S0 ; 5.280 ; 5.280 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[27]          ; Controller:controller|state.S0 ; 4.452 ; 4.452 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[28]          ; Controller:controller|state.S0 ; 4.768 ; 4.768 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[29]          ; Controller:controller|state.S0 ; 5.236 ; 5.236 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[30]          ; Controller:controller|state.S0 ; 4.533 ; 4.533 ; Rise       ; Controller:controller|state.S0 ;
;  Rt_out[31]          ; Controller:controller|state.S0 ; 5.086 ; 5.086 ; Rise       ; Controller:controller|state.S0 ;
; Shift_out[*]         ; Controller:controller|state.S0 ; 5.276 ; 5.276 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[0]        ; Controller:controller|state.S0 ; 5.755 ; 5.755 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[1]        ; Controller:controller|state.S0 ; 6.348 ; 6.348 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[2]        ; Controller:controller|state.S0 ; 5.662 ; 5.662 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[3]        ; Controller:controller|state.S0 ; 6.070 ; 6.070 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[4]        ; Controller:controller|state.S0 ; 6.014 ; 6.014 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[5]        ; Controller:controller|state.S0 ; 5.679 ; 5.679 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[6]        ; Controller:controller|state.S0 ; 5.482 ; 5.482 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[7]        ; Controller:controller|state.S0 ; 5.560 ; 5.560 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[8]        ; Controller:controller|state.S0 ; 6.529 ; 6.529 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[9]        ; Controller:controller|state.S0 ; 6.737 ; 6.737 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[10]       ; Controller:controller|state.S0 ; 5.276 ; 5.276 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[11]       ; Controller:controller|state.S0 ; 6.148 ; 6.148 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[12]       ; Controller:controller|state.S0 ; 6.083 ; 6.083 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[13]       ; Controller:controller|state.S0 ; 6.348 ; 6.348 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[14]       ; Controller:controller|state.S0 ; 6.314 ; 6.314 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[15]       ; Controller:controller|state.S0 ; 5.610 ; 5.610 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[16]       ; Controller:controller|state.S0 ; 6.198 ; 6.198 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[17]       ; Controller:controller|state.S0 ; 6.213 ; 6.213 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[18]       ; Controller:controller|state.S0 ; 6.214 ; 6.214 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[19]       ; Controller:controller|state.S0 ; 6.300 ; 6.300 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[20]       ; Controller:controller|state.S0 ; 6.352 ; 6.352 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[21]       ; Controller:controller|state.S0 ; 6.064 ; 6.064 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[22]       ; Controller:controller|state.S0 ; 6.363 ; 6.363 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[23]       ; Controller:controller|state.S0 ; 6.164 ; 6.164 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[24]       ; Controller:controller|state.S0 ; 6.382 ; 6.382 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[25]       ; Controller:controller|state.S0 ; 6.409 ; 6.409 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[26]       ; Controller:controller|state.S0 ; 5.942 ; 5.942 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[27]       ; Controller:controller|state.S0 ; 6.628 ; 6.628 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[28]       ; Controller:controller|state.S0 ; 5.890 ; 5.890 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[29]       ; Controller:controller|state.S0 ; 5.966 ; 5.966 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[30]       ; Controller:controller|state.S0 ; 5.908 ; 5.908 ; Rise       ; Controller:controller|state.S0 ;
;  Shift_out[31]       ; Controller:controller|state.S0 ; 5.547 ; 5.547 ; Rise       ; Controller:controller|state.S0 ;
; Zero                 ; Controller:controller|state.S0 ; 6.036 ; 6.036 ; Rise       ; Controller:controller|state.S0 ;
; state[*]             ; Controller:controller|state.S0 ; 4.640 ;       ; Rise       ; Controller:controller|state.S0 ;
;  state[0]            ; Controller:controller|state.S0 ; 4.640 ;       ; Rise       ; Controller:controller|state.S0 ;
; state[*]             ; Controller:controller|state.S0 ;       ; 4.640 ; Fall       ; Controller:controller|state.S0 ;
;  state[0]            ; Controller:controller|state.S0 ;       ; 4.640 ; Fall       ; Controller:controller|state.S0 ;
; ALUShift_out[*]      ; Controller:controller|state.S6 ; 6.351 ; 6.351 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[0]     ; Controller:controller|state.S6 ; 6.511 ; 6.511 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[1]     ; Controller:controller|state.S6 ; 6.430 ; 6.430 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[2]     ; Controller:controller|state.S6 ; 7.070 ; 7.070 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[3]     ; Controller:controller|state.S6 ; 7.046 ; 7.046 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[4]     ; Controller:controller|state.S6 ; 7.622 ; 7.622 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[5]     ; Controller:controller|state.S6 ; 6.873 ; 6.873 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[6]     ; Controller:controller|state.S6 ; 7.174 ; 7.174 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[7]     ; Controller:controller|state.S6 ; 7.205 ; 7.205 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[8]     ; Controller:controller|state.S6 ; 6.351 ; 6.351 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[9]     ; Controller:controller|state.S6 ; 6.785 ; 6.785 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[10]    ; Controller:controller|state.S6 ; 7.329 ; 7.329 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[11]    ; Controller:controller|state.S6 ; 7.144 ; 7.144 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[12]    ; Controller:controller|state.S6 ; 6.525 ; 6.525 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[13]    ; Controller:controller|state.S6 ; 6.380 ; 6.380 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[14]    ; Controller:controller|state.S6 ; 6.755 ; 6.755 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[15]    ; Controller:controller|state.S6 ; 7.625 ; 7.625 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[16]    ; Controller:controller|state.S6 ; 7.040 ; 7.040 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[17]    ; Controller:controller|state.S6 ; 7.103 ; 7.103 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[18]    ; Controller:controller|state.S6 ; 6.406 ; 6.406 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[19]    ; Controller:controller|state.S6 ; 7.655 ; 7.655 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[20]    ; Controller:controller|state.S6 ; 7.303 ; 7.303 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[21]    ; Controller:controller|state.S6 ; 6.933 ; 6.933 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[22]    ; Controller:controller|state.S6 ; 7.431 ; 7.431 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[23]    ; Controller:controller|state.S6 ; 7.481 ; 7.481 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[24]    ; Controller:controller|state.S6 ; 6.967 ; 6.967 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[25]    ; Controller:controller|state.S6 ; 6.595 ; 6.595 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[26]    ; Controller:controller|state.S6 ; 6.886 ; 6.886 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[27]    ; Controller:controller|state.S6 ; 6.871 ; 6.871 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[28]    ; Controller:controller|state.S6 ; 7.355 ; 7.355 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[29]    ; Controller:controller|state.S6 ; 7.565 ; 7.565 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[30]    ; Controller:controller|state.S6 ; 7.327 ; 7.327 ; Rise       ; Controller:controller|state.S6 ;
;  ALUShift_out[31]    ; Controller:controller|state.S6 ; 6.681 ; 6.681 ; Rise       ; Controller:controller|state.S6 ;
; ALU_SrcA             ; Controller:controller|state.S6 ; 5.598 ; 5.598 ; Rise       ; Controller:controller|state.S6 ;
; ALU_SrcB[*]          ; Controller:controller|state.S6 ; 5.001 ; 5.001 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[0]         ; Controller:controller|state.S6 ; 5.220 ; 5.220 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[1]         ; Controller:controller|state.S6 ; 5.704 ; 5.704 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_SrcB[2]         ; Controller:controller|state.S6 ; 5.001 ; 5.001 ; Rise       ; Controller:controller|state.S6 ;
; ALU_op[*]            ; Controller:controller|state.S6 ; 5.352 ; 5.352 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[0]           ; Controller:controller|state.S6 ; 5.479 ; 5.479 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[1]           ; Controller:controller|state.S6 ; 5.582 ; 5.582 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[2]           ; Controller:controller|state.S6 ; 5.521 ; 5.521 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_op[3]           ; Controller:controller|state.S6 ; 5.352 ; 5.352 ; Rise       ; Controller:controller|state.S6 ;
; ALU_out[*]           ; Controller:controller|state.S6 ; 5.730 ; 5.730 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[0]          ; Controller:controller|state.S6 ; 6.523 ; 6.523 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[1]          ; Controller:controller|state.S6 ; 6.422 ; 6.422 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[2]          ; Controller:controller|state.S6 ; 6.325 ; 6.325 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[3]          ; Controller:controller|state.S6 ; 7.132 ; 7.132 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[4]          ; Controller:controller|state.S6 ; 7.260 ; 7.260 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[5]          ; Controller:controller|state.S6 ; 6.327 ; 6.327 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[6]          ; Controller:controller|state.S6 ; 6.761 ; 6.761 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[7]          ; Controller:controller|state.S6 ; 6.022 ; 6.022 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[8]          ; Controller:controller|state.S6 ; 6.844 ; 6.844 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[9]          ; Controller:controller|state.S6 ; 6.238 ; 6.238 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[10]         ; Controller:controller|state.S6 ; 6.232 ; 6.232 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[11]         ; Controller:controller|state.S6 ; 6.330 ; 6.330 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[12]         ; Controller:controller|state.S6 ; 6.284 ; 6.284 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[13]         ; Controller:controller|state.S6 ; 6.028 ; 6.028 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[14]         ; Controller:controller|state.S6 ; 5.730 ; 5.730 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[15]         ; Controller:controller|state.S6 ; 7.057 ; 7.057 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[16]         ; Controller:controller|state.S6 ; 6.357 ; 6.357 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[17]         ; Controller:controller|state.S6 ; 6.600 ; 6.600 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[18]         ; Controller:controller|state.S6 ; 5.946 ; 5.946 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[19]         ; Controller:controller|state.S6 ; 6.222 ; 6.222 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[20]         ; Controller:controller|state.S6 ; 6.361 ; 6.361 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[21]         ; Controller:controller|state.S6 ; 6.077 ; 6.077 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[22]         ; Controller:controller|state.S6 ; 6.186 ; 6.186 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[23]         ; Controller:controller|state.S6 ; 6.344 ; 6.344 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[24]         ; Controller:controller|state.S6 ; 7.015 ; 7.015 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[25]         ; Controller:controller|state.S6 ; 6.684 ; 6.684 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[26]         ; Controller:controller|state.S6 ; 6.215 ; 6.215 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[27]         ; Controller:controller|state.S6 ; 6.614 ; 6.614 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[28]         ; Controller:controller|state.S6 ; 7.469 ; 7.469 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[29]         ; Controller:controller|state.S6 ; 6.151 ; 6.151 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[30]         ; Controller:controller|state.S6 ; 6.201 ; 6.201 ; Rise       ; Controller:controller|state.S6 ;
;  ALU_out[31]         ; Controller:controller|state.S6 ; 6.029 ; 6.029 ; Rise       ; Controller:controller|state.S6 ;
; A_in[*]              ; Controller:controller|state.S6 ; 5.441 ; 5.441 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[0]             ; Controller:controller|state.S6 ; 5.770 ; 5.770 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[1]             ; Controller:controller|state.S6 ; 6.013 ; 6.013 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[2]             ; Controller:controller|state.S6 ; 5.688 ; 5.688 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[3]             ; Controller:controller|state.S6 ; 6.032 ; 6.032 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[4]             ; Controller:controller|state.S6 ; 6.025 ; 6.025 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[5]             ; Controller:controller|state.S6 ; 6.293 ; 6.293 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[6]             ; Controller:controller|state.S6 ; 6.131 ; 6.131 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[7]             ; Controller:controller|state.S6 ; 6.029 ; 6.029 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[8]             ; Controller:controller|state.S6 ; 5.948 ; 5.948 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[9]             ; Controller:controller|state.S6 ; 5.731 ; 5.731 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[10]            ; Controller:controller|state.S6 ; 5.851 ; 5.851 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[11]            ; Controller:controller|state.S6 ; 6.214 ; 6.214 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[12]            ; Controller:controller|state.S6 ; 6.101 ; 6.101 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[13]            ; Controller:controller|state.S6 ; 5.716 ; 5.716 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[14]            ; Controller:controller|state.S6 ; 6.284 ; 6.284 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[15]            ; Controller:controller|state.S6 ; 6.243 ; 6.243 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[16]            ; Controller:controller|state.S6 ; 5.849 ; 5.849 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[17]            ; Controller:controller|state.S6 ; 6.755 ; 6.755 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[18]            ; Controller:controller|state.S6 ; 5.441 ; 5.441 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[19]            ; Controller:controller|state.S6 ; 6.393 ; 6.393 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[20]            ; Controller:controller|state.S6 ; 5.797 ; 5.797 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[21]            ; Controller:controller|state.S6 ; 5.714 ; 5.714 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[22]            ; Controller:controller|state.S6 ; 5.701 ; 5.701 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[23]            ; Controller:controller|state.S6 ; 5.475 ; 5.475 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[24]            ; Controller:controller|state.S6 ; 6.330 ; 6.330 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[25]            ; Controller:controller|state.S6 ; 5.666 ; 5.666 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[26]            ; Controller:controller|state.S6 ; 5.743 ; 5.743 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[27]            ; Controller:controller|state.S6 ; 6.037 ; 6.037 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[28]            ; Controller:controller|state.S6 ; 5.809 ; 5.809 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[29]            ; Controller:controller|state.S6 ; 5.613 ; 5.613 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[30]            ; Controller:controller|state.S6 ; 5.872 ; 5.872 ; Rise       ; Controller:controller|state.S6 ;
;  A_in[31]            ; Controller:controller|state.S6 ; 5.758 ; 5.758 ; Rise       ; Controller:controller|state.S6 ;
; Addreg_write_en      ; Controller:controller|state.S6 ; 5.366 ; 5.366 ; Rise       ; Controller:controller|state.S6 ;
; B_in[*]              ; Controller:controller|state.S6 ; 5.393 ; 5.393 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[0]             ; Controller:controller|state.S6 ; 5.878 ; 5.878 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[1]             ; Controller:controller|state.S6 ; 6.451 ; 6.451 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[2]             ; Controller:controller|state.S6 ; 5.393 ; 5.393 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[3]             ; Controller:controller|state.S6 ; 5.837 ; 5.837 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[4]             ; Controller:controller|state.S6 ; 5.856 ; 5.856 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[5]             ; Controller:controller|state.S6 ; 6.543 ; 6.543 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[6]             ; Controller:controller|state.S6 ; 6.012 ; 6.012 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[7]             ; Controller:controller|state.S6 ; 5.676 ; 5.676 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[8]             ; Controller:controller|state.S6 ; 6.016 ; 6.016 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[9]             ; Controller:controller|state.S6 ; 6.093 ; 6.093 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[10]            ; Controller:controller|state.S6 ; 5.798 ; 5.798 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[11]            ; Controller:controller|state.S6 ; 6.199 ; 6.199 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[12]            ; Controller:controller|state.S6 ; 5.836 ; 5.836 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[13]            ; Controller:controller|state.S6 ; 6.603 ; 6.603 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[14]            ; Controller:controller|state.S6 ; 5.986 ; 5.986 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[15]            ; Controller:controller|state.S6 ; 5.907 ; 5.907 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[16]            ; Controller:controller|state.S6 ; 5.525 ; 5.525 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[17]            ; Controller:controller|state.S6 ; 5.690 ; 5.690 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[18]            ; Controller:controller|state.S6 ; 6.084 ; 6.084 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[19]            ; Controller:controller|state.S6 ; 6.100 ; 6.100 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[20]            ; Controller:controller|state.S6 ; 5.812 ; 5.812 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[21]            ; Controller:controller|state.S6 ; 6.787 ; 6.787 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[22]            ; Controller:controller|state.S6 ; 6.856 ; 6.856 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[23]            ; Controller:controller|state.S6 ; 6.053 ; 6.053 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[24]            ; Controller:controller|state.S6 ; 6.024 ; 6.024 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[25]            ; Controller:controller|state.S6 ; 6.332 ; 6.332 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[26]            ; Controller:controller|state.S6 ; 5.699 ; 5.699 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[27]            ; Controller:controller|state.S6 ; 6.317 ; 6.317 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[28]            ; Controller:controller|state.S6 ; 6.091 ; 6.091 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[29]            ; Controller:controller|state.S6 ; 6.283 ; 6.283 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[30]            ; Controller:controller|state.S6 ; 6.164 ; 6.164 ; Rise       ; Controller:controller|state.S6 ;
;  B_in[31]            ; Controller:controller|state.S6 ; 6.231 ; 6.231 ; Rise       ; Controller:controller|state.S6 ;
; Ex_top               ; Controller:controller|state.S6 ; 5.126 ; 5.126 ; Rise       ; Controller:controller|state.S6 ;
; IR_write_en          ; Controller:controller|state.S6 ; 5.281 ; 5.281 ; Rise       ; Controller:controller|state.S6 ;
; IorD                 ; Controller:controller|state.S6 ; 5.823 ; 5.823 ; Rise       ; Controller:controller|state.S6 ;
; Less                 ; Controller:controller|state.S6 ; 6.677 ; 6.677 ; Rise       ; Controller:controller|state.S6 ;
; Mem_addr_in[*]       ; Controller:controller|state.S6 ; 5.231 ; 5.231 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[0]      ; Controller:controller|state.S6 ; 6.342 ; 6.342 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[1]      ; Controller:controller|state.S6 ; 6.779 ; 6.779 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[2]      ; Controller:controller|state.S6 ; 5.568 ; 5.568 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[3]      ; Controller:controller|state.S6 ; 5.231 ; 5.231 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[4]      ; Controller:controller|state.S6 ; 5.729 ; 5.729 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[5]      ; Controller:controller|state.S6 ; 5.610 ; 5.610 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[6]      ; Controller:controller|state.S6 ; 5.720 ; 5.720 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[7]      ; Controller:controller|state.S6 ; 5.359 ; 5.359 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[8]      ; Controller:controller|state.S6 ; 6.025 ; 6.025 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[9]      ; Controller:controller|state.S6 ; 6.140 ; 6.140 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[10]     ; Controller:controller|state.S6 ; 5.911 ; 5.911 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[11]     ; Controller:controller|state.S6 ; 6.995 ; 6.995 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[12]     ; Controller:controller|state.S6 ; 5.468 ; 5.468 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[13]     ; Controller:controller|state.S6 ; 7.361 ; 7.361 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[14]     ; Controller:controller|state.S6 ; 6.487 ; 6.487 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[15]     ; Controller:controller|state.S6 ; 6.749 ; 6.749 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[16]     ; Controller:controller|state.S6 ; 6.589 ; 6.589 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[17]     ; Controller:controller|state.S6 ; 6.968 ; 6.968 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[18]     ; Controller:controller|state.S6 ; 7.116 ; 7.116 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[19]     ; Controller:controller|state.S6 ; 6.947 ; 6.947 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[20]     ; Controller:controller|state.S6 ; 5.984 ; 5.984 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[21]     ; Controller:controller|state.S6 ; 6.333 ; 6.333 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[22]     ; Controller:controller|state.S6 ; 7.538 ; 7.538 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[23]     ; Controller:controller|state.S6 ; 6.556 ; 6.556 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[24]     ; Controller:controller|state.S6 ; 6.495 ; 6.495 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[25]     ; Controller:controller|state.S6 ; 6.997 ; 6.997 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[26]     ; Controller:controller|state.S6 ; 6.885 ; 6.885 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[27]     ; Controller:controller|state.S6 ; 6.958 ; 6.958 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[28]     ; Controller:controller|state.S6 ; 6.681 ; 6.681 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[29]     ; Controller:controller|state.S6 ; 5.770 ; 5.770 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[30]     ; Controller:controller|state.S6 ; 7.358 ; 7.358 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_addr_in[31]     ; Controller:controller|state.S6 ; 7.117 ; 7.117 ; Rise       ; Controller:controller|state.S6 ;
; Mem_byte_write[*]    ; Controller:controller|state.S6 ; 5.303 ; 5.303 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[0]   ; Controller:controller|state.S6 ; 5.360 ; 5.360 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[1]   ; Controller:controller|state.S6 ; 5.303 ; 5.303 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[2]   ; Controller:controller|state.S6 ; 5.343 ; 5.343 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_byte_write[3]   ; Controller:controller|state.S6 ; 5.343 ; 5.343 ; Rise       ; Controller:controller|state.S6 ;
; Mem_data_out[*]      ; Controller:controller|state.S6 ; 6.149 ; 6.149 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[0]     ; Controller:controller|state.S6 ; 7.368 ; 7.368 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[1]     ; Controller:controller|state.S6 ; 7.254 ; 7.254 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[2]     ; Controller:controller|state.S6 ; 7.030 ; 7.030 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[3]     ; Controller:controller|state.S6 ; 7.072 ; 7.072 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[4]     ; Controller:controller|state.S6 ; 6.921 ; 6.921 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[5]     ; Controller:controller|state.S6 ; 7.116 ; 7.116 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[6]     ; Controller:controller|state.S6 ; 7.250 ; 7.250 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[7]     ; Controller:controller|state.S6 ; 6.759 ; 6.759 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[8]     ; Controller:controller|state.S6 ; 7.253 ; 7.253 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[9]     ; Controller:controller|state.S6 ; 7.344 ; 7.344 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[10]    ; Controller:controller|state.S6 ; 7.144 ; 7.144 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[11]    ; Controller:controller|state.S6 ; 6.816 ; 6.816 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[12]    ; Controller:controller|state.S6 ; 6.806 ; 6.806 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[13]    ; Controller:controller|state.S6 ; 7.024 ; 7.024 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[14]    ; Controller:controller|state.S6 ; 6.921 ; 6.921 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[15]    ; Controller:controller|state.S6 ; 7.250 ; 7.250 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[16]    ; Controller:controller|state.S6 ; 6.405 ; 6.405 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[17]    ; Controller:controller|state.S6 ; 7.054 ; 7.054 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[18]    ; Controller:controller|state.S6 ; 6.695 ; 6.695 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[19]    ; Controller:controller|state.S6 ; 6.806 ; 6.806 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[21]    ; Controller:controller|state.S6 ; 7.459 ; 7.459 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[22]    ; Controller:controller|state.S6 ; 6.689 ; 6.689 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[23]    ; Controller:controller|state.S6 ; 6.976 ; 6.976 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[24]    ; Controller:controller|state.S6 ; 6.149 ; 6.149 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[25]    ; Controller:controller|state.S6 ; 7.540 ; 7.540 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[26]    ; Controller:controller|state.S6 ; 6.824 ; 6.824 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[27]    ; Controller:controller|state.S6 ; 7.801 ; 7.801 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[28]    ; Controller:controller|state.S6 ; 7.334 ; 7.334 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[29]    ; Controller:controller|state.S6 ; 7.590 ; 7.590 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[30]    ; Controller:controller|state.S6 ; 7.186 ; 7.186 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_out[31]    ; Controller:controller|state.S6 ; 6.531 ; 6.531 ; Rise       ; Controller:controller|state.S6 ;
; Mem_data_shift[*]    ; Controller:controller|state.S6 ; 6.945 ; 6.945 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[0]   ; Controller:controller|state.S6 ; 7.677 ; 7.677 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[1]   ; Controller:controller|state.S6 ; 7.219 ; 7.219 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[2]   ; Controller:controller|state.S6 ; 7.595 ; 7.595 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[3]   ; Controller:controller|state.S6 ; 7.085 ; 7.085 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[4]   ; Controller:controller|state.S6 ; 7.751 ; 7.751 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[5]   ; Controller:controller|state.S6 ; 7.144 ; 7.144 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[6]   ; Controller:controller|state.S6 ; 7.113 ; 7.113 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[7]   ; Controller:controller|state.S6 ; 6.945 ; 6.945 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[8]   ; Controller:controller|state.S6 ; 7.834 ; 7.834 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[9]   ; Controller:controller|state.S6 ; 7.550 ; 7.550 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[10]  ; Controller:controller|state.S6 ; 7.397 ; 7.397 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[11]  ; Controller:controller|state.S6 ; 7.531 ; 7.531 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[12]  ; Controller:controller|state.S6 ; 7.517 ; 7.517 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[13]  ; Controller:controller|state.S6 ; 7.371 ; 7.371 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[14]  ; Controller:controller|state.S6 ; 7.377 ; 7.377 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[15]  ; Controller:controller|state.S6 ; 7.930 ; 7.930 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[16]  ; Controller:controller|state.S6 ; 8.804 ; 8.804 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[17]  ; Controller:controller|state.S6 ; 8.282 ; 8.282 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[18]  ; Controller:controller|state.S6 ; 7.522 ; 7.522 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[19]  ; Controller:controller|state.S6 ; 8.070 ; 8.070 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[20]  ; Controller:controller|state.S6 ; 7.589 ; 7.589 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[21]  ; Controller:controller|state.S6 ; 7.890 ; 7.890 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[22]  ; Controller:controller|state.S6 ; 8.544 ; 8.544 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[23]  ; Controller:controller|state.S6 ; 7.636 ; 7.636 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[24]  ; Controller:controller|state.S6 ; 7.907 ; 7.907 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[25]  ; Controller:controller|state.S6 ; 8.116 ; 8.116 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[26]  ; Controller:controller|state.S6 ; 7.492 ; 7.492 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[27]  ; Controller:controller|state.S6 ; 7.732 ; 7.732 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[28]  ; Controller:controller|state.S6 ; 7.616 ; 7.616 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[29]  ; Controller:controller|state.S6 ; 7.619 ; 7.619 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[30]  ; Controller:controller|state.S6 ; 7.548 ; 7.548 ; Rise       ; Controller:controller|state.S6 ;
;  Mem_data_shift[31]  ; Controller:controller|state.S6 ; 7.676 ; 7.676 ; Rise       ; Controller:controller|state.S6 ;
; MemtoReg[*]          ; Controller:controller|state.S6 ; 5.311 ; 5.311 ; Rise       ; Controller:controller|state.S6 ;
;  MemtoReg[0]         ; Controller:controller|state.S6 ; 5.311 ; 5.311 ; Rise       ; Controller:controller|state.S6 ;
; Overflow             ; Controller:controller|state.S6 ; 7.360 ; 7.360 ; Rise       ; Controller:controller|state.S6 ;
; PC_in[*]             ; Controller:controller|state.S6 ; 5.719 ; 5.719 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[0]            ; Controller:controller|state.S6 ; 6.411 ; 6.411 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[1]            ; Controller:controller|state.S6 ; 6.758 ; 6.758 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[2]            ; Controller:controller|state.S6 ; 5.740 ; 5.740 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[3]            ; Controller:controller|state.S6 ; 7.153 ; 7.153 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[4]            ; Controller:controller|state.S6 ; 7.427 ; 7.427 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[5]            ; Controller:controller|state.S6 ; 6.651 ; 6.651 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[6]            ; Controller:controller|state.S6 ; 6.700 ; 6.700 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[7]            ; Controller:controller|state.S6 ; 6.691 ; 6.691 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[8]            ; Controller:controller|state.S6 ; 6.751 ; 6.751 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[9]            ; Controller:controller|state.S6 ; 6.140 ; 6.140 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[10]           ; Controller:controller|state.S6 ; 6.506 ; 6.506 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[11]           ; Controller:controller|state.S6 ; 6.302 ; 6.302 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[12]           ; Controller:controller|state.S6 ; 6.542 ; 6.542 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[13]           ; Controller:controller|state.S6 ; 5.719 ; 5.719 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[14]           ; Controller:controller|state.S6 ; 6.140 ; 6.140 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[15]           ; Controller:controller|state.S6 ; 6.724 ; 6.724 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[16]           ; Controller:controller|state.S6 ; 7.011 ; 7.011 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[17]           ; Controller:controller|state.S6 ; 6.550 ; 6.550 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[18]           ; Controller:controller|state.S6 ; 6.010 ; 6.010 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[19]           ; Controller:controller|state.S6 ; 6.593 ; 6.593 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[20]           ; Controller:controller|state.S6 ; 6.993 ; 6.993 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[21]           ; Controller:controller|state.S6 ; 5.941 ; 5.941 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[22]           ; Controller:controller|state.S6 ; 7.013 ; 7.013 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[23]           ; Controller:controller|state.S6 ; 6.968 ; 6.968 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[24]           ; Controller:controller|state.S6 ; 5.947 ; 5.947 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[25]           ; Controller:controller|state.S6 ; 6.881 ; 6.881 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[26]           ; Controller:controller|state.S6 ; 5.926 ; 5.926 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[27]           ; Controller:controller|state.S6 ; 5.866 ; 5.866 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[28]           ; Controller:controller|state.S6 ; 6.908 ; 6.908 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[29]           ; Controller:controller|state.S6 ; 6.329 ; 6.329 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[30]           ; Controller:controller|state.S6 ; 5.941 ; 5.941 ; Rise       ; Controller:controller|state.S6 ;
;  PC_in[31]           ; Controller:controller|state.S6 ; 6.363 ; 6.363 ; Rise       ; Controller:controller|state.S6 ;
; PC_source[*]         ; Controller:controller|state.S6 ; 5.262 ; 5.262 ; Rise       ; Controller:controller|state.S6 ;
;  PC_source[0]        ; Controller:controller|state.S6 ; 6.494 ; 6.494 ; Rise       ; Controller:controller|state.S6 ;
;  PC_source[1]        ; Controller:controller|state.S6 ; 5.262 ; 5.262 ; Rise       ; Controller:controller|state.S6 ;
; PC_write_cond        ; Controller:controller|state.S6 ; 5.443 ; 5.443 ; Rise       ; Controller:controller|state.S6 ;
; PC_write_en          ; Controller:controller|state.S6 ; 5.932 ; 5.932 ; Rise       ; Controller:controller|state.S6 ;
; Rd_addr[*]           ; Controller:controller|state.S6 ; 5.377 ; 5.377 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[0]          ; Controller:controller|state.S6 ; 5.906 ; 5.906 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[1]          ; Controller:controller|state.S6 ; 5.840 ; 5.840 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[2]          ; Controller:controller|state.S6 ; 6.760 ; 6.760 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[3]          ; Controller:controller|state.S6 ; 6.149 ; 6.149 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_addr[4]          ; Controller:controller|state.S6 ; 5.377 ; 5.377 ; Rise       ; Controller:controller|state.S6 ;
; Rd_in[*]             ; Controller:controller|state.S6 ; 5.627 ; 5.627 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[0]            ; Controller:controller|state.S6 ; 6.132 ; 6.132 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[1]            ; Controller:controller|state.S6 ; 6.009 ; 6.009 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[2]            ; Controller:controller|state.S6 ; 5.894 ; 5.894 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[3]            ; Controller:controller|state.S6 ; 5.973 ; 5.973 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[4]            ; Controller:controller|state.S6 ; 6.175 ; 6.175 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[5]            ; Controller:controller|state.S6 ; 5.953 ; 5.953 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[6]            ; Controller:controller|state.S6 ; 5.871 ; 5.871 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[7]            ; Controller:controller|state.S6 ; 6.479 ; 6.479 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[8]            ; Controller:controller|state.S6 ; 6.062 ; 6.062 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[9]            ; Controller:controller|state.S6 ; 7.305 ; 7.305 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[10]           ; Controller:controller|state.S6 ; 6.302 ; 6.302 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[11]           ; Controller:controller|state.S6 ; 6.011 ; 6.011 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[12]           ; Controller:controller|state.S6 ; 5.909 ; 5.909 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[13]           ; Controller:controller|state.S6 ; 7.015 ; 7.015 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[14]           ; Controller:controller|state.S6 ; 6.630 ; 6.630 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[15]           ; Controller:controller|state.S6 ; 6.595 ; 6.595 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[16]           ; Controller:controller|state.S6 ; 6.451 ; 6.451 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[17]           ; Controller:controller|state.S6 ; 7.149 ; 7.149 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[18]           ; Controller:controller|state.S6 ; 6.141 ; 6.141 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[19]           ; Controller:controller|state.S6 ; 5.766 ; 5.766 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[20]           ; Controller:controller|state.S6 ; 5.775 ; 5.775 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[21]           ; Controller:controller|state.S6 ; 5.631 ; 5.631 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[22]           ; Controller:controller|state.S6 ; 6.128 ; 6.128 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[23]           ; Controller:controller|state.S6 ; 6.260 ; 6.260 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[24]           ; Controller:controller|state.S6 ; 6.531 ; 6.531 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[25]           ; Controller:controller|state.S6 ; 6.059 ; 6.059 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[26]           ; Controller:controller|state.S6 ; 6.295 ; 6.295 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[27]           ; Controller:controller|state.S6 ; 5.905 ; 5.905 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[28]           ; Controller:controller|state.S6 ; 5.627 ; 5.627 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[29]           ; Controller:controller|state.S6 ; 7.204 ; 7.204 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[30]           ; Controller:controller|state.S6 ; 6.877 ; 6.877 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_in[31]           ; Controller:controller|state.S6 ; 6.650 ; 6.650 ; Rise       ; Controller:controller|state.S6 ;
; Rd_write_byte_en[*]  ; Controller:controller|state.S6 ; 6.400 ; 6.400 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[0] ; Controller:controller|state.S6 ; 6.400 ; 6.400 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[1] ; Controller:controller|state.S6 ; 6.493 ; 6.493 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[2] ; Controller:controller|state.S6 ; 6.430 ; 6.430 ; Rise       ; Controller:controller|state.S6 ;
;  Rd_write_byte_en[3] ; Controller:controller|state.S6 ; 6.543 ; 6.543 ; Rise       ; Controller:controller|state.S6 ;
; RegDst[*]            ; Controller:controller|state.S6 ; 5.333 ; 5.333 ; Rise       ; Controller:controller|state.S6 ;
;  RegDst[0]           ; Controller:controller|state.S6 ; 5.333 ; 5.333 ; Rise       ; Controller:controller|state.S6 ;
; Reg_data_shift[*]    ; Controller:controller|state.S6 ; 6.634 ; 6.634 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[0]   ; Controller:controller|state.S6 ; 7.709 ; 7.709 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[1]   ; Controller:controller|state.S6 ; 7.559 ; 7.559 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[2]   ; Controller:controller|state.S6 ; 8.090 ; 8.090 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[3]   ; Controller:controller|state.S6 ; 8.139 ; 8.139 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[4]   ; Controller:controller|state.S6 ; 7.662 ; 7.662 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[5]   ; Controller:controller|state.S6 ; 7.415 ; 7.415 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[6]   ; Controller:controller|state.S6 ; 7.007 ; 7.007 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[7]   ; Controller:controller|state.S6 ; 7.821 ; 7.821 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[8]   ; Controller:controller|state.S6 ; 6.781 ; 6.781 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[9]   ; Controller:controller|state.S6 ; 7.273 ; 7.273 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[10]  ; Controller:controller|state.S6 ; 7.498 ; 7.498 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[11]  ; Controller:controller|state.S6 ; 6.634 ; 6.634 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[12]  ; Controller:controller|state.S6 ; 6.807 ; 6.807 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[13]  ; Controller:controller|state.S6 ; 6.735 ; 6.735 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[14]  ; Controller:controller|state.S6 ; 7.322 ; 7.322 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[15]  ; Controller:controller|state.S6 ; 6.849 ; 6.849 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[16]  ; Controller:controller|state.S6 ; 7.174 ; 7.174 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[17]  ; Controller:controller|state.S6 ; 7.959 ; 7.959 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[18]  ; Controller:controller|state.S6 ; 7.466 ; 7.466 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[19]  ; Controller:controller|state.S6 ; 7.990 ; 7.990 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[20]  ; Controller:controller|state.S6 ; 6.678 ; 6.678 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[21]  ; Controller:controller|state.S6 ; 7.667 ; 7.667 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[22]  ; Controller:controller|state.S6 ; 6.948 ; 6.948 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[23]  ; Controller:controller|state.S6 ; 7.081 ; 7.081 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[24]  ; Controller:controller|state.S6 ; 7.713 ; 7.713 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[25]  ; Controller:controller|state.S6 ; 7.607 ; 7.607 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[26]  ; Controller:controller|state.S6 ; 7.749 ; 7.749 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[27]  ; Controller:controller|state.S6 ; 7.912 ; 7.912 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[28]  ; Controller:controller|state.S6 ; 7.143 ; 7.143 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[29]  ; Controller:controller|state.S6 ; 7.591 ; 7.591 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[30]  ; Controller:controller|state.S6 ; 8.571 ; 8.571 ; Rise       ; Controller:controller|state.S6 ;
;  Reg_data_shift[31]  ; Controller:controller|state.S6 ; 7.863 ; 7.863 ; Rise       ; Controller:controller|state.S6 ;
; Zero                 ; Controller:controller|state.S6 ; 6.804 ; 6.804 ; Rise       ; Controller:controller|state.S6 ;
; condition[*]         ; Controller:controller|state.S6 ; 4.893 ; 4.893 ; Rise       ; Controller:controller|state.S6 ;
;  condition[0]        ; Controller:controller|state.S6 ; 4.893 ; 4.893 ; Rise       ; Controller:controller|state.S6 ;
;  condition[1]        ; Controller:controller|state.S6 ; 4.893 ; 4.893 ; Rise       ; Controller:controller|state.S6 ;
; state[*]             ; Controller:controller|state.S6 ; 4.136 ; 4.989 ; Rise       ; Controller:controller|state.S6 ;
;  state[0]            ; Controller:controller|state.S6 ;       ; 4.989 ; Rise       ; Controller:controller|state.S6 ;
;  state[1]            ; Controller:controller|state.S6 ; 4.402 ;       ; Rise       ; Controller:controller|state.S6 ;
;  state[2]            ; Controller:controller|state.S6 ; 4.136 ;       ; Rise       ; Controller:controller|state.S6 ;
; ALUShift_Sel         ; Controller:controller|state.S6 ; 6.384 ; 6.384 ; Fall       ; Controller:controller|state.S6 ;
; ALUShift_out[*]      ; Controller:controller|state.S6 ; 5.694 ; 5.694 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[0]     ; Controller:controller|state.S6 ; 6.730 ; 6.730 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[1]     ; Controller:controller|state.S6 ; 6.681 ; 6.681 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[2]     ; Controller:controller|state.S6 ; 7.104 ; 7.104 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[3]     ; Controller:controller|state.S6 ; 6.304 ; 6.304 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[4]     ; Controller:controller|state.S6 ; 6.766 ; 6.766 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[5]     ; Controller:controller|state.S6 ; 6.682 ; 6.682 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[6]     ; Controller:controller|state.S6 ; 6.904 ; 6.904 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[7]     ; Controller:controller|state.S6 ; 7.247 ; 7.247 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[8]     ; Controller:controller|state.S6 ; 6.470 ; 6.470 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[9]     ; Controller:controller|state.S6 ; 6.506 ; 6.506 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[10]    ; Controller:controller|state.S6 ; 6.876 ; 6.876 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[11]    ; Controller:controller|state.S6 ; 6.784 ; 6.784 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[12]    ; Controller:controller|state.S6 ; 6.557 ; 6.557 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[13]    ; Controller:controller|state.S6 ; 6.661 ; 6.661 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[14]    ; Controller:controller|state.S6 ; 6.301 ; 6.301 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[15]    ; Controller:controller|state.S6 ; 6.334 ; 6.334 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[16]    ; Controller:controller|state.S6 ; 6.272 ; 6.272 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[17]    ; Controller:controller|state.S6 ; 6.337 ; 6.337 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[18]    ; Controller:controller|state.S6 ; 6.552 ; 6.552 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[19]    ; Controller:controller|state.S6 ; 6.660 ; 6.660 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[20]    ; Controller:controller|state.S6 ; 6.400 ; 6.400 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[21]    ; Controller:controller|state.S6 ; 7.127 ; 7.127 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[22]    ; Controller:controller|state.S6 ; 6.774 ; 6.774 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[23]    ; Controller:controller|state.S6 ; 6.505 ; 6.505 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[24]    ; Controller:controller|state.S6 ; 6.582 ; 6.582 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[25]    ; Controller:controller|state.S6 ; 6.197 ; 6.197 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[26]    ; Controller:controller|state.S6 ; 6.975 ; 6.975 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[27]    ; Controller:controller|state.S6 ; 5.980 ; 5.980 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[28]    ; Controller:controller|state.S6 ; 6.263 ; 6.263 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[29]    ; Controller:controller|state.S6 ; 6.237 ; 6.237 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[30]    ; Controller:controller|state.S6 ; 6.478 ; 6.478 ; Fall       ; Controller:controller|state.S6 ;
;  ALUShift_out[31]    ; Controller:controller|state.S6 ; 5.694 ; 5.694 ; Fall       ; Controller:controller|state.S6 ;
; PC_in[*]             ; Controller:controller|state.S6 ; 6.036 ; 6.036 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[0]            ; Controller:controller|state.S6 ; 7.069 ; 7.069 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[1]            ; Controller:controller|state.S6 ; 7.635 ; 7.635 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[2]            ; Controller:controller|state.S6 ; 6.482 ; 6.482 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[3]            ; Controller:controller|state.S6 ; 6.901 ; 6.901 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[4]            ; Controller:controller|state.S6 ; 6.915 ; 6.915 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[5]            ; Controller:controller|state.S6 ; 6.837 ; 6.837 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[6]            ; Controller:controller|state.S6 ; 7.567 ; 7.567 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[7]            ; Controller:controller|state.S6 ; 7.584 ; 7.584 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[8]            ; Controller:controller|state.S6 ; 7.358 ; 7.358 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[9]            ; Controller:controller|state.S6 ; 6.833 ; 6.833 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[10]           ; Controller:controller|state.S6 ; 6.755 ; 6.755 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[11]           ; Controller:controller|state.S6 ; 6.825 ; 6.825 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[12]           ; Controller:controller|state.S6 ; 7.589 ; 7.589 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[13]           ; Controller:controller|state.S6 ; 6.814 ; 6.814 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[14]           ; Controller:controller|state.S6 ; 6.587 ; 6.587 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[15]           ; Controller:controller|state.S6 ; 6.536 ; 6.536 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[16]           ; Controller:controller|state.S6 ; 7.101 ; 7.101 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[17]           ; Controller:controller|state.S6 ; 6.754 ; 6.754 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[18]           ; Controller:controller|state.S6 ; 6.754 ; 6.754 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[19]           ; Controller:controller|state.S6 ; 6.784 ; 6.784 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[20]           ; Controller:controller|state.S6 ; 7.087 ; 7.087 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[21]           ; Controller:controller|state.S6 ; 6.892 ; 6.892 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[22]           ; Controller:controller|state.S6 ; 7.157 ; 7.157 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[23]           ; Controller:controller|state.S6 ; 6.775 ; 6.775 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[24]           ; Controller:controller|state.S6 ; 6.770 ; 6.770 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[25]           ; Controller:controller|state.S6 ; 7.446 ; 7.446 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[26]           ; Controller:controller|state.S6 ; 6.762 ; 6.762 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[27]           ; Controller:controller|state.S6 ; 6.333 ; 6.333 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[28]           ; Controller:controller|state.S6 ; 6.679 ; 6.679 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[29]           ; Controller:controller|state.S6 ; 6.036 ; 6.036 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[30]           ; Controller:controller|state.S6 ; 6.309 ; 6.309 ; Fall       ; Controller:controller|state.S6 ;
;  PC_in[31]           ; Controller:controller|state.S6 ; 6.065 ; 6.065 ; Fall       ; Controller:controller|state.S6 ;
; Shift_amountSrc      ; Controller:controller|state.S6 ; 5.058 ; 5.058 ; Fall       ; Controller:controller|state.S6 ;
; Shift_op[*]          ; Controller:controller|state.S6 ; 5.192 ; 5.192 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_op[0]         ; Controller:controller|state.S6 ; 5.613 ; 5.613 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_op[1]         ; Controller:controller|state.S6 ; 5.192 ; 5.192 ; Fall       ; Controller:controller|state.S6 ;
; Shift_out[*]         ; Controller:controller|state.S6 ; 5.992 ; 5.992 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[0]        ; Controller:controller|state.S6 ; 6.484 ; 6.484 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[1]        ; Controller:controller|state.S6 ; 6.785 ; 6.785 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[2]        ; Controller:controller|state.S6 ; 6.548 ; 6.548 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[3]        ; Controller:controller|state.S6 ; 6.710 ; 6.710 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[4]        ; Controller:controller|state.S6 ; 6.549 ; 6.549 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[5]        ; Controller:controller|state.S6 ; 5.992 ; 5.992 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[6]        ; Controller:controller|state.S6 ; 6.407 ; 6.407 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[7]        ; Controller:controller|state.S6 ; 6.478 ; 6.478 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[8]        ; Controller:controller|state.S6 ; 7.115 ; 7.115 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[9]        ; Controller:controller|state.S6 ; 7.017 ; 7.017 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[10]       ; Controller:controller|state.S6 ; 6.049 ; 6.049 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[11]       ; Controller:controller|state.S6 ; 6.693 ; 6.693 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[12]       ; Controller:controller|state.S6 ; 6.530 ; 6.530 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[13]       ; Controller:controller|state.S6 ; 6.805 ; 6.805 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[14]       ; Controller:controller|state.S6 ; 6.851 ; 6.851 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[15]       ; Controller:controller|state.S6 ; 6.445 ; 6.445 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[16]       ; Controller:controller|state.S6 ; 6.865 ; 6.865 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[17]       ; Controller:controller|state.S6 ; 6.436 ; 6.436 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[18]       ; Controller:controller|state.S6 ; 6.779 ; 6.779 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[19]       ; Controller:controller|state.S6 ; 6.753 ; 6.753 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[20]       ; Controller:controller|state.S6 ; 6.966 ; 6.966 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[21]       ; Controller:controller|state.S6 ; 6.638 ; 6.638 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[22]       ; Controller:controller|state.S6 ; 6.936 ; 6.936 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[23]       ; Controller:controller|state.S6 ; 6.723 ; 6.723 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[24]       ; Controller:controller|state.S6 ; 6.839 ; 6.839 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[25]       ; Controller:controller|state.S6 ; 6.632 ; 6.632 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[26]       ; Controller:controller|state.S6 ; 6.477 ; 6.477 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[27]       ; Controller:controller|state.S6 ; 6.873 ; 6.873 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[28]       ; Controller:controller|state.S6 ; 6.228 ; 6.228 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[29]       ; Controller:controller|state.S6 ; 6.363 ; 6.363 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[30]       ; Controller:controller|state.S6 ; 6.180 ; 6.180 ; Fall       ; Controller:controller|state.S6 ;
;  Shift_out[31]       ; Controller:controller|state.S6 ; 6.148 ; 6.148 ; Fall       ; Controller:controller|state.S6 ;
; state[*]             ; Controller:controller|state.S6 ; 4.989 ; 4.136 ; Fall       ; Controller:controller|state.S6 ;
;  state[0]            ; Controller:controller|state.S6 ; 4.989 ;       ; Fall       ; Controller:controller|state.S6 ;
;  state[1]            ; Controller:controller|state.S6 ;       ; 4.402 ; Fall       ; Controller:controller|state.S6 ;
;  state[2]            ; Controller:controller|state.S6 ;       ; 4.136 ; Fall       ; Controller:controller|state.S6 ;
+----------------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                  ;
+--------------------------------+--------------------------------+----------+----------+-----------+--------------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths  ; FF Paths     ;
+--------------------------------+--------------------------------+----------+----------+-----------+--------------+
; Clk                            ; Clk                            ; 12       ; 159      ; 0         ; > 2147483647 ;
; Controller:controller|state.S0 ; Clk                            ; 2        ; 2        ; 202770    ; 0            ;
; Controller:controller|state.S6 ; Clk                            ; 2        ; 2        ; 124760368 ; 39422        ;
; Clk                            ; Controller:controller|state.S0 ; 1        ; 6        ; 0         ; 0            ;
; Clk                            ; Controller:controller|state.S6 ; 37       ; 3377     ; 0         ; 43           ;
; Controller:controller|state.S0 ; Controller:controller|state.S6 ; 520      ; 0        ; 0         ; 0            ;
; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 545      ; 11       ; 4         ; 4            ;
+--------------------------------+--------------------------------+----------+----------+-----------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                   ;
+--------------------------------+--------------------------------+----------+----------+-----------+--------------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths  ; FF Paths     ;
+--------------------------------+--------------------------------+----------+----------+-----------+--------------+
; Clk                            ; Clk                            ; 12       ; 159      ; 0         ; > 2147483647 ;
; Controller:controller|state.S0 ; Clk                            ; 2        ; 2        ; 202770    ; 0            ;
; Controller:controller|state.S6 ; Clk                            ; 2        ; 2        ; 124760368 ; 39422        ;
; Clk                            ; Controller:controller|state.S0 ; 1        ; 6        ; 0         ; 0            ;
; Clk                            ; Controller:controller|state.S6 ; 37       ; 3377     ; 0         ; 43           ;
; Controller:controller|state.S0 ; Controller:controller|state.S6 ; 520      ; 0        ; 0         ; 0            ;
; Controller:controller|state.S6 ; Controller:controller|state.S6 ; 545      ; 11       ; 4         ; 4            ;
+--------------------------------+--------------------------------+----------+----------+-----------+--------------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+-------------------------------------------------+
; Unconstrained Paths                             ;
+---------------------------------+-------+-------+
; Property                        ; Setup ; Hold  ;
+---------------------------------+-------+-------+
; Illegal Clocks                  ; 0     ; 0     ;
; Unconstrained Clocks            ; 0     ; 0     ;
; Unconstrained Input Ports       ; 0     ; 0     ;
; Unconstrained Input Port Paths  ; 0     ; 0     ;
; Unconstrained Output Ports      ; 564   ; 564   ;
; Unconstrained Output Port Paths ; 74776 ; 74776 ;
+---------------------------------+-------+-------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Wed Apr 23 15:14:28 2014
Info: Command: quartus_sta Multiple_Cycles_CPU -c Multiple_Cycles_CPU
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning (335093): TimeQuest Timing Analyzer is analyzing 26 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiple_Cycles_CPU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Controller:controller|state.S6 Controller:controller|state.S6
    Info (332105): create_clock -period 1.000 -name Clk Clk
    Info (332105): create_clock -period 1.000 -name Controller:controller|state.S0 Controller:controller|state.S0
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: controller|Selector35~2  from: datab  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -19.734
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -19.734    -24866.442 Clk 
    Info (332119):    -9.065       -63.654 Controller:controller|state.S6 
    Info (332119):    -4.298        -4.298 Controller:controller|state.S0 
Info (332146): Worst-case hold slack is -2.733
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.733        -4.883 Clk 
    Info (332119):    -2.726       -23.927 Controller:controller|state.S6 
    Info (332119):     3.003         0.000 Controller:controller|state.S0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -2440.380 Clk 
    Info (332119):     0.500         0.000 Controller:controller|state.S0 
    Info (332119):     0.500         0.000 Controller:controller|state.S6 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: controller|Selector35~2  from: datab  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -8.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.231    -10532.485 Clk 
    Info (332119):    -3.863       -20.796 Controller:controller|state.S6 
    Info (332119):    -1.955        -1.955 Controller:controller|state.S0 
Info (332146): Worst-case hold slack is -1.710
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.710        -3.427 Clk 
    Info (332119):    -1.627       -15.007 Controller:controller|state.S6 
    Info (332119):     1.705         0.000 Controller:controller|state.S0 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -2440.380 Clk 
    Info (332119):     0.500         0.000 Controller:controller|state.S0 
    Info (332119):     0.500         0.000 Controller:controller|state.S6 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 480 megabytes
    Info: Processing ended: Wed Apr 23 15:14:46 2014
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:07


