Ingeniero especializado en FPGA con experiencia práctica en diseño digital y verificación básica de hardware.

Este GitHub contiene proyectos personales y de aprendizaje relacionados con el diseño RTL con VHDL y Verilog, incluyendo el desarrollo y simulación de bancos de pruebas.

Áreas de enfoque:
- Diseño RTL: lógica combinacional y secuencial
- Máquinas de Estados Finitos (FSM)
- Contadores, relojes y lógica de control básica
- Desarrollo de bancos de pruebas para verificación funcional

Lenguajes y herramientas:
- HDL: VHDL, Verilog, SystemVerilog básico
- Verificación: bancos de pruebas HDL
- Programación: C, C++, MATLAB
- Sistemas embebidos: proyectos basados ​​en microcontroladores (PIC)

Ejemplos de proyectos:
- ALU de 4 bits
- Calculadora basada en ALU personalizada con pantalla de 7 segmentos
- Diseños basados ​​en FSM
- Sistema de reloj y alarma con contadores