# P7 Verilog实现mips微体系结构

## 一、CPU设计方案综述

### （一）总体设计概述

本CPU为Verilog实现的流水线MIPS-CPU，支持的指令集包括

{add, addu, sub, subu, slt, sltu, and, or, nor, xor, sllv,srlv, srav,addi, addiu, slti, sltiu, andi, ori, xori, sll, srl, sra,beq, bne,bgez, bgtz, blez, bltz,sw, sh, sb, lw, lh, lhu, lb, lbu,mfhi, mflo,mthi, mtlo,mult, multu, div, divu,sll, srl, sra, sllv, srlv, srav,jr, jalr, j, jal,lui,mtc0,mfc0,eret}。

为了实现这一功能，CPU主要包含了IFU、GRF、ALU、DM、BE、DataExt、CP0、冲突模块、各级流水线寄存器（D、E、M、	W）和各级控制单元（分布式），CPU外部有Bridge模块和Timer1、Timer2。

### （二）关键模块定义

#### 1.IFU

|  端口  | 输入/输出 | 位宽 |            描述            |
| :----: | :-------: | :--: | :------------------------: |
| NPCop  |     I     |  2   |       NPC的选择信号        |
|  CLK   |     I     |  1   |          时钟信号          |
| reset  |     I     |  1   |          重置信号          |
| branch |     I     |  32  | 分支指令扩展为32位的立即数 |
|  jump  |     I     |  26  |  j指令扩展为32位的立即数   |
|   jr   |     I     |  32  |   jr指令跳转到的指令地址   |
| Instr  |     O     |  32  |       当前执行的指令       |
|  jal   |     O     |  32  |   jal指令中写入$ra的地址   |

#### 2.D级流水线寄存器

|  端口  | 输入/输出 | 位宽 |        描述         |
| :----: | :-------: | :--: | :-----------------: |
|  clk   |     I     |  1   |      时钟信号       |
| reset  |     I     |  1   |      重置信号       |
|  weD   |     I     |  1   | D级寄存器写使能信号 |
| instrF |     I     |  32  |       F级指令       |
|  PCF   |     I     |  32  |        F级PC        |
| instrD |     O     |  32  |       D级指令       |
|  PCD   |     O     |  32  |        D级PC        |

#### 3.GRF

| 端口  | 输入/输出 | 位宽 |      描述       |
| :---: | :-------: | :--: | :-------------: |
|  CLK  |     I     |  1   |    时钟信号     |
|  WE   |     I     |  1   |  写入使能信号   |
| reset |     I     |  1   |  异步重置信号   |
|  A1   |     I     |  5   | 读取寄存器地址1 |
|  A2   |     I     |  5   | 读取寄存器地址2 |
|  A3   |     I     |  5   | 写入寄存器地址  |
|  WD   |     I     |  32  |    写入数据     |
|  RD1  |     O     |  32  |    读取数据1    |
|  RD2  |     O     |  32  |    读取数据2    |

#### 4.E级流水线寄存器

|  端口  | 输入/输出 | 位宽 |      描述      |
| :----: | :-------: | :--: | :------------: |
|  clk   |     I     |  1   |    时钟信号    |
| reset  |     I     |  1   |    重置信号    |
|  rd1D  |     I     |  32  |  D级读取数据1  |
|  rd2D  |     I     |  32  |  D级读取数据2  |
| instrD |     I     |  32  |    D级指令     |
| imm32D |     I     |  32  | D级32位立即数  |
|  luiD  |     I     |  32  | D级lui运算结果 |
|  PCD   |     I     |  32  |     D级PC      |
|  rd1E  |     O     |  32  |  E级读取数据1  |
|  rd2E  |     O     |  32  |  E级读取数据2  |
| instrE |     O     |  32  |    E级指令     |
| imm32E |     O     |  32  | E级32位立即数  |
|  PCE   |     O     |  32  |     E级PC      |
|  luiE  |     O     |  32  | E级lui运算结果 |

#### 5.ALU

|   端口    | 输入/输出 | 位宽 |       描述       |
| :-------: | :-------: | :--: | :--------------: |
|  ALUCtrl  |     I     |  3   | 控制ALU运算类型  |
|   SrcA    |     I     |  32  |     运算数A      |
|   SrcB    |     I     |  32  |     运算数B      |
|   shift   |     I     |  5   |     位移位数     |
|    Cmp    |     O     |  2   | A和B大小比较结果 |
| ALUResult |     O     |  32  |     运算结果     |

#### 6.M级流水线寄存器

|  端口   | 输入/输出 | 位宽 |      描述      |
| :-----: | :-------: | :--: | :------------: |
|   clk   |     I     |  1   |    时钟信号    |
|  reset  |     I     |  1   |    重置信号    |
| instrE  |     I     |  32  |    E级指令     |
|  rd2E   |     I     |  32  |  E级读取数据2  |
| ALUOutE |     I     |  32  | E级ALU运算结果 |
|  luiE   |     I     |  32  | E级lui运算结果 |
|   PCE   |     I     |  32  |     E级PC      |
|  rd2M   |     O     |  32  |  M级读取数据2  |
| ALUOutM |     O     |  32  | M级ALU运算结果 |
| instrM  |     O     |  32  |    M级指令     |
|  luiM   |     O     |  32  | M级lui运算结果 |
|   PCM   |     O     |  32  |     M级PC      |



#### 7.BE

|  端口   | 输入/输出 | 位宽 |       描述       |
| :-----: | :-------: | :--: | :--------------: |
|  instr  |     I     |  32  |       指令       |
|  idata  |     I     |  32  |     输入数据     |
|  iaddr  |     I     |  32  |     存储地址     |
| storeOp |     I     |  3   |     存储类型     |
| byteen  |     O     |  4   | 字节存储控制信号 |
|  wdata  |     O     |  32  |     存储数据     |
|  waddr  |     O     |  32  |     存储地址     |

#### 8.DataExt

|  端口  | 输入/输出 | 位宽 |      描述      |
| :----: | :-------: | :--: | :------------: |
| rdata  |     I     |  32  |    读取数据    |
|  addr  |     I     |  32  |    读取地址    |
| instr  |     I     |  32  |      指令      |
| loadOp |     I     |  3   |    读取类型    |
| MemRd  |     O     |  32  | 处理后读取数据 |

### 9.CP0

|  端口   | 输入/输出 | 位宽 |     描述     |
| :-----: | :-------: | :--: | :----------: |
|  instr  |     I     |  32  |   M级指令    |
|   Din   |     I     |  32  |   输入数据   |
|   PC    |     I     |  32  |    M级PC     |
| ExcCode |     I     |  5   |    异常码    |
|  HWInt  |     I     |  6   |   硬件中断   |
| EXLclr  |     I     |  1   |   EXL清零    |
|   BD    |     I     |  1   |  延迟槽标记  |
|   clk   |     I     |  1   |   时钟信号   |
|  reset  |     I     |  1   |   重置信号   |
|   Req   |     O     |  1   |   中断信号   |
| IntReq  |     O     |  1   | 外部中断信号 |
|   EPC   |     O     |  32  |    异常PC    |
|  Dout   |     O     |  32  |   输出数据   |

#### 10.W级流水线寄存器

|  端口   | 输入/输出 | 位宽 |      描述       |
| :-----: | :-------: | :--: | :-------------: |
|   clk   |     I     |  1   |    时钟信号     |
|  reset  |     I     |  1   |    重置信号     |
| instrM  |     I     |  32  |     M级指令     |
| MemRdM  |     I     |  32  | M级读取内存数据 |
| ALUOutM |     I     |  32  | M级ALU运算结果  |
|  luiM   |     I     |  32  | M级lui运算结果  |
|   PCM   |     I     |  32  |      M级PC      |
| MemRdW  |     O     |  32  | W级读取内存数据 |
| ALUOutW |     O     |  32  | W级ALU运算结果  |
| instrW  |     O     |  32  |     W级指令     |
|  luiW   |     O     |  32  | W级lui运算结果  |
|   PCW   |     O     |  32  |      W级PC      |

#### 11.Controller

|   端口   | 输入/输出 | 位宽 |           描述           |
| :------: | :-------: | :--: | :----------------------: |
|  opcode  |     I     |  6   |          操作码          |
|  funct   |     I     |  6   |       r指令的功能        |
|   Cmp    |     I     |  2   |       ALU的Compare       |
|  RegDst  |     O     |  2   |      写入寄存器地址      |
|  ALUSrc  |     O     |  2   |   ALU运算数的选择信号    |
| RegData  |     O     |  2   | 寄存器写入数据的选择信号 |
| RegWrite |     O     |  1   |    寄存器写入使能信号    |
| MemWrite |     O     |  1   |     内存写入使能信号     |
|  NPCSel  |     O     |  2   |      NPC的选择信号       |
|  ExtOp   |     O     |  1   |  符号扩展类型的选择信号  |
| ALUctrl  |     O     |  3   |     A控制LU运算类型      |
|  stride  |     O     |  2   |     DM写入数据的位宽     |

### 12.Bridge

|    端口    | 输入/输出 | 位宽 |        描述        |
| :--------: | :-------: | :--: | :----------------: |
|  rdata_in  |     I     |  32  | 桥从硬件读取的数据 |
|    addr    |     I     |  32  |     cpu写地址      |
| byteen_in  |     I     |  4   |   cpu写字节使能    |
|   TCOut1   |     I     |  32  |     Timer1输出     |
|   TCOut2   |     I     |  32  |     Timer2输出     |
| byteen_out |     O     |  4   |    桥写字节使能    |
|   TCwe1    |     O     |  1   |    Timer1写使能    |
|   TCwe2    |     O     |  1   |    Timer2写使能    |
|    PrRD    |     O     |  32  |    CPU读取数据     |

### 13.Timer

| 端口  | 输入/输出 | 位宽 |   描述   |
| :---: | :-------: | :--: | :------: |
|  clk  |     I     |  1   | 时钟信号 |
| reset |     I     |  1   | 重置信号 |
| Addr  |     I     |  30  |  写地址  |
|  WE   |     I     |  1   |  写使能  |
|  Din  |     I     |  32  | 输入数据 |
| Dout  |     O     |  32  | 输出数据 |
|  IRQ  |     O     |  1   | 中断信号 |

### 结构图

![1a11083df95ea5187b69e75ad5d4788](C:\Users\wangxuezhu\Desktop\p5\1a11083df95ea5187b69e75ad5d4788.jpg)

![](C:\Users\wangxuezhu\Desktop\p7\structure.svg)

## （三）重要机制实现

#### 1.跳转

NPC模块内置了判定单元和计算单元来独立支持指令y的跳转机制。

#### 2.流水线延迟槽

支持延迟槽

#### 3.转发和暂停

根据AT法实现

|  指令   | TuseRs(D) | TuseRt(D) | Tnew(E) |
| :-----: | :-------: | :-------: | :-----: |
| calc_r  |     1     |     1     |    1    |
| calc_i  |     1     |     x     |    1    |
|   b_r   |     0     |     0     |    x    |
|   b_z   |     0     |     x     |    x    |
|  store  |     1     |     2     |    x    |
|  load   |     1     |     x     |    2    |
|   mf    |     x     |     x     |    1    |
|   mt    |     1     |     x     |    x    |
|   md    |     1     |     1     |    x    |
| shift_i |     x     |     1     |    1    |
| shift_r |     1     |     1     |    1    |
|  j/jal  |     x     |     x     |    x    |
| jr/jalr |     0     |     x     |    x    |
|   lui   |     x     |     x     |    x    |

Tuse : x=3

Tnew : x=0

采用了条件转发和在D级暴力暂停。

````assembly
rsDfwd=(rsD&&rsD==A3E&&tnewE==0)?2:
	   (rsD&&rsD==A3M&&$signed(tnewM-1)<=0)?1:0;
	
rtDfwd=(rtD&&rtD==A3E&&tnewE==0)?2:
	   (rtD&&rtD==A3M&&$signed(tnewM-1)<=0)?1:0;
	
rsEfwd=(rsE&&rsE==A3M&&$signed(tnewM-1)<=0)?2:
	   (rsE&&rsE==A3W)?1:0;
					  
rtEfwd=(rtE&&rtE==A3M&&$signed(tnewM-1)<=0)?2:
	   (rtE&&rtE==A3W)?1:0;
					  
rtMfwd=(rtM&&rtM==A3W)?1:0;

stallE=($signed(tuseRsD)<$signed(tnewE)&&rsD&&rsD==A3E)||
	   ($signed(tuseRtD)<$signed(tnewE)&&rtD&&rtD==A3E);
					
stallM=($signed(tuseRsD)<$signed(tnewM-1)&&rsD&&rsD==A3M)||
	   ($signed(tuseRtD)<$signed(tnewM-1)&&rtD&&rtD==A3M);
````

### 4.中断异常处理

根据硬件暂停信号和SR寄存器内存储的信息判断出中断类型。

````verilog
//IM	SR[15:10] : allow interrupt  one hot
//EXL	SR[1] : during interrupt
//IE	SR[0] : interrupt enable
//BD	    Cause[31] : delay branch
//HWInt 	Cause[15:10] which interrupt 
//ExcCode	Cause[6:2] exception code
	
assign IntReq=HWInt[2]&&SR[12]&&(!SR[1])&&SR[0];
wire HWReq=(HWInt&SR[15:10])&&(!SR[1])&&SR[0];
wire ExcReq=(ExcCode)&&(!SR[1]);
assign Req=HWReq|ExcReq;
````

如果检测到异常信号，则更新CP0中寄存器的信息。

````verilog
if(Req)begin
	Cause[31]<=BD;		
	Cause[6:2]<=(HWReq)?0:ExcCode;
	SR[1]<=1;
	EPC<=(BD)?PC-4:PC;
end
````

将ExcCode和BD信号流水，同时注意PC的处理，保证宏观PC正确

````verilog
//	D Reg
always@(posedge clk)begin
	if(reset|Req)begin
		instrD<=0;
		PCD<= Req ? 32'h4180 : 0;
		ExcCodeD<=0;
		BDD<=0;
	end
	else begin
		if(weD)begin
			if(!ExcCodeF) instrD<=instrF;
			else instrD<=0;
			PCD<=PCF;
			ExcCodeD<=ExcCodeF;
			BDD<=BDF;
		end
	end
end


// E Reg
always@(posedge clk)begin
	if(reset|stall|Req)begin
		rd1E<=0;
		rd2E<=0;
		instrE<=0;
		imm32E<=0;
		PCE<=(Req)?32'h4180:( (stall) ? PCD : 0 );
		luiE<=0;
		ExcCodeE<=0;
		BDE<=(stall) ? BDD : 0;
	end
	else begin
		rd1E<=rd1D;
		rd2E<=rd2D;
		imm32E<=imm32D;
		PCE<=PCD;
		luiE<=luiD;
		BDE<=BDD;
		if(!ExcCodeD&&!RI) instrE<=instrD;
		else instrE<=0;
		if(!ExcCodeD&&RI) ExcCodeE<=10;
		else ExcCodeE<=ExcCodeD;
	end
end


// M Reg
always@(posedge clk)begin
	if(reset|Req)begin
		rd2M<=0;
		ALUOutM<=0;
		instrM<=0;
		luiM<=0;
		PCM<=(Req) ? 32'h4180 : 0;
		HIM<=0;
		LOM<=0;
		ExcCodeM<=0;
		BDM<=0;
	end
	else begin
		rd2M<=rd2E;
		ALUOutM<=ALUOutE;
		luiM<=luiE;
		PCM<=PCE;
		HIM<=HIE;
		LOM<=LOE;
		BDM<=BDE;
		if(!ExcCodeE&&!Ov) instrM<=instrE;
		else instrM<=0;
		if(!ExcCodeE&&Ov)begin
			if(Ov==1) ExcCodeM<=12;
			if(Ov==2) ExcCodeM<=4;
			if(Ov==3) ExcCodeM<=5;
		end
		else ExcCodeM<=ExcCodeE;
	end
end
````

### 5.Bridge

根据写地址判断要写的位置

````verilog
wire HitDM=(addr>=0&&addr<=32'h2fff);
wire HitTC1=(addr>=32'h7f00&&addr<=32'h7f0b);
wire HitTC2=(addr>=32'h7f10&&addr<=32'h7f1b);
````

根据Hit和输入信号处理数据

````verilog
byteen_out=(HitDM||(addr==32'h7F20))?byteen_in:0;
TCwe1=(HitTC1&&byteen_in==4'b1111);
TCwe2=(HitTC2&&byteen_in==4'b1111);
		
PrRD=(HitDM)?rdata_in:
     (HitTC1)?TCOut1:
	 (HitTC2)?TCOut2:0;
````



## 二、测试方案

### 1.异常处理软件

````assembly
.ktext 0x4180
mfc0 $k0, $12 			#get SR
mfc0 $k0, $13 			#get Cause
mfc0 $k0, $14 			#get EPC

mfc0 $k0, $13
ori  $k1, $0, 0x007c
and	 $k0, $k1, $k0 		#get ExcCode
beq  $0, $k0, ERET 		#is Interrupt
mfc0 $k0, $14 			#get EPC

andi  $k1, $k1, 0xfffc	#EPC align
addiu $k0, $k0, 4 		
mtc0 $k0, $14 			# EPC = EPC+4
j	 ERET				
nop

ERET:
eret
nop
````

### 2.异常测试

````assembly
lui $t1,128			#ov
lui $t2,129
add $t1,$t1,$t2

sw $t1,0($t2)		#AdEL AdES
ori $t2,$0,16
lw $t1,-20($t2)

ori $t1,$0,2			#AdEL
jal begin
addu $ra,$ra,$t1
begin:
jr $ra
nop

lh $t2,1($t1)		#AdEL
lw $t2,3($t1)
jal begin2
addi $ra,$ra,16384
begin2:
jr $ra
sub $ra,$ra,$t1


````

### 3.中断测试

````verilog
if (interrupt) begin
	if (|m_data_byteen && fixed_addr == 32'h7F20) begin
		interrupt = 0;
	end
end
else if (needInterrupt) begin
	needInterrupt = 0;
	interrupt = 1;
end
else begin
	case (fixed_macroscopic_pc)
		exception_pc:begin
			if (exception_count == 0) begin
				exception_count = 1;
				interrupt = 1;
			end
		end
	endcase
end
//From P7_L0_middle
````

### 4.IO测试

````assembly
ori $t1,$0,100			
ori $t2,$0,32516
sw $t1,0($t2)

ori $t1,$0,9			
addi $t2,$t2,-4
sw $t1,0($t2)

addi $t2,$t2,-8
sw $t1,0($t2)

addi $t2,$t2,100
sw $t1,0($t2)

ori $t2,$0,32516
lw $t1,0($t2)

addi $t2,$t2,16
lw $t1,0($t2)
````

### 5.自动化测试工具

````python
import os

def ise():
    xilinx_path='D:\\Xilinx\\14.7\\ISE_DS\\ISE'
    os.environ['XILINX'] = xilinx_path
    os.system(xilinx_path + '\\bin\\nt64\\fuse -nodebug -prj mips.prj -o mips.exe mips_txt>log.txt')
    os.system('mips.exe -nolog -tclbatch mips.tcl> test_ans.txt')

def get_code(idx):
    file_name="mine_correct/testpoint"+str(idx)+".asm"
    os.system(r"java -jar mars2.jar a db mc CompactDataAtZero dump 0x00003000-0x00004ffc HexText text.txt "+file_name)
    ## dump ktext
    os.system(r"java -jar mars2.jar a db mc CompactDataAtZero dump 0x00004180-0x00004ffc HexText ktext.txt "+file_name)
    with open(r"text.txt","r") as textfile:
        with open(r"ktext.txt","r") as ktextfile:
            with open("./mips/code.txt","w") as codefile1:
                for i in range(0x3000,0x4180,4) :
                    ret1 =textfile.readline()
                    if(ret1):
                        codefile1.write(ret1)
                    else:
                        codefile1.write("00000000\n")
                codefile1.write(ktextfile.read())

    with open(r"text.txt","r") as textfile:
        with open(r"ktext.txt","r") as ktextfile:
            with open("./wxg/code.txt","w") as codefile2:
                for i in range(0x3000,0x4180,4) :
                    ret1 =textfile.readline()
                    if(ret1):
                        codefile2.write(ret1)
                    else:
                        codefile2.write("00000000\n")
                codefile2.write(ktextfile.read())
    
    os.chdir("./mips")
    print(os.getcwd())
    ise()
    os.chdir("../wxg")
    print(os.getcwd())
    ise()
    os.chdir("..")
    print(os.getcwd())

    with open("./mips/test_ans.txt","r") as f1:
        with open("./wxg/test_ans.txt","r") as f2:
            txt1=f1.readlines()
            txt2=f2.readlines()
            if(txt1==txt2): print("\n"+str(idx)+" : accept\n")
            else: raise("wrong "+file_name)


for i in range(12,13):
    get_code(i)
````



## 三、思考题

1.我们计组课程一本参考书目标题中有“硬件/软件接口”接口字样，那么到底什么是“硬件/软件接口”？（Tips：什么是接口？和我们到现在为止所学的有什么联系？）

我认为接口是一个系统不同组件之间进行交互的通道。接口的英文是interface，既有工程上hardware/software interface也有设计上的graphic user interface，更广泛地说，interface提供了一种交互的方式。软件或者硬件的不同部分之间依靠接口交互，不需要知道对方的具体实现细节。在工程上，接口的存在利于把一个庞杂的工程封装成一个个小的部分，彼此之间通过接口交互，是“高内聚、低耦合”思想的体现。

2.BE 部件对所有的外设都是必要的吗？

不是，只有支持按字节或按半字存储的外设才有必要。

3.请阅读官方提供的定时器源代码，阐述两种中断模式的异同，并分别针对每一种模式绘制状态移图。

![](C:\Users\wangxuezhu\Desktop\p7\模式1.png)

当ctrl[0]置为1时，计时器进入LOAD状态并清零IRQ，在LOAD状态下从preset寄存器加载count值，即计时时长。之后进入CNT状态，在CNT状态等待count个周期后，产生中断信号IRQ，进入INT状态，把ctrl[0]置为0。

模式 0 通常用于产生定时中断。在实际操作中，只需要提前设定好preset寄存器的值作为定时，然后将ctrl[0]置为1，即可开始倒计时。倒计时结束后，中断信号将会持续有效，直到下一次倒计时开始，即ctrl[0]置为1。

需要注意倒计时的过程中不能把ctrl[0]置为0，否则计时将会结束，不会产生中断。

![](C:\Users\wangxuezhu\Desktop\p7\模式2.png)

当ctrl[0]置为1时，计时器进入LOAD状态并清零IRQ，在LOAD状态下从preset寄存器加载count值，即计时时长。之后进入CNT状态，在CNT状态等待count个周期后，产生中断信号IRQ，进入INT状态，把IRQ置为0。

模式1用来产生周期性中断信号。每经过preset个周期，计时器就会把IRQ信号置为1，维持一个周期。每次计时结束后立即开始下一次计时，无需手动设置ctrl[0]。

需要注意不能把ctrl[0]置为0，否则计时将会结束，不再产生中断。



4.请开发一个主程序以及定时器的 exception handler。整个系统完成如下功能：

（1）定时器在主程序中被初始化为模式 0；

（2）定时器倒计数至 0 产生中断；

（3）handler 设置使能 Enable 为 1 从而再次启动定时器的计数器。(2) 及 (3) 被无限重复。

（4）主程序在初始化时将定时器初始化为模式 0，设定初值寄存器的初值为某个值，如 100 或 1000。（注意，主程序可能需要涉及对 CP0.SR 的编程，推荐阅读过后文后再进行。）

````assembly
ori $t1,$0,100			#preset
ori $t2,$0,32516
sw $t1,0($t2)

ori $t1,$0,9			#enable
addi $t2,$t2,-4
sw $t1,0($t2)

loop:
bnez $t1,next
nop
next:
j loop
nop

.ktext 0x4180
mfc0 $k0, $12 			#get SR
mfc0 $k0, $13 			#get Cause
mfc0 $k0, $14 			#get EPC

mfc0 $k0, $13
ori  $k1, $0, 0x007c
and	 $k0, $k1, $k0 		#get ExcCode

ori $t1,$0,9			#enable
ori $t2,$0,32512
sw $t1,0($t2)

eret
nop

````



5.请查阅相关资料，说明鼠标和键盘的输入信号是如何被 CPU 知晓的？

当点击鼠标或者按下键盘的时候，外设向cpu传入一个中断请求，cpu根据中断请求运行相对应的中断程序，把相应的数据写入寄存器中。