<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>Top on exStickGE Guide</title>
    <link>https://e-trees.github.io/exstickge_guide/</link>
    <description>Recent content in Top on exStickGE Guide</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>en-us</language>
    <lastBuildDate>Wed, 30 Oct 2019 19:15:46 +0900</lastBuildDate>
    
	<atom:link href="https://e-trees.github.io/exstickge_guide/index.xml" rel="self" type="application/rss+xml" />
    
    
    <item>
      <title>ボード概要</title>
      <link>https://e-trees.github.io/exstickge_guide/docs/about/board_overview/</link>
      <pubDate>Wed, 30 Oct 2019 19:15:46 +0900</pubDate>
      
      <guid>https://e-trees.github.io/exstickge_guide/docs/about/board_overview/</guid>
      <description>ボード概要 exStickGE - UDP/IPを手軽に利用できるFPGAボード exStickGEは，Artix-7を搭載したギガビットイーサネットポートを持つFPGAボードです．同梱のe7UDP/IP IPコアを使うことで，簡単にネットワーク接続アプリケーション実装できます．拡張コネクタで約80ポートのI/Oを利用できます．標準構成では，HDMIおよびMIPI-CSIポートを搭載したビジョンボードとの組合せで提供されます．
 メイン基板 メイン基板は，FPGAとイーサネットポートを搭載するシンプルな構成です．LEDやスイッチ，PMODポートを搭載しています．DC 5Vを供給して利用します．
 FPGAの裏には，256MBのDDRメモリと拡張コネクタを搭載しています．
 メイン基板搭載部品    　 型番・パラメタ     FPGA XC7A200TSBG484-2   コンフィグROM MT25QL128ABA1ESE-0SIT   ユーザクロック 200MHz   DDRメモリ MT41K128M16JT-125   Ethernet PHY RTL8211E-VB   電源コネタク DF1B-2P-2.5DS(1ピン: 5V, 2ピン: GND)   拡張コネクタ DF40C-100DP-0.4V    ビジョン基板 ビジョン基板は拡張コネクタの先に接続できる画像処理アプリケーション実装向けのボードです．HDMIポートとMIPI CSI-2をそれぞれ2ポートずつ搭載します．また2.54mmピッチ40ピンコネタクを介して，26ポートのGPIOを利用できます．
 参考リンク 製品の詳細は，e-trees.Japanの製品ページ101「exStickGE」もご覧ください．また，製品についての問い合わせは，e-trees.Japanの問い合わせフォームよりご連絡ください．</description>
    </item>
    
    <item>
      <title>インストール</title>
      <link>https://e-trees.github.io/exstickge_guide/docs/setup/installation/</link>
      <pubDate>Wed, 30 Oct 2019 19:15:46 +0900</pubDate>
      
      <guid>https://e-trees.github.io/exstickge_guide/docs/setup/installation/</guid>
      <description>インストール 電源の接続 exStickGEを利用するためには，CN4から5Vの電源を投入する必要があります．CN4のピン配置は次の通りです．
 附属の電源ケーブルを利用する場合は，
   項目 スペック     外径 5.5mm   内径 2.1mm   極性 センタープラス   出力電圧 5V   出力電流 2A以上を推奨    に適合したACアダプタを利用してください．
JTAGアダプタ FPGAのコンフィギュレーションおよびROMへの書き込み時は，CN5にXilinxの書き込みアダプタを接続してください．ピン穴が千鳥になっているため半田付けしなくともピンヘッダを挿入するだけで書き込みができます．
ピン配置は次の通りです．Digilent社のJTAG-HS2プログラミングケーブルを直接利用できます．
 開発ソフトウェア FPGAの開発にはVivadoを利用してください．搭載しているFPGA XC7A200TSBG484-2は無償で利用可能なWebPackで開発できます．
ボード定義ファイル exStickGEのボード定義ファイルを https://github.com/e-trees/board_files からダウンロードして利用できます．利用する場合は，以下のように，ダウンロードしたファイルを解凍しVivadoのボードファイルディレクトリの下にコピーしてください．
$ wget https://github.com/e-trees/board_files/archive/master.zip $ unzip master.zip $ sudo mv board_files-master/board_files/exstickge /tools/Xilinx/Vivado/2020.1/data/boards/board_files/ 制約ファイルのサンプル 以下はVivado用の制約ファイル(XDCファイル)の例です．拡張コネタクタにビジョン基板を接続していることを想定しています．
# # Main board # # SYSY CLK 200MHz set_property -dict {PACKAGE_PIN H4 IOSTANDARD LVDS_25} [get_ports SYS_CLK_P] set_property -dict {PACKAGE_PIN G4 IOSTANDARD LVDS_25} [get_ports SYS_CLK_N] create_clock -period 5.</description>
    </item>
    
    <item>
      <title>exStickGEでLチカ</title>
      <link>https://e-trees.github.io/exstickge_guide/docs/setup/blink_led/</link>
      <pubDate>Wed, 30 Oct 2019 19:15:46 +0900</pubDate>
      
      <guid>https://e-trees.github.io/exstickge_guide/docs/setup/blink_led/</guid>
      <description>exStickGEでLチカ ボードの動作確認のために，exStickGEのLEDをチカチカさせてみましょう．ここでは，サンプルコードをVivadoを使って合成してFPGA用のビットファイルを作成，exStickGEで動かしてみるまでの手順を紹介します．
ソースコード exStickGEのメインボードに搭載されている3つのLEDを順に点灯させる次のようなモジュールでLチカしてみましょう．これを blinkled.v という名前で保存します．
`default_nettype none module blinkled ( input wire SYS_CLK_P, input wire SYS_CLK_N, input wire PUSH_BTN, output wire [2:0] LED ); reg[31:0] counter; wire SYS_CLK; IBUFDS SYS_CLK_BUF(.I(SYS_CLK_P),.IB(SYS_CLK_N),.O(SYS_CLK)); assign LED = counter[26:25] == 2&amp;#39;b01 ? 3&amp;#39;b001 : counter[26:25] == 2&amp;#39;b10 ? 3&amp;#39;b010 : counter[26:25] == 2&amp;#39;b11 ? 3&amp;#39;b100 : 3&amp;#39;b000; always @(posedge SYS_CLK) begin if(PUSH_BTN == 1&amp;#39;b0) begin counter &amp;lt;= 32&amp;#39;d0; end else begin counter &amp;lt;= counter + 32&amp;#39;d1; end end endmodule `default_nettype wire また，ピン配置の制約を以下のように与えます．こちらはexstickge.</description>
    </item>
    
    <item>
      <title>UDP/IP IPコア概要</title>
      <link>https://e-trees.github.io/exstickge_guide/docs/udpip/udpip_overview/</link>
      <pubDate>Wed, 30 Oct 2019 19:15:46 +0900</pubDate>
      
      <guid>https://e-trees.github.io/exstickge_guide/docs/udpip/udpip_overview/</guid>
      <description>UDP/IP IPコア概要 UDP/IP IPコアはユーザロジックで簡単にUDP/IPパケットを送受信できるe-trees製のIPコアです．コアとユーザロジックは，e-treesでUPLと呼んでいる制御機構付きFIFOのようなインターフェースでデータをやりとりします．e7UDP/IP商品ページおよび，UPLとはもご覧ください．
IPコア 入出力I/F クロック・リセット MACアクセス用のクロック(125MHz)と，ユーザロジック用のクロックを供給します．
   ポート名 幅 方向 説明     GEPHY_MAC_CLK 1 入力 MAC用入力クロック(125MHz)   GEPHY_MAC_CLK90 1 入力 90度シフトしたMAC用入力クロック(125MHz)   Reset_n 1 入力 コアのリセット(非同期・負論理)   pUPLGlobalClk 1 入力 ユーザロジックのクロック    MAC入出力 MACに接続するポートです．FPGAのI/Oに接続します．
   ポート名 幅 方向 説明     GEPHY_RST_N 1 出力 コアへのリセット出力   GEPHY_TD 4 出力 MACへのデータ出力   GEPHY_TXEN_ER 1 出力    GEPHY_TCK 1 出力 出力クロック   GEPHY_RD 4 入力 MACからのデータ入力   GEPHY_RCK 1 入力 入力クロック   GEPHY_RXDV_ER 1 入力    GEPHY_MDC 1 出力 MIO クロック   GEPHY_MDIO 1 入出力 MIO データ   GEPHY_INT_N 1 入力     ユーザロジック入出力 ユーザロジックからUDPパケットを送信する，到着したUDPパケットをユーザロジックで受け取るためのUPLポートです．MIIデータもUPLでやりとりします．</description>
    </item>
    
    <item>
      <title>パケットを送受信してみる</title>
      <link>https://e-trees.github.io/exstickge_guide/docs/udpip/sendrecv_packet/</link>
      <pubDate>Wed, 30 Oct 2019 19:15:46 +0900</pubDate>
      
      <guid>https://e-trees.github.io/exstickge_guide/docs/udpip/sendrecv_packet/</guid>
      <description>パケットを送受信してみる e7UDP/IP IPコアを使ったパケット送受信方法を説明します．</description>
    </item>
    
  </channel>
</rss>