ADDI Rt(1)=Rs(0) + imm(1);
ADDI Rt(2)=Rs(0) + imm(1);
ADDI Rt(10)=Rs(0) + imm(431);
ADDI Rt(11)=Rs(0) + imm(351);
ADDI Rt(12)=Rs(0) + imm(235);
SW [Rt](10)<-Rs(0) + imm(0);
SW [Rt](11)<-Rs(0) + imm(4);
SW [Rt](12)<-Rs(0) + imm(8);
LW Rt(4)<-Rs(6) + imm(0);
ADDI Rt(7)=Rs(6) + imm(4);
ADDI Rt(6)=Rs(7) + imm(0);
AND Rd(5)=Rs(1) AND Rt(4);
BEQ [imm](56)<-Rs(2) - Rt(5);
BEQ [imm](68)<-Rs(3) - Rt(5);
ADDI Rt(20)=Rs(19) + imm(0);
AND Rd(20)=Rs(0) AND Rt(4);
J  address(32);
ADDI Rt(30)=Rs(19) + imm(0);
AND Rd(30)=Rs(0) AND Rt(4);
J  address(32);
