/*	Alumno:					Ricardo Aldair Tirado Torres
	Materia:					Lenguajes de Descripci√≥n de Hardware
	Nombre del proyecto:	Sumador con Carry de entrada en Verilog
	Tarea:					1
*/

module Adder_Cin_Verilog(
	input		A,
	input 	B,
	input 	Cin,
	output 	Sum
);
	
	assign Sum = (A ^ B) ^ Cin;
	
endmodule
