FPGA Field-Programmable Gate Array 
现场可编程门阵列
是一种主要以数字电路为主的集成芯片，为可编程器件的一种。

PLD:Programmable Logic Device 可编程逻辑器件
PLA:Programmable Logic Array  可编程逻辑阵列
PAL:Programmable Array Logic  可编程阵列逻辑
OLMC:Output Logic Macro Cell  可编程的输出逻辑宏单元
FPLA:Field Programmable Logic Array 现场可编程逻辑阵列
CPLD:Complex Programmable Logic Device 复杂可编程逻辑器件
LCA:Logic Cell Array  逻辑单元阵列

CPLD的优势:
1)CPLD更适合于触发器有限而乘积项丰富的结构
2)由于布线结构不同，CPLD时序延迟是均匀的和可预测的，而FPGA的时序延迟则具有不可预测性，所以CPLD的速度会比FPGA更快。
3)CPLD使用起来较方便，因为配置内容掉电不丢失，一般不需要外加配置芯片，所以CPLD保密性好，而FPGA的配置数据流容易被黑客截获，所以保密性差。

ASIC:Application Specific Integrated Circuit 专用集成电路
易称Soc:System on Chip  片上系统
SoPC:System on a Programmable Chip 可编程片上系统
是一种特殊的SoC,单个芯片完成整个系统的主要逻辑功能

TTL:Transistor-Transistor Logic 基于三级管结构的数字系统
输出端:
状态  电压 
1     >=2.4V
0     <=0.8V
输入端
状态   电压
1     >=2.0V
0     <=0.8V

LVTTL:Low Voltage Transistor-Transistor Logic 低压TTL电平标准
LVTTL3V3:内部有源器件的标准电压供给为3.3V 
LVTTL2V5:内部有源器件的标准电压供给为2.5V
输出端:
状态  电压 
1     >=2.0V
0     <=0.2V
输入端
状态   电压
1     >=1.7V
0     <=0.7V

CMOS:Complementary Metal Oxide Semiconductor 基于NMOS、PMOS组成的MOS管结构的数字系统之间的
输出端:
状态  电压 
1     >=4.45V
0     <=0.5V
输入端
状态   电压
1     >=3.5V
0     <=1.5V


LVCMOS
LVCMOS3V3
LVCMOS2V5
LVCMOS1V8
LVCMOS1V5
LVCMOS1V2

LVDS:Low Voltage Differential Signaling 低压差分信号，需要两根线完成通信。

RS232：Recommended Standard 推荐标准 ,232为标识号
RS232总线标准共设有25条信号线
状态  电压 
1     -15~3V
0     3~15V

RS485：RS232的升级版，采用差分形式传递信息
状态  电压 
1     2~6V
0     -6~-2V



BCD:Binary Coded Decimal 二一十进制码
常用的BCD编码
8421码
2421码
余三码
单位距离码
余三循环码

有权BCD码
[0111]8421BCD = 0 *8 + 1 * 4 + 1 * 2 + 1 * 1 = 7
[0111]2421BCD = 0 *2 + 1 * 4 + 1 * 2 + 1 * 1 = 7

无权BCD码
余三码是在8421码的基础上，对以每个码字加3得到的。

数字逻辑的基本运算
与、或、非  对应三个运算（逻辑乘、逻辑加、逻辑非） ---交集、并集、补集
与非
或非
与或非
异或
同或

真值表

SOP:sum of product 积之和表达式，与-或表达式
POS:product of sum 和之积表达式，或-非表达式

卡诺图
    
    
基本逻辑功能单元简介
缓冲门：
一个输入，一个输出，仅将输入端口的信号电平原封不动的搬移到输出端口
作用：提高输入信号的扇出能力

非门:
一个输入，一个输出，仅将输入端口的信号电平取反后，搬移到输出端口

三态门:
相当于一个可以控制通断的缓冲门
两个输入（数据输入、控制输入），一个输出
控制端口有效时，将数据输入端口的信号电平搬移到输出端口；
控制端口无效时，输出端为高阻状态，相当于和后续电路的连接断开。

与门：
两个以上的输入端口，一个输出
将所有端口的信号电平取逻辑与后，再搬移到输出端口

或门:
两个以上的输入端口，一个输出
将所有端口的信号电平取逻辑或后，再搬移到输出端口


与非门：
两个以上的输入端口，一个输出
将所有端口的信号电平取逻辑与非后，再搬移到输出端口


或非门:
两个以上的输入端口，一个输出
将所有端口的信号电平取逻辑或非后，再搬移到输出端口

异或门:
两个以上的输入端口，一个输出
将所有端口的信号电平取逻辑异或后，再搬移到输出端口


同或门:
两个以上的输入端口，一个输出
将所有端口的信号电平取逻辑同或后，再搬移到输出端口

小规模集成组合逻辑单元简介
多路利用器：多路选择器，MUX
一组控制输入端口、两个以上数据输入端口，一个输出端口
完成数据通道的复用，节省数据通道的个数。

编码器：
完成编码功能的单元
多个事件输入端口，一个有效输出端口和至少一个编码输出端口
功能是完成将多个输入信号轮换成一组二进制编码。

编码:用文字、符号或者数码来表示某种信息的过程

译码器：解码器，完成译码功能的单元
一个有效输入端口、至少一个编码输入端口、一个有效输出端口、一组事件输出端口


译码:将二进制编码还原为原始事件序列的过程


加法器
半加器
全加器
进位选择加法器
超前进位加法器

减法器
半减器
全减器


比较器

查找表:LUT Look Up Table
若干个输入端口，一个输出端口



时序逻辑基本单元简介
触发器:filp-flop FF
具有记忆一位二进制代码的记忆单元，输出具有两个稳定状态--状态0和状态1.
当外部有效的输入信号时，触发器的输出会发生状态翻转，即从一个稳定状态变化为另一个稳定状态；而当外部有效输入信号撤销后，触发器的输出能够保持在最新的状态，即在一次之前输出不会改变。
类型分:RS触发器、D触发器、JK触发器、T触发器
结构分：基本触发器、钟控触发器（包括同步触发器、主从触发器、边沿触发器）
触发方式分：电平触发器、边沿触发器 

锁存器与寄存器
锁存器：电平敏感型的触发器
寄存器：边沿敏感型的触发器


HDL:Hardware Description Language 硬件描述语言
VHDL:Very-High-Speed Intergrated Circuit Hardware Description Language 超高速集成电路硬件描述语言

Verilog HDL:简称Verilog
OVI:Open Verilog International 组织
VCS:Verilog Compiled Simulator 仿真器
SystemVerilog

软件设计是串行的
FPGA设计是并行的

HDL编译原理
1)将HDL语言转化为FPGA内部基本资源模块为基础的门级网表。
  把门级网表理解为一个用基本门电路搭建的数字电路图
2)将门级网表的各个资源映射到FPGA芯片内部的具体位置，并确定好连线开关等一些资源的配置状态，进而再生成用于配置FPGA的流文件


assign a1 = b1 & b2;
assign a2 <= c1 | c2;
assign a3 <= a1 ^ a2;


FPGA程序执行方式:并行、连续、无限。
并行：HDL代码都是并发执行的
连续:HDL执行是无时间间隔的，即无时无刻都在执行
无限:HDL代码周期是和系统运行时间一致的



逻辑资源块
CLB:Configurable Logic Block 
ALM:Adapive Logic Module

LUT:LUT Look Up Table  查找表








































