TimeQuest Timing Analyzer report for CUDoom
Fri May 10 20:36:31 2013
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'V0|altpll_component|pll|clk[1]'
 13. Slow Model Setup: 'V0|altpll_component|pll|clk[2]'
 14. Slow Model Hold: 'V0|altpll_component|pll|clk[1]'
 15. Slow Model Hold: 'V0|altpll_component|pll|clk[2]'
 16. Slow Model Recovery: 'V0|altpll_component|pll|clk[1]'
 17. Slow Model Recovery: 'V0|altpll_component|pll|clk[2]'
 18. Slow Model Removal: 'V0|altpll_component|pll|clk[1]'
 19. Slow Model Removal: 'V0|altpll_component|pll|clk[2]'
 20. Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'
 21. Slow Model Minimum Pulse Width: 'Clk_50'
 22. Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'
 23. Slow Model Minimum Pulse Width: 'altera_reserved_tck'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Output Enable Times
 29. Minimum Output Enable Times
 30. Output Disable Times
 31. Minimum Output Disable Times
 32. Fast Model Setup Summary
 33. Fast Model Hold Summary
 34. Fast Model Recovery Summary
 35. Fast Model Removal Summary
 36. Fast Model Minimum Pulse Width Summary
 37. Fast Model Setup: 'V0|altpll_component|pll|clk[1]'
 38. Fast Model Setup: 'V0|altpll_component|pll|clk[2]'
 39. Fast Model Hold: 'V0|altpll_component|pll|clk[1]'
 40. Fast Model Hold: 'V0|altpll_component|pll|clk[2]'
 41. Fast Model Recovery: 'V0|altpll_component|pll|clk[1]'
 42. Fast Model Recovery: 'V0|altpll_component|pll|clk[2]'
 43. Fast Model Removal: 'V0|altpll_component|pll|clk[1]'
 44. Fast Model Removal: 'V0|altpll_component|pll|clk[2]'
 45. Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'
 46. Fast Model Minimum Pulse Width: 'Clk_50'
 47. Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'
 48. Fast Model Minimum Pulse Width: 'altera_reserved_tck'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Multicorner Timing Analysis Summary
 58. Setup Times
 59. Hold Times
 60. Clock to Output Times
 61. Minimum Clock to Output Times
 62. Setup Transfers
 63. Hold Transfers
 64. Recovery Transfers
 65. Removal Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; CUDoom                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; CUDoom.sdc    ; OK     ; Fri May 10 20:36:20 2013 ;
; cpu_0.sdc     ; OK     ; Fri May 10 20:36:21 2013 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                          ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period  ; Frequency ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                           ; Targets                            ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+
; altera_reserved_tck            ; Base      ; 100.000 ; 10.0 MHz  ; 0.000  ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { altera_reserved_tck }            ;
; Clk_50                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                  ; { CLOCK_50 }                       ;
; V0|altpll_component|pll|clk[0] ; Generated ; 20.000  ; 50.0 MHz  ; -3.000 ; 7.000  ; 50.00      ; 1         ; 1           ; -54.0 ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[0] } ;
; V0|altpll_component|pll|clk[1] ; Generated ; 20.000  ; 50.0 MHz  ; 0.000  ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[1] } ;
; V0|altpll_component|pll|clk[2] ; Generated ; 40.000  ; 25.0 MHz  ; 0.000  ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; Clk_50 ; V0|altpll_component|pll|inclk[0] ; { V0|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+---------+-----------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------+------------------------------------+


+---------------------------------------------------------------------+
; Slow Model Fmax Summary                                             ;
+-----------+-----------------+--------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                     ; Note ;
+-----------+-----------------+--------------------------------+------+
; 45.38 MHz ; 45.38 MHz       ; V0|altpll_component|pll|clk[2] ;      ;
; 70.22 MHz ; 70.22 MHz       ; V0|altpll_component|pll|clk[1] ;      ;
+-----------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 5.759  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.964 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 0.391 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 5.300  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 18.743 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Removal Summary                              ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 2.019  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 21.027 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; Clk_50                         ; 10.000 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.873 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                     ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                                                                                              ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 5.759 ; ray_FSM:V8|rayPosX[6]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.011     ; 14.266     ;
; 5.805 ; ray_FSM:V8|rayPosX[6]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.020     ; 14.211     ;
; 5.973 ; ray_FSM:V8|rayPosX[6]                        ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.031     ; 14.032     ;
; 6.207 ; ray_FSM:V8|rayDirX_sig[4]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.015     ; 13.814     ;
; 6.255 ; ray_FSM:V8|rayPosX[6]                        ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.028     ; 13.753     ;
; 6.274 ; ray_FSM:V8|rayDirY_sig[2]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.006     ; 13.756     ;
; 6.320 ; ray_FSM:V8|rayDirY_sig[2]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.015     ; 13.701     ;
; 6.343 ; ray_FSM:V8|rayDirY_sig[3]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.006     ; 13.687     ;
; 6.362 ; ray_FSM:V8|rayDirY_sig[2]                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.026     ; 13.648     ;
; 6.384 ; ray_FSM:V8|rayPosY[0]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 13.659     ;
; 6.389 ; ray_FSM:V8|rayDirY_sig[3]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.015     ; 13.632     ;
; 6.397 ; ray_FSM:V8|rayDirX_sig[3]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.014     ; 13.625     ;
; 6.408 ; ray_FSM:V8|rayDirY_sig[0]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.006     ; 13.622     ;
; 6.430 ; ray_FSM:V8|rayPosY[0]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.002     ; 13.604     ;
; 6.431 ; ray_FSM:V8|rayDirY_sig[3]                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.026     ; 13.579     ;
; 6.443 ; ray_FSM:V8|rayDirX_sig[3]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.023     ; 13.570     ;
; 6.448 ; ray_FSM:V8|rayDirX_sig[0]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.015     ; 13.573     ;
; 6.454 ; ray_FSM:V8|rayDirY_sig[0]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.015     ; 13.567     ;
; 6.472 ; ray_FSM:V8|rayPosY[0]                        ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 13.551     ;
; 6.494 ; ray_FSM:V8|rayDirX_sig[0]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.024     ; 13.518     ;
; 6.496 ; ray_FSM:V8|rayDirY_sig[0]                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.026     ; 13.514     ;
; 6.513 ; ray_FSM:V8|rayPosX[0]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 13.519     ;
; 6.530 ; ray_FSM:V8|rayPosY[5]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.016      ; 13.522     ;
; 6.540 ; ray_FSM:V8|rayPosY[2]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.495     ;
; 6.559 ; ray_FSM:V8|rayPosX[0]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 13.464     ;
; 6.576 ; ray_FSM:V8|rayPosY[5]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.007      ; 13.467     ;
; 6.586 ; ray_FSM:V8|rayPosY[2]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.010     ; 13.440     ;
; 6.596 ; ray_FSM:V8|rayDirX_sig[2]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.014     ; 13.426     ;
; 6.611 ; ray_FSM:V8|rayDirX_sig[3]                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.034     ; 13.391     ;
; 6.618 ; ray_FSM:V8|rayPosY[5]                        ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 13.414     ;
; 6.627 ; ray_FSM:V8|rayPosX[3]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.006     ; 13.403     ;
; 6.628 ; ray_FSM:V8|rayPosY[2]                        ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.021     ; 13.387     ;
; 6.634 ; ray_FSM:V8|rayDirX_sig[6]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 13.389     ;
; 6.642 ; ray_FSM:V8|rayDirX_sig[2]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.023     ; 13.371     ;
; 6.643 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw   ; new_doom:V1|cpu_0:the_cpu_0|M_ienable_reg_irq0                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 13.406     ;
; 6.644 ; ray_FSM:V8|rayDirY_sig[2]                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.023     ; 13.369     ;
; 6.650 ; ray_FSM:V8|rayPosX[7]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.385     ;
; 6.662 ; ray_FSM:V8|rayDirX_sig[4]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.024     ; 13.350     ;
; 6.662 ; ray_FSM:V8|rayDirX_sig[0]                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.035     ; 13.339     ;
; 6.675 ; ray_FSM:V8|rayPosY2[0]                       ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 13.348     ;
; 6.696 ; ray_FSM:V8|rayPosX[7]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.010     ; 13.330     ;
; 6.702 ; ray_FSM:V8|rayPosX[8]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.004      ; 13.338     ;
; 6.707 ; ray_FSM:V8|rayPosY[7]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.008     ; 13.321     ;
; 6.713 ; ray_FSM:V8|rayDirY_sig[3]                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.023     ; 13.300     ;
; 6.714 ; ray_FSM:V8|rayPosY[1]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.321     ;
; 6.724 ; ray_FSM:V8|rayPosX2[0]                       ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.027     ; 13.285     ;
; 6.727 ; ray_FSM:V8|rayPosX[0]                        ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.024     ; 13.285     ;
; 6.728 ; ray_FSM:V8|rayPosX2[5]                       ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 13.299     ;
; 6.744 ; ray_FSM:V8|rayDirX_sig[7]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.014     ; 13.278     ;
; 6.747 ; ray_FSM:V8|rayPosY[4]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 13.282     ;
; 6.748 ; ray_FSM:V8|rayPosX[8]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.005     ; 13.283     ;
; 6.753 ; ray_FSM:V8|rayPosY[7]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.017     ; 13.266     ;
; 6.754 ; ray_FSM:V8|rayPosY[0]                        ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.010     ; 13.272     ;
; 6.760 ; ray_FSM:V8|rayPosY[1]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.010     ; 13.266     ;
; 6.777 ; ray_FSM:V8|rayDirX_sig[1]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 13.246     ;
; 6.778 ; ray_FSM:V8|rayDirY_sig[0]                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.023     ; 13.235     ;
; 6.790 ; ray_FSM:V8|rayDirX_sig[7]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.023     ; 13.223     ;
; 6.793 ; ray_FSM:V8|rayPosY[4]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.016     ; 13.227     ;
; 6.795 ; ray_FSM:V8|rayPosY[7]                        ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.028     ; 13.213     ;
; 6.796 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]   ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16]                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 3.239      ;
; 6.801 ; ray_FSM:V8|rayPosX[1]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 13.231     ;
; 6.802 ; ray_FSM:V8|rayPosY[1]                        ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.021     ; 13.213     ;
; 6.806 ; ray_FSM:V8|rayPosX[4]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 13.223     ;
; 6.810 ; ray_FSM:V8|rayDirX_sig[2]                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.034     ; 13.192     ;
; 6.821 ; ray_FSM:V8|rayDirY_sig[7]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.212     ;
; 6.823 ; ray_FSM:V8|rayDirY_sig[1]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 13.200     ;
; 6.823 ; ray_FSM:V8|rayDirX_sig[1]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.022     ; 13.191     ;
; 6.830 ; ray_FSM:V8|rayDirX_sig[4]                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.035     ; 13.171     ;
; 6.832 ; ray_FSM:V8|rayDirX_sig[8]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 13.191     ;
; 6.833 ; ray_FSM:V8|rayPosX2[1]                       ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.027     ; 13.176     ;
; 6.835 ; ray_FSM:V8|rayPosY[4]                        ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.027     ; 13.174     ;
; 6.837 ; ray_FSM:V8|rayPosY[10]                       ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.011     ; 13.188     ;
; 6.847 ; ray_FSM:V8|rayPosX[1]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 13.176     ;
; 6.850 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_mul_lsw   ; new_doom:V1|cpu_0:the_cpu_0|M_estatus_reg_pie                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.003      ; 13.189     ;
; 6.852 ; ray_FSM:V8|rayPosX[4]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.016     ; 13.168     ;
; 6.864 ; ray_FSM:V8|rayPosX[7]                        ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.021     ; 13.151     ;
; 6.869 ; ray_FSM:V8|rayDirY_sig[1]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.022     ; 13.145     ;
; 6.874 ; ray_FSM:V8|rayPosY2[1]                       ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 13.149     ;
; 6.877 ; ray_FSM:V8|rayPosX[2]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.004     ; 13.155     ;
; 6.878 ; ray_FSM:V8|rayDirX_sig[8]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.022     ; 13.136     ;
; 6.891 ; ray_FSM:V8|rayDirX_sig[8]                    ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.036     ; 13.109     ;
; 6.893 ; ray_FSM:V8|rayDirX_sig[3]                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.031     ; 13.112     ;
; 6.894 ; ray_FSM:V8|rayPosX2[6]                       ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.034     ; 13.108     ;
; 6.900 ; ray_FSM:V8|rayPosY[5]                        ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.001     ; 13.135     ;
; 6.901 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]      ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 3.130      ;
; 6.904 ; ray_FSM:V8|rayDirY_sig[14]                   ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.007     ; 13.125     ;
; 6.907 ; ray_FSM:V8|rayDirY_sig[4]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.126     ;
; 6.910 ; ray_FSM:V8|rayPosY[2]                        ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.018     ; 13.108     ;
; 6.911 ; ray_FSM:V8|rayDirY_sig[1]                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.033     ; 13.092     ;
; 6.916 ; ray_FSM:V8|rayPosX[8]                        ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.016     ; 13.104     ;
; 6.923 ; ray_FSM:V8|rayPosX[2]                        ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.013     ; 13.100     ;
; 6.938 ; ray_FSM:V8|rayDirX_sig[6]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.022     ; 13.076     ;
; 6.944 ; ray_FSM:V8|rayDirX_sig[0]                    ; ray_FSM:V8|mapSpot[2]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.032     ; 13.060     ;
; 6.950 ; ray_FSM:V8|rayPosY[3]                        ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.009     ; 13.077     ;
; 6.953 ; ray_FSM:V8|rayDirY_sig[4]                    ; ray_FSM:V8|mapSpot[1]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.012     ; 13.071     ;
; 6.953 ; ray_FSM:V8|rayPosX2[14]                      ; ray_FSM:V8|mapSpot2[0]                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.020     ; 13.063     ;
; 6.958 ; ray_FSM:V8|rayDirX_sig[7]                    ; ray_FSM:V8|mapSpot[3]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.034     ; 13.044     ;
; 6.978 ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_shift_rot ; new_doom:V1|cpu_0:the_cpu_0|M_ienable_reg_irq0                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.013      ; 13.071     ;
; 6.985 ; ray_FSM:V8|rayDirY_sig[5]                    ; ray_FSM:V8|mapSpot[0]                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.003     ; 13.048     ;
; 6.987 ; ray_FSM:V8|rayPosY[25]                       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a64~porta_datain_reg16 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.044      ; 13.022     ;
+-------+----------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                       ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 17.964 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.005     ; 22.067     ;
; 17.964 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.005     ; 22.067     ;
; 18.325 ; tex_gen:V3|tex_addr_out[3]                                                                             ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 21.696     ;
; 18.325 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 21.713     ;
; 18.325 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 21.713     ;
; 18.401 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 21.648     ;
; 18.401 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.013      ; 21.648     ;
; 18.560 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.003      ; 21.479     ;
; 18.560 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.003      ; 21.479     ;
; 18.626 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 21.410     ;
; 18.775 ; tex_gen:V3|tex_addr_out[1]                                                                             ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 21.246     ;
; 18.788 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.019     ; 21.229     ;
; 18.821 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 21.189     ;
; 18.821 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.026     ; 21.189     ;
; 18.922 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 21.114     ;
; 18.962 ; tex_gen:V3|tex_addr_out[3]                                                                             ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 21.073     ;
; 18.987 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.007      ; 21.056     ;
; 18.996 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 21.044     ;
; 18.996 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 21.044     ;
; 19.044 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 20.992     ;
; 19.044 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 20.992     ;
; 19.045 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.007      ; 20.998     ;
; 19.045 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.007      ; 20.998     ;
; 19.063 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.018      ; 20.991     ;
; 19.132 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[147] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.906     ;
; 19.132 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[147] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.906     ;
; 19.149 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.012     ; 20.875     ;
; 19.171 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 20.857     ;
; 19.222 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.008      ; 20.822     ;
; 19.225 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 20.810     ;
; 19.283 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.007      ; 20.760     ;
; 19.326 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[140] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.701     ;
; 19.326 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[140] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.701     ;
; 19.359 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.018      ; 20.695     ;
; 19.368 ; memcustom:V5|row_out[0]                                                                                ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 20.672     ;
; 19.384 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.011     ; 20.641     ;
; 19.392 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.007     ; 20.637     ;
; 19.412 ; tex_gen:V3|tex_addr_out[1]                                                                             ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 20.623     ;
; 19.454 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[141] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.573     ;
; 19.454 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[141] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.573     ;
; 19.483 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.021     ; 20.532     ;
; 19.506 ; tex_gen:V3|tex_addr_out[1]                                                                             ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 20.515     ;
; 19.517 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[147] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.510     ;
; 19.517 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[147] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.510     ;
; 19.518 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.008      ; 20.526     ;
; 19.532 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.001     ; 20.503     ;
; 19.547 ; memcustom:V5|read_code.E                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.480     ;
; 19.547 ; memcustom:V5|read_code.E                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.480     ;
; 19.564 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[144] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.474     ;
; 19.564 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[144] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.474     ;
; 19.606 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[142] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.432     ;
; 19.606 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[142] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.432     ;
; 19.608 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.010      ; 20.438     ;
; 19.627 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[140] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.411     ;
; 19.627 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[140] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.411     ;
; 19.628 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.399     ;
; 19.628 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[145] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.399     ;
; 19.645 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.040     ; 20.351     ;
; 19.647 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[144]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 20.354     ;
; 19.647 ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[144]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.035     ; 20.354     ;
; 19.658 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 20.387     ;
; 19.666 ; tex_gen:V3|tex_addr_out[0]                                                                             ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.007     ; 20.363     ;
; 19.706 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 20.335     ;
; 19.707 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 20.341     ;
; 19.724 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[146] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.303     ;
; 19.724 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[146] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.303     ;
; 19.729 ; memcustom:V5|row_out[5]                                                                                ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.011      ; 20.318     ;
; 19.744 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[142] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.283     ;
; 19.744 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[142] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.283     ;
; 19.766 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[146] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.272     ;
; 19.766 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[146] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.002      ; 20.272     ;
; 19.767 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 20.269     ;
; 19.776 ; memcustom:V5|read_code.F                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.251     ;
; 19.776 ; memcustom:V5|read_code.F                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.251     ;
; 19.779 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.021     ; 20.236     ;
; 19.780 ; tex_gen:V3|tex_addr_out[1]                                                                             ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 20.241     ;
; 19.794 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[147] ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.007      ; 20.249     ;
; 19.805 ; memcustom:V5|row_out[1]                                                                                ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.022      ; 20.253     ;
; 19.820 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.010     ; 20.206     ;
; 19.844 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[137]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.041     ; 20.151     ;
; 19.844 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[137]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.041     ; 20.151     ;
; 19.849 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.047     ; 20.140     ;
; 19.849 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[136] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.047     ; 20.140     ;
; 19.868 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.014     ; 20.154     ;
; 19.869 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.007     ; 20.160     ;
; 19.871 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[139] ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.156     ;
; 19.871 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[139] ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.009     ; 20.156     ;
; 19.914 ; memcustom:V5|read_code.A                                                                               ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 20.138     ;
; 19.914 ; memcustom:V5|read_code.A                                                                               ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.016      ; 20.138     ;
; 19.940 ; tex_gen:V3|tex_addr_out[6]                                                                             ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 20.081     ;
; 19.954 ; memcustom:V5|row_out[7]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.009      ; 20.091     ;
; 19.955 ; tex_gen:V3|tex_addr_out[7]                                                                             ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 20.066     ;
; 19.956 ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[147] ; tex_gen:V3|tex_addr_out[2]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.012     ; 20.068     ;
; 19.964 ; memcustom:V5|row_out[3]                                                                                ; tex_gen:V3|tex_addr_out[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 20.084     ;
; 19.988 ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|q_a[140] ; tex_gen:V3|tex_addr_out[1]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.004     ; 20.044     ;
; 20.002 ; memcustom:V5|row_out[4]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 20.039     ;
; 20.003 ; memcustom:V5|row_out[2]                                                                                ; tex_gen:V3|tex_addr_out[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.012      ; 20.045     ;
; 20.028 ; memcustom:V5|row_out[6]                                                                                ; tex_gen:V3|tex_addr_out[0]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.029     ; 19.979     ;
; 20.072 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[144]    ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.041     ; 19.923     ;
; 20.072 ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|q_a[144]    ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.041     ; 19.923     ;
+--------+--------------------------------------------------------------------------------------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_instruction_master_granted_slave_sdram_0_s1                                                                          ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_instruction_master_granted_slave_sdram_0_s1                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                          ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                          ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                               ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                             ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[2]                                                                                                       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[2]                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                        ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                             ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|state.C                                                                                                                                                              ; framerate_calc:V6|state.C                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; de2_vga_raster:V2|vga_vblank                                                                                           ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_hblank                                                                                           ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_hsync                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; de2_vga_raster:V2|vga_vsync                                                                                            ; de2_vga_raster:V2|vga_vsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.657      ;
; 0.519 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.785      ;
; 0.519 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[2]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.785      ;
; 0.534 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.800      ;
; 0.543 ; de2_vga_raster:V2|Cur_Col[9]                                                                                           ; memcustom:V5|read_code.C                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.809      ;
; 0.544 ; de2_vga_raster:V2|Cur_Col[9]                                                                                           ; memcustom:V5|read_code.B                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.810      ;
; 0.544 ; de2_vga_raster:V2|Cur_Col[9]                                                                                           ; memcustom:V5|read_code.D                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.810      ;
; 0.545 ; de2_vga_raster:V2|Cur_Col[9]                                                                                           ; memcustom:V5|read_code.A                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.811      ;
; 0.554 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.820      ;
; 0.555 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.821      ;
; 0.654 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[54]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 0.911      ;
; 0.660 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.926      ;
; 0.665 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.931      ;
; 0.665 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[0]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.931      ;
; 0.670 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg15 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 0.920      ;
; 0.689 ; de2_vga_raster:V2|Cur_Col[4]                                                                                           ; memcustom:V5|read_code.A                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.955      ;
; 0.701 ; de2_vga_raster:V2|Cur_Col[4]                                                                                           ; memcustom:V5|read_code.C                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.967      ;
; 0.703 ; de2_vga_raster:V2|Cur_Col[4]                                                                                           ; memcustom:V5|read_code.B                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.969      ;
; 0.703 ; de2_vga_raster:V2|Cur_Col[4]                                                                                           ; memcustom:V5|read_code.D                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.969      ;
; 0.805 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|Vcount[5]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; de2_vga_raster:V2|Hcount[7]                                                                                            ; de2_vga_raster:V2|Hcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; de2_vga_raster:V2|Vcount[7]                                                                                            ; de2_vga_raster:V2|Vcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.072      ;
; 0.814 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Hcount[0]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; de2_vga_raster:V2|Hcount[3]                                                                                            ; de2_vga_raster:V2|Hcount[3]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.080      ;
; 0.822 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.088      ;
; 0.822 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.088      ;
; 0.823 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.089      ;
; 0.829 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.095      ;
; 0.836 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; memcustom:V5|wren                                                                                                              ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.102      ;
; 0.837 ; de2_vga_raster:V2|Vcount[6]                                                                                            ; de2_vga_raster:V2|Vcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.103      ;
; 0.838 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Hcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; de2_vga_raster:V2|Hcount[2]                                                                                            ; de2_vga_raster:V2|Hcount[2]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Vcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; de2_vga_raster:V2|Vcount[8]                                                                                            ; de2_vga_raster:V2|Vcount[8]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; de2_vga_raster:V2|Vcount[4]                                                                                            ; de2_vga_raster:V2|Vcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.105      ;
; 0.844 ; de2_vga_raster:V2|Hcount[4]                                                                                            ; de2_vga_raster:V2|Hcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.110      ;
; 0.844 ; de2_vga_raster:V2|Hcount[3]                                                                                            ; de2_vga_raster:V2|Cur_Col[3]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 1.108      ;
; 0.851 ; de2_vga_raster:V2|Hcount[6]                                                                                            ; de2_vga_raster:V2|Hcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.117      ;
; 0.877 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Col[0]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 1.141      ;
; 0.879 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Cur_Col[1]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 1.143      ;
; 0.927 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[223]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg8 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.192      ;
; 0.938 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[182]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.203      ;
; 0.939 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.204      ;
; 0.942 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 1.223      ;
; 0.943 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.027      ; 1.204      ;
; 0.944 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[199]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a44~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.199      ;
; 0.944 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[48]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 1.201      ;
; 0.947 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[168]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.043      ; 1.224      ;
; 0.948 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[178]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 1.196      ;
; 0.948 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[54]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.203      ;
; 0.949 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[14]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.014      ; 1.197      ;
; 0.949 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[203]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a44~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.204      ;
; 0.950 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[168]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 1.222      ;
; 0.953 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[182]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 1.234      ;
; 0.954 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[167]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 1.226      ;
; 0.954 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[180]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 1.235      ;
; 0.955 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[44]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a44~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.210      ;
; 0.955 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[50]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.210      ;
; 0.955 ; de2_vga_raster:V2|Hcount[9]                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 1.221      ;
; 0.957 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[183]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.031      ; 1.222      ;
; 0.958 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[51]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 1.215      ;
; 0.959 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[167]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.043      ; 1.236      ;
; 0.959 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[52]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 1.216      ;
; 0.961 ; de2_vga_raster:V2|Hcount[9]                                                                                            ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.002     ; 1.225      ;
; 0.962 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg9  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.212      ;
; 0.962 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[194]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.213      ;
; 0.962 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[48]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.217      ;
; 0.966 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[147]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg17   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.221      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[166]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg5 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 1.239      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[183]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.047      ; 1.248      ;
; 0.967 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[51]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.222      ;
; 0.968 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[162]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 1.240      ;
; 0.968 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[146]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg16   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.223      ;
; 0.968 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[52]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.021      ; 1.223      ;
; 0.969 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[191]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.220      ;
; 0.971 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg14 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.221      ;
; 0.971 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[195]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg5 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.222      ;
; 0.973 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[166]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg5 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.043      ; 1.250      ;
; 0.973 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg16 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.223      ;
; 0.973 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[191]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a187~porta_datain_reg4    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 1.235      ;
; 0.973 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[47]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 1.230      ;
; 0.974 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[98]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.224      ;
; 0.974 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[197]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 1.225      ;
; 0.975 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg14 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.225      ;
; 0.976 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[218]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a187~porta_datain_reg13   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 1.238      ;
; 0.977 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[146]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg16   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.015      ; 1.226      ;
; 0.977 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg17 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.227      ;
; 0.978 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[194]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.012      ; 1.224      ;
; 0.979 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[204]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a44~porta_datain_reg17    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 1.241      ;
; 0.979 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[188]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a187~porta_datain_reg1    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 1.241      ;
; 0.981 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[94]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.016      ; 1.231      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                            ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                                                                                                    ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.747      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 4.746      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 4.746      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.752      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.747      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 4.746      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 4.746      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.747      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.752      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.752      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 4.746      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 4.746      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.747      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.752      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.747      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.752      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 4.746      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 4.746      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.752      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.747      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.752      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 4.752      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.747      ;
; 5.300  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.747      ;
; 5.301  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.746      ;
; 5.301  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.746      ;
; 5.301  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.746      ;
; 5.301  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.746      ;
; 5.301  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.746      ;
; 5.301  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.746      ;
; 5.301  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.746      ;
; 5.301  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31]                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 4.746      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT1  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT2  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT3  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT4  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT6  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT8  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT9  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT10 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.637 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_n0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.030      ; 5.346      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT21 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT2  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT3  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT4  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT5  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT6  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT7  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT8  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT10 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT11 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT12 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT13 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT14 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT15 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT17 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT18 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT19 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT20 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT22 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT23 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT24 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT27 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT25 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT9  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT28 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT26 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT29 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT1  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT30 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT16 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.638 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_l0u2:auto_generated|ded_mult_2o81:ded_mult1|mac_out3~DATAOUT31 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.038      ; 5.353      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.826 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.037      ; 5.164      ;
; 14.854 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[3]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.174     ; 4.896      ;
; 14.854 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.174     ; 4.896      ;
; 14.854 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[5]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.174     ; 4.896      ;
; 14.854 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[6]                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.174     ; 4.896      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
; 18.743 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 1.293      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 2.019 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_in_d1                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 2.265      ;
; 2.019 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.020     ; 2.265      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[0]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 4.708      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[0]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_issue                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.717      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_kill                                                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.717      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[0]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 4.708      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[26]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 4.705      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[4]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 4.705      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[22]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[24]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 4.704      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[19]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 4.704      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[25]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 4.704      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[23]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_wr_dst_reg_from_D                                                                                                                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[1]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[0]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[3]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 4.704      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[2]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 4.704      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_hazard_M                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 4.705      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_src2_choose_imm                                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 4.710      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[1]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[0]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[4]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 4.705      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_wr_dst_reg                                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 4.705      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[2]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 4.704      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[3]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 4.704      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[2]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 4.704      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[3]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 4.704      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_dst_reg                                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 4.705      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[4]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 4.705      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[0]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[1]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_logic                                                                                                                                                                  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 4.710      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[8]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 4.707      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[2]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[30]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 4.704      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[29]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 4.704      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[27]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[28]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 4.706      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[31]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 4.705      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src1_hazard_M                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 4.705      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_iw[3]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 4.707      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_iw[4]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 4.707      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[3]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[3]                                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[11]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 4.707      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[5]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[5]                                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[8]                                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 4.710      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[9]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[10]                                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[16]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.719      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[16]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.719      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[16]                                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.719      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[22]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.719      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[16]                                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.719      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[16]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.719      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[1]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[1]                                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[12]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 4.713      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[0]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[18]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.719      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[14]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 4.719      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[7]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[7]                                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.709      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[9]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.709      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[11]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.002     ; 4.713      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[6]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.717      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[6]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.717      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[12]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 4.707      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[6]                                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.717      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[6]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.002      ; 4.717      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[6]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[6]                                                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[8]                                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.005     ; 4.710      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[19]                                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.709      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_alu_result[21]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 4.709      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[4]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.716      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[10]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.716      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[4]                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 4.718      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[4]                                                                                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.716      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[4]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.716      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[4]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.716      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[3]                                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 4.716      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.742      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.742      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.742      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.742      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.742      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.742      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.742      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.742      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|read_0                                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.027      ; 4.742      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[26]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 4.705      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[20]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 4.708      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[20]                                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 4.708      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|F_pc[20]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 4.708      ;
; 4.449 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[20]                                                                                                                                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 4.708      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
; 21.027 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 1.293      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a120~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a120~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a121~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a121~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a122~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a122~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a123~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a123~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a124~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a124~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a125~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a125~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a126~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a126~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a127~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a127~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a128~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a128~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a129~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a129~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg22 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk_50'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clk_50 ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'                                                                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.162  ; 1.162  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.158  ; 1.158  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.149  ; 1.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 7.394  ; 7.394  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 7.057  ; 7.057  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 9.775  ; 9.775  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.596  ; 7.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 7.613  ; 7.613  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.911  ; 7.911  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 7.843  ; 7.843  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 8.165  ; 8.165  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 7.953  ; 7.953  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 7.610  ; 7.610  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.540  ; 7.540  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 8.387  ; 8.387  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 9.775  ; 9.775  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 8.644  ; 8.644  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 8.653  ; 8.653  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 7.741  ; 7.741  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 9.051  ; 9.051  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 8.242  ; 8.242  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 8.309  ; 8.309  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 11.727 ; 11.727 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.887  ; 7.887  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.150  ; 8.150  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 11.528 ; 11.528 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 10.860 ; 10.860 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 11.727 ; 11.727 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 11.060 ; 11.060 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 10.981 ; 10.981 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 8.181  ; 8.181  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 7.674  ; 7.674  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 8.403  ; 8.403  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 9.637  ; 9.637  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 10.793 ; 10.793 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 11.012 ; 11.012 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 11.553 ; 11.553 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 10.701 ; 10.701 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 8.178  ; 8.178  ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Hold Times                                                                                  ;
+--------------+------------+---------+---------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference                ;
+--------------+------------+---------+---------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.985  ; -0.985  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.998  ; -0.998  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -1.028  ; -1.028  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -1.028  ; -1.028  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -1.000  ; -1.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -1.000  ; -1.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -1.000  ; -1.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -1.000  ; -1.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -1.024  ; -1.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.994  ; -0.994  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -1.024  ; -1.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -1.024  ; -1.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -1.009  ; -1.009  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -1.009  ; -1.009  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -1.019  ; -1.019  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -1.019  ; -1.019  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.985  ; -0.985  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -7.164  ; -7.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -6.827  ; -6.827  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -6.485  ; -6.485  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -7.090  ; -7.090  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -7.122  ; -7.122  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -7.501  ; -7.501  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -7.055  ; -7.055  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -7.519  ; -7.519  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -7.023  ; -7.023  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -6.734  ; -6.734  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -6.935  ; -6.935  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -6.857  ; -6.857  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -7.389  ; -7.389  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -6.829  ; -6.829  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -7.000  ; -7.000  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -6.678  ; -6.678  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -7.024  ; -7.024  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -6.485  ; -6.485  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -7.155  ; -7.155  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -7.042  ; -7.042  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -7.255  ; -7.255  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -7.387  ; -7.387  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -11.294 ; -11.294 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -10.628 ; -10.628 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -11.494 ; -11.494 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -10.826 ; -10.826 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -10.748 ; -10.748 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -7.243  ; -7.243  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -7.042  ; -7.042  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -7.640  ; -7.640  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -9.403  ; -9.403  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -10.561 ; -10.561 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -10.779 ; -10.779 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -11.319 ; -11.319 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -10.468 ; -10.468 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -7.240  ; -7.240  ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+---------+---------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 7.429  ; 7.429  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 5.922  ; 5.922  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 5.743  ; 5.743  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 5.291  ; 5.291  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 5.585  ; 5.585  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 5.067  ; 5.067  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 5.079  ; 5.079  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 6.167  ; 6.167  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 5.249  ; 5.249  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 7.429  ; 7.429  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 5.370  ; 5.370  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 6.269  ; 6.269  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 10.445 ; 10.445 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 8.205  ; 8.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 9.511  ; 9.511  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 9.726  ; 9.726  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.230  ; 9.230  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 9.739  ; 9.739  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 9.827  ; 9.827  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 10.445 ; 10.445 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.962  ; 8.962  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 9.226  ; 9.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 8.655  ; 8.655  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 8.351  ; 8.351  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 7.100  ; 7.100  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 8.445  ; 8.445  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 9.053  ; 9.053  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 7.962  ; 7.962  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 8.781  ; 8.781  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 8.814  ; 8.814  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 8.797  ; 8.797  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 10.341 ; 10.341 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 10.608 ; 10.608 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 8.087  ; 8.087  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 8.974  ; 8.974  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 9.246  ; 9.246  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 8.139  ; 8.139  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 9.051  ; 9.051  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 9.509  ; 9.509  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 8.388  ; 8.388  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 9.840  ; 9.840  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 9.037  ; 9.037  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 8.123  ; 8.123  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 9.606  ; 9.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 8.376  ; 8.376  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 10.608 ; 10.608 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 8.806  ; 8.806  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 8.482  ; 8.482  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 9.864  ; 9.864  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 10.379 ; 10.379 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 10.352 ; 10.352 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 9.871  ; 9.871  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 10.367 ; 10.367 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 9.290  ; 9.290  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 8.735  ; 8.735  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.316  ; 8.316  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.697  ; 8.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 8.949  ; 8.949  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 9.219  ; 9.219  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 9.290  ; 9.290  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 8.571  ; 8.571  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.634  ; 8.634  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 8.348  ; 8.348  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.763  ; 6.763  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.697  ; 6.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 5.452  ; 5.452  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 5.937  ; 5.937  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.233  ; 6.233  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.210  ; 6.210  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.960  ; 6.960  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.390  ; 6.390  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.377  ; 6.377  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 6.695  ; 6.695  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 6.695  ; 6.695  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 4.426  ; 4.426  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 4.390  ; 4.390  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 4.428  ; 4.428  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 4.355  ; 4.355  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 4.367  ; 4.367  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 4.351  ; 4.351  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 4.674  ; 4.674  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 7.440  ; 7.440  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 7.406  ; 7.406  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 7.406  ; 7.406  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 5.137  ; 5.137  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 4.841  ; 4.841  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 4.867  ; 4.867  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 4.859  ; 4.859  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 4.840  ; 4.840  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 4.615  ; 4.615  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 4.962  ; 4.962  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 6.565  ; 6.565  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 8.108  ; 8.108  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 8.108  ; 8.108  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 5.596  ; 5.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 5.074  ; 5.074  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 5.063  ; 5.063  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 5.066  ; 5.066  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 5.077  ; 5.077  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 4.811  ; 4.811  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 5.392  ; 5.392  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 6.581  ; 6.581  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 5.067  ; 5.067  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 5.922  ; 5.922  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 5.743  ; 5.743  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 5.291  ; 5.291  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 5.585  ; 5.585  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 5.067  ; 5.067  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 5.079  ; 5.079  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 6.167  ; 6.167  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 5.249  ; 5.249  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 7.429  ; 7.429  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 5.370  ; 5.370  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 6.269  ; 6.269  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 6.766  ; 6.766  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 8.118  ; 8.118  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 7.837  ; 7.837  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.052  ; 8.052  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 8.116  ; 8.116  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 8.239  ; 8.239  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 8.457  ; 8.457  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 7.992  ; 7.992  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.005  ; 8.005  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 8.149  ; 8.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 7.544  ; 7.544  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 7.476  ; 7.476  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 7.075  ; 7.075  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 7.572  ; 7.572  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 7.444  ; 7.444  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.766  ; 6.766  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 7.240  ; 7.240  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 7.228  ; 7.228  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 7.313  ; 7.313  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 6.603  ; 6.603  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 7.276  ; 7.276  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 7.747  ; 7.747  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 7.965  ; 7.965  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 7.276  ; 7.276  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 7.457  ; 7.457  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 7.334  ; 7.334  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 7.989  ; 7.989  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 7.629  ; 7.629  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 8.214  ; 8.214  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 8.412  ; 8.412  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 7.940  ; 7.940  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 8.659  ; 8.659  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 7.425  ; 7.425  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 8.694  ; 8.694  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 8.132  ; 8.132  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 8.150  ; 8.150  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 8.155  ; 8.155  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 6.683  ; 6.683  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 6.381  ; 6.381  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 6.177  ; 6.177  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 6.627  ; 6.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 5.452  ; 5.452  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 7.047  ; 7.047  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 6.500  ; 6.500  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 7.132  ; 7.132  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 7.610  ; 7.610  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 7.324  ; 7.324  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 6.874  ; 6.874  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 7.139  ; 7.139  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 7.629  ; 7.629  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 7.092  ; 7.092  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.763  ; 6.763  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.697  ; 6.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 5.452  ; 5.452  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 5.937  ; 5.937  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.233  ; 6.233  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.210  ; 6.210  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.960  ; 6.960  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.390  ; 6.390  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.377  ; 6.377  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 4.351  ; 4.351  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 6.695  ; 6.695  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 4.426  ; 4.426  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 4.390  ; 4.390  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 4.428  ; 4.428  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 4.355  ; 4.355  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 4.367  ; 4.367  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 4.351  ; 4.351  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 4.674  ; 4.674  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 7.368  ; 7.368  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 4.615  ; 4.615  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 7.406  ; 7.406  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 5.137  ; 5.137  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 4.841  ; 4.841  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 4.867  ; 4.867  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 4.859  ; 4.859  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 4.840  ; 4.840  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 4.615  ; 4.615  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 4.962  ; 4.962  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 6.565  ; 6.565  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 4.811  ; 4.811  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 8.108  ; 8.108  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 5.596  ; 5.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 5.074  ; 5.074  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 5.063  ; 5.063  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 5.066  ; 5.066  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 5.077  ; 5.077  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 4.811  ; 4.811  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 5.392  ; 5.392  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 6.581  ; 6.581  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------+
; Output Enable Times                                                                     ;
+--------------+------------+--------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 4.357  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.357  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.387  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.387  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.668  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.668  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.668  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.668  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.715  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.685  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.715  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.715  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 4.716  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 4.716  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 4.726  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 4.726  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.702  ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 10.604 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 11.119 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 11.139 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 11.139 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 11.119 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 10.843 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 11.056 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 11.056 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 10.817 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 10.867 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 10.867 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 10.627 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 10.627 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 10.617 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 10.617 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 10.604 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 10.604 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+--------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 4.357 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.357 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.387 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.387 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.668 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.668 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.668 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.668 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.715 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.685 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.715 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.715 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 4.716 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 4.716 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 4.726 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 4.726 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.702 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 6.864 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.379 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 7.399 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.399 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 7.379 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 7.103 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 7.316 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 7.316 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.077 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 7.127 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.127 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 6.887 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 6.887 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 6.877 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 6.877 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 6.864 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 6.864 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 4.357     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.357     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.387     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.387     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.668     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.668     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.668     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.668     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.715     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.685     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.715     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.715     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 4.716     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 4.716     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 4.726     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 4.726     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.702     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 10.604    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 11.119    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 11.139    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 11.139    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 11.119    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 10.843    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 11.056    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 11.056    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 10.817    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 10.867    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 10.867    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 10.627    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 10.627    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 10.617    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 10.617    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 10.604    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 10.604    ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 4.357     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 4.357     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 4.387     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 4.387     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 4.668     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 4.668     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 4.668     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 4.668     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 4.715     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 4.685     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 4.715     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 4.715     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 4.716     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 4.716     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 4.726     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 4.726     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 4.702     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 6.864     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.379     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 7.399     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.399     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 7.379     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 7.103     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 7.316     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 7.316     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.077     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 7.127     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 7.127     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 6.887     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 6.887     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 6.877     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 6.877     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 6.864     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 6.864     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 8.536  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 29.861 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; V0|altpll_component|pll|clk[1] ; 0.215 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.321  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 19.300 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Removal Summary                              ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 1.031  ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 20.580 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; V0|altpll_component|pll|clk[1] ; 7.873  ; 0.000         ;
; Clk_50                         ; 10.000 ; 0.000         ;
; V0|altpll_component|pll|clk[2] ; 17.873 ; 0.000         ;
; altera_reserved_tck            ; 97.778 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                            ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 8.536 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.495      ;
; 8.562 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.465      ;
; 8.640 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.390      ;
; 8.686 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.345      ;
; 8.705 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.326      ;
; 8.726 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.301      ;
; 8.773 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.258      ;
; 8.795 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.231      ;
; 8.802 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.224      ;
; 8.807 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.219      ;
; 8.809 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.218      ;
; 8.813 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.214      ;
; 8.815 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.216      ;
; 8.818 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.209      ;
; 8.822 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.204      ;
; 8.823 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.204      ;
; 8.823 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.207      ;
; 8.825 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.205      ;
; 8.825 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[3]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.009      ; 1.216      ;
; 8.838 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[3]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.009      ; 1.203      ;
; 8.861 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.009      ; 1.180      ;
; 8.874 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.157      ;
; 8.874 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.004      ; 1.162      ;
; 8.876 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.154      ;
; 8.877 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[4]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.154      ;
; 8.888 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.138      ;
; 8.888 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[4]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.143      ;
; 8.893 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.133      ;
; 8.903 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.124      ;
; 8.903 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.124      ;
; 8.904 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.123      ;
; 8.905 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.122      ;
; 8.906 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.121      ;
; 8.919 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.108      ;
; 8.923 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.103      ;
; 8.930 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.101      ;
; 8.948 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 1.084      ;
; 8.953 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.087      ;
; 8.956 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.071      ;
; 8.959 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.004      ; 1.077      ;
; 8.960 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[13] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.004      ; 1.076      ;
; 8.960 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[6]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.008      ; 1.080      ;
; 8.965 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.062      ;
; 8.967 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.060      ;
; 8.968 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[30] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.062      ;
; 8.969 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[15] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.062      ;
; 8.970 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[8]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.061      ;
; 8.971 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 1.075      ;
; 8.976 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[0]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.055      ;
; 8.977 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.054      ;
; 8.977 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.053      ;
; 8.979 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.004      ; 1.057      ;
; 8.979 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[5]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.014      ; 1.067      ;
; 8.980 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[29] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.004      ; 1.056      ;
; 8.980 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[2]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.050      ;
; 8.981 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 1.046      ;
; 8.981 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[7]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.009      ; 1.060      ;
; 8.982 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[10] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.048      ;
; 8.983 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.047      ;
; 8.986 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[2]  ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 1.044      ;
; 8.988 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[17] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.004      ; 1.048      ;
; 8.990 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[28] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.041      ;
; 8.998 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[20] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.033      ;
; 9.004 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 1.022      ;
; 9.008 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[24] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.023      ;
; 9.021 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.010      ;
; 9.024 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[19] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 1.007      ;
; 9.034 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.998      ;
; 9.043 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.989      ;
; 9.045 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.987      ;
; 9.052 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[2]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.000      ; 0.980      ;
; 9.058 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[18] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 0.972      ;
; 9.061 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[21] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.004      ; 0.975      ;
; 9.065 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[11] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.966      ;
; 9.067 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[27] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.964      ;
; 9.074 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[22] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 0.956      ;
; 9.075 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 0.955      ;
; 9.077 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[14] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.002     ; 0.953      ;
; 9.080 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.946      ;
; 9.080 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.946      ;
; 9.080 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.946      ;
; 9.080 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.946      ;
; 9.080 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.946      ;
; 9.080 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.946      ;
; 9.080 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.946      ;
; 9.080 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.006     ; 0.946      ;
; 9.084 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_step1[31] ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.001     ; 0.947      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
; 9.086 ; new_doom:V1|cpu_0:the_cpu_0|M_rot_rn[3]     ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; -0.005     ; 0.941      ;
+-------+---------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'V0|altpll_component|pll|clk[2]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 29.861 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 10.158     ;
; 30.078 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 9.941      ;
; 30.176 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 9.856      ;
; 30.393 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 9.639      ;
; 30.479 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 9.547      ;
; 30.558 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 9.461      ;
; 30.598 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 9.428      ;
; 30.677 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 9.342      ;
; 30.707 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 9.310      ;
; 30.813 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 9.204      ;
; 30.817 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 9.207      ;
; 30.830 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 9.187      ;
; 30.919 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 9.107      ;
; 30.931 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 9.086      ;
; 30.936 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 9.081      ;
; 30.940 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 9.084      ;
; 31.042 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.984      ;
; 31.054 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.963      ;
; 31.093 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.924      ;
; 31.168 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.849      ;
; 31.176 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 8.861      ;
; 31.199 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.825      ;
; 31.212 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.805      ;
; 31.241 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.785      ;
; 31.285 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.732      ;
; 31.287 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.730      ;
; 31.294 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.723      ;
; 31.330 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 8.706      ;
; 31.334 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.683      ;
; 31.336 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.681      ;
; 31.341 ; tex_gen:V3|tex_addr_out[11] ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.676      ;
; 31.349 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 8.688      ;
; 31.426 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 8.593      ;
; 31.451 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 8.585      ;
; 31.464 ; tex_gen:V3|tex_addr_out[11] ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.553      ;
; 31.469 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.548      ;
; 31.491 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.018      ; 8.559      ;
; 31.503 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 8.516      ;
; 31.514 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.503      ;
; 31.514 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 8.523      ;
; 31.528 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 8.504      ;
; 31.544 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 8.475      ;
; 31.548 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.469      ;
; 31.550 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.467      ;
; 31.551 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.466      ;
; 31.556 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.007      ; 8.483      ;
; 31.560 ; tex_gen:V3|tex_addr_out[11] ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.457      ;
; 31.563 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 8.473      ;
; 31.568 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 8.451      ;
; 31.580 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.437      ;
; 31.583 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 8.436      ;
; 31.590 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.427      ;
; 31.600 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.430      ;
; 31.609 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.421      ;
; 31.612 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.405      ;
; 31.615 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 8.421      ;
; 31.617 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 8.419      ;
; 31.619 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.407      ;
; 31.620 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_B[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.397      ;
; 31.620 ; tex_gen:V3|tex_addr_out[0]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.006     ; 8.406      ;
; 31.625 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_G[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 8.407      ;
; 31.634 ; tex_gen:V3|tex_addr_out[7]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.383      ;
; 31.638 ; tex_gen:V3|tex_addr_out[8]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.379      ;
; 31.664 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.353      ;
; 31.665 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 8.354      ;
; 31.665 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.352      ;
; 31.670 ; tex_gen:V3|tex_addr_out[3]  ; de2_vga_raster:V2|VGA_B[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 8.362      ;
; 31.673 ; memcustom:V5|row_out[0]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.007     ; 8.352      ;
; 31.674 ; memcustom:V5|row_out[0]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.007     ; 8.351      ;
; 31.679 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 8.353      ;
; 31.682 ; tex_gen:V3|tex_addr_out[6]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.335      ;
; 31.683 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_G[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 8.354      ;
; 31.686 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_B[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 8.350      ;
; 31.705 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.000      ; 8.327      ;
; 31.706 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 8.330      ;
; 31.717 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_B[9]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.017      ; 8.332      ;
; 31.736 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 8.300      ;
; 31.754 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 8.282      ;
; 31.756 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 8.263      ;
; 31.770 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.254      ;
; 31.771 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_R[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.253      ;
; 31.772 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_R[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 8.264      ;
; 31.799 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 8.220      ;
; 31.802 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_G[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 8.235      ;
; 31.805 ; tex_gen:V3|tex_addr_out[12] ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.219      ;
; 31.808 ; tex_gen:V3|tex_addr_out[12] ; de2_vga_raster:V2|VGA_B[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.216      ;
; 31.812 ; memcustom:V5|row_out[5]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.218      ;
; 31.813 ; memcustom:V5|row_out[5]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.217      ;
; 31.835 ; tex_gen:V3|tex_addr_out[5]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.018     ; 8.179      ;
; 31.849 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_G[5]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 8.170      ;
; 31.858 ; tex_gen:V3|tex_addr_out[10] ; de2_vga_raster:V2|VGA_G[8]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.008     ; 8.166      ;
; 31.861 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_R[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 8.176      ;
; 31.862 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 8.175      ;
; 31.864 ; tex_gen:V3|tex_addr_out[2]  ; de2_vga_raster:V2|VGA_B[6]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.005      ; 8.173      ;
; 31.866 ; tex_gen:V3|tex_addr_out[1]  ; de2_vga_raster:V2|VGA_R[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.013     ; 8.153      ;
; 31.868 ; tex_gen:V3|tex_addr_out[4]  ; de2_vga_raster:V2|VGA_G[4]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.004      ; 8.168      ;
; 31.873 ; tex_gen:V3|tex_addr_out[9]  ; de2_vga_raster:V2|VGA_B[7]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.015     ; 8.144      ;
; 31.874 ; memcustom:V5|row_out[1]     ; tex_gen:V3|tex_addr_out[13] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.008      ; 8.166      ;
; 31.875 ; memcustom:V5|row_out[1]     ; tex_gen:V3|tex_addr_out[12] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; 0.008      ; 8.165      ;
; 31.875 ; tex_gen:V3|tex_addr_out[11] ; de2_vga_raster:V2|VGA_B[3]  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 40.000       ; -0.002     ; 8.155      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                                                              ; To Node                                                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[0]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[1]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; new_doom:V1|cpu_0:the_cpu_0|M_mul_cnt[2]                                                                                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                ; new_doom:V1|cpu_0:the_cpu_0|M_mul_stall                                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; new_doom:V1|skygen_0_avalon_slave_0_arbitrator:the_skygen_0_avalon_slave_0|d1_reasons_to_wait                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[2]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[3]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[1]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_line[0]                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|internal_av_waitrequest                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|wr_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|i_refs[2]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|i_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|init_done                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_count[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[1]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[1]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[3]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[3]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[0]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[0]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[2]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[4]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[4]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                             ; new_doom:V1|sdram_0:the_sdram_0|m_state[5]                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[1]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                              ; new_doom:V1|sdram_0:the_sdram_0|m_next[7]                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; new_doom:V1|sdram_0:the_sdram_0|ack_refresh_request                                                                                                                                    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; new_doom:V1|sdram_0:the_sdram_0|refresh_request                                                                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_data_master_granted_slave_sdram_0_s1                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_instruction_master_granted_slave_sdram_0_s1                                                                          ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|last_cycle_cpu_0_instruction_master_granted_slave_sdram_0_s1                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[0]                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                              ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_addend[1]                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                          ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|internal_cpu_0_instruction_master_dbs_address[1]                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[0]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[1]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[2]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3]       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1|how_many_ones[3]       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                          ; new_doom:V1|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|last_cycle_cpu_0_data_master_granted_slave_cpu_0_jtag_debug_module                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[0]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[1]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                                          ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_ap_cnt[2]                                                                                                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                               ; new_doom:V1|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_dbs_rdv_counter[1]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[0]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                       ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_dp_offset[1]                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                             ; new_doom:V1|cpu_0:the_cpu_0|ic_fill_active                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                            ; new_doom:V1|cpu_0:the_cpu_0|internal_i_read                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[2]                                                                                                       ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_share_counter[2]                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_slavearbiterlockenable                                                                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[1]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[0]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[2]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; new_doom:V1|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|how_many_ones[3]                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[1]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; new_doom:V1|sdram_0:the_sdram_0|active_cs_n                                                                                                                                            ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; new_doom:V1|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entries[0]                                                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                        ; new_doom:V1|de2_ps2_1_avalon_slave_0_arbitrator:the_de2_ps2_1_avalon_slave_0|d1_reasons_to_wait                                                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[0]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; new_doom:V1|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_dbs_address[1]                                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                             ; new_doom:V1|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; new_doom:V1|de2_ps2_1:the_de2_ps2_1|de2_ps2:de2_ps2_1|PS2_Ctrl:U1|State                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|state.C                                                                                                                                                              ; framerate_calc:V6|state.C                                                                                                                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; framerate_calc:V6|frame_count[0]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; framerate_calc:V6|frame_count[1]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; framerate_calc:V6|frame_count[2]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; framerate_calc:V6|frame_count[3]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; framerate_calc:V6|frame_count[4]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; framerate_calc:V6|frame_count[5]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; framerate_calc:V6|frame_count[6]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; framerate_calc:V6|frame_count[7]                                                                                                                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
+-------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                              ; To Node                                                                                                                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; de2_vga_raster:V2|vga_vblank                                                                                           ; de2_vga_raster:V2|vga_vblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; memcustom:V5|toggle                                                                                                    ; memcustom:V5|toggle                                                                                                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_hblank                                                                                           ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_hsync                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; de2_vga_raster:V2|vga_vsync                                                                                            ; de2_vga_raster:V2|vga_vsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[2] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[2]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.391      ;
; 0.248 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.400      ;
; 0.253 ; de2_vga_raster:V2|Cur_Col[9]                                                                                           ; memcustom:V5|read_code.C                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; de2_vga_raster:V2|Cur_Col[9]                                                                                           ; memcustom:V5|read_code.B                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; de2_vga_raster:V2|Cur_Col[9]                                                                                           ; memcustom:V5|read_code.D                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.406      ;
; 0.256 ; de2_vga_raster:V2|Cur_Col[9]                                                                                           ; memcustom:V5|read_code.A                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.409      ;
; 0.258 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.410      ;
; 0.304 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[54]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.455      ;
; 0.312 ; de2_vga_raster:V2|Cur_Col[4]                                                                                           ; memcustom:V5|read_code.A                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.464      ;
; 0.314 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg15 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.460      ;
; 0.322 ; de2_vga_raster:V2|Cur_Col[4]                                                                                           ; memcustom:V5|read_code.B                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; de2_vga_raster:V2|Cur_Col[4]                                                                                           ; memcustom:V5|read_code.D                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; de2_vga_raster:V2|Cur_Col[4]                                                                                           ; memcustom:V5|read_code.C                                                                                                       ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.475      ;
; 0.325 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[1] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.477      ;
; 0.328 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[0]                                                      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe14a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|alt_synch_pipe_2u7:rs_dgwp|dffpipe_su8:dffpipe13|dffe15a[0]         ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.481      ;
; 0.360 ; de2_vga_raster:V2|Hcount[7]                                                                                            ; de2_vga_raster:V2|Hcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; de2_vga_raster:V2|Vcount[7]                                                                                            ; de2_vga_raster:V2|Vcount[7]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; de2_vga_raster:V2|Vcount[5]                                                                                            ; de2_vga_raster:V2|Vcount[5]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Hcount[0]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; de2_vga_raster:V2|Hcount[3]                                                                                            ; de2_vga_raster:V2|Hcount[3]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; de2_vga_raster:V2|Vcount[6]                                                                                            ; de2_vga_raster:V2|Vcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Hcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; de2_vga_raster:V2|Vcount[1]                                                                                            ; de2_vga_raster:V2|Vcount[1]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; de2_vga_raster:V2|Vcount[8]                                                                                            ; de2_vga_raster:V2|Vcount[8]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; de2_vga_raster:V2|Hcount[2]                                                                                            ; de2_vga_raster:V2|Hcount[2]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; de2_vga_raster:V2|Vcount[4]                                                                                            ; de2_vga_raster:V2|Vcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; memcustom:V5|wren                                                                                                              ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                         ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; de2_vga_raster:V2|Hcount[4]                                                                                            ; de2_vga_raster:V2|Hcount[4]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                    ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5                                 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; de2_vga_raster:V2|Hcount[6]                                                                                            ; de2_vga_raster:V2|Hcount[6]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.532      ;
; 0.396 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|rs_dgwp_reg[1]                                              ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0]                            ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.548      ;
; 0.411 ; de2_vga_raster:V2|Hcount[3]                                                                                            ; de2_vga_raster:V2|Cur_Col[3]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.562      ;
; 0.419 ; de2_vga_raster:V2|Hcount[0]                                                                                            ; de2_vga_raster:V2|Cur_Col[0]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.570      ;
; 0.421 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[223]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg8 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.581      ;
; 0.423 ; de2_vga_raster:V2|Hcount[1]                                                                                            ; de2_vga_raster:V2|Cur_Col[1]                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.574      ;
; 0.425 ; de2_vga_raster:V2|Hcount[9]                                                                                            ; de2_vga_raster:V2|vga_hsync                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.577      ;
; 0.426 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[182]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.586      ;
; 0.428 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.588      ;
; 0.432 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a112~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.017      ; 0.587      ;
; 0.433 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[185]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.608      ;
; 0.434 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[199]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a44~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.585      ;
; 0.435 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[168]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.033      ; 0.606      ;
; 0.435 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[48]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.586      ;
; 0.436 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[168]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg7 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 0.602      ;
; 0.436 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[183]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.022      ; 0.596      ;
; 0.437 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[182]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg3 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.612      ;
; 0.437 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[203]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a44~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.588      ;
; 0.438 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[167]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 0.604      ;
; 0.438 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[180]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.613      ;
; 0.439 ; de2_vga_raster:V2|Hcount[9]                                                                                            ; de2_vga_raster:V2|vga_hblank                                                                                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 0.590      ;
; 0.440 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[178]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.006      ; 0.584      ;
; 0.440 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[14]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a10~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.006      ; 0.584      ;
; 0.440 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[44]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a44~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.591      ;
; 0.442 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[167]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg6 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.033      ; 0.613      ;
; 0.443 ; de2_vga_raster:V2|Hcount[9]                                                                                            ; de2_vga_raster:V2|Hcount[9]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.595      ;
; 0.443 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[166]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg5 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 0.609      ;
; 0.443 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[52]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.594      ;
; 0.443 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[51]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.594      ;
; 0.443 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[54]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg7  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.592      ;
; 0.444 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg9  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.590      ;
; 0.446 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[147]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg17   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.595      ;
; 0.447 ; de2_vga_raster:V2|Hcount[9]                                                                                            ; de2_vga_raster:V2|Hcount[8]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.599      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[162]                            ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.028      ; 0.613      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[183]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a160~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 0.622      ;
; 0.447 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[50]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg3  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.596      ;
; 0.448 ; de2_vga_raster:V2|Hcount[9]                                                                                            ; de2_vga_raster:V2|Hcount[5]                                                                                                    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.600      ;
; 0.448 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[166]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a161~porta_datain_reg5 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.033      ; 0.619      ;
; 0.448 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[146]                            ; memcustom:V5|mem_patch_2:M6|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a112~porta_datain_reg16   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.597      ;
; 0.448 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a64~porta_datain_reg14 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.594      ;
; 0.450 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[48]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg1  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.599      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[98]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.597      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[191]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a187~porta_datain_reg4    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 0.608      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[194]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg4 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.598      ;
; 0.451 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[47]                             ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.013      ; 0.602      ;
; 0.452 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg16 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.598      ;
; 0.452 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg14 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.598      ;
; 0.452 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[218]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a187~porta_datain_reg13   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 0.609      ;
; 0.453 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129]                            ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg17 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.599      ;
; 0.453 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[94]                             ; memcustom:V5|mem_custom_2_b:M4|altsyncram:altsyncram_component|altsyncram_t7a1:auto_generated|ram_block1a94~porta_datain_reg0  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.599      ;
; 0.453 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[51]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg4  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.602      ;
; 0.454 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[188]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a187~porta_datain_reg1    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 0.611      ;
; 0.454 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[195]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg5 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.601      ;
; 0.454 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[191]                            ; memcustom:V5|mem_custom_2_a:M0|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a190~porta_datain_reg1 ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 0.601      ;
; 0.454 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[52]                             ; memcustom:V5|mem_custom_2_a:M3|altsyncram:altsyncram_component|altsyncram_s7a1:auto_generated|ram_block1a47~porta_datain_reg5  ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.011      ; 0.603      ;
; 0.455 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[204]                            ; memcustom:V5|mem_patch_2:M5|altsyncram:altsyncram_component|altsyncram_b6a1:auto_generated|ram_block1a44~porta_datain_reg17    ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0.000        ; 0.019      ; 0.612      ;
+-------+------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[12] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[6]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 2.721      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[10] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 2.721      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[5]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.727      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[4]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[26] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 2.721      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[11] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[22] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 2.721      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[7]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[24] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[19] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[3]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[27] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[25] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.727      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[9]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.727      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[18] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 2.721      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[2]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 2.721      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[8]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[13] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.727      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[28] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[23] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[21] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.727      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[15] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[31] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[30] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 2.721      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[14] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.010      ; 2.721      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[29] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.727      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[20] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[1]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.727      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[17] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.016      ; 2.727      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[16] ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 7.321  ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|Mn_rot_step2[0]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 10.000       ; 0.011      ; 2.722      ;
; 17.004 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.161     ; 2.800      ;
; 17.004 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.161     ; 2.800      ;
; 17.004 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.161     ; 2.800      ;
; 17.004 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.170     ; 2.791      ;
; 17.004 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.170     ; 2.791      ;
; 17.004 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.170     ; 2.791      ;
; 17.004 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.170     ; 2.791      ;
; 17.021 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 2.818      ;
; 17.021 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[2]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 2.818      ;
; 17.021 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_bank[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 2.818      ;
; 17.021 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_bank[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.126     ; 2.818      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.138     ; 2.805      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.133     ; 2.810      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.138     ; 2.805      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.138     ; 2.805      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.138     ; 2.805      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[12]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.133     ; 2.810      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[13]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.133     ; 2.810      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[15]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.129     ; 2.814      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[14]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.133     ; 2.810      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_dqm[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.129     ; 2.814      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_dqm[1]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.129     ; 2.814      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[0]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.129     ; 2.814      ;
; 17.022 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_cmd[3]     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.123     ; 2.820      ;
; 17.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.144     ; 2.798      ;
; 17.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.144     ; 2.798      ;
; 17.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.144     ; 2.798      ;
; 17.023 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.144     ; 2.798      ;
; 17.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.151     ; 2.790      ;
; 17.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.151     ; 2.790      ;
; 17.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_data[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.151     ; 2.790      ;
; 17.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.160     ; 2.781      ;
; 17.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.160     ; 2.781      ;
; 17.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.160     ; 2.781      ;
; 17.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.160     ; 2.781      ;
; 17.024 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|m_addr[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.151     ; 2.790      ;
; 17.036 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[10]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.140     ; 2.789      ;
; 17.036 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[11]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.135     ; 2.794      ;
; 17.036 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[7]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.140     ; 2.789      ;
; 17.036 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[8]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.140     ; 2.789      ;
; 17.036 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[9]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.140     ; 2.789      ;
; 17.036 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[12]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.135     ; 2.794      ;
; 17.036 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[13]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.135     ; 2.794      ;
; 17.036 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[15]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.131     ; 2.798      ;
; 17.036 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[14]  ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.135     ; 2.794      ;
; 17.037 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[5]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.146     ; 2.782      ;
; 17.037 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[4]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.146     ; 2.782      ;
; 17.037 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[6]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.146     ; 2.782      ;
; 17.037 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[3]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.146     ; 2.782      ;
; 17.038 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[2]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.153     ; 2.774      ;
; 17.038 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[1]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.153     ; 2.774      ;
; 17.038 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|sdram_0:the_sdram_0|za_data[0]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; -0.153     ; 2.774      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[0]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[1]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[2]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[3]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[4]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[5]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[6]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[7]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[8]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[9]    ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[10]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[11]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[12]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[13]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[14]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
; 17.091 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src1[15]   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 20.000       ; 0.040      ; 2.924      ;
+--------+-------------------------------------------------------------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
; 19.300 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 20.000       ; 0.000      ; 0.732      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                                                                                                                                                                ;
+-------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                    ; To Node                                                                                           ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 1.031 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_in_d1 ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 1.165      ;
; 1.031 ; new_doom:V1|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.018     ; 1.165      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_jmp_indirect                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.687      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_jmp_direct                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.687      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[8]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.685      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[21]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.687      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[21]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.687      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[27]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.687      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush_waddr[21]                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.687      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[7]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.685      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[6]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.685      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_wrctl_inst                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.685      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_estatus_reg_pie                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.685      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_bstatus_reg_pie                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.685      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_control_reg_rddata[0]                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.685      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_data_aligned_or_div[7]                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 2.670      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_data_aligned_or_div[6]                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 2.670      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|d_readdata_d1[0]                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 2.670      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_data_aligned_or_div[0]                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.021     ; 2.670      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_flush_pipe_always                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.687      ;
; 2.539 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_pipe_flush                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.687      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc[0]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.686      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[5]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[0]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[2]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.693      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[3]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.693      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[1]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.693      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_issue                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.695      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_kill                                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.695      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_pc[0]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.006     ; 2.686      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[12]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.695      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[11]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.697      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[16]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.697      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[15]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.697      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[26]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.682      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[4]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.682      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[22]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[17]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.693      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[24]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.681      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[19]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.681      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[25]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.681      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[18]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.693      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[23]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_wr_dst_reg_from_D                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[1]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[0]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[3]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.681      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_dst_regnum[2]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.681      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src2_hazard_M                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.682      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_src2_choose_imm                                                ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.688      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[1]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[0]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[4]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.682      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_wr_dst_reg                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.682      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[2]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.681      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_dst_regnum[3]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.681      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[2]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.681      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[3]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.681      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_wr_dst_reg                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.682      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[4]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.682      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[0]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|W_dst_regnum[1]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[7]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.693      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_ld_signed                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.692      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_ctrl_ld_signed                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.692      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_logic                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.688      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_retaddr                                                        ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.697      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_br_taken_waddr_partial[2]                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.695      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[8]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.695      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_break                                                          ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.697      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[2]                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.696      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_crst                                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.697      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[10]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.695      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[9]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.695      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_alu_subtract                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.697      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[30]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.681      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[29]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.011     ; 2.681      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[27]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[28]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.009     ; 2.683      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[31]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.682      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_src1_hazard_M                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.010     ; 2.682      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_ld                                                             ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.692      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|internal_d_read                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.692      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|av_ld_aligning_data                                                   ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.692      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_iw[3]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.684      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_iw[4]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.684      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_compare_op[0]                                                       ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.697      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_ctrl_rdctl_inst                                                     ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.005      ; 2.697      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[14]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.007     ; 2.685      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[3]                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.696      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_br_taken_waddr_partial[3]                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.695      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[3]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.696      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_iw[11]                                                              ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.008     ; 2.684      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_br_taken_waddr_partial[5]                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.695      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[5]                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.696      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|E_extra_pc[5]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.696      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_iw[6]                                                               ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.001      ; 2.693      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|M_mul_src2[8]                                                         ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; -0.004     ; 2.688      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_br_taken_waddr_partial[9]                                           ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.003      ; 2.695      ;
; 2.540 ; new_doom:V1|new_doom_reset_clk_0_domain_synch_module:new_doom_reset_clk_0_domain_synch|data_out                              ; new_doom:V1|cpu_0:the_cpu_0|D_pc_plus_one[9]                                                      ; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 0.000        ; 0.004      ; 2.696      ;
+-------+------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'V0|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                               ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                                                                             ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|p0addr                                   ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[1] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|parity5      ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[0] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
; 20.580 ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|dffpipe_c2e:rdaclr|dffe12a[0] ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|a_graycounter_a86:rdptr_g1p|counter6a[2] ; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; -20.000      ; 0.000      ; 0.732      ;
+--------+------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[1]'                                                                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a100~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a101~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a102~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a103~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a104~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a105~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a106~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a107~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a108~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a109~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a10~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a110~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a111~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a112~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a113~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a114~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a115~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a116~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a117~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a118~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a119~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a11~porta_memory_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a120~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a120~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a121~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a121~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a122~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a122~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a123~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a123~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a124~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a124~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a125~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a125~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a126~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a126~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a127~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a127~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a128~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a128~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a129~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a129~porta_memory_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg0 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_address_reg1 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg0  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg1  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg10 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg11 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg12 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg13 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg14 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg15 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg16 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg17 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg18 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg19 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg2  ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg20 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg21 ;
; 7.873 ; 10.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg22 ;
; 7.873 ; 10.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[1] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|ram_block11a12~porta_datain_reg22 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk_50'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; CLOCK_50|combout                 ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[1]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|clk[2]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; Clk_50 ; Rise       ; V0|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; Clk_50 ; Rise       ; CLOCK_50                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'V0|altpll_component|pll|clk[2]'                                                                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[100] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[101] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[102] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[103] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[104] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[105] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[106] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[107] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[108] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[109] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[10]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[110] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[111] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[112] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[113] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[114] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[115] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[116] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[117] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[118] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[119] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[11]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[120] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[121] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[122] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[123] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[124] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[125] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[126] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[127] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[128] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[129] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[12]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[130] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[131] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[132] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[133] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[134] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[135] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[136] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[137] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[138] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[139] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[13]  ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[140] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[141] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[142] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[143] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[144] ;
; 17.873 ; 20.000       ; 2.127          ; High Pulse Width ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
; 17.873 ; 20.000       ; 2.127          ; Low Pulse Width  ; V0|altpll_component|pll|clk[2] ; Rise       ; FIFO:V9|dcfifo:dcfifo_component|dcfifo_pij1:auto_generated|altsyncram_9qu:fifo_ram|q_b[145] ;
+--------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'altera_reserved_tck'                                                       ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type      ; Clock               ; Clock Edge ; Target              ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+
; 97.778 ; 100.000      ; 2.222          ; Port Rate ; altera_reserved_tck ; Rise       ; altera_reserved_tck ;
+--------+--------------+----------------+-----------+---------------------+------------+---------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 0.830 ; 0.830 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 0.860 ; 0.860 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 0.833 ; 0.833 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 0.827 ; 0.827 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 0.857 ; 0.857 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 0.842 ; 0.842 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 0.842 ; 0.842 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 0.852 ; 0.852 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 0.852 ; 0.852 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 0.818 ; 0.818 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 4.356 ; 4.356 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 4.216 ; 4.216 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 5.345 ; 5.345 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.346 ; 4.346 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.395 ; 4.395 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 4.534 ; 4.534 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 4.506 ; 4.506 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 4.601 ; 4.601 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 4.488 ; 4.488 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 4.331 ; 4.331 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.293 ; 4.293 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.660 ; 4.660 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 5.345 ; 5.345 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.812 ; 4.812 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.760 ; 4.760 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.370 ; 4.370 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.992 ; 4.992 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.592 ; 4.592 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.641 ; 4.641 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 6.311 ; 6.311 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 4.460 ; 4.460 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 4.642 ; 4.642 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 6.311 ; 6.311 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.926 ; 5.926 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 6.269 ; 6.269 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 5.986 ; 5.986 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.954 ; 5.954 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 4.577 ; 4.577 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 4.364 ; 4.364 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 4.751 ; 4.751 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 5.391 ; 5.391 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 5.875 ; 5.875 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 5.942 ; 5.942 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 6.234 ; 6.234 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 5.824 ; 5.824 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.600 ; 4.600 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.744 ; -0.744 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.741 ; -0.741 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -4.236 ; -4.236 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -4.096 ; -4.096 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.808 ; -3.808 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -4.108 ; -4.108 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -4.139 ; -4.139 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -4.304 ; -4.304 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -4.077 ; -4.077 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -4.267 ; -4.267 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -4.062 ; -4.062 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -3.909 ; -3.909 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -4.008 ; -4.008 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.976 ; -3.976 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -4.243 ; -4.243 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -3.975 ; -3.975 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -4.026 ; -4.026 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -3.879 ; -3.879 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -4.080 ; -4.080 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -3.808 ; -3.808 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -4.116 ; -4.116 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -4.072 ; -4.072 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -4.168 ; -4.168 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -4.302 ; -4.302 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -6.187 ; -6.187 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -5.803 ; -5.803 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -6.146 ; -6.146 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -5.862 ; -5.862 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -5.830 ; -5.830 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -4.161 ; -4.161 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -4.072 ; -4.072 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -4.411 ; -4.411 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -5.267 ; -5.267 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -5.752 ; -5.752 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -5.819 ; -5.819 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -6.110 ; -6.110 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -5.700 ; -5.700 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -4.184 ; -4.184 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 3.842  ; 3.842  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 3.010  ; 3.010  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 2.854  ; 2.854  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 2.691  ; 2.691  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 2.825  ; 2.825  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 2.586  ; 2.586  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.199  ; 3.199  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 2.639  ; 2.639  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 3.842  ; 3.842  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 2.710  ; 2.710  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.096  ; 3.096  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 5.034  ; 5.034  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.958  ; 3.958  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 4.587  ; 4.587  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 4.673  ; 4.673  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 4.423  ; 4.423  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 4.712  ; 4.712  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 4.719  ; 4.719  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 5.034  ; 5.034  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 4.450  ; 4.450  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 4.430  ; 4.430  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 4.183  ; 4.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 4.031  ; 4.031  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.524  ; 3.524  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 4.094  ; 4.094  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 4.448  ; 4.448  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.922  ; 3.922  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 4.261  ; 4.261  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 4.344  ; 4.344  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 4.237  ; 4.237  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 4.857  ; 4.857  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 5.130  ; 5.130  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.923  ; 3.923  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 4.342  ; 4.342  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 4.495  ; 4.495  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.940  ; 3.940  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 4.565  ; 4.565  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 4.636  ; 4.636  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 4.029  ; 4.029  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 4.828  ; 4.828  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 4.553  ; 4.553  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.958  ; 3.958  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 4.824  ; 4.824  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 4.240  ; 4.240  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 5.130  ; 5.130  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 4.393  ; 4.393  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 4.136  ; 4.136  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 4.825  ; 4.825  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 4.889  ; 4.889  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 4.861  ; 4.861  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 4.690  ; 4.690  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 4.875  ; 4.875  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 4.458  ; 4.458  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 4.203  ; 4.203  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.993  ; 3.993  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 4.134  ; 4.134  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 4.269  ; 4.269  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 4.423  ; 4.423  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 4.458  ; 4.458  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 4.160  ; 4.160  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 4.162  ; 4.162  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 4.018  ; 4.018  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.333  ; 3.333  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.282  ; 3.282  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 2.744  ; 2.744  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 2.929  ; 2.929  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.118  ; 3.118  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.076  ; 3.076  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.390  ; 3.390  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.150  ; 3.150  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.158  ; 3.158  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 3.387  ; 3.387  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 3.387  ; 3.387  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.272  ; 2.272  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.258  ; 2.258  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.269  ; 2.269  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.225  ; 2.225  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.230  ; 2.230  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.221  ; 2.221  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 2.381  ; 2.381  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 3.690  ; 3.690  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 3.792  ; 3.792  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 3.792  ; 3.792  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.456  ; 2.456  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.474  ; 2.474  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.450  ; 2.450  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.446  ; 2.446  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.346  ; 2.346  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.531  ; 2.531  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 3.274  ; 3.274  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 4.141  ; 4.141  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 4.141  ; 4.141  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.801  ; 2.801  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.559  ; 2.559  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.554  ; 2.554  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.549  ; 2.549  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.559  ; 2.559  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.454  ; 2.454  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.710  ; 2.710  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 3.344  ; 3.344  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 2.586  ; 2.586  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 3.010  ; 3.010  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 2.854  ; 2.854  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 2.691  ; 2.691  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 2.825  ; 2.825  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 2.586  ; 2.586  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.199  ; 3.199  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 2.639  ; 2.639  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 3.842  ; 3.842  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 2.710  ; 2.710  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.096  ; 3.096  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.326  ; 3.326  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.939  ; 3.939  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.816  ; 3.816  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.890  ; 3.890  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.930  ; 3.930  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.972  ; 3.972  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 4.086  ; 4.086  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.875  ; 3.875  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.872  ; 3.872  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.921  ; 3.921  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.682  ; 3.682  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.634  ; 3.634  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.485  ; 3.485  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.659  ; 3.659  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.670  ; 3.670  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.326  ; 3.326  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.520  ; 3.520  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.522  ; 3.522  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.584  ; 3.584  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 3.240  ; 3.240  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 3.536  ; 3.536  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.840  ; 3.840  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 3.921  ; 3.921  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 3.629  ; 3.629  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.701  ; 3.701  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.536  ; 3.536  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.913  ; 3.913  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.782  ; 3.782  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.988  ; 3.988  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 4.078  ; 4.078  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.903  ; 3.903  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 4.191  ; 4.191  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.608  ; 3.608  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 4.194  ; 4.194  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 4.043  ; 4.043  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.946  ; 3.946  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.972  ; 3.972  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 3.274  ; 3.274  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 3.132  ; 3.132  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 3.076  ; 3.076  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 3.263  ; 3.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 2.744  ; 2.744  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.471  ; 3.471  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.245  ; 3.245  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.489  ; 3.489  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.695  ; 3.695  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.584  ; 3.584  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.394  ; 3.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.497  ; 3.497  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.695  ; 3.695  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.471  ; 3.471  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.333  ; 3.333  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.282  ; 3.282  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 2.744  ; 2.744  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 2.929  ; 2.929  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.118  ; 3.118  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.076  ; 3.076  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.390  ; 3.390  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.150  ; 3.150  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.158  ; 3.158  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 2.221  ; 2.221  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 3.387  ; 3.387  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.272  ; 2.272  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.258  ; 2.258  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.269  ; 2.269  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.225  ; 2.225  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.230  ; 2.230  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.221  ; 2.221  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 2.381  ; 2.381  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 3.635  ; 3.635  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.346  ; 2.346  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 3.792  ; 3.792  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.456  ; 2.456  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.474  ; 2.474  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.450  ; 2.450  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.446  ; 2.446  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.346  ; 2.346  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.531  ; 2.531  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 3.274  ; 3.274  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.454  ; 2.454  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 4.141  ; 4.141  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.801  ; 2.801  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.559  ; 2.559  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.554  ; 2.554  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.549  ; 2.549  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.559  ; 2.559  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.454  ; 2.454  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.710  ; 2.710  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 3.344  ; 3.344  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 2.136 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.136 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.166 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.166 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.282 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.282 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.282 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.282 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.327 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.297 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.327 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.327 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 2.327 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 2.327 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 2.337 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 2.337 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.312 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.968 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 5.218 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.234 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.234 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.214 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.073 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 5.157 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.157 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 5.051 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 5.098 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 5.098 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.991 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.991 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.981 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.981 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.968 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.968 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 2.136 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.136 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.166 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.166 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.282 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.282 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.282 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.282 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.327 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.297 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.327 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.327 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 2.327 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 2.327 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 2.337 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 2.337 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.312 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 3.356 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 3.606 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 3.622 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 3.622 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 3.602 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 3.461 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 3.545 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 3.545 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 3.439 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 3.486 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 3.486 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 3.379 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 3.379 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 3.369 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 3.369 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 3.356 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 3.356 ;      ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 2.136     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.136     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.166     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.166     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.282     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.282     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.282     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.282     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.327     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.297     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.327     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.327     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 2.327     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 2.327     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 2.337     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 2.337     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.312     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 4.968     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 5.218     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 5.234     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 5.234     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 5.214     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 5.073     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 5.157     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 5.157     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 5.051     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 5.098     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 5.098     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 4.991     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 4.991     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 4.981     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 4.981     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 4.968     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 4.968     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 2.136     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 2.136     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 2.166     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 2.166     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 2.282     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 2.282     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 2.282     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 2.282     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 2.327     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 2.297     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 2.327     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 2.327     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 2.327     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 2.327     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 2.337     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 2.337     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 2.312     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 3.356     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 3.606     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 3.622     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 3.622     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 3.602     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 3.461     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 3.545     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 3.545     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 3.439     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 3.486     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 3.486     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 3.379     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 3.379     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 3.369     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 3.369     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 3.356     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 3.356     ;           ; Rise       ; V0|altpll_component|pll|clk[1] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Clock                           ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                ; 5.759  ; 0.215 ; 5.300    ; 1.031   ; 7.873               ;
;  Clk_50                         ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  V0|altpll_component|pll|clk[1] ; 5.759  ; 0.215 ; 5.300    ; 1.031   ; 7.873               ;
;  V0|altpll_component|pll|clk[2] ; 17.964 ; 0.215 ; 18.743   ; 20.580  ; 17.873              ;
;  altera_reserved_tck            ; N/A    ; N/A   ; N/A      ; N/A     ; 97.778              ;
; Design-wide TNS                 ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clk_50                         ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  V0|altpll_component|pll|clk[1] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  V0|altpll_component|pll|clk[2] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  altera_reserved_tck            ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; 1.162  ; 1.162  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; 1.192  ; 1.192  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; 1.164  ; 1.164  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; 1.158  ; 1.158  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; 1.188  ; 1.188  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; 1.173  ; 1.173  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; 1.183  ; 1.183  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; 1.149  ; 1.149  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; 7.394  ; 7.394  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; 7.057  ; 7.057  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 9.775  ; 9.775  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.596  ; 7.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; 7.613  ; 7.613  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; 7.911  ; 7.911  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; 7.843  ; 7.843  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; 8.165  ; 8.165  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; 7.953  ; 7.953  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; 7.610  ; 7.610  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; 7.540  ; 7.540  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; 8.387  ; 8.387  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; 9.775  ; 9.775  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; 8.644  ; 8.644  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; 8.653  ; 8.653  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; 7.741  ; 7.741  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; 9.051  ; 9.051  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; 8.242  ; 8.242  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; 8.309  ; 8.309  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; 11.727 ; 11.727 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; 7.887  ; 7.887  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; 8.150  ; 8.150  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; 11.528 ; 11.528 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; 10.860 ; 10.860 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; 11.727 ; 11.727 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; 11.060 ; 11.060 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; 10.981 ; 10.981 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; 8.181  ; 8.181  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; 7.674  ; 7.674  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; 8.403  ; 8.403  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; 9.637  ; 9.637  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; 10.793 ; 10.793 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; 11.012 ; 11.012 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; 11.553 ; 11.553 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; 10.701 ; 10.701 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; 8.178  ; 8.178  ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; DRAM_DQ[*]   ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]  ; Clk_50     ; -0.744 ; -0.744 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]  ; Clk_50     ; -0.774 ; -0.774 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]  ; Clk_50     ; -0.747 ; -0.747 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]  ; Clk_50     ; -0.741 ; -0.741 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]  ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10] ; Clk_50     ; -0.771 ; -0.771 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12] ; Clk_50     ; -0.756 ; -0.756 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14] ; Clk_50     ; -0.766 ; -0.766 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15] ; Clk_50     ; -0.732 ; -0.732 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_CLK      ; Clk_50     ; -4.236 ; -4.236 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; PS2_DAT      ; Clk_50     ; -4.096 ; -4.096 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -3.808 ; -3.808 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]  ; Clk_50     ; -4.108 ; -4.108 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]  ; Clk_50     ; -4.139 ; -4.139 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]  ; Clk_50     ; -4.304 ; -4.304 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]  ; Clk_50     ; -4.077 ; -4.077 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]  ; Clk_50     ; -4.267 ; -4.267 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]  ; Clk_50     ; -4.062 ; -4.062 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]  ; Clk_50     ; -3.909 ; -3.909 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]  ; Clk_50     ; -4.008 ; -4.008 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]  ; Clk_50     ; -3.976 ; -3.976 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]  ; Clk_50     ; -4.243 ; -4.243 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10] ; Clk_50     ; -3.975 ; -3.975 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11] ; Clk_50     ; -4.026 ; -4.026 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12] ; Clk_50     ; -3.879 ; -3.879 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13] ; Clk_50     ; -4.080 ; -4.080 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14] ; Clk_50     ; -3.808 ; -3.808 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15] ; Clk_50     ; -4.116 ; -4.116 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]   ; Clk_50     ; -4.072 ; -4.072 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[0]  ; Clk_50     ; -4.168 ; -4.168 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[1]  ; Clk_50     ; -4.302 ; -4.302 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[2]  ; Clk_50     ; -6.187 ; -6.187 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[3]  ; Clk_50     ; -5.803 ; -5.803 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[4]  ; Clk_50     ; -6.146 ; -6.146 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[5]  ; Clk_50     ; -5.862 ; -5.862 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[6]  ; Clk_50     ; -5.830 ; -5.830 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[7]  ; Clk_50     ; -4.161 ; -4.161 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[8]  ; Clk_50     ; -4.072 ; -4.072 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[9]  ; Clk_50     ; -4.411 ; -4.411 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[10] ; Clk_50     ; -5.267 ; -5.267 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[11] ; Clk_50     ; -5.752 ; -5.752 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[12] ; Clk_50     ; -5.819 ; -5.819 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[13] ; Clk_50     ; -6.110 ; -6.110 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[14] ; Clk_50     ; -5.700 ; -5.700 ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_DQ[15] ; Clk_50     ; -4.184 ; -4.184 ; Rise       ; V0|altpll_component|pll|clk[2] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.132 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.132 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 2.606  ; 2.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 2.616  ; 2.616  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 2.626  ; 2.626  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 2.597  ; 2.597  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 2.617  ; 2.617  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 2.627  ; 2.627  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 2.684  ; 2.684  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 2.607  ; 2.607  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 2.637  ; 2.637  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 2.625  ; 2.625  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 2.631  ; 2.631  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 2.661  ; 2.661  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 2.656  ; 2.656  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 2.666  ; 2.666  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 2.664  ; 2.664  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 2.640  ; 2.640  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 2.680  ; 2.680  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 7.429  ; 7.429  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 5.922  ; 5.922  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 5.743  ; 5.743  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 5.291  ; 5.291  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 5.585  ; 5.585  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 5.067  ; 5.067  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 5.079  ; 5.079  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 6.167  ; 6.167  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 5.249  ; 5.249  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 7.429  ; 7.429  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 5.370  ; 5.370  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 6.269  ; 6.269  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 10.445 ; 10.445 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 8.205  ; 8.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 9.511  ; 9.511  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 9.726  ; 9.726  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 9.230  ; 9.230  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 9.739  ; 9.739  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 9.827  ; 9.827  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 10.445 ; 10.445 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.962  ; 8.962  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 9.226  ; 9.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 8.655  ; 8.655  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 8.351  ; 8.351  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 7.100  ; 7.100  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 8.445  ; 8.445  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 9.053  ; 9.053  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 7.962  ; 7.962  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 8.781  ; 8.781  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 8.814  ; 8.814  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 8.797  ; 8.797  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 10.341 ; 10.341 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 10.608 ; 10.608 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 8.087  ; 8.087  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 8.974  ; 8.974  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 9.246  ; 9.246  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 8.139  ; 8.139  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 9.051  ; 9.051  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 9.509  ; 9.509  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 8.388  ; 8.388  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 9.840  ; 9.840  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 9.037  ; 9.037  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 8.123  ; 8.123  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 9.606  ; 9.606  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 8.376  ; 8.376  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 10.608 ; 10.608 ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 8.806  ; 8.806  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 8.482  ; 8.482  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 9.864  ; 9.864  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 10.379 ; 10.379 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 10.352 ; 10.352 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 9.871  ; 9.871  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 10.367 ; 10.367 ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 9.290  ; 9.290  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 8.735  ; 8.735  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 8.316  ; 8.316  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 8.697  ; 8.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 8.949  ; 8.949  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 9.219  ; 9.219  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 9.290  ; 9.290  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 8.571  ; 8.571  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 8.634  ; 8.634  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 8.348  ; 8.348  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 6.763  ; 6.763  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 6.697  ; 6.697  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 5.452  ; 5.452  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 5.937  ; 5.937  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 6.233  ; 6.233  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 6.210  ; 6.210  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 6.960  ; 6.960  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 6.390  ; 6.390  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 6.377  ; 6.377  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 6.695  ; 6.695  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 6.695  ; 6.695  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 4.426  ; 4.426  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 4.390  ; 4.390  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 4.428  ; 4.428  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 4.355  ; 4.355  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 4.367  ; 4.367  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 4.351  ; 4.351  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 4.674  ; 4.674  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 7.440  ; 7.440  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 2.938  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 7.406  ; 7.406  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 7.406  ; 7.406  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 5.137  ; 5.137  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 4.841  ; 4.841  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 4.867  ; 4.867  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 4.859  ; 4.859  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 4.840  ; 4.840  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 4.615  ; 4.615  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 4.962  ; 4.962  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 6.565  ; 6.565  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 8.108  ; 8.108  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 8.108  ; 8.108  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 5.596  ; 5.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 5.074  ; 5.074  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 5.063  ; 5.063  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 5.066  ; 5.066  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 5.077  ; 5.077  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 4.811  ; 4.811  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 5.392  ; 5.392  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 6.581  ; 6.581  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 2.938  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; DRAM_CLK       ; Clk_50     ; -2.846 ;        ; Rise       ; V0|altpll_component|pll|clk[0] ;
; DRAM_CLK       ; Clk_50     ;        ; -2.846 ; Fall       ; V0|altpll_component|pll|clk[0] ;
; DRAM_ADDR[*]   ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[0]  ; Clk_50     ; 1.205  ; 1.205  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[1]  ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[2]  ; Clk_50     ; 1.225  ; 1.225  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[3]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[4]  ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[5]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[6]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[7]  ; Clk_50     ; 1.206  ; 1.206  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[8]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[9]  ; Clk_50     ; 1.226  ; 1.226  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[10] ; Clk_50     ; 1.236  ; 1.236  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_ADDR[11] ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_0      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_BA_1      ; Clk_50     ; 1.290  ; 1.290  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_CS_N      ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_DQ[*]     ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[0]    ; Clk_50     ; 1.215  ; 1.215  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[1]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[2]    ; Clk_50     ; 1.245  ; 1.245  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[3]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[4]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[5]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[6]    ; Clk_50     ; 1.232  ; 1.232  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[7]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[8]    ; Clk_50     ; 1.238  ; 1.238  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[9]    ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[10]   ; Clk_50     ; 1.268  ; 1.268  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[11]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[12]   ; Clk_50     ; 1.263  ; 1.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[13]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[14]   ; Clk_50     ; 1.273  ; 1.273  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  DRAM_DQ[15]   ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_LDQM      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_RAS_N     ; Clk_50     ; 1.270  ; 1.270  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_UDQM      ; Clk_50     ; 1.247  ; 1.247  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; DRAM_WE_N      ; Clk_50     ; 1.287  ; 1.287  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; LEDR[*]        ; Clk_50     ; 2.586  ; 2.586  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[7]       ; Clk_50     ; 3.010  ; 3.010  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[8]       ; Clk_50     ; 2.854  ; 2.854  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[9]       ; Clk_50     ; 2.691  ; 2.691  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[10]      ; Clk_50     ; 2.825  ; 2.825  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[11]      ; Clk_50     ; 2.586  ; 2.586  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[12]      ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[13]      ; Clk_50     ; 3.199  ; 3.199  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[14]      ; Clk_50     ; 2.639  ; 2.639  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[15]      ; Clk_50     ; 3.842  ; 3.842  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[16]      ; Clk_50     ; 2.710  ; 2.710  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  LEDR[17]      ; Clk_50     ; 3.096  ; 3.096  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 3.326  ; 3.326  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.939  ; 3.939  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.816  ; 3.816  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.890  ; 3.890  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.930  ; 3.930  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.972  ; 3.972  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 4.086  ; 4.086  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.875  ; 3.875  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.872  ; 3.872  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.921  ; 3.921  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.682  ; 3.682  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.634  ; 3.634  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[11] ; Clk_50     ; 3.485  ; 3.485  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[12] ; Clk_50     ; 3.659  ; 3.659  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.670  ; 3.670  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.326  ; 3.326  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.520  ; 3.520  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.522  ; 3.522  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.584  ; 3.584  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_CE_N      ; Clk_50     ; 3.240  ; 3.240  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_DQ[*]     ; Clk_50     ; 3.536  ; 3.536  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[0]    ; Clk_50     ; 3.840  ; 3.840  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[1]    ; Clk_50     ; 3.921  ; 3.921  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[2]    ; Clk_50     ; 3.629  ; 3.629  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[3]    ; Clk_50     ; 3.701  ; 3.701  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[4]    ; Clk_50     ; 3.536  ; 3.536  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[5]    ; Clk_50     ; 3.913  ; 3.913  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[6]    ; Clk_50     ; 3.782  ; 3.782  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[7]    ; Clk_50     ; 3.988  ; 3.988  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[8]    ; Clk_50     ; 4.078  ; 4.078  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[9]    ; Clk_50     ; 3.903  ; 3.903  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[10]   ; Clk_50     ; 4.191  ; 4.191  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[11]   ; Clk_50     ; 3.608  ; 3.608  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[12]   ; Clk_50     ; 4.194  ; 4.194  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[13]   ; Clk_50     ; 4.043  ; 4.043  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[14]   ; Clk_50     ; 3.946  ; 3.946  ; Rise       ; V0|altpll_component|pll|clk[1] ;
;  SRAM_DQ[15]   ; Clk_50     ; 3.972  ; 3.972  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_LB_N      ; Clk_50     ; 3.274  ; 3.274  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_OE_N      ; Clk_50     ; 3.132  ; 3.132  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_UB_N      ; Clk_50     ; 3.076  ; 3.076  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_WE_N      ; Clk_50     ; 3.263  ; 3.263  ; Rise       ; V0|altpll_component|pll|clk[1] ;
; SRAM_ADDR[*]   ; Clk_50     ; 2.744  ; 2.744  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[0]  ; Clk_50     ; 3.471  ; 3.471  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[1]  ; Clk_50     ; 3.245  ; 3.245  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[2]  ; Clk_50     ; 3.489  ; 3.489  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[3]  ; Clk_50     ; 3.695  ; 3.695  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[4]  ; Clk_50     ; 3.584  ; 3.584  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[5]  ; Clk_50     ; 3.394  ; 3.394  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[6]  ; Clk_50     ; 3.497  ; 3.497  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[7]  ; Clk_50     ; 3.695  ; 3.695  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[8]  ; Clk_50     ; 3.471  ; 3.471  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[9]  ; Clk_50     ; 3.333  ; 3.333  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[10] ; Clk_50     ; 3.282  ; 3.282  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[11] ; Clk_50     ; 2.744  ; 2.744  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[12] ; Clk_50     ; 2.929  ; 2.929  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[13] ; Clk_50     ; 3.118  ; 3.118  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[14] ; Clk_50     ; 3.076  ; 3.076  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[15] ; Clk_50     ; 3.390  ; 3.390  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[16] ; Clk_50     ; 3.150  ; 3.150  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  SRAM_ADDR[17] ; Clk_50     ; 3.158  ; 3.158  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_B[*]       ; Clk_50     ; 2.221  ; 2.221  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[2]      ; Clk_50     ; 3.387  ; 3.387  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[3]      ; Clk_50     ; 2.272  ; 2.272  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[4]      ; Clk_50     ; 2.258  ; 2.258  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[5]      ; Clk_50     ; 2.269  ; 2.269  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[6]      ; Clk_50     ; 2.225  ; 2.225  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[7]      ; Clk_50     ; 2.230  ; 2.230  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[8]      ; Clk_50     ; 2.221  ; 2.221  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_B[9]      ; Clk_50     ; 2.381  ; 2.381  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_BLANK      ; Clk_50     ; 3.635  ; 3.635  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ; 1.474  ;        ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_G[*]       ; Clk_50     ; 2.346  ; 2.346  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[2]      ; Clk_50     ; 3.792  ; 3.792  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[3]      ; Clk_50     ; 2.596  ; 2.596  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[4]      ; Clk_50     ; 2.456  ; 2.456  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[5]      ; Clk_50     ; 2.474  ; 2.474  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[6]      ; Clk_50     ; 2.450  ; 2.450  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[7]      ; Clk_50     ; 2.446  ; 2.446  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[8]      ; Clk_50     ; 2.346  ; 2.346  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_G[9]      ; Clk_50     ; 2.531  ; 2.531  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_HS         ; Clk_50     ; 3.274  ; 3.274  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_R[*]       ; Clk_50     ; 2.454  ; 2.454  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[2]      ; Clk_50     ; 4.141  ; 4.141  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[3]      ; Clk_50     ; 2.801  ; 2.801  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[4]      ; Clk_50     ; 2.559  ; 2.559  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[5]      ; Clk_50     ; 2.554  ; 2.554  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[6]      ; Clk_50     ; 2.549  ; 2.549  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[7]      ; Clk_50     ; 2.559  ; 2.559  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[8]      ; Clk_50     ; 2.454  ; 2.454  ; Rise       ; V0|altpll_component|pll|clk[2] ;
;  VGA_R[9]      ; Clk_50     ; 2.710  ; 2.710  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_VS         ; Clk_50     ; 3.344  ; 3.344  ; Rise       ; V0|altpll_component|pll|clk[2] ;
; VGA_CLK        ; Clk_50     ;        ; 1.474  ; Fall       ; V0|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1402445  ; 64       ; 224      ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[1] ; 7        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[2] ; 3        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 26564646 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1402445  ; 64       ; 224      ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[1] ; 7        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[2] ; 3        ; 0        ; 0        ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 26564646 ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                          ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1301     ; 0        ; 32       ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                           ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; V0|altpll_component|pll|clk[1] ; V0|altpll_component|pll|clk[1] ; 1301     ; 0        ; 32       ; 0        ;
; V0|altpll_component|pll|clk[2] ; V0|altpll_component|pll|clk[2] ; 0        ; 5        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 98    ; 98   ;
; Unconstrained Output Ports      ; 115   ; 115  ;
; Unconstrained Output Port Paths ; 614   ; 614  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Fri May 10 20:36:13 2013
Info: Command: quartus_sta CUDoom -c CUDoom
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 15 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_pij1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_tu8:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_su8:dffpipe13|dffe14a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'CUDoom.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[0]} {V0|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[1]} {V0|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {V0|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {V0|altpll_component|pll|clk[2]} {V0|altpll_component|pll|clk[2]}
Info (332104): Reading SDC File: 'cpu_0.sdc'
Warning (332125): Found combinational loop of 7 nodes
    Warning (332126): Node "Equal0~4|combout"
    Warning (332126): Node "counter[0]~0|datad"
    Warning (332126): Node "counter[0]~0|combout"
    Warning (332126): Node "Equal0~3|datad"
    Warning (332126): Node "Equal0~3|combout"
    Warning (332126): Node "Equal0~4|dataa"
    Warning (332126): Node "counter[0]~0|datab"
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 5.759
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.759         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    17.964         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is 5.300
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.300         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    18.743         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 2.019
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.019         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    21.027         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 Clk_50 
    Info (332119):    17.873         0.000 V0|altpll_component|pll|clk[2] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: counter[10] was determined to be a clock but was found without an associated clock assignment.
Info (332146): Worst-case setup slack is 8.536
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     8.536         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    29.861         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case recovery slack is 7.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.321         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    19.300         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case removal slack is 1.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.031         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    20.580         0.000 V0|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is 7.873
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.873         0.000 V0|altpll_component|pll|clk[1] 
    Info (332119):    10.000         0.000 Clk_50 
    Info (332119):    17.873         0.000 V0|altpll_component|pll|clk[2] 
    Info (332119):    97.778         0.000 altera_reserved_tck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 510 megabytes
    Info: Processing ended: Fri May 10 20:36:31 2013
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:15


