TimeQuest Timing Analyzer report for Neander
Mon Jul 07 10:01:47 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'run_debug'
 13. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst28'
 14. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst31'
 15. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst45'
 16. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst33'
 17. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst52'
 18. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst47'
 19. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst59'
 20. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst61'
 21. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst38'
 22. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst41'
 23. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst55'
 24. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst26'
 25. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst32'
 26. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst48'
 27. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst34'
 28. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst60'
 29. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst46'
 30. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst53'
 31. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst27'
 32. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst39'
 33. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst25'
 34. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst54'
 35. Slow 1200mV 85C Model Setup: 'clk_in'
 36. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst40'
 37. Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst62'
 38. Slow 1200mV 85C Model Hold: 'clk_in'
 39. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst27'
 40. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst40'
 41. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst54'
 42. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst25'
 43. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst59'
 44. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst33'
 45. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst52'
 46. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst45'
 47. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst47'
 48. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst61'
 49. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst39'
 50. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst46'
 51. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst53'
 52. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst34'
 53. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst60'
 54. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst32'
 55. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst48'
 56. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst31'
 57. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst38'
 58. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst41'
 59. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst26'
 60. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst55'
 61. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst28'
 62. Slow 1200mV 85C Model Hold: 'run_debug'
 63. Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst62'
 64. Slow 1200mV 85C Model Minimum Pulse Width: 'run_debug'
 65. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'
 66. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst25'
 67. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst26'
 68. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst27'
 69. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst28'
 70. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst31'
 71. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst32'
 72. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst33'
 73. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst34'
 74. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst38'
 75. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst39'
 76. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst40'
 77. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst41'
 78. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst45'
 79. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst46'
 80. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst47'
 81. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst48'
 82. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst52'
 83. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst53'
 84. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst54'
 85. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst55'
 86. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst59'
 87. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst60'
 88. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst61'
 89. Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst62'
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Slow 1200mV 85C Model Metastability Report
 93. Slow 1200mV 0C Model Fmax Summary
 94. Slow 1200mV 0C Model Setup Summary
 95. Slow 1200mV 0C Model Hold Summary
 96. Slow 1200mV 0C Model Recovery Summary
 97. Slow 1200mV 0C Model Removal Summary
 98. Slow 1200mV 0C Model Minimum Pulse Width Summary
 99. Slow 1200mV 0C Model Setup: 'run_debug'
100. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst28'
101. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst31'
102. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst45'
103. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst47'
104. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst52'
105. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst33'
106. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst59'
107. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst61'
108. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst38'
109. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst41'
110. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst55'
111. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst26'
112. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst32'
113. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst48'
114. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst34'
115. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst60'
116. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst46'
117. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst53'
118. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst39'
119. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst27'
120. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst25'
121. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst54'
122. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst40'
123. Slow 1200mV 0C Model Setup: 'clk_in'
124. Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst62'
125. Slow 1200mV 0C Model Hold: 'clk_in'
126. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst27'
127. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst40'
128. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst54'
129. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst25'
130. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst61'
131. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst59'
132. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst33'
133. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst52'
134. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst45'
135. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst47'
136. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst39'
137. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst31'
138. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst38'
139. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst46'
140. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst53'
141. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst34'
142. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst60'
143. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst32'
144. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst48'
145. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst41'
146. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst26'
147. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst55'
148. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst28'
149. Slow 1200mV 0C Model Hold: 'run_debug'
150. Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst62'
151. Slow 1200mV 0C Model Minimum Pulse Width: 'run_debug'
152. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'
153. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst25'
154. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst26'
155. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst27'
156. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst28'
157. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst31'
158. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst32'
159. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst33'
160. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst34'
161. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst38'
162. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst39'
163. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst40'
164. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst41'
165. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst45'
166. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst46'
167. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst47'
168. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst48'
169. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst52'
170. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst53'
171. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst54'
172. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst55'
173. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst59'
174. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst60'
175. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst61'
176. Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst62'
177. Clock to Output Times
178. Minimum Clock to Output Times
179. Slow 1200mV 0C Model Metastability Report
180. Fast 1200mV 0C Model Setup Summary
181. Fast 1200mV 0C Model Hold Summary
182. Fast 1200mV 0C Model Recovery Summary
183. Fast 1200mV 0C Model Removal Summary
184. Fast 1200mV 0C Model Minimum Pulse Width Summary
185. Fast 1200mV 0C Model Setup: 'run_debug'
186. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst31'
187. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst28'
188. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst45'
189. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst52'
190. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst33'
191. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst59'
192. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst47'
193. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst38'
194. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst61'
195. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst41'
196. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst26'
197. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst55'
198. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst32'
199. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst48'
200. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst34'
201. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst60'
202. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst27'
203. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst46'
204. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst53'
205. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst39'
206. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst54'
207. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst25'
208. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst40'
209. Fast 1200mV 0C Model Setup: 'clk_in'
210. Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst62'
211. Fast 1200mV 0C Model Hold: 'clk_in'
212. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst27'
213. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst40'
214. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst25'
215. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst54'
216. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst39'
217. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst46'
218. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst53'
219. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst34'
220. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst60'
221. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst32'
222. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst48'
223. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst61'
224. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst26'
225. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst55'
226. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst59'
227. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst33'
228. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst45'
229. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst47'
230. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst52'
231. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst31'
232. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst41'
233. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst38'
234. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst28'
235. Fast 1200mV 0C Model Hold: 'run_debug'
236. Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst62'
237. Fast 1200mV 0C Model Minimum Pulse Width: 'run_debug'
238. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'
239. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst25'
240. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst26'
241. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst27'
242. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst28'
243. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst31'
244. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst32'
245. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst33'
246. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst34'
247. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst38'
248. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst39'
249. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst40'
250. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst41'
251. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst45'
252. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst46'
253. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst47'
254. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst48'
255. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst52'
256. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst53'
257. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst54'
258. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst55'
259. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst59'
260. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst60'
261. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst61'
262. Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst62'
263. Clock to Output Times
264. Minimum Clock to Output Times
265. Fast 1200mV 0C Model Metastability Report
266. Multicorner Timing Analysis Summary
267. Clock to Output Times
268. Minimum Clock to Output Times
269. Board Trace Model Assignments
270. Input Transition Times
271. Slow Corner Signal Integrity Metrics
272. Fast Corner Signal Integrity Metrics
273. Setup Transfers
274. Hold Transfers
275. Report TCCS
276. Report RSKM
277. Unconstrained Paths
278. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Neander                                            ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                       ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; Clock Name            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; clk_in                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }                ;
; divisorFreq:DF|inst25 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst25 } ;
; divisorFreq:DF|inst26 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst26 } ;
; divisorFreq:DF|inst27 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst27 } ;
; divisorFreq:DF|inst28 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst28 } ;
; divisorFreq:DF|inst31 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst31 } ;
; divisorFreq:DF|inst32 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst32 } ;
; divisorFreq:DF|inst33 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst33 } ;
; divisorFreq:DF|inst34 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst34 } ;
; divisorFreq:DF|inst38 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst38 } ;
; divisorFreq:DF|inst39 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst39 } ;
; divisorFreq:DF|inst40 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst40 } ;
; divisorFreq:DF|inst41 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst41 } ;
; divisorFreq:DF|inst45 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst45 } ;
; divisorFreq:DF|inst46 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst46 } ;
; divisorFreq:DF|inst47 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst47 } ;
; divisorFreq:DF|inst48 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst48 } ;
; divisorFreq:DF|inst52 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst52 } ;
; divisorFreq:DF|inst53 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst53 } ;
; divisorFreq:DF|inst54 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst54 } ;
; divisorFreq:DF|inst55 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst55 } ;
; divisorFreq:DF|inst59 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst59 } ;
; divisorFreq:DF|inst60 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst60 } ;
; divisorFreq:DF|inst61 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst61 } ;
; divisorFreq:DF|inst62 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { divisorFreq:DF|inst62 } ;
; run_debug             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { run_debug }             ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                     ;
+-------------+-----------------+-----------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name            ; Note                                           ;
+-------------+-----------------+-----------------------+------------------------------------------------+
; 148.83 MHz  ; 148.83 MHz      ; run_debug             ;                                                ;
; 1466.28 MHz ; 500.0 MHz       ; divisorFreq:DF|inst62 ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-----------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary            ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; run_debug             ; -5.719 ; -158.075      ;
; divisorFreq:DF|inst28 ; 0.010  ; 0.000         ;
; divisorFreq:DF|inst31 ; 0.024  ; 0.000         ;
; divisorFreq:DF|inst45 ; 0.045  ; 0.000         ;
; divisorFreq:DF|inst33 ; 0.046  ; 0.000         ;
; divisorFreq:DF|inst52 ; 0.046  ; 0.000         ;
; divisorFreq:DF|inst47 ; 0.050  ; 0.000         ;
; divisorFreq:DF|inst59 ; 0.052  ; 0.000         ;
; divisorFreq:DF|inst61 ; 0.059  ; 0.000         ;
; divisorFreq:DF|inst38 ; 0.074  ; 0.000         ;
; divisorFreq:DF|inst41 ; 0.132  ; 0.000         ;
; divisorFreq:DF|inst55 ; 0.176  ; 0.000         ;
; divisorFreq:DF|inst26 ; 0.179  ; 0.000         ;
; divisorFreq:DF|inst32 ; 0.193  ; 0.000         ;
; divisorFreq:DF|inst48 ; 0.193  ; 0.000         ;
; divisorFreq:DF|inst34 ; 0.197  ; 0.000         ;
; divisorFreq:DF|inst60 ; 0.197  ; 0.000         ;
; divisorFreq:DF|inst46 ; 0.199  ; 0.000         ;
; divisorFreq:DF|inst53 ; 0.199  ; 0.000         ;
; divisorFreq:DF|inst27 ; 0.202  ; 0.000         ;
; divisorFreq:DF|inst39 ; 0.209  ; 0.000         ;
; divisorFreq:DF|inst25 ; 0.244  ; 0.000         ;
; divisorFreq:DF|inst54 ; 0.259  ; 0.000         ;
; clk_in                ; 0.261  ; 0.000         ;
; divisorFreq:DF|inst40 ; 0.271  ; 0.000         ;
; divisorFreq:DF|inst62 ; 0.318  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary             ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk_in                ; -0.221 ; -0.221        ;
; divisorFreq:DF|inst27 ; -0.106 ; -0.106        ;
; divisorFreq:DF|inst40 ; -0.075 ; -0.075        ;
; divisorFreq:DF|inst54 ; -0.052 ; -0.052        ;
; divisorFreq:DF|inst25 ; -0.037 ; -0.037        ;
; divisorFreq:DF|inst59 ; 0.005  ; 0.000         ;
; divisorFreq:DF|inst33 ; 0.010  ; 0.000         ;
; divisorFreq:DF|inst52 ; 0.011  ; 0.000         ;
; divisorFreq:DF|inst45 ; 0.013  ; 0.000         ;
; divisorFreq:DF|inst47 ; 0.013  ; 0.000         ;
; divisorFreq:DF|inst61 ; 0.017  ; 0.000         ;
; divisorFreq:DF|inst39 ; 0.020  ; 0.000         ;
; divisorFreq:DF|inst46 ; 0.030  ; 0.000         ;
; divisorFreq:DF|inst53 ; 0.030  ; 0.000         ;
; divisorFreq:DF|inst34 ; 0.032  ; 0.000         ;
; divisorFreq:DF|inst60 ; 0.032  ; 0.000         ;
; divisorFreq:DF|inst32 ; 0.036  ; 0.000         ;
; divisorFreq:DF|inst48 ; 0.036  ; 0.000         ;
; divisorFreq:DF|inst31 ; 0.039  ; 0.000         ;
; divisorFreq:DF|inst38 ; 0.051  ; 0.000         ;
; divisorFreq:DF|inst41 ; 0.051  ; 0.000         ;
; divisorFreq:DF|inst26 ; 0.053  ; 0.000         ;
; divisorFreq:DF|inst55 ; 0.053  ; 0.000         ;
; divisorFreq:DF|inst28 ; 0.128  ; 0.000         ;
; run_debug             ; 0.290  ; 0.000         ;
; divisorFreq:DF|inst62 ; 0.385  ; 0.000         ;
+-----------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------------------+--------+------------------+
; Clock                 ; Slack  ; End Point TNS    ;
+-----------------------+--------+------------------+
; run_debug             ; -3.000 ; -47.174          ;
; clk_in                ; -3.000 ; -4.000           ;
; divisorFreq:DF|inst25 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst26 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst27 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst28 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst31 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst32 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst33 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst34 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst38 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst39 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst40 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst41 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst45 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst46 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst47 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst48 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst52 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst53 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst54 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst55 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst59 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst60 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst61 ; -1.000 ; -1.000           ;
; divisorFreq:DF|inst62 ; -1.000 ; -1.000           ;
+-----------------------+--------+------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'run_debug'                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -5.719 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; -0.032     ; 6.682      ;
; -5.476 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; -0.063     ; 6.408      ;
; -5.255 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; NZ:NZ|inst16     ; run_debug    ; run_debug   ; 1.000        ; -0.032     ; 6.218      ;
; -5.164 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; -0.063     ; 6.096      ;
; -5.164 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; -0.063     ; 6.096      ;
; -5.163 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; -0.063     ; 6.095      ;
; -4.998 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst6   ; run_debug    ; run_debug   ; 1.000        ; -0.032     ; 5.961      ;
; -4.796 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst12  ; run_debug    ; run_debug   ; 1.000        ; -0.030     ; 5.761      ;
; -4.589 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; -0.062     ; 5.522      ;
; -4.560 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst2   ; run_debug    ; run_debug   ; 1.000        ; -0.032     ; 5.523      ;
; -4.493 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst4   ; run_debug    ; run_debug   ; 1.000        ; -0.382     ; 5.106      ;
; -4.468 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst8   ; run_debug    ; run_debug   ; 1.000        ; -0.030     ; 5.433      ;
; -4.461 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst10  ; run_debug    ; run_debug   ; 1.000        ; -0.030     ; 5.426      ;
; -4.389 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst    ; run_debug    ; run_debug   ; 1.000        ; -0.382     ; 5.002      ;
; -4.332 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.580      ;
; -4.329 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; -0.062     ; 5.262      ;
; -4.309 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; -0.107     ; 5.197      ;
; -4.254 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.502      ;
; -4.239 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; -0.107     ; 5.127      ;
; -4.172 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.420      ;
; -4.129 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst32  ; run_debug    ; run_debug   ; 1.000        ; -0.062     ; 5.062      ;
; -4.062 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:RI|inst8   ; run_debug    ; run_debug   ; 1.000        ; -0.377     ; 4.680      ;
; -4.031 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.386     ; 4.640      ;
; -4.029 ; Reg8b:RI|inst14                                                                               ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.277      ;
; -4.020 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.268      ;
; -4.020 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.268      ;
; -4.019 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.267      ;
; -3.997 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; -0.107     ; 4.885      ;
; -3.997 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; -0.107     ; 4.885      ;
; -3.996 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; -0.107     ; 4.884      ;
; -3.942 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.190      ;
; -3.942 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.190      ;
; -3.941 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.189      ;
; -3.929 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.386     ; 4.538      ;
; -3.927 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; -0.107     ; 4.815      ;
; -3.927 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; -0.107     ; 4.815      ;
; -3.926 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; -0.107     ; 4.814      ;
; -3.903 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.386     ; 4.512      ;
; -3.883 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.386     ; 4.492      ;
; -3.860 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.108      ;
; -3.860 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.108      ;
; -3.859 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 5.107      ;
; -3.849 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.386     ; 4.458      ;
; -3.848 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.386     ; 4.457      ;
; -3.816 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:RI|inst14  ; run_debug    ; run_debug   ; 1.000        ; -0.377     ; 4.434      ;
; -3.717 ; Reg8b:RI|inst14                                                                               ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.965      ;
; -3.717 ; Reg8b:RI|inst14                                                                               ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.965      ;
; -3.716 ; Reg8b:RI|inst14                                                                               ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.964      ;
; -3.654 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:RI|inst10  ; run_debug    ; run_debug   ; 1.000        ; -0.377     ; 4.272      ;
; -3.649 ; temporizador:inst1|contador3b:inst|inst6                                                      ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.897      ;
; -3.644 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:RI|inst12  ; run_debug    ; run_debug   ; 1.000        ; -0.377     ; 4.262      ;
; -3.632 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst    ; run_debug    ; run_debug   ; 1.000        ; -0.386     ; 4.241      ;
; -3.588 ; temporizador:inst1|contador3b:inst|inst14                                                     ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.836      ;
; -3.542 ; Reg8b:RI|inst12                                                                               ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.284      ; 4.821      ;
; -3.513 ; Reg8b:AC|inst                                                                                 ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.289      ; 4.797      ;
; -3.394 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; -0.106     ; 4.283      ;
; -3.392 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; -0.106     ; 4.281      ;
; -3.390 ; Reg8b:RI|inst8                                                                                ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.284      ; 4.669      ;
; -3.384 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; 0.254      ; 4.633      ;
; -3.368 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; 0.254      ; 4.617      ;
; -3.339 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; 0.254      ; 4.588      ;
; -3.337 ; temporizador:inst1|contador3b:inst|inst6                                                      ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.585      ;
; -3.337 ; temporizador:inst1|contador3b:inst|inst6                                                      ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.585      ;
; -3.337 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; 0.254      ; 4.586      ;
; -3.336 ; temporizador:inst1|contador3b:inst|inst6                                                      ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.584      ;
; -3.330 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.895      ;
; -3.330 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.895      ;
; -3.330 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.895      ;
; -3.330 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.895      ;
; -3.330 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.895      ;
; -3.330 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.895      ;
; -3.324 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; -0.106     ; 4.213      ;
; -3.323 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.070     ; 4.248      ;
; -3.323 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.070     ; 4.248      ;
; -3.323 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.070     ; 4.248      ;
; -3.323 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.070     ; 4.248      ;
; -3.323 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.070     ; 4.248      ;
; -3.323 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.070     ; 4.248      ;
; -3.322 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; -0.106     ; 4.211      ;
; -3.312 ; Reg8b:RDM|inst~3                                                                              ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.284      ; 4.591      ;
; -3.306 ; temporizador:inst1|contador3b:inst|inst6                                                      ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.284      ; 4.585      ;
; -3.290 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst12 ; run_debug    ; run_debug   ; 1.000        ; -0.055     ; 4.230      ;
; -3.277 ; temporizador:inst1|contador3b:inst|inst2                                                      ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.525      ;
; -3.276 ; temporizador:inst1|contador3b:inst|inst14                                                     ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.524      ;
; -3.276 ; temporizador:inst1|contador3b:inst|inst14                                                     ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.524      ;
; -3.275 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.070     ; 4.200      ;
; -3.275 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.070     ; 4.200      ;
; -3.275 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.070     ; 4.200      ;
; -3.275 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.070     ; 4.200      ;
; -3.275 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.070     ; 4.200      ;
; -3.275 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.070     ; 4.200      ;
; -3.275 ; temporizador:inst1|contador3b:inst|inst14                                                     ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.523      ;
; -3.260 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.825      ;
; -3.260 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.825      ;
; -3.260 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.825      ;
; -3.260 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.825      ;
; -3.260 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.825      ;
; -3.260 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.825      ;
; -3.256 ; Reg8b:RI|inst10                                                                               ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.284      ; 4.535      ;
; -3.241 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst    ; run_debug    ; run_debug   ; 1.000        ; -0.430     ; 3.806      ;
+--------+-----------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst28'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.010 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; 0.500        ; 0.745      ; 1.449      ;
; 0.563 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; 1.000        ; 0.745      ; 1.396      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst31'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.024 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; 0.500        ; 0.853      ; 1.543      ;
; 0.534 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; 1.000        ; 0.853      ; 1.533      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst45'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.045 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; 0.500        ; 0.874      ; 1.543      ;
; 0.559 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; 1.000        ; 0.874      ; 1.529      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst33'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.046 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; 0.500        ; 0.875      ; 1.543      ;
; 0.560 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; 1.000        ; 0.875      ; 1.529      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst52'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.046 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; 0.500        ; 0.875      ; 1.543      ;
; 0.560 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; 1.000        ; 0.875      ; 1.529      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst47'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.050 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; 0.500        ; 0.879      ; 1.543      ;
; 0.560 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; 1.000        ; 0.879      ; 1.533      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst59'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.052 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; 0.500        ; 0.881      ; 1.543      ;
; 0.566 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; 1.000        ; 0.881      ; 1.529      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst61'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.059 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; 0.500        ; 1.233      ; 1.888      ;
; 0.611 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; 1.000        ; 1.233      ; 1.836      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst38'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.074 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; 0.500        ; 1.093      ; 1.733      ;
; 0.578 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; 1.000        ; 1.093      ; 1.729      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst41'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.132 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; 0.500        ; 0.746      ; 1.328      ;
; 0.694 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; 1.000        ; 0.746      ; 1.266      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst55'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.176 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; 0.500        ; 0.745      ; 1.283      ;
; 0.712 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; 1.000        ; 0.745      ; 1.247      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst26'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.179 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; 0.500        ; 0.745      ; 1.280      ;
; 0.714 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; 1.000        ; 0.745      ; 1.245      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst32'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.193 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; 0.500        ; 0.734      ; 1.255      ;
; 0.730 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; 1.000        ; 0.734      ; 1.218      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst48'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.193 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; 0.500        ; 0.734      ; 1.255      ;
; 0.730 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; 1.000        ; 0.734      ; 1.218      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst34'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.197 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; 0.500        ; 0.734      ; 1.251      ;
; 0.735 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; 1.000        ; 0.734      ; 1.213      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst60'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.197 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; 0.500        ; 0.734      ; 1.251      ;
; 0.735 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; 1.000        ; 0.734      ; 1.213      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst46'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.199 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; 0.500        ; 0.734      ; 1.249      ;
; 0.737 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; 1.000        ; 0.734      ; 1.211      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst53'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.199 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; 0.500        ; 0.734      ; 1.249      ;
; 0.737 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; 1.000        ; 0.734      ; 1.211      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst27'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.202 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; 0.500        ; 1.716      ; 2.228      ;
; 0.684 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; 1.000        ; 1.716      ; 2.246      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst39'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.209 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; 0.500        ; 0.745      ; 1.250      ;
; 0.746 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; 1.000        ; 0.745      ; 1.213      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst25'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.244 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; 0.500        ; 1.080      ; 1.550      ;
; 0.776 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; 1.000        ; 1.080      ; 1.518      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst54'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.259 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; 0.500        ; 1.037      ; 1.492      ;
; 0.773 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; 1.000        ; 1.037      ; 1.478      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in'                                                                                                ;
+-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; 0.261 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; clk_in      ; 0.500        ; 2.347      ; 2.780      ;
; 0.833 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; clk_in      ; 1.000        ; 2.347      ; 2.708      ;
+-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst40'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.271 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; 0.500        ; 1.125      ; 1.568      ;
; 0.788 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; 1.000        ; 1.125      ; 1.551      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'divisorFreq:DF|inst62'                                                                                           ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.318 ; divisorFreq:DF|inst64 ; divisorFreq:DF|inst64 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; 1.000        ; -0.038     ; 0.659      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in'                                                                                                  ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; -0.221 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; clk_in      ; 0.000        ; 2.431      ; 2.586      ;
; 0.359  ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; clk_in      ; -0.500       ; 2.431      ; 2.666      ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst27'                                                                                             ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.106 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; 0.000        ; 1.805      ; 2.055      ;
; 0.413  ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; -0.500       ; 1.805      ; 2.074      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst40'                                                                                             ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.075 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; 0.000        ; 1.189      ; 1.470      ;
; 0.453  ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; -0.500       ; 1.189      ; 1.498      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst54'                                                                                             ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.052 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; 0.000        ; 1.098      ; 1.402      ;
; 0.471  ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; -0.500       ; 1.098      ; 1.425      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst25'                                                                                             ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.037 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; 0.000        ; 1.143      ; 1.462      ;
; 0.496  ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; -0.500       ; 1.143      ; 1.495      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst59'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.005 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; 0.000        ; 0.936      ; 1.297      ;
; 0.557 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; -0.500       ; 0.936      ; 1.349      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst33'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.010 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; 0.000        ; 0.930      ; 1.296      ;
; 0.563 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; -0.500       ; 0.930      ; 1.349      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst52'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.011 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; 0.000        ; 0.930      ; 1.297      ;
; 0.563 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; -0.500       ; 0.930      ; 1.349      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst45'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.013 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; 0.000        ; 0.928      ; 1.297      ;
; 0.565 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; -0.500       ; 0.928      ; 1.349      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst47'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.013 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; 0.000        ; 0.933      ; 1.302      ;
; 0.558 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; -0.500       ; 0.933      ; 1.347      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst61'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.017 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; 0.000        ; 1.302      ; 1.675      ;
; 0.581 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; -0.500       ; 1.302      ; 1.739      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst39'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.020 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; 0.000        ; 0.794      ; 1.170      ;
; 0.557 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; -0.500       ; 0.794      ; 1.207      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst46'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.030 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; 0.000        ; 0.782      ; 1.168      ;
; 0.567 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; -0.500       ; 0.782      ; 1.205      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst53'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.030 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; 0.000        ; 0.782      ; 1.168      ;
; 0.567 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; -0.500       ; 0.782      ; 1.205      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst34'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.032 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; 0.000        ; 0.782      ; 1.170      ;
; 0.569 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; -0.500       ; 0.782      ; 1.207      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst60'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.032 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; 0.000        ; 0.782      ; 1.170      ;
; 0.569 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; -0.500       ; 0.782      ; 1.207      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst32'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.036 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; 0.000        ; 0.782      ; 1.174      ;
; 0.574 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; -0.500       ; 0.782      ; 1.212      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst48'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.036 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; 0.000        ; 0.782      ; 1.174      ;
; 0.574 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; -0.500       ; 0.782      ; 1.212      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst31'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.039 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; 0.000        ; 0.907      ; 1.302      ;
; 0.584 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; -0.500       ; 0.907      ; 1.347      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst38'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.051 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; 0.000        ; 1.157      ; 1.564      ;
; 0.583 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; -0.500       ; 1.157      ; 1.596      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst41'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.051 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; 0.000        ; 0.795      ; 1.202      ;
; 0.620 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; -0.500       ; 0.795      ; 1.271      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst26'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.053 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; 0.000        ; 0.794      ; 1.203      ;
; 0.587 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; -0.500       ; 0.794      ; 1.237      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst55'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.053 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; 0.000        ; 0.794      ; 1.203      ;
; 0.589 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; -0.500       ; 0.794      ; 1.239      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst28'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.128 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; 0.000        ; 0.794      ; 1.278      ;
; 0.672 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; -0.500       ; 0.794      ; 1.322      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'run_debug'                                                                                                                                                                                 ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.290 ; Reg8b:REM|inst2                           ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.386      ; 0.863      ;
; 0.293 ; Reg8b:REM|inst14                          ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.386      ; 0.866      ;
; 0.295 ; Reg8b:REM|inst10                          ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.386      ; 0.868      ;
; 0.297 ; Reg8b:REM|inst6                           ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.386      ; 0.870      ;
; 0.319 ; Reg8b:REM|inst8                           ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.386      ; 0.892      ;
; 0.345 ; PC:inst3|inst34                           ; PC:inst3|inst34                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; PC:inst3|inst39                           ; PC:inst3|inst39                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; PC:inst3|inst35                           ; PC:inst3|inst35                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; PC:inst3|inst38                           ; PC:inst3|inst38                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; PC:inst3|inst37                           ; PC:inst3|inst37                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; PC:inst3|inst36                           ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; PC:inst3|inst32                           ; PC:inst3|inst32                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.075      ; 0.577      ;
; 0.358 ; Reg8b:RDM|inst10~1                        ; Reg8b:RDM|inst10~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Reg8b:RDM|inst14~1                        ; Reg8b:RDM|inst14~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; Reg8b:RDM|inst12~1                        ; Reg8b:RDM|inst12~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; temporizador:inst1|contador3b:inst|inst6  ; temporizador:inst1|contador3b:inst|inst6                                                      ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; temporizador:inst1|contador3b:inst|inst14 ; temporizador:inst1|contador3b:inst|inst14                                                     ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; PC:inst3|inst                             ; PC:inst3|inst                                                                                 ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Reg8b:RDM|inst~1                          ; Reg8b:RDM|inst~1                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Reg8b:RDM|inst2~1                         ; Reg8b:RDM|inst2~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Reg8b:RDM|inst4~1                         ; Reg8b:RDM|inst4~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Reg8b:RDM|inst6~1                         ; Reg8b:RDM|inst6~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; Reg8b:RDM|inst8~1                         ; Reg8b:RDM|inst8~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; temporizador:inst1|contador3b:inst|inst2  ; temporizador:inst1|contador3b:inst|inst2                                                      ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.580      ;
; 0.406 ; temporizador:inst1|contador3b:inst|inst2  ; temporizador:inst1|contador3b:inst|inst6                                                      ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.624      ;
; 0.487 ; Reg8b:RDM|inst12~1                        ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.427      ; 1.071      ;
; 0.490 ; Reg8b:RDM|inst4~1                         ; Reg8b:REM|inst4                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.400      ; 1.047      ;
; 0.514 ; Reg8b:RDM|inst10~1                        ; Reg8b:AC|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.427      ; 1.098      ;
; 0.539 ; Reg8b:REM|inst                            ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.386      ; 1.112      ;
; 0.603 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst~1                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.821      ;
; 0.603 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst2~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.821      ;
; 0.603 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst6~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.821      ;
; 0.606 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst4~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.824      ;
; 0.606 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst8~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.824      ;
; 0.635 ; Reg8b:REM|inst4                           ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.877      ;
; 0.653 ; Reg8b:RDM|inst14~1                        ; NZ:NZ|inst16                                                                                  ; run_debug    ; run_debug   ; 0.000        ; 0.425      ; 1.235      ;
; 0.673 ; Reg8b:REM|inst12                          ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.915      ;
; 0.690 ; temporizador:inst1|contador3b:inst|inst6  ; Reg8b:RDM|inst~3                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.908      ;
; 0.713 ; Reg8b:RDM|inst12~1                        ; Reg8b:REM|inst12                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.401      ; 1.271      ;
; 0.719 ; PC:inst3|inst                             ; PC:inst3|inst32                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.399      ; 1.275      ;
; 0.726 ; temporizador:inst1|contador3b:inst|inst2  ; temporizador:inst1|contador3b:inst|inst14                                                     ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.944      ;
; 0.739 ; Reg8b:RDM|inst~0                          ; Reg8b:REM|inst4                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.400      ; 1.296      ;
; 0.740 ; Reg8b:RDM|inst2~1                         ; PC:inst3|inst32                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.393      ; 1.290      ;
; 0.745 ; Reg8b:RDM|inst10~1                        ; PC:inst3|inst35                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.393      ; 1.295      ;
; 0.746 ; Reg8b:RDM|inst12~1                        ; PC:inst3|inst38                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.393      ; 1.296      ;
; 0.759 ; Reg8b:RDM|inst4~1                         ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.393      ; 1.309      ;
; 0.764 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst12~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.982      ;
; 0.765 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst10~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.983      ;
; 0.765 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst14~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.983      ;
; 0.766 ; temporizador:inst1|contador3b:inst|inst14 ; Reg8b:RDM|inst~3                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.984      ;
; 0.770 ; Reg8b:RDM|inst14~1                        ; PC:inst3|inst39                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.393      ; 1.320      ;
; 0.776 ; temporizador:inst1|contador3b:inst|inst2  ; Reg8b:RDM|inst~3                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 0.994      ;
; 0.809 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst8~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.058      ; 1.024      ;
; 0.810 ; Reg8b:RDM|inst6~1                         ; Reg8b:AC|inst6                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.424      ; 1.391      ;
; 0.832 ; temporizador:inst1|contador3b:inst|inst6  ; temporizador:inst1|contador3b:inst|inst14                                                     ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 1.050      ;
; 0.850 ; Reg8b:AC|inst12                           ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.076      ; 1.083      ;
; 0.861 ; Reg8b:AC|inst10                           ; Reg8b:AC|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.076      ; 1.094      ;
; 0.867 ; Reg8b:AC|inst8                            ; Reg8b:AC|inst8                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.076      ; 1.100      ;
; 0.875 ; Reg8b:RDM|inst8~1                         ; PC:inst3|inst34                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.392      ; 1.424      ;
; 0.893 ; Reg8b:RDM|inst~0                          ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.426      ; 1.476      ;
; 0.914 ; Reg8b:RDM|inst6~1                         ; PC:inst3|inst37                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.393      ; 1.464      ;
; 0.921 ; Reg8b:RDM|inst~0                          ; Reg8b:AC|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.426      ; 1.504      ;
; 0.931 ; PC:inst3|inst36                           ; Reg8b:REM|inst4                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.082      ; 1.170      ;
; 0.944 ; Reg8b:RDM|inst14~1                        ; NZ:NZ|inst18                                                                                  ; run_debug    ; run_debug   ; 0.000        ; 0.425      ; 1.526      ;
; 0.944 ; Reg8b:RDM|inst8~1                         ; Reg8b:AC|inst8                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.426      ; 1.527      ;
; 0.985 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst10~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.058      ; 1.200      ;
; 0.986 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst14~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.058      ; 1.201      ;
; 0.987 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst12~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.058      ; 1.202      ;
; 0.988 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst32                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.393      ; 1.538      ;
; 0.990 ; PC:inst3|inst32                           ; Reg8b:REM|inst2                                                                               ; run_debug    ; run_debug   ; 0.000        ; -0.263     ; 0.884      ;
; 1.013 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.393      ; 1.563      ;
; 1.040 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst~1                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.058      ; 1.255      ;
; 1.040 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst2~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.058      ; 1.255      ;
; 1.041 ; Reg8b:RDM|inst10~1                        ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.427      ; 1.625      ;
; 1.042 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst4~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.058      ; 1.257      ;
; 1.045 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst6~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.058      ; 1.260      ;
; 1.045 ; Reg8b:AC|inst6                            ; Reg8b:AC|inst6                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.076      ; 1.278      ;
; 1.054 ; Reg8b:RDM|inst~0                          ; Reg8b:AC|inst6                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.424      ; 1.635      ;
; 1.060 ; Reg8b:RDM|inst~0                          ; NZ:NZ|inst16                                                                                  ; run_debug    ; run_debug   ; 0.000        ; 0.424      ; 1.641      ;
; 1.080 ; Reg8b:RDM|inst12~1                        ; Reg8b:RI|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.065      ; 1.302      ;
; 1.085 ; Reg8b:RDM|inst~1                          ; PC:inst3|inst                                                                                 ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 1.297      ;
; 1.086 ; PC:inst3|inst35                           ; PC:inst3|inst38                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.075      ; 1.318      ;
; 1.091 ; PC:inst3|inst37                           ; Reg8b:REM|inst6                                                                               ; run_debug    ; run_debug   ; 0.000        ; -0.263     ; 0.985      ;
; 1.091 ; PC:inst3|inst32                           ; PC:inst3|inst37                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.075      ; 1.323      ;
; 1.092 ; PC:inst3|inst32                           ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.075      ; 1.324      ;
; 1.097 ; temporizador:inst1|contador3b:inst|inst14 ; temporizador:inst1|contador3b:inst|inst6                                                      ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 1.315      ;
; 1.099 ; Reg8b:RDM|inst10~1                        ; Reg8b:RI|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.065      ; 1.321      ;
; 1.106 ; Reg8b:AC|inst4                            ; Reg8b:AC|inst4                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.061      ; 1.324      ;
; 1.116 ; Reg8b:RDM|inst~3                          ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.423      ; 1.696      ;
; 1.120 ; Reg8b:RDM|inst8~1                         ; Reg8b:REM|inst8                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 1.332      ;
; 1.122 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst34                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.392      ; 1.671      ;
; 1.123 ; Reg8b:RDM|inst~0                          ; Reg8b:REM|inst12                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.400      ; 1.680      ;
; 1.124 ; Reg8b:RDM|inst2~1                         ; Reg8b:AC|inst2                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.424      ; 1.705      ;
; 1.141 ; Reg8b:RDM|inst~3                          ; Reg8b:AC|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.423      ; 1.721      ;
; 1.149 ; PC:inst3|inst38                           ; Reg8b:REM|inst12                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.083      ; 1.389      ;
; 1.156 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst38                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.392      ; 1.705      ;
; 1.158 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst37                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.393      ; 1.708      ;
; 1.163 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst35                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.392      ; 1.712      ;
; 1.172 ; temporizador:inst1|contador3b:inst|inst6  ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.423      ; 1.752      ;
; 1.172 ; temporizador:inst1|contador3b:inst|inst6  ; Reg8b:AC|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.423      ; 1.752      ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'divisorFreq:DF|inst62'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.385 ; divisorFreq:DF|inst64 ; divisorFreq:DF|inst64 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; 0.000        ; 0.038      ; 0.580      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'run_debug'                                                                                                                            ;
+--------+--------------+----------------+-----------------+-----------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+-----------------+-----------+------------+-----------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; run_debug ; Rise       ; run_debug                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; run_debug ; Rise       ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; NZ:NZ|inst16                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; NZ:NZ|inst18                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst32                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst34                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst35                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst36                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst37                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst38                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst39                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst10                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst12                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst2                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst4                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst6                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst8                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst10~1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst12~1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst14~1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst2~1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst4~1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst6~1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst8~1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst~0                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst~1                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst~3                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst10                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst12                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst14                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RI|inst10                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RI|inst12                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RI|inst14                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RI|inst8                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst14                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst2                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst6                                                      ;
; 0.027  ; 0.257        ; 0.230          ; Low Pulse Width ; run_debug ; Rise       ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; NZ:NZ|inst16                                                                                  ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; NZ:NZ|inst18                                                                                  ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst10                                                                               ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst12                                                                               ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst2                                                                                ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst6                                                                                ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst8                                                                                ;
; 0.131  ; 0.315        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst12                                                                              ;
; 0.131  ; 0.315        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst4                                                                               ;
; 0.132  ; 0.316        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst10~1                                                                            ;
; 0.132  ; 0.316        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst12~1                                                                            ;
; 0.132  ; 0.316        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst14~1                                                                            ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst                                                                                 ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst4                                                                                ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst2~1                                                                             ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst4~1                                                                             ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst6~1                                                                             ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst8~1                                                                             ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst~0                                                                              ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst~1                                                                              ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst~3                                                                              ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RI|inst10                                                                               ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RI|inst12                                                                               ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RI|inst14                                                                               ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RI|inst8                                                                                ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst14                                                     ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst2                                                      ;
; 0.133  ; 0.317        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst6                                                      ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst32                                                                               ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst34                                                                               ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst35                                                                               ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst36                                                                               ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst37                                                                               ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst38                                                                               ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst39                                                                               ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst                                                                                ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst10                                                                              ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst14                                                                              ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst2                                                                               ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst6                                                                               ;
; 0.136  ; 0.320        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst8                                                                               ;
; 0.137  ; 0.321        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst                                                                                 ;
; 0.275  ; 0.275        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst10|clk                                                                                 ;
; 0.275  ; 0.275        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst12|clk                                                                                 ;
; 0.275  ; 0.275        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst2|clk                                                                                  ;
; 0.275  ; 0.275        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst6|clk                                                                                  ;
; 0.275  ; 0.275        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst8|clk                                                                                  ;
; 0.275  ; 0.275        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; NZ|inst16|clk                                                                                 ;
; 0.275  ; 0.275        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; NZ|inst18|clk                                                                                 ;
; 0.291  ; 0.291        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; REM|inst12|clk                                                                                ;
; 0.291  ; 0.291        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; REM|inst4|clk                                                                                 ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; RDM|inst10~1|clk                                                                              ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; RDM|inst12~1|clk                                                                              ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; RDM|inst14~1|clk                                                                              ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst4|clk                                                                                  ;
+--------+--------------+----------------+-----------------+-----------+------------+-----------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in'                                                     ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; divisorFreq:DF|inst25 ;
; 0.174  ; 0.358        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; divisorFreq:DF|inst25 ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; DF|inst25|clk         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o        ;
; 0.425  ; 0.641        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; divisorFreq:DF|inst25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i        ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o        ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; DF|inst25|clk         ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst25'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst25 ; Rise       ; divisorFreq:DF|inst26 ;
; 0.288  ; 0.472        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst25 ; Rise       ; divisorFreq:DF|inst26 ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst25 ; Rise       ; divisorFreq:DF|inst26 ;
; 0.450  ; 0.450        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst25 ; Rise       ; DF|inst26|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst25 ; Rise       ; DF|inst25|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst25 ; Rise       ; DF|inst25|q           ;
; 0.548  ; 0.548        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst25 ; Rise       ; DF|inst26|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst26'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst26 ; Rise       ; divisorFreq:DF|inst27 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst26 ; Rise       ; divisorFreq:DF|inst27 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst26 ; Rise       ; divisorFreq:DF|inst27 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst26 ; Rise       ; DF|inst27|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst26 ; Rise       ; DF|inst26|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst26 ; Rise       ; DF|inst26|q           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst26 ; Rise       ; DF|inst27|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst27'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst27 ; Rise       ; divisorFreq:DF|inst28 ;
; 0.281  ; 0.497        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst27 ; Rise       ; divisorFreq:DF|inst28 ;
; 0.316  ; 0.500        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst27 ; Rise       ; divisorFreq:DF|inst28 ;
; 0.478  ; 0.478        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst27 ; Rise       ; DF|inst28|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst27 ; Rise       ; DF|inst27|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst27 ; Rise       ; DF|inst27|q           ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst27 ; Rise       ; DF|inst28|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst28'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst28 ; Rise       ; divisorFreq:DF|inst31 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst28 ; Rise       ; divisorFreq:DF|inst31 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst28 ; Rise       ; divisorFreq:DF|inst31 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst28 ; Rise       ; DF|inst31|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst28 ; Rise       ; DF|inst28|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst28 ; Rise       ; DF|inst28|q           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst28 ; Rise       ; DF|inst31|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst31'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst31 ; Rise       ; divisorFreq:DF|inst32 ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst31 ; Rise       ; divisorFreq:DF|inst32 ;
; 0.306  ; 0.522        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst31 ; Rise       ; divisorFreq:DF|inst32 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst31 ; Rise       ; DF|inst32|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst31 ; Rise       ; DF|inst31|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst31 ; Rise       ; DF|inst31|q           ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst31 ; Rise       ; DF|inst32|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst32'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst32 ; Rise       ; divisorFreq:DF|inst33 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst32 ; Rise       ; divisorFreq:DF|inst33 ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst32 ; Rise       ; divisorFreq:DF|inst33 ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst32 ; Rise       ; DF|inst33|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst32 ; Rise       ; DF|inst32|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst32 ; Rise       ; DF|inst32|q           ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst32 ; Rise       ; DF|inst33|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst33'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst33 ; Rise       ; divisorFreq:DF|inst34 ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst33 ; Rise       ; divisorFreq:DF|inst34 ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst33 ; Rise       ; divisorFreq:DF|inst34 ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst33 ; Rise       ; DF|inst34|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst33 ; Rise       ; DF|inst33|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst33 ; Rise       ; DF|inst33|q           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst33 ; Rise       ; DF|inst34|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst34'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst34 ; Rise       ; divisorFreq:DF|inst38 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst34 ; Rise       ; divisorFreq:DF|inst38 ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst34 ; Rise       ; divisorFreq:DF|inst38 ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst34 ; Rise       ; DF|inst38|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst34 ; Rise       ; DF|inst34|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst34 ; Rise       ; DF|inst34|q           ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst34 ; Rise       ; DF|inst38|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst38'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst38 ; Rise       ; divisorFreq:DF|inst39 ;
; 0.292  ; 0.508        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst38 ; Rise       ; divisorFreq:DF|inst39 ;
; 0.305  ; 0.489        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst38 ; Rise       ; divisorFreq:DF|inst39 ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst38 ; Rise       ; DF|inst39|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst38 ; Rise       ; DF|inst38|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst38 ; Rise       ; DF|inst38|q           ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst38 ; Rise       ; DF|inst39|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst39'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst39 ; Rise       ; divisorFreq:DF|inst40 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst39 ; Rise       ; divisorFreq:DF|inst40 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst39 ; Rise       ; divisorFreq:DF|inst40 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst39 ; Rise       ; DF|inst40|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst39 ; Rise       ; DF|inst39|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst39 ; Rise       ; DF|inst39|q           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst39 ; Rise       ; DF|inst40|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst40'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst40 ; Rise       ; divisorFreq:DF|inst41 ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst40 ; Rise       ; divisorFreq:DF|inst41 ;
; 0.309  ; 0.525        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst40 ; Rise       ; divisorFreq:DF|inst41 ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst40 ; Rise       ; DF|inst41|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst40 ; Rise       ; DF|inst40|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst40 ; Rise       ; DF|inst40|q           ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst40 ; Rise       ; DF|inst41|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst41'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst41 ; Rise       ; divisorFreq:DF|inst45 ;
; 0.257  ; 0.441        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst41 ; Rise       ; divisorFreq:DF|inst45 ;
; 0.338  ; 0.554        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst41 ; Rise       ; divisorFreq:DF|inst45 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst41 ; Rise       ; DF|inst45|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst41 ; Rise       ; DF|inst41|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst41 ; Rise       ; DF|inst41|q           ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst41 ; Rise       ; DF|inst45|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst45'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst45 ; Rise       ; divisorFreq:DF|inst46 ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst45 ; Rise       ; divisorFreq:DF|inst46 ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst45 ; Rise       ; divisorFreq:DF|inst46 ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst45 ; Rise       ; DF|inst46|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst45 ; Rise       ; DF|inst45|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst45 ; Rise       ; DF|inst45|q           ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst45 ; Rise       ; DF|inst46|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst46'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst46 ; Rise       ; divisorFreq:DF|inst47 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst46 ; Rise       ; divisorFreq:DF|inst47 ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst46 ; Rise       ; divisorFreq:DF|inst47 ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst46 ; Rise       ; DF|inst47|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst46 ; Rise       ; DF|inst46|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst46 ; Rise       ; DF|inst46|q           ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst46 ; Rise       ; DF|inst47|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst47'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst47 ; Rise       ; divisorFreq:DF|inst48 ;
; 0.280  ; 0.464        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst47 ; Rise       ; divisorFreq:DF|inst48 ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst47 ; Rise       ; divisorFreq:DF|inst48 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst47 ; Rise       ; DF|inst48|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst47 ; Rise       ; DF|inst47|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst47 ; Rise       ; DF|inst47|q           ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst47 ; Rise       ; DF|inst48|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst48'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst48 ; Rise       ; divisorFreq:DF|inst52 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst48 ; Rise       ; divisorFreq:DF|inst52 ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst48 ; Rise       ; divisorFreq:DF|inst52 ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst48 ; Rise       ; DF|inst52|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst48 ; Rise       ; DF|inst48|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst48 ; Rise       ; DF|inst48|q           ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst48 ; Rise       ; DF|inst52|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst52'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst52 ; Rise       ; divisorFreq:DF|inst53 ;
; 0.286  ; 0.470        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst52 ; Rise       ; divisorFreq:DF|inst53 ;
; 0.311  ; 0.527        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst52 ; Rise       ; divisorFreq:DF|inst53 ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst52 ; Rise       ; DF|inst53|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst52 ; Rise       ; DF|inst52|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst52 ; Rise       ; DF|inst52|q           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst52 ; Rise       ; DF|inst53|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst53'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst53 ; Rise       ; divisorFreq:DF|inst54 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst53 ; Rise       ; divisorFreq:DF|inst54 ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst53 ; Rise       ; divisorFreq:DF|inst54 ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst53 ; Rise       ; DF|inst54|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst53 ; Rise       ; DF|inst53|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst53 ; Rise       ; DF|inst53|q           ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst53 ; Rise       ; DF|inst54|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst54'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst54 ; Rise       ; divisorFreq:DF|inst55 ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst54 ; Rise       ; divisorFreq:DF|inst55 ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst54 ; Rise       ; divisorFreq:DF|inst55 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst54 ; Rise       ; DF|inst55|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst54 ; Rise       ; DF|inst54|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst54 ; Rise       ; DF|inst54|q           ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst54 ; Rise       ; DF|inst55|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst55'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst55 ; Rise       ; divisorFreq:DF|inst59 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst55 ; Rise       ; divisorFreq:DF|inst59 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst55 ; Rise       ; divisorFreq:DF|inst59 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst55 ; Rise       ; DF|inst59|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst55 ; Rise       ; DF|inst55|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst55 ; Rise       ; DF|inst55|q           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst55 ; Rise       ; DF|inst59|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst59'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst59 ; Rise       ; divisorFreq:DF|inst60 ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst59 ; Rise       ; divisorFreq:DF|inst60 ;
; 0.317  ; 0.533        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst59 ; Rise       ; divisorFreq:DF|inst60 ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst59 ; Rise       ; DF|inst60|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst59 ; Rise       ; DF|inst59|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst59 ; Rise       ; DF|inst59|q           ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst59 ; Rise       ; DF|inst60|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst60'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst60 ; Rise       ; divisorFreq:DF|inst61 ;
; 0.252  ; 0.436        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst60 ; Rise       ; divisorFreq:DF|inst61 ;
; 0.342  ; 0.558        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst60 ; Rise       ; divisorFreq:DF|inst61 ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst60 ; Rise       ; DF|inst61|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst60 ; Rise       ; DF|inst60|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst60 ; Rise       ; DF|inst60|q           ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst60 ; Rise       ; DF|inst61|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst61'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst61 ; Rise       ; divisorFreq:DF|inst62 ;
; 0.296  ; 0.512        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst61 ; Rise       ; divisorFreq:DF|inst62 ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst61 ; Rise       ; divisorFreq:DF|inst62 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst61 ; Rise       ; DF|inst62|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst61 ; Rise       ; DF|inst61|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst61 ; Rise       ; DF|inst61|q           ;
; 0.536  ; 0.536        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst61 ; Rise       ; DF|inst62|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'divisorFreq:DF|inst62'                                                     ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst62 ; Rise       ; divisorFreq:DF|inst64 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst62 ; Rise       ; divisorFreq:DF|inst64 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst62 ; Rise       ; divisorFreq:DF|inst64 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst62 ; Rise       ; DF|inst64|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst62 ; Rise       ; DF|inst62|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst62 ; Rise       ; DF|inst62|q           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst62 ; Rise       ; DF|inst64|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HLT       ; run_debug  ; 9.362 ; 9.456 ; Rise       ; run_debug       ;
; N         ; run_debug  ; 8.484 ; 8.548 ; Rise       ; run_debug       ;
; Z         ; run_debug  ; 9.036 ; 9.094 ; Rise       ; run_debug       ;
; dispPC1_A ; run_debug  ; 8.690 ; 8.592 ; Rise       ; run_debug       ;
; dispPC1_B ; run_debug  ; 9.005 ; 8.947 ; Rise       ; run_debug       ;
; dispPC1_C ; run_debug  ; 9.180 ; 9.078 ; Rise       ; run_debug       ;
; dispPC1_D ; run_debug  ; 9.067 ; 9.203 ; Rise       ; run_debug       ;
; dispPC1_E ; run_debug  ; 9.009 ; 9.069 ; Rise       ; run_debug       ;
; dispPC1_F ; run_debug  ; 9.212 ; 9.110 ; Rise       ; run_debug       ;
; dispPC1_G ; run_debug  ; 8.900 ; 8.827 ; Rise       ; run_debug       ;
; dispPC_A  ; run_debug  ; 8.928 ; 8.815 ; Rise       ; run_debug       ;
; dispPC_B  ; run_debug  ; 8.967 ; 8.898 ; Rise       ; run_debug       ;
; dispPC_C  ; run_debug  ; 8.869 ; 8.846 ; Rise       ; run_debug       ;
; dispPC_D  ; run_debug  ; 8.918 ; 8.956 ; Rise       ; run_debug       ;
; dispPC_E  ; run_debug  ; 8.917 ; 8.875 ; Rise       ; run_debug       ;
; dispPC_F  ; run_debug  ; 8.937 ; 8.909 ; Rise       ; run_debug       ;
; dispPC_G  ; run_debug  ; 9.161 ; 9.118 ; Rise       ; run_debug       ;
; disp_A    ; run_debug  ; 9.183 ; 9.196 ; Rise       ; run_debug       ;
; disp_A1   ; run_debug  ; 9.534 ; 9.485 ; Rise       ; run_debug       ;
; disp_B    ; run_debug  ; 8.995 ; 9.056 ; Rise       ; run_debug       ;
; disp_B1   ; run_debug  ; 9.568 ; 9.474 ; Rise       ; run_debug       ;
; disp_C    ; run_debug  ; 9.042 ; 8.972 ; Rise       ; run_debug       ;
; disp_C1   ; run_debug  ; 9.577 ; 9.452 ; Rise       ; run_debug       ;
; disp_D    ; run_debug  ; 9.110 ; 9.152 ; Rise       ; run_debug       ;
; disp_D1   ; run_debug  ; 9.444 ; 9.547 ; Rise       ; run_debug       ;
; disp_E    ; run_debug  ; 8.721 ; 8.897 ; Rise       ; run_debug       ;
; disp_E1   ; run_debug  ; 9.437 ; 9.567 ; Rise       ; run_debug       ;
; disp_F    ; run_debug  ; 8.853 ; 8.826 ; Rise       ; run_debug       ;
; disp_F1   ; run_debug  ; 9.410 ; 9.408 ; Rise       ; run_debug       ;
; disp_G    ; run_debug  ; 9.097 ; 9.030 ; Rise       ; run_debug       ;
; disp_G1   ; run_debug  ; 9.260 ; 9.246 ; Rise       ; run_debug       ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HLT       ; run_debug  ; 8.697 ; 8.751 ; Rise       ; run_debug       ;
; N         ; run_debug  ; 8.244 ; 8.305 ; Rise       ; run_debug       ;
; Z         ; run_debug  ; 8.775 ; 8.830 ; Rise       ; run_debug       ;
; dispPC1_A ; run_debug  ; 8.007 ; 7.930 ; Rise       ; run_debug       ;
; dispPC1_B ; run_debug  ; 8.341 ; 8.342 ; Rise       ; run_debug       ;
; dispPC1_C ; run_debug  ; 8.443 ; 8.355 ; Rise       ; run_debug       ;
; dispPC1_D ; run_debug  ; 8.372 ; 8.466 ; Rise       ; run_debug       ;
; dispPC1_E ; run_debug  ; 8.315 ; 8.411 ; Rise       ; run_debug       ;
; dispPC1_F ; run_debug  ; 8.479 ; 8.423 ; Rise       ; run_debug       ;
; dispPC1_G ; run_debug  ; 8.197 ; 8.143 ; Rise       ; run_debug       ;
; dispPC_A  ; run_debug  ; 7.868 ; 7.802 ; Rise       ; run_debug       ;
; dispPC_B  ; run_debug  ; 7.912 ; 7.821 ; Rise       ; run_debug       ;
; dispPC_C  ; run_debug  ; 7.910 ; 7.797 ; Rise       ; run_debug       ;
; dispPC_D  ; run_debug  ; 7.839 ; 7.900 ; Rise       ; run_debug       ;
; dispPC_E  ; run_debug  ; 7.840 ; 7.954 ; Rise       ; run_debug       ;
; dispPC_F  ; run_debug  ; 7.916 ; 7.937 ; Rise       ; run_debug       ;
; dispPC_G  ; run_debug  ; 8.107 ; 8.055 ; Rise       ; run_debug       ;
; disp_A    ; run_debug  ; 7.851 ; 7.837 ; Rise       ; run_debug       ;
; disp_A1   ; run_debug  ; 8.587 ; 8.565 ; Rise       ; run_debug       ;
; disp_B    ; run_debug  ; 7.742 ; 7.682 ; Rise       ; run_debug       ;
; disp_B1   ; run_debug  ; 8.602 ; 8.624 ; Rise       ; run_debug       ;
; disp_C    ; run_debug  ; 7.982 ; 7.925 ; Rise       ; run_debug       ;
; disp_C1   ; run_debug  ; 8.597 ; 8.635 ; Rise       ; run_debug       ;
; disp_D    ; run_debug  ; 7.632 ; 7.651 ; Rise       ; run_debug       ;
; disp_D1   ; run_debug  ; 8.532 ; 8.629 ; Rise       ; run_debug       ;
; disp_E    ; run_debug  ; 8.026 ; 7.989 ; Rise       ; run_debug       ;
; disp_E1   ; run_debug  ; 8.631 ; 8.586 ; Rise       ; run_debug       ;
; disp_F    ; run_debug  ; 7.532 ; 7.574 ; Rise       ; run_debug       ;
; disp_F1   ; run_debug  ; 8.555 ; 8.490 ; Rise       ; run_debug       ;
; disp_G    ; run_debug  ; 8.194 ; 8.150 ; Rise       ; run_debug       ;
; disp_G1   ; run_debug  ; 8.394 ; 8.312 ; Rise       ; run_debug       ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                      ;
+-------------+-----------------+-----------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name            ; Note                                           ;
+-------------+-----------------+-----------------------+------------------------------------------------+
; 165.02 MHz  ; 165.02 MHz      ; run_debug             ;                                                ;
; 1661.13 MHz ; 500.0 MHz       ; divisorFreq:DF|inst62 ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+-----------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary             ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; run_debug             ; -5.060 ; -138.578      ;
; divisorFreq:DF|inst28 ; 0.072  ; 0.000         ;
; divisorFreq:DF|inst31 ; 0.086  ; 0.000         ;
; divisorFreq:DF|inst45 ; 0.110  ; 0.000         ;
; divisorFreq:DF|inst47 ; 0.110  ; 0.000         ;
; divisorFreq:DF|inst52 ; 0.111  ; 0.000         ;
; divisorFreq:DF|inst33 ; 0.112  ; 0.000         ;
; divisorFreq:DF|inst59 ; 0.117  ; 0.000         ;
; divisorFreq:DF|inst61 ; 0.143  ; 0.000         ;
; divisorFreq:DF|inst38 ; 0.147  ; 0.000         ;
; divisorFreq:DF|inst41 ; 0.172  ; 0.000         ;
; divisorFreq:DF|inst55 ; 0.217  ; 0.000         ;
; divisorFreq:DF|inst26 ; 0.219  ; 0.000         ;
; divisorFreq:DF|inst32 ; 0.226  ; 0.000         ;
; divisorFreq:DF|inst48 ; 0.226  ; 0.000         ;
; divisorFreq:DF|inst34 ; 0.231  ; 0.000         ;
; divisorFreq:DF|inst60 ; 0.231  ; 0.000         ;
; divisorFreq:DF|inst46 ; 0.233  ; 0.000         ;
; divisorFreq:DF|inst53 ; 0.233  ; 0.000         ;
; divisorFreq:DF|inst39 ; 0.241  ; 0.000         ;
; divisorFreq:DF|inst27 ; 0.285  ; 0.000         ;
; divisorFreq:DF|inst25 ; 0.289  ; 0.000         ;
; divisorFreq:DF|inst54 ; 0.294  ; 0.000         ;
; divisorFreq:DF|inst40 ; 0.309  ; 0.000         ;
; clk_in                ; 0.335  ; 0.000         ;
; divisorFreq:DF|inst62 ; 0.398  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary              ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk_in                ; -0.272 ; -0.272        ;
; divisorFreq:DF|inst27 ; -0.151 ; -0.151        ;
; divisorFreq:DF|inst40 ; -0.091 ; -0.091        ;
; divisorFreq:DF|inst54 ; -0.069 ; -0.069        ;
; divisorFreq:DF|inst25 ; -0.056 ; -0.056        ;
; divisorFreq:DF|inst61 ; -0.024 ; -0.024        ;
; divisorFreq:DF|inst59 ; -0.021 ; -0.021        ;
; divisorFreq:DF|inst33 ; -0.016 ; -0.016        ;
; divisorFreq:DF|inst52 ; -0.015 ; -0.015        ;
; divisorFreq:DF|inst45 ; -0.013 ; -0.013        ;
; divisorFreq:DF|inst47 ; -0.010 ; -0.010        ;
; divisorFreq:DF|inst39 ; 0.008  ; 0.000         ;
; divisorFreq:DF|inst31 ; 0.015  ; 0.000         ;
; divisorFreq:DF|inst38 ; 0.015  ; 0.000         ;
; divisorFreq:DF|inst46 ; 0.016  ; 0.000         ;
; divisorFreq:DF|inst53 ; 0.016  ; 0.000         ;
; divisorFreq:DF|inst34 ; 0.018  ; 0.000         ;
; divisorFreq:DF|inst60 ; 0.018  ; 0.000         ;
; divisorFreq:DF|inst32 ; 0.022  ; 0.000         ;
; divisorFreq:DF|inst48 ; 0.022  ; 0.000         ;
; divisorFreq:DF|inst41 ; 0.044  ; 0.000         ;
; divisorFreq:DF|inst26 ; 0.053  ; 0.000         ;
; divisorFreq:DF|inst55 ; 0.055  ; 0.000         ;
; divisorFreq:DF|inst28 ; 0.109  ; 0.000         ;
; run_debug             ; 0.278  ; 0.000         ;
; divisorFreq:DF|inst62 ; 0.341  ; 0.000         ;
+-----------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------------+--------+-----------------+
; Clock                 ; Slack  ; End Point TNS   ;
+-----------------------+--------+-----------------+
; run_debug             ; -3.000 ; -47.174         ;
; clk_in                ; -3.000 ; -4.000          ;
; divisorFreq:DF|inst25 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst26 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst27 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst28 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst31 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst32 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst33 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst34 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst38 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst39 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst40 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst41 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst45 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst46 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst47 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst48 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst52 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst53 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst54 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst55 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst59 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst60 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst61 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst62 ; -1.000 ; -1.000          ;
+-----------------------+--------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'run_debug'                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -5.060 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; -0.029     ; 6.026      ;
; -4.801 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; -0.059     ; 5.737      ;
; -4.655 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; NZ:NZ|inst16     ; run_debug    ; run_debug   ; 1.000        ; -0.029     ; 5.621      ;
; -4.524 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; -0.059     ; 5.460      ;
; -4.523 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; -0.059     ; 5.459      ;
; -4.522 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; -0.059     ; 5.458      ;
; -4.411 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst6   ; run_debug    ; run_debug   ; 1.000        ; -0.029     ; 5.377      ;
; -4.230 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst12  ; run_debug    ; run_debug   ; 1.000        ; -0.027     ; 5.198      ;
; -4.047 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst2   ; run_debug    ; run_debug   ; 1.000        ; -0.029     ; 5.013      ;
; -4.007 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; -0.058     ; 4.944      ;
; -3.948 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst4   ; run_debug    ; run_debug   ; 1.000        ; -0.342     ; 4.601      ;
; -3.930 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst8   ; run_debug    ; run_debug   ; 1.000        ; -0.027     ; 4.898      ;
; -3.929 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst10  ; run_debug    ; run_debug   ; 1.000        ; -0.027     ; 4.897      ;
; -3.891 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst    ; run_debug    ; run_debug   ; 1.000        ; -0.342     ; 4.544      ;
; -3.826 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; -0.058     ; 4.763      ;
; -3.817 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 5.035      ;
; -3.781 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; -0.097     ; 4.679      ;
; -3.763 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; -0.097     ; 4.661      ;
; -3.696 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.914      ;
; -3.681 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.899      ;
; -3.662 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst32  ; run_debug    ; run_debug   ; 1.000        ; -0.058     ; 4.599      ;
; -3.558 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.346     ; 4.207      ;
; -3.545 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:RI|inst8   ; run_debug    ; run_debug   ; 1.000        ; -0.337     ; 4.203      ;
; -3.540 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.758      ;
; -3.539 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.757      ;
; -3.538 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.756      ;
; -3.520 ; Reg8b:RI|inst14                                                                               ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.738      ;
; -3.504 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; -0.097     ; 4.402      ;
; -3.503 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; -0.097     ; 4.401      ;
; -3.502 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; -0.097     ; 4.400      ;
; -3.486 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; -0.097     ; 4.384      ;
; -3.485 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; -0.097     ; 4.383      ;
; -3.484 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; -0.097     ; 4.382      ;
; -3.470 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.346     ; 4.119      ;
; -3.425 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.346     ; 4.074      ;
; -3.419 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.637      ;
; -3.418 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.636      ;
; -3.417 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.635      ;
; -3.412 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.346     ; 4.061      ;
; -3.405 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.346     ; 4.054      ;
; -3.404 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.622      ;
; -3.403 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.621      ;
; -3.402 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.620      ;
; -3.400 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.346     ; 4.049      ;
; -3.357 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:RI|inst14  ; run_debug    ; run_debug   ; 1.000        ; -0.337     ; 4.015      ;
; -3.243 ; Reg8b:RI|inst14                                                                               ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.461      ;
; -3.242 ; Reg8b:RI|inst14                                                                               ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.460      ;
; -3.241 ; Reg8b:RI|inst14                                                                               ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.459      ;
; -3.217 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:RI|inst12  ; run_debug    ; run_debug   ; 1.000        ; -0.337     ; 3.875      ;
; -3.213 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:RI|inst10  ; run_debug    ; run_debug   ; 1.000        ; -0.337     ; 3.871      ;
; -3.209 ; temporizador:inst1|contador3b:inst|inst6                                                      ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.427      ;
; -3.206 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst    ; run_debug    ; run_debug   ; 1.000        ; -0.347     ; 3.854      ;
; -3.084 ; temporizador:inst1|contador3b:inst|inst14                                                     ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.302      ;
; -3.067 ; Reg8b:AC|inst                                                                                 ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.258      ; 4.320      ;
; -3.029 ; Reg8b:RI|inst12                                                                               ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.277      ;
; -3.000 ; Reg8b:RI|inst8                                                                                ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.248      ;
; -2.966 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; 0.224      ; 4.185      ;
; -2.957 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; 0.224      ; 4.176      ;
; -2.933 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.064     ; 3.864      ;
; -2.933 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.064     ; 3.864      ;
; -2.933 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.064     ; 3.864      ;
; -2.933 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.064     ; 3.864      ;
; -2.933 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.064     ; 3.864      ;
; -2.933 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.064     ; 3.864      ;
; -2.932 ; temporizador:inst1|contador3b:inst|inst6                                                      ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.150      ;
; -2.931 ; temporizador:inst1|contador3b:inst|inst6                                                      ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.149      ;
; -2.930 ; temporizador:inst1|contador3b:inst|inst6                                                      ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.148      ;
; -2.930 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; -0.096     ; 3.829      ;
; -2.921 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; -0.096     ; 3.820      ;
; -2.912 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; -0.096     ; 3.811      ;
; -2.903 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; -0.096     ; 3.802      ;
; -2.897 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.384     ; 3.508      ;
; -2.897 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.384     ; 3.508      ;
; -2.897 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.384     ; 3.508      ;
; -2.897 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.384     ; 3.508      ;
; -2.897 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.384     ; 3.508      ;
; -2.897 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.384     ; 3.508      ;
; -2.894 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst12 ; run_debug    ; run_debug   ; 1.000        ; -0.051     ; 3.838      ;
; -2.885 ; Reg8b:RDM|inst~3                                                                              ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.133      ;
; -2.879 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.384     ; 3.490      ;
; -2.879 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.384     ; 3.490      ;
; -2.879 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.384     ; 3.490      ;
; -2.879 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.384     ; 3.490      ;
; -2.879 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.384     ; 3.490      ;
; -2.879 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.384     ; 3.490      ;
; -2.860 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; 0.224      ; 4.079      ;
; -2.858 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; 0.224      ; 4.077      ;
; -2.844 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst    ; run_debug    ; run_debug   ; 1.000        ; -0.065     ; 3.774      ;
; -2.841 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst    ; run_debug    ; run_debug   ; 1.000        ; -0.385     ; 3.451      ;
; -2.834 ; temporizador:inst1|contador3b:inst|inst6                                                      ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.253      ; 4.082      ;
; -2.830 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; 0.224      ; 4.049      ;
; -2.821 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; 0.224      ; 4.040      ;
; -2.821 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst    ; run_debug    ; run_debug   ; 1.000        ; -0.385     ; 3.431      ;
; -2.815 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.064     ; 3.746      ;
; -2.815 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.064     ; 3.746      ;
; -2.815 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.064     ; 3.746      ;
; -2.815 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.064     ; 3.746      ;
; -2.815 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.064     ; 3.746      ;
; -2.815 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.064     ; 3.746      ;
; -2.808 ; temporizador:inst1|contador3b:inst|inst2                                                      ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.223      ; 4.026      ;
+--------+-----------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst28'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.072 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; 0.500        ; 0.676      ; 1.299      ;
; 0.614 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; 1.000        ; 0.676      ; 1.257      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst31'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.086 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; 0.500        ; 0.777      ; 1.386      ;
; 0.605 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; 1.000        ; 0.777      ; 1.367      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst45'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.110 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; 0.500        ; 0.802      ; 1.387      ;
; 0.635 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; 1.000        ; 0.802      ; 1.362      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst47'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.110 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; 0.500        ; 0.801      ; 1.386      ;
; 0.629 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; 1.000        ; 0.801      ; 1.367      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst52'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.111 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; 0.500        ; 0.803      ; 1.387      ;
; 0.636 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; 1.000        ; 0.803      ; 1.362      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst33'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.112 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; 0.500        ; 0.803      ; 1.386      ;
; 0.636 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; 1.000        ; 0.803      ; 1.362      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst59'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.117 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; 0.500        ; 0.809      ; 1.387      ;
; 0.642 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; 1.000        ; 0.809      ; 1.362      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst61'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.143 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; 0.500        ; 1.150      ; 1.702      ;
; 0.693 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; 1.000        ; 1.150      ; 1.652      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst38'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.147 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; 0.500        ; 1.011      ; 1.559      ;
; 0.649 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; 1.000        ; 1.011      ; 1.557      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst41'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.172 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; 0.500        ; 0.677      ; 1.200      ;
; 0.726 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; 1.000        ; 0.677      ; 1.146      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst55'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.217 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; 0.500        ; 0.676      ; 1.154      ;
; 0.733 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; 1.000        ; 0.676      ; 1.138      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst26'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.219 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; 0.500        ; 0.676      ; 1.152      ;
; 0.734 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; 1.000        ; 0.676      ; 1.137      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst32'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.226 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; 0.500        ; 0.666      ; 1.135      ;
; 0.765 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; 1.000        ; 0.666      ; 1.096      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst48'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.226 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; 0.500        ; 0.666      ; 1.135      ;
; 0.765 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; 1.000        ; 0.666      ; 1.096      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst34'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.231 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; 0.500        ; 0.666      ; 1.130      ;
; 0.770 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; 1.000        ; 0.666      ; 1.091      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst60'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.231 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; 0.500        ; 0.666      ; 1.130      ;
; 0.770 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; 1.000        ; 0.666      ; 1.091      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst46'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.233 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; 0.500        ; 0.666      ; 1.128      ;
; 0.771 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; 1.000        ; 0.666      ; 1.090      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst53'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.233 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; 0.500        ; 0.666      ; 1.128      ;
; 0.771 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; 1.000        ; 0.666      ; 1.090      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst39'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.241 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; 0.500        ; 0.676      ; 1.130      ;
; 0.780 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; 1.000        ; 0.676      ; 1.091      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst27'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.285 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; 0.500        ; 1.603      ; 2.013      ;
; 0.770 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; 1.000        ; 1.603      ; 2.028      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst25'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.289 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; 0.500        ; 0.995      ; 1.401      ;
; 0.818 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; 1.000        ; 0.995      ; 1.372      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst54'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.294 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; 0.500        ; 0.958      ; 1.359      ;
; 0.815 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; 1.000        ; 0.958      ; 1.338      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst40'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.309 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; 0.500        ; 1.040      ; 1.426      ;
; 0.832 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; 1.000        ; 1.040      ; 1.403      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in'                                                                                                 ;
+-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; 0.335 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; clk_in      ; 0.500        ; 2.188      ; 2.528      ;
; 0.919 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; clk_in      ; 1.000        ; 2.188      ; 2.444      ;
+-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'divisorFreq:DF|inst62'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.398 ; divisorFreq:DF|inst64 ; divisorFreq:DF|inst64 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; 1.000        ; -0.034     ; 0.583      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in'                                                                                                   ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; -0.272 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; clk_in      ; 0.000        ; 2.263      ; 2.335      ;
; 0.315  ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; clk_in      ; -0.500       ; 2.263      ; 2.422      ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst27'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.151 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; 0.000        ; 1.686      ; 1.859      ;
; 0.362  ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; -0.500       ; 1.686      ; 1.872      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst40'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.091 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; 0.000        ; 1.099      ; 1.332      ;
; 0.438  ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; -0.500       ; 1.099      ; 1.361      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst54'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.069 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; 0.000        ; 1.014      ; 1.269      ;
; 0.459  ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; -0.500       ; 1.014      ; 1.297      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst25'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.056 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; 0.000        ; 1.053      ; 1.321      ;
; 0.473  ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; -0.500       ; 1.053      ; 1.350      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst61'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.024 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; 0.000        ; 1.214      ; 1.514      ;
; 0.529  ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; -0.500       ; 1.214      ; 1.567      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst59'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.021 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; 0.000        ; 0.859      ; 1.162      ;
; 0.527  ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; -0.500       ; 0.859      ; 1.210      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst33'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.016 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; 0.000        ; 0.853      ; 1.161      ;
; 0.532  ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; -0.500       ; 0.853      ; 1.209      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst52'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.015 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; 0.000        ; 0.853      ; 1.162      ;
; 0.533  ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; -0.500       ; 0.853      ; 1.210      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst45'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.013 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; 0.000        ; 0.851      ; 1.162      ;
; 0.535  ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; -0.500       ; 0.851      ; 1.210      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst47'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.010 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; 0.000        ; 0.851      ; 1.165      ;
; 0.532  ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; -0.500       ; 0.851      ; 1.207      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst39'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.008 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; 0.000        ; 0.720      ; 1.052      ;
; 0.546 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; -0.500       ; 0.720      ; 1.090      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst31'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.015 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; 0.000        ; 0.826      ; 1.165      ;
; 0.557 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; -0.500       ; 0.826      ; 1.207      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst38'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.015 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; 0.000        ; 1.069      ; 1.408      ;
; 0.539 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; -0.500       ; 1.069      ; 1.432      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst46'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.016 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; 0.000        ; 0.710      ; 1.050      ;
; 0.555 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; -0.500       ; 0.710      ; 1.089      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst53'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.016 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; 0.000        ; 0.710      ; 1.050      ;
; 0.555 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; -0.500       ; 0.710      ; 1.089      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst34'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.018 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; 0.000        ; 0.710      ; 1.052      ;
; 0.557 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; -0.500       ; 0.710      ; 1.091      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst60'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.018 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; 0.000        ; 0.710      ; 1.052      ;
; 0.557 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; -0.500       ; 0.710      ; 1.091      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst32'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.022 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; 0.000        ; 0.710      ; 1.056      ;
; 0.560 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; -0.500       ; 0.710      ; 1.094      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst48'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.022 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; 0.000        ; 0.710      ; 1.056      ;
; 0.560 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; -0.500       ; 0.710      ; 1.094      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst41'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.044 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; 0.000        ; 0.721      ; 1.089      ;
; 0.602 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; -0.500       ; 0.721      ; 1.147      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst26'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.053 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; 0.000        ; 0.720      ; 1.097      ;
; 0.567 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; -0.500       ; 0.720      ; 1.111      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst55'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.055 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; 0.000        ; 0.720      ; 1.099      ;
; 0.570 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; -0.500       ; 0.720      ; 1.114      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst28'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.109 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; 0.000        ; 0.720      ; 1.153      ;
; 0.643 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; -0.500       ; 0.720      ; 1.187      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'run_debug'                                                                                                                                                                                  ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.278 ; Reg8b:REM|inst2                           ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.346      ; 0.793      ;
; 0.283 ; Reg8b:REM|inst10                          ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.346      ; 0.798      ;
; 0.285 ; Reg8b:REM|inst6                           ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.346      ; 0.800      ;
; 0.287 ; Reg8b:REM|inst14                          ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.346      ; 0.802      ;
; 0.301 ; PC:inst3|inst34                           ; PC:inst3|inst34                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; PC:inst3|inst39                           ; PC:inst3|inst39                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; PC:inst3|inst35                           ; PC:inst3|inst35                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; PC:inst3|inst38                           ; PC:inst3|inst38                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; PC:inst3|inst37                           ; PC:inst3|inst37                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; PC:inst3|inst36                           ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.066      ; 0.511      ;
; 0.301 ; PC:inst3|inst32                           ; PC:inst3|inst32                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.066      ; 0.511      ;
; 0.305 ; Reg8b:REM|inst8                           ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.346      ; 0.820      ;
; 0.312 ; temporizador:inst1|contador3b:inst|inst6  ; temporizador:inst1|contador3b:inst|inst6                                                      ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; temporizador:inst1|contador3b:inst|inst14 ; temporizador:inst1|contador3b:inst|inst14                                                     ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Reg8b:RDM|inst~1                          ; Reg8b:RDM|inst~1                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Reg8b:RDM|inst2~1                         ; Reg8b:RDM|inst2~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Reg8b:RDM|inst4~1                         ; Reg8b:RDM|inst4~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Reg8b:RDM|inst6~1                         ; Reg8b:RDM|inst6~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Reg8b:RDM|inst8~1                         ; Reg8b:RDM|inst8~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; PC:inst3|inst                             ; PC:inst3|inst                                                                                 ; run_debug    ; run_debug   ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Reg8b:RDM|inst10~1                        ; Reg8b:RDM|inst10~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Reg8b:RDM|inst14~1                        ; Reg8b:RDM|inst14~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; Reg8b:RDM|inst12~1                        ; Reg8b:RDM|inst12~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.054      ; 0.511      ;
; 0.320 ; temporizador:inst1|contador3b:inst|inst2  ; temporizador:inst1|contador3b:inst|inst2                                                      ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.519      ;
; 0.359 ; temporizador:inst1|contador3b:inst|inst2  ; temporizador:inst1|contador3b:inst|inst6                                                      ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.558      ;
; 0.428 ; Reg8b:RDM|inst4~1                         ; Reg8b:REM|inst4                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.356      ; 0.928      ;
; 0.438 ; Reg8b:RDM|inst12~1                        ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.381      ; 0.963      ;
; 0.461 ; Reg8b:RDM|inst10~1                        ; Reg8b:AC|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.381      ; 0.986      ;
; 0.514 ; Reg8b:REM|inst                            ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.346      ; 1.029      ;
; 0.535 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst~1                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.734      ;
; 0.535 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst6~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.734      ;
; 0.536 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst2~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.735      ;
; 0.537 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst4~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.736      ;
; 0.538 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst8~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.737      ;
; 0.593 ; Reg8b:REM|inst4                           ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.051      ; 0.813      ;
; 0.595 ; Reg8b:RDM|inst14~1                        ; NZ:NZ|inst16                                                                                  ; run_debug    ; run_debug   ; 0.000        ; 0.378      ; 1.117      ;
; 0.616 ; temporizador:inst1|contador3b:inst|inst6  ; Reg8b:RDM|inst~3                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.815      ;
; 0.624 ; Reg8b:RDM|inst12~1                        ; Reg8b:REM|inst12                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.356      ; 1.124      ;
; 0.629 ; Reg8b:REM|inst12                          ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.051      ; 0.849      ;
; 0.651 ; PC:inst3|inst                             ; PC:inst3|inst32                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.355      ; 1.150      ;
; 0.651 ; temporizador:inst1|contador3b:inst|inst2  ; temporizador:inst1|contador3b:inst|inst14                                                     ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.850      ;
; 0.655 ; Reg8b:RDM|inst2~1                         ; PC:inst3|inst32                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.348      ; 1.147      ;
; 0.662 ; Reg8b:RDM|inst12~1                        ; PC:inst3|inst38                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.347      ; 1.153      ;
; 0.663 ; Reg8b:RDM|inst10~1                        ; PC:inst3|inst35                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.347      ; 1.154      ;
; 0.669 ; Reg8b:RDM|inst~0                          ; Reg8b:REM|inst4                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.356      ; 1.169      ;
; 0.675 ; Reg8b:RDM|inst4~1                         ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.348      ; 1.167      ;
; 0.683 ; Reg8b:RDM|inst14~1                        ; PC:inst3|inst39                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.347      ; 1.174      ;
; 0.690 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst14~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.054      ; 0.888      ;
; 0.690 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst12~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.054      ; 0.888      ;
; 0.691 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst10~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.054      ; 0.889      ;
; 0.694 ; temporizador:inst1|contador3b:inst|inst14 ; Reg8b:RDM|inst~3                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.893      ;
; 0.710 ; temporizador:inst1|contador3b:inst|inst2  ; Reg8b:RDM|inst~3                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.909      ;
; 0.724 ; Reg8b:RDM|inst6~1                         ; Reg8b:AC|inst6                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.378      ; 1.246      ;
; 0.743 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst8~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.052      ; 0.939      ;
; 0.744 ; temporizador:inst1|contador3b:inst|inst6  ; temporizador:inst1|contador3b:inst|inst14                                                     ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 0.943      ;
; 0.762 ; Reg8b:AC|inst12                           ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.068      ; 0.974      ;
; 0.775 ; Reg8b:AC|inst10                           ; Reg8b:AC|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.068      ; 0.987      ;
; 0.780 ; Reg8b:AC|inst8                            ; Reg8b:AC|inst8                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.068      ; 0.992      ;
; 0.802 ; Reg8b:RDM|inst8~1                         ; PC:inst3|inst34                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.347      ; 1.293      ;
; 0.808 ; Reg8b:RDM|inst~0                          ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.381      ; 1.333      ;
; 0.812 ; Reg8b:RDM|inst6~1                         ; PC:inst3|inst37                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.348      ; 1.304      ;
; 0.832 ; Reg8b:RDM|inst~0                          ; Reg8b:AC|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.381      ; 1.357      ;
; 0.838 ; Reg8b:RDM|inst8~1                         ; Reg8b:AC|inst8                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.381      ; 1.363      ;
; 0.855 ; Reg8b:RDM|inst14~1                        ; NZ:NZ|inst18                                                                                  ; run_debug    ; run_debug   ; 0.000        ; 0.378      ; 1.377      ;
; 0.861 ; PC:inst3|inst36                           ; Reg8b:REM|inst4                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.074      ; 1.079      ;
; 0.899 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst10~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.051      ; 1.094      ;
; 0.900 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst14~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.051      ; 1.095      ;
; 0.901 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst12~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.051      ; 1.096      ;
; 0.902 ; PC:inst3|inst32                           ; Reg8b:REM|inst2                                                                               ; run_debug    ; run_debug   ; 0.000        ; -0.234     ; 0.812      ;
; 0.903 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst32                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.348      ; 1.395      ;
; 0.924 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.348      ; 1.416      ;
; 0.936 ; Reg8b:AC|inst6                            ; Reg8b:AC|inst6                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.067      ; 1.147      ;
; 0.938 ; Reg8b:RDM|inst10~1                        ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.381      ; 1.463      ;
; 0.940 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst~1                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.052      ; 1.136      ;
; 0.940 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst2~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.052      ; 1.136      ;
; 0.940 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst4~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.052      ; 1.136      ;
; 0.942 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst6~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.052      ; 1.138      ;
; 0.958 ; Reg8b:RDM|inst~0                          ; Reg8b:AC|inst6                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.378      ; 1.480      ;
; 0.960 ; Reg8b:RDM|inst12~1                        ; Reg8b:RI|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.058      ; 1.162      ;
; 0.964 ; Reg8b:RDM|inst~1                          ; PC:inst3|inst                                                                                 ; run_debug    ; run_debug   ; 0.000        ; 0.047      ; 1.155      ;
; 0.965 ; Reg8b:RDM|inst~0                          ; NZ:NZ|inst16                                                                                  ; run_debug    ; run_debug   ; 0.000        ; 0.378      ; 1.487      ;
; 0.973 ; Reg8b:RDM|inst10~1                        ; Reg8b:RI|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.058      ; 1.175      ;
; 0.983 ; PC:inst3|inst35                           ; PC:inst3|inst38                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.066      ; 1.193      ;
; 0.984 ; temporizador:inst1|contador3b:inst|inst14 ; temporizador:inst1|contador3b:inst|inst6                                                      ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 1.183      ;
; 0.986 ; PC:inst3|inst32                           ; PC:inst3|inst37                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.066      ; 1.196      ;
; 0.987 ; PC:inst3|inst32                           ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.066      ; 1.197      ;
; 0.989 ; Reg8b:RDM|inst8~1                         ; Reg8b:REM|inst8                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.048      ; 1.181      ;
; 0.990 ; Reg8b:AC|inst4                            ; Reg8b:AC|inst4                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 1.189      ;
; 0.994 ; PC:inst3|inst37                           ; Reg8b:REM|inst6                                                                               ; run_debug    ; run_debug   ; 0.000        ; -0.234     ; 0.904      ;
; 1.010 ; Reg8b:RDM|inst2~1                         ; Reg8b:AC|inst2                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.378      ; 1.532      ;
; 1.019 ; Reg8b:RDM|inst~3                          ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.378      ; 1.541      ;
; 1.021 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst34                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.347      ; 1.512      ;
; 1.039 ; Reg8b:RDM|inst~0                          ; Reg8b:REM|inst12                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.356      ; 1.539      ;
; 1.040 ; Reg8b:RDM|inst~3                          ; Reg8b:AC|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.378      ; 1.562      ;
; 1.048 ; temporizador:inst1|contador3b:inst|inst6  ; Reg8b:REM|inst4                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.353      ; 1.545      ;
; 1.048 ; Reg8b:RI|inst14                           ; Reg8b:RDM|inst~3                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.055      ; 1.247      ;
; 1.054 ; PC:inst3|inst38                           ; Reg8b:REM|inst12                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.075      ; 1.273      ;
; 1.057 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst37                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.348      ; 1.549      ;
; 1.061 ; Reg8b:AC|inst10                           ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.068      ; 1.273      ;
; 1.063 ; PC:inst3|inst                             ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.355      ; 1.562      ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'divisorFreq:DF|inst62'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.341 ; divisorFreq:DF|inst64 ; divisorFreq:DF|inst64 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; 0.000        ; 0.034      ; 0.519      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'run_debug'                                                                                                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+-----------------+-----------+------------+-----------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; run_debug ; Rise       ; run_debug                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; run_debug ; Rise       ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; NZ:NZ|inst16                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; NZ:NZ|inst18                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst32                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst34                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst35                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst36                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst37                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst38                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst39                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst10                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst12                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst2                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst4                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst6                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst8                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst10~1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst12~1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst14~1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst2~1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst4~1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst6~1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst8~1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst~0                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst~1                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst~3                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst10                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst12                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst14                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RI|inst10                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RI|inst12                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RI|inst14                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RI|inst8                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst14                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst2                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst6                                                      ;
; 0.073  ; 0.303        ; 0.230          ; Low Pulse Width ; run_debug ; Rise       ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; NZ:NZ|inst16                                                                                  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; NZ:NZ|inst18                                                                                  ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst10                                                                               ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst12                                                                               ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst2                                                                                ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst6                                                                                ;
; 0.170  ; 0.354        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst8                                                                                ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst                                                                                 ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst4                                                                                ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst10~1                                                                            ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst12~1                                                                            ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst14~1                                                                            ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst2~1                                                                             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst4~1                                                                             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst6~1                                                                             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst8~1                                                                             ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst~0                                                                              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst~1                                                                              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst~3                                                                              ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RI|inst10                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RI|inst12                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RI|inst14                                                                               ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RI|inst8                                                                                ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst14                                                     ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst2                                                      ;
; 0.180  ; 0.364        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst6                                                      ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst12                                                                              ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst4                                                                               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst                                                                                 ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst                                                                                ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst10                                                                              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst14                                                                              ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst2                                                                               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst6                                                                               ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst8                                                                               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst32                                                                               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst36                                                                               ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst37                                                                               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst34                                                                               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst35                                                                               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst38                                                                               ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst39                                                                               ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst10|clk                                                                                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst12|clk                                                                                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst2|clk                                                                                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst6|clk                                                                                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst8|clk                                                                                  ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; NZ|inst16|clk                                                                                 ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; NZ|inst18|clk                                                                                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; run_debug~input|o                                                                             ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst4|clk                                                                                  ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst|clk                                                                                   ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; RDM|inst10~1|clk                                                                              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; RDM|inst12~1|clk                                                                              ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; RDM|inst14~1|clk                                                                              ;
+--------+--------------+----------------+-----------------+-----------+------------+-----------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; divisorFreq:DF|inst25 ;
; 0.134  ; 0.318        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; divisorFreq:DF|inst25 ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; DF|inst25|clk         ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o        ;
; 0.464  ; 0.680        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; divisorFreq:DF|inst25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i        ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o        ;
; 0.704  ; 0.704        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; DF|inst25|clk         ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst25'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst25 ; Rise       ; divisorFreq:DF|inst26 ;
; 0.287  ; 0.503        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst25 ; Rise       ; divisorFreq:DF|inst26 ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst25 ; Rise       ; divisorFreq:DF|inst26 ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst25 ; Rise       ; DF|inst26|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst25 ; Rise       ; DF|inst25|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst25 ; Rise       ; DF|inst25|q           ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst25 ; Rise       ; DF|inst26|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst26'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst26 ; Rise       ; divisorFreq:DF|inst27 ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst26 ; Rise       ; divisorFreq:DF|inst27 ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst26 ; Rise       ; divisorFreq:DF|inst27 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst26 ; Rise       ; DF|inst27|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst26 ; Rise       ; DF|inst26|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst26 ; Rise       ; DF|inst26|q           ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst26 ; Rise       ; DF|inst27|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst27'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst27 ; Rise       ; divisorFreq:DF|inst28 ;
; 0.217  ; 0.433        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst27 ; Rise       ; divisorFreq:DF|inst28 ;
; 0.381  ; 0.565        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst27 ; Rise       ; divisorFreq:DF|inst28 ;
; 0.457  ; 0.457        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst27 ; Rise       ; DF|inst28|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst27 ; Rise       ; DF|inst27|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst27 ; Rise       ; DF|inst27|q           ;
; 0.541  ; 0.541        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst27 ; Rise       ; DF|inst28|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst28'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst28 ; Rise       ; divisorFreq:DF|inst31 ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst28 ; Rise       ; divisorFreq:DF|inst31 ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst28 ; Rise       ; divisorFreq:DF|inst31 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst28 ; Rise       ; DF|inst31|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst28 ; Rise       ; DF|inst28|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst28 ; Rise       ; DF|inst28|q           ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst28 ; Rise       ; DF|inst31|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst31'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst31 ; Rise       ; divisorFreq:DF|inst32 ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst31 ; Rise       ; divisorFreq:DF|inst32 ;
; 0.310  ; 0.494        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst31 ; Rise       ; divisorFreq:DF|inst32 ;
; 0.470  ; 0.470        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst31 ; Rise       ; DF|inst32|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst31 ; Rise       ; DF|inst31|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst31 ; Rise       ; DF|inst31|q           ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst31 ; Rise       ; DF|inst32|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst32'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst32 ; Rise       ; divisorFreq:DF|inst33 ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst32 ; Rise       ; divisorFreq:DF|inst33 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst32 ; Rise       ; divisorFreq:DF|inst33 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst32 ; Rise       ; DF|inst33|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst32 ; Rise       ; DF|inst32|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst32 ; Rise       ; DF|inst32|q           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst32 ; Rise       ; DF|inst33|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst33'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst33 ; Rise       ; divisorFreq:DF|inst34 ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst33 ; Rise       ; divisorFreq:DF|inst34 ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst33 ; Rise       ; divisorFreq:DF|inst34 ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst33 ; Rise       ; DF|inst34|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst33 ; Rise       ; DF|inst33|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst33 ; Rise       ; DF|inst33|q           ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst33 ; Rise       ; DF|inst34|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst34'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst34 ; Rise       ; divisorFreq:DF|inst38 ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst34 ; Rise       ; divisorFreq:DF|inst38 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst34 ; Rise       ; divisorFreq:DF|inst38 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst34 ; Rise       ; DF|inst38|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst34 ; Rise       ; DF|inst34|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst34 ; Rise       ; DF|inst34|q           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst34 ; Rise       ; DF|inst38|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst38'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst38 ; Rise       ; divisorFreq:DF|inst39 ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst38 ; Rise       ; divisorFreq:DF|inst39 ;
; 0.347  ; 0.531        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst38 ; Rise       ; divisorFreq:DF|inst39 ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst38 ; Rise       ; DF|inst39|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst38 ; Rise       ; DF|inst38|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst38 ; Rise       ; DF|inst38|q           ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst38 ; Rise       ; DF|inst39|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst39'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst39 ; Rise       ; divisorFreq:DF|inst40 ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst39 ; Rise       ; divisorFreq:DF|inst40 ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst39 ; Rise       ; divisorFreq:DF|inst40 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst39 ; Rise       ; DF|inst40|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst39 ; Rise       ; DF|inst39|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst39 ; Rise       ; DF|inst39|q           ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst39 ; Rise       ; DF|inst40|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst40'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst40 ; Rise       ; divisorFreq:DF|inst41 ;
; 0.282  ; 0.498        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst40 ; Rise       ; divisorFreq:DF|inst41 ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst40 ; Rise       ; divisorFreq:DF|inst41 ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst40 ; Rise       ; DF|inst41|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst40 ; Rise       ; DF|inst40|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst40 ; Rise       ; DF|inst40|q           ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst40 ; Rise       ; DF|inst41|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst41'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst41 ; Rise       ; divisorFreq:DF|inst45 ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst41 ; Rise       ; divisorFreq:DF|inst45 ;
; 0.326  ; 0.542        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst41 ; Rise       ; divisorFreq:DF|inst45 ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst41 ; Rise       ; DF|inst45|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst41 ; Rise       ; DF|inst41|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst41 ; Rise       ; DF|inst41|q           ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst41 ; Rise       ; DF|inst45|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst45'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst45 ; Rise       ; divisorFreq:DF|inst46 ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst45 ; Rise       ; divisorFreq:DF|inst46 ;
; 0.313  ; 0.497        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst45 ; Rise       ; divisorFreq:DF|inst46 ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst45 ; Rise       ; DF|inst46|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst45 ; Rise       ; DF|inst45|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst45 ; Rise       ; DF|inst45|q           ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst45 ; Rise       ; DF|inst46|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst46'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst46 ; Rise       ; divisorFreq:DF|inst47 ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst46 ; Rise       ; divisorFreq:DF|inst47 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst46 ; Rise       ; divisorFreq:DF|inst47 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst46 ; Rise       ; DF|inst47|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst46 ; Rise       ; DF|inst46|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst46 ; Rise       ; DF|inst46|q           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst46 ; Rise       ; DF|inst47|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst47'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst47 ; Rise       ; divisorFreq:DF|inst48 ;
; 0.297  ; 0.513        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst47 ; Rise       ; divisorFreq:DF|inst48 ;
; 0.302  ; 0.486        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst47 ; Rise       ; divisorFreq:DF|inst48 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst47 ; Rise       ; DF|inst48|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst47 ; Rise       ; DF|inst47|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst47 ; Rise       ; DF|inst47|q           ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst47 ; Rise       ; DF|inst48|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst48'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst48 ; Rise       ; divisorFreq:DF|inst52 ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst48 ; Rise       ; divisorFreq:DF|inst52 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst48 ; Rise       ; divisorFreq:DF|inst52 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst48 ; Rise       ; DF|inst52|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst48 ; Rise       ; DF|inst48|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst48 ; Rise       ; DF|inst48|q           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst48 ; Rise       ; DF|inst52|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst52'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst52 ; Rise       ; divisorFreq:DF|inst53 ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst52 ; Rise       ; divisorFreq:DF|inst53 ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst52 ; Rise       ; divisorFreq:DF|inst53 ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst52 ; Rise       ; DF|inst53|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst52 ; Rise       ; DF|inst52|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst52 ; Rise       ; DF|inst52|q           ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst52 ; Rise       ; DF|inst53|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst53'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst53 ; Rise       ; divisorFreq:DF|inst54 ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst53 ; Rise       ; divisorFreq:DF|inst54 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst53 ; Rise       ; divisorFreq:DF|inst54 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst53 ; Rise       ; DF|inst54|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst53 ; Rise       ; DF|inst53|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst53 ; Rise       ; DF|inst53|q           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst53 ; Rise       ; DF|inst54|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst54'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst54 ; Rise       ; divisorFreq:DF|inst55 ;
; 0.260  ; 0.476        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst54 ; Rise       ; divisorFreq:DF|inst55 ;
; 0.340  ; 0.524        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst54 ; Rise       ; divisorFreq:DF|inst55 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst54 ; Rise       ; DF|inst54|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst54 ; Rise       ; DF|inst54|q           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst54 ; Rise       ; DF|inst55|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst54 ; Rise       ; DF|inst55|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst55'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst55 ; Rise       ; divisorFreq:DF|inst59 ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst55 ; Rise       ; divisorFreq:DF|inst59 ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst55 ; Rise       ; divisorFreq:DF|inst59 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst55 ; Rise       ; DF|inst59|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst55 ; Rise       ; DF|inst55|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst55 ; Rise       ; DF|inst55|q           ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst55 ; Rise       ; DF|inst59|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst59'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst59 ; Rise       ; divisorFreq:DF|inst60 ;
; 0.290  ; 0.506        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst59 ; Rise       ; divisorFreq:DF|inst60 ;
; 0.309  ; 0.493        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst59 ; Rise       ; divisorFreq:DF|inst60 ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst59 ; Rise       ; DF|inst60|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst59 ; Rise       ; DF|inst59|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst59 ; Rise       ; DF|inst59|q           ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst59 ; Rise       ; DF|inst60|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst60'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst60 ; Rise       ; divisorFreq:DF|inst61 ;
; 0.267  ; 0.451        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst60 ; Rise       ; divisorFreq:DF|inst61 ;
; 0.330  ; 0.546        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst60 ; Rise       ; divisorFreq:DF|inst61 ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst60 ; Rise       ; DF|inst61|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst60 ; Rise       ; DF|inst60|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst60 ; Rise       ; DF|inst60|q           ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst60 ; Rise       ; DF|inst61|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst61'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst61 ; Rise       ; divisorFreq:DF|inst62 ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst61 ; Rise       ; divisorFreq:DF|inst62 ;
; 0.339  ; 0.523        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst61 ; Rise       ; divisorFreq:DF|inst62 ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst61 ; Rise       ; DF|inst62|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst61 ; Rise       ; DF|inst61|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst61 ; Rise       ; DF|inst61|q           ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst61 ; Rise       ; DF|inst62|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst62'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst62 ; Rise       ; divisorFreq:DF|inst64 ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst62 ; Rise       ; divisorFreq:DF|inst64 ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst62 ; Rise       ; divisorFreq:DF|inst64 ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst62 ; Rise       ; DF|inst64|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst62 ; Rise       ; DF|inst62|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst62 ; Rise       ; DF|inst62|q           ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst62 ; Rise       ; DF|inst64|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HLT       ; run_debug  ; 8.805 ; 8.802 ; Rise       ; run_debug       ;
; N         ; run_debug  ; 7.982 ; 7.979 ; Rise       ; run_debug       ;
; Z         ; run_debug  ; 8.512 ; 8.490 ; Rise       ; run_debug       ;
; dispPC1_A ; run_debug  ; 8.116 ; 8.003 ; Rise       ; run_debug       ;
; dispPC1_B ; run_debug  ; 8.411 ; 8.315 ; Rise       ; run_debug       ;
; dispPC1_C ; run_debug  ; 8.566 ; 8.456 ; Rise       ; run_debug       ;
; dispPC1_D ; run_debug  ; 8.423 ; 8.579 ; Rise       ; run_debug       ;
; dispPC1_E ; run_debug  ; 8.355 ; 8.470 ; Rise       ; run_debug       ;
; dispPC1_F ; run_debug  ; 8.591 ; 8.475 ; Rise       ; run_debug       ;
; dispPC1_G ; run_debug  ; 8.307 ; 8.203 ; Rise       ; run_debug       ;
; dispPC_A  ; run_debug  ; 8.332 ; 8.205 ; Rise       ; run_debug       ;
; dispPC_B  ; run_debug  ; 8.367 ; 8.290 ; Rise       ; run_debug       ;
; dispPC_C  ; run_debug  ; 8.281 ; 8.207 ; Rise       ; run_debug       ;
; dispPC_D  ; run_debug  ; 8.285 ; 8.358 ; Rise       ; run_debug       ;
; dispPC_E  ; run_debug  ; 8.289 ; 8.300 ; Rise       ; run_debug       ;
; dispPC_F  ; run_debug  ; 8.342 ; 8.287 ; Rise       ; run_debug       ;
; dispPC_G  ; run_debug  ; 8.541 ; 8.444 ; Rise       ; run_debug       ;
; disp_A    ; run_debug  ; 8.579 ; 8.539 ; Rise       ; run_debug       ;
; disp_A1   ; run_debug  ; 8.914 ; 8.837 ; Rise       ; run_debug       ;
; disp_B    ; run_debug  ; 8.456 ; 8.402 ; Rise       ; run_debug       ;
; disp_B1   ; run_debug  ; 8.939 ; 8.827 ; Rise       ; run_debug       ;
; disp_C    ; run_debug  ; 8.464 ; 8.358 ; Rise       ; run_debug       ;
; disp_C1   ; run_debug  ; 8.945 ; 8.824 ; Rise       ; run_debug       ;
; disp_D    ; run_debug  ; 8.469 ; 8.546 ; Rise       ; run_debug       ;
; disp_D1   ; run_debug  ; 8.808 ; 8.927 ; Rise       ; run_debug       ;
; disp_E    ; run_debug  ; 8.170 ; 8.320 ; Rise       ; run_debug       ;
; disp_E1   ; run_debug  ; 8.817 ; 8.942 ; Rise       ; run_debug       ;
; disp_F    ; run_debug  ; 8.260 ; 8.212 ; Rise       ; run_debug       ;
; disp_F1   ; run_debug  ; 8.817 ; 8.758 ; Rise       ; run_debug       ;
; disp_G    ; run_debug  ; 8.500 ; 8.406 ; Rise       ; run_debug       ;
; disp_G1   ; run_debug  ; 8.657 ; 8.619 ; Rise       ; run_debug       ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HLT       ; run_debug  ; 8.208 ; 8.176 ; Rise       ; run_debug       ;
; N         ; run_debug  ; 7.768 ; 7.764 ; Rise       ; run_debug       ;
; Z         ; run_debug  ; 8.277 ; 8.256 ; Rise       ; run_debug       ;
; dispPC1_A ; run_debug  ; 7.532 ; 7.437 ; Rise       ; run_debug       ;
; dispPC1_B ; run_debug  ; 7.840 ; 7.782 ; Rise       ; run_debug       ;
; dispPC1_C ; run_debug  ; 7.935 ; 7.834 ; Rise       ; run_debug       ;
; dispPC1_D ; run_debug  ; 7.815 ; 7.949 ; Rise       ; run_debug       ;
; dispPC1_E ; run_debug  ; 7.762 ; 7.902 ; Rise       ; run_debug       ;
; dispPC1_F ; run_debug  ; 7.965 ; 7.867 ; Rise       ; run_debug       ;
; dispPC1_G ; run_debug  ; 7.708 ; 7.611 ; Rise       ; run_debug       ;
; dispPC_A  ; run_debug  ; 7.411 ; 7.301 ; Rise       ; run_debug       ;
; dispPC_B  ; run_debug  ; 7.449 ; 7.353 ; Rise       ; run_debug       ;
; dispPC_C  ; run_debug  ; 7.430 ; 7.296 ; Rise       ; run_debug       ;
; dispPC_D  ; run_debug  ; 7.347 ; 7.438 ; Rise       ; run_debug       ;
; dispPC_E  ; run_debug  ; 7.353 ; 7.469 ; Rise       ; run_debug       ;
; dispPC_F  ; run_debug  ; 7.455 ; 7.427 ; Rise       ; run_debug       ;
; dispPC_G  ; run_debug  ; 7.625 ; 7.518 ; Rise       ; run_debug       ;
; disp_A    ; run_debug  ; 7.397 ; 7.334 ; Rise       ; run_debug       ;
; disp_A1   ; run_debug  ; 8.068 ; 8.017 ; Rise       ; run_debug       ;
; disp_B    ; run_debug  ; 7.297 ; 7.182 ; Rise       ; run_debug       ;
; disp_B1   ; run_debug  ; 8.076 ; 8.044 ; Rise       ; run_debug       ;
; disp_C    ; run_debug  ; 7.498 ; 7.395 ; Rise       ; run_debug       ;
; disp_C1   ; run_debug  ; 8.072 ; 8.032 ; Rise       ; run_debug       ;
; disp_D    ; run_debug  ; 7.135 ; 7.212 ; Rise       ; run_debug       ;
; disp_D1   ; run_debug  ; 7.990 ; 8.105 ; Rise       ; run_debug       ;
; disp_E    ; run_debug  ; 7.519 ; 7.527 ; Rise       ; run_debug       ;
; disp_E1   ; run_debug  ; 8.035 ; 8.066 ; Rise       ; run_debug       ;
; disp_F    ; run_debug  ; 7.090 ; 7.102 ; Rise       ; run_debug       ;
; disp_F1   ; run_debug  ; 8.032 ; 7.940 ; Rise       ; run_debug       ;
; disp_G    ; run_debug  ; 7.714 ; 7.641 ; Rise       ; run_debug       ;
; disp_G1   ; run_debug  ; 7.885 ; 7.790 ; Rise       ; run_debug       ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary             ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; run_debug             ; -2.559 ; -64.295       ;
; divisorFreq:DF|inst31 ; 0.238  ; 0.000         ;
; divisorFreq:DF|inst28 ; 0.239  ; 0.000         ;
; divisorFreq:DF|inst45 ; 0.245  ; 0.000         ;
; divisorFreq:DF|inst52 ; 0.245  ; 0.000         ;
; divisorFreq:DF|inst33 ; 0.246  ; 0.000         ;
; divisorFreq:DF|inst59 ; 0.247  ; 0.000         ;
; divisorFreq:DF|inst47 ; 0.252  ; 0.000         ;
; divisorFreq:DF|inst38 ; 0.269  ; 0.000         ;
; divisorFreq:DF|inst61 ; 0.274  ; 0.000         ;
; divisorFreq:DF|inst41 ; 0.311  ; 0.000         ;
; divisorFreq:DF|inst26 ; 0.337  ; 0.000         ;
; divisorFreq:DF|inst55 ; 0.337  ; 0.000         ;
; divisorFreq:DF|inst32 ; 0.353  ; 0.000         ;
; divisorFreq:DF|inst48 ; 0.353  ; 0.000         ;
; divisorFreq:DF|inst34 ; 0.360  ; 0.000         ;
; divisorFreq:DF|inst60 ; 0.360  ; 0.000         ;
; divisorFreq:DF|inst27 ; 0.361  ; 0.000         ;
; divisorFreq:DF|inst46 ; 0.361  ; 0.000         ;
; divisorFreq:DF|inst53 ; 0.361  ; 0.000         ;
; divisorFreq:DF|inst39 ; 0.367  ; 0.000         ;
; divisorFreq:DF|inst54 ; 0.376  ; 0.000         ;
; divisorFreq:DF|inst25 ; 0.379  ; 0.000         ;
; divisorFreq:DF|inst40 ; 0.393  ; 0.000         ;
; clk_in                ; 0.398  ; 0.000         ;
; divisorFreq:DF|inst62 ; 0.626  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary              ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; clk_in                ; -0.166 ; -0.166        ;
; divisorFreq:DF|inst27 ; -0.091 ; -0.091        ;
; divisorFreq:DF|inst40 ; -0.047 ; -0.047        ;
; divisorFreq:DF|inst25 ; -0.028 ; -0.028        ;
; divisorFreq:DF|inst54 ; -0.025 ; -0.025        ;
; divisorFreq:DF|inst39 ; -0.012 ; -0.012        ;
; divisorFreq:DF|inst46 ; -0.006 ; -0.006        ;
; divisorFreq:DF|inst53 ; -0.006 ; -0.006        ;
; divisorFreq:DF|inst34 ; -0.005 ; -0.005        ;
; divisorFreq:DF|inst60 ; -0.005 ; -0.005        ;
; divisorFreq:DF|inst32 ; 0.001  ; 0.000         ;
; divisorFreq:DF|inst48 ; 0.001  ; 0.000         ;
; divisorFreq:DF|inst61 ; 0.003  ; 0.000         ;
; divisorFreq:DF|inst26 ; 0.004  ; 0.000         ;
; divisorFreq:DF|inst55 ; 0.005  ; 0.000         ;
; divisorFreq:DF|inst59 ; 0.006  ; 0.000         ;
; divisorFreq:DF|inst33 ; 0.009  ; 0.000         ;
; divisorFreq:DF|inst45 ; 0.009  ; 0.000         ;
; divisorFreq:DF|inst47 ; 0.009  ; 0.000         ;
; divisorFreq:DF|inst52 ; 0.009  ; 0.000         ;
; divisorFreq:DF|inst31 ; 0.022  ; 0.000         ;
; divisorFreq:DF|inst41 ; 0.027  ; 0.000         ;
; divisorFreq:DF|inst38 ; 0.029  ; 0.000         ;
; divisorFreq:DF|inst28 ; 0.051  ; 0.000         ;
; run_debug             ; 0.139  ; 0.000         ;
; divisorFreq:DF|inst62 ; 0.208  ; 0.000         ;
+-----------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------------+--------+-----------------+
; Clock                 ; Slack  ; End Point TNS   ;
+-----------------------+--------+-----------------+
; run_debug             ; -3.000 ; -54.037         ;
; clk_in                ; -3.000 ; -4.000          ;
; divisorFreq:DF|inst25 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst26 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst27 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst28 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst31 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst32 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst33 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst34 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst38 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst39 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst40 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst41 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst45 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst46 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst47 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst48 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst52 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst53 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst54 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst55 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst59 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst60 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst61 ; -1.000 ; -1.000          ;
; divisorFreq:DF|inst62 ; -1.000 ; -1.000          ;
+-----------------------+--------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'run_debug'                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -2.559 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; -0.035     ; 3.511      ;
; -2.474 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; -0.051     ; 3.410      ;
; -2.327 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; NZ:NZ|inst16     ; run_debug    ; run_debug   ; 1.000        ; -0.035     ; 3.279      ;
; -2.302 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; -0.051     ; 3.238      ;
; -2.300 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; -0.051     ; 3.236      ;
; -2.299 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; -0.051     ; 3.235      ;
; -2.169 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst6   ; run_debug    ; run_debug   ; 1.000        ; -0.035     ; 3.121      ;
; -2.067 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst12  ; run_debug    ; run_debug   ; 1.000        ; -0.033     ; 3.021      ;
; -2.034 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.961      ;
; -1.987 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.914      ;
; -1.984 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 3.103      ;
; -1.969 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; -0.051     ; 2.905      ;
; -1.953 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 3.072      ;
; -1.929 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst2   ; run_debug    ; run_debug   ; 1.000        ; -0.035     ; 2.881      ;
; -1.899 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst4   ; run_debug    ; run_debug   ; 1.000        ; -0.223     ; 2.663      ;
; -1.883 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst8   ; run_debug    ; run_debug   ; 1.000        ; -0.033     ; 2.837      ;
; -1.882 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 3.001      ;
; -1.879 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst10  ; run_debug    ; run_debug   ; 1.000        ; -0.033     ; 2.833      ;
; -1.862 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.789      ;
; -1.860 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.787      ;
; -1.859 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.786      ;
; -1.855 ; Reg8b:RI|inst14                                                                               ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.974      ;
; -1.838 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:AC|inst    ; run_debug    ; run_debug   ; 1.000        ; -0.223     ; 2.602      ;
; -1.830 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; -0.051     ; 2.766      ;
; -1.815 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.742      ;
; -1.813 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.740      ;
; -1.812 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.931      ;
; -1.812 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.739      ;
; -1.810 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.929      ;
; -1.809 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.928      ;
; -1.781 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.900      ;
; -1.779 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.898      ;
; -1.778 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.897      ;
; -1.710 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.829      ;
; -1.709 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst32  ; run_debug    ; run_debug   ; 1.000        ; -0.051     ; 2.645      ;
; -1.708 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.827      ;
; -1.707 ; Reg8b:RI|inst12                                                                               ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.826      ;
; -1.683 ; Reg8b:RI|inst14                                                                               ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.802      ;
; -1.681 ; Reg8b:RI|inst14                                                                               ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.800      ;
; -1.680 ; Reg8b:RI|inst14                                                                               ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.799      ;
; -1.674 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:RI|inst8   ; run_debug    ; run_debug   ; 1.000        ; -0.219     ; 2.442      ;
; -1.657 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.225     ; 2.419      ;
; -1.626 ; temporizador:inst1|contador3b:inst|inst6                                                      ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.131      ; 2.744      ;
; -1.617 ; temporizador:inst1|contador3b:inst|inst14                                                     ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.131      ; 2.735      ;
; -1.600 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.225     ; 2.362      ;
; -1.599 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.225     ; 2.361      ;
; -1.598 ; Reg8b:AC|inst                                                                                 ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.152      ; 2.737      ;
; -1.582 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.225     ; 2.344      ;
; -1.565 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.225     ; 2.327      ;
; -1.564 ; Reg8b:RI|inst12                                                                               ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.148      ; 2.699      ;
; -1.561 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.225     ; 2.323      ;
; -1.526 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:RI|inst14  ; run_debug    ; run_debug   ; 1.000        ; -0.219     ; 2.294      ;
; -1.513 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.440      ;
; -1.511 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.438      ;
; -1.481 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.234     ; 2.234      ;
; -1.481 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.234     ; 2.234      ;
; -1.481 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.234     ; 2.234      ;
; -1.481 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.234     ; 2.234      ;
; -1.481 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.234     ; 2.234      ;
; -1.481 ; NZ:NZ|inst16                                                                                  ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.234     ; 2.234      ;
; -1.469 ; Reg8b:RI|inst8                                                                                ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.148      ; 2.604      ;
; -1.466 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.393      ;
; -1.464 ; NZ:NZ|inst18                                                                                  ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.391      ;
; -1.463 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.582      ;
; -1.461 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.580      ;
; -1.454 ; temporizador:inst1|contador3b:inst|inst6                                                      ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.131      ; 2.572      ;
; -1.452 ; temporizador:inst1|contador3b:inst|inst6                                                      ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.131      ; 2.570      ;
; -1.451 ; temporizador:inst1|contador3b:inst|inst6                                                      ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.131      ; 2.569      ;
; -1.449 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; PC:inst3|inst    ; run_debug    ; run_debug   ; 1.000        ; -0.226     ; 2.210      ;
; -1.448 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:RI|inst10  ; run_debug    ; run_debug   ; 1.000        ; -0.219     ; 2.216      ;
; -1.447 ; temporizador:inst1|contador3b:inst|inst2                                                      ; PC:inst3|inst39  ; run_debug    ; run_debug   ; 1.000        ; 0.131      ; 2.565      ;
; -1.445 ; temporizador:inst1|contador3b:inst|inst14                                                     ; PC:inst3|inst35  ; run_debug    ; run_debug   ; 1.000        ; 0.131      ; 2.563      ;
; -1.443 ; temporizador:inst1|contador3b:inst|inst14                                                     ; PC:inst3|inst38  ; run_debug    ; run_debug   ; 1.000        ; 0.131      ; 2.561      ;
; -1.442 ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; Reg8b:RI|inst12  ; run_debug    ; run_debug   ; 1.000        ; -0.219     ; 2.210      ;
; -1.442 ; temporizador:inst1|contador3b:inst|inst6                                                      ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.147      ; 2.576      ;
; -1.442 ; temporizador:inst1|contador3b:inst|inst14                                                     ; PC:inst3|inst34  ; run_debug    ; run_debug   ; 1.000        ; 0.131      ; 2.560      ;
; -1.434 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.234     ; 2.187      ;
; -1.434 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.234     ; 2.187      ;
; -1.434 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.234     ; 2.187      ;
; -1.434 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.234     ; 2.187      ;
; -1.434 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.234     ; 2.187      ;
; -1.434 ; NZ:NZ|inst18                                                                                  ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.234     ; 2.187      ;
; -1.432 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst36  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.551      ;
; -1.431 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.042     ; 2.376      ;
; -1.431 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.042     ; 2.376      ;
; -1.431 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.042     ; 2.376      ;
; -1.431 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.042     ; 2.376      ;
; -1.431 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.042     ; 2.376      ;
; -1.431 ; Reg8b:RI|inst8                                                                                ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.042     ; 2.376      ;
; -1.430 ; Reg8b:RI|inst10                                                                               ; PC:inst3|inst37  ; run_debug    ; run_debug   ; 1.000        ; 0.132      ; 2.549      ;
; -1.408 ; Reg8b:RDM|inst~3                                                                              ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.147      ; 2.542      ;
; -1.405 ; Reg8b:RI|inst10                                                                               ; NZ:NZ|inst18     ; run_debug    ; run_debug   ; 1.000        ; 0.148      ; 2.540      ;
; -1.400 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst6  ; run_debug    ; run_debug   ; 1.000        ; -0.042     ; 2.345      ;
; -1.400 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst14 ; run_debug    ; run_debug   ; 1.000        ; -0.042     ; 2.345      ;
; -1.400 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst10 ; run_debug    ; run_debug   ; 1.000        ; -0.042     ; 2.345      ;
; -1.400 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst8  ; run_debug    ; run_debug   ; 1.000        ; -0.042     ; 2.345      ;
; -1.400 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst2  ; run_debug    ; run_debug   ; 1.000        ; -0.042     ; 2.345      ;
; -1.400 ; Reg8b:RI|inst10                                                                               ; Reg8b:REM|inst   ; run_debug    ; run_debug   ; 1.000        ; -0.042     ; 2.345      ;
; -1.399 ; Reg8b:RI|inst8                                                                                ; PC:inst3|inst    ; run_debug    ; run_debug   ; 1.000        ; -0.043     ; 2.343      ;
; -1.381 ; NZ:NZ|inst16                                                                                  ; PC:inst3|inst32  ; run_debug    ; run_debug   ; 1.000        ; -0.060     ; 2.308      ;
+--------+-----------------------------------------------------------------------------------------------+------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst31'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.238 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; 0.500        ; 0.468      ; 0.842      ;
; 0.742 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; 1.000        ; 0.468      ; 0.838      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst28'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.239 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; 0.500        ; 0.416      ; 0.789      ;
; 0.779 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; 1.000        ; 0.416      ; 0.749      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst45'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.245 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; 0.500        ; 0.479      ; 0.846      ;
; 0.751 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; 1.000        ; 0.479      ; 0.840      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst52'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.245 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; 0.500        ; 0.479      ; 0.846      ;
; 0.751 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; 1.000        ; 0.479      ; 0.840      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst33'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.246 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; 0.500        ; 0.479      ; 0.845      ;
; 0.752 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; 1.000        ; 0.479      ; 0.839      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst59'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.247 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; 0.500        ; 0.481      ; 0.846      ;
; 0.753 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; 1.000        ; 0.481      ; 0.840      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst47'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.252 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; 0.500        ; 0.482      ; 0.842      ;
; 0.756 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; 1.000        ; 0.482      ; 0.838      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst38'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.269 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; 0.500        ; 0.596      ; 0.939      ;
; 0.768 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; 1.000        ; 0.596      ; 0.940      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst61'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.274 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; 0.500        ; 0.681      ; 1.019      ;
; 0.792 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; 1.000        ; 0.681      ; 1.001      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst41'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.311 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; 0.500        ; 0.416      ; 0.717      ;
; 0.833 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; 1.000        ; 0.416      ; 0.695      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst26'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.337 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; 0.500        ; 0.415      ; 0.690      ;
; 0.870 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; 1.000        ; 0.415      ; 0.657      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst55'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.337 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; 0.500        ; 0.415      ; 0.690      ;
; 0.869 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; 1.000        ; 0.415      ; 0.658      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst32'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.353 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; 0.500        ; 0.409      ; 0.668      ;
; 0.872 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; 1.000        ; 0.409      ; 0.649      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst48'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.353 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; 0.500        ; 0.409      ; 0.668      ;
; 0.872 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; 1.000        ; 0.409      ; 0.649      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst34'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.360 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; 0.500        ; 0.409      ; 0.661      ;
; 0.877 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; 1.000        ; 0.409      ; 0.644      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst60'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.360 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; 0.500        ; 0.409      ; 0.661      ;
; 0.877 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; 1.000        ; 0.409      ; 0.644      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst27'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.361 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; 0.500        ; 0.961      ; 1.212      ;
; 0.857 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; 1.000        ; 0.961      ; 1.216      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst46'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.361 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; 0.500        ; 0.409      ; 0.660      ;
; 0.879 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; 1.000        ; 0.409      ; 0.642      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst53'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.361 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; 0.500        ; 0.409      ; 0.660      ;
; 0.879 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; 1.000        ; 0.409      ; 0.642      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst39'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.367 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; 0.500        ; 0.416      ; 0.661      ;
; 0.884 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; 1.000        ; 0.416      ; 0.644      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst54'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.376 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; 0.500        ; 0.563      ; 0.799      ;
; 0.873 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; 1.000        ; 0.563      ; 0.802      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst25'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.379 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; 0.500        ; 0.589      ; 0.822      ;
; 0.887 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; 1.000        ; 0.589      ; 0.814      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst40'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.393 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; 0.500        ; 0.630      ; 0.849      ;
; 0.890 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; 1.000        ; 0.630      ; 0.852      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in'                                                                                                 ;
+-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; 0.398 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; clk_in      ; 0.500        ; 1.383      ; 1.577      ;
; 0.930 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; clk_in      ; 1.000        ; 1.383      ; 1.545      ;
+-------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'divisorFreq:DF|inst62'                                                                                            ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.626 ; divisorFreq:DF|inst64 ; divisorFreq:DF|inst64 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; 1.000        ; -0.022     ; 0.359      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in'                                                                                                   ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+
; -0.166 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; clk_in      ; 0.000        ; 1.434      ; 1.477      ;
; 0.371  ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; divisorFreq:DF|inst25 ; clk_in      ; -0.500       ; 1.434      ; 1.514      ;
+--------+-----------------------+-----------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst27'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.091 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; 0.000        ; 1.012      ; 1.110      ;
; 0.427  ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; -0.500       ; 1.012      ; 1.128      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst40'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.047 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; 0.000        ; 0.667      ; 0.809      ;
; 0.458  ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; -0.500       ; 0.667      ; 0.814      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst25'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.028 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; 0.000        ; 0.624      ; 0.785      ;
; 0.479  ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; -0.500       ; 0.624      ; 0.792      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst54'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.025 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; 0.000        ; 0.597      ; 0.761      ;
; 0.480  ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; -0.500       ; 0.597      ; 0.766      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst39'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.012 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; 0.000        ; 0.444      ; 0.621      ;
; 0.505  ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; -0.500       ; 0.444      ; 0.638      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst46'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.006 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; 0.000        ; 0.437      ; 0.620      ;
; 0.511  ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; -0.500       ; 0.437      ; 0.637      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst53'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.006 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; 0.000        ; 0.437      ; 0.620      ;
; 0.511  ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; -0.500       ; 0.437      ; 0.637      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst34'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.005 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; 0.000        ; 0.437      ; 0.621      ;
; 0.512  ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; -0.500       ; 0.437      ; 0.638      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst60'                                                                                              ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.005 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; 0.000        ; 0.437      ; 0.621      ;
; 0.512  ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; -0.500       ; 0.437      ; 0.638      ;
+--------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst32'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.001 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; 0.000        ; 0.437      ; 0.627      ;
; 0.518 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; -0.500       ; 0.437      ; 0.644      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst48'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.001 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; 0.000        ; 0.437      ; 0.627      ;
; 0.518 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; -0.500       ; 0.437      ; 0.644      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst61'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.003 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; 0.000        ; 0.720      ; 0.912      ;
; 0.528 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; -0.500       ; 0.720      ; 0.937      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst26'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.004 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; 0.000        ; 0.443      ; 0.636      ;
; 0.534 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; -0.500       ; 0.443      ; 0.666      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst55'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.005 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; 0.000        ; 0.443      ; 0.637      ;
; 0.534 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; -0.500       ; 0.443      ; 0.666      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst59'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.006 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; 0.000        ; 0.512      ; 0.707      ;
; 0.534 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; -0.500       ; 0.512      ; 0.735      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst33'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.009 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; 0.000        ; 0.509      ; 0.707      ;
; 0.537 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; -0.500       ; 0.509      ; 0.735      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst45'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.009 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; 0.000        ; 0.509      ; 0.707      ;
; 0.537 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; -0.500       ; 0.509      ; 0.735      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst47'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.009 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; 0.000        ; 0.512      ; 0.710      ;
; 0.531 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; -0.500       ; 0.512      ; 0.732      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst52'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.009 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; 0.000        ; 0.509      ; 0.707      ;
; 0.537 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; -0.500       ; 0.509      ; 0.735      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst31'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.022 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; 0.000        ; 0.499      ; 0.710      ;
; 0.544 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; -0.500       ; 0.499      ; 0.732      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst41'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.027 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; 0.000        ; 0.444      ; 0.660      ;
; 0.555 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; -0.500       ; 0.444      ; 0.688      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst38'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.029 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; 0.000        ; 0.632      ; 0.850      ;
; 0.545 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; -0.500       ; 0.632      ; 0.866      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst28'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.051 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; 0.000        ; 0.444      ; 0.684      ;
; 0.579 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; -0.500       ; 0.444      ; 0.712      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'run_debug'                                                                                                                                                                                  ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.139 ; Reg8b:REM|inst2                           ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.225      ; 0.468      ;
; 0.141 ; Reg8b:REM|inst10                          ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.225      ; 0.470      ;
; 0.144 ; Reg8b:REM|inst6                           ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.225      ; 0.473      ;
; 0.144 ; Reg8b:REM|inst14                          ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.225      ; 0.473      ;
; 0.153 ; Reg8b:REM|inst8                           ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.225      ; 0.482      ;
; 0.179 ; PC:inst3|inst37                           ; PC:inst3|inst37                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; PC:inst3|inst36                           ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; PC:inst3|inst32                           ; PC:inst3|inst32                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.044      ; 0.307      ;
; 0.180 ; PC:inst3|inst34                           ; PC:inst3|inst34                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; PC:inst3|inst39                           ; PC:inst3|inst39                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; PC:inst3|inst35                           ; PC:inst3|inst35                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; PC:inst3|inst38                           ; PC:inst3|inst38                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; temporizador:inst1|contador3b:inst|inst6  ; temporizador:inst1|contador3b:inst|inst6                                                      ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; temporizador:inst1|contador3b:inst|inst14 ; temporizador:inst1|contador3b:inst|inst14                                                     ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Reg8b:RDM|inst~1                          ; Reg8b:RDM|inst~1                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Reg8b:RDM|inst2~1                         ; Reg8b:RDM|inst2~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Reg8b:RDM|inst4~1                         ; Reg8b:RDM|inst4~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Reg8b:RDM|inst6~1                         ; Reg8b:RDM|inst6~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Reg8b:RDM|inst8~1                         ; Reg8b:RDM|inst8~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; PC:inst3|inst                             ; PC:inst3|inst                                                                                 ; run_debug    ; run_debug   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Reg8b:RDM|inst10~1                        ; Reg8b:RDM|inst10~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Reg8b:RDM|inst14~1                        ; Reg8b:RDM|inst14~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; Reg8b:RDM|inst12~1                        ; Reg8b:RDM|inst12~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; temporizador:inst1|contador3b:inst|inst2  ; temporizador:inst1|contador3b:inst|inst2                                                      ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.314      ;
; 0.212 ; temporizador:inst1|contador3b:inst|inst2  ; temporizador:inst1|contador3b:inst|inst6                                                      ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.333      ;
; 0.250 ; Reg8b:RDM|inst4~1                         ; Reg8b:REM|inst4                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.219      ; 0.553      ;
; 0.257 ; Reg8b:RDM|inst12~1                        ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.233      ; 0.574      ;
; 0.275 ; Reg8b:RDM|inst10~1                        ; Reg8b:AC|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.233      ; 0.592      ;
; 0.278 ; Reg8b:REM|inst                            ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.225      ; 0.607      ;
; 0.322 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst6~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.443      ;
; 0.323 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst~1                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.444      ;
; 0.323 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst2~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.444      ;
; 0.324 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst4~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.445      ;
; 0.327 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst8~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.448      ;
; 0.328 ; Reg8b:REM|inst4                           ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.046      ; 0.478      ;
; 0.340 ; Reg8b:REM|inst12                          ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ; run_debug    ; run_debug   ; 0.000        ; 0.046      ; 0.490      ;
; 0.345 ; Reg8b:RDM|inst14~1                        ; NZ:NZ|inst16                                                                                  ; run_debug    ; run_debug   ; 0.000        ; 0.231      ; 0.660      ;
; 0.363 ; temporizador:inst1|contador3b:inst|inst6  ; Reg8b:RDM|inst~3                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.484      ;
; 0.371 ; Reg8b:RDM|inst12~1                        ; Reg8b:REM|inst12                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.219      ; 0.674      ;
; 0.376 ; PC:inst3|inst                             ; PC:inst3|inst32                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.219      ; 0.679      ;
; 0.379 ; temporizador:inst1|contador3b:inst|inst2  ; temporizador:inst1|contador3b:inst|inst14                                                     ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.500      ;
; 0.388 ; Reg8b:RDM|inst~0                          ; Reg8b:REM|inst4                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.219      ; 0.691      ;
; 0.391 ; Reg8b:RDM|inst2~1                         ; PC:inst3|inst32                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.215      ; 0.690      ;
; 0.394 ; Reg8b:RDM|inst12~1                        ; PC:inst3|inst38                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.214      ; 0.692      ;
; 0.397 ; Reg8b:RDM|inst10~1                        ; PC:inst3|inst35                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.214      ; 0.695      ;
; 0.397 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst12~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.036      ; 0.517      ;
; 0.398 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst10~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.036      ; 0.518      ;
; 0.398 ; Reg8b:RDM|inst~0                          ; Reg8b:RDM|inst14~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.036      ; 0.518      ;
; 0.404 ; Reg8b:RDM|inst4~1                         ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.215      ; 0.703      ;
; 0.405 ; Reg8b:RDM|inst14~1                        ; PC:inst3|inst39                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.214      ; 0.703      ;
; 0.406 ; temporizador:inst1|contador3b:inst|inst14 ; Reg8b:RDM|inst~3                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.527      ;
; 0.411 ; temporizador:inst1|contador3b:inst|inst2  ; Reg8b:RDM|inst~3                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.532      ;
; 0.419 ; Reg8b:RDM|inst6~1                         ; Reg8b:AC|inst6                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.231      ; 0.734      ;
; 0.436 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst8~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.034      ; 0.554      ;
; 0.440 ; temporizador:inst1|contador3b:inst|inst6  ; temporizador:inst1|contador3b:inst|inst14                                                     ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.561      ;
; 0.455 ; Reg8b:AC|inst12                           ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.044      ; 0.583      ;
; 0.456 ; Reg8b:AC|inst10                           ; Reg8b:AC|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.044      ; 0.584      ;
; 0.460 ; Reg8b:AC|inst8                            ; Reg8b:AC|inst8                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.044      ; 0.588      ;
; 0.463 ; Reg8b:RDM|inst8~1                         ; PC:inst3|inst34                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.214      ; 0.761      ;
; 0.467 ; Reg8b:RDM|inst~0                          ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.233      ; 0.784      ;
; 0.486 ; Reg8b:RDM|inst~0                          ; Reg8b:AC|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.233      ; 0.803      ;
; 0.488 ; PC:inst3|inst36                           ; Reg8b:REM|inst4                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.048      ; 0.620      ;
; 0.490 ; Reg8b:RDM|inst6~1                         ; PC:inst3|inst37                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.215      ; 0.789      ;
; 0.504 ; Reg8b:RDM|inst14~1                        ; NZ:NZ|inst18                                                                                  ; run_debug    ; run_debug   ; 0.000        ; 0.231      ; 0.819      ;
; 0.507 ; Reg8b:RDM|inst8~1                         ; Reg8b:AC|inst8                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.233      ; 0.824      ;
; 0.519 ; PC:inst3|inst32                           ; Reg8b:REM|inst2                                                                               ; run_debug    ; run_debug   ; 0.000        ; -0.138     ; 0.465      ;
; 0.528 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst32                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.215      ; 0.827      ;
; 0.537 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst10~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.033      ; 0.654      ;
; 0.538 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst14~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.033      ; 0.655      ;
; 0.538 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst12~1                                                                            ; run_debug    ; run_debug   ; 0.000        ; 0.033      ; 0.655      ;
; 0.542 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.215      ; 0.841      ;
; 0.549 ; Reg8b:RDM|inst10~1                        ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.233      ; 0.866      ;
; 0.551 ; Reg8b:AC|inst6                            ; Reg8b:AC|inst6                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.044      ; 0.679      ;
; 0.552 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst~1                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.034      ; 0.670      ;
; 0.552 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst2~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.034      ; 0.670      ;
; 0.552 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst4~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.034      ; 0.670      ;
; 0.554 ; Reg8b:RDM|inst~3                          ; Reg8b:RDM|inst6~1                                                                             ; run_debug    ; run_debug   ; 0.000        ; 0.034      ; 0.672      ;
; 0.555 ; Reg8b:RDM|inst~0                          ; Reg8b:AC|inst6                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.231      ; 0.870      ;
; 0.556 ; Reg8b:RDM|inst~0                          ; NZ:NZ|inst16                                                                                  ; run_debug    ; run_debug   ; 0.000        ; 0.231      ; 0.871      ;
; 0.568 ; PC:inst3|inst35                           ; PC:inst3|inst38                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.043      ; 0.695      ;
; 0.568 ; PC:inst3|inst32                           ; PC:inst3|inst37                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.044      ; 0.696      ;
; 0.570 ; PC:inst3|inst32                           ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.044      ; 0.698      ;
; 0.575 ; PC:inst3|inst37                           ; Reg8b:REM|inst6                                                                               ; run_debug    ; run_debug   ; 0.000        ; -0.138     ; 0.521      ;
; 0.580 ; Reg8b:RDM|inst12~1                        ; Reg8b:RI|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.039      ; 0.703      ;
; 0.581 ; Reg8b:RDM|inst2~1                         ; Reg8b:AC|inst2                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.231      ; 0.896      ;
; 0.581 ; Reg8b:RDM|inst~1                          ; PC:inst3|inst                                                                                 ; run_debug    ; run_debug   ; 0.000        ; 0.032      ; 0.697      ;
; 0.581 ; Reg8b:RDM|inst~0                          ; Reg8b:REM|inst12                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.219      ; 0.884      ;
; 0.585 ; Reg8b:RDM|inst10~1                        ; Reg8b:RI|inst10                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.039      ; 0.708      ;
; 0.589 ; temporizador:inst1|contador3b:inst|inst14 ; temporizador:inst1|contador3b:inst|inst6                                                      ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.710      ;
; 0.592 ; Reg8b:AC|inst4                            ; Reg8b:AC|inst4                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.036      ; 0.712      ;
; 0.595 ; Reg8b:RDM|inst8~1                         ; Reg8b:REM|inst8                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.033      ; 0.712      ;
; 0.604 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst38                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.214      ; 0.902      ;
; 0.604 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst34                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.214      ; 0.902      ;
; 0.608 ; Reg8b:RDM|inst~3                          ; Reg8b:AC|inst12                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.230      ; 0.922      ;
; 0.608 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst35                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.214      ; 0.906      ;
; 0.612 ; PC:inst3|inst38                           ; Reg8b:REM|inst12                                                                              ; run_debug    ; run_debug   ; 0.000        ; 0.048      ; 0.744      ;
; 0.616 ; Reg8b:RDM|inst~3                          ; Reg8b:REM|inst4                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.216      ; 0.916      ;
; 0.616 ; Reg8b:RDM|inst~0                          ; PC:inst3|inst39                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.214      ; 0.914      ;
; 0.618 ; PC:inst3|inst                             ; Reg8b:REM|inst                                                                                ; run_debug    ; run_debug   ; 0.000        ; 0.037      ; 0.739      ;
; 0.622 ; PC:inst3|inst                             ; PC:inst3|inst36                                                                               ; run_debug    ; run_debug   ; 0.000        ; 0.219      ; 0.925      ;
+-------+-------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'divisorFreq:DF|inst62'                                                                                             ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.208 ; divisorFreq:DF|inst64 ; divisorFreq:DF|inst64 ; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; 0.000        ; 0.022      ; 0.314      ;
+-------+-----------------------+-----------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'run_debug'                                                                                                                             ;
+--------+--------------+----------------+-----------------+-----------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock     ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+-----------------+-----------+------------+-----------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; run_debug ; Rise       ; run_debug                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; NZ:NZ|inst16                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; NZ:NZ|inst18                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst32                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst34                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst35                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst36                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst37                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst38                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; PC:inst3|inst39                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst10                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst12                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst2                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst4                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst6                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:AC|inst8                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst10~1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst12~1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst14~1                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst2~1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst4~1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst6~1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst8~1                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst~0                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst~1                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RDM|inst~3                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst10                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst12                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst14                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst2                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst4                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst6                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:REM|inst8                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RI|inst10                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RI|inst12                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RI|inst14                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; Reg8b:RI|inst8                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst14                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst2                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst6                                                      ;
; -0.235 ; -0.005       ; 0.230          ; Low Pulse Width ; run_debug ; Rise       ; ROM:inst2|altsyncram:Mux7_rtl_0|altsyncram_8hv:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.202 ; -0.018       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; NZ:NZ|inst16                                                                                  ;
; -0.202 ; -0.018       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; NZ:NZ|inst18                                                                                  ;
; -0.202 ; -0.018       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst10                                                                               ;
; -0.202 ; -0.018       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst12                                                                               ;
; -0.202 ; -0.018       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst2                                                                                ;
; -0.202 ; -0.018       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst6                                                                                ;
; -0.202 ; -0.018       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst8                                                                                ;
; -0.190 ; -0.006       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst12                                                                              ;
; -0.190 ; -0.006       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst4                                                                               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst32                                                                               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst34                                                                               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst35                                                                               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst36                                                                               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst37                                                                               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst38                                                                               ;
; -0.187 ; -0.003       ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst39                                                                               ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst                                                                                 ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:AC|inst4                                                                                ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst10~1                                                                            ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst12~1                                                                            ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst14~1                                                                            ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst2~1                                                                             ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst4~1                                                                             ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst6~1                                                                             ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst8~1                                                                             ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst~0                                                                              ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst~1                                                                              ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RI|inst10                                                                               ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RI|inst12                                                                               ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RI|inst14                                                                               ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RI|inst8                                                                                ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst14                                                     ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst2                                                      ;
; -0.173 ; 0.011        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; temporizador:inst1|contador3b:inst|inst6                                                      ;
; -0.172 ; 0.012        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:RDM|inst~3                                                                              ;
; -0.170 ; 0.014        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; PC:inst3|inst                                                                                 ;
; -0.170 ; 0.014        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst                                                                                ;
; -0.170 ; 0.014        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst10                                                                              ;
; -0.170 ; 0.014        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst14                                                                              ;
; -0.170 ; 0.014        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst2                                                                               ;
; -0.170 ; 0.014        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst6                                                                               ;
; -0.170 ; 0.014        ; 0.184          ; Low Pulse Width ; run_debug ; Rise       ; Reg8b:REM|inst8                                                                               ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst10|clk                                                                                 ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst12|clk                                                                                 ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst2|clk                                                                                  ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst6|clk                                                                                  ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; AC|inst8|clk                                                                                  ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; NZ|inst16|clk                                                                                 ;
; -0.022 ; -0.022       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; NZ|inst18|clk                                                                                 ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; REM|inst12|clk                                                                                ;
; -0.010 ; -0.010       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; REM|inst4|clk                                                                                 ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; inst3|inst32|clk                                                                              ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; inst3|inst34|clk                                                                              ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; inst3|inst35|clk                                                                              ;
; -0.007 ; -0.007       ; 0.000          ; Low Pulse Width ; run_debug ; Rise       ; inst3|inst36|clk                                                                              ;
+--------+--------------+----------------+-----------------+-----------+------------+-----------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in'                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in ; Rise       ; clk_in                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in ; Rise       ; divisorFreq:DF|inst25 ;
; 0.008  ; 0.192        ; 0.184          ; Low Pulse Width  ; clk_in ; Rise       ; divisorFreq:DF|inst25 ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|o        ;
; 0.186  ; 0.186        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; DF|inst25|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|i        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~input|i        ;
; 0.590  ; 0.806        ; 0.216          ; High Pulse Width ; clk_in ; Rise       ; divisorFreq:DF|inst25 ;
; 0.810  ; 0.810        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; DF|inst25|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~input|o        ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst25'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst25 ; Rise       ; divisorFreq:DF|inst26 ;
; 0.262  ; 0.446        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst25 ; Rise       ; divisorFreq:DF|inst26 ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst25 ; Rise       ; divisorFreq:DF|inst26 ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst25 ; Rise       ; DF|inst26|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst25 ; Rise       ; DF|inst25|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst25 ; Rise       ; DF|inst25|q           ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst25 ; Rise       ; DF|inst26|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst26'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst26 ; Rise       ; divisorFreq:DF|inst27 ;
; 0.279  ; 0.463        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst26 ; Rise       ; divisorFreq:DF|inst27 ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst26 ; Rise       ; divisorFreq:DF|inst27 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst26 ; Rise       ; DF|inst27|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst26 ; Rise       ; DF|inst26|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst26 ; Rise       ; DF|inst26|q           ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst26 ; Rise       ; DF|inst27|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst27'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst27 ; Rise       ; divisorFreq:DF|inst28 ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst27 ; Rise       ; divisorFreq:DF|inst28 ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst27 ; Rise       ; divisorFreq:DF|inst28 ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst27 ; Rise       ; DF|inst28|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst27 ; Rise       ; DF|inst27|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst27 ; Rise       ; DF|inst27|q           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst27 ; Rise       ; DF|inst28|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst28'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst28 ; Rise       ; divisorFreq:DF|inst31 ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst28 ; Rise       ; divisorFreq:DF|inst31 ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst28 ; Rise       ; divisorFreq:DF|inst31 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst28 ; Rise       ; DF|inst31|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst28 ; Rise       ; DF|inst28|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst28 ; Rise       ; DF|inst28|q           ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst28 ; Rise       ; DF|inst31|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst31'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst31 ; Rise       ; divisorFreq:DF|inst32 ;
; 0.282  ; 0.466        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst31 ; Rise       ; divisorFreq:DF|inst32 ;
; 0.315  ; 0.531        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst31 ; Rise       ; divisorFreq:DF|inst32 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst31 ; Rise       ; DF|inst32|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst31 ; Rise       ; DF|inst31|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst31 ; Rise       ; DF|inst31|q           ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst31 ; Rise       ; DF|inst32|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst32'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst32 ; Rise       ; divisorFreq:DF|inst33 ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst32 ; Rise       ; divisorFreq:DF|inst33 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst32 ; Rise       ; divisorFreq:DF|inst33 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst32 ; Rise       ; DF|inst33|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst32 ; Rise       ; DF|inst32|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst32 ; Rise       ; DF|inst32|q           ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst32 ; Rise       ; DF|inst33|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst33'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst33 ; Rise       ; divisorFreq:DF|inst34 ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst33 ; Rise       ; divisorFreq:DF|inst34 ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst33 ; Rise       ; divisorFreq:DF|inst34 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst33 ; Rise       ; DF|inst34|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst33 ; Rise       ; DF|inst33|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst33 ; Rise       ; DF|inst33|q           ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst33 ; Rise       ; DF|inst34|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst34'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst34 ; Rise       ; divisorFreq:DF|inst38 ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst34 ; Rise       ; divisorFreq:DF|inst38 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst34 ; Rise       ; divisorFreq:DF|inst38 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst34 ; Rise       ; DF|inst38|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst34 ; Rise       ; DF|inst34|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst34 ; Rise       ; DF|inst34|q           ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst34 ; Rise       ; DF|inst38|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst38'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst38 ; Rise       ; divisorFreq:DF|inst39 ;
; 0.268  ; 0.452        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst38 ; Rise       ; divisorFreq:DF|inst39 ;
; 0.329  ; 0.545        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst38 ; Rise       ; divisorFreq:DF|inst39 ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst38 ; Rise       ; DF|inst39|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst38 ; Rise       ; DF|inst38|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst38 ; Rise       ; DF|inst38|q           ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst38 ; Rise       ; DF|inst39|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst39'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst39 ; Rise       ; divisorFreq:DF|inst40 ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst39 ; Rise       ; divisorFreq:DF|inst40 ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst39 ; Rise       ; divisorFreq:DF|inst40 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst39 ; Rise       ; DF|inst40|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst39 ; Rise       ; DF|inst39|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst39 ; Rise       ; DF|inst39|q           ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst39 ; Rise       ; DF|inst40|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst40'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst40 ; Rise       ; divisorFreq:DF|inst41 ;
; 0.265  ; 0.449        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst40 ; Rise       ; divisorFreq:DF|inst41 ;
; 0.331  ; 0.547        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst40 ; Rise       ; divisorFreq:DF|inst41 ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst40 ; Rise       ; DF|inst41|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst40 ; Rise       ; DF|inst40|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst40 ; Rise       ; DF|inst40|q           ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst40 ; Rise       ; DF|inst41|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst41'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst41 ; Rise       ; divisorFreq:DF|inst45 ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst41 ; Rise       ; divisorFreq:DF|inst45 ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst41 ; Rise       ; divisorFreq:DF|inst45 ;
; 0.455  ; 0.455        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst41 ; Rise       ; DF|inst45|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst41 ; Rise       ; DF|inst41|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst41 ; Rise       ; DF|inst41|q           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst41 ; Rise       ; DF|inst45|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst45'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst45 ; Rise       ; divisorFreq:DF|inst46 ;
; 0.277  ; 0.461        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst45 ; Rise       ; divisorFreq:DF|inst46 ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst45 ; Rise       ; divisorFreq:DF|inst46 ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst45 ; Rise       ; DF|inst46|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst45 ; Rise       ; DF|inst45|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst45 ; Rise       ; DF|inst45|q           ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst45 ; Rise       ; DF|inst46|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst46'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst46 ; Rise       ; divisorFreq:DF|inst47 ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst46 ; Rise       ; divisorFreq:DF|inst47 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst46 ; Rise       ; divisorFreq:DF|inst47 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst46 ; Rise       ; DF|inst47|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst46 ; Rise       ; DF|inst46|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst46 ; Rise       ; DF|inst46|q           ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst46 ; Rise       ; DF|inst47|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst47'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst47 ; Rise       ; divisorFreq:DF|inst48 ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst47 ; Rise       ; divisorFreq:DF|inst48 ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst47 ; Rise       ; divisorFreq:DF|inst48 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst47 ; Rise       ; DF|inst48|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst47 ; Rise       ; DF|inst47|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst47 ; Rise       ; DF|inst47|q           ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst47 ; Rise       ; DF|inst48|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst48'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst48 ; Rise       ; divisorFreq:DF|inst52 ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst48 ; Rise       ; divisorFreq:DF|inst52 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst48 ; Rise       ; divisorFreq:DF|inst52 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst48 ; Rise       ; DF|inst52|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst48 ; Rise       ; DF|inst48|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst48 ; Rise       ; DF|inst48|q           ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst48 ; Rise       ; DF|inst52|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst52'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst52 ; Rise       ; divisorFreq:DF|inst53 ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst52 ; Rise       ; divisorFreq:DF|inst53 ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst52 ; Rise       ; divisorFreq:DF|inst53 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst52 ; Rise       ; DF|inst53|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst52 ; Rise       ; DF|inst52|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst52 ; Rise       ; DF|inst52|q           ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst52 ; Rise       ; DF|inst53|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst53'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst53 ; Rise       ; divisorFreq:DF|inst54 ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst53 ; Rise       ; divisorFreq:DF|inst54 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst53 ; Rise       ; divisorFreq:DF|inst54 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst53 ; Rise       ; DF|inst54|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst53 ; Rise       ; DF|inst53|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst53 ; Rise       ; DF|inst53|q           ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst53 ; Rise       ; DF|inst54|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst54'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst54 ; Rise       ; divisorFreq:DF|inst55 ;
; 0.273  ; 0.457        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst54 ; Rise       ; divisorFreq:DF|inst55 ;
; 0.323  ; 0.539        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst54 ; Rise       ; divisorFreq:DF|inst55 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst54 ; Rise       ; DF|inst55|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst54 ; Rise       ; DF|inst54|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst54 ; Rise       ; DF|inst54|q           ;
; 0.545  ; 0.545        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst54 ; Rise       ; DF|inst55|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst55'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst55 ; Rise       ; divisorFreq:DF|inst59 ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst55 ; Rise       ; divisorFreq:DF|inst59 ;
; 0.318  ; 0.534        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst55 ; Rise       ; divisorFreq:DF|inst59 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst55 ; Rise       ; DF|inst59|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst55 ; Rise       ; DF|inst55|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst55 ; Rise       ; DF|inst55|q           ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst55 ; Rise       ; DF|inst59|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst59'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst59 ; Rise       ; divisorFreq:DF|inst60 ;
; 0.274  ; 0.458        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst59 ; Rise       ; divisorFreq:DF|inst60 ;
; 0.322  ; 0.538        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst59 ; Rise       ; divisorFreq:DF|inst60 ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst59 ; Rise       ; DF|inst60|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst59 ; Rise       ; DF|inst59|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst59 ; Rise       ; DF|inst59|q           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst59 ; Rise       ; DF|inst60|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst60'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst60 ; Rise       ; divisorFreq:DF|inst61 ;
; 0.272  ; 0.456        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst60 ; Rise       ; divisorFreq:DF|inst61 ;
; 0.324  ; 0.540        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst60 ; Rise       ; divisorFreq:DF|inst61 ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst60 ; Rise       ; DF|inst61|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst60 ; Rise       ; DF|inst60|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst60 ; Rise       ; DF|inst60|q           ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst60 ; Rise       ; DF|inst61|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst61'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst61 ; Rise       ; divisorFreq:DF|inst62 ;
; 0.264  ; 0.448        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst61 ; Rise       ; divisorFreq:DF|inst62 ;
; 0.332  ; 0.548        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst61 ; Rise       ; divisorFreq:DF|inst62 ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst61 ; Rise       ; DF|inst62|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst61 ; Rise       ; DF|inst61|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst61 ; Rise       ; DF|inst61|q           ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst61 ; Rise       ; DF|inst62|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'divisorFreq:DF|inst62'                                                      ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; divisorFreq:DF|inst62 ; Rise       ; divisorFreq:DF|inst64 ;
; 0.278  ; 0.462        ; 0.184          ; Low Pulse Width  ; divisorFreq:DF|inst62 ; Rise       ; divisorFreq:DF|inst64 ;
; 0.319  ; 0.535        ; 0.216          ; High Pulse Width ; divisorFreq:DF|inst62 ; Rise       ; divisorFreq:DF|inst64 ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst62 ; Rise       ; DF|inst64|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst62 ; Rise       ; DF|inst62|q           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; divisorFreq:DF|inst62 ; Rise       ; DF|inst62|q           ;
; 0.541  ; 0.541        ; 0.000          ; High Pulse Width ; divisorFreq:DF|inst62 ; Rise       ; DF|inst64|clk         ;
+--------+--------------+----------------+------------------+-----------------------+------------+-----------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HLT       ; run_debug  ; 5.450 ; 5.663 ; Rise       ; run_debug       ;
; N         ; run_debug  ; 4.964 ; 5.086 ; Rise       ; run_debug       ;
; Z         ; run_debug  ; 5.290 ; 5.457 ; Rise       ; run_debug       ;
; dispPC1_A ; run_debug  ; 5.039 ; 5.052 ; Rise       ; run_debug       ;
; dispPC1_B ; run_debug  ; 5.200 ; 5.256 ; Rise       ; run_debug       ;
; dispPC1_C ; run_debug  ; 5.313 ; 5.347 ; Rise       ; run_debug       ;
; dispPC1_D ; run_debug  ; 5.351 ; 5.323 ; Rise       ; run_debug       ;
; dispPC1_E ; run_debug  ; 5.292 ; 5.226 ; Rise       ; run_debug       ;
; dispPC1_F ; run_debug  ; 5.338 ; 5.360 ; Rise       ; run_debug       ;
; dispPC1_G ; run_debug  ; 5.126 ; 5.160 ; Rise       ; run_debug       ;
; dispPC_A  ; run_debug  ; 5.157 ; 5.154 ; Rise       ; run_debug       ;
; dispPC_B  ; run_debug  ; 5.191 ; 5.239 ; Rise       ; run_debug       ;
; dispPC_C  ; run_debug  ; 5.140 ; 5.183 ; Rise       ; run_debug       ;
; dispPC_D  ; run_debug  ; 5.235 ; 5.188 ; Rise       ; run_debug       ;
; dispPC_E  ; run_debug  ; 5.248 ; 5.150 ; Rise       ; run_debug       ;
; dispPC_F  ; run_debug  ; 5.192 ; 5.245 ; Rise       ; run_debug       ;
; dispPC_G  ; run_debug  ; 5.292 ; 5.343 ; Rise       ; run_debug       ;
; disp_A    ; run_debug  ; 5.346 ; 5.423 ; Rise       ; run_debug       ;
; disp_A1   ; run_debug  ; 5.593 ; 5.629 ; Rise       ; run_debug       ;
; disp_B    ; run_debug  ; 5.155 ; 5.339 ; Rise       ; run_debug       ;
; disp_B1   ; run_debug  ; 5.611 ; 5.622 ; Rise       ; run_debug       ;
; disp_C    ; run_debug  ; 5.267 ; 5.312 ; Rise       ; run_debug       ;
; disp_C1   ; run_debug  ; 5.603 ; 5.496 ; Rise       ; run_debug       ;
; disp_D    ; run_debug  ; 5.398 ; 5.356 ; Rise       ; run_debug       ;
; disp_D1   ; run_debug  ; 5.607 ; 5.600 ; Rise       ; run_debug       ;
; disp_E    ; run_debug  ; 5.123 ; 5.238 ; Rise       ; run_debug       ;
; disp_E1   ; run_debug  ; 5.497 ; 5.611 ; Rise       ; run_debug       ;
; disp_F    ; run_debug  ; 5.170 ; 5.219 ; Rise       ; run_debug       ;
; disp_F1   ; run_debug  ; 5.398 ; 5.560 ; Rise       ; run_debug       ;
; disp_G    ; run_debug  ; 5.338 ; 5.383 ; Rise       ; run_debug       ;
; disp_G1   ; run_debug  ; 5.430 ; 5.469 ; Rise       ; run_debug       ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HLT       ; run_debug  ; 5.090 ; 5.253 ; Rise       ; run_debug       ;
; N         ; run_debug  ; 4.830 ; 4.946 ; Rise       ; run_debug       ;
; Z         ; run_debug  ; 5.143 ; 5.302 ; Rise       ; run_debug       ;
; dispPC1_A ; run_debug  ; 4.623 ; 4.649 ; Rise       ; run_debug       ;
; dispPC1_B ; run_debug  ; 4.793 ; 4.892 ; Rise       ; run_debug       ;
; dispPC1_C ; run_debug  ; 4.867 ; 4.912 ; Rise       ; run_debug       ;
; dispPC1_D ; run_debug  ; 4.931 ; 4.878 ; Rise       ; run_debug       ;
; dispPC1_E ; run_debug  ; 4.872 ; 4.828 ; Rise       ; run_debug       ;
; dispPC1_F ; run_debug  ; 4.895 ; 4.948 ; Rise       ; run_debug       ;
; dispPC1_G ; run_debug  ; 4.702 ; 4.747 ; Rise       ; run_debug       ;
; dispPC_A  ; run_debug  ; 4.539 ; 4.573 ; Rise       ; run_debug       ;
; dispPC_B  ; run_debug  ; 4.575 ; 4.616 ; Rise       ; run_debug       ;
; dispPC_C  ; run_debug  ; 4.586 ; 4.576 ; Rise       ; run_debug       ;
; dispPC_D  ; run_debug  ; 4.610 ; 4.570 ; Rise       ; run_debug       ;
; dispPC_E  ; run_debug  ; 4.621 ; 4.627 ; Rise       ; run_debug       ;
; dispPC_F  ; run_debug  ; 4.593 ; 4.698 ; Rise       ; run_debug       ;
; dispPC_G  ; run_debug  ; 4.676 ; 4.724 ; Rise       ; run_debug       ;
; disp_A    ; run_debug  ; 4.546 ; 4.614 ; Rise       ; run_debug       ;
; disp_A1   ; run_debug  ; 4.951 ; 5.005 ; Rise       ; run_debug       ;
; disp_B    ; run_debug  ; 4.476 ; 4.515 ; Rise       ; run_debug       ;
; disp_B1   ; run_debug  ; 4.962 ; 5.040 ; Rise       ; run_debug       ;
; disp_C    ; run_debug  ; 4.596 ; 4.651 ; Rise       ; run_debug       ;
; disp_C1   ; run_debug  ; 4.942 ; 5.033 ; Rise       ; run_debug       ;
; disp_D    ; run_debug  ; 4.519 ; 4.458 ; Rise       ; run_debug       ;
; disp_D1   ; run_debug  ; 4.985 ; 4.973 ; Rise       ; run_debug       ;
; disp_E    ; run_debug  ; 4.710 ; 4.628 ; Rise       ; run_debug       ;
; disp_E1   ; run_debug  ; 5.091 ; 4.950 ; Rise       ; run_debug       ;
; disp_F    ; run_debug  ; 4.374 ; 4.465 ; Rise       ; run_debug       ;
; disp_F1   ; run_debug  ; 4.919 ; 4.939 ; Rise       ; run_debug       ;
; disp_G    ; run_debug  ; 4.733 ; 4.783 ; Rise       ; run_debug       ;
; disp_G1   ; run_debug  ; 4.839 ; 4.841 ; Rise       ; run_debug       ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+------------------------+----------+--------+----------+---------+---------------------+
; Clock                  ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack       ; -5.719   ; -0.272 ; N/A      ; N/A     ; -3.000              ;
;  clk_in                ; 0.261    ; -0.272 ; N/A      ; N/A     ; -3.000              ;
;  divisorFreq:DF|inst25 ; 0.244    ; -0.056 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst26 ; 0.179    ; 0.004  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst27 ; 0.202    ; -0.151 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst28 ; 0.010    ; 0.051  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst31 ; 0.024    ; 0.015  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst32 ; 0.193    ; 0.001  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst33 ; 0.046    ; -0.016 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst34 ; 0.197    ; -0.005 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst38 ; 0.074    ; 0.015  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst39 ; 0.209    ; -0.012 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst40 ; 0.271    ; -0.091 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst41 ; 0.132    ; 0.027  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst45 ; 0.045    ; -0.013 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst46 ; 0.199    ; -0.006 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst47 ; 0.050    ; -0.010 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst48 ; 0.193    ; 0.001  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst52 ; 0.046    ; -0.015 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst53 ; 0.199    ; -0.006 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst54 ; 0.259    ; -0.069 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst55 ; 0.176    ; 0.005  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst59 ; 0.052    ; -0.021 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst60 ; 0.197    ; -0.005 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst61 ; 0.059    ; -0.024 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst62 ; 0.318    ; 0.208  ; N/A      ; N/A     ; -1.000              ;
;  run_debug             ; -5.719   ; 0.139  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS        ; -158.075 ; -0.738 ; 0.0      ; 0.0     ; -82.037             ;
;  clk_in                ; 0.000    ; -0.272 ; N/A      ; N/A     ; -4.000              ;
;  divisorFreq:DF|inst25 ; 0.000    ; -0.056 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst26 ; 0.000    ; 0.000  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst27 ; 0.000    ; -0.151 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst28 ; 0.000    ; 0.000  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst31 ; 0.000    ; 0.000  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst32 ; 0.000    ; 0.000  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst33 ; 0.000    ; -0.016 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst34 ; 0.000    ; -0.005 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst38 ; 0.000    ; 0.000  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst39 ; 0.000    ; -0.012 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst40 ; 0.000    ; -0.091 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst41 ; 0.000    ; 0.000  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst45 ; 0.000    ; -0.013 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst46 ; 0.000    ; -0.006 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst47 ; 0.000    ; -0.010 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst48 ; 0.000    ; 0.000  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst52 ; 0.000    ; -0.015 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst53 ; 0.000    ; -0.006 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst54 ; 0.000    ; -0.069 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst55 ; 0.000    ; 0.000  ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst59 ; 0.000    ; -0.021 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst60 ; 0.000    ; -0.005 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst61 ; 0.000    ; -0.024 ; N/A      ; N/A     ; -1.000              ;
;  divisorFreq:DF|inst62 ; 0.000    ; 0.000  ; N/A      ; N/A     ; -1.000              ;
;  run_debug             ; -158.075 ; 0.000  ; N/A      ; N/A     ; -54.037             ;
+------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HLT       ; run_debug  ; 9.362 ; 9.456 ; Rise       ; run_debug       ;
; N         ; run_debug  ; 8.484 ; 8.548 ; Rise       ; run_debug       ;
; Z         ; run_debug  ; 9.036 ; 9.094 ; Rise       ; run_debug       ;
; dispPC1_A ; run_debug  ; 8.690 ; 8.592 ; Rise       ; run_debug       ;
; dispPC1_B ; run_debug  ; 9.005 ; 8.947 ; Rise       ; run_debug       ;
; dispPC1_C ; run_debug  ; 9.180 ; 9.078 ; Rise       ; run_debug       ;
; dispPC1_D ; run_debug  ; 9.067 ; 9.203 ; Rise       ; run_debug       ;
; dispPC1_E ; run_debug  ; 9.009 ; 9.069 ; Rise       ; run_debug       ;
; dispPC1_F ; run_debug  ; 9.212 ; 9.110 ; Rise       ; run_debug       ;
; dispPC1_G ; run_debug  ; 8.900 ; 8.827 ; Rise       ; run_debug       ;
; dispPC_A  ; run_debug  ; 8.928 ; 8.815 ; Rise       ; run_debug       ;
; dispPC_B  ; run_debug  ; 8.967 ; 8.898 ; Rise       ; run_debug       ;
; dispPC_C  ; run_debug  ; 8.869 ; 8.846 ; Rise       ; run_debug       ;
; dispPC_D  ; run_debug  ; 8.918 ; 8.956 ; Rise       ; run_debug       ;
; dispPC_E  ; run_debug  ; 8.917 ; 8.875 ; Rise       ; run_debug       ;
; dispPC_F  ; run_debug  ; 8.937 ; 8.909 ; Rise       ; run_debug       ;
; dispPC_G  ; run_debug  ; 9.161 ; 9.118 ; Rise       ; run_debug       ;
; disp_A    ; run_debug  ; 9.183 ; 9.196 ; Rise       ; run_debug       ;
; disp_A1   ; run_debug  ; 9.534 ; 9.485 ; Rise       ; run_debug       ;
; disp_B    ; run_debug  ; 8.995 ; 9.056 ; Rise       ; run_debug       ;
; disp_B1   ; run_debug  ; 9.568 ; 9.474 ; Rise       ; run_debug       ;
; disp_C    ; run_debug  ; 9.042 ; 8.972 ; Rise       ; run_debug       ;
; disp_C1   ; run_debug  ; 9.577 ; 9.452 ; Rise       ; run_debug       ;
; disp_D    ; run_debug  ; 9.110 ; 9.152 ; Rise       ; run_debug       ;
; disp_D1   ; run_debug  ; 9.444 ; 9.547 ; Rise       ; run_debug       ;
; disp_E    ; run_debug  ; 8.721 ; 8.897 ; Rise       ; run_debug       ;
; disp_E1   ; run_debug  ; 9.437 ; 9.567 ; Rise       ; run_debug       ;
; disp_F    ; run_debug  ; 8.853 ; 8.826 ; Rise       ; run_debug       ;
; disp_F1   ; run_debug  ; 9.410 ; 9.408 ; Rise       ; run_debug       ;
; disp_G    ; run_debug  ; 9.097 ; 9.030 ; Rise       ; run_debug       ;
; disp_G1   ; run_debug  ; 9.260 ; 9.246 ; Rise       ; run_debug       ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HLT       ; run_debug  ; 5.090 ; 5.253 ; Rise       ; run_debug       ;
; N         ; run_debug  ; 4.830 ; 4.946 ; Rise       ; run_debug       ;
; Z         ; run_debug  ; 5.143 ; 5.302 ; Rise       ; run_debug       ;
; dispPC1_A ; run_debug  ; 4.623 ; 4.649 ; Rise       ; run_debug       ;
; dispPC1_B ; run_debug  ; 4.793 ; 4.892 ; Rise       ; run_debug       ;
; dispPC1_C ; run_debug  ; 4.867 ; 4.912 ; Rise       ; run_debug       ;
; dispPC1_D ; run_debug  ; 4.931 ; 4.878 ; Rise       ; run_debug       ;
; dispPC1_E ; run_debug  ; 4.872 ; 4.828 ; Rise       ; run_debug       ;
; dispPC1_F ; run_debug  ; 4.895 ; 4.948 ; Rise       ; run_debug       ;
; dispPC1_G ; run_debug  ; 4.702 ; 4.747 ; Rise       ; run_debug       ;
; dispPC_A  ; run_debug  ; 4.539 ; 4.573 ; Rise       ; run_debug       ;
; dispPC_B  ; run_debug  ; 4.575 ; 4.616 ; Rise       ; run_debug       ;
; dispPC_C  ; run_debug  ; 4.586 ; 4.576 ; Rise       ; run_debug       ;
; dispPC_D  ; run_debug  ; 4.610 ; 4.570 ; Rise       ; run_debug       ;
; dispPC_E  ; run_debug  ; 4.621 ; 4.627 ; Rise       ; run_debug       ;
; dispPC_F  ; run_debug  ; 4.593 ; 4.698 ; Rise       ; run_debug       ;
; dispPC_G  ; run_debug  ; 4.676 ; 4.724 ; Rise       ; run_debug       ;
; disp_A    ; run_debug  ; 4.546 ; 4.614 ; Rise       ; run_debug       ;
; disp_A1   ; run_debug  ; 4.951 ; 5.005 ; Rise       ; run_debug       ;
; disp_B    ; run_debug  ; 4.476 ; 4.515 ; Rise       ; run_debug       ;
; disp_B1   ; run_debug  ; 4.962 ; 5.040 ; Rise       ; run_debug       ;
; disp_C    ; run_debug  ; 4.596 ; 4.651 ; Rise       ; run_debug       ;
; disp_C1   ; run_debug  ; 4.942 ; 5.033 ; Rise       ; run_debug       ;
; disp_D    ; run_debug  ; 4.519 ; 4.458 ; Rise       ; run_debug       ;
; disp_D1   ; run_debug  ; 4.985 ; 4.973 ; Rise       ; run_debug       ;
; disp_E    ; run_debug  ; 4.710 ; 4.628 ; Rise       ; run_debug       ;
; disp_E1   ; run_debug  ; 5.091 ; 4.950 ; Rise       ; run_debug       ;
; disp_F    ; run_debug  ; 4.374 ; 4.465 ; Rise       ; run_debug       ;
; disp_F1   ; run_debug  ; 4.919 ; 4.939 ; Rise       ; run_debug       ;
; disp_G    ; run_debug  ; 4.733 ; 4.783 ; Rise       ; run_debug       ;
; disp_G1   ; run_debug  ; 4.839 ; 4.841 ; Rise       ; run_debug       ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; disp_D        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; N             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_A        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_E        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_B        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_C        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_F        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_G        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_D1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_A1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_E1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_B1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_C1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_F1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; disp_G1       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC_D      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC_A      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC_E      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC_B      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC_C      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC_F      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC_G      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC1_D     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC1_A     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC1_E     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC1_B     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC1_C     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC1_F     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dispPC1_G     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HLT           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rst_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; run_debug               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; run_sel                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_in                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp_D        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; N             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; disp_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; disp_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; disp_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; disp_C        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; disp_F        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; disp_G        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; disp_D1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; disp_A1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; disp_E1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; disp_B1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; disp_C1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; disp_F1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; disp_G1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_D      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_A      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_E      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_B      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_C      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_F      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_G      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_D     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_E     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_C     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_F     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_G     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; HLT           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; disp_D        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; N             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; disp_A        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; disp_E        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; disp_B        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; disp_C        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; disp_F        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; disp_G        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; disp_D1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; disp_A1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; disp_E1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; disp_B1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; disp_C1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; disp_F1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; disp_G1       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_D      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_A      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_E      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_B      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_C      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_F      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC_G      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_D     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_E     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_B     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_C     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_F     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; dispPC1_G     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; HLT           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Transfers                                                                           ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; divisorFreq:DF|inst25 ; clk_in                ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; 1        ; 0        ; 0        ; 0        ;
; run_debug             ; run_debug             ; 2925     ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Hold Transfers                                                                            ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; divisorFreq:DF|inst25 ; clk_in                ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst26 ; divisorFreq:DF|inst25 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst27 ; divisorFreq:DF|inst26 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst28 ; divisorFreq:DF|inst27 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst31 ; divisorFreq:DF|inst28 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst32 ; divisorFreq:DF|inst31 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst33 ; divisorFreq:DF|inst32 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst34 ; divisorFreq:DF|inst33 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst38 ; divisorFreq:DF|inst34 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst39 ; divisorFreq:DF|inst38 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst40 ; divisorFreq:DF|inst39 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst41 ; divisorFreq:DF|inst40 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst45 ; divisorFreq:DF|inst41 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst46 ; divisorFreq:DF|inst45 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst47 ; divisorFreq:DF|inst46 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst48 ; divisorFreq:DF|inst47 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst52 ; divisorFreq:DF|inst48 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst53 ; divisorFreq:DF|inst52 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst54 ; divisorFreq:DF|inst53 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst55 ; divisorFreq:DF|inst54 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst59 ; divisorFreq:DF|inst55 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst60 ; divisorFreq:DF|inst59 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst61 ; divisorFreq:DF|inst60 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst62 ; divisorFreq:DF|inst61 ; 1        ; 1        ; 0        ; 0        ;
; divisorFreq:DF|inst62 ; divisorFreq:DF|inst62 ; 1        ; 0        ; 0        ; 0        ;
; run_debug             ; run_debug             ; 2925     ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 58    ; 58   ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 118   ; 118  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Jul 07 10:01:41 2025
Info: Command: quartus_sta Neander -c Neander
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Neander.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name run_debug run_debug
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst62 divisorFreq:DF|inst62
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst61 divisorFreq:DF|inst61
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst60 divisorFreq:DF|inst60
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst59 divisorFreq:DF|inst59
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst55 divisorFreq:DF|inst55
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst54 divisorFreq:DF|inst54
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst53 divisorFreq:DF|inst53
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst52 divisorFreq:DF|inst52
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst48 divisorFreq:DF|inst48
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst47 divisorFreq:DF|inst47
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst46 divisorFreq:DF|inst46
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst45 divisorFreq:DF|inst45
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst41 divisorFreq:DF|inst41
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst40 divisorFreq:DF|inst40
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst39 divisorFreq:DF|inst39
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst38 divisorFreq:DF|inst38
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst34 divisorFreq:DF|inst34
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst33 divisorFreq:DF|inst33
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst32 divisorFreq:DF|inst32
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst31 divisorFreq:DF|inst31
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst28 divisorFreq:DF|inst28
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst27 divisorFreq:DF|inst27
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst26 divisorFreq:DF|inst26
    Info (332105): create_clock -period 1.000 -name divisorFreq:DF|inst25 divisorFreq:DF|inst25
    Info (332105): create_clock -period 1.000 -name clk_in clk_in
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.719
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.719            -158.075 run_debug 
    Info (332119):     0.010               0.000 divisorFreq:DF|inst28 
    Info (332119):     0.024               0.000 divisorFreq:DF|inst31 
    Info (332119):     0.045               0.000 divisorFreq:DF|inst45 
    Info (332119):     0.046               0.000 divisorFreq:DF|inst33 
    Info (332119):     0.046               0.000 divisorFreq:DF|inst52 
    Info (332119):     0.050               0.000 divisorFreq:DF|inst47 
    Info (332119):     0.052               0.000 divisorFreq:DF|inst59 
    Info (332119):     0.059               0.000 divisorFreq:DF|inst61 
    Info (332119):     0.074               0.000 divisorFreq:DF|inst38 
    Info (332119):     0.132               0.000 divisorFreq:DF|inst41 
    Info (332119):     0.176               0.000 divisorFreq:DF|inst55 
    Info (332119):     0.179               0.000 divisorFreq:DF|inst26 
    Info (332119):     0.193               0.000 divisorFreq:DF|inst32 
    Info (332119):     0.193               0.000 divisorFreq:DF|inst48 
    Info (332119):     0.197               0.000 divisorFreq:DF|inst34 
    Info (332119):     0.197               0.000 divisorFreq:DF|inst60 
    Info (332119):     0.199               0.000 divisorFreq:DF|inst46 
    Info (332119):     0.199               0.000 divisorFreq:DF|inst53 
    Info (332119):     0.202               0.000 divisorFreq:DF|inst27 
    Info (332119):     0.209               0.000 divisorFreq:DF|inst39 
    Info (332119):     0.244               0.000 divisorFreq:DF|inst25 
    Info (332119):     0.259               0.000 divisorFreq:DF|inst54 
    Info (332119):     0.261               0.000 clk_in 
    Info (332119):     0.271               0.000 divisorFreq:DF|inst40 
    Info (332119):     0.318               0.000 divisorFreq:DF|inst62 
Info (332146): Worst-case hold slack is -0.221
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.221              -0.221 clk_in 
    Info (332119):    -0.106              -0.106 divisorFreq:DF|inst27 
    Info (332119):    -0.075              -0.075 divisorFreq:DF|inst40 
    Info (332119):    -0.052              -0.052 divisorFreq:DF|inst54 
    Info (332119):    -0.037              -0.037 divisorFreq:DF|inst25 
    Info (332119):     0.005               0.000 divisorFreq:DF|inst59 
    Info (332119):     0.010               0.000 divisorFreq:DF|inst33 
    Info (332119):     0.011               0.000 divisorFreq:DF|inst52 
    Info (332119):     0.013               0.000 divisorFreq:DF|inst45 
    Info (332119):     0.013               0.000 divisorFreq:DF|inst47 
    Info (332119):     0.017               0.000 divisorFreq:DF|inst61 
    Info (332119):     0.020               0.000 divisorFreq:DF|inst39 
    Info (332119):     0.030               0.000 divisorFreq:DF|inst46 
    Info (332119):     0.030               0.000 divisorFreq:DF|inst53 
    Info (332119):     0.032               0.000 divisorFreq:DF|inst34 
    Info (332119):     0.032               0.000 divisorFreq:DF|inst60 
    Info (332119):     0.036               0.000 divisorFreq:DF|inst32 
    Info (332119):     0.036               0.000 divisorFreq:DF|inst48 
    Info (332119):     0.039               0.000 divisorFreq:DF|inst31 
    Info (332119):     0.051               0.000 divisorFreq:DF|inst38 
    Info (332119):     0.051               0.000 divisorFreq:DF|inst41 
    Info (332119):     0.053               0.000 divisorFreq:DF|inst26 
    Info (332119):     0.053               0.000 divisorFreq:DF|inst55 
    Info (332119):     0.128               0.000 divisorFreq:DF|inst28 
    Info (332119):     0.290               0.000 run_debug 
    Info (332119):     0.385               0.000 divisorFreq:DF|inst62 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.174 run_debug 
    Info (332119):    -3.000              -4.000 clk_in 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst25 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst26 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst27 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst28 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst31 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst32 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst33 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst34 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst38 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst39 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst40 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst41 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst45 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst46 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst47 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst48 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst52 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst53 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst54 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst55 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst59 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst60 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst61 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst62 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.060
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.060            -138.578 run_debug 
    Info (332119):     0.072               0.000 divisorFreq:DF|inst28 
    Info (332119):     0.086               0.000 divisorFreq:DF|inst31 
    Info (332119):     0.110               0.000 divisorFreq:DF|inst45 
    Info (332119):     0.110               0.000 divisorFreq:DF|inst47 
    Info (332119):     0.111               0.000 divisorFreq:DF|inst52 
    Info (332119):     0.112               0.000 divisorFreq:DF|inst33 
    Info (332119):     0.117               0.000 divisorFreq:DF|inst59 
    Info (332119):     0.143               0.000 divisorFreq:DF|inst61 
    Info (332119):     0.147               0.000 divisorFreq:DF|inst38 
    Info (332119):     0.172               0.000 divisorFreq:DF|inst41 
    Info (332119):     0.217               0.000 divisorFreq:DF|inst55 
    Info (332119):     0.219               0.000 divisorFreq:DF|inst26 
    Info (332119):     0.226               0.000 divisorFreq:DF|inst32 
    Info (332119):     0.226               0.000 divisorFreq:DF|inst48 
    Info (332119):     0.231               0.000 divisorFreq:DF|inst34 
    Info (332119):     0.231               0.000 divisorFreq:DF|inst60 
    Info (332119):     0.233               0.000 divisorFreq:DF|inst46 
    Info (332119):     0.233               0.000 divisorFreq:DF|inst53 
    Info (332119):     0.241               0.000 divisorFreq:DF|inst39 
    Info (332119):     0.285               0.000 divisorFreq:DF|inst27 
    Info (332119):     0.289               0.000 divisorFreq:DF|inst25 
    Info (332119):     0.294               0.000 divisorFreq:DF|inst54 
    Info (332119):     0.309               0.000 divisorFreq:DF|inst40 
    Info (332119):     0.335               0.000 clk_in 
    Info (332119):     0.398               0.000 divisorFreq:DF|inst62 
Info (332146): Worst-case hold slack is -0.272
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.272              -0.272 clk_in 
    Info (332119):    -0.151              -0.151 divisorFreq:DF|inst27 
    Info (332119):    -0.091              -0.091 divisorFreq:DF|inst40 
    Info (332119):    -0.069              -0.069 divisorFreq:DF|inst54 
    Info (332119):    -0.056              -0.056 divisorFreq:DF|inst25 
    Info (332119):    -0.024              -0.024 divisorFreq:DF|inst61 
    Info (332119):    -0.021              -0.021 divisorFreq:DF|inst59 
    Info (332119):    -0.016              -0.016 divisorFreq:DF|inst33 
    Info (332119):    -0.015              -0.015 divisorFreq:DF|inst52 
    Info (332119):    -0.013              -0.013 divisorFreq:DF|inst45 
    Info (332119):    -0.010              -0.010 divisorFreq:DF|inst47 
    Info (332119):     0.008               0.000 divisorFreq:DF|inst39 
    Info (332119):     0.015               0.000 divisorFreq:DF|inst31 
    Info (332119):     0.015               0.000 divisorFreq:DF|inst38 
    Info (332119):     0.016               0.000 divisorFreq:DF|inst46 
    Info (332119):     0.016               0.000 divisorFreq:DF|inst53 
    Info (332119):     0.018               0.000 divisorFreq:DF|inst34 
    Info (332119):     0.018               0.000 divisorFreq:DF|inst60 
    Info (332119):     0.022               0.000 divisorFreq:DF|inst32 
    Info (332119):     0.022               0.000 divisorFreq:DF|inst48 
    Info (332119):     0.044               0.000 divisorFreq:DF|inst41 
    Info (332119):     0.053               0.000 divisorFreq:DF|inst26 
    Info (332119):     0.055               0.000 divisorFreq:DF|inst55 
    Info (332119):     0.109               0.000 divisorFreq:DF|inst28 
    Info (332119):     0.278               0.000 run_debug 
    Info (332119):     0.341               0.000 divisorFreq:DF|inst62 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -47.174 run_debug 
    Info (332119):    -3.000              -4.000 clk_in 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst25 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst26 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst27 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst28 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst31 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst32 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst33 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst34 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst38 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst39 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst40 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst41 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst45 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst46 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst47 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst48 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst52 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst53 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst54 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst55 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst59 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst60 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst61 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst62 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.559
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.559             -64.295 run_debug 
    Info (332119):     0.238               0.000 divisorFreq:DF|inst31 
    Info (332119):     0.239               0.000 divisorFreq:DF|inst28 
    Info (332119):     0.245               0.000 divisorFreq:DF|inst45 
    Info (332119):     0.245               0.000 divisorFreq:DF|inst52 
    Info (332119):     0.246               0.000 divisorFreq:DF|inst33 
    Info (332119):     0.247               0.000 divisorFreq:DF|inst59 
    Info (332119):     0.252               0.000 divisorFreq:DF|inst47 
    Info (332119):     0.269               0.000 divisorFreq:DF|inst38 
    Info (332119):     0.274               0.000 divisorFreq:DF|inst61 
    Info (332119):     0.311               0.000 divisorFreq:DF|inst41 
    Info (332119):     0.337               0.000 divisorFreq:DF|inst26 
    Info (332119):     0.337               0.000 divisorFreq:DF|inst55 
    Info (332119):     0.353               0.000 divisorFreq:DF|inst32 
    Info (332119):     0.353               0.000 divisorFreq:DF|inst48 
    Info (332119):     0.360               0.000 divisorFreq:DF|inst34 
    Info (332119):     0.360               0.000 divisorFreq:DF|inst60 
    Info (332119):     0.361               0.000 divisorFreq:DF|inst27 
    Info (332119):     0.361               0.000 divisorFreq:DF|inst46 
    Info (332119):     0.361               0.000 divisorFreq:DF|inst53 
    Info (332119):     0.367               0.000 divisorFreq:DF|inst39 
    Info (332119):     0.376               0.000 divisorFreq:DF|inst54 
    Info (332119):     0.379               0.000 divisorFreq:DF|inst25 
    Info (332119):     0.393               0.000 divisorFreq:DF|inst40 
    Info (332119):     0.398               0.000 clk_in 
    Info (332119):     0.626               0.000 divisorFreq:DF|inst62 
Info (332146): Worst-case hold slack is -0.166
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.166              -0.166 clk_in 
    Info (332119):    -0.091              -0.091 divisorFreq:DF|inst27 
    Info (332119):    -0.047              -0.047 divisorFreq:DF|inst40 
    Info (332119):    -0.028              -0.028 divisorFreq:DF|inst25 
    Info (332119):    -0.025              -0.025 divisorFreq:DF|inst54 
    Info (332119):    -0.012              -0.012 divisorFreq:DF|inst39 
    Info (332119):    -0.006              -0.006 divisorFreq:DF|inst46 
    Info (332119):    -0.006              -0.006 divisorFreq:DF|inst53 
    Info (332119):    -0.005              -0.005 divisorFreq:DF|inst34 
    Info (332119):    -0.005              -0.005 divisorFreq:DF|inst60 
    Info (332119):     0.001               0.000 divisorFreq:DF|inst32 
    Info (332119):     0.001               0.000 divisorFreq:DF|inst48 
    Info (332119):     0.003               0.000 divisorFreq:DF|inst61 
    Info (332119):     0.004               0.000 divisorFreq:DF|inst26 
    Info (332119):     0.005               0.000 divisorFreq:DF|inst55 
    Info (332119):     0.006               0.000 divisorFreq:DF|inst59 
    Info (332119):     0.009               0.000 divisorFreq:DF|inst33 
    Info (332119):     0.009               0.000 divisorFreq:DF|inst45 
    Info (332119):     0.009               0.000 divisorFreq:DF|inst47 
    Info (332119):     0.009               0.000 divisorFreq:DF|inst52 
    Info (332119):     0.022               0.000 divisorFreq:DF|inst31 
    Info (332119):     0.027               0.000 divisorFreq:DF|inst41 
    Info (332119):     0.029               0.000 divisorFreq:DF|inst38 
    Info (332119):     0.051               0.000 divisorFreq:DF|inst28 
    Info (332119):     0.139               0.000 run_debug 
    Info (332119):     0.208               0.000 divisorFreq:DF|inst62 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.037 run_debug 
    Info (332119):    -3.000              -4.000 clk_in 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst25 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst26 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst27 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst28 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst31 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst32 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst33 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst34 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst38 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst39 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst40 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst41 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst45 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst46 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst47 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst48 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst52 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst53 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst54 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst55 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst59 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst60 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst61 
    Info (332119):    -1.000              -1.000 divisorFreq:DF|inst62 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4610 megabytes
    Info: Processing ended: Mon Jul 07 10:01:47 2025
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


