[H[2J[3J-- Configuring done (0.0s)
-- Generating done (0.0s)
-- Build files have been written to: /pub/netdisk1/qianyh/atpg-ls/tg-pro
[ 28%] Built target cadical06w
[ 35%] Built target cadical_sat
[ 42%] Built target sat_solver
[ 71%] Built target atpg_backend
[ 78%] Built target atpgSat
[100%] Built target tests
[H[2J[3J======= compile success =======
LINE1/O S-A-0	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
LINE1/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U37/I2 S-A-0	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U47/I1 S-A-1	 LINE1 0 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U69/I1 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
LINE2/O S-A-0	 LINE1 0 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
LINE2/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U37/I1 S-A-0	 LINE1 0 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U47/I2 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U70/I1 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
STATO_REG_2_/O S-A-0	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
STATO_REG_2_/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U54/I1 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U48/I1 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U66/I3 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U60/I3 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U57/I3 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
STATO_REG_1_/O S-A-0	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
STATO_REG_1_/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U34/I1 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U43/I1 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U61/I1 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
STATO_REG_0_/O S-A-0	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
STATO_REG_0_/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U63/I1 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U34/I3 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U55/I1 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U34/O S-A-0	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U34/O S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U34/O S-A-0	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U34/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U67/I1 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
__new_OUT1_OVERFLW_REG/O S-A-0	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
__new_OUT1_OVERFLW_REG/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 0 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U45/O S-A-0	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U45/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U36/O S-A-0	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U36/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U35/O S-A-0	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U35/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U44/O S-A-0	 LINE1 0 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U44/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
__new_OUT1_OUTP_REG/O S-A-0	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
__new_OUT1_OUTP_REG/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 0 
===DETECTABLE=== 
U41/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U37/O S-A-0	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U37/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U62/I1 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U66/I2 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U40/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U47/O S-A-0	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U47/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U54/I2 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U63/I2 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U55/I3 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U67/I2 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U53/I1 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U38/O S-A-0	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U38/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U34/I2 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U65/I4 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U59/I2 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U39/O S-A-0	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U39/O S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U55/I2 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U60/I2 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U65/I3 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U42/O S-A-0	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U42/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U43/I2 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U62/I2 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U50/I2 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U64/I2 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U70/O S-A-1	 LINE1 0 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U49/O S-A-0	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U49/O S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U50/I1 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U61/I2 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U69/O S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U51/O S-A-0	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U51/O S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U64/I1 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U68/I1 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U54/O S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U63/O S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U55/O S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U43/O S-A-0	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U43/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U48/I2 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U53/I2 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U66/I1 S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U62/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U50/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U61/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U46/O S-A-0	 LINE1 0 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U46/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U73/I1 S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U64/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U67/O S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U48/O S-A-0	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U48/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U73/I2 S-A-1	 LINE1 0 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U52/O S-A-0	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U52/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U56/I1 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U68/I2 S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U53/O S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U66/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U60/O S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U57/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U71/O S-A-1	 LINE1 0 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U65/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 1 
	 OUTP_REG 1 
===DETECTABLE=== 
U58/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U73/O S-A-1	 LINE1 0 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U56/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U68/O S-A-1	 LINE1 1 
	 LINE2 1 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U59/O S-A-1	 LINE1 1 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 0 
	 STATO_REG_1_ 1 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
U72/O S-A-1	 LINE1 0 
	 LINE2 0 
	 OVERFLW_REG 1 
	 STATO_REG_2_ 1 
	 STATO_REG_1_ 0 
	 STATO_REG_0_ 0 
	 OUTP_REG 1 
===DETECTABLE=== 
Timing: 
   Fault generation: 0 ms 
   CNF generation: 19 ms 
   CNF solving: 3 ms 
   Slowest solve time: 0 ms 
   Total: 29 ms 
 
Total: 118 
Detectable: 118 
Undetectable: 0 
UNKNOWN: 0 
