[toc]

## refs

- [digital_logic同或和异或的关系_xuchaoxin1375的博客-CSDN博客_异或与同或的关系](https://blog.csdn.net/xuchaoxin1375/article/details/110400488?ops_request_misc=%7B%22request%5Fid%22%3A%22166934292516782425125409%22%2C%22scm%22%3A%2220140713.130102334.pc%5Fall.%22%7D&request_id=166934292516782425125409&biz_id=0&utm_medium=distribute.pc_search_result.none-task-blog-2~all~first_rank_ecpm_v1~rank_v31_ecpm-1-110400488-null-null.142^v66^control,201^v3^add_ask,213^v2^t3_control2&utm_term=异或&spm=1018.2226.3001.4187)
- [模2运算_模二除法和CRC循环冗余校验_xuchaoxin1375的博客-CSDN博客_模二运算](https://blog.csdn.net/xuchaoxin1375/article/details/120816332?ops_request_misc=%7B%22request%5Fid%22%3A%22166934292516782425125409%22%2C%22scm%22%3A%2220140713.130102334.pc%5Fall.%22%7D&request_id=166934292516782425125409&biz_id=0&utm_medium=distribute.pc_search_result.none-task-blog-2~all~first_rank_ecpm_v1~rank_v31_ecpm-2-120816332-null-null.142^v66^control,201^v3^add_ask,213^v2^t3_control2&utm_term=异或&spm=1018.2226.3001.4187)

##   逻辑闸或逻辑门

- 逻辑闸或逻辑门是**集成电路的基本组件**。
- 简单逻辑门可由**晶体管**组成。这些晶体管的组合可以使**代表两种信号的高低电平**在**通过它们**之后**产生高电平或者低电平的信号**。
- 高,低电平可以分别代表逻辑上的“真”（T；true）与“假”（F；false）或二进制的1和0,从而实现**逻辑运算**。
- 常见的逻辑闸包括与闸,或门,非闸,异或闸（也称异或）。

- 逻辑闸是<u>组成数字系统的**基本结构**</u>,通常组合使用运算更复杂的逻辑。

  - 一些厂商通过组合逻辑门生产实用,小型,集成的产品,如可编程逻辑器件。

- 常用的逻辑门有两种常用表示

  - 皆由[ANSI](https://zh.wikipedia.org/wiki/美國國家標準協會)（美国国家标准协会）／[IEEE](https://zh.wikipedia.org/wiki/Institute_of_Electrical_and_Electronics_Engineers)（电机电子工程师学会）Std 91-1984跟作为其补充的ANSI／IEEE Std 91a-1991。
  - “**特殊形状符号**”是用过去电路简图为基础以及50年代,60年代MIL-STD-806作衍生；
  - 有时也描述成“军事”,而这个也反映了它的起源。
  - “**IEC矩形国标符号**”是以ANSI Y32.14跟一些早期工业用的符号为基础,再重新由[IEEE](https://zh.wikipedia.org/wiki/Institute_of_Electrical_and_Electronics_Engineers)跟[IEC](https://zh.wikipedia.org/wiki/International_Electrotechnical_Commission)（国际电工委员会）做微调而成；在每个符号中皆可以发现有矩形的外框围着所代表的字,且相较于旧的表示法,他可以涵盖更多的逻辑门[[1\]](https://zh.wikipedia.org/zh-cn/邏輯閘#cite_note-sdyz001a-1)。
  - ICE的标准也被转换成其他表示法,像是欧洲的[EN](https://zh.wikipedia.org/wiki/歐洲標準委員會)（[欧洲标准委员会](https://zh.wikipedia.org/wiki/歐洲標準委員會)）60617-12:1999,英国的[BS](https://zh.wikipedia.org/w/index.php?title=英國標準學會&action=edit&redlink=1)（由[英国标准学会](https://zh.wikipedia.org/w/index.php?title=英國標準學會&action=edit&redlink=1)制定） EN 60617-12:1999跟德国的DIN EN 60617-12:1998。

  - IEEE Std 91-1984跟IEC 60617-12的共同目标是提供一套有系统符号来描述复杂的逻辑功能跟数字电路。
    - 这些逻辑的功能相较于AND闸和OR闸更加的复杂,例如中等大小的[4比特计数器](https://zh.wikipedia.org/w/index.php?title=4位元計數器&action=edit&redlink=1)或大型的[微处理器](https://zh.wikipedia.org/wiki/微處理器)。

  - IEC 617-12以及接替他的IEC 60617-12没有很明确的标示出“**特殊形状符号**”,但是不可能不使用他们[[1\]](https://zh.wikipedia.org/zh-cn/邏輯閘#cite_note-sdyz001a-1)。
  - 然而在ANSI／IEEE 91和ANSI／IEEE 91a有提到：“根据IEC刊物第617期的第12部分指出特殊形状符号不会优先使用,但也没有和特殊形状符号有冲突”。
  - IEC 60617-12则包含了相应说明 ：“即使非优先使用,使用其他由国家标准认可的符号－特殊形状符号,不应被认为和这个标准有冲突。
  - 在使用其他特殊形状符号,以形成复数符号（例如使用如嵌入的符号）不应鼓励”。这项妥协方案使IEEE跟IEC协会遵守各自的标准。

  - 第三种表示法较广泛用在欧洲,尤其是欧洲的学术界 

  - 在1980年代,示意图成为主要的方式用来设计[印刷电路板](https://zh.wikipedia.org/wiki/印刷電路板)以及客制化IC（例如[逻辑阵列](https://zh.wikipedia.org/w/index.php?title=Gate_array&action=edit&redlink=1)）。
    - 而现在,客制化IC和[现场可编程逻辑门阵列](https://zh.wikipedia.org/wiki/现场可编程逻辑门阵列)（[field-programmable gate array](https://zh.wikipedia.org/wiki/现场可编程逻辑门阵列)）通常用[Verilog](https://zh.wikipedia.org/wiki/Verilog)或[VHDL](https://zh.wikipedia.org/wiki/VHDL)等[硬件描述语言（](https://zh.wikipedia.org/wiki/硬件描述语言)[Hardware Description Language](https://zh.wikipedia.org/wiki/硬件描述语言)；HDL）来设计。

### 与或非门

![在这里插入图片描述](https://img-blog.csdnimg.cn/8a1e92f4de394691b46243b3c6a612e7.png)

#### 反相器和泡泡

- 在电子领域,NOT闸也常称**反相器**（Inverter）。
- 符号后圆圈常称**泡泡**,泡泡常用来表示<u>外部逻辑状态及内部逻辑状态</u>（气泡右侧及气泡左侧）的<u>否定关系</u>（1变0,0变1）。
- 电路图一定要定义0和1的状态,通常高电位＝1 （=5V） , 低电位＝0（=GND）；
  - 当然有些时候如果要将高电位设为0时,可以直接在电路图中说明,这称为直接极性指示,可参见IEEE Std 91／91A跟IEC 60617-12,
  - 两者表示法中泡泡跟电路图中的说明可以在使用特殊形状符号及矩形国标符号的电路图中使用,但<u>纯逻辑电路图只有泡泡可用。</u>

### 与非/或非/异或

![在这里插入图片描述](https://img-blog.csdnimg.cn/443fc801779c49fc9eb1004fb0e58aa4.png)

- XOR闸（exclusive-OR）的输出为1只有当两项输入是不同的状态；反之当两者输入相同,输出为0,不论输入为0或1。
- 如果有超过两项输入,当输入端为1的数目是奇数。
- 实际使用上,这些闸由更基本的逻辑门组合而成。

### 同或/是/蕴含/蕴含非

![在这里插入图片描述](https://img-blog.csdnimg.cn/71db53f2f56a49b09a74f599d0eea6c0.png)

## 逻辑函数的表示方法及相互转换 

- 真值表：表征**逻辑事件**输入和输出之间**全部可能状态的表格**  
- 逻辑代数式：用与,或,非等<u>逻辑运算表示逻辑函数中各变量之间的逻辑关系</u>
- 逻辑图：用与,或,非等**逻辑符号**表示逻辑函数中各变量之间的逻辑关系
- 波形图：不同输入信号作用下所对应的**输出信号曲线**表示电路的逻辑关系

![在这里插入图片描述](https://img-blog.csdnimg.cn/ff70a0848344497093f272b4ca99fce7.png)



## 逻辑表达式化简

### 基本公式

- $$
  \begin{array}{|c|c|c|}
  \hline & \text { 恒等式 } 1 & \text { 恒等式2 } \\
  \hline \mathbf{0 - 1} \text { 律 } &   {A} \cdot \mathbf{0}=\mathbf{0} & A+1=1 \\
  \hline \text { 自等律 } &   {A} \cdot \mathbf{1}=  {A} & A+\mathbf{0}=  {A} \\
  \hline \text { 互补律 } & A \cdot \overline{A}=\mathbf{0} & A+\overline{A}=1 \\
  \hline \text { 重叠律 } &   {A} \cdot   {A}=  {A} & A+A=A \\
  \hline \text { 反演律 } & \overline{A B}=\overline{A}+\overline{B} & \overline{A+B}=\overline{A} \cdot \overline{B} \\
  \hline \text { 交换律 } & A \cdot B=B \cdot A & A+B=B+A \\
  \hline \text { 结合律 } & A \cdot(B \cdot C)=(A \cdot B) \cdot C & A+(B+C)=(A+B)+C \\
  \hline \text { 分配律 } & A(B+C)=A B+A C & A+B C=(A+B)(A+C) \\
  \hline \text { 还原律 } & \overline{\overline{A}}=A &\clubsuit\\
  \hline
  \end{array}
  $$

### 异或和同或的常用运算公式

- $$
  \begin{array}{|l|l|}
  \hline   {F=A \oplus B} &   {F=A \odot B} \\
  \hline A \oplus 0=A & A \odot 1=A \\
  \hline A \oplus 1=\bar{A} & A \odot 0=\bar{A} \\
  \hline A \oplus A=0 & A \odot A=1 \\
  \hline A \oplus \bar{A}=1 & A \odot \bar{A}=0 \\
  \hline A \oplus \bar{B}=\overline{A \oplus B}=A \oplus B \oplus 1 & A \odot \bar{B}=\overline{A \odot B}=A \odot B \odot 0 \\
  \hline A \oplus B=B \oplus A & A \odot B=B \odot A \\
  \hline A \oplus(B \oplus C)=(A \oplus B) \oplus C & A \odot(B \odot C)=(A \odot B) \odot C \\
  \hline A(B \oplus C)=A B \oplus A C & A+(B \odot C)=(A+B) \odot(A+C) \\
  \hline
  \end{array}
  $$

- 调换律: 
  $$
  若   {A} \oplus \mathrm{B}=\mathrm{C} , 则必有   {A} \oplus \mathrm{C}= {B},  {B} \oplus \mathrm{C}= {A} ; 
  \\
  若   {A} \odot B=\mathrm{C} , 则必有   {A} \odot \mathrm{C}=\mathrm{B},  {B} \odot \mathrm{C}= {A} .
  $$

