

================================================================
== Vitis HLS Report for 'edge_detect_Pipeline_sobel_loop_VITIS_LOOP_42_4'
================================================================
* Date:           Wed Nov 19 13:55:04 2025

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        edge_project
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: virtexuplusHBM
* Target device:  xcu280-fsvh2892-2L-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  5.00 ns|  3.640 ns|     1.35 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |                              |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |           Loop Name          |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +------------------------------+---------+---------+----------+-----------+-----------+------+----------+
        |- sobel_loop_VITIS_LOOP_42_4  |        ?|        ?|        38|          1|          1|     ?|       yes|
        +------------------------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     -|        -|        -|    -|
|Expression           |        -|     -|        0|     1064|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |        -|    24|     4360|     3678|    -|
|Memory               |        -|     -|        -|        -|    -|
|Multiplexer          |        -|     -|        -|      495|    -|
|Register             |        -|     -|      937|      160|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |        0|    24|     5297|     5397|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1344|  3008|   869120|   434560|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |        0|    ~0|       ~0|        1|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4032|  9024|  2607360|  1303680|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |        0|    ~0|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +--------------------------+----------------------+---------+----+------+------+-----+
    |         Instance         |        Module        | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +--------------------------+----------------------+---------+----+------+------+-----+
    |mul_31ns_33ns_63_1_1_U19  |mul_31ns_33ns_63_1_1  |        0|   4|     0|    21|    0|
    |mul_31ns_33ns_63_1_1_U20  |mul_31ns_33ns_63_1_1  |        0|   4|     0|    21|    0|
    |mul_31ns_33ns_63_1_1_U21  |mul_31ns_33ns_63_1_1  |        0|   4|     0|    21|    0|
    |mul_31ns_33ns_63_1_1_U22  |mul_31ns_33ns_63_1_1  |        0|   4|     0|    21|    0|
    |mul_31ns_33ns_63_1_1_U23  |mul_31ns_33ns_63_1_1  |        0|   4|     0|    21|    0|
    |mul_31ns_33ns_63_1_1_U24  |mul_31ns_33ns_63_1_1  |        0|   4|     0|    21|    0|
    |sparsemux_7_2_8_1_1_U25   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U26   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U27   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U28   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U29   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U30   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U31   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U32   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U33   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U36   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U37   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U38   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U39   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U40   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U41   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U42   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |sparsemux_7_2_8_1_1_U43   |sparsemux_7_2_8_1_1   |        0|   0|     0|    14|    0|
    |urem_31ns_3ns_2_35_1_U34  |urem_31ns_3ns_2_35_1  |        0|   0|  2180|  1657|    0|
    |urem_31ns_3ns_2_35_1_U35  |urem_31ns_3ns_2_35_1  |        0|   0|  2180|  1657|    0|
    +--------------------------+----------------------+---------+----+------+------+-----+
    |Total                     |                      |        0|  24|  4360|  3678|    0|
    +--------------------------+----------------------+---------+----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------+----------+----+---+----+------------+------------+
    |       Variable Name       | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------+----------+----+---+----+------------+------------+
    |add_ln41_1_fu_1025_p2      |         +|   0|  0|  38|          31|           2|
    |add_ln41_2_fu_1031_p2      |         +|   0|  0|  38|          31|           1|
    |add_ln41_fu_1008_p2        |         +|   0|  0|  70|          63|           1|
    |add_ln42_fu_1091_p2        |         +|   0|  0|  38|          31|           1|
    |add_ln46_10_fu_1421_p2     |         +|   0|  0|  23|          16|          16|
    |add_ln46_11_fu_1438_p2     |         +|   0|  0|  23|          16|          16|
    |add_ln46_1_fu_1216_p2      |         +|   0|  0|  23|          16|          16|
    |add_ln46_2_fu_1310_p2      |         +|   0|  0|  23|          16|          16|
    |add_ln46_3_fu_1316_p2      |         +|   0|  0|  23|          16|          16|
    |add_ln46_4_fu_1334_p2      |         +|   0|  0|  23|          16|          16|
    |add_ln46_5_fu_1352_p2      |         +|   0|  0|  23|          16|          16|
    |add_ln46_6_fu_1369_p2      |         +|   0|  0|  23|          16|          16|
    |add_ln46_7_fu_1387_p2      |         +|   0|  0|  23|          16|          16|
    |add_ln46_8_fu_1162_p2      |         +|   0|  0|  23|          16|          16|
    |add_ln46_9_fu_1404_p2      |         +|   0|  0|  23|          16|          16|
    |add_ln46_fu_1197_p2        |         +|   0|  0|  38|          31|           2|
    |add_ln47_fu_1655_p2        |         +|   0|  0|  18|          11|          11|
    |add_ln48_1_fu_1735_p2      |         +|   0|  0|  17|          11|          11|
    |add_ln48_fu_1701_p2        |         +|   0|  0|  17|          10|          10|
    |add_ln51_1_fu_1085_p2      |         +|   0|  0|  19|          19|          19|
    |empty_fu_1192_p2           |         +|   0|  0|  38|          31|           2|
    |grad_mag_d0                |         +|   0|  0|  39|          32|          32|
    |gx_fu_1722_p2              |         +|   0|  0|  17|          11|          11|
    |gy_fu_1740_p2              |         +|   0|  0|  17|          11|          11|
    |sub_ln161_1_fu_1786_p2     |         -|   0|  0|  18|           1|          11|
    |sub_ln161_fu_1750_p2       |         -|   0|  0|  18|           1|          11|
    |sub_ln47_1_fu_1717_p2      |         -|   0|  0|  17|          11|          11|
    |sub_ln47_fu_1631_p2        |         -|   0|  0|  16|           9|           9|
    |sub_ln48_1_fu_1695_p2      |         -|   0|  0|  18|          11|          11|
    |sub_ln48_fu_1673_p2        |         -|   0|  0|  17|           1|          10|
    |sub_ln51_fu_1069_p2        |         -|   0|  0|  19|          19|          19|
    |tmp65_fu_1637_p2           |         -|   0|  0|  16|           9|           9|
    |icmp_ln41_fu_1003_p2       |      icmp|   0|  0|  70|          63|          63|
    |icmp_ln42_fu_998_p2        |      icmp|   0|  0|  39|          32|          32|
    |select_ln163_1_fu_1814_p3  |    select|   0|  0|  32|           1|          32|
    |select_ln163_fu_1778_p3    |    select|   0|  0|  32|           1|          32|
    |select_ln41_1_fu_1118_p3   |    select|   0|  0|  31|           1|          31|
    |select_ln41_2_fu_1037_p3   |    select|   0|  0|  31|           1|          31|
    |select_ln41_fu_1017_p3     |    select|   0|  0|  31|           1|          31|
    |ap_enable_pp0              |       xor|   0|  0|   2|           1|           2|
    +---------------------------+----------+----+---+----+------------+------------+
    |Total                      |          |   0|  0|1064|         662|         635|
    +---------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |ap_done_int              |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1  |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter2  |   9|          2|    1|          2|
    |blur_1_address0          |  49|          9|   16|        144|
    |blur_2_address0          |  49|          9|   16|        144|
    |blur_3_address0          |  49|          9|   16|        144|
    |blur_4_address0          |  49|          9|   16|        144|
    |blur_5_address0          |  49|          9|   16|        144|
    |blur_6_address0          |  49|          9|   16|        144|
    |blur_7_address0          |  49|          9|   16|        144|
    |blur_8_address0          |  49|          9|   16|        144|
    |blur_address0            |  49|          9|   16|        144|
    |c_1_fu_114               |   9|          2|   31|         62|
    |indvar_flatten10_fu_122  |   9|          2|   63|        126|
    |r_fu_118                 |   9|          2|   31|         62|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    | 495|         93|  272|       1552|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +------------------------------------+----+----+-----+-----------+
    |                Name                | FF | LUT| Bits| Const Bits|
    +------------------------------------+----+----+-----+-----------+
    |add_ln41_1_reg_1876                 |  31|   0|   31|          0|
    |add_ln41_2_reg_1881                 |  31|   0|   31|          0|
    |add_ln42_reg_1898                   |  31|   0|   31|          0|
    |add_ln46_1_reg_1940                 |  10|   0|   16|          6|
    |add_ln46_8_reg_1913                 |  10|   0|   16|          6|
    |add_ln46_reg_1935                   |  31|   0|   31|          0|
    |add_ln47_reg_2371                   |  11|   0|   11|          0|
    |add_ln48_reg_2381                   |  10|   0|   10|          0|
    |add_ln51_1_reg_1893                 |  19|   0|   19|          0|
    |ap_CS_fsm                           |   1|   0|    1|          0|
    |ap_done_reg                         |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter22            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter23            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter24            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter25            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter26            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter27            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter28            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter29            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter30            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter31            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter32            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter33            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter34            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter35            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter36            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter37            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter38            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8             |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9             |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter10_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter11_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter12_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter13_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter14_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter15_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter16_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter17_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter18_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter19_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter20_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter21_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter22_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter23_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter24_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter25_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter26_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter27_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter28_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter29_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg    |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter30_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter31_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter32_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter33_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter34_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter35_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter36_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter37_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg    |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg    |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg    |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg    |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg    |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter8_reg    |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter9_reg    |   1|   0|    1|          0|
    |c_1_fu_114                          |  31|   0|   31|          0|
    |empty_reg_1930                      |  31|   0|   31|          0|
    |icmp_ln42_reg_1860                  |   1|   0|    1|          0|
    |indvar_flatten10_fu_122             |  63|   0|   63|          0|
    |r_fu_118                            |  31|   0|   31|          0|
    |select_ln41_2_reg_1886              |  31|   0|   31|          0|
    |select_ln41_reg_1869                |  31|   0|   31|          0|
    |sub_ln47_reg_2366                   |   9|   0|    9|          0|
    |sub_ln48_1_reg_2376                 |  11|   0|   11|          0|
    |tmp_30_cast3_reg_1920               |  10|   0|   10|          0|
    |tmp_30_cast_reg_1925                |   8|   0|    8|          0|
    |tmp_34_cast5_reg_1977               |  10|   0|   10|          0|
    |tmp_34_cast_reg_1982                |   8|   0|    8|          0|
    |tmp_38_cast6_reg_1903               |  10|   0|   10|          0|
    |tmp_38_cast_reg_1908                |   8|   0|    8|          0|
    |trunc_ln41_reg_1946                 |   2|   0|    2|          0|
    |trunc_ln41_reg_1946_pp0_iter36_reg  |   2|   0|    2|          0|
    |trunc_ln42_reg_1964                 |   2|   0|    2|          0|
    |trunc_ln42_reg_1964_pp0_iter36_reg  |   2|   0|    2|          0|
    |udiv_ln1_cast_reg_1958              |  16|   0|   16|          0|
    |udiv_ln46_1_cast_reg_1987           |  16|   0|   16|          0|
    |udiv_ln46_2_cast_reg_1994           |  16|   0|   16|          0|
    |v_5_reg_2361                        |   8|   0|    8|          0|
    |add_ln42_reg_1898                   |  64|  32|   31|          0|
    |add_ln46_8_reg_1913                 |  64|  32|   16|          6|
    |add_ln51_1_reg_1893                 |  64|  32|   19|          0|
    |select_ln41_2_reg_1886              |  64|  32|   31|          0|
    |select_ln41_reg_1869                |  64|  32|   31|          0|
    +------------------------------------+----+----+-----+-----------+
    |Total                               | 937| 160|  757|         18|
    +------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------------+-----+-----+------------+-------------------------------------------------+--------------+
|     RTL Ports     | Dir | Bits|  Protocol  |                  Source Object                  |    C Type    |
+-------------------+-----+-----+------------+-------------------------------------------------+--------------+
|ap_clk             |   in|    1|  ap_ctrl_hs|  edge_detect_Pipeline_sobel_loop_VITIS_LOOP_42_4|  return value|
|ap_rst             |   in|    1|  ap_ctrl_hs|  edge_detect_Pipeline_sobel_loop_VITIS_LOOP_42_4|  return value|
|ap_start           |   in|    1|  ap_ctrl_hs|  edge_detect_Pipeline_sobel_loop_VITIS_LOOP_42_4|  return value|
|ap_done            |  out|    1|  ap_ctrl_hs|  edge_detect_Pipeline_sobel_loop_VITIS_LOOP_42_4|  return value|
|ap_idle            |  out|    1|  ap_ctrl_hs|  edge_detect_Pipeline_sobel_loop_VITIS_LOOP_42_4|  return value|
|ap_ready           |  out|    1|  ap_ctrl_hs|  edge_detect_Pipeline_sobel_loop_VITIS_LOOP_42_4|  return value|
|add_ln27           |   in|   32|     ap_none|                                         add_ln27|        scalar|
|mul_ln27           |   in|   63|     ap_none|                                         mul_ln27|        scalar|
|grad_mag_address0  |  out|   19|   ap_memory|                                         grad_mag|         array|
|grad_mag_ce0       |  out|    1|   ap_memory|                                         grad_mag|         array|
|grad_mag_we0       |  out|    1|   ap_memory|                                         grad_mag|         array|
|grad_mag_d0        |  out|   32|   ap_memory|                                         grad_mag|         array|
|blur_address0      |  out|   16|   ap_memory|                                             blur|         array|
|blur_ce0           |  out|    1|   ap_memory|                                             blur|         array|
|blur_q0            |   in|    8|   ap_memory|                                             blur|         array|
|blur_1_address0    |  out|   16|   ap_memory|                                           blur_1|         array|
|blur_1_ce0         |  out|    1|   ap_memory|                                           blur_1|         array|
|blur_1_q0          |   in|    8|   ap_memory|                                           blur_1|         array|
|blur_2_address0    |  out|   16|   ap_memory|                                           blur_2|         array|
|blur_2_ce0         |  out|    1|   ap_memory|                                           blur_2|         array|
|blur_2_q0          |   in|    8|   ap_memory|                                           blur_2|         array|
|blur_3_address0    |  out|   16|   ap_memory|                                           blur_3|         array|
|blur_3_ce0         |  out|    1|   ap_memory|                                           blur_3|         array|
|blur_3_q0          |   in|    8|   ap_memory|                                           blur_3|         array|
|blur_4_address0    |  out|   16|   ap_memory|                                           blur_4|         array|
|blur_4_ce0         |  out|    1|   ap_memory|                                           blur_4|         array|
|blur_4_q0          |   in|    8|   ap_memory|                                           blur_4|         array|
|blur_5_address0    |  out|   16|   ap_memory|                                           blur_5|         array|
|blur_5_ce0         |  out|    1|   ap_memory|                                           blur_5|         array|
|blur_5_q0          |   in|    8|   ap_memory|                                           blur_5|         array|
|blur_6_address0    |  out|   16|   ap_memory|                                           blur_6|         array|
|blur_6_ce0         |  out|    1|   ap_memory|                                           blur_6|         array|
|blur_6_q0          |   in|    8|   ap_memory|                                           blur_6|         array|
|blur_7_address0    |  out|   16|   ap_memory|                                           blur_7|         array|
|blur_7_ce0         |  out|    1|   ap_memory|                                           blur_7|         array|
|blur_7_q0          |   in|    8|   ap_memory|                                           blur_7|         array|
|blur_8_address0    |  out|   16|   ap_memory|                                           blur_8|         array|
|blur_8_ce0         |  out|    1|   ap_memory|                                           blur_8|         array|
|blur_8_q0          |   in|    8|   ap_memory|                                           blur_8|         array|
+-------------------+-----+-----+------------+-------------------------------------------------+--------------+

