<!doctype html>
<html class="no-js" lang="en">

<head>
  <!-- Global site tag (gtag.js) - Google Analytics -->
  <script async src="https://www.googletagmanager.com/gtag/js?id=UA-134228602-6"></script>
  <script>
    window.dataLayer = window.dataLayer || [];
    function gtag(){dataLayer.push(arguments);}
    gtag('js', new Date());

    gtag('config', 'UA-134228602-6');
  </script>

  <meta charset="utf-8">
  <meta http-equiv="x-ua-compatible" content="ie=edge">
  <title>‚òòÔ∏è üéπ üë®üèª‚Äç‚öñÔ∏è Trends beim Design von FPGAs. √úbersetzung üåÉ ‚ö°Ô∏è üìß</title>
  <link rel="icon" type="image/x-icon" href="/favicon.ico" />
  <meta name="description" content="Dies ist nicht das erste Jahr, in dem die Wilson Research Group Trends bei FPGA und ASIC untersucht. Laut Forschung k√∂nnen Sie die Hauptvektoren der E...">
  <meta name="viewport" content="width=device-width, initial-scale=1, shrink-to-fit=no">

  <link rel="stylesheet" href="../../css/main.css">

  <link href="https://fonts.googleapis.com/css?family=Quicksand&display=swap" rel="stylesheet">

  <script src="https://cdnjs.cloudflare.com/ajax/libs/jquery/3.3.1/jquery.min.js"></script>
  <script>window.jQuery || document.write('<script src="../../js/vendors/jquery-3.3.1.min.js"><\/script>')</script>

  <script>document.write('<script src="//pagea' + 'd2.googles' + 'yndication.com/pagea' + 'd/js/a' + 'dsby' + 'google.js"><\/script>')</script>
  <script>
        var superSpecialObject = {};
        superSpecialObject['google_a' + 'd_client'] = 'ca-p' + 'ub-6974184241884155';
        superSpecialObject['enable_page_level_a' + 'ds'] = true;
       (window['a' + 'dsbygoogle'] = window['a' + 'dsbygoogle'] || []).push(superSpecialObject);
  </script>
</head>

<body>
  <!--[if lte IE 9]>
    <p class="browserupgrade">You are using an <strong>outdated</strong> browser. Please <a href="https://browsehappy.com/">upgrade your browser</a> to improve your experience and security.</p>
  <![endif]-->
  <header class="page-header js-page-header">
    <a class="page-header-logo-container" href="https://weekly-geekly-es.github.io/index.html"></a>
    <div class="page-header-text">Geekly articles weekly</div>
  </header>
  <section class="page js-page"><h1>Trends beim Design von FPGAs. √úbersetzung</h1><div class="post__body post__body_full"><div class="post__text post__text-html post__text_v1" id="post-content-body" data-io-article-url="https://habr.com/ru/post/417953/">  Dies ist nicht das erste Jahr, in dem die Wilson Research Group Trends bei FPGA und ASIC untersucht.  Laut Forschung k√∂nnen Sie die Hauptvektoren der Entwicklung und Ver√§nderung bestimmen, die in der Welt der programmierbaren Logik auftreten. <br><br><img src="https://nikellanjilo.ru/wp/wp-content/uploads/2018/07/2183634705_2fe4344698_o-1.png" alt="Bild"><br><a name="habracut"></a><br><h2>  Samen </h2><br>  Auf Habr√© und anderswo finden Sie nicht so h√§ufig Informationen zu Analysen des FPGA-Entwicklungsmarkts.  Es ist nicht klar, was und wie sich √§ndert, obwohl es den Anschein hat, dass sich auf dem Markt ziemlich viel √§ndert und Interesse besteht.  Leute weit weg von FPGAs und sie h√∂rten von Alteras Kauf durch Intel. <br><br>  Warum gibt es keine Informationen?  Dieser Beitrag soll alles reparieren und Ordnung und Klarheit in die Reihen der Hardware bringen.  <s>Und immer noch versuchen, den Holivar zwischen den Anh√§ngern von Verilog / SystemVerilog und VHDL zu beenden.</s> Hurra! <br><br>  Und doch ... hier sind die wichtigsten Punkte auf FPGA, wenn Sie ASIC ben√∂tigen - es gibt Links zu Quellen in der Fu√üzeile.  Wenn gro√ües Interesse besteht, k√∂nnen Sie einen separaten Beitrag schreiben. <br><br><h2>  Fangen wir an </h2><br>  Die meisten Teilnehmer der Umfrage sind Elektronikdesigner (Hardware-Designer) und Verifizierungsingenieure (Verifizierungsingenieur). <br><br>  Die Studie ergab eine Tendenz, die Anzahl der eingebetteten Prozessoren in FPGA-Projekten seit 2014 zu erh√∂hen (von 56% auf 59%). <br><br>  Der Anstieg ist vernachl√§ssigbar.  Und es ist klar warum.  Projekte, die eingebettete Prozessoren verwenden, erh√∂hen die Komplexit√§t der √úberpr√ºfung aufgrund von Hardware- und Software-Interaktionen sowie der Notwendigkeit, komplexe Schnittstellen zu implementieren. <br><br>  Der Markt f√ºr programmierbare SoC-FPGAs wie ZYNQ von Xilinx, Arria / Cydone von Altera (Intel) und SmartFusion von Microsemi w√§chst.  Die Implementierung von Projekten mit integriertem Prozessor wurde erheblich vereinfacht, und jetzt werden 36% der FPGA-Projekte auf diesen Chips ver√∂ffentlicht. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-1-2-520x293.png" alt="Bild"></div><br>  Gleichzeitig w√§chst der Anteil von Projekten, die standardisierte Schnittstellen auf einem Chip anstelle von propriet√§ren verwenden.  Das Wachstum von AMBA ist auf die Tatsache zur√ºckzuf√ºhren, dass in den oben genannten Chips der eingebaute Prozessor in der Regel ARM ist.  Ja, und der Standard ist offen. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-1-3-520x293.png" alt="Bild"></div><br><h2>  Nun zur √úberpr√ºfung </h2><br>  48% der f√ºr das Projekt aufgewendeten Zeit wird f√ºr die √úberpr√ºfung aufgewendet.  Dieser Wert w√§chst.  So dauerte die √úberpr√ºfung beispielsweise 2014 46% und 2012 43% der Projektzeit. <br>  Wenn Sie sich die durchschnittliche Zeit ansehen, die Verifizierungsingenieure f√ºr verschiedene Aufgaben im Zusammenhang mit einem bestimmten Projekt aufwenden, werden Sie feststellen, dass sie die meiste Zeit damit verbringen, Fehler zu finden und zu beheben.  Diese Zeit unterscheidet sich in der Regel von Projekt zu Projekt erheblich. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/08/BLOG-2016-WRG-figure-3-2-520x293.png" alt="Bild"></div><br>  Die folgenden Daten erkl√§ren dem Manager, warum Sie das Projekt nicht rechtzeitig abgeschlossen haben :) <br><br>  Wenn Sie Ihr Projekt eineinhalb Mal h√∂her als geplant abschlie√üen, sind Sie weit von einer Ausnahme entfernt (ungef√§hr jedes zehnte Projekt wird auf diese Weise geliefert). <br>  W√§hrend oder vor Ablauf der Frist werden nur 35% der Projekte abgeschlossen. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-4-1-520x293.png" alt="Bild"></div><br>  Die Zeitverz√∂gerung ist in der Regel darauf zur√ºckzuf√ºhren, dass 78% der Projekte "schwierige" Fehler aufweisen.  Mindestens 30% der Projekte weisen einen Fehler auf, und die Abh√§ngigkeit der Anzahl der Projekte von der Anzahl der Fehler hat die Form einer Rayleigh-Verteilung. <br><br>  Fehlertypen in FPGA-Projekten k√∂nnen von den beliebtesten bis zu weniger klassifiziert werden.  Der h√§ufigste Fehler, bei dem ein Projekt verarbeitet werden muss, ist ein logischer oder funktionaler Fehler, dann Fehler beim Timing in Analog-Digital-Schaltkreisen, Fehler in der Firmware-Datei f√ºr den Prozessor usw. <br><br>  Die Hauptursachen f√ºr Fehler in der Logik und Funktionalit√§t des Projekts sind: <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-4-5-520x293.png" alt="Bild"></div><br>  1. Fehler im Design, 2. √Ñnderungen in der Spezifikation, 3. Falsche oder unvollst√§ndige Dokumentation, 4. Fehler in ihren oder IP-Bl√∂cken / Testbenches von Drittanbietern und anderen Elementen des Projekts. <br><br>  Behauptungen, Funktions- und Codeabdeckung sowie zuf√§llig begrenzte Simulationen werden zunehmend als Testwerkzeuge verwendet: <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-5-1-520x293.png" alt="Bild"></div><br><br>  47% der Projekte sind f√ºr die √úberpr√ºfung von Behauptungen als Strategie zur Code√ºberpr√ºfung angepasst. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-4-520x293.png" alt="Bild"></div><br><h2>  HDL-Sprachen und mehr </h2><br>  <i>Sprachen, die f√ºr das RTL-Design verwendet werden</i> . <br><br>  Die Anzahl der VHDL-Codes in Projekten nimmt ab.  Und das ist ein globaler Trend.  Dieser R√ºckgang ist jedoch f√ºr europ√§ische Entwickler weniger relevant, bei denen FPGA-Projekte zu 79% in VHDL geschrieben sind, w√§hrend der weltweite Durchschnitt bei 62% liegt. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-1-1-520x293.png" alt="Bild"></div><br>  <i>In Tests verwendete Sprachen</i> <br><br>  Hier ist SystemVerilog der unbestrittene Marktf√ºhrer.  Aber hier unterscheiden sich europ√§ische Entwickler sehr vom Rest der Welt.  In Europa wird VHDL in 66% der F√§lle zur Verifizierung verwendet, w√§hrend SystemVerilog in 41% der F√§lle verwendet wird. <br><br><div style="text-align:center;"><img src="https://s3.amazonaws.com/s3-blogs.mentor.com/verificationhorizons/files/2016/09/BLOG-2016-WRG-figure-6-2-1-520x293.png" alt="Bild"></div><br>  VHDL lebt also irgendwie.  Es ist nat√ºrlich nicht klar, warum sich die Statistiken in Europa von den globalen unterscheiden.  Vielleicht liegt das am Studium.  Obwohl ich andererseits freiberuflich t√§tig sein musste und es Auftr√§ge von amerikanischen Studenten gab, waren fast alle von ihnen auf VHDL. <br><br>  Das ist alles. <br><br>  Ich hoffe, der Artikel hat Ihnen geholfen. <br><br>  Lesen Sie hier mehr - <br><br>  FPGA-Quellen: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Zeiten</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Zwei</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Drei</a> <br><br>  ASIC-Quellen: <br><br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Zeiten</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Zwei</a> <br>  <a href="https://translate.googleusercontent.com/translate_c?depth=1&amp;rurl=translate.google.com&amp;sl=ru&amp;sp=nmt4&amp;tl=de&amp;u=">Drei</a> </div></div><p>Source: <a rel="nofollow" href="https://habr.com/ru/post/de417953/">https://habr.com/ru/post/de417953/</a></p>
<section class="more-articles-navigation-panel js-more-articles-navigation-panel">
<h4>More articles:</h4>
<nav class="list-of-articles-container js-list-of-articles-container"><ul class="list-of-pages js-list-of-pages">
<li><a href="../de417943/index.html">Serverless and React 2: Handfertigkeit und kein Betrug</a></li>
<li><a href="../de417945/index.html">Welche Werkzeuge hat die Parker-Sonde?</a></li>
<li><a href="../de417947/index.html">Datenvisualisierung f√ºr Ihr Webprojekt</a></li>
<li><a href="../de417949/index.html">Wie habe ich die Standard-C ++ 11-Bibliothek geschrieben oder warum ist Boost so be√§ngstigend? Kapitel 4.2</a></li>
<li><a href="../de417951/index.html">Schreiben von Java-freundlichem Kotlin-Code</a></li>
<li><a href="../de417955/index.html">So werden Sie Interface-Designer. Notwendige F√§higkeiten und leistungsstarke Werkzeuge, √ºber die wir nicht informiert sind</a></li>
<li><a href="../de417957/index.html">√ñffnen Sie das Webinar Linux Containerization Mechanisms</a></li>
<li><a href="../de417959/index.html">10 Tipps zum Interface-Design</a></li>
<li><a href="../de417963/index.html">Wind, Heuschrecke und Frist: Wie wir das Umspannwerk gebaut haben</a></li>
<li><a href="../de417965/index.html">Offene Lektion ‚ÄûWir schreiben unsere Bibliothek f√ºr die Arbeit mit XLSX-Dateien‚Äú</a></li>
</ul></nav>
</section><br />
<a href="../../allArticles.html"><strong>All Articles</strong></a>
<script src="../../js/main.js"></script>

<!-- Yandex.Metrika counter -->
<script type="text/javascript" >
  (function (d, w, c) {
      (w[c] = w[c] || []).push(function() {
          try {
              w.yaCounter57283870 = new Ya.Metrika({
                  id:57283870,
                  clickmap:true,
                  trackLinks:true,
                  accurateTrackBounce:true,
                  webvisor:true
              });
          } catch(e) { }
      });

      var n = d.getElementsByTagName("script")[0],
          s = d.createElement("script"),
          f = function () { n.parentNode.insertBefore(s, n); };
      s.type = "text/javascript";
      s.async = true;
      s.src = "https://mc.yandex.ru/metrika/watch.js";

      if (w.opera == "[object Opera]") {
          d.addEventListener("DOMContentLoaded", f, false);
      } else { f(); }
  })(document, window, "yandex_metrika_callbacks");
</script>
<noscript><div><img src="https://mc.yandex.ru/watch/57283870" style="position:absolute; left:-9999px;" alt="" /></div></noscript>

<!-- Google Analytics -->
  <script>
    window.ga = function () { ga.q.push(arguments) }; ga.q = []; ga.l = +new Date;
    ga('create', 'UA-134228602-6', 'auto'); ga('send', 'pageview')
  </script>
  <script src="https://www.google-analytics.com/analytics.js" async defer></script>

</section>

<footer class="page-footer">
  <div class="page-footer-legal-info-container page-footer-element">
    <p>
      Weekly-Geekly ES | <span class="page-footer-legal-info-year js-page-footer-legal-info-year">2019</span>
    </p>
  </div>
  <div class="page-footer-counters-container page-footer-element">
    <a class="page-footer-counter-clustrmap" href='#'  title='Visit tracker'><img src='https://clustrmaps.com/map_v2.png?cl=698e5a&w=271&t=t&d=9uU9J9pq8z7k8xEBHYSfs6DenIBAHs3vLIHcPIJW9d0&co=3a3a3a&ct=ffffff'/></a>
  </div>
</footer>
  
</body>

</html>