---
layout : single
author_profile: true
sidebar: 
  nav: "sidebar-category"
  
title: "[컴퓨터구조] 처리장치 -3"

categories:
  - cs
tags:
  - CS
---

### 산술논리연산장치
- 산술연산과 논리연산을 실행하는 조합논리회로<br>
- 산술연산회로와 논리연산회로의 결합<br><br>

1. 산술연산회로<br>
	- 여러 개의 전가산기(FA)를 연속적으로 연결한 병렬가산기로 구성<br>
	- 병렬가산기로 들어가는 제어입력 값을 선택하여 여러가지 형태의 산술연산을 실행<br><br>
	
	- 산술연산의 종류<br><br>
	![화면 캡처 2023-09-10 212300](https://github.com/ejImDev/CollaboratorRepo/assets/102012107/ee3a2d58-7418-48b8-a158-ed91de37adff)

2. 논리연산회로<br>
	- 레지스터에 있는 각 비트를 독립된 2진 변수로 간주하여 비트별 연산을 실행<br>
	- AND, OR, XOR, NOT 연산 등이 있으며, 이를 이용하여 복잡한 연산을 유도<br><br>

3. ALU에 대한 연산표<br><br>
![화면 캡처 2023-09-10 212810](https://github.com/ejImDev/CollaboratorRepo/assets/102012107/b5d1987c-93f8-4b68-a4c9-5eee0c464cf3)

### 상태 레지스터
- ALU에서 산술연산이 수행된 후 연산결과에 의해 나타나는 상태 값을 저장<br>
- 상태 레지스터는 C(Carry bit), S(sign bit), Z(zero bit), V(overflow bit)로 구성<br>

### 시프터
- 입력 데이터의 모든 비트들을 각각 서로 이웃한 비트로 자리를 옮기는 시프트 연산을 수행<br><br>

![화면 캡처 2023-09-10 215229](https://github.com/ejImDev/CollaboratorRepo/assets/102012107/68116873-41e3-4b06-8769-49ba71a239a7)
