# Лабораторная №1

# Задание №2 Десериализатор

## Описание

В рамках лабораторной работы реализован модуль deserializer, выполняющий обратную сериализатору операцию. Модуль принимает последовательный поток бит, записывает только валидные (`data_val_i = 1`) и формирует 16-битное параллельное слово. После накопления 16 валидных бит на выход `deser_data_o` выдаётся собранное слово, а сигнал `deser_data_val_o` поднимается на один такт, подтверждая его готовность.

## Структура проекта

```
task2/
│── quartus_prj/               # Файлы проекта Quartus
│ ├── deserializer.qpf
│ ├── deserializer.qsf
│ └── deserializer.sdc
│── rtl/                       # Исходный код
│ ├── deserializer_top.sv
│ └── deserializer.sv
│── tb/                        # Тестбенч
│ ├── deserializer_tb.sv
│ └── run.do
└── README.md
```

## Инструкция по запуску симуляции

1. Перейти в директорию `tb`:
   ```
   cd tb
   ```
2. Запустить ModelSim и выполнить команду:
   ```
   do run.do
   ```

## В ходе работы использовались

- **Quartus Prime Lite 18.1**
- **ModelSim**
