

================================================================
== Vitis HLS Report for 'kernel_nlp'
================================================================
* Date:           Tue Dec 17 08:34:31 2024

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        kernel_nlp
* Solution:       solution (Vitis Kernel Flow Target)
* Product family: virtexuplusHBM
* Target device:  xcu55c-fsvh2892-2L-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  4.00 ns|  2.920 ns|     1.08 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-------+-------+---------+
    |  Latency (cycles) |  Latency (absolute) |    Interval   | Pipeline|
    |   min   |   max   |    min   |    max   |  min  |  max  |   Type  |
    +---------+---------+----------+----------+-------+-------+---------+
    |    96824|    96824|  0.387 ms|  0.387 ms|  96825|  96825|       no|
    +---------+---------+----------+----------+-------+-------+---------+

    + Detail: 
        * Instance: 
        +--------------------------------------------------------------------+---------------------------------------------------------+---------+---------+-----------+-----------+-------+-------+---------+
        |                                                                    |                                                         |  Latency (cycles) |   Latency (absolute)  |    Interval   | Pipeline|
        |                              Instance                              |                          Module                         |   min   |   max   |    min    |    max    |  min  |  max  |   Type  |
        +--------------------------------------------------------------------+---------------------------------------------------------+---------+---------+-----------+-----------+-------+-------+---------+
        |grp_kernel_nlp_Pipeline_VITIS_LOOP_58_1_VITIS_LOOP_59_2_fu_747      |kernel_nlp_Pipeline_VITIS_LOOP_58_1_VITIS_LOOP_59_2      |    82023|    82023|   0.328 ms|   0.328 ms|  82023|  82023|       no|
        |grp_kernel_nlp_Pipeline_VITIS_LOOP_68_4_fu_854                      |kernel_nlp_Pipeline_VITIS_LOOP_68_4                      |      220|      220|   0.880 us|   0.880 us|    220|    220|       no|
        |grp_kernel_nlp_Pipeline_VITIS_LOOP_76_6_fu_871                      |kernel_nlp_Pipeline_VITIS_LOOP_76_6                      |      228|      228|   0.912 us|   0.912 us|    228|    228|       no|
        |grp_kernel_nlp_Pipeline_VITIS_LOOP_84_8_fu_888                      |kernel_nlp_Pipeline_VITIS_LOOP_84_8                      |      228|      228|   0.912 us|   0.912 us|    228|    228|       no|
        |grp_kernel_nlp_Pipeline_VITIS_LOOP_92_10_fu_905                     |kernel_nlp_Pipeline_VITIS_LOOP_92_10                     |      220|      220|   0.880 us|   0.880 us|    220|    220|       no|
        |grp_kernel_nlp_Pipeline_VITIS_LOOP_119_12_VITIS_LOOP_120_13_fu_922  |kernel_nlp_Pipeline_VITIS_LOOP_119_12_VITIS_LOOP_120_13  |    14434|    14434|  57.736 us|  57.736 us|  14434|  14434|       no|
        |grp_kernel_nlp_Pipeline_VITIS_LOOP_686_14_fu_1066                   |kernel_nlp_Pipeline_VITIS_LOOP_686_14                    |      222|      222|   0.888 us|   0.888 us|    222|    222|       no|
        |grp_kernel_nlp_Pipeline_VITIS_LOOP_695_16_fu_1083                   |kernel_nlp_Pipeline_VITIS_LOOP_695_16                    |      214|      214|   0.856 us|   0.856 us|    214|    214|       no|
        +--------------------------------------------------------------------+---------------------------------------------------------+---------+---------+-----------+-----------+-------+-------+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     -|        -|        -|    -|
|Expression           |        -|     -|        0|       12|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |      150|   222|    87111|    87240|    0|
|Memory               |      440|     -|        0|        0|    -|
|Multiplexer          |        -|     -|        -|     9998|    -|
|Register             |        -|     -|      576|        -|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |      590|   222|    87687|    97250|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1344|  3008|   869120|   434560|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |       43|     7|       10|       22|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4032|  9024|  2607360|  1303680|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |       14|     2|        3|        7|    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +--------------------------------------------------------------------+---------------------------------------------------------+---------+-----+-------+-------+-----+
    |                              Instance                              |                          Module                         | BRAM_18K| DSP |   FF  |  LUT  | URAM|
    +--------------------------------------------------------------------+---------------------------------------------------------+---------+-----+-------+-------+-----+
    |control_s_axi_U                                                     |control_s_axi                                            |        0|    0|    386|    680|    0|
    |gmem0_m_axi_U                                                       |gmem0_m_axi                                              |       30|    0|   3521|   2695|    0|
    |gmem1_m_axi_U                                                       |gmem1_m_axi                                              |       30|    0|   3521|   2695|    0|
    |gmem2_m_axi_U                                                       |gmem2_m_axi                                              |       30|    0|   3521|   2695|    0|
    |gmem3_m_axi_U                                                       |gmem3_m_axi                                              |       30|    0|   3521|   2695|    0|
    |gmem4_m_axi_U                                                       |gmem4_m_axi                                              |       30|    0|   3521|   2695|    0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_119_12_VITIS_LOOP_120_13_fu_922  |kernel_nlp_Pipeline_VITIS_LOOP_119_12_VITIS_LOOP_120_13  |        0|  116|  29373|  12434|    0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_58_1_VITIS_LOOP_59_2_fu_747      |kernel_nlp_Pipeline_VITIS_LOOP_58_1_VITIS_LOOP_59_2      |        0|   16|   8148|  26136|    0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_686_14_fu_1066                   |kernel_nlp_Pipeline_VITIS_LOOP_686_14                    |        0|   15|   6012|   6631|    0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_68_4_fu_854                      |kernel_nlp_Pipeline_VITIS_LOOP_68_4                      |        0|   15|   4798|   5018|    0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_695_16_fu_1083                   |kernel_nlp_Pipeline_VITIS_LOOP_695_16                    |        0|   15|   6377|   7916|    0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_76_6_fu_871                      |kernel_nlp_Pipeline_VITIS_LOOP_76_6                      |        0|   15|   4807|   4966|    0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_84_8_fu_888                      |kernel_nlp_Pipeline_VITIS_LOOP_84_8                      |        0|   15|   4807|   4966|    0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_92_10_fu_905                     |kernel_nlp_Pipeline_VITIS_LOOP_92_10                     |        0|   15|   4798|   5018|    0|
    +--------------------------------------------------------------------+---------------------------------------------------------+---------+-----+-------+-------+-----+
    |Total                                                               |                                                         |      150|  222|  87111|  87240|    0|
    +--------------------------------------------------------------------+---------------------------------------------------------+---------+-----+-------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    +---------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |  Memory |        Module        | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +---------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |v0_U     |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_1_U   |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_2_U   |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_3_U   |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_4_U   |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_5_U   |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_6_U   |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_7_U   |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_8_U   |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_9_U   |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_10_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_11_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_12_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_13_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_14_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_15_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_16_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_17_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_18_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_19_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_20_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_21_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_22_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_23_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_24_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_25_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_26_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_27_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_28_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_29_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_30_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_31_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_32_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_33_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_34_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_35_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_36_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_37_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_38_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_39_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_40_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_41_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_42_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_43_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_44_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_45_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_46_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_47_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_48_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_49_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_50_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_51_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_52_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_53_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_54_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_55_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_56_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_57_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_58_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_59_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_60_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_61_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_62_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_63_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_64_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_65_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_66_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_67_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_68_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_69_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_70_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_71_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_72_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_73_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_74_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_75_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_76_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_77_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_78_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_79_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_80_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_81_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_82_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_83_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_84_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_85_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_86_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_87_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_88_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_89_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_90_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_91_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_92_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_93_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_94_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_95_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_96_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_97_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_98_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v0_99_U  |v0_RAM_T2P_BRAM_1R1W  |        4|  0|   0|    0|  1599|   32|     1|        51168|
    |v1_U     |v1_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v1_1_U   |v1_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v1_2_U   |v1_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v1_3_U   |v1_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v1_4_U   |v1_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v1_5_U   |v1_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v1_6_U   |v1_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v1_7_U   |v1_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v1_8_U   |v1_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v1_9_U   |v1_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v2_U     |v2_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v2_1_U   |v2_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v2_2_U   |v2_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v2_3_U   |v2_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v2_4_U   |v2_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v2_5_U   |v2_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v2_6_U   |v2_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v2_7_U   |v2_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v2_8_U   |v2_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v2_9_U   |v2_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v3_U     |v3_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v3_1_U   |v3_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v3_2_U   |v3_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v3_3_U   |v3_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v3_4_U   |v3_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v3_5_U   |v3_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v3_6_U   |v3_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v3_7_U   |v3_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v3_8_U   |v3_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v3_9_U   |v3_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    41|   32|     1|         1312|
    |v4_U     |v4_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v4_1_U   |v4_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v4_2_U   |v4_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v4_3_U   |v4_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v4_4_U   |v4_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v4_5_U   |v4_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v4_6_U   |v4_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v4_7_U   |v4_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v4_8_U   |v4_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    |v4_9_U   |v4_RAM_T2P_BRAM_1R1W  |        1|  0|   0|    0|    39|   32|     1|         1248|
    +---------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total    |                      |      440|  0|   0|    0|161500| 4480|   140|      5168000|
    +---------+----------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name          | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+----+---+----+------------+------------+
    |ap_block_state1                   |        or|   0|  0|   2|           1|           1|
    |ap_block_state146                 |        or|   0|  0|   2|           1|           1|
    |ap_block_state2_io                |        or|   0|  0|   2|           1|           1|
    |ap_block_state74_on_subcall_done  |        or|   0|  0|   2|           1|           1|
    |ap_block_state75_io               |        or|   0|  0|   2|           1|           1|
    |ap_block_state78_on_subcall_done  |        or|   0|  0|   2|           1|           1|
    +----------------------------------+----------+----+---+----+------------+------------+
    |Total                             |          |   0|  0|  12|           6|           6|
    +----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +----------------+-----+-----------+-----+-----------+
    |      Name      | LUT | Input Size| Bits| Total Bits|
    +----------------+-----+-----------+-----+-----------+
    |ap_NS_fsm       |  775|        147|    1|        147|
    |ap_done         |    9|          2|    1|          2|
    |gmem0_ARADDR    |   14|          3|   64|        192|
    |gmem0_ARLEN     |   14|          3|   32|         96|
    |gmem0_ARVALID   |   14|          3|    1|          3|
    |gmem0_RREADY    |    9|          2|    1|          2|
    |gmem0_blk_n_AR  |    9|          2|    1|          2|
    |gmem1_ARADDR    |   14|          3|   64|        192|
    |gmem1_ARLEN     |   14|          3|   32|         96|
    |gmem1_ARVALID   |   14|          3|    1|          3|
    |gmem1_RREADY    |    9|          2|    1|          2|
    |gmem1_blk_n_AR  |    9|          2|    1|          2|
    |gmem2_ARADDR    |   14|          3|   64|        192|
    |gmem2_ARLEN     |   14|          3|   32|         96|
    |gmem2_ARVALID   |   14|          3|    1|          3|
    |gmem2_RREADY    |    9|          2|    1|          2|
    |gmem2_blk_n_AR  |    9|          2|    1|          2|
    |gmem3_ARADDR    |   14|          3|   64|        192|
    |gmem3_ARLEN     |   14|          3|   32|         96|
    |gmem3_ARVALID   |   14|          3|    1|          3|
    |gmem3_AWADDR    |   14|          3|   64|        192|
    |gmem3_AWLEN     |   14|          3|   32|         96|
    |gmem3_AWVALID   |   14|          3|    1|          3|
    |gmem3_BREADY    |   14|          3|    1|          3|
    |gmem3_RREADY    |    9|          2|    1|          2|
    |gmem3_WVALID    |    9|          2|    1|          2|
    |gmem3_blk_n_AR  |    9|          2|    1|          2|
    |gmem3_blk_n_AW  |    9|          2|    1|          2|
    |gmem3_blk_n_B   |    9|          2|    1|          2|
    |gmem4_ARADDR    |   14|          3|   64|        192|
    |gmem4_ARLEN     |   14|          3|   32|         96|
    |gmem4_ARVALID   |   14|          3|    1|          3|
    |gmem4_AWADDR    |   14|          3|   64|        192|
    |gmem4_AWLEN     |   14|          3|   32|         96|
    |gmem4_AWVALID   |   14|          3|    1|          3|
    |gmem4_BREADY    |   14|          3|    1|          3|
    |gmem4_RREADY    |    9|          2|    1|          2|
    |gmem4_WVALID    |    9|          2|    1|          2|
    |gmem4_blk_n_AR  |    9|          2|    1|          2|
    |gmem4_blk_n_AW  |    9|          2|    1|          2|
    |gmem4_blk_n_B   |    9|          2|    1|          2|
    |v0_10_address0  |   14|          3|   11|         33|
    |v0_10_ce0       |   14|          3|    1|          3|
    |v0_10_ce1       |    9|          2|    1|          2|
    |v0_10_we0       |    9|          2|    1|          2|
    |v0_10_we1       |    9|          2|    1|          2|
    |v0_11_address0  |   14|          3|   11|         33|
    |v0_11_ce0       |   14|          3|    1|          3|
    |v0_11_ce1       |    9|          2|    1|          2|
    |v0_11_we0       |    9|          2|    1|          2|
    |v0_11_we1       |    9|          2|    1|          2|
    |v0_12_address0  |   14|          3|   11|         33|
    |v0_12_ce0       |   14|          3|    1|          3|
    |v0_12_ce1       |    9|          2|    1|          2|
    |v0_12_we0       |    9|          2|    1|          2|
    |v0_12_we1       |    9|          2|    1|          2|
    |v0_13_address0  |   14|          3|   11|         33|
    |v0_13_ce0       |   14|          3|    1|          3|
    |v0_13_ce1       |    9|          2|    1|          2|
    |v0_13_we0       |    9|          2|    1|          2|
    |v0_13_we1       |    9|          2|    1|          2|
    |v0_14_address0  |   14|          3|   11|         33|
    |v0_14_ce0       |   14|          3|    1|          3|
    |v0_14_ce1       |    9|          2|    1|          2|
    |v0_14_we0       |    9|          2|    1|          2|
    |v0_14_we1       |    9|          2|    1|          2|
    |v0_15_address0  |   14|          3|   11|         33|
    |v0_15_ce0       |   14|          3|    1|          3|
    |v0_15_ce1       |    9|          2|    1|          2|
    |v0_15_we0       |    9|          2|    1|          2|
    |v0_15_we1       |    9|          2|    1|          2|
    |v0_16_address0  |   14|          3|   11|         33|
    |v0_16_ce0       |   14|          3|    1|          3|
    |v0_16_ce1       |    9|          2|    1|          2|
    |v0_16_we0       |    9|          2|    1|          2|
    |v0_16_we1       |    9|          2|    1|          2|
    |v0_17_address0  |   14|          3|   11|         33|
    |v0_17_ce0       |   14|          3|    1|          3|
    |v0_17_ce1       |    9|          2|    1|          2|
    |v0_17_we0       |    9|          2|    1|          2|
    |v0_17_we1       |    9|          2|    1|          2|
    |v0_18_address0  |   14|          3|   11|         33|
    |v0_18_ce0       |   14|          3|    1|          3|
    |v0_18_ce1       |    9|          2|    1|          2|
    |v0_18_we0       |    9|          2|    1|          2|
    |v0_18_we1       |    9|          2|    1|          2|
    |v0_19_address0  |   14|          3|   11|         33|
    |v0_19_ce0       |   14|          3|    1|          3|
    |v0_19_ce1       |    9|          2|    1|          2|
    |v0_19_we0       |    9|          2|    1|          2|
    |v0_19_we1       |    9|          2|    1|          2|
    |v0_1_address0   |   14|          3|   11|         33|
    |v0_1_ce0        |   14|          3|    1|          3|
    |v0_1_ce1        |    9|          2|    1|          2|
    |v0_1_we0        |    9|          2|    1|          2|
    |v0_1_we1        |    9|          2|    1|          2|
    |v0_20_address0  |   14|          3|   11|         33|
    |v0_20_ce0       |   14|          3|    1|          3|
    |v0_20_ce1       |    9|          2|    1|          2|
    |v0_20_we0       |    9|          2|    1|          2|
    |v0_20_we1       |    9|          2|    1|          2|
    |v0_21_address0  |   14|          3|   11|         33|
    |v0_21_ce0       |   14|          3|    1|          3|
    |v0_21_ce1       |    9|          2|    1|          2|
    |v0_21_we0       |    9|          2|    1|          2|
    |v0_21_we1       |    9|          2|    1|          2|
    |v0_22_address0  |   14|          3|   11|         33|
    |v0_22_ce0       |   14|          3|    1|          3|
    |v0_22_ce1       |    9|          2|    1|          2|
    |v0_22_we0       |    9|          2|    1|          2|
    |v0_22_we1       |    9|          2|    1|          2|
    |v0_23_address0  |   14|          3|   11|         33|
    |v0_23_ce0       |   14|          3|    1|          3|
    |v0_23_ce1       |    9|          2|    1|          2|
    |v0_23_we0       |    9|          2|    1|          2|
    |v0_23_we1       |    9|          2|    1|          2|
    |v0_24_address0  |   14|          3|   11|         33|
    |v0_24_ce0       |   14|          3|    1|          3|
    |v0_24_ce1       |    9|          2|    1|          2|
    |v0_24_we0       |    9|          2|    1|          2|
    |v0_24_we1       |    9|          2|    1|          2|
    |v0_25_address0  |   14|          3|   11|         33|
    |v0_25_ce0       |   14|          3|    1|          3|
    |v0_25_ce1       |    9|          2|    1|          2|
    |v0_25_we0       |    9|          2|    1|          2|
    |v0_25_we1       |    9|          2|    1|          2|
    |v0_26_address0  |   14|          3|   11|         33|
    |v0_26_ce0       |   14|          3|    1|          3|
    |v0_26_ce1       |    9|          2|    1|          2|
    |v0_26_we0       |    9|          2|    1|          2|
    |v0_26_we1       |    9|          2|    1|          2|
    |v0_27_address0  |   14|          3|   11|         33|
    |v0_27_ce0       |   14|          3|    1|          3|
    |v0_27_ce1       |    9|          2|    1|          2|
    |v0_27_we0       |    9|          2|    1|          2|
    |v0_27_we1       |    9|          2|    1|          2|
    |v0_28_address0  |   14|          3|   11|         33|
    |v0_28_ce0       |   14|          3|    1|          3|
    |v0_28_ce1       |    9|          2|    1|          2|
    |v0_28_we0       |    9|          2|    1|          2|
    |v0_28_we1       |    9|          2|    1|          2|
    |v0_29_address0  |   14|          3|   11|         33|
    |v0_29_ce0       |   14|          3|    1|          3|
    |v0_29_ce1       |    9|          2|    1|          2|
    |v0_29_we0       |    9|          2|    1|          2|
    |v0_29_we1       |    9|          2|    1|          2|
    |v0_2_address0   |   14|          3|   11|         33|
    |v0_2_ce0        |   14|          3|    1|          3|
    |v0_2_ce1        |    9|          2|    1|          2|
    |v0_2_we0        |    9|          2|    1|          2|
    |v0_2_we1        |    9|          2|    1|          2|
    |v0_30_address0  |   14|          3|   11|         33|
    |v0_30_ce0       |   14|          3|    1|          3|
    |v0_30_ce1       |    9|          2|    1|          2|
    |v0_30_we0       |    9|          2|    1|          2|
    |v0_30_we1       |    9|          2|    1|          2|
    |v0_31_address0  |   14|          3|   11|         33|
    |v0_31_ce0       |   14|          3|    1|          3|
    |v0_31_ce1       |    9|          2|    1|          2|
    |v0_31_we0       |    9|          2|    1|          2|
    |v0_31_we1       |    9|          2|    1|          2|
    |v0_32_address0  |   14|          3|   11|         33|
    |v0_32_ce0       |   14|          3|    1|          3|
    |v0_32_ce1       |    9|          2|    1|          2|
    |v0_32_we0       |    9|          2|    1|          2|
    |v0_32_we1       |    9|          2|    1|          2|
    |v0_33_address0  |   14|          3|   11|         33|
    |v0_33_ce0       |   14|          3|    1|          3|
    |v0_33_ce1       |    9|          2|    1|          2|
    |v0_33_we0       |    9|          2|    1|          2|
    |v0_33_we1       |    9|          2|    1|          2|
    |v0_34_address0  |   14|          3|   11|         33|
    |v0_34_ce0       |   14|          3|    1|          3|
    |v0_34_ce1       |    9|          2|    1|          2|
    |v0_34_we0       |    9|          2|    1|          2|
    |v0_34_we1       |    9|          2|    1|          2|
    |v0_35_address0  |   14|          3|   11|         33|
    |v0_35_ce0       |   14|          3|    1|          3|
    |v0_35_ce1       |    9|          2|    1|          2|
    |v0_35_we0       |    9|          2|    1|          2|
    |v0_35_we1       |    9|          2|    1|          2|
    |v0_36_address0  |   14|          3|   11|         33|
    |v0_36_ce0       |   14|          3|    1|          3|
    |v0_36_ce1       |    9|          2|    1|          2|
    |v0_36_we0       |    9|          2|    1|          2|
    |v0_36_we1       |    9|          2|    1|          2|
    |v0_37_address0  |   14|          3|   11|         33|
    |v0_37_ce0       |   14|          3|    1|          3|
    |v0_37_ce1       |    9|          2|    1|          2|
    |v0_37_we0       |    9|          2|    1|          2|
    |v0_37_we1       |    9|          2|    1|          2|
    |v0_38_address0  |   14|          3|   11|         33|
    |v0_38_ce0       |   14|          3|    1|          3|
    |v0_38_ce1       |    9|          2|    1|          2|
    |v0_38_we0       |    9|          2|    1|          2|
    |v0_38_we1       |    9|          2|    1|          2|
    |v0_39_address0  |   14|          3|   11|         33|
    |v0_39_ce0       |   14|          3|    1|          3|
    |v0_39_ce1       |    9|          2|    1|          2|
    |v0_39_we0       |    9|          2|    1|          2|
    |v0_39_we1       |    9|          2|    1|          2|
    |v0_3_address0   |   14|          3|   11|         33|
    |v0_3_ce0        |   14|          3|    1|          3|
    |v0_3_ce1        |    9|          2|    1|          2|
    |v0_3_we0        |    9|          2|    1|          2|
    |v0_3_we1        |    9|          2|    1|          2|
    |v0_40_address0  |   14|          3|   11|         33|
    |v0_40_ce0       |   14|          3|    1|          3|
    |v0_40_ce1       |    9|          2|    1|          2|
    |v0_40_we0       |    9|          2|    1|          2|
    |v0_40_we1       |    9|          2|    1|          2|
    |v0_41_address0  |   14|          3|   11|         33|
    |v0_41_ce0       |   14|          3|    1|          3|
    |v0_41_ce1       |    9|          2|    1|          2|
    |v0_41_we0       |    9|          2|    1|          2|
    |v0_41_we1       |    9|          2|    1|          2|
    |v0_42_address0  |   14|          3|   11|         33|
    |v0_42_ce0       |   14|          3|    1|          3|
    |v0_42_ce1       |    9|          2|    1|          2|
    |v0_42_we0       |    9|          2|    1|          2|
    |v0_42_we1       |    9|          2|    1|          2|
    |v0_43_address0  |   14|          3|   11|         33|
    |v0_43_ce0       |   14|          3|    1|          3|
    |v0_43_ce1       |    9|          2|    1|          2|
    |v0_43_we0       |    9|          2|    1|          2|
    |v0_43_we1       |    9|          2|    1|          2|
    |v0_44_address0  |   14|          3|   11|         33|
    |v0_44_ce0       |   14|          3|    1|          3|
    |v0_44_ce1       |    9|          2|    1|          2|
    |v0_44_we0       |    9|          2|    1|          2|
    |v0_44_we1       |    9|          2|    1|          2|
    |v0_45_address0  |   14|          3|   11|         33|
    |v0_45_ce0       |   14|          3|    1|          3|
    |v0_45_ce1       |    9|          2|    1|          2|
    |v0_45_we0       |    9|          2|    1|          2|
    |v0_45_we1       |    9|          2|    1|          2|
    |v0_46_address0  |   14|          3|   11|         33|
    |v0_46_ce0       |   14|          3|    1|          3|
    |v0_46_ce1       |    9|          2|    1|          2|
    |v0_46_we0       |    9|          2|    1|          2|
    |v0_46_we1       |    9|          2|    1|          2|
    |v0_47_address0  |   14|          3|   11|         33|
    |v0_47_ce0       |   14|          3|    1|          3|
    |v0_47_ce1       |    9|          2|    1|          2|
    |v0_47_we0       |    9|          2|    1|          2|
    |v0_47_we1       |    9|          2|    1|          2|
    |v0_48_address0  |   14|          3|   11|         33|
    |v0_48_ce0       |   14|          3|    1|          3|
    |v0_48_ce1       |    9|          2|    1|          2|
    |v0_48_we0       |    9|          2|    1|          2|
    |v0_48_we1       |    9|          2|    1|          2|
    |v0_49_address0  |   14|          3|   11|         33|
    |v0_49_ce0       |   14|          3|    1|          3|
    |v0_49_ce1       |    9|          2|    1|          2|
    |v0_49_we0       |    9|          2|    1|          2|
    |v0_49_we1       |    9|          2|    1|          2|
    |v0_4_address0   |   14|          3|   11|         33|
    |v0_4_ce0        |   14|          3|    1|          3|
    |v0_4_ce1        |    9|          2|    1|          2|
    |v0_4_we0        |    9|          2|    1|          2|
    |v0_4_we1        |    9|          2|    1|          2|
    |v0_50_address0  |   14|          3|   11|         33|
    |v0_50_ce0       |   14|          3|    1|          3|
    |v0_50_ce1       |    9|          2|    1|          2|
    |v0_50_we0       |    9|          2|    1|          2|
    |v0_50_we1       |    9|          2|    1|          2|
    |v0_51_address0  |   14|          3|   11|         33|
    |v0_51_ce0       |   14|          3|    1|          3|
    |v0_51_ce1       |    9|          2|    1|          2|
    |v0_51_we0       |    9|          2|    1|          2|
    |v0_51_we1       |    9|          2|    1|          2|
    |v0_52_address0  |   14|          3|   11|         33|
    |v0_52_ce0       |   14|          3|    1|          3|
    |v0_52_ce1       |    9|          2|    1|          2|
    |v0_52_we0       |    9|          2|    1|          2|
    |v0_52_we1       |    9|          2|    1|          2|
    |v0_53_address0  |   14|          3|   11|         33|
    |v0_53_ce0       |   14|          3|    1|          3|
    |v0_53_ce1       |    9|          2|    1|          2|
    |v0_53_we0       |    9|          2|    1|          2|
    |v0_53_we1       |    9|          2|    1|          2|
    |v0_54_address0  |   14|          3|   11|         33|
    |v0_54_ce0       |   14|          3|    1|          3|
    |v0_54_ce1       |    9|          2|    1|          2|
    |v0_54_we0       |    9|          2|    1|          2|
    |v0_54_we1       |    9|          2|    1|          2|
    |v0_55_address0  |   14|          3|   11|         33|
    |v0_55_ce0       |   14|          3|    1|          3|
    |v0_55_ce1       |    9|          2|    1|          2|
    |v0_55_we0       |    9|          2|    1|          2|
    |v0_55_we1       |    9|          2|    1|          2|
    |v0_56_address0  |   14|          3|   11|         33|
    |v0_56_ce0       |   14|          3|    1|          3|
    |v0_56_ce1       |    9|          2|    1|          2|
    |v0_56_we0       |    9|          2|    1|          2|
    |v0_56_we1       |    9|          2|    1|          2|
    |v0_57_address0  |   14|          3|   11|         33|
    |v0_57_ce0       |   14|          3|    1|          3|
    |v0_57_ce1       |    9|          2|    1|          2|
    |v0_57_we0       |    9|          2|    1|          2|
    |v0_57_we1       |    9|          2|    1|          2|
    |v0_58_address0  |   14|          3|   11|         33|
    |v0_58_ce0       |   14|          3|    1|          3|
    |v0_58_ce1       |    9|          2|    1|          2|
    |v0_58_we0       |    9|          2|    1|          2|
    |v0_58_we1       |    9|          2|    1|          2|
    |v0_59_address0  |   14|          3|   11|         33|
    |v0_59_ce0       |   14|          3|    1|          3|
    |v0_59_ce1       |    9|          2|    1|          2|
    |v0_59_we0       |    9|          2|    1|          2|
    |v0_59_we1       |    9|          2|    1|          2|
    |v0_5_address0   |   14|          3|   11|         33|
    |v0_5_ce0        |   14|          3|    1|          3|
    |v0_5_ce1        |    9|          2|    1|          2|
    |v0_5_we0        |    9|          2|    1|          2|
    |v0_5_we1        |    9|          2|    1|          2|
    |v0_60_address0  |   14|          3|   11|         33|
    |v0_60_ce0       |   14|          3|    1|          3|
    |v0_60_ce1       |    9|          2|    1|          2|
    |v0_60_we0       |    9|          2|    1|          2|
    |v0_60_we1       |    9|          2|    1|          2|
    |v0_61_address0  |   14|          3|   11|         33|
    |v0_61_ce0       |   14|          3|    1|          3|
    |v0_61_ce1       |    9|          2|    1|          2|
    |v0_61_we0       |    9|          2|    1|          2|
    |v0_61_we1       |    9|          2|    1|          2|
    |v0_62_address0  |   14|          3|   11|         33|
    |v0_62_ce0       |   14|          3|    1|          3|
    |v0_62_ce1       |    9|          2|    1|          2|
    |v0_62_we0       |    9|          2|    1|          2|
    |v0_62_we1       |    9|          2|    1|          2|
    |v0_63_address0  |   14|          3|   11|         33|
    |v0_63_ce0       |   14|          3|    1|          3|
    |v0_63_ce1       |    9|          2|    1|          2|
    |v0_63_we0       |    9|          2|    1|          2|
    |v0_63_we1       |    9|          2|    1|          2|
    |v0_64_address0  |   14|          3|   11|         33|
    |v0_64_ce0       |   14|          3|    1|          3|
    |v0_64_ce1       |    9|          2|    1|          2|
    |v0_64_we0       |    9|          2|    1|          2|
    |v0_64_we1       |    9|          2|    1|          2|
    |v0_65_address0  |   14|          3|   11|         33|
    |v0_65_ce0       |   14|          3|    1|          3|
    |v0_65_ce1       |    9|          2|    1|          2|
    |v0_65_we0       |    9|          2|    1|          2|
    |v0_65_we1       |    9|          2|    1|          2|
    |v0_66_address0  |   14|          3|   11|         33|
    |v0_66_ce0       |   14|          3|    1|          3|
    |v0_66_ce1       |    9|          2|    1|          2|
    |v0_66_we0       |    9|          2|    1|          2|
    |v0_66_we1       |    9|          2|    1|          2|
    |v0_67_address0  |   14|          3|   11|         33|
    |v0_67_ce0       |   14|          3|    1|          3|
    |v0_67_ce1       |    9|          2|    1|          2|
    |v0_67_we0       |    9|          2|    1|          2|
    |v0_67_we1       |    9|          2|    1|          2|
    |v0_68_address0  |   14|          3|   11|         33|
    |v0_68_ce0       |   14|          3|    1|          3|
    |v0_68_ce1       |    9|          2|    1|          2|
    |v0_68_we0       |    9|          2|    1|          2|
    |v0_68_we1       |    9|          2|    1|          2|
    |v0_69_address0  |   14|          3|   11|         33|
    |v0_69_ce0       |   14|          3|    1|          3|
    |v0_69_ce1       |    9|          2|    1|          2|
    |v0_69_we0       |    9|          2|    1|          2|
    |v0_69_we1       |    9|          2|    1|          2|
    |v0_6_address0   |   14|          3|   11|         33|
    |v0_6_ce0        |   14|          3|    1|          3|
    |v0_6_ce1        |    9|          2|    1|          2|
    |v0_6_we0        |    9|          2|    1|          2|
    |v0_6_we1        |    9|          2|    1|          2|
    |v0_70_address0  |   14|          3|   11|         33|
    |v0_70_ce0       |   14|          3|    1|          3|
    |v0_70_ce1       |    9|          2|    1|          2|
    |v0_70_we0       |    9|          2|    1|          2|
    |v0_70_we1       |    9|          2|    1|          2|
    |v0_71_address0  |   14|          3|   11|         33|
    |v0_71_ce0       |   14|          3|    1|          3|
    |v0_71_ce1       |    9|          2|    1|          2|
    |v0_71_we0       |    9|          2|    1|          2|
    |v0_71_we1       |    9|          2|    1|          2|
    |v0_72_address0  |   14|          3|   11|         33|
    |v0_72_ce0       |   14|          3|    1|          3|
    |v0_72_ce1       |    9|          2|    1|          2|
    |v0_72_we0       |    9|          2|    1|          2|
    |v0_72_we1       |    9|          2|    1|          2|
    |v0_73_address0  |   14|          3|   11|         33|
    |v0_73_ce0       |   14|          3|    1|          3|
    |v0_73_ce1       |    9|          2|    1|          2|
    |v0_73_we0       |    9|          2|    1|          2|
    |v0_73_we1       |    9|          2|    1|          2|
    |v0_74_address0  |   14|          3|   11|         33|
    |v0_74_ce0       |   14|          3|    1|          3|
    |v0_74_ce1       |    9|          2|    1|          2|
    |v0_74_we0       |    9|          2|    1|          2|
    |v0_74_we1       |    9|          2|    1|          2|
    |v0_75_address0  |   14|          3|   11|         33|
    |v0_75_ce0       |   14|          3|    1|          3|
    |v0_75_ce1       |    9|          2|    1|          2|
    |v0_75_we0       |    9|          2|    1|          2|
    |v0_75_we1       |    9|          2|    1|          2|
    |v0_76_address0  |   14|          3|   11|         33|
    |v0_76_ce0       |   14|          3|    1|          3|
    |v0_76_ce1       |    9|          2|    1|          2|
    |v0_76_we0       |    9|          2|    1|          2|
    |v0_76_we1       |    9|          2|    1|          2|
    |v0_77_address0  |   14|          3|   11|         33|
    |v0_77_ce0       |   14|          3|    1|          3|
    |v0_77_ce1       |    9|          2|    1|          2|
    |v0_77_we0       |    9|          2|    1|          2|
    |v0_77_we1       |    9|          2|    1|          2|
    |v0_78_address0  |   14|          3|   11|         33|
    |v0_78_ce0       |   14|          3|    1|          3|
    |v0_78_ce1       |    9|          2|    1|          2|
    |v0_78_we0       |    9|          2|    1|          2|
    |v0_78_we1       |    9|          2|    1|          2|
    |v0_79_address0  |   14|          3|   11|         33|
    |v0_79_ce0       |   14|          3|    1|          3|
    |v0_79_ce1       |    9|          2|    1|          2|
    |v0_79_we0       |    9|          2|    1|          2|
    |v0_79_we1       |    9|          2|    1|          2|
    |v0_7_address0   |   14|          3|   11|         33|
    |v0_7_ce0        |   14|          3|    1|          3|
    |v0_7_ce1        |    9|          2|    1|          2|
    |v0_7_we0        |    9|          2|    1|          2|
    |v0_7_we1        |    9|          2|    1|          2|
    |v0_80_address0  |   14|          3|   11|         33|
    |v0_80_ce0       |   14|          3|    1|          3|
    |v0_80_ce1       |    9|          2|    1|          2|
    |v0_80_we0       |    9|          2|    1|          2|
    |v0_80_we1       |    9|          2|    1|          2|
    |v0_81_address0  |   14|          3|   11|         33|
    |v0_81_ce0       |   14|          3|    1|          3|
    |v0_81_ce1       |    9|          2|    1|          2|
    |v0_81_we0       |    9|          2|    1|          2|
    |v0_81_we1       |    9|          2|    1|          2|
    |v0_82_address0  |   14|          3|   11|         33|
    |v0_82_ce0       |   14|          3|    1|          3|
    |v0_82_ce1       |    9|          2|    1|          2|
    |v0_82_we0       |    9|          2|    1|          2|
    |v0_82_we1       |    9|          2|    1|          2|
    |v0_83_address0  |   14|          3|   11|         33|
    |v0_83_ce0       |   14|          3|    1|          3|
    |v0_83_ce1       |    9|          2|    1|          2|
    |v0_83_we0       |    9|          2|    1|          2|
    |v0_83_we1       |    9|          2|    1|          2|
    |v0_84_address0  |   14|          3|   11|         33|
    |v0_84_ce0       |   14|          3|    1|          3|
    |v0_84_ce1       |    9|          2|    1|          2|
    |v0_84_we0       |    9|          2|    1|          2|
    |v0_84_we1       |    9|          2|    1|          2|
    |v0_85_address0  |   14|          3|   11|         33|
    |v0_85_ce0       |   14|          3|    1|          3|
    |v0_85_ce1       |    9|          2|    1|          2|
    |v0_85_we0       |    9|          2|    1|          2|
    |v0_85_we1       |    9|          2|    1|          2|
    |v0_86_address0  |   14|          3|   11|         33|
    |v0_86_ce0       |   14|          3|    1|          3|
    |v0_86_ce1       |    9|          2|    1|          2|
    |v0_86_we0       |    9|          2|    1|          2|
    |v0_86_we1       |    9|          2|    1|          2|
    |v0_87_address0  |   14|          3|   11|         33|
    |v0_87_ce0       |   14|          3|    1|          3|
    |v0_87_ce1       |    9|          2|    1|          2|
    |v0_87_we0       |    9|          2|    1|          2|
    |v0_87_we1       |    9|          2|    1|          2|
    |v0_88_address0  |   14|          3|   11|         33|
    |v0_88_ce0       |   14|          3|    1|          3|
    |v0_88_ce1       |    9|          2|    1|          2|
    |v0_88_we0       |    9|          2|    1|          2|
    |v0_88_we1       |    9|          2|    1|          2|
    |v0_89_address0  |   14|          3|   11|         33|
    |v0_89_ce0       |   14|          3|    1|          3|
    |v0_89_ce1       |    9|          2|    1|          2|
    |v0_89_we0       |    9|          2|    1|          2|
    |v0_89_we1       |    9|          2|    1|          2|
    |v0_8_address0   |   14|          3|   11|         33|
    |v0_8_ce0        |   14|          3|    1|          3|
    |v0_8_ce1        |    9|          2|    1|          2|
    |v0_8_we0        |    9|          2|    1|          2|
    |v0_8_we1        |    9|          2|    1|          2|
    |v0_90_address0  |   14|          3|   11|         33|
    |v0_90_ce0       |   14|          3|    1|          3|
    |v0_90_ce1       |    9|          2|    1|          2|
    |v0_90_we0       |    9|          2|    1|          2|
    |v0_90_we1       |    9|          2|    1|          2|
    |v0_91_address0  |   14|          3|   11|         33|
    |v0_91_ce0       |   14|          3|    1|          3|
    |v0_91_ce1       |    9|          2|    1|          2|
    |v0_91_we0       |    9|          2|    1|          2|
    |v0_91_we1       |    9|          2|    1|          2|
    |v0_92_address0  |   14|          3|   11|         33|
    |v0_92_ce0       |   14|          3|    1|          3|
    |v0_92_ce1       |    9|          2|    1|          2|
    |v0_92_we0       |    9|          2|    1|          2|
    |v0_92_we1       |    9|          2|    1|          2|
    |v0_93_address0  |   14|          3|   11|         33|
    |v0_93_ce0       |   14|          3|    1|          3|
    |v0_93_ce1       |    9|          2|    1|          2|
    |v0_93_we0       |    9|          2|    1|          2|
    |v0_93_we1       |    9|          2|    1|          2|
    |v0_94_address0  |   14|          3|   11|         33|
    |v0_94_ce0       |   14|          3|    1|          3|
    |v0_94_ce1       |    9|          2|    1|          2|
    |v0_94_we0       |    9|          2|    1|          2|
    |v0_94_we1       |    9|          2|    1|          2|
    |v0_95_address0  |   14|          3|   11|         33|
    |v0_95_ce0       |   14|          3|    1|          3|
    |v0_95_ce1       |    9|          2|    1|          2|
    |v0_95_we0       |    9|          2|    1|          2|
    |v0_95_we1       |    9|          2|    1|          2|
    |v0_96_address0  |   14|          3|   11|         33|
    |v0_96_ce0       |   14|          3|    1|          3|
    |v0_96_ce1       |    9|          2|    1|          2|
    |v0_96_we0       |    9|          2|    1|          2|
    |v0_96_we1       |    9|          2|    1|          2|
    |v0_97_address0  |   14|          3|   11|         33|
    |v0_97_ce0       |   14|          3|    1|          3|
    |v0_97_ce1       |    9|          2|    1|          2|
    |v0_97_we0       |    9|          2|    1|          2|
    |v0_97_we1       |    9|          2|    1|          2|
    |v0_98_address0  |   14|          3|   11|         33|
    |v0_98_ce0       |   14|          3|    1|          3|
    |v0_98_ce1       |    9|          2|    1|          2|
    |v0_98_we0       |    9|          2|    1|          2|
    |v0_98_we1       |    9|          2|    1|          2|
    |v0_99_address0  |   14|          3|   11|         33|
    |v0_99_ce0       |   14|          3|    1|          3|
    |v0_99_ce1       |    9|          2|    1|          2|
    |v0_99_we0       |    9|          2|    1|          2|
    |v0_99_we1       |    9|          2|    1|          2|
    |v0_9_address0   |   14|          3|   11|         33|
    |v0_9_ce0        |   14|          3|    1|          3|
    |v0_9_ce1        |    9|          2|    1|          2|
    |v0_9_we0        |    9|          2|    1|          2|
    |v0_9_we1        |    9|          2|    1|          2|
    |v0_address0     |   14|          3|   11|         33|
    |v0_ce0          |   14|          3|    1|          3|
    |v0_ce1          |    9|          2|    1|          2|
    |v0_we0          |    9|          2|    1|          2|
    |v0_we1          |    9|          2|    1|          2|
    |v1_1_address0   |   14|          3|    6|         18|
    |v1_1_ce0        |   14|          3|    1|          3|
    |v1_1_ce1        |    9|          2|    1|          2|
    |v1_1_we0        |    9|          2|    1|          2|
    |v1_1_we1        |    9|          2|    1|          2|
    |v1_2_address0   |   14|          3|    6|         18|
    |v1_2_ce0        |   14|          3|    1|          3|
    |v1_2_ce1        |    9|          2|    1|          2|
    |v1_2_we0        |    9|          2|    1|          2|
    |v1_2_we1        |    9|          2|    1|          2|
    |v1_3_address0   |   14|          3|    6|         18|
    |v1_3_ce0        |   14|          3|    1|          3|
    |v1_3_ce1        |    9|          2|    1|          2|
    |v1_3_we0        |    9|          2|    1|          2|
    |v1_3_we1        |    9|          2|    1|          2|
    |v1_4_address0   |   14|          3|    6|         18|
    |v1_4_ce0        |   14|          3|    1|          3|
    |v1_4_ce1        |    9|          2|    1|          2|
    |v1_4_we0        |    9|          2|    1|          2|
    |v1_4_we1        |    9|          2|    1|          2|
    |v1_5_address0   |   14|          3|    6|         18|
    |v1_5_ce0        |   14|          3|    1|          3|
    |v1_5_ce1        |    9|          2|    1|          2|
    |v1_5_we0        |    9|          2|    1|          2|
    |v1_5_we1        |    9|          2|    1|          2|
    |v1_6_address0   |   14|          3|    6|         18|
    |v1_6_ce0        |   14|          3|    1|          3|
    |v1_6_ce1        |    9|          2|    1|          2|
    |v1_6_we0        |    9|          2|    1|          2|
    |v1_6_we1        |    9|          2|    1|          2|
    |v1_7_address0   |   14|          3|    6|         18|
    |v1_7_ce0        |   14|          3|    1|          3|
    |v1_7_ce1        |    9|          2|    1|          2|
    |v1_7_we0        |    9|          2|    1|          2|
    |v1_7_we1        |    9|          2|    1|          2|
    |v1_8_address0   |   14|          3|    6|         18|
    |v1_8_ce0        |   14|          3|    1|          3|
    |v1_8_ce1        |    9|          2|    1|          2|
    |v1_8_we0        |    9|          2|    1|          2|
    |v1_8_we1        |    9|          2|    1|          2|
    |v1_9_address0   |   14|          3|    6|         18|
    |v1_9_ce0        |   14|          3|    1|          3|
    |v1_9_ce1        |    9|          2|    1|          2|
    |v1_9_we0        |    9|          2|    1|          2|
    |v1_9_we1        |    9|          2|    1|          2|
    |v1_address0     |   14|          3|    6|         18|
    |v1_ce0          |   14|          3|    1|          3|
    |v1_ce1          |    9|          2|    1|          2|
    |v1_we0          |    9|          2|    1|          2|
    |v1_we1          |    9|          2|    1|          2|
    |v2_1_address0   |   14|          3|    6|         18|
    |v2_1_ce0        |   14|          3|    1|          3|
    |v2_1_ce1        |    9|          2|    1|          2|
    |v2_1_we0        |    9|          2|    1|          2|
    |v2_1_we1        |    9|          2|    1|          2|
    |v2_2_address0   |   14|          3|    6|         18|
    |v2_2_ce0        |   14|          3|    1|          3|
    |v2_2_ce1        |    9|          2|    1|          2|
    |v2_2_we0        |    9|          2|    1|          2|
    |v2_2_we1        |    9|          2|    1|          2|
    |v2_3_address0   |   14|          3|    6|         18|
    |v2_3_ce0        |   14|          3|    1|          3|
    |v2_3_ce1        |    9|          2|    1|          2|
    |v2_3_we0        |    9|          2|    1|          2|
    |v2_3_we1        |    9|          2|    1|          2|
    |v2_4_address0   |   14|          3|    6|         18|
    |v2_4_ce0        |   14|          3|    1|          3|
    |v2_4_ce1        |    9|          2|    1|          2|
    |v2_4_we0        |    9|          2|    1|          2|
    |v2_4_we1        |    9|          2|    1|          2|
    |v2_5_address0   |   14|          3|    6|         18|
    |v2_5_ce0        |   14|          3|    1|          3|
    |v2_5_ce1        |    9|          2|    1|          2|
    |v2_5_we0        |    9|          2|    1|          2|
    |v2_5_we1        |    9|          2|    1|          2|
    |v2_6_address0   |   14|          3|    6|         18|
    |v2_6_ce0        |   14|          3|    1|          3|
    |v2_6_ce1        |    9|          2|    1|          2|
    |v2_6_we0        |    9|          2|    1|          2|
    |v2_6_we1        |    9|          2|    1|          2|
    |v2_7_address0   |   14|          3|    6|         18|
    |v2_7_ce0        |   14|          3|    1|          3|
    |v2_7_ce1        |    9|          2|    1|          2|
    |v2_7_we0        |    9|          2|    1|          2|
    |v2_7_we1        |    9|          2|    1|          2|
    |v2_8_address0   |   14|          3|    6|         18|
    |v2_8_ce0        |   14|          3|    1|          3|
    |v2_8_ce1        |    9|          2|    1|          2|
    |v2_8_we0        |    9|          2|    1|          2|
    |v2_8_we1        |    9|          2|    1|          2|
    |v2_9_address0   |   14|          3|    6|         18|
    |v2_9_ce0        |   14|          3|    1|          3|
    |v2_9_ce1        |    9|          2|    1|          2|
    |v2_9_we0        |    9|          2|    1|          2|
    |v2_9_we1        |    9|          2|    1|          2|
    |v2_address0     |   14|          3|    6|         18|
    |v2_ce0          |   14|          3|    1|          3|
    |v2_ce1          |    9|          2|    1|          2|
    |v2_we0          |    9|          2|    1|          2|
    |v2_we1          |    9|          2|    1|          2|
    |v3_1_address0   |   20|          4|    6|         24|
    |v3_1_address1   |   14|          3|    6|         18|
    |v3_1_ce0        |   20|          4|    1|          4|
    |v3_1_ce1        |   14|          3|    1|          3|
    |v3_1_d0         |   14|          3|   32|         96|
    |v3_1_we0        |   14|          3|    1|          3|
    |v3_1_we1        |    9|          2|    1|          2|
    |v3_2_address0   |   20|          4|    6|         24|
    |v3_2_address1   |   14|          3|    6|         18|
    |v3_2_ce0        |   20|          4|    1|          4|
    |v3_2_ce1        |   14|          3|    1|          3|
    |v3_2_d0         |   14|          3|   32|         96|
    |v3_2_we0        |   14|          3|    1|          3|
    |v3_2_we1        |    9|          2|    1|          2|
    |v3_3_address0   |   20|          4|    6|         24|
    |v3_3_address1   |   14|          3|    6|         18|
    |v3_3_ce0        |   20|          4|    1|          4|
    |v3_3_ce1        |   14|          3|    1|          3|
    |v3_3_d0         |   14|          3|   32|         96|
    |v3_3_we0        |   14|          3|    1|          3|
    |v3_3_we1        |    9|          2|    1|          2|
    |v3_4_address0   |   20|          4|    6|         24|
    |v3_4_address1   |   14|          3|    6|         18|
    |v3_4_ce0        |   20|          4|    1|          4|
    |v3_4_ce1        |   14|          3|    1|          3|
    |v3_4_d0         |   14|          3|   32|         96|
    |v3_4_we0        |   14|          3|    1|          3|
    |v3_4_we1        |    9|          2|    1|          2|
    |v3_5_address0   |   20|          4|    6|         24|
    |v3_5_address1   |   14|          3|    6|         18|
    |v3_5_ce0        |   20|          4|    1|          4|
    |v3_5_ce1        |   14|          3|    1|          3|
    |v3_5_d0         |   14|          3|   32|         96|
    |v3_5_we0        |   14|          3|    1|          3|
    |v3_5_we1        |    9|          2|    1|          2|
    |v3_6_address0   |   20|          4|    6|         24|
    |v3_6_address1   |   14|          3|    6|         18|
    |v3_6_ce0        |   20|          4|    1|          4|
    |v3_6_ce1        |   14|          3|    1|          3|
    |v3_6_d0         |   14|          3|   32|         96|
    |v3_6_we0        |   14|          3|    1|          3|
    |v3_6_we1        |    9|          2|    1|          2|
    |v3_7_address0   |   20|          4|    6|         24|
    |v3_7_address1   |   14|          3|    6|         18|
    |v3_7_ce0        |   20|          4|    1|          4|
    |v3_7_ce1        |   14|          3|    1|          3|
    |v3_7_d0         |   14|          3|   32|         96|
    |v3_7_we0        |   14|          3|    1|          3|
    |v3_7_we1        |    9|          2|    1|          2|
    |v3_8_address0   |   20|          4|    6|         24|
    |v3_8_address1   |   14|          3|    6|         18|
    |v3_8_ce0        |   20|          4|    1|          4|
    |v3_8_ce1        |   14|          3|    1|          3|
    |v3_8_d0         |   14|          3|   32|         96|
    |v3_8_we0        |   14|          3|    1|          3|
    |v3_8_we1        |    9|          2|    1|          2|
    |v3_9_address0   |   20|          4|    6|         24|
    |v3_9_address1   |   14|          3|    6|         18|
    |v3_9_ce0        |   20|          4|    1|          4|
    |v3_9_ce1        |   14|          3|    1|          3|
    |v3_9_d0         |   14|          3|   32|         96|
    |v3_9_we0        |   14|          3|    1|          3|
    |v3_9_we1        |    9|          2|    1|          2|
    |v3_address0     |   20|          4|    6|         24|
    |v3_address1     |   14|          3|    6|         18|
    |v3_ce0          |   20|          4|    1|          4|
    |v3_ce1          |   14|          3|    1|          3|
    |v3_d0           |   14|          3|   32|         96|
    |v3_we0          |   14|          3|    1|          3|
    |v3_we1          |    9|          2|    1|          2|
    |v4_1_address0   |   20|          4|    6|         24|
    |v4_1_address1   |   14|          3|    6|         18|
    |v4_1_ce0        |   20|          4|    1|          4|
    |v4_1_ce1        |   14|          3|    1|          3|
    |v4_1_d0         |   14|          3|   32|         96|
    |v4_1_we0        |   14|          3|    1|          3|
    |v4_1_we1        |    9|          2|    1|          2|
    |v4_2_address0   |   20|          4|    6|         24|
    |v4_2_address1   |   20|          4|    6|         24|
    |v4_2_ce0        |   20|          4|    1|          4|
    |v4_2_ce1        |   20|          4|    1|          4|
    |v4_2_d0         |   14|          3|   32|         96|
    |v4_2_we0        |   14|          3|    1|          3|
    |v4_2_we1        |    9|          2|    1|          2|
    |v4_3_address0   |   20|          4|    6|         24|
    |v4_3_address1   |   20|          4|    6|         24|
    |v4_3_ce0        |   20|          4|    1|          4|
    |v4_3_ce1        |   20|          4|    1|          4|
    |v4_3_d0         |   14|          3|   32|         96|
    |v4_3_we0        |   14|          3|    1|          3|
    |v4_3_we1        |    9|          2|    1|          2|
    |v4_4_address0   |   20|          4|    6|         24|
    |v4_4_address1   |   20|          4|    6|         24|
    |v4_4_ce0        |   20|          4|    1|          4|
    |v4_4_ce1        |   20|          4|    1|          4|
    |v4_4_d0         |   14|          3|   32|         96|
    |v4_4_we0        |   14|          3|    1|          3|
    |v4_4_we1        |    9|          2|    1|          2|
    |v4_5_address0   |   20|          4|    6|         24|
    |v4_5_address1   |   20|          4|    6|         24|
    |v4_5_ce0        |   20|          4|    1|          4|
    |v4_5_ce1        |   20|          4|    1|          4|
    |v4_5_d0         |   14|          3|   32|         96|
    |v4_5_we0        |   14|          3|    1|          3|
    |v4_5_we1        |    9|          2|    1|          2|
    |v4_6_address0   |   20|          4|    6|         24|
    |v4_6_address1   |   14|          3|    6|         18|
    |v4_6_ce0        |   20|          4|    1|          4|
    |v4_6_ce1        |   14|          3|    1|          3|
    |v4_6_d0         |   14|          3|   32|         96|
    |v4_6_we0        |   14|          3|    1|          3|
    |v4_6_we1        |    9|          2|    1|          2|
    |v4_7_address0   |   20|          4|    6|         24|
    |v4_7_address1   |   14|          3|    6|         18|
    |v4_7_ce0        |   20|          4|    1|          4|
    |v4_7_ce1        |   14|          3|    1|          3|
    |v4_7_d0         |   14|          3|   32|         96|
    |v4_7_we0        |   14|          3|    1|          3|
    |v4_7_we1        |    9|          2|    1|          2|
    |v4_8_address0   |   20|          4|    6|         24|
    |v4_8_address1   |   14|          3|    6|         18|
    |v4_8_ce0        |   20|          4|    1|          4|
    |v4_8_ce1        |   14|          3|    1|          3|
    |v4_8_d0         |   14|          3|   32|         96|
    |v4_8_we0        |   14|          3|    1|          3|
    |v4_8_we1        |    9|          2|    1|          2|
    |v4_9_address0   |   20|          4|    6|         24|
    |v4_9_address1   |   14|          3|    6|         18|
    |v4_9_ce0        |   20|          4|    1|          4|
    |v4_9_ce1        |   14|          3|    1|          3|
    |v4_9_d0         |   14|          3|   32|         96|
    |v4_9_we0        |   14|          3|    1|          3|
    |v4_9_we1        |    9|          2|    1|          2|
    |v4_address0     |   20|          4|    6|         24|
    |v4_address1     |   14|          3|    6|         18|
    |v4_ce0          |   20|          4|    1|          4|
    |v4_ce1          |   14|          3|    1|          3|
    |v4_d0           |   14|          3|   32|         96|
    |v4_we0          |   14|          3|    1|          3|
    |v4_we1          |    9|          2|    1|          2|
    +----------------+-----+-----------+-----+-----------+
    |Total           | 9998|       2138| 3359|       9992|
    +----------------+-----+-----------+-----+-----------+

    * Register: 
    +---------------------------------------------------------------------------------+-----+----+-----+-----------+
    |                                       Name                                      |  FF | LUT| Bits| Const Bits|
    +---------------------------------------------------------------------------------+-----+----+-----+-----------+
    |ap_CS_fsm                                                                        |  146|   0|  146|          0|
    |ap_done_reg                                                                      |    1|   0|    1|          0|
    |ap_rst_n_inv                                                                     |    1|   0|    1|          0|
    |ap_rst_reg_1                                                                     |    1|   0|    1|          0|
    |ap_rst_reg_2                                                                     |    1|   0|    1|          0|
    |gmem3_addr_reg_1247                                                              |   64|   0|   64|          0|
    |gmem4_addr_reg_1252                                                              |   64|   0|   64|          0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_119_12_VITIS_LOOP_120_13_fu_922_ap_start_reg  |    1|   0|    1|          0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_58_1_VITIS_LOOP_59_2_fu_747_ap_start_reg      |    1|   0|    1|          0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_686_14_fu_1066_ap_start_reg                   |    1|   0|    1|          0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_68_4_fu_854_ap_start_reg                      |    1|   0|    1|          0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_695_16_fu_1083_ap_start_reg                   |    1|   0|    1|          0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_76_6_fu_871_ap_start_reg                      |    1|   0|    1|          0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_84_8_fu_888_ap_start_reg                      |    1|   0|    1|          0|
    |grp_kernel_nlp_Pipeline_VITIS_LOOP_92_10_fu_905_ap_start_reg                     |    1|   0|    1|          0|
    |trunc_ln1_reg_1206                                                               |   58|   0|   58|          0|
    |trunc_ln2_reg_1225                                                               |   58|   0|   58|          0|
    |trunc_ln5_reg_1212                                                               |   58|   0|   58|          0|
    |trunc_ln9_reg_1218                                                               |   58|   0|   58|          0|
    |trunc_ln_reg_1200                                                                |   58|   0|   58|          0|
    +---------------------------------------------------------------------------------+-----+----+-----+-----------+
    |Total                                                                            |  576|   0|  576|          0|
    +---------------------------------------------------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+---------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|    Protocol   | Source Object|    C Type    |
+-----------------------+-----+-----+---------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    7|          s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|          s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|          s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    7|          s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|          s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|          s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|          s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_chain|    kernel_nlp|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_chain|    kernel_nlp|  return value|
|interrupt              |  out|    1|  ap_ctrl_chain|    kernel_nlp|  return value|
|m_axi_gmem0_AWVALID    |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWREADY    |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWADDR     |  out|   64|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWID       |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWLEN      |  out|    8|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWSIZE     |  out|    3|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWBURST    |  out|    2|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWLOCK     |  out|    2|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWCACHE    |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWPROT     |  out|    3|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWQOS      |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWREGION   |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWUSER     |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WVALID     |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WREADY     |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WDATA      |  out|  512|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WSTRB      |  out|   64|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WLAST      |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WID        |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WUSER      |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARVALID    |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARREADY    |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARADDR     |  out|   64|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARID       |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARLEN      |  out|    8|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARSIZE     |  out|    3|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARBURST    |  out|    2|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARLOCK     |  out|    2|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARCACHE    |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARPROT     |  out|    3|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARQOS      |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARREGION   |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARUSER     |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RVALID     |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RREADY     |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RDATA      |   in|  512|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RLAST      |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RID        |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RUSER      |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RRESP      |   in|    2|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_BVALID     |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_BREADY     |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_BRESP      |   in|    2|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_BID        |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_BUSER      |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem1_AWVALID    |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWREADY    |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWADDR     |  out|   64|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWID       |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWLEN      |  out|    8|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWSIZE     |  out|    3|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWBURST    |  out|    2|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWLOCK     |  out|    2|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWCACHE    |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWPROT     |  out|    3|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWQOS      |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWREGION   |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWUSER     |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WVALID     |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WREADY     |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WDATA      |  out|  512|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WSTRB      |  out|   64|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WLAST      |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WID        |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WUSER      |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARVALID    |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARREADY    |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARADDR     |  out|   64|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARID       |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARLEN      |  out|    8|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARSIZE     |  out|    3|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARBURST    |  out|    2|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARLOCK     |  out|    2|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARCACHE    |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARPROT     |  out|    3|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARQOS      |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARREGION   |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARUSER     |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RVALID     |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RREADY     |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RDATA      |   in|  512|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RLAST      |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RID        |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RUSER      |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RRESP      |   in|    2|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_BVALID     |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_BREADY     |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_BRESP      |   in|    2|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_BID        |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_BUSER      |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem2_AWVALID    |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWREADY    |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWADDR     |  out|   64|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWID       |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWLEN      |  out|    8|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWSIZE     |  out|    3|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWBURST    |  out|    2|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWLOCK     |  out|    2|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWCACHE    |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWPROT     |  out|    3|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWQOS      |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWREGION   |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWUSER     |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WVALID     |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WREADY     |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WDATA      |  out|  512|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WSTRB      |  out|   64|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WLAST      |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WID        |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WUSER      |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARVALID    |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARREADY    |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARADDR     |  out|   64|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARID       |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARLEN      |  out|    8|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARSIZE     |  out|    3|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARBURST    |  out|    2|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARLOCK     |  out|    2|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARCACHE    |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARPROT     |  out|    3|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARQOS      |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARREGION   |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARUSER     |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RVALID     |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RREADY     |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RDATA      |   in|  512|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RLAST      |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RID        |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RUSER      |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RRESP      |   in|    2|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_BVALID     |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_BREADY     |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_BRESP      |   in|    2|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_BID        |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_BUSER      |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem3_AWVALID    |  out|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_AWREADY    |   in|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_AWADDR     |  out|   64|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_AWID       |  out|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_AWLEN      |  out|    8|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_AWSIZE     |  out|    3|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_AWBURST    |  out|    2|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_AWLOCK     |  out|    2|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_AWCACHE    |  out|    4|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_AWPROT     |  out|    3|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_AWQOS      |  out|    4|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_AWREGION   |  out|    4|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_AWUSER     |  out|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_WVALID     |  out|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_WREADY     |   in|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_WDATA      |  out|  512|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_WSTRB      |  out|   64|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_WLAST      |  out|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_WID        |  out|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_WUSER      |  out|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARVALID    |  out|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARREADY    |   in|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARADDR     |  out|   64|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARID       |  out|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARLEN      |  out|    8|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARSIZE     |  out|    3|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARBURST    |  out|    2|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARLOCK     |  out|    2|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARCACHE    |  out|    4|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARPROT     |  out|    3|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARQOS      |  out|    4|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARREGION   |  out|    4|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_ARUSER     |  out|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_RVALID     |   in|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_RREADY     |  out|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_RDATA      |   in|  512|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_RLAST      |   in|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_RID        |   in|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_RUSER      |   in|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_RRESP      |   in|    2|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_BVALID     |   in|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_BREADY     |  out|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_BRESP      |   in|    2|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_BID        |   in|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem3_BUSER      |   in|    1|          m_axi|         gmem3|       pointer|
|m_axi_gmem4_AWVALID    |  out|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_AWREADY    |   in|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_AWADDR     |  out|   64|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_AWID       |  out|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_AWLEN      |  out|    8|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_AWSIZE     |  out|    3|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_AWBURST    |  out|    2|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_AWLOCK     |  out|    2|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_AWCACHE    |  out|    4|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_AWPROT     |  out|    3|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_AWQOS      |  out|    4|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_AWREGION   |  out|    4|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_AWUSER     |  out|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_WVALID     |  out|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_WREADY     |   in|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_WDATA      |  out|  512|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_WSTRB      |  out|   64|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_WLAST      |  out|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_WID        |  out|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_WUSER      |  out|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARVALID    |  out|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARREADY    |   in|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARADDR     |  out|   64|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARID       |  out|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARLEN      |  out|    8|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARSIZE     |  out|    3|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARBURST    |  out|    2|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARLOCK     |  out|    2|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARCACHE    |  out|    4|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARPROT     |  out|    3|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARQOS      |  out|    4|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARREGION   |  out|    4|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_ARUSER     |  out|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_RVALID     |   in|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_RREADY     |  out|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_RDATA      |   in|  512|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_RLAST      |   in|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_RID        |   in|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_RUSER      |   in|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_RRESP      |   in|    2|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_BVALID     |   in|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_BREADY     |  out|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_BRESP      |   in|    2|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_BID        |   in|    1|          m_axi|         gmem4|       pointer|
|m_axi_gmem4_BUSER      |   in|    1|          m_axi|         gmem4|       pointer|
+-----------------------+-----+-----+---------------+--------------+--------------+

