Fitter report for RESDMAC
Sun Aug 27 14:19:49 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Fitter Equations
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Other Routing Usage Summary
 28. LAB Logic Elements
 29. LAB-wide Signals
 30. LAB Signals Sourced
 31. LAB Signals Sourced Out
 32. LAB Distinct Inputs
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Aug 27 14:19:49 2023           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; RESDMAC                                         ;
; Top-level Entity Name              ; RESDMAC                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C5T144C8                                     ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 447 / 4,608 ( 10 % )                            ;
;     Total combinational functions  ; 420 / 4,608 ( 9 % )                             ;
;     Dedicated logic registers      ; 176 / 4,608 ( 4 % )                             ;
; Total registers                    ; 176                                             ;
; Total pins                         ; 81 / 89 ( 91 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 256 / 119,808 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8        ;                                ;
; Use smart compilation                                                      ; On                 ; Off                            ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Router Timing Optimization Level                                           ; MAXIMUM            ; Normal                         ;
; Placement Effort Multiplier                                                ; 2.0                ; 1.0                            ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; Auto Packed Registers                                                      ; Normal             ; Auto                           ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; On                 ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                 ; Off                            ;
; Perform Register Duplication for Performance                               ; On                 ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                ; Off                            ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal             ; Normal                         ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 718 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 718 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 711     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+------------------+
; Fitter Equations ;
+------------------+
The equations can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.eqn.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 447 / 4,608 ( 10 % )      ;
;     -- Combinational with no register       ; 271                       ;
;     -- Register only                        ; 27                        ;
;     -- Combinational with a register        ; 149                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 294                       ;
;     -- 3 input functions                    ; 84                        ;
;     -- <=2 input functions                  ; 42                        ;
;     -- Register only                        ; 27                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 420                       ;
;     -- arithmetic mode                      ; 0                         ;
;                                             ;                           ;
; Total registers*                            ; 176 / 4,851 ( 4 % )       ;
;     -- Dedicated logic registers            ; 176 / 4,608 ( 4 % )       ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 37 / 288 ( 13 % )         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 81 / 89 ( 91 % )          ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )            ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M4Ks                                        ; 4 / 26 ( 15 % )           ;
; Total block memory bits                     ; 256 / 119,808 ( < 1 % )   ;
; Total block memory implementation bits      ; 18,432 / 119,808 ( 15 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 4 / 8 ( 50 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 4% / 5% / 4%              ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 4%              ;
; Maximum fan-out                             ; 77                        ;
; Highest non-global fan-out                  ; 53                        ;
; Total fan-out                               ; 2237                      ;
; Average fan-out                             ; 3.16                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 447 / 4608 ( 10 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 271                 ; 0                              ;
;     -- Register only                        ; 27                  ; 0                              ;
;     -- Combinational with a register        ; 149                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 294                 ; 0                              ;
;     -- 3 input functions                    ; 84                  ; 0                              ;
;     -- <=2 input functions                  ; 42                  ; 0                              ;
;     -- Register only                        ; 27                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 420                 ; 0                              ;
;     -- arithmetic mode                      ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 176                 ; 0                              ;
;     -- Dedicated logic registers            ; 176 / 4608 ( 4 % )  ; 0 / 4608 ( 0 % )               ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 37 / 288 ( 13 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 81                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )      ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 256                 ; 0                              ;
; Total RAM block bits                        ; 18432               ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )       ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 4 / 26 ( 15 % )     ; 0 / 26 ( 0 % )                 ;
; Clock control block                         ; 1 / 10 ( 10 % )     ; 3 / 10 ( 30 % )                ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 200                 ; 2                              ;
;     -- Registered Input Connections         ; 200                 ; 0                              ;
;     -- Output Connections                   ; 2                   ; 200                            ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2234                ; 205                            ;
;     -- Registered Connections               ; 1113                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 202                            ;
;     -- hard_block:auto_generated_inst       ; 202                 ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 13                  ; 2                              ;
;     -- Output Ports                         ; 14                  ; 4                              ;
;     -- Bidir Ports                          ; 54                  ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; ADDR[2] ; 97    ; 3        ; 28           ; 9            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[3] ; 100   ; 3        ; 28           ; 11           ; 1           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[4] ; 93    ; 3        ; 28           ; 8            ; 0           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[5] ; 99    ; 3        ; 28           ; 11           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADDR[6] ; 96    ; 3        ; 28           ; 9            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; INTA    ; 94    ; 3        ; 28           ; 9            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SCLK    ; 17    ; 1        ; 0            ; 6            ; 0           ; 2                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _BERR   ; 53    ; 4        ; 9            ; 0            ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _BG     ; 101   ; 3        ; 28           ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _CS     ; 92    ; 3        ; 28           ; 8            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _DREQ   ; 88    ; 3        ; 28           ; 7            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _RST    ; 73    ; 3        ; 28           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; _STERM  ; 91    ; 3        ; 28           ; 7            ; 0           ; 25                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; BR        ; 87    ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; DATA_OE_  ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; INT       ; 64    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; OWN       ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; PDATA_OE_ ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _CSS      ; 80    ; 3        ; 28           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _DACK     ; 79    ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _DMAEN    ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _IOR      ; 86    ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _IOW      ; 81    ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _LED_DMA  ; 3     ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _LED_RD   ; 7     ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _LED_WR   ; 9     ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
; _SIZ1     ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 8 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+------------------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source         ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+------------------------------+---------------------+
; DATA_IO[0]   ; 137   ; 2        ; 3            ; 14           ; 2           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[10]  ; 126   ; 2        ; 14           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[11]  ; 122   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[12]  ; 129   ; 2        ; 12           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[13]  ; 121   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[14]  ; 125   ; 2        ; 14           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[15]  ; 120   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[16]  ; 118   ; 2        ; 21           ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[17]  ; 119   ; 2        ; 21           ; 14           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[18]  ; 114   ; 2        ; 26           ; 14           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[19]  ; 115   ; 2        ; 24           ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[1]   ; 139   ; 2        ; 3            ; 14           ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[20]  ; 112   ; 2        ; 26           ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[21]  ; 113   ; 2        ; 26           ; 14           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[22]  ; 104   ; 3        ; 28           ; 12           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[23]  ; 103   ; 3        ; 28           ; 12           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[24]  ; 4     ; 1        ; 0            ; 13           ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[25]  ; 8     ; 1        ; 0            ; 11           ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[26]  ; 57    ; 4        ; 12           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[27]  ; 52    ; 4        ; 7            ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[28]  ; 58    ; 4        ; 12           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[29]  ; 25    ; 1        ; 0            ; 5            ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[2]   ; 141   ; 2        ; 1            ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[30]  ; 24    ; 1        ; 0            ; 5            ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[31]  ; 27    ; 1        ; 0            ; 5            ; 3           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[3]   ; 142   ; 2        ; 1            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[4]   ; 143   ; 2        ; 1            ; 14           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[5]   ; 136   ; 2        ; 3            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[6]   ; 134   ; 2        ; 7            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[7]   ; 135   ; 2        ; 3            ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[8]   ; 133   ; 2        ; 7            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; DATA_IO[9]   ; 132   ; 2        ; 9            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; datapath:u_datapath|DATA_OE_ ; -                   ;
; PD_PORT[0]   ; 51    ; 4        ; 7            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[10]  ; 32    ; 1        ; 0            ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[11]  ; 28    ; 1        ; 0            ; 4            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[12]  ; 30    ; 1        ; 0            ; 2            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[13]  ; 67    ; 4        ; 24           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[14]  ; 65    ; 4        ; 21           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[15]  ; 26    ; 1        ; 0            ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[1]   ; 48    ; 4        ; 5            ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[2]   ; 47    ; 4        ; 5            ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[3]   ; 45    ; 4        ; 3            ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[4]   ; 44    ; 4        ; 3            ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[5]   ; 43    ; 4        ; 3            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[6]   ; 40    ; 4        ; 1            ; 0            ; 2           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[7]   ; 42    ; 4        ; 1            ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[8]   ; 41    ; 4        ; 1            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; PD_PORT[9]   ; 31    ; 1        ; 0            ; 2            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; PDATA_OE_~0                  ; -                   ;
; R_W_IO       ; 69    ; 4        ; 26           ; 0            ; 3           ; 17                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; CPU_SM:u_CPU_SM|BGACK        ; -                   ;
; _AS_IO       ; 72    ; 4        ; 26           ; 0            ; 0           ; 12                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; CPU_SM:u_CPU_SM|BGACK        ; -                   ;
; _BGACK_IO    ; 75    ; 3        ; 28           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; CPU_SM:u_CPU_SM|BGACK        ; -                   ;
; _DSACK_IO[0] ; 144   ; 2        ; 1            ; 14           ; 3           ; 6                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; _DSACK_IO~4 (inverted)       ; -                   ;
; _DSACK_IO[1] ; 74    ; 3        ; 28           ; 1            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; _DSACK_IO~4 (inverted)       ; -                   ;
; _DS_IO       ; 71    ; 4        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 80 pF ; CPU_SM:u_CPU_SM|BGACK        ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 16 / 19 ( 84 % )  ; 3.3V          ; --           ;
; 2        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 21 / 23 ( 91 % )  ; 3.3V          ; --           ;
; 4        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; _LED_DMA                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; DATA_IO[24]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; _LED_RD                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; DATA_IO[25]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ; 12         ; 1        ; _LED_WR                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; SCLK                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; DATA_IO[30]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; DATA_IO[29]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; PD_PORT[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; DATA_IO[31]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; PD_PORT[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; PD_PORT[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; PD_PORT[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 42         ; 1        ; PD_PORT[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; PD_PORT[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 44         ; 4        ; PD_PORT[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 45         ; 4        ; PD_PORT[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 46         ; 4        ; PD_PORT[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 47         ; 4        ; PD_PORT[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 48         ; 4        ; PD_PORT[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; PD_PORT[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 50         ; 4        ; PD_PORT[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; PD_PORT[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 53         ; 4        ; DATA_IO[27]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 57         ; 4        ; _BERR                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; DATA_OE_                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; DATA_IO[26]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; DATA_IO[28]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; _SIZ1                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; _DMAEN                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; PDATA_OE_                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; INT                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; PD_PORT[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; PD_PORT[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; R_W_IO                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; OWN                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; _DS_IO                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 83         ; 4        ; _AS_IO                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; _RST                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 85         ; 3        ; _DSACK_IO[1]                             ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 86         ; 3        ; _BGACK_IO                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; _DACK                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 97         ; 3        ; _CSS                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 98         ; 3        ; _IOW                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; _IOR                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 104        ; 3        ; BR                                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 105        ; 3        ; _DREQ                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 108        ; 3        ; _STERM                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; _CS                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 110        ; 3        ; ADDR[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ; 111        ; 3        ; INTA                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; ADDR[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 113        ; 3        ; ADDR[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; ADDR[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 120        ; 3        ; ADDR[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 121        ; 3        ; _BG                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; DATA_IO[23]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 126        ; 3        ; DATA_IO[22]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; DATA_IO[20]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 128        ; 2        ; DATA_IO[21]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 129        ; 2        ; DATA_IO[18]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 130        ; 2        ; DATA_IO[19]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; DATA_IO[16]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 135        ; 2        ; DATA_IO[17]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 137        ; 2        ; DATA_IO[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 138        ; 2        ; DATA_IO[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 139        ; 2        ; DATA_IO[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; DATA_IO[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 145        ; 2        ; DATA_IO[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; DATA_IO[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; DATA_IO[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 154        ; 2        ; DATA_IO[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ; 155        ; 2        ; DATA_IO[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 162        ; 2        ; DATA_IO[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 163        ; 2        ; DATA_IO[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 164        ; 2        ; DATA_IO[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; DATA_IO[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; DATA_IO[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 167        ; 2        ; DATA_IO[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 168        ; 2        ; DATA_IO[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 169        ; 2        ; _DSACK_IO[0]                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------+
; PLL Summary                                                                              ;
+----------------------------------+-------------------------------------------------------+
; Name                             ; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------------------+
; SDC pin name                     ; u_PLL|APLL_inst|altpll_component|pll                  ;
; PLL mode                         ; Normal                                                ;
; Compensate clock                 ; clock0                                                ;
; Compensated input/output pins    ; --                                                    ;
; Self reset on gated loss of lock ; Off                                                   ;
; Gate lock counter                ; --                                                    ;
; Input frequency 0                ; 25.0 MHz                                              ;
; Input frequency 1                ; --                                                    ;
; Nominal PFD frequency            ; 25.0 MHz                                              ;
; Nominal VCO frequency            ; 750.2 MHz                                             ;
; VCO post scale K counter         ; --                                                    ;
; VCO multiply                     ; --                                                    ;
; VCO divide                       ; --                                                    ;
; Freq min lock                    ; 16.67 MHz                                             ;
; Freq max lock                    ; 33.33 MHz                                             ;
; M VCO Tap                        ; 0                                                     ;
; M Initial                        ; 1                                                     ;
; M value                          ; 30                                                    ;
; N value                          ; 1                                                     ;
; Preserve PLL counter order       ; Off                                                   ;
; PLL location                     ; PLL_1                                                 ;
; Inclk0 signal                    ; SCLK                                                  ;
; Inclk1 signal                    ; --                                                    ;
; Inclk0 signal type               ; Dedicated Pin                                         ;
; Inclk1 signal type               ; --                                                    ;
+----------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                     ;
+---------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+
; Name                                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                ;
+---------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 ; clock0       ; 1    ; 1   ; 25.0 MHz         ; 45 (5000 ps)   ; 50/50      ; C0      ; 30            ; 15/15 Even ; 4       ; 6       ; u_PLL|APLL_inst|altpll_component|pll|clk[0] ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 ; clock1       ; 1    ; 1   ; 25.0 MHz         ; 90 (10000 ps)  ; 50/50      ; C1      ; 30            ; 15/15 Even ; 8       ; 4       ; u_PLL|APLL_inst|altpll_component|pll|clk[1] ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 ; clock2       ; 1    ; 1   ; 25.0 MHz         ; 135 (15000 ps) ; 50/50      ; C2      ; 30            ; 15/15 Even ; 12      ; 2       ; u_PLL|APLL_inst|altpll_component|pll|clk[2] ;
+---------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                        ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
; |RESDMAC                                      ; 447 (13)    ; 176 (4)                   ; 0 (0)         ; 256         ; 4    ; 0            ; 0       ; 0         ; 81   ; 0            ; 271 (7)      ; 27 (2)            ; 149 (5)          ; |RESDMAC                                                                                   ; work         ;
;    |CPU_SM:u_CPU_SM|                          ; 165 (33)    ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (3)      ; 4 (4)             ; 26 (3)           ; |RESDMAC|CPU_SM:u_CPU_SM                                                                   ; work         ;
;       |CPU_SM_inputs:u_CPU_SM_inputs|         ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs                                     ; work         ;
;       |CPU_SM_outputs:u_CPU_SM_outputs|       ; 73 (73)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 57 (57)      ; 0 (0)             ; 16 (16)          ; |RESDMAC|CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs                                   ; work         ;
;       |cpudff1:u_cpudff1|                     ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff1:u_cpudff1                                                 ; work         ;
;       |cpudff2:u_cpudff2|                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff2:u_cpudff2                                                 ; work         ;
;       |cpudff3:u_cpudff3|                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff3:u_cpudff3                                                 ; work         ;
;       |cpudff4:u_cpudff4|                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 1 (1)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff4:u_cpudff4                                                 ; work         ;
;       |cpudff5:u_cpudff5|                     ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 2 (2)            ; |RESDMAC|CPU_SM:u_CPU_SM|cpudff5:u_cpudff5                                                 ; work         ;
;    |PLL:u_PLL|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|PLL:u_PLL                                                                         ; work         ;
;       |atpll:APLL_inst|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst                                                         ; work         ;
;          |altpll:altpll_component|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component                                 ; work         ;
;    |SCSI_SM:u_SCSI_SM|                        ; 51 (20)     ; 42 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 11 (0)            ; 31 (6)           ; |RESDMAC|SCSI_SM:u_SCSI_SM                                                                 ; work         ;
;       |SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS| ; 45 (45)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 11 (11)           ; 25 (25)          ; |RESDMAC|SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS                           ; work         ;
;    |datapath:u_datapath|                      ; 152 (35)    ; 56 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (35)      ; 10 (0)            ; 49 (8)           ; |RESDMAC|datapath:u_datapath                                                               ; work         ;
;       |datapath_input:u_datapath_input|       ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |RESDMAC|datapath:u_datapath|datapath_input:u_datapath_input                               ; work         ;
;       |datapath_output:u_datapath_output|     ; 64 (64)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 3 (3)             ; 33 (33)          ; |RESDMAC|datapath:u_datapath|datapath_output:u_datapath_output                             ; work         ;
;       |datapath_scsi:u_datapath_scsi|         ; 41 (40)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (28)      ; 7 (7)             ; 5 (5)            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi                                 ; work         ;
;          |datapath_24dec:u_datapath_24dec|    ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec ; work         ;
;    |fifo:int_fifo|                            ; 39 (0)      ; 25 (0)                    ; 0 (0)         ; 256         ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 25 (0)           ; |RESDMAC|fifo:int_fifo                                                                     ; work         ;
;       |altsyncram:BUFFER[0][15]__3|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][15]__3                                         ; work         ;
;          |altsyncram_4ig1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated          ; work         ;
;       |altsyncram:BUFFER[0][23]__2|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][23]__2                                         ; work         ;
;          |altsyncram_4ig1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated          ; work         ;
;       |altsyncram:BUFFER[0][31]__1|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][31]__1                                         ; work         ;
;          |altsyncram_4ig1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated          ; work         ;
;       |altsyncram:BUFFER[0][7]__4|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][7]__4                                          ; work         ;
;          |altsyncram_4ig1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated           ; work         ;
;       |fifo_3bit_cntr:u_next_in_cntr|         ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr                                       ; work         ;
;       |fifo_3bit_cntr:u_next_out_cntr|        ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |RESDMAC|fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr                                      ; work         ;
;       |fifo__full_empty_ctr:u_full_empty_ctr| ; 23 (23)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 17 (17)          ; |RESDMAC|fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr                               ; work         ;
;       |fifo_byte_ptr:u_byte_ptr|              ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |RESDMAC|fifo:int_fifo|fifo_byte_ptr:u_byte_ptr                                            ; work         ;
;       |fifo_write_strobes:u_write_strobes|    ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |RESDMAC|fifo:int_fifo|fifo_write_strobes:u_write_strobes                                  ; work         ;
;    |registers:u_registers|                    ; 33 (2)      ; 19 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 20 (2)           ; |RESDMAC|registers:u_registers                                                             ; work         ;
;       |addr_decoder:u_addr_decoder|           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 2 (2)            ; |RESDMAC|registers:u_registers|addr_decoder:u_addr_decoder                                 ; work         ;
;       |registers_cntr:u_registers_cntr|       ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |RESDMAC|registers:u_registers|registers_cntr:u_registers_cntr                             ; work         ;
;       |registers_istr:u_registers_istr|       ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |RESDMAC|registers:u_registers|registers_istr:u_registers_istr                             ; work         ;
;       |registers_term:u_registers_term|       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |RESDMAC|registers:u_registers|registers_term:u_registers_term                             ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; R_W_IO       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _AS_IO       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _DS_IO       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _DSACK_IO[0] ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; _DSACK_IO[1] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[0]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[1]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[2]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[3]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[4]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[5]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[6]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[7]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[8]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[9]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[10]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[11]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[12]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[13]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[14]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[15]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[16]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[17]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[18]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[19]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[20]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[21]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[22]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[23]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[24]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[25]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[26]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[27]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[28]  ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; DATA_IO[29]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[30]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DATA_IO[31]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _BGACK_IO    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PD_PORT[0]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[1]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[2]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[3]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[4]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[5]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[6]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[7]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PD_PORT[8]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PD_PORT[9]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[10]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[11]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[12]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; PD_PORT[13]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PD_PORT[14]  ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PD_PORT[15]  ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; INT          ; Output   ; --            ; --            ; --                    ; --  ;
; _SIZ1        ; Output   ; --            ; --            ; --                    ; --  ;
; BR           ; Output   ; --            ; --            ; --                    ; --  ;
; _DMAEN       ; Output   ; --            ; --            ; --                    ; --  ;
; _DACK        ; Output   ; --            ; --            ; --                    ; --  ;
; _CSS         ; Output   ; --            ; --            ; --                    ; --  ;
; _IOR         ; Output   ; --            ; --            ; --                    ; --  ;
; _IOW         ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_RD      ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_WR      ; Output   ; --            ; --            ; --                    ; --  ;
; _LED_DMA     ; Output   ; --            ; --            ; --                    ; --  ;
; OWN          ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OE_     ; Output   ; --            ; --            ; --                    ; --  ;
; PDATA_OE_    ; Output   ; --            ; --            ; --                    ; --  ;
; _CS          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; INTA         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _STERM       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; _BERR        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADDR[3]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[5]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[6]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[2]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADDR[4]      ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _RST         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SCLK         ; Input    ; --            ; --            ; --                    ; --  ;
; _BG          ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; _DREQ        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                     ;
+--------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                  ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------+-------------------+---------+
; R_W_IO                                                                               ;                   ;         ;
;      - _LED_RD~0                                                                     ; 0                 ; 6       ;
;      - _LED_WR~0                                                                     ; 0                 ; 6       ;
;      - datapath:u_datapath|DATA_OE_                                                  ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR~0                  ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~1          ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector13~0          ; 0                 ; 6       ;
;      - fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1~0                                  ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~2          ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_output:u_datapath_output|DATA[0]~1               ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~7               ; 0                 ; 6       ;
;      - registers:u_registers|A1~0                                                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|FE~0                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_F~0                 ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|FF~0                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_P~0                 ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_F~1                 ; 0                 ; 6       ;
; _AS_IO                                                                               ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~0             ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                             ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                             ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                 ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~4             ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|REG_DSK_                ; 0                 ; 6       ;
;      - SCSI_SM:u_SCSI_SM|nLS2CPU                                                     ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_ACTIVE~0          ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER~0          ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER~1          ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|TERM_COUNTER~2          ; 0                 ; 6       ;
; _DS_IO                                                                               ;                   ;         ;
;      - datapath:u_datapath|DATA_OE_                                                  ; 0                 ; 6       ;
; _DSACK_IO[0]                                                                         ;                   ;         ;
;      - DSK0_IN_~0                                                                    ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~3                     ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~3                            ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~1                                 ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                 ; 1                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~0                          ; 1                 ; 6       ;
; _DSACK_IO[1]                                                                         ;                   ;         ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                 ; 0                 ; 6       ;
;      - DSK1_IN_                                                                      ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~1                                                 ; 0                 ; 6       ;
; DATA_IO[0]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~0          ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[0]~0               ; 0                 ; 6       ;
; DATA_IO[1]                                                                           ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]~2             ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~4          ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[1]~2               ; 0                 ; 6       ;
; DATA_IO[2]                                                                           ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]~3             ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~8          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[2]~3               ; 1                 ; 6       ;
; DATA_IO[3]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~12         ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[3]~4               ; 0                 ; 6       ;
; DATA_IO[4]                                                                           ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]~1             ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~16         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[4]~5               ; 1                 ; 6       ;
; DATA_IO[5]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~20         ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[5]~6               ; 0                 ; 6       ;
; DATA_IO[6]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~24         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[6]~7               ; 1                 ; 6       ;
; DATA_IO[7]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~28         ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[7]~8               ; 0                 ; 6       ;
; DATA_IO[8]                                                                           ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[8]~2                                              ; 0                 ; 6       ;
; DATA_IO[9]                                                                           ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[9]~7                                              ; 0                 ; 6       ;
; DATA_IO[10]                                                                          ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[10]~12                                            ; 1                 ; 6       ;
; DATA_IO[11]                                                                          ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[11]~17                                            ; 0                 ; 6       ;
; DATA_IO[12]                                                                          ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[12]~22                                            ; 0                 ; 6       ;
; DATA_IO[13]                                                                          ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[13]~27                                            ; 1                 ; 6       ;
; DATA_IO[14]                                                                          ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[14]~32                                            ; 1                 ; 6       ;
; DATA_IO[15]                                                                          ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[15]~37                                            ; 0                 ; 6       ;
; DATA_IO[16]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~0          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[16]~1                                             ; 1                 ; 6       ;
; DATA_IO[17]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~4          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[17]~6                                             ; 1                 ; 6       ;
; DATA_IO[18]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~8          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[18]~11                                            ; 1                 ; 6       ;
; DATA_IO[19]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~12         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[19]~16                                            ; 1                 ; 6       ;
; DATA_IO[20]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~16         ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]               ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[20]~21                                            ; 0                 ; 6       ;
; DATA_IO[21]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~20         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[21]~26                                            ; 1                 ; 6       ;
; DATA_IO[22]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~24         ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]               ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[22]~31                                            ; 0                 ; 6       ;
; DATA_IO[23]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~28         ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]               ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[23]~36                                            ; 0                 ; 6       ;
; DATA_IO[24]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[24]~4                                             ; 1                 ; 6       ;
; DATA_IO[25]                                                                          ;                   ;         ;
;      - fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1~1                                  ; 1                 ; 6       ;
;      - registers:u_registers|A1~0                                                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]               ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[25]~9                                             ; 1                 ; 6       ;
; DATA_IO[26]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]              ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[26]~14                                            ; 1                 ; 6       ;
; DATA_IO[27]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]              ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[27]~19                                            ; 1                 ; 6       ;
; DATA_IO[28]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]              ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[28]~24                                            ; 1                 ; 6       ;
; DATA_IO[29]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]              ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[29]~29                                            ; 0                 ; 6       ;
; DATA_IO[30]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]              ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[30]~34                                            ; 0                 ; 6       ;
; DATA_IO[31]                                                                          ;                   ;         ;
;      - datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]              ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[31]~39                                            ; 1                 ; 6       ;
; _BGACK_IO                                                                            ;                   ;         ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~1                                                 ; 0                 ; 6       ;
; PD_PORT[0]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]        ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[0]~0                                              ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[16]~1                                             ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[8]~2                                              ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[24]~4                                             ; 0                 ; 6       ;
; PD_PORT[1]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]        ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[1]~5                                              ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[17]~6                                             ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[9]~7                                              ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[25]~9                                             ; 1                 ; 6       ;
; PD_PORT[2]                                                                           ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[2]~10                                             ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[18]~11                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[10]~12                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[26]~14                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]~feeder ; 1                 ; 6       ;
; PD_PORT[3]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]        ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[3]~15                                             ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[19]~16                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[11]~17                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[27]~19                                            ; 0                 ; 6       ;
; PD_PORT[4]                                                                           ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[4]~20                                             ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[20]~21                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[12]~22                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[28]~24                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]~feeder ; 1                 ; 6       ;
; PD_PORT[5]                                                                           ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[5]~25                                             ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[21]~26                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[13]~27                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[29]~29                                            ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]~feeder ; 1                 ; 6       ;
; PD_PORT[6]                                                                           ;                   ;         ;
;      - datapath:u_datapath|FIFO_ID[6]~30                                             ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[22]~31                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[14]~32                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[30]~34                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]~feeder ; 0                 ; 6       ;
; PD_PORT[7]                                                                           ;                   ;         ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]        ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[7]~35                                             ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[23]~36                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[15]~37                                            ; 0                 ; 6       ;
;      - datapath:u_datapath|FIFO_ID[31]~39                                            ; 0                 ; 6       ;
; PD_PORT[8]                                                                           ;                   ;         ;
; PD_PORT[9]                                                                           ;                   ;         ;
; PD_PORT[10]                                                                          ;                   ;         ;
; PD_PORT[11]                                                                          ;                   ;         ;
; PD_PORT[12]                                                                          ;                   ;         ;
; PD_PORT[13]                                                                          ;                   ;         ;
; PD_PORT[14]                                                                          ;                   ;         ;
; PD_PORT[15]                                                                          ;                   ;         ;
; _CS                                                                                  ;                   ;         ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~0             ; 1                 ; 6       ;
;      - datapath:u_datapath|DATA_OE_                                                  ; 1                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~4             ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                    ; 1                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_ACTIVE~0          ; 1                 ; 6       ;
; INTA                                                                                 ;                   ;         ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT                     ; 1                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_F~1                 ; 1                 ; 6       ;
; _STERM                                                                               ;                   ;         ;
; _BERR                                                                                ;                   ;         ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                 ; 0                 ; 6       ;
;      - DSK0_IN_~0                                                                    ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~3                     ; 0                 ; 6       ;
;      - DSK1_IN_                                                                      ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~3                            ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~1                                 ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                 ; 0                 ; 6       ;
;      - CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~0                          ; 0                 ; 6       ;
; ADDR[3]                                                                              ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                      ; 1                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~4             ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~0                    ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~0          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~4          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~8          ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~12         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~16         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~20         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~24         ; 1                 ; 6       ;
;      - datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~28         ; 1                 ; 6       ;
; ADDR[5]                                                                              ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                      ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                        ; 1                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~0                    ; 1                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~5             ; 1                 ; 6       ;
; ADDR[6]                                                                              ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                      ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~4             ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~0                    ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                    ; 0                 ; 6       ;
;      - registers:u_registers|registers_term:u_registers_term|CYCLE_ACTIVE~0          ; 0                 ; 6       ;
; ADDR[2]                                                                              ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR~0                  ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                        ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~1                    ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_~0                  ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~7               ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~6             ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_F~0                 ; 0                 ; 6       ;
; ADDR[4]                                                                              ;                   ;         ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR~0                  ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|h_0C                        ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~1                    ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_~0                  ; 0                 ; 6       ;
;      - registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                 ; 0                 ; 6       ;
;      - datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~7               ; 0                 ; 6       ;
;      - registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~6             ; 0                 ; 6       ;
;      - registers:u_registers|registers_istr:u_registers_istr|INT_F~0                 ; 0                 ; 6       ;
; _RST                                                                                 ;                   ;         ;
;      - PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|pll                         ; 0                 ; 6       ;
; SCLK                                                                                 ;                   ;         ;
; _BG                                                                                  ;                   ;         ;
;      - CPU_SM:u_CPU_SM|BGRANT_~0                                                     ; 1                 ; 6       ;
; _DREQ                                                                                ;                   ;         ;
+--------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                            ;
+---------------------------------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; Name                                                          ; Location          ; Fan-Out ; Usage         ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+
; CPU_SM:u_CPU_SM|BGACK                                         ; LCFF_X21_Y6_N7    ; 11      ; Output enable ; no     ; --                   ; --               ; --                        ;
; CPU_SM:u_CPU_SM|PAS                                           ; LCFF_X10_Y6_N21   ; 33      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; DS_O_                                                         ; LCFF_X13_Y5_N13   ; 17      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; PDATA_OE_~0                                                   ; LCCOMB_X24_Y5_N16 ; 17      ; Output enable ; no     ; --                   ; --               ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0       ; PLL_1             ; 22      ; Clock         ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1       ; PLL_1             ; 77      ; Clock         ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2       ; PLL_1             ; 63      ; Clock         ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked     ; PLL_1             ; 38      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; SCLK                                                          ; PIN_17            ; 2       ; Clock         ; no     ; --                   ; --               ; --                        ;
; SCLK                                                          ; PIN_17            ; 18      ; Clock         ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; SCSI_SM:u_SCSI_SM|CRESET_                                     ; LCFF_X20_Y7_N19   ; 53      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|S2CPU_o                                     ; LCFF_X19_Y7_N7    ; 37      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                     ; LCFF_X18_Y7_N1    ; 11      ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; _AS_IO~0                                                      ; PIN_72            ; 12      ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; _RST                                                          ; PIN_73            ; 1       ; Async. clear  ; no     ; --                   ; --               ; --                        ;
; datapath:u_datapath|DATA_OE_                                  ; LCCOMB_X17_Y7_N26 ; 33      ; Output enable ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~1      ; LCCOMB_X18_Y6_N4  ; 8       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS         ; LCCOMB_X14_Y5_N24 ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS         ; LCCOMB_X12_Y5_N24 ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS         ; LCCOMB_X12_Y5_N10 ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS         ; LCCOMB_X12_Y5_N8  ; 1       ; Write enable  ; no     ; --                   ; --               ; --                        ;
; registers:u_registers|registers_istr:u_registers_istr|INT_F~0 ; LCCOMB_X17_Y6_N28 ; 4       ; Clock enable  ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------+-------------------+---------+---------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                        ;
+---------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; Name                                                    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 ; PLL_1    ; 22      ; Global Clock         ; GCLK3            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 ; PLL_1    ; 77      ; Global Clock         ; GCLK2            ; --                        ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 ; PLL_1    ; 63      ; Global Clock         ; GCLK1            ; --                        ;
; SCLK                                                    ; PIN_17   ; 18      ; Global Clock         ; GCLK0            ; --                        ;
+---------------------------------------------------------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                  ;
+----------------------------------------------------------------------------------------+---------+
; Name                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------+---------+
; SCSI_SM:u_SCSI_SM|CRESET_                                                              ; 53      ;
; SCSI_SM:u_SCSI_SM|S2F_o                                                                ; 40      ;
; PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_locked                              ; 38      ;
; SCSI_SM:u_SCSI_SM|S2CPU_o                                                              ; 37      ;
; CPU_SM:u_CPU_SM|STATE[1]                                                               ; 35      ;
; CPU_SM:u_CPU_SM|PAS                                                                    ; 33      ;
; datapath:u_datapath|DATA_OE_                                                           ; 33      ;
; CPU_SM:u_CPU_SM|STATE[3]                                                               ; 31      ;
; CPU_SM:u_CPU_SM|STATE[4]                                                               ; 30      ;
; CPU_SM:u_CPU_SM|STATE[2]                                                               ; 28      ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1                                             ; 27      ;
; CPU_SM:u_CPU_SM|STATE[0]                                                               ; 27      ;
; _STERM                                                                                 ; 25      ;
; CPU_SM:u_CPU_SM|DIEH                                                                   ; 24      ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0                                             ; 20      ;
; R_W_IO~0                                                                               ; 17      ;
; DS_O_                                                                                  ; 17      ;
; PDATA_OE_~0                                                                            ; 17      ;
; datapath:u_datapath|bDIEL                                                              ; 16      ;
; CPU_SM:u_CPU_SM|BRIDGEOUT                                                              ; 16      ;
; CPU_SM:u_CPU_SM|F2CPUH                                                                 ; 16      ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY                          ; 14      ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]                        ; 14      ;
; CPU_SM:u_CPU_SM|F2CPUL                                                                 ; 13      ;
; _AS_IO~0                                                                               ; 12      ;
; ADDR[3]                                                                                ; 11      ;
; SCSI_SM:u_SCSI_SM|nLS2CPU                                                              ; 11      ;
; CPU_SM:u_CPU_SM|INCFIFO                                                                ; 11      ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOFULL                           ; 11      ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[51]~5                                  ; 11      ;
; CPU_SM:u_CPU_SM|BGACK                                                                  ; 11      ;
; SCSI_SM:u_SCSI_SM|CPU2S_o                                                              ; 10      ;
; CPU_SM:u_CPU_SM|DECFIFO                                                                ; 10      ;
; CPU_SM:u_CPU_SM|BRIDGEIN                                                               ; 9       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~2                               ; 9       ;
; CPU_SM:u_CPU_SM|nDSACK                                                                 ; 9       ;
; ADDR[4]                                                                                ; 8       ;
; ADDR[2]                                                                                ; 8       ;
; _BERR                                                                                  ; 8       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[7]~1                        ; 8       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~1                               ; 8       ;
; SCSI_SM:u_SCSI_SM|F2S_o                                                                ; 8       ;
; registers:u_registers|addr_decoder:u_addr_decoder|h_0C~0                               ; 8       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~0                                          ; 8       ;
; CPU_SM:u_CPU_SM|DSACK_LATCHED_[1]                                                      ; 8       ;
; CPU_SM:u_CPU_SM|DSACK_LATCHED_[0]                                                      ; 8       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]                                  ; 7       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]                                   ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[43]~15                                 ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[50]~9                                  ; 7       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~3                               ; 7       ;
; _DSACK_IO[0]~0                                                                         ; 6       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]                                  ; 6       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]                                   ; 6       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[3]~2                        ; 6       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[0]~1                        ; 6       ;
; registers:u_registers|addr_decoder:u_addr_decoder|ISTR_RD_~0                           ; 6       ;
; SCSI_SM:u_SCSI_SM|CCPUREQ                                                              ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~10                              ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~0                                     ; 6       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|datapath_24dec:u_datapath_24dec|Z2~0 ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[46]~6                                  ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~5                               ; 6       ;
; DSK0_IN_~0                                                                             ; 6       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~1                               ; 6       ;
; ADDR[6]                                                                                ; 5       ;
; _CS                                                                                    ; 5       ;
; PD_PORT[7]~7                                                                           ; 5       ;
; PD_PORT[6]~6                                                                           ; 5       ;
; PD_PORT[5]~5                                                                           ; 5       ;
; PD_PORT[4]~4                                                                           ; 5       ;
; PD_PORT[3]~3                                                                           ; 5       ;
; PD_PORT[2]~2                                                                           ; 5       ;
; PD_PORT[1]~1                                                                           ; 5       ;
; PD_PORT[0]~0                                                                           ; 5       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]                                  ; 5       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]                                   ; 5       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s12                  ; 5       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s1                   ; 5       ;
; DSK1_IN_                                                                               ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[57]~20                                 ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLHW_d~0                               ; 5       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s0                   ; 5       ;
; CPU_SM:u_CPU_SM|LASTWORD~0                                                             ; 5       ;
; registers:u_registers|FLUSHFIFO                                                        ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~7                               ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[50]~11                                 ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[61]~8                                  ; 5       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[62]~7                                  ; 5       ;
; ADDR[5]                                                                                ; 4       ;
; DATA_IO[25]~25                                                                         ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[55]~27                                 ; 4       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_F~0                          ; 4       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[0]                  ; 4       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_RD_~0                          ; 4       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]                        ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]                            ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]                            ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]                            ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]                            ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]                            ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]                            ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[1]                              ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[2]                              ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[3]                              ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[4]                              ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[5]                              ; 4       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[6]                              ; 4       ;
; registers:u_registers|addr_decoder:u_addr_decoder|h_0C                                 ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~2                                     ; 4       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~0                                                ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[12]~14                                 ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~0                            ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s26                  ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s17                  ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s8                   ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s6                   ; 4       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s24                  ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~8                               ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[56]~10                                 ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~4                               ; 4       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~0                               ; 4       ;
; CPU_SM:u_CPU_SM|nCYCLEDONE                                                             ; 4       ;
; CPU_SM:u_CPU_SM|BGRANT_                                                                ; 4       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~0                      ; 4       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]                        ; 4       ;
; SCSI_SM:u_SCSI_SM|DACK_o                                                               ; 4       ;
; DATA_IO[23]~23                                                                         ; 3       ;
; DATA_IO[22]~22                                                                         ; 3       ;
; DATA_IO[21]~21                                                                         ; 3       ;
; DATA_IO[20]~20                                                                         ; 3       ;
; DATA_IO[19]~19                                                                         ; 3       ;
; DATA_IO[18]~18                                                                         ; 3       ;
; DATA_IO[17]~17                                                                         ; 3       ;
; DATA_IO[16]~16                                                                         ; 3       ;
; DATA_IO[4]~4                                                                           ; 3       ;
; DATA_IO[2]~2                                                                           ; 3       ;
; DATA_IO[1]~1                                                                           ; 3       ;
; _DSACK_IO[1]~1                                                                         ; 3       ;
; SCSI_SM:u_SCSI_SM|INCNO_o                                                              ; 3       ;
; CPU_SM:u_CPU_SM|INCNO                                                                  ; 3       ;
; SCSI_SM:u_SCSI_SM|INCNI_o                                                              ; 3       ;
; CPU_SM:u_CPU_SM|INCNI                                                                  ; 3       ;
; registers:u_registers|registers_term:u_registers_term|CYCLE_ACTIVE~0                   ; 3       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS~0                                ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~1                               ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~0                             ; 3       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[1]                  ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~1                                   ; 3       ;
; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[5]                        ; 3       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~4                        ; 3       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[0]~0                        ; 3       ;
; SCSI_SM:u_SCSI_SM|CDSACK_                                                              ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s25                  ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~0                             ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]                            ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[0]                              ; 3       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP[7]                              ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~0                                ; 3       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~0                                          ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_Y~1                               ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~1                                     ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~1                            ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[35]~23                                 ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[46]~21                                 ; 3       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1c~0                                                ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[37]~19                                 ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_Y~0                               ; 3       ;
; CPU_SM:u_CPU_SM|LASTWORD                                                               ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~11                              ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[61]~16                                 ; 3       ;
; registers:u_registers|A1                                                               ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector13~0                   ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s19                  ; 3       ;
; registers:u_registers|addr_decoder:u_addr_decoder|CONTR_WR~0                           ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s30                  ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s10                  ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s3                   ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s28                  ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s18                  ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s2                   ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector0~2                    ; 3       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_o                                                             ; 3       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_o                                                             ; 3       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s16                  ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[0]~13                                  ; 3       ;
; CPU_SM:u_CPU_SM|DMAENA                                                                 ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~9                               ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|Equal2~6                               ; 3       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_Y~0                              ; 3       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]                        ; 3       ;
; SCSI_SM:u_SCSI_SM|RE_o                                                                 ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[1]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[2]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[3]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[4]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[5]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[6]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[7]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|q_b[0]        ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[1]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[2]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[3]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[4]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[5]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[6]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[7]         ; 3       ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|q_b[0]         ; 3       ;
; INTA                                                                                   ; 2       ;
; DATA_IO[31]~31                                                                         ; 2       ;
; DATA_IO[30]~30                                                                         ; 2       ;
; DATA_IO[29]~29                                                                         ; 2       ;
; DATA_IO[28]~28                                                                         ; 2       ;
; DATA_IO[27]~27                                                                         ; 2       ;
; DATA_IO[26]~26                                                                         ; 2       ;
; DATA_IO[24]~24                                                                         ; 2       ;
; DATA_IO[7]~7                                                                           ; 2       ;
; DATA_IO[6]~6                                                                           ; 2       ;
; DATA_IO[5]~5                                                                           ; 2       ;
; DATA_IO[3]~3                                                                           ; 2       ;
; DATA_IO[0]~0                                                                           ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~1                                ; 2       ;
; LHW                                                                                    ; 2       ;
; CPU_SM:u_CPU_SM|DIEL                                                                   ; 2       ;
; LLW                                                                                    ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_d~0                               ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~2                             ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~0                                ; 2       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER[2]                  ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s9                   ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~31                  ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~27                  ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~23                  ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~19                  ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~15                  ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~11                  ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~7                   ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~3                   ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[7]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[6]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[5]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[4]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[3]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[2]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[1]                 ; 2       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_LATCHED[0]                 ; 2       ;
; _DSACK_IO~4                                                                            ; 2       ;
; registers:u_registers|registers_term:u_registers_term|REG_DSK_                         ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~2                   ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s14                  ; 2       ;
; DREQ_                                                                                  ; 2       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_d                                                             ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~1                        ; 2       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~0                        ; 2       ;
; SCSI_SM:u_SCSI_SM|INCBO_o                                                              ; 2       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~4                      ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~1                                ; 2       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~1                                          ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~0                               ; 2       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|p5b~1                                                ; 2       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|p5b~0                                                ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[8]~24                                  ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~4                                          ; 2       ;
; CPU_SM:u_CPU_SM|DREQ_                                                                  ; 2       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|p4b~0                                                ; 2       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~3                                          ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nSTOPFLUSH_d~0                         ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~0                                          ; 2       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2b~0                                                ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~0                   ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|WideOr22~0                     ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s20                  ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s4                   ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector0~1                    ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|always1~1                      ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector0~0                    ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|always1~0                      ; 2       ;
; SCSI_SM:u_SCSI_SM|CDREQ_                                                               ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBREQ_d~4                              ; 2       ;
; CPU_SM:u_CPU_SM|FLUSHFIFO                                                              ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~2                              ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[58]~12                                 ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[26]                                    ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBRIDGEIN_d~0                          ; 2       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~0                              ; 2       ;
; registers:u_registers|registers_istr:u_registers_istr|INT                              ; 2       ;
; SCSI_SM:u_SCSI_SM|SCSI_CS_o                                                            ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[1]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[2]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[3]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[4]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[5]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[6]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[7]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|q_b[0]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[1]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[2]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[3]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[4]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[5]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[6]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[7]        ; 2       ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|q_b[0]        ; 2       ;
; _DREQ                                                                                  ; 1       ;
; _BG                                                                                    ; 1       ;
; SCLK                                                                                   ; 1       ;
; _RST                                                                                   ; 1       ;
; _BGACK_IO~0                                                                            ; 1       ;
; DATA_IO[15]~15                                                                         ; 1       ;
; DATA_IO[14]~14                                                                         ; 1       ;
; DATA_IO[13]~13                                                                         ; 1       ;
; DATA_IO[12]~12                                                                         ; 1       ;
; DATA_IO[11]~11                                                                         ; 1       ;
; DATA_IO[10]~10                                                                         ; 1       ;
; DATA_IO[9]~9                                                                           ; 1       ;
; DATA_IO[8]~8                                                                           ; 1       ;
; _DS_IO~0                                                                               ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]~0                      ; 1       ;
; DS_O_~0                                                                                ; 1       ;
; AS_O_~0                                                                                ; 1       ;
; CPU_SM:u_CPU_SM|BGRANT_~0                                                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBREQ_d~6                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLHW_d~1                               ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector23~0                   ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector29~0                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~4                               ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~3                               ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PLLW_d~2                               ; 1       ;
; CPU_SM:u_CPU_SM|PLHW                                                                   ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]~3                                ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[2]~2                                ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[1]~1                                ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_out_cntr|COUNT[0]~0                                ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]~3                                 ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[2]~2                                 ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[1]~1                                 ; 1       ;
; fifo:int_fifo|fifo_3bit_cntr:u_next_in_cntr|COUNT[0]~0                                 ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector27~0                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEL_d~0                               ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBRIDGEIN_d                            ; 1       ;
; CPU_SM:u_CPU_SM|PLLW                                                                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~1                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_d~0                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BRIDGEOUT_Y~0                          ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_F~1                          ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_P~0                          ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|FF~0                             ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|FE~0                             ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER~2                   ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER~1                   ; 1       ;
; registers:u_registers|registers_term:u_registers_term|TERM_COUNTER~0                   ; 1       ;
; registers:u_registers|registers_term:u_registers_term|Add0~0                           ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_d~2                                ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~4                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~3                                ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|PAS_Y~2                                ; 1       ;
; datapath:u_datapath|FIFO_ID[31]~39                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[15]~38                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[15]                       ; 1       ;
; datapath:u_datapath|FIFO_ID[15]~37                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[23]~36                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[7]~35                                                      ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[7]~8                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[7]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[30]~34                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[14]~33                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[14]                       ; 1       ;
; datapath:u_datapath|FIFO_ID[14]~32                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[22]~31                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[6]~30                                                      ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[6]~7                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[6]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[29]~29                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[13]~28                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[13]                       ; 1       ;
; datapath:u_datapath|FIFO_ID[13]~27                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[21]~26                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[5]~25                                                      ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[5]~6                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[5]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[28]~24                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[12]~23                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[12]                       ; 1       ;
; datapath:u_datapath|FIFO_ID[12]~22                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[20]~21                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[4]~20                                                      ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[4]~5                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[4]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[27]~19                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[11]~18                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[11]                       ; 1       ;
; datapath:u_datapath|FIFO_ID[11]~17                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[19]~16                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[3]~15                                                      ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[3]~4                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[3]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[26]~14                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[10]~13                                                     ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[10]                       ; 1       ;
; datapath:u_datapath|FIFO_ID[10]~12                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[18]~11                                                     ; 1       ;
; datapath:u_datapath|FIFO_ID[2]~10                                                      ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[2]~3                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[2]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[25]~9                                                      ; 1       ;
; datapath:u_datapath|FIFO_ID[9]~8                                                       ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[9]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[9]~7                                                       ; 1       ;
; datapath:u_datapath|FIFO_ID[17]~6                                                      ; 1       ;
; datapath:u_datapath|FIFO_ID[1]~5                                                       ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[1]~2                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[1]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[24]~4                                                      ; 1       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UUWS                                  ; 1       ;
; datapath:u_datapath|FIFO_ID[8]~3                                                       ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[8]                        ; 1       ;
; datapath:u_datapath|FIFO_ID[8]~2                                                       ; 1       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LMWS                                  ; 1       ;
; datapath:u_datapath|FIFO_ID[16]~1                                                      ; 1       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|UMWS                                  ; 1       ;
; datapath:u_datapath|FIFO_ID[0]~0                                                       ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|CPU_OD[0]~0                        ; 1       ;
; datapath:u_datapath|datapath_input:u_datapath_input|UD_LATCH[0]                        ; 1       ;
; fifo:int_fifo|fifo_write_strobes:u_write_strobes|LLWS                                  ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|WideOr22                       ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector28~0                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_d~1                               ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DIEH_Z~0                               ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~15                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~14                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~13                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~12                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~11                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~10                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~9                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~8                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~7                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~6                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~5                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~4                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~3                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~2                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~1                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~3                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~2                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_d~1                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUH_X~0                             ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH~0                       ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_F                            ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_P                            ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|FF                               ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector26~0                   ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~3                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~1                             ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|F2CPUL_d~0                             ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|FE                               ; 1       ;
; SCSI_SM:u_SCSI_SM|nLS2CPU~0                                                            ; 1       ;
; registers:u_registers|registers_term:u_registers_term|REG_DSK_~0                       ; 1       ;
; CPU_SM:u_CPU_SM|PDS                                                                    ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector19~0                   ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector11~0                   ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|state_reg.s22                  ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|RIFIFO~0                       ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|DECFIFO_d~0                            ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|INCFIFO_d~2                            ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|FF~0                                   ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|RDFIFO~0                       ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~6                      ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[8]~5                      ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nSTOPFLUSH_d~1                         ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[0]~26                                  ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[0]~6                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[1]~5                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[2]~4                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[3]~3                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[4]~2                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[5]~1                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|DOWN[6]~0                          ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~7                               ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~6                               ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~5                               ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~4                               ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~3                               ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~2                               ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|UP~0                               ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|INCBO                          ; 1       ;
; registers:u_registers|A1~0                                                             ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~30                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~29                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[7]~28                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~26                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~25                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[6]~24                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~22                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~21                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[5]~20                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~18                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~17                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[4]~16                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~14                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~13                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[3]~12                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~10                  ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~9                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[2]~8                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~6                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~5                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[1]~4                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~2                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~1                   ; 1       ;
; datapath:u_datapath|datapath_scsi:u_datapath_scsi|SCSI_DATA_OUT[0]~0                   ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[31]~40                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[15]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[30]~39                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[14]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[29]~38                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[13]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[28]~37                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[12]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[27]~36                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[11]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[26]~35                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[10]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[25]~34                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[9]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[24]~33                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[8]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[23]~32                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[7]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[22]~31                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[6]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[21]~30                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[5]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[20]~29                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[4]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[19]~28                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[3]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[18]~27                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[2]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[17]~26                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[1]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[16]~25                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|UD_LATCH[0]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[15]~24                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[15]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[14]~23                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[14]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[13]~22                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[13]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[12]~21                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[12]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[11]~20                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[11]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[10]~19                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[10]                     ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[9]~18                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[9]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[8]~17                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[8]~16                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[8]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[7]~15                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[7]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[6]~14                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[6]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[5]~13                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[5]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[4]~12                       ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[4]                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[4]~11                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[4]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[3]~10                       ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[3]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~9                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[2]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~8                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[2]~7                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~6                        ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[1]                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[1]~5                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[1]                      ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|DATA[0]~3                        ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|ISTR_O[0]                        ; 1       ;
; datapath:u_datapath|datapath_output:u_datapath_output|LD_LATCH[0]                      ; 1       ;
; AS_O_                                                                                  ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector7~0                    ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector1~3                    ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector1~2                    ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|always1~2                      ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector1~1                    ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector1~0                    ; 1       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_o~1                                                           ; 1       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_o~0                                                           ; 1       ;
; SCSI_SM:u_SCSI_SM|RIFIFO_d                                                             ; 1       ;
; SCSI_SM:u_SCSI_SM|RDFIFO_o~0                                                           ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|WDREGREQ                             ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector12~0                   ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|Equal2~2                           ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|Equal2~1                           ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|Equal2~0                           ; 1       ;
; registers:u_registers|FLUSHFIFO~0                                                      ; 1       ;
; CPU_SM:u_CPU_SM|STOPFLUSH                                                              ; 1       ;
; registers:u_registers|addr_decoder:u_addr_decoder|FLUSH_~1                             ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~4                        ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~3                        ; 1       ;
; fifo:int_fifo|fifo__full_empty_ctr:u_full_empty_ctr|FIFOEMPTY~2                        ; 1       ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO0~0                                           ; 1       ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1~1                                           ; 1       ;
; fifo:int_fifo|fifo_byte_ptr:u_byte_ptr|BO1~0                                           ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~9                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~8                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~7                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~6                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~5                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~4                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~3                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff5:u_cpudff5|cpudff5_d~2                                          ; 1       ;
; CPU_SM:u_CPU_SM|aCYCLEDONE_~1                                                          ; 1       ;
; CPU_SM:u_CPU_SM|aCYCLEDONE_~0                                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~9                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~8                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~7                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~6                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~5                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~4                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|p3a~0                                                ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~3                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~2                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff3:u_cpudff3|cpudff3_d~1                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~9                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~8                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~7                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~6                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~5                                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[21]~25                                 ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~4                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~3                                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|nE~3                                     ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~2                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~1                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff4:u_cpudff4|cpudff4_d~0                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~7                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~6                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~5                                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~3                              ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~3                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~2                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|cpudff2_d~1                                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[27]~22                                 ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1c~2                                                ; 1       ;
; CPU_SM:u_CPU_SM|cpudff2:u_cpudff2|p2c~1                                                ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~5                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|p1c~1                                                ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~4                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~2                                          ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[60]~18                                 ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_inputs:u_CPU_SM_inputs|E[43]~17                                 ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~1                                          ; 1       ;
; CPU_SM:u_CPU_SM|cpudff1:u_cpudff1|cpudff1_d~0                                          ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[2]~3                      ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[1]~2                      ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector24~0                   ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector25~1                   ; 1       ;
; registers:u_registers|registers_cntr:u_registers_cntr|CNTR_O[4]~1                      ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|WideOr30                       ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|WideOr30~0                     ; 1       ;
; SCSI_SM:u_SCSI_SM|SCSI_SM_INTERNALS:u_SCSI_SM_INTERNALS|Selector0~3                    ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|nBREQ_d~5                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~6                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_X~1                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~5                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~4                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~3                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~2                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~1                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|SIZE1_d~0                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BGACK_d~2                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BGACK_d~1                              ; 1       ;
; CPU_SM:u_CPU_SM|CPU_SM_outputs:u_CPU_SM_outputs|BGACK_d~0                              ; 1       ;
; datapath:u_datapath|DOEL_~0                                                            ; 1       ;
; _LED_WR~0                                                                              ; 1       ;
; _LED_RD~0                                                                              ; 1       ;
; _IOW~0                                                                                 ; 1       ;
; SCSI_SM:u_SCSI_SM|WE_o                                                                 ; 1       ;
; _IOR~0                                                                                 ; 1       ;
; CPU_SM:u_CPU_SM|BREQ                                                                   ; 1       ;
; _SIZ1~0                                                                                ; 1       ;
; CPU_SM:u_CPU_SM|SIZE1                                                                  ; 1       ;
; registers:u_registers|registers_istr:u_registers_istr|INT_O_                           ; 1       ;
+----------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+-----------------+-----------------+
; Name                                                                                ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+-----------------+-----------------+
; fifo:int_fifo|altsyncram:BUFFER[0][15]__3|altsyncram_4ig1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64   ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None ; M4K_X11_Y7 ; Old data             ; Don't care      ; Don't care      ;
; fifo:int_fifo|altsyncram:BUFFER[0][23]__2|altsyncram_4ig1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64   ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None ; M4K_X11_Y5 ; Old data             ; Don't care      ; Don't care      ;
; fifo:int_fifo|altsyncram:BUFFER[0][31]__1|altsyncram_4ig1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64   ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None ; M4K_X11_Y8 ; Old data             ; Don't care      ; Don't care      ;
; fifo:int_fifo|altsyncram:BUFFER[0][7]__4|altsyncram_4ig1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 8            ; 8            ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 64   ; 8                           ; 8                           ; 8                           ; 8                           ; 64                  ; 1    ; None ; M4K_X11_Y6 ; Old data             ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 807 / 15,666 ( 5 % )   ;
; C16 interconnects           ; 37 / 812 ( 5 % )       ;
; C4 interconnects            ; 440 / 11,424 ( 4 % )   ;
; Direct links                ; 106 / 15,666 ( < 1 % ) ;
; Global clocks               ; 4 / 8 ( 50 % )         ;
; Local interconnects         ; 190 / 4,608 ( 4 % )    ;
; R24 interconnects           ; 53 / 652 ( 8 % )       ;
; R4 interconnects            ; 505 / 13,328 ( 4 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.08) ; Number of LABs  (Total = 37) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 3                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 1                            ;
; 14                                          ; 3                            ;
; 15                                          ; 3                            ;
; 16                                          ; 18                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.62) ; Number of LABs  (Total = 37) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 18                           ;
; 1 Clock enable                     ; 8                            ;
; 2 Async. clears                    ; 4                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 13                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.59) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 4                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 6                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 2                            ;
; 27                                           ; 3                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.73) ; Number of LABs  (Total = 37) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 1                            ;
; 3                                               ; 3                            ;
; 4                                               ; 1                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 0                            ;
; 8                                               ; 2                            ;
; 9                                               ; 2                            ;
; 10                                              ; 4                            ;
; 11                                              ; 2                            ;
; 12                                              ; 5                            ;
; 13                                              ; 5                            ;
; 14                                              ; 2                            ;
; 15                                              ; 2                            ;
; 16                                              ; 2                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.14) ; Number of LABs  (Total = 37) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 2                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 3                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 3                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 1                            ;
; 31                                           ; 2                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (119006): Selected device EP2C5T144C8 for design "RESDMAC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 45 degrees (5000 ps) for PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 90 degrees (10000 ps) for PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 135 degrees (15000 ps) for PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'RESDMAC.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 45.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[0]} {u_PLL|APLL_inst|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[1]} {u_PLL|APLL_inst|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {u_PLL|APLL_inst|altpll_component|pll|inclk[0]} -phase 135.00 -duty_cycle 50.00 -name {u_PLL|APLL_inst|altpll_component|pll|clk[2]} {u_PLL|APLL_inst|altpll_component|pll|clk[2]}
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000         sclk
    Info (332111):   40.000 u_PLL|APLL_inst|altpll_component|pll|clk[0]
    Info (332111):   40.000 u_PLL|APLL_inst|altpll_component|pll|clk[1]
    Info (332111):   40.000 u_PLL|APLL_inst|altpll_component|pll|clk[2]
Info (176353): Automatically promoted node PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk1 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node PLL:u_PLL|atpll:APLL_inst|altpll:altpll_component|_clk2 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node SCLK (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:00
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm combinational resynthesis using boolean division
Info (128003): Physical synthesis algorithm combinational resynthesis using boolean division complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm logic and register replication
Info (128003): Physical synthesis algorithm logic and register replication complete: estimated slack improvement of 0 ps
Info (128002): Starting physical synthesis algorithm fanout splitting
Info (128003): Physical synthesis algorithm fanout splitting complete: estimated slack improvement of 0 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (11888): Total time spent on timing analysis during the Fitter is 0.22 seconds.
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 5369 megabytes
    Info: Processing ended: Sun Aug 27 14:19:49 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/mbtay/SDMAC-Replacement/Quartus/output_files/RESDMAC.fit.smsg.


