### 授权使用声明
本内容仅供清华大学授权使用。下载自IEEE Xplore，日期为2021年3月20日09:59:27 UTC。适用相关限制。

### 表1. 目标架构技术与对策
| 技术 | 核心 | 时间总线 | 电压下降 | 奇偶校验 |
| --- | --- | --- | --- | --- |
| FPGA | SPEAR[5] | * | * | * |
| ASIC | ARM7TDMI | * | * | * |
| ASIC | ARM7TDMI | * | * | * |

注：*表示可选

### 图2. 实验设置
实验设置用于研究文献中发现的共模故障 [3]，这类依赖性故障会导致所有通道同等地失效。我们的研究旨在评估不同保护措施对共模故障（CCFs）的潜在贡献，而不改变核心架构。

### 4. 实验设置
#### 4.1 一般设置
我们实验的主要目的是双重的：首先，量化几种对抗 CCFs 的对策的有效性；其次，更好地理解电源瞬态扰动 (PSD) 对双核架构的影响，这可能揭示特别不利的操作条件或提供改进双核固有鲁棒性的方法。为此，我们在三个不同的目标平台上进行了 PSD 故障注入实验：一个 FPGA 实现和两个定制 ASIC 实现。表1概述了各个平台上的可用对策。为了获得可比较的结果，我们确保在所有目标上使用类似的设置。该设置如图2所示。

逻辑分析仪 (Agilent 16902A) 观察目标的操作。通过特定的触发条件识别感兴趣的事件，并发出触发脉冲。此触发器控制模式生成器（也是16902主框架的一部分）和任意波形发生器 (Agilent 33250A) 的活动。模式生成器的任务是为目标提供所需的所有数字输入，例如复位信号。任意波形发生器负责向目标供电并进行故障注入。其输出被 TCA0372 功率运算放大器放大，以提供足够的电流。对于所有测试设备，我们将 PSD 限制在核心电压，而 I/O 电压保持不变，以避免读取错误。

#### 4.2 FPGA 设置
我们的第一个目标是在 FPGA 上实现的双核架构 [8]。尽管 FPGA 平台可能不是工业安全关键应用的首选，但它的主要优点是易于访问和配置。我们选择了 Actel Fusion FPGA 作为目标平台，因为它基于闪存的配置不会因电压下降而丢失配置。我们使用矩阵乘法作为实验负载，因为它具有高故障传播性且容易验证结果。目标架构如图5所示，使用两个 SPEAR [5] 处理器，每个处理器都是 16 位软核，实现哈佛架构。指令和数据存储器仅实例化一次，以节省面积。架构提供了以下错误检测机制和对策：

- 比较单元检查 RAM 控制信号，每时钟周期比较这些信号并在不匹配时生成错误。
- 奇偶校验保护用于检测 RAM 和外部总线中的故障。
- 通过引入时间多样性（1.5 个时钟周期），使故障影响两个核心的状态不同，从而增加检测概率。

### 实验流程
逻辑分析仪连续验证每次迭代的应用结果。如果出现错误但被检测到，或者结果正确，则不存储跟踪信息，直接开始下一次迭代。如果未检测到错误，则停止实验并将跟踪文件写入主机计算机进行进一步分析。

### 实验1和实验2
实验参数空间如表2所示。我们进行了两次实验，一次启用时间多样性（实验1），一次禁用（实验2）。由于平台相同，两次实验的参数空间相同。参数 t 被选择为在整个应用程序运行期间注入，持续时间约为250μs。d 是通过实验确定的，当 d 为40μs时，已经导致逻辑电平故障，即系统黑屏几微秒，这很容易检测到。系统时钟频率也是通过实验确定的。

### 结论
通过对不同平台上的实验，我们能够评估各种保护措施对 CCFs 的有效性，并深入了解 PSD 对双核架构的影响。未来的工作将集中在优化这些保护措施，以提高系统的整体可靠性。

---

希望这个优化后的版本更加清晰、连贯和专业。如果有任何进一步的修改需求，请告诉我！