ARQ_TP2_7SEG
============

Implementación en verilog de un módulo de conversión BCD y codificación a 7 segmentos como parte del segundo trabajo práctico de la asignatura Arquitectura de Computadoras.
