标题title
时钟自校准电路、数据接收系统、控制器及车辆
摘要abst
本发明公开了一种时钟自校准电路、数据接收系统、控制器及车辆，其中，时钟自校准电路包括：时钟分频单元、缓存单元和校准单元，其中，时钟分频单元适于连接至少一个数据接收通道，时钟分频单元被配置为根据模块时钟和每个数据接收通道对应的分频系数生成每个数据接收通道的通道时钟，并将每个数据接收通道的通道时钟发送给对应的数据接收通道，以便每个数据接收通道根据对应的通道时钟对同步脉冲进行计数；缓存单元被配置为对每个数据接收通道发送的计数值进行缓存；校准单元被配置为根据每个数据接收通道的计数值对相应数据接收通道的分频系数进行校准，以便时钟分频单元根据校准后的分频系数对相应数据接收通道的通道时钟进行更新。
权利要求书clms
1.一种时钟自校准电路，其特征在于，包括：时钟分频单元、缓存单元和校准单元，其中，所述时钟分频单元适于连接至少一个数据接收通道，所述时钟分频单元被配置为，根据模块时钟和每个所述数据接收通道对应的分频系数生成每个所述数据接收通道的通道时钟，并将每个所述数据接收通道的通道时钟发送给对应的数据接收通道，以便每个所述数据接收通道根据对应的通道时钟对同步脉冲进行计数；所述缓存单元被配置为，对每个所述数据接收通道发送的计数值进行缓存，其中，每个所述数据接收通道在对所述同步脉冲完成计数后、且计数值满足预设计数范围的情况下向所述缓存单元发送计数值；所述校准单元被配置为，根据每个所述数据接收通道的计数值对相应数据接收通道的分频系数进行校准，以便所述时钟分频单元根据校准后的分频系数对相应数据接收通道的通道时钟进行更新。2.根据权利要求1所述的时钟自校准电路，其特征在于，所述校准单元包括：第一乘法器，所述第一乘法器的第一输入端与所述时钟分频单元相连，所述第一乘法器的第二输入端适于输入相应数据接收通道的计数值，所述第一乘法器被配置为将相应数据接收通道的计数值和相应数据接收通道的分频系数相乘，得到第一乘积；第二乘法器，所述第二乘法器的第一输入端与所述第一乘法器的输出端相连，所述第二乘法器的第二输入端适于输入预设乘数因子，所述第二乘法器被配置为将所述第一乘积与所述预设乘数因子相乘，得到第二乘积；移位模块，所述移位模块的输入端与所述第二乘法器的输出端相连，所述移位模块的输出端与所述时钟分频单元相连，所述移位模块被配置为将所述第二乘积向右移动预设位数，生成相应数据接收通道的校准后的分频系数，并将相应数据接收通道的校准后的分频系数提供给所述时钟分频单元。3.根据权利要求2所述的时钟自校准电路，其特征在于，所述预设乘数因子根据以下公式计算：F=ROUND其中，F为预设乘数因子，M为所述预设位数。4.根据权利要求1所述的时钟自校准电路，其特征在于，所述校准单元还被配置为在对相应数据接收通道的分频系数校准完成的情况下，生成校准完成标志。5.根据权利要求4所述的时钟自校准电路，其特征在于，在所述数据接收通道有一个的情况下，所述时钟分频单元包括：分频系数控制模块，所述分频系数控制模块被配置为在初始状态的情况下，将预设分频系数作为所述数据接收通道的分频系数，并在接收到所述校准完成标志的情况下，将校准后的分频系数作为所述数据接收通道的分频系数；时钟分频模块，所述时钟分频模块适于连接所述数据接收通道，所述时钟分频模块被配置为根据所述模块时钟和所述数据接收通道的分频系数生成所述数据接收通道的通道时钟。6.根据权利要求5所述的时钟自校准电路，其特征在于，所述分频系数控制模块包括：第一选择器，所述第一选择器的第一输入端与所述校准单元的输出端相连，所述第一选择器的第二输入端适于输入所述预设分频系数，所述第一选择器被配置为根据第一选择信号输出所述预设分频系数或校准后的分频系数；第一D触发器，所述第一D触发器的输入端与所述第一选择器的输出端相连，所述第一D触发器的使能端与所述校准单元的输出端相连、且适于输入预设完成标志，所述第一D触发器被配置为在接收到所述预设完成标志的情况下，输出所述预设分频系数，并在接收到所述校准完成标志的情况下，输出所述校准后的分频系数。7.根据权利要求4所述的时钟自校准电路，其特征在于，在所述数据接收通道有多个的情况下，所述校准完成标志用于表征完成分频系数校准的数据接收通道的编号，所述时钟分频单元包括：更新控制模块，所述更新控制模块被配置为根据所述校准完成标志生成相应数据接收通道的更新使能信号；多个分频系数控制模块，每个所述分频系数控制模块被配置为在初始状态的情况下，将相应数据接收通道的预设分频系数作为相应数据接收通道的分频系数，并在接收到相应数据接收通道的更新使能信号的情况下，将校准后的分频系数作为相应数据接收通道的分频系数；多个时钟分频模块，每个所述时钟分频模块与一个所述分频系数控制模块相连，且适于连接一个所述数据接收通道，每个所述时钟分频模块被配置为根据所述模块时钟和相应数据接收通道的分频系数生成相应数据接收通道的通道时钟。8.根据权利要求7所述的时钟自校准电路，其特征在于，所述分频系数控制模块包括：第一选择器，所述第一选择器的第一输入端与所述校准单元的输出端相连，所述第一选择器的第二输入端适于输入相应数据接收通道的预设分频系数，所述第一选择器被配置为根据第一选择信号输出相应数据接收通道的预设分频系数或校准后的分频系数；第一D触发器，所述第一D触发器的输入端与所述第一选择器的输出端相连，所述第一D触发器的使能端与所述更新控制模块相连、且适于输入相应数据接收通道的预设完成标志，所述第一D触发器被配置为在接收到相应数据接收通道的预设完成标志的情况下，输出相应数据接收通道的预设分频系数，并在接收到相应数据接收通道的更新使能信号的情况下，输出相应数据接收通道的校准后的分频系数。9.根据权利要求5-8中任一项所述的时钟自校准电路，其特征在于，所述预设分频系数是根据所述模块时钟和节拍时间确定的。10.根据权利要求1所述的时钟自校准电路，其特征在于，在所述数据接收通道有一个的情况下，所述缓存单元包括：数据缓存模块，所述数据缓存模块适于连接所述数据接收通道，所述数据缓存模块被配置为对所述数据接收通道发送的计数值进行缓存。11.根据权利要求10所述的时钟自校准电路，其特征在于，还包括：第二D触发器，所述第二D触发器的输入端与所述时钟分频单元相连，所述第二D触发器的使能端适于输入输出使能信号，所述第二D触发器的输出端与所述校准单元相连，所述第二D触发器被配置为在接收到所述输出使能信号的情况下，输出所述数据接收通道的分频系数；第三D触发器，所述第三D触发器的输入端与所述数据缓存模块相连，所述第三D触发器的使能端适于输入所述输出使能信号，所述第三D触发器的输出端与所述校准单元相连，所述第三D触发器被配置为在接收到所述输出使能信号的情况下，输出所述数据接收通道的计数值。12.根据权利要求1所述的时钟自校准电路，其特征在于，在所述数据接收通道有多个的情况下，所述缓存单元包括多个数据缓存模块，每个数据缓存模块适于连接一个所述数据接收通道，且每个数据缓存模块的空间编号与相应数据接收通道的通道编号一致，以接收相应数据接收通道发送的计数值。13.根据权利要求12所述的时钟自校准电路，其特征在于，所述缓存单元还被配置为在至少一个所述数据缓存模块接收到相应数据接收通道发送的计数值的情况下，生成计数有效标志位，其中，所述计数有效标志位用于表征接收到相应数据接收通道发送的计数值的数据缓存模块的空间编号。14.根据权利要求13所述的时钟自校准电路，其特征在于，还包括：数据选择单元，所述数据选择单元被配置为根据所述计数有效标志位输出相应数据接收通道的分频系数和相应数据接收通道的计数值。15.根据权利要求14所述的时钟自校准电路，其特征在于，所述数据选择单元包括：第二选择器，所述第二选择器的输入端与所述时钟分频单元相连，所述第二选择器被配置为根据第二选择信号输出相应数据接收通道的分频系数，其中，所述第二选择信号是基于所述计数有效标志位输出的；第二D触发器，所述第二D触发器的输入端与所述第二选择器的输出端相连，所述第二D触发器的输出端与所述校准单元相连，所述第二D触发器被配置为在接收到输出使能信号的情况下，输出相应数据接收通道的分频系数；第三选择器，所述第三选择器的输入端与每个所述数据缓存模块相连，所述第三选择器被配置为根据所述第二选择信号输出相应数据接收通道的计数值；第三D触发器，所述第三D触发器的输入端与所述第二选择器的输出端相连，所述第三D触发器的输出端与所述校准单元相连，所述第三D触发器被配置为在接收到输出使能信号的情况下，输出相应数据接收通道的计数值。16.根据权利要求1所述的时钟自校准电路，其特征在于，每个所述数据接收通道适于输入SENT信号，所述SENT信号包括所述同步脉冲。17.一种数据接收系统，其特征在于，包括：至少一个数据接收通道，每个所述数据接收通道适于接收SENT信号；根据权利要求1-16中任一项所述的时钟自校准电路，所述时钟自校准电路与每个所述数据接收通道相连，所述时钟自校准电路被配置为向每个所述数据接收通道提供对应的通道时钟，以便每个所述数据接收通道根据对应的通道时钟接收所述SENT信号。18.一种控制器，其特征在于，包括根据权利要求17所述的数据接收系统。19.一种车辆，其特征在于，包括根据权利要求18所述的控制器。
说明书desc
技术领域本申请涉及电路技术领域，特别涉及一种时钟自校准电路、数据接收系统、控制器及车辆。背景技术SENT协议用于高分辨率的传感器数据从传感器传送到电子控制单元。它旨在作为使用10位模数转换器和PWM的较低分辨方法的替代品，并作为CAN或者LIN的低成本的替代方案。随着汽车电子的不断发展，越来越多的传感器使用SENT协议。因此，对于电子控制单元来说，如何对这些传感器的数据进行快速准确的接收及解析越来越重要。相关技术中的SENT接收方案有两种，分别为数模混合接收解析方案和纯数字接收解析方案。数模混合接收解析方案是将SENT信号经过滤波后变成模拟信号，然后使用模数转换器进行采样得到电压值，并对电压值进行解码，这种方案占用的资源较多，对模数转换器的精度有一定要求，同时解析分辨率不够容易造成数据误解析，软件开销高，因此，该方案精度较差，误码率较高。纯数字接收解析方案有两种，一种是有专门的接收模块进行数字信号接收并进行硬件解析，另一种是通过GPIO或PWM模块接收信号并配合定时器进行协议解析，然而通过GPIO或者PWM模块接收信号软件开销也比较高，解析的准确度也无法保证，并且数字解析方式往往只能使用固定的时钟频率来解析，对于时钟的精度要求较高，或者调整的手段并非自动的，需要软件动态调节，对于接收通道数多的情况调整太复杂，响应也不及时。发明内容本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的第一个目的在于提出一种时钟自校准电路，根据数据接收通道的计数值对相应数据接收通道的分频系数进行校准，以对相应数据接收通道的通道时钟进行更新，使得数据接收和解码更加准确，并放宽了通道时钟的精度要求，鲁棒性更高；并且，多个数据接收通道共用一个时钟自校准电路，可以节约硬件资源，降低成本。本发明的第二个目的在于提出一种数据接收系统。本发明的第三个目的在于提出一种控制器。本发明的第四个目的在于提出一种车辆。为达上述目的，根据本发明第一方面实施例提出了一种时钟自校准电路，包括：时钟分频单元、缓存单元和校准单元，其中，时钟分频单元适于连接至少一个数据接收通道，时钟分频单元被配置为，根据模块时钟和每个数据接收通道对应的分频系数生成每个数据接收通道的通道时钟，并将每个数据接收通道的通道时钟发送给对应的数据接收通道，以便每个数据接收通道根据对应的通道时钟对同步脉冲进行计数；缓存单元被配置为，对每个数据接收通道发送的计数值进行缓存，其中，每个数据接收通道在对同步脉冲完成计数后、且计数值满足预设计数范围的情况下向缓存单元发送计数值；校准单元被配置为，根据每个数据接收通道的计数值对相应数据接收通道的分频系数进行校准，以便时钟分频单元根据校准后的分频系数对相应数据接收通道的通道时钟进行更新。根据本发明实施例的时钟自校准电路，包括时钟分频单元、缓存单元和校准单元，其中，时钟分频单元根据模块时钟和每个数据接收通道对应的分频系数生成每个数据接收通道的通道时钟，每个数据接收通道根据对应的通道时钟对同步脉冲进行计数，同步脉冲的标准计数值为预设计数值，相关技术中，会对预设计数值保留有一定裕量，因此，在数据接收通道对同步脉冲完成计数后，如果计数值满足预设范围，数据接收通道会向缓存单元输出计数值，校准单元根据每个数据接收通道的计数值对相应数据接收通道的分频系数进行校准，时钟分频单元根据校准后的分频系数对相应数据接收通道的通道时钟进行更新，数据接收通道使用更新后的通道时钟接收同步脉冲后的数据，使得数据接收和解码更加准确，并放宽了通道时钟的精度要求，鲁棒性更高；并且，多个数据接收通道共用一个时钟自校准电路，可以节约硬件资源，降低成本。根据本发明的一个实施例，校准单元包括：第一乘法器，第一乘法器的第一输入端与时钟分频单元相连，第一乘法器的第二输入端适于输入相应数据接收通道的计数值，第一乘法器被配置为将相应数据接收通道的计数值和相应数据接收通道的分频系数相乘，得到第一乘积；第二乘法器，第二乘法器的第一输入端与第一乘法器的输出端相连，第二乘法器的第二输入端适于输入预设乘数因子，第二乘法器被配置为将第一乘积与预设乘数因子相乘，得到第二乘积；移位模块，移位模块的输入端与第二乘法器的输出端相连，移位模块的输出端与时钟分频单元相连，移位模块被配置为将第二乘积向右移动预设位数，生成相应数据接收通道的校准后的分频系数，并将相应数据接收通道的校准后的分频系数提供给时钟分频单元。根据本发明的一个实施例，预设乘数因子根据以下公式计算：F=ROUND，其中，F为预设乘数因子，M为预设位数。根据本发明的一个实施例，校准单元还被配置为在对相应数据接收通道的分频系数校准完成的情况下，生成校准完成标志。根据本发明的一个实施例，在数据接收通道有一个的情况下，时钟分频单元包括：分频系数控制模块，分频系数控制模块被配置为在初始状态的情况下，将预设分频系数作为数据接收通道的分频系数，并在接收到校准完成标志的情况下，将校准后的分频系数作为数据接收通道的分频系数；时钟分频模块，时钟分频模块适于连接数据接收通道，时钟分频模块被配置为根据模块时钟和数据接收通道的分频系数生成数据接收通道的通道时钟。根据本发明的一个实施例，分频系数控制模块包括：第一选择器，第一选择器的第一输入端与校准单元的输出端相连，第一选择器的第二输入端适于输入预设分频系数，第一选择器被配置为根据第一选择信号输出预设分频系数或校准后的分频系数；第一D触发器，第一D触发器的输入端与第一选择器的输出端相连，第一D触发器的使能端与校准单元的输出端相连、且适于输入预设完成标志，第一D触发器被配置为在接收到预设完成标志的情况下，输出预设分频系数，并在接收到校准完成标志的情况下，输出校准后的分频系数。根据本发明的一个实施例，在数据接收通道有多个的情况下，校准完成标志用于表征完成分频系数校准的数据接收通道的编号，时钟分频单元包括：更新控制模块，更新控制模块被配置为根据校准完成标志生成相应数据接收通道的更新使能信号；多个分频系数控制模块，每个分频系数控制模块被配置为在初始状态的情况下，将相应数据接收通道的预设分频系数作为相应数据接收通道的分频系数，并在接收到相应数据接收通道的更新使能信号的情况下，将校准后的分频系数作为相应数据接收通道的分频系数；多个时钟分频模块，每个时钟分频模块与一个分频系数控制模块相连，且适于连接一个数据接收通道，每个时钟分频模块被配置为根据模块时钟和相应数据接收通道的分频系数生成相应数据接收通道的通道时钟。根据本发明的一个实施例，分频系数控制模块包括：第一选择器，第一选择器的第一输入端与校准单元的输出端相连，第一选择器的第二输入端适于输入相应数据接收通道的预设分频系数，第一选择器被配置为根据第一选择信号输出相应数据接收通道的预设分频系数或校准后的分频系数；第一D触发器，第一D触发器的输入端与第一选择器的输出端相连，第一D触发器的使能端与更新控制模块相连、且适于输入相应数据接收通道的预设完成标志，第一D触发器被配置为在接收到相应数据接收通道的预设完成标志的情况下，输出相应数据接收通道的预设分频系数，并在接收到相应数据接收通道的更新使能信号的情况下，输出相应数据接收通道的校准后的分频系数。根据本发明的一个实施例，预设分频系数是根据模块时钟和节拍时间确定的。根据本发明的一个实施例，在数据接收通道有一个的情况下，缓存单元包括：数据缓存模块，数据缓存模块适于连接数据接收通道，数据缓存模块被配置为对数据接收通道发送的计数值进行缓存。根据本发明的一个实施例，时钟自校准电路还包括：第二D触发器，第二D触发器的输入端与时钟分频单元相连，第二D触发器的使能端适于输入输出使能信号，第二D触发器的输出端与校准单元相连，第二D触发器被配置为在接收到输出使能信号的情况下，输出数据接收通道的分频系数；第三D触发器，第三D触发器的输入端与数据缓存模块相连，第三D触发器的使能端适于输入输出使能信号，第三D触发器的输出端与校准单元相连，第三D触发器被配置为在接收到输出使能信号的情况下，输出数据接收通道的计数值。根据本发明的一个实施例，在数据接收通道有多个的情况下，缓存单元包括多个数据缓存模块，每个数据缓存模块适于连接一个数据接收通道，且每个数据缓存模块的空间编号与相应数据接收通道的通道编号一致，以接收相应数据接收通道发送的计数值。根据本发明的一个实施例，缓存单元还被配置为在至少一个数据缓存模块接收到相应数据接收通道发送的计数值的情况下，生成计数有效标志位，其中，计数有效标志位用于表征接收到相应数据接收通道发送的计数值的数据缓存模块的空间编号。根据本发明的一个实施例，时钟自校准电路还包括：数据选择单元，数据选择单元被配置为根据计数有效标志位输出相应数据接收通道的分频系数和相应数据接收通道的计数值。根据本发明的一个实施例，数据选择单元包括：第二选择器，第二选择器的输入端与时钟分频单元相连，第二选择器被配置为根据第二选择信号输出相应数据接收通道的分频系数，其中，第二选择信号是基于计数有效标志位输出的；第二D触发器，第二D触发器的输入端与第二选择器的输出端相连，第二D触发器的输出端与校准单元相连，第二D触发器被配置为在接收到输出使能信号的情况下，输出相应数据接收通道的分频系数；第三选择器，第三选择器的输入端与每个数据缓存模块相连，第三选择器被配置为根据第二选择信号输出相应数据接收通道的计数值；第三D触发器，第三D触发器的输入端与第二选择器的输出端相连，第三D触发器的输出端与校准单元相连，第三D触发器被配置为在接收到输出使能信号的情况下，输出相应数据接收通道的计数值。根据本发明的一个实施例，每个数据接收通道适于输入SENT信号，SENT信号包括同步脉冲。为达上述目的，根据本发明第二方面实施例提出了一种数据接收系统，包括：至少一个数据接收通道，每个数据接收通道适于接收SENT信号；前述任一实施例的时钟自校准电路，时钟自校准电路与每个数据接收通道相连，时钟自校准电路被配置为向每个数据接收通道提供对应的通道时钟，以便每个数据接收通道根据对应的通道时钟接收SENT信号。根据本发明实施例的数据接收系统，通过采用上述的时钟自校准电路，根据数据接收通道的计数值对相应数据接收通道的分频系数进行校准，以对相应数据接收通道的通道时钟进行更新，使得数据接收和解码更加准确，并放宽了通道时钟的精度要求，鲁棒性更高；并且，多个数据接收通道共用一个时钟自校准电路，可以节约硬件资源，降低成本。为达上述目的，根据本发明第三方面实施例提出了一种控制器，包括前述的数据接收系统。根据本发明实施例的控制器，通过采用上述的数据接收系统，根据数据接收通道的计数值对相应数据接收通道的分频系数进行校准，以对相应数据接收通道的通道时钟进行更新，使得数据接收和解码更加准确，并放宽了通道时钟的精度要求，鲁棒性更高；并且，多个数据接收通道共用一个时钟自校准电路，可以节约硬件资源，降低成本。为达上述目的，根据本发明第四方面实施例提出了一种车辆，包括前述的控制器。根据本发明实施例的车辆，通过采用上述的控制器，根据数据接收通道的计数值对相应数据接收通道的分频系数进行校准，以对相应数据接收通道的通道时钟进行更新，使得数据接收和解码更加准确，并放宽了通道时钟的精度要求，鲁棒性更高；并且，多个数据接收通道共用一个时钟自校准电路，可以节约硬件资源，降低成本。本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。附图说明图1是根据本发明一个实施例的数据接收系统的系统示意图；图2是根据本发明一个实施例的SENT信号的基本帧结构示意图；图3是根据本发明一个实施例的校准单元的结构示意图；图4是根据本发明一个实施例的在数据接收通道只有一个时的时钟分频单元的结构示意图；图5是根据本发明另一个实施例的在数据接收通道只有一个时的时钟分频单元的结构示意图；图6是根据本发明一个实施例的在数据接收通道有多个时的时钟分频单元的结构示意图；图7是根据本发明另一个实施例的在数据接收通道有多个时的时钟分频单元的结构示意图；图8是根据本发明一个实施例的在数据接收通道只有一个时的缓存单元的结构示意图；图9是根据本发明一个实施例的在数据接收通道有多个时的缓存单元和数据选择单元的结构示意图；图10是根据本发明一个实施例的控制器的系统示意图；图11是根据本发明一个实施例的车辆的系统示意图。具体实施方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。下面参考附图描述本发明实施例的时钟自校准电路、数据接收系统、控制器及车辆。图1是根据本发明一个实施例的数据接收系统的系统示意图。如图1所示，时钟自校准电路100包括：时钟分频单元10、缓存单元20和校准单元30。其中，时钟分频单元10适于连接至少一个数据接收通道200，时钟分频单元10被配置为，根据模块时钟和每个数据接收通道200对应的分频系数生成每个数据接收通道200的通道时钟，并将每个数据接收通道200的通道时钟发送给对应的数据接收通道200，以便每个数据接收通道200根据对应的通道时钟对同步脉冲进行计数；缓存单元20被配置为，对每个数据接收通道200发送的计数值进行缓存，其中，每个数据接收通道200在对同步脉冲完成计数后、且计数值满足预设计数范围的情况下向缓存单元20发送计数值；校准单元30被配置为，根据每个数据接收通道200的计数值对相应数据接收通道200的分频系数进行校准，以便时钟分频单元10根据校准后的分频系数对相应数据接收通道200的通道时钟进行更新。具体地，模块时钟为高频时钟，模块时钟可以为控制器的系统时钟，时钟分频单元10根据每个数据接收通道200对应的分频系数对模块时钟进行分频，得到每个数据接收通道200的通道时钟，然后将每个数据接收通道200的通道时钟发送给对应的数据接收通道200，每个数据接收通道200根据对应的通道时钟对同步脉冲进行计数，同步脉冲的标准计数值为预设计数值，在同步脉冲的计数值为预设计数值时，同步脉冲后面的数据流才可以被正确接收。相关技术中，会对预设计数值保留有一定裕量，因此，数据接收通道200在完成对同步脉冲完成计数后，如果计数值满足预设计数范围，预设计数范围的数据接收通道200会认为计数值是有效的，可以开始接收同步脉冲后的数据流。然而，由于信号边沿检测及外部条件变化等原因会导致计数值无法满足预设计数值，这样会影响数据流的接收，因此，需要对通道时钟进行校正，使得后边的数据流可以正常接收。在数据接收通道200对同步脉冲完成计数后，如果计数值满足预设范围，数据接收通道200会向缓存单元20输出计数值，校准单元30通过对每个数据接收通道200的分频系数进行调整，以将每个数据接收通道200的计数值校正为预设计数值，然后时钟分频单元10利用校准后的分频系数和模块时钟生成相应数据接收通道200的通道时钟，然后将新的通道时钟发给相应数据接收通道200，相应数据接收通道200如果根据新的通道时钟对同步脉冲进行计数，计数值会更接近预设计数值，因此，相应数据接收通道200根据新的通道时钟可以准确接收同步时钟后的数据流。另外，时钟校准电路同时与多个数据接收通道200相连，可以对多个数据接收通道200的通道时钟进行及时调整。在一些实施例中，每个数据接收通道200适于输入SENT信号，SENT信号包括同步脉冲。具体地，如图2所示，SENT信号以节拍为单位计时，SENT信号包括同步脉冲、状态和通信脉冲、数据流、校验脉冲和可选的暂停脉冲，其中，数据流包括6个数据半字，数据半字的数量可以根据实际情况设置，最少为1个。SENT信号是将数据值对应到相邻下降沿的时间间隔上，因此解析SENT信号的关键也就是检测出时间间隔，计算出节拍的数量。SENT信号中同步脉冲的理论周期为56个标准节拍，即预设计数值为56，实际处理中允许周期长度存在±20%的误差，因此，预设计数范围的最大值为56*120%，预设计数范围的最小值为56*80%。状态和通信脉冲为12-27个节拍，数据流为12-162个节拍，校验脉冲为12-27个节拍，暂停脉冲为12-768节拍，因此，除了暂停脉冲之前，SENT信号在154-270节拍之间。通道时钟的周期与节拍的周期相同，在同步脉冲的计数值为56时，此时的通道时钟是准确的，数据流可以被正常接收。在实际的应用中，同步脉冲的计数值会受到信号边沿检测或温度等外部条件变化而出现偏差，此时的通道时钟是不准确的，如果按照此时的通道时钟进行数据接收，则数据流的接收可能会存在误码，因此，需要根据数据接收通道200对同步脉冲的计数值调整通道时钟的周期，从而使得数据接收通道200可以正确的接收数据。举例来说，如果数据接收通道200的计数值为54，54在预设范围内，校准单元30通过调整数据接收通道200的分频系数，使得数据接收通道200的计数值变为56，时钟分频单元10按照校准后的分频系数生成新的通道时钟，即数据接收通道200如果按照新的通道时钟对同步脉冲进行计数，计数值为56，因此，数据接收通道200按照新的通道时钟可以准确接收到同步脉冲后的数据流。在上述实施例中，根据数据接收通道的计数值对相应数据接收通道的分频系数进行校准，以对相应数据接收通道的通道时钟进行更新，数据接收通道根据新的通道时钟可以准确接收数据，从而使得解码更加准确，并放宽了通道时钟的精度要求，鲁棒性更高；并且，多个数据接收通道共用一个时钟自校准电路，可以节约硬件资源，降低成本。在一些实施例中，如图3所示，校准单元30包括：第一乘法器31、第二乘法器32和移位模块33，其中，第一乘法器31的第一输入端与时钟分频单元10相连，第一乘法器31的第二输入端适于输入相应数据接收通道200的计数值，第一乘法器31被配置为将相应数据接收通道200的计数值和相应数据接收通道200的分频系数相乘，得到第一乘积；第二乘法器32的第一输入端与第一乘法器31的输出端相连，第二乘法器32的第二输入端适于输入预设乘数因子，第二乘法器32被配置为将第一乘积与预设乘数因子相乘，得到第二乘积；移位模块33的输入端与第二乘法器32的输出端相连，移位模块33的输出端与时钟分频单元10相连，移位模块33被配置为将第二乘积向右移动预设位数，生成相应数据接收通道200的校准后的分频系数，并将相应数据接收通道200的校准后的分频系数提供给时钟分频单元10。具体地，第一乘法器31将同一数据接收通道200的计数值和分频系数相乘，得到第一乘积，第二乘法器32将第一乘积与固定的预设乘数因子相乘，得到第二乘积，移位模块33将第二乘积向右移动预设位数，生成校准后的分频系数，并将校准后的分频系数提供给时钟分频单元10，时钟分频单元10根据校准后的分频系数生成新的通道时钟，并将新的通道时钟发送给相应数据接收通道200。需要说明的是，预设位数可以为大于等于6的正整数，预设位数越大，校准后的误差越小，但是预设位数越大占用的硬件资源越多，因此，在实际的应用中，需要根据实际精度的需求选择合适的预设位数。在上述实施例中，通过第一乘法器、第二乘法器和移位模块对分频系数进行校准，得到校准后的分频系数，并将校准后的分频系数提供给时钟分频单元，以对数据接收通道的通道时钟进行更新。进一步的，在一些实施例中，预设乘数因子根据以下公式计算：F=ROUND其中，F为预设乘数因子，M为预设位数。可以理解的是，预设乘数因子F为对2M/56进行四舍五入得到的值。56为同步脉冲的计数值。在一些实施例中，校准单元30还被配置为在对相应数据接收通道200的分频系数校准完成的情况下，生成校准完成标志。也就是说，校准单元30在根据相应数据接收通道200的计数值对相应数据接收通道200的分频系数校准完成的同时，将该数据接收通道200的校准完成标志置起，以使得时钟分频单元10可以根据校准完成标志对相应数据接收通道200的通道时钟进行更新。在一些实施例中，如图4所示，在数据接收通道200有一个的情况下，时钟分频单元10包括：分频系数控制模块11和时钟分频模块12，其中，分频系数控制模块11被配置为在初始状态的情况下，将预设分频系数作为数据接收通道200的分频系数，并在接收到校准完成标志的情况下，将校准后的分频系数作为数据接收通道200的分频系数；时钟分频模块12适于连接数据接收通道200，时钟分频模块12被配置为根据模块时钟和数据接收通道200的分频系数生成数据接收通道200的通道时钟。具体地，在数据接收通道200只有一个的情况下，在校准单元30完成对数据接收通道200的分频系数校准后，生成校准完成标志。分频系数控制模块11在初始状态下，将预设分频系数作为数据接收通道200的分频系数，即还未对分频系数进行校准的情况下，时钟分频模块12根据预设分频系数对模块时钟进行分频。校准单元30在对分频系数进行第一次校准后，分频系数控制模块11在接收到校准完成标志的情况下，分频系数控制模块11输出校准后的分频系数，时钟分频模块12根据校准后的分频系数对模块时钟进行分频，并将新的通道时钟发送给数据接收通道200，数据接收通道200根据新的通道时钟对同步脉冲后的数据流进行接收。然后数据接收通道200根据新的通道时钟对第二次输入的数据的同步脉冲进行计数，校准单元30根据计数值对分频系数进行第二次校准，并生成校准完成标志，分频系数控制模块11输出第二次校准得到的分频系数，时钟分频模块12根据第二次校准得到的分频系数对模块时钟生成新的通道时钟，数据接收通道200根据新的通道时钟对第二次输入的数据进行接收。在一些实施例中，如图4所示，分频系数控制模块11包括：第一选择器111和第一D触发器112，其中，第一选择器111的第一输入端与校准单元30的输出端相连，第一选择器111的第二输入端适于输入预设分频系数，第一选择器111被配置为根据第一选择信号输出预设分频系数或校准后的分频系数；第一D触发器112的输入端与第一选择器111的输出端相连，第一D触发器112的使能端与校准单元30的输出端相连、且适于输入预设完成标志，第一D触发器112被配置为在接收到预设完成标志的情况下，输出预设分频系数，并在接收到校准完成标志的情况下，输出校准后的分频系数。具体地，第一选择器111的第一输入端与校准单元30的输出端相连，适于输入校准后的分频系数，第一选择器111的第二输入端适于输入预设分频系数，第一选择器111根据第一选择信号在初始状态下输出预设分频系数，在开始对分频系数进行校准的情况下，输出校准后的分频系数。第一D触发器112的输入端与第一选择器111的输出端相连，第一D触发器112在接收到预设分频系数和预设完成标志的情况下，输出预设分频系数，并在接收到校准完成标志和校准后的分频系数的情况下，输出校准后的分频系数。在一种可选的实施方式中，也可以将第一选择器111设置在第一D触发器112后，如图5所示，第一D触发器112的输入端与校准单元30的输出端相连，第一D触发器112的使能端与校准单元30的输出端相连，第一D触发器112被配置为在接收到校准完成标志的情况下，输出校准后的分频系数，第一选择器111的第一输入端与第一D触发器112的输出端相连，第一选择器111的第二输入端适于输入预设分频系数，第一选择器111被配置为根据第一选择信号输出预设分频系数或校准后的分频系数。具体地，第一D触发器112的输入端适于输入校准后的分频系数，并在接收到校准完成标志后，才会输出校准后的分频系数，因此，在初始状态时，第一D触发器112没有输出，第一选择器111根据第一选择信号在初始状态下输出预设分频系数。在校准完成后，第一D触发器112在接收到校准完成标志的情况下输出校准后的分频系数，第一选择器111根据第一选择信号输出校准后的分频系数。在一些实施例中，如图6所示，在数据接收通道200有多个的情况下，校准完成标志用于表征完成分频系数校准的数据接收通道200的编号，时钟分频单元10包括：更新控制模块13、多个分频系数控制模块11和多个时钟分频模块12，其中，更新控制模块13被配置为根据校准完成标志生成相应数据接收通道200的更新使能信号；每个分频系数控制模块11被配置为在初始状态的情况下，将相应数据接收通道200的预设分频系数作为相应数据接收通道200的分频系数，并在接收到相应数据接收通道200的更新使能信号的情况下，将校准后的分频系数作为相应数据接收通道200的分频系数；每个时钟分频模块12与一个分频系数控制模块11相连，且适于连接一个数据接收通道200，每个时钟分频模块12被配置为根据模块时钟和相应数据接收通道200的分频系数生成相应数据接收通道200的通道时钟。具体地，在数据接收通道200有多个的时候，校准完成标志用于表征完成分频系数校准的数据接收通道200的编号，举例来说，如果有4个数据接收通道200，在没有进行分频系数校准时，校准完成标志为0000，如果第三个数据接收通道200完成分频系数校准，则校准完成标志为0010。每个时钟分频模块12与一个分频系数控制模块11和一个数据接收通道200相连，且每个时钟分频模块12的编号和相应数据接收通道200的编号相同，每个分频系数控制模块11的编号和相应时钟分频模块12的编号相同。举例来说，如果第三个数据接收通道200为第三数据接收通道，则与第三数据接收通道相连的时钟分频模块12为第三时钟分频模块，与第三时钟分频模块相连的分频系数控制模块11为第三分频系数控制模块。更新控制模块13根据校准完成标志生成相应数据接收通道200的更新使能信号，并提供给相应数据接收通道200对应的分频系数控制模块11，分频系数模块根据更新使能信号，输出校准后的分频系数，使得时钟分频模块12可以根据校准后的分频系数模块生成新的通道时钟。以校准完成标志为0010为例，此时第三数据接收通道的分频系数完成校准，更新控制模块13根据校准完成标志生成第三数据接收通道的第三更新使能信号，然后把第三更新使能信号发送给第三分频系数控制模块，第三分频系数控制模块在接收到第三更新使能信号的情况下，输出校准后的分频系数，把校准后的分频系数发送给第三时钟分频模块，第三时钟分频模块根据校准后的分频系数生成新的通道时钟，并把新的通道时钟发送给第三数据接收通道。需要说明的是，每个分频系数控制模块11的预设分频系数是根据相应的数据接收通道200确定的，第一数据接收通道对应的第一分频系数控制模块适于输入第一预设分频系数，第二数据接收通道对应的第二分频系数控制模块适于输入第二预设分频系数，第N数据接收通道对应的第N分频系数控制模块适于输入第N预设分频系数，所以每个分频系数控制模块11的预设分频系数可以是相同的，也可以是不同的。在一些实施例中，如图6所示，分频系数控制模块11包括：第一选择器111和第一D触发器112，其中，第一选择器111的第一输入端与校准单元30的输出端相连，第一选择器111的第二输入端适于输入相应数据接收通道200的预设分频系数，第一选择器111被配置为根据第一选择信号输出相应数据接收通道200的预设分频系数或校准后的分频系数；第一D触发器112的输入端与第一选择器111的输出端相连，第一D触发器112的使能端与更新控制模块13相连、且适于输入相应数据接收通道200的预设完成标志，第一D触发器112被配置为在接收到相应数据接收通道200的预设完成标志的情况下，输出相应数据接收通道200的预设分频系数，并在接收到相应数据接收通道200的更新使能信号的情况下，输出相应数据接收通道200的校准后的分频系数。可以理解的是，在数据接收通道200有多个时分频系数控制模块11与数据接收通道200仅有一个时的分频系数控制模块11均包括第一选择器111和第一D触发器112，但是，此时的第一D触发器112的使能端是与更新控制模块13相连，以接收更新控制模块13生成的更新使能信号，且适于输入相应的预设完成标志。举例来说，第一分频系数控制模块的第一D触发器112适于输入第一预设完成标志和第一更新使能信号，第二分频系数控制模块的第一D触发器112适于输入第二预设完成标志和第二更新使能信号，第N分频系数控制模块的第一D触发器112适于输入第N预设完成标志和第N更新使能信号。在一种可选的实施方式中，也可以将第一选择器111设置在第一D触发器112后，如图7所示，第一D触发器112的输入端与校准单元30的输出端相连，第一D触发器112的使能端与更新控制模块13的输出端相连，第一D触发器112被配置为在接收到相应数据接收通道200的更新使能信号的情况下，输出相应数据接收通道200的校准后的分频系数，第一选择器111的第一输入端与第一D触发器112的输出端相连，第一选择器111的第二输入端适于输入相应数据接收通道200的预设分频系数，第一选择器111被配置为根据第一选择信号输出相应数据接收通道200的预设分频系数或校准后的分频系数。可以理解的是，当数据接收通道200有多个时，第一选择器111也可以设置在第一D触发器112后，第一D触发器112的输入端适于输入校准后的分频系数，并在接收到相应数据接收通道200的更新使能信号后，才会输出相应数据接收通道200的校准后的分频系数，因此，在初始状态时，第一D触发器112没有输出，第一选择器111根据第一选择信号在初始状态下输出相应数据接收通道200的预设分频系数。在校准完成后，第一D触发器112在接收到相应数据接收通道200的更新使能信号的情况下输出相应数据接收通道200的校准后的分频系数，第一选择器111根据第一选择信号输出相应数据接收通道200的校准后的分频系数。需要说明的是，预设完成标志、校准完成标志和更新使能信号在相应数据接收通道200的通道时钟更新后需要清除，以避免重复对一个数据接收通道200更新的情况发生。在一些实施例中，预设分频系数是根据模块时钟和节拍时间确定的。具体地，预设分频系数是通过寄存器配置的，时钟分频模块12根据预设分频系数生成的通道时钟的周期与节拍周期一致。在实际的应用中，节拍时间在3us-90us之间，根据节拍时间和模块时钟的周期计算分频系数。需要说明的是，每个器件的节拍时间是不同的，需要根据每个器件的节拍时间确定预设分频系数。在一些实施例中，如图8所示，在数据接收通道200有一个的情况下，缓存单元20包括：数据缓存模块21，数据缓存模块21适于连接数据接收通道200，数据缓存模块21被配置为对数据接收通道200发送的计数值进行缓存。可以理解的是，在数据接收通道200只有一个的情况下，数据缓存模块21也只有一个，数据缓存模块21对数据接收通道200的计数值进行缓存。在一些实施例中，如图8所示，时钟自校准电路100还包括：第二D触发器41和第三D触发器42，其中，第二D触发器41的输入端与时钟分频单元10相连，第二D触发器41的使能端适于输入输出使能信号，第二D触发器41的输出端与校准单元30相连，第二D触发器41被配置为在接收到输出使能信号的情况下，输出数据接收通道200的分频系数；第三D触发器42的输入端与数据缓存模块21相连，第三D触发器42的使能端适于输入输出使能信号，第三D触发器42的输出端与校准单元30相连，第三D触发器42被配置为在接收到输出使能信号的情况下，输出数据接收通道200的计数值。具体地，时钟自校准电路100还包括第二D触发器41和第三D触发器42，第二D触发器41与时钟分频单元10的时钟分频模块12相连，时钟分频模块12把分频系数发送给第二D触发器41，第三D触发器42与数据缓存通道相连，第二D触发器41和第三D触发器42在接收到输出使能信号的情况下才会向校准单元30输出数据接收通道200的分频系数和计数值，然后校准单元30才会进行校准。在一些实施例中，如图9所示，在数据接收通道200有多个的情况下，缓存单元20包括多个数据缓存模块21，每个数据缓存模块21适于连接一个数据接收通道200，且每个数据缓存模块21的空间编号与相应数据接收通道200的通道编号一致，以接收相应数据接收通道200发送的计数值。具体地，在数据接收通道200有多个的情况下，数据缓存模块21也有多个，数据缓存模块21的数量与数据接收通道200的数量相同，且每个数据缓存模块21的空间编号与相应数据接收通道200的通道编号一致。举例来说，第三数据接收通道对应的数据缓存模块21的空间编号为第三数据缓存模块。需要说明的是，第一D触发器112、第二D触发器41和第三D触发器42的时钟信号输入端均适于输入模块时钟。在一些实施例中，缓存单元20还被配置为在至少一个数据缓存模块21接收到相应数据接收通道200发送的计数值的情况下，生成计数有效标志位，其中，计数有效标志位用于表征接收到相应数据接收通道200发送的计数值的数据缓存模块21的空间编号。具体地，假设第二数据接收通道和第四数据接收通道分别向第二数据缓存模块和第四数据缓存模块发送计数值，缓存单元20将第二数据缓存模块和第四数据缓存模块对应的计数有效标志位置起。举例来说，在多个数据缓存模块21均未接收到计数值时，计数有效标志位为0000，在第二数据缓存模块和第四数据缓存模块接收到计数值时，计数有效标志位为0101。需要说明的是，计数有效标志位和校准完成标志的编码方式并不限于二进制码，还可以为独热码或格雷码，具体这里不做限制。在一些实施例中，如图9所示，时钟自校准电路100还包括：数据选择单元40，数据选择单元40被配置为根据计数有效标志位输出相应数据接收通道200的分频系数和相应数据接收通道200的计数值。具体地，校准单元30每次只能对一个数据接收通道200的分频系数进行校准，因此，数据选择单元40根据计数有效标志位输出相应数据接收通道200的分频系数和相应数据接收通道200的计数值。以第二数据接收通道和第四数据接收通道分别向第二数据缓存模块和第四数据缓存模块发送计数值为例，计数有效标志位为0101，数据选择单元40根据计数有效标志位先输出第二数据接收通道的计数值和分频系数，校准单元30对第二数据接收通道的分频系数进行校准，然后生成校准完成标志。然后数据选择单元40输出第四数据接收通道的计数值和分频系数，校准单元30对第四数据接收通道的分频系数进行校准，然后生成校准完成标志。需要说明的是，在相应数据接收通道200的分频系数完成校准后，需要清除相应数据接收通道200对应的计数有效标志位。在一些实施例中，如图9所示，数据选择单元40包括：第二选择器43、第二D触发器41、第三选择器44和第三D触发器42，其中，第二选择器43的输入端与时钟分频单元10相连，第二选择器43被配置为根据第二选择信号输出相应数据接收通道200的分频系数，其中，第二选择信号是基于计数有效标志位输出的；第二D触发器41的输入端与第二选择器43的输出端相连，第二D触发器41的输出端与校准单元30相连，第二D触发器41被配置为在接收到输出使能信号的情况下，输出相应数据接收通道200的分频系数；第三选择器44的输入端与每个数据缓存模块21相连，第三选择器44被配置为根据第二选择信号输出相应数据接收通道200的计数值；第三D触发器42的输入端与第二选择器43的输出端相连，第三D触发器42的输出端与校准单元30相连，第三D触发器42被配置为在接收到输出使能信号的情况下，输出相应数据接收通道200的计数值。具体地，当多个计数有效标志位有效的时候，第二选择信号可以根据计数有效标志位和从小到大轮询的方式依次输出数据接收通道200的计数值和分频系数生成。假设第二数据缓存模块和第四数据缓存模块接收到计数值时，第二选择信号控制第二选择器43输出第二数据接收通道的分频系数，并控制第三选择器44输出第二数据缓存模块的计数值，然后第二选择信号控制第二选择器43输出第四数据接收通道的分频系数，并控制第三选择器44输出第四数据缓存模块的计数值。第二选择信号还可以根据计数有效标志位和先奇数后偶数的方式依次输出数据接收通道200的计数值和分频系数生成。假设第二数据缓存模块和第三数据缓存模块接收到计数值时，第二选择信号控制第二选择器43输出第三数据接收通道的分频系数，并控制第三选择器44输出第三数据缓存模块的计数值，然后第二选择信号控制第二选择器43输出第二数据接收通道的分频系数，并控制第三选择器44输出第二数据缓存模块的计数值。需要说明的是，数据选择单元30的控制方式并不限于上述从小到大轮询的方式和先奇数后偶数的方式，还可以为其他方式，例如先偶数后奇数的方式，具体这里不做限制。在一种可选的实施方式中，在数据接收通道200有多个，且多个数据接收通道200先后向缓存单元20发送对应的计数值的情况下，缓存单元20包括数据缓存模块21，数据缓存模块21适于连接多个数据接收通道200，以接收多个数据接收通道200发送的计数值。因为多个数据接收通道200的计数值并不是同时生成的，存在先后关系，所以数据缓存模块21可以将第一个完成计数的数据接收通道200发送的计数值缓存，然后输出。在数据缓存模块21将第一完成计数的数据接收通道200发送的计数值发送后，数据缓存模块21可以将第二个完成计数的数据接收通道200发送的计数值缓存，因此，此时只需要一个数据缓存模块21，从而减小了缓存单元20内存的占用。进一步的，如果部分数据接收通道200先后发送计数值，另一部分数据接收通道200同时发送计数值，数据缓存模块21的数量根据同时发送计数值的数据接收通道200的数量设置。举例来说，如果数据接收通道200有四个，第一数据接收通道和第三数据接收通道同时发送计数值，第二数据接收通道和第四数据接收通道同时发送计数值，且第一数据接收通道和第三数据接收通道比第二数据接收通道和第四数据接收通道先发送计数值，此时，缓存单元20可以只设置2个数据缓存模块21，分别为第一数据缓存模块和第二数据缓存模块，第一数据缓存模块先对第一数据接收通道发送的计数值进行缓存，然后对第二数据接收通道发送的计数值进行缓存，第二数据缓存模块先对第三数据接收通道发送的计数值进行缓存，然后对第四数据接收通道发送的计数值进行缓存。需要说明的是，此时，缓存单元20也需要生成计数有效标志位，如果数据缓存模块21只有一个，则数据选择单元40不需要设置第三选择器44，第二选择信号根据计数有效标志位确定。如果数据缓存模块21有多个，则数据选择单元40还需要设置第三选择器44，第二选择信号根据计数有效标志位和上述内容中提到的控制方式确定。综上所述，根据本发明实施例的时钟自校准电路，包括时钟分频单元、缓存单元和校准单元，其中，时钟分频单元根据模块时钟和每个数据接收通道对应的分频系数生成每个数据接收通道的通道时钟，每个数据接收通道根据对应的通道时钟对同步脉冲进行计数，同步脉冲的标准计数值为预设计数值，相关技术中，会对预设计数值保留有一定裕量，因此，在数据接收通道对同步脉冲完成计数后，如果计数值满足预设范围，数据接收通道会向缓存单元输出计数值，校准单元根据每个数据接收通道的计数值对相应数据接收通道的分频系数进行校准，时钟分频单元根据校准后的分频系数对相应数据接收通道的通道时钟进行更新，数据接收通道使用更新后的通道时钟接收同步脉冲后的数据，使得数据接收和解码更加准确，并放宽了通道时钟的精度要求，鲁棒性更高；并且，多个数据接收通道共用一个时钟自校准电路，可以节约硬件资源，降低成本。对应上述实施例，本发明的实施例还提供了一种数据接收系统。如图1所示，数据接收系统包括：至少一个数据接收通道200和前述任一实施例的时钟自校准电路100，其中，每个数据接收通道200适于接收SENT信号；时钟自校准电路100与每个数据接收通道200相连，时钟自校准电路100被配置为向每个数据接收通道200提供对应的通道时钟，以便每个数据接收通道200根据对应的通道时钟接收SENT信号。根据本发明实施例的数据接收系统，通过采用上述的时钟自校准电路，根据数据接收通道的计数值对相应数据接收通道的分频系数进行校准，以对相应数据接收通道的通道时钟进行更新，使得数据接收和解码更加准确，并放宽了通道时钟的精度要求，鲁棒性更高；并且，多个数据接收通道共用一个时钟自校准电路，可以节约硬件资源，降低成本。对应上述实施例，本发明的实施例还提供了一种控制器。如图10所示，控制器400包括前述的数据接收系统300。需要说明的是，本实施例的控制器可以为车辆中的电子控制单元。根据本发明实施例的控制器，通过采用上述的数据接收系统，根据数据接收通道的计数值对相应数据接收通道的分频系数进行校准，以对相应数据接收通道的通道时钟进行更新，使得数据接收和解码更加准确，并放宽了通道时钟的精度要求，鲁棒性更高；并且，多个数据接收通道共用一个时钟自校准电路，可以节约硬件资源，降低成本。对应上述实施例，本发明的实施例还提供了一种车辆。如图11所示，车辆500包括前述的控制器400。根据本发明实施例的车辆，通过采用上述的控制器，根据数据接收通道的计数值对相应数据接收通道的分频系数进行校准，以对相应数据接收通道的通道时钟进行更新，使得数据接收和解码更加准确，并放宽了通道时钟的精度要求，鲁棒性更高；并且，多个数据接收通道共用一个时钟自校准电路，可以节约硬件资源，降低成本。应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列，现场可编程门阵列等。在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本发明实施例中所使用的“第一”、“第二”等术语，仅用于描述目的，而不可以理解为指示或者暗示相对重要性，或者隐含指明本实施例中所指示的技术特征数量。由此，本发明实施例中限定有“第一”、“第二”等术语的特征，可以明确或者隐含地表示该实施例中包括至少一个该特征。在本发明的描述中，词语“多个”的含义是至少两个或者两个及以上，例如两个、三个、四个等，除非实施例中另有明确具体的限定。在本发明中，除非实施例中另有明确的相关规定或者限定，否则实施例中出现的术语“安装”、“相连”、“连接”和“固定”等应做广义理解，例如，连接可以是固定连接，也可以是可拆卸连接，或成一体，可以理解的，也可以是机械连接、电连接等；当然，还可以是直接相连，或者通过中间媒介进行间接连接，或者可以是两个元件内部的连通，或者两个元件的相互作用关系。对于本领域的普通技术人员而言，能够根据具体的实施情况理解上述术语在本发明中的具体含义。尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
