

================================================================
== Vitis HLS Report for 'dense_latency_ap_fixed_8_2_5_3_0_ap_fixed_16_4_5_3_0_config2_s'
================================================================
* Date:           Wed Jul 19 12:42:08 2023

* Version:        2021.1 (Build 3247384 on Thu Jun 10 19:36:07 MDT 2021)
* Project:        myproject_prj
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z007s-clg225-2


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  5.00 ns|  3.810 ns|     0.62 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        3|        3|  15.000 ns|  15.000 ns|    2|    2|      yes|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+----+-------+-------+-----+
|       Name      | BRAM_18K| DSP|   FF  |  LUT  | URAM|
+-----------------+---------+----+-------+-------+-----+
|DSP              |        -|   -|      -|      -|    -|
|Expression       |        -|   -|      0|   1133|    -|
|FIFO             |        -|   -|      -|      -|    -|
|Instance         |        -|  25|      0|      0|    -|
|Memory           |        -|   -|      -|      -|    -|
|Multiplexer      |        -|   -|      -|     22|    -|
|Register         |        -|   -|    957|      -|    -|
+-----------------+---------+----+-------+-------+-----+
|Total            |        0|  25|    957|   1155|    0|
+-----------------+---------+----+-------+-------+-----+
|Available        |      100|  66|  28800|  14400|    0|
+-----------------+---------+----+-------+-------+-----+
|Utilization (%)  |        0|  37|      3|      8|    0|
+-----------------+---------+----+-------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------+-------------------+---------+----+---+----+-----+
    |        Instance       |       Module      | BRAM_18K| DSP| FF| LUT| URAM|
    +-----------------------+-------------------+---------+----+---+----+-----+
    |mul_8s_5ns_13_1_1_U3   |mul_8s_5ns_13_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_1_1_U2   |mul_8s_6ns_14_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_1_1_U6   |mul_8s_6ns_14_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_1_1_U7   |mul_8s_6ns_14_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_1_1_U16  |mul_8s_6ns_14_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_6ns_14_1_1_U24  |mul_8s_6ns_14_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_6s_14_1_1_U1    |mul_8s_6s_14_1_1   |        0|   1|  0|   0|    0|
    |mul_8s_6s_14_1_1_U22   |mul_8s_6s_14_1_1   |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_1_U4   |mul_8s_7ns_15_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_1_U5   |mul_8s_7ns_15_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_1_U10  |mul_8s_7ns_15_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_1_U14  |mul_8s_7ns_15_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_1_U15  |mul_8s_7ns_15_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_1_U17  |mul_8s_7ns_15_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_1_U20  |mul_8s_7ns_15_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_1_U21  |mul_8s_7ns_15_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_7ns_15_1_1_U23  |mul_8s_7ns_15_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_7s_15_1_1_U9    |mul_8s_7s_15_1_1   |        0|   1|  0|   0|    0|
    |mul_8s_7s_15_1_1_U11   |mul_8s_7s_15_1_1   |        0|   1|  0|   0|    0|
    |mul_8s_7s_15_1_1_U18   |mul_8s_7s_15_1_1   |        0|   1|  0|   0|    0|
    |mul_8s_8ns_16_1_1_U12  |mul_8s_8ns_16_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_8ns_16_1_1_U13  |mul_8s_8ns_16_1_1  |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_1_1_U8    |mul_8s_8s_16_1_1   |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_1_1_U19   |mul_8s_8s_16_1_1   |        0|   1|  0|   0|    0|
    |mul_8s_8s_16_1_1_U25   |mul_8s_8s_16_1_1   |        0|   1|  0|   0|    0|
    +-----------------------+-------------------+---------+----+---+----+-----+
    |Total                  |                   |        0|  25|  0|   0|    0|
    +-----------------------+-------------------+---------+----+---+----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +--------------------------+----------+----+---+----+------------+------------+
    |       Variable Name      | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +--------------------------+----------+----+---+----+------------+------------+
    |add_ln1171_1_fu_3020_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln1171_fu_3864_p2     |         +|   0|  0|  12|          12|          12|
    |add_ln712_10_fu_4221_p2   |         +|   0|  0|  16|          16|          16|
    |add_ln712_11_fu_4525_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_12_fu_4227_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_13_fu_4233_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_14_fu_4239_p2   |         +|   0|  0|  15|          15|          12|
    |add_ln712_15_fu_4430_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_16_fu_4436_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_17_fu_4530_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_18_fu_4245_p2   |         +|   0|  0|  16|          16|          16|
    |add_ln712_19_fu_3832_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln712_20_fu_4254_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_21_fu_4538_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_22_fu_4260_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_23_fu_4445_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_24_fu_4266_p2   |         +|   0|  0|  11|          11|          11|
    |add_ln712_25_fu_4276_p2   |         +|   0|  0|  16|          16|          16|
    |add_ln712_26_fu_4451_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_27_fu_4543_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_28_fu_4456_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln712_29_fu_4282_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_30_fu_4288_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_31_fu_4554_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_32_fu_4294_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_33_fu_4465_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_34_fu_4300_p2   |         +|   0|  0|  14|          14|          10|
    |add_ln712_35_fu_4310_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_36_fu_4474_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_37_fu_4560_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_38_fu_4316_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_39_fu_4322_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln712_40_fu_4332_p2   |         +|   0|  0|  16|          16|          16|
    |add_ln712_41_fu_4568_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_42_fu_4338_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_43_fu_4344_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_44_fu_4350_p2   |         +|   0|  0|  10|          10|          10|
    |add_ln712_45_fu_4360_p2   |         +|   0|  0|  12|          12|          12|
    |add_ln712_46_fu_4486_p2   |         +|   0|  0|  16|          16|          16|
    |add_ln712_47_fu_4573_p2   |         +|   0|  0|  15|          16|          16|
    |add_ln712_48_fu_4366_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln712_49_fu_4372_p2   |         +|   0|  0|  13|          13|          13|
    |add_ln712_50_fu_4382_p2   |         +|   0|  0|  14|          14|          14|
    |add_ln712_51_fu_4498_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_52_fu_4388_p2   |         +|   0|  0|  15|          13|          13|
    |add_ln712_53_fu_4394_p2   |         +|   0|  0|  15|          13|          13|
    |add_ln712_54_fu_4400_p2   |         +|   0|  0|  13|          13|           7|
    |add_ln712_55_fu_4510_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_56_fu_4516_p2   |         +|   0|  0|  15|          15|          15|
    |add_ln712_57_fu_4584_p2   |         +|   0|  0|  16|          16|          16|
    |add_ln712_9_fu_4211_p2    |         +|   0|  0|  14|          14|          14|
    |add_ln712_fu_4205_p2      |         +|   0|  0|  15|          15|          15|
    |sub_ln1171_10_fu_3196_p2  |         -|   0|  0|  11|           1|          11|
    |sub_ln1171_11_fu_3254_p2  |         -|   0|  0|  14|           1|          14|
    |sub_ln1171_12_fu_3296_p2  |         -|   0|  0|  15|           1|          13|
    |sub_ln1171_13_fu_3314_p2  |         -|   0|  0|  15|          13|          13|
    |sub_ln1171_14_fu_3410_p2  |         -|   0|  0|  15|           1|          13|
    |sub_ln1171_15_fu_3420_p2  |         -|   0|  0|  15|          13|          13|
    |sub_ln1171_16_fu_3460_p2  |         -|   0|  0|  12|          12|          12|
    |sub_ln1171_17_fu_4067_p2  |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_18_fu_3532_p2  |         -|   0|  0|  15|           1|          14|
    |sub_ln1171_19_fu_3538_p2  |         -|   0|  0|  15|          14|          14|
    |sub_ln1171_20_fu_3566_p2  |         -|   0|  0|  15|           1|          12|
    |sub_ln1171_21_fu_3572_p2  |         -|   0|  0|  15|          12|          12|
    |sub_ln1171_22_fu_3625_p2  |         -|   0|  0|  14|           1|          14|
    |sub_ln1171_23_fu_3631_p2  |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_24_fu_3679_p2  |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_25_fu_4154_p2  |         -|   0|  0|  12|          12|          12|
    |sub_ln1171_26_fu_3977_p2  |         -|   0|  0|  12|          12|          12|
    |sub_ln1171_27_fu_3362_p2  |         -|   0|  0|  11|          11|          11|
    |sub_ln1171_28_fu_4185_p2  |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_3_fu_3904_p2   |         -|   0|  0|  15|          13|          13|
    |sub_ln1171_4_fu_3934_p2   |         -|   0|  0|  13|          13|          13|
    |sub_ln1171_5_fu_3098_p2   |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_6_fu_3126_p2   |         -|   0|  0|  14|          14|          14|
    |sub_ln1171_7_fu_3146_p2   |         -|   0|  0|  15|           1|          14|
    |sub_ln1171_8_fu_3152_p2   |         -|   0|  0|  15|          14|          14|
    |sub_ln1171_9_fu_3180_p2   |         -|   0|  0|  13|           1|          13|
    |sub_ln1171_fu_3898_p2     |         -|   0|  0|  15|           1|          13|
    |ap_enable_pp0             |       xor|   0|  0|   2|           1|           2|
    +--------------------------+----------+----+---+----+------------+------------+
    |Total                     |          |   0|  0|1133|         999|        1108|
    +--------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-------------------------+----+-----------+-----+-----------+
    |           Name          | LUT| Input Size| Bits| Total Bits|
    +-------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                |  13|          3|    1|          3|
    |ap_enable_reg_pp0_iter0  |   9|          2|    1|          2|
    +-------------------------+----+-----------+-----+-----------+
    |Total                    |  22|          5|    2|          5|
    +-------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------+----+----+-----+-----------+
    |             Name            | FF | LUT| Bits| Const Bits|
    +-----------------------------+----+----+-----+-----------+
    |add_ln712_10_reg_4863        |  16|   0|   16|          0|
    |add_ln712_13_reg_4868        |  15|   0|   15|          0|
    |add_ln712_14_reg_4873        |  15|   0|   15|          0|
    |add_ln712_16_reg_4953        |  16|   0|   16|          0|
    |add_ln712_18_reg_4878        |  16|   0|   16|          0|
    |add_ln712_19_reg_4848        |  12|   0|   14|          2|
    |add_ln712_20_reg_4883        |  15|   0|   15|          0|
    |add_ln712_22_reg_4888        |  15|   0|   15|          0|
    |add_ln712_25_reg_4893        |  16|   0|   16|          0|
    |add_ln712_26_reg_4958        |  16|   0|   16|          0|
    |add_ln712_28_reg_4963        |  14|   0|   14|          0|
    |add_ln712_30_reg_4898        |  15|   0|   15|          0|
    |add_ln712_32_reg_4903        |  15|   0|   15|          0|
    |add_ln712_35_reg_4908        |  15|   0|   15|          0|
    |add_ln712_36_reg_4968        |  16|   0|   16|          0|
    |add_ln712_38_reg_4913        |  15|   0|   15|          0|
    |add_ln712_40_reg_4918        |  16|   0|   16|          0|
    |add_ln712_43_reg_4923        |  15|   0|   15|          0|
    |add_ln712_45_reg_4928        |  12|   0|   12|          0|
    |add_ln712_46_reg_4973        |  16|   0|   16|          0|
    |add_ln712_48_reg_4933        |  13|   0|   13|          0|
    |add_ln712_50_reg_4938        |  14|   0|   14|          0|
    |add_ln712_51_reg_4978        |  15|   0|   15|          0|
    |add_ln712_53_reg_4943        |  13|   0|   13|          0|
    |add_ln712_54_reg_4948        |  13|   0|   13|          0|
    |add_ln712_56_reg_4983        |  15|   0|   15|          0|
    |add_ln712_reg_4858           |  15|   0|   15|          0|
    |ap_CS_fsm                    |   2|   0|    2|          0|
    |ap_enable_reg_pp0_iter0_reg  |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1      |   1|   0|    1|          0|
    |trunc_ln38_1_reg_4638        |   8|   0|    8|          0|
    |trunc_ln38_4_reg_4704        |   8|   0|    8|          0|
    |trunc_ln38_6_reg_4749        |   8|   0|    8|          0|
    |trunc_ln38_9_reg_4825        |   8|   0|    8|          0|
    |trunc_ln38_reg_4620          |   8|   0|    8|          0|
    |trunc_ln717_10_reg_4669      |  13|   0|   13|          0|
    |trunc_ln717_11_reg_4674      |  13|   0|   13|          0|
    |trunc_ln717_12_reg_4679      |  13|   0|   13|          0|
    |trunc_ln717_13_reg_4684      |  12|   0|   13|          1|
    |trunc_ln717_15_reg_4689      |  13|   0|   13|          0|
    |trunc_ln717_16_reg_4694      |   9|   0|   12|          3|
    |trunc_ln717_17_reg_4699      |   9|   0|   10|          1|
    |trunc_ln717_18_reg_4709      |  13|   0|   13|          0|
    |trunc_ln717_1_reg_4659       |  14|   0|   14|          0|
    |trunc_ln717_20_reg_4714      |  14|   0|   14|          0|
    |trunc_ln717_21_reg_4719      |  12|   0|   12|          0|
    |trunc_ln717_22_reg_4724      |  10|   0|   10|          0|
    |trunc_ln717_23_reg_4729      |  14|   0|   14|          0|
    |trunc_ln717_24_reg_4734      |  14|   0|   14|          0|
    |trunc_ln717_25_reg_4739      |  11|   0|   12|          1|
    |trunc_ln717_26_reg_4744      |  11|   0|   11|          0|
    |trunc_ln717_27_reg_4755      |  14|   0|   14|          0|
    |trunc_ln717_29_reg_4760      |  14|   0|   14|          0|
    |trunc_ln717_30_reg_4765      |  13|   0|   13|          0|
    |trunc_ln717_31_reg_4770      |  11|   0|   11|          0|
    |trunc_ln717_32_reg_4775      |  13|   0|   13|          0|
    |trunc_ln717_33_reg_4780      |  14|   0|   14|          0|
    |trunc_ln717_34_reg_4785      |  14|   0|   14|          0|
    |trunc_ln717_35_reg_4790      |  12|   0|   13|          1|
    |trunc_ln717_36_reg_4795      |  12|   0|   12|          0|
    |trunc_ln717_37_reg_4800      |  15|   0|   15|          0|
    |trunc_ln717_38_reg_4805      |  15|   0|   15|          0|
    |trunc_ln717_39_reg_4810      |  13|   0|   13|          0|
    |trunc_ln717_3_reg_4664       |  15|   0|   15|          0|
    |trunc_ln717_40_reg_4815      |  14|   0|   14|          0|
    |trunc_ln717_41_reg_4820      |  14|   0|   14|          0|
    |trunc_ln717_42_reg_4833      |  14|   0|   14|          0|
    |trunc_ln717_43_reg_4838      |   7|   0|    7|          0|
    |trunc_ln717_44_reg_4843      |  13|   0|   13|          0|
    |trunc_ln717_4_reg_4853       |  12|   0|   12|          0|
    |trunc_ln717_5_reg_4633       |  13|   0|   13|          0|
    |trunc_ln717_7_reg_4644       |  14|   0|   14|          0|
    |trunc_ln717_8_reg_4649       |  15|   0|   15|          0|
    |trunc_ln717_9_reg_4654       |  13|   0|   13|          0|
    |trunc_ln717_s_reg_4628       |  15|   0|   15|          0|
    +-----------------------------+----+----+-----+-----------+
    |Total                        | 957|   0|  966|          9|
    +-----------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+
|  RTL Ports  | Dir | Bits|  Protocol  |                               Source Object                               |    C Type    |
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+
|ap_clk       |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_rst       |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_start     |   in|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_done      |  out|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_idle      |  out|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_ready     |  out|    1|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_0  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_1  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_2  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_3  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|ap_return_4  |  out|   16|  ap_ctrl_hs|  dense_latency<ap_fixed<8, 2, 5, 3, 0>, ap_fixed<16, 4, 5, 3, 0>, config2>|  return value|
|p_read       |   in|   80|     ap_none|                                                                     p_read|        scalar|
+-------------+-----+-----+------------+---------------------------------------------------------------------------+--------------+

