Timing Analyzer report for TP_FINAL
Wed Jan 20 21:44:00 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CK_50M'
 13. Slow 1200mV 85C Model Setup: 'i2c_cntrl:inst3|pack_end'
 14. Slow 1200mV 85C Model Hold: 'CK_50M'
 15. Slow 1200mV 85C Model Hold: 'i2c_cntrl:inst3|pack_end'
 16. Slow 1200mV 85C Model Recovery: 'CK_50M'
 17. Slow 1200mV 85C Model Removal: 'CK_50M'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'CK_50M'
 26. Slow 1200mV 0C Model Setup: 'i2c_cntrl:inst3|pack_end'
 27. Slow 1200mV 0C Model Hold: 'CK_50M'
 28. Slow 1200mV 0C Model Hold: 'i2c_cntrl:inst3|pack_end'
 29. Slow 1200mV 0C Model Recovery: 'CK_50M'
 30. Slow 1200mV 0C Model Removal: 'CK_50M'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'CK_50M'
 38. Fast 1200mV 0C Model Setup: 'i2c_cntrl:inst3|pack_end'
 39. Fast 1200mV 0C Model Hold: 'CK_50M'
 40. Fast 1200mV 0C Model Hold: 'i2c_cntrl:inst3|pack_end'
 41. Fast 1200mV 0C Model Recovery: 'CK_50M'
 42. Fast 1200mV 0C Model Removal: 'CK_50M'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; TP_FINAL                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
;     Processor 3            ;   1.0%      ;
;     Processor 4            ;   0.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; CK_50M                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CK_50M }                   ;
; i2c_cntrl:inst3|pack_end ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i2c_cntrl:inst3|pack_end } ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                       ;
+------------+-----------------+--------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                           ;
+------------+-----------------+--------------------------+------------------------------------------------+
; 163.13 MHz ; 163.13 MHz      ; CK_50M                   ;                                                ;
; 942.51 MHz ; 500.0 MHz       ; i2c_cntrl:inst3|pack_end ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CK_50M                   ; -5.130 ; -883.017      ;
; i2c_cntrl:inst3|pack_end ; -0.061 ; -0.118        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CK_50M                   ; 0.320 ; 0.000         ;
; i2c_cntrl:inst3|pack_end ; 0.358 ; 0.000         ;
+--------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; CK_50M ; -1.785 ; -270.205             ;
+--------+--------+----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; CK_50M ; 0.893 ; 0.000                ;
+--------+-------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CK_50M                   ; -3.000 ; -256.000      ;
; i2c_cntrl:inst3|pack_end ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CK_50M'                                                                                                                       ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.130 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.060      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.076 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 6.006      ;
; -5.059 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.995      ;
; -5.059 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.995      ;
; -5.059 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.995      ;
; -5.059 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.995      ;
; -5.059 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.995      ;
; -5.059 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.995      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.019 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.949      ;
; -5.005 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.941      ;
; -5.005 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.941      ;
; -5.005 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.941      ;
; -5.005 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.941      ;
; -5.005 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.941      ;
; -5.005 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.941      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.998 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.432     ; 5.561      ;
; -4.994 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.426     ; 5.563      ;
; -4.994 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.426     ; 5.563      ;
; -4.994 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.426     ; 5.563      ;
; -4.994 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.426     ; 5.563      ;
; -4.994 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.426     ; 5.563      ;
; -4.994 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.426     ; 5.563      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.954 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.065     ; 5.884      ;
; -4.948 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.884      ;
; -4.948 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.884      ;
; -4.948 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.884      ;
; -4.948 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.884      ;
; -4.948 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.884      ;
; -4.948 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.059     ; 5.884      ;
; -4.946 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 5.889      ;
; -4.946 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 5.889      ;
; -4.946 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 5.889      ;
; -4.946 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 5.889      ;
; -4.946 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 5.889      ;
; -4.946 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 5.889      ;
; -4.933 ; i2s_transceiver:inst1|ws_cnt[7]    ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.066     ; 5.862      ;
; -4.933 ; i2s_transceiver:inst1|ws_cnt[7]    ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.066     ; 5.862      ;
; -4.933 ; i2s_transceiver:inst1|ws_cnt[7]    ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.066     ; 5.862      ;
; -4.933 ; i2s_transceiver:inst1|ws_cnt[7]    ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.066     ; 5.862      ;
; -4.933 ; i2s_transceiver:inst1|ws_cnt[7]    ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.066     ; 5.862      ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i2c_cntrl:inst3|pack_end'                                                                                                         ;
+--------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.061 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.062     ; 0.994      ;
; -0.057 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.062     ; 0.990      ;
; -0.040 ; i2c_wrd_gen:inst2|count[2] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.062     ; 0.973      ;
; 0.023  ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.062     ; 0.910      ;
; 0.025  ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[1] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.062     ; 0.908      ;
; 0.027  ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.062     ; 0.906      ;
; 0.274  ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[0] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; i2c_wrd_gen:inst2|count[2] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; i2c_wrd_gen:inst2|count[3] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.062     ; 0.659      ;
; 0.274  ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[1] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.062     ; 0.659      ;
+--------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CK_50M'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.320 ; i2s_transceiver:inst1|r_data_rx[7]      ; i2s_transceiver:inst1|r_data_tx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.438      ; 0.915      ;
; 0.343 ; i2c_cntrl:inst3|pack_count[2]           ; i2c_cntrl:inst3|pack_count[2]           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; i2c_cntrl:inst3|pack_count[3]           ; i2c_cntrl:inst3|pack_count[3]           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; i2c_cntrl:inst3|pack_count[1]           ; i2c_cntrl:inst3|pack_count[1]           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; i2c_cntrl:inst3|reset_tmp               ; i2c_cntrl:inst3|reset_tmp               ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; i2c_cntrl:inst3|count1[0]               ; i2c_cntrl:inst3|count1[0]               ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.577      ;
; 0.344 ; i2s_transceiver:inst1|sd_tx             ; i2s_transceiver:inst1|sd_tx             ; CK_50M                   ; CK_50M      ; 0.000        ; 0.076      ; 0.577      ;
; 0.346 ; i2s_transceiver:inst1|ws_int            ; i2s_transceiver:inst1|ws_int            ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.580      ;
; 0.358 ; i2s_transceiver:inst1|r_data_tx_int[13] ; i2s_transceiver:inst1|r_data_tx_int[14] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.592      ;
; 0.358 ; i2c_master:inst|sda_int                 ; i2c_master:inst|sda_int                 ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master:inst|stretch                 ; i2c_master:inst|stretch                 ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master:inst|state.command           ; i2c_master:inst|state.command           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master:inst|state.ready             ; i2c_master:inst|state.ready             ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master:inst|state.rd                ; i2c_master:inst|state.rd                ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master:inst|bit_cnt[1]              ; i2c_master:inst|bit_cnt[1]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_master:inst|bit_cnt[2]              ; i2c_master:inst|bit_cnt[2]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_cntrl:inst3|data_wr[7]              ; i2c_cntrl:inst3|data_wr[7]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_cntrl:inst3|i2s_en                  ; i2c_cntrl:inst3|i2s_en                  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_cntrl:inst3|pack_count[0]           ; i2c_cntrl:inst3|pack_count[0]           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; i2s_transceiver:inst1|r_data_tx_int[14] ; i2s_transceiver:inst1|r_data_tx_int[15] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.593      ;
; 0.361 ; i2s_transceiver:inst1|r_data_tx_int[7]  ; i2s_transceiver:inst1|r_data_tx_int[8]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.595      ;
; 0.361 ; i2c_master:inst|bit_cnt[0]              ; i2c_master:inst|bit_cnt[0]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.580      ;
; 0.366 ; i2s_transceiver:inst1|l_data_rx_int[6]  ; i2s_transceiver:inst1|l_data_rx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.076      ; 0.599      ;
; 0.366 ; i2s_transceiver:inst1|l_data_rx_int[1]  ; i2s_transceiver:inst1|l_data_rx_int[2]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.076      ; 0.599      ;
; 0.367 ; i2s_transceiver:inst1|l_data_rx_int[13] ; i2s_transceiver:inst1|l_data_rx_int[14] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.075      ; 0.599      ;
; 0.367 ; i2s_transceiver:inst1|l_data_rx_int[0]  ; i2s_transceiver:inst1|l_data_rx_int[1]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.076      ; 0.600      ;
; 0.368 ; i2s_transceiver:inst1|l_data_rx_int[12] ; i2s_transceiver:inst1|l_data_rx_int[13] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.075      ; 0.600      ;
; 0.368 ; i2s_transceiver:inst1|l_data_rx_int[11] ; i2s_transceiver:inst1|l_data_rx_int[12] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.075      ; 0.600      ;
; 0.368 ; i2s_transceiver:inst1|l_data_rx_int[10] ; i2s_transceiver:inst1|l_data_rx_int[11] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.075      ; 0.600      ;
; 0.368 ; i2s_transceiver:inst1|l_data_rx_int[7]  ; i2s_transceiver:inst1|l_data_rx_int[8]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.076      ; 0.601      ;
; 0.374 ; i2s_transceiver:inst1|l_data_tx_int[11] ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; i2s_transceiver:inst1|l_data_tx_int[7]  ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; i2s_transceiver:inst1|l_data_tx_int[6]  ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; i2s_transceiver:inst1|l_data_tx_int[4]  ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.593      ;
; 0.375 ; i2s_transceiver:inst1|l_data_tx_int[5]  ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.594      ;
; 0.378 ; i2s_transceiver:inst1|l_data_rx_int[5]  ; i2s_transceiver:inst1|l_data_rx_int[6]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.076      ; 0.611      ;
; 0.381 ; i2s_transceiver:inst1|l_data_rx_int[4]  ; i2s_transceiver:inst1|l_data_rx_int[5]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.076      ; 0.614      ;
; 0.389 ; i2c_cntrl:inst3|count1[15]              ; i2c_cntrl:inst3|count1[15]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.608      ;
; 0.392 ; i2s_transceiver:inst1|r_data_rx_int[10] ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.063      ; 0.612      ;
; 0.393 ; i2s_transceiver:inst1|r_data_rx_int[7]  ; i2s_transceiver:inst1|r_data_rx_int[8]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; i2s_transceiver:inst1|r_data_rx_int[4]  ; i2s_transceiver:inst1|r_data_rx_int[5]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.612      ;
; 0.393 ; i2s_transceiver:inst1|r_data_rx_int[3]  ; i2s_transceiver:inst1|r_data_rx_int[4]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; i2s_transceiver:inst1|r_data_rx_int[13] ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.063      ; 0.614      ;
; 0.394 ; i2s_transceiver:inst1|r_data_rx_int[8]  ; i2s_transceiver:inst1|r_data_rx_int[9]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; i2s_transceiver:inst1|r_data_rx_int[2]  ; i2s_transceiver:inst1|r_data_rx_int[3]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.613      ;
; 0.398 ; i2s_transceiver:inst1|l_data_rx[0]      ; i2s_transceiver:inst1|l_data_tx_int[0]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.396      ; 0.951      ;
; 0.398 ; i2c_master:inst|state.ready             ; i2c_master:inst|state.start             ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.617      ;
; 0.406 ; i2s_transceiver:inst1|r_data_rx_int[14] ; i2s_transceiver:inst1|r_data_rx[14]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.425      ; 0.988      ;
; 0.406 ; i2s_transceiver:inst1|r_data_rx_int[8]  ; i2s_transceiver:inst1|r_data_rx[8]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.425      ; 0.988      ;
; 0.407 ; i2c_master:inst|state.mstr_ack          ; i2c_master:inst|state.rd                ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.626      ;
; 0.409 ; i2s_transceiver:inst1|r_data_rx[4]      ; i2s_transceiver:inst1|r_data_tx_int[4]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.438      ; 1.004      ;
; 0.412 ; i2c_master:inst|state.slv_ack2          ; i2c_master:inst|state.wr                ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.631      ;
; 0.415 ; i2s_transceiver:inst1|r_data_rx_int[15] ; i2s_transceiver:inst1|r_data_rx[15]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.425      ; 0.997      ;
; 0.418 ; i2s_transceiver:inst1|r_data_rx_int[3]  ; i2s_transceiver:inst1|r_data_rx[3]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.425      ; 1.000      ;
; 0.435 ; i2s_transceiver:inst1|r_data_rx_int[12] ; i2s_transceiver:inst1|r_data_rx[12]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.425      ; 1.017      ;
; 0.442 ; i2c_master:inst|bit_cnt[0]              ; i2c_master:inst|bit_cnt[1]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.661      ;
; 0.446 ; i2s_transceiver:inst1|r_data_rx_int[10] ; i2s_transceiver:inst1|r_data_rx[10]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.425      ; 1.028      ;
; 0.449 ; i2c_master:inst|bit_cnt[0]              ; i2c_master:inst|bit_cnt[2]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.668      ;
; 0.450 ; i2c_cntrl:inst3|pack_end                ; i2c_cntrl:inst3|pack_end                ; i2c_cntrl:inst3|pack_end ; CK_50M      ; 0.000        ; 2.193      ; 3.029      ;
; 0.454 ; i2s_transceiver:inst1|r_data_rx_int[13] ; i2s_transceiver:inst1|r_data_rx[13]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.425      ; 1.036      ;
; 0.462 ; i2s_transceiver:inst1|r_data_rx_int[2]  ; i2s_transceiver:inst1|r_data_rx[2]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.425      ; 1.044      ;
; 0.466 ; i2s_transceiver:inst1|r_data_rx_int[6]  ; i2s_transceiver:inst1|r_data_rx[6]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.425      ; 1.048      ;
; 0.474 ; i2s_transceiver:inst1|r_data_rx_int[11] ; i2s_transceiver:inst1|r_data_rx[11]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.425      ; 1.056      ;
; 0.490 ; i2s_transceiver:inst1|l_data_rx_int[5]  ; i2s_transceiver:inst1|l_data_rx[5]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.105      ; 0.752      ;
; 0.492 ; i2s_transceiver:inst1|sclk_cnt[6]       ; i2s_transceiver:inst1|sclk_cnt[7]       ; CK_50M                   ; CK_50M      ; 0.000        ; 0.428      ; 1.077      ;
; 0.492 ; i2s_transceiver:inst1|sclk_cnt[16]      ; i2s_transceiver:inst1|sclk_cnt[17]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.428      ; 1.077      ;
; 0.494 ; i2s_transceiver:inst1|sclk_cnt[6]       ; i2s_transceiver:inst1|sclk_cnt[8]       ; CK_50M                   ; CK_50M      ; 0.000        ; 0.428      ; 1.079      ;
; 0.494 ; i2s_transceiver:inst1|sclk_cnt[10]      ; i2s_transceiver:inst1|sclk_cnt[11]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.428      ; 1.079      ;
; 0.494 ; i2s_transceiver:inst1|sclk_cnt[16]      ; i2s_transceiver:inst1|sclk_cnt[18]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.428      ; 1.079      ;
; 0.501 ; i2c_master:inst|state.start             ; i2c_master:inst|busy                    ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.720      ;
; 0.510 ; i2s_transceiver:inst1|l_data_rx_int[9]  ; i2s_transceiver:inst1|l_data_rx_int[10] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.075      ; 0.742      ;
; 0.511 ; i2s_transceiver:inst1|l_data_rx_int[14] ; i2s_transceiver:inst1|l_data_rx_int[15] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.075      ; 0.743      ;
; 0.513 ; i2s_transceiver:inst1|l_data_rx[14]     ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.063      ; 0.733      ;
; 0.514 ; i2c_cntrl:inst3|count[8]                ; i2c_cntrl:inst3|count[9]                ; CK_50M                   ; CK_50M      ; 0.000        ; 0.428      ; 1.099      ;
; 0.515 ; i2s_transceiver:inst1|l_data_rx_int[3]  ; i2s_transceiver:inst1|l_data_rx_int[4]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.076      ; 0.748      ;
; 0.522 ; i2s_transceiver:inst1|r_data_rx_int[0]  ; i2s_transceiver:inst1|r_data_rx_int[1]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.756      ;
; 0.522 ; i2s_transceiver:inst1|l_data_rx_int[2]  ; i2s_transceiver:inst1|l_data_rx_int[3]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.076      ; 0.755      ;
; 0.528 ; i2s_transceiver:inst1|r_data_rx_int[9]  ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.063      ; 0.748      ;
; 0.530 ; i2s_transceiver:inst1|r_data_tx_int[0]  ; i2s_transceiver:inst1|r_data_tx_int[1]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.105      ; 0.792      ;
; 0.531 ; i2s_transceiver:inst1|l_data_rx[13]     ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.063      ; 0.751      ;
; 0.531 ; i2c_master:inst|state.mstr_ack          ; i2c_master:inst|state.stop              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.750      ;
; 0.534 ; i2s_transceiver:inst1|r_data_rx_int[14] ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.063      ; 0.754      ;
; 0.534 ; i2s_transceiver:inst1|l_data_rx[15]     ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.063      ; 0.754      ;
; 0.534 ; i2s_transceiver:inst1|l_data_rx[10]     ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.063      ; 0.754      ;
; 0.534 ; i2s_transceiver:inst1|sclk_cnt[1]       ; i2s_transceiver:inst1|sclk_cnt[1]       ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.768      ;
; 0.537 ; i2s_transceiver:inst1|r_data_rx_int[12] ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.063      ; 0.757      ;
; 0.537 ; i2s_transceiver:inst1|r_data_rx_int[11] ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.063      ; 0.757      ;
; 0.537 ; i2s_transceiver:inst1|sclk_cnt[2]       ; i2s_transceiver:inst1|sclk_cnt[2]       ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.771      ;
; 0.538 ; i2s_transceiver:inst1|r_data_tx_int[8]  ; i2s_transceiver:inst1|r_data_tx_int[9]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.772      ;
; 0.538 ; i2s_transceiver:inst1|r_data_tx_int[2]  ; i2s_transceiver:inst1|r_data_tx_int[3]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.772      ;
; 0.538 ; i2s_transceiver:inst1|r_data_rx_int[5]  ; i2s_transceiver:inst1|r_data_rx_int[6]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.757      ;
; 0.538 ; i2s_transceiver:inst1|r_data_tx_int[3]  ; i2s_transceiver:inst1|r_data_tx_int[4]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.772      ;
; 0.539 ; i2s_transceiver:inst1|r_data_tx_int[10] ; i2s_transceiver:inst1|r_data_tx_int[11] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.773      ;
; 0.539 ; i2s_transceiver:inst1|r_data_rx_int[6]  ; i2s_transceiver:inst1|r_data_rx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.062      ; 0.758      ;
; 0.540 ; i2s_transceiver:inst1|r_data_tx_int[6]  ; i2s_transceiver:inst1|r_data_tx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.774      ;
; 0.541 ; i2s_transceiver:inst1|r_data_tx_int[11] ; i2s_transceiver:inst1|r_data_tx_int[12] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.775      ;
; 0.541 ; i2s_transceiver:inst1|r_data_tx_int[5]  ; i2s_transceiver:inst1|r_data_tx_int[6]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.775      ;
; 0.542 ; i2s_transceiver:inst1|r_data_tx_int[12] ; i2s_transceiver:inst1|r_data_tx_int[13] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.776      ;
; 0.542 ; i2s_transceiver:inst1|r_data_tx_int[9]  ; i2s_transceiver:inst1|r_data_tx_int[10] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.776      ;
; 0.542 ; i2s_transceiver:inst1|r_data_tx_int[1]  ; i2s_transceiver:inst1|r_data_tx_int[2]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.077      ; 0.776      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i2c_cntrl:inst3|pack_end'                                                                                                         ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.358 ; i2c_wrd_gen:inst2|count[3] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_wrd_gen:inst2|count[2] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[1] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.062      ; 0.577      ;
; 0.361 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[0] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.062      ; 0.580      ;
; 0.578 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.062      ; 0.797      ;
; 0.579 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[1] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.062      ; 0.798      ;
; 0.582 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.062      ; 0.801      ;
; 0.588 ; i2c_wrd_gen:inst2|count[2] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.062      ; 0.807      ;
; 0.595 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.062      ; 0.814      ;
; 0.597 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.062      ; 0.816      ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CK_50M'                                                                                                        ;
+--------+------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[3]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.088     ; 2.692      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[4]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.088     ; 2.692      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[5]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.088     ; 2.692      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[6]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.088     ; 2.692      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[9]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.088     ; 2.692      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[10]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.088     ; 2.692      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[12]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.088     ; 2.692      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[13]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.088     ; 2.692      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[14]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.088     ; 2.692      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[15]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.088     ; 2.692      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[1]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.081     ; 2.699      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[2]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.081     ; 2.699      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[3]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.081     ; 2.699      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[4]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.081     ; 2.699      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[5]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.081     ; 2.699      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[6]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.081     ; 2.699      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[12]        ; CK_50M       ; CK_50M      ; 1.000        ; -0.081     ; 2.699      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[13]        ; CK_50M       ; CK_50M      ; 1.000        ; -0.081     ; 2.699      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[0]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.081     ; 2.699      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[2]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[3]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[9]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.081     ; 2.699      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.785 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.078     ; 2.702      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[16]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.086     ; 2.693      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[7]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.080     ; 2.699      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[8]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.080     ; 2.699      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[9]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.080     ; 2.699      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[15]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.085     ; 2.694      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[14]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.085     ; 2.694      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[13]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.085     ; 2.694      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[10]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.085     ; 2.694      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[9]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.085     ; 2.694      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[0]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.083     ; 2.696      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[1]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.083     ; 2.696      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[6]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.083     ; 2.696      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[7]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.083     ; 2.696      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[8]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.083     ; 2.696      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[11]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.085     ; 2.694      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[12]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.085     ; 2.694      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.084     ; 2.695      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[7]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.083     ; 2.696      ;
; -1.784 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[4]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.083     ; 2.696      ;
; -1.462 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[0]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.696      ;
; -1.462 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.696      ;
; -1.462 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[2]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.696      ;
; -1.462 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[3]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.696      ;
; -1.462 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.696      ;
; -1.462 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.696      ;
; -1.462 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.696      ;
; -1.462 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.696      ;
; -1.462 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.696      ;
; -1.462 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[0]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.238      ; 2.695      ;
; -1.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.238      ; 2.694      ;
; -1.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; 0.238      ; 2.694      ;
; -1.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; 0.238      ; 2.694      ;
; -1.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; 0.238      ; 2.694      ;
; -1.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; 0.238      ; 2.694      ;
; -1.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; 0.238      ; 2.694      ;
; -1.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; 0.238      ; 2.694      ;
; -1.453 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[3]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.252      ; 2.700      ;
; -1.452 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_tx_int[0]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.250      ; 2.697      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[0]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.263      ; 2.692      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[1]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.263      ; 2.692      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[2]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.263      ; 2.692      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[7]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.263      ; 2.692      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[8]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.263      ; 2.692      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[11]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.263      ; 2.692      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_int            ; CK_50M       ; CK_50M      ; 1.000        ; 0.270      ; 2.699      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[2]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.267      ; 2.696      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[0]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.273      ; 2.702      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.273      ; 2.702      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[12]     ; CK_50M       ; CK_50M      ; 1.000        ; 0.270      ; 2.699      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[11]     ; CK_50M       ; CK_50M      ; 1.000        ; 0.270      ; 2.699      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[10]     ; CK_50M       ; CK_50M      ; 1.000        ; 0.270      ; 2.699      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[5]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.270      ; 2.699      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[3]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.270      ; 2.699      ;
; -1.434 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[1]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.270      ; 2.699      ;
+--------+------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CK_50M'                                                                                                               ;
+-------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.893 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[3]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.112      ;
; 0.893 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[5]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.112      ;
; 0.893 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[6]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.112      ;
; 0.893 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[7]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.112      ;
; 0.893 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[1]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.112      ;
; 0.893 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[2]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.112      ;
; 0.893 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.rd                ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.112      ;
; 0.893 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.wr                ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.112      ;
; 0.893 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.slv_ack1          ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.112      ;
; 0.893 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.slv_ack2          ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.112      ;
; 0.893 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.mstr_ack          ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.112      ;
; 0.955 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|scl_ena                 ; CK_50M       ; CK_50M      ; 0.000        ; 0.430      ; 1.542      ;
; 1.096 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|bit_cnt[1]              ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.315      ;
; 1.096 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|bit_cnt[2]              ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.315      ;
; 1.096 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|bit_cnt[0]              ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.315      ;
; 1.270 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|busy                    ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.489      ;
; 1.270 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|sda_int                 ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.489      ;
; 1.270 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.command           ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.489      ;
; 1.270 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.ready             ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.489      ;
; 1.270 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.start             ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.489      ;
; 1.270 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.stop              ; CK_50M       ; CK_50M      ; 0.000        ; 0.062      ; 1.489      ;
; 1.302 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|stretch                 ; CK_50M       ; CK_50M      ; 0.000        ; 0.063      ; 1.522      ;
; 1.322 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[0]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.063      ; 1.542      ;
; 1.322 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[4]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.063      ; 1.542      ;
; 1.812 ; i2c_cntrl:inst3|pack_count[1] ; i2c_cntrl:inst3|i2s_en                  ; CK_50M       ; CK_50M      ; 0.000        ; -0.297     ; 1.672      ;
; 1.916 ; i2c_cntrl:inst3|pack_count[2] ; i2c_cntrl:inst3|i2s_en                  ; CK_50M       ; CK_50M      ; 0.000        ; -0.297     ; 1.776      ;
; 1.943 ; i2c_cntrl:inst3|pack_count[0] ; i2c_cntrl:inst3|i2s_en                  ; CK_50M       ; CK_50M      ; 0.000        ; 0.054      ; 2.154      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[16]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.453      ; 2.557      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[17]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.453      ; 2.557      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[18]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.453      ; 2.557      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[23]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.453      ; 2.557      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[24]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.453      ; 2.557      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[25]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.453      ; 2.557      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[2]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[3]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[10] ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[11] ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[12] ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[13] ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[14] ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.947 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[15] ; CK_50M       ; CK_50M      ; 0.000        ; 0.449      ; 2.553      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[17]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[18]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[19]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[20]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[21]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[22]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[23]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[24]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[25]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[26]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[27]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[28]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[29]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[30]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[31]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.436      ; 2.549      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[10]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.442      ; 2.555      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[11]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.442      ; 2.555      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[14]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.442      ; 2.555      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[15]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.442      ; 2.555      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[19]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.444      ; 2.557      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[20]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.444      ; 2.557      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[21]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.444      ; 2.557      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[22]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.444      ; 2.557      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[26]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.444      ; 2.557      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[27]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.442      ; 2.555      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[28]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.442      ; 2.555      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[29]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.442      ; 2.555      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[30]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.442      ; 2.555      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[31]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.441      ; 2.554      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_int          ; CK_50M       ; CK_50M      ; 0.000        ; 0.441      ; 2.554      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|l_data_rx[4]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.438      ; 2.551      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|l_data_rx[3]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.438      ; 2.551      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|l_data_rx[2]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.438      ; 2.551      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|l_data_rx[5]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.438      ; 2.551      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx_int[0]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.444      ; 2.557      ;
; 1.956 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx_int[1]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.444      ; 2.557      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[0]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.434      ; 2.548      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[1]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.434      ; 2.548      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[2]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.434      ; 2.548      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[7]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.434      ; 2.548      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[8]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.434      ; 2.548      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[11]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.434      ; 2.548      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_int            ; CK_50M       ; CK_50M      ; 0.000        ; 0.441      ; 2.555      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|l_data_tx_int[2]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.438      ; 2.552      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[12]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.441      ; 2.555      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[11]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.441      ; 2.555      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[10]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.441      ; 2.555      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[5]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.441      ; 2.555      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[3]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.441      ; 2.555      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[1]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.441      ; 2.555      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[0]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.441      ; 2.555      ;
; 1.957 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[2]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.441      ; 2.555      ;
+-------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+-------------+-----------------+--------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name               ; Note                                           ;
+-------------+-----------------+--------------------------+------------------------------------------------+
; 183.25 MHz  ; 183.25 MHz      ; CK_50M                   ;                                                ;
; 1052.63 MHz ; 500.0 MHz       ; i2c_cntrl:inst3|pack_end ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CK_50M                   ; -4.457 ; -770.154      ;
; i2c_cntrl:inst3|pack_end ; 0.050  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CK_50M                   ; 0.298 ; 0.000         ;
; i2c_cntrl:inst3|pack_end ; 0.313 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; CK_50M ; -1.472 ; -218.417            ;
+--------+--------+---------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; CK_50M ; 0.803 ; 0.000               ;
+--------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CK_50M                   ; -3.000 ; -256.000      ;
; i2c_cntrl:inst3|pack_end ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CK_50M'                                                                                                                        ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.457 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.382     ; 5.070      ;
; -4.457 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.382     ; 5.070      ;
; -4.457 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.382     ; 5.070      ;
; -4.457 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.382     ; 5.070      ;
; -4.457 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.382     ; 5.070      ;
; -4.457 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.382     ; 5.070      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.456 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.391      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.454 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.389      ;
; -4.416 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.044     ; 5.367      ;
; -4.416 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.044     ; 5.367      ;
; -4.416 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.044     ; 5.367      ;
; -4.416 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.044     ; 5.367      ;
; -4.416 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.044     ; 5.367      ;
; -4.416 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.044     ; 5.367      ;
; -4.413 ; i2s_transceiver:inst1|sclk_cnt[27] ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.375     ; 5.033      ;
; -4.413 ; i2s_transceiver:inst1|sclk_cnt[27] ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.375     ; 5.033      ;
; -4.413 ; i2s_transceiver:inst1|sclk_cnt[27] ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.375     ; 5.033      ;
; -4.413 ; i2s_transceiver:inst1|sclk_cnt[27] ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.375     ; 5.033      ;
; -4.413 ; i2s_transceiver:inst1|sclk_cnt[27] ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.375     ; 5.033      ;
; -4.413 ; i2s_transceiver:inst1|sclk_cnt[27] ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.375     ; 5.033      ;
; -4.396 ; i2s_transceiver:inst1|sclk_cnt[7]  ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.373     ; 5.018      ;
; -4.396 ; i2s_transceiver:inst1|sclk_cnt[7]  ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.373     ; 5.018      ;
; -4.396 ; i2s_transceiver:inst1|sclk_cnt[7]  ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.373     ; 5.018      ;
; -4.396 ; i2s_transceiver:inst1|sclk_cnt[7]  ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.373     ; 5.018      ;
; -4.396 ; i2s_transceiver:inst1|sclk_cnt[7]  ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.373     ; 5.018      ;
; -4.396 ; i2s_transceiver:inst1|sclk_cnt[7]  ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.373     ; 5.018      ;
; -4.394 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 5.336      ;
; -4.394 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 5.336      ;
; -4.394 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 5.336      ;
; -4.394 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 5.336      ;
; -4.394 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 5.336      ;
; -4.394 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 5.336      ;
; -4.392 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 5.334      ;
; -4.392 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 5.334      ;
; -4.392 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 5.334      ;
; -4.392 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 5.334      ;
; -4.392 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 5.334      ;
; -4.392 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 5.334      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.379 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.389     ; 4.985      ;
; -4.374 ; i2s_transceiver:inst1|sclk_cnt[17] ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.375     ; 4.994      ;
; -4.374 ; i2s_transceiver:inst1|sclk_cnt[17] ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.375     ; 4.994      ;
; -4.374 ; i2s_transceiver:inst1|sclk_cnt[17] ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.375     ; 4.994      ;
; -4.374 ; i2s_transceiver:inst1|sclk_cnt[17] ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.375     ; 4.994      ;
; -4.374 ; i2s_transceiver:inst1|sclk_cnt[17] ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.375     ; 4.994      ;
; -4.374 ; i2s_transceiver:inst1|sclk_cnt[17] ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.375     ; 4.994      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.361 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.296      ;
; -4.348 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.283      ;
; -4.348 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.283      ;
; -4.348 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.283      ;
; -4.348 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.283      ;
; -4.348 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.283      ;
; -4.348 ; i2s_transceiver:inst1|ws_cnt[2]    ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.060     ; 5.283      ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i2c_cntrl:inst3|pack_end'                                                                                                         ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.050 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.054     ; 0.891      ;
; 0.055 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.054     ; 0.886      ;
; 0.072 ; i2c_wrd_gen:inst2|count[2] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.054     ; 0.869      ;
; 0.129 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[1] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.054     ; 0.812      ;
; 0.129 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.054     ; 0.812      ;
; 0.130 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.054     ; 0.811      ;
; 0.358 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[0] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.054     ; 0.583      ;
; 0.358 ; i2c_wrd_gen:inst2|count[2] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.054     ; 0.583      ;
; 0.358 ; i2c_wrd_gen:inst2|count[3] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.054     ; 0.583      ;
; 0.358 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[1] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.054     ; 0.583      ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CK_50M'                                                                                                                                         ;
+-------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.298 ; i2c_cntrl:inst3|pack_count[2]           ; i2c_cntrl:inst3|pack_count[2]           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; i2c_cntrl:inst3|pack_count[3]           ; i2c_cntrl:inst3|pack_count[3]           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; i2c_cntrl:inst3|pack_count[1]           ; i2c_cntrl:inst3|pack_count[1]           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; i2c_cntrl:inst3|reset_tmp               ; i2c_cntrl:inst3|reset_tmp               ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; i2c_cntrl:inst3|count1[0]               ; i2c_cntrl:inst3|count1[0]               ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.511      ;
; 0.298 ; i2s_transceiver:inst1|r_data_rx[7]      ; i2s_transceiver:inst1|r_data_tx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.392      ; 0.834      ;
; 0.299 ; i2s_transceiver:inst1|sd_tx             ; i2s_transceiver:inst1|sd_tx             ; CK_50M                   ; CK_50M      ; 0.000        ; 0.068      ; 0.511      ;
; 0.307 ; i2s_transceiver:inst1|ws_int            ; i2s_transceiver:inst1|ws_int            ; CK_50M                   ; CK_50M      ; 0.000        ; 0.068      ; 0.519      ;
; 0.311 ; i2c_cntrl:inst3|i2s_en                  ; i2c_cntrl:inst3|i2s_en                  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; i2c_master:inst|state.rd                ; i2c_master:inst|state.rd                ; CK_50M                   ; CK_50M      ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; i2c_cntrl:inst3|data_wr[7]              ; i2c_cntrl:inst3|data_wr[7]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_cntrl:inst3|pack_count[0]           ; i2c_cntrl:inst3|pack_count[0]           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master:inst|sda_int                 ; i2c_master:inst|sda_int                 ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master:inst|stretch                 ; i2c_master:inst|stretch                 ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master:inst|state.command           ; i2c_master:inst|state.command           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master:inst|state.ready             ; i2c_master:inst|state.ready             ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master:inst|bit_cnt[1]              ; i2c_master:inst|bit_cnt[1]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; i2c_master:inst|bit_cnt[2]              ; i2c_master:inst|bit_cnt[2]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; i2c_master:inst|bit_cnt[0]              ; i2c_master:inst|bit_cnt[0]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.519      ;
; 0.325 ; i2s_transceiver:inst1|r_data_tx_int[13] ; i2s_transceiver:inst1|r_data_tx_int[14] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.538      ;
; 0.326 ; i2s_transceiver:inst1|r_data_tx_int[14] ; i2s_transceiver:inst1|r_data_tx_int[15] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.539      ;
; 0.327 ; i2s_transceiver:inst1|r_data_tx_int[7]  ; i2s_transceiver:inst1|r_data_tx_int[8]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.540      ;
; 0.333 ; i2s_transceiver:inst1|l_data_rx_int[13] ; i2s_transceiver:inst1|l_data_rx_int[14] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.544      ;
; 0.333 ; i2s_transceiver:inst1|l_data_rx_int[6]  ; i2s_transceiver:inst1|l_data_rx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.544      ;
; 0.333 ; i2s_transceiver:inst1|l_data_rx_int[1]  ; i2s_transceiver:inst1|l_data_rx_int[2]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.544      ;
; 0.334 ; i2s_transceiver:inst1|l_data_rx_int[12] ; i2s_transceiver:inst1|l_data_rx_int[13] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.545      ;
; 0.334 ; i2s_transceiver:inst1|l_data_rx_int[11] ; i2s_transceiver:inst1|l_data_rx_int[12] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.545      ;
; 0.334 ; i2s_transceiver:inst1|l_data_rx_int[10] ; i2s_transceiver:inst1|l_data_rx_int[11] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.545      ;
; 0.334 ; i2s_transceiver:inst1|l_data_rx_int[0]  ; i2s_transceiver:inst1|l_data_rx_int[1]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.545      ;
; 0.335 ; i2s_transceiver:inst1|l_data_rx_int[7]  ; i2s_transceiver:inst1|l_data_rx_int[8]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.546      ;
; 0.339 ; i2s_transceiver:inst1|l_data_tx_int[6]  ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; i2s_transceiver:inst1|l_data_tx_int[4]  ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.538      ;
; 0.340 ; i2s_transceiver:inst1|l_data_tx_int[11] ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; i2s_transceiver:inst1|l_data_tx_int[7]  ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; i2s_transceiver:inst1|l_data_tx_int[5]  ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.539      ;
; 0.343 ; i2s_transceiver:inst1|l_data_rx_int[5]  ; i2s_transceiver:inst1|l_data_rx_int[6]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.554      ;
; 0.345 ; i2c_cntrl:inst3|count1[15]              ; i2c_cntrl:inst3|count1[15]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.056      ; 0.545      ;
; 0.346 ; i2s_transceiver:inst1|l_data_rx_int[4]  ; i2s_transceiver:inst1|l_data_rx_int[5]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.557      ;
; 0.355 ; i2c_master:inst|state.ready             ; i2c_master:inst|state.start             ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.554      ;
; 0.356 ; i2s_transceiver:inst1|r_data_rx_int[10] ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.555      ;
; 0.356 ; i2s_transceiver:inst1|r_data_rx_int[7]  ; i2s_transceiver:inst1|r_data_rx_int[8]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.555      ;
; 0.357 ; i2s_transceiver:inst1|r_data_rx_int[8]  ; i2s_transceiver:inst1|r_data_rx_int[9]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; i2s_transceiver:inst1|r_data_rx_int[4]  ; i2s_transceiver:inst1|r_data_rx_int[5]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; i2s_transceiver:inst1|r_data_rx_int[3]  ; i2s_transceiver:inst1|r_data_rx_int[4]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; i2s_transceiver:inst1|r_data_rx_int[2]  ; i2s_transceiver:inst1|r_data_rx_int[3]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; i2s_transceiver:inst1|r_data_rx_int[13] ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.557      ;
; 0.367 ; i2s_transceiver:inst1|l_data_rx[0]      ; i2s_transceiver:inst1|l_data_tx_int[0]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.352      ; 0.863      ;
; 0.369 ; i2c_master:inst|state.mstr_ack          ; i2c_master:inst|state.rd                ; CK_50M                   ; CK_50M      ; 0.000        ; 0.056      ; 0.569      ;
; 0.372 ; i2c_master:inst|state.slv_ack2          ; i2c_master:inst|state.wr                ; CK_50M                   ; CK_50M      ; 0.000        ; 0.056      ; 0.572      ;
; 0.384 ; i2s_transceiver:inst1|r_data_rx_int[8]  ; i2s_transceiver:inst1|r_data_rx[8]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.381      ; 0.909      ;
; 0.385 ; i2s_transceiver:inst1|r_data_rx[4]      ; i2s_transceiver:inst1|r_data_tx_int[4]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.392      ; 0.921      ;
; 0.386 ; i2s_transceiver:inst1|r_data_rx_int[14] ; i2s_transceiver:inst1|r_data_rx[14]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.380      ; 0.910      ;
; 0.389 ; i2s_transceiver:inst1|r_data_rx_int[15] ; i2s_transceiver:inst1|r_data_rx[15]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.380      ; 0.913      ;
; 0.393 ; i2c_master:inst|bit_cnt[0]              ; i2c_master:inst|bit_cnt[1]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.592      ;
; 0.398 ; i2s_transceiver:inst1|r_data_rx_int[3]  ; i2s_transceiver:inst1|r_data_rx[3]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.381      ; 0.923      ;
; 0.400 ; i2c_master:inst|bit_cnt[0]              ; i2c_master:inst|bit_cnt[2]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.599      ;
; 0.416 ; i2s_transceiver:inst1|r_data_rx_int[12] ; i2s_transceiver:inst1|r_data_rx[12]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.380      ; 0.940      ;
; 0.421 ; i2s_transceiver:inst1|r_data_rx_int[10] ; i2s_transceiver:inst1|r_data_rx[10]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.380      ; 0.945      ;
; 0.425 ; i2s_transceiver:inst1|r_data_rx_int[13] ; i2s_transceiver:inst1|r_data_rx[13]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.380      ; 0.949      ;
; 0.429 ; i2s_transceiver:inst1|r_data_rx_int[2]  ; i2s_transceiver:inst1|r_data_rx[2]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.381      ; 0.954      ;
; 0.432 ; i2s_transceiver:inst1|sclk_cnt[6]       ; i2s_transceiver:inst1|sclk_cnt[7]       ; CK_50M                   ; CK_50M      ; 0.000        ; 0.384      ; 0.960      ;
; 0.434 ; i2s_transceiver:inst1|r_data_rx_int[6]  ; i2s_transceiver:inst1|r_data_rx[6]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.381      ; 0.959      ;
; 0.435 ; i2s_transceiver:inst1|sclk_cnt[16]      ; i2s_transceiver:inst1|sclk_cnt[17]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.383      ; 0.962      ;
; 0.436 ; i2s_transceiver:inst1|sclk_cnt[10]      ; i2s_transceiver:inst1|sclk_cnt[11]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.384      ; 0.964      ;
; 0.439 ; i2s_transceiver:inst1|sclk_cnt[6]       ; i2s_transceiver:inst1|sclk_cnt[8]       ; CK_50M                   ; CK_50M      ; 0.000        ; 0.384      ; 0.967      ;
; 0.442 ; i2s_transceiver:inst1|sclk_cnt[16]      ; i2s_transceiver:inst1|sclk_cnt[18]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.383      ; 0.969      ;
; 0.442 ; i2c_cntrl:inst3|pack_end                ; i2c_cntrl:inst3|pack_end                ; i2c_cntrl:inst3|pack_end ; CK_50M      ; 0.000        ; 1.981      ; 2.777      ;
; 0.443 ; i2s_transceiver:inst1|r_data_rx_int[11] ; i2s_transceiver:inst1|r_data_rx[11]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.380      ; 0.967      ;
; 0.444 ; i2c_master:inst|state.start             ; i2c_master:inst|busy                    ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.643      ;
; 0.448 ; i2s_transceiver:inst1|l_data_rx_int[5]  ; i2s_transceiver:inst1|l_data_rx[5]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.095      ; 0.687      ;
; 0.455 ; i2c_cntrl:inst3|count[8]                ; i2c_cntrl:inst3|count[9]                ; CK_50M                   ; CK_50M      ; 0.000        ; 0.383      ; 0.982      ;
; 0.459 ; i2s_transceiver:inst1|l_data_rx_int[14] ; i2s_transceiver:inst1|l_data_rx_int[15] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.670      ;
; 0.459 ; i2s_transceiver:inst1|l_data_rx_int[9]  ; i2s_transceiver:inst1|l_data_rx_int[10] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.670      ;
; 0.471 ; i2s_transceiver:inst1|r_data_rx_int[0]  ; i2s_transceiver:inst1|r_data_rx_int[1]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.068      ; 0.683      ;
; 0.471 ; i2s_transceiver:inst1|l_data_rx_int[2]  ; i2s_transceiver:inst1|l_data_rx_int[3]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.682      ;
; 0.474 ; i2s_transceiver:inst1|r_data_tx_int[0]  ; i2s_transceiver:inst1|r_data_tx_int[1]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.096      ; 0.714      ;
; 0.474 ; i2s_transceiver:inst1|l_data_rx[14]     ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.056      ; 0.674      ;
; 0.480 ; i2s_transceiver:inst1|l_data_rx_int[3]  ; i2s_transceiver:inst1|l_data_rx_int[4]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.067      ; 0.691      ;
; 0.481 ; i2s_transceiver:inst1|sclk_cnt[1]       ; i2s_transceiver:inst1|sclk_cnt[1]       ; CK_50M                   ; CK_50M      ; 0.000        ; 0.068      ; 0.693      ;
; 0.482 ; i2s_transceiver:inst1|r_data_rx_int[14] ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.681      ;
; 0.482 ; i2s_transceiver:inst1|r_data_tx_int[2]  ; i2s_transceiver:inst1|r_data_tx_int[3]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.695      ;
; 0.482 ; i2s_transceiver:inst1|r_data_tx_int[3]  ; i2s_transceiver:inst1|r_data_tx_int[4]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.695      ;
; 0.483 ; i2s_transceiver:inst1|r_data_tx_int[10] ; i2s_transceiver:inst1|r_data_tx_int[11] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.696      ;
; 0.483 ; i2s_transceiver:inst1|r_data_tx_int[8]  ; i2s_transceiver:inst1|r_data_tx_int[9]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.696      ;
; 0.484 ; i2s_transceiver:inst1|sclk_cnt[2]       ; i2s_transceiver:inst1|sclk_cnt[2]       ; CK_50M                   ; CK_50M      ; 0.000        ; 0.068      ; 0.696      ;
; 0.485 ; i2s_transceiver:inst1|r_data_rx_int[12] ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.684      ;
; 0.485 ; i2s_transceiver:inst1|r_data_rx_int[11] ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.684      ;
; 0.485 ; i2s_transceiver:inst1|r_data_rx_int[5]  ; i2s_transceiver:inst1|r_data_rx_int[6]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.684      ;
; 0.485 ; i2s_transceiver:inst1|r_data_tx_int[6]  ; i2s_transceiver:inst1|r_data_tx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.698      ;
; 0.486 ; i2s_transceiver:inst1|r_data_tx_int[5]  ; i2s_transceiver:inst1|r_data_tx_int[6]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.699      ;
; 0.486 ; i2s_transceiver:inst1|r_data_rx_int[6]  ; i2s_transceiver:inst1|r_data_rx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.055      ; 0.685      ;
; 0.486 ; i2c_master:inst|state.mstr_ack          ; i2c_master:inst|state.stop              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.056      ; 0.686      ;
; 0.487 ; i2s_transceiver:inst1|r_data_tx_int[12] ; i2s_transceiver:inst1|r_data_tx_int[13] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.700      ;
; 0.487 ; i2s_transceiver:inst1|r_data_tx_int[11] ; i2s_transceiver:inst1|r_data_tx_int[12] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.700      ;
; 0.487 ; i2s_transceiver:inst1|r_data_tx_int[1]  ; i2s_transceiver:inst1|r_data_tx_int[2]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.700      ;
; 0.488 ; i2s_transceiver:inst1|r_data_tx_int[9]  ; i2s_transceiver:inst1|r_data_tx_int[10] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.701      ;
; 0.488 ; i2s_transceiver:inst1|r_data_tx_int[4]  ; i2s_transceiver:inst1|r_data_tx_int[5]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.069      ; 0.701      ;
; 0.489 ; i2s_transceiver:inst1|r_data_rx_int[9]  ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.056      ; 0.689      ;
; 0.489 ; i2s_transceiver:inst1|l_data_rx[13]     ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.056      ; 0.689      ;
; 0.489 ; i2c_master:inst|data_clk                ; i2c_master:inst|data_clk_prev           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.068      ; 0.701      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i2c_cntrl:inst3|pack_end'                                                                                                          ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.313 ; i2c_wrd_gen:inst2|count[3] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; i2c_wrd_gen:inst2|count[2] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.054      ; 0.511      ;
; 0.313 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[1] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.054      ; 0.511      ;
; 0.321 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[0] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.054      ; 0.519      ;
; 0.525 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[1] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.054      ; 0.723      ;
; 0.529 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.054      ; 0.727      ;
; 0.529 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.054      ; 0.727      ;
; 0.530 ; i2c_wrd_gen:inst2|count[2] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.054      ; 0.728      ;
; 0.536 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.054      ; 0.734      ;
; 0.537 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.054      ; 0.735      ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CK_50M'                                                                                                         ;
+--------+------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[3]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.079     ; 2.388      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[4]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.079     ; 2.388      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[5]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.079     ; 2.388      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[6]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.079     ; 2.388      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[9]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.079     ; 2.388      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[10]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.079     ; 2.388      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[12]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.079     ; 2.388      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[13]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.079     ; 2.388      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[14]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.079     ; 2.388      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[15]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.079     ; 2.388      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[1]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.071     ; 2.396      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[2]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.071     ; 2.396      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[3]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.071     ; 2.396      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[4]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.071     ; 2.396      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[5]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.071     ; 2.396      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[6]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.071     ; 2.396      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[12]        ; CK_50M       ; CK_50M      ; 1.000        ; -0.071     ; 2.396      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[0]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.071     ; 2.396      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[2]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.069     ; 2.398      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[3]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.069     ; 2.398      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.069     ; 2.398      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.069     ; 2.398      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.069     ; 2.398      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.069     ; 2.398      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.069     ; 2.398      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.069     ; 2.398      ;
; -1.472 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[9]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.072     ; 2.395      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[16]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.076     ; 2.390      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[7]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.070     ; 2.396      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[8]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.070     ; 2.396      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[9]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.070     ; 2.396      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[13]        ; CK_50M       ; CK_50M      ; 1.000        ; -0.071     ; 2.395      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[15]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.076     ; 2.390      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[14]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.076     ; 2.390      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[13]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.076     ; 2.390      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[10]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.076     ; 2.390      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[9]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.076     ; 2.390      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[11]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.076     ; 2.390      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[12]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.076     ; 2.390      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.068     ; 2.398      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.068     ; 2.398      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.068     ; 2.398      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.068     ; 2.398      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.068     ; 2.398      ;
; -1.471 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.068     ; 2.398      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[0]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.073     ; 2.392      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[1]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.073     ; 2.392      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[6]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.073     ; 2.392      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[7]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.073     ; 2.392      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[8]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.073     ; 2.392      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.075     ; 2.390      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[7]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.073     ; 2.392      ;
; -1.470 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[4]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.073     ; 2.392      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[0]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.214      ; 2.392      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.214      ; 2.392      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[2]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.214      ; 2.392      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[3]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.214      ; 2.392      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.214      ; 2.392      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.214      ; 2.392      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.214      ; 2.392      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.214      ; 2.392      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.214      ; 2.392      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.212      ; 2.390      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; 0.212      ; 2.390      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; 0.212      ; 2.390      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; 0.212      ; 2.390      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; 0.212      ; 2.390      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; 0.212      ; 2.390      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; 0.212      ; 2.390      ;
; -1.183 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[0]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.212      ; 2.390      ;
; -1.176 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[3]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.225      ; 2.396      ;
; -1.175 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_tx_int[0]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.223      ; 2.393      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[0]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.237      ; 2.388      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[1]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.237      ; 2.388      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[2]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.237      ; 2.388      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[7]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.237      ; 2.388      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[8]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.237      ; 2.388      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[11]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.237      ; 2.388      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[17]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.390      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[18]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.390      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[19]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.390      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[20]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.390      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[21]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.390      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[22]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.390      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[23]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.390      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[24]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.390      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[25]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.390      ;
; -1.156 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[26]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.239      ; 2.390      ;
+--------+------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CK_50M'                                                                                                                ;
+-------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.803 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[3]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.003      ;
; 0.803 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[5]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.003      ;
; 0.803 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[6]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.003      ;
; 0.803 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[7]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.003      ;
; 0.803 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[1]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.003      ;
; 0.803 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[2]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.003      ;
; 0.803 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.rd                ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.003      ;
; 0.803 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.wr                ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.003      ;
; 0.803 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.slv_ack1          ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.003      ;
; 0.803 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.slv_ack2          ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.003      ;
; 0.803 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.mstr_ack          ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.003      ;
; 0.878 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|scl_ena                 ; CK_50M       ; CK_50M      ; 0.000        ; 0.385      ; 1.407      ;
; 0.999 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|bit_cnt[1]              ; CK_50M       ; CK_50M      ; 0.000        ; 0.055      ; 1.198      ;
; 0.999 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|bit_cnt[2]              ; CK_50M       ; CK_50M      ; 0.000        ; 0.055      ; 1.198      ;
; 0.999 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|bit_cnt[0]              ; CK_50M       ; CK_50M      ; 0.000        ; 0.055      ; 1.198      ;
; 1.160 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|busy                    ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.360      ;
; 1.160 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|sda_int                 ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.360      ;
; 1.160 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.command           ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.360      ;
; 1.160 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.ready             ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.360      ;
; 1.160 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.start             ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.360      ;
; 1.160 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.stop              ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.360      ;
; 1.191 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|stretch                 ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.391      ;
; 1.207 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[0]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.407      ;
; 1.207 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[4]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.056      ; 1.407      ;
; 1.635 ; i2c_cntrl:inst3|pack_count[1] ; i2c_cntrl:inst3|i2s_en                  ; CK_50M       ; CK_50M      ; 0.000        ; -0.266     ; 1.513      ;
; 1.728 ; i2c_cntrl:inst3|pack_count[2] ; i2c_cntrl:inst3|i2s_en                  ; CK_50M       ; CK_50M      ; 0.000        ; -0.266     ; 1.606      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[2]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[3]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[10] ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[11] ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[12] ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[13] ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[14] ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.733 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[15] ; CK_50M       ; CK_50M      ; 0.000        ; 0.403      ; 2.280      ;
; 1.734 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[16]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.406      ; 2.284      ;
; 1.734 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[17]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.406      ; 2.284      ;
; 1.734 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[18]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.406      ; 2.284      ;
; 1.734 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[23]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.406      ; 2.284      ;
; 1.734 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[24]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.406      ; 2.284      ;
; 1.734 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[25]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.406      ; 2.284      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[10]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.398      ; 2.283      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[11]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.398      ; 2.283      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[14]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.398      ; 2.283      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[15]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.398      ; 2.283      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[19]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.399      ; 2.284      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[20]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.399      ; 2.284      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[21]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.399      ; 2.284      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[22]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.399      ; 2.284      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[26]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.399      ; 2.284      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[27]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.398      ; 2.283      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[28]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.398      ; 2.283      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[29]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.398      ; 2.283      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[30]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.398      ; 2.283      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[31]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.397      ; 2.282      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_int          ; CK_50M       ; CK_50M      ; 0.000        ; 0.397      ; 2.282      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_int            ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|l_data_tx_int[2]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.394      ; 2.279      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx_int[0]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.399      ; 2.284      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx_int[1]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.399      ; 2.284      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[12]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[11]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[10]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[5]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[3]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[1]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[0]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[2]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[6]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[8]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[13]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[14]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.741 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[15]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.396      ; 2.281      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[0]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.389      ; 2.275      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[1]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.389      ; 2.275      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[2]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.389      ; 2.275      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[7]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.389      ; 2.275      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[8]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.389      ; 2.275      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[11]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.389      ; 2.275      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[17]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[18]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[19]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[20]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[21]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[22]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[23]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[24]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[25]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[26]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[27]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[28]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[29]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[30]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
; 1.742 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[31]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.391      ; 2.277      ;
+-------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CK_50M                   ; -2.439 ; -386.699      ;
; i2c_cntrl:inst3|pack_end ; 0.404  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; CK_50M                   ; 0.164 ; 0.000         ;
; i2c_cntrl:inst3|pack_end ; 0.188 ; 0.000         ;
+--------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; CK_50M ; -0.635 ; -85.472             ;
+--------+--------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; CK_50M ; 0.488 ; 0.000               ;
+--------+-------+---------------------+


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CK_50M                   ; -3.000 ; -272.428      ;
; i2c_cntrl:inst3|pack_end ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CK_50M'                                                                                                                        ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.439 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.385      ;
; -2.405 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.232     ; 3.160      ;
; -2.405 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.232     ; 3.160      ;
; -2.405 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.232     ; 3.160      ;
; -2.405 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.232     ; 3.160      ;
; -2.405 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.232     ; 3.160      ;
; -2.405 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.232     ; 3.160      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.400 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.346      ;
; -2.391 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.035     ; 3.343      ;
; -2.391 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.035     ; 3.343      ;
; -2.391 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.035     ; 3.343      ;
; -2.391 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.035     ; 3.343      ;
; -2.391 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.035     ; 3.343      ;
; -2.391 ; i2s_transceiver:inst1|ws_cnt[1]    ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.035     ; 3.343      ;
; -2.379 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.027     ; 3.339      ;
; -2.379 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.027     ; 3.339      ;
; -2.379 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.027     ; 3.339      ;
; -2.379 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.027     ; 3.339      ;
; -2.379 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.027     ; 3.339      ;
; -2.379 ; i2s_transceiver:inst1|sclk_cnt[14] ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.027     ; 3.339      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.377 ; i2s_transceiver:inst1|ws_cnt[3]    ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.041     ; 3.323      ;
; -2.353 ; i2s_transceiver:inst1|ws_cnt[14]   ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.233     ; 3.107      ;
; -2.353 ; i2s_transceiver:inst1|ws_cnt[14]   ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.233     ; 3.107      ;
; -2.353 ; i2s_transceiver:inst1|ws_cnt[14]   ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.233     ; 3.107      ;
; -2.353 ; i2s_transceiver:inst1|ws_cnt[14]   ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.233     ; 3.107      ;
; -2.353 ; i2s_transceiver:inst1|ws_cnt[14]   ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.233     ; 3.107      ;
; -2.353 ; i2s_transceiver:inst1|ws_cnt[14]   ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.233     ; 3.107      ;
; -2.352 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.035     ; 3.304      ;
; -2.352 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.035     ; 3.304      ;
; -2.352 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.035     ; 3.304      ;
; -2.352 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.035     ; 3.304      ;
; -2.352 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.035     ; 3.304      ;
; -2.352 ; i2s_transceiver:inst1|ws_cnt[0]    ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.035     ; 3.304      ;
; -2.349 ; i2s_transceiver:inst1|ws_cnt[11]   ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.233     ; 3.103      ;
; -2.349 ; i2s_transceiver:inst1|ws_cnt[11]   ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.233     ; 3.103      ;
; -2.349 ; i2s_transceiver:inst1|ws_cnt[11]   ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.233     ; 3.103      ;
; -2.349 ; i2s_transceiver:inst1|ws_cnt[11]   ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.233     ; 3.103      ;
; -2.349 ; i2s_transceiver:inst1|ws_cnt[11]   ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.233     ; 3.103      ;
; -2.349 ; i2s_transceiver:inst1|ws_cnt[11]   ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.233     ; 3.103      ;
; -2.348 ; i2s_transceiver:inst1|ws_cnt[22]   ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.234     ; 3.101      ;
; -2.348 ; i2s_transceiver:inst1|ws_cnt[22]   ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.234     ; 3.101      ;
; -2.348 ; i2s_transceiver:inst1|ws_cnt[22]   ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.234     ; 3.101      ;
; -2.348 ; i2s_transceiver:inst1|ws_cnt[22]   ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.234     ; 3.101      ;
; -2.348 ; i2s_transceiver:inst1|ws_cnt[22]   ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.234     ; 3.101      ;
; -2.348 ; i2s_transceiver:inst1|ws_cnt[22]   ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.234     ; 3.101      ;
; -2.348 ; i2s_transceiver:inst1|sclk_cnt[27] ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.227     ; 3.108      ;
; -2.348 ; i2s_transceiver:inst1|sclk_cnt[27] ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.227     ; 3.108      ;
; -2.348 ; i2s_transceiver:inst1|sclk_cnt[27] ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.227     ; 3.108      ;
; -2.348 ; i2s_transceiver:inst1|sclk_cnt[27] ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.227     ; 3.108      ;
; -2.348 ; i2s_transceiver:inst1|sclk_cnt[27] ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.227     ; 3.108      ;
; -2.348 ; i2s_transceiver:inst1|sclk_cnt[27] ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.227     ; 3.108      ;
; -2.345 ; i2s_transceiver:inst1|ws_cnt[19]   ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.234     ; 3.098      ;
; -2.345 ; i2s_transceiver:inst1|ws_cnt[19]   ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.234     ; 3.098      ;
; -2.345 ; i2s_transceiver:inst1|ws_cnt[19]   ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.234     ; 3.098      ;
; -2.345 ; i2s_transceiver:inst1|ws_cnt[19]   ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.234     ; 3.098      ;
; -2.345 ; i2s_transceiver:inst1|ws_cnt[19]   ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.234     ; 3.098      ;
; -2.345 ; i2s_transceiver:inst1|ws_cnt[19]   ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.234     ; 3.098      ;
; -2.343 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.238     ; 3.092      ;
; -2.343 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.238     ; 3.092      ;
; -2.343 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.238     ; 3.092      ;
; -2.343 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.238     ; 3.092      ;
; -2.343 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.238     ; 3.092      ;
; -2.343 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.238     ; 3.092      ;
; -2.343 ; i2s_transceiver:inst1|ws_cnt[10]   ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.238     ; 3.092      ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i2c_cntrl:inst3|pack_end'                                                                                                         ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.404 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.035     ; 0.548      ;
; 0.405 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.035     ; 0.547      ;
; 0.416 ; i2c_wrd_gen:inst2|count[2] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.035     ; 0.536      ;
; 0.447 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.035     ; 0.505      ;
; 0.448 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.035     ; 0.504      ;
; 0.449 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[1] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.035     ; 0.503      ;
; 0.593 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[0] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; i2c_wrd_gen:inst2|count[3] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; i2c_wrd_gen:inst2|count[2] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[1] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 1.000        ; -0.035     ; 0.359      ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CK_50M'                                                                                                                                         ;
+-------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+
; 0.164 ; i2s_transceiver:inst1|r_data_rx[7]      ; i2s_transceiver:inst1|r_data_tx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.240      ; 0.488      ;
; 0.178 ; i2c_cntrl:inst3|pack_count[2]           ; i2c_cntrl:inst3|pack_count[2]           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; i2c_cntrl:inst3|pack_count[3]           ; i2c_cntrl:inst3|pack_count[3]           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; i2c_cntrl:inst3|pack_count[1]           ; i2c_cntrl:inst3|pack_count[1]           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; i2c_cntrl:inst3|reset_tmp               ; i2c_cntrl:inst3|reset_tmp               ; CK_50M                   ; CK_50M      ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; i2c_cntrl:inst3|count1[0]               ; i2c_cntrl:inst3|count1[0]               ; CK_50M                   ; CK_50M      ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; i2s_transceiver:inst1|sd_tx             ; i2s_transceiver:inst1|sd_tx             ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; i2s_transceiver:inst1|r_data_tx_int[14] ; i2s_transceiver:inst1|r_data_tx_int[15] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; i2s_transceiver:inst1|r_data_tx_int[13] ; i2s_transceiver:inst1|r_data_tx_int[14] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; i2s_transceiver:inst1|ws_int            ; i2s_transceiver:inst1|ws_int            ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.314      ;
; 0.186 ; i2c_master:inst|stretch                 ; i2c_master:inst|stretch                 ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst|state.rd                ; i2c_master:inst|state.rd                ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst|bit_cnt[1]              ; i2c_master:inst|bit_cnt[1]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_master:inst|bit_cnt[2]              ; i2c_master:inst|bit_cnt[2]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; i2c_cntrl:inst3|i2s_en                  ; i2c_cntrl:inst3|i2s_en                  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; i2c_master:inst|sda_int                 ; i2c_master:inst|sda_int                 ; CK_50M                   ; CK_50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:inst|state.command           ; i2c_master:inst|state.command           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:inst|state.ready             ; i2c_master:inst|state.ready             ; CK_50M                   ; CK_50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_cntrl:inst3|data_wr[7]              ; i2c_cntrl:inst3|data_wr[7]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_cntrl:inst3|pack_count[0]           ; i2c_cntrl:inst3|pack_count[0]           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.036      ; 0.307      ;
; 0.189 ; i2s_transceiver:inst1|r_data_tx_int[7]  ; i2s_transceiver:inst1|r_data_tx_int[8]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.317      ;
; 0.190 ; i2s_transceiver:inst1|l_data_rx_int[13] ; i2s_transceiver:inst1|l_data_rx_int[14] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.318      ;
; 0.190 ; i2s_transceiver:inst1|l_data_rx_int[12] ; i2s_transceiver:inst1|l_data_rx_int[13] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.318      ;
; 0.190 ; i2s_transceiver:inst1|l_data_rx_int[11] ; i2s_transceiver:inst1|l_data_rx_int[12] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.318      ;
; 0.190 ; i2s_transceiver:inst1|l_data_rx_int[10] ; i2s_transceiver:inst1|l_data_rx_int[11] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.318      ;
; 0.190 ; i2s_transceiver:inst1|l_data_rx_int[7]  ; i2s_transceiver:inst1|l_data_rx_int[8]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.318      ;
; 0.190 ; i2s_transceiver:inst1|l_data_rx_int[6]  ; i2s_transceiver:inst1|l_data_rx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.318      ;
; 0.190 ; i2s_transceiver:inst1|l_data_rx_int[1]  ; i2s_transceiver:inst1|l_data_rx_int[2]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.318      ;
; 0.191 ; i2s_transceiver:inst1|l_data_rx_int[0]  ; i2s_transceiver:inst1|l_data_rx_int[1]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.319      ;
; 0.193 ; i2s_transceiver:inst1|l_data_tx_int[7]  ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; i2s_transceiver:inst1|l_data_tx_int[6]  ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; i2s_transceiver:inst1|l_data_tx_int[4]  ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; i2c_master:inst|bit_cnt[0]              ; i2c_master:inst|bit_cnt[0]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; i2s_transceiver:inst1|l_data_tx_int[11] ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.315      ;
; 0.194 ; i2s_transceiver:inst1|l_data_tx_int[5]  ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.315      ;
; 0.196 ; i2s_transceiver:inst1|l_data_rx_int[5]  ; i2s_transceiver:inst1|l_data_rx_int[6]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.324      ;
; 0.198 ; i2s_transceiver:inst1|r_data_rx[4]      ; i2s_transceiver:inst1|r_data_tx_int[4]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.240      ; 0.522      ;
; 0.199 ; i2s_transceiver:inst1|l_data_rx_int[4]  ; i2s_transceiver:inst1|l_data_rx_int[5]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.327      ;
; 0.203 ; i2c_cntrl:inst3|count1[15]              ; i2c_cntrl:inst3|count1[15]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.324      ;
; 0.204 ; i2s_transceiver:inst1|r_data_rx_int[10] ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; i2s_transceiver:inst1|r_data_rx_int[7]  ; i2s_transceiver:inst1|r_data_rx_int[8]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; i2s_transceiver:inst1|r_data_rx_int[3]  ; i2s_transceiver:inst1|r_data_rx_int[4]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.325      ;
; 0.205 ; i2s_transceiver:inst1|r_data_rx_int[8]  ; i2s_transceiver:inst1|r_data_rx_int[9]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; i2s_transceiver:inst1|r_data_rx_int[4]  ; i2s_transceiver:inst1|r_data_rx_int[5]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; i2s_transceiver:inst1|r_data_rx_int[2]  ; i2s_transceiver:inst1|r_data_rx_int[3]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.326      ;
; 0.206 ; i2s_transceiver:inst1|r_data_rx_int[13] ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.327      ;
; 0.209 ; i2s_transceiver:inst1|l_data_rx[0]      ; i2s_transceiver:inst1|l_data_tx_int[0]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.217      ; 0.510      ;
; 0.211 ; i2c_cntrl:inst3|pack_end                ; i2c_cntrl:inst3|pack_end                ; i2c_cntrl:inst3|pack_end ; CK_50M      ; 0.000        ; 1.237      ; 1.667      ;
; 0.213 ; i2c_master:inst|state.mstr_ack          ; i2c_master:inst|state.rd                ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.334      ;
; 0.215 ; i2s_transceiver:inst1|r_data_rx_int[8]  ; i2s_transceiver:inst1|r_data_rx[8]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.231      ; 0.530      ;
; 0.215 ; i2c_master:inst|state.slv_ack2          ; i2c_master:inst|state.wr                ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.336      ;
; 0.216 ; i2c_master:inst|state.ready             ; i2c_master:inst|state.start             ; CK_50M                   ; CK_50M      ; 0.000        ; 0.036      ; 0.336      ;
; 0.218 ; i2s_transceiver:inst1|r_data_rx_int[14] ; i2s_transceiver:inst1|r_data_rx[14]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.231      ; 0.533      ;
; 0.221 ; i2s_transceiver:inst1|r_data_rx_int[15] ; i2s_transceiver:inst1|r_data_rx[15]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.231      ; 0.536      ;
; 0.224 ; i2s_transceiver:inst1|r_data_rx_int[3]  ; i2s_transceiver:inst1|r_data_rx[3]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.231      ; 0.539      ;
; 0.231 ; i2s_transceiver:inst1|r_data_rx_int[12] ; i2s_transceiver:inst1|r_data_rx[12]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.231      ; 0.546      ;
; 0.232 ; i2c_master:inst|bit_cnt[0]              ; i2c_master:inst|bit_cnt[1]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.353      ;
; 0.235 ; i2s_transceiver:inst1|r_data_rx_int[10] ; i2s_transceiver:inst1|r_data_rx[10]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.231      ; 0.550      ;
; 0.237 ; i2s_transceiver:inst1|r_data_rx_int[13] ; i2s_transceiver:inst1|r_data_rx[13]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.231      ; 0.552      ;
; 0.239 ; i2s_transceiver:inst1|r_data_rx_int[6]  ; i2s_transceiver:inst1|r_data_rx[6]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.231      ; 0.554      ;
; 0.241 ; i2s_transceiver:inst1|r_data_rx_int[2]  ; i2s_transceiver:inst1|r_data_rx[2]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.231      ; 0.556      ;
; 0.241 ; i2c_master:inst|bit_cnt[0]              ; i2c_master:inst|bit_cnt[2]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.362      ;
; 0.245 ; i2s_transceiver:inst1|r_data_rx_int[11] ; i2s_transceiver:inst1|r_data_rx[11]     ; CK_50M                   ; CK_50M      ; 0.000        ; 0.231      ; 0.560      ;
; 0.253 ; i2s_transceiver:inst1|l_data_rx_int[5]  ; i2s_transceiver:inst1|l_data_rx[5]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.059      ; 0.396      ;
; 0.261 ; i2s_transceiver:inst1|l_data_rx[14]     ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.038      ; 0.383      ;
; 0.262 ; i2s_transceiver:inst1|l_data_rx_int[9]  ; i2s_transceiver:inst1|l_data_rx_int[10] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.390      ;
; 0.264 ; i2s_transceiver:inst1|l_data_rx_int[14] ; i2s_transceiver:inst1|l_data_rx_int[15] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.392      ;
; 0.264 ; i2s_transceiver:inst1|l_data_rx_int[3]  ; i2s_transceiver:inst1|l_data_rx_int[4]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.392      ;
; 0.265 ; i2s_transceiver:inst1|sclk_cnt[6]       ; i2s_transceiver:inst1|sclk_cnt[7]       ; CK_50M                   ; CK_50M      ; 0.000        ; 0.234      ; 0.583      ;
; 0.266 ; i2s_transceiver:inst1|sclk_cnt[16]      ; i2s_transceiver:inst1|sclk_cnt[17]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.234      ; 0.584      ;
; 0.267 ; i2s_transceiver:inst1|sclk_cnt[10]      ; i2s_transceiver:inst1|sclk_cnt[11]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.234      ; 0.585      ;
; 0.268 ; i2c_master:inst|state.start             ; i2c_master:inst|busy                    ; CK_50M                   ; CK_50M      ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; i2s_transceiver:inst1|sclk_cnt[6]       ; i2s_transceiver:inst1|sclk_cnt[8]       ; CK_50M                   ; CK_50M      ; 0.000        ; 0.234      ; 0.586      ;
; 0.269 ; i2s_transceiver:inst1|sclk_cnt[16]      ; i2s_transceiver:inst1|sclk_cnt[18]      ; CK_50M                   ; CK_50M      ; 0.000        ; 0.234      ; 0.587      ;
; 0.270 ; i2s_transceiver:inst1|l_data_rx[13]     ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.038      ; 0.392      ;
; 0.270 ; i2s_transceiver:inst1|l_data_rx_int[2]  ; i2s_transceiver:inst1|l_data_rx_int[3]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.398      ;
; 0.271 ; i2s_transceiver:inst1|r_data_rx_int[0]  ; i2s_transceiver:inst1|r_data_rx_int[1]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.399      ;
; 0.271 ; i2s_transceiver:inst1|l_data_rx[15]     ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.038      ; 0.393      ;
; 0.272 ; i2s_transceiver:inst1|r_data_rx_int[9]  ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.393      ;
; 0.272 ; i2s_transceiver:inst1|l_data_rx[10]     ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.038      ; 0.394      ;
; 0.274 ; i2c_master:inst|state.mstr_ack          ; i2c_master:inst|state.stop              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.395      ;
; 0.276 ; i2s_transceiver:inst1|r_data_rx_int[14] ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.397      ;
; 0.279 ; i2s_transceiver:inst1|r_data_rx_int[12] ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.400      ;
; 0.279 ; i2c_cntrl:inst3|count[8]                ; i2c_cntrl:inst3|count[9]                ; CK_50M                   ; CK_50M      ; 0.000        ; 0.234      ; 0.597      ;
; 0.280 ; i2s_transceiver:inst1|r_data_rx_int[11] ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.401      ;
; 0.280 ; i2s_transceiver:inst1|r_data_rx_int[6]  ; i2s_transceiver:inst1|r_data_rx_int[7]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.401      ;
; 0.280 ; i2s_transceiver:inst1|r_data_rx_int[5]  ; i2s_transceiver:inst1|r_data_rx_int[6]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.037      ; 0.401      ;
; 0.280 ; i2c_wrd_gen:inst2|d_wr2[2]              ; i2c_cntrl:inst3|data_wr[2]              ; CK_50M                   ; CK_50M      ; 0.000        ; 0.035      ; 0.399      ;
; 0.284 ; i2c_master:inst|data_clk                ; i2c_master:inst|data_clk_prev           ; CK_50M                   ; CK_50M      ; 0.000        ; 0.045      ; 0.413      ;
; 0.285 ; i2s_transceiver:inst1|r_data_tx_int[0]  ; i2s_transceiver:inst1|r_data_tx_int[1]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.059      ; 0.428      ;
; 0.285 ; i2c_master:inst|bit_cnt[1]              ; i2c_master:inst|state.mstr_ack          ; CK_50M                   ; CK_50M      ; 0.000        ; 0.038      ; 0.407      ;
; 0.285 ; i2s_transceiver:inst1|sclk_cnt[1]       ; i2s_transceiver:inst1|sclk_cnt[1]       ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.413      ;
; 0.287 ; i2s_transceiver:inst1|r_data_tx_int[2]  ; i2s_transceiver:inst1|r_data_tx_int[3]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.415      ;
; 0.287 ; i2s_transceiver:inst1|sclk_cnt[2]       ; i2s_transceiver:inst1|sclk_cnt[2]       ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.415      ;
; 0.287 ; i2s_transceiver:inst1|r_data_tx_int[3]  ; i2s_transceiver:inst1|r_data_tx_int[4]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.415      ;
; 0.288 ; i2s_transceiver:inst1|r_data_tx_int[10] ; i2s_transceiver:inst1|r_data_tx_int[11] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.416      ;
; 0.289 ; i2s_transceiver:inst1|r_data_tx_int[11] ; i2s_transceiver:inst1|r_data_tx_int[12] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.417      ;
; 0.289 ; i2s_transceiver:inst1|r_data_tx_int[8]  ; i2s_transceiver:inst1|r_data_tx_int[9]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.417      ;
; 0.289 ; i2s_transceiver:inst1|r_data_tx_int[5]  ; i2s_transceiver:inst1|r_data_tx_int[6]  ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.417      ;
; 0.290 ; i2s_transceiver:inst1|r_data_tx_int[12] ; i2s_transceiver:inst1|r_data_tx_int[13] ; CK_50M                   ; CK_50M      ; 0.000        ; 0.044      ; 0.418      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i2c_cntrl:inst3|pack_end'                                                                                                          ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.188 ; i2c_wrd_gen:inst2|count[3] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_wrd_gen:inst2|count[2] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[1] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[0] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.035      ; 0.314      ;
; 0.305 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[1] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; i2c_wrd_gen:inst2|count[0] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.035      ; 0.425      ;
; 0.317 ; i2c_wrd_gen:inst2|count[2] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.035      ; 0.436      ;
; 0.323 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[2] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.035      ; 0.442      ;
; 0.324 ; i2c_wrd_gen:inst2|count[1] ; i2c_wrd_gen:inst2|count[3] ; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 0.000        ; 0.035      ; 0.443      ;
+-------+----------------------------+----------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CK_50M'                                                                                                         ;
+--------+------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[3]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.055     ; 1.567      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[4]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.055     ; 1.567      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[5]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.055     ; 1.567      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[6]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.055     ; 1.567      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[9]       ; CK_50M       ; CK_50M      ; 1.000        ; -0.055     ; 1.567      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[10]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.055     ; 1.567      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[12]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.055     ; 1.567      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[13]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.055     ; 1.567      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[14]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.055     ; 1.567      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[15]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.055     ; 1.567      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[16]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 1.569      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[1]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.048     ; 1.574      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[2]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.048     ; 1.574      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[3]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.048     ; 1.574      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[4]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.048     ; 1.574      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[5]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.048     ; 1.574      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[6]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.048     ; 1.574      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[7]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.048     ; 1.574      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[8]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.048     ; 1.574      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[9]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.048     ; 1.574      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[12]        ; CK_50M       ; CK_50M      ; 1.000        ; -0.048     ; 1.574      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[13]        ; CK_50M       ; CK_50M      ; 1.000        ; -0.048     ; 1.574      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|ws_cnt[0]         ; CK_50M       ; CK_50M      ; 1.000        ; -0.048     ; 1.574      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[15]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 1.569      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[14]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 1.569      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[13]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 1.569      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[10]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 1.569      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[9]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 1.569      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[0]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.051     ; 1.571      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[1]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.051     ; 1.571      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[6]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.051     ; 1.571      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[7]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.051     ; 1.571      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[8]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.051     ; 1.571      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[11]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 1.569      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx[12]     ; CK_50M       ; CK_50M      ; 1.000        ; -0.053     ; 1.569      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.052     ; 1.570      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[2]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[3]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[9]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.049     ; 1.573      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[7]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.051     ; 1.571      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx[4]      ; CK_50M       ; CK_50M      ; 1.000        ; -0.051     ; 1.571      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.635 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; -0.046     ; 1.576      ;
; -0.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[0]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.123      ; 1.571      ;
; -0.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[1]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.123      ; 1.571      ;
; -0.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[2]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.123      ; 1.571      ;
; -0.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[3]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.123      ; 1.571      ;
; -0.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[4]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.123      ; 1.571      ;
; -0.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[5]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.123      ; 1.571      ;
; -0.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[6]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.123      ; 1.571      ;
; -0.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[7]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.123      ; 1.571      ;
; -0.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[8]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.123      ; 1.571      ;
; -0.461 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[0]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.122      ; 1.570      ;
; -0.460 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[9]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.122      ; 1.569      ;
; -0.460 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[10] ; CK_50M       ; CK_50M      ; 1.000        ; 0.122      ; 1.569      ;
; -0.460 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[11] ; CK_50M       ; CK_50M      ; 1.000        ; 0.122      ; 1.569      ;
; -0.460 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[12] ; CK_50M       ; CK_50M      ; 1.000        ; 0.122      ; 1.569      ;
; -0.460 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[13] ; CK_50M       ; CK_50M      ; 1.000        ; 0.122      ; 1.569      ;
; -0.460 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[14] ; CK_50M       ; CK_50M      ; 1.000        ; 0.122      ; 1.569      ;
; -0.460 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_rx_int[15] ; CK_50M       ; CK_50M      ; 1.000        ; 0.122      ; 1.569      ;
; -0.455 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|l_data_tx_int[3]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.133      ; 1.575      ;
; -0.455 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|r_data_tx_int[0]  ; CK_50M       ; CK_50M      ; 1.000        ; 0.130      ; 1.572      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[0]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.135      ; 1.567      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[1]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.135      ; 1.567      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[2]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.135      ; 1.567      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[7]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.135      ; 1.567      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[8]       ; CK_50M       ; CK_50M      ; 1.000        ; 0.135      ; 1.567      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[11]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.135      ; 1.567      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[17]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.137      ; 1.569      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[18]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.137      ; 1.569      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[19]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.137      ; 1.569      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[20]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.137      ; 1.569      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[21]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.137      ; 1.569      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[22]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.137      ; 1.569      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[23]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.137      ; 1.569      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[24]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.137      ; 1.569      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[25]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.137      ; 1.569      ;
; -0.445 ; i2c_cntrl:inst3|i2s_en ; i2s_transceiver:inst1|sclk_cnt[26]      ; CK_50M       ; CK_50M      ; 1.000        ; 0.137      ; 1.569      ;
+--------+------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CK_50M'                                                                                                                ;
+-------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.488 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[3]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.609      ;
; 0.488 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[5]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.609      ;
; 0.488 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[6]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.609      ;
; 0.488 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[7]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.609      ;
; 0.488 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[1]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.609      ;
; 0.488 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[2]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.609      ;
; 0.488 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.rd                ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.609      ;
; 0.488 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.wr                ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.609      ;
; 0.488 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.slv_ack1          ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.609      ;
; 0.488 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.slv_ack2          ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.609      ;
; 0.488 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.mstr_ack          ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.609      ;
; 0.509 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|scl_ena                 ; CK_50M       ; CK_50M      ; 0.000        ; 0.236      ; 0.829      ;
; 0.591 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|bit_cnt[1]              ; CK_50M       ; CK_50M      ; 0.000        ; 0.036      ; 0.711      ;
; 0.591 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|bit_cnt[2]              ; CK_50M       ; CK_50M      ; 0.000        ; 0.036      ; 0.711      ;
; 0.591 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|bit_cnt[0]              ; CK_50M       ; CK_50M      ; 0.000        ; 0.036      ; 0.711      ;
; 0.684 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|busy                    ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.805      ;
; 0.684 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|sda_int                 ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.805      ;
; 0.684 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.command           ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.805      ;
; 0.684 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.ready             ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.805      ;
; 0.684 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.start             ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.805      ;
; 0.684 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|state.stop              ; CK_50M       ; CK_50M      ; 0.000        ; 0.037      ; 0.805      ;
; 0.704 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|stretch                 ; CK_50M       ; CK_50M      ; 0.000        ; 0.038      ; 0.826      ;
; 0.707 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[0]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.038      ; 0.829      ;
; 0.707 ; i2c_cntrl:inst3|reset_n       ; i2c_master:inst|count[4]                ; CK_50M       ; CK_50M      ; 0.000        ; 0.038      ; 0.829      ;
; 0.985 ; i2c_cntrl:inst3|pack_count[1] ; i2c_cntrl:inst3|i2s_en                  ; CK_50M       ; CK_50M      ; 0.000        ; -0.157     ; 0.912      ;
; 1.044 ; i2c_cntrl:inst3|pack_count[2] ; i2c_cntrl:inst3|i2s_en                  ; CK_50M       ; CK_50M      ; 0.000        ; -0.157     ; 0.971      ;
; 1.081 ; i2c_cntrl:inst3|pack_count[0] ; i2c_cntrl:inst3|i2s_en                  ; CK_50M       ; CK_50M      ; 0.000        ; 0.034      ; 1.199      ;
; 1.087 ; i2c_cntrl:inst3|pack_count[3] ; i2c_cntrl:inst3|i2s_en                  ; CK_50M       ; CK_50M      ; 0.000        ; -0.157     ; 1.014      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[16]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.250      ; 1.471      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[17]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.250      ; 1.471      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[18]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.250      ; 1.471      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[23]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.250      ; 1.471      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[24]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.250      ; 1.471      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[25]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.250      ; 1.471      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[1]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[2]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[3]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[4]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[5]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[6]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[7]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[8]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[9]  ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[10] ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[11] ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[12] ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[13] ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[14] ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.137 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_tx_int[15] ; CK_50M       ; CK_50M      ; 0.000        ; 0.246      ; 1.467      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[11]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.244      ; 1.470      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[14]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.244      ; 1.470      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[15]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.244      ; 1.470      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_int            ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|l_data_rx[4]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.239      ; 1.465      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|l_data_rx[3]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.239      ; 1.465      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|l_data_rx[2]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.239      ; 1.465      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|l_data_rx[5]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.239      ; 1.465      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[12]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[11]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[10]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[5]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[3]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[1]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[0]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[2]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[6]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[8]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[13]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[14]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.142 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|r_data_rx[15]     ; CK_50M       ; CK_50M      ; 0.000        ; 0.242      ; 1.468      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[0]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.236      ; 1.463      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[1]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.236      ; 1.463      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[2]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.236      ; 1.463      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[7]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.236      ; 1.463      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[8]       ; CK_50M       ; CK_50M      ; 0.000        ; 0.236      ; 1.463      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[11]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.236      ; 1.463      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[17]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[18]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[19]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[20]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[21]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[22]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[23]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[24]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[25]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[26]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[27]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[28]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[29]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[30]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|sclk_cnt[31]      ; CK_50M       ; CK_50M      ; 0.000        ; 0.238      ; 1.465      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[10]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.243      ; 1.470      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[19]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.245      ; 1.472      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[20]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.245      ; 1.472      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[21]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.245      ; 1.472      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[22]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.245      ; 1.472      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[26]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.245      ; 1.472      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[27]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.243      ; 1.470      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[28]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.243      ; 1.470      ;
; 1.143 ; i2c_cntrl:inst3|i2s_en        ; i2s_transceiver:inst1|ws_cnt[29]        ; CK_50M       ; CK_50M      ; 0.000        ; 0.243      ; 1.470      ;
+-------+-------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+---------------------------+----------+-------+----------+---------+---------------------+
; Clock                     ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -5.130   ; 0.164 ; -1.785   ; 0.488   ; -3.000              ;
;  CK_50M                   ; -5.130   ; 0.164 ; -1.785   ; 0.488   ; -3.000              ;
;  i2c_cntrl:inst3|pack_end ; -0.061   ; 0.188 ; N/A      ; N/A     ; -1.000              ;
; Design-wide TNS           ; -883.135 ; 0.0   ; -270.205 ; 0.0     ; -276.428            ;
;  CK_50M                   ; -883.017 ; 0.000 ; -270.205 ; 0.000   ; -272.428            ;
;  i2c_cntrl:inst3|pack_end ; -0.118   ; 0.000 ; N/A      ; N/A     ; -4.000              ;
+---------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; reset_test    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2S_CLOCK     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2S_WS        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; enable        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2S_TX_DATA   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pack_end      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GENERAL_CLOCK ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; i2s_en        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CK_50M                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; I2S_RX_DATA             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; reset_test    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; I2S_CLOCK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; I2S_WS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; enable        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; I2S_TX_DATA   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; pack_end      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; GENERAL_CLOCK ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; i2s_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; reset_test    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; I2S_CLOCK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; I2S_WS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; enable        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; I2S_TX_DATA   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; pack_end      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; GENERAL_CLOCK ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; i2s_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; reset_test    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; I2S_CLOCK     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; I2S_WS        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; enable        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; I2S_TX_DATA   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; pack_end      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; GENERAL_CLOCK ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; i2s_en        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CK_50M                   ; CK_50M                   ; 54779    ; 0        ; 0        ; 0        ;
; i2c_cntrl:inst3|pack_end ; CK_50M                   ; 29       ; 1        ; 0        ; 0        ;
; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 10       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; CK_50M                   ; CK_50M                   ; 54779    ; 0        ; 0        ; 0        ;
; i2c_cntrl:inst3|pack_end ; CK_50M                   ; 29       ; 1        ; 0        ; 0        ;
; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; 10       ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CK_50M     ; CK_50M   ; 191      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CK_50M     ; CK_50M   ; 191      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 15    ; 15   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CK_50M                   ; CK_50M                   ; Base ; Constrained ;
; i2c_cntrl:inst3|pack_end ; i2c_cntrl:inst3|pack_end ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; CK_50M      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_RX_DATA ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; GENERAL_CLOCK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_CLOCK     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_TX_DATA   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_WS        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busy          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i2s_en        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pack_end      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_test    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; CK_50M      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_RX_DATA ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                            ;
+---------------+---------------------------------------------------------------------------------------+
; Output Port   ; Comment                                                                               ;
+---------------+---------------------------------------------------------------------------------------+
; GENERAL_CLOCK ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_CLOCK     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_TX_DATA   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; I2S_WS        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; busy          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i2s_en        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pack_end      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_test    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scl           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Wed Jan 20 21:43:45 2021
Info: Command: quartus_sta TP_FINAL -c TP_FINAL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TP_FINAL.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CK_50M CK_50M
    Info (332105): create_clock -period 1.000 -name i2c_cntrl:inst3|pack_end i2c_cntrl:inst3|pack_end
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.130
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.130            -883.017 CK_50M 
    Info (332119):    -0.061              -0.118 i2c_cntrl:inst3|pack_end 
Info (332146): Worst-case hold slack is 0.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.320               0.000 CK_50M 
    Info (332119):     0.358               0.000 i2c_cntrl:inst3|pack_end 
Info (332146): Worst-case recovery slack is -1.785
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.785            -270.205 CK_50M 
Info (332146): Worst-case removal slack is 0.893
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.893               0.000 CK_50M 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -256.000 CK_50M 
    Info (332119):    -1.000              -4.000 i2c_cntrl:inst3|pack_end 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.457
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.457            -770.154 CK_50M 
    Info (332119):     0.050               0.000 i2c_cntrl:inst3|pack_end 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 CK_50M 
    Info (332119):     0.313               0.000 i2c_cntrl:inst3|pack_end 
Info (332146): Worst-case recovery slack is -1.472
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.472            -218.417 CK_50M 
Info (332146): Worst-case removal slack is 0.803
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.803               0.000 CK_50M 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -256.000 CK_50M 
    Info (332119):    -1.000              -4.000 i2c_cntrl:inst3|pack_end 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.439            -386.699 CK_50M 
    Info (332119):     0.404               0.000 i2c_cntrl:inst3|pack_end 
Info (332146): Worst-case hold slack is 0.164
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.164               0.000 CK_50M 
    Info (332119):     0.188               0.000 i2c_cntrl:inst3|pack_end 
Info (332146): Worst-case recovery slack is -0.635
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.635             -85.472 CK_50M 
Info (332146): Worst-case removal slack is 0.488
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.488               0.000 CK_50M 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -272.428 CK_50M 
    Info (332119):    -1.000              -4.000 i2c_cntrl:inst3|pack_end 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4780 megabytes
    Info: Processing ended: Wed Jan 20 21:44:00 2021
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:09


