{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"1.0",
   "Default View_TopLeft":"2176,4741",
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0r4  2019-12-20 bk=1.5203 VDI=41 GEI=36 GUI=JA:9.0 TLS
#  -string -flagsOSRD
preplace port iic_rtl_0 -pg 1 -lvl 4 -x 7830 -y 1450 -defaultsOSRD
preplace port WIB_LED -pg 1 -lvl 4 -x 7830 -y 600 -defaultsOSRD
preplace port sda_out_p_0 -pg 1 -lvl 4 -x 7830 -y 740 -defaultsOSRD
preplace port sda_out_n_0 -pg 1 -lvl 4 -x 7830 -y 760 -defaultsOSRD
preplace port sda_in_p_0 -pg 1 -lvl 0 -x -70 -y 620 -defaultsOSRD
preplace port sda_in_n_0 -pg 1 -lvl 0 -x -70 -y 640 -defaultsOSRD
preplace port fastcommand_out_p_0 -pg 1 -lvl 4 -x 7830 -y 2210 -defaultsOSRD
preplace port fastcommand_out_n_0 -pg 1 -lvl 4 -x 7830 -y 2230 -defaultsOSRD
preplace port ts_rec_d_clk -pg 1 -lvl 0 -x -70 -y 2460 -defaultsOSRD
preplace port ts_rec_d -pg 1 -lvl 0 -x -70 -y 2480 -defaultsOSRD
preplace port ts_rec_clk_locked -pg 1 -lvl 0 -x -70 -y 2500 -defaultsOSRD
preplace port ts_sfp_los -pg 1 -lvl 0 -x -70 -y 2520 -defaultsOSRD
preplace port ts_cdr_los -pg 1 -lvl 0 -x -70 -y 2540 -defaultsOSRD
preplace port ts_cdr_lol -pg 1 -lvl 0 -x -70 -y 2560 -defaultsOSRD
preplace port ts_clk -pg 1 -lvl 4 -x 7830 -y 2080 -defaultsOSRD
preplace port ts_rst -pg 1 -lvl 4 -x 7830 -y 2470 -defaultsOSRD
preplace port ts_rdy -pg 1 -lvl 4 -x 7830 -y 2490 -defaultsOSRD
preplace port sda_out_p_1 -pg 1 -lvl 4 -x 7830 -y 820 -defaultsOSRD
preplace port sda_out_n_1 -pg 1 -lvl 4 -x 7830 -y 840 -defaultsOSRD
preplace port sda_in_p_1 -pg 1 -lvl 0 -x -70 -y 660 -defaultsOSRD
preplace port sda_in_n_1 -pg 1 -lvl 0 -x -70 -y 680 -defaultsOSRD
preplace port sda_out_p_2 -pg 1 -lvl 4 -x 7830 -y 990 -defaultsOSRD
preplace port sda_out_n_2 -pg 1 -lvl 4 -x 7830 -y 1010 -defaultsOSRD
preplace port sda_out_p_3 -pg 1 -lvl 4 -x 7830 -y 1070 -defaultsOSRD
preplace port sda_out_n_3 -pg 1 -lvl 4 -x 7830 -y 1090 -defaultsOSRD
preplace port sda_out_p_4 -pg 1 -lvl 4 -x 7830 -y 1220 -defaultsOSRD
preplace port sda_out_n_4 -pg 1 -lvl 4 -x 7830 -y 1240 -defaultsOSRD
preplace port sda_out_p_5 -pg 1 -lvl 4 -x 7830 -y 1300 -defaultsOSRD
preplace port sda_out_n_5 -pg 1 -lvl 4 -x 7830 -y 1320 -defaultsOSRD
preplace port sda_out_p_6 -pg 1 -lvl 4 -x 7830 -y 1900 -defaultsOSRD
preplace port sda_out_n_6 -pg 1 -lvl 4 -x 7830 -y 1920 -defaultsOSRD
preplace port sda_out_p_7 -pg 1 -lvl 4 -x 7830 -y 1980 -defaultsOSRD
preplace port sda_out_n_7 -pg 1 -lvl 4 -x 7830 -y 2000 -defaultsOSRD
preplace port sda_in_p_2 -pg 1 -lvl 0 -x -70 -y 700 -defaultsOSRD
preplace port sda_in_n_2 -pg 1 -lvl 0 -x -70 -y 720 -defaultsOSRD
preplace port sda_in_p_3 -pg 1 -lvl 0 -x -70 -y 950 -defaultsOSRD
preplace port sda_in_n_3 -pg 1 -lvl 0 -x -70 -y 740 -defaultsOSRD
preplace port sda_in_p_4 -pg 1 -lvl 0 -x -70 -y 970 -defaultsOSRD
preplace port sda_in_n_4 -pg 1 -lvl 0 -x -70 -y 910 -defaultsOSRD
preplace port sda_in_p_5 -pg 1 -lvl 0 -x -70 -y 990 -defaultsOSRD
preplace port sda_in_n_5 -pg 1 -lvl 0 -x -70 -y 930 -defaultsOSRD
preplace port sda_in_p_6 -pg 1 -lvl 0 -x -70 -y 1920 -defaultsOSRD
preplace port sda_in_n_6 -pg 1 -lvl 0 -x -70 -y 1940 -defaultsOSRD
preplace port sda_in_p_7 -pg 1 -lvl 0 -x -70 -y 1960 -defaultsOSRD
preplace port sda_in_n_7 -pg 1 -lvl 0 -x -70 -y 1980 -defaultsOSRD
preplace port AXI_CLK_OUT -pg 1 -lvl 4 -x 7830 -y 1430 -defaultsOSRD
preplace port daq_clk -pg 1 -lvl 0 -x -70 -y 180 -defaultsOSRD
preplace port daq_spy_reset_0 -pg 1 -lvl 0 -x -70 -y 490 -defaultsOSRD
preplace port daq_spy_full_0 -pg 1 -lvl 4 -x 7830 -y 410 -defaultsOSRD
preplace port daq_spy_reset_1 -pg 1 -lvl 0 -x -70 -y 240 -defaultsOSRD
preplace port daq_spy_full_1 -pg 1 -lvl 4 -x 7830 -y 160 -defaultsOSRD
preplace port ts_valid -pg 1 -lvl 4 -x 7830 -y 2780 -defaultsOSRD
preplace port fake_time_stamp_en -pg 1 -lvl 0 -x -70 -y 2950 -defaultsOSRD
preplace port txd -pg 1 -lvl 4 -x 7830 -y 3240 -defaultsOSRD
preplace port tx_dis -pg 1 -lvl 4 -x 7830 -y 3440 -defaultsOSRD
preplace portBus scl_p_0 -pg 1 -lvl 4 -x 7830 -y 780 -defaultsOSRD
preplace portBus scl_n_0 -pg 1 -lvl 4 -x 7830 -y 800 -defaultsOSRD
preplace portBus ts_sync -pg 1 -lvl 4 -x 7830 -y 2680 -defaultsOSRD
preplace portBus ts_sync_v -pg 1 -lvl 4 -x 7830 -y 2700 -defaultsOSRD
preplace portBus ts_tstamp -pg 1 -lvl 4 -x 7830 -y 2720 -defaultsOSRD
preplace portBus ts_evtctr -pg 1 -lvl 4 -x 7830 -y 2740 -defaultsOSRD
preplace portBus scl_n_1 -pg 1 -lvl 4 -x 7830 -y 1050 -defaultsOSRD
preplace portBus scl_p_1 -pg 1 -lvl 4 -x 7830 -y 1030 -defaultsOSRD
preplace portBus scl_n_2 -pg 1 -lvl 4 -x 7830 -y 1280 -defaultsOSRD
preplace portBus scl_p_2 -pg 1 -lvl 4 -x 7830 -y 1260 -defaultsOSRD
preplace portBus scl_n_3 -pg 1 -lvl 4 -x 7830 -y 1960 -defaultsOSRD
preplace portBus scl_p_3 -pg 1 -lvl 4 -x 7830 -y 1940 -defaultsOSRD
preplace portBus AXI_RSTn -pg 1 -lvl 4 -x 7830 -y 910 -defaultsOSRD
preplace portBus reg_ro -pg 1 -lvl 0 -x -70 -y 1010 -defaultsOSRD
preplace portBus reg_rw -pg 1 -lvl 4 -x 7830 -y 1470 -defaultsOSRD
preplace portBus daq_stream_k1 -pg 1 -lvl 0 -x -70 -y 160 -defaultsOSRD
preplace portBus daq_stream1 -pg 1 -lvl 0 -x -70 -y 140 -defaultsOSRD
preplace portBus daq_stream_k0 -pg 1 -lvl 0 -x -70 -y 410 -defaultsOSRD
preplace portBus daq_stream0 -pg 1 -lvl 0 -x -70 -y 390 -defaultsOSRD
preplace portBus ts_stat -pg 1 -lvl 4 -x 7830 -y 2760 -defaultsOSRD
preplace portBus cmd_code_idle -pg 1 -lvl 0 -x -70 -y 2600 -defaultsOSRD
preplace portBus cmd_code_edge -pg 1 -lvl 0 -x -70 -y 2850 -defaultsOSRD
preplace portBus cmd_code_sync -pg 1 -lvl 0 -x -70 -y 2870 -defaultsOSRD
preplace portBus cmd_code_act -pg 1 -lvl 0 -x -70 -y 2890 -defaultsOSRD
preplace portBus cmd_code_reset -pg 1 -lvl 0 -x -70 -y 2910 -defaultsOSRD
preplace portBus cmd_code_adc_reset -pg 1 -lvl 0 -x -70 -y 2930 -defaultsOSRD
preplace portBus fake_time_stamp_init -pg 1 -lvl 0 -x -70 -y 2970 -defaultsOSRD
preplace portBus clk_40 -pg 1 -lvl 4 -x 7830 -y 20 -defaultsOSRD
preplace inst timing_module -pg 1 -lvl 2 -x 1350 -y 4242 -defaultsOSRD
preplace inst coldata_i2c_dual0 -pg 1 -lvl 3 -x 7621 -y 790 -defaultsOSRD
preplace inst coldata_i2c_dual1 -pg 1 -lvl 3 -x 7621 -y 1040 -defaultsOSRD
preplace inst coldata_i2c_dual2 -pg 1 -lvl 3 -x 7621 -y 1270 -defaultsOSRD
preplace inst coldata_i2c_dual3 -pg 1 -lvl 3 -x 7621 -y 1950 -defaultsOSRD
preplace inst dbg -pg 1 -lvl 3 -x 7621 -y 1610 -defaultsOSRD
preplace inst daq_spy_0 -pg 1 -lvl 3 -x 7621 -y 410 -defaultsOSRD
preplace inst daq_spy_1 -pg 1 -lvl 3 -x 7621 -y 160 -defaultsOSRD
preplace inst axi_gpio_1 -pg 1 -lvl 3 -x 7621 -y 600 -defaultsOSRD
preplace inst axi_iic_0 -pg 1 -lvl 3 -x 7621 -y 1470 -defaultsOSRD
preplace inst coldata_fast_cmd_0 -pg 1 -lvl 3 -x 7621 -y 2230 -defaultsOSRD
preplace inst ps8_0_axi_periph -pg 1 -lvl 2 -x 1350 -y 1382 -defaultsOSRD
preplace inst reg_bank_64_0 -pg 1 -lvl 3 -x 7621 -y 1750 -defaultsOSRD
preplace inst rst_ps8_0_99M -pg 1 -lvl 2 -x 1350 -y 830 -defaultsOSRD
preplace inst util_ds_buf_0 -pg 1 -lvl 1 -x 440 -y 1030 -defaultsOSRD
preplace inst zynq_ultra_ps_e_0 -pg 1 -lvl 1 -x 440 -y 840 -defaultsOSRD
preplace inst timing_module|ts_reclock_0 -pg 1 -lvl 3 -x 2150 -y 4432 -defaultsOSRD
preplace inst timing_module|ila_0 -pg 1 -lvl 4 -x 2610 -y 4422 -defaultsOSRD
preplace inst timing_module|ila_1 -pg 1 -lvl 4 -x 2610 -y 4132 -defaultsOSRD
preplace inst timing_module|xlconstant_1 -pg 1 -lvl 4 -x 2610 -y 4712 -defaultsOSRD
preplace inst timing_module|xlconstant_2 -pg 1 -lvl 4 -x 2610 -y 4832 -defaultsOSRD
preplace inst timing_module|xlslice_0 -pg 1 -lvl 2 -x 1650 -y 4502 -defaultsOSRD
preplace inst timing_module|xlslice_2 -pg 1 -lvl 1 -x 1330 -y 4442 -defaultsOSRD
preplace inst timing_module|xlslice_1 -pg 1 -lvl 2 -x 1650 -y 4602 -defaultsOSRD
preplace inst timing_module|pdts_endpoint_stdlog_0 -pg 1 -lvl 2 -x 1650 -y 4282 -defaultsOSRD
preplace netloc zynq_ultra_ps_e_0_pl_clk0 1 0 4 30 740 940 640 3100 2070 7810J
preplace netloc zynq_ultra_ps_e_0_pl_resetn0 1 1 1 820 810n
preplace netloc rst_ps8_0_99M_peripheral_aresetn 1 1 3 950 620 3110 910 NJ
preplace netloc rst_ps8_0_99M_interconnect_aresetn 1 1 2 960 930 2900
preplace netloc coldata_i2c_0_scl_p 1 3 1 NJ 780
preplace netloc coldata_i2c_0_scl_n 1 3 1 NJ 800
preplace netloc coldata_i2c_0_sda_out_p 1 3 1 NJ 740
preplace netloc coldata_i2c_0_sda_out_n 1 3 1 NJ 760
preplace netloc sda_in_p_0_1 1 0 3 NJ 620 820J 630 3250J
preplace netloc sda_in_n_0_1 1 0 3 NJ 640 820J 650 3240J
preplace netloc coldata_fast_cmd_0_fastcommand_out_p 1 3 1 NJ 2210
preplace netloc coldata_fast_cmd_0_fastcommand_out_n 1 3 1 NJ 2230
preplace netloc rec_d_clk_0_1 1 0 2 NJ 2460 930J
preplace netloc rec_d_0_1 1 0 2 NJ 2480 920J
preplace netloc rec_clk_locked_0_1 1 0 2 NJ 2500 910J
preplace netloc sfp_los_0_1 1 0 2 NJ 2520 900J
preplace netloc cdr_los_0_1 1 0 2 NJ 2540 890J
preplace netloc cdr_lol_0_1 1 0 2 NJ 2560 880J
preplace netloc pdts_endpoint_0_clk 1 2 2 3000 2080 NJ
preplace netloc pdts_endpoint_0_rst 1 2 2 3110J 2470 NJ
preplace netloc pdts_endpoint_0_rdy 1 2 2 3130J 2490 NJ
preplace netloc pdts_endpoint_0_sync 1 2 2 3150J 2680 NJ
preplace netloc pdts_endpoint_0_sync_v 1 2 2 3170J 2700 NJ
preplace netloc pdts_endpoint_0_tstamp 1 2 2 3050 2720 NJ
preplace netloc pdts_endpoint_0_evtctr 1 2 2 3190J 2740 NJ
preplace netloc coldata_i2c_dual_sda_out_p_1 1 3 1 NJ 820
preplace netloc coldata_i2c_dual_sda_out_n_1 1 3 1 NJ 840
preplace netloc sda_in_p_1_1 1 0 3 -10J 680 NJ 680 3220J
preplace netloc sda_in_n_1_1 1 0 3 -20J 700 NJ 700 3200J
preplace netloc coldata_i2c_dual1_sda_out_p_0 1 3 1 NJ 990
preplace netloc coldata_i2c_dual1_sda_out_n_0 1 3 1 NJ 1010
preplace netloc coldata_i2c_dual1_sda_out_p_1 1 3 1 NJ 1070
preplace netloc coldata_i2c_dual1_sda_out_n_1 1 3 1 NJ 1090
preplace netloc coldata_i2c_dual2_sda_out_p_0 1 3 1 NJ 1220
preplace netloc coldata_i2c_dual2_sda_out_n_0 1 3 1 NJ 1240
preplace netloc coldata_i2c_dual2_sda_out_p_1 1 3 1 NJ 1300
preplace netloc coldata_i2c_dual2_sda_out_n_1 1 3 1 NJ 1320
preplace netloc coldata_i2c_dual3_sda_out_p_0 1 3 1 NJ 1900
preplace netloc coldata_i2c_dual3_sda_out_n_0 1 3 1 NJ 1920
preplace netloc coldata_i2c_dual3_sda_out_p_1 1 3 1 NJ 1980
preplace netloc coldata_i2c_dual3_sda_out_n_1 1 3 1 NJ 2000
preplace netloc coldata_i2c_dual3_scl_p_0 1 3 1 NJ 1940
preplace netloc coldata_i2c_dual3_scl_n_0 1 3 1 NJ 1960
preplace netloc coldata_i2c_dual2_scl_p_0 1 3 1 NJ 1260
preplace netloc coldata_i2c_dual2_scl_n_0 1 3 1 NJ 1280
preplace netloc coldata_i2c_dual1_scl_n_0 1 3 1 NJ 1050
preplace netloc coldata_i2c_dual1_scl_p_0 1 3 1 NJ 1030
preplace netloc sda_in_p_0_0_1 1 0 3 -30J 710 NJ 710 3180J
preplace netloc sda_in_n_0_0_1 1 0 3 NJ 720 NJ 720 2910J
preplace netloc sda_in_p_1_0_1 1 0 3 NJ 950 NJ 950 3090J
preplace netloc sda_in_n_1_0_1 1 0 3 -40J 690 NJ 690 3140J
preplace netloc sda_in_p_0_1_1 1 0 3 10J 940 NJ 940 3080J
preplace netloc sda_in_n_0_1_1 1 0 3 -50J 670 NJ 670 3160J
preplace netloc sda_in_p_1_1_1 1 0 3 20J 960 NJ 960 3060J
preplace netloc sda_in_n_1_1_1 1 0 3 10J 730 NJ 730 3070J
preplace netloc sda_in_p_0_2_1 1 0 3 NJ 1920 NJ 1920 NJ
preplace netloc sda_in_n_0_2_1 1 0 3 NJ 1940 NJ 1940 NJ
preplace netloc sda_in_p_1_2_1 1 0 3 NJ 1960 NJ 1960 2920J
preplace netloc sda_in_n_1_2_1 1 0 3 NJ 1980 NJ 1980 2900J
preplace netloc axi_iic_0_iic2intc_irpt 1 0 4 20 10 NJ 10 NJ 10 7790
preplace netloc reg_ro_0_1 1 0 3 0J 660 NJ 660 3120J
preplace netloc reg_bank_64_0_reg_rw 1 1 3 960 1802 3080J 1390 7800
preplace netloc daq_stream_k1_0_1 1 0 3 NJ 160 NJ 160 NJ
preplace netloc daq_stream1_0_1 1 0 3 NJ 140 NJ 140 NJ
preplace netloc daq_stream_k0_0_1 1 0 3 NJ 410 NJ 410 NJ
preplace netloc daq_stream0_0_1 1 0 3 NJ 390 NJ 390 NJ
preplace netloc daq_clk_0_1 1 0 3 NJ 180 NJ 180 3250
preplace netloc reset_0_1 1 0 3 NJ 490 NJ 490 NJ
preplace netloc daq_spy_full_0 1 3 1 NJ 410
preplace netloc daq_spy_reset_0_1 1 0 3 NJ 240 NJ 240 NJ
preplace netloc daq_spy_1_daq_spy_full 1 3 1 NJ 160
preplace netloc timing_module_stat_0 1 2 2 3210J 2760 NJ
preplace netloc timing_module_ts_valid_0 1 2 2 3230J 2780 NJ
preplace netloc cmd_code_idle_0_1 1 0 2 NJ 2600 870J
preplace netloc cmd_code_edge_0_1 1 0 2 NJ 2850 860J
preplace netloc cmd_code_sync_0_1 1 0 2 NJ 2870 850J
preplace netloc cmd_code_act_0_1 1 0 2 NJ 2890 840J
preplace netloc cmd_code_reset_0_1 1 0 2 NJ 2910 830J
preplace netloc cmd_code_adc_reset_0_1 1 0 2 NJ 2930 820J
preplace netloc timing_module_cmd_bit_idle 1 2 1 3120 2180n
preplace netloc timing_module_cmd_bit_edge 1 2 1 3140 2200n
preplace netloc timing_module_cmd_bit_sync 1 2 1 3160 2220n
preplace netloc timing_module_cmd_bit_act 1 2 1 3180 2240n
preplace netloc timing_module_cmd_bit_reset 1 2 1 3200 2260n
preplace netloc timing_module_cmd_bit_adc_reset 1 2 1 3220 2280n
preplace netloc fake_time_stamp_en_0_1 1 0 2 NJ 2950 810J
preplace netloc fake_time_stamp_init_0_1 1 0 2 NJ 2970 800J
preplace netloc zynq_ultra_ps_e_0_pl_clk1 1 0 2 30 970 800
preplace netloc util_ds_buf_0_BUFG_O 1 1 3 810J 20 NJ 20 N
preplace netloc timing_module_tx_dis 1 2 2 3250 3440 NJ
preplace netloc timing_module_txd 1 2 2 3240 3240 NJ
preplace netloc ps8_0_axi_periph_M00_AXI 1 2 1 2920 330n
preplace netloc S00_AXI1_2 1 2 1 3040 1220n
preplace netloc ps8_0_axi_periph_M11_AXI 1 2 1 3060 1450n
preplace netloc S00_AXI1_3 1 2 1 3010 1432n
preplace netloc ps8_0_axi_periph_M13_AXI 1 2 1 2970 580n
preplace netloc axi_gpio_1_GPIO 1 3 1 NJ 600
preplace netloc S00_AXI1_1 1 2 1 2980 990n
preplace netloc ps8_0_axi_periph_M04_AXI 1 2 1 2950 740n
preplace netloc ps8_0_axi_periph_M03_AXI 1 2 1 2990 1292n
preplace netloc ps8_0_axi_periph_M15_AXI 1 2 1 2940 80n
preplace netloc ps8_0_axi_periph_M14_AXI 1 2 1 3020 1512n
preplace netloc axi_iic_0_IIC 1 3 1 NJ 1450
preplace netloc S00_AXI_3 1 2 1 3040 1412n
preplace netloc ps8_0_axi_periph_M01_AXI 1 2 1 2930 720n
preplace netloc zynq_ultra_ps_e_0_M_AXI_HPM0_FPD 1 1 1 930 800n
preplace netloc S00_AXI_2 1 2 1 3010 1200n
preplace netloc S00_AXI_1 1 2 1 2960 970n
preplace netloc ps8_0_axi_periph_M12_AXI 1 2 1 3030 1472n
preplace netloc timing_module|axi_gpio_1_gpio_io_o 1 0 2 1200 4522 1500
preplace netloc timing_module|xlconstant_2_dout 1 4 1 NJ 4832
preplace netloc timing_module|xlconstant_1_dout 1 4 1 NJ 4712
preplace netloc timing_module|sclk_1 1 0 4 NJ 4112 1460 4102 NJ 4102 N
preplace netloc timing_module|ts_rec_d_clk_1 1 0 2 NJ 4242 1490
preplace netloc timing_module|ts_rec_d_1 1 0 2 NJ 4262 1490
preplace netloc timing_module|ts_sfp_los_1 1 0 2 NJ 4302 1450
preplace netloc timing_module|ts_cdr_los_1 1 0 2 NJ 4322 1490
preplace netloc timing_module|ts_cdr_lol_1 1 0 2 NJ 4342 1490
preplace netloc timing_module|xlslice_2_Dout 1 1 2 1480 4122 1890J
preplace netloc timing_module|ts_reclock_0_rst_out 1 3 2 2500 4772 2720J
preplace netloc timing_module|ts_reclock_0_sync_out 1 3 2 2490 4652 2730J
preplace netloc timing_module|ts_reclock_0_tstamp_out 1 3 2 2390 4902 2710J
preplace netloc timing_module|ts_reclock_0_ts_valid 1 3 2 2380 4922 2730J
preplace netloc timing_module|cmd_code_idle_0_1 1 0 3 1190J 4082 NJ 4082 1910
preplace netloc timing_module|cmd_code_edge_0_1 1 0 3 1180J 4072 NJ 4072 1920
preplace netloc timing_module|cmd_code_sync_0_1 1 0 3 1210J 4092 NJ 4092 1880
preplace netloc timing_module|cmd_code_act_0_1 1 0 3 1180J 4502 1470J 4112 1820
preplace netloc timing_module|cmd_code_reset_0_1 1 0 3 NJ 4512 1490J 4442 1790
preplace netloc timing_module|cmd_code_adc_reset_0_1 1 0 3 NJ 4662 NJ 4662 1820
preplace netloc timing_module|ts_reclock_0_cmd_bit_idle 1 3 2 2420 4912 NJ
preplace netloc timing_module|ts_reclock_0_cmd_bit_edge 1 3 2 2440 4932 NJ
preplace netloc timing_module|ts_reclock_0_cmd_bit_sync 1 3 2 2450 4952 NJ
preplace netloc timing_module|ts_reclock_0_cmd_bit_act 1 3 2 2460 4972 NJ
preplace netloc timing_module|ts_reclock_0_cmd_bit_reset 1 3 2 2470 4992 NJ
preplace netloc timing_module|ts_reclock_0_cmd_bit_adc_reset 1 3 2 2480 5012 NJ
preplace netloc timing_module|ts_reclock_0_sync_stb_out 1 3 1 N 4372
preplace netloc timing_module|ts_reclock_0_sync_first_out 1 3 1 N 4392
preplace netloc timing_module|ts_reclock_0_fifo_valid 1 3 1 2400 4452n
preplace netloc timing_module|fake_time_stamp_en_0_1 1 0 3 NJ 4682 NJ 4682 1870
preplace netloc timing_module|fake_time_stamp_init_0_1 1 0 3 NJ 4702 NJ 4702 1920
preplace netloc timing_module|pdts_endpoint_stdlog_0_stat 1 2 3 1840 4172 2510 4892 2720J
preplace netloc timing_module|pdts_endpoint_stdlog_0_clk 1 2 3 1850 4182 2430 4632 2710J
preplace netloc timing_module|pdts_endpoint_stdlog_0_rst 1 2 1 1930 4222n
preplace netloc timing_module|pdts_endpoint_stdlog_0_rdy 1 2 3 1940 4192 2410J 4642 NJ
preplace netloc timing_module|pdts_endpoint_stdlog_0_sync 1 2 1 1830 4262n
preplace netloc timing_module|pdts_endpoint_stdlog_0_sync_stb 1 2 1 1900 4282n
preplace netloc timing_module|pdts_endpoint_stdlog_0_sync_first 1 2 1 1870 4302n
preplace netloc timing_module|pdts_endpoint_stdlog_0_tstamp 1 2 1 1810 4322n
preplace netloc timing_module|ts_reclock_0_rdy_out 1 3 1 N 4332
preplace netloc timing_module|ts_reclock_0_stat_out 1 3 1 N 4292
preplace netloc timing_module|pdts_endpoint_stdlog_0_debug 1 2 2 1790 4142 NJ
preplace netloc timing_module|ts_rec_clk_locked_1 1 0 2 NJ 4282 1460
preplace netloc timing_module|pdts_endpoint_stdlog_0_txd 1 2 3 1860 4202 2360J 5022 2730J
preplace netloc timing_module|pdts_endpoint_stdlog_0_tx_dis 1 2 3 1800J 4162 2370J 5032 2720
levelinfo -pg 1 -70 440 1350 7621 7830
levelinfo -hier timing_module * 1330 1650 2150 2610 *
pagesize -pg 1 -db -bbox -sgen -320 0 8050 5250
pagesize -hier timing_module -db -bbox -sgen 1150 4042 2760 5062
"
}
{
   "da_axi4_cnt":"13",
   "da_board_cnt":"4",
   "da_bram_cntlr_cnt":"2",
   "da_clkrst_cnt":"8",
   "da_zynq_ultra_ps_e_cnt":"1"
}
