TimeQuest Timing Analyzer report for port_io
Sat May 18 17:17:59 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Minimum Pulse Width: 'clk_in'
 12. Slow Model Minimum Pulse Width: 'dir_reg[0]'
 13. Slow Model Minimum Pulse Width: 'dir_reg[1]'
 14. Slow Model Minimum Pulse Width: 'dir_reg[2]'
 15. Slow Model Minimum Pulse Width: 'dir_reg[3]'
 16. Slow Model Minimum Pulse Width: 'dir_reg[4]'
 17. Slow Model Minimum Pulse Width: 'dir_reg[5]'
 18. Slow Model Minimum Pulse Width: 'dir_reg[6]'
 19. Slow Model Minimum Pulse Width: 'dir_reg[7]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Minimum Pulse Width: 'clk_in'
 32. Fast Model Minimum Pulse Width: 'dir_reg[0]'
 33. Fast Model Minimum Pulse Width: 'dir_reg[1]'
 34. Fast Model Minimum Pulse Width: 'dir_reg[2]'
 35. Fast Model Minimum Pulse Width: 'dir_reg[3]'
 36. Fast Model Minimum Pulse Width: 'dir_reg[4]'
 37. Fast Model Minimum Pulse Width: 'dir_reg[5]'
 38. Fast Model Minimum Pulse Width: 'dir_reg[6]'
 39. Fast Model Minimum Pulse Width: 'dir_reg[7]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Clock Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths
 57. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; port_io                                                        ;
; Device Family      ; Cyclone II                                                     ;
; Device Name        ; EP2C35F672C6                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Unavailable                                                    ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk_in     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in }     ;
; dir_reg[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dir_reg[0] } ;
; dir_reg[1] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dir_reg[1] } ;
; dir_reg[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dir_reg[2] } ;
; dir_reg[3] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dir_reg[3] } ;
; dir_reg[4] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dir_reg[4] } ;
; dir_reg[5] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dir_reg[5] } ;
; dir_reg[6] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dir_reg[6] } ;
; dir_reg[7] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { dir_reg[7] } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


---------------------------
; Slow Model Fmax Summary ;
---------------------------
No paths to report.


----------------------------
; Slow Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Slow Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; clk_in     ; -1.380 ; -17.380          ;
; dir_reg[0] ; 0.500  ; 0.000            ;
; dir_reg[1] ; 0.500  ; 0.000            ;
; dir_reg[2] ; 0.500  ; 0.000            ;
; dir_reg[3] ; 0.500  ; 0.000            ;
; dir_reg[4] ; 0.500  ; 0.000            ;
; dir_reg[5] ; 0.500  ; 0.000            ;
; dir_reg[6] ; 0.500  ; 0.000            ;
; dir_reg[7] ; 0.500  ; 0.000            ;
+------------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_in'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_in ; Rise       ; clk_in                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[7]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[7]|clk         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dir_reg[0]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[0] ; Rise       ; dir_reg[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[0] ; Rise       ; dir_reg[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[0] ; Rise       ; latch[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[0] ; Rise       ; latch[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[0] ; Rise       ; latch[0]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[0] ; Rise       ; latch[0]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dir_reg[1]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[1] ; Rise       ; dir_reg[1]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[1] ; Rise       ; dir_reg[1]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[1] ; Rise       ; latch[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[1] ; Rise       ; latch[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[1] ; Rise       ; latch[1]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[1] ; Rise       ; latch[1]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dir_reg[2]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[2] ; Rise       ; dir_reg[2]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[2] ; Rise       ; dir_reg[2]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[2] ; Rise       ; latch[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[2] ; Rise       ; latch[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[2] ; Rise       ; latch[2]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[2] ; Rise       ; latch[2]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dir_reg[3]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[3] ; Rise       ; dir_reg[3]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[3] ; Rise       ; dir_reg[3]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[3] ; Rise       ; latch[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[3] ; Rise       ; latch[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[3] ; Rise       ; latch[3]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[3] ; Rise       ; latch[3]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dir_reg[4]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[4] ; Rise       ; dir_reg[4]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[4] ; Rise       ; dir_reg[4]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[4] ; Rise       ; latch[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[4] ; Rise       ; latch[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[4] ; Rise       ; latch[4]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[4] ; Rise       ; latch[4]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dir_reg[5]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[5] ; Rise       ; dir_reg[5]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[5] ; Rise       ; dir_reg[5]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[5] ; Rise       ; latch[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[5] ; Rise       ; latch[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[5] ; Rise       ; latch[5]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[5] ; Rise       ; latch[5]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dir_reg[6]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[6] ; Rise       ; dir_reg[6]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[6] ; Rise       ; dir_reg[6]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[6] ; Rise       ; latch[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[6] ; Rise       ; latch[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[6] ; Rise       ; latch[6]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[6] ; Rise       ; latch[6]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'dir_reg[7]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[7] ; Rise       ; dir_reg[7]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[7] ; Rise       ; dir_reg[7]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[7] ; Rise       ; latch[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[7] ; Rise       ; latch[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[7] ; Rise       ; latch[7]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[7] ; Rise       ; latch[7]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; abus[*]     ; clk_in     ; 9.522 ; 9.522 ; Rise       ; clk_in          ;
;  abus[0]    ; clk_in     ; 5.847 ; 5.847 ; Rise       ; clk_in          ;
;  abus[1]    ; clk_in     ; 5.460 ; 5.460 ; Rise       ; clk_in          ;
;  abus[2]    ; clk_in     ; 5.234 ; 5.234 ; Rise       ; clk_in          ;
;  abus[3]    ; clk_in     ; 9.522 ; 9.522 ; Rise       ; clk_in          ;
;  abus[4]    ; clk_in     ; 9.375 ; 9.375 ; Rise       ; clk_in          ;
;  abus[5]    ; clk_in     ; 8.751 ; 8.751 ; Rise       ; clk_in          ;
;  abus[6]    ; clk_in     ; 8.788 ; 8.788 ; Rise       ; clk_in          ;
;  abus[7]    ; clk_in     ; 7.232 ; 7.232 ; Rise       ; clk_in          ;
; dbus[*]     ; clk_in     ; 5.729 ; 5.729 ; Rise       ; clk_in          ;
;  dbus[0]    ; clk_in     ; 4.592 ; 4.592 ; Rise       ; clk_in          ;
;  dbus[1]    ; clk_in     ; 3.499 ; 3.499 ; Rise       ; clk_in          ;
;  dbus[2]    ; clk_in     ; 3.734 ; 3.734 ; Rise       ; clk_in          ;
;  dbus[3]    ; clk_in     ; 4.043 ; 4.043 ; Rise       ; clk_in          ;
;  dbus[4]    ; clk_in     ; 4.843 ; 4.843 ; Rise       ; clk_in          ;
;  dbus[5]    ; clk_in     ; 4.324 ; 4.324 ; Rise       ; clk_in          ;
;  dbus[6]    ; clk_in     ; 5.729 ; 5.729 ; Rise       ; clk_in          ;
;  dbus[7]    ; clk_in     ; 4.078 ; 4.078 ; Rise       ; clk_in          ;
; wr_en       ; clk_in     ; 5.474 ; 5.474 ; Rise       ; clk_in          ;
; port_io[*]  ; dir_reg[0] ; 5.956 ; 5.956 ; Rise       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 5.956 ; 5.956 ; Rise       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[1] ; 6.731 ; 6.731 ; Rise       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 6.731 ; 6.731 ; Rise       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[2] ; 6.249 ; 6.249 ; Rise       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 6.249 ; 6.249 ; Rise       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[3] ; 6.146 ; 6.146 ; Rise       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 6.146 ; 6.146 ; Rise       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[4] ; 6.268 ; 6.268 ; Rise       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 6.268 ; 6.268 ; Rise       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[5] ; 7.310 ; 7.310 ; Rise       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 7.310 ; 7.310 ; Rise       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[6] ; 6.516 ; 6.516 ; Rise       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 6.516 ; 6.516 ; Rise       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[7] ; 7.376 ; 7.376 ; Rise       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 7.376 ; 7.376 ; Rise       ; dir_reg[7]      ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; abus[*]     ; clk_in     ; -3.955 ; -3.955 ; Rise       ; clk_in          ;
;  abus[0]    ; clk_in     ; -4.549 ; -4.549 ; Rise       ; clk_in          ;
;  abus[1]    ; clk_in     ; -4.181 ; -4.181 ; Rise       ; clk_in          ;
;  abus[2]    ; clk_in     ; -3.955 ; -3.955 ; Rise       ; clk_in          ;
;  abus[3]    ; clk_in     ; -8.243 ; -8.243 ; Rise       ; clk_in          ;
;  abus[4]    ; clk_in     ; -8.096 ; -8.096 ; Rise       ; clk_in          ;
;  abus[5]    ; clk_in     ; -7.456 ; -7.456 ; Rise       ; clk_in          ;
;  abus[6]    ; clk_in     ; -7.493 ; -7.493 ; Rise       ; clk_in          ;
;  abus[7]    ; clk_in     ; -5.937 ; -5.937 ; Rise       ; clk_in          ;
; dbus[*]     ; clk_in     ; -2.609 ; -2.609 ; Rise       ; clk_in          ;
;  dbus[0]    ; clk_in     ; -3.147 ; -3.147 ; Rise       ; clk_in          ;
;  dbus[1]    ; clk_in     ; -2.622 ; -2.622 ; Rise       ; clk_in          ;
;  dbus[2]    ; clk_in     ; -2.609 ; -2.609 ; Rise       ; clk_in          ;
;  dbus[3]    ; clk_in     ; -3.139 ; -3.139 ; Rise       ; clk_in          ;
;  dbus[4]    ; clk_in     ; -3.482 ; -3.482 ; Rise       ; clk_in          ;
;  dbus[5]    ; clk_in     ; -3.292 ; -3.292 ; Rise       ; clk_in          ;
;  dbus[6]    ; clk_in     ; -4.549 ; -4.549 ; Rise       ; clk_in          ;
;  dbus[7]    ; clk_in     ; -2.902 ; -2.902 ; Rise       ; clk_in          ;
; wr_en       ; clk_in     ; -4.189 ; -4.189 ; Rise       ; clk_in          ;
; port_io[*]  ; dir_reg[0] ; -5.284 ; -5.284 ; Rise       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; -5.284 ; -5.284 ; Rise       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[1] ; -5.904 ; -5.904 ; Rise       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; -5.904 ; -5.904 ; Rise       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[2] ; -5.570 ; -5.570 ; Rise       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; -5.570 ; -5.570 ; Rise       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[3] ; -5.318 ; -5.318 ; Rise       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; -5.318 ; -5.318 ; Rise       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[4] ; -5.593 ; -5.593 ; Rise       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; -5.593 ; -5.593 ; Rise       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[5] ; -6.433 ; -6.433 ; Rise       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; -6.433 ; -6.433 ; Rise       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[6] ; -5.843 ; -5.843 ; Rise       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; -5.843 ; -5.843 ; Rise       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[7] ; -6.494 ; -6.494 ; Rise       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; -6.494 ; -6.494 ; Rise       ; dir_reg[7]      ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; port_io[*]  ; clk_in     ; 7.815 ; 7.815 ; Rise       ; clk_in          ;
;  port_io[0] ; clk_in     ; 6.091 ; 6.091 ; Rise       ; clk_in          ;
;  port_io[1] ; clk_in     ; 6.639 ; 6.639 ; Rise       ; clk_in          ;
;  port_io[2] ; clk_in     ; 6.231 ; 6.231 ; Rise       ; clk_in          ;
;  port_io[3] ; clk_in     ; 6.373 ; 6.373 ; Rise       ; clk_in          ;
;  port_io[4] ; clk_in     ; 6.361 ; 6.361 ; Rise       ; clk_in          ;
;  port_io[5] ; clk_in     ; 7.615 ; 7.615 ; Rise       ; clk_in          ;
;  port_io[6] ; clk_in     ; 6.684 ; 6.684 ; Rise       ; clk_in          ;
;  port_io[7] ; clk_in     ; 7.815 ; 7.815 ; Rise       ; clk_in          ;
; dbus[*]     ; dir_reg[0] ; 6.066 ; 6.066 ; Rise       ; dir_reg[0]      ;
;  dbus[0]    ; dir_reg[0] ; 6.066 ; 6.066 ; Rise       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[0] ; 3.094 ; 3.094 ; Rise       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 3.094 ; 3.094 ; Rise       ; dir_reg[0]      ;
; dbus[*]     ; dir_reg[0] ;       ; 5.030 ; Fall       ; dir_reg[0]      ;
;  dbus[0]    ; dir_reg[0] ;       ; 5.030 ; Fall       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[0] ; 3.094 ; 3.094 ; Fall       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 3.094 ; 3.094 ; Fall       ; dir_reg[0]      ;
; dbus[*]     ; dir_reg[1] ; 6.018 ; 6.018 ; Rise       ; dir_reg[1]      ;
;  dbus[1]    ; dir_reg[1] ; 6.018 ; 6.018 ; Rise       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[1] ; 3.630 ; 3.630 ; Rise       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 3.630 ; 3.630 ; Rise       ; dir_reg[1]      ;
; dbus[*]     ; dir_reg[1] ;       ; 5.351 ; Fall       ; dir_reg[1]      ;
;  dbus[1]    ; dir_reg[1] ;       ; 5.351 ; Fall       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[1] ; 3.630 ; 3.630 ; Fall       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 3.630 ; 3.630 ; Fall       ; dir_reg[1]      ;
; dbus[*]     ; dir_reg[2] ; 4.161 ; 4.161 ; Rise       ; dir_reg[2]      ;
;  dbus[2]    ; dir_reg[2] ; 4.161 ; 4.161 ; Rise       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[2] ; 3.559 ; 3.559 ; Rise       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 3.559 ; 3.559 ; Rise       ; dir_reg[2]      ;
; dbus[*]     ; dir_reg[2] ;       ; 3.848 ; Fall       ; dir_reg[2]      ;
;  dbus[2]    ; dir_reg[2] ;       ; 3.848 ; Fall       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[2] ; 3.559 ; 3.559 ; Fall       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 3.559 ; 3.559 ; Fall       ; dir_reg[2]      ;
; dbus[*]     ; dir_reg[3] ; 5.538 ; 5.538 ; Rise       ; dir_reg[3]      ;
;  dbus[3]    ; dir_reg[3] ; 5.538 ; 5.538 ; Rise       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[3] ; 3.298 ; 3.298 ; Rise       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 3.298 ; 3.298 ; Rise       ; dir_reg[3]      ;
; dbus[*]     ; dir_reg[3] ;       ; 4.892 ; Fall       ; dir_reg[3]      ;
;  dbus[3]    ; dir_reg[3] ;       ; 4.892 ; Fall       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[3] ; 3.298 ; 3.298 ; Fall       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 3.298 ; 3.298 ; Fall       ; dir_reg[3]      ;
; dbus[*]     ; dir_reg[4] ; 5.822 ; 5.822 ; Rise       ; dir_reg[4]      ;
;  dbus[4]    ; dir_reg[4] ; 5.822 ; 5.822 ; Rise       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[4] ; 3.378 ; 3.378 ; Rise       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 3.378 ; 3.378 ; Rise       ; dir_reg[4]      ;
; dbus[*]     ; dir_reg[4] ;       ; 4.988 ; Fall       ; dir_reg[4]      ;
;  dbus[4]    ; dir_reg[4] ;       ; 4.988 ; Fall       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[4] ; 3.378 ; 3.378 ; Fall       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 3.378 ; 3.378 ; Fall       ; dir_reg[4]      ;
; dbus[*]     ; dir_reg[5] ; 5.032 ; 5.032 ; Rise       ; dir_reg[5]      ;
;  dbus[5]    ; dir_reg[5] ; 5.032 ; 5.032 ; Rise       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[5] ; 4.749 ; 4.749 ; Rise       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 4.749 ; 4.749 ; Rise       ; dir_reg[5]      ;
; dbus[*]     ; dir_reg[5] ;       ; 4.655 ; Fall       ; dir_reg[5]      ;
;  dbus[5]    ; dir_reg[5] ;       ; 4.655 ; Fall       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[5] ; 4.749 ; 4.749 ; Fall       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 4.749 ; 4.749 ; Fall       ; dir_reg[5]      ;
; dbus[*]     ; dir_reg[6] ; 7.359 ; 7.359 ; Rise       ; dir_reg[6]      ;
;  dbus[6]    ; dir_reg[6] ; 7.359 ; 7.359 ; Rise       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[6] ; 3.889 ; 3.889 ; Rise       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 3.889 ; 3.889 ; Rise       ; dir_reg[6]      ;
; dbus[*]     ; dir_reg[6] ;       ; 6.959 ; Fall       ; dir_reg[6]      ;
;  dbus[6]    ; dir_reg[6] ;       ; 6.959 ; Fall       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[6] ; 3.889 ; 3.889 ; Fall       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 3.889 ; 3.889 ; Fall       ; dir_reg[6]      ;
; dbus[*]     ; dir_reg[7] ; 4.623 ; 4.623 ; Rise       ; dir_reg[7]      ;
;  dbus[7]    ; dir_reg[7] ; 4.623 ; 4.623 ; Rise       ; dir_reg[7]      ;
; port_io[*]  ; dir_reg[7] ; 4.958 ; 4.958 ; Rise       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 4.958 ; 4.958 ; Rise       ; dir_reg[7]      ;
; dbus[*]     ; dir_reg[7] ;       ; 4.578 ; Fall       ; dir_reg[7]      ;
;  dbus[7]    ; dir_reg[7] ;       ; 4.578 ; Fall       ; dir_reg[7]      ;
; port_io[*]  ; dir_reg[7] ; 4.958 ; 4.958 ; Fall       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 4.958 ; 4.958 ; Fall       ; dir_reg[7]      ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; port_io[*]  ; clk_in     ; 6.091 ; 6.091 ; Rise       ; clk_in          ;
;  port_io[0] ; clk_in     ; 6.091 ; 6.091 ; Rise       ; clk_in          ;
;  port_io[1] ; clk_in     ; 6.639 ; 6.639 ; Rise       ; clk_in          ;
;  port_io[2] ; clk_in     ; 6.231 ; 6.231 ; Rise       ; clk_in          ;
;  port_io[3] ; clk_in     ; 6.373 ; 6.373 ; Rise       ; clk_in          ;
;  port_io[4] ; clk_in     ; 6.361 ; 6.361 ; Rise       ; clk_in          ;
;  port_io[5] ; clk_in     ; 7.615 ; 7.615 ; Rise       ; clk_in          ;
;  port_io[6] ; clk_in     ; 6.684 ; 6.684 ; Rise       ; clk_in          ;
;  port_io[7] ; clk_in     ; 7.815 ; 7.815 ; Rise       ; clk_in          ;
; dbus[*]     ; dir_reg[0] ; 4.087 ; 6.066 ; Rise       ; dir_reg[0]      ;
;  dbus[0]    ; dir_reg[0] ; 4.087 ; 6.066 ; Rise       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[0] ; 3.094 ; 3.094 ; Rise       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 3.094 ; 3.094 ; Rise       ; dir_reg[0]      ;
; dbus[*]     ; dir_reg[0] ;       ; 4.087 ; Fall       ; dir_reg[0]      ;
;  dbus[0]    ; dir_reg[0] ;       ; 4.087 ; Fall       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[0] ; 3.094 ; 3.094 ; Fall       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 3.094 ; 3.094 ; Fall       ; dir_reg[0]      ;
; dbus[*]     ; dir_reg[1] ; 3.929 ; 6.018 ; Rise       ; dir_reg[1]      ;
;  dbus[1]    ; dir_reg[1] ; 3.929 ; 6.018 ; Rise       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[1] ; 3.630 ; 3.630 ; Rise       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 3.630 ; 3.630 ; Rise       ; dir_reg[1]      ;
; dbus[*]     ; dir_reg[1] ;       ; 3.929 ; Fall       ; dir_reg[1]      ;
;  dbus[1]    ; dir_reg[1] ;       ; 3.929 ; Fall       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[1] ; 3.630 ; 3.630 ; Fall       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 3.630 ; 3.630 ; Fall       ; dir_reg[1]      ;
; dbus[*]     ; dir_reg[2] ; 3.848 ; 4.161 ; Rise       ; dir_reg[2]      ;
;  dbus[2]    ; dir_reg[2] ; 3.848 ; 4.161 ; Rise       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[2] ; 3.559 ; 3.559 ; Rise       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 3.559 ; 3.559 ; Rise       ; dir_reg[2]      ;
; dbus[*]     ; dir_reg[2] ;       ; 3.848 ; Fall       ; dir_reg[2]      ;
;  dbus[2]    ; dir_reg[2] ;       ; 3.848 ; Fall       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[2] ; 3.559 ; 3.559 ; Fall       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 3.559 ; 3.559 ; Fall       ; dir_reg[2]      ;
; dbus[*]     ; dir_reg[3] ; 4.892 ; 5.538 ; Rise       ; dir_reg[3]      ;
;  dbus[3]    ; dir_reg[3] ; 4.892 ; 5.538 ; Rise       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[3] ; 3.298 ; 3.298 ; Rise       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 3.298 ; 3.298 ; Rise       ; dir_reg[3]      ;
; dbus[*]     ; dir_reg[3] ;       ; 4.892 ; Fall       ; dir_reg[3]      ;
;  dbus[3]    ; dir_reg[3] ;       ; 4.892 ; Fall       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[3] ; 3.298 ; 3.298 ; Fall       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 3.298 ; 3.298 ; Fall       ; dir_reg[3]      ;
; dbus[*]     ; dir_reg[4] ; 4.988 ; 5.822 ; Rise       ; dir_reg[4]      ;
;  dbus[4]    ; dir_reg[4] ; 4.988 ; 5.822 ; Rise       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[4] ; 3.378 ; 3.378 ; Rise       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 3.378 ; 3.378 ; Rise       ; dir_reg[4]      ;
; dbus[*]     ; dir_reg[4] ;       ; 4.988 ; Fall       ; dir_reg[4]      ;
;  dbus[4]    ; dir_reg[4] ;       ; 4.988 ; Fall       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[4] ; 3.378 ; 3.378 ; Fall       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 3.378 ; 3.378 ; Fall       ; dir_reg[4]      ;
; dbus[*]     ; dir_reg[5] ; 4.655 ; 5.032 ; Rise       ; dir_reg[5]      ;
;  dbus[5]    ; dir_reg[5] ; 4.655 ; 5.032 ; Rise       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[5] ; 4.749 ; 4.749 ; Rise       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 4.749 ; 4.749 ; Rise       ; dir_reg[5]      ;
; dbus[*]     ; dir_reg[5] ;       ; 4.655 ; Fall       ; dir_reg[5]      ;
;  dbus[5]    ; dir_reg[5] ;       ; 4.655 ; Fall       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[5] ; 4.749 ; 4.749 ; Fall       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 4.749 ; 4.749 ; Fall       ; dir_reg[5]      ;
; dbus[*]     ; dir_reg[6] ; 6.959 ; 7.359 ; Rise       ; dir_reg[6]      ;
;  dbus[6]    ; dir_reg[6] ; 6.959 ; 7.359 ; Rise       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[6] ; 3.889 ; 3.889 ; Rise       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 3.889 ; 3.889 ; Rise       ; dir_reg[6]      ;
; dbus[*]     ; dir_reg[6] ;       ; 6.959 ; Fall       ; dir_reg[6]      ;
;  dbus[6]    ; dir_reg[6] ;       ; 6.959 ; Fall       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[6] ; 3.889 ; 3.889 ; Fall       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 3.889 ; 3.889 ; Fall       ; dir_reg[6]      ;
; dbus[*]     ; dir_reg[7] ; 4.578 ; 4.623 ; Rise       ; dir_reg[7]      ;
;  dbus[7]    ; dir_reg[7] ; 4.578 ; 4.623 ; Rise       ; dir_reg[7]      ;
; port_io[*]  ; dir_reg[7] ; 4.958 ; 4.958 ; Rise       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 4.958 ; 4.958 ; Rise       ; dir_reg[7]      ;
; dbus[*]     ; dir_reg[7] ;       ; 4.578 ; Fall       ; dir_reg[7]      ;
;  dbus[7]    ; dir_reg[7] ;       ; 4.578 ; Fall       ; dir_reg[7]      ;
; port_io[*]  ; dir_reg[7] ; 4.958 ; 4.958 ; Fall       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 4.958 ; 4.958 ; Fall       ; dir_reg[7]      ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; abus[0]    ; dbus[0]     ; 10.850 ; 10.850 ; 10.850 ; 10.850 ;
; abus[0]    ; dbus[1]     ; 10.562 ; 10.562 ; 10.562 ; 10.562 ;
; abus[0]    ; dbus[2]     ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; abus[0]    ; dbus[3]     ; 10.485 ; 10.485 ; 10.485 ; 10.485 ;
; abus[0]    ; dbus[4]     ; 11.435 ; 11.435 ; 11.435 ; 11.435 ;
; abus[0]    ; dbus[5]     ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; abus[0]    ; dbus[6]     ; 12.617 ; 12.617 ; 12.617 ; 12.617 ;
; abus[0]    ; dbus[7]     ; 10.205 ; 10.205 ; 10.205 ; 10.205 ;
; abus[1]    ; dbus[0]     ; 9.929  ; 9.929  ; 9.929  ; 9.929  ;
; abus[1]    ; dbus[1]     ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; abus[1]    ; dbus[2]     ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; abus[1]    ; dbus[3]     ; 10.558 ; 10.558 ; 10.558 ; 10.558 ;
; abus[1]    ; dbus[4]     ; 11.508 ; 11.508 ; 11.508 ; 11.508 ;
; abus[1]    ; dbus[5]     ; 10.549 ; 10.549 ; 10.549 ; 10.549 ;
; abus[1]    ; dbus[6]     ; 12.690 ; 12.690 ; 12.690 ; 12.690 ;
; abus[1]    ; dbus[7]     ; 10.278 ; 10.278 ; 10.278 ; 10.278 ;
; abus[2]    ; dbus[0]     ; 9.703  ; 9.703  ; 9.703  ; 9.703  ;
; abus[2]    ; dbus[1]     ; 9.185  ; 9.185  ; 9.185  ; 9.185  ;
; abus[2]    ; dbus[2]     ; 9.980  ; 9.980  ; 9.980  ; 9.980  ;
; abus[2]    ; dbus[3]     ; 10.332 ; 10.332 ; 10.332 ; 10.332 ;
; abus[2]    ; dbus[4]     ; 11.282 ; 11.282 ; 11.282 ; 11.282 ;
; abus[2]    ; dbus[5]     ; 10.323 ; 10.323 ; 10.323 ; 10.323 ;
; abus[2]    ; dbus[6]     ; 12.464 ; 12.464 ; 12.464 ; 12.464 ;
; abus[2]    ; dbus[7]     ; 10.052 ; 10.052 ; 10.052 ; 10.052 ;
; abus[3]    ; dbus[0]     ; 13.991 ; 13.991 ; 13.991 ; 13.991 ;
; abus[3]    ; dbus[1]     ; 13.473 ; 13.473 ; 13.473 ; 13.473 ;
; abus[3]    ; dbus[2]     ; 14.268 ; 14.268 ; 14.268 ; 14.268 ;
; abus[3]    ; dbus[3]     ; 14.620 ; 14.620 ; 14.620 ; 14.620 ;
; abus[3]    ; dbus[4]     ; 15.570 ; 15.570 ; 15.570 ; 15.570 ;
; abus[3]    ; dbus[5]     ; 14.611 ; 14.611 ; 14.611 ; 14.611 ;
; abus[3]    ; dbus[6]     ; 16.752 ; 16.752 ; 16.752 ; 16.752 ;
; abus[3]    ; dbus[7]     ; 14.340 ; 14.340 ; 14.340 ; 14.340 ;
; abus[4]    ; dbus[0]     ; 13.844 ; 13.844 ; 13.844 ; 13.844 ;
; abus[4]    ; dbus[1]     ; 13.326 ; 13.326 ; 13.326 ; 13.326 ;
; abus[4]    ; dbus[2]     ; 14.121 ; 14.121 ; 14.121 ; 14.121 ;
; abus[4]    ; dbus[3]     ; 14.473 ; 14.473 ; 14.473 ; 14.473 ;
; abus[4]    ; dbus[4]     ; 15.423 ; 15.423 ; 15.423 ; 15.423 ;
; abus[4]    ; dbus[5]     ; 14.464 ; 14.464 ; 14.464 ; 14.464 ;
; abus[4]    ; dbus[6]     ; 16.605 ; 16.605 ; 16.605 ; 16.605 ;
; abus[4]    ; dbus[7]     ; 14.193 ; 14.193 ; 14.193 ; 14.193 ;
; abus[5]    ; dbus[0]     ; 13.076 ; 13.076 ; 13.076 ; 13.076 ;
; abus[5]    ; dbus[1]     ; 12.618 ; 12.618 ; 12.618 ; 12.618 ;
; abus[5]    ; dbus[2]     ; 13.339 ; 13.339 ; 13.339 ; 13.339 ;
; abus[5]    ; dbus[3]     ; 13.691 ; 13.691 ; 13.691 ; 13.691 ;
; abus[5]    ; dbus[4]     ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; abus[5]    ; dbus[5]     ; 13.682 ; 13.682 ; 13.682 ; 13.682 ;
; abus[5]    ; dbus[6]     ; 15.823 ; 15.823 ; 15.823 ; 15.823 ;
; abus[5]    ; dbus[7]     ; 13.411 ; 13.411 ; 13.411 ; 13.411 ;
; abus[6]    ; dbus[0]     ; 13.113 ; 13.113 ; 13.113 ; 13.113 ;
; abus[6]    ; dbus[1]     ; 12.655 ; 12.655 ; 12.655 ; 12.655 ;
; abus[6]    ; dbus[2]     ; 13.376 ; 13.376 ; 13.376 ; 13.376 ;
; abus[6]    ; dbus[3]     ; 13.728 ; 13.728 ; 13.728 ; 13.728 ;
; abus[6]    ; dbus[4]     ; 14.678 ; 14.678 ; 14.678 ; 14.678 ;
; abus[6]    ; dbus[5]     ; 13.719 ; 13.719 ; 13.719 ; 13.719 ;
; abus[6]    ; dbus[6]     ; 15.860 ; 15.860 ; 15.860 ; 15.860 ;
; abus[6]    ; dbus[7]     ; 13.448 ; 13.448 ; 13.448 ; 13.448 ;
; abus[7]    ; dbus[0]     ; 11.557 ; 11.557 ; 11.557 ; 11.557 ;
; abus[7]    ; dbus[1]     ; 11.099 ; 11.099 ; 11.099 ; 11.099 ;
; abus[7]    ; dbus[2]     ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; abus[7]    ; dbus[3]     ; 12.172 ; 12.172 ; 12.172 ; 12.172 ;
; abus[7]    ; dbus[4]     ; 13.122 ; 13.122 ; 13.122 ; 13.122 ;
; abus[7]    ; dbus[5]     ; 12.163 ; 12.163 ; 12.163 ; 12.163 ;
; abus[7]    ; dbus[6]     ; 14.304 ; 14.304 ; 14.304 ; 14.304 ;
; abus[7]    ; dbus[7]     ; 11.892 ; 11.892 ; 11.892 ; 11.892 ;
; rd_en      ; dbus[0]     ; 10.397 ; 10.397 ; 10.397 ; 10.397 ;
; rd_en      ; dbus[1]     ; 9.879  ; 9.879  ; 9.879  ; 9.879  ;
; rd_en      ; dbus[2]     ; 9.879  ; 9.879  ; 9.879  ; 9.879  ;
; rd_en      ; dbus[3]     ; 10.677 ; 10.677 ; 10.677 ; 10.677 ;
; rd_en      ; dbus[4]     ; 11.239 ; 11.239 ; 11.239 ; 11.239 ;
; rd_en      ; dbus[5]     ; 10.397 ; 10.397 ; 10.397 ; 10.397 ;
; rd_en      ; dbus[6]     ; 12.828 ; 12.828 ; 12.828 ; 12.828 ;
; rd_en      ; dbus[7]     ; 10.174 ; 10.174 ; 10.174 ; 10.174 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; abus[0]    ; dbus[0]     ; 10.850 ; 10.850 ; 10.850 ; 10.850 ;
; abus[0]    ; dbus[1]     ; 10.562 ; 10.562 ; 10.562 ; 10.562 ;
; abus[0]    ; dbus[2]     ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; abus[0]    ; dbus[3]     ; 10.485 ; 10.485 ; 10.485 ; 10.485 ;
; abus[0]    ; dbus[4]     ; 11.435 ; 11.435 ; 11.435 ; 11.435 ;
; abus[0]    ; dbus[5]     ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; abus[0]    ; dbus[6]     ; 12.617 ; 12.617 ; 12.617 ; 12.617 ;
; abus[0]    ; dbus[7]     ; 10.205 ; 10.205 ; 10.205 ; 10.205 ;
; abus[1]    ; dbus[0]     ; 9.660  ; 9.660  ; 9.660  ; 9.660  ;
; abus[1]    ; dbus[1]     ; 9.310  ; 9.310  ; 9.310  ; 9.310  ;
; abus[1]    ; dbus[2]     ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; abus[1]    ; dbus[3]     ; 10.209 ; 10.209 ; 10.209 ; 10.209 ;
; abus[1]    ; dbus[4]     ; 10.771 ; 10.771 ; 10.771 ; 10.771 ;
; abus[1]    ; dbus[5]     ; 9.929  ; 9.929  ; 9.929  ; 9.929  ;
; abus[1]    ; dbus[6]     ; 12.360 ; 12.360 ; 12.360 ; 12.360 ;
; abus[1]    ; dbus[7]     ; 9.706  ; 9.706  ; 9.706  ; 9.706  ;
; abus[2]    ; dbus[0]     ; 9.434  ; 9.434  ; 9.434  ; 9.434  ;
; abus[2]    ; dbus[1]     ; 9.084  ; 9.084  ; 9.084  ; 9.084  ;
; abus[2]    ; dbus[2]     ; 9.185  ; 9.185  ; 9.185  ; 9.185  ;
; abus[2]    ; dbus[3]     ; 9.983  ; 9.983  ; 9.983  ; 9.983  ;
; abus[2]    ; dbus[4]     ; 10.545 ; 10.545 ; 10.545 ; 10.545 ;
; abus[2]    ; dbus[5]     ; 9.703  ; 9.703  ; 9.703  ; 9.703  ;
; abus[2]    ; dbus[6]     ; 12.134 ; 12.134 ; 12.134 ; 12.134 ;
; abus[2]    ; dbus[7]     ; 9.480  ; 9.480  ; 9.480  ; 9.480  ;
; abus[3]    ; dbus[0]     ; 13.722 ; 13.722 ; 13.722 ; 13.722 ;
; abus[3]    ; dbus[1]     ; 13.372 ; 13.372 ; 13.372 ; 13.372 ;
; abus[3]    ; dbus[2]     ; 13.473 ; 13.473 ; 13.473 ; 13.473 ;
; abus[3]    ; dbus[3]     ; 14.271 ; 14.271 ; 14.271 ; 14.271 ;
; abus[3]    ; dbus[4]     ; 14.833 ; 14.833 ; 14.833 ; 14.833 ;
; abus[3]    ; dbus[5]     ; 13.991 ; 13.991 ; 13.991 ; 13.991 ;
; abus[3]    ; dbus[6]     ; 16.422 ; 16.422 ; 16.422 ; 16.422 ;
; abus[3]    ; dbus[7]     ; 13.768 ; 13.768 ; 13.768 ; 13.768 ;
; abus[4]    ; dbus[0]     ; 13.575 ; 13.575 ; 13.575 ; 13.575 ;
; abus[4]    ; dbus[1]     ; 13.225 ; 13.225 ; 13.225 ; 13.225 ;
; abus[4]    ; dbus[2]     ; 13.326 ; 13.326 ; 13.326 ; 13.326 ;
; abus[4]    ; dbus[3]     ; 14.124 ; 14.124 ; 14.124 ; 14.124 ;
; abus[4]    ; dbus[4]     ; 14.686 ; 14.686 ; 14.686 ; 14.686 ;
; abus[4]    ; dbus[5]     ; 13.844 ; 13.844 ; 13.844 ; 13.844 ;
; abus[4]    ; dbus[6]     ; 16.275 ; 16.275 ; 16.275 ; 16.275 ;
; abus[4]    ; dbus[7]     ; 13.621 ; 13.621 ; 13.621 ; 13.621 ;
; abus[5]    ; dbus[0]     ; 12.966 ; 12.966 ; 12.966 ; 12.966 ;
; abus[5]    ; dbus[1]     ; 12.558 ; 12.558 ; 12.558 ; 12.558 ;
; abus[5]    ; dbus[2]     ; 12.558 ; 12.558 ; 12.558 ; 12.558 ;
; abus[5]    ; dbus[3]     ; 13.356 ; 13.356 ; 13.356 ; 13.356 ;
; abus[5]    ; dbus[4]     ; 13.918 ; 13.918 ; 13.918 ; 13.918 ;
; abus[5]    ; dbus[5]     ; 13.076 ; 13.076 ; 13.076 ; 13.076 ;
; abus[5]    ; dbus[6]     ; 15.507 ; 15.507 ; 15.507 ; 15.507 ;
; abus[5]    ; dbus[7]     ; 12.853 ; 12.853 ; 12.853 ; 12.853 ;
; abus[6]    ; dbus[0]     ; 13.003 ; 13.003 ; 13.003 ; 13.003 ;
; abus[6]    ; dbus[1]     ; 12.595 ; 12.595 ; 12.595 ; 12.595 ;
; abus[6]    ; dbus[2]     ; 12.595 ; 12.595 ; 12.595 ; 12.595 ;
; abus[6]    ; dbus[3]     ; 13.393 ; 13.393 ; 13.393 ; 13.393 ;
; abus[6]    ; dbus[4]     ; 13.955 ; 13.955 ; 13.955 ; 13.955 ;
; abus[6]    ; dbus[5]     ; 13.113 ; 13.113 ; 13.113 ; 13.113 ;
; abus[6]    ; dbus[6]     ; 15.544 ; 15.544 ; 15.544 ; 15.544 ;
; abus[6]    ; dbus[7]     ; 12.890 ; 12.890 ; 12.890 ; 12.890 ;
; abus[7]    ; dbus[0]     ; 11.447 ; 11.447 ; 11.447 ; 11.447 ;
; abus[7]    ; dbus[1]     ; 11.039 ; 11.039 ; 11.039 ; 11.039 ;
; abus[7]    ; dbus[2]     ; 11.039 ; 11.039 ; 11.039 ; 11.039 ;
; abus[7]    ; dbus[3]     ; 11.837 ; 11.837 ; 11.837 ; 11.837 ;
; abus[7]    ; dbus[4]     ; 12.399 ; 12.399 ; 12.399 ; 12.399 ;
; abus[7]    ; dbus[5]     ; 11.557 ; 11.557 ; 11.557 ; 11.557 ;
; abus[7]    ; dbus[6]     ; 13.988 ; 13.988 ; 13.988 ; 13.988 ;
; abus[7]    ; dbus[7]     ; 11.334 ; 11.334 ; 11.334 ; 11.334 ;
; rd_en      ; dbus[0]     ; 10.397 ; 10.397 ; 10.397 ; 10.397 ;
; rd_en      ; dbus[1]     ; 9.879  ; 9.879  ; 9.879  ; 9.879  ;
; rd_en      ; dbus[2]     ; 9.879  ; 9.879  ; 9.879  ; 9.879  ;
; rd_en      ; dbus[3]     ; 10.677 ; 10.677 ; 10.677 ; 10.677 ;
; rd_en      ; dbus[4]     ; 11.239 ; 11.239 ; 11.239 ; 11.239 ;
; rd_en      ; dbus[5]     ; 10.397 ; 10.397 ; 10.397 ; 10.397 ;
; rd_en      ; dbus[6]     ; 12.828 ; 12.828 ; 12.828 ; 12.828 ;
; rd_en      ; dbus[7]     ; 10.174 ; 10.174 ; 10.174 ; 10.174 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------
; Fast Model Setup Summary ;
----------------------------
No paths to report.


---------------------------
; Fast Model Hold Summary ;
---------------------------
No paths to report.


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; clk_in     ; -1.380 ; -17.380          ;
; dir_reg[0] ; 0.500  ; 0.000            ;
; dir_reg[1] ; 0.500  ; 0.000            ;
; dir_reg[2] ; 0.500  ; 0.000            ;
; dir_reg[3] ; 0.500  ; 0.000            ;
; dir_reg[4] ; 0.500  ; 0.000            ;
; dir_reg[5] ; 0.500  ; 0.000            ;
; dir_reg[6] ; 0.500  ; 0.000            ;
; dir_reg[7] ; 0.500  ; 0.000            ;
+------------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_in'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_in ; Rise       ; clk_in                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[7]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; clk_in~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; clk_in~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; dir_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; dir_reg[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in ; Rise       ; port_reg[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in ; Rise       ; port_reg[7]|clk         ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dir_reg[0]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[0] ; Rise       ; dir_reg[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[0] ; Rise       ; dir_reg[0]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[0] ; Rise       ; latch[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[0] ; Rise       ; latch[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[0] ; Rise       ; latch[0]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[0] ; Rise       ; latch[0]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dir_reg[1]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[1] ; Rise       ; dir_reg[1]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[1] ; Rise       ; dir_reg[1]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[1] ; Rise       ; latch[1]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[1] ; Rise       ; latch[1]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[1] ; Rise       ; latch[1]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[1] ; Rise       ; latch[1]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dir_reg[2]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[2] ; Rise       ; dir_reg[2]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[2] ; Rise       ; dir_reg[2]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[2] ; Rise       ; latch[2]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[2] ; Rise       ; latch[2]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[2] ; Rise       ; latch[2]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[2] ; Rise       ; latch[2]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dir_reg[3]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[3] ; Rise       ; dir_reg[3]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[3] ; Rise       ; dir_reg[3]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[3] ; Rise       ; latch[3]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[3] ; Rise       ; latch[3]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[3] ; Rise       ; latch[3]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[3] ; Rise       ; latch[3]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dir_reg[4]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[4] ; Rise       ; dir_reg[4]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[4] ; Rise       ; dir_reg[4]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[4] ; Rise       ; latch[4]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[4] ; Rise       ; latch[4]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[4] ; Rise       ; latch[4]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[4] ; Rise       ; latch[4]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dir_reg[5]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[5] ; Rise       ; dir_reg[5]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[5] ; Rise       ; dir_reg[5]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[5] ; Rise       ; latch[5]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[5] ; Rise       ; latch[5]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[5] ; Rise       ; latch[5]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[5] ; Rise       ; latch[5]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dir_reg[6]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[6] ; Rise       ; dir_reg[6]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[6] ; Rise       ; dir_reg[6]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[6] ; Rise       ; latch[6]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[6] ; Rise       ; latch[6]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[6] ; Rise       ; latch[6]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[6] ; Rise       ; latch[6]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'dir_reg[7]'                                                           ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target            ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[7] ; Rise       ; dir_reg[7]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[7] ; Rise       ; dir_reg[7]|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[7] ; Rise       ; latch[7]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[7] ; Rise       ; latch[7]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; dir_reg[7] ; Rise       ; latch[7]|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; dir_reg[7] ; Rise       ; latch[7]|datad    ;
+-------+--------------+----------------+------------------+------------+------------+-------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; abus[*]     ; clk_in     ; 4.966 ; 4.966 ; Rise       ; clk_in          ;
;  abus[0]    ; clk_in     ; 3.283 ; 3.283 ; Rise       ; clk_in          ;
;  abus[1]    ; clk_in     ; 2.497 ; 2.497 ; Rise       ; clk_in          ;
;  abus[2]    ; clk_in     ; 2.373 ; 2.373 ; Rise       ; clk_in          ;
;  abus[3]    ; clk_in     ; 4.966 ; 4.966 ; Rise       ; clk_in          ;
;  abus[4]    ; clk_in     ; 4.892 ; 4.892 ; Rise       ; clk_in          ;
;  abus[5]    ; clk_in     ; 4.752 ; 4.752 ; Rise       ; clk_in          ;
;  abus[6]    ; clk_in     ; 4.829 ; 4.829 ; Rise       ; clk_in          ;
;  abus[7]    ; clk_in     ; 3.936 ; 3.936 ; Rise       ; clk_in          ;
; dbus[*]     ; clk_in     ; 3.296 ; 3.296 ; Rise       ; clk_in          ;
;  dbus[0]    ; clk_in     ; 2.690 ; 2.690 ; Rise       ; clk_in          ;
;  dbus[1]    ; clk_in     ; 2.139 ; 2.139 ; Rise       ; clk_in          ;
;  dbus[2]    ; clk_in     ; 2.243 ; 2.243 ; Rise       ; clk_in          ;
;  dbus[3]    ; clk_in     ; 2.435 ; 2.435 ; Rise       ; clk_in          ;
;  dbus[4]    ; clk_in     ; 2.808 ; 2.808 ; Rise       ; clk_in          ;
;  dbus[5]    ; clk_in     ; 2.571 ; 2.571 ; Rise       ; clk_in          ;
;  dbus[6]    ; clk_in     ; 3.296 ; 3.296 ; Rise       ; clk_in          ;
;  dbus[7]    ; clk_in     ; 2.418 ; 2.418 ; Rise       ; clk_in          ;
; wr_en       ; clk_in     ; 3.137 ; 3.137 ; Rise       ; clk_in          ;
; port_io[*]  ; dir_reg[0] ; 3.413 ; 3.413 ; Rise       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 3.413 ; 3.413 ; Rise       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[1] ; 3.817 ; 3.817 ; Rise       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 3.817 ; 3.817 ; Rise       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[2] ; 3.530 ; 3.530 ; Rise       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 3.530 ; 3.530 ; Rise       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[3] ; 3.498 ; 3.498 ; Rise       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 3.498 ; 3.498 ; Rise       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[4] ; 3.548 ; 3.548 ; Rise       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 3.548 ; 3.548 ; Rise       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[5] ; 4.073 ; 4.073 ; Rise       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 4.073 ; 4.073 ; Rise       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[6] ; 3.727 ; 3.727 ; Rise       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 3.727 ; 3.727 ; Rise       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[7] ; 4.145 ; 4.145 ; Rise       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 4.145 ; 4.145 ; Rise       ; dir_reg[7]      ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; abus[*]     ; clk_in     ; -1.550 ; -1.550 ; Rise       ; clk_in          ;
;  abus[0]    ; clk_in     ; -2.446 ; -2.446 ; Rise       ; clk_in          ;
;  abus[1]    ; clk_in     ; -1.674 ; -1.674 ; Rise       ; clk_in          ;
;  abus[2]    ; clk_in     ; -1.550 ; -1.550 ; Rise       ; clk_in          ;
;  abus[3]    ; clk_in     ; -4.143 ; -4.143 ; Rise       ; clk_in          ;
;  abus[4]    ; clk_in     ; -4.069 ; -4.069 ; Rise       ; clk_in          ;
;  abus[5]    ; clk_in     ; -3.919 ; -3.919 ; Rise       ; clk_in          ;
;  abus[6]    ; clk_in     ; -3.996 ; -3.996 ; Rise       ; clk_in          ;
;  abus[7]    ; clk_in     ; -3.103 ; -3.103 ; Rise       ; clk_in          ;
; dbus[*]     ; clk_in     ; -1.480 ; -1.480 ; Rise       ; clk_in          ;
;  dbus[0]    ; clk_in     ; -1.761 ; -1.761 ; Rise       ; clk_in          ;
;  dbus[1]    ; clk_in     ; -1.480 ; -1.480 ; Rise       ; clk_in          ;
;  dbus[2]    ; clk_in     ; -1.487 ; -1.487 ; Rise       ; clk_in          ;
;  dbus[3]    ; clk_in     ; -1.752 ; -1.752 ; Rise       ; clk_in          ;
;  dbus[4]    ; clk_in     ; -1.924 ; -1.924 ; Rise       ; clk_in          ;
;  dbus[5]    ; clk_in     ; -1.849 ; -1.849 ; Rise       ; clk_in          ;
;  dbus[6]    ; clk_in     ; -2.483 ; -2.483 ; Rise       ; clk_in          ;
;  dbus[7]    ; clk_in     ; -1.609 ; -1.609 ; Rise       ; clk_in          ;
; wr_en       ; clk_in     ; -2.306 ; -2.306 ; Rise       ; clk_in          ;
; port_io[*]  ; dir_reg[0] ; -3.139 ; -3.139 ; Rise       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; -3.139 ; -3.139 ; Rise       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[1] ; -3.469 ; -3.469 ; Rise       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; -3.469 ; -3.469 ; Rise       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[2] ; -3.254 ; -3.254 ; Rise       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; -3.254 ; -3.254 ; Rise       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[3] ; -3.150 ; -3.150 ; Rise       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; -3.150 ; -3.150 ; Rise       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[4] ; -3.272 ; -3.272 ; Rise       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; -3.272 ; -3.272 ; Rise       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[5] ; -3.701 ; -3.701 ; Rise       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; -3.701 ; -3.701 ; Rise       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[6] ; -3.453 ; -3.453 ; Rise       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; -3.453 ; -3.453 ; Rise       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[7] ; -3.772 ; -3.772 ; Rise       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; -3.772 ; -3.772 ; Rise       ; dir_reg[7]      ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; port_io[*]  ; clk_in     ; 4.346 ; 4.346 ; Rise       ; clk_in          ;
;  port_io[0] ; clk_in     ; 3.466 ; 3.466 ; Rise       ; clk_in          ;
;  port_io[1] ; clk_in     ; 3.752 ; 3.752 ; Rise       ; clk_in          ;
;  port_io[2] ; clk_in     ; 3.526 ; 3.526 ; Rise       ; clk_in          ;
;  port_io[3] ; clk_in     ; 3.594 ; 3.594 ; Rise       ; clk_in          ;
;  port_io[4] ; clk_in     ; 3.589 ; 3.589 ; Rise       ; clk_in          ;
;  port_io[5] ; clk_in     ; 4.251 ; 4.251 ; Rise       ; clk_in          ;
;  port_io[6] ; clk_in     ; 3.775 ; 3.775 ; Rise       ; clk_in          ;
;  port_io[7] ; clk_in     ; 4.346 ; 4.346 ; Rise       ; clk_in          ;
; dbus[*]     ; dir_reg[0] ; 2.936 ; 2.936 ; Rise       ; dir_reg[0]      ;
;  dbus[0]    ; dir_reg[0] ; 2.936 ; 2.936 ; Rise       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[0] ; 1.614 ; 1.614 ; Rise       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 1.614 ; 1.614 ; Rise       ; dir_reg[0]      ;
; dbus[*]     ; dir_reg[0] ;       ; 2.529 ; Fall       ; dir_reg[0]      ;
;  dbus[0]    ; dir_reg[0] ;       ; 2.529 ; Fall       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[0] ; 1.614 ; 1.614 ; Fall       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 1.614 ; 1.614 ; Fall       ; dir_reg[0]      ;
; dbus[*]     ; dir_reg[1] ; 2.899 ; 2.899 ; Rise       ; dir_reg[1]      ;
;  dbus[1]    ; dir_reg[1] ; 2.899 ; 2.899 ; Rise       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[1] ; 1.911 ; 1.911 ; Rise       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 1.911 ; 1.911 ; Rise       ; dir_reg[1]      ;
; dbus[*]     ; dir_reg[1] ;       ; 2.624 ; Fall       ; dir_reg[1]      ;
;  dbus[1]    ; dir_reg[1] ;       ; 2.624 ; Fall       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[1] ; 1.911 ; 1.911 ; Fall       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 1.911 ; 1.911 ; Fall       ; dir_reg[1]      ;
; dbus[*]     ; dir_reg[2] ; 2.092 ; 2.092 ; Rise       ; dir_reg[2]      ;
;  dbus[2]    ; dir_reg[2] ; 2.092 ; 2.092 ; Rise       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[2] ; 1.814 ; 1.814 ; Rise       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 1.814 ; 1.814 ; Rise       ; dir_reg[2]      ;
; dbus[*]     ; dir_reg[2] ;       ; 1.965 ; Fall       ; dir_reg[2]      ;
;  dbus[2]    ; dir_reg[2] ;       ; 1.965 ; Fall       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[2] ; 1.814 ; 1.814 ; Fall       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 1.814 ; 1.814 ; Fall       ; dir_reg[2]      ;
; dbus[*]     ; dir_reg[3] ; 2.738 ; 2.738 ; Rise       ; dir_reg[3]      ;
;  dbus[3]    ; dir_reg[3] ; 2.738 ; 2.738 ; Rise       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[3] ; 1.706 ; 1.706 ; Rise       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 1.706 ; 1.706 ; Rise       ; dir_reg[3]      ;
; dbus[*]     ; dir_reg[3] ;       ; 2.467 ; Fall       ; dir_reg[3]      ;
;  dbus[3]    ; dir_reg[3] ;       ; 2.467 ; Fall       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[3] ; 1.706 ; 1.706 ; Fall       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 1.706 ; 1.706 ; Fall       ; dir_reg[3]      ;
; dbus[*]     ; dir_reg[4] ; 2.945 ; 2.945 ; Rise       ; dir_reg[4]      ;
;  dbus[4]    ; dir_reg[4] ; 2.945 ; 2.945 ; Rise       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[4] ; 1.744 ; 1.744 ; Rise       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 1.744 ; 1.744 ; Rise       ; dir_reg[4]      ;
; dbus[*]     ; dir_reg[4] ;       ; 2.621 ; Fall       ; dir_reg[4]      ;
;  dbus[4]    ; dir_reg[4] ;       ; 2.621 ; Fall       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[4] ; 1.744 ; 1.744 ; Fall       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 1.744 ; 1.744 ; Fall       ; dir_reg[4]      ;
; dbus[*]     ; dir_reg[5] ; 2.519 ; 2.519 ; Rise       ; dir_reg[5]      ;
;  dbus[5]    ; dir_reg[5] ; 2.519 ; 2.519 ; Rise       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[5] ; 2.477 ; 2.477 ; Rise       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 2.477 ; 2.477 ; Rise       ; dir_reg[5]      ;
; dbus[*]     ; dir_reg[5] ;       ; 2.351 ; Fall       ; dir_reg[5]      ;
;  dbus[5]    ; dir_reg[5] ;       ; 2.351 ; Fall       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[5] ; 2.477 ; 2.477 ; Fall       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 2.477 ; 2.477 ; Fall       ; dir_reg[5]      ;
; dbus[*]     ; dir_reg[6] ; 3.722 ; 3.722 ; Rise       ; dir_reg[6]      ;
;  dbus[6]    ; dir_reg[6] ; 3.722 ; 3.722 ; Rise       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[6] ; 2.030 ; 2.030 ; Rise       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 2.030 ; 2.030 ; Rise       ; dir_reg[6]      ;
; dbus[*]     ; dir_reg[6] ;       ; 3.551 ; Fall       ; dir_reg[6]      ;
;  dbus[6]    ; dir_reg[6] ;       ; 3.551 ; Fall       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[6] ; 2.030 ; 2.030 ; Fall       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 2.030 ; 2.030 ; Fall       ; dir_reg[6]      ;
; dbus[*]     ; dir_reg[7] ; 2.311 ; 2.311 ; Rise       ; dir_reg[7]      ;
;  dbus[7]    ; dir_reg[7] ; 2.311 ; 2.311 ; Rise       ; dir_reg[7]      ;
; port_io[*]  ; dir_reg[7] ; 2.584 ; 2.584 ; Rise       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 2.584 ; 2.584 ; Rise       ; dir_reg[7]      ;
; dbus[*]     ; dir_reg[7] ;       ; 2.290 ; Fall       ; dir_reg[7]      ;
;  dbus[7]    ; dir_reg[7] ;       ; 2.290 ; Fall       ; dir_reg[7]      ;
; port_io[*]  ; dir_reg[7] ; 2.584 ; 2.584 ; Fall       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 2.584 ; 2.584 ; Fall       ; dir_reg[7]      ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; port_io[*]  ; clk_in     ; 3.466 ; 3.466 ; Rise       ; clk_in          ;
;  port_io[0] ; clk_in     ; 3.466 ; 3.466 ; Rise       ; clk_in          ;
;  port_io[1] ; clk_in     ; 3.752 ; 3.752 ; Rise       ; clk_in          ;
;  port_io[2] ; clk_in     ; 3.526 ; 3.526 ; Rise       ; clk_in          ;
;  port_io[3] ; clk_in     ; 3.594 ; 3.594 ; Rise       ; clk_in          ;
;  port_io[4] ; clk_in     ; 3.589 ; 3.589 ; Rise       ; clk_in          ;
;  port_io[5] ; clk_in     ; 4.251 ; 4.251 ; Rise       ; clk_in          ;
;  port_io[6] ; clk_in     ; 3.775 ; 3.775 ; Rise       ; clk_in          ;
;  port_io[7] ; clk_in     ; 4.346 ; 4.346 ; Rise       ; clk_in          ;
; dbus[*]     ; dir_reg[0] ; 2.101 ; 2.936 ; Rise       ; dir_reg[0]      ;
;  dbus[0]    ; dir_reg[0] ; 2.101 ; 2.936 ; Rise       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[0] ; 1.614 ; 1.614 ; Rise       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 1.614 ; 1.614 ; Rise       ; dir_reg[0]      ;
; dbus[*]     ; dir_reg[0] ;       ; 2.101 ; Fall       ; dir_reg[0]      ;
;  dbus[0]    ; dir_reg[0] ;       ; 2.101 ; Fall       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[0] ; 1.614 ; 1.614 ; Fall       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 1.614 ; 1.614 ; Fall       ; dir_reg[0]      ;
; dbus[*]     ; dir_reg[1] ; 2.006 ; 2.899 ; Rise       ; dir_reg[1]      ;
;  dbus[1]    ; dir_reg[1] ; 2.006 ; 2.899 ; Rise       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[1] ; 1.911 ; 1.911 ; Rise       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 1.911 ; 1.911 ; Rise       ; dir_reg[1]      ;
; dbus[*]     ; dir_reg[1] ;       ; 2.006 ; Fall       ; dir_reg[1]      ;
;  dbus[1]    ; dir_reg[1] ;       ; 2.006 ; Fall       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[1] ; 1.911 ; 1.911 ; Fall       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 1.911 ; 1.911 ; Fall       ; dir_reg[1]      ;
; dbus[*]     ; dir_reg[2] ; 1.965 ; 2.092 ; Rise       ; dir_reg[2]      ;
;  dbus[2]    ; dir_reg[2] ; 1.965 ; 2.092 ; Rise       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[2] ; 1.814 ; 1.814 ; Rise       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 1.814 ; 1.814 ; Rise       ; dir_reg[2]      ;
; dbus[*]     ; dir_reg[2] ;       ; 1.965 ; Fall       ; dir_reg[2]      ;
;  dbus[2]    ; dir_reg[2] ;       ; 1.965 ; Fall       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[2] ; 1.814 ; 1.814 ; Fall       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 1.814 ; 1.814 ; Fall       ; dir_reg[2]      ;
; dbus[*]     ; dir_reg[3] ; 2.467 ; 2.738 ; Rise       ; dir_reg[3]      ;
;  dbus[3]    ; dir_reg[3] ; 2.467 ; 2.738 ; Rise       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[3] ; 1.706 ; 1.706 ; Rise       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 1.706 ; 1.706 ; Rise       ; dir_reg[3]      ;
; dbus[*]     ; dir_reg[3] ;       ; 2.467 ; Fall       ; dir_reg[3]      ;
;  dbus[3]    ; dir_reg[3] ;       ; 2.467 ; Fall       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[3] ; 1.706 ; 1.706 ; Fall       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 1.706 ; 1.706 ; Fall       ; dir_reg[3]      ;
; dbus[*]     ; dir_reg[4] ; 2.621 ; 2.945 ; Rise       ; dir_reg[4]      ;
;  dbus[4]    ; dir_reg[4] ; 2.621 ; 2.945 ; Rise       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[4] ; 1.744 ; 1.744 ; Rise       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 1.744 ; 1.744 ; Rise       ; dir_reg[4]      ;
; dbus[*]     ; dir_reg[4] ;       ; 2.621 ; Fall       ; dir_reg[4]      ;
;  dbus[4]    ; dir_reg[4] ;       ; 2.621 ; Fall       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[4] ; 1.744 ; 1.744 ; Fall       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 1.744 ; 1.744 ; Fall       ; dir_reg[4]      ;
; dbus[*]     ; dir_reg[5] ; 2.351 ; 2.519 ; Rise       ; dir_reg[5]      ;
;  dbus[5]    ; dir_reg[5] ; 2.351 ; 2.519 ; Rise       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[5] ; 2.477 ; 2.477 ; Rise       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 2.477 ; 2.477 ; Rise       ; dir_reg[5]      ;
; dbus[*]     ; dir_reg[5] ;       ; 2.351 ; Fall       ; dir_reg[5]      ;
;  dbus[5]    ; dir_reg[5] ;       ; 2.351 ; Fall       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[5] ; 2.477 ; 2.477 ; Fall       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 2.477 ; 2.477 ; Fall       ; dir_reg[5]      ;
; dbus[*]     ; dir_reg[6] ; 3.551 ; 3.722 ; Rise       ; dir_reg[6]      ;
;  dbus[6]    ; dir_reg[6] ; 3.551 ; 3.722 ; Rise       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[6] ; 2.030 ; 2.030 ; Rise       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 2.030 ; 2.030 ; Rise       ; dir_reg[6]      ;
; dbus[*]     ; dir_reg[6] ;       ; 3.551 ; Fall       ; dir_reg[6]      ;
;  dbus[6]    ; dir_reg[6] ;       ; 3.551 ; Fall       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[6] ; 2.030 ; 2.030 ; Fall       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 2.030 ; 2.030 ; Fall       ; dir_reg[6]      ;
; dbus[*]     ; dir_reg[7] ; 2.290 ; 2.311 ; Rise       ; dir_reg[7]      ;
;  dbus[7]    ; dir_reg[7] ; 2.290 ; 2.311 ; Rise       ; dir_reg[7]      ;
; port_io[*]  ; dir_reg[7] ; 2.584 ; 2.584 ; Rise       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 2.584 ; 2.584 ; Rise       ; dir_reg[7]      ;
; dbus[*]     ; dir_reg[7] ;       ; 2.290 ; Fall       ; dir_reg[7]      ;
;  dbus[7]    ; dir_reg[7] ;       ; 2.290 ; Fall       ; dir_reg[7]      ;
; port_io[*]  ; dir_reg[7] ; 2.584 ; 2.584 ; Fall       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 2.584 ; 2.584 ; Fall       ; dir_reg[7]      ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; abus[0]    ; dbus[0]     ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; abus[0]    ; dbus[1]     ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; abus[0]    ; dbus[2]     ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; abus[0]    ; dbus[3]     ; 5.774 ; 5.774 ; 5.774 ; 5.774 ;
; abus[0]    ; dbus[4]     ; 6.271 ; 6.271 ; 6.271 ; 6.271 ;
; abus[0]    ; dbus[5]     ; 5.766 ; 5.766 ; 5.766 ; 5.766 ;
; abus[0]    ; dbus[6]     ; 6.891 ; 6.891 ; 6.891 ; 6.891 ;
; abus[0]    ; dbus[7]     ; 5.622 ; 5.622 ; 5.622 ; 5.622 ;
; abus[1]    ; dbus[0]     ; 4.900 ; 4.900 ; 4.900 ; 4.900 ;
; abus[1]    ; dbus[1]     ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; abus[1]    ; dbus[2]     ; 4.992 ; 4.992 ; 4.992 ; 4.992 ;
; abus[1]    ; dbus[3]     ; 5.191 ; 5.191 ; 5.191 ; 5.191 ;
; abus[1]    ; dbus[4]     ; 5.688 ; 5.688 ; 5.688 ; 5.688 ;
; abus[1]    ; dbus[5]     ; 5.183 ; 5.183 ; 5.183 ; 5.183 ;
; abus[1]    ; dbus[6]     ; 6.308 ; 6.308 ; 6.308 ; 6.308 ;
; abus[1]    ; dbus[7]     ; 5.039 ; 5.039 ; 5.039 ; 5.039 ;
; abus[2]    ; dbus[0]     ; 4.776 ; 4.776 ; 4.776 ; 4.776 ;
; abus[2]    ; dbus[1]     ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; abus[2]    ; dbus[2]     ; 4.868 ; 4.868 ; 4.868 ; 4.868 ;
; abus[2]    ; dbus[3]     ; 5.067 ; 5.067 ; 5.067 ; 5.067 ;
; abus[2]    ; dbus[4]     ; 5.564 ; 5.564 ; 5.564 ; 5.564 ;
; abus[2]    ; dbus[5]     ; 5.059 ; 5.059 ; 5.059 ; 5.059 ;
; abus[2]    ; dbus[6]     ; 6.184 ; 6.184 ; 6.184 ; 6.184 ;
; abus[2]    ; dbus[7]     ; 4.915 ; 4.915 ; 4.915 ; 4.915 ;
; abus[3]    ; dbus[0]     ; 7.369 ; 7.369 ; 7.369 ; 7.369 ;
; abus[3]    ; dbus[1]     ; 7.096 ; 7.096 ; 7.096 ; 7.096 ;
; abus[3]    ; dbus[2]     ; 7.461 ; 7.461 ; 7.461 ; 7.461 ;
; abus[3]    ; dbus[3]     ; 7.660 ; 7.660 ; 7.660 ; 7.660 ;
; abus[3]    ; dbus[4]     ; 8.157 ; 8.157 ; 8.157 ; 8.157 ;
; abus[3]    ; dbus[5]     ; 7.652 ; 7.652 ; 7.652 ; 7.652 ;
; abus[3]    ; dbus[6]     ; 8.777 ; 8.777 ; 8.777 ; 8.777 ;
; abus[3]    ; dbus[7]     ; 7.508 ; 7.508 ; 7.508 ; 7.508 ;
; abus[4]    ; dbus[0]     ; 7.295 ; 7.295 ; 7.295 ; 7.295 ;
; abus[4]    ; dbus[1]     ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; abus[4]    ; dbus[2]     ; 7.387 ; 7.387 ; 7.387 ; 7.387 ;
; abus[4]    ; dbus[3]     ; 7.586 ; 7.586 ; 7.586 ; 7.586 ;
; abus[4]    ; dbus[4]     ; 8.083 ; 8.083 ; 8.083 ; 8.083 ;
; abus[4]    ; dbus[5]     ; 7.578 ; 7.578 ; 7.578 ; 7.578 ;
; abus[4]    ; dbus[6]     ; 8.703 ; 8.703 ; 8.703 ; 8.703 ;
; abus[4]    ; dbus[7]     ; 7.434 ; 7.434 ; 7.434 ; 7.434 ;
; abus[5]    ; dbus[0]     ; 7.097 ; 7.097 ; 7.097 ; 7.097 ;
; abus[5]    ; dbus[1]     ; 6.863 ; 6.863 ; 6.863 ; 6.863 ;
; abus[5]    ; dbus[2]     ; 7.177 ; 7.177 ; 7.177 ; 7.177 ;
; abus[5]    ; dbus[3]     ; 7.376 ; 7.376 ; 7.376 ; 7.376 ;
; abus[5]    ; dbus[4]     ; 7.873 ; 7.873 ; 7.873 ; 7.873 ;
; abus[5]    ; dbus[5]     ; 7.368 ; 7.368 ; 7.368 ; 7.368 ;
; abus[5]    ; dbus[6]     ; 8.493 ; 8.493 ; 8.493 ; 8.493 ;
; abus[5]    ; dbus[7]     ; 7.224 ; 7.224 ; 7.224 ; 7.224 ;
; abus[6]    ; dbus[0]     ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; abus[6]    ; dbus[1]     ; 6.940 ; 6.940 ; 6.940 ; 6.940 ;
; abus[6]    ; dbus[2]     ; 7.254 ; 7.254 ; 7.254 ; 7.254 ;
; abus[6]    ; dbus[3]     ; 7.453 ; 7.453 ; 7.453 ; 7.453 ;
; abus[6]    ; dbus[4]     ; 7.950 ; 7.950 ; 7.950 ; 7.950 ;
; abus[6]    ; dbus[5]     ; 7.445 ; 7.445 ; 7.445 ; 7.445 ;
; abus[6]    ; dbus[6]     ; 8.570 ; 8.570 ; 8.570 ; 8.570 ;
; abus[6]    ; dbus[7]     ; 7.301 ; 7.301 ; 7.301 ; 7.301 ;
; abus[7]    ; dbus[0]     ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; abus[7]    ; dbus[1]     ; 6.047 ; 6.047 ; 6.047 ; 6.047 ;
; abus[7]    ; dbus[2]     ; 6.361 ; 6.361 ; 6.361 ; 6.361 ;
; abus[7]    ; dbus[3]     ; 6.560 ; 6.560 ; 6.560 ; 6.560 ;
; abus[7]    ; dbus[4]     ; 7.057 ; 7.057 ; 7.057 ; 7.057 ;
; abus[7]    ; dbus[5]     ; 6.552 ; 6.552 ; 6.552 ; 6.552 ;
; abus[7]    ; dbus[6]     ; 7.677 ; 7.677 ; 7.677 ; 7.677 ;
; abus[7]    ; dbus[7]     ; 6.408 ; 6.408 ; 6.408 ; 6.408 ;
; rd_en      ; dbus[0]     ; 5.773 ; 5.773 ; 5.773 ; 5.773 ;
; rd_en      ; dbus[1]     ; 5.500 ; 5.500 ; 5.500 ; 5.500 ;
; rd_en      ; dbus[2]     ; 5.500 ; 5.500 ; 5.500 ; 5.500 ;
; rd_en      ; dbus[3]     ; 5.898 ; 5.898 ; 5.898 ; 5.898 ;
; rd_en      ; dbus[4]     ; 6.230 ; 6.230 ; 6.230 ; 6.230 ;
; rd_en      ; dbus[5]     ; 5.773 ; 5.773 ; 5.773 ; 5.773 ;
; rd_en      ; dbus[6]     ; 7.015 ; 7.015 ; 7.015 ; 7.015 ;
; rd_en      ; dbus[7]     ; 5.637 ; 5.637 ; 5.637 ; 5.637 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; abus[0]    ; dbus[0]     ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; abus[0]    ; dbus[1]     ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; abus[0]    ; dbus[2]     ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; abus[0]    ; dbus[3]     ; 5.774 ; 5.774 ; 5.774 ; 5.774 ;
; abus[0]    ; dbus[4]     ; 6.271 ; 6.271 ; 6.271 ; 6.271 ;
; abus[0]    ; dbus[5]     ; 5.766 ; 5.766 ; 5.766 ; 5.766 ;
; abus[0]    ; dbus[6]     ; 6.891 ; 6.891 ; 6.891 ; 6.891 ;
; abus[0]    ; dbus[7]     ; 5.622 ; 5.622 ; 5.622 ; 5.622 ;
; abus[1]    ; dbus[0]     ; 4.776 ; 4.776 ; 4.776 ; 4.776 ;
; abus[1]    ; dbus[1]     ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; abus[1]    ; dbus[2]     ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; abus[1]    ; dbus[3]     ; 5.025 ; 5.025 ; 5.025 ; 5.025 ;
; abus[1]    ; dbus[4]     ; 5.357 ; 5.357 ; 5.357 ; 5.357 ;
; abus[1]    ; dbus[5]     ; 4.900 ; 4.900 ; 4.900 ; 4.900 ;
; abus[1]    ; dbus[6]     ; 6.142 ; 6.142 ; 6.142 ; 6.142 ;
; abus[1]    ; dbus[7]     ; 4.764 ; 4.764 ; 4.764 ; 4.764 ;
; abus[2]    ; dbus[0]     ; 4.652 ; 4.652 ; 4.652 ; 4.652 ;
; abus[2]    ; dbus[1]     ; 4.469 ; 4.469 ; 4.469 ; 4.469 ;
; abus[2]    ; dbus[2]     ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; abus[2]    ; dbus[3]     ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; abus[2]    ; dbus[4]     ; 5.233 ; 5.233 ; 5.233 ; 5.233 ;
; abus[2]    ; dbus[5]     ; 4.776 ; 4.776 ; 4.776 ; 4.776 ;
; abus[2]    ; dbus[6]     ; 6.018 ; 6.018 ; 6.018 ; 6.018 ;
; abus[2]    ; dbus[7]     ; 4.640 ; 4.640 ; 4.640 ; 4.640 ;
; abus[3]    ; dbus[0]     ; 7.245 ; 7.245 ; 7.245 ; 7.245 ;
; abus[3]    ; dbus[1]     ; 7.062 ; 7.062 ; 7.062 ; 7.062 ;
; abus[3]    ; dbus[2]     ; 7.096 ; 7.096 ; 7.096 ; 7.096 ;
; abus[3]    ; dbus[3]     ; 7.494 ; 7.494 ; 7.494 ; 7.494 ;
; abus[3]    ; dbus[4]     ; 7.826 ; 7.826 ; 7.826 ; 7.826 ;
; abus[3]    ; dbus[5]     ; 7.369 ; 7.369 ; 7.369 ; 7.369 ;
; abus[3]    ; dbus[6]     ; 8.611 ; 8.611 ; 8.611 ; 8.611 ;
; abus[3]    ; dbus[7]     ; 7.233 ; 7.233 ; 7.233 ; 7.233 ;
; abus[4]    ; dbus[0]     ; 7.171 ; 7.171 ; 7.171 ; 7.171 ;
; abus[4]    ; dbus[1]     ; 6.988 ; 6.988 ; 6.988 ; 6.988 ;
; abus[4]    ; dbus[2]     ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; abus[4]    ; dbus[3]     ; 7.420 ; 7.420 ; 7.420 ; 7.420 ;
; abus[4]    ; dbus[4]     ; 7.752 ; 7.752 ; 7.752 ; 7.752 ;
; abus[4]    ; dbus[5]     ; 7.295 ; 7.295 ; 7.295 ; 7.295 ;
; abus[4]    ; dbus[6]     ; 8.537 ; 8.537 ; 8.537 ; 8.537 ;
; abus[4]    ; dbus[7]     ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; abus[5]    ; dbus[0]     ; 7.042 ; 7.042 ; 7.042 ; 7.042 ;
; abus[5]    ; dbus[1]     ; 6.824 ; 6.824 ; 6.824 ; 6.824 ;
; abus[5]    ; dbus[2]     ; 6.824 ; 6.824 ; 6.824 ; 6.824 ;
; abus[5]    ; dbus[3]     ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; abus[5]    ; dbus[4]     ; 7.554 ; 7.554 ; 7.554 ; 7.554 ;
; abus[5]    ; dbus[5]     ; 7.097 ; 7.097 ; 7.097 ; 7.097 ;
; abus[5]    ; dbus[6]     ; 8.339 ; 8.339 ; 8.339 ; 8.339 ;
; abus[5]    ; dbus[7]     ; 6.961 ; 6.961 ; 6.961 ; 6.961 ;
; abus[6]    ; dbus[0]     ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; abus[6]    ; dbus[1]     ; 6.901 ; 6.901 ; 6.901 ; 6.901 ;
; abus[6]    ; dbus[2]     ; 6.901 ; 6.901 ; 6.901 ; 6.901 ;
; abus[6]    ; dbus[3]     ; 7.299 ; 7.299 ; 7.299 ; 7.299 ;
; abus[6]    ; dbus[4]     ; 7.631 ; 7.631 ; 7.631 ; 7.631 ;
; abus[6]    ; dbus[5]     ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; abus[6]    ; dbus[6]     ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; abus[6]    ; dbus[7]     ; 7.038 ; 7.038 ; 7.038 ; 7.038 ;
; abus[7]    ; dbus[0]     ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; abus[7]    ; dbus[1]     ; 6.008 ; 6.008 ; 6.008 ; 6.008 ;
; abus[7]    ; dbus[2]     ; 6.008 ; 6.008 ; 6.008 ; 6.008 ;
; abus[7]    ; dbus[3]     ; 6.406 ; 6.406 ; 6.406 ; 6.406 ;
; abus[7]    ; dbus[4]     ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; abus[7]    ; dbus[5]     ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; abus[7]    ; dbus[6]     ; 7.523 ; 7.523 ; 7.523 ; 7.523 ;
; abus[7]    ; dbus[7]     ; 6.145 ; 6.145 ; 6.145 ; 6.145 ;
; rd_en      ; dbus[0]     ; 5.773 ; 5.773 ; 5.773 ; 5.773 ;
; rd_en      ; dbus[1]     ; 5.500 ; 5.500 ; 5.500 ; 5.500 ;
; rd_en      ; dbus[2]     ; 5.500 ; 5.500 ; 5.500 ; 5.500 ;
; rd_en      ; dbus[3]     ; 5.898 ; 5.898 ; 5.898 ; 5.898 ;
; rd_en      ; dbus[4]     ; 6.230 ; 6.230 ; 6.230 ; 6.230 ;
; rd_en      ; dbus[5]     ; 5.773 ; 5.773 ; 5.773 ; 5.773 ;
; rd_en      ; dbus[6]     ; 7.015 ; 7.015 ; 7.015 ; 7.015 ;
; rd_en      ; dbus[7]     ; 5.637 ; 5.637 ; 5.637 ; 5.637 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                        ;
+------------------+-------+------+----------+---------+---------------------+
; Clock            ; Setup ; Hold ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+------+----------+---------+---------------------+
; Worst-case Slack ; N/A   ; N/A  ; N/A      ; N/A     ; -1.380              ;
;  clk_in          ; N/A   ; N/A  ; N/A      ; N/A     ; -1.380              ;
;  dir_reg[0]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.500               ;
;  dir_reg[1]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.500               ;
;  dir_reg[2]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.500               ;
;  dir_reg[3]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.500               ;
;  dir_reg[4]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.500               ;
;  dir_reg[5]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.500               ;
;  dir_reg[6]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.500               ;
;  dir_reg[7]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS  ; 0.0   ; 0.0  ; 0.0      ; 0.0     ; -17.38              ;
;  clk_in          ; N/A   ; N/A  ; N/A      ; N/A     ; -17.380             ;
;  dir_reg[0]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.000               ;
;  dir_reg[1]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.000               ;
;  dir_reg[2]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.000               ;
;  dir_reg[3]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.000               ;
;  dir_reg[4]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.000               ;
;  dir_reg[5]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.000               ;
;  dir_reg[6]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.000               ;
;  dir_reg[7]      ; N/A   ; N/A  ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; abus[*]     ; clk_in     ; 9.522 ; 9.522 ; Rise       ; clk_in          ;
;  abus[0]    ; clk_in     ; 5.847 ; 5.847 ; Rise       ; clk_in          ;
;  abus[1]    ; clk_in     ; 5.460 ; 5.460 ; Rise       ; clk_in          ;
;  abus[2]    ; clk_in     ; 5.234 ; 5.234 ; Rise       ; clk_in          ;
;  abus[3]    ; clk_in     ; 9.522 ; 9.522 ; Rise       ; clk_in          ;
;  abus[4]    ; clk_in     ; 9.375 ; 9.375 ; Rise       ; clk_in          ;
;  abus[5]    ; clk_in     ; 8.751 ; 8.751 ; Rise       ; clk_in          ;
;  abus[6]    ; clk_in     ; 8.788 ; 8.788 ; Rise       ; clk_in          ;
;  abus[7]    ; clk_in     ; 7.232 ; 7.232 ; Rise       ; clk_in          ;
; dbus[*]     ; clk_in     ; 5.729 ; 5.729 ; Rise       ; clk_in          ;
;  dbus[0]    ; clk_in     ; 4.592 ; 4.592 ; Rise       ; clk_in          ;
;  dbus[1]    ; clk_in     ; 3.499 ; 3.499 ; Rise       ; clk_in          ;
;  dbus[2]    ; clk_in     ; 3.734 ; 3.734 ; Rise       ; clk_in          ;
;  dbus[3]    ; clk_in     ; 4.043 ; 4.043 ; Rise       ; clk_in          ;
;  dbus[4]    ; clk_in     ; 4.843 ; 4.843 ; Rise       ; clk_in          ;
;  dbus[5]    ; clk_in     ; 4.324 ; 4.324 ; Rise       ; clk_in          ;
;  dbus[6]    ; clk_in     ; 5.729 ; 5.729 ; Rise       ; clk_in          ;
;  dbus[7]    ; clk_in     ; 4.078 ; 4.078 ; Rise       ; clk_in          ;
; wr_en       ; clk_in     ; 5.474 ; 5.474 ; Rise       ; clk_in          ;
; port_io[*]  ; dir_reg[0] ; 5.956 ; 5.956 ; Rise       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 5.956 ; 5.956 ; Rise       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[1] ; 6.731 ; 6.731 ; Rise       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 6.731 ; 6.731 ; Rise       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[2] ; 6.249 ; 6.249 ; Rise       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 6.249 ; 6.249 ; Rise       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[3] ; 6.146 ; 6.146 ; Rise       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 6.146 ; 6.146 ; Rise       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[4] ; 6.268 ; 6.268 ; Rise       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 6.268 ; 6.268 ; Rise       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[5] ; 7.310 ; 7.310 ; Rise       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 7.310 ; 7.310 ; Rise       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[6] ; 6.516 ; 6.516 ; Rise       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 6.516 ; 6.516 ; Rise       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[7] ; 7.376 ; 7.376 ; Rise       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 7.376 ; 7.376 ; Rise       ; dir_reg[7]      ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; abus[*]     ; clk_in     ; -1.550 ; -1.550 ; Rise       ; clk_in          ;
;  abus[0]    ; clk_in     ; -2.446 ; -2.446 ; Rise       ; clk_in          ;
;  abus[1]    ; clk_in     ; -1.674 ; -1.674 ; Rise       ; clk_in          ;
;  abus[2]    ; clk_in     ; -1.550 ; -1.550 ; Rise       ; clk_in          ;
;  abus[3]    ; clk_in     ; -4.143 ; -4.143 ; Rise       ; clk_in          ;
;  abus[4]    ; clk_in     ; -4.069 ; -4.069 ; Rise       ; clk_in          ;
;  abus[5]    ; clk_in     ; -3.919 ; -3.919 ; Rise       ; clk_in          ;
;  abus[6]    ; clk_in     ; -3.996 ; -3.996 ; Rise       ; clk_in          ;
;  abus[7]    ; clk_in     ; -3.103 ; -3.103 ; Rise       ; clk_in          ;
; dbus[*]     ; clk_in     ; -1.480 ; -1.480 ; Rise       ; clk_in          ;
;  dbus[0]    ; clk_in     ; -1.761 ; -1.761 ; Rise       ; clk_in          ;
;  dbus[1]    ; clk_in     ; -1.480 ; -1.480 ; Rise       ; clk_in          ;
;  dbus[2]    ; clk_in     ; -1.487 ; -1.487 ; Rise       ; clk_in          ;
;  dbus[3]    ; clk_in     ; -1.752 ; -1.752 ; Rise       ; clk_in          ;
;  dbus[4]    ; clk_in     ; -1.924 ; -1.924 ; Rise       ; clk_in          ;
;  dbus[5]    ; clk_in     ; -1.849 ; -1.849 ; Rise       ; clk_in          ;
;  dbus[6]    ; clk_in     ; -2.483 ; -2.483 ; Rise       ; clk_in          ;
;  dbus[7]    ; clk_in     ; -1.609 ; -1.609 ; Rise       ; clk_in          ;
; wr_en       ; clk_in     ; -2.306 ; -2.306 ; Rise       ; clk_in          ;
; port_io[*]  ; dir_reg[0] ; -3.139 ; -3.139 ; Rise       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; -3.139 ; -3.139 ; Rise       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[1] ; -3.469 ; -3.469 ; Rise       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; -3.469 ; -3.469 ; Rise       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[2] ; -3.254 ; -3.254 ; Rise       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; -3.254 ; -3.254 ; Rise       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[3] ; -3.150 ; -3.150 ; Rise       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; -3.150 ; -3.150 ; Rise       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[4] ; -3.272 ; -3.272 ; Rise       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; -3.272 ; -3.272 ; Rise       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[5] ; -3.701 ; -3.701 ; Rise       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; -3.701 ; -3.701 ; Rise       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[6] ; -3.453 ; -3.453 ; Rise       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; -3.453 ; -3.453 ; Rise       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[7] ; -3.772 ; -3.772 ; Rise       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; -3.772 ; -3.772 ; Rise       ; dir_reg[7]      ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; port_io[*]  ; clk_in     ; 7.815 ; 7.815 ; Rise       ; clk_in          ;
;  port_io[0] ; clk_in     ; 6.091 ; 6.091 ; Rise       ; clk_in          ;
;  port_io[1] ; clk_in     ; 6.639 ; 6.639 ; Rise       ; clk_in          ;
;  port_io[2] ; clk_in     ; 6.231 ; 6.231 ; Rise       ; clk_in          ;
;  port_io[3] ; clk_in     ; 6.373 ; 6.373 ; Rise       ; clk_in          ;
;  port_io[4] ; clk_in     ; 6.361 ; 6.361 ; Rise       ; clk_in          ;
;  port_io[5] ; clk_in     ; 7.615 ; 7.615 ; Rise       ; clk_in          ;
;  port_io[6] ; clk_in     ; 6.684 ; 6.684 ; Rise       ; clk_in          ;
;  port_io[7] ; clk_in     ; 7.815 ; 7.815 ; Rise       ; clk_in          ;
; dbus[*]     ; dir_reg[0] ; 6.066 ; 6.066 ; Rise       ; dir_reg[0]      ;
;  dbus[0]    ; dir_reg[0] ; 6.066 ; 6.066 ; Rise       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[0] ; 3.094 ; 3.094 ; Rise       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 3.094 ; 3.094 ; Rise       ; dir_reg[0]      ;
; dbus[*]     ; dir_reg[0] ;       ; 5.030 ; Fall       ; dir_reg[0]      ;
;  dbus[0]    ; dir_reg[0] ;       ; 5.030 ; Fall       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[0] ; 3.094 ; 3.094 ; Fall       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 3.094 ; 3.094 ; Fall       ; dir_reg[0]      ;
; dbus[*]     ; dir_reg[1] ; 6.018 ; 6.018 ; Rise       ; dir_reg[1]      ;
;  dbus[1]    ; dir_reg[1] ; 6.018 ; 6.018 ; Rise       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[1] ; 3.630 ; 3.630 ; Rise       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 3.630 ; 3.630 ; Rise       ; dir_reg[1]      ;
; dbus[*]     ; dir_reg[1] ;       ; 5.351 ; Fall       ; dir_reg[1]      ;
;  dbus[1]    ; dir_reg[1] ;       ; 5.351 ; Fall       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[1] ; 3.630 ; 3.630 ; Fall       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 3.630 ; 3.630 ; Fall       ; dir_reg[1]      ;
; dbus[*]     ; dir_reg[2] ; 4.161 ; 4.161 ; Rise       ; dir_reg[2]      ;
;  dbus[2]    ; dir_reg[2] ; 4.161 ; 4.161 ; Rise       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[2] ; 3.559 ; 3.559 ; Rise       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 3.559 ; 3.559 ; Rise       ; dir_reg[2]      ;
; dbus[*]     ; dir_reg[2] ;       ; 3.848 ; Fall       ; dir_reg[2]      ;
;  dbus[2]    ; dir_reg[2] ;       ; 3.848 ; Fall       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[2] ; 3.559 ; 3.559 ; Fall       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 3.559 ; 3.559 ; Fall       ; dir_reg[2]      ;
; dbus[*]     ; dir_reg[3] ; 5.538 ; 5.538 ; Rise       ; dir_reg[3]      ;
;  dbus[3]    ; dir_reg[3] ; 5.538 ; 5.538 ; Rise       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[3] ; 3.298 ; 3.298 ; Rise       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 3.298 ; 3.298 ; Rise       ; dir_reg[3]      ;
; dbus[*]     ; dir_reg[3] ;       ; 4.892 ; Fall       ; dir_reg[3]      ;
;  dbus[3]    ; dir_reg[3] ;       ; 4.892 ; Fall       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[3] ; 3.298 ; 3.298 ; Fall       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 3.298 ; 3.298 ; Fall       ; dir_reg[3]      ;
; dbus[*]     ; dir_reg[4] ; 5.822 ; 5.822 ; Rise       ; dir_reg[4]      ;
;  dbus[4]    ; dir_reg[4] ; 5.822 ; 5.822 ; Rise       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[4] ; 3.378 ; 3.378 ; Rise       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 3.378 ; 3.378 ; Rise       ; dir_reg[4]      ;
; dbus[*]     ; dir_reg[4] ;       ; 4.988 ; Fall       ; dir_reg[4]      ;
;  dbus[4]    ; dir_reg[4] ;       ; 4.988 ; Fall       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[4] ; 3.378 ; 3.378 ; Fall       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 3.378 ; 3.378 ; Fall       ; dir_reg[4]      ;
; dbus[*]     ; dir_reg[5] ; 5.032 ; 5.032 ; Rise       ; dir_reg[5]      ;
;  dbus[5]    ; dir_reg[5] ; 5.032 ; 5.032 ; Rise       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[5] ; 4.749 ; 4.749 ; Rise       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 4.749 ; 4.749 ; Rise       ; dir_reg[5]      ;
; dbus[*]     ; dir_reg[5] ;       ; 4.655 ; Fall       ; dir_reg[5]      ;
;  dbus[5]    ; dir_reg[5] ;       ; 4.655 ; Fall       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[5] ; 4.749 ; 4.749 ; Fall       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 4.749 ; 4.749 ; Fall       ; dir_reg[5]      ;
; dbus[*]     ; dir_reg[6] ; 7.359 ; 7.359 ; Rise       ; dir_reg[6]      ;
;  dbus[6]    ; dir_reg[6] ; 7.359 ; 7.359 ; Rise       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[6] ; 3.889 ; 3.889 ; Rise       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 3.889 ; 3.889 ; Rise       ; dir_reg[6]      ;
; dbus[*]     ; dir_reg[6] ;       ; 6.959 ; Fall       ; dir_reg[6]      ;
;  dbus[6]    ; dir_reg[6] ;       ; 6.959 ; Fall       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[6] ; 3.889 ; 3.889 ; Fall       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 3.889 ; 3.889 ; Fall       ; dir_reg[6]      ;
; dbus[*]     ; dir_reg[7] ; 4.623 ; 4.623 ; Rise       ; dir_reg[7]      ;
;  dbus[7]    ; dir_reg[7] ; 4.623 ; 4.623 ; Rise       ; dir_reg[7]      ;
; port_io[*]  ; dir_reg[7] ; 4.958 ; 4.958 ; Rise       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 4.958 ; 4.958 ; Rise       ; dir_reg[7]      ;
; dbus[*]     ; dir_reg[7] ;       ; 4.578 ; Fall       ; dir_reg[7]      ;
;  dbus[7]    ; dir_reg[7] ;       ; 4.578 ; Fall       ; dir_reg[7]      ;
; port_io[*]  ; dir_reg[7] ; 4.958 ; 4.958 ; Fall       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 4.958 ; 4.958 ; Fall       ; dir_reg[7]      ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; port_io[*]  ; clk_in     ; 3.466 ; 3.466 ; Rise       ; clk_in          ;
;  port_io[0] ; clk_in     ; 3.466 ; 3.466 ; Rise       ; clk_in          ;
;  port_io[1] ; clk_in     ; 3.752 ; 3.752 ; Rise       ; clk_in          ;
;  port_io[2] ; clk_in     ; 3.526 ; 3.526 ; Rise       ; clk_in          ;
;  port_io[3] ; clk_in     ; 3.594 ; 3.594 ; Rise       ; clk_in          ;
;  port_io[4] ; clk_in     ; 3.589 ; 3.589 ; Rise       ; clk_in          ;
;  port_io[5] ; clk_in     ; 4.251 ; 4.251 ; Rise       ; clk_in          ;
;  port_io[6] ; clk_in     ; 3.775 ; 3.775 ; Rise       ; clk_in          ;
;  port_io[7] ; clk_in     ; 4.346 ; 4.346 ; Rise       ; clk_in          ;
; dbus[*]     ; dir_reg[0] ; 2.101 ; 2.936 ; Rise       ; dir_reg[0]      ;
;  dbus[0]    ; dir_reg[0] ; 2.101 ; 2.936 ; Rise       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[0] ; 1.614 ; 1.614 ; Rise       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 1.614 ; 1.614 ; Rise       ; dir_reg[0]      ;
; dbus[*]     ; dir_reg[0] ;       ; 2.101 ; Fall       ; dir_reg[0]      ;
;  dbus[0]    ; dir_reg[0] ;       ; 2.101 ; Fall       ; dir_reg[0]      ;
; port_io[*]  ; dir_reg[0] ; 1.614 ; 1.614 ; Fall       ; dir_reg[0]      ;
;  port_io[0] ; dir_reg[0] ; 1.614 ; 1.614 ; Fall       ; dir_reg[0]      ;
; dbus[*]     ; dir_reg[1] ; 2.006 ; 2.899 ; Rise       ; dir_reg[1]      ;
;  dbus[1]    ; dir_reg[1] ; 2.006 ; 2.899 ; Rise       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[1] ; 1.911 ; 1.911 ; Rise       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 1.911 ; 1.911 ; Rise       ; dir_reg[1]      ;
; dbus[*]     ; dir_reg[1] ;       ; 2.006 ; Fall       ; dir_reg[1]      ;
;  dbus[1]    ; dir_reg[1] ;       ; 2.006 ; Fall       ; dir_reg[1]      ;
; port_io[*]  ; dir_reg[1] ; 1.911 ; 1.911 ; Fall       ; dir_reg[1]      ;
;  port_io[1] ; dir_reg[1] ; 1.911 ; 1.911 ; Fall       ; dir_reg[1]      ;
; dbus[*]     ; dir_reg[2] ; 1.965 ; 2.092 ; Rise       ; dir_reg[2]      ;
;  dbus[2]    ; dir_reg[2] ; 1.965 ; 2.092 ; Rise       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[2] ; 1.814 ; 1.814 ; Rise       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 1.814 ; 1.814 ; Rise       ; dir_reg[2]      ;
; dbus[*]     ; dir_reg[2] ;       ; 1.965 ; Fall       ; dir_reg[2]      ;
;  dbus[2]    ; dir_reg[2] ;       ; 1.965 ; Fall       ; dir_reg[2]      ;
; port_io[*]  ; dir_reg[2] ; 1.814 ; 1.814 ; Fall       ; dir_reg[2]      ;
;  port_io[2] ; dir_reg[2] ; 1.814 ; 1.814 ; Fall       ; dir_reg[2]      ;
; dbus[*]     ; dir_reg[3] ; 2.467 ; 2.738 ; Rise       ; dir_reg[3]      ;
;  dbus[3]    ; dir_reg[3] ; 2.467 ; 2.738 ; Rise       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[3] ; 1.706 ; 1.706 ; Rise       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 1.706 ; 1.706 ; Rise       ; dir_reg[3]      ;
; dbus[*]     ; dir_reg[3] ;       ; 2.467 ; Fall       ; dir_reg[3]      ;
;  dbus[3]    ; dir_reg[3] ;       ; 2.467 ; Fall       ; dir_reg[3]      ;
; port_io[*]  ; dir_reg[3] ; 1.706 ; 1.706 ; Fall       ; dir_reg[3]      ;
;  port_io[3] ; dir_reg[3] ; 1.706 ; 1.706 ; Fall       ; dir_reg[3]      ;
; dbus[*]     ; dir_reg[4] ; 2.621 ; 2.945 ; Rise       ; dir_reg[4]      ;
;  dbus[4]    ; dir_reg[4] ; 2.621 ; 2.945 ; Rise       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[4] ; 1.744 ; 1.744 ; Rise       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 1.744 ; 1.744 ; Rise       ; dir_reg[4]      ;
; dbus[*]     ; dir_reg[4] ;       ; 2.621 ; Fall       ; dir_reg[4]      ;
;  dbus[4]    ; dir_reg[4] ;       ; 2.621 ; Fall       ; dir_reg[4]      ;
; port_io[*]  ; dir_reg[4] ; 1.744 ; 1.744 ; Fall       ; dir_reg[4]      ;
;  port_io[4] ; dir_reg[4] ; 1.744 ; 1.744 ; Fall       ; dir_reg[4]      ;
; dbus[*]     ; dir_reg[5] ; 2.351 ; 2.519 ; Rise       ; dir_reg[5]      ;
;  dbus[5]    ; dir_reg[5] ; 2.351 ; 2.519 ; Rise       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[5] ; 2.477 ; 2.477 ; Rise       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 2.477 ; 2.477 ; Rise       ; dir_reg[5]      ;
; dbus[*]     ; dir_reg[5] ;       ; 2.351 ; Fall       ; dir_reg[5]      ;
;  dbus[5]    ; dir_reg[5] ;       ; 2.351 ; Fall       ; dir_reg[5]      ;
; port_io[*]  ; dir_reg[5] ; 2.477 ; 2.477 ; Fall       ; dir_reg[5]      ;
;  port_io[5] ; dir_reg[5] ; 2.477 ; 2.477 ; Fall       ; dir_reg[5]      ;
; dbus[*]     ; dir_reg[6] ; 3.551 ; 3.722 ; Rise       ; dir_reg[6]      ;
;  dbus[6]    ; dir_reg[6] ; 3.551 ; 3.722 ; Rise       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[6] ; 2.030 ; 2.030 ; Rise       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 2.030 ; 2.030 ; Rise       ; dir_reg[6]      ;
; dbus[*]     ; dir_reg[6] ;       ; 3.551 ; Fall       ; dir_reg[6]      ;
;  dbus[6]    ; dir_reg[6] ;       ; 3.551 ; Fall       ; dir_reg[6]      ;
; port_io[*]  ; dir_reg[6] ; 2.030 ; 2.030 ; Fall       ; dir_reg[6]      ;
;  port_io[6] ; dir_reg[6] ; 2.030 ; 2.030 ; Fall       ; dir_reg[6]      ;
; dbus[*]     ; dir_reg[7] ; 2.290 ; 2.311 ; Rise       ; dir_reg[7]      ;
;  dbus[7]    ; dir_reg[7] ; 2.290 ; 2.311 ; Rise       ; dir_reg[7]      ;
; port_io[*]  ; dir_reg[7] ; 2.584 ; 2.584 ; Rise       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 2.584 ; 2.584 ; Rise       ; dir_reg[7]      ;
; dbus[*]     ; dir_reg[7] ;       ; 2.290 ; Fall       ; dir_reg[7]      ;
;  dbus[7]    ; dir_reg[7] ;       ; 2.290 ; Fall       ; dir_reg[7]      ;
; port_io[*]  ; dir_reg[7] ; 2.584 ; 2.584 ; Fall       ; dir_reg[7]      ;
;  port_io[7] ; dir_reg[7] ; 2.584 ; 2.584 ; Fall       ; dir_reg[7]      ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; abus[0]    ; dbus[0]     ; 10.850 ; 10.850 ; 10.850 ; 10.850 ;
; abus[0]    ; dbus[1]     ; 10.562 ; 10.562 ; 10.562 ; 10.562 ;
; abus[0]    ; dbus[2]     ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; abus[0]    ; dbus[3]     ; 10.485 ; 10.485 ; 10.485 ; 10.485 ;
; abus[0]    ; dbus[4]     ; 11.435 ; 11.435 ; 11.435 ; 11.435 ;
; abus[0]    ; dbus[5]     ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; abus[0]    ; dbus[6]     ; 12.617 ; 12.617 ; 12.617 ; 12.617 ;
; abus[0]    ; dbus[7]     ; 10.205 ; 10.205 ; 10.205 ; 10.205 ;
; abus[1]    ; dbus[0]     ; 9.929  ; 9.929  ; 9.929  ; 9.929  ;
; abus[1]    ; dbus[1]     ; 9.411  ; 9.411  ; 9.411  ; 9.411  ;
; abus[1]    ; dbus[2]     ; 10.206 ; 10.206 ; 10.206 ; 10.206 ;
; abus[1]    ; dbus[3]     ; 10.558 ; 10.558 ; 10.558 ; 10.558 ;
; abus[1]    ; dbus[4]     ; 11.508 ; 11.508 ; 11.508 ; 11.508 ;
; abus[1]    ; dbus[5]     ; 10.549 ; 10.549 ; 10.549 ; 10.549 ;
; abus[1]    ; dbus[6]     ; 12.690 ; 12.690 ; 12.690 ; 12.690 ;
; abus[1]    ; dbus[7]     ; 10.278 ; 10.278 ; 10.278 ; 10.278 ;
; abus[2]    ; dbus[0]     ; 9.703  ; 9.703  ; 9.703  ; 9.703  ;
; abus[2]    ; dbus[1]     ; 9.185  ; 9.185  ; 9.185  ; 9.185  ;
; abus[2]    ; dbus[2]     ; 9.980  ; 9.980  ; 9.980  ; 9.980  ;
; abus[2]    ; dbus[3]     ; 10.332 ; 10.332 ; 10.332 ; 10.332 ;
; abus[2]    ; dbus[4]     ; 11.282 ; 11.282 ; 11.282 ; 11.282 ;
; abus[2]    ; dbus[5]     ; 10.323 ; 10.323 ; 10.323 ; 10.323 ;
; abus[2]    ; dbus[6]     ; 12.464 ; 12.464 ; 12.464 ; 12.464 ;
; abus[2]    ; dbus[7]     ; 10.052 ; 10.052 ; 10.052 ; 10.052 ;
; abus[3]    ; dbus[0]     ; 13.991 ; 13.991 ; 13.991 ; 13.991 ;
; abus[3]    ; dbus[1]     ; 13.473 ; 13.473 ; 13.473 ; 13.473 ;
; abus[3]    ; dbus[2]     ; 14.268 ; 14.268 ; 14.268 ; 14.268 ;
; abus[3]    ; dbus[3]     ; 14.620 ; 14.620 ; 14.620 ; 14.620 ;
; abus[3]    ; dbus[4]     ; 15.570 ; 15.570 ; 15.570 ; 15.570 ;
; abus[3]    ; dbus[5]     ; 14.611 ; 14.611 ; 14.611 ; 14.611 ;
; abus[3]    ; dbus[6]     ; 16.752 ; 16.752 ; 16.752 ; 16.752 ;
; abus[3]    ; dbus[7]     ; 14.340 ; 14.340 ; 14.340 ; 14.340 ;
; abus[4]    ; dbus[0]     ; 13.844 ; 13.844 ; 13.844 ; 13.844 ;
; abus[4]    ; dbus[1]     ; 13.326 ; 13.326 ; 13.326 ; 13.326 ;
; abus[4]    ; dbus[2]     ; 14.121 ; 14.121 ; 14.121 ; 14.121 ;
; abus[4]    ; dbus[3]     ; 14.473 ; 14.473 ; 14.473 ; 14.473 ;
; abus[4]    ; dbus[4]     ; 15.423 ; 15.423 ; 15.423 ; 15.423 ;
; abus[4]    ; dbus[5]     ; 14.464 ; 14.464 ; 14.464 ; 14.464 ;
; abus[4]    ; dbus[6]     ; 16.605 ; 16.605 ; 16.605 ; 16.605 ;
; abus[4]    ; dbus[7]     ; 14.193 ; 14.193 ; 14.193 ; 14.193 ;
; abus[5]    ; dbus[0]     ; 13.076 ; 13.076 ; 13.076 ; 13.076 ;
; abus[5]    ; dbus[1]     ; 12.618 ; 12.618 ; 12.618 ; 12.618 ;
; abus[5]    ; dbus[2]     ; 13.339 ; 13.339 ; 13.339 ; 13.339 ;
; abus[5]    ; dbus[3]     ; 13.691 ; 13.691 ; 13.691 ; 13.691 ;
; abus[5]    ; dbus[4]     ; 14.641 ; 14.641 ; 14.641 ; 14.641 ;
; abus[5]    ; dbus[5]     ; 13.682 ; 13.682 ; 13.682 ; 13.682 ;
; abus[5]    ; dbus[6]     ; 15.823 ; 15.823 ; 15.823 ; 15.823 ;
; abus[5]    ; dbus[7]     ; 13.411 ; 13.411 ; 13.411 ; 13.411 ;
; abus[6]    ; dbus[0]     ; 13.113 ; 13.113 ; 13.113 ; 13.113 ;
; abus[6]    ; dbus[1]     ; 12.655 ; 12.655 ; 12.655 ; 12.655 ;
; abus[6]    ; dbus[2]     ; 13.376 ; 13.376 ; 13.376 ; 13.376 ;
; abus[6]    ; dbus[3]     ; 13.728 ; 13.728 ; 13.728 ; 13.728 ;
; abus[6]    ; dbus[4]     ; 14.678 ; 14.678 ; 14.678 ; 14.678 ;
; abus[6]    ; dbus[5]     ; 13.719 ; 13.719 ; 13.719 ; 13.719 ;
; abus[6]    ; dbus[6]     ; 15.860 ; 15.860 ; 15.860 ; 15.860 ;
; abus[6]    ; dbus[7]     ; 13.448 ; 13.448 ; 13.448 ; 13.448 ;
; abus[7]    ; dbus[0]     ; 11.557 ; 11.557 ; 11.557 ; 11.557 ;
; abus[7]    ; dbus[1]     ; 11.099 ; 11.099 ; 11.099 ; 11.099 ;
; abus[7]    ; dbus[2]     ; 11.820 ; 11.820 ; 11.820 ; 11.820 ;
; abus[7]    ; dbus[3]     ; 12.172 ; 12.172 ; 12.172 ; 12.172 ;
; abus[7]    ; dbus[4]     ; 13.122 ; 13.122 ; 13.122 ; 13.122 ;
; abus[7]    ; dbus[5]     ; 12.163 ; 12.163 ; 12.163 ; 12.163 ;
; abus[7]    ; dbus[6]     ; 14.304 ; 14.304 ; 14.304 ; 14.304 ;
; abus[7]    ; dbus[7]     ; 11.892 ; 11.892 ; 11.892 ; 11.892 ;
; rd_en      ; dbus[0]     ; 10.397 ; 10.397 ; 10.397 ; 10.397 ;
; rd_en      ; dbus[1]     ; 9.879  ; 9.879  ; 9.879  ; 9.879  ;
; rd_en      ; dbus[2]     ; 9.879  ; 9.879  ; 9.879  ; 9.879  ;
; rd_en      ; dbus[3]     ; 10.677 ; 10.677 ; 10.677 ; 10.677 ;
; rd_en      ; dbus[4]     ; 11.239 ; 11.239 ; 11.239 ; 11.239 ;
; rd_en      ; dbus[5]     ; 10.397 ; 10.397 ; 10.397 ; 10.397 ;
; rd_en      ; dbus[6]     ; 12.828 ; 12.828 ; 12.828 ; 12.828 ;
; rd_en      ; dbus[7]     ; 10.174 ; 10.174 ; 10.174 ; 10.174 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; abus[0]    ; dbus[0]     ; 5.906 ; 5.906 ; 5.906 ; 5.906 ;
; abus[0]    ; dbus[1]     ; 5.762 ; 5.762 ; 5.762 ; 5.762 ;
; abus[0]    ; dbus[2]     ; 5.575 ; 5.575 ; 5.575 ; 5.575 ;
; abus[0]    ; dbus[3]     ; 5.774 ; 5.774 ; 5.774 ; 5.774 ;
; abus[0]    ; dbus[4]     ; 6.271 ; 6.271 ; 6.271 ; 6.271 ;
; abus[0]    ; dbus[5]     ; 5.766 ; 5.766 ; 5.766 ; 5.766 ;
; abus[0]    ; dbus[6]     ; 6.891 ; 6.891 ; 6.891 ; 6.891 ;
; abus[0]    ; dbus[7]     ; 5.622 ; 5.622 ; 5.622 ; 5.622 ;
; abus[1]    ; dbus[0]     ; 4.776 ; 4.776 ; 4.776 ; 4.776 ;
; abus[1]    ; dbus[1]     ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; abus[1]    ; dbus[2]     ; 4.627 ; 4.627 ; 4.627 ; 4.627 ;
; abus[1]    ; dbus[3]     ; 5.025 ; 5.025 ; 5.025 ; 5.025 ;
; abus[1]    ; dbus[4]     ; 5.357 ; 5.357 ; 5.357 ; 5.357 ;
; abus[1]    ; dbus[5]     ; 4.900 ; 4.900 ; 4.900 ; 4.900 ;
; abus[1]    ; dbus[6]     ; 6.142 ; 6.142 ; 6.142 ; 6.142 ;
; abus[1]    ; dbus[7]     ; 4.764 ; 4.764 ; 4.764 ; 4.764 ;
; abus[2]    ; dbus[0]     ; 4.652 ; 4.652 ; 4.652 ; 4.652 ;
; abus[2]    ; dbus[1]     ; 4.469 ; 4.469 ; 4.469 ; 4.469 ;
; abus[2]    ; dbus[2]     ; 4.503 ; 4.503 ; 4.503 ; 4.503 ;
; abus[2]    ; dbus[3]     ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; abus[2]    ; dbus[4]     ; 5.233 ; 5.233 ; 5.233 ; 5.233 ;
; abus[2]    ; dbus[5]     ; 4.776 ; 4.776 ; 4.776 ; 4.776 ;
; abus[2]    ; dbus[6]     ; 6.018 ; 6.018 ; 6.018 ; 6.018 ;
; abus[2]    ; dbus[7]     ; 4.640 ; 4.640 ; 4.640 ; 4.640 ;
; abus[3]    ; dbus[0]     ; 7.245 ; 7.245 ; 7.245 ; 7.245 ;
; abus[3]    ; dbus[1]     ; 7.062 ; 7.062 ; 7.062 ; 7.062 ;
; abus[3]    ; dbus[2]     ; 7.096 ; 7.096 ; 7.096 ; 7.096 ;
; abus[3]    ; dbus[3]     ; 7.494 ; 7.494 ; 7.494 ; 7.494 ;
; abus[3]    ; dbus[4]     ; 7.826 ; 7.826 ; 7.826 ; 7.826 ;
; abus[3]    ; dbus[5]     ; 7.369 ; 7.369 ; 7.369 ; 7.369 ;
; abus[3]    ; dbus[6]     ; 8.611 ; 8.611 ; 8.611 ; 8.611 ;
; abus[3]    ; dbus[7]     ; 7.233 ; 7.233 ; 7.233 ; 7.233 ;
; abus[4]    ; dbus[0]     ; 7.171 ; 7.171 ; 7.171 ; 7.171 ;
; abus[4]    ; dbus[1]     ; 6.988 ; 6.988 ; 6.988 ; 6.988 ;
; abus[4]    ; dbus[2]     ; 7.022 ; 7.022 ; 7.022 ; 7.022 ;
; abus[4]    ; dbus[3]     ; 7.420 ; 7.420 ; 7.420 ; 7.420 ;
; abus[4]    ; dbus[4]     ; 7.752 ; 7.752 ; 7.752 ; 7.752 ;
; abus[4]    ; dbus[5]     ; 7.295 ; 7.295 ; 7.295 ; 7.295 ;
; abus[4]    ; dbus[6]     ; 8.537 ; 8.537 ; 8.537 ; 8.537 ;
; abus[4]    ; dbus[7]     ; 7.159 ; 7.159 ; 7.159 ; 7.159 ;
; abus[5]    ; dbus[0]     ; 7.042 ; 7.042 ; 7.042 ; 7.042 ;
; abus[5]    ; dbus[1]     ; 6.824 ; 6.824 ; 6.824 ; 6.824 ;
; abus[5]    ; dbus[2]     ; 6.824 ; 6.824 ; 6.824 ; 6.824 ;
; abus[5]    ; dbus[3]     ; 7.222 ; 7.222 ; 7.222 ; 7.222 ;
; abus[5]    ; dbus[4]     ; 7.554 ; 7.554 ; 7.554 ; 7.554 ;
; abus[5]    ; dbus[5]     ; 7.097 ; 7.097 ; 7.097 ; 7.097 ;
; abus[5]    ; dbus[6]     ; 8.339 ; 8.339 ; 8.339 ; 8.339 ;
; abus[5]    ; dbus[7]     ; 6.961 ; 6.961 ; 6.961 ; 6.961 ;
; abus[6]    ; dbus[0]     ; 7.119 ; 7.119 ; 7.119 ; 7.119 ;
; abus[6]    ; dbus[1]     ; 6.901 ; 6.901 ; 6.901 ; 6.901 ;
; abus[6]    ; dbus[2]     ; 6.901 ; 6.901 ; 6.901 ; 6.901 ;
; abus[6]    ; dbus[3]     ; 7.299 ; 7.299 ; 7.299 ; 7.299 ;
; abus[6]    ; dbus[4]     ; 7.631 ; 7.631 ; 7.631 ; 7.631 ;
; abus[6]    ; dbus[5]     ; 7.174 ; 7.174 ; 7.174 ; 7.174 ;
; abus[6]    ; dbus[6]     ; 8.416 ; 8.416 ; 8.416 ; 8.416 ;
; abus[6]    ; dbus[7]     ; 7.038 ; 7.038 ; 7.038 ; 7.038 ;
; abus[7]    ; dbus[0]     ; 6.226 ; 6.226 ; 6.226 ; 6.226 ;
; abus[7]    ; dbus[1]     ; 6.008 ; 6.008 ; 6.008 ; 6.008 ;
; abus[7]    ; dbus[2]     ; 6.008 ; 6.008 ; 6.008 ; 6.008 ;
; abus[7]    ; dbus[3]     ; 6.406 ; 6.406 ; 6.406 ; 6.406 ;
; abus[7]    ; dbus[4]     ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; abus[7]    ; dbus[5]     ; 6.281 ; 6.281 ; 6.281 ; 6.281 ;
; abus[7]    ; dbus[6]     ; 7.523 ; 7.523 ; 7.523 ; 7.523 ;
; abus[7]    ; dbus[7]     ; 6.145 ; 6.145 ; 6.145 ; 6.145 ;
; rd_en      ; dbus[0]     ; 5.773 ; 5.773 ; 5.773 ; 5.773 ;
; rd_en      ; dbus[1]     ; 5.500 ; 5.500 ; 5.500 ; 5.500 ;
; rd_en      ; dbus[2]     ; 5.500 ; 5.500 ; 5.500 ; 5.500 ;
; rd_en      ; dbus[3]     ; 5.898 ; 5.898 ; 5.898 ; 5.898 ;
; rd_en      ; dbus[4]     ; 6.230 ; 6.230 ; 6.230 ; 6.230 ;
; rd_en      ; dbus[5]     ; 5.773 ; 5.773 ; 5.773 ; 5.773 ;
; rd_en      ; dbus[6]     ; 7.015 ; 7.015 ; 7.015 ; 7.015 ;
; rd_en      ; dbus[7]     ; 5.637 ; 5.637 ; 5.637 ; 5.637 ;
+------------+-------------+-------+-------+-------+-------+


-------------------
; Clock Transfers ;
-------------------
Nothing to report.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 256   ; 256  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 104   ; 104  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat May 18 17:17:58 2024
Info: Command: quartus_sta port_io -c port_io
Info: qsta_default_script.tcl version: #1
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Found USE_TIMEQUEST_TIMING_ANALYZER=OFF. The TimeQuest Timing Analyzer is not the default Timing Analysis Tool during full compilation.
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "latch[0]|combout" is a latch
    Warning: Node "latch[1]|combout" is a latch
    Warning: Node "latch[2]|combout" is a latch
    Warning: Node "latch[3]|combout" is a latch
    Warning: Node "latch[4]|combout" is a latch
    Warning: Node "latch[5]|combout" is a latch
    Warning: Node "latch[6]|combout" is a latch
    Warning: Node "latch[7]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'port_io.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk_in clk_in
    Info: create_clock -period 1.000 -name dir_reg[0] dir_reg[0]
    Info: create_clock -period 1.000 -name dir_reg[1] dir_reg[1]
    Info: create_clock -period 1.000 -name dir_reg[2] dir_reg[2]
    Info: create_clock -period 1.000 -name dir_reg[3] dir_reg[3]
    Info: create_clock -period 1.000 -name dir_reg[4] dir_reg[4]
    Info: create_clock -period 1.000 -name dir_reg[5] dir_reg[5]
    Info: create_clock -period 1.000 -name dir_reg[6] dir_reg[6]
    Info: create_clock -period 1.000 -name dir_reg[7] dir_reg[7]
Info: Analyzing Slow Model
Info: No fmax paths to report
Info: No Setup paths to report
Info: No Hold paths to report
Info: No Recovery paths to report
Info: No Removal paths to report
Critical Warning: Timing requirements not met
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -17.380 clk_in 
    Info:     0.500         0.000 dir_reg[0] 
    Info:     0.500         0.000 dir_reg[1] 
    Info:     0.500         0.000 dir_reg[2] 
    Info:     0.500         0.000 dir_reg[3] 
    Info:     0.500         0.000 dir_reg[4] 
    Info:     0.500         0.000 dir_reg[5] 
    Info:     0.500         0.000 dir_reg[6] 
    Info:     0.500         0.000 dir_reg[7] 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 16 output pins without output pin load capacitance assignment
    Info: Pin "dbus[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbus[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbus[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbus[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbus[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbus[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbus[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "dbus[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "port_io[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "port_io[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "port_io[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "port_io[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "port_io[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "port_io[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "port_io[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "port_io[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: No Setup paths to report
Info: No Hold paths to report
Info: No Recovery paths to report
Info: No Removal paths to report
Critical Warning: Timing requirements not met
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -17.380 clk_in 
    Info:     0.500         0.000 dir_reg[0] 
    Info:     0.500         0.000 dir_reg[1] 
    Info:     0.500         0.000 dir_reg[2] 
    Info:     0.500         0.000 dir_reg[3] 
    Info:     0.500         0.000 dir_reg[4] 
    Info:     0.500         0.000 dir_reg[5] 
    Info:     0.500         0.000 dir_reg[6] 
    Info:     0.500         0.000 dir_reg[7] 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 238 megabytes
    Info: Processing ended: Sat May 18 17:17:59 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


