data = {
 'file_state'         :
{
 'file_path'        : '/home/eda/Project/rooth/core/mux_alu_res.v'
,'last_modify_time' : 1657938083
}
,'code_inf_list'      :
[
{
 'logic_line_range'       : [0, -1]
,'real_line_range'        : [0, -1]
,'file_path'              : '/home/eda/Project/rooth/core/mux_alu_res.v'
,'real_code_line_boundry' :
[]
}
]
,'module_inf_list'    :
[
{
 'module_name_sr'    : 
{
 'str'   : 'mux_alu_res'
,'range' : (15,7,15,17)
}
,'module_line_range' : (15,60)
,'inst_inf_list'     : 
[]
,'parm_inf_list'     : 
[]
,'io_inf_list'       : 
[
{
 'name_sr' : 
{
 'str'   : 'rs2_data_i'
,'range' : (16,44,16,53)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'funct3_i'
,'range' : (17,44,17,51)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'alu_res_ctrl_i'
,'range' : (19,44,19,57)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'alu_res_i'
,'range' : (21,44,21,52)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'data_mem_addr_o'
,'range' : (23,44,23,58)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'data_mem_wr_en_o'
,'range' : (24,44,24,59)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'data_mem_data_i'
,'range' : (25,44,25,58)
}
,'type'    : 1
}
,
{
 'name_sr' : 
{
 'str'   : 'data_mem_data_o'
,'range' : (27,44,27,58)
}
,'type'    : 2
}
,
{
 'name_sr' : 
{
 'str'   : 'reg_data_o'
,'range' : (28,44,28,53)
}
,'type'    : 2
}
]
,'code_inf_list'     : 
[
{
 'logic_line_range'       : [15, 60]
,'real_line_range'        : [15, 60]
,'file_path'              : '/home/eda/Project/rooth/core/mux_alu_res.v'
,'real_code_line_boundry' :
[
[15, 8, 1]
,
[25, 2, 1]
,
[28, 2, 1]
,
[31, 2, 1]
,
[46, 4, 1]
]
}
]
}
]
,'macro_inf_list'     :
[]
,'wild_inst_inf_list' :
[]
}
