 2 
0 所示，利用與絕對溫度成正比（proportional to absolute temperature, PTAT）的溫
度訊號，搭配不隨溫度變化能隙帶差參考源（Bandgap Reference）的參考訊號，
兩訊號輸入至類比至數位轉換器（analog to digital converter, ADC）來產生一個隨
溫度變化的數位碼輸出。 
Temperature Sensor
(PTAT Source)
The Reference
(Bandgap Reference)
A/D Converter
Digital
Output
 
圖 2 類比式溫度感測器基本架構圖 
A. 絕對溫度正比溫度感測器（PTAT Source） 
溫度感測器使用雙極性電晶體（bipolar junction transistor, BJT），利用雙極性
電晶體基極射級電壓差（Vbe）為一個負溫度係數訊號（temperature coefficient, TC），
其電壓值隨溫度上升呈線性下降，關係式推導如(2-1)所示。 
   ln ,  Cbe C T T
S
I kT
V I V V
I q
 
  
 
 (2-1) 
其中 IC 為集極電流（collector），IS 飽和電流（saturation）T 為絕對溫度，k
為波茲曼常數（Boltzmann’s constant）而 q 則為電子電荷。當二個相同的雙極性
電晶體分別偏壓於集極電流為 pI0和 I0並忽略其基極（base）電流，則可以得到
一個與溫度成正比（proportional to absolute temperature, PTAT）的電壓 VPTAT，其
關係式推導如(2-2)-(2-4)所示。 
 1 2 PTAT BE BE BEV V V V     (2-2) 
 0 0
1 2
ln lnT T
S S
pI I
V V
I I
   (2-3) 
 lnTV p  (2-4) 
其中 p 為 Q1與 Q2射極（emitter）電流密度比。 
B. 能隙帶差參考源溫度感測器（Bandgap Reference） 
能隙帶差參考源為一個不隨溫度變化參考訊號，由正溫度係數與負溫度係數
訊號相加而成，利用上述求得之正溫度係數的訊號（△VBE=VPTRT）放大 a 倍後與
負溫度係數的訊號 VBE1相加後即可得到一個不隨溫度變化的參考訊號 Vref，其關
係式推導如(2-5)所示。 
 1 aref BE BEV V V    (2-5) 
 4 
感度的傳輸延遲時間 DCONST.。當溫度逐漸上升時兩延遲線的傳輸延遲時間差異
逐漸增加，經由互斥或閘（XOR）後產生的脈波寬度 P(T)也隨溫度上升而增加，
圖 4 (a),(b)。 
(a) High Temperature(a) Low Temperatutre
Start
D(T)
Dconst.
P(T)
Td1
Td2
Start
D(T)
Dconst.
P(T)
Td1
Td2
 
圖 4 延遲時間與溫度關係圖 (a)低溫示意圖 (b)高溫示意圖 
產生的脈波寬度訊號送至循環式時間至數位轉換器，如圖 5，利用在延遲線
中安插不同尺寸大小（inhomogeneity）的反閘，藉由推動能力的不同，產生了不
同的延遲時間，使得輸入脈波的寬度產生縮減，其縮減量表示式如(2-9)所示。 
 
   
1
1 1
2
1 1 1
,
2 1.5 21
   ln
0.5
n
n n
L i
P N
TN DD TN
i
DD TN DDDD TN
W C
k k
V V V
V V VV V

 
 
  
           
 
    
  
 (2-9) 
Reset Input
Tin
Tout
delay line counter
 
圖 6 循環式時間至數位轉換器架構圖 
輸入脈波訊號寬度為 T，訊號每循環一次脈波寬度縮減ΔW 計數器觸發上數
一次直到訊號消失，如圖 6，環次數隨輸入脈波寬度增加而上升，也增加了計數
器的輸出數位碼。 
[8]提出的電路架構使用場效應電晶體延遲時間搭配時間至數位轉換器取代
了一般雙載子電晶體搭配類比至數位轉換器的作法，減低了製程整合的困難度、
晶片面積大與消耗功率大的問題。但是應用於系統晶片時仍有一些問題需要加以
改善，例如： 
1. 低溫度敏感度元件受低電壓先進製程限制，當製程為 0.13μm VDD=1.2V
時設計不易。 
 6 
IN
CL
VCL
OUT
M1
M2
M3
M4
VDDVDD
 
圖 7 次臨界區漏電流溫度感測器電路圖 
Temperature 
Sensor
(Leakage-based)
IN
Cyclic Counter
Digital
Output
P(T)
Clk
 
圖 8 次臨界區漏電流感測器整體架構圖 
[9]提出的溫度感測器具有小面積、低功率、高製程整合度等特性。但是應
用於系統晶片時仍有一些問題需要加以改善，例如： 
1. 一般經由製程廠所提供的電晶體模型，在次臨界區的參數模型並不詳盡，
容易造成模擬與實作上的誤差。 
2. 次臨界區漏電流極小，電路取樣頻率無法太快。 
3. 次臨界區漏電流溫度線性度差，需要額外增加電路補償非線性度的量化。 
傳統全數位架構溫度感測器 
全數位式溫度感測器首先由[10]提出實現於 FPGA 平台上，其組成主要為：
1)整型脈波產生器（Fixed Pulse Generator）、延遲線（Delay Line）所構成的循環
式延遲線（Cyclic Delay Line）搭配循環計數器（Circulation Counter）、比較器
（Comparator, Comp）與互斥或閘（XOR Gate）組成循環式延遲線時域溫度感測
器（Time Domain Temperature Sensor with Cyclic Delay Line），時間至數位轉換器
（Time to Digital Converter, TDC）則由外部參考時脈訊號（Reference Clock）搭
配及閘（AND Gate）與計數器（Counter）組合而成，如圖 9 所示。 
 8 
3. 延遲時間易受供應電壓雜訊干擾，造成溫度感測器誤差大。 
為傳統單點偵測嵌入式溫度感測器的比較表，觀察後可以發現應用於系統晶
片整合時，數位架構具有：低功率消耗、設計複雜度低與高溫度取樣率等優點，
最適合嵌入於系統晶片偵測區塊電路的溫度。但是傳統數位架構溫度感測器仍有：
晶片面積大與高供應電壓敏感度的缺點，因此本研究將以實現數位架構溫度感測
器並加以改善晶片面積大與高供應電壓敏感的等缺點為目標。表 1 為比較表。 
表 1 傳統嵌入式溫度感測器比較表 
 優點 缺點 
類比架構 低誤差 
高功率消耗 
晶片面積大 
設計複雜度高 
類比數位混合架構 低功率消耗 溫度線性度差 
數位架構 
低功率消耗 
設計複雜度低 
高溫度取樣率 
晶片面積大 
高供應電壓敏感度 
研究方法 
圖 11 為多點偵測嵌入式全數位溫度感測系統區塊，由溫度監控單元
（Temperature Monitor Unit, TMU）搭配四個溫度感測器（Temp. Sensor）組合而
成，以下將針對各區塊電路功能與設計方式加以介紹。 
Temperature Monitor 
Unit
(TMU)
Temp.
Sensor
(1)en
Temp.
Sensor
(2)en
Temp.
Sensor
(4)en
Temp.
Sensor
(3)en
fout
fout
fout
fout
 
圖 11 多點偵測嵌入式全數位溫度感測系統區塊圖 
溫度感測器（Temp. Sensor） 
為了降低系統未執行溫度偵測時電路的消耗功率，本研究將第三章中高溫度
解析度、低電壓敏感度的溫度感測器增加了“致能”的功能，單一級延遲電路如
 10 
溫度監控單元（Temperature Monitor Unit） 
溫度監控單元如圖 14 所示，由計數器（Counter）、多工器（MUX）、解多工
器（DEMUX）、輸出暫存器（Register）搭配控制訊號產生器（Control-Signal 
Generator）組合而成。溫度偵測時由控制訊號產生器產生致能訊號經由解多工器
選擇致能一個溫度感測器，再由溫度感測器將振盪訊號經由多工器送回觸發計數
器上數，完成一次偵測後再將計數器累積的數位碼傳送到暫存器儲存。 
Counter
Control-Signal Generator
Register
DEMUX
MUX
 
圖 14 溫度監控單元架構圖 
控制訊號產生器（Control-Signal Generator） 
控制訊號產生器電路如圖 15 所示，利用致能訊號(Enable)控制外部時脈訊號
(Clk)送往除頻器除頻後產生 A、B 訊號，再將訊號經由二對四解碼電路運算後產
生三筆訊號，如圖 16 所示。 
1. 送往溫度感測元件的振盪致能訊號(Osc_en)。 
2. 將計數器數位碼送往暫存器儲存的觸發訊號(Reg_trig)。 
3. 將計數器上的數位碼歸零的訊號(Count_clr)。 
Frequency 
Divider
Q
0
Q
1
Decoder_2to4
S1
S0
Clk
Enable
A
B
Reg_tri
g
Count_clr
Osc_en
 
圖 15 控制訊號產生器電路圖 
 12 
系統晶片各電路方塊之溫度響應。 
差動時環形振盪器於設計時採用面積小的三級環形振盪，並增加致能功能，
使電路在相同溫度敏感度下，將面積與功率消耗等效能提升至最好。改良後之電
路除了具有良好的供應電壓雜訊免疫力，更具有低功率與電路面積小等優點，適
合嵌入於系統晶片各區塊電路且適合做為超大型積體電路與數位系統晶片整合。
多點監控溫度應用時，提供系統數位訊息，來降低系統晶片因為溫度所造成的誤
動作。表 3 為傳統與全數位多點偵測溫度感測器之效能比較表，相較於傳統溫度
感測器本研究之溫度感測器具有低功率高轉換率（50μW, 7.5K samples/Sec.）小
面積（0.063mm2）等優點。 
表 3 溫度感測器效能比較表 
Ref. 
[2] 
JSSC’96 
[3] 
JSSC’98 
[4] 
ISCAS’01 
[5] 
ISSCC’03 
[6] 
JSSC’05 
[7] 
JSSC’05 
[8] 
ISCAS’07 
[9] 
TCSI’07 
This 
Work 
Resolution 
(
O
C) 
0.625 0.25 0.15 0.015 0.01 0.16 N/A 0.1 0.15 
Error (
O
C) ±1 ±1 ±1.5 ±0.5 ±0.1 
-0.7 
~+0.9 
0.56 
-0.7 
~+0.9 
±0.15 
Power (μW) 7 1 N/A 429 247 10 18 8 50 
Area (mm
2
) 1.5 3.32 2.8 2.5 4.5 0.175 0.01 N/A 0.0063 
Normalized 
Area (mm
2
) 
0.038 0.922 0.574 1 0.922 0.143 0.008 N/A 0.009 
Conversion 
Rate 
(Sample/Sec.) 
50 10 N/A 
0.125 
~30 
10 3 62.5 2 7.5 
Temp.Range 
(
O
C) 
-40 
~120 
-55 
~125 
-50 
~120 
-50 
~120 
-55 
~125 
0~100 25~90 
-40 
~130 
-40 
~130 
Tech. 2μ 0.6μ 0.7μ 0.5μ 0.7μ 0.35μ 0.35μ FPGA 0.13μ 
Normalized 
Tech. 
0.13μ 0.13μ 0.13μ 0.13μ 0.13μ 0.13μ 0.13μ 0.13μ 0.13μ 
No. of 
Sensors 
1 1 1 1 1 1 1 1 1 
電路實現於 TSMC 0.13μm CMOS Mixed-Signal/RF 1P8M SALICIDE 
1.2V/2.5V 製程，最高功率消耗在 7.5K samples/Sec.時為 50μW，解析度設計於
0.15
O
C 以符合[25]、[26]中 0.7OC~0.04OC 的應用。 
 
參考文獻 
[1] E. Aldrete-Vidrio, D. Mateo, and J. Altet, “Differential temperature sensors fully compatible with 
 1 
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期： 99 年 9 月 15 日 
                                 
一、參加會議經過 
筆者於民國 99 年 5 月 25 日中午 12:50 搭乘國泰航空公司班機前往此次舉辦
2010 International Conference on Information and Communication Technologies 會議舉
辦國日本，經歷約 3 個小時的飛行，於當地時間五月二十五日晚間 5:00 抵達成田國
際機場。隨即搭乘機場至日本東京都市中心的高速巴士進入市中心。此次會議計有
79 篇論文發表。 
我們的論文被安排在 5 月 28 日上午 11:00 的 Session 發表。在下午的時間，則
在各個感到興趣的議程聽取論文發表者的口頭報告，並且與一些專家學者進行交
流。5 月 29 日一早由飯店搭乘高速巴士至日本成田國際機場，搭乘國泰航空公司班
機返回台灣，結束此次的國際會議出國行程。 
此出國報告敘述本人於民國九十九年五月二十五日至五月二十九日到日本出
席 2010 International Conference on Information and Communication Technologies 國
際會議，並發表論文乙篇，論文題目為 Documents Relationship Creation with 
Vocabulary Probability Analysis。此次會議計有 79 篇論文的發表。綜合而言，藉由
此會議的研討，獲致底下幾點收穫：(1)了解相關領域最新的發展狀況。(2)認識相關
領域的研究學者，增進國家及個人在國際的能見度。 
二、與會心得 
在會議進行過程，除了可以聆聽來自世界各國最新的研究成果外，更可利用休
計畫編號 NSC  98－2221－E－224－053－ 
計畫名稱 嵌入式系統晶片之多點溫度感測電路設計研究 
出國人員
姓名 
楊博惠 
服務機構
及職稱 
國立雲林科技大學 助理教授 
會議時間 
99年 5月 25 日至 
99 年 5 月 29 日 
會議地點 日本 
會議名稱 
2010 International Conference on Information and Communication 
Technologies 
發表論文
題目 
Documents Relationship Creation with Vocabulary Probability Analysis 
附件四 
無研發成果推廣資料 
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）、是否適
合在學術期刊發表或申請專利、主要發現或其他有關價值等，作一綜合評估。
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
■達成目標 
□未達成目標（請說明，以 100字為限） 
□實驗失敗 
□因故實驗中斷 
□其他原因 
說明： 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：□已發表 ■未發表之文稿 □撰寫中 □無 
專利：□已獲得 ■申請中 □無 
技轉：□已技轉 □洽談中 ■無 
其他：（以 100字為限） 
本研究計畫已發表了一篇國際會議論文。同時，正在撰寫一篇國際期刊中。 
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500字為限） 
本計畫以小面積、低功率的環形振盪溫度感測器原理為基礎，改善傳統延遲線溫度感測器
電路面積大的問題，並利用具有良好供應電壓雜訊免疫力的差動式架構，取代傳統單點偵
測嵌入式溫度感測器減少供應電壓雜訊干擾。同時，藉由＇環形振盪器＇在溫度感測的應
用上可以達高取樣率的優點，提升整體電路效能，設計出一個適用於嵌入式多點偵測的差
動式環形振盪溫度感測器。 
測試晶片電路實現於 TSMC 0.13μm CMOS 1P8M SALICIDE 1.2V/2.5V 製程，具 4點掃瞄式
溫度偵測之溫度感測器電路包含：溫度至數位轉換器與控制電路，面積僅 0.0063mm2，解
析度為 0.15OC、誤差為±0.15 OC，溫度範圍為-40 OC∼130 OC，整個溫度感測系統最高功
率消耗在取樣率 7.5K samples/Sec.時，僅 50μW。 
