Verilog 语法结构

1.	建模思想
	数据流建模/行为建模/结构化建模1
	自上而下/自顶向下的设计流程

2.	模块思想
	模块定义 module
	模块名
	端口列表
	端口定义
	逻辑功能定义
	//信号类型

3.	语法总结
	空白符
	注释 /**/  //
	标识符
	关键字（小写）
	基本门级器件（26个）
		14个门级器件/12个开关级
		掌握八个基本门类
		and-与门
		nand-与非门
		nor-或非门
		or -或门
		xor -异或门
		xnor-异或非门
		buf -缓冲器
		not -非门

===================================================
Verilog 语法0

类似C，着重理解：
	阻塞〔Blocking〕和非阻塞〔Non-Blocking〕赋值的不同；
	顺序块和并行块的不同；
	块与块之间的并行执行的概念；
	task和function的概念等等。

Verilog HDL既是一种行为描述的语言也是一种结构描述的语言。
