[{"name":"吳昭正","email":"ccwu@ntut.edu.tw","latestUpdate":"2015-12-29 16:32:48","objective":"基本邏輯閘特性，算術演算回路，正反器及其應用回路，各種同步及非同步計數回路，解碼器及顯示回路。","schedule":"第   1  週(2/25) : 開學課程及相關規定說明\n第   2  週(3/3) : DE2-70 Quartus II  軟體簡介及使用\n第   3  週(3/10) : 半加器、全加器\n第   4  週(3/17) : 七段解碼、全加減法\n第   5  週(3/24) : VHDL多工器、乘法器\n第   6  週(3/31) : VHDL ROM、乘法器\n第   7  週(4/7) : 正反器、暫存器\n第   8  週(4/14) : 狀態機、RAM\n第   9  週(4/21) : VHDL 計數器、Moore、Mealy狀態機\n第  10  週(4/28) : Moore、Mealy狀態機設計\n第  11  週(5/5) : Reduction of State Tables and Assignments\n第  12  週(5/12) : Comparator、Serial Adder、Parallel Multiplier\n第  13  週(5/19) : ALU of 4-bits CPU (I)\n第  14  週(5/26) :  ALU of 4-bits CPU (II)\n第  15  週(6/2) : 期末專題展示\n第  16  週(6/9) : Holiday\n第  17  週(6/16) : 期末專題展示\n第  18  週(6/23) : 期  末  考","scorePolicy":"1. 實作完成-含每週實習實作及作業 (60 %)、\n2. 期末專題製作報告 (40 %)。","materials":"Fundamentals of Logic Design, 6th Edition, by Charles H. Roth, Jr. &amp; Larry L. Kinney, Cengage, 2010.","foreignLanguageTextbooks":false}]
