Fitter report for test
Sun May 21 14:56:10 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Sun May 21 14:56:10 2017       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; test                                        ;
; Top-level Entity Name              ; test                                        ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C5T144C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,639 / 4,608 ( 36 % )                      ;
;     Total combinational functions  ; 1,628 / 4,608 ( 35 % )                      ;
;     Dedicated logic registers      ; 173 / 4,608 ( 4 % )                         ;
; Total registers                    ; 173                                         ;
; Total pins                         ; 24 / 89 ( 27 % )                            ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                     ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+-------------+---------------+----------------+
; Location ;                ;              ; clkout      ; PIN_40        ; QSF Assignment ;
; Location ;                ;              ; dig[0]      ; PIN_70        ; QSF Assignment ;
; Location ;                ;              ; dig[1]      ; PIN_69        ; QSF Assignment ;
; Location ;                ;              ; dig[2]      ; PIN_67        ; QSF Assignment ;
; Location ;                ;              ; dig[3]      ; PIN_65        ; QSF Assignment ;
; Location ;                ;              ; led         ; PIN_71        ; QSF Assignment ;
; Location ;                ;              ; sd_addr[0]  ; PIN_76        ; QSF Assignment ;
; Location ;                ;              ; sd_addr[10] ; PIN_79        ; QSF Assignment ;
; Location ;                ;              ; sd_addr[11] ; PIN_121       ; QSF Assignment ;
; Location ;                ;              ; sd_addr[1]  ; PIN_75        ; QSF Assignment ;
; Location ;                ;              ; sd_addr[2]  ; PIN_74        ; QSF Assignment ;
; Location ;                ;              ; sd_addr[3]  ; PIN_73        ; QSF Assignment ;
; Location ;                ;              ; sd_addr[4]  ; PIN_113       ; QSF Assignment ;
; Location ;                ;              ; sd_addr[5]  ; PIN_114       ; QSF Assignment ;
; Location ;                ;              ; sd_addr[6]  ; PIN_115       ; QSF Assignment ;
; Location ;                ;              ; sd_addr[7]  ; PIN_118       ; QSF Assignment ;
; Location ;                ;              ; sd_addr[8]  ; PIN_119       ; QSF Assignment ;
; Location ;                ;              ; sd_addr[9]  ; PIN_120       ; QSF Assignment ;
; Location ;                ;              ; sd_ba[0]    ; PIN_81        ; QSF Assignment ;
; Location ;                ;              ; sd_ba[1]    ; PIN_80        ; QSF Assignment ;
; Location ;                ;              ; sd_cas      ; PIN_92        ; QSF Assignment ;
; Location ;                ;              ; sd_cke      ; PIN_122       ; QSF Assignment ;
; Location ;                ;              ; sd_clk      ; PIN_125       ; QSF Assignment ;
; Location ;                ;              ; sd_cs       ; PIN_86        ; QSF Assignment ;
; Location ;                ;              ; sd_data[0]  ; PIN_112       ; QSF Assignment ;
; Location ;                ;              ; sd_data[10] ; PIN_133       ; QSF Assignment ;
; Location ;                ;              ; sd_data[11] ; PIN_134       ; QSF Assignment ;
; Location ;                ;              ; sd_data[12] ; PIN_135       ; QSF Assignment ;
; Location ;                ;              ; sd_data[13] ; PIN_136       ; QSF Assignment ;
; Location ;                ;              ; sd_data[14] ; PIN_139       ; QSF Assignment ;
; Location ;                ;              ; sd_data[15] ; PIN_137       ; QSF Assignment ;
; Location ;                ;              ; sd_data[1]  ; PIN_104       ; QSF Assignment ;
; Location ;                ;              ; sd_data[2]  ; PIN_103       ; QSF Assignment ;
; Location ;                ;              ; sd_data[3]  ; PIN_101       ; QSF Assignment ;
; Location ;                ;              ; sd_data[4]  ; PIN_100       ; QSF Assignment ;
; Location ;                ;              ; sd_data[5]  ; PIN_99        ; QSF Assignment ;
; Location ;                ;              ; sd_data[6]  ; PIN_97        ; QSF Assignment ;
; Location ;                ;              ; sd_data[7]  ; PIN_96        ; QSF Assignment ;
; Location ;                ;              ; sd_data[8]  ; PIN_129       ; QSF Assignment ;
; Location ;                ;              ; sd_data[9]  ; PIN_132       ; QSF Assignment ;
; Location ;                ;              ; sd_ldqm     ; PIN_94        ; QSF Assignment ;
; Location ;                ;              ; sd_ras      ; PIN_87        ; QSF Assignment ;
; Location ;                ;              ; sd_udqm     ; PIN_126       ; QSF Assignment ;
; Location ;                ;              ; sd_we       ; PIN_93        ; QSF Assignment ;
; Location ;                ;              ; seg[0]      ; PIN_53        ; QSF Assignment ;
; Location ;                ;              ; seg[1]      ; PIN_55        ; QSF Assignment ;
; Location ;                ;              ; seg[2]      ; PIN_57        ; QSF Assignment ;
; Location ;                ;              ; seg[3]      ; PIN_58        ; QSF Assignment ;
; Location ;                ;              ; seg[4]      ; PIN_59        ; QSF Assignment ;
; Location ;                ;              ; seg[5]      ; PIN_60        ; QSF Assignment ;
; Location ;                ;              ; seg[6]      ; PIN_63        ; QSF Assignment ;
; Location ;                ;              ; seg[7]      ; PIN_64        ; QSF Assignment ;
+----------+----------------+--------------+-------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1834 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1834 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1831    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Hypo/OneDrive/VHDL/test_2/output_files/test.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,639 / 4,608 ( 36 % ) ;
;     -- Combinational with no register       ; 1466                   ;
;     -- Register only                        ; 11                     ;
;     -- Combinational with a register        ; 162                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 421                    ;
;     -- 3 input functions                    ; 443                    ;
;     -- <=2 input functions                  ; 764                    ;
;     -- Register only                        ; 11                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1035                   ;
;     -- arithmetic mode                      ; 593                    ;
;                                             ;                        ;
; Total registers*                            ; 173 / 4,851 ( 4 % )    ;
;     -- Dedicated logic registers            ; 173 / 4,608 ( 4 % )    ;
;     -- I/O registers                        ; 0 / 243 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 121 / 288 ( 42 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 24 / 89 ( 27 % )       ;
;     -- Clock pins                           ; 3 / 4 ( 75 % )         ;
;                                             ;                        ;
; Global signals                              ; 5                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 5 / 8 ( 63 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 5%           ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 6%           ;
; Maximum fan-out                             ; 121                    ;
; Highest non-global fan-out                  ; 45                     ;
; Total fan-out                               ; 4880                   ;
; Average fan-out                             ; 2.65                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1639 / 4608 ( 36 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1466                 ; 0                              ;
;     -- Register only                        ; 11                   ; 0                              ;
;     -- Combinational with a register        ; 162                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 421                  ; 0                              ;
;     -- 3 input functions                    ; 443                  ; 0                              ;
;     -- <=2 input functions                  ; 764                  ; 0                              ;
;     -- Register only                        ; 11                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1035                 ; 0                              ;
;     -- arithmetic mode                      ; 593                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 173                  ; 0                              ;
;     -- Dedicated logic registers            ; 173 / 4608 ( 4 % )   ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 121 / 288 ( 42 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 24                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 5 / 10 ( 50 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4880                 ; 0                              ;
;     -- Registered Connections               ; 719                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 7                    ; 0                              ;
;     -- Output Ports                         ; 17                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; key1   ; 88    ; 3        ; 28           ; 7            ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key2   ; 89    ; 3        ; 28           ; 7            ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key3   ; 90    ; 3        ; 28           ; 7            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key4   ; 91    ; 3        ; 28           ; 7            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key5   ; 72    ; 4        ; 26           ; 0            ; 0           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key6   ; 26    ; 1        ; 0            ; 5            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; sysclk ; 17    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; led_c_g     ; 28    ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_c_r     ; 25    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_c_y     ; 24    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_p_g     ; 27    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; led_p_r     ; 30    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg7com[0]  ; 65    ; 4        ; 21           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg7com[1]  ; 67    ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg7com[2]  ; 69    ; 4        ; 26           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg7com[3]  ; 70    ; 4        ; 26           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg7data[0] ; 53    ; 4        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg7data[1] ; 55    ; 4        ; 9            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg7data[2] ; 57    ; 4        ; 12           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg7data[3] ; 58    ; 4        ; 12           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg7data[4] ; 59    ; 4        ; 14           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg7data[5] ; 60    ; 4        ; 14           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg7data[6] ; 63    ; 4        ; 19           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seg7data[7] ; 64    ; 4        ; 21           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 9 / 19 ( 47 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 23 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 5 / 23 ( 22 % )  ; 3.3V          ; --           ;
; 4        ; 13 / 24 ( 54 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 12         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 20         ; 1        ; sysclk                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 25         ; 1        ; led_c_y                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 26         ; 1        ; led_c_r                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 27         ; 1        ; key6                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 28         ; 1        ; led_p_g                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 32         ; 1        ; led_c_g                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 40         ; 1        ; led_p_r                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 41         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 42         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 43         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 44         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 42       ; 45         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 46         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 47         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 48         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 49         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 48       ; 50         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 52         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 52       ; 53         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 57         ; 4        ; seg7data[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 58         ; 4        ; seg7data[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 59         ; 4        ; seg7data[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 60         ; 4        ; seg7data[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 63         ; 4        ; seg7data[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 64         ; 4        ; seg7data[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 72         ; 4        ; seg7data[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 75         ; 4        ; seg7data[7]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 76         ; 4        ; seg7com[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 79         ; 4        ; seg7com[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 80         ; 4        ; seg7com[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 81         ; 4        ; seg7com[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 82         ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 72       ; 83         ; 4        ; key5                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 84         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 85         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 86         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 95         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ; 97         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 81       ; 98         ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 82       ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 103        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 104        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 105        ; 3        ; key1                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 106        ; 3        ; key2                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 107        ; 3        ; key3                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 108        ; 3        ; key4                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 109        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 110        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 111        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 112        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 97       ; 113        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 119        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 100      ; 120        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 101      ; 121        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 104      ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 127        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 128        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 129        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 130        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 134        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 135        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 137        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 138        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 139        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 144        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 145        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 148        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 153        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 133      ; 154        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 155        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 166        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 167        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 168        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 169        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                   ; Library Name ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; |test                                  ; 1639 (459)  ; 173 (116)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 24   ; 0            ; 1466 (344)   ; 11 (11)           ; 162 (104)        ; |test                                                                                                 ;              ;
;    |clkdiv:div|                        ; 96 (96)     ; 57 (57)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 57 (57)          ; |test|clkdiv:div                                                                                      ;              ;
;    |lpm_divide:Div0|                   ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div0                                                                                 ;              ;
;       |lpm_divide_5so:auto_generated|  ; 135 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (0)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div0|lpm_divide_5so:auto_generated                                                   ;              ;
;          |abs_divider_ibg:divider|     ; 135 (9)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (9)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider                           ;              ;
;             |alt_u_div_g2f:divider|    ; 116 (116)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider     ;              ;
;             |lpm_abs_ur9:my_abs_num|   ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num    ;              ;
;    |lpm_divide:Div1|                   ; 133 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (0)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div1                                                                                 ;              ;
;       |lpm_divide_5so:auto_generated|  ; 133 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (0)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div1|lpm_divide_5so:auto_generated                                                   ;              ;
;          |abs_divider_ibg:divider|     ; 133 (5)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (5)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider                           ;              ;
;             |alt_u_div_g2f:divider|    ; 116 (116)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (116)    ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider     ;              ;
;             |lpm_abs_ur9:my_abs_num|   ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num    ;              ;
;    |lpm_divide:Div2|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div2                                                                                 ;              ;
;       |lpm_divide_0dm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div2|lpm_divide_0dm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_mve:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider ;              ;
;    |lpm_divide:Div3|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div3                                                                                 ;              ;
;       |lpm_divide_0dm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div3|lpm_divide_0dm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_mve:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider ;              ;
;    |lpm_divide:Div4|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div4                                                                                 ;              ;
;       |lpm_divide_0dm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div4|lpm_divide_0dm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_mve:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider ;              ;
;    |lpm_divide:Div5|                   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div5                                                                                 ;              ;
;       |lpm_divide_0dm:auto_generated|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div5|lpm_divide_0dm:auto_generated                                                   ;              ;
;          |sign_div_unsign_akh:divider| ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider                       ;              ;
;             |alt_u_div_mve:divider|    ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider ;              ;
;    |lpm_divide:Mod0|                   ; 204 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (0)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod0                                                                                 ;              ;
;       |lpm_divide_v7m:auto_generated|  ; 204 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (0)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod0|lpm_divide_v7m:auto_generated                                                   ;              ;
;          |sign_div_unsign_6nh:divider| ; 204 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (0)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider                       ;              ;
;             |alt_u_div_e5f:divider|    ; 204 (204)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (204)    ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider ;              ;
;    |lpm_divide:Mod1|                   ; 204 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (0)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod1                                                                                 ;              ;
;       |lpm_divide_v7m:auto_generated|  ; 204 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (0)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod1|lpm_divide_v7m:auto_generated                                                   ;              ;
;          |sign_div_unsign_6nh:divider| ; 204 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (0)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider                       ;              ;
;             |alt_u_div_e5f:divider|    ; 204 (204)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 204 (204)    ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider ;              ;
;    |lpm_divide:Mod2|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 1 (0)            ; |test|lpm_divide:Mod2                                                                                 ;              ;
;       |lpm_divide_65m:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 1 (0)            ; |test|lpm_divide:Mod2|lpm_divide_65m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 1 (0)            ; |test|lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_sve:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 1 (1)            ; |test|lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider ;              ;
;    |lpm_divide:Mod3|                   ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod3                                                                                 ;              ;
;       |lpm_divide_65m:auto_generated|  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod3|lpm_divide_65m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_sve:divider|    ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider ;              ;
;    |lpm_divide:Mod4|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod4                                                                                 ;              ;
;       |lpm_divide_65m:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod4|lpm_divide_65m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_sve:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider ;              ;
;    |lpm_divide:Mod5|                   ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod5                                                                                 ;              ;
;       |lpm_divide_65m:auto_generated|  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod5|lpm_divide_65m:auto_generated                                                   ;              ;
;          |sign_div_unsign_dkh:divider| ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider                       ;              ;
;             |alt_u_div_sve:divider|    ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 0 (0)            ; |test|lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider ;              ;
;    |seg7led:dis|                       ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |test|seg7led:dis                                                                                     ;              ;
+----------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; led_c_r     ; Output   ; --            ; --            ; --                    ; --  ;
; led_c_y     ; Output   ; --            ; --            ; --                    ; --  ;
; led_c_g     ; Output   ; --            ; --            ; --                    ; --  ;
; led_p_r     ; Output   ; --            ; --            ; --                    ; --  ;
; led_p_g     ; Output   ; --            ; --            ; --                    ; --  ;
; seg7data[0] ; Output   ; --            ; --            ; --                    ; --  ;
; seg7data[1] ; Output   ; --            ; --            ; --                    ; --  ;
; seg7data[2] ; Output   ; --            ; --            ; --                    ; --  ;
; seg7data[3] ; Output   ; --            ; --            ; --                    ; --  ;
; seg7data[4] ; Output   ; --            ; --            ; --                    ; --  ;
; seg7data[5] ; Output   ; --            ; --            ; --                    ; --  ;
; seg7data[6] ; Output   ; --            ; --            ; --                    ; --  ;
; seg7data[7] ; Output   ; --            ; --            ; --                    ; --  ;
; seg7com[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg7com[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg7com[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; seg7com[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; key4        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sysclk      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key1        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key2        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key3        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key5        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key6        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------+
; Pad To Core Delay Chain Fanout                      ;
+-----------------------+-------------------+---------+
; Source Pin / Fanout   ; Pad To Core Index ; Setting ;
+-----------------------+-------------------+---------+
; key4                  ;                   ;         ;
; sysclk                ;                   ;         ;
; key1                  ;                   ;         ;
; key2                  ;                   ;         ;
; key3                  ;                   ;         ;
; key5                  ;                   ;         ;
;      - COUNT1[0]      ; 0                 ; 6       ;
;      - COUNT1[1]      ; 0                 ; 6       ;
;      - COUNT1[2]      ; 0                 ; 6       ;
;      - COUNT1[3]      ; 0                 ; 6       ;
;      - COUNT1[4]      ; 0                 ; 6       ;
;      - COUNT1[5]      ; 0                 ; 6       ;
;      - COUNT1[6]      ; 0                 ; 6       ;
;      - COUNT1[7]      ; 0                 ; 6       ;
;      - COUNT1[8]      ; 0                 ; 6       ;
;      - COUNT1[9]      ; 0                 ; 6       ;
;      - COUNT1[10]     ; 0                 ; 6       ;
;      - COUNT1[11]     ; 0                 ; 6       ;
;      - COUNT1[12]     ; 0                 ; 6       ;
;      - COUNT1[13]     ; 0                 ; 6       ;
;      - COUNT1[14]     ; 0                 ; 6       ;
;      - COUNT1[15]     ; 0                 ; 6       ;
;      - COUNT1[16]     ; 0                 ; 6       ;
;      - COUNT1[17]     ; 0                 ; 6       ;
;      - COUNT1[18]     ; 0                 ; 6       ;
;      - COUNT1[19]     ; 0                 ; 6       ;
;      - data_mode[3]~0 ; 0                 ; 6       ;
; key6                  ;                   ;         ;
;      - key_flag       ; 1                 ; 6       ;
;      - process_3~0    ; 1                 ; 6       ;
+-----------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                      ;
+-------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                    ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Equal1~0                ; LCCOMB_X26_Y5_N0   ; 4       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; Equal20~1               ; LCCOMB_X12_Y8_N18  ; 3       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Equal23~1               ; LCCOMB_X14_Y8_N0   ; 24      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; clkdiv:div|Q_min        ; LCFF_X1_Y6_N29     ; 24      ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clkdiv:div|Q_ms         ; LCFF_X2_Y6_N21     ; 12      ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; clkdiv:div|Q_s          ; LCFF_X20_Y13_N29   ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; data_h_high[0]~2        ; LCCOMB_X12_Y8_N2   ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_mode_led[0]~8      ; LCCOMB_X13_Y9_N22  ; 5       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_time_count~35      ; LCCOMB_X14_Y9_N10  ; 10      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; data_time_cp[6]~8       ; LCCOMB_X18_Y10_N8  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_time_nightin[6]~1  ; LCCOMB_X18_Y10_N18 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_time_nightout[6]~2 ; LCCOMB_X17_Y10_N30 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; data_time_pp[6]~1       ; LCCOMB_X18_Y10_N6  ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key5                    ; PIN_72             ; 21      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; key6                    ; PIN_26             ; 2       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; process_1~0             ; LCCOMB_X18_Y10_N28 ; 20      ; Async. clear ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; process_3~0             ; LCCOMB_X14_Y9_N30  ; 12      ; Async. clear ; no     ; --                   ; --               ; --                        ;
; sysclk                  ; PIN_17             ; 121     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                           ;
+------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name             ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------+--------------------+---------+----------------------+------------------+---------------------------+
; clkdiv:div|Q_min ; LCFF_X1_Y6_N29     ; 24      ; Global Clock         ; GCLK0            ; --                        ;
; clkdiv:div|Q_ms  ; LCFF_X2_Y6_N21     ; 12      ; Global Clock         ; GCLK1            ; --                        ;
; clkdiv:div|Q_s   ; LCFF_X20_Y13_N29   ; 16      ; Global Clock         ; GCLK7            ; --                        ;
; process_1~0      ; LCCOMB_X18_Y10_N28 ; 20      ; Global Clock         ; GCLK5            ; --                        ;
; sysclk           ; PIN_17             ; 121     ; Global Clock         ; GCLK2            ; --                        ;
+------------------+--------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Add18~20                                                                                                                     ; 45      ;
; Add26~20                                                                                                                     ; 43      ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[11]~20 ; 32      ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[11]~20 ; 32      ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[10]~18  ; 29      ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[10]~18  ; 29      ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[9]~16   ; 26      ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[9]~16   ; 26      ;
; Equal23~1                                                                                                                    ; 24      ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_11_result_int[12]~22 ; 24      ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_11_result_int[12]~22 ; 24      ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[8]~14   ; 23      ;
; key5                                                                                                                         ; 21      ;
; LessThan1~3                                                                                                                  ; 21      ;
; LessThan1~2                                                                                                                  ; 21      ;
; LessThan0~3                                                                                                                  ; 20      ;
; LessThan0~2                                                                                                                  ; 20      ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[7]~12   ; 20      ;
; tmp_seg7data[3]~3                                                                                                            ; 19      ;
; tmp_seg7data[3]~2                                                                                                            ; 17      ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[6]~10   ; 15      ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[6]~10   ; 15      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~10       ; 15      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[6]~10       ; 15      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[6]~10       ; 15      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[6]~10       ; 15      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[6]~10       ; 15      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[6]~10       ; 15      ;
; data_h_high[0]~2                                                                                                             ; 14      ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[5]~8    ; 14      ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[5]~8    ; 14      ;
; data_time_cp[3]                                                                                                              ; 13      ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_5_result_int[6]~10   ; 13      ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_5_result_int[6]~10   ; 13      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[6]~10       ; 13      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[6]~10       ; 13      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[6]~10       ; 13      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[6]~10       ; 13      ;
; process_3~0                                                                                                                  ; 12      ;
; data_time_nightout[3]                                                                                                        ; 12      ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_5_result_int[6]~10   ; 12      ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_5_result_int[6]~10   ; 12      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_10_result_int[6]~10      ; 12      ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[5]~8        ; 12      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_10_result_int[6]~10      ; 12      ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[5]~8        ; 12      ;
; data_time_cp[2]                                                                                                              ; 11      ;
; data_time_cp[4]                                                                                                              ; 11      ;
; data_time_cp[5]                                                                                                              ; 11      ;
; data_time_pp[3]                                                                                                              ; 11      ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[4]~6    ; 11      ;
; data_time_count[9]                                                                                                           ; 11      ;
; lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6    ; 11      ;
; lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[5]~8    ; 11      ;
; lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[4]~6    ; 11      ;
; key2                                                                                                                         ; 10      ;
; data_time_count~35                                                                                                           ; 10      ;
; clkdiv:div|Equal2~8                                                                                                          ; 10      ;
; data_time_nightout[6]~0                                                                                                      ; 10      ;
; data_h_low[0]                                                                                                                ; 10      ;
; Equal17~0                                                                                                                    ; 10      ;
; data_time_cp[1]                                                                                                              ; 10      ;
; data_time_cp[6]                                                                                                              ; 10      ;
; data_count_seg[0]                                                                                                            ; 10      ;
; data_count_seg[3]                                                                                                            ; 10      ;
; data_count_seg[2]                                                                                                            ; 10      ;
; data_count_seg[1]                                                                                                            ; 10      ;
; data_time_nightin[3]                                                                                                         ; 10      ;
; data_mode[0]                                                                                                                 ; 9       ;
; data_mode[1]                                                                                                                 ; 9       ;
; data_time_pp[2]                                                                                                              ; 9       ;
; data_time_pp[4]                                                                                                              ; 9       ;
; data_time_pp[5]                                                                                                              ; 9       ;
; data_time_nightout[2]                                                                                                        ; 9       ;
; data_time_nightout[4]                                                                                                        ; 9       ;
; data_time_nightout[5]                                                                                                        ; 9       ;
; lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8    ; 9       ;
; lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_5_result_int[5]~8    ; 9       ;
; clkdiv:div|Equal0~6                                                                                                          ; 8       ;
; data_mode[2]                                                                                                                 ; 8       ;
; data_time_pp[1]                                                                                                              ; 8       ;
; data_time_pp[6]                                                                                                              ; 8       ;
; data_time_nightout[1]                                                                                                        ; 8       ;
; data_time_nightout[6]                                                                                                        ; 8       ;
; data_time_nightin[2]                                                                                                         ; 8       ;
; data_time_nightin[4]                                                                                                         ; 8       ;
; data_time_nightin[5]                                                                                                         ; 8       ;
; data_time_pp[6]~1                                                                                                            ; 7       ;
; data_time_cp[6]~8                                                                                                            ; 7       ;
; data_time_nightin[6]~1                                                                                                       ; 7       ;
; tmp_seg7data[4]~65                                                                                                           ; 7       ;
; tmp_seg7data[3]                                                                                                              ; 7       ;
; tmp_seg7data[2]                                                                                                              ; 7       ;
; tmp_seg7data[1]                                                                                                              ; 7       ;
; tmp_seg7data[0]                                                                                                              ; 7       ;
; data_min_low[0]                                                                                                              ; 7       ;
; Equal18~0                                                                                                                    ; 7       ;
; data_mode[3]                                                                                                                 ; 7       ;
; data_time_nightin[1]                                                                                                         ; 7       ;
; data_time_nightin[6]                                                                                                         ; 7       ;
; data_time_count[3]                                                                                                           ; 7       ;
; data_time_count[4]                                                                                                           ; 7       ;
; data_time_count[5]                                                                                                           ; 7       ;
; data_time_count[6]                                                                                                           ; 7       ;
; data_time_count[7]                                                                                                           ; 7       ;
; data_time_count[8]                                                                                                           ; 7       ;
; data_time_count[2]                                                                                                           ; 7       ;
; data_time_count[1]                                                                                                           ; 7       ;
; data_time_count[0]                                                                                                           ; 7       ;
; clkdiv:div|Equal3~1                                                                                                          ; 6       ;
; clkdiv:div|Equal3~0                                                                                                          ; 6       ;
; data_time_cp[6]~9                                                                                                            ; 6       ;
; data_time_pp[6]~0                                                                                                            ; 6       ;
; data_time_nightout[6]~2                                                                                                      ; 6       ;
; data_time_nightin[5]~0                                                                                                       ; 6       ;
; data_mode_led~6                                                                                                              ; 6       ;
; night                                                                                                                        ; 6       ;
; Equal16~0                                                                                                                    ; 6       ;
; Equal11~0                                                                                                                    ; 6       ;
; data_min_high[0]                                                                                                             ; 6       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~2                       ; 6       ;
; Equal13~0                                                                                                                    ; 6       ;
; data_time_cp[0]                                                                                                              ; 6       ;
; Add26~14                                                                                                                     ; 6       ;
; Add26~10                                                                                                                     ; 6       ;
; Add26~6                                                                                                                      ; 6       ;
; Add18~14                                                                                                                     ; 6       ;
; Add18~10                                                                                                                     ; 6       ;
; Add18~6                                                                                                                      ; 6       ;
; Equal20~0                                                                                                                    ; 5       ;
; data_time_cp[6]~6                                                                                                            ; 5       ;
; data_mode_led[0]~8                                                                                                           ; 5       ;
; data_min_high[3]                                                                                                             ; 5       ;
; data_min_high[2]                                                                                                             ; 5       ;
; data_min_high[1]                                                                                                             ; 5       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[4]~1                       ; 5       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[2]~0                       ; 5       ;
; data_mode_led[0]                                                                                                             ; 5       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~2                       ; 5       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[4]~1                       ; 5       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[2]~0                       ; 5       ;
; tmp_seg7data[3]~8                                                                                                            ; 5       ;
; LessThan2~16                                                                                                                 ; 5       ;
; Add26~2                                                                                                                      ; 5       ;
; Add26~0                                                                                                                      ; 5       ;
; Add18~18                                                                                                                     ; 5       ;
; Add18~2                                                                                                                      ; 5       ;
; Add18~0                                                                                                                      ; 5       ;
; key4                                                                                                                         ; 4       ;
; tmp_seg7data[3]~66                                                                                                           ; 4       ;
; Equal22~0                                                                                                                    ; 4       ;
; Equal1~0                                                                                                                     ; 4       ;
; data_mode[3]~6                                                                                                               ; 4       ;
; data_time_cp[6]~1                                                                                                            ; 4       ;
; data_mode_led~7                                                                                                              ; 4       ;
; key_flag                                                                                                                     ; 4       ;
; data_mode_led[0]~5                                                                                                           ; 4       ;
; tmp_seg7data[3]~18                                                                                                           ; 4       ;
; data_h_high[0]                                                                                                               ; 4       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[4]~7                       ; 4       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~6                       ; 4       ;
; data_mode_led[1]                                                                                                             ; 4       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[4]~8                       ; 4       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[6]~7                       ; 4       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[8]~3                       ; 4       ;
; data_time_pp[0]                                                                                                              ; 4       ;
; data_time_nightout[0]                                                                                                        ; 4       ;
; data_h[1]                                                                                                                    ; 4       ;
; data_h[2]                                                                                                                    ; 4       ;
; data_h[3]                                                                                                                    ; 4       ;
; data_h[4]                                                                                                                    ; 4       ;
; data_h[5]                                                                                                                    ; 4       ;
; data_h[6]                                                                                                                    ; 4       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_12_result_int[13]~24 ; 4       ;
; Add22~14                                                                                                                     ; 4       ;
; Add22~12                                                                                                                     ; 4       ;
; Add22~10                                                                                                                     ; 4       ;
; Add22~8                                                                                                                      ; 4       ;
; Add22~6                                                                                                                      ; 4       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_12_result_int[13]~24 ; 4       ;
; Add16~14                                                                                                                     ; 4       ;
; Add16~12                                                                                                                     ; 4       ;
; Add16~10                                                                                                                     ; 4       ;
; Add16~8                                                                                                                      ; 4       ;
; Add16~6                                                                                                                      ; 4       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[7]~12   ; 4       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[7]~12   ; 4       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[7]~12   ; 4       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_6_result_int[7]~12   ; 4       ;
; key1                                                                                                                         ; 3       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[30]~69              ; 3       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[30]~69              ; 3       ;
; Equal20~1                                                                                                                    ; 3       ;
; COUNT1[6]                                                                                                                    ; 3       ;
; COUNT1[7]                                                                                                                    ; 3       ;
; COUNT1[8]                                                                                                                    ; 3       ;
; COUNT1[9]                                                                                                                    ; 3       ;
; COUNT1[10]                                                                                                                   ; 3       ;
; COUNT1[11]                                                                                                                   ; 3       ;
; COUNT1[12]                                                                                                                   ; 3       ;
; COUNT1[13]                                                                                                                   ; 3       ;
; COUNT1[14]                                                                                                                   ; 3       ;
; COUNT1[15]                                                                                                                   ; 3       ;
; process_1~2                                                                                                                  ; 3       ;
; Add2~41                                                                                                                      ; 3       ;
; Add2~38                                                                                                                      ; 3       ;
; \process_1:COUNT1[6]                                                                                                         ; 3       ;
; \process_1:COUNT1[7]                                                                                                         ; 3       ;
; \process_1:COUNT1[8]                                                                                                         ; 3       ;
; \process_1:COUNT1[9]                                                                                                         ; 3       ;
; \process_1:COUNT1[10]                                                                                                        ; 3       ;
; \process_1:COUNT1[11]                                                                                                        ; 3       ;
; \process_1:COUNT1[12]                                                                                                        ; 3       ;
; \process_1:COUNT1[13]                                                                                                        ; 3       ;
; \process_1:COUNT1[14]                                                                                                        ; 3       ;
; \process_1:COUNT1[15]                                                                                                        ; 3       ;
; Equal9~5                                                                                                                     ; 3       ;
; Equal9~0                                                                                                                     ; 3       ;
; Equal8~5                                                                                                                     ; 3       ;
; data_min_low[4]                                                                                                              ; 3       ;
; data_h_low[4]                                                                                                                ; 3       ;
; tmp_seg7data~51                                                                                                              ; 3       ;
; data_min_low[3]                                                                                                              ; 3       ;
; data_h_low[3]                                                                                                                ; 3       ;
; data_min_low[2]                                                                                                              ; 3       ;
; data_h_high[2]                                                                                                               ; 3       ;
; data_h_low[2]                                                                                                                ; 3       ;
; data_min_low[1]                                                                                                              ; 3       ;
; data_h_high[1]                                                                                                               ; 3       ;
; data_h_low[1]                                                                                                                ; 3       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[2]~8                       ; 3       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[8]~5                       ; 3       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~4                       ; 3       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[9]~3                       ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[2]~9                       ; 3       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|cs2a[8]~6                       ; 3       ;
; data_time_nightin[0]                                                                                                         ; 3       ;
; led_c[1]                                                                                                                     ; 3       ;
; Add22~20                                                                                                                     ; 3       ;
; Add22~18                                                                                                                     ; 3       ;
; Add22~16                                                                                                                     ; 3       ;
; Add22~4                                                                                                                      ; 3       ;
; Add22~2                                                                                                                      ; 3       ;
; Add16~20                                                                                                                     ; 3       ;
; Add16~18                                                                                                                     ; 3       ;
; Add16~16                                                                                                                     ; 3       ;
; Add16~4                                                                                                                      ; 3       ;
; Add16~2                                                                                                                      ; 3       ;
; Add26~16                                                                                                                     ; 3       ;
; Add26~12                                                                                                                     ; 3       ;
; Add26~8                                                                                                                      ; 3       ;
; Add26~4                                                                                                                      ; 3       ;
; Add18~16                                                                                                                     ; 3       ;
; Add18~12                                                                                                                     ; 3       ;
; Add18~8                                                                                                                      ; 3       ;
; Add18~4                                                                                                                      ; 3       ;
; key6                                                                                                                         ; 2       ;
; key3                                                                                                                         ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[145]~265            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[132]~264            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[119]~263            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[106]~262            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[93]~261             ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[80]~260             ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[81]~259             ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[82]~258             ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[145]~265            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[132]~264            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[119]~263            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[106]~262            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[93]~261             ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[80]~260             ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[81]~259             ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[82]~258             ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[37]~71              ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[30]~70              ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[31]~69              ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[32]~68              ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[37]~70              ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[31]~68              ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[32]~67              ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[37]~71              ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[30]~70              ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[31]~69              ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[32]~68              ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[37]~70              ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[31]~68              ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[32]~67              ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[56]~140                 ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[44]~139                 ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[32]~138                 ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[33]~137                 ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[56]~126                 ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[44]~125                 ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[32]~124                 ; 2       ;
; lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~48              ; 2       ;
; lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~48              ; 2       ;
; lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~48              ; 2       ;
; lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[22]~48              ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[146]~257            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[133]~248            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[134]~247            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[135]~246            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[136]~245            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[137]~244            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[138]~243            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[139]~242            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[140]~241            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[120]~240            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[121]~239            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[122]~238            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[123]~237            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[124]~236            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[125]~235            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[126]~234            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[107]~233            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[108]~232            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[109]~231            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[110]~230            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[111]~229            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[112]~228            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[94]~227             ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[95]~226             ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[96]~225             ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[97]~224             ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[98]~223             ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[83]~222             ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[84]~221             ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[146]~257            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[133]~248            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[134]~247            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[135]~246            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[136]~245            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[137]~244            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[138]~243            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[139]~242            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[140]~241            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[120]~240            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[121]~239            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[122]~238            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[123]~237            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[124]~236            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[125]~235            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[126]~234            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[107]~233            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[108]~232            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[109]~231            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[110]~230            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[111]~229            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[112]~228            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[94]~227             ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[95]~226             ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[96]~225             ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[97]~224             ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[98]~223             ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[83]~222             ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[84]~221             ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[38]~67              ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[38]~67              ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[57]~132                 ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[50]~130                 ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[51]~129                 ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[45]~127                 ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[38]~125                 ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[39]~124                 ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[31]~122                 ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[57]~120                 ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[50]~118                 ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[51]~117                 ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[45]~115                 ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[38]~113                 ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[39]~112                 ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[33]~110                 ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[26]~108                 ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[27]~107                 ; 2       ;
; clkdiv:div|data_min[0]                                                                                                       ; 2       ;
; clkdiv:div|data_min[1]                                                                                                       ; 2       ;
; clkdiv:div|data_min[2]                                                                                                       ; 2       ;
; clkdiv:div|data_min[5]                                                                                                       ; 2       ;
; clkdiv:div|data_min[6]                                                                                                       ; 2       ;
; clkdiv:div|data_min[3]                                                                                                       ; 2       ;
; clkdiv:div|data_min[4]                                                                                                       ; 2       ;
; clkdiv:div|data_ms[15]                                                                                                       ; 2       ;
; clkdiv:div|data_ms[12]                                                                                                       ; 2       ;
; clkdiv:div|data_ms[14]                                                                                                       ; 2       ;
; clkdiv:div|data_ms[13]                                                                                                       ; 2       ;
; clkdiv:div|data_ms[11]                                                                                                       ; 2       ;
; clkdiv:div|data_ms[10]                                                                                                       ; 2       ;
; clkdiv:div|data_ms[9]                                                                                                        ; 2       ;
; clkdiv:div|data_ms[8]                                                                                                        ; 2       ;
; clkdiv:div|data_ms[4]                                                                                                        ; 2       ;
; clkdiv:div|data_ms[6]                                                                                                        ; 2       ;
; clkdiv:div|data_ms[7]                                                                                                        ; 2       ;
; clkdiv:div|data_ms[5]                                                                                                        ; 2       ;
; clkdiv:div|data_ms[2]                                                                                                        ; 2       ;
; clkdiv:div|data_ms[1]                                                                                                        ; 2       ;
; clkdiv:div|data_ms[0]                                                                                                        ; 2       ;
; clkdiv:div|data_ms[3]                                                                                                        ; 2       ;
; clkdiv:div|data_ms[19]                                                                                                       ; 2       ;
; clkdiv:div|data_ms[18]                                                                                                       ; 2       ;
; clkdiv:div|data_ms[17]                                                                                                       ; 2       ;
; clkdiv:div|data_ms[16]                                                                                                       ; 2       ;
; clkdiv:div|data_s[26]                                                                                                        ; 2       ;
; clkdiv:div|data_s[25]                                                                                                        ; 2       ;
; clkdiv:div|data_s[24]                                                                                                        ; 2       ;
; clkdiv:div|data_s[23]                                                                                                        ; 2       ;
; clkdiv:div|data_s[22]                                                                                                        ; 2       ;
; clkdiv:div|data_s[20]                                                                                                        ; 2       ;
; clkdiv:div|data_s[21]                                                                                                        ; 2       ;
; clkdiv:div|data_s[19]                                                                                                        ; 2       ;
; clkdiv:div|data_s[16]                                                                                                        ; 2       ;
; clkdiv:div|data_s[18]                                                                                                        ; 2       ;
; clkdiv:div|data_s[17]                                                                                                        ; 2       ;
; clkdiv:div|data_s[15]                                                                                                        ; 2       ;
; clkdiv:div|data_s[14]                                                                                                        ; 2       ;
; clkdiv:div|data_s[12]                                                                                                        ; 2       ;
; clkdiv:div|data_s[13]                                                                                                        ; 2       ;
; clkdiv:div|data_s[11]                                                                                                        ; 2       ;
; clkdiv:div|data_s[9]                                                                                                         ; 2       ;
; clkdiv:div|data_s[10]                                                                                                        ; 2       ;
; clkdiv:div|data_s[8]                                                                                                         ; 2       ;
; clkdiv:div|data_s[6]                                                                                                         ; 2       ;
; clkdiv:div|data_s[0]                                                                                                         ; 2       ;
; clkdiv:div|data_s[1]                                                                                                         ; 2       ;
; clkdiv:div|data_s[7]                                                                                                         ; 2       ;
; clkdiv:div|data_s[2]                                                                                                         ; 2       ;
; clkdiv:div|data_s[3]                                                                                                         ; 2       ;
; clkdiv:div|data_s[4]                                                                                                         ; 2       ;
; clkdiv:div|data_s[5]                                                                                                         ; 2       ;
; data_h_high[2]~4                                                                                                             ; 2       ;
; Equal22~1                                                                                                                    ; 2       ;
; Add0~59                                                                                                                      ; 2       ;
; Add0~58                                                                                                                      ; 2       ;
; Add0~57                                                                                                                      ; 2       ;
; Add0~56                                                                                                                      ; 2       ;
; Add0~55                                                                                                                      ; 2       ;
; Add0~54                                                                                                                      ; 2       ;
; Add0~53                                                                                                                      ; 2       ;
; Add0~52                                                                                                                      ; 2       ;
; Add0~51                                                                                                                      ; 2       ;
; Add0~50                                                                                                                      ; 2       ;
; Add0~49                                                                                                                      ; 2       ;
; Add0~48                                                                                                                      ; 2       ;
; Add0~47                                                                                                                      ; 2       ;
; Add0~46                                                                                                                      ; 2       ;
; Add0~45                                                                                                                      ; 2       ;
; Add0~44                                                                                                                      ; 2       ;
; Add0~43                                                                                                                      ; 2       ;
; Add0~40                                                                                                                      ; 2       ;
; Add0~37                                                                                                                      ; 2       ;
; Add0~34                                                                                                                      ; 2       ;
; COUNT1[17]                                                                                                                   ; 2       ;
; COUNT1[18]                                                                                                                   ; 2       ;
; COUNT1[19]                                                                                                                   ; 2       ;
; COUNT1[0]                                                                                                                    ; 2       ;
; COUNT1[1]                                                                                                                    ; 2       ;
; COUNT1[2]                                                                                                                    ; 2       ;
; COUNT1[3]                                                                                                                    ; 2       ;
; COUNT1[4]                                                                                                                    ; 2       ;
; COUNT1[5]                                                                                                                    ; 2       ;
; COUNT1[16]                                                                                                                   ; 2       ;
; process_1~1                                                                                                                  ; 2       ;
; Add2~57                                                                                                                      ; 2       ;
; Add2~56                                                                                                                      ; 2       ;
; Add2~55                                                                                                                      ; 2       ;
; Add2~54                                                                                                                      ; 2       ;
; Add2~53                                                                                                                      ; 2       ;
; Add2~52                                                                                                                      ; 2       ;
; Add2~51                                                                                                                      ; 2       ;
; Add2~50                                                                                                                      ; 2       ;
; Add2~49                                                                                                                      ; 2       ;
; Add2~48                                                                                                                      ; 2       ;
; Add2~47                                                                                                                      ; 2       ;
; Add2~46                                                                                                                      ; 2       ;
; Add2~45                                                                                                                      ; 2       ;
; Add2~44                                                                                                                      ; 2       ;
; Add2~43                                                                                                                      ; 2       ;
; Add2~42                                                                                                                      ; 2       ;
; process_1~0                                                                                                                  ; 2       ;
; data_time_cp[6]~0                                                                                                            ; 2       ;
; \process_1:COUNT1[18]                                                                                                        ; 2       ;
; \process_1:COUNT1[19]                                                                                                        ; 2       ;
; \process_1:COUNT1[17]                                                                                                        ; 2       ;
; \process_1:COUNT1[0]                                                                                                         ; 2       ;
; \process_1:COUNT1[1]                                                                                                         ; 2       ;
; \process_1:COUNT1[2]                                                                                                         ; 2       ;
; \process_1:COUNT1[3]                                                                                                         ; 2       ;
; \process_1:COUNT1[4]                                                                                                         ; 2       ;
; \process_1:COUNT1[5]                                                                                                         ; 2       ;
; \process_1:COUNT1[16]                                                                                                        ; 2       ;
; data_mode_led[0]~4                                                                                                           ; 2       ;
; Equal8~4                                                                                                                     ; 2       ;
; data_h_high[3]                                                                                                               ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[144]~216            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[144]~215            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[145]~214            ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[146]~213            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[144]~216            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[144]~215            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[145]~214            ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[146]~213            ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[36]~60              ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[36]~59              ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[37]~58              ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[38]~57              ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[36]~60              ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[36]~59              ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[37]~58              ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[30]~48              ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[36]~60              ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[36]~59              ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[37]~58              ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[38]~57              ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[36]~60              ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[36]~59              ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[37]~58              ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[30]~48              ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[55]~109                 ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[43]~95                  ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|_~2                             ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|_~1                             ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|lpm_abs_ur9:my_abs_num|_~0                             ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[55]~96                  ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[43]~82                  ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[31]~68                  ; 2       ;
; led_p[0]                                                                                                                     ; 2       ;
; led_c[0]                                                                                                                     ; 2       ;
; Add2~34                                                                                                                      ; 2       ;
; Add2~32                                                                                                                      ; 2       ;
; Add13~16                                                                                                                     ; 2       ;
; Add13~14                                                                                                                     ; 2       ;
; Add13~12                                                                                                                     ; 2       ;
; Add13~10                                                                                                                     ; 2       ;
; Add13~8                                                                                                                      ; 2       ;
; Add13~6                                                                                                                      ; 2       ;
; Add13~4                                                                                                                      ; 2       ;
; Add13~2                                                                                                                      ; 2       ;
; Add13~0                                                                                                                      ; 2       ;
; Add12~14                                                                                                                     ; 2       ;
; Add12~12                                                                                                                     ; 2       ;
; Add12~10                                                                                                                     ; 2       ;
; Add12~8                                                                                                                      ; 2       ;
; Add12~6                                                                                                                      ; 2       ;
; Add12~4                                                                                                                      ; 2       ;
; Add12~2                                                                                                                      ; 2       ;
; Add12~0                                                                                                                      ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[10]~18 ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[9]~16  ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[8]~14  ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[7]~12  ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[6]~10  ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[5]~8   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[4]~6   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[3]~4   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[2]~2   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[1]~0   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[9]~16   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[8]~14   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[7]~12   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[6]~10   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[5]~8    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[4]~6    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[3]~4    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[2]~2    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[1]~0    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[8]~14   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[7]~12   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[6]~10   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[5]~8    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[4]~6    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[3]~4    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[2]~2    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[1]~0    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[7]~12   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[6]~10   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[5]~8    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[4]~6    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[3]~4    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[2]~2    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[1]~0    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[6]~10   ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[5]~8    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[4]~6    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[3]~4    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[2]~2    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[1]~0    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[5]~8    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[4]~6    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[3]~4    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[2]~2    ; 2       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[1]~0    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[10]~18 ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[9]~16  ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[8]~14  ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[7]~12  ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[6]~10  ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[5]~8   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[4]~6   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[3]~4   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[2]~2   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_10_result_int[1]~0   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[9]~16   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[8]~14   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[7]~12   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[6]~10   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[5]~8    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[4]~6    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[3]~4    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[2]~2    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_9_result_int[1]~0    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[8]~14   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[7]~12   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[6]~10   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[5]~8    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[4]~6    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[3]~4    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[2]~2    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_8_result_int[1]~0    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[7]~12   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[6]~10   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[5]~8    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[4]~6    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[3]~4    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[2]~2    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_7_result_int[1]~0    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[6]~10   ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[5]~8    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[4]~6    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[3]~4    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[2]~2    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_6_result_int[1]~0    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[5]~8    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[4]~6    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[3]~4    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[2]~2    ; 2       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|add_sub_5_result_int[1]~0    ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[4]~6    ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[3]~4    ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[2]~2    ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[1]~0    ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[3]~4    ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[2]~2    ; 2       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[1]~0    ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_5_result_int[3]~4    ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[4]~6    ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[3]~4    ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[2]~2    ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[1]~0    ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[3]~4    ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[2]~2    ; 2       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[1]~0    ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[4]~6    ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[3]~4    ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[2]~2    ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[1]~0    ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[3]~4    ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[2]~2    ; 2       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[1]~0    ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_5_result_int[3]~4    ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[4]~6    ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[3]~4    ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[2]~2    ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_4_result_int[1]~0    ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[3]~4    ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[2]~2    ; 2       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|add_sub_3_result_int[1]~0    ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_11_result_int[6]~10      ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[3]~4        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[2]~2        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[1]~0        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~4        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[2]~2        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[1]~0        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~4        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~2        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[1]~0        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~4        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~2        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~0        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[3]~4        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[2]~2        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[1]~0        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[3]~4        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[2]~2        ; 2       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[1]~0        ; 2       ;
; Add26~18                                                                                                                     ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_11_result_int[6]~10      ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[3]~4        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[2]~2        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_9_result_int[1]~0        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[3]~4        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[2]~2        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_8_result_int[1]~0        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[3]~4        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[2]~2        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_7_result_int[1]~0        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[3]~4        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[2]~2        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_6_result_int[1]~0        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[3]~4        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[2]~2        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_5_result_int[1]~0        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[3]~4        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[2]~2        ; 2       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|add_sub_4_result_int[1]~0        ; 2       ;
; lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2    ; 2       ;
; lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0    ; 2       ;
; lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2    ; 2       ;
; lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0    ; 2       ;
; lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2    ; 2       ;
; lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0    ; 2       ;
; lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2    ; 2       ;
; lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0    ; 2       ;
; lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2    ; 2       ;
; lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0    ; 2       ;
; lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2    ; 2       ;
; lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0    ; 2       ;
; lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[2]~2    ; 2       ;
; lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_4_result_int[1]~0    ; 2       ;
; lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[2]~2    ; 2       ;
; lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|add_sub_3_result_int[1]~0    ; 2       ;
; data_min_high[0]~4                                                                                                           ; 1       ;
; data_time_pp[0]~5                                                                                                            ; 1       ;
; data_time_cp[1]~13                                                                                                           ; 1       ;
; data_time_cp[2]~12                                                                                                           ; 1       ;
; data_time_cp[3]~11                                                                                                           ; 1       ;
; data_time_cp[4]~10                                                                                                           ; 1       ;
; data_time_pp[1]~4                                                                                                            ; 1       ;
; data_time_pp[2]~3                                                                                                            ; 1       ;
; data_time_pp[3]~2                                                                                                            ; 1       ;
; data_time_nightin[1]~4                                                                                                       ; 1       ;
; data_time_nightin[2]~3                                                                                                       ; 1       ;
; data_time_nightin[4]~2                                                                                                       ; 1       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[34]~136                 ; 1       ;
; lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~49              ; 1       ;
; lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~47              ; 1       ;
; lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~49              ; 1       ;
; lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~47              ; 1       ;
; lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~49              ; 1       ;
; lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~47              ; 1       ;
; lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[27]~49              ; 1       ;
; lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[23]~47              ; 1       ;
; data_h_high[0]~7                                                                                                             ; 1       ;
; data_mode_led~10                                                                                                             ; 1       ;
; led_c~3                                                                                                                      ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[147]~256            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[148]~255            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[149]~254            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[150]~253            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[151]~252            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[152]~251            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[153]~250            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[154]~249            ; 1       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[147]~256            ; 1       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[148]~255            ; 1       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[149]~254            ; 1       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[150]~253            ; 1       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[151]~252            ; 1       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[152]~251            ; 1       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[153]~250            ; 1       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[154]~249            ; 1       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[39]~66              ; 1       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[40]~65              ; 1       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[38]~66              ; 1       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[39]~65              ; 1       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[40]~64              ; 1       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[39]~66              ; 1       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[40]~65              ; 1       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[38]~66              ; 1       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[39]~65              ; 1       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[40]~64              ; 1       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[62]~135                 ; 1       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[63]~134                 ; 1       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[64]~133                 ; 1       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[58]~131                 ; 1       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[52]~128                 ; 1       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[46]~126                 ; 1       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[40]~123                 ; 1       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[24]~121                 ; 1       ;
; lpm_divide:Div1|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[24]~120                 ; 1       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[62]~123                 ; 1       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[63]~122                 ; 1       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[64]~121                 ; 1       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[58]~119                 ; 1       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[52]~116                 ; 1       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[46]~114                 ; 1       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[40]~111                 ; 1       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|alt_u_div_g2f:divider|StageOut[34]~109                 ; 1       ;
; lpm_divide:Div3|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~46              ; 1       ;
; lpm_divide:Div2|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~46              ; 1       ;
; lpm_divide:Div5|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~46              ; 1       ;
; lpm_divide:Div4|lpm_divide_0dm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_mve:divider|StageOut[28]~46              ; 1       ;
; clkdiv:div|data_min~4                                                                                                        ; 1       ;
; clkdiv:div|data_min~3                                                                                                        ; 1       ;
; clkdiv:div|data_min~2                                                                                                        ; 1       ;
; clkdiv:div|data_min~1                                                                                                        ; 1       ;
; clkdiv:div|data_min~0                                                                                                        ; 1       ;
; clkdiv:div|data_ms~6                                                                                                         ; 1       ;
; clkdiv:div|data_ms~5                                                                                                         ; 1       ;
; clkdiv:div|data_ms~4                                                                                                         ; 1       ;
; clkdiv:div|data_ms~3                                                                                                         ; 1       ;
; clkdiv:div|data_ms~2                                                                                                         ; 1       ;
; clkdiv:div|data_ms~1                                                                                                         ; 1       ;
; clkdiv:div|data_ms~0                                                                                                         ; 1       ;
; clkdiv:div|data_s~8                                                                                                          ; 1       ;
; clkdiv:div|data_s~7                                                                                                          ; 1       ;
; clkdiv:div|data_s~6                                                                                                          ; 1       ;
; clkdiv:div|data_s~5                                                                                                          ; 1       ;
; clkdiv:div|data_s~4                                                                                                          ; 1       ;
; clkdiv:div|data_s~3                                                                                                          ; 1       ;
; clkdiv:div|data_s~2                                                                                                          ; 1       ;
; clkdiv:div|data_s~1                                                                                                          ; 1       ;
; clkdiv:div|data_s~0                                                                                                          ; 1       ;
; clkdiv:div|Q_min~0                                                                                                           ; 1       ;
; clkdiv:div|Q_ms~0                                                                                                            ; 1       ;
; clkdiv:div|Equal0~5                                                                                                          ; 1       ;
; clkdiv:div|Equal0~4                                                                                                          ; 1       ;
; clkdiv:div|Equal0~3                                                                                                          ; 1       ;
; clkdiv:div|Equal0~2                                                                                                          ; 1       ;
; clkdiv:div|Equal0~1                                                                                                          ; 1       ;
; clkdiv:div|Equal0~0                                                                                                          ; 1       ;
; Add2~59                                                                                                                      ; 1       ;
; Add2~58                                                                                                                      ; 1       ;
; clkdiv:div|Q_s~0                                                                                                             ; 1       ;
; clkdiv:div|Equal2~7                                                                                                          ; 1       ;
; clkdiv:div|Equal2~6                                                                                                          ; 1       ;
; clkdiv:div|Equal2~5                                                                                                          ; 1       ;
; clkdiv:div|Equal2~4                                                                                                          ; 1       ;
; clkdiv:div|Equal2~3                                                                                                          ; 1       ;
; clkdiv:div|Equal2~2                                                                                                          ; 1       ;
; clkdiv:div|Equal2~1                                                                                                          ; 1       ;
; clkdiv:div|Equal2~0                                                                                                          ; 1       ;
; key_flag~0                                                                                                                   ; 1       ;
; data_min_low~1                                                                                                               ; 1       ;
; data_h_high[3]~6                                                                                                             ; 1       ;
; data_min_high[3]~3                                                                                                           ; 1       ;
; data_min_high[3]~2                                                                                                           ; 1       ;
; data_h_low~1                                                                                                                 ; 1       ;
; data_h_high[2]~5                                                                                                             ; 1       ;
; data_min_high~1                                                                                                              ; 1       ;
; data_min_low~0                                                                                                               ; 1       ;
; data_h_high[1]~3                                                                                                             ; 1       ;
; data_min_high~0                                                                                                              ; 1       ;
; data_h_low~0                                                                                                                 ; 1       ;
; data_mode[0]~11                                                                                                              ; 1       ;
; Equal21~0                                                                                                                    ; 1       ;
; Equal23~0                                                                                                                    ; 1       ;
; clkdiv:div|Q_min                                                                                                             ; 1       ;
; data_mode_led~9                                                                                                              ; 1       ;
; data_time_count~16                                                                                                           ; 1       ;
; data_mode[2]~10                                                                                                              ; 1       ;
; data_mode[3]~9                                                                                                               ; 1       ;
; data_mode[3]~8                                                                                                               ; 1       ;
; data_mode[1]~7                                                                                                               ; 1       ;
; data_mode[3]~5                                                                                                               ; 1       ;
; data_mode[3]~4                                                                                                               ; 1       ;
; data_mode[3]~3                                                                                                               ; 1       ;
; data_mode[3]~2                                                                                                               ; 1       ;
; data_mode[3]~1                                                                                                               ; 1       ;
; data_mode[3]~0                                                                                                               ; 1       ;
; LessThan0~1                                                                                                                  ; 1       ;
; LessThan0~0                                                                                                                  ; 1       ;
; data_time_nightout~10                                                                                                        ; 1       ;
; data_time_nightout~9                                                                                                         ; 1       ;
; data_time_nightout[3]~8                                                                                                      ; 1       ;
; data_time_nightout[6]~7                                                                                                      ; 1       ;
; data_time_cp[6]~7                                                                                                            ; 1       ;
; data_time_nightout[3]~6                                                                                                      ; 1       ;
; data_time_nightout~5                                                                                                         ; 1       ;
; data_time_nightout~4                                                                                                         ; 1       ;
; data_time_nightout~3                                                                                                         ; 1       ;
; data_count_seg~3                                                                                                             ; 1       ;
; data_time_nightout~1                                                                                                         ; 1       ;
; data_count_seg[3]~2                                                                                                          ; 1       ;
; data_count_seg~1                                                                                                             ; 1       ;
; clkdiv:div|Q_ms                                                                                                              ; 1       ;
; data_count_seg[1]~0                                                                                                          ; 1       ;
; data_time_cp[6]~5                                                                                                            ; 1       ;
; data_time_cp[6]~4                                                                                                            ; 1       ;
; data_time_cp[6]~3                                                                                                            ; 1       ;
; data_time_cp[6]~2                                                                                                            ; 1       ;
; LessThan1~1                                                                                                                  ; 1       ;
; LessThan1~0                                                                                                                  ; 1       ;
; led_p~0                                                                                                                      ; 1       ;
; clkdiv:div|Q_s                                                                                                               ; 1       ;
; led_c~2                                                                                                                      ; 1       ;
; Equal9~4                                                                                                                     ; 1       ;
; Equal9~3                                                                                                                     ; 1       ;
; Equal9~2                                                                                                                     ; 1       ;
; Equal9~1                                                                                                                     ; 1       ;
; data_mode_led[0]~3                                                                                                           ; 1       ;
; data_mode_led[0]~2                                                                                                           ; 1       ;
; Equal7~2                                                                                                                     ; 1       ;
; Equal7~1                                                                                                                     ; 1       ;
; Equal7~0                                                                                                                     ; 1       ;
; Equal8~3                                                                                                                     ; 1       ;
; Equal8~2                                                                                                                     ; 1       ;
; Equal8~1                                                                                                                     ; 1       ;
; Equal8~0                                                                                                                     ; 1       ;
; seg7com~0                                                                                                                    ; 1       ;
; seg7led:dis|Mux0~1                                                                                                           ; 1       ;
; seg7led:dis|Mux0~0                                                                                                           ; 1       ;
; seg7led:dis|Mux1~1                                                                                                           ; 1       ;
; seg7led:dis|Mux1~0                                                                                                           ; 1       ;
; seg7led:dis|Mux2~1                                                                                                           ; 1       ;
; seg7led:dis|Mux2~0                                                                                                           ; 1       ;
; seg7led:dis|Mux3~1                                                                                                           ; 1       ;
; seg7led:dis|Mux3~0                                                                                                           ; 1       ;
; seg7led:dis|Mux4~1                                                                                                           ; 1       ;
; seg7led:dis|Mux4~0                                                                                                           ; 1       ;
; seg7led:dis|Mux5~1                                                                                                           ; 1       ;
; seg7led:dis|Mux5~0                                                                                                           ; 1       ;
; seg7led:dis|Mux6~1                                                                                                           ; 1       ;
; tmp_seg7data[4]~64                                                                                                           ; 1       ;
; tmp_seg7data[4]~63                                                                                                           ; 1       ;
; tmp_seg7data~62                                                                                                              ; 1       ;
; tmp_seg7data~61                                                                                                              ; 1       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[160]~220            ; 1       ;
; tmp_seg7data~60                                                                                                              ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[160]~220            ; 1       ;
; tmp_seg7data~59                                                                                                              ; 1       ;
; tmp_seg7data~58                                                                                                              ; 1       ;
; tmp_seg7data~57                                                                                                              ; 1       ;
; Equal12~0                                                                                                                    ; 1       ;
; tmp_seg7data~56                                                                                                              ; 1       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[46]~64              ; 1       ;
; tmp_seg7data~55                                                                                                              ; 1       ;
; tmp_seg7data~54                                                                                                              ; 1       ;
; tmp_seg7data~53                                                                                                              ; 1       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[46]~64              ; 1       ;
; tmp_seg7data~52                                                                                                              ; 1       ;
; tmp_seg7data~50                                                                                                              ; 1       ;
; seg7led:dis|Mux6~0                                                                                                           ; 1       ;
; tmp_seg7data[3]~49                                                                                                           ; 1       ;
; tmp_seg7data[3]~48                                                                                                           ; 1       ;
; tmp_seg7data[3]~47                                                                                                           ; 1       ;
; tmp_seg7data[3]~46                                                                                                           ; 1       ;
; tmp_seg7data[3]~45                                                                                                           ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[159]~219            ; 1       ;
; tmp_seg7data[3]~44                                                                                                           ; 1       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[159]~219            ; 1       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[3]~3                                          ; 1       ;
; tmp_seg7data[3]~43                                                                                                           ; 1       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[45]~63              ; 1       ;
; tmp_seg7data[3]~42                                                                                                           ; 1       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[45]~63              ; 1       ;
; tmp_seg7data[3]~41                                                                                                           ; 1       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[45]~63              ; 1       ;
; tmp_seg7data[3]~40                                                                                                           ; 1       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[45]~63              ; 1       ;
; tmp_seg7data[2]~39                                                                                                           ; 1       ;
; tmp_seg7data[2]~38                                                                                                           ; 1       ;
; tmp_seg7data[2]~37                                                                                                           ; 1       ;
; tmp_seg7data[2]~36                                                                                                           ; 1       ;
; tmp_seg7data[2]~35                                                                                                           ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[158]~218            ; 1       ;
; tmp_seg7data[2]~34                                                                                                           ; 1       ;
; lpm_divide:Mod0|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[158]~218            ; 1       ;
; lpm_divide:Div0|lpm_divide_5so:auto_generated|abs_divider_ibg:divider|quotient[2]~2                                          ; 1       ;
; tmp_seg7data[2]~33                                                                                                           ; 1       ;
; lpm_divide:Mod2|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[44]~62              ; 1       ;
; tmp_seg7data[2]~32                                                                                                           ; 1       ;
; lpm_divide:Mod3|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[44]~62              ; 1       ;
; tmp_seg7data[2]~31                                                                                                           ; 1       ;
; lpm_divide:Mod4|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[44]~62              ; 1       ;
; tmp_seg7data[2]~30                                                                                                           ; 1       ;
; lpm_divide:Mod5|lpm_divide_65m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_sve:divider|StageOut[44]~62              ; 1       ;
; tmp_seg7data[1]~29                                                                                                           ; 1       ;
; tmp_seg7data[1]~28                                                                                                           ; 1       ;
; tmp_seg7data[1]~27                                                                                                           ; 1       ;
; tmp_seg7data[1]~26                                                                                                           ; 1       ;
; tmp_seg7data[1]~25                                                                                                           ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[157]~217            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[147]~212            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[148]~211            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[149]~210            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[150]~209            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[151]~208            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[152]~207            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[153]~206            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[154]~205            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[143]~204            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[143]~203            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[130]~202            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[130]~201            ; 1       ;
; lpm_divide:Mod1|lpm_divide_v7m:auto_generated|sign_div_unsign_6nh:divider|alt_u_div_e5f:divider|StageOut[131]~200            ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 1,656 / 15,666 ( 11 % ) ;
; C16 interconnects           ; 0 / 812 ( 0 % )         ;
; C4 interconnects            ; 585 / 11,424 ( 5 % )    ;
; Direct links                ; 614 / 15,666 ( 4 % )    ;
; Global clocks               ; 5 / 8 ( 63 % )          ;
; Local interconnects         ; 672 / 4,608 ( 15 % )    ;
; R24 interconnects           ; 8 / 652 ( 1 % )         ;
; R4 interconnects            ; 644 / 13,328 ( 5 % )    ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.55) ; Number of LABs  (Total = 121) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 2                             ;
; 3                                           ; 2                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 3                             ;
; 9                                           ; 3                             ;
; 10                                          ; 2                             ;
; 11                                          ; 3                             ;
; 12                                          ; 3                             ;
; 13                                          ; 8                             ;
; 14                                          ; 9                             ;
; 15                                          ; 12                            ;
; 16                                          ; 66                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.37) ; Number of LABs  (Total = 121) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 10                            ;
; 1 Clock                            ; 28                            ;
; 1 Clock enable                     ; 6                             ;
; 1 Sync. clear                      ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.22) ; Number of LABs  (Total = 121) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 3                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 5                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 5                             ;
; 12                                           ; 5                             ;
; 13                                           ; 7                             ;
; 14                                           ; 11                            ;
; 15                                           ; 17                            ;
; 16                                           ; 28                            ;
; 17                                           ; 1                             ;
; 18                                           ; 1                             ;
; 19                                           ; 0                             ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 4                             ;
; 23                                           ; 2                             ;
; 24                                           ; 3                             ;
; 25                                           ; 4                             ;
; 26                                           ; 0                             ;
; 27                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.13) ; Number of LABs  (Total = 121) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 6                             ;
; 2                                               ; 5                             ;
; 3                                               ; 4                             ;
; 4                                               ; 7                             ;
; 5                                               ; 4                             ;
; 6                                               ; 6                             ;
; 7                                               ; 5                             ;
; 8                                               ; 16                            ;
; 9                                               ; 8                             ;
; 10                                              ; 8                             ;
; 11                                              ; 10                            ;
; 12                                              ; 14                            ;
; 13                                              ; 11                            ;
; 14                                              ; 8                             ;
; 15                                              ; 4                             ;
; 16                                              ; 4                             ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.64) ; Number of LABs  (Total = 121) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 2                             ;
; 3                                            ; 4                             ;
; 4                                            ; 8                             ;
; 5                                            ; 4                             ;
; 6                                            ; 5                             ;
; 7                                            ; 4                             ;
; 8                                            ; 7                             ;
; 9                                            ; 7                             ;
; 10                                           ; 5                             ;
; 11                                           ; 5                             ;
; 12                                           ; 12                            ;
; 13                                           ; 10                            ;
; 14                                           ; 5                             ;
; 15                                           ; 5                             ;
; 16                                           ; 6                             ;
; 17                                           ; 6                             ;
; 18                                           ; 5                             ;
; 19                                           ; 4                             ;
; 20                                           ; 3                             ;
; 21                                           ; 1                             ;
; 22                                           ; 1                             ;
; 23                                           ; 0                             ;
; 24                                           ; 4                             ;
; 25                                           ; 0                             ;
; 26                                           ; 1                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C5T144C8 for design "test"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144C8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 76
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node sysclk (placed in PIN 17 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node clkdiv:div|Q_min 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdiv:div|Q_min~0
Info (176353): Automatically promoted node clkdiv:div|Q_s 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdiv:div|Q_s~0
Info (176353): Automatically promoted node clkdiv:div|Q_ms 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clkdiv:div|Q_ms~0
Info (176353): Automatically promoted node process_1~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node data_time_cp[6]~1
        Info (176357): Destination node data_time_cp[6]~7
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "clkout" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dig[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dig[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dig[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "dig[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_addr[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_addr[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_addr[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_addr[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_addr[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_addr[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_addr[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_addr[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_addr[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_addr[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_addr[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_addr[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_ba[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_ba[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_cas" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_cke" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_clk" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_cs" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_data[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_ldqm" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_ras" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_udqm" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_we" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "seg[7]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.94 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 17 output pins without output pin load capacitance assignment
    Info (306007): Pin "led_c_r" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_c_y" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_c_g" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_p_r" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "led_p_g" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg7data[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg7data[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg7data[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg7data[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg7data[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg7data[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg7data[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg7data[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg7com[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg7com[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg7com[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seg7com[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Hypo/OneDrive/VHDL/test_2/output_files/test.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 56 warnings
    Info: Peak virtual memory: 1147 megabytes
    Info: Processing ended: Sun May 21 14:56:10 2017
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Hypo/OneDrive/VHDL/test_2/output_files/test.fit.smsg.


