Fitter report for fin
Thu Nov 28 19:07:06 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 28 19:07:06 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; fin                                             ;
; Top-level Entity Name              ; fin                                             ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE22F17C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 419 / 22,320 ( 2 % )                            ;
;     Total combinational functions  ; 382 / 22,320 ( 2 % )                            ;
;     Dedicated logic registers      ; 189 / 22,320 ( < 1 % )                          ;
; Total registers                    ; 189                                             ;
; Total pins                         ; 20 / 154 ( 13 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 4 / 4 ( 100 % )                                 ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+-----------+--------------------------------------+
; Pin Name  ; Reason                               ;
+-----------+--------------------------------------+
; Mi1       ; Missing drive strength and slew rate ;
; Mi0       ; Missing drive strength and slew rate ;
; Vi        ; Missing drive strength and slew rate ;
; Md1       ; Missing drive strength and slew rate ;
; Md0       ; Missing drive strength and slew rate ;
; Vd        ; Missing drive strength and slew rate ;
; eg        ; Missing drive strength and slew rate ;
; ea        ; Missing drive strength and slew rate ;
; ADC_SCLK  ; Missing drive strength and slew rate ;
; ADC_CS_N  ; Missing drive strength and slew rate ;
; ADC_DIN   ; Missing drive strength and slew rate ;
; clk1M     ; Missing drive strength and slew rate ;
; clk40K    ; Missing drive strength and slew rate ;
; pin_name3 ; Missing drive strength and slew rate ;
; pin_name4 ; Missing drive strength and slew rate ;
+-----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 630 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 630 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 611     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 19      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/Users/Administrador/Documents/GitHub/fin/output_files/fin.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 419 / 22,320 ( 2 % )   ;
;     -- Combinational with no register       ; 230                    ;
;     -- Register only                        ; 37                     ;
;     -- Combinational with a register        ; 152                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 184                    ;
;     -- 3 input functions                    ; 61                     ;
;     -- <=2 input functions                  ; 137                    ;
;     -- Register only                        ; 37                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 360                    ;
;     -- arithmetic mode                      ; 22                     ;
;                                             ;                        ;
; Total registers*                            ; 189 / 23,018 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 189 / 22,320 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 33 / 1,395 ( 2 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 20 / 154 ( 13 % )      ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; Global signals                              ; 6                      ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 4 / 4 ( 100 % )        ;
; Global clocks                               ; 6 / 20 ( 30 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%           ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 5%           ;
; Maximum fan-out                             ; 90                     ;
; Highest non-global fan-out                  ; 79                     ;
; Total fan-out                               ; 1856                   ;
; Average fan-out                             ; 2.82                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 419 / 22320 ( 2 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 230                   ; 0                              ;
;     -- Register only                        ; 37                    ; 0                              ;
;     -- Combinational with a register        ; 152                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 184                   ; 0                              ;
;     -- 3 input functions                    ; 61                    ; 0                              ;
;     -- <=2 input functions                  ; 137                   ; 0                              ;
;     -- Register only                        ; 37                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 360                   ; 0                              ;
;     -- arithmetic mode                      ; 22                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 189                   ; 0                              ;
;     -- Dedicated logic registers            ; 189 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 33 / 1395 ( 2 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 20                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 4 / 4 ( 100 % )                ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 5 / 24 ( 20 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 113                   ; 8                              ;
;     -- Registered Input Connections         ; 110                   ; 0                              ;
;     -- Output Connections                   ; 8                     ; 113                            ;
;     -- Registered Output Connections        ; 2                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1842                  ; 135                            ;
;     -- Registered Connections               ; 797                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 121                            ;
;     -- hard_block:auto_generated_inst       ; 121                   ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 5                     ; 8                              ;
;     -- Output Ports                         ; 15                    ; 5                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 5                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; ADC_DOUT ; A9    ; 7        ; 25           ; 34           ; 0            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk50M   ; R8    ; 3        ; 27           ; 0            ; 21           ; 79                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset    ; J15   ; 5        ; 53           ; 14           ; 0            ; 79                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; s        ; A8    ; 8        ; 25           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; sensor   ; B8    ; 8        ; 25           ; 34           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CS_N  ; A10   ; 7        ; 34           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_DIN   ; B10   ; 7        ; 34           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_SCLK  ; B14   ; 7        ; 45           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Md0       ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Md1       ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Mi0       ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Mi1       ; T14   ; 4        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Vd        ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Vi        ; J13   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; clk1M     ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; clk40K    ; N9    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; ea        ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eg        ; B1    ; 1        ; 0            ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pin_name3 ; R13   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pin_name4 ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO        ; reset                   ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T16n, PADD5          ; Use as regular IO        ; ADC_CS_N                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T16p, PADD6          ; Use as regular IO        ; ADC_DIN                 ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 5 / 14 ( 36 % ) ; 2.5V          ; --           ;
; 2        ; 1 / 16 ( 6 % )  ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )  ; 2.5V          ; --           ;
; 4        ; 7 / 20 ( 35 % ) ; 2.5V          ; --           ;
; 5        ; 3 / 18 ( 17 % ) ; 2.5V          ; --           ;
; 6        ; 2 / 13 ( 15 % ) ; 2.5V          ; --           ;
; 7        ; 4 / 24 ( 17 % ) ; 2.5V          ; --           ;
; 8        ; 2 / 24 ( 8 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; s                                                         ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; ADC_DOUT                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; ADC_CS_N                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; eg                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; sensor                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; ADC_DIN                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; ADC_SCLK                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; Md1                                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; Vi                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J14      ; 144        ; 5        ; Vd                                                        ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J15      ; 143        ; 5        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; ea                                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 137        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; clk40K                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; clk1M                                                     ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P15      ; 127        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 128        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk50M                                                    ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; pin_name3                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; pin_name4                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; Mi0                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; Mi1                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; Md0                                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------+-----------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+
; Name                          ; derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 ; derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1 ; Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1 ; Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+
; SDC pin name                  ; inst18|inst1|altpll_component|auto_generated|pll1                                 ; inst18|inst|inst2|altpll_component|auto_generated|pll1                                               ; inst21|inst3|altpll_component|auto_generated|pll1                                          ; inst21|inst6|altpll_component|auto_generated|pll1                                                ;
; PLL mode                      ; Normal                                                                            ; Normal                                                                                               ; Normal                                                                                     ; Normal                                                                                           ;
; Compensate clock              ; clock0                                                                            ; clock0                                                                                               ; clock0                                                                                     ; clock0                                                                                           ;
; Compensated input/output pins ; --                                                                                ; --                                                                                                   ; --                                                                                         ; --                                                                                               ;
; Switchover type               ; --                                                                                ; --                                                                                                   ; --                                                                                         ; --                                                                                               ;
; Input frequency 0             ; 50.0 MHz                                                                          ; 50.0 MHz                                                                                             ; 50.0 MHz                                                                                   ; 50.0 MHz                                                                                         ;
; Input frequency 1             ; --                                                                                ; --                                                                                                   ; --                                                                                         ; --                                                                                               ;
; Nominal PFD frequency         ; 25.0 MHz                                                                          ; 50.0 MHz                                                                                             ; 50.0 MHz                                                                                   ; 50.0 MHz                                                                                         ;
; Nominal VCO frequency         ; 325.0 MHz                                                                         ; 500.0 MHz                                                                                            ; 599.9 MHz                                                                                  ; 300.0 MHz                                                                                        ;
; VCO post scale K counter      ; 2                                                                                 ; 2                                                                                                    ; 2                                                                                          ; 2                                                                                                ;
; VCO frequency control         ; Auto                                                                              ; Auto                                                                                                 ; Auto                                                                                       ; Auto                                                                                             ;
; VCO phase shift step          ; 384 ps                                                                            ; 250 ps                                                                                               ; 208 ps                                                                                     ; 416 ps                                                                                           ;
; VCO multiply                  ; --                                                                                ; --                                                                                                   ; --                                                                                         ; --                                                                                               ;
; VCO divide                    ; --                                                                                ; --                                                                                                   ; --                                                                                         ; --                                                                                               ;
; Freq min lock                 ; 46.16 MHz                                                                         ; 30.0 MHz                                                                                             ; 25.0 MHz                                                                                   ; 50.01 MHz                                                                                        ;
; Freq max lock                 ; 100.03 MHz                                                                        ; 65.02 MHz                                                                                            ; 54.18 MHz                                                                                  ; 108.37 MHz                                                                                       ;
; M VCO Tap                     ; 0                                                                                 ; 0                                                                                                    ; 0                                                                                          ; 0                                                                                                ;
; M Initial                     ; 1                                                                                 ; 1                                                                                                    ; 1                                                                                          ; 1                                                                                                ;
; M value                       ; 13                                                                                ; 10                                                                                                   ; 12                                                                                         ; 6                                                                                                ;
; N value                       ; 2                                                                                 ; 1                                                                                                    ; 1                                                                                          ; 1                                                                                                ;
; Charge pump current           ; setting 1                                                                         ; setting 1                                                                                            ; setting 1                                                                                  ; setting 1                                                                                        ;
; Loop filter resistance        ; setting 27                                                                        ; setting 27                                                                                           ; setting 27                                                                                 ; setting 27                                                                                       ;
; Loop filter capacitance       ; setting 0                                                                         ; setting 0                                                                                            ; setting 0                                                                                  ; setting 0                                                                                        ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                ; 1.03 MHz to 1.97 MHz                                                                                 ; 680 kHz to 980 kHz                                                                         ; 1.03 MHz to 1.97 MHz                                                                             ;
; Bandwidth type                ; Medium                                                                            ; Medium                                                                                               ; Medium                                                                                     ; Medium                                                                                           ;
; Real time reconfigurable      ; Off                                                                               ; Off                                                                                                  ; Off                                                                                        ; Off                                                                                              ;
; Scan chain MIF file           ; --                                                                                ; --                                                                                                   ; --                                                                                         ; --                                                                                               ;
; Preserve PLL counter order    ; Off                                                                               ; Off                                                                                                  ; Off                                                                                        ; Off                                                                                              ;
; PLL location                  ; PLL_4                                                                             ; PLL_1                                                                                                ; PLL_3                                                                                      ; PLL_2                                                                                            ;
; Inclk0 signal                 ; clk50M                                                                            ; clk50M                                                                                               ; clk50M                                                                                     ; clk50M                                                                                           ;
; Inclk1 signal                 ; --                                                                                ; --                                                                                                   ; --                                                                                         ; --                                                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                                     ; Dedicated Pin                                                                                        ; Global Clock                                                                               ; Global Clock                                                                                     ;
; Inclk1 signal type            ; --                                                                                ; --                                                                                                   ; --                                                                                         ; --                                                                                               ;
+-------------------------------+-----------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------+--------------+------+--------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------------------+
; Name                                                                                                                    ; Output Clock ; Mult ; Div    ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                  ;
+-------------------------------------------------------------------------------------------------------------------------+--------------+------+--------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------------------+
; derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0]                           ; clock0       ; 1    ; 50     ; 1.0 MHz          ; 0 (0 ps)    ; 0.14 (384 ps)    ; 50/50      ; C0      ; 325           ; 163/162 Odd  ; --            ; 1       ; 0       ; inst18|inst1|altpll_component|auto_generated|pll1|clk[0]      ;
; derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1]                           ; clock1       ; 1    ; 1250   ; 0.04 MHz         ; 0 (0 ps)    ; 0.14 (384 ps)    ; 75/25      ; C2      ; 325           ; 244/81 Even  ; C1            ; 1       ; 0       ; inst18|inst1|altpll_component|auto_generated|pll1|clk[1]      ;
; derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1]~cascade_in                ; --           ; --   ; --     ; --               ; --          ; --               ; --         ; C1      ; 25            ; 12/13 Odd    ; --            ; 1       ; 0       ;                                                               ;
; derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0]        ; clock0       ; 1    ; 50     ; 1.0 MHz          ; 0 (0 ps)    ; 0.09 (250 ps)    ; 50/50      ; C0      ; 500           ; 250/250 Even ; --            ; 1       ; 0       ; inst18|inst|inst2|altpll_component|auto_generated|pll1|clk[0] ;
; Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                  ; clock0       ; 1    ; 1000   ; 0.05 MHz         ; 0 (0 ps)    ; 0.09 (208 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; C0            ; 1       ; 0       ; inst21|inst3|altpll_component|auto_generated|pll1|clk[0]      ;
; Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]~cascade_in       ; --           ; --   ; --     ; --               ; --          ; --               ; --         ; C0      ; 24            ; 12/12 Even   ; --            ; 1       ; 0       ;                                                               ;
; Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|wire_pll1_clk[0]            ; clock0       ; 3    ; 100000 ; 0.0 MHz          ; 0 (0 ps)    ; 0.09 (416 ps)    ; 50/50      ; C1      ; 500           ; 250/250 Even ; C0            ; 1       ; 0       ; inst21|inst6|altpll_component|auto_generated|pll1|clk[0]      ;
; Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|wire_pll1_clk[0]~cascade_in ; --           ; --   ; --     ; --               ; --          ; --               ; --         ; C0      ; 400           ; 200/200 Even ; --            ; 1       ; 0       ;                                                               ;
+-------------------------------------------------------------------------------------------------------------------------+--------------+------+--------+------------------+-------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+---------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                   ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+
; |fin                                               ; 419 (4)     ; 189 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 20   ; 0            ; 230 (4)      ; 37 (0)            ; 152 (0)          ; |fin                                                                                                                  ; work         ;
;    |Antirreboteesquema:inst21|                     ; 32 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 2 (0)             ; 18 (0)           ; |fin|Antirreboteesquema:inst21                                                                                        ; work         ;
;       |Antirrebote:inst|                           ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |fin|Antirreboteesquema:inst21|Antirrebote:inst                                                                       ; work         ;
;       |comparador:inst2|                           ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |fin|Antirreboteesquema:inst21|comparador:inst2                                                                       ; work         ;
;          |lpm_compare:LPM_COMPARE_component|       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (0)            ; |fin|Antirreboteesquema:inst21|comparador:inst2|lpm_compare:LPM_COMPARE_component                                     ; work         ;
;             |cmpr_sgj:auto_generated|              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |fin|Antirreboteesquema:inst21|comparador:inst2|lpm_compare:LPM_COMPARE_component|cmpr_sgj:auto_generated             ; work         ;
;       |lpm_counter0:inst1|                         ; 25 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 2 (0)             ; 14 (0)           ; |fin|Antirreboteesquema:inst21|lpm_counter0:inst1                                                                     ; work         ;
;          |lpm_counter:LPM_COUNTER_component|       ; 25 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 2 (0)             ; 14 (0)           ; |fin|Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component                                   ; work         ;
;             |cntr_mti:auto_generated|              ; 25 (25)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 2 (2)             ; 14 (14)          ; |fin|Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated           ; work         ;
;       |pll10k:inst6|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fin|Antirreboteesquema:inst21|pll10k:inst6                                                                           ; work         ;
;          |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fin|Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component                                                   ; work         ;
;             |pll10k_altpll:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fin|Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated                      ; work         ;
;       |pll:inst3|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fin|Antirreboteesquema:inst21|pll:inst3                                                                              ; work         ;
;          |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fin|Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component                                                      ; work         ;
;             |pll_altpll:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fin|Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated                            ; work         ;
;    |controlgeneralversion3_4:inst2|                ; 210 (210)   ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (149)    ; 0 (0)             ; 61 (61)          ; |fin|controlgeneralversion3_4:inst2                                                                                   ; work         ;
;    |decisionfinal:inst11|                          ; 27 (0)      ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 5 (0)            ; |fin|decisionfinal:inst11                                                                                             ; work         ;
;       |decision:inst|                              ; 27 (27)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 5 (5)            ; |fin|decisionfinal:inst11|decision:inst                                                                               ; work         ;
;    |derecho:inst18|                                ; 126 (0)     ; 94 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 35 (0)            ; 59 (0)           ; |fin|derecho:inst18                                                                                                   ; work         ;
;       |avanzar:inst2|                              ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |fin|derecho:inst18|avanzar:inst2                                                                                     ; work         ;
;       |esqumaticoADC:inst|                         ; 121 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (0)       ; 35 (0)            ; 55 (0)           ; |fin|derecho:inst18|esqumaticoADC:inst                                                                                ; work         ;
;          |adc:inst|                                ; 113 (0)     ; 90 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 35 (0)            ; 55 (0)           ; |fin|derecho:inst18|esqumaticoADC:inst|adc:inst                                                                       ; work         ;
;             |adc_adc_mega_0:adc_mega_0|            ; 113 (26)    ; 90 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (1)       ; 35 (0)            ; 55 (25)          ; |fin|derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0                                             ; work         ;
;                |altera_up_avalon_adv_adc:ADC_CTRL| ; 87 (87)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 35 (35)           ; 30 (30)          ; |fin|derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL           ; work         ;
;          |comparador_adc:inst1|                    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |fin|derecho:inst18|esqumaticoADC:inst|comparador_adc:inst1                                                           ; work         ;
;             |lpm_compare:LPM_COMPARE_component|    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |fin|derecho:inst18|esqumaticoADC:inst|comparador_adc:inst1|lpm_compare:LPM_COMPARE_component                         ; work         ;
;                |cmpr_tgj:auto_generated|           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |fin|derecho:inst18|esqumaticoADC:inst|comparador_adc:inst1|lpm_compare:LPM_COMPARE_component|cmpr_tgj:auto_generated ; work         ;
;          |comparador_adc:inst4|                    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |fin|derecho:inst18|esqumaticoADC:inst|comparador_adc:inst4                                                           ; work         ;
;             |lpm_compare:LPM_COMPARE_component|    ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |fin|derecho:inst18|esqumaticoADC:inst|comparador_adc:inst4|lpm_compare:LPM_COMPARE_component                         ; work         ;
;                |cmpr_tgj:auto_generated|           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |fin|derecho:inst18|esqumaticoADC:inst|comparador_adc:inst4|lpm_compare:LPM_COMPARE_component|cmpr_tgj:auto_generated ; work         ;
;          |pll1:inst2|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fin|derecho:inst18|esqumaticoADC:inst|pll1:inst2                                                                     ; work         ;
;             |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fin|derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component                                             ; work         ;
;                |pll1_altpll:auto_generated|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fin|derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated                  ; work         ;
;       |pll1:inst1|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fin|derecho:inst18|pll1:inst1                                                                                        ; work         ;
;          |altpll:altpll_component|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fin|derecho:inst18|pll1:inst1|altpll:altpll_component                                                                ; work         ;
;             |pll1_altpll:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fin|derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated                                     ; work         ;
;    |prueba1:inst|                                  ; 3 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |fin|prueba1:inst                                                                                                     ; work         ;
;       |doblar2:inst|                               ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |fin|prueba1:inst|doblar2:inst                                                                                        ; work         ;
;    |ubicacion:inst22|                              ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; |fin|ubicacion:inst22                                                                                                 ; work         ;
;       |SumaoResta:inst|                            ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |fin|ubicacion:inst22|SumaoResta:inst                                                                                 ; work         ;
;       |orientacion:inst1|                          ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |fin|ubicacion:inst22|orientacion:inst1                                                                               ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+
; Mi1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; s         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; Mi0       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vi        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Md1       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Md0       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Vd        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; eg        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ea        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_SCLK  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CS_N  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_DIN   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk1M     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk40K    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name3 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pin_name4 ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk50M    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; reset     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; ADC_DOUT  ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; sensor    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                        ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+
; s                                                                                                       ;                   ;         ;
; clk50M                                                                                                  ;                   ;         ;
; reset                                                                                                   ;                   ;         ;
;      - decisionfinal:inst11|decision:inst|eg                                                            ; 0                 ; 6       ;
;      - decisionfinal:inst11|decision:inst|GD                                                            ; 0                 ; 6       ;
;      - decisionfinal:inst11|decision:inst|GI                                                            ; 0                 ; 6       ;
;      - decisionfinal:inst11|decision:inst|aux[1]                                                        ; 0                 ; 6       ;
;      - decisionfinal:inst11|decision:inst|aux[0]                                                        ; 0                 ; 6       ;
;      - ubicacion:inst22|orientacion:inst1|state.N                                                       ; 0                 ; 6       ;
;      - ubicacion:inst22|orientacion:inst1|state.E                                                       ; 0                 ; 6       ;
;      - ubicacion:inst22|orientacion:inst1|state.O                                                       ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[2][7]                                             ; 0                 ; 6       ;
;      - ubicacion:inst22|SumaoResta:inst|a[1]                                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[1][7]                                             ; 0                 ; 6       ;
;      - ubicacion:inst22|SumaoResta:inst|a[0]                                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[0][7]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[3][7]                                             ; 0                 ; 6       ;
;      - ubicacion:inst22|SumaoResta:inst|a[3]                                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[6][7]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[5][7]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[4][7]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[7][7]                                             ; 0                 ; 6       ;
;      - ubicacion:inst22|SumaoResta:inst|a[2]                                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[10][7]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[9][7]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[8][7]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[11][7]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[12][7]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[13][7]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[14][7]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[2][6]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[1][6]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[0][6]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[3][6]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[6][6]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[5][6]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[4][6]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[7][6]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[10][6]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[9][6]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[8][6]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[11][6]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[12][6]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[13][6]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[14][6]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[13][5]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[12][5]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[11][5]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[10][5]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[8][5]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[9][5]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[14][5]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[4][5]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[5][5]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[2][5]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[3][5]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[1][5]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[0][5]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[7][5]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[6][5]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[13][4]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[12][4]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[10][4]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[11][4]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[8][4]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[9][4]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[14][4]                                            ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[5][4]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[4][4]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[2][4]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[3][4]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[0][4]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[1][4]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[7][4]                                             ; 0                 ; 6       ;
;      - controlgeneralversion3_4:inst2|distancias_dato[6][4]                                             ; 0                 ; 6       ;
;      - ubicacion:inst22|orientacion:inst1|state.S                                                       ; 0                 ; 6       ;
;      - Antirreboteesquema:inst21|Antirrebote:inst|estado.FP                                             ; 0                 ; 6       ;
;      - Antirreboteesquema:inst21|Antirrebote:inst|estado.B                                              ; 0                 ; 6       ;
;      - Antirreboteesquema:inst21|Antirrebote:inst|estado.A                                              ; 0                 ; 6       ;
;      - Antirreboteesquema:inst21|Antirrebote:inst|estado.FN                                             ; 0                 ; 6       ;
;      - Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1 ; 0                 ; 6       ;
;      - Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1       ; 0                 ; 6       ;
; ADC_DOUT                                                                                                ;                   ;         ;
; sensor                                                                                                  ;                   ;         ;
+---------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                        ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Antirreboteesquema:inst21|Antirrebote:inst|Selector4~2                                                                      ; LCCOMB_X25_Y33_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Antirreboteesquema:inst21|Antirrebote:inst|Selector5~0                                                                      ; LCCOMB_X25_Y33_N28 ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Antirreboteesquema:inst21|Antirrebote:inst|Z                                                                                ; LCCOMB_X25_Y33_N18 ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|wire_pll1_clk[0]                ; PLL_2              ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                      ; PLL_3              ; 16      ; Clock                      ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; clk50M                                                                                                                      ; PIN_R8             ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk50M                                                                                                                      ; PIN_R8             ; 77      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; decisionfinal:inst11|decision:inst|eg                                                                                       ; FF_X41_Y15_N17     ; 44      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[5]~1                                               ; LCCOMB_X37_Y17_N24 ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~0           ; LCCOMB_X38_Y19_N30 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~1           ; LCCOMB_X38_Y19_N14 ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[3]~14 ; LCCOMB_X37_Y19_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address[1]~1         ; LCCOMB_X38_Y19_N4  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|always7~0            ; LCCOMB_X37_Y20_N18 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]~26        ; LCCOMB_X37_Y20_N0  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[0]~3    ; LCCOMB_X37_Y20_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0]            ; PLL_1              ; 90      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; reset                                                                                                                       ; PIN_J15            ; 79      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; ubicacion:inst22|SumaoResta:inst|Mux3~0                                                                                     ; LCCOMB_X41_Y15_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                             ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Antirreboteesquema:inst21|Antirrebote:inst|Z                                                                     ; LCCOMB_X25_Y33_N18 ; 4       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|wire_pll1_clk[0]     ; PLL_2              ; 4       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]           ; PLL_3              ; 16      ; 1                                    ; Global Clock         ; GCLK14           ; --                        ;
; clk50M                                                                                                           ; PIN_R8             ; 77      ; 23                                   ; Global Clock         ; GCLK18           ; --                        ;
; derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 90      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1]                    ; PLL_4              ; 2       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
+------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                               ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+
; reset~input                                                                                                                        ; 79      ;
; ubicacion:inst22|SumaoResta:inst|a[0]                                                                                              ; 78      ;
; ubicacion:inst22|SumaoResta:inst|a[1]                                                                                              ; 57      ;
; decisionfinal:inst11|decision:inst|eg                                                                                              ; 44      ;
; ubicacion:inst22|SumaoResta:inst|a[3]                                                                                              ; 43      ;
; ubicacion:inst22|SumaoResta:inst|a[2]                                                                                              ; 42      ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[5]~1                                                      ; 25      ;
; Antirreboteesquema:inst21|Antirrebote:inst|Selector4~2                                                                             ; 16      ;
; Antirreboteesquema:inst21|Antirrebote:inst|Selector5~0                                                                             ; 16      ;
; controlgeneralversion3_4:inst2|Add2~1                                                                                              ; 16      ;
; controlgeneralversion3_4:inst2|Add2~0                                                                                              ; 16      ;
; controlgeneralversion3_4:inst2|Add3~1                                                                                              ; 16      ;
; controlgeneralversion3_4:inst2|Mux3~1                                                                                              ; 15      ;
; controlgeneralversion3_4:inst2|Mux2~1                                                                                              ; 15      ;
; controlgeneralversion3_4:inst2|Mux1~1                                                                                              ; 15      ;
; controlgeneralversion3_4:inst2|Mux0~1                                                                                              ; 15      ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~1                  ; 12      ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Decoder0~0                  ; 12      ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.waitState         ; 12      ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.pauseState        ; 12      ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|always7~0                   ; 11      ;
; ubicacion:inst22|orientacion:inst1|state.O                                                                                         ; 11      ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|go                                                            ; 9       ;
; ~GND                                                                                                                               ; 8       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]~26               ; 8       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address[0]                  ; 8       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.doneState         ; 7       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address[1]                  ; 7       ;
; ubicacion:inst22|orientacion:inst1|state.N                                                                                         ; 7       ;
; sensor~input                                                                                                                       ; 6       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|LessThan0~0                 ; 6       ;
; ubicacion:inst22|orientacion:inst1|state.S                                                                                         ; 6       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address[2]                  ; 6       ;
; ubicacion:inst22|orientacion:inst1|o1                                                                                              ; 6       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[3]~14        ; 5       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.resetState        ; 5       ;
; controlgeneralversion3_4:inst2|vecino_arriba[3]~1                                                                                  ; 5       ;
; controlgeneralversion3_4:inst2|vecino_der[3]~5                                                                                     ; 5       ;
; controlgeneralversion3_4:inst2|Add2~2                                                                                              ; 5       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Equal1~1                    ; 5       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Equal1~0                    ; 5       ;
; ubicacion:inst22|orientacion:inst1|state.E                                                                                         ; 5       ;
; decisionfinal:inst11|decision:inst|GI                                                                                              ; 5       ;
; decisionfinal:inst11|decision:inst|GD                                                                                              ; 5       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk                        ; 5       ;
; prueba1:inst|doblar2:inst|state.parado                                                                                             ; 5       ;
; prueba1:inst|doblar2:inst|state.izq                                                                                                ; 5       ;
; controlgeneralversion3_4:inst2|Decoder0~14                                                                                         ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~13                                                                                         ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~12                                                                                         ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~11                                                                                         ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~10                                                                                         ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~9                                                                                          ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~8                                                                                          ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~7                                                                                          ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~6                                                                                          ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~5                                                                                          ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~4                                                                                          ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~3                                                                                          ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~2                                                                                          ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~1                                                                                          ; 4       ;
; controlgeneralversion3_4:inst2|Decoder0~0                                                                                          ; 4       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[0]~3           ; 4       ;
; controlgeneralversion3_4:inst2|vecino_arriba[2]~3                                                                                  ; 4       ;
; controlgeneralversion3_4:inst2|vecino_der[2]~10                                                                                    ; 4       ;
; controlgeneralversion3_4:inst2|vecino_der[3]~4                                                                                     ; 4       ;
; controlgeneralversion3_4:inst2|Add3~2                                                                                              ; 4       ;
; controlgeneralversion3_4:inst2|Add3~0                                                                                              ; 4       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|always5~0                   ; 4       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[0]             ; 4       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[3]             ; 4       ;
; ubicacion:inst22|orientacion:inst1|o0                                                                                              ; 4       ;
; derecho:inst18|esqumaticoADC:inst|comparador_adc:inst4|lpm_compare:LPM_COMPARE_component|cmpr_tgj:auto_generated|aleb~3            ; 4       ;
; derecho:inst18|esqumaticoADC:inst|comparador_adc:inst1|lpm_compare:LPM_COMPARE_component|cmpr_tgj:auto_generated|aleb~3            ; 4       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.transState        ; 4       ;
; ADC_DOUT~input                                                                                                                     ; 3       ;
; Antirreboteesquema:inst21|comparador:inst2|lpm_compare:LPM_COMPARE_component|cmpr_sgj:auto_generated|ageb~4                        ; 3       ;
; Antirreboteesquema:inst21|Antirrebote:inst|estado.FN                                                                               ; 3       ;
; Antirreboteesquema:inst21|Antirrebote:inst|estado.A                                                                                ; 3       ;
; Antirreboteesquema:inst21|Antirrebote:inst|estado.B                                                                                ; 3       ;
; Antirreboteesquema:inst21|Antirrebote:inst|estado.FP                                                                               ; 3       ;
; Antirreboteesquema:inst21|comparador:inst2|lpm_compare:LPM_COMPARE_component|cmpr_sgj:auto_generated|ageb~1                        ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[7]                ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[6]                ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[5]                ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[4]                ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[3]                ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[2]                ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[1]                ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[0]                ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[9]                ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[8]                ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address[1]~1                ; 3       ;
; controlgeneralversion3_4:inst2|vecino_arriba[1]~7                                                                                  ; 3       ;
; controlgeneralversion3_4:inst2|vecino_arriba[0]~5                                                                                  ; 3       ;
; controlgeneralversion3_4:inst2|vecino_der[0]~20                                                                                    ; 3       ;
; controlgeneralversion3_4:inst2|vecino_der[1]~15                                                                                    ; 3       ;
; controlgeneralversion3_4:inst2|vecino_abajo[0]~7                                                                                   ; 3       ;
; controlgeneralversion3_4:inst2|Mux11~13                                                                                            ; 3       ;
; controlgeneralversion3_4:inst2|Mux11~11                                                                                            ; 3       ;
; controlgeneralversion3_4:inst2|vecino_izq[0]~19                                                                                    ; 3       ;
; controlgeneralversion3_4:inst2|vecino_abajo[1]~5                                                                                   ; 3       ;
; controlgeneralversion3_4:inst2|Mux10~13                                                                                            ; 3       ;
; controlgeneralversion3_4:inst2|Mux10~11                                                                                            ; 3       ;
; controlgeneralversion3_4:inst2|vecino_izq[1]~14                                                                                    ; 3       ;
; controlgeneralversion3_4:inst2|vecino_izq[2]~9                                                                                     ; 3       ;
; controlgeneralversion3_4:inst2|vecino_abajo[2]~3                                                                                   ; 3       ;
; controlgeneralversion3_4:inst2|Mux9~5                                                                                              ; 3       ;
; controlgeneralversion3_4:inst2|Mux9~3                                                                                              ; 3       ;
; controlgeneralversion3_4:inst2|vecino_izq[3]~4                                                                                     ; 3       ;
; controlgeneralversion3_4:inst2|vecino_abajo[3]~1                                                                                   ; 3       ;
; controlgeneralversion3_4:inst2|Mux8~5                                                                                              ; 3       ;
; controlgeneralversion3_4:inst2|Mux8~3                                                                                              ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|always5~2                   ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|always5~1                   ; 3       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[1]             ; 3       ;
; decisionfinal:inst11|decision:inst|aux[1]                                                                                          ; 3       ;
; decisionfinal:inst11|decision:inst|aux[0]                                                                                          ; 3       ;
; derecho:inst18|avanzar:inst2|state.avanzar                                                                                         ; 3       ;
; derecho:inst18|avanzar:inst2|state.CD                                                                                              ; 3       ;
; derecho:inst18|avanzar:inst2|state.CI                                                                                              ; 3       ;
; clk50M~input                                                                                                                       ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[0]           ; 2       ;
; Antirreboteesquema:inst21|Antirrebote:inst|Selector4~1                                                                             ; 2       ;
; Antirreboteesquema:inst21|Antirrebote:inst|Selector4~0                                                                             ; 2       ;
; Antirreboteesquema:inst21|comparador:inst2|lpm_compare:LPM_COMPARE_component|cmpr_sgj:auto_generated|ageb~3                        ; 2       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[4]          ; 2       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[5]          ; 2       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[6]          ; 2       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[7]          ; 2       ;
; Antirreboteesquema:inst21|comparador:inst2|lpm_compare:LPM_COMPARE_component|cmpr_sgj:auto_generated|ageb~2                        ; 2       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[8]          ; 2       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[9]          ; 2       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[10]         ; 2       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[11]         ; 2       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[12]         ; 2       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[13]         ; 2       ;
; Antirreboteesquema:inst21|comparador:inst2|lpm_compare:LPM_COMPARE_component|cmpr_sgj:auto_generated|ageb~0                        ; 2       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[14]         ; 2       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[15]         ; 2       ;
; ubicacion:inst22|SumaoResta:inst|Mux3~0                                                                                            ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|shift_reg[10]               ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|next_addr[0]                ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|next_addr[1]                ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|next_addr[2]                ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~2              ; 2       ;
; ubicacion:inst22|orientacion:inst1|Selector0~2                                                                                     ; 2       ;
; ubicacion:inst22|orientacion:inst1|Selector0~0                                                                                     ; 2       ;
; decisionfinal:inst11|decision:inst|process_0~7                                                                                     ; 2       ;
; decisionfinal:inst11|decision:inst|LessThan3~3                                                                                     ; 2       ;
; decisionfinal:inst11|decision:inst|LessThan3~1                                                                                     ; 2       ;
; decisionfinal:inst11|decision:inst|LessThan3~0                                                                                     ; 2       ;
; decisionfinal:inst11|decision:inst|LessThan1~2                                                                                     ; 2       ;
; controlgeneralversion3_4:inst2|Mux10~15                                                                                            ; 2       ;
; controlgeneralversion3_4:inst2|Mux11~15                                                                                            ; 2       ;
; controlgeneralversion3_4:inst2|Mux9~15                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|Mux8~15                                                                                             ; 2       ;
; decisionfinal:inst11|decision:inst|LessThan4~2                                                                                     ; 2       ;
; controlgeneralversion3_4:inst2|Mux11~9                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|Mux11~7                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[6][4]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[7][4]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux11~6                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[1][4]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[0][4]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux11~5                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[3][4]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[2][4]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux11~4                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[4][4]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[5][4]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux11~3                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[14][4]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|Mux11~2                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[9][4]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[8][4]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux11~1                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[11][4]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[10][4]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|Mux11~0                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[12][4]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[13][4]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|Mux10~9                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|Mux10~7                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[6][5]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[7][5]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux10~6                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[0][5]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[1][5]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux10~5                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[3][5]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[2][5]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux10~4                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[5][5]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[4][5]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux10~3                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[14][5]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|Mux10~2                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[9][5]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[8][5]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux10~1                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[10][5]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[11][5]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|Mux10~0                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[12][5]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[13][5]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|Mux9~13                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|Mux9~12                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|Mux9~11                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|Mux9~10                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|Mux9~9                                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[14][6]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|Mux9~8                                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|Mux9~7                                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|Mux9~6                                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[13][6]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[12][6]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[11][6]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[8][6]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[9][6]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[10][6]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[7][6]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[4][6]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[5][6]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[6][6]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux9~1                                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[3][6]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[0][6]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[1][6]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[2][6]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux8~13                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|Mux8~12                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|Mux8~11                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|Mux8~10                                                                                             ; 2       ;
; controlgeneralversion3_4:inst2|Mux8~9                                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[14][7]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|Mux8~8                                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|Mux8~7                                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|Mux8~6                                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[13][7]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[12][7]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[11][7]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[8][7]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[9][7]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[10][7]                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[7][7]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[4][7]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[5][7]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[6][7]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|Mux8~1                                                                                              ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[3][7]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[0][7]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[1][7]                                                                               ; 2       ;
; controlgeneralversion3_4:inst2|distancias_dato[2][7]                                                                               ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[3]~7         ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Selector1~0                 ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter[2]             ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|cs_n~2                      ; 2       ;
; inst6                                                                                                                              ; 2       ;
; derecho:inst18|avanzar:inst2|state.ocioso                                                                                          ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[7]                  ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[6]                  ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[5]                  ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]                  ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[2]                  ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[1]                  ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[0]                  ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[3]                  ; 2       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|currState.resetState~feeder ; 1       ;
; derecho:inst18|avanzar:inst2|state.ocioso~feeder                                                                                   ; 1       ;
; derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0]~clkctrl_e_clk1M                      ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|next_addr[0]~0              ; 1       ;
; ubicacion:inst22|SumaoResta:inst|a[0]~1                                                                                            ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|go~0                                                          ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~16           ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~15           ; 1       ;
; ubicacion:inst22|SumaoResta:inst|Mux0~7                                                                                            ; 1       ;
; ubicacion:inst22|SumaoResta:inst|Mux0~6                                                                                            ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~7              ; 1       ;
; decisionfinal:inst11|decision:inst|process_0~9                                                                                     ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~13           ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~12           ; 1       ;
; Antirreboteesquema:inst21|Antirrebote:inst|Selector3~1                                                                             ; 1       ;
; Antirreboteesquema:inst21|Antirrebote:inst|Selector3~0                                                                             ; 1       ;
; Antirreboteesquema:inst21|Antirrebote:inst|Selector2~0                                                                             ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~11           ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[0]          ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[1]          ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[2]          ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[3]          ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~10           ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[1]           ; 1       ;
; Antirreboteesquema:inst21|Antirrebote:inst|Z                                                                                       ; 1       ;
; Antirreboteesquema:inst21|Antirrebote:inst|Z~0                                                                                     ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~9            ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[2]           ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Add2~1                      ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Add2~0                      ; 1       ;
; ubicacion:inst22|orientacion:inst1|Selector0~5                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~59                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~58                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~57                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~56                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~55                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~54                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~53                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~52                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~51                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~50                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~49                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~48                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~47                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~46                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~45                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|Mux3~0                                                                                              ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~44                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~43                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~42                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~41                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~40                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~39                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~38                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~37                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~36                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~35                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~34                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~33                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~32                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~31                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~30                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|Mux2~0                                                                                              ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~29                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~28                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~27                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~26                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~25                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~24                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~23                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~22                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~21                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~20                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~19                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~18                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~17                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~16                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~15                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|Mux1~0                                                                                              ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~14                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~13                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~12                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~11                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~10                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~9                                                                                   ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~8                                                                                   ; 1       ;
; ubicacion:inst22|SumaoResta:inst|Mux1~1                                                                                            ; 1       ;
; ubicacion:inst22|SumaoResta:inst|Mux1~0                                                                                            ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~7                                                                                   ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~6                                                                                   ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~5                                                                                   ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~4                                                                                   ; 1       ;
; ubicacion:inst22|SumaoResta:inst|Mux0~5                                                                                            ; 1       ;
; ubicacion:inst22|SumaoResta:inst|Mux0~4                                                                                            ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~3                                                                                   ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~2                                                                                   ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~1                                                                                   ; 1       ;
; ubicacion:inst22|SumaoResta:inst|Mux2~0                                                                                            ; 1       ;
; controlgeneralversion3_4:inst2|distancias_dato~0                                                                                   ; 1       ;
; controlgeneralversion3_4:inst2|Mux0~0                                                                                              ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Selector2~1                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Selector2~0                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~8            ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[3]           ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address~3                   ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address~2                   ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|address~0                   ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Selector0~0                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~6              ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~5              ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk_counter~4              ; 1       ;
; ubicacion:inst22|orientacion:inst1|Selector0~4                                                                                     ; 1       ;
; ubicacion:inst22|orientacion:inst1|Selector0~3                                                                                     ; 1       ;
; ubicacion:inst22|orientacion:inst1|Selector0~1                                                                                     ; 1       ;
; decisionfinal:inst11|decision:inst|aux~6                                                                                           ; 1       ;
; decisionfinal:inst11|decision:inst|aux~5                                                                                           ; 1       ;
; decisionfinal:inst11|decision:inst|aux~4                                                                                           ; 1       ;
; decisionfinal:inst11|decision:inst|process_0~8                                                                                     ; 1       ;
; decisionfinal:inst11|decision:inst|LessThan3~4                                                                                     ; 1       ;
; decisionfinal:inst11|decision:inst|aux~3                                                                                           ; 1       ;
; decisionfinal:inst11|decision:inst|process_0~6                                                                                     ; 1       ;
; decisionfinal:inst11|decision:inst|process_0~5                                                                                     ; 1       ;
; decisionfinal:inst11|decision:inst|process_0~4                                                                                     ; 1       ;
; decisionfinal:inst11|decision:inst|LessThan3~2                                                                                     ; 1       ;
; decisionfinal:inst11|decision:inst|LessThan1~1                                                                                     ; 1       ;
; decisionfinal:inst11|decision:inst|LessThan1~0                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_arriba[1]~6                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|Mux10~14                                                                                            ; 1       ;
; controlgeneralversion3_4:inst2|vecino_arriba[0]~4                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|Mux11~14                                                                                            ; 1       ;
; controlgeneralversion3_4:inst2|vecino_arriba[2]~2                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|Mux9~14                                                                                             ; 1       ;
; controlgeneralversion3_4:inst2|vecino_arriba[3]~0                                                                                  ; 1       ;
; controlgeneralversion3_4:inst2|Mux8~14                                                                                             ; 1       ;
; decisionfinal:inst11|decision:inst|LessThan4~1                                                                                     ; 1       ;
; decisionfinal:inst11|decision:inst|LessThan4~0                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[0]~19                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[0]~18                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[0]~17                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[0]~16                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[1]~14                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[1]~13                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[1]~12                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[1]~11                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[2]~9                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[2]~8                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[2]~7                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[2]~6                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[3]~3                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[3]~2                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[3]~1                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_der[3]~0                                                                                     ; 1       ;
; decisionfinal:inst11|decision:inst|aux~2                                                                                           ; 1       ;
; decisionfinal:inst11|decision:inst|aux~1                                                                                           ; 1       ;
; decisionfinal:inst11|decision:inst|aux~0                                                                                           ; 1       ;
; controlgeneralversion3_4:inst2|Mux11~12                                                                                            ; 1       ;
; controlgeneralversion3_4:inst2|vecino_abajo[0]~6                                                                                   ; 1       ;
; controlgeneralversion3_4:inst2|Mux11~10                                                                                            ; 1       ;
; controlgeneralversion3_4:inst2|Mux11~8                                                                                             ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[0]~18                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[0]~17                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[0]~16                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[0]~15                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|Mux10~12                                                                                            ; 1       ;
; controlgeneralversion3_4:inst2|vecino_abajo[1]~4                                                                                   ; 1       ;
; controlgeneralversion3_4:inst2|Mux10~10                                                                                            ; 1       ;
; controlgeneralversion3_4:inst2|Mux10~8                                                                                             ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[1]~13                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[1]~12                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[1]~11                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[1]~10                                                                                    ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[2]~8                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[2]~7                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[2]~6                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[2]~5                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|Mux9~4                                                                                              ; 1       ;
; controlgeneralversion3_4:inst2|vecino_abajo[2]~2                                                                                   ; 1       ;
; controlgeneralversion3_4:inst2|Mux9~2                                                                                              ; 1       ;
; controlgeneralversion3_4:inst2|Mux9~0                                                                                              ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[3]~3                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[3]~2                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[3]~1                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|vecino_izq[3]~0                                                                                     ; 1       ;
; controlgeneralversion3_4:inst2|Mux8~4                                                                                              ; 1       ;
; controlgeneralversion3_4:inst2|vecino_abajo[3]~0                                                                                   ; 1       ;
; controlgeneralversion3_4:inst2|Mux8~2                                                                                              ; 1       ;
; controlgeneralversion3_4:inst2|Mux8~0                                                                                              ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1~11                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[8]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1~10                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[7]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1~9                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[6]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1~8                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[5]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1~7                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[4]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1~6                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[3]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1~5                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[2]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1~4                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[1]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1~3                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[0]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1~2                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[11]                ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1~1                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[10]                ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1~0                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading1[9]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0~12                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[8]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0~11                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[7]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0~10                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[6]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0~9                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[5]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0~8                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[4]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0~7                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[3]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0~6                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[2]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0~5                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[1]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0~4                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[0]                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0~3                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[11]                ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0~2                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[10]                ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0~0                                                         ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|reading0[9]                 ; 1       ;
; derecho:inst18|avanzar:inst2|Selector0~1                                                                                           ; 1       ;
; derecho:inst18|avanzar:inst2|Selector0~0                                                                                           ; 1       ;
; decisionfinal:inst11|decision:inst|Mux0~0                                                                                          ; 1       ;
; decisionfinal:inst11|decision:inst|Mux1~0                                                                                          ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg~6            ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[4]           ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Selector1~2                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|Selector1~1                 ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|nextState.pauseState~0      ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|sclk~0                      ; 1       ;
; decisionfinal:inst11|decision:inst|Mux3~0                                                                                          ; 1       ;
; derecho:inst18|avanzar:inst2|state.CD~0                                                                                            ; 1       ;
; derecho:inst18|avanzar:inst2|Selector2~0                                                                                           ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[8]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[7]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|comparador_adc:inst4|lpm_compare:LPM_COMPARE_component|cmpr_tgj:auto_generated|aleb~2            ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[6]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[5]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[4]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|comparador_adc:inst4|lpm_compare:LPM_COMPARE_component|cmpr_tgj:auto_generated|aleb~1            ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[3]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[2]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[1]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[0]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|comparador_adc:inst4|lpm_compare:LPM_COMPARE_component|cmpr_tgj:auto_generated|aleb~0            ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[11]                                                       ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[10]                                                       ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[9]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[8]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[7]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|comparador_adc:inst1|lpm_compare:LPM_COMPARE_component|cmpr_tgj:auto_generated|aleb~2            ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[6]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[5]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[4]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|comparador_adc:inst1|lpm_compare:LPM_COMPARE_component|cmpr_tgj:auto_generated|aleb~1            ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[3]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[2]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[1]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[0]                                                        ; 1       ;
; derecho:inst18|esqumaticoADC:inst|comparador_adc:inst1|lpm_compare:LPM_COMPARE_component|cmpr_tgj:auto_generated|aleb~0            ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[11]                                                       ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[10]                                                       ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[9]                                                        ; 1       ;
; prueba1:inst|doblar2:inst|state.parado~0                                                                                           ; 1       ;
; prueba1:inst|doblar2:inst|state.izq~0                                                                                              ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|addr_shift_reg[5]           ; 1       ;
; inst8                                                                                                                              ; 1       ;
; inst12                                                                                                                             ; 1       ;
; prueba1:inst|doblar2:inst|M1I~0                                                                                                    ; 1       ;
; Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|wire_pll1_fbout                        ; 1       ;
; Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_fbout                              ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita15         ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita14~COUT    ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita14         ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita13~COUT    ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita13         ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita12~COUT    ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita12         ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita11~COUT    ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita11         ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita10~COUT    ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita10         ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita9~COUT     ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita9          ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita8~COUT     ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita8          ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita7~COUT     ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita7          ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita6~COUT     ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita6          ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita5~COUT     ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita5          ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita4~COUT     ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita4          ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita3~COUT     ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita3          ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita2~COUT     ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita2          ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita1~COUT     ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita1          ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita0~COUT     ; 1       ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_comb_bita0          ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[7]~24               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[6]~23               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[6]~22               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[5]~21               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[5]~20               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]~19               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[4]~18               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[3]~17               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[3]~16               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[2]~15               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[2]~14               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[1]~13               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[1]~12               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[0]~11               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|altera_up_avalon_adv_adc:ADC_CTRL|counter[0]~10               ; 1       ;
; derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_fbout                    ; 1       ;
; derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_fbout                                       ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 498 / 71,559 ( < 1 % ) ;
; C16 interconnects           ; 14 / 2,597 ( < 1 % )   ;
; C4 interconnects            ; 215 / 46,848 ( < 1 % ) ;
; Direct links                ; 104 / 71,559 ( < 1 % ) ;
; Global clocks               ; 6 / 20 ( 30 % )        ;
; Local interconnects         ; 277 / 24,624 ( 1 % )   ;
; R24 interconnects           ; 8 / 2,496 ( < 1 % )    ;
; R4 interconnects            ; 270 / 62,424 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.70) ; Number of LABs  (Total = 33) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 1                            ;
; 15                                          ; 3                            ;
; 16                                          ; 18                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.45) ; Number of LABs  (Total = 33) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 19                           ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 3                            ;
; 2 Clocks                           ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.09) ; Number of LABs  (Total = 33) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 5                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 4                            ;
; 20                                           ; 1                            ;
; 21                                           ; 3                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 4                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.97) ; Number of LABs  (Total = 33) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 4                            ;
; 3                                               ; 4                            ;
; 4                                               ; 2                            ;
; 5                                               ; 1                            ;
; 6                                               ; 1                            ;
; 7                                               ; 3                            ;
; 8                                               ; 0                            ;
; 9                                               ; 5                            ;
; 10                                              ; 1                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 3                            ;
; 15                                              ; 2                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.06) ; Number of LABs  (Total = 33) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 1                            ;
; 4                                            ; 3                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 3                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 2                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 16           ; 0            ; 16           ; 0            ; 0            ; 20        ; 16           ; 0            ; 20        ; 20        ; 0            ; 15           ; 0            ; 0            ; 5            ; 0            ; 15           ; 5            ; 0            ; 0            ; 0            ; 15           ; 0            ; 0            ; 0            ; 0            ; 0            ; 20        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 20           ; 4            ; 20           ; 20           ; 0         ; 4            ; 20           ; 0         ; 0         ; 20           ; 5            ; 20           ; 20           ; 15           ; 20           ; 5            ; 15           ; 20           ; 20           ; 20           ; 5            ; 20           ; 20           ; 20           ; 20           ; 20           ; 0         ; 20           ; 20           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Mi1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; s                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Mi0                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vi                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Md1                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Md0                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Vd                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; eg                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ea                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_SCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DIN            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk1M              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk40K             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name3          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pin_name4          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk50M             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_DOUT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sensor             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                       ;
+----------------------------------------------------------------------+----------------------------------------------------------+-------------------+
; Source Clock(s)                                                      ; Destination Clock(s)                                     ; Delay Added in ns ;
+----------------------------------------------------------------------+----------------------------------------------------------+-------------------+
; inst18|inst|inst2|altpll_component|auto_generated|pll1|clk[0]        ; clk50M                                                   ; 14.2              ;
; clk50M                                                               ; sensor                                                   ; 4.4               ;
; clk50M,inst18|inst|inst2|altpll_component|auto_generated|pll1|clk[0] ; clk50M                                                   ; 1.9               ;
; I/O                                                                  ; inst21|inst6|altpll_component|auto_generated|pll1|clk[0] ; 1.1               ;
+----------------------------------------------------------------------+----------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-------------------+
; Source Register                                                                                                            ; Destination Register                                ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-------------------+
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[7]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.746             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[8]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.711             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[9]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.400             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[10]                                               ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.392             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[11]                                               ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.366             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[7]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.150             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[0]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.128             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[1]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.128             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[2]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.128             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[3]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.128             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[4]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.128             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[5]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.128             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH1[6]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.128             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[8]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 2.115             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[9]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 1.991             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[10]                                               ; derecho:inst18|avanzar:inst2|state.avanzar          ; 1.991             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[11]                                               ; derecho:inst18|avanzar:inst2|state.avanzar          ; 1.991             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[0]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 1.991             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[1]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 1.991             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[2]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 1.991             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[3]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 1.991             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[4]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 1.991             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[5]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 1.991             ;
; derecho:inst18|esqumaticoADC:inst|adc:inst|adc_adc_mega_0:adc_mega_0|CH0[6]                                                ; derecho:inst18|avanzar:inst2|state.avanzar          ; 1.991             ;
; derecho:inst18|avanzar:inst2|state.CD                                                                                      ; derecho:inst18|avanzar:inst2|state.avanzar          ; 1.919             ;
; derecho:inst18|avanzar:inst2|state.CI                                                                                      ; derecho:inst18|avanzar:inst2|state.avanzar          ; 1.919             ;
; ubicacion:inst22|orientacion:inst1|state.N                                                                                 ; ubicacion:inst22|SumaoResta:inst|a[3]               ; 0.926             ;
; ubicacion:inst22|orientacion:inst1|state.E                                                                                 ; ubicacion:inst22|SumaoResta:inst|a[3]               ; 0.896             ;
; ubicacion:inst22|orientacion:inst1|state.O                                                                                 ; ubicacion:inst22|SumaoResta:inst|a[2]               ; 0.636             ;
; sensor                                                                                                                     ; Antirreboteesquema:inst21|Antirrebote:inst|estado.B ; 0.571             ;
; ubicacion:inst22|SumaoResta:inst|a[1]                                                                                      ; ubicacion:inst22|SumaoResta:inst|a[2]               ; 0.238             ;
; ubicacion:inst22|SumaoResta:inst|a[0]                                                                                      ; ubicacion:inst22|SumaoResta:inst|a[2]               ; 0.238             ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[15] ; Antirreboteesquema:inst21|Antirrebote:inst|estado.A ; 0.141             ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[14] ; Antirreboteesquema:inst21|Antirrebote:inst|estado.A ; 0.141             ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[13] ; Antirreboteesquema:inst21|Antirrebote:inst|estado.A ; 0.141             ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[12] ; Antirreboteesquema:inst21|Antirrebote:inst|estado.A ; 0.141             ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[11] ; Antirreboteesquema:inst21|Antirrebote:inst|estado.A ; 0.141             ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[10] ; Antirreboteesquema:inst21|Antirrebote:inst|estado.A ; 0.141             ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[9]  ; Antirreboteesquema:inst21|Antirrebote:inst|estado.A ; 0.141             ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[7]  ; Antirreboteesquema:inst21|Antirrebote:inst|estado.A ; 0.141             ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[6]  ; Antirreboteesquema:inst21|Antirrebote:inst|estado.A ; 0.141             ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[5]  ; Antirreboteesquema:inst21|Antirrebote:inst|estado.A ; 0.141             ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[8]  ; Antirreboteesquema:inst21|Antirrebote:inst|estado.A ; 0.141             ;
; Antirreboteesquema:inst21|lpm_counter0:inst1|lpm_counter:LPM_COUNTER_component|cntr_mti:auto_generated|counter_reg_bit[4]  ; Antirreboteesquema:inst21|Antirrebote:inst|estado.A ; 0.141             ;
+----------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-------------------+
Note: This table only shows the top 44 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE22F17C6 for design "fin"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1250, and phase shift of 0 degrees (0 ps) for derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1] port
Info (15535): Implemented PLL "derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1000, and phase shift of 0 degrees (0 ps) for Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (15535): Implemented PLL "Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 3, clock division of 100000, and phase shift of 0 degrees (0 ps) for Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 20 total pins
    Info (169086): Pin Vi not assigned to an exact location on the device
    Info (169086): Pin Vd not assigned to an exact location on the device
    Info (169086): Pin clk1M not assigned to an exact location on the device
    Info (169086): Pin clk40K not assigned to an exact location on the device
Warning (176127): The parameters of the PLL derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1 and the PLL derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info (176120): The values of the parameter "M" do not match for the PLL atoms derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 and PLL derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 is 13
        Info (176121): The value of the parameter "M" for the PLL atom derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1 is 10
    Info (176120): The values of the parameter "N" do not match for the PLL atoms derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 and PLL derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "N" for the PLL atom derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 is 2
        Info (176121): The value of the parameter "N" for the PLL atom derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1 is 1
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 and PLL derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 is 9997
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1 is 15380
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 and PLL derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 is 21664
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1 is 33330
Warning (176125): The input ports of the PLL Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1 and the PLL derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning (176124): PLL Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 have different input signals for input port ARESET
Warning (176125): The input ports of the PLL Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1 and the PLL derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning (176124): PLL Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1 and PLL derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1 have different input signals for input port ARESET
Warning (176125): The input ports of the PLL Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1 and the PLL derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning (176124): PLL Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1 have different input signals for input port ARESET
Warning (176125): The input ports of the PLL Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1 and the PLL derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning (176124): PLL Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1 and PLL derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1 have different input signals for input port ARESET
Warning (176127): The parameters of the PLL Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1 and the PLL Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1 do not have the same values - hence these PLLs cannot be merged
    Info (176120): The values of the parameter "M" do not match for the PLL atoms Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "M" for the PLL atom Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 12
        Info (176121): The value of the parameter "M" for the PLL atom Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1 is 6
    Info (176120): The values of the parameter "Min Lock Period" do not match for the PLL atoms Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 18456
        Info (176121): The value of the parameter "Min Lock Period" for the PLL atom Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1 is 9228
    Info (176120): The values of the parameter "Max Lock Period" do not match for the PLL atoms Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1 is 39996
        Info (176121): The value of the parameter "Max Lock Period" for the PLL atom Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1 is 19998
Critical Warning (176598): PLL "derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_R8"
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fin.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C1 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G14
Info (176353): Automatically promoted node clk50M~input (placed in PIN R8 (CLK15, DIFFCLK_6p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node derecho:inst18|esqumaticoADC:inst|pll1:inst2|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL4E0
Info (176353): Automatically promoted node derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_4)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node Antirreboteesquema:inst21|Antirrebote:inst|Z 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Antirreboteesquema:inst21|Antirrebote:inst|Selector2~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 3 (unused VREF, 2.5V VCCIO, 0 input, 3 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  9 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 1 total pin(s) used --  15 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  24 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 6 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  17 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 2 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 4 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  22 pins available
Warning (15058): PLL "derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Warning (15064): PLL "derecho:inst18|pll1:inst1|altpll:altpll_component|pll1_altpll:auto_generated|pll1" output port clk[1] feeds output pin "clk40K~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15055): PLL "Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info (15024): Input port INCLK[0] of node "Antirreboteesquema:inst21|pll:inst3|altpll:altpll_component|pll_altpll:auto_generated|pll1" is driven by clk50M~inputclkctrl which is OUTCLK output port of Clock control block type node clk50M~inputclkctrl
Warning (15055): PLL "Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated and may have reduced jitter performance because it is fed by a non-dedicated input
    Info (15024): Input port INCLK[0] of node "Antirreboteesquema:inst21|pll10k:inst6|altpll:altpll_component|pll10k_altpll:auto_generated|pll1" is driven by clk50M~inputclkctrl which is OUTCLK output port of Clock control block type node clk50M~inputclkctrl
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.91 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (144001): Generated suppressed messages file F:/Users/Administrador/Documents/GitHub/fin/output_files/fin.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 20 warnings
    Info: Peak virtual memory: 4936 megabytes
    Info: Processing ended: Thu Nov 28 19:07:07 2024
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/Users/Administrador/Documents/GitHub/fin/output_files/fin.fit.smsg.


