# 取指单元设计
    
香山的前端模块包含如图所示，整个前端模块包含了取指单元IFU、指令Buffer以及L1plus缓存的预取器。取指单元包含了预测单元BPU、指令缓存以及控制流水线。预测单元内部放置了多种预测器，包括BIM、BTB、TAGE、以及RAS。对外的接口包括了从MMIO空间取指令的Uncache接口，以及从指令Buffer出队发送给后端进入译码级的指令。同时还包括和一个比较大的、放在前端模块之外的指令缓存，我们称为L1plus缓存。前端模块还会接受来自后端的重定向信息、提交信息来分别进行刷新回复和预测器信息的更新。
![Figure1_Frontend.JPG](https://i.loli.net/2021/07/18/q36IeDmbOALXi7N.jpg)

## 四级流水线

* 香山的取指单元分为4个流水级，`IF1`对不同的来源进行优先级选择来产生`next pc`，这些来源包括后端的重定向（主要由分支预测错误、load指令replay、以及处理器例外产生）、前端的重定向（分支预测的前向覆盖机制产生）以及顺序取指令。同时会将产生的`next pc`发送给指令缓存和BPU分别进行取指令和预测。
* `IF2`级`BPU`的`Micro BTB`会产生本级的预测结果，若发生跳转则会发送前端重定向到跳转地址。
* `IF3`得到了指令缓存的结果，这一拍会对指令进行预译码，并对译码结果进行暂存等到下一拍使用。同时这一拍也会得到`BTB`和`BIM`的预测结果，这个结果会与`IF2` `Micro BTB`的预测进行比较，如果不一样则会发送前端重定向刷掉之前的预测。
* `IF4`得到了`TAGE`、`Loop Predictor`的方向预测信息，同时也可以根据指令预译码信息计算指令跳转目标地址。对于`jal`指令可以直接计算跳转地址，对于`call`指令和
* `ret`指令则会在返回地址栈(`Return Address Stack`)中进行压栈和弹出。由于这一级得到了非常准确的指令信息，同时采用比较复杂的方向预测器，因此这一级产生的预测是前端最为准确的预测。
![Figure2_IFU.jpg](https://i.loli.net/2021/07/18/O3hKfe4FoaPQzdB.jpg)

## 分支预测前向覆盖

我们在前端采用了名为分支预测前向覆盖的机制，这种机制的本质是让越靠后流水级出结果的预测器纠正前面的预测器的预测结果，让分支预测错误能够尽早地被修正减少重刷流水线的次数。这种机制的出发点在于，我们使用希望使用容量大、预测算法更复杂、得到指令信息越多的预测器来保证更高的预测准确率，但这样的一个缺点在于，这三者都会导致预测器出结果的延迟比较高，因此为了消除取指令空泡，我们会在它们产生结果之前，用一些小型的预测器进行预测。而最后当准确的预测器产生结果时，和小型预测器的结果进行比对，产生分支预测前向覆盖来消除可能的误预测。

## 模块包含关系
- `Frontend` 前端的顶层模块，包含取指单元`IFU`、`Ibuffer`、`L1plusPrefetcher`以及`InstrUncache`模块，负责把`Ibuffer`的指令及前端指令信息（例如预译码信息、取指例外信息）传递到后端`CtrlBlock`模块。同时接受来自后端的重定向刷新取指令流水线，以及接受提交时的分支预测更新信息更新预测器。该模块还负责把`ICache`的请求发送到`L1plusCache`以及`IntrUncahce`模块并接受对应的回应。`Frontend`模块也负责发送`L1plusCache`的Stream预取请求。
- `IFU` 取指单元模块，包含分支预测单元`BPU`、指令缓存模块`ICache`、指令`TLB`模块、RVC扩展单元`RVCExpander`。`BPU`负责产生每一级的预测结果，`ICache`负责根据PC取指令和对指令进行预译码以及指令切分。`TLB`模块负责进行指令的虚实地址转换，并检测例外传递给`ICache`。RVC扩展单元负责将16位RVC指令扩展为32为RVI指令。
- `BPU` 分支预测模块,包含各个分支预测器以及控制流水线。`MicroBTB`是一个容量比较小的寄存器搭建的预测器，方向预测采用了两位饱和计数器，同时采用拼位的方式存储目标地址以优化时序。BTB和BIM使用同步SRAM搭建，容量相较`MicroBTB`要大，其中`BTB`存储预测地址，`BIM`存储两位饱和计数器。`Tage_SC`基于全局历史查表并采用更复杂的算法进行方向预测。`LoopPredictor`专门是对多重循环进行分支预测优化的预测器。`BPUStage1`、`BPUStage2`和`BPUStage3`为控制流水线模块。
- `ICache` 指令缓存模块，包含指令tag存储`ICacheMetaArray`、指令数据存储`ICacheDataArray`、指令缺失队列`IcacheMissQueue`、预译码模块`PreDecode`。`ICache`首先用虚拟地址索引同时访问`ICacheMetaArray`和`ICacheDatraArray`，在第二拍取出4路数据，并将指令虚拟地址发送给`TLB`进行查询得到物理地址以及例外信息，并使用物理地址标签进行hit检查，在第三拍把缺失的请求发送给`IcacheMissQueue`访问`L1plusCache`取指令。同时把MMIO请求发送给`InstrUncache`模块取指令。`ICache`会对四路数据进行同时预译码，进行指令切分，同时得到分支指令类型以及目标地址以便及时更正预测。`IcacheMissQueue`共设有两项`IcacheMissEntry`，每一项是一个负责维护从发送请求给`L1plusCache`到最终响应给`ICache`的状态机
- `TLB` 指令虚实地址翻译模块,负责将指令虚拟地址转换为物理地址以便`ICache`检查命中，同时将例外信息（page fault以及access fault）发送给`ICache`。当发生缺失时向PTW发送请求等待重填。
- `RVCExpander` RVC指令扩展单元，在IF4得到预译码信息后负责将16位RVC指令扩展为32为RVI指令。
- `Ibuffer` 指令缓冲，处于前后端交界的位置，从前端进入的packet，并根据后端6接收个端口每个端口发送一条指令。
- `L1plusPrefetcher` `L1plusCache`的深度为4的Stream预取器,负责侦听`ICache`的缺失请求，并依此向`L1plusCache`发送Stream预取请求
- `InstrUncache` MMIO空间取指令模块，负责向MMIO CrossBar发送取指令请求。

# 指令缓存架构

香山的整个指令缓存架构包括了前端模块内部的一个和预测器紧耦合的、容量比较小的指令缓存以及一个放在前端模块外部的、容量较大的L1plus缓存，它和指令缓存之间维护Inclusive的关系，并负责向L2缓存发送Tilelink请求。除此之外，我们在L1plus缓存上配置了Stream预取器。同时我们会有一个专门的Instruction Uncache模块负责从MMIO空间取指令。
![Figure3_Cache.JPG](https://i.loli.net/2021/07/18/f8HEktlJADW6ZiU.jpg)

## 指令缓存设计

指令缓存放在取指单元内部，是一个4路组相联大小为16KB的阻塞式的缓存，缓存方式采用了虚拟地址索引物理地址标签，内部的控制逻辑由3级流水线组成，第一级向Meta Array和Data Array发送读请求，在第二拍接受读请求响应时进行命中检查，第三拍设置了两项Miss entry和一项MMIO entry，也就是缺失和MMIO空间访问的请求做状态机处理。指令缓存上我们采用了PLRU的替换策略以及奇偶校验。

![Figure4_`ICache`.JPG](https://i.loli.net/2021/07/19/2rFUJ5hfaAHvZnI.jpg)


## L1plus缓存设计

L1plus缓存和指令缓存的结构非常类似，区别在于它是一个8路组相联大小为128KB的缓存，索引和标签都采用物理地址。L1plus缓存作为一个Tilelink的结点和L1进行连接交互。我们在上面设置了流深度为4的Stream预取器来做指令的预取，预取器会侦听指令缓存发送到L1plus的缺失请求，同时支持两条指令流的并行预取。另外我们的预取器本身只存储元数据信息，预取上来的缓存块会直接存到L1plus缓存里

![Figure5_Prefetcher.JPG](https://i.loli.net/2021/07/19/h3m1uQiqLNa9jlo.jpg)

我们采用L1plus的一个设计考虑是，在“雁栖湖”架构中前端是一个分支预测单元、指令缓存以及取指单元控制逻辑紧耦合的设计，信号之间存在着比较多的相互纠缠导致比较差的时序，这给我们增大指令缓存带来困难。同时我们发现在容量小的指令缓存上的预取效果并不好。因此我们在这个和取指单元紧耦合的指令缓存之外再添加一个额外的指令缓存，在上面增大容量和提高关联度，来达到间接增大指令缓存的目的。

## `L1plusCache`模块包含关系
- `L1plusCache` 顶层模块，包含`L1plusCacheDataArray`、`L1plusCacheMetaArray`、`L1plusCachePipe`、`L1plusCacheMissQueue`等模块。
- `L1plusCachePipe`模块控制着主流水线，第一拍发送请求的索引到`L1plusCacheDataArray`和`L1plusCacheMetaArray`模块，取出8路数据和元数据（包括tag、valid等）。第二排进行命中检查。第三排将命中的数据返回给`ICache`，缺失的请求则发送给`L1plusCacheMissQueue`。`L1plusCacheMissQueue`模块包含8项`L1plusCacheMissEntry`，每一项也是一个状态机，负责向L2 Cache发送Tilelink Get请求取指令数据块。