#define STG_SYSCONSAIF__SYSCFG_0_ADDR                      (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x0U)
#define SCFG_HPROT_SD0_WIDTH                               0x4U
#define SCFG_HPROT_SD0_SHIFT                               0x0U
#define SCFG_HPROT_SD0_MASK                                0xFU
#define SCFG_HPROT_SD1_WIDTH                               0x4U
#define SCFG_HPROT_SD1_SHIFT                               0x4U
#define SCFG_HPROT_SD1_MASK                                0xF0U
#define U0_CDN_USB_ADP_EN_WIDTH                            0x1U
#define U0_CDN_USB_ADP_EN_SHIFT                            0x8U
#define U0_CDN_USB_ADP_EN_MASK                             0x100U
#define U0_CDN_USB_ADP_PROBE_ANA_WIDTH                     0x1U
#define U0_CDN_USB_ADP_PROBE_ANA_SHIFT                     0x9U
#define U0_CDN_USB_ADP_PROBE_ANA_MASK                      0x200U
#define U0_CDN_USB_ADP_PROBE_EN_WIDTH                      0x1U
#define U0_CDN_USB_ADP_PROBE_EN_SHIFT                      0xAU
#define U0_CDN_USB_ADP_PROBE_EN_MASK                       0x400U
#define U0_CDN_USB_ADP_SENSE_ANA_WIDTH                     0x1U
#define U0_CDN_USB_ADP_SENSE_ANA_SHIFT                     0xBU
#define U0_CDN_USB_ADP_SENSE_ANA_MASK                      0x800U
#define U0_CDN_USB_ADP_SENSE_EN_WIDTH                      0x1U
#define U0_CDN_USB_ADP_SENSE_EN_SHIFT                      0xCU
#define U0_CDN_USB_ADP_SENSE_EN_MASK                       0x1000U
#define U0_CDN_USB_ADP_SINK_CURRENT_EN_WIDTH               0x1U
#define U0_CDN_USB_ADP_SINK_CURRENT_EN_SHIFT               0xDU
#define U0_CDN_USB_ADP_SINK_CURRENT_EN_MASK                0x2000U
#define U0_CDN_USB_ADP_SOURCE_CURRENT_EN_WIDTH             0x1U
#define U0_CDN_USB_ADP_SOURCE_CURRENT_EN_SHIFT             0xEU
#define U0_CDN_USB_ADP_SOURCE_CURRENT_EN_MASK              0x4000U
#define U0_CDN_USB_BC_EN_WIDTH                             0x1U
#define U0_CDN_USB_BC_EN_SHIFT                             0xFU
#define U0_CDN_USB_BC_EN_MASK                              0x8000U
#define U0_CDN_USB_CHRG_VBUS_WIDTH                         0x1U
#define U0_CDN_USB_CHRG_VBUS_SHIFT                         0x10U
#define U0_CDN_USB_CHRG_VBUS_MASK                          0x10000U
#define U0_CDN_USB_DCD_COMP_STS_WIDTH                      0x1U
#define U0_CDN_USB_DCD_COMP_STS_SHIFT                      0x11U
#define U0_CDN_USB_DCD_COMP_STS_MASK                       0x20000U
#define U0_CDN_USB_DISCHRG_VBUS_WIDTH                      0x1U
#define U0_CDN_USB_DISCHRG_VBUS_SHIFT                      0x12U
#define U0_CDN_USB_DISCHRG_VBUS_MASK                       0x40000U
#define U0_CDN_USB_DM_VDAT_REF_COMP_EN_WIDTH               0x1U
#define U0_CDN_USB_DM_VDAT_REF_COMP_EN_SHIFT               0x13U
#define U0_CDN_USB_DM_VDAT_REF_COMP_EN_MASK                0x80000U
#define U0_CDN_USB_DM_VDAT_REF_COMP_STS_WIDTH              0x1U
#define U0_CDN_USB_DM_VDAT_REF_COMP_STS_SHIFT              0x14U
#define U0_CDN_USB_DM_VDAT_REF_COMP_STS_MASK               0x100000U
#define U0_CDN_USB_DM_VLGC_COMP_EN_WIDTH                   0x1U
#define U0_CDN_USB_DM_VLGC_COMP_EN_SHIFT                   0x15U
#define U0_CDN_USB_DM_VLGC_COMP_EN_MASK                    0x200000U
#define U0_CDN_USB_DM_VLGC_COMP_STS_WIDTH                  0x1U
#define U0_CDN_USB_DM_VLGC_COMP_STS_SHIFT                  0x16U
#define U0_CDN_USB_DM_VLGC_COMP_STS_MASK                   0x400000U
#define U0_CDN_USB_DP_VDAT_REF_COMP_EN_WIDTH               0x1U
#define U0_CDN_USB_DP_VDAT_REF_COMP_EN_SHIFT               0x17U
#define U0_CDN_USB_DP_VDAT_REF_COMP_EN_MASK                0x800000U
#define U0_CDN_USB_DP_VDAT_REF_COMP_STS_WIDTH              0x1U
#define U0_CDN_USB_DP_VDAT_REF_COMP_STS_SHIFT              0x18U
#define U0_CDN_USB_DP_VDAT_REF_COMP_STS_MASK               0x1000000U
#define U0_CDN_USB_HOST_SYSTEM_ERR_WIDTH                   0x1U
#define U0_CDN_USB_HOST_SYSTEM_ERR_SHIFT                   0x19U
#define U0_CDN_USB_HOST_SYSTEM_ERR_MASK                    0x2000000U
#define U0_CDN_USB_HSYSTEM_ERR_EXT_WIDTH                   0x1U
#define U0_CDN_USB_HSYSTEM_ERR_EXT_SHIFT                   0x1AU
#define U0_CDN_USB_HSYSTEM_ERR_EXT_MASK                    0x4000000U
#define U0_CDN_USB_IDM_SINK_EN_WIDTH                       0x1U
#define U0_CDN_USB_IDM_SINK_EN_SHIFT                       0x1BU
#define U0_CDN_USB_IDM_SINK_EN_MASK                        0x8000000U
#define U0_CDN_USB_IDP_SINK_EN_WIDTH                       0x1U
#define U0_CDN_USB_IDP_SINK_EN_SHIFT                       0x1CU
#define U0_CDN_USB_IDP_SINK_EN_MASK                        0x10000000U
#define U0_CDN_USB_IDP_SRC_EN_WIDTH                        0x1U
#define U0_CDN_USB_IDP_SRC_EN_SHIFT                        0x1DU
#define U0_CDN_USB_IDP_SRC_EN_MASK                         0x20000000U
#define STG_SYSCONSAIF__SYSCFG_4_ADDR                      (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x4U)
#define U0_CDN_USB_LOWEST_BELT_WIDTH                       0xCU
#define U0_CDN_USB_LOWEST_BELT_SHIFT                       0x0U
#define U0_CDN_USB_LOWEST_BELT_MASK                        0xFFFU
#define U0_CDN_USB_LTM_HOST_REQ_WIDTH                      0x1U
#define U0_CDN_USB_LTM_HOST_REQ_SHIFT                      0xCU
#define U0_CDN_USB_LTM_HOST_REQ_MASK                       0x1000U
#define U0_CDN_USB_LTM_HOST_REQ_HALT_WIDTH                 0x1U
#define U0_CDN_USB_LTM_HOST_REQ_HALT_SHIFT                 0xDU
#define U0_CDN_USB_LTM_HOST_REQ_HALT_MASK                  0x2000U
#define U0_CDN_USB_MDCTRL_CLK_SEL_WIDTH                    0x1U
#define U0_CDN_USB_MDCTRL_CLK_SEL_SHIFT                    0xEU
#define U0_CDN_USB_MDCTRL_CLK_SEL_MASK                     0x4000U
#define U0_CDN_USB_MDCTRL_CLK_STATUS_WIDTH                 0x1U
#define U0_CDN_USB_MDCTRL_CLK_STATUS_SHIFT                 0xFU
#define U0_CDN_USB_MDCTRL_CLK_STATUS_MASK                  0x8000U
#define U0_CDN_USB_MODE_STRAP_WIDTH                        0x3U
#define U0_CDN_USB_MODE_STRAP_SHIFT                        0x10U
#define U0_CDN_USB_MODE_STRAP_MASK                         0x70000U
#define U0_CDN_USB_OTG_SUSPENDM_WIDTH                      0x1U
#define U0_CDN_USB_OTG_SUSPENDM_SHIFT                      0x13U
#define U0_CDN_USB_OTG_SUSPENDM_MASK                       0x80000U
#define U0_CDN_USB_OTG_SUSPENDM_BYPS_WIDTH                 0x1U
#define U0_CDN_USB_OTG_SUSPENDM_BYPS_SHIFT                 0x14U
#define U0_CDN_USB_OTG_SUSPENDM_BYPS_MASK                  0x100000U
#define U0_CDN_USB_PHY_BVALID_WIDTH                        0x1U
#define U0_CDN_USB_PHY_BVALID_SHIFT                        0x15U
#define U0_CDN_USB_PHY_BVALID_MASK                         0x200000U
#define U0_CDN_USB_PLL_EN_WIDTH                            0x1U
#define U0_CDN_USB_PLL_EN_SHIFT                            0x16U
#define U0_CDN_USB_PLL_EN_MASK                             0x400000U
#define U0_CDN_USB_REFCLK_MODE_WIDTH                       0x1U
#define U0_CDN_USB_REFCLK_MODE_SHIFT                       0x17U
#define U0_CDN_USB_REFCLK_MODE_MASK                        0x800000U
#define U0_CDN_USB_RID_A_COMP_STS_WIDTH                    0x1U
#define U0_CDN_USB_RID_A_COMP_STS_SHIFT                    0x18U
#define U0_CDN_USB_RID_A_COMP_STS_MASK                     0x1000000U
#define U0_CDN_USB_RID_B_COMP_STS_WIDTH                    0x1U
#define U0_CDN_USB_RID_B_COMP_STS_SHIFT                    0x19U
#define U0_CDN_USB_RID_B_COMP_STS_MASK                     0x2000000U
#define U0_CDN_USB_RID_C_COMP_STS_WIDTH                    0x1U
#define U0_CDN_USB_RID_C_COMP_STS_SHIFT                    0x1AU
#define U0_CDN_USB_RID_C_COMP_STS_MASK                     0x4000000U
#define U0_CDN_USB_RID_FLOAT_COMP_EN_WIDTH                 0x1U
#define U0_CDN_USB_RID_FLOAT_COMP_EN_SHIFT                 0x1BU
#define U0_CDN_USB_RID_FLOAT_COMP_EN_MASK                  0x8000000U
#define U0_CDN_USB_RID_FLOAT_COMP_STS_WIDTH                0x1U
#define U0_CDN_USB_RID_FLOAT_COMP_STS_SHIFT                0x1CU
#define U0_CDN_USB_RID_FLOAT_COMP_STS_MASK                 0x10000000U
#define U0_CDN_USB_RID_GND_COMP_STS_WIDTH                  0x1U
#define U0_CDN_USB_RID_GND_COMP_STS_SHIFT                  0x1DU
#define U0_CDN_USB_RID_GND_COMP_STS_MASK                   0x20000000U
#define U0_CDN_USB_RID_NONFLOAT_COMP_EN_WIDTH              0x1U
#define U0_CDN_USB_RID_NONFLOAT_COMP_EN_SHIFT              0x1EU
#define U0_CDN_USB_RID_NONFLOAT_COMP_EN_MASK               0x40000000U
#define U0_CDN_USB_RX_DM_WIDTH                             0x1U
#define U0_CDN_USB_RX_DM_SHIFT                             0x1FU
#define U0_CDN_USB_RX_DM_MASK                              0x80000000U
#define STG_SYSCONSAIF__SYSCFG_8_ADDR                      (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x8U)
#define U0_CDN_USB_RX_DP_WIDTH                             0x1U
#define U0_CDN_USB_RX_DP_SHIFT                             0x0U
#define U0_CDN_USB_RX_DP_MASK                              0x1U
#define U0_CDN_USB_RX_RCV_WIDTH                            0x1U
#define U0_CDN_USB_RX_RCV_SHIFT                            0x1U
#define U0_CDN_USB_RX_RCV_MASK                             0x2U
#define U0_CDN_USB_SELF_TEST_WIDTH                         0x1U
#define U0_CDN_USB_SELF_TEST_SHIFT                         0x2U
#define U0_CDN_USB_SELF_TEST_MASK                          0x4U
#define U0_CDN_USB_SESSEND_WIDTH                           0x1U
#define U0_CDN_USB_SESSEND_SHIFT                           0x3U
#define U0_CDN_USB_SESSEND_MASK                            0x8U
#define U0_CDN_USB_SESSVALID_WIDTH                         0x1U
#define U0_CDN_USB_SESSVALID_SHIFT                         0x4U
#define U0_CDN_USB_SESSVALID_MASK                          0x10U
#define U0_CDN_USB_SOF_WIDTH                               0x1U
#define U0_CDN_USB_SOF_SHIFT                               0x5U
#define U0_CDN_USB_SOF_MASK                                0x20U
#define U0_CDN_USB_TEST_BIST_WIDTH                         0x1U
#define U0_CDN_USB_TEST_BIST_SHIFT                         0x6U
#define U0_CDN_USB_TEST_BIST_MASK                          0x40U
#define U0_CDN_USB_USBDEV_MAIN_POWER_OFF_ACK_WIDTH         0x1U
#define U0_CDN_USB_USBDEV_MAIN_POWER_OFF_ACK_SHIFT         0x7U
#define U0_CDN_USB_USBDEV_MAIN_POWER_OFF_ACK_MASK          0x80U
#define U0_CDN_USB_USBDEV_MAIN_POWER_OFF_READY_WIDTH       0x1U
#define U0_CDN_USB_USBDEV_MAIN_POWER_OFF_READY_SHIFT       0x8U
#define U0_CDN_USB_USBDEV_MAIN_POWER_OFF_READY_MASK        0x100U
#define U0_CDN_USB_USBDEV_MAIN_POWER_OFF_REQ_WIDTH         0x1U
#define U0_CDN_USB_USBDEV_MAIN_POWER_OFF_REQ_SHIFT         0x9U
#define U0_CDN_USB_USBDEV_MAIN_POWER_OFF_REQ_MASK          0x200U
#define U0_CDN_USB_USBDEV_MAIN_POWER_ON_READY_WIDTH        0x1U
#define U0_CDN_USB_USBDEV_MAIN_POWER_ON_READY_SHIFT        0xAU
#define U0_CDN_USB_USBDEV_MAIN_POWER_ON_READY_MASK         0x400U
#define U0_CDN_USB_USBDEV_MAIN_POWER_ON_REQ_WIDTH          0x1U
#define U0_CDN_USB_USBDEV_MAIN_POWER_ON_REQ_SHIFT          0xBU
#define U0_CDN_USB_USBDEV_MAIN_POWER_ON_REQ_MASK           0x800U
#define U0_CDN_USB_USBDEV_MAIN_POWER_ON_VALID_WIDTH        0x1U
#define U0_CDN_USB_USBDEV_MAIN_POWER_ON_VALID_SHIFT        0xCU
#define U0_CDN_USB_USBDEV_MAIN_POWER_ON_VALID_MASK         0x1000U
#define U0_CDN_USB_USBDEV_POWER_OFF_ACK_WIDTH              0x1U
#define U0_CDN_USB_USBDEV_POWER_OFF_ACK_SHIFT              0xDU
#define U0_CDN_USB_USBDEV_POWER_OFF_ACK_MASK               0x2000U
#define U0_CDN_USB_USBDEV_POWER_OFF_READY_WIDTH            0x1U
#define U0_CDN_USB_USBDEV_POWER_OFF_READY_SHIFT            0xEU
#define U0_CDN_USB_USBDEV_POWER_OFF_READY_MASK             0x4000U
#define U0_CDN_USB_USBDEV_POWER_OFF_REQ_WIDTH              0x1U
#define U0_CDN_USB_USBDEV_POWER_OFF_REQ_SHIFT              0xFU
#define U0_CDN_USB_USBDEV_POWER_OFF_REQ_MASK               0x8000U
#define U0_CDN_USB_USBDEV_POWER_ON_READY_WIDTH             0x1U
#define U0_CDN_USB_USBDEV_POWER_ON_READY_SHIFT             0x10U
#define U0_CDN_USB_USBDEV_POWER_ON_READY_MASK              0x10000U
#define U0_CDN_USB_USBDEV_POWER_ON_REQ_WIDTH               0x1U
#define U0_CDN_USB_USBDEV_POWER_ON_REQ_SHIFT               0x11U
#define U0_CDN_USB_USBDEV_POWER_ON_REQ_MASK                0x20000U
#define U0_CDN_USB_USBDEV_POWER_ON_VALID_WIDTH             0x1U
#define U0_CDN_USB_USBDEV_POWER_ON_VALID_SHIFT             0x12U
#define U0_CDN_USB_USBDEV_POWER_ON_VALID_MASK              0x40000U
#define U0_CDN_USB_UTMI_DMPULLDOWN_SIT_WIDTH               0x1U
#define U0_CDN_USB_UTMI_DMPULLDOWN_SIT_SHIFT               0x13U
#define U0_CDN_USB_UTMI_DMPULLDOWN_SIT_MASK                0x80000U
#define U0_CDN_USB_UTMI_DPPULLDOWN_SIT_WIDTH               0x1U
#define U0_CDN_USB_UTMI_DPPULLDOWN_SIT_SHIFT               0x14U
#define U0_CDN_USB_UTMI_DPPULLDOWN_SIT_MASK                0x100000U
#define U0_CDN_USB_UTMI_FSLSSERIALMODE_SIT_WIDTH           0x1U
#define U0_CDN_USB_UTMI_FSLSSERIALMODE_SIT_SHIFT           0x15U
#define U0_CDN_USB_UTMI_FSLSSERIALMODE_SIT_MASK            0x200000U
#define U0_CDN_USB_UTMI_HOSTDISCONNECT_SIT_WIDTH           0x1U
#define U0_CDN_USB_UTMI_HOSTDISCONNECT_SIT_SHIFT           0x16U
#define U0_CDN_USB_UTMI_HOSTDISCONNECT_SIT_MASK            0x400000U
#define U0_CDN_USB_UTMI_IDDIG_SIT_WIDTH                    0x1U
#define U0_CDN_USB_UTMI_IDDIG_SIT_SHIFT                    0x17U
#define U0_CDN_USB_UTMI_IDDIG_SIT_MASK                     0x800000U
#define U0_CDN_USB_UTMI_IDPULLUP_SIT_WIDTH                 0x1U
#define U0_CDN_USB_UTMI_IDPULLUP_SIT_SHIFT                 0x18U
#define U0_CDN_USB_UTMI_IDPULLUP_SIT_MASK                  0x1000000U
#define U0_CDN_USB_UTMI_LINESTATE_SIT_WIDTH                0x2U
#define U0_CDN_USB_UTMI_LINESTATE_SIT_SHIFT                0x19U
#define U0_CDN_USB_UTMI_LINESTATE_SIT_MASK                 0x6000000U
#define U0_CDN_USB_UTMI_OPMODE_SIT_WIDTH                   0x2U
#define U0_CDN_USB_UTMI_OPMODE_SIT_SHIFT                   0x1BU
#define U0_CDN_USB_UTMI_OPMODE_SIT_MASK                    0x18000000U
#define U0_CDN_USB_UTMI_RXACTIVE_SIT_WIDTH                 0x1U
#define U0_CDN_USB_UTMI_RXACTIVE_SIT_SHIFT                 0x1DU
#define U0_CDN_USB_UTMI_RXACTIVE_SIT_MASK                  0x20000000U
#define U0_CDN_USB_UTMI_RXERROR_SIT_WIDTH                  0x1U
#define U0_CDN_USB_UTMI_RXERROR_SIT_SHIFT                  0x1EU
#define U0_CDN_USB_UTMI_RXERROR_SIT_MASK                   0x40000000U
#define U0_CDN_USB_UTMI_RXVALID_SIT_WIDTH                  0x1U
#define U0_CDN_USB_UTMI_RXVALID_SIT_SHIFT                  0x1FU
#define U0_CDN_USB_UTMI_RXVALID_SIT_MASK                   0x80000000U
#define STG_SYSCONSAIF__SYSCFG_12_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xcU)
#define U0_CDN_USB_UTMI_RXVALIDH_SIT_WIDTH                 0x1U
#define U0_CDN_USB_UTMI_RXVALIDH_SIT_SHIFT                 0x0U
#define U0_CDN_USB_UTMI_RXVALIDH_SIT_MASK                  0x1U
#define U0_CDN_USB_UTMI_SESSVLD_WIDTH                      0x1U
#define U0_CDN_USB_UTMI_SESSVLD_SHIFT                      0x1U
#define U0_CDN_USB_UTMI_SESSVLD_MASK                       0x2U
#define U0_CDN_USB_UTMI_TERMSELECT_SIT_WIDTH               0x1U
#define U0_CDN_USB_UTMI_TERMSELECT_SIT_SHIFT               0x2U
#define U0_CDN_USB_UTMI_TERMSELECT_SIT_MASK                0x4U
#define U0_CDN_USB_UTMI_TX_DAT_SIT_WIDTH                   0x1U
#define U0_CDN_USB_UTMI_TX_DAT_SIT_SHIFT                   0x3U
#define U0_CDN_USB_UTMI_TX_DAT_SIT_MASK                    0x8U
#define U0_CDN_USB_UTMI_TX_ENABLE_N_SIT_WIDTH              0x1U
#define U0_CDN_USB_UTMI_TX_ENABLE_N_SIT_SHIFT              0x4U
#define U0_CDN_USB_UTMI_TX_ENABLE_N_SIT_MASK               0x10U
#define U0_CDN_USB_UTMI_TX_SE0_SIT_WIDTH                   0x1U
#define U0_CDN_USB_UTMI_TX_SE0_SIT_SHIFT                   0x5U
#define U0_CDN_USB_UTMI_TX_SE0_SIT_MASK                    0x20U
#define U0_CDN_USB_UTMI_TXBITSTUFFENABLE_SIT_WIDTH         0x1U
#define U0_CDN_USB_UTMI_TXBITSTUFFENABLE_SIT_SHIFT         0x6U
#define U0_CDN_USB_UTMI_TXBITSTUFFENABLE_SIT_MASK          0x40U
#define U0_CDN_USB_UTMI_TXREADY_SIT_WIDTH                  0x1U
#define U0_CDN_USB_UTMI_TXREADY_SIT_SHIFT                  0x7U
#define U0_CDN_USB_UTMI_TXREADY_SIT_MASK                   0x80U
#define U0_CDN_USB_UTMI_TXVALID_SIT_WIDTH                  0x1U
#define U0_CDN_USB_UTMI_TXVALID_SIT_SHIFT                  0x8U
#define U0_CDN_USB_UTMI_TXVALID_SIT_MASK                   0x100U
#define U0_CDN_USB_UTMI_TXVALIDH_SIT_WIDTH                 0x1U
#define U0_CDN_USB_UTMI_TXVALIDH_SIT_SHIFT                 0x9U
#define U0_CDN_USB_UTMI_TXVALIDH_SIT_MASK                  0x200U
#define U0_CDN_USB_UTMI_VBUSVALID_SIT_WIDTH                0x1U
#define U0_CDN_USB_UTMI_VBUSVALID_SIT_SHIFT                0xAU
#define U0_CDN_USB_UTMI_VBUSVALID_SIT_MASK                 0x400U
#define U0_CDN_USB_UTMI_XCVRSELECT_SIT_WIDTH               0x2U
#define U0_CDN_USB_UTMI_XCVRSELECT_SIT_SHIFT               0xBU
#define U0_CDN_USB_UTMI_XCVRSELECT_SIT_MASK                0x1800U
#define U0_CDN_USB_VDM_SRC_EN_WIDTH                        0x1U
#define U0_CDN_USB_VDM_SRC_EN_SHIFT                        0xDU
#define U0_CDN_USB_VDM_SRC_EN_MASK                         0x2000U
#define U0_CDN_USB_VDP_SRC_EN_WIDTH                        0x1U
#define U0_CDN_USB_VDP_SRC_EN_SHIFT                        0xEU
#define U0_CDN_USB_VDP_SRC_EN_MASK                         0x4000U
#define U0_CDN_USB_WAKEUP_WIDTH                            0x1U
#define U0_CDN_USB_WAKEUP_SHIFT                            0xFU
#define U0_CDN_USB_WAKEUP_MASK                             0x8000U
#define U0_CDN_USB_XHC_D0_ACK_WIDTH                        0x1U
#define U0_CDN_USB_XHC_D0_ACK_SHIFT                        0x10U
#define U0_CDN_USB_XHC_D0_ACK_MASK                         0x10000U
#define U0_CDN_USB_XHC_D0_REQ_WIDTH                        0x1U
#define U0_CDN_USB_XHC_D0_REQ_SHIFT                        0x11U
#define U0_CDN_USB_XHC_D0_REQ_MASK                         0x20000U
#define STG_SYSCONSAIF__SYSCFG_16_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x10U)
#define U0_CDN_USB_XHCI_DEBUG_BUS_WIDTH                    0x20U
#define U0_CDN_USB_XHCI_DEBUG_BUS_SHIFT                    0x0U
#define U0_CDN_USB_XHCI_DEBUG_BUS_MASK                     0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_20_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x14U)
#define U0_CDN_USB_XHCI_DEBUG_LINK_STATE_WIDTH             0x1FU
#define U0_CDN_USB_XHCI_DEBUG_LINK_STATE_SHIFT             0x0U
#define U0_CDN_USB_XHCI_DEBUG_LINK_STATE_MASK              0x7FFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_24_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x18U)
#define U0_CDN_USB_XHCI_DEBUG_SEL_WIDTH                    0x5U
#define U0_CDN_USB_XHCI_DEBUG_SEL_SHIFT                    0x0U
#define U0_CDN_USB_XHCI_DEBUG_SEL_MASK                     0x1FU
#define U0_CDN_USB_XHCI_MAIN_POWER_OFF_ACK_WIDTH           0x1U
#define U0_CDN_USB_XHCI_MAIN_POWER_OFF_ACK_SHIFT           0x5U
#define U0_CDN_USB_XHCI_MAIN_POWER_OFF_ACK_MASK            0x20U
#define U0_CDN_USB_XHCI_MAIN_POWER_OFF_REQ_WIDTH           0x1U
#define U0_CDN_USB_XHCI_MAIN_POWER_OFF_REQ_SHIFT           0x6U
#define U0_CDN_USB_XHCI_MAIN_POWER_OFF_REQ_MASK            0x40U
#define U0_CDN_USB_XHCI_MAIN_POWER_ON_READY_WIDTH          0x1U
#define U0_CDN_USB_XHCI_MAIN_POWER_ON_READY_SHIFT          0x7U
#define U0_CDN_USB_XHCI_MAIN_POWER_ON_READY_MASK           0x80U
#define U0_CDN_USB_XHCI_MAIN_POWER_ON_REQ_WIDTH            0x1U
#define U0_CDN_USB_XHCI_MAIN_POWER_ON_REQ_SHIFT            0x8U
#define U0_CDN_USB_XHCI_MAIN_POWER_ON_REQ_MASK             0x100U
#define U0_CDN_USB_XHCI_MAIN_POWER_ON_VALID_WIDTH          0x1U
#define U0_CDN_USB_XHCI_MAIN_POWER_ON_VALID_SHIFT          0x9U
#define U0_CDN_USB_XHCI_MAIN_POWER_ON_VALID_MASK           0x200U
#define U0_CDN_USB_XHCI_POWER_OFF_ACK_WIDTH                0x1U
#define U0_CDN_USB_XHCI_POWER_OFF_ACK_SHIFT                0xAU
#define U0_CDN_USB_XHCI_POWER_OFF_ACK_MASK                 0x400U
#define U0_CDN_USB_XHCI_POWER_OFF_READY_WIDTH              0x1U
#define U0_CDN_USB_XHCI_POWER_OFF_READY_SHIFT              0xBU
#define U0_CDN_USB_XHCI_POWER_OFF_READY_MASK               0x800U
#define U0_CDN_USB_XHCI_POWER_OFF_REQ_WIDTH                0x1U
#define U0_CDN_USB_XHCI_POWER_OFF_REQ_SHIFT                0xCU
#define U0_CDN_USB_XHCI_POWER_OFF_REQ_MASK                 0x1000U
#define U0_CDN_USB_XHCI_POWER_ON_READY_WIDTH               0x1U
#define U0_CDN_USB_XHCI_POWER_ON_READY_SHIFT               0xDU
#define U0_CDN_USB_XHCI_POWER_ON_READY_MASK                0x2000U
#define U0_CDN_USB_XHCI_POWER_ON_REQ_WIDTH                 0x1U
#define U0_CDN_USB_XHCI_POWER_ON_REQ_SHIFT                 0xEU
#define U0_CDN_USB_XHCI_POWER_ON_REQ_MASK                  0x4000U
#define U0_CDN_USB_XHCI_POWER_ON_VALID_WIDTH               0x1U
#define U0_CDN_USB_XHCI_POWER_ON_VALID_SHIFT               0xFU
#define U0_CDN_USB_XHCI_POWER_ON_VALID_MASK                0x8000U
#define U0_E2_SFT7110_CEASE_FROM_TILE_0_WIDTH              0x1U
#define U0_E2_SFT7110_CEASE_FROM_TILE_0_SHIFT              0x10U
#define U0_E2_SFT7110_CEASE_FROM_TILE_0_MASK               0x10000U
#define U0_E2_SFT7110_DEBUG_FROM_TILE_0_WIDTH              0x1U
#define U0_E2_SFT7110_DEBUG_FROM_TILE_0_SHIFT              0x11U
#define U0_E2_SFT7110_DEBUG_FROM_TILE_0_MASK               0x20000U
#define U0_E2_SFT7110_HALT_FROM_TILE_0_WIDTH               0x1U
#define U0_E2_SFT7110_HALT_FROM_TILE_0_SHIFT               0x12U
#define U0_E2_SFT7110_HALT_FROM_TILE_0_MASK                0x40000U
#define STG_SYSCONSAIF__SYSCFG_28_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1cU)
#define U0_E2_SFT7110_NMI_0_RNMI_EXCEPTION_VECTOR_WIDTH    0x20U
#define U0_E2_SFT7110_NMI_0_RNMI_EXCEPTION_VECTOR_SHIFT    0x0U
#define U0_E2_SFT7110_NMI_0_RNMI_EXCEPTION_VECTOR_MASK     0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_32_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x20U)
#define U0_E2_SFT7110_NMI_0_RNMI_INTERRUPT_VECTOR_WIDTH    0x20U
#define U0_E2_SFT7110_NMI_0_RNMI_INTERRUPT_VECTOR_SHIFT    0x0U
#define U0_E2_SFT7110_NMI_0_RNMI_INTERRUPT_VECTOR_MASK     0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_36_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x24U)
#define U0_E2_SFT7110_RESET_VECTOR_0_WIDTH                 0x20U
#define U0_E2_SFT7110_RESET_VECTOR_0_SHIFT                 0x0U
#define U0_E2_SFT7110_RESET_VECTOR_0_MASK                  0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_40_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x28U)
#define U0_E2_SFT7110_WFI_FROM_TILE_0_WIDTH                0x1U
#define U0_E2_SFT7110_WFI_FROM_TILE_0_SHIFT                0x0U
#define U0_E2_SFT7110_WFI_FROM_TILE_0_MASK                 0x1U
#define STG_SYSCONSAIF__SYSCFG_44_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2cU)
#define U0_HIFI4_ALTRESETVEC_WIDTH                         0x20U
#define U0_HIFI4_ALTRESETVEC_SHIFT                         0x0U
#define U0_HIFI4_ALTRESETVEC_MASK                          0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_48_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x30U)
#define U0_HIFI4_BREAKIN_WIDTH                             0x1U
#define U0_HIFI4_BREAKIN_SHIFT                             0x0U
#define U0_HIFI4_BREAKIN_MASK                              0x1U
#define U0_HIFI4_BREAKINACK_WIDTH                          0x1U
#define U0_HIFI4_BREAKINACK_SHIFT                          0x1U
#define U0_HIFI4_BREAKINACK_MASK                           0x2U
#define U0_HIFI4_BREAKOUT_WIDTH                            0x1U
#define U0_HIFI4_BREAKOUT_SHIFT                            0x2U
#define U0_HIFI4_BREAKOUT_MASK                             0x4U
#define U0_HIFI4_BREAKOUTACK_WIDTH                         0x1U
#define U0_HIFI4_BREAKOUTACK_SHIFT                         0x3U
#define U0_HIFI4_BREAKOUTACK_MASK                          0x8U
#define U0_HIFI4_DEBUGMODE_WIDTH                           0x1U
#define U0_HIFI4_DEBUGMODE_SHIFT                           0x4U
#define U0_HIFI4_DEBUGMODE_MASK                            0x10U
#define U0_HIFI4_DOUBLEEXCEPTIONERROR_WIDTH                0x1U
#define U0_HIFI4_DOUBLEEXCEPTIONERROR_SHIFT                0x5U
#define U0_HIFI4_DOUBLEEXCEPTIONERROR_MASK                 0x20U
#define U0_HIFI4_IRAM0LOADSTORE_WIDTH                      0x1U
#define U0_HIFI4_IRAM0LOADSTORE_SHIFT                      0x6U
#define U0_HIFI4_IRAM0LOADSTORE_MASK                       0x40U
#define U0_HIFI4_IRAM1LOADSTORE_WIDTH                      0x1U
#define U0_HIFI4_IRAM1LOADSTORE_SHIFT                      0x7U
#define U0_HIFI4_IRAM1LOADSTORE_MASK                       0x80U
#define U0_HIFI4_OCDHALTONRESET_WIDTH                      0x1U
#define U0_HIFI4_OCDHALTONRESET_SHIFT                      0x8U
#define U0_HIFI4_OCDHALTONRESET_MASK                       0x100U
#define U0_HIFI4_PFATALERROR_WIDTH                         0x1U
#define U0_HIFI4_PFATALERROR_SHIFT                         0x9U
#define U0_HIFI4_PFATALERROR_MASK                          0x200U
#define STG_SYSCONSAIF__SYSCFG_52_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x34U)
#define U0_HIFI4_PFAULTINFO_WIDTH                          0x20U
#define U0_HIFI4_PFAULTINFO_SHIFT                          0x0U
#define U0_HIFI4_PFAULTINFO_MASK                           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_56_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x38U)
#define U0_HIFI4_PFAULTINFOVALID_WIDTH                     0x1U
#define U0_HIFI4_PFAULTINFOVALID_SHIFT                     0x0U
#define U0_HIFI4_PFAULTINFOVALID_MASK                      0x1U
#define U0_HIFI4_PRID_WIDTH                                0x10U
#define U0_HIFI4_PRID_SHIFT                                0x1U
#define U0_HIFI4_PRID_MASK                                 0x1FFFEU
#define U0_HIFI4_PWAITMODE_WIDTH                           0x1U
#define U0_HIFI4_PWAITMODE_SHIFT                           0x11U
#define U0_HIFI4_PWAITMODE_MASK                            0x20000U
#define U0_HIFI4_RUNSTALL_WIDTH                            0x1U
#define U0_HIFI4_RUNSTALL_SHIFT                            0x12U
#define U0_HIFI4_RUNSTALL_MASK                             0x40000U
#define STG_SYSCONSAIF__SYSCFG_60_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x3cU)
#define U0_HIFI4_SCFG_DSP_MST_OFFSET_WIDTH                 0x20U
#define U0_HIFI4_SCFG_DSP_MST_OFFSET_SHIFT                 0x0U
#define U0_HIFI4_SCFG_DSP_MST_OFFSET_MASK                  0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_64_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x40U)
#define U0_HIFI4_SCFG_DSP_SLV_OFFSET_WIDTH                 0x20U
#define U0_HIFI4_SCFG_DSP_SLV_OFFSET_SHIFT                 0x0U
#define U0_HIFI4_SCFG_DSP_SLV_OFFSET_MASK                  0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_68_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x44U)
#define U0_HIFI4_SCFG_SRAM_CONFIG_WIDTH                    0xCU
#define U0_HIFI4_SCFG_SRAM_CONFIG_SHIFT                    0x0U
#define U0_HIFI4_SCFG_SRAM_CONFIG_MASK                     0xFFFU
#define U0_HIFI4_STATVECTORSEL_WIDTH                       0x1U
#define U0_HIFI4_STATVECTORSEL_SHIFT                       0xCU
#define U0_HIFI4_STATVECTORSEL_MASK                        0x1000U
#define U0_HIFI4_TRIGIN_IDMA_WIDTH                         0x1U
#define U0_HIFI4_TRIGIN_IDMA_SHIFT                         0xDU
#define U0_HIFI4_TRIGIN_IDMA_MASK                          0x2000U
#define U0_HIFI4_TRIGOUT_IDMA_WIDTH                        0x1U
#define U0_HIFI4_TRIGOUT_IDMA_SHIFT                        0xEU
#define U0_HIFI4_TRIGOUT_IDMA_MASK                         0x4000U
#define U0_HIFI4_XOCDMODE_WIDTH                            0x1U
#define U0_HIFI4_XOCDMODE_SHIFT                            0xFU
#define U0_HIFI4_XOCDMODE_MASK                             0x8000U
#define U0_PLDA_PCIE_ALIGN_DETECT_WIDTH                    0x1U
#define U0_PLDA_PCIE_ALIGN_DETECT_SHIFT                    0x10U
#define U0_PLDA_PCIE_ALIGN_DETECT_MASK                     0x10000U
#define STG_SYSCONSAIF__SYSCFG_72_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x48U)
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_31_0__WIDTH        0x20U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_31_0__SHIFT        0x0U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_31_0__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_76_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x4cU)
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_63_32__WIDTH       0x20U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_63_32__SHIFT       0x0U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_63_32__MASK        0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_80_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x50U)
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_95_64__WIDTH       0x20U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_95_64__SHIFT       0x0U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_95_64__MASK        0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_84_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x54U)
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_127_96__WIDTH      0x20U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_127_96__SHIFT      0x0U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_127_96__MASK       0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_88_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x58U)
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_159_128__WIDTH     0x20U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_159_128__SHIFT     0x0U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_159_128__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_92_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x5cU)
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_191_160__WIDTH     0x20U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_191_160__SHIFT     0x0U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_191_160__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_96_ADDR                     (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x60U)
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_223_192__WIDTH     0x20U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_223_192__SHIFT     0x0U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_223_192__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_100_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x64U)
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_255_224__WIDTH     0x20U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_255_224__SHIFT     0x0U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_255_224__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_104_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x68U)
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_257_256__WIDTH     0x2U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_257_256__SHIFT     0x0U
#define U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_257_256__MASK      0x3U
#define U0_PLDA_PCIE_AXI4_MST0_ARFUNC_WIDTH                0xFU
#define U0_PLDA_PCIE_AXI4_MST0_ARFUNC_SHIFT                0x2U
#define U0_PLDA_PCIE_AXI4_MST0_ARFUNC_MASK                 0x1FFFCU
#define U0_PLDA_PCIE_AXI4_MST0_ARREGION_WIDTH              0x4U
#define U0_PLDA_PCIE_AXI4_MST0_ARREGION_SHIFT              0x11U
#define U0_PLDA_PCIE_AXI4_MST0_ARREGION_MASK               0x1E0000U
#define STG_SYSCONSAIF__SYSCFG_108_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x6cU)
#define U0_PLDA_PCIE_AXI4_MST0_ARUSER_31_0__WIDTH          0x20U
#define U0_PLDA_PCIE_AXI4_MST0_ARUSER_31_0__SHIFT          0x0U
#define U0_PLDA_PCIE_AXI4_MST0_ARUSER_31_0__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_112_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x70U)
#define U0_PLDA_PCIE_AXI4_MST0_ARUSER_52_32__WIDTH         0x15U
#define U0_PLDA_PCIE_AXI4_MST0_ARUSER_52_32__SHIFT         0x0U
#define U0_PLDA_PCIE_AXI4_MST0_ARUSER_52_32__MASK          0x1FFFFFU
#define STG_SYSCONSAIF__SYSCFG_116_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x74U)
#define U0_PLDA_PCIE_AXI4_MST0_AWFUNC_WIDTH                0xFU
#define U0_PLDA_PCIE_AXI4_MST0_AWFUNC_SHIFT                0x0U
#define U0_PLDA_PCIE_AXI4_MST0_AWFUNC_MASK                 0x7FFFU
#define U0_PLDA_PCIE_AXI4_MST0_AWREGION_WIDTH              0x4U
#define U0_PLDA_PCIE_AXI4_MST0_AWREGION_SHIFT              0xFU
#define U0_PLDA_PCIE_AXI4_MST0_AWREGION_MASK               0x78000U
#define STG_SYSCONSAIF__SYSCFG_120_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x78U)
#define U0_PLDA_PCIE_AXI4_MST0_AWUSER_31_0__WIDTH          0x20U
#define U0_PLDA_PCIE_AXI4_MST0_AWUSER_31_0__SHIFT          0x0U
#define U0_PLDA_PCIE_AXI4_MST0_AWUSER_31_0__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_124_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x7cU)
#define U0_PLDA_PCIE_AXI4_MST0_AWUSER_42_32__WIDTH         0xBU
#define U0_PLDA_PCIE_AXI4_MST0_AWUSER_42_32__SHIFT         0x0U
#define U0_PLDA_PCIE_AXI4_MST0_AWUSER_42_32__MASK          0x7FFU
#define U0_PLDA_PCIE_AXI4_MST0_RDERR_WIDTH                 0x8U
#define U0_PLDA_PCIE_AXI4_MST0_RDERR_SHIFT                 0xBU
#define U0_PLDA_PCIE_AXI4_MST0_RDERR_MASK                  0x7F800U
#define STG_SYSCONSAIF__SYSCFG_128_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x80U)
#define U0_PLDA_PCIE_AXI4_MST0_RUSER_WIDTH                 0x20U
#define U0_PLDA_PCIE_AXI4_MST0_RUSER_SHIFT                 0x0U
#define U0_PLDA_PCIE_AXI4_MST0_RUSER_MASK                  0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_132_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x84U)
#define U0_PLDA_PCIE_AXI4_MST0_WDERR_WIDTH                 0x8U
#define U0_PLDA_PCIE_AXI4_MST0_WDERR_SHIFT                 0x0U
#define U0_PLDA_PCIE_AXI4_MST0_WDERR_MASK                  0xFFU
#define STG_SYSCONSAIF__SYSCFG_136_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x88U)
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__WIDTH        0x20U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__SHIFT        0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_140_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x8cU)
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__WIDTH       0x20U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__SHIFT       0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__MASK        0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_144_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x90U)
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__WIDTH       0x20U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__SHIFT       0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__MASK        0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_148_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x94U)
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__WIDTH      0x20U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__SHIFT      0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__MASK       0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_152_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x98U)
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__WIDTH     0x20U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__SHIFT     0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_156_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x9cU)
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__WIDTH     0x20U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__SHIFT     0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_160_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xa0U)
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__WIDTH     0x20U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__SHIFT     0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_164_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xa4U)
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__WIDTH     0x20U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__SHIFT     0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_168_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xa8U)
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__WIDTH     0x2U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__SHIFT     0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__MASK      0x3U
#define U0_PLDA_PCIE_AXI4_SLV0_ARFUNC_WIDTH                0xFU
#define U0_PLDA_PCIE_AXI4_SLV0_ARFUNC_SHIFT                0x2U
#define U0_PLDA_PCIE_AXI4_SLV0_ARFUNC_MASK                 0x1FFFCU
#define U0_PLDA_PCIE_AXI4_SLV0_ARREGION_WIDTH              0x4U
#define U0_PLDA_PCIE_AXI4_SLV0_ARREGION_SHIFT              0x11U
#define U0_PLDA_PCIE_AXI4_SLV0_ARREGION_MASK               0x1E0000U
#define STG_SYSCONSAIF__SYSCFG_172_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xacU)
#define U0_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__WIDTH          0x20U
#define U0_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__SHIFT          0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_176_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xb0U)
#define U0_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__WIDTH         0x9U
#define U0_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__SHIFT         0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__MASK          0x1FFU
#define U0_PLDA_PCIE_AXI4_SLV0_AWFUNC_WIDTH                0xFU
#define U0_PLDA_PCIE_AXI4_SLV0_AWFUNC_SHIFT                0x9U
#define U0_PLDA_PCIE_AXI4_SLV0_AWFUNC_MASK                 0xFFFE00U
#define U0_PLDA_PCIE_AXI4_SLV0_AWREGION_WIDTH              0x4U
#define U0_PLDA_PCIE_AXI4_SLV0_AWREGION_SHIFT              0x18U
#define U0_PLDA_PCIE_AXI4_SLV0_AWREGION_MASK               0xF000000U
#define STG_SYSCONSAIF__SYSCFG_180_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xb4U)
#define U0_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__WIDTH          0x20U
#define U0_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__SHIFT          0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_184_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xb8U)
#define U0_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__WIDTH         0x9U
#define U0_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__SHIFT         0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__MASK          0x1FFU
#define U0_PLDA_PCIE_AXI4_SLV0_RDERR_WIDTH                 0x8U
#define U0_PLDA_PCIE_AXI4_SLV0_RDERR_SHIFT                 0x9U
#define U0_PLDA_PCIE_AXI4_SLV0_RDERR_MASK                  0x1FE00U
#define STG_SYSCONSAIF__SYSCFG_188_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xbcU)
#define U0_PLDA_PCIE_AXI4_SLV0_RUSER_WIDTH                 0x20U
#define U0_PLDA_PCIE_AXI4_SLV0_RUSER_SHIFT                 0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_RUSER_MASK                  0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_192_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xc0U)
#define U0_PLDA_PCIE_AXI4_SLV0_WDERR_WIDTH                 0x8U
#define U0_PLDA_PCIE_AXI4_SLV0_WDERR_SHIFT                 0x0U
#define U0_PLDA_PCIE_AXI4_SLV0_WDERR_MASK                  0xFFU
#define U0_PLDA_PCIE_AXI4_SLVL_ARFUNC_WIDTH                0xFU
#define U0_PLDA_PCIE_AXI4_SLVL_ARFUNC_SHIFT                0x8U
#define U0_PLDA_PCIE_AXI4_SLVL_ARFUNC_MASK                 0x7FFF00U
#define STG_SYSCONSAIF__SYSCFG_196_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xc4U)
#define U0_PLDA_PCIE_AXI4_SLVL_AWFUNC_WIDTH                0xFU
#define U0_PLDA_PCIE_AXI4_SLVL_AWFUNC_SHIFT                0x0U
#define U0_PLDA_PCIE_AXI4_SLVL_AWFUNC_MASK                 0x7FFFU
#define U0_PLDA_PCIE_BUS_WIDTH_O_WIDTH                     0x2U
#define U0_PLDA_PCIE_BUS_WIDTH_O_SHIFT                     0xFU
#define U0_PLDA_PCIE_BUS_WIDTH_O_MASK                      0x18000U
#define U0_PLDA_PCIE_BYPASS_CODEC_WIDTH                    0x1U
#define U0_PLDA_PCIE_BYPASS_CODEC_SHIFT                    0x11U
#define U0_PLDA_PCIE_BYPASS_CODEC_MASK                     0x20000U
#define U0_PLDA_PCIE_CKREF_SRC_WIDTH                       0x2U
#define U0_PLDA_PCIE_CKREF_SRC_SHIFT                       0x12U
#define U0_PLDA_PCIE_CKREF_SRC_MASK                        0xC0000U
#define U0_PLDA_PCIE_CLK_SEL_WIDTH                         0x2U
#define U0_PLDA_PCIE_CLK_SEL_SHIFT                         0x14U
#define U0_PLDA_PCIE_CLK_SEL_MASK                          0x300000U
#define U0_PLDA_PCIE_CLKREQ_WIDTH                          0x1U
#define U0_PLDA_PCIE_CLKREQ_SHIFT                          0x16U
#define U0_PLDA_PCIE_CLKREQ_MASK                           0x400000U
#define STG_SYSCONSAIF__SYSCFG_200_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xc8U)
#define U0_PLDA_PCIE_K_PHYPARAM_31_0__WIDTH                0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_31_0__SHIFT                0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_31_0__MASK                 0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_204_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xccU)
#define U0_PLDA_PCIE_K_PHYPARAM_63_32__WIDTH               0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_63_32__SHIFT               0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_63_32__MASK                0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_208_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xd0U)
#define U0_PLDA_PCIE_K_PHYPARAM_95_64__WIDTH               0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_95_64__SHIFT               0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_95_64__MASK                0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_212_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xd4U)
#define U0_PLDA_PCIE_K_PHYPARAM_127_96__WIDTH              0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_127_96__SHIFT              0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_127_96__MASK               0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_216_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xd8U)
#define U0_PLDA_PCIE_K_PHYPARAM_159_128__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_159_128__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_159_128__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_220_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xdcU)
#define U0_PLDA_PCIE_K_PHYPARAM_191_160__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_191_160__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_191_160__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_224_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xe0U)
#define U0_PLDA_PCIE_K_PHYPARAM_223_192__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_223_192__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_223_192__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_228_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xe4U)
#define U0_PLDA_PCIE_K_PHYPARAM_255_224__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_255_224__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_255_224__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_232_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xe8U)
#define U0_PLDA_PCIE_K_PHYPARAM_287_256__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_287_256__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_287_256__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_236_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xecU)
#define U0_PLDA_PCIE_K_PHYPARAM_319_288__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_319_288__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_319_288__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_240_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xf0U)
#define U0_PLDA_PCIE_K_PHYPARAM_351_320__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_351_320__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_351_320__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_244_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xf4U)
#define U0_PLDA_PCIE_K_PHYPARAM_383_352__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_383_352__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_383_352__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_248_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xf8U)
#define U0_PLDA_PCIE_K_PHYPARAM_415_384__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_415_384__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_415_384__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_252_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0xfcU)
#define U0_PLDA_PCIE_K_PHYPARAM_447_416__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_447_416__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_447_416__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_256_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x100U)
#define U0_PLDA_PCIE_K_PHYPARAM_479_448__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_479_448__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_479_448__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_260_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x104U)
#define U0_PLDA_PCIE_K_PHYPARAM_511_480__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_511_480__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_511_480__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_264_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x108U)
#define U0_PLDA_PCIE_K_PHYPARAM_543_512__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_543_512__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_543_512__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_268_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x10cU)
#define U0_PLDA_PCIE_K_PHYPARAM_575_544__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_575_544__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_575_544__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_272_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x110U)
#define U0_PLDA_PCIE_K_PHYPARAM_607_576__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_607_576__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_607_576__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_276_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x114U)
#define U0_PLDA_PCIE_K_PHYPARAM_639_608__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_639_608__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_639_608__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_280_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x118U)
#define U0_PLDA_PCIE_K_PHYPARAM_671_640__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_671_640__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_671_640__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_284_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x11cU)
#define U0_PLDA_PCIE_K_PHYPARAM_703_672__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_703_672__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_703_672__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_288_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x120U)
#define U0_PLDA_PCIE_K_PHYPARAM_735_704__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_735_704__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_735_704__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_292_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x124U)
#define U0_PLDA_PCIE_K_PHYPARAM_767_736__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_767_736__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_767_736__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_296_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x128U)
#define U0_PLDA_PCIE_K_PHYPARAM_799_768__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_799_768__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_799_768__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_300_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x12cU)
#define U0_PLDA_PCIE_K_PHYPARAM_831_800__WIDTH             0x20U
#define U0_PLDA_PCIE_K_PHYPARAM_831_800__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_831_800__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_304_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x130U)
#define U0_PLDA_PCIE_K_PHYPARAM_839_832__WIDTH             0x8U
#define U0_PLDA_PCIE_K_PHYPARAM_839_832__SHIFT             0x0U
#define U0_PLDA_PCIE_K_PHYPARAM_839_832__MASK              0xFFU
#define U0_PLDA_PCIE_K_RP_NEP_WIDTH                        0x1U
#define U0_PLDA_PCIE_K_RP_NEP_SHIFT                        0x8U
#define U0_PLDA_PCIE_K_RP_NEP_MASK                         0x100U
#define U0_PLDA_PCIE_L1SUB_ENTACK_WIDTH                    0x1U
#define U0_PLDA_PCIE_L1SUB_ENTACK_SHIFT                    0x9U
#define U0_PLDA_PCIE_L1SUB_ENTACK_MASK                     0x200U
#define U0_PLDA_PCIE_L1SUB_ENTREQ_WIDTH                    0x1U
#define U0_PLDA_PCIE_L1SUB_ENTREQ_SHIFT                    0xAU
#define U0_PLDA_PCIE_L1SUB_ENTREQ_MASK                     0x400U
#define STG_SYSCONSAIF__SYSCFG_308_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x134U)
#define U0_PLDA_PCIE_LOCAL_INTERRUPT_IN_WIDTH              0x20U
#define U0_PLDA_PCIE_LOCAL_INTERRUPT_IN_SHIFT              0x0U
#define U0_PLDA_PCIE_LOCAL_INTERRUPT_IN_MASK               0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_312_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x138U)
#define U0_PLDA_PCIE_MPERSTN_WIDTH                         0x1U
#define U0_PLDA_PCIE_MPERSTN_SHIFT                         0x0U
#define U0_PLDA_PCIE_MPERSTN_MASK                          0x1U
#define U0_PLDA_PCIE_PCIE_EBUF_MODE_WIDTH                  0x1U
#define U0_PLDA_PCIE_PCIE_EBUF_MODE_SHIFT                  0x1U
#define U0_PLDA_PCIE_PCIE_EBUF_MODE_MASK                   0x2U
#define U0_PLDA_PCIE_PCIE_PHY_TEST_CFG_WIDTH               0x17U
#define U0_PLDA_PCIE_PCIE_PHY_TEST_CFG_SHIFT               0x2U
#define U0_PLDA_PCIE_PCIE_PHY_TEST_CFG_MASK                0x1FFFFFCU
#define U0_PLDA_PCIE_PCIE_RX_EQ_TRAINING_WIDTH             0x1U
#define U0_PLDA_PCIE_PCIE_RX_EQ_TRAINING_SHIFT             0x19U
#define U0_PLDA_PCIE_PCIE_RX_EQ_TRAINING_MASK              0x2000000U
#define U0_PLDA_PCIE_PCIE_RXTERM_EN_WIDTH                  0x1U
#define U0_PLDA_PCIE_PCIE_RXTERM_EN_SHIFT                  0x1AU
#define U0_PLDA_PCIE_PCIE_RXTERM_EN_MASK                   0x4000000U
#define U0_PLDA_PCIE_PCIE_TX_ONESZEROS_WIDTH               0x1U
#define U0_PLDA_PCIE_PCIE_TX_ONESZEROS_SHIFT               0x1BU
#define U0_PLDA_PCIE_PCIE_TX_ONESZEROS_MASK                0x8000000U
#define STG_SYSCONSAIF__SYSCFG_316_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x13cU)
#define U0_PLDA_PCIE_PF0_OFFSET_WIDTH                      0x14U
#define U0_PLDA_PCIE_PF0_OFFSET_SHIFT                      0x0U
#define U0_PLDA_PCIE_PF0_OFFSET_MASK                       0xFFFFFU
#define STG_SYSCONSAIF__SYSCFG_320_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x140U)
#define U0_PLDA_PCIE_PF1_OFFSET_WIDTH                      0x14U
#define U0_PLDA_PCIE_PF1_OFFSET_SHIFT                      0x0U
#define U0_PLDA_PCIE_PF1_OFFSET_MASK                       0xFFFFFU
#define STG_SYSCONSAIF__SYSCFG_324_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x144U)
#define U0_PLDA_PCIE_PF2_OFFSET_WIDTH                      0x14U
#define U0_PLDA_PCIE_PF2_OFFSET_SHIFT                      0x0U
#define U0_PLDA_PCIE_PF2_OFFSET_MASK                       0xFFFFFU
#define STG_SYSCONSAIF__SYSCFG_328_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x148U)
#define U0_PLDA_PCIE_PF3_OFFSET_WIDTH                      0x14U
#define U0_PLDA_PCIE_PF3_OFFSET_SHIFT                      0x0U
#define U0_PLDA_PCIE_PF3_OFFSET_MASK                       0xFFFFFU
#define U0_PLDA_PCIE_PHY_MODE_WIDTH                        0x2U
#define U0_PLDA_PCIE_PHY_MODE_SHIFT                        0x14U
#define U0_PLDA_PCIE_PHY_MODE_MASK                         0x300000U
#define U0_PLDA_PCIE_PL_CLKREM_ALLOW_WIDTH                 0x1U
#define U0_PLDA_PCIE_PL_CLKREM_ALLOW_SHIFT                 0x16U
#define U0_PLDA_PCIE_PL_CLKREM_ALLOW_MASK                  0x400000U
#define U0_PLDA_PCIE_PL_CLKREQ_OEN_WIDTH                   0x1U
#define U0_PLDA_PCIE_PL_CLKREQ_OEN_SHIFT                   0x17U
#define U0_PLDA_PCIE_PL_CLKREQ_OEN_MASK                    0x800000U
#define U0_PLDA_PCIE_PL_EQU_PHASE_WIDTH                    0x2U
#define U0_PLDA_PCIE_PL_EQU_PHASE_SHIFT                    0x18U
#define U0_PLDA_PCIE_PL_EQU_PHASE_MASK                     0x3000000U
#define U0_PLDA_PCIE_PL_LTSSM_WIDTH                        0x5U
#define U0_PLDA_PCIE_PL_LTSSM_SHIFT                        0x1AU
#define U0_PLDA_PCIE_PL_LTSSM_MASK                         0x7C000000U
#define STG_SYSCONSAIF__SYSCFG_332_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x14cU)
#define U0_PLDA_PCIE_PL_PCLK_RATE_WIDTH                    0x5U
#define U0_PLDA_PCIE_PL_PCLK_RATE_SHIFT                    0x0U
#define U0_PLDA_PCIE_PL_PCLK_RATE_MASK                     0x1FU
#define STG_SYSCONSAIF__SYSCFG_336_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x150U)
#define U0_PLDA_PCIE_PL_SIDEBAND_IN_31_0__WIDTH            0x20U
#define U0_PLDA_PCIE_PL_SIDEBAND_IN_31_0__SHIFT            0x0U
#define U0_PLDA_PCIE_PL_SIDEBAND_IN_31_0__MASK             0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_340_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x154U)
#define U0_PLDA_PCIE_PL_SIDEBAND_IN_63_32__WIDTH           0x20U
#define U0_PLDA_PCIE_PL_SIDEBAND_IN_63_32__SHIFT           0x0U
#define U0_PLDA_PCIE_PL_SIDEBAND_IN_63_32__MASK            0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_344_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x158U)
#define U0_PLDA_PCIE_PL_SIDEBAND_OUT_31_0__WIDTH           0x20U
#define U0_PLDA_PCIE_PL_SIDEBAND_OUT_31_0__SHIFT           0x0U
#define U0_PLDA_PCIE_PL_SIDEBAND_OUT_31_0__MASK            0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_348_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x15cU)
#define U0_PLDA_PCIE_PL_SIDEBAND_OUT_63_32__WIDTH          0x20U
#define U0_PLDA_PCIE_PL_SIDEBAND_OUT_63_32__SHIFT          0x0U
#define U0_PLDA_PCIE_PL_SIDEBAND_OUT_63_32__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_352_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x160U)
#define U0_PLDA_PCIE_PL_WAKE_IN_WIDTH                      0x1U
#define U0_PLDA_PCIE_PL_WAKE_IN_SHIFT                      0x0U
#define U0_PLDA_PCIE_PL_WAKE_IN_MASK                       0x1U
#define U0_PLDA_PCIE_PL_WAKE_OEN_WIDTH                     0x1U
#define U0_PLDA_PCIE_PL_WAKE_OEN_SHIFT                     0x1U
#define U0_PLDA_PCIE_PL_WAKE_OEN_MASK                      0x2U
#define U0_PLDA_PCIE_RX_STANDBY_O_WIDTH                    0x1U
#define U0_PLDA_PCIE_RX_STANDBY_O_SHIFT                    0x2U
#define U0_PLDA_PCIE_RX_STANDBY_O_MASK                     0x4U
#define STG_SYSCONSAIF__SYSCFG_356_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x164U)
#define U0_PLDA_PCIE_TEST_IN_31_0__WIDTH                   0x20U
#define U0_PLDA_PCIE_TEST_IN_31_0__SHIFT                   0x0U
#define U0_PLDA_PCIE_TEST_IN_31_0__MASK                    0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_360_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x168U)
#define U0_PLDA_PCIE_TEST_IN_63_32__WIDTH                  0x20U
#define U0_PLDA_PCIE_TEST_IN_63_32__SHIFT                  0x0U
#define U0_PLDA_PCIE_TEST_IN_63_32__MASK                   0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_364_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x16cU)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_31_0__WIDTH           0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_31_0__SHIFT           0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_31_0__MASK            0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_368_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x170U)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_63_32__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_63_32__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_63_32__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_372_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x174U)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_95_64__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_95_64__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_95_64__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_376_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x178U)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_127_96__WIDTH         0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_127_96__SHIFT         0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_127_96__MASK          0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_380_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x17cU)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_159_128__WIDTH        0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_159_128__SHIFT        0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_159_128__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_384_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x180U)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_191_160__WIDTH        0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_191_160__SHIFT        0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_191_160__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_388_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x184U)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_223_192__WIDTH        0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_223_192__SHIFT        0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_223_192__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_392_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x188U)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_255_224__WIDTH        0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_255_224__SHIFT        0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_255_224__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_396_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x18cU)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_287_256__WIDTH        0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_287_256__SHIFT        0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_287_256__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_400_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x190U)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_319_288__WIDTH        0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_319_288__SHIFT        0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_319_288__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_404_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x194U)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_351_320__WIDTH        0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_351_320__SHIFT        0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_351_320__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_408_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x198U)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_383_352__WIDTH        0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_383_352__SHIFT        0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_383_352__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_412_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x19cU)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_415_384__WIDTH        0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_415_384__SHIFT        0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_415_384__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_416_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1a0U)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_447_416__WIDTH        0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_447_416__SHIFT        0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_447_416__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_420_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1a4U)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_479_448__WIDTH        0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_479_448__SHIFT        0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_479_448__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_424_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1a8U)
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_511_480__WIDTH        0x20U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_511_480__SHIFT        0x0U
#define U0_PLDA_PCIE_TEST_OUT_BRIDGE_511_480__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_428_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1acU)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_31_0__WIDTH             0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_31_0__SHIFT             0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_31_0__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_432_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1b0U)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_63_32__WIDTH            0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_63_32__SHIFT            0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_63_32__MASK             0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_436_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1b4U)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_95_64__WIDTH            0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_95_64__SHIFT            0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_95_64__MASK             0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_440_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1b8U)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_127_96__WIDTH           0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_127_96__SHIFT           0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_127_96__MASK            0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_444_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1bcU)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_159_128__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_159_128__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_159_128__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_448_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1c0U)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_191_160__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_191_160__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_191_160__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_452_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1c4U)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_223_192__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_223_192__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_223_192__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_456_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1c8U)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_255_224__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_255_224__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_255_224__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_460_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1ccU)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_287_256__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_287_256__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_287_256__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_464_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1d0U)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_319_288__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_319_288__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_319_288__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_468_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1d4U)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_351_320__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_351_320__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_351_320__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_472_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1d8U)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_383_352__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_383_352__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_383_352__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_476_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1dcU)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_415_384__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_415_384__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_415_384__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_480_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1e0U)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_447_416__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_447_416__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_447_416__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_484_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1e4U)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_479_448__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_479_448__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_479_448__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_488_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1e8U)
#define U0_PLDA_PCIE_TEST_OUT_PCIE_511_480__WIDTH          0x20U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_511_480__SHIFT          0x0U
#define U0_PLDA_PCIE_TEST_OUT_PCIE_511_480__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_492_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1ecU)
#define U0_PLDA_PCIE_TEST_SEL_WIDTH                        0x4U
#define U0_PLDA_PCIE_TEST_SEL_SHIFT                        0x0U
#define U0_PLDA_PCIE_TEST_SEL_MASK                         0xFU
#define U0_PLDA_PCIE_TL_CLOCK_FREQ_WIDTH                   0x16U
#define U0_PLDA_PCIE_TL_CLOCK_FREQ_SHIFT                   0x4U
#define U0_PLDA_PCIE_TL_CLOCK_FREQ_MASK                    0x3FFFFF0U
#define STG_SYSCONSAIF__SYSCFG_496_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1f0U)
#define U0_PLDA_PCIE_TL_CTRL_HOTPLUG_WIDTH                 0x10U
#define U0_PLDA_PCIE_TL_CTRL_HOTPLUG_SHIFT                 0x0U
#define U0_PLDA_PCIE_TL_CTRL_HOTPLUG_MASK                  0xFFFFU
#define U0_PLDA_PCIE_TL_REPORT_HOTPLUG_WIDTH               0x10U
#define U0_PLDA_PCIE_TL_REPORT_HOTPLUG_SHIFT               0x10U
#define U0_PLDA_PCIE_TL_REPORT_HOTPLUG_MASK                0xFFFF0000U
#define STG_SYSCONSAIF__SYSCFG_500_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1f4U)
#define U0_PLDA_PCIE_TX_PATTERN_WIDTH                      0x2U
#define U0_PLDA_PCIE_TX_PATTERN_SHIFT                      0x0U
#define U0_PLDA_PCIE_TX_PATTERN_MASK                       0x3U
#define U0_PLDA_PCIE_USB3_BUS_WIDTH_WIDTH                  0x2U
#define U0_PLDA_PCIE_USB3_BUS_WIDTH_SHIFT                  0x2U
#define U0_PLDA_PCIE_USB3_BUS_WIDTH_MASK                   0xCU
#define U0_PLDA_PCIE_USB3_PHY_ENABLE_WIDTH                 0x1U
#define U0_PLDA_PCIE_USB3_PHY_ENABLE_SHIFT                 0x4U
#define U0_PLDA_PCIE_USB3_PHY_ENABLE_MASK                  0x10U
#define U0_PLDA_PCIE_USB3_RATE_WIDTH                       0x2U
#define U0_PLDA_PCIE_USB3_RATE_SHIFT                       0x5U
#define U0_PLDA_PCIE_USB3_RATE_MASK                        0x60U
#define U0_PLDA_PCIE_USB3_RX_STANDBY_WIDTH                 0x1U
#define U0_PLDA_PCIE_USB3_RX_STANDBY_SHIFT                 0x7U
#define U0_PLDA_PCIE_USB3_RX_STANDBY_MASK                  0x80U
#define U0_PLDA_PCIE_XWDECERR_WIDTH                        0x1U
#define U0_PLDA_PCIE_XWDECERR_SHIFT                        0x8U
#define U0_PLDA_PCIE_XWDECERR_MASK                         0x100U
#define U0_PLDA_PCIE_XWERRCLR_WIDTH                        0x1U
#define U0_PLDA_PCIE_XWERRCLR_SHIFT                        0x9U
#define U0_PLDA_PCIE_XWERRCLR_MASK                         0x200U
#define U0_PLDA_PCIE_XWSLVERR_WIDTH                        0x1U
#define U0_PLDA_PCIE_XWSLVERR_SHIFT                        0xAU
#define U0_PLDA_PCIE_XWSLVERR_MASK                         0x400U
#define U0_SEC_TOP_SRAMCFG_WIDTH                           0xCU
#define U0_SEC_TOP_SRAMCFG_SHIFT                           0xBU
#define U0_SEC_TOP_SRAMCFG_MASK                            0x7FF800U
#define U1_PLDA_PCIE_ALIGN_DETECT_WIDTH                    0x1U
#define U1_PLDA_PCIE_ALIGN_DETECT_SHIFT                    0x17U
#define U1_PLDA_PCIE_ALIGN_DETECT_MASK                     0x800000U
#define STG_SYSCONSAIF__SYSCFG_504_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1f8U)
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_31_0__WIDTH        0x20U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_31_0__SHIFT        0x0U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_31_0__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_508_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x1fcU)
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_63_32__WIDTH       0x20U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_63_32__SHIFT       0x0U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_63_32__MASK        0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_512_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x200U)
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_95_64__WIDTH       0x20U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_95_64__SHIFT       0x0U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_95_64__MASK        0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_516_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x204U)
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_127_96__WIDTH      0x20U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_127_96__SHIFT      0x0U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_127_96__MASK       0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_520_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x208U)
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_159_128__WIDTH     0x20U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_159_128__SHIFT     0x0U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_159_128__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_524_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x20cU)
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_191_160__WIDTH     0x20U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_191_160__SHIFT     0x0U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_191_160__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_528_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x210U)
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_223_192__WIDTH     0x20U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_223_192__SHIFT     0x0U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_223_192__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_532_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x214U)
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_255_224__WIDTH     0x20U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_255_224__SHIFT     0x0U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_255_224__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_536_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x218U)
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_257_256__WIDTH     0x2U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_257_256__SHIFT     0x0U
#define U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_257_256__MASK      0x3U
#define U1_PLDA_PCIE_AXI4_MST0_ARFUNC_WIDTH                0xFU
#define U1_PLDA_PCIE_AXI4_MST0_ARFUNC_SHIFT                0x2U
#define U1_PLDA_PCIE_AXI4_MST0_ARFUNC_MASK                 0x1FFFCU
#define U1_PLDA_PCIE_AXI4_MST0_ARREGION_WIDTH              0x4U
#define U1_PLDA_PCIE_AXI4_MST0_ARREGION_SHIFT              0x11U
#define U1_PLDA_PCIE_AXI4_MST0_ARREGION_MASK               0x1E0000U
#define STG_SYSCONSAIF__SYSCFG_540_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x21cU)
#define U1_PLDA_PCIE_AXI4_MST0_ARUSER_31_0__WIDTH          0x20U
#define U1_PLDA_PCIE_AXI4_MST0_ARUSER_31_0__SHIFT          0x0U
#define U1_PLDA_PCIE_AXI4_MST0_ARUSER_31_0__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_544_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x220U)
#define U1_PLDA_PCIE_AXI4_MST0_ARUSER_52_32__WIDTH         0x15U
#define U1_PLDA_PCIE_AXI4_MST0_ARUSER_52_32__SHIFT         0x0U
#define U1_PLDA_PCIE_AXI4_MST0_ARUSER_52_32__MASK          0x1FFFFFU
#define STG_SYSCONSAIF__SYSCFG_548_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x224U)
#define U1_PLDA_PCIE_AXI4_MST0_AWFUNC_WIDTH                0xFU
#define U1_PLDA_PCIE_AXI4_MST0_AWFUNC_SHIFT                0x0U
#define U1_PLDA_PCIE_AXI4_MST0_AWFUNC_MASK                 0x7FFFU
#define U1_PLDA_PCIE_AXI4_MST0_AWREGION_WIDTH              0x4U
#define U1_PLDA_PCIE_AXI4_MST0_AWREGION_SHIFT              0xFU
#define U1_PLDA_PCIE_AXI4_MST0_AWREGION_MASK               0x78000U
#define STG_SYSCONSAIF__SYSCFG_552_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x228U)
#define U1_PLDA_PCIE_AXI4_MST0_AWUSER_31_0__WIDTH          0x20U
#define U1_PLDA_PCIE_AXI4_MST0_AWUSER_31_0__SHIFT          0x0U
#define U1_PLDA_PCIE_AXI4_MST0_AWUSER_31_0__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_556_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x22cU)
#define U1_PLDA_PCIE_AXI4_MST0_AWUSER_42_32__WIDTH         0xBU
#define U1_PLDA_PCIE_AXI4_MST0_AWUSER_42_32__SHIFT         0x0U
#define U1_PLDA_PCIE_AXI4_MST0_AWUSER_42_32__MASK          0x7FFU
#define U1_PLDA_PCIE_AXI4_MST0_RDERR_WIDTH                 0x8U
#define U1_PLDA_PCIE_AXI4_MST0_RDERR_SHIFT                 0xBU
#define U1_PLDA_PCIE_AXI4_MST0_RDERR_MASK                  0x7F800U
#define STG_SYSCONSAIF__SYSCFG_560_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x230U)
#define U1_PLDA_PCIE_AXI4_MST0_RUSER_WIDTH                 0x20U
#define U1_PLDA_PCIE_AXI4_MST0_RUSER_SHIFT                 0x0U
#define U1_PLDA_PCIE_AXI4_MST0_RUSER_MASK                  0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_564_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x234U)
#define U1_PLDA_PCIE_AXI4_MST0_WDERR_WIDTH                 0x8U
#define U1_PLDA_PCIE_AXI4_MST0_WDERR_SHIFT                 0x0U
#define U1_PLDA_PCIE_AXI4_MST0_WDERR_MASK                  0xFFU
#define STG_SYSCONSAIF__SYSCFG_568_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x238U)
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__WIDTH        0x20U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__SHIFT        0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_572_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x23cU)
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__WIDTH       0x20U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__SHIFT       0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__MASK        0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_576_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x240U)
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__WIDTH       0x20U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__SHIFT       0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__MASK        0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_580_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x244U)
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__WIDTH      0x20U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__SHIFT      0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__MASK       0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_584_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x248U)
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__WIDTH     0x20U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__SHIFT     0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_588_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x24cU)
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__WIDTH     0x20U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__SHIFT     0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_592_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x250U)
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__WIDTH     0x20U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__SHIFT     0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_596_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x254U)
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__WIDTH     0x20U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__SHIFT     0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__MASK      0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_600_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x258U)
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__WIDTH     0x2U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__SHIFT     0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__MASK      0x3U
#define U1_PLDA_PCIE_AXI4_SLV0_ARFUNC_WIDTH                0xFU
#define U1_PLDA_PCIE_AXI4_SLV0_ARFUNC_SHIFT                0x2U
#define U1_PLDA_PCIE_AXI4_SLV0_ARFUNC_MASK                 0x1FFFCU
#define U1_PLDA_PCIE_AXI4_SLV0_ARREGION_WIDTH              0x4U
#define U1_PLDA_PCIE_AXI4_SLV0_ARREGION_SHIFT              0x11U
#define U1_PLDA_PCIE_AXI4_SLV0_ARREGION_MASK               0x1E0000U
#define STG_SYSCONSAIF__SYSCFG_604_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x25cU)
#define U1_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__WIDTH          0x20U
#define U1_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__SHIFT          0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_608_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x260U)
#define U1_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__WIDTH         0x9U
#define U1_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__SHIFT         0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__MASK          0x1FFU
#define U1_PLDA_PCIE_AXI4_SLV0_AWFUNC_WIDTH                0xFU
#define U1_PLDA_PCIE_AXI4_SLV0_AWFUNC_SHIFT                0x9U
#define U1_PLDA_PCIE_AXI4_SLV0_AWFUNC_MASK                 0xFFFE00U
#define U1_PLDA_PCIE_AXI4_SLV0_AWREGION_WIDTH              0x4U
#define U1_PLDA_PCIE_AXI4_SLV0_AWREGION_SHIFT              0x18U
#define U1_PLDA_PCIE_AXI4_SLV0_AWREGION_MASK               0xF000000U
#define STG_SYSCONSAIF__SYSCFG_612_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x264U)
#define U1_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__WIDTH          0x20U
#define U1_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__SHIFT          0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_616_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x268U)
#define U1_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__WIDTH         0x9U
#define U1_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__SHIFT         0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__MASK          0x1FFU
#define U1_PLDA_PCIE_AXI4_SLV0_RDERR_WIDTH                 0x8U
#define U1_PLDA_PCIE_AXI4_SLV0_RDERR_SHIFT                 0x9U
#define U1_PLDA_PCIE_AXI4_SLV0_RDERR_MASK                  0x1FE00U
#define STG_SYSCONSAIF__SYSCFG_620_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x26cU)
#define U1_PLDA_PCIE_AXI4_SLV0_RUSER_WIDTH                 0x20U
#define U1_PLDA_PCIE_AXI4_SLV0_RUSER_SHIFT                 0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_RUSER_MASK                  0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_624_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x270U)
#define U1_PLDA_PCIE_AXI4_SLV0_WDERR_WIDTH                 0x8U
#define U1_PLDA_PCIE_AXI4_SLV0_WDERR_SHIFT                 0x0U
#define U1_PLDA_PCIE_AXI4_SLV0_WDERR_MASK                  0xFFU
#define U1_PLDA_PCIE_AXI4_SLVL_ARFUNC_WIDTH                0xFU
#define U1_PLDA_PCIE_AXI4_SLVL_ARFUNC_SHIFT                0x8U
#define U1_PLDA_PCIE_AXI4_SLVL_ARFUNC_MASK                 0x7FFF00U
#define STG_SYSCONSAIF__SYSCFG_628_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x274U)
#define U1_PLDA_PCIE_AXI4_SLVL_AWFUNC_WIDTH                0xFU
#define U1_PLDA_PCIE_AXI4_SLVL_AWFUNC_SHIFT                0x0U
#define U1_PLDA_PCIE_AXI4_SLVL_AWFUNC_MASK                 0x7FFFU
#define U1_PLDA_PCIE_BUS_WIDTH_O_WIDTH                     0x2U
#define U1_PLDA_PCIE_BUS_WIDTH_O_SHIFT                     0xFU
#define U1_PLDA_PCIE_BUS_WIDTH_O_MASK                      0x18000U
#define U1_PLDA_PCIE_BYPASS_CODEC_WIDTH                    0x1U
#define U1_PLDA_PCIE_BYPASS_CODEC_SHIFT                    0x11U
#define U1_PLDA_PCIE_BYPASS_CODEC_MASK                     0x20000U
#define U1_PLDA_PCIE_CKREF_SRC_WIDTH                       0x2U
#define U1_PLDA_PCIE_CKREF_SRC_SHIFT                       0x12U
#define U1_PLDA_PCIE_CKREF_SRC_MASK                        0xC0000U
#define U1_PLDA_PCIE_CLK_SEL_WIDTH                         0x2U
#define U1_PLDA_PCIE_CLK_SEL_SHIFT                         0x14U
#define U1_PLDA_PCIE_CLK_SEL_MASK                          0x300000U
#define U1_PLDA_PCIE_CLKREQ_WIDTH                          0x1U
#define U1_PLDA_PCIE_CLKREQ_SHIFT                          0x16U
#define U1_PLDA_PCIE_CLKREQ_MASK                           0x400000U
#define STG_SYSCONSAIF__SYSCFG_632_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x278U)
#define U1_PLDA_PCIE_K_PHYPARAM_31_0__WIDTH                0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_31_0__SHIFT                0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_31_0__MASK                 0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_636_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x27cU)
#define U1_PLDA_PCIE_K_PHYPARAM_63_32__WIDTH               0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_63_32__SHIFT               0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_63_32__MASK                0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_640_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x280U)
#define U1_PLDA_PCIE_K_PHYPARAM_95_64__WIDTH               0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_95_64__SHIFT               0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_95_64__MASK                0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_644_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x284U)
#define U1_PLDA_PCIE_K_PHYPARAM_127_96__WIDTH              0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_127_96__SHIFT              0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_127_96__MASK               0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_648_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x288U)
#define U1_PLDA_PCIE_K_PHYPARAM_159_128__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_159_128__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_159_128__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_652_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x28cU)
#define U1_PLDA_PCIE_K_PHYPARAM_191_160__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_191_160__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_191_160__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_656_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x290U)
#define U1_PLDA_PCIE_K_PHYPARAM_223_192__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_223_192__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_223_192__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_660_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x294U)
#define U1_PLDA_PCIE_K_PHYPARAM_255_224__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_255_224__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_255_224__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_664_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x298U)
#define U1_PLDA_PCIE_K_PHYPARAM_287_256__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_287_256__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_287_256__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_668_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x29cU)
#define U1_PLDA_PCIE_K_PHYPARAM_319_288__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_319_288__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_319_288__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_672_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2a0U)
#define U1_PLDA_PCIE_K_PHYPARAM_351_320__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_351_320__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_351_320__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_676_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2a4U)
#define U1_PLDA_PCIE_K_PHYPARAM_383_352__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_383_352__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_383_352__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_680_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2a8U)
#define U1_PLDA_PCIE_K_PHYPARAM_415_384__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_415_384__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_415_384__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_684_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2acU)
#define U1_PLDA_PCIE_K_PHYPARAM_447_416__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_447_416__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_447_416__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_688_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2b0U)
#define U1_PLDA_PCIE_K_PHYPARAM_479_448__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_479_448__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_479_448__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_692_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2b4U)
#define U1_PLDA_PCIE_K_PHYPARAM_511_480__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_511_480__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_511_480__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_696_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2b8U)
#define U1_PLDA_PCIE_K_PHYPARAM_543_512__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_543_512__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_543_512__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_700_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2bcU)
#define U1_PLDA_PCIE_K_PHYPARAM_575_544__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_575_544__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_575_544__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_704_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2c0U)
#define U1_PLDA_PCIE_K_PHYPARAM_607_576__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_607_576__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_607_576__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_708_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2c4U)
#define U1_PLDA_PCIE_K_PHYPARAM_639_608__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_639_608__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_639_608__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_712_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2c8U)
#define U1_PLDA_PCIE_K_PHYPARAM_671_640__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_671_640__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_671_640__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_716_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2ccU)
#define U1_PLDA_PCIE_K_PHYPARAM_703_672__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_703_672__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_703_672__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_720_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2d0U)
#define U1_PLDA_PCIE_K_PHYPARAM_735_704__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_735_704__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_735_704__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_724_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2d4U)
#define U1_PLDA_PCIE_K_PHYPARAM_767_736__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_767_736__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_767_736__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_728_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2d8U)
#define U1_PLDA_PCIE_K_PHYPARAM_799_768__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_799_768__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_799_768__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_732_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2dcU)
#define U1_PLDA_PCIE_K_PHYPARAM_831_800__WIDTH             0x20U
#define U1_PLDA_PCIE_K_PHYPARAM_831_800__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_831_800__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_736_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2e0U)
#define U1_PLDA_PCIE_K_PHYPARAM_839_832__WIDTH             0x8U
#define U1_PLDA_PCIE_K_PHYPARAM_839_832__SHIFT             0x0U
#define U1_PLDA_PCIE_K_PHYPARAM_839_832__MASK              0xFFU
#define U1_PLDA_PCIE_K_RP_NEP_WIDTH                        0x1U
#define U1_PLDA_PCIE_K_RP_NEP_SHIFT                        0x8U
#define U1_PLDA_PCIE_K_RP_NEP_MASK                         0x100U
#define U1_PLDA_PCIE_L1SUB_ENTACK_WIDTH                    0x1U
#define U1_PLDA_PCIE_L1SUB_ENTACK_SHIFT                    0x9U
#define U1_PLDA_PCIE_L1SUB_ENTACK_MASK                     0x200U
#define U1_PLDA_PCIE_L1SUB_ENTREQ_WIDTH                    0x1U
#define U1_PLDA_PCIE_L1SUB_ENTREQ_SHIFT                    0xAU
#define U1_PLDA_PCIE_L1SUB_ENTREQ_MASK                     0x400U
#define STG_SYSCONSAIF__SYSCFG_740_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2e4U)
#define U1_PLDA_PCIE_LOCAL_INTERRUPT_IN_WIDTH              0x20U
#define U1_PLDA_PCIE_LOCAL_INTERRUPT_IN_SHIFT              0x0U
#define U1_PLDA_PCIE_LOCAL_INTERRUPT_IN_MASK               0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_744_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2e8U)
#define U1_PLDA_PCIE_MPERSTN_WIDTH                         0x1U
#define U1_PLDA_PCIE_MPERSTN_SHIFT                         0x0U
#define U1_PLDA_PCIE_MPERSTN_MASK                          0x1U
#define U1_PLDA_PCIE_PCIE_EBUF_MODE_WIDTH                  0x1U
#define U1_PLDA_PCIE_PCIE_EBUF_MODE_SHIFT                  0x1U
#define U1_PLDA_PCIE_PCIE_EBUF_MODE_MASK                   0x2U
#define U1_PLDA_PCIE_PCIE_PHY_TEST_CFG_WIDTH               0x17U
#define U1_PLDA_PCIE_PCIE_PHY_TEST_CFG_SHIFT               0x2U
#define U1_PLDA_PCIE_PCIE_PHY_TEST_CFG_MASK                0x1FFFFFCU
#define U1_PLDA_PCIE_PCIE_RX_EQ_TRAINING_WIDTH             0x1U
#define U1_PLDA_PCIE_PCIE_RX_EQ_TRAINING_SHIFT             0x19U
#define U1_PLDA_PCIE_PCIE_RX_EQ_TRAINING_MASK              0x2000000U
#define U1_PLDA_PCIE_PCIE_RXTERM_EN_WIDTH                  0x1U
#define U1_PLDA_PCIE_PCIE_RXTERM_EN_SHIFT                  0x1AU
#define U1_PLDA_PCIE_PCIE_RXTERM_EN_MASK                   0x4000000U
#define U1_PLDA_PCIE_PCIE_TX_ONESZEROS_WIDTH               0x1U
#define U1_PLDA_PCIE_PCIE_TX_ONESZEROS_SHIFT               0x1BU
#define U1_PLDA_PCIE_PCIE_TX_ONESZEROS_MASK                0x8000000U
#define STG_SYSCONSAIF__SYSCFG_748_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2ecU)
#define U1_PLDA_PCIE_PF0_OFFSET_WIDTH                      0x14U
#define U1_PLDA_PCIE_PF0_OFFSET_SHIFT                      0x0U
#define U1_PLDA_PCIE_PF0_OFFSET_MASK                       0xFFFFFU
#define STG_SYSCONSAIF__SYSCFG_752_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2f0U)
#define U1_PLDA_PCIE_PF1_OFFSET_WIDTH                      0x14U
#define U1_PLDA_PCIE_PF1_OFFSET_SHIFT                      0x0U
#define U1_PLDA_PCIE_PF1_OFFSET_MASK                       0xFFFFFU
#define STG_SYSCONSAIF__SYSCFG_756_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2f4U)
#define U1_PLDA_PCIE_PF2_OFFSET_WIDTH                      0x14U
#define U1_PLDA_PCIE_PF2_OFFSET_SHIFT                      0x0U
#define U1_PLDA_PCIE_PF2_OFFSET_MASK                       0xFFFFFU
#define STG_SYSCONSAIF__SYSCFG_760_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2f8U)
#define U1_PLDA_PCIE_PF3_OFFSET_WIDTH                      0x14U
#define U1_PLDA_PCIE_PF3_OFFSET_SHIFT                      0x0U
#define U1_PLDA_PCIE_PF3_OFFSET_MASK                       0xFFFFFU
#define U1_PLDA_PCIE_PHY_MODE_WIDTH                        0x2U
#define U1_PLDA_PCIE_PHY_MODE_SHIFT                        0x14U
#define U1_PLDA_PCIE_PHY_MODE_MASK                         0x300000U
#define U1_PLDA_PCIE_PL_CLKREM_ALLOW_WIDTH                 0x1U
#define U1_PLDA_PCIE_PL_CLKREM_ALLOW_SHIFT                 0x16U
#define U1_PLDA_PCIE_PL_CLKREM_ALLOW_MASK                  0x400000U
#define U1_PLDA_PCIE_PL_CLKREQ_OEN_WIDTH                   0x1U
#define U1_PLDA_PCIE_PL_CLKREQ_OEN_SHIFT                   0x17U
#define U1_PLDA_PCIE_PL_CLKREQ_OEN_MASK                    0x800000U
#define U1_PLDA_PCIE_PL_EQU_PHASE_WIDTH                    0x2U
#define U1_PLDA_PCIE_PL_EQU_PHASE_SHIFT                    0x18U
#define U1_PLDA_PCIE_PL_EQU_PHASE_MASK                     0x3000000U
#define U1_PLDA_PCIE_PL_LTSSM_WIDTH                        0x5U
#define U1_PLDA_PCIE_PL_LTSSM_SHIFT                        0x1AU
#define U1_PLDA_PCIE_PL_LTSSM_MASK                         0x7C000000U
#define STG_SYSCONSAIF__SYSCFG_764_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x2fcU)
#define U1_PLDA_PCIE_PL_PCLK_RATE_WIDTH                    0x5U
#define U1_PLDA_PCIE_PL_PCLK_RATE_SHIFT                    0x0U
#define U1_PLDA_PCIE_PL_PCLK_RATE_MASK                     0x1FU
#define STG_SYSCONSAIF__SYSCFG_768_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x300U)
#define U1_PLDA_PCIE_PL_SIDEBAND_IN_31_0__WIDTH            0x20U
#define U1_PLDA_PCIE_PL_SIDEBAND_IN_31_0__SHIFT            0x0U
#define U1_PLDA_PCIE_PL_SIDEBAND_IN_31_0__MASK             0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_772_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x304U)
#define U1_PLDA_PCIE_PL_SIDEBAND_IN_63_32__WIDTH           0x20U
#define U1_PLDA_PCIE_PL_SIDEBAND_IN_63_32__SHIFT           0x0U
#define U1_PLDA_PCIE_PL_SIDEBAND_IN_63_32__MASK            0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_776_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x308U)
#define U1_PLDA_PCIE_PL_SIDEBAND_OUT_31_0__WIDTH           0x20U
#define U1_PLDA_PCIE_PL_SIDEBAND_OUT_31_0__SHIFT           0x0U
#define U1_PLDA_PCIE_PL_SIDEBAND_OUT_31_0__MASK            0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_780_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x30cU)
#define U1_PLDA_PCIE_PL_SIDEBAND_OUT_63_32__WIDTH          0x20U
#define U1_PLDA_PCIE_PL_SIDEBAND_OUT_63_32__SHIFT          0x0U
#define U1_PLDA_PCIE_PL_SIDEBAND_OUT_63_32__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_784_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x310U)
#define U1_PLDA_PCIE_PL_WAKE_IN_WIDTH                      0x1U
#define U1_PLDA_PCIE_PL_WAKE_IN_SHIFT                      0x0U
#define U1_PLDA_PCIE_PL_WAKE_IN_MASK                       0x1U
#define U1_PLDA_PCIE_PL_WAKE_OEN_WIDTH                     0x1U
#define U1_PLDA_PCIE_PL_WAKE_OEN_SHIFT                     0x1U
#define U1_PLDA_PCIE_PL_WAKE_OEN_MASK                      0x2U
#define U1_PLDA_PCIE_RX_STANDBY_O_WIDTH                    0x1U
#define U1_PLDA_PCIE_RX_STANDBY_O_SHIFT                    0x2U
#define U1_PLDA_PCIE_RX_STANDBY_O_MASK                     0x4U
#define STG_SYSCONSAIF__SYSCFG_788_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x314U)
#define U1_PLDA_PCIE_TEST_IN_31_0__WIDTH                   0x20U
#define U1_PLDA_PCIE_TEST_IN_31_0__SHIFT                   0x0U
#define U1_PLDA_PCIE_TEST_IN_31_0__MASK                    0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_792_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x318U)
#define U1_PLDA_PCIE_TEST_IN_63_32__WIDTH                  0x20U
#define U1_PLDA_PCIE_TEST_IN_63_32__SHIFT                  0x0U
#define U1_PLDA_PCIE_TEST_IN_63_32__MASK                   0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_796_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x31cU)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_31_0__WIDTH           0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_31_0__SHIFT           0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_31_0__MASK            0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_800_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x320U)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_63_32__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_63_32__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_63_32__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_804_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x324U)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_95_64__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_95_64__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_95_64__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_808_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x328U)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_127_96__WIDTH         0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_127_96__SHIFT         0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_127_96__MASK          0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_812_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x32cU)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_159_128__WIDTH        0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_159_128__SHIFT        0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_159_128__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_816_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x330U)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_191_160__WIDTH        0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_191_160__SHIFT        0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_191_160__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_820_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x334U)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_223_192__WIDTH        0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_223_192__SHIFT        0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_223_192__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_824_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x338U)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_255_224__WIDTH        0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_255_224__SHIFT        0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_255_224__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_828_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x33cU)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_287_256__WIDTH        0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_287_256__SHIFT        0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_287_256__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_832_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x340U)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_319_288__WIDTH        0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_319_288__SHIFT        0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_319_288__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_836_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x344U)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_351_320__WIDTH        0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_351_320__SHIFT        0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_351_320__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_840_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x348U)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_383_352__WIDTH        0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_383_352__SHIFT        0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_383_352__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_844_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x34cU)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_415_384__WIDTH        0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_415_384__SHIFT        0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_415_384__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_848_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x350U)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_447_416__WIDTH        0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_447_416__SHIFT        0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_447_416__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_852_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x354U)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_479_448__WIDTH        0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_479_448__SHIFT        0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_479_448__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_856_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x358U)
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_511_480__WIDTH        0x20U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_511_480__SHIFT        0x0U
#define U1_PLDA_PCIE_TEST_OUT_BRIDGE_511_480__MASK         0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_860_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x35cU)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_31_0__WIDTH             0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_31_0__SHIFT             0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_31_0__MASK              0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_864_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x360U)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_63_32__WIDTH            0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_63_32__SHIFT            0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_63_32__MASK             0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_868_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x364U)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_95_64__WIDTH            0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_95_64__SHIFT            0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_95_64__MASK             0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_872_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x368U)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_127_96__WIDTH           0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_127_96__SHIFT           0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_127_96__MASK            0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_876_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x36cU)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_159_128__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_159_128__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_159_128__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_880_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x370U)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_191_160__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_191_160__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_191_160__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_884_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x374U)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_223_192__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_223_192__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_223_192__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_888_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x378U)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_255_224__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_255_224__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_255_224__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_892_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x37cU)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_287_256__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_287_256__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_287_256__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_896_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x380U)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_319_288__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_319_288__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_319_288__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_900_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x384U)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_351_320__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_351_320__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_351_320__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_904_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x388U)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_383_352__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_383_352__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_383_352__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_908_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x38cU)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_415_384__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_415_384__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_415_384__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_912_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x390U)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_447_416__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_447_416__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_447_416__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_916_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x394U)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_479_448__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_479_448__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_479_448__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_920_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x398U)
#define U1_PLDA_PCIE_TEST_OUT_PCIE_511_480__WIDTH          0x20U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_511_480__SHIFT          0x0U
#define U1_PLDA_PCIE_TEST_OUT_PCIE_511_480__MASK           0xFFFFFFFFU
#define STG_SYSCONSAIF__SYSCFG_924_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x39cU)
#define U1_PLDA_PCIE_TEST_SEL_WIDTH                        0x4U
#define U1_PLDA_PCIE_TEST_SEL_SHIFT                        0x0U
#define U1_PLDA_PCIE_TEST_SEL_MASK                         0xFU
#define U1_PLDA_PCIE_TL_CLOCK_FREQ_WIDTH                   0x16U
#define U1_PLDA_PCIE_TL_CLOCK_FREQ_SHIFT                   0x4U
#define U1_PLDA_PCIE_TL_CLOCK_FREQ_MASK                    0x3FFFFF0U
#define STG_SYSCONSAIF__SYSCFG_928_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x3a0U)
#define U1_PLDA_PCIE_TL_CTRL_HOTPLUG_WIDTH                 0x10U
#define U1_PLDA_PCIE_TL_CTRL_HOTPLUG_SHIFT                 0x0U
#define U1_PLDA_PCIE_TL_CTRL_HOTPLUG_MASK                  0xFFFFU
#define U1_PLDA_PCIE_TL_REPORT_HOTPLUG_WIDTH               0x10U
#define U1_PLDA_PCIE_TL_REPORT_HOTPLUG_SHIFT               0x10U
#define U1_PLDA_PCIE_TL_REPORT_HOTPLUG_MASK                0xFFFF0000U
#define STG_SYSCONSAIF__SYSCFG_932_ADDR                    (U0_STG_SYSCON__SAIF_BD_APBS__BASE_ADDR + 0x3a4U)
#define U1_PLDA_PCIE_TX_PATTERN_WIDTH                      0x2U
#define U1_PLDA_PCIE_TX_PATTERN_SHIFT                      0x0U
#define U1_PLDA_PCIE_TX_PATTERN_MASK                       0x3U
#define U1_PLDA_PCIE_USB3_BUS_WIDTH_WIDTH                  0x2U
#define U1_PLDA_PCIE_USB3_BUS_WIDTH_SHIFT                  0x2U
#define U1_PLDA_PCIE_USB3_BUS_WIDTH_MASK                   0xCU
#define U1_PLDA_PCIE_USB3_PHY_ENABLE_WIDTH                 0x1U
#define U1_PLDA_PCIE_USB3_PHY_ENABLE_SHIFT                 0x4U
#define U1_PLDA_PCIE_USB3_PHY_ENABLE_MASK                  0x10U
#define U1_PLDA_PCIE_USB3_RATE_WIDTH                       0x2U
#define U1_PLDA_PCIE_USB3_RATE_SHIFT                       0x5U
#define U1_PLDA_PCIE_USB3_RATE_MASK                        0x60U
#define U1_PLDA_PCIE_USB3_RX_STANDBY_WIDTH                 0x1U
#define U1_PLDA_PCIE_USB3_RX_STANDBY_SHIFT                 0x7U
#define U1_PLDA_PCIE_USB3_RX_STANDBY_MASK                  0x80U
#define U1_PLDA_PCIE_XWDECERR_WIDTH                        0x1U
#define U1_PLDA_PCIE_XWDECERR_SHIFT                        0x8U
#define U1_PLDA_PCIE_XWDECERR_MASK                         0x100U
#define U1_PLDA_PCIE_XWERRCLR_WIDTH                        0x1U
#define U1_PLDA_PCIE_XWERRCLR_SHIFT                        0x9U
#define U1_PLDA_PCIE_XWERRCLR_MASK                         0x200U
#define U1_PLDA_PCIE_XWSLVERR_WIDTH                        0x1U
#define U1_PLDA_PCIE_XWSLVERR_SHIFT                        0xAU
#define U1_PLDA_PCIE_XWSLVERR_MASK                         0x400U
#define GET_SCFG_HPROT_SD0                                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,SCFG_HPROT_SD0_SHIFT,SCFG_HPROT_SD0_MASK)
#define SET_SCFG_HPROT_SD0(data)                           saif_set_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,data,SCFG_HPROT_SD0_SHIFT,SCFG_HPROT_SD0_MASK)
#define GET_SCFG_HPROT_SD1                                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,SCFG_HPROT_SD1_SHIFT,SCFG_HPROT_SD1_MASK)
#define SET_SCFG_HPROT_SD1(data)                           saif_set_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,data,SCFG_HPROT_SD1_SHIFT,SCFG_HPROT_SD1_MASK)
#define GET_U0_CDN_USB_ADP_EN                              saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_ADP_EN_SHIFT,U0_CDN_USB_ADP_EN_MASK)
#define GET_U0_CDN_USB_ADP_PROBE_ANA                       saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_ADP_PROBE_ANA_SHIFT,U0_CDN_USB_ADP_PROBE_ANA_MASK)
#define SET_U0_CDN_USB_ADP_PROBE_ANA(data)                 saif_set_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,data,U0_CDN_USB_ADP_PROBE_ANA_SHIFT,U0_CDN_USB_ADP_PROBE_ANA_MASK)
#define GET_U0_CDN_USB_ADP_PROBE_EN                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_ADP_PROBE_EN_SHIFT,U0_CDN_USB_ADP_PROBE_EN_MASK)
#define GET_U0_CDN_USB_ADP_SENSE_ANA                       saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_ADP_SENSE_ANA_SHIFT,U0_CDN_USB_ADP_SENSE_ANA_MASK)
#define SET_U0_CDN_USB_ADP_SENSE_ANA(data)                 saif_set_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,data,U0_CDN_USB_ADP_SENSE_ANA_SHIFT,U0_CDN_USB_ADP_SENSE_ANA_MASK)
#define GET_U0_CDN_USB_ADP_SENSE_EN                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_ADP_SENSE_EN_SHIFT,U0_CDN_USB_ADP_SENSE_EN_MASK)
#define GET_U0_CDN_USB_ADP_SINK_CURRENT_EN                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_ADP_SINK_CURRENT_EN_SHIFT,U0_CDN_USB_ADP_SINK_CURRENT_EN_MASK)
#define GET_U0_CDN_USB_ADP_SOURCE_CURRENT_EN               saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_ADP_SOURCE_CURRENT_EN_SHIFT,U0_CDN_USB_ADP_SOURCE_CURRENT_EN_MASK)
#define GET_U0_CDN_USB_BC_EN                               saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_BC_EN_SHIFT,U0_CDN_USB_BC_EN_MASK)
#define GET_U0_CDN_USB_CHRG_VBUS                           saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_CHRG_VBUS_SHIFT,U0_CDN_USB_CHRG_VBUS_MASK)
#define SET_U0_CDN_USB_CHRG_VBUS(data)                     saif_set_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,data,U0_CDN_USB_CHRG_VBUS_SHIFT,U0_CDN_USB_CHRG_VBUS_MASK)
#define GET_U0_CDN_USB_DCD_COMP_STS                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_DCD_COMP_STS_SHIFT,U0_CDN_USB_DCD_COMP_STS_MASK)
#define SET_U0_CDN_USB_DCD_COMP_STS(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,data,U0_CDN_USB_DCD_COMP_STS_SHIFT,U0_CDN_USB_DCD_COMP_STS_MASK)
#define GET_U0_CDN_USB_DISCHRG_VBUS                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_DISCHRG_VBUS_SHIFT,U0_CDN_USB_DISCHRG_VBUS_MASK)
#define SET_U0_CDN_USB_DISCHRG_VBUS(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,data,U0_CDN_USB_DISCHRG_VBUS_SHIFT,U0_CDN_USB_DISCHRG_VBUS_MASK)
#define GET_U0_CDN_USB_DM_VDAT_REF_COMP_EN                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_DM_VDAT_REF_COMP_EN_SHIFT,U0_CDN_USB_DM_VDAT_REF_COMP_EN_MASK)
#define GET_U0_CDN_USB_DM_VDAT_REF_COMP_STS                saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_DM_VDAT_REF_COMP_STS_SHIFT,U0_CDN_USB_DM_VDAT_REF_COMP_STS_MASK)
#define SET_U0_CDN_USB_DM_VDAT_REF_COMP_STS(data)          saif_set_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,data,U0_CDN_USB_DM_VDAT_REF_COMP_STS_SHIFT,U0_CDN_USB_DM_VDAT_REF_COMP_STS_MASK)
#define GET_U0_CDN_USB_DM_VLGC_COMP_EN                     saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_DM_VLGC_COMP_EN_SHIFT,U0_CDN_USB_DM_VLGC_COMP_EN_MASK)
#define GET_U0_CDN_USB_DM_VLGC_COMP_STS                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_DM_VLGC_COMP_STS_SHIFT,U0_CDN_USB_DM_VLGC_COMP_STS_MASK)
#define SET_U0_CDN_USB_DM_VLGC_COMP_STS(data)              saif_set_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,data,U0_CDN_USB_DM_VLGC_COMP_STS_SHIFT,U0_CDN_USB_DM_VLGC_COMP_STS_MASK)
#define GET_U0_CDN_USB_DP_VDAT_REF_COMP_EN                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_DP_VDAT_REF_COMP_EN_SHIFT,U0_CDN_USB_DP_VDAT_REF_COMP_EN_MASK)
#define GET_U0_CDN_USB_DP_VDAT_REF_COMP_STS                saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_DP_VDAT_REF_COMP_STS_SHIFT,U0_CDN_USB_DP_VDAT_REF_COMP_STS_MASK)
#define SET_U0_CDN_USB_DP_VDAT_REF_COMP_STS(data)          saif_set_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,data,U0_CDN_USB_DP_VDAT_REF_COMP_STS_SHIFT,U0_CDN_USB_DP_VDAT_REF_COMP_STS_MASK)
#define GET_U0_CDN_USB_HOST_SYSTEM_ERR                     saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_HOST_SYSTEM_ERR_SHIFT,U0_CDN_USB_HOST_SYSTEM_ERR_MASK)
#define SET_U0_CDN_USB_HOST_SYSTEM_ERR(data)               saif_set_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,data,U0_CDN_USB_HOST_SYSTEM_ERR_SHIFT,U0_CDN_USB_HOST_SYSTEM_ERR_MASK)
#define GET_U0_CDN_USB_HSYSTEM_ERR_EXT                     saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_HSYSTEM_ERR_EXT_SHIFT,U0_CDN_USB_HSYSTEM_ERR_EXT_MASK)
#define GET_U0_CDN_USB_IDM_SINK_EN                         saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_IDM_SINK_EN_SHIFT,U0_CDN_USB_IDM_SINK_EN_MASK)
#define GET_U0_CDN_USB_IDP_SINK_EN                         saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_IDP_SINK_EN_SHIFT,U0_CDN_USB_IDP_SINK_EN_MASK)
#define GET_U0_CDN_USB_IDP_SRC_EN                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_0_ADDR,U0_CDN_USB_IDP_SRC_EN_SHIFT,U0_CDN_USB_IDP_SRC_EN_MASK)
#define GET_U0_CDN_USB_LOWEST_BELT                         saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_LOWEST_BELT_SHIFT,U0_CDN_USB_LOWEST_BELT_MASK)
#define GET_U0_CDN_USB_LTM_HOST_REQ                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_LTM_HOST_REQ_SHIFT,U0_CDN_USB_LTM_HOST_REQ_MASK)
#define GET_U0_CDN_USB_LTM_HOST_REQ_HALT                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_LTM_HOST_REQ_HALT_SHIFT,U0_CDN_USB_LTM_HOST_REQ_HALT_MASK)
#define SET_U0_CDN_USB_LTM_HOST_REQ_HALT(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,data,U0_CDN_USB_LTM_HOST_REQ_HALT_SHIFT,U0_CDN_USB_LTM_HOST_REQ_HALT_MASK)
#define GET_U0_CDN_USB_MDCTRL_CLK_SEL                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_MDCTRL_CLK_SEL_SHIFT,U0_CDN_USB_MDCTRL_CLK_SEL_MASK)
#define SET_U0_CDN_USB_MDCTRL_CLK_SEL(data)                saif_set_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,data,U0_CDN_USB_MDCTRL_CLK_SEL_SHIFT,U0_CDN_USB_MDCTRL_CLK_SEL_MASK)
#define GET_U0_CDN_USB_MDCTRL_CLK_STATUS                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_MDCTRL_CLK_STATUS_SHIFT,U0_CDN_USB_MDCTRL_CLK_STATUS_MASK)
#define GET_U0_CDN_USB_MODE_STRAP                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_MODE_STRAP_SHIFT,U0_CDN_USB_MODE_STRAP_MASK)
#define SET_U0_CDN_USB_MODE_STRAP(data)                    saif_set_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,data,U0_CDN_USB_MODE_STRAP_SHIFT,U0_CDN_USB_MODE_STRAP_MASK)
#define GET_U0_CDN_USB_OTG_SUSPENDM                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_OTG_SUSPENDM_SHIFT,U0_CDN_USB_OTG_SUSPENDM_MASK)
#define SET_U0_CDN_USB_OTG_SUSPENDM(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,data,U0_CDN_USB_OTG_SUSPENDM_SHIFT,U0_CDN_USB_OTG_SUSPENDM_MASK)
#define GET_U0_CDN_USB_OTG_SUSPENDM_BYPS                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_OTG_SUSPENDM_BYPS_SHIFT,U0_CDN_USB_OTG_SUSPENDM_BYPS_MASK)
#define SET_U0_CDN_USB_OTG_SUSPENDM_BYPS(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,data,U0_CDN_USB_OTG_SUSPENDM_BYPS_SHIFT,U0_CDN_USB_OTG_SUSPENDM_BYPS_MASK)
#define GET_U0_CDN_USB_PHY_BVALID                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_PHY_BVALID_SHIFT,U0_CDN_USB_PHY_BVALID_MASK)
#define GET_U0_CDN_USB_PLL_EN                              saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_PLL_EN_SHIFT,U0_CDN_USB_PLL_EN_MASK)
#define SET_U0_CDN_USB_PLL_EN(data)                        saif_set_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,data,U0_CDN_USB_PLL_EN_SHIFT,U0_CDN_USB_PLL_EN_MASK)
#define GET_U0_CDN_USB_REFCLK_MODE                         saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_REFCLK_MODE_SHIFT,U0_CDN_USB_REFCLK_MODE_MASK)
#define SET_U0_CDN_USB_REFCLK_MODE(data)                   saif_set_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,data,U0_CDN_USB_REFCLK_MODE_SHIFT,U0_CDN_USB_REFCLK_MODE_MASK)
#define GET_U0_CDN_USB_RID_A_COMP_STS                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_RID_A_COMP_STS_SHIFT,U0_CDN_USB_RID_A_COMP_STS_MASK)
#define SET_U0_CDN_USB_RID_A_COMP_STS(data)                saif_set_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,data,U0_CDN_USB_RID_A_COMP_STS_SHIFT,U0_CDN_USB_RID_A_COMP_STS_MASK)
#define GET_U0_CDN_USB_RID_B_COMP_STS                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_RID_B_COMP_STS_SHIFT,U0_CDN_USB_RID_B_COMP_STS_MASK)
#define SET_U0_CDN_USB_RID_B_COMP_STS(data)                saif_set_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,data,U0_CDN_USB_RID_B_COMP_STS_SHIFT,U0_CDN_USB_RID_B_COMP_STS_MASK)
#define GET_U0_CDN_USB_RID_C_COMP_STS                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_RID_C_COMP_STS_SHIFT,U0_CDN_USB_RID_C_COMP_STS_MASK)
#define SET_U0_CDN_USB_RID_C_COMP_STS(data)                saif_set_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,data,U0_CDN_USB_RID_C_COMP_STS_SHIFT,U0_CDN_USB_RID_C_COMP_STS_MASK)
#define GET_U0_CDN_USB_RID_FLOAT_COMP_EN                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_RID_FLOAT_COMP_EN_SHIFT,U0_CDN_USB_RID_FLOAT_COMP_EN_MASK)
#define GET_U0_CDN_USB_RID_FLOAT_COMP_STS                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_RID_FLOAT_COMP_STS_SHIFT,U0_CDN_USB_RID_FLOAT_COMP_STS_MASK)
#define SET_U0_CDN_USB_RID_FLOAT_COMP_STS(data)            saif_set_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,data,U0_CDN_USB_RID_FLOAT_COMP_STS_SHIFT,U0_CDN_USB_RID_FLOAT_COMP_STS_MASK)
#define GET_U0_CDN_USB_RID_GND_COMP_STS                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_RID_GND_COMP_STS_SHIFT,U0_CDN_USB_RID_GND_COMP_STS_MASK)
#define SET_U0_CDN_USB_RID_GND_COMP_STS(data)              saif_set_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,data,U0_CDN_USB_RID_GND_COMP_STS_SHIFT,U0_CDN_USB_RID_GND_COMP_STS_MASK)
#define GET_U0_CDN_USB_RID_NONFLOAT_COMP_EN                saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_RID_NONFLOAT_COMP_EN_SHIFT,U0_CDN_USB_RID_NONFLOAT_COMP_EN_MASK)
#define GET_U0_CDN_USB_RX_DM                               saif_get_reg(STG_SYSCONSAIF__SYSCFG_4_ADDR,U0_CDN_USB_RX_DM_SHIFT,U0_CDN_USB_RX_DM_MASK)
#define GET_U0_CDN_USB_RX_DP                               saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_RX_DP_SHIFT,U0_CDN_USB_RX_DP_MASK)
#define GET_U0_CDN_USB_RX_RCV                              saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_RX_RCV_SHIFT,U0_CDN_USB_RX_RCV_MASK)
#define GET_U0_CDN_USB_SELF_TEST                           saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_SELF_TEST_SHIFT,U0_CDN_USB_SELF_TEST_MASK)
#define SET_U0_CDN_USB_SELF_TEST(data)                     saif_set_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,data,U0_CDN_USB_SELF_TEST_SHIFT,U0_CDN_USB_SELF_TEST_MASK)
#define GET_U0_CDN_USB_SESSEND                             saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_SESSEND_SHIFT,U0_CDN_USB_SESSEND_MASK)
#define GET_U0_CDN_USB_SESSVALID                           saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_SESSVALID_SHIFT,U0_CDN_USB_SESSVALID_MASK)
#define GET_U0_CDN_USB_SOF                                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_SOF_SHIFT,U0_CDN_USB_SOF_MASK)
#define GET_U0_CDN_USB_TEST_BIST                           saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_TEST_BIST_SHIFT,U0_CDN_USB_TEST_BIST_MASK)
#define GET_U0_CDN_USB_USBDEV_MAIN_POWER_OFF_ACK           saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_USBDEV_MAIN_POWER_OFF_ACK_SHIFT,U0_CDN_USB_USBDEV_MAIN_POWER_OFF_ACK_MASK)
#define GET_U0_CDN_USB_USBDEV_MAIN_POWER_OFF_READY         saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_USBDEV_MAIN_POWER_OFF_READY_SHIFT,U0_CDN_USB_USBDEV_MAIN_POWER_OFF_READY_MASK)
#define GET_U0_CDN_USB_USBDEV_MAIN_POWER_OFF_REQ           saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_USBDEV_MAIN_POWER_OFF_REQ_SHIFT,U0_CDN_USB_USBDEV_MAIN_POWER_OFF_REQ_MASK)
#define SET_U0_CDN_USB_USBDEV_MAIN_POWER_OFF_REQ(data)     saif_set_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,data,U0_CDN_USB_USBDEV_MAIN_POWER_OFF_REQ_SHIFT,U0_CDN_USB_USBDEV_MAIN_POWER_OFF_REQ_MASK)
#define GET_U0_CDN_USB_USBDEV_MAIN_POWER_ON_READY          saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_USBDEV_MAIN_POWER_ON_READY_SHIFT,U0_CDN_USB_USBDEV_MAIN_POWER_ON_READY_MASK)
#define GET_U0_CDN_USB_USBDEV_MAIN_POWER_ON_REQ            saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_USBDEV_MAIN_POWER_ON_REQ_SHIFT,U0_CDN_USB_USBDEV_MAIN_POWER_ON_REQ_MASK)
#define GET_U0_CDN_USB_USBDEV_MAIN_POWER_ON_VALID          saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_USBDEV_MAIN_POWER_ON_VALID_SHIFT,U0_CDN_USB_USBDEV_MAIN_POWER_ON_VALID_MASK)
#define SET_U0_CDN_USB_USBDEV_MAIN_POWER_ON_VALID(data)    saif_set_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,data,U0_CDN_USB_USBDEV_MAIN_POWER_ON_VALID_SHIFT,U0_CDN_USB_USBDEV_MAIN_POWER_ON_VALID_MASK)
#define GET_U0_CDN_USB_USBDEV_POWER_OFF_ACK                saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_USBDEV_POWER_OFF_ACK_SHIFT,U0_CDN_USB_USBDEV_POWER_OFF_ACK_MASK)
#define GET_U0_CDN_USB_USBDEV_POWER_OFF_READY              saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_USBDEV_POWER_OFF_READY_SHIFT,U0_CDN_USB_USBDEV_POWER_OFF_READY_MASK)
#define GET_U0_CDN_USB_USBDEV_POWER_OFF_REQ                saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_USBDEV_POWER_OFF_REQ_SHIFT,U0_CDN_USB_USBDEV_POWER_OFF_REQ_MASK)
#define SET_U0_CDN_USB_USBDEV_POWER_OFF_REQ(data)          saif_set_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,data,U0_CDN_USB_USBDEV_POWER_OFF_REQ_SHIFT,U0_CDN_USB_USBDEV_POWER_OFF_REQ_MASK)
#define GET_U0_CDN_USB_USBDEV_POWER_ON_READY               saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_USBDEV_POWER_ON_READY_SHIFT,U0_CDN_USB_USBDEV_POWER_ON_READY_MASK)
#define GET_U0_CDN_USB_USBDEV_POWER_ON_REQ                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_USBDEV_POWER_ON_REQ_SHIFT,U0_CDN_USB_USBDEV_POWER_ON_REQ_MASK)
#define GET_U0_CDN_USB_USBDEV_POWER_ON_VALID               saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_USBDEV_POWER_ON_VALID_SHIFT,U0_CDN_USB_USBDEV_POWER_ON_VALID_MASK)
#define SET_U0_CDN_USB_USBDEV_POWER_ON_VALID(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,data,U0_CDN_USB_USBDEV_POWER_ON_VALID_SHIFT,U0_CDN_USB_USBDEV_POWER_ON_VALID_MASK)
#define GET_U0_CDN_USB_UTMI_DMPULLDOWN_SIT                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_UTMI_DMPULLDOWN_SIT_SHIFT,U0_CDN_USB_UTMI_DMPULLDOWN_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_DMPULLDOWN_SIT(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,data,U0_CDN_USB_UTMI_DMPULLDOWN_SIT_SHIFT,U0_CDN_USB_UTMI_DMPULLDOWN_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_DPPULLDOWN_SIT                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_UTMI_DPPULLDOWN_SIT_SHIFT,U0_CDN_USB_UTMI_DPPULLDOWN_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_DPPULLDOWN_SIT(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,data,U0_CDN_USB_UTMI_DPPULLDOWN_SIT_SHIFT,U0_CDN_USB_UTMI_DPPULLDOWN_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_FSLSSERIALMODE_SIT             saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_UTMI_FSLSSERIALMODE_SIT_SHIFT,U0_CDN_USB_UTMI_FSLSSERIALMODE_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_FSLSSERIALMODE_SIT(data)       saif_set_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,data,U0_CDN_USB_UTMI_FSLSSERIALMODE_SIT_SHIFT,U0_CDN_USB_UTMI_FSLSSERIALMODE_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_HOSTDISCONNECT_SIT             saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_UTMI_HOSTDISCONNECT_SIT_SHIFT,U0_CDN_USB_UTMI_HOSTDISCONNECT_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_IDDIG_SIT                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_UTMI_IDDIG_SIT_SHIFT,U0_CDN_USB_UTMI_IDDIG_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_IDPULLUP_SIT                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_UTMI_IDPULLUP_SIT_SHIFT,U0_CDN_USB_UTMI_IDPULLUP_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_IDPULLUP_SIT(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,data,U0_CDN_USB_UTMI_IDPULLUP_SIT_SHIFT,U0_CDN_USB_UTMI_IDPULLUP_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_LINESTATE_SIT                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_UTMI_LINESTATE_SIT_SHIFT,U0_CDN_USB_UTMI_LINESTATE_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_OPMODE_SIT                     saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_UTMI_OPMODE_SIT_SHIFT,U0_CDN_USB_UTMI_OPMODE_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_OPMODE_SIT(data)               saif_set_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,data,U0_CDN_USB_UTMI_OPMODE_SIT_SHIFT,U0_CDN_USB_UTMI_OPMODE_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_RXACTIVE_SIT                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_UTMI_RXACTIVE_SIT_SHIFT,U0_CDN_USB_UTMI_RXACTIVE_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_RXERROR_SIT                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_UTMI_RXERROR_SIT_SHIFT,U0_CDN_USB_UTMI_RXERROR_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_RXVALID_SIT                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_8_ADDR,U0_CDN_USB_UTMI_RXVALID_SIT_SHIFT,U0_CDN_USB_UTMI_RXVALID_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_RXVALIDH_SIT                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_UTMI_RXVALIDH_SIT_SHIFT,U0_CDN_USB_UTMI_RXVALIDH_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_SESSVLD                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_UTMI_SESSVLD_SHIFT,U0_CDN_USB_UTMI_SESSVLD_MASK)
#define SET_U0_CDN_USB_UTMI_SESSVLD(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,data,U0_CDN_USB_UTMI_SESSVLD_SHIFT,U0_CDN_USB_UTMI_SESSVLD_MASK)
#define GET_U0_CDN_USB_UTMI_TERMSELECT_SIT                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_UTMI_TERMSELECT_SIT_SHIFT,U0_CDN_USB_UTMI_TERMSELECT_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_TERMSELECT_SIT(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,data,U0_CDN_USB_UTMI_TERMSELECT_SIT_SHIFT,U0_CDN_USB_UTMI_TERMSELECT_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_TX_DAT_SIT                     saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_UTMI_TX_DAT_SIT_SHIFT,U0_CDN_USB_UTMI_TX_DAT_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_TX_DAT_SIT(data)               saif_set_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,data,U0_CDN_USB_UTMI_TX_DAT_SIT_SHIFT,U0_CDN_USB_UTMI_TX_DAT_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_TX_ENABLE_N_SIT                saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_UTMI_TX_ENABLE_N_SIT_SHIFT,U0_CDN_USB_UTMI_TX_ENABLE_N_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_TX_ENABLE_N_SIT(data)          saif_set_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,data,U0_CDN_USB_UTMI_TX_ENABLE_N_SIT_SHIFT,U0_CDN_USB_UTMI_TX_ENABLE_N_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_TX_SE0_SIT                     saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_UTMI_TX_SE0_SIT_SHIFT,U0_CDN_USB_UTMI_TX_SE0_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_TX_SE0_SIT(data)               saif_set_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,data,U0_CDN_USB_UTMI_TX_SE0_SIT_SHIFT,U0_CDN_USB_UTMI_TX_SE0_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_TXBITSTUFFENABLE_SIT           saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_UTMI_TXBITSTUFFENABLE_SIT_SHIFT,U0_CDN_USB_UTMI_TXBITSTUFFENABLE_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_TXBITSTUFFENABLE_SIT(data)     saif_set_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,data,U0_CDN_USB_UTMI_TXBITSTUFFENABLE_SIT_SHIFT,U0_CDN_USB_UTMI_TXBITSTUFFENABLE_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_TXREADY_SIT                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_UTMI_TXREADY_SIT_SHIFT,U0_CDN_USB_UTMI_TXREADY_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_TXVALID_SIT                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_UTMI_TXVALID_SIT_SHIFT,U0_CDN_USB_UTMI_TXVALID_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_TXVALID_SIT(data)              saif_set_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,data,U0_CDN_USB_UTMI_TXVALID_SIT_SHIFT,U0_CDN_USB_UTMI_TXVALID_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_TXVALIDH_SIT                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_UTMI_TXVALIDH_SIT_SHIFT,U0_CDN_USB_UTMI_TXVALIDH_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_TXVALIDH_SIT(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,data,U0_CDN_USB_UTMI_TXVALIDH_SIT_SHIFT,U0_CDN_USB_UTMI_TXVALIDH_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_VBUSVALID_SIT                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_UTMI_VBUSVALID_SIT_SHIFT,U0_CDN_USB_UTMI_VBUSVALID_SIT_MASK)
#define GET_U0_CDN_USB_UTMI_XCVRSELECT_SIT                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_UTMI_XCVRSELECT_SIT_SHIFT,U0_CDN_USB_UTMI_XCVRSELECT_SIT_MASK)
#define SET_U0_CDN_USB_UTMI_XCVRSELECT_SIT(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,data,U0_CDN_USB_UTMI_XCVRSELECT_SIT_SHIFT,U0_CDN_USB_UTMI_XCVRSELECT_SIT_MASK)
#define GET_U0_CDN_USB_VDM_SRC_EN                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_VDM_SRC_EN_SHIFT,U0_CDN_USB_VDM_SRC_EN_MASK)
#define GET_U0_CDN_USB_VDP_SRC_EN                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_VDP_SRC_EN_SHIFT,U0_CDN_USB_VDP_SRC_EN_MASK)
#define GET_U0_CDN_USB_WAKEUP                              saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_WAKEUP_SHIFT,U0_CDN_USB_WAKEUP_MASK)
#define SET_U0_CDN_USB_WAKEUP(data)                        saif_set_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,data,U0_CDN_USB_WAKEUP_SHIFT,U0_CDN_USB_WAKEUP_MASK)
#define GET_U0_CDN_USB_XHC_D0_ACK                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_XHC_D0_ACK_SHIFT,U0_CDN_USB_XHC_D0_ACK_MASK)
#define GET_U0_CDN_USB_XHC_D0_REQ                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,U0_CDN_USB_XHC_D0_REQ_SHIFT,U0_CDN_USB_XHC_D0_REQ_MASK)
#define SET_U0_CDN_USB_XHC_D0_REQ(data)                    saif_set_reg(STG_SYSCONSAIF__SYSCFG_12_ADDR,data,U0_CDN_USB_XHC_D0_REQ_SHIFT,U0_CDN_USB_XHC_D0_REQ_MASK)
#define GET_U0_CDN_USB_XHCI_DEBUG_BUS                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_16_ADDR,U0_CDN_USB_XHCI_DEBUG_BUS_SHIFT,U0_CDN_USB_XHCI_DEBUG_BUS_MASK)
#define GET_U0_CDN_USB_XHCI_DEBUG_LINK_STATE               saif_get_reg(STG_SYSCONSAIF__SYSCFG_20_ADDR,U0_CDN_USB_XHCI_DEBUG_LINK_STATE_SHIFT,U0_CDN_USB_XHCI_DEBUG_LINK_STATE_MASK)
#define GET_U0_CDN_USB_XHCI_DEBUG_SEL                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_CDN_USB_XHCI_DEBUG_SEL_SHIFT,U0_CDN_USB_XHCI_DEBUG_SEL_MASK)
#define SET_U0_CDN_USB_XHCI_DEBUG_SEL(data)                saif_set_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,data,U0_CDN_USB_XHCI_DEBUG_SEL_SHIFT,U0_CDN_USB_XHCI_DEBUG_SEL_MASK)
#define GET_U0_CDN_USB_XHCI_MAIN_POWER_OFF_ACK             saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_CDN_USB_XHCI_MAIN_POWER_OFF_ACK_SHIFT,U0_CDN_USB_XHCI_MAIN_POWER_OFF_ACK_MASK)
#define GET_U0_CDN_USB_XHCI_MAIN_POWER_OFF_REQ             saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_CDN_USB_XHCI_MAIN_POWER_OFF_REQ_SHIFT,U0_CDN_USB_XHCI_MAIN_POWER_OFF_REQ_MASK)
#define SET_U0_CDN_USB_XHCI_MAIN_POWER_OFF_REQ(data)       saif_set_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,data,U0_CDN_USB_XHCI_MAIN_POWER_OFF_REQ_SHIFT,U0_CDN_USB_XHCI_MAIN_POWER_OFF_REQ_MASK)
#define GET_U0_CDN_USB_XHCI_MAIN_POWER_ON_READY            saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_CDN_USB_XHCI_MAIN_POWER_ON_READY_SHIFT,U0_CDN_USB_XHCI_MAIN_POWER_ON_READY_MASK)
#define GET_U0_CDN_USB_XHCI_MAIN_POWER_ON_REQ              saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_CDN_USB_XHCI_MAIN_POWER_ON_REQ_SHIFT,U0_CDN_USB_XHCI_MAIN_POWER_ON_REQ_MASK)
#define GET_U0_CDN_USB_XHCI_MAIN_POWER_ON_VALID            saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_CDN_USB_XHCI_MAIN_POWER_ON_VALID_SHIFT,U0_CDN_USB_XHCI_MAIN_POWER_ON_VALID_MASK)
#define SET_U0_CDN_USB_XHCI_MAIN_POWER_ON_VALID(data)      saif_set_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,data,U0_CDN_USB_XHCI_MAIN_POWER_ON_VALID_SHIFT,U0_CDN_USB_XHCI_MAIN_POWER_ON_VALID_MASK)
#define GET_U0_CDN_USB_XHCI_POWER_OFF_ACK                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_CDN_USB_XHCI_POWER_OFF_ACK_SHIFT,U0_CDN_USB_XHCI_POWER_OFF_ACK_MASK)
#define GET_U0_CDN_USB_XHCI_POWER_OFF_READY                saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_CDN_USB_XHCI_POWER_OFF_READY_SHIFT,U0_CDN_USB_XHCI_POWER_OFF_READY_MASK)
#define GET_U0_CDN_USB_XHCI_POWER_OFF_REQ                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_CDN_USB_XHCI_POWER_OFF_REQ_SHIFT,U0_CDN_USB_XHCI_POWER_OFF_REQ_MASK)
#define SET_U0_CDN_USB_XHCI_POWER_OFF_REQ(data)            saif_set_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,data,U0_CDN_USB_XHCI_POWER_OFF_REQ_SHIFT,U0_CDN_USB_XHCI_POWER_OFF_REQ_MASK)
#define GET_U0_CDN_USB_XHCI_POWER_ON_READY                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_CDN_USB_XHCI_POWER_ON_READY_SHIFT,U0_CDN_USB_XHCI_POWER_ON_READY_MASK)
#define GET_U0_CDN_USB_XHCI_POWER_ON_REQ                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_CDN_USB_XHCI_POWER_ON_REQ_SHIFT,U0_CDN_USB_XHCI_POWER_ON_REQ_MASK)
#define GET_U0_CDN_USB_XHCI_POWER_ON_VALID                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_CDN_USB_XHCI_POWER_ON_VALID_SHIFT,U0_CDN_USB_XHCI_POWER_ON_VALID_MASK)
#define SET_U0_CDN_USB_XHCI_POWER_ON_VALID(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,data,U0_CDN_USB_XHCI_POWER_ON_VALID_SHIFT,U0_CDN_USB_XHCI_POWER_ON_VALID_MASK)
#define GET_U0_E2_SFT7110_CEASE_FROM_TILE_0                saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_E2_SFT7110_CEASE_FROM_TILE_0_SHIFT,U0_E2_SFT7110_CEASE_FROM_TILE_0_MASK)
#define GET_U0_E2_SFT7110_DEBUG_FROM_TILE_0                saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_E2_SFT7110_DEBUG_FROM_TILE_0_SHIFT,U0_E2_SFT7110_DEBUG_FROM_TILE_0_MASK)
#define GET_U0_E2_SFT7110_HALT_FROM_TILE_0                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_24_ADDR,U0_E2_SFT7110_HALT_FROM_TILE_0_SHIFT,U0_E2_SFT7110_HALT_FROM_TILE_0_MASK)
#define GET_U0_E2_SFT7110_NMI_0_RNMI_EXCEPTION_VECTOR      saif_get_reg(STG_SYSCONSAIF__SYSCFG_28_ADDR,U0_E2_SFT7110_NMI_0_RNMI_EXCEPTION_VECTOR_SHIFT,U0_E2_SFT7110_NMI_0_RNMI_EXCEPTION_VECTOR_MASK)
#define SET_U0_E2_SFT7110_NMI_0_RNMI_EXCEPTION_VECTOR(data) saif_set_reg(STG_SYSCONSAIF__SYSCFG_28_ADDR,data,U0_E2_SFT7110_NMI_0_RNMI_EXCEPTION_VECTOR_SHIFT,U0_E2_SFT7110_NMI_0_RNMI_EXCEPTION_VECTOR_MASK)
#define GET_U0_E2_SFT7110_NMI_0_RNMI_INTERRUPT_VECTOR      saif_get_reg(STG_SYSCONSAIF__SYSCFG_32_ADDR,U0_E2_SFT7110_NMI_0_RNMI_INTERRUPT_VECTOR_SHIFT,U0_E2_SFT7110_NMI_0_RNMI_INTERRUPT_VECTOR_MASK)
#define SET_U0_E2_SFT7110_NMI_0_RNMI_INTERRUPT_VECTOR(data) saif_set_reg(STG_SYSCONSAIF__SYSCFG_32_ADDR,data,U0_E2_SFT7110_NMI_0_RNMI_INTERRUPT_VECTOR_SHIFT,U0_E2_SFT7110_NMI_0_RNMI_INTERRUPT_VECTOR_MASK)
#define GET_U0_E2_SFT7110_RESET_VECTOR_0                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_36_ADDR,U0_E2_SFT7110_RESET_VECTOR_0_SHIFT,U0_E2_SFT7110_RESET_VECTOR_0_MASK)
#define SET_U0_E2_SFT7110_RESET_VECTOR_0(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_36_ADDR,data,U0_E2_SFT7110_RESET_VECTOR_0_SHIFT,U0_E2_SFT7110_RESET_VECTOR_0_MASK)
#define GET_U0_E2_SFT7110_WFI_FROM_TILE_0                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_40_ADDR,U0_E2_SFT7110_WFI_FROM_TILE_0_SHIFT,U0_E2_SFT7110_WFI_FROM_TILE_0_MASK)
#define GET_U0_HIFI4_ALTRESETVEC                           saif_get_reg(STG_SYSCONSAIF__SYSCFG_44_ADDR,U0_HIFI4_ALTRESETVEC_SHIFT,U0_HIFI4_ALTRESETVEC_MASK)
#define SET_U0_HIFI4_ALTRESETVEC(data)                     saif_set_reg(STG_SYSCONSAIF__SYSCFG_44_ADDR,data,U0_HIFI4_ALTRESETVEC_SHIFT,U0_HIFI4_ALTRESETVEC_MASK)
#define GET_U0_HIFI4_BREAKIN                               saif_get_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,U0_HIFI4_BREAKIN_SHIFT,U0_HIFI4_BREAKIN_MASK)
#define SET_U0_HIFI4_BREAKIN(data)                         saif_set_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,data,U0_HIFI4_BREAKIN_SHIFT,U0_HIFI4_BREAKIN_MASK)
#define GET_U0_HIFI4_BREAKINACK                            saif_get_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,U0_HIFI4_BREAKINACK_SHIFT,U0_HIFI4_BREAKINACK_MASK)
#define GET_U0_HIFI4_BREAKOUT                              saif_get_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,U0_HIFI4_BREAKOUT_SHIFT,U0_HIFI4_BREAKOUT_MASK)
#define GET_U0_HIFI4_BREAKOUTACK                           saif_get_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,U0_HIFI4_BREAKOUTACK_SHIFT,U0_HIFI4_BREAKOUTACK_MASK)
#define SET_U0_HIFI4_BREAKOUTACK(data)                     saif_set_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,data,U0_HIFI4_BREAKOUTACK_SHIFT,U0_HIFI4_BREAKOUTACK_MASK)
#define GET_U0_HIFI4_DEBUGMODE                             saif_get_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,U0_HIFI4_DEBUGMODE_SHIFT,U0_HIFI4_DEBUGMODE_MASK)
#define GET_U0_HIFI4_DOUBLEEXCEPTIONERROR                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,U0_HIFI4_DOUBLEEXCEPTIONERROR_SHIFT,U0_HIFI4_DOUBLEEXCEPTIONERROR_MASK)
#define GET_U0_HIFI4_IRAM0LOADSTORE                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,U0_HIFI4_IRAM0LOADSTORE_SHIFT,U0_HIFI4_IRAM0LOADSTORE_MASK)
#define GET_U0_HIFI4_IRAM1LOADSTORE                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,U0_HIFI4_IRAM1LOADSTORE_SHIFT,U0_HIFI4_IRAM1LOADSTORE_MASK)
#define GET_U0_HIFI4_OCDHALTONRESET                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,U0_HIFI4_OCDHALTONRESET_SHIFT,U0_HIFI4_OCDHALTONRESET_MASK)
#define SET_U0_HIFI4_OCDHALTONRESET(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,data,U0_HIFI4_OCDHALTONRESET_SHIFT,U0_HIFI4_OCDHALTONRESET_MASK)
#define GET_U0_HIFI4_PFATALERROR                           saif_get_reg(STG_SYSCONSAIF__SYSCFG_48_ADDR,U0_HIFI4_PFATALERROR_SHIFT,U0_HIFI4_PFATALERROR_MASK)
#define GET_U0_HIFI4_PFAULTINFO                            saif_get_reg(STG_SYSCONSAIF__SYSCFG_52_ADDR,U0_HIFI4_PFAULTINFO_SHIFT,U0_HIFI4_PFAULTINFO_MASK)
#define GET_U0_HIFI4_PFAULTINFOVALID                       saif_get_reg(STG_SYSCONSAIF__SYSCFG_56_ADDR,U0_HIFI4_PFAULTINFOVALID_SHIFT,U0_HIFI4_PFAULTINFOVALID_MASK)
#define GET_U0_HIFI4_PRID                                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_56_ADDR,U0_HIFI4_PRID_SHIFT,U0_HIFI4_PRID_MASK)
#define SET_U0_HIFI4_PRID(data)                            saif_set_reg(STG_SYSCONSAIF__SYSCFG_56_ADDR,data,U0_HIFI4_PRID_SHIFT,U0_HIFI4_PRID_MASK)
#define GET_U0_HIFI4_PWAITMODE                             saif_get_reg(STG_SYSCONSAIF__SYSCFG_56_ADDR,U0_HIFI4_PWAITMODE_SHIFT,U0_HIFI4_PWAITMODE_MASK)
#define GET_U0_HIFI4_RUNSTALL                              saif_get_reg(STG_SYSCONSAIF__SYSCFG_56_ADDR,U0_HIFI4_RUNSTALL_SHIFT,U0_HIFI4_RUNSTALL_MASK)
#define SET_U0_HIFI4_RUNSTALL(data)                        saif_set_reg(STG_SYSCONSAIF__SYSCFG_56_ADDR,data,U0_HIFI4_RUNSTALL_SHIFT,U0_HIFI4_RUNSTALL_MASK)
#define GET_U0_HIFI4_SCFG_DSP_MST_OFFSET                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_60_ADDR,U0_HIFI4_SCFG_DSP_MST_OFFSET_SHIFT,U0_HIFI4_SCFG_DSP_MST_OFFSET_MASK)
#define SET_U0_HIFI4_SCFG_DSP_MST_OFFSET(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_60_ADDR,data,U0_HIFI4_SCFG_DSP_MST_OFFSET_SHIFT,U0_HIFI4_SCFG_DSP_MST_OFFSET_MASK)
#define GET_U0_HIFI4_SCFG_DSP_SLV_OFFSET                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_64_ADDR,U0_HIFI4_SCFG_DSP_SLV_OFFSET_SHIFT,U0_HIFI4_SCFG_DSP_SLV_OFFSET_MASK)
#define SET_U0_HIFI4_SCFG_DSP_SLV_OFFSET(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_64_ADDR,data,U0_HIFI4_SCFG_DSP_SLV_OFFSET_SHIFT,U0_HIFI4_SCFG_DSP_SLV_OFFSET_MASK)
#define GET_U0_HIFI4_SCFG_SRAM_CONFIG                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_68_ADDR,U0_HIFI4_SCFG_SRAM_CONFIG_SHIFT,U0_HIFI4_SCFG_SRAM_CONFIG_MASK)
#define SET_U0_HIFI4_SCFG_SRAM_CONFIG(data)                saif_set_reg(STG_SYSCONSAIF__SYSCFG_68_ADDR,data,U0_HIFI4_SCFG_SRAM_CONFIG_SHIFT,U0_HIFI4_SCFG_SRAM_CONFIG_MASK)
#define GET_U0_HIFI4_STATVECTORSEL                         saif_get_reg(STG_SYSCONSAIF__SYSCFG_68_ADDR,U0_HIFI4_STATVECTORSEL_SHIFT,U0_HIFI4_STATVECTORSEL_MASK)
#define SET_U0_HIFI4_STATVECTORSEL(data)                   saif_set_reg(STG_SYSCONSAIF__SYSCFG_68_ADDR,data,U0_HIFI4_STATVECTORSEL_SHIFT,U0_HIFI4_STATVECTORSEL_MASK)
#define GET_U0_HIFI4_TRIGIN_IDMA                           saif_get_reg(STG_SYSCONSAIF__SYSCFG_68_ADDR,U0_HIFI4_TRIGIN_IDMA_SHIFT,U0_HIFI4_TRIGIN_IDMA_MASK)
#define SET_U0_HIFI4_TRIGIN_IDMA(data)                     saif_set_reg(STG_SYSCONSAIF__SYSCFG_68_ADDR,data,U0_HIFI4_TRIGIN_IDMA_SHIFT,U0_HIFI4_TRIGIN_IDMA_MASK)
#define GET_U0_HIFI4_TRIGOUT_IDMA                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_68_ADDR,U0_HIFI4_TRIGOUT_IDMA_SHIFT,U0_HIFI4_TRIGOUT_IDMA_MASK)
#define GET_U0_HIFI4_XOCDMODE                              saif_get_reg(STG_SYSCONSAIF__SYSCFG_68_ADDR,U0_HIFI4_XOCDMODE_SHIFT,U0_HIFI4_XOCDMODE_MASK)
#define GET_U0_PLDA_PCIE_ALIGN_DETECT                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_68_ADDR,U0_PLDA_PCIE_ALIGN_DETECT_SHIFT,U0_PLDA_PCIE_ALIGN_DETECT_MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_31_0_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_72_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_31_0__SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_31_0__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_63_32_         saif_get_reg(STG_SYSCONSAIF__SYSCFG_76_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_63_32__SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_63_32__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_95_64_         saif_get_reg(STG_SYSCONSAIF__SYSCFG_80_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_95_64__SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_95_64__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_127_96_        saif_get_reg(STG_SYSCONSAIF__SYSCFG_84_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_127_96__SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_127_96__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_159_128_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_88_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_159_128__SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_159_128__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_191_160_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_92_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_191_160__SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_191_160__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_223_192_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_96_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_223_192__SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_223_192__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_255_224_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_100_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_255_224__SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_255_224__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_257_256_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_104_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_257_256__SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARATOMOP_257_256__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARFUNC                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_104_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARFUNC_SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARFUNC_MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARREGION                saif_get_reg(STG_SYSCONSAIF__SYSCFG_104_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARREGION_SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARREGION_MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARUSER_31_0_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_108_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARUSER_31_0__SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARUSER_31_0__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_ARUSER_52_32_           saif_get_reg(STG_SYSCONSAIF__SYSCFG_112_ADDR,U0_PLDA_PCIE_AXI4_MST0_ARUSER_52_32__SHIFT,U0_PLDA_PCIE_AXI4_MST0_ARUSER_52_32__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_AWFUNC                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_116_ADDR,U0_PLDA_PCIE_AXI4_MST0_AWFUNC_SHIFT,U0_PLDA_PCIE_AXI4_MST0_AWFUNC_MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_AWREGION                saif_get_reg(STG_SYSCONSAIF__SYSCFG_116_ADDR,U0_PLDA_PCIE_AXI4_MST0_AWREGION_SHIFT,U0_PLDA_PCIE_AXI4_MST0_AWREGION_MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_AWUSER_31_0_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_120_ADDR,U0_PLDA_PCIE_AXI4_MST0_AWUSER_31_0__SHIFT,U0_PLDA_PCIE_AXI4_MST0_AWUSER_31_0__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_AWUSER_42_32_           saif_get_reg(STG_SYSCONSAIF__SYSCFG_124_ADDR,U0_PLDA_PCIE_AXI4_MST0_AWUSER_42_32__SHIFT,U0_PLDA_PCIE_AXI4_MST0_AWUSER_42_32__MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_RDERR                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_124_ADDR,U0_PLDA_PCIE_AXI4_MST0_RDERR_SHIFT,U0_PLDA_PCIE_AXI4_MST0_RDERR_MASK)
#define SET_U0_PLDA_PCIE_AXI4_MST0_RDERR(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_124_ADDR,data,U0_PLDA_PCIE_AXI4_MST0_RDERR_SHIFT,U0_PLDA_PCIE_AXI4_MST0_RDERR_MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_RUSER                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_128_ADDR,U0_PLDA_PCIE_AXI4_MST0_RUSER_SHIFT,U0_PLDA_PCIE_AXI4_MST0_RUSER_MASK)
#define SET_U0_PLDA_PCIE_AXI4_MST0_RUSER(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_128_ADDR,data,U0_PLDA_PCIE_AXI4_MST0_RUSER_SHIFT,U0_PLDA_PCIE_AXI4_MST0_RUSER_MASK)
#define GET_U0_PLDA_PCIE_AXI4_MST0_WDERR                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_132_ADDR,U0_PLDA_PCIE_AXI4_MST0_WDERR_SHIFT,U0_PLDA_PCIE_AXI4_MST0_WDERR_MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_136_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0_(data)    saif_set_reg(STG_SYSCONSAIF__SYSCFG_136_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32_         saif_get_reg(STG_SYSCONSAIF__SYSCFG_140_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32_(data)   saif_set_reg(STG_SYSCONSAIF__SYSCFG_140_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64_         saif_get_reg(STG_SYSCONSAIF__SYSCFG_144_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64_(data)   saif_set_reg(STG_SYSCONSAIF__SYSCFG_144_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96_        saif_get_reg(STG_SYSCONSAIF__SYSCFG_148_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96_(data)  saif_set_reg(STG_SYSCONSAIF__SYSCFG_148_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_152_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128_(data) saif_set_reg(STG_SYSCONSAIF__SYSCFG_152_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_156_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160_(data) saif_set_reg(STG_SYSCONSAIF__SYSCFG_156_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_160_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192_(data) saif_set_reg(STG_SYSCONSAIF__SYSCFG_160_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_164_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224_(data) saif_set_reg(STG_SYSCONSAIF__SYSCFG_164_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_168_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256_(data) saif_set_reg(STG_SYSCONSAIF__SYSCFG_168_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARFUNC                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_168_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARFUNC_SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARFUNC_MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARFUNC(data)            saif_set_reg(STG_SYSCONSAIF__SYSCFG_168_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARFUNC_SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARFUNC_MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARREGION                saif_get_reg(STG_SYSCONSAIF__SYSCFG_168_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARREGION_SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARREGION_MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARREGION(data)          saif_set_reg(STG_SYSCONSAIF__SYSCFG_168_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARREGION_SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARREGION_MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_172_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0_(data)      saif_set_reg(STG_SYSCONSAIF__SYSCFG_172_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32_           saif_get_reg(STG_SYSCONSAIF__SYSCFG_176_ADDR,U0_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32_(data)     saif_set_reg(STG_SYSCONSAIF__SYSCFG_176_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_AWFUNC                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_176_ADDR,U0_PLDA_PCIE_AXI4_SLV0_AWFUNC_SHIFT,U0_PLDA_PCIE_AXI4_SLV0_AWFUNC_MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_AWFUNC(data)            saif_set_reg(STG_SYSCONSAIF__SYSCFG_176_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_AWFUNC_SHIFT,U0_PLDA_PCIE_AXI4_SLV0_AWFUNC_MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_AWREGION                saif_get_reg(STG_SYSCONSAIF__SYSCFG_176_ADDR,U0_PLDA_PCIE_AXI4_SLV0_AWREGION_SHIFT,U0_PLDA_PCIE_AXI4_SLV0_AWREGION_MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_AWREGION(data)          saif_set_reg(STG_SYSCONSAIF__SYSCFG_176_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_AWREGION_SHIFT,U0_PLDA_PCIE_AXI4_SLV0_AWREGION_MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_180_ADDR,U0_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0_(data)      saif_set_reg(STG_SYSCONSAIF__SYSCFG_180_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32_           saif_get_reg(STG_SYSCONSAIF__SYSCFG_184_ADDR,U0_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32_(data)     saif_set_reg(STG_SYSCONSAIF__SYSCFG_184_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__SHIFT,U0_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_RDERR                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_184_ADDR,U0_PLDA_PCIE_AXI4_SLV0_RDERR_SHIFT,U0_PLDA_PCIE_AXI4_SLV0_RDERR_MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_RUSER                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_188_ADDR,U0_PLDA_PCIE_AXI4_SLV0_RUSER_SHIFT,U0_PLDA_PCIE_AXI4_SLV0_RUSER_MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLV0_WDERR                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_192_ADDR,U0_PLDA_PCIE_AXI4_SLV0_WDERR_SHIFT,U0_PLDA_PCIE_AXI4_SLV0_WDERR_MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLV0_WDERR(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_192_ADDR,data,U0_PLDA_PCIE_AXI4_SLV0_WDERR_SHIFT,U0_PLDA_PCIE_AXI4_SLV0_WDERR_MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLVL_ARFUNC                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_192_ADDR,U0_PLDA_PCIE_AXI4_SLVL_ARFUNC_SHIFT,U0_PLDA_PCIE_AXI4_SLVL_ARFUNC_MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLVL_ARFUNC(data)            saif_set_reg(STG_SYSCONSAIF__SYSCFG_192_ADDR,data,U0_PLDA_PCIE_AXI4_SLVL_ARFUNC_SHIFT,U0_PLDA_PCIE_AXI4_SLVL_ARFUNC_MASK)
#define GET_U0_PLDA_PCIE_AXI4_SLVL_AWFUNC                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_196_ADDR,U0_PLDA_PCIE_AXI4_SLVL_AWFUNC_SHIFT,U0_PLDA_PCIE_AXI4_SLVL_AWFUNC_MASK)
#define SET_U0_PLDA_PCIE_AXI4_SLVL_AWFUNC(data)            saif_set_reg(STG_SYSCONSAIF__SYSCFG_196_ADDR,data,U0_PLDA_PCIE_AXI4_SLVL_AWFUNC_SHIFT,U0_PLDA_PCIE_AXI4_SLVL_AWFUNC_MASK)
#define GET_U0_PLDA_PCIE_BUS_WIDTH_O                       saif_get_reg(STG_SYSCONSAIF__SYSCFG_196_ADDR,U0_PLDA_PCIE_BUS_WIDTH_O_SHIFT,U0_PLDA_PCIE_BUS_WIDTH_O_MASK)
#define GET_U0_PLDA_PCIE_BYPASS_CODEC                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_196_ADDR,U0_PLDA_PCIE_BYPASS_CODEC_SHIFT,U0_PLDA_PCIE_BYPASS_CODEC_MASK)
#define SET_U0_PLDA_PCIE_BYPASS_CODEC(data)                saif_set_reg(STG_SYSCONSAIF__SYSCFG_196_ADDR,data,U0_PLDA_PCIE_BYPASS_CODEC_SHIFT,U0_PLDA_PCIE_BYPASS_CODEC_MASK)
#define GET_U0_PLDA_PCIE_CKREF_SRC                         saif_get_reg(STG_SYSCONSAIF__SYSCFG_196_ADDR,U0_PLDA_PCIE_CKREF_SRC_SHIFT,U0_PLDA_PCIE_CKREF_SRC_MASK)
#define SET_U0_PLDA_PCIE_CKREF_SRC(data)                   saif_set_reg(STG_SYSCONSAIF__SYSCFG_196_ADDR,data,U0_PLDA_PCIE_CKREF_SRC_SHIFT,U0_PLDA_PCIE_CKREF_SRC_MASK)
#define GET_U0_PLDA_PCIE_CLK_SEL                           saif_get_reg(STG_SYSCONSAIF__SYSCFG_196_ADDR,U0_PLDA_PCIE_CLK_SEL_SHIFT,U0_PLDA_PCIE_CLK_SEL_MASK)
#define SET_U0_PLDA_PCIE_CLK_SEL(data)                     saif_set_reg(STG_SYSCONSAIF__SYSCFG_196_ADDR,data,U0_PLDA_PCIE_CLK_SEL_SHIFT,U0_PLDA_PCIE_CLK_SEL_MASK)
#define GET_U0_PLDA_PCIE_CLKREQ                            saif_get_reg(STG_SYSCONSAIF__SYSCFG_196_ADDR,U0_PLDA_PCIE_CLKREQ_SHIFT,U0_PLDA_PCIE_CLKREQ_MASK)
#define SET_U0_PLDA_PCIE_CLKREQ(data)                      saif_set_reg(STG_SYSCONSAIF__SYSCFG_196_ADDR,data,U0_PLDA_PCIE_CLKREQ_SHIFT,U0_PLDA_PCIE_CLKREQ_MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_31_0_                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_200_ADDR,U0_PLDA_PCIE_K_PHYPARAM_31_0__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_31_0__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_31_0_(data)            saif_set_reg(STG_SYSCONSAIF__SYSCFG_200_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_31_0__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_31_0__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_63_32_                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_204_ADDR,U0_PLDA_PCIE_K_PHYPARAM_63_32__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_63_32__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_63_32_(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_204_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_63_32__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_63_32__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_95_64_                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_208_ADDR,U0_PLDA_PCIE_K_PHYPARAM_95_64__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_95_64__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_95_64_(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_208_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_95_64__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_95_64__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_127_96_                saif_get_reg(STG_SYSCONSAIF__SYSCFG_212_ADDR,U0_PLDA_PCIE_K_PHYPARAM_127_96__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_127_96__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_127_96_(data)          saif_set_reg(STG_SYSCONSAIF__SYSCFG_212_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_127_96__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_127_96__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_159_128_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_216_ADDR,U0_PLDA_PCIE_K_PHYPARAM_159_128__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_159_128__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_159_128_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_216_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_159_128__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_159_128__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_191_160_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_220_ADDR,U0_PLDA_PCIE_K_PHYPARAM_191_160__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_191_160__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_191_160_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_220_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_191_160__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_191_160__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_223_192_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_224_ADDR,U0_PLDA_PCIE_K_PHYPARAM_223_192__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_223_192__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_223_192_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_224_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_223_192__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_223_192__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_255_224_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_228_ADDR,U0_PLDA_PCIE_K_PHYPARAM_255_224__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_255_224__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_255_224_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_228_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_255_224__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_255_224__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_287_256_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_232_ADDR,U0_PLDA_PCIE_K_PHYPARAM_287_256__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_287_256__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_287_256_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_232_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_287_256__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_287_256__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_319_288_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_236_ADDR,U0_PLDA_PCIE_K_PHYPARAM_319_288__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_319_288__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_319_288_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_236_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_319_288__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_319_288__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_351_320_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_240_ADDR,U0_PLDA_PCIE_K_PHYPARAM_351_320__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_351_320__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_351_320_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_240_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_351_320__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_351_320__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_383_352_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_244_ADDR,U0_PLDA_PCIE_K_PHYPARAM_383_352__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_383_352__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_383_352_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_244_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_383_352__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_383_352__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_415_384_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_248_ADDR,U0_PLDA_PCIE_K_PHYPARAM_415_384__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_415_384__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_415_384_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_248_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_415_384__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_415_384__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_447_416_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_252_ADDR,U0_PLDA_PCIE_K_PHYPARAM_447_416__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_447_416__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_447_416_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_252_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_447_416__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_447_416__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_479_448_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_256_ADDR,U0_PLDA_PCIE_K_PHYPARAM_479_448__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_479_448__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_479_448_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_256_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_479_448__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_479_448__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_511_480_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_260_ADDR,U0_PLDA_PCIE_K_PHYPARAM_511_480__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_511_480__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_511_480_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_260_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_511_480__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_511_480__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_543_512_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_264_ADDR,U0_PLDA_PCIE_K_PHYPARAM_543_512__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_543_512__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_543_512_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_264_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_543_512__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_543_512__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_575_544_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_268_ADDR,U0_PLDA_PCIE_K_PHYPARAM_575_544__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_575_544__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_575_544_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_268_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_575_544__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_575_544__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_607_576_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_272_ADDR,U0_PLDA_PCIE_K_PHYPARAM_607_576__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_607_576__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_607_576_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_272_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_607_576__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_607_576__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_639_608_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_276_ADDR,U0_PLDA_PCIE_K_PHYPARAM_639_608__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_639_608__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_639_608_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_276_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_639_608__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_639_608__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_671_640_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_280_ADDR,U0_PLDA_PCIE_K_PHYPARAM_671_640__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_671_640__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_671_640_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_280_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_671_640__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_671_640__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_703_672_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_284_ADDR,U0_PLDA_PCIE_K_PHYPARAM_703_672__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_703_672__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_703_672_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_284_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_703_672__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_703_672__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_735_704_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_288_ADDR,U0_PLDA_PCIE_K_PHYPARAM_735_704__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_735_704__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_735_704_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_288_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_735_704__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_735_704__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_767_736_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_292_ADDR,U0_PLDA_PCIE_K_PHYPARAM_767_736__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_767_736__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_767_736_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_292_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_767_736__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_767_736__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_799_768_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_296_ADDR,U0_PLDA_PCIE_K_PHYPARAM_799_768__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_799_768__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_799_768_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_296_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_799_768__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_799_768__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_831_800_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_300_ADDR,U0_PLDA_PCIE_K_PHYPARAM_831_800__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_831_800__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_831_800_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_300_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_831_800__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_831_800__MASK)
#define GET_U0_PLDA_PCIE_K_PHYPARAM_839_832_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_304_ADDR,U0_PLDA_PCIE_K_PHYPARAM_839_832__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_839_832__MASK)
#define SET_U0_PLDA_PCIE_K_PHYPARAM_839_832_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_304_ADDR,data,U0_PLDA_PCIE_K_PHYPARAM_839_832__SHIFT,U0_PLDA_PCIE_K_PHYPARAM_839_832__MASK)
#define GET_U0_PLDA_PCIE_K_RP_NEP                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_304_ADDR,U0_PLDA_PCIE_K_RP_NEP_SHIFT,U0_PLDA_PCIE_K_RP_NEP_MASK)
#define SET_U0_PLDA_PCIE_K_RP_NEP(data)                    saif_set_reg(STG_SYSCONSAIF__SYSCFG_304_ADDR,data,U0_PLDA_PCIE_K_RP_NEP_SHIFT,U0_PLDA_PCIE_K_RP_NEP_MASK)
#define GET_U0_PLDA_PCIE_L1SUB_ENTACK                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_304_ADDR,U0_PLDA_PCIE_L1SUB_ENTACK_SHIFT,U0_PLDA_PCIE_L1SUB_ENTACK_MASK)
#define GET_U0_PLDA_PCIE_L1SUB_ENTREQ                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_304_ADDR,U0_PLDA_PCIE_L1SUB_ENTREQ_SHIFT,U0_PLDA_PCIE_L1SUB_ENTREQ_MASK)
#define SET_U0_PLDA_PCIE_L1SUB_ENTREQ(data)                saif_set_reg(STG_SYSCONSAIF__SYSCFG_304_ADDR,data,U0_PLDA_PCIE_L1SUB_ENTREQ_SHIFT,U0_PLDA_PCIE_L1SUB_ENTREQ_MASK)
#define GET_U0_PLDA_PCIE_LOCAL_INTERRUPT_IN                saif_get_reg(STG_SYSCONSAIF__SYSCFG_308_ADDR,U0_PLDA_PCIE_LOCAL_INTERRUPT_IN_SHIFT,U0_PLDA_PCIE_LOCAL_INTERRUPT_IN_MASK)
#define SET_U0_PLDA_PCIE_LOCAL_INTERRUPT_IN(data)          saif_set_reg(STG_SYSCONSAIF__SYSCFG_308_ADDR,data,U0_PLDA_PCIE_LOCAL_INTERRUPT_IN_SHIFT,U0_PLDA_PCIE_LOCAL_INTERRUPT_IN_MASK)
#define GET_U0_PLDA_PCIE_MPERSTN                           saif_get_reg(STG_SYSCONSAIF__SYSCFG_312_ADDR,U0_PLDA_PCIE_MPERSTN_SHIFT,U0_PLDA_PCIE_MPERSTN_MASK)
#define SET_U0_PLDA_PCIE_MPERSTN(data)                     saif_set_reg(STG_SYSCONSAIF__SYSCFG_312_ADDR,data,U0_PLDA_PCIE_MPERSTN_SHIFT,U0_PLDA_PCIE_MPERSTN_MASK)
#define GET_U0_PLDA_PCIE_PCIE_EBUF_MODE                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_312_ADDR,U0_PLDA_PCIE_PCIE_EBUF_MODE_SHIFT,U0_PLDA_PCIE_PCIE_EBUF_MODE_MASK)
#define SET_U0_PLDA_PCIE_PCIE_EBUF_MODE(data)              saif_set_reg(STG_SYSCONSAIF__SYSCFG_312_ADDR,data,U0_PLDA_PCIE_PCIE_EBUF_MODE_SHIFT,U0_PLDA_PCIE_PCIE_EBUF_MODE_MASK)
#define GET_U0_PLDA_PCIE_PCIE_PHY_TEST_CFG                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_312_ADDR,U0_PLDA_PCIE_PCIE_PHY_TEST_CFG_SHIFT,U0_PLDA_PCIE_PCIE_PHY_TEST_CFG_MASK)
#define SET_U0_PLDA_PCIE_PCIE_PHY_TEST_CFG(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_312_ADDR,data,U0_PLDA_PCIE_PCIE_PHY_TEST_CFG_SHIFT,U0_PLDA_PCIE_PCIE_PHY_TEST_CFG_MASK)
#define GET_U0_PLDA_PCIE_PCIE_RX_EQ_TRAINING               saif_get_reg(STG_SYSCONSAIF__SYSCFG_312_ADDR,U0_PLDA_PCIE_PCIE_RX_EQ_TRAINING_SHIFT,U0_PLDA_PCIE_PCIE_RX_EQ_TRAINING_MASK)
#define SET_U0_PLDA_PCIE_PCIE_RX_EQ_TRAINING(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_312_ADDR,data,U0_PLDA_PCIE_PCIE_RX_EQ_TRAINING_SHIFT,U0_PLDA_PCIE_PCIE_RX_EQ_TRAINING_MASK)
#define GET_U0_PLDA_PCIE_PCIE_RXTERM_EN                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_312_ADDR,U0_PLDA_PCIE_PCIE_RXTERM_EN_SHIFT,U0_PLDA_PCIE_PCIE_RXTERM_EN_MASK)
#define SET_U0_PLDA_PCIE_PCIE_RXTERM_EN(data)              saif_set_reg(STG_SYSCONSAIF__SYSCFG_312_ADDR,data,U0_PLDA_PCIE_PCIE_RXTERM_EN_SHIFT,U0_PLDA_PCIE_PCIE_RXTERM_EN_MASK)
#define GET_U0_PLDA_PCIE_PCIE_TX_ONESZEROS                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_312_ADDR,U0_PLDA_PCIE_PCIE_TX_ONESZEROS_SHIFT,U0_PLDA_PCIE_PCIE_TX_ONESZEROS_MASK)
#define SET_U0_PLDA_PCIE_PCIE_TX_ONESZEROS(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_312_ADDR,data,U0_PLDA_PCIE_PCIE_TX_ONESZEROS_SHIFT,U0_PLDA_PCIE_PCIE_TX_ONESZEROS_MASK)
#define GET_U0_PLDA_PCIE_PF0_OFFSET                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_316_ADDR,U0_PLDA_PCIE_PF0_OFFSET_SHIFT,U0_PLDA_PCIE_PF0_OFFSET_MASK)
#define SET_U0_PLDA_PCIE_PF0_OFFSET(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_316_ADDR,data,U0_PLDA_PCIE_PF0_OFFSET_SHIFT,U0_PLDA_PCIE_PF0_OFFSET_MASK)
#define GET_U0_PLDA_PCIE_PF1_OFFSET                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_320_ADDR,U0_PLDA_PCIE_PF1_OFFSET_SHIFT,U0_PLDA_PCIE_PF1_OFFSET_MASK)
#define SET_U0_PLDA_PCIE_PF1_OFFSET(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_320_ADDR,data,U0_PLDA_PCIE_PF1_OFFSET_SHIFT,U0_PLDA_PCIE_PF1_OFFSET_MASK)
#define GET_U0_PLDA_PCIE_PF2_OFFSET                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_324_ADDR,U0_PLDA_PCIE_PF2_OFFSET_SHIFT,U0_PLDA_PCIE_PF2_OFFSET_MASK)
#define SET_U0_PLDA_PCIE_PF2_OFFSET(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_324_ADDR,data,U0_PLDA_PCIE_PF2_OFFSET_SHIFT,U0_PLDA_PCIE_PF2_OFFSET_MASK)
#define GET_U0_PLDA_PCIE_PF3_OFFSET                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_328_ADDR,U0_PLDA_PCIE_PF3_OFFSET_SHIFT,U0_PLDA_PCIE_PF3_OFFSET_MASK)
#define SET_U0_PLDA_PCIE_PF3_OFFSET(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_328_ADDR,data,U0_PLDA_PCIE_PF3_OFFSET_SHIFT,U0_PLDA_PCIE_PF3_OFFSET_MASK)
#define GET_U0_PLDA_PCIE_PHY_MODE                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_328_ADDR,U0_PLDA_PCIE_PHY_MODE_SHIFT,U0_PLDA_PCIE_PHY_MODE_MASK)
#define SET_U0_PLDA_PCIE_PHY_MODE(data)                    saif_set_reg(STG_SYSCONSAIF__SYSCFG_328_ADDR,data,U0_PLDA_PCIE_PHY_MODE_SHIFT,U0_PLDA_PCIE_PHY_MODE_MASK)
#define GET_U0_PLDA_PCIE_PL_CLKREM_ALLOW                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_328_ADDR,U0_PLDA_PCIE_PL_CLKREM_ALLOW_SHIFT,U0_PLDA_PCIE_PL_CLKREM_ALLOW_MASK)
#define SET_U0_PLDA_PCIE_PL_CLKREM_ALLOW(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_328_ADDR,data,U0_PLDA_PCIE_PL_CLKREM_ALLOW_SHIFT,U0_PLDA_PCIE_PL_CLKREM_ALLOW_MASK)
#define GET_U0_PLDA_PCIE_PL_CLKREQ_OEN                     saif_get_reg(STG_SYSCONSAIF__SYSCFG_328_ADDR,U0_PLDA_PCIE_PL_CLKREQ_OEN_SHIFT,U0_PLDA_PCIE_PL_CLKREQ_OEN_MASK)
#define GET_U0_PLDA_PCIE_PL_EQU_PHASE                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_328_ADDR,U0_PLDA_PCIE_PL_EQU_PHASE_SHIFT,U0_PLDA_PCIE_PL_EQU_PHASE_MASK)
#define GET_U0_PLDA_PCIE_PL_LTSSM                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_328_ADDR,U0_PLDA_PCIE_PL_LTSSM_SHIFT,U0_PLDA_PCIE_PL_LTSSM_MASK)
#define GET_U0_PLDA_PCIE_PL_PCLK_RATE                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_332_ADDR,U0_PLDA_PCIE_PL_PCLK_RATE_SHIFT,U0_PLDA_PCIE_PL_PCLK_RATE_MASK)
#define GET_U0_PLDA_PCIE_PL_SIDEBAND_IN_31_0_              saif_get_reg(STG_SYSCONSAIF__SYSCFG_336_ADDR,U0_PLDA_PCIE_PL_SIDEBAND_IN_31_0__SHIFT,U0_PLDA_PCIE_PL_SIDEBAND_IN_31_0__MASK)
#define SET_U0_PLDA_PCIE_PL_SIDEBAND_IN_31_0_(data)        saif_set_reg(STG_SYSCONSAIF__SYSCFG_336_ADDR,data,U0_PLDA_PCIE_PL_SIDEBAND_IN_31_0__SHIFT,U0_PLDA_PCIE_PL_SIDEBAND_IN_31_0__MASK)
#define GET_U0_PLDA_PCIE_PL_SIDEBAND_IN_63_32_             saif_get_reg(STG_SYSCONSAIF__SYSCFG_340_ADDR,U0_PLDA_PCIE_PL_SIDEBAND_IN_63_32__SHIFT,U0_PLDA_PCIE_PL_SIDEBAND_IN_63_32__MASK)
#define SET_U0_PLDA_PCIE_PL_SIDEBAND_IN_63_32_(data)       saif_set_reg(STG_SYSCONSAIF__SYSCFG_340_ADDR,data,U0_PLDA_PCIE_PL_SIDEBAND_IN_63_32__SHIFT,U0_PLDA_PCIE_PL_SIDEBAND_IN_63_32__MASK)
#define GET_U0_PLDA_PCIE_PL_SIDEBAND_OUT_31_0_             saif_get_reg(STG_SYSCONSAIF__SYSCFG_344_ADDR,U0_PLDA_PCIE_PL_SIDEBAND_OUT_31_0__SHIFT,U0_PLDA_PCIE_PL_SIDEBAND_OUT_31_0__MASK)
#define GET_U0_PLDA_PCIE_PL_SIDEBAND_OUT_63_32_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_348_ADDR,U0_PLDA_PCIE_PL_SIDEBAND_OUT_63_32__SHIFT,U0_PLDA_PCIE_PL_SIDEBAND_OUT_63_32__MASK)
#define GET_U0_PLDA_PCIE_PL_WAKE_IN                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_352_ADDR,U0_PLDA_PCIE_PL_WAKE_IN_SHIFT,U0_PLDA_PCIE_PL_WAKE_IN_MASK)
#define SET_U0_PLDA_PCIE_PL_WAKE_IN(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_352_ADDR,data,U0_PLDA_PCIE_PL_WAKE_IN_SHIFT,U0_PLDA_PCIE_PL_WAKE_IN_MASK)
#define GET_U0_PLDA_PCIE_PL_WAKE_OEN                       saif_get_reg(STG_SYSCONSAIF__SYSCFG_352_ADDR,U0_PLDA_PCIE_PL_WAKE_OEN_SHIFT,U0_PLDA_PCIE_PL_WAKE_OEN_MASK)
#define GET_U0_PLDA_PCIE_RX_STANDBY_O                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_352_ADDR,U0_PLDA_PCIE_RX_STANDBY_O_SHIFT,U0_PLDA_PCIE_RX_STANDBY_O_MASK)
#define GET_U0_PLDA_PCIE_TEST_IN_31_0_                     saif_get_reg(STG_SYSCONSAIF__SYSCFG_356_ADDR,U0_PLDA_PCIE_TEST_IN_31_0__SHIFT,U0_PLDA_PCIE_TEST_IN_31_0__MASK)
#define SET_U0_PLDA_PCIE_TEST_IN_31_0_(data)               saif_set_reg(STG_SYSCONSAIF__SYSCFG_356_ADDR,data,U0_PLDA_PCIE_TEST_IN_31_0__SHIFT,U0_PLDA_PCIE_TEST_IN_31_0__MASK)
#define GET_U0_PLDA_PCIE_TEST_IN_63_32_                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_360_ADDR,U0_PLDA_PCIE_TEST_IN_63_32__SHIFT,U0_PLDA_PCIE_TEST_IN_63_32__MASK)
#define SET_U0_PLDA_PCIE_TEST_IN_63_32_(data)              saif_set_reg(STG_SYSCONSAIF__SYSCFG_360_ADDR,data,U0_PLDA_PCIE_TEST_IN_63_32__SHIFT,U0_PLDA_PCIE_TEST_IN_63_32__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_31_0_             saif_get_reg(STG_SYSCONSAIF__SYSCFG_364_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_31_0__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_31_0__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_63_32_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_368_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_63_32__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_63_32__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_95_64_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_372_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_95_64__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_95_64__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_127_96_           saif_get_reg(STG_SYSCONSAIF__SYSCFG_376_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_127_96__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_127_96__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_159_128_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_380_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_159_128__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_159_128__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_191_160_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_384_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_191_160__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_191_160__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_223_192_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_388_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_223_192__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_223_192__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_255_224_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_392_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_255_224__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_255_224__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_287_256_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_396_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_287_256__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_287_256__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_319_288_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_400_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_319_288__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_319_288__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_351_320_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_404_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_351_320__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_351_320__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_383_352_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_408_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_383_352__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_383_352__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_415_384_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_412_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_415_384__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_415_384__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_447_416_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_416_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_447_416__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_447_416__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_479_448_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_420_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_479_448__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_479_448__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_BRIDGE_511_480_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_424_ADDR,U0_PLDA_PCIE_TEST_OUT_BRIDGE_511_480__SHIFT,U0_PLDA_PCIE_TEST_OUT_BRIDGE_511_480__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_31_0_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_428_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_31_0__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_31_0__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_63_32_              saif_get_reg(STG_SYSCONSAIF__SYSCFG_432_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_63_32__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_63_32__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_95_64_              saif_get_reg(STG_SYSCONSAIF__SYSCFG_436_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_95_64__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_95_64__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_127_96_             saif_get_reg(STG_SYSCONSAIF__SYSCFG_440_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_127_96__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_127_96__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_159_128_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_444_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_159_128__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_159_128__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_191_160_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_448_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_191_160__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_191_160__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_223_192_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_452_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_223_192__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_223_192__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_255_224_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_456_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_255_224__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_255_224__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_287_256_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_460_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_287_256__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_287_256__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_319_288_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_464_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_319_288__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_319_288__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_351_320_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_468_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_351_320__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_351_320__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_383_352_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_472_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_383_352__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_383_352__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_415_384_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_476_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_415_384__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_415_384__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_447_416_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_480_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_447_416__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_447_416__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_479_448_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_484_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_479_448__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_479_448__MASK)
#define GET_U0_PLDA_PCIE_TEST_OUT_PCIE_511_480_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_488_ADDR,U0_PLDA_PCIE_TEST_OUT_PCIE_511_480__SHIFT,U0_PLDA_PCIE_TEST_OUT_PCIE_511_480__MASK)
#define GET_U0_PLDA_PCIE_TEST_SEL                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_492_ADDR,U0_PLDA_PCIE_TEST_SEL_SHIFT,U0_PLDA_PCIE_TEST_SEL_MASK)
#define SET_U0_PLDA_PCIE_TEST_SEL(data)                    saif_set_reg(STG_SYSCONSAIF__SYSCFG_492_ADDR,data,U0_PLDA_PCIE_TEST_SEL_SHIFT,U0_PLDA_PCIE_TEST_SEL_MASK)
#define GET_U0_PLDA_PCIE_TL_CLOCK_FREQ                     saif_get_reg(STG_SYSCONSAIF__SYSCFG_492_ADDR,U0_PLDA_PCIE_TL_CLOCK_FREQ_SHIFT,U0_PLDA_PCIE_TL_CLOCK_FREQ_MASK)
#define SET_U0_PLDA_PCIE_TL_CLOCK_FREQ(data)               saif_set_reg(STG_SYSCONSAIF__SYSCFG_492_ADDR,data,U0_PLDA_PCIE_TL_CLOCK_FREQ_SHIFT,U0_PLDA_PCIE_TL_CLOCK_FREQ_MASK)
#define GET_U0_PLDA_PCIE_TL_CTRL_HOTPLUG                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_496_ADDR,U0_PLDA_PCIE_TL_CTRL_HOTPLUG_SHIFT,U0_PLDA_PCIE_TL_CTRL_HOTPLUG_MASK)
#define GET_U0_PLDA_PCIE_TL_REPORT_HOTPLUG                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_496_ADDR,U0_PLDA_PCIE_TL_REPORT_HOTPLUG_SHIFT,U0_PLDA_PCIE_TL_REPORT_HOTPLUG_MASK)
#define SET_U0_PLDA_PCIE_TL_REPORT_HOTPLUG(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_496_ADDR,data,U0_PLDA_PCIE_TL_REPORT_HOTPLUG_SHIFT,U0_PLDA_PCIE_TL_REPORT_HOTPLUG_MASK)
#define GET_U0_PLDA_PCIE_TX_PATTERN                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,U0_PLDA_PCIE_TX_PATTERN_SHIFT,U0_PLDA_PCIE_TX_PATTERN_MASK)
#define SET_U0_PLDA_PCIE_TX_PATTERN(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,data,U0_PLDA_PCIE_TX_PATTERN_SHIFT,U0_PLDA_PCIE_TX_PATTERN_MASK)
#define GET_U0_PLDA_PCIE_USB3_BUS_WIDTH                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,U0_PLDA_PCIE_USB3_BUS_WIDTH_SHIFT,U0_PLDA_PCIE_USB3_BUS_WIDTH_MASK)
#define SET_U0_PLDA_PCIE_USB3_BUS_WIDTH(data)              saif_set_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,data,U0_PLDA_PCIE_USB3_BUS_WIDTH_SHIFT,U0_PLDA_PCIE_USB3_BUS_WIDTH_MASK)
#define GET_U0_PLDA_PCIE_USB3_PHY_ENABLE                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,U0_PLDA_PCIE_USB3_PHY_ENABLE_SHIFT,U0_PLDA_PCIE_USB3_PHY_ENABLE_MASK)
#define SET_U0_PLDA_PCIE_USB3_PHY_ENABLE(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,data,U0_PLDA_PCIE_USB3_PHY_ENABLE_SHIFT,U0_PLDA_PCIE_USB3_PHY_ENABLE_MASK)
#define GET_U0_PLDA_PCIE_USB3_RATE                         saif_get_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,U0_PLDA_PCIE_USB3_RATE_SHIFT,U0_PLDA_PCIE_USB3_RATE_MASK)
#define SET_U0_PLDA_PCIE_USB3_RATE(data)                   saif_set_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,data,U0_PLDA_PCIE_USB3_RATE_SHIFT,U0_PLDA_PCIE_USB3_RATE_MASK)
#define GET_U0_PLDA_PCIE_USB3_RX_STANDBY                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,U0_PLDA_PCIE_USB3_RX_STANDBY_SHIFT,U0_PLDA_PCIE_USB3_RX_STANDBY_MASK)
#define SET_U0_PLDA_PCIE_USB3_RX_STANDBY(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,data,U0_PLDA_PCIE_USB3_RX_STANDBY_SHIFT,U0_PLDA_PCIE_USB3_RX_STANDBY_MASK)
#define GET_U0_PLDA_PCIE_XWDECERR                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,U0_PLDA_PCIE_XWDECERR_SHIFT,U0_PLDA_PCIE_XWDECERR_MASK)
#define GET_U0_PLDA_PCIE_XWERRCLR                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,U0_PLDA_PCIE_XWERRCLR_SHIFT,U0_PLDA_PCIE_XWERRCLR_MASK)
#define SET_U0_PLDA_PCIE_XWERRCLR(data)                    saif_set_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,data,U0_PLDA_PCIE_XWERRCLR_SHIFT,U0_PLDA_PCIE_XWERRCLR_MASK)
#define GET_U0_PLDA_PCIE_XWSLVERR                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,U0_PLDA_PCIE_XWSLVERR_SHIFT,U0_PLDA_PCIE_XWSLVERR_MASK)
#define GET_U0_SEC_TOP_SRAMCFG                             saif_get_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,U0_SEC_TOP_SRAMCFG_SHIFT,U0_SEC_TOP_SRAMCFG_MASK)
#define SET_U0_SEC_TOP_SRAMCFG(data)                       saif_set_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,data,U0_SEC_TOP_SRAMCFG_SHIFT,U0_SEC_TOP_SRAMCFG_MASK)
#define GET_U1_PLDA_PCIE_ALIGN_DETECT                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_500_ADDR,U1_PLDA_PCIE_ALIGN_DETECT_SHIFT,U1_PLDA_PCIE_ALIGN_DETECT_MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_31_0_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_504_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_31_0__SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_31_0__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_63_32_         saif_get_reg(STG_SYSCONSAIF__SYSCFG_508_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_63_32__SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_63_32__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_95_64_         saif_get_reg(STG_SYSCONSAIF__SYSCFG_512_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_95_64__SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_95_64__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_127_96_        saif_get_reg(STG_SYSCONSAIF__SYSCFG_516_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_127_96__SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_127_96__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_159_128_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_520_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_159_128__SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_159_128__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_191_160_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_524_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_191_160__SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_191_160__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_223_192_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_528_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_223_192__SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_223_192__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_255_224_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_532_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_255_224__SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_255_224__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_257_256_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_536_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_257_256__SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARATOMOP_257_256__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARFUNC                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_536_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARFUNC_SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARFUNC_MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARREGION                saif_get_reg(STG_SYSCONSAIF__SYSCFG_536_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARREGION_SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARREGION_MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARUSER_31_0_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_540_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARUSER_31_0__SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARUSER_31_0__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_ARUSER_52_32_           saif_get_reg(STG_SYSCONSAIF__SYSCFG_544_ADDR,U1_PLDA_PCIE_AXI4_MST0_ARUSER_52_32__SHIFT,U1_PLDA_PCIE_AXI4_MST0_ARUSER_52_32__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_AWFUNC                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_548_ADDR,U1_PLDA_PCIE_AXI4_MST0_AWFUNC_SHIFT,U1_PLDA_PCIE_AXI4_MST0_AWFUNC_MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_AWREGION                saif_get_reg(STG_SYSCONSAIF__SYSCFG_548_ADDR,U1_PLDA_PCIE_AXI4_MST0_AWREGION_SHIFT,U1_PLDA_PCIE_AXI4_MST0_AWREGION_MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_AWUSER_31_0_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_552_ADDR,U1_PLDA_PCIE_AXI4_MST0_AWUSER_31_0__SHIFT,U1_PLDA_PCIE_AXI4_MST0_AWUSER_31_0__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_AWUSER_42_32_           saif_get_reg(STG_SYSCONSAIF__SYSCFG_556_ADDR,U1_PLDA_PCIE_AXI4_MST0_AWUSER_42_32__SHIFT,U1_PLDA_PCIE_AXI4_MST0_AWUSER_42_32__MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_RDERR                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_556_ADDR,U1_PLDA_PCIE_AXI4_MST0_RDERR_SHIFT,U1_PLDA_PCIE_AXI4_MST0_RDERR_MASK)
#define SET_U1_PLDA_PCIE_AXI4_MST0_RDERR(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_556_ADDR,data,U1_PLDA_PCIE_AXI4_MST0_RDERR_SHIFT,U1_PLDA_PCIE_AXI4_MST0_RDERR_MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_RUSER                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_560_ADDR,U1_PLDA_PCIE_AXI4_MST0_RUSER_SHIFT,U1_PLDA_PCIE_AXI4_MST0_RUSER_MASK)
#define SET_U1_PLDA_PCIE_AXI4_MST0_RUSER(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_560_ADDR,data,U1_PLDA_PCIE_AXI4_MST0_RUSER_SHIFT,U1_PLDA_PCIE_AXI4_MST0_RUSER_MASK)
#define GET_U1_PLDA_PCIE_AXI4_MST0_WDERR                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_564_ADDR,U1_PLDA_PCIE_AXI4_MST0_WDERR_SHIFT,U1_PLDA_PCIE_AXI4_MST0_WDERR_MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_568_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0_(data)    saif_set_reg(STG_SYSCONSAIF__SYSCFG_568_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_31_0__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32_         saif_get_reg(STG_SYSCONSAIF__SYSCFG_572_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32_(data)   saif_set_reg(STG_SYSCONSAIF__SYSCFG_572_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_63_32__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64_         saif_get_reg(STG_SYSCONSAIF__SYSCFG_576_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64_(data)   saif_set_reg(STG_SYSCONSAIF__SYSCFG_576_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_95_64__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96_        saif_get_reg(STG_SYSCONSAIF__SYSCFG_580_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96_(data)  saif_set_reg(STG_SYSCONSAIF__SYSCFG_580_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_127_96__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_584_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128_(data) saif_set_reg(STG_SYSCONSAIF__SYSCFG_584_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_159_128__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_588_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160_(data) saif_set_reg(STG_SYSCONSAIF__SYSCFG_588_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_191_160__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_592_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192_(data) saif_set_reg(STG_SYSCONSAIF__SYSCFG_592_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_223_192__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_596_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224_(data) saif_set_reg(STG_SYSCONSAIF__SYSCFG_596_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_255_224__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256_       saif_get_reg(STG_SYSCONSAIF__SYSCFG_600_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256_(data) saif_set_reg(STG_SYSCONSAIF__SYSCFG_600_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARATOMOP_257_256__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARFUNC                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_600_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARFUNC_SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARFUNC_MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARFUNC(data)            saif_set_reg(STG_SYSCONSAIF__SYSCFG_600_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARFUNC_SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARFUNC_MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARREGION                saif_get_reg(STG_SYSCONSAIF__SYSCFG_600_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARREGION_SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARREGION_MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARREGION(data)          saif_set_reg(STG_SYSCONSAIF__SYSCFG_600_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARREGION_SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARREGION_MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_604_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0_(data)      saif_set_reg(STG_SYSCONSAIF__SYSCFG_604_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARUSER_31_0__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32_           saif_get_reg(STG_SYSCONSAIF__SYSCFG_608_ADDR,U1_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32_(data)     saif_set_reg(STG_SYSCONSAIF__SYSCFG_608_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_ARUSER_40_32__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_AWFUNC                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_608_ADDR,U1_PLDA_PCIE_AXI4_SLV0_AWFUNC_SHIFT,U1_PLDA_PCIE_AXI4_SLV0_AWFUNC_MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_AWFUNC(data)            saif_set_reg(STG_SYSCONSAIF__SYSCFG_608_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_AWFUNC_SHIFT,U1_PLDA_PCIE_AXI4_SLV0_AWFUNC_MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_AWREGION                saif_get_reg(STG_SYSCONSAIF__SYSCFG_608_ADDR,U1_PLDA_PCIE_AXI4_SLV0_AWREGION_SHIFT,U1_PLDA_PCIE_AXI4_SLV0_AWREGION_MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_AWREGION(data)          saif_set_reg(STG_SYSCONSAIF__SYSCFG_608_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_AWREGION_SHIFT,U1_PLDA_PCIE_AXI4_SLV0_AWREGION_MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_612_ADDR,U1_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0_(data)      saif_set_reg(STG_SYSCONSAIF__SYSCFG_612_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_AWUSER_31_0__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32_           saif_get_reg(STG_SYSCONSAIF__SYSCFG_616_ADDR,U1_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32_(data)     saif_set_reg(STG_SYSCONSAIF__SYSCFG_616_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__SHIFT,U1_PLDA_PCIE_AXI4_SLV0_AWUSER_40_32__MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_RDERR                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_616_ADDR,U1_PLDA_PCIE_AXI4_SLV0_RDERR_SHIFT,U1_PLDA_PCIE_AXI4_SLV0_RDERR_MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_RUSER                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_620_ADDR,U1_PLDA_PCIE_AXI4_SLV0_RUSER_SHIFT,U1_PLDA_PCIE_AXI4_SLV0_RUSER_MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLV0_WDERR                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_624_ADDR,U1_PLDA_PCIE_AXI4_SLV0_WDERR_SHIFT,U1_PLDA_PCIE_AXI4_SLV0_WDERR_MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLV0_WDERR(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_624_ADDR,data,U1_PLDA_PCIE_AXI4_SLV0_WDERR_SHIFT,U1_PLDA_PCIE_AXI4_SLV0_WDERR_MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLVL_ARFUNC                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_624_ADDR,U1_PLDA_PCIE_AXI4_SLVL_ARFUNC_SHIFT,U1_PLDA_PCIE_AXI4_SLVL_ARFUNC_MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLVL_ARFUNC(data)            saif_set_reg(STG_SYSCONSAIF__SYSCFG_624_ADDR,data,U1_PLDA_PCIE_AXI4_SLVL_ARFUNC_SHIFT,U1_PLDA_PCIE_AXI4_SLVL_ARFUNC_MASK)
#define GET_U1_PLDA_PCIE_AXI4_SLVL_AWFUNC                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_628_ADDR,U1_PLDA_PCIE_AXI4_SLVL_AWFUNC_SHIFT,U1_PLDA_PCIE_AXI4_SLVL_AWFUNC_MASK)
#define SET_U1_PLDA_PCIE_AXI4_SLVL_AWFUNC(data)            saif_set_reg(STG_SYSCONSAIF__SYSCFG_628_ADDR,data,U1_PLDA_PCIE_AXI4_SLVL_AWFUNC_SHIFT,U1_PLDA_PCIE_AXI4_SLVL_AWFUNC_MASK)
#define GET_U1_PLDA_PCIE_BUS_WIDTH_O                       saif_get_reg(STG_SYSCONSAIF__SYSCFG_628_ADDR,U1_PLDA_PCIE_BUS_WIDTH_O_SHIFT,U1_PLDA_PCIE_BUS_WIDTH_O_MASK)
#define GET_U1_PLDA_PCIE_BYPASS_CODEC                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_628_ADDR,U1_PLDA_PCIE_BYPASS_CODEC_SHIFT,U1_PLDA_PCIE_BYPASS_CODEC_MASK)
#define SET_U1_PLDA_PCIE_BYPASS_CODEC(data)                saif_set_reg(STG_SYSCONSAIF__SYSCFG_628_ADDR,data,U1_PLDA_PCIE_BYPASS_CODEC_SHIFT,U1_PLDA_PCIE_BYPASS_CODEC_MASK)
#define GET_U1_PLDA_PCIE_CKREF_SRC                         saif_get_reg(STG_SYSCONSAIF__SYSCFG_628_ADDR,U1_PLDA_PCIE_CKREF_SRC_SHIFT,U1_PLDA_PCIE_CKREF_SRC_MASK)
#define SET_U1_PLDA_PCIE_CKREF_SRC(data)                   saif_set_reg(STG_SYSCONSAIF__SYSCFG_628_ADDR,data,U1_PLDA_PCIE_CKREF_SRC_SHIFT,U1_PLDA_PCIE_CKREF_SRC_MASK)
#define GET_U1_PLDA_PCIE_CLK_SEL                           saif_get_reg(STG_SYSCONSAIF__SYSCFG_628_ADDR,U1_PLDA_PCIE_CLK_SEL_SHIFT,U1_PLDA_PCIE_CLK_SEL_MASK)
#define SET_U1_PLDA_PCIE_CLK_SEL(data)                     saif_set_reg(STG_SYSCONSAIF__SYSCFG_628_ADDR,data,U1_PLDA_PCIE_CLK_SEL_SHIFT,U1_PLDA_PCIE_CLK_SEL_MASK)
#define GET_U1_PLDA_PCIE_CLKREQ                            saif_get_reg(STG_SYSCONSAIF__SYSCFG_628_ADDR,U1_PLDA_PCIE_CLKREQ_SHIFT,U1_PLDA_PCIE_CLKREQ_MASK)
#define SET_U1_PLDA_PCIE_CLKREQ(data)                      saif_set_reg(STG_SYSCONSAIF__SYSCFG_628_ADDR,data,U1_PLDA_PCIE_CLKREQ_SHIFT,U1_PLDA_PCIE_CLKREQ_MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_31_0_                  saif_get_reg(STG_SYSCONSAIF__SYSCFG_632_ADDR,U1_PLDA_PCIE_K_PHYPARAM_31_0__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_31_0__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_31_0_(data)            saif_set_reg(STG_SYSCONSAIF__SYSCFG_632_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_31_0__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_31_0__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_63_32_                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_636_ADDR,U1_PLDA_PCIE_K_PHYPARAM_63_32__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_63_32__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_63_32_(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_636_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_63_32__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_63_32__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_95_64_                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_640_ADDR,U1_PLDA_PCIE_K_PHYPARAM_95_64__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_95_64__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_95_64_(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_640_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_95_64__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_95_64__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_127_96_                saif_get_reg(STG_SYSCONSAIF__SYSCFG_644_ADDR,U1_PLDA_PCIE_K_PHYPARAM_127_96__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_127_96__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_127_96_(data)          saif_set_reg(STG_SYSCONSAIF__SYSCFG_644_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_127_96__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_127_96__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_159_128_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_648_ADDR,U1_PLDA_PCIE_K_PHYPARAM_159_128__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_159_128__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_159_128_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_648_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_159_128__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_159_128__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_191_160_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_652_ADDR,U1_PLDA_PCIE_K_PHYPARAM_191_160__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_191_160__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_191_160_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_652_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_191_160__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_191_160__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_223_192_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_656_ADDR,U1_PLDA_PCIE_K_PHYPARAM_223_192__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_223_192__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_223_192_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_656_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_223_192__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_223_192__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_255_224_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_660_ADDR,U1_PLDA_PCIE_K_PHYPARAM_255_224__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_255_224__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_255_224_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_660_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_255_224__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_255_224__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_287_256_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_664_ADDR,U1_PLDA_PCIE_K_PHYPARAM_287_256__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_287_256__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_287_256_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_664_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_287_256__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_287_256__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_319_288_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_668_ADDR,U1_PLDA_PCIE_K_PHYPARAM_319_288__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_319_288__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_319_288_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_668_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_319_288__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_319_288__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_351_320_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_672_ADDR,U1_PLDA_PCIE_K_PHYPARAM_351_320__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_351_320__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_351_320_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_672_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_351_320__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_351_320__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_383_352_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_676_ADDR,U1_PLDA_PCIE_K_PHYPARAM_383_352__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_383_352__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_383_352_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_676_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_383_352__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_383_352__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_415_384_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_680_ADDR,U1_PLDA_PCIE_K_PHYPARAM_415_384__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_415_384__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_415_384_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_680_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_415_384__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_415_384__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_447_416_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_684_ADDR,U1_PLDA_PCIE_K_PHYPARAM_447_416__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_447_416__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_447_416_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_684_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_447_416__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_447_416__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_479_448_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_688_ADDR,U1_PLDA_PCIE_K_PHYPARAM_479_448__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_479_448__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_479_448_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_688_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_479_448__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_479_448__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_511_480_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_692_ADDR,U1_PLDA_PCIE_K_PHYPARAM_511_480__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_511_480__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_511_480_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_692_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_511_480__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_511_480__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_543_512_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_696_ADDR,U1_PLDA_PCIE_K_PHYPARAM_543_512__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_543_512__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_543_512_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_696_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_543_512__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_543_512__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_575_544_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_700_ADDR,U1_PLDA_PCIE_K_PHYPARAM_575_544__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_575_544__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_575_544_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_700_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_575_544__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_575_544__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_607_576_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_704_ADDR,U1_PLDA_PCIE_K_PHYPARAM_607_576__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_607_576__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_607_576_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_704_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_607_576__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_607_576__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_639_608_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_708_ADDR,U1_PLDA_PCIE_K_PHYPARAM_639_608__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_639_608__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_639_608_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_708_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_639_608__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_639_608__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_671_640_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_712_ADDR,U1_PLDA_PCIE_K_PHYPARAM_671_640__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_671_640__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_671_640_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_712_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_671_640__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_671_640__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_703_672_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_716_ADDR,U1_PLDA_PCIE_K_PHYPARAM_703_672__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_703_672__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_703_672_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_716_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_703_672__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_703_672__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_735_704_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_720_ADDR,U1_PLDA_PCIE_K_PHYPARAM_735_704__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_735_704__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_735_704_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_720_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_735_704__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_735_704__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_767_736_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_724_ADDR,U1_PLDA_PCIE_K_PHYPARAM_767_736__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_767_736__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_767_736_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_724_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_767_736__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_767_736__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_799_768_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_728_ADDR,U1_PLDA_PCIE_K_PHYPARAM_799_768__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_799_768__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_799_768_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_728_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_799_768__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_799_768__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_831_800_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_732_ADDR,U1_PLDA_PCIE_K_PHYPARAM_831_800__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_831_800__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_831_800_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_732_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_831_800__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_831_800__MASK)
#define GET_U1_PLDA_PCIE_K_PHYPARAM_839_832_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_736_ADDR,U1_PLDA_PCIE_K_PHYPARAM_839_832__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_839_832__MASK)
#define SET_U1_PLDA_PCIE_K_PHYPARAM_839_832_(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_736_ADDR,data,U1_PLDA_PCIE_K_PHYPARAM_839_832__SHIFT,U1_PLDA_PCIE_K_PHYPARAM_839_832__MASK)
#define GET_U1_PLDA_PCIE_K_RP_NEP                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_736_ADDR,U1_PLDA_PCIE_K_RP_NEP_SHIFT,U1_PLDA_PCIE_K_RP_NEP_MASK)
#define SET_U1_PLDA_PCIE_K_RP_NEP(data)                    saif_set_reg(STG_SYSCONSAIF__SYSCFG_736_ADDR,data,U1_PLDA_PCIE_K_RP_NEP_SHIFT,U1_PLDA_PCIE_K_RP_NEP_MASK)
#define GET_U1_PLDA_PCIE_L1SUB_ENTACK                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_736_ADDR,U1_PLDA_PCIE_L1SUB_ENTACK_SHIFT,U1_PLDA_PCIE_L1SUB_ENTACK_MASK)
#define GET_U1_PLDA_PCIE_L1SUB_ENTREQ                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_736_ADDR,U1_PLDA_PCIE_L1SUB_ENTREQ_SHIFT,U1_PLDA_PCIE_L1SUB_ENTREQ_MASK)
#define SET_U1_PLDA_PCIE_L1SUB_ENTREQ(data)                saif_set_reg(STG_SYSCONSAIF__SYSCFG_736_ADDR,data,U1_PLDA_PCIE_L1SUB_ENTREQ_SHIFT,U1_PLDA_PCIE_L1SUB_ENTREQ_MASK)
#define GET_U1_PLDA_PCIE_LOCAL_INTERRUPT_IN                saif_get_reg(STG_SYSCONSAIF__SYSCFG_740_ADDR,U1_PLDA_PCIE_LOCAL_INTERRUPT_IN_SHIFT,U1_PLDA_PCIE_LOCAL_INTERRUPT_IN_MASK)
#define SET_U1_PLDA_PCIE_LOCAL_INTERRUPT_IN(data)          saif_set_reg(STG_SYSCONSAIF__SYSCFG_740_ADDR,data,U1_PLDA_PCIE_LOCAL_INTERRUPT_IN_SHIFT,U1_PLDA_PCIE_LOCAL_INTERRUPT_IN_MASK)
#define GET_U1_PLDA_PCIE_MPERSTN                           saif_get_reg(STG_SYSCONSAIF__SYSCFG_744_ADDR,U1_PLDA_PCIE_MPERSTN_SHIFT,U1_PLDA_PCIE_MPERSTN_MASK)
#define SET_U1_PLDA_PCIE_MPERSTN(data)                     saif_set_reg(STG_SYSCONSAIF__SYSCFG_744_ADDR,data,U1_PLDA_PCIE_MPERSTN_SHIFT,U1_PLDA_PCIE_MPERSTN_MASK)
#define GET_U1_PLDA_PCIE_PCIE_EBUF_MODE                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_744_ADDR,U1_PLDA_PCIE_PCIE_EBUF_MODE_SHIFT,U1_PLDA_PCIE_PCIE_EBUF_MODE_MASK)
#define SET_U1_PLDA_PCIE_PCIE_EBUF_MODE(data)              saif_set_reg(STG_SYSCONSAIF__SYSCFG_744_ADDR,data,U1_PLDA_PCIE_PCIE_EBUF_MODE_SHIFT,U1_PLDA_PCIE_PCIE_EBUF_MODE_MASK)
#define GET_U1_PLDA_PCIE_PCIE_PHY_TEST_CFG                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_744_ADDR,U1_PLDA_PCIE_PCIE_PHY_TEST_CFG_SHIFT,U1_PLDA_PCIE_PCIE_PHY_TEST_CFG_MASK)
#define SET_U1_PLDA_PCIE_PCIE_PHY_TEST_CFG(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_744_ADDR,data,U1_PLDA_PCIE_PCIE_PHY_TEST_CFG_SHIFT,U1_PLDA_PCIE_PCIE_PHY_TEST_CFG_MASK)
#define GET_U1_PLDA_PCIE_PCIE_RX_EQ_TRAINING               saif_get_reg(STG_SYSCONSAIF__SYSCFG_744_ADDR,U1_PLDA_PCIE_PCIE_RX_EQ_TRAINING_SHIFT,U1_PLDA_PCIE_PCIE_RX_EQ_TRAINING_MASK)
#define SET_U1_PLDA_PCIE_PCIE_RX_EQ_TRAINING(data)         saif_set_reg(STG_SYSCONSAIF__SYSCFG_744_ADDR,data,U1_PLDA_PCIE_PCIE_RX_EQ_TRAINING_SHIFT,U1_PLDA_PCIE_PCIE_RX_EQ_TRAINING_MASK)
#define GET_U1_PLDA_PCIE_PCIE_RXTERM_EN                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_744_ADDR,U1_PLDA_PCIE_PCIE_RXTERM_EN_SHIFT,U1_PLDA_PCIE_PCIE_RXTERM_EN_MASK)
#define SET_U1_PLDA_PCIE_PCIE_RXTERM_EN(data)              saif_set_reg(STG_SYSCONSAIF__SYSCFG_744_ADDR,data,U1_PLDA_PCIE_PCIE_RXTERM_EN_SHIFT,U1_PLDA_PCIE_PCIE_RXTERM_EN_MASK)
#define GET_U1_PLDA_PCIE_PCIE_TX_ONESZEROS                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_744_ADDR,U1_PLDA_PCIE_PCIE_TX_ONESZEROS_SHIFT,U1_PLDA_PCIE_PCIE_TX_ONESZEROS_MASK)
#define SET_U1_PLDA_PCIE_PCIE_TX_ONESZEROS(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_744_ADDR,data,U1_PLDA_PCIE_PCIE_TX_ONESZEROS_SHIFT,U1_PLDA_PCIE_PCIE_TX_ONESZEROS_MASK)
#define GET_U1_PLDA_PCIE_PF0_OFFSET                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_748_ADDR,U1_PLDA_PCIE_PF0_OFFSET_SHIFT,U1_PLDA_PCIE_PF0_OFFSET_MASK)
#define SET_U1_PLDA_PCIE_PF0_OFFSET(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_748_ADDR,data,U1_PLDA_PCIE_PF0_OFFSET_SHIFT,U1_PLDA_PCIE_PF0_OFFSET_MASK)
#define GET_U1_PLDA_PCIE_PF1_OFFSET                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_752_ADDR,U1_PLDA_PCIE_PF1_OFFSET_SHIFT,U1_PLDA_PCIE_PF1_OFFSET_MASK)
#define SET_U1_PLDA_PCIE_PF1_OFFSET(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_752_ADDR,data,U1_PLDA_PCIE_PF1_OFFSET_SHIFT,U1_PLDA_PCIE_PF1_OFFSET_MASK)
#define GET_U1_PLDA_PCIE_PF2_OFFSET                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_756_ADDR,U1_PLDA_PCIE_PF2_OFFSET_SHIFT,U1_PLDA_PCIE_PF2_OFFSET_MASK)
#define SET_U1_PLDA_PCIE_PF2_OFFSET(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_756_ADDR,data,U1_PLDA_PCIE_PF2_OFFSET_SHIFT,U1_PLDA_PCIE_PF2_OFFSET_MASK)
#define GET_U1_PLDA_PCIE_PF3_OFFSET                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_760_ADDR,U1_PLDA_PCIE_PF3_OFFSET_SHIFT,U1_PLDA_PCIE_PF3_OFFSET_MASK)
#define SET_U1_PLDA_PCIE_PF3_OFFSET(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_760_ADDR,data,U1_PLDA_PCIE_PF3_OFFSET_SHIFT,U1_PLDA_PCIE_PF3_OFFSET_MASK)
#define GET_U1_PLDA_PCIE_PHY_MODE                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_760_ADDR,U1_PLDA_PCIE_PHY_MODE_SHIFT,U1_PLDA_PCIE_PHY_MODE_MASK)
#define SET_U1_PLDA_PCIE_PHY_MODE(data)                    saif_set_reg(STG_SYSCONSAIF__SYSCFG_760_ADDR,data,U1_PLDA_PCIE_PHY_MODE_SHIFT,U1_PLDA_PCIE_PHY_MODE_MASK)
#define GET_U1_PLDA_PCIE_PL_CLKREM_ALLOW                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_760_ADDR,U1_PLDA_PCIE_PL_CLKREM_ALLOW_SHIFT,U1_PLDA_PCIE_PL_CLKREM_ALLOW_MASK)
#define SET_U1_PLDA_PCIE_PL_CLKREM_ALLOW(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_760_ADDR,data,U1_PLDA_PCIE_PL_CLKREM_ALLOW_SHIFT,U1_PLDA_PCIE_PL_CLKREM_ALLOW_MASK)
#define GET_U1_PLDA_PCIE_PL_CLKREQ_OEN                     saif_get_reg(STG_SYSCONSAIF__SYSCFG_760_ADDR,U1_PLDA_PCIE_PL_CLKREQ_OEN_SHIFT,U1_PLDA_PCIE_PL_CLKREQ_OEN_MASK)
#define GET_U1_PLDA_PCIE_PL_EQU_PHASE                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_760_ADDR,U1_PLDA_PCIE_PL_EQU_PHASE_SHIFT,U1_PLDA_PCIE_PL_EQU_PHASE_MASK)
#define GET_U1_PLDA_PCIE_PL_LTSSM                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_760_ADDR,U1_PLDA_PCIE_PL_LTSSM_SHIFT,U1_PLDA_PCIE_PL_LTSSM_MASK)
#define GET_U1_PLDA_PCIE_PL_PCLK_RATE                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_764_ADDR,U1_PLDA_PCIE_PL_PCLK_RATE_SHIFT,U1_PLDA_PCIE_PL_PCLK_RATE_MASK)
#define GET_U1_PLDA_PCIE_PL_SIDEBAND_IN_31_0_              saif_get_reg(STG_SYSCONSAIF__SYSCFG_768_ADDR,U1_PLDA_PCIE_PL_SIDEBAND_IN_31_0__SHIFT,U1_PLDA_PCIE_PL_SIDEBAND_IN_31_0__MASK)
#define SET_U1_PLDA_PCIE_PL_SIDEBAND_IN_31_0_(data)        saif_set_reg(STG_SYSCONSAIF__SYSCFG_768_ADDR,data,U1_PLDA_PCIE_PL_SIDEBAND_IN_31_0__SHIFT,U1_PLDA_PCIE_PL_SIDEBAND_IN_31_0__MASK)
#define GET_U1_PLDA_PCIE_PL_SIDEBAND_IN_63_32_             saif_get_reg(STG_SYSCONSAIF__SYSCFG_772_ADDR,U1_PLDA_PCIE_PL_SIDEBAND_IN_63_32__SHIFT,U1_PLDA_PCIE_PL_SIDEBAND_IN_63_32__MASK)
#define SET_U1_PLDA_PCIE_PL_SIDEBAND_IN_63_32_(data)       saif_set_reg(STG_SYSCONSAIF__SYSCFG_772_ADDR,data,U1_PLDA_PCIE_PL_SIDEBAND_IN_63_32__SHIFT,U1_PLDA_PCIE_PL_SIDEBAND_IN_63_32__MASK)
#define GET_U1_PLDA_PCIE_PL_SIDEBAND_OUT_31_0_             saif_get_reg(STG_SYSCONSAIF__SYSCFG_776_ADDR,U1_PLDA_PCIE_PL_SIDEBAND_OUT_31_0__SHIFT,U1_PLDA_PCIE_PL_SIDEBAND_OUT_31_0__MASK)
#define GET_U1_PLDA_PCIE_PL_SIDEBAND_OUT_63_32_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_780_ADDR,U1_PLDA_PCIE_PL_SIDEBAND_OUT_63_32__SHIFT,U1_PLDA_PCIE_PL_SIDEBAND_OUT_63_32__MASK)
#define GET_U1_PLDA_PCIE_PL_WAKE_IN                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_784_ADDR,U1_PLDA_PCIE_PL_WAKE_IN_SHIFT,U1_PLDA_PCIE_PL_WAKE_IN_MASK)
#define SET_U1_PLDA_PCIE_PL_WAKE_IN(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_784_ADDR,data,U1_PLDA_PCIE_PL_WAKE_IN_SHIFT,U1_PLDA_PCIE_PL_WAKE_IN_MASK)
#define GET_U1_PLDA_PCIE_PL_WAKE_OEN                       saif_get_reg(STG_SYSCONSAIF__SYSCFG_784_ADDR,U1_PLDA_PCIE_PL_WAKE_OEN_SHIFT,U1_PLDA_PCIE_PL_WAKE_OEN_MASK)
#define GET_U1_PLDA_PCIE_RX_STANDBY_O                      saif_get_reg(STG_SYSCONSAIF__SYSCFG_784_ADDR,U1_PLDA_PCIE_RX_STANDBY_O_SHIFT,U1_PLDA_PCIE_RX_STANDBY_O_MASK)
#define GET_U1_PLDA_PCIE_TEST_IN_31_0_                     saif_get_reg(STG_SYSCONSAIF__SYSCFG_788_ADDR,U1_PLDA_PCIE_TEST_IN_31_0__SHIFT,U1_PLDA_PCIE_TEST_IN_31_0__MASK)
#define SET_U1_PLDA_PCIE_TEST_IN_31_0_(data)               saif_set_reg(STG_SYSCONSAIF__SYSCFG_788_ADDR,data,U1_PLDA_PCIE_TEST_IN_31_0__SHIFT,U1_PLDA_PCIE_TEST_IN_31_0__MASK)
#define GET_U1_PLDA_PCIE_TEST_IN_63_32_                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_792_ADDR,U1_PLDA_PCIE_TEST_IN_63_32__SHIFT,U1_PLDA_PCIE_TEST_IN_63_32__MASK)
#define SET_U1_PLDA_PCIE_TEST_IN_63_32_(data)              saif_set_reg(STG_SYSCONSAIF__SYSCFG_792_ADDR,data,U1_PLDA_PCIE_TEST_IN_63_32__SHIFT,U1_PLDA_PCIE_TEST_IN_63_32__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_31_0_             saif_get_reg(STG_SYSCONSAIF__SYSCFG_796_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_31_0__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_31_0__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_63_32_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_800_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_63_32__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_63_32__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_95_64_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_804_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_95_64__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_95_64__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_127_96_           saif_get_reg(STG_SYSCONSAIF__SYSCFG_808_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_127_96__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_127_96__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_159_128_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_812_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_159_128__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_159_128__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_191_160_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_816_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_191_160__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_191_160__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_223_192_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_820_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_223_192__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_223_192__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_255_224_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_824_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_255_224__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_255_224__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_287_256_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_828_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_287_256__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_287_256__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_319_288_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_832_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_319_288__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_319_288__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_351_320_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_836_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_351_320__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_351_320__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_383_352_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_840_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_383_352__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_383_352__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_415_384_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_844_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_415_384__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_415_384__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_447_416_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_848_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_447_416__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_447_416__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_479_448_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_852_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_479_448__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_479_448__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_BRIDGE_511_480_          saif_get_reg(STG_SYSCONSAIF__SYSCFG_856_ADDR,U1_PLDA_PCIE_TEST_OUT_BRIDGE_511_480__SHIFT,U1_PLDA_PCIE_TEST_OUT_BRIDGE_511_480__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_31_0_               saif_get_reg(STG_SYSCONSAIF__SYSCFG_860_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_31_0__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_31_0__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_63_32_              saif_get_reg(STG_SYSCONSAIF__SYSCFG_864_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_63_32__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_63_32__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_95_64_              saif_get_reg(STG_SYSCONSAIF__SYSCFG_868_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_95_64__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_95_64__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_127_96_             saif_get_reg(STG_SYSCONSAIF__SYSCFG_872_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_127_96__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_127_96__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_159_128_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_876_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_159_128__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_159_128__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_191_160_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_880_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_191_160__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_191_160__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_223_192_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_884_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_223_192__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_223_192__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_255_224_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_888_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_255_224__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_255_224__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_287_256_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_892_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_287_256__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_287_256__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_319_288_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_896_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_319_288__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_319_288__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_351_320_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_900_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_351_320__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_351_320__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_383_352_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_904_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_383_352__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_383_352__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_415_384_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_908_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_415_384__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_415_384__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_447_416_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_912_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_447_416__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_447_416__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_479_448_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_916_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_479_448__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_479_448__MASK)
#define GET_U1_PLDA_PCIE_TEST_OUT_PCIE_511_480_            saif_get_reg(STG_SYSCONSAIF__SYSCFG_920_ADDR,U1_PLDA_PCIE_TEST_OUT_PCIE_511_480__SHIFT,U1_PLDA_PCIE_TEST_OUT_PCIE_511_480__MASK)
#define GET_U1_PLDA_PCIE_TEST_SEL                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_924_ADDR,U1_PLDA_PCIE_TEST_SEL_SHIFT,U1_PLDA_PCIE_TEST_SEL_MASK)
#define SET_U1_PLDA_PCIE_TEST_SEL(data)                    saif_set_reg(STG_SYSCONSAIF__SYSCFG_924_ADDR,data,U1_PLDA_PCIE_TEST_SEL_SHIFT,U1_PLDA_PCIE_TEST_SEL_MASK)
#define GET_U1_PLDA_PCIE_TL_CLOCK_FREQ                     saif_get_reg(STG_SYSCONSAIF__SYSCFG_924_ADDR,U1_PLDA_PCIE_TL_CLOCK_FREQ_SHIFT,U1_PLDA_PCIE_TL_CLOCK_FREQ_MASK)
#define SET_U1_PLDA_PCIE_TL_CLOCK_FREQ(data)               saif_set_reg(STG_SYSCONSAIF__SYSCFG_924_ADDR,data,U1_PLDA_PCIE_TL_CLOCK_FREQ_SHIFT,U1_PLDA_PCIE_TL_CLOCK_FREQ_MASK)
#define GET_U1_PLDA_PCIE_TL_CTRL_HOTPLUG                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_928_ADDR,U1_PLDA_PCIE_TL_CTRL_HOTPLUG_SHIFT,U1_PLDA_PCIE_TL_CTRL_HOTPLUG_MASK)
#define GET_U1_PLDA_PCIE_TL_REPORT_HOTPLUG                 saif_get_reg(STG_SYSCONSAIF__SYSCFG_928_ADDR,U1_PLDA_PCIE_TL_REPORT_HOTPLUG_SHIFT,U1_PLDA_PCIE_TL_REPORT_HOTPLUG_MASK)
#define SET_U1_PLDA_PCIE_TL_REPORT_HOTPLUG(data)           saif_set_reg(STG_SYSCONSAIF__SYSCFG_928_ADDR,data,U1_PLDA_PCIE_TL_REPORT_HOTPLUG_SHIFT,U1_PLDA_PCIE_TL_REPORT_HOTPLUG_MASK)
#define GET_U1_PLDA_PCIE_TX_PATTERN                        saif_get_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,U1_PLDA_PCIE_TX_PATTERN_SHIFT,U1_PLDA_PCIE_TX_PATTERN_MASK)
#define SET_U1_PLDA_PCIE_TX_PATTERN(data)                  saif_set_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,data,U1_PLDA_PCIE_TX_PATTERN_SHIFT,U1_PLDA_PCIE_TX_PATTERN_MASK)
#define GET_U1_PLDA_PCIE_USB3_BUS_WIDTH                    saif_get_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,U1_PLDA_PCIE_USB3_BUS_WIDTH_SHIFT,U1_PLDA_PCIE_USB3_BUS_WIDTH_MASK)
#define SET_U1_PLDA_PCIE_USB3_BUS_WIDTH(data)              saif_set_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,data,U1_PLDA_PCIE_USB3_BUS_WIDTH_SHIFT,U1_PLDA_PCIE_USB3_BUS_WIDTH_MASK)
#define GET_U1_PLDA_PCIE_USB3_PHY_ENABLE                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,U1_PLDA_PCIE_USB3_PHY_ENABLE_SHIFT,U1_PLDA_PCIE_USB3_PHY_ENABLE_MASK)
#define SET_U1_PLDA_PCIE_USB3_PHY_ENABLE(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,data,U1_PLDA_PCIE_USB3_PHY_ENABLE_SHIFT,U1_PLDA_PCIE_USB3_PHY_ENABLE_MASK)
#define GET_U1_PLDA_PCIE_USB3_RATE                         saif_get_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,U1_PLDA_PCIE_USB3_RATE_SHIFT,U1_PLDA_PCIE_USB3_RATE_MASK)
#define SET_U1_PLDA_PCIE_USB3_RATE(data)                   saif_set_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,data,U1_PLDA_PCIE_USB3_RATE_SHIFT,U1_PLDA_PCIE_USB3_RATE_MASK)
#define GET_U1_PLDA_PCIE_USB3_RX_STANDBY                   saif_get_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,U1_PLDA_PCIE_USB3_RX_STANDBY_SHIFT,U1_PLDA_PCIE_USB3_RX_STANDBY_MASK)
#define SET_U1_PLDA_PCIE_USB3_RX_STANDBY(data)             saif_set_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,data,U1_PLDA_PCIE_USB3_RX_STANDBY_SHIFT,U1_PLDA_PCIE_USB3_RX_STANDBY_MASK)
#define GET_U1_PLDA_PCIE_XWDECERR                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,U1_PLDA_PCIE_XWDECERR_SHIFT,U1_PLDA_PCIE_XWDECERR_MASK)
#define GET_U1_PLDA_PCIE_XWERRCLR                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,U1_PLDA_PCIE_XWERRCLR_SHIFT,U1_PLDA_PCIE_XWERRCLR_MASK)
#define SET_U1_PLDA_PCIE_XWERRCLR(data)                    saif_set_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,data,U1_PLDA_PCIE_XWERRCLR_SHIFT,U1_PLDA_PCIE_XWERRCLR_MASK)
#define GET_U1_PLDA_PCIE_XWSLVERR                          saif_get_reg(STG_SYSCONSAIF__SYSCFG_932_ADDR,U1_PLDA_PCIE_XWSLVERR_SHIFT,U1_PLDA_PCIE_XWSLVERR_MASK)
