// vi:syntax=verilog
//
// Golden reference 
//
// Configuration 0
// Cotrol bit expected values {valid[3:0],mod[3:0],lru}
// Entries 32
// Width   11b  - 
// {val3,val2,val1,val0,mod3,mod2,mod1,mod0,lru2,lru1,lru0}
// ---------------------------------------------------------------------------
@0000 111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
      111_1000_0000
